# カタログ等資料中の旧社名の扱いについて

2010年4月1日を以ってNECエレクトロニクス株式会社及び株式会社ルネサステクノロジが合併し、両社の全ての事業が当社に承継されております。従いまして、本資料中には旧社名での表記が残っておりますが、当社の資料として有効ですので、ご理解の程宜しくお願い申し上げます。

ルネサスエレクトロニクス ホームページ (http://www.renesas.com)

2010 年 4 月 1 日 ルネサスエレクトロニクス株式会社

【発行】ルネサスエレクトロニクス株式会社(http://www.renesas.com)

【問い合わせ先】http://japan.renesas.com/inquiry



# ご注意書き

- 1. 本資料に記載されている内容は本資料発行時点のものであり、予告なく変更することがあります。当社製品のご購入およびご使用にあたりましては、事前に当社営業窓口で最新の情報をご確認いただきますとともに、当社ホームページなどを通じて公開される情報に常にご注意ください。
- 2. 本資料に記載された当社製品および技術情報の使用に関連し発生した第三者の特許権、著作権その他の知的 財産権の侵害等に関し、当社は、一切その責任を負いません。当社は、本資料に基づき当社または第三者の 特許権、著作権その他の知的財産権を何ら許諾するものではありません。
- 3. 当社製品を改造、改変、複製等しないでください。
- 4. 本資料に記載された回路、ソフトウェアおよびこれらに関連する情報は、半導体製品の動作例、応用例を説明するものです。お客様の機器の設計において、回路、ソフトウェアおよびこれらに関連する情報を使用する場合には、お客様の責任において行ってください。これらの使用に起因しお客様または第三者に生じた損害に関し、当社は、一切その責任を負いません。
- 5. 輸出に際しては、「外国為替及び外国貿易法」その他輸出関連法令を遵守し、かかる法令の定めるところにより必要な手続を行ってください。本資料に記載されている当社製品および技術を大量破壊兵器の開発等の目的、軍事利用の目的その他軍事用途の目的で使用しないでください。また、当社製品および技術を国内外の法令および規則により製造・使用・販売を禁止されている機器に使用することができません。
- 6. 本資料に記載されている情報は、正確を期すため慎重に作成したものですが、誤りがないことを保証するものではありません。万一、本資料に記載されている情報の誤りに起因する損害がお客様に生じた場合においても、当社は、一切その責任を負いません。
- 7. 当社は、当社製品の品質水準を「標準水準」、「高品質水準」および「特定水準」に分類しております。また、各品質水準は、以下に示す用途に製品が使われることを意図しておりますので、当社製品の品質水準をご確認ください。お客様は、当社の文書による事前の承諾を得ることなく、「特定水準」に分類された用途に当社製品を使用することができません。また、お客様は、当社の文書による事前の承諾を得ることなく、意図されていない用途に当社製品を使用することができません。当社の文書による事前の承諾を得ることなく、「特定水準」に分類された用途または意図されていない用途に当社製品を使用したことによりお客様または第三者に生じた損害等に関し、当社は、一切その責任を負いません。なお、当社製品のデータ・シート、データ・ブック等の資料で特に品質水準の表示がない場合は、標準水準製品であることを表します。

標準水準: コンピュータ、OA 機器、通信機器、計測機器、AV 機器、家電、工作機械、パーソナル機器、 産業用ロボット

高品質水準: 輸送機器(自動車、電車、<mark>船舶等</mark>)、交通用信号機器、防災・防犯装置、各種安全装置、生命 維持を目的として設計されていない医療機器(厚生労働省定義の管理医療機器に相当)

特定水準: 航空機器、航空宇宙機器、海底中継機器、原子力制御システム、生命維持のための医療機器(生命維持装置、人体に埋め込み使用するもの、治療行為(患部切り出し等)を行うもの、その他直接人命に影響を与えるもの)(厚生労働省定義の高度管理医療機器に相当)またはシステム

- 8. 本資料に記載された当社製品のご使用につき、特に、最大定格、動作電源電圧範囲、放熱特性、実装条件その他諸条件につきましては、当社保証範囲内でご使用ください。当社保証範囲を超えて当社製品をご使用された場合の故障および事故につきましては、当社は、一切その責任を負いません。
- 9. 当社は、当社製品の品質および信頼性の向上に努めておりますが、半導体製品はある確率で故障が発生したり、使用条件によっては誤動作したりする場合があります。また、当社製品は耐放射線設計については行っておりません。当社製品の故障または誤動作が生じた場合も、人身事故、火災事故、社会的損害などを生じさせないようお客様の責任において冗長設計、延焼対策設計、誤動作防止設計等の安全設計およびエージング処理等、機器またはシステムとしての出荷保証をお願いいたします。特に、マイコンソフトウェアは、単独での検証は困難なため、お客様が製造された最終の機器・システムとしての安全検証をお願いいたします。
- 10. 当社製品の環境適合性等、詳細につきましては製品個別に必ず当社営業窓口までお問合せください。ご使用に際しては、特定の物質の含有・使用を規制する RoHS 指令等、適用される環境関連法令を十分調査のうえ、かかる法令に適合するようご使用ください。お客様がかかる法令を遵守しないことにより生じた損害に関して、当社は、一切その責任を負いません。
- 11. 本資料の全部または一部を当社の文書による事前の承諾を得ることなく転載または複製することを固くお断りいたします。
- 12. 本資料に関する詳細についてのお問い合わせその他お気付きの点等がございましたら当社営業窓口までご 照会ください。
- 注1. 本資料において使用されている「当社」とは、ルネサスエレクトロニクス株式会社およびルネサスエレクトロニクス株式会社がその総株主の議決権の過半数を直接または間接に保有する会社をいいます。
- 注 2. 本資料において使用されている「当社製品」とは、注 1 において定義された当社の開発、製造製品をいいます。



# 4524グループ

# SINGLE-CHIP 4-BIT CMOS MICROCOMPUTER

RJJ03B0095-0200Z Rev.2.00 2004.07.27

## 概 要

4524グループはCMOSプロセスを用いて開発された4ビットシングルチップマイクロコンピュータです。シンプルで高速な命令体系をもつ4500シリーズのCPUをコアとして、メインクロック選択機能、シリアルI/O、8ビットタイマ(リロードレジスタ付き)4本、割り込み機能、10ビットA/Dコンバータ、LCD制御回路を内蔵しています。

4524グループは、内蔵するメモリの種類、容量の異なる複数の品種があります。

詳細については下記の表を参照してください。

## 特長

最短命令実行時間	0.5 μ s
(発振周波数6MHz、	高速スルーモード時)
電源電圧	
マスクROM版	2.0 ~ 5.5V
ワンタイムPROM版	2.5 ~ 5.5V
(動作源クロック、動作モード及び	発振周波数により異な
ります)	


タイマ
タイマ18ビット( リロードレジスタ付き )
タイマ28ビット( リロードレジスタ付き )
タイマ38ビット( リロードレジスタ付き )
タイマ48ビット( リロードレジスタ 2 本付き )
タイマ516ビット( 固定分周 )
割り込み機能9要因
キーオンウェイクアップ機能10端子
LCD制御回路
セグメント出力20本
コモン出力4本
シリアルI/O8ビット×1
A/Dコンバータ10ビット逐次比較方式
電圧低下検出回路( リ <mark>セット</mark> 発生 )標準3.5V
ウォッチドッグタイマ
クロック発生回路
メインクロック
(セ <mark>ラミック共振/</mark> RC発振/オンチップオシレータ)
サブ <mark>クロック</mark>
( <mark>水晶発振)</mark>
LED直接駆動可能(ポートD)


#### 応用

家電、民生機器、OA機器など

型名	ROM( PROM 溶量 (×10ビット)	RAM容量 (×4ビット)	パッケージ	ROM種類
M34524M8-XXXFP	8192語	512語	64P6N-A	マスクROM
M34524MC-XXXFP	12288語	512語	64P6N-A	マスクROM
M34524EDFP (注)	16384語	512語	64P6N-A	ワンタイムPROM

注.ブランク出荷品





# 性能概要

	項 目		性能			
基本命令数			159			
最短命令実行時間			0.5 μ s( 発振周波数6MHz : 高速スルーモード時 )			
メモリ容量 ROM M34524M8		M34524M8	8192語×10ビット			
	TKOW!	M34524MC	12288語×10ビット			
		M34524ED	16384語×10ビット			
	RAM	WOTOZTED	512語×4ビット(液晶表示用RAM 20語×4ビットを含む)			
  入出力ポート	D0 ~ D7	入出力	1ビット×8			
	50 57	ハロハ (入力はスキップ 判別)	出力形式がソフトウェア切り替え可能 ポートD4 ,D5 ,D6 ,D7 はそれぞれ SIN ,SOUT ,SCK ,CNTR0端子と兼用			
	P8 ,D9	出力	1ビット×2 ポートD8 ,D9 はそれぞれ INTO ,INT1端子と兼用			
	P00 ~ P03	入出力	4ビット×1 プルアップ機能 キーオンウェイクアップ機能 出力形式がソフトウェア 切り替え可能			
	P10 ~ P13	入出力	4ビット×1 プルアップ機能 ,キーオンウェイクアップ機能 ,出力形式がソフトウェア 切り替え可能			
	P20 ~ P23	入出力	4ビット×1 ポートP20~P23 はそ <mark>れぞれ AINO~AIN3端子と兼用</mark>			
	P30 ~ P33	入出力	4ビット×1 ポートP30~P <mark>33 はそれぞれ</mark> AIN4~AIN7端子と兼用			
	P40 ~ P43	入出力	4ビット×1 出力形式 <mark>が</mark> ソフトウェア切り替え可能			
	С	出力	1ビット×1, CNTR1端子と兼用			
タイマ	タイマ1		8ビットタイマ / イベントカウンタ ,リロードレジスタ付き			
	タイマ2		8 <mark>ビッ</mark> トタイマ ,リロードレジスタ付き			
	タイマ3	_	8ビットタイマ / イベントカウンタ ,リロードレジスタ付き			
	タイマ4		8ビットタイマ ,リロードレジスタ2本付き			
	タイマ5		16ビットタイマ 固定分周			
A/Dコンバータ			10ビット×1 &ビットコンパレータ機能付き			
シリアルI/O			8ビット×1			
LCD制御回路	選択バイアス	(値	1/2,1/3バイアス			
	選択時分割値	Ī	2 3 4時分割			
	コモン出力		4本			
	セグメント出	力	20本			
	電源用内蔵批	抗	2r×3 2r×2 f×3 f×2( ソフトウェア切り替え )			
割り込み	要因		9要因(外部×2,タイマ×5 A/D,シリアルI/O)			
	ネスティンク	ř	1レベル			
サブルーチンネスラ	ティング		8レベル			
素子構造			CMOSシリコンゲート			
パッケージ			64ピンプラスチックモールドQFP( 64P6N )			
動作周囲温度			- 20 ~ 85			
電源電圧	マスクROM	反	2~5.5V(動作源クロック 動作モードおよび発振周波数により異なります)			
	ワンタイムP	ROM版	2.5~5.5V(動作源クロック 動作モードおよび発振周波数により異なります)			
消費電流	CPU動作時		2.8mA (Ta = 25 ,VDD = 5V ,f(XIN) = 6MHz ,f(XCIN) = 32kHz ,f(STCK) = f(XIN) )			
	時計動作モード時		20 μ A( Ta = 25 ,VDD = 5V f(XCIN) = 32kHz )			
	RAMバックフ	アップ時	0.1 μ A( Ta = 25 , VDD = 5V )			



# 端子の機能説明1

端 子 名	名 称	入力 出力	機能
VDD	電源	-	正電源電圧供給端子です。
Vss	接地	-	GND端子です。
CNVss	CNVss	-	この端子はVssに接続し、必ず'L'(0V)を印加してください。
VDCE	電圧低下検出回路 イネーブル	入力	電圧低下検出回路の動作・停止を制御します。" H "レベルを入力すると動作状態、" L "レベルを入力すると停止状態になります。
XIN	メインクロック 入力	入力	メインクロック発生回路の入力/出力端子です。セラミック共振を使用する場合は、 XIN端子とXouT端子の間にセラミック共振子を接続して使用します。XIN端子とXouT端
Хоит	メインクロック 出力	出力	子の間には帰還抵抗が内蔵されています。RC発振を使用する場合はXIN端子に抵抗・コンデンサを接続し、XouT端子を開放にして使用します。
XCIN	サブクロック 入力	入力	サブクロック発生回路の入力/出力端子です。XcIN端子とXcouT端子の間に32kHzの水 晶発振子を接続して使用します。XcIN端子とXcouT端子の間には帰還抵抗が内蔵されて
Хсоит	サブクロック 出力	出力	います。
RESET	リセット入出力	入出力	リセットパルスの入出力端子です。内蔵パ <mark>ワ</mark> ーオ <mark>ン</mark> リセット回路、ウォッチドッグタイマ、又は電圧低下検出回路によるリ <mark>セット発生時</mark> に" L "レベルが出力されます。出力形式はNチャネルオープンド <mark>レインで</mark> す。
Do ~ D7	入出力ポートD (入力はスキップ 判別)	入出力	各端子ごとに1ビットの入出力機能を持っています。出力形式はNチャネルオープンドレインあるいはCMOSをソフトウェアで切り替え可能です。出力形式にNチャネルオープンドレインを選択し、出力ラッチを"1"に設定すると入力可能状態になります。ポートD4,D5,D6,D7は、それぞれSIN,SOUT,SCK,CNTR0端子と兼用です。
D8 , D9	出力ポートD	出力	各端子ごとに1ビ <mark>ットの</mark> 出力機能を持っています。出力形式はNチャネルオープンドレインです。ポートD8,D9は、それぞれINT0,INT1端子と兼用です。
P00 ~ P03	入出力ポートP0	入出力	ポートとして4ビットの入出力機能を持っています。出力形式はNチャネルオープンドレインあるいはCMOSをソフトウェアで切り換え可能です。出力形式にNチャネルオープンドレインを選択し、出力ラッチを"1"に設定すると入力可能状態になります。ソフトウェアで切り替え可能なキーオンウェイクアップ機能及びプルアップ機能を内蔵しています。
P10 ~ P13	入出力ポートP1	入出力	ポートとして4ビットの入出力機能を持っています。出力形式はNチャネルオープンドレインあるいはCMOSをソフトウェアで切り換え可能です。出力形式にNチャネルオープンドレインを選択し、出力ラッチを'1'に設定すると入力可能状態になります。ソフトウェアで切り替え可能なキーオンウェイクアップ機能及びプルアップ機能を内蔵しています。
P20 ~ P23	入出力ポートP2	入出力	ポートとして4ビットの入出力機能を持っています。出力形式はNチャネルオープンドレインです。出力ラッチを"1"に設定すると入力可能状態になります。ポートP20~P23は、それぞれAINO~AIN3端子と兼用です。
P30 ~ P33	入出力ポートP3	入出力	ポートとして4ビットの入出力機能を持っています。出力形式はNチャネルオープンドレインです。出力ラッチを"1"に設定すると入力可能状態になります。ポートP30~P33は、それぞれAIN4~AIN7端子と兼用です。
P40 ~ P43	入出力ポートP4	入出力	ポートとして4ビットの入出力機能を持っています。出力形式はNチャネルオープンドレインあるいはCMOSをソフトウェアで切り替え可能です。出力形式にNチャネルオープンドレインを選択し、出力ラッチを"1"に設定すると入力可能状態になります。
С	出力ポートC	出力	ポートとして1ビットの出力機能を持っています。出力形式はCMOSです。ポートCは、CNTR1端子と兼用です。

# 端子の機能説明2

端子名	名 称	入力 出力	機能
COMo ~ COM3	コモン出力	出力	LCDコモン出力端子です。2時分割選択時はCOMo~COM1を、3時分割選択時はCOMo~COM2を、4時分割選択時はCOMo~COM3を使用します。
SEG0 ~ SEG19	セグメント出力	出力	LCDセグメント出力端子です。SEG0~SEG2端子は、それぞれVLC3~VLC1端子と兼用です。
VLC3 ~ VLC1	LCD用電源	-	LCD用電源供給端子です。内部抵抗を使用する場合は、VLC3端子をVDD端子(輝度調節が必要な場合は抵抗を介してVDD端子)に接続します。外部電源を使用する場合は、0 VLC1 VLC2 VLC3 VDDの電圧を印加してください。VLC3~VLC1端子は、それぞれSEG0~SEG2端子と兼用です。
CNTR0 CNTR1	タイマ入出力	入出力	CNTRO端子はタイマ1のイベントカウント用クロックの入力機能とタイマ1あるいはタイマ2のアンダフローの2分周信号の出力機能を持っています。CNTR1端子はタイマ3のイベントカウント用クロックの入力機能とタイマ4で生成されるPWM信号の出力機能を持っています。CNTRO、CNTR1端子は、それぞれポートD7、Cと兼用です。
INTO ,INT1	割り込み入力	入力	外部からの割り込みを受け付ける機能とソフト <mark>ウェアで切り替え可能なキーオンウェイクアップ機能を持っています。INTO JNT1端子は、それぞれポートD8 D</mark> 9と兼用です。
AINO ~ AIN7	アナログ入力	入力	A/D変換器のアナログ入力端子です。AINO ~ AIN7端子は、それぞれポートP20 ~ P23 ,P30 ~ P33と兼用です。
SCK	シリアルI/O データ入力	入出力	シリアルI/Oのデータ転送同 <mark>期クロック入出</mark> 力端子です。SCK端子は、ポートD6と兼用です。
Sout	シリアルI/O データ出力	出力	シリアルI/Oのデータ出力端 <mark>子です。S</mark> OUT端子は、ポートD5と兼用です。
Sin	シリアルI/O クロック入出力	入力	シリアルI/Oのデータ入力端子です。SIN端子は、ポートD4と兼用です。

# マルチファンクション一覧

端子名	マルチファンクション	端子名	マルチファンクション	端子名	マルチファンクション	端子名	マルチファンクション
D4	Sin	SIN	D4	С	CNTR1	CNTR1	С
D <sub>5</sub>	SOUT	SOUT	D5	P20	AIN0	AIN0	P20
D6	SCK	Sck	D6	P21	AIN1	AIN1	P21
D7	CNTR0	CNTR0	D7	P22	AIN2	AIN2	P22
D8	INT0	INT0	D8	P23	AIN3	AIN3	P23
D9	INT1	INT1	D9	P30	AIN4	AIN4	P30
VLC3	SEG0	SEG <sub>0</sub>	VLC3	P31	AIN5	AIN5	P31
VLC2	SEG1	SEG <sub>1</sub>	VLC2	P32	AIN6	AIN6	P32
VLC1	SEG2	SEG <sub>2</sub>	VLC1	P33	AIN7	AIN7	P33

## 注1 上記以外の端子は単一機能です。

- 2 JNT0 JNT1端子を使用している場合でも、ポートD8 D9の出力機能は有効です。
- 3 SIN SOUT SCK端子を使用している場合でも、ポートD4 D5 D6の入力機能は有効です。
- 4 CNTR0端子の入力機能を使用している場合でも、ポートD7の入出力機能は有効です。
- 5 CNTR0端子の出力機能を使用している場合でも、ポートD7の入力機能は有効です。 6 CNTR1端子の出力機能を使用している場合でも、ポートCの"H"出力機能は有効です。

## クロック及びサイクルの定義

# 動作源クロック

本製品の動作の源となるクロックです。本製品では以下の クロックが使用できます。

- ・外付けセラミック共振によるクロック(f(XIN))
- ・外付けRC発振によるクロック(f(XIN))
- ・外部入力によるクロック(f(XIN))
- ・内部発振器( オンチップオシレータ )によるクロック (f(RING))
- ・外付け水晶発振によるクロック(f(Xcin))

システムクロック(STCK)

本製品を制御する基本クロックです。

システムクロック(STCK)はクロック制御レジスタMRの設定により、表UA-1のように選択できます。

# マシンサイクル

命令の実行に要する基準周期です。

インストラクションクロック(INSTCK) CPUを制御する基準クロックです。

インストラクションクロック(INSTCK)は、システムクロック(STCK)を3分周した信号で、1周期で1マシンサイクルの期間を生成します。

## 表 UA-1.システムクロックの選択

クロック制御レジスタMR		タMR	システムクロック	動作モード名	
MRз	MR <sub>2</sub>	MR <sub>1</sub>	MRo		±//IFC I □
0	0	0	0	f(STCK) = f(XIN) または f(RING)	高速スルーモード
		х	1	f(STCK) = f(Xcin)	低速スルーモード
0	1	0	0	f(STCK) = f(XIN)/2 または f(RING)/2	高速 2分周モード
		х	1	f(STCK) = f(Xcin)/2	低速 2分周モード
1	0	0	0	f(STCK) = f(XIN)/4 または f(RI <mark>NG)/4</mark>	高速 4分周モード
		х	1	f(STCK) = f(Xcin)/4	低速 4分周モード
1	1	0	0	f(STCK) = f(XIN)/8 または f(RING)/8	高速 8分周モード
		х	1	f(STCK) = f(XCIN)/8	低速 8分周モード

注.リセット解除後はf(RING)/8が選択されます。

# ポート機能一覧

ポート名	ポート名	入力/出力	出力形式	入出力単位	制御命令	制御レジスタ	特 記 事 項
ポートロ	Do ~ D3 ,D4/SIN ,	入出力	Nチャネル	1ビット	SD ,RD	FR1 ,FR2	出力形式選択機能付き
	D5/SOUT ,D6/SCK ,	(8本)	オープンドレイン		SZD	J1	(ソフトウェアで切り替え可能)
	D7/CNTR0		/ CMOS		CLD	W6	
	D8/INT0 ,D9/INT1	出力	Nチャネル			l1 ,l2	キーオンウェイクアップ機能付き
		(2本)	オープンドレイン			K2	(ソフトウェアで切り替え可能)
ポートP0	P00 ~ P03	入出力	Nチャネル	4ビット	OP0A	FR0	プルアップ , キーオンウェイクアップ
		(4本)	オープンドレイン		IAP0	PU0	及び出力形式選択機能付き
			/ CMOS			K0	(ソフトウェアで切り替え可能)
ポートP1	P10 ~ P13	入出力	Nチャネル	4ビット	OP1A	FR0	プルアップ , キーオンウェイクアップ
		(4本)	オープンドレイン		IAP1	PU1	及び出力形式選択機能付き
			/ CMOS			K1	(ソフトウェアで切り替え可能)
ポートP2	P20/AIN0 ,P21/AIN1	入出力	Nチャネル	4ビット	OP2A	Q2	
	P22/AIN2 ,P23/AIN3	(4本)	オープンドレイン		IAP2		
ポートP3	P30/AIN4 ,P31/AIN5	入出力	Nチャネル	4ビット	OP3A	Q3	
	P32/AIN6 ,P33/AIN7	(4本)	オープンドレイン		IAP3		
ポートP4	P40 ~ P43	入出力	Nチャネル	4ビット	OP4A	FR3	出力形式選択機能付き
		(4本)	オープンドレイン		IAP4		(ソフトウェアで切り替え可能)
			/ CMOS				
ポートC	C/CNTR1	出力	CMOS	1ビット	RCP	W4	
		(1本)			SCP		


## 使用しない端子の処理

端 子 名	処 理 方 法	使 用 条 件	
Xin	Vssに接続	内部発振器選択( CMCK, CRCK命令未実行)	(注1)
		システムクロックにサブクロック入力選択( MRo = 1 )	(注2)
Xout	開放	内部発振器選択( CMCK, CRCK命令未実行)	(注1)
		RC発振選択(CRCK命令実行)	
		メインクロックに外部クロック入力使用( CMCK命令実行 )	(注3)
		システムクロックにサブクロック入力選択( MRo = 1 )	(注2)
Xcin	Vssに接続	サブクロック未使用	
Ксоит	開放	サブクロック未使用	
Do ~ D3	開放		
	Vssに接続	出力形式にNチャネルオープンドレイン選択	(注4)
D4/SIN	開放	SIN端子非選択	
	Vssに接続	出力形式にNチャネルオープンドレイン選択	
D5/Sout	開放		
	Vssに接続	出力形式にNチャネルオープンドレイン選択	
D6/Sck	開放	Sck端子非選択	
	Vssに接続	出力形式にNチャネルオープンドレイン選択	
D7/CNTR0	開放	タイマ1カウントソースにCNTRO入力非選択	
	Vssに接続	出力形式にNチャネルオープンドレイン選択	
D8/INT0	開放	出力ラッチに"0"を設定	
	Vssに接続		
D9/INT1	開放	出力ラッチに" 0 "を設定	
	Vssに接続		
C/CNTR1	開放	タイマ3カウントソースにCNTR1入力非選択	
P00 ~ P03	開放	キーオンウェイクアップ機能非選択	(注4)
	Vssに接続	出 <mark>力形式に</mark> Nチャネルオープンドレイン選択	(注5)
		プルアップ機能非選択	(注4)
		キーオンウェイクアップ機能非選択	(注4)
P10 ~ P13	開放	キーオンウェイクアップ機能非選択	(注4)
	Vssに接続	出 <mark>力</mark> 形式にNチャネルオープンドレイン選択	(注5)
		プルアップ機能非選択	(注4)
		キーオンウェイクアップ機能非選択	(注4)
P20/AIN0 ~ P23/AIN3	開放		
	Vssに接続		
P30/AIN4 ~ P33/AIN7	開放		
	Vssに接続		
P40 ~ P43	開放		
	Vssに接続	出力形式にNチャネルオープンドレイン選択	(注4)
COMo ~ COM3	開放		
/LC3/SEG0	開放	SEGo端子選択	
VLC2/SEG1	開放	SEG1端子選択	
	開放	SEG2端子選択	
VLC1/SEG2	170 /JX		


- 注1.CMCK命令及びCRCK命令を実行しない場合は、メインクロックに内部発振器(オンチップオシレータ)が選択された状態です。
  - 2. クロック制御レジスタMRのビット1( MR1 )を" 1 "にセットしてシステムクロックにサブクロック( XCIN )入力を選択する(MR $_0$  = 1)と、メインロックは停止します。
  - 3.メインクロックに外部クロック入力を使用する場合は、CMCK命令を実行してセラミック発振回路を選択した状態にしてください。
  - 4. ポートDo ~ D3, P4o ~ P43の出力形式選択と、ポートP0o ~ P03, P1o ~ P13のプルアップ機能及びキーオンウェイクアップ機能選択は、1ポート単位での制御です。各ポートに対応したレジスタのビットを設定してください。
  - 5.ポートP00~P03, P10~P13の出力形式選択は2ポート単位の制御です。2ポートのうち片方を使用しない場合は、開放にしてください。

#### (VDD端子及びVSS端子に接続する場合の注意事項)


・使用しない端子は、ノイズの伝搬を避けるためにできる限り短くて太い配線で処理してください。




ポートブロック図(1)




ポートブロック図(2)







ポートブロック図(4)




ポートブロック図(5)



ポートブロック図(6)



ポートブロック図(7)



ポートブロック図(8)

#### 機能ブロック動作説明

CPU

## (1)4ビット論理演算ユニット(ALU)

ALUは4ビットの演算 - 加算、比較、論理積、論理和、 ビット処理など - を行うユニットです。

#### (2)レジスタA及びキャリフラグ(CY)

レジスタAは、演算、転送、交換、入出力などのデータ 処理の中心となる4ビットのレジスタです。

フラグCYはAMC命令の実行時に桁上がりが発生すると"1"にセットされます(図BA-1)。

なお、A n命令及びAM命令を実行しても、フラグCYの内容は変化しません。また、RAR命令の実行により、Aoの値がフラグCYに格納されます(図BA-2)。

フラグCYはSC命令で'1"にセットされ、RC命令で'0"に クリアされます。

## (3)レジスタB及びE

レジスタBは4ビットで構成され、4ビットデータの一時記憶に、又はレジスタAと組み合わせて8ビットデータの転送に使用します。


レジスタEは8ビットで構成され、レジスタBを上位4ビット、レジスタAを下位4ビットとする8ビットデータの転送に使用します(図BA-3)。

レジスタEはリセット解除後及びRAMバックアップからの 復帰後は不定ですので、必ず初期設定を行ってください。


# (4)レジスタD

レジスタDは3ビットで構成され、レジスタAと組み合わせて7ビットの番地を格納し、TABP p命令、BLA p命令、及びBMLA p命令の実行時に指定ページ内のポインタとして使用します(図BA-4)。


レジスタDはリセット解除後及びRAMバックアップからの 復帰後は不定ですので、必ず初期設定を行ってください。




図BA-1.AMC命令実行例



図BA-2.RAR命令実行例



図BA-3.レジスタA、BとレジスタE



図BA-4.TABP p命令実行例

#### (5)スタックレジスタSK及びスタックポインタ(SP)

レジスタSKは、割り込み処理ルーチンへの分岐、サブルーチン呼び出し、又はテーブル参照命令(TABP p)を実行するときに使用する8段の14ビットレジスタです。分岐直前のプログラムカウンタの内容をもとのルーチンに戻るまでの間、一時的に記憶します。

レジスタSKは8段で構成されているため、サブルーチンは8レベルまで使用できます。しかし、割り込み処理ルーチン使用時及びテーブル参照命令実行時にも、それぞれレジスタSKを1段使用するため、これらの処理を併用する場合はその合計が8レベルを超えないように注意してください。8レベルを超えた場合、レジスタSKの内容は破壊されます。

なお、レジスタSKのネスティングは、3ビットで構成されるスタックポインタ(SP)によって自動的に指定されます。 スタックポインタの内容は、TASP命令によりレジスタAに転送できます。

図BA-5にレジスタSKの構成を、図BA-6にサブルーチン呼び出し時の動作例を示します。

# (6)割り込み専用スタックレジスタSDP

レジスタSDPは、割り込み発生時に、割り込み発生直前のデータポインタ、キャリフラグ(CY)、スキップフラグ、レジスタA,Bの内容を、もとのルーチンに戻るまで一時記憶するためのレジスタです。レジスタSDPは一段で構成されています。

レジスタSDPは前述のレジスタSKと異なり、サブルーチン呼び出し命令、及びテーブル参照命令実行時には使用しません。

#### (7)スキップフラグ


スキップフラグは、条件スキップ命令及び連続記述スキップ命令用のスキップ判定を制御するフラグです。割り込みが発生すると、スキップフラグの内容は自動的にレジスタSDPに退避され、スキップ条件が保持されます。



リセット及びRAM/マクアップモードからの 復帰時は(SP)=7 です。最初の BM 命令などの 実行によって (SP)=0 となり、レジスタSKo に プログラムカウンタの内容が記憶されます。

また、レジスタSKを8段使用した後((SP)=7) にBM命令などを実行すると、(SP)=0となり レジスタSKoの内容は破壊されます。

図BA-5. スタックレジスタSKの構成



図BA-6.サブルーチン呼び出し時の動作例

# (8)プログラムカウンタ(PC)

プログラムカウンタはROMアドレス(ページ及び番地)を 指定するカウンタで、ROMに格納されている命令の読み出 しシーケンスを決定します。

プログラムカウンタは2進カウンタで、命令を一つ実行するごとに命令バイト数を+1します。

ただし、分岐命令、サブルーチン呼び出し命令、リターン命令、及びテーブル参照命令(TABP p)実行時には指定された番地の値になります。

プログラムカウンタは、ROMのページを指定するPCH(最上位ビット~ビット7)とページ内の番地を指定するPCL(ビット6~ビット0)に分かれており、各ページの最終番地(127番地)までくると次のページの0番地を指定します(図BA-7)。

なお、PCHが内蔵ROMの最終ページより後のページを指定 しないように注意してください。

## (9)データポインタ(DP)

データポインタはRAMのアドレスを指定するポインタで、レジスタZ、X、Yで構成されています(図BA-8)。このうち、レジスタZはRAMのファイル群を、レジスタXはRAMのファイルを、レジスタYはRAMの桁を指定します。


なお、レジスタYはポートDのビット位置指定にも使用します。ポートDを使用する際は、必ずレジスタYにポートDのビット(ピン位置)を設定し、SD、RD、SZD命令を実行してください。

図BA-9にSD命令実行例を示します。


# 注意事項

データポインタのレジスタZは、リセット解除後は不定で すので、必ず初期設定を行ってください。


また、レジスタZ、X、YはRAMバックアップ時は不定になります。RAMバックアップからの復帰後、これらのレジスタへの再設定を行ってください。



図BA-7. プログラムカウンタ(PC)の構成



図BA-8. データポインタ(DP)の構成



図BA-9.SD命令実行例

#### プログラムメモリ(ROM)

プログラムメモリは、1語が10ビットで構成されており、 128語(0~127番地)ごとにページという単位で分けられてい ます。

1ページ(008016~00FF16)の先頭には割り込み番地が割り付けられています(図BC-2)。

割り込みが発生すると各割り込みに対応した番地(割り込み番地)がプログラムカウンタ(PC)に設定され、割り込み番地の命令が実行されます。割り込み処理ルーチンを使用する場合は、割り込み番地にそのルーチンに分岐する命令を書き込んでください。

2ページ(010016~017F16)はサブルーチン呼び出しのための特殊なページです(図BC-1)。このページに書き込まれたサブルーチンは、一語命令(BM命令)で任意のページから呼び出すことができます。なお、2ページから他のページにわたって書き込まれたサブルーチンでも、その先頭が2ページにあればBM命令で呼び出すことができます。


また、すべてのアドレスのROMパターン(ビット7~0)を TABP p命令によりデータ領域として使用できます。

表BC-1.ROM容量とページ数


型名	ROM (PROM)容量 ( × 10ビット)	ページ <mark>数</mark>
M34524M8	8192語	64(0 ~ 63)
M34524MC	12288語	96(0 ~ 95)
M34524ED	16384語	128(0 ~ 127)

注 . SBK命令実行後のTABP命令で64~127ページのデータ参照が可能になります。

RBK命令実行後のTABP命令で0~63ページのデータ参照が可能になります。



図BC-1 . M34524EDのROMマップ



図BC-2.割り込み番地ページ (008016~00FF16)の構成

## データメモリ(RAM)

RAMは1語が4ビットで構成されていますが、SB j、RB j、SZB j命令により、全メモリ領域に対して1ビット単位で処理できます。

RAMの番地は、レジスタZ、X、Yで構成されるデータポインタで指定します。RAMをアクセスする命令を実行するときには、必ずデータポインタに値を設定してください(RAMバックアップからの復帰後も必ず設定してください)。なお、RAMには液晶表示に対応した領域が含まれています。表示するセグメントに対応したビットに'1'を書き込むとそのセグメントが自動的に点灯します。

表BD-1にRAM容量、図BD-1にRAMマップを示します。

表BD-1.RAM容量

型 名 RAM容量		
M34524M8		
M34524MC	512語×4ビット( 2048ビット )	
M34524ED		

## 注意事項

データポインタのレジスタZは、リセット解除後は不定ですので、必ず初期設定を行ってください。

また、レジスタZ、X、YはRAMバックアップ時は不定になります。RAMバックアップからの復帰後、これらのレジスタの再設定を行ってください。

RAM 512語×4ビット (2048ビット)

	レジスタZ		0						1									
	レジスタ X	0	1	2	3		12	13	14	15	0	1	2	 11	12	13	14	15
	0												V					
	1								4									
	2							4			9							
	3					- (	٧,	M	/									
1.	4																	
レジ	5																	
ジスタ	6																	
タ	7																	
Ιγ	8														0	8	16	
,	9														1	9	17	
	10														2	10	18	
	11	1													3	11	19	
	12														4	12		
	13														5	13		
	14														6	14		
	15														7	15		

注.図中 部に書き込まれた数字は、対応するセグメント出力端子の番号を示します。

図BD-1 . RAMマップ

#### 割り込み機能

割り込みの形式は、割り込み要因ごとに異なるアドレス(割り込み番地)に分岐する、ベクトル割り込みです。割り込みは次の3つの条件が満たされたとき発生します。

割り込み許可フラグが許可状態(INTE = "1")

割り込み可能ビットが可能状態("1")

割り込み起動条件が成立(要求フラグ="1")

割り込み要因ごとの起動条件及び割り込み番地と、割り込みの優先順位の対応を表DD-1に示します。

起動条件の詳細については各割り込み要求フラグの項を 参照してください。

## (1)割り込み許可フラグ(INTE)

フラグINTEは、すべての割り込みの許可、禁止を制御するフラグです。EI命令の実行により、フラグINTEは"1"にセットされ、割り込みは許可されます。また、DI命令の実行によりフラグINTEは"0"にクリアされ、割り込みは禁止されます。いずれかの割り込みが発生すると、フラグINTEは自動的に"0"にクリアされ、次にEI命令が実行されるまでの間、マイクロコンピュータ内部を割り込み禁止状態に保ちます。

# (2)割り込み可能ビット(V10~V13,V20~V23)

それぞれの割り込み要因に対して、割り込み要求を有効とするか、あるいはスキップ命令を有効とするかを、制御します。表DD-2に割り込み要因ごとの要求フラグ、スキップ命令と割り込み制御レジスタの割り込み可能ビットとの関係を、また表DD-3に割り込み可能ビットの機能を示します。

#### (3)割り込み要求フラグ

各割り込みの起動条件が成立すると、その割り込みに対応 する割り込み要求フラグば11にセットされます。

割り込みが発生したとき、又はスキップ命令を実行したときは、これに対応した割り込み要求フラグが 0 %にクリアされます。各割り込み要求フラグは、フラグINTE又は割り込み可能ビットによって割り込み禁止状態に設定されていても、起動条件が成立するど 1 %にセットされます。一度セットされた割り込み要求フラグは、割り込みの発生又はスキップ命令の実行により 0 %になるまでその状態を保持します。

したがって、割り込み要求を保持した状態で割り込み禁止 状態を解除すると、その時点で割り込みが発生します。割り 込み禁止状態を解除したときに、2つ以上の割り込み要求 フラグが 1 "にセットされている場合、表DD-1に示す優先順 位に従って割り込みが発生します。

表DD-1.割り込み要因、割り込み番地、及び優先順位

優先		込み要因	割り込み							
順位	割り込み名	起動条件	番地							
1	外部0割り込み	INT0端子の	1ページ							
		レベル変化	0番地							
2	外部1割り込み	INT1端子の	1ページ							
		レベル変化	2番地							
3	タイマ1割り込み	タイマ1の	1ページ							
		アンダフロー	4番地							
4	タイマ2割り込み	タイマ2の	1ページ							
		アンダフロー	6番地							
5	タイマ3割り込み	タイマ3の	1ページ							
		アンダフロー	8番地							
6	タイマ5割り込み	タイマ5の	1ページ							
		アンダフロー	A番地							
7	A/D割り込み	A/D変換終了	1ページ							
			C番地							
8	タイマ4割り込み	タイマ4の	1ページ							
	又は	アンダフロー又は	E番地							
	シリアル1/0	シリアル/ 0								
	割り込み (注)	送受信終了								

注: タイマ4、シリアルI/O割り込み要因選択ビット(130)でタイマ4割り込み又はシリアルI/O割り込みのいずれかを選択できます。

表DD-2.割り込み要求フラグ、スキップ命令と割り込み制御レジスタビット

割り込み要因	割り込み	スキップ命令	割り込み
	要求フラグ		可能ビット
外部0割り込み	EXF0	SNZ0	V10
外部1割り込み	EXF1	SNZ1	V11
タイマ1割り込み	T1F	SNZT1	V12
タイマ2割り込み	T2F	SNZT2	V13
タイマ3割り込み	T3F	SNZT3	V20
タイマ5割り込み	T5F	SNZT5	V21
A/D割り込み	ADF	SNZAD	V22
タイマ4割り込み	T4F	SNZT4	V23
シリアル / O割り込み	SIOF	SNZSI	V23

表DD-3.割り込み可能ビットの機能

割り込み可能ビットの状態	割り込みの発生	スキップ命令
1	可能	無効
0	禁止	有 効

#### (4)割り込み発生時の内部状態

割り込みが発生したとき、マイクロコンピュータの内部 状態は次のようになります(図DD-2参照)。

プログラムカウンタ(PC)

割り込み番地が設定されます。メインルーチン復帰時の実 行番地は、自動的にスタックレジスタSKに格納されます。

割り込み許可フラグ(INTE)

フラグINTEは 0 にクリアされ、割り込み禁止状態になります。

割り込み要求フラグ

割り込み要因に対応した要求フラグだけが、"0"にクリアされます。


データポインタ、キャリフラグ( CY )、スキップフラグ、 レジスタA、B

これらのレジスタ及びフラグの内容は自動的に割り込み専用スタックレジスタSDPに退避されます。


## (5)割り込みの処理方法

割り込みが発生すると、レジスタSKへのデータ退避シーケンスを経て、割り込み番地からプログラムを実行します。割り込み番地には、割り込み処理ルーチンへの分岐命令を書き込んでください。また、メインルーチンへの復帰にはRTI命令を使用してください。


なお、EI命令実行による割り込みの許可は、1命<mark>令経過の</mark>後(次命令の実行終了直後)に行われます。したがって、RTI命令の直前にEI命令を実行すると、メインルーチン復帰直後に割り込み発生可能になります(図DD-1参照)。



図DD-1.割り込み処理プログラム例



図DD-2. 割り込み発生時の内部状態



図DD-3.割り込み系統図

## (6)割り込み制御レジスタ

## 割り込み制御レジスタV1

レジスタV1には、外部0、外部1、タイマ1、タイマ2割り込み可能ビットが割り付けられています。レジスタV1の内容は、TV1A命令でレジスタAを介して設定してください。また、TAV1命令でレジスタV1の内容をレジスタAに転送できます。

# 割り込み制御レジスタV2

レジスタV2には、タイマ3、タイマ5、A/D、タイマ4、シリアJVI / O割り込み可能ビットが割り付けられています。レジスタV2の内容は、TV2A命令でレジスタAを介して設定してください。また、TAV2命令でレジスタV2の内容をレジスタAに転送できます。

# 割り込み制御レジスタI3

レジスタI3で、タイマ4割り込みまたはシリアルI/O割り 込みのいずれかを選択します。レジスタI3の内容は、TI3A命 令でレジスタAを介して設定してください。また、TAI3命令 でレジスタI3の内容をレジスタAに転送できます。

表DD-4.割り込み制御レジスタ

	割り込み制御レジスタ V1		リセット時:00002	パ <mark>ワーダ</mark> ウン時:00002	R / W TAV1 / TV1A			
V13	タイマ 2	0	0					
V 13	割り込み可能ビット	1	発生可能 (SNZT2 命令	無効)(注2)				
V12	タイマ 1		発生禁止(SNZT1 命令	有効)				
V 12	割り込み可能ビット	1	発生可能(SNZT1 命令	無効 )( 注 2 )				
V11	外部 1	0	発生禁止(SNZ1 命令有	効				
V 11	割り込み可能ビット	1	発生可能(SNZ1 命令無	効)(注2)				
	外部 0	0	発生禁止(SNZ0 命令有	効				
V10	割り込み可能ビット	1	発生可能(SNZO命令無	効 )(注2)				

	割り込み制御レジスタ V2		リセット時:00002	パワーダウン時: 00002	R / W TAV2 / TV2A			
V23	タイマ4,シリアルI/O	0	0 発生禁止(SNZT4,SNZSI 命令有効)					
V23	割り込み可能ビット(注3)	1	発生可能 (SNZT4,SNZSI 命令無効 ) (注 2)					
V22	NOS A/D	0	0 発生禁止(SNZAD 命令有効)					
V Z Z	割り込み可能ビット	1	1 発生可能 (SNZAD 命令無効 )(注 2)					
V21	タイマ5	0	発生禁止(SNZT5 命令	有効)				
VZI	割り込み可能ビ <mark>ット</mark>	1	発生可能(SNZT5 命令	無効 )( 注 2 )				
1/20	タイマ3	0	発生禁止(SNZT3 命令有効)					
V20	割り込み可能ビット	1	1 発生可能 (SNZT3 命令無効 )(注 2)					

	割り込み制御レジスタ 13		リセット時:02	パワーダウン時:状態保持	R / W TAI3 / TI3A
130	タイマ4,シリアルI/O	0	タイマ4割り込み有効,	シリアル1/〇割り込み無効	
100	割り込み要因選択ビット		シリアル1/0割り込み	▶有効,タイマ4割り込み無効	


注1. "R"は読み出し可、"W"は書き込み可を表します。

- 2.これらの命令は、NOP命令と等価となります。
- 3.タイマ4、シリアルI/O割り込み要因選択ビット(I30)でタイマ4割り込み又はシリアルI/O割り込みのいずれかを選択できます。

#### (7)割り込みシーケンス

各割り込みは、フラグINTE、割り込み可能ビット( V10~ V13,V20~ V23 ) 各割り込み要求フラグが 1 "になったときに起動します。割り込み発生のタイミングは、上記3条件のすべてが成立したマシンサイクルを起点として2~3マシンサイクル後です。

割り込み条件が成立したときの命令が1サイクル命令の場合、割り込みの発生は2マシンサイクル後になります。2サイクル命令、3サイクル命令の場合は、3マシンサイクル後になります(図DD-4.参照)。



図DD-4.割り込みシーケンス

## 外部割り込み


外部割り込みは、割り込み入力端子に有効波形が入力されると割り込み要求を発生しまず(エッジ検出)。

本製品は、2本の外部割り込み機能 外部0,外部1)をもって

これらの割り込みは割り込み制御レジスタI1,I2で制御できます。

表DD-5.割り込み起動条件

割り込み名	入力端子	有効波形	有効波形選択ビット
外部0割り込み	D8/INT0	D8/INTO端子に次の波形が入力されたとき	I11
		・立ち下がり波形("H""L")	l12
		・立ち上がり波形("L""H")	
		・立ち下がり及び立ち上がりの両波形	
外部1割り込み	D9/INT1	D9/INT1端子に次の波形が入力されたとき	l21
		・立ち下がり波形(" H " " L ")	l22
		・立ち上がり波形("L" "H")	
		・立ち下がり及び立ち上がりの両波形	



図DD-5.外部割り込み回路の構成

#### (1)外部0割り込み要求フラグ(EXF0)

フラグEXF0はD8/INT0端子に有効波形が入力されたとき "1"にセットされます。

外部0割り込みの起動条件となる有効波形は、変化前後のレベルをシステムクロックの4周期以上保持する必要があります(図DD-4参照)。

フラグEXF0の状態は、スキップ命令の実行(SNZO命令)により確認できます。

割り込みとスキップ命令のどちらを使用するかは、割り込み制御レジスタV1で選択してください。

フラグEXF0は、割り込みが発生したとき、又はスキップ 命令を実行したときのいずれかで'0"にクリアされます。

#### 外部0割り込み起動条件

外部0割り込みの起動条件は、D8/INT0端子に有効波形が入力されたときに成立します。有効波形は、立ち下がり波形、立ち上がり波形又は立ち上がりと立ち下がりの両波形の3種から選択できます。以下に外部0割り込みの使用方法の一例を示します。

割り込み制御レジスタI1のビット3を"1"にセットしINTO 端子入力可能状態設定

割り込み制御レジスタI1のビット1,2で有効波形を選択 SNZO命令を使用して、フラグEXFOを"0"にクリア SNZO命令によるスキップが発生する場合を考慮して、 NOP命令を挿入

外部0割り込み可能ビット( V10 )及び割<mark>り</mark>込み許可フラグ ( INTE )を共に" 1 "に設定

以上の操作により外部0割り込み発生許可状態になります。この状態でDa/INT0端子に有効波形を入力すると、フラグEXF0ば、1 だセットされ、外部0割り込みが発生します。

#### (2)外部1割り込み要求フラグ(EXF1)

フラグEXF1はD9/INT1端子に有効波形が入力されたとき "1"にセットされます。

外部1割り込みの起動条件となる有効波形は、変化前後のレベルをシステムクロックの4周期以上保持する必要があります(図DD-4参照)。

フラグEXF1の状態は、スキップ命令の実行(SNZ1命令)により確認できます。

割り込みとスキップ命令のどちらを使用するかは、割り込み制御レジスタV1で選択してください。

フラグEXF1は、割り込みが発生したとき、又はスキップ 命令を実行したときのいずれかで 0 "にクリアされます。

#### 外部1割り込み起動条件

外部1割り込みの起動条件は、D9/INT1端子に有効波形が入力されたときに成立します。有効波形は、立ち下がり波形、立ち上がり波形又は立ち上がりと立ち下がりの両波形の3種から選択できます。以下に外部1割り込みの使用方法の一例を示します。

割り込み制御レジスタI2のビット3を" 1 "にセットし、 INT1端子入力可能状態に設定

割り込み制御レジスタI2のビット1,2で有効波形を選択 SNZ1命令を使用して、フラグEXF1を"0"にクリア SNZ1命令によるスキップが発生する場合を考慮して、 NOP命令を挿入

外部1割り込み可能ビット( V11 )及び割り込み許可フラグ ( INTE )を共に" 1 "に設定

以上の操作により外部1割り込み発生許可状態になります。この状態でD9/INT1端子に有効波形を入力すると、フラグEXF1は"1"にセットされ、外部1割り込みが発生します。



## (3)外部割り込み制御レジスタ

# 割り込み制御レジスタI1

レジスタI1は、外部0割り込みの有効波形を制御します。 このレジスタの内容は、TI1A命令でレジスタAを介して設定 してください。また、TAI1命令でレジスタI1の内容をレジス タAに転送できます。

# 割り込み制御レジスタI2

レジスタI2は、外部1割り込みの有効波形を制御します。 このレジスタの内容は、TI2A命令でレジスタAを介して設定 してください。また、TAI2命令でレジスタI2の内容をレジス タAに転送できます。

表DD-6.外部割り込み制御レジスタ

1122011	71 中日 7 たり 中 中 レ ノ ハ フ						
	割り込み制御レジスタ I1	リセット時:00002		パワーダウン時:状態保持	R / W TAI1 / TI1A		
l13	INTO 端子		INT0 端子入力禁止				
113	入力制御ビット (注2)	1 INT0 端子入力可能					
l12	INTO 端子 割り込み有効波形	0	0 立ち下がり波形/ " L " レベル( <mark>SNZ</mark> I0 命令は " L " レベル認識)				
112	/復帰レベル選択ビット (注2)	1	立ち上がり波形 / " H "	レベル(SNZIO 命令は"H"レ	ベル認識)		
l1 <sub>1</sub>	INTO 端子	0	片エッジ検出				
1111	エッジ検出回路制御ビット	1	両エッジ検出				
14.0	INT0 端子	0	タイマ1カウント開始同 <mark>期回</mark> 路非選択				
I10	タイマ 1 カウント開始同期回路選択ビット	1	タイマ1カウント開始同期回路選択				

	割り込み制御レジスタ 12		リセット時: 00002	パワーダウン時:状態保持	R / W TAI2 / TI2A		
123	I <sub>23</sub> INT1 端子		0 INT1 <mark>端子入力禁止</mark>				
	入力制御ビット (注2)	1	INT1 端子入力可能				
122	INT1 端子 割り込み有効波形		立ち下がり波形 / "L"	レベル(SNZI1 命令は " L " レ <sup>、</sup>	ベル認識)		
122	/復帰レベル選択ビット (注2)	1	立ち上がり波形/"H"	レベル(SNZI1 命令は " H " レ	ベル認識)		
l2 <sub>1</sub>	INT1 端子	0	片エッジ検出				
121	エッジ検出回路制御ビット	1 両エッジ検出					
100	INT1 端子	0	タイマ3カウント開始同	期回路非選択			
I20	タイマ3カウント開始同期回路選択ビット	1	タイマ3カウント開始同	期回路選択			

注1. "R"は読み出し可、"W"は書き込み可を表します。

<sup>2.</sup> これらのビット(I12,I13,I22,I23)の内容を<mark>変</mark>更した際に、外部割り込み要求フラグ(EXF0,EXF1)がセットされる場合があります。

#### (4)注意事項

レジスタI1のビット3に関する注意1

ソフトウェアの途中で割り込み制御レジスタI1のビット3によってINTO端子の入力制御を行う際は次の点に注意してください。

レジスタI1のビット3の内容を変更する場合、D8/INT0端子の入力状態によっては、外部0割り込み要求フラグ(EXF0)が 1 7にセットされることがあります。不測の割り込み発生を防止するために、割り込み制御レジスタV1のビット0を"07にクリア(図DD-6)した後、レジスタI1のビット3の内容を変更してください。更に、一命令以上おいて(図DD-6)SNZ0命令を実行し、フラグEXF0を"07にクリアしてください。また、SNZ0命令によるスキップが発生する場合を考慮し、SNZ0命令の後にNOP命令を挿入してください(図DD-6)。

```
LA 4
      ; (\times \times \times 02)
TV1A
        ; SNZO命令有効・・・ ①
LA 8
        ; (1 \times \times \times 2)
        ; INT0端子入力制御変更
TI1A
NOP
       SNZ0
       ; SNZO命令実行
        (フラグEXF0クリア)
NOP
        ; . . . . . . . . . . . . 3
      ×:このビットはINTO端子の入力
         制御には関係しません。
```

図DD-6 . 外部0割り込みプログラム例1

レジスタI1のビット3に関する注意2

割り込み制御レジスタI1のビット3を60%にクリアし、INTO端子入力禁止の状態でパワーダウン機能を使用する際は、次の点に注意してください。

INT0端子入力を禁止する場合(レジスタI13="0")は、パワーダウンモードに移行する前にキーオンウェイクアップを無效(レジスタK20="0")にしてください(図DD-7)。

```
LA 0 ; (×××02)
TK2A ; INT0キーオンウェイクアップ無効・・・ ①
DI
EPOF
POF2 ; RAMバックアップ

×:このピットは本例では関係
しません。
```

図DD-7.外部0割り込みプログラム例2

#### レジスタI1のビット2に関する注意

ソフトウェアの途中で割り込み制御レジスタI1のビット2によってDa/INTO端子の割り込み有効波形を変更する場合は、次の点に注意してください。

レジスタI1のビット2の内容を変更する場合、D8/INT0端子の入力状態によっては、外部0割り込み要求フラグ(EXF0)が 1 %にセットされることがあります。不測の割り込み発生を防止するために、割り込み制御レジスタV1のビット0を"0 %にクリア(図DD-8 )した後、レジスタI1のビット2の内容を変更してください。更に、一命令以上おいて(図DD-8 )SNZ0命令を実行し、フラグEXF0を"0 %にクリアしてください。また、SNZ0命令によるスキップが発生する場合を考慮し、SNZ0命令の後にNOP命令を挿入してください(図DD-8 )。

図DD-8.外部0割り込みプログラム例3

## レジスタI2のビット3に関する注意1

ソフトウェアの途中で割り込み制御レジスタI2のビット3によってINT1端子の入力制御を行う際は次の点に注意してください。

レジスタI2のビット3の内容を変更する場合、D9/INT1端子の入力状態によっては、外部1割り込み要求フラグ(EXF1)が 1 "にセットされることがあります。不測の割り込み発生を防止するために、割り込み制御レジスタV1のビット1を"0"にクリア(図DD-9")した後、レジスタI2のビット3の内容を変更してください。更に、一命令以上おいて(図DD-9")SNZ1命令を実行し、フラグEXF1を"0"にクリアしてください。また、SNZ1命令によるスキップが発生する場合を考慮し、SNZ1命令の後にNOP命令を挿入してください(図DD-9")。

```
LA 4
     ; (x \times 0 \times 2)
      ; SNZ1命令有効・・・ ①
TV1A
LA 8
     ; (1 \times \times \times 2)
TI2A
      ; INT1端子入力制御変更
      NOP
SNZ1
      ; SNZ1命令実行
       (フラグEXF1クリア)
NOP
      ×:このビットはINT1端子の入力
       制御には関係しません。
```

図DD-9.外部1割り込みプログラム例1

レジスタI2のビット3に関する注**意**2

割り込み制御レジスタI2のビット3を07にクリアし、INT1端子入力禁止の状態でパワーダウン機能を使用する際は、次の点に注意してください。

INT1端子入力を禁止する場合(レジスタI13="0")は、パワーダウンモードに移行する前にキーオンウェイクアップを無效(レジスタK22="0")にしてください(図DD-10)。

```
LA 0 ; (×0××2)
TK2A ; INT1キーオンウェイクアップ無効・・・ ①
DI
EPOF
POF2 ; RAMパックアップ

×:このピットは本例では関係
しません。
```

図DD-10.外部1割り込みプログラム例2

#### レジスタI2のビット2に関する注意

ソフトウェアの途中で割り込み制御レジスタI2のビット2によってD9/INT1端子の割り込み有効波形を変更する場合は、次の点に注意してください。

レジスタI2のビット2の内容を変更する場合、D9/INT1端子の入力状態によっては、外部1割り込み要求フラグ(EXF1)が 1 "にセットされることがあります。不測の割り込み発生を防止するために、割り込み制御レジスタV1のビット1を"0"にクリア(図DD-11 )した後、レジスタI2のビット2の内容を変更してください。更に、一命令以上おいて(図DD-11 )SNZ1命令を実行し、フラグEXF1を"0"にクリアしてください。また、SNZ1命令によるスキップが発生する場合を考慮し、SNZ1命令の後にNOP命令を挿入してください(図DD-11 )。

```
LA 4; (\times \times 0 \times 2)
      ; SNZ1命令有効・・・ ①
TV1A
LA 12
      ; (x1xx2)
      ; 割り込み有効波形変更
TI2A
      ; . . . . . . . . .
NOP
SNZ1
      ; SNZ1命令実行
       (フラグEXF1クリア)
NOP
      ×:このビットはINT1端子の割り込み有効
     波形の設定には関係しません。
```

図DD-11.外部1割り込みプログラム例3

#### タイマ


本製品が内蔵するタイマには、以下の種類があります。

#### プログラマブルタイマ

プログラマブルタイマは分周比を設定できるタイマで、リロードレジスタをもちます。設定値nからダウンカウントを開始し、アンダフローする(n+1カウントする)と、また新たにリロードレジスタからデータがリロードされカウントを続行します(オートリロード)機能。

#### 固定分周タイマ

固定分周タイマは、分周比(n)が固定されているタイマでカウントパルスをn回カウントするごとに割り込み要求フラグを"1"にセットします。



図FB-1.オートリロード機能

本製品のタイマは以下の回路で構成されています。

プリスケーラ:8ビットプログラマブルタイマ

タイマ1:8ビットプログラマブルタイマ

タイマ2:8ビットプログラマブルタイマ

タイマ3:8ビットプログラマブルタイマ

タイマ4:8ビットプログラマブルタイマ

タイマ5:16ビット固定分周タイマ

タイマLC:4ビットプログラマブルタイマ

ウォッチドッグタイマ:16ビット固定分周タイマ

(タイマ1、2、3、4、5は割り込み機能付き)


プリスケーラ、タイマ1、2、3、4、5、LCは、タイマ制御 レジスタPA、W1~W6で制御できます。

ウォッチドッグタイマは、制御レジスタをもたないフリーカウンタです。


以下、各機能について説明します。

表FB-1.タイマの機能一覧

回路名	構 成	カウントソース	分周比	出力信号の用途	制御レジスタ
プリスケーラ	8ビットプログラマブル	・インストラクションクロック	1 ~ 256	・タイマ1,2,3,4,LCカウントソース	PA
	バイナリダウンカウンタ	(INSTCK)			
タイマ1	8ビットプログラマブル	・インストラクションクロック	1 ~ 256	・タイマ2カウントソース	W1
	バイナリダウンカウンタ	(INSTCK)		・CNTR0出力	W2
	(INT0入力連動機能付き)	・プリスケーラ出力(ORCLK)		・タイマ1割り込み	
		・タイマ5アンダフロー(T5UDF)			
		・CNTR0入力			
タイマ2	8ビットプログラマブル	・システムクロック(STCK)	1 ~ 256	・タイマ3カウントソース	W2
	バイナリダウンカウンタ	・プリスケーラ出力(ORCLK)		・CNTR0出力	
		・タイマ1アンダフロー (T1UDF)		・タイマ2割り込み	
		・PWM出力(PWMOUT)		36	
タイマ3	8ビットプログラマブル	・PWM出力(PWMOUT)	1 ~ 256	・CNTR1出力制御	W3
	バイナリダウンカウンタ	・プリスケーラ出力(ORCLK)		・タイマ3割り込み	
	(INT1入力連動機能付き)	・タイマ2アンダフロー(T2UDF)			
		・CNTR1入力			
タイマ4	8ビットプログラマブル	·XIN入力	1 ~ 256	・タイマ2,3カウントソース	W4
	バイナリダウンカウンタ	・プリスケーラ出力(ORCLK)		・CNTR1出力	
	(PWM出力機能付き)			・タイマ4割り込み	
タイマ5	16ビット固定分周	·Xcin入力	8192	・タイマ1,LCカウントソース	W5
			16384	・タイマ5割り込み	
			32768		
			65536		
タイマLC	4ビットプログラマブル	・タイマ5のビット4	1~16	・LCDクロック	W6
	バイナリダウンカウンタ	・プリスケーラ出力(ORCLK)			
ウォッチドッグ	16ビット固定分周	・インストラクションクロック	65534	・システムリセット(2回カウント)	
タイマ		(INSTCK)		・WDFフラグ判定	



図FB-2.タイマの構成



図FB-3.タイマの構成(2)

### 表FB-2. タイマ制御レジスタ

	タイマ制御レジスタ PA	リセット時:02		パワーダウン時:02	W TPAA
PA <sub>0</sub>	   プリスケーラ制御ビット	0	停止 ( 状態保持 )		
1 70		1	動作		

タイマ制御レジスタ W1		リセット時:0000		ト時:00002	パワーダウン時:状態保持	R / W TAW1 / TW1A
W13	タイマ 1	0	タイ	マ1カウント自動停	上回路非選択	
VVIS	カウント自動停止回路選択ビット (注2)	1	1 タイマ1カウント自動停止回路選択			
W12	W12 タイマ 1 制御ビット		停止	(状態保持)		
VVIZ		1	動作			
		W11 W10		W10 カウントソース		
W11		0	0	インストラクショ	ンクロック(INSTCK)	
	タイマ 1 カウントソース選択ビット	0	1	プリスケーラ出力(ORCL <mark>K)</mark>		
W10		1 0		タイマ5アンダフロー信号(T5UDF)		
		1	1	CNTR0 入力		

	タイマ制御レジスタ W2	リセッ		卜時:00002	パワーダウン時:状態保持	R / W TAW2 / TW2A
W23	   CNTR0 出力制御ビット	0	タイ	マ 1 アンダフロー	信号の2分周出力	
VV23		1	タイ	マ2アン <mark>ダフロー</mark>	信号の2分周出力	
MO A CONTRACTOR OF THE PROPERTY OF THE PROPERT		0	停止	(状態保持)		
W22	タイマ 2 制御ビット	1	動作			
		W21	W20		カウントソース	
W21		0	0	システムクロッ	ク(STCK)	
	タイマ 2 カウントソース選択ビット W2o		1	プリスケーラ出力(ORCLK)		
W20			0	タイマ 1 アンダフロー信号 (T1UDF)		
			1	PWM 信号 ( PW	MOUT )	

	タイマ制御レジスタ W3	!		ト時:00002	パワーダウン時:状態保持	R / W TAW3 / TW3A
W33	タイマ3	0	タイ	マ3カウント自動停	· 	
VV33	カウント自動停止回路選択ビット (注3)	1	タイ	マ3カウント自動停	上回路選択	
W32	タイマ3制御ビット	0	停止(状態保持)			
VV32	ا د عاملانا د ا	1	動作			
		W31	W31 W30		カウントソース	
W31		0 0		PWM 信号 ( PWMOUT )		
	タイマ3カウントソース選択ビット (注4) W3o		1	プリスケーラ出力(ORCLK)		
W30			0	タイマ 2 アンダフロー信号 (T2UDF)		
		1 1		CNTR1 入力		

- 注1. "R"は読み出し可、"W"は書き込み可を表します。
  - 2.この機能はタイマ1カウント開始同期回路選択(I10 = "1")時にのみ有効です。 3.この機能はタイマ3カウント開始同期回路選択時(I20 = "1")にのみ有効です。

  - 4. タイマ 3 カウントソースに CNTR1 入力を選択した場合は、ポート C 出力は無効になります。

	タイマ制御レジスタ W4		リセット時:00002	パワーダウン時:00002	R / W TAW4 / TW4A		
W43	CNTR1 出力制御ビット	0	CNTR1 出力無効				
VV-13		1	CNTR1 出力有効				
W42	PWM 信号	0	PWM 信号 " H " 期間拡張機能無効				
VV42	" H " 期間拡張機能制御ビット	1	PWM 信号" H "期間拡張機能有効				
10/44	タイマ4制御ビット	0	停止 ( 状態保持 )				
VV41	W41   ダイマ4制御ピット  - 		動作				
W40 タイマ 4 カウントソース選択ビット -		0	Xin入力				
W40	フィマックション A医MCフェ	1	プリスケーラ出力(ORCLK)の2分周信号				

タイマ制御レジスタ W5		リセット時: 00002		ト時:00002	パワーダウン時:状態保持	R / W TAW5 / TW5A
W53	使用しません	0 1 = 0		ビットに機能はあり	)ませんがR/wは可能です	
W52	タイマ 5 制御ビット	0 停止 1 動作		(初期状態)		
W51	カノファカウント体でい	0	W50 0		カウント値 とにアンダフロー発生	
W50	・タイマ 5 カウント値選択ビット 	0 1 1 0 1 1		32768 <mark>カウント</mark> ご	<mark>'とに</mark> アンダフロー発生 'とにアンダフロー発生 'とにアンダフロー発生	

	タイマ制御レジスタ W6		リセット時:00002	パワーダウン時:状態保持	R / W TAW6 / TW6A	
W63	タイマ LC 制御ビット	0	停止(状態保持)			
VV03		1	動作			
W62	2 タイマ LC カウントソース選択ビット		タイマ 5 のビット 4 ( T54 )			
VV02	ライマ LC カラフトシース選択にゅ下	1	プリスケーラ出力(OR	CLK)		
Mea	CNTD1 山力卓動制御同攻遷担ビルト	0	CNTR1 出力自動制御回路非選択			
VVO1	W61 CNTR1 出力自動制御回路選択ビット		CNTR1 出力自動制御回路選択			
Mea	D-/CNITDO 地フ機能調力ビット (注 2)	0	D7 入出力 / CNTR0 入力	J		
VV00	W60       D7 / CNTR0 端子機能選択ビット (注2)		CNTR0 入出力 / D7 入力			

注1." R "は読み出し可、" W"は書き込み可を表します。 2.CNTRO入力は、タイマ1<mark>カウ</mark>ントソースに CNTRO入力を選択している場合にのみ有効です。

## (1)タイマ関連の制御レジスタ

### タイマ制御レジスタPA

レジスタ PAは、プリスケーラのカウント動作を制御します。このレジスタの内容は、TPAA命令でレジスタAを介して設定してください。

### タイマ制御レジスタW1

レジスタW1は、タイマ1のカウント自動停止回路の選択、カウント動作及びカウントソースを制御します。このレジスタの内容は、TW1A命令でレジスタAを介して設定してください。またTAW1命令でレジスタW1の内容をレジスタAに転送できます。

## タイマ制御レジスタW2

レジスタW2は、CNTR0出力の選択、タイマ2のカウント動作及びカウントソースを制御します。このレジスタの内容は、TW2A命令でレジスタAを介して設定してください。また、TAW2命令でレジスタW2の内容をレジスタAに転送できます。

#### タイマ制御レジスタW3

レジスタW3は、タイマ3のカウント自動停止回路の選択カウント動作及びカウントソースを制御します。このレジスタの内容は、TW3A命令でレジスタAを介して設定してください。また、TAW3命令でレジスタW3の内容をレジスタAに転送できます。

# タイマ制御レジスタW4

レジスタW4は、CNTR1出力、PWM出力の"H"期間拡<mark>張、</mark>タイマ4のカウント動作及びカウントソースを制御します。このレジスタの内容はTW4A命令でレジスタAを介して設定してください。また、TAW4命令でレジスタW4の内容をレジスタAに転送できます。

### タイマ制御レジスタW5

レジスタW5は、タイマ5<mark>のカウ</mark>ント動作及びカウント値を 制御します。このレジスタの内<mark>容は</mark>TW5A命令でレジスタA を介して設定してください。また、TAW5命令でレジスタW5 の内容をレジスタAに転送できます。

# タイマ制御レジスタW6

レジスタW6は、タイマLC の動作及びカウントソース、CNTR1出力自動制御回路の選択及びD7/CNTR0端子の機能を制御します。このレジスタの内容はTW6A命令でレジスタAを介して設定してください。また、TAW6命令でレジスタW6の内容をレジスタAに転送できます。

### (2)プリスケーラ

プリスケーラは8ビットのバイナリカウンタで、プリスケーラリロードレジスタRPSをもっています。プリスケーラとリロードレジスタRPSには、TPSAB命令で同時にデータを設定できます。プリスケーラからはTABPS命令でデータを読み出すことができます。

プリスケーラデータの設定または読み出しを行う場合はカウントを停止させた後TPSAB命令またはTABPS命令を実行してください。

プリスケーラにデータを設定した後、レジスタPA のビット0を"1"にセットするとプリスケーラはカウント動作を開始します。

リロードレジスタRPSの設定値をnとするとプリスケーラはカウントソースの信号をn+1分周します(n=0~255)。プリスケーラのカウントソースはインストラクションクロック(INSTCK)です。

カウント開始後、プリスケーラはアンダフローする(プリスケーラの内容が 0 %になった後、次のカウントパルスが入力される)と、新たにリロードレジスタRPSからデータをリロードしてカウントを続行します(オートリロード機能)。プリスケーラの出力信号(ORCLK)はタイマ1、2、3、4、LCのカウントソースに使用できます。

### (3)タイマ1(割り込み機能付き)

タイマ1は8ビットのバイナリカウンタで、タイマ1リロードレジスタR1をもっています。タイマ1とリロードレジスタR1には、T1AB命令で同時にデータを設定できます。リロードレジスタR1にはTR1AB命令でデータを設定することができます。タイマ1からはTAB1命令でデータを読み出すことができます。

タイマ1データの設定または読み出しを行う場合は、カウントを停止させた後T1AB命令またはTAB1命令を実行してください。

タイマ1動作中にリロードレジスタR1にデータを設定する 場合は、アンダフローと重ならないタイミングでTR1AB命令 を実行してください。

タイマ1にデータを設定した後、レジスタW1のビット0,1でカウントソースを設定し、レジスタW1のビット2を"1"にセットすると、タイマ1はカウント動作を開始します。

リロードレジスタR1の設定値をnとすると、タイマ1はカウントソースの信号をn+1分周します(n=0~255)。

カウント開始後、タイマ1はアンダフローする(タイマ1の内容が 0 "になった後、次のカウントパルスが入力される)と、タイマ1割り込み要求フラグ(T1F)を"1 "にセットし、新たにリロードレジスタR1からデータをリロードしてカウントを続行します(オートリロード機能)。

割り込み制御レジスタI1のビット0を"1"にセットすると、INT0端子の入力をタイマ1カウント動作の開始トリガに使用できます。また、この時レジスタW1のビット3を"1"にセットすると、タイマ1アンダフローによる自動停止が行えます。

レジスタW2のビット3を"0"にクリアし、レジスタW6の ビット0を"1"にセットすると、タイマ1アンダフローの2分周 信号をCNTR0端子から出力できます。

#### (4)タイマ2(割り込み機能付き)

タイマ2は8ビットのバイナリカウンタで、タイマ2リロードレジスタR2をもっています。タイマ2とリロードレジスタR2には、T2AB命令で同時にデータを設定できます。タイマ2からはTAB2命令でデータを読み出すことができます。

タイマ2データの設定または読み出しを行う場合は、カウントを停止させた後T2AB命令またはTAB2命令を実行してください。

タイマ2にデータを設定した後、レジスタW2のビット0,1でカウントソースを設定し、レジスタW2のビット2を"1"にセットするとタイマ2はカウント動作を開始します。

リロードレジスタR2の設定値をnとすると、タイマ2はカウントソースの信号をn+1分周します(n=0~255)。

カウント開始後、タイマ2はアンダフローする(タイマ2の内容が 0 %になった後、次にカウントパルスが入力される)と、タイマ2割り込み要求フラグ(T2F)を"1 %にセットし新たにリロードレジスタR2からデータをリロードしてカウントを続行します(オートリロード機能)。

レジスタW2のビット3を"1"にセットし、レジスタW6のビット0を"1"にセットすると、タイマ2アンダフローの2分周信号をCNTR0端子から出力できます。

### (5)タイマ3(割り込み機能付き)

タイマ3は8ビットのバイナリカウンタで、タイマ3リロードレジスタR3をもっています。タイマ3とリロードレジスタR3には、T3AB命令で同時にデータを設定できます。リロードレジスタR3にはTR3AB命令でデータを設定することができます。タイマ3からはTAB3命令でデータを読み出すことができます。

タイマ3データの設定または読み出しを行う場合は、カウントを停止させた後T3AB命令またはTAB3命令を実行してください。

タイマ3動作中にリロードレジスタR3にデータ設定をする場合は、アンダフローと重ならないタイミングでTR3AB命令を実行してください。

タイマ3にデータを設定した後、レジスタW3のビット0,1 でカウントソースを設定し、レジスタW3のビット2を11に セットすると、タイマ3はカウント動作を開始します。

リロードレジスタR3の設定値をnとすると、タイマ3はカウントソースの信号をn+1分周します(n=0~255)。

カウント開始後、タイマ3はアンダフローする(タイマ3の内容が 0 "になった後、次のカウントパルスが入力される)と、タイマ3割り込み要求フラグ(T3F)を"1"にセットし、新たにリロードレジスタR3からデータをリロードしてカウントを続行します(オートリロード機能)。

割り込み制御レジスタI2のビット0を"1"にセットすると、INT1端子の入力をタイマ3カウント動作の開始トリガに使用できます。また、この時のレジスタW3のビット3を"1"にセットすると、タイマ3アンダフローによる自動停止が行えます。

#### (6)タイマ4(割り込み機能付き)

タイマ4は8ビットのバイナリカウンタで、2つのタイマ4リロードレジスタR4L, R4Hをもっています。タイマ4とリロードレジスタR4Lには、T4AB命令で同時にデータを設定できます。リロードレジスタR4HにはT4HAB命令でデータを設定することができます。T4AB命令で設定したリロードレジスタR4Lの内容は、T4R4L命令でタイマ4に再設定できます。タイマ4からはTAB4命令でデータを読み出すことができます。

タイマ4データの設定または読み出しを行う場合は、カウントを停止させた後T4AB命令またはTAB4命令を実行してください。

タイマ4動作中にリロードレジスタR4Hにデータを設定する場合は、アンダフローと重ならないタイミングでT4HAB命令を実行してください。

タイマ4にデータを設定した後、レジスタW4のビット0でカウントソースを設定し、レジスタW4のビット1を"1"にセットすると、タイマ4はカウント動作を開始します。

リロードレジス $\phi$ R4Lの設定値をnとすると、タイマ4はカウント $\phi$ フースの信号をn+1分周します(n=0~255)。

カウント開始後、タイマ4はアンダフローする(タイマ4の内容が 0 "になった後、次のカウントパルスが入力される)と、タイマ4割り込み要求フラグ(T4F)を"1"にセットし、新たにリロードレジスタR4Lからデータをリロードしてカウントを続行します(オートリロード機能)。

レジスタW4のビット3を'1'にセットすると、タイマ4はアンダフローするごとにリロードレジスタR4L,R4Hから交互にデータをリロードし、リロードレジスタR4Lに設定した期間'L"、リロードレジスタR4Hに設定した期間'H'のPWM信号(PWMOUT)を生成してCNTR1端子出力します。

この時レジスタW4のビット2を"1"にセットすると、タイマ4のカウンタは、リロードレジスタR4Hに設定した期間 (PWM信号"H"期間)がカウントソースの半周期分拡張されます。この場合、リロードレジスタR4Hの設定値をnとすると、タイマ4はカウントソースの信号をn+1.5分周します(n=1~255)。この機能を使用する場合は、リロードレジスタR4Hに"1"以上の値を設定してください。

レジスタW6のビット1を'1'にセットすると、タイマ3のアンダフローごとに、CNTR1端子へのPWM信号出力の有効/無効が交互に繰り返されます。ただし、タイマ3を停止(レジスタW3のビット2を'0'にクリア するとこの機能は解除されます。

PWM信号が H 'の期間にレジスタW4のビット1を' 0 'にクリアした場合でも、タイマ4は次にアンダフローするまでは停止しません。

タイマ4を停止させる場合は、アンダフローと重ならない タイミングでレジスタW4のビット1を"0"にクリアしてくだ さい。

#### (7)タイマ5(割り込み機能付き)

タイマ5は16ビットのバイナリカウンタです。レジスタW5のビット0,1でカウント値を設定し、レジスタW5のビット2を"1"にセットすると、タイマ5はカウント動作を開始します。

タイマ5のカウントソースはサブクロック入力(XCIN)です。

カウント開始後、タイマ5はアンダフローする(設定したカウント値がカウントされる)と、タイマ5割り込み要求フラグ(T5F)を"1"にセットし、カウントを続行します。

タイマ5のビット4はLCDクロック生成用タイマLCのカウントソースに使用できます。

レジスタW5のビット2を"0"にクリアすると、タイマ5は初期化され("FFFF16")、カウントは停止します。

タイマ5は時計動作モード(POF命令実行)時に動作可能ですので、時計用カウンタとして使用できます。時計動作モード時タイマ5アンダフローが発生すると、パワーダウン状態から復帰します。

#### (8)タイマLC

タイマLCは4ビットのバイナリカウンタで、タイマLCリロードレジスタRLCをもっています。タイマLCとリロードレジスタRLCには、TLCA命令で同時にデータを設定できます。タイマLCからデータを読み出すことはできません。

タイマLCにデータを設定する場合は、カウントを停止させた後、TLCA命令を実行してください。

タイマLCにデータを設定した後、レジス<mark>タW6のビット</mark>2でカウントソースを設定し、レジス<mark>タW6のビット3を</mark> 1 1にセットすると、タイマLCはカウント動作を開始します。

リロードレジスタRLCの設定値をnとすると、タイマLCは カウントソースの信号をn+1分周します(n=0~15)。

カウント開始後、タイマLCはアンダフローする(タイマLCの内容が 0 たなった後、次のカウントパルスが入力される)と、新たにリロードレジスタRLCからデータをリロードしてカウントを続行します(オートリロード機能)。

タイマLCアンダフローの2分周信号はLCDクロックに使用されます。

#### (9)タイマ入出力端子(D7/CNTR0, C/CNTR1)

CNTR0端子は、タイマ1のカウントソース入力機能と、タイマ1及びタイマ2のアンダフロー2分周信号の出力機能をもちます。

CNTR1端子は、タイマ3のカウントソース入力機能と、タイマ4で生成されるPWM信号出力機能をもちます。PWM信号をC/CNTR1端子より出力させる場合は、ポートCの出力ラッチを"0"に設定してください。

レジスタW6のビット0でDr/CNTR0端子機能選択を、レジスタW4のビット3でCNTR1出力信号選択を制御できます。

タイマ1のカウントソースとしてCNTR0入力を選択した場合、タイマ1はCNTR0入力の立ち上がり波形をカウントします

タイマ3のカウントソースとしてCNTR1入力を選択した場合、タイマ3はCNTR1入力の立ち上がり波形をカウントします。また、CNTR1入力を選択した場合はポートCの出力は無効(ハイインピーダンス状態)になります。

(10)タイマ割り込み要求フラグ(T1F, T2F, T3F, T4F, T5F) タイマ割り込み要求フラグは各タイマのアンダフロー時に "1"にセットされます。これらフラグの状態は、スキップ命令(SNZT1, SNZT2, SNZT3, SNZT4, SNZT5命令)の実行により確認できます。

割り込みとスキップ命令のどちらを使用するかは、レジスタV1,V2で選択してください。

割り込み要求フラグは、割り込みが発生したとき、又はスキップ命令を実行したときのいずれかで'0"にクリアされます。

(11)カウント開始同期回路(タイマ1,タイマ3)

タイマ1,3はそれぞれINT0,INT1端子の入力に同期して タイマカウント動作を開始できるカウント開始同期回路を もっています。

タイマ1のカウント開始同期回路は、レジスタI1のビット0 に"1"を設定すると機能が選択されてINT0端子の入力による制御が可能になります。

タイマ3のカウント開始同期回路は、レジスタI2のビット0 に"1"を設定すると機能が選択されてINT1端子の入力による制御が可能になります。

タイマ1,3それぞれのカウント開始同期回路を使用している場合、INTO,INT1端子に有効波形が入力された時にカウント開始同期回路がセットされ、カウントソースが入力されます。

カウント開始同期回路をセットするためのINTO, INT1端子入力の有効波形は、外部割り込みの起動条件と同じです。

なお、一度セットされたカウント開始同期回路は、レジスタI1, I2それぞれのビット0に 0 を設定するか、リセットによりクリアされます。

ただし、カウント自動停止回路が選択されている場合は、 タイマ1,3がアンダフローするとカウント開始同期回路がク リアされます(自動停止)。

# (12) カウント自動停止回路(タイマ1,タイマ3)

タイマ1,3はカウント開始同期回路を使用しているときに、それぞれタイマ1,3アンダフロー発生により自動的にカウントを停止するカウント自動停止回路をもっています。

タイマ1のカウント自動停止回路は、レジスタW1のビット3を"1"にセットすると有効になり、タイマ1がアンダフローするとカウント開始同期回路をクリアし、タイマ1へのカウントソース入力が停止します。この機能は、タイマ1カウント開始同期回路を選択している場合のみ有効です。

タイマ3のカウント自動停止回路は、レジスタW3のビット 3を"1"にセットすると有効になり、タイマ3がアンダフローするとカウント開始同期回路をクリアし、タイマ3へのカウントソース入力が停止します。この機能は、タイマ3カウント開始同期回路を選択している場合のみ有効です。

#### (13)注意事項

タイマを使用する際は以下の点に注意してください。 プリスケーラに関する注意

プリスケーラからデータを読み出す場合は、まずプリスケーラのカウントを停止させた後、データ読み出し命令(TABPS)を実行してください。

プリスケーラにデータを書き込む場合は、まずプリスケーラのカウントを停止させた後、データ書き込み命令(TPSAB)を実行してください。

カウントソースに関する注意

タイマ1,2,3,4,LCのカウントソースを切り替える場合は、まず各タイマのカウントを停止させた後、カウントソースを切り替えてください。

カウント値の読み出しに関する注意

タイマ1,2,3,4からデータを読み出す場合は、まず各タイマのカウントを停止させた後、データ読み出し命令(TAB1,TAB2,TAB3,TAB4)を実行してください。

タイマへのデータ書き込みに関する注意

タイマ1,2,3,4,LCにデータ書き込む場合は、まず各タイマのカウントを停止させた後、データ書き込み命令(T1AB,T2AB,T3AB,T4AB,TLCA)を実行してください。

リロードレジスタR1, R3, R4Hへの書き込みに関する注意 タイマ1,3,4動作中にタイマリロードレジスタR1,R3, R4Hにデータを書き込む場合は、必ずタイマ1,3,4アンダ フローと重ならないタイミングでデータを書き込んでくださ

タイマ4に関する注意

タイマ4を停止させる場合は、必ずタイマ4アンダフローと 重ならないタイミングで停止させてください。

PWM信号の" H '期間拡張機能有効を選択している場合は、 リロードレジスタR4Hに" 1 '以上の値を設定してください。


タイマ5に関する注意

タイマ5のカウント値を切り替える場合は、まずタイマ5のカウントを停止させた後、カウント値を切り替えてください。

タイマ入出力端子に関する注意事項

PWM信号をC/CNTR1端子より出力させる場合は、ポート Cの出力ラッチを"0"に設定してください。







図FB-4.タイマ4の動作( リロードレジスタR4Lに" 0316 "、リロードレジスタR4H に" 0216 "を設定した場合)

# タイマ3によるCNTR1出力自動制御回路選択

CNTR1出力有効(W43 = "1")、CNTR1出力自動制御回路選択(W61 = "1")時



CNTR1出力自動制御機能





CNTR1出力無効時にCNTR1出力自動制御機能を無効にすると、CNTR1出力無効状態を保持します。CNTR1出力有効時にCNTR1出力自動制御機能を無効にすると、CNTR1出力有効状態を保持します。タイマ3を停止すると、CNTR1出力自動制御機能は無効になります。

注.PWM信号をC / CNTR1端子より出力させる場合は、ポートCの出力ラッチを"0"に設定してください。

図FB-5.タイマ3によるCNTR1出力自動制御機能

CNTR1出力 " H " 期間の波形拡張機能無効(W42= " 0 " )、CNTR1出力有効(W43= " 1 " )、カウントソースXIN 入力選択(W40= " 0 " )、リロードレジスタR4Lに " 0316 " 、リロードレジスタR4Hに " 0216 " を設定した場合





- 注1. CNTR1出力有効時(W43="1")にタイマ4を停止する場合には、タイマ4カウント停止タイミングとタイマ4アンダフロー信号が重ならないタイミングで停止させてください。タイミングが重なると、CNTR1出力波形に八ザードが発生する場合があります。
  - CNTR1出力有効時、PWM信号の"H"期間中にタイマ4を停止した場合には、リロードレジスタR4Hで設定した"H"期間を出力した後に停止します。

図FB-6.タイマ4カウント開始 / 停止タイミング

### ウォッチドッグタイマ

ウォッチドッグタイマは、暴走などによりプログラムを正常に実行できなくなった場合に、マイクロコンピュータをリセット状態にし、再起動させるためのものです。ウォッチドッグタイマは、タイマWDT(16ビットバイナリカウンタ)、ウォッチドッグタイマイネーブルフラグ(WEF)、及びウォッチドッグタイマフラグ(WDF1,WDF2)により構成されています。


タイマWDTは、リセット解除直後に"FFFF16"の値からインストラクションクロックをカウントソースとしてダウンカウントを開始します。

カウント開始後、タイマWDT はアンダフローする(タイマWDTの内容が 000016 "になった後、次のカウントパルスが入力される)と、まずフラグWDF1を"1"にセットします。その後、次のタイマWDTアンダフローが発生する(タイマWDTが65534カウントする)までの間にWRST命令が実行されなければ、フラグWDF2を"1"にセットしRESET端子から"L"レベルを出力してマイクロコンピュータをリセット状態にします。

ウォッチドッグタイマを、使用する場合のソフトウェアでは、マイクロコンピュータに正常な動作を持続させるため、65534マシンサイクル以下の周期でWRST命令を実行するように処理してください。

リセット解除後フラグWEFが"1"にセットされ、ウォッチドッグタイマの機能が有効になります。DWDT命令とWRST命令を連続して実行すると、フラグWEFが"0"にクリアされ、ウォッチドッグタイマの機能が無効になります。フラグWEFは、システムリセット又はRAM バックアップ時に"1"にセットされます。

WRST命令にはスキップ機能があり、フラグWDF1が 1 'の時にWRST命令を実行すると、フラグWDF1を'0 'にクリアして次の命令をスキップします。フラグWDF1が'0 'の時にWRST命令を実行しても、スキップは発生しません。WRST命令のスキップ機能は、ウォッチドッグタイマの機能を無効にしている場合でも使用できます。



- ①リセット解除後(プログラムスタート後)、タイマWDTはダウンカウントを開始します。
- ②タイマWDTがアンダフローすると、フラグWDF1が"1"にセットされます。
- ③WRST命令を実行すると、フラグWDF1は"0"にクリアされ、次の命令はスキップされます。
- ④フラグWDF1が "1"のときにタイマWDTがアンダフローするとフラグWDF2が "1"にセットされ ウォッチドッグリセット信号を出力します。
- ⑤ウォッチドッグリセット信号により、RESET端子の出力トランジスタが"ON"し、システムリセットを発生します。
- 注.タイマWDTのカウントソースはインストラクションクロックであるため、カウント数はマシンサイクル数と同じです。

図FB-7.ウォッチドッグタイマ機能の動作

ウォッチドッグタイマ機能を使用する場合はWRST命令によりフラグWDF1を65534マシンサイクル以下の周期でクリアしてください。ウォッチドッグタイマ機能を使用しない場合はDWDT命令とWRST命令を連続して実行してください(図FB-8参照)。DWDT命令のみではウォッチドッグタイマ機能は停止しません。

パワーダウン時、フラグWDF1及びタイマWDTの値は初期 化されます。なお、ウォッチドッグタイマ機能とパワーダウンを併用する場合では、パワーダウン状態になる直前に WRST命令を実行し、フラグWDF1を初期化してください(図FB-9参照)。

パワーダウンからの復帰後、ウォッチドッグタイマ機能は 有効となります。ウォッチドッグタイマ機能を使用しない場 合は、パワーダウンから復帰する度にDWDT命令とWRST命 令を連続して実行し、ウォッチドッグタイマ機能を停止して ください。 WRST ; フラグWDF1クリア

DI

DWDT ; ウォッチドッグタイマ機能禁止許可

WRST ; フラグWEF、WDF1クリア

図FB-8. ウォッチドッグタイマ使用時、停止の時のプログラム例

WRST ; フラグWDF1クリア

NOP

DI ; 割り込み禁止 EPOF ; POF命令許可

POF

発振停止

図FB-9. ウォッチドッグタイマ使用時におけるモードへの移行 プログラム例


### A/Dコンバータ(コンパレータ)

本製品は、10ビット逐次比較方式によるA/D変換器を内蔵 しています。このA/D変換器の特性を表JA-1に示します。

また、このA/D変換器は、アナログ入力端子から入力されたアナログ電圧をあらかじめ設定した値と比較する8ビットのコンパレータとしても使用することができます。

表JA-1. A/D変換器の特性

項目	特性
変換形式	逐次比較方式
分解能	10ビット
相対精度	直線性誤差 : ± 2LSB
	微分非直線性誤差:±0.9LSB
変換速度	31 µ s
	(高速スルーモード、発振周波数6MHz時)
アナログ入力端子	8本



図JA-1. A/D変換器の構成

# 表JA-2. A/D制御レジスタ

A/D 制御レジスタ Q1			リセット	诗:00002	パワーダウン時:状態保持	R / W TAQ1 / TQ1A
Q13		0	A/D 変換	<b>モード</b>		•
Q 13	A/D動作モード選択とット	1	コンパレ	ノータモード		
		Q12	Q11 Q10		アナログ入力端子	
Q12		(	000	AIN0		
		(	0 1	AIN1		
		(	10	AIN2		
Q11	アナログ入力端子選択ビット	(	11	Аімз		
		1	00	AIN4		
		1	I 0 1	AIN5		·
Q10		1	I 1 0	AIN6		·
			111	AIN7		

	A/D 制御レジスタ Q2		リセット時:00002	パワーダウン時:状態保持	R / W TAQ2 / TQ2A
Q23	   P23 / AIN3 端子機能選択ビット	0	P23		
QZ3	QZ3 FZ3 / AIN3 岬 J 機能選択しりド	1	AIN3		
Q22	P22 / AIN2 端子機能選択ビット	0	P22		
QZZ	FZZ / AINZ 端 J IX 配送がしり I*	1	AIN2		
024	   P21 / AIN1 端子機能選択ビット	0	P21		
Q21	Q21 P21 / AIN1 端子機能選択ビット		AIN1		
020	Q20 P20 / AINO 端子機能選択ビット	0	P20		
Q20		1	AIN0		

	A/D 制御レジスタ Q3	$\vee$	リセット時:00002	パワーダウン時:状態保持	R / W TAQ3 / TQ3A		
Q33	P33 / AIN7 端子機能選択ビット	0	P33				
QUS	1337 AIN/ 姉 1 液配送がにター	1	AIN7				
Q32	P32 / AIN6 端子機能選択ビット		P32				
Q32	F32 / AINo 編 J IX配送がL グー	1	AIN6				
Q31	P31 / AIN5 端子機 <mark>能</mark> 選択ビット	0	P31				
QSI	F31 / AINS 姉子機能選択し9 F	1	AIN5				
020	D20 / Apri 治フ機会と思わせから	0	P30				
Q30	Q30       P30 / AIN4 端子機能選択ビット		Ain4				

注 . " R "は読み出し可、" W "は書き込み可を表します。

### (1)A/D変換器関連の制御レジスタ

#### A/D制御レジスタQ1

レジスタQ1は、A/D動作モードの選択及びアナログ入力端子の選択を制御します。このレジスタの内容は、TQ1A命令でレジスタAを介して設定してください。また、TAQ1命令でレジスタQ1の内容をレジスタAに転送できます。

### A/D制御レジスタQ2

レジスタQ2は、P20 / AIN0~P23 / AIN3端子の機能選択を制御します。このレジスタの内容は、TQ2A命令でレジスタAを介して設定してください。また、TAQ2命令でレジスタQ2の内容をレジスタAに転送できます。

#### A/D制御レジスタQ3

レジスタQ3は、P30 / AIN4~P33 / AIN7端子の機能選択を制御します。このレジスタの内容は、TQ3A命令でレジスタAを介して設定してください。また、TAQ3命令でレジスタQ3の内容をレジスタAに転送できます。

### (2)A/D変換モード時の動作

このA/D変換器はレジスタQ1のビット3に"0"を設定することにより、A/D変換モードに設定されます。

#### (3)逐次比較レジスタAD

レジスタADには、アナログ入力端子のA/D変換結果である10ビットのデジタルデータが格納されます。レジスタADの内容はTABAD命令により、上位8ビットがレジスタBとレジスタAに、下位2ビットはTALA命令によりレジスタAの上位2ビットに格納されます。ただしA/D変換中は、これらの命令を実行しないでください。

レジスタADの内容をnとしたとき、基準電圧VDDから内蔵 DAコンバータが発生する比較電圧Vrefの論理値を次式で求めることができます。

比較電圧Vrefの論理値

$$Vref = \frac{VDD}{1024} \times n$$

n:レジスタADの値(n=0~1023)

### (4)A/D変換終了フラグ(ADF)

フラグADFはA/D変換が終了したとき"1"にセットされます。フラグADFの状態は、スキップ命令の実行(SNZAD命令)により確認できます。割り込みとスキップ命令のどちらを使用するかは、割り込み制御レジスタV2で選択してください。

フラグADFは、割り込みが発生したとき、又はスキップ命令実行により次の命令をスキップしたときのいずれかで"0"にクリアされます。

# (5)A/D变換開始命令(ADST命令)

ADST命令を実行するとA/D変換を開始します。変換結果は自動的にレジスタADに格納されます。

### (6)A/D变換動作説明

A/D変換は、A/D変換開始命令(ADST命令)によって開始されます。A/D変換時の内部動作を以下に示します。

A/D変換が開始されると、まず逐次比較レジスタADが "00016"にクリアされます。

次に、レジスタADの最上位ビットに"1"がセットされ、比較電圧Vrefとアナログ入力電圧VINとの比較が行われます。

比較結果がVref < Vinならば、レジスタADの最上位ビットの値' 1 "をそのまま保持します。 Vref > Vinならば' 0 "にクリアします。

本製品は、以上の動作をレジスタADの最下位ビットまで行うことで、アナログ値をデジタル値に変換します。A/D変換は、開始後62マシンサイクル(f(XIN)=6MHz、高速スルーモード時31μs)で終了し、変換結果がレジスタADに格納されます。A/D変換終了と同時にA/D割り込み起動条件が成立し、A/D割り込み要求フラグ(ADF)が1"にセットされます(図JA-2.参照)。


表JA-3. A/D変換中の逐次比較レジスタ(AD)の変化

	レジスタADの変化	比較電圧(Vref) <mark>値</mark>
1回目 比較	1 0 0 0 0 0	<u>VDD</u>
2回目 比較	*1 1 0 0 0 0	$\frac{\text{VDD}}{2}$ ± $\frac{\text{VDD}}{4}$
3回目 比較	*1 *2 1 0 0 0	$\frac{VDD}{2} \pm \frac{VDD}{4} \pm \frac{VDD}{8}$
10回目 の比較 終了後	A/D変換結果  *1 *2 *3 *8 *9 *A	VDD ± VDD 1024

\*1:1回目の比較結果 \*2:2回目の比較結果 \*3:3回目の比較結果 \*8:8回目の比較結果 \*9:9回目の比較結果 \*A:10回目の比較結果

# (7)A/D変換タイミングチャート

A/D変換タイミングチャートを図JA-2に示します。



図JA-2. A/D変換タイミングチャート

## (8)A/D変換の使用方法

P30 / AIN4端子からのアナログ入力信号をA/D変換し、変換データの上位4ビットをRAMのM(Z,X,Y)=(0,0,0)番地、中位4ビットをM(Z,X,Y)=(0,0,1)番地、下位2ビットをM(Z,X,Y)=(0,0,2)番地、にそれぞれ格納する方法を例にA/D変換器の使用方法を説明します。この例ではA/D割り込みは使用していません。

A/D制御レジスタQ3のビット0でAIN4端子機能を選択した 後、A/D制御レジスタQ1でAIN4端子を選択及びA/D変換 モードに選択します(図JA-3参照)。

ADST命令を実行しA/D変換を開始します。


SNZAD命令でA/D変換終了フラグ(ADF)の状態を調べることにより、A/D変換の終了を認識します。

変換データの下位2ビットをレジスタAの上位2ビットに転送します(TALA命令)。

レジスタAの内容をM(Z,X,Y)=(0,0,2)に転送します。

変換データの上位8ビットをレジスタA、Bに転送します (TABAD命令)。

レジスタAの内容をM(Z,X,Y)=(0,0,1)に転送します。 レジスタBの内容をレジスタAに転送した後、M(Z,X,Y)= (0,0,0)に格納します。



図JA-3. レジスタ設定例

## (9)コンパレータモード時の動作

このA/D変換器はA/D制御レジスタQ1のビット3に'1'を設定することにより、コンパレータモードに設定されます。以下に、コンパレータモード時の動作について説明します。

### (10)コンパレータレジスタ

コンパレータモード時、内蔵DAコンパレータには、比較電圧を設定するレジスタとしてコンパレータレジスタが接続されます。このコンパレータレジスタは8ビットで構成されており、TADAB命令によりコンパレータレジスタの上位4ビットにレジスタBの値が、下位4ビットにはレジスタAの値が格納されます。

A/D変換モードからコンパレータモードに動作モードを変更した場合、A/D変換結果(逐次比較レジスタAD)は不定になります。

一方、コンパレータレジスタは、レジスタADと分離されているため、コンパレータモードからA/D変換モードに動作モードを変更しても値は保持されます。またコンパレータレジスタの読み書きは、コンパレータモード時に限られます。

コンパレータレジ<mark>ス</mark>タの内容をnとしたとき、内蔵DAコンバータが発生する比較電圧Vrefの論理値は次式で求めることができます。

# ・比較電圧Vrefの論理値 -

$$Vref = \frac{VDD}{256} \times n$$

n:レジスタADの値(n:0~255)

### (11)比較結果格納フラグ(ADF)


コンパレータモード時、A/D変換終了フラグ(ADF)は、アナログ入力電圧と比較電圧の比較結果を格納するフラグとなります。アナログ入力電圧が比較電圧よりも低い場合に、フラグADFは"1"にセットされます。このフラグの状態は、スキップ命令の実行(SNZAD命令)により確認できます。割り込みとスキップ命令のどちらかを使用するかは割り込み制御レジスタV2で選択してください。

フラグADFは、割り込みが発生したとき、又はスキップ命令を実行したときのいずれかで"0"にクリアされます。

### (12)コンパレータ動作開始命令(ADST命令)

コンパレータモード時、ADST命令を実行するとコンパレータ動作を開始します。

コンパレータ動作は、動作開始後、8マシンサイクル(f (XIN)=6MHz、高速スルーモード時4 $\mu$ s)で終了し、アナログ入力電圧が比較電圧よりも低い場合に、フラグADFが 1 "にセットされます。



図JC-1. コンパレータ動作タイミングチャート

# (13)注意事項

TALA命令に関する注意

TALA命令を実行すると、逐次比較レジスタADの下位2 ビットをレジスタAの上位2ビットに転送し、同時にレジスタ Aの下位2ビットを"0"にします。

A/D変換器の動作モードに関する注意

A/D変換器の動作中(A/D変換モード、コンパレータモードとも)にレジスタQ1のビット3によってA/D変換器の動作モードを変更しないでください。

コンパレータモードからA/D変換モードに変更するためには、割り込み制御レジスタV2のビット2が 0 になっている必要があります。

コンパレータモードからA/D変換モードに変更した場合、A/D変換終了フラグ(ADF)がセットされることがあります。 レジスタQ1に値を設定した後、SNZAD命令を実行して、フラグADFをクリアしてください。

### (14)A/D変換精度の定義

A/D変換精度の定義について説明します(図JA-4参照)。 相対精度

ゼロトランジション電圧(VoT)

実際のA/D変換出力データが 0 "から" 1 "に変化するときのアナログ入力電圧

フルスケールトランジション電圧(VFST)

実際のA/D変換出力データが 1023 "から" 1022 "に変化するときのアナログ入力電圧

# 直線性誤差


VoTとVFSTを結ぶ直線と、VoTからVFST間の任意の変換値 との偏差

# 微分非直線性誤差

VoTとVFST間の任意の変換値を1LSB変化させるために必要な入力電位差と、相対精度における1LSBとの偏差

### 絶対精度

0~VDD間の理想特性と、実際のA/D変換特性との偏差



図JA-4. A/D変換精度の定義

Vn: 出力データが n "から" n+1 "に変化するときのアナログ入力電圧 (n=0~1022)

相対精度における1LSB 
$$\frac{\text{VFST-V0T}}{1022}$$
 (V)

### シリアル/0

本製品はクロック同期形で8ビットデータを直列に送信及 び受信できるシリアルI/Oを内蔵しています。

#### シリアルI/Oは、

- シリアルI/OレジスタSI
- シリアルI/O制御レジスタJ1
- シリアルI/O送受信終了フラグSIOF
- シリアルI/Oカウンタ


で構成されています。内部CPUとはレジスタA、レジスタ Bを介してデータの転送を行い、外部とはシリアルI/O入出力 端子を介してデータの転送を行います。

シリアルI/O入出力の端子機能はレジスタJ1で設定できます。

表GA-1.シリアルI/O入出力端子

端子名	シリアルI/O 選択時の端子機能
D6/SCK	クロック入出力端子(Scк)
D5/SOUT	シリアルデータ出力端子(SOUT)
D4/SIN	シリアルデータ入力端子(SIN)

注 . SCK SOUT SIN端子機能を使用している場合でも、D6 D5 D4端子 の入力機能は有効です。




図GA-1.シリアルI/Oの構成

表GA-2.シリアルI/O制御レジスタ

	シリアルI/O制御レジスタ J1	リセッ	ノト時:00002	パワーダウン時:状態保持	R / W TAJ1 / TJ1A		
			同期クロック				
J13	 シリアルI / O 同期クロック選択ビット	0 0	インストラクションクロック(INSTCK)の8分周信号				
		0 1	インストラクションクロック(INSTCK)の4分周信号				
J12	I JAJ J J Z J Z J Z J Z J Z J Z J Z J Z J	1 0	インストラクションクロック(INSTCK)の2分周信号				
		11	外部クロック(S	ск入力)			
		J11 J10	ポート機能				
J11	2.117111.70	0 0	D6, D5, D4選択/ SCK, SOUT, SIN非選択				
	シリアル I / O ポート機能選択ビット	0 1	SCK, SOUT, D4選択/D6, D5, SIN非選択				
<b>J</b> 10	3. TIMBESINE 21	1 0	SCK , D5 , SIN 選択 / D6 , SOUT , D4 非選択				
		11	SCK , SOUT , SIN	選択 / D6 , D5 , D4 非選択			

\_\_\_\_\_\_\_\_\_\_\_\_注:" R "は読み出し可 , " W "は書き込み可を表します。





図GA-2. 送受信時のシリアルI/Oレジスタの状態

### (1)シリアルI/OレジスタSI

レジスタSIは、8ビットのデータ転送用直並列変<mark>換レジス</mark>タです。

TSIAB命令でレジスタA、レジスタBを介してデータを設定できます。なお、レジスタAの内容は、レジスタSIの下位4ビットに、レジスタBの内容はレジスタSIの上位4ビットに転送されます。送信時はレジスタSIの最下位ビット(ビット0)からLSBファーストで1ビットずつデータを送り出し、受信時にはレジスタSIの最上位ビット(ビット7)からLSBファーストで1ビットずつデータを受け取ります。シリアルI/Oを使用せず、レジスタSIをワークレジスタとして使用する場合は、SCK端子を選択しないようにしてください。

## (2)シリアルI/O送受信終了フラグ(SIOF)

フラグSIOFは、シリアルデータ送信又は受信が終了すると"1"にセットされます。フラグSIOFの状態は、スキップ命令の実行(SNZSI命令)により確認できます。割り込みとスキップ命令のどちらを使用するかは割り込み制御レジスタV2で選択してください。

フラグSIOFは、割り込みが発生したとき、又はスキップ命 令を実行したときのいずれかで'0"にクリアされます。

### (3)シリアルI/Oスタート命令(SST命令)


SST命令を実行すると、フラグSIOFを"0"にクリアした後、シリアルI/O送受信が開始されます。

# (4)シリアルI/O制御レジスタJ1


レジスタJ1は同期クロック、D6/Sck端子、D5/SouT端子、D4/SIN端子の機能を制御します。このレジスタの内容は、TJ1A命令でレジスタAを介して設定してください。またTAJ1命令でレジスタJ1の内容をレジスタAに転送できます。

### (5)シリアルI/Oの使用方法

図GA-3の接続例でのデータ転送タイミング、データ転送 処理シーケンスを示します。 この例ではシリアルI/O割り込みは使用していません。また、実配線では各端子間の配線は、抵抗を介してプルアップしてください。



図GA-3. シリアルI/Oの接続例



図GA-4. シリアルI/O転送のタイミング

表GA-3. マスタからスレーブへのデータ転送の処理シーケンス

マスタ( 送信時 )	スレープ( 受信時 )
【初期設定】	【初期設定】
・図GA-3に示すようにシリアルI/O制御	・図GA-3に示すようにシリアルI/O制御
レジスタJ1及び割り込み制御レジスタV2を設	レジスタJ1及び割り込み制御レジスタ
定	V2を設定
TJ1A,TV2A命令	
・受信可能信号(SRDY)を受けるポートを	・受信可能信号(SRDY)を受けるポートを
入力に設定	設定し、"H(受信不可)を出力
(この例では、ポートD3を使用します。)	(この例では、ポートD3を使用します。)
SD命令	SD命令
*【送信可能状態】	*【受信可能状態】
・シリアルI/OレジスタSIに送信データを格納	・シリアルI/O送受信終了フラグ( <mark>SIO</mark> F)を
L	
TSIAB命令	SST命令
	・ポートD3から" L ( 受信可 <mark>能 )を出力</mark>
	RD命令
【送信】	【受信】
・ポートD₃が L "になったことを確認	
・シリアル転送を開始	A(C)
SST命令	
・送信終了を確認	<mark>・受信終了</mark> を確認
SNZSI命令	SNZSI命令
・ウェイト(連続転送時のタイミング)	<del>・ポートD3から" H "を出力</del>
_	SD命令
	【データ処理】

以上の処理で1バイトのデータがシリアル転送されます。 以後は、\*以降の処理を繰り返すことにより、多数のデータ を連続転送することができます。

同期クロックとして外部クロックを選択した場合、外部からクロックが入力される限リシリアル転送は実行されますので、外部でクロックを制御してください(内部クロック使用時のように転送終了時クロックは停止しません)。

ただし、シリアルI/O送受信終了フラグ(SIOF)はSST命令実行後、クロックを8回カウントしたとき"1"にセットされます。なお、外部クロックの初期レベルは必ず"H"にしてください。

### 液晶表示機能

本製品はLCD(液晶表示画素)コントローラ/ドライバを内蔵しています。

LCD用電源入力(VLC1~VLC3)端子に適切な電圧を印加し、タイマ制御レジスタ(W6)、タイマLC,LCD制御レジスタ(L1,L2)、LCD表示用RAMにデータを設定するとコントローラ/ドライバは自動的に表示データを読み出し、デューティ制御及びバイアス制御を行い、LCDを点灯します。

LCDの駆動には、コモン信号出力端子4本とセグメント信号出力端子20本が使用でき、最大80セグメント(1/4デューティ、1/3バイアス選択時)の表示制御ができます。

LCD用電源入力(VLC1~VLC3)端子はSEG0~SEG2端子と兼用です。SEG0~SEG2を選択した場合、LCD用電源に内部電源(VDD)を使用します。

# (1)デューティ及びバイアス制御

LCD表示方式であるデューティとバイアスの組み合せは次の3通りです。使用するLCDパネルに適応する表示方式を、LCD制御レジスタ(L1)のビット0,1で選択してください。

1/2デューティ、1/2バイアス

1/3デューティ、1/3バイアス

1/4デューティ、1/3バイアス

表LCD-1.デューティと最大表示画素数

デューティ	最大表示画素数	使用COM端子
1/2	40セグメント	COMo, COM1 (注)
1/3	60セグメント	COMo~COM2 (注)
1/4	80セグメント	COMo ~ COM3

注.使用しないCOM端子は開放してください。

#### (2)LCDクロック制御

LCDクロックは、タイマLCカウントソース選択ビット(W62)、タイマLC制御ビット(W63)、タイマLCの設定値により決定します。したがって、LCDクロックの周波数(F)は次式で求めることができます。式下の番号( ~ )は図LCD-1に対応しています。

プリスケーラ出力( ORCLK )をタイマLCのカウントソース に設定した場合( W62 = " 1 ")

$$F = ORCLK \times \frac{1}{LC+1} \times \frac{1}{2}$$

タイマ5のビット4(T54)をタイマLCのカウントソースに設定した場合(W62 = "0")


$$F = T54 \times \frac{1}{LC+1} \times \frac{1}{2}$$

[LC:0~15]


各表示方式におけるフレーム周波数は、次式で求めること ができます。

フレーム周波数 = 
$$\frac{F}{n}$$
(Hz) フレーム周期 =  $\frac{n}{F}$ (s)

F:LCDクロックの周波数 1/n:デューティ



図LCD-1.LCDクロック制御回路の構成



図LCD-2.LCDコントローラ / ドライバの構成

# (3)LCD表示用RAM

RAMには液晶表示に対応した領域が含まれています。こ

のLCD表示用RAMに"1"を書き込むと、そのビットに対応する表示画素が自動的に点灯します。

Z		1										
X		12				13			14			
Y ビット	3	2	1	0	3	2	1	0	3	2	1	0
8	SEG0	SEG <sub>0</sub>	SEG0	SEG <sub>0</sub>	SEG8	SEG8	SEG8	SEG8	SEG16	SEG16	SEG <sub>16</sub>	SEG <sub>16</sub>
9	SEG <sub>1</sub>	SEG1	SEG1	SEG1	SEG9	SEG9	SEG9	SEG9				1
10	SEG2	SEG2	SEG2	SEG2	SEG <sub>10</sub>	SEG <sub>10</sub>	SEG <sub>10</sub>	SEG <sub>10</sub>	SEG18	SEG18	SEG18	SEG18
11	SEG3	SEG3	SEG3	SEG3	SEG11	SEG11	SEG11	SEG11	SEG19	SEG19	SEG19	SEG19
12	SEG4	SEG4	SEG4	SEG4	SEG12	SEG12	SEG12	SEG12				
13	SEG5	SEG5	SEG5	SEG5	SEG13	SEG13	SEG13	SEG13				
14	SEG6	SEG6	SEG6	SEG6	SEG14	SEG14	SEG14	SEG14				
15	SEG7	SEG7	SEG7	SEG7	SEG <sub>15</sub>	SEG <sub>15</sub>	SEG <sub>15</sub>	SEG <sub>15</sub>				
COM	СОМз	COM <sub>2</sub>	COM1	COM <sub>0</sub>	СОМз	COM <sub>2</sub>	COM <sub>1</sub>	COM <sub>0</sub>	СОМз	COM <sub>2</sub>	COM <sub>1</sub>	COMo

図LCD-3 . LCD表示用RAMマップ

# (4)LCD駆動波形

LCD表示用RAMデータが"1"であるビットに対応する コモン端子とセグメント端子の電位差が自動的に | VLC3 | に なり、その交点の表示画素が点灯します。

リセットからの復帰時及びRAMバックアップモード時に は、セグメント出力及びコモン出力端子はすべてVLC3レベル となり、表示画素は消灯します。

表LCD-2.LCD制御レジスタ


LCD 制御レジスタ L1			リセッ	ト時:00002	パワーダウン	R / W TAL1 / TL1A	
L13	LCD電源用 内部分割抵抗選択ビット (注2)	0 2r x 3 , 2r x 2 1 r x 3 , r x 2					
L12	LCD 制御ビット	0 消灯 1 点灯					
L11		L11		デュー 使用禁止	ティ <u> </u>	バ 使用禁止	イアス
L10	LCD デューティ,バイアス選択ビット		0	1 / 2 1 / 3 1 / 4		1 / 2 1 / 3	

	LCD 制御レジスタ L2		リセット時 : 11112	パワーダウン時:状態保持	W TL2A
L23	L23 VLC3 / SEGo端子機能選択ビット (注3)		SEG <sub>0</sub>		
123 「1200」「機能送がにり」(注3)		1	VLC3		
L22 VLC2 / SEG1端子機能選択ビット (注4)	0	SEG1			
LZZ	L22 VLC2 / SEG1 姉子機能選択しット (注4)	1	VLC2		
1.24	10. ハル・ノのこの。地で機能関わばいよくされ		SEG <sub>2</sub>		
L21 VLC1 / SEG2 端子機能選択ビット (注4)		1	VLC1		
1.00	L20 LCD 電源用内部分割抵抗制御ビット		内部分割抵抗有効		
LZ0			内部分割抵抗無効		

注1."R"は読み出し可、"W"は書き込み可を表します。

<sup>2 . 1 / 3</sup> バイアス選択時は " × 3 "、1 / 2 バイアス選択時は " × 2 " の抵抗を使用します。 3 . SEGo 端子を選択した場合は、VLC3 は内部で VDD に接続されます。

<sup>4.</sup> SEG1,SEG2 端子を選択した場合は、必ず内部分割抵抗を使用してください。



図LCD-4. 駆動波形例

### (5)LCD電源回路

内部分割抵抗

LCD電源回路は、使用するLCDパネルに適応する構成を選択してください。

LCD電源回路の構成は以下の設定により決定します。 レジスタL2のビット0で内部分割抵抗の制御を設定 レジスタL1のビット3で内部分割抵抗を選択 レジスタL1のビット0、1でバイアス条件を選択

本製品はLCD電源用の分割抵抗を内蔵しています。

レジスタL2のビット0を"0"に設定すると、内部分割抵抗が 有効状態になります。ただし、レジスタL1のビット2を"0"に設 定してLCDを消灯すると、内部分割抵抗は切り離されます。

内部分割抵抗には、同一値の抵抗(r)が6個用意されており、レジスタL1のビット3の設定値と使用するバイアス条件により、次のとおりに抵抗が使用されます。

・L13 = "0"、1/3バイアス使用時:2r×3=6r

・L13 = " 0 "、1 / 2バイアス使用時:2r × 2 = 4r

・L13 = " 1 "、1 / 3バイアス使用時:r×3 = 3r

·L13 = "1"、1/2バイアス使用時:r×2=2r

VLC3 / SEGo端子

レジスタL2のビット3でVLC3 / SEG0端子機能の選択を制御できます。

VLC3端子機能を選択した場合は、外部よりVLC3 VDDの電圧を印加してください。

SEG0端子機能を選択した場合は、VLC3はVDDに内部で接続されます。


VLC2 / SEG1、VLC1 / SEG2端子

レジスタL2のビット2でVLc2 / SEG1端子機能の選択を、レジスタL2のビット1でVLc1 / SEG2端子機能の選択をそれぞれ制御できます。

VLC2,VLC1端子機能を選択した場合で、内部分割抵抗を使用しないときは、外部より0 VLC1 VLC2 VLC3の電圧をそれぞれ印加してください。1/2バイアス使用時はVLC2端子とVLC1端子とを短絡してください。

VLC2、VLC1端子機能を選択した場合で、内部分割抵抗を使用するときは、内部で生成した分圧値がVLC2、VLC1端子からそれぞれ出力されます。1/2バイアス使用時VLC2、VLC1端子は同電位になります。


SEG1、SEG2端子機能を選択した場合は、必ず内部分割抵抗を使用してください。このとき、VLC2、VLC1は内部で生成された分圧値にそれぞれ接続されます。




図LCD-5.LCD電源回路例(1/3バイアス条件選択時)

### リセット機能

電源電圧が推奨動作条件の最小規格値以上で、RESET端子に1マシンサイクル以上"L"レベルを印加すると、マイクロコンピュータがいかなる状態であってもシステムリセットが実行されます。その後、RESET端子に"H"レベルを印加すると、0ページの0番地からソフトウェアが開始されます。



図VB-1 . リセット解除のタイミング




図VB-2. RESET端子の入力波形とリセット動作

# (1)パワーオンリセット

本製品は電源投入時に自動リセット(パワーオンリセット)をかけるためのパワーオンリセット回路を内蔵しています。

内蔵のパワーオンリセット回路を使用する際は、電源電圧が0Vから推奨動作条件の最小規格値以上に立ち上がるまでの時間を $100 \mu$ s以下に設定してください。

立ち上がり時間が100 µ sを越える場合には、RESET端子と Vss間にコンデンサを最短距離で接続し、電源電圧が推奨動作条件の最小規格値以上になるまでRESET 端子に L "レベルが入力されるようにしてください。



図VB-3. RESET 端子周辺の構成とパワーオンリセット動作

表VB-1.リセット時のポートの状態

ポート名	リセット時の機能	リセット時の状態
Do ~ D3	Do ~ D3	ハイインピーダンス状態 (注1、注2)
D4/SIN、D5/SOUT、D6/SCK	D4 ~ D6	ハイインピーダンス状態 (注1、注2)
D7/CNTR0	D7	ハイインピーダンス状態 (注1、注2)
D8/INT0、D9/INT1	D8、D9	ハイインピーダンス状態 (注1)
P00 ~ P03	P00 ~ P03	ハイインピーダンス状態 (注1、注2、注3)
P10 ~ P13	P10 ~ P13	ハイインピーダンス状態 (注1、注2、注3)
P20/AIN0 ~ P23/AIN3	P20 ~ P23	ハイインピーダンス状態 (注1)
P30/AIN4 ~ P33/AIN7	P30 ~ P33	ハイインピーダンス状態 (注1)
P40 ~ P43	P40 ~ P43	ハイインピーダンス状態 (注1、注2)
C/CNTR1	С	" L "(Vss)レベル

- 注1. 出力ラッチば1 "にセットされます。
  - 2. 出力形式は、Nチャネルオープンドレインになります。
  - 3. プルアップトランジスタは、OFFします。

○ページの0番地がセットされます。         ●割り込み許可フラグ (INTE)・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・
<ul> <li>パワーダウンフラグ (P) ・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・</li></ul>
<ul> <li>外部0割り込み要求フラグ (EXF0) · · · · · · · · · · · · · · · · · · ·</li></ul>
● 外部1割り込み要求フラグ (EXF1) · · · · · · · · · · · · · · · · · · ·
●割り込み制御レジスタ V1 ············ 0 0 0 0 (割り込み禁止) ●割り込み制御レジスタ V2 ······· 0 0 0 0 (割り込み禁止) ●割り込み制御レジスタ I1 ···· 0 0 0 0
● 割り込み制御レジスタ V2 · · · · · · · · · · · · · · · · · ·
● 割り込み制御レジスタ I1 · · · · · · · · · · · · · · · · · ·
●割り込み制御レジスタ  2 ・・・・・・・・・   0   0   0   0
●割り込み制御レジスタ 13····································
● タイマ 1 割り込み要求フラグ (T1F)・・・・・・・・・・・ 0
● タイマ 2 割り込み要求フラグ (T2F)・・・・・・・・・・ 0
● タイマ 3 割り込み要求フラグ (T3F)・・・・・・・・・・ 0
● タイマ 4 割り込み要求フラグ (T4F)・・・・・・・・・・ 0
● タイマ 5 割り込み要求フラグ (T5F) ・・・・・・・・・・・ 0
● ウォッチドッグタイマフラグ (WDF1,WDF2)・・・・・・・・ 0
● ウォッチドッグタイマイネーブルフラグ (WEF)・・・・・・・ 1
▶タイマ制御レジスタ PA・・・・・・・・・・・・・・・ 0 (プリスケーラ停止)
<b>▶ タイマ制御レジスタ W1 ·········</b> 0 0 0 0 0 (タイマ 1停止)
● タイマ制御レジスタ W2 · · · · · · · · · · · · 0 0 0 0 0 (タイマ 2停止)
▶ タイマ制御レジスタ W3 ······· 0 0 0 0 (タイマ 3停止)
● タイマ制御レジス <mark>タ W4 ・・・・・・・・・ 0 0 0 0 0</mark> (タイマ 4停止)
● タイマ制御レジスタ W5 · · · · · · · · · · · · 0 0 0 0 0 (タイマ 5停止)
▶ タイマ制御レジスタ W6 · · · · · · · · · · · · · · · · · ·
▶ クロック制御レジスタ MR ········ 1 1 0 0
●シリアルI/O送受信終了フラグ(SIOF)・・・・・・・・・・ 0
♪シリアルI/Oモードレジスタ J1 ········ <u>0 0 0 0 0</u> (外部クロック選択、 シリアルI/Oポート非選択)
● シリアル/Oレジスタ SI ··· x x x x x x x x x x x x x x x x x
" × " は不定を表します。

図VB-4.リセット時の内部状態(1)

● A/D変換終了フラグ (ADF) ・・・・・・・・・・・・・・・ 0
● A/D制御レジスタ Q1 · · · · · · · · · · · · · · · · · ·
● A/D制御レジスタ Q2 ·········· 0 0 0 0 0
● A/D制御レジスタ Q3 ············ 0 0 0 0 0
● 逐次比較レジスタ AD 【x   x   x   x   x   x   x   x   x   x
● コンパレータレジスタ · · · · · <u>x   x   x   x   x   x   x   x   x   x </u>
● LCD制御レジスタL1・・・・・・・・・・・・・・・ 0   0   0   0   0   0
$ullet$ キーオンウェイクアップ制御レジスタ K0 $\cdots$ $0$ $0$ $0$
● キーオンウェイクアップ制御レジスタ K1 · · · □ □ □ □ □ □ □ □ □ □ □ □ □ □ □ □
● キーオンウェイクアップ制御レジスタ K2 · · · □ □ □ □ □ □ □ □ □ □ □ □ □ □ □ □
● プルアップ制御レジスタ PU0 ······· 0 0 0 0 0
● プルアップ制御レジスタ PU1 ······· 0 0 0 0 0
● ポート出力形式制御レジスタFR0· · · · · · · · · · <mark> </mark>
● ポート出力形式制御レジスタFR1· · · · · · · · · · <u>0 0 0 0 0</u>
● ポート出力形式制御レジスタFR2········
● ポート出力形式制御レジスタFR3······ 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0
● キャリフラグ (CY)・・・・・・・・・・・・・・・・・・・・・ <u>0</u>
● レジスタ A · · · · · · · · · · · · · · · · · ·
● レジスタ B · · · · · · · · · · · · · · · · · ·
● レジスタ D · · · · · · · · · · · · · · · · · ·
<ul><li>● レジスタE · · · · · · · · · · · · · · · · · · ·</li></ul>
● レジスタ X ·········· 0 0 0 0 0
<ul><li>● レジスタY・・・・・・・・・・・・・・ 0 0 0 0 0</li></ul>
<ul><li>● レジスタZ ····································</li></ul>
● スタックポインタ (SP)・・・・・・・・・・・ 1 1 1 1
● 動作源クロック・・・・・・ オンチップオシレータ(動作状態)
● セラミック発振回路・・・・・・・・・・・・・・・・ 動作状態
● RC発振回路・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・
● 水晶発振回路・・・・・・・・・・・・・・・・・・・・・ 動作状態 " × " は不定を表します。
へ、は小足で収りより。

図VB-5. リセット時の内部状態(2)


# 電圧低下検出回路

本製品には、電源電圧の低下を検出し電源電圧がある一定 値以下になると、マイクロコンピュータにシステムリセット をかける電圧低下検出回路が内蔵されています。 VDCE端子が"H"の状態で、CPU動作時に電圧低下検出回路が有効になります。


また、SVDE命令を実行するとパワーダウンモードに遷移 後も電圧低下検出回路が有効になります。

SVDE命令の実行は一度だけ有効です。

SVDE命令の実行を解除するには、マイクロコンピュータをシステムリセットする必要があります。



図VC-1. 電圧低下検出回路



図VC-2. 電圧低下検出回路動作波形

表VC-1. 電圧低下検出回路動作状態

"L"	×	(SVDE命令未実行) ×	(SVDE命令実行) ×
"H"	-11128 "	X	


注:" "は有効状態、" × "は無効状態を表します。

# 電圧低下検出回路を使用する場合の注意事項

本製品の電圧低下検出回路検出電圧は、マイクロコン ピュータの電源電圧推奨動作条件の下限値より低く設定して います。

応用製品の電池交換時など、マイクロコンピュータの電源電圧が推奨動作条件の下限値以下まで低下し、再上昇する場合は、電源端子に付加されているバイパスコンデンサの容量値によっては、電源電圧がVRST以下に低下せず、リセットが発生しないまま再上昇し、マイクロコンピュータが暴走状態となる場合があります(図VC-3)。

このような場合は、電源電圧を一旦VRST以下まで低下させ、その後再上昇するようなシステム設計をしてください。



図VC-3. VDDとVRST

### パワーダウン機能

本製品は、2種類のパワーダウン機能をもち、EPOF命令直 後にPOF命令あるいはPOF2命令を連続して実行することによ り、それぞれ次のパワーダウン状態になります。

時計動作モード ........EPOF命令 + POF命令 RAMバックアップモード ......EPOF命令 + POF2命令 POF命令あるいはPOF2命令実行直前にEPOF命令が実行されない場合、これらの命令はNOP命令になります。

# (1)時計動作モード

時計動作モード時は、次の機能および状態が保持されます。

RAM

リセット回路

サブクロック発振回路(XCIN - XCOUT)

LCD表示機能

タイマ5

## (2)RAMバックアップモード

RAMバックアップモード時は、次の機能および状態が保持されます。

RAM

リセット回路

# (3)ウオームスタート条件

パワーダウン状態から復帰する場合、

外部ウェイクアップ信号入力

タイマ5アンダフロー

のいずれかで、CPUは0ページの0番地からプログラムの実行を開始します。このときパワーダウンフラグ(P)は" 1 "です。

# (4)コールドスタート条件

RESET端子にリセットパルスを入力

ウォッチドッグタイマによるリセットが発生

電圧低下検出回路によるリセットが発生

のいずれかで、CPUは0ページ0番地からプログラムの実行 を開始します。このときパワーダウンフラグ( P )は" 0 "です。

# (5)コールドスタートとウオームスタートの識別

ウオームスタートとコールドスタートとのスタート条件の 識別は、SNZP命令によってパワーダウンフラグ(P)の状態を 調べることで認識できます。

また、時計動作モードからのウオームスタート条件は、タイマ5割り込み要求フラグ(T5F)の状態を調べることで認識できます。

表WD-1.パワーダウン時に保持される機能と状態

	パワーダウ	ンモード
機能	時計動作	RAMバック アップ
プログラムカウンタ(PC) スタックポインタ(SP) (注2) キャリフラグ(CY) レジスタ A , B	×	×
RAMの内容		
割り込み制御レジスタ V1, V2	×	×
割り込み制御レジスタ I1~I3		
発振回路の選択		
クロック制御レジスタ MR		
タイマ1~4機能	(注3)	(注3)
タイマ5機能		
タイマLC機能		(注3)
ウォッチドッグタイマ <mark>機能</mark>	×(注4)	×(注4)
タイマ制御レ <mark>ジスタ PA</mark> , W4	×	×
タイマ制御レ <mark>ジスタ W1</mark> ~W3, W5, W6		
シリア <mark>ルI/O機能</mark>	×	×
シリア <mark>ルI/O制</mark> 御レジスタ J1		
A/D機能	×	×
A/D制御レジスタ Q1 ~ Q3		
LCD表示機能		(注5)
LCD制御レジスタ L1,L2		
電圧低下検出回路	(注6)	(注6)
ポートのレベル	(注7)	(注7)
キーオンウェイクアップ制御レジスタ K0~K2		
プルアップ制御レジスタ PU0 , PU1		
ポート出力形式制御レジスタ FR0~FR3		
外部割り込み要求フラグ EXF0 , EXF1	×	×
タイマ割り込み要求フラグ T1F~T4F	(注3)	(注3)
タイマ割り込み要求フラグ T5F		
A/D変換終了フラグ ADF	×	×
シリアルI/O送受信終了フラグ SIOF	×	×
割り込み許可フラグ INTE	×	×
ウォッチドッグタイマフラグ WDF1,WDF2	×(注4)	x(注4)
ウォッチドッグタイマイネーブルフラグ WEF		x(注4)
注1.表中、""は保持可能、"×"は初期化を示し		

- 注1.表中、" は保持可能、" x は初期化を示します。上記以外のレジスタ及びフラグの内容はパワーダウン時には不定ですので、復帰後初期値を設定してください。
  - 2. スタックポインタは、スタックレジスタの位置を示すもので、 パワーダウン時には 7 "に初期化されます。
  - 3. タイマの状態は不定になります。
  - 4.WRST命令でウォッチドッグタイマフラグWDF1を初期化した 後で、パワーダウン状態にしてください。
  - 5. LCDは消灯します。
  - 6. 電圧低下検出回路は、VDCE端子が H 'の状態でSVDE命令を 実行すると、パワーダウン時に有効になります。
  - 7. パワーダウン時、C/CNTR1端子は、 'L "レベルを出力します。 ただし、CNTR入力(W11, W10=" 11")を選択している場合は、 入力可能状態を保持します( 出力ハイインピーダンス )。 その他のポートは出力レベルを保持します。

#### (6)復帰信号

時計動作モードからの復帰は、外部ウェイクアップ信号又はタイマ5割り込み要求フラグ(T5F)で行います。RAMバックアップモードからの復帰は、発振が停止しているので外部ウェイクアップ信号で行います。表WD-2に復帰要因ごとに復帰条件を示します。

# (7)キーオンウェイクアップ関連レジスタ

キーオンウェイクアップ制御レジスタ K0

レジスタK0は、ポートP0のキーオンウェイクアップ機能を制御します。

このレジスタの内容は、TKOA命令でレジスタAを介して 設定してください。また、TAKO命令でレジスタKOの内容を レジスタAに転送できます。

# キーオンウェイクアップ制御レジスタ K1

レジスタK1は、ポートP1のキーオンウェイクアップ機能 を制御します。

このレジスタの内容は、TK1A命令でレジスタAを介して 設定してください。また、TAK1命令でレジスタK1の内容を レジスタAに転送できます。

### キーオンウェイクアップ制御レジスタ K2

レジスタK2は、INT0,INT1端子のキーオンウェ<mark>イクアッ</mark>プ機能を制御します。

このレジスタの内容は、TK2A命令でレジスタAを介して 設定してください。また、TAK2命令でレジスタK2の内容を レジスタAに転送できます。

### プルアップ制御レジスタ PU0

レジスタPU0は、ポートP0のプルアップトランジスタの ON/OFFを制御します。

このレジスタの内容は、TPUOA命令でレジスタAを介して 設定してください。また、TAPUO命令でレジスタPUOの内容 をレジスタAに転送できます。

### プルアップ制御レジスタ PU1

レジスタPU1は、ポートP1のプルアップトランジスタのON/OFFを制御します。

このレジスタの内容は、TPU1A命令でレジスタAを介して 設定してください。また、TAPU1命令でレジスタPU1の内容 をレジスタAに転送できます。

# 外部割り込み制御レジスタ I1

レジスタI1は、外部0割り込みの有効波形、INT0端子の入力制御、復帰入力レベルを制御します。

このレ<mark>ジスタの内</mark>容は、TI1A命令でレジスタAを介して設定してください。また、TAI1命令でレジスタI1の内容をレジスタAに転送できます。


## 外部割り込み制御レジスタ I2

レジスタI2は、外部1割り込みの有効波形、INT1端子の入力制御、復帰入力レベルを制御します。


このレジスタの内容は、TI2A命令でレジスタAを介して設定してください。また、TAI2命令でレジスタI2の内容をレジスタAに転送できます。

表WD-2.復帰要因と復帰条件

復帰要因		復帰条件	備考
外部ウェイクアップ信号	ポートP00~P03 ポートP10~P13	外部からの"L"レベル入力により復帰します。	キーオンウェイクアップ機能は1ポート単位で選択できます。 パワーダウン状態に遷移する前に、キーオンウェイクアップを使 用するポートを" H "レベルにしてください。
	INT0端子 INT1端子	外部からの'H"レベルあるいば'L"レベル入力、 又は立ち上がりエッジ('L" "H")あるいは立ち 下がりエッジ('H" "L")により復帰します。 復帰入力時は、割り込み要求フラグ(EXF0, EXF1)はセットされません。	パワーダウン状態に遷移する前に、外部の状態に応じて割り込み制御レジスタI1, I2で復帰レベル("H"レベル又は'L"レベル)を、キーオンウェイクアップ制御レジスタK2で復帰条件(レベル復帰又はエッジ復帰)を選択してください。
タイマ5 割り込み要求フラグ (T5F)		タイマ5がアンダフローし、割り込み要求フラグ(T5F)が 1 "にセットされることにより復帰します。 時計動作モード時に使用できます。	パワーダウン状態に遷移する前に、SNZT5命令を実行してタイマ5割り込み要求フラグ(T5F)をクリアしてください。 タイマ5割り込み要求フラグ(T5F)が1'のときにパワーダウン状態に遷移すると、復帰条件であると認識してすぐに復帰します。



図WD-1. 状態遷移図



プログラムスタート ウォームスタート Yes P = " 1 **♦** No Yes T5F コールドスタート No タイマ5アンダ 外部ウェイクアップ フローによる復帰 信号による復帰

図WD-3. SNZP命令によるスタート識別例

表WD-3.キーオンウェイクアップ制御レジスタ、プルアップ制御レジスタ、 割り込み制御レジスタ

キーオンウェイクアップ制御レジスタ K0			リセット時:00002	パワーダウン時:状態保持	R / W TAK0 / TK0A		
ポートP03 K03		0	0 キーオンウェイクアップ無効				
NUS	キーオンウェイクアップ制御ビット	1	キーオンウェイクアップ有効				
ポート P02	'*' ' ' -	0	キーオンウェイクアップ	プ無効			
K02	キーオンウェイクアップ制御ビット	1	キーオンウェイクアップ有効				
K04	ポート P01	0	0 キーオンウェイクアップ無効				
K01	キーオンウェイクアップ制御ビット	1	キーオンウェイクアップ有効				
I/Os	ポート P0o	0	キーオンウェイクアップ	プ無効			
K0 <sub>0</sub>	キーオンウェイクアップ制御ビット	1	キーオンウェイクアップ				

キーオンウェイクアップ制御レジスタ K1		リセット時:00002		パワーダウン時:状態保持	R / W TAK1 / TK1A		
K13	ポートP13	0	0 キーオンウェイクアップ無効				
KIS	キーオンウェイクアップ制御ビット	1	1 キーオンウェイクアップ有効				
K10	ポート P12 K12 キーオンウェイクアップ制御ビット	0	0 キーオンウェイクアップ無 <mark>効</mark>				
K12		1	キーオンウェイクアップ	プ有効			
V4.	ポート P11	0	0 キーオンウェイクアップ無効				
K11	K11 キーオンウェイクアップ制御ビット		キーオンウェ <mark>イクアップ有効</mark>				
K10	ポートP10	0	キーオンウェイクアップ	プ無効			
	キーオンウェイクアップ制御ビット	1	キーオンウェイクアップ	プ 有効			

キーオンウェイクアップ制御レジスタ K2		リセット時:00002		パワーダウン時:状態保持	R / W TAK2 / TK2A	
K23	INT1 端子 復帰条件選択ビット	0	<ul><li>0 レベル復帰</li><li>1 エッジ復帰</li></ul>			
K22	INT1 端子 キーオンウェイクアップ制御ビット	0	キーオンウェイクアップ無効 キーオンウェイクアップ有効			
K21	INTO 端子 復帰条件選択ビット	0	レベル復帰 エッジ復帰			
K20	INT0 端子 キーオンウェイクアップ制御ビット	0	キーオンウェイクアップ無効 キーオンウェイクアップ有効			

注 . " R " は読み出し可、" W " <mark>は書き込み可を表</mark>します。

プルアップ制御レジスタ PU0		リセット時:00002		パワーダウン時:状態保持	R / W TAPU0 / TPU0A	
PU03	ポート P03	0	プルアップトランジスタ OFF			
1 003	プルアップトランジスタ制御ビット	1	プルアップトランジスタ ON			
DLIO	アU02 ポート P02 プルアップトランジスタ制御ビット	0	プルアップトランジスタ OFF			
F 002		1	プルアップトランジス	タON		
PU01	ポート P01	0	プルアップトランジスタ OFF			
P001	プルアップトランジスタ制御ビット	1	プルアップトランジス	タON		
DUO	ポート P0o プルアップトランジスタ制御ビット	0	プルアップトランジス	タ OFF		
PU00		1	プルアップトランジス	タ ON		

	プルアップ制御レジスタ PU1		リセット時:00002	パワーダウン時:状態保持	R / W TAPU1 / TPU1A		
PU13	ポートP13	0	プルアップトランジスタ OFF				
FU13	アロ13 プルアップトランジスタ制御ビット	1	プルアップトランジスタ ON				
DUIA	ポート P12 プルアップトランジスタ制御ビット	0	プルアップトランジスタ OFF				
PU12		1	プルアップトランジス・	タ ON			
DUA	ポート P11	0	プルアップトランジス・	タ OFF			
PU11	プルアップトランジスタ制御ビット	1	プルアップトランジスタ ON				
DUIA	ポート P10	0	プルアップトランジス・	タ OFF			
PU10	プルアップトランジスタ制御ビット	1	プルアップトランジス・	タ ON			

割り込み制御レジスタ I1			リセット時:00002	パワーダウン時:状態保持	R / W TAI1 / TI1A	
l13	3 INTO 端子 入力制御ビット (注2)		INTO 端子入力禁止			
		1		INTO端子入力可能		
<b>l</b> 12	INTO 端子 割り込み有効波形	0	立ち下がり波形 / "L"レベル(SNZIO 命令は"L"レベル認識)			
	/復帰レベル選択ビット (注2)	1	立ち上がり波形/"H"レベル(SNZIO 命令は"H"レベル認識)			
l1 <sub>1</sub>	INTO 端子	0	片エッジ検出			
111	エッジ検出回路制御ビット	1	両エッジ検出			
14.5	INTO端子		タイマ 1 カウント開始同期回路非選択			
l10	110 タイマ 1 カウント開始同 <mark>期</mark> 回路選 <mark>択ビッ</mark> ト	1	タイマ1カウント開始同期回路選択			

割り込み制御 <mark>レジス</mark> タ I2		リセット時: 00002		パワーダウン時:状態保持	R / W TAI2 / TI2A	
123	I23 INT1 端子 入力制御ビット (注 2)		INT1 端子入力禁止			
123			INT1 端子入力可能	INT1 端子入力可能		
122	2。 INT1 端子 割り込み有効波形	0	立ち下がり波形/ "L" レベル(SNZI1 命令は "L" レベル認識)			
122	/復帰レベル選択ビット (注2)	1	立ち上がり波形 / " H " レベル(SNZI1 命令は " H " レベル認識)			
I21	INT1 端子	0	片エッジ検出			
121	<sup>21</sup> エッジ検出回路制御ビット		両エッジ検出			
IOo	INT1 端子	0	タイマ3カウント開始同期回路非選択			
120	120 タイマ3カウント開始同期回路選択ビット	1	タイマ3カウント開始同期回路選択			

注 1 . " R " は読み出し可、" W " は書き込み可を表します。

<sup>2.</sup> これらのビット(I12,I13,I22,I23)の内容を変更した際に、外部割り込み要求フラグ(EXF0,EXF1)がセットされる場合があります。

## クロック制御

本製品のクロック制御回路は以下の回路により構成されています。

オンチップオシレータ(内部発振器)

セラミック発振回路

RC発振回路

水晶発振回路

マルチプレクサ(クロック選択回路)

分周回路


内部クロック発生回路

これらの回路により、本製品の動作源となるシステムク ロック、インストラクションクロックが生成されます。

図WA-1にクロック制御回路の構成を示します。

本製品はリセット解除後、内部発振器であるオンチップオシレータクロック(f(RING))で動作します。

メインクロック(f(XIN))には、セラミック共振子あるいはRC発振が使用でき、このどちらを使用するかはそれぞれに対応する選択命令(CMCK, CRCK命令)により行います。サブクロック(f(XCIN))には、水晶発振子が使用できます。



図WA-1.クロック制御回路の構成

#### (1)メインクロック発生回路(f(XIN))

本製品のメインクロック(f(XIN))には、セラミック共振またはRC発振が使用できます。

リセット解除後、本製品は内部発振器であるオンチップオシレータから出力されるクロックにより動作を開始します。 プログラムで、

を実行することで、それぞれの命令に対応した発振回路が有効になり、源発振が切り替わります。CMCK命令およびCRCK命令による発振回路選択は一度だけ有効です。CMCK命令およびCRCK命令のうち、先に実行された命令に対応する発振回路が有効になり、オンチップオシレータは停止します。

CMCK命令あるいはCRCK命令は、必ずプログラムの初期 設定ルーチンで実行してください(0ページ0番地で実行する ことを推奨します)。また、CMCK命令あるいはCRCK命令 がプログラムで一度も実行されない場合は、本製品はオン チップオシレータで動作します。

#### (2)オンチップオシレータ動作

メインクロック(f(XIN))にセラミック共振あるいはRC発振を使用せずオンチップオシレータで動作させる場合は、XIN端子をVssに接続し、XOUT端子は開放としてください(図WA-3)。

なお、オンチップオシレータのクロック周波数は電源電圧 及び動作周囲温度により大きく変動します。

応用製品設計の際には、この周波数変動に対し十分なマージンが得られるよう注意してください。


## (3)セラミック共振子を使用する場合

メインクロック(f(XIN))にセ<mark>ラミッ</mark>ク共振を使用する場合は、XIN端子とXOUT端子にセラミック共振子および外部回路を最短距離で接続し、プログラムではCMCK命令を実行してください。XIN端子とXOUT端子の間には帰還抵抗が内蔵されています(図WA-4)。

## (4)RC発振を使用する場合

メインクロック(f(XIN))にRC発振を使用する場合は、XIN端子に抵抗R、コンデンサCの外付け回路を最短距離で接続し、XOUT端子は開放とし、プログラムではCRCK命令を実行してください(図WA-5)。


なお、RC発振用の抵抗RおよびコンデンサCの定数は、マイクロコンピュータのバラツキと抵抗およびコンデンサ自身のバラツキによる周波数の変動が、入力周波数の規格を越えないよう注意してください。



図WA-2. セラミック共振 / RC発振への切り替え



図WA-3.オンチップオシレータ動作時のXIN、XOUT端子の処理



図WA-4. セラミック共振子外付け回路



図WA-5.RC発振外付け回路

## (5)外部クロックを使用する場合

メインクロック(f(XIN))に外部クロック信号を使用する場合は、XIN端子にクロック発生源を接続し、XOUT端子は開放とし、プログラムではCMCK命令を実行してください(図WA-6)。

なお、外部クロック使用時の発振周波数最大値は、セラミック共振使用時と異なりますので、注意してください(推奨動作条件参照)。

また、外部クロックを使用する際はパワーダウン機能(POF命令あるいはPOF2命令)を使用しないでください。


#### (6) サブクロック発生回路(f(XCIN))


サブクロック(f(XCIN))には、水晶発振を使用してください。XCIN端子とXCOUT端子に水晶発振子および外部回路を最短距離で接続してください。XCIN端子とXCOUT端子の間には帰還抵抗が内蔵されています(図WA-7)。

## (7)クロック制御レジスタMR

レジスタMRはシステムクロックを制御します。このレジスタの内容は、TMRA命令でレジスタAを介して設定してください。

また、TAMR命令でレジスタMRの内容をレジスタAに転送 できます。





図WA-7. 水晶発振子外付け回路

クロック制御レジスタ MR		リセッ		ト時:11002	パワーダウン時:状態保持	R / W TAMR / TMRA
		MRз	MR2	動作モード		
MR3		0	0	スルーモード(分	)周なし)	
	動作モード選択 <mark>ビッ</mark> ト	0 1		2 分周モード		
MR2		1 0		4分周モード		
			1	8分周モード		
MR1	メインクロック発振回路制御ビット	0	0 メインクロック発振可能			
IVIIXI	ハイングロック光派回路前脚にする		1 メインクロック発振停止			
MR <sub>0</sub>	システムクロック選択ビット	0	0 メインクロック ( f(Xin) 又は f(RING) )			
IVIKU	システムグロック選択にット		1 サブクロック (f(Xcin))			

注: R "は読み出し可、" W "は書き込み可を表します。

## マスク化発注時に提示いただく資料

マスク化発注時には、次の資料をご提示ください。

(1)マスク化確認書 .......1部

(2)マスク化するデータ ...... EPROMもしくは

フロッピーディスク

(EPROMの場合は、同一データのEPROMを3組準備してください。)

(3)マーク指定書.......1部

\*マスク化確認書及びマーク指定書につきましては、 ルネサステクノロジホームページ

( http://www.renesas.com/jp/rom )

を参照してください。

#### 使用上の注意(まとめ)

## (1)ノイズ及びラッチアップ対策

ノイズ及びラッチアップ対策としてVDD端子とVSS端子間にコンデンサ(≈0.1 µ F )を最短距離・等幅・等配線長で、かつ可能な限り太い配線を使って接続してください。

ワンタイムPROM版においては、CNVss端子とVPP端子が 兼用になっています。5k 程度の抵抗を極力CNVss/VPP端子 の近くに配置してVss端子に接続してください。

## (2)レジスタの初期値1

次のレジスタは、リセット解除後の初期値が不定です。リセット解除後、必ず初期設定を行ってください。

- ・レジスタZ(2ビット)
- ・レジスタD(3ビット)
- ・レジスタE(8ビット)

## (3)レジスタの初期値2

次のレジスタは、パワーダウン時は不定です。パワーダウンからの復帰後、必ず再設定を行ってください。

- ・レジスタZ(2ビット)
- ・レジスタX(4ビット)
- ・レジスタY(4ビット)
- ・レジスタD(3ビット)
- ・レジスタE(8ビット)

#### (4)スタックレジスタ(SK)

スタックレジスタ(SK)は8段で構成されているため、サブルーチンは8レベルまで使用できます。しかし、割り込み処理ルーチン使用時及びテーブル参照命令(TABP p)実行時にも、それぞれレジスタSKを1段使用するため、これらの処理を併用する場合はその合計が8レベルを越えないように注意してください。

#### (5)プリスケーラ

プリスケーラからデータを読み出す場合は、まずプリスケーラのカウントを停止させた後、データ読み出し命令(TABPS)命令を実行してください。

プリスケーラにデータを書き込む場合は、まずプリスケーラのカウントを停止させた後、データ書き込み命令(TPSAB)を実行してください。

## (6)タイマカウントソース

タイマ1,2,3,4,LCのカウントソースを切り替える場合は、まず各タイマのカウントを停止させた後、カウントソースを切り替えてください。

#### (7)タイマカウント値の読み出し

タイマ1,2,3,4からデータを読み出す場合は、まず各タイマのカウントを停止させた後、データ読み出し命令(TAB1,TAB2,TAB3,TAB4)を実行してください。

## (8)タイマへのデータ書き込み

タイマ1,2,3,4,LCにデータを書き込む場合は、まず各タイマのカウントを停止させた後、データ書き込み命令(T1AB,T2AB,T3AB,T4AB,TLCA)を実行してください。

## (9)リロードレジスタR1, R3, R4Hへの書き込み

タイマ1,3,4動作中にリロードレジスタR1,R3,R4Hにデータを書き込む場合は、必ずタイマ1,3,4アンダフローと重ならないタイミングでデータを書き込んでください。

## (10)タイマ4

タイマ4を停止させる場合は、必ずタイマ4アンダフローと 重ならないタイミングで停止させてください。

PWM信号の"H"期間拡張機能有効を選択している場合は、 リロードレジスタR4Hに"1"以上の値を設定してください。

## (11)タイマ5

タイマ5のカウント値を切り替える場合は、まずタイマ5のカウントを停止させた後、カウント値を切り替えてください。

## (12)タイマ入出力端子

PWM信号をC / CNTR1端子より出力させる場合は、ポートCの出力ラッチを"0"に設定してください。

## (13)ウォッチドッグタイマ

ウォッチドッグタイマ機能はリセット解除直後から有効です。ウォッチドッグタイマ機能を使用しない場合は、DWDT命令とWRST命令を連続して実行し、フラグWEFを"0"にクリアしてウォッチドッグタイマ機能を停止してください。

パワーダウン状態からの復帰後、ウォッチドッグタイマ機能は有効となります。ウォッチドッグタイマ機能を使用しない場合は、パワーダウン状態から復帰する度に、DWDT命令とWRST命令を連続して実行し、ウォッチドッグタイマ機能を停止してください。

ウォッチドッグタイマ機能とパワーダウンを併用する場合は、パワーダウン状態になる直前にWRST命令を実行し、フラグWDF1を初期化してください。

#### (14)D8/INT0端子

レジスタI1のビット3に関する注意1

ソフトウェアの途中で割り込み制御レジスタI1のビット3によってINTO端子の入力制御を行う際は次の点に注意してください。

レジスタI1のビット3の内容を変更する場合、D8/INT0端子の入力状態によっては、外部0割り込み要求フラグ(EXF0)が 1 "にセットされることがあります。不測の割り込み発生を防止するために、割り込み制御レジスタV1のビット0を"0"にクリア(図DD-6)した後、レジスタI1のビット3の内容を変更してください。更に、一命令以上おいて(図DD-6)SNZ0命令を実行し、フラグEXF0を"0"にクリアしてください。また、SNZ0命令によるスキップが発生する場合を考慮し、SNZ0命令の後にNOP命令を挿入してください(図DD-6)。

LA 4  $; (\times \times \times 02)$ TV1A ; SNZ0命令有効・・・ ① LA 8 ;  $(1 \times \times \times 2)$ ; INTO端子入力制御変更 TI1A NOP SNZ0 ; SNZO命令実行 (フラグEXF0クリア) NOP ; . . . . . . . . . . . . . . . 3 x:このビットはINTO端子の入力 制御には関係しません。

図DD-6.外部0割り込みプログラム例1

レジスタI1のビット3に関する注意2

割り込み制御レジスタI1のビット3を"0"にクリアし、INT0端子入力禁止の状態でパワーダウン機能を使用する際は、次の点に注意してください。

INT0端子入力を禁止する場合(レジスタI13="0")は、パワーダウンモードに移行する前にキーオンウェイクアップを無效(レジスタK20="0")にしてください(図DD-7)。

LA 0 ; (×××02)
TK2A ; INT0キーオンウェイクアップ無効・・・ ①
DI
EPOF
POF2 ; RAMバックアップ

×:このビットは本例では関係
しません。

図DD-7.外部0割り込みプログラム例2

#### レジスタI1のビット2に関する注意

ソフトウェアの途中で割り込み制御レジスタI1のビット2によってD8/INT0端子の割り込み有効波形を変更する場合は、次の点に注意してください。

レジスタI1のビット2の内容を変更する場合、D8/INT0端子の入力状態によっては、外部0割り込み要求フラグ(EXF0)が 1 %にセットされることがあります。不測の割り込み発生を防止するために、割り込み制御レジスタV1のビット0を"0 %にクリア(図DD-8 )した後、レジスタI1のビット2の内容を変更してください。更に、一命令以上おいて(図DD-8 )SNZ0命令を実行し、フラグEXF0を"0 %にクリアしてください。また、SNZ0命令によるスキップが発生する場合を考慮し、SNZ0命令の後にNOP命令を挿入してください(図DD-8 )。

LA 4 ;  $(\times \times \times 02)$ TV1A ; SNZ0命令有効・・・ ① I A 12 (x1xx2)TI1A ;割り込み有効波形変更 NOP : SNZO命令実行 SNZ0 (フラグEXF0クリア) NOP ; . . . . . . . . . . . . . . . . 3 ×:このビットはINTO端子の割り込み有効 波形の設定には関係しません。

図DD-8.外部0割り込みプログラム例3

#### (15)D9/INT1端子

レジスタI2のビット3に関する注意1

ソフトウェアの途中で割り込み制御レジスタI2のビット3によってINT1端子の入力制御を行う際は次の点に注意してください。

レジスタI2のビット3の内容を変更する場合、D9/INT1端子の入力状態によっては、外部1割り込み要求フラグ(EXF1)が 1 "にセットされることがあります。不測の割り込み発生を防止するために、割り込み制御レジスタV1のビット1を"0"にクリア(図DD-9 )した後、レジスタI2のビット3の内容を変更してください。更に、一命令以上おいて(図DD-9 )SNZ1命令を実行し、フラグEXF1を"0"にクリアしてください。また、SNZ1命令によるスキップが発生する場合を考慮し、SNZ1命令の後にNOP命令を挿入してください(図DD-9 )。

```
LA 4
      ; (\times \times 0 \times 2)
TV1A
       ; SNZ1命令有効・・・ ①
LA 8
       ; (1 \times \times \times 2)
TI2A
      ; INT1端子入力制御変更
      NOP
SNZ1
       ; SNZ1命令実行
       (フラグEXF1クリア)
NOP
       ×:このビットはINT1端子の入力
       制御には関係しません。
```

図DD-9 . 外部1割り込みプログラム例1

レジスタ12のビット3に関する注意2

割り込み制御レジスタI2のビット3を"0"にクリアし、INT1 端子入力禁止の状態でパワーダウン機能を使用する際は、次の点に注意してください。

INT1端子入力を禁止する場合(レジスタI13="0")は、パワーダウンモードに移行する前にキーオンウェイクアップを無效(レジスタK22="0")にしてください(図DD-10)。

```
LA 0 ; (×0××2)
TK2A ; INT1キーオンウェイクアップ無効・・・ ①
DI
EPOF
POF2 ; RAMパックアップ


×:このピットは本例では関係
しません。
```

図DD-10.外部1割り込みプログラム例2

#### レジスタI2のビット2に関する注意

ソフトウェアの途中で割り込み制御レジスタI2のビット2によってD9/INT1端子の割り込み有効波形を変更する場合は、次の点に注意してください。

レジスタI2のビット2の内容を変更する場合、D9/INT1端子の入力状態によっては、外部1割り込み要求フラグ(EXF1)が 1 "にセットされることがあります。不測の割り込み発生を防止するために、割り込み制御レジスタV1のビット1を"0"にクリア(図DD-11 )した後、レジスタI2のビット2の内容を変更してください。更に、一命令以上おいて(図DD-11 )SNZ1命令を実行し、フラグEXF1を"0"にクリアしてください。また、SNZ1命令によるスキップが発生する場合を考慮し、SNZ1命令の後にNOP命令を挿入してください(図DD-11 )。



図DD-11.外部1割り込みプログラム例3

## (16)マルチファンクション

INTO, INT1端子を使用している場合でも、ポートD8, D9の出力は機能しますので注意してください。

SIN, SOUT, SCK端子を使用している場合でも、ポート D4, D5, D6の入力は機能しますので注意してください。 CNTRO端子の入力機能を使用している場合でも、ポート D7の入出力は機能しますので注意してください。

CNTRO端子の出力機能を使用している場合でも、ポート D7の入力は機能しますので注意してください。

CNTR1端子の出力機能を使用している場合でも、ポートCの"H"出力は機能しますので注意してください。

## (17)POF命令、POF2命令

EPOF命令実行直後にPOF命令あるいはPOF2命令を実行するとパワーダウン状態になります。

POF命令あるいはPOF2命令単独では、パワーダウン状態にならないので注意してください。

また、EPOF命令とPOF命令あるいはPOF2命令を連続して 実行する前には、必ず割り込み禁止状態(DI命令実行)にして ください。

#### (18)プログラムカウンタ


プログラムカウンタが内蔵ROMの最終ページより後のページを指定しないように注意してください。

#### (19) 電圧低下検出回路

本製品の電圧低下検出回路検出電圧は、マイクロコン ピュータの電源電圧推奨動作条件の下限値より低く設定して います。

応用製品の電池交換時など、マイクロコンピュータの電源電圧が推奨動作条件の下限値以下まで低下し、再上昇する場合は、電源端子に付加されているバイパスコンデンサの容量値によっては、電源電圧がVRST以下に低下せず、リセットが発生しないまま再上昇し、マイクロコンピュータが暴走状態となる場合があります(図VC-3)。

このような場合は、電源電圧を一旦VRST以下まで低下させ、その後再上昇するようなシステム設計をしてください。



図VC-3. VDDとVRST

## (20)パワーオンリセット

内蔵のパワーオンリセット回路を使用する際は、電源電圧が0Vから2.0V以上に立ち上がるまでの時間を100 µ s以下に設定してください。立ち上がり時間が100 µ sを越える場合には、RESET端子とVss間にコンデンサを最短距離で接続し、電源電圧が推奨動作条件の最小規格値以上になるまでRESET端子に"L"レベルが入力されるようにしてください。

## (21)クロック制御

メインクロック(f(XIN))を選択する命令(CMCK, CRCK命令)は必ずプログラムの初期設定ルーチンで実行してください(0ページ0番地で実行することを推奨します)。

CMCK命令あるいはCRCK命令による発振回路選択は一度だけ可能です。CMCK命令およびCRCK命令のうち、先に実行された命令に対応する発振回路が有効になり、オンチップオシレータは停止します。

#### (22) オンチップオシレータ

オンチップオシレータのクロック周波数は電源電圧及び動作周囲温度により大きく変動します。

応用製品設計の際には、この周波数変動に対し十分なマージンを得られるよう、注意してください。

また、本製品はリセット解除後の発振安定待ち時間を、オンチップオシレータクロックより生成しています。リセット解除後の発振安定待ち時間検討の際も、オンチップオシレータクロックの周波数変動に留意してください。

#### (23)外部クロック

メインクロック( (( XIN ))に外部クロックを使用する際は、 パワーダウンモード( POF命令あるいはPOF2命令 )を使用しないでください。

## (24)A/Dコンバータ1

TALA命令を実行すると、逐次比較レジスタADの下位2 ビットをレジスタAの上位2ビットに転送し、同時にレジスタAの下位2ビットを"0"にします。

A/D変換器の動作中(A/D変換モード,コンパレータモードとも)にレジスタQ1のビット3によってA/D変換器の動作モードを変更しないでください。

コンパレータモードからA/D変換モードに変更するためには、割り込み制御レジスタV2のビット2が 0 "になっている必要があります。

コンパレータモードからA/D変換モードに変更した場合、A/D変換終了フラグ(ADF)がセットされることがあります。レジスタQ1に値を設定した後、SNZAD命令を実行して、フラグADFをクリアしてください。

LA 8;  $(\times 0 \times \times 2)$ 

TV2A ; SNZAD命令有効・・・ ①

LA 0 ;  $(0 \times \times \times 2)$ 

TQ1A ; A/D変換器の動作モードを

コンパレータモードから

A/D変換モードに変更

SNZAD NOP


> ×:このビットはA/D変換器の動作 モード変更には関係しません。

図XB-4.A/D変換器の動作モードプログラム例


#### (25)A/Dコンバータ2

アナログ入力端子には、アナログ電圧比較用のコンデンサが内蔵されています。そのため、信号源インピーダンスの高い回路を用いて、アナログ電圧を入力した場合、充放電ノイズが発生し、十分なA/D精度が得られない場合があります。十分なA/D精度を得るためには、アナログ入力の信号源インピーダンスを下げるか、又はアナログ入力端子に、0.01~1 μFのコンデンサを付加してください(図XB-5を参照)。

また、やむをえずアナログ入力に定格以上の電圧がかかる場合は、図XB-6に示すように定格内の電圧になるように外付け回路を構成してください。更に、応用製品の十分な動作確認を行ってください。



図XB-5.アナログ入力外付け回路例1



図XB-6.アナログ入力外付け回路例2

#### (26)マスクROM版とワンタイムPROM版の相違

マスクROM版とワンタイムPROM版とでは、製造プロセス、内蔵ROM、およびレイアウトパターンの相違により、電気的特性の範囲内で、特性値、動作マージン、ノイズ耐量、ノイズ輻射などが異なる場合がありますので、切り替えを行う際は注意してください。

## (27)電源電圧に関する注意事項

マイコンの電源電圧が推奨動作条件に示した値未満のとき、マイコンは正常に動作せず、不安定な動作をすることがあります。

電源電圧低下時および電源オフ時などに電源電圧が緩やかに下がるシステムでは、電源電圧が推奨動作条件未満のときにはマイコンをリセットするなど、この不安定な動作によってシステムに異常を来たさないようシステム設計してください。

# 制御レジスタ一覧

割り込み制御レジスタ V1			リセット時:00002	パワーダウン時:00002	R / W TAV1 / TV1A		
V13	タイマ 2	0	) 発生禁止(SNZT2 命令有効)				
VIS	割り込み可能ビット		発生可能(SNZT2 命令無効)				
V12	タイマ1		発生禁止(SNZT1 命令有効)				
V 12	割り込み可能ビット	1	発生可能(SNZT1命令無効)				
\/4.	外部 1	0	発生禁止(SNZ1 命令有効)				
V11	割り込み可能ビット	1	発生可能(SNZ1 命令無効)				
	外部 0	0	発生禁止(SNZ0 命令有効)				
V10 割り込み可能I	割り込み可能ビット	1	発生可能(SNZO命令無	·····································			

割り込み制御レジスタ V2		リセット時:00002		パワーダウン時:00002	R / W TAV2 / TV2A		
V23	タイマ4,シリアルI/O	0	発生禁止(SNZT4,SNZSI 命令有 <mark>効)</mark>				
V 23	割り込み可能ビット		発生可能(SNZT4,SNZSI 命令無効)				
\/2a	V22 A/D 割り込み可能ビット	0	発生禁止(SNZAD 命令有効 <mark>)</mark>				
V Z Z		1	発生可能(SNZAD 命令無効)				
V21	タイマ 5	0	発生禁止(SNZT5 命令有効)				
V Z 1	割り込み可能ビット	1	発生可能 (SN <mark>ZT5 命令無効</mark> )				
1 1/20	タイマ3 割り込み可能ビット	0	発生禁止(SNZT3 命令有効)				
		1	発生可能(SNZT3命令無効)				

割り込み制御レジスタ I1		リセット時 : 00002		パワーダウン時:状態保持	R / W TAI1 / TI1A		
l13	INTO 端子	0	INTO 端子入力禁止				
113	入力制御ビット (注2)		INTO 端子入力可能				
l12	INTO 端子 割り込み有効波形	0	立ち下がり波形/ "L" レベル(SNZIO 命令は "L" レベル認識)				
112	/復帰レベル選択ビット (注2)	1	立ち上がり波形/"H"レベル(SNZIO 命令は"H"レベル認識)				
14.4	INT0 端子	0	片エッジ検出				
111	111 エッジ検出回路制御ビット	1	両エッジ検出				
14.0	INT0 端子 9イマ 1 カウント開始同期回路選択ビット	0	タイマ 1 カウント開始同期回路非選択				
110		1	タイマ1カウント開始同期回路選択				

割り込み制御レジスタ I2		リセット時:00002		パワーダウン時:状態保持	R / W TAI2 / TI2A		
123	INT1 端子 入力制御ビット (注2)		INT1 端子入力禁止				
123			INT1 端子入力可能				
120	INT1 端子 割り込み有効波形	0	立ち下がり波形/ "L" レベル(SNZI1 命令は "L" レベル認識)				
122	/復帰レベル選択ビット (注2)	1	立ち上がり波形/"H"レベル(SNZI1 命令は"H"レベル認識)				
I21	INT1 端子	0	片エッジ検出				
121	エッジ検出回路制御ビット	1	両エッジ検出				
100	INT1 端子	0	タイマ3カウント開始同期回路非選択				
120 タイマ3カウント開始同期回路選択ビット		1	タイマ3カウント開始同期回路選択				

	割り込み制御レジスタ 13		リセット時:02	パワーダウン時:状態保持	R / W TAI3 / TI3A
130	タイマ4,シリアル1/0		タイマ4割り込み有効,	シリアル1/0割り込み無効	
割り込み要因選択ビット		1	シリアル1/0割り込み	→有効,タイマ4割り込み無効	

注1. "R"は読み出し可、"W"は書き込み可を表します。

<sup>2.</sup>これらのピット(I12,I13,I22,I23)の内容を変更した際に、外部割り込み要求フラグ(EXF0,EXF1)が"1"にセットされる場合があります。



クロック制御レジスタ MR		リセット時:11002		ト時:11002	パワーダウン時:状態保持	R / W TAMR / TMRA	
	・動作モード選択ビット	MRз	MR2		動作モード		
MR3		0	0	スルーモード (分	)周なし)		
		0	1	2分周モード			
MR2		1	10 4分周モード				
		1	1 8分周モード				
MR1	   メインクロック発振回路制御ビット	0	0 メインクロック発振可能				
IVIIX	グイングロック光派回路制御にット	1	メインクロック発振停止				
MDo	システムクロック選択ビット	0	メインクロック ( f(Xin) 又は f(RING) )				
MR <sub>0</sub>		1	サプクロック(f(Xcin))				

	タイマ制御レジスタ PA		リセット時:02	パワータ	ブウン時:02	W TPAA
PA <sub>0</sub>	   プリスケーラ制御ビット	0	停止(状態保持)	7		
		1	動作			

	タイマ制御レジスタ W1		リセット時:00002		パワーダウン時:状態保持	R / W TAW1 / TW1A
W13	タイマ 1 W13		タイ	マ1カウント自動停	上回路非選択	
VVIS	カウント自動停止回路選択ビット (注2)	1	1 タイマ 1 カウ <mark>ント自動停止</mark> 回路選択			
W12	タイマ 1 制御ビット	0	停止	(状態保持)		
		1	動作			
		W11	1 W10 カウントソース			
W11		0	0	インストラクションクロック(INSTCK)		
	タイマ 1 カウントソース選択ビット	0	1	プリスケーラ出力(ORCLK)		
W10		1	0	タイマ 5 アンダフロー信号 (T5UDF)		
		1	1	CNTR0 入力		

	タイマ制御レジスタ W2		リセッ	ト時:00002	パワーダウン時:状態保持	R / W TAW2 / TW2A	
W23	CNTR0 出力制御ビット	0	タイ	マ 1 アンダフロー信	言号の2分周出力		
VV23	CNTRO 田分前庫 こ タ T	1	1 タイマ2アンダフロー信号の2分周出力				
W2o	W22 タイマ 2 制御ビ <mark>ット</mark>	0	0 停止(状態保持)				
VV22 3		1	動作				
		W21	W21 W20 カウントソース				
W21	•	0	0	システムクロック	(STCK)		
	タイマ2カウントソース選択ビット	0	1	プリスケーラ出力(ORCLK)			
W20		1	0	タイマ 1 アンダフロー信号(T1UDF)			
		1	1 1 PWM信号(PWMOUT)				

注1. "R"は読み出し可、"W"は書き込み可を表します。 2. この機能はタイマ1カウント開始同期回路選択(I10 = "1")時にのみ有効です。

	タイマ制御レジスタ W3		リセット時: 00002		パワーダウン時:状態保持	R / W TAW3 / TW3A	
\/\/3°	W33 タイマ 3		タイ	マ3カウント自動停			
VV33	カウント自動停止回路選択ビット (注2)	1	タイ	タイマ3カウント自動停止回路選択			
W32	タイマ3制御ビット		停止	上(状態保持)			
			動作				
		W31	W30	カウントソース			
W31		0	0	PWM 信号 ( PWMOUT )			
	タイマ3カウントソース選択ビット (注3)	0	1	プリスケーラ出力(ORCLK)			
W30		1	0	タイマ2アンダフロー信号(T2UDF)			
		11		CNTR1 入力			

	タイマ制御レジスタ W4	リセット時:00002		パワーダウン時:00002	R / W TAW4 / TW4A			
W43	   CNTR1 出力制御ビット	0	CNTR1 出力無効					
VV43	ا کی تشانیار تا ۱۸۱۲ میلانیان ۱۸۱۲ میلانیان	1	CNTR1 出力有効					
\//Aa	PWM 信号 W42	0	PWM 信号 " H " 期間拡張機 <mark>能</mark> 無効 <mark></mark>					
VV42	# H " 期間拡張機能制御ビット	1	PWM 信号 " H " 期間拡 <mark>張機能有効</mark>					
W41	タイマ4制御ビット	0	停止 ( 状態保持 )					
VV <del>4</del> 1		1	動作					
10/40	タイマ4カウントソース選択ビット	0	XIN入力					
W40	ライマチカランドンプス選択しット	1	プリスケーラ <mark>出力(O</mark> RCLK)の 2 分周信号					

タイマ制御レジスタ W5			リセッ	ト時:00002	パワーダウン時:状態保持	R / W TAW5 / TW5A
W53	使用しません	0	この	ビットに機能はあり	)ませんがR/Wは可能です	
W52	タイマ 5 制御ビット	0 停止(初期状態) 1 動作				
		W51	W50		カウント値	
W51		0	0	8192 カウントご	ヒにアンダフロー発生	
	タイマ5カウント値選択 <mark>ビ</mark> ット	0	0 1 16384 カウントごとにアンダフロー発生			
W50		1	10 32768 カウントごとにアンダフロー発生		とにアンダフロー発生	
		1	1	65536 カウントこ	とにアンダフロー発生	

	タイマ制御レジス <mark>タ W</mark> 6		リセット時:00002	パワーダウン時:状態保持	R / W TAW6 / TW6A		
W63 タイマ LC 制御ビット		0	停止 ( 状態保持 )				
ννου / 1 ( ΕΟ 1μμ μμ  Ε	1	動作					
W62 タイマ LC カウントソース選	   タイマ LC カウントソース選択ビット	0	タイマ5のビット4(T54)				
VV02	ライマにのカラフトラース選択にサト	1	プリスケーラ出力 ( ORCLK )				
W61	CNTR1 出力自動制御回路選択ビット	0	CNTR1 出力自動制御回路非選択				
VV01	CNTRT出力自動制御四路選択とット	1	CNTR1 出力自動制御回路選択				
MCa	D7 / CNTR0 端子機能選択ビット (注4)	0	D7 入出力 / CNTRO 入力				
W60		1	CNTR0 入出力 / D7 入力				

- 注1."R"は読み出し可、"W"は書き込み可を表します。

  - 2. この機能はタイマ3カウント開始同期回路選択時(I20 = "1")にのみ有効です。 3. タイマ3カウントソースに CNTR1 入力を選択した場合は、ポート C 出力は無効になります。 4. CNTR0 入力は、タイマ1カウントソースに CNTR0 入力を選択している場合にのみ有効です。

	シリアルI / O制御レジスタ J1	リセット時:00002		パワーダウン時:状態保持	R / W TAJ1 / TJ1A	
		J13 J12		同期クロック		
J13	2.11.711.1.70	0 0	インストラクショ	インストラクションクロック(INSTCK)の8分周信号		
	シリアルI / O 同期クロック選択ビット J12	0 1	インストラクションクロック(INSTCK)の4分周信号			
J12		1 0	インストラクションクロック(INSTCK)の2分周信号			
		1 1	外部クロック(Sck 入力)			
		J11 J10	ポート機能			
J11	2.11.711.1.70	0 0	D6, D5, D4選択	/ Sck , Sout , Sin 非選択		
	_  シリアル I / O	0 1	SCK , SOUT , D4	SCK, SOUT, D4選択/D6, D5, SIN非選択		
J10	N I MARKEINE DI	1 0	SCK, D5, SIN選択/ D6, SOUT, D4非選択			
		11	SCK, SOUT, SIN選択/D6, D5, D4 非選択			

	A/D 制御レジスタ Q1		リセット時: 00002		パワー <mark>ダウ</mark> ン時:状態保持	R / W TAQ1 / TQ1A
Q13	A/D 動作モード選択ビット	0	A/D 変換	モード		
Q 13		1	コンパレ	/ータモード		
		Q12	Q11 Q10	4	アナログ入力端子	
Q12		(	000	AIN0		
		(	0 1	AIN1		
		(	10	AIN2		
Q11	アナログ入力端子選択ビット	(	11	AIN3		
		1	0 0	AIN4		
		1	0 1	AIN5		
Q10		1	10	AIN6		
		1	11	AIN7		

	A/D 制御レジスタ Q2		リセット時 : 00002	パワーダウン時:状態保持	R / W TAQ2 / TQ2A
023	Q23 P23 / AIN3 端子機能選択ビット	0	P23		
Q23		1	AIN3		
Q22	Q22 P22 / AIN2 端子機能選択ビット	0	P22		
QZ2	FZ2 / AIN2 姉 J IX REEM C 9 T	1	AIN2		
Q21	P21 / AIN1 端子機能選択ビット	0	P21		
QZ1	P21 / AIN1 蛹于 <mark>機能選択しッ</mark> ト	1	Ain1		
000	Q20 P20 / AINO 端子機能選択ビット	0	P20		
Q20		1	AIN0		

A/D 制御レジスタ Q3			リセット時:00002	パワーダウン時:状態保持	R / W TAQ3 / TQ3A
Q33	Q33 P33 / AIN7 端子機能選択ビット		P33		
QUS	1337 AIN7 姉 1	1	AIN7		
Q32	Q32 P32 / AIN6 端子機能選択ビット	0	P32		
Q32	F32 / Alino 姉子機能選択しり下	1	AIN6		
Q31	P31 / AIN5 端子機能選択ビット	0	P31		
Q31	P31 / AIN5 姉丁機能選択しゅ下	1	AIN5		
000	Q3o P3o / AIN4 端子機能選択ビット	0	P30		
Q30		1	AIN4		

注:"R"は読み出し可、"W"は書き込み可を表します。

LCD 制御レジスタ L1		リセット時:00002		パワーダウン時:状態保持		R / W TAL1 / TL1A	
L13	LCD 電源用 内部分割抵抗選択ビット (注2)	0	0 2r × 3 , 2r × 2 1 r × 3 , r × 2				
L12	LCD 制御ビット	0	消灯点灯				
L11		L11	L10	デュー	ティ		イアス
L11		0	0	使用禁止		使用禁止	
	LCD デューティ,バイアス選択ビット	0	1	1 / 2		1 / 2	
L10		10		1 / 3		1 / 3	
		1	1	1 / 4		1/3	

LCD 制御レジスタ L2			リセット時 : 11112	パワーダウン時:状態保持	W TL2A
L23	│ │ VLC3 / SEG0 端子機能選択ビット (注3)	0	SEG <sub>0</sub>		
L23	L23 VLC3 / SEGU 姉丁機能選択 L ツト (注3)		VLC3		
L22	L22 VLC2 / SEG1 端子機能選択ビット (注4)	0	SEG1		
LZ2	VLC2 / SLG1姉   機能送がこうト (圧4)	1	VLC2		
L21	│ │ VLC1 / SEG2端子機能選択ビット (注4)	0	SEG <sub>2</sub>		
LZI	VLCI / SEG2 姉子機能選択しずド (注4)	1	VLC1		
1.20		0	内部分割抵抗有効		
LZ0	L20 LCD 電源用内部分割抵抗制御ビット -		内部分割抵抗無効		

プルアップ制御レジスタ PU0			リ <mark>セット時:0000</mark> 2	パワーダウン時:状態保持	R / W TAPU0 / TPU0A
PU03	ポート P03	0	プ <mark>ルア</mark> ップトランジス・	タ OFF	•
1 003	プルアップトランジスタ制御ビット	1	プルアップトランジス	タ ON	
DLIO	PU02 ポート P02 プルアップトランジスタ制御ビット	0	プルアップトランジス・	タ OFF	
PU02		1	プルアップトランジス・	タ ON	
PU01	ポート P01	0	プルアップトランジス・	タ OFF	
P001	プルアップトランジスタ制御ビット	1	プルアップトランジス	タ ON	
DLIOs	ポート P00	0	プルアップトランジス	タ OFF	
PU00	プルアップトラン <mark>ジスタ制</mark> 御ビット	1	プルアップトランジス・	タ ON	
			•		

プルアップ制御レジスタ PU1		リセット時 : 00002		パワーダウン時:状態保持	R / W TAPU1 / TPU1A	
PU13	ポートP13	0	プルアップトランジス	タ OFF	•	
1 013	プルアップトランジスタ制御ビット	1	プルアップトランジスタ ON			
PU12	ポートP12	0	プルアップトランジス	タ OFF		
F 0 12	プルアップトランジスタ制御ビット	1	プルアップトランジス	タ ON		
PU11	ポート P11	0	プルアップトランジス	タ OFF		
PUII	プルアップトランジスタ制御ビット	1	プルアップトランジス	タ ON		
DUIA	ポートP10	0	プルアップトランジスタ OFF			
PU10	プルアップトランジスタ制御ビット	1	プルアップトランジス	タ ON		

- 注1. "R"は読み出し可、"W"は書き込み可を表します。
  2.1/3バイアス選択時は"×3"、1/2バイアス選択時は"×2"の抵抗を使用します。
  3.SEGo端子を選択した場合は、VLC3は内部でVDDに接続されます。
  4.SEG1,SEG2端子を選択した場合は、必ず内部分割抵抗を使用してください。

ポート出力形式制御レジスタ FR0			リセット時: 00002	パワーダウン時:状態保持	W TFR0A		
FR03	ポートP12 , P13	0	Nチャネルオープンドレ	イン出力			
1 103	FRU3 出力形式選択ビット		CMOS 出力				
FR02	ポートP10 , P11	0	Nチャネルオープンドレイン出力				
FRU2	出力形式選択ビット	1	CMOS出力				
FR01	ポートP02,P03	0	Nチャネルオープンドレ	/イン出力			
FRU1	出力形式選択ビット	1	CMOS 出力				
ポート P00 , P01 H力形式選択ビット		0	Nチャネルオープンドレイン出力				
	出力形式選択ビット	1	CMOS 出力				

ポート出力形式制御レジスタ FR1			リセット時:00002	パワーダウン時:状態保持	W TFR1A	
FR13	ポート D3	0	Nチャネルオープンドレ	イン出力		
H力形式選択ビット	1	CMOS 出力				
FR12	ポート D2	0	) Nチャネルオープンドレイン出力			
FK12	出力形式選択ビット	1	CMOS出力			
FR11	ポート D1	0	Nチャネルオープンドレ	チャネルオープンドレイン出力		
FKII	出力形式選択ビット	1 CMOS 出力				
ED4.	ポート Do	0	N チャネルオープンドレイン出力			
FR10 出力形式選択ビット	出力形式選択ビット	1 CMOS 出力				

ポート出力形式制御レジスタ FR2			リセット時:00002 パワーダウン時:状態保持		W TFR2A		
FR23	D7 / CNTR0 端子	0	Nチャネルオープンドレ	ノイン出力			
FNZ3	出力形式選択ビット	1	CMOS 出力				
FR22	D6 / SCK 端子	0	N チャネルオープンドレイン出力				
FRZ2	出力形式選択ビット	1	CMOS出力				
FR21	D5 / SOUT 端子	0	Nチャネルオープンドレイン出力				
FR21	FR21 出力形式選択ビット		CMOS出力				
ED20	D4 / SIN 端子	0	Nチャネルオープンドレイン出力				
FR20   出力形式選択ビット	出力形式選択ビット	1	CMOS出力				

ポート出力形式制御レジスタ FR3			リセット時: 00002	パワーダウン時:状態保持	W TFR3A		
FR33	ポート P43	0	Nチャネルオープンドレ	ノイン出力			
FNOS	出力形式選択ビット	1	CMOS 出力	CMOS出力			
FR32	ポートP42		) Nチャネルオープンドレイン出力				
FK32	出力形式選択ビット	1	CMOS 出力				
ED24	ポート P41	0	N チャネルオープンドレイン出力				
FR31	出力形式選択ビット	1	CMOS 出力				
ED20	ポート P40 出力形式選択ビット		Nチャネルオープンドレイン出力				
FR30			CMOS出力				

注: "R"は読み出し可、"W"は書き込み可を表します。

=	キーオンウェイクアップ制御レジスタ K0		リセット時:00002	パワーダウン時:状態保持	R / W TAK0 / TK0A
K03	ポート P03	0	キーオンウェイクアップ	プ無効	
1103	キーオンウェイクアップ制御ビット	1	キーオンウェイクアップ	プ有効	
K02	ポート P02	0	キーオンウェイクアップ	プ無効	
NU2	キーオンウェイクアップ制御ビット	1	キーオンウェイクアップ	プ有効	
K01	ポート P01	0	キーオンウェイクアップ	プ無効	
KU1	キーオンウェイクアップ制御ビット	1	キーオンウェイクアップ	プ有効	
I/Os	ポート P0o	0	キーオンウェイクアップ	プ無効	
K00	キーオンウェイクアップ制御ビット	1	キーオンウェイクアップ	プ有効	

-	キーオンウェイクアップ制御レジスタ K1		リセット時:00002	パワーダウン時:状態保持	R / W TAK1 / TK1A	
K13	ポート P13	0	キーオンウェイクアップ	- プ無効	•	
KIS	R13   キーオンウェイクアップ制御ビット	1	1 キーオンウェイクアップ有効			
K12	ポートP12	0	キーオンウェイクアップ	プ無効		
N12	キーオンウェイクアップ制御ビット	1	キーオンウェイクアップ	プ有効		
K11	ポート P11	0	キーオンウェイクアップ	プ無効		
I KII	キーオンウェイクアップ制御ビット	1	キーオンウェイクアップ	プ <mark>有効</mark>		
1/4 -	ポートP10	0	キーオンウェイクアップ	プ無効		
K10	キーオンウェイクアップ制御ビット	1	キーオンウェイクアップ	プ <mark>有</mark> 効		

+-			リセット時:00002	パワーダウン時:状態保持	R / W TAK2 / TK2A					
K23	INT1 端子		0 レベル復帰							
1120	復帰条件選択ビット	1	エッジ復帰							
K22	INT1 端子		キーオンウェイクアップ	プ無効						
NZ2	キーオンウェイクアップ制御ビット	1	キーオンウェイクアップ	プ有効						
K21	INTO 端子	0	レベル復帰							
NZ1	復帰条件選択ビット	1	エッジ復帰							
I/Oo	INTO 端子	0	キーオンウェイクアップ	プ無効						
K20	キーオンウェイクアップ <mark>制</mark> 御ビット	1	キーオンウェイクアップ	プ有効						

注 . " R " は読み出し可、" W " は<mark>書</mark>き込<mark>み</mark>可を表し</mark>ます。

#### 命令

4524グループは159種の命令を持っています。 命令記号一覧表、命令機能別索引、アルファベット順 機 械語命令一覧、機能分類別 機械語命令一覧及び命令コード 対応表について説明します。

## 命令記号一覧表

記 号	内容	記号	内容
Α	レジスタ A( 4ビット )	PS	プリスケーラ
В	レジスタ B( 4ビット )	T1	タイマ1
DR	レジスタ DR( 3ビット )	T2	タイマ2
E	レジスタ 氏 8ビット )	T3	タイマ3
V1	割り込み制御レジスタ V1(4ビット)	T4	タイマ4
V2	割り込み制御レジスタ V2 4ビット)	T5	タイマ5
11	割り込み制御レジスタ I1(4ビット)	TLC	9/7ZLC
12	割り込み制御レジスタI2(4ビット)	T1F	ァ・、 タイマ1割り <mark>込み</mark> 要求フラグ
13	割り込み制御レジスタ (3(1ビット)	T2F	タイマ2割 <mark>り</mark> 込み要 <mark>求</mark> フラグ
MR	クロック制御レジスタ MR( 4ビット )	T3F	タイマ3割り込み要求フラグ
PA	タイマ制御レジスタ PA( 1ビット )	T4F	タイマ4割り込み要求フラグ
W <sub>1</sub>	タイマ制御レジスタ W1( 4ビット )	T5F	タイマ5割り込み要求フラグ
W2	タイマ制御レジスタ W2(4ビット)	WDF1	ウォッチドッグタイマフラグ
W3	タイマ制御レジスタ W3(4ビット)	WEF	ウォッチドッグタイマイネーブルフラグ
W4	タイマ制御レジスタ W4(4ビット)	INTE	割り込み許可フラグ
W5	タイマ制御レジスタ W5(4ビット)	EXF0	外部0割り込み要求フラグ
W6		EXF1	外部1割り込み要求フラグ
	タイマ制御レジスタ W6(4ビット)		
J1	シリアルI/O制御レジスタ J1( 4ビット )	P	パワーダウンフラグ A/D なかん
Q1	A/D制御レジスタ Q1( 4ビット )	ADF	A/D変換終了フラグ
Q2	A/D制御レジスタ Q2( 4ビット )	SIOF	シリアルI/O送受信終了フラグ
Q3	A/D制御レジスタ Q3( 4ビット )		-18   D(4018   1 )
L1	LCD制御レジスタ L1(4ビット)	D	ポート 口(10ビット)
L2	LCD制御レジスタ L2(4ビット)	P0	ポート PO( 4ビット )
PU0	プルアップ制御レジスタ PU((4ビット)	P1	ポート P1( 4ビット )
PU1	プルアップ制御レジスタ PU1(4ビット)	P2	ポート P2( 4ビット )
FR0	ポート出力形式制御レジスタ FRO(4ビット)	P3	ポート P3( 4ビット )
FR1	ポート出力形式制御レジスタ FR1(4ビット)	P4	ポート P4( 4ビット )
FR2	ポート出力形式制御レジスタ FR2(4ビット)	С	ポート 仅 1ビット )
FR3	ポート出力形式制御レジスタ FR3(4ビット)		
K0	キーオンウェイクアップ制御レジスタ KO( 4ビット )	Х	16進変数
K1	キーオンウェイクアップ制御レジスタ K1( 4ビット )	у	16進変数
K2	キーオンウェイク <mark>ア</mark> ップ制御レジスタ K2(4ビット)	Z	16進変数
X	レジスタ X( 4ビット )	р	16進変数
Υ	レジスタ Y( 4ビ <mark>ット )</mark>	n	16進定数
Z	レジスタ Z( 2ビット )	i	16進定数
DP	データポインタ(10ビット)	j	16進定数
	(レジスタX ,Y <i>Z</i> で構成 )	A3 A2 A1 A0	16進変数 A の2進表記( 他も同様 )
PC	プログラムカウン <i>タ</i> ( 14ビット )		
РСн	プログラムカウンタの上位7ビット		データの移動する方向
PCL	プログラムカウンタの下位7ビット	( )	レジスタ ,メモリなどの内容
SK	スタックレジスタ(14ビット×8)	- 1	否定 ,命令実行後もフラグは不変
SP	スタックポインタ(3ビット)	M(DP)	データポインタで指定されたRAMの番地
CY	キャリフラグ	a í	a6 a5 a4 a3 a2 a1 a0 番地を示すラベル
RPS	プリスケーラリロードレジスタ(8ビット)	ра	p6 p5 p4 p3 p2 p1 p0 ページ内の a6 a5 a4 a3 a2 a1 a0
R1	タイマ1リロードレジスタ(8ビット)	• •	番地を示すラベル
R2	タイマ2リロードレジスタ(8ビット)		
R3	タイマ3リロードレジスタ(8ビット)	C + x	16進数 C + 16進数 x
R4L	タイマ4リロードレジスタ(8ビット)		
R4H	タイマ4リロードレジスタ(8ビット)	?	?の前に示された状態の判定
RLC	タイマLCリロードレジスタ(4ビット)	_	レジスタやメモリ間でのデータ交換

## 命令機能別索引

分類	命令記号	機能	掲載ページ	分類	命令記号	機能	掲載ページ
	TAB	(A) (B)	113 ,134		LA n	(A) n n = 0 ~ 15	100 ,136
	ТВА	(B) (A)	123 ,134		ТАВР р	(SP) (SP) + 1 (SK(SP)) (PC)	115 ,136
	TAY	(A) (Y)	122 ,134			(PCH) p (PCL) (DR2 ~ DR0 A3 ~ A0)	
	TYA	(Y) (A)	132 ,134			(B) (ROM(PC))7 ~ 4 (A) (ROM(PC))3 ~ 0	
レ	TEAB	(E7 ~ E4) (B) (E3 ~ E0) (A)	123 ,134			(PC) (SK(SP)) (SP) (SP) - 1	
ンスタ問	TABE	(B) (E7 ~ E4) (A) (E3 ~ E0)	114 ,134		AM	(A) (A) + (M(DP)	94 ,136
レジスタ間転送命令	TDA	(DR2 ~ DR0) (A2 ~ A0)	123 ,134	演	AMC	(A) (A) + (M(DP) + (CY) (CY) Carry	94 ,136
令	TAD	(A2 ~ A0) (DR2 ~ DR0) (A3) 0	115 ,134	演算命令	A n	(A) $(A) + n = 0 \sim 15$	94 ,136
	TAZ	(A1 A0) (Z1 Z0)	123 ,134		AND	(A) (A) AND (M(DP))	95 ,136
		(A3 A2) 0	120 7.0 .		OR	(A) (A) OR (M(DP))	102 ,136
	TAX	(A) (X)	122 ,134		SC	(CY) 1	106 ,136
	TASP	(A2 ~ A0) (SP2 ~ SP0) (A3) 0	120 ,134	. (	RC	(CY) 0	104 ,136
	LXY x ,y	(X) x x = 0 ~ 15	100 ,134		SZC	(CY) = 0 ?	111 ,136
R A M		$(Y)$ $y, y = 0 \sim 15$	100 /101		CMA	$(A)$ $(\overline{A})$	97 ,136
アド	LZ z	(Z) z z = 0 ~ 3	101 ,134		RAR	CY A3A2A1A0	103 ,136
レス命令	INY	(Y) (Y) + 1	100 ,134	ビッ	SB j	(Mj(DP)) 1 j = 0 ~ 3	105 ,136
<b>\$</b>	DEY	(Y) (Y) - 1	97 ,134	ト	RB j	(Mj(DP)) 0 j = 0 ~ 3	103 ,136
	ТАМ ј	(A) (M(DP)) (X) (X) EXOR (j) j = 0 ~ 15	118 ,134	ト操作命令	SZB j	$(Mj(DP)) = 0$ ? $j = 0 \sim 3$	111 ,136
R A	XAM j	(A) (M(DP)) (X) (X) EXOR (j) j = 0 ~ 15	133 ,134	比較命令	SEAM	(A) = (M(DP)) ?	107 ,136
M ・ レ	VANAD :		400 404	命令	SEA n	(A) = n? n = 0 ~ 15	107 ,136
	XAMD j	(A) (M(DP)) (X) (X) EXOR (j) j = 0 ~ 15 (Y) (Y) - 1	133 ,134	ヹ	Ва	(PCL) a6 ~ a0	95 ,138
ジスタ間転送命令	XAMI j	(A) (M(DP)) (X) (X) EXOR (j) j = 0 ~ 15	133 ,134	ブランチ命令	BL p a	(РСн) р (РСL) а6 ~ a0	95 ,138
命令		(Y) (Y) + 1		令	BLA p	(PCH) p (PCL) (DR2 ~ DR0 A3 ~ A0)	95 ,138
	TMA j	(M(DP)) (A) (X) (X) EXOR (j) $i = 0 \sim 15$	127 ,134				

注.M34524M8の場合 p = 0 ~ 63、M34524MCの場合 p = 0 ~ 95、M34524EDの場合 p = 0 ~ 127 です。

## 命令機能別索引(続き)

分類	命令記号	機能	掲載ページ	分類	命令記号	機能	掲載ページ
	ВМа	(SP) (SP) + 1 (SK(SP)) (PC)	96 ,138		TPAA	(PA <sub>0</sub> ) (A <sub>0</sub> )	128 ,140
サブ		(PCH) 2			TAW1	(A) (W1)	121 ,140
ル		(PCL) a6 ~ a0			TW1A	(W1) (A)	131 ,140
チン	BML p a	(SP) (SP) + 1 (SK(SP)) (PC)	96 ,138		TAW2	(A) (W2)	121 ,140
ルーチン呼び出し命令		(РСн) р (РСL) a6 ~ a0			TW2A	(W2) (A)	131 ,140
出し合	BMLA p	(SP) (SP) + 1	96 ,138		TAW3	(A) (W3)	121 ,140
<b>\$</b>		(SK(SP)) (PC) (PCH) p			TW3A	(W3) (A)	131 ,140
		(PCL) (DR2 ~ DR0 A3 ~ A0)			TAW4	(A) (W4)	121 ,140
	RTI	(PC) (SK(SP)) (SP) (SP) - 1	105 ,138		TW4A	(W4) (A)	131 ,140
リター	RT	(PC) (SK(SP))	105 ,138		TAW5		122 ,140
ン命令	KI	(SP) (SP) - 1	105 ,136			(A) (W5)	
\$	RTS	(PC) (SK(SP))	105 ,138		TW5A	(W5) (A)	132 ,140
		(SP) (SP) - 1			TAW6	(A) (W6)	122 ,140
	DI	(INTE) 0	98 ,138	. (	TW6A	(W6) (A)	132 ,140
	EI	(INTE) 1	98 ,138	タイマ操作命令	TABPS	(B) (TPS7 ~ TPS4) (A) (TPS3 ~ TPS0)	115 ,142
	SNZ0	V10=0:(EXF0)=1? スキップ後 (EXF0) 0	107 ,140	操作	TPSAB	(RPS7 ~ RPS4) (B)	128 ,142
		V10=1:NOP	X	命令		(TPS7 ~ TPS4) (B) (RPS3 ~ RPS0) (A)	
	SNZ1	V11 = 0 : (EXF1) = 1 ? スキップ後 (EXF1) 0	107 ,140			(TPS3 ~ TPS0) (A)	
		V11=1:NOP			TAB1	(B) (T17 ~ T14) (A) (T13 ~ T10)	113 ,142
	SNZI0	I12 = 1:(INT0) = " H "?	108 ,140		TAAD		444 440
宇山	0.171	I12 = 0:(INT0) = "L"?			T1AB	(R17 ~ R14) (B) (T17 ~ T14) (B)	111 ,142
割り込み制	SNZI1	I22 = 1:(INT1) = " H "? I22 = 0:(INT1) = " L "?	108 ,140			(R13 ~ R10) (A) (T13 ~ T10) (A)	
か制	TAV1	(A) (V1)	120 ,140		TAB2	(B) (T27 ~ T24)	113 ,142
御命令	TV1A	(V1) (A)	130 ,140			(A) (T23 ~ T20)	
	TAV2	(A) (V2)	120 ,140		T2AB	(R27 ~ R24) (B) (T27 ~ T24) (B)	112 ,142
	TV2A	(V2) (A)	130 ,140			(R23 ~ R20) (A) (T23 ~ T20) (A)	
	TAI1	(A) (I1)	116 ,140		TAB3	(B) (T37 ~ T34)	114 ,142
	TI1A	(I1) (A)	125 ,140			(A) (T33 ~ T30)	,
	TAI2	(A) (I2)	116 ,140		ТЗАВ	(R37 ~ R34) (B) (T37 ~ T34) (B)	112 ,142
			,			(R33 ~ R30) (A)	
	TI2A	(I2) (A)	125 ,140			(T33 ~ T30) (A)	
	TAI3	(A <sub>0</sub> ) (I <sub>30</sub> ) (A <sub>3</sub> ~ A <sub>1</sub> ) 0	116 ,140				
	TI3A	(I30) (A0)	125 ,140				

注.M34524M8の場合 p = 0~63、M34524MCの場合 p = 0~95、M34524EDの場合 p = 0~127 です。



## 命令機能別索引(続き)

分類	命令記号	機能	掲載ページ	分類	命令記号	機能	掲載ページ
	TAB4	(B) (T47 ~ T44) (A) (T43 ~ T40)	114 ,142		CLD	(D) 1	96 ,144
	TAAD		440.440		RD	$(D(Y))$ 0 $(Y) = 0 \sim 9$	104 ,144
	T4AB	(R4L7 ~ R4L4) (B) (T47 ~ T44) (B)	112 ,142		SD	(D(Y)) 1 (Y) = 0 ~ 9	106 ,144
		(R4L3 ~ R4L0) (A) (T43 ~ T40) (A)			SZD	$(D(Y)) = 0$ ? $(Y) = 0 \sim 7$	111 ,144
	Т4НАВ	(R4H7 ~ R4H4) (B) (R4H3 ~ R4H0) (A)	112 ,142		RCP	(C) 0	104 ,144
	TR1AB	(R17 ~ R14) (B)	129 ,142		SCP	(C) 1	106 ,144
		(R13 ~ R10) (A)			TAPU0	(A) (PU0)	119 ,144
Ø	TR3AB	(R37 ~ R34) (B) (R33 ~ R30) (A)	130 ,142		TPU0A	(PU0) (A)	128 ,144
イマ	T4R4L	(T47 ~ T44) (R4L7 ~ R4L4)	113 ,142		TAPU1	(A) (PU1)	119 ,144
タイマ操作命令	141(42	(T43 ~ T40) (R4L3 ~ R4L0)	110,142	入出	TPU1A	(PU1) (A)	128 ,144
命令	TLCA	(LC) (A)	127 ,142	入出力命令	TAK0	(A) (K0)	117 ,146
	SNZT1	V12=0:(T1F)=1?  スキップ後 (T1F) 0	109 ,144		TK0A	(K0) (A)	126 ,146
	ONIZTO		400 444		TAK1	(A) (K1)	117 ,146
	SNZT2	V13 = 0 : (T2F) = 1 ? スキップ後 (T2F) 0	109 ,144		TK1A	(K1) (A)	126 ,146
	SNZT3	   V20 = 0 : (T3F) = 1 ?   スキップ後 (T3F)	109 ,144		TAK2	(A) (K2)	117 ,146
	SNZT4	V23 = 0:(T4F) = 1 ?	110 ,144		TK2A	(K2) (A)	126 ,146
	3NZ14	スキップ後 (T4F)   0	110,144		TFR0A	(FR0) (A)	124 ,146
	SNZT5	V21 = 0: (T5F) = 1 ? スキップ後 (T5F) 0	110 ,144		TFR1A	(FR1) (A)	124 ,146
	IAP0	(A) (P0)	99 ,144		TFR2A	(FR2) (A)	124 ,146
	OP0A	(P0) (A)	101 ,144		TFR3A	(FR3) (A)	124 ,146
	IAP1	(A) (P1)	99 ,144	クロ	СМСК	セラミック共振回路選択	97 ,146
	OP1A			リッ	CRCK	RC発振回路選択	97 ,146
À		(P1) (A)	101 ,144	ク制御命令	TAMR	(A) (MR)	118 ,146
入出力命令	IAP2	(A) (P2)	99 ,144	令	TMRA	(MR) (A)	127 ,146
令	OP2A	(P2) (A)	102 ,144	L C	TAL1	(A) (L1)	118 ,146
	IAP3	(A) (P3)	99 ,144	D 制	TL1A	(L1) (A)	126 ,146
	OP3A	(P3) (A)	102 ,144	LCD制御命令	TL2A	(L2) (A)	127 ,146
	IAP4	(A) (P4)	100 ,144	₹			
	OP4A	(P4) (A)	102 ,144				

## 命令機能別索引(続き)

分類	能別祭5( 続き 命令記号	機能	掲載ページ	分類	命令記号	機能	掲載ページ
	TABSI	(B) (SI7 ~ SI4) (A) (SI3 ~ SI0)	115 ,146		NOP	(PC) (PC) + 1	101 ,148
	TOLAR		400 440		POF	時計動作モードへ遷移	103 ,148
シリ	TSIAB	(SI7 ~ SI4) (B) (SI3 ~ SI0) (A)	130 ,146		POF2	RAMバックアップモードへ遷移	103 ,148
ア ル I	SST	(SIOF) 0 シリアルI/Oスタート	110 ,146		EPOF	POF命令,POF2命令有効	98 ,148
/ 0 命令	SNZSI	V23 = 0:(SIOF) = 1 ?	109 ,146		SNZP	(P) = 1 ?	108 ,148
令		スキップ後 (SIOF) 0		その	WRST	(WDF1) = 1 ? スキップ後 (WDF1) 0	132 ,148
	TAJ1	(A) (J1)	117 ,146	の他	DWDT	  ウォッチドッグタイマ	98 ,148
	TJ1A	(J1) (A)	125 ,146			機能停止許可	
	TABAD	A/D変換モード時; (B) (AD9~AD6)	114 ,148		RBK*	TABP p命令実行時 P6 0	104 ,148
		(A) (AD5~AD2) コンパレータモード時; (B) (AD7~AD4) (A) (AD3~AD0)			SBK*	TABP p命令実行時 P6 1	106 ,148
	TALA	(A3 A2) (AD1 AD0) (A1 A0) 0	118 ,148		SVDE	パワーダウンモード時 電圧低下検出回路有効	110 ,148
	TADAB	(AD7 ~ AD4) (B) (AD3 ~ AD0) (A)	116 ,148				
A/D変換命令	ADST	(ADF) 0 A/D変換スタート	94 ,148				
冷	SNZAD	V22=0:(ADF)=1? スキップ後 (ADF) 0	108 ,148				
	TAQ1	(A) (Q1)	119 ,148				
	TQ1A	(Q1) (A)	129 ,148				
	TAQ2	(A) (Q2)	119 ,148				
	TQ2A	(Q2) (A)	129 ,148				
	TAQ3	(A) (Q3)	120 ,148				
	TQ3A	(Q3) (A)	129 ,148				

注 . M34524M8では、\*( RBK .SBK命令 )は使用できません。

# 「アルファベット順 機械語命令一覧

語数	サイクル数	フラグCY	スキップ条件			
1	1	_	オーバフロー = 0			
分類:演算命令	₹ 7					
詳細説明:レジスタAの内容にイミディエイトフィールドの値nを加え						
内容 加算	は変化しません。 『の結果、オーバ	。 `フロ <b>ー</b> するとその	のまま次の命令を実行し			
		×				
語数	サイクル数	フラグCY	スキップ条件			
1	1	<b>G</b>	-			
分類:A/D変換	命令					
		(ADF)をクリア(0)	し、A/D変換モード時( A			
		, ,				
章五类な	サイクル数	フラグCV	スキップ条件			
1	1	-	- -			
分類・演算命名	<u> </u>					
		 M(DP)の内容を加				
_						
			スキップ条件			
1	1	0/1	-			
			<u> </u>			
	1 分類	<ul> <li>1</li></ul>	<ul> <li>1 1 - ク類: 演算命令</li> <li>詳細説明: レジスタAの内容にイミディエイトす。その結果はレジスタAに格納された内容は変化しません。加算の結果、オーパフローするとそのす。オーパフローしなければ次の命令</li> <li>語数 サイクル数 フラグCY 1 1 - ク類: 本のを表します。オーパフローしなければ次の命令</li> <li>諸数 サイクル数 フラグCY 1 1 - ク類: 演算命令</li> <li>詳細説明: レジスタAの内容にM(DP)の内容を加スタAに格納されます。キャリフラグ(C</li> </ul>			

幾械語 <u>: D9</u>	nory)   語数	サイクル数	フラグCY	スキップ条件
機械語: D9	1	1	-	-
幾能:(A) (A) AND (M(DP))	分類:演算命令	<u> </u> ≩		
		ジスタAの内容とI ジスタAIに格納で		里積をとります。 その終
<b>B a</b> (Branch to address a)			×	
機械語: D9 D0 D0 D1 1 a6 a5 a4 a3 a2 a1 a0 2 1 8 a 16	語数 1	サイクル数 1	フラグ C Y ー	スキップ条件 -
機能:(PCL) a6~a0	   分類:ブランラ	 F命令		
1. OL) 40 40			同一ページのa番	地へブランチします。
	留意点:ブラン	ノチ先はこの命令	⋧の存在するペーシ	ブ内で指定してください
BL p,a (Branch Long to address a in page p) 機械語: D9 Do	語数	サイクル数	フラグCY	スキップ条件
幾械語: D9	2	2	-	-
1 p6 p5 a6 a5 a4 a3 a2 a1 a0 2 2 p +a a 16	分類:ブランラ		   pページのa番地/	\ブランチします。
機能:(PCH) p (PCL) a6~a0	─ │ │留意点:M345	24M8の場合 p =	= 0 ~ 63、M34524I	MCの場合 p = 0 ~ 95、
	M345	24EDの場合 p =	: 0~127です。	
BLA p (Branch Long to address (D)+(A) in page				
機械語 : D9 D0	語数 2	サイクル数 2	フラグCY	スキップ条件
0 0 0 0 0 1 0 0 0 0 2 0 1 0 16			-	
1 p6 p5 p4 0 0 p3 p2 p1 p0 2 2 p p p p 16		- ジ外ブランチ:		7DとレジスタAの内容で 、ブランチします。
幾能 :(PCн) р	─ │ │留章点:M345	24M8の場合 p =	: 0 ~ 63、M34524I	MCの場合 p = 0~95、
(PCL) (DR2 ~ DR0, A3 ~ A0)				·
(PCL) (DR2 ~ DR0, A3 ~ A0)		24EDの場合 p =		·

機械語: <u>D9</u>	語数	サイクル数	フラグCY	スキップ条件
	1	1	_	-
0 1 0 a6 a5 a4 a3 a2 a1 a0 2 1 a a 1				
機能:(SP) (SP) + 1	分類:サブル-	」 -チン呼び出しst	     	
(SK(SP)) (PC)	詳細説明:2ペ	ージのサブルー	チン呼び出し:2 <sup>.</sup>	ページのa番地のサブルー
(PCH) 2	ンを	呼び出します。		
(PCL) a6 ~ a0				
	留意点:2ペー	·ジから他のペー	・ジにわたって書	き込まれたサブルーチン
	も、そ	その先頭が2ペー	ジにあれば呼び	出すことができます。サ
	ルーチ	ーンネスティング	ば最大8レベルて	ごすので、スタックオーバ
	ならな	<b>いよう注意して</b>	こください。	
BML p,a (Branch and Mark Long to address a in	page p)		-	
機械語:D9 Do	語数	サイクル数	フラグCY	スキップ条件
0 0 1 1 0 p4 p3 p2 p1 p0 2 0 c p 16	2	2		-
16				
1 p6 p5 a6 a5 a4 a3 a2 a1 a0 2 p +p +a a 16	分類:サブル-	_ -チン呼び出しâ	令	
1 po po ao	詳細説明:サフ	ブルーチン呼び出	し:pページのa	番地のサブルーチンを呼
	出し	ます。		
幾能:(SP) (SP) + 1				
(SK(SP)) (PC)	留意点:M345	<mark>24M8の場</mark> 合 p =	0 ~ 63、M3452	4MCの場合 p = 0 ~ 95、
(РСн) р	M345	24EDの場合 p =	= 0 ~ 127です。	
(PCL) a6 ~ a0	サブル	レーチンネスティ	ングは最大8レベ	<b>ヾルですので、スタックオ</b>
	バにな	らないよう注意	ましてください。	
<b>BMLA p</b> (Branch and Mark Long to address (D)-	L(A) in page n	)		
機械語: D9 Do	語数	/ サイクル数	フラグCY	スキップ条件
0 0 0 0 1 1 0 0 0 0 0 0 0 1	2	2	-	-
1 p6 p5 p4 0 0 p3 p2 p1 p0 2 2 p p p p		- チン呼び出し命		
				ジスタDとレジスタAの内
		,	R1DR0A3A2A1A	0)2番地のサブルーチンを
幾能:(SP) (SP) + 1	び出	します。		
(SK(SP)) (PC)				
(РСн) р				4MCの場合 p = 0 ~ 95、
(PCL) (DR2 ~ DR0, A3 ~ A0)		24EDの場合 p =		\u
				<b>、ルですので、スタックオ</b>
	/\ [-7 <sub>6</sub>	らないよう注意	ましてくたさい。	
CLD (CLear port D)				
機械語: <u>D9</u>	語数	サイクル数	フラグCY	スキップ条件
0 0 0 0 0 1 0 0 0 1 0 0 1 1	1	1	-	-
幾能:(D) 1	分類:入出力部	) 令	1	
	詳細説明:ポー	- トDをすべてセ	!ット(1)します。	

CMA (CoMplement of Accumulator)  機械語: D9	語数	サイクル数	フラグCY	スキップ条件
0 0 0 0 1 1 1 0 0 2 0 1 C	1	1	-	-
幾能:(A) (A)	分類:演算命令	↓ ◆		
			1の補数をレジス?	タAに格納します。
CMCK (Clock select : ceraMic oscillation Clock)			6	
機械語: <u>D9</u>	語数	サイクル数	フラグCY	スキップ条件
1 0 1 0 0 1 1 0 1 0 <sub>2</sub> 2 9 A <sub>16</sub>	1	1	6	-
機能:セラミック発振回路選択	分類:その他			
	詳細説明:セラ		を選択し、オンチ	<del>・</del> ップオシレータを停 <sub>.</sub>
CRCK (Clock select : Rc oscillation Clock)				
	語数	サイクル数	フラグCY	スキップ条件
CRCK (Clock select : Rc oscillation ClocK) 機械語: D9	語数	サイクル数	フラグCY -	スキップ条件 -
幾械語: <u>D9</u>	1 分類:その他	1	-	-
機械語: D9	1 分類:その他	1	-	スキップ条件 - シレータを停止します
機械語: D9	1 分類:その他 詳細説明:RC	発振回路を選択	し、オンチップオ	- シレータを停止します
機械語: D9	1 分類:その他 詳細説明:RC	1 発振回路を選択 サイクル数	-	- シレータを停止します スキップ条件
機械語: D9	1 分類:その他 詳細説明:RC	1 発振回路を選択 サイクル数 1	し、オンチップオ	- シレータを停止します
### : D9	1 分類:その他 詳細説明:RC 語数 1 分類:RAMア	1 発振回路を選択 サイクル数 1 ドレス命令	・ し、オンチップオ フラグCY	- シレータを停止します スキップ条件

態に 習意点: DI命令 に行わ 語数	込み許可フラグ します。		スキップ条件 - の)し、割り込み発生禁止 行から1マシンサイクル
#細説明:割り 態に     態点: DI命令   に行わ   語数	込み許可フラグ します。 ∵による割り込み		
#細説明:割り 態に     態点: DI命令   に行わ   語数	込み許可フラグ します。 ∵による割り込み		
に行わ 語数		禁止は、DI命令実	行から1マシンサイクル
		W-	
1	サイクル数 1	フラグ C Y -	スキップ条件 -
 }類:その他			
語数 1	サイクル数 1	フラグ C Y -	スキップ条件 -
詳細説明:割り	)込み許可フラグ	 Î(INTE)をセット(1	)し、割り込み発生可能
		許可は、EI命令の	実行から1マシンサイク
語数	サイクル数	フラグCY	スキップ条件
1	1	-	-
		ると、直後のPOF	
	<ul><li>語数</li><li>1</li><li>調説</li><li>記書</li><li>記書</li><li>記書</li><li>記書</li><li>記書</li><li>記書</li><li>記書</li><li>のまま</li><li>のまま</li><li>のまま</li><li>のまま</li><li>のまま</li><li>のまま</li><li>のまま</li><li>のまま</li><li>のまま</li><li>のまま</li><li>のまま</li><li>のまま</li><li>のまま</li><li>のまま</li><li>のまま</li><li>のまま</li><li>のまま</li><li>のまま</li><li>のまま</li><li>のまま</li><li>のまま</li><li>のまま</li><li>のまま</li><li>のまま</li><li>のまま</li><li>のまま</li><li>のまま</li><li>のまま</li><li>のまま</li><li>のまま</li><li>のまま</li><li>のまま</li><li>のまま</li><li>のまま</li><li>のまま</li><li>のまま</li><li>のまま</li><li>のまま</li><li>のまま</li><li>のまま</li><li>のまま</li><li>のまま</li><li>のまま</li><li>のまま</li><li>のまま</li><li>のまま</li><li>のまま</li><li>のまま</li><li>のまま</li><li>のまま</li><li>のまま</li><li>のまま</li><li>のまま</li><li>のまま</li><li>のまま</li><li>のまま</li><li>のまま</li><li>のまま</li><li>のまま</li><li>のまま</li><li>のまま</li><li>のまま</li><li>のまま</li><li>のまま</li><li>のまま</li><li>のまま</li><li>のまま</li><li>のまま</li><li>のまま</li><li>のまま</li><li>のまま</li><li>のまま</li><li>のまま</li><li>のまま</li><li>のまま</li><li>のまま</li><li>のまま</li><li>のまま</li><li>のまま</li><li>のまま</li><li>のまま</li><li>のまま</li><li>のまま</li><li>のまま</li><li>のまま</li><li>のまま</li><li>のまま</li><li>のまま</li><li>のまま</li><li>のまま</li><li>のまま</li><li>のまま</li><li>のまま</li><li>のまま</li><li>のまま</li><li>のまま</li><li>のまま</li><li>のまま</li><li>のまま</li><li>のまま</li><li>のまま</li><li>のまま</li><li>のまま</li><li>のまま</li><li>のまま</li><li>のまま</li><li>のまま</li><li>のまま</li><li>のまま</li><li>のまま</li><li>のまま</li><li>のまま</li><li>のまま</li><li>のまま</li><li>のまま</li><li>のまま</li><li>のまま</li><li>のまま</li><li>のまま</li><li>のまま</li><li>のまま</li><li>のまま</li><li>のまま</li><li>のまま</li><li>のまま</li><li>のまま</li><li>のまま</li><li>のまま</li><li>のまま</li><li>のまま</li><li>のまま</li><li>のまま</li><li>のまま</li><li>のまま</li><li>のまま</li><li>のまま</li><li>のまま</li><li>のまま</li><li>のまま</li><li>のまま</li><li>のまま</li><li>のまま</li><li>のまま</li><li>のまま</li><li>のまま</li><li>のまま</li><li>のまま</li><li>のまま</li><li>のまま</li><li>のまま</li><li>のまま</li><li>のまま</li><li>のまま</li><li>のまま</li><li>のまま</li><li>のまま</li><li>のまま</li><li>のまま</li><li>のまま</li><li>のまま</li><li>のまま<td>語数       サイクル数         1       1         類:割り込み制御命令         細説明:割り込み許可フラグ態にします。         意点:EI命令による割り込み後に行われます。         請数       サイクル数         1       1         類:その他</td><td>1 1 - 類:割り込み制御命令 細説明:割り込み許可フラグ(INTE)をセット(1態にします。 意点:EI命令による割り込み許可は、EI命令の後に行われます。    語数</td></li></ul>	語数       サイクル数         1       1         類:割り込み制御命令         細説明:割り込み許可フラグ態にします。         意点:EI命令による割り込み後に行われます。         請数       サイクル数         1       1         類:その他	1 1 - 類:割り込み制御命令 細説明:割り込み許可フラグ(INTE)をセット(1態にします。 意点:EI命令による割り込み許可は、EI命令の後に行われます。    語数

AP0 (Input Accumulator from port P0)	27.90	11 22 107		
機械語;D9 D0	<u>語数</u> 1	サイクル数 1	フラグCY	スキップ条件
1 0 0 1 1 0 0 0 0 0 0 2 2 6 0 16	'	'	-	-
幾能:(A) (P0)	分類:入出力部	 命令		
			レジスタAへ転i	送します。
AP1 (Input Accumulator from port P1)			*	
機械語; <u>D9</u>	語数	サイクル数	フラグCY	スキップ条件
1 0 0 1 1 0 0 0 0 1 2 2 6 1 16	1	1		-
機能 、/A) (D4)	分類:入出力部	 		
幾能:(A) (P1)			レジスタAへ転i	 关します。
	A 1 11-14-15 15 15 15 15 15 15 15 15 15 15 15 15 1		12.	
	100			
IAP2 (Input Accumulator from port P2)				
機械語 : D9	語数	サイクル数	フラグCY	スキップ条件
1 0 0 1 1 0 0 0 1 0 2 2 6 2 16		1	-	-
機能 :(A) (P2)	分類:入出力			
	詳細説明:ボ・ 	ートP2の入力を、	レジスタAへ転i	送します。
IAP3 (Input Accumulator from port P3)	.=.			0.5-111
機械語:D9 Do	語数	サイクル数	フラグCY	スキップ条件
1 0 0 1 1 0 0 0 1 1 1 2 2 6 3 16	1	1	-	-
機能:(A) (P3)	分類:入出力部			
			レジスタAへ転i	 送します。
		,		-

機械語:D9	語数	サイクル数	フラグCY	スキップ条件		
1 0 0 1 1 0 0 1 0 0 2 2 6 4 16	1	1	-	-		
幾能:(A) (P4)	   分類:入出力部	 				
			レジスタAへ転送	します。		
NY (INcrement register Y)			*			
幾械語: <u>D9</u>	語数	サイクル数	フラグCY	スキップ条件		
0 0 0 0 0 1 0 0 1 1 2 0 1 3	1	1		(Y) = 0		
幾能:(Y) (Y) + 1	分類:RAMア	ドレス命令				
	詳細説明:レシ	ブスタYの内容を	+1します。その	D結果、レジスタYの内容		
		であれば、次の命 次の命令を実行		ます。" 0 '以外ならば、そ		
<b>A</b> = (1 - 1 - 1 - 1 - 1 - 1 - 1 - 1 - 1 - 1						
A n (Load n in Accumulator)	語数	サイクル数	フラグCY	スキップ条件		
機械語: D9	1	1	-	連続記述		
幾能:(A) n n = 0 ~ 15	分類:演算命令	<u> </u> 				
	詳細説明:イミディエイトフィールドの値nをレジスタAにロードします					
	LAc	∂令を連続記述し		、最初に実行したLA命令		
		、以下に連続記	W. C.1 N.C.LA pp ₹	はスキックされまり。		
<b>_XY x,y</b> (Load register X and Y with x and y)	除き					
後械語: D9 Do	除き	サイクル数	立ったC Y	スキップ条件		
LXY x,y (Load register X and Y with x and y) 機械語: D9	除き	サイクル数 1				

Bertal Bertal Book Do	語数	サイクル数	フラグCY	スキップ条件
0 0 0 1 0 0 1 0 21 20 2 0 4 8 12	1	1	-	-
能能:(Z) z z = 0~3	   分類:RAMア	⊥ ドレス命令		
			・ ールドの値zをレ	ジスタZヘロードしま
OP (No OPeration)			-	
	語数	サイクル数	フラグCY	スキップ条件
0 0 0 0 0 0 0 0 0 0 2	1	1		-
能:(PC) (PC) + 1	分類:その他			
		-オペレーション	/:プログラムカウ	フンタの値を+1します
	は変	化しません。		
POA (Output port P0 from Accumulator)	*T.WL			
#械語:D9	語数 1	サイクル数 1	フラグ C Y -	スキップ条件 -
機能:(P0) (A)	分類:入出力が 詳細説明:レジ		、ポートP0へ出力	]します。
PP1A (Output port P1 from Accumulator) 機械語: D9	<b>語数</b>	サイクル数 1	フラグCY -	スキップ条件
能:(P1) (A)	分類:入出力部		••	
	詳細説明:レ	ジスタAの内容を	、ポートP1へ出力	<b>]します。</b>

語数	サイクル数	フラグCY	スキップ条件		
1	1	-	-		
   分類:入出力命	   				
		、ポートP2へ出力	1します。		
		*			
		フラグCY	スキップ条件		
		G	-		
詳細説明:レシ	/スタAの内容を	、ボートP3へ出力	<b>)します。</b>		
語数	サイクル数	フラグCY	スキップ条件		
1	1	-	-		
分類:入出力命令					
詳細説明:レシ	ブスタAの内容を	、ポートP4へ出力	1します。		
y)					
語数	サイクル数	フラグCY	スキップ条件		
1	1	-	-		
詳細説明:レシ	ブスタAの内容とN		里和をとります。 <i>そ0</i>		
	1 分類: 入明 語数 1 分類: 説明 おり が対理: 説明 おり が対理: 説明 おり が対理: 説明 が対理: 記述 が対理: 記述 が対述 が対述 が対述 が対述 が対述 が対述 が対述 が対		1		

POF (Power OFf1)					
幾械語 : D9 Do Do	語数	サイクル数	フラグCY	スキップ条件	
0 0 0 0 0 0 0 1 0 2 16	1	1	-	-	
幾能:時計動作モードへ遷移	分類:その他				
	詳細説明:EPOF命令実行直後にPOF命令を実行すると、本製品は時計重				
	モー	ドになります。			
				iされていない場合、この	
	令はN	IOP命令と等価と	こなります。		
POF2 (Power OFf2)					
<b>幾械語:<u>D9</u></b>	語数	サイクル数	フラグCY	スキップ条件	
	1	1		-	
16		_			
後能:RAMバックアップモードへ遷移	分類:その他				
	詳細説明:EP	OF命令実行直後	とにPOF2命令を写	実行すると、本製品はR	
	バッ	クアップモード	になります。		
	留意点:この命	令の実行直前に	EPOF命令が実行	fされていない場合、こ(	
	令はN	IOP命令と等価と	こなります。		
	4				
RAR (Rotate Accumulator Right)					
機械語:D9 Do	語数	サイクル数	フラグCY	スキップ条件	
0 0 0 0 0 1 1 1 0 1 2 0 1 D 16	1	1	0/1	-	
2 116					
獎能:, CY A3A2A1A0 ¬	分類:演算命令	↓ •			
TO TOTAL TITLE	詳細説明:キャリフラグ(CY)を含め、レジスタAの内容を右へ1ビットロ				
	テーションします。				
RB j (Reset Bit)	•				
後械語: <u>D9                                   </u>	語数	サイクル数	フラグCY	 スキップ条件	
$ \begin{bmatrix} 0 & 0 & 0 & 1 & 0 & 0 & 1 & 1 & j & j \\ 0 & 0 & 0 & 1 & 0 & 0 & 1 & 1 & j & j \\ \end{bmatrix}_{2} \begin{bmatrix} 0 & 4 & C \\ +j \\ \end{bmatrix}_{16} $	1	1	-	-	
0 0 0 1 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1					
後能:(Mj(DP)) 0 j = 0~3	   分類:ビット排	 			
665 · (1111](D1 // 0 ) = 0 3	詳細説明: M(DP)の第jビット(イミディエイトフィールドの値jで指定され				
	詳細説明・M(DF)の第1と9代イミアイエイドフィールドの値[C指定され ビット)の内容をクリア(0)します。				
		י איז אינייע ו	, , (u, U & y ,		

RBK (Reset BanK flag)						
幾械語:D9 Do	語数	サイクル数	フラグCY	スキップ条件		
0 0 0 1 0 0 0 0 0 0 2 0 4 0	1	1	-	-		
機能 :TABP p命令実行時 P6 0	分類:その他		1			
				領域を0~63ページに設		
	しま	す。この命令は	TABP p命令に対し	してのみ有効です。		
	留意点:M34524M8では、この命令は使用できません。					
RC (Reset Carry flag)			W			
機械語: D9 Do	語数	サイクル数	フラグCY	 スキップ条件		
0 0 0 0 0 0 1 1 0 2 0 0 6 16	1	1	0	-		
機能:(CY) 0	分類:演算命令	<u> </u>				
			<u>-</u> クリア(0)します	5		
RCP (Reset Port C)	AT 164					
機械語:D9 D0 1 0 0 1 1 0 0 2 2 8 C 16	語数 1	サイクル数 1	フラグ C Y -	スキップ条件 -		
機能:(C) 0	   分類:入出力記					
成 日		<u>"≺</u> - トCをクリア(0	)します。			
RD (Reset port D specified by register Y)						
幾械語:D9 D0	語数	サイクル数	フラグCY	スキップ条件		
0 0 0 0 0 1 0 1 0 2 0 1 4	1	1	-	-		
幾能:(D(Y)) 0 ,(Y) = 0 ~ 9	分類:入出力部					
	詳細説明:ポー	- トロのレジスタ	Yの内容で指定され	<b>ぃたポートをクリア(0)し</b>		

RT (ReTurn from subroutine)				
€械語:D9 Do	語数	サイクル数	フラグCY	スキップ条件
0 0 0 1 0 0 1 0 0 1 0 0 2	1	2	-	-
能:(PC) (SK(SP))	分類:リターン	プログラス	L	
(SP) (SP) - 1	詳細説明:サフ	ブルーチンから、	このサブルーチン	ンを呼んだルーチンに♬
	ます	•		
			D. C.	
TI (ReTurn from Interrupt)			X	
€械語:D9 Do	語数	サイクル数	フラグCY	スキップ条件
$\begin{bmatrix} 0 & 0 & 0 & 1 & 0 & 0 & 0 & 1 & 1 & 0 \end{bmatrix}_{2} \begin{bmatrix} 0 & 4 & 6 \end{bmatrix}_{16}$	1	1	. 1	-
	() WT			
能:(PC) (SK(SP))	分類:リターン			
(SP) (SP) - 1				ーチンに戻ります。デ·
				リフラグ(CY)、スキッ:
				OPステータス、レジ)
	A	レンスタBの合作	2を割り込み且削り	の状態に復帰させます。
70 (7 7 10 10 10 10 10 10 10 10 10 10 10 10 10				
RTS (ReTurn from subroutine and Skip)	語数	サイクル数	フラグCY	スキップ条件
機械語: D9 Do	1	2	-	 無条件スキップ
0 0 0 1 0 0 0 1 0 1 2 0 4 5	'			無水ロスモブブ
k台に・/DC) /CK/CD//	◇粉・Ⅱねーヽ	·/	•	
	分類:リターン		このサブルーチン	を呼んだ!!チンに良!
機能:(PC) (SK(SP)) (SP) (SP) - 1	詳細説明:サフ	ブルーチンから、		を呼んだルーチンに戻り
, , , , , , , , , , , , , , , , , , , ,	詳細説明:サフ	ブルーチンから、	このサブルーチン スキップします。	を呼んだルーチンに戻り
. , , , , , , , , , , , , , , , , , , ,	詳細説明:サフ	ブルーチンから、		を呼んだルーチンに戻り
. , , , , , , , , , , , , , , , , , , ,	詳細説明:サフ	ブルーチンから、		を呼んだルーチンに戻り
. , , , , , , , , , , , , , , , , , , ,	詳細説明:サフ	ブルーチンから、		を呼んだルーチンに戻
1 1 1 1 1	詳細説明:サフ	ブルーチンから、		を呼んだルーチンに戻
	詳細説明:サフ	ブルーチンから、		を呼んだルーチンに戻り
(SP) (SP) - 1	詳細説明:サフ	ブルーチンから、		を呼んだルーチンに戻
(SP) (SP) - 1  SB j (Set Bit)	詳細説明:サラ	プルーチンから、 か命令を無条件に	スキップします。	
(SP) (SP) - 1  (SB j (Set Bit)  養械語: D9 D0	詳細説明:サラ	プルーチンから、 命令を無条件に サイクル数		を呼んだルーチンに戻 スキップ条件 -
(SP) (SP) - 1	詳細説明:サラ	プルーチンから、 か命令を無条件に	スキップします。	
(SP) (SP) - 1  (SP) (SP) - 1  (SP) (SP) - 1  (SP) (SP) - 1	詳細説明:サラ 次の 語数 1	プルーチンから、 命令を無条件に サイクル数 1	スキップします。	
(SP) (SP) - 1  (SB j (Set Bit)  (Sometimes of the second state of	詳細説明:サフ 次の 語数 1 分類:ピット	プルーチンから、 命令を無条件に サイクル数 1 操作命令	スキップします。 フラグCY -	スキップ条件 -
(SP) (SP) - 1  (SB j (Set Bit)  (Sometimes of the second state of	詳細説明:サフ 次の 語数 1 分類:ピット 詳細説明:M(E	プルーチンから、 命令を無条件に サイクル数 1	スキップします。 フラグ C Y - イミディエイトフ	
(SP) (SP) - 1  (SP) (SP) - 1  (SP) (SP) - 1  (SP) (SP) - 1	詳細説明:サフ 次の 語数 1 分類:ピット 詳細説明:M(E	プルーチンから、 命令を無条件に サイクル数 1 操作命令	スキップします。 フラグ C Y - イミディエイトフ	スキップ条件 -
(SP) (SP) - 1  (SB j (Set Bit)  (	詳細説明:サフ 次の 語数 1 分類:ピット 詳細説明:M(E	プルーチンから、 命令を無条件に サイクル数 1	スキップします。 フラグ C Y - イミディエイトフ	スキップ条件 -
(SP) (SP) - 1  (SB j (Set Bit)  (Sometimes of the second state of	詳細説明:サフ 次の 語数 1 分類:ピット 詳細説明:M(E	プルーチンから、 命令を無条件に サイクル数 1	スキップします。 フラグ C Y - イミディエイトフ	スキップ条件 -
(SP) (SP) - 1  (SB j (Set Bit)  (	詳細説明:サフ 次の 語数 1 分類:ピット 詳細説明:M(E	プルーチンから、 命令を無条件に サイクル数 1	スキップします。 フラグ C Y - イミディエイトフ	スキップ条件 -
(SP) (SP) - 1  (SB j (Set Bit)  (Sometimes of the second state of	詳細説明:サフ 次の 語数 1 分類:ピット 詳細説明:M(E	プルーチンから、 命令を無条件に サイクル数 1	スキップします。 フラグ C Y - イミディエイトフ	スキップ条件 -

SBK (Set BanK flag)					
機械語: D9 Do	語数	サイクル数	フラグCY	スキップ条件	
0 0 0 1 0 0 0 0 0 1 0 4 1	1	1	-	-	
機能 :TABP p命令実行時 P6 1	分類:その他	1			
				7領域を64~127ページに記	
	足し	ます。この命令	はTABP p命令に	対してのみ有効です。	
	留意点:M345	24M8では. <i>この</i>	)命令は使用でき	ません。	
				は64~95ページになりま	
	す。				
SC (Set Carry flag)					
機械語: D9	語数	サイクル数	フラグCY	スキップ条件	
0 0 0 0 0 0 1 1 1 1 2	1	1	1	-	
機能:(CY) 1	分類:演算命	\$			
	詳細説明:キ	ャリフラグ(CY)で	をセット(1)します	<b>t</b> .	
	2				
SCP (Set Port C)					
機械語: D9 D0	語数	サイクル数	フラグCY	スキップ条件	
1 0 1 0 0 0 1 1 0 1 2 8 D	1	1	-	-	
機能 :(C) 1		 命令			
		- トCをセット(1	)します。		
SD (Set port D specified by register Y)					
機械語: D9 Do	語数	サイクル数	フラグCY	スキップ条件	
0 0 0 0 0 1 0 1 0 1 5	1	1	-	-	
機能:(D(Y)) 1 ,(Y) = 0 ~ 9	分類:入出力:				
	詳細説明:ポートDのレジスタYの内容で指定されたポートをセット(1)し				
	す。				

<b>SEA n</b> (Skip Equal, Accumulator with immediate		T		1
雙械語:D9	語数	サイクル数	フラグ C Y	スキップ条件
0 0 0 0 1 0 0 1 0 1 2 0 2 5	2	2	-	(A) = n
0 0 0 1 1 1 1 n n n n 2 0 7 n 16	分類:比較命令		ı	•
	詳細説明:レシ	バスタAの内容と	イミディエイト	フィールドの値nとが等し
機能:(A) = n ?		、次の命令をス: を実行します。	<b>キップします。</b> ∮	<b>異なる場合は、そのまま</b> 次
<b>SEAM</b> (Skip Equal, Accumulator with Memory)			×	
幾械語: D9 Do	語数	サイクル数	フラグCY	スキップ条件
0 0 0 0 1 0 0 1 1 0 2 0 2 6	1	1		(A) = (M(DP))
幾能:(A) = (M(DP)) ?	分類:比較命令	7		<u> </u>
	詳細説明:レシ	バスタAの内容と	M(DP)の内容とた	が等しければ、次の命令を
	3			
• •		<del> </del>	フラグC Y	スキップ条件
` .	rupt 0 reques 語数 1	t flag) サイクル数 1	フラグ C Y -	スキップ条件 V10 = 0 : (EXF0) = 1
械語: D9	語数	サイクル数 1	フラグ C Y -	
械語: D9	語数 1 分類:割り込み 詳細説明:割り	サイクル数 1 1 +制御命令 込み制御レジス	- タV1のビット0(	V10 = 0 : (EXF0) = 1 V10)の内容が 0 'のときは
機語: D9 D0 D0 0 0 1 1 1 1 0 0 0 2 0 3 8 16	語数 1 分類:割り込み 詳細説明:割り 外部	サイクル数 1 計御命令 込み制御レジス 0割り込み要求:	- タV1のビット0( <sup>7</sup> ラグ(EXF0)が	V10 = 0 : (EXF0) = 1 V10)の内容が 0 'のときは 1 'であれば、次の命令を
接械語: D9 D0 D0 0 0 1 1 1 1 0 0 0 2 0 3 8 16 後能: V10 = 0: (EXF0) = 1? スキップ後、(EXF0) 0	語数 1 分類:割り込み 詳細説明:割り 外部 キッ	サイクル数 1 計御命令 込み制御レジス 0割り込み要求こ プし、その後フ	- タV1のビット0( <sup>7</sup> ラグ(EXF0)が ラグEXF0をクリ	V10 = 0 : (EXF0) = 1 V10)の内容が 0 'のときは 1 "であれば、次の命令を
機械語: D9 D0 D0 0 0 1 1 1 1 0 0 0 2 0 3 8 16 数能: V10 = 0: (EXF0) = 1? スキップ後、(EXF0) 0	語数 1 分類:割り込み 詳細説明:割り 外部 キッ その	サイクル数 1 計御命令 込み制御レジス 0割り込み要求こ プし、その後フ まま次の命令を	- タV1のビット0( クラグ(EXF0)が ラグEXF0をクリ 実行します。	V10 = 0 : (EXF0) = 1  V10)の内容が 0 'のときは 1 "であれば、次の命令を Jア(0)します。" 0 'ならは
機械語: D9 D0 D0 0 0 1 1 1 1 0 0 0 2 0 3 8 16 数能: V10 = 0: (EXF0) = 1? スキップ後、(EXF0) 0	語数 1 分類:割り込み 詳細説明:割り 外部 キッ その 割り	サイクル数 1 計御命令 込み制御レジス 0割り込み要求こ プし、その後フ まま次の命令を	- タV1のビット0( クラグ(EXF0)が ラグEXF0をクリ 実行します。 タV1のビット0(V	V10 = 0 : (EXF0) = 1  V10)の内容が 0 'のときは 1 'であれば、次の命令を Jア(0)します。" 0 'ならば  V10)の内容が 1 'のときは
0 0 0 0 1 1 1 0 0 0 2 0 3 8 16 酸能: V10 = 0: (EXF0) = 1? スキップ後、(EXF0) 0	語数 1 分類:割り込み 詳細説明:割り 外部 キッ その 割り この	サイクル数 1 1 2制御命令 1込み制御レジス 0割り込み要求フ プし、その後フ まま次の命令を 込み制御レジス 命令はNOP命令	- タV1のビット0( クラグ(EXF0)が ラグEXF0をクリ 実行します。 タV1のビット0(V	V10 = 0 : (EXF0) = 1  V10)の内容が 0 'のときは 1 'であれば、次の命令を Jア(0)します。" 0 'ならば  V10)の内容が 1 'のときは
接械語: D9	語数 1 分類:割り込み 詳細説明:割り 外部 キッ その 割り この	サイクル数 1 1 2制御命令 1込み制御レジス 0割り込み要求フ プし、その後フ まま次の命令を 込み制御レジス 命令はNOP命令	- タV1のビット0( クラグ(EXF0)が ラグEXF0をクリ 実行します。 タV1のビット0(V	V10 = 0 : (EXF0) = 1  V10)の内容が 0 'のときは 1 'であれば、次の命令を Jア(0)します。" 0 'ならば  V10)の内容が 1 'のときは
接械語: D9 D0 D0 0 0 1 1 1 1 0 0 0 2 0 3 8 16 2 2 2 2 2 2 2 2 2 2 2 2 2 2 2 2 2 2	語数 1 分類:割り込み 詳細説明:割り 外部 キッ その 割り この	サイクル数 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1	- タV1のビット0( クラグ(EXF0)が ラグEXF0をクリ 実行します。 タV1のビット0(\ と等価となりま	V10 = 0 : (EXF0) = 1 V10)の内容が 0 'のときは 1 "であれば、次の命令を Jア(0)します。" 0 'ならば V10)の内容が 1 'のときは す。
Ref	語数 1 分類:割り込み 詳細説明:割り 外部 キッ その 割り この	サイクル数 1 1 対制御命令 (込み制御レジス 0割り込み要求フ プし、その令を 込み制御レジス 命令はNOP命令 t flag) サイクル数 1	- タV1のビット0( クラグ(EXF0)が ラグEXF0をクリ 実行します。 タV1のビット0(\ と等価となりま	V10 = 0: (EXF0) = 1  V10)の内容が 0 'のときは 1 "であれば、次の命令を Jア(0)します。" 0 'ならは  V10)の内容が 1 'のときは す。
様械語: D9	語数 1 分類:割り込み 詳細説明:割り 外部 キッの 割り この rupt 1 request 語数 1 分類:割り込み 詳細説明:割り	サイクル数 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1	タV1のビット0( フラグ(EXF0)が ラグEXF0をクリ 実行します。 タV1のビット0(V と等価となりま	V10 = 0: (EXF0) = 1  V10)の内容が 0 'のときは 1 "であれば、次の命令を Jア(0)します。" 0 'ならは  V10)の内容が 1 'のときは す。  スキップ条件  V11 = 0: (EXF1) = 1
機械語: D9	語数 1 分類:割り込み 詳細説明:割り 外でである。 かりである。 おりでである。 おりでである。 おりでである。 おりでである。 おりである。 はいいでは、 はいいでは、 はいでは、 は、 は、 は、 は、 は、 は、 は、 は、 は、 は、 は、 は、 は	サイクル数 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1	タV1のビット0( フラグ(EXF0)が ラグEXF0をクリ 実行します。 タV1のビット0(\ と等価となりま フラグ C Y - タV1のビット1(' フラグ(EXF1)が	V10 = 0: (EXF0) = 1  V10)の内容が 0 'のときは 1 "であれば、次の命令を Jア(0)します。" 0 'ならは  V10)の内容が 1 'のときは す。  スキップ条件  V11 = 0: (EXF1) = 1
様械語: D9	語数 1 分類:割り込み 詳細説明:外ッ そ割の コ の コ か類:割り込み 詳細説明:外ッ キッ	サイクル数 1 1 1 1 1 1 1 1 1 1 1 1 1	- タV1のビット0( クラグ(EXF0)が ラグEXF0をクリ 実行します。 タV1のビット0(\ と等価となりま フラグC Y タV1のビット1(' クラグ(EXF1)が ラグEXF1をクリ	V10 = 0: (EXF0) = 1  V10)の内容が 0 'のときは 1 "であれば、次の命令を Jア(0)します。" 0 'ならは  V10)の内容が 1 'のときは す。  スキップ条件  V11 = 0: (EXF1) = 1
機械語: D9 D0	語数 1 分類:割り込み 詳細説明:外キマの まこの rupt 1 request 1 分類:割り込み 詳細説明:割り 外キマの まった。	サイクル数 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1	タV1のビット0( フラグ(EXF0)が ラグEXF0をクリ 実行します。 タV1のビット0(\ と等価となりま フラグ C Y タV1のビット1(' フラグ(EXF1)が ラグ(EXF1)が ラグEXF1をクリ 実行します。	V10 = 0: (EXF0) = 1  V10)の内容が 0 'のときは 1 "であれば、次の命令を Jア(0)します。" 0 'ならは  V10)の内容が 1 'のときは す。  スキップ条件  V11 = 0: (EXF1) = 1

<b>SNZAD</b> (Skip if Non Zero condition of A/D conve					
機械語: <u>D9 D0</u>	語数	サイクル数	フラグCY	スキップ条件	
1 0 1 0 0 0 1 1 1 2 2 8 7 16	1	1	-	V22 = 0 : (ADF) = 1	
機能:V22 = 0:(ADF) = 1 ?	分類:A/D変換	L !命令			
スキップ後、(ADF) 0	詳細説明:割り	)込み制御レジス	タV2のビット2(	V22)の内容が 0 'のときに	
V22 = 1 : SNZAD = NOP				れば、次の命令をスキッ	
V22 11 61 21 13 11 61				ます。" 0 "ならば、そのま	
		命令を実行しま		x > 0 ' x > 1x' C 0 > 0	
				√22)の内容が" 1 "のときに	
		命令はNOP命令			
SNZIO (Skip if Non Zero condition of external Inte	rrupt 0 input p	oin)	-		
機械語: <u>D9</u>	語数	サイクル数	フラグCY	スキップ条件	
0 0 0 0 1 1 1 0 1 0 2 0 3 A	1	1	-	I12 = 1 : (INT0) = "H	
16				I12 = 0 : (INT0) = " L	
能:I12 = 1:(INT0) = " H "?	分類:割り込み	→制御命令		· · ·	
I12 = 0 : (INT0) = " L " ?			タ11のビット20		
112 - 0 . (11410) - L :				の命令をスキップしま?	
		いい いい いい いい いい いい いい いい いい いい いい いっ しい しい しい しい もい もい もい もい もい もい もい もい もい もい もい もい もい			
			,	112  の内容が 0 "のとき	
	INT0端子のレベルが' L'であれば次の命令をスキップします				
	" H "	ならば、そのまる	ま次の命令を実行	うします。	
<b>iNZI1</b> (Skip if Non Zero condition of external Inte 養械語 : D <sub>9</sub>	<mark>rrupt 1 input p</mark>   語数	oin)  サイクル数	フラグCY	スキップ条件	
0 0 0 0 1 1 1 0 1 1 0 0 3 B	1	1	-	I22 = 1 : (INT1) = " H	
16				I22 = 0 : (INT1) = " L	
能:I22 = 1:(INT1) = " H " ?	分類:割り込み	制御命令			
I22 = 0 : (INT1) = " L " ?	詳細説明:割り	込み制御レジス	、タI2のビット2(	  22  の内容が 1 "のときに	
	INT1	端子のレベルか	" H "であれば次	の命令をスキップします	
	"L"ならば、そのまま次の命令を実行します。				
	割り込み制御レジスタ12のビット2(122)の内容が 0 "のときに				
	INT1端子のレベルが L "であれば次の命令をスキップします				
		端子のレベルが	**!"であわば次	の命今をスキップしまる	
	INT1				
	INT1	端子のレベルか ならば、そのまま			
	INT1				
SNZP (Skip if Non Zero condition of Power down	INT1 " H "				
, .	INT1 " H "				
, .	INT1 "H" flag)	ならば、そのまま	<b>ま次の命令を実</b> 行	<b>īします。</b>	
機械語: D9 D0 D0 0 0 0 0 1 1 2 0 0 3 16	INT1 " H "为 flag) 	ならば、そのまま サイクル数	<b>ま次の命令を実</b> 行	うします。 スキップ条件	
機械語: D9 D0 D0 0 0 0 0 1 1 2 0 0 3 16	INT1 " H "が flag) 語数 1 分類:その他	ならば、そのまま サイクル数 1	t 次の命令を実行 フラグ C Y -	テします。 スキップ条件 (P) = 1	
	INT1 "H"が flag) 語数 1 分類:その他 詳細説明:パワ	サイクル数 1 ローダウンフラグ	t 次の命令を実行 フラグ C Y - (P)の内容が 1 "で	示します。 スキップ条件 (P) = 1 であれば、次の命令をス≐	
機械語: D9 D0 D0 0 0 0 0 1 1 2 0 0 3 16	INT1 " H "が	サイクル数 1 1ーダウンフラグ ます。" 0 "ならに	t次の命令を実行 フラグCY - (P)の内容が 1 **で ば、そのまま次の	示します。 スキップ条件 (P) = 1 であれば、次の命令をス=	
機械語: D9 D0 D0 D0 D D0 D0 D0 D0 D0 D0 D0 D0 D0 D	INT1 " H "が	サイクル数 1 ローダウンフラグ	t次の命令を実行 フラグCY - (P)の内容が 1 **で ば、そのまま次の	テします。 スキップ条件 (P) = 1	
機械語: D9 D0 D0 0 0 0 0 1 1 2 0 0 3 16	INT1 " H "が	サイクル数 1 1ーダウンフラグ ます。" 0 "ならに	t次の命令を実行 フラグCY - (P)の内容が 1 **で ば、そのまま次の	示します。 スキップ条件 (P) = 1 であれば、次の命令をス=	
機械語: D9 D0 D0 0 0 0 0 1 1 2 0 0 3 16	INT1 " H "が	サイクル数 1 1ーダウンフラグ ます。" 0 "ならに	t次の命令を実行 フラグCY - (P)の内容が 1 **で ば、そのまま次の	示します。 スキップ条件 (P) = 1 であれば、次の命令をス=	
機械語: D9 D0 D0 0 0 0 0 1 1 2 0 0 3 16	INT1 " H "が	サイクル数 1 1ーダウンフラグ ます。" 0 "ならに	t次の命令を実行 フラグCY - (P)の内容が 1 **で ば、そのまま次の	示します。 スキップ条件 (P) = 1 であれば、次の命令をス=	
機械語: D9 D0 D0 0 0 0 0 1 1 2 0 0 3 16	INT1 " H "が	サイクル数 1 1ーダウンフラグ ます。" 0 "ならに	t次の命令を実行 フラグCY - (P)の内容が 1 **で ば、そのまま次の	示します。 スキップ条件 (P) = 1 であれば、次の命令をス=	

NZSI (Skip if Non Zero condition of Serial I/o int	errupt reques	t flag)		
· · · · · · · · · · · · · · · · · · ·	語数	サイクル数	フラグCY	スキップ条件
1 0 1 0 0 0 1 0 0 0 2 2 8 8 16	1	1	-	V23 = 0 : (SIOF) = 1
態能:V23 = 0:(SIOF) = 1?	分類:シリアル	│ /I/O命令		
スキップ後、(SIOF) 0			タV2のビット3(\	/23)の内容が 0 "のときに
V23 = 1 : SNZSI = NOP				- ト)が 1 "であれば、次の命
V20 = 1 . C(V20) = 1101				クリア(0)します。" 0 "c
	1		タを実行します。	` ,
				/23)の内容が 1 "のときに
			ンV2のピット3(V と等価となりま <sup>っ</sup>	
<b>ENZT1</b> (Skip if Non Zero condition of Timer 1 into	errupt request	flag)	*	
幾械語 <u>: D9</u>	語数	サイクル数	フラグCY	スキップ条件
1 0 1 0 0 0 0 0 0 0 0 2 2 8 0 16	1	1		V12 = 0 : (T1F) = 1
幾能:V12 = 0:(T1F) = 1 ?	   分類:タイマ排	操作命令		
スキップ後、(T1F) 0			タV1のビット2(\	V12)の内容が" 0 "のときⅠ
V12 = 1 : SNZT1 = NOP				1 "であれば、次の命令
V 12 = 1 : ONE 11 = 1101				7(0)します。" 0 "ならば、
		ま次の命令を実		(0)000, 0.00100
				/1心の中容が 1 %のトキリ
			と等価となりま <sup>.</sup>	/12)の内容が" 1 "のときl 
<u> </u>		• '		
<u>`</u>	語数	サイクル数	フラグCY	スキップ条件
<u> </u>		• '	フラグ C Y -	スキップ条件 V13 = 0 : (T2F) = 1
機械語: D9 D0	語数 1 分類:タイマ!	サイクル数 1 a 操作命令	-	V13 = 0 : (T2F) = 1
機械語: D9 D0	語数 1 分類:タイマ!	サイクル数 1 a 操作命令	-	V13 = 0 : (T2F) = 1
機械語: D9 D0 1 0 0 0 0 0 1 2 8 1 16 機能: V13 = 0: (T2F) = 1?	語数 1 分類:タイマ! 詳細説明:割!	サイクル数 1 1 操作命令 )込み制御レジス	- タV1のビット3( <sup>v</sup>	V13 = 0 : (T2F) = 1 V13)の内容が 0 "のとき
機械語: D9 D0 D0 1 0 0 1 0 0 0 0 0 1 2 8 1 16 数能: V13 = 0: (T2F) = 1? スキップ後、(T2F) 0	語数 1 分類:タイマ 詳細説明:割じ タイ	サイクル数 1 操作命令 ひ込み制御レジス マ2割り込み要求	- タV1のビット3(' マフラグ(T2F)が	V13 = 0 : (T2F) = 1 V13)の内容が 0 'のときI 1 'であれば、次の命令
1 0 1 0 0 0 0 0 0 1 2 2 8 1 16 機能: V13 = 0: (T2F) = 1? スキップ後、(T2F) 0	語数 1 分類:タイマ! 詳細説明:割! タイ	サイクル数 1 操作命令 )込み制御レジス マ2割り込み要す プし、その後フ	- タV1のビット3( <sup>*</sup> マラグ(T2F)が ラグT2Fをクリア	V13 = 0 : (T2F) = 1 V13)の内容が 0 'のとき! 1 "であれば、次の命令:
機械語: D9 D0 D0 1 0 0 1 0 0 0 0 0 1 2 8 1 16 数能: V13 = 0: (T2F) = 1? スキップ後、(T2F) 0	語数 1 分類:タイマ! 詳細説明:割! タイ キッ のま	サイクル数 1 操作命令 )込み制御レジス マ2割り込み要す プし、その後フ ま次の命令を実	- タV1のビット3( <sup>*</sup> マラグ(T2F)が ラグT2Fをクリア 行します。	V13 = 0 : (T2F) = 1 V13)の内容が 0 'のとき 1 "であれば、次の命令: 7(0)します。" 0 'ならば、
機械語: D9 D0 D0 1 0 0 1 0 0 0 0 0 1 2 8 1 16 数能: V13 = 0: (T2F) = 1? スキップ後、(T2F) 0	語数 1 分類:タイマ! 詳細説明:割! タイ キッ のま 割り	サイクル数 1 2 3 3 3 3 4 3 5 5 6 7 7 7 7 8 7 8 9 9 9 9 9 9 9 9 9 9 9 9 9	- タV1のビット3(\ マフラグ(T2F)が ラグT2Fをクリア 行します。 タV1のビット3(\	V13 = 0 : (T2F) = 1  V13)の内容が 0 'のとき! 1 "であれば、次の命令? 7(0)します。" 0 "ならば、
機械語: D9 D0 D0 1 0 0 1 0 0 0 0 0 1 2 8 1 16 数能: V13 = 0: (T2F) = 1? スキップ後、(T2F) 0	語数 1 分類:タイマ! 詳細説明:割! タイ キッ のま 割り	サイクル数 1 2 3 3 3 3 4 3 5 5 6 7 7 7 7 8 7 8 9 9 9 9 9 9 9 9 9 9 9 9 9	- タV1のビット3( <sup>*</sup> マラグ(T2F)が ラグT2Fをクリア 行します。	V13 = 0 : (T2F) = 1  V13)の内容が 0 'のとき! 1 "であれば、次の命令? 7(0)します。" 0 "ならば、
機械語: D9 D0 D0 1 0 0 1 0 0 0 0 0 1 2 8 1 16 数能: V13 = 0: (T2F) = 1? スキップ後、(T2F) 0	語数 1 分類:タイマ! 詳細説明:割! タイ キッ のま 割り	サイクル数 1 2 3 3 3 3 4 3 5 5 6 7 7 7 7 8 7 8 9 9 9 9 9 9 9 9 9 9 9 9 9	- タV1のビット3(\ マフラグ(T2F)が ラグT2Fをクリア 行します。 タV1のビット3(\	V13 = 0 : (T2F) = 1  V13)の内容が 0 'のとき  1 'であれば、次の命令 <sup>2</sup> 7(0)します。" 0 'ならば、
機械語: D9	語数 1 分類:タイマ 詳細説明:割リ タイマ ま のま 割り この	サイクル数 1 1 2 3 3 3 3 3 3 3 4 4 5 5 6 6 6 7 7 8 7 8 9 9 9 9 9 9 9 9 9 9 9 9 9 9 9	- タV1のビット3(\ マフラグ(T2F)が ラグT2Fをクリア 行します。 タV1のビット3(\	V13 = 0 : (T2F) = 1  V13)の内容が 0 'のとき  1 'であれば、次の命令 <sup>2</sup> 7(0)します。" 0 'ならば、
機械語: D9	語数 1 分類:タイマ 詳細説明:割リ タイマ ま のま 割り この	サイクル数 1 1 2 3 3 3 3 3 3 3 4 4 5 5 6 6 6 7 7 8 7 8 9 9 9 9 9 9 9 9 9 9 9 9 9 9 9	- タV1のビット3(\ マフラグ(T2F)が ラグT2Fをクリア 行します。 タV1のビット3(\	V13 = 0 : (T2F) = 1  V13)の内容が 0 'のとき  1 'であれば、次の命令? 7(0)します。" 0 'ならば、
機械語: D9 D0 1 0 1 0 0 0 0 0 1 2 2 8 1 16 数能: V13 = 0: (T2F) = 1? スキップ後、(T2F) 0 V13 = 1: SNZT2 = NOP	語数 1 分類:タイマ 詳細説明:割り タイ キッ のま 割り この	サイクル数 1 1 2 2 3 3 3 4 3 4 4 5 6 6 6 6 7 7 8 7 8 9 9 9 9 9 9 9 9 9 9 9 9 9 9 9	- タV1のビット3(\ マフラグ(T2F)が ラグT2Fをクリフ 行します。 タV1のビット3(\ と等価となりま	V13 = 0 : (T2F) = 1 V13)の内容が 0 'のとき  1 'であれば、次の命令マ ア(0) します。" 0 'ならば、 /13)の内容が 1 'のとき  す。
機械語: D9	語数 1 分類:タイマ技 詳細説明:割じ タイ キッのま 割り この	サイクル数 1 2 2 3 3 3 3 3 3 3 3 3 3 3 3 3 3 3 3 3	- タV1のビット3(\ マフラグ(T2F)が ラグT2Fをクリフ 行します。 タV1のビット3(\ と等価となりま	V13 = 0 : (T2F) = 1 V13)の内容が 0 'のとき  1 ''であれば、次の命令* 7(0)します。" 0 'ならば、 /13)の内容が 1 'のとき  す。
機械語: D9	語数 1 分類:タイマ! 詳細説明:割! タイッのま 割り この errupt request 語数 1	サイクル数 1 操作命令 ひ込み制御レジスマ2割り込み要す プし、その後ま よ次の命令を実 込み制御レジス 命令はNOP命令 flag)	- タV1のビット3(\ マフラグ(T2F)が ラグT2Fをクリフ 行します。 タV1のビット3(\ と等価となりま	V13 = 0 : (T2F) = 1 V13)の内容が 0 'のとき  1 ''であれば、次の命令? 7(0)します。" 0 'ならば、 /13)の内容が 1 'のとき  す。
機械語: D9	語数 1 分類:タイマ! 詳細説明:割! タイッま 割り この errupt request 語数 1	サイクル数 1 1 2 2 3 3 3 3 3 4 4 5 6 6 6 6 7 8 7 8 9 9 9 9 9 9 9 9 9 9 9 9 9 9 9 9	- タV1のビット3( マフラグ(T2F)が ラグT2Fをクリフ 行します。 タV1のビット3(\ と等価となりま) フラグCY	V13 = 0 : (T2F) = 1 V13)の内容が 0 'のとき  1 'であれば、次の命令? 7(0)します。" 0 'ならば、 /13)の内容が 1 'のとき  す。  スキップ条件 V20 = 0 : (T3F) = 1
機械語: D9	語数 1 分類:タイマ! 詳細説明:割パタイマ! まののの までではでは、 をでは、 をでは、 をでは、 をでは、 をでは、 をでは、 をでは	サイクル数 1 1 2 2 3 3 3 3 4 4 4 5 6 6 6 6 7 7 8 7 8 9 9 9 9 9 9 9 9 9 9 9 9 9 9 9	タV1のビット3(\ マフラグ(T2F)が ラグT2Fをクリア 行します。 タV1のビット3(\ と等価となりま)	V13 = 0: (T2F) = 1  V13)の内容が 0 'のとき  1 'であれば、次の命令? 7(0)します。" 0 'ならば、 /13)の内容が 1 'のとき  す。  スキップ条件  V20 = 0: (T3F) = 1
機械語: D9	語数 1 分類:タイマ! 詳細説明:割り の 割この errupt request 語数 1 分類:タイマ! 詳細説明:割り タイ	サイクル数 1 1 2 2 3 3 3 3 3 3 3 3 3 3 3 3 3 3 3 3	- タV1のビット3(\ マフラグ(T2F)が ラグT2Fをクリア 行します。 タV1のビット3(\ と等価となりま	V13 = 0: (T2F) = 1  V13)の内容が 0 'のとき  1 "であれば、次の命令? (0) します。" 0 'ならば、 /13)の内容が 1 'のとき  す。  スキップ条件 V20 = 0: (T3F) = 1
機械語: D9	語数 1 分類:タイマ 詳細説明:タイマ キの割この arrupt request 語数 1 分類:明:タイマ キッまりの イマリカーションの	サイクル数 1 1 2 2 3 3 3 3 3 3 3 3 3 3 3 3 3 3 3 3	タV1のビット3(\ マフラグ(T2F)が ラグT2Fをクリア 行します。 タV1のビット3(\ と等価となりま フラグC Y タV2のビット0(\ マフラグ(T3F)が ラグT3Fをクリア	V13 = 0 : (T2F) = 1 V13)の内容が 0 'のとき  1 'であれば、次の命令マ ア(0)します。" 0 'ならば、 /13)の内容が 1 'のとき  す。
機械語: D9	語数 1 分類:タイマ 詳細説明 タイ・の割このの割このの割このの割このの割このの割このの割このの割このの割このの割に対してはいる。	サイクル数 1 2 2 3 3 3 3 3 3 3 3 3 3 3 3 3 3 3 3 3	タV1のビット3(パマラグ(T2F)が、ラグT2Fをクリア行します。タV1のビット3(パと等価となりまでを)をです。	V13 = 0: (T2F) = 1  V13)の内容が 0 'のとき  1 'であれば、次の命令? 7(0)します。" 0 'ならば、  /13)の内容が 1 'のとき  す。  スキップ条件  V20 = 0: (T3F) = 1  V20)の内容が 0 'のとき  1 "であれば、次の命令? 7(0)します。" 0 'ならば、
機械語: D9	語数 1 分類: タヨリカ イマ オ	サイクル数 1 2 2 2 3 3 3 3 3 3 3 3 3 3 3 3 3 3 3 3	タV1のビット3(パマラグ(T2F)が、ラグT2Fをクリア行します。タV1のビット3(パと等価となりまでを)をです。	V13 = 0: (T2F) = 1  V13)の内容が 0 'のとき  1 'であれば、次の命令? 7(0)します。" 0 'ならば、  /13)の内容が 1 'のとき  す。  スキップ条件  V20 = 0: (T3F) = 1  V20)の内容が 0 'のとき  1 'であれば、次の命令? 7(0)します。" 0 'ならば、 /20)の内容が 1 'のとき

SNZT4 (Skip if Non Zero condition of Timer 4 inte	errupt reques	st flag)		
幾械語:D9 Do	語数	サイクル数	フラグCY	スキップ条件
1 0 1 0 0 0 0 1 1 2 2 8 3	1	1	-	V23 = 0 : (T4F) = 1
幾能:V23 = 0:(T4F) = 1 ?	分類:タイマ			
スキップ後、(T4F) 0			タV2のビット3(\	/23)の内容が 0 'のときは
V23 = 1 : SNZT4 = NOP				1 "であれば、次の命令を
120 1101211 1101			, ,	'(0)します。" 0 "ならば、
		まま次の命令を実		
	割	り込み制御レジス・	タV2のビット3(V	′23)の内容が' 1 "のときは
	5	の命令はNOP命令	と等価となります	<b>す。</b>
SNZT5 (Skip if Non Zero condition of Timer 5 into	errupt reque	st flag)		
機械語 <u>: D9</u>	語数	サイクル数	フラグCY	スキップ条件
1 0 1 0 0 0 0 1 0 0 2 2 8 4 16	1	1		V21 = 0 : (T5F) = 1
機能:V21 = 0:(T5F) = 1?	分類:タイマ			
スキップ後、(T5F) 0	詳細説明:害	Jり込み制御レジス	タV2のビット1(\	/21)の内容が 0 'のときは
V21 = 1 : SNZT5 = NOP	タ	イマ5割り込み要素	ドフラグ(T5F)が"	1 "であれば、次の命令を
	+	ップし、その後フ	ラグT5Fをクリア	7(0)します。" 0 "ならば、
	0	まま次の命令を実	行します。	
	割	り <mark>込み</mark> 制御レジス	タV2のビット1(\	/21)の内容が 1 "のときは
	Ę	の命令はNOP命令	と等価となりま <sup>っ</sup>	す。
SST (Serial i/o transmission/reception STart)				
機械語 <u>; De</u>	語数	サイクル数	フラグCY	スキップ条件
1 0 1 0 0 1 1 1 1 0 <sub>2</sub> 2 9 E <sub>16</sub>	1	1	-	-
機能:(SIOF) 0	分類:シリフ	7ルI/O命令	1	
シリアルI/O送受信開始	詳細説明:	ノリアルI/O送受信	終了フラグ(SIOF	=)をクリア(0)し、シリア
	I/C	送受信動作を開始	台します。	
SVDE (Set Voltage Detector Enable flag)				
機械語 : <u>D</u> 9	語数	サイクル数	フラグCY	スキップ条件
1 0 1 0 0 1 0 0 1 1 2 2 9 3	1	1	-	-
機能:パワーダウンモード時:電圧低下検出回路有効	分類:その他			
			)とき、パワ <b>ー</b> タ	 ゚ウンモード( 時計動作モ
				圧低下検出回路を有効に
		,. o wiii,、ファック す。	////	
		- •		

幾械語: <u>D</u> 9 <u>Do</u>	語数	サイクル数	フラグCY	スキップ条件
0 0 0 1 0 0 0 j j 2 0 2 j 16	1	1	-	$(Mj(DP)) = 0$ $i = 0 \sim 3$
機能:(Mj(DP)) = 0 ? j = 0 ~ 3	   分類:ビット排	↓ 異作命令		,
			イミディエイトフィ	ィールドの値jで指定され
				・ 令をスキップします。
			の命令を実行しま	
	0.2		( 2)(); 0 0.	
SZC (Skip if Zero, Carry flag )			-	
機械語:D9 Do	語数	サイクル数	フラグCY	 スキップ条件
0 0 0 0 1 0 1 1 1 1 2 0 2 F	1	1	-	(CY) = 0
0 0 0 0 1 0 1 1 1 1 2 0 2 1 16				(01) = 0
機能:(CY) = 0 ?	分類:演算命令	<u> </u>		
(O1) = 0 .			内容が 0 "のとき.	、次の命令をスキップ
				実行します。スキップ行
		グCYは変化しま		(1) (0) (1)
		, , , , ,		
	20			
SZD (Skip if Zero, port D specified by register Y)				
機械語:D9 Do	語数	サイクル数	フラグCY	スキップ条件
0 0 0 0 1 0 0 1 0 0 0 2 4	2	2	-	(D(Y)) = 0
0 0 0 0 1 0 0 1 0 0 2	_	_		$(Y) = 0 \sim 7$
$ \begin{array}{ c c c c c c c c c c c c c c c c c c c$	分類:入出力命	 		(., .
0 0 0 1 0 1 0 1 1 2 0 2 5 16			/の内容で指定され	 ıたポートの内容が' 0 "
機能:(D(Y)) = 0 ? (Y) = 0 ~ 7				<i>"</i> ならば、そのまま次(
MARC .(D(1)) = 0 . (1) = 0 .		、人の品マセス 実行します。	17700,	asia, coaam
	7 2	×110& 9°		
T1AB (Transfer data to timer 1 and register R1 fr	rom A soumulo	tor and regist	or D\	
	語数	サイクル数	.er b) フラグCY	 スキップ条件
機械語 : D9 D0 1 1 0 0 0 0 0 2 3 0 46	1	1	-	-
\[ \begin{bmatrix} 1 & 0 & 0 & 0 & 1 & 1 & 0 & 0 & 0 & 0 \end{bmatrix}_2				
機能:(T17~T14) (B)	分類:タイマ排	 品作会会		
			タイマ1とリロー	 ドレジスタR1の上位4
(R17 ~ R14) (B) (T13 ~ T10) (A)				トレッスタR1のエ位4 リロードレジスタR1の「
(R13 ~ R10) (A)		、レンスラAOP ットへ転送します		
(IX13 - IX10) (A)	1	ノエト和心しより	7 0	
	1			

(R27~R24) (B) (T23~T20) (A) (R23~R20) (A) (R23~R20) (A) (R23~R20) (A) (R23~R20) (A) (R23~R20) (A) (R23~R20) (A) (R23~R34) (B) (R37~R34) (B) (R33~R30) (A) (R33~R30) (A) (R33~R30) (A) (R31~R30) (A) (A) (R31~R30) (A) (A) (A) (A) (A) (A) (A) (A) (A) (A	トへ、 4ビッ n Accumulat 語数 1 分類:タイマ操 詳細説明:レジ トへ、 4ビッ	スタBの内容を レジスタAのヴ トへ転送します 1 作命令 スタBの内容を レジスタAのヴ トへ転送します	内容をタイマ2とした。  er B)  フラグC Y  タイマ3とリロー 内容をタイマ3とした。	スキップ条件 - ドレジスタR2の上位4比 JロードレジスタR2の下 - ドレジスタR3の上位4比 JロードレジスタR3の下
機能:(T27~T24) (B) (R27~R24) (B) (T23~T20) (A) (R23~R20) (A) (R23~R20) (A)  #機械語:D9	詳細説明:レシ トへ、 4ビッ の か類:タイマ療 詳細説明:レン、 4ビッ	アクBの内容を レジスタAのウ トへ転送します 1 作命令 アクBの内容を レジスタAのウ トへ転送します	内容をタイマ2とした。  er B) フラグC Y タイマ3とリロー 内容をタイマ3とした。	スキップ条件 - ドレジスタR3の上位4ヒ JロードレジスタR3の下
(R27~R24) (B) (T23~T20) (A) (R23~R20) (A)  (R23~R20) (A)  (R23~R20) (A)  (R23~R20) (A)  (R37~R34) (B) (R37~R34) (B) (R37~R34) (B) (R37~R34) (A) (R33~R30) (A) (R33~R30) (A)  (R37~R34) (B)	詳細説明:レシ トへ、 4ビッ の か類:タイマ療 詳細説明:レン、 4ビッ	アクBの内容を レジスタAのウ トへ転送します 1 作命令 アクBの内容を レジスタAのウ トへ転送します	内容をタイマ2とした。  er B) フラグC Y タイマ3とリロー 内容をタイマ3とした。	スキップ条件 - ドレジスタR3の上位4ヒ JロードレジスタR3の下
(T23~T20) (A) (R23~R20) (A)  (R23~R20) (A)  (R23~R20) (A)  (R37~R34) (B) (R37~R34) (B) (R37~R34) (B) (R33~R30) (A) (R33~R30) (A) (R31~R30) (A) (R31~R30) (A) (R31~R30) (A) (R31~R30) (A) (R31~R30) (A) (R31~R30) (A)	n Accumulat 語数 1 分類:タイマ療 詳細説明:レジ トへ、 4ビッ	レジスタAのグ ・トへ転送します サイクル数 1 作命令 ・アクBの内容を ・レジスタAのグ ・トへ転送します	内容をタイマ2とした。  er B) フラグC Y タイマ3とリロー 内容をタイマ3とした。	スキップ条件 - ドレジスタR3の上位4ヒ JロードレジスタR3の下
「T3AB (Transfer data to timer 3 and register R3 from機械語: D9	n Accumulat 語数 1 分類:タイマ療 詳細説明:レジ トへ、 4ビッ	or and regist サイクル数 1 作命令 スタBの内容を レジスタAのヴィトへ転送します	er B) フラグC Y タイマ3とリロー 内容をタイマ3とした。	スキップ条件 - ドレジスタR3の上位4ヒ JロードレジスタR3の下
TAAB (Transfer data to timer 3 and register R3 from 機械語: D9	n Accumulat 語数 1 分類:タイマ療 詳細説明:レシ トへ、 4ビッ	or and regist サイクル数 1 作命令 スタBの内容を レジスタAのウ トへ転送します	er B) フラグC Y タイマ3とリロー 内容をタイマ3とした。	- ドレジスタR3の上位4ヒ JロードレジスタR3のT
機械語: D9	語数 1 分類:タイマ療 詳細説明:レシ トへ、 4ビッ om Accumula 語数	サイクル数 1 作命令 スタBの内容を レジスタAのか トへ転送します	フラグC Y - タイマ3とリロー 内容をタイマ3とし r。	- ドレジスタR3の上位4ヒ JロードレジスタR3のT
機械語: D9	語数 1 分類:タイマ療 詳細説明:レシ トへ、 4ビッ om Accumula 語数	サイクル数 1 作命令 スタBの内容を レジスタAのか トへ転送します	フラグC Y - タイマ3とリロー 内容をタイマ3とし r。	- ドレジスタR3の上位4ヒ JロードレジスタR3のT
T4AB (Transfer data to timer 4 and register R4L fro 機械語: D9	1 分類:タイマ擦 詳細説明:レジ トへ、 4ビッ om Accumula 語数	1 作命令 プスタBの内容を レジスタAのヴ トへ転送します	タイマ3とリロー 内容をタイマ3とし た。 ster B)	- ドレジスタR3の上位4ヒ JロードレジスタR3のT
(R37~R34) (B) (T33~T30) (A) (R33~R30) (A)  (R37~R30) (A)  (R37~R30) (A)  (R37~R30) (A)  (R37~R30) (A)  (R37~R34) (B) (R37~R34) (B) (R4L7~R4L4) (B)	詳細説明:レジ トへ、 4ビッ om Accumula 語数	え <mark>タBの内容を</mark> レジスタAのウ トへ転送します ator and regis	内容をタイマ3とし た。 ster B)	JロードレジスタR3のT
(R37~R34) (B) (T33~T30) (A) (R33~R30) (A)  (R37~R30) (A)  (R37~R30) (A)  (R37~R30) (A)  (R37~R30) (A)  (R37~R30) (A)  (R37~R34) (B)  (R4L7~R44) (B)  (R4L7~R4L4) (B)	詳細説明:レジ トへ、 4ビッ om Accumula 語数	え <mark>タBの内容を</mark> レジスタAのウ トへ転送します ator and regis	内容をタイマ3とし た。 ster B)	JロードレジスタR3のT
(T33~T30) (A) (R33~R30) (A)  (R33~R30) (A)  (R33~R30) (A)  (R33~R30) (A)  (R417~R44) (B) (R4L7~R4L4) (B)	トへ、 4ビッ om Accumula 語数	レジスタAのP トへ転送します ator and regis	内容をタイマ3とし た。 ster B)	JロードレジスタR3の↑
(R33~R30) (A) <b>[F4AB</b> (Transfer data to timer 4 and register R4L fro機械語: D9	4ビッ om Accumula 語数	, <mark>ト</mark> ヘ転 <mark>送</mark> します ator and regis	ster B)	
機械語: D9	語数			
機械語: D9	語数			
1 0 0 0 1 1 0 0 1 1 <sub>2</sub> 2 3 3 <sub>16</sub> 機能:(T47~T44) (B) (R4L7~R4L4) (B)	1		/// -	スキップ条件
(R4L7 ~ R4L4) (B)		1	-	-
(R4L7 ~ R4L4) (B)	分類:タイマ뵑	上 操作命令	I	
	 詳細説明:レジ	スタBの内容を	タイマ4とリロート	ドレジスタR4Lの上位4 b
(143 140) (A)	<b>١</b> ٨.	レジスタAの内	容をタイマ4とリ	リロードレジスタR4Lの↑
(R4L3 ~ R4L0) (A)	4Ľ º	ノトへ転送します	<b>5</b> .	
「4HAB (Transfer data to register R4H from Accumu				
幾械語: D9 Do	語数	サイクル数	フラグCY	スキップ条件
1 0 0 0 1 1 0 1 1 2 2 3 7 16	1	1	-	-
` ' ' '	分類:タイマ뵑		•	
(R4H3 ~ R4Ho) (A)	トへ、	レジスタAの内	容をタイマ4のリ	ドレジスタR4Hの上位4년 ロードレジスタR4Hの「
	4 C y	ノトへ転送します	<b>,</b>	

<b>74R4L</b> (Transfer data to timer 4 from register R4	 L)			
iiiiiiiiiiiiiiiiiiiiiiiiiiiiiiiiiiiii	語数	サイクル数	フラグCY	スキップ条件
1 0 1 0 0 1 0 1 1 1 2 2 9 7	1	1	-	-
機能:(T47~T44) (R4L7~R4L4)	分類:タイマ技	」 操作命令		
(T43 ~ T40) (R4L3 ~ R4L0)	詳細説明:リロ	コードレジスタR	4Lの内容を、タ <i>*</i>	イマ4へ転送します。
TAB (Transfer data to Accumulator from register	B)		*	
機械語:D9 D0	 語数	サイクル数	フラグCY	スキップ条件
0 0 0 0 1 1 1 1 0 2 0 1 E	1	1		-
幾能:(A) (B)	分類:レジスク	」 夕間転送命令		
	詳細説明:レジ	ジス <mark>タ</mark> Bの内容を	、レジスタAへ転	送します。
AB1 (Transfer data to Accumulator and register	B from timer	1)		
幾械語:D9 Do	語数	サイクル数	フラグCY	スキップ条件
1 0 0 1 1 1 0 0 0 0 2 2 7 0 16	1	1	-	-
幾能:(B) (T17~T14)	分類:タイマ			
(A) (T13~T10)			,	内容をレジスタBへ、タイ レジスタAへ転送します。
「AB2 (Transfer data to Accumulator and register 機械語:D9	語数	サイクル数	フラグCY	スキップ条件
1 0 0 1 1 1 0 0 0 1 2 2 7 1 16	1	1	-	-
	   分類:タイマ <u>持</u>			
機能:(B) (T27~T24) (A) (T23~T20)	詳細説明:タイ	イマ2の上位4ビッ		内容をレジスタBへ、タイ レジスタAへ転送します。
機能:(B) (T27~T24)	詳細説明:タイ	イマ2の上位4ビッ		

幾械語:D9	語数	サイクル数	フラグCY	スキップ条件
1 0 0 1 1 1 0 0 1 0 2 2 7 2 16	1	1	-	-
幾能:(B) (T37~T34)	   分類:タイマ排	 操作命令		
(A) (T33 ~ T30)			ト(T37~T34)の内	ーーーー P容をレジスタBへ、タイ
	30-	下位4ビット(T33	~ T30)の内容をし	ッジスタAへ転送します。
「AB4 (Transfer data to Accumulator and register	B from timer	4)	-	
機械語 <u>: D9                                  </u>	語数	·/ サイクル数	フラグCY	スキップ条件
1 0 0 1 1 1 0 0 1 1 2 2 7 3 16	1	1		-
<b>能:(B)</b> (T47∼T44)	分類:タイマ排	」 操作命令		
(A) (T43 ~ T40)				7容をレジスタBへ、タイ レジスタAへ転送します。
ABAD (Transfer data to Accumulator and regist	er B from regi	ster AD)		
幾械語: D9	語数 1	サイクル数 1	フラグ C Y -	スキップ条件 -
1 0 0 1 1 1 1 0 0 1 2 2 7 9 16	·			
		1命令		
機能:A/D 変換モード時(Q13 = 0):	分類:A/D変換		/D 割御しぶフ <i>タ(</i>	ひょうしょう トン・ハー・カック フィック アン・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・
機能:A/D 変換モード時(Q13 = 0): (B) (AD9∼AD6)	分類:A/D変換 詳細説明:A/D	)変換モード時( A		
機能:A/D 変換モード時(Q13 = 0): (B) (AD9 ~ AD6) (A) (AD5 ~ AD2)	分類:A/D変換 詳細説明:A/D " 0 "	)変換モード時( A のとき )は、レジ	スタADの上位4ヒ	ごット(AD9~AD6)をレシ
機能: A/D 変換モード時(Q13 = 0): (B) (AD9 ~ AD6) (A) (AD5 ~ AD2) コンパレータモード時(Q13 = 1):	分類:A/D変換 詳細説明:A/D " 0 " タB/	変換モード時( A のとき )は、レジ へ、レジスタAD	スタADの上位4ヒ	ごット(AD9~AD6)をレシ
機能:A/D 変換モード時(Q13 = 0): (B) (AD9 ~ AD6) (A) (AD5 ~ AD2) コンパレータモード時(Q13 = 1): (B) (AD7 ~ AD4)	分類:A/D変換 詳細説明:A/C " 0 で タB/ 送し	変換モード時(A のとき)は、レジ へ、レジスタAD ます。	スタADの上位4ヒ の中位4ビット(A	ごット(AD9~AD6)をレシ D5~AD2)をレジスタA^
機能:A/D 変換モード時(Q13 = 0): (B) (AD9 ~ AD6) (A) (AD5 ~ AD2) コンパレータモード時(Q13 = 1):	分類:A/D変換 詳細説明:A/C "0" タB・ 送し コン	変換モード時(A のとき)は、レジ へ、レジスタAD ます。 パレータモード	スタADの上位4と の中位4ビット(A 時( A/D制御レジン	ごット(AD9~AD6)をレシ D5~AD2)をレジスタA^ スタQ1のビット3(Q13)の
機能:A/D 変換モード時(Q13 = 0): (B) (AD9 ~ AD6) (A) (AD5 ~ AD2) コンパレータモード時(Q13 = 1): (B) (AD7 ~ AD4)	分類:A/D変換 詳細説明:A/C " 0 " 夕B・ 送し コン 容が	変換モード時(A のとき )は、レジ へ、レジスタAD ます。 パレータモード "1"のとき )は、	スタADの上位4t の中位4ビット(A 時( A/D制御レジス レジスタADの中	ごット(AD9~AD6)をレシ D5~AD2)をレジスタAへ スタQ1のビット3(Q13)の 位4ビット(AD7~AD4)を
機能:A/D 変換モード時(Q13 = 0): (B) (AD9 ~ AD6) (A) (AD5 ~ AD2) コンパレータモード時(Q13 = 1): (B) (AD7 ~ AD4)	分類:A/D変換 詳細説明:A/C " 0 " タB・ 送し コン 容が ジス	変換モード時(A のとき )は、レジ へ、レジスタAD ます。 パレータモード "1"のとき )は、	スタADの上位4t の中位4ビット(A 時( A/D制御レジス レジスタADの中	Q1のビット3(Q13)の内容 ビット(AD9~AD6)をレシ D5~AD2)をレジスタAへ スタQ1のビット3(Q13)の 位4ビット(AD7~AD4)を ト(AD3~AD0)をレジスク
機能:A/D 変換モード時(Q13 = 0): (B) (AD9 ~ AD6) (A) (AD5 ~ AD2) コンパレータモード時(Q13 = 1): (B) (AD7 ~ AD4) (A) (AD3 ~ AD0)	分類:A/D変換 詳細説明:A/C " 0 " タB・ 送し コン 容が ジス	変換モード時(A のとき )は、レジ へ、レジスタAD ます。 パレータモード(* 1 *のとき )は、 タBへ、レジスク 送します。	スタADの上位4と の中位4ビット(A 時、A/D制御レジス レジスタADの中	ごット(AD9~AD6)をレシ D5~AD2)をレジスタAへ スタQ1のビット3(Q13)の 位4ビット(AD7~AD4)を
機能: A/D 変換モード時(Q13 = 0): (B) (AD9 ~ AD6) (A) (AD5 ~ AD2) コンパレータモード時(Q13 = 1): (B) (AD7 ~ AD4) (A) (AD3 ~ AD0)	分類:A/D変換 詳細説明:A/C " 0 " タB・ 送し コン 容が ジス へ転	変換モード時(A かとき)は、レジ へ、レジスタAD ます。 パレータモード "1"のとき)は、 タBへ、レジスグ 送します。 er E)	スタADの上位4と の中位4ビット(A 時、A/D制御レジス レジスタADの中 PADの下位4ビッ	ごット(AD9~AD6)をレシ D5~AD2)をレジスタA^ スタQ1のビット3(Q13)の 位4ビット(AD7~AD4)を ト(AD3~AD0)をレジスク
機能:A/D 変換モード時(Q13 = 0): (B) (AD9 ~ AD6) (A) (AD5 ~ AD2) コンパレータモード時(Q13 = 1): (B) (AD7 ~ AD4)	分類:A/D変換 詳細説明:A/C " 0 " タB・ 送し コン 容が ジス	変換モード時(A のとき )は、レジ へ、レジスタAD ます。 パレータモード(* 1 *のとき )は、 タBへ、レジスク 送します。	スタADの上位4と の中位4ビット(A 時、A/D制御レジス レジスタADの中	ごット(AD9~AD6)をレシ D5~AD2)をレジスタAへ スタQ1のビット3(Q13)の 位4ビット(AD7~AD4)を
機能: A/D 変換モード時(Q13 = 0): (B) (AD9 ~ AD6) (A) (AD5 ~ AD2) コンパレータモード時(Q13 = 1): (B) (AD7 ~ AD4) (A) (AD3 ~ AD0)	分類:A/D変換 詳細説明:A/C " 0 " タB・ 送し コン 容が ジス へ転 B from regist 語数	変換モード時(Aのとき)は、レジスタADます。 パレータモード(*1 **)のと、レジスタADます。 ** 1 **のと、レジスグ 送します。 er E) サイクル数	スタADの上位4と の中位4ビット(A 時、A/D制御レジス レジスタADの中 PADの下位4ビッ	ごット(AD9~AD6)をレシ D5~AD2)をレジスタAへ スタQ1のビット3(Q13)の 位4ビット(AD7~AD4)を ト(AD3~AD0)をレジスク
機能: A/D 変換モード時(Q13 = 0): (B) (AD9~AD6) (A) (AD5~AD2) コンパレータモード時(Q13 = 1): (B) (AD7~AD4) (A) (AD3~AD0)   FABE (Transfer data to Accumulator and register機械語: D9	分類:A/D変換 詳細説明:A/C " 0 " タB・ 送し コン 容が ジ、転 B from regist 語数 1	変換モード時(Aのとき)は、レジスタADます。 パレータモード(*1 **)の、レジスタADます。 サークとき)は、タBへ、レジスグ送します。 er E) サイクル数 1 p間転送命令	スタADの上位4 t の中位4ビット(A 時(A/D制御レジス レジスタADの中 PADの下位4ビッ フラグ C Y	ごット(AD9~AD6)をレシ D5~AD2)をレジスタAへ スタQ1のビット3(Q13)の 位4ビット(AD7~AD4)を ト(AD3~AD0)をレジスク
機能: A/D 変換モード時(Q13 = 0): (B) (AD9~AD6) (A) (AD5~AD2) コンパレータモード時(Q13 = 1): (B) (AD7~AD4) (A) (AD3~AD0)   FABE (Transfer data to Accumulator and register機械語: D9	分類:A/D変換 詳細説明:A/C " 0 " タB・ 送しン 容が ジス も 目 from regist 語数 1	変換モード時(Aのとき)は、レジスタADます。 パレータモード(*1 **)の、、レジスタADます。 サークとも)は、タBへ、す。 (*1 **)の、は、ないます。 (**)	スタADの上位4 t の中位4ビット(A 時(A/D制御レジス レジスタADの中 PADの下位4ビッ フラグ C Y	ごット(AD9~AD6)をレシ D5~AD2)をレジスタAへ スタQ1のビット3(Q13)の 位4ビット(AD7~AD4)を ト(AD3~AD0)をレジスク スキップ条件 - レジスタBへ、レジスタE
機能: A/D 変換モード時(Q13 = 0): (B) (AD9~AD6) (A) (AD5~AD2) コンパレータモード時(Q13 = 1): (B) (AD7~AD4) (A) (AD3~AD0)   FABE (Transfer data to Accumulator and register 機械語: D9	分類:A/D変換 詳細説明:A/C " 0 " タB・ 送しン 容が ジス も 目 from regist 語数 1	変換モード時(Aのとき)は、レジスタADます。 パレータモード(*1 **)の、、レジスタADます。 サークとも)は、タBへ、す。 (*1 **)の、は、ないます。 (**)	スタADの上位4 to の中位4ビット(A 時、A/D制御レジス レジスタADの中 タADの下位4ビッ フラグ C Y - ニット(E7~E4)を l	ごット(AD9~AD6)をレシ D5~AD2)をレジスタAへ スタQ1のビット3(Q13)の 位4ビット(AD7~AD4)を ト(AD3~AD0)をレジスク スキップ条件 - レジスタBへ、レジスタE
機能: A/D 変換モード時(Q13 = 0): (B) (AD9~AD6) (A) (AD5~AD2) コンパレータモード時(Q13 = 1): (B) (AD7~AD4) (A) (AD3~AD0)   FABE (Transfer data to Accumulator and register 機械語: D9	分類:A/D変換 詳細説明:A/C " 0 " タB・ 送しン 容が ジス も 目 from regist 語数 1	変換モード時(Aのとき)は、レジスタADます。 パレータモード(*1 **)の、、レジスタADます。 サークとも)は、タBへ、す。 (*1 **)の、は、ないます。 (**)	スタADの上位4 to の中位4ビット(A 時、A/D制御レジス レジスタADの中 タADの下位4ビッ フラグ C Y - ニット(E7~E4)を l	ごット(AD9~AD6)をレシ D5~AD2)をレジスタAへ スタQ1のビット3(Q13)の 位4ビット(AD7~AD4)を ト(AD3~AD0)をレジスク スキップ条件 - レジスタBへ、レジスタE
機能: A/D 変換モード時(Q13 = 0): (B) (AD9~AD6) (A) (AD5~AD2) コンパレータモード時(Q13 = 1): (B) (AD7~AD4) (A) (AD3~AD0)   FABE (Transfer data to Accumulator and register機械語: D9	分類:A/D変換 詳細説明:A/C " 0 " タB・ 送しン 容が ジス も 目 from regist 語数 1	変換モード時(Aのとき)は、レジスタADます。 パレータモード(*1 **)の、、レジスタADます。 サークとも)は、タBへ、す。 (*1 **)の、は、ないます。 (**)	スタADの上位4 to の中位4ビット(A 時、A/D制御レジス レジスタADの中 タADの下位4ビッ フラグ C Y - ニット(E7~E4)を l	ごット(AD9~AD6)をレシ D5~AD2)をレジスタAへ スタQ1のビット3(Q13)の 位4ビット(AD7~AD4)を ト(AD3~AD0)をレジス・ スキップ条件 - レジスタBへ、レジスタE
機能: A/D 変換モード時(Q13 = 0): (B) (AD9~AD6) (A) (AD5~AD2) コンパレータモード時(Q13 = 1): (B) (AD7~AD4) (A) (AD3~AD0)   FABE (Transfer data to Accumulator and register 機械語: D9	分類:A/D変換 詳細説明:A/C " 0 " タB・ 送しン 容が ジス も 目 from regist 語数 1	変換モード時(Aのとき)は、レジスタADます。 パレータモード(*1 **)の、、レジスタADます。 サークとも)は、タBへ、す。 (*1 **)の、は、ないます。 (**)	スタADの上位4 to の中位4ビット(A 時、A/D制御レジス レジスタADの中 タADの下位4ビッ フラグ C Y - ニット(E7~E4)を l	ごット(AD9 ~ AD6)をレジ D5 ~ AD2)をレジスタA^ スタQ1のビット3(Q13)の 位4ビット(AD7 ~ AD4)を ト(AD3 ~ AD0)をレジス スキップ条件 - レジスタBへ、レジスタ8

幾械語:D9	語数	サイクル数	<b>フラグCY</b>	スキップ条件
0 0 1 0 p5 p4 p3 p2 p1 p0 2 0 8 p 16	1	3	-	-
機能:(SP) (SP) + 1 (SK(SP)) (PC) (PCH) p (PCL) (DR2 ~ DR0, A3 ~ A0) (B) (ROM(PC))7 ~ 4 (A) (ROM(PC))3 ~ 0 (PC) (SK(SP)) (SP) (SP) - 1	(DR2 4をし 令を SBK ジを ~63 留意点: M345 TABP スタッ er B from Pre-	ページのレジル PDR1DR0A3A2A1 ルジスタBへ、ビ 実行するときは、 命令実行後は64 指定します。リー 524M8の場合p=0 P命令実行時、ス ウオーバになら Scaler)	Ao)2番地のROM. ット3~0をレジン スタックレジス ~127ページ、R セット解除、パ! ます。 =0~63、M34: ~127です。	タA の内容で指定され パターンのうち、ビットで スタAへ転送します。この スタ(SK)を1段使用します。 BK命令実行後は0~63ペ フーダウンからの復帰後 524MCの場合p=0~95 (SK)を1段使用しますので てください。
1     0     0     1     1     1     0     1     0     1     2     2     7     5	1	1		-
態能:(B) (TPS7~TPS4)	分類:タイマ뵑	作命令		
「 <b>ABSI</b> (Transfer data to Accumulator and register 機械語:De Do	Aへ車	z <mark>送します。</mark> ter SI) サイクル数	フラグCY	3~TPSo)の内容をレジス スキップ条件
1   0   0   1   1   1   1   0   0   0	分類:シリア川 詳細説明:レシ	スタSIの上位4 b		
機能:(B) (SI7~SI4) (A) (SI3~SI0)  「AD (Transfer data to Accumulator from register E	分類:シリア川 詳細説明:レジ スタ す。	レI/O命令 プスタSIの上位4년 SIの下位4ビッⅠ	ト(SI3~SI0)の内	- D内容をレジスタBへ、レ !容をレジスタAへ転送し スキップ条件
機能:(B) (SI7~SI4) (A) (SI3~SI0)  「AD (Transfer data to Accumulator from register E	分類:シリア川 詳細説明:レジ スタ す。	/I/O命令 バスタSIの上位4 b		
能:(B) (SI7~SI4) (A) (SI3~SI0)  AD (Transfer data to Accumulator from register E	分類:シリア川 詳細説明:レシ スタ す。	ルI/O命令 「スタSIの上位4比 SIの下位4ビッ   サイクル数	ト(SI3~SI0)の内	容をレジスタAへ転送し

「ADAB (Transfer data to register AD from Accume Bix Education	語数	サイクル数	フラグCY	スキップ条件
1 0 0 0 1 1 1 0 0 1 2 2 3 9 16	1	1	-	-
能:(AD7~AD4) (B)		人 商命令		
			ロキ/ / / 〇牛川谷川 . こご	 「スタQ1のビット3(Q13)の
(AD3 ~ AD0) (A)	容が 上位 ジン A/D	が 1 "のとき )に、 立4ビット(AD7~ <i>A</i> スタの下位4ビット )変換モード時( A	レジスタBの内容 \D4)へ、レジス (AD3~AD0)へ! (D制御レジスタ	字をコンパレータレジスタ タAの内容をコンパレータ
Al1 (Transfer data to Accumulator from register				
<b>8械語:D9</b> D0	語数	サイクル数	フラグCY	スキップ条件
	1	1		-
能:(A) (I1)	分類:割り込	み制御命令		
·				
·	I2) <u>語数</u> 1	サイクル数 1	フラグ C Y -	スキップ条件
機械語: Ds	語数 1	1	フラグ C Y -	スキップ条件 -
	語数 1 分類:割り込	1 み命令	-	-
	語数 1 分類:割り込	1 み命令	-	-
#械語: D9	語数 1 分類:割り込 詳細説明:割	1 み命令 り込み制御レジス	- (タI2の内容を、	- レジスタAへ転送します
械語: D9 D0 2 5 4 16 能:(A) (I2)  Al3 (Transfer data to Accumulator from register 械語: D9 D0	語数 1 分類:割り込 詳細説明:割	1 み命令	-	-
械語: D9	語数 1 分類:割り込 詳細説明:割	1 み命令 り込み制御レジス	- (タI2の内容を、	- レジスタAへ転送します
械語: D9 D0 2 5 4 16 能:(A) (I2)  Al3 (Transfer data to Accumulator from register 械語: D9 D0	語数 1 分類:割り込 詳細説明:割 プ類:割り込 詳細説明:割	1 み命令 リ込み制御レジス サイクル数 1 み命令	- 、タI2の内容を、 フラグ C Y -	- レジスタAへ転送します

⊌械語:D9	語数	サイクル数	フラグCY	スキップ条件
1 0 0 1 0 0 0 1 0 2 2 4 2	1	1	-	-
幾能:(A) (J1)	分類:シリアノ	 		
			·ジスタJ1の内容	を、レジスタAへ転送
	<b>र्</b> इ.			
<b>TAK0</b> (Transfer data to Accumulator from register	r K0)			
機械語: D9	語数	サイクル数	フラグCY	スキップ条件
1 0 0 1 0 1 0 1 0 1 0 2 2 5 6	1	1		-
幾能:(A) (K0)	分類:入出力部			
		-オンウェイクア ∈します。	ップ制御レジスタ	'K0の内容を、レジスタ
AK1 (Transfer data to Accumulator from register	· K1)			
機械語: D9 D0 1 0 1 1 0 0 1 2 2 5 9 16	語数 1	サイクル数 1	フラグ C Y -	スキップ条件 <i>-</i>
機能:(A) (K1)	分類:入出力命	 		
MARE ((T))	詳細説明:キー		ップ制御レジスタ	'K1の内容を、レジスタ
FAK2 (Transfer data to Accumulator from register	· K2)			
機械語: D9 Do	語数	サイクル数	フラグCY	スキップ条件
1 0 0 1 0 1 1 0 1 0 <sub>2</sub> 2 5 A <sub>16</sub>	1	1	-	-
機能:(A) (K2)			ップ制御レジスタ	K2の内容を、レジスタ

<b>TAL1</b> (Transfer data to Accumulator from register				
幾械語:D9	語数	サイクル数	フラグCY	スキップ条件
1     0     0     1     0     1     0     1     0     1     0     1     0     1     0     1     0     1     0     1     0     1     0     1     0     1     0     1     0     1     0     1     0     1     0     0     1     0 <td>1</td> <td>1</td> <td>-</td> <td>-</td>	1	1	-	-
能:(A) (L1)	分類:LCD制御	即命令		
	詳細説明:LCI	D制御レジスタL	1の内容を、レジ	スタAへ転送します。
<b>FALA</b> (Transfer data to Accumulator from registe	r LA)			
幾械語: <u>D9</u>	語数	サイクル数	フラグCY	スキップ条件
	1	1	6	-
能:(A3、A2) (AD1、AD0)		命令		
(A1, A0) 0		ブスタADの下位2 2ビット(A3、A2		Do)の内容を、レジスタ
	納され	i <mark>ま</mark> す。		ごット(A1、A0)にば 0 '
<b>「AM j</b> (Transfer data to Accumulator from Memor				
機械語: D9 D0 1 1 0 0 j j j j j 2 C j 16	語数 1	サイクル数 1	フラグ C Y -	スキップ条件 -
機能:(A) (M(DP))	- 分類:RAM・	 レジスタ間転送â	 命令	
(X) (X)EXOR(j) $j = 0 \sim 15$				 ニ後、レジスタXの内容
	ミデ		ルドの値jとの排他	的論理和をとり、その
TAMP (Transfer data to Assumulator from registe	· · · · · · · · · · · · · · · · · · ·			
<del>_</del>	語数	サイクル数	フラグCY	スキップ条件
雙械語:D9		1 1	-	-
機械語:D9 D0 1 0 1 0 1 0 0 1 0 2 2 5 2 16	1	·		
機械語: D9 D0 1 0 1 0 1 0 0 1 0 2 2 5 2 16	分類:その他	コック制御レジス	、タMRの内容を、	レジスタAへ転送しま
1 0 0 1 0 1 0 0 1 0 2 2 5 2	分類:その他	コック制御レジス	、タMRの内容を、	レジスタAへ転送しま

é械語:D9Do	ster PU0)	11.75.10		<b>-</b>
	<u>語数</u> 1	サイクル数 1	フラグCY	スキップ条件
1     0     0     1     0     1     0     1     1     1     1     1     2     2     5     7     16	'	'	-	-
機能:(A) (PU0)	分類:入出力命	 命令		
			ブスタPU0の内容を	を、レジスタAへ転送
	す。			
APU1 (Transfer data to Accumulator from regis	etor DI I1)		A.c.	
機械語:D9 Do	語数	サイクル数	フラグCY	 スキップ条件
1 0 0 1 0 1 1 1 1 0 2 5 E	1	1	-	-
1 0 0 1 0 1 1 1 1 0 2 2 3 2 16				
幾能:(A) (PU1)	分類:入出力部			
		レアップ制御レシ	ブスタPU0の内容で	を、レジスタAへ転送
	す。			
	2			
FAQ1 (Transfer data to Accumulator from registe	er Q1)			
機械語:D9 D0	語数	サイクル数	フラグCY	スキップ条件
1 0 0 1 0 0 0 1 0 0 2 2 4 4 4	1	1	-	-
WEBF (A) (O4)	/\*= \\ (\;\) \\ \\ \\ \\ \\ \\ \\ \\ \\ \\ \\ \\ \			
機能:(A) (Q1)	分類:A/D変換		1の内容を しごう	 スタAへ転送します。
	一	可呼レンスクは	の内谷を、レンス	ヘクハベギム区しより。
<b>「AQ2</b> (Transfer data to Accumulator from regist				
機械語:D9 D0	語数	サイクル数	フラグCY	スキップ条件
1     0     0     1     0     0     1     0     1     0     1     0     1     0     1 <td>1</td> <td>1</td> <td>-</td> <td>-</td>	1	1	-	-
	八 *	100		
	分類:A/D変換 詳細説明:A/D		2の内容を しごう	 マタAヘ転送します。
機能:(A) (Q2)	一一种加加力, 八口		との内骨を、レフノ	(フハ (和区しより。
茂能:(A) (Q2)				
茂能:(A) (Q2)				
機能:(A) (Q2)				
茂能:(A) (Q2)				
成形:(A) (Q2)				
液能:(A) (Q2)				

TAQ3 (Transfer data to Accumulator from registe 機械語: D9	語数	サイクル数	フラグCY	スキップ条件
雙械語: D9	1	1	-	-
幾能:(A) (Q3)	分類:A/D変換	  命令		
	詳細説明:A/C	制御レジスタQ	3の内容を、レジン	スタAへ転送します。
TASP (Transfer data to Accumulator from Stack I	Pointer)		~	
機械語: D9	語数 1	サイクル数 1	フラグ C Y -	スキップ条件 -
機能:(A2 ~ A0) (SP2~SP0)	分類:レジス <i>?</i>	」 夕間転送命令		
(A <sub>3</sub> ) 0			P)の内容を、レジ	「スタAの下位3ビット(
	A0) <sup>2</sup>	\転送します。		
	留意点:TASP	命令実行後、レ	ジスタAの最上位し	ごット(A3)には" 0 "が格
	れます	Γ.		
TAV1 (Transfer data to Accumulator from register	r V1)			
機械語 : D9	語数	サイクル数	フラグCY	スキップ条件
0 0 0 1 0 1 0 1 0 0 2 0 5 4	1	1	-	-
機能 :(A) (V1)	分類:割り込む	」 ⊁制御命令		
	詳細説明:割!	0込み制御レジス	スタV1の内容を、	レジスタAへ転送しま
TAV2 (Transfer data to Accumulator from register				
機械語 : D9	語数	サイクル数	フラグC Y	スキップ条件
·		サイクル数 1	フラグC Y -	スキップ条件 -
機械語: D9	語数	1	フラグC Y -	スキップ条件 -
機械語: D9	語数 1 分類:割り込a	1 ⊁制御命令	-	スキップ条件 - レジスタAへ転送しま
機械語: D9	語数 1 分類:割り込a	1 ⊁制御命令	-	-

語数 1 類:タイマ操 細説明:タイ 2) 語数 1		フラグ C Y - 'W1の内容を、	スキップ条件 - レジスタAへ転送します
類:タイマ操 細説明:タイ 2) 語数	作命令	- VW1の内容を、	- レジスタAへ転送します
细説明:タイ 2) 語数		/W1の内容を、	 レジスタAへ転送します
细説明:タイ 2) 語数		/W1の内容を、	レジスタAへ転送します
2) 語数			
語数			
語数			
語数		h.	
語数		N.A.	
語数			
	サイクル数	フラグCY	スキップ条件
	1	-	ヘイツノ赤汁 -
<b>絀説明:タイ</b>	マ制御レジスタ	W2の内容を、	レシスタAへ転送します
2)			
	サイクル数	フラグCY	スキップ条件
1	1	-	-
	,, ,		
頭:タイマ操 四部明・タイ		:W3の内容を	
		W3の内容を、	レジスタAへ転送します
		W3の内容を、	 レジスタAへ転送します
		W3の内容を、	 レジスタAへ転送します
		W3の内容を、	 レジスタAへ転送します
		W3の内容を、	レジスタAへ転送します
		W3の内容を、	 レジスタAへ転送します
田説明:タイ		W3の内容を、	レジスタAへ転送します
		W3の内容を、 フラグ C Y	レジスタAへ転送します スキップ条件
<b>田説明:タイ</b> サース サース サース サース サース サース サース サース サース サース	マ制御レジスタ		
田説明:タイ 1) 語数	マ制御レジスタ サイクル数 1		
(田)	<ul><li>説明:タイ</li><li>語数</li><li>1</li></ul>	語数 サイクル数	説明: タイマ制御レジスタW2の内容を、 語数 サイクル数 フラグCY

B械語:D9 Do	er W5) 語数	サイクル数	フラグCY	スキップ条件
1 0 0 1 0 0 1 1 1 1 1 2	1	1	-	-
能:(A) (W5)	分類:タイマ技	 操作命令		
			7W5の内容を、	レジスタAへ転送します
<b>AW6</b> (Transfer data to Accumulator from registe	ar W6)		h.	
<del>_</del>	語数	サイクル数	フラグCY	スキップ条件
機械語:D9	1	1	-	-
幾能:(A) (W6)	 分類:タイマ!s	」 操作命令		
	詳細説明:タイ	イマ制御レジスタ	7W6の内容を、	レジスタAへ転送します
	3 C			
AX (Transfer data to Accumulator from register	Y)			
機械語: D9 Do	語数	サイクル数	フラグCY	スキップ条件
	1	1	-	-
幾能:(A) (X)	分類:レジスク	7間転送命令		
	詳細説明:レジ	ブスタXの内容を	、レジスタAへ車	送送します。
TAN (T				
		サイカル物	コラガCV	フキップタ件
	Y) 語数 1	サイクル数 1	フラグ C Y	スキップ条件 -
雙械語: D9	語数 1	1	フラグ C Y -	スキップ条件 -
機械語: D9	語数 1 分類:レジスク	17間転送命令	フラグ C Y - 、レジスタAへ車	-
0 0 0 0 0 1 1 1 1 1 2 0 1 F	語数 1 分類:レジスク	17間転送命令	-	-
機械語:D9 D0 D0 D0 D1 D1 D1 D0	語数 1 分類:レジスク	17間転送命令	-	-
雙械語: D9	語数 1 分類:レジスク	17間転送命令	-	-
機械語:D9 D0 D0 D0 D1 D1 D1 D0	語数 1 分類:レジスク	17間転送命令	-	-

TAZ (Transfer data to Accumulator from register 2				0 =
機械語: D9 D0 0 0 1 0 1 0 0 1 1 2 0 5 3 16	語数 1	サイクル数 1	フラグ C Y -	スキップ条件 -
	(八× <u>工</u>	5		
機能:(A1、A0) (Z1、Z0)	分類:レジスク		しぶっねんのエ	 位2ビット(A1、A0)へ転送り
(A <sub>3</sub> 、A <sub>2</sub> ) 0	ます		D D X Y AW F	1位2 ビット(A1、A0)へ転送 (
	留意点: TAZ命 されま		スタAの上位2ビ	ット(A3、A2)には" 0 "が格約
<b>TBA</b> (Transfer data to register B from Accumulate			*	
機械語: D9 D0	語数	サイクル数	フラグCY	スキップ条件
0 0 0 0 0 0 1 1 1 0 2 0 0 E 16	1	1	$\bigcirc$	-
機能:(B) (A)	分類:レジスク			
	詳細説明:レシ	ブスタAの内容を	、レジスタBへ車	伝送します。
TDA (Transfer data to register D from Accumulate				
機械語: D9	語数 1	サイクル数 1	フラグ C Y -	スキップ条件 - -
機能:(DR2~DR0) (A2~A0)	   分類:レジス <i>?</i>	 タ間転送命令		
THE STOP (ILE PRO)		バスタAの下位3ヒ	シャト(A2~A0)の(	内容を、レジスタDへ転送し
TEAB (Transfer data to register E from Accumula				
機械語: D9 D0 D0 D0 D 1 D0	語数 1	サイクル数 1	フラグ C Y -	スキップ条件 -
機能:(E7~E4) (B)	分類:レジスク		>>= · · ·	418 17
(E3 ~ E0) (A)				4ビット(E7~E4)へ、レジス ト(E3~E0)へ転送します。

#\ <del></del>	mulator)	サイクル数	フラグCY	フナぃヲタル
幾械語: D9 D0 1 0 1 0 0 0 2 2 2 8 16	語数 1	<u>リイグル</u> 数 1	-	スキップ条件 -
機能:(FR0) (A)	分類:入出力部	<u></u> >소		
機能:(FR0) (A)		ブスタAの内容を	、ポート出力形式	制御レジスタFR0へ転i
FR1A (Transfer data to register FR1 from Accur	mulator)			
************************************	語数	サイクル数	フラグCY	スキップ条件
1 0 0 0 1 0 1 0 0 1 2 2 2 9 16	1	1	C	-
幾能:(FR1) (A)	分類:入出力6			制御レジスタFR1へ転
『FR2A (Transfer data to register FR2 from Accun機械語:D9 D0 1 0 1 0 1 0 1 0 2 2 2 A 16 機能:(FR2) (A)	語数 1 分類:入出力命	サイクル数 1 3令 プスタAの内容を、	フラグ C Y - ポート出力形式に	スキップ条件 - 制御レジスタFR2へ転込
FR3A (Transfer data to register FR3 from Accun	,			
機械語:D9 D0 1 0 1 0 1 1 2 2 2 B 16	<u>語数</u> 1	サイクル数 1	フラグ C Y -	スキップ条件 -
機能 :(FR3) (A)	分類:入出力命 詳細説明:レジ ます。	ブスタAの内容を、	ポート出力形式に	制御レジスタFR3へ転返

TI1A (Transfer data to register I1 from Accumulate	or)			
機械語: D9 D0	語数	サイクル数	フラグCY	スキップ条件
1 0 0 0 0 1 0 1 1 1 2 2 1 7 16	1	1	-	-
機能:(I1) (A)	分類:割り込み			
	詳細説明:レジ	ブスタAの内容を	、割り込み制御	レジスタI1へ転送します。
TI2A (Transfer data to register I2 from Accumulate	or)		~	
機械語 : D9	語数	サイクル数	フラグCY	スキップ条件
1 0 0 0 1 1 0 0 0 2 2 1 8 16	1	1	C	-
機能:(I2) (A)	分類:割り込み	お制御命令		
	詳細説明:レシ	ブスタAの内容を、	割り込み制御	レジスタI2へ転送します。
TI3A (Transfer data to register I3 from Accumulate機械語: D9 D0	語数	サイクル数	フラグ C Y	スキップ条件
1 0 0 0 0 1 1 0 1 0 <sub>2</sub> 2 1 A <sub>16</sub>	1	1	-	-
機能:(I3o) (Ao)	分類:割り込み			
		バスタAの最下位 送します。	ビット(Ao)内容を	E、割り込み制御レジスタ
TJ1A (Transfer data to register J1 from Accumula				
機械語: D9	語数 1	サイクル数 1	フラグ C Y -	スキップ条件 -
機能:(J1) (A)	分類:シリア/ 詳細説明:レジ す。		、シリアルI/Of	制御レジスタJ1へ転送しま

TK1A (Transfer data to register K1 from Accumulator) 操機能:(K0) (A)		or)			
機能: (K0) (A)				フラグCY	スキップ条件
詳細説明: レジスタAの内容を、キーオンウェイクアップ制御レジ流転送します。   「Da	0 0 0 1 1 0 1 1 <sub>2</sub> 2 1 B <sub>16</sub>	1	1	-	-
詳細説明: レジスタAの内容を、キーオンウェイクアップ制御レジ流転送します。   「Da		八粉,】山五春			
転送します。   転送します。   転送します。   転送します。   転送します。   では、				ナーオンウェイ	ノカマップ生物 しごフカレ
K1A (Transfer data to register K1 from Accumulator)   大田本				<b>エーカンフェ</b> イ	ファック側面レンスラバ
機械語: Do		74.2			
機械語 : Do					
機械語: Do					
機械語: Do					
機械語: Do					
機械語: Do					
機械語 : Do		\		D.A.	
Tilde   Ti			サイクリ粉	フラガC V	フナップタ件
機能:(K1) (A)				JJJCY	スキック宗行
詳細説明: レジスタAの内容を、キーオンウェイクアップ制御レジ芸 転送します。	0 0 0 1 0 1 0 1 0 2 2 1 4 16	'			-
詳細説明: レジスタAの内容を、キーオンウェイクアップ制御レジ注 転送します。    TK2A (Transfer data to register K2 from Accumulator)	(4)	公新・λ 中力会	<u>*</u>		
転送します。   転送します。   転送します。				キーオンウェイ	 (クアップ制御レジスタK・
TK2A (Transfer data to register K2 from Accumulator)				1 32311	「ファフフ IDJIEPレンスフN
機械語: D9		T4.22			
機械語: D9					
機械語: D9					
機械語: D9					
機械語: D9					
機械語: D9 D0					
機械語: D9 D0	refer data to register I/O from A commulat	or)			
Text			サイクル数	フラガCV	フキップ冬件
機能:(K2) (A)				-	ステック赤圧
詳細説明: レジスタAの内容を、キーオンウェイクアップ制御レジ: 転送します。         FL1A (Transfer data to register L1 from Accumulator)         機械語: D9       D0       語数 サイクル数 フラグCY スキップ条件 コープ ローター ローター ローター ローター ローター ローター ローター ロー	U   U   U   I   U   I   U   I   I   I				_
詳細説明: レジスタAの内容を、キーオンウェイクアップ制御レジ: 転送します。         FL1A (Transfer data to register L1 from Accumulator)         機械語: D9       D0       語数 サイクル数 フラグCY スキップ条件 コープ ローター ローター ローター ローター ローター ローター ローター ロー	15   5   5   16	•	'		-
転送します。         FL1A (Transfer data to register L1 from Accumulator)         機械語: D9       D0       語数       サイクル数       フラグCY       スキップ条         1 0 0 0 0 1 0 1 0 1 0 2 2 0 A 16       1 1	16				-
<b>FL1A</b> (Transfer data to register L1 from Accumulator)  ***機械語: D9	(A)	分類:入出力命	i令	キーオンウェイ	-           ケアップ制御レジスタK;
機械語: D9     D0     語数     サイクル数     フラグCY     スキップ条       1 0 0 0 0 0 1 0 1 0 2 2 0 A     1 1 1	(A)	分類:入出力命 詳細説明:レジ	i令 スタAの内容を、	キーオンウェイ	-       クアップ制御レジスタK:
機械語: D9     D0     語数     サイクル数     フラグCY     スキップ条       1 0 0 0 0 0 1 0 1 0 2 2 0 A     1 1 1	(A)	分類:入出力命 詳細説明:レジ	i令 スタAの内容を、	キーオンウェイ	-   
<ul> <li>機械語: D9</li> <li>1 0 0 0 0 0 1 0 1 0 2 2 0 A 16</li> <li>語数 サイクル数 フラグCY スキップ条</li> <li>1 1 1</li></ul>	(A)	分類:入出力命 詳細説明:レジ	i令 スタAの内容を、	キーオンウェイ	-         クアップ制御レジスタK2
機械語: D9     D0     語数     サイクル数     フラグCY     スキップ条       1 0 0 0 0 0 1 0 1 0 2 2 0 A     1 1 1	(A)	分類:入出力命 詳細説明:レジ	i令 スタAの内容を、	キーオンウェイ	-       クアップ制御レジスタK:
機械語: De     Do     語数     サイクル数     フラグCY     スキップ条       1 0 0 0 0 0 1 0 1 0 2 2 0 A     1 1	(A)	分類:入出力命 詳細説明:レジ	i令 スタAの内容を、	キーオンウェイ	-       クアップ制御レジスタK
機械語: Ds	(A)	分類:入出力命 詳細説明:レジ	i令 スタAの内容を、	キーオンウェイ	-       クアップ制御レジスタK:
機械語: Ds     Do     語数     サイクル数     フラグCY     スキップ条       1 0 0 0 0 0 1 0 1 0 2 2 0 A     1 1	(A)	分類:入出力命 詳細説明:レジ	i令 スタAの内容を、	キーオンウェイ	-       クアップ制御レジスタK:
1 0 0 0 0 1 0 1 0 2 2 0 A       ##::(L1) (A)         1 1 1	(A)	分類:入出力命 詳細説明:レジ 転送	i令 スタAの内容を、	キーオンウェイ	-     クアップ制御レジスタK
	A) 2 16 2 2 2 3 3 3 3 3 3 3 3 3 3 3 3 3 3 3 3	分類:入出力命 詳細説明:レジ 転送 のr)	i令 スタAの内容を、 します。		
	A) 2 16 2 2 3 3 3 3 3 3 3 3 3 3 3 3 3 3 3 3 3	分類:入出力命詳細説明:レジ 転送 むr) 語数	i令 スタAの内容を、 します。 サイクル数		・ (クアップ制御レジスタK) スキップ条件 -
	A) 2 16 2 2 3 3 3 3 3 3 3 3 3 3 3 3 3 3 3 3 3	分類:入出力命詳細説明:レジ 転送 むr) 語数	i令 スタAの内容を、 します。 サイクル数		
詳細説明:レジスタAの内容を、LCD制御レジスタL1へ転送します	nsfer data to register L1 from Accumulators D0 0 0 0 0 1 0 1 0 2 2 0 A 16	分類:入出力命 詳細説明:レジ 転送 or) 語数 1	i令 スタAの内容を、 します。 サイクル数 1		
	nsfer data to register L1 from Accumulato 0 0 0 0 1 0 1 0 2 2 0 A 16 A)	分類:入出力命 詳細説明:レジ 転送 or) 語数 1 分類:LCD制御	i令 スタAの内容を、 します。 サイクル数 1	フラグ C Y -	スキップ条件 -
	nsfer data to register L1 from Accumulato 0 0 0 0 1 0 1 0 2 2 0 A 16 A)	分類:入出力命 詳細説明:レジ 転送 or) 語数 1 分類:LCD制御	i令 スタAの内容を、 します。 サイクル数 1	フラグ C Y -	スキップ条件 -
	nsfer data to register L1 from Accumulato 0 0 0 0 1 0 1 0 2 2 0 A 16 A)	分類:入出力命 詳細説明:レジ 転送 or) 語数 1 分類:LCD制御	i令 スタAの内容を、 します。 サイクル数 1	フラグ C Y -	スキップ条件 -
	nsfer data to register L1 from Accumulato 0 0 0 0 1 0 1 0 2 2 0 A 16 A)	分類:入出力命 詳細説明:レジ 転送 or) 語数 1 分類:LCD制御	i令 スタAの内容を、 します。 サイクル数 1	フラグ C Y -	スキップ条件 -
	nsfer data to register L1 from Accumulato 0 0 0 0 1 0 1 0 2 2 0 A 16 A)	分類:入出力命 詳細説明:レジ 転送 or) 語数 1 分類:LCD制御	i令 スタAの内容を、 します。 サイクル数 1	フラグ C Y -	スキップ条件 -
	nsfer data to register L1 from Accumulato 0 0 0 0 1 0 1 0 2 2 0 A 16 A)	分類:入出力命 詳細説明:レジ 転送 or) 語数 1 分類:LCD制御	i令 スタAの内容を、 します。 サイクル数 1	フラグ C Y -	スキップ条件 -

機械語: <u>D</u> 9	語数	サイクル数	フラグCY	スキップ条件
1 0 0 0 0 1 0 1 1 <sub>2</sub> 2 0 B <sub>16</sub>	1	1	-	-
機能:(L2) (A)	分類:LCD制御	即命令		
	詳細説明:レシ	ブスタAの内容を、	、LCD制御レジス	タL2へ転送します。
LCA (Transfer data to timer LC and register RLC	from Accum	ulator)		
幾械語: <u>D9</u>	語数	サイクル数	フラグCY	スキップ条件
	1	1		-
後能:(LC) (A)	分類:タイマ排	操作命令		
(RLC) (A)	詳細説明:レジます		タイマLCとリロ-	- ドレジスタRLCへ転送
MA j (Transfer data to Memory from Accumulato	or) 語数	サイクル数	フラグCY	スキップ条件
機械語:D9 D0 1 1 j j j j 2 2 B j 16	1	1	-	<u> </u>
幾能:(M(DP)) (A)	分類:RAM・	_ レジスタ間転送6	令	
(X) (X)EXOR(j) $j = 0 \sim 15$	ミデ		レドの値jとの排他的	後、レジスタXの内容と 的論理和をとり、その約
FMRA (Transfer data to register MR from Accum				
機械語: <u>D9</u>	語数	サイクル数	フラグCY	スキップ条件
1 0 0 0 0 1 0 1 1 0 2 2 1 6 16	1	1	-	-
後能:(MR) (A)	分類:その他			
	詳細説明:レジ	ジスタAの内容を	、クロック制御レ	ジスタMRへ転送します

<b>FPAA</b> (Transfer data to register PA from Accumul 機械語 <u>: D9                                  </u>	語数	サイクル数	フラグCY	スキップ条件
1 0 1 0 1 0 1 0 1 0 <sub>2</sub> 2 A A <sub>16</sub>	1	1	-	-
能:(PAo) (Ao)	   分類:タイマ <u> </u>	 操作命令		
	詳細説明:レジ	ブスタAの最下位	ビット(Ao)内容を	、タイマ制御レジスタP
	転送	します。		
<b>PSAB</b> (Transfer data to Pre-Scaler from Accum	ulator and reg	gister B)		
B械語 : D9	語数	サイクル数	フラグCY	スキップ条件
1 0 0 0 1 1 0 1 0 1 2 2 3 5 16	1	1		-
幾能:(RPS7~RPS4) (B)	分類:タイマ	操作命令		
(TPS7 ~ TPS4) (B)	詳細説明:レシ	ブスタBの内容を	プリスケーラとリ	ロードレジスタRPSの
(RPS3 ~ RPS0) (A)		ットへ、レジスタ の下位4ビット⁄		(ケーラとリロードレジ
(TPS3 ~ TPS0) (A)	RPS	のト世4にット	、転送しまり。	
	2			
PU0A (Transfer data to register PU0 from Accur	mulator)			
機械語: <u>D9                                   </u>	語数	サイクル数	フラグCY	スキップ条件
1 0 0 0 1 0 1 1 0 1 <sub>2</sub> 2 2 D <sub>16</sub>	1	1	-	-
機能:(PU0) (A)	分類:入出力部	 命令		
	詳細説明:レ	ジスタAの内容を	、プルアップ制:	御レジスタPU0へ転送し
	す。			
	す。			
	<del>र्</del> ग ,			
	<b>र्</b> क			
	<b>ं</b> इं.			
	<b>ं</b> इं.			
FDIMA (Transfer data to register DIM form Assure				
「PU1A (Transfer data to register PU1 from Accur	mulator)	<b>↓ サイカⅡ※</b> 5	□ ¬=#c∨ ↓	フ <b>キップ</b> タ件
雙械語; <u>D</u> 9		サイクル数 1	フラグC Y	スキップ条件 -
機械語: D9 D0 D0 1 0 1 1 1 1 0 2 2 2 E 16	mulator) 語数 1	1	フラグ C Y -	スキップ条件 -
雙械語; <u>D</u> 9	mulator) 語数 1 分類:入出力 詳細説明:レ	1	-	スキップ条件 - 御レジスタPU1へ転送(
機械語: D9 D0 D0 1 0 1 1 1 1 0 2 2 2 E 16	mulator) 語数 1 分類:入出力部	1	-	-
雙械語: D9 D0	mulator) 語数 1 分類:入出力 詳細説明:レ	1	-	-
機械語: D9 D0 1 0 1 1 1 1 0 2 2 2 E 16	mulator) 語数 1 分類:入出力 詳細説明:レ	1	-	
機械語: D9 D0 1 0 1 1 1 1 0 2 2 2 E 16	mulator) 語数 1 分類:入出力 詳細説明:レ	1	-	-

<b>CQ1A</b> (Transfer data to register Q1 from Accun 機械語 <u>: D9</u>	語数	サイクル数	フラグCY	スキップ条件
1 0 0 0 0 0 1 0 0 2 2 0 4 16	1	1	-	-
能:(Q1) (A)		 協命会		
EE.(QT) (A)			· A/D制御レジス・	
Q2A (Transfer data to register Q2 from Accum	nulator)		<b>.</b>	
101= -	語数	サイクル数	フラグCY	スキップ条件
械語: D9	1	1	-	- -
能:(Q2) (A)				
能 :(Q2) (A)			、A/D制御レジスク	タQ2へ転送します。
Q3A (Transfer data to register Q3 from Accum	nulator)			
機械語:D9 Do	語数	サイクル数	フラグCY	スキップ条件
1 0 0 0 0 0 1 1 0 2 2 0 6	4	1	-	-
能:(Q3) (A)	分類:A/D変	換命令		
	詳細説明:レ	ジスタAの内容を	、A/D制御レジス?	タQ3へ転送します。
R1AB (Transfer data to register R1 from Accu	mulator and re	egister B)		
·	mulator and re	egister B)   サイクル数	フラグCY	スキップ条件
<u>_</u>		,	フラグ C Y -	スキップ条件 -
械語: D9 D0 1 1 1 1 1 1 1 2 2 3 F 16	語数 1 分類:タイマ	サイクル数 1 操作命令	-	-
械語: D9 D0 D0 1 1 1 1 1 1 1 1 2 2 3 F 16	語数 1 分類:タイマ 詳細説明:レ	サイクル数 1 操作命令 ジスタBの内容を	- リロードレジスタ	- R1の上位4ビット(F
(根語: D9	語数 1 分類:タイマ 詳細説明:レ R1	サイクル数 1 操作命令 ジスタBの内容を 4)へ、レジスタAG	- リロードレジスタ D内容をリロードレ	-
#械語: D9 D0 1 1 1 1 1 1 1 2 2 3 F 16 16 16 16 16 16 16 16 16 16 16 16 16	語数 1 分類:タイマ 詳細説明:レ R1	サイクル数 1 操作命令 ジスタBの内容を	- リロードレジスタ D内容をリロードレ	- R1の上位4ビット(F
機械語: D9 D0 1 1 1 1 1 1 1 2 2 3 F 16 能:(R17~R14) (B)	語数 1 分類:タイマ 詳細説明:レ R1	サイクル数 1 操作命令 ジスタBの内容を 4)へ、レジスタAG	- リロードレジスタ D内容をリロードレ	- R1の上位4ビット(F
機械語: D9 D0 1 1 1 1 1 1 1 2 2 3 F 16 能能:(R17~R14) (B)	語数 1 分類:タイマ 詳細説明:レ R1	サイクル数 1 操作命令 ジスタBの内容を 4)へ、レジスタAG	- リロードレジスタ D内容をリロードレ	- R1の上位4ビット(F
1 0 0 0 1 1 1 1 1 1 2 2 3 F 16 酸能:(R17~R14) (B)	語数 1 分類:タイマ 詳細説明:レ R1	サイクル数 1 操作命令 ジスタBの内容を 4)へ、レジスタAG	- リロードレジスタ D内容をリロードレ	- R1の上位4ビット(F

	nulator and re			
幾械語 : D9 Do	語数	サイクル数	フラグCY	スキップ条件
1 0 0 0 1 1 1 0 1 1 <sub>2</sub> 2 3 B <sub>16</sub>	1	1	-	-
幾能:(R37~R34) (B)	分類:タイマ	 操作命令		
(R33 ~ R30) (A)	詳細説明:レ	ジスタBの内容を	リロードレジス・	タR3の上位4ビット(R3
		)へ、レジスタA( 3~R3o)へ転送し		・レジスタR3の下位4ビッ
SIAB (Transfer data to register SI from Accumu	lator and regi	ster B)	-	
機械語 <u>:D9</u>	語数	サイクル数	フラグCY	スキップ条件
	1	1	$\bigcirc$	-
幾能:(SI7~SI4) (B)	分類:タイマ打	 操作命令		
(SI3 ~ SI0) (A)			レジスタSIの上位	4ビット(SI7~SI4)へ、レ
(5.5 5.0)				ット(SI3~SI0)へ転送し
	す。			) ( ( ) ( ) ( ) ( ) ( ) ( ) ( )
<b>「V1A</b> (Transfer data to register V1 from Accumul	ator)			
機械語:D9 D0 ▲	語数	サイクル数	フラグCY	スキップ条件
0 0 0 0 1 1 1 1 1 1 <sub>2</sub> 0 3 F <sub>16</sub>	1	1	-	-
	/ ) *	* # J // 7 . A		
	分類:割り込む			- N
幾能:(V1) (A)			. 割り込み制御し	
幾能:(V1) (A)	詳細説明:レ	ノスタAの内谷を	( 13 ) ~ ( ) ( )	ノンスタV1へ転送しまり
機能:(V1) (A)	詳細説明:レ	ンスタAの内容を	( LI ) ~ (LI )	ンジスタV1へ転送します
機能:(V1) (A)	詳細説明:レジ	ンスタAの内容を		ノンスタV1へ転送しま 9
幾能:(V1) (A)	詳細説明:レジ	ンスタAの内容を	( 13 ) 2 0 18 18 1	ノンスタV1へ転送 Uま 9
幾能:(V1) (A)	詳細説明:レ	ンスタAの内容を		<b>ノンスタ∀1へ転送</b> ∪ま 9
幾能:(V1) (A)	詳細説明:レ	<b>ンスタA</b> の内谷を		<b>ノンスタ∀1へ転送</b> しま 9
幾能:(V1) (A)	詳細説明:レ	<b>ン人</b> ダAの内谷を		ノン 人 グ V 1 ヘ 軒広达 し ま 9
機能:(V1) (A)	詳細説明:レジ	<b>ン人</b> ダAの内谷を		ノン 人 グ V 1 个 戦広达 し ま 9
		<b>ン人</b> ダAの内谷を		ノン 人 グ V 1 个 戦 広 达 し ま 9
<b>「V2A</b> (Transfer data to register V2 from Accumu	lator)			
「V2A (Transfer data to register V2 from Accumu 機械語 : D9	lator) 語数	サイクル数	フラグCY	スキップ条件
<b>「V2A</b> (Transfer data to register V2 from Accumu	lator)			
「V2A (Transfer data to register V2 from Accumu 機械語: D9	ator) 語数 1	サイクル数 1		
「V2A (Transfer data to register V2 from Accumu 機械語: D9	ator)   語数   1   分類:割り込む	サイクル数 1 み制御命令	フラグC Y -	スキップ条件 -
「V2A (Transfer data to register V2 from Accumu 機械語: D9	ator)   語数   1   分類:割り込む	サイクル数 1 み制御命令	フラグC Y -	
「V2A (Transfer data to register V2 from Accumu 機械語: D9	ator)   語数   1   分類:割り込む	サイクル数 1 み制御命令	フラグC Y -	スキップ条件 -
<b>「V2A</b> (Transfer data to register V2 from Accumu 機械語:D9	ator)   語数   1   分類:割り込む	サイクル数 1 み制御命令	フラグC Y -	スキップ条件 -
<b>TV2A</b> (Transfer data to register V2 from Accumu 機械語: D9	ator)   語数   1   分類:割り込む	サイクル数 1 み制御命令	フラグC Y -	スキップ条件 -
TV2A (Transfer data to register V2 from Accumu 機械語: D9	ator)   語数   1   分類:割り込む	サイクル数 1 み制御命令	フラグC Y -	スキップ条件 -
「V2A (Transfer data to register V2 from Accumu 機械語: D9	ator)   語数   1   分類:割り込む	サイクル数 1 み制御命令	フラグC Y -	スキップ条件 -
「V2A (Transfer data to register V2 from Accumu 機械語: D9	ator)   語数   1   分類:割り込む	サイクル数 1 み制御命令	フラグC Y -	スキップ条件 -

	ulator)	11 / - 11 181		
幾械語:D9 Do Do	語数	サイクル数	フラグCY	スキップ条件
1 0 0 0 0 0 1 1 1 0 <sub>2</sub> 2 0 E <sub>16</sub>	1	1	-	-
接台E . ((A)4 )	 分類:タイマ	   場作会会		
養能:(W1) (A)			タイプ制御しこ	 ブスタW1へ転送します
<b>W2A</b> (Transfer data to register W2 from Accumu			<u>k</u>	
雙械語:D9	語数	サイクル数	フラグCY	スキップ条件
1 0 0 0 0 0 1 1 1 1 1 <sub>2</sub> 2 0 F <sub>16</sub>	1	1	G	-
幾能:(W2) (A)	分類:タイマ			
	詳細説明:レ	ジスタAの内容を	、タイマ制御レジ	ブスタW2へ転送します
	1			
<b>TW3A</b> (Transfer data to register W3 from Accum		)		
F <b>W3A</b> (Transfer data to register W3 from Accum 機械語: D9 D0 1 0 0 0 0 1 0 0 0 0 2 2 1 0 16	u <mark>lator)</mark> 語数 1	サイクル数 1	フラグ C Y -	スキップ条件 -
雙械語: D9	語数 1	1	フラグ C Y -	スキップ条件 -
機械語 : D9 Do	語数 1 分類:タイマ	1 操作命令	-	スキップ条件 - 「スタW3へ転送します
機械語: D9	語数 1 分類:タイマ 詳細説明:レ	1 操作命令 ジスタAの内容を	・ タイマ制御レジ	- ジスタW3へ転送します
機械語: D9	語数 1 分類:タイマ 詳細説明:レ	1 操作命令	-	-

W5A (Transfer data to register W5 from Accum				
€械語: D9 D0	語数	サイクル数	フラグCY	スキップ条件
1 0 0 0 0 1 0 0 1 0 2 2 1 2 16	1	1	-	-
能:(W5) (A)	分類:タイマ	 操作命令		
, , , ,	詳細説明:レ	ジスタAの内容を	、タイマ制御レジ	ブスタW5へ転送します。
<b>W6A</b> (Transfer data to register W6 from Accum	ulator)		b.,	
· · · · · · · · · · · · · · · · · · ·	語数	サイクル数	フラグCY	 スキップ条件
接械語: D9	1	1	-	-
幾能:(W6) (A)	分類:タイマ	制御命令		
			、タイマ制御レシ	バスタW6へ転送します。
	16			
		サイクル数	フラゲCY	スキップ条件
	or) <u>語数</u> 1	サイクル数 1	フラグC Y -	スキップ条件
雙械語: D9	語数	1	フラグ C Y -	スキップ条件 -
雙械語: D9	語数 1 分類: レジス	1	-	-
0 0 0 0 0 0 1 1 0 0 2 0 0 0 1	語数 1 分類:レジス 詳細説明:レ	月夕間転送命令 ジスタAの内容を	・ 、レジスタYへ転	- 送します。
機械語: D9	語数 1 分類: レジス 詳細説明: レ	1 夕間転送命令 ジスタAの内容を サイクル数	-	- 送します。 スキップ条件
機械語: D9	語数 1 分類: レジス 詳細説明: レ 語数 1	月夕間転送命令 ジスタAの内容を	・ 、レジスタYへ転	- 送します。
WRST(Watchdog timer ReSeT)  WRST(Watchdog timer ReSeT)	語数 1 分類:レジス 詳細説明:レ 話数 1 分類:その他	1 夕間転送命令 ジスタAの内容を サイクル数 1	・ 、レジスタYへ転 フラグCY ・	- i送します。 スキップ条件 (WDF1) = 1
機械語: D9	語数 1 分類:レジス 詳細説明:レ う類:その他 詳細説明:を2	1 夕間転送命令 ジスタAの内容を サイクル数 1 オッチドッグタイ スキップし、その	・ 、レジスタYへ転 フラグC Y ・ マフラグ(WDF1) 変フラグWDF1を	- 送します。 スキップ条件
機械語:D9	語数 1 分類:レジス 詳細説明: も う類:その他 詳細説明 をば、	1 夕間転送命令 ジスタAの内容を ジスタAの内容を サイクル数 1 1 オッチドッグタイ スキップし、そので そのまま次の命	- 、レジスタYへ転 フラグC Y - マフラグ(WDF1)	- 送します。 スキップ条件 (WDF1) = 1

(AM j (eXchange Accumulator and Memory data	語数	サイクル数	フラグCY	スキップ条件							
機械語:D9 D0 1 1 0 1 j j j j <sub>2</sub> 2 D j <sub>16</sub>	1	1	-	<u> </u>							
機能:(A) (M(DP))	分類:RAM・	」 レジスタ間転送命									
(X) (X)EXOR(j) $j = 0 \sim 15$				 ∑換した後、レジスタXの							
	詳細説明:M(DP)の内容とレジスタAの内容を交換した後、レジスタXの容とイミディエイトフィールドの値jとの排他的論理和をとり、の結果をレジスタXに格納します。										
<b>KAMD j</b> (eXchange Accumulator and Memory da 機械語: D9 D0	ta and Decrei 語数	ment register   サイクル数	Y a <mark>nd s</mark> kip) 「フラグCY	スキップ条件							
機械語: D9 D0 1 1 1 1 1 j j j j 2 2 F j 16	1	1	-	(Y) = 15							
幾能:(A) (M(DP))	分類:RAM・	レジスタ間転送る	命令								
(X) (X)EXOR(j) $j = 0 \sim 15$	詳細説明:M([	OP)の内容とレジ	スタAの内容をジ	交換した後、レジスタXの							
(Y) (Y) - 1				この排他的論理和をとり、							
(') (')											
	(/)系言	果をレシスタXI	い合約リン末り。								
		果をレジスタXI		の结里が 15 "であわげ							
	また	、レジスタYのF	内容を - 1し、そ								
	また の命	、レジスタYの[ 令をスキップし	内容を - 1し、そ								
	また の命	、レジスタYのF	内容を - 1し、そ								
	また の命	、レジスタYの[ 令をスキップし	内容を - 1し、そ								
	また の命	、レジスタYの[ 令をスキップし	内容を - 1し、そ								
<b>(AMI j</b> (eXchange Accumulator and Memory data	また の命 実行	、レジスタYのF 令をスキップしまします。	内容を - 1し、そ ます。" 15 '以外た								
	また の命 実行	、レジスタYのF 令をスキップしまします。	内容を - 1し、そ ます。" 15 '以外た								
	また の命 実行 a and Increme	、レジスタYのF 令をスキップし します。 ent register Y	内容を - 1し、そ ます。" 15 '以外な and skip)	の結果が 15 "であれば、) ならば、そのまま次の命令 スキップ条件 (Y) = 0							
幾械語: D9 Do	また の命 実行 a and Increme 語数 1	、レジスタYのF 令をスキップし します。 ent register Y サイクル数	内容を - 1し、そ ます。" 15 '以外な and skip) フラグCY	よらば、そのまま次の命令 スキップ条件							
機械語: D9 D0 2 E j 16 機能: (A) (M(DP))	また の命 実行 a and Increme 語数 1 分類:RAM・	、レジスタYのF 令をスキップしまします。 します。 ent register Y サイクル数 1 レジスタ間転送き	内容を - 1し、そ ます。" 15 '以外な and skip) フラグCY -	はらば、そのまま次の命令 スキップ条件 (Y) = 0							
機械語: D9 D0 D0 2 E J 16 機能: (A) (M(DP)) (X) (X)EXOR(j) j = 0~15	また の命 実行 a and Increme 語数 1 分類:RAM・ 詳細説明:M(I	・レジスタYのF 令をスキップしまします。 ent register Y サイクル数 1 レジスタ間転送さ DP)の内容とレジ	内容を - 1し、そます。" 15 '以外な and skip) フラグC Y - - 命令	よらば、そのまま次の命令 スキップ条件 (Y) = 0 交換した後、レジスタXの							
機械語: D9 D0 2 E j 16 機能: (A) (M(DP))	また の命 実行 a and Increme 語数 1 分類:RAM・ 詳細説明:M(I 容と	<ul> <li>レジスタYのP令をスキップします。</li> <li>ent register Y サイクル数 1</li> <li>レジスタ間転送さつP)の内容とレジイミディエイト:</li> </ul>	内容を - 1し、そます。" 15 '以外な and skip) フラグ C Y - - - - - - - - - - - - - - - - - - -	よらば、そのまま次の命令 スキップ条件							
機械語: D9 D0 D0 2 E J 16 機能: (A) (M(DP)) (X) (X)EXOR(j) j = 0~15	また の命 実行 a and Increme 語数 1 分類:RAM・ 詳細説明:M(I 容と の結	<ul> <li>レジスタYのP</li> <li>令をスキップします。</li> <li>ent register Y</li> <li>サイクル数</li> <li>1</li> <li>レジスタ間転送さる</li> <li>OP)の内容とレジィミディエイト</li> <li>果をレジスタXI</li> </ul>	内容を - 1し、そます。" 15 '以外な and skip) フラグ C Y - - - - - - - - - - - - - - - - - - -	ならば、そのまま次の命令 スキップ条件 (Y) = 0 交換した後、レジスタXの との排他的論理和をとり、							
機械語: D9 D0 D0 2 E J 16 機能: (A) (M(DP)) (X) (X)EXOR(j) j = 0~15	またのの命 実行 a and Increme 語数 1 分類:RAM・ 詳細説明:M(I 容と の結 また	<ul> <li>レジスタYのP</li> <li>令をスキップします。</li> <li>します。</li> <li>サイクル数</li> <li>カンジスタ間転送さいの内容とレジイミディエイトに課をレジスタYのP</li> <li>、レジスタYのP</li> </ul>	内容を - 1し、そます。" 15 '以外な and skip) フラグC Y ・ フラグC Y ・ フィールドの値と こ格納します。 内容を + 1し、その	よらば、そのまま次の命令 スキップ条件 (Y) = 0 交換した後、レジスタXの この排他的論理和をとり、 の結果が 0 "であれば、次							
機械語: D9 D0 D0 2 E J 16 機能: (A) (M(DP)) (X) (X)EXOR(j) j = 0~15	またの命 実行 a and Increme 語数 1 分類:RAM・ 詳細説明:M(I 容と結 また令	<ul> <li>レジスタYのP</li> <li>令をスキップします。</li> <li>します。</li> <li>サイクル数</li> <li>カンジスタ間転送さいの内容とレジイミディエイトに課をレジスタYのP</li> <li>、レジスタYのP</li> </ul>	内容を - 1し、そます。" 15 '以外な and skip) フラグC Y ・ フラグC Y ・ フィールドの値と こ格納します。 内容を + 1し、その	ならば、そのまま次の命令 スキップ条件 (Y) = 0 交換した後、レジスタXの との排他的論理和をとり、							

「###!」 「###!」

「成形力	·類別]機械語	마고	· — J	包衣												-11	T
分類	命令記号						命令	<b>⊋⊐-</b>	-ド						語	サイク	機能
)]	바이스테이크	D9	D8	D7	D6	D5	D4	Dз	D2	D1	D <sub>0</sub>	16	進表	記	数	が数	IN BL
	TAB	0	0	0	0	0	1	1	1	1	0	0	1	Е	1	1	(A) (B)
	ТВА	0	0	0	0	0	0	1	1	1	0	0	0	Ε	1	1	(B) (A)
	TAY	0	0	0	0	0	1	1	1	1	1	0	1	F	1	1	(A) (Y)
	TYA	0	0	0	0	0	0	1	1	0	0	0	0	С	1	1	(Y) (A)
V	TEAB	0	0	0	0	0	1	1	0	1	0	0	1	Α	1	1	(E7 ~ E4) (B) (E3 ~ E0) (A)
レジスタ間転送命令	TABE	0	0	0	0	1	0	1	0	1	0	0	2	Α	1	1	(B) (E7 ~ E4) (A) (E3 ~ E0)
転送	TDA	0	0	0	0	1	0	1	0	0	1	0	2	9	1	1	(DR2 ~ DR0) (A2 ~ A0)
令	TAD	0	0	0	1	0	1	0	0	0	1	0	5	1	1	1	(A2 ~ A0) (DR2 ~ DR0) (A3) 0
	TAZ	0	0	0	1	0	1	0	0	1	1	0	5	3	1	1	(A <sub>1</sub> , A <sub>0</sub> ) (Z <sub>1</sub> , Z <sub>0</sub> ) (A <sub>3</sub> , A <sub>2</sub> ) 0
	TAX	0	0	0	1	0	1	0	0	1	0	0	5	2	1	1	(A) (X)
	TASP	0	0	0	1	0	1	0	0	0	0	0	5	0	1	1	(A2 ~ A0) (SP2 ~ SP0) (A3) 0
R A	LXY x, y	1	1	х3	X2	X1	<b>X</b> 0	уз	y2	у1	yo	3	x	у	1	1	(X) $x, x = 0 \sim 15$ (Y) $y, y = 0 \sim 15$
RAMアドレス命令	LZ z	0	0	0	1	0	0	1	0	<b>Z</b> 1	Z0	0	4	8 +z	1	1	(Z) z, z = 0 ~ 3
命令	INY	0	0	0	0	0	1	0	0	1	1	0	1	3	1	1	(Y) (Y) + 1
	DEY	0	0	0	0	0	1	0	1	1	1	0	1	7	1	1	(Y) (Y) - 1
	ТАМ ј	1	0	1	1	0	0	j	j	j	j	2	С	j	1	1	(A) (M(DP)) (X) (X) EXOR (j) j = 0 ~ 15
R A M	ХАМ ј	1	0	1	1	0	1	j	j	j	j	2	D	j	1	1	(A) (M(DP)) (X) (X) EXOR (j) j = 0 ~ 15
RAM・レジスタ間転送命令	XAMD j	1	0	1	1	1	1	j	j	j	j	2	F	j	1	1	(A) (M(DP)) (X) (X) EXOR (j) j = 0 ~ 15 (Y) (Y) - 1
転送命令	XAMI j	1	0	1	1	1	0	j	j	j	j	2	Е	j	1	1	(A) (M(DP)) (X) (X) EXOR (j) j = 0 ~ 15 (Y) (Y) + 1
	ТМА ј	1	0	1	0	1	1	j	j	j	j	2	В	j	1	1	(M(DP)) (A) (X) (X) EXOR (j) j = 0 ~ 15

	フ	
スキップ条件	ラ グ CY	詳細説明
-	-	レジスタBの内容を、レジスタAへ転送します。
-	-	レジスタAの内容を、レジスタBへ転送します。
-	-	レジスタYの内容を、レジスタAへ転送します。
-	-	レジスタAの内容を、レジスタYへ転送します。
-	-	レジスタA及びレジスタBの内容を、レジスタEへ転送します。
-	-	レジスタEの内容を、レジスタA及びレジスタBへ転送します。
-	-	レジスタAの内容を、レジスタDへ転送します。
-	-	レジスタDの内容を、レジスタAへ転送します。
-	-	レジスタZの内容を、レジスタAへ転送します。
-	-	レジスタXの内容を、レジスタAへ転送します。
-	-	スタックポインタ(SP)の内容を、レジスタAへ転送します。
連続記述	-	イミディエイトフィールドの値xをレジスタXへロードし、イミディエイトフィールドの値yをレジスタYへロードします。 LXY命令を連続記述し、連続実行の場合は、最初に実行したLXY命令を除き、以下に連続記述されたLXY命令はスキップされます。
-	-	イミディエイトフィールドの値zをレジスタZヘロードします。
(Y) = 0		レジスタYの内容を+1します。その結果、レジスタYの内容が 0 "であれば、次の命令をスキップします。
(Y) = 15	-	レジスタYの内容を - 1します。その結果、レジスタYの内容が 15 "であれば、次の命令をスキップします。
-	-	M(DP)の内容をレジスタAに転送した後、レジスタXとイミディエイトフィールドの値jとの排他的論理和をとり、その結果をレジスタXに格納します。
-	-	M(DP)とレジスタAの内容を交換した後、レジスタXとイミディエイトフィールドの値jとの排他的論理和をとり、その結果をレジスタXに格納します。
(Y) = 15	-	M(DP)とレジスタAの内容を交換した後、レジスタXとイミディエイトフィールドの値jとの排他的論理和をとり、その結果をレジスタXに格納します。 また、レジスタYの内容を - 1し、その結果が 15 'のとき、次の命令をスキップします。
(Y) = 0	-	M(DP)とレジスタAの内容を交換した後、レジスタXとイミディエイトフィールドの値 との排他的論理和をと リ、その結果をレジスタXに格納します。   また、レジスタYの内容を+1し、その結果が 0 "のとき、次の命令をスキップします。
-	-	レジスタAの内容をM(DP)に転送した後、レジスタXとイミディエイトフィールドの値jとの排他的論理和をとり、その結果をレジスタXに格納します。

八米五	命令記号						命令	-⊏\$	-ド						語	サイク	機能
分類	的女配子	D9	D8	D7	D6	D5	D4	Dз	D2	D1	D <sub>0</sub>	16	進表	記	数	クル数	竹茂 目已
	LA n	0	0	0	1	1	1	n	n	n	n	0	7	n	1	1	(A) n n = 0 ~ 15
	TABP p	0	0	1	0	<b>p</b> 5	p4	рз	p2	<b>p</b> 1	po	0	8 +p	р	1	3	(SP) (SP) + 1 (SK(SP)) (PC) (PCH) p (PCL) (DR2 ~ DR0 A3 ~ A0) (B) (ROM(PC))7 ~ 4 (A) (ROM(PC))3 ~ 0 (PC) (SK(SP)) (SP) (SP) - 1
	АМ	0	0	0	0	0	0	1	0	1	0	0	0	Α	1	1	(A)  (A) + (M(DP))
演	AMC	0	0	0	0	0	0	1	0	1	1	0	0	В	1	1	(A) (A) + (M(DP)) + (CY) (CY) キャリ
演算命令	A n	0	0	0	1	1	0	n	n	n	n	0	6	n	1	1	(A) (A) + n ,n = 0 ~ 15
	AND	0	0	0	0	0	1	1	0	0	0	0	1	8	1	1	(A) (A) AND (M(DP))
	OR	0	0	0	0	0	1	1	0	0	1	0	1	9	1	1	(A) (A) OR (M(DP))
	sc	0	0	0	0	0	0	0	1	1	1	0	0	7	1	1	(CY) 1
	RC	0	0	0	0	0	0	0	1	1	0	0	0	6	1	1	(CY) 0
	SZC	0	0	0	0	1	0	1	1	1	1	0	2	F	1	1	(CY) = 0?
	СМА	0	0	0	0	0	1	1	1	0	0	0	1	С	1	1	$(A)$ $(\overline{A})$
	RAR	0	0	0	0	0	1	1	1	0	1	0	1	D	1	1	CY A3A2A1A0
Ľ	SB j	0	0	0	1	0	1	1	1	j	j	0	5	C +j	1	1	(Mj(DP)) 1 j = 0 ~ 3
ビット操作命令	RB j	0	0	0	1	0	0	1	1	j	j	0	4	C +j	1	1	(Mj(DP)) 0 j = 0 ~ 3
命 令	SZB j	0	0	0	0	1	0	0	0	j	j	0	2	j	1	1	$(Mj(DP)) = 0? j = 0 \sim 3$
	SEAM	0	0	0	0	1	0	0	1	1	0	0	2	6	1	1	(A) = (M(DP))?
比較命令	SEA n	0	0	0	0	1	0	0	1	0	1	0	2	5	2	2	$(A) = n?   n = 0 \sim 15$
令		0	0	0	1	1	1	n	n	n	n	0	7	n			

注 M34524M8の場合、p=0~63、M34524MCの場合、p=0~95、M34524EDの場合、p=0~127です。

スキップ条件	フラグ	詳細説明
	CY	
連続記述	-	イミディエイトフィールドの値nをレジスタAへロードします。 LA命令を連続記述し、連続実行の場合は、最初に実行したLA命令を除き、以下に連続記述されたLA命令はスキップされます。
-	-	pページのレジスタDとレジスタAで指定された(DR2 DR1 DR0 A3 A2 A1 A0)2番地のROMパターンのうち、 ビット7~4をレジスタBに、ビット3~0をレジスタAへ転送します。 この命令を実行するときは、スタックを1段使用します。 SBK命令実行後は64~127ページ、RBK命令実行後は0~63ページを指定します。 リセット解除、パワーダウンからの復帰後は0~63ページを指定します。
-	-	レジスタAにM(DP)の内容を加え、結果をレジスタAに格納します。キャリ <mark>フラグ</mark> CYの内容は変化しません。
-	0/1	レジスタAにM(DP)の内容とキャリフラグCYの内容を加え、結果をレジスタAとキャリフラグCYに格納します。
オーバフロー = 0	-	レジスタAにイミディエイトフィールドの値nを加 <mark>えます。キャリ</mark> フラグCYの内容は変化しません。 演算の結果、オーバフローしなければ次の命令を <mark>スキップし</mark> ます。
-	-	レジスタAとM(DP)の内容の論理積をとり、 <mark>結果を</mark> レジスタAに格納します。
-	-	レジスタAとM(DP)の内容の論理和を <mark>と</mark> り、 <mark>結果を</mark> レジスタAに格納します。
-	1	キャリフラグCYをセット(1)します。
-	0	キャリフラグCYをクリア(0)し <mark>ま</mark> す。
(CY) = 0	-	キャリフラグCYの内容が 0 'のとき、次の命令をスキップします。
-	-	レジスタ <mark>Aの内容の1の歩数</mark> をレジスタAに格納します。
-	0/1	ー キャリ <mark>フラグを含め</mark> 、レジスタAを右へ1ビットローテーションします。
-	-	M(DP)の内容の第jビット(イミディエイトフィールドの値jで指定されたビット)をセット(1)します。
-	-	   M(DP)の内容の第jビット(イミディエイトフィールドの値jで指定されたビット)をクリア(0)します。 
(Mj(DP)) = 0 ただし、j = 0 ~ 3	-	M(DP)の内容の第jビット(イミディエイトフィールドの値jで指定されたビット)の内容が 0 'のとき、次の命令をスキップします。
(A) = (M(DP))	-	レジスタAの内容とM(DP)の内容とが等しければ、次の命令をスキップします。
(A) = n	-	レジスタAの内容とイミディエイトフィールドの値nとが等しければ、次の命令をスキップします。

八平工	AA518						命令	<b>-</b> ⊏≎	- <b>ド</b>						語	サイ	Life Car-
分類	命令記号	D9	D8	D7	D6	D5	D4	D3	D2	D1	D <sub>0</sub>	16	進表	記	数	クル数	機能
	Ва	0	1	1	<b>a</b> 6	<b>a</b> 5	a4	<b>a</b> 3	<b>a</b> 2	a1	<b>a</b> 0	1	8 +a	а	1	1	(PCL) a6 ~ a0
ヹ	BL p a	0	0	1	1	1	p4	рз	p2	р1	po	0	E +p	р	2	2	(PCH) p (PCL) a6 ~ a0
ブランチ命令		1	p6	<b>p</b> 5	<b>a</b> 6	<b>a</b> 5	a4	аз	<b>a</b> 2	<b>a</b> 1	<b>a</b> 0	2 +p	р +а	а			
	BLA p	0	0	0	0	0	1	0	0	0	0	0	1	0	2	2	(PCH) p (PCL) (DR2 ~ DR0 A3 ~ A0)
		1	p6	<b>p</b> 5	p4	0	0	рз	p2	р1	po	2 +p	р	р			
サブ	ВМ а	0	1	0	<b>a</b> 6	<b>a</b> 5	a4	<b>a</b> 3	a2	a1	<b>a</b> 0	1	а	а	1	1	(SP) (SP) + 1 (SK(SP)) (PC) (PCH) 2 (PCL) a6 ~ a0
サブルーチン呼び出し命令	BML p a	0	0	1	1	0	p4	рз	p2	р1	po	0	C +p	р	2	2	(SP) (SP) + 1 (SK(SP)) (PC) (PCH) p
		1	p6	<b>p</b> 5	<b>a</b> 6	<b>a</b> 5	a4	<b>a</b> 3	<b>a</b> 2	a1	<b>a</b> 0	2 +p	р +а	а			(PCL) a6 ~ a0
令	BMLA p	0	0	0	0	1	1	0	0	0	0	0	3	0	2	2	(SP) (SP) + 1 (SK(SP)) (PC)
		1	p6	<b>p</b> 5	p4	0	0	рз	p2	p1	po	2 +p	р	р			(PCH) p (PCL) (DR2 ~ DR0 A3 ~ A0)
リター	RTI	0	0	0	1	0	0	0	1	1	0	0	4	6	1	1	(PC) (SK(SP)) (SP) (SP) - 1
ン操作命令	RT	0	0	0	1	0	0	0	1	0	0	0	4	4	1	2	(PC) (SK(SP)) (SP) (SP) - 1
<b>令</b>	RTS	0	0	0	1	0	0	0	1	0	1	0	4	5	1	2	(PC) (SK(SP)) (SP) (SP) - 1
宝山	DI	0	0	0	0	0	0	0	1	0	0	0	0	4	1	1	(INTE) 0
           	EI	0	0	0	0	0	0	0	1	0	1	0	0	5	1	1	(INTE) 1
割り込み制御命令	SNZ0	0	0	0	0	1	1	1	0	0	0	0	3	8	1	1	V10=0:(EXF0)=1? スキップ後 (EXF0) 0 V10=1:NOP
- <sup></sup>	SNZ1	0	0	0	0	1	1	1	0	0	1	0	3	9	1	1	V11=0:(EXF1)=1? スキップ後 (EXF1) 0 V11=1:NOP

注 M34524M8の場合、p=0~63、M34524MCの場合、p=0~95、M34524EDの場合、p=0~127です。

ます。 - 2ページのサブルーチン呼び出し:2ページのa番地のサブルーチンを呼び出します。 - サブルーチン呼び出し:pページのa番地のサブルーチンを呼び出します。 - サブルーチン呼び出し:pページのレジスタD、レジスタAで指定された(DR2DR1DR0A3A2A1A0)2番地のサブルーチンを呼び出します。 - 割り込み処理ルーチンからメインルーチンに戻ります。 データポインタ(X Y Z)、キャリフラグ、スキップステータス、LA/LXY連続記述によるNOPステータス、レジスタA、レジスタBの名値を割り込み直前の状態に復帰させます。 - サブルーチンから、このサブルーチンを呼び出したルーチンに戻ります。 - サブルーチンから、このサブルーチンを呼び出したルーチンに戻り、次の命令を無条件にスキップします。 - 割り込み許可フラグ(INTE)をクリア(0)し、割り込み発生禁止状態にします。 - 割り込み許可フラグ(INTE)をセット(1)し、割り込み発生可能状態にします。 - 割り込み割可フラグ(INTE)をサント(1)し、割り込み発生可能状態にします。 - 割り込み割可フラグ(INTE)をサント(1)し、割り込み発生可能状態にします。			
- ページ外ブランチ:pページのa圏地へブランチします。 - ページ外ブランチ:pページのレジスタD,レジスタAで指定された(DR2DR1DR0A3A2A1A0)2番地へブランチします。 - 2ページのサブルーチン呼び出し:2ページのa番地のサブルーチンを呼び出します。 - サブルーチン呼び出し:pページのa番地のサブルーチンを呼び出します。 - サブルーチン呼び出し:pページのレジスタD,レジスタAで指定された(DR2DR1DR0A3A2A1A0)2番地のサブルーチンを呼び出します。 - サブルーチン呼び出し:pページのレジスタD,レジスタAで指定された(DR2DR1DR0A3A2A1A0)2番地のサブルーチンを呼び出します。 - 割り込み処理ルーチンからメインルーチンに戻ります。データポインタ(X,Y,Z)、キャリフラグ、スキップステータス、LALXY連続記述によるNOPステータス、レジスタA、レジスタBの各値を割り込み直前の状態に復帰させます。 - サブルーチンから、このサブルーチンを呼び出したルーチンに戻ります。 - サブルーチンから、このサブルーチンを呼び出したルーチンに戻り、次の命令を無条件にスキップします。 - 割り込み許可フラグ(INTE)をクリア(0)し、割り込み発生禁止状態にします。 - 割り込み許可フラグ(INTE)をセット(1)し、割り込み発生禁止状態にします。 - 割り込み許可フラグ(INTE)をセット(1)し、割り込み発生対態にします。 - 割り込み時可フラグ(INTE)をセット(1)し、割り込み発生可能状態にします。	スキップ条件	ラ グ	詳細説明
- ページ外ブランチ:pページのレジスタD,レジスタAで指定された(DR2DR1DR0A3A2A1A0)2雷地へブランチします。  - 2ページのサブルーチン呼び出し:pページのa番地のサブルーチンを呼び出します。  - サブルーチン呼び出し:pページのa番地のサブルーチンを呼び出します。  - サブルーチン呼び出します。  - 調り込み処理ルーチンからメインルーチンに戻ります。 データがインタ(X Y Z),キャリフラグ、スキップステータス、LAUXY連続記述によるNOPステータス、レジスタA、レジスタBのB値を割り込み直前の状態に復帰させます。  - サブルーチンから、このサブルーチンを呼び出したルーチンに戻ります。 サブルーチンから、このサブルーチンを呼び出したルーチンに戻ります。 サブルーチンから、このサブルーチンを呼び出したルーチンに戻ります。  - サブルーチンから、このサブルーチンを呼び出したルーチンに戻ります。  - 割り込み許可フラグ(INTE)をセット(1)し、割り込み発生禁止状態にします。 割り込み許可フラグ(INTE)をセット(1)し、割り込み発生可能状態にします。 割り込み制御レジスタV1のビットの(V10)の内容が 0 で、外部の割り込み要求フラグEXFOが 1 でとき、次の命令をスキップします。スキップ後、外部の割り込み要求フラグEXFOをクリア(0)します。	-	-	ページ内ブランチ:同一ページのa番地へブランチします。
ます。 - 2ページのサブルーチン呼び出し:2ページのa番地のサブルーチンを呼び出します。 - サブルーチン呼び出し:pページのa番地のサブルーチンを呼び出します。 - サブルーチン呼び出し:pページのbジスタD,レジスタAで指定された(DR2DR1DR0A3A2A1A0)2番地のサブルーチンを呼び出します。 - 割り込み処理ルーチンからメインルーチンに戻ります。データボインタ(X Y Z)、キャリフラグ、スキップステータス、LA/LXY連続記述によるNOPステータス、レジスタA、レジスタBの各値を割り込み直前の状態に復帰させます。 - サブルーチンから、このサブルーチンを呼び出したルーチンに戻ります。	-	-	ページ外ブランチ:pページのa番地へブランチします。
- サブルーチン呼び出し:pページのa番地のサブルーチンを呼び出します。 - サブルーチン呼び出し:pページのレジスタD,レジスタAで指定された(DR2DR1DR0A3A2A1A0)2番地のサブルーチンを呼び出します。 - 割り込み処理ルーチンからメインルーチンに戻ります。データポインタ(X, Y, Z)、キャリフラグ、スキップステータス、LA/LXY連続記述によるNOPステータス、レジスタA、レジスタBの各値を割り込み直前の状態に復帰させます。 - サブルーチンから、このサブルーチンを呼び出したルーチンに戻ります。 - サブルーチンから、このサブルーチンを呼び出したルーチンに戻り、次の命令を無条件にスキップします。 - 割り込み許可フラグ(INTE)をクリア(0)し、割り込み発生禁止状態にします。 - 割り込み許可フラグ(INTE)をセット(1)し、割り込み発生禁止状態にします。 - 割り込み計画レジスタV1のビット0(V10)の内容が 0 "で、外部の割り込み要求フラグEXF0が 1 "のとき、次の命令をスキップします。スキップ後、外部の割り込み要求フラグEXF0が 1 "のとき、次の命令をスキップします。スキップ後、外部の割り込み要求フラグEXF0が 1 "のとき、次の	-	-	ページ外ブランチ:pページのレジスタD,レジスタAで指定された(DR2DR1DR0A3A2A1A0)2番地へブランチします。
- ・ サブルーチン呼び出し:pページのレジスタD,レジスタAで指定された(DR2DR1DR0A3A2A1A0)2番地のサブルーチンを呼び出します。 - ・ 割り込み処理ルーチンからメインルーチンに戻ります。データポインタ(X, Y, Z)、キャリフラグ、スキップステータス、LA/LXY連続記述によるNOPステータス、レジスタA、レジスタBの各値を割り込み直前の状態に復帰させます。 - ・ サブルーチンから、このサブルーチンを呼び出したルーチンに戻ります。 - ・ サブルーチンから、このサブルーチンを呼び出したルーチンに戻り、次の命令を無条件にスキップします。 - ・ 割り込み許可フラグ(INTE)をクリア(0)し、割り込み発生禁止状態にします。 - ・ 割り込み許可フラグ(INTE)をセット(1)し、割り込み発生可能状態にします。 V10 = 0:(EXF0) = 1 ・ 割り込み制御レジスタV1のビット0(V10)の内容が 0 で、外部0割り込み要求フラグEXF0が 1 でとき、次の命令をスキップします。スキップ後、外部0割り込み要求フラグEXF0をクリア(0)します。	-	-	2ページのサブルーチン呼び出し:2ページのa番地のサブルーチンを呼び出します。
- 割り込み処理ルーチンからメインルーチンに戻ります。 データポインタ(X Y Z)、キャリフラグ、スキップステータス、LA/LXY連続記述によるNOPステータス、レジスタA、レジスタBの各値を割り込み直前の状態に復帰させます。 - サブルーチンから、このサブルーチンを呼び出したルーチンに戻ります。  無条件スキップ ・ サブルーチンから、このサブルーチンを呼び出したルーチンに戻り、次の命令を無条件にスキップします。  - 割り込み許可フラグ(INTE)をクリア(0)し、割り込み発生禁止状態にします。 - 割り込み許可フラグ(INTE)をセット(1)し、割り込み発生可能状態にします。  V10=0:(EXF0)=1 ・ 割り込み制御レジスタV1のピット0(V10)の内容が 0 "で、外部0割り込み要求フラグEXF0が 1 "のとき、次の命令をスキップします。スキップ後、外部0割り込み要求フラグEXF0をクリア(0)します。	-	-	サブルーチン呼び出し:pページのa番地のサブル <mark>ーチンを</mark> 呼び出します。
データポインタ(X Y Z)、キャリフラグ、スキップステータス、LA/LXY連続記述によるNOPステータス、レジスタA、レジスタBの各値を割り込み直前の状態に復帰させます。 - サブルーチンから、このサブルーチンを呼び出したルーチンに戻ります。 - サブルーチンから、このサブルーチンを呼び出したルーチンに戻り、次の命令を無条件にスキップします。 - 割り込み許可フラグ(INTE)をクリア(0)し、割り込み発生禁止状態にします。 - 割り込み許可フラグ(INTE)をセット(1)し、割り込み発生可能状態にします。 V10=0:(EXF0)=1 - 割り込み制御レジスタV1のピットの(V10)の内容が 0 で、外部0割り込み要求フラグEXF0が 1 のとき、次の命令をスキップします。スキップ後、外部0割り込み要求フラグEXF0をクリア(0)します。	-	-	
<ul> <li>無条件スキップ - サブルーチンから、このサブルーチンを呼び出したルーチンに戻り、次の命令を無条件にスキップします。</li> <li>割り込み許可フラグ(INTE)をクリア(0)し、割り込み発生禁止状態にします。</li> <li>割り込み許可フラグ(INTE)をセット(1)し、割り込み発生可能状態にします。</li> <li>V10=0:(EXF0)=1 - 割り込み制御レジスタV1のビット0(V10)の内容が 0 "で、外部0割り込み要求フラグEXF0が"1 "のとき、次の命令をスキップします。スキップ後、外部0割り込み要求フラグEXF0をクリア(0)します。</li> </ul>	-	-	データ <mark>ポ</mark> インタ(X_Y_Z)、キャリフラグ、スキップステータス、LA/LXY連続記述によるNOPステータス、レジス
- 割り込み許可フラグ(INTE)をクリア(0)し、割り込み発生禁止状態にします。 - 割り込み許可フラグ(INTE)をセット(1)し、割り込み発生可能状態にします。  V10 = 0:(EXF0) = 1 - 割り込み制御レジスタV1のビット0(V10)の内容が 0 "で、外部0割り込み要求フラグEXF0が 1 "のとき、次の命令をスキップします。スキップ後、外部0割り込み要求フラグEXF0をクリア(0)します。	-	-	サブルーチンから、このサブルーチンを呼び出したルーチンに戻ります。
- 割り込み許可フラグ(INTE)をセット(1)し、割り込み発生可能状態にします。  V10 = 0:(EXF0) = 1  割り込み制御レジスタV1のビット0(V10)の内容が 0 "で、外部0割り込み要求フラグEXF0が 1 "のとき、次の命令をスキップします。スキップ後、外部0割り込み要求フラグEXF0をクリア(0)します。	無条件スキップ	-	   サブルーチンから、このサブルーチンを呼び出したルーチンに戻り、次の命令を無条件にスキップします。 
V10 = 0:(EXF0) = 1	-	-	割り込み許可フラグ(INTE)をクリア(0)し、割り込み発生禁止状態にします。
命令をスキップします。スキップ後、外部0割り込み要求フラグEXF0をクリア(0)します。	-	-	割り込み許可フラグ(INTE)をセット(1)し、割り込み発生可能状態にします。
	V10 = 0:(EXF0) = 1	-	
・	V11 = 0:(EXF1) = 1	-	割り込み制御レジスタV1のビット1(V11)の内容が 0 "で、外部1割り込み要求フラグEXF1が 1 "のとき、次の命令をスキップします。スキップ後、外部1割り込み要求フラグEXF1をクリア(0)します。

八米工	A478						命令	>⊐-	・ド						語	サイク	Life Cit
分類	命令記号	D9	D8	D7	D6	D5	D4	Дз	D2	D1	D <sub>0</sub>	16	進表	記	数	ク ル 数	機能
	SNZI0	0	0	0	0	1	1	1	0	1	0	0	3	Α	1	1	I12 = 1:(INT0) =" H "?
	SNZI1	0	0	0	0	1	1	1	0	1	1	0	3	В	1	1	
	ONZII	O	Ü	Ü	Ü		•		U		'		J	_	'	'	
																	122 0.((((1))) 2.
	TAV1	0	0	0	1	0	1	0	1	0	0	0	5	4	1	1	(A) (V1)
割り	TV1A	0	0	0	0	1	1	1	1	1	1	0	3	F	1	1	(V1) (A)
割り込み制御命令	TAV2	0	0	0	1	0	1	0	1	0	1	0	5	5	1	1	(A) (V2)
御命	TV2A	0	0	0	0	1	1	1	1	1	0	0	3	Ε	1	1	(V2) (A)
<b>†</b>	TAI1	1	0	0	1	0	1	0	0	1	1	2	5	3	1	1	(A) (I1)
	TI1A	1	0	0	0	0	1	0	1	1	1	2	1	7	1	1	(I1) (A)
	TAI2	1	0	0	1	0	1	0	1	0	0	2	5	4	1	1	(A) (I2)
	TI2A	1	0	0	0	0	1	1	0	0	0	2	1	8	1	1	(I2) (A)
	TAI3	1	0	0	1	0	1	0	1	0	1	2	5	5	1	1	(Ao) (I3o) (A3 ~ A1) 0
	TI3A	1	0	0	0	0	1 🐗	1	0	1	0	2	1	Α	1	1	(I30) (A0)
	TPAA	1	0	1	0	1	0	1	0	1	0	2	Α	Α	1	1	(PA0) (A0)
	TAW1	1	0	0	1	0	0	1	0	1	1	2	4	В	1	1	(A) (W1)
	TW1A	1	0	0	0	0	0	1	1	1	0	2	0	Е	1	1	(W1) (A)
	TAW2	1	0	0	1	0	0	1	1	0	0	2	4	С	1	1	(A) (W2)
	TW2A	1	0	0	0	0	0	1	1	1	1	2	0	F	1	1	(W2) (A)
タイマ操作命令	TAW3	1	0	0	1	0	0	1	1	0	1	2	4	D	1	1	(A) (W3)
操作	TW3A	1	0	0	0	0	1	0	0	0	0	2	1	0	1	1	(W3) (A)
令	TAW4	1	0	0	1	0	0	1	1	1	0	2	4	Ε	1	1	(A) (W4)
	TW4A	1	0	0	0	0	1	0	0	0	1	2	1	1	1	1	(W4) (A)
	TAW5	1	0	0	1	0	0	1	1	1	1	2	4	F	1	1	(A) (W5)
	TW5A	1	0	0	0	0	1	0	0	1	0	2	1	2	1	1	(W5) (A)
	TAW6	1	0	0	1	0	1	0	0	0	0	2	5	0	1	1	(A) (W6)
	TW6A	1	0	0	0	0	1	0	0	1	1	2	1	3	1	1	(W6) (A)

スキップ条件	フ ラ グ CY	詳細説明
I12 = 1:(INT0) = "H"	-	割り込み制御レジスタI1のビット2(I12)の内容が 1 "で、INT0端子のレベルが H "のとき、次の命令をスキップ
I12 = 0:(INT0) = " L "	-	します。  割り込み制御レジスタ 1のビット2(l12)の内容が 0 "で、INT0端子のレベルが L "のとき、次の命令をスキップします。
I22 = 1:(INT1) = "H"	-	割り込み制御レジスタI2のビット2(I22)の内容が 1 "で、INT1端子のレベルが H 'のとき、次の命令をスキップ
I22 = 0:(INT1) = " L "	-	します。  割り込み制御レジスタ 2のビット2(I22)の内容が 1 "で、INT1端子のレベルが L "のとき、次の命令をスキップします。
-	-	割り込み制御レジスタV1の内容を、レジスタAへ転送します。
-	-	レジスタAの内容を、割り込み制御レジスタV1へ転送します。
-	-	割り込み制御レジスタV2の内容を、レジスタAへ転送します。
-	-	レジスタAの内容を、割り込み制御レジスタV2へ転送します。
-	-	割り込み制御レジスタI1の内容を、レジスタAへ転送します。
-	-	レジスタAの内容を、割り込み制御レジスタI1へ転 <mark>送</mark> します。
-	-	割り込み制御レジスタI2の内容を、レジスタAへ転送します。
-	-	レジスタAの内容を、割り込み制御レジスタI2へ転送します。
-	-	割り込み制御レジスタI3の内容を、レジスタAの最下位ビット(Ao)へ転送します。
-	-	レジスタAの最下位ビット(Ao)の内容を、割り込み制御レジスタI3へ転送します。
-	-	レジス <mark>タA</mark> の内容 <mark>を、</mark> タイマ制御レジスタPAへ転送します。
-	-	タイマ制御レジスタW1の内容を、レジスタAへ転送します。
-	_ <	レジスタAの内容を、タイマ制御レジスタW1へ転送します。
-	-	タイマ制御レジスタW2の内容を、レジスタAへ転送します。
-	-	レジスタAの内容を、タイマ制御レジスタW2へ転送します。
-	-	タイマ制御レジスタW3の内容を、レジスタAへ転送します。
-	-	レジスタAの内容を、タイマ制御レジスタW3へ転送します。
-	-	タイマ制御レジスタW4の内容を、レジスタAへ転送します。
-	-	レジスタAの内容を、タイマ制御レジスタW4へ転送します。
-	-	タイマ制御レジスタW5の内容を、レジスタAへ転送します。
-	-	レジスタAの内容を、タイマ制御レジスタW5へ転送します。
-	-	タイマ制御レジスタW6の内容を、レジスタAへ転送します。
-	-	レジスタAの内容を、タイマ制御レジスタW6へ転送します。

八平五	٥٥٩٦						命令	<b>⊕</b> ⊐-	-ド						語	サイク	144 61-
分類	命令記号	D9	D8	D7	D6	D5	D4	Dз	D2	D1	D <sub>0</sub>	16	進表	記	数	クル数	機能
	TABPS	1	0	0	1	1	1	0	1	0	1	2	7	5	1	1	(B) (TPS7 ~ TPS4) (A) (TPS3 ~ TPS0)
	TPSAB	1	0	0	0	1	1	0	1	0	1	2	3	5	1	1	(RPS7 ~ RPS4) (B) (TPS7 ~ TPS4) (B) (RPS3 ~ RPS0) (A) (TPS3 ~ TPS0) (A)
	TAB1	1	0	0	1	1	1	0	0	0	0	2	7	0	1	1	(B) (T17 ~ T14) (A) (T13 ~ T10)
	T1AB	1	0	0	0	1	1	0	0	0	0	2	3	0	1	1	(R17 ~ R14) (B) (T17 ~ T14) (B) (R13 ~ R10) (A) (T13 ~ T10) (A)
	TAB2	1	0	0	1	1	1	0	0	0	1	2	7	1	1	1	(B) (T27 ~ T24) (A) (T23 ~ T20)
	T2AB	1	0	0	0	1	1	0	0	0	1	2	3	1	1	1	(R27 ~ R24) (B) (T27 ~ T24) (B) (R23 ~ R20) (A) (T23 ~ T20) (A)
タイマセ	TAB3	1	0	0	1	1	1	0	0	1	0	2	7	2	1	1	(B) (T37 ~ T34) (A) (T33 ~ T30)
タイマ操作命令	ТЗАВ	1	0	0	0	1	1	0	0	1	0	2	3	2	1	1	(R37 ~ R34) (B) (T37 ~ T34) (B) (R33 ~ R30) (A) (T33 ~ T30) (A)
	TAB4	1	0	0	1	1	1	0	0	1	1	2	7	3	1	1	(B) (T47 ~ T44) (A) (T43 ~ T40)
	T4AB	1	0	0	0	1	1	0	0	1	1	2	3	3	1	1	(R4L7 ~ R4L4) (B) (T47 ~ T44) (B) (R4L3 ~ R4L0) (A) (T43 ~ T40) (A)
	Т4НАВ	1	0	0	0	1	1	0	1	1	1	2	3	7	1	1	(R4H7 ~ R4H4) (B) (R4H3 ~ R4H0) (A)
	TR1AB	1	0	0	0	1	1	1	1	1	1	2	3	F	1	1	(R17 ~ R14) (B) (R13 ~ R10) (A)
	TR3AB	1	0	0	0	1	1	1	0	1	1	2	3	В	1	1	(R37 ~ R34) (B) (R33 ~ R30) (A)
	T4R4L	1	0	1	0	0	1	0	1	1	1	2	9	7	1	1	(T47 ~ T40) (R4L7 ~ R4L0)
	TLCA	1	0	0	0	0	0	1	1	0	1	2	0	D	1	1	(LC) (A) (RLC) (A)

スキップ条件	フ ラ グ CY	詳細説明
-	-	プリスケーラの上位4ビットの内容を、レジスタBへ転送し、 プリスケーラの下位4ビットの内容を、レジスタAへ転送します。
-	-	レジスタBの内容を、プリスケーラ及びプリスケーラのリロードレジスタRPSの上位4ビットへ転送し、 レジスタAの内容を、プリスケーラ及びプリスケーラのリロードレジスタRPSの下位4ビットへ転送します。
-	-	タイマ1の上位4ビットの内容を、レジスタBへ転送し、 タイマ1の下位4ビットの内容を、レジスタAへ転送します。
-	-	レジスタBの内容を、タイマ1及びタイマ1のリロードレジスタR1の上 <mark>位4ビットへ転送し、</mark> レジスタAの内容を、タイマ1及びタイマ1のリロードレジスタR1の下位4ビットへ転送します。
-	-	タイマ2の上位4ビットの内容を、レジスタBへ転送し、 タイマ2の下位4ビットの内容を、レジスタAへ転送します。
-	-	レジスタBの内容を、タイマ2及びタイマ2のリロードレジスタR2の上位4ビットへ転送し、 レジスタAの内容を、タイマ2及びタイマ2のリロードレジスタR2の下位4ビットへ転送します。
-	-	タイマ3の上位4ビットの内容 <mark>を、レジス</mark> タBへ転送し、 タイマ3の下位4ビットの内容を、 <mark>レ</mark> ジスタAへ転送します。
-	-	レジスタBの内容を、タイマ3 <mark>及び</mark> タイマ3のリロードレジスタR3の上位4ビットへ転送し、 レジスタAの内容を、タイマ3及びタイマ3のリロードレジスタR3の下位4ビットへ転送します。
-	-	タイマ4の上位4ビットの内容を、レジスタBへ転送し、 タイマ4の下位4ビットの内容を、レジスタAへ転送します。
-	-	レジスタBの内容を、タイマ4及びタイマ4のリロードレジスタR4Lの上位4ビットへ転送し、 レジスタAの内容を、タイマ4及びタイマ4のリロードレジスタR4Lの下位4ビットへ転送します。
-	-	レジスタBの内容を、タイマ4のリロードレジスタR4Hの上位4ビットへ転送し、 レジスタAの内容を、タイマ4のリロードレジスタR4Hの下位4ビットへ転送します。
-	-	レジスタBの内容を、タイマ1のリロードレジスタR1の上位4ビットへ転送し、 レジスタAの内容を、タイマ1のリロードレジスタR1の下位4ビットへ転送します。
-	-	レジスタBの内容を、タイマ3のリロードレジスタR3の上位4ビットへ転送し、 レジスタAの内容を、タイマ3のリロードレジスタR3の下位4ビットへ転送します。
-	-	タイマ4のリロードレジスタR4Lの内容を、タイマ4へ転送します。
-	-	レジスタAの内容を、タイマLC及びタイマLCのリロードレジスタRLCへ転送します。

/\ \*T	A A +7.17		命令コード											語	サイ	<b>(</b>		
分類	命令記号	D9	D8	D7	D6	D5	D4	Dз	D2	D1	D <sub>0</sub>	16	進表	記	数	ク ル 数	機能	
	SNZT1	1	0	1	0	0	0	0	0	0	0	2	8	0	1	1	V12=0:(T1F)=1? スキップ後 (T1F) 0 V12=1:NOP	
9	SNZT2	1	0	1	0	0	0	0	0	0	1	2	8	1	1	1	V13=0:(T2F)=1? スキップ後 (T2F) 0 V13=1:NOP	
タイマ操作命令	SNZT3	1	0	1	0	0	0	0	0	1	0	2	8	2	1	1	V20=0:(T3F)=1? スキップ後 (T3F) 0 V20=1:NOP	
命令	SNZT4	1	0	1	0	0	0	0	0	1	1	2	8	3	1	1	V23=0:(T4F)=1? スキップ後 (T4F) 0   V23=1:NOP	
	SNZT5	1	0	1	0	0	0	0	1	0	0	2	8	4	1	1	V21=0:(T5F)=1? スキップ後 (T5F) 0 V21=1:NOP	
	IAP0	1	0	0	1	1	0	0	0	0	0	2	6	0	1	1	(A) (P0)	
	OP0A	1	0	0	0	1	0	0	0	0	0	2	2	0	1	1	(P0) (A)	
	IAP1	1	0	0	1	1	0	0	0	0	1	2	6	1	1	1	(A) (P1)	
	OP1A	1	0	0	0	1	0	0	0	0	1	2	2	1	1	1	(P1) (A)	
	IAP2	1	0	0	1	1	0	0	0	1	0	2	6	2	1	1	(A) (P2)	
	OP2A	1	0	0	0	1	0	0	0	1	0	2	2	2	1	1	(P2) (A)	
	IAP3	1	0	0	1	1	0	0	0	1	1	2	6	3	1	1	(A) (P3)	
	ОРЗА	1	0	0	0	1	0	0	0	1	1	2	2	3	1	1	(P3) (A)	
	IAP4	1	0	0	1	1	0	0	1	0	0	2	6	4	1	1	(A) (P4)	
	OP4A	1	0	0	0	1	0	0	1	0	0	2	2	4	1	1	(P4) (A)	
人出力命令	CLD	0	0	0	0	0	1	0	0	0	1	0	1	1	1	1	(D) 1	
令	RD	0	0	0	0	0	1	0	1	0	0	0	1	4	1	1	$(D(Y))$ 0 $(Y) = 0 \sim 9$	
	SD	0	0	0	0	0	1	0	1	0	1	0	1	5	1	1	(D(Y)) 1 ,(Y) = 0 ~ 9	
	SZD	0	0	0	0	1	0	0	1	0	0	0	2	4	2	2	$(D(Y)) = 0? (Y) = 0 \sim 7$	
		0	0	0	0	1	0	1	0	1	1	0	2	В				
	RCP	1	0	1	0	0	0	1	1	0	0	2	8	С	1	1	(C) 0	
	SCP	1	0	1	0	0	0	1	1	0	1	2	8	D	1	1	(C) 1	
	TAPU0	1	0	0	1	0	1	0	1	1	1	2	5	7	1	1	(A) (PU0)	
	TPU0A	1	0	0	0	1	0	1	1	0	1	2	2	D	1	1	(PU0) (A)	
	TAPU1	1	0	0	1	0	1	1	1	1	0	2	5	Ε	1	1	(A) (PU1)	
	TPU1A	1	0	0	0	1	0	1	1	1	0	2	2	Е	1	1	(PU1) (A)	

スキップ条件	フ ラ グ CY	詳細説明
V12 = 0:(T1F) = 1	-	割り込み制御レジスタV1のビット2(V12)の内容が 0 "で、タイマ1割り込み要求フラグT1Fが 1 "のとき、次の命令をスキップします。スキップ後、タイマ1割り込み要求フラグT1Fをクリア(0)します。
V13 = 0:(T2F) = 1	-	割り込み制御レジスタV1のビット3(V13)の内容が 0 "で、タイマ2割り込み要求フラグT2Fが 1 "のとき、次の命令をスキップします。スキップ後、タイマ2割り込み要求フラグT2Fをクリア(0)します。
V20 = 0:(T3F) = 1	-	割り込み制御レジスタV2のビット0(V2o)の内容が 0 "で、タイマ3割り込み要求フラグT3Fが 1 "のとき、次の命令をスキップします。スキップ後、タイマ3割り込み要求フラグT3Fをクリア(0)します。
V23 = 0:(T4F) = 1	-	割り込み制御レジスタV2のビット3(V23)の内容が 0 "で、タイマ4割り込み要求フラグT4Fが 1 "のとき、次の命令をスキップします。スキップ後、タイマ4割り込み要求フラグT4Fをクリア(0)します。
V21 = 0:(T5F) = 1	-	割り込み制御レジスタV2のビット1(V21)の内容が 0 "で、タイマ5割り込み要求フラグT5Fが 1 "のとき、次の命令をスキップします。スキップ後、タイマ5割り込み要求フラグT5Fをクリア(0)します。
-	-	ポートP0の入力を、レジスタAへ転送します。
-	-	レジスタAの内容を、ポートP0へ出力します。
-	-	ポートP1の入力を、レジスタAへ転送します。
-	-	レジスタAの内容を、ポートP1へ出力します。
-	-	ポートP2の入力を、レジスタAへ転送します。
-	-	レジスタAの内容を、ポートP2へ出力します。
-	-	ポートP3の入力を、レジスタAへ転送します。
-	-	レジスタAの内容を、ポートP3へ出力します。
-	-	ポート <mark>P4</mark> の入力 <mark>を、レジ</mark> スタAへ転送します。
-	-	レジスタAの内容を、ポートP4へ出力します。
-	-	ポートDをすべてセット(1)します。
-	-	ポートDのレジスタYの内容で指定されたポートをクリア(0)します。
-	-	ポートDのレジスタYの内容で指定されたポートをセット(1)します。
(D(Y)) = 0 ただし、(Y) = 0 ~ 7	-	ポートDのレジスタYの内容で指定されたポートの内容が 0 'のとき、次の命令をスキップします。
-	-	ポートCをクリア(0)します。
-	-	ポートCをセット(1)します。
-	-	プルアップ制御レジスタPU0の内容を、レジスタAへ転送します。
-	-	レジスタAの内容を、プルアップ制御レジスタPU0へ転送します。
-	-	プルアップ制御レジスタPU1の内容を、レジスタAへ転送します。
-	-	レジスタAの内容を、プルアップ制御レジスタPU1へ転送します。

分類	소소하다						命令	-⊏\$	·ド						語	サイク	機能
力無	命令記号	D9	D8	D7	D6	D5	D4	Dз	D2	D1	D <sub>0</sub>	16ì	佳表	記	数	ー ル 数	
	TAK0	1	0	0	1	0	1	0	1	1	0	2	5	6	1	1	(A) (K0)
	TK0A	1	0	0	0	0	1	1	0	1	1	2	1	В	1	1	(K0) (A)
	TAK1	1	0	0	1	0	1	1	0	0	1	2	5	9	1	1	(A) (K1)
	TK1A	1	0	0	0	0	1	0	1	0	0	2	1	4	1	1	(K1) (A)
入出	TAK2	1	0	0	1	0	1	1	0	1	0	2	5	Α	1	1	(A) (K2)
入出力命令	TK2A	1	0	0	0	0	1	0	1	0	1	2	1	5	1	1	(K2) (A)
7	TFR0A	1	0	0	0	1	0	1	0	0	0	2	2	8	1	1	(FR0) (A)
	TFR1A	1	0	0	0	1	0	1	0	0	1	2	2	9	1	1	(FR1) (A)
	TFR2A	1	0	0	0	1	0	1	0	1	0	2	2	Α	1	1	(FR2) (A)
	TFR3A	1	0	0	0	1	0	1	0	1	1	2	2	В	1	1	(FR3) (A)
L	TAL1	1	0	0	1	0	0	1	0	1	0	2	4	Α	1	1	(A) (L1)
LCD制御命令	TL1A	1	0	0	0	0	0	1	0	1	0	2	0	Α	1	1	(L1) (A)
命令	TL2A	1	0	0	0	0	0	1	0	1	1	2	0	В	1	1	(L2) (A)
	TABSI	1	0	0	1	1	1	1	0	0	0	2	7	8	1	1	(B) (SI7 ~ SI4) (A) (SI3 ~ SI0)
シリフ	TSIAB	1	0	0	0	1	1	1	0	0	0	2	3	8	1	1	(SI7 ~ SI4) (B) (SI3 ~ SI0) (A)
ル   エ	SST	1	0	1	0	0	1	1	1	1	0	2	9	Е	1	1	(SIOF) 0 シリアルバクスタート
シリアルI/0命令	SNZSI	1	0	1	0	0	0	1	0	0	0	2	8	8	1	1	V23 = 0:(SIOF) = 1? スキップ後 (SIOF) 0 V23 = 1:NOP
	TAJ1	1	0	0	1	0	0	0	0	1	0	2	4	2	1	1	(A) (J1)
	TJ1A	1	0	0	0	0	0	0	0	1	0	2	0	2	1	1	(J1) (A)
2	СМСК	1	0	1	0	0	1	1	0	1	0	2	9	Α	1	1	セラミック共振回路選択
号   ク	CRCK	1	0	1	0	0	1	1	0	1	1	2	9	В	1	1	RC発振回路選択
クロック制御命令	TAMR	1	0	0	1	0	1	0	0	1	0	2	5	2	1	1	(A) (MR)
— <sup>叩</sup> 令	TMRA	1	0	0	0	0	1	0	1	1	0	2	1	6	1	1	(MR) (A)

スキップ条件	フ ラ グ CY	詳細説明
-	-	キーオンウェイクアップ制御レジスタK0の内容を、レジスタAへ転送します。
-	-	レジスタAの内容を、キーオンウェイクアップ制御レジスタK0へ転送します。
-	-	キーオンウェイクアップ制御レジスタK1の内容を、レジスタAへ転送します。
-	-	レジスタAの内容を、キーオンウェイクアップ制御レジスタK1へ転送します。
-	-	キーオンウェイクアップ制御レジスタK2の内容を、レジスタAへ転送します。
-	-	レジスタAの内容を、キーオンウェイクアップ制御レジスタK2へ転送します。
-	-	レジスタAの内容を、ポート出力形式制御レジスタFR0へ転送します。
-	-	レジスタAの内容を、ポート出力形式制御レジスタFR1へ転送します。
-	-	レジスタAの内容を、ポート出力形式制御レジスタFR2へ転送します。
-	-	レジスタAの内容を、ポート出力形式制御レジスタFR3へ転送します。
-	-	LCD制御レジスタL1の内容を、レジスタAへ <mark>転送します。</mark>
-	-	レジスタAの内容を、LCD制御レジス <mark>タL1へ転送し</mark> ます。
-	-	レジスタAの内容を、LCD制御レジスタL2へ転送します。
-	-	レジスタSIの上位4ビットの内容を、レジスタBへ転送し、 レジスタSIの下位4ビットの内容を、レジスタAへ転送します。
-	-	レジスタ <mark>Bの内容を、レジス</mark> タSIの上位4ビットへ転送し、 レジス <mark>タ</mark> Aの内容を、レジスタSIの下位4ビットへ転送します。
-	-	シリアルI/O送受信終了フラグSIOFをクリア(0)し、シリアルI/O送受信をスタートします。
V23 = 0:(SIOF) = 1		割り込み制御レジスタV2のビット3(V23)の内容が 0 "で、シリアルI/O送受信終了フラグSIOFが 1 "のとき、次の命令をスキップします。スキップ後、シリアルI/O送受信終了フラグSIOFをクリア(0)します。
-	-	シリアルI/O制御レジスタJ1の内容を、レジスタAへ転送します。
-	-	レジスタAの内容を、シリアルI/O制御レジスタJ1へ転送します。
-	-	メインクロックにセラミック共振回路を選択し、オンチップオシレータ(内部発振器)を停止します。
-	-	メインクロックにRC発振回路を選択し、オンチップオシレータ(内部発振器 )を停止します。
-	-	クロック制御レジスタMRの内容を、レジスタAへ転送します。
-	-	レジスタAの内容を、クロック制御レジスタMRへ転送します。

() WT		命令コード									語	サイ	IMA				
<b>分類</b>	命令記号	D9	D8	D7	D6	D5	D4	Дз	D2	D1	D <sub>0</sub>	16	進表	記	数	ク ル 数	機能
	TABAD	1	0	0	1	1	1	1	0	0	1	2	7	9	1	1	Q13 = 0:(B) (AD9 ~ AD6) (A) (AD5 ~ AD2) Q13 = 1:(B) (AD7 ~ AD4) (A) (AD3 ~ AD0)
	TALA	1	0	0	1	0	0	1	0	0	1	2	4	9	1	1	(A3 A2) (AD1 AD0) (A1 A0) 0
	TADAB	1	0	0	0	1	1	1	0	0	1	2	3	9	1	1	(AD7 ~ AD4) (B) (AD3 ~ AD0) (A)
A /	ADST	1	0	1	0	0	1	1	1	1	1	2	9	F	1	1	(ADF) 0 A/D変換スタート
A/D変換命令	SNZAD	1	0	1	0	0	0	0	1	1	1	2	8	7	1	1	V22=0:(ADF)=1? スキップ後 (ADF) 0 V22=1:NOP
<b>令</b>	TAQ1	1	0	0	1	0	0	0	1	0	0	2	4	4	1	1	(A) (Q1)
	TQ1A	1	0	0	0	0	0	0	1	0	0	2	0	4	1	1	(Q1) (A)
	TAQ2	1	0	0	1	0	0	0	1	0	1	2	4	5	1	1	(A) (Q2)
	TQ2A	1	0	0	0	0	0	0	1	0	1	2	0	5	1	1	(Q2) (A)
	TAQ3	1	0	0	1	0	0	0	1	1	0	2	4	6	1	1	(A) (Q3)
	TQ3A	1	0	0	0	0	0	0	1	1	0	2	0	6	1	1	(Q3) (A)
	NOP	0	0	0	0	0	0	0	0	0	0	0	0	0	1	1	(PC) (PC) + 1
	POF	0	0	0	0	0	0	0	0	1	0	0	0	2	1	1	時計動作モードへ遷移
	POF2	0	0	0	0	0	0	1	0	0	0	0	0	8	1	1	RAMバックアップモードへ遷移
	EPOF	0	0	0	1	0	1	1	0	1	1	0	5	В	1	1	POF命令 POF2命令有効
	SNZP	0	0	0	0	0	0	0	0	1	1	0	0	3	1	1	(P) = 1?
そ の 他	WRST	1	0	1	0	1	0	0	0	0	0	2	Α	0	1	1	(WDF1) = 1? スキップ後 (WDF1) 0
	DWDT	1	0	1	0	0	1	1	1	0	0	2	9	С	1	1	ウォッチドッグタイマ機能停止許可
	RBK	0	0	0	1	0	0	0	0	0	0	0	4	0	1	1	TABP p命令実行時:p6 0
	SBK	0	0	0	1	0	0	0	0	0	1	0	4	1	1	1	TABP p命令実行時:p6 1
	SVDE	1	0	1	0	0	1	0	0	1	1	2	9	3	1	1	パワーダウン時:電圧低下検出回路有効

注 M34524M8では、RBK、SBK命令は使用できません。 M34524MCでは、SBK命令実行後、参照できるページは64~95ページになります。

	フラ	
スキップ条件	グ   グ	詳細説明
	CY	
-	-	A/D変換モード(Q13 = 0)時は、レジスタADの上位4ビット(AD9 ~ AD6)の内容を、レジスタBへ転送し、 レジスタADの中位4ビット(AD5 ~ AD2)の内容を、レジスタAへ転送します。 コンパレータモード(Q13 = 1)時は、レジスタADの中位4ビット(AD7 ~ AD4)の内容を、レジスタBへ転送し、 レジスタADの下位4ビット(AD3 ~ AD0)の内容を、レジスタAへ転送します。
-	-	レジスタADの下位2ビット(AD1 AD0)の内容を、レジスタAの上位2ビット(A3 A2)へ転送します。
-	-	コンパレータモード(Q13 = 1)時に、レジスタBの内容を、レジスタADの上位4ビット(AD7 ~ AD4)へ転送し、 レジスタAの内容を、レジスタADの下位4ビット(AD3 ~ AD0)へ転送します。
-	-	A/D変換終了フラグADFをクリア(0)し、A/D変換モード(Q13 = 0)時はA/D変換、 コンパレータモード(Q13 = 1)時はコンパレータ動作をスタートします。
V22 = 0:(ADF) = 1	-	割り込み制御レジスタV2のビット2(V22)の内容が 0 "で、A/D変 <mark>換終了フラ</mark> グADFが 1 "のとき、次の命令をスキップします。スキップ後、A/D変換終了フラグADFをクリア(0)します。
-	-	A/D制御レジスタQ1の内容を、レジスタAへ転送します。
-	-	レジスタAの内容を、A/D制御レジスタQ1へ転送します。
-	-	A/D制御レジスタQ2の内容を、レジスタAへ転送します。
-	-	レジスタAの内容を、A/D制御レジスタQ3へ <mark>転送し</mark> ます。
-	-	A/D制御レジスタQ2の内容を、レジスタAへ転送します。
-	-	レジスタAの内容を、A/D制御レジスタQ3へ転送します。
-	-	ノーオペレーション: プログラムカウンタの値が + 1される以外は変化しません。
-	-	EPOF命令との連続実行により、時計動作モードになります。
-	-	EPOF命令との連続実行により、RAMバックアップモードになります。
-	_ <	POF命令あるいはPOF2命令が有効になります。
(P) = 1	-	パ <mark>ワーダ</mark> ウンフラグPが 1 'のとき、次の命令をスキップします。 スキップ後もパワーダウンフラグPの内容は変化しません。
(WDF1) = 1	-	ウォッチドッグタイマフラグWDF1が 1 'のとき、次の命令をスキップします。 スキップ後、ウォッチドッグタイマフラグWDF1をクリア(0)します。 また、DWDT命令との連続実行により、ウォッチドッグタイマ機能を停止します。
-	-	WRST命令によるウォッチドッグタイマ機能停止が有効になります。
-	-	TABP p命令実行時に参照するデータ領域を0~63ページに設定します。 この命令は、TABP p命令に対してのみ有効です。
-	-	TABP p命令実行時に参照するデータ領域を64~127ページに設定します。 この命令は、TABP p命令に対してのみ有効です。
-	-	VDCE端子が H 'のとき、パワーダウン(時計動作モード RAMバックアップモード )時に電圧低下検出回路を有効にします。

#### 命令コード対応表

	0 ~ D4	000000	000001	000010	000011	000100	000101	000110	000111	001000	001001	001010	001011	001100	001101	001110	001111	010000	011000
				000010	000011	000100	000101	000110		001000	001001	001010	001011	001100	001101	001110	001111	010111	011111
D3 ~ \ D0	16進 表記	00	01	02	03	04	05	06	07	08	09	0A	0B	0C	0D	0E	0F	10 ~ 17	18 ~ 1F
0000	0	NOP	BLA	SZB 0	BMLA	RBK**	TASP	A 0	LA 0	TABP 0	TABP 16	TABP 32*	TABP 48*	BML	BML	BL	BL	ВМ	В
0001	1		CLD	SZB 1	-	SBK**	TAD	A 1	LA 1	TABP 1	TABP 17	TABP 33*	TABP 49*	BML	BML	BL	BL	ВМ	В
0010	2	POF	-	SZB 2	-	-	TAX	A 2	LA 2	TABP 2	TABP 18	TABP 34*	TABP 50*	BML	BML	BL	BL	ВМ	В
0011	3	SNZP	INY	SZB 3	-	-	TAZ	A 3	LA 3	TABP 3	TABP 19	TABP 35*	TABP 51*	BML	BML	BL	BL	ВМ	В
0100	4	DI	RD	SZD	-	RT	TAV1	A 4	LA 4	TABP 4	TABP 20	TABP 36*	TABP 52*	BML	BML	BL	BL	ВМ	В
0101	5	EI	SD	SEAn	-	RTS	TAV2	A 5	LA 5	TABP 5	TABP 21	TABP 37*	TABP 53*	BML	BML	BL	BL	ВМ	В
0110	6	RC	-	SEAM	-	RTI	-	A 6	LA 6	TABP 6	TABP 22	TABP 38*	TABP 54*	BML	BML	BL	BL	ВМ	В
0111	7	SC	DEY	-	-	-	-	A 7	LA 7	TABP 7	TABP 23	TABP 39*	TABP 55*	BML	BML	BL	BL	ВМ	В
1000	8	POF2	AND	-	SNZ0	LZ 0	-	A 8	LA 8	TABP 8	TABP 24	TABP 40*	TABP 56*	BML	BML	BL	BL	ВМ	В
1001	9	-	OR	TDA	SNZ1	LZ 1	-	A 9	LA 9	TABP 9	TABP 25	TABP 41*	TABP 57*	BML	BML	BL	BL	ВМ	В
1010	Α	AM	TEAB	TABE	SNZI0	LZ 2	-	A 10	LA 10	TABP 10	TABP 26	TABP 42*	TABP 58*	BML	BML	BL	BL	ВМ	В
1011	В	AMC	-	-	SNZI1	LZ 3	EPOF	A 11	LA 11	TABP 11	TABP 27	TABP 43*	TABP 59*	BML	BML	BL	BL	ВМ	В
1100	С	TYA	СМА	-	-	RB 0	SB 0	A 12	LA 12	TABP 12	TABP 28	TABP 44*	TABP 60*	BML	BML	BL	BL	ВМ	В
1101	D	-	RAR	-	-(	RB 1	SB 1	A 13	LA 13	TABP 13	TABP 29	TABP 45*	TABP 61*	BML	BML	BL	BL	ВМ	В
1110	Е	ТВА	TAB	-	TV2A	RB 2	SB 2	A 14	LA 14	TABP 14	TABP 30	TABP 46*	TABP 62*	BML	BML	BL	BL	ВМ	В
1111	F		TAY	SZC	TV1A	RB 3	SB 3	A 15	LA 15	TABP 15	TABP 31	TABP 47*	TABP 63*	BML	BML	BL	BL	ВМ	В

上表は機械語コードと機械語命令の対応表です。D3~Doは機械語コードの下位4ビットを示し,D9~D4は,機械語コードの上位6ビットを示 します。また、そのコードを16進表記したものを併記してあります。1語命令、2語命令の2種類ありますが、各命令の第1語目のコードを上 表に,2語命令の第2語目のコードを下表に示します。

### 注: "-"で示しているコードは使用しないでください。

		第2語										
BL	1р	paaa	aaaa									
BML	1р	paaa	aaaa									
BLA	1р	pp00	pppp									
BMLA	1р	pp00	pppp									
SEA	00	0111	nnnn									
SZD	00	0010	1011									

- ・M34524M8では、\*\*( SBK , RBK命令 )は使用できません。
- ・M34524MCでは、SBK命令実行後に\*は使用できません。
- ・M34524MC/EDのTABP命令は、SBK, RBK命令で参照するページを切り替えることができます。 ・M34524MCはSBK命令実行後、TABP命令で参照できるページは64~95になります。
- ・M34524EDはSBK命令実行後、TABP命令で参照できるページは64~127になります。
- (例: TABP 0 TABP 64) ・RBK命令実行後、TABP命令で参照できるページは0~63になります。
- ・SBK命令を実行しなければ、TABP命令で参照できるページは常に0~63になります。

### 命令コード対応表

D	9 ~ D4	100000	100001	100010	100011	100100	100101	100110	100111	101000	101001	101010	101011	101100	101101	101110	101111	110000 111111
D3 ~ D0	16進 表記	20	21	22	23	24	25	26	27	28	29	2A	2B	2C	2D	2E	2F	30 ~ 3F
0000	0	ı	TW3A	OP0A	T1AB	ı	TAW6	IAP0	TAB1	SNZT1	-	WRST	TMA 0	TAM 0	XAM 0	XAMI 0	XAMD 0	LXY
0001	1	ı	TW4A	OP1A	T2AB	ı	-	IAP1	TAB2	SNZT2	-	-	TMA 1	TAM 1	XAM 1	XAMI 1	XAMD 1	LXY
0010	2	TJ1A	TW5A	OP2A	ТЗАВ	TAJ1	TAMR	IAP2	TAB3	SNZT3	-	-	TMA 2	TAM 2	XAM 2	XAMI 2	XAMD 2	LXY
0011	3	ı	TW6A	ОРЗА	T4AB	ı	TAI1	IAP3	TAB4	SNZT4	SVDE	-	TMA 3	TAM 3	XAM 3	XAMI 3	XAMD 3	LXY
0100	4	TQ1A	TK1A	OP4A	-	TAQ1	TAI2	IAP4	-	SNZT5	-	-	TMA 4	TAM 4	XAM 4	XAMI 4	XAMD 4	LXY
0101	5	TQ2A	TK2A	-	TPSAB	TAQ2	TAI3	-	TABPS	-	-	-	TMA 5	TAM 5	XAM 5	XAMI 5	XAMD 5	LXY
0110	6	TQ3A	TMRA	-	-	TAQ3	TAK0	-	-	-	-	-	TMA 6	TAM 6	XAM 6	XAMI 6	XAMD 6	LXY
0111	7	-	TI1A	-	T4HAB	-	TAPU0	-	-	SNZAD	T4R4L	1	TMA 7	TAM 7	XAM 7	XAMI 7	XAMD 7	LXY
1000	8	-	TI2A	TFR0A	TSIAB	-	-	-	TABSI	SNZSI		(-)	TMA 8	TAM 8	XAM 8	XAMI 8	XAMD 8	LXY
1001	9	-	-	TFR1A	TADAB	TALA	TAK1	-	TABAD	<u>, {</u>	-	-	TMA 9	TAM 9	XAM 9	XAMI 9	XAMD 9	LXY
1010	Α	TL1A	TI3A	TFR2A	-	TAL1	TAK2	-	3-	-	СМСК	TPAA	TMA 10	TAM 10	XAM 10	XAMI 10	XAMD 10	LXY
1011	В	TL2A	TK0A	TFR3A	TR3AB	TAW1	-	-	<	-	CRCK	-	TMA 11	TAM 11	XAM 11	XAMI 11	XAMD 11	LXY
1100	С	-	-	-	-	TAW2	-	-	_	RCP	DWDT	-	TMA 12	TAM 12	XAM 12	XAMI 12	XAMD 12	LXY
1101	D	TLCA	1	TPU0A	-	TAW3		-	-	SCP	-	-	TMA 13	TAM 13	XAM 13	XAMI 13	XAMD 13	LXY
1110	Е	TW1A	ı	TPU1A	> -	TAW4	TAPU1	-	-	-	SST	-	TMA 14	TAM 14	XAM 14	XAMI 14	XAMD 14	LXY
1111	F	TW2A	-	_	TR1AB	TAW5	-	-	-	-	ADST	-	TMA 15	TAM 15	XAM 15	XAMI 15	XAMD 15	LXY

上表は機械語コードと機械語命令の対応表です。 $D3\sim D0$ は機械語コードの下位4ビットを示し, $D9\sim D4$ は,機械語コードの上位6ビットを示します。また,そのコードを16進表記したものを併記してあります。1語命令,2語命令の2種類ありますが,各命令の第1語目のコードを上表に,2語命令の第2語目のコードを下表に示します。

注." - "で示しているコードは使用しないでください。

		第2語	1
BL	1p	paaa	aaaa
BML	1р	paaa	aaaa
BLA	1р	pp00	pppp
BMLA	1р	pp00	pppp
SEA	00	0111	nnnn
SZD	00	0010	1011

# 電気的特性

### 絶対最大定格

記号	項目	条 件	定格値	単位
VDD	電源電圧		- 0.3 ~ 6.5	V
Vı	入力電圧 P0 , P1 , P2 , P3 , P4 , D0 ~ D7		- 0.3 ~ VDD + 0.3	V
	RESET , XIN , XCIN , VDCE			
Vı	入力電圧 Scк, Sin, CNTR0, CNTR1, INT0, INT1		- 0.3 ~ VDD + 0.3	V
Vı	入力電圧 AINO~AIN7		- 0.3 ~ VDD + 0.3	V
Vo	出力電圧 P0, P1, P2, P3, P4, D0~D9	出力トランジスタ遮断状態	- 0.3 ~ VDD + 0.3	V
	RESET , Sck , Sout , CNTR0 , CNTR1			
Vo	出力電圧 С, Хоит, Хсоит		- 0.3 ~ VDD + 0.3	V
Vo	出力電圧 SEG0~SEG19, COM0~COM3		- 0.3 ~ VDD + 0.3	V
Pd	消費電力	Ta = 25	300	mW
Topr	動作周囲温度		- 20 ~ 85	
Tstg	保存温度		- 40 ~ 125	



推奨動作条件1(マスクROM版:指定のない場合は、Ta=-20~85 、VDD=2~5.5V) (ワンタイムPROM版:指定のない場合は、Ta = -20~85 、VDD = 2.5~5.5V)

記号	項目	· 条	件	規	格	值	単位
	, , , , , , , , , , , , , , , , , , ,	У.	11	最 小	標準	最大	+12
Vdd	電源電圧	マスクROM版	f(STCK) 6MHz	4		5.5	V
	(セラミック共振使用時		f(STCK) 4.4MHz	2.7		5.5	
			f(STCK) 2.2MHz	2		5.5	
		ワンタイムPROM版	f(STCK) 6MHz	4		5.5	
			f(STCK) 4.4MHz	2.7		5.5	
			f(STCK) 2.2MHz	2.5		5.5	
VDD	電源電圧	f(STCK) 4.4MHz		2.7		5.5	V
	(RC発振使用時)						
VRAM	RAM保持電圧	RAMバックアップモード時		1.8			V
Vss	電源電圧			X	0		V
VLC3	LCD電源電圧	マスクROM版		2		VDD	V
	(注1)	ワンタイムPROM版	ンタイムPROM版			VDD	
VIH	" H "入力電圧	P0 , P1 , P2 , P3 , P4 , D0 ~ D7	, VDCE	0.8VDD		VDD	V
VIH	" H "入力電圧	XIN , XCIN		0.7Vdd		VDD	V
VIH	" H "入力電圧	RESET		0.85Vpd		VDD	V
VIH	" H "入力電圧	SCK , SIN , CNTR0 , CNTR1 , IN	CK , SIN , CNTR0 , CNTR1 , INT0 , INT1				V
VIL	" L "入力電圧	P0 , P1 , P2 , P3 , P4 , D0 ~ D7	0 , P1 , P2 , P3 , P4 , D0 ~ D7 , <mark>VDCE</mark>				V
VIL	" L "入力電圧	XIN , XCIN		0		0.3VDD	V
VIL	" L "入力電圧	RESET		0		0.3VDD	V
VIL	" L "入力電圧	SCK , SIN , CNTR0 , CNTR1 , IN	SCK , SIN , CNTR0 , CNTR1 , INT0 , INT1				V
Іон(peak)	eak) " H "レベル尖頭出力電流 P0 , P1 , P4 , D0~D6 VDD = 5V		VDD = 5V			- 20	mA
		SCK , SOUT	V <sub>DD</sub> = 3V			- 10	
Іон(peak)	" H "レベル尖頭出力電流	D7 , C	VDD = 5V			- 30	mA
		CNTR0, CNTR1	VDD = 3V			- 15	
Iон(avg)	" H "レベル平均出力電流	P0 , P1 , P4 , D0 ~ D6	V <sub>DD</sub> = 5V			- 10	mA
	(注2)	SCK , SOUT	VDD = 3V			- 5	
Iон(avg)	" H "レベル平均出力電流	D7 , C	V <sub>DD</sub> = 5V			- 20	mA
	(注2)	CNTR0 , CNTR1	VDD = 3V			- 10	
IoL(peak)	" L "レベル尖頭出力電流	P0 , P1 , P4	VDD = 5V			24	mA
			V <sub>DD</sub> = 3V			12	
IoL(peak)	" L "レベル尖頭出力電流	Do ~ D9 , C	VDD = 5V			24	mA
		SCK , SOUT , CNTR0 , CNTR1	V <sub>DD</sub> = 3V			12	
IoL(peak)	" L "レベル尖頭出力電流	P2 , P3 , RESET	VDD = 5V			10	mA
			VDD = 3V			4	
IOL(avg)	" L "レベル平均出力電流	P0 , P1 , P4	VDD = 5V			12	mA
	(注2)		V <sub>DD</sub> = 3V			6	
IoL(avg)	" L "レベル平均出力電流	Do ~ D9 , C	V <sub>DD</sub> = 5V			15	mA
	(注2)	SCK , SOUT , CNTR0 , CNTR1	V <sub>DD</sub> = 3V			7	
IoL(avg)	" L "レベル平均出力電流	P2 , P3 , RESET	VDD = 5V			5	mA
	(注2)		V <sub>DD</sub> = 3V			2	
Iон(avg)	" H "レベル総電流	P0 , P1 , D0 ~ D6 , SCK , SOUT				- 60	mA
		P4, D7, C, CNTR0, CNTR1				- 60	
IoL(avg)	" L "レベル総電流	P0 , P1 , D0 ~ D6 , Scк , Sout	0 , P1 , D0 ~ D6 , Scк , Sout			80	mA
		P2 , P3 , P4 , D7 ~ D9 , C , RES	ET , CNTR0 , CNTR1			80	

注1.1/2バイアス使用時: VLC1 = VLC2 = (1/2) VLC3

<sup>1/3</sup>バイアス使用時: VLC1=(1/3) VLC3, VLC2=(2/3) VLC3 2. 平均出力電流は、100msの期間の平均値です。


推奨動作条件2(マスクROM版:指定のない場合は、Ta = -20~85 、VDD = 2~5.5V) (ワンタイムPROM版:指定のない場合は、Ta = -20~85 、VDD = 2.5~5.5V)


記号	項目		<del></del>	件		規	各	値	- 単位
記写			示	1+	最 小	標	準	最大	- 平位
f(XIN)	発振周波数	マスク	スルーモード	VDD = 4 ~ 5.5V				6	MHz
	(セラミック共振使用時)	ROM版		VDD = 2.7 ~ 5.5V				4.4	
				VDD = 2 ~ 5.5V				2.2	
			2分周モード	VDD = 2.7 ~ 5.5V				6	
				VDD = 2 ~ 5.5V				4.4	
			4 8分周モード	VDD = 2 ~ 5.5V				6	
		ワンタイム	スルーモード	VDD = 4 ~ 5.5V				6	
		PROM版		VDD = 2.7 ~ 5.5V				4.4	
				VDD = 2.5 ~ 5.5V				2.2	
			2分周モード	VDD = 2.7 ~ 5.5V	34			6	
				VDD = 2.5 ~ 5.5V				4.4	
			4 8分周モード	VDD = 2.5 ~ 5.5V	4			6	
f(XIN)	発振周波数	VDD = 2.7 ~ 5	5.5V					4.4	MHz
	(RC発振使用時) (注)								
f(XIN)	発振周波数	マスク	スルーモード	VDD = 4 ~ 5.5V				4.8	MHz
	(セラミック共振回路選択,	ROM版		VDD = 2.7 ~ 5.5V				3.2	
	外部クロック使用時)			VDD = 2 ~ 5.5V				1.6	
			2分周モード	VDD = 2.7 ~ 5.5V				4.8	
				VDD = 2 ~ 5.5V				3.2	
			4 8分周モード	VDD = 2 ~ 5.5V				4.8	
		ワンタイム	スルーモード	VDD = 4 ~ 5.5V				4.8	
		PROM版		VDD = 2.7 ~ 5.5V				3.2	
		_		VDD = 2.5 ~ 5.5V				1.6	
			2分周モード	VDD = 2.7 ~ 5.5V				4.8	
				VDD = 2.5 ~ 5.5V				3.2	
			4 8分周モード	VDD = 2.5 ~ 5.5V				4.8	
f(XCIN)	発振周波数	水晶発振子						50	kHz
	(サブクロック)								

注.RC発振使用時の発振周波数は、外付けの抵抗・コンデンサ及びマイクロコンピュータのバラツキの影響を受けますので、最大のバラッキにおいても周波数規格を越えないように、外付け定数、抵抗値,容量値)を設定してください。



セラミック共振使用時 f(STCK) [MHz] 推奨動作条件 2.2 [V] 2 (2.5)





推奨動作条件3(マスクROM版:指定のない場合は、Ta = -20~85 、VDD = 2~5.5V) (ワンタイムPROM版:指定のない場合は、Ta = -20~85 、VDD = 2.5~5.5V)

記号	- TO -	条	<i>II</i> +	規	規 格 値		
記号	項目	赤	件	最 小	標準	最大	単位
f(CNTR)	タイマ外部入力周波数	CNTR0 , CNTR1				f(STCK)/6	Hz
tw(CNTR)	タイマ外部入力周期	CNTR0 , CNTR1		3/f(STCK)			S
	(" H "及び' L "パルス幅 )						
f(Sck)	シリアルI/O外部入力周波数	Sck				f(STCK)/6	Hz
tw(Sck)	シリアルI/O外部入力周期	Sck		3/f(STCK)			s
	(" H "及び" L "パルス幅 )						
TPON	パワーオンリセット回路	マスクROM版	VDD = 0 2V			100	μs
	有効電源立ち上がり時間	ワンタイムPROM版	VDD = 0 2.5V			100	



電気的特性1(マスクROM版:指定のない場合は、Ta = -20~85 、VDD=2~5.5V) (ワンタイムPROM版:指定のない場合は、Ta = -20~85 、VDD=2.5~5.5V)

記	_			测宁	<del></del> 条 件	規	. 格	値	単位
1 10	5		<b>以</b> 口	/ / / / / /	ホ IT	最 小	標準	最大	半位
Vон	" H "出力	力電圧	P0 ,P1 ,P4 ,D0 ~ D6	VDD = 5V	IOH = - 10mA	3			V
			SCK SOUT		Iон = - 3mA	4.1			
				VDD = 3V	Iон = - 5mA	2.1			
					IOH = - 1mA	2.4			
Vон	" H "出力	つ電圧	D7 ,C	VDD = 5V	Iон = - 20mA	3			V
			CNTR0 ,CNTR1		IOH = - 6mA	4.1			
				VDD = 3V	Iон = - 10mA	2.1			
					IOH = - 3mA	2.4			
Vol	" L "出力	電圧	P0 ,P1 ,P4	VDD = 5V	IOL = 12mA	200		2	V
					IOL = 4mA	-7		0.9	
				VDD = 3V	IOL = 6mA			0.9	
					IOL = 2mA			0.6	
Vol	"L"出力	電圧	Do ~ D9 ,C	VDD = 5V	IOL = 15mA			2	V
			SCK SOUT CNTRO CNTR1		IOL = 5mA	~		0.9	
				VDD = 3V	IOL = 9mA			1.4	=
					IOL = 3mA			0.9	_
Vol	" L "出力	電圧	P2 ,P3 ,RESET	VDD = 5V	IOL = 5mA			2	V
					IOL = 1mA			0.6	
				VDD = 3V	IOL = 2mA			0.9	
lін	" H "入力	力電流	P0 ,P1 ,P2 ,P3 ,P4	VI = VDD				1	μА
			Do~D7, VDCE, RESET						
			SCK ,SIN ,CNTR0 ,CNTR1						
			INTO ,INT1						
lıL	" L "入力	電流	P0 ,P1 ,P2 ,P3 ,P4	VI = 0V				- 1	μA
		Do ~ D7 ,VDCE		P0 P1プルアップ	非選択				
			SCK SIN CNTRO CNTR1						
			INTO ,INT1						

電気的特性2(マスクROM版: 指定のない場合は、Ta = -20~85 、VDD=2~5.5V) (ワンタイムPROM版: 指定のない場合は、Ta = -20~85 、VDD=2.5~5.5V)

		COMM、指定のない場合は、			—————————————————————————————————————	格	 値	324.72
記号		項目		E 条 件	最 小	標準	最大	- 単位
IDD	電源電流	CPU動作時	VDD = 5V	f(STCK) = f(XIN)/8		1.4	2.8	mA
		( セラミック共振使用時 )	f(XIN) = 6MHz	f(STCK) = f(XIN)/4		1.6	3.2	
			f(XCIN) = 32kHz	f(STCK) = f(XIN)/2		2	4	
				f(STCK) = f(XIN)		2.8	5.6	
			VDD = 5V	f(STCK) = f(XIN)/8		1.1	2.2	mA
			f(XIN) = 4MHz	f(STCK) = f(XIN)/4		1.2	2.4	
			f(Xcin) = 32kHz	f(STCK) = f(XIN)/2		1.5	3	
				f(STCK) = f(XIN)		2	4	
			VDD = 3V	f(STCK) = f(XIN)/8		0.4	0.8	mA
			f(XIN) = 4MHz	f(STCK) = f(XIN)/4		0.5	1	
			f(Xcin) = 32kHz	f(STCK) = f(XIN)/2	~	0.6	1.2	
				f(STCK) = f(XIN)	4	0.8	1.6	
		CPU動作時	VDD = 5V	f(STCK) = f(Xcin)/8		55	110	μA
		(水晶発振使用時)	f(XIN) = 停止	f(STCK) = f(XCIN)/4		60	120	1
			f(Xcin) = 32kHz	f(STCK) = f(XCIN)/2		65	130	1
				f(STCK) = f(XCIN)		70	140	1
			Vpp = 3V	f(STCK) = f(XCIN)/8		12	24	μΑ
			f(XIN) = 停止	f(STCK) = f(XCIN)/4		13	26	┪ ′
			f(XCIN) = 32kHz	f(STCK) = f(XCIN)/2		14	28	1
			.(/101)	f(STCK) = f(XCIN)		15	30	1
		   時計動作モード時	f(XCIN) = 32kHz	VDD = 5V		20	60	μΑ
		(POF命令実行時)	1(XON) 02KH2	VDD = 3V		5	15	۲.,
		* *	Ta = 25	1,550 01		0.1	1	μA
		( POF2命令実行時 )	VDD = 5V			0.1	10	- μ.ν.
			VDD = 3V				6	1
Rpu	プルアップ	P0 P1 RESET	VI = 0V	V <sub>DD</sub> = 5V	30	60	125	k
TKI O	ブルノフフ   抵抗	ו טאו, ו ו, טו	V1 - 0 V	VDD = 3V	50	120	250	- "
VT+ - VT-	ヒステリシス	SCK SIN CNTR0 CNTR1	VDD = 5V	V DD - 3V		0.2	250	V
V 1 + - V 1 -		INTO JINT1	VDD = 3V			0.2		-
VT+ - VT-	ヒステリシス		VDD = 5V			1		V
V 1 + - V 1 -		REGET	VDD = 3V			0.4		- '
f(RING)	オンチップオミ	 シレータクロック周波数	VDD = 5V		1	2	3	MHz
I (KING)	327923	クレータグロック同級数	VDD = 3V		0.5	1	1.8	- 1011 12
f(XIN)	周波数誤差		$VDD = 5V \pm 10\%$	.Ta = 25 中心	0.5	'	± 17	%
I (XIIV)		寺,外付けR Cの誤差は	VDD = 3V ± 10%	,1a-25 T/U			± 17	70
	1	す,がりけれたの趺左は	VDD = 5V ± 10%	To = 05 thub			. 17	-
	含まず)	(注)	VDD = 5V ± 10%	,1a-25 中心			± 17	
Door	COM出力イン	(注)	\/pp = 5\/			4.5	7.5	1.
Rсом	COM曲カイン	ヒータンス	VDD = 5V			1.5	7.5	k
Dona		ピーガン・コ	VDD = 3V			2	10	1
RSEG	SEG出力インI	ヒーツン人	VDD = 5V			1.5	7.5	k
D	1.0D=%+++	лт 4- <del>1-</del>	VDD = 3V	38+Dn+		2	10	+
Rvlc	LCD電源内蔵技	üл	分割抵抗 2r×3 造		300	480	960	_ k
			分割抵抗 2r×2 造		200	320	640	4
			分割抵抗 r×3 選		150	240	480	4
		†けのコンデンサ( C )に33pFを	分割抵抗 r×2 選		100	160	320	

注.RC発振使用時は、外付けのコンデンサ(C)に33pFを使用してください。



A/Dコンバータ推奨動作条件(コンパレータモードを含む。指定のない場合は、Ta = -20~85)

記号	項目	夂	条 件 —		規 格 値		
n 5	点	, II		最 小	標準	最大	・単位
VDD	電源電圧	Ta=25		2.7		5.5	V
		Ta= - 20 ~ 85	3		5.5		
VIA	アナログ入力電圧			0		VDD	V
f(XIN)	発振周波数	VDD=2.7 ~ 5.5V	f(STCK) = f(XIN)/8	0.8			MHz
			f(STCK) = f(XIN)/4	0.4			
			f(STCK) = f(XIN)/2	0.2			
			f(STCK) = f(XIN)	0.1			

A/Dコンバータ特性(指定のない場合は、Ta = -20~85)

記号	項目	条	件		規	見 格	値	   単位
at 5	-	赤	Ĭ <del>T</del>	最	小	標準	最大	半位
-	分解能				9		10	bits
-	直線性誤差	Ta = 25 ,VDD =	2.7 ~ 5.5V				± 2.0	LSB
		Ta = - 20 ~ 85 ,VDD = 3 ~ 5. <mark>5V</mark>						
-	微分非直線性誤差	Ta = 25 ,VDD =	2.7 ~ 5.5V	/			± 0.9	LSB
		Ta = - 20 ~ 85	= - 20 ~ 85 ,VDD = 3 ~ 5.5V					
Vот	VoT ゼロトランジション電圧		VDD = 5.12V		)	10	20	mV
			VDD = 3.072V		)	6	12	
VFST フルスケールトランジション電圧		VDD = 5.12V		5110 5		5120	5130	mV
				30	63	3069	3075	
IAdd	A/D動作電流 (注1)	VDD = 5V				0.3	0.9	mA
		VDD = 3V				0.1	0.3	
TCONV	A/D変換時間	f(XIN) = 6MHz	f(STCK) = f(XIN)/8				248	μs
			f(STCK) = f(XIN)/4				124	
			f(STCK) = f(XIN)/2				62	
			f(STCK) = f(XIN)				31	
-	コンパレータ分 <mark>解能</mark>		•				8	bits
-	コンパレータ <mark>誤差</mark> (注2)	VDD = 5.12V					± 20	mV
		VDD = 3.072V	VDD = 3.072V				± 15	
-	コンパレータ比較時間	f(XIN) = 6MHz	f(STCK) = f(XIN)/8				32	μs
			f(STCK) = f(XIN)/4				16	
			f(STCK) = f(XIN)/2				8	
			f(STCK) = f(XIN)				4	

注1 . A/D変換器使用時は、IDIX(電源電流)にIADDが加算されます。
2 . コンパレータモード時の理論値に対する誤差で、コンパレータレジスタの内容をnとした時、内蔵DAコンバータが発生する比較電圧Vrefの理論値は次式で求めることができます。


比較電圧Vrefの理論値 -VDD Vref= 256 n:レジスタADの値(n=0~255)

#### 電圧低下検出回路特性(指定のない場合は、Ta = -20~85)

記号	項目			. 44	規	規 格 値		
			<b>炽 足 赤</b>	最 小	標準	最大	単位	
VRST	検出電圧		Ta=25	3.3	3.5	3.7	V	
	(	注1)			2.7		4.2	
IRST	動作電流		パワーダウン時	VDD = 5V		50	100	μΑ
			(注2)	VDD = 3V		30	60	
TRST	判定時間		VDD (VRST - 0.1V)			0.2	1.2	ms
				(注3)				

- 注1.検出電圧(VRST)は、電源電圧(VDD)を高い側から下げたときにリセットが発生する電圧です。
  - 2. SVDE命令実行後は、パワーダウンモード時に電圧低下検出回路が有効状態になります。
  - 3. 判定時間(TRST)は、電源電圧(VDD)を高い側から[VRST 0.1V]に下げたときにリセットが発生するまでの時間です。

#### 基本タイミング図



#### PROM内蔵版

マスクROM版に対して、PROMを内蔵しているマイクロコンピュータをPROM内蔵版といいます。またワンタイムPROMタイプのマイクロコンピュータ(ワンタイムPROM版)は、内蔵PROMへの書き込みが可能です。


PROM内蔵版はマスクROM版と同等の機能の他に、内蔵 PROM書き込みのためのPROMモードをもっています。

PROM内蔵版の型名一覧を表XA-1に、ピン接続図を図XA-1に示します。

なお、ワンタイムPROM版は、マスクROM版とピンコンパ チブルです。

表XA-1. PROM内蔵版の型名一覧

型名	PROM容量 (×10ビット)	RAM容量 (x4ビット)	パッケージ	備考
M34524EDFP	16384語	512語	64P6N-A	ワンタイムPROM版 [プランク出荷品]



図XA-1.4524グループPROM内蔵版のピン接続図

#### (1)PROMモード

PROM内蔵版は、通常の動作モード以外にPROMモードを もちます。PROMモードは、内蔵PROMへの書き込み時及び 内蔵PROMからの読み出し時に使用するモードです。

PROMモードでは、専用の書き込みアダプタと汎用のPROMライタを併用することにより、M5M27C256Kと同じ動作で内蔵PROMの書き込み、読み出しが行えます。表XA-2に専用書き込みアダプター覧を示します。なお、適応するPROMライタについては、巻末掲載のお問い合せ先までご連絡ください。

内蔵PROMの書き込み、読み出し

書き込み電圧は12.5Vです。PROM内蔵版の内蔵PROMには、図XA-2に示す形式でプログラムを書き込んでください。

#### (2)取り扱い上の注意

書き込みに際しては高い電圧を使用しますので、過電圧がかからないように注意してください。特に電源の投入時はご注意ください。

ワンタイムPROM版のブランク出荷品は、当社でのアセンブリ工程以降PROMの書き込みテスト及びスクリーニングを行っていません。書き込み以降の信頼性を向上させるため、図XA-3に示すフローで書き込み、テストを行った後使用されることを推奨いたします。


#### (3)マスクROM版とワンタイムPROM版の相違

マスクROM版とワンタイムPROM版とでは、製造プロセス、内蔵ROM、およびレイアウトパターンの相違により、電気的特性の範囲内で、特性値、動作マージン、ノイズ耐量、ノイズ輻射などが異なる場合がありますので、切り替えを行う際は注意してください。


注.ブランク出荷品:工場出荷時にPROMの内容が書き込まれていないもの

#### 表XA-2. 書き込みアダプタ一覧

マイクロコンピュータ型名	書き込みアダプタ型名
M34524EDFP	PCA7448



図XA-2. PROMメモリマップ




図XA-3. ブランク出荷品の書き込み及びテスト

### パッケージ外形寸法図

# 64P6N-A


### Plastic 64pin 14×14mm body QFP



改訂履歴

# 4524 グループ データシート

Rev. No.	改訂内容	Rev.
1.0	   PDF ファイル初版発行	010918
1.1	P2 ピン接続図 改訂	011101
1.2	P81 (25)マスクROM版とワンタイムPROM版の相違 追記	011106
1.2	P89 命令記号一覧表 n, i, j:16 進変数 16 進定数	011100
	1 03	
	192	
2.00	P161 (3)マスクROM版とワンタイムPROM版の相違 追記	040727
2.00	全ページ 用語統一(統一用語:オンチップオシレータ、A/D コン <mark>バータ)</mark> 	040727
	P24 表DD-4. 注2、3 追記	
	P34   図FB-3. 注9   追記	
	P45   説明	
	P46   図FB-8: 「DI」命令 追記	
	P63 (5)LCD電源回路 改訂	
	P67   図VB-5. 水晶発振回路の <mark>状態 追記</mark>	
	P68	
	P69 表WD-1 ポートのレベル 改訂、注7 追記	
	P71 図WD-1 改訂 (注5追記、状態E 状態B, 状態A, 状態C, 状態D遷移時に "T5F "追記、 	
	ー キーオンウェイ <mark>ク</mark> アップ ウェイクアップ) 	
	P80 電圧低下検出回路に関する注意事項 追記 	
	P81 (27)電源電圧に関する注意 追記	
	P138  機能分類別 機械語命令一覧表 ビット操作命令 リターン命令 	
	P153 IOL(peak)、IOL(avg)の条件 改訂	



安全設計に関するお願い

メ主政部に関うるの願い 1.弊社は品質、信頼性の向上に努めておりますが、半導体製品は故障が発生したり、誤動作する場合があります。弊社の半<mark>導体製品の故障</mark>又は誤動作によって結果として,人身事故 火災事故、社会的損害などを生じさせないような安全性を考慮した冗長設計、延焼対策設計、誤動作防止設計など<mark>の</mark>安全設計に十分ご留意ください。

- 本資料ご利用に際しての留意事項
  1. 本資料は、お客様が用途に応じた適切なルネサス テクノロジ製品をご購入いただくための参考資料であり、本資料中に記載の技術情報についてルネサス テクノロジが所有する知的財産権その他の権利の実施、使用を許諾するものではありません。
  2. 本資料に記載の製品データ、図、表、プログラム、アルゴリズムその他応用回路例の使用に起因する損害、第三者所有の権利に対する侵害に関し、ルネサス テクノロジは責任を負
- 2. 本資料に記載の製品データ、図、表、プログラム、アルゴリズムその他全ての情報は本資料発行時点のものであり、ルネサステクノロジは、予告なしに、本資料に記載した製品または仕様を変更することがあります。ルネサステクノロジ半導体製品のご購入に当たりましては、事前にルネサステクノロジ、ルネサス販売または特約店へ最新の情報をご確認できますとともに、ルネサステクノロジホームページ(http://www.renesas.com)などを通じて公開される情報に常にご注意ください。
  4. 本資料に記載した情報は、正確を期すため、慎重に制作したものですが万一本資料の記述誤りに起因する損害がお客様に生じた場合には、ルネサステクノロジはその責任を負いまた。

営業お問合せ窓口 株式会社ルネサス販売

本		社	〒100-0004	千代田区大手町2-6-2 (日本ビル)	(03) 5201-5350
京	浜 支	社	〒212-0058	川崎市幸区鹿島田890-12 (新川崎三井ビル)	(044) 549-1662
西	東 京 支	社	〒190-0023	立川市柴崎町2-2-23 (第二高島ビル2F)	(042) 524-8701
札	幌 支	店	〒060-0002	札幌市中央区北二条西4-1 (札幌三井ビル5F)	(011) 210-8717
東	北 支	社	〒980-0013	仙台市青葉区花京院1-1-20 (花京院スクエア13F)	(022) 221-1351
い	わ き 支	店	〒970-8026	いわき市平小太郎町4-9 (損保ジャパンいわき第二ビル3F)	(0246) 22-3222
茨	城   支	社	〒312-0034	ひたちなか市堀口832-2 (日立システムプラザ勝田1F)	(029) 271-9411
新	潟 支 本 支	店	〒950-0087	新潟市東大通1-4-2 (新潟三井物産ビル3F)	(025) 241-4361
松	本  支	社	〒390-0815	松本市深志1-2-11 (昭和ビル7F)	(0263) 33-6622
中	部 営 業 本	部	₹460-0008	名古屋市中区栄3-13-20 (栄センタービル4F)	(052) 261-3000
浜	松  支	店	₹430-7710	浜松市板屋町111-2(浜松アクトタワー10F)	(053) 451-2131
西	部 営 業 本	部	〒541-0044	大阪市中央区伏見町4-1-1 (明治安田生命大阪御堂筋ビル)	(06) 6233-9500
北	陸   支	社	〒920-0031	金沢市広岡3-1-1 (金沢パークビル8F)	(076) 233-5980
中	国  支	社	〒730-0036	広島市中区袋町5-25 (広島袋町ビルディング8F)	(082) 244-2570
松	国 支 山 支 取 支	店	₹790-0003	松山市三番町4-4-6 (GEエジソンビル松山2号館3F)	(089) 933-9595
鳥		店	〒680-0822	鳥取市今町2-251 (日本生命鳥取駅前ビル)	(0857) 21-1915
九	州  支	社	〒812-0011	福岡市博多区博多駅前2-17-1 (ヒロカネビル本館5F)	(092) 481-7695
鹿	児 島 支	店	〒890-0053	鹿児島市中央町12-2 (明治安田生命鹿児島中央町ビル)	(099) 284-1748

■技術的なお問合せおよび資料のご請求は下記へどうぞ。

総合お問合せ窓口:カスタマサポートセンタ E-Mail: csc@renesas.com

http://www.renesas.com