

RA2T1 グループ

ルネサスマイクロコントローラ

R01DS0450JJ0100 Rev.1.00 Jun 25, 2025

超低消費電力 64 MHz Arm® Cortex®-M23 コア、最大 64 KB のコードフラッシュメモリ、8 KB の SRAM、12 ビット A/D コ ンバータ、高速アナログコンパレータ、およびセーフティ機能

特長

- Arm Cortex-M23 コア
 - Armv8-M アーキテクチャ
 - 最高動作周波数: 64 MHz
 - Arm メモリプロテクションユニット (Arm MPU) (8 領域)
 - デバッグ&トレース: DWT、FPB、CoreSight[™] MTB-M23
 - CoreSight デバッグポート: SW-DP

■メモリ

- 最大 64 KB のコードフラッシュメモリ
- 2 KB のデータフラッシュメモリ (100,000 書き込み/消去 (P/E) サイクル)
- 8 KB Ø SRAM
- メモリプロテクションユニット (MPU)
- 128 ビットのユニーク ID

■ 接続性

- シリアルコミュニケーションインタフェース (SCI) × 4調歩同期式インタフェース

 - 8 ビットクロック同期式インタフェース
 - 簡易 IIC

 - 簡易 SPI
- スマートカードインタフェース
- シリアルペリフェラルインタフェース (SPI)×1
- I²C バスインタフェース (IIC) × 1

■ アナログ

- 12 ビット A/D コンバータ (ADC12) (サンプル&ホールドホールド回路×3を搭載)
- 温度センサ回路 (TSN)
- 高速アナログコンパレータ (ACMPHS) x 2

■タイマ

- 16 ビット汎用 PWM タイマ (GPT16)×4
- 32 ビット低消費電力非同期汎用タイマ (AGTW)×2
- ウォッチドッグタイマ (WDT)

■ セーフティ

- SRAM のパリティエラー検査
- フラッシュ領域の保護 ADC 自己診断機能
- クロック周波数精度測定回路 (CAC)
- 巡回冗長検査 (CRC) 演算器
- データ演算回路 (DOC)
- GPT 用のポートアウトプットイネーブル (POEG)独立ウォッチドッグタイマ (IWDT)
- GPIO リードバックレベル検出
- レジスタライトプロテクション
- メインクロック発振器停止検出不正メモリアクセス検出

■ システムおよび電源管理

- 低消費電力モード
- イベントリンクコントローラ (ELC)データトランスファコントローラ (DTC)
- キー割り込み機能 (KINT) パワーオンリセット
- 低電圧検出回路 (LVD) (電圧設定)

■ マルチクロックソース

- メインクロック発振器 (MOSC) (1~20 MHz)
 高速オンチップオシレータ (HOCO) (24/32/48/64 MHz)
 中速オンチップオシレータ (MOCO) (8 MHz)
 低速オンチップオシレータ (LOCO) (32.768 kHz)
 HOCO/MOCO/LOCO に対するクロックトリム機能
 IWDT 専用オンチップオシレータ (15 kHz)
 クロックアウトのサポート

■ 最大 40 本の汎用入出カポート内蔵

● 5 V トレランス、オープンドレイン、入力プルアップ、切り替 え可能駆動能力

■ 動作雷圧

- VCC: 1.6~5.5 V
- 動作温度およびパッケージ
- Ta = -40 °C∼+105 °C 48 ピン LQFP(7 mm×7 mm、0.5 mm ピッチ) 48 ピン HWQFN(7 mm×7 mm、0.5 mm ピッチ)

 - 32 ピン LQFP (7 mm×7 mm、0.8 mm ピッチ) 32 ピン HWQFN (5 mm×5 mm、0.5 mm ピッチ) 24 ピン HWQFN (4 mm×4 mm、0.5 mm ピッチ)
- Ta = -40 °C \sim +125 °C
- 48 ピン LQFP (7 mm×7 mm、0.5 mm ピッチ)
- 48 ピン HWQFN (7 mm × 7 mm、0.5 mm ピッチ)
- 32 ピン LQFP (7 mm×7 mm、0.8 mm ピッチ) 32 ピン HWQFN (5 mm×5 mm、0.5 mm ピッチ) 24 ピン HWQFN (4 mm×4 mm、0.5 mm ピッチ)

1. 概要

MCUは、さまざまなシリーズのソフトウェアおよび端子と互換性のある Arm®ベースの 32 ビットコアを統合しています。同じ一連のルネサス周辺デバイスを共有することで、設計の拡張性が高まります。

本 MCU は高効率な Arm Cortex®-M23 32 ビットコアを内蔵しており、特にコスト重視かつ低消費電力のアプリケーションへの適合性が高いです。 本 MCU には以下の特長があります。

- 最大 64 KB のコードフラッシュメモリ
- 8 KB Ø SRAM
- 12 ビット A/D コンバータ (ADC12)

1.1 機能の概要

表 1.1 Arm コア

機能	機能の説明
Arm Cortex-M23 コア	 ● 最高動作周波数: 64 MHz ● Arm Cortex-M23 コア: リビジョン: r1p0-00rel0 Armv8-M アーキテクチャプロファイル シングルサイクル整数乗算器 19 サイクル整数除算器 ● Arm メモリプロテクションユニット (Arm MPU): Armv8 保護メモリシステムアーキテクチャ 8 つの保護領域 ● SysTick タイマ: SYSTICCLK (LOCO) または ICLK による駆動

表 1.2 メモリ

機能	機能の説明			
コードフラッシュメモリ	最大 64 KB のコードフラッシュメモリ			
データフラッシュメモリ	2 KB のデータフラッシュメモリ			
オプション設定メモリ	オプション設定メモリは、MCU のリセット後の状態を決定します。			
SRAM	パリティビットを備えた高速 SRAM を内蔵しています。			

表 1.3 システム (1/2)

機能	機能の説明
動作モード	2 種類の動作モード:
リセット	本 MCU は、12 種類のリセット(RES 端子リセット、パワーオンリセット、独立ウォッチドッグタイマリセット、ウォッチドッグタイマリセット、電圧監視 0/1/2 リセット、SRAM パリティエラーリセット、バスマスタ/スレーブ MPU エラーリセット、CPU スタックポインタエラーリセット、ソフトウェアリセット)をサポートしています。
低電圧検出回路 (LVD)	低電圧検出モジュール (LVD) は、VCC 端子への入力電圧レベルを監視します。検出レベルはレジスタ設定で選択できます。LVD モジュールは、3 つの独立した電圧レベル検出回路 (LVD0, LVD1, LVD2) から構成されています。LVD0、LVD1、および LVD2 は VCC 端子への入力電圧レベルを測定します。LVD のレジスタにより、さまざまな電圧しきい値での VCC 端子への入力電圧の変動をアプリケーションで検出できます。
クロック	 メインクロック発振器 (MOSC) 高速オンチップオシレータ (HOCO) 中速オンチップオシレータ (MOCO) 低速オンチップオシレータ (LOCO) IWDT 専用オンチップオシレータ クロックアウトのサポート

表 1.3 システム (2/2)

機能	機能の説明					
クロック周波数精度測定回路 (CAC)	クロック周波数精度測定回路 (CAC) は、測定の対象となるクロック (測定対象クロック) にて、測定の基準となるクロック (測定基準クロック) で生成した時間内のクロックのパルス え、そのパルス数が許容範囲内にあるか否かで精度を判定します。測定終了時、または測定 クロックで生成した時間内のパルスの数が許容範囲内にないとき、割り込み要求が発生しま					
割り込みコントローラユニット (ICU)	割り込みコントローラユニット (ICU) は、ネスト型ベクタ割り込みコントローラ (NVIC) およで データトランスファコントローラ (DTC) モジュールにリンクされるイベント信号を制御します CU はノンマスカブル割り込みも制御します。					
キー割り込み機能 (KINT)	キー割り込み機能 (KINT) は、キー割り込み入力端子の立ち上がりエッジまたは立ち下がりエッジが検出されると、キー割り込みを生成します。					
低消費電力モード	クロック分周器の設定、モジュールストップ設定、通常動作時の電力制御モード選択、低消費電力モードへの遷移など、さまざまな方法で消費電力を低減できます。					
レジスタライトプロテクション	レジスタライトプロテクション機能は、ソフトウェアエラーによって重要なレジスタが書き換えられないように保護します。保護するレジスタは、プロテクトレジスタ (PRCR) で設定します。					
メモリプロテクションユニット (MPU)	本 MCU は、4 つのメモリプロテクションユニット (MPU) と CPU スタックポインタモニタ機能を備えています。					
ウォッチドッグタイマ (WDT)	ウォッチドッグタイマ (WDT) は 14 ビットのダウンカウンタです。システムが暴走すると WDT をリフレッシュできなくなるため、カウンタがアンダーフローした際に MCU をリセットするのに使用できます。さらに、WDT はノンマスカブル割り込み、アンダーフロー割り込み、またはウォッチドッグタイマリセットを発生させるためにも使用できます。					
独立ウォッチドッグタイマ (IWDT)	独立ウォッチドッグタイマ (IWDT) は 14 ビットのダウンカウンタで、カウンタのアンダーフローを防止するために定期的に点検する必要があります。IWDT には、MCU をリセットする機能やノンマスカブル割り込みまたはアンダーフロー割り込みを発生させる機能があります。このタイマは独立した専用クロックソースで動作するため、システム暴走時にフェイル・セーフメカニズムとして、MCU を既知の状態に復帰させる際に特に有用です。IWDT は、レジスタのリセット、アンダーフロー、リフレッシュエラー、またはカウント値のリフレッシュにより自動的にトリガできます。					

表 1.4 イベントリンク

機能	機能の説明
, ,	イベントリンクコントローラ (ELC) は、さまざまな周辺モジュールで発生するイベント要求をソース信号として使用し、それらのモジュールを別のモジュールと接続することによって、CPUを介さずにモジュール間の直接リンクを実現します。

表 1.5 ダイレクトメモリアクセス

機能	機能の説明
データトランスファコントローラ (DTC)	データトランスファコントローラ (DTC) は、割り込み要求によって起動するとデータ転送を行います。

表 1.6 タイマ

機能	機能の説明
汎用 PWM タイマ (GPT)	汎用 PWM タイマ (GPT) は、GPT16×4 チャネルの 16 ビットタイマです。PWM 波形はアップカウンタ、ダウンカウンタ、またはその両方を制御することにより生成が可能です。さらに、ブラシレス DC モーターを制御するために、PWM 波形の生成が可能です。GPT は、汎用タイマとしても使用できます。
GPT 用のポートアウトプットイネーブル (POEG)	POEG は、汎用 PWM タイマ (GPT) の出力端子からの出力を停止する要求を発行します。
低消費電力非同期汎用タイマ (AGTW)	低消費電力非同期汎用タイマ (AGTW) は、パルス出力、外部パルスの幅または周期の測定、および外部イベントのカウントに利用可能な 32 ビットのタイマです。このタイマは、リロードレジスタとダウンカウンタで構成されています。これらのリロードレジスタとダウンカウンタは、同ーアドレスに配置され、AGTW レジスタでアクセス可能です。

表 1.7 通信インタフェース

機能	機能の説明
シリアルコミュニケーションインタフェース (SCI)	 シリアルコミュニケーションインタフェース (SCI) × 4 チャネルには調歩同期式および同期式のシリアルインタフェースがあります。 ● 調歩同期式インタフェース (UART および調歩同期式通信インタフェースアダプタ (ACIA)) ● 8 ビットクロック同期式インタフェース ● 簡易 IIC (マスタのみ) ● 簡易 SPI ● スマートカードインタフェース スマートカードインタフェースは、電子信号と伝送プロトコルに関して ISO/IEC 7816-3 規格に準拠しています。SCIn (n = 0) は FIFO バッファを内蔵しており、連続した全二重通信が可能です。また、内蔵のボーレートジェネレータを用いて、データ転送速度の個別設定が可能です。
I ² C バスインタフェース (IIC)	I ² C バスインタフェース (IIC) には 1 チャネルがあります。IIC は、NXP 社の I ² C (Inter-Integrated Circuit) バスインタフェース方式に準拠しており、そのサブセット機能を備えています。
シリアルペリフェラルインタフェース (SPI)	シリアルペリフェラルインタフェース (SPI) にはチャネルが 1 つあります。SPI によって、複数のプロセッサおよび周辺デバイスとの高速な全二重同期式シリアル通信が可能です。

表 1.8 アナログ

機能	機能の説明
12 ビット A/D コンバータ (ADC12)	逐次比較方式の 12 ビット A/D コンバータを内蔵しています。最大 13 チャネルのアナログ入力を選択可能です。変換には温度センサ出力および内部基準電圧を選択できます。
温度センサ (TSN)	デバイス動作の信頼性確保のため、内蔵されている温度センサ (TSN) でチップの温度を決定し、監視します。センサはチップの温度と正比例する電圧を出力します。チップ温度と出力電圧はほとんどリニアの関係にあります。出力電圧は ADC12 で変換されてから、末端の応用機器で使用できます。
高速アナログコンパレータ (ACMPHS)	高速アナログコンパレータ (ACMPHS) は、基準入力電圧とアナログ入力電圧を比較します。コンパレータチャネルの ACMPHS0 と ACMPHS1 は、それぞれ独立しています。基準入力電圧およびアナログ入力電圧の比較結果はソフトウェアで読み出すことができます。比較結果は外部に出力することもできます。基準入力電圧は、CMPREFi (i = 0, 1) 端子への入力、CMPINOj (j = 0, 1, 2) 端子への入力、または MCU の内部に生成された内部基準電圧 (V _{ref}) から選択できます。

表 1.9 データ処理

機能	機能の説明
巡回冗長検査 (CRC) 演算器	巡回冗長検査 (CRC: Cyclic Redundancy Check) は、CRC コードを生成してデータエラーを検出します。LSB ファーストまたは MSB ファーストでの通信用に、CRC 演算結果のビットオーダーを切り替えることができます。さらに、さまざまな CRC 生成多項式を使用できます。スヌープ機能により、特定のアドレスに対するアクセスを監視できます。この機能は、シリアル送信バッファへの書き込みとシリアル受信バッファからの読み出しをモニタする場合など、特定のイベントで CRC コードの自動生成が必要となるアプリケーションで役立ちます。
データ演算回路 (DOC)	データ演算回路 (DOC) は、16 ビットのデータを比較、加算、および減算します。選択した条件が適用される場合、16 ビットのデータが比較され、割り込みを生成可能です。

表 1.10 I/O ポート

機能	機能の説明
I/O ポート	 ◆ 48 ピン LQFP/HWQFN 用 I/O ポート 入出力端子:39 入力端子:1 プルアップ抵抗:39 N チャネルオープンドレイン出力:28 5 V トレランス:2 ● 32 ピン LQFP/HWQFN 用 I/O ポート 入出力端子:25 入力端子:1 プルアップ抵抗:25 N チャネルオープンドレイン出力:17 ● 24 ピン HWQFN 用 I/O ポート 入力端子:1 入力端子:1 アルアップ抵抗:17 N チャネルオープンドレイン出力:10

1.2 ブロック図

図 1.1 に、本 MCU のスーパーセットのブロック図を示します。グループ内の個々のデバイスは、その機能のサブセットを持つ場合があります。




図 1.1 ブロック図

1.3 型名

図 1.2 に、メモリ容量およびパッケージタイプを含む製品の型名情報を示します。表 1.11 に、製品一覧表を示します。




図 1.2 型名の読み方

表 1.11 製品一覧

製品型名	パッケージコード	コードフラッ シュ	データフラッ シュ	SRAM	動作温度		
R7FA2T1073CFL	PLQP0048KB-B	64	64 2	64	2	8	-40∼+105°C
R7FA2T1073CFJ	PLQP0032GB-A						
R7FA2T1073CNH	PWQN0032KE-A						
R7FA2T1073CNE	PWQN0048KC-A						
R7FA2T1073CNK	PWQN0024KG-A						
R7FA2T1074CFL	PLQP0048KB-B						
R7FA2T1074CFJ	PLQP0032GB-A						
R7FA2T1074CNH	PWQN0032KE-A						
R7FA2T1074CNE	PWQN0048KC-A						
R7FA2T1074CNK	PWQN0024KG-A						

1.4 機能の比較

表 1.12 機能の比較

型名		R7FA2T107xxFL	R7FA2T107xxNE	R7FA2T107xxFJ	R7FA2T107xxNH	R7FA2T107xCNK			
端子総数		48 32 2							
パッケージ		LQFP	WQFN	LQFP	WQFN	WQFN			
コードフラッシュメモリ	J			64 KB					
データフラッシュメモリ	J			2 KB					
SRAM				8 KB					
システム	CPU クロック			64 MHz					
	ICU			あり					
	KINT	Ę	5		4				
イベントコントロール	ELC	あり							
DMA	DTC			あり					
タイマ	GPT (POEG)			2					
	GPT16	4							
	AGTW	2							
	WDT/IWDT	あり							
通信	SCI			4					
	IIC			1					
	SPI			1					
アナログ	ADC12	1	3	1	0	9			
	ACMPHS			2					
	TSN			あり					
データ処理	CRC			あり					
	DOC			あり					
I/O ポート	入出力端子	3	9	2	5	17			
	入力端子			1					
	プルアップ抵抗	3	9	2	17				
	N チャネルオープンド レイン出力	2	8	1	10				
	5 V トレランス		2	()	0			

1.5 端子機能

表 1.13 端子機能 (1/3)

機能	端子名	入出力	説明					
電源	VCC	入力	電源端子。システムの電源に接続してください。この端子は 0.1 µF のコンデンサを介して VSS に接続してください。コンデンサは端子近くに配置してください。					
	VCL	入出力	この端子は、内部電源を安定化するための平滑コンデンサを介して VSS 端子に接続してください。コンデンサは端子近くに配置してく ださい。					
	VSS	入力	グランド端子。システムの電源 (0 V) に接続してください。					
クロック	XTAL	出力	水晶振動子用の接続端子。EXTAL 端子を通じて外部クロック信号の					
	EXTAL	入力	── 入力が可能です。 					
	CLKOUT	出力	クロック出力端子					
起動モード制御	MD	入力	起動モード設定用の端子。本端子の信号レベルは、リセット解除時 の起動モードの遷移中に変更しないでください。					
システム制御	RES	入力	リセット信号入力端子。本端子が Low になると、MCU はリセット態となります。					
CAC	CACREF	入力	測定基準クロックの入力端子					
オンチップデバッグ	SWDIO	入出力	シリアルワイヤデバッグデータの入出力端子					
	SWCLK	入力	シリアルワイヤクロック端子					
割り込み	NMI	入力	ノンマスカブル割り込み要求端子					
	IRQ0~IRQ7	入力	マスカブル割り込み要求端子					
GPT16	GTETRGA, GTETRGB	入力	外部トリガ入力端子					
	GTADSM0	出力	A/D 変換開始要求監視 0 出力端子					
	GTADSM1	出力	A/D 変換開始要求監視 1 出力端子					
	GTIOCnA, GTIOCnB	入出力	インプットキャプチャ、アウトプットコンペア、または PWM 出力 端子					
	GTCPPOk	出力	PWM 同期トグル出力					
	GTIU	入力	ホールセンサ入力端子 U					
	GTIV	入力	ホールセンサ入力端子 V					
	GTIW	入力	ホールセンサ入力端子 W					
	GTOUUP	出力	BLDC モーター制御用 3 相 PWM 出力(正相 U 相)					
	GTOULO	出力	BLDC モーター制御用 3 相 PWM 出力(逆相 U 相)					
	GTOVUP	出力	BLDC モーター制御用 3 相 PWM 出力(正相 V 相)					
	GTOVLO	出力	BLDC モーター制御用 3 相 PWM 出力(逆相 V 相)					
	GTOWUP	出力	BLDC モーター制御用 3 相 PWM 出力(正相 W 相)					
	GTOWLO	出力	BLDC モーター制御用 3 相 PWM 出力(逆相 W 相)					
AGTW	AGTEE0, AGTEE1	入力	外部イベント入力イネーブル信号					
	AGTIO0, AGTIO1	入出力	外部イベント入力およびパルス出力端子					
	AGTO0	出力	パルス出力端子					
	AGTOA0, AGTOA1	出力	アウトプットコンペアマッチ A 出力端子					
	AGTOB0	出力	アウトプットコンペアマッチ B 出力端子					

表 1.13 端子機能 (2/3)

機能	端子名	入出力	説明					
SCI	SCKn (n = 0~2, 9)	入出力	クロック用の入出力端子 (クロック同期式モード)					
	RXDn (n = 0~2, 9)	入力	受信データ用の入力端子(調歩同期式モード/クロック同期式モード)					
	TXDn (n = 0~2, 9)	出力	送信データ用の出力端子 (調歩同期式モード/クロック同期式モード)					
	CTSn_RTSn (n = 0~2, 9)	入出力	送受信の開始制御用の入出力端子(調歩同期式モード/クロック同期式モード)、アクティブ Low					
	SCLn (n = 0~2, 9)	入出力	IIC クロック用の入出力端子(簡易 IIC モード)					
	SDAn (n = 0~2, 9)	入出力	IIC データ用の入出力端子(簡易 IIC モード)					
	SCKn (n = 0~2, 9)	入出力	クロック用の入出力端子(簡易 SPI モード)					
	MISOn (n = 0~2, 9)	入出力	データのスレーブ送信用の入出力端子(簡易 SPI モード)					
	MOSIn (n = 0~2, 9)	入出力	データのマスタ送信用の入出力端子(簡易 SPI モード)					
	SSn (n = 0~2, 9)	入力	チップセレクト入力端子(簡易 SPI モード)、アクティブ Low					
IIC	SCLn (n = 0)	入出力	クロック用の入出力端子					
	SDAn (n = 0)	入出力	データ用の入出力端子					
SPI	RSPCKA	入出力	クロック入出力端子					
	SSLA0	入出力	スレーブ選択用の入出力端子					
	SSLA1	出力	スレーブ選択用の出力端子					
	MOSIA	入出力	マスタからの出力データ用の入出力端子					
	MISOA	入出力	スレーブからの出力データ用の入出力端子					
アナログ電源	AVCC0	入力	ADC12 用のアナログ電源端子					
	AVSS0	入力	ADC12 用のアナロググランド端子					
	VREFH0	入力	ADC12 用のアナログ基準電圧源端子。ADC12 を使用しない場合は AVCC0 に接続してください。					
	VREFL0	入力	ADC12 用のアナログ基準グランド端子。ADC12 を使用しない場合は AVSSO に接続してください。					
ADC12	AN000~AN002 (3 チャネ ル S/H)、AN005~AN010、 AN019~AN022	入力	A/D コンバータで処理されるアナログ信号用の入力端子					
	ADTRG0_A, ADTRG0_B	入力	A/D 変換を開始する外部トリガ信号用の入力端子、アクティブ Low					
KINT	KR00~KR04	入力	キー割り込み入力端子					
I/O ポート	P000~P002, P010~ P015	入出力	汎用入出力端子					
	P100~P104, P108~ P112	入出力	汎用入出力端子					
	P200	入力	汎用入力端子					
	P201, P206~P208, P212, P213	入出力	汎用入出力端子					
	P300~P302	入出力	汎用入出力端子					
	P400~P403, P407~ P409	入出力	汎用入出力端子					
	P500	入出力	汎用入出力端子					
	P913~P915	入出力	汎用入出力端子					

表 1.13 端子機能 (3/3)

機能	端子名	入出力	説明				
ACMPHS	CMPIN0n (n = 1, 2, 3), CMPIN1	入力	基準電圧およびアナログ電圧入力端子				
	CMPREFn (n = 0, 1)	入力	基準電圧およびアナログ電圧入力端子				
	VCOUT	出力	ACMPHS0 と ACMPHS1 の比較出力は VCOUT 端子にまとめられています。				

1.6 ピン配置図

図 1.3~図 1.5 にピン配置図 (上面図) を示します。




図 1.3 48 ピン LQFP/QFN のピン配置図(上面図)




図 1.4 32 ピン LQFP/QFN のピン配置図 (上面図)




図 1.5 24 ピン QFN のピン配置図(上面図)

1.7 端子一覧

表 1.14 端子一覧 (1/2)

端子	番号				タイマ			通信インタフェ	ェース		アナログ		НМІ
LQFP/QFN 48 ピン	LQFP/QFN 32 ピン	LQFP/QFN 24 ピン	電源、システム、 クロック、デバ ッグ、 CAC	VO 未一ト	AGTW	GPT_OPS, POEG	GPT	SCI	2	g	ADC	ACMPHS	をおり置
1	-	-	CACREF_C	P400	AGTIO1_C	_	GTIOC3A_B	SCK0_B/ SCK1_B	SCL0_A	_	-	-	IRQ0_A
2	-	_		P401	-	GTETRGA_B	GTIOC3B_B	CTS0_RTS0_B/ SS0_B	SDA0_A	<u> </u>	-	-	IRQ5_C
3	1	1	VCL		_	_	_	_	_	_	_	_	_
4	2	_		P402	_	_	GTADSM0	_	_	_	_	_	_
5	3	_		P403	_	_	GTADSM1	_	_	_	_	_	_
6	4	2	VSS		_	_	_	_	_	_	_	_	_
7	5	3	XTAL	P213	_	GTOUUP_A	GTIOC0A_A	_	_	_	-	_	IRQ2_B
8	6	4	EXTAL	P212	AGTEE1_A	GTOULO_A	GTIOC0B_A	_	_	_	_	_	IRQ7_C
9	7	5	VCC		_	-	_	-	_	_	_	-	_
10	_	_		P409	_	GTIV_B	_	_	_	_	-	_	IRQ6_B
11	-	-		P408	-	GTIW_B	-	CTS1_RTS1_D/ SS1_D	SCL0_C	_	-	-	IRQ7_B
12	8	6		P407	AGTIO0_C	GTOULO_B/ GTCPP00	GTIOC0B_B	CTS0_RTS0_D/ SS0_D	SDA0_B	_	ADTRG0_B	CMPREF1	_
13	_	_		P915	_	_	_	_	_	_	_	_	_
14	9	_		P914	AGTOA1_A	GTOVUP_A	GTIOC1A_A	=	_	_	=	=	=
15	10	-		P913	AGTIO1_F	GTOVLO_A	GTIOC1B_A	_	_	_	_	_	_
16	11	-		P208	AGTOB0_A	GTOUUP_B	GTIOC0A_B	_	_	-	-	=	=
17	12	_		P207	_	_	_	_	_	_	_	_	_
18	_	_		P206	_	GTIU_B	_	TXD0_C/ MOSI0_C/ SDA0_C	_	_	_	_	IRQ0_B
19	13	7	RES		_	_	_	_	_	_	_	_	_
20	14	8	MD	P201	_	_	_	_	_	_	_	_	_
21	15	9		P200	_	_	_	_	_	_	_	-	NMI
22	_	_		P302	_	GTETRGA_D	_	TXD2_A/ MOSI2_A/ SDA2_A	_	_	_	_	IRQ5_A
23	_	_		P301	AGTIO0_D	GTETRGB_A	_	RXD2_A/ MISO2_A/ SCL2_A/ CTS9_RTS9_D/ SS9_D	_	_	_	_	IRQ6_A
24	16	10	SWCLK	P300	_	GTETRGA_C/ GTCPPO1	GTIOC3A_A	TXD1/MOSI1/ SDA1	_	_	_	_	IRQ5_B
25	17	11	SWDIO	P108	AGTEE1_B	GTETRGB_C/ GTCPPO2	GTIOC3B_A	RXD1/MISO1/ SCL1/ CTS9_RTS9_B/ SS9_B	_	_		_	IRQ6_C
26	18	12	CLKOUT_B	P109	AGTOA1_B	GTOWUP_A	GTIOC2A_B	SCK1_E/ TXD9_B/ MOSI9_B/ SDA9_B	-	_	_	-	_
27	19	13	VCOUT	P110	AGTIO1_A	GTOWLO_A	GTIOC2B_B	CTS2_RTS2_B/ SS2_B/ RXD9_B/ MISO9_B/ SCL9_B	_	-	_	_	IRQ3_A
28	-	_		P111	AGTOA0	_	GTIOC1A_C	SCK2_B/ SCK9_B	_	_	_	_	IRQ4_A
29	20	_		P112	AGTOB0	_	GTIOC1B_C	SCK1_D	_	-	-	_	_
30	_	_	vcc		_	_	_	_	_	-	-	_	_
31	_	_	VSS		_	_	_	_	_	-	-	_	_
32	-	-		P104	_	GTETRGB_B	_	RXD0_C/ MISO0_C/ SCL0_C	_	SSLA1_A	_	_	KRM04/IRQ1_B
33	21	14		P103	_	GTOWUP_B/ GTCPPO3	GTIOC2A_A	CTS0_RTS0_A/ SS0_A/ RXD2_D/ MISO2_D/ SCL2_D	_	SSLA0_A	AN019	CMPIN1	KRM03/IRQ4_B

表 1.14 端子一覧 (2/2)

端子	番号				タイマ			通信インタフェ	ニース		アナログ		НМІ
LQFP/QFN 48 ピン	LQFP/QFN 32 ピン	LQFP/QFN 24 ピン	電源、システム、 クロック、デバ ッグ、 CAC	10 # - F	АСТИ	GPT_OPS, POEG	GРТ	SO	<u></u>	IdS	ADC	ACMPHS	無り込み
34	22	15		P102	AGTO0	GTOWLO_B	GTIOC2B_A	SCK0_A/ TXD2_D/ MOSI2_D/ SDA2_D	_	RSPCKA_A	ADTRG0_A/ AN020	CMPREF0	KRM02/IRQ1_A
35	23	16		P101	AGTEE0	GTOVUP_B	GTIOC1A_B	TXD0_A/ MOSI0_A/ SDA0_A/ CTS1_RTS1_A/ SS1_A	SDA0_C	MOSIA_A	AN021	_	KRM01/IRQ2_A
36	24	17		P100	AGTIO0_A	GTOVLO_B	GTIOC1B_B	RXD0_A/ MISO0_A/ SCL0_A/ SCK1_A	SCL0_D	MISOA_A	AN022	_	KRM00/IRQ0_C
37	_	_		P500	_	GTETRGA_A	GTIOC2A_C	_	_	_	_	_	_
38	25	18		P015	_	GTIU_A	_	_	_	_	AN002(3 チャ ネル S/H)	CMPIN01	IRQ2_C
39	26	19		P014	_	GTIV_A	_	_	_	_	AN001(3 チャ ネル S/H)	CMPIN02	IRQ3_B
40	27	20		P013	_	GTIW_A	_	_	_	_	AN000(3 チャ ネル S/H)	CMPIN03	IRQ1_C
41	28	_		P012	_	_	_	_	_	_	AN007	_	_
42	29	21	AVCC0	AVCC0	_	_	_	_	_	_	_	_	_
43	30	22	AVSS0	AVSS0	_	_	_	_	_	_	_	_	_
44	31	23	VREFL0	P011	_	_	_	_	_	_	AN006	_	_
45	32	24	VREFH0	P010	_	_	_	_	_	_	AN005	_	_
46	_	_		P002	_	_	_	_	_	_	AN010	_	_
47	_	_		P001	=	=	_	-	=	=	AN009	_	IRQ7_A
48	_	_		P000	_	_	-	-	_	_	AN008	_	_

注. いくつかの端子名には、_A、_B、_C、_D、_E、および_F という接尾語が付加されています。これらの接尾語は、機能の割り当て時には無視できます。

2. 電気的特性

特に記載のない限り、本 MCU の電気的特性は以下の条件で定義されています。

 $VCC^{(\stackrel{*}{\succeq}1)} = AVCC0 = 1.6 \sim 5.5 \text{ V}, VREFH0 = 1.6 \text{ V} \sim AVCC0$

VSS = AVSS0 = VREFL0 = 0 V, $Ta = T_{opr}$

注 1. 通常は VCC = 3.3 V に設定されています。

図 2.1 にタイミング条件を示します。




図 2.1 入出力タイミング計測条件

各周辺モジュールのタイミング仕様の計測条件は、最適な周辺動作に推奨されるものです。ただし、ユーザーシステムの条件に合うように、各端子の駆動能力を調整してください。

同じ機能に使用される各機能端子は、同じ駆動能力を選択してください。各機能端子の I/O 駆動能力が混在する場合、各機能の A/C 仕様は保証されません。

2.1 絶対最大定格

表 2.1 絶対最大定格

項目		シンボル	値	単位
電源電圧		VCC	-0.5~+6.5	V
入力電圧	5V トレラントポート ^(注1)	V _{in}	-0.3~+6.5	V
	P000~P002、P010~P015	V _{in}	-0.3~AVCC0 + 0.3	V
	その他	V _{in}	-0.3~VCC + 0.3	V
リファレンス電源電圧	-	VREFH0	-0.3~+6.5	V
アナログ電源電圧		AVCC0	-0.5~+6.5	V
アナログ入力電圧	AN000~AN002、AN005~ AN010 使用時	V _{AN}	-0.3∼AVCC0 + 0.3	V
	AN019~AN022 使用時		-0.3~VCC + 0.3	V
動作温度(注2)(注3)(注4)		T _{opr}	-40~+105 -40~+125	°C
保存温度		T _{stg}	-55~+140	ဇ

注 1. P400、P401 は 5V トレラント対応ポートです。

デバイスの電源が切れている状態で信号や I/O プルアップ電源を入力しないでください。信号または I/O プルアップの入力による電流注入は、デバイスの故障や異常電流を引き起こし、内部素子を劣化させる恐れがあります。

- 注 2. 「2.2.1. Tj/Ta の定義」を参照してください。
- 注3. Ta = $+105^{\circ}$ C \sim $+125^{\circ}$ C でのディレーティング動作については、弊社営業窓口にお問い合わせください。 ディレーティングとは、信頼性を改善するために負荷を系統的に軽減することです。
- 注 4. 動作温度の上限は、105℃または 125℃です (製品による)。

【使用上の注意】絶対最大定格を超えて MCU を使用した場合、MCU の永久破壊となることがあります。

VREFH0 が ADC12 の高電位基準電圧に選択されている場合にノイズ干渉による誤動作を防止するには、 VCC 端子と VSS 端子の間、AVCC0 端子と AVSS0 端子の間、VREFH0 端子と VREFL0 端子の間には周波 特性の良いコンデンサを挿入してください。各電源端子になるべく近い場所に以下の値のコンデンサを配 置し、最も短く重いトレースを使用してください。

VCC と VSS:約 0.1 µF
 AVCC0 と AVSS0:約 0.1 µF
 VREFH0 と VREFL0:約 0.1 µF

また、コンデンサは安定容量として接続してください。

VCL 端子は、 $4.7 \mu F$ のコンデンサを介して VSS 端子に接続してください。各コンデンサは端子の近くに配置してください。

表 2.2 推奨動作条件

項目	シンボル		Min	Тур	Max	単位
電源電圧	VCC ^{(注1) (注2)}		1.6	_	5.5	٧
	VSS	_	0	_	V	
アナログ電源電圧	AVCC0 ^(注1) (注2)			_	5.5	٧
	AVSS0		_	0	_	V
	VREFH0 ADC12 基準として使用時			_	AVCC0	٧
	VREFL0		_	0	_	٧

- 注 1. 下記の条件で AVCC0 と VCC を使用してください:
 - AVCC0 = VCC
- 注 2. VCC 端子および AVCC0 端子に電源を投入する場合、両方同時に電源投入するか、最初に VCC 端子、次に AVCC0 端子の順番で電源投入してください。

VCC 端子および AVCC0 端子の電源供給を停止する場合、両方同時に電源供給を停止するか、最初に AVCC0 端子、次に VCC 端子の順番で電源供給を停止してください。

2.2 DC 特性

2.2.1 Tj/Ta の定義

表 2.3 DC 特性

条件:動作温度 (Ta) が-40~+125℃の製品

項目	シンボル	Тур	Max	単位	測定条件
許容ジャンクション温度	Tj	_	140 125 ^(注1)	င	High-speed $\pm - F$ Middle-speed $\pm - F$ Low-speed $\pm - F$ Subosc-speed $\pm - F$

- 注. $T_j = T_a + \theta_{ja} \times$ 総消費電力 (W) となるようにしてください。このとき、総消費電力 = (VCC V_{OH}) × $\Sigma I_{OH} + V_{OL} \times \Sigma I_{OL} + I_{CC}$ max × VCC です。
- 注 1. 動作温度の上限は、 105° Cまたは 125° Cです(製品による)。型名が動作温度の上限 105° Cを示している場合、Tj の最大値は 125° Cになります。それ以外の場合 140° Cになります。

$I/O V_{IH}$, V_{IL} 2.2.2

I/O V_{IH} , V_{IL} 表 2.4

条件: VCC = AVCC0 = 1.6~5.5 V

項目	ポート&機能		シンボル	Min	Max	単位	測定条件	
入力電圧	入力ポート端子		V _{IH}	AVCC0 × 0.8	_	V	_	
	P000~P002、	P010~P015	V _{IL}	_	AVCC0 × 0.2			
	以下を除く入力		V _{IH}	VCC × 0.8	_			
	P000~P002、	P010~P015	V _{IL}	_	VCC × 0.2			
	EXTAL		V _{IH}	VCC × 0.8	_			
			V _{IL}	_	VCC × 0.2			
	5Vトレラント	·ポート ^(注3)	V _{IH}	VCC × 0.8	5.8			
			V _{IL}	_	VCC × 0.2			
	RES, NMI, IF	RQ ^(注4)	V _{IH}	VCC × 0.8	_			
			V _{IL}	_	VCC × 0.2			
			ΔV _T ^(注6)	VCC × 0.10	_		VCC = 2.7∼5.5 V	
				VCC × 0.05	_		VCC = 1.6~2.7 V	
	周辺機能 ^(注5)	IIC (SMBus を除く) ^(注1)	V _{IH}	VCC × 0.7	5.8 ^(注7)		_	
			V _{IL}	_	VCC × 0.3	1		
			$\Delta V_T^{(注6)}$	VCC × 0.10	_		VCC = 2.7∼5.5 V	
				VCC × 0.05	_		VCC = 1.6~2.7 V	
		IIC (SMBus) (注2)	V _{IH}	2.2	_		VCC = 3.6∼5.5 V	
		(/12)	V _{IL}	2.0	_		VCC = 2.7∼3.6 V	
			V _{IL}	_	0.8		VCC = 3.6∼5.5 V	
			V _{IL}	_	0.5		VCC = 2.7∼3.6 V	
		その他の周辺	V _{IH}	VCC × 0.8	_		_	
		機能	V _{IL}	_	VCC × 0.2			
			ΔV _T ^(注6)	VCC × 0.10	_		VCC = 2.7∼5.5 V	
				VCC × 0.05	_		VCC = 1.6~2.7 V	

- 注 1. SCL0_A、SDA0_A、SDA0_B(合計 3 端子) 注 2. SCL0_A、SCL0_C、SDA0_A、SDA0_B、SCL0_D、SDA0_C(合計 6 端子) 注 3. P400、P401(合計 2 端子)
- 注 4. PmnPFS.ISEL = 1
- 注 5. PmnPFS.PMR = 1
- これはシュミットトリガ回路のヒステリシス特性です。 注 6.
- 注 7. SDA0_B の Max 値は VCC です。

I/O I_{OH}, I_{OL} 2.2.3

表 2.5 I/O I_{OH}, I_{OL} (1/4)

項目	シンボル	Min	Тур	Max	単位	測定条件	
許容出力電流(端子ご との最大値)	ポート P000~P002、P010~P015、 P212、P213、P400、P401、P407	I _{OH}	_	_	-4.0	mA	
この取入値/		I _{OL}	_	_	8.0	mA	
	その他の出力端子 ^(注1)	I _{OH}	_	_	-4.0	mA	
		I _{OL}	_	_	20.0	mA	

表 2.5 I/O I_{OH}、I_{OL} (2/4)

項目			シンボル	Min	Тур	Max	単位	測定条件
許容出力電流(全端子	48 ピン製品	ポート P000~	ΣI _{OH (max)}	-	_	-30	mA	AVCC0 = 2.7~5.5 V
の最大値) ^(注2)		P002、P010~ P015 の合計		_	_	-8		AVCC0 = 1.8~2.7 V
				_	_	-4		AVCC0 = 1.6~1.8 V
			ΣI _{OL (max)}	_	_	50		AVCC0 = 2.7~5.5 V
				_	_	4		AVCC0 = 1.8~2.7 V
				_	_	2		AVCC0 = 1.6~1.8 V
		ポート P212、	ΣI _{OH (max)}	_	_	-8	mA	VCC = 2.7∼5.5 V
		P213 の合計		_	_	-2		VCC = 1.8~2.7 V
				_	_	-1	1	VCC = 1.6~1.8 V
			ΣI _{OL (max)}	_	_	16.0	1	VCC = 2.7∼5.5 V
				_	_	1.2	1	VCC = 1.8~2.7 V
				_	_	0.6	1	VCC = 1.6~1.8 V
		ポート P206~ P208、P400~ P403、P407~ P409、P913~ P915 の合計	ΣI _{OH (max)}	_	_	-30	mA	VCC = 2.7∼5.5 V
				_	_	-8		VCC = 1.8~2.7 V
				_	_	-4		VCC = 1.6~1.8 V
			ΣI _{OL (max)}	_	_	50		VCC = 2.7∼5.5 V
				_	_	4	1	VCC = 1.8~2.7 V
				_	_	2	1	VCC = 1.6~1.8 V
		ポート P100~	ΣI _{OH (max)}	_	_	-30	mA	VCC = 2.7∼5.5 V
		P104、P108~ P112、P201、		_	_	-8		VCC = 1.8~2.7 V
		P300~P302、 P500 の合計		_	_	-4		VCC = 1.6~1.8 V
		P500 の音計	ΣI _{OL (max)}	_	_	50		VCC = 2.7∼5.5 V
				_	_	4	1	VCC = 1.8~2.7 V
				_	_	2	1	VCC = 1.6~1.8 V
		全出力端子の総	ΣI _{OH (max)}	_	_	-60	mA	_
		和	ΣI _{OL (max)}	_	_	100	1	_

表 2.5 I/O I_{OH}、I_{OL} (3/4)

項目			シンボル	Min	Тур	Max	単位	測定条件
許容出力電流(全端子	32 ピン製品	ポート P010~	ΣI _{OH (max)}	_	_	-24	mA	AVCC0 = 2.7~5.5 V
の最大値) ^(注2)		P015 の合計		_	_	-6		AVCC0 = 1.8~2.7 V
				_	_	-3		AVCC0 = 1.6~1.8 V
			ΣI _{OL (max)}	_	_	48		AVCC0 = 2.7~5.5 V
				_	_	3.6		AVCC0 = 1.8~2.7 V
				_	_	1.8		AVCC0 = 1.6~1.8 V
		ポート P212、	ΣI _{OH (max)}	_	_	-8	mA	VCC = 2.7∼5.5 V
		P213 の合計		_	_	-2		VCC = 1.8~2.7 V
				_	_	-1		VCC = 1.6~1.8 V
			ΣI _{OL (max)}	_	_	16.0		VCC = 2.7∼5.5 V
				_	_	1.2		VCC = 1.8~2.7 V
				_	_	0.6		VCC = 1.6~1.8 V
		他の出力ポート	ΣI _{OH (max)}	_	_	-30	mA	VCC = 4.0∼5.5 V
		の合計		_	_	-20		VCC = 2.7~4.0 V
				_	_	-12		VCC = 1.8~2.7 V
				_	_	-6		VCC = 1.6~1.8 V
			ΣI _{OL (max)}	_	_	50		VCC = 4.0∼5.5 V
				_	_	20		VCC = 2.7∼4.0 V
				_	_	8		VCC = 1.8~2.7 V
				_	_	4		VCC = 1.6~1.8 V
		全出力端子の総	ΣI _{OH (max)}	_	_	-54	mA	_
		和	ΣI _{OL (max)}	_	_	98		_

表 2.5 I/O I_{OH}、I_{OL} (4/4)

条件: VCC = AVCC0 = 1.6~5.5 V

項目			シンボル	Min	Тур	Max	単位	測定条件
許容出力電流(全端子	24 ピン製品	ポート P010、	ΣI _{OH (max)}	_	_	-20	mA	AVCC0 = 2.7~5.5 V
の最大値) ^(注2)		P011、P013、 P014、P015 の		_	_	-5		AVCC0 = 1.8~2.7 V
		合計		_	_	-2.5		AVCC0 = 1.6~1.8 V
			ΣI _{OL (max)}	_	_	40		AVCC0 = 2.7~5.5 V
				_	_	3	1	AVCC0 = 1.8~2.7 V
				_	_	1.5	1	AVCC0 = 1.6~1.8 V
		ポート P212、	ΣI _{OH (max)}	_	_	-8	mA	VCC = 2.7∼5.5 V
		P213 の合計		_	_	-2	1	VCC = 1.8~2.7 V
				_	_	-1	1	VCC = 1.6~1.8 V
			ΣI _{OL (max)}	_	_	16.0	1	VCC = 2.7∼5.5 V
				_	_	1.2	1	VCC = 1.8~2.7 V
				_	_	0.6	1	VCC = 1.6~1.8 V
		他の出力ポート	ΣI _{OH (max)}	_	_	-30	mA	VCC = 4.0∼5.5 V
		の合計		_	_	-20	1	VCC = 2.7~4.0 V
				_	_	-12	1	VCC = 1.8~2.7 V
				_	_	-6	1	VCC = 1.6~1.8 V
			ΣI _{OL (max)}	_	_	50	mA	VCC = 4.0∼5.5 V
				_	_	20	1	VCC = 2.7~4.0 V
				_	_	8	1	VCC = 1.8~2.7 V
				_	_	4	1	VCC = 1.6~1.8 V
		全出力端子の総	ΣI _{OH (max)}	_	_	-50	mA	_
		和	ΣI _{OL (max)}	_	-	90	1	_

- 注 1. P200 以外のポートは入力です。

デューティー比 ≦ 70%の条件下での仕様です。 デューティー比 > 70%の場合、出力電流値は次式で計算できます(デューティー比を 70%から n%に変更するとき)。 端子の合計出力電流 = (I_{OH} × 0.7)/(n × 0.01)

<例> n = 80%で、I_{OH} = -30.0 mA のとき

端子の合計出力電流 = (-30.0 × 0.7)/(80 × 0.01) ≅ -26.2 mA

ただし、1つの端子に入力可能な電流はデューティー比によって変化しません。

【使用上の注意】MCU の信頼性を確保するため、出力電流値は表 2.5 の値を超えないようにしてください。

I/O V_{OH}、V_{OL}、その他の特性 2.2.4

表 2.6 I/O V_{OH}, V_{OL} (1)

条件: VCC = AVCC0 = 40~55 V

項目		シンボル	Min	Тур	Мах	単位	測定条件
出力電圧	ポートP000~P002、P010~P015	V _{OH}	AVCC0 - 0.8	_	_	٧	I _{OH} = -4.0 mA
	P000~P002 および P010~P015 以外の出力端子 ^(注1)	V _{OH}	VCC - 0.8	_	_		I _{OH} = -4.0 mA
	ポート P000~P002、P010~P015		_	_	0.8		I _{OL} = 8.0 mA
	ポートP212、P213、P400、P401、P407	V _{OL}	_	_	0.8		I _{OL} = 8.0 mA
	P000~P002、P010~P015、P212、P213、P400、P401、および P407 以外の出力端子 (注1)		_	_	1.2		I _{OL} = 20.0 mA

注 1. P200 以外のポートは入力です。

表 2.7 I/O V_{OH}、V_{OL} (2)

条件: VCC = AVCC0 = 2.7~4.0 V

項目		シンボル	Min	Тур	Max	単位	測定条件
出力電圧	ポート P000~P002、P010~P015	V _{OH}	AVCC0 - 0.8	_	_	٧	I _{OH} = -4.0 mA
	P000~P002 および P010~P015 以外の出力端子 ^(注1)	V _{OH}	VCC - 0.8	_	_		I _{OH} = -4.0 mA
	ポート P000~P002、P010~P015	V _{OL}	_	_	0.8		I _{OL} = 8.0 mA
	P000~P002 および P010~P015 以外の出力端子 ^(注1)	V _{OL}	_	_	0.8		I _{OL} = 8.0 mA

注 1. P200 以外のポートは入力です。

表 2.8 I/O V_{OH}、V_{OL} (3)

条件: VCC = AVCC0 = 1.6~2.7 V

項目		シンボル	Min	Тур	Max	単位	測定条件
出力電圧	ポート P000~P002、P010~P015	V _{OH}	AVCC0 - 0.5	_	_	٧	I _{OH} = -1.0 mA AVCC0 = 1.8~2.7 V
			AVCC0 - 0.5	_	_		I _{OH} = -0.5 mA AVCC0 = 1.6~1.8 V
	P000~P002 および P010~P015 以外 の出力端子 ^(注1)	V _{OH}	VCC - 0.5	_	_		I _{OH} = -1.0 mA VCC = 1.8~2.7 V
			VCC - 0.5	_	_		I _{OH} = -0.5 mA VCC = 1.6~1.8 V
	ポート P000~P002、P010~P015	V _{OL}	_	_	0.4		I _{OL} = 0.6 mA AVCC0 = 1.8~2.7 V
			_	_	0.4		I _{OL} = 0.3 mA AVCC0 = 1.6~1.8 V
	P000~P002 および P010~P015 以外 の出力端子 ^(注1)	V _{OL}	_	_	0.4		I _{OL} = 0.6 mA VCC = 1.8~2.7 V
			_	_	0.4		I _{OL} = 0.3 mA VCC = 1.6~1.8 V

注 1. P200 以外のポートは入力です。

表 2.9 I/O その他の特性

条件: VCC = AVCC0 = 1.6~5.5 V

項目		シンボル	Min	Тур	Max	単位	測定条件
入カリーク電流	RES、ポート P200	I _{in}	_		1.0	μΑ	V _{in} = 0 V V _{in} = VCC
スリーステートリーク 電流 (オフ状態)	5V トレラントポート ^(注1)	I _{TSI}	_	_	1.0	μΑ	V _{in} = 0 V V _{in} = 5.8 V
	その他のポート (P200 および 5 V トレラント対応 ポートを除く)		_	_	1.0		V _{in} = 0 V V _{in} = VCC
入力プルアップ抵抗	全ポート (P200 を除く)	R _U	10	20	100	kΩ	V _{in} = 0 V
入力容量	P200	C _{in}	_	_	30	pF	V _{in} = 0 V
	その他の入力端子		_	_	15		f = 1 MHz T _a = 25°C

注 1. P400、P401(合計 2 端子)

2.2.5 動作電流とスタンバイ電流

表 2.10 動作電流とスタンパイ電流 (1) (1/2)

項目					シンボル	Typ (注10)	Max	単位	測定条件
消費電流	High-	通常モー	すべての周辺クロッ	ICLK = 64 MHz	Icc	6.80	_	mA	(注7) (注11)
注1)	speed モ ード ^(注2)	F	クが無効、CoreMark コードはフラッシュ	ICLK = 48 MHz		5.20	_		(注7) (注11)
			から実行 ^(注5)	ICLK = 32 MHz		3.60	_		(注7)
				ICLK = 16 MHz		2.15	_		
				ICLK = 8 MHz		1.40	_		
	クが有効、コー I ラッシュから実行	すべての周辺クロッ クが有効、コードはフ ラッシュから実行 ^(注5)	ICLK = 64 MHz		_	13.9		(注9) (注11)	
	すべての周辺クロッ	ICLK = 64 MHz		1.50	_		(注7)		
		+		ICLK = 48 MHz		1.20	_		(注7)
				ICLK = 32 MHz		0.95	_		(注7)
				ICLK = 16 MHz		0.70	_		
				ICLK = 8 MHz		0.60	_	1	
			すべての周辺クロッ	ICLK = 64 MHz		5.65	-		(注9)
			クが有効 ^(注5) ICLK = 48 MHz		4.30	_		(注9)	
		ICLK = 32 MHz		3.65	_		(注8)		
			ICLK = 16 MHz		2.10	_			
		ICLK = 8 MHz		1.30	_				
		BGO 動作	ーーーーーーーーーーーーーーーーーーーーーーーーーーーーーーーーーーーー			2.1	_		_

表 2.10 動作電流とスタンパイ電流 (1) (2/2)

項目					シンボル	Typ (注10)	Max	単位	測定条件
消費電流	Middle-	通常モー	すべての周辺クロッ	ICLK = 24 MHz	Icc	2.75	_	mA	(注7)
注1)	speed モ ード ^(注2)		クが無効、CoreMark コードはフラッシュ から実行 ^(注5)	ICLK = 4 MHz		0.90	_		
			すべての周辺クロッ クが有効、コードはフ ラッシュから実行 ^(注5)	ICLK = 24 MHz		_	6.6		(注8)
			すべての周辺クロッ	ICLK = 24 MHz		0.75	_		(注7)
		モード	クが無効 ^(注5) 	ICLK = 4 MHz		0.55	_		
			すべての周辺クロッ	ICLK = 24 MHz		2.80	_		(注8)
			クが有効 ^(注5)	ICLK = 4 MHz		0.90	_		
		BGO 動作	時の増加分 ^(注6)			1.80	-		_
		peed モ ド クが無効、C - ド ^(注3)	すべての周辺クロッ クが無効、CoreMark コードはフラッシュ から実行 ^(注5)	ICLK = 2 MHz		0.35		mA	(注7)
			すべての周辺クロッ クが有効、コードはフ ラッシュから実行 ^(注5)	ICLK = 2 MHz		_	1.7		(注8)
		スリープ モード	すべての周辺クロッ クが無効 ^(注5)	ICLK = 2 MHz		0.13	_		(注7)
			すべての周辺クロッ クが有効 ^(注5)	ICLK = 2 MHz		0.30	_		(注8)
speed モ ード ^(注4)	通常モード	すべての周辺クロッ クが有効、コードはフ ラッシュから実行 ^(注5)	ICLK = 32.768 kHz		_	341	μΑ	(注8)	
	スリープ モード	すべての周辺クロッ クが無効 ^(注5)	ICLK = 32.768 kHz		1.60	_		(注8)	
			すべての周辺クロッ クが有効 ^(注5)	ICLK = 32.768 kHz		4.15	_		(注8)

- 注 1. 消費電流は、VCC に流れ込む電流の合計です。内部プルアップ MOS が OFF 状態のとき、消費電流値が適用されます。また、これ らの値にはいずれの端子からの出力充放電電流も含まれません。
- クロックソースは HOCO です。 注 2.
- クロックソースは MOCO です。 クロックソースは LOCO です。 注 3.
- 注 4.
- 注 5. BGO 動作は含まれません。
- 注 6. プログラム実行中に、データ格納用のフラッシュメモリのプログラム/イレースを実行した場合の増加分です。 注 7. PCLKB と PCLKD は、64 分周に設定されています。
- 注 8. PCLKB と PCLKD は、ICLK と同じ周波数です。
- 注 9. PCLKB は 2 分周に設定されています。PCLKD は ICLK と同じ周波数です。
- 注 10. VCC = 3.3 V
- 注 11. プリフェッチバッファは動作しています。

表 2.11 動作電流とスタンパイ電流 (2)

条件: VCC = AVCC0 = 1.6~5.5 V

項目					シンボル	Typ (注3)	Max	単位	測定条件
消費電		周辺モジュ		T _a = 25°C	I _{CC}	0.40	4.4	μA	_
流 ^(注1)	ンバイモ 0x2000_5FFF) がオン	T _a = 55°C		1.10	11	1			
	一ド(注2)			T _a = 85°C		3.85	33		
				T _a = 105°C		8.80	71		
				T _a = 125°C		19.1	159		

- 注 1. 消費電流は、VCC に流れ込む電流の合計です。内部プルアップ MOS が OFF 状態のとき、消費電流値が適用されます。また、これらの値にはいずれの端子からの出力充放電電流も含まれません。
- 注 2. IWDT と LVD は動作していません。
- 注 3. VCC = 3.3 V

表 2.12 動作電流とスタンパイ電流 (3)

条件: VCC = AVCC0 = 1.6~5.5 V

項目		シンボル	Min	Тур	Max	単位	測定条件
アナログ電源電流	12 ビット A/D 変換中(高速 A/D 変換モード 時)	I _{AVCC0}	_	_	1.44	mA	_
	S/H による 12 ビット A/D 変換中(高速 A/D 変換モード時) (2.7 V~5.5 V)		_	_	5.00	mA	_
	12 ビット A/D 変換中(低消費電力 A/D 変換 モード時)		_	_	0.78	mA	_
	12 ビット A/D 変換待機中(全ユニット) ^(注1)		_	_	1.0	μΑ	_
基準電源電流	12 ビット A/D 変換中	I _{REFH0}	_	_	120	μΑ	_
	12 ビット A/D 変換待機中		_	_	60	nA	_
温度センサ (TSN) 動作電流	I _{TNS}	_	95	_	μA	_
チャネルごとの言 流	張アナログコンパレータ (ACMPHS) 動作電	I _{CMPHS}	_	100	_	μА	_

注 1. MCU がソフトウェアスタンバイモードまたは MSTPCRD.MSTPD16(ADC120 モジュールストップビット)がモジュールストップ 状態の場合

2.2.6 VCC 立ち上がり/立ち下がり勾配とリップル周波数

表 2.13 立ち上がり/立ち下がり勾配の特性

項目		シンボル	Min	Тур	Max	単位	測定条件
電源投入時の	起動時電圧監視0リセット無効	SrVCC	0.02	_	2	ms/V	_
VCC 立ち上がり 勾配	起動時電圧監視 0 リセット有効 ^{(注1) (注2)}				1		
	SCI ブートモード ^(注2)				2		

- 注 1. OFS1.LVDAS = 0 のとき
- 注 2. ブートモード時は、OFS1.LVDAS ビットの値にかかわらず、電圧監視 0 からのリセットは無効です。

表 2.14 立ち上がり/立ち下がり勾配とリップル周波数特性

条件: VCC = AVCC0 = 1.6~5.5 V

リップル電圧は、VCC 上限 (5.5 V) と下限 (1.6 V) の範囲内で、許容リップル周波数 f_{r (VCC)}を満たす必要があります。

項目	シンボル	Min	Тур	Max	単位	測定条件
許容リップル周波数	f _{r (VCC)}	_	_	10	kHz	\boxtimes 2.2 $V_{r (VCC)} \le VCC \times 0.2$
		_	_	1	MHz	図 2.2 V _{r (VCC)} ≦VCC × 0.08
		_	_	10	MHz	図 2.2 V _{r (VCC)} ≦VCC × 0.06
許容電圧変動立ち上がり/立ち下がり勾 配	dt/dVCC	1.0	_	_	ms/V	VCC 変動が VCC±10%を超える場合




図 2.2 リップル波形

2.3 AC 特性

2.3.1 周波数

表 2.15 High-speed 動作モードの動作周波数

項目		シンボル	Min	Тур	Max ^(注4)	単位	
動作周波数	システムクロック (ICLK) ^{(注1)(注2)}	1.8~5.5 V	f	0.032768	_	64	MHz
	周辺モジュールクロック (PCLKB)	1.8~5.5 V		_		32	
	周辺モジュールクロック (PCLKD) ^(注3)	1.8~5.5 V				64	

- 注 1. フラッシュメモリのプログラムまたはイレース実行時の ICLK 下限周波数は 1 MHz です。フラッシュメモリのプログラムまたはイレースに ICLK を 4 MHz 未満で使用する場合、周波数は 1 MHz、2 MHz、または 3 MHz に設定できます。1.5 MHz などの非整数周波数は設定できません。
- 注 2. フラッシュメモリのプログラムまたはイレース実行時の ICLK の周波数精度は±1.0%とします。クロックソースの周波数精度を確認してください。
- 注 3. ADC12 使用時の PCLKD の下限周波数は 1 MHz です。
- 注 4. 動作周波数の最高値には内蔵オシレータの誤差は含まれていません。保証される動作範囲の詳細は、表 2.19 を参照してください。

表 2.16 Middle-speed モードの動作周波数

条件: VCC = AVCC0 = 1.6~5.5 V

項目		シンボル	Min	Тур	Max ^(注4)	単位	
動作周波数	システムクロック (ICLK) ^{(注1)(注2)}	1.8~5.5 V	f	0.032768	_	24	MHz
		1.6~1.8 V		0.032768	_	4	
	周辺モジュールクロック (PCLKB)	1.8~5.5 V		_	_	24	
		1.6~1.8 V		_	_	4	
	周辺モジュールクロック (PCLKD) ^(注3)	1.8~5.5 V		_	_	24	
		1.6~1.8 V		_	_	4	

- 注 1. フラッシュメモリのプログラムまたはイレース実行時の ICLK 下限周波数は 1 MHz です。フラッシュメモリのプログラムまたはイレースに ICLK を 4 MHz 未満で使用する場合、周波数は 1 MHz、2 MHz、または 3 MHz に設定できます。1.5 MHz などの非整数周波数は設定できません。
- 注 2. フラッシュメモリのプログラムまたはイレース実行時の ICLK の周波数精度は±1.0%とします。クロックソースの周波数精度を確認してください。
- 注 3. ADC12 使用時の PCLKD の下限周波数は 1 MHz です。
- 注 4. 動作周波数の最高値には内蔵オシレータの誤差は含まれていません。保証される動作範囲の詳細は、表 2.19 を参照してください。

表 2.17 Low-speed モードの動作周波数

条件: VCC = AVCC0 = 1.6~5.5 V

項目		シンボル	Min	Тур	Max ^(注4)	単位	
動作周波数	システムクロック (ICLK) ^{(注1)(注2)}	1.6~5.5 V	f	0.032768	_	2	MHz
	周辺モジュールクロック (PCLKB)	1.6~5.5 V		_	_	2	
	周辺モジュールクロック (PCLKD) ^(注3)	1.6∼5.5 V		_	_	2	

- 注 1. フラッシュメモリのプログラムまたはイレース実行時の ICLK 下限周波数は 1 MHz です。
- 注 2. フラッシュメモリのプログラムまたはイレース実行時の ICLK の周波数精度は±1.0%とします。クロックソースの周波数精度を確認してください。
- 注3. ADC12 使用時の PCLKD の下限周波数は 1 MHz です。
- 注 4. 動作周波数の最高値には内蔵オシレータの誤差は含まれていません。保証される動作範囲の詳細は、表 2.19 を参照してください。

表 2.18 Subosc-speed モードの動作周波数

条件: VCC = AVCC0 = 1.6~5.5 V

項目		シンボル	Min	Тур	Max	単位	
動作周波数	システムクロック (ICLK) ^(注1)	1.6~5.5 V	f	27.8528	32.768	37.6832	kHz
	周辺モジュールクロック (PCLKB)	1.6~5.5 V		_	_	37.6832	
	周辺モジュールクロック (PCLKD) ^(注2)	1.6~5.5 V		_	_	37.6832	

- 注 1. フラッシュメモリのプログラムおよびイレースはできません。
- 注 2. ADC12 は使用できません。

2.3.2 クロックタイミング

表 2.19 クロックタイミング (1/2)

項目	シンボル	Min	Тур	Max	単位	測定条件
EXTAL 外部クロック入力サイクル時間	t _{Xcyc}	50	_	_	ns	図 2.3
EXTAL 外部クロック入力 High レベルパルス幅	t _{XH}	20	_	_	ns	
EXTAL 外部クロック入力 Low レベルパルス幅	t _{XL}	20	_	_	ns	
EXTAL 外部クロック立ち上がり時間	t _{Xr}	_	_	5	ns	
EXTAL 外部クロック立ち下がり時間	t _{Xf}	_	_	5	ns	
EXTAL 外部クロック入力待機時間 ^(注1)	t _{EXWT}	0.3	_	_	μs	_
EXTAL 外部クロック入力周波数	f _{EXTAL}	_	_	20	MHz	1.8≦VCC≦5.5
		_	_	4		1.6≦VCC < 1.8
メインクロック発振器発振周波数	f _{MAIN}	1	_	20	MHz	1.8≦VCC≦5.5

表 2.19 クロックタイミング (2/2)

項目	シンボル	Min	Тур	Max	単位	測定条件
		1	_	4		1.6≦VCC < 1.8
LOCO クロック発振周波数	f _{LOCO}	27.8528	32.768	37.6832	kHz	_
LOCO クロック発振安定時間	t _{LOCO}	_	_	100	μs	図 2.4
IWDT 専用クロック発振周波数	f _{ILOCO}	12.75	15	17.25	kHz	_
MOCO クロック発振周波数	f _{MOCO}	6.8	8	9.2	MHz	_
MOCO クロック発振安定時間	t _{MOCO}	_	_	1	μs	_
HOCO クロック発振周波数 ^(注4)	f _{HOCO24}	23.76	24	24.24	MHz	Ta = -40~105°C 1.6≦VCC≦5.5
	f _{HOCO32}	31.68	32	32.32		Ta = -40~105°C 1.6≦VCC≦5.5
	f _{HOCO48}	47.52	48	48.48		Ta = -40~105°C 1.6≦VCC≦5.5
	f _{HOCO64}	63.36	64	64.64		Ta = -40~105°C 1.6≦VCC≦5.5
HOCO クロック発振安定待機時間 ^{(注2) (注3)}	tHOCO24 tHOCO32 tHOCO48 tHOCO64	_	6.7	7.7	μs	☑ 2.5

- 注 1. 外部クロックが安定しているとき、メインクロック発振器停止ビット (MOSCCR.MOSTP) を 0 (動作中) にしてからクロックが使用できるようになるまでの時間
- 注 2. MOCO 停止状態で HOCOCR.HCSTP ビットを 0 (発振) にした場合の特性です。MOCO 発振中に HOCOCR.HCSTP ビットを 0 (動作) にすると、この仕様は 1 µs 短くなります。
- 注 3. OSCSF.HOCOSFを確認して、安定時間が経過したかを確認してください。
- 注 4. 出荷テスト時の精度




図 2.3 EXTAL 外部クロック入力タイミング




図 2.4 LOCO クロック発振開始タイミング




図 2.5 HOCO クロック発振開始タイミング(HOCOCR.HCSTP ビット設定により開始)

2.3.3 リセットタイミング

表 2.20 リセットタイミング

項目	シンボル	Min	Тур	Max	単位	測定条件	
RES パルス幅	電源投入時	t _{RESWP}	10	_	_	ms	図 2.6
	電源投入時以外	t _{RESW}	30	_	_	μs	図 2.7
RES 解除後の待機時間(電源投入時)	LVD0 有効 ^(注1)	t _{RESWT}	_	0.9	_	ms	図 2.6
	LVD0 無効 ^(注2)		_	0.2	_		
RES 解除後の待機時間(電源投入中)	LVD0 有効 ^(注1)	t _{RESWT2}	_	0.9	_	ms	図 2.7
	LVD0 無効 ^(注2)		_	0.2	_		
内部リセット解除後の待機時間(ウォッ	LVD0 有効 ^(注1)	t _{RESWT3}	_	0.9	_	ms	図 2.8
チドッグタイマリセット、SRAM パリティエラーリセット、バスマスタ MPU エラーリセット、バススレーブ MPU エラーリセット、スタックポインタエラーリセット、ソフトウェアリセット)	LVD0 無効 ^(注2)		_	0.15	_		

注 1. OFS1.LVDAS = 0 のとき

注 2. OFS1.LVDAS = 1 のとき




図 2.6 電源投入時リセット入力タイミング




図 2.7 リセット入力タイミング (1)




図 2.8 リセット入力タイミング (2)

ウェイクアップ時間 2.3.4

低消費電力モードからの復帰タイミング (1) 表 2.21

項目					Min	Тур	Max	単位	測定条件
ソフトウェア スタンバイモ ードからの復 帰時間 ^(注1)	High- speed モ ード	メインクロッ ク発振器に水 晶振動子を接 続	システムクロック ソースはメインク ロック発振器 (20 MHz) ^(注2)	t _{SBYMC}	_	2	3	ms	
		メインクロッ ク発振器に外 部クロックを 入力	システムクロック ソースはメインク ロック発振器 (20 MHz) ^(注3)	t _{SBYEX}	_	2.4	3.1	μs	
		システムクロックソースは HOCO (HOCO クロックは 32 MHz) ^(注4)		t _{SBYHO}	_	7.4	9.1	μs	図 2.9
			ックソースは HOCO クは 48 MHz) ^(注5)	t _{SBYHO}	_	7.3	8.9	μs	
			クソースは HOCO クは 64 MHz) ^(注6)	t _{SBYHO}		7.3	8.8	μs	
		システムクロッ (8 MHz)	クソースは MOCO	t _{SBYMO}		4	5	μs	

- 注 1. ICLK と PCLKx の分周比は許容周波数範囲の最小分周比です。復帰時間は、システムクロックソースにより決定されます。
- メインクロック発振器ウェイトコントロールレジスタ (MOSCWTCR) の設定値は 0x05 です。 メインクロック発振器ウェイトコントロールレジスタ (MOSCWTCR) の設定値は 0x00 です。 注 2.
- 注 3.
- システムクロックは 32 MHz です。 注 4.
- 注 5. システムクロックは 48 MHz です。
- 注 6. システムクロックは 64 MHz です。

2. 電気的特性 RA2T1 データシート

表 2.22 低消費電力モードからの復帰タイミング (2)

項目				シンボル	Min	Тур	Max	単位	測定条件
ソフトウェア スタンバイモ ードからの復 帰時間 ^(注1)	Middle- speed モ ード	メインクロッ ク発振器に水 晶振動子を接 続	システムクロック ソースはメインク ロック発振器 (20 MHz) ^(注2)	tsbymc	_	2	3	ms	
		メインクロッ ク発振器に外 部クロックを 入力	システムクロック ソースはメインク ロック発振器 (20 MHz) ^(注3) VCC = 1.8 V~ 5.5 V	t _{SBYEX}	_	2.4	3.1	μs	
			システムクロック ソースはメインク ロック発振器 (4 MHz) ^(注3) VCC = 1.6 V~ 1.8 V		_	8.5	9.1		
		システムクロックソースは	VCC = 1.8 V~5.5 V ^(注4)	t _{SBYHO}	_	7.7	9.4	μs	図 2.9
		HOCO ^(注4)	VCC = 1.6 V~ 1.8 V		_	15.7	17.9		
		システムクロックソースは	VCC = 1.8 V~ 5.5 V	t _{SBYMO}		4	5	μs	
		MOCO (8 MHz)	VCC = 1.6 V~ 1.8 V		_	7.2	9		

- 注 1. ICLK と PCLKx の分周比は許容周波数範囲の最小分周比です。復帰時間は、システムクロックソースにより決定されます。 注 2. メインクロック発振器ウェイトコントロールレジスタ (MOSCWTCR) の設定値は 0x05 です。
- メインクロック発振器ウェイトコントロールレジスタ (MOSCWTCR) の設定値は 0x00 です。 注 3.
- システムクロックは 24 MHz です。 注 4.

表 2.23 低消費電力モードからの復帰タイミング(3)

項目	項目			シンボル	Min	Тур	Max	単位	測定条件
ソフトウェア スタンバイモ ードからの復 帰時間 ^(注1)	Low-speed モード	メインクロッ ク発振器に水 晶振動子を接 続	システムクロック ソースはメインク ロック発振器 (2 MHz) ^(注2)	tsвумс	ı	2	3	ms	☑ 2.9
		メインクロッ ク発振器に外 部クロックを 入力	システムクロック ソースはメインク ロック発振器 (2 MHz) ^(注3)	t _{SBYEX}		14.5	16	μs	
		システムクロックソースは MOCO (8 MHz)		tsbymo		12	15	μs	

- 注 1. ICLK と PCLKx の分周比は許容周波数範囲の最小分周比です。復帰時間は、システムクロックソースにより決定されます。
- メインクロック発振器ウェイトコントロールレジスタ (MOSCWTCR) の設定値は 0x05 です。
- メインクロック発振器ウェイトコントロールレジスタ (MOSCWTCR) の設定値は 0x00 です。 注 3.

表 2.24 低消費電力モードからの復帰タイミング(4)

項目			シンボル	Min	Тур	Max	単位	測定条件
ソフトウェアス タンバイモード からの復帰時間 (注1)	Subosc-speed モード	システムクロックソース は LOCO (32.768 kHz)	t _{SBYLO}	_	0.85	1.2	ms	☑ 2.9

注 1. Subosc-speed モードでは、LOCO はソフトウェアスタンバイモードで発振を継続します。




図 2.9 ソフトウェアスタンパイモード解除タイミング

表 2.25 低消費電力モードからの復帰タイミング (5)

項目		シンボル	Min	Тур	Max	単位	測定条件
ソフトウェアスタンバイモー ドからスヌーズモードへの復 帰時間		t _{SNZ}	_	6.6	8.1	μs	☑ 2.10
	Middle-speed モード システムクロックソースは HOCO (24 MHz) VCC = 1.8 V~5.5 V	t _{SNZ}	_	6.7	8.2	μs	
	Middle-speed モード システムクロックソースは HOCO (24 MHz) VCC = 1.6 V~1.8 V	t _{SNZ}	_	10.8	12.9	μs	
	Low-speed モード システムクロックソースは MOCO (2 MHz)	t _{SNZ}	_	6.7	8.0	μs	




図 2.10 ソフトウェアスタンパイモードからスヌーズモードへの復帰タイミング

2.3.5 NMI/IRQ ノイズフィルタ

表 2.26 NMI/IRQ ノイズフィルタ

項目 シンボル		Min	Тур	Max	単位	測定条件			
NMI パルス幅	t _{NMIW}	200	_	_	ns	NMI デジタルフィルタ無効	t _{Pcyc} × 2 ≦ 200 ns		
		t _{Pcyc} × 2 ^(注1)	_	_			t _{Pcyc} × 2 > 200 ns		
		200	_	_		NMI デジタルフィルタ有効	$t_{NMICK} \times 3 \le 200 \text{ ns}$		
		t _{NMICK} × 3.5 ^(注2)	_	_			t _{NMICK} × 3 > 200 ns		
IRQ パルス幅	t _{IRQW}	200	_	_	ns	IRQ デジタルフィルタ無効	$t_{Pcyc} \times 2 \le 200 \text{ ns}$		
		t _{Pcyc} × 2 ^(注1)	_	_			t _{Pcyc} × 2 > 200 ns		
		200	_	_		IRQ デジタルフィルタ有効	$t_{\text{IRQCK}} \times 3 \le 200 \text{ ns}$		
		t _{IRQCK} × 3.5 ^(注3)	_	_			$t_{IRQCK} \times 3 > 200 \text{ ns}$		

- 注. ソフトウェアスタンバイモード時は最小 200 ns です。
- 注. クロックソースを切り替える場合、切り替えられるクロックソースの4クロックサイクルを足す必要があります。
- 注 1. t_{Pcyc} は PCLKB の周期を意味します。
- 注 2. t_{NMICK} は、NMI デジタルフィルタサンプリングクロックの周期を意味します。
- 注 3. t_{IRQCK} は、IRQi デジタルフィルタサンプリングクロックの周期を示します(i = 0~7)。




図 2.11 NMI 割り込み入力タイミング




図 2.12 IRQ 割り込み入力タイミング

2.3.6 I/O ポート、POEG、GPT、AGTW、KINT、および ADC12 のトリガタイミング

表 2.27 I/O ポート、POEG、GPT、AGTW、KINT、および ADC12 のトリガタイミング (1/3)

項目			シンボル	Min	Тур	Max	単位	測定条件
I/O ポート	入力データパルス幅	2.7 V≦VCC≦5.5 V	t _{PRW}	3	_	_	t _{Pcyc}	図 2.13
		2.4 V≦VCC < 2.7 V		4	_			
		1.6 V≦VCC < 2.4 V		5	_			

表 2.27 I/O ポート、POEG、GPT、AGTW、KINT、および ADC12 のトリガタイミング (2/3)

項目			シンボル	Min	Тур	Max	単位	測定条件
POEG	GTETRGn 入力パル	GTETRGn 入力パルス幅			_	_	t _{Pcyc}	図 2.14
	出力禁止時間	GTETRGn 端子の入力レベル 検出(フラグ経由)	t _{POEGDI}	_	_	3PCLK B + 0.34	μѕ	図 2.15 デジタルノイ ズフィルタを 使用していな い場合 (POEGGn.NF EN = 0 (n = A ~D))
		GPT からの出力停止信号の 検出(デッドタイムエラー、 同時 High 出力、または同時 Low 出力)	t _{POEGDE}	_	_	0.5	μs	図 2.16
		コンパレータからのエッジ検出信号	^t POEGDC		_	3PCLK B + 0.5	μs	図 2.17 ACMPHS 用 ノイズフィル タを使用して おらず (COMPFIRO. CiFCK[1:0] = 00)、 ACMPHS に よる検出時間 を除外する場
		抵抗設定	t _{POEGDS}	_	_	1PCLK B + 0.3	μs	図 2.18 レジスタへの アクセス時間 を含まない。
		発振停止検出 ^(注2)	t _{POEGDOS}	_	≦ 1	_	μs	図 2.19
		GTETRGn 端子の入力レベル 検出(ダイレクトパス)	t _{POEGDDI}	_		2PCLK B + 1 PCLKD + 0.34	μs	図 2.20
		コンパレータからのレベル検出信号	^t POEGDDC	_		1PCLK D+0.3	μs	図 2.21 ACMPHS 用 ノイズフィル タを使用して おらず (COMPFIRO. CiFCK[1:0] = 00)、 ACMPHS に よる検外する場合の時間

I/O ポート、POEG、GPT、AGTW、KINT、および ADC12 のトリガタイミング (3/3) 表 2.27

項目				シンボル	Min	Тур	Max	単位	測定条件
GPT	インプットキャプチ	単エッジ		t _{GTICW}	1.5	_	_	t _{PDcyc}	図 2.22
	ャパルス幅	両エッジ			2.5	_	_		
	GTIOCxY 出力スキュ· (x = 0~3、Y = A また			t _{GTISK}	_	_	4	ns	図 2.23
	GTIOCxY 出力スキュ· (x = 0~3、Y = A また				_		6		
	OPS 出力スキュー GTOUUP、GTOULO、 GTOVLO、GTOWUP			t _{GTOSK}	_	_	5	ns	図 2.24
	外部トリガ入力パル ス幅	同期クロック	単エッ ジ指定	t _{GTEW}	1.5		_	t _{Pcyc}	図 2.25
			両エッ ジ指定		2.5				
	タイマクロックパル ス幅	同期クロック	単エッ ジ指定	t _{GTCKWH} ,	1.5		_	t _{Pcyc}	図 2.26
			両エッ ジ指定		2.5		_		
GPT (PWM 遅延 生成回路)	GTIOCxY_Zスキュー Z=A~D)	(x = 0~3, Y = A ≢	たはB、	t _{HRSK} (注1)	_		4.0	ns	図 2.27
AGTW	AGTIO、AGTEE 入力	1.8 V≦VCC≦5.5 V	,	t _{ACYC} (注1)	250	_	_	ns	図 2.28
	サイクル	1.6 V≦VCC < 1.8 V	′		2000	_	_	ns	
	AGTIO、AGTEE 入力	1.8 V≦VCC≦5.5 V		t _{ACKWH} ,	100	_	_	ns	
	High レベル幅、Low レベル幅	1.6 V≦VCC < 1.8 V	′	t _{ACKWL}	800	-	-	ns	
	AGTIO、AGTO、	2.7 V≦VCC≦5.5 V	,	t _{ACYC2}	62.5	_	_	ns	図 2.28
	AGTOA、AGTOB 出 カサイクル	2.4 V≦VCC < 2.7 V	,		125	_	_	ns	
		1.8 V≦VCC < 2.4 V	,		250	_	_	ns	
		1.6 V≦VCC < 1.8 V	1		500	_	_	ns	
ADC12	12 ビット A/D コンバ-	- ータトリガ入力パルス -	ス幅	t _{TRGW}	1.5	_	_	t _{Pcyc}	図 2.29
KINT	KRn (n = 00∼04) /งํม	ス幅		t _{KR}	250	_	_	ns	図 2.30

注 1. 入力サイクルの制約:t_{Pcyc} × 2(t_{Pcyc}: PCLKB サイクル) < t_{ACYC} 注 2. 参考値





図 2.13 I/O ポート入力タイミング



POEG 入力トリガタイミング 図 2.14




図 2.15 GTETRGn 端子の入力レベル検出に対応した検出フラグによる POEG の出力禁止時間




図 2.16 GPT からの出力停止信号の検出に対応した POEG の出力禁止時間




図 2.17 ACMPHS からのエッジ検出信号に対応した POEG の出力禁止時間




図 2.18 レジスタ設定に対応した POEG の出力禁止時間




図 2.19 発振停止検出に対応した POEG の出力禁止時間




図 2.20 GTETRGn 端子の入力レベル検出に直接対応した POEG の出力禁止時間




図 2.21 ACMPHS からのレベル検出信号に対応した POEG の出力禁止時間




図 2.22 GPT インプットキャプチャタイミング




図 2.23 GPT 出力遅延スキュー




図 2.24 OPS の GPT 出力遅延スキュー




図 2.25 GPT 外部トリガ入力タイミング




図 2.26 GPT クロック入力タイミング




図 2.27 GPT (PDG) 出力遅延スキュー




図 2.28 AGTW I/O タイミング




図 2.29 ADC12 トリガ入力タイミング




図 2.30 キー割り込み入力タイミング

2.3.7 CAC タイミング

表 2.28 CAC タイミング

条件: VCC = AVCC0 = 1.6~5.5 V

項目			シンボル	Min	Тур	Max	単位	測定条件
CAC	CACREF 入力パルス 幅	$\begin{aligned} &t_{\text{Pcyc}}^{(\grave{\pm}1)} \leqq \\ &t_{\text{CAC}}^{(\grave{\pm}2)} \\ \\ &t_{\text{Pcyc}}^{(\grave{\pm}1)} > \\ &t_{\text{CAC}}^{(\grave{\pm}2)} \end{aligned}$		$4.5 \times t_{CAC} + 3 \times t_{Pcyc}$ $5 \times t_{CAC} + 6.5 \times t_{Pcyc}$		_	ns	_

注 1. t_{Pcyc}: PCLKB の周期。

注 2. t_{CAC}: CAC カウントクロックソースの周期

2.3.8 SCI タイミング

表 2.29 SCI タイミング (1)

条件: VCC = AVCC0 = 1.6~5.5 V

			シンボル	Min	Max	単位	測定条件
入力クロックサイク	調歩同期式	2.7 V ≤ VCC ≤ 5.5 V	t _{Scyc}	125		ns	図 2.31
ル		2.4 V ≦ VCC < 2.7 V		250	_		
		1.8 V ≦ VCC < 2.4 V		500	_		
		1.6 V ≦ VCC < 1.8 V		1000	_		
	クロック同期式	2.7 V ≦ VCC ≦ 5.5 V		187.5	_		
		2.4 V ≦ VCC < 2.7 V		375	_		
		1.8 V ≦ VCC < 2.4 V		750	_		
		1.6 V ≦ VCC < 1.8 V		1500	_		
入力クロックパルス			t _{SCKW}	0.4	0.6	t _{Scyc}	
入力クロック立ち上:	 がり時間		t _{SCKr}	_	20	ns	
入力クロック立ち下:	 がり時間		t _{SCKf}	_	20	ns	
出カクロックサイク	調歩同期式	2.7 V ≦ VCC ≦ 5.5 V	t _{Scyc}	187.5		ns	
ル		2.4 V ≦ VCC < 2.7 V	_ Goyc	375			
		1.8 V ≦ VCC < 2.4 V		750	_		
		1.6 V ≦ VCC < 1.8 V		1500	_		
	クロック同期式	2.7 V ≦ VCC ≦ 5.5 V		125	_		
		$2.4 \text{ V} \leq \text{VCC} < 2.7 \text{ V}$	1	250	_		
		1.8 V ≦ VCC < 2.4 V		500	1_		
		1.6 V ≦ VCC < 1.8 V		1000			
出力クロックパルス「			t _{SCKW}	0.4	0.6	t _{Scyc}	
出力クロック立ち上		1.8 V ≦ VCC ≦ 5.5 V	t _{SCKr}	1_	20	ns	
		1.6 V ≦ VCC < 1.8 V	JOON	_	30		
出カクロック立ち下	 がり時間	1.8 V ≦ VCC ≦ 5.5 V	t _{SCKf}	_	20	ns	
		1.6 V ≦ VCC < 1.8 V	Jooki	_	30		
 送信データ遅延時間	クロック同期式	1.8 V ≦ VCC ≦ 5.5 V	t _{TXD}	1_	40	ns	図 2.32
(マスタ)		1.6 V ≦ VCC < 1.8 V		_	45		
送信データ遅延時間	クロック同期式	2.7 V ≦ VCC ≦ 5.5 V	1	_	55	ns	
(スレーブ)		2.4 V ≦ VCC < 2.7 V	1	_	60		
		1.8 V ≦ VCC < 2.4 V	1	_	100		
		1.6 V ≦ VCC < 1.8 V			125		
受信データセットア	クロック同期式	2.7 V ≦ VCC ≦ 5.5 V	t _{RXS}	45		ns	
ップ時間(マスタ)		$2.4 \text{ V} \leq \text{VCC} < 2.7 \text{ V}$	1,47.5	55	1_	-	
		$1.8 \text{ V} \leq \text{VCC} < 2.4 \text{ V}$		90	_		
		$1.6 \text{ V} \le \text{VCC} < 1.8 \text{ V}$	1	110			
受信データセットア	クロック同期式	$2.7 \text{ V} \le \text{VCC} \le 1.8 \text{ V}$ $2.7 \text{ V} \le \text{VCC} \le 5.5 \text{ V}$	+	40	_	ns	\dashv
ップ時間(スレーブ)		$1.6 \text{ V} \le \text{VCC} \le 5.5 \text{ V}$	1	45		- 113	
受信データホールド	クロック同期式	1.0 V = VOO \ 2.1 V	tove	5		ne	\dashv
時間(マスタ)	ノロック回朔式		t _{RXH}	J		ns	
受信データホールド	クロック同期式		t _{RXH}	40	_	ns	




図 2.31 SCK クロック入力タイミング




図 2.32 クロック同期式モードにおける SCI 入出力タイミング

表 2.30 SCI タイミング (2) (1/2)

条件: VCC = AVCC0 = 1.6~5.5 V

			シンボル	Min	Max	単位 (注1)	測定条件
	ナイクル出	2.7 V ≦ VCC ≦ 5.5 V	t _{SPcyc}	125	_	ns	図 2.33
力(マスタ)		2.4 V ≦ VCC < 2.7 V		250	_		
		1.8 V ≦ VCC < 2.4 V		500	<u> </u>		
		1.6 V ≦ VCC < 1.8 V		1000	_		
SCK クロックサ	ナイクル入	2.7 V ≦ VCC ≦ 5.5 V		187.5	_		
カ(スレーブ)		2.4 V ≦ VCC < 2.7 V		375	_		
		1.8 V ≦ VCC < 2.4 V		750	_		
		1.6 V ≦ VCC < 1.8 V		1500	_		
SCK クロックト	High レベル	パルス幅	t _{SPCKWH}	0.4	0.6	t _{SPcyc}	1
SCK クロック I	_ow レベル	 パルス幅	tspckwl	0.4	0.6	t _{SPcyc}	1
SCK クロックゴ	なち上がり	1.8 V ≦ VCC ≦ 5.5 V	t _{SPCKr} ,	_	20	ns	1
/立ち下がり時	間	1.6 V ≦ VCC < 1.8 V	tspckf	_	30		
データ入力セ	マスタ	2.7 V ≦ VCC ≦ 5.5 V	t _{SU}	45	_	ns	図 2.34~
ットアップ時 間		2.4 V ≦ VCC < 2.7 V		55	_		2.37
Inj		1.8 V ≦ VCC < 2.4 V		80	_		
		1.6 V ≦ VCC < 1.8 V		110	_		
	スレーブ	2.7 V ≦ VCC ≦ 5.5 V		40	_		
		1.6 V ≦ VCC < 2.7 V		45	_		
データ入力ホ	マスタ		t _H	33.3	_	ns	1
ールド時間	スレーブ			40	_		
SS 入力セット	_ アップ時間		t _{LEAD}	1	_	t _{SPcyc}	1
SS 入力ホール	ド時間		t _{LAG}	1	<u> </u>	t _{SPcyc}	1
データ出力遅	マスタ	1.8 V ≦ VCC ≦ 5.5 V	t _{OD}	_	40	ns	1
延時間		1.6 V ≦ VCC < 1.8 V		_	50	1	
	スレーブ	2.4 V ≦ VCC ≦ 5.5 V		_	65	1	
		1.8 V ≦ VCC < 2.4 V		_	100	7	
		1.6 V ≦ VCC < 1.8 V		_	125		
データ出力ホ	マスタ	2.7 V ≦ VCC ≦ 5.5 V	t _{OH}	-10	_	ns	1
ールド時間		2.4 V ≦ VCC < 2.7 V		-20	_		
		1.8 V ≦ VCC < 2.4 V		-30	_	7	
		1.6 V ≦ VCC < 1.8 V		-40	_		
	スレーブ			-10	_		
データ立ち上	マスタ	1.8 V ≦ VCC ≦ 5.5 V	t _{Dr} , t _{Df}	_	20	ns	7
がり <i>/</i> 立ち下 がり時間		1.6 V ≦ VCC < 1.8 V		_	30		
	スレーブ	1.8 V ≦ VCC ≦ 5.5 V		_	20		
		1.6 V ≦ VCC < 1.8 V		_	30		

表 2.30 SCI タイミング (2) (2/2)

条件: VCC = AVCC0 = 1.6~5.5 V

項目				シンボル	Min	Max	単位 (注1)	測定条件
簡易	スレーブアクセス時間	2.4 V ≦ VCC ≦ 5.5 V	′	t _{SA}	_	6	t _{Pcyc}	図 2.37
SPI		1.8 V ≦ VCC < 2.4 V	24 MHz ≦ PCLKB ≦ 32 MHz		_	7		
			PCLKB < 24 MHz		_	6		
		1.6 V ≦ VCC < 1.8 V	,		_	6		
	スレーブ出力解放時間	2.4 V ≦ VCC ≦ 5.5 V	′	t _{REL}	_	6	t _{Pcyc}	
		1.8 V ≦ VCC < 2.4 V	24 MHz ≦ PCLKB ≦ 32 MHz		_	7		
			PCLKB < 24 MHz		_	6		
		1.6 V ≦ VCC < 1.8 V			_	6		

注 1. t_{Pcyc}: PCLKB の周期




図 2.33 SCI 簡易 SPI モードクロックタイミング




図 2.34 SCI 簡易 SPI モードタイミング(マスタ、CKPH = 1)




図 2.35 SCI 簡易 SPI モードタイミング(マスタ、CKPH = 0)




図 2.36 SCI 簡易 SPI モードタイミング(スレーブ、CKPH = 1)




図 2.37 SCI 簡易 SPI モードタイミング(スレーブ、CKPH = 0)

表 2.31 SCI タイミング (3)

条件: VCC = AVCC0 = 2.7~5.5 V

項目		シンボル	Min	Max	単位	測定条件
簡易IIC(標準モ	SDA 入力立ち上がり時間	t _{Sr}	_	1000	ns	図 2.38
一ド)	SDA 入力立ち下がり時間	t _{Sf}	_	300	ns	
	SDA 入力スパイクパルス除去時間	t _{SP}	0	4×t _{IICcyc} (注1)	ns	
	データ入力セットアップ時間	t _{SDAS}	250	_	ns	
	データ入力ホールド時間	t _{SDAH}	0	_	ns	
	SCL、SDA の容量性負荷	C _b (注2)	_	400	pF	
簡易 IIC(ファス	SDA 入力立ち上がり時間	t _{Sr}	_	300	ns	図 2.38
トモード)	SDA 入力立ち下がり時間	t _{Sf}	_	300	ns	
	SDA 入力スパイクパルス除去時間	t _{SP}	0	4 × t _{IICcyc} (注1)	ns	
	データ入力セットアップ時間	t _{SDAS}	100	_	ns	
	データ入力ホールド時間	t _{SDAH}	0	_	ns	
	SCL、SDA の容量性負荷	C _b (注2)	_	400	pF	

- 注 1. t_{IICcyc} : SMR.CKS[1:0]ビットによって選択されたクロックサイクル
- 注 2. C_b はバスラインの容量総計を意味します。




図 2.38 SCI 簡易 IIC モードタイミング

2.3.9 SPI タイミング

表 2.32 SPI タイミング (1/3)

項目				シンボル	Min	Max	単位 (注1)	測定条件
SPI		マスタ	2.7 V ≦ VCC ≦ 5.5 V	t _{SPcyc}	62.5	_	ns	図 2.39
	ックサイク ル		2.4 V ≦ VCC < 2.7 V		125	_		C = 30 pF
			1.8 V ≦ VCC < 2.4 V		250	_		
			1.6 V ≦ VCC < 1.8 V		500	_		
		スレー	2.7 V ≦ VCC ≦ 5.5 V		187.5	_		
		ブ	2.4 V ≦ VCC < 2.7 V		375	_		
			1.8 V ≦ VCC < 2.4 V		750	_		
			1.6 V ≦ VCC < 1.8 V		1500	_		
	RSPCK クロック High レベルパルス幅	マスタ		tspcкwh	(t _{SPcyc} – t _{SPCKr} – t _{SPCKf}) / 2 – 3	_	ns	
		スレーフ	Ĵ		3 × t _{Pcyc}	_		
	RSPCK クロック Low レベルパルス 幅	マスタ		t _{SPCKWL}	(t _{SPcyc} – t _{SPCKr} – t _{SPCKf}) / 2 – 3	_	ns	
		スレーフ	Ĵ		3 × t _{Pcyc}	_		
	RSPCKクロ	出力	2.7 V ≦ VCC ≦ 5.5 V	t _{SPCKr} ,	_	10	ns	1
	ック立ち上 がり/立ち 下がり時間		2.4 V ≦ VCC < 2.7 V	t _{SPCKf}	_	15		
			1.8 V ≦ VCC ≦ 2.4 V		_	20		
			1.6 V ≦ VCC < 1.8 V		_	30		
		入力	•		_	0.1	μs/V]

表 2.32 SPI タイミング (2/3)

項目					シンボル	Min	Max	単位 (注1)	測定条件
SPI	データ入力	マスタ	2.7 V ≦ VCC ≦ 5.5 °	V	t _{SU}	10	_	ns	図 2.40~図
	セットアッ プ時間		2.4 V ≦ VCC < 2.7 V	16 MHz < PCLKB ≦ 32 MHz		30	_		2.45 C = 30 pF
				PCLKB ≦ 16 MHz		10	_		
			1.8 V ≦ VCC < 2.4 V	16 MHz < PCLKB ≦ 32 MHz		55	_		
				8 MHz < PCLKB ≦ 16 MHz		30	_		
				PCLKB ≦ 8 MHz		10	_		
			1.6 V ≦ VCC < 1.8 V	,		10	_		
		スレー	2.4 V ≦ VCC ≦ 5.5 V	V		10	_		
		ブ	1.8 V ≦ VCC < 2.4 V	1		15	_		
			1.6 V ≦ VCC < 1.8 V	'		20	_		
	データ入力ホールド時	マスタ (RSPCk	(はPCLKB/2)		t _{HF}	0	_	ns	
	間	マスタ (RSPCk	(は PCLKB/2 以外)		t _H	t _{Pcyc}	_		
		スレーフ	Ĵ		t _H	20	_		
SPI	SSL セット アップ時間	マスタ 1.8 V ≦ VCC ≦ 5.5 V		V	t _{LEAD}	-30 + N × t _{SPcyc} (注2)	_	ns	
			1.6 V ≦ VCC < 1.8 V	,		-50 + N × t _{SPcyc} (注2)	_		
		スレース	ĵ			6 × t _{Pcyc}	_	ns	_
	SSL ホール ド時間	マスタ			t _{LAG}	-30 + N × t _{SPcyc} (注3)	_	ns	
		スレース	Ĵ			6 × t _{Pcyc}	_	ns	
	データ出力	マスタ	2.7 V ≦ VCC ≦ 5.5 V	V	t _{OD}	_	14	ns	
	遅延時間		2.4 V ≦ VCC < 2.7 V	,		_	20	1	
			1.8 V ≦ VCC < 2.4 V	,		_	25	1	
			1.6 V ≦ VCC < 1.8 V	,		_	30	1	
		スレー	2.7 V ≦ VCC ≦ 5.5 V	V		_	50		
		ブ	2.4 V ≦ VCC < 2.7 V	,		_	60		
			1.8 V ≦ VCC < 2.4 V	1		_	85]	
			1.6 V ≦ VCC < 1.8 V	1		_	110	1	
	データ出力	マスタ			t _{OH}	0	_	ns	
	ホールド時 間	スレーフ				0			
	連続送信遅 延時間	マスタ			t _{TD}	t _{SPcyc} + 2 × t _{Pcyc}	8 × t _{SPcyc} + 2 × t _{Pcyc}	ns	
		スレーフ	Ĵ			6 × t _{Pcyc}	_	1	

表 2.32 SPI タイミング (3/3)

項目				シンボル	Min	Max	単位 (注1)	測定条件
SPI	MOSI, MISO	出力	2.7 V ≦ VCC ≦ 5.5 V	t _{Dr} , t _{Df}	_	10	ns	図 2.40~図
	立ち上がり /立ち下が		2.4 V ≦ VCC < 2.7 V		_	15		2.45 C = 30 pF
	り時間		1.8 V ≦ VCC < 2.4 V		_	20		
			1.6 V ≦ VCC < 1.8 V		_	30		
		入力			_	1	μs	
	SSL 立ち上	出力	2.7 V ≤ VCC ≤ 5.5 V	t _{SSLr} ,	_	10	ns	
	がり/立ち 下がり時間		2.4 V ≦ VCC < 2.7 V	tsslf	_	15		
			1.8 V ≦ VCC < 2.4 V		_	20		
		1.6 V ≤ VCC < 1.8 V				30		
		入力			_	1	μs	
	スレーブアク 間	セス時	2.4 V ≦ VCC ≦ 5.5 V	t _{SA}	_	2 × t _{Pcyc} + 100	ns	図 2.44 と 図 2.45
			1.8 V ≤ VCC < 2.4 V		_	2 × t _{Pcyc} + 140		C = 30 pF
			1.6 V ≤ VCC < 1.8 V		_	2 × t _{Pcyc} + 180		
	スレーブ出力 間	開放時	2.4 V ≦ VCC ≦ 5.5 V	t _{REL}	_	2 × t _{Pcyc} + 100	ns	
			1.8 V ≦ VCC < 2.4 V		_	2 × t _{Pcyc} + 140		
			1.6 V ≤ VCC < 1.8 V		_	2 × t _{Pcyc} + 180		

- t_{Pcyc}: PCLKB の周期 注 1.
- N は SPCKD レジスタで設定可能な 1~8 の整数です。 N は SSLND レジスタで設定可能な 1~8 の整数です。 注 2.




図 2.39 SPI クロックタイミング




図 2.40 SPI タイミング(マスタ、CPHA = 0) (ビットレート: PCLKB を 2 分周以外に設定)




図 2.41 SPI タイミング(マスタ、CPHA = 0)(ビットレート: PCLKB を 2 分周に設定)




図 2.42 SPI タイミング(マスタ、CPHA = 1)(ビットレート: PCLKB を 2 分周以外に設定)




図 2.43 SPI タイミング(マスタ、CPHA = 1)(ビットレート: PCLKB を 2 分周に設定)




図 2.44 SPI タイミング(スレーブ、CPHA = 0)




図 2.45 SPI タイミング (スレーブ、CPHA = 1)

2.3.10 IIC タイミング

表 2.33 IIC タイミング

条件: VCC = AVCC0 = 2.7~5.5 V

項目		シンボル	Min ^(注1)	Max	単位	測定条件
IIC(標準モード、	SCL 入力サイクル時間	t _{SCL}	6 (12) × t _{IICcyc} + 1300	_	ns	図 2.46
SMBus)	SCL 入力 High レベルパルス幅	t _{SCLH}	3 (6) × t _{IICcyc} + 300	_	ns	-
	SCL 入力 Low レベルパルス幅	t _{SCLL}	3 (6) × t _{IICcyc} + 300	_	ns	-
	SCL、SDA 入力立ち上がり時間	t _{Sr}	_	1000	ns	
	SCL、SDA 入力立ち下がり時間	t _{Sf}	_	300	ns	
	SCL、SDA 入力スパイクパルス除去 時間	t _{SP}	0	1 (4) × t _{IICcyc}	ns	
	SDA 入力バスフリー時間(ウェイクアップ機能無効時)	t _{BUF}	3 (6) × t _{IICcyc} + 300	_	ns	
	SDA 入力バスフリー時間(ウェイクアップ機能有効時)	t _{BUF}	3 (6) × t _{IICcyc} + 4 × t _{Pcyc} + 300	_	ns	
	START 条件入力ホールド時間(ウェイクアップ機能無効時)	t _{STAH}	t _{IICcyc} + 300	_	ns	
	START 条件入力ホールド時間(ウェイクアップ機能有効時)	t _{STAH}	1 (5) × t _{IICcyc} + t _{Pcyc} + 300	_	ns	
	再送 START 条件入力セットアップ 時間	t _{STAS}	1000	_	ns	
	STOP 条件入力セットアップ時間	t _{STOS}	1000	_	ns	
	データ入力セットアップ時間	t _{SDAS}	t _{IICcyc} + 50	_	ns	
	データ入力ホールド時間	t _{SDAH}	0	_	ns	
	SCL、SDA の容量性負荷	C _b	_	400	pF	-
IIC (ファストモー	SCL 入力サイクル時間	t _{SCL}	6 (12) × t _{IICcyc} + 600	_	ns	図 2.46
F)	SCL 入力 High レベルパルス幅	t _{SCLH}	3 (6) × t _{IICcyc} + 300	_	ns	
	SCL 入力 Low レベルパルス幅	t _{SCLL}	3 (6) × t _{IICcyc} + 300	_	ns	-
	SCL、SDA 入力立ち上がり時間	t _{Sr}	_	300	ns	-
	SCL、SDA 入力立ち下がり時間	t _{Sf}	_	300	ns	-
	SCL、SDA 入力スパイクパルス除去 時間	t _{SP}	0	1 (4) × t _{IICcyc}	ns	
	SDA 入力バスフリー時間(ウェイクアップ機能無効時)	t _{BUF}	3 (6) × t _{IICcyc} + 300	_	ns	
	SDA 入力バスフリー時間(ウェイクアップ機能有効時)	t _{BUF}	3 (6) × t _{IICcyc} + 4 × t _{Pcyc} + 300	_	ns	
	START 条件入力ホールド時間(ウェイクアップ機能無効時)	t _{STAH}	t _{IICcyc} + 300	_	ns	
	START 条件入力ホールド時間(ウェイクアップ機能有効時)	t _{STAH}	1 (5) × t _{IICcyc} + t _{Pcyc} + 300	_	ns	
	再送 START 条件入力セットアップ 時間	t _{STAS}	300	_	ns	
	STOP 条件入力セットアップ時間	t _{STOS}	300	_	ns	
	データ入力セットアップ時間	t _{SDAS}	t _{IICcyc} + 50	_	ns	_
	データ入力ホールド時間	t _{SDAH}	0	_	ns	1
	SCL、SDA の容量性負荷	C _b	_	400	pF	1

- 注. t_{IICcyc} : IIC 内部基準クロック (IIC ϕ) の周期、 t_{Pcyc} : PCLKB の周期
- 注 1. ICFER.NFE が 1 でデジタルフィルタが有効な場合、ICMR3.NF[1:0]が 11b であると () 内の値が適用されます。




図 2.46 I²C バスインタフェース入出力タイミング

2.3.11 CLKOUT タイミング

表 2.34 CLKOUT タイミング

項目			シンボル	Min	Max	単位	測定条件
CLKOUT	CLKOUT 端子出力サイクル	2.7 V ≦ VCC ≦ 5.5 V	t _{Ccyc}	62.5	_	ns	図 2.47
	(注1)	1.8 V ≦ VCC < 2.7 V		125	_		
		1.6 V ≦ VCC < 1.8 V]	250	_		
	1	2.7 V ≦ VCC ≦ 5.5 V	t _{CH}	15	_	ns	
	ルス幅 ^(注2) 	1.8 V ≦ VCC < 2.7 V]	30	_		
		1.6 V ≦ VCC < 1.8 V]	150	_		
	CLKOUT 端子 Low レベルパ	2.7 V ≦ VCC ≦ 5.5 V	t _{CL}	15	_	ns	
	ルス幅 ^(注2)	1.8 V ≦ VCC < 2.7 V		30	_		
		1.6 V ≦ VCC < 1.8 V		150	_		
	CLKOUT 端子出力立ち上がり	2.7 V ≦ VCC ≦ 5.5 V	t _{Cr}	_	12	ns	
	時間	1.8 V ≦ VCC < 2.7 V]	_	25		
		1.6 V ≦ VCC < 1.8 V]	_	50		
		2.7 V ≦ VCC ≦ 5.5 V	t _{Cf}	_	12	ns	
	時間	1.8 V ≦ VCC < 2.7 V		_	25		
		1.6 V ≦ VCC < 1.8 V		_	50		

注 1. EXTAL 外部クロック入力または発振器の 1 分周(CKOCR.CKOSEL[2:0]ビット = 011b かつ CKOCR.CKODIV[2:0]ビット = 000b)を 使用して CLKOUT から出力する場合は、入力デューティーサイクル 45~55%で表 2.34 の仕様を満たします。

注 2. クロック出力ソースに MOCO が選択されている場合(CKOCR.CKOSEL[2:0]ビット = 001b)、クロック出力分周比を 2 分周 (CKOCR.CKODIV[2:0]ビット = 001b) に設定してください。




図 2.47 CLKOUT 出力タイミング

2.4 ADC12 特性




図 2.48 AVCC0~VREFH0 電圧範囲

表 2.35 高速 A/D 変換モードにおける A/D 変換特性 (1) (1/2)

条件:VCC = AVCC0 = VREFH0 = 4.5~5.5 V $^{(25)}$ 、VSS = AVSS0 = VREFL0 = 0 V基準電圧範囲を VREFH0 および VREFL0 に印加

項目		Min	Тур	Max	単位	測定条件
PCLKD (ADCLK) 周波数		1	_	64	MHz	ADACSR.ADSAC = 0
				48	MHz	ADACSR.ADSAC = 1
アナログ入力容量 ^(注2)	Cs	_	_	9(注3)	pF	高精度チャネル
		_	_	10 ^(注3)	pF	通常精度チャネル
アナログ入力抵抗	Rs	_	_	1.3 ^(注3)	kΩ	高精度チャネル
		_	_	5.0 ^(注3)	kΩ	通常精度チャネル
アナログ入力電圧範囲	Ain	0	_	VREFH0	V	_
分解能		_	_	12	ビット	_

表 2.35 高速 A/D 変換モードにおける A/D 変換特性 (1) (2/2)

条件: VCC = AVCC0 = VREFH0 = 4.5~5.5 V^(注5)、VSS = AVSS0 = VREFL0 = 0 V 基準電圧範囲を VREFH0 および VREFL0 に印加

項目		Min	Тур	Max	単位	測定条件
変換時間 ^(注1) (PCLKD = 64 MHz で動作 時)	許容信号源 インピーダ ンス Max = 0.3 kΩ	0.70 (0.211) ^(注4)	_	_	μs	高精度チャネル ADCSR.ADHSC = 0 ADSSTRn.SST[7:0] = 0x0D ADACSR.ADSAC = 0
		1.30 (0.406 + 0.211) ^(注4)	_	_	μѕ	高精度チャネル 専用サンプル&ホールド回路使用 時 (AN000~AN002) ADCSR.ADHSC = 0 ADSSTRN.SST[7:0] = 0x0D ADACSR.ADSAC = 0 ADSHCR.SSTSH[7:0] = 0x1A
		1.34 (0.852)(注4)	_	_	μs	通常精度チャネル ADCSR.ADHSC = 0 ADSSTRn.SST[7:0] = 0x36 ADACSR.ADSAC = 0
変換時間 ^(注1) (PCLKD = 48 MHz で動作 時)	許容信号源 インピーダ ンス Max = 0.3 kΩ	0.67 (0.219)(注4)	_	_	μs	高精度チャネル ADCSR.ADHSC = 0 ADSSTRn.SST[7:0] = 0x0A ADACSR.ADSAC = 1
		1.33 (0.417 + +0.219) ^(注4)	_	_	μѕ	高精度チャネル 専用サンプル&ホールド回路使用 時 (AN000~AN002) ADCSR.ADHSC = 0 ADSSTRN.SST[7:0] = 0x0A ADACSR.ADSAC = 1 ADSHCR.SSTSH[7:0] = 0x14
		1.29 (0.844) ^(注4)	_	_	μs	通常精度チャネル ADCSR.ADHSC = 0 ADSSTRn.SST[7:0] = 0x28 ADACSR.ADSAC = 1
オフセット誤差		_	±1.0	±4.5	LSB	高精度チャネル
				±6.0	LSB	指定以外
フルスケール誤差		_	±1.0	±4.5	LSB	高精度チャネル
				±6.0	LSB	指定以外
量子化誤差		_	±0.5		LSB	
絶対精度		_	±2.5	±5.0	LSB	高精度チャネル
				±7	LSB	サンプル&ホールド回路使用時の 高精度チャネル (0.25 V≦VAIN≦ AVCC0 – 0.25 V)
				±8.0	LSB	指定以外
DNL 微分非直線性誤差			±1.0		LSB	_
INL 積分非直線性誤差		_	±1.5	±3.0	LSB	_
サンプル&ホールド回路のホ	ールド特性		_	10 ^(注6)	μs	_

注. 12 ビット A/D コンバータ入力以外の端子機能が使用されていない場合にこの特性が適用されます。絶対精度には量子化誤差は含まれていません。オフセット誤差、フルスケール誤差、DNL 微分非直線性誤差、および INL 積分非直線性誤差に量子化誤差は含まれていません。

- 注 1. 変換時間は、サンプリング時間と比較時間の合計です。測定条件には、サンプリングステート数が示されています。
- 注 2. I/O 入力容量 (Cin) 以外は、「2.2.4. I/O V_{OH}、V_{OL}、その他の特性」を参照してください。
- 注 3. 参考データ
- 注 4. ()はサンプリング時間を示します。
- 注 5. VREFH0 < AVCCO のとき、Max 値は次のとおりです。

絶対精度/オフセット誤差/フルスケール誤差:

AVCCO と VREFHO の電圧差に対して、Max 値に±0.75 LSB/V 加算する必要があります。

INL 積分非直線性誤差:

AVCC0 と VREFHO の電圧差に対して、Max 値に±0.2 LSB/V 加算する必要があります。

注 6. 3 チャネル同時にサンプリングする場合: 3 チャネル S/H 回路を使用する場合、1 回の AD 変換は 3.3 µs 以内に行う必要があるとい う制限事項があります (3.3 μs × 3 < 最大 10 μs)。

表 2.36 高速 A/D 変換モードにおける A/D 変換特性 (2)

条件: VCC = AVCC0 = VREFH0 = 2.7~5.5 V(注5)、VSS = AVSS0 = VREFL0 = 0 V

基準電圧範囲を VREFH0 および VREFL0 に印加

項目		Min	Тур	Max	単位	測定条件
PCLKD (ADCLK) 周波数		1	_	48	MHz	_
アナログ入力容量 ^(注2)	Cs	_	_	9(注3)	pF	高精度チャネル
		_	_	10 ^(注3)	pF	通常精度チャネル
アナログ入力抵抗	Rs	_	_	1.9 ^(注3)	kΩ	高精度チャネル
		_	_	6.0 ^(注3)	kΩ	通常精度チャネル
アナログ入力電圧範囲	Ain	0	_	VREFH0	V	_
分解能		_	_	12	ビット	_
変換時間 ^(注1) (PCLKD = 48 MHz で動作 時)	許容信号源 インピーダ ンス Max = 0.3 kΩ	0.67 (0.219)(注4)	_	_	μs	高精度チャネル ADCSR.ADHSC = 0 ADSSTRn.SST[7:0] = 0x0A ADACSR.ADSAC = 1
		1.33 (0.417 + +0.219) ^(注4)	_	_	μѕ	高精度チャネル専用サンプル&ホ ールド回路使用時 (AN000~ AN002) ADCSR.ADHSC = 0 ADSSTRn.SST[7:0] = 0x0A ADACSR.ADSAC = 1 ADSHCR.SSTSH[7:0] = 0x14
		1.29 (0.844)(注4)	_	_	μs	通常精度チャネル ADCSR.ADHSC = 0 ADSSTRn.SST[7:0] = 0x28 ADACSR.ADSAC = 1
オフセット誤差	,	_	±1.0	±5.5	LSB	高精度チャネル
				±7.0	LSB	指定以外
フルスケール誤差		_	±1.0	±5.5	LSB	高精度チャネル
				±7.0	LSB	指定以外
量子化誤差		_	±0.5	_	LSB	_
絶対精度		_	±2.5	±6.0	LSB	高精度チャネル
				±8.5	LSB	サンプル&ホールド回路使用時の 高精度チャネル (0.25 V≦VAIN≦ AVCC0 – 0.25 V)
				±9.0	LSB	指定以外
DNL 微分非直線性誤差		_	±1.0		LSB	_
INL 積分非直線性誤差			±1.5	±3.0	LSB	_
サンプル&ホールド回路のホ	マールド特性	_	-	10 ^(注6)	μs	_

- 注. 12 ビット A/D コンバータ入力以外の端子機能が使用されていない場合にこの特性が適用されます。絶対精度には量子化誤差は含ま れていません。オフセット誤差、フルスケール誤差、DNL 微分非直線性誤差、および INL 積分非直線性誤差に量子化誤差は含まれて
- 変換時間は、サンプリング時間と比較時間の合計です。測定条件には、サンプリングステート数が示されています。 注 1.
- I/O 入力容量 (Cin) 以外は、「2.2.4. I/O V_{OH}、V_{OL}、その他の特性」を参照してください。 注 2.
- 注 3. 参考データ
- ()はサンプリング時間を示します。 注 4.
- VREFH0 < AVCCO のとき、Max 値は次のとおりです。 注 5.

絶対精度/オフセット誤差/フルスケール誤差: AVCCO と VREFHO の電圧差に対して、Max 値に±0.75 LSB/V 加算する必要があります。

INL 積分非直線性誤差:

AVCC0 と VREFHO の電圧差に対して、Max 値に±0.2 LSB/V 加算する必要があります。

3 チャネル同時にサンプリングする場合:3 チャネル S/H 回路を使用する場合、1 回の AD 変換は 3.3 μs 以内に行う必要があるとい 注 6. う制限事項があります (3.3 μs × 3 < 最大 10 μs)。

表 2.37 高速 A/D 変換モードにおける A/D 変換特性 (3)

条件:VCC = AVCC0 = VREFH0 = 2.4~5.5 $V^{(25)}$ 、VSS = AVSS0 = VREFL0 = 0 V 基準電圧範囲を VREFH0 および VREFL0 に印加

項目		Min		Max	単位	測定条件
PCLKD (ADCLK) 周波数		1	_	32	MHz	_
アナログ入力容量 ^(注2)	Cs	_	_	9(注3)	pF	高精度チャネル
		_	_	10 ^(注3)	pF	通常精度チャネル
アナログ入力抵抗	Rs	_	_	2.2 ^(注3)	kΩ	高精度チャネル
		_	_	7.0 ^(注3)	kΩ	通常精度チャネル
アナログ入力電圧範囲	Ain	0	_	VREFH0	V	_
分解能		_	_	12	ビット	_
変換時間 ^(注1) (PCLKD = 32 MHz で動作 時)	許容信号源 インピーダ ンス Max = 1.3 kΩ	1.00 (0.328) ^(注4)	_	_	μs	高精度チャネル ADCSR.ADHSC = 0 ADSSTRn.SST[7:0] = 0x0A ADACSR.ADSAC = 1
		1.94 (1.266) ^(注4)	_	_	μѕ	通常精度チャネル ADCSR.ADHSC = 0 ADSSTRn.SST[7:0] = 0x28 ADACSR.ADSAC = 1
オフセット誤差	•	_	±1.0	±5.5	LSB	高精度チャネル
				±7.0	LSB	指定以外
フルスケール誤差		_	±1.0	±5.5	LSB	高精度チャネル
				±7.0	LSB	指定以外
量子化誤差		_	±0.5	_	LSB	_
絶対精度			±2.50	±6.0	LSB	高精度チャネル
				±9.0	LSB	指定以外
DNL 微分非直線性誤差	·	_	±1.0	_	LSB	_
INL 積分非直線性誤差		_	±1.5	±3.0	LSB	_

- 注. 12 ビット A/D コンバータ入力以外の端子機能が使用されていない場合にこの特性が適用されます。絶対精度には量子化誤差は含まれていません。オフセット誤差、フルスケール誤差、DNL 微分非直線性誤差、および INL 積分非直線性誤差に量子化誤差は含まれていません。
- 注 1. 変換時間は、サンプリング時間と比較時間の合計です。測定条件には、サンプリングステート数が示されています。
- 注 2. I/O 入力容量 (Cin) 以外は、「2.2.4. I/O V_{OH} 、 V_{OL} 、その他の特性」を参照してください。
- 注 3. 参考データ
- 注 4. ()はサンプリング時間を示します。
- 注 5. VREFH0 < AVCCO のとき、Max 値は次のとおりです。

絶対精度/オフセット誤差/フルスケール誤差:

AVCC0と VREFHOの電圧差に対して、Max値に±0.75 LSB/V 加算する必要があります。

INL 積分非直線性誤差:

AVCC0 と VREFHO の電圧差に対して、Max 値に±0.2 LSB/V 加算する必要があります。

表 2.38 低消費電力 A/D 変換モードにおける A/D 変換特性 (4) (1/2)

条件:VCC = AVCC0 = VREFH0 = 2.7~5.5 $V^{(\pm5)}$ 、VSS = AVSS0 = VREFL0 = 0 V 基準電圧範囲を VREFH0 および VREFL0 に印加

項目		Min	Тур	Max	単位	測定条件
PCLKD (ADCLK) 周波数		1	_	24	MHz	_
アナログ入力容量 ^(注2)	Cs	_	_	9(注3)	pF	高精度チャネル
		_	_	10 ^(注3)	pF	通常精度チャネル
アナログ入力抵抗	Rs	_	_	1.9 ^(注3)	kΩ	高精度チャネル
		_	_	6(注3)	kΩ	通常精度チャネル
アナログ入力電圧範囲	Ain	0	_	VREFH0	V	_
分解能		_	_	12	ビット	_

表 2.38 低消費電力 A/D 変換モードにおける A/D 変換特性 (4) (2/2)

条件:VCC = AVCC0 = VREFH0 = 2.7~5.5 $V^{({\pm}5)}$ 、VSS = AVSS0 = VREFL0 = 0 V 基準電圧範囲を VREFH0 および VREFL0 に印加

項目		Min	Тур	Max	単位	測定条件
変換時間 ^(注1) (PCLKD = 24 MHz で動作 時)	PCLKD = 24 MHz で動作 インピーダ		_	_	μs	高精度チャネル ADCSR.ADHSC = 1 ADSSTRn.SST[7:0] = 0x0A ADACSR.ADSAC = 1
		2.0 (0.854)(注4)	_	_	μѕ	通常精度チャネル ADCSR.ADHSC = 1 ADSSTRn.SST[7:0] = 0x14 ADACSR.ADSAC = 1
オフセット誤差	•	_	±1.25	±6.0	LSB	高精度チャネル
				±7.5	LSB	指定以外
フルスケール誤差		_	±1.25	±6.0	LSB	高精度チャネル
				±7.5	LSB	指定以外
量子化誤差		_	±0.5	_	LSB	_
絶対精度		_	±3.25	±7.0	LSB	高精度チャネル
				±10.0	LSB	指定以外
DNL 微分非直線性誤差		_	±1.5	_	LSB	_
INL 積分非直線性誤差		_	±1.75	±4.0	LSB	_

- 注. 12 ビット A/D コンバータ入力以外の端子機能が使用されていない場合にこの特性が適用されます。絶対精度には量子化誤差は含まれていません。オフセット誤差、フルスケール誤差、DNL 微分非直線性誤差、および INL 積分非直線性誤差に量子化誤差は含まれていません。
- 注 1. 変換時間は、サンプリング時間と比較時間の合計です。測定条件には、サンプリングステート数が示されています。
- 注 2. I/O 入力容量 (Cin) 以外は、「2.2.4. I/O V_{OH} 、 V_{OL} 、その他の特性」を参照してください。
- 注 3. 参考データ
- 注 4. ()はサンプリング時間を示します。
- 注 5. VREFH0 < AVCCO のとき、Max 値は次のとおりです。

絶対精度/オフセット誤差/フルスケール誤差:

AVCC0 と VREFHO の電圧差に対して、Max 値に±0.75 LSB/V 加算する必要があります。

INL 積分非直線性誤差:

AVCCOと VREFHO の電圧差に対して、Max 値に±0.2 LSB/V 加算する必要があります。

表 2.39 低消費電力 A/D 変換モードにおける A/D 変換特性 (5) (1/2)

条件: VCC = AVCC0 = VREFH0 = 2.4~5.5 V(注5)、VSS = AVSS0 = VREFL0 = 0 V 基準電圧節囲を VRFFH0 および VRFFH 0 に印加

項目		Min	Тур	Max	単位	測定条件
PCLKD (ADCLK) 周波数		1	_	16	MHz	_
アナログ入力容量 ^(注2)	Cs	_	_	9(注3)	pF	高精度チャネル
		_	_	10 ^(注3)	pF	通常精度チャネル
アナログ入力抵抗	Rs	_	_	2.2(注3)	kΩ	高精度チャネル
		_	_	7 ^(注3)	kΩ	通常精度チャネル
アナログ入力電圧範囲	Ain	0	_	VREFH0	V	_
分解能		_	_	12	ビット	_
変換時間 ^(注1) (PCLKD = 16 MHz で動作 時) 許容信号 インピー ンス Max 2.2 kΩ		2.38 (0.656) (注4)	_	_	μs	高精度チャネル ADCSR.ADHSC = 1 ADSSTRn.SST[7:0] = 0x0A ADACSR.ADSAC = 1
		3.0 (1.281) (注4)	_	_	μs	通常精度チャネル ADCSR.ADHSC = 1 ADSSTRn.SST[7:0] = 0x14 ADACSR.ADSAC = 1

表 2.39 低消費電力 A/D 変換モードにおける A/D 変換特性 (5) (2/2)

条件: VCC = AVCC0 = VREFH0 = 2.4~5.5 $V^{(25)}$ 、VSS = AVSS0 = VREFL0 = 0 V基準電圧範囲を VREFH0 および VREFL0 に印加

項目	Min	Тур	Max	単位	測定条件
オフセット誤差	_	±1.25	±6.0	LSB	高精度チャネル
			±7.5	LSB	指定以外
フルスケール誤差	_	±1.25	±6.0	LSB	高精度チャネル
			±7.5	LSB	指定以外
量子化誤差	_	±0.5	_	LSB	_
絶対精度	_	±3.25	±7.0	LSB	高精度チャネル
			±10.0	LSB	指定以外
DNL 微分非直線性誤差	_	±1.5	_	LSB	_
INL 積分非直線性誤差	_	±1.75	±4.0	LSB	_

- 注. 12 ビット A/D コンバータ入力以外の端子機能が使用されていない場合にこの特性が適用されます。絶対精度には量子化誤差は含まれていません。オフセット誤差、フルスケール誤差、DNL 微分非直線性誤差、および INL 積分非直線性誤差に量子化誤差は含まれていません。
- 注 1. 変換時間は、サンプリング時間と比較時間の合計です。測定条件には、サンプリングステート数が示されています。
- 注 2. I/O 入力容量 (Cin) 以外は、「2.2.4. I/O V_{OH} 、 V_{OL} 、その他の特性」を参照してください。
- 注 3. 参考データ
- 注 4. ()はサンプリング時間を示します。
- 注 5. VREFH0 < AVCCO のとき、Max 値は次のとおりです。 絶対精度/オフセット誤差/フルスケール誤差:
 - AVCC0 と VREFHO の電圧差に対して、Max 値に±0.75 LSB/V 加算する必要があります。
 - INL 積分非直線性誤差:
 - AVCC0 と VREFHO の電圧差に対して、Max 値に±0.2 LSB/V 加算する必要があります。

表 2.40 低消費電力 A/D 変換モードにおける A/D 変換特性 (6) (1/2)

条件: VCC = AVCC0 = VREFH0 = 1.8~5.5 V(注5)、VSS = AVSS0 = VREFL0 = 0 V 基準電圧範囲を VREFH0 お上が VREFH 0 に印加

項目		Min	Тур	Max	単位	測定条件
PCLKD (ADCLK) 周波数		1	_	8	MHz	_
アナログ入力容量 ^(注2)	Cs	_	_	9(注3)	pF	高精度チャネル
		_	_	10 ^(注3)	pF	通常精度チャネル
アナログ入力抵抗	Rs	_	_	6 ^(注3)	kΩ	高精度チャネル
		_	_	14 ^(注3)	kΩ	通常精度チャネル
アナログ入力電圧範囲	Ain	0	_	VREFH0	V	_
分解能	•	_	_	12	ビット	_
変換時間 ^(注1) (PCLKD = 8 MHz で動作 時)	許容信号源 インピーダ ンス Max = 5 kΩ	4.75 (1.313) (注4)	_	_	μѕ	高精度チャネル ADCSR.ADHSC = 1 ADSSTRn.SST[7:0] = 0x0A ADACSR.ADSAC = 1
		6.0 (2.563) (注4)	_	_	μs	通常精度チャネル ADCSR.ADHSC = 1 ADSSTRn.SST[7:0] = 0x14 ADACSR.ADSAC = 1
オフセット誤差		_	±1.25	±7.5	LSB	高精度チャネル
				±10.0	LSB	指定以外
フルスケール誤差		_	±1.5	±7.5	LSB	高精度チャネル
				±10.0	LSB	指定以外
量子化誤差		_	±0.5	_	LSB	_
絶対精度		_	±3.75	±9.5	LSB	高精度チャネル
				±13.5	LSB	指定以外

表 2.40 低消費電力 A/D 変換モードにおける A/D 変換特性 (6) (2/2)

条件: VCC = AVCC0 = VREFH0 = 1.8~5.5 $V^{(25)}$ 、VSS = AVSS0 = VREFL0 = 0 V基準電圧範囲を VREFH0 および VREFL0 に印加

項目	Min	Тур	Мах	単位	測定条件
DNL 微分非直線性誤差	_	±2.0	_	LSB	_
INL 積分非直線性誤差	_	±2.25	±4.5	LSB	_

- 注. 12 ビット A/D コンバータ入力以外の端子機能が使用されていない場合にこの特性が適用されます。絶対精度には量子化誤差は含まれていません。オフセット誤差、フルスケール誤差、DNL 微分非直線性誤差、および INL 積分非直線性誤差に量子化誤差は含まれていません。
- 注 1. 変換時間は、サンプリング時間と比較時間の合計です。測定条件には、サンプリングステート数が示されています。
- 注 2. I/O 入力容量 (Cin) 以外は、「2.2.4. I/O V_{OH} 、 V_{OL} 、その他の特性」を参照してください。
- 注 3. 参考データ
- 注 4. ()はサンプリング時間を示します。
- 注 5. VREFH0 < AVCCO のとき、Max 値は次のとおりです。

絶対精度/オフセット誤差/フルスケール誤差:

AVCC0 と VREFHO の電圧差に対して、Max 値に±0.75 LSB/V 加算する必要があります。

INL 積分非直線性誤差:

AVCC0 と VREFHO の電圧差に対して、Max 値に±0.2 LSB/V 加算する必要があります。

表 2.41 低消費電力 A/D 変換モードにおける A/D 変換特性 (7)

条件: $VCC = AVCC0 = VREFH0 = 1.6 \sim 5.5 V^{(注5)}$ 、VSS = AVSS0 = VREFL0 = 0 V

基準電圧範囲を VREFH0 および VREFL0 に印加

項目		Min	Тур	Max	単位	測定条件
PCLKD (ADCLK) 周波数		1	_	4	MHz	_
アナログ入力容量 ^(注2)	Cs	_	_	9(注3)	pF	高精度チャネル
		_	_	10 ^(注3)	pF	通常精度チャネル
アナログ入力抵抗	Rs	_	_	12 ^(注3)	kΩ	高精度チャネル
		_	_	28 ^(注3)	kΩ	通常精度チャネル
アナログ入力電圧範囲	Ain	0	_	VREFH0	V	_
分解能		_	_	12	ビット	_
(PCLKD = 4 MHz で動作 イ 時)	許容信号源 インピーダ ンス Max = 9.9 kΩ	9.5 (2.625) (注4)	_	_	μѕ	高精度チャネル ADCSR.ADHSC = 1 ADSSTRn.SST[7:0] = 0x0A ADACSR.ADSAC = 1
		12.0 (5.125) (注4)	_	_	μѕ	通常精度チャネル ADCSR.ADHSC = 1 ADSSTRn.SST[7:0] = 0x14 ADACSR.ADSAC = 1
オフセット誤差		_	±1.25	±7.5	LSB	高精度チャネル
				±10.0	LSB	指定以外
フルスケール誤差		_	±1.5	±7.5	LSB	高精度チャネル
				±10.0	LSB	指定以外
量子化誤差		_	±0.5	_	LSB	_
絶対精度		_	±3.75	±9.5	LSB	高精度チャネル
				±13.5	LSB	指定以外
DNL 微分非直線性誤差		_	±2.0	_	LSB	_
INL 積分非直線性誤差			±2.25	±4.5	LSB	_


- 注. 12 ビット A/D コンバータ入力以外の端子機能が使用されていない場合にこの特性が適用されます。絶対精度には量子化誤差は含まれていません。オフセット誤差、フルスケール誤差、DNL 微分非直線性誤差、および INL 積分非直線性誤差に量子化誤差は含まれていません。
- 注 1. 変換時間は、サンプリング時間と比較時間の合計です。測定条件には、サンプリングステート数が示されています。
- 注 2. I/O 入力容量 (Cin) 以外は、「2.2.4. I/O V_{OH} 、 V_{OL} 、その他の特性」を参照してください。
- 注 3. 参考データ
- 注 4. ()はサンプリング時間を示します。
- 注 5. VREFH0 < AVCCO のとき、Max 値は次のとおりです。

絶対精度/オフセット誤差/フルスケール誤差:

AVCC0 と VREFH0 の電圧差に対して、Max 値に±0.75 LSB/V 加算する必要があります。 INL 積分非直線性誤差:

AVCCO と VREFHO の電圧差に対して、Max 値に±0.2 LSB/V 加算する必要があります。

図 2.49 にアナログ入力の等価回路を示します。



注. この図に端子リーク電流は記載されていません。

図 2.49 アナログ入力の等価回路

表 2.42 12 ビット A/D コンパータチャネル分類

分類	チャネル	条件	注意点	
高精度チャネル	AN000~AN002、AN005~ AN010	AVCC0 = 1.6~5.5 V	AN000~AN002 端子および AN005~AN010 端子は、汎用	
通常精度チャネル	AN019~AN022		I/O に使用不可(A/D コンバー タが使用中の場合)	
内部基準電圧入力チャネル	内部基準電圧	AVCC0 = 1.8~5.5 V	_	
温度センサ入力チャネル	温度センサ出力	AVCC0 = 1.8~5.5 V	_	

表 2.43 A/D 内部基準電圧特性

条件: VCC = AVCC0 = VREFH0 = 1.8~5.5 V^(注1)

KIT : VOC 744CCC VIAZITIC TIC CIC V								
項目	Min	Тур	Max	単位	測定条件			
内部基準電圧入力チャネル ^(注2)	1.42	1.48	1.54	V	_			
PCLKD (ADCLK) 周波数 ^(注3)	1	_	2	MHz	_			
サンプリング時間 ^(注4)	5.0	_	_	μs	_			

- 注 1. AVCC0 < 1.8 V のとき、内部基準電圧を入力チャネルに選択することはできません。
- 注 2. 12 ビット A/D 内部基準電圧は、内部基準電圧を 12 ビット A/D コンバータに入力する場合の電圧を示します。
- 注 3. 高電位基準電圧に内部基準電圧を選択した場合
- 注 4. 内部基準電圧の変換時




図 2.50 12 ビット A/D コンバータ特性用語の解説図

絶対精度

絶対精度とは、理論的 A/D 変換特性に基づく出力コードと、実際の A/D 変換結果との差です。絶対精度を測定する場合、理論的 A/D 変換特性において同じ出力コードが期待できるアナログ入力電圧の幅(1-LSB 幅)の中点の電圧を、アナログ入力電圧として使用します。たとえば、分解能が 12 ビットで、基準電圧 VREFH0 = 3.072 V の場合、1 LSB 幅は 0.75 mV になり、アナログ入力電圧には 0 mV、0.75 mV、および 1.5 mV が使用されます。 ± 5 LSB の絶対精度とは、アナログ入力電圧が 6 mV の場合、理論的 A/D 変換特性から期待される出力コードが 0x008 であっても、実際の A/D 変換結果は $0x003 \sim 0x00D$ の範囲になることを意味します。

積分非直線性誤差 (INL)

積分非直線性誤差とは、測定されたオフセット誤差とフルスケール誤差をゼロにした場合の理想的な直線と実際の出力コードとの最大偏差です。

微分非直線性誤差 (DNL)

微分非直線性誤差とは、理想的 A/D 変換特性に基づく 1 LSB 幅と、実際の出力コード幅との差です。

オフセット誤差

オフセット誤差とは、理想的な最初の出力コードの変化点と実際の最初の出力コードとの差です。

フルスケール誤差

フルスケール誤差とは、理想的な最後の出力コードの変化点と実際の最後の出力コードとの差です。

2.5 TSN 特性

表 2.44 TSN 特性

条件: VCC = AVCC0 = 1.8~5.5 V

項目	シンボル	Min	Тур	Max	単位	測定条件
相対精度	_	_	±1.5	_	°C	2.4 V 以上
		_	±2.0	_	°C	2.4 V 未満
温度傾斜	_	_	-3.3	_	mV/°C	_
出力電圧(25℃)	_	_	1.05	_	V	VCC = 3.3 V
温度センサ起動時間	t _{START}	_	_	5	μs	_
サンプリング時間	_	5	_	_	μs	

2.6 OSC 停止検出特性

表 2.45 発振停止検出回路特性

項目	シンボル	Min	Тур	Max	単位	測定条件
検出時間	t _{dr}	_	_	1	ms	図 2.51




図 2.51 発振停止検出タイミング

2.7 POR と LVD の特性

表 2.46 パワーオンリセット回路と電圧検出回路の特性 (1) (1/2)

項目			シンボル	Min	Тур	Max	単位	測定条件
1 7 7 7 7 7 7 7 7 7 7 7 7 7 7 7 7 7 7 7	パワーオンリセッ	電源上昇時	V _{POR}	1.47	1.51	1.55	٧	図 2.52
(注1)	ト (POR)	電源下降時	V _{PDR}	1.46	1.50	1.54		図 2.53
	電圧検出回路	電源上昇時	V _{det0_0}	3.74	3.91	4.06	V	図 2.54 VCC 立ち下がりエ ッジ時
	(LVD0) ^(注2)	電源下降時		3.68	3.85	4.00		
		電源上昇時	V _{det0_1}	2.73	2.9	3.01		
		電源下降時		2.68	2.85	2.96		
		電源上昇時	V _{det0_2}	2.44	2.59	2.70		
		電源下降時		2.38	2.53	2.64		
		電源上昇時	V _{det0_3}	1.83	1.95	2.07		
		電源下降時		1.78	1.90	2.02		
		電源上昇時	V _{det0_4}	1.66	1.75	1.88		
		電源下降時		1.60	1.69	1.82		

表 2.46 パワーオンリセット回路と電圧検出回路の特性(1)(2/2)

項目			シンボル	Min	Тур	Max	単位	測定条件
	電圧検出回路	電源上昇時	V _{det1_0}	4.23	4.39	4.55	V	図 2.55 VCC 立ち下がりエ ッジ時
	(LVD1) ^(注3)	電源下降時		4.13	4.29	4.45		
		電源上昇時	V _{det1_1}	4.07	4.25	4.39		
		電源下降時		3.98	4.16	4.30		
		電源上昇時	V _{det1_2}	3.97	4.14	4.29		
		電源下降時		3.86	4.03	4.18		
		電源上昇時	V _{det1_3}	3.74	3.92	4.06		
		電源下降時		3.68	3.86	4.00		
		電源上昇時	V _{det1_4}	3.05	3.17	3.29		
		電源下降時		2.98	3.10	3.22		
		電源上昇時	V _{det1_5}	2.95	3.06	3.17		
		電源下降時		2.89	3.00	3.11		
		電源上昇時	V _{det1_6}	2.86	2.97	3.08	-	
		電源下降時		2.79	2.90	3.01		
		電源上昇時	V _{det1_7}	2.74	2.85	2.96		
		電源下降時		2.68	2.79	2.90		
電圧検出レベル	電圧検出回路 (LVD1) ^(注3)	電源上昇時	V _{det1_8}	2.63	2.75	2.85	V	図 2.55
(注1)		電源下降時		2.58	2.68	2.78		VCC 立ち下がりエ リッジ時
		電源上昇時	V _{det1_9}	2.54	2.64	2.75		
		電源下降時		2.48	2.58	2.68		
		電源上昇時	V _{det1_A}	2.43	2.53	2.63		
		電源下降時		2.38	2.48	2.58		
		電源上昇時	V _{det1_B}	2.16	2.26	2.36		
		電源下降時		2.10	2.20	2.30		
		電源上昇時	V _{det1_C}	1.88	2	2.09		
		電源下降時		1.84	1.96	2.05		
		電源上昇時	V _{det1_D}	1.78	1.9	1.99		
		電源下降時		1.74	1.86	1.95		
		電源上昇時	V _{det1_E}	1.67	1.79	1.88		
		電源下降時		1.63	1.75	1.84		
		電源上昇時	V _{det1_F}	1.65	1.7	1.78		
		電源下降時		1.60	1.65	1.73		
電圧検出レベル	電圧検出回路	電源上昇時	V _{det2_0}	4.20	4.40	4.57	V	図 2.56
(注1)	(LVD2) ^(注4)	電源下降時		4.11	4.31	4.48		VCC 立ち下がりエ ッジ時
		電源上昇時	V _{det2_1}	4.05	4.25	4.42		
		電源下降時		3.97		4.34	1	
		電源上昇時	V _{det2_2}	3.91	4.11	4.28	-	
		電源下降時		3.83	4.03	4.20		
		電源上昇時	V _{det2_3}	3.71	3.91	4.08		
		電源下降時		3.64	3.84	4.01		

注 1. これらの特性は、ノイズが電源に重畳されていない場合に適用されます。設定により電圧検出レベルが電圧検出回路のそれと重複する場合、LVD1 と LVD2 のどちらを電圧検出に使用するかを指定できません。
 注 2. V_{det0_#}の#は OFS1.VDSEL0[2:0]ビットの値を示しています。

- 注 3. $V_{det1_\#}$ の#は LVDLVLR.LVD1LVL[4:0]ビットの値を示しています。
- 注 4. V_{det2_#}の#は LVDLVLR.LVD2LVL[2:0]ビットの値を示しています。

表 2.47 パワーオンリセット回路と電圧検出回路の特性 (2)

項目		シンボル	Min	Тур	Max	単位	測定条件
パワーオンリセット解除	LVD0:有効	t _{POR}	_	4.3	_	ms	_
後の待機時間	LVD0:無効	t _{POR}	_	3.7	_	ms	_
電圧監視 0、1、2 リセッ	LVD0:有効 ^(注1)	t _{LVD0, 1, 2}	_	1.4	_	ms	_
ト解除後の待機時間	LVD0:無効 ^(注2)	t _{LVD1, 2}		0.7	_	ms	_
パワーオンリセット応答週	延時間 ^(注3)	t _{det}	_	_	500	μs	図 2.52、図 2.53
LVD0 応答遅延時間 ^(注3)		t _{det}	_	_	500	μs	図 2.54
LVD1 応答遅延時間 ^(注3)		t _{det}	_	_	350	μs	図 2.55
LVD2 応答遅延時間 ^(注3)	LVD2 応答遅延時間 ^(注3)		_	_	600	μs	図 2.56
最小 VCC 低下時間		t _{VOFF}	500	_	_	μs	図 2.52、VCC = 1.0 V 以上
パワーオンリセット有効時間		t _{W (POR)}	1	_	_	ms	図 2.53、VCC = 1.0 V 未満
LVD1 動作安定時間(LVD	1 有効切り替え後)	T _{d (E-A)}	_	_	300	μs	図 2.55
LVD2 動作安定時間(LVD)	2 有効切り替え後)	T _{d (E-A)}	_	_	1200	μs	図 2.56
ヒステリシス幅 (POR)		V _{PORH}	_	10	_	mV	_
ヒステリシス幅 (LVD0, LV	D1, LVD2)	V _{LVH}	_	60	_	mV	LVD0 選択時
			_	110	_		V _{det1_0} ~V _{det1_2} を選択
			_	70	_		V _{det1_3} ~V _{det1_9} を選択
			_	60	_		V _{det1_A} ~V _{det1_B} を選択
			_	50	_		V _{det1_C} ~V _{det1_F} を選択
			_	90	_		LVD2 選択時

- 注 1. OFS1.LVDAS = 0 のとき
- 注 2. OFS1.LVDAS = 1 のとき
- 注 3. 最小 VCC 低下時間は、VCC が POR/LVD の電圧検出レベル V_{POR}、V_{det0}、V_{det1}、V_{det2} の最小値を下回っている時間です。




図 2.52 電圧検出リセットタイミング




図 2.53 パワーオンリセットタイミング




図 2.54 電圧検出回路タイミング (V_{det0})




図 2.55 電圧検出回路タイミング (V_{det1})




図 2.56 電圧検出回路タイミング (V_{det2})

2.8 コンパレータ特性

表 2.48 ACMPHS 特性

条件: VCC = AVCC0 = 2.7~5.5 V、VSS = AVSS0 = 0 V

宋件: VCC - AVCCU - 2.7~5.5 V、V55 - AV550 - U V										
項目	シンボル	Min	Тур	Max	単位	測定条件				
基準電圧範囲	VREF	0		VCC	V	_				
入力電圧範囲	VI	0		VCC	V	_				
内部基準電圧	_	1.34	1.44	1.54	V	_				
出力遅延時間 ^(注1)	Td		50	100	ns	VI = VREF ± 100 mV				
オフセット電圧	_		±5	±40	mV	_				
動作安定待機時間	Тстр	1			μs	_				
入力チャネル切り替え安定ま での待機時間 ^(注2)	_	0.3	_	_	μs	_				

注 1. 内部伝搬遅延の値です。

2.9 フラッシュメモリ特性

注 2. コンパレータの動作許可信号切り替えから、DC/AC 特性がコンパレータを満たすまでの時間 (CMPnEN = 0~1)。

2.9.1 コードフラッシュメモリ特性

表 2.49 コードフラッシュ特性 (1)

項目		シンボル	Min	Тур	Max	単位	条件
再プログラム/	イレースサイクル ^(注1)	N _{PEC}	10000	_	_	回	_
	1000 回の N _{PEC} の後	t _{DRP}	20 (注2)	_	_	年	T _a = +105°C
間	10000 回の NPEC の後		10 ^(注2)	_	_	年	T _a = +125°C

注 1. 再プログラム/イレースサイクルは、ブロックごとの消去回数です。再プログラム/イレースサイクルが n 回 (n=10,000) の場合、ブロックごとにそれぞれ n 回ずつ消去することができます。たとえば、2 KB のブロックについて、それぞれ異なるアドレスに 4 バイト書き込みを 512 回に分けて行った後に、そのブロックを消去した場合も、再プログラム/イレースサイクル回数は 1 回と数えます。ただし、消去 1 回に対して、同一アドレスに複数回の書き込みを行うことはできません(上書き禁止)。

注 2. この結果は信頼性試験から得られたものです。

表 2.50 コードフラッシュ特性 (2)

High-speed 動作モード

条件: VCC = AVCC0 = 1.8~5.5 V

		シンボ	ı	CLK = 1 MH	z	10	CLK = 64 MH	łz	
項目		ル	Min	Тур	Max	Min	Тур	Max	単位
プログラム時間	4バイト	t _{P4}	_	86	732	_	34	321	μs
イレース時間	2 KB	t _{E2K}	_	12.5	355	_	5.6	215	ms
ブランクチェック時間	4バイト	t _{BC4}	_	_	46.5	_	_	8.3	μs
	2 KB	t _{BC2K}	_	_	3681	_	_	231	μs
イレースサスペンド時間		t _{SED}	_	_	22.3	_	_	10.5	μs
アクセスウィンドウ情報 スタートアップ領域選択 リティ設定時間		t _{AWSSAS}	_	21.2	570	_	11.4	423	ms
OCD/シリアルプログラ 間 ^(注1)	ラマ ID 設定時	t _{OSIS}	_	84.7	2280	_	45.3	1690	ms
フラッシュメモリモード遷移待機時間 1		t _{DIS}	2	_	_	2	_	_	μs
フラッシュメモリモード 2	遷移待機時間	t _{MS}	15	_	_	15	_	_	μs

- 注. ソフトウェアによる命令実行からフラッシュメモリの各動作が起動するまでの時間は含みません。
- 注. フラッシュメモリのプログラムまたはイレース実行時の ICLK 下限周波数は 1 MHz です。ICLK を 4 MHz 未満で使用する場合、周波数は 1 MHz、2 MHz、または 3 MHz に設定できます。1.5 MHz などの非整数周波数は設定できません。
- 注. フラッシュメモリのプログラムまたはイレース実行時の ICLK の周波数精度は±1.0%とします。クロックソースの周波数精度を確認してください。
- 注 1. 4コマンドの合計時間です。

表 2.51 コードフラッシュ特性 (3) (1/2)

Middle-speed 動作モード

条件: VCC = AVCC0 = 1.8~5.5 V

		シンボ		ICLK = 1 MH	z	ICL	K = 24 MHz	(注2)	
項目		ル	Min	Тур	Max	Min	Тур	Max	単位
プログラム時間	4バイト	t _{P4}	_	86	732	_	39	356	μs
イレース時間	2 KB	t _{E2K}	_	12.5	355	_	6.2	227	ms
ブランクチェック時間	4バイト	t _{BC4}	_	_	46.5	_	_	11.3	μs
	2 KB	t _{BC2K}	_	_	3681	_	_	534	μs
イレースサスペンド時間		t _{SED}	_	_	22.3	_	_	11.7	μs
アクセスウィンドウ情報プログラムの スタートアップ領域選択およびセキュ リティ設定時間		t _{AWSSAS}	_	21.2	570	_	12.2	435	ms

表 2.51 コードフラッシュ特性 (3) (2/2)

Middle-speed 動作モード

条件: VCC = AVCC0 = 1.8~5.5 V

	シンボ	ICLK = 1 MHz			ICL			
項目	ル	Min	Тур	Max	Min	Тур	Max	単位
OCD/シリアルプログラマ ID 設定時間 ^(注1)	t _{OSIS}	_	84.7	2280	_	48.7	1740	ms
フラッシュメモリモード遷移待機時間 1	t _{DIS}	2	_	_	2	_	_	μs
フラッシュメモリモード遷移待機時間 2	t _{MS}	15	_	_	15	_	_	μs

- 注. ソフトウェアによる命令実行からフラッシュメモリの各動作が起動するまでの時間は含みません。
- 注. フラッシュメモリのプログラムまたはイレース実行時の ICLK 下限周波数は 1 MHz です。ICLK を 4 MHz 未満で使用する場合、周波数は 1 MHz、2 MHz、または 3 MHz に設定できます。1.5 MHz などの非整数周波数は設定できません。
- 注. フラッシュメモリのプログラムまたはイレース実行時の ICLK の周波数精度は±1.0%とします。クロックソースの周波数精度を確認してください。
- 注 1. 4コマンドの合計時間です。
- 注 2. 1.8 V ≦ VCC = AVCC0 ≦ 5.5 V の場合

表 2.52 コードフラッシュ特性 (4)

Low-speed 動作モード

条件: VCC = AVCC0 = 1.6~5.5 V

		シンボ		ICLK = 1 MH	z		CLK = 2 MH	z	
項目		ルル	Min	Тур	Max	Min	Тур	Max	単位
プログラム時間	4バイト	t _{P4}	_	86	732	_	57	502	μs
イレース時間	2 KB	t _{E2K}	_	12.5	355	_	8.8	280	ms
ブランクチェック時間	4バイト	t _{BC4}	_	_	46.5	_	_	23.3	μs
	2 KB	t _{BC2K}	_	_	3681	_	_	1841	μs
イレースサスペンド時間]	t _{SED}	_	_	22.3	_	_	16.2	μs
アクセスウィンドウ情報 スタートアップ領域選択 リティ設定時間		t _{AWSSAS}	_	21.2	570	_	15.9	491	ms
OCD/シリアルプログラ 間 ^(注1)	ラマ ID 設定時	t _{OSIS}	_	84.7	2280	_	63.5	1964	ms
フラッシュメモリモート 1	遷移待機時間	t _{DIS}	2	_	_	2	_	_	μs
フラッシュメモリモート 2	遷移待機時間	t _{MS}	15	_	_	15	_	_	μs

- 注. ソフトウェアによる命令実行からフラッシュメモリの各動作が起動するまでの時間は含みません。
- 注. フラッシュメモリのプログラムまたはイレース実行時の ICLK 下限周波数は 1 MHz です。ICLK を 4 MHz 未満で使用する場合、周波数は 1 MHz または 2 MHz に設定できます。1.5 MHz などの非整数周波数は設定できません。
- 数は 1 MHz または 2 MHz に設定できます。1.5 MHz などの非整数周波数は設定できません。 注. フラッシュメモリのプログラムまたはイレース実行時の ICLK の周波数精度は±1.0%とします。クロックソースの周波数精度を確認してください。
- 注 1. 4コマンドの合計時間です。

2.9.2 データフラッシュメモリ特性

表 2.53 データフラッシュ特性 (1) (1/2)

項目	シンボル	Min	Тур	Max	単位	条件
再プログラム/イレースサイクル ^(注1)	N _{DPEC}	100000	1000000	_	回	_

表 2.53 データフラッシュ特性 (1) (2/2)

項目	項目			Тур	Max	単位	条件
データ保持時間	10000 回の N _{DPEC} の後	t _{DDRP}	20 (注2)	_	_	年	Ta = +105°C
	10000 回の N _{DPEC} の後		10	_	_	年	Ta = +125°C
	100000 回の N _{DPEC} の後		5 (注2)	_	_	年	Ta = +105°C
	1000000 回の N _{DPEC} の後		_	1 (注2)	_	年	Ta = +25°C

注 1. 再プログラム/イレースサイクルは、ブロックごとの消去回数です。再プログラム/イレースサイクルが n 回 (n = 100,000) の場合、ブロックごとにそれぞれ n 回ずつ消去することができます。たとえば、1 KB のブロックについて、それぞれ異なるアドレスに 1 バイト書き込みを 1,024 回に分けて行った後に、そのブロックを消去した場合も、再プログラム/イレースサイクル回数は 1 回と数えます。ただし、消去 1 回に対して、同一アドレスに複数回の書き込みを行うことはできません。(上書き禁止)

注 2. この結果は信頼性試験から得られたものです。

表 2.54 データフラッシュ特性 (2)

High-speed 動作モード

条件: VCC = AVCC0 = 1.8~5.5 V

			ICLK = 1 MHz			IC			
項目		シンボル	Min	Тур	Max	Min	Тур	Max	単位
プログラム時間	1バイト	t _{DP1}	_	45	404	_	34	321	μs
イレース時間	1 KB	t _{DE1K}	_	8.8	280	_	6.1	224	ms
ブランクチェック時間	1バイト	t _{DBC1}	_	_	15.2	_	_	8.3	μs
	1 KB	t _{DBC1K}	_	_	1832	_	_	444	μs
イレース実行中のサスペ	ンド時間	t _{DSED}	_	_	13.2	_	_	10.5	μs
データフラッシュ STOP 復帰時間		t _{DSTOP}	250	_	_	250	_	_	ns

- 注. ソフトウェアによる命令実行からフラッシュメモリの各動作が起動するまでの時間は含みません。
- 注. フラッシュメモリのプログラムまたはイレース実行時の ICLK 下限周波数は 1 MHz です。ICLK を 4 MHz 未満で使用する場合、周波数は 1 MHz、2 MHz、または 3 MHz に設定できます。1.5 MHz などの非整数周波数は設定できません。
- 注. フラッシュメモリのプログラムまたはイレース実行時の ICLK の周波数精度は±1.0%とします。クロックソースの周波数精度を確認してください。

表 2.55 データフラッシュ特性 (3)

Middle-speed 動作モード

条件: VCC = AVCC0 = 1.8~5.5 V

			ICLK = 1 MHz			ICL			
項目		シンボル	Min	Тур	Max	Min	Тур	Max	単位
プログラム時間	1バイト	t _{DP1}	_	45	404	_	39	356	μs
イレース時間	1 KB	t _{DE1K}	_	8.8	280	_	7.3	248	ms
ブランクチェック時間	1バイト	t _{DBC1}	_	_	15.2	_	_	11.3	μs
	1 KB	t _{DBC1K}	_	_	1.84	_	_	1.06	ms
イレース実行中のサスへ	ペンド時間	t _{DSED}	_	_	13.2	_	_	11.7	μs
データフラッシュ STOF	? 復帰時間	t _{DSTOP}	250	_	_	250	_	_	ns

- 注. ソフトウェアによる命令実行からフラッシュメモリの各動作が起動するまでの時間は含みません。
- 注. フラッシュメモリのプログラムまたはイレース実行時の ICLK 下限周波数は 1 MHz です。ICLK を 4 MHz 未満で使用する場合、周波数は 1 MHz、2 MHz、または 3 MHz に設定できます。1.5 MHz などの非整数周波数は設定できません。
- 注. フラッシュメモリのプログラムまたはイレース実行時の ICLK の周波数精度は±1.0%とします。クロックソースの周波数精度を確認してください。
- 注 1. 1.8 V ≦ VCC = AVCC0 ≦ 5.5 V の場合

表 2.56 データフラッシュ特性 (4)

Low-speed 動作モード

条件: VCC = AVCC0 = 1.6~5.5 V

			ICLK = 1 MHz			ı			
項目		シンボル	Min	Тур	Max	Min	Тур	Max	単位
プログラム時間	1バイト	t _{DP1}	_	86	732	_	57	502	μs
イレース時間	1 KB	t _{DE1K}	_	19.7	504	_	12.4	354	ms
ブランクチェック時間	1バイト	t _{DBC1}	_	_	46.5	_	_	23.3	μs
	1 KB	t _{DBC1K}	_	_	7.3	_	_	3.66	ms
イレース実行中のサスへ	ペンド時間	t _{DSED}	_	_	22.3	_	_	16.2	μs
データフラッシュ STOP 復帰時間		t _{DSTOP}	250	_	_	250	_	_	ns

- 注、ソフトウェアによる命令実行からフラッシュメモリの各動作が起動するまでの時間は含みません。
- 注. フラッシュメモリのプログラムまたはイレース実行時の ICLK 下限周波数は 1 MHz です。ICLK を 2 MHz 未満で使用する場合、周波数は 1 MHz または 2 MHz に設定できます。1.5 MHz などの非整数周波数は設定できません。
- 注. フラッシュメモリのプログラムまたはイレース実行時の ICLK の周波数精度は±1.0%とします。クロックソースの周波数精度を確認してください。

2.10 シリアルワイヤデバッグ (SWD)

表 2.57 SWD 特性 (1)

条件: VCC = AVCC0 = 2.4~5.5 V

来件: VCC = AVCCU = 2.4~5.5 V													
項目	シンボル	Min	Тур	Max	単位	測定条件							
SWCLK クロックサイクル時間	tswckcyc	80	_	_	ns	図 2.57							
SWCLK クロック High レベルパルス幅	t _{SWCKH}	35	_	_	ns								
SWCLK クロック Low レベルパル ス幅	t _{SWCKL}	35	_	_	ns								
SWCLK クロック立ち上がり時間	tswckr	_	_	5	ns								
SWCLK クロック立ち下がり時間	tswckf	_	_	5	ns								
SWDIO セットアップ時間	t _{SWDS}	16	_	_	ns	図 2.58							
SWDIO ホールド時間	tswdh	16	_	_	ns								
SWDIO データ遅延時間	t _{SWDD}	2	_	70	ns								

表 2.58 SWD 特性 (2)

条件: VCC = AVCC0 = 1.6~2.4 V

項目	シンボル	Min	Тур	Max	単位	測定条件
SWCLK クロックサイクル時間	tswckcyc	250	_	_	ns	図 2.57
SWCLK クロック High レベルパルス幅	tswckh	120	_	_	ns	
SWCLK クロック Low レベルパルス幅	t _{SWCKL}	120	_	_	ns	
SWCLK クロック立ち上がり時間	tswckr	_	_	5	ns	
SWCLK クロック立ち下がり時間	t _{SWCKf}	_	_	5	ns	
SWDIO セットアップ時間	t _{SWDS}	50	_	_	ns	図 2.58
SWDIO ホールド時間	t _{SWDH}	50	_	_	ns	
SWDIO データ遅延時間	t _{SWDD}	2	_	170	ns	




図 2.57 SWD SWCLK タイミング




図 2.58 SWD 入出力タイミング

付録 1. 各プロセスモードのポート状態

表 A1.1 各プロセスモードのポート状態 (1/2)

ポート名	リセット	ソフトウェアスタンパイモード
P000/AN008	Hi-Z	Keep-O
P001/AN009/IRQ7_A	Hi-Z	Keep-O ^(注1)
P002/AN010	Hi-Z	Keep-O
P010/AN005	Hi-Z	Keep-O
P011/AN006	Hi-Z	Keep-O
P012/AN007	Hi-Z	Keep-O
P013/AN000/CMPIN03/GTIW_A/IRQ1_C	Hi-Z	Keep-O ^(注1)
P014/AN001/CMPIN02/GTIV_A/IRQ3_B	Hi-Z	Keep-O ^(注1)
P015/AN002/CMPIN01/GTIU_A/IRQ2_C	Hi-Z	Keep-O ^(注1)
P100/AGTIO0_A/GTOVLO_B/GTIOC1B_B/ RXD0_A/MISO0_A/SCL0_A/SCL0_D/ SCK1_A/MISOA_A/KRM00/AN022/IRQ0_C	Hi-Z	[AGTIO0_A 出力選択] AGTIO0_A 出力 ^(注2) [上記以外] Keep-O ^(注1)
P101/AGTEE0/GTOVUP_B/GTIOC1A_B/ TXD0_A/MOSI0_A/SDA0_A/MOSIA_A/ SDA0_C/CTS1_RTS1_A/KRM01/AN021/ IRQ2_A	Hi-Z	Keep-O ^(注1)
P102/ADTRG0_A/AGTO0/GTOWLO_B/ GTIOC2B_A/AN020/CMPREF0/IRQ1_A/ SCK0_A/TXD2_D/MOSI2_D/SDA2_D/ RSPCKA_A/KRM02	Hi-Z	[AGTO0 選択] AGTO0 出力 ^(注2) [上記以外] Keep-O ^(注1)
P103/GTOWUP_B/GTIOC2A_A/RXD2_D/ MISO2_D/SCL2_DAN019/CMPIN1/IRQ4_B/ GTCPPO3/CTS0_RTS0_A/SSLA0_A/ KRM03	Hi-Z	Keep-O ^(注1)
P104/GTETRGB_B/RXD0_C/MISO0_C/ SCL0_C/SSLA1_A/KRM04/IRQ1_B	Hi-Z	Keep-O ^(注1)
P108/SWDIO/AGTEE1_B/GTETRGB_C/ GTIOC3B_A/RXD1/MISO1/SCL1/IRQ6_C/ GTCPPO2/CTS9_RTS9_B	プルアップ	Keep-O ^(注1)
P109/AGTOA1_B/GTOWUP_A/ GTIOC2A_B/SCK1_E/TXD9_B/MOSI9_B/ SDA9_B/CLKOUT_B	Hi-Z	[AGTOA1_B 選択] AGTOA1_B 出力 ^(注2) [CLKOUT 選択] CLKOUT 出力 [上記以外] Keep-O
P110/AGTIO1_A/GTOWLO_A/GTIOC2B_B/ VCOUT/CTS2_RTS2_B/RXD9_B/SCL9_B/ MISO9_B/IRQ3_A	Hi-Z	[AGTIO1 選択] AGTIO1 出力 ^(注2) [ACMPHS 選択] VCOUT 出力 [上記以外] Keep-O ^(注1)
P111/AGTOA0/GTIOC1A_C/SCK2_B/ SCK9_B/IRQ4_A	Hi-Z	[AGTOA0 選択] AGTOA0 出力 ^(注2) [上記以外] Keep-O ^(注1)
P112/AGTOB0/GTIOC1B_C/SCK1_D	Hi-Z	[AGTOB0 選択] AGTOB0 出力 ^(注2) [上記以外] Keep-O
P200/NMI	Hi-Z	Hi-Z

表 A1.1 各プロセスモードのポート状態 (2/2)

ポート名	リセット	ソフトウェアスタンパイモード
P201/MD	プルアップ	Keep-O
P206/GTIU_B/TXD0_C/MOSI0_C/SDA0_C/IRQ0_B	Hi-Z	Keep-O ^(注1)
P207	Hi-Z	Keep-O
P208/AGTOB0_A/GTOUUP_B/GTIOC0A_B	Hi-Z	[AGTOB0_A 選択] AGTOB0_A 出力 ^(注2) [上記以外] Keep-O
P212/EXTAL/AGTEE1_A/GTOULO_A/ GTIOC0B_A/IRQ7_C	Hi-Z	Keep-O ^(注1)
P213/XTAL/GTOUUP_A/GTIOC0A_A/ IRQ2_B	Hi-Z	Keep-O ^(注1)
P300/SWCLK/GTETRGA_C/GTIOC3A_A/ TXD1/MOSI1/SDA1/IRQ5_B/GTCPPO1	プルアップ	Keep-O ^(注1)
P301/AGTIO0_D/GTETRGB_A/RXD2_A/ MISO2_A/SCL2_A/CTS9_RTS9_D/IRQ6_A	Hi-Z	[AGTIO0_D 出力選択] AGTIO0_D 出力 ^(注2) [上記以外] Keep-O ^(注1)
P302/GTETRGA_D/TXD2_A/MOSI2_A/ SDA2_A/IRQ5_A	Hi-Z	Keep-O ^(注1)
P400/CACREF_C/AGTIO1_C/GTIOC3A_B/ SCK0_B/SCK1_B/SCL0_A/IRQ0_A	Hi-Z	[AGTIO1_C 出力選択] AGTIO1_C 出力 ^(注2) [上記以外] Keep-O ^(注1)
P401/GTETRGA_B/GTIOC3B_B/ CTS0_RTS0_B/SDA0_A/IRQ5_C	Hi-Z	Keep-O ^(注1)
P402/GTADSM0	Hi-Z	Keep-O
P403/GTADSM1	Hi-Z	Keep-O
P407/ADTRG0_B/AGTIO0_C/CMPREF1/ GTOULO_B/GTIOC0B_B/GTCPPO0/ CTS0_RTS0_D/SDA0_B	Hi-Z	[AGTIO0_C 出力選択] AGTIO0_C 出力 ^(注2) [上記以外] Keep-O ^(注1)
P408/GTIW_B/CTS1_RTS1_D/SCL0_C/ IRQ7_B	Hi-Z	Keep-O ^(注1)
P409/GTIV_B/IRQ6_B	Hi-Z	Keep-O ^(注1)
P500/GTETRGA_A/GTIOC2A_C	Hi-Z	Keep-O
P913/AGTIO1_F/GTOVLO_A/GTIOC1B_A	Hi-Z	[AGTIO1_F 出力選択] AGTIO1_F 出力 ^(注2) [上記以外] Keep-O
P914/AGTOA1_A/GTOVUP_A/GTIOC1A_A	Hi-Z	[AGTOA1_A 出力選択] AGTOA1_A 出力 ^(注2) [上記以外] Keep-O
P915	Hi-Z	Keep-O

Hi-Z: ハイインピーダンス 注.

Keep-O: 出力端子は前の値を保持します。入力端子はハイインピーダンスになります。 注 1. 端子が外部割り込み端子として使用され、ソフトウェアスタンバイの解除要因に指定されている場合、入力が許可されます。 注 2. LOCO がカウントソースとして選択されている間、AGTIO 出力が許可されます。

付録 2. 外形寸法図

外形寸法図の最新版や実装に関する情報は、弊社のウェブサイトの「パッケージ」を参照してください。




図 A2.1 LQFP 48 ピン




図 A2.2 HWQFN 48 ピン




図 A2.3 LQFP 32 ピン








図 A2.4 HWQFN 32 ピン









Reference	Dimension in Millimeters					
Symbol	Min.	Nom.	Max.			
Α	_	_	0.80			
A 1	0. 00	0.02	0.05			
A ₃	0	. 203 REI	F.			
b	0. 18	0. 25	0. 30			
D	4.00 BSC					
Е	4.00 BSC					
е	0.50 BSC					
L	0. 35	0. 45				
K	0. 20	-				
D_2	2. 65 2. 70 2. 7					
E ₂	2. 65 2. 70 2. 75					
aaa	0.15					
bbb	0. 10					
ccc	0. 10					
ddd	0.05					
eee	0. 08					
fff	0. 10					

図 A2.5 HWQFN 24 ピン

RA2T1 データシート 付録 3. I/O レジスタ

付録 3. I/O レジスタ

この付録では、I/O レジスタアドレス、アクセスサイクル、リセット値について機能ごとに説明します。

3.1 周辺機能のベースアドレス

本マニュアルに記載の周辺機能のベースアドレスは下記のとおりです。

表 A3.1 に、各周辺機能の名前、説明、ベースアドレスを示します。

表 A3.1 周辺機能のベースアドレス (1/2)

名称	内容	ベースアドレス
RMPU	Renesas メモリプロテクションユニット	0x4000_0000
SRAM	SRAM 制御	0x4000_2000
BUS	バス制御	0x4000_3000
DTC	データトランスファコントローラ	0x4000_5400
ICU	割り込みコントローラユニット	0x4000_6000
DBG	デバッグ機能	0x4001_B000
SYSC	システム制御	0x4001_E000
PORT0	ポート0コントロールレジスタ	0x4004_0000
PORT1	ポート 1 コントロールレジスタ	0x4004_0020
PORT2	ポート 2 コントロールレジスタ	0x4004_0040
PORT3	ポート3コントロールレジスタ	0x4004_0060
PORT4	ポート 4 コントロールレジスタ	0x4004_0080
PORT5	ポート5コントロールレジスタ	0x4004_00A0
PORT9	ポート9コントロールレジスタ	0x4004_0120
PFS	Pmn 端子機能コントロールレジスタ	0x4004_0800
ELC	イベントリンクコントローラ	0x4004_1000
POEG	GPT 用ポートアウトプットイネーブルモジュール	0x4004_2000
WDT	ウォッチドッグタイマ	0x4004_4200
IWDT	独立ウォッチドッグタイマ	0x4004_4400
CAC	クロック周波数精度測定回路	0x4004_4600
MSTP	モジュールストップ制御 B/C/D、低速モジュール R/W 禁止 制御	0x4004_7000
IIC0	Inter-Integrated Circuit 0	0x4005_3000
IIC0WU	Inter-Integrated Circuit 0 ウェイクアップユニット	0x4005_3014
DOC	データ演算回路	0x4005_4100
ADC120	12 ビット A/D コンバータ	0x4005_C000
SCI0	シリアルコミュニケーションインタフェース 0	0x4007_0000
SCI1	シリアルコミュニケーションインタフェース 1	0x4007_0020
SCI2	シリアルコミュニケーションインタフェース 2	0x4007_0040
SCI9	シリアルコミュニケーションインタフェース 9	0x4007_0120
SPI0	シリアルペリフェラルインタフェース 0	0x4007_2000
CRC	巡回冗長検査	0x4007_4000
KINT	キー割り込み機能	0x4008_0000
AGTW0	低消費電力非同期汎用タイマ 0	0x4008_4000
AGTW1	低消費電力非同期汎用タイマ 1	0x4008_4100
ACMPHS	高速アナログコンパレータ	0x4008_5E00

RA2T1 データシート 付録 3. I/O レジスタ

表 A3.1 周辺機能のベースアドレス (2/2)

名称	内容	ベースアドレス
GPT160	16 ビット汎用 PWM タイマ 0	0x4008_9000
GPT161	16 ビット汎用 PWM タイマ 1	0x4008_9100
GPT162	16 ビット汎用 PWM タイマ 2	0x4008_9200
GPT163	16 ビット汎用 PWM タイマ 3	0x4008_9300
GPT_OPS	出力相切り替えコントローラ	0x4008_9A00
FLCN	フラッシュ I/O レジスタ、メモリウェイトサイクル制御、 温度センサ校正データ	0x407E_C000

注. 名称 = 周辺機能の名称

内容 = 周辺機能

ベースアドレス = 最下位の予約アドレスまたは周辺機能が使用するアドレス

3.2 アクセスサイクル

本項では、本マニュアルに記載の I/O レジスタのアクセスサイクル情報を示します。

以下の情報は、表 A3.2 に適用されます。

- レジスタは対応するモジュールごとにグループ化されています。
- アクセスサイクル数については、指定の基準クロックのサイクル数を示しています。
- 内部 I/O 領域では、レジスタに割り当てられていない予約アドレスにアクセスしないでください。アクセスした場合、動作は保証されません。
- I/O アクセスサイクル数は、内部周辺バスのバスサイクル、分周クロック同期化サイクル、および各モジュールのウェイトサイクルによって異なります。分周クロック同期化サイクルは、ICLK と PCLK 間の周波数比によって異なります。
- ICLK 周波数と PCLK 周波数が等しいとき、分周クロック同期化サイクル数は常に一定です。
- ICLK 周波数が PCLK 周波数より大きいとき、分周クロック同期化サイクル数に少なくとも 1PCLK サイクル 追加されます。
- 注. CPU からのレジスタアクセスが、外部メモリへの命令フェッチや、DTC のような他のバスマスタのバスアクセスと 競合せずに実行された場合のサイクル数です。

表 A3.2 に、GPT 以外のモジュールのレジスタアクセスサイクルを示します。

表 A3.2 GPT 以外のモジュールのアクセスサイクル (1/2)

			アクセスサイクル数							
	アドレス		ICLK =	ICLK > ICLK > PCLK(注1)						
周辺機能	ここから	ここまで	読み出し	書き込み	読み出し	書き込み	サイクル 単位	関連機能		
MPU, SRAM, BUS, DTC, ICU, CPU_DBG	0x4000_2000	0x4001_BFFF		3			ICLK	メモリプロテクションユニット、 SRAM、バス、データトランスフ ァコントローラ、割り込みコント ローラ、CPU、フラッシュメモリ		
SYSC	0x4001_E000	0x4001_E6FF		4			ICLK	低消費電力モード、リセット、低 電圧検出、クロック発生回路、レ ジスタライトプロテクション		
PORTN, PFS, ELC, POEG, WDT, IWDT, CAC, MSTP	0x4004_0000	0x4004_7FFF	3		2-	~3	PCLKB	I/O ポート、イベントリンクコントローラ、GPT 用ポートアウト プットイネーブル、ウォッチドッ グタイマ、独立ウォッチドッグタ イマ、クロック周波数精度測定回 路、モジュールストップ制御		

RA2T1 データシート 付録 3. I/O レジスタ

表 A3.2 GPT 以外のモジュールのアクセスサイクル (2/2)

			アクセス	ヤスサイクル数				
	アドレス		ICLK = PCLK 読み出 書き込 し み		ICLK > PCLK ^(注1)			
周辺機能	ここから	ここまで			読み出し	書き込み	サイクル 単位	関連機能
IICn (n = 0), IIC0WU, DOC, ADC12	0x4005_0000	0x4005_EFFF	3		2~3		PCLKB	I ² C バスインタフェース、データ 演算回路、12 ビット A/D コンバ ータ
SCIn (n = 0~2, 9 ^(注2))	0x4007_0000	0x4007_0EFF	5		2~3		PCLKB	シリアルコミュニケーションイ ンタフェース
SPIn (n = 0) ^(注3)	0x4007_2000	0x4007_2FFF	5		2~3		PCLKB	シリアルペリフェラルインタフ ェース
CRC	0x4007_4000	0x4007_4FFF	3		2	~3	PCLKB	CRC 演算器
GPT16n (n = 0~3), GPT_OPS	0x4008_9000	0x4008_9FFF	表 A3.3		表 A3.3 を参照。		PCLKB	汎用 PWM タイマ
KINT	0x4008_0000	0x4008_2FFF	3		2	~ 3	PCLKB	キー割り込み機能
AGTWn	0x4008_4000	0x4008_4FFF	3		2	~3	PCLKB	低消費電力非同期汎用タイマ
ACMPHS	0x4008_5E00	0x4008_6FFF	3		2	~3	PCLKB	高速アナログコンパレータ
FLCN	0x407E_C000	0x407E_FFFF	7		-	7	ICLK	データフラッシュ、温度センサ、 静電容量式センシングユニット 2、フラッシュ制御

- 注 1. PCLK サイクル数が整数ではない (たとえば 1.5) 場合、最小値は小数点以下を切り捨て、最大値は小数点以下を切り上げます。たとえば、1.5~2.5 は、1~3 となります。 注 2. n=0 の場合については、16 ビットレジスタ (FTDRHL、FRDRHL、FCR、FDR、LSR、および CDR) へのアクセス時、表 A3.2 に
- 注 2. n=0 の場合については、16 ビットレジスタ(FTDRHL、FRDRHL、FCR、FDR、LSR、および CDR)へのアクセス時、表 A3.2 に記載の値よりも 2 サイクル分多いアクセスサイクルとなります。8 ビットレジスタ(FTDRH、FTDRL、FRDRH、および FRDRL)にアクセスを行う場合は、表 A3.2 に記載のアクセスサイクルとなります。
- 注 3. 32 ビットレジスタ (SPDR) にアクセスを行う場合は、表 A3.2 に記載の値よりも 2 サイクル分多いアクセスサイクルとなります。 8 ビットまたは 16 ビットレジスタ (SPDR_HA) にアクセスを行う場合は、表 A3.2 に記載のアクセスサイクルとなります。

表 A3.3 に、GPT モジュールのレジスタアクセスサイクルを示します。

表 A3.3 GPT モジュールのアクセスサイクル

	アクセスサイクル数		
ICLK と PCLK 間の周波数比	読み出し	書き込み	サイクル単位
ICLK > PCLKD = PCLKB	5~6	3~4	PCLKB
ICLK > PCLKD > PCLKB	3~4	2~3	PCLKB
PCLKD = ICLK = PCLKB	6	4	PCLKB
PCLKD = ICLK > PCLKB	2~3	1~2	PCLKB
PCLKD > ICLK = PCLKB	4	3	PCLKB
PCLKD > ICLK > PCLKB	2~3	1~2	PCLKB

RA2T1 データシート 改訂履歴

改訂履歴

Revision 1.00 — 2025 年 6 月 25 日

初版発行



製品ご使用上の注意事項

ここでは、マイコン製品全体に適用する「使用上の注意事項」について説明します。個別の使用上の注意事項については、本ドキュメントおよびテクニカルアップデートを参照してください。

1. 静電気対策

CMOS 製品の取り扱いの際は静電気防止を心がけてください。CMOS 製品は強い静電気によってゲート絶縁破壊を生じることがあります。運搬や保存の際には、当社が出荷梱包に使用している導電性のトレーやマガジンケース、導電性の緩衝材、金属ケースなどを利用し、組み立て工程にはアースを施してください。プラスチック板上に放置したり、端子を触ったりしないでください。また、CMOS 製品を実装したボードについても同様の扱いをしてください。

2. 電源投入時の処置

電源投入時は、製品の状態は不定です。電源投入時には、LSIの内部回路の状態は不確定であり、レジスタの設定や各端子の状態は不定です。外部 リセット端子でリセットする製品の場合、電源投入からリセットが有効になるまでの期間、端子の状態は保証できません。同様に、内蔵パワーオン リセット機能を使用してリセットする製品の場合、電源投入からリセットのかかる一定電圧に達するまでの期間、端子の状態は保証できません。

3. 電源オフ時における入力信号

当該製品の電源がオフ状態のときに、入力信号や入出力プルアップ電源を入れないでください。入力信号や入出力プルアップ電源からの電流注入により、誤動作を引き起こしたり、異常電流が流れ内部素子を劣化させたりする場合があります。資料中に「電源オフ時における入力信号」についての記載のある製品は、その内容を守ってください。

4. 未使用端子の処理

未使用端子は、「未使用端子の処理」に従って処理してください。CMOS製品の入力端子のインピーダンスは、一般に、ハイインピーダンスとなっています。未使用端子を開放状態で動作させると、誘導現象により、LSI周辺のノイズが印加され、LSI内部で貫通電流が流れたり、入力信号と認識されて誤動作を起こす恐れがあります。

5. クロックについて

リセット時は、クロックが安定した後、リセットを解除してください。プログラム実行中のクロック切り替え時は、切り替え先クロックが安定した後に切り替えてください。リセット時、外部発振子(または外部発振回路)を用いたクロックで動作を開始するシステムでは、クロックが十分安定した後、リセットを解除してください。また、プログラムの途中で外部発振子(または外部発振回路)を用いたクロックに切り替える場合は、切り替え先のクロックが十分安定してから切り替えてください。

6. 入力端子の印加波形

入力ノイズや反射波による波形歪みは誤動作の原因になりますので注意してください。CMOS 製品の入力がノイズなどに起因して、V_□ (Max.) から V_□ (Min.) までの領域にとどまるような場合は、誤動作を引き起こす恐れがあります。入力レベルが固定の場合はもちろん、V_□ (Max.) から V_□ (Min.) までの領域を通過する遷移期間中にチャタリングノイズなどが入らないように使用してください。

7. リザーブアドレス (予約領域) のアクセス禁止

リザーブアドレス (予約領域) のアクセスを禁止します。アドレス領域には、将来の拡張機能用に割り付けられている リザーブアドレス (予約領域) があります。これらのアドレスをアクセスしたときの動作については、保証できませんので、アクセスしないようにしてください。

8. 製品間の相違について

型名の異なる製品に変更する場合は、製品型名ごとにシステム評価試験を実施してください。同じグループのマイコンでも型名が違うと、フラッシュメモリ、レイアウトパターンの相違などにより、電気的特性の範囲で、特性値、動作マージン、ノイズ耐量、ノイズ幅射量などが異なる場合があります。型名が違う製品に変更する場合は、個々の製品ごとにシステム評価試験を実施してください。

ご注意書き

- 1. 本資料に記載された回路、ソフトウェアおよびこれらに関連する情報は、半導体製品の動作例、応用例を説明するものです。回路、ソフトウェアおよびこれらに関連する情報を使用する場合、お客様の責任において、お客様の機器・システムを設計ください。これらの使用に起因して生じた損害(お客様または第三者いずれに生じた損害も含みます。以下同じです。)に関し、当社は、一切その責任を負いません。
- 2. 当社製品または本資料に記載された製品データ、図、表、プログラム、アルゴリズム、応用回路例等の情報の使用に起因して発生した第三者の特許権、 著作権その他の知的財産権に対する侵害またはこれらに関する紛争について、当社は、何らの保証を行うものではなく、また責任を負うものではありま せん。
- 3. 当社は、本資料に基づき当社または第三者の特許権、著作権その他の知的財産権を何ら許諾するものではありません。
- 4. 当社製品を組み込んだ製品の輸出入、製造、販売、利用、配布その他の行為を行うにあたり、第三者保有の技術の利用に関するライセンスが必要となる 場合、当該ライセンス取得の判断および取得はお客様の責任において行ってください。
- 5. 当社製品を、全部または一部を問わず、改造、改変、複製、リバースエンジニアリング、その他、不適切に使用しないでください。かかる改造、改変、 複製、リバースエンジニアリング等により生じた損害に関し、当社は、一切その責任を負いません。
- 6. 当社は、当社製品の品質水準を「標準水準」および「高品質水準」に分類しており、各品質水準は、以下に示す用途に製品が使用されることを意図して おります。

標準水準: コンピュータ、OA 機器、通信機器、計測機器、AV 機器、家電、工作機械、パーソナル機器、産業用ロボット等

高品質水準:輸送機器(自動車、電車、船舶等)、交通制御(信号)、大規模通信機器、金融端末基幹システム、各種安全制御装置等

当社製品は、データシート等により高信頼性、Harsh environment 向け製品と定義しているものを除き、直接生命・身体に危害を及ぼす可能性のある機器・システム(生命維持装置、人体に埋め込み使用するもの等)、もしくは多大な物的損害を発生させるおそれのある機器・システム(宇宙機器と、海底中継器、原子力制御システム、航空機制御システム、プラント基幹システム、軍事機器等)に使用されることを意図しておらず、これらの用途に使用することは想定していません。たとえ、当社が想定していない用途に当社製品を使用したことにより損害が生じても、当社は一切その責任を負いません。

- 7. あらゆる半導体製品は、外部攻撃からの安全性を 100%保証されているわけではありません。当社ハードウェア/ソフトウェア製品にはセキュリティ対策が組み込まれているものもありますが、これによって、当社は、セキュリティ脆弱性または侵害(当社製品または当社製品が使用されているシステムに対する不正アクセス・不正使用を含みますが、これに限りません。)から生じる責任を負うものではありません。当社は、当社製品または当社製品が使用されたあらゆるシステムが、不正な改変、攻撃、ウイルス、干渉、ハッキング、データの破壊または窃盗その他の不正な侵入行為(「脆弱性問題」といいます。)によって影響を受けないことを保証しません。当社は、脆弱性問題に起因しまたはこれに関連して生じた損害について、一切責任を負いません。また、法令において認められる限りにおいて、本資料および当社ハードウェア/ソフトウェア製品について、商品性および特定目的との合致に関する保証ならびに第三者の権利を侵害しないことの保証を含め、明示または黙示のいかなる保証も行いません。
- 8. 当社製品をご使用の際は、最新の製品情報(データシート、ユーザーズマニュアル、アプリケーションノート、信頼性ハンドブックに記載の「半導体デバイスの使用上の一般的な注意事項」等)をご確認の上、当社が指定する最大定格、動作電源電圧範囲、放熱特性、実装条件その他指定条件の範囲内でご使用ください。指定条件の範囲を超えて当社製品をご使用された場合の故障、誤動作の不具合および事故につきましては、当社は、一切その責任を負いません。
- 9. 当社は、当社製品の品質および信頼性の向上に努めていますが、半導体製品はある確率で故障が発生したり、使用条件によっては誤動作したりする場合があります。また、当社製品は、データシート等において高信頼性、Harsh environment 向け製品と定義しているものを除き、耐放射線設計を行っておりません。仮に当社製品の故障または誤動作が生じた場合であっても、人身事故、火災事故その他社会的損害等を生じさせないよう、お客様の責任において、冗長設計、延焼対策設計、誤動作防止設計等の安全設計およびエージング処理等、お客様の機器・システムとしての出荷保証を行ってください。特に、マイコンソフトウェアは、単独での検証は困難なため、お客様の機器・システムとしての安全検証をお客様の責任で行ってください。
- 10. 当社製品の環境適合性等の詳細につきましては、製品個別に必ず当社営業窓口までお問合せください。ご使用に際しては、特定の物質の含有・使用を規制する RoHS 指令等、適用される環境関連法令を十分調査のうえ、かかる法令に適合するようご使用ください。かかる法令を遵守しないことにより生じた損害に関して、当社は、一切その責任を負いません。
- 11. 当社製品および技術を国内外の法令および規則により製造・使用・販売を禁止されている機器・システムに使用することはできません。当社製品および 技術を輸出、販売または移転等する場合は、「外国為替及び外国貿易法」その他日本国および適用される外国の輸出管理関連法規を遵守し、それらの定 めるところに従い必要な手続きを行ってください。
- 12. お客様が当社製品を第三者に転売等される場合には、事前に当該第三者に対して、本ご注意書き記載の諸条件を通知する責任を負うものといたします。
- 13. 本資料の全部または一部を当社の文書による事前の承諾を得ることなく転載または複製することを禁じます。
- 14. 本資料に記載されている内容または当社製品についてご不明な点がございましたら、当社の営業担当者までお問合せください。
- 注 1. 本資料において使用されている「当社」とは、ルネサス エレクトロニクス株式会社およびルネサス エレクトロニクス株式会社が直接的、間接的に支配する会社をいいます。
- 注 2. 本資料において使用されている「当社製品」とは、注1において定義された当社の開発、製造製品をいいます。

(Rev.5.0-1 2020.10)

本社所在地

〒135-0061 東京都江東区豊洲 3-2-24 (豊洲フォレシア)

www.renesas.com

商標について

ルネサスおよびルネサスロゴはルネサス エレクトロニクス株式会社の 商標です。すべての商標および登録商標は、それぞれの所有者に帰属し ます。

お問合せ窓口

弊社の製品や技術、ドキュメントの最新情報、最寄の営業お問合せ窓口に関する情報などは、弊社ウェブサイトをご覧ください。

www.renesas.com/contact/