

お客様各位

---

## カタログ等資料中の旧社名の扱いについて

---

2010年4月1日を以ってNECエレクトロニクス株式会社及び株式会社ルネサステクノロジが合併し、両社の全ての事業が当社に承継されております。従いまして、本資料中には旧社名での表記が残っておりますが、当社の資料として有効ですので、ご理解の程宜しくお願い申し上げます。

ルネサスエレクトロニクス ホームページ (<http://www.renesas.com>)

2010年4月1日

ルネサスエレクトロニクス株式会社

【発行】ルネサスエレクトロニクス株式会社 (<http://www.renesas.com>)

【問い合わせ先】 <http://japan.renesas.com/inquiry>

## ご注意書き

1. 本資料に記載されている内容は本資料発行時点のものであり、予告なく変更することがあります。当社製品のご購入およびご使用にあたりましては、事前に当社営業窓口で最新の情報をご確認いただきますとともに、当社ホームページなどを通じて公開される情報に常にご注意ください。
2. 本資料に記載された当社製品および技術情報の使用に関連し発生した第三者の特許権、著作権その他の知的財産権の侵害等に関し、当社は、一切その責任を負いません。当社は、本資料に基づき当社または第三者の特許権、著作権その他の知的財産権を何ら許諾するものではありません。
3. 当社製品を改造、改変、複製等しないでください。
4. 本資料に記載された回路、ソフトウェアおよびこれらに関連する情報は、半導体製品の動作例、応用例を説明するものです。お客様の機器の設計において、回路、ソフトウェアおよびこれらに関連する情報を使用する場合には、お客様の責任において行ってください。これらの使用に起因しお客様または第三者に生じた損害に関し、当社は、一切その責任を負いません。
5. 輸出に際しては、「外国為替及び外国貿易法」その他輸出関連法令を遵守し、かかる法令の定めるところにより必要な手続を行ってください。本資料に記載されている当社製品および技術を大量破壊兵器の開発等の目的、軍事利用の目的その他軍事用途の目的で使用しないでください。また、当社製品および技術を国内外の法令および規則により製造・使用・販売を禁止されている機器に使用することができません。
6. 本資料に記載されている情報は、正確を期すため慎重に作成したのですが、誤りが無いことを保証するものではありません。万一、本資料に記載されている情報の誤りに起因する損害がお客様に生じた場合においても、当社は、一切その責任を負いません。
7. 当社は、当社製品の品質水準を「標準水準」、「高品質水準」および「特定水準」に分類しております。また、各品質水準は、以下に示す用途に製品が使われることを意図しておりますので、当社製品の品質水準をご確認ください。お客様は、当社の文書による事前の承諾を得ることなく、「特定水準」に分類された用途に当社製品を使用することができません。また、お客様は、当社の文書による事前の承諾を得ることなく、意図されていない用途に当社製品を使用することができません。当社の文書による事前の承諾を得ることなく、「特定水準」に分類された用途または意図されていない用途に当社製品を使用したことによりお客様または第三者に生じた損害等に関し、当社は、一切その責任を負いません。なお、当社製品のデータ・シート、データ・ブック等の資料で特に品質水準の表示がない場合は、標準水準製品であることを表します。  
標準水準： コンピュータ、OA 機器、通信機器、計測機器、AV 機器、家電、工作機械、パーソナル機器、産業用ロボット  
高品質水準： 輸送機器（自動車、電車、船舶等）、交通用信号機器、防災・防犯装置、各種安全装置、生命維持を目的として設計されていない医療機器（厚生労働省定義の管理医療機器に相当）  
特定水準： 航空機器、航空宇宙機器、海底中継機器、原子力制御システム、生命維持のための医療機器（生命維持装置、人体に埋め込み使用するもの、治療行為（患部切り出し等）を行うもの、その他直接人命に影響を与えるもの）（厚生労働省定義の高度管理医療機器に相当）またはシステム等
8. 本資料に記載された当社製品のご使用につき、特に、最大定格、動作電源電圧範囲、放熱特性、実装条件その他諸条件につきましては、当社保証範囲内でご使用ください。当社保証範囲を超えて当社製品をご使用された場合の故障および事故につきましては、当社は、一切その責任を負いません。
9. 当社は、当社製品の品質および信頼性の向上に努めておりますが、半導体製品はある確率で故障が発生したり、使用条件によっては誤動作したりする場合があります。また、当社製品は耐放射線設計については行っておりません。当社製品の故障または誤動作が生じた場合も、人身事故、火災事故、社会的損害などを生じさせないようお客様の責任において冗長設計、延焼対策設計、誤動作防止設計等の安全設計およびエージング処理等、機器またはシステムとしての出荷保証をお願いいたします。特に、マイコンソフトウェアは、単独での検証は困難なため、お客様が製造された最終の機器・システムとしての安全検証をお願いいたします。
10. 当社製品の環境適合性等、詳細につきましては製品個別に必ず当社営業窓口までお問合せください。ご使用に際しては、特定の物質の含有・使用を規制する RoHS 指令等、適用される環境関連法令を十分調査のうえ、かかる法令に適合するようご使用ください。お客様がかかる法令を遵守しないことにより生じた損害に関し、当社は、一切その責任を負いません。
11. 本資料の全部または一部を当社の文書による事前の承諾を得ることなく転載または複製することを固くお断りいたします。
12. 本資料に関する詳細についてのお問い合わせその他お気付きの点等がございましたら当社営業窓口までご照会ください。

注 1. 本資料において使用されている「当社」とは、ルネサスエレクトロニクス株式会社およびルネサスエレクトロニクス株式会社とその総株主の議決権の過半数を直接または間接に保有する会社をいいます。

注 2. 本資料において使用されている「当社製品」とは、注 1 において定義された当社の開発、製造製品をいいます。

# H8S ファミリ

## ユーザブランチ機能によるフラッシュメモリ書き込み/消去中の外部 WDT クリア

### 要旨

ユーザブランチは、フラッシュメモリの書き込み/消去処理中のある決まった処理単位ごとにユーザ処理ルーチンを実行することができる機能です。

実際のフラッシュメモリ書き込み/消去処理は、書き込みパルス印加、ベリファイ読み出しなどいくつかの処理ステップから構成されています。ユーザブランチ機能では、この処理ステップの合間にユーザ処理ルーチンを実行できます。

本例では、ユーザブランチ機能を用いてフラッシュメモリ消去中に外部ウォッチドッグタイマ (WDT) をクリアすることにより、マイコンのリセットを回避する例を示します。

### 動作確認デバイス

H8S/2378R

### はじめに

H8S/2378 グループと同様の I/O レジスタを持つ他の H8S シリーズでも本プログラムを使用することができます。ただし、一部の機能を機能追加等で変更している場合がありますので、マニュアルで確認してください。このアプリケーションノート使用に際しては十分な評価を行ってください。

### 目次

1. 仕様 .....	2
2. 適用条件 .....	2
3. 使用機能説明 .....	3
4. 動作説明 .....	6
5. ソフトウェア説明 .....	8
6. 参考ドキュメント .....	32

### 1. 仕様

本例では、ユーザブランチ機能を用いてフラッシュメモリ消去中に外部 WDT をクリアする例を示します。以下に本例の仕様を示します。図 1 に本例の接続例を示します。

- (1) 外部 WDT は、ルネサス テクノロジ製 WDT 内蔵 3V 電源系システムリセット IC (M62050) を使用します。本例では M62050 の WDT 機能のみを使用します。WDT の設定時間は、120ms です。詳細は M62050 のデータシートを参照してください。
- (2) 外部 WDT は、120ms 以内に外部 WDT クリア信号が入力されない場合、リセット信号を出力します。M62050 は、外部 WDT 入力 (WD 端子) に任意の外部 WDT クリア信号が継続入力している間、RST1 端子を High に保持します。外部 WDT クリア信号が停止した場合は、RST1 端子から Low (リセット信号) を出力し、H8S マイコンをリセットします。
- (3) 消去するフラッシュメモリは、EB9 (64k バイト領域) の 1 ブロックのみを選択します。EB9 (64k バイト領域) の消去処理時間は、最大 750ms です。このため従来のマイコンでは、外部 WDT の設定時間を 120ms とした場合、フラッシュメモリ消去処理中の外部 WDT クリア間隔が外部 WDT 設定時間以上になり、外部 WDT によりリセットされてしまいます。
- (4) 上記を回避するため、本例ではフラッシュメモリ消去中にユーザブランチ機能を用いて、外部 WDT 設定時間前に P10 端子から外部 WDT クリア信号を出力します。これにより H8S マイコンは、外部 WDT をクリアし、フラッシュメモリ消去処理を継続します。




図 1 外部 WDT 接続図

### 2. 適用条件

表 1 適用条件

項目	内容
動作周波数	入力クロック : 8.25MHz システムクロック : 33MHz (入力クロックの 4 逓倍)
動作モード	モード 7 (シングルチップモード) モード端子設定: MD2 = 1, MD1 = 1, MD0 = 1
オンボードプログラミングモード	ユーザプログラムモード

### 3. 使用機能説明

#### 3.1 ユーザブランチ機能

書き込み処理は 128 バイト単位で実施しますが、書き込みパルス印加、ベリファイ読み出しなどいくつかのステップから構成されています。消去も 1 分割ブロック単位で実施しますが、いくつかの処理ステップから構成されています。このステップの合間にユーザ処理ルーチンの実行が可能な設定を行うことができ、この設定をユーザブランチ付きと呼びます。

#### 3.2 FPEFEQ と FUBRA パラメータの設定

ユーザブランチ機能を使用するには、フラッシュメモリ書き込み/消去手続きプログラムの初期化処理で FPEFEQ と FUBRA パラメータを設定する必要があります。

- FPEFEQ パラメータ (汎用レジスタ: ER0) の周波数設定ビット (F15 ~ F0) に、現在の CPU クロックの周波数を設定します。  
FPEFEQ パラメータの設定可能範囲は 8 ~ 34MHz\* となります。この範囲以外の周波数が設定された場合、初期化プログラムの FPER パラメータにエラーが報告され初期化は行われません。
- FUBRA パラメータ (汎用レジスタ: ER1) に、ユーザブランチ先の先頭アドレスと、FPEFEQ パラメータ (汎用レジスタ: ER0) のユーザブランチイネーブルビット (FUBE15 ~ 0) を設定してください。ユーザブランチ機能を有効にするときは、FUBE15 ~ 0 = H'AA55 に設定してください。ユーザブランチ機能を無効にするときは、FUBRA および FUBE15 ~ 0 に値 0 を設定してください。  
ユーザブランチを行う場合、ブランチ先は書き込み対象のユーザマツト以外で実行するようにしてください。また、ダウンロードされた内蔵プログラムの領域への設定もできません。ユーザブランチ処理からは、RTS 命令で書き込み処理に戻ってください。

【注】 \* H8S/2378 のときは 8 ~ 35MHz となります

FPEFEQ パラメータ, FUBRA パラメータの詳細を下記(a) (b)に示します。

- (a) フラッシュプログラム/イレース周波数パラメータ (FPEFEQ: CPU の汎用レジスタ ER0)  
CPU の動作周波数の設定およびユーザブランチ機能を有効にするパラメータです。

ビット	ビット名	初期値	R/W	説明
31 ~ 16	FUBE15 ~ 0		R/W	フラッシュユーザブランチイネーブルビット ユーザブランチ機能を有効にするときは, H'AA55 に設定してください。 それ以外は H'0000 に設定してください。
15 ~ 0	F15 ~ F0		R/W	周波数設定ビット CPU の動作周波数を設定します。設定値は以下のように算出してください。 <ul style="list-style-type: none"> <li>• MHz 単位で表現した動作周波数を小数点第 3 位で四捨五入し, 小数点第 2 位までとする。</li> <li>• 100 倍した値を 2 進数に変換し, FPEFEQ パラメータ (汎用レジスタ ER0) に書き込む。</li> </ul> 具体例として, CPU の動作周波数が 35.000MHz の場合には, 以下のようになります。 <ul style="list-style-type: none"> <li>• 35.000 の小数点第 3 位を四捨五入し, 35.00。</li> <li>• <math>35.00 \times 100 = 3500</math> を 2 進数変換し, B'0000 1101 1010 1100 (H'0DAC) を R0 に設定。</li> </ul>

- (b) フラッシュユーザブランチアドレス設定パラメータ (FUBRA: CPU の汎用レジスタ ER1)  
ユーザブランチ先のアドレスを設定するパラメータです。書き込み/消去実行時のある決まった処理単位ごとに, 設定したユーザ処理ルーチンを実行することができます。ユーザブランチ機能を使用する場合は, 本レジスタの設定と共に, FPEFEQ のフラッシュユーザブランチイネーブルビットを H'AA55 にセットしてください。

ビット	ビット名	初期値	R/W	説明
31 ~ 0	UA31 ~ UA0		R/W	フラッシュユーザブランチイネーブルビット ユーザブランチ先アドレス ユーザブランチ先は, 内蔵プログラムが転送されている RAM 領域以外の RAM 空間または外部バス空間としてください。 実行コードのない領域にブランチして暴走しないように注意し, 内蔵プログラムのダウンロード領域やスタック領域を破壊しないようにしてください。暴走やダウンロード領域/スタック領域の破壊が発生した場合, フラッシュメモリの値の保証もできません。 ユーザブランチ先の処理では, 内蔵プログラムのダウンロード, 初期化, 書き込み/消去プログラムを起動しないでください。ユーザブランチ先から復帰時の書き込み/消去の保証ができません。また, すでに準備していた書き込みデータを書き換えしないでください。 さらに, ユーザブランチ先の処理で書き込み/消去インタフェースレジスタの書き換えを行わないでください。 ユーザブランチ処理終了後は, RTS 命令で書き込み/消去プログラムに戻ってください。

### 3.3 ユーザブランチ処理の間隔

ユーザブランチ処理が実行される間隔は、書き込み/消去で異なります。表 2 に、CPU クロック周波数 35MHz の場合の最大起動間隔を示します。

表 2 ユーザブランチ処理の起動間隔

	最大間隔
書き込み処理	1ms
消去処理	30ms

4. 動作説明

本例ではユーザブランチ機能を用いて、フラッシュメモリ消去中にも外部 WDT クリア信号を出力する例を説明します。

図 2 に、本例の動作説明図を示します。図 3 に本例の動作タイミングを示します。図 2 と図 3 の説明を以下に示します。図 2、図 3 の(1)~(4)は、それぞれ以下の(1)~(4)と対応しています。

- (1) 本例では、ユーザモードでパワーオンリセットします。IRQ0 端子に立ち下がりエッジが入力されると、ユーザプログラムモードに遷移し消去処理を開始します。
- (2) フラッシュメモリ消去初期化処理では、FPEFEQ と FUBRA パラメータを設定して、ユーザブランチ機能を有効にしています。この設定により、フラッシュメモリ消去処理ステップの合間にユーザブランチ処理が実行されます。
- (3) 消去処理中のユーザブランチ処理の起動間隔は、最大 30ms です。ユーザブランチ処理では P10 端子を反転出力するため、P10 端子が最大 60ms (30ms × 2) 間隔で High (外部 WDT クリア信号) を出力し、外部 WDT をクリアします。このクリア間隔は外部 WDT 設定時間 (120ms) 未満であるため、フラッシュメモリ消去処理は外部 WDT によりリセットされずに、動作を継続することができます。
- (4) フラッシュメモリ消去処理が終了すると、ユーザモードに遷移します。このとき外部 WDT は、通常のユーザ処理によりクリアされます。




図 2 動作説明図






図3 動作タイミング

## 5. ソフトウェア説明

### 5.1 動作環境

表 3 動作環境

項目	内容
開発ツール	High-performance Embedded Workshop Ver4.03.00
C/C++コンパイラ	ルネサス テクノロジ製 H8S,H8/300 SERIES C/C++ Compiler Ver6.02.00
	オプション設定: -cpu = 2000A: 24, -code = machinecode, -optimize = 1, -regparam = 3 -speed = (register,shift,struct,expression)
最適化リンケージ エディタ	ルネサス テクノロジ製 Optimizing Linkage Editor Ver.9.03.00
	オプション設定: -rom=PFL_Code = RAM

表 4 セクション設定

アドレス	セクション名	説明
H'001000	P	プログラム領域
	PFL_Code	消去手続きプログラム格納領域
H'010000	CSMPL	消去対象領域 = 消去ブロック 9 (EB9)
H'FF4000	RAM	消去手続きプログラム転送領域

表 5 割り込み例外処理ベクタテーブル

例外処理要因	ベクタ番号	ベクタテーブル アドレス	割り込み先関数
リセット	0	H'000000	init

## 5.2 関数一覧

表 6 にメインプログラムの関数一覧を示します。表 7 にフラッシュメモリ消去手続きプログラムの関数一覧を示します。また図 4 に各関数の階層構造を示します。

表 6 メインプログラムの関数一覧

関数名	機能
init	初期化ルーチン モジュールストップ解除, クロック設定, main 関数のコールを実施します。
main	メインルーチン フラッシュメモリ消去手続きプログラムを内蔵 RAM に転送し, flew_main 関数をコールします。
copyfzram	フラッシュメモリ消去手続きプログラムを内蔵 RAM に転送します。

表 7 フラッシュメモリ消去手続きプログラムの関数一覧

関数名	機能
flew_main	フラッシュメモリ消去手続きプログラムメインルーチン
download	内蔵消去プログラムダウンロード処理
fw_init	フラッシュメモリ消去初期化処理 FPEFEQ と FUBRA パラメータを設定します。
erase_process	フラッシュメモリ消去処理
UB_WDTclear	ユーザブランチ処理 ユーザブランチ先のユーザ処理ルーチンであり, P10 端子から外部 WDT クリア信号を出力します。




図 4 階層構造

### 5.3 定数説明

表 8, 表 9 にフラッシュメモリ消去手続きプログラムの定数一覧を示します。

表 8 記号定数一覧

定数名	設定値	内容	使用関数
WKAREA	0	内蔵プログラムダウンロード先アドレスを指定 0: ダウンロード先頭アドレスを H'FF9000 に設定 1: ダウンロード先頭アドレスを H'FFA000 に設定 2: ダウンロード先頭アドレスを H'FFB000 に設定 3: ダウンロード先頭アドレスを H'FF8000 に設定	download
CLOCK	3300	システムクロック システムクロック = 33.00MHz のとき $33.00 \times 100 = 3300$ を設定	fw_init
DWNLDTOP	0x00FF8000	内蔵プログラムダウンロード先頭アドレス	—
FLSHWK	(WKAREA==3?DWNLDTOP: (DWNLDTOP + ((1+WKAREA) *0x1000)))	内蔵プログラムダウンロード先頭アドレスの計算	—
DPFR	*(volatile unsigned char*) FLSHWK	内蔵プログラムダウンロード結果の戻り値が格納される先頭アドレス	download
ERASE_ENT	(FLSHWK + 0x10)	消去プログラムの先頭アドレス	erase_process
INIT_ENT	(FLSHWK + 0x20)	初期化プログラムの先頭アドレス	fw_init

表 9 const 定数一覧

型	変数名・配列名	設定値	内容	使用関数
unsigned char	SAMPLEDT [0x10000]	H'00....H'00	EB9 (64k バイト領域) を全て 0 ライトするための配列。 消去プログラムの動作を確認するためのダミー配列であり, 本来の動作では未使用です。	—

## 5.4 メインプログラム関数説明

### 5.4.1 init 関数

(1) 機能概要

初期化ルーチン。モジュールストップ解除，クロック設定，main 関数のコールを実施します。

(2) 引数

なし

(3) 戻り値

なし

(4) 使用内部レジスタ説明

本例で使用する内部レジスタを以下に示します。なお，設定値は本例において使用している値であり，初期値とは異なります。

- システムクロックコントロールレジスタ (SCKCR) ビット数: 8      アドレス: H'FFFF3B

ビット	ビット名	設定値	R/W	機能
2	SCK2	0	R/W	システムクロックセレクト 2~0 クロックの分周比を選択します。 000: 1/1
1	SCK1	0	R/W	
0	SCK0	0	R/W	

- モードコントロールレジスタ (MDCR) ビット数: 8      アドレス: H'FFFF3E

ビット	ビット名	設定値	R/W	機能
2	MDS2	—*	R	モードセレクト 2~0 モード端子 (MD2~MD0) の入力レベルを反映した値 (現在の動作モード) を示しています。これらのビットは MD2~MD0 端子にそれぞれ対応します。これらのビットはリード専用でライトは無効です。MDCR をリードすると，MD2~MD0 端子の入力レベルがこれらのビットにラッチされます。このラッチはリセットで解除されます。
1	MDS1	—*	R	
0	MDS0	—*	R	

【注】 \*MD2~MD0 端子の設定により決定されます。

- MSTPCR<sub>H</sub>, L はモジュールストップモードの制御を行います。1 のとき対応するモジュールはモジュールストップモードになり、クリアするとモジュールストップモードは解除されます。
- モジュールストップコントロールレジスタ H (MSTPCR<sub>H</sub>)      ビット数: 8      アドレス: H'FFFF40

ビット	ビット名	設定値	R/W	対象モジュール
15	ACSE	0	R/W	全モジュールクロックストップモードイネーブル MSTPCR で制御されるすべての内蔵周辺機能、または TMR 以外の内蔵周辺機能をモジュールストップモードにし、SLEEP 命令実行後の全モジュールクロックストップモードへの遷移を許可または禁止します。 0: 全モジュールクロックストップモードを禁止 1: 全モジュールクロックストップモードを許可
14	MSTP14	1	R/W	EXDMA コントローラ (EXDMAC)
13	MSTP13	1	R/W	DMA コントローラ (DMAC)
12	MSTP12	1	R/W	データトランスファコントローラ (DTC)
11	MSTP11	1	R/W	16 ビットタイマパルスユニット (TPU)
10	MSTP10	1	R/W	プログラマブルパルスジェネレータ (PPG)
9	MSTP9	1	R/W	D/A コンバータ (チャンネル 0, 1)
8	MSTP8	1	R/W	D/A コンバータ (チャンネル 2, 3)

- モジュールストップコントロールレジスタ L (MSTPCL)      ビット数: 8      アドレス: H'FFFF41

ビット	ビット名	設定値	R/W	対象モジュール
7	MSTP7	1	R/W	D/A コンバータ (チャンネル 4, 5)
6	MSTP6	1	R/W	A/D コンバータ
5	MSTP5	1	R/W	シリアルコミュニケーションインタフェース_4(SCI_4)
4	MSTP4	1	R/W	シリアルコミュニケーションインタフェース_3(SCI_3)
3	MSTP3	1	R/W	シリアルコミュニケーションインタフェース_2(SCI_2)
2	MSTP2	1	R/W	シリアルコミュニケーションインタフェース_1(SCI_1)
1	MSTP1	1	R/W	シリアルコミュニケーションインタフェース_0(SCI_0)
0	MSTP0	1	R/W	8 ビットタイマ (TMR)

- EXMSTPCR は全モジュールクロックストップモードの制御を MSTPCR と共に行います。全モジュールクロックストップモードへ遷移する場合、EXMSTPCR = H'FFFF としてください。その他の場合は EXMSTPCR = H'FFFD としてください。
- エクステンションモジュールストップコントロールレジスタ H (EXMSTPCR<sub>H</sub>)

ビット数: 8      アドレス: H'FFFF42

ビット	ビット名	設定値	R/W	対象モジュール
15~12	—	0	R/W	リザーブビット リード/ライト可能ですがライト時は 1 をライトしてください。

- エクステンションモジュールストップコントロールレジスタ L (EXMSTPCL)

ビット数: 8      アドレス: H'FFFF43

ビット	ビット名	設定値	R/W	対象モジュール
4	MSTP20	1	R/W	I <sup>2</sup> C バスインタフェース 2_1 (IIC2_1)
3	MSTP19	1	R/W	I <sup>2</sup> C バスインタフェース 2_0 (IIC2_0)


• PLL コントロールレジスタ (PLLCR)

ビット数: 8

アドレス: H'FFFF45

ビット	ビット名	設定値	R/W	機能
1	STC1	1	R/W	周波数逡倍率設定 PLL 回路の周波数逡倍率を設定します。 10: × 4
0	STC0	0	R/W	

(5) フローチャート



### 5.4.2 main 関数

(1) 機能概要

メインルーチン。フラッシュメモリ消去手続きプログラムを内蔵 RAM に転送し、flew\_main 関数をコールします。

(2) 引数

なし

(3) 戻り値

なし

(4) 使用内部レジスタ説明

本例で使用する内部レジスタを以下に示します。なお、設定値は本例において使用している値であり、初期値とは異なります。

- IRQ 端子セレクトレジスタ (ITSR) ビット数: 16    アドレス: H'FFFE16

ビット	ビット名	設定値	R/W	機能
0	ITS0	0	R/W	IRQ0 の入力端子を選択します。 0: P50 1: P80

- IRQ センスコントロールレジスタ L (ISCRL) ビット数: 16    アドレス: H'FFFE1C

ビット	ビット名	設定値	R/W	機能
1	IRQ0SCB	0	R/W	IRQ0 センスコントロール B IRQ0 センスコントロール A 01: IRQ0 入力の立ち下がりエッジで割り込み要求を発生
0	IRQ0SCA	1	R/W	

- ポート 1 データディレクションレジスタ (P1DDR) ビット数: 8    アドレス: H'FFFE20

ビット	ビット名	設定値	R/W	機能
0	P10DDR	1	R/W	0: P10 端子を入力端子に設定 1: P10 端子を出力端子に設定

- ポート D データディレクションレジスタ (PDDDR) ビット数: 8    アドレス: H'FFFE2C

ビット	ビット名	設定値	R/W	機能
7	PD7DDR	1	R/W	0: PD7 端子を入力端子に設定 1: PD7 端子を出力端子に設定

- IRQ ステータスレジスタ (ISR) ビット数: 16    アドレス: H'FFFF34

ビット	ビット名	設定値	R/W	機能
0	IRQ0F	—	R/(W)*	<p>[ セット条件 ] ISCR で選択した割り込み要因が発生したとき</p> <p>[ クリア条件 ]</p> <ul style="list-style-type: none"> <li>● 1 の状態をリードした後、0 をライトしたとき</li> <li>● Low レベル検出設定の状態かつ IRQ0 入力 High レベルの状態 で、割り込み例外処理を実行したとき</li> <li>● 立ち下がりエッジ、立ち上がりエッジ、両エッジ検出設定時の状態 で IRQ0 割り込み例外処理を実行したとき</li> <li>● IRQ0 割り込みにより DTC が起動され、DTC の MRB の DISEL ビットが 0 のとき</li> </ul>



• ポート1 データレジスタ (P1DR)

ビット数: 8

アドレス: H'FFFF60

ビット	ビット名	設定値	R/W	機能
0	P10DR	0/1	R/W	0: P10 端子は Low レベル 1: P10 端子は High レベル


• ポートD データレジスタ (PDDR)

ビット数: 8

アドレス: H'FFFF6C

ビット	ビット名	設定値	R/W	機能
7	PD7DR	0/1	R/W	0: PD7 端子は Low レベル 1: PD7 端子は High レベル

(5) フローチャート



5.4.3 copyfzram 関数

(1) 機能概要

フラッシュメモリ消去手続きプログラムを内蔵 RAM に転送します。

(2) 引数

なし


(3) 戻り値

なし

(4) 使用内部レジスタ説明

なし

(5) フローチャート



## 5.5 フラッシュメモリ消去手続きプログラム関数説明

### 5.5.1 flew\_main 関数

(1) 機能概要

フラッシュメモリ消去手続きプログラムメインルーチン

(2) 引数

なし

(3) 戻り値

型	内容
unsigned char	エラーステータス

(4) 使用内部レジスタ説明

本タスク例の使用内部レジスタを以下に示します。なお、設定値は本タスク例において使用している値であり、初期値とは異なります。

- フラッシュイレースコードセレクトレジスタ (FECS) ビット数: 8      アドレス: H'FFFFC6

ビット	ビット名	設定値	R/W	機能
0	EPVB	1	R/W	イレースパルスベリファイブロック消去プログラムを選択します。 0: 内蔵消去プログラムを選択しない。 [クリア条件] 転送が終了するとクリアされます。 1: 内蔵消去プログラムを選択します。


- ポート1 データレジスタ (P1DR) ビット数: 8      アドレス: H'FFFF60

ビット	ビット名	設定値	R/W	機能
0	P10DR	0/1	R/W	0: P10 端子は Low レベル 1: P10 端子は High レベル

- システムコントロールレジスタ(SYSCR) ビット数: 8      アドレス: H'FFFF3D

ビット	ビット名	設定値	R/W	機能
3	FLSHE	0/1	R/W	フラッシュメモリコントロールレジスタイネーブル フラッシュメモリの制御レジスタの CPU アクセスを制御します。このビットを 1 にセットすると、フラッシュメモリの制御レジスタをリード/ライトすることができます。0 にクリアするとフラッシュメモリの制御レジスタは非選択となります。このとき、フラッシュメモリの制御レジスタの内容は保持されています。フラッシュメモリ版以外は 0 をライトしてください。 0: アドレス H'FFFFC4 ~ H'FFFFCF のエリアはフラッシュメモリのレジスタを非選択 1: アドレス H'FFFFC4 ~ H'FFFFCF のエリアはフラッシュメモリのレジスタを選択

(5) フローチャート



### 5.5.2 download 関数

(1) 機能概要

内蔵消去プログラムダウンロード処理

(2) 引数

なし

(3) 戻り値

型	内容
unsigned char	ダウンロードパスフェイルリザルトパラメータ (DPFR) ダウンロード結果の戻り値

(4) 使用内部レジスタ説明

本タスク例の使用内部レジスタを以下に示します。なお、設定値は本タスク例において使用している値であり、初期値とは異なります。

- フラッシュキーコードレジスタ (FKEY) ビット数: 8      アドレス: H'FFFFC8

ビット	ビット名	設定値	R/W	機能
7	K7	1	R/W	キーコード FKEY に H'A5 を書き込むと、FCCS の SCO ビットの書き込みが有効になります。H'A5 以外の値が書き込まれている場合は、SCO ビットを 1 にセットできないため、内蔵 RAM に内蔵プログラムをダウンロードできません。 また、H'5A を書き込んだ場合のみフラッシュメモリへの書き込み/消去が可能になります。H'5A 以外の値が書き込まれている場合は、書き込み/消去プログラムを実行しても書き込み/消去できません。 H'A5: SCO ビットへの書き込みを許可 (H'A5 以外では SCO ビットを 1 にセットできません) H'5A: フラッシュメモリへの書き込み/消去を許可 (H'5A 以外ではソフトウェアプロテクト状態) H'00: 初期値
6	K6	0	R/W	
5	K5	1	R/W	
4	K4	0	R/W	
3	K3	0	R/W	
2	K2	1	R/W	
1	K1	0	R/W	
0	K0	1	R/W	

• フラッシュトランスファディステーションアドレスレジスタ (FTDAR)

ビット数: 8      アドレス: H'FFFFCA

ビット	ビット名	設定値	R/W	機能
7	TDER	0	R/W	トランスファディステーションアドレス設定エラー TDA6 ~ TDA0 ビットで指定するダウンロード先頭アドレス指定にエラーがあった場合、1 がセットされます。アドレス指定のエラー判定は、FCCS の SCO ビットを 1 にして、ダウンロード処理が実行されたときに、TDA6 ~ TDA0 の値が H'00 ~ H'03 の範囲にあるかどうかを判定します。SCO ビットを 1 に設定する前に、本ビットの値を 0 にすることも含めて、FTDAR の値を H'00 ~ H'03 の範囲に設定してください。 0: TDA6 ~ TDA0 の設定は、正常値です。 1: TDER, TDA6 ~ TDA0 の設定値が H'04 ~ H'FF であり、ダウンロードは中断したことを示します。
6	TDA6	0	R/W	トランスファディステーションアドレス ダウンロード先頭アドレスを指定します。設定可能な値は H'00 ~ H'03 で、4k バイト単位で内蔵 RAM 上のダウンロード先頭アドレスを指定できます。 H'00: ダウンロード先頭アドレスを H'FF9000 に設定 H'01: ダウンロード先頭アドレスを H'FFA000 に設定 H'02: ダウンロード先頭アドレスを H'FFB000 に設定 H'03: ダウンロード先頭アドレスを H'FF8000 に設定 H'04 ~ H'7F: 設定しないでください。この値が設定された場合、ダウンロード処理において、TDER ビットが 1 になり、内蔵プログラムのダウンロード処理は中断されます。
5	TDA5	0	R/W	
4	TDA4	0	R/W	
3	TDA3	0	R/W	
2	TDA2	0	R/W	
1	TDA1	0	R/W	
0	TDA0	0	R/W	

- フラッシュコードコントロール・ステータスレジスタ (FCCS) ビット数: 8      アドレス: H'FFFFC4


ビット	ビット名	設定値	R/W	機能
4	FLER	—	R	<p>フラッシュメモリエラー</p> <p>フラッシュメモリへの書き込み/消去実行中にエラーが発生したことを示します。FLER = 1 にセットされると、フラッシュメモリはエラープロテクト状態に遷移します。パワーオンリセットまたはハードウェアスタンバイモード遷移で初期化されます。なお、FLER = 1 になった場合は、フラッシュメモリ内部に高電圧が印加されていますので、フラッシュメモリへのダメージを低減するために、通常より長い 100<math>\mu</math>s のリセット入力期間の後にリセットリリースしてください。</p> <p>0: フラッシュメモリは正常に動作しています。フラッシュメモリへの書き込み/消去プロテクト (エラープロテクト) は無効</p> <p>[クリア条件]</p> <p>パワーオンリセットまたはハードウェアスタンバイモードのとき</p> <p>1: フラッシュメモリへの書き込み/消去中にエラーが発生したことを示します。フラッシュメモリへの書き込み/消去プロテクト (エラープロテクト) が有効</p> <p>[セット条件]</p> <ul style="list-style-type: none"> <li>書き込み/消去中に NMI などの割り込みが発生したとき</li> <li>書き込み/消去中にフラッシュメモリを読み出したとき (ベクタリードおよび命令フェッチを含む)</li> <li>書き込み/消去中に SLEEP 命令を実行したとき (ソフトウェアスタンバイを含む)</li> <li>書き込み/消去中に CPU 以外のバスマスタ (DMAC, DTC, BREQ) が、バス権を確保したとき</li> </ul>
0	SCO	0	(R)/W	<p>ソースプログラムコピーオペレーション</p> <p>内蔵書き込み/消去プログラムを内蔵 RAM にダウンロードする要求ビットです。本ビットに 1 を書き込むと、FPCS/FECS レジスタで選択した内蔵プログラムが、FTDAR レジスタで指定された内蔵 RAM の領域に自動的にダウンロードされます。本ビットに 1 を書き込むためには、FKEY への H'A5 の書き込み、および内蔵 RAM 上での実行が必要です。</p> <p>本ビットに 1 を書き込んだ直後には、4 個の NOP 命令を必ず実行するようにしてください。なお、ダウンロード完了時点では本ビットは 0 クリアされているため、本ビットの 1 状態を読み出すことはできません。ダウンロード中は、すべての割り込みを禁止する必要があります。ユーザのシステム上で割り込みが入らないようにしてください。</p> <p>0: 内蔵されている書き込み/消去プログラムの内蔵 RAM へのダウンロードは行いません</p> <p>— [クリア条件]ダウンロードが完了するとクリアされます。</p> <p>1: 内蔵されている書き込み/消去プログラムの内蔵 RAM へのダウンロードリクエストが発生します。</p> <p>— [セット条件]以下の条件がすべて満足されている状態で、1 を書き込んだとき</p> <p>(1) FKEY に H'A5 が書かれていること</p> <p>(2) 内蔵 RAM 上で実行中であること</p>



- ダウンロードパス・フェイルリザルトパラメータ (DPFR)  
(FTDAR で指定した内蔵 RAM 上の先頭アドレスの 1 バイト)  
ダウンロード結果の戻り値です。ダウンロード結果を DPFR の値で判断します。

ビット	ビット名	設定値	R/W	機能
2	SS	—	R/W	<p>ソースセレクトエラー検出ビット</p> <p>ダウンロード可能な内蔵プログラムは 1 種類のみ指定できます。2 種類以上の選択を行った場合、選択されていない場合、およびマッピングされていない選択の場合にはエラーとなります。</p> <p>0: ダウンロードプログラムの選択関係は正常 1: ダウンロードエラー発生 (多重選択または、マッピングされていないプログラム選択)</p>
1	FK	—	R/W	<p>フラッシュキーレジスタエラー検出ビット</p> <p>FKEY の値が、H'A5 であるかどうかをチェックした結果を返すビットです。</p> <p>0: FKEY の設定は正常 (FKEY = H'A5) 1: FKEY の設定値エラー (FKEY は、H'A5 以外の値)</p>
0	SF	—	R/W	<p>サクセス/フェイルビット</p> <p>ダウンロードが正常に終了したかどうかを戻すビットです。内蔵 RAM 上にダウンロードしたプログラムをリードバックし、内蔵 RAM 上に転送できているかの判定結果です。</p> <p>0: 内蔵プログラムのダウンロードは正常終了 (エラーなし) 1: 内蔵プログラムのダウンロードが異常終了 (エラーが発生している)</p>

(5) フローチャート



### 5.5.3 fw\_init 関数

(1) 機能概要

フラッシュメモリ消去初期化処理  
 FPEFEQ と FUBRA パラメータを設定します。

(2) 引数

なし

(3) 戻り値

型	内容
unsigned char	フラッシュパス/フェイルパラメータ (FPFR) 初期化結果の戻り値

(4) 使用内部レジスタ説明

本タスク例の使用内部レジスタを以下に示します。なお,設定値は本タスク例において使用している値であり,初期値とは異なります。

- フラッシュプログラム/イレース周波数パラメータ (FPEFEQ)

(CPU の汎用レジスタ ER0)

CPU の動作周波数の設定およびユーザブランチ機能を有効にするパラメータです。

ビット	ビット名	設定値	R/W	機能
31 ~ 16	FUBE15 ~ 0	H'AA55	R/W	フラッシュユーザブランチイネーブルビット ユーザブランチ機能を有効にするときは, H'AA55 に設定してください。 それ以外は H'0000 に設定してください。
15 ~ 0	F15 ~ F0	CLOCK	R/W	周波数設定ビット CPU の動作周波数を設定します。PLL 逡倍を使用する場合は逡倍後の周波数を設定してください。設定値の算出は次のようにしてください。 <ul style="list-style-type: none"> <li>MHz 単位で表現した動作周波数を小数点第 3 位で四捨五入し, 小数点第 2 位までとする。</li> <li>100 倍した値を 2 進数に変換し, FPEFEQ (汎用レジスタ ER0) に書き込む。具体例として CPU の動作周波数が 35.000MHz の場合には次のようになります。            (1) 35.000 の小数点第 3 位を四捨五入            (2) <math>35.00 \times 100 = 3500</math> を 2 進数変換し, B'0000 1101 1010 1100 (H'0CE4) を ER0 に設定する。</li> </ul>

• フラッシュユーザブランチアドレス設定パラメータ (FUBRA)  
(CPU の汎用レジスタ ER1)


ユーザブランチ先のアドレスを設定するパラメータです。書き込み/消去実行時のある決まった処理単位ごとに、設定したユーザ処理ルーチンを実行することができます。ユーザブランチ機能を使用する場合は、本レジスタの設定と共に、FPEFEQ のフラッシュユーザブランチイネーブルビットを H'AA55 にセットしてください。

ビット	ビット名	設定値	R/W	機能
31~0	UA31 ~ UA0	UB_WDTclear 関数の先頭 アドレス	R/W	<p>ユーザブランチ先アドレス</p> <p>ユーザブランチ先は、内蔵プログラムが転送されている RAM 領域以外の RAM 空間または外部バス空間としてください。実行コードのない領域にブランチして暴走しないように注意し、内蔵プログラムのダウンロード領域やスタック領域を破壊しないようにしてください。暴走やダウンロード領域/スタック領域の破壊が発生した場合、フラッシュメモリの値の保証もできません。</p> <p>ユーザブランチ先の処理では、内蔵プログラムのダウンロード、初期化、書き込み/消去プログラムを起動しないでください。ユーザブランチ先から復帰時の書き込み/消去の保証ができません。また、すでに準備していた書き込みデータを書き換えないでください。</p> <p>さらに、ユーザブランチ先の処理で書き込み/消去インタフェースレジスタの書き換えを行わないでください。ユーザブランチ処理終了後は、RTS 命令で書き込み/消去プログラムに戻ってください。</p>

• フラッシュパス/フェイルパラメータ (FPFR)  
(CPU 汎用レジスタ R0L)  
初期化結果の戻り値

ビット	ビット名	設定値	R/W	機能
2	BR	—	R/W	<p>ユーザブランチエラー検出ビット</p> <p>指定されたユーザブランチ先アドレスが、ダウンロードされている書き込み/消去関係プログラムの格納領域以外であるかをチェックした結果を戻します。</p> <p>0: ユーザブランチアドレス設定は正常値 1: ユーザブランチアドレス設定が異常値</p>
1	FQ	—	R/W	<p>周波数エラー検出ビット</p> <p>指定された CPU 動作周波数が、サポートしている動作周波数の範囲にあるかをチェックした結果を戻します。</p> <p>0: 動作周波数の設定は正常値 1: 動作周波数の設定が異常値</p>
0	SF	—	R/W	<p>サクセス/フェイルビット</p> <p>初期化が正常に終了したかどうかを戻すビットです。</p> <p>0: 初期化は正常終了 (エラーなし) 1: 初期化が異常終了 (エラーが発生している)</p>

(5) フローチャート



### 5.5.4 erase\_process 関数

(1) 機能概要

フラッシュメモリ消去処理

(2) 引数

型	変数名	内容
unsigned long	febs	消去ブロック番号

(3) 戻り値

型	内容
unsigned char	フラッシュパス/フェイルパラメータ (FPFR) 消去結果の戻り値

(4) 使用内部レジスタ説明

本タスク例の使用内部レジスタを以下に示します。なお、設定値は本タスク例において使用している値であり、初期値とは異なります。

- フラッシュキーコードレジスタ (FKEY) ビット数: 8      アドレス: H'FFFFC8

ビット	ビット名	設定値	R/W	機能
7	K7	0	R/W	キーコード FKEY に H'A5 を書き込むと、FCCS の SCO ビットの書き込みが有効になります。H'A5 以外の値が書き込まれている場合は、SCO ビットを 1 にセットできないため、内蔵 RAM に内蔵プログラムをダウンロードできません。 また、H'5A を書き込んだ場合のみフラッシュメモリへの書き込み/消去が可能になります。H'5A 以外の値が書き込まれている場合は、書き込み/消去プログラムを実行しても書き込み/消去できません。 H'A5: SCO ビットへの書き込みを許可 (H'A5 以外では SCO ビットを 1 にセットできません) H'5A: フラッシュメモリへの書き込み/消去を許可 (H'5A 以外ではソフトウェアプロテクト状態) H'00: 初期値
6	K6	1	R/W	
5	K5	0	R/W	
4	K4	1	R/W	
3	K3	1	R/W	
2	K2	0	R/W	
1	K1	1	R/W	
0	K0	0	R/W	


- フラッシュパス/フェイルパラメータ (FPFR)  
(CPU 汎用レジスタ R0L)  
消去処理結果の戻り値です。

ビット	ビット名	設定値	R/W	機能
6	MD	—	R/W	消去モード関連設定エラー検出ビット エラープロテクト状態でないことのチェック結果を返します。エラープロテクト状態になっている場合、1 が書き込まれます。これらの状態は、FCCS の FLER で確認できます。 0: FLER 状態は正常 (FLER = 0) 1: FLER = 1 であり、消去できない状態
5	EE	—	R/W	消去実行時エラー検出ビット ユーザマットの消去ができなかったり、ユーザブランチ処理から戻った時点でフラッシュ関連レジスタの一部が書き換えられている場合に、本ビットには 1 が返されます。これらが原因で、本ビットが 1 になった場合、ユーザマットは途中まで消去されている可能性が高いため、エラーになる原因を取り除いた後、再度消去を実施し直してください。また、FMATS レジスタの値が H'AA となっており、ユーザブートマット選択状態のときに消去を実施しても、消去実行時エラーとなります。この場合は、ユーザマット/ユーザブートマットともに、消去されてはいません。ユーザブートマットの消去はブートモードまたはライターモードで実施してください。
4	FK	—	R/W	フラッシュキーレジスタエラー検出ビット 消去処理開始前に FKEY の値をチェックした結果を戻します。 0: FKEY の設定は正常 (FKEY = H'5A) 1: FKEY の設定値エラー (FKEY は、H'5A 以外の値)
3	EB	—	R/W	イレースブロックセレクトエラー検出ビット 指定された消去ブロック番号が、ユーザマットのブロック範囲内であるかのチェック結果です。 0: 消去ブロック番号の設定は正常値 1: 消去ブロック番号の設定が異常値
0	SF	—	R/W	サクセス/フェイルビット 消去処理が正常に終了したかどうかを戻すビットです。 0: 消去は正常終了 (エラーなし) 1: 消去が異常終了 (エラーが発生している)

- フラッシュイレースブロックセレクトパラメータ (FEBS)  
(CPU の汎用レジスタ ER0)  
消去ブロック番号を指定します。

ビット	ビット名	設定値	R/W	機能
7~0	EBN7~0	febs	R/W	イレースブロック番号 0~15 の範囲で消去ブロック番号を設定します。 EB0 ブロックを選択するときは H'00 を、EB15 ブロックを選択するときは H'0F を設定してください。H'00~H'0F 以外の設定ではエラーになります。

(5) フローチャート





## 5.5.5 UB\_WDTclear 関数

### (1) 機能概要

ユーザブランチ処理。ユーザブランチ先のユーザ処理ルーチンであり，P10 端子から外部 WDT クリア信号を出力します。

### (2) 引数

なし

### (3) 戻り値

型	内容
unsigned char	フラッシュパス/フェイルパラメータ (FPFR) 初期化結果の戻り値


### (4) 使用内部レジスタ説明

本タスク例の使用内部レジスタを以下に示します。なお，設定値は本タスク例において使用している値であり，初期値とは異なります。

- ポート1 データレジスタ (PIDR) ビット数: 8      アドレス: HFFFF60

ビット	ビット名	設定値	R/W	機能
0	P10DR	0/1	R/W	0: P10 端子は Low レベル 1: P10 端子は High レベル

### (5) フローチャート



## 6. 参考ドキュメント

- ハードウェアマニュアル  
H8S/2378 グループ, H8S/2378R グループ ハードウェアマニュアル  
(最新版をルネサス テクノロジホームページから入手してください。)
- テクニカルニュース/テクニカルアップデート  
(最新の情報をルネサス テクノロジホームページから入手してください。)

ホームページとサポート窓口

ルネサス テクノロジホームページ

<http://japan.renesas.com/>

お問合せ先

<http://japan.renesas.com/inquiry>

[csc@renesas.com](mailto:csc@renesas.com)

## 改訂記録

Rev.	発行日	改訂内容	
		ページ	ポイント
1.00	2008.03.07	—	初版発行

すべての商標および登録商標は、それぞれの所有者に帰属します。

### 本資料ご利用に際しての留意事項

1. 本資料は、お客様に用途に応じた適切な弊社製品をご購入いただくための参考資料であり、本資料中に記載の技術情報について弊社または第三者の知的財産権その他の権利の実施、使用を許諾または保証するものではありません。
2. 本資料に記載の製品データ、図、表、プログラム、アルゴリズムその他応用回路例など全ての情報の使用に起因する損害、第三者の知的財産権その他の権利に対する侵害に関し、弊社は責任を負いません。
3. 本資料に記載の製品および技術を大量破壊兵器の開発等の目的、軍事利用の目的、あるいはその他軍事用途の目的で使用しないでください。また、輸出に際しては、「外国為替および外国貿易法」その他輸出関連法令を遵守し、それらの定めるところにより必要な手続を行ってください。
4. 本資料に記載の製品データ、図、表、プログラム、アルゴリズムその他応用回路例などの全ての情報は本資料発行時点のものであり、弊社は本資料に記載した製品または仕様等を予告なしに変更することがあります。弊社の半導体製品のご購入およびご使用に当たりましては、事前に弊社営業窓口で最新の情報をご確認いただきますとともに、弊社ホームページ (<http://www.renesas.com>) などを通じて公開される情報に常にご注意ください。
5. 本資料に記載した情報は、正確を期すため慎重に制作したのですが、万一本資料の記述の誤りに起因する損害がお客様に生じた場合においても、弊社はその責任を負いません。
6. 本資料に記載の製品データ、図、表などに示す技術的な内容、プログラム、アルゴリズムその他応用回路例などの情報を流用する場合は、流用する情報を単独で評価するだけでなく、システム全体で十分に評価し、お客様の責任において適用可否を判断してください。弊社は、適用可否に対する責任を負いません。
7. 本資料に記載された製品は、各種安全装置や運輸・交通用、医療用、燃焼制御用、航空宇宙用、原子力、海底中継用の機器・システムなど、その故障や誤動作が直接人命を脅かしあるいは人体に危害を及ぼすおそれのあるような機器・システムや特に高度な品質・信頼性が要求される機器・システムでの使用を意図して設計、製造されたものではありません（弊社が自動車用と指定する製品を自動車に使用する場合を除きます）。これらの用途に利用されることをご検討の際には、必ず事前に弊社営業窓口へご照会ください。なお、上記用途に使用されたことにより発生した損害等について弊社はその責任を負いかねますのでご了承願います。
8. 第7項にかかわらず、本資料に記載された製品は、下記の用途には使用しないでください。これらの用途に使用されたことにより発生した損害等につきましては、弊社は一切の責任を負いません。
  - 1) 生命維持装置。
  - 2) 人体に埋め込み使用するもの。
  - 3) 治療行為（患部切り出し、薬剤投与等）を行うもの。
  - 4) その他、直接人命に影響を与えるもの。
9. 本資料に記載された製品のご使用につき、特に最大定格、動作電源電圧範囲、放熱特性、実装条件およびその他諸条件につきましては、弊社保証範囲内でご使用ください。弊社保証値を越えて製品をご使用された場合の故障および事故につきましては、弊社はその責任を負いません。
10. 弊社は製品の品質および信頼性の向上に努めておりますが、特に半導体製品はある確率で故障が発生したり、使用条件によっては誤動作したりする場合があります。弊社製品の故障または誤動作が生じた場合も人身事故、火災事故、社会的損害などを生じさせないよう、お客様の責任において冗長設計、延焼対策設計、誤動作防止設計などの安全設計（含むハードウェアおよびソフトウェア）およびエイジング処理等、機器またはシステムとしての出荷保証をお願いいたします。特にマイコンソフトウェアは、単独での検証は困難なため、お客様が製造された最終の機器・システムとしての安全検証をお願いいたします。
11. 本資料に記載の製品は、これを搭載した製品から剥がれた場合、幼児が口に入れて誤飲する等の事故の危険性があります。お客様の製品への実装後に容易に本製品が剥がれることがなきよう、お客様の責任において十分な安全設計をお願いします。お客様の製品から剥がれた場合の事故につきましては、弊社はその責任を負いません。
12. 本資料の全部または一部を弊社の文書による事前の承諾なしに転載または複製することを固くお断りいたします。
13. 本資料に関する詳細についてのお問い合わせ、その他お気付きの点等がございましたら弊社営業窓口までご照会ください。

D039444