

V850ES/JF3-L、RX231 グループ

V850ES/JF3-L から RX231 グループへの移行ガイド

要旨

本アプリケーションノートは、V850ES/JF3-LからRX231グループへの置き換えを行う場合の注意点、並びに相違点などを説明しています。なお、各機能の詳細な情報は最新のユーザーズマニュアル ハードウェア編にてご確認ください。

本文中では、V850ES/JF3-L は μ PD70F3736の仕様を代表として記載しています。その他の V850ES/JF3-L 製品も、メモリ容量の違いはありますが、機能としては μ PD70F3736と同等ですので本資料を活用いただけます。また、RX231 グループは R5F52318A(チップバージョン A)の仕様を代表として記載しています。

なお、RX231 グループは、ドライバ/ミドルウェア(Firmware Integration Technology) およびドライバ生成 ツール(スマート・コンフィグレータ内に同梱)に対応しているため、ソフトウェア開発の負担を軽減できます。

目次

1. 柞	既要	4
1.1	ラインアップ	4
1.2	機能置き換え可否	4
2. F	内蔵機能	6
2.1	CPU 機能	6
2.1.1	仕様比較	6
2.1.2	メモリ・マップ	6
2.2	ポート機能	8
2.2.1	仕様比較	8
2.2.2	注意事項	8
2.2.2.	1 存在しないポート	8
2.3	外部バス制御機能	9
2.3.1	仕様比較	9
2.4	クロック発生機能	11
2.4.1	仕様比較	11
2.4.2	注意事項	11
2.4.2.	1 クロック発生回路に関する注意事項	11
2.4.2.2	2 発振停止検出機能	12
2.4.2.3	3 サブクロックの初期化	12
2.5	タイマ機能(TMP、TMQ)	13
2.5.1	搭載ユニット	13
2.5.2	仕様比較	13
2.6	16 ビット・インターバル・タイマ M(TMM)	15
2.6.1	仕様比較	15
2.6.2	注意事項	15
2.6.2.	1 タイマカウンタの初期化	15
2.7	時計タイマ機能	16
2.7.1	仕様比較	16
2.7.2	注意事項	16
2.7.2.	1 RTC の初期化	16
2.8	ウォッチドッグ・タイマ 2 機能	17
2.8.1	搭載ユニット	17
2.8.2	仕様比較	17
2.8.3	注意事項	17
2.8.3.	1 カウント動作について	17
2.8.3.2	2 カウントスタート	18
2.8.3.	3 使用しない場合の設定	18
2.9	リアルタイム出力機能(RTO)	19
2.9.1	仕様比較	19
2.10	A/D コンバータ	20
2.10.1	仕様比較	20
2.10.2	注意事項	20
2.10.2	1 A/D コンバータの動作状態	20
2.11	D/A コンバータ	21

2.11.1 仕様比較	21
2.12 アシンクロナス・シリアル・インタフェース A(UARTA)	22
2.12.1 仕様比較	22
2.12.2 注意事項	22
2.12.2.1 0 パリティ	22
2.13 3線式可変長シリアル I/O(CSIB)	23
2.13.1 搭載ユニット	23
2.13.2 仕様比較	23
2.14 I ² C バス	24
2.14.1 搭載ユニット	24
2.14.2 仕様比較	24
2.15 DMA 機能(DMA コントローラ)	25
2.15.1 仕様比較	25
2.16 割り込み/例外処理機能	26
2.16.1 仕様比較	26
2.16.2 注意事項	26
2.16.2.1 チップバージョンによる差異	26
2.17 スタンバイ機能	27
2.17.1 仕様比較	27
2.18 クロック・モニタ	30
2.18.1 仕様比較	30
2.18.2 注意事項	30
2.18.2.1 発振停止検出機能の停止	30
2.19 低電圧検出回路(LVI)	31
2.19.1 仕様比較	31
2.19.2 注意事項	31
2.19.2.1 再度電圧検出を設定する際の注意事項	31
2.20 CRC 機能	32
2.20.1 仕様比較	32
3. サンプルプログラムの説明	33
3.1 動作確認環境	33
3.2 プロジェクト構成	34
3.3 関数一覧	35
3.4 関数仕様	35
3.5 フローチャート	37
3.5.1 メイン	37
3.5.2 外部割り込み処理	37
3.5.3 ワンショットパルス出力機能の MTU0 割り込み処理	38
3.5.4 リアルタイム出力機能の TMR0 割り込み処理	38
4. プロジェクトをインポートする方法	39
4.1 e² studio での手順	39
4.2 CS+での手順	40
5. 参考ドキュメント	41

1. 概要

1.1 ラインアップ

V850ES/JF3-L と RX231 グループの製品ラインアップ(コードサイズおよびピン数)を表 1.1 に示します。

表 1.1 V850ES/JF3-L、RX231 グループのコードサイズおよびピン数一覧

V850ES/JF3-L		RX231	
Code Flash/RAM Pin 数		Code Flash/RAM	Pin 数
128K/8K	80pin	128K/32K	48pin,64pin,100pin
256K/16K	80pin	256K/32K	48pin,64pin,100pin
_	_	384K/64K	48pin,64pin,100pin
_	_	512K/64K	48pin,64pin,100pin

1.2 機能置き換え可否

V850ES/JF3-L の機能に対して RX231 グループでの機能置き換え可否を表 1.2 に示します。

表 1.2 機能置き換え可否

V850ES/JF3-L の機能	RX231 グループによる置き換え可否
ポート機能	可能
外部バス制御機能	可能 ただし、バス・ホールド機能によるバス権の 調停なし
クロック発生機能	可能
タイマ機能(TMP、TMQ)	マルチファンクションタイマパルスユニット (MTU2a)または 16 ビットタイマパルスユニット(TPUa)で実現可能 ただし、一部機能は CPU 割り込みを介在させる必要あり
16 ビット・インターバル・タイマ M (TMM)	コンペアマッチタイマ(CMT)で実現可能
時計タイマ機能	リアルタイムクロック(RTCe)で実現可能
ウォッチドッグ・タイマ2機能	ウォッチドッグタイマ(WDTA)または独立 ウォッチドッグタイマ(IWDTa)で実現可能
リアルタイム出力機能(RTO)	イベントリンクコントローラ(ELC)と任意の タイマ機能で再現可能 ただし、一部機能は CPU 割り込みを介在さ せる必要あり
A/D コンバータ	12 ビット A/D コンバータ (S12ADE)で 実現可能
D/A コンバータ	12 ビット D/A コンバータ(R12DAA)で 実現可能
アシンクロナス・シリアル・インタフェース A(UARTA)	シリアルコミュニケーションインタフェース (SClg, SClh)で実現可能
3線式可変長シリアル I/O(CSIB)	シリアルペリフェラルインタフェース (RSPIa)またはシリアルコミュニケーション インタフェース(SCIg, SCIh)で実現可能
I ² C バス	シリアルコミュニケーションインタフェース (SClg, SClh)または I ² C バスインタフェース (RIICa)で実現可能

V850ES/JF3-L の機能	RX231 グループによる置き換え可否
DMA 機能(DMA コントローラ)	可能
割り込み/例外処理機能	可能 ただし、外部割り込みや周辺モジュールに依 存する仕様は除く
スタンバイ機能	可能
クロック・モニタ	発振停止検出機能で実現可能
低電圧検出回路(LVI)	電圧検出回路(LVDAb)で実現可能
CRC 機能	可能

2. 内蔵機能

2.1 CPU 機能

2.1.1 仕様比較

V850ES/JF3-L と RX231 グループ の CPU 機能の仕様比較を表 2.1 に示します。


表 2.1 V850ES/JF3-L、RX231 グループの CPU 機能


項目	V850ES/JF3-L	RX231
最大動作周波数	20MHz	54MHz

2.1.2 メモリ・マップ

V850ES/JF3-L と RX231 グループ のメモリ・マップを表 2.2 に示します。

表 2.2 V850ES/JF3-L、RX231 グループのメモリ・マップ





2.2 ポート機能

2.2.1 仕様比較

V850ES/JF3-L のポート機能の仕様に対応する RX231 グループの I/O ポート機能の仕様を表 2.3 ポート機能に示します。

表 2.3 ポート機能置き換え可否

項目	V850ES/JF3-L	RX231
CMOS 出力/ N-ch オープンドレイン出力	可能	可能
内蔵プルアップ/プルダウン機能	可能(プルダウン)	可能(プルアップ)
5V トレラント入力	可能	可能

2.2.2 注意事項

2.2.2.1 存在しないポート

RX231 グループでは製品のピン数の違いによって存在しないポートがあります。存在しないポートの方向制御は RX230 グループ、RX231 グループ ユーザーズマニュアル ハードウェア編「21.4 ポート方向レジスタ(PDR) の初期化」に従って設定する必要があります。

V850ES/JF3-L ではポート n モード・レジスタ (PMn)の設定に相当します。ポート n モード・レジスタ (PMn)の設定の詳細は V850ES/JF3-L ユーザーズマニュアル ハードウェア編「4 章 ポート機能」を参照してください。

2.3 外部バス制御機能

2.3.1 仕様比較

V850ES/JF3-L に搭載された外部バス・インタフェース機能の仕様に対応する RX231 グループの外部バス機能の仕様を表 2.4 に示します。また、外部バス制御機能の端子比較を表 2.5 に示します。

表 2.4 外部バス・インタフェース機能の対応

項目	V850ES/JF3-L	RX231
切口 リー・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・	外部バス・インタフェース機能	外部バス
バスサイズ	8 ビット / 16 ビット	8 ビット / 16 ビット
バス空間	4 ブロック	4 ブロック
	(ブロックサイズ:2~8MB)	(ブロックサイズ:16MB)
ウエイト機能	データ・ウエイト	サイクルウェイト、アサートウェイト
		データ出カウェイト設定で可能 ^(注 1)
	アドレス・セットアップ・	CS アサートウェイト設定で可能
	ウエイト	
	アドレス・ホールド・	アドレスサイクルウェイト設定で可能
	ウエイト	
	端子による外部ウエイト	WAIT#端子により可能
マルチプロセッサ構	バス・ホールド機能によるバス権の	なし
成における	調停	
バスの調停		
バスモード	マルチ・プレクス・バス・モード	マルチプレクスバスモード
		セパレートバスモード

注1. リード時:サイクルウェイト設定(CSRWAIT)と RD アサートウェイト(RDON)で同等の設定可能 ライト時:サイクルウェイト設定(CSRWAIT)とアサートウェイト(WDON)、データ出力ウェイト (WDON)で同等設定可能

表 2.5 外部バス・インタフェース機能関連端子比較

V850ES/JF3-L			RX231 ^(注 1)		
端子名	入出力	機能	端子名	入出力	機能
AD0-AD15	入出力	アドレス/データバス	A15/D15-	入出力	アドレス/データバス
			A0/D0		(マルチプレクスバスモード)
A16, A17	入出力	アドレスバス	A23-A9	出力	アドレスバス
WAIT	入力	外部ウエイト制御	WAIT#	入力	外部ウエイト制御
CLKOUT	出力	内部システム	BCLK	出力	外部バスクロック
		・クロック出力			
WR0 ±	出力	ライト・ストローブ	WR1#、	出力	ライトストローブ
ラー! ブッ			WR0#/WR#		
クマーク					
が定義さ					
れていま					
せん。					
WR1					
RD	出力	リード・ストローブ	RD#	出力	リード・ストローブ
ASTB	出力	アドレス・ストローブ	ALE	出力	アドレス・ラッチ・
					イネーブル
					(マルチプレクスバスモード)
HLDRQ	入力	バス・ホールド制御			_
HLDAK	出力		_	_	_

注1. RX231 グループでは 100 ピンパッケージのみ外部バス機能をサポートしています。

2.4 クロック発生機能

2.4.1 仕様比較

V850ES/JF3-L に搭載されたクロック発生機能の仕様に対応する RX231 グループのクロック発生回路機能の仕様を表 2.6 に示します。

表 2.6 クロック発生機能の対応

項目	V850ES/JF3-L	RX231
	クロック発生機能	クロック発生回路
CPU クロックソース	以下 3 種類から選択 ・メインクロック ・PLL クロック(4 逓倍固定) ・サブクロック ・内蔵発振クロック	以下 5 種類から選択 ・メインクロック(1~20MHz) (発振子と外部クロックを選択可能) ・PLL クロック (4~13.5 逓倍、1/2/4 分周) ・サブクロック(32.768kHz)(注1) ・高速オンチップオシレータ(HOCO)(54MHz、32MHz から選択) ・低速オンチップオシレータ(LOCO)(4MHz)
動作周波数(max)	機能ごとに規定 CPU クロック周波数: fCPU: 20MHz(max) 内部システム・クロック周波数: 数: fCLK: 20MHz(max) 周辺クロック周波数: 20MHz(max) タイマ M クロック: 20MHz(max) 時計用タイマ・クロック: 32.768kHz ウォッチドッグ・タイマ 2 クロック: 約 39kHz(max) 内蔵発振器: 220kHz	機能ごとに異なるクロックを生成 ・ICLK: 54MHz (max) ・PCLKA: 54MHz (max) ・PCLKB: 32MHz (max) ・PCLKD: 54MHz (max) ・PCLKD: 54MHz (max) ・FCLK: 1MHz~32MHz (ROM、E2 データフラッシュ P/E 時) 32MHz (max) (E2 データフラッシュ読み出し時) ・BCLK: 32MHz (max) ・BCLK: 32MHz (max) ・BCLK: 48MHz (max) ・UCLK: 48MHz (max) ・CACCLK: 各発振器のクロックと同じ ・RTCSCLK: 32.768kHz ・IWDTCLK: 15kHz ・CANMCLK: 20MHz(max) ・SSISCK: 20MHz (max)

- 注1. 48 ピンの製品にサブクロック端子はありません。
- 注2. チップバージョン C に CANMCLK はありません。

2.4.2 注意事項

2.4.2.1 クロック発生回路に関する注意事項

RX231 グループでは、システムクロック(ICLK)、各周辺モジュールに供給されるクロック(PCLK など)の 周波数関係に制限があります。詳細は RX230 グループ、RX231 グループユーザーズマニュアル ハードウェア編「9.8.1 クロック発生回路に関する注意事項」を参照してください。

2.4.2.2 発振停止検出機能

RX231 グループでは、メインクロック発振器の停止を検出し、システムクロックのクロックソースとしてメインクロックの代わりに LOCO が出力する低速クロックを供給する機能があります。詳細は RX230 グループ、RX231 グループ ユーザーズマニュアル ハードウェア編「9.5 発振停止検出機能」を参照してください。

2.4.2.3 サブクロックの初期化

RX231 グループではサブクロックの使用の有無にかかわらず、コールドスタート時にはサブクロック制御回路を初期化する必要があります。詳細は RX230 グループ、RX231 グループ ユーザーズマニュアル ハードウェア編「9.8.5 サブクロックに関する注意事項」を参照してください。

2.5 タイマ機能 (TMP、TMQ)

2.5.1 搭載ユニット

V850ES/JF3-L と RX231 グループに内蔵されたタイマ機能のユニット一覧を表 2.7 に示します。

表 2.7 V850ES/JF3-L、RX231 グループのタイマ機能一覧

項目	V850ES/JF3-L	RX231
多機能タイマ/	・16 ビット・タイマ/イベント・	・マルチファンクションタイマ
カウンタ	カウンタ P(TMP)	パルスユニット 2 (MTU2a)
統合モジュール	・16 ビット・タイマ/イベント・	・16 ビットタイマパルスユニット
	カウンタ Q(TMQ)	(TPUa)

2.5.2 仕様比較

V850ES/JF3-L に搭載されたタイマ機能(16 ビット・タイマ/イベント・カウンタ P 、16 ビット・タイマ/イベント・カウンタ Q)の仕様に対応する RX231 グループのタイマ機能(MTU2a、TPUa)の機能の仕様を表 2.8 に示します。

表 2.8 タイマ機能の対応

項目	V850ES/JF3-L	RX231	
	TMP、TMQ	MTU2a	TPUa
タイマ カウンタ	5本 TMP01:4本 TMQ:1本	8本 (MTU0~4 : 各 1本 MTU5 : 3本)	6本 (TPU0~5:各1本)
モード	インターバルタイマ 任意周期での割り込み発生と 方形波出力 最大5チャネル動作 (TMP:4本、TMQ:1本)	MTU0~4 のノーマルモードで 可能 カウントタイマ:5 チャネ ル(MTU0~4) 出力端子: MTU0,MTU3,MTU4:各 4 本、 MTU1,MUT2:各 2 本	TPU0~5 ノーマルモードで可能 出力端子 TPU0,TPU3:各4本 TPU1,TPU2,TPU4,TPU5:各 2本
	外部イベントカウント 外部イベントカウント入力の 有効エッジをカウントし、任 意のカウント数をカウントす るごとに割り込み発生 最大5チャネル動作 (TMP:4本、TMQ:1本)	外部クロック入力が可能な MTU0~4 の最大 5 チャネルで 可能 入力端子: 各1本	外部クロック入力が可能な TPU0~5の6チャネルで可能 入力端子:各1本
	外部トリガパルス出力 外部トリガによりカウンタ動作/PWM 波形出力 最大 5 本出力(TMP: 4 本、 TMQ: 1 本) ワンショットパルス出力 外部トリガによりカウンタ動作/ワンショットパルス出力 最大 5 本出力(TMP: 4 本、 TMQ: 1 本)	ハードで同等の機能はなし ^(注1) ただし、MTU0~4 の PWM モードと外部入力割り込みを 使用して実現可能 波形出力: PWM モード 1、2 組み合わせで最大 12 本の PWM 出力が可能	ハードで同等の機能はなし(注1) ただし、TPU0~5 の PWM モードと外部入力割り込みを 使用して実現可能 波形出力:最大 15 本の PWM 出力が可能
	PWM 出力 最大 5 本出力(TMP: 4 本、 TMQ: 1 本)	PWM モード 1、2 組み合わせ で最大 12 本の PWM 出力が可 能	最大 15 本の PWM 出力が可能

V850ES/JF3-L、RX231 グループ V850ES/JF3-L から RX231 グループへの移行ガイド

項目	V850ES/JF3-L	R	X231
	TMP、TMQ	MTU2a	TPU
モード	フリーランニングタイマ 最大 5 チャネル動作 (TMP : 4 本、TMQ : 1 本)	ノーマルモード(フリーランニングカウント動作) 最大 5 チャネル 8 つのカウントリソース (MTU0~4:各 1 本、MTU5: 3 本)	ノーマルモード(フリーランニ ングカウント動作) 最大 6 チャネル (TPU0~5:各 1 本)
	パルス幅測定 最大 5 本測定 (TMP:4 本、TMQ:1 本)	以下 2 つの方法が可能 ・各チャネルのインプット キャプチャを使用 (MTU0~4:各 1 本、 MTU5:3 本) ・MTU5 のパルス幅測定機能 を使用 最大 3 本の外部パルス入力 幅測定が可能 (MTU5 を使用)	各チャネルのインプットキャ プチャを使用 入力端子: TPU0,TPU3:各4本 TPU1,TPU2,TPU4,TPU5:各 2本

注1. RX231 とハードウェア互換のない、外部トリガモードとワンショットパルスモードについては、 ソフトウェアで同等の機能を再現したサンプルプログラムを用意しております。詳細は「3.サ ンプルプログラムの説明」を参照してください。

2.6 16 ビット・インターバル・タイマ M (TMM)

2.6.1 仕様比較

V850ES/JF3-L に搭載された 16 ビット・インターバル・タイマ M (TMM)機能の仕様に対応する RX231 グループのコンペアマッチタイマ (CMT)機能の仕様を表 2.9 に示します。

表 2.9 16 ビット・インターバル・タイマ機能の対応

項目	V850ES/JF3-L	RX231
	ТММ	CMT
チャネル数	1 チャネル	4 チャネル
カウンタビット	16 ビット	16 ビット
選択可能な分周クロック	8通り	4通り
	fxx、fxx/2、fxx/4、fxx/64、fxx/512、 INTWT、fR/8、FXT の中から選択可能	PCLK/8、PCLK/32、PCLK/128、PCLK/512 の中からチャネルごとに選択可能

2.6.2 注意事項

2.6.2.1 タイマカウンタの初期化

V850ES/JF3-L では 16 ビット・インターバル・タイマ M が動作停止するとカウンタはカウントクロックとは非同期にリセットされます。16 ビット・カウンタはリード/ライトできません。RX231 グループのコンペアマッチタイマでは、カウント停止後は値を保持します。コンペアマッチタイマのカウンタレジスタは初期値を自由に変更できます。

2.7 時計タイマ機能

2.7.1 仕様比較

V850ES/JF3-L に搭載された時計タイマ機能の仕様に対応する RX231 グループのリアルタイムクロック (RTCe)機能の仕様を表 2.10 に示します。

表 2.10 時計タイマ機能の対応

項目	V850ES/JF3-L	RX231
	時計タイマ機能	リアルタイムクロック(RTCe) ^(注 1)
モード	時計モード-基準時間	周期割り込みで可能
	(0.5 秒,025 秒間隔で割り込み出力)	割り込み周期 2秒、1秒、1/2秒、1/4秒、1/8秒、1/16秒、1/32秒、 1/64秒、1/128秒、1/256秒
	インターバルタイマモード	p
時計モードと	基準時間専用のインターバルタイマ	時刻情報をカウント
カレンダ	として動作	例:hh:mm:ss など
カウントモード の相違		
カウント	サブクロック	サブクロック
クロック	メインクロック	
割り込み	時計タイマ割り込み	周期割り込み
	インターバル・タイマ割り込み	アラーム割り込み桁上げ割り込み

注1. 48 ピンパッケージではサポートされていません。

2.7.2 注意事項

2.7.2.1 RTC の初期化

RX231 グループのリアルタイムクロックは、RTC 内のレジスタがリセットによる初期化が行われないため、リアルタイムクロックの使用の有無に関わらず初期化を行う必要があります。詳細は RX230 グループ、RX231 グループユーザーズマニュアル ハードウェア編「28.3 動作説明」および、「28.6.7 リアルタイムクロックを使用しない場合の初期化手順」を参照してください。

サブクロックを実装していない場合のみ、初期化は不要です。

2.8 ウォッチドッグ・タイマ 2 機能

2.8.1 搭載ユニット

V850ES/JF3-L と RX231 グループに内蔵されたウォッチドッグ・タイマ機能のユニット一覧を表 2.11 に示します。

表 2.11 V850ES/JF3-L、RX231 グループのウォッチドッグ・タイマ機能一覧

項目	V850ES/JF3-L	RX231
ウォッチドック	ウォッチドッグ・タイマ2機能	・ウォッチドッグタイマ(WDTA)
タイマ機能		・独立ウォッチドッグタイマ(IWDTa)

2.8.2 仕様比較

V850ES/JF3-L に搭載されたウォッチドッグ・タイマ 2 機能の仕様に対応する RX231 グループの WDTA 機能, IWDTa 機能の仕様を表 2.12 に示します。

表 2.12 ウォッチドッグ・タイマ機能の対応

項目	V850ES/JF3-L	RX231	
	ウォッチドッグ・タイマ 2	WDTA	IWDTa
カウンタ	16 ビット	14 ビット	14 ビット
ビット長			
カウント	サブクロック	周辺クロック(PCLKB)	IWDT 専用クロック(IWDTCLK)
クロックソース	メインクロック 内蔵発振クロック		オンチップオシレータで生成
オーバフロー時間	・サブクロック:	4 分周~8192 分周	1 分周~256 分周
選択	2 ⁹ /f _{XT} ~2 ¹⁶ /f _{XT}		
	・メインクロック:		
	$2^{18}/f_{xx} \sim 2^{25}/f_{xx}$		
	・内蔵発振器: 2 ¹² /f _R ~2 ¹⁹ /f _R		
7111 - 13	ノンマスカブル割り込み要求モー		- 1 - 2
動作モード	ド/リセットモードから選択可能	ノンマスカブル割り込み要求出	ノンマスカブル割り込み要求出力
thu 1127 - 7. /		カ/リセット出力を選択可能	/リセット出力を選択可能
割り込み/	・オーバフロー割り込み	・アンダフロー割り込み	・アンダフロー割り込み
リセット発生要因		・リフレッシュエラー	・リフレッシュエラー

2.8.3 注意事項

2.8.3.1 カウント動作について

V850ES/JF-3 グループのウォッチドッグ・タイマ 2 はアップカウントですが、RX231 グループのウォッチドッグタイマおよび、独立ウォッチドッグタイマはダウンカウントになります。

2.8.3.2 カウントスタート

RX231 グループのウォッチドッグタイマおよび、独立ウォッチドッグタイマのカウント開始方法はレジスタスタートモードとオートスタートモードの 2 種類があります。

2.8.3.3 使用しない場合の設定

V850ES/JF-3 グループではウォッチドッグ・タイマ 2 はリセット解除後に自動的にリセット・モードでスタートします。使用しない場合、一度ウォッチドッグ・タイマ 2 をクリアした後、次のインターバル時間内で停止する必要があります。RX231 グループではウォッチドッグタイマおよび、独立ウォッチドッグタイマを使用しない場合、設定は不要です。



2.9 リアルタイム出力機能(RTO)

RX231 グループには、リアルタイム出力機能(RTO)に相当する機能は実装されていません。ただし、下記留意事項が問題とならない場合、イベントリンクコントローラ(ELC)のポートグループ出力機能と連携可能な任意のタイマ機能を組み合わせて使用することでリアルタイム出力機能と同等の波形を出力することが出来ます。

【留意事項】

- タイマ機能とイベントリンクコントローラの動作クロックの差などによって意図しているタイミングで出力が切り替わらない場合があります。
- 意図しているタイミングで出力が切り替わらない場合、マルチファンクションタイマパルスユニット 2(MTU2a)や 16 ビットタイマパルスユニット(TPUa)のタイマ出力機能をご使用ください。

2.9.1 仕様比較

V850ES/JF3-L に搭載されたリアルタイム出力機能に対する RX231 のイベントリンクコントローラのポートグループ出力機能の対応を表 2.13 に示します。

項目	V850ES/JF3-L	RX231
	RTO	ELC のポートグループ出力機能 +任意のタイマ機能 ^{注 1)}
チャネル	2 チャネル	2 チャネル
出力端子数	最大: 6 本	最大 16 本
	1 チャネル 6 本出力または 2 チャネル 4+2 本出力可能	1 チャネル辺り最大 8 本出力可能
動作	バッファレジスタにあらかじめ設定したデータを、タ イマ割り込みの発生と同時にハードウェアで出力	バッファレジスタにあらかじめ設定したデータを指定 した割り込み要求の発生をトリガにあらかじめ設定し た端子からハードウェアで出力

表 2.13 リアルタイム出力機能の対応

注1. イベントリンクコントローラに連携可能なタイマモジュールは RX230 グループ、RX231 グループユーザーズマニュアル ハードウェア編「表 20.2 ELSRn レジスタと周辺モジュールの対応」を確認してください。

ハードウェアとして互換のないリアルタイム出力機能はソフトウェアで同等の機能を再現したサンプルプログラムを用意しております。詳細は「3.サンプルプログラムの説明」を参照してください。



2.10 A/D コンバータ

2.10.1 仕様比較

V850ES/JF3-L に搭載された A/D コンバータの仕様に対応する RX231 グループの 12 ビット A/D コンバータ(S12ADE)機能の仕様を表 2.14 に示します。

表 2.14 A/D コンバータ機能の対応

項目	V850ES/JF3-L	RX231	
サロ	A/D コンバータ	S12ADE	
アナログ入力	8 チャネル	24 チャネル	
分解能	10 ビット	12 ビット	
A/D 変換方式	逐次比較方式	逐次比較方式	
	連続セレクト・モード	連続スキャンモードで可能	
│ │ A/D 変換動作モード	連続スキャン・モード	医	
八0 変換動作 こード	ワンショット・セレクト・モード	シングリフセルンエードで可能	
	ワンショット・スキャン・モード	シングルスキャンモードで可能 	
	ソフトウェアトリガ	ソフトウェアトリガ	
A/D 変換トリガ・モード	タイマトリガ	同期トリガ(MTU タイマ機能など ^(注 1) からのトリガ受け付けで可能	
	外部トリガ	非同期トリガ(ADTRG0#端子) で 可能	
	立ち下がりエッジ		
外部トリガエッジ	立ち上りエッジ	立ち下がりエッジ	
	両エッジ		
	パワーフェイル検出機能	コンペア機能により結果比較の	
 変換結果比較	A/D 変換結果とレジスタの設定値の	実現可能。ただし、割り込みは	
交 沃州不比·大	大小比較条件と合致した場合に割	なく、イベントリンク機能との	
	り込み発生	連携のみ	
変換時間	2.6μs	0.83μs	
割り込み要因/ DMA 起動要因	A/D 変換終了	スキャン終了割り込みで可能	

注1. タイマなどとは具体的には以下のモジュールを指しています。 マルチファンクションタイマパルスユニット 2 (MTU2a) 16 ビットタイマパルスユニット(TPUa) イベントリンクコントローラ(ELC)

2.10.2 注意事項

2.10.2.1 A/D コンバータの動作状態

V850ES/JF3-L には A/D コンバータが変換動作中かを示すステータスフラグがあります。RX231 グループの 12 ビット A/D コンバータにはステータスフラグはありませんが、A/D コントロールレジスタの A/D 変換スタートビットで確認できます。

2.11 D/A コンバータ

2.11.1 仕様比較

V850ES/JF3-L に搭載された D/A コンバータ機能の仕様に対応する RX231 グループの 12 ビット D/A コンバータ(R12DAA)機能の仕様を表 2.15 に示します。

表 2.15 D/A コンバータ機能の対応

香口	V850ES/JF3-L	RX231
項目	D/A コンバータ	R12DAA
チャネル数	1 チャネル	2 チャネル
分解能	10 ビット	12 ビット
変換時間	セトリングタイム 3us(MAX)	変換時間 30μs
	AVREF1=2.7~3.6V, 外部負荷 20pF 時	
アナログ出力電圧	AVREF1×m/256	Min: 0.35V, Max: AVCC0 - 0.47
	(m=0-255 ; DA0CS0 レジスタに設定	基準電圧は以下の3パターンから選択可能
	した値)	• (AVCC0-AVSS0) × m/4096、
		・(内部基準電圧-AVSS0)×m/4096
		· (VREFH-VREFL) × m/4096
		(m=0-4095 ; レジスタの値)
動作モード	通常モード	・通常モード
	(レジスタ書き換えによる D/A 変換)	(レジスタ書き換えによる D/A 変換)
	・タイマ割り込み(INTTP2CC0 信号)に	・タイマ割り込み、イベントリンク機能 ^(注1)
	よる D/A 変換	を組み合わせることで可能

注1. イベントリンク機能の詳細については RX230 グループ、RX231 グループユーザーズマニュアル ハードウェア編「20. イベントリンクコントローラ(ELC)」を参照してください。

2.12 アシンクロナス・シリアル・インタフェース A (UARTA)

2.12.1 仕様比較

V850ES/JF3-L に搭載されたアシンクロナス・シリアル・インタフェース A(UARTA)機能の仕様に対応する RX231 グループのシリアルコミュニケーションインタフェース (SCIg, SCIh)の調歩同期式モードの仕様を表 2.16 に示します。

表 2.16 アシンクロナス・シリアル・インタフェース機能の対応

1E D	V850ES/JF3-L	RX231
項目	UARTA	SCIg, SCIh(調歩同期式モード)
チャネル数	3 チャネル	7 チャネル
		チャネルごとにモジュールストップ
		状態の設定が可能
通信速度 (MAX)	625kbps (fxx=20MHz)	3.75Mbps(PCLKB = 30MHz)
全二重通信	可能	可能
キャラクタ長	7/8 ビットから選択	7/8/9 ビットから選択
ストップビット	1 ビット/2 ビットから選択	1 ビット/2 ビットから選択
パリティ	奇数/偶数/なし/0 から選択	奇数/偶数/なしから選択
データ転送順	MSB/LSB ファーストから選択	MSB/LSB ファーストから選択
データ反転出力	可能	可能
ノイズ・フィルタ	ノイズ・フィルタ回路により除去	デジタルフィルタでノイズ除去可能
		フィルタの有効/無効をソフトウェア
		で設定可能
受信エラー検出	・パリティエラー	・パリティエラー
	・オーバーランエラー	・オーバーランエラー
	・フレーミングエラー	・フレーミングエラー
割り込み要因	・受信完了/受信エラー	・受信データフル
	- 送信許可	・送信終了
		・受信エラー
		・送信データエンプティ
DMA 起動要因	・受信完了	・受信データフル
	・送信許可	・送信データエンプティ

2.12.2 注意事項

2.12.2.1 0 パリティ

V850ES/JF3-L にはパリティの種類に 0 パリティという設定があります。RX231 グループには 0 パリティに相当する設定はありません。

2.13 3 線式可変長シリアル I/O (CSIB)

2.13.1 搭載ユニット

V850ES/JF3-L と RX231 グループに内蔵された 3 線式可変長シリアル I/O 機能のユニット一覧を表 2.19 に示します。

表 2.17 V850ES/JF3-L、RX231 の 3 線式可変長シリアル I/O 機能一覧

項目	V850ES/JF3-L	RX231
3線式シリアル	3線式可変長シリアル I/O(CSIB)	・シリアルペリフェラルインタフェース(RSPla)
		・シリアルコミュニケーションインタフェース
		(SCIg, SCIh)の簡易 SPI モード/クロック同期式
		モード

2.13.2 仕様比較

V850ES/JF3-L に搭載された 3 線式可変長シリアル I/O 機能の仕様に対応する RX231 グループのシリアルペリフェラルインタフェース (RSPIa)機能およびシリアルコミュニケーションインタフェースのクロック同期式モードの仕様を表 2.18 に示します。

表 2.18 3 線式可変長シリアル I/O 機能の対応

	V850ES/JF3-L	RXX	231
項目	CSIB	RSPIa	SClg, SClh (簡易 SPI モード/ クロック同期式モード)
チャネル数	3 チャネル	1 チャネル	7チャネル
通信クロック周波数 (MAX)	マスタ/スレーブ共通:8MHz	マスタ動作時:16MHz スレーブ動作時:4MHz (PCLKB = 32MHz)	マスタ動作時:7.5MHz スレーブ動作時:5MHz (PCLKB = 30MHz)
動作モード	マスタ/スレーブ	マスタ/スレーブ	マスタ/スレーブ
シリアル・クロックと データのフェーズ切り 替えが可能	シリアル·クロックとデータの フェーズ切り替えが可能	RSPCK の位相、極性を変更可 能	クロックの位相、極性を設定 可能
データ長	8 ビット~16 ビット	8-16,20,24,32 ビット (1 ビット単位指定可能)	8ビット
データ転送順	MSB/ LSB ファーストを切り替え 可能	MSB/LSB ファーストを 切り替え可能	MSB/ LSB ファーストを 切り替え可能
送受信モード	シングル転送モード(送信, 受信, 送受信モード)	シングル転送可能	シングル転送可能
	連続転送モード(送信, 受信, 送受信モード)	送信/受信バッファはそれぞれダ ブルバッファ構造により連続転 送可能	送信/受信バッファはそれぞれ ダブルバッファ構造により連 続転送可能
端子	シリアル・データ出力 シリアル・データ入力 シリアル・クロック入出力	マスタ送出データ入出力 スレーブ送出データ入出力 クロック入出力 スレーブセレクト入出力 (SPI 動作のみ)	クロック入出力 送信データの出力 受信データの入力 送受信開始制御用入出力/ チップセレクト入力端子
割り込み要因	連続送信書き込み許可 受信終了/受信エラー	受信バッファフル 送信バッファエンプティ RSPI エラー RSPI アイドル	送信終了 送信データエンプティ 受信データフル 受信エラー
DMA 起動要因	連続送信書き込み許可 受信終了/受信エラー	受信バッファフル 送信バッファエンプティ	送信データエンプティ 受信データフル

2.14 I²C バス

2.14.1 搭載ユニット

V850ES/JF3-L と RX231 グループに内蔵された I²C バス機能のユニット一覧を表 2.19 に示します。

表 2.19 V850ES/JF3-L、RX231 の I²C バス機能一覧

項目	V850ES/JF3-L	RX231
I ² C 機能	I ² C バス	・I ² C バスインタフェース(RIICa)
		・シリアルコミュニケーションインタフェース
		(SCIg, SCIh)の簡易 I ² C モード

2.14.2 仕様比較

V850ES/JF3-L に搭載された I²C バス機能の仕様に対応する RX231 グループの I²C バスインタフェース機能および、シリアルコミュニケーションインタフェースの簡易 I²C モードの仕様を表 2.20 に示します。

表 2.20 I²C バス機能の対応

	V850ES/JF3-L	RX231			
項目	I²C バス	RIICa	SCIg, SCIh の 簡易 I ² C モード		
チャネル数	2 チャネル	1 チャネル	7チャネル		
通信速度	標準モード:	スタンダードモード:	スタンダードモード:		
	~100kbps	~100kbps	~100kbps		
	高速モード:	ファストモード:	ファストモード:		
	~350kbps	~400kbps	~350kbps		
通信	I ² C バスフォーマット	I ² C バスフォーマット	I ² C バスフォーマット		
フォーマット		SMBus フォーマット			
通信動作	マルチマスタ対応	マルチマスタ対応	シングルマスタ動作のみ		
	スレーブ動作	スレーブ動作			
ディジタル・	高速モード時のみ使用可能	ノイズ除去幅をソフトウェアで	ノイズ除去幅をソフトウェアで		
フィルタ		調整可能	調整可能		
消費電力低減	動作停止モード	モジュールストップ機能で	モジュールストップ機能で		
		実現可能	実現可能		
割り込み	1 種類	4種類	3種類		
	・シリアルクロックの	EEI割り込み	RXI割り込み		
	8または9クロック目の立ち下が	・通信エラー/通信イベント発生	・ACK 検出/受信		
	Ŋ	アービトレーション検出	TXI割り込み		
	- ストップ・コンディション検出	NACK 検出	・NACK 検出/送信		
		タイムアウト検出	STI 割り込み		
		スタートコンディション検出	・開始条件、再開始条件、		
		(リスタートコンディション含む) ストップコンディション検出	停止条件生成終了		
		RXI 割り込み			
		- 代代 副 9 <u>2</u> 007 - 受信データフル			
		(スレーブアドレスー致時含む)			
		TXI割り込み			
		・送信データエンプティ			
		(スレーブアドレスー致時含む)			
		TEI 割り込み			
		•送信終了			
DMA 起動要因	IICn の転送終了	受信データフル割り込み	受信割り込み		
		送信データエンプティ割り込み	送信割り込み		

2.15 DMA 機能 (DMA コントローラ)

2.15.1 仕様比較

V850ES/JF3-L に搭載された DMA(Direct Memory Access)コントローラ(DMAC)機能の仕様に対応する RX231 グループの DMA コントローラ(DMACA)機能の仕様を表 2.21 に示します。

表 2.21 DMA コントローラ機能の対応

項目	V850ES/JF3-L	RX231
次ロ	DMAC	DMACA
チャネル数	4 チャネル	4 チャネル
転送モード	シングル転送モード	ノーマル転送モードで可能
		ただし、2サイクル転送不可
転送単位	8/16 ビット	8/16/32 ビット
最大転送回数	65535 回	65535 回
転送要求	内蔵周辺機能割り込み	周辺モジュールの割り込み
	外部割り込み端子	外部割り込み端子
	ソフトウェアトリガ	ソフトウェアトリガ
転送対象	内蔵周辺 I/O←→内蔵周辺 I/O 内蔵周辺 I/O←→内蔵 RAM 内蔵周辺 I/O←→外部メモリ 内蔵 RAM←→外部メモリ 外部メモリ←→外部メモリ	予約領域を除く全領域が対象
アドレスカウント方式	インクリメント デクリメント 固定	インクリメント デクリメント 固定 オフセット加算 ^(注1)
割り込み	DMA 転送完了割り込み	転送終了割り込み 転送エスケープ終了割り込み

注1. オフセット加算設定は DMAC0 のみ設定可能です。

2.16 割り込み/例外処理機能

2.16.1 仕様比較

V850ES/JF3-L に搭載された割り込み/例外処理機能の仕様に対応する RX231 グループの割り込みコントローラ(ICUb)/例外処理機能の仕様を表 2.22 に示します。

表 2.22 割り込み/例外処理機能の対応

項目	V850ES/JF3-L	RX231
坝口	割り込み/例外処理機能	ICUb/例外処理
ノンマスカブル	・ウォッチドック・タイマ2の	・NMI 端子割り込み
割り込み	オーバフロー	発振停止検出割り込み
	・NMI 端子割り込み	・WDTA アンダフロー/
		リフレッシュエラー
		・IWDTa アンダフロー/
		リフレッシュエラー
		・電圧監視 1
		・電圧監視 2
		・VBATT 電圧監視
マスカブル割り込み	・外部端子割り込み:8要因	・外部端子割り込み:8要因
	内蔵周辺割り込み	・周辺モジュール割り込み
		・ソフトウェア割り込み:1要因
優先順位制御	8レベル	16 レベル
外部端子ノイズ除去	・アナログ・ディレイによるノイ	・デジタルフィルタ:
	ズ除去回路:NMI 端子、	NMI 端子、IRQ0~7 端子
	INTP0~7 端子	・サンプリング周期3回
	・デジタル・ノイズ除去	・サンプリング周波数:PCLK,
	・サンプリング・クロック	PCLK/8, PCLK/32, PCLK/64 から選
	fxx/64, fxx/128, fxx/256, fxx/512,	択
	fxx/1024, fxтから選択	・デジタルフィルタ
		有効/無効選択可能
外部端子	・エッジ検出	・エッジ検出
割り込み検出	立ち上がり	立ち上がり(NMI,IRQ0~7)
	立ち下がり	立ち下がり(NMI,IRQ0~7)
	両エッジ	両エッジ(IRQ0~7)
	・エッジ検出なし	・Low レベル検出(IRQ0~7)
ソフトウェア例外	TRAP1n 命令、TRAP0n 命令	INT 命令、BRK 命令
	(専用ベクタ:32 要因)	(無条件トラップ:16 要因)
不正命令コード例外	あり	あり(未定義命令例外)

2.16.2 注意事項

2.16.2.1 チップバージョンによる差異

RX231 グループではチップバージョンの違いによって以下の仕様差があります。

- ・SDHI割り込み(ベクタ番号 40~43)はチップバージョン A、C にはありません。
- ・RSCANO割り込み(ベクタ番号52~56)はチップバージョンCにはありません。
- ・セキュリティ割り込み(ベクタ番号 111~113) はチップバージョン A、C にはありません。



2.17 スタンバイ機能

2.17.1 仕様比較

V850ES/JF3-L のスタンバイ機能と RX231 グループの対応を表 2.23 に示し、各モード遷移時の動作状態を表 2.24 に示します。

表 2.23 スタンバイ機能の対応

項目	V850ES/JF3-L	RX231	
HALT モード	CPU の動作クロックのみを停止	スリープモードで実現可能 ただし、ウォッチドッグタイマ(WDT)は	
	<解除要因>	使用不可	
	・ノンマスカブル割り込み要求信号	<解除要因>	
	・マスクされていないマスカブル割り込 み割り込み要求信号	・全ての割り込み	
	・リセット信号	・リセット	
	(RESET 端子入力、WDT2RES 信号、低 電圧検出回路(LVI)、クロック・モニタ (CLM)によるリセット)	(RST#端子リセット、パワーオンリセット、電圧監視リセット、IWDT リセット)	
IDLE1 モード	クロック発振回路、PLL 動作、フラッシュ・メモリは動作を継続	スリープモードとモジュールストップ機能 で実現可能	
	<解除要因>	<解除要因>	
	・ノンマスカブル割り込み要求信号	・全ての割り込み	
	・マスクされていないマスカブル割り込	・リセット	
	み割り込み要求信号 ・リセット信号	(RST#端子リセット、パワーオンリセット、電圧監視リセット、IWDT リセット)	
	(RESET 端子入力、WDT2RES 信号、低電圧検出回路(LVI)、クロック・モニタ(CLM)によるリセット)		
IDLE2 モード	クロック発振回路、PLL 動作、フラッ シュ・メモリは動作を継続	スリープモードとモジュールストップ機能 で実現可能	
	PLL は IDLE2 モード遷移前の状態に復帰	ただし PLL は通常の手順で動作/停止させ	
	<解除要因>	る必要あり	
	・ノンマスカブル割り込み要求信号	。 427 除 亩 中、	
	・マスクされていないマスカブル割り込 み割り込み要求信号	<解除要因> ・全ての割り込み	
	・リセット信号	・リセット	
	(RESET 端子入力、WDT2RES 信号、低 電圧検出回路(LVI)、クロック・モニタ (CLM)によるリセット)	(RST#端子リセット、パワーオンリセット、電圧監視リセット、IWDT リセット)	

V850ES/JF3-L、RX231 グループ V850ES/JF3-L から RX231 グループへの移行ガイド

項目	V850ES/JF3-L	RX231
STOP モード/ 低電圧 STOP モード	内部回路の動作を全て停止させるモード <解除要因> ・ノンマスカブル割り込み要求信号 ・マスクされていないマスカブル割り込み要求信号 ・リセット信号 (RESET 端子入力、WDT2RES 信号、低電圧検出回路(LVI)、クロック・モニタ (CLM)によるリセット)	ソフトウェアスタンバイモードで実現可能 ただし一部を除く周辺モジュールの動作は 不可 <解除要因> ・ソフトウェアスタンバイで動作可能な周 辺モジュールによる割り込み ・リセット (RES#端子リセット、パワーオンリセット、電圧監視リセット、IWDT リセット)
サブクロック 動作モード/ 低電圧 サブクロック 動作モード	システム全体がサブクロックのみで動作するモード	システムクロックをサブクロックに設定、および低速動作モードで実現可能

表 2.24 各モード遷移時の動作状態

			V	350ES/JI	F3-L				RX231	
機能	HALT	IDLE1	IDLE2	STOP	低電圧	動作サブクロック	クロック動作	スリープ	スリープ	スタンバイソフトウェア
メインク ロック	0	0	0	×	×	0	0	0	0	×
サブクロック	0	0	0	0	0	0	0	0	0	0
内蔵発振器/ HOCO LOCO	0	0	0	0	0	0	0	0	0	×
PLL	0	×	×	×	×	0	0	0	0	×
CPU	×	×	×	×	×	0	0	× (保持)	× (保持)	× (保持)
DMA	0	×	×	×	×	0	0	O 注1	× (保持)	× (保持)
時計用タイマ/ RTC	0	0	0	O 注 2	O 注2	0	0	0	0	0
ウォッチドック・タイマ 2/ 独立ウォッチドッグタイマ	0	0	0	0	0	0	0	〇 注3	〇 注3	O 注3
ポート機能	保持	保持	保持	保持	保持	0	0	0	0	× (保持)
割り込み コントローラ	0	× 注 4	× 注 4	× 注 4	× 注 4	0	0	0	0	0
低電圧検出回路/ 電圧検出回路	0	0	0	0	0	0	0	0	0	0
RAM	保持	保持	保持	保持	保持	保持	保持	× (保持)	× (保持)	× (保持)
レジスタ	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持
その他周辺 モジュール	注 5	注 5	注 5	注 5	注 5	注 5	注 5	0	0	× (保持)

〇:動作可能、×:停止

保持は、内部レジスタ値保持、内部状態は動作中断を示します。

- 注1. スリープモード中は、システム制御関連のレジスタへの書き込みは禁止です。詳細は RX230 グループ、RX231 グループユーザーズマニュアル ハードウェア編「表 5.1 I/O レジスタアドレス一覧」を参照してください。
- 注2. サブクロックがある場合動作可能。
- 注3. ウォッチドックタイマは動作停止。
- 注4. スタンバイモードの解除のみ可能。
- 注5. 各モードによって動作可能な条件やモジュールが異なります。詳細は V850ES/JF3-L ユーザーズマニュアル ハードウェア編「21章 スタンバイ機能」を参照してください。

2.18 クロック・モニタ

2.18.1 仕様比較

V850ES/JF3-L に搭載されたクロック・モニタ機能の仕様に対応する RX231 グループのクロック発生回路 の発振停止検出機能の仕様を表 2.25 に示します。

表 2.25 クロック・モニタ機能の対応

項目	V850ES/JF3-L	RX231
	クロック・モニタ	発振停止検出機能
監視対象	メインクロック	メインクロック
発振停止検出時の 動作	リセット	システムクロックに メインクロックを選択時: 低速オンチップオシレータに切り替え、発 振停止検出割り込み(注1)を発生
		システムクロックに PLL を選択時: PLL が自励発振に切り替わり、発振停止検 出割り込みを発生
		USB 専用 PLL を選択時: USB 専用 PLL が自励発振に切り替わり、 発振停止検出割り込みを発生
機能の自動停止	・STOP モード~発振安定期間 ・サンプリングクロック (内蔵発振クロック)停止中 ・CPU が内蔵発振クロック動作中 ・メイン・クロック停止中 ^(注2)	なし

- 注1. 発振停止検出割り込みはノンマスカブル割り込みです。
- 注2. メイン・クロック発振回路の制御ビット(PCC. MCK)を使用して、ユーザソフトウェアが意図的にメイン・クロックを停止させた場合の状態

2.18.2 注意事項

2.18.2.1 発振停止検出機能の停止

RX231 グループの発振停止検出機能は外部要因によるメインクロックの停止に備えた機能です。そのためソフトウェアでメインクロックを停止させる場合や、ソフトウェアスタンバイモードに遷移する場合、あらかじめ発振停止検出機能を停止する必要があります。詳細は RX230 グループ、RX231 グループユーザーズマニュアル ハードウェア編「9.5.1 発振停止検出と検出後の動作」を参照してください。



2.19 低電圧検出回路(LVI)

2.19.1 仕様比較

V850ES/JF3-L に搭載された低電圧検出回路(LVI)機能の仕様に対応する RX231 グループの電圧検出回路 (LVDAb) 機能の仕様を表 2.26 に示します。

表 2.26 低電圧検出機能の対応

	V850ES/JF3-L		RX231	
項目	低電圧検出回路(LVI)	LVDAb の 電圧監視 0	LVDAb の 電圧監視 1	LVDAb 電圧監視 2
電圧検出時の動作	・V _{DD} < V _{LVI} または V _{DD} < V _{LVI} 検出で マスカブル割り込みまた は、リセットを要求 ・割り込みとリセット を選択可能	・Vdet0>VCC で リセット	・Vdet1>VCCで リセット ・Vdet1>VCC、 VCC>Vdet1の両方、ま たはどちらかで割り込み 要求 ・マスカブル割り込みと ノンマスカブル割り込み を選択可能	・Vdet2>VCC または CMPA2 端子でリセット ・Vdet2>(VCC または CMPA2 端子)、 (VCC または CMPA2 端子)>Vdet2 の両 方、またはどちらかで 割り込み要求 ・マスカブル割り込みとノ ンマスカブル割り込みを選 択可能
検出電圧	2通り 2.30V 2.80V	4通り 1.90V 2.51V 2.82V 3.84V	14 通り 1.86V 1.96V 2.20V 2.48V 2.58V 2.68V 2.79V 2.90V 3.00V 3.10V 3.84V 4.02V 4.14V	4通り 3.84V 4.02V 4.14V 4.29V

- 注1. 動作許可かつ、動作モードを「電源電圧<検出電圧時に内部リセット信号を発生」に設定した場合、低電圧検出回路によるリセット以外のリセット要求が発生するまで低電圧検出回路(LVI)は停止できません。
- 注2. フラッシュメモリの書き込みまたは削除中はノンマスカブル割り込みを発生させないでください。

2.19.2 注意事項

2.19.2.1 再度電圧検出を設定する際の注意事項

RX231 グループでは 1 度電圧検出を行った後、検出フラグのクリア等の再設定が必要です。詳細は RX230 グループ、RX231 グループユーザーズマニュアル ハードウェア編「8.電圧検出回路(LVDAb)」を参照してください。

2.20 CRC 機能

2.20.1 仕様比較

V850ES/JF3-L に搭載された CRC 機能の仕様に対応する RX231 グループの CRC 演算器(CRC)機能の仕様を表 2.27 に示します。

表 2.27 CRC 機能の対応

項目	V850ES/JF3-L	RX231
	CRC 機能	CRC
データ単位	8bit	8bit
方式	CRC-16-CCITT (16bitCRC)	CRC-16-CCITT (16bitCRC)
	$X^{16}+X^{12}+X^{5}+1$	$X^{16}+X^{12}+X^5+1$
		CRC-16-IBM (16bitCRC)
		$X^{16}+X^{15}+X^2+1$
		CRC-8-ATM (8bitCRC)
		$X^8 + X^2 + X + 1$
データ転送	LSB 固定	MSB/LSB から選択可能

3. サンプルプログラムの説明

本アプリケーションノートでは RX231 とハードウェア互換のない機能をソフトウェアで再現したサンプルプログラムを同梱しています。

サンプルプログラムはルネサスエレクトロニクスホームページから最新バージョンを入手してください。

3.1 動作確認環境

表 3.1 に本サンプルプログラムの動作確認環境を示します。

表 3.1 動作確認環境

項目	内容
使用マイコン	R5F52318ADFP
動作周波数	・メインクロック: 8MHz
	·PLL: 54MHz (メインクロック 2 分周 13.5 逓倍)
	·HOCO: 停止
	·LOCO: 4MHz
	·システムクロック (ICLK): 54MHz (PLL 1 分周)
	·周辺モジュールクロック A (PCLKA): 54MHz(PLL 1 分周)
	·周辺モジュールクロック B (PCLKB): 27MHz (PLL 2 分周)
	·周辺モジュールクロック D (PCLKD): 54MHz(PLL1 分周)
	·FlashIF クロック(FCLK): 27MHz(PLL 2 分周)
	·外部バスクロック(BCLK): 27MHz(PLL 2 分周)
動作電圧	3.3V
統合開発環境	ルネサスエレクトロニクス製
	e ² studio Version 2021-10
コンパイラ	ルネサスエレクトロニクス製
	C/C++ Compiler Package for RX Family V.3.03.00
	統合開発環境のデフォルト設定を使用しています。
lodefine.h のバージョン	1.01
エンディアン	リトルエンディアン
動作モード	シングルチップモード
プロセッサモード	スーパバイザモード
サンプルプログラムの バージョン	Version 1.00
使用ボード	Renesas Starter Kit for RX231 (製品型名: RTK5005231SxxxxxBE)

3.2 プロジェクト構成

本アプリケーションノートのサンプルプロジェクト一覧を表 3.2 に、コード生成機能によって生成されたソースコードに変更を加えているファイルを表 3.3 に示します。

表 3.2 プロジェクト一覧

機能	プロジェクト名	内容
外部トリガ PWM 出力機能	external_input_rx231	V850ES/JF3-L での外部トリガ入 力によるカウント開始と PWM 出力を RX231 グループでの IRQ 外部入力割り込み ^(注1) と マルチ ファンクションタイマパルスユ ニットの PWM モード 1 で再現 したプロジェクト
1ショットパルス出力機能	one_shot_pulse_rx231	V850ES/JF3-L での外部トリガ入 カによるカウント開始とワン ショット・パルス出力を RX231 グループでの IRQ 外部入力割り 込み ^(注1) と マルチファンクショ ンタイマパルスユニットの PWM モード 1 で再現したプロジェクト
リアルタイム出力機能	rto_output_rx231	V850ES/JF3-L でのリアルタイム 出力機能をイベントリンクコン トローラ のポートグループ出力 機能と TMR で再現したプロジェ クト

注1. RSK ボードの SW1(タクタイルスイッチ)と接続しています。

表 3.3 コード生成機能によって生成されたソースコードに変更を加えているファイル

プロジェクト	フォルダ	ファイル名	概要
external_input_rx231	Config_ICU	Config_ICU_user.c	ユーザ実装用の割り込み処理
one_shot_pulse_rx231	Config_ICU	Config_ICU_user.c	ユーザ実装用の割り込み処理
	Config_MTU	Config_MTU0_user.c	ユーザ実装用の割り込み処理
rto_output_rx231	Config_ICU	Config_ICU_user.c	ユーザ実装用の割り込み処理
	Config_TMR	Config_TMR0_user.c	ユーザ実装用の割り込み処理

追加処理の詳細は「3.5 フローチャート」を参照してください。スマートコンフィグレータのコード生成機能によって生成されたソースコードをそのまま使用している部分については省略します。

3.3 関数一覧

表 3.4 にサンプルプログラムで使用する関数を示します。

表 3.4 サンプルプログラムで使用する関数

関数名	概要		
main	メイン処理		
r_Config_ICU_irq1_interrupt	外部割り込み処理		
r_Config_MTU0_tgib0_interrupt	MTU0 のコンペアマッチ割り込み処理		
	(1 ショットパルス出力機能のサンプルのみ使用)		
r_Config_TMR0_cmia0_interrupt	TMR0 のコンペアマッチ割り込み処理		
	(リアルタイム出力機能のサンプルのみ使用)		

スマートコンフィグレータのコード生成機能によって生成されたソースコードをそのまま使用している部分については省略します。

3.4 関数仕様

サンプルプログラムの関数仕様を以下に示します。

main	
概要	メイン処理
ヘッダ	なし
宣言	void main (void)
説明	初期設定を行います。
引数	なし
リターン値	なし

r_Config_ICU_irq1_interrupt			
概要	IRQ1 割り込み処理		
ヘッダ	Config_ICU.h		
宣言	static void r_Config_ICU_irq1_interrupt (void)		
説 明 IRQ1の割り込み処理を行います。			
	IRQ1 の割り込み処理では MTU0 のカウントを開始させます。		
引数	なし		
リターン値なし			
備考	本関数はスマートコンフィグレータのコード生成機能によって生成されます。		
	external_input_rx231 と one_shot_pulse_rx231 でのみ使用します。		

r_Config_MTU0_tgib0_interrupt			
概要	MTU0 コンペアマッチ B 割り込み処理		
ヘッダ	Config_MTU0.h		
宣言	static void r_Config_MTU0_tgib0_interrupt (void)		
説明	MTUOのコンペアマッチ割り込み処理を行います。		
	MTU0 のコンペアマッチ割り込み処理では MTU0 のカウントを停止させます。		
引数	なし		
リターン値	リターン値なし		
備考本は関数はスマートコンフィグレータのコード生成機能によって生成され			
	one_shot_pulse_rx231 でのみ使用します。		

r_Config_TMR0_cmia0_interrupt				
概要	TMRO コンペアマッチ A 割り込み処理			
ヘッダ	ヘッダ Config_TMR0.h			
宣言	宣言 static void r_Config_TMR0_cmia0_interrupt (void)			
説明	TMROのコンペアマッチ割り込み処理を行います。			
	TMR0 のコンペアマッチ割り込み処理では PDBF1 レジスタを設定します。			
引数	なし			
リターン値	なし			
備考	本関数はスマートコンフィグレータのコード生成機能によって生成されます。			
	rto_output_rx231 でのみ使用します。			

3.5 フローチャート

本サンプルプログラムはコード生成機能を使用しています。本章ではハードウェア互換のない機能を再現するうえで e² studio から生成されるプログラムに変更を加えた関数のフローチャートを示します。その他各周辺機能などの詳細は、スマートコンフィグレータの設定画面や生成コードを参照してください。

3.5.1 メイン

図 3.1 にメイン処理のフローチャートを示します。




図 3.1 メイン処理

- 注1. one_shot_pulse_rx231、external_input_rx231 のみ存在する処理。
- 注2. rto_output_rx231 のみ存在する処理。

3.5.2 外部割り込み処理

図 3.2 に外部割り込み処理のフローチャートを示します。




図 3.2 外部割り込み処理

100ms ディレイは SW1(タクタイルスイッチ)のチャタリング対策処理です。

3.5.3 ワンショットパルス出力機能の MTU0 割り込み処理

図 3.3 にワンショットパルス出力機能のタイマ割り込み処理のフローチャートを示します。




図 3.3 ワンショットパルス出力機能のタイマ割り込み処理

3.5.4 リアルタイム出力機能の TMR0 割り込み処理

図 3.4 にリアルタイム出力機能のタイマ割り込み処理のフローチャートを示します。




図 3.4 リアルタイム出力機能のタイマ割り込み処理

4. プロジェクトをインポートする方法

サンプルプログラムは e^2 studio のプロジェクト形式で提供しています。本章では、 e^2 studio ヘプロジェクトをインポートする方法を示します。インポート完了後、ビルドおよびデバッグの設定を確認してください。

4.1 e² studio での手順

 e^2 studio でご使用になる際は、下記の手順で e^2 studio にインポートしてください。

(使用する e² studio のバージョンによっては画面が異なる場合があります)




図 4.1 プロジェクトを e² studio にインポートする方法

注. e2 studio で管理するプロジェクトのフォルダ名、およびそのフォルダに至るファイルパスには、 空白文字の他、半角カナ文字、全角文字、半角記号(特に'\$','#','%') が混じらないようにしてください。

4.2 CS+での手順

CS+でご使用になる際は、下記の手順で CS+にインポートしてください。

(使用する CS+のバージョンによっては画面が異なる場合があります)




図 4.2 プロジェクトを CS+にインポートする方法

注. CS+で管理するプロジェクトのフォルダ名、およびそのフォルダに至るファイルパスには、空白文字の他、半角カナ文字、全角文字、半角記号(特に'\$','#','%') が混じらないようにしてください。

5. 参考ドキュメント

ユーザーズマニュアル: ハードウェア

RX230 グループ、RX231 グループユーザーズマニュアル ハードウェア編 (R01UH0496)

V850ES/JF3-L ユーザーズマニュアル ハードウェア編 (R01UH0017)

(最新版をルネサス エレクトロニクスホームページから入手してください)

テクニカルアップデート/テクニカルニュース

(最新版をルネサス エレクトロニクスホームページから入手してください)

ユーザーズマニュアル: 開発環境

RX ファミリ CC-RX コンパイラユーザーズマニュアル (R20UT3248)

(最新版をルネサス エレクトロニクスホームページから入手してください)

V850ES/JF3-L、RX231 グループ V850ES/JF3-L から RX231 グループへの移行ガイド

改訂記録

		改訂内容	
Rev	発行日	ページ	ポイント
1.00	Dec.29.21	-	初版発行

製品ご使用上の注意事項

ここでは、マイコン製品全体に適用する「使用上の注意事項」について説明します。個別の使用上の注意事項については、本ドキュメントおよびテクニカルアップデートを参照してください。

1. 静電気対策

CMOS 製品の取り扱いの際は静電気防止を心がけてください。CMOS 製品は強い静電気によってゲート絶縁破壊を生じることがあります。運搬や保存の際には、当社が出荷梱包に使用している導電性のトレーやマガジンケース、導電性の緩衝材、金属ケースなどを利用し、組み立て工程にはアースを施してください。プラスチック板上に放置したり、端子を触ったりしないでください。また、CMOS 製品を実装したボードについても同様の扱いをしてください。

2. 電源投入時の処置

電源投入時は、製品の状態は不定です。電源投入時には、LSIの内部回路の状態は不確定であり、レジスタの設定や各端子の状態は不定です。外部 リセット端子でリセットする製品の場合、電源投入からリセットが有効になるまでの期間、端子の状態は保証できません。同様に、内蔵パワーオン リセット機能を使用してリセットする製品の場合、電源投入からリセットのかかる一定電圧に達するまでの期間、端子の状態は保証できません。

3. 電源オフ時における入力信号

当該製品の電源がオフ状態のときに、入力信号や入出力プルアップ電源を入れないでください。入力信号や入出力プルアップ電源からの電流注入により、誤動作を引き起こしたり、異常電流が流れ内部素子を劣化させたりする場合があります。資料中に「電源オフ時における入力信号」についての記載のある製品は、その内容を守ってください。

4. 未使用端子の処理

未使用端子は、「未使用端子の処理」に従って処理してください。CMOS製品の入力端子のインピーダンスは、一般に、ハイインピーダンスとなっています。未使用端子を開放状態で動作させると、誘導現象により、LSI周辺のノイズが印加され、LSI内部で貫通電流が流れたり、入力信号と認識されて誤動作を起こす恐れがあります。

5. クロックについて

リセット時は、クロックが安定した後、リセットを解除してください。プログラム実行中のクロック切り替え時は、切り替え先クロックが安定した後に切り替えてください。リセット時、外部発振子(または外部発振回路)を用いたクロックで動作を開始するシステムでは、クロックが十分安定した後、リセットを解除してください。また、プログラムの途中で外部発振子(または外部発振回路)を用いたクロックに切り替える場合は、切り替え先のクロックが十分安定してから切り替えてください。

6. 入力端子の印加波形

入力ノイズや反射波による波形歪みは誤動作の原因になりますので注意してください。CMOS製品の入力がノイズなどに起因して、V_{IL} (Max.) から V_{IH} (Min.) までの領域にとどまるような場合は、誤動作を引き起こす恐れがあります。入力レベルが固定の場合はもちろん、V_{IL} (Max.) から V_{IH} (Min.) までの領域を通過する遷移期間中にチャタリングノイズなどが入らないように使用してください。

7. リザーブアドレス(予約領域)のアクセス禁止

リザーブアドレス (予約領域) のアクセスを禁止します。アドレス領域には、将来の拡張機能用に割り付けられている リザーブアドレス (予約領域) があります。これらのアドレスをアクセスしたときの動作については、保証できませんので、アクセスしないようにしてください。

8. 製品間の相違について

型名の異なる製品に変更する場合は、製品型名ごとにシステム評価試験を実施してください。同じグループのマイコンでも型名が違うと、フラッシュメモリ、レイアウトパターンの相違などにより、電気的特性の範囲で、特性値、動作マージン、ノイズ耐量、ノイズ幅射量などが異なる場合があります。型名が違う製品に変更する場合は、個々の製品ごとにシステム評価試験を実施してください。

ご注意書き

- 1. 本資料に記載された回路、ソフトウェアおよびこれらに関連する情報は、半導体製品の動作例、応用例を説明するものです。回路、ソフトウェアおよびこれらに関連する情報を使用する場合、お客様の責任において、お客様の機器・システムを設計ください。これらの使用に起因して生じた損害 (お客様または第三者いずれに生じた損害も含みます。以下同じです。)に関し、当社は、一切その責任を負いません。
- 2. 当社製品または本資料に記載された製品データ、図、表、プログラム、アルゴリズム、応用回路例等の情報の使用に起因して発生した第三者の特許 権、著作権その他の知的財産権に対する侵害またはこれらに関する紛争について、当社は、何らの保証を行うものではなく、また責任を負うもので はありません。
- 3. 当社は、本資料に基づき当社または第三者の特許権、著作権その他の知的財産権を何ら許諾するものではありません。
- 4. 当社製品を組み込んだ製品の輸出入、製造、販売、利用、配布その他の行為を行うにあたり、第三者保有の技術の利用に関するライセンスが必要となる場合、当該ライセンス取得の判断および取得はお客様の責任において行ってください。
- 5. 当社製品を、全部または一部を問わず、改造、改変、複製、リバースエンジニアリング、その他、不適切に使用しないでください。かかる改造、改変、複製、リバースエンジニアリング等により生じた損害に関し、当社は、一切その責任を負いません。
- 6. 当社は、当社製品の品質水準を「標準水準」および「高品質水準」に分類しており、各品質水準は、以下に示す用途に製品が使用されることを意図 しております。

標準水準: コンピュータ、OA 機器、通信機器、計測機器、AV 機器、家電、工作機械、パーソナル機器、産業用ロボット等

高品質水準:輸送機器(自動車、電車、船舶等)、交通制御(信号)、大規模通信機器、金融端末基幹システム、各種安全制御装置等 当社製品は、データシート等により高信頼性、Harsh environment 向け製品と定義しているものを除き、直接生命・身体に危害を及ぼす可能性のある機器・システム(生命維持装置、人体に埋め込み使用するもの等)、もしくは多大な物的損害を発生させるおそれのある機器・システム(宇宙機器と、海底中継器、原子力制御システム、航空機制御システム、プラント基幹システム、軍事機器等)に使用されることを意図しておらず、これらの用途に使用することは想定していません。たとえ、当社が想定していない用途に当社製品を使用したことにより損害が生じても、当社は一切その青年を負いません。

- 7. あらゆる半導体製品は、外部攻撃からの安全性を 100%保証されているわけではありません。当社ハードウェア/ソフトウェア製品にはセキュリティ対策が組み込まれているものもありますが、これによって、当社は、セキュリティ脆弱性または侵害(当社製品または当社製品が使用されているシステムに対する不正アクセス・不正使用を含みますが、これに限りません。) から生じる責任を負うものではありません。当社は、当社製品または当社製品が使用されたあらゆるシステムが、不正な改変、攻撃、ウイルス、干渉、ハッキング、データの破壊または窃盗その他の不正な侵入行為(「脆弱性問題」といいます。) によって影響を受けないことを保証しません。当社は、脆弱性問題に起因しまたはこれに関連して生じた損害について、一切責任を負いません。また、法令において認められる限りにおいて、本資料および当社ハードウェア/ソフトウェア製品について、商品性および特定目的との合致に関する保証ならびに第三者の権利を侵害しないことの保証を含め、明示または黙示のいかなる保証も行いません。
- 8. 当社製品をご使用の際は、最新の製品情報(データシート、ユーザーズマニュアル、アプリケーションノート、信頼性ハンドブックに記載の「半導体デバイスの使用上の一般的な注意事項」等)をご確認の上、当社が指定する最大定格、動作電源電圧範囲、放熱特性、実装条件その他指定条件の範囲内でご使用ください。指定条件の範囲を超えて当社製品をご使用された場合の故障、誤動作の不具合および事故につきましては、当社は、一切その責任を負いません。
- 9. 当社は、当社製品の品質および信頼性の向上に努めていますが、半導体製品はある確率で故障が発生したり、使用条件によっては誤動作したりする場合があります。また、当社製品は、データシート等において高信頼性、Harsh environment 向け製品と定義しているものを除き、耐放射線設計を行っておりません。仮に当社製品の故障または誤動作が生じた場合であっても、人身事故、火災事故その他社会的損害等を生じさせないよう、お客様の責任において、冗長設計、延焼対策設計、誤動作防止設計等の安全設計およびエージング処理等、お客様の機器・システムとしての出荷保証を行ってください。特に、マイコンソフトウェアは、単独での検証は困難なため、お客様の機器・システムとしての安全検証をお客様の責任で行ってください。
- 10. 当社製品の環境適合性等の詳細につきましては、製品個別に必ず当社営業窓口までお問合せください。ご使用に際しては、特定の物質の含有・使用を規制する RoHS 指令等、適用される環境関連法令を十分調査のうえ、かかる法令に適合するようご使用ください。かかる法令を遵守しないことにより生じた損害に関して、当社は、一切その責任を負いません。
- 11. 当社製品および技術を国内外の法令および規則により製造・使用・販売を禁止されている機器・システムに使用することはできません。当社製品および技術を輸出、販売または移転等する場合は、「外国為替及び外国貿易法」その他日本国および適用される外国の輸出管理関連法規を遵守し、それらの定めるところに従い必要な手続きを行ってください。
- 12. お客様が当社製品を第三者に転売等される場合には、事前に当該第三者に対して、本ご注意書き記載の諸条件を通知する責任を負うものといたします
- 13. 本資料の全部または一部を当社の文書による事前の承諾を得ることなく転載または複製することを禁じます。
- 14. 本資料に記載されている内容または当社製品についてご不明な点がございましたら、当社の営業担当者までお問合せください。
- 注 1. 本資料において使用されている「当社」とは、ルネサス エレクトロニクス株式会社およびルネサス エレクトロニクス株式会社が直接的、間接的に 支配する会社をいいます。
- 注 2. 本資料において使用されている「当社製品」とは、注1において定義された当社の開発、製造製品をいいます。

(Rev.5.0-1 2020.10)

本社所在地

〒135-0061 東京都江東区豊洲 3-2-24 (豊洲フォレシア)

www.renesas.com

商標について

ルネサスおよびルネサスロゴはルネサス エレクトロニクス株式会社の 商標です。すべての商標および登録商標は、それぞれの所有者に帰属 します。

お問合せ窓口

弊社の製品や技術、ドキュメントの最新情報、最寄の営業お問合せ窓口に関する情報などは、弊社ウェブサイトをご覧ください。

www.renesas.com/contact/