

SH7670 グループ

SH7670 初期設定例

RJJ06B0882-0101 Rev.1.01 2010.04.26

要旨

この資料は、SH7670/SH7671/SH7672/SH7673の起動時に必要な設定項目の例を示します。

動作確認デバイス

SH7670

目次

1.	はじめに	2
2.	応用例の説明	3
3.	ユーザプログラム領域のRAM転送設定	6
4.	参考プログラムリスト	8
5	参考ドキュメント	24

1. はじめに

1.1 仕様

• リセット解除後に、クロックパルス発振器 (CPG)、バスステートコントローラ (BSC)、ピンファンクションコントローラ (PFC)、およびキャッシュの初期設定を行います。

1.2 使用機能

- クロックパルス発振器 (CPG)
- バスステートコントローラ (BSC)
- ピンファンクションコントローラ (PFC)
- キャッシュ

1.3 適用条件

• マイコン: SH7670/SH7671/SH7672/SH7673

(R5S76700/R5S76710/R5S76720/R5S76730)

● 動作周波数: 内部クロック 200 MHz

バスクロック 66.67 MHz 周辺クロック 33.33 MHz

• 統合開発環境: ルネサスエレクトロニクス製 High-performance Embedded Workshop Ver.4.03.00

• Cコンパイラ: ルネサスエレクトロニクス製

SuperH RISC engine ファミリ C/C++コンパイラパッケージ Ver.9.01 Release01

• コンパイルオプション:High-performance Embedded Workshop でのデフォルト設定

 $\label{lem:configure} $$(-cpu=sh2afpu\ -fpu=single\ -object="\$(CONFIGDIR)\$\$(FILELEAF).obj"\ -debug\ -gbr=auto\ -chgincpath\ -errorpath\ -global_volatile=0\ -opt_range=all\ -infinite_loop=0$

-del_vacant_loop=0 -struct_alloc=1 -nologo)

1.4 関連アプリケーションノート

- 「SH7670 グループ CPG 動作周波数変更時の設定例」
- 「SH7670 グループ BSC SDRAM インタフェース設定例(32 ビットバス)」
- 「SH7670 グループ BSC フラッシュメモリ接続例」
- 「SH7670 グループ キャッシュ設定例」

2. 応用例の説明

C言語で作成されたメイン関数を実行するためには、パワーオンリセット後に、メモリの初期化など最低限のハードウェア初期化処理を行う初期設定プログラムが必要です。本資料では初期設定プログラムにおける初期設定例を説明します。

SH7670 の各アプリケーションノートでは、本資料で説明する参考プログラムを初期設定プログラムとして使用することを前提としています。

2.1 参考プログラムの説明

初期設定プログラムは、本体のPowerON_Reset_PC 関数を含む resetprg.c と、コールされる関数側のhwsetup.c や init_section.c などの複数のソースファイルで構成されています。以下に主要ソースファイルを説明します。

resetprg.c

resetprg.cは、High-performance Embedded Workshopの自動生成ファイルを元に作成したもので、PowerON_Reset_PC関数が記述されています。PowerON_Reset_PC関数は、リセット解除後最初に実行する関数で、vecttbl.cで定義するリセットベクタに関数の先頭アドレスが設定されています。図 1にPowerON Reset PC関数のフローを示します。

• hwsetup.c

hwsetup.cは、PowerON_Reset_PC関数からコールされるHardwareSetup関数が記述されています。 HardwareSetup関数は、クロックパルス発振器(CPG)、バスステートコントローラ(BSC)、キャッシュを設定する関数をコールして、システムに最低限必要なハードウェア設定を行います。図 2にHardwareSetup 関数の処理フローを示します。




図1 リセットプログラムの処理フロー




図2 ハードウェア初期化関数の処理フロー

2.2 参考プログラムにおける設定内容

表 1に参考プログラムでの設定を示します。

表1 参考プログラムでの設定

モジュール	設定内容		
	内部クロック: 200MHz		
CPG	バスクロック: 66.67MHz		
	周辺クロック: 33.33MHz		
	CS0: フラッシュメモリ		
	アクセスウェイトサイクル数:5 サイクル		
	CS3 : SDRAM		
BSC	データバス幅:32 ビット		
	ロウアドレスビット : 12 ビット		
	カラムアドレスビット: 9ビット		
	CAS レイテンシ:2 サイクル		
PFC	CS0 および CS3 で使用するアドレスバス、データバス、およ		
FFC	びバス制御端子を設定		
キャッシュ	有効		
	標準出力として設定		
COLE	・チャネル 0		
SCIF	・非同期/データ8ビット/パリティなし/1 ストップビット		
	- 115200bps		

2.3 参考プログラム使用時の注意点

- SDRAM 初期化前に SDRAM をアクセスしないでください。 参考プログラムは、HardwareSetup 関数でバスステートコントローラを初期化した後に、SDRAM 上の領域を使用しています。未初期化の SDRAM を使用した場合は正常に動作しませんのでご注意ください。
- スタック領域である S セクションは SDRAM 上に配置しないでください。 スタックポインタ(R15)の初期値は、リセットベクタに設定されている値(S セクションの最終番地+1)が 設定されます。参考プログラムは S セクションを内蔵メモリ上に配置するため問題ありませんが、 SDRAM 上に配置すると初期設定プログラム内の関数コール実行時に、未初期化の SDRAM をアクセス してしまいます。
- init_section 関数実行前に静的変数領域をアクセスしないでください。 C 言語の静的変数領域は、init_section 関数の実行によって初期化されます。それ以前にアクセスした場合は値が不定となりますのでご注意ください。

3. ユーザプログラム領域の RAM 転送設定

本サンプルプログラムでは、main 関数などのユーザ領域におけるプログラム領域と定数領域を、RAM に転送して実行しています。ここではその仕組みと設定内容を説明します。

3.1 参考プログラムのセクション配置

参考プログラムのセクション配置を表 2で示します。またSuperH RISC engine C/C++コンパイラのメモリ領域とセクション名の対応を

表 3で示します。

参考プログラムは、高速化のため、ROM 領域のPセクションを、RAM 領域のRPセクションに転送して実行します。Pセクションにはメイン関数を含むユーザプログラム領域の他、標準ライブラリも含まれます。その他、Cセクションと DINTTBL も RAM 上に転送して高速化しています。

初期設定プログラムなど RAM 上に転送できないものもあります。その場合は「#pragma section」機能を使用して PResetPRG セクションまたは PIntPRG セクションに配置しています。これらのセクションは転送対象から外しています。

コンパイラに関する詳細は「SuperH RISC engine C/C++コンパイラ、アセンブラ、最適化リンケージエディタコンパイラパッケージ V.9.01 ユーザーズマニュアル」の「4. 最適化リンケージエディタの操作方法」や「9.1 プログラムの構造」をご参照ください。

アドレス	デバイス	セクション	説明
0x00000000		DVECTTBL	リセットベクタ
0x0000000		DINTTBL	例外処理ベクタテーブル
	Flash Memory	PResetPRG	初期設定プログラムのプログラム領域
		PIntPRG	NMI 割込みなどの割込みプログラム領域
		C\$BSEC	dbsct.c で定義した 0 クリア処理用のテーブル
		C\$DSEC	dbsct.c で定義した転送処理用のテーブル
0x00001000		Р	ユーザプログラムおよび標準ライブラリのプログラ
			ム領域
		С	ューザプログラムおよび標準ライブラリの定数領域
		D	ューザプログラムおよび標準ライブラリの初期化
			データ領域(初期値)
0x0C000000	SDRAM	RP	P セクションの RAM 転送先
0.0000000	ODIVAIVI	RC	C セクションの RAM 転送先
0x20000800	Flash Memory	PCACHE	非キャッシュ領域に配置するプログラム
0.20000800	(キャッシュ無効)		
	内蔵 RAM	RINTTBL	例外処理ベクタテーブルの RAM 転送先
		R	ューザプログラムおよび標準ライブラリの初期化
0xFFF80000			データ領域(変数)
		В	ユーザプログラムおよび標準ライブラリの未初期化
			データ領域

表2 参考プログラムのセクション配置

0xFFF87C00

スタック領域

メモリ領域	セクション*1	内容
プログラム領域	Р	機械語を格納
定数領域	С	const 型のデータを格納
初期化データ領域	D*2	初期値のあるデータを格納
未初期化データ領域	В	初期値のないデータを格納

表3 コンパイラが管理するメモリ領域とセクション

3.2 RAM 転送設定

ROM 領域のセクションを、RAM 領域のセクションに転送する手順を説明します。

3.2.1 dbsct.c の転送テーブル設定

dbsct.c は初期値転送用テーブル DTBL[]と、0 クリア用テーブル BTBL[]を定義しています。転送したいセクションを DTBL[]に設定します。

3.2.2 init section 関数

init_section関数は「3.2.1 dbsct.cの転送テーブル設定」で設定したセクションを、転送または0 クリアします。初期設定プログラムの中で、SDRAM初期化後、実行します。

なお、init_section 関数は標準ライブラリ_INITSCT 関数と同一の機能ですが、参考プログラムではPセクションを転送対象とするために、_INITSCT 関数を使用していません。_INITSCT 関数はデフォルトでPセクションに配置されるため、INITSCT 関数自体が転送対象となってしまいます。参考プログラムでは init_section 関数を PResetPRG セクションに配置していますので、ユーザプログラムや標準ライブラリを含む P セクションを転送対象とすることができます。

3.2.3 ROM 化支援機能

ROM 上のデータやプログラムを RAM 上に転送して実行する場合は、該当箇所のメモリ内容をコピーするだけでは不十分です。リンク時に ROM セクション内定義シンボルが RAM セクション内アドレスになるよう設定を行います。

最適化リンケージエディタの「出力カテゴリ」-「ROM 化支援」オプション(High-performance Embedded Workshop のビルドメニューから SuperH RISC Engine Standard Toolchain を開き、最適化リンカタブのカテゴリ:出力、オプション項目:ROM から RAM にマップするセクション を選択)で、転送したい ROM セクションと RAM セクションを設定します。このオプションにより、シンボル情報が RAM 上のアドレスでリロケーション解決されます。

^{*1 「#}pragma section」を使用すると別名のセクションを指定可能です。ただし、指定したセクション名の先頭には、上記のセクション名が添付されます。例)「#pragma section ResetPRG」→ PResetPRG / CResetPRG / DResetPRG / BResetPRG

^{*2} RAM 上に配置する変数領域は、最適化リンケージエディタのセクションオプションで定義します。通常 R セクションとします。同 出力オプションの ROM 化支援機能において ROM: D、RAM: R と設定すると、シンボルが RAM 上のアドレスでリロケーション解決されます。

4. 参考プログラムリスト

4.1 サンプルプログラムリスト"resetprg.c"(1)

```
/*****************************
     * DISCLAIMER
       This software is supplied by Renesas Electronics Corp. and is only
        intended for use with Renesas products. No other uses are authorized.
        This software is owned by Renesas Electronics Corp. and is protected under
8
        all applicable laws, including copyright laws.
10
     * THIS SOFTWARE IS PROVIDED "AS IS" AND RENESAS MAKES NO WARRANTIES
     * REGARDING THIS SOFTWARE, WHETHER EXPRESS, IMPLIED OR STATUTORY,
11
     * INCLUDING BUT NOT LIMITED TO WARRANTIES OF MERCHANTABILITY, FITNESS FOR A
12
     * PARTICULAR PURPOSE AND NON-INFRINGEMENT. ALL SUCH WARRANTIES ARE EXPRESSLY
13
14
        DISCLAIMED.
15
     * TO THE MAXIMUM EXTENT PERMITTED NOT PROHIBITED BY LAW, NEITHER RENESAS
16
17
     * ELECTRONICS CORP. NOR ANY OF ITS AFFILIATED COMPANIES SHALL BE LIABLE
     * FOR ANY DIRECT, INDIRECT, SPECIAL, INCIDENTAL OR CONSEQUENTIAL DAMAGES
     * FOR ANY REASON RELATED TO THIS SOFTWARE, EVEN IF RENESAS OR ITS
19
        AFFILIATES HAVE BEEN ADVISED OF THE POSSIBILITY OF SUCH DAMAGES.
20
21
        Renesas reserves the right, without notice, to make changes to this
        software and to discontinue the availability of this software.
23
24
     * By using this software, you agree to the additional terms and
     * conditions found by accessing the following link:
     * http://www.renesas.com/disclaimer
26
27
28
     * (C) 2007(2009,2010) Renesas Electronics Corporation. All rights reserved.
     *""FILE COMMENT""******* Technical reference data ******************************
30
     * System Name : SH7671 Sample Program
31
     * File Name : resetprg.c
32
     * Abstract : SH7671 Initial Settings
33
     * Version : 1.00.03
     * Device
                 : SH7671
34
35
        Tool-Chain : High-performance Embedded Workshop (Ver. 4.03.00).
                  : C/C++ compiler package for the SuperH RISC engine family
37
                                         (Ver.9.01 Release01).
     * OS
                  : None
38
39
     * H/W Platform: M3A-HS71(CPU board)
40
     * Description:
     *********************
41
     * History : Jul.03,2007 ver.1.00.00
42
43
                  : Dec.06,2007 ver.1.00.01 PowerON Reset PC() header is modified
44
                  : Dec.18,2009 ver.1.00.02 Updated header comments
45
                  : Apr.07,2010 ver.1.00.03 Changed the company name and device name
     46
47
     #include <machine.h>
48
     #include < h c lib.h>
     #include "stacksct.h"
49
50
     #include "iodefine.h"
```

4.2 サンプルプログラムリスト"resetprg.c" (2)

```
#define FPSCR_Init 0x00040001
53
     #define SR_Init 0x000000F0
54
55
     #define INT_OFFSET 0x10
56
57
    extern unsigned int INT_Vectors;
58
    void PowerON_Reset_PC(void);
    void Manual_Reset_PC(void);
60
     extern void main(void);
61
62
     extern void HardwareSetup(void);
63
     extern int io_cache_writeback(void);
64
65
66
67
    //extern void srand(unsigned int); // Remove the comment when you use rand()
     // {\tt extern \ char \ *\_slptr;} \qquad // \ {\tt Remove \ the \ comment \ when \ you \ use \ strtok()}
68
69
70
     /*==== Switch section name to ResetPRG ====*/
71
     #pragma section ResetPRG
72
73
     /*==== Specifying the entry function ====*/
74
     #pragma entry PowerON_Reset_PC
75
     76
77
                : CPU initialization function
78
      * Outline
     *_____
79
80
     * Include
                : "iodefine.h"
      * Declaration : void PowerON_Reset_PC(void) ;
82
      *_____
83
      ^{\star} Description \,: It is the CPU initialization process to register the power on
85
                 : reset exception vector table.
86
                 : This function is firstly executed after power on reset.
87
     * Argument
89
      * Return Value : void
90
91
      * Note : Enable the processes that are commented depending on its needs.
     93
```

4.3 サンプルプログラムリスト"resetprg.c" (3)

```
void PowerON_Reset_PC(void)
95
      set_fpscr(FPSCR_Init);
96
97
        /*==== HardwareSetup function====*/
99
        HardwareSetup();
                          // Use Hardware Setup
100
101
        /*==== B and D sections initialization ====*/
102
     //_INITSCT();
        init_section();     /* INITSCT is not used since the P section is also transferred to RAM */
103
104
        io_cache_writeback();/* Note that operand cache code does not remain on program transfer */
105
106
        /*==== Vector base register (VBR) setting ====*/
107
       set_vbr((void *)((char *)&INT_Vectors - INT_OFFSET));
108
        _INIT_IOLIB();
109
                                    // Use stdio I/O
110
111
      //errno=0;
                                // Remove the comment when you use errno
112
      //srand(1);
                                // Remove the comment when you use rand()
113
      //_slptr=NULL;
                                // Remove the comment when you use strtok()
114
115
       /*==== Status register setting ====*/
116
       set_cr(SR_Init);
117
       nop();
118
119
        /* ==== Bank number register setting ==== */
120
        INTC.IBNR.BIT.BE = 0x01; /* Use the register bank in all interrupts */
121
122
      /* ==== Interrupt mask level change ==== */
123
      set_imask(0);
124
125
       /*==== Function call of main function ====*/
126
        main();
127
128
        /*=== sleep instruction execution ====*/
129
       sleep();
130
      }
131
132
```

4.4 サンプルプログラムリスト"resetprg.c" (4)

```
//#pragma entry Manual_Reset_PC // Remove the comment when you use Manual Reset
   134
   * ID
135
   * Outline : Manual reset process
136
137
138
    * Include
139
    *-----
    * Declaration : void Manual_Reset_PC(void);
141
    ^{\star} Description \,: It is the function to register the manual reset exception vector table.
142
143
              : The process is not defined in the reference program.
144
             : Add the processes depending on its needs
145
146
    * Argument
             : void
    *-----
148
    * Return Value : void
149
150
    151
152
   void Manual_Reset_PC(void)
153
   {
154
    /* NOP */
155 }
156
   /* END of File */
157
```

4.5 サンプルプログラムリスト"hwsetup.c"(1)

```
* DISCLAIMER
       This software is supplied by Renesas Electronics Corp. and is only
       intended for use with Renesas products. No other uses are authorized.
6
     * This software is owned by Renesas Electronics Corp. and is protected under
7
       all applicable laws, including copyright laws.
     * THIS SOFTWARE IS PROVIDED "AS IS" AND RENESAS MAKES NO WARRANTIES
10
11
       REGARDING THIS SOFTWARE, WHETHER EXPRESS, IMPLIED OR STATUTORY,
       INCLUDING BUT NOT LIMITED TO WARRANTIES OF MERCHANTABILITY, FITNESS FOR A
       PARTICULAR PURPOSE AND NON-INFRINGEMENT. ALL SUCH WARRANTIES ARE EXPRESSLY
13
14
       DISCLAIMED.
15
16
     * TO THE MAXIMUM EXTENT PERMITTED NOT PROHIBITED BY LAW, NEITHER RENESAS
     * ELECTRONICS CORP. NOR ANY OF ITS AFFILIATED COMPANIES SHALL BE LIABLE
17
18
       FOR ANY DIRECT, INDIRECT, SPECIAL, INCIDENTAL OR CONSEQUENTIAL DAMAGES
19
       FOR ANY REASON RELATED TO THIS SOFTWARE, EVEN IF RENESAS OR ITS
20
       AFFILIATES HAVE BEEN ADVISED OF THE POSSIBILITY OF SUCH DAMAGES.
21
22
     * Renesas reserves the right, without notice, to make changes to this
     * software and to discontinue the availability of this software.
     * By using this software, you agree to the additional terms and
24
25
       conditions found by accessing the following link:
26
     * http://www.renesas.com/disclaimer
     *******************
27
     * (C) 2007(2010) Renesas Electronics Corporation. All rights reserved.
2.8
     *""FILE COMMENT""******* Technical reference data *******************************
29
30
     * System Name : SH7671 Sample Program
     * File Name : hwsetup.c
31
     * Abstract : SH7671 Initial Settings
32
       Version
                 : 1.01.00
33
34
       Device
                 : SH7671
     * Tool-Chain : High-performance Embedded Workshop (Ver.4.03.00).
35
36
                 : C/C++ compiler package for the SuperH RISC engine family
                                       (Ver.9.01 Release01).
37
     * OS
38
                : None
     * H/W Platform: M3A-HS71(CPU board)
39
40
       Description :
     ******************
41
       History
42
                 : Jul.04,2007 ver.1.00.00
                : Oct.26 2007 ver.1.00.01 AC characteristics switch function added
43
                 : Dec.18,2009 ver.1.00.02 Updated header comments
44
45
                 : Apr.07,2010 ver.1.00.03 Changed the company name and device name
46
                 : Apr.12,2010 ver.1.01.00 Deleted AC charactaristics register
    47
     #include "iodefine.h'
```

4.6 サンプルプログラムリスト"hwsetup.c" (2)

```
49
50
    /* ==== Prototype declaration ==== */
51
    void HardwareSetup(void);
52
53
    /* ==== referenced external Prototype declaration ==== */
    extern void io_set_cpg(void);
55
    extern void io_init_bsc_cs0(void);
56
    extern void io_init_sdram(void);
57
    extern void io_init_cache(void);
58
59
    #pragma section ResetPRG
    60
               : Hardware initialization function
62
     * Outline
     *_____
63
               : "iodefine.h"
64
     * Include
65
     * Declaration : void HardwareSetup(void);
66
67
     * Description : The initial settings of CPG, PFC, and BSC (Flash memory
69
                : access control and SDRAM initialization) are processed.
70
     *_____
71
72
73
     * Return Value : void
74
75
76
     77
    void HardwareSetup(void)
78
79
      /*====CPG setting====*/
80
      io_set_cpg();
81
82
      /*====CS0 initialization====*/
83
      io_init_bsc_cs0();
84
85
      /*===SDRAM area initialization====*/
     io_init_sdram();
86
87
      /*====Cache setting====*/
88
89
      io_init_cache();
90
91
    }
92
93
    /* End of File */
```

4.7 サンプルプログラムリスト"cpg.c"(1)

```
2
       DISCLAIMER
3
     * This software is supplied by Renesas Electronics Corp. and is only
       intended for use with Renesas products. No other uses are authorized.
     * This software is owned by Renesas Electronics Corp. and is protected under
       all applicable laws, including copyright laws.
10
     * THIS SOFTWARE IS PROVIDED "AS IS" AND RENESAS MAKES NO WARRANTIES
     * REGARDING THIS SOFTWARE, WHETHER EXPRESS, IMPLIED OR STATUTORY,
11
     * INCLUDING BUT NOT LIMITED TO WARRANTIES OF MERCHANTABILITY, FITNESS FOR A
     * PARTICULAR PURPOSE AND NON-INFRINGEMENT. ALL SUCH WARRANTIES ARE EXPRESSLY
13
     * DISCLAIMED.
14
15
       TO THE MAXIMUM EXTENT PERMITTED NOT PROHIBITED BY LAW, NEITHER RENESAS
17
       ELECTRONICS CORP. NOR ANY OF ITS AFFILIATED COMPANIES SHALL BE LIABLE
     * FOR ANY DIRECT, INDIRECT, SPECIAL, INCIDENTAL OR CONSEQUENTIAL DAMAGES
18
     * FOR ANY REASON RELATED TO THIS SOFTWARE, EVEN IF RENESAS OR ITS
19
20
     * AFFILIATES HAVE BEEN ADVISED OF THE POSSIBILITY OF SUCH DAMAGES.
21
22
     * Renesas reserves the right, without notice, to make changes to this
       software and to discontinue the availability of this software.
24
       By using this software, you agree to the additional terms and
25
       conditions found by accessing the following link:
26
     * http://www.renesas.com/disclaimer
    ************************
2.7
28
     * (C) 2007(2010) Renesas Electronics Corporation. All rights reserved.
     *""FILE COMMENT""******* Technical reference data ******************************
29
30
       System Name : SH7671 Sample Program
       File Name : cpg.c
31
     * Abstract : CPG setting process
32
     * Version : 1.01.02
33
     * Device : SH7671
     * Tool-Chain : High-performance Embedded Workshop (Ver.4.03.00).
35
                 : C/C++ compiler package for the SuperH RISC engine family
36
37
                                       (Ver.9.01 Release01).
38
       OS
                 : None
39
       H/W Platform: M3A-HS71(CPU board)
40
     * Description:
    ********************
41
     * History
                : Jul.04,2007 ver.1.00.00
42
                : Aug.07,2007 ver.1.01.00 Secure frequency stablity time according
43
44
                                    to multiplication change
45
                 : Dec.18,2009 ver.1.01.01 Updated header comments
46
                 : Apr.07,2010 ver.1.01.02 Changed the company name and device name
     47
     #include "iodefine.h"
48
49
50
```

4.8 サンプルプログラムリスト"cpg.c"(2)

```
/* ==== Prototype Declaration ==== */
52
    void io_set_cpg(void);
53
54
    #pragma section ResetPRG
    55
56
     * ID
57
     * Outline
                : CPG settings
59
     * Include
                 : "iodefine.h"
     *_____
60
61
     * Declaration : void io_set_cpg(void);
     * Description : Clock pulse generator (CPG) is set to set to the internal clock
63
64
                 : (I Clock), peripheral clock (P Clock), bus clock (B Clock), and
65
                 : I Clock = 200MHz, B Clock = 66.67MHz, P Clock = 33.3MHz
66
     * Argument
                : void
67
68
     * Return Value : void
70
71
                 : This setting example is the case that the function's input clock
72
                : is 16.67MHz and clock mode is 1.
     73
74
    void io_set_cpg(void)
75
76
       /* ==== CPG Setting ==== */
77
       WDT.WTCSR.WORD = 0xa51e;  /* WDT Clock select */
                             /* 1/4096xP-phy (33.3MHz) */
78
79
       WDT.WTCNT.WORD = 0x5aad; /* Initial value of Counter: D'173 10mS */
80
       CPG.FRQCR.WORD = 0x1104;  /* PLL1(x12),I:B:P=12:4:2
                              * CKIO:Output at time usually,Output when bus right is opened,
81
                                                                output at standby"L"
82
                              * Clockin = 16.67MHz, CKIO = 66.6MHz
                              * I Clock = 200MHz, B Clock = 66.6MHz,
83
84
                              * P Clock = 33.3MHz
                              * /
85
       /* ---- Enables clocks for all modules ---- */
87
       CPG.STBCR3.BYTE = 0 \times 00;
88
       CPG.STBCR4.BYTE = 0x00;
89
90
91
    /* End of File */
92
```

4.9 サンプルプログラムリスト"bsc_cs0.c"(1)

```
* DISCLAIMER
       This software is supplied by Renesas Electronics Corp. and is only
       intended for use with Renesas products. No other uses are authorized.
6
     * This software is owned by Renesas Electronics Corp. and is protected under
7
       all applicable laws, including copyright laws.
     * THIS SOFTWARE IS PROVIDED "AS IS" AND RENESAS MAKES NO WARRANTIES
10
11
       REGARDING THIS SOFTWARE, WHETHER EXPRESS, IMPLIED OR STATUTORY,
       INCLUDING BUT NOT LIMITED TO WARRANTIES OF MERCHANTABILITY, FITNESS FOR A
       PARTICULAR PURPOSE AND NON-INFRINGEMENT. ALL SUCH WARRANTIES ARE EXPRESSLY
13
14
       DISCLAIMED.
15
16
     * TO THE MAXIMUM EXTENT PERMITTED NOT PROHIBITED BY LAW, NEITHER RENESAS
     * ELECTRONICS CORP. NOR ANY OF ITS AFFILIATED COMPANIES SHALL BE LIABLE
17
18
       FOR ANY DIRECT, INDIRECT, SPECIAL, INCIDENTAL OR CONSEQUENTIAL DAMAGES
19
       FOR ANY REASON RELATED TO THIS SOFTWARE, EVEN IF RENESAS OR ITS
20
       AFFILIATES HAVE BEEN ADVISED OF THE POSSIBILITY OF SUCH DAMAGES.
21
22
     * Renesas reserves the right, without notice, to make changes to this
     * software and to discontinue the availability of this software.
     * By using this software, you agree to the additional terms and
24
25
       conditions found by accessing the following link:
26
     * http://www.renesas.com/disclaimer
     *******************
27
     * (C) 2007(2010) Renesas Electronics Corporation. All rights reserved.
2.8
     *""FILE COMMENT""******* Technical reference data ******************
29
     * System Name : SH7671 Sample Program
     * File Name : bsc_cs0.c
31
     * Abstract : SH7671 Initial Settings
32
33
       Version
                 : 1.00.02
34
       Device
                 : SH7671
     * Tool-Chain : High-performance Embedded Workshop (Ver.4.03.00).
35
36
               : C/C++ compiler package for the SuperH RISC engine family
37
                                      (Ver.9.01 Release01).
     * OS
38
                : None
     * H/W Platform: M3A-HS71(CPU board)
39
40
       Description :
     ******************
41
42
     * History
                 : Jul.03,2007 ver.1.00.00
                 : Dec.18,2009 ver.1.00.01 Updated header comments
43
                 : Apr.07,2010 ver.1.00.02 Changed the company name and device name
44
     45
     #include "iodefine.h"
46
47
48
     /* ==== Prototype Declaration ==== */
49
    void io_init_bsc_cs0(void);
50
```

4.10 サンプルプログラムリスト"bsc_cs0.c"(2)

```
#pragma section ResetPRG
     52
      * ID
53
                : CSO setting
      * Outline
      *_____
55
56
      * Include
                 : "iodefine.h"
57
      *_____
      * Declaration : void io_init_bsc_cs0(void);
59
      * Description \,: Pin function controller (PFC) and bus state controller (BSC)
60
61
                  : are set, and the access timing to the FlashMemory of CSO area
62
                  : is set.
63
      *-----
                 : void
64
      * Argument
65
66
      * Return Value : void
67
68
      69
70
     void io_init_bsc_cs0(void)
71
72
73
       /* ==== PFC settings ==== */
74
       PORT.PACRH1.WORD = 0 \times 1554;
                               /* Set A17-A22 */
75
76
       /* ==== CS0BCR settings ==== */
77
       BSC.CS0BCR.LONG = 0 \times 10000400UL;
78
                             /* Idle Cycles between Write-read Cycles */
79
                             /* and Write-write Cycles :lidle cycles */
80
                             /* Data Bus Size:16-bit size */
81
       /* ==== CS0WCR settings ==== */
82
83
       BSC.CSOWCR.LONG = 0 \times 000000ac1UL;
                             /* Number of Delay Cycles from Adress, */
                             /* CS0# Assertion to RD#,WEn Assertion */
85
86
                             /* :1.5cycles */
87
                             /* Number of Access Wait Cycles:5cycles */
88
                             /* Delay Cycles from RD, WEn# negation to */
                             /* Address,CSn# negation:1.5cycles */
89
90
92
     /* End of File */
93
```

4.11 サンプルプログラムリスト"bscsdram.c"(1)

```
/***********************************
2
      * DISCLAIMER
3
      * This software is supplied by Renesas Electronics Corp. and is only
         intended for use with Renesas products. No other uses are authorized.
6
7
      * This software is owned by Renesas Electronics Corp. and is protected under
8
         all applicable laws, including copyright laws.
         THIS SOFTWARE IS PROVIDED "AS IS" AND RENESAS MAKES NO WARRANTIES
10
11
         REGARDING THIS SOFTWARE, WHETHER EXPRESS, IMPLIED OR STATUTORY,
12
          INCLUDING BUT NOT LIMITED TO WARRANTIES OF MERCHANTABILITY, FITNESS FOR A
         PARTICULAR PURPOSE AND NON-INFRINGEMENT. ALL SUCH WARRANTIES ARE EXPRESSLY
13
14
         DISCLAIMED.
15
16
       * TO THE MAXIMUM EXTENT PERMITTED NOT PROHIBITED BY LAW, NEITHER RENESAS
      * ELECTRONICS CORP. NOR ANY OF ITS AFFILIATED COMPANIES SHALL BE LIABLE
17
18
         FOR ANY DIRECT, INDIRECT, SPECIAL, INCIDENTAL OR CONSEQUENTIAL DAMAGES
19
         FOR ANY REASON RELATED TO THIS SOFTWARE, EVEN IF RENESAS OR ITS
20
         AFFILIATES HAVE BEEN ADVISED OF THE POSSIBILITY OF SUCH DAMAGES.
21
22
      * Renesas reserves the right, without notice, to make changes to this
      * software and to discontinue the availability of this software.
      ^{\star} By using this software, you agree to the additional terms and
2.4
25
         conditions found by accessing the following link:
         http://www.renesas.com/disclaimer
26
      ************************
27
       * (C) 2007(2010) Renesas Electronics Corporation. All rights reserved.
2.8
      *""FILE COMMENT""******* Technical reference data *******************************
29
30
      * System Name : SH7671 Sample Program
      * File Name : bscsdram.c
31
      * Abstract : SH7671 Initial Settings
32
33
         Version
                    : 1.02.02
34
         Device
                    : SH7671
35
         Tool-Chain : High-performance Embedded Workshop (Ver.4.03.00).
36
                  : C/C++ compiler package for the SuperH RISC engine family
                                         (Ver.9.01 Release01).
37
38
      * OS
                    : None
      * H/W Platform: M3A-HS71(CPU board)
39
40
         Description :
      *******************
41
42
         History
                    : Jul.04,2007 ver.1.00.00
                   : Oct.29,2007 ver.1.00.01 Modification due to change of iodefine.h(v1.00.00)
43
                    : Jan.17,2008 ver.1.00.02 Wait change
44
45
                    : Feb.07,2008 ver.1.01.00 Changed to be after refresh start mode setting
46
                    : Mar.03,2008 ver.1.02.00 Setting procedure is unified
47
                    : Dec.18,2009 ver.1.02.01 Updated header comments
                    : Apr.07,2010 ver.1.02.02 Changed the company name and device name
       49
50
      #include "iodefine.h"
51
      #include "defs.h"
```

4.12 サンプルプログラムリスト"bscsdram.c" (2)

```
52
53
   /* ==== Macro name definition ==== */
54
55
   /* The address when writing in a SDRAM mode register */
   #define SDRAM_MODE (*(volatile unsigned short *)(0xfffc5080))
56
57
   /* ==== Prototype Declaration ==== */
58
59
   void io_init_sdram(void);
60
   #pragma section ResetPRG
61
   62
    * Outline
              : SDRAM 16 bit bus width connection settings
64
    *_____
65
66
    * Include
             : "iodefine.h", "defs.h"
67
    * Declaration : void io_init_sdram(void);
68
69
70
    * Description : A connection setup to SDRAM of CS3 space.
71
    *-----
72
    * Argument
              : void
73
    *_____
74
    * Return Value : void
75
    * Note
76
    77
78
   void io_init_sdram(void)
79
80
     82
     /* ==== 200us interval elapsed ? ==== */
83
84
     while(j-- > 0)
85
        /* wait */
86
87
      /* ==== CS3BCR settings ==== */
     BSC.CS3BCR.LONG = 0x00004600ul; /* Idle Cycles between Write-read Cycles
89
90
                            and Write-write Cycles :2idle cycles */
91
                           /* Memory type :SDRAM */
92
                           /* Data Bus Size :32-bit size */
93
94
```

4.13 サンプルプログラムリスト"bscsdram.c" (3)

```
/* ==== CS3WCR settings ==== */
96
          BSC.CS3WCR_SDRAM.LONG = 0x00002892ul;
97
                                     /* Precharge completion wait cycles
98
                                        :1cycles */
99
                                     /* Wait cycles between ACTV command
100
                                       and READ(A)/WRITE(A) command :2cycles */
101
                                     /* CAS latency for Area 3 :2cycles */
102
                                     /* Auto-precharge startup wait cycles
103
                                       :2cycles */
104
                                     /* Idle cycles from REF command/self-refresh
105
                                       Release to ACTV/REF/MRS command
                                        :5cycles */
106
107
108
          /* ==== SDCR settings ==== */
109
         BSC.SDCR.LONG = 0 \times 00000811ul; /*
110
                                        Refresh Control : Refresh start
111
                                        RMODE : Auto-refresh is performed
112
                                        BACTV : Auto-precharge mode
113
                                        Row address for Area3 :13-bits
114
                                        Column Address for Area3 :9-bits
115
116
117
         /* ==== RTCOR settings ==== */
118
         BSC.RTCOR.LONG = 0xa55a0020ul; /*
119
                                        7.8usec /240nsec
120
                                        >= 32(0x20)cycles per refresh
121
122
123
        /* ==== RTCSR settings ==== */
124
         BSC.RTCSR.LONG = 0xa55a0010ul;
125
126
                                        Initialization sequence start
127
                                        Clock select B-phy/16 = 240nsec
128
                                        Refresh count :Once
129
130
        /* ==== Written in SDRAM Mode Register ==== */
131
         SDRAM_MODE = 0;
132
                                         SDRAM mode register setting(CS3 area)
133
                                         dummy write
134
                                         burst read / burst write (burst length 1)
135
136
     }
137
     /* End of File */
138
```

4.14 サンプルプログラムリスト"cache.c"(1)

```
/***********************************
2
      * DISCLAIMER
3
      * This software is supplied by Renesas Electronics Corp. and is only
         intended for use with Renesas products. No other uses are authorized.
6
7
      * This software is owned by Renesas Electronics Corp. and is protected under
8
         all applicable laws, including copyright laws.
         THIS SOFTWARE IS PROVIDED "AS IS" AND RENESAS MAKES NO WARRANTIES
10
11
         REGARDING THIS SOFTWARE, WHETHER EXPRESS, IMPLIED OR STATUTORY,
12
          INCLUDING BUT NOT LIMITED TO WARRANTIES OF MERCHANTABILITY, FITNESS FOR A
         PARTICULAR PURPOSE AND NON-INFRINGEMENT. ALL SUCH WARRANTIES ARE EXPRESSLY
13
14
         DISCLAIMED.
15
16
      * TO THE MAXIMUM EXTENT PERMITTED NOT PROHIBITED BY LAW, NEITHER RENESAS
      * ELECTRONICS CORP. NOR ANY OF ITS AFFILIATED COMPANIES SHALL BE LIABLE
17
18
         FOR ANY DIRECT, INDIRECT, SPECIAL, INCIDENTAL OR CONSEQUENTIAL DAMAGES
19
         FOR ANY REASON RELATED TO THIS SOFTWARE, EVEN IF RENESAS OR ITS
20
         AFFILIATES HAVE BEEN ADVISED OF THE POSSIBILITY OF SUCH DAMAGES.
21
22
      * Renesas reserves the right, without notice, to make changes to this
      * software and to discontinue the availability of this software.
      ^{\star} By using this software, you agree to the additional terms and
2.4
25
         conditions found by accessing the following link:
26
         http://www.renesas.com/disclaimer
      ************************
27
      * (C) 2007(2010) Renesas Electronics Corporation. All rights reserved.
2.8
      *""FILE COMMENT""******** Technical reference data *****************************
29
30
      * System Name : SH7671 Sample Program
      * File Name : cache.c
31
      * Abstract : sample of cache register
32
33
         Version
                   : 1.01.02
34
         Device
                   : SH7671
35
         Tool-Chain : High-performance Embedded Workshop (Ver.4.03.00).
36
                  : C/C++ compiler package for the SuperH RISC engine family
                                         (Ver.9.01 Release01).
37
38
      * OS
                   : None
39
         H/W Platform: M3A-HS71(CPU board)
40
         Description :
      ***********************
41
42
         History
                   : Jul.06,2007 ver.1.00.00
                   : Jul.09,2007 ver.1.01.00 Changed of function names
43
                                      Function deleted (cache_writeback)
44
45
                                      The A bit is used
46
                                      Changed in section allocation
47
                    : Dec.18,2009 ver.1.01.01 Updated header comments
48
                   : Apr.07,2010 ver.1.01.02 Changed the company name and device name
       49
50
      #include <machine.h>
51
      #include "defs.h"
      #include "iodefine.h"
```

4.15 サンプルプログラムリスト"cache.c" (2)

```
53
54
     /* ==== Prototype Declaration ==== */
55
     void io_init_cache(void);
56
     int io_cache_writeback(void);
57
58
     #pragma section CACHE
                        /st It is placed in the CSO cache-disabled space st/
     59
      * ID
60
61
      * Outline
               : Cache initialization
      *-----
62
      * Include
63
                : iodefine.h
65
      * Declaration : void io_init_cache(void);
66
      *-----
67
      * Description : Instruction/operand cache are flushed and enabled.
68
                : The section name of this function is changed to be placed in
69
                : the cache-disabled.
70
                : When this function is used only in the state of interrupt level 15,
71
                : the setting and clearing of interrupt mask need not be processed.
72
      *-----
73
      * Argument
                : void
74
      *_____
75
      * Return Value : void
76
77
               : None
      78
79
     void io_init_cache(void)
80
81
       volatile unsigned long reg;
82
      int mask;
83
       /* ==== Interrupt mask setting ==== */
84
85
       mask = get_imask();
                              /* Set to the level 15 */
86
       set_imask(15);
87
88
       /* ==== Cache register setting ==== */
89
       CCNT.CCR1.LONG = 0x0909ul; /* Write back ON */
90
91
92
                               ICF=1:Instruction cache flushed
93
                               ICE=1:Instruction cache enabled
                               OCF=1:Operand cache flushed
94
95
                               OCE=1:Operand cache enabled
                            * /
96
       /* ==== Reading cache register ==== */
98
       reg = CCNT.CCR1.LONG ;
99
100
       /* ==== Clearing interrupt mask ==== */
                             /* Set to the original level */
101
       set_imask(mask);
102
103
     }
```

4.16 サンプルプログラムリスト"cache.c" (3)

```
104
    105
    * ID
106
              : Write-back of cache
107
     *_____
108
109
     * Include
               : iodefine.h
110
     *_____
111
     * Declaration : int io_cache_writeback(void);
112
     *_____
     \mbox{\scriptsize \star} Description \mbox{\scriptsize :} All lines of operand cache are disabled, and the contents of
113
114
               : cache memory are written back to the external memory.
115
               : It has nothing to do with the write-through mode.
116
     *-----
117
     * Argument
              : void
118
     *-----
119
     * Return Value : 0 : Normal completion
120
121
     122
123
    int io_cache_writeback(void)
124
125
      volatile unsigned long *arry;
126
     unsigned int i,j;
127
      int mask;
128
129
      /* ==== Interrupt mask setting ==== */
130
      mask = get_imask();
131
      set_imask(15);
                           /* Set to the level 15 */
132
133
     /* ==== All entries disabled ==== */
     for(i=0u; i <4u; i++){
134
      for(j=0u; j < 128u; j++){
135
136
          /* ---- Creating an address array address ---- */
          arry = (volatile unsigned long *)(0xf0800000 | (i<<11ul) | (j<<4ul) | 0x8 );
137
          /* ---- Write U=0 and V=0 in the address array ---- */
138
139
          *arry &= 0xfffffffcul; /* V=0,U=0 */
140
      }
141
      }
142
143
      /* ==== Interrupt mask recovery ==== */
      144
145
     return 0;
146
147
148
    /* End of File */
149
150
```

5. 参考ドキュメント

- ソフトウェアマニュアル
 SH-2A/SH-2A-FPU ソフトウェアマニュアル Rev3.00
 (最新版をルネサス エレクトロニクスホームページから入手してください)。
- ハードウェアマニュアル SH7670 グループハードウェアマニュアル Rev.2.00 (最新版をルネサス エレクトロニクスホームページから入手してください)。

ホームページとサポート窓口

ルネサス エレクトロニクスホームページ

http://japan.renesas.com/

お問合せ先

http://japan.renesas.com/inquiry

すべての商標および登録商標は、それぞれの所有者に帰属します。

改訂記録

		改訂内容		
Rev.	発行日	ページ	ポイント	
1.00	2008.02.28	_	初版発行	
1.01	2010.04.27	_	AC 特性切り換え手順を削除	
			フォーマット変更	

製品ご使用上の注意事項

ここでは、マイコン製品全体に適用する「使用上の注意事項」について説明します。個別の使用上の注意 事項については、本文を参照してください。なお、本マニュアルの本文と異なる記載がある場合は、本文の 記載が優先するものとします。

1. 未使用端子の処理

【注意】未使用端子は、本文の「未使用端子の処理」に従って処理してください。

CMOS製品の入力端子のインピーダンスは、一般に、ハイインピーダンスとなっています。未使用端子を開放状態で動作させると、誘導現象により、LSI周辺のノイズが印加され、LSI内部で貫通電流が流れたり、入力信号と認識されて誤動作を起こす恐れがあります。未使用端子は、本文「未使用端子の処理」で説明する指示に従い処理してください。

2. 電源投入時の処置

【注意】電源投入時は、製品の状態は不定です。

電源投入時には、LSIの内部回路の状態は不確定であり、レジスタの設定や各端子の状態は不定です。 外部リセット端子でリセットする製品の場合、電源投入からリセットが有効になるまでの期間、端子の 状態は保証できません。

同様に、内蔵パワーオンリセット機能を使用してリセットする製品の場合、電源投入からリセットのかかる一定電圧に達するまでの期間、端子の状態は保証できません。

3. リザーブアドレスのアクセス禁止

【注意】リザーブアドレスのアクセスを禁止します。

アドレス領域には、将来の機能拡張用に割り付けられているリザーブアドレスがあります。これらのアドレスをアクセスしたときの動作については、保証できませんので、アクセスしないようにしてください。

4. クロックについて

【注意】リセット時は、クロックが安定した後、リセットを解除してください。

プログラム実行中のクロック切り替え時は、切り替え先クロックが安定した後に切り替えてください。 リセット時、外部発振子(または外部発振回路)を用いたクロックで動作を開始するシステムでは、クロックが十分安定した後、リセットを解除してください。また、プログラムの途中で外部発振子(または外部発振回路)を用いたクロックに切り替える場合は、切り替え先のクロックが十分安定してから切り替えてください。

5. 製品間の相違について

【注意】型名の異なる製品に変更する場合は、事前に問題ないことをご確認下さい。

同じグループのマイコンでも型名が違うと、内部メモリ、レイアウトパターンの相違などにより、特性が異なる場合があります。型名の異なる製品に変更する場合は、製品型名ごとにシステム評価試験を実施してください。

ご注意書き

- 1. 本資料に記載されている内容は本資料発行時点のものであり、予告なく変更することがあります。当社製品のご購入およびご使用にあたりましては、事前に当社営 業窓口で最新の情報をご確認いただきますとともに、当社ホームページなどを通じて公開される情報に常にご注意ください。
- 2. 本資料に記載された当社製品および技術情報の使用に関連し発生した第三者の特許権、著作権その他の知的財産権の侵害等に関し、当社は、一切その責任を負いません。当社は、本資料に基づき当社または第三者の特許権、著作権その他の知的財産権を何ら許諾するものではありません。
- 3. 当社製品を改造、改変、複製等しないでください。
- 4. 本資料に記載された回路、ソフトウェアおよびこれらに関連する情報は、半導体製品の動作例、応用例を説明するものです。お客様の機器の設計において、回路、ソフトウェアおよびこれらに関連する情報を使用する場合には、お客様の責任において行ってください。これらの使用に起因しお客様または第三者に生じた損害に関し、当社は、一切その責任を負いません。
- 5. 輸出に際しては、「外国為替及び外国貿易法」その他輸出関連法令を遵守し、かかる法令の定めるところにより必要な手続を行ってください。本資料に記載されている当社製品および技術を大量破壊兵器の開発等の目的、軍事利用の目的その他軍事用途の目的で使用しないでください。また、当社製品および技術を国内外の法令および規則により製造・使用・販売を禁止されている機器に使用することができません。
- 6. 本資料に記載されている情報は、正確を期すため慎重に作成したものですが、誤りがないことを保証するものではありません。万一、本資料に記載されている情報 の誤りに起因する損害がお客様に生じた場合においても、当社は、一切その責任を負いません。
- 7. 当社は、当社製品の品質水準を「標準水準」、「高品質水準」および「特定水準」に分類しております。また、各品質水準は、以下に示す用途に製品が使われることを意図しておりますので、当社製品の品質水準をご確認ください。お客様は、当社の文書による事前の承諾を得ることなく、「特定水準」に分類された用途に当社製品を使用することができません。また、お客様は、当社の文書による事前の承諾を得ることなく、意図されていない用途に当社製品を使用することができません。当社の文書による事前の承諾を得ることなく、「特定水準」に分類された用途または意図されていない用途に当社製品を使用したことによりお客様または第三者に生じた損害等に関し、当社は、一切その責任を負いません。なお、当社製品のデータ・シート、データ・ブック等の資料で特に品質水準の表示がない場合は、標準水準製品であることを表します。

標準水準: コンピュータ、OA機器、通信機器、計測機器、AV機器、家電、工作機械、パーソナル機器、産業用ロボット

高品質水準: 輸送機器(自動車、電車、船舶等)、交通用信号機器、防災・防犯装置、各種安全装置、生命維持を目的として設計されていない医療機器

(厚生労働省定義の管理医療機器に相当)

特定水準: 航空機器、航空宇宙機器、海底中継機器、原子力制御システム、生命維持のための医療機器(生命維持装置、人体に埋め込み使用するもの、治療

行為(患部切り出し等)を行うもの、その他直接人命に影響を与えるもの)(厚生労働省定義の高度管理医療機器に相当)またはシステム等

- 8. 本資料に記載された当社製品のご使用につき、特に、最大定格、動作電源電圧範囲、放熱特性、実装条件その他諸条件につきましては、当社保証範囲内でご使用ください。当社保証範囲を超えて当社製品をご使用された場合の故障および事故につきましては、当社は、一切その責任を負いません。
- 9. 当社は、当社製品の品質および信頼性の向上に努めておりますが、半導体製品はある確率で故障が発生したり、使用条件によっては誤動作したりする場合があります。また、当社製品は耐放射線設計については行っておりません。当社製品の故障または誤動作が生じた場合も、人身事故、火災事故、社会的損害などを生じさせないようお客様の責任において冗長設計、延焼対策設計、誤動作防止設計等の安全設計およびエージング処理等、機器またはシステムとしての出荷保証をお願いいたします。特に、マイコンソフトウェアは、単独での検証は困難なため、お客様が製造された最終の機器・システムとしての安全検証をお願いいたします。
- 10. 当社製品の環境適合性等、詳細につきましては製品個別に必ず当社営業窓口までお問合せください。ご使用に際しては、特定の物質の含有・使用を規制するRoHS 指令等、適用される環境関連法令を十分調査のうえ、かかる法令に適合するようご使用ください。お客様がかかる法令を遵守しないことにより生じた損害に関して、当社は、一切その責任を負いません。
- 11. 本資料の全部または一部を当社の文書による事前の承諾を得ることなく転載または複製することを固くお断りいたします。
- 12. 本資料に関する詳細についてのお問い合わせその他お気付きの点等がございましたら当社営業窓口までご照会ください。
- 注1. 本資料において使用されている「当社」とは、ルネサス エレクトロニクス株式会社およびルネサス エレクトロニクス株式会社がその総株主の議決権の過半数を 直接または間接に保有する会社をいいます。
- 注2. 本資料において使用されている「当社製品」とは、注1において定義された当社の開発、製造製品をいいます。



ルネサス エレクトロニクス株式会社

■営業お問合せ窓口

http://www.renesas.com

※営業お問合せ窓口の住所・電話番号は変更になることがあります。最新情報につきましては、弊社ホームページをご覧ください。

ルネサス エレクトロニクス販売株式会社 〒100-0004 千代田区大手町2-6-2(日本ビル)

(03)5201-5307

■ŧ	技術的なお問合せ お	および資料	料のご請求!	ま下記へ	どう	ぞ。
糸	合お問合せ窓口	: http://ja	pan.renesa	s.com/ind	quiry	,