

お客様各位

カタログ等資料中の旧社名の扱いについて

2010年4月1日を以ってNECエレクトロニクス株式会社及び株式会社ルネサステクノロジが合併し、両社の全ての事業が当社に承継されております。従いまして、本資料中には旧社名での表記が残っておりますが、当社の資料として有効ですので、ご理解の程宜しくお願い申し上げます。

ルネサスエレクトロニクス ホームページ (<http://www.renesas.com>)

2010年4月1日

ルネサスエレクトロニクス株式会社

【発行】ルネサスエレクトロニクス株式会社 (<http://www.renesas.com>)

【問い合わせ先】 <http://japan.renesas.com/inquiry>

ご注意書き

1. 本資料に記載されている内容は本資料発行時点のものであり、予告なく変更することがあります。当社製品のご購入およびご使用にあたりましては、事前に当社営業窓口で最新の情報をご確認いただきますとともに、当社ホームページなどを通じて公開される情報に常にご注意ください。
2. 本資料に記載された当社製品および技術情報の使用に関連し発生した第三者の特許権、著作権その他の知的財産権の侵害等に関し、当社は、一切その責任を負いません。当社は、本資料に基づき当社または第三者の特許権、著作権その他の知的財産権を何ら許諾するものではありません。
3. 当社製品を改造、改変、複製等しないでください。
4. 本資料に記載された回路、ソフトウェアおよびこれらに関連する情報は、半導体製品の動作例、応用例を説明するものです。お客様の機器の設計において、回路、ソフトウェアおよびこれらに関連する情報を使用する場合には、お客様の責任において行ってください。これらの使用に起因しお客様または第三者に生じた損害に関し、当社は、一切その責任を負いません。
5. 輸出に際しては、「外国為替及び外国貿易法」その他輸出関連法令を遵守し、かかる法令の定めるところにより必要な手続を行ってください。本資料に記載されている当社製品および技術を大量破壊兵器の開発等の目的、軍事利用の目的その他軍事用途の目的で使用しないでください。また、当社製品および技術を国内外の法令および規則により製造・使用・販売を禁止されている機器に使用することができません。
6. 本資料に記載されている情報は、正確を期すため慎重に作成したのですが、誤りが無いことを保証するものではありません。万一、本資料に記載されている情報の誤りに起因する損害がお客様に生じた場合においても、当社は、一切その責任を負いません。
7. 当社は、当社製品の品質水準を「標準水準」、「高品質水準」および「特定水準」に分類しております。また、各品質水準は、以下に示す用途に製品が使われることを意図しておりますので、当社製品の品質水準をご確認ください。お客様は、当社の文書による事前の承諾を得ることなく、「特定水準」に分類された用途に当社製品を使用することができません。また、お客様は、当社の文書による事前の承諾を得ることなく、意図されていない用途に当社製品を使用することができません。当社の文書による事前の承諾を得ることなく、「特定水準」に分類された用途または意図されていない用途に当社製品を使用したことによりお客様または第三者に生じた損害等に関し、当社は、一切その責任を負いません。なお、当社製品のデータ・シート、データ・ブック等の資料で特に品質水準の表示がない場合は、標準水準製品であることを表します。
標準水準： コンピュータ、OA 機器、通信機器、計測機器、AV 機器、家電、工作機械、パーソナル機器、産業用ロボット
高品質水準： 輸送機器（自動車、電車、船舶等）、交通用信号機器、防災・防犯装置、各種安全装置、生命維持を目的として設計されていない医療機器（厚生労働省定義の管理医療機器に相当）
特定水準： 航空機器、航空宇宙機器、海底中継機器、原子力制御システム、生命維持のための医療機器（生命維持装置、人体に埋め込み使用するもの、治療行為（患部切り出し等）を行うもの、その他直接人命に影響を与えるもの）（厚生労働省定義の高度管理医療機器に相当）またはシステム等
8. 本資料に記載された当社製品のご使用につき、特に、最大定格、動作電源電圧範囲、放熱特性、実装条件その他諸条件につきましては、当社保証範囲内でご使用ください。当社保証範囲を超えて当社製品をご使用された場合の故障および事故につきましては、当社は、一切その責任を負いません。
9. 当社は、当社製品の品質および信頼性の向上に努めておりますが、半導体製品はある確率で故障が発生したり、使用条件によっては誤動作したりする場合があります。また、当社製品は耐放射線設計については行っておりません。当社製品の故障または誤動作が生じた場合も、人身事故、火災事故、社会的損害などを生じさせないようお客様の責任において冗長設計、延焼対策設計、誤動作防止設計等の安全設計およびエージング処理等、機器またはシステムとしての出荷保証をお願いいたします。特に、マイコンソフトウェアは、単独での検証は困難なため、お客様が製造された最終の機器・システムとしての安全検証をお願いいたします。
10. 当社製品の環境適合性等、詳細につきましては製品個別に必ず当社営業窓口までお問合せください。ご使用に際しては、特定の物質の含有・使用を規制する RoHS 指令等、適用される環境関連法令を十分調査のうえ、かかる法令に適合するようご使用ください。お客様がかかる法令を遵守しないことにより生じた損害に関し、当社は、一切その責任を負いません。
11. 本資料の全部または一部を当社の文書による事前の承諾を得ることなく転載または複製することを固くお断りいたします。
12. 本資料に関する詳細についてのお問い合わせその他お気付きの点等がございましたら当社営業窓口までご照会ください。

注 1. 本資料において使用されている「当社」とは、ルネサスエレクトロニクス株式会社およびルネサスエレクトロニクス株式会社とその総株主の議決権の過半数を直接または間接に保有する会社をいいます。

注 2. 本資料において使用されている「当社製品」とは、注 1 において定義された当社の開発、製造製品をいいます。

SH7145 グループ

DMA シングルアドレスモード

要旨

DMAC(Direct Memory Access Controller)モジュールのシングルアドレスモードによるデータ転送について述べます。データは、外部 SRAM から DACK (DMA 転送要求受け付け) 付きデバイスへ 1 バスサイクルで高速に転送します。

動作確認デバイス

SH7145F

目次

1. 仕様	2
2. 使用機能説明	3
3. 動作説明	5
4. ソフトウェア説明	6
5. フローチャート	9
6. プログラムリスト	10

1. 仕様

SH7145 の DMAC(Direct Memory Access Controller)を用いて、シングルアドレスモードによりデータ転送を行います。データは、外部 SRAM から DACK (DMA 転送要求受け付け) 付きデバイスへと転送します。DMAC の転送要求は外部リクエストに設定し、32 ビットのデータを 5 個 (合計 20 バイト) 転送します。

図 1 に DMAC による転送状態を示し、表 1 に DMAC の設定を示します。




図 1 DMAC によるデータ転送

表 1 DMAC の設定

設定項目	設定内容
アドレスモード	シングルアドレス
転送要求	外部リクエスト (DREQ 端子への入力)
転送要求の検出	DREQ 端子の立ち下りエッジ
転送回数	5 回 (合計 20 バイトの転送)
バスモード	バーストモード
転送元アドレス	CS1 空間の SRAM[H'00400000](転送後データサイズに合わせてオートインクリメント)
転送データサイズ	ロングワードサイズ (32 ビット)
DACK 信号	ローアクティブで出力
割り込み	転送終了割り込み許可

2. 使用機能説明

本タスク例では、DMACによりSH7145の外付けSRAMからDACK付きデバイスへとデータのDMA転送を行います。

2.1 DMAC(Direct Memory Access Controller)

シングルアドレスモードにより、データの転送を行います。図2にDMACモジュールチャンネル0(ch0)のブロック図を示し、以下に図2の機能説明をします。




図2 DMAC(ch0)のブロック図

- DMAC は、DACK (転送要求受付信号) 付外部デバイス、外部メモリ、メモリマップト外部デバイス、内蔵周辺モジュール間のデータ転送を CPU に代わって高速に行うことができます。
- DMA 起動要因は、外部からの要求および内蔵モジュールからの要求があります。内蔵モジュールからは、MTU、A/D1、SCI0、SCI1 の割り込み要求が起動要因となります。また、CHCR_0 により転送要求をオートリクエストとした場合、CHCR_0 の DE ビットを 1 にセットすることで DMAC 単体で DMA 転送を行うことが可能です。
- DMA ソースアドレスレジスタ_0 (SAR_0) は、転送元のアドレスを指定する 32 ビットのレジスタです。SAR_0 はカウント機能を持ち、DMA チャンネルコントロールレジスタ_0 (CHCR_0) により、固定・オートインクリメント・オートデクリメントの 3 つのパターンを選択できます。DMA 動作中は、常に次の転送元アドレスを示します。
- DMA デスティネーションアドレスレジスタ_0 (DAR_0) は、転送先のアドレスを指定する 32 ビットのレジスタです。SAR_0 はカウント機能を持ち、DMA チャンネルコントロールレジスタ_0 (CHCR_0) により、固定・オートインクリメント・オートデクリメントの 3 つのパターンを選択できます。DMA 動作中は、常に次の転送先アドレスを示します。
- DMA トランスファカウンタレジスタ_0 (DMATCR_0) は、転送回数を指定する 32 ビットのレジスタです。下位 24 ビットで回数を指定し、上位 8 ビットは常に 0 になります。書き込む際にも上位 8 ビットは常に 0 にしてください。DMATCR_0 に H'000000 を設定すると最大値と認識し、16777216 回の転送が行われます。DMAC 動作中はオートデクリメントされ、残りの転送回数を示しています。
- DMA チャンネルコントロールレジスタ (CHCR_0) は、チャンネル 0 の動作モードや転送方法等を指定する 32 ビットのレジスタです。
- DMA オペレーションレジスタ (DMAOR) は、DMAC 全体の転送モードを指定する 16 ビットのレジスタです。

3. 動作説明

図3に動作原理を示し、以下に説明をします。




図3 シングルアドレスモードの動作説明

4. ソフトウェア説明

4.1 モジュール説明

表 2 に本タスク例のモジュールを示します。

表 2 モジュール説明

モジュール名	ラベル名	機能
メインルーチン	main	DMAC および端子機能の設定と DMAC による転送開始
転送終了割り込みルーチン	cmt_int	DMAC の動作の停止

4.2 内部レジスタ説明

表 4 に本タスク例で使用する内部レジスタを示します。なお、設定値は本タスク例において使用している値であり、初期値とは異なります。

表 3 使用内部レジスタ説明 (1)


レジスタ名		設定値	機能
ビット	ビット名		
MSTCR1			モジュールスタンバイコントロールレジスタ 1
9	MSTP25	0	DMAC のスタンバイ制御ビット
8	MSTP24	0	MSTP25=MSTP24=0 のとき DMAC のスタンバイ解除
DMAOR		H'0001	DMA オペレーションレジスタ
15-10	—	0	リザーブビット
9	PR1	0	プライオリティモード 1、0
8	PR0	0	実行するチャンネルの優先順位の決定
7-3	—	0	リザーブビット
2	AE	0	アドレスエラーフラグ
1	NMIF	0	NMI フラグ
0	DME	1	DMAC マスタイネーブル DME=1 のとき DMAC 全チャンネルの動作許可
CHCR_0		H'0000 1275	DMA チャンネルコントロールレジスタ
31-21	—	0	リザーブビット
20	DI	0	ダイレクト、インダイレクトセレクト チャンネル 3 のみ有効 本タスク例ではチャンネル 0 を使用しているため無効
19	RO	0	ソースアドレスリロードビット チャンネル 2 のみ有効 本タスク例ではチャンネル 0 を使用しているため無効
18	RL	0	リクエストチェックレベルビット RL=0 のとき DRAK をハイアクティブで出力
17	AM	0	アクノリッジモードビット シングルアドレスモードのときは無効
16	AL	0	アクノリッジレベル AL=0 のとき DACK をハイアクティブで出力
15	DM1	0	デスティネーションアドレスモード 1、0
14	DM0	0	シングルアドレスモードで転送先が DACK 付きデバイスの場合無効
13	SM1	0	ソースアドレスモード
12	SM0	1	SM1=0,SM0=1 のとき転送元アドレスはインクリメントされる

表 3 使用内部レジスタ説明 (2)


レジスタ名		設定値	機能
ビット	ビット名		
11	RS3	0	リソースセレクト 3、2、1、0 転送要求元を指定 RS[3,2,1,0]=0010 のとき転送先を DACK 付きデバイスとした場合の外部リクエスト
10	RS2	0	
9	RS1	1	
8	RS0	0	
7	—	0	リザーブビット
6	DS	1	DREQ セレクト DS=1 のとき DREQ 端子の立ち下りにより外部リクエスト検出
5	TM	1	トランスミットモード TM=1 のときバーストモードでの転送
4	TS1	1	トランスミットサイズ 1、0 TS[1,0]=10 のときロングワードサイズでの転送
3	TS0	0	
2	IE	1	インタラプトイネーブル IE=1 のとき指定回数の転送終了後割り込み要求発生
1	TE	0	トランスファエンド 指定回数の転送終了時に 1 にセット
0	DE	1	DMAC イネーブル DE=1 のとき対応するチャンネルの動作を許可
BCR1		H'602F	バスコントロールレジスタ
5	A1LG	1	CS1 空間ロングサイズ指定 A1LG=1 のとき CS1 空間をロングサイズアクセス
PACRL2			ポート A コントロールレジスタ L2
5	PA2MD1	1	端子機能を DREQ0 に設定
4	PA2MD0	0	
PECRL1			ポート E コントロールレジスタ L1
13	PE14MD1		端子機能を DACK0 に設定
12	PE14MD0		
PACRH		H'5000	ポート A コントロールレジスタ H 端子機能を WRHH,WRHL に設定
PACRL1		H'1540	ポート A コントロールレジスタ L1 端子機能を RD,WRH,WRL,CS1 に設定
PBCR1		H'000A	ポート B コントロールレジスタ 1 端子機能を A21,A20 に設定
PBCR2		H'A005	ポート B コントロールレジスタ 2 端子機能を A19-A16 に設定
PCCR		H'FFFF	ポート C コントロールレジスタ 端子機能を A15-A0 に設定
PDCRH1		H'5555	ポート D コントロールレジスタ H1 端子機能を D31-D24 に設定
PDCRH2		H'5555	ポート D コントロールレジスタ H2 端子機能を D23-D16 に設定
PDCRL1		H'FFFF	ポート D コントロールレジスタ L1 PDCRL2 と組み合わせて端子機能を D15-D0 に設定
PDCRL2		H'0000	ポート D コントロールレジスタ L2 PDCRL1 と組み合わせて端子機能を D15-D0 に設定

5. フローチャート

5.1 メインルーチン



5.2 転送終了割り込みルーチン



6. プログラムリスト

```

/*****/
/* SH7145F Application Note */
/* */
/* Function */
/* :DMAC0(Single Address Mode) */
/* */
/* External input clock :12.5MHz */
/* Internal CPU clock :50MHz */
/* Internal peripheral clock :25MHz */
/* */
/* Written 2003/12 Rev.1.0 */
/*****/

#include "iodefine.h"
#include <machine.h>

/*----- Symbol Definition -----*/

#define NUM 5
#define SRAM_ADDR 0x00400000

/*----- Function Definition -----*/
void main(void);

void dmac_int(void);
void dummy_f(void);

/*****/
/* main Program */
/*****/
void main( void )
{
    P_STBY.MSTCR1.BIT.MSTP25 = 0;
    P_STBY.MSTCR1.BIT.MSTP24 = 0; /* disable DMAC standby mode */

    // BSC 設定
    P_BSC.BCR1.BIT.AllG = 0x1; /* area 1 is long-word access */

    // set pin function
    P_PORTA.PACRL2.BIT.PA2MD = 0x2; /* set PA2 DREK0 */
    P_PORTE.PECRL1.BIT.PE14MD = 0x2; /* set PE14 DACK0 */

    P_PORTD.PDCRH1.WORD = 0x5555;
    P_PORTD.PDCRH2.WORD = 0x5555;
    P_PORTD.PDCRL1.WORD = 0xFFFF;
    P_PORTD.PDCRL2.WORD = 0x0000; /* set PD31-0 D31-0 */

    P_PORTB.PBCR1.WORD |= 0x000A; /* set A21,A20 */
    P_PORTB.PBCR2.WORD |= 0xA005; /* set A19-A16 */
    P_PORTC.PCCR.WORD = 0xFFFF; /* set A15-A0 */
    P_PORTA.PACRH.WORD |= 0x5000; /* set WRHH,WRHL */
    P_PORTA.PACRL1.WORD |= 0x1540; /* set RD,WRH,WRL,CS1 */

    // set DMAC

```

```

P_DMAC.DMAOR.BIT.DME = 1;          /* DMAC enable          */

P_DMAC0.SAR0 = SRAM_ADDR;         /* set of source address */
P_DMAC0.DMATCR0 = NUM;           /* set of times of transmission */

P_DMAC0.CHCR0.BIT.DE = 0;        /* clear DE bit        */

P_DMAC0.CHCR0.LONG = 0x00001274;
    //[31-21]=0 - Reserve
    // [20]=0 - direct address mode
    // [19]=0 - source address is not reload
    // [18]=0 - DRAK is high-active
    // [17]=0 - DACK outputs is read cycle
    // [16]=0 - DACK is high-active
    //[15-14]=0 - transmission address is fix
    //[13-12]=2 - source address is increment
    // [11-8]=2 - auto-request
    // [7]=0 - Reserve
    // [6]=1 - DREQ is detected with falling edge
    // [5]=1 - burst mode
    // [4-3]=2 - long word size
    // [2]=1 - DEIO interrupt enable
    // [1]=0 - transfer end
    // [0]=0 - DMAC0 disable

P_INTC.IPRC.BIT.DMAC0 = 10;      /* set DEIO interrupt level */
set_imask(0);                    /* clear interrupt mask level */

P_DMAC0.CHCR0.BIT.DE = 1;        /* DMAC0 transmission start */

while(1);                        /* LOOP                */
}

/*****/
/* Interruption Program          */
/*****/
/*****/
/* DEIO Interruption Program     */
/*****/
#pragma interrupt(dmac_int)
void dmac_int(void)
{
    // transmission end process
    P_DMAC0.CHCR0.LONG &= 0xFFFFFFF8; /* clear IE,TE,DE bit */

    P_DMAC.DMAOR.WORD &= 0xFFFFE;    /* DMAC disable      */
}

/*****/
/* other Interruption Program    */
/*****/
#pragma interrupt(dummy_f)
void dummy_f(void)
{
    /* Other Interrupt */
}
    
```

改訂記録

Rev.	発行日	改訂内容	
		ページ	ポイント
1.00	2004.09.15	—	初版発行

安全設計に関するお願い

1. 弊社は品質、信頼性の向上に努めておりますが、半導体製品は故障が発生したり、誤動作する場合があります。弊社の半導体製品の故障又は誤動作によって結果として、人身事故、火災事故、社会的損害などを生じさせないような安全性を考慮した冗長設計、延焼対策設計、誤動作防止設計などの安全設計に十分ご留意ください。

本資料ご利用に際しての留意事項

1. 本資料は、お客様が用途に応じた適切なルネサス テクノロジ製品をご購入いただくための参考資料であり、本資料中に記載の技術情報についてルネサス テクノロジが所有する知的財産権その他の権利の実施、使用を許諾するものではありません。
2. 本資料に記載の製品データ、図、表、プログラム、アルゴリズムその他応用回路例の使用に起因する損害、第三者所有の権利に対する侵害に関し、ルネサス テクノロジは責任を負いません。
3. 本資料に記載の製品データ、図、表、プログラム、アルゴリズムその他全ての情報は本資料発行時点のものであり、ルネサス テクノロジは、予告なしに、本資料に記載した製品または仕様を変更することがあります。ルネサス テクノロジ半導体製品のご購入に当たりましては、事前にルネサス テクノロジ、ルネサス 販売または特約店へ最新の情報をご確認頂きますとともに、ルネサス テクノロジホームページ(<http://www.renesas.com>)などを通じて公開される情報に常にご注意ください。
4. 本資料に記載した情報は、正確を期すため、慎重に制作したものです。万一本資料の記述誤りに起因する損害がお客様に生じた場合には、ルネサス テクノロジはその責任を負いません。
5. 本資料に記載の製品データ、図、表に示す技術的な内容、プログラム及びアルゴリズムを流用する場合は、技術内容、プログラム、アルゴリズム単位で評価するだけでなく、システム全体で十分に評価し、お客様の責任において適用可否を判断してください。ルネサス テクノロジは、適用可否に対する責任を負いません。
6. 本資料に記載された製品は、人命にかかわるような状況の下で使用される機器あるいはシステムに用いられることを目的として設計、製造されたものではありません。本資料に記載の製品を運輸、移動体用、医療用、航空宇宙用、原子力制御用、海底中継用機器あるいはシステムなど、特殊用途へのご利用をご検討の際には、ルネサス テクノロジ、ルネサス 販売または特約店へご照会ください。
7. 本資料の転載、複製については、文書によるルネサス テクノロジの事前の承諾が必要です。
8. 本資料に関し詳細についてのお問い合わせ、その他お気づきの点がございましたらルネサス テクノロジ、ルネサス 販売または特約店までご照会ください。