

お客様各位

カタログ等資料中の旧社名の扱いについて

2010年4月1日を以ってNECエレクトロニクス株式会社及び株式会社ルネサステクノロジが合併し、両社の全ての事業が当社に承継されております。従いまして、本資料中には旧社名での表記が残っておりますが、当社の資料として有効ですので、ご理解の程宜しくお願ひ申し上げます。

ルネサスエレクトロニクス ホームページ (<http://www.renesas.com>)

2010年4月1日

ルネサスエレクトロニクス株式会社

【発行】ルネサスエレクトロニクス株式会社 (<http://www.renesas.com>)

【問い合わせ先】 <http://japan.renesas.com/inquiry>

ご注意書き

1. 本資料に記載されている内容は本資料発行時点のものであり、予告なく変更することがあります。当社製品のご購入およびご使用にあたりましては、事前に当社営業窓口で最新の情報をご確認いただきますとともに、当社ホームページなどを通じて公開される情報に常にご注意ください。
2. 本資料に記載された当社製品および技術情報の使用に関連し発生した第三者の特許権、著作権その他の知的財産権の侵害等に関し、当社は、一切その責任を負いません。当社は、本資料に基づき当社または第三者の特許権、著作権その他の知的財産権を何ら許諾するものではありません。
3. 当社製品を改造、改変、複製等しないでください。
4. 本資料に記載された回路、ソフトウェアおよびこれらに関連する情報は、半導体製品の動作例、応用例を説明するものです。お客様の機器の設計において、回路、ソフトウェアおよびこれらに関連する情報を使用する場合には、お客様の責任において行ってください。これらの使用に起因しお客様または第三者に生じた損害に関し、当社は、一切その責任を負いません。
5. 輸出に際しては、「外国為替及び外国貿易法」その他輸出関連法令を遵守し、かかる法令の定めるところにより必要な手続を行ってください。本資料に記載されている当社製品および技術を大量破壊兵器の開発等の目的、軍事利用の目的その他軍事用途の目的で使用しないでください。また、当社製品および技術を国内外の法令および規則により製造・使用・販売を禁止されている機器に使用することができません。
6. 本資料に記載されている情報は、正確を期すため慎重に作成したのですが、誤りが無いことを保証するものではありません。万一、本資料に記載されている情報の誤りに起因する損害がお客様に生じた場合においても、当社は、一切その責任を負いません。
7. 当社は、当社製品の品質水準を「標準水準」、「高品質水準」および「特定水準」に分類しております。また、各品質水準は、以下に示す用途に製品が使われることを意図しておりますので、当社製品の品質水準をご確認ください。お客様は、当社の文書による事前の承諾を得ることなく、「特定水準」に分類された用途に当社製品を使用することができません。また、お客様は、当社の文書による事前の承諾を得ることなく、意図されていない用途に当社製品を使用することができません。当社の文書による事前の承諾を得ることなく、「特定水準」に分類された用途または意図されていない用途に当社製品を使用したことによりお客様または第三者に生じた損害等に関し、当社は、一切その責任を負いません。なお、当社製品のデータ・シート、データ・ブック等の資料で特に品質水準の表示がない場合は、標準水準製品であることを表します。
標準水準： コンピュータ、OA 機器、通信機器、計測機器、AV 機器、家電、工作機械、パーソナル機器、産業用ロボット
高品質水準： 輸送機器（自動車、電車、船舶等）、交通用信号機器、防災・防犯装置、各種安全装置、生命維持を目的として設計されていない医療機器（厚生労働省定義の管理医療機器に相当）
特定水準： 航空機器、航空宇宙機器、海底中継機器、原子力制御システム、生命維持のための医療機器（生命維持装置、人体に埋め込み使用するもの、治療行為（患部切り出し等）を行うもの、その他直接人命に影響を与えるもの）（厚生労働省定義の高度管理医療機器に相当）またはシステム等
8. 本資料に記載された当社製品のご使用につき、特に、最大定格、動作電源電圧範囲、放熱特性、実装条件その他諸条件につきましては、当社保証範囲内でご使用ください。当社保証範囲を超えて当社製品をご使用された場合の故障および事故につきましては、当社は、一切その責任を負いません。
9. 当社は、当社製品の品質および信頼性の向上に努めておりますが、半導体製品はある確率で故障が発生したり、使用条件によっては誤動作したりする場合があります。また、当社製品は耐放射線設計については行っておりません。当社製品の故障または誤動作が生じた場合も、人身事故、火災事故、社会的損害などを生じさせないようお客様の責任において冗長設計、延焼対策設計、誤動作防止設計等の安全設計およびエージング処理等、機器またはシステムとしての出荷保証をお願いいたします。特に、マイコンソフトウェアは、単独での検証は困難なため、お客様が製造された最終の機器・システムとしての安全検証をお願いいたします。
10. 当社製品の環境適合性等、詳細につきましては製品個別に必ず当社営業窓口までお問合せください。ご使用に際しては、特定の物質の含有・使用を規制する RoHS 指令等、適用される環境関連法令を十分調査のうえ、かかる法令に適合するようご使用ください。お客様がかかる法令を遵守しないことにより生じた損害に関し、当社は、一切その責任を負いません。
11. 本資料の全部または一部を当社の文書による事前の承諾を得ることなく転載または複製することを固くお断りいたします。
12. 本資料に関する詳細についてのお問い合わせその他お気付きの点等がございましたら当社営業窓口までご照会ください。

注 1. 本資料において使用されている「当社」とは、ルネサスエレクトロニクス株式会社およびルネサスエレクトロニクス株式会社とその総株主の議決権の過半数を直接または間接に保有する会社をいいます。

注 2. 本資料において使用されている「当社製品」とは、注 1 において定義された当社の開発、製造製品をいいます。

お客様各位

資料中の「日立製作所」、「日立XX」等名称の株式会社ルネサス テクノロジへの変更について

2003年4月1日を以って三菱電機株式会社及び株式会社日立製作所のマイコン、ロジック、アナログ、ディスクリート半導体、及びDRAMを除くメモリ(フラッシュメモリ・SRAM等)を含む半導体事業は株式会社ルネサス テクノロジに承継されました。従いまして、本資料中には「日立製作所」、「株式会社日立製作所」、「日立半導体」、「日立XX」といった表記が残っておりますが、これらの表記は全て「株式会社ルネサス テクノロジ」に変更されておりますのでご理解の程お願い致します。尚、会社商標・ロゴ・コーポレートステートメント以外の内容については一切変更しておりませんので資料としての内容更新ではありません。

ルネサステクノロジ ホームページ (<http://www.renesas.com>)

2003年4月1日
株式会社ルネサス テクノロジ
カスタマサポート部

ご注意

安全設計に関するお願い

1. 弊社は品質、信頼性の向上に努めておりますが、半導体製品は故障が発生したり、誤動作する場合があります。弊社の半導体製品の故障又は誤動作によって結果として、人身事故、火災事故、社会的損害などを生じさせないような安全性を考慮した冗長設計、延焼対策設計、誤動作防止設計などの安全設計に十分ご注意ください。

本資料ご利用に際しての留意事項

1. 本資料は、お客様が用途に応じた適切なルネサス テクノロジ製品をご購入いただくための参考資料であり、本資料中に記載の技術情報についてルネサス テクノロジが所有する知的財産権その他の権利の実施、使用を許諾するものではありません。
2. 本資料に記載の製品データ、図、表、プログラム、アルゴリズムその他応用回路例の使用に起因する損害、第三者所有の権利に対する侵害に関し、ルネサス テクノロジは責任を負いません。
3. 本資料に記載の製品データ、図、表、プログラム、アルゴリズムその他全ての情報は本資料発行時点のものであり、ルネサス テクノロジは、予告なしに、本資料に記載した製品または仕様を変更することがあります。ルネサス テクノロジ半導体製品のご購入に当たりましては、事前にルネサス テクノロジ、ルネサス販売または特約店へ最新の情報をご確認頂きますとともに、ルネサス テクノロジホームページ (<http://www.renesas.com>)などを通じて公開される情報に常にご注意ください。
4. 本資料に記載した情報は、正確を期すため、慎重に制作したのですが万一本資料の記述誤りに起因する損害がお客様に生じた場合には、ルネサス テクノロジはその責任を負いません。
5. 本資料に記載の製品データ、図、表に示す技術的な内容、プログラム及びアルゴリズムを流用する場合は、技術内容、プログラム、アルゴリズム単位で評価するだけでなく、システム全体で十分に評価し、お客様の責任において適用可否を判断してください。ルネサス テクノロジは、適用可否に対する責任を負いません。
6. 本資料に記載された製品は、人命にかかわるような状況の下で使用される機器あるいはシステムに用いられることを目的として設計、製造されたものではありません。本資料に記載の製品を運輸、移動体用、医療用、航空宇宙用、原子力制御用、海中継用機器あるいはシステムなど、特殊用途へのご利用をご検討の際には、ルネサス テクノロジ、ルネサス販売または特約店へご照会ください。
7. 本資料の転載、複製については、文書によるルネサス テクノロジの事前の承諾が必要です。
8. 本資料に関し詳細についてのお問い合わせ、その他お気付きの点がございましたらルネサス テクノロジ、ルネサス販売または特約店までご照会ください。

SH7050 シリーズ 内蔵I/O 編

アプリケーションノート

ルネサスSuperH RISC engine

はじめに

SH7050シリーズはRISC方式のCPUをコアにして、システム構成に必要な周辺機能を集積したシングルチップRISCマイクロコンピュータです。

1チップ上にCPU、ROM、RAM、DMAC、タイマ、SCI、A/D変換器、割り込みコントローラ、I/Oポート等を内蔵しており、小規模システムから大規模システムまで幅広いアプリケーションに適用できます。

SH7050アプリケーションノート（内蔵I/O編）は、SH7050の周辺機能を使用したタスク例について述べており、ユーザにてソフトウェア設計及びハードウェア設計の際、ご参考として役立てていただけるようにまとめたものです。

なお、本アプリケーションノートに掲載されているタスク例は動作確認しておりますが、実際にご使用になる場合には、必ず動作確認の上ご使用くださいますようお願いいたします。

目次

1. SH7050シリーズアプリケーションノート使用手引き	
1.1 内蔵I/O構成	3
1.2 付録	4
2. SH7050内蔵I/O編	
2.1 命令フェッチブレイク (ユーザブレイクコントローラ)	7
2.2 データアクセスブレイク (ユーザブレイクコントローラ)	11
2.3 DMACを使用したRAMモニタ (SCI、DMAC)	15
2.4 DMACによるSCI送信 (SCI、DMAC)	21
2.5 DMACによるA/D変換データ転送 (A/D、DMAC)	28
2.6 パルスの周期測定 (32ビット) (ATU)	34
2.7 パルスの周期測定 (16ビット) (ATU)	38
2.8 パルスのHigh幅測定 (32ビット) (ATU)	42
2.9 パルスのHigh幅測定 (16ビット) (ATU)	46
2.10 ワンショットパルス出力 (チャネル1、10連動) (ATU)	50
2.11 6端子同時ワンショットパルス出力 (チャネル1、10非連動) (ATU)	54
2.12 PWM出力 (汎用) (ATU)	58
2.13 PWM出力 (専用) (ATU)	62
2.14 PWMによる正弦波生成 (ATU)	66
2.15 複数パルスの出力 (APC、ATU)	70
2.16 内蔵ウォッチドッグタイマによるパルス出力 (ウォッチドッグタイマ)	76
2.17 内蔵ウォッチドッグタイマを使用したシステム監視 (ウォッチドッグタイマ)	80
2.18 クロック同期式シリアル送受信 (SCI)	84
2.19 単一モードによるA/D変換 (A/D)	88
2.20 スキャンモードによるA/D変換 (A/D)	92
2.21 外部トリガによるA/D変換 (A/D)	96
2.22 A/D変換エンド信号によるA/D端子切り換え (A/D)	100
2.23 端子の出力遮断 (I/Oポート)	104
2.24 SH7050ヘッダファイル	108
A. 付録	
A.1 SRAMインターフェース例	119
A.2 EPROMインターフェース例	128

1. SH7050シリーズ アプリケーションノート使用手引

目次

1.1 内蔵 I/O 構成	3
1.2 付録	4

1. 1 内蔵 I/O 編構成

内蔵 I/O 編は図 1 に示す構成で周辺機能の使用方法について説明しています。レジスタのラベル名は各タスク共通のヘッダファイルの名前を使用しています。




図 1 内蔵 I/O 編構成

(1) 仕様

タスク例のシステム仕様について説明しています。

(2) 使用機能説明

タスク例で使用する周辺機能の特長および周辺機能の割り付けについて説明しています。

(3) 動作説明

タスク例の動作をタイミングチャートを使用し説明しています。

(4) ソフトウェア説明

(a) モジュール説明

タスク例を動作させるソフトウェアのモジュールについて説明しています。

(b) 引数の説明

モジュールを実行する際に必要な入力引数と、実行後の出力引数について説明しています。

(c) 内部レジスタ説明

モジュールで設定する周辺機能の内部レジスタ（タイマコントロールレジスタ、シリアルモードレジスタ等）について説明します。

(d) RAM説明

モジュールで使用する RAM のラベル名および機能について説明します。

(5) プログラムリスト

タスク例を実行するソフトウェアのプログラムリストを示します。尚、各プログラムで使用するヘッダファイルにはライブラリ関数用ヘッダファイル、組み込み関数用ヘッダファイル、SH7050 内蔵 I/O レジスタ用ヘッダファイルがあります。ライブラリ関数用ヘッダファイルと組み込み関数用ヘッダファイルの仕様は SH シリーズ C コンパイラを参照してください。SH7050 内蔵 I/O レジスタ用ヘッダファイルの内容は 2. 24 に掲載しています。

1. 2 付録

付録には周辺LSI（ROM、RAM等）とのインターフェース例を添付しています。図2に示す構成でインターフェース例について説明しています。




図2 インターフェース例構成

- (1) 仕様
接続する周辺LSI名及びメモリマップ等の回路仕様について説明しています。
- (2) 動作説明
回路の動作をタイミングチャートを使用し説明しています。
- (3) 回路図
周辺LSIとインターフェースする回路図を示します。
- (4) AC特性
SH7050シリーズマイクロコンピュータ及び周辺LSIのAC特性を示します。

2. SH7050内蔵I/O編

目次

2.1	命令フェッチブレーク (ユーザブレークコントローラ)	7
2.2	データアクセスブレーク (ユーザブレークコントローラ)	11
2.3	DMACを使用したRAMモニタ (SCI、DMAC)	15
2.4	DMACによるSCI送信 (SCI、DMAC)	21
2.5	DMACによるA/D変換データ転送 (A/D、DMAC)	28
2.6	パルスの周期測定 (32ビット) (ATU)	34
2.7	パルスの周期測定 (16ビット) (ATU)	38
2.8	パルスのHigh幅測定 (32ビット) (ATU)	42
2.9	パルスのHigh幅測定 (16ビット) (ATU)	46
2.10	ワンショットパルス出力 (チャネル1、10連動) (ATU)	50
2.11	6端子同時ワンショットパルス出力 (チャネル1、10非連動) (ATU)	54
2.12	PWM出力 (汎用) (ATU)	58
2.13	PWM出力 (専用) (ATU)	62
2.14	PWMによる正弦波生成 (ATU)	66
2.15	複数パルスの出力 (APC、ATU)	70
2.16	内蔵ウォッチドッグタイマによるパルス出力 (ウォッチドッグタイマ)	76
2.17	内蔵ウォッチドッグタイマを使用したシステム監視 (ウォッチドッグタイマ)	80
2.18	クロック同期式シリアル送受信 (SCI)	84
2.19	単一モードによるA/D変換 (A/D)	88
2.20	スキャンモードによるA/D変換 (A/D)	92
2.21	外部トリガによるA/D変換 (A/D)	96
2.22	A/D変換エンド信号によるA/D端子切り換え (A/D)	100
2.23	端子の出力遮断 (I/Oポート)	104
2.24	SH7050ヘッダファイル	108

仕様

- (1) 図1に示すようにユーザブレークレジスタに設定したブレークポイント (H' 00001012番地) にある命令の手前でユーザブレーク割り込みが発生します。




図1 ユーザブレークコントローラの動作ブロック図

使用機能説明

表1に本タスク例の機能割付を示します。表1に示すようにSH7050に内蔵しているUBCの機能を割付、ユーザブレークを行ないます。

表1 UBC機能割付

UBCレジスタ	機能
UBAR	ユーザブレークアドレスを設定する。
UBAMR	ユーザブレークマスクアドレスを設定する。
UBBR	ユーザブレーク条件を設定する。

動作説明

図2にユーザブレークコントローラを使用したソフトウェア例を示します。あらかじめ初期設定でプログラムブレークを設定し、ブレークポイントの手前の命令でブレーク割り込みを発生します。ブレーク処理ではブレークの有無を示すフラグをセットします。




図2 ユーザブレークコントローラ機能を使用したソフトウェア例

ソフトウェア説明

(1) モジュール説明

モジュール名	ラベル名	機能
メインルチン	ubcmn	UBCの初期設定を行なう。
ブレーク処理	ubcbk	ユーザブレークで起動し、ブレークの有無を示すフラグをセットする。

(2) 引数の説明

本タスクでは引き数は使用していません。

(3) 使用内部レジスタ説明

レジスタ名	機能	設定値	使用モジュール名
UBC.UBAR	命令フェッチアドレスを設定する。	0x00001012 *	メインルチン
UBC.UBBR	ブレーク条件をCPUサイクル、命令フェッチサイクルに設定する。	0x0054	メインルチン

*コンパイル後リストファイルより参照

(4) 使用RAM

ラベル名	機能	データ長	使用モジュール名
p c f	命令フェッチに使用する変数。	unsigned char	メインルチン
b r k	ブレークの有無を示すフラグ		

プログラムリスト

```

#include <machine.h> /* ライブラリ関数用ヘッダファイル */
#include "sh7050.h" /* 周辺レジスタ定義ヘッダファイル */
/*-----*/
/* 関数プロトタイプ宣言 */
/*-----*/
void ubcmn( void );
/*-----*/
/* 変数定義 */
/*-----*/
#define pcf      (*(unsigned char *)0xFFFFE800) /* 命令フェッチに使用する変数 */
#define brk     (*(unsigned char *)0xFFFFE801) /* ブレーク判定フラグ */

/*-----*/
/*
/* メインルーチン
/*
/*
/*-----*/
void ubcmn( void )
{
    *(long *)&UBC.UBARH = 0x00001012; /* ブレークアドレスの設定 */
    UBC.UBBR = 0x0054; /* ハスサイクル:CPU、命令フェッチ、リード */
    set_imask(0x0); /* 割り込み許可 */
    pcf = 1; /* 命令フェッチブレーク設定行 */
    sleep();
}
/*-----*/
/*
/* ブレーク処理
/*
/*
/*-----*/
#pragma interrupt( ubcbk )
void ubcbk( void )
{
    brk = 1; /* ブレーク判定フラグセット */
}

```

仕様

- (1) 図1に示すようにユーザブレイク アドレスレジスタに設定したブレイクポイント (FFFFE800番地)にあるデータをアクセスし、ユーザブレイク割り込みを発生します。
- (2) ブレイク条件はCPUによる1バイトデータのライトです。




図1 ユーザブレイクコントローラの動作ブロック図

使用機能説明

表1に本タスク例の機能割付を示します。表1に示すようにUBCの機能を割付、ユーザブレイクを行ないます。

表1 UBC機能割付

UBCレジスタ	機能
UBAR	ユーザブレイクアドレスを設定する。
UBAMR	ユーザブレイクマスクアドレスを設定する。
UBBR	ユーザブレイク条件を設定する。

動作説明

図2にユーザブレークコントローラを使用したソフトウェア例を示します。あらかじめ初期設定でデータアクセスブレークを変数に設定し、ブレーク設定変数アクセス時にブレーク割り込みを発生します。ブレーク処理ではブレークの有無を示すフラグをセットします。




図2 ユーザブレークコントローラ機能を使用したソフトウェア例

ソフトウェア説明

(1) モジュール説明

モジュール名	ラベル名	機 能
メインーチン	ubcmn	UBCの初期設定を行なう。
ブレーク処理	ubcbk	ユーザブレークで起動し、ブレークの有無を示すフラグをセットする。

(2) 引数の説明

本タスクでは引数は使用してません。

(3) 使用内部レジスタ説明

レジスタ名	機 能	設定値	使用モジュール名
UBC.UBAR	データアクセスアドレスを設定する。	&dat_ac	メインーチン
UBC.UBBR	ユーザブレーク条件を設定する。	0x006a	

(4) 使用RAM

ラベル名	機 能	データ長	使用モジュール名
dat_ac	アクセスブレークを設定する変数。	unsined char	メインーチン
brk	ブレークの有無を示すフラグ		

プログラムリスト

```

#include <machine.h>                /* ライブラリ関数用ヘッダファイル */
#include "sh7050.h"                /* 周辺レジスタ定義ヘッダファイル */
/*-----*/
/* 関数プロトタイプ宣言 */
/*-----*/
void ubcmn( void );
/*-----*/
/* 変数定義 */
/*-----*/
#define dat_ac    (*(unsigned char *)0xFFFFE800) /* ブレーク設定変数 */
#define brk      (*(unsigned char *)0xFFFFE801) /* ブレーク判定フラグ */
/*-----*/
/*
/*   メインルーチン
/*
/*-----*/
void ubcmn( void )
{
    UBCL_UBAR = (long)&dat_ac;      /* ブレークアドレスの設定 */
    UBC_UBBR = 0x006d;             /* ハスサイクル:CPU、命令フェッチ、リード */
    set_imask(0x0);               /* 割り込み許可 */
    dat_ac = 1;                   /* ブレーク実行フラグセット */
    sleep();
}

/*-----*/
/*
/*   ブレーク処理
/*
/*-----*/
#pragma interrupt( ubcbk )
void ubcbk( void )
{
    brk = 1;                       /* ブレーク判定フラグのセット */
}

```

仕様

- (1) 図1に示すように、SH7050のSCIを調歩同期式モードで使用し、コンソールから送信されたRAM参照アドレス（4バイトデータ）を受信し、その内容をRAM上から取りだしSCIでコンソールに送信します。
- (2) 転送プロトコルは9600bps、8ビットデータ、1ストップビット及びノンパリティとします。
- (3) RDRからRAMへのデータ転送は図2に示すようにDMACの直接アドレスモードを使用し、RDRの受信データをRAM上に格納します。
- (4) RAMからTDRへのデータ転送は図3に示すようにDMACの間接アドレスモードを使用し、以下のようになります。
 - (a) RAM上に格納されたデータをDMAC内のテンポラリバッファに格納し、それをアドレスとしてRAM上からデータを取り出します。
 - (b) 取り出したデータをTDRにバイト単位で転送します。
- (5) DMACの転送条件は表1、表2に示す通りです。




図1 SH7050によるRAM上データのSCI転送ブロック図




図2 DMACを用いたデータ転送（転送元直接アドレス）




図3 DMACを用いたデータ転送（転送元間接アドレス）

表1 SCI受信時のDMAC転送条件 (RDR→RAM)

条件項目	内容
DMACチャネル	チャンネル0
転送元	内蔵SCIチャネル0
転送先	内蔵RAM
転送回数	4回
転送元アドレス	固定
転送先アドレス	増加
転送要求元	内蔵SCIチャネル0
バスモード	サイクルスチール
転送単位	バイト

表2 SCI送信時のDMAC転送条件 (RAM→TDR)

条件項目	内容
DMACチャネル	チャンネル3
転送元	内蔵RAM
転送先	内蔵SCIチャネル0
転送回数	1回
転送元アドレス	増加
転送先アドレス	固定
転送要求元	内蔵SCIチャネル0
バスモード	サイクルスチール
転送単位	バイト

使用機能説明

表3、表4、表5に本タスク例の機能割付を示します。表3、表4、表5に示すようにSH7050に内蔵しているDMAC、SCI及びPFCの機能を割付、SCIによるデータ転送の送受信を行います。

表3 DMAC機能割付

DMACレジスタ	機能
SAR0	転送元アドレスを設定する。
SAR3	
DAR0	転送先アドレスを設定する。
DAR3	
TCR0	転送回数を設定する。
TCR3	
CHCR0	DMACの動作モード、転送方法等を設定する。
CHCR3	
DMAOR	DMACの実行するチャンネルの優先順位を設定する。

表4 SCI機能割付

SCI機能		機能
端子	RXD	コンソールからデータを受信する。
	TXD	コンソールへデータを送信する。
レジスタ	SMR	SCIの送信フォーマットを設定する。
	SCR	SCIの割り込みの許可/禁止を設定する。
	SSR	割り込みステータスを設定する。
	RDR	コンソールから受信したデータを設定する。
	TDR	コンソールへ送信するデータを設定する。
	BRR	転送レートを設定する。

表5 PFC機能割付

PFCレジスタ	機能
PGIOR	端子の入出力方向を設定する。
PGCR2	端子の機能を選択する。

動作説明

図4に動作原理を示します。図4に示すように、SH7050のハードウェア処理及びソフトウェア処理によりシリアルによるデータの送受信を行います。




図4 SCIによるデータ転送動作原理

ソフトウェア説明

(1) モジュール説明

モジュール名	ラベル名	機能
メインルチン	dma_scimn	SCI及びDMACの初期設定を行なう。
受信データ転送	dma_rdr	DEI0で起動し、送信データエンプティ割り込み要求を許可する。
送信データ転送	dma_tdr	DEI3で起動し、転送元、転送先アドレス、転送回数を再設定する。 送信データエンプティ割り込み要求を禁止する。

(2) 引数の説明

ラベル名	機能	データ長	使用モジュール名
dat.addr0	RAMの参照アドレスを格納する。	unsigned long	メインルチン
data0	参照データを格納する。	unsigned char	メインルチン

(3) 使用内部レジスタ説明

レジスタ名	機能	設定値	使用モジュール名
DMA.SAR0	RDRのアドレスを設定する。	&SCI0.RDR	メインルチン
DMA.DAR0	転送先RAM先頭アドレスを設定する。	&dat.addr0	メインルチン 受信データ転送
DMA.TCR0	転送回数(4回)を設定する。	0x04	メインルチン 受信データ転送
DMA.CHCR0	DMACの動作モード、転送方法等を設定する。	0x00004905	メインルチン
DMA.SAR3	転送元RAM先頭アドレスを設定する。	&dat.addr0	メインルチン
DMA.DAR3	TDRのアドレスを設定する。	&SCI0.TDR	メインルチン 送信データ転送
DMA.TCR3	転送回数(1回)を設定する。	0x01	メインルチン 送信データ転送
DMA.CHCR3	DMACの動作モード、転送方法等を設定する。	0x00101805	メインルチン
DMA.OR	DMACの実行するチャネルの優先順位を設定する。	0x00	メインルチン
PFC.PGIOR	SCIの入出力を設定する。	0x0004	メインルチン
PFC.PGCR2	端子マルチプレクスをSCI0の使用にする。	0x0060	メインルチン
INT.IPRC	DMAC0,3の割り込み優先レベルを14,15に設定する。	0xef00	メインルチン
INT.IPRH	SCI0の割り込み優先レベルを10に設定する。	0xa000	メインルチン
SCI0.SMR	SCIを調歩同期モードに設定する。	0x00	メインルチン
SCI0.SCR	送信、受信割り込み、送信、受信動作を許可する。	0xf0	メインルチン
SCI0.BRR	転送レートを設定する。	0x40	メインルチン

(4) 使用RAM

本タスクでは引数以外のRAMは使用していません。

プログラムリスト

```

#include <machine.h> /* ライブラリ関数用ヘッダファイル */
#include "sh7050.h" /* 周辺レジスタ定義ヘッダファイル */
/*-----*/
/* 関数プロトタイプ宣言 */
/*-----*/
void dma_scimn(void);
/*-----*/
/* 変数定義 */
/*-----*/
#define data0 (*(volatile unsigned char *)0xffffe800)
volatile struct addr
{
    long addr0; /* 転送アドレス0 */
};
#define dat (*(struct addr *)0xFFFFE810)

/*-----*/
/*
/*          メインルーチン
/*
/*
/*-----*/
void dma_scimn(void)
{
    signed int lp;
    dat.addr0 = (long)&data0;
    data0 = 'H';
    PFC.PGIOR = 0x0004; /* TXD0出力, RXD0入力 */
    PFC.PGCR2 = 0x0060; /* TXD0, RXD0使用 */
    SC10.SCR = 0x00; /* 送信・受信動作を禁止 */
    SC10.SMR = 0x00; /* 調歩同期式、8ビットデータ、パリティなし */
    SC10.BRR = 0x40; /* ビットレート9600bps */
    SC10.SCR = 0x00; /* 内部クロック */
    for( lp = 1; lp < 1; lp++ ); /* 400nsウェイト */
    SC10.SCR = 0x50; /* SCI受信割り込み、受信動作を許可 */
    DMA.SAR0 = (long>(&SC10.RDR); /* 転送元アドレス: SCIレシーブレジスタ */
    DMA.DAR0 = (long>(&dat.addr0); /* 転送先アドレス: RAM */
    DMA.TCRO = 0x04; /* 転送回数: 4回 */
    DMA.CHCR0 = 0x00004905; /* ソース固定、デスティネーション増加、バイト転送 */
    DMA.SAR3 = (long>(&dat.addr0); /* 転送元アドレス: RAM */
    DMA.DAR3 = (long>(&SC10.TDR); /* 転送先アドレス: SCITランスミットレジスタ */
    DMA.CHCR3 = 0x00181804; /* インタレクト、ソース増加、バイト転送 */
    DMAOR = 0x0001; /* DMAC起動許可 */
    INT.IPRC = 0xef00; /* DMA0, 3割り込み優先レベルを14, 15に設定 */
    INT.IPRH = 0xa000; /* SC10割り込み優先レベルを10に設定 */
    set_imask(0x0); /* 割り込み許可 */
    while(1); /* 無限ループ (割り込み待ち)

```


プログラムリスト

```
/*-----*/
/*
/* DMA 0 転送終了割り込みルーチン
/*
/*-----*/
#pragma interrupt( dma0 )
void dma0( void )
{
    DMA.CHCR0 &= 0xffffffd;      /* TEフラグクリア          */
    SCI0.SCR = 0xa0;           /* SCI送信割り込み、送信動作を許可 */
    DMA.SAR3 = (long)(&dat.addr0); /* 転送元アドレス：RAM      */
    DMA.TCR3 = 0x01;          /* 転送回数：1回            */
    DMA.CHCR3 |= 0x00000001;   /* TEフラグクリア          */
}
/*-----*/
/*
/* DMA 3 転送終了割り込みルーチン
/*
/*-----*/
#pragma interrupt( dma_sci )
void dma_sci( void )
{
    DMA.CHCR3 &= 0xffffffc;     /* TEフラグクリア、転送終了割り込み禁止 */
    SCI0.SCR = 0x70;           /* SCI受信割り込み、受信動作を許可 */
    DMA.DAR0 = (long)(&dat.addr0); /* 転送先アドレス：RAM      */
    DMA.TCR0 = 0x04;          /* 転送回数：4回            */
}
/*-----*/
/*
/* データレシーブ割り込みルーチン
/*
/*-----*/
#pragma interrupt( sci_rxi )
void sci_rxi( void )
{
}
/*-----*/
/*
/* データエンプティ割り込みルーチン
/*
/*-----*/
#pragma interrupt( sci_txi )
void sci_txi( void )
{
}
```

仕様

- (1) 図1に示すように、SH7050のSCIを調歩同期式モードで使用し、コンソールに32バイトのデータを送信します。
- (2) 転送プロトコルは9600bps、8ビットデータ、1ストップビット及びノンパリティとします。
- (3) RAMからTDRへのデータ転送は図2に示すようにDMACの間接アドレス転送モードを使用し、CPUによるデータのライト時にユーザブレイク割り込みでDMACを起動し、以下に示すようなデータ転送を行います。
 - (a) RAM上に格納されたデータをDMAC内のテンポラリバッファに格納し、それをアドレスとしてRAM上からデータを取り出します。
 - (b) 取り出したデータをTDRにバイト単位で順次転送します。
- (4) DMACの転送条件は表1に示す通りです。




図1 SH7050によるRAM上データのSCI転送ブロック図




図2 DMACを用いたデータ転送(転送元間接アドレス)

表1 DMA転送条件

条件項目	内容
DMACチャネル	チャネル3
転送元	内蔵RAM
転送先	内蔵SCIチャネル0
転送回数	16回
転送元アドレス	増加
転送先アドレス	固定
転送要求元	内蔵SCIチャネル0
バスモード	サイクルスチール
転送単位	バイト

使用機能説明

表2、表3、表4、表5に本タスク例の機能割付を示します。表2、表3、表4、表5に示すようにSH7050に内蔵しているDMAC、SCI、UBC及びPFCの機能を割付、RAM上のデータをSCIによって転送します。

表2 DMAC機能割付

DMACレジスタ	機能
SAR3	転送元アドレスを設定する。
DAR3	転送先アドレスを設定する。
TCR3	転送回数を設定する。
CHCR3	DMACの動作モード、転送方法等を設定する。
DMAOR	DMACの実行するチャンネルの優先順位を設定する。

表3 SCI機能割付

SCI機能		機能
端子	RXD	コンソールからデータを受信する。
	TXD	コンソールへデータを送信する。
レジスタ	SMR	SCIの送信フォーマットを設定する。
	SCR	SCIの割り込みの許可/禁止を設定する。
	SSR	割り込みステータスを設定する。
	RDR	コンソールから受信したデータを設定する。
	TDR	コンソールへ送信するデータを設定する。
	BRR	転送レートを設定する。

表4 UBC機能割付

SCIレジスタ	機能
UBAR	ユーザブ레이크アドレスを設定する。
UBBR	ユーザブ레이크条件を設定する。

表5 PFC機能割付

PFCレジスタ	機能
PGIOR	端子の入出力方向を設定する。
PGCR2	端子の機能を選択する。

動作説明

図3に動作原理を示します。図3に示すように、SH7050のハードウェア処理及びソフトウェア処理によりシリアルによるデータの転送を行います。




図3 SCIによるデータ転送動作原理

ソフトウェア説明

(1) モジュール説明

モジュール名	ラベル名	機能
メインルーチン	dma_scimn	SCI及びDMACの初期設定を行なう。
転送終了	dma3	DEI3で起動し、SCI送信割り込み、DMACの転送動作を禁止する。
ユーザーフレイク	ubcbk	SCI送信割り込み、DMACの転送動作を許可する。
SCI送信終了	sci_tr	DMACによって送信終了フラグをクリアする。

(2) 引数の説明

ラベル名	機能	データ長	使用モジュール名
dat.addr0 ┆ ┆ ┆ data15	参照アドレスを格納する。	unsigned long	メインルーチン
data0 ┆ ┆ data15	参照データ	unsigned char	メインルーチン

(3) 使用内部レジスタ説明

レジスタ名	機能	設定値	使用モジュール名
DMA.SAR3	転送元RAM先頭アドレスを設定する。	&dat.addr0	メインルーチン
DMA.DAR3	TDRのアドレスを設定する。	&SCI0.TDR	メインルーチン 転送終了
DMA.TCR3	転送回数(16回)を設定する。	0x10	メインルーチン 転送終了
DMA.CHCR3	DMACの動作モード、転送方法割り込みの有無を設定する。	0x00101805	メインルーチン
DMAOR	DMACの実行するチャンネルの優先順位を設定する。	0x00	メインルーチン
PFC.PGIOR	SCIの入出力を設定する。	0x0004	メインルーチン
PFC.PGCR2	端子マルチプレクスをSCI0の使用にする。	0x0060	メインルーチン
INT.IPRC	DMAC3の割り込み優先レベルを15に設定する。	0x0f00	メインルーチン
INT.IPRH	SCI0の割り込み優先レベルを14に設定する。	0xe000	メインルーチン
SCI0.SMR	SCIを調歩同期式モードに設定する。	0x00	メインルーチン
SCI0.SCR	送信割り込み、送信動作を許可する。	0xa0	メインルーチン
SCI0.BRR	転送レートを設定する。	0x40	メインルーチン
UBC.UBAR	転送元RAM先頭アドレスを設定する。	&data0	メインルーチン
UBC.UBBR	ブレイク条件をデータアクセス、ライト時、バイトサイズに設定する。	0x0069	メインルーチン

(4) 使用RAM

本タスクでは引数以外のRAMは使用していません。

プログラムリスト

```

#include <machine.h> /* ライブラリ関数用ヘッダファイル */
#include "sh7050.h" /* 周辺レジスタ定義ヘッダファイル */
/*-----*/
/* 関数プロトタイプ宣言 */
/*-----*/
void dat_set( void );
/*-----*/
/* 変数定義 */
/*-----*/
#define data0 (*(volatile unsigned char *)0xffffe800)
#define data1 (*(volatile unsigned char *)0xffffe801)
#define data2 (*(volatile unsigned char *)0xffffe804)
#define data3 (*(volatile unsigned char *)0xffffe805)
#define data4 (*(volatile unsigned char *)0xffffe806)
#define data5 (*(volatile unsigned char *)0xffffe807)
#define data6 (*(volatile unsigned char *)0xffffe80a)
#define data7 (*(volatile unsigned char *)0xffffe80f)
#define data8 (*(volatile unsigned char *)0xffffe818)
#define data9 (*(volatile unsigned char *)0xffffe819)
#define data10 (*(volatile unsigned char *)0xffffe822)
#define data11 (*(volatile unsigned char *)0xffffe823)
#define data12 (*(volatile unsigned char *)0xffffe828)
#define data13 (*(volatile unsigned char *)0xffffe82a)
#define data14 (*(volatile unsigned char *)0xffffe830)
#define data15 (*(volatile unsigned char *)0xffffe833)

volatile struct addr
{
    long   addr0; /* 転送アドレス0 */
    long   addr1; /* 転送アドレス1 */
    long   addr2; /* 転送アドレス2 */
    long   addr3; /* 転送アドレス3 */
    long   addr4; /* 転送アドレス4 */
    long   addr5; /* 転送アドレス5 */
    long   addr6; /* 転送アドレス6 */
    long   addr7; /* 転送アドレス7 */
    long   addr8; /* 転送アドレス8 */
    long   addr9; /* 転送アドレス9 */
    long   addr10; /* 転送アドレス10 */
    long   addr11; /* 転送アドレス11 */
    long   addr12; /* 転送アドレス12 */
    long   addr13; /* 転送アドレス13 */
    long   addr14; /* 転送アドレス14 */
    long   addr15; /* 転送アドレス15 */
};
#define dat (*(struct addr *)0xFFFFE880)

```

プログラムリスト

```

/*-----*/
/*
/* メインルーチン
/*
/*
/*-----*/
void dat_set( void )
{
    signed int lp;
    dat_set(); /* データ設定 */
    PFC.PGIOR = 0x0104; /* TXD0出力, RXD0入力 */
    PFC.PGCR2 = 0x0060; /* TXD0, RXD0使用 */
    SCIO.SCR = 0x00; /* 送信・受信動作を禁止 */
    SCIO.SMR = 0x00; /* 調歩同期式、8ビットデータ、パリティなし */
    SCIO.BRR = 0x40; /* ビットレート9600bps */
    SCIO.SCR = 0x00; /* 内部クロック */
    for( lp = 1; lp < 1; lp++ ); /* 400nsウェイト */
    SCIO.SCR = 0x20; /* 送信動作を許可する。 */
    UBCL_UBAR = (long)&data0; /* ユーザブレイクアドレスをRAMに設定する */
    UBC_UBBR = 0x0069; /* データのライトサイクルでブレイク */
    DMA.SAR3 = (long>(&dat.addr0); /* 転送元アドレス：RAM */
    DMA.DAR3 = (long>(&SCIO.TDR); /* 転送先アドレス：SCITransmitレジスタ */
    DMA.CHCR3 = 0x00181804; /* インタレク、リポート、ソース増加、ハイト転送 */
    DMAOR = 0x0001; /* DMAC起動許可 */
    INT.IPRC = 0x0d00; /* DMA3割り込み優先レベルを13に設定 */
    INT.IPRH = 0xc000; /* SCIO割り込み優先レベルを12に設定 */
    set_imask(0x0); /* 割り込み許可 */
    while(1);
}
/*-----*/
/*
/* ユーザブレイク割り込みルーチン
/*
/*
/*-----*/
#pragma interrupt( ubcbk )
void ubcbk( void )
{
    SCIO.SCR |= 0x80; /* SCIO受信割り込みを許可する */
    DMA.SAR3 = (long>(&dat.addr0); /* 転送元アドレス：RAM */
    DMA.TCR3 = 0x10; /* 転送回数：32回 */
    DMA.CHCR3 |= 0x00000001; /* TEフラグクリア */
}
/*-----*/
/*
/* DMA転送終了割り込みルーチン
/*
/*
/*-----*/
#pragma interrupt( dma_sci )
void dma_sci( void )
{
    DMA.CHCR3 &= 0xffffffc; /* TEフラグクリア */
    SCIO.SCR &= 0x7f; /* SCIO受信割り込みを禁止する */
}
/*-----*/
/*
/* データエンpty割り込みルーチン
/*
/*
/*-----*/
#pragma interrupt( sci_txi )
void sci_txi( void )
{
}

```

プログラムリスト

```
/*-----*/
/*                                             */
/* データ設定ルーチン                       */
/*                                             */
/*-----*/
void dat_set( void )
{
    dat.addr0 = (long)&data0;
    dat.addr1 = (long)&data1;
    dat.addr2 = (long)&data2;
    dat.addr3 = (long)&data3;
    dat.addr4 = (long)&data4;
    dat.addr5 = (long)&data5;
    dat.addr6 = (long)&data6;
    dat.addr7 = (long)&data7;
    dat.addr8 = (long)&data8;
    dat.addr9 = (long)&data9;
    dat.addr10 = (long)&data10;
    dat.addr11 = (long)&data11;
    dat.addr12 = (long)&data12;
    dat.addr13 = (long)&data13;
    dat.addr14 = (long)&data14;
    dat.addr15 = (long)&data15;

    data0 = 'S';
    data1 = 'U';
    data2 = 'P';
    data3 = 'E';
    data4 = 'R';
    data5 = ' ';
    data6 = 'H';
    data7 = ' ';
    data8 = '7';
    data9 = '0';
    data10 = '5';
    data11 = '0';
    data12 = ' ';
    data13 = ' ';
    data14 = ' ';
    data15 = ' ';
}
```


仕様

- (1) 図1に示すように、1グループ（AN12～15の4チャンネル）に入力される電圧をSH7050のA/D変換器を使用し、測定します。
- (2) 図2に示すようにDMACを用いてA/Dデータレジスタ内の測定結果を、ADDR12～15の8バイト毎に4回（計32バイト）RAMに格納します。
4回転送後は転送元（アドレスリロード機能を使用）、転送先を最初のアドレスに戻し、再び転送を繰り返します。転送条件を表1に示します。
- (3) A/D変換器の起動はATUによるタイマ割り込みを使用し、起動周期は5msです。
- (4) 入力する電圧は0～5Vの範囲です。




図1 SH7050による電圧の測定ブロック図




図2 DMACを用いたデータ転送

表1 DMA転送条件

条件項目	内容
DMACチャネル	チャンネル2
転送元	内蔵A/D変換器
転送先	内蔵RAM
転送回数	16回（リロード回数4回）
転送元アドレス	増加
転送先アドレス	増加
転送要求元	内蔵A/D変換器
バスモード	バースト
転送単位	ワード

使用機能説明

表2、表3に本タスク例の機能割付を示します。表2、表3に示すようにSH7050に内蔵しているDMAC、A/D変換の機能を割付、A/D変換及び変換データのRAMへの転送を行ないます。

表2 DMAC機能割付

DMACレジスタ	機 能
SAR2	転送元アドレスを設定する。
DAR2	転送先アドレスを設定する。
TCR2	転送回数を設定する。
CHCR2	DMACの動作モード、転送方法等を設定する。
DMAOR	DMACの実行するチャンネルの優先順位を設定する。

表3 A/D変換機能割付

A/D変換器レジスタ	機 能
ADCSR1	A/D変換のモード（単一モード/スキャンモード）、測定端子の選択を設定する。
ADCR1	A/D変換器のクロックの選択、測定の開始及び終了を設定する。
ADDR12~15	A/D変換の結果を設定する。

動作説明

図3に動作原理を示します。図3に示すように、SH7050のハードウェア処理及びソフトウェア処理により4チャンネルのA/D変換及び変換データのRAMへの転送を行います。




図3 A/D変換動作原理

ソフトウェア説明

(1) モジュール説明

モジュール名	ラベル名	機能
メインーチン	dma_admn	A/D変換器及びDMACの初期設定を行なう。
転送終了	dma_ad	DEI2で起動し、転送先アドレス、転送回数を再設定する。

(2) 引数の説明

ラベル名	機能	データ長	使用モジュール
ad_dat0~3	AN12~15に入力した電圧のA/D変換 (スキャンモード* (4n-3) 回目) 結果を格納する。	unsigned short	無し
ad_dat4~7	AN12~15に入力した電圧のA/D変換 (スキャンモード* (4n-2) 回目) 結果を格納する。		
ad_dat8~11	AN12~15に入力した電圧のA/D変換 (スキャンモード* (4n-1) 回目) 結果を格納する。		
ad_dat12~16	AN12~15に入力した電圧のA/D変換 (スキャンモード* (4n) 回目) 結果を格納する。		

(3) 使用内部レジスタ説明

レジスタ名	機能	設定値	使用モジュール名
DMA.SAR2	ADDR12のアドレスを設定する。	&AD.ADDR12	メインーチン
DMA.DAR2	転送先RAM先頭アドレスを設定する。	&ad_dat0	メインーチン 転送終了
DMA.TCR2	転送回数(16回)を設定する。	0x10	メインーチン 転送終了
DMA.CHCR2	DMACの動作モード、転送方法等を設定する。	0x00085f2d	メインーチン
DMAOR	DMACの起動を設定する。	0x0001	
INT.IPRC	DMA2.ATU01の割り込み優先レベルを13、15に設定する。	0x0df0	
INT.IPRG	A/D1の割り込み優先レベルを14に設定する。	0x000e	
C1.TSTR	TCNT0のカウンタを開始する。	0x0001	
C1.PSCR1	TCNT0クロックを $\phi/6$ に設定する	0x06	
C0.ITVRR	TCNT0の13ビット目でインターバル割り込みを発生する。	0x08	
AD.ADCSR1	A/D変換器の変換モード*をスキャンモード*、クロックを134ステート、 A/D変換終了割り込み許可、測定端子AN12~15に 設定する。	0x5b	

(4) 使用RAM

本タスクでは引数以外のRAMは使用していません。

プログラムリスト

```

#include <machine.h> /* ライブラリ関数用ヘッダファイル */
#include "sh7050.h" /* 周辺レジスタ定義ヘッダファイル */
/*-----*/
/* 関数プロトタイプ宣言 */
/*-----*/
void dma_admn( void );
/*-----*/
/* 変数定義 */
/*-----*/
volatile struct add
{
    short dat0; /* A/D変換データ0 */
    short dat1; /* A/D変換データ1 */
    short dat2; /* A/D変換データ2 */
    short dat3; /* A/D変換データ3 */
    short dat4; /* A/D変換データ4 */
    short dat5; /* A/D変換データ5 */
    short dat6; /* A/D変換データ6 */
    short dat7; /* A/D変換データ7 */
    short dat8; /* A/D変換データ8 */
    short dat9; /* A/D変換データ9 */
    short dat10; /* A/D変換データ10 */
    short dat11; /* A/D変換データ11 */
    short dat12; /* A/D変換データ12 */
    short dat13; /* A/D変換データ13 */
    short dat14; /* A/D変換データ14 */
    short dat15; /* A/D変換データ15 */
};
#define ad (*(struct add *)0xFFFFE800)
/*-----*/
/* メインルーチン */
/*-----*/
void dma_admn( void )
{
    CO.ITVRR = 0x08; /* TCNT0 13ビット目で割り込み発生(820us)*/
    C1.PSCR1 = 0x06; /* プリスケラ1 段目 φ/6 */
    C1.TSTR = 0x0001; /* チャンネル0 カウントスタート */
    AD.ADCSR1 = 0x5b; /* スキャンモード, 測定端子AN12~15, 134ステート */
    AD.ADCR1 = 0x00; /* 外部トリガによるA/D変換禁止 */
    DMA.SAR2 = (long>(&AD.ADDR12)); /* 転送元アドレス: A/Dレジスタ */
    DMA.DAR2 = (long>(&ad.dat0)); /* 転送先アドレス: RAM */
    DMA.TCR2 = 0x10; /* 転送回数: 16回 */
    DMA.CHCR2 = 0x00085f2d; /* リソースアドレスロード, ソース/デスティネーション増加 */
    DMAOR = 0x0001; /* DMAC起動許可 */
    INT.IPRC = 0x0df0; /* DMA2, ATU01割込優先レベルを13, 15に設定 */
    INT.IPRG = 0x000e; /* A/D1割込み優先レベルを14に設定 */
    set_imask(0x0); /* 割り込み許可 */
    while(1); /* 無限ループ(割り込み待ち) */
}

```

プログラムリスト

```
/*-----*/
/*                                          */
/* DMA転送終了割り込みルーチン          */
/*                                          */
/*-----*/
#pragma interrupt( dma_ad )
void dma_ad( void )
{
    AD.ADCSR1 &= 0xdf;                /* A/D変換停止          */
    DMA.CHCR2 &= 0xfffffc;           /* TEフラグクリア      */
    DMA.DAR2 = (long)( &ad.dat0 );   /* 転送先アドレス：RAM */
    DMA.TCR2 = 0x10;                 /* 転送回数：16回      */
    DMA.CHCR2 |= 0x00000001;         /* TEフラグクリア      */
}
/*-----*/
/*                                          */
/* インターバル割り込みルーチン        */
/*                                          */
/*-----*/
#pragma interrupt( int5ms )
void int5ms( void )
{
    CO.TSRAH &= 0xf7;
    AD.ADCSR1 |= 0x20;                /* A/D変換開始          */
}
#pragma interrupt( ad1 )
void ad1( void )
{
}
```

仕様

- (1) 図1に示すように、パルスの周期を測定し、結果をRAMに設定します。
- (2) パルスの周期は5 μ s から214 sまで50 ns単位で測定可能です。




図1 パルス周期測定タイミング

使用機能説明

表1、表2に本タスク例の機能割り付けを示します。本タスク例は表1、表2に示すようにSH7050に内蔵されているATU、PFCの機能を割り付け、パルスの周期を測定します。

表1 ATU機能割り付け

ATUの内蔵機能		機能
端子	TIA0	測定するパルスを入力する。
レジスタ	PSCR1	ATUのプリスケラの設定をする。
	TIOR0A	ATUチャネル0のエッジ検出を選択する。
	TIERA	ATUチャネル0の割り込み要求を設定する
	TSTR	ATUチャネル0のカウント開始を設定する。
	ICR0A	入力パルスの立ち上がり時のカウンタ値を検出する。

表2 PFC機能割り付け

PFCレジスタ	機能
PEIOR	端子の入出力方向を設定する。
PECR1	端子の機能を選択する。

動作説明

図2に動作原理を示します。図2に示すようにSH7050のハードウェア処理及びソフトウェア処理によりパルスの周期測定を行います。




図2 パルス周期計測動作原理

ソフトウェア説明

(1) モジュール説明

モジュール名	ラベル名	機能
メインルーチン	pwmn32	ATUの初期設定を行なう。
パルスの周期測定	pwint32	ICIOAにより起動し、ICROAの値からパルスの周期を測定する。

(2) 引数の説明

ラベル名	機能	データ長	使用モジュール名
ref_32	パルスの周期に相当するタイマ値を設定する。 パルスの周期は以下の式にて求まる。 $\text{パルスの周期(ns)} = \text{タイマ値} \times \phi \text{周期(20MHz動作時50ns)} \times 1 \text{ (プリスケラの分周比)}$	unsigned long	パルスの周期測定
ref_cntl	入力パルスの立ち上がり時のカウンタ値を格納する。		

(3) 使用内部レジスタ説明

レジスタ名	機能	設定値	使用モジュール名
PFC.PEIOR	PE8を入力端子に設定する。	0x0000	メインルーチン
PFC.PECR	端子マルチプレクスをTIA0端子の使用に設定する。	0x0010	
C1.PSCR1	ATUチャネル0のプリスケラをφ/1に設定をする。	0x00	
C0.TIOR0A	ATUチャネル0のICROAを立ち上がりエッジでインพุットキャプチャするようにに設定する。	0x01	
C0.TIERA	ATUチャネル0のICFOAによる割り込み要求を許可する	0x01	
C1.TSTR	ATUチャネル0のカウント開始を設定する。	0x0001	
INT.IPRC	ATU01の割り込み優先レベルを15に設定する。	0x000f	
C0.ICROAH	入力パルスの立ち上がり時のカウンタ値を設定する。		パルスの周期測定

(4) 使用RAM

本タスクでは引数以外のRAMは使用していません。

プログラムリスト

```

#include <machine.h> /* ライブラリ関数用ヘッダファイル */
#include "sh7050.h" /* 周辺レジスタ定義ヘッダファイル */
/*-----*/
/* 関数プロトタイプ宣言 */
/*-----*/
void pwmn32( void );
/*-----*/
/* 変数定義 */
/*-----*/
#define ref_t32 (*(unsigned long *)0xFFFFE800) /* パルス幅 */
#define ref_cntl (*(unsigned long *)0xFFFFE804) /* パルス幅ワーク用 */
/*-----*/
/* メインルーチン */
/*-----*/
void pwmn32( void )
{
    PFC.PEIOR = 0x0000; /* PE8を入力端子に設定 */
    PFC.PECR = 0x0100; /* 端子マルチプレクスをTIA0端子に設定 */
    C1.PSCR1 = 0x00; /* フリスキーラ1段目 φ/1 */
    CO.TIOR0A = 0x01; /* 立ち上がりエッジでICRODへインプットキャプチャ */
    CO.TIERA = 0x01; /* ICFOAによる割り込み要求を許可 */
    C1.TSTR = 0x0001; /* チャネル0 カウントスタート */
    INT.IPRC = 0x000f; /* ATU02の割り込み優先レベルを15に設定 */
    set_imask(0x0); /* 割り込み許可 */
    while(1); /* 無限ループ (割り込み待ち) */
}
/*-----*/
/* パルスの周期計測ルーチン */
/*-----*/
#pragma interrupt( pwint32 )
void pwint32( void )
{
    CO.TSRAL &= 0xfe; /* インプットキャプチャA フラグクリア */
    ref_t32 = *(unsigned long *)&CO.ICROAH) -
        ref_cntl; /* パルスの周期算出 */
    ref_cntl =
        *(unsigned long *)&CO.ICROAH); /* キャプチャ値保存 */
}

```

仕様

- (1) 図1に示すように、パルスの周期を測定し、結果をRAMに設定します。
- (2) パルスの周期は $5\mu\text{s}$ から 13ms まで 200ns 単位で測定可能です。



図1 パルス周期測定タイミング

使用機能説明

表1、表2に本タスク例の機能割り付けを示します。本タスク例は表1、表2に示すようにSH7050に内蔵されているATU及びPFCの機能を割り付け、PWMを出力します。

表1 ATU機能割り付け

ATUの内蔵機能		機能
端子	TIOA4	PWMを出力する。
レジスタ	PSCR1	ATUのプリスケラの設定をする。
	TIOR4A	ATUチャネル4のレジスタの機能を選択する。
	TIERDL	ATUチャネル4の割り込み要求を設定する
	TSTR	ATUチャネル4のカウント開始を設定する。
	GR4A	パルスのエッジ検出時のTCNT4を設定する。
	TCR4	ATUチャネル4のカウンタのソースクロックを設定する。

表2 PFC機能割り付け

PFCレジスタ	機能
PGIOR	端子の入出力方向を設定する。
PGCR1	端子の機能を選択する。

動作説明

図2に動作原理を示します。図2に示すようにSH7050のハードウェア処理及びソフトウェア処理によりパルスの周期測定を行います。




図2 パルス周期計測動作原理

ソフトウェア説明

(1) モジュール説明

モジュール名	ラベル名	機能
メインルーチン	pwmn16	ATUの初期設定を行なう。
パルスの周期測定	pwint16	IMI4Aにより起動し、GR4Aの値からパルスの周期を測定する。

(2) 引数の説明

ラベル名	機能	データ長	使用モジュール名
shu_16	パルスの周期に相当するタイム値を設定する。 パルスの周期は以下の式にて求める。 パルスの周期(ns)=タイム値×φ周期(20MHz動作時50ns) ×4 (プリスケラの分周比)	unsigned short	パルスの 周期測定
ref_cntw	測定パルスの立ち上がりエッジ検出時のTCNT4を設定する。		

(3) 使用内部レジスタ説明

レジスタ名	機能	設定値	使用モジュール名
PFC.PGIOR	TG10を入力端子に設定する。	0x0000	メインルーチン
PFC.PGCR1	端子マッピングをTIOA4端子に設定する。	0x0010	
C1.PSCR1	ATUのプリスケラ1段目をφ/1に設定をする。	0x00	
C35.TCR4	ATUチャネル4のプリスケラをφ/4に設定をする。	0x02	
C35.TIOR4A	ATUチャネル4を立ち上がりエッジでICR0Aへインプットキャプチャするように設定する。	0x05	
C35.TIERDL	ATUチャネル4のIME4Aによる割り込み要求を許可する	0x08	
C1.TSTR	ATUチャネル4のカウント開始を設定する。	0x0010	
INT.IPRE	ATU41の割り込み優先レベルを15に設定する。	0x000f	
C35.GR4A	測定パルスの立ち上がりエッジ検出時のTCNT4を設定する。		パルスの周期測定

(4) 使用RAM

本タスクでは引数以外のRAMは使用していません。

プログラムリスト

```

#include <machine.h> /* ライブラリ関数用ヘッダファイル */
#include "sh7050.h" /* 周辺レジスタ定義ヘッダファイル */
/*-----*/
/* 関数プロトタイプ宣言 */
/*-----*/
void pwmn16( void );
/*-----*/
/* 変数定義 */
/*-----*/
#define shu_16 (*(unsigned short *)0xFFFFE800) /* パルス幅 */
#define ref_cntw (*(unsigned short *)0xFFFFE802) /* パルス幅ワーク用 */
/*-----*/
/* メインルーチン */
/*-----*/
void pwmn16( void )
{
    PFC.PG10R = 0x0000; /* PG10を入力端子に設定 */
    PFC.PGCR1 = 0x0010; /* 端子マルチプレクスをT10A4端子に設定 */
    C1.PSCR1 = 0x00; /* フリスケラ1 段目  $\phi$ /1 */
    C35.TCR4 = 0x02; /* チャンネル4 内部クック  $\phi$ /4 でカウント */
    C35.T10R4A = 0x05; /* 立ち上がりエッジでICR4Aへインプットキャプチャ */
    C35.T1ERDL = 0x08; /* IME4Aによる割り込み要求を許可 */
    C1.TSTR = 0x0010; /* チャンネル4 カウントスタート */
    INT.IPRE = 0x000f; /* ATU41の割り込み優先レベルを15に設定 */
    set_imask(0x0); /* 割り込み許可 */
    while(1); /* 無限ループ (割り込み待ち) */
}
/*-----*/
/* パルスの周期測定ルーチン */
/*-----*/
#pragma interrupt( pwint16 )
void pwint16( void )
{
    C35.TSRDL &= 0xf7; /* T4インプットキャプチャA フラグクリア */
    shu_16 = C35.GR4A - ref_cntw; /* パルスの周期算出 */
    ref_cntw = C35.GR4A; /* キャプチャ値保存 */
}

```

仕様

- (1) 図1に示すようにパルスのHigh幅を測定し、結果をRAMに設定します。
- (2) パルスのHigh幅は5 μ sから214sまで50ns単位で測定可能です。




図1 パルスのHigh幅測定タイミング

使用機能説明

表1、表2に本タスク例の機能割り付けを示します。本タスク例は表1、表2に示すようにSH7050に内蔵されているATU、PFCの機能を割り付け、パルスのHigh幅を測定します。

表1 ATU機能割り付け

ATUの内蔵機能		機能
端子	TIA0	測定するパルスを入力する。
レジスタ	PSCR1	ATUのプリスケラの設定をする。
	TIOR0A	ATUチャネル0のエッジ検出を選択する。
	TIERA	ATUチャネル0の割り込み要求を設定する
	TSTR	ATUチャネル0のカウント開始を設定する。
	ICR0A	入力パルスの立ち上がり時のカウンタ値を検出する。

表2 PFC機能割り付け

PFCレジスタ	機能
PEIOR	端子の入出力方向を設定する。
PECR1	端子の機能を選択する。

動作説明

図2に動作原理を示します。図2に示すようにSH7050のハードウェア処理及びソフトウェア処理によりパルスのHigh幅測定を行います。




図2 パルスのHigh幅計測動作原理

ソフトウェア説明

(1) モジュール説明

モジュール名	ラベル名	機能
メインルーチン	pwhmn32	ATU及びRAMの初期設定を行なう。
パルスのHigh幅測定	pwhint32	ICIOAにより起動し、ICROAの値からパルスのHigh幅を測定する。

(2) 引数の説明

ラベル名	機能	データ長	使用モジュール名
ref_t32	パルスのHigh幅に相当するタイマ値を設定する。 パルスのHigh幅は以下の式にて求める。 $\text{パルスのHigh幅(ns)} = \text{タイマ値} \times \phi \text{周期(20MHz動作時50ns)} \times 1 \text{ (プリスケラの分周比)}$	long	パルスのHigh幅測定

(3) 使用内部レジスタ説明

レジスタ名	機能	設定値	使用モジュール名
PFC.PEIOR	PE8を入力端子に設定する。	0x0000	メインルーチン
PFC.PECR	端子マルチプレクスをTIA0端子に設定する。	0x0010	
C1.PSCR1	ATUチャネル0のプリスケラを $\phi/1$ に設定をする。	0x00	
C0.TIOR0A	ATUチャネル0のICROAを立ち上がりエッジでインプットキャプチャするようにに設定する。	0x01	
C0.TIERA	ATUチャネル0のICFOAによる割り込み要求を許可する	0x01	
C1.TSTR	ATUチャネル0のカウント開始を設定する。	0x0001	
INT.IPRC	ATU02の割り込み優先レベルを15に設定する。	0x000f	
C0.ICROAH	入力パルスの立ち上がり時のカウンタ値を格納する。		パルスのHigh幅測定

(4) 使用RAM

本タスクでは引数以外のRAMは使用していません。

プログラムリスト

```

#include <machine.h> /* ライブラリ関数用ヘッダファイル */
#include "sh7050.h" /* 周辺レジスタ定義ヘッダファイル */
/*-----*/
/* 関数プロトタイプ宣言 */
/*-----*/
void pwhmn32( void );
/*-----*/
/* 変数定義 */
/*-----*/
#define ref_t32 (*(unsigned long *)0xFFFFE800) /* ハルスHigh幅 */
#define ref_cntl (*(unsigned long *)0xFFFFE804) /* ハルスHigh幅ワーク用 */
/*-----*/
/* メインルーチン */
/*-----*/
void pwhmn32( void )
{
    PFC.PE10R = 0x0000; /* PE8を入力端子に設定 */
    PFC.PEGR = 0x0100; /* 端子マルチプレクスをTIA0端子に設定 */
    C1.PSCR1 = 0x00; /* プリスケラ1段目 φ/1 */
    CO.TIOR0A = 0x01; /* 立ち上がりエッジでICRODへインプットキャプチャ */
    CO.TIERA = 0x01; /* ICFOAによる割り込み要求を許可 */
    C1.TSTR = 0x0001; /* チャネル0 カウントスタート */
    INT.IPRC = 0x000f; /* ATU02の割り込み優先レベルを15に設定 */
    set_imask(0x0); /* 割り込み許可 */
    while(1); /* 無限ループ (割り込み待ち) */
}
/*-----*/
/* パルスのHigh幅測定ルーチン */
/*-----*/
#pragma interrupt( pwhint32 )
void pwhint32( void )
{
    CO.TSRAL &= 0xfe; /* インプットキャプチャA フラグクリア */
    if(( CO.TIOR0A & 0x01 ) == 1 ) /* 立ち上がりエッジか? */
    {
        CO.TIOR0A = 0x02; /* 次回立ち下がりエッジでキャプチャ */
    }
    else
    {
        CO.TIOR0A = 0x01; /* 次回立ち上がりエッジでキャプチャ */
        ref_t32 = *(unsigned long *)&CO.ICROAH -
            ref_cntl; /* パルスのHigh幅算出 */
    }
    ref_cntl =
        *(unsigned long *)&CO.ICROAH; /* キャプチャ値保存 */
}

```

仕様

(1) 図1に示すように、パルスのHigh幅を測定し、結果をRAMに設定します。

(2) パルスのHigh幅は $5\mu\text{s}$ から 13ms まで 200ns 単位で測定可能です。




図1 パルスのHigh幅測定タイミング

使用機能説明

表1、表2に本タスク例の機能割り付けを示します。本タスク例は表1、表2に示すようにSH7050に内蔵されているATU及びPFCの機能を割り付け、パルスのHigh幅を測定します。

表1 ATU機能割り付け

ATUの内蔵機能		機能
端子	TIOA4	PWMを出力する。
レジスタ	PSCR1	ATUのプリスケラの設定をする。
	TIOR4A	ATUチャネル4のレジスタの機能を選択する。
	TIERDL	ATUチャネル4の割り込み要求を設定する
	TSTR	ATUチャネル4のカウンタ開始を設定する。
	GR4A	パルスのエッジ検出時のTCNT4を設定する。
	TCR4	ATUチャネル4のカウンタのソースクロックを設定する。

表2 PFC機能割り付け

PFCレジスタ	機能
PGIOR	端子の入出力方向を設定する。
PGCR1	端子の機能を選択する。

動作説明

図2に動作原理を示します。図2に示すようにSH7050のハードウェア処理及びソフトウェア処理によりパルスのHigh幅測定を行います。




図2 パルスのHigh幅計測動作原理

ソフトウェア説明

(1) モジュール説明

モジュール名	ラベル名	機能
メインルーチン	pwhmn16	ATU及びRAMの初期設定を行なう。
パルスのHigh幅測定	pwhint16	IMI4Aにより起動し、GRA4の値からパルスのHigh幅を測定する。

(2) 引数の説明

ラベル名	機能	データ長	使用モジュール名
shu_16	パルスのHigh幅に相当するタイマ値を設定する。 パルスのHigh幅は以下の式にて求める。 $\text{パルスのHigh幅(ns)} = \text{タイマ値} \times \phi \text{周期(20MHz動作時50ns)} \times 4 \text{ (プリスケラの分周比)}$	unsigned short	パルスのHigh幅測定
ref_cntw	測定パルスの立ち上がりエッジ検出時のTCNT4を格納する。		

(3) 使用内部レジスタ説明

レジスタ名	機能	設定値	使用モジュール名
PFC.PGIOR	TG10を入力端子に設定する。	0x0000	メインルーチン
PFC.PGCR1	端子マルチプレクスをTIOA4端子の使用に設定する。	0x0010	
C1.PSCR1	ATUのプリスケラ1段目を $\phi/1$ に設定をする。	0x00	
C35.TCR4	ATUチャネル4のプリスケラを $\phi/4$ に設定をする。	0x02	
C35.TIOR4A	ATUチャネル4を立ち上がりエッジでICR0Aへインプットキャプチャするように設定する。	0x05	
C35.TIERDL	ATUチャネル4のIME4Aによる割り込み要求を許可する	0x08	
C1.TSTR	ATUチャネル4のカウント開始を設定する。	0x0010	
INT.IPRE	ATU41の割り込み優先レベルを15に設定する。	0x000f	
C35.GR4A	測定パルスの立ち上がりエッジ検出時のTCNT4を設定する。		パルスのHigh幅測定

(4) 使用RAM

本タスクでは引数以外のRAMは使用していません。

プログラムリスト

```

#include <machine.h> /* ライブラリ関数用ヘッダファイル */
#include "sh7050.h" /* 周辺レジスタ定義ヘッダファイル */
/*-----*/
/* 関数プロトタイプ宣言 */
/*-----*/
void pwhmn16( void );
/*-----*/
/* 変数定義 */
/*-----*/
#define shu_16 (*(unsigned short *)0xFFFFE800) /* パルスHigh幅 */
#define ref_cntw (*(unsigned short *)0xFFFFE802) /* パルス幅ワーク用 */
/*-----*/
/* メインルーチン */
/*-----*/
void pwhmn16( void )
{
    PFC.PGCR1 = 0x0010; /* TIOA4端子を使用 */
    C1.PSCR1 = 0x00; /* プリスケラ1段目 φ/1 */
    C35.TCR4 = 0x02; /* チャンネル4 内部クロック φ' /4 でカウント */
    C35.TIOR4A = 0x05; /* 立ち上がりエッジでICR4Aへインプットキャプチャ */
    C35.TIERDL = 0x08; /* IME4Aによる割り込み要求を許可 */
    C1.TSTR = 0x0010; /* チャンネル4 カウントスタート */
    INT.IPRE = 0x000f; /* ATU41の割り込み優先レベルを15に設定 */
    set_imask(0x0); /* 割り込み許可 */
    while(1); /* 無限ループ (割り込み待ち) */
}
/*-----*/
/* パルスのHigh幅測定ルーチン */
/*-----*/
#pragma interrupt( pwhint16 )
void pwhint16( void )
{
    C35.TSRDL &= 0xf7; /* T4インプットキャプチャA フラグクリア */
    if(( C35.TIOR4A & 0x05 ) == 0x05 ) /* 立ち上がりエッジか? */
    {
        C35.TIOR4A = 0x06; /* 次回立ち下がりエッジでキャプチャ */
    }
    else
    {
        C35.TIOR4A = 0x05; /* 立ち上がりエッジでICR4Aへインプットキャプチャ */
        shu_16 = C35.GR4A - ref_cntw; /* パルスのHigh幅算出 */
    }
    ref_cntw = C35.GR4A; /* キャプチャ値保存 */
}

```

仕様

- (1) 図1に示すように外部信号の立ち上がりに同期してワンショットパルスを出力します。オフセットは外部クロックカウンタ値、パルス幅は内部クロックカウンタ値を設定します。外部信号の立ち上がり時にオフセット及びパルス幅を設定し、割り込み処理不要でハードウェアのみでパルスを出力します。
- (2) 外部信号の立ち上がりからのオフセットおよびパルス幅は以下に示す範囲で可変できます。

$$\text{外部クロック} \times 1 < \text{オフセット} < \text{外部クロック} \times 65536 \quad * \text{注}$$

$$50 \text{ ns} \leq \text{パルス幅} < 3.28 \text{ ms}$$




図1 ワンショットパルス出力

*注：オフセットは外部信号の周期より小さいこと

使用機能説明

表1、表2に本タスク例の機能割り付けを示します。本タスク例は表1、表2に示すようにSH7050に内蔵しているATU、PFCの機能を割り付け、ワンショットパルスを出力します。

表1 ATU機能割り付け

ATUの内蔵機能		機能
端子	TIA0	外部信号を入力する。
	TOA10	ワンショットパルスを出力する。
	TCLKA	外部クロックを入力する。
レジスタ	PSCR1	ATUのプリスケラの設定をする。
	TCR1	TCNT1のクロックソースを設定する。
	TCNR	DEC10とOFF1の接続有無を設定する。
	OSBR	外部信号の立ち上がり時のカウンタ値を検出する。
	GR1A	ワンショットパルスのオフセットの設定をする。
	DCNT10A	ワンショットパルスのパルス幅を設定する。

表2 PFC機能割り付け

PFCレジスタ	機能
PBIOR	端子の入出力方向を設定する。
PBCR	端子の機能を選択する。
PCIOR	端子の入出力方向を設定する。
PCCR2	端子の機能を選択する。
PGIOR	端子の入出力方向を設定する。
PGCR1	端子の機能を選択する。

動作説明

図2に動作原理を示します。図2に示すようにSH7050のハードウェア処理及びソフトウェア処理によりワンショットパルスを出力します。




図2 ワンショットパルス出力動作原理

ワンショットパルス出力 (チャネル1、10連動)	MCU	SH7050	使用機能	ATU
--------------------------	-----	--------	------	-----

ソフトウェア説明

(1) モジュール説明

モジュール名	ラベル名	機能
メインルーチン	oneofmn	ATUの初期設定を行なう。
ワンショットパルス出力	oneofpout	オフセットおよびパルス幅をGR1A、DCNT10Aに設定し、ワンショットパルスを出力する。

(2) 引数の説明

ラベル名	機能	データ長	使用モジュール名
offset	ワンショットパルスのオフセットに相当するタイマ値を設定する。 オフセットは以下の式にて求める。 オフセット=タイマ値×外部クロック	unsigned short	メインルーチン
plus_w	ワンショットパルスのパルス幅に相当するタイマ値を設定する。 パルス幅は以下の式にて求める。 パルス幅(ns)=タイマ値×φ周期(20MHz動作時50ns)		ワンショットパルス出力

(3) 使用内部レジスタ説明

レジスタ名	機能	設定値	使用モジュール名
C1.PSCR1	ATUのプリスケラ1段目をφ/1に設定をする。	0x00	メインルーチン
C1.TCR1	ATUチャネル1のプリスケラを外部クロックに設定をする。	0x26	
C1.TCR10	ATUチャネル10のプリスケラをφ/16に設定をする。	0x40	
C0.TIOR0A	ATUチャネル0を立ち上がりエッジでICR0Aへインプットキャプチャするように設定する。	0x01	
C1.TIOR1A	ATUチャネル4のGR1Aをアウトプットコンパレシスタに設定する。	0x00	
C0.TIERA	ATUチャネル0のICF0Aによる割り込み要求を許可する	0x01	
C1.TCNR	DEC10AとOFF1Aの接続を許可する	0x01	
C1.TSTR	ATUチャネル0、チャネル1のカウンタ開始を設定する。	0x0003	
PFC.PBCR	端子マルチプレクスをTCLKの使用にする。	0x0010	
PFC.PCIOR	PC7を出力に設定する。	0x0080	
PFC.PCCR2	端子マルチプレクスをTOA10の使用にする。	0x4000	
PFC.PECR	端子マルチプレクスをTIA0の使用にする。	0x0100	
INT.IPRC	ATU02の割り込み優先レベルを15に設定する。	0x000f	
C1.GR1A	ワンショットパルスのオフセットを設定する。		
C1.OSBR	ATUチャネル0のインプットキャプチャでTCNT1を設定する。		
C10.DCN10A	ワンショットパルスのパルス幅を設定する。		

(4) 使用RAM

本タスクでは引数以外のRAMは使用していません。

プログラムリスト

```

#include <machine.h> /* ライブラリ関数用ヘッダファイル */
#include "sh7050.h" /* 周辺レジスタ定義ヘッダファイル */
/*-----*/
/* 関数プロトタイプ宣言 */
/*-----*/
void oneofmn(void);
/*-----*/
/* 変数定義 */
/*-----*/
#define ofset (*(unsigned short *)0xFFFFE800) /* オフセット */
#define plus_w (*(unsigned short *)0xFFFFE802) /* パルス幅 */
/*-----*/
/* メインルーチン */
/*-----*/
void oneofmn( void )
{
    PFC.PBCR = 0x0010; /* ATUクロック入力端子を使用する */
    PFC.PGCR2 = 0x4000; /* 端子マルチプレクスをT0A10の使用にする。 */
    PFC.PC10R = 0x0080; /* PC7を出力に設定する。 */
    PFC.PEGR = 0x0100; /* 端子マルチプレクスをT1A0端子の使用にする。 */
    C1.PSCR1 = 0x00; /* プリスケール1段目 φ/1 */
    C1.TCR1 = 0x26; /* 外部クロックA端子入力 両エッジでカウント */
    C1.TCR10 = 0x40; /* チャネル10 内部クロック φ' /16でカウント */
    CO.T10ROA = 0x01; /* 立ち上がりエッジでICROAへインプットキャパキタ */
    C1.T10R1A = 0x00; /* GR1Aはアウトプットコンパレシス */
    CO.T10R1A = 0x01; /* ICFOAによる割り込み要求を許可する。 */
    C1.TCNR = 0x01; /* DEC10AとOFF1Aの接続を許可する。 */
    C1.TSTR = 0x0003; /* チャネル0,チャネル1 カウントスタート */
    INT.IPRC = 0x000f; /* ATU02の割り込み優先レベルを15に設定する。 */
    ofset = 0x0020; /* オフセット = H' 0020 */
    plus_w = 0x0400; /* パルス幅 = H' 0400 */
    set_imask(0x0); /* 割り込み許可 */
    while(1); /* 無限ループ (割り込み待ち) */
}
/*-----*/
/* ワンショットパルス出力ルーチン */
/*-----*/
#pragma interrupt( oneofpout )
void oneofpout( void )
{
    CO.TSRAL &= 0xfe; /* インプットキャパチャA フラグクリア */
    C1.GR1A = C1.OSBR + ofset; /* オフセット設定 */
    C10.DCNT10A = plus_w; /* パルス幅設定 */
}

```

仕様

- (1) 図1に示すように外部信号の立ち上がりに同期してワンショットパルスを6端子から同時に出力します。
オフセットは外部クロックカウンタ値、パルス幅は内部クロックカウンタ値を設定します。
- (2) 外部信号の立ち上がりからのオフセットおよびパルス幅は以下に示す範囲で可変できます。
外部クロック×1<オフセット<外部クロック×65536 *注
50ns≤パルス幅<3.28ms




図1 ワンショットパルス出力

*注：オフセットは外部信号の周期より小さいこと

使用機能説明

表1、表2に本タスク例の機能割り付けを示します。本タスク例は表1、表2に示すようにSH7050に内蔵しているATU、PFCの機能を割り付け、ワンショットパルスを出力します。

表1 ATU機能割り付け

ATUの内蔵機能		機能
端子	TIA0	外部信号を入力する。
	TOA10~F10	ワンショットパルスを出力する。
	TCLKA	外部クロックを入力する。
レジスタ	PSCR1	ATUのプリスケラの設定をする。
	TCR1	TCNT1のクロックソースを設定する。
	TCNR	DEC10とOFF1の接続有無を設定する。
	OSBR	外部信号の立ち上がり時のカウンタ値を検出する。
	GR1A	ワンショットパルスのオフセットの設定をする。
	DCNT10A~10F	ワンショットパルスのパルス幅を設定する。

表2 PFC機能割り付け

PFCレジスタ	機能
PBIOR	端子の入出力方向を設定する。
PBCR	端子の機能を選択する。
PCIOR	端子の入出力方向を設定する。
PCCR1,2	端子の機能を選択する。
PGIOR	端子の入出力方向を設定する。
PGCR1	端子の機能を選択する。

動作説明

図2に動作原理を示します。図2に示すようにSH7050のハードウェア処理及びソフトウェア処理によりワンショットパルスを出力します。




図2 6 端子同時ワンショットパルス出力動作原理

ソフトウェア説明

(1) モジュール説明

モジュール名	ラベル名	機能
メインルーチン	oneofmn	ATUの初期設定を行なう。
ワンショットオフセット設定	setoneof	オフセットをGR1Aに設定し、コンペアマッチ割り込みを発生させる。
ワンショットパルス出力	onepout	パルス幅をDCNT10Aに設定し、ワンショットパルスを出力する。

(2) 引数の説明

ラベル名	機能	データ長	使用モジュール名
offset	ワンショットパルスのオフセットに相当するタイマ値を設定する。 オフセットは以下の式にて求める。 オフセット=タイマ値×外部クロック	unsigned short	メインルーチン ワンショット オフセット設定
plus_w	ワンショットパルスのパルス幅に相当するタイマ値を設定する。 パルス幅は以下の式にて求める。 パルス幅(ns)=タイマ値×φ周期(20MHz動作時50ns)	unsigned short	メインルーチン ワンショット パルス出力

(3) 使用内部レジスタ説明

レジスタ名	機能	設定値	使用モジュール名
C1.PSCR1	ATUのプリスケラ1段目をφ/1に設定をする。	0x00	メインルーチン
C1.TCR1	ATUチャネル1のプリスケラを外部クロックに設定をする。	0x26	メインルーチン
C1.TCR10	ATUチャネル10のプリスケラをφ/16に設定をする。	0x40	メインルーチン
C0.TIOR0A	ATUチャネル0を立ち上がりエッジでICR0Aへインプットキャプチャするように設定する。	0x01	メインルーチン
C1.TIOR1A	ATUチャネル4のGR1Aをアウトプットコンパレレジスタに設定する。	0x00	メインルーチン
C0.TIERA	ATUチャネル0のICF0Aによる割り込み要求を許可する	0x01	メインルーチン
C0.TIERB	ATUチャネル1のIMF1Aによる割り込み要求を許可する	0x01	ワンショット オフセット設定
C1.TCNR	DEC10AとOFF1Aの接続を禁止する	0x00	メインルーチン
C1.TSTR	ATUチャネル0、チャネル1のカウンタ開始を設定する。	0x0003	メインルーチン
PFC.PBCR	端子マルチプレクスをTCLKの使用にする。	0x0010	メインルーチン
PFC.PCIOR	PC7を出力に設定する。	0x9f80	メインルーチン
PFC.PCCR1	端子マルチプレクスをTOB10F10の使用にする。	0xc155	メインルーチン
PFC.PCCR2	端子マルチプレクスをTOA10の使用にする。	0x4000	メインルーチン
PFC.PECR	端子マルチプレクスをTIA0の使用にする。	0x0100	メインルーチン
INT.IPRC	ATU02の割り込み優先レベルを15に設定する。	0x000f	メインルーチン
INT.IPRD	ATU11の割り込み優先レベルを14に設定する。	0x0e00	メインルーチン
C1.GR1A	ワンショットパルスのオフセットを設定する。		ワンショット オフセット設定
C1.OSBR	ATUチャネル0のインプットキャプチャでTCNT1を設定する。		ワンショット オフセット設定
C10.DCN10A~10F	ワンショットパルスのパルス幅を設定する。		ワンショット パルス出力

(4) 使用RAM

本タスクでは引数以外のRAMは使用していません。

プログラムリスト

```

#include <machine.h> /* ライブラリ関数用ヘッダファイル */
#include "sh7050.h" /* 周辺レジスタ定義ヘッダファイル */
/*-----*/
/* 関数プロトタイプ宣言 */
/*-----*/
void oneofmn( void );
/*-----*/
/* 変数定義 */
/*-----*/
#define ofset (* (unsigned short *)0xFFFFE800) /* オフセット */
#define plus_w (* (unsigned short *)0xFFFFE802) /* パルス幅 */
/*-----*/
/* メインルーチン */
/*-----*/
void oneofmn( void )
{
    PFC.PBCR = 0x0010; /* ATUクロック入力端子を使用する */
    PFC.PCCR1 |= 0xc155; /* 端子マルチプレクスをTOB10~F10の使用にする。 */
    PFC.PCCR2 |= 0x4000; /* 端子マルチプレクスをTOA10の使用にする。 */
    PFC.PCIOR = 0x9f80; /* PC7~12を出力に設定する。 */
    PFC.PECR = 0x0100; /* 端子マルチプレクスをTIA0端子の使用にする。 */
    C1.PSCR1 = 0x00; /* プリスケール1段目 φ/1 */
    C1.TCR1 = 0x26; /* 外部クロックA端子入力 両エッジでカウント */
    C1.TCR10 = 0x40; /* チャネル10 内部クロック φ/16でカウント */
    C0.TIOR0A = 0x01; /* 立ち上がりエッジでICR0Dへインプットキャプチャ */
    C1.TIOR1A = 0x00; /* GR1Aはアウトプットコンパレゾス */
    C0.TIERA = 0x01; /* ICF0Aによる割り込み要求を許可 */
    C1.TCNR = 0x00; /* DEC10AとOFF1Aの接続を禁止 */
    C1.TSTR = 0x0003; /* チャネル0,チャネル1 カウントスタート */
    INT.IPRC = 0x000f; /* ATU01の割り込み優先レベルを15に設定 */
    INT.IPRD = 0x0e00; /* ATU11の割り込み優先レベルを14に設定 */
    ofset = 0x0020; /* オフセット = H' 0200 */
    plus_w = 0x0400; /* パルス幅 = H' 0800 */
    set_imask(0x0); /* 割り込み許可 */
    while(1); /* 無限ループ (割り込み待ち) */
}
/*-----*/
/* ワンショットオフセット設定ルーチン */
/*-----*/
#pragma interrupt( oneofpout )
void oneofpout( void )
{
    C0.TSRAL &= 0xfe; /* インプットキャプチャA フラグクリア */
    C1.GR1A = C1.OSBR + ofset; /* オフセット設定 */
    C1.TIERB = 0x01; /* ICF0Bによる割り込み要求を許可 */
}
/*-----*/
/* ワンショットパルス出力ルーチン */
/*-----*/
#pragma interrupt( onepout )
void onepout( void )
{
    C1.TSRB &= 0xfe; /* IMF1Aのクリア */
    C10.DCNT10A = plus_w; /* パルス幅設定 */
    C10.DCNT10B = plus_w; /* パルス幅設定 */
    C10.DCNT10C = plus_w; /* パルス幅設定 */
    C10.DCNT10D = plus_w; /* パルス幅設定 */
    C10.DCNT10E = plus_w; /* パルス幅設定 */
    C10.DCNT10F = plus_w; /* パルス幅設定 */
    C1.DCER = 0x3f; /* DCNT10Aのダウンカウントを許可 */
    C1.TIERB = 0x00; /* ICF0Bによる割り込み要求を禁止 */
}

```

仕様

- (1) 図1に示すように、デューティ及び周期を変化できるパルスを出力します。
- (2) 20MHzで動作時、出力するパルスの周期は5μsから6.5msの間で任意に設定出来ます。




図1 PWM出力タイミング

使用機能説明

表1、表2に本タスク例の機能割り付けを示します。本タスク例は表1、表2に示すようにSH7050に内蔵されているATU及びPFCの機能を割り付け、PWMを出力します。

表1 ATU機能割り付け

ATUの内蔵機能		機能
端子	TIOA4	PWMを出力する。
レジスタ	PSCR1	ATUのプリスケラの設定をする。
	TIOR4A	ATUチャネル4のレジスタの機能を選択する。
	TIERDL	ATUチャネル4の割り込み要求を設定する
	TSTR	ATUチャネル4のカウント開始を設定する。
	GR4A	PWMの周期及びデューティを設定する。
	TCR4	ATUチャネル4のカウンタのソースクロックを設定する。

表2 PFC機能割り付け

PFCレジスタ	機能
PGIOR	端子の入出力方向を設定する。
PGCR1	端子の機能を選択する。

動作説明

図2に動作原理を示します。図2に示すようにSH7050のハードウェア処理及びソフトウェア処理によりパルスを出力します。




図2 PWM出力動作原理

ソフトウェア説明

(1) モジュール説明

モジュール名	ラベル名	機能
メインルーチン	pwmn	ATUの初期設定を行う。
PWM出力	pwmout	デューティ及び周期をGRA4に設定し、PWMを出力する。

(2) 引数の説明

ラベル名	機能	データ長	使用モジュール名
pwm_shu	パルスの周期に相当するタイム値を設定する。 パルスの周期は以下の式にて求める。 $\text{パルスの周期(ns)} = \text{タイム値} \times \phi \text{周期(20MHz動作時50ns)} \times 8 \text{ (プリスケラの分周比)}$	unsigned short	メインルーチン PWM出力
pwm_dut	デューティに相当するタイム値を以下の式にて求め 16進数に変換した値を設定する。 $\text{タイム値} = \frac{\text{希望するデューティ (\%)}}{100} \times \text{パルスの周期}$		
pwm_hi	ON/OFFデューティの判定用フラグ	unsigned char	

(3) 使用内部レジスタ説明

レジスタ名	機能	設定値	使用モジュール名
PFC.PGIOR	TIOA4を出力端子に設定する。	0x0400	メインルーチン
PFC.PGCR1	端子マルチプレクスをTIOA4端子に設定する。	0x0010	
C1.PSCR1	ATUのプリスケラ1段目を $\phi/1$ に設定をする。	0x00	
C35.TCR4	ATUチャネル4のプリスケラを $\phi/8$ に設定をする。	0x03	
C35.TIOR4A	ATUチャネル4のICR0Aをアウトプットコンパレジスタとして使用し トグル出力するように設定する。	0x03	
C35.TIERDL	ATUチャネル4のIME4Aによる割り込み要求を許可する	0x08	
C1.TSTR	ATUチャネル4のカウント開始を設定する。	0x0010	
INT.IPRE	ATU41の割り込み優先レベルを15に設定する。	0x000f	
C35.GR4A	PWMの周期及びデューティを設定する。		PWM出力

(4) 使用RAM

本タスクでは引数以外のRAMは使用していません。

PWM出力 (汎用)	MCU	SH7050	使用機能	ATU
プログラムリスト				
<pre> #include <machine.h> /* ライブラリ関数用ヘッダファイル */ #include "sh7050.h" /* 周辺レジスタ定義ヘッダファイル */ /*-----*/ /* 関数プロトタイプ宣言 */ /*-----*/ void pwmmn(void); /*-----*/ /* 変数定義 */ /*-----*/ #define pwm_shu (*(unsigned short *)0xFFFFE800) /* PWM周期 */ #define pwm_dut (*(unsigned short *)0xFFFFE802) /* PWMデューティ */ #define pwm_hi (*(unsigned char *)0xFFFFE884) /* PWM設定判定フラグ */ /*-----*/ /* メインルーチン */ /*-----*/ void pwmmn(void) { PFC.PG10R = 0x0400; /* PG10を出力端子に設定する */ PFC.PGCR1 = 0x0010; /* 端子マルチプレクスをT10A4の使用に設定する */ C1.PSCR1 = 0x00; /* プリスケラ1 段目 φ/1 */ C35.TCR4 = 0x03; /* チャネル4 内部クロック φ' /8 でカウント */ C35.T10R4A = 0x03; /* GR4Aはアウトプットコンパレシスタ, トグル出力 */ C35.T1ERDL = 0x08; /* IME4Aによる割り込み要求を許可 */ C1.TSTR = 0x0010; /* チャネル4 カウントスタート */ INT.IPRE = 0x000f; /* ATU41の割り込み優先レベルを15に設定 */ pwm_shu = 0x6400; /* 周期 = H' 6400 */ pwm_dut = 0x3200; /* デューティ = H' 3200 */ pwm_hi = 0x00; /* デューティ判定フラグクリア */ C35.GR4A = C35.TCNT4 + s pwm_shu - pwm_dut; /* OFFデューティ設定 */ set_imask(0x0); /* 割り込み許可 */ while(1); /* 無限ループ (割り込み待ち) */ } /*-----*/ /* /* PWM出力ルーチン /* /*-----*/ #pragma interrupt(pwmout) void pwmout(void) { C35.TSRDL &= 0xf7; /* IMF4Aのクリア */ if(pwm_hi == 0) /* ONデューティ設定か? */ { C35.GR4A = C35.GR4A + pwm_dut; /* ONデューティ設定 */ } else { C35.GR4A = C35.GR4A + pwm_shu-pwm_dut; /* OFFデューティ設定 */ } pwm_hi = ~pwm_hi; } </pre>				

仕様

- (1) 図1に示すように、デューティ及び周期を変化できるパルスを出力します。
- (2) 20MHzで動作時、出力するパルスの周期は0.1μsから3.2msの間で任意に設定できます。




図1 PWM出力タイミング

使用機能説明

表1、表2に本タスク例の機能割り付けを示します。本タスク例は表1、表2に示すようにSH7050に内蔵されているATU、PFCの機能を割り付け、PWMを出力します。

表1 ATU機能割り付け

ATUの内蔵機能		機能
端子	TO6	PWMを出力する。
レジスタ	PSCR1	ATUのプリスケラの設定をする。
	TSTR	ATUチャネル6のカウンタ開始を設定する。
	CYLR6	PWMの周期を設定する。
	BFR6	PWMのデューティを設定する。
	TCR6	ATUチャネル6のカウンタのソースクロックを設定する。

表2 PFC機能割り付け

PFCレジスタ	機能
PBIOR	端子の入出力方向を設定する。
PBCR1	端子の機能を選択する。

動作説明

図2に動作原理を示します。図2に示すようにSH7050のハードウェア処理及びソフトウェア処理によりパルスを出力します。




図2 PWM出力動作原理

ソフトウェア説明

(1) モジュール説明

モジュール名	ラベル名	機能
メインルーチン	pwm_bfmn	デューティ及び周期をBFR6及びCYLR6に設定し、PWMを出力する。

(2) 引数の説明

本タスク例では引数は使用していません。

(3) 使用内部レジスタ説明

レジスタ名	機能	設定値	使用モジュール名
PFC.PBIOR	PB0を出力端子に設定する。	0x0001	メインルーチン
PFC.PBCR	端子マルチプレクスをT06端子に設定する。	0x0001	
C1.PSCR1	ATUのプリスケラ1段目を $\phi/1$ に設定をする。	0x00	
C69.TCR6	ATUチャネル6のプリスケラを $\phi/1$ に設定をする。	0x00	
C1.TSTR	ATUチャネル6のカウンタ開始を設定する。	0x0040	
C69.CYLR6	PWMの周期を設定する。	0x03e8	
C69.DTR6	PWMのデューティを設定する。	0x01f4	
C69.BFR6	PWMのデューティを設定する。	0x01f4	

(4) 使用RAM

本タスクでは引数以外のRAMは使用していません。

プログラムリスト

```

#include <machine.h>          /* ライブラリ関数用ヘッダファイル      */
#include "sh7050.h"          /* 周辺レジスタ定義ヘッダファイル      */
/*-----*/
/* 関数プロトタイプ宣言      */
/*-----*/
void pwmbfmn( void );
/*-----*/
/* メインルーチン          */
/*-----*/
void pwmbfmn( void )
{
    PFC.PB1OR = 0x0001;      /* P B 0 を出力端子に設定する          */
    PFC.PBGR = 0x0001;      /* 端子マルチプレクスを T O 6 端子の使用にする */
    C1.PSCR1 = 0x00;        /* プリスケール1 段目  $\phi$  / 1          */
    C69.TCR6 = 0x00;        /* チャネル6 内部クック  $\phi$  / 1 でカウント */
    C1.TSTR = 0x0040;       /* チャネル6 カウントスタート          */
    C69.CYLR6 = 0x03E8;     /* PWM周期 = H' 0 3 E 8                */
    C69.DTR6 = 0x01F4;     /* PWMデューティ = H' 0 1 F 4          */
    C69.BFR6 = 0x01F4;     /* PWMデューティ = H' 0 1 F 4          */
    set_imask(0x0);        /* 割り込み許可                          */
    while(1);              /* 無限ループ (割り込み待ち)            */
}

```

仕様

- (1) 図1に示すようにPWMを出力し、ローパスフィルタで正弦波を生成します。
- (2) PWMの周期は $50\mu\text{s}$ に固定、デューティは周期割り込み毎にデータテーブル（データ数360個）のデータに従い変更します。生成する正弦波の周期は 18ms です。




図1 PWMによる正弦波生成

使用機能説明

表1、表2に本タスク例の機能割り付けを示します。本タスク例は表1、表2に示すようにSH7050に内蔵しているATU、PFCに機能を割り付け、PWMを出力します。

表1 ATU機能割り付け

ATUの内蔵機能		機能
端子	TO6	PWMを出力する。
レジスタ	PSCR1	ATUのプリスケラの設定をする。
	TSTR	ATUチャネル6のカウンタ開始を設定する。
	CYLR6	PWMの周期を設定する。
	BFR6	PWMのデューティを設定する。

表2 PFC機能割り付け

PFCレジスタ	機能
PBIOR	端子の入出力方向を設定する。
PBCR	端子の機能を選択する。

動作説明

図2に動作原理を示します。図2に示すようにSH7050のハードウェア処理及びソフトウェア処理によりパルスを出力します。




図2 PWM出力動作原理

ソフトウェア説明

(1) モジュール説明

モジュール名	ラベル名	機能
メインルーチン	pwm_bfmn	ATU6の初期設定及び、PWMの周期をCYLR6に設定する。
デューティ更新	chg_dut	PWMのデューティを更新する。

(2) 引数の説明

ラベル名	機能	データ長	使用モジュール名
sin_dat [360]	正弦波データを格納する。	unsigned short	メインルーチン

(3) 使用内部レジスタ説明

レジスタ名	機能	設定値	使用モジュール名
C1.PSCR1	ATUのプリスケラ1段目を $\phi/1$ に設定をする。	0x00	メインルーチン
C1.TSTR	ATUチャネル6のカウンタ開始を設定する。	0x0040	
C69.TCR6	ATUチャネル6のプリスケラを $\phi/1$ に設定する。	0x00	
C69.TIERE	ATUチャネル6のコンパマッチ割り込みを許可する。	0x40	
C69.CYLR6	PWMの周期を設定する。	0x03e8	
INT.IPRF	ATU6の割り込みレベルを14に設定する。	0x00f0	
PFC.PBIOR	PB0を出力に設定する。	0x0001	
PFC.PBCR	端子マルチプレクスをATUのPWM出力にする。	0x0001	
C69.BFR6	PWMのデューティを設定する。	sin_dat	デューティ更新

(4) 使用RAM

ラベル名	機能	データ長	使用モジュール名
lp	正弦波の角度を格納する。	unsigned short	メインルーチン

プログラムリスト

```

#include <machine.h> /* ライブラリ関数用ヘッダファイル */
#include <math.h> /* ライブラリ関数用ヘッダファイル */
#include "sh7050.h" /* 周辺レジスタ定義ヘッダファイル */
/*-----*/
/* 関数プロトタイプ宣言 */
/*-----*/
void pwmbfmn( void );
/*-----*/
/* 変数定義 */
/*-----*/
unsigned short sin_dat[720];
unsigned short lp;
/*-----*/
/* メインルーチン */
/*-----*/
void pwmbfmn( void )
{
    for( lp = 0; lp < 360; lp++ ) /* 正弦波データの算出 */
    {
        sin_dat[ lp ] =
            (unsigned short)( 500*( 1 + sin((float)(lp-90)/57.29577951)));
    }
    PFC.PB10R = 0x0001; /* P B 0 を出力端子に設定する */
    PFC.PBCR = 0x0001; /* 端子マルチプレクスを T O 6 の使用にする */
    C1.PSCR1 = 0x00; /* プリスケール1 段目  $\phi/1$  */
    C69.TIERE = 0x40; /* C M F 6 の割り込みを許可する */
    C69.TCR6 = 0x00; /* チャネル6 内部クロック  $\phi'/1$  でカウント */
    C69.CYLR6 = 0x03e8; /* PWM周期  $\rightarrow$  C Y L R 6 */
    C69.BFR6 = 0x0000; /* PWMデューティ  $\rightarrow$  B F R 6 */
    C1.TSTR = 0x0040; /* チャネル6 カウントスタート */
    INT.IPRF = 0x00f0; /* ATU6割り込み優先レベルを 1 5 に設定 */
    set_imask(0x0); /* 割り込み許可 */
    while(1); /* 無限ループ (割り込み待ち) */
}
/*-----*/
/*
/* デューティの更新
/*
/*-----*/
#pragma interrupt( chg_dut )
void chg_dut( void )
{
    C69.TSRE &= 0xbf; /* チャネル6 フラグクリア */
    C69.BFR6 = sin_dat[ lp ]; /* デューティの更新 */
    if( lp >= 360 )
    {
        lp=0;
    }
    else
    {
        lp++;
    }
}

```

仕様

- (1) 図1に示すように外部信号の立ち上がりに同期して主パルスを出します。このパルスをAPCで制御し、複数の端子からパルスを出します。パルスのA期間及びB期間は内部クロックカウント値を設定します。
- (2) A期間及びB期間は以下に示す範囲で可変できます。
 $50\text{ ns} < \text{A期間及びB期間} < 3.3\text{ ms}$
- (3) パルスの出力パターンは1端子のみの単独出力、シーケンシャル出力や図2、図3に示すような同時出力、外部信号とオーバーラップした出力ができます。




図1 点火信号出力




図2 同時出力




図3 オーラップ出力

使用機能説明

表1、表2、表3に本タスク例の機能割り付けを示します。本タスク例は表1、表2、表3に示すようにSH7050に内蔵しているAPC、ATU及びPFCの機能を割り付け、点火信号を出力します。

表1 APC機能割り付け

APC機能		機能
端子	PULS0~7	パルスを出力する。
レジスタ	POPCR	パルス出力端子 (PULS0~7) の選択をする。

表2 ATU機能割り付け


ATUの内蔵機能		機能
端子	TIA0	外部信号を入力する。
	TCLKA	外部クロックを入力する。
レジスタ	PSCR1	ATUのプリスケラの設定をする。
	TCR1	TCNT1のクロックソースを設定する。
	TCR2	TCNT2のクロックソースを設定する。
	OSBR	外部信号の立ち上がり時のカウンタ値を検出する。
	GR2A	B期間を設定する
	GR2B	A期間を設定する。

表3 PFC機能割り付け

PFCレジスタ	機能
PGIOR	端子の入出力方向を設定する。
PGCR1	端子の機能を選択する。

動作説明

図2に動作原理を示します。図2に示すようにSH7050のハードウェア処理及びソフトウェア処理によりパルスを出力します。



ハードウェア処理	ハードウェア処理	ハードウェア処理
(a) TCNT1 → OSBR (b) ICI0Aを発生	(a) POPCRで設定した端子から"H"を出力	(a) POPCRで設定した端子から"L"を出力
ソフトウェア処理	ソフトウェア処理	ソフトウェア処理
(a) OSBR + A期間 → GR2B	無し	(a) GR2B + B期間 → GR2A (b) POPCRの値をパルス出力する端子に設定します。

図2 APCを使用したパルス出力原理

ソフトウェア説明

(1) モジュール説明

モジュール名	ラベル名	機能
メインルチン	ignmn	APC、ATUの初期設定を行なう。
エッジ検出	get_egze	ICIOAで起動し、A期間をGR2Bに設定する。
B期間設定	ign	IMI2Aで起動し、B期間をGR2Aに設定する。

(2) 引数の説明

ラベル名	機能	データ長	使用モジュール名
sig.up1～8	A期間を格納する。	unsigned short	メインルチン エッジ検出
out.pls1～8	パルスを出力する端子を示すデータを格納する。	unsigned short	メインルチン B期間設定
pdwn	B期間を格納する		
adv_cnt	パルスを出力する端子番号を設定する。		

(3) 使用内部レジスタ説明

レジスタ名	機能	設定値	使用モジュール名
C0.POPCR	パルス出力端子 (PULS0～7) の選択を行います	out.pls1～8	メインルチン B期間設定
C0.TIERA	ATUチャネル0のICF0Aによる割り込み要求を許可する	0x01	メインルチン
C0.TIOR0A	入力パルスの立ち上がりエッジでTCNT0をICR0Aへキャプチャするように設定する。	0x01	メインルチン
C1.TIERC	ATUチャネル2のIME2Bによる割り込み要求を許可する	0x01	メインルチン
C1.TIOR2A	ATUチャネル4のGR1Aをアウトプットコンパレジスタに設定する。	0x00	メインルチン
C1.PSCR1	ATUのプリスケラ1段目をφ/1に設定をする。	0x00	メインルチン
C1.TCR1	ATUチャネル1のプリスケラをφ/1に設定をする。	0x00	メインルチン
C1.TCR2	ATUチャネル2のプリスケラをφ/1に設定をする。	0x00	メインルチン
C1.TSTR	ATUチャネル0、チャネル1、チャネル2のカウント開始を設定する。	0x0003	メインルチン
C1.OSBR	ATUチャネル0のインプットキャプチャでTCNT1を設定する。	TCNT1	エッジ検出
C1.GR2A	B期間を設定する。	sig.up1～8	B期間設定
C1.GR2B	A期間を設定する。	pdwn	エッジ検出 B期間設定
PFC.PECR	端子マルチプレクスをTIA0の使用にする。	0xff0	メインルチン
PFC.PFIOR	PF4～11を出力に設定する。	0x0ff0	メインルチン
PFC.PFCR1	端子マルチプレクスをAPCパルス出力端子の使用にする。	0xffae	メインルチン
PFC.PFCR2	端子マルチプレクスをAPCパルス出力端子の使用にする。	0xaa00	メインルチン
INT.IPRC	ATU02の割り込み優先レベルを15に設定する。	0x0f00	メインルチン
INT.IPRE	ATU2の割り込み優先レベルを14に設定する。	0xe000	メインルチン

(4) 使用RAM

本タスクでは引き数以外のRAMは使用していません。

プログラムリスト

```

#include <machine.h>                /* ライブラリ関数用ヘッダファイル */
#include "sh7050.h"                /* 周辺レジスタ定義ヘッダファイル */
/*-----*/
/* 関数プロトタイプ宣言 */
/*-----*/
void ignmn( void );
/*-----*/
/* 変数定義 */
/*-----*/
#define pdwn      (*(unsigned short *)0xFFFFE800) /* B 期間データ格納 */
#define adv_cnt  (*(unsigned short *)0xFFFFE802) /* 出力端子カウンタ */

volatile struct pl
{
    unsigned short pls1;          /* 出力端子データ 1 */
    unsigned short pls2;          /* 出力端子データ 2 */
    unsigned short pls3;          /* 出力端子データ 3 */
    unsigned short pls4;          /* 出力端子データ 4 */
    unsigned short pls5;          /* 出力端子データ 5 */
    unsigned short pls6;          /* 出力端子データ 6 */
    unsigned short pls7;          /* 出力端子データ 7 */
    unsigned short pls8;          /* 出力端子データ 8 */
};
#define out (*(struct pl *)0xFFFFE804)
volatile struct add
{
    unsigned short up1;           /* A 期間データ 1 */
    unsigned short up2;           /* A 期間データ 2 */
    unsigned short up3;           /* A 期間データ 3 */
    unsigned short up4;           /* A 期間データ 4 */
    unsigned short up5;           /* A 期間データ 5 */
    unsigned short up6;           /* A 期間データ 6 */
    unsigned short up7;           /* A 期間データ 7 */
    unsigned short up8;           /* A 期間データ 8 */
};
#define sig (*(struct add *)0xFFFFE814)

```

プログラムリスト

```

/*-----*/
/* メインルーチン */
/*-----*/
void ignmn( void )
{
    PFC.PECCR = 0x0100; /* 端子マルチプレクスをTIA0の使用にする */
    PFC.PF10R = 0xffff0; /* P F 4 ~ 1 1 を出力端子に設定する */
    PFC.PFCR1 = 0xffae; /* 端子マルチプレクスをAPCパルス出力の使用にする */
    PFC.PFCR2 = 0xaa00; /* 端子マルチプレクスをAPCパルス出力の使用にする */
    C1.PSCR1 = 0x00; /* プリスケール1 段目 φ/1 */
    C1.TCR2 = 0x26; /* 外部クロック A端子入力 両エッジでカウント */
    C1.TCR1 = 0x26; /* 外部クロック A端子入力 両エッジでカウント */
    C0.T10R0A = 0x01; /* 立ち上がりエッジでICRODへインพุットキャプチャ */
    C1.T10R2A = 0x12; /* GR2A, GR2Bをアウトพุットコンパレリスタとして使用 */
    C0.T1ERA = 0x01; /* IC10Aによる割り込み要求を許可 */
    C1.TSTR = 0x0007; /* チャネル0, チャネル1, チャネル2 カウントスタート */
    INT.IPRC = 0x000f; /* ATU02の割り込み優先レベルを15に設定 */
    INT.IPRE = 0xe000; /* ATU2 の割り込み優先レベルを14に設定 */
    C1.GR2A = C1.TCNT2 + 4; /* High出力開始 */
    adv_cnt = 0;

    out.pls1 = 0x0101; /* 出力端子データ1にデータを設定 */
    out.pls2 = 0x0202; /* 出力端子データ2にデータを設定 */
    out.pls3 = 0x0404; /* 出力端子データ3にデータを設定 */
    out.pls4 = 0x0808; /* 出力端子データ4にデータを設定 */
    out.pls5 = 0x1030; /* 出力端子データ5にデータを設定 */
    out.pls6 = 0x2020; /* 出力端子データ6にデータを設定 */
    out.pls7 = 0x1030; /* 出力端子データ7にデータを設定 */
    out.pls8 = 0x2020; /* 出力端子データ8にデータを設定 */
    POPCR = out.pls1; /* 出力端子設定 */
    sig.up1 = 0x0040; /* A時期データ1にデータを設定 */
    sig.up2 = 0x0010; /* A時期データ2にデータを設定 */
    sig.up3 = 0x0020; /* A時期データ3にデータを設定 */
    sig.up4 = 0x0020; /* A時期データ4にデータを設定 */
    sig.up5 = 0x0030; /* A時期データ5にデータを設定 */
    sig.up6 = 0x0030; /* A時期データ6にデータを設定 */
    sig.up7 = 0x0030; /* A時期データ7にデータを設定 */
    sig.up8 = 0x0030; /* A時期データ8にデータを設定 */
    pdwn = 0x00c0; /* B期間データを設定する */
    set_imask(0x0); /* 割り込み許可 */
    while(1); /* 無限ループ (割り込み待ち) */
}

/*-----*/
/* A期間設定ルーチン */
/*-----*/
#pragma interrupt( get_egze )
void get_egze( void )
{
    C0.TSRAL &= 0xfe; /* インพุットキャプチャA フラグクリア */
    C1.GR2B = C1.OSBR +
        *(unsigned short *)&sig.up1 + adv_cnt; /* A期間設定 */
    C1.TIERC = 0x02; /* ICFOCによる割り込み要求を許可する */
}

/*-----*/
/* B期間設定ルーチン */
/*-----*/
#pragma interrupt( ign )
void ign( void )
{
    C1.TSRC &= 0xfd; /* IMF2Bのクリア */
    C1.GR2A = C1.GR2B + pdwn; /* B期間設定 */
    adv_cnt++; /* 出力端子カウンタのインクリメント */
    if( adv_cnt >= 8 )
    {
        adv_cnt = 0; /* 出力端子カウンタのクリア */
    }
    POPCR = *(unsigned short *)&out.pls1 + adv_cnt; /* 出力端子設定 */
    C1.TIERC = 0x00; /* ICFOCによる割り込み要求を禁止 */
}

```


仕様

- (1) ウォッチドッグタイマを用いて図1のようなパルスを出力します。
 (2) 20MHz動作時、パルスの周期は20.48ms、デューティは50%です。




図1 ウォッチドッグタイマによるパルス出力

使用機能説明

表1、表2に本タスク例の機能割付を示します。表1、表2に示すようにSH7050に内蔵されているWDT、PFCの機能を割り付け、パルスの出力を行ないます。

表1 WDT機能割付

WDTレジスタ	機能
TCNT	オーバフロー周期を設定します。
TCSR	インターバルタイムモードに設定します。

表2 PFC機能割り付け

PFCレジスタ	機能
PAIOR	端子の入出力方向を設定する。
PACR	端子の機能を選択する。

動作説明

図2に動作原理を示します。図2に示すようにSH7050のハードウェア処理及びソフトウェアの処理によりパルスを出力します。




図2 パルス出力原理

ソフトウェア説明

(1) モジュール説明

モジュール名	ラベル名	機能
メインルチン	wdtmn	ウォッチドッグタイマの初期設定を行なう。
パルス出力	intwdt	ITIで起動し10ms周期でポートにHIとLOWを交互に出力する。

(2) 引数の説明

ラベル名	機能	データ長	使用モジュール名
out_dat	ポート出力データ	unsigned short	パルス出力
dmy_rd	TCSRのダミーリード用	unsigned char	

(3) 使用内部レジスタ説明

レジスタ名	機能	設定値	使用モジュール名
WDT_TCNT	オーバーフローの周期を10.24msに設定する。	0x5a38	メインルチン
WDT_TCSR	ウォッチドッグタイマをインターバルタイムモードに設定する。	0xa53d	メインルチン
PFC.PAIOR	PA5を出力に設定する。	0x0040	メインルチン
PFC.PACR	端子マルチプレクスをポートの使用にする。	0x0000	メインルチン
INT.IPRH	ITIの割り込み優先レベルを15に設定する。	0x000f	メインルチン
PFC.PADR	レベル出力を行なう。		パルス出力

(4) 使用RAM

本タスクでは引数以外のRAMは使用していません。

プログラムリスト

```

#include <machine.h> /* ライブラリ関数用ヘッダファイル */
#include "sh7050.h" /* 周辺レジスタ定義ヘッダファイル */
/*-----*/
/* 関数プロトタイプ宣言 */
/*-----*/
void wdtmn( void );
/*-----*/
/* 変数定義 */
/*-----*/
#define out_dat (*(unsigned short *)0xFFFFE800) /* ポート出力データ格納 */
#define dmy_rd (*(unsigned char *)0xFFFFE802) /* TCSRのダミーリード用 */
/*-----*/
/*
/*                メインルーチン
/*
/*-----*/
void wdtmn( void )
{
    WDT_TCSRW = 0xa53d; /* インターバル割り込み発生,  $\phi / 4096$  */
    WDT_TCNTW = 0x5a38; /* ウォッチの設定 (周期 20.48ms) */
    PFC.PAIOR = 0x0040; /* PA5 を出力端子に設定する。 */
    PFC.PACR = 0x0000; /* 端子マルチプレクスをポート使用にする。 */
    INT.IPRH = 0x000f; /* WDT割り込み優先レベルを15に設定する。 */
    out_dat = 0x0001; /* ポート出力データの設定する。 */
    set_imask(0x0); /* 割り込み許可 */
    while(1); /* 無限ループ (割り込み待ち) */
}

/*-----*/
/*
/* インターバル割り込みルーチン
/*
/*-----*/
#pragma interrupt( intwdt )
void intwdt( void )
{
    dmy_rd = WDT_TCSR; /* TCSRのダミーリード */
    WDT_TCSRW = 0xa53d; /* オーバーフローフラグクリア */
    PFC.PADR = out_dat; /* データ出力 */
    out_dat = ~out_dat; /* 出力データの反転 */
    WDT_TCNTW = 0x5a38; /* ウォッチの設定 (周期 20.48ms) */
}

```

仕様

- (1) 図1に示すようにウォッチドッグタイマがオーバーフロした時に内部リセット信号を発生し、SH7050をリセットします。
- (2) オーバフロ周期は13msです。




図1 ウォッチドッグタイマによる内部リセット

使用機能説明

表1、表2に本タスク例の機能割付を示します。表1、表2に示すようにSH7050に内蔵しているWDT、ATUの機能を割付、パルスの出力を行ないます。

表1 WDT機能割付

レジスタ名	機能
TCNT	オーバーフローにより、ITIが発生する。
TCSR	インターバルタイムアウトを設定する。

表2 ATU機能割付

レジスタ名	機能
ITVRR	インターバルタイムの周期を設定する。

動作説明

図2に動作原理を示します。図2に示すようにSH7050のハードウェア処理及びソフトウェア処理によりシステムの監視を行います。




図2 ウォッチドッグタイマ動作原理

ソフトウェア説明

(1) モジュール説明

モジュール名	ラベル名	機能
メインルチン	w d m n	ウォッチドックタイマの初期設定を行なう。
スイッチ検出	i n t 5 m s	5ms 毎にSWのON-OFF検出及び、ウォッチドックタイマのクリアを行なう。

(2) 引数の説明

本タスクでは引数は使用していません。

(3) 使用内部レジスタ説明

レジスタ名	機能	設定値	使用モジュール名
WDT_TCSR	ウォッチドックタイマモードを設定します。	0xa55d	メインルチン
WDT_RSTCSRW	ウォッチドックタイマのオーバーフローで内部リセットするように設定する。	0x5a5f	
C1.PSCR1	チャネル0のプリスケアラを $\phi/6$ にする。	0x06	
C0.ITVRR	TCNT0 13ビット目で割り込み発生(820us)するように設定する。	0x08	
C1.TSTR	TCNT0のカウント開始を設定する。	0x0001	
INT.IPRC	ATU01の割り込み優先レベルを15に設定する。	0x00f0	

(4) 使用RAM

本タスクではRAMは使用していません。

プログラムリスト

```

#include <machine.h> /* ライブラリ関数用ヘッダファイル */
#include "sh7050.h" /* 周辺レジスタ定義ヘッダファイル */
/* ----- */
/* 関数プロトタイプ宣言 */
/* ----- */
void wdmn( void );
/* ----- */
/* 変数定義 */
/* ----- */
#define cnt (*(unsigned char *)0xFFFFE800) /* WDTクリア回数格納 */
/* ----- */
/*
/*                メインルーチン
/*
/* ----- */
void wdmn( void )
{
    CO.ITVRR = 0x08; /* TCNT0 13ビット目で割り込み発生(820us)*/
    C1.PSCR1 = 0x06; /* プリスケラ1段目 φ/6 */
    C1.TSTR = 0x0001; /* チャネル0 カウントスタート */
    WDT_TCSRW = 0xa57d; /* WDTOVF信号出力,オーバーフロー周期13.1ms */
    WDT_RSTCSRW = 0x5a5f; /* 内部リセット */
    INT.IPRC = 0x00f0; /* ATU0割り込み優先レベルを15に設定 */
    set_imask(0x0); /* 割り込み許可 */
    while(1); /* 無限ループ(割り込み待ち) */
}

/* ----- */
/*
/* スイッチ検出ルーチン
/*
/* ----- */
#pragma interrupt( int5ms )
void int5ms( void )
{
    CO.TSRAH &= 0xf7;
    WDT_RSTCSRW = 0xa500; /* オーバーフローフラグクリア */
    WDT_TCNTW = 0x5a00; /* ウォッチドッグタイマクリア */
    cnt++; /* WDTクリア回数更新 */
    if( cnt > 1 )
    {
        while(1);
    }
}

```


仕様

- (1) 図1に示すように、SH7050のSCIをクロック同期式モードで使用し、SH1と4バイトのデータを同時に送受信します。
- (2) 転送プロトコルは転送レート1Mbps、データ長8ビット、パリティ無しです。




図1 SH7050によるクロック同期式シリアルインタフェースブロック図

使用機能説明

表1、表2に本タスク例の機能割付を示します。表1、表2に示すようにSH7050に内蔵しているSCI、PFCの機能を割付、SH1とインタフェースを行ないます。

表1 SCI機能割付

SCI機能		機能
端子	RXD	コンソールからデータを受信する。
	TXD	コンソールへデータを送信する。
	SCK	シリアルクロックを入出力する。
レジスタ	SMR	SCIの送信フォーマットを設定する。
	SCR	SCIの割り込みの許可/禁止を設定する。
	SSR	割り込みステータスを設定する。
	RDR	コンソールから受信したデータを設定する。
	TDR	コンソールへ送信するデータを設定する。
	BRR	転送レートを設定する。

表2 PFC機能割付

PFCレジスタ	機能
PGIOR	端子の入出力方向を設定する。
PGCR2	端子の機能を選択する。

動作説明

図2に動作原理を示します。図2に示すタイミングでクロック同期式SCIを制御し、SH1とインタフェースを行なっています。




図2 SH1とのインタフェース動作原理

ソフトウェア説明

(1) モジュール説明

モジュール名	ラベル名	機能
メインルーチン	scimn	SCIの初期設定及びデータの送受信を行なう。

(2) 引数の説明

本タスクでは引数は使用していません。

(3) 使用内部レジスタ説明

レジスタ名	機能	設定値	使用モジュール名
SCI.SMR	SCIのモード(クロック同期式)、転送フォーマット及びホーレイトジェネレータへのクロック選択(ϕ クロック入力)を設定する。	0x80	メインルーチン
SCI.SCR	送信・受信動作を許可する。	0x30	
SCI.RDR	SH1から受信したデータを設定する。	t d a t	
SCI.TDR	SH1へ送信するデータを設定する。	r d a t	
SCI.BRR	転送レートを1Mbpsに設定する。	0x04	
PFC.PGIOR	RXD0を入力、SCK0、TXDを出力に設定する。	0x0006	
PFC.PGCR2	端子マルチプレクスをRXD、SCK0、TXDの使用にする。	0x0070	

(4) 使用RAM

ラベル名	機能	データ長	使用モジュール名
l p	SCI送受信の回数を格納する。	unsined char	メインルーチン
t d a t	送信データを格納する。	unsined short	
r d a t	受信データを格納する。	unsined short	

プログラムリスト

```

#include <machine.h> /* ライブラリ関数用ヘッダファイル */
#include "sh7050.h" /* 周辺レジスタ定義ヘッダファイル */
/*-----*/
/* 関数プロトタイプ宣言 */
/*-----*/
void scimn( void );
/*-----*/
/* 変数定義 */
/*-----*/
#define tdat (*(unsigned long *)0xffffe800) /* 送信データ */
#define rdat (*(unsigned long *)0xffffe804) /* 受信データ */
/*-----*/
/* SCI送受信 */
/*-----*/
void scimn( void )
{
    signed int lp;
    PFC.PGIOR = 0x0006; /* TXD0出力, RXD0入力 */
    PFC.PGCR2 = 0x0070; /* TXD0, RXD0使用 */
    SCIO.SCR = 0x00; /* 送信・受信動作を禁止する */
    SCIO.SMR = 0x80; /* クロック同期式、8ビットデータ、パリティなし */
    SCIO.BRR = 0x04; /* ビットレート 1Mbps */
    SCIO.SCR = 0x00; /* 内部クロック */
    for( lp = 1; lp < 1; lp++ ); /* 400ns ウェイト */
    SCIO.SCR = 0x30; /* 送信・受信動作を許可する */
    tdat = 0x5511ffaa;
    for( lp = 0; lp < 4; lp++ )
    {
        while(( SCIO.SSR & 0x80 ) != 0x80 );
        SCIO.TDR = *(unsigned char *)((long)&tdat + lp ); /* データの送信 */
        SCIO.SSR &= 0x7f; /* 送信フラグをクリアする */
        while(( SCIO.SSR & 0x40 ) != 0x40 );
        *(unsigned char *)((long)&rdat + lp ) = SCIO.RDR; /* 受信データの格納 */
        SCIO.SSR &= 0xbf; /* 受信フラグをクリアする */
    }
    while(( SCIO.SSR & 0x04 ) != 0x04 );
    SCIO.SCR = 0x00; /* 送信・受信動作を禁止する */
}

```

仕様

- (1) 図1に示すように、1チャンネルに入力される電圧をSH7050のA/D変換器を使用し、測定します。
- (2) 測定結果は2バイトのRAMに格納します。
- (3) 入力する電圧は0～5Vの範囲です。




図1 SH7050による電圧の測定ブロック図

使用機能説明

表1に本タスク例の機能割付を示します。表1に示すようにSH7050に内蔵されているA/D変換器の機能を割付、A/D変換を行ないます。

表1 A/D変換機能割付

A/D変換機能		機能
端子	AN0	アナログ電圧を入力する。
レジスタ	ADCSR0	A/D変換のモード(単一モード/スキャンモード)、測定端子の選択を設定する。
	ADCR0	A/D変換器のクロックの選択、測定の開始及び終了を設定する。
	ADDR0	A/D変換の結果を設定する。

動作説明

図2に動作原理を示します。図2に示すように、SH7050のハードウェア処理及びソフトウェア処理により1チャンネルのA/D変換を行います。




図2 A/D変換動作原理

ソフトウェア説明

(1) モジュール説明

モジュール名	ラベル名	機能
メインルチン	adonemn	A/D変換器の初期設定を行なう。
A/D変換終了	adend	ADIにより起動し、結果をRAMに格納する。

(2) 引数の説明

ラベル名	機能	データ長	使用モジュール名
ad_dat	A/D変換データを格納する。	unsigned short	A/D変換終了

(3) 使用内部レジスタ説明

レジスタ名	機能	設定値	使用モジュール名
AD.ADCSR0	A/D変換モードを単一モードに設定、測定端子をAN0に設定する。	0x40	メインルチン
AD.ADCR0	A/D変換器のクロックを134ステートに設定する。	0x7f	
INT.IPRG	A/D0の割り込み優先レベルを設定する。	0x00f0	
AD.ADDR0	A/D変換の結果を設定する。		A/D変換終了

(4) 使用RAM

本タスクでは引数以外のRAMは使用していません。

プログラムリスト

```

#include <machine.h> /* ライブラリ関数用ヘッダファイル */
#include "sh7050.h" /* 周辺レジスタ定義ヘッダファイル */
/*-----*/
/* 関数プロトタイプ宣言 */
/*-----*/
void adonemn( void );
/*-----*/
/* 変数定義 */
/*-----*/
#define ad_dat (*(unsigned short *)0xFFFFE800) /* A/D変換データ格納 */

/*-----*/
/* メインルーチン */
/*-----*/
void adonemn( void )
{
    AD.ADCSRO = 0x40; /* A/D割り込み許可, 単一モード, 測定端子: AN0 */
    AD.ADCRO = 0x7f; /* 測定時間134ステート, A/D変換スタート */
    INT.IPRG = 0x00f0; /* A/D0割り込み優先レベルを15に設定 */
    set_imask(0x0); /* 割り込み許可 */
    while(1); /* 無限ループ (割り込み待ち) */
}
/*-----*/
/*
/* A/D変換終了割り込みルーチン
/*
/*-----*/
#pragma interrupt( adend)
void adend( void )
{
    AD.ADCSRO &= 0x7f; /* A/Dエンドフラグクリア */
    ad_dat = AD.ADDRO; /* A/Dデータの格納 */
}

```


仕様

- (1) 図1に示すように、1グループ（AN0～11の12チャンネル）に入力される電圧をSH7050のA/D変換器を使用し、測定します。
- (2) 測定結果は24バイトのRAMに格納します。
- (3) 入力する電圧は0～5Vの範囲です。




図1 SH7050による電圧の測定ブロック図

使用機能説明

表1に本タスク例の機能割付を示します。表1に示すようにSH7050に内蔵されているA/D変換器の機能を割付、A/D変換を行ないます。

表1 A/D変換機能割付

A/D変換機能		機能
端子	AN0～11	アナログ電圧を入力する。
レジスタ	ADCSR0	A/D変換のモード（単一モード/スキャンモード）、測定端子の選択を設定する。
	ADCR0	A/D変換器のクロックの選択、測定の開始及び終了を設定する。
	ADDR0～11	A/D変換の結果を設定する。

動作説明

図2に動作原理を示します。図2に示すように、SH7050のハードウェア処理及びソフトウェア処理により12チャンネルのA/D変換を行います。




図2 A/D変換動作原理

ソフトウェア説明

(1) モジュール説明

モジュール名	ラベル名	機 能
メインーチン	adscanmn	A/D変換器の初期設定を行なう。
A/D変換終了	adend	ADIにより起動し、結果をRAMに格納する。

(2) 引数の説明

ラベル名	機 能	データ長	使用モジュール名
ad.dat0	AN0に入力した電圧のA/D変換データを格納する。	unsigned short	A/D変換終了
ad.dat1	AN1に入力した電圧のA/D変換データを格納する。		
ad.dat2	AN2に入力した電圧のA/D変換データを格納する。		
ad.dat3	AN3に入力した電圧のA/D変換データを格納する。		
ad.dat4	AN4に入力した電圧のA/D変換データを格納する。		
ad.dat5	AN5に入力した電圧のA/D変換データを格納する。		
ad.dat6	AN6に入力した電圧のA/D変換データを格納する。		
ad.dat7	AN7に入力した電圧のA/D変換データを格納する。		
ad.dat8	AN8に入力した電圧のA/D変換データを格納する。		
ad.dat9	AN9に入力した電圧のA/D変換データを格納する。		
ad.dat10	AN10に入力した電圧のA/D変換データを格納する。		
ad.dat11	AN11に入力した電圧のA/D変換データを格納する。		

(3) 使用内部レジスタ説明

レジスタ名	機 能	設定値	使用モジュール名
AD.ADCSR0	A/D変換モードを12チャンネルスキャンモードに設定、測定端子をAN0~11に設定する。	0x73	メインーチン A/D変換終了
AD.ADCR0	A/D変換器のクロックを134ステートに設定する。	0x7f	メインーチン
INT.IPRG	A/D0の割り込み優先レベルを設定する。	0x00f0	メインーチン
AD.ADDR0	A/D変換の結果を設定する。		A/D変換終了

(4) 使用RAM

ラベル名	機 能	データ長	使用モジュール名
offset	A/D変換データの格納先頭アドレスからのオフセットを格納する。	unsigned short	A/D変換終了

プログラムリスト

```

#include <machine.h> /* ライブラリ関数用ヘッダファイル */
#include "sh7050.h" /* 周辺レジスタ定義ヘッダファイル */
/*-----*/
/* 関数プロトタイプ宣言 */
/*-----*/
void adscanmn(void);
/*-----*/
/* 変数定義 */
/*-----*/
volatile struct add
{
    short dat0; /* A/D変換データ0 */
    short dat1; /* A/D変換データ1 */
    short dat2; /* A/D変換データ2 */
    short dat3; /* A/D変換データ3 */
    short dat4; /* A/D変換データ4 */
    short dat5; /* A/D変換データ5 */
    short dat6; /* A/D変換データ6 */
    short dat7; /* A/D変換データ7 */
    short dat8; /* A/D変換データ8 */
    short dat9; /* A/D変換データ9 */
    short dat10; /* A/D変換データ10 */
    short dat11; /* A/D変換データ11 */
};
#define ad (*(struct add *)0xFFFFE800)
/*-----*/
/* メインルーチン */
/*-----*/
void adscanmn( void )
{
    AD.ADCSRO = 0x73; /* A/D割り込み許可, スキャンモード, 測定端子: AN0~11 */
    AD.ADCRO = 0x7f; /* 測定時間134テスト, A/D変換スタート */
    INT.IPRG = 0x00f0; /* A/D0割り込み優先レベルを15に設定 */
    set_imask(0x0); /* 割り込み許可 */
    while(1); /* 無限ループ (割り込み待ち) */
}
/*-----*/
/*
/* A/D変換終了割り込みルーチン
/*
/*-----*/
#pragma interrupt( adend)
void adend( void )
{
    char offset;

    AD.ADCSRO &= 0x7f; /* A/Dエンドフラグクリア */
    for( offset = 0; offset < 12; offset++ )
    {
        *(short *)&ad.dat0 + offset =
            *(short *)&AD.ADDR0+offset; /* A/Dデータの格納(ADDR0~11) */
    }
}

```

仕様

- (1) 図1に示すように、1チャンネルに入力される電圧をSH7050のA/D変換器を使用し、測定します。
- (2) 測定結果は2バイトのRAMに格納します。
- (3) 入力する電圧は0～5Vの範囲です。




図1 SH7050による電圧の測定ブロック図

使用機能説明

表1、表2に本タスク例の機能割付を示します。表1、表2に示すようにSH7050に内蔵されているA/D変換器、PFCの機能を割り付け、A/D変換を行ないます。

表1 A/D変換機能割付

A/D変換機能		機能
端子	AN0	アナログ電圧を入力する。
	ADTRG	A/Dトリガ信号を入力する。
レジスタ	ADCSR0	A/D変換のモード（単一モード/スキャンモード）の設定、測定端子、クロックの選択をする。
	ADCR0	A/D変換器の測定の開始及び終了を設定する。
	ADDR0	A/D変換の結果を設定する。

表2 PFC機能割り付け

PFCレジスタ	機能
PGIOR	端子の入出力方向を設定する。
PGCR2	端子の機能を選択する。

動作説明

図2に動作原理を示します。図2に示すように、SH7050のハードウェア処理及びソフトウェア処理により1チャンネルのA/D変換を行います。




図2 A/D変換動作原理

ソフトウェア説明

(1) モジュール説明

モジュール名	ラベル名	機能
メインチン	adtrgm	A/D変換器の初期設定を行なう。
A/D変換終了	adend	AD I 0により起動し、結果をRAMに格納する。

(2) 引数の説明

ラベル名	機能	データ長	使用モジュール名
ad_data	A/D変換データを格納する。	unsigned short	A/D変換終了

(3) 使用内部レジスタ説明

レジスタ名	機能	設定値	使用モジュール名
AD.ADCSR0	A/D変換モードを単一モードに設定、測定端子をAN0に設定する。	0x40	メインチン
AD.ADCR0	A/D変換器のクロックを134ステートに設定する。	0xdf	
INT.IPRG	A/D0の割り込み優先レベルを設定する。	0x00f0	
PFC.PGIOR	PG0を入力に設定する。	0x0000	
PFC.PGCR2	端子マルチプレクスをA/D変換トリガ入力に設定する。	0x0004	
AD.ADDR0	A/D変換の結果を設定する。		A/D変換終了

(4) 使用RAM

本タスクでは引数以外のRAMは使用していません。

プログラムリスト

```

#include <machine.h> /* ライブラリ関数用ヘッダファイル */
#include "sh7050.h" /* 周辺レジスタ定義ヘッダファイル */
/*-----*/
/* 関数プロトタイプ宣言 */
/*-----*/
void adtrgm( void );
/*-----*/
/* 変数定義 */
/*-----*/
#define ad_dat (*(unsigned short *)0xFFFFE800) /* A/D変換データ格納 */
/*-----*/
/* メインルーチン */
/*-----*/
void adtrgm( void )
{
    PFC.PGCR2 = 0x0004; /* A/Dトリガ入力端子に設定 */
    AD.ADCSRO = 0x40; /* A/D割込許可, 単一モード, 測定端子:ANO */
    AD.ADCRO = 0xdf; /* 外部トリガ, 測定時間134ステート */
    INT.IPRG = 0x00f0; /* A/D0割り込み優先レベルを15に設定 */
    set_imask(0x0); /* 割り込み許可 */
    while(1); /* 無限ループ (割り込み待ち) */
}
/*-----*/
/*
/* A/D変換終了割り込みルーチン
/*
/*-----*/
#pragma interrupt( adend)
void adend( void )
{
    AD.ADCSRO &= 0x7f; /* A/Dエンドフラグクリア */
    ad_dat = AD.ADDRO; /* A/Dデータの格納 */
}

```


仕様

- (1) 図1に示すように、8チャンネルに入力される電圧をSH7050のA/D変換器を使用し、測定します。チャンネルの切り換えはA/D変換終了信号をカウンタでカウントし、マルチプレクサによって切り換えます。
- (2) 測定結果は16バイトのRAMに格納します。
- (3) 入力する電圧は0～5Vの範囲です。




図1 SH7050による電圧の測定ブロック図

使用機能説明

表1、表2に本タスク例の機能割付を示します。表1、表2に示すようにSH7050に内蔵されているA/D変換器、PFCの機能を割付、A/D変換を行ないます。

表1 A/D変換機能割付

A/D変換機能		機能
端子	AN15	アナログ電圧を入力する。
	ADEND	A/D変換終了信号を出力する。
レジスタ	ADCSR1	A/D変換のモード（単一モード/スキャンモード）の設定、測定端子、クロックの選択をする。
	ADCR1	A/D変換器の測定の開始及び終了を設定する。
	ADDR15	A/D変換の結果を設定する。

表2 PFC機能割り付け

PFCレジスタ	機能
PCIOR	端子の入出力方向を設定する。
PCCR2	端子の機能を選択する。

動作説明

図2に動作原理を示します。図2に示すように、SH7050のハードウェア処理及びソフトウェア処理により8チャンネルのA/D変換を行います。




図2 A/D変換動作原理

ソフトウェア説明

(1) モジュール説明

モジュール名	ラベル名	機能
メインルチン	adendmn	A/D変換器の初期設定を行なう。
A/D変換終了	adend	AD11により起動し、結果をRAMに格納する。

(2) 引数の説明

ラベル名	機能	データ長	使用モジュール名
ad.dat0	AN0に入力した電圧のA/D変換データを格納する。	unsigned short	A/D変換終了
ad.dat1	AN1に入力した電圧のA/D変換データを格納する。		
ad.dat2	AN2に入力した電圧のA/D変換データを格納する。		
ad.dat3	AN3に入力した電圧のA/D変換データを格納する。		
ad.dat4	AN4に入力した電圧のA/D変換データを格納する。		
ad.dat5	AN5に入力した電圧のA/D変換データを格納する。		
ad.dat6	AN6に入力した電圧のA/D変換データを格納する。		
ad.dat7	AN7に入力した電圧のA/D変換データを格納する。		
offset	A/D変換データの格納場所を設定する。		

(3) 使用内部レジスタ説明

レジスタ名	機能	設定値	使用モジュール名
AD.ADCSR1	A/D変換モードをスキャンモード、変換器のクロックを134ステート、測定端子をAN15に設定する。	0x7b	メインルチン
AD.ADCR1	外部トリガによるA/D変換禁止に設定する。	0x00	
INT.IPRE	A/D1の割り込み優先レベルを設定する。	0x000f	
PFC.PCIOR	PC6を出力に設定する。	0x0040	
PFC.PCCR2	端子マルチプレクスをA/D変換終了信号出力に設定する。	0x3000	
AD.ADDR15	A/D変換の結果を設定する。		A/D変換終了

(4) 使用RAM

本タスクでは引数以外のRAMは使用していません。

プログラムリスト

```

#include <machine.h> /* ライブラリ関数用ヘッダファイル */
#include "sh7050.h" /* 周辺レジスタ定義ヘッダファイル */
/*-----*/
/* 関数プロトタイプ宣言 */
/*-----*/
void adendmn( void );
/*-----*/
/* 変数定義 */
/*-----*/
volatile struct add
{
    short dat0; /* A/D変換データ0 */
    short dat1; /* A/D変換データ1 */
    short dat2; /* A/D変換データ2 */
    short dat3; /* A/D変換データ3 */
    short dat4; /* A/D変換データ4 */
    short dat5; /* A/D変換データ5 */
    short dat6; /* A/D変換データ6 */
    short dat7; /* A/D変換データ7 */
};
#define ad (*(struct add *)0xFFFFE800)
#define offset (*(unsigned char *)0xFFFFE810) /* 変換データ格納オフセット */
/*-----*/
/* メインルーチン */
/*-----*/
void adendmn( void )
{
    PFC.PC10R = 0x0040; /* PC6を出力端子に設定する */
    PFC.PCCR2 = 0x3000; /* 端子マルチプレクスをADENDの使用にする */
    AD.ADCSR1 = 0x7b; /* スキャンモード, 測定端子AN15, 134ステート */
    AD.ADCR1 = 0x00; /* 外部トリガによるA/D変換禁止 */
    offset = 0; /* 変換データ格納オフセット初期化 */
    INT.IPRG = 0x000f; /* A/D1割り込み優先レベルを15に設定 */
    set_imask(0x0); /* 割り込み許可 */
    while(1); /* 無限ループ(割り込み待ち) */
}
/*-----*/
/*
/* A/D変換終了割り込みルーチン
/*
/*-----*/
#pragma interrupt( adend)
void adend( void )
{
    if( offset >= 8 )
    {
        offset = 0; /* 変換データ格納オフセット初期化 */
    }
    *( &ad.dat0 + offset ) = AD.ADDR15; /* A/Dデータの格納 */
    offset++;
    AD.ADCSR1 &= 0x7f; /* A/Dエンドフラグクリア */
}

```

仕様

(1) 図1に示すようにPOE端子にLOWレベルを入力した時、PA0端子の出力を遮断します。




図1 端子の出力遮断動作ブロック図

機能説明

表1に本タスク例の機能割付を示します。表1に示すようにSH7050に内蔵しているI/Oポートの機能を割付、端子の出力遮断を行ないます。

表1 I/Oポート機能割付

I/Oポート機能	機能
PFC.PAIOR	端子の入出力を設定する。
PFC.PBIOR	
PFC.PACR	端子の機能を選択する。
PFC.PBCR	
PFC.PADR	ポートから入出力をする。
PFC.PBDR	

動作説明

図2に動作原理を示します。図2に示すように、SH7050のハードウェア処理及びソフトウェア処理により端子の出力遮断を行います。




図2 端子の出力遮断動作原理

ソフトウェア説明

(1) モジュール説明

モジュール名	ラベル名	機能
メインーチン	portmn	I/Oポートの初期設定を行なう。

(2) 引数の説明

本タスクでは引き数は使用してません

(3) 使用内部レジスタ説明

レジスタ名	機能	設定値	使用モジュール名
PFC.PAIOR	PA6を出力端子に設定する。	0x0001	メインーチン
PFC.PACR	端子マルチプレクスをポートの使用にする。	0x0000	
PFC.PBIOR	PB11を入力端子に設定する。	0x0000	
PFC.PBCR	端子マルチプレクスをPOEの使用にする。	0xc0c0	
PFC.PADR	Highレベルを出力する。	0x0001	

(4) 使用RAM

本タスクでは引き数以外のRAMは使用してません

プログラムリスト

```
#include <machine.h>          /* ライブラリ関数用ヘッダファイル */
#include "sh7050.h"
/*-----*/
/*      関数プロトタイプ宣言      */
/*-----*/
void portmn( void );
/*-----*/
/*      メインルーチン      */
/*-----*/
void portmn( void )
{
    PFC.PAIOR = 0x0001;      /* P A 0 を出力端子に設定する */
    PFC.PACR  = 0x0000;      /* 端子マルチプレクスを P A 0 の使用にする */
    PFC.PBIOR = 0x0000;      /* P O E を入力端子に設定する */
    PFC.PBCR  = 0xc0c0;      /* 端子マルチプレクスを P O E の使用にする */
    PFC.PADR  = 0x0001;      /* H i g h レベル出力 */
    sleep();
}
```



```

/*-----*/
/*
/* インターラプトプライオリティ
/*
/*-----*/
volatile struct intr
{
    short IPRA;          /* 割り込み優先レベル設定 レジスタ A */
    short IPRB;          /* 割り込み優先レベル設定 レジスタ B */
    short IPRC;          /* 割り込み優先レベル設定 レジスタ C */
    short IPRD;          /* 割り込み優先レベル設定 レジスタ D */
    short IPRE;          /* 割り込み優先レベル設定 レジスタ E */
    short IPRF;          /* 割り込み優先レベル設定 レジスタ F */
    short IPRG;          /* 割り込み優先レベル設定 レジスタ G */
    short IPRH;          /* 割り込み優先レベル設定 レジスタ H */
    short ICR;           /* 割り込みコントロールレジスタ */
    short ISR;           /* IRQステータスレジスタ */
};
#define INT (*(volatile struct intr *)0xffff8348)

/*-----*/
/*
/* ユーザブレイクコントローラ
/*
/*-----*/
volatile struct ubc
{
    short UBARH ;        /* ユーザブレイクアドレスレジスタ H */
    short UBARL ;        /* ユーザブレイクアドレスレジスタ L */
    short UBAMRH;        /* ユーザブレイクアドレスマスクレジスタ H */
    short UBAMRL;        /* ユーザブレイクアドレスマスクレジスタ L */
    short UBBR ;        /* ユーザブレイクバスサイクルレジスタ */
};
#define UBC (*(volatile struct ubc *)0xffff8600)

/*-----*/
/* ユーザブレイクアドレスレジスタ (32ビットアクセス用)
/*
/*-----*/
#define UBCL_UBAR (*(long *)0xffff8600)

/*-----*/
/* ユーザブレイクアドレスマスクレジスタ (32ビットアクセス用)
/*
/*-----*/
#define UBCL_UBAMR (*(long *)0xffff8604)

/*
/*
/* ウェイトステートコントロール
/*
/*-----*/
volatile struct wt
{
    short BCR1;          /* バスコントロール レジスタ 1 */
    short BCR2;          /* バスコントロール レジスタ 2 */
    short WCR1;          /* ウェイトコントロール レジスタ 1 */
    short WCR2;          /* ウェイトコントロール レジスタ 2 */
    short RAMER;         /* RAMエミュレーションレジスタ */
};
#define WT (*(volatile struct wt *)0xffff8620)

```

```

/*-----*/
/*
/* ダイレクトメモリアクセスコントロール
/*
/*-----*/
volatile struct dma
{
    long SAR0;          /* DMAソースアドレスレジスタ0          */
    long DAR0;          /* DMAディスチネーションアドレスレジスタ0 */
    long TCR0;          /* DMAトランスファカウントレジスタ0      */
    long CHCR0;         /* DMAチャンネルコントロールレジスタ0   */
    long SAR1;          /* DMAソースアドレスレジスタ1          */
    long DAR1;          /* DMAディスチネーションアドレスレジスタ1 */
    long TCR1;          /* DMAトランスファカウントレジスタ1      */
    long CHCR1;         /* DMAチャンネルコントロールレジスタ1   */
    long SAR2;          /* DMAソースアドレスレジスタ2          */
    long DAR2;          /* DMAディスチネーションアドレスレジスタ2 */
    long TCR2;          /* DMAトランスファカウントレジスタ2      */
    long CHCR2;         /* DMAチャンネルコントロールレジスタ2   */
    long SAR3;          /* DMAソースアドレスレジスタ3          */
    long DAR3;          /* DMAディスチネーションアドレスレジスタ3 */
    long TCR3;          /* DMAトランスファカウントレジスタ3      */
    long CHCR3;         /* DMAチャンネルコントロールレジスタ3   */
};
#define DMA (*(volatile struct dma *)0xffff86c0)
/*-----*/
/* DMAオペレーションレジスタ
/*-----*/
#define DMAOR (*(volatile unsigned short *)0xffff86b0)
/*-----*/
/*
/* アドバンストタイマユニット
/*
/*-----*/

/*-----*/
/* チャンネル0
/*-----*/
volatile struct ch0
{
    char TGSR;          /* トリガセクションレジスタ          */
    char TIOR0A;        /* タイマI/Oコントロールレジスタ0 A  */
    char ITVRR;         /* インターバルインターラプトリクエストレジスタ */
    char TSRAH;         /* タイマステータスレジスタA H      */
    char TIERA;         /* タイマインターラプトトイネーブルレジスタA  */
    char TSRAL;         /* タイマステータスレジスタA L      */
    short dummy1;       /* 不使用          */
    short TCNT0H;        /* タイマカウンタレジスタ0 H        */
    short TCNT0L;        /* タイマカウンタレジスタ0 L        */
    short ICRAH;         /* インプットキャプチャレジスタ0 A H  */
    short ICRA0A;        /* インプットキャプチャレジスタ0 A L  */
    short ICRA0B;        /* インプットキャプチャレジスタ0 B H  */
    short ICRA0L;        /* インプットキャプチャレジスタ0 B L  */
    short ICRA0C;        /* インプットキャプチャレジスタ0 C H  */
    short ICRA0CL;       /* インプットキャプチャレジスタ0 C L  */
    short ICRA0DH;       /* インプットキャプチャレジスタ0 D H  */
    short ICRA0DL;       /* インプットキャプチャレジスタ0 D L  */
};
#define C0 (*(volatile struct ch0 *)0xffff8280)

```

```

/*-----*/
/* チャンネル0 (32ビットアクセス用) */
/*-----*/
volatile struct ch0l
{
    long  TCNT0;      /* タイマカウンタレジスタ */
    long  ICR0A;     /* インพุットキャプチャレジスタ0 A */
    long  ICR0B;     /* インพุットキャプチャレジスタ0 B */
    long  ICR0C;     /* インพุットキャプチャレジスタ0 C */
    long  ICR0D;     /* インพุットキャプチャレジスタ0 D */
};
#define C0L (*(volatile struct ch0l *)0xffff8288)

/*-----*/
/* チャンネル1, 2 */
/*-----*/
volatile struct ch1
{
    char  TCR1;      /* タイマコントロールレジスタ1 */
    char  TIOR1A;    /* タイマI/Oコントロールレジスタ1 A */
    char  TIOR1B;    /* タイマI/Oコントロールレジスタ1 B */
    char  TIOR1C;    /* タイマI/Oコントロールレジスタ1 C */
    char  TIERRB;    /* タイマインターラプトイネーブルレジスタB */
    char  TSRB;      /* タイマステータスレジスタB */
    char  TCR2;      /* タイマコントロールレジスタ2 */
    char  TIOR2A;    /* タイマI/Oコントロールレジスタ2 A */
    char  TIERC;     /* タイマインターラプトイネーブルレジスタC */
    char  TSRC;      /* タイマステータスレジスタC */
    short TCNT2;     /* タイマカウンタレジスタ2 */
    short GR2A;      /* ジェネラルレジスタ2 A */
    short GR2B;      /* ジェネラルレジスタ2 B */
    short TCNT1;     /* タイマカウンタレジスタ1 */
    short GR1A;      /* ジェネラルレジスタ1 A */
    short GR1B;      /* ジェネラルレジスタ1 B */
    short GR1C;      /* ジェネラルレジスタ1 C */
    short GR1D;      /* ジェネラルレジスタ1 D */
    short GR1E;      /* ジェネラルレジスタ1 E */
    short GR1F;      /* ジェネラルレジスタ1 F */
    short OSBR;      /* ジェネラルレジスタ1 F */
    char  TCR10;     /* タイマコントロールレジスタ10 */
    char  TCNR;      /* タイマコネクションレジスタ */
    char  TIERF;     /* タイマインターラプトイネーブルレジスタF */
    char  TSRF;      /* タイマステータスレジスタF */
    char  dummy2;    /* 不使用 */
    char  DCER;      /* ダウンカウントイネーブルレジスタ */
    short dummy3;    /* 不使用 */
    char  dummy4;    /* 不使用 */
    char  PSCR1;     /* プリスケアラ2 */
    short TSTR;      /* タイマスタートレジスタ */
};
#define C1 (*(volatile struct ch1 *)0xffff82c0)

```

```

/*-----*/
/* チャンネル 3～5 */
/*-----*/
volatile struct ch35
{
    short  TMDR;          /* タイマモードレジスタ */
    char   TIERDH;       /* タイマインタラプトイネーブルレジスタ D H */
    char   TSRDH;        /* タイマステータスレジスタ D H */
    char   TIERDL;       /* タイマインタラプトイネーブルレジスタ D L */
    char   TSRDL;        /* タイマステータスレジスタ D L */
    char   TCR3;         /* タイマコントロールレジスタ 3 */
    char   TCR4;         /* タイマコントロールレジスタ 4 */
    char   TIOR3A;       /* タイマ I/O コントロールレジスタ 3 A */
    char   TIOR3B;       /* タイマ I/O コントロールレジスタ 3 B */
    char   TIOR4A;       /* タイマ I/O コントロールレジスタ 4 A */
    char   TIOR4B;       /* タイマ I/O コントロールレジスタ 4 B */
    char   TCR5;         /* タイマコントロールレジスタ 5 */
    char   TIOR5A;       /* タイマ I/O コントロールレジスタ 5 A */
    short  TCNT3;        /* タイマカウンタ 3 */
    short  GR3A;         /* ゼネラルレジスタ 3 A */
    short  GR3B;         /* ゼネラルレジスタ 3 B */
    short  GR3C;         /* ゼネラルレジスタ 3 C */
    short  GR3D;         /* ゼネラルレジスタ 3 D */
    short  TCNT4;        /* タイマカウンタ 4 */
    short  GR4A;         /* ゼネラルレジスタ 4 A */
    short  GR4B;         /* ゼネラルレジスタ 4 B */
    short  GR4C;         /* ゼネラルレジスタ 4 C */
    short  GR4D;         /* ゼネラルレジスタ 4 D */
    short  TCNT5;        /* タイマカウンタ 5 */
    short  GR5A;         /* ゼネラルレジスタ 5 A */
    short  GR5B;         /* ゼネラルレジスタ 5 B */
};
#define C35 (*(volatile struct ch35 *)0xffff8200)
/*-----*/
/* チャンネル 6～9 */
/*-----*/
volatile struct ch69
{
    char   TIERE;        /* タイマインタラプトイネーブルレジスタ E */
    char   TSRE;         /* タイマステータスレジスタ E */
    char   TCR7;         /* タイマコントロールレジスタ 7 */
    char   TCR6;         /* タイマコントロールレジスタ 6 */
    char   TCR9;         /* タイマコントロールレジスタ 9 */
    char   TCR8;         /* タイマコントロールレジスタ 8 */
    short  TCNT6;        /* タイマカウンタレジスタ 6 */
    short  CYLR6;        /* サイクルレジスタ 6 */
    short  BFR6;         /* バッファレジスタ 6 */
    short  DTR6;         /* デューティレジスタ 6 */
    short  TCNT7;        /* タイマカウンタレジスタ 7 */
    short  CYLR7;        /* サイクルレジスタ 7 */
    short  BFR7;         /* バッファレジスタ 7 */
    short  DTR7;         /* デューティレジスタ 7 */
    short  TCNT8;        /* タイマカウンタレジスタ 8 */
    short  CYLR8;        /* サイクルレジスタ 8 */
    short  BFR8;         /* バッファレジスタ 8 */
    short  DTR8;         /* デューティレジスタ 8 */
    short  TCNT9;        /* タイマカウンタレジスタ 9 */
    short  CYLR9;        /* サイクルレジスタ 9 */
    short  BFR9;         /* バッファレジスタ 9 */
    short  DTR9;         /* デューティレジスタ 9 */
};
#define C69 (*(volatile struct ch69 *)0xffff8240)

```

```

/*-----*/
/* チャンネル10 */
/*-----*/
volatile struct ch10
{
    short DCNT10A; /* ダウンカウントレジスタ10A */
    short DCNT10B; /* ダウンカウントレジスタ10B */
    short DCNT10C; /* ダウンカウントレジスタ10C */
    short DCNT10D; /* ダウンカウントレジスタ10D */
    short DCNT10E; /* ダウンカウントレジスタ10E */
    short DCNT10F; /* ダウンカウントレジスタ10F */
    short DCNT10G; /* ダウンカウントレジスタ10G */
    short DCNT10H; /* ダウンカウントレジスタ10H */
};
#define C10 (*(volatile struct ch10 *)0xffff82f0)

/*-----*/
/*
/* アドバンストパルスコントローラ
/*
/*-----*/
#define POPCR (*(volatile short *)0xffff83c0)

/*-----*/
/*
/* ウォッチドッグタイマ
/*
/*-----*/
/* タイマコントロールレジスタ
#define WDT_TCSRR (*(volatile char *)0xffff8610)
/* タイマコントロールレジスタ
#define WDT_TCSRW (*(volatile short *)0xffff8610)
/* タイマカウンタ (ライト)
#define WDT_TCNTW (*(volatile short *)0xffff8610)
/* タイマカウンタ (リード)
#define WDT_TCNTR (*(volatile char *)0xffff8611)
/* リセットコントロール/ステータスレジスタ (ライト)
#define WDT_RSTCSRW (*(volatile short *)0xffff8612)
/* リセットコントロール/ステータスレジスタ (リード)
#define WDT_RSTCSRR (*(volatile char *)0xffff8613)
/* スタンバイコントロールレジスタ
#define WDT_SBYCR (*(volatile short *)0xffff8614)

/*-----*/
/*
/* コンペアマッチタイマ
/*
/*-----*/
volatile struct cm
{
    short CMSTR; /* コンペアマッチタイマスタートレジスタ */
    short CMCSR0; /* コンペアマッチタイマコントロール/ステータスレジスタ0 */
    short CMCNT0; /* コンペアマッチカウンタ0 */
    short CMCOR0; /* コンペアマッチコンスタントレジスタ0 */
    short CMCSR1; /* コンペアマッチタイマコントロール/ステータスレジスタ1 */
    short CMCNT1; /* コンペアマッチカウンタ1 */
    short CMCOR1; /* コンペアマッチコンスタントレジスタ1 */
};
#define CM (volatile struct cm *)0xffff83d0)

```

```

/*-----*/
/*                                          */
/* S C I                                          */
/*                                          */
/*-----*/
volatile struct sci
{
    char    SMR;          /* シリアルモードレジスタ          */
    char    BRR;          /* ビットレートレジスタ          */
    char    SCR;          /* シリアルコントロールレジスタ    */
    char    TDR;          /* トランスミットデータレジスタ    */
    char    SSR;          /* シリアルステータスレジスタ      */
    char    RDR;          /* レシーブデータレジスタ          */
};
/*-----*/
/* チャンネル0                                          */
/*-----*/
#define SCI0 (*(volatile struct sci *)0xffff81a0)
/*-----*/
/* チャンネル1                                          */
/*-----*/
#define SCI1 (*(volatile struct sci *)0xffff81b0)
/*-----*/
/* チャンネル2                                          */
/*-----*/
#define SCI2 (*(volatile struct sci *)0xffff81c0)

/*-----*/
/*                                          */
/* A/D変換                                          */
/*                                          */
/*-----*/
volatile struct adc
{
    short   ADDR0;        /* A/Dデータレジスタ0          */
    short   ADDR1;        /* A/Dデータレジスタ1          */
    short   ADDR2;        /* A/Dデータレジスタ2          */
    short   ADDR3;        /* A/Dデータレジスタ3          */
    short   ADDR4;        /* A/Dデータレジスタ4          */
    short   ADDR5;        /* A/Dデータレジスタ5          */
    short   ADDR6;        /* A/Dデータレジスタ6          */
    short   ADDR7;        /* A/Dデータレジスタ7          */
    short   ADDR8;        /* A/Dデータレジスタ8          */
    short   ADDR9;        /* A/Dデータレジスタ9          */
    short   ADDR10;       /* A/Dデータレジスタ10         */
    short   ADDR11;       /* A/Dデータレジスタ11        */
    char    ADCSR0;       /* A/Dコントロール/ステータスレジスタ0 */
    char    ADCR0;        /* A/Dコントロールレジスタ0    */
    short   dummy5;       /* 不使用                        */
    short   dummy6;       /* 不使用                        */
    short   dummy7;       /* 不使用                        */
    short   ADDR12;       /* A/Dデータレジスタ12        */
    short   ADDR13;       /* A/Dデータレジスタ13        */
    short   ADDR14;       /* A/Dデータレジスタ14        */
    short   ADDR15;       /* A/Dデータレジスタ15        */
    char    ADCSR1;       /* A/Dコントロール/ステータスレジスタ1 */
    char    ADCR1;        /* A/Dコントロールレジスタ1    */
};
#define AD (*(volatile struct adc *)0xffff85d0)

```

```

/*-----*/
/* A/Dトリガレジスタ */
/*-----*/
#define ADTRGR (*(volatile char *)0xffff83b8)

/*-----*/
/*
/* ピンファンクションコントローラ・I/Oポート
/*
/*-----*/
volatile struct pt
{
    short  PADR;          /* ポートAデータ レジスタ1 */
    short  PAIOR;        /* ポートA I/Oレジスタ */
    short  PACR;          /* ポートAコントロール レジスタ1 */
    short  PBDR;          /* ポートBデータ レジスタ1 */
    short  PBIOR;        /* ポートB I/Oレジスタ */
    short  PBCR;          /* ポートBコントロール レジスタ1 */
    short  dummy8;        /* 不使用 */
    short  dummy9;        /* 不使用 */
    short  PCDR;          /* ポートCデータ レジスタ1 */
    short  PCIOR;        /* ポートC I/Oレジスタ */
    short  PCCR1;         /* ポートCコントロール レジスタ1 */
    short  PCCR2;         /* ポートCコントロール レジスタ2 */
    short  PDDR;          /* ポートDデータ レジスタ1 */
    short  PDIOR;        /* ポートD I/Oレジスタ */
    short  PDCR;          /* ポートDコントロール レジスタ1 */
    short  dummy10;       /* 不使用 */
    short  PEDR;          /* ポートEデータ レジスタ1 */
    short  PEIOR;        /* ポートE I/Oレジスタ */
    short  PECR;          /* ポートEコントロール レジスタ1 */
    short  PFDR;          /* ポートFデータ レジスタ1 */
    short  PFIOR;        /* ポートF I/Oレジスタ */
    short  PFCR1;         /* ポートFコントロール レジスタ1 */
    short  PFCR2;         /* ポートFコントロール レジスタ2 */
    short  PGDR;          /* ポートGデータ レジスタ1 */
    short  PGIOR;        /* ポートG I/Oレジスタ */
    short  PGC1;          /* ポートGコントロール レジスタ1 */
    short  PGC2;          /* ポートGコントロール レジスタ2 */
    short  PHDR;          /* ポートHデータ レジスタ1 */
};
#define PFC (*(volatile struct pt *)0xffff8380)

/*-----*/
/*
/* フラッシュメモリ
/*
/*-----*/
volatile struct fm
{
    char  FLMCR;          /* フラッシュメモリコントロールレジスタ */
    char  dummy11;        /* 不使用 */
    char  EBR1;           /* 書き込み/消去ブロック指定レジスタ1 */
    char  EBR2;           /* 書き込み/消去ブロック指定レジスタ2 */
};
#define FM (*(volatile struct fm *)0xffff8580)

```

```
/*-----*/
/* RAMエミュレーションレジスタ */
/*-----*/
#define RAMER (*(volatile char *)0xffff8628)

/*-----*/
/*
/* システムコントロールレジスタ */
/*
/*-----*/
#define SYSCR (*(volatile char *)0xffff83c8)
```


A. 付録

目次

A.1 SRAMインタフェース例	119
A.2 EPROMインタフェース例	128

仕様

(1) 図1に示すように、SH7050のモード2(内蔵ROM有効拡張モード)により、256kビット(32k×8ビット) SRAM(HM62832H-35) 2個とのインタフェースを行います。




図1 SH7050およびHM62832H-35 接続ブロック図

仕様

- (2) HM62832H-35は図2に示すように割り付けます。SH7050のバスステートコントローラを設定し、CS0空間を2ステート、ワードアクセス空間にします。




図2 メモリマップ

- (3) バスステートコントローラの各レジスタを表1のように設定します。

CS0空間の条件		レジスタ名	設定値
バスサイズ	ワードサイズ	BCR1	H'000F
アイドルサイクル	無し	BCR2	H'0000
ウェイト	無し	WCR1	H'FFF0


表1 各レジスタの設定値

動作説明

(1) SH7050基本バスサイクル

図3にSH7050の基本バスサイクルを示します。図3に示すように2状態で外部デバイス(HM62832H-35)とインタフェースを行います。

SH7050は、データリード時、T2の立ち上がりでD15~D0のデータをサンプリングします。データライト時は、T1の立下がりから t_{WDD} (ライトデータ遅延時間)分遅れてからデータを出力します。タイミングチャートの各数値については、AC特性の表バスタイミングを参照してください。



[注] t_{RDH} : A21~A0, CSn, RDの最も早いネゲートタイミングから規定

図3 SH7050基本バスサイクル (2状態)

動作説明

(2) データのリード/ライト

図4にデータのリード/ライトタイミングチャートを示します。SH7050とHM62832H-35を直接接続する場合、SH7050の t_{ACC} (リードデータアクセス時間)、 t_{OE} (リードストローブアクセス時間)、 t_{RDH} (リードデータホールド時間)、およびHM62832H-35の t_{DW} (入力データセット時間)、 t_{DH} (入力データホールド時間)、 t_{WP} (ライトパルス幅)が満足されているかを確認します。

図4から各タイミングは以下ようになります。

(a) SH7050の t_{ACC} および t_{OE}

$$\begin{aligned} t_{ACC} &= t_{ACS}(\max) \\ &= 35\text{ns} \leq 65\text{ns} \text{ (SH7050 } t_{ACC}) \end{aligned}$$

$$\begin{aligned} t_{OE} &= t_{OE}(\max) \\ &= 15\text{ns} \leq 40\text{ns} \text{ (SH7050 } t_{OE}) \end{aligned}$$

(b) SH7050の t_{RDH}

$$\begin{aligned} t_{RDH} &= t_{OH}(\max) \\ &= 5\text{ns} \geq 0\text{ns} \text{ (SH7050 } t_{RDH}) \end{aligned}$$

(c) HM62832H-35の t_{DW} および t_{DH}


$$\begin{aligned} t_{DW} &= t_{CL}(\min) + t_{CR}(\max) + t_{CH}(\min) + t_{CF}(\max) + t_{WSD2}(\max) - t_{WDD}(\max) \\ &= 20\text{ns} + 5\text{ns} + 20\text{ns} + 5\text{ns} + 25\text{ns} - 40\text{ns} \\ &= 35\text{ns} \geq 15\text{ns} \text{ (HM62832H-35 } t_{DW}) \end{aligned}$$

$$\begin{aligned} t_{DH} &= t_{CL}(\min) + t_{CR}(\max) + t_{WDH}(\min) - t_{WSD2}(\max) \\ &= 20\text{ns} + 5\text{ns} + 0\text{ns} - 25\text{ns} \\ &= 0\text{ns} \geq 0\text{ns} \text{ (HM62832H-35 } t_{DH}) \end{aligned}$$

(d) HM62832H-35の t_{WP}

$$\begin{aligned} t_{WP} &= t_{CL}(\min) + t_{CR}(\max) + t_{CH}(\min) + t_{CF}(\max) + t_{WSD2}(\max) - t_{WSD1}(\max) \\ &= 20\text{ns} + 5\text{ns} + 20\text{ns} + 5\text{ns} + 25\text{ns} - 25\text{ns} \\ &= 50\text{ns} \geq 20\text{ns} \text{ (HM62832H-35 } t_{WP}) \end{aligned}$$

動作説明



■ : HM62832H-35のAC特性

図4 リード/ライトタイミングチャート

AC特性

(1) SH7050 AC特性

(条件：Vcc=5.0V±10%、AVcc=5.0V±10%、AVcc=Vcc±10%、AVref=4.5V~AVcc、Vss=AVss=0V、Ta=-40~+85℃)

項目	記号	min	max	単位
アドレス遅延時間	tAD	T.B.D	25	ns
CS遅延時間1	tCSD1	—	30	ns
CS遅延時間2	tCSD2	—	30	ns
リードストロープ遅延時間1	tRSD1	—	25	ns
リードストロープ遅延時間2	tRSD2	—	25	ns
リードデータセットアップ時間	tRDS	15	—	ns
リードデータホールド時間	tRDH	0	—	ns
ライトストロープ遅延時間1	tWSD1	T.B.D	25	ns
ライトストロープ遅延時間2	tWSD2	T.B.D	25	ns
ライトデータ遅延時間	tWDD	—	40	ns
ライトデータホールド時間	tWDH	0	—	ns
WAITセットアップ時間	tWTS	15	—	ns
WAITホールド時間	tWTH	10	—	ns
リードデータアクセス時間	tACC	$t_{cyc} \times (n+2)$ -35	—	ns
リードストロープからのアクセス時間	tOE	$t_{cyc} \times (n+1.5)$ -35	—	ns
DACK遅延時間1	tDACKD1	—	30	ns

表2 バスタイミング

項目	記号	min	max	単位
動作周波数	fOP	T.B.D	20	MHz
クロックサイクル時間	t _{cyc}	50	T.B.D	ns
クロックローレベルパルス幅	tCL	20	—	ns
クロックハイレベルパルス幅	tCH	20	—	ns
クロック立ち上がり時間	tCR	—	5	ns
クロック立ち下がり時間	tCF	—	5	ns

表3 クロックタイミング

AC特性

(2) HM62832H-35 AC特性

(a) リードサイクル

項目	記号	HM62832H-35		単位
		min	max	
リードサイクル時間	t_{RC}	35	—	ns
アドレスアクセス時間	t_A	—	35	ns
チップセレクトアクセス時間	t_{ACS}	—	35	ns
CS出力セット時間	t_{CLZ}	5	—	ns
出力イネーブルアクセス時間	t_{OE}	—	15	ns
出力イネーブル・出力セット時間	t_{OLZ}	0	—	ns
チップディセレクト・出力フローティング時間	t_{CHZ}	0	15	ns
出力ディスエィブル・出力フローティング時間	t_{OHZ}	0	15	ns
出力保持時間	t_{OH}	5	—	ns

表3 リードサイクル AC特性




図5 リードサイクル波形

AC特性

(b) ライトサイクル

項目	記号	HM62832H-35		単位
		min	max	
ライトサイクル時間	t _{wc}	35	—	ns
チップセレクト時間	t _{cw}	20	—	ns
アドレス有効時間	t _{aw}	30	—	ns
アドレスセットアップ時間	t _{as}	0	—	ns
ライトパルス幅	t _{wp}	20	—	ns
アドレス保持時間	t _{wr}	0	—	ns
出力ディスエイブル・出力フローティング時間	t _{ohz}	0	15	ns
WE・出力フローティング時間	t _{whz}	0	15	ns
入力データセット時間	t _{dW}	15	—	ns
入力データ保持時間	t _{dH}	0	—	ns
WE出力カセット時間	t _{ow}	5	—	ns

表4 ライトサイクル AC特性





図6 ライトサイクル波形

回路図



HM62832H-35 インタフェース回路図

仕様

- (1) 図1に示すように、SH7050のモード1(内蔵ROM無効拡張モード)により、1Mビット(64k×16ビット) EPROM(HN27C1024HG-85)とのインタフェースを行います。




図1 SH7050およびHN27C1024HG-85 接続ブロック図

- (2) HN27C1024HG-85は図2に示すように割り付けます。SH7050のバスステートコントローラを設定し、CS0空間を3ステート、ワードアクセス空間にします。




図2 メモリマップ

- (3) バスステートコントローラの各レジスタを表1のように設定します。

CS0空間の条件		レジスタ名	設定値
バスサイズ	ワードサイズ	BCR1	H'000F
アイドルサイクル	無し	BCR2	H'0000
ウェイト	1ウェイト	WCR1	H'FFF1

表1 各レジスタの設定値


動作説明

(1) SH7050基本バスサイクル(1ソフトウェアウェイト)

図3にSH7050の1ソフトウェアウェイトの基本バスサイクルを示します。図3に示すように3ステートで外部デバイス(HN27C1024HG-85)とインタフェースを行います。

SH7050は、データリード時、T2の立ち上がりでD15~D0のデータをサンプリングします。

タイミングチャートの各数値については、AC特性の表バスタイミングを参照してください。



[注] tRDH: A21~A0, CSn, RDの最も早いネゲートタイミングから規定

図3 SH7050基本バスサイクル (1ソフトウェアウェイト)

動作説明

(2) データのリード

図4にデータのリードタイミングチャートを示します。SH7050とHN27C1024HG-85を直接接続する場合、SH7050の t_{ACC} (リードデータアクセス時間)、 t_{OE} (リードストロブアクセス時間)、および t_{RDH} (リードデータホールド時間)が満足されているかを確認します。

図4から各タイミングは以下のようになります。

(a) SH7050の t_{ACC} および t_{OE}

$$t_{ACC} = t_{CE} (\text{max})$$

$$= 85\text{ns} \leq 115\text{ns} (\text{SH7050 } t_{ACC})$$


$$t_{OE} = t_{OE} (\text{max})$$

$$= 45\text{ns} \leq 90\text{ns} (\text{SH7050 } t_{OE})$$

(b) SH7050の t_{RDH}

$$t_{RDH} = t_{OH} (\text{max})$$

$$= 0\text{ns} \geq 0\text{ns} (\text{SH7050 } t_{RDH})$$



■ : HN27C1024HG-85のAC特性

図4 リードタイミングチャート

AC特性

(1) SH7050 AC特性

(条件：Vcc=5.0V±10%、AVcc=5.0V±10%、AVcc=Vcc±10%、AVref=4.5V~AVcc、Vss=AVss=0V、Ta=-40~+85°C)

項目	記号	min	max	単位
アドレス遅延時間	tAD	T.B.D	25	ns
$\overline{\text{CS}}$ 遅延時間1	tCSD1	—	30	ns
$\overline{\text{CS}}$ 遅延時間2	tCSD2	—	30	ns
リードストローク遅延時間1	tRSD1	—	25	ns
リードストローク遅延時間2	tRSD2	—	25	ns
リードデータセットアップ時間	tRDS	15	—	ns
リードデータホールド時間	tRDH	0	—	ns
ライトストローク遅延時間1	tWSD1	T.B.D	25	ns
ライトストローク遅延時間2	tWSD2	T.B.D	25	ns
ライトデータ遅延時間	tWDD	—	40	ns
ライトデータホールド時間	tWDH	0	—	ns
WAITセットアップ時間	tWTS	15	—	ns
WAITホールド時間	tWTH	10	—	ns
リードデータアクセス時間	tACC	$t_{\text{cyc}} \times (n+2)$ -35	—	ns
リードストロークからのアクセス時間	tOE	$t_{\text{cyc}} \times (n+1.5)$ -35	—	ns
DACK遅延時間1	tDACKD1	—	30	ns

表2 バスタイミング

項目	記号	min	max	単位
動作周波数	fOP	T.B.D	20	MHz
クロックサイクル時間	t _{cyc}	50	T.B.D	ns
クロックローレベルパルス幅	t _{CL}	20	—	ns
クロックハイレベルパルス幅	t _{CH}	20	—	ns
クロック立ち上がり時間	t _{CR}	—	5	ns
クロック立ち下がり時間	t _{CF}	—	5	ns

表3 クロックタイミング

AC特性

(2) HN27C1024HG-85 AC特性

(a) リードサイクル

項目	記号	HN27C1024HG-85		単位
		min	max	
アクセス時間	tACC	—	85	ns
\overline{CE} ・出力遅延時間	tCE	—	85	ns
\overline{OE} ・出力遅延時間	tOE	—	45	ns
出力ディスエイブル遅延時間	tDF	0	30	ns
データ出力ホールド時間	tOH	0	—	ns

表3 リードサイクル AC特性





図5 リードサイクル波形

回路図



HN27C1024HG-85 インタフェース回路図

SH7050 シリーズ 内蔵 I/O 編 アプリケーションノート



ルネサスエレクトロニクス株式会社
神奈川県川崎市中原区下沼部1753 〒211-8668

ADJ-502-053