

# RH850/U2B6-FCC

## Timer Option (TAPA)

### 要旨

本アプリケーションノートは、RH850/U2B6 で TAPA を使用した機能を実現する方法について説明します。なお、本アプリケーションノートに掲載されているタスク例およびアプリケーション例は動作確認済みですが、実際にご使用になる場合には、必ず動作環境を確認の上ご使用下さいますようお願いいたします。

### 動作確認デバイス

RH850/U2B6-FCC (R7F702Z22EDBB)

### 目次

1.	はじめに .....	2
1.1	使用機能 .....	2
2.	非同期 Hi-Z 制御 .....	3
2.1	動作概要 .....	3
2.2	タイミングチャート .....	3
2.3	動作フロー .....	5
2.4	ソフトウェア説明 .....	7
3.	割り込み信号出力 .....	11
3.1	動作概要 .....	11
3.2	動作フロー .....	12
3.3	ソフトウェア説明 .....	13
4.	A/D 変換開始トリガ選択機能 .....	15
4.1	動作概要 .....	15
4.2	動作フロー .....	16
4.3	ソフトウェア説明 .....	18

## 1. はじめに

本アプリケーションノートでは、RH850/U2B6-FCC で下記の TAPA の機能を使用する方法を掲載しています。

- 非同期 Hi-Z 制御
- 割り込み信号出力
- A/D 変換開始トリガ選択機能

### 1.1 使用機能

本アプリケーションノートで使用する RH850/U2B6-FCC のハードウェア機能を以下に示します。

- TAPA (Timer Option)
- PIC (Peripheral Interconnect)
- TAUD (Timer Array Unit D)
- TSG3 (Motor Control Timer)

## 2. 非同期 Hi-Z 制御

本章では TAPA を使用し、非同期 Hi-Z 制御を行う例を示します。

### 2.1 動作概要

モータ制御用のタイマに異常が発生し、PIC から Hi-Z 制御信号を受け取ると、CPU 制御を介さずモータ制御出力を Hi-Z 状態に設定できます。図 2-1 に動作概要例を示します。




図 2-1 非同期 Hi-Z 制御の動作例

### 2.2 タイミングチャート

下記に Hi-Z 制御信号を検出して Hi-Z 状態に遷移、遷移してから Hi-Z 状態を解除するまでのタイミングチャートを示します。

図 2-2 は Hi-Z 制御信号の入力レベルに関係なく、非同期 Hi-Z 制御停止トリガビット(TAPAnOPHT0)の設定で Hi-Z 状態を解除できる場合のタイミングチャートです。




図 2-2 Hi-Z 制御信号の入力レベルに関係なく Hi-Z 状態を解除できる場合

図 2-3 は Hi-Z 制御信号の入カレベルが非アクティブ時のみ、非同期 Hi-Z 制御停止トリガビット (TAPAnOPHT0)を設定することで、Hi-Z 状態を解除できる場合のタイミングチャートです。




図 2-3 Hi-Z 制御信号入力レベルが非アクティブ時のみ Hi-Z 状態を解除できる場合

## 2.3 動作フロー

図 2-4 に非同期で Hi-Z 状態を解除する場合の動作フローを示します。




図 2-4 非同期で Hi-Z 状態を解除する場合の動作フロー

図 2-5 に Hi-Z 制御信号の入カレベルが非アクティブ時のみ Hi-Z 状態を解除できる場合の動作フローを示します。




図 2-5 Hi-Z 制御信号の入カレベルが非アクティブ時のみ Hi-Z 状態を解除できる場合の動作フロー

## 2.4 ソフトウェア説明

表 2-1 から表 2-3 に図 2-4 の動作フローで使用する各レジスタの設定例を示します。

表 2-1 レジスタ設定例 (TAPA3)

レジスタ名	設定値	機能
TAPA3CTL0	0x0004	Hi-Z 制御信号の立ち上がりエッジで Hi-Z 制御を開始し、Hi-Z 制御信号の入力レベルに関係なく Hi-Z 制御を停止できます。
TAPA3ACWE	0x0001	非同期 Hi-Z 制御の書き込みを有効に設定します。
TAPA3ACTS	0x0001	非同期 Hi-Z 制御の開始トリガを有効にします。
TAPA3OPHT	0x0001	Hi-Z 制御の停止トリガを設定します。

表 2-2 レジスタ設定例 (PIC1)

レジスタ名	設定値	機能
PIC1HIZCEN02	0x08	TSG30 エラー割り込み信号を有効に設定します。
PIC1LHSEL0	0x7E	TSG30 出力の High/Low レベルを選択します。
PIC1TSGOUTCTRO	0x0000	出力信号を TSG30 の出力に設定します。

表 2-3 レジスタ設定例 (TSG30)

レジスタ名	設定値	機能
TSG30CTL0	0x01	タイマモードを HT-PWM モードに設定します。
TSG30CTL1	0x0200	有効フラグを設定します。
TSG30CTL4	0x00000080	PWM 谷リロードに設定します。
TSG30IOC0	0x1E	タイマ出力ピンを設定します。
TSG30IOC1	0x08	タイマ出力ピンのエラー割り込みを設定します。
TSG30DTPR	0x0000	書き換えを許可します。
TSG30DTC0W	0x00000140	逆相→正相デッドタイム値(4us)を設定します。
TSG30DTC1W	0x00000140	正相→逆相デッドタイム値(4us)を設定します。
TSG30CMP0E	0x00001F40	PWM 周期を 100 $\mu$ sec に設定します。
TSG30CMPUE	0x00000FA0	U 相コンペア値(50%)を設定します。
TSG30CMPVE	0x00000FA0	V 相コンペア値(50%)を設定します。
TSG30CMPWE	0x00000FA0	W 相コンペア値(50%)を設定します。
TSG30TRG0	0x01	TSG30 タイマを開始します。

表 2-4、表 2-5 に図 2-4 の動作フローで使用する関数と変数を示します。

表 2-4 関数一覧

関数名	概要
main0	メインアプリケーション
tapa3_init	TAPA3 の初期化
pic1_init	PIC1 の初期化
tsg3_init	TSG30 の初期化
val_init	変数の初期化
tapa3_main	非同期 Hi-Z 制御のメイン処理
hiz_ctl_sample	Hi-Z 制御出力処理
timer_err_sample	タイマエラー信号出力のサンプル
hiz_ctl_stop	Hi-Z 制御出力処理の停止

表 2-5 変数一覧

変数名	概要
u4l_hiz_ctl_cnt	Hi-Z 制御の停止用のカウンタです。



表 2-6 から表 2-9 に図 2-5 の動作フローで使用する各レジスタの設定例を示します。

表 2-6 レジスタ設定例 (TAPA3)

レジスタ名	設定値	機能
TAPA3CTL0	0x0014	Hi-Z 制御信号の立ち上がりエッジで Hi-Z 制御を開始し、Hi-Z 制御信号が非アクティブ時のみ Hi-Z 制御を停止できます。
TAPA3ACWE	0x0001	非同期 Hi-Z 制御の書き込みを有効に設定します。
TAPA3ACTS	0x0001	非同期 Hi-Z 制御の開始トリガを有効にします。
TAPA3OPHT	0x0001	Hi-Z 制御の停止トリガを設定します。

表 2-7 レジスタ設定例 (PIC1)

レジスタ名	設定値	機能
PIC1HIZCEN02	0x08	TSG30 エラー割り込み信号を有効に設定します。
PIC1LHSEL0	0x7E	TSG30 出力を High レベル出力に選択します。
PIC1TSGOUTCTR0	0x0000	TSG30 出力信号を High レベル出力に設定します。

表 2-8 レジスタ設定例 (TSG30)

レジスタ名	設定値	機能
TSG30CTL0	0x01	タイマモードを HT-PWM モードに設定します。
TSG30CTL1	0x0200	有効フラグを設定します。
TSG30CTL4	0x00000080	PWM 谷リロードに設定します。
TSG30IOC0	0x1E	タイマ出力ピンを設定します。
TSG30IOC1	0x08	タイマ出力ピンのエラー割り込みを設定します。
TSG30IOC2	0x0060, 0xFF9F	タイマ出力ピンのレベルを設定します。
TSG30STC	0x0200	トリガフラグをクリアします。
TSG30DTPR	0x0000	書き換えを許可します。
TSG30DTC0W	0x00000140	逆相→正相デッドタイム値(4us)を設定します。
TSG30DTC1W	0x00000140	正相→逆相デッドタイム値(4us)を設定します。
TSG30CMP0E	0x00001F40	PWM 周期を 100 $\mu$ sec に設定します。
TSG30CMPUE	0x00000FA0	U 相コンペア値(50%)を設定します。
TSG30CMPVE	0x00000FA0	V 相コンペア値(50%)を設定します。
TSG30CMPWE	0x00000FA0	W 相コンペア値(50%)を設定します。
TSG30TRG0	0x01	TSG30 タイマを開始します。

表 2-9 レジスタ設定例 (EIC)

レジスタ名	設定値	機能
INTC2.EIC377	0x0047	割り込み許可、優先度 7

表 2-10、表 2-11 に図 2-5 の動作フローで使用する関数と変数を示します。

表 2-10 関数一覧

関数名	概要
main0	メインアプリケーション
tapa3_init	TAPA3 の初期化
pic1_init	PIC1 の初期化
tsg3_init	TSG30 の初期化
val_init	変数の初期化
tapa3_main	非同期 Hi-Z 制御のメイン処理
hiz_ctl_sample	Hi-Z 制御出力処理
timer_err_sample	タイマエラー信号出力のサンプル
hiz_ctl_stop	Hi-Z 制御出力処理の停止
TSG30_ERR_INT	TSG30 エラー割り込み信号の検出処理

表 2-11 変数一覧

変数名	概要
u4l_hiz_ctl_cnt	Hi-Z 制御の停止用のカウンタです。

### 3. 割り込み信号出力

本章では TAPA を使用し、割り込み要求を出力する例を示します。

#### 3.1 動作概要

PIC からの割り込み要求(TAPAnTSIM0 と TAPAnTUDCM0)をトリガに他のモジュールに割り込み要求を出力します。この時、TAUD のカウントアップ中にマスタチャネルからの割り込みが発生するまでの期間をピーク期間とし、この割り込みをピーク割り込み(INTTAPAnIPEKn)としています。また、TAUD のカウントダウン中にマスタチャネルからの割り込みが発生するまでの期間をバレー期間とし、この割り込みをバレー割り込み(INTTAPAnIVLYn)としています。図 3-1 に動作概要例を示します。




図 3-1 割り込み要求出力例

## 3.2 動作フロー

図 3-2 に動作フローを示します。




図 3-2 割り込み要求の動作フロー

## 3.3 ソフトウェア説明

表 3-1 から表 3-4 に図 3-2 の動作フローで使用する各レジスタの設定例を示します。

表 3-1 レジスタ設定例 (TAPA0)

レジスタ名	設定値	機能
-	-	-

表 3-2 レジスタ設定例 (PIC1)

レジスタ名	設定値	機能
PIC10REG200	0x01040A00	TAUD0 の入力信号を設定します。

表 3-3 レジスタ設定例 (TAUD0)

レジスタ名	設定値	機能
TOUD0TPS	0x0001	TAUD0 のプレスケーラクロックを設定します。
TAUD0CMOR0	0x0800	TAUD0 チャンネル 0 をマスタチャンネルとして設定します。
TAUD0CMUR0	0x00	TAUD0TTINm 入力信号の有効エッジを設定します。
TAUD0CMOR1	0x0712	TAUD0 チャンネル 1 をスレーブチャンネルとして設定します。
TAUD0CMUR1	0x00	TAUD0TTINm 入力信号の有効エッジを設定します。
TAUD0TOE	0x0300	TAUD0 の独立チャンネル出力モードを設定します
TAUD0TOM	0x0200	TAUD0 の各チャンネルの出力モードを設定します。
TAUD0TOC	0x0200	TAUD0TOM との組み合わせにより、各チャンネルの出力モードを設定します。
TAUD0TOL	0x0000	チャンネル出力ビットの出力論理を設定します。
TAUD0TDE	0x0000	各チャンネルのデッドタイム動作を設定します。
TAUD0TDM	0x0000	デッドタイム出力時にデッドタイムを加算するタイミングを設定します。
TAUD0TDL	0x0000	デッドタイムが加算されるフェーズを選択します。
TAUD0TRE	0x0000	リアルタイム出力を設定します。
TAUD0TRO	0x0000	TAUD0TTOUTm への出力値を設定します。
TAUD0TRC	0x0000	各チャンネルのリアルタイム出力を設定します。
TAUD0TME	0x0000	タイマ出力とリアルタイム出力における変調出力を設定します。
TAUD0RDE	0x0300	TAUD0CDRm/TAUD0TOLm データレジスタの同時書換えを設定します。
TAUD0RDS	0x0000	同時書き換えを制御するチャンネルを設定します。
TAUD0RDM	0x0300	同時書き換え制御信号の発生タイミングを設定します。
TAUD0RDC	0x0000	INTTAUD0Im 信号を発生させ、同時書換えのトリガとなるチャンネルを設定します。
TAUD0CDR0	0xF000	TAUD0CMOR0.TAUD0MD で指定された動作モードにより、コンペアレジスタまたはキャプチャレジスタとして設定します。
TAUD0CDR1	0x7800	TAUD0CMOR1.TAUD0MD で指定された動作モードにより、コンペアレジスタまたはキャプチャレジスタとして設定します。
TAUD0TS	0x03	TAUD チャンネル 0 と 1 のカウンタ動作を有効にします。

表 3-4 レジスタ設定例 (EIC)

レジスタ名	設定値	機能
INTC2.EIC314	0x0047	割り込み許可、優先度 7
INTC2.EIC315	0x0047	割り込み許可、優先度 7

表 3-5、表 3-6 表 2-5 に図 3-2 の動作フローで使用する関数と変数を示します。

表 3-5 関数一覧

関数名	概要
main0	メインアプリケーション
tapa_init	TAPA の初期化
pic1_init	PIC1 の初期化
taud0_init	TAUD0 の初期化
val_init	変数の初期化
int_main	割り込み信号出力のメイン処理
INT_SIN_DETECT_PEK	ピーク割り込み信号の検出処理
INT_SIN_DETECT_VLY	バレー割り込み信号の検出処理

表 3-6 変数一覧

変数名	概要
u4l_int_sin_total_num	割り込み信号の検出回数を保持します。
u4l_int_sin_peak_num	ピーク割り込みの検出回数を保持します。
u4l_int_sin_valley_num	バレー割り込みの検出回数を保持します。

#### 4. A/D 変換開始トリガ選択機能

本章では TAPA を使用し、A/D 変換開始のトリガ選択する例を示します。

##### 4.1 動作概要

PIC2 からのトリガ信号(TAPAnTCDENS0 または TAPAnTCDENS1)、または TAPA で発生したバレー割り込みからトリガを選択することで、PIC2 へ A/D 変換開始トリガ信号(TAPAnTADOUT0 または TAPAnTADOUT1)を出力します。図 4-1、図 4-2 に動作概要例を示します。




図 4-1 PIC2 からの信号受信時の動作例




図 4-2 バレー割り込み発生時の動作例

## 4.2 動作フロー

図 4-3 に動作フローを示します。




図 4-3 A/D 変換開始トリガ選択機能の動作フロー(1/2)






図 4-3 A/D 変換開始トリガ選択機能の動作フロー(2/2)

## 4.3 ソフトウェア説明

表 4-1 から

表 4-6 に図 4-1、図 4-3 の A/D 変換開始トリガ選択機能で使用する各レジスタの設定例を示します。

表 4-1 レジスタ設定例 (TAPA0)

レジスタ名	設定値	機能
TAPA0CTL1	0x0002	三角波の立ち上がりまたは立ち上がり中の割り込み要求をトリガに、A/D 変換開始の信号を出力します。

表 4-2 レジスタ設定例 (PIC1)

レジスタ名	設定値	機能
PIC10REG200	0x01040A00	TAUD0 チャンネル 0 からの入力信号を選択します。

表 4-3 レジスタ設定例 (PIC2)

レジスタ名	設定値	機能
PIC20ADTEN401	0x0200	TAUD0 チャンネル 0 からのトリガソースを ADCK トリガとして選択します。
PIC20ADCK0TSEL0	0x00000000	A/D 変換のトリガとなる信号を選択します。
PIC21ADCK0TSEL1	0x00000080	A/D 変換のトリガとなる信号を選択します。
PIC20ADCK0EDGSEL	0x0000	PIC20ADCK0TSEL0 で選択した信号からワンショットパルスを生成するのに有効なエッジを選択します。
PIC21ADCK0EDGSEL	0x0000	PIC21ADCK0TSEL0 で選択した信号からワンショットパルスを生成するのに有効なエッジを選択します。

表 4-4 レジスタ設定例 (ADCK0)

レジスタ名	設定値	機能
ADCK0VCR00	0x00002000	ADCK0I00 を仮想チャンネル 0 に T&H 割り当て
ADCK0VCR01	0x00002001	ADCK0I01 を仮想チャンネル 1 に T&H 割り当て
ADCK0VCR02	0x00002002	ADCK0I02 を仮想チャンネル 2 に T&H 割り当て
ADCK0VCR03	0x00000004	ADCK0I10 を仮想チャンネル 3 に割り当て
ADCK0SGVCPR1	0x0300	VCSP = 0x00 : 仮想チャンネル 0 から開始 VCEP = 0x03 : 仮想チャンネル 3 で終了
ADCK0SGCR1	0x01	スキャングループ 1 マルチサイクルモード設定 スキャングループ 1 への H/W トリガ入力有効
ADCK0ADCR2	0x10	符号付整数
ADCK0ADCR1	0x02	非同期サスペンド
ADCK0THCR	0x00	T&H サンプリングモード
ADCK0THER	0x07	TH A 0-2 許可
ADCK0THGSR	0x0000	T&H グループ A 割り当て
ADCK0THACR	0x31	T&H グループ A 設定、T&H グループ A 動作許可
ADCK0THSMPSTCR	0x01	T&H サンプリング開始

表 4-5 レジスタ設定例 (TAUD0)

レジスタ名	設定値	機能
TOUD0TPS	0x0001	TAUD0 のプレスケーラクロックを設定します。
TAUD0CMOR0	0x0800	TAUD0 チャンネル 0 をマスタチャンネルとして設定します。
TAUD0CMUR0	0x00	TAUD0TTINm 入力信号の有効エッジを設定します。
TAUD0CMOR1	0x0712	TAUD0 チャンネル 1 をスレーブチャンネルとして設定します。
TAUD0CMUR1	0x00	TAUD0TTINm 入力信号の有効エッジを設定します。
TAUD0TOE	0x0003	TAUD0 の独立チャンネル出力モードを設定します。
TAUD0TOM	0x0002	TAUD0 の各チャンネルの出力モードを設定します。
TAUD0TOC	0x0002	TAUD0TOM との組み合わせにより、各チャンネルの出力モードを設定します。
TAUD0TOL	0x0000	チャンネル出力ビットの出力論理を設定します。
TAUD0TDE	0x0000	各チャンネルのデッドタイム動作を設定します。
TAUD0TDM	0x0000	デッドタイム出力時にデッドタイムを加算するタイミングを設定します。
TAUD0TDL	0x0000	デッドタイムが加算されるフェーズを選択します。
TAUD0TRE	0x0000	リアルタイム出力を設定します。
TAUD0TRO	0x0000	TAUD0TTOUm への出力値を設定します。
TAUD0TRC	0x0000	各チャンネルのリアルタイム出力を設定します。
TAUD0TME	0x0000	タイマ出力とリアルタイム出力における変調出力を設定します。
TAUD0RDE	0x0003	TAUD0CDRm/TAUD0TOLm データレジスタの同時書換えを設定します。
TAUD0RDS	0x0000	同時書き換えを制御するチャンネルを設定します。
TAUD0RDM	0x0003	同時書き換え制御信号の発生タイミングを設定します。
TAUD0RDC	0x0000	INTTAUD0Im 信号を発生させ、同時書換えのトリガとなるチャンネルを設定します。
TAUD0CDR0	0xF000	TAUD0CMOR0.TAUD0MD で指定された動作モードにより、コンペアレジスタまたはキャプチャレジスタとして設定します。
TAUD0CDR1	0x7800	TAUD0CMOR1.TAUD0MD で指定された動作モードにより、コンペアレジスタまたはキャプチャレジスタとして設定します。
TAUD0TS	0x03	TAUD チャンネル 0 と 1 のカウンタ動作を有効にします。

表 4-6 レジスタ設定例 (EIC)

レジスタ名	設定値	機能
INTC2.EIC442	0x0047	割込み許可、優先度 7

表 4-7、表 4-8 表 3-6 表 2-5 に図 4-1、図 4-3 の A/D 変換開始トリガ選択機能で使用する関数と変数を示します。

表 4-7 関数一覧

関数名	概要
main0	メインアプリケーション
tapa_init	TAPA の初期化
pic1_init	PIC1 の初期化
pic2_init	PIC2 の初期化
taud0_init	TAUD0 の初期化
adck0_init	ADCK0 の初期化
val_init	変数の初期化
ad_conv_main	A/D 変換開始トリガ選択機能のメイン処理
AD_CONV_COMP	A/D 変換完了割り込み信号の検出処理

表 4-8 変数一覧

変数名	概要
u1l_ad_conv_sts	A/D 変換完了状態を保持します。
u4l_ad_conv_comp_cnt	A/D 変換完了割り込みの回数をカウントします。

表 4-9 から表 4-14 に図 4-2、図 4-3 の A/D 変換開始トリガ選択機能で使用する各レジスタの設定例を示します。

表 4-9 レジスタ設定例 (TAPA0)

レジスタ名	設定値	機能
TAPA0CTL1	0x0003	三角波の立ち上がりまたは立ち上がり中の割り込み要求とバレー割り込み要求をトリガに、A/D 変換開始の信号を出力します。

表 4-10 レジスタ設定例 (PIC1)

レジスタ名	設定値	機能
PIC1REG200	0x01040A00	TAUD0 チャンネル 0 からの入力信号を選択します。

表 4-11 レジスタ設定例 (PIC2)

レジスタ名	設定値	機能
PIC20ADTEN401	0x0200	TAUD0 のチャンネル 0 からのトリガソースを ADCK トリガとして選択します。
PIC20ADCK0TSEL0	0x00000000	A/D 変換のトリガとなる信号を選択します。
PIC21ADCK0TSEL1	0x00000080	A/D 変換のトリガとなる信号を選択します。
PIC20ADCK0EDGSEL	0x0000	PIC20ADCK0TSEL0 で選択した信号からワンショットパルスを生成するのに有効なエッジを選択します。
PIC21ADCK0EDGSEL	0x0000	PIC21ADCK0TSEL0 で選択した信号からワンショットパルスを生成するのに有効なエッジを選択します。

表 4-12 レジスタ設定例 (TAUD0)

レジスタ名	設定値	機能
TOUD0TPS	0x0001	TAUD0 のプレスケーラクロックを設定します。
TAUD0CMOR0	0x0800	TAUD0 チャンネル 0 をマスタチャンネルとして設定します。
TAUD0CMUR0	0x00	TAUD0TTINm 入力信号の有効エッジを設定します。
TAUD0CMOR1	0x0712	TAUD0 チャンネル 1 をスレーブチャンネルとして設定します。
TAUD0CMUR1	0x00	TAUD0TTINm 入力信号の有効エッジを設定します。
TAUD0TOE	0x0003	TAUD0 の独立チャンネル出力モードを設定します。
TAUD0TOM	0x0002	TAUD0 の各チャンネルの出力モードを設定します。
TAUD0TOC	0x0002	TAUD0TOM との組み合わせにより、各チャンネルの出力モードを設定します。
TAUD0TOL	0x0000	チャンネル出力ビットの出力論理を設定します。
TAUD0TDE	0x0000	各チャンネルのデッドタイム動作を設定します。
TAUD0TDM	0x0000	デッドタイム出力時にデッドタイムを加算するタイミングを設定します。
TAUD0TDL	0x0000	デッドタイムが加算されるフェーズを選択します。
TAUD0TRE	0x0000	リアルタイム出力を設定します。
TAUD0TRO	0x0000	TAUD0TTOUTm への出力値を設定します。
TAUD0TRC	0x0000	各チャンネルのリアルタイム出力を設定します。
TAUD0TME	0x0000	タイマ出力とリアルタイム出力における変調出力を設定します。
TAUD0RDE	0x0003	TAUD0CDRm/TAUD0TOLm データレジスタの同時書換えを設定します。
TAUD0RDS	0x0000	同時書き換えを制御するチャンネルを設定します。
TAUD0RDM	0x0003	同時書き換え制御信号の発生タイミングを設定します。
TAUD0RDC	0x0000	INTTAUD0Im 信号を発生させ、同時書換えのトリガとなるチャンネルを設定します。
TAUD0CDR0	0xF000	TAUD0CMOR0.TAUD0MD で指定された動作モードにより、コンペアレジスタまたはキャプチャレジスタとして設定します。
TAUD0CDR1	0x7800	TAUD0CMOR1.TAUD0MD で指定された動作モードにより、コンペアレジスタまたはキャプチャレジスタとして設定します。
TAUD0TS	0x03	TAUD チャンネル 0 と 1 のカウンタ動作を有効にします。

表 4-13 レジスタ設定例 (ADCK0)

レジスタ名	設定値	機能
ADCK0VCR00	0x00002000	ADCK0I00 を仮想チャンネル 0 に T&H 割り当て
ADCK0VCR01	0x00002001	ADCK0I01 を仮想チャンネル 1 に T&H 割り当て
ADCK0VCR02	0x00002002	ADCK0I02 を仮想チャンネル 2 に T&H 割り当て
ADCK0VCR03	0x00000004	ADCK0I10 を仮想チャンネル 3 に割り当て
ADCK0SGVCPR1	0x0300	VCSP = 0x00 : 仮想チャンネル 0 から開始 VCEP = 0x03 : 仮想チャンネル 3 で終了
ADCK0SGCR1	0x01	スキャングループ 1 マルチサイクルモード設定 スキャングループ 1 への H/W トリガ入力有効
ADCK0ADCR2	0x10	符号付整数
ADCK0ADCR1	0x02	非同期サスペンド
ADCK0THCR	0x00	T&H サンプリングモード
ADCK0THER	0x07	TH A 0-2 許可
ADCK0THGSR	0x0000	T&H グループ A 割り当て
ADCK0THACR	0x31	T&H グループ A 設定、T&H グループ A 動作許可
ADCK0THSMPSTCR	0x01	T&H サンプリング開始

表 4-14 レジスタ設定例 (EIC)

レジスタ名	設定値	機能
INTC2.EIC315	0x0047	割込み許可、優先度 7
INTC2.EIC442	0x0047	割込み許可、優先度 7

表 4-15、表 4-16 表 3-6 表 2-5 に図 4-2、図 4-3 の A/D 変換開始トリガ選択機能で使用する関数と変数を示します。

表 4-15 関数一覧

関数名	概要
main0	メインアプリケーション
tapa_init	TAPA の初期化
pic1_init	PIC1 の初期化
pic2_init	PIC2 の初期化
taud0_init	TAUD0 の初期化
adck0_init	ADCK0 の初期化
val_init	変数の初期化
ad_conv_main	A/D 変換開始トリガ選択機能のメイン処理
AD_CONV_VLY_INT	バレー割り込み信号の検出処理
AD_CONV_COMP	A/D 変換完了割り込み信号の検出処理

表 4-16 変数一覧

変数名	概要
u1l_ad_conv_sts	A/D 変換完了状態を保持します。
u4l_ad_conv_comp_cnt	A/D 変換完了割り込みの回数をカウントします。
u4l_ad_conv_valley_cnt	バレー割り込みの回数をカウントします。

## 改訂記録

Rev.	発行日	改訂内容	
		ページ	ポイント
1.00	2022.9.20		初版発行

## 製品ご使用上の注意事項

ここでは、マイコン製品全体に適用する「使用上の注意事項」について説明します。個別の使用上の注意事項については、本ドキュメントおよびテクニカルアップデートを参照してください。

### 1. 静電気対策

CMOS 製品の取り扱いの際は静電気防止を心がけてください。CMOS 製品は強い静電気によってゲート絶縁破壊を生じることがあります。運搬や保存の際には、当社が出荷梱包に使用している導電性のトレーやマガジンケース、導電性の緩衝材、金属ケースなどを利用し、組み立て工程にはアースを施してください。プラスチック板上に放置したり、端子を触ったりしないでください。また、CMOS 製品を実装したボードについても同様の扱いをしてください。

### 2. 電源投入時の処置

電源投入時は、製品の状態は不定です。電源投入時には、LSI の内部回路の状態は不確定であり、レジスタの設定や各端子の状態は不定です。外部リセット端子でリセットする製品の場合、電源投入からリセットが有効になるまでの期間、端子の状態は保証できません。同様に、内蔵パワーオンリセット機能を使用してリセットする製品の場合、電源投入からリセットのかかる一定電圧に達するまでの期間、端子の状態は保証できません。

### 3. 電源オフ時における入力信号

当該製品の電源がオフ状態のときに、入力信号や入出力プルアップ電源を入れしないでください。入力信号や入出力プルアップ電源からの電流注入により、誤動作を引き起こしたり、異常電流が流れ内部素子を劣化させたりする場合があります。資料中に「電源オフ時における入力信号」についての記載のある製品は、その内容を守ってください。

### 4. 未使用端子の処理

未使用端子は、「未使用端子の処理」に従って処理してください。CMOS 製品の入力端子のインピーダンスは、一般に、ハイインピーダンスとなっています。未使用端子を開放状態で動作させると、誘導現象により、LSI 周辺のノイズが印加され、LSI 内部で貫通電流が流れたり、入力信号と認識されて誤動作を起こす恐れがあります。

### 5. クロックについて

リセット時は、クロックが安定した後、リセットを解除してください。プログラム実行中のクロック切り替え時は、切り替え先クロックが安定した後に切り替えてください。リセット時、外部発振子（または外部発振回路）を用いたクロックで動作を開始するシステムでは、クロックが十分安定した後、リセットを解除してください。また、プログラムの途中で外部発振子（または外部発振回路）を用いたクロックに切り替える場合は、切り替え先のクロックが十分安定してから切り替えてください。

### 6. 入力端子の印加波形

入力ノイズや反射波による波形歪みは誤動作の原因になりますので注意してください。CMOS 製品の入力がノイズなどに起因して、 $V_{IL}(\text{Max.})$  から  $V_{IH}(\text{Min.})$  までの領域にとどまるような場合は、誤動作を引き起こす恐れがあります。入力レベルが固定の場合はもちろん、 $V_{IL}(\text{Max.})$  から  $V_{IH}(\text{Min.})$  までの領域を通過する遷移期間中にチャタリングノイズなどが入らないように使用してください。

### 7. リザーブアドレス（予約領域）のアクセス禁止

リザーブアドレス（予約領域）のアクセスを禁止します。アドレス領域には、将来の拡張機能用に割り付けられている リザーブアドレス（予約領域）があります。これらのアドレスをアクセスしたときの動作については、保証できませんので、アクセスしないようにしてください。

### 8. 製品間の相違について

型名の異なる製品に変更する場合は、製品型名ごとにシステム評価試験を実施してください。同じグループのマイコンでも型名が違えば、フラッシュメモリ、レイアウトパターンの相違などにより、電気的特性の範囲で、特性値、動作マージン、ノイズ耐量、ノイズ輻射量などが異なる場合があります。型名が違う製品に変更する場合は、個々の製品ごとにシステム評価試験を実施してください。



## ご注意書き

1. 本資料に記載された回路、ソフトウェアおよびこれらに関連する情報は、半導体製品の動作例、応用例を説明するものです。回路、ソフトウェアおよびこれらに関連する情報を使用する場合、お客様の責任において、お客様の機器・システムを設計ください。これらの使用に起因して生じた損害（お客様または第三者いずれに生じた損害も含まれます。以下同じです。）に関し、当社は、一切その責任を負いません。
  2. 当社製品または本資料に記載された製品データ、図、表、プログラム、アルゴリズム、応用回路例等の情報の使用に起因して発生した第三者の特許権、著作権その他の知的財産権に対する侵害またはこれらに関する紛争について、当社は、何らの保証を行うものではなく、また責任を負うものではありません。
  3. 当社は、本資料に基づき当社または第三者の特許権、著作権その他の知的財産権を何ら許諾するものではありません。
  4. 当社製品を組み込んだ製品の輸出入、製造、販売、利用、配布その他の行為を行うにあたり、第三者保有の技術の利用に関するライセンスが必要となる場合、当該ライセンス取得の判断および取得はお客様の責任において行ってください。
  5. 当社製品を、全部または一部を問わず、改造、変更、複製、リバースエンジニアリング、その他、不適切に使用しないでください。かかる改造、変更、複製、リバースエンジニアリング等により生じた損害に関し、当社は、一切その責任を負いません。
  6. 当社は、当社製品の品質水準を「標準水準」および「高品質水準」に分類しており、各品質水準は、以下に示す用途に製品が使用されることを意図しております。  
標準水準： コンピュータ、OA 機器、通信機器、計測機器、AV 機器、家電、工作機械、パーソナル機器、産業用ロボット等  
高品質水準： 輸送機器（自動車、電車、船舶等）、交通管制（信号）、大規模通信機器、金融端末基幹システム、各種安全制御装置等  
当社製品は、データシート等により高信頼性、Harsh environment 向け製品と定義しているものを除き、直接生命・身体に危害を及ぼす可能性のある機器・システム（生命維持装置、人体に埋め込み使用するもの等）、もしくは多大な物的損害を発生させるおそれのある機器・システム（宇宙機器と、海底中継器、原子力制御システム、航空機制御システム、プラント基幹システム、軍事機器等）に使用されることを意図しておらず、これらの用途に使用することは想定していません。たとえ、当社が想定していない用途に当社製品を使用したことにより損害が生じても、当社は一切その責任を負いません。
  7. あらゆる半導体製品は、外部攻撃からの安全性を 100%保証されているわけではありません。当社ハードウェア/ソフトウェア製品にはセキュリティ対策が組み込まれているものもありますが、これによって、当社は、セキュリティ脆弱性または侵害（当社製品または当社製品が使用されているシステムに対する不正アクセス・不正使用を含みますが、これに限られません。）から生じる責任を負うものではありません。当社は、当社製品または当社製品が使用されたあらゆるシステムが、不正な改変、攻撃、ウイルス、干渉、ハッキング、データの破壊または窃盗その他の不正な侵入行為（「脆弱性問題」といいます。）によって影響を受けないことを保証しません。当社は、脆弱性問題に起因したまたはこれに関連して生じた損害について、一切責任を負いません。また、法令において認められる限りにおいて、本資料および当社ハードウェア/ソフトウェア製品について、商品性および特定目的との合致に関する保証ならびに第三者の権利を侵害しないことの保証を含め、明示または黙示のいかなる保証も行いません。
  8. 当社製品をご使用の際は、最新の製品情報（データシート、ユーザーズマニュアル、アプリケーションノート、信頼性ハンドブックに記載の「半導体デバイスの使用上の一般的な注意事項」等）をご確認の上、当社が指定する最大定格、動作電源電圧範囲、放熱特性、実装条件その他指定条件の範囲内でご使用ください。指定条件の範囲を超えて当社製品をご使用された場合の故障、誤動作の不具合および事故につきましては、当社は、一切その責任を負いません。
  9. 当社は、当社製品の品質および信頼性の向上に努めていますが、半導体製品はある確率で故障が発生したり、使用条件によっては誤動作したりする場合があります。また、当社製品は、データシート等において高信頼性、Harsh environment 向け製品と定義しているものを除き、耐放射線設計を行っておりません。仮に当社製品の故障または誤動作が生じた場合であっても、人身事故、火災事故その他社会的損害等を生じさせないよう、お客様の責任において、冗長設計、延焼対策設計、誤動作防止設計等の安全設計およびエージング処理等、お客様の機器・システムとしての出荷保証を行ってください。特に、マイコンソフトウェアは、単独での検証は困難なため、お客様の機器・システムとしての安全検証をお客様の責任で行ってください。
  10. 当社製品の環境適合性等の詳細につきましては、製品個別に必ず当社営業窓口までお問合せください。ご使用に際しては、特定の物質の含有・使用を規制する RoHS 指令等、適用される環境関連法令を十分調査のうえ、かかる法令に適合するようご使用ください。かかる法令を遵守しないことにより生じた損害に関して、当社は、一切その責任を負いません。
  11. 当社製品および技術を国内外の法令および規則により製造・使用・販売を禁止されている機器・システムに使用することはできません。当社製品および技術を輸出、販売または移転等する場合は、「外国為替及び外国貿易法」その他日本国および適用される外国の輸出管理関連法規を遵守し、それらの定めるところに従い必要な手続きを行ってください。
  12. お客様が当社製品を第三者に転売等される場合には、事前に当該第三者に対して、本ご注意書き記載の諸条件を通知する責任を負うものいたします。
  13. 本資料の全部または一部を当社の文書による事前の承諾を得ることなく転載または複製することを禁じます。
  14. 本資料に記載されている内容または当社製品についてご不明な点がございましたら、当社の営業担当者までお問合せください。
- 注 1. 本資料において使用されている「当社」とは、ルネサス エレクトロニクス株式会社およびルネサス エレクトロニクス株式会社が直接的、間接的に支配する会社をいいます。
- 注 2. 本資料において使用されている「当社製品」とは、注 1 において定義された当社の開発、製造製品をいいます。

(Rev.5.0-1 2020.10)

## 本社所在地

〒135-0061 東京都江東区豊洲 3-2-24（豊洲フォレシア）

[www.renesas.com](http://www.renesas.com)

## お問合せ窓口

弊社の製品や技術、ドキュメントの最新情報、最寄の営業お問合せ窓口に関する情報などは、弊社ウェブサイトをご覧ください。

[www.renesas.com/contact/](http://www.renesas.com/contact/)

## 商標について

ルネサスおよびルネサスロゴはルネサス エレクトロニクス株式会社の商標です。すべての商標および登録商標は、それぞれの所有者に帰属します。