

お客様各位

---

## カタログ等資料中の旧社名の扱いについて

---

2010年4月1日を以ってNECエレクトロニクス株式会社及び株式会社ルネサステクノロジが合併し、両社の全ての事業が当社に承継されております。従いまして、本資料中には旧社名での表記が残っておりますが、当社の資料として有効ですので、ご理解の程宜しくお願ひ申し上げます。

ルネサスエレクトロニクス ホームページ (<http://www.renesas.com>)

2010年4月1日

ルネサスエレクトロニクス株式会社

【発行】ルネサスエレクトロニクス株式会社 (<http://www.renesas.com>)

【問い合わせ先】 <http://japan.renesas.com/inquiry>

## ご注意書き

1. 本資料に記載されている内容は本資料発行時点のものであり、予告なく変更することがあります。当社製品のご購入およびご使用にあたりましては、事前に当社営業窓口で最新の情報をご確認いただきますとともに、当社ホームページなどを通じて公開される情報に常にご注意ください。
2. 本資料に記載された当社製品および技術情報の使用に関連し発生した第三者の特許権、著作権その他の知的財産権の侵害等に関し、当社は、一切その責任を負いません。当社は、本資料に基づき当社または第三者の特許権、著作権その他の知的財産権を何ら許諾するものではありません。
3. 当社製品を改造、改変、複製等しないでください。
4. 本資料に記載された回路、ソフトウェアおよびこれらに関連する情報は、半導体製品の動作例、応用例を説明するものです。お客様の機器の設計において、回路、ソフトウェアおよびこれらに関連する情報を使用する場合には、お客様の責任において行ってください。これらの使用に起因しお客様または第三者に生じた損害に関し、当社は、一切その責任を負いません。
5. 輸出に際しては、「外国為替及び外国貿易法」その他輸出関連法令を遵守し、かかる法令の定めるところにより必要な手続を行ってください。本資料に記載されている当社製品および技術を大量破壊兵器の開発等の目的、軍事利用の目的その他軍事用途の目的で使用しないでください。また、当社製品および技術を国内外の法令および規則により製造・使用・販売を禁止されている機器に使用することができません。
6. 本資料に記載されている情報は、正確を期すため慎重に作成したのですが、誤りが無いことを保証するものではありません。万一、本資料に記載されている情報の誤りに起因する損害がお客様に生じた場合においても、当社は、一切その責任を負いません。
7. 当社は、当社製品の品質水準を「標準水準」、「高品質水準」および「特定水準」に分類しております。また、各品質水準は、以下に示す用途に製品が使われることを意図しておりますので、当社製品の品質水準をご確認ください。お客様は、当社の文書による事前の承諾を得ることなく、「特定水準」に分類された用途に当社製品を使用することができません。また、お客様は、当社の文書による事前の承諾を得ることなく、意図されていない用途に当社製品を使用することができません。当社の文書による事前の承諾を得ることなく、「特定水準」に分類された用途または意図されていない用途に当社製品を使用したことによりお客様または第三者に生じた損害等に関し、当社は、一切その責任を負いません。なお、当社製品のデータ・シート、データ・ブック等の資料で特に品質水準の表示がない場合は、標準水準製品であることを表します。  
標準水準： コンピュータ、OA 機器、通信機器、計測機器、AV 機器、家電、工作機械、パーソナル機器、産業用ロボット  
高品質水準： 輸送機器（自動車、電車、船舶等）、交通用信号機器、防災・防犯装置、各種安全装置、生命維持を目的として設計されていない医療機器（厚生労働省定義の管理医療機器に相当）  
特定水準： 航空機器、航空宇宙機器、海底中継機器、原子力制御システム、生命維持のための医療機器（生命維持装置、人体に埋め込み使用するもの、治療行為（患部切り出し等）を行うもの、その他直接人命に影響を与えるもの）（厚生労働省定義の高度管理医療機器に相当）またはシステム等
8. 本資料に記載された当社製品のご使用につき、特に、最大定格、動作電源電圧範囲、放熱特性、実装条件その他諸条件につきましては、当社保証範囲内でご使用ください。当社保証範囲を超えて当社製品をご使用された場合の故障および事故につきましては、当社は、一切その責任を負いません。
9. 当社は、当社製品の品質および信頼性の向上に努めておりますが、半導体製品はある確率で故障が発生したり、使用条件によっては誤動作したりする場合があります。また、当社製品は耐放射線設計については行っておりません。当社製品の故障または誤動作が生じた場合も、人身事故、火災事故、社会的損害などを生じさせないようお客様の責任において冗長設計、延焼対策設計、誤動作防止設計等の安全設計およびエージング処理等、機器またはシステムとしての出荷保証をお願いいたします。特に、マイコンソフトウェアは、単独での検証は困難なため、お客様が製造された最終の機器・システムとしての安全検証をお願いいたします。
10. 当社製品の環境適合性等、詳細につきましては製品個別に必ず当社営業窓口までお問合せください。ご使用に際しては、特定の物質の含有・使用を規制する RoHS 指令等、適用される環境関連法令を十分調査のうえ、かかる法令に適合するようご使用ください。お客様がかかる法令を遵守しないことにより生じた損害に関し、当社は、一切その責任を負いません。
11. 本資料の全部または一部を当社の文書による事前の承諾を得ることなく転載または複製することを固くお断りいたします。
12. 本資料に関する詳細についてのお問い合わせその他お気付きの点等がございましたら当社営業窓口までご照会ください。

注 1. 本資料において使用されている「当社」とは、ルネサスエレクトロニクス株式会社およびルネサスエレクトロニクス株式会社とその総株主の議決権の過半数を直接または間接に保有する会社をいいます。

注 2. 本資料において使用されている「当社製品」とは、注 1 において定義された当社の開発、製造製品をいいます。

## H8SX ファミリ

### TPU アウトプットコンペア機能によるバッファ動作

#### 要旨

TPU アウトプットコンペア機能のバッファ動作を使用して、High 幅および Low 幅が変化するパルスをつグル出力します。

#### 動作確認デバイス

H8SX/1653

#### 目次

1. 仕様 .....	2
2. 適用条件 .....	2
3. 使用機能説明 .....	3
4. 動作説明 .....	5
5. ソフトウェア説明 .....	7
6. 参照ドキュメントに関する記述 (注意事項) .....	17

## 1. 仕様

16ビットタイマパルスユニット (TPU) アウトプットコンペア機能のバッファ動作を使用して、トグル出力します。

- TIOCA3 端子はパワーオンリセットにより"1"を出力し、High 幅および Low 幅が変化するパルスを出力します。
- TGRA\_3 と TGRC\_3 をバッファ動作に設定し、コンペアマッチ A による TIOCA3 端子出力変化と同時に、バッファレジスタ TGRC\_3 の値がタイマジェネラルレジスタ TGRA\_3 に転送され、連続して TGRA\_3 へ設定します。




図 1 TPU アウトプットコンペア機能によるバッファ動作

## 2. 適用条件

表 1 適用条件

項目	内容
動作周波数	入力クロック : 16 MHz
	システムクロック (I $\phi$ ) : 32 MHz (入力クロックの 2 逓倍)
	周辺モジュールクロック (P $\phi$ ) : 32 MHz (入力クロックの 2 逓倍)
	外部バスクロック (B $\phi$ ) : 32 MHz (入力クロックの 2 逓倍)
動作モード	モード 6 (MD2 = 1, MD1 = 1, MD0 = 0, MD_CLK = 0)

3. 使用機能説明

図 2 に TPU のブロック図を示します。




図 2 TPU のブロック図

本例では、TPU の次の機能を使用します。

- ソフトウェアを介さずハードウェアで自動的にパルスを出力する機能。(アウトプットコンペア)
- コンペアマッチ時、カウンタをクリアする機能。(カウンタクリア)
- コンペアマッチにより出力が反転する機能。(トグル出力)
- コンペアマッチと同時にバッファレジスタの値がタイマジェネラルレジスタに転送される機能。(バッファ動作)

以下に図 2 についての機能説明をします。

- タイマスタートレジスタ (TSTR)  
TSTR は、チャンネル 0~5 の TCNT の動作/停止を選択します。TMDR へ動作モードを設定する場合や TCR へ TCNT のカウンタクロックを設定する場合は、TCNT のカウンタ動作を停止してから行ってください。
- タイマコントロールレジスタ\_3 (TCR\_3)  
TCR は各チャンネルの TCNT を制御します。TPU には、各チャンネルに 1 本、計 6 本の TCR があります。TCR の設定は、TCNT の動作が停止した状態で行ってください。
- タイマ I/O コントロールレジスタ H\_3 (TIORH\_3)  
TIOR は TGR を制御します。TPU には、チャンネル 0, 3 に各 2 本、チャンネル 1, 2, 4, 5 に各 1 本、計 8 本の TIOR があります。TIOR は TMDR の設定により影響を受けますので注意してください。  
TIOR で指定した初期出力はカウンタが停止した状態 (TSTR の CST ビットを 0 にクリアした) で有効になります。また、PWM モード 2 の場合にはカウンタが 0 にクリアされた時点での出力を指定します。  
TGRC、あるいは TGRD をバッファ動作に設定した場合は、本設定は無効となり、バッファレジスタとして動作します。  
TIOR にインプットキャプチャ端子として設定する場合は、該当する端子の DDR ビットを 0 に、ICR ビットを 1 に設定してください。
- タイマカウンタ\_3 (TCNT\_3)  
TCNT は 16 ビットのリード/ライト可能なカウンタです。各チャンネルに 1 本、計 6 本の TCNT があります。TCNT は、リセットまたはハードウェアスタンバイモード時に H'0000 に初期化されます。TCNT の 8 ビット単位でのアクセスは禁止です。常に 16 ビット単位でアクセスしてください。
- タイマジェネラルレジスタ A\_3 (TGRA\_3)
- タイマジェネラルレジスタ C\_3 (TGRC\_3)  
TGR は 16 ビットのリード/ライト可能なアウトプットコンペア/インプットキャプチャ兼用のレジスタです。チャンネル 0, 3 に各 4 本、チャンネル 1, 2, 4, 5 に各 2 本、計 16 本のジェネラルレジスタがあります。チャンネル 0, 3 の TGRC と TGRD は、バッファレジスタとして動作設定することができます。TGR の 8 ビット単位でのアクセスは禁止です。常に 16 ビット単位でアクセスしてください。バッファ動作時の TGR とバッファレジスタの組み合わせは、TGRA—TGRC、TGRB—TGRD になります。
- タイマインタラプトイネーブルレジスタ (TIER\_3)  
TIER は、各チャンネルの割り込み要求の許可、禁止を制御します。TPU には、各チャンネルに 1 本、計 6 本の TIER があります。

4. 動作説明

TPU アウトプットコンペア機能によるバッファ動作の動作説明を図3に示します。また図3の説明として、ハードウェアおよびソフトウェア処理の内容を表2に示します。




図3 パルス出力動作説明

表 2 処理内容

	ハードウェア処理	ソフトウェア処理
(1)	パワーオンリセット	初期設定*
(2)	TGRA_3 コンペアマッチ発生 (a) TSR_3 の TGFA = 1 (b) TGRA_3 のコンペアマッチでトグル (0) 出力 (c) TGRC_3 (バッファレジスタ) の値が TGRA_3 (タイマジェネラルレジスタ) に転送される。	TGI3A 割り込み (a) TGRC_3 (バッファレジスタ) に TGRA_3 への転送データを設定 (b) TSR_3 の TGFA = 0 クリア
(3)	TGRA_3 コンペアマッチ発生 (a) TSR_3 の TGFA = 1 (b) TGRA_3 のコンペアマッチでトグル (1) 出力 (c) TGRC_3 (バッファレジスタ) の値が TGRA_3 (タイマジェネラルレジスタ) に転送される。	TGI3A 割り込み (a) TGRC_3 (バッファレジスタ) に TGRA_3 への転送データを設定 (b) TSR_3 の TGFA = 0 クリア
(4)	TGRA_3 コンペアマッチ発生 (a) TSR_3 の TGFA = 1 (b) TGRA_3 のコンペアマッチでトグル (0) 出力 (c) TGRC_3 (バッファレジスタ) の値が TGRA_3 (タイマジェネラルレジスタ) に転送される。	TGI3A 割り込み (a) TSR_3 の TGFA = 0 クリア
(5)	TGRA_3 コンペアマッチ発生 (a) TSR_3 の TGFA = 1 (b) TGRA_3 のコンペアマッチでトグル (1) 出力 (c) TGRC_3 (バッファレジスタ) の値が TGRA_3 (タイマジェネラルレジスタ) に転送される。	TGI3A 割り込み (a) TIOCA3 端子出力禁止 (b) TGI3A 割り込み禁止 (c) TSR_3 の TGFA = 0 クリア

【注】 \* 初期設定

- (a) TCNT\_3 の入力クロックを Pφ に設定
- (b) TCNT\_3 クリア要因を TGRA\_3 のコンペアマッチに設定
- (c) TIOCA3 端子は、初期出力 1、コンペアマッチでトグル出力に設定
- (d) TGI3A 割り込み許可
- (e) TGRA\_3, TGRC\_3 に最初の設定値を格納
- (f) カウント動作開始



## 5. ソフトウェア説明

### 5.1 動作環境

表 3 動作環境

項目	内容
開発ツール	High-performance Embedded Workshop Ver.4.01.01
C/C++コンパイラ	ルネサス テクノロジ製 H8S, H8/300 SERIES C/C++ Compiler Ver.6.01.02
コンパイルオプション	-cpu = h8sxa:24:md, -code = machinecode, -optimize = 1, -regparam = 3 -speed = (register, shift, struct, expression)

表 4 セクション設定

アドレス	セクション名	説明
H'001000	P	プログラム領域
	C	定数領域
H'FF2000	B	未初期化データ領域 (RAM 領域)

表 5 割り込み例外処理ベクタテーブル

例外処理要因	ベクタ番号	ベクタテーブルアドレス	割り込み先関数	
リセット	0	H'000000	init	
TPU_3	TGI3A	101	H'000194	tgi3a_int

### 5.2 関数一覧

本例の関数を表 6 に示します。本例の階層構造を図 4 に示します。

表 6 関数一覧

関数名	機能
init	初期化ルーチン モジュールストップ解除, クロック設定, main 関数のコール。
main	メインルーチン TPU をアウトプットコンペア機能, バッファ動作とし, TIOCA3 端子からトグル出力する設定にします。
tgi3a_int	TGI3A 割り込み処理 TGRC_3 (バッファレジスタ) に値を設定。TGI3A 割り込みフラグクリア。




図 4 階層構造

### 5.3 使用 RAM

表 7 使用 RAM

型	変数名	内容	使用関数
unsigned char	cnt	カウンタ	main, tgi3a_int

### 5.4 const 定数

表 8 const 定数

型	変数名	設定値	内容	使用関数
unsigned char	output[4]	H'1000, H'2000, H'3000, H'4000	TGRA_3 への設定値	main, tgi3a_int

## 5.5 関数説明

### 5.5.1 init 関数

(1) 機能概要

初期化ルーチン。(モジュールストップ解除, クロック設定, main 関数のコール)

(2) 引数

なし

(3) 戻り値

なし

(4) 使用内部レジスタ説明

本例で使用する内部レジスタを以下に示します。なお, 設定値は本例において使用している値であり, 初期値とは異なります。

- モードコントロールレジスタ (MDCR) ビット数: 16 アドレス: H'FFFDC0

ビット	ビット名	設定値	R/W	機能
15	MDS7	不定*	R	モード端子 (MD3) により設定された値を示します。MDCR をリードすると MD3 端子の入力レベルがラッチされます。このラッチはリセットで解除されます。
11	MDS3	不定*	R	モードセレクト 3~0 モード端子 (MD2~MD0) により設定された動作モードに対応した値を示します (表 9 参照)。MDCR をリードすると, MD2~MD0 端子の入力レベルがこれらのビットにラッチされます。このラッチはリセットで解除されます。
10	MDS2	不定*	R	
9	MDS1	不定*	R	
8	MDS0	不定*	R	

【注】 \* MD3~MD0 端子の設定により決定されます。

表 9 MDS3~MDS0 ビットの値

MCU 動作モード	モード端子			MDCR			
	MD2	MD1	MD0	MDS3	MDS2	MDS1	MDS0
2	0	1	0	1	1	0	0
4	1	0	0	0	0	1	0
5	1	0	1	0	0	0	1
6	1	1	0	0	1	0	1
7	1	1	1	0	1	0	0

- システムクロックコントロールレジスタ (SCKCR) ビット数: 16 アドレス: H'FFFDC4

ビット	ビット名	設定値	R/W	機能
10	ICK2	0	R/W	システムクロック (I $\phi$ ) セレクト CPU, DMAC, DTC モジュールとシステムクロックの周波数を選択します。 001: 入力クロック $\times 2$
9	ICK1	0	R/W	
8	ICK0	1	R/W	
6	PCK2	0	R/W	周辺モジュールクロック (P $\phi$ ) セレクト 周辺モジュールクロックの周波数を選択します。 001: 入力クロック $\times 2$
5	PCK1	0	R/W	
4	PCK0	1	R/W	
2	BCK2	0	R/W	外部バスクロック (B $\phi$ ) セレクト 外部バスクロックの周波数を選択します。 001: 入力クロック $\times 2$
1	BCK1	0	R/W	
0	BCK0	1	R/W	

- MSTPCRA, B, C はモジュールストップモードの制御を行います。1 のとき対応するモジュールはモジュールストップモードになり、クリアするとモジュールストップモードは解除されます。

- モジュールストップコントロールレジスタ A (MSTPCRA)    ビット数：16    アドレス：H'FFFDC8

ビット	ビット名	設定値	R/W	機能
15	ACSE	0	R/W	全モジュールクロックストップモードイネーブル MSTPCR で制御されるすべてのモジュールがモジュールストップモードに設定された上で、CPU が SLEEP 命令を実行した場合にバスコントローラと I/O ポートも動作をストップして、消費電流を低減する全モジュールクロックストップモードの許可または禁止を設定します。 0：全モジュールクロックストップモード禁止 1：全モジュールクロックストップモード許可
13	MSTPA13	1	R/W	DMA コントローラ (DMAC)
12	MSTPA12	1	R/W	データ転送ファコントローラ (DTC)
9	MSTPA9	1	R/W	8 ビットタイマ (TMR_3, TMR_2)
8	MSTPA8	1	R/W	8 ビットタイマ (TMR_1, TMR_0)
5	MSTPA5	1	R/W	D/A コンバータ (チャンネル 1, 0)
3	MSTPA3	1	R/W	A/D コンバータ (ユニット 0)
0	MSTPA0	0	R/W	16 ビットタイマパルスユニット (TPU チャンネル 5~0)


- モジュールストップコントロールレジスタ B (MSTPCRB)    ビット数：16    アドレス：H'FFFDCA

ビット	ビット名	設定値	R/W	機能
15	MSTPB15	1	R/W	プログラマブルパルスジェネレータ (PPG)
12	MSTPB12	1	R/W	シリアルコミュニケーションインタフェース_4 (SCI_4)
10	MSTPB10	1	R/W	シリアルコミュニケーションインタフェース_2 (SCI_2)
9	MSTPB9	1	R/W	シリアルコミュニケーションインタフェース_1 (SCI_1)
8	MSTPB8	1	R/W	シリアルコミュニケーションインタフェース_0 (SCI_0)
7	MSTPB7	1	R/W	I <sup>2</sup> C バスインタフェース_1 (IIC_1)
6	MSTPB6	1	R/W	I <sup>2</sup> C バスインタフェース_0 (IIC_0)

- モジュールストップコントロールレジスタ C (MSTPCRC)    ビット数：16    アドレス：H'FFFDCC

ビット	ビット名	設定値	R/W	機能
15	MSTPC15	1	R/W	シリアルコミュニケーションインタフェース_5 (SCI_5), (IrDA)
14	MSTPC14	1	R/W	シリアルコミュニケーションインタフェース_6 (SCI_6)
13	MSTPC13	1	R/W	8 ビットタイマ (TMR_4, TMR_5)
12	MSTPC12	1	R/W	8 ビットタイマ (TMR_6, TMR_7)
11	MSTPC11	1	R/W	ユニバーサルシリアルバスインタフェース (USB)
10	MSTPC10	1	R/W	CRC 演算器
4	MSTPC4	0	R/W	内蔵 RAM_4 (H'FF2000 ~ H'FF3FFF)
3	MSTPC3	0	R/W	内蔵 RAM_3 (H'FF4000 ~ H'FF5FFF)
2	MSTPC2	0	R/W	内蔵 RAM_2 (H'FF6000 ~ H'FF7FFF)
1	MSTPC1	0	R/W	内蔵 RAM_1 (H'FF8000 ~ H'FF9FFF)
0	MSTPC0	0	R/W	内蔵 RAM_0 (H'FFA000 ~ H'FFBFFF)

(5) フローチャート



### 5.5.2 main 関数

(1) 機能概要

メインルーチン。TPU をアウトプットコンペア機能、バッファ動作とし、TIOCA3 端子からトグル出力する設定にします。

(2) 引数

なし

(3) 戻り値

なし

(4) 使用内部レジスタ説明

本例で使用する内部レジスタを以下に示します。なお、設定値は本例において使用している値であり、初期値とは異なります。

● タイマスタートレジスタ (TSTR)

ビット数：8    アドレス：H'FFFFBC

ビット	ビット名	設定値	R/W	機能
5	CST5	0	R/W	カウンタスタート 5~0 TCNT の動作/停止を選択します。 0 : TCNT_5 ~ TCNT_0 のカウンタ動作は停止 1 : TCNT_5 ~ TCNT_0 はカウンタ動作
4	CST4	0	R/W	
3	CST3	1	R/W	
2	CST2	0	R/W	
1	CST1	0	R/W	
0	CST0	0	R/W	

● タイマコントロールレジスタ\_3 (TCR\_3)

ビット数：8    アドレス：H'FFFEC1

ビット	ビット名	設定値	R/W	機能
7	CCLR2	0	R/W	カウンタクリア 2, 1, 0 TCNT_3 のカウンタクリア要因を選択します。 001 : TGRA_3 のコンペアマッチ/インプットキャプチャで TCNT_3 クリア
6	CCLR1	0	R/W	
5	CCLR0	1	R/W	
4	CKEG1	0	R/W	クロックエッジ 1, 0 入力クロックのエッジを選択します。 00 : 立ち下がりエッジでカウント
3	CKEG0	0	R/W	
2	TPSC2	0	R/W	タイマプリスケラ 2, 1, 0 TCNT_3 のカウンタクロックを選択します。 000 : 内部クロック P $\phi$ /1 でカウント
1	TPSC1	0	R/W	
0	TPSC0	0	R/W	

● タイマモードレジスタ\_3 (TMDR\_3)

ビット数：8    アドレス：H'FFFFF1

ビット	ビット名	設定値	R/W	機能
4	BFA	1	R/W	バッファ動作 A 0 : TGRA は通常動作 1 : TGRA と TGRC はバッファ動作
3	MD3	0	R/W	モード 3~0 タイマの動作モードを設定します。 0000 : 通常動作
2	MD2	0	R/W	
1	MD1	0	R/W	
0	MD0	0	R/W	

- タイマ I/O コントロールレジスタ H\_3 (TIORH\_3) ビット数：8    アドレス：H'FFFFFF2

ビット	ビット名	設定値	R/W	機能
3	IOA3	0	R/W	I/O コントロール A3 ~ A0 TGRA_3 の機能を設定します。 0111 : TGRA_3 はアウトプットコンペアレジスタとして機能。TIOCA3 端子の初期出力は 1 出力，コンペアマッチでトグル出力される。
2	IOA2	1	R/W	
1	IOA1	1	R/W	
0	IOA0	1	R/W	

- タイマインタラプトイネーブルレジスタ\_3 (TIER\_3) ビット数：8    アドレス：H'FFFFFF4

ビット	ビット名	設定値	R/W	機能
0	TGIEA	1	R/W	TGR インタラプトイネーブル A TSR の TGFA ビットが 1 にセットされたとき，TGFA ビットによる割り込み要求 (TGIA) を許可または禁止します。 0 : TGFA ビットによる割り込み要求 (TGIA) を禁止 1 : TGFA ビットによる割り込み要求 (TGIA) を許可


- タイマステータスレジスタ\_3 (TSR\_3) ビット数：8    アドレス：H'FFFFFF5

ビット	ビット名	設定値	R/W	機能
0	TGFA	0	R/(W)*	インプットキャプチャ/アウトプットコンペアフラグ A TGRA_3 がアウトプットコンペアレジスタとして機能している場合 【セット条件】 TCNT = TGRA になったとき 【クリア条件】 TGFA = 1 の状態で TGFA をリード後，TGFA に 0 をライトしたとき

【注】 \* フラグをクリアするための 0 ライトのみ可能です。

- タイマジェネラルレジスタ A\_3 (TGRA\_3) ビット数：16    アドレス：H'FFFFFF8  
機能：TGRA\_3 は，アウトプットコンペアレジスタとして使用します。  
設定値：output [cnt++]
- タイマジェネラルレジスタ C\_3 (TGRC\_3) ビット数：16    アドレス：H'FFFFFFC  
機能：TGRC\_3 は，TGRA\_3 のバッファレジスタとして使用します。  
設定値：output [cnt++]

### (5) フローチャート





### 5.5.3 tgi3a\_int 関数

(1) 機能概要

TGI3A 割り込み処理。(TGRC\_3 (バッファレジスタ) に値を設定, TGI3A 割り込みフラグクリア)

(2) 引数

なし

(3) 戻り値

なし

(4) 使用内部レジスタ説明

本例で使用する内部レジスタを以下に示します。なお, 設定値は本例において使用している値であり, 初期値とは異なります。

- タイマ I/O コントロールレジスタ H\_3 (TIORH\_3) ビット数: 8    アドレス: H'FFFFFF2

ビット	ビット名	設定値	R/W	機能
3	IOA3	0	R/W	I/O コントロール A3 ~ A0 TGRA_3 の機能を設定します。 0000: TGRA_3 はアウトプットコンペアレジスタとして機能。TIOCA3 端子は, 出力禁止
2	IOA2	0	R/W	
1	IOA1	0	R/W	
0	IOA0	0	R/W	

- タイマインタラプトイネーブルレジスタ\_3 (TIER\_3) ビット数: 8    アドレス: H'FFFFFF4

ビット	ビット名	設定値	R/W	機能
0	TGIEA	0	R/W	TGR インタラプトイネーブル A TSR の TGFA ビットが 1 にセットされたとき, TGFA ビットによる割り込み要求 (TGIA) を許可または禁止します。 0: TGFA ビットによる割り込み要求 (TGIA) を禁止 1: TGFA ビットによる割り込み要求 (TGIA) を許可

- タイマステータスレジスタ\_3 (TSR\_3) ビット数: 8    アドレス: H'FFFFFF5

ビット	ビット名	設定値	R/W	機能
0	TGFA	0	R/(W)*	インプットキャプチャ/アウトプットコンペアフラグ A TGRA_3 がアウトプットコンペアレジスタとして機能している場合 【セット条件】 TCNT = TGRA になったとき 【クリア条件】 TGFA = 1 の状態で TGFA をリード後, TGFA に 0 をライトしたとき


【注】 \* フラグをクリアするための 0 ライトのみ可能です。

- タイマジェネラルレジスタ C\_3 (TGRC\_3) ビット数: 16    アドレス: H'FFFFFFC

機能: TGRC\_3 は, TGRA\_3 のバッファレジスタとして使用します。

設定値: output [cnt++]

(5) フローチャート



## 6. 参照ドキュメントに関する記述 (注意事項)

- ハードウェアマニュアル  
H8SX/1653 グループハードウェアマニュアル  
(最新版をルネサス テクノロジホームページから入手してください。)
- テクニカルニュース/テクニカルアップデート  
(最新の情報をルネサス テクノロジホームページから入手してください。)

ホームページとサポート窓口

ルネサス テクノロジホームページ

<http://japan.renesas.com/>

お問合せ先

<http://japan.renesas.com/inquiry>

[csc@renesas.com](mailto:csc@renesas.com)

### 改訂記録

Rev.	発行日	改訂内容	
		ページ	ポイント
1.00	2007.08.23	—	初版発行

**本資料ご利用に際しての留意事項**

1. 本資料は、お客様に用途に応じた適切な弊社製品をご購入いただくための参考資料であり、本資料中に記載の技術情報について弊社または第三者の知的財産権その他の権利の実施、使用を許諾または保証するものではありません。
2. 本資料に記載の製品データ、図、表、プログラム、アルゴリズムその他応用回路例など全ての情報の使用に起因する損害、第三者の知的財産権その他の権利に対する侵害に関し、弊社は責任を負いません。
3. 本資料に記載の製品および技術を大量破壊兵器の開発等の目的、軍事利用の目的、あるいはその他軍用途の目的で使用しないでください。また、輸出に際しては、「外国為替及び外国貿易法」その他輸出関連法令を遵守し、それらの定めるところにより必要な手続を行ってください。
4. 本資料に記載の製品データ、図、表、プログラム、アルゴリズムその他応用回路例などの全ての情報は本資料発行時点のものであり、弊社は本資料に記載した製品または仕様等を予告なしに変更することがあります。弊社の半導体製品のご購入およびご使用に当たりますは、事前に弊社営業窓口で最新の情報をご確認頂きますとともに、弊社ホームページ (<http://www.renesas.com>) などを通じて公開される情報に常にご注意下さい。
5. 本資料に記載した情報は、正確を期すため慎重に制作したのですが、万一本資料の記述の誤りに起因する損害がお客様に生じた場合においても、弊社はその責任を負いません。
6. 本資料に記載の製品データ、図、表などに示す技術的な内容、プログラム、アルゴリズムその他応用回路例などの情報を流用する場合は、流用する情報を単独で評価するだけでなく、システム全体で十分に評価し、お客様の責任において適用可否を判断して下さい。弊社は、適用可否に対する責任を負いません。
7. 本資料に記載された製品は、各種安全装置や運輸・交通用、医療用、燃焼制御用、航空宇宙用、原子力、海底中継用の機器・システムなど、その故障や誤動作が直接人命を脅かしあるいは人体に危害を及ぼすおそれのあるような機器・システムや特に高度な品質・信頼性が要求される機器・システムでの使用を意図して設計、製造されたものではありません（弊社が自動車用と指定する製品を自動車に使用する場合を除きます）。これらの用途に利用されることをご検討の際には、必ず事前に弊社営業窓口へご照会下さい。なお、上記用途に使用されたことにより発生した損害等について弊社はその責任を負いかねますのでご了承願います。
8. 第7項にかかわらず、本資料に記載された製品は、下記の用途には使用しないで下さい。これらの用途に使用されたことにより発生した損害等につきましては、弊社は一切の責任を負いません。
  - 1) 生命維持装置。
  - 2) 人体に埋め込み使用するもの。
  - 3) 治療行為（患部切り出し、薬剤投与等）を行なうもの。
  - 4) その他、直接人命に影響を与えるもの。
9. 本資料に記載された製品のご使用につき、特に最大定格、動作電源電圧範囲、放熱特性、実装条件およびその他諸条件につきましては、弊社保証範囲内でご使用ください。弊社保証値を越えて製品をご使用された場合の故障および事故につきましては、弊社はその責任を負いません。
10. 弊社は製品の品質及および信頼性の向上に努めておりますが、特に半導体製品はある確率で故障が発生したり、使用条件によっては誤動作したりする場合があります。弊社製品の故障または誤動作が生じた場合も人身事故、火災事故、社会的損害などを生じさせないよう、お客様の責任において冗長設計、延焼対策設計、誤動作防止設計などの安全設計（含むハードウェアおよびソフトウェア）およびエージング処理等、機器またはシステムとしての出荷保証をお願いいたします。特にマイコンソフトウェアは、単独での検証は困難なため、お客様が製造された最終の機器・システムとしての安全検証をお願い致します。
11. 本資料に記載の製品は、これを搭載した製品から剥がれた場合、幼児が口に入れて誤飲する等の事故の危険性があります。お客様の製品への実装後に容易に本製品が剥がれることがなきよう、お客様の責任において十分な安全設計をお願いします。お客様の製品から剥がれた場合の事故につきましては、弊社はその責任を負いません。
12. 本資料の全部または一部を弊社の文書による事前の承諾なしに転載または複製することを固くお断り致します。
13. 本資料に関する詳細についてのお問い合わせ、その他お気付きの点等がございましたら弊社営業窓口までご照会下さい。