

1. 要約

この資料は、M32C/87B 144ピン版とR32C/116 144ピン版との機能の相違点を確認する為の参考資料です。各機能の詳細については、ハードウェアマニュアルまたはソフトウェアマニュアルを参照ください。

2. はじめに

この資料は次のマイコンに適用されます。

- マイコン:M32C/87B 144ピン版、R32C/116 144ピン版

3. 概要比較

3.1 機能の概要比較

表 3.1~表 3.2に機能の相違点を示します。

表 3.1 機能の相違点 (1/2)

項目	M32C/87B	R32C/116
基本命令数	108命令	108命令 削除：18、新規：18、変更：5
最小命令実行時間	31.3ns (f(CPU)=32MHz / VCC1=4.2~5.5V)	20ns (f(CPU)=50MHz)
乗算器	16ビット×16ビット→32ビット	32ビット×32ビット→64ビット
積和演算命令	16ビット×16ビット+48ビット→48ビット	32ビット×32ビット+64ビット→64ビット
FPU	なし	単精度 (IEEE-754 準拠)
バレルシフタ	16ビット	32ビット
動作モード	シングルチップ、メモリ拡張、 マイクロプロセッサモード	シングルチップ、メモリ拡張、 マイクロプロセッサモード(オプション(注1))
アドレス空間	16Mバイト	4Gバイト(うち64Mバイトまで使用可)
電圧低下検出回路	Vdet3検出機能、Vdet4検出機能、 コールドスタート/ウォームスタート判定機能	電圧低下検出割り込み(オプション(注1))
クロック	メインクロック発振回路：~32MHz PLL シンセサイザ：~32MHz 発振停止検出： メインクロック発振停止検出 周波数分周回路： 1、2、3、4、6、8、10、12、14、16分周選択	メインクロック発振回路：4~16MHz PLL シンセサイザ：96MHz~128MHz 発振停止検出： メインクロック発振停止検出機能 再発振検出機能 周波数分周回路：2~24分周選択
割り込み	割り込みベクタ数：70	割り込みベクタ数：261
DMAC	4チャンネル 起動要因：43	4チャンネル 起動要因：57
入出力ポート	CMOS入出力121本、入力1本	CMOS入出力120本、入力2本
シリアル インタフェース	7チャンネル (UART0~UART6) クロック同期シリアルI/O クロック非同期シリアルI/O 5チャンネル (UART0~UART4) I ² C bus、特殊モード2、 GCIモード、SIMモード、 IEBus(オプション(注1)) 1チャンネル (UART0) IrDAモード	9チャンネル (UART0~UART8) クロック同期シリアルI/O クロック非同期シリアルI/O 7チャンネル (UART0~UART6) I ² C bus、特殊モード2、 IEBus(オプション(注1))
インテリジェントI/O	時間計測機能：16ビット×8 波形生成機能：16ビット×16 通信機能： クロック同期モード、 クロック非同期モード HDLCデータ処理モード IEBus(オプション(注1)) 二相パルス信号処理 (グループ1)	時間計測機能：16ビット×16 波形生成機能：16ビット×24 通信機能： 可変長クロック同期型シリアルI/O IEBus(オプション(注1)) 二相パルス信号処理 (グループ0、グループ1)
マルチマスタI ² C bus インタフェース	なし	1チャンネル

注1. オプション機能をご使用になる場合は、弊社営業窓口までご連絡ください。

表 3.2 機能の相違点 (2/2)

項目	M32C/87B	R32C/116
フラッシュメモリ	プログラムイレーズ電圧: 3.3±0.3Vまたは5.0±0.5V プログラム、イレーズ回数:100回(全領域)	プログラム、イレーズ電圧: Vcc=3.0~5.5V プログラム、イレーズ回数: 1000回(プログラム領域)/10000回(データ領域)
動作周波数/電源電圧	32MHz / VCC1=4.2~5.5V、VCC2=3.0V~VCC1 24MHz / VCC1=3.0~5.5V、VCC2=3.0V~VCC1	50MHz / VCC=3.0~5.5V
消費電力	32mA (32MHz / VCC1=VCC2=5V) 23mA (24MHz / VCC1=VCC2=3.3V) 45μA (約1MHz / VCC1=VCC2=3.3V オンチップオシレータ低消費電力モード →ウェイトモード) 0.8μA(VCC1=VCC2=3.3Vストップモード)	35mA (VCC=5.0V、f(CPU)=50MHz) 8μA (VCC=3.3V~5.0V、 f(XCIN)=32.768kHz、ウェイトモード) 5μA (VCC=3.3V~5.0V、 クロック停止、メインレギュレータ停止)

3.2 端子機能比較

表 3.3~表 3.6に端子機能の相違点を示します。

表 3.3 端子機能の相違点 (1/4)

M32C/87B	R32C/116	相違点
P14_3/INPC1_7/OUTC1_7(注1)	P14_3	【削除】 INPC1_7/OUTC1_7
P14_2/INPC1_6/OUTC1_6(注1)	VDC0	【削除】 P14_2/INPC1_6/OUTC1_6 【追加】 VDC0
P14_1/INPC1_5/OUTC1_5(注1)	P14_1	【削除】 INPC1_5/OUTC1_5
P14_0/INPC1_4/OUTC1_4(注1)	VDC1	【削除】 P14_0/INPC1_4/ OUTC1_4 【追加】 VDC1
BYTE	NSD	【削除】 BYTE 【追加】 NSD
P8_1/TA4IN/̄U/RTP2_3/CTS5/RTS5/ INPC1_5/OUTC1_5(注1)	P8_1/TA4IN/̄U/CTS5/RTS5/SS5/IIO1_5/ UD0B/UD1B(注1)	【削除】 RTP2_3 【追加】 SS5/UD0B/ UD1B
P8_0/TA4OUT/U/RXD5/ISRXD0	P8_0/TA4OUT/U/RXD5/SCL5/STXD5/ UD0A/UD1A	【削除】 ISRXD0 【追加】 SCL5/STXD5/UD0A/ UD1A
P7_7/TA3IN/RTP2_2/CLK5/ INPC1_4/OUTC1_4/ISCLK0(注1)	P7_7/TA3IN/CLK5/ IIO1_4/UD0B/UD1B(注1)	【削除】 RTP2_2/ISCLK0 【追加】 UD0B/UD1B
P7_6/TA3OUT/TXD5/ INPC1_3/OUTC1_3/ISTXD0(注1)	P7_6/TA3OUT/TXD5/SDA5/SRXD5/ CTS8/RTS8/IIO1_3/UD0A/ UD1A(注1)	【削除】 ISTXD0 【追加】 SDA5/SRXD5/CTS8/RTS8/ UD0A/UD1A
P7_5/TA2IN/̄W/RTP2_1/INPC1_2/ OUTC1_2/ISRXD1(注1)	P7_5/TA2IN/̄W/RXD8/IIO1_2(注1)	【削除】 RTP2_1/ISRXD1 【追加】 RXD8
P7_4/TA2OUT/W/RTP2_0/INPC1_1/ OUTC1_1/ISCLK1(注1)	P7_4/TA2OUT/W/CLK8/IIO1_1(注1)	【削除】 RTP2_0/ISCLK1 【追加】 CLK8
P7_3/TA1IN/̄V/CTS2/RTS2/SS2/ INPC1_0/ OUTC1_0/ISTXD1(注1)	P7_3/TA1IN/̄V/CTS2/RTS2/SS2/TXD8/ IIO1_0(注1)	【削除】 ISTXD1 【追加】 TXD8

注1. インテリジェントI/O機能の端子名で、R32C/116のIIO1_i(i=1~7)は、M32C/87BのOUTC1_i(i=1~7)、INPC1_i(i=1~7)を合わせたもので同じ機能の端子です。

表 3.4 端子機能の相違点(2/4)

M32C/87B	R32C/116	相違点
P7_1/TA0IN/TB5IN/RTP0_3/RXD2/ SCL2/STXD2/INPC1_7/OUTC1_7/ OUTC2_2/ISRXD2/IEIN(注1)	P7_1/TA0IN/TB5IN/RXD2/SCL2/ STXD2/MSCLE/IIO1_7/OUTC2_2/ ISRXD2/IEIN(注1)	【削除】 RTP0_3 【追加】 MSCLE
P7_0/TA0OUT/RTP0_2/TXD2/SDA2/ SRXD2/INPC1_6/OUTC1_6/ OUTC2_0/ISTXD2/IEOUT(注1)	P7_0/TA0OUT/TXD2/SDA2/SRXD2/ MSDA/IIO1_6/OUTC2_0/ISTXD2/ IEOUT(注1)	【削除】 RTP0_2 【追加】 MSDA
VCC1	VCC	【削除】 VCC1 【追加】 VCC
P6_3/TXD0/SDA0/IrDAOUT/SRXD0	P6_3/TXD0/SDA0/SRXD0	【削除】 IrDAOUT
P6_2/RXD0/SCL0/STXD0/IrDAIN	P6_2/TB2IN/RXD0/SCL0/STXD0	【削除】 IrDAIN 【追加】 TB2IN
P6_1/RTP0_1/CLK0	P6_1/TB1IN/CLK0	【削除】 RTP0_1 【追加】 TB1IN
P6_0/RTP0_0/CTS0/RTS0/SS0	P6_0/TB0IN/CTS0/RTS0/SS0	【削除】 RTP0_0 【追加】 TB0IN
P13_7/OUTC2_7	P13_7/OUTC2_7/D31	【追加】 D31
P13_6/OUTC2_1/ISCLK2	P13_6/OUTC2_1/ISCLK2/D30	【追加】 D30
P13_5/OUTC2_2/ISRXD2/IEIN	P13_5/OUTC2_2/ISRXD2/IEIN/D29	【追加】 D29
P13_4/OUTC2_0/ISTXD2/IEOUT	P13_4/OUTC2_0/ISTXD2/IEOUT/D28	【追加】 D28
P5_7/RDY	P5_7/CTS7/RTS7/RDY/CS3	【追加】 CTS7/RTS7/CS3
P5_6/ALE	P5_6/RXD7/ALE/CS2	【追加】 RXD7/CS2
P5_5/HOLD	P5_5/CLK7/HOLD	【削除】 CLK7
P5_4/HLDA/ALE	P5_4/TXD7/HLDA/CS1	【削除】 ALE 【追加】 TXD7/CS1
P13_3/OUTC2_3	P13_3/OUTC2_3/D27	【追加】 D27
P13_2/OUTC2_6	P13_2/OUTC2_6/D26	【追加】 D26
VCC2	VCC	【削除】 VCC2 【追加】 VCC
P13_1/OUTC2_5	P13_1/OUTC2_5/D25	【追加】 D25
P13_0/OUTC2_4	P13_0/OUTC2_4/D24	【追加】 D24
P5_3/CLKOUT/BCLK/ALE	P5_3/CLKOUT/BCLK	【削除】 ALE
P5_1/WRH/BHE(注2)(注3)	P5_1/WR1/BC1(注2)(注3)	
P5_0/WR/WRL(注4)	P5_0/WR/WR0(注4)	
P12_7	P12_7/D23	【追加】 D23
P12_6	P12_6/D22	【追加】 D22
P12_5	P12_5/D21	【追加】 D21

注1. インテリジェントI/O機能の端子名で、R32C/116のIIO1_i(i=1~7)は、M32C/87BのOUTC1_i(i=1~7)、INPC1_i(i=1~7)を合わせたもので同じ機能の端子です。

注2. バス端子名で、M32C/87BのWRHとR32C/116のWR1とは同じ機能の端子です。

注3. バス端子名で、M32C/87BのBHEとR32C/116のBC1とは同じ機能の端子です。

注4. バス端子名で、M32C/87BのWRLとR32C/116のWR0とは同じ機能の端子です。

表 3.5 端子機能の相違点 (3/4)

M32C/87B	R32C/116	相違点
P4_7/ $\overline{CS0}$ /A23	P4_7/TDX6/SDA6/SRXD6/ $\overline{CS0}$ /A23	【追加】TDX6/SDA6/SRXD6
P4_6/ $\overline{CS1}$ /A22	P4_6/RXD6/SCL6/STXD6/ $\overline{CS1}$ /A22	【追加】RXD6/SCL6/STXD6
P4_5/ $\overline{CS2}$ /A21	P4_5/CLK6/ $\overline{CS2}$ /A21	【追加】CLK6
P4_4/ $\overline{CS3}$ /A20	P4_4/CTS6/RTS6/SS6/ $\overline{CS3}$ /A20	【追加】CTS6/RTS6/SS6
P4_3/A19	P4_3/TXD3/SDA3/SRXD3/OUTC2_0/ ISTXD2/IEOUT/A19	【追加】TXD3/SDA3/SRXD3/ OUTC2_0/ISTXD2/IEOUT
VCC2	VCC	【削除】VCC2 【追加】VCC
P4_2/A18	P4_2/RXD3/SCL3/STXD3/ISRXD2/IEIN/ A18	【追加】RXD3/SCL3/STXD3/ISRXD2/ IEIN
P4_1/A17	P4_1/CLK3/A17	【追加】CLK3
P4_0/A16	P4_0/CTS3/RTS3/SS3/A16	【追加】CTS3/RTS3/SS3
P3_7/A15,[A15/D15]	P3_7/TA4IN/ \overline{U} /A15/(D15)	【追加】TA4IN/ \overline{U}
P3_6/A14,[A14/D14]	P3_6/TA4OUT/U/A14/(D14)	【追加】TA4OUT/U
P3_5/A13,[A13/D13]	P3_5/TA2IN/ \overline{W} /A13/(D13)	【追加】TA2IN/ \overline{W}
P3_4/A12,[A12/D12]	P3_4/TA2OUT/W/A12/(D12)	【追加】TA2OUT/W
P3_3/A11,[A11/D11]	P3_3/TA1IN/ \overline{V} /A11/(D11)	【追加】TA1IN/ \overline{V}
P3_2/A10,[A10/D10]	P3_2/TA1OUT/V/A10/(D10)	【追加】TA1OUT/V
P3_1/A9,[A9/D9]	P3_1/TA3OUT/UD0B/UD1B/A9/(D9)	【追加】TA3OUT/UD0B/UD1B
P12_4	P12_4/D20	【追加】D20
P12_3/ $\overline{CTS6}$ / $\overline{RTS6}$	P12_3/CTS6/RTS6/SS6/D19	【追加】SS6/D19
P12_2/RXD6	P12_2/RXD6/SCL6/STXD6/D18	【追加】SCL6/STXD6/D18
P12_1/CLK6	P12_1/CLK6/D17	【追加】D17
P12_0/TXD6	P12_0/TXD6/SDA6/SRXD6/D16	【追加】SDA6/SRXD6/D16
P3_0/A8,[A8/D8]	P3_0/TA0OUT/UD0A/UD1A/A8/(D8)	【追加】TA0OUT/UD0A/UD1A
P2_1/AN2_1/A1/(D1)	P2_1/AN2_1/A1/(D1)/ $\overline{BC2}$ /(D1)	【追加】 $\overline{BC2}$ /(D1)
P2_0/AN2_0/A0/(D0)	P2_0/AN2_0/A0/(D0)/ $\overline{BC0}$ /(D0)	【追加】 $\overline{BC0}$ /(D0)
P1_7/ $\overline{INT5}$ /D15	P1_7/ $\overline{INT5}$ /D15/IIO0_7/IIO1_7	【追加】IIO0_7/IIO1_7
P1_6/ $\overline{INT4}$ /D14	P1_6/ $\overline{INT4}$ /D14/IIO0_6/IIO1_6	【追加】IIO0_6/IIO1_6
P1_5/ $\overline{INT3}$ /D13	P1_5/ $\overline{INT3}$ /D13/IIO0_5/IIO1_5	【追加】IIO0_5/IIO1_5
P1_4/D12	P1_4/D12/IIO0_4/IIO1_4	【追加】IIO0_4/IIO1_4
P1_3/D11	P1_3/D11/IIO0_3/IIO1_3	【追加】IIO0_3/IIO1_3
P1_2/D10	P1_2/D10/IIO0_2/IIO1_2	【追加】IIO0_2/IIO1_2
P1_1/D9	P1_1/D9/IIO0_1/IIO1_1	【追加】IIO0_1/IIO1_1
P1_0/D8	P1_0/D8/IIO0_0/IIO1_0	【追加】IIO0_0/IIO1_0
P11_4	P11_4/ $\overline{BC3}$ /WR3	【追加】 $\overline{BC3}$ /WR3

表 3.6 端子機能の相違点(4/4)

M32C/87B	R32C/116	相違点
P11_3/INPC1_3/OUTC1_3(注1)	P11_3/RTS8/CTS8/IIO1_3/CS3/WR2(注1)	【追加】 RTS8/CTS8/CS3/WR2
P11_2/INPC1_2/OUTC1_2/ISRXD1(注1)	P11_2/RXD8/IIO1_2/CS2(注1)	【削除】 ISRXD1 【追加】 RXD8/CS2
P11_1/INPC1_1/OUTC1_1/ISCLK1(注1)	P11_1/CLK8/IIO1_1/CS1(注1)	【削除】 ISCLK1 【追加】 CLK8/CS1
P11_0/INPC1_0/OUTC1_0/ISTXD1(注1)	P11_0/TXD8/IIO1_0/CS0(注1)	【削除】 ISTXD1 【追加】 TXD8/CS0
P15_7/CTS6/RTS6/AN15_7	P15_7/CTS6/RTS6/SS6/IIO0_7/AN15_7	【追加】 SS6/IIO0_7
P15_6/CLK6/AN15_6	P15_6/CLK6/IIO0_6/AN15_6	【追加】 IIO0_6
P15_5/RXD6/AN15_5	P15_5/RXD6/SCL6/STXD6/IIO0_5/AN15_5	【追加】 SCL6/STXD6/IIO0_5
P15_4/TXD6/AN15_4	P15_4/TXD6/SDA6/SRXD6/IIO0_4/AN15_4	【追加】 SDA6/SRXD6/IIO0_4
P15_3/CTS5/RTS5/AN15_3	P15_3/CTS7/RTS7/IIO0_3/AN15_3	【削除】 CTS5/RTS5 【追加】 CTS7/RTS7/IIO0_3
P15_2/RXD5/ISRXD0/AN15_2	P15_2/RXD7/IIO0_2/AN15_2	【削除】 RXD5/ISRXD0 【追加】 RXD7/IIO0_2
P15_1/CLK5/ISCLK0/AN15_1	P15_1/CLK7/IIO0_1/AN15_1	【削除】 CLK5/ISCLK0 【追加】 CLK7/IIO0_1
P15_0/TXD5/ISTXD0/AN15_0	P15_0/TXD7/IIO0_0/AN15_0	【削除】 TXD5/ISTXD0 【追加】 TXD7/IIO0_0
VCC1	VCC	【削除】 VCC1 【追加】 VCC
P10_7/KI3/AN_7/RTP3_3	P10_7/KI3/AN_7	【削除】 RTP3_3
P10_6/KI2/AN_6/RTP3_2	P10_6/KI2/AN_6	【削除】 RTP3_2
P10_5/KI1/AN_5/RTP3_1	P10_5/KI1/AN_5	【削除】 RTP3_1
P10_4/KI0/AN_4/RTP3_0	P10_4/KI0/AN_4	【削除】 RTP3_0
P10_3/AN_3/RTP1_3	P10_3/AN_3	【削除】 RTP1_3
P10_2/AN_2/RTP1_2	P10_2/AN_2	【削除】 RTP1_2
P10_1/AN_1/RTP1_1	P10_1/AN_1	【削除】 RTP1_1
P10_0/AN_0/RTP1_0	P10_0/AN_0	【削除】 RTP1_0

注1. インテリジェントI/O機能の端子名で、R32C/116のIIO1_i(i=1~7)は、M32C/87BのOUTC1_i(i=1~7)、INPC1_i(i=1~7)を合わせたもので同じ機能の端子です。

4. 詳細比較

4.1 CPU機能比較

表 4.1にR32C/116で変更された命令、表 4.2~表 4.3に内部レジスタのビット長の相違点、表 4.4にフラグレジスタの相違点を示します。

表 4.1 R32C/116で変更された命令

項目	R32C/116	
追加命令	ADDF、ADSF、CMPF、CNVIF、DIVF、MULX、MULF、EXITI、ROUND、STOP、SUBF、SUNTIL、SWHILE	
追加命令 (ニーモニックが M32C/87Bと同じもの)	DIV	サイズ指定子に".B"を指定した場合、16bit÷8bit=8bitから8bit÷8bit=8bitに変更 サイズ指定子に".W"を指定した場合、32bit÷16bit=16bitから16bit÷16bit=16bitに変更 サイズ指定子に".L"を指定した場合、64bit÷32bit=32bitから32bit÷32bit=32bitに変更
	DIVU	サイズ指定子に".B"を指定した場合、16bit÷8bit=8bitから8bit÷8bit=8bitに変更 サイズ指定子に".W"を指定した場合、32bit÷16bit=16bitから16bit÷16bit=16bitに変更 サイズ指定子に".L"を指定した場合、64bit÷32bit=32bitから32bit÷32bit=32bitに変更
	DIVX	サイズ指定子に".B"を指定した場合、16bit÷8bit=8bitから8bit÷8bit=8bitに変更 サイズ指定子に".W"を指定した場合、32bit÷16bit=16bitから16bit÷16bit=16bitに変更 サイズ指定子に".L"を指定した場合、64bit÷32bit=32bitから32bit÷32bit=32bitに変更
	MUL	サイズ指定子に".B"を指定した場合、8bit×8bit=16bitから8bit×8bit=8bitに変更 サイズ指定子に".W"を指定した場合、16bit×16bit=32bitから16bit×16bit=16bitに変更 サイズ指定子に".L"を指定した場合、32bit×32bit=64bitから32bit×32bit=32bitに変更
	MULU	サイズ指定子に".B"を指定した場合、8bit×8bit=16bitから8bit×8bit=8bitに変更 サイズ指定子に".W"を指定した場合、16bit×16bit=32bitから16bit×16bit=16bitに変更 サイズ指定子に".L"を指定した場合、32bit×32bit=64bitから32bit×32bit=32bitに変更
削除命令	ADDX、ADJNZ、BAND、BNAND、BNOR、BNTST、BNXOR、BOR、BXOR、CMPX、JMPS、JSRS、MOVX、MULEX、SBJNZ、SHANC、SHLNC、SUBX	
変更命令 (ニーモニック変更)	EDIV	DIVからニーモニック変更
	EDIVU	DIVUからニーモニック変更
	EDIVX	DIVXからからニーモニック変更
	EMUL	MULからからニーモニック変更
	EMULU	MULUからからニーモニック変更

表 4.2 内部レジスタのビット長の相違点(1/2)

内部 レジスタ名	M32C/87B		R32C/116	
	レジスタ名	ビット長	レジスタ名	ビット長
フラグレジスタ	FLG	16ビット	FLG	32ビット
データレジスタ(注1)	R0、R1、R2、R3	16ビット R0、R1は上位、下位を 分割して8ビットで使用 可能 R2とR0、R3とR1を 組み合わせて32ビット レジスタとして使用可能	R0、R1、R2、R3	16ビット R0、R1、R2、R3は上位、 下位を分割して8ビットで使用 可能 R2とR0、R3とR1を 組み合わせて32ビット レジスタとして使用可能
			R4、R5、R6、R7	16ビット R6とR4、R7とR5を 組み合わせて32ビット レジスタとして使用可能

注1. これらのレジスタは2バンクあります

表 4.3 内部レジスタのビット長の相違点(2/2)

内部 レジスタ名	M32C/87B		R32C/116	
	レジスタ名	ビット長	レジスタ名	ビット長
アドレスレジスタ(注1)	A0、A1	24ビット	A0、A1、A2、 A3	32ビット
スタティックベース レジスタ(注1)	SB		SB	
フレームベースレジスタ (注1)	FB		FB	
ユーザスタックポインタ	USP		USP	
割り込みスタック ポインタ	ISP		ISP	
割り込みテーブル レジスタ	INTB		INTB	
プログラムカウンタ	PC		PC	
高速割り込み関連 レジスタ	SVF	16ビット	SVF	32ビット
	SVP	24ビット	SVP	
	VCT		VCT	
DMAC関連レジスタ (M32C/87BではDMACを 3ch以上使用するときは、 レジスタバンク1、 高速割り込みレジスタを DMACレジスタに拡張)	DMD0、DMD1	8ビット	DMD0、DMD1、 DMD2、DMD3	32ビット
	DCT、DCT1、 DCT2(R0)、 DCT3(R1)	16ビット	DCT0、DCT1、 DCT2、DCT3	
	DRC0、DRC1、 DRC1(R2)、 DRC2(R3)		DCR0、DCR1、 DCR2、DCR3	
	DMA0、DMA1、 DMA2(A0)、 DMA3(A1)、 DSA0、DSA1、 DSA2(SB)、 DSA3(FB)	24ビット	DSA0、DSA1、 DSA2、DSA3	
			DDA0、DDA1、 DDA2、DDA3	
DRA0、DRA1、 DRA2(SVP)、 DRA3(VCT)		DSR0、DSR1、 DSR2、DSR3		
		DDR0、DDR1、 DDR2、DDR3		

注1. これらのレジスタは2バンクあります

表 4.4 フラグレジスタの相違点

項目	M32C/87B		R32C/116	
	フラグ名	フラグレジスタビット位置	フラグ名	フラグレジスタビット位置
浮動小数点 アンダフローフラグ	-	-	FU	b8
浮動小数点 オーバフローフラグ	-	-	FO	b9
固定小数点位置指ビット	-	-	DP	b16
浮動小数点丸め演モード	-	-	RND	b19-b18

4.2 リセットの相違点

リセットには、ハードウェアリセット1、電圧低下検出リセット(ハードウェアリセット2)(M32C/87Bのみ)、ソフトウェアリセット、ウォッチドッグタイマリセットがあります。

リセットを行っても一部のSFRは初期化されず値を保持します。

表 4.5にリセット後の値を保持するレジスタの相違点、表 4.6にリセット時のクロック源と分周比の相違点、表 4.7にソフトウェアリセット移行前のクロック設定の相違点を示します。

表 4.5 リセット後の値を保持するレジスタの相違点

リセットの種類	レジスタ	リセット後の状態	
		M32C/87B	R32C/116
ハードウェアリセット1	WDC	WDC5ビットは初期化しない	-
電圧低下検出リセット (ハードウェアリセット2) (M32C/87Bのみ)	WDC	WDC5ビットは初期化しない	-
ソフトウェアリセット	PM0	PM01、PM00ビットは初期化しない	
	TCSPR	初期化しない	初期化する
	WDC	WDC5ビットは初期化しない	-
ウォッチドッグタイマリセット	PM0	PM01、PM00ビットは初期化しない	
	TCSPR	初期化しない	初期化する
	WDC	WDC5ビットは初期化しない	-

表 4.6 リセット時のクロック源と分周比の相違点

項目	M32C/87B	R32C/116
クロック源	メインクロック	PLLクロック(自励発振)
CPUクロック	8分周	12分周(クロック源基準)
周辺バスクロック	8分周	12分周(クロック源基準)
その他	-	ベースクロック：6分周 CPUクロック：2分周 周辺バスクロック：2分周

表 4.7 ソフトウェアリセット移行前のクロック設定の相違点

項目	M32C/87B	R32C/116
クロック源の設定	メインクロック	PLLクロック

4.3 電圧レギュレータの相違点

R32C/116の内部ロジック電圧は、内部電圧レギュレータを使用してVCC端子からの入力を降圧して生成します。内部電圧を安定させる為にVDC1端子とVDC0端子の間に平滑コンデンサを接続する必要があります。M32C/87Bには平滑コンデンサは必要ありません。表4.8に電圧レギュレータ制御レジスタの相違点を示します。

表 4.8 電圧レギュレータ制御レジスタの相違点

シンボル	アドレス		bit	M32C/87B	R32C/116
	M32C/87B	R32C/116			
VRCR	-	40060h	-	-	R32C/116のみ

4.4 電圧低下検出機能の相違点

表4.9に電圧低下検出機能SFRの相違点を示します。

表 4.9 電圧低下検出機能SFRの相違点

シンボル	アドレス		bit	M32C/87B	R32C/116
	M32C/87B	R32C/116			
VCR1	001Bh	-	-	M32C/87Bのみ	-
VCR2	0017h	-	-	M32C/87Bのみ	-
D4INT	002Fh	-	-	M32C/87Bのみ	-
WDC	000Fh	4404Fh	-	アドレス変更	
			5	コールドスタート/ウォームスタート判定フラグ	予約ビット
LVDC	-	40062h	-	-	R32C/116のみ
DVCR	-	40064h	-	-	R32C/116のみ

4.5 プロセッサモードの相違点

表4.10にプロセッサモード関連SFRの相違点を示します。

表 4.10 プロセッサモード関連SFRの相違点

シンボル	アドレス		bit	M32C/87B	R32C/116
	M32C/87B	R32C/116			
PM0	0004h	40044h	-	アドレス変更	
			5-4	マルチプレクスバス領域選択ビット	予約ビット
PM1	0005h	-	-	M32C/87Bのみ	-

4.6 クロックの相違点

表 4.11にクロックの相違点、表 4.12にクロック関連設定の相違点、表 4.13にクロック関連SFRの相違点を示します。

表 4.11 クロックの相違点

項目	M32C/87B	R32C/116
リセット後のCPUクロック	メインクロックの8分周	PLL周波数シンセサイザの自励発振周波数の12分周
XIN-XOUT駆動能力	切り替え不可	切り替え可能
メインクロック分周	分周なし、2、3、4、6、8、10、12、14、16分周から選択	分周なし、2、3、4分周から選択
ベースクロック分周	なし	2、3、4、6分周から選択
CPUクロック分周	なし	分周なし、2、3、4分周から選択
周辺バスクロック分周	なし	2、3、4分周から選択
PLL通倍率	6、8通倍の2、3分周から選択	ハードウェアマニュアルの設定値からの選択
ストップモード	M32C/87BとR32C/116では移行手順が異なる	
メインクロックモードでのストップ、ウェイトモードへの移行	可能	なし
メインクロック通倍モード(高速/中速)でのストップ、ウェイトモードへの移行	なし	不可
PLL自励発振モードでのウェイトモードへの移行	なし	可能
低速モードでのストップモードへの移行	不可	可能
低消費電力モードでのストップ、ウェイトモードへの移行	不可	可能
シリアルインタフェースを使用したウェイトからの復帰	UARTのすべてのチャンネルで復帰可能	UART7、8を除くチャンネルで復帰可能
ストップモードから復帰した場合のCPUクロック	メインクロックの8分周	STOP命令実行時と同じCPUクロック分周

表 4.12 クロック関連設定の相違点

項目	M32C/87B	R32C/116
XIN-XOUT駆動能力	-	CM1レジスタのCM16、CM15ビット
メインクロック分周	MCDレジスタのMCD4~MCD0ビット	CCRレジスタのCCD1、CCD0ビット
ベースクロック分周	-	CCRレジスタのBCD1、BCD0ビット
周辺バスクロック分周	-	CCRレジスタのPCD1、PCD0ビット
PLL通倍率	PLC0レジスタのPLC02~PLC00 PLC1レジスタのPLC12	ハードウェアマニュアルに記載されたPLC1、PLC0レジスタ設定

表 4.13 クロック関連SFRの相違点

シンボル	アドレス		bit	M32C/87B	R32C/116
	M32C/87B	R32C/116			
CCR	-	0004h	-	-	R32C/116のみ
PBC	-	001Fh-001Eh	-	-	R32C/116のみ
CM0	0006h	40046h	-	アドレス変更	
			7	CPUクロック選択ビット0	予約ビット
CM1	0007h	40047h	-	アドレス変更	
			0	全クロック停止制御ビット	PLL発振停止ビット
			6-5	予約ビット	XIN-XOUT駆動能力選択ビット
			7	CPUクロック選択ビット1	予約ビット
MCD	000Ch	-	-	M32C/87Bのみ	-
CM2	000Dh	4004Dh	-	アドレス変更	
			1	CPUクロック選択ビット	予約ビット
PLC0	0026h	40020h	-	アドレス変更	
			2-0	プログラマブルカウンタ選択ビット(PLC02、PLC01、PLC00)	メインカウンタ分周比設定ビット(MCV2、MCV1、MCV0)
			4-3	予約ビット	メインカウンタ分周比設定ビット(MCV4、MCV3)
			6-5	予約ビット	スワローカウンタ分周比設定ビット(SVC1、SVC0)
			7	動作許可ビット(PLC07)	スワローカウンタ分周比設定ビット(SVC2)
PLC1	0027h	40021h	-	アドレス変更	
			1-0	予約ビット	リファレンスカウンタ分周比選択ビット(RCV1、RCV0)
			2	PLLクロック分周比選択ビット(PLC12)	リファレンスカウンタ分周比選択ビット(RCV2)
			3	予約ビット	リファレンスカウンタ分周比選択ビット(RCV3)
			4	予約ビット	自励発振モード選択ビット(SEO)
PM2	0013h	40053h	-	アドレス変更	
			2	WDTカウントソース選択ビット	予約ビット
			4	CPUクロック選択ビット3	NMI許可ビット
			6	f2nカウントソース選択ビット	f2nクロックソース選択ビット
			7	f2nカウントソース選択ビット	予約ビット
CM3	-	4005Ah	-	-	R32C/116のみ
PM3	-	40048h	-	-	R32C/116のみ

4.7 バスの相違点

表 4.14 にバスの相違点、表 4.15 にバス設定の相違点、表 4.16~ 表 4.17 にバス関連端子の相違点、表 4.18 にバス関連SFRの相違点を示します。

表 4.14 バスの相違点

項目	M32C/87B	R32C/116
アドレス空間	16Mバイト	4Gバイト (そのうち64MBまで利用可能)
外部領域ウェイト	1~7ウェイト (BCLKサイクル基準)	1~28ウェイト (ベースクロックサイクル基準)
リカバリサイクル挿入 (リード後/ライト後 アドレスホールド時間)	可能	あり
SFR領域ウェイト数	1、2ウェイト	ウェイト設定なし CCRレジスタによる設定 (分周なし、2、3、4分周)

表 4.15 バス設定の相違点

項目	M32C/87B	R32C/116
データバス幅	外部領域毎のバス幅設定 DSレジスタのDS0~DS3ビット "0":バス幅8ビット "1":バス幅16ビット リセット後のバス幅設定 外部領域3のみ BYTE端子で設定 BYTE端子 "H":バス幅8ビット "L":バス幅16ビット	外部領域毎のバス幅設定 EBC0~EBC3レジスタの BW0,BW1ビット "00b":バス幅8ビット "01b":バス幅16ビット "10b":バス幅32ビット 外部領域の最大バス幅設定 PBCレジスタのEXBW0,EXBW1 ビット "00b":バス幅8ビット "01b":バス幅16ビット "10b":バス幅32ビット リセット後のバス幅設定 外部領域CS0のみ リセットベクタ下位2bitで設定 リセットベクタ下位2bit "11b":バス幅8ビット "10b":バス幅16ビット "00b":バス幅32ビット
チップセレクト信号	PM1レジスタのPM11、PM10ビット	CSOP0~CSOP2レジスタ
SFR領域バスタイミング	PM1レジスタのPM13ビット	PBCレジスタ
外部領域バスタイミング	EWCRiレジスタ EWCRi0~EWCRi4ビット(i=0~3)	EBCiレジスタ(i=0~3)
リカバリサイクル挿入 (リード後/ライト後 アドレスホールド時間)	EWCRiレジスタのEWCRi06ビット (i=0~3)	-
BCLK出力	PM0レジスタのPM07ビット PM1レジスタのPM15、PM14ビット CM0レジスタのCM01、CM00ビット	PM0レジスタのPM07ビット CM0レジスタのCM01、CM00ビット

表 4.16 バス端子の相違点(\overline{RD} 、 $\overline{WR0}$ 、 $\overline{WR1}$ 、 $\overline{WR2}$ 、 $\overline{WR3}$ 出力選択時)

制御端子	出力端子	
	M32C/87B	R32C/116
$\overline{CS3}$	P4_4(A20)(注1)	P4_4(A20)(注1)
		P5_7(\overline{RDY})(注1)
		P11_3($\overline{WR2}$)(注1)
$\overline{CS2}$	P4_5(A21)(注1)	P4_5(A21)(注1)
		P5_6(ALE)(注1)
		P11_2
$\overline{CS1}$	P4_6(A22)(注1)	P4_6(A22)(注1)
		P5_4(HLDA)(注1)
		P11_1
ALE	P5_6	P5_6($\overline{CS2}$)(注1)
	P5_4(HLDA)(注1)	
	P5_3(BCLK)(注1)	
$\overline{WR3}$	-	P11_4
$\overline{WR2}$	-	P11_3($\overline{CS3}$)(注1)
$\overline{WRH}/\overline{WR1}$ (注2)	P5_1	P5_1
$\overline{WRL}/\overline{WR0}$ (注3)	P5_0	P5_0
A23	P4_7($\overline{CS0}$)(注1)	P4_7(A23)($\overline{CS0}$)(注1)

注1. 表の左欄の制御端子とカッコ内の制御端子は、出力端子を共用しているので同時に使用できません。

注2. バス端子名で、M32C/87Bの \overline{WRH} とR32C/116の $\overline{WR1}$ は同じ機能の端子です。

注3. バス端子名で、M32C/87Bの \overline{WRL} とR32C/116の $\overline{WR0}$ は同じ機能の端子です。

表 4.17 バス関連端子の相違点(\overline{RD} 、 \overline{WR} 、 $\overline{BC0}$ 、 $\overline{BC1}$ 、 $\overline{BC2}$ 、 $\overline{BC3}$ 出力選択時)

制御端子	出力端子	
	M32C/87B	R32C/116
$\overline{CS3}$	P4_4(A20)(注1)	P4_4(A20)(注1)
		P5_7(\overline{RDY})(注1)
		P11_3
$\overline{CS2}$	P4_5(A21)(注1)	P4_5(A21)(注1)
		P5_6(ALE)(注1)
		P11_2
$\overline{CS1}$	P4_6(A22)(注1)	P4_6(A22)(注1)
		P5_4(HLDA)(注1)
		P11_1
ALE	P5_6	P5_6($\overline{CS2}$)(注1)
	P5_4(HLDA)(注1)	
	P5_3(BCLK)(注1)	
$\overline{BC1/BHE}$ (注2)	P5_1	P5_1
$\overline{BC3}$	-	P11_4
$\overline{A23}$	P4_7($\overline{CS0}$)(注1)	P4_7(A23)($\overline{CS0}$)(注1)
$\overline{BC0/A0}$ (注3)	P2_0	P2_0
$\overline{BC2/A1}$	-	P2_1

注1. 表の左欄の制御端子とカッコ内の制御端子は、出力端子を共用しているので同時に使用できません。

注2. バス端子名で、M32C/87Bの \overline{BHE} とR32C/116の $\overline{BC1}$ は同じ機能の端子です。

注3. バス端子名で、M32C/87BのA0とR32C/116の $\overline{BC0}$ は同じ機能の端子です。

表 4.18 バス関連SFRの相違点

シンボル	アドレス		bit	M32C/87B	R32C/116
	M32C/87B	R32C/116			
DS	000Bh	-	-	M32C/87Bのみ	-
PM0	0004h	40044h	-	アドレス変更	
			5-4	マルチプレクスバス領域 選択ビット	予約ビット
PM1	0005h	-	-	M32C/87Bのみ	-
EWCR0	0048h	-	-	M32C/87Bのみ	-
EWCR1	0049h	-	-	M32C/87Bのみ	-
EWCR2	004Ah	-	-	M32C/87Bのみ	-
EWCR3	004Bh	-	-	M32C/87Bのみ	-
CCR	-	0004h	-	-	R32C/116のみ
PBC	-	001Fh-001Eh	-	-	R32C/116のみ
CSOP0	-	40054h	-	-	R32C/116のみ
CSOP1	-	40055h	-	-	R32C/116のみ
CSOP2	-	40056h	-	-	R32C/116のみ
CB01	-	001Ah	-	-	R32C/116のみ
CB12	-	0016h	-	-	R32C/116のみ
CB23	-	0012h	-	-	R32C/116のみ
EBC0	-	001Dh-001Ch	-	-	R32C/116のみ
EBC1	-	0019h-0018h	-	-	R32C/116のみ
EBC2	-	0015h-0014h	-	-	R32C/116のみ
EBC3	-	0011h-0010h	-	-	R32C/116のみ

4.8 プロテクトの相違点

表 4.19にプロテクト関連SFRの相違点を示します。

表 4.19 プロテクト関連SFRの相違点

シンボル	アドレス		bit	M32C/87B	R32C/116
	M32C/87B	R32C/116			
PRCR	000Ah	4004Ah	-	アドレス変更	
			0	プロテクトビット0 CM0、CM1、CM2、MCD、 PLC0、PLC1レジスタに対する 書き込み許可	プロテクトビット0 CM0、CM1、CM2、PM3 レジスタに対する書き込み許可
			1	プロテクトビット1 PM0、PM1、PM2、INVC0、 INVC1レジスタに対する 書き込み許可	プロテクトビット1 PM0、PM2、INVC0、INVC1、 CSOP0、CSOP1、CSOP2、 IOBC、I2CMRレジスタに対する 書き込み許可
			2	プロテクトビット2 PD9、PS3レジスタに対する 書き込み許可	プロテクトビット2 PD9、P9_iS(i=0~7)、PLC0、 PLC1レジスタに対する 書き込み許可
			3	プロテクトビット3 VCR2、D4INTレジスタに 対する書き込み許可	-
PRCR2	-	4405Fh	7	-	CM3プロテクトビット CM3レジスタに対する 書き込み許可
PRCR3	-	4004Ch	1	-	プロテクトビット31 VRCR、LVDC、DVCR レジスタに対する書き込み許可
PRR	-	0007h	7-0	-	CCR、FMCR、PBC、FEBC0、 FEBC3、EBC0、EBC1、EBC2、 EBC3、CB01、CB12、CB23レジ スタに対する 書き込み許可 "AAh" :書き込み許可 "AAh"以外:書き込み禁止

4.9 割り込みの相違点

表 4.20に割り込みの相違点、表 4.21~表 4.22に割り込み関連SFRの相違点を示します。
可変ベクタテーブル、および割り込み優先レベル判定回路が異なります。

表 4.20 割り込みの相違点

項目	M32C/87B	R32C/116
アドレス一致割り込み	8ポイント設定可能	なし

表 4.21 割り込み関連SFRの相違点(1/2)

シンボル	アドレス		bit	M32C/87B	R32C/116
	M32C/87B	R32C/116			
TB5IC	0069h	0061h	-	アドレス変更	
S2TIC	0089h	0081h	-	アドレス変更	
S3TIC	008Bh	0083h	-	アドレス変更	
S4TIC	008Dh	0085h	-	アドレス変更	
S5TIC	-	0062h	-	-	R32C/116のみ
S6TIC	-	0064h	-	-	R32C/116のみ
S7TIC	-	00DDh	-	-	R32C/116のみ
S8TIC	-	00DFh	-	-	R32C/116のみ
S2RIC	006Bh	0063h	-	アドレス変更	
S3RIC	006Dh	0065h	-	アドレス変更	
S4RIC	006Fh	0067h	-	アドレス変更	
S5RIC	-	0082h	-	-	R32C/116のみ
S6RIC	-	0084h	-	-	R32C/116のみ
S7RIC	-	00FDh	-	-	R32C/116のみ
S8RIC	-	00FFh	-	-	R32C/116のみ
BCN0IC/ BCN3IC	0071h	0069h	-	アドレス変更	
BCN1IC/ BCN4IC	0091h	0089h	-	アドレス変更	
BCN2IC	008Fh	0087h	-	アドレス変更	
BCN5IC/ BCN6IC	-	0066h	-	-	R32C/116のみ
AD0IC	0073h	006Bh	-	アドレス変更	
KUPIC	0093h	008Bh	-	アドレス変更	
INT6IC	-	00FEh	-	-	R32C/116のみ
INT7IC	-	00DEh	-	-	R32C/116のみ
INT8IC	-	00FCh	-	-	R32C/116のみ
IIO0IC	0075h	006Dh	-	アドレス変更	
IIO1IC	0095h	008Dh	-	アドレス変更	
IIO2IC	0077h	006Fh	-	アドレス変更	
IIO3IC	0097h	008Fh	-	アドレス変更	
IIO4IC	0079h	0071h	-	アドレス変更	
IIO5IC	0099h	0091h	-	アドレス変更	
IIO6IC	007Bh	0073h	-	アドレス変更	
IIO7IC	009Bh	0093h	-	アドレス変更	
IIO8IC	007Dh	0075h	-	アドレス変更	
IIO9IC	009Dh	0095h	-	アドレス変更	

表 4.22 割り込み関連SFRの相違点(2/2)

シンボル	アドレス		bit	M32C/87B	R32C/116
	M32C/87B	R32C/116			
IIO10IC	007Fh	0077h	-	アドレス変更	
IIO11IC	0081h	0097h	-	アドレス変更	
I2CLIC	-	0063h	-	-	R32C/116のみ
I2CIC	-	00F2h	-	-	R32C/116のみ
RLVL	009Fh	-	-	M32C/87Bのみ	-
RIPL1	-	4407Fh	-	-	R32C/116のみ
RIPL2	-	4407Dh	-	-	R32C/116のみ
IFSR	031Fh	-	-	M32C/87Bのみ	-
IFSR0	-	4406Fh	-	-	R32C/116のみ
IFSRA	031Eh	-	-	M32C/87Bのみ	-
IFSR1	-	4406Dh	-	-	R32C/116のみ
AIER	0009h	-	-	M32C/87Bのみ	-
RMAD0	0012h-0010h	-	-	M32C/87Bのみ	-
RMAD1	0016h-0014h	-	-	M32C/87Bのみ	-
RMAD2	001Ah-0018h	-	-	M32C/87Bのみ	-
RMAD3	001Eh-001Ch	-	-	M32C/87Bのみ	-
RMAD4	002Ah-0028h	-	-	M32C/87Bのみ	-
RMAD5	002Eh-002Ch	-	-	M32C/87Bのみ	-
RMAD6	003Ah-0038h	-	-	M32C/87Bのみ	-
RMAD7	003Eh-003Ch	-	-	M32C/87Bのみ	-
AIER	0009h	-	-	M32C/87Bのみ	-

4.10 ウォッチドッグタイマの相違点

表 4.23にウォッチドッグタイマの相違点、表 4.24にウォッチドッグタイマ関連SFRの相違点を示します。

表 4.23 ウォッチドッグタイマの相違点

項目	M32C/87B	R32C/116
ウォッチドッグタイマの クロック源	<ul style="list-style-type: none"> ・ MCDレジスタで分周したCPUクロック (PLLクロック、メインクロック、 オンチップオシレータクロック) ・ サブクロック ・ オンチップオシレータクロック 	<ul style="list-style-type: none"> ・ 周辺バスクロック CCRレジスタで分周した PLLクロック、 CCRレジスタで分周した サブクロック、 CCRレジスタで分周した オンチップオシレータクロック
ウォッチドッグタイマ プリスケール分周比	16、128、2分周(サブクロック選択時)	16、128分周

表 4.24 ウォッチドッグタイマ関連SFRの相違点

シンボル	アドレス		bit	M32C/87B	R32C/116
	M32C/87B	R32C/116			
CM0	0006h	40046h	-	アドレス変更	
			7	CPUクロック選択ビット0	予約ビット
WDC	000Fh	4404Fh	-	アドレス変更	
			5	コールドスタート/ウォーム スタート判定ビット	予約ビット
WDTS	000Eh	4404Eh	-	アドレス変更	

4.11 DMACの相違点

表 4.25にDMACの相違点、表 4.26にDMAC設定の相違点、表 4.27にDMAC関連SFRの相違点を示します。

表 4.25 DMACの相違点

項目	M32C/87B	R32C/116
転送空間	16Mバイトの任意の空間から固定番地 固定番地から16Mバイトの任意の空間	64Mバイト(00000000h~01FFFFFFh およびFE000000h~FFFFFFFh)の任意の空間から64Mバイトの任意の空間
最大転送バイト数	128Kバイト(16ビット転送時) 64Kバイト(8ビット転送時)	64Mバイト(32ビット転送時) 32Mバイト(16ビット転送時) 16Mバイト(8ビット転送時)
転送単位	8ビット、16ビット	8ビット、16ビット、32ビット
転送番地	固定番地：指定したアドレス 順方向番地：転送単位で加算されるアドレス (転送元、転送先を両方とも固定番地、または順方向番地に指定できません)	順方向、または固定

表 4.26 DMAC設定の相違点

項目	M32C/87B	R32C/116
DMA転送要因の選択	DMiSLレジスタ(i=0~3)のDSEL4~DSEL0ビットで選択	DMiSLレジスタ(i=0~3)のDSEL4~DSEL0ビット、 DMiSL2レジスタ(i=0~3)のDSEL24~DSEL20ビットで選択
転送元番地	転送元、転送先番地が固定番地の場合、 DSAiレジスタ(i=0~3)	DSAiレジスタ(i=0~3) (リピート時のリロード値はDSRiレジスタ(i=0~3)に設定)
転送先番地	DMAiレジスタ(i=0~3) (リピート時のリロード値はDRAiレジスタ(i=0~3)に設定)	DDAiレジスタ(i=0~3) (リピート時のリロード値はDDRiレジスタ(i=0~3)に設定)

表 4.27 DMAC関連SFRの相違点

シンボル	アドレス		bit	M32C/87B	R32C/116	
	M32C/87B	R32C/116				
DM0SL	0378h	44078h	-	アドレス変更		
			5	ソフトウェアDMA要求ビット	DM0SL2の5ビット目に定義	
			7	DMA要求ビット	-	
DM1SL	0379h	44079h	-	アドレス変更		
			5	ソフトウェアDMA要求ビット	DM1SL2の5ビット目に定義	
			7	DMA要求ビット	-	
DM2SL	037Ah	4407Ah	-	アドレス変更		
			5	ソフトウェアDMA要求ビット	DM2SL2の5ビット目に定義	
			7	DMA要求ビット	-	
DM3SL	037Bh	4407Bh	-	アドレス変更		
			5	ソフトウェアDMA要求ビット	DM3SL2の5ビット目に定義	
			7	DMA要求ビット	-	
DM0SL2	-	44070h	-	-	R32C/116のみ	
DM1SL2	-	44071h	-	-	R32C/116のみ	
DM2SL2	-	44072h	-	-	R32C/116のみ	
DM3SL2	-	44073h	-	-	R32C/116のみ	
DMD0	CPU内部 レジスタ (注1)	CPU内部 レジスタ (注1)	-	DMD0 : DMA0、DMA1の設定		
DMD1			-	DMD1 : DMA2、DMA3の設定		
DMD2			-	DMD2 : DMA2の設定		
DMD3			-	DMD3 : DMA3の設定		
DCT0 ~ DCT3	CPU内部 レジスタ (注1、注2)	CPU内部 レジスタ (注1)	-	DCT0、DCT1、 DCT2(bank1:R0)、 DCT3(bank1:R1)		
DRC0 ~ DRC3 (DCR0 ~ DCR3)			-	DRC0、DRC1、DRC2(bank1:R2)、 DRC3(bank1:R3)		
DMA0 ~ DMA3 (DDA0 ~ DDA3)			-	DMA0、DMA1、DMA2(bank1:A0)、 DMA3(bank1:A1) (転送元、転送先番地の順方向番地 を設定)		
DSA0 ~ DSA3			-	DSA0、DSA1、DSA2(bank1:FB)、 DSA3(bank1:SB) (転送元、転送先番地の固定 番地を設定)		
DRA0 ~ DRA3 (DSR0 ~ DSR3)			-	DRA0、DRA1、DRA2(SVP)、 DRA3(VCT) (DMAi(i=0~3)のリロード値を設定)		
DDR0 ~ DDR3			-	-	DDR0、DDR1、DDR2、DDR3 (DDAi(i=0~3)のリロード値を設定)	
			-		-	

注1. レジスタへの書き込みはLDC命令を使用してください。

注2. DMA2、DMA3を使用する場合、レジスタバンク1、高速割り込みレジスタを使用します。

4.12 三相モータ制御用タイマ機能

表 4.28 に三相モータ制御用タイマ機能の相違点、表 4.29 に三相モータ制御用タイマ機能関連SFRの相違点を示します。

表 4.28 三相モータ制御用タイマ機能の相違点

項目	M32C/87B	R32C/116
出力機能の切り替え	-	P7、P8のU、 \bar{U} 、V、 \bar{V} 、W、 \bar{W} 端子とP3のU、 \bar{U} 、V、 \bar{V} 、W、 \bar{W} 端子を選択可

表 4.29 三相モータ制御用タイマ機能関連SFRの相違点

シンボル	アドレス		bit	M32C/87B	R32C/116
	M32C/87B	R32C/116			
IOBC	-	40097h	7	-	三相出力バッファ制御レジスタ

4.13 シリアルインタフェースの相違点

表 4.30にシリアルインタフェースの相違点、表 4.31~表 4.32にシリアルインタフェース関連端子の相違点、表 4.33~表 4.35にシリアルインタフェース関連SFRの相違点を示します。

表 4.30 シリアルインタフェースの相違点

項目	M32C/87B	R32C/116
クロック同期/非同期兼用	7チャンネル (UART0~UART6)	9チャンネル (UART0~UART8)
I ² C bus	5チャンネル (UART0~UART4)	7チャンネル (UART0~UART6)
特殊モード2	5チャンネル (UART0~UART4)	7チャンネル (UART0~UART6)
GCIモード	5チャンネル (UART0~UART4)	-
SIMモード	5チャンネル (UART0~UART4)	-
IEBus (オプション(注1))	5チャンネル (UART0~UART4)	7チャンネル (UART0~UART6)
IrDAモード	1チャンネル (UART0)	-

注1. オプション機能をご使用になる場合は、弊社営業窓口までご連絡ください。

表 4.31 シリアルインタフェース関連端子の相違点(1/2)

チャンネル	端子	M32C/87B	R32C/116
UART0	P6_0	CTS0/RTS0/SS0	CTS0/RTS0/SS0
	P6_1	CLK0	CLK0
	P6_2	RXD0/SCL0/STXD0/IrDAIN	RXD0/SCL0/STXD0
	P6_3	TXD0/SDA0/SRXD0/IrDAOUT	TXD0/SDA0/SRXD0
UART1	P6_4	CTS1/RTS1/SS1	CTS1/RTS1/SS1
	P6_5	CLK1	CLK1
	P6_6	RXD1/SCL1/STXD1	RXD1/SCL1/STXD1
	P6_7	TXD1/SDA1/SRXD1	TXD1/SDA1/SRXD1
UART2	P7_0	TXD2/SDA2/SRXD2	TXD2/SDA2/SRXD2/MSDA
	P7_1	RXD2/SCL2/STXD2	RXD2/SCL2/STXD2/MSCL
	P7_2	CLK2	CLK2
	P7_3	CTS2/RTS2/SS2	CTS2/RTS2/SS2
UART3	P9_0	CLK3	CLK3
	P9_1	RXD3/SCL3/STXD3	RXD3/SCL3/STXD3
	P9_2	TXD3/SDA3/SRXD3	TXD3/SDA3/SRXD3
	P9_3	CTS3/RTS3/SS3	CTS3/RTS3/SS3
	P4_0	-	CTS3/RTS3/SS3
	P4_1	-	CLK3
	P4_2	-	RXD3/SCL3/STXD3
	P4_3	-	TXD3/SDA3/SRXD3
UART4	P9_4	CTS4/RTS4/SS4	CTS4/RTS4/SS4
	P9_5	CLK4	CLK4
	P9_6	TXD4/SDA4/SRXD4	TXD4/SDA4/SRXD4
	P9_7	RXD4/SCL4/STXD4	RXD4/SCL4/STXD4

表 4.32 シリアルインタフェース関連端子の相違点 (2/2)

チャンネル	端子	M32C/87B	R32C/116
UART5	P7_6	TXD5	TXD5/SDA5/SRXD5
	P7_7	CLK5	CLK5
	P8_0	RXD5	RXD5/SCL5/STXD5
	P8_1	CTS5/RTS5	CTS5/RTS5/SS5
	P15_0	TXD5	-
	P15_1	CLK5	-
	P15_2	RXD5	-
	P15_3	CTS5/RTS5	-
UART6	P12_0	CTS6/RTS6	TXD6/SDA6/SRXD6
	P12_1	CLK6	CLK6
	P12_2	RXD6	RXD6/SCL6/STXD6
	P12_3	TXD6	CTS6/RTS6/SS6
	P15_4	TXD6	TXD6/SDA6/SRXD6
	P15_5	RXD6	RXD6/SCL6/STXD6
	P15_6	CLK6	CLK6
	P15_7	CTS6/RTS6	CTS6/RTS6/SS6
	P4_4	-	CTS6/RTS6/SS6
	P4_5	-	CLK6
	P4_6	-	RXD6/SCL6/STXD6
	P4_7	-	TXD6/SDA6/SRXD6
UART7	P5_4	-	TXD7
	P5_5	-	CLK7
	P5_6	-	RXD7
	P5_7	-	CTS7/RTS7
	P15_0	-	TXD7
	P15_1	-	CLK7
	P15_2	-	RXD7
	P15_3	-	CTS7/RTS7
UART8	P7_3	-	TXD8
	P7_4	-	CLK8
	P7_5	-	RXD8
	P7_6	-	CTS8/RTS8
	P11_0	-	TXD8
	P11_1	-	CLK8
	P11_2	-	RXD8
	P11_3	-	CTS8/RTS8

表 4.33 シリアルインタフェース関連SFRの相違点(1/3)

シンボル	アドレス		bit	M32C/87B	R32C/116
	M32C/87B	R32C/116			
U5MR	01C0h	01C8h	-	アドレス変更	
			7	予約ビット	TXD、RXD入出力極性切り替えビット
U6MR	01C8h	01D8h	-	アドレス変更	
			7	予約ビット	TXD、RXD入出力極性切り替えビット
U7MR	-	01E0h	-	-	R32C/116のみ
U8MR	-	01E8h	-	-	R32C/116のみ
U0C0	036Ch		2	CTS機能選択ビット	予約ビット
			5	データ出力選択ビット	予約ビット
U1C0	02ECh		2	CTS機能選択ビット	予約ビット
			5	データ出力選択ビット	予約ビット
U2C0	033Ch		2	CTS機能選択ビット	予約ビット
			5	データ出力選択ビット	予約ビット
U3C0	032Ch		2	CTS機能選択ビット	予約ビット
			5	データ出力選択ビット	予約ビット
U4C0	02FCh		2	CTS機能選択ビット	予約ビット
			5	データ出力選択ビット	予約ビット
U5C0	01C4h	01CCh	-	アドレス変更	
			2	CTS機能選択ビット	予約ビット
U6C0	01CCh	01DCh	-	アドレス変更	
			2	CTS機能選択ビット	予約ビット
U7C0	-	01E4h	-	-	R32C/116のみ
U8C0	-	01ECh	-	-	R32C/116のみ
U0C1	036Dh		7	クロック分周同期化停止ビット(特殊モード3)、エラー信号出力許可ビット(特殊モード4)	予約ビット
U1C1	02EDh		7	クロック分周同期化停止ビット(特殊モード3)、エラー信号出力許可ビット(特殊モード4)	予約ビット
U2C1	033Dh		7	クロック分周同期化停止ビット(特殊モード3)、エラー信号出力許可ビット(特殊モード4)	予約ビット
U3C1	032Dh		7	クロック分周同期化停止ビット(特殊モード3)、エラー信号出力許可ビット(特殊モード4)	予約ビット
U4C1	02FDh		7	クロック分周同期化停止ビット(特殊モード3)、エラー信号出力許可ビット(特殊モード4)	予約ビット

表 4.34 シリアルインタフェース関連SFRの相違点(2/3)

シンボル	アドレス		bit	M32C/87B	R32C/116
	M32C/87B	R32C/116			
U5C1	01C5h	01CDh	-	アドレス変更	
			4	-	UART5送信割り込み要因選択ビット
			5	-	UART5連続受信モード許可ビット
			6	-	データ論理選択ビット
			7	-	予約ビット
U6C1	01CDh	01DDh	-	アドレス変更	
			4	-	UART6送信割り込み要因選択ビット
			5	-	UART6連続受信モード許可ビット
			6	-	データ論理選択ビット
			7	-	予約ビット
U7C1	-	01E5h	-	-	R32C/116のみ
U8C1	-	01EDh	-	-	R32C/116のみ
U56CON	01D0h	-	-	M32C/87Bのみ	-
U78CON	-	01F0h	-	-	R32C/116のみ
U0SMR	0367h		7	クロック分周同期化ビット	予約ビット
U1SMR	02E7h		7	クロック分周同期化ビット	予約ビット
U2SMR	0337h		7	クロック分周同期化ビット	予約ビット
U3SMR	0327h		7	クロック分周同期化ビット	予約ビット
U4SMR	02F7h		7	クロック分周同期化ビット	予約ビット
U5SMR	-	01C7h	-	-	R32C/116のみ
U6SMR	-	01D7h	-	-	R32C/116のみ
U0SMR2	0366h		7	外部クロック同期化有効ビット	予約ビット
U1SMR2	02E6h		7	外部クロック同期化有効ビット	予約ビット
U2SMR2	0336h		7	外部クロック同期化有効ビット	予約ビット
U3SMR2	0326h		7	外部クロック同期化有効ビット	予約ビット
U4SMR2	02F6h		7	外部クロック同期化有効ビット	予約ビット
U5SMR2	-	01C6h	-	-	R32C/116のみ
U6SMR2	-	01D6h	-	-	R32C/116のみ
U0SMR3	0365h		3	クロック出力選択ビット	予約ビット
U1SMR3	02E5h		3	クロック出力選択ビット	予約ビット
U2SMR3	0335h		3	クロック出力選択ビット	予約ビット

表 4.35 シリアルインタフェース関連SFRの相違点(3/3)

シンボル	アドレス		bit	M32C/87B	R32C/116
	M32C/87B	R32C/116			
U3SMR3	0325h		3	クロック出力選択ビット	予約ビット
U4SMR3	02F5h		3	クロック出力選択ビット	予約ビット
U5SMR3	-	01C5h	-	-	R32C/116のみ
U6SMR3	-	01D5h	-	-	R32C/116のみ
U5SMR4	-	01C4h	-	-	R32C/116のみ
U6SMR4	-	01D4h	-	-	R32C/116のみ
U5BRG	01C1h	01C9h	-	アドレス変更	
U6BRG	01C9h	01D9h	-	アドレス変更	
U7BRG	-	01E1h	-	-	R32C/116のみ
U8BRG	-	01E9h	-	-	R32C/116のみ
U5TB	01C3h-01C2h	01CBh-01CAh	-	アドレス変更	
U6TB	01CBh-01CAh	01DBh-01DAh	-	アドレス変更	
U7TB	-	01E3h-01E2h	-	-	R32C/116のみ
U8TB	-	01EBh-01EAh	-	-	R32C/116のみ
U5RB	01C7h-01C6h	01CFh-01CEh	-	アドレス変更	
			11	-	アービトレーションロスト 検出フラグ
U6RB	01CFh-01CEh	01DFh-01DEh	-	アドレス変更	
			11	-	アービトレーションロスト 検出フラグ
U7RB	-	01E7h-01E6h	-	-	R32C/116のみ
U8RB	-	01EFh-01EEh	-	-	R32C/116のみ
IRCON	0372h	-	-	M32C/87Bのみ	-
U56IS	01D1h	-	-	M32C/87Bのみ	-
IFSRA (IFSR0)	031Fh	4406Fh	-	アドレス変更	
IFSR1	-	4406Dh	-	-	R32C/116のみ

4.14 D/Aコンバータの相違点

表 4.36にD/Aコンバータ関連SFRの相違点を示します。

表 4.36 D/Aコンバータ関連SFRの相違点

シンボル	アドレス		bit	M32C/87B	R32C/116
	M32C/87B	R32C/116			
DACON1	039Dh	-	-	M32C/87Bのみ	-

4.15 インテリジェント I/O の相違点

表 4.37にインテリジェントI/Oの相違点、表 4.38~表 4.40にインテリジェントI/O関連SFRの相違点を示します。

表 4.37 インテリジェントI/Oの相違点

項目	M32C/87B	R32C/116
ベースタイマ	(グループ0) なし (グループ1) 1本(2相パルス処理 あり) (グループ2) 1本(2相パルス処理 なし)	(グループ0) 1本(2相パルス処理 あり) (グループ1) 1本(2相パルス処理 あり) (グループ2) 1本(2相パルス処理 なし)
時間計測	(グループ0) なし (グループ1) 16ビット×8チャンネル (グループ2) なし	(グループ0) 16ビット×8チャンネル (グループ1) 16ビット×8チャンネル (グループ2) なし
波形生成	(グループ0) なし (グループ1) 16ビット×8チャンネル (グループ2) 16ビット×8チャンネル	(グループ0) 16ビット×8チャンネル (グループ1) 16ビット×8チャンネル (グループ2) 16ビット×8チャンネル
通信機能	(グループ0) 1チャンネル クロック同期モード、 HDLCデータ処理モード (グループ1) 1チャンネル クロック同期モード、 クロック非同期モード、 HDLCデータ処理モード (グループ2) 1チャンネル 可変長クロック同期モード、 IEBus(オプション(注1))	(グループ0) なし (グループ1) なし (グループ2) 1チャンネル 可変長クロック同期型 シリアルI/Oモード、 IEBus(オプション(注1))

注1. オプション機能をご使用になる場合は、弊社営業窓口までご連絡ください。

表 4.38 インテリジェントI/O関連SFRの相違点(1/3)

シンボル	アドレス		bit	M32C/87B	R32C/116
	M32C/87B	R32C/116			
G0BT	-	01A1h-01A0h	-	-	R32C/116のみ
G0BCR0	-	01A2h	-	-	R32C/116のみ
G0BCR1	-	01A3h	-	-	R32C/116のみ
G1BCR1	0123h		0	予約ビット	ベースタイマリセット要因 選択ビット0

表 4.39 インテリジェントI/O関連SFRの相違点(2/3)

シンボル	アドレス		bit	M32C/87B	R32C/116
	M32C/87B	R32C/116			
BTSR	0164h		0	予約ビット	グループ0ベースタイマスタートビット
G0TMCR0	-	0198h	-	-	R32C/116のみ
G0TMCR1	-	0199h	-	-	R32C/116のみ
G0TMCR2	-	019Ah	-	-	R32C/116のみ
G0TMCR3	-	019Bh	-	-	R32C/116のみ
G0TMCR4	-	019Ch	-	-	R32C/116のみ
G0TMCR5	-	019Dh	-	-	R32C/116のみ
G0TMCR6	-	019Eh	-	-	R32C/116のみ
G0TMCR7	-	019Fh	-	-	R32C/116のみ
G0TPR6	-	01A4h	-	-	R32C/116のみ
G0TPR7	-	01A5h	-	-	R32C/116のみ
G0TM0/ G0PO0	-	0181h-0180h	-	-	R32C/116のみ
G0TM1/ G0PO1	-	0183h-0182h	-	-	R32C/116のみ
G0TM2/ G0PO2	-	0185h-0184h	-	-	R32C/116のみ
G0TM3/ G0PO3	-	0187h-0186h	-	-	R32C/116のみ
G0TM4/ G0PO4	-	0189h-0188h	-	-	R32C/116のみ
G0TM5/ G0PO5	-	018Bh-018Ah	-	-	R32C/116のみ
G0TM6/ G0PO6	-	018Dh-018Ch	-	-	R32C/116のみ
G0TM7/ G0PO7	-	018Fh-018Eh	-	-	R32C/116のみ
G0POCR0	-	0190h	-	-	R32C/116のみ
G0POCR1	-	0191h	-	-	R32C/116のみ
G0POCR2	-	0192h	-	-	R32C/116のみ
G0POCR3	-	0193h	-	-	R32C/116のみ
G0POCR4	-	0194h	-	-	R32C/116のみ
G0POCR5	-	0195h	-	-	R32C/116のみ
G0POCR6	-	0196h	-	-	R32C/116のみ
G0POCR7	-	0197h	-	-	R32C/116のみ
G0FS	-	01A7h	-	-	R32C/116のみ
G0FE	-	01A8h	-	-	R32C/116のみ
CCS	00F6h	-	-	M32C/87Bのみ	-

表 4.40 インテリジェントI/O関連SFRの相違点(3/3)

シンボル	アドレス		bit	M32C/87B	R32C/116
	M32C/87B	R32C/116			
G0EMR	00FCh	-	-	M32C/87Bのみ	-
G1EMR	013Ch	-	-	M32C/87Bのみ	-
G0MR	00EDh	-	-	M32C/87Bのみ	-
G1MR	012Dh	-	-	M32C/87Bのみ	-
G0CR	00EFh	-	-	M32C/87Bのみ	-
G1CR	012Fh	-	-	M32C/87Bのみ	-
G0ETC	00FFh	-	-	M32C/87Bのみ	-
G1ETC	013Fh	-	-	M32C/87Bのみ	-
G0ERC	00FDh	-	-	M32C/87Bのみ	-
G1ERC	013Dh	-	-	M32C/87Bのみ	-
G0IRF	00FEh	-	-	M32C/87Bのみ	-
G1IRF	013Eh	-	-	M32C/87Bのみ	-
G0CMP0	00F0h	-	-	M32C/87Bのみ	-
G0CMP1	00F1h	-	-	M32C/87Bのみ	-
G0CMP2	00F2h	-	-	M32C/87Bのみ	-
G0CMP3	00F3h	-	-	M32C/87Bのみ	-
G1CMP0	0130h	-	-	M32C/87Bのみ	-
G1CMP1	0131h	-	-	M32C/87Bのみ	-
G1CMP2	0132h	-	-	M32C/87Bのみ	-
G1CMP3	0133h	-	-	M32C/87Bのみ	-
G0MSK0	00F4h	-	-	M32C/87Bのみ	-
G0MSK1	00F5h	-	-	M32C/87Bのみ	-
G1MSK0	0134h	-	-	M32C/87Bのみ	-
G1MSK1	0135h	-	-	M32C/87Bのみ	-
G0TCRC	00FBh-00FAh	-	-	M32C/87Bのみ	-
G1TCRC	013Bh-013Ah	-	-	M32C/87Bのみ	-
G0RCRC	00F9h-00F8h	-	-	M32C/87Bのみ	-
G1RCRC	0139h-0138h	-	-	M32C/87Bのみ	-
G0TB/ G0DR	00EAh	-	-	M32C/87Bのみ	-
G1TB/ G1DR	012Ah	-	-	M32C/87Bのみ	-
G0RB	00E9h-00E8h	-	-	M32C/87Bのみ	-
G1RB	0129h-0128h	-	-	M32C/87Bのみ	-
G0RI	00ECh	-	-	M32C/87Bのみ	-
G1RI	012Ch	-	-	M32C/87Bのみ	-
G0T0	00EEh	-	-	M32C/87Bのみ	-
G1T0	012Eh	-	-	M32C/87Bのみ	-

4.16 ポートの相違点

4.16.1 ポートPiレジスタ、ポートPi方向レジスタの相違点

表 4.41 にポート Pi レジスタの相違点 (i=0~15)、表 4.42 にポート Pi 方向レジスタの相違点 (i=0~15)、表 4.43 にポート Pi プルアップ制御レジスタの相違点 (i=0~15) を示します。

表 4.41 ポートPiレジスタの相違点 (i=0~15)

シンボル	アドレス		bit	M32C/87B	R32C/116
	M32C/87B	R32C/116			
P0	03E0h	03C0h	-	アドレス変更	
P1	03E1h	03C1h	-	アドレス変更	
P2	03E4h	03C4h	-	アドレス変更	
P3	03E5h	03C5h	-	アドレス変更	
P4	03E8h	03C8h	-	アドレス変更	
P5	03E9h	03C9h	-	アドレス変更	
P6	03C0h	03CCh	-	アドレス変更	
P7	03C1h	03CDh	-	アドレス変更	
P8	03C4h	03D0h	-	アドレス変更	
P9	03C5h	03D1h	-	アドレス変更	
P10	03C8h	03D4h	-	アドレス変更	
P11	03C9h	03D5h	-	アドレス変更	
P12	03CCh	03D8h	-	アドレス変更	
P13	03CDh	03D9h	-	アドレス変更	
P14	03D0h	03DCh	-	アドレス変更	
			0	ポートP14_0ビット	予約ビット
			1	ポートP14_1ビット	ポートP14_1ビット入力専用
			2	ポートP14_2ビット	予約ビット
P15	03D1h	03DDh	-	アドレス変更	

表 4.42 ポートPi方向レジスタの相違点(i=0~15)

シンボル	アドレス		bit	M32C/87B	R32C/116
	M32C/87B	R32C/116			
PD0	03E2h	03C2h	-	アドレス変更	
PD1	03E3h	03C3h	-	アドレス変更	
PD2	03E6h	03C6h	-	アドレス変更	
PD3	03E7h	03C7h	-	アドレス変更	
PD4	03EAh	03CAh	-	アドレス変更	
PD5	03EBh	03CBh	-	アドレス変更	
PD6	03C2h	03CEh	-	アドレス変更	
PD7	03C3h	03CFh	-	アドレス変更	
PD8	03C6h	03D2h	-	アドレス変更	
PD9	03C7h	03D3h	-	アドレス変更	
PD10	03CAh	03D6h	-	アドレス変更	
PD11	03CBh	03D7h	-	アドレス変更	
PD12	03CEh	03DAh	-	アドレス変更	
PD13	03CFh	03DBh	-	アドレス変更	
PD14	03D2h	03DEh	-	アドレス変更	
			0	ポートP14_0方向ビット	予約ビット
			1	ポートP14_1方向ビット	予約ビット
			2	ポートP14_2方向ビット	予約ビット
PD15	03D3h	03DFh	-	アドレス変更	

表 4.43 ポートPiプルアップ制御レジスタの相違点(i=0~15)

シンボル	アドレス		bit	M32C/87B	R32C/116
	M32C/87B	R32C/116			
PUR1	03F1h		0	P4_0~P4_3のプルアップ	-
			1	P4_4~P4_7のプルアップ	-
			3	P5_4~P5_7のプルアップ	-
PUR2	03DAh	03F2h	-	アドレス変更	
			0	P6_0~P6_3のプルアップ	-
			1	P6_4~P6_7のプルアップ	-
			2	P7_2~P7_3のプルアップ	-
			3	P7_4~P7_7のプルアップ	-
			4	P8_0~P8_3のプルアップ	-
PUR3	03DBh	03F3h	-	アドレス変更	
PUR4	03DCh	03F4h	-	アドレス変更	
			0	P14_0~P14_3のプルアップ	P14_1,P14_3プルアップ制御ビット

4.16.2 ポート入出力機能選択の相違点

プログラマブル入出力ポートと周辺機能出力が端子を共用している場合、その端子の出力機能を決める機能選択レジスタを設定する必要があります。周辺機能の入力が複数の端子に配置されている場合、どの端子の入力を周辺機能に接続するか決定する入力機能選択レジスタを設定する必要があります。

M32C/87BとR32C/116では設定するレジスタ構成が異なります。表 4.44 にポート入出力機能選択レジスタを示します。設定の詳細はハードウェアマニュアルを参照してください。

表 4.44 ポート入出力機能選択レジスタ

項目	M32C/87B	R32C/116
出力機能選択	機能選択レジスタ A (PSm レジスタ (m=0~9)) 機能選択レジスタ B (PSLn レジスタ (n=0~3、5~7、9)) 機能選択レジスタ C (PSC、PSC2、PSC3、PSC6 レジスタ) 機能選択レジスタ D (PSD1、PSD2 レジスタ) 機能選択レジスタ E (PSE1、PSE2 レジスタ)	ポート Pi_j 機能選択レジスタ (Pi_jS(i=0~15、j=0~7))
入力機能選択	入力機能選択レジスタ (IPS、IPSA、IPSB レジスタ)	入力機能選択レジスタ (IFS0~IFS3 レジスタ)

4.17 フラッシュメモリの相違点

4.17.1 フラッシュメモリの相違点

表 4.45 にフラッシュメモリの相違点、表 4.46 にソフトウェアコマンドの相違点、表 4.47 にフラッシュメモリ関連SFRの相違点を示します。

表 4.45 フラッシュメモリの相違点

項目	M32C/87B	R32C/116
書き込み単位	2バイト単位	8バイト単位
コマンド数	7コマンド	9コマンド

表 4.46 ソフトウェアコマンドの相違点

ソフトウェア コマンド	M32C/87B				R32C/116			
	第1コマンド		第2コマンド		第1コマンド		第2コマンド	
	アドレス	データ	アドレス	データ	アドレス	データ	アドレス	データ
リードアレイモード移行	x	xxFFh	-	-	FFFFFF800h	00FFh	-	-
リードステータス レジスタモード移行(注1)	x	xx70h	-	-	FFFFFF800h	0070h	-	-
クリアステータス レジスタ	x	xx50h	-	-	FFFFFF800h	0050h	-	-
プログラム(注2、注3)	WA	xx40h	WA	WD	FFFFFF800h	0043h	WA	WD
ブロックイレーズ	x	xx20h	BA	xxD0h	FFFFFF800h	0020h	BA	00D0h
ロックビットプログラム	BA	xx77h	BA	xxD0h	FFFFFF800h	0077h	BA	00D0h
リードロックビット ステータス	x	xx71h	BA	xxD0h	FFFFFF800h	0071h	BA	00D0h
リードロックビット ステータスモード移行(注4)	-	-	-	-	FFFFFF800h	0071h	-	-
プロテクトビット プログラム	-	-	-	-	FFFFFF800h	0067h	PBA	00D0h
リードプロテクトビットス テータスモード移行(注4)	-	-	-	-	FFFFFF800h	0061h	-	-

WA: 書き込みアドレス(偶数)

WD: 書き込みデータ(16ビット)

BA: 対象ブロックの任意の偶数番地

PBA: プロテクトビットのアドレス

x: ユーザROM領域内の任意の偶数番地

xx: コマンドコードの上位8ビット(無視されます)

注1. EW1モードでは使用できません

注2. プログラムは、M32C/87Bでは16ビット(1ワード)単位で行います。第二コマンドまでが一連のコマンドです。

注3. R32C/116では64ビット(4ワード)単位で行います。第二コマンドから第五コマンドまでが一連のコマンドです。
アドレス(WA)の上位29ビットは固定、下位3ビットは、第二コマンドから順に、000b-010b-100b-110b(0h-2h-4h-6hまたは8h-Ah-Ch-Eh)となるように指定してください。

注4. RAM上のプログラムから発行してください。

表 4.47 フラッシュメモリ関連SFRの相違点

シンボル	アドレス		bit	M32C/87B	R32C/116
	M32C/87B	R32C/116			
FMR0	0057h	40000h	7-0	レジスタ構成がすべて異なる	
FMR1	0055h	40009h	7-0	レジスタ構成がすべて異なる	
FMCR	-	0006h	-	-	R32C/116のみ
FEBC0	-	001Dh-001Ch	-	-	R32C/116のみ
FEBC3	-	0011h-0010h	-	-	R32C/116のみ
FPR0	-	40008h	-	-	R32C/116のみ
FMSR0	-	40001h	-	-	R32C/116のみ
FBPM0	-	4000Ah	-	-	R32C/116のみ
FBPM1	-	4000Bh	-	-	R32C/116のみ
FBPM2	-	40011h	-	-	R32C/116のみ

4.17.2 フラッシュメモリのブロック構成の相違点

M32C/87BとR32C/116は、フラッシュROMのブロック分割が異なります。R32C/116でブロック分割の違うブロックを黄色に塗りつぶし、図 4.1にフラッシュメモリのブロック構成を示します。




図 4.1 フラッシュメモリのブロック構成

4.17.3 IDコードプロテクトの相違点

M32C/87B と R32C/116 とではIDコード格納番地が異なります。R32C/116のID格納番地を黄色に塗りつぶし、図 4.2にIDコード格納番地の相違点を示します。




図 4.2 IDコード格納番地の相違点

4.17.4 ROMコードプロテクトの相違点

表 4.48にROMコードプロテクトの制御番地の相違点を示します。

表 4.48 ROMコードプロテクトの制御番地の相違点

シンボル	アドレス		bit	M32C/87B	R32C/116
	M32C/87B	R32C/116			
ROMCP	FFFFFFh	-	7-6	M32C/87Bのみ	-

R32C/116フラッシュメモリは、各ブロックにプロテクトビットが2ビットずつあります。表 4.49にプロテクトビットアドレスを示します。表 4.49に示すR32C/116プロテクトビットアドレスのうちいずれかひとつでも "0"(プロテクト状態)にすると、全ブロックがプロテクトされます。詳細はハードウェアマニュアルを参照してください。

表 4.49 R32C/116 プロテクトビットアドレス

ブロック	プロテクトビット0	プロテクトビット1
Block B	00060100h	00060300h
Block A	00061100h	00061300h
Block 17	FFF00100h	FFF00300h
Block 16	FFF10100h	FFF10300h
Block 15	FFF20100h	FFF20300h
Block 14	FFF30100h	FFF30300h
Block 13	FFF40100h	FFF40300h
Block 12	FFF50100h	FFF50300h
Block 11	FFF60100h	FFF60300h
Block 10	FFF70100h	FFF70300h
Block 9	FFF80100h	FFF80300h
Block 8	FFF90100h	FFF90300h
Block 7	FFFA0100h	FFFA0300h
Block 6	FFFB0100h	FFFB0300h
Block 5	FFFC0100h	FFFC0300h
Block 4	FFFD0100h	FFFD0300h
Block 3	FFFE0100h	FFFE0300h
Block 2	FFFE8100h	FFFE8300h
Block 1	FFFF0100h	FFFF0300h
Block 0	FFF8100h	FFF8300h

4.18 開発ツールの相違

表 4.50 に開発ツールの相違を示します。

表 4.50 開発ツールの相違

ツール種類名	M32C/87B用ツール製品名	R32C/116用ツール製品名
Cコンパイラ (シミュレータデバッガを含む)	M3T-NC308WA	R32Cシリーズ用 Cコンパイラパッケージ
リアルタイムOS	M3T-MR308/4	M3T-MR100/4
エミュレータデバッガ	PC7501	E30A
エミュレーションプローブ	M30870T-EPB	-
コンパクトエミュレータ	M30870T2-CPE	-
Renesas Starter Kit	R0K330879S001BE	R0K564189S000BE

5. 参考ドキュメント

ハードウェアマニュアル

M32C/87グループ(M32C/87,M32C/87A,M32C/87B)ハードウェアマニュアルRev.1.51

R32C/116グループハードウェアマニュアル Rev.1.00

(最新版をルネサス エレクトロニクスホームページから入手してください。)

テクニカルニュース/テクニカルアップデート

(最新の情報をルネサス エレクトロニクスホームページから入手してください。)

ホームページとサポート窓口

ルネサス エレクトロニクスホームページ
<http://japan.renesas.com/>

お問合せ先
<http://japan.renesas.com/inquiry>

改訂記録	M32C/87B、R32C/116グループ M32C/87BとR32C/116との相違点
------	---

Rev.	発行日	改訂内容	
		ページ	ポイント
1.00	2010.04.01	—	初版発行

すべての商標および登録商標は、それぞれの所有者に帰属します。

製品ご使用上の注意事項

ここでは、マイコン製品全体に適用する「使用上の注意事項」について説明します。個別の使用上の注意事項については、本文を参照してください。なお、本マニュアルの本文と異なる記載がある場合は、本文の記載が優先するものとします。

1. 未使用端子の処理

【注意】未使用端子は、本文の「未使用端子の処理」に従って処理してください。

CMOS 製品の入力端子のインピーダンスは、一般に、ハイインピーダンスとなっています。未使用端子を開放状態で動作させると、誘導現象により、LSI 周辺のノイズが印加され、LSI 内部で貫通電流が流れたり、入力信号と認識されて誤動作を起こす恐れがあります。未使用端子は、本文「未使用端子の処理」で説明する指示に従い処理してください。

2. 電源投入時の処置

【注意】電源投入時は、製品の状態は不定です。

電源投入時には、LSI の内部回路の状態は不確定であり、レジスタの設定や各端子の状態は不定です。

外部リセット端子でリセットする製品の場合、電源投入からリセットが有効になるまでの期間、端子の状態は保証できません。

同様に、内蔵パワーオンリセット機能を使用してリセットする製品の場合、電源投入からリセットのかかる一定電圧に達するまでの期間、端子の状態は保証できません。

3. リザーブアドレス（予約領域）のアクセス禁止

【注意】リザーブアドレス（予約領域）のアクセスを禁止します。

アドレス領域には、将来の機能拡張用に割り付けられているリザーブアドレス（予約領域）があります。これらのアドレスをアクセスしたときの動作については、保証できませんので、アクセスしないようにしてください。

4. クロックについて

【注意】リセット時は、クロックが安定した後、リセットを解除してください。

プログラム実行中のクロック切り替え時は、切り替え先クロックが安定した後に切り替えてください。

リセット時、外部発振子（または外部発振回路）を用いたクロックで動作を開始するシステムでは、クロックが十分安定した後、リセットを解除してください。また、プログラムの途中で外部発振子（または外部発振回路）を用いたクロックに切り替える場合は、切り替え先のクロックが十分安定してから切り替えてください。

5. 製品間の相違について

【注意】型名の異なる製品に変更する場合は、製品型名ごとにシステム評価試験を実施してください。

同じグループのマイコンでも型名が違うと、内部 ROM、レイアウトパターンの相違などにより、電気的特性の範囲で、特性値、動作マージン、ノイズ耐量、ノイズ輻射量などが異なる場合があります。型名が違う製品に変更する場合は、個々の製品ごとにシステム評価試験を実施してください。

ご注意書き

1. 本資料に記載されている内容は本資料発行時点のものであり、予告なく変更することがあります。当社製品のご購入およびご使用にあたりましては、事前に当社営業窓口で最新の情報をご確認いただきますとともに、当社ホームページなどを通じて公開される情報に常にご注意ください。
2. 本資料に記載された当社製品および技術情報の使用に関連し発生した第三者の特許権、著作権その他の知的財産権の侵害等に関し、当社は、一切その責任を負いません。当社は、本資料に基づき当社または第三者の特許権、著作権その他の知的財産権を何ら許諾するものではありません。
3. 当社製品を改造、改変、複製等しないでください。
4. 本資料に記載された回路、ソフトウェアおよびこれらに関連する情報は、半導体製品の動作例、応用例を説明するものです。お客様の機器の設計において、回路、ソフトウェアおよびこれらに関連する情報を使用する場合には、お客様の責任において行ってください。これらの使用に起因しお客様または第三者に生じた損害に関し、当社は、一切その責任を負いません。
5. 輸出に際しては、「外国為替及び外国貿易法」その他輸出関連法令を遵守し、かかる法令の定めるところにより必要な手続を行ってください。本資料に記載されている当社製品および技術を大量破壊兵器の開発等の目的、軍事利用の目的その他軍事用途の目的で使用しないでください。また、当社製品および技術を国内外の法令および規則により製造・使用・販売を禁止されている機器に使用することができません。
6. 本資料に記載されている情報は、正確を期すため慎重に作成したのですが、誤りがないことを保証するものではありません。万一、本資料に記載されている情報の誤りに起因する損害がお客様に生じた場合においても、当社は、一切その責任を負いません。
7. 当社は、当社製品の品質水準を「標準水準」、「高品質水準」および「特定水準」に分類しております。また、各品質水準は、以下に示す用途に製品が使われることを意図しておりますので、当社製品の品質水準をご確認ください。お客様は、当社の文書による事前の承諾を得ることなく、「特定水準」に分類された用途に当社製品を使用することができません。また、お客様は、当社の文書による事前の承諾を得ることなく、意図されていない用途に当社製品を使用することができません。当社の文書による事前の承諾を得ることなく、「特定水準」に分類された用途または意図されていない用途に当社製品を使用したことによりお客様または第三者に生じた損害等に関し、当社は、一切その責任を負いません。なお、当社製品のデータ・シート、データ・ブック等の資料で特に品質水準の表示がない場合は、標準水準製品であることを表します。
標準水準： コンピュータ、OA機器、通信機器、計測機器、AV機器、家電、工作機械、パーソナル機器、産業用ロボット
高品質水準： 輸送機器（自動車、電車、船舶等）、交通用信号機器、防災・防犯装置、各種安全装置、生命維持を目的として設計されていない医療機器（厚生労働省定義の管理医療機器に相当）
特定水準： 航空機器、航空宇宙機器、海底中継機器、原子力制御システム、生命維持のための医療機器（生命維持装置、人体に埋め込み使用するもの、治療行為（患部切り出し等）を行うもの、その他直接人命に影響を与えるもの）（厚生労働省定義の高度管理医療機器に相当）またはシステム等
8. 本資料に記載された当社製品のご使用につき、特に、最大定格、動作電源電圧範囲、放熱特性、実装条件その他諸条件につきましては、当社保証範囲内でご使用ください。当社保証範囲を超えて当社製品をご使用された場合の故障および事故につきましては、当社は、一切その責任を負いません。
9. 当社は、当社製品の品質および信頼性の向上に努めておりますが、半導体製品はある確率で故障が発生したり、使用条件によっては誤動作したりする場合があります。また、当社製品は耐放射線設計については行っておりません。当社製品の故障または誤動作が生じた場合も、人身事故、火災事故、社会的損害などを生じさせないようお客様の責任において冗長設計、延焼対策設計、誤動作防止設計等の安全設計およびエージング処理等、機器またはシステムとしての出荷保証をお願いいたします。特に、マイコンソフトウェアは、単独での検証は困難なため、お客様が製造された最終の機器・システムとしての安全検証をお願いいたします。
10. 当社製品の環境適合性等、詳細につきましては製品個別に必ず当社営業窓口までお問合せください。ご使用に際しては、特定の物質の含有・使用を規制するRoHS指令等、適用される環境関連法令を十分調査のうえ、かかる法令に適合するようご使用ください。お客様がかかる法令を遵守しないことにより生じた損害に関し、当社は、一切その責任を負いません。
11. 本資料の全部または一部を当社の文書による事前の承諾を得ることなく転載または複製することを固くお断りいたします。
12. 本資料に関する詳細についてのお問い合わせその他お気付きの点等がございましたら当社営業窓口までご照会ください。

注1. 本資料において使用されている「当社」とは、ルネサス エレクトロニクス株式会社およびルネサス エレクトロニクス株式会社とその総株主の議決権の過半数を直接または間接に保有する会社をいいます。

注2. 本資料において使用されている「当社製品」とは、注1において定義された当社の開発、製造製品をいいます。



ルネサス エレクトロニクス株式会社

■営業お問合せ窓口

<http://www.renesas.com>

※営業お問合せ窓口の住所・電話番号は変更になることがあります。最新情報につきましては、弊社ホームページをご覧ください。

ルネサス エレクトロニクス販売株式会社 〒100-0004 千代田区大手町2-6-2（日本ビル）

(03)5201-5307

■技術的なお問合せおよび資料のご請求は下記へどうぞ。

総合お問合せ窓口： <http://japan.renesas.com/inquiry>