

お客様各位

カタログ等資料中の旧社名の扱いについて

2010年4月1日を以ってNECエレクトロニクス株式会社及び株式会社ルネサステクノロジが合併し、両社の全ての事業が当社に承継されております。従いまして、本資料中には旧社名での表記が残っておりますが、当社の資料として有効ですので、ご理解の程宜しくお願い申し上げます。

ルネサスエレクトロニクス ホームページ (<http://www.renesas.com>)

2010年4月1日

ルネサスエレクトロニクス株式会社

【発行】ルネサスエレクトロニクス株式会社 (<http://www.renesas.com>)

【問い合わせ先】 <http://japan.renesas.com/inquiry>

ご注意書き

1. 本資料に記載されている内容は本資料発行時点のものであり、予告なく変更することがあります。当社製品のご購入およびご使用にあたりましては、事前に当社営業窓口で最新の情報をご確認いただきますとともに、当社ホームページなどを通じて公開される情報に常にご注意ください。
2. 本資料に記載された当社製品および技術情報の使用に関連し発生した第三者の特許権、著作権その他の知的財産権の侵害等に関し、当社は、一切その責任を負いません。当社は、本資料に基づき当社または第三者の特許権、著作権その他の知的財産権を何ら許諾するものではありません。
3. 当社製品を改造、改変、複製等しないでください。
4. 本資料に記載された回路、ソフトウェアおよびこれらに関連する情報は、半導体製品の動作例、応用例を説明するものです。お客様の機器の設計において、回路、ソフトウェアおよびこれらに関連する情報を使用する場合には、お客様の責任において行ってください。これらの使用に起因しお客様または第三者に生じた損害に関し、当社は、一切その責任を負いません。
5. 輸出に際しては、「外国為替及び外国貿易法」その他輸出関連法令を遵守し、かかる法令の定めるところにより必要な手続を行ってください。本資料に記載されている当社製品および技術を大量破壊兵器の開発等の目的、軍事利用の目的その他軍事用途の目的で使用しないでください。また、当社製品および技術を国内外の法令および規則により製造・使用・販売を禁止されている機器に使用することができません。
6. 本資料に記載されている情報は、正確を期すため慎重に作成したのですが、誤りが無いことを保証するものではありません。万一、本資料に記載されている情報の誤りに起因する損害がお客様に生じた場合においても、当社は、一切その責任を負いません。
7. 当社は、当社製品の品質水準を「標準水準」、「高品質水準」および「特定水準」に分類しております。また、各品質水準は、以下に示す用途に製品が使われることを意図しておりますので、当社製品の品質水準をご確認ください。お客様は、当社の文書による事前の承諾を得ることなく、「特定水準」に分類された用途に当社製品を使用することができません。また、お客様は、当社の文書による事前の承諾を得ることなく、意図されていない用途に当社製品を使用することができません。当社の文書による事前の承諾を得ることなく、「特定水準」に分類された用途または意図されていない用途に当社製品を使用したことによりお客様または第三者に生じた損害等に関し、当社は、一切その責任を負いません。なお、当社製品のデータ・シート、データ・ブック等の資料で特に品質水準の表示がない場合は、標準水準製品であることを表します。
標準水準： コンピュータ、OA 機器、通信機器、計測機器、AV 機器、家電、工作機械、パーソナル機器、産業用ロボット
高品質水準： 輸送機器（自動車、電車、船舶等）、交通用信号機器、防災・防犯装置、各種安全装置、生命維持を目的として設計されていない医療機器（厚生労働省定義の管理医療機器に相当）
特定水準： 航空機器、航空宇宙機器、海底中継機器、原子力制御システム、生命維持のための医療機器（生命維持装置、人体に埋め込み使用するもの、治療行為（患部切り出し等）を行うもの、その他直接人命に影響を与えるもの）（厚生労働省定義の高度管理医療機器に相当）またはシステム等
8. 本資料に記載された当社製品のご使用につき、特に、最大定格、動作電源電圧範囲、放熱特性、実装条件その他諸条件につきましては、当社保証範囲内でご使用ください。当社保証範囲を超えて当社製品をご使用された場合の故障および事故につきましては、当社は、一切その責任を負いません。
9. 当社は、当社製品の品質および信頼性の向上に努めておりますが、半導体製品はある確率で故障が発生したり、使用条件によっては誤動作したりする場合があります。また、当社製品は耐放射線設計については行っておりません。当社製品の故障または誤動作が生じた場合も、人身事故、火災事故、社会的損害などを生じさせないようお客様の責任において冗長設計、延焼対策設計、誤動作防止設計等の安全設計およびエージング処理等、機器またはシステムとしての出荷保証をお願いいたします。特に、マイコンソフトウェアは、単独での検証は困難なため、お客様が製造された最終の機器・システムとしての安全検証をお願いいたします。
10. 当社製品の環境適合性等、詳細につきましては製品個別に必ず当社営業窓口までお問合せください。ご使用に際しては、特定の物質の含有・使用を規制する RoHS 指令等、適用される環境関連法令を十分調査のうえ、かかる法令に適合するようご使用ください。お客様がかかる法令を遵守しないことにより生じた損害に関し、当社は、一切その責任を負いません。
11. 本資料の全部または一部を当社の文書による事前の承諾を得ることなく転載または複製することを固くお断りいたします。
12. 本資料に関する詳細についてのお問い合わせその他お気付きの点等がございましたら当社営業窓口までご照会ください。

注 1. 本資料において使用されている「当社」とは、ルネサスエレクトロニクス株式会社およびルネサスエレクトロニクス株式会社とその総株主の議決権の過半数を直接または間接に保有する会社をいいます。

注 2. 本資料において使用されている「当社製品」とは、注 1 において定義された当社の開発、製造製品をいいます。

M32C/87、R32C/111 グループ

M32C/87 と R32C/111 との相違点 (100 ピン版)

1. 要約

この資料は、M32C/87 100 ピン版と R32C/111 100 ピン版との機能の相違点を確認する為の参考資料です。各機能の詳細については、ハードウェアマニュアルまたはソフトウェアマニュアルを参照ください。

2. はじめに

この資料は次のマイコンに適用されます。

- マイコン :M32C/87 100ピン版、R32C/111 100ピン版

3. 概要比較

3.1 機能の概要比較

表 3.1~表 3.2に機能の相違点を示します。

表 3.1 機能の相違点 (1/2)

項目	M32C/87	R32C/111
基本命令数	108命令	108命令 削除：18、新規：18、変更：5
最小命令実行時間	31.3ns (f(CPU)=32MHz / VCC1=4.2~5.5V)	20ns (f(CPU)=50MHz)
乗算器	16ビット×16ビット→32ビット	32ビット×32ビット→64ビット
積和演算命令	16ビット×16ビット+48ビット→48ビット	32ビット×32ビット+64ビット→64ビット
FPU	なし	単精度 (IEEE-754 準拠)
バレルシフタ	16ビット	32ビット
動作モード	シングルチップ、メモリ拡張、 マイクロプロセッサモード	シングルチップ、メモリ拡張、 マイクロプロセッサモード (オプション (注2))
アドレス空間	16Mバイト	4Gバイト (うち64Mバイトまで使用可)
電圧低下検出回路	Vdet3 検出機能、Vdet4 検出機能、 コールドスタート/ウォームスタート判定機能	電圧低下検出割り込み (オプション (注2))
クロック	メインクロック発振回路：~32MHz PLL シンセサイザ：~32MHz 発振停止検出： メインクロック発振停止検出 周波数分周回路： 1、2、3、4、6、8、10、12、14、16分周選択	メインクロック発振回路：4~16MHz PLL シンセサイザ：96MHz~128MHz 発振停止検出： メインクロック発振停止検出機能 再発振検出機能 周波数分周回路：2~24分周選択
割り込み	割り込みベクタ数：70	割り込みベクタ数：261
DMAC	4チャンネル 起動要因：43	4チャンネル 起動要因：51
入出力ポート	CMOS 入出力85本、入力1本	CMOS 入出力82本、入力2本
シリアル インタフェース	6チャンネル (UART0~UART5) クロック同期シリアルI/O クロック非同期シリアルI/O 5チャンネル (UART0~UART4) I ² C bus、特殊モード2、 GCIモード、SIMモード、 IEBus(注1)(オプション(注2)) 1チャンネル (UART0) IrDAモード	9チャンネル (UART0~UART8) クロック同期シリアルI/O クロック非同期シリアルI/O 7チャンネル (UART0~UART6) I ² C bus、特殊モード2、 IEBus(注1)(オプション(注2))
インテリジェントI/O	時間計測機能：16ビット×8 波形生成機能：16ビット×10 通信機能： クロック同期モード、 クロック非同期モード HDLC データ処理モード IEBus(注1)(オプション(注2)) 二相パルス信号処理	時間計測機能：16ビット×16 波形生成機能：16ビット×19 通信機能： 可変長クロック同期型シリアル I/O IEBus(注1)(オプション(注2))
フラッシュメモリ	プログラムイレーズ電圧：3.3±0.3Vまたは5.0±0.5V プログラム、イレーズ回数： 100回(全領域)	プログラム、イレーズ電圧：Vcc1=Vcc2=3.0~5.5V プログラム、イレーズ回数： 1000回(プログラム領域)/10000回(データ領域) 強制イレーズ機能(オプション(注2)) 標準シリアル入出力モード禁止機能 (オプション(注2))

注1. IEBusはNECエレクトロニクス株式会社の登録商標です。

注2. オプション機能をご使用になる場合は、弊社営業窓口までご連絡ください。

表 3.2 機能の相違点 (2/2)

項目	M32C/87	R32C/111
動作周波数/電源電圧	32MHz / VCC1=4.2~5.5V、VCC2=3.0V~VCC1 24MHz / VCC1=3.0~5.5V、VCC2=3.0V~VCC1	50MHz / VCC1=3.0~5.5V、VCC2=3.0V~VCC1
消費電力	32mA (32MHz / VCC1=VCC2=5V) 23mA (24MHz / VCC1=VCC2=3.3V) 45 μ A (約 1MHz / VCC1=VCC2=3.3V オンチップオシレータ低消費電力モード →ウェイトモード) 0.8 μ A(VCC1=VCC2=3.3Vストップモード)	32mA (VCC1=VCC2=5.0V、f(CPU)=50MHz) 8 μ A (VCC1=VCC2=3.3V~5.0V、 f(XCIN)=32.768kHz、ウェイトモード) 5 μ A (VCC1=VCC2=3.3V~5.0V、 クロック停止、メインレギュレータ停止)

3.2 端子機能比較

表 3.3~表 3.5に端子機能の相違点を示します。

表 3.3 端子機能の相違点 (1/3)

M32C/87	R32C/111	相違点
P9_3/TB3IN/CTS3/RTS3/SS3/DA0	P9_3/TB3IN/DA0	【削除】 CTS3/RTS3/SS3
P9_2/TB2IN/TXD3/SDA3/SRXD3/ OUTC2_0/IEOUT/ISTXD2	VDC0	【追加】 VDC0 【削除】 P9_2/TB2IN/TXD3/SDA3/ SRXD3/OUTC2_0/IEOUT/ISTXD2
P9_1/TB1IN/RXD3/SCL3/STXD3/ IEIN/ISRXD2	P9_1	【削除】 TB1IN/RXD3/SCL3/STXD3/ IEIN/ISRXD2
P9_0/TB0IN/CLK3	VDC1	【追加】 VDC1 【削除】 P9_0/TB0IN/CLK3
BYTE	NSD	【追加】 NSD 【削除】 BYTE
P8_3/INT1/CAN0IN/CAN1IN	P8_3/INT1	【削除】 CAN0IN/CAN1IN
P8_2/INT0/CAN0OUT/CAN1OUT	P8_2/INT0	【削除】 CAN0OUT/CAN1OUT
P8_1/TA4IN/U/RTP2_3/CTS5/RTS5/ OUTC1_5/INPC1_5(注1)	P8_1/TA4IN/U/CTS5/RTS5/SS5/IIO1_5/ UD0B/UD1B(注1)	【追加】 SS5/UD0B/UD1B 【削除】 RTP2_3
P8_0/TA4OUT/U/RXD5/ISRXD0	P8_0/TA4OUT/U/RXD5/SCL5/STXD5/ UD0A/UD1A	【追加】 SCL5/STXD5/UD0A/UD1A 【削除】 ISRXD0
P7_7/TA3IN/RTP2_2/CLK5/CAN0IN/ OUTC1_4/INPC1_4/ISCLK0(注1)	P7_7/TA3IN/CLK5/IIO1_4/UD0B/UD1B (注1)	【追加】 UD0B/UD1B 【削除】 RTP2_2/CAN0IN/ISCLK0
P7_6/TA3OUT/TXD5/CAN0OUT/ OUTC1_3/INPC1_3/ISTXD0(注1)	P7_6/TA3OUT/SRXD5/SDA5/TXD5/ CTS8/RTS8/IIO1_3/UD0A/UD1A(注1)	【追加】 SRXD5/SDA5/CTS8/RTS8/ UD0A/UD1A 【削除】 CAN0OUT/ISTXD0
P7_5/TA2IN/W/RTP2_1/OUTC1_2/ INPC1_2/ISRXD1(注1)	P7_5/TA2IN/W/RXD8/IIO1_2(注1)	【追加】 RXD8 【削除】 RTP2_1/ISRXD1
P7_4/TA2OUT/W/RTP2_0/ OUTC1_1/INPC1_1/ISCLK1(注1)	P7_4/TA2OUT/W/CLK8/IIO1_1(注1)	【追加】 CLK8 【削除】 RTP2_0/ISCLK1
P7_3/TA1IN/V/CTS2/RTS2/SS2/ OUTC1_0/INPC1_0/ISTXD1(注1)	P7_3/TA1IN/V/CTS2/RTS2/SS2/TXD8/ IIO1_0(注1)	【追加】 TXD8 【削除】 ISTXD1

注1. インテリジェントI/O機能の端子名で、R32C/111のIIO1_i(i=1~7)は、M32C/87のOUTC1_i(i=1~7)、INPC1_i(i=1~7)を合わせたもので同じ機能の端子です。

表 3.4 端子機能の相違点 (2/3)

M32C/87	R32C/111	相違点
P7_1/TA0IN/TB5IN/RTP0_3/RXD2/ SCL2/STXD2/OUTC1_7/INPC1_7/ OUTC2_2/ISRXD2/IEIN(注1)	P7_1/TA0IN/TB5IN/RTP0_3/RXD2/ SCL2/STXD2/IIO1_7/OUTC2_2/ISRXD2/ IEIN(注1)	【削除】 RTP0_3
P7_0/TA0OUT/RTP0_2/TXD2/SDA2/ SRXD2/OUTC1_6/INPC1_6/ OUTC2_0/ISTXD2/IEOUT(注1)	P7_0/TA0OUT/TXD2/SDA2/SRXD2/ IIO1_6/OUTC2_0/ISTXD2/IEOUT(注1)	【削除】 RTP0_2
P6_3/TXD0/SDA0/SRXD0/IrDAOUT	P6_3/TXD0/SDA0/SRXD0	【削除】 IrDAOUT
P6_2/RXD0/SCL0/STXD0/IrDAIN	P6_2/TB2IN/RXD0/SCL0/STXD0	【追加】 TB2IN 【削除】 IrDAIN
P6_1/RTP0_1/CLK0	P6_1/TB1IN/CLK0	【追加】 TB1IN 【削除】 RTP0_1
P6_0/RTP0_0/CTS0/RTS0/SS0	P6_0/TB0IN/CTS0/RTS0/SS0	【追加】 TB0IN 【削除】 RTP0_0
P5_7/RDY	P5_7/RDY/CS3/CTS7/RTS7	【追加】 CS3/CTS7/RTS7
P5_6/ALE	P5_6/ALE/CS2/RXD7	【追加】 CS2/RXD7
P5_5/HOLD	P5_5/HOLD/CLK7	【追加】 CLK7
P5_4/HLDA/ALE	P5_4/HLDA/CS1/TXD7	【追加】 CS1/TXD7 【削除】 ALE
P5_3/CLKOUT/BCLK/ALE	P5_3/CLKOUT/BCLK	【削除】 ALE
P5_1/WRH/BHE (注2、注3)	P5_1/WR1/BC1 (注2、注3)	
P5_0/WRL/WR (注4)	P5_0/WR0/WR (注4)	
P4_7/CS0/A23	P4_7/CS0/A23/TXD6/SDA6/SRXD6	【追加】 TXD6/SDA6/SRXD6/A23 【削除】 A23
P4_6/CS1/A22	P4_6/CS1/A22/RXD6/SCL6/STXD6	【追加】 RXD6/SCL6/STXD6
P4_5/CS2/A21	P4_5/CS2/A21/CLK6	【追加】 CLK6
P4_4/CS3/A20	P4_4/CS3/A20/CTS6/RTS6/SS6	【追加】 CTS6/RTS6/SS6
P4_3/A19	P4_3/A19/TXD3/SDA3/SRXD3/ OUTC2_0/ISTXD2/IEOUT	【追加】 TXD3/SDA3/SRXD3/ OUTC2_0/ISTXD2/IEOUT
P4_2/A18	P4_2/A18/RXD3/SCL3/STXD3/ISRXD2/ IEIN	【追加】 RXD3/SCL3/STXD3/ISRXD2/ IEIN
P4_1/A17	P4_1/A17/CLK3	【追加】 CLK3
P4_0/A16	P4_0/A16/CTS3/RTS3/SS3	【追加】 CTS3/RTS3/SS3
P3_7/A15/ [A15/D15]	P3_7/A15/ [A15/D15] /TA4IN \bar{U}	【追加】 TA4IN \bar{U}
P3_6/A14/ [A14/D14]	P3_6/A14/ [A14/D14] /TA4OUT/U	【追加】 TA4OUT/U
P3_5/A13/ [A13/D13]	P3_5/A13/ [A13/D13] /TA2IN \bar{W}	【追加】 TA2IN \bar{W}
P3_4/A12/ [A12/D12]	P3_4/A12/ [A12/D12] /TA2OUT/W	【追加】 TA2OUT/W
P3_3/A11/ [A11/D11]	P3_3/A11/ [A11/D11] /TA1IN \bar{V}	【追加】 TA1IN \bar{V}
P3_2/A10/ [A10/D10]	P3_2/A10/ [A10/D10] /TA1OUT/V	【追加】 TA1OUT/V
P3_1/A9/ [A9/D9]	P3_1/A9/ [A9/D9] /TA3OUT/UD0B/ UD1B	【追加】 TA3OUT/UD0B/UD1B
P3_0/A8/ [A8/D8]	P3_0/A8/ [A8/D8] /TA0OUT/UD0A/ UD1A	【追加】 TA0OUT/UD0A/UD1A

注1. インテリジェントI/O機能の端子名で、R32C/111のIIO1_i(i=1~7)は、M32C/87のOUTC1_i(i=1~7)、INPC1_i(i=1~7)を合わせたもので同じ機能の端子です。

注2. バス端子名で、M32C/87のWRHとR32C/111のWR1とは同じ機能の端子です。

注3. バス端子名で、M32C/87のBHEとR32C/111のBC1とは同じ機能の端子です。

注4. バス端子名で、M32C/87のWRLとR32C/111のWR0とは同じ機能の端子です。

表 3.5 端子機能の相違点 (3/3)

M32C/87	R32C/111	相違点
P2_0/A0/ [A0/D0] /AN2_0	P2_0/A0/ [A0/D0] /BC0/ [BC0/D0] / AN2_0	【追加】 BC0/ [BC0/D0]
P1_7/D15/INT5	P1_7/D15/INT5/IIO0_7/IIO1_7	【追加】 IIO0_7/IIO1_7
P1_6/D14/INT4	P1_6/D14/INT4/IIO0_6/IIO1_6	【追加】 IIO0_6/IIO1_6
P1_5/D13/INT3	P1_5/D13/INT3/IIO0_5/IIO1_5	【追加】 IIO0_5/IIO1_5
P1_4/D12	P1_4/D12/IIO0_4/IIO1_4	【追加】 IIO0_4/IIO1_4
P1_3/D11	P1_3/D11/IIO0_3/IIO1_3	【追加】 IIO0_3/IIO1_3
P1_2/D10	P1_2/D10/IIO0_2/IIO1_2	【追加】 IIO0_2/IIO1_2
P1_1/D9	P1_1/D9/IIO0_1/IIO1_1	【追加】 IIO0_1/IIO1_1
P1_0/D8	P1_0/D8/IIO0_0/IIO1_0	【追加】 IIO0_0/IIO1_0
P10_7/KI3/RTP3_3/AN_7	P10_7/KI3/AN_7	【削除】 RTP3_3
P10_6/KI2/RTP3_2/AN_6	P10_6/KI2/AN_6	【削除】 RTP3_2
P10_5/KI1/RTP3_1/AN_5	P10_5/KI1/AN_5	【削除】 RTP3_1
P10_4/KI0/RTP3_0/AN_4	P10_4/KI0/AN_4	【削除】 RTP3_0
P10_3/RTP1_3/AN_3	P10_3/AN_3	【削除】 RTP1_3
P10_2/RTP1_2/AN_2	P10_2/AN_2	【削除】 RTP1_2
P10_1/RTP1_1/AN_1	P10_1/AN_1	【削除】 RTP1_1
P10_0/RTP1_0/AN_0	P10_0/AN_0	【削除】 RTP1_0
P9_6/TXD4/SDA4/SRXD4/ CAN1OUT/ANEX1	P9_6/TXD4/SDA4/SRXD4/ANEX1	【削除】 CAN1OUT
P9_5/CLK4/CAN1IN/CAN1WU/ ANEX0	P9_5/CLK4/ANEX0	【削除】 CAN1IN/CAN1WU

4. 詳細比較

4.1 CPU機能比較

表 4.1にR32C/111で変更された命令、表 4.2~表 4.3に内部レジスタのビット長の相違点、表 4.4にフラグレジスタの相違点を示します。

表 4.1 R32C/111で変更された命令

項目	R32C/111	
追加命令	ADDF、ADSF、CMPF、CNVIF、DIVF、MULX、MULF、EXITI、ROUND、STOP、SUBF、SUNTIL、SWHILE	
追加命令 (ニーモニックが M32C/87と同じもの)	DIV	サイズ指定子に".B"を指定した場合、16bit÷8bit=8bitから8bit÷8bit=8bitに変更 サイズ指定子に".W"を指定した場合、32bit÷16bit=16bitから16bit÷16bit=16bitに変更 サイズ指定子に".L"を指定した場合、64bit÷32bit=32bitから32bit÷32bit=32bitに変更
	DIVU	サイズ指定子に".B"を指定した場合、16bit÷8bit=8bitから8bit÷8bit=8bitに変更 サイズ指定子に".W"を指定した場合、32bit÷16bit=16bitから16bit÷16bit=16bitに変更 サイズ指定子に".L"を指定した場合、64bit÷32bit=32bitから32bit÷32bit=32bitに変更
	DIVX	サイズ指定子に".B"を指定した場合、16bit÷8bit=8bitから8bit÷8bit=8bitに変更 サイズ指定子に".W"を指定した場合、32bit÷16bit=16bitから16bit÷16bit=16bitに変更 サイズ指定子に".L"を指定した場合、64bit÷32bit=32bitから32bit÷32bit=32bitに変更
	MUL	サイズ指定子に".B"を指定した場合、8bit×8bit=16bitから8bit×8bit=8bitに変更 サイズ指定子に".W"を指定した場合、16bit×16bit=32bitから16bit×16bit=16bitに変更 サイズ指定子に".L"を指定した場合、32bit×32bit=64bitから32bit×32bit=32bitに変更
	MULU	サイズ指定子に".B"を指定した場合、8bit×8bit=16bitから8bit×8bit=8bitに変更 サイズ指定子に".W"を指定した場合、16bit×16bit=32bitから16bit×16bit=16bitに変更 サイズ指定子に".L"を指定した場合、32bit×32bit=64bitから32bit×32bit=32bitに変更
削除命令	ADDX、ADJNZ、BAND、BNAND、BNOR、BNTST、BNXOR、BOR、BXOR、CMPX、JMPS、JSRS、MOVX、MULEX、SBJNZ、SHANC、SHLNC、SUBX	
変更命令 (ニーモニック変更)	EDIV	DIVからニーモニック変更
	EDIVU	DIVUからニーモニック変更
	EDIVX	DIVXからからニーモニック変更
	EMUL	MULからからニーモニック変更
	EMULU	MULUからからニーモニック変更

表 4.2 内部レジスタのビット長の相違点 (1/2)

内部 レジスタ名	M32C/87		R32C/111	
	レジスタ名	ビット長	レジスタ名	ビット長
フラグレジスタ	FLG	16ビット	FLG	32ビット
データレジスタ (注1)	R0、R1、R2、 R3	16ビット R0、R1は上位、下位を 分割して8ビットで使用 可能 R2とR0、R3とR1を 組み合わせて32ビット レジスタとして使用可能	R0、R1、R2、 R3	16ビット R0、R1、R2、R3は上位、 下位を分割して8ビットで 使用可能 R2とR0、R3とR1を 組み合わせて32ビット レジスタとして使用可能
			R4、R5、R6、 R7	16ビット R6とR4、R7とR5を 組み合わせて32ビット レジスタとして使用可能

注1. これらのレジスタは2バンクあります

表 4.3 内部レジスタのビット長の相違点 (2/2)

内部レジスタ名	M32C/87		R32C/111	
	レジスタ名	ビット長	レジスタ名	ビット長
アドレスレジスタ (注1)	A0、A1	24ビット	A0、A1、A2、A3	32ビット
スタティックベースレジスタ (注1)	SB		SB	
フレームベースレジスタ (注1)	FB		FB	
ユーザスタックポインタ	USP		USP	
割り込みスタックポインタ	ISP		ISP	
割り込みテーブルレジスタ	INTB		INTB	
プログラムカウンタ	PC		PC	
高速割り込み関連レジスタ	SVF	16ビット	SVF	32ビット
	SVP	24ビット	SVP	
	VCT		VCT	
DMAC関連レジスタ (M32C/87ではDMACを3ch以上使用するときは、レジスタバンク1、高速割り込みレジスタをDMACレジスタに拡張)	DMD0、DMD1	8ビット	DMD0、DMD1、DMD2、DMD3	32ビット
	DCT、DCT1、DCT2(R0)、DCT3(R1)	16ビット	DCT0、DCT1、DCT2、DCT3	
	DRC0、DRC1、DRC1(R2)、DRC2(R3)		DCR0、DCR1、DCR2、DCR3	
	DMA0、DMA1、DMA2(A0)、DMA3(A1)、DSA0、DSA1、DSA2(SB)、DSA3(FB)	24ビット	DSA0、DSA1、DSA2、DSA3	
			DDA0、DDA1、DDA2、DDA3	
DRA0、DRA1、DRA2(SVP)、DRA3(VCT)		DSR0、DSR1、DSR2、DSR3		
		DDR0、DDR1、DDR2、DDR3		

注1. これらのレジスタは2バンクあります

表 4.4 フラグレジスタの相違点

項目	M32C/87		R32C/111	
	フラグ名	フラグレジスタビット位置	フラグ名	フラグレジスタビット位置
浮動小数点アンダフローフラグ	-	-	FU	b8
浮動小数点オーバフローフラグ	-	-	FO	b9
固定小数点位置指ビット	-	-	DP	b16
浮動小数点丸め演モード	-	-	RND	b19-b18

4.2 リセットの相違点

リセットには、ハードウェアリセット1、電圧低下検出リセット(ハードウェアリセット2)(M32C/87のみ)、ソフトウェアリセット、ウォッチドッグタイマリセットがあります。

リセットを行っても一部のSFRは初期化されず値を保持します。

表 4.5にリセット後の値を保持するレジスタの相違点、表 4.6にリセット時のクロック源と分周比の相違点、表 4.7にソフトウェアリセット移行前のクロック設定の相違点を示します。

表 4.5 リセット後の値を保持するレジスタの相違点

リセットの種類	レジスタ	リセット後の状態	
		M32C/87	R32C/111
ハードウェアリセット1	WDC	WDC5ビットは初期化しない	-
電圧低下検出リセット (ハードウェアリセット2) (M32C/87のみ)	WDC	WDC5ビットは初期化しない	-
ソフトウェアリセット	PM0	PM01、PM00ビットは初期化しない	
	TCSPR	初期化しない	初期化する
	WDC	WDC5ビットは初期化しない	-
ウォッチドッグタイマリセット	PM0	PM01、PM00ビットは初期化しない	
	TCSPR	初期化しない	初期化する
	WDC	WDC5ビットは初期化しない	-

表 4.6 リセット時のクロック源と分周比の相違点

項目	M32C/87	R32C/111
クロック源	メインクロック	PLLクロック(自励発振)
CPUクロック	8分周	12分周(クロック源基準)
周辺バスクロック	8分周	12分周(クロック源基準)
その他	-	ベースクロック: 6分周 CPUクロック: 2分周 周辺バスクロック: 2分周

表 4.7 ソフトウェアリセット移行前のクロック設定の相違点

項目	M32C/87	R32C/111
クロック源の設定	メインクロック	PLLクロック

4.3 電圧レギュレータの相違点

R32C/111 の内部ロジック電圧は、内部電圧レギュレータを使用して VCC1 端子からの入力を降圧して生成します。内部電圧を安定させる為に VDC1 端子と VDC0 端子の間に平滑コンデンサを接続する必要があります。M32C/87 には平滑コンデンサは必要ありません。表 4.8 に電圧レギュレータ制御レジスタの相違点を示します。

表 4.8 電圧レギュレータ制御レジスタの相違点

シンボル	アドレス		bit	M32C/87	R32C/111
	M32C/87	R32C/111			
VRCR	-	40060h	-	-	R32C/111 のみ

4.4 電圧低下検出機能の相違点

表 4.9 に電圧低下検出機能 SFR の相違点を示します。

表 4.9 電圧低下検出機能 SFR の相違点

シンボル	アドレス		bit	M32C/87	R32C/111
	M32C/87	R32C/111			
VCR1	001Bh	-	-	M32C/87 のみ	-
VCR2	0017h	-	-	M32C/87 のみ	-
D4INT	002Fh	-	-	M32C/87 のみ	-
WDC	000Fh	4404Fh	-	アドレス変更	
			5	コールドスタート/ウォームスタート判定フラグ	予約ビット
LVDC	-	40062h	-	-	R32C/111 のみ
DVCR	-	40064h	-	-	R32C/111 のみ

4.5 プロセッサモードの相違点

表 4.10 にプロセッサモード関連 SFR の相違点を示します。

表 4.10 プロセッサモード関連 SFR の相違点

シンボル	アドレス		bit	M32C/87	R32C/111
	M32C/87	R32C/111			
PM0	0004h	40044h	-	アドレス変更	
			5-4	マルチプレクスバス領域選択ビット	予約ビット
PM1	0005h	-	-	M32C/87 のみ	-

4.6 クロックの相違点

表 4.11 にクロックの相違点、表 4.12 にクロック関連設定の相違点、表 4.13 にクロック関連 SFR の相違点を示します。

表 4.11 クロックの相違点

項目	M32C/87	R32C/111
リセット後のCPUクロック	メインクロックの8分周	PLL周波数シンセサイザの自励発振周波数の12分周
XIN-XOUT駆動能力	切り替え不可	切り替え可能
メインクロック分周	分周なし、2、3、4、6、8、10、12、14、16分周から選択	分周なし、2、3、4分周から選択
ベースクロック分周	なし	2、3、4、6分周から選択
CPUクロック分周	なし	分周なし、2、3、4分周から選択
周辺バスクロック分周	なし	2、3、4分周から選択
PLL 逡倍率	6、8逡倍の2、3分周から選択	ハードウェアマニュアルの設定値からの選択
ストップモード	M32C/87とR32C/111では移行手順が異なる	
メインクロックモードでのストップ、ウェイトモードへの移行	可能	なし
メインクロック逡倍モード(高速/中速)でのストップ、ウェイトモードへの移行	なし	不可
PLL自励発振モードでのウェイトモードへの移行	なし	可能
低速モードでのストップモードへの移行	不可	可能
低消費電力モードでのストップ、ウェイトモードへの移行	不可	可能
シリアルインタフェースを使用したウェイトからの復帰	UARTのすべてのチャンネルで復帰可能	UART7、8を除くチャンネルで復帰可能
ストップモードから復帰した場合のCPUクロック	メインクロックの8分周	STOP命令実行時と同じCPUクロック分周

表 4.12 クロック関連設定の相違点

項目	M32C/87	R32C/111
XIN-XOUT駆動能力	-	CM1レジスタのCM16、CM15ビット
メインクロック分周	MCDレジスタのMCD4~MCD0ビット	CCRレジスタのCCD1、CCD0ビット
ベースクロック分周	-	CCRレジスタのBCD1、BCD0ビット
周辺バスクロック分周	-	CCRレジスタのPCD1、PCD0ビット
PLL 逡倍率	PLC0レジスタのPLC02~PLC00 PLC1レジスタのPLC12	ハードウェアマニュアルに記載されたPLC1、PLC0レジスタ設定

表 4.13 クロック関連SFRの相違点

シンボル	アドレス		bit	M32C/87	R32C/111
	M32C/87	R32C/111			
CCR	-	0004h	-	-	R32C/111のみ
PBC	-	001Fh-001Eh	-	-	R32C/111のみ
CM0	0006h	40046h	-	アドレス変更	
			7	CPUクロック選択ビット0	予約ビット
CM1	0007h	40047h	-	アドレス変更	
			0	全クロック停止制御ビット	PLL発振停止ビット
			6-5	予約ビット	XIN-XOUT駆動能力選択ビット
			7	CPUクロック選択ビット1	予約ビット
MCD	000Ch	-	-	M32C/87のみ	-
CM2	000Dh	4004Dh	-	アドレス変更	
			1	CPUクロック選択ビット	予約ビット
PLC0	0026h	40020h	-	アドレス変更	
			2-0	プログラマブルカウンタ 選択ビット (PLC02、PLC01、PLC00)	メインカウンタ分周比設定 ビット(MCV2、MCV1、MCV0)
			4-3	予約ビット	メインカウンタ分周比設定ビット (MCV4、MCV3)
			6-5	予約ビット	スワローカウンタ分周比設定 ビット(SVC1、SVC0)
			7	動作許可ビット(PLC07)	スワローカウンタ分周比設定 ビット(SVC2)
PLC1	0027h	40021h	-	アドレス変更	
			1-0	予約ビット	リファレンスカウンタ分周比選択 ビット(RCV1、RCV0)
			2	PLLクロック分周比選択 ビット(PLC12)	リファレンスカウンタ分周比選択 ビット(RCV2)
			3	予約ビット	リファレンスカウンタ分周比選択 ビット(RCV3)
			4	予約ビット	自励発振モード選択ビット(SEO)
PM2	0013h	40053h	-	アドレス変更	
			2	WDTカウントソース選択 ビット	予約ビット
			4	CPUクロック選択ビット3	NMI許可ビット
			5	CANクロック選択ビット	予約ビット
			6	f2nカウントソース選択ビット	f2nクロックソース選択ビット
			7	f2nカウントソース選択ビット	予約ビット
CM3	-	4005Ah	-	-	R32C/111のみ
PM3	-	40048h	-	-	R32C/111のみ

4.7 バスの相違点

表 4.14 にバスの相違点、表 4.15 にバス設定の相違点、表 4.16~表 4.17 にバス関連端子の相違点、表 4.18 にバス関連SFRの相違点を示します。

表 4.14 バスの相違点

項目	M32C/87	R32C/111
アドレス空間	16Mバイト	4Gバイト (そのうち64MBまで利用可能)
外部領域ウェイト	1~7ウェイト (BCLKサイクル基準)	1~28ウェイト (ベースクロックサイクル基準)
リカバリサイクル挿入 (リード後/ライト後 アドレスホールド時間)	可能	あり
SFR 領域ウェイト数	1、2ウェイト	ウェイト設定なし CCR レジスタによる設定 (分周なし、2、3、4分周)

表 4.15 バス設定の相違点

項目	M32C/87	R32C/111
データバス幅	外部領域毎のバス幅設定 DS レジスタの DS0~DS3 ビット "0": バス幅 8 ビット "1": バス幅 16 ビット リセット後のバス幅設定 外部領域 3 のみ BYTE 端子で設定 BYTE 端子 "H": バス幅 8 ビット "L": バス幅 16 ビット	外部領域毎のバス幅設定 EBC0~EBC3 レジスタの BW0 ビット "0": バス幅 8 ビット "1": バス幅 16 ビット 外部領域の最大バス幅設定 PBC レジスタの EXBW0 ビット "0": 外部最大バス幅 8 ビット "1": 外部最大バス幅 16 ビット リセット後のバス幅設定 外部領域 CS0 のみ リセットベクタ下位 2bit で設定 リセットベクタ下位 2bit "11b": バス幅 8 ビット "10b": バス幅 16 ビット
チップセレクト信号	PM1 レジスタの PM11、PM10 ビット	CSOP0、CSOP1 レジスタ
SFR 領域バスタイミング	PM1 レジスタの PM13 ビット	PBC レジスタ
外部領域バスタイミング	EWCRi レジスタ EWCRi0~EWCRi4 ビット (i=0~3)	EBCi レジスタ (i=0~3)
リカバリサイクル挿入 (リード後/ライト後 アドレスホールド時間)	EWCRi レジスタの EWCRi06 ビット (i=0~3)	-
BCLK 出力	PM0 レジスタの PM07 ビット PM1 レジスタの PM15、PM14 ビット CM0 レジスタの CM01、CM00 ビット	PM0 レジスタの PM07 ビット CM0 レジスタの CM01、CM00 ビット

表 4.16 バス端子の相違点 (\overline{RD} 、 $\overline{WR0}$ 、 $\overline{WR1}$ 出力選択時)

制御端子	出力端子	
	M32C/87	R32C/111
$\overline{CS3}$	P4_4(A20)(注1)	P4_4(A20)(注1) P5_7(RDY)(注1)
$\overline{CS2}$	P4_5(A21)(注1)	P4_5(A21)(注1) P5_6(ALE)(注1)
$\overline{CS1}$	P4_6(A22)(注1)	P4_6(A22)(注1) P5_4(HLDA)(注1)
ALE	P5_6 P5_4(HLDA)(注1) P5_3(BCLK)(注1)	P5_6(CS2)(注1)
$\overline{WRH}/\overline{WR1}$ (注1)	P5_1	P5_1
$\overline{WRL}/\overline{WR0}$ (注3)	P5_0	P5_0
A23	P4_7($\overline{CS0}$)(注1)	P4_7(A23)($\overline{CS0}$)(注1)

注1. 表の左欄の制御端子とカッコ内の制御端子は、出力端子を共用しているので同時に使用できません。

注2. バス端子名で、M32C/87の \overline{WRH} とR32C/111の $\overline{WR1}$ は同じ機能の端子です。

注3. バス端子名で、M32C/87の \overline{WRL} とR32C/111の $\overline{WR0}$ は同じ機能の端子です。

表 4.17 バス関連端子の相違点 (\overline{RD} 、 \overline{WR} 、 $\overline{BC0}$ 、 $\overline{BC1}$ 出力選択時)

制御端子	出力端子	
	M32C/87	R32C/111
$\overline{CS3}$	P4_4(A20)(注1)	P4_4(A20)(注1) P5_7(RDY)(注1)
$\overline{CS2}$	P4_5(A21)(注1)	P4_5(A21)(注1) P5_6(ALE)(注1)
$\overline{CS1}$	P4_6(A22)(注1)	P4_6(A22)(注1) P5_4(HLDA)(注1)
ALE	P5_6 P5_4(HLDA)(注1) P5_3(BCLK)(注1)	P5_6(CS2)(注1)
$\overline{BC1}/\overline{BHE}$ (注2)	P5_1	P5_1
A23	P4_7($\overline{CS0}$)(注1)	P4_7(A23)($\overline{CS0}$)(注1)
$\overline{BC0}/A0$ (注3)	P2_0	P2_0

注1. 表の左欄の制御端子とカッコ内の制御端子は、出力端子を共用しているので同時に使用できません。

注2. バス端子名で、M32C/87の \overline{BHE} とR32C/111の $\overline{BC1}$ は同じ機能の端子です。

注3. バス端子名で、M32C/87のA0とR32C/111の $\overline{BC0}$ は同じ機能の端子です。

表 4.18 バス関連SFRの相違点

シンボル	アドレス		bit	M32C/87	R32C/111
	M32C/87	R32C/111			
DS	000Bh	-	-	M32C/87のみ	-
PM0	0004h	40044h	-	アドレス変更	
			5-4	マルチプレクスバス領域 選択ビット	予約ビット
PM1	0005h	-	-	M32C/87のみ	-
EWCR0	0048h	-	-	M32C/87のみ	-
EWCR1	0049h	-	-	M32C/87のみ	-
EWCR2	004Ah	-	-	M32C/87のみ	-
EWCR3	004Bh	-	-	M32C/87のみ	-
CCR	-	0004h	-	-	R32C/111のみ
PBC	-	001Fh-001Eh	-	-	R32C/111のみ
CSOP0	-	40054h	-	-	R32C/111のみ
CSOP1	-	40055h	-	-	R32C/111のみ
CB01	-	001Ah	-	-	R32C/111のみ
CB12	-	0016h	-	-	R32C/111のみ
CB23	-	0012h	-	-	R32C/111のみ
EBC0	-	001Dh-001Ch	-	-	R32C/111のみ
EBC1	-	0019h-0018h	-	-	R32C/111のみ
EBC2	-	0015h-0014h	-	-	R32C/111のみ
EBC3	-	0011h-0010h	-	-	R32C/111のみ

4.8 プロテクトの相違点

表 4.19 にプロテクト関連 SFR の相違点を示します。

表 4.19 プロテクト関連 SFR の相違点

シンボル	アドレス		bit	M32C/87	R32C/111
	M32C/87	R32C/111			
PRCR	000Ah	4004Ah	-	アドレス変更	
			0	プロテクトビット0 CM0、CM1、CM2、MCD、 PLC0、PLC1 レジスタに対する 書き込み許可	プロテクトビット0 CM0、CM1、CM2、PM3 レジスタに対する書き込み許可
			1	プロテクトビット1 PM0、PM1、PM2、INVC0、 INVC1 レジスタに対する 書き込み許可	プロテクトビット1 PM0、PM2、INVC0、INVC1、 IOBC、CSOP0、CSOP1 レジスタに対する書き込み許可
			2	プロテクトビット2 PD9、PS3 レジスタに対する 書き込み許可	プロテクトビット2 PD9、P9_iS(i=3~7)、PLC0、 PLC1 レジスタに対する 書き込み許可
			3	プロテクトビット3 VCR2、D4INT レジスタに 対する書き込み許可	-
PRCR2	-	4405Fh	7	-	CM3 プロテクトビット CM3 レジスタに対する 書き込み許可
PRCR3	-	4004Ch	1	-	プロテクトビット31 VRCR、LVDC、DVCR レジスタに対する書き込み許可
PRR	-	0007h	7-0	-	CCR、FMCR、PBC、FEBC0、 FEBC3、EBC0、EBC1、 EBC2、EBC3、CB01、CB12、 CB23 レジスタに対する 書き込み許可 "AAh" :書き込み許可 "AAh" 以外:書き込み禁止

4.9 割り込みの相違点

表 4.20 に割り込みの相違点、表 4.21~表 4.22 に割り込み関連SFRの相違点を示します。
可変ベクタテーブル、および割り込み優先レベル判定回路が異なります。

表 4.20 割り込みの相違点

項目	M32C/87	R32C/111
アドレス一致割り込み	8ポイント設定可能	なし

表 4.21 割り込み関連SFRの相違点 (1/2)

シンボル	アドレス		bit	M32C/87	R32C/111
	M32C/87	R32C/111			
TB5IC	0069h	0061h	-	アドレス変更	
S2TIC	0089h	0081h	-	アドレス変更	
S3TIC	008Bh	0083h	-	アドレス変更	
S4TIC	008Dh	0085h	-	アドレス変更	
S5TIC	-	0062h	-	-	R32C/111のみ
S6TIC	-	0064h	-	-	R32C/111のみ
S7TIC	-	00DDh	-	-	R32C/111のみ
S8TIC	-	00DFh	-	-	R32C/111のみ
S2RIC	006Bh	0063h	-	アドレス変更	
S3RIC	006Dh	0065h	-	アドレス変更	
S4RIC	006Fh	0067h	-	アドレス変更	
S5RIC	-	0082h	-	-	R32C/111のみ
S6RIC	-	0084h	-	-	R32C/111のみ
S7RIC	-	00FDh	-	-	R32C/111のみ
S8RIC	-	00FFh	-	-	R32C/111のみ
BCN0IC/ BCN3IC	0071h	0069h	-	アドレス変更	
BCN1IC/ BCN4IC	0091h	0089h	-	アドレス変更	
BCN2IC	008Fh	0087h	-	アドレス変更	
BCN5IC/ BCN6IC	-	0066h	-	-	R32C/111のみ
AD0IC	0073h	006Bh	-	アドレス変更	
KUPIC	0093h	008Bh	-	アドレス変更	
IIO0IC	0075h	006Dh	-	アドレス変更	
IIO1IC	0095h	008Dh	-	アドレス変更	
IIO2IC	0077h	006Fh	-	アドレス変更	
IIO3IC	0097h	008Fh	-	アドレス変更	
IIO4IC	0079h	0071h	-	アドレス変更	
IIO5IC	0099h	0091h	-	アドレス変更	
IIO6IC	007Bh	0073h	-	アドレス変更	
IIO7IC	009Bh	0093h	-	アドレス変更	
IIO8IC	007Dh	0075h	-	アドレス変更	
IIO9IC	009Dh	0095h	-	アドレス変更	
IIO10IC	007Fh	0077h	-	アドレス変更	

表 4.22 割り込み関連SFRの相違点 (2/2)

シンボル	アドレス		bit	M32C/87	R32C/111
	M32C/87	R32C/111			
IIO11IC	0081h	0097h	-	アドレス変更	
CAN0IC	009Dh	-	-	M32C/87のみ	-
CAN1IC	007Fh	-	-	M32C/87のみ	-
CAN2IC	0081h	-	-	M32C/87のみ	-
CAN3IC	0075h	-	-	M32C/87のみ	-
CAN4IC	0095h	-	-	M32C/87のみ	-
CAN5IC	0099h	-	-	M32C/87のみ	-
RLVL	009Fh	-	-	M32C/87のみ	-
RIPL1	-	4407Fh	-	-	R32C/111のみ
RIPL2	-	4407Dh	-	-	R32C/111のみ
IFSR	031Fh	-	-	M32C/87のみ	-
IFSR0	-	4406Fh	-	-	R32C/111のみ
IFSRA	031Eh	-	-	M32C/87のみ	-
IFSR1	-	4406Dh	-	-	R32C/111のみ
RMAD0	0012h-0010h	-	-	M32C/87のみ	-
RMAD1	0016h-0014h	-	-	M32C/87のみ	-
RMAD2	001Ah-0018h	-	-	M32C/87のみ	-
RMAD3	001Eh-001Ch	-	-	M32C/87のみ	-
RMAD4	002Ah-0028h	-	-	M32C/87のみ	-
RMAD5	002Eh-002Ch	-	-	M32C/87のみ	-
RMAD6	003Ah-0038h	-	-	M32C/87のみ	-
RMAD7	003Eh-003Ch	-	-	M32C/87のみ	-
AIER	0009h	-	-	M32C/87のみ	-

4.10 ウォッチドッグタイマの相違点

表 4.23 にウォッチドッグタイマの相違点、表 4.24 にウォッチドッグタイマ関連 SFR の相違点を示します。

表 4.23 ウォッチドッグタイマの相違点

項目	M32C/87	R32C/111
ウォッチドッグタイマの クロック源	<ul style="list-style-type: none"> ・ MCDレジスタで分周したCPUクロック (PLLクロック、メインクロック、 オンチップオシレータクロック) ・ サブクロック ・ オンチップオシレータクロック 	<ul style="list-style-type: none"> ・ 周辺バスクロック CCRレジスタで分周した PLLクロック、 CCRレジスタで分周した サブクロック、 CCRレジスタで分周した オンチップオシレータクロック
ウォッチドッグタイマ プリスケアラ分周比	16、128、2分周(サブクロック選択時)	16、128分周

表 4.24 ウォッチドッグタイマ関連SFRの相違点

シンボル	アドレス		bit	M32C/87	R32C/111
	M32C/87	R32C/111			
CM0	0006h	40046h	-	アドレス変更	
			7	CPUクロック選択ビット0	予約ビット
WDC	000Fh	4404Fh	-	アドレス変更	
			5	コールドスタート/ウォーム スタート判定ビット	予約ビット
WDTS	000Eh	4404Eh	-	アドレス変更	

4.11 DMACの相違点

表 4.25にDMACの相違点、表 4.26にDMAC設定の相違点、表 4.27にDMAC関連SFRの相違点を示します。

表 4.25 DMACの相違点

項目	M32C/87	R32C/111
転送空間	16Mバイトの任意の空間から固定番地 固定番地から16Mバイトの任意の空間	64Mバイト(00000000h~01FFFFFFh およびFE000000h~FFFFFFFh)の任意 の空間から64Mバイトの任意の空間
最大転送バイト数	128Kバイト(16ビット転送時) 64Kバイト(8ビット転送時)	64Mバイト(32ビット転送時) 32Mバイト(16ビット転送時) 16Mバイト(8ビット転送時)
転送単位	8ビット、16ビット	8ビット、16ビット、32ビット
転送番地	固定番地 : 指定したアドレス 順方向番地: 転送単位で加算される アドレス (転送元、転送先を両方とも固定番地、 または順方向番地に指定できません)	順方向、または固定

表 4.26 DMAC設定の相違点

項目	M32C/87	R32C/111
DMA転送要因の選択	DMiSLレジスタのDSEL4~DSEL0 ビットで選択	DMiSLレジスタのDSEL4~DSEL0 ビット、 DMiSL2レジスタのDSEL24~DSEL20 ビットで選択
転送元番地	転送元、転送先番地が固定番地の場合、 DSAiレジスタ(i=0~3)	DSAiレジスタ(i=0~3) (リピート時のリロード値はDSRi レジスタに設定)
転送先番地	転送元、転送先が順方向番地の場合、 DMAiレジスタ(i=0~3) (リピート時のリロード値はDRAi レジスタに設定)	DDAiレジスタ(i=0~3) (リピート時のリロード値はDDRi レジスタに設定)

表 4.27 DMAC 関連 SFR の相違点

シンボル	アドレス		bit	M32C/87	R32C/111
	M32C/87	R32C/111			
DM0SL	0378h	44078h	-	アドレス変更	
			5	ソフトウェアDMA要求ビット	DM0SL2の5ビット目に定義
			7	DMA要求ビット	-
DM1SL	0379h	44079h	-	アドレス変更	
			5	ソフトウェアDMA要求ビット	DM1SL2の5ビット目に定義
			7	DMA要求ビット	-
DM2SL	037Ah	4407Ah	-	アドレス変更	
			5	ソフトウェアDMA要求ビット	DM2SL2の5ビット目に定義
			7	DMA要求ビット	-
DM3SL	037Bh	4407Bh	-	アドレス変更	
			5	ソフトウェアDMA要求ビット	DM3SL2の5ビット目に定義
			7	DMA要求ビット	-
DM0SL2	-	44070h	-	-	R32C/111のみ
DM1SL2	-	44071h	-	-	R32C/111のみ
DM2SL2	-	44072h	-	-	R32C/111のみ
DM3SL2	-	44073h	-	-	R32C/111のみ
DMD0	CPU内部レジスタ (注1)	CPU内部レジスタ (注1)	-	DMD0 : DMA0、DMA1の設定	DMD0 : DMA0の設定
DMD1			-	DMD1 : DMA2、DMA3の設定	DMD1 : DMA1の設定
DMD2			-	-	DMD2 : DMA2の設定
DMD3			-	-	DMD3 : DMA3の設定
DCT0 ~ DCT3	CPU内部レジスタ (注1、注2)	CPU内部レジスタ (注1)	-	DCT0、DCT1、 DCT2(bank1:R0)、 DCT3(bank1:R1)	DCT0、DCT1、DCT2、DCT3
DRC0 ~ DRC3 (DCR0 ~ DCR3)			-	DRC0、DRC1、 DRC2(bank1:R2)、 DRC3(bank1:R3)	DCR0、DCR1、DCR2、DCR3
DMA0 ~ DMA3 (DDA0 ~ DDA3)			-	DMA0、DMA1、 DMA2(bank1:A0)、 DMA3(bank1:A1) (転送元、転送先番地の順方向 番地を設定)	DDA0、DDA1、DDA2、DDA3 (転送先番地を設定)
DSA0 ~ DSA3			-	DSA0、DSA1、 DSA2(bank1:FB)、 DSA3(bank1:SB) (転送元、転送先番地の固定 番地を設定)	DSA0、DSA1、DSA2、DSA3 (転送元番地を設定)
DRA0 ~ DRA3 (DSR0 ~ DSR3)			-	DRA0、DRA1、DRA2(SVP)、 DRA3(VCT) (DMAi(i=0~3)のリロード値を 設定)	DSR0、DSR1、DSR2、DSR3 (DSAi(i=0~3)のリロード値を 設定)
DDR0 ~ DDR3	-	-	-	-	DDR0、DDR1、DDR2、DDR3 (DDAi(i=0~3)のリロード値を 設定)

注1. レジスタへの書き込みはLDC命令を使用してください。

注2. DMA2、DMA3を使用する場合、レジスタバンク1、高速割り込みレジスタを使用します。

4.12 三相モータ制御用タイマ機能

表 4.28 に三相モータ制御用タイマ機能の相違点、表 4.29 に三相モータ制御用タイマ機能関連 SFR の相違点を示します。

表 4.28 三相モータ制御用タイマ機能の相違点

項目	M32C/87	R32C/111
出力機能の切り替え	-	P7、P8のU、 \bar{U} 、V、 \bar{V} 、W、 \bar{W} 端子とP3のU、 \bar{U} 、V、 \bar{V} 、W、 \bar{W} 端子を選択可

表 4.29 三相モータ制御用タイマ機能関連 SFR の相違点

シンボル	アドレス		bit	M32C/87	R32C/111
	M32C/87	R32C/111			
IOBC	-	40097h	7	-	三相出力バッファ制御レジスタ

4.13 シリアルインタフェースの相違点

表 4.30 にシリアルインタフェースの相違点、表 4.31~表 4.32 にシリアルインタフェース関連端子の相違点、表 4.33~表 4.35 にシリアルインタフェース関連 SFR の相違点を示します。

表 4.30 シリアルインタフェースの相違点

項目	M32C/87	R32C/111
クロック同期/非同期兼用	6チャンネル (UART0~UART5)	9チャンネル (UART0~UART8)
I ² C bus	5チャンネル (UART0~UART4)	7チャンネル (UART0~UART6)
特殊モード2	5チャンネル (UART0~UART4)	7チャンネル (UART0~UART6)
GCIモード	5チャンネル (UART0~UART4)	-
SIMモード	5チャンネル (UART0~UART4)	-
IEBus (オプション(注1))(注2)	5チャンネル (UART0~UART4)	7チャンネル (UART0~UART6)
IrDAモード	1チャンネル (UART0)	-

注1. オプション機能をご使用になる場合は、弊社営業窓口までご連絡ください。

注2. IEBusはNECエレクトロニクス株式会社の登録商標です。

表 4.31 シリアルインタフェース関連端子の相違点 (1/2)

チャンネル	端子	M32C/87	R32C/111
UART0	P6_0	CTS0/RTS0/SS0	CTS0/RTS0/SS0
	P6_1	CLK0	CLK0
	P6_2	RXD0/SCL0/STXD0/IrDAIN	RXD0/SCL0/STXD0
	P6_3	TXD0/SDA0/SRXD0/IrDAOUT	TXD0/SDA0/SRXD0
UART1	P6_4	CTS1/RTS1/SS1	CTS1/RTS1/SS1
	P6_5	CLK1	CLK1
	P6_6	RXD1/SCL1/STXD1	RXD1/SCL1/STXD1
	P6_7	TXD1/SDA1/SRXD1	TXD1/SDA1/SRXD1

表 4.32 シリアルインタフェース関連端子の相違点 (2/2)

チャンネル	端子	M32C/87	R32C/111
UART2	P7_0	TXD2/SDA2/SRXD2	TXD2/SDA2/SRXD2
	P7_1	RXD2/SCL2/STXD2	RXD2/SCL2/STXD2
	P7_2	CLK2	CLK2
	P7_3	$\overline{\text{CTS2}}/\overline{\text{RTS2}}/\overline{\text{SS2}}$	$\overline{\text{CTS2}}/\overline{\text{RTS2}}/\overline{\text{SS2}}$
UART3	P9_0	CLK3	-
	P9_1	RXD3/SCL3/STXD3	-
	P9_2	TXD3/SDA3/SRXD3	-
	P9_3	$\overline{\text{CTS3}}/\overline{\text{RTS3}}/\overline{\text{SS3}}$	-
	P4_0	-	$\overline{\text{CTS3}}/\overline{\text{RTS3}}/\overline{\text{SS3}}$
	P4_1	-	CLK3
	P4_2	-	RXD3/SCL3/STXD3
	P4_3	-	TXD3/SDA3/SRXD3
UART4	P9_4	$\overline{\text{CTS4}}/\overline{\text{RTS4}}/\overline{\text{SS4}}$	$\overline{\text{CTS4}}/\overline{\text{RTS4}}/\overline{\text{SS4}}$
	P9_5	CLK4	CLK4
	P9_6	TXD4/SDA4/SRXD4	TXD4/SDA4/SRXD4
	P9_7	RXD4/SCL4/STXD4	RXD4/SCL4/STXD4
UART5	P7_6	TXD5	TXD5/SDA5/SRXD5
	P7_7	CLK5	CLK5
	P8_0	RXD5	RXD5/SCL5/STXD5
	P8_1	$\overline{\text{CTS5}}/\overline{\text{RTS5}}$	$\overline{\text{CTS5}}/\overline{\text{RTS5}}/\overline{\text{SS5}}$
UART6	P4_4	-	$\overline{\text{CTS6}}/\overline{\text{RTS6}}/\overline{\text{SS6}}$
	P4_5	-	CLK6
	P4_6	-	RXD6/SCL6/STXD6
	P4_7	-	TXD6/SDA6/SRXD6
UART7	P5_4	-	TXD7
	P5_5	-	CLK7
	P5_6	-	RXD7
	P5_7	-	$\overline{\text{CTS7}}/\overline{\text{RTS7}}$
UART8	P7_3	-	TXD8
	P7_4	-	CLK8
	P7_5	-	RXD8
	P7_6	-	$\overline{\text{CTS8}}/\overline{\text{RTS8}}$

表 4.33 シリアルインタフェース関連SFRの相違点 (1/4)

シンボル	アドレス		bit	M32C/87	R32C/111
	M32C/87	R32C/111			
U5MR	01C0h	01C8h	-	アドレス変更	
			7	予約ビット	TXD,RXD入出力極性切り替えビット
U6MR	01C8h	01D8h	-	アドレス変更	
			7	予約ビット	TXD,RXD入出力極性切り替えビット
U7MR	-	01E0h	-	-	R32C/111のみ

表 4.34 シリアルインタフェース関連SFRの相違点 (2/4)

シンボル	アドレス		bit	M32C/87	R32C/111
	M32C/87	R32C/111			
U8MR	-	01E8h	-	-	R32C/111のみ
U0C0	036Ch		2	CTS機能選択ビット	予約ビット
U1C0	02ECh		2	CTS機能選択ビット	予約ビット
U2C0	033Ch		2	CTS機能選択ビット	予約ビット
U3C0	032Ch		2	CTS機能選択ビット	予約ビット
U4C0	02FCh		2	CTS機能選択ビット	予約ビット
U5C0	01C4h	01CCh	-	アドレス変更	
			2	CTS機能選択ビット	予約ビット
			5	予約ビット	データ出力選択ビット
U6C0	01CCh	01DCh	-	アドレス変更	
			2	CTS機能選択ビット	予約ビット
			5	予約ビット	データ出力選択ビット
U7C0	-	01E4h	-	-	R32C/111のみ
U8C0	-	01ECh	-	-	R32C/111のみ
U0C1	036Dh		7	クロック分周同期化停止ビット(特殊モード3)、エラー信号出力許可ビット(特殊モード4)	予約ビット
U1C1	02EDh		7	クロック分周同期化停止ビット(特殊モード3)、エラー信号出力許可ビット(特殊モード4)	予約ビット
U2C1	033Dh		7	クロック分周同期化停止ビット(特殊モード3)、エラー信号出力許可ビット(特殊モード4)	予約ビット
U3C1	032Dh		7	クロック分周同期化停止ビット(特殊モード3)、エラー信号出力許可ビット(特殊モード4)	予約ビット
U4C1	02FDh		7	クロック分周同期化停止ビット(特殊モード3)、エラー信号出力許可ビット(特殊モード4)	予約ビット
U5C1	01C5h	01CDh	-	アドレス変更	
			4	-	UART5送信割り込み要因選択ビット
			5	-	UART5連続受信モード許可ビット
			6	-	データ論理選択ビット
			7	-	予約ビット

表 4.35 シリアルインタフェース関連SFRの相違点 (3/4)

シンボル	アドレス		bit	M32C/87	R32C/111
	M32C/87	R32C/111			
U6C1	01CDh	01DDh	-	アドレス変更	
			4	-	UART6送信割り込み要因選択ビット
			5	-	UART6連続受信モード許可ビット
			6	-	データ論理選択ビット
			7	-	予約ビット
U7C1	-	01E5h	-	-	R32C/111のみ
U8C1	-	01EDh	-	-	R32C/111のみ
U56CON	01D0h	-	-	M32C/87のみ	-
U78CON	-	01F0h	-	-	R32C/111のみ
U0SMR	0367h		7	クロック分周同期化ビット	予約ビット
U1SMR	02E7h		7	クロック分周同期化ビット	予約ビット
U2SMR	0337h		7	クロック分周同期化ビット	予約ビット
U3SMR	0327h		7	クロック分周同期化ビット	予約ビット
U4SMR	02F7h		7	クロック分周同期化ビット	予約ビット
U5SMR	-	01C7h	-	-	R32C/111のみ
U6SMR	-	01D7h	-	-	R32C/111のみ
U0SMR2	0366h		7	外部クロック同期化有効ビット	予約ビット
U1SMR2	02E6h		7	外部クロック同期化有効ビット	予約ビット
U2SMR2	0336h		7	外部クロック同期化有効ビット	予約ビット
U3SMR2	0326h		7	外部クロック同期化有効ビット	予約ビット
U4SMR2	02F6h		7	外部クロック同期化有効ビット	予約ビット
U5SMR2	-	01C6h	-	-	R32C/111のみ
U6SMR2	-	01D6h	-	-	R32C/111のみ
U5SMR3	-	01C5h	-	-	R32C/111のみ
U6SMR3	-	01D5h	-	-	R32C/111のみ
U5SMR4	-	01C4h	-	-	R32C/111のみ
U6SMR4	-	01D4h	-	-	R32C/111のみ
U5BRG	01C1h	01C9h	-	アドレス変更	
U6BRG	01C9h	01D9h	-	アドレス変更	
U7BRG	-	01E1h	-	-	R32C/111のみ
U8BRG	-	01E9h	-	-	R32C/111のみ
U5TB	01C3h-01C2h	01CBh-01CAh	-	アドレス変更	
U6TB	01CBh-01CAh	01DBh-01DAh	-	アドレス変更	
U7TB	-	01E3h-01E2h	-	-	R32C/111のみ
U8TB	-	01EBh-01EAh	-	-	R32C/111のみ
U5RB	01C7h-01C6h	01CFh-01CEh	-	アドレス変更	
			11	-	アビトレーションロスト検出フラグ

表 4.36 シリアルインタフェース関連SFRの相違点 (4/4)

シンボル	アドレス		bit	M32C/87	R32C/111
	M32C/87	R32C/111			
U6RB	01CFh-01CEh	01DFh-01DEh	-	アドレス変更	
			11	-	アビトレーションロスト 検出フラグ
U7RB	-	01E7h-01E6h	-	-	R32C/111のみ
U8RB	-	01EFh-01EEh	-	-	R32C/111のみ
U56IS	01D1h	-	-	M32C/87のみ	-
IRCON	0372h	-	-	M32C/87のみ	-
IFSR	031Fh	-	-	M32C/87のみ	-
IFSR0	-	4406Fh	-	-	R32C/111のみ
IFSRA	031Eh	-	-	M32C/87のみ	-
IFSR1	-	4406Dh	-	-	R32C/111のみ

4.14 D/Aコンバータの相違点

表 4.37 に D/A コンバータ 関連 SFR の相違点を示します。

表 4.37 D/Aコンバータ関連SFRの相違点

シンボル	アドレス		bit	M32C/87	R32C/111
	M32C/87	R32C/111			
DACON1	039Dh	-	-	M32C/87のみ	-

4.15 インテリジェント I/O の相違点

表 4.38 にインテリジェント I/O の相違点、表 4.39~表 4.40 にインテリジェント I/O 関連 SFR の相違点を示します。

表 4.38 インテリジェント I/O の相違点

項目	M32C/87	R32C/111
ベースタイム	(グループ0) なし (グループ1) 1本(2相パルス処理 あり) (グループ2) 1本(2相パルス処理 なし)	(グループ0) 1本(2相パルス処理 あり) (グループ1) 1本(2相パルス処理 あり) (グループ2) 1本(2相パルス処理 なし)
時間計測	(グループ0) なし (グループ1) 16ビット×8チャンネル (グループ2) なし	(グループ0) 16ビット×8チャンネル (グループ1) 16ビット×8チャンネル (グループ2) なし
波形生成	(グループ0) なし (グループ1) 16ビット×8チャンネル (グループ2) 16ビット×3チャンネル	(グループ0) 16ビット×8チャンネル (グループ1) 16ビット×8チャンネル (グループ2) 16ビット×3チャンネル
通信機能	(グループ0) 1チャンネル クロック同期モード、 HDLCデータ処理モード (グループ1) 1チャンネル クロック同期モード、 クロック非同期モード、 HDLCデータ処理モード (グループ2) 1チャンネル クロック同期モード、 IEBus(オプション(注1))(注2)	(グループ0) なし (グループ1) なし (グループ2) 1チャンネル 可変長クロック同期型 シリアル I/O、 IEBus(オプション(注1))(注2)

注1. オプション機能をご使用になる場合は、弊社営業窓口までご連絡ください。

注2. IEBusはNECエレクトロニクス株式会社の登録商標です。

表 4.39 インテリジェント I/O 関連 SFR の相違点 (1/2)

シンボル	アドレス		bit	M32C/87	R32C/111
	M32C/87	R32C/111			
G0BT	-	01A1h-01A0h	-	-	R32C/111のみ
G0BCR0	-	01A2h	-	-	R32C/111のみ
G0BCR1	-	01A3h	-	-	R32C/111のみ
G1BCR1	0123h		0	予約ビット	ベースタイマリセット要因 選択ビット0
BTSR	0164h		0	予約ビット	グループ0ベースタイマ スタートビット
G0TMCR0	-	0198h	-	-	R32C/111のみ
G0TMCR1	-	0199h	-	-	R32C/111のみ
G0TMCR2	-	019Ah	-	-	R32C/111のみ

表 4.40 インテリジェントI/O 関連SFRの相違点 (2/2)

シンボル	アドレス		bit	M32C/87	R32C/111
	M32C/87	R32C/111			
G0TMCR3	-	019Bh	-	-	R32C/111のみ
G0TMCR4	-	019Ch	-	-	R32C/111のみ
G0TMCR5	-	019Dh	-	-	R32C/111のみ
G0TMCR6	-	019Eh	-	-	R32C/111のみ
G0TMCR7	-	019Fh	-	-	R32C/111のみ
G0TPR6	-	01A4h	-	-	R32C/111のみ
G0TPR7	-	01A5h	-	-	R32C/111のみ
G0TM0/ G0PO0	-	0181h-0180h	-	-	R32C/111のみ
G0TM1/ G0PO1	-	0183h-0182h	-	-	R32C/111のみ
G0TM2/ G0PO2	-	0185h-0184h	-	-	R32C/111のみ
G0TM3/ G0PO3	-	0187h-0186h	-	-	R32C/111のみ
G0TM4/ G0PO4	-	0189h-0188h	-	-	R32C/111のみ
G0TM5/ G0PO5	-	018Bh-018Ah	-	-	R32C/111のみ
G0TM6/ G0PO6	-	018Dh-018Ch	-	-	R32C/111のみ
G0TM7/ G0PO7	-	018Fh-018Eh	-	-	R32C/111のみ
G0POCR0	-	0190h	-	-	R32C/111のみ
G0POCR1	-	0191h	-	-	R32C/111のみ
G0POCR2	-	0192h	-	-	R32C/111のみ
G0POCR3	-	0193h	-	-	R32C/111のみ
G0POCR4	-	0194h	-	-	R32C/111のみ
G0POCR5	-	0195h	-	-	R32C/111のみ
G0POCR6	-	0196h	-	-	R32C/111のみ
G0POCR7	-	0197h	-	-	R32C/111のみ
G0FS	-	01A7h	-	-	R32C/111のみ
G0FE	-	01A8h	-	-	R32C/111のみ
CCS	00F6h	-	-	M32C/87のみ	-

4.16 ポートの相違点

4.16.1 ポート Pi レジスタ、ポート Pi 方向レジスタの相違点

表 4.41 にポート Pi レジスタの相違点 (i=0~10)、表 4.42 にポート Pi 方向レジスタの相違点 (i=0~10)、表 4.43 にポート Pi プルアップ制御レジスタの相違点 (i=0~10) を示します。

表 4.41 ポート Pi レジスタの相違点 (i=0~10)

シンボル	アドレス		bit	M32C/87	R32C/111
	M32C/87	R32C/111			
P0	03E0h	03C0h	-	アドレス変更	
P1	03E1h	03C1h	-	アドレス変更	
P2	03E4h	03C4h	-	アドレス変更	
P3	03E5h	03C5h	-	アドレス変更	
P4	03E8h	03C8h	-	アドレス変更	
P5	03E9h	03C9h	-	アドレス変更	
P6	03C0h	03CCh	-	アドレス変更	
P7	03C1h	03CDh	-	アドレス変更	
P8	03C4h	03D0h	-	アドレス変更	
P9	03C5h	03D1h	-	アドレス変更	
			0	P9_0	予約ビット
			1	P9_1	P9_1 入力専用
			2	P9_2	予約ビット
P10	03C8h	03D4h	-	アドレス変更	

表 4.42 ポート Pi 方向レジスタの相違点 (i=0~10)

シンボル	アドレス		bit	M32C/87	R32C/111
	M32C/87	R32C/111			
PD0	03E2h	03C2h	-	アドレス変更	
PD1	03E3h	03C3h	-	アドレス変更	
PD2	03E6h	03C6h	-	アドレス変更	
PD3	03E7h	03C7h	-	アドレス変更	
PD4	03EAh	03CAh	-	アドレス変更	
PD5	03EBh	03CBh	-	アドレス変更	
PD6	03C2h	03CEh	-	アドレス変更	
PD7	03C3h	03CFh	-	アドレス変更	
PD8	03C6h	03D2h	-	アドレス変更	
PD9	03C7h	03D3h	-	アドレス変更	
			0	PD9_0	予約ビット
			1	PD9_1	予約ビット
			2	PD9_2	予約ビット
PD10	03CAh	03D6h	-	アドレス変更	

表 4.43 ポートPiプルアップ制御レジスタの相違点 (i=0~10)

シンボル	アドレス		bit	M32C/87	R32C/111
	M32C/87	R32C/111			
PUR2	03DAh	03F2h	-	アドレス変更	
			6	P9_0-P9_3プルアップ制御ビット	P9_1、P9_3プルアップ制御ビット
PUR3	03DBh	03F3h	-	アドレス変更	
PUR4	03DCh	-	-	M32C/87のみ	-

4.16.2 ポート入出力機能選択の相違点

プログラマブル入出力ポートと周辺機能出力が端子を共用している場合、その端子の出力機能を決定する機能選択レジスタを設定する必要があります。周辺機能の入力が複数の端子に配置されている場合、どの端子の入力を周辺機能に接続するか決定する入力機能選択レジスタを設定する必要があります。

M32C/87とR32C/111では設定するレジスタ構成が異なります。表 4.44にポート入出力機能選択レジスタを示します。設定の詳細はハードウェアマニュアルを参照してください。

表 4.44 ポート入出力機能選択レジスタ

項目	M32C/87	R32C/111
出力機能選択	機能選択レジスタA (PSjレジスタ (j=0~9)) 機能選択レジスタB (PSLkレジスタ (k=0~3、5~7、9)) 機能選択レジスタC (PSC、PSC2、PSC3、PSC6レジスタ) 機能選択レジスタD (PSD1、PSD2レジスタ) 機能選択レジスタE (PSE1、PSE2レジスタ)	ポートPi _j 機能選択レジスタ (Pi _j S(i=0~10、j=0~7))
入力機能選択	入力機能選択レジスタ (IPS、IPSA、IPSBレジスタ)	入力機能選択レジスタ (IFS0、IFS2、IFS3レジスタ)

4.17 フラッシュメモリの相違点

4.17.1 フラッシュメモリの相違点

表 4.45にフラッシュメモリの相違点、表 4.46にソフトウェアコマンドの相違点、表 4.47にフラッシュメモリ関連SFRの相違点を示します。

表 4.45 フラッシュメモリの相違点

項目	M32C/87	R32C/111
書き込み単位	2バイト単位	8バイト単位
コマンド数	7コマンド	9コマンド

表 4.46 ソフトウェアコマンドの相違点

ソフトウェア コマンド	M32C/87				R32C/111			
	第1コマンド		第2コマンド		第1コマンド		第2コマンド	
	アドレス	データ	アドレス	データ	アドレス	データ	アドレス	データ
リードアレイモード移行	x	xxFFh	-	-	FFFFFF800h	00FFh	-	-
リードステータス レジスタモード移行(注1)	x	xx70h	-	-	FFFFFF800h	0070h	-	-
クリアステータス レジスタ	x	xx50h	-	-	FFFFFF800h	0050h	-	-
プログラム(注2、注3)	WA	xx40h	WA	WD	FFFFFF800h	0043h	WA	WD
ブロックイレーズ	x	xx20h	BA	xxD0h	FFFFFF800h	0020h	BA	00D0h
ロックビットプログラム	BA	xx77h	BA	xxD0h	FFFFFF800h	0077h	BA	00D0h
リードロックビット ステータス	x	xx71h	BA	xxD0h	FFFFFF800h	0071h	BA	00D0h
リードロックビット ステータスモード移行(注4)	-	-	-	-	FFFFFF800h	0071h	-	-
プロテクトビット プログラム	-	-	-	-	FFFFFF800h	0067h	PBA	00D0h
リードプロテクトビットステータス モード移行(注4)	-	-	-	-	FFFFFF800h	0061h	-	-

WA : 書き込みアドレス(偶数)

WD : 書き込みデータ(16ビット)

BA : 対象ブロックの任意の偶数番地

PBA : プロテクトビットのアドレス

x : ユーザROM領域内の任意の偶数番地

xx : コマンドコードの上位8ビット(無視されます)

注1. EW1モードでは使用できません

注2. プログラムは、M32C/87では16ビット(1ワード)単位で行います。第二コマンドまでが一連のコマンドです。

注3. R32C/111では64ビット(4ワード)単位で行います。第二コマンドから第五コマンドまでが一連のコマンドです。アドレス(WA)の上位29ビットは固定、下位3ビットは、第二コマンドから順に、000b-010b-100b-110b(0h-2h-4h-6hまたは8h-Ah-Ch-Eh)となるように指定してください。

注4. RAM上のプログラムから発行してください。

表 4.47 フラッシュメモリ関連SFRの相違点

シンボル	アドレス		bit	M32C/87	R32C/111
	M32C/87	R32C/111			
FMR0	0057h	40008h	7-0	レジスタ構成がすべて異なる	
FMR1	0055h	40009h	7-0	レジスタ構成がすべて異なる	
FMCR	-	0006h	-	-	R32C/111のみ
FEBC0	-	001Dh-001Ch	-	-	R32C/111のみ
FEBC3	-	0011h-0010h	-	-	R32C/111のみ
FPR0	-	40008h	-	-	R32C/111のみ
FMSR0	-	40001h	-	-	R32C/111のみ
FBPM0	-	4000Ah	-	-	R32C/111のみ
FBPM1	-	4000Bh	-	-	R32C/111のみ

4.17.2フラッシュメモリのブロック構成の相違点

M32C/87とR32C/111は、フラッシュROMのブロック分割が異なります。図4.1にフラッシュメモリのブロック構成を示します。




図 4.1 フラッシュメモリのブロック構成

4.17.3 IDコードプロテクトの相違点

M32C/87とR32C/111とではIDコード格納番地が異なります。図 4.2にIDコード格納番地の相違点を示します。




図 4.2 IDコード格納番地の相違点

4.17.4 ROMコードプロテクトの相違点

表 4.48にROMコードプロテクトの制御番地の相違点を示します。

表 4.48 ROMコードプロテクトの制御番地の相違点

シンボル	アドレス		bit	M32C/87	R32C/111
	M32C/87	R32C/111			
ROMCP	FFFFFFFh	-	7-6	M32C/87のみ	-

R32C/111フラッシュメモリは、各ブロックにプロテクトビットが2ビットずつあります。表 4.49にプロテクトビットアドレスを示します。表 4.49に示すR32C/111プロテクトビットアドレスのうちいずれかひとつでも"0"(プロテクト状態)にすると、全ブロックがプロテクトされます。詳細はハードウェアマニュアルを参照してください。

表 4.49 R32C/111 プロテクトビットアドレス

ブロック	プロテクトビット0	プロテクトビット1
Block B	00060100h	00060300h
Block A	00061100h	00061300h
Block 9	FFF80100h	FFF80300h
Block 8	FFF90100h	FFF90300h
Block 7	FFFA0100h	FFFA0300h
Block 6	FFFB0100h	FFFB0300h
Block 5	FFFC0100h	FFFC0300h
Block 4	FFFD0100h	FFFD0300h
Block 3	FFFE0100h	FFFE0300h
Block 2	FFFE8100h	FFFE8300h
Block 1	FFFF0100h	FFFF0300h
Block 0	FFF8100h	FFF8300h

4.18 開発ツールの相違

表 4.50 に開発ツールの相違を示します。

表 4.50 開発ツールの相違

ツール種類名	M32C/87用ツール製品名	R32C/111用ツール製品名
Cコンパイラ (シミュレータデバッガを含む)	M3T-NC308WA	R32C シリーズ用 Cコンパイラパッケージ
リアルタイムOS	M3T-MR308/4	M3T-MR100/4
エミュレータデバッガ	PC7501	E30A(R0E00030AKCT100)
エミュレーションプロブ	M30870T-EPB	-
コンパクトエミュレータ	M30870T2-CPE	-
Renesas Starter Kit	R0K330879S001BE	R0K564112S000BE

5. 参考ドキュメント

データシート

M32C/87 グループハードウェアマニュアル(Rev.1.51 2008年7月1日発行)

R32C/111 グループハードウェアマニュアル(Rev.1.10 2009年10月20日発行)

(最新版をルネサス テクノロジホームページから入手してください。)

テクニカルニュース/テクニカルアップデート

(最新の情報をルネサス テクノロジホームページから入手してください。)

ホームページとサポート窓口

ルネサス テクノロジホームページ
<http://japan.renesas.com/>

お問合せ先
<http://japan.renesas.com/inquiry>
csc@renesas.com

改訂記録	M32C/87、R32C/111 グループ M32C/87 と R32C/111 との相違点 (100 ピン版)
------	--

Rev.	発行日	改訂内容	
		ページ	ポイント
0.01	2008.08.28	—	初版発行
1.00	2009.03.25	—	ハードウェアマニュアルRev.1.00に対応して改定
1.01	2010.02.03	—	ハードウェアマニュアルRev.1.10に対応して改定
		2	表 3.1 フラッシュメモリの欄を追記
		24	表 4.35 名称を修正
		25	表 4.36 名称を修正 U56IS レジスタを追記 IFSR0 レジスタを修正
		26	表 4.39 名称を修正
		27	表 4.40 CCS レジスタを追記
		29	表 4.43 PUR4 レジスタを追記
		33	表 4.50 型名、開発中の文を削除

すべての商標および登録商標は、それぞれの所有者に帰属します。

本資料ご利用に際しての留意事項

1. 本資料は、お客様に用途に応じた適切な弊社製品をご購入いただくための参考資料であり、本資料中に記載の技術情報について弊社または第三者の知的財産権その他の権利の実施、使用を許諾または保証するものではありません。
2. 本資料に記載の製品データ、図、表、プログラム、アルゴリズムその他応用回路例など全ての情報の使用に起因する損害、第三者の知的財産権その他の権利に対する侵害に関し、弊社は責任を負いません。
3. 本資料に記載の製品および技術を大量破壊兵器の開発等の目的、軍事利用の目的、あるいはその他軍用途の目的で使用しないでください。また、輸出に際しては、「外国為替および外国貿易法」その他輸出関連法令を遵守し、それらの定めるところにより必要な手続を行ってください。
4. 本資料に記載の製品データ、図、表、プログラム、アルゴリズムその他応用回路例などの全ての情報は本資料発行時点のものであり、弊社は本資料に記載した製品または仕様等を予告なしに変更することがあります。弊社の半導体製品のご購入およびご使用に当たりましては、事前に弊社営業窓口で最新の情報をご確認いただきますとともに、弊社ホームページ(<http://www.renesas.com>)などを通じて公開される情報に常にご注意ください。
5. 本資料に記載した情報は、正確を期すため慎重に制作したのですが、万一本資料の記述の誤りに起因する損害がお客様に生じた場合においても、弊社はその責任を負いません。
6. 本資料に記載の製品データ、図、表などに示す技術的な内容、プログラム、アルゴリズムその他応用回路例などの情報を流用する場合は、流用する情報を単独で評価するだけでなく、システム全体で十分に評価し、お客様の責任において適用可否を判断してください。弊社は、適用可否に対する責任を負いません。
7. 本資料に記載された製品は、各種安全装置や運輸・交通用、医療用、燃焼制御用、航空宇宙用、原子力、海底中継用の機器・システムなど、その故障や誤動作が直接人命を脅かしあるいは人体に危害を及ぼすおそれのあるような機器・システムや特に高度な品質・信頼性が要求される機器・システムでの使用を意図して設計、製造されたものではありません（弊社が自動車用と指定する製品を自動車に使用する場合を除きます）。これらの用途に利用されることをご検討の際には、必ず事前に弊社営業窓口へご照会ください。なお、上記用途に使用されたことにより発生した損害等について弊社はその責任を負いかねますのでご了承願います。
8. 第7項にかかわらず、本資料に記載された製品は、下記の用途には使用しないでください。これらの用途に使用されたことにより発生した損害等につきましては、弊社は一切の責任を負いません。
 - 1) 生命維持装置。
 - 2) 人体に埋め込み使用するもの。
 - 3) 治療行為（患部切り出し、薬剤投与等）を行うもの。
 - 4) その他、直接人命に影響を与えるもの。
9. 本資料に記載された製品のご使用につき、特に最大定格、動作電源電圧範囲、放熱特性、実装条件およびその他諸条件につきましては、弊社保証範囲内でご使用ください。弊社保証値を越えて製品をご使用された場合の故障および事故につきましては、弊社はその責任を負いません。
10. 弊社は製品の品質および信頼性の向上に努めておりますが、特に半導体製品はある確率で故障が発生したり、使用条件によっては誤動作したりする場合があります。弊社製品の故障または誤動作が生じた場合も人身事故、火災事故、社会的損害などを生じさせないよう、お客様の責任において冗長設計、延焼対策設計、誤動作防止設計などの安全設計（含むハードウェアおよびソフトウェア）およびエージング処理等、機器またはシステムとしての出荷保証をお願いいたします。特にマイコンソフトウェアは、単独での検証は困難なため、お客様が製造された最終の機器・システムとしての安全検証をお願いいたします。
 - 1.1. 本資料に記載の製品は、これを搭載した製品から剥がれた場合、幼児が口に入れて誤飲する等の事故の危険性があります。お客様の製品への実装後に容易に本製品が剥がれることがなきよう、お客様の責任において十分な安全設計をお願いします。お客様の製品から剥がれた場合の事故につきましては、弊社はその責任を負いません。
 - 1.2. 本資料の全部または一部を弊社の文書による事前の承諾なしに転載または複製することを固くお断りいたします。
 - 1.3. 本資料に関する詳細についてのお問い合わせ、その他お気付きの点等がございましたら弊社営業窓口までご照会ください。

D039444