

## RL78ファミリ

## RL78MCUシリーズのIEC60730/60335セルフテスト・ライブラリ CC-RL

### 要旨

今日、自動電子制御システムが多くの多様なアプリケーションに拡大し続けているため、信頼性と安全性の要件は、システム設計においてますます増大する要素になりつつあります。

たとえば、家電製品向けのIEC60730 安全規格を導入するには、製造業者が製品の安全で信頼性の高い動作を保証する自動電子制御を設計する必要があります。

IEC60730 規格は製品設計のすべての側面をカバーしていますが、Annex H はマイクロコントローラベースの制御システムの設計にとって非常に重要です。これにより、自動電子制御用の3つのソフトウェア分類が提供されます。

1. クラス A : 機器の安全性が意図されていない制御機能  
例 : ルーム・サーモスタット、湿度コントローラ、照明コントローラ、タイマ、スイッチ
2. クラス B : 被制御機器の安全でない動作を防止するように設計されている制御機能  
例 : 洗濯設備用のサーマル・カットオフおよびドア・ロック
3. クラス C : 特別な危険を防止するように設計されている制御機能  
例 : 密閉型機器用の自動バーナー制御およびサーマル・カットオフ

このアプリケーションノートでは、柔軟なサンプルソフトウェアルーチンを使用して、IEC60730 クラス B 安全規格への準拠を支援する方法のガイドラインを示します。これらのルーチンは VDE Test and Certification Institute GmbH によって認定されており、テスト証明書のコピーは、このアプリケーションノートのダウンロードパッケージで入手できます。

提供されるソフトウェアルーチンは、リセット後およびプログラムの実行中に使用されます。このドキュメントとそれに付随するサンプルコードは、これを行う方法の例を提供します。

### 動作確認デバイス

RL78/L23 マイクロコントローラ

## 目次

1. セルフテスト・ライブラリの概要	4
2. セルフテスト・ライブラリ関数	5
2.1 CPUレジスタ・テスト	5
2.1.1 CPUレジスタ・テストソフトウェアAPI	7
2.2 不変メモリ・テスト—Flash ROM	13
2.2.1 CRC 16-CCITTアルゴリズム	13
2.2.2 ハードウェアCRC—ソフトウェアAPI	14
2.3 可変メモリー-SRAM	16
2.3.1 アルゴリズム	16
2.3.2 可変メモリ・テスト – ソフトウェアAPI	18
2.3.2.1 システム・マーチC-	18
2.3.2.2 システム・マーチX	19
2.3.2.3 イニシャル・マーチC-	20
2.3.2.4 イニシャル・マーチX	21
2.3.2.5 スタック領域テスト(マーチC-)	22
2.3.2.6 スタック領域テスト(マーチX)	23
2.4 システム・クロック・テスト	25
2.4.1 ハードウェア計測	25
2.5 A/Dコンバータ	31
2.5.1 A/Dコンバータ・テスト	31
2.6 デジタル出力	32
2.7 ウオッチドッグ	33
3. 使用例	35
3.1 CPU	36
3.1.1 電源投入テスト	36
3.1.2 定期テスト	36
3.2 Flash ROM	36
3.2.1 電源投入テスト	36
3.2.2 定期テスト	36
3.3 RAM	36
3.3.1 電源投入テスト	36
3.3.2 定期テスト	37
3.4 システム・クロック	37
3.4.1 電源投入テスト	37
3.4.2 定期テスト	37
3.5 A/Dコンバータ	37
3.5.1 電源投入テスト	37
3.5.2 定期テスト	37
3.6 デジタル出力	37
3.6.1 電源投入テスト	37
3.6.2 定期テスト	37
3.7 ウオッチドッグ	38

<b>4. 開発環境</b>	39
<b>4.1 CS+の設定</b>	39
<b>4.1.1 一般オプション</b>	39
<b>4.1.2 コンパイラ設定</b>	41
<b>4.1.3 デバッグツール設定のダウンロードファイル</b>	42
<b>4.1.4 コード生成(設計ツール)</b>	42
<b>4.1.4.1 クロック設定</b>	42
<b>4.1.4.2 A/Dコンバータ</b>	42
<b>4.1.4.3 PORT設定</b>	43
<b>4.2 e<sup>2</sup>Studioの設定</b>	44
<b>4.2.1 Compilerオプション</b>	44
<b>4.2.2 Assemblerオプション</b>	44
<b>4.2.3 Linkerオプション</b>	45
<b>4.2.4 Converterオプション</b>	46
<b>4.2.5 デバッグの構成</b>	46
<b>5. ベンチマーク結果</b>	47
<b>6. 追加ハードウェア・リソース</b>	48
<b>6.1 追加安全機能</b>	48
<b>6.1.1 RAM・パリティ・ジェネレータ・チェック</b>	48
<b>6.1.2 RAM保護</b>	49
<b>6.1.3 無効メモリ・アクセス保護</b>	49
<b>6.1.4 I/OポートSFR保護</b>	50
<b>6.1.5 割り込みSFR保護</b>	50
<b>6.1.6 制御レジスタ保護</b>	51
<b>7. 関連アプリケーションノート</b>	52
<b>8. VDE 認定ステータス</b>	53
<b>改訂記録</b>	54

## 1. セルフテスト・ライブラリの概要

セルフテスト・ライブラリ (STL) は、CPU レジスタ、内部メモリ、およびシステム・クロックを対象とするセルフテスト関数で構成されます。以降で説明するように、テスト・ハーネスにはセルフテストを行う各モジュールのアプリケーション・プログラム・インターフェース (API) が用意されています。各関数は用途に応じて使用します。

セルフテスト・ライブラリ関数は、VDE 認定に準じてモジュール別に分かれています。CS+テスト・ハーネスでは、各テスト関数を順番に選択してスタンドアロンで実行することができます。

システムのハードウェア要件は、2つ以上の独立したクロック・ソース（水晶/セラミック・オシレータと独立動作のオシレータまたは外部入力ソースなど）を利用できることです。これは、システムクロックを監視する別のクロック基準を設定するために必要となります。RL78 は、相互に独立して動作する高速と低速の内部オシレータを使用しており、この要件を満たします。

アプリケーション側でより高精度の外部基準クロックを用意したり、メイン・システム・クロック用として外付けの水晶/レゾネータを使用したりすることも可能です。

RL78 のセルフテスト・ライブラリには以下の CPU セルフテスト関数があります。

### CPU レジスタ

以下の CPU レジスタをテストします。

4つの全レジスタ・バンク内の全 CPU ワーク・レジスタ、スタック・ポインタ (SP)、プロセッサ・ステータス・ワード (PSW)、拡張レジスタ (ES および CS)、プログラムカウンタ (PC)。

内部データ・バスは、以上のレジスタの正常動作テストの中で検証します。

IEC 60730-1:2013+A1:2015+A2:2020 Annex H - Table H2.16.5 を参照してください。

### 不変メモリ

MCU の内部 Flash メモリをテストします。

IEC 60730-1:2013+A1:2015+A2:2020 Annex H - H2.19.4.1 CRC - Single Word を参照してください。

### 可変メモリ

内部 SRAM をテストします。

IEC 60730-1:2013+A1:2015+A2:2020 Annex H - H2.19.6.2 marching memory test を参照してください。

### システム・クロック

基準クロック・ソースを元にしてシステム・クロックの動作および周波数をテストします（このテストには内部または外部の独立した基準クロックが必要です）。

IEC 60730-1:2013+A1:2015+A2:2020 Annex H - H2.18.10.1 frequency monitoring を参照してください。

### CPU/プログラムカウンタ

プログラムが規定時間内でシーケンスを実行していることを確認するために、CPU とは独立したクロックで動作する内蔵ウォッチドッグ・タイマを用いて確認しています。期待したシーケンス順に実行しているかを監視するための処理をテストハーネスに実装しています。

IEC 60730-1:2013+A1:2015+A2:2020 Annex H - H2.18.10.3 time-slot and logical monitoring を参照してください。

## 2. セルフテスト・ライブラリ関数

### 2.1 CPU レジスタ・テスト

本章では、CPU レジスタ・テストの各ルーチンについて説明します。テスト・ハーネスの制御ファイル 'main.c' には、各 CPU レジスタ・テストの C 言語で記述された API サンプルが用意されています。

これらのモジュールは CPU の基本的な動作をテストします。各 API 関数は、戻り値によりテスト結果を通知します。

各テスト・モジュールは、テストの開始時にレジスタの内容を保存し、完了時に復元します。

テストを行う CPU レジスタは以下の通りです。

- 汎用レジスタ：レジスタ・バンク 0～3 の AX、HL、DE、BC




図 2-1 汎用レジスタの構成

- スタック・ポインタ (SP)




図 2-2 スタック・ポインタの構成

- プログラム・ステータス・ワード (PSW)




図 2-3 PSW レジスタの構成

- コード・アドレス拡張レジスタ (CS)

CS	7	6	5	4	3	2	1	0
	0	0	0	0	CS3	CS2	CS1	CS0

図 2-4 コード・アドレス拡張レジスタの構成

- データ・アドレス拡張レジスタ (ES)

ES	7	6	5	4	3	2	1	0
	0	0	0	0	ES3	ES2	ES1	ES0

図 2-5 データ・アドレス拡張レジスタの構成

- プログラムカウンタ(PC)

PC	19	0
----	----	---

図 2-6 プログラムカウンタの構成

## 2.1.1 CPU レジスタ・テスト・ソフトウェア API

表 2-1 ソース・ファイル : CPU ワーク・レジスタ・テスト

STLファイル名	ヘッダ・ファイル
stl_RL78_RegisterTest.asm	stl.h
テスト・ハーネス・ファイル名	ヘッダ・ファイル
main.c	

構文	
	char stl_RL78_RegisterTest(void)
説明	<p>RL78の汎用レジスタをテストします。</p> <p>4つの全レジスタ・バンク（バンク0、1、2、3）のレジスタAX、HL、DE、BC</p> <p>16ビット・レジスタとしてレジスタをテストします。</p> <p>各レジスタで以下のテストを実行します。</p> <ol style="list-style-type: none"> <li>1. レジスタに h'5555 を書き込みます。</li> <li>2. レジスタを読み出し、書き込み値と等しいことを確認します。</li> <li>3. レジスタに h'AAAA を書き込みます。</li> <li>4. レジスタを読み出し、書き込み値と等しいことを確認します。</li> </ol> <p>呼び出し元関数は、このテスト中に割り込みが発生しないようにしてください。また、このテストは必ずレジスタ・バンク0が選択された状態で開始して下さい。</p> <p>テスト前のレジスタ内容はテスト完了後に復元されます。</p> <p>異常検知時、テスト・ハーネスの制御ファイル（main.c）は、関数“RegisterTest_Failure”を呼び出してテスト結果を処理します。</p>
入力パラメータ	
なし	該当せず
出力パラメータ	
なし	該当せず
戻り値	
char	<p>CPUレジスタAのテスト結果</p> <p>0 = テストはパスしました。</p> <p>1 = テストまたはパラメータ・チェックはフェイルとなりました。</p>

表 2-2 ソース・ファイル : CPU レジスタ・テスト-PSW

STLファイル名	ヘッダ・ファイル
stl_RL78_RegisterTest_psw.asm	stl.h
テスト・ハーネス・ファイル名	ヘッダ・ファイル
main.c	

構文	
char stl_RL78_RegisterTest_psw(void)	
説明	
8ビットのプログラム・ステータス・ワード (PSW) レジスタをテストします。 以下のテストを実行します。	
<ol style="list-style-type: none"> <li>レジスタに h'55 を書き込みます。</li> <li>レジスタを読み出し、書き込み値と等しいことを確認します。</li> <li>レジスタに h'AA を書き込みます。</li> <li>レジスタを読み出し、書き込み値と等しいことを確認します。</li> </ol> <p>呼び出し元関数は、このテスト中に割り込みが発生しないようにしてください。</p> <p>テスト前のレジスタ内容はテスト完了後に復元されます。</p> <p>異常検知時、テスト・ハーネスの制御ファイル (main.c) は、関数“RegisterTest_Failure”を呼び出してテスト結果を処理します。</p>	
入力パラメータ	
なし	該当せず
出力パラメータ	
なし	該当せず
戻り値	
char	<p>CPUレジスタAのテスト結果</p> <p>0 = テストはパスしました。</p> <p>1 = テストまたはパラメータ・チェックはフェイルとなりました。</p>

表 2-3 ソース・ファイル : CPU レジスタ・テスト-SP

STLファイル名	ヘッダ・ファイル
stl_RL78_RegisterTest_stack.asm	stl.h
テスト・ハーネス・ファイル名	ヘッダ・ファイル
main.c	

構文	
char stl_RL78_RegisterTest_stack(void)	
説明	
16ビットのスタック・ポインタ (SP) レジスタをテストします。 以下のテストを実行します。 1. レジスタに h'5555 を書き込みます。 2. レジスタを読み出し、h'5554 と等しいことを確認します。 3. レジスタに h'AAAA を書き込みます。 4. レジスタを読み出し、書き込み値と等しいことを確認します。 呼び出し元関数は、このテスト中に割り込みが発生しないようにしてください。 テスト前のレジスタ内容はテスト完了後に復元されます。 異常検知時、テスト・ハーネスの制御ファイル (main.c) は、関数“RegisterTest_Failure”を呼び出してテスト結果を処理します。	
入力パラメータ	
なし	該当せず
出力パラメータ	
なし	該当せず
戻り値	
char	CPUレジスタAのテスト結果 0 = テストはパスしました。 1 = テストまたはパラメータ・チェックはフェイルとなりました。

表 2-4 ソース・ファイル : CPU レジスタ・テスト-CS

STLファイル名	ヘッダ・ファイル
stl_RL78_RegisterTest_cs.asm	stl.h
テスト・ハーネス・ファイル名	ヘッダ・ファイル
main.c	

構文	
char stl_RL78_RegisterTest_cs(void)	
説明	
8ビットのコード拡張 (CS) レジスタをテストします。 以下のテストを実行します。 1. レジスタに h'05 を書き込みます。 2. レジスタを読み出し、書き込み値と等しいことを確認します。 3. レジスタに h'0A を書き込みます。 4. レジスタを読み出し、書き込み値と等しいことを確認します。 先頭4ビットは“0”的固定値です。 呼び出し元関数は、このテスト中に割り込みが発生しないようにしてください。 テスト前のレジスタ内容はテスト完了後に復元されます。 異常検知時、テスト・ハーネスの制御ファイル (main.c) は、関数“RegisterTest_Failure”を呼び出してテスト結果を処理します。	
入力パラメータ	
なし	該当せず
出力パラメータ	
なし	該当せず
戻り値	
char	CPUレジスタAのテスト結果 0 = テストはパスしました。 1 = テストまたはパラメータ・チェックはフェイルとなりました。

表 2-5 ソース・ファイル : CPU レジスタ・テスト-ES

STLファイル名	ヘッダ・ファイル
stl_RL78_RegisterTest_es.asm	stl.h
テスト・ハーネス・ファイル名	ヘッダ・ファイル
main.c	

構文	
char stl_RL78_RegisterTest_es(void)	
説明	
8ビットのデータ拡張（ES）レジスタをテストします。 以下のテストを実行します。 1. レジスタに h'05 を書き込みます。 2. レジスタを読み出し、書き込み値と等しいことを確認します。 3. レジスタに h'0A を書き込みます。 4. レジスタを読み出し、書き込み値と等しいことを確認します。 先頭4ビットは“0”的固定値です。 呼び出し元関数は、このテスト中に割り込みが発生しないようにしてください。 テスト前のレジスタ内容はテスト完了後に復元されます。 異常検知時、テスト・ハーネスの制御ファイル（main.c）は、関数“RegisterTest_Failure”を呼び出してテスト結果を処理します。	
入力パラメータ	
なし	該当せず
出力パラメータ	
なし	該当せず
戻り値	
char	CPUレジスタAのテスト結果 0 = テストはパスしました。 1 = テストまたはパラメータ・チェックはフェイルとなりました。

表 2-6 ソース・ファイル : CPU レジスタ・テスト-PC

STLファイル名	ヘッダ・ファイル
stl_RL78_RegisterTest_pc.asm	stl.h
テスト・ハーネス・ファイル名	ヘッダ・ファイル
main.c	

構文	
char stl_RL78_RegisterTest_pc(void)	
説明	
プログラムカウンタ (PC) レジスタをテストします。 以下のテストを実行します。 1. プログラムカウンタ (PC) テスト用関数を call 命令で呼び出します。 2. テスト用関数は、引数を反転した結果を戻り値に設定し、復帰します。 3. テスト用関数を call 命令で呼び出し後、戻り値が期待値であることを確認します。 呼び出し元関数は、このテスト中に割り込みが発生しないようにしてください。 テスト前のレジスタ内容はテスト完了後に復元されます。 異常検知時、テスト・ハーネスの制御ファイル (main.c) は、関数“RegisterTest_Failure”を呼び出してテスト結果を処理します。	
入力パラメータ	
なし	該当せず
出力パラメータ	
なし	該当せず
戻り値	
char	CPUレジスタAのテスト結果 0 = テストはパスしました。 1 = テストまたはパラメータ・チェックはフェイルとなりました。

## 2.2 不変メモリ・テスト—Flash ROM

本章では、CRC ルーチンによる Flash メモリ・テストについて説明します。CRC は、メモリ内容を表す単一ワードまたはチェックサムを生成する不具合/エラー制御手法です。CRC チェックサムは、メッセージ・ビット・ストリームの繰り上がりをせずに（減算の代わりに XOR を使用）n 次の多項式の係数を表す、長さ  $n+1$  の定義済み（ショート）ビット・ストリームによる 2 進除算の剰余です。除算の前に、n 個のゼロがメッセージ・ストリームに付加されます。CRC は、2 進ハードウェアに実装するのが簡単で、数学的な分析も容易なので、よく使用されます。

Flash ROM をテストする場合は、ROM の内容に対する CRC 値を生成して保存しておきます。メモリのセルフテスト時に、同じ CRC アルゴリズムを使用して新たに CRC 値を生成します。この CRC 値と保存した CRC 値とを比較します。この方法は、すべての 1 ビット・エラーを認識し、複数ビット・エラーを高い確率で認識します。

CRC を使用する場合の複雑な点は、あらかじめ CRC 値を生成しておいて、別の CRC ジェネレータで生成された別の CRC 値と比較する必要があることです。基本的な CRC アルゴリズムが同じ場合でも、結果の CRC 値にはさまざまな要素が影響するので、この処理は容易ではありません。実際には、アルゴリズムにデータを提示する順序、使用するルックアップ・テーブル内の想定されるビット順、および実際の CRC 値で要求されるビット順などが相互に関連します。セルフテスト関数は繰り返して実行することができるため、目的のアプリケーションの動作に応じて全体の CRC 値を計算したり、部分的な CRC 値を計算したりすることができます。全体の CRC の計算（または複数回計算の 1 回目）では、初期値として  $h' 0000$  を使用します。複数回計算では、前回の結果を次の計算の初期値に使用します。

ハードウェア・モジュールは、RL78 に搭載された汎用 CRC 機能です。ハードウェア・モジュールの場合は、基本的に同じ CRC アルゴリズムを使用して異なるデータ形式(LSB ファースト)で CRC 値を計算します。

### 2.2.1 CRC 16-CCITT アルゴリズム

RL78 の CRC モジュールは CRC16-CCITT に対応します。このソフトウェアで CRC モジュールを駆動すると、以下の 16 ビットの CRC16-CCITT が生成されます。

#### ハードウェア・アルゴリズム

- CCITT 16 多項式 =  $0x1021 (x^{16} + x^{12} + x^5 + 1)$
- LSB ファースト(入力時にビット並びを反転して演算し、演算結果もビット並びを反転して出力)
- 入力データ幅 = 8 ビット
- 初期値 =  $0x0000$  または前回の部分 CRC 計算の 16 ビット結果

## 2.2.2 ハードウェア CRC—ソフトウェア API

表 2-7 ソース・ファイル：ハードウェア CRC 計算

STLファイル名	ヘッダ・ファイル
stl_RL78_peripheral_crc.asm	stl.h
テスト・ハーネス・ファイル名	ヘッダ・ファイル
main.c	

構文	
unsigned short stl_RL78_peripheral_crc(unsigned short gcrc, CHECKSUM_CRC_TEST_AREA *p)	
説明	
<p>ハードウェアのCRCペリフェラル（汎用CRC）を使用して、指定されるアドレス範囲のCRC値を計算します。開始アドレスと計算範囲（長さ）は、次頁に示す構造体により呼び出し元関数から渡されます。返される結果は、指定パラメータに応じて部分計算または全体計算の値です。</p> <p>テスト・ハーネスの制御ファイル（main.c）は、検査領域全体のCRCを算出後、ビルド時に求めたCRC値と一致することを確認します。一致しない場合は、関数“ROM_Test_Failure”を呼び出してテスト結果を処理します。</p>	
入力パラメータ	
unsigned short gcrc	CRC計算の初期値
CHECKSUM_CRC_TEST_AREA *p	開始アドレスと計算範囲を格納する構造体へのポインタ
出力パラメータ	
なし	該当せず
戻り値	
unsigned short	16ビットのCRC値（全体計算または部分計算の結果） CPUレジスタAX

ソース・ファイル：ハードウェア CRC パラメータ構造体

構文	
static CHECKSUM_CRC_TEST_AREA checksum_crc;	
説明	
main.cの呼び出し元関数からハードウェアCRCモジュール (stl_RL78_peripheral_crc.asm) に渡されるパラメータを提供する構造体宣言とインスタンス。	
入力パラメータ	
unsigned long m_length	テストするメモリ範囲 (長さ = バイト数)
unsigned long m_start_address	CRC計算の開始アドレス
出力パラメータ	
なし	該当せず
戻り値	
なし	該当せず

## 2.3 可変メモリーSRAM

マーチ・テストは、RAMの効果的なテスト方法として広く認識されているテスト体系です。

マーチ・テストは限定された一連のマーチ・エレメントで構成され、マーチ・エレメントはメモリ・アレイのセル単位で実行される限定された一連の処理で構成されます。一般に、アルゴリズムのエレメントを増やせば不具合の検出範囲は広くなりますが、実行時間は遅くなります。

アルゴリズム自体は破壊的であり、現状のRAM値は保存されません。そのためアプリケーション・システムの初期化後または動作中にテストを行う場合は、RAM内容を保存する必要があります。マーチC-およびマーチXのテスト・モジュールはRAM領域を部分的にテストするため、テスト時にデータを保存するための大容量の一時領域を確保する必要はありません。追加されたテスト・モジュール（“stl\_RL78\_march\_c\_initial”および“stl\_RL78\_march\_x\_initial”）はシステムを初期化する前に実行するようになっており、メイン・アプリケーションを起動する前にメモリ領域全体をテストすることができます。

テストするRAM領域は、テスト中に他の目的に使用することはできません。このため、スタックとして使用するRAMのテストは特に困難です。この領域は、アプリケーションのCスタックを初期化する前か、アプリケーション処理が終了した後でのみテストが可能です。

次の章では、各マーチ・テストについて説明します。

### 2.3.1 アルゴリズム

#### (1) マーチC-

マーチC-アルゴリズム（van de Goor 1991）は、全体で10種類の処理を実行する6つのマーチ・エレメントで構成されます。以下の不具合を検出します。

##### 縮退不具合 (SAF)

- ・ 単独セルまたは連続セルの論理値が常に0または1の場合。

##### 遷移不具合 (TF)

- ・ 単独セルまたは連続セルが0→1または1→0に遷移しない場合。

##### カップリング不具合 (CF)

- ・ 1つのセルに書き込むと次のセルの内容が変化する場合。

##### アドレス・デコーダ不具合 (AF)

- ・ アドレス・デコードに影響する不具合。
- ・ 特定のアドレスのセルにアクセスできない。
- ・ 特定のセルにアクセスできない。
- ・ 特定のアドレスで複数のセルが同時にアクセスされる。
- ・ 特定のセルが複数のアドレスからアクセスされる。

通常のマーチC-アルゴリズムは以下の6つのマーチ・エレメントを使用します。

1.  $\leftrightarrow(w0)$  : アレイにすべて0を書き込みます。
2.  $\uparrow(r0,w1)$  : 最下位アドレスから開始し、0を読み出し、1を書き込んで、アレイをビットごとにインクリメントします。
3.  $\uparrow(r1,w0)$  : 最下位アドレスから開始し、1を読み出し、0を書き込んで、アレイをビットごとにインクリメントします。
4.  $\downarrow(r0,w1)$  : 最上位アドレスから開始し、0を読み出し、1を書き込んで、アレイをビットごとにデクリメントします。
5.  $\downarrow(r1,w0)$  : 最上位アドレスから開始し、1を読み出し、0を書き込んで、アレイをビットごとにデクリメントします。
6.  $\leftrightarrow(r0)$  : アレイからすべて0を読み出します。

【注】マーチ・エレメント中の記号は以下の処理を表します。

↔ : アドレスの昇順もしくは降順に操作を実施

↑ : アドレスの昇順に操作を実施

↓ : アドレスの降順に操作を実施

w0 : セルに 0 を書き込む

w1 : セルに 1 を書き込む

r0 : セルを読み、値が 0 か確認する

r1 : セルを読み、値が 1 か確認する

## (2) マーチ X

マーチ X アルゴリズムは単純構造で高速ですが、マーチ・エレメントが 4 つで全体の処理が 4 種類であるために詳細なテストには適しません。

- 縮退不具合 (SAF)
- 遷移不具合 (TF)
- 反転カップリング不具合 (Cfin)
- アドレス・デコーダ不具合 (AF)

以下の 4 つのマーチ・エレメントを使用します。

1. ↔(w0) : アレイにすべて0を書き込みます。
2. ↑(r0,w1) : 最下位アドレスから開始し、0を読み出し、1を書き込んで、アレイをビットごとにインクリメントします。
3. ↓(r1,w0) : 最上位アドレスから開始し、1を読み出し、0を書き込んで、アレイをビットごとにデクリメントします。
4. ↔(r0) : アレイからすべて0を読み出します。

## 2.3.2 可変メモリ・テスト - ソフトウェア API

### 2.3.2.1 システム・マーチ C-

システム・マーチ C-テストはアプリケーション・システムの初期化後に実行します。テスト・ハーネスからの通常の関数呼び出しで実行するために C スタック・リソースを使用します。RAM 領域の一部または全部のテストが可能ですが、破壊的であるためにテストする領域をバッファに退避してください。このため、1回の実行で RAM の全領域をテストすることは推奨できません。また、このテスト自体によって、スタック領域として使用している RAM 領域が破壊されることのないように注意して下さい。

このテストは 8 ビットで RAM にアクセスするように設定されており、バイト単位のテストを行うことができます。ただし、すべての不具合を検出するには 2 バイト以上のデータ範囲をテストする必要があります。

表 2-8 ソース・ファイル：システム・マーチ C-

STLファイル名	ヘッダ・ファイル
stl_RL78_march_c.asm	stl.h
テスト・ハーネス・ファイル名	ヘッダ・ファイル
main.c	

宣言	
char stl_RL78_march_c(unsigned char *addr, unsigned short num)	
説明	
マーチC-アルゴリズムを使用して、呼び出し元関数から指定されるRAMのアドレス範囲をテストし、その結果（パス/フェイル）を返します。このモジュールは、アプリケーション・システムの初期化後に実行します。	
異常検知時、テスト・ハーネスの制御ファイル（main.c）は、関数“RAM_Test_Failure”を呼び出してテスト結果を処理します。	
入力パラメータ	
unsigned char *addr	テストするRAMの先頭アドレスのポインタ。
unsigned short num	テストするRAM範囲（バイト数）
出力パラメータ	
なし	該当せず
戻り値	
char	CPUレジスタAのテスト結果 0 = テストはパスしました。 1 = テストまたはパラメータ・チェックはフェイルとなりました。

### 2.3.2.2 システム・マーチ X

システム・マーチ X セルフテスト関数は、アルゴリズムが簡略化されている点を除けば基本的にはマーチ C-モジュールと同じです。ただし、アプリケーション・システムの初期化後に実行するように設計されているため、1回の実行で全メモリ領域をテストすることは推奨できません。また、このテスト自体によって、スタック領域として使用している RAM 領域が破壊されることのないように注意して下さい。

このテストは 8 ビットで RAM にアクセスするように設定されており、バイト単位のテストを行うことができます。ただし、すべての不具合を検出するには 2 バイト以上のデータ範囲をテストする必要があります。

表 2-9 ソース・ファイル：システム・マーチ X

STLファイル名	ヘッダ・ファイル
stl_RL78_march_x.asm	stl.h
テスト・ハーネス・ファイル名	ヘッダ・ファイル
main.c	

宣言	
char stl_RL78_march_x(unsigned char *addr, unsigned short num)	
説明	
マーチXアルゴリズムを使用して、呼び出し元関数から指定されるRAMのアドレス範囲をテストし、その結果（パス/フェイル）を返します。このモジュールは、アプリケーション・システムの初期化後に実行します。	
異常検知時、テスト・ハーネスの制御ファイル（main.c）は、関数“RAM_Test_Failure”を呼び出してテスト結果を処理します。	
入力パラメータ	
unsigned char *addr	テストするRAMの先頭アドレスのポインタ
unsigned short num	テストするRAM範囲（バイト数）
出力パラメータ	
なし	該当せず
戻り値	
char	CPUレジスタAのテスト結果 0 = テストはパスしました。 1 = テストまたはパラメータ・チェックはフェイルとなりました。

### 2.3.2.3 イニシャル・マーチ C-

イニシャル・マーチ C-テストはアプリケーション・システムの初期化前に実行します。実行にはテスト・ハーネスからの関数呼び出しを使用しません。テストの起動は修正した“cstart.asm”モジュールからのジャンプで行い、“cstart.asm”モジュールへの復帰もジャンプで行います。テスト結果は、8ビット・アキュムレータ (A) に格納されます。このため、システムを起動し“C”環境を初期化する前にRAMの全領域をテストすることができます。

このテストは8ビットでRAMにアクセスするように設定されています。

表 2-10 ソース・ファイル：イニシャル・マーチ C-

STLファイル名	ヘッダ・ファイル
stl_RL78_march_c_initial.asm	なし
テスト・ハーネス・ファイル名	ヘッダ・ファイル
cstart.asm	なし

宣言	
stl_RL78_march_c_initial	
説明	
マーチC-アルゴリズムを使用して、呼び出し元関数から指定されるRAMのアドレス範囲をテストし、その結果（パス/フェイル）を返します。このモジュールは、アプリケーション・システムの初期化前に実行します。関数呼び出しは使用しません。	
関数“stl_RL78_InitialRamTestResult”を呼び出してテスト結果を通知します。	
【注】関数“stl_RL78_InitialRamTestResult”は、テスト・ハーネスの制御ファイル（main.c）にサンプルがあります。	
入力パラメータ	
CPUレジスタAX	テストするRAMの先頭アドレスを格納する16ビット・レジスタ
CPUレジスタBC	テストするRAM範囲（バイト数）を格納する16ビット・レジスタ
出力パラメータ	
なし	該当せず
戻り値	
CPUレジスタA	テスト結果 0 = テストはパスしました。 1 = テストまたはパラメータ・チェックはフェイルとなりました。

### 2.3.2.4 イニシャル・マーチ X

イニシャル・マーチ X テストはアプリケーション・システムの初期化前に実行します。実行にはテスト・ハーネスからの関数呼び出しを使用しません。テストの起動は修正した“cstart.asm” モジュールからのジャンプで行い、“cstart.asm” モジュールへの復帰もジャンプで行います。テスト結果は、8 ビット・アキュムレータ (A) に格納されます。このため、システムを起動し “C” 環境を初期化する前に RAM の全領域をテストすることができます。

このテストは 8 ビットで RAM にアクセスするように設定されています。

表 2-11 ソース・ファイル：イニシャル・マーチ X

STLファイル名	ヘッダ・ファイル
stl_RL78_march_x_initial.asm	なし
テスト・ハーネス・ファイル名	ヘッダ・ファイル
cstart.asm	なし

宣言	
stl_RL78_march_x_initial	
説明	
マーチXアルゴリズムを使用して、呼び出し元関数から指定されるRAMのアドレス範囲をテストし、その結果（パス/フェイル）を返します。このモジュールは、アプリケーション・システムの初期化前に実行します。関数呼び出しは使用しません。	
関数“stl_RL78_InitialRamTestResult”を呼び出してテスト結果を通知します。	
【注】関数“stl_RL78_InitialRamTestResult”は、テスト・ハーネスの制御ファイル（main.c）にサンプルがあります。	
入力パラメータ	
CPUレジスタAX	テストするRAMの先頭アドレスを格納する16ビット・レジスタ
CPUレジスタBC	テストするRAM範囲（バイト数）を格納する16ビット・レジスタ
出力パラメータ	
なし	該当せず
戻り値	
CPUレジスタA	CPUレジスタAのテスト結果 0 = テストはパスしました。 1 = テストまたはパラメータ・チェックはフェイルとなりました。

### 2.3.2.5 スタック領域テスト(マーチ C-)

テスト・ハーネスからの通常の関数呼び出しで実行するために C スタック・リソースを使用します。STACK 領域の全部のテストが可能です。テストは破壊的であるため現在の状態をバッファに退避してからテストを行います。STACK\_TEST\_AREA パラメータの offset をテスト毎に切り替えることで、部分的にテストすることができます。

RAM テストは、システム・マーチ C-を用いて行います。

表 2-12 スタック領域テスト(マーチ C-)

STLファイル名	ヘッダ・ファイル
stl_RL78_RamTest_Stacks_c.asm	stl.h
テスト・ハーネス・ファイル名	ヘッダ・ファイル
main.c	

宣言	
char stl_RL78_RamTest_Stacks_c(STACK_TEST_AREA *p)	
説明	
スタックポインタ(SP)を指定された領域に切り替え、マーチC-アルゴリズムを使用して、指定されたバッファRAMのアドレス範囲をテストし、その結果(パス/フェイル)が正常であれば、スタック領域の内容をバッファRAMにコピーします。続いて、マーチC-アルゴリズムを使用して、スタック領域をテストし、バッファRAMに退避した内容とスタックポインタ(SP)を復元します。そしてテスト結果(パス/フェイル)を返します。このモジュールは、アプリケーション・システムの初期化後に実行します。	
異常検知時、テスト・ハーネスの制御ファイル(main.c)は、関数"RAM_Test_Failure"を呼び出してテスト結果を処理します。	
入力パラメータ	
STACK_TEST_AREA *p	バッファRAM・サイズ・新スタック領域を格納する構造体へのポインタ
出力パラメータ	
なし	該当せず
戻り値	
char	CPUレジスタAのテスト結果 0 = テストはパスしました。 1 = テストまたはパラメータ・チェックはフェイルとなりました。

### 2.3.2.6 スタック領域テスト(マーチ X)

テスト・ハーネスからの通常の関数呼び出しで実行するために C スタック・リソースを使用します。STACK 領域の全部のテストが可能です。テストは破壊的であるため現在の状態をバッファに退避してからテストを行います。STACK\_TEST\_AREA パラメータの offset をテスト毎に切り替えることで、部分的にテストすることができます。

RAM テストは、システム・マーチ X を用いて行います。

表 2-13 スタック領域テスト(マーチ X)

STLファイル名	ヘッダ・ファイル
stl_RL78_RamTest_Stacks_x.asm	stl.h
テスト・ハーネス・ファイル名	ヘッダ・ファイル
main.c	

宣言	
char stl_RL78_RamTest_Stacks_x(STACK_TEST_AREA *p)	
説明	
スタックポインタ(SP)を指定された領域に切り替え、マーチXアルゴリズムを使用して、指定されたバッファRAMのアドレス範囲をテストし、その結果（パス/フェイル）が正常であれば、スタック領域の内容をバッファRAMにコピーします。続いて、マーチXアルゴリズムを使用して、スタック領域をテストし、バッファRAMに退避した内容とスタックポインタ(SP)を復元します。そしてテスト結果（パス/フェイル）を返します。このモジュールは、アプリケーション・システムの初期化後に実行します。	
異常検知時、テスト・ハーネスの制御ファイル（main.c）は、関数“RAM_Test_Failure”を呼び出してテスト結果を処理します。	
入力パラメータ	
STACK_TEST_AREA *p	バッファRAM・サイズ・新スタック領域を格納する構造体へのポインタ
出力パラメータ	
なし	該当せず
戻り値	
char	CPUレジスタAのテスト結果 0 = テストはパスしました。 1 = テストまたはパラメータ・チェックはフェイルとなりました。

## ソース・ファイル：スタック領域テストパラメータ構造体

構文	
static STACK_TEST_AREA stack_test;	
説明	
main.cの呼び出し元関数からスタック領域テストモジュール (stl_RL78_RamTest_Stacks_c.asm, stl_RL78_RamTest_Stacks_x.asm) に渡されるパラメータを提供する構造体宣言とインスタンス。	
【注】stl_RL78_RamTest_Stacks_c関数, stl_RL78_RamTest_Stacks_x関数の構造体と同じです。	
入力パラメータ	
char *pWork;	スタックの内容を退避するエリアの先頭アドレス
unsigned short length	テスト対象サイズ
unsigned short offset	テスト対象スタック領域(スタックTOPからのオフセット)
char *pNewSp	テスト中に一時的に使用するスタックポインタ
出力パラメータ	
なし	該当せず
戻り値	
なし	該当せず




図 2-7 スタック領域テストパラメータ構造体メンバ変数の説明

## 2.4 システム・クロック・テスト

RL78 セルフテスト・ライブラリには、内部システム・クロック (CPU クロックとペリフェラル・クロック) をテストする目的でセルフテスト・モジュールが用意されています。モジュールは、アプリケーションの動作中にメイン・システム・クロックの正常および異常な動作をアプリケーションで検出するために使用します。ただし、内部の低速オシレータで計測を行う場合は誤差が大きいためにシステム・クロックの計測精度が低下するので注意してください。したがって、システム・クロックの相対的な動作しか分かりませんが、システム・クロックが正常に動作していることおよび値が許容される限度内であることを確認する上では問題ありません。

これらの計測方法の基本的な処理は、メイン・クロックの動作時の周波数が所定の範囲を超えた場合に、それをシステムで検出することです。計測精度は基準クロックソースの精度で決まります。たとえば、外部の信号入力または 32 KHz の水晶を使用すれば、内部の低速オシレータよりもシステム・クロックの計測精度が上がります。ただし、この場合は別のコンポーネントが必要です。

テスト結果は“パス/フェイル”で返します。また、“基準クロックなし”の検出手段も組み込まれており、その異常があれば通常テストとは別のテスト結果を返します。

モジュールは、ユーザがヘッダ・ファイル “stl\_RL78\_hw\_clocktest.inc” で定義した基準値に基づいて、計測した（キャプチャした）タイム値が基準ウィンドウ内（上限値と下限値の間）にあるかどうかを照合します。このヘッダ・ファイルは、ハードウェア計測の基準値およびキャプチャ割り込みポートを定義します。

### 2.4.1 ハードウェア計測

現行のすべての RL78 デバイスのタイマ・アレイ・ユニット (TAU) チャネル 5(または 1)には、システム・クロック動作をテストする入力キャプチャ・ソースを選択するためのオプションが用意されています。このキャプチャ入力は“セイフティ”レジスタ (TIS0 または TIS1) の中に選択します。オプションは以下の通りです。

マイコンによりクロックテスト用の入力ソース選択ができるチャネルが異なるため使用するマイコンに合わせて変更願います

注) チャネル 1 を使用する STL 関数は、ELCL の論理セルブロック 1 を使用し、低速周辺クロック (fsxp) を TAU のチャネル 1 に接続します。但し、ELCL を搭載しているマイコンは、G23 と L23 です。

- 内部低速オシレータ (f1L)
- 外部 32 KHz オシレータ (サブ・クロック) (fsub)
- 外部信号入力 (TI05 または TI01)




図 2-8 タイマ・アレイ・ユニット・チャネル 1,5 の構成

ハードウェア計測の基本的な処理は、TAU チャネル 5(または 1)の基準クロックの入力キャプチャ計測に準じます。ハードウェア・キャプチャ計測であるため、キャプチャするタイム値はシステム・クロックの基準クロックに基づく“周期”です。これはソフトウェア計測よりも高精度です。

計測手順は以下の通りです。

- 基準クロックに同期（最初のキャプチャ・イベントを待機）します
- 次のキャプチャ・イベントを待機します
- キャプチャ・レジスタの値と基準値の上限および下限とを比較します

テスト・ハーネスのサンプルは以下の設定を想定しています。

システム・クロック = 32 MHz

基準クロック = 32.768 kHz

計算式は  $32000000/32768 = 976$  (h'3D0)

キャプチャ値には、基準値の上限および下限に対して許容される変動幅を設定してください。

表 2-14 ソース・ファイル：ハードウェア・クロック・テスト

STLファイル名	ヘッダ・ファイル
stl_RL78_hw_clocktest.asm	stl_RL78_hw_clocktest.inc stl.h
テスト・ハーネス・ファイル名	ヘッダ・ファイル
main.c	

宣言	
char stl_RL78_Init_hw_clocktest (unsigned char Select)	
説明	
ハードウェア計測 (TAUチャネル5) をシステム・クロックテスト用に初期化します。	
入力パラメータ	
Select	0: TI05 5: fSUB 上記以外: fIL
出力パラメータ	
なし	該当せず
戻り値	
なし	該当せず

宣言	
char stl_RL78_hw_clocktest(void)	
説明	
<p>ハードウェア計測 (TAUチャネル5) を使用してシステム・クロックをテストします。計測結果 (キャプチャ値) をクロック・テストのヘッダ・ファイル (stl_RL78_hw_clocktest.inc) で定義される上限値および下限値と比較して、結果 (パス/フェイル/基準クロックなし) を呼び出し元の関数に返します。</p> <p>異常検知時、テスト・ハーネスの制御ファイル (main.c) は、関数“Clock_Test_Failure”を呼び出してテスト結果を処理します。</p>	
入力パラメータ	
hwMAXTIME	比較上限値 (stl_RL78_hw_clocktest.incによる定義)
hwMINTIME	比較下限値 (stl_RL78_hw_clocktest.incによる定義)
CAPTURE_interrupt_FLAG	タイマ・チャネル・キャプチャ割り込みフラグ (stl_RL78_hw_clocktest.incによる定義)
出力パラメータ	
なし	該当せず
戻り値	
char	<p>CPUレジスタAのテスト結果</p> <p>0 = テストはパスしました。</p> <p>1 = 計測テストはフェイルとなりました（基準の範囲外です）。</p> <p>2 = 計測テストはフェイルとなりました（基準クロックは検出されませんでした）。</p>

表 2-15 ソース・ファイル：ハードウェア・クロック・テスト(ELCL 版)

STLファイル名	ヘッダ・ファイル
stl_RL78_hw_clocktestElc.asm	stl_RL78_hw_clocktestElc.inc stl.h
テスト・ハーネス・ファイル名	ヘッダ・ファイル
main.c	

宣言	
char stl_RL78_Init_hw_clocktestElc (unsigned char Select)	
説明	
ハードウェア計測 (TAUチャネル1) をシステム・クロックテスト用に初期化します。 ELCLの論理セルブロック1のセル0の入力にfsxpを選択し、出力先をTAUのチャネル1に指定します。	
入力パラメータ	
Select	0: TI01 上記以外: fsxp 注)fsxpは、fILまたはfSUBの何れかになります
出力パラメータ	
なし	該当せず
戻り値	
なし	該当せず

宣言	
char stl_RL78_hw_clocktestElc(void)	
説明	
<p>ハードウェア計測 (TAUチャネル1) を使用してシステム・クロックをテストします。計測結果 (キャプチャ値) をクロック・テストのヘッダ・ファイル (stl_RL78_hw_clocktestElc.inc) で定義される上限値および下限値と比較して、結果 (パス/フェイル/基準クロックなし) を呼び出し元の関数に返します。</p> <p>異常検知時、テスト・ハーネスの制御ファイル (main.c) は、関数“Clock_Test_Failure”を呼び出してテスト結果を処理します。</p>	
入力パラメータ	
hwMAXTIME_Elc	比較上限値 (stl_RL78_hw_clocktestElc.incによる定義)
hwMINTIME_Elc	比較下限値 (stl_RL78_hw_clocktestElc.incによる定義)
CAPTURE_interrupt_FLAG_Elc	タイマ・チャネル・キャプチャ割り込みフラグ (stl_RL78_hw_clocktestElc.incによる定義)
出力パラメータ	
なし	該当せず
戻り値	
char	<p>CPUレジスタAのテスト結果</p> <p>0 = テストはパスしました。</p> <p>1 = 計測テストはフェイルとなりました (基準の範囲外です)。</p> <p>2 = 計測テストはフェイルとなりました (基準クロックは検出されませんでした)。</p>

## 2.5 A/D コンバータ

### 2.5.1 A/D コンバータ・テスト

RL78/L23 には、+側基準電圧、一側基準電圧、内部基準電圧を A/D 変換する機能があります。この機能を使用して A/D コンバータが正常に動作しているかを確認することができます。本サンプルは、12bit 分解能を前提としています。A/D 変換の詳細設定については、スマートコンフィギュレータで行って下さい。

表 2-16 ソース・ファイル：A/D コンバータ・テスト

STLファイル名	ヘッダ・ファイル
stl_adc.c	stl_adc.h
テスト・ハーネス・ファイル名	ヘッダ・ファイル
main.c	

宣言	
char stl_ADC_Check_TestVoltage (void)	
説明	
自己診断電圧を+側基準電圧、一側基準電圧、内部基準電圧とヘッダ・ファイル (stl_adc.h) で定義される上限値および下限値と比較して、結果 (パス/フェイル) を呼び出し元の関数に返します。	
異常検知時、テスト・ハーネスの制御ファイル (main.c) は、関数“Ad_Test_Failure”を呼び出してテスト結果を処理します。	
呼び出し元関数は、このテスト中に割り込みが発生しないようにしてください。	
【注】テスト関数内でA/D変換を開始しています。A/D変換中に本関数を呼び出さないで下さい。	
【注】内部基準電圧の変換は、Vref(+)の電圧に影響されます。3.3V以外の場合は、ヘッダ・ファイル (stl_adc.h) を修正して対応して下さい。	
入力パラメータ	
VSS_RANGE_MAX	VSS比較上限値 (stl_adc.hによる定義)
VDD_RANGE_MIN	VDD比較下限値 (stl_adc.hによる定義)
AD_RESOLUTION_HEX	VDD比較上限値 (stl_adc.hによる定義)
VDD	VDDの電圧(Vref(+))
VBGR_MIN	内部基準電圧の下限電圧
VBGR_MAX	内部基準電圧の上限電圧
出力パラメータ	
なし	該当せず
戻り値	
char	CPUレジスタAのテスト結果 0 = テストはパスしました。 1 = 計測テストはフェイルとなりました（基準の範囲外です）。

## 2.6 デジタル出力

RL78/L23 には、端子が出力モード時に端子のデジタル出力レベルをリードすることができる機能があります。この機能を使用して、デジタル出力が正常に動作しているかを確認することができます。

テスト対象ポートは、stl\_RL78\_GpioTest.inc で定義します。

表 2-17 ソース・ファイル：デジタル出力・テスト

STLファイル名	ヘッダ・ファイル
stl_RL78_GpioTest.asm	stl_RL78_GpioTest.inc stl.h
テスト・ハーネス・ファイル名	ヘッダ・ファイル
main.c	

宣言	
char stl_RL78_GpioTest (void)	
説明	
静的変数(TEST_DATA)に基づいて、0、1を出力します。出力値と端子レベルを比較して呼び出し元の関数に返します。	
異常検知時、テスト・ハーネスの制御ファイル (main.c) は、関数“Gpio_Test_Failure”を呼び出してテスト結果を処理します。	
※テストポートは、スマートコンフィギュレータで出力ポートに設定して下さい。	
入力パラメータ	
なし	該当せず
出力パラメータ	
なし	該当せず
戻り値	
char	CPUレジスタAのテスト結果 0 = テストはパスしました。 1 = 計測テストはフェイルとなりました。

## 2.7 ウオッチドッグ

ウォッチドッグは異常なプログラム実行を検出するために使用します。プログラムが期待通りに動作していない場合、必要なときにウォッチドッグがソフトウェアによってリフレッシュされないため、エラーが検出されます。

RL78/L23 のウォッチドッグタイマ (WDT) モジュールが、このために使用されます。WDT はウィンドウ機能を備えており、指定した期間の直前にリフレッシュを行うのではなく、指定した「ウィンドウ」内に必ずリフレッシュを行うようにしています。エラーが検出された場合、内部のリセットを生成するように設定することができます。WDT によりリセットが行われたかどうかを決定するためにリセット後に使用する関数が用意されています。

ウォッチドッグタイマの設定は、オプションバイト(000C0H/スワップ先アドレス)で設定します。

アドレス : 000C0/スワップ先アドレス

<7>	<6>	<5>	<4>	<3>	<2>	<1>	<0>
WDTINT	WINDOW1	WINDOW0	WDTON	WDCS2	WDCS1	WDCS0	WDSTBYON

WDTINT	ウォッチドッグ・タイマのインターバル割り込みの使用／不使用
0	インターバル割り込みを使用しない。
1	オーバフロー時間の75% + 1/2 fIL到達時にインターバル割り込みを発生する。

WINDOW1	WINDOW0	ウォッチドッグ・タイマのウィンドウ・オープン期間
0	0	設定禁止。
0	1	50%
1	0	75% RL78/L23では、設定禁止です。
1	1	100%

WDTON	ウォッチドッグ・タイマのカウンタの動作制御
0	カウンタ動作禁止(リセット解除後、カウント停止)。
1	カウンタ動作許可(リセット解除後、カウント開始)。

WDCS2	WDCS1	WDCS0	ウォッチドッグ・タイマのオーバフロー時間 (fIL = 37.683 kHz (MAX)の場合)
0	0	0	$2^7/fIL$ (3.39 ms)
0	0	1	$2^8/fIL$ (6.79 ms)
0	1	0	$2^9/fIL$ (13.58 ms)
0	1	1	$2^{10}/fIL$ (27.17 ms)
1	0	0	<b><math>2^{12}/fIL</math> (108.69 ms)</b>
1	0	1	$2^{14}/fIL$ (434.78 ms)
1	1	0	$2^{15}/fIL$ (869.56 ms)
1	1	1	$2^{17}/fIL$ (3478.26 ms)

WDSTBYON	ウォッチドッグ・タイマのカウンタ動作制御(HALT/STOPモード時)
0	HALT/STOPモード時、カウンタ動作停止。
1	<b>HALT/STOPモード時、カウンタ動作許可。</b>

表 2-18 ソース・ファイル：ウォッチドッグタイマ・テスト

STLファイル名	ヘッダ・ファイル
Config_WDT.c	Config_WDT.h
テスト・ハーネス・ファイル名	ヘッダ・ファイル
main.c	

宣言	
void R_Config_WDT_Restart (void)	
説明	
ウォッチドッグカウントをリフレッシュします	
【注】スマートコンフィギュレータで自動生成された関数です。	
入力パラメータ	
なし	該当せず
出力パラメータ	
なし	該当せず
戻り値	
なし	該当せず

### 3. 使用例

実際のテスト・ソフトウェア・ソース・ファイルだけでなく、どのようにテストを実行することができるかを示すサンプル・アプリケーションを含む CS+テスト・ハーネス・ワークスペースが提供されます。このコードは本書とともに検討して、さまざまなテスト関数がどのように使用されているかを確認してください。

テストは2つの部分に分けることができます。

#### (1) 電源投入テスト

電源投入後またはリセット後に実行されるテストです。システムの正常動作を確認するためにできるだけ迅速に実行すべきです。これらのテストは次の通りです。

- イニシャル・マーチ C- (またはイニシャル・マーチ X) による全 RAM のテスト
- 全レジスタのテスト
- Flash メモリの CRC テスト

クロック・テストは、最大のクロック速度を計測するようにクロック速度の初期値を設定しておけば後から実行することも可能です。

#### (2) 定期テスト

通常のプログラム動作中に定期的に実行されるテストです。本書は特定のテストがどれくらいの頻度で実行すべきかという判断は示しません。定期テストのスケジュールをどのように行うかは、アプリケーションがどのように構成されているかによってユーザの判断にまかされます。

- RAM テスト  
本テストでは、一旦システムを初期化した後はメモリを部分的にテストするように設計されているため、“システム”の RAM テスト・モジュールを使用するべきです。アプリケーション・データを保存するバッファ領域のサイズは最小限で済みます。
- レジスタ・テスト  
本テストが実行されるかどうかは、アプリケーションのタイミングによります。
- Flash メモリ・テスト  
本モジュールは、複数回の CRC 計算の結果を蓄積できるため、システム動作に合わせて使用することができます。

クロック・テスト・モジュールは、アプリケーション・タイミングに合わせて自由に実行することができます。

以下の各章では、各種類のテストを使用する例を示します。

### 3.1 CPU

どんな CPU テストであれ不具合が検出された場合は非常に重大です。そこで、この関数ではソフトウェア実行の信頼性が関連しない安全な位置にできるだけ迅速に移動することを目的としています。

#### 3.1.1 電源投入テスト

すべての CPU テストはリセット後できるだけ速やかに実行する必要があります。

#### 3.1.2 定期テスト

CPU レジスタを定期的にテストする場合、関数が単独で実行するように設計されているためにアプリケーションに合わせて任意のタイミングで実行することができます。各関数は、アプリケーション・システムの動作に影響しないように、テストの完了時に元のレジスタ・データを復元します。テスト中は割り込みを禁止にする必要があります。

### 3.2 Flash ROM

ROM のテストでは、Flash メモリのある領域の内容の CRC 値を計算して、その領域の外の所定の位置にあらかじめ格納されている基準 CRC 値と比較します。

CS+ツール・チェーンでは、CRC 値を計算および累積してユーザが指定する位置に格納することができます。その場合、CS+では「汎用 CRC」を指定して下さい。「図 4-5 CS+のオブジェクト・コンバート・オプション」「図 4-14 CRC演算設定」を参照して下さい。

#### 3.2.1 電源投入テスト

使用されたすべての ROM は電源投入時にテストしてください。ハードウェアの CRC モジュールは、メモリの全範囲の CRC 値を計算することができます。

#### 3.2.2 定期テスト

Flash メモリの定期テストは、アプリケーションの空き時間を利用しながら複数回に分けて実行することが推奨されます。また、ソフトウェア・モジュールを使用する場合は部分計算の結果をアプリケーションで保存する必要があります。この値は、次回の CRC 計算の初期値として使用します。

ハードウェアのペリフェラル・ユニットを使用する場合は、CRC の部分計算の結果をハードウェア CRC のペリフェラル・ユニットの結果レジスタに残しておくことも可能ですが、別に保存しておいて次の計算を実行する前に比較することが推奨されます。

この方法により、アプリケーションに都合のよいタイム・スロットを利用してすべての Flash メモリをテストすることができます。

### 3.3 RAM

RAM をテストする際には以下のことに注意してください。

- テスト対象の RAM は、そのときのスタックも領域含めて、他の領域に使用することはできません。
- テストでは、メモリの内容を安全にコピーし、復元することができる RAM バッファが必要となります。
- スタック領域は、バックアップ領域とテスト期間中で使用するスタック領域を指定することで、コピー/テスト/復元を行います。ただし、この操作の間は割り込み処理はできません。

#### 3.3.1 電源投入テスト

イニシャル RAM テスト・モジュール（マーチ C-またはマーチ X）を使用することが推奨されます。これらのモジュールは、電源投入時またはリセット時におけるすべての RAM 領域のテスト専用に設計されています。また、関数呼び出しが不要ですが RAM の内容が破壊されることから、システムおよび C スタックを初期化する前に実行するのに適しています。本ライブラリでは、アセンブラー・ファイル cstart.asm に、イニシャル RAM テストが実装されています。

### 3.3.2 定期テスト

RAM の定期テストは、通常はアプリケーションの空き時間を利用しながら複数回に分けて実行することが推奨されます。また、テスト中は RAM の内容を一時的に保存するための領域が必要です。各テストでは、指定した範囲に対するパス/フェイルの結果が通知されます。これにより、アプリケーションに都合のよいタイム・スロットを利用してすべての RAM をテストすることができます。

## 3.4 システム・クロック

システム・クロックに不具合が検出された場合は、非情に重大です。そこでこの関数では、定義済みの別のクロックによる、システムが制御可能な安全な状態に移動することを目的としています。

### 3.4.1 電源投入テスト

システム・クロックは、電源投入時またはリセット時にテストする必要があります。また、システムを初期化した場合およびシステム・クロック周波数を全面的に設定して動作が安定した場合も、クロックのテストが必要です。

### 3.4.2 定期テスト

システム・クロックの定期テストはアプリケーションの空き時間を利用して行います。この理由は、クロック計測の精度を高める目的から、基準クロックが通常はシステム・クロックに比べて非常に低速であるためです。

(システム・クロック = 32 MHz、基準クロック = 32.768 KHz)

## 3.5 A/D コンバータ

### 3.5.1 電源投入テスト

電源投入時にも定期テストと同様の `stl_ADC_Check_TestVoltage` 関数を使用して ADC モジュールをテストすることができます。この関数では、一側基準電圧、+側基準電圧、内部基準電圧のいずれかの AD 変換が実行されます。

### 3.5.2 定期テスト

定期テストは `stl_ADC_Check_TestVoltage` 関数を定期的に呼び出す必要があります。

この関数では、呼び出し毎に変換対象を一側基準電圧、+側基準電圧、内部基準電圧の順に切り替えます。

## 3.6 デジタル出力

### 3.6.1 電源投入テスト

電源投入時にも定期テストと同様の `stl_RL78_GpioTest` 関数を使用してデジタル出力をテストすることができます。この関数では、0出力、1出力のいずれかの出力値の確認が実行されます。

### 3.6.2 定期テスト

定期テストは `stl_RL78_GpioTest` 関数を定期的に呼び出す必要があります。出力値は0、1の間で切り替わります。

### 3.7 ウオッチドッグ

ウォッチドッグタイマ機能は、オプションバイト(000C0H/スワップ先アドレス)で設定します。リセット解除後、ウォッチドッグ・タイマはカウント動作を開始します。この後、ウォッチドッグのタイムアウトとリセットの実行を阻止するようにウォッチドッグを定期的にリフレッシュする必要があります。ウィンドウ機能を使用している場合、リフレッシュは定期的に行うだけでなく指定したウィンドウに合わせた期間にリフレッシュする必要があることに注意してください。ウォッチドッグのリフレッシュは、以下を呼び出すことで行われます。

```
/*定期的にウォッチドッグをリフレッシュしてリセットの実行を阻止*/
R_Config_WDT_Restart();
```

ウォッチドッグがエラー検出時にリセットを発生するように構成されている場合、ユーザはこれによって生じる割り込みを処理する必要があります。サンプルプログラムでは、ウォッチドッグがエラー検出時に Watchdog\_Test\_Failure 関数を呼び出すようにしています。

## 4. 開発環境

- |                                   |  |
|-----------------------------------|--|
| • E2-Lite                         | オンチップデバッギングエミュレータ                                  |
| • RL78/L23 Fast Prototyping Board | RL78/L23 (100 ピン LFQFP)                            |
| • ツール・チェーン                        | CS+ Version 8.14.0.00 CC-RL Version 1.15.1         |
|                                   | e <sup>2</sup> Studio 2025-07 CC-RL Version 1.15.1 |
| • MCU                             | R7F100LPL3CFB                                      |
| • 内部クロック                          | 32 MHz 高速オンチップ・オシレータ                               |
| • システム・クロック                       | 32 MHz   |
| • 低速クロック                          | 32.768kHz 低速オンチップ・オシレータ                            |

### 4.1 CS+の設定

以降では、テスト・プロジェクトの所定のオプションと設定を示します。図には、変更したオプションおよび設定のみを示します。それ以外はすべて CS+のデフォルトのプロジェクト設定です。

#### 4.1.1 一般オプション




図 4-1 CS+の共通オプション動作確認デバイス

CC-RL のプロパティ	
デバッグ情報	(いい出力ファイル内)(-DEBug) いいえ(-NOCOMpress) いいえ
デバッグ情報を出力する	
デバッグ情報を圧縮する	
ローカル・シンボル名情報を消去する	
最適化	しない(-NOOptimize)
最適化方法	
入力ファイル	オブジェクト・ファイル[0] バイナリ・ファイル[0] シンボル定義[0]
オブジェクト・ファイル	
バイナリ・ファイル	
シンボル定義	
出力ファイル	%BuildModeName% %ProjectName%abs
出力フォルダ	
出力ファイル名	
ライブラリ	使用するライブラリ・ファイル[0] システム・ライブラリ・ファイル 標準・数学ライブラリを使用する メモリ漏洩時にメモリ破壊を検出する ランタイム・ライブラリを使用する
オプション	(いい出力(-OCDBG) HEX 85 はい(範囲指定)(-DEBUG_MONITOR=<アドレス範囲>) 7FE00-7FFFF (HEX-USER_OPT_BYT) HEX 793AE8 ない(トレースRAM領域を除外)(-STRIDE_OCDTR_AREA)
オン/オフ・デバッグの許可/禁止をリンク・オプションで設定する	
オン/オフ・デバッグ・オプション・バイト制御	
デバッグ・モード領域を設定する	
デバッグ・モード領域の範囲	
ユーザー・オプション・バイトを設定する	
ユーザー・オプション・バイト値	
トレースRAM領域への配置を制御する	
出力コード	いいえ いいえ
実行開始アドレスを指定する	
セクション終端にパディング・データを埋め込む	
特定ベクタ・テーブル・アドレスの領域のアドレス	特定ベクタ・テーブル・アドレスの領域のアドレス[0]
ベクタ・テーブルの空き領域のアドレス	
不正な間接関数呼び出し検出で用いる関数リストを生成する	
ベクタ・テーブル・セグションの分割生成	いいえ いいえ
リスト	
変数/團数配置情報	
セクション	
デバイス	

共通オプション / コンパイル・オプション / アセンブル・オプション / SMSアセンブル・オプション / リンク・オプション / ヘキサ出力オプション / 標準ライブラリ・ジェネレート・オプション / I/Oヘッダ・ファイル生成オプション

図 4-2 CS+のリンク・オプション

CC-RL のプロパティ	
ビルド・モード	DefaultBuild
ビルド・モード	いいえ
すべてのビルド・モードのプロパティを一括して変更する	
CPU	
CPUコアの指定	RL78-S3コア(-cpu=S3)
積和演算にMACH MACHU命令を使用する	いいえ
出力ファイルの種類/場所	実行形式(ロード・モジュール・ファイル)
出力ファイルの種類	いいえ
クロ・リマインス情報を出力する	%BuildModeName%
中間ファイル出力フォルダ	
より使いオプション(コンパイル)	デバッグ優先(-Nothing) 追加のインクルード・パス[14]
最適化レベル	システム・インクルード・パス[0] 定義マクロ[0]
追加のインクルード・パス	追加のインクルード・パス [5]
システム・インクルード・パス	システム・インクルード・パス [0]
定義マクロ	定義マクロ [0]
より使いオプション(アセンブル)	使用するライブラリ・ファイル[0]
追加のインクルード・パス	%BuildModeName%
システム・インクルード・パス	%ProjectName%abs
定義マクロ	はい(C99用ライブラリ)
より使いオプション(リンク)	はい
使用するライブラリ・ファイル	モード・Sタイプ・ファイル(-F0rm=Stype)
出力フォルダ	%BuildModeName%
出力ファイル名	%ProjectName%.mot
標準・数学ライブラリを使用する	分割出力ファイル[0]
ランタイム・ライブラリを使用する	
より使いオプション(ヘキサ出力)	
ヘキサ・ファイルを出力する	
ヘキサ・ファイル・フォーマット	
出力フォルダ	
出力ファイル名	
分割出力ファイル	
エラー出力	
警告メッセージ	
アバイス	MAA=0(オプション指定なし)
ミラー領域指定	HEX 00000000000000000000000000000000
セキュリティID	
ビルト方法	
ビルト・モード	
ビルド時に使用するビルト・モード名を選択します。	

共通オプション / コンパイル・オプション / アセンブル・オプション / SMSアセンブル・オプション / リンク・オプション / ヘキサ出力オプション / 標準ライブラリ・ジェネレート・オプション / I/Oヘッダ・ファイル生成オプション

図 4-3 CS+の共通オプション

#### 4.1.2 コンパイラ設定



図 4-4 CS+のコンパイラ・オプション




図 4-5 CS+のオブジェクト・コンバート・オプション

### 4.1.3 デバッグツール設定のダウンロードファイル




図 4-6 CS+のデバッグツール設定のダウンロードファイル

### 4.1.4 コード生成(設計ツール)

#### 4.1.4.1 クロック設定




図 4-7 クロック設定

#### 4.1.4.2 A/D コンバータ

The screenshot shows the 'A/D Converter' configuration tab in the CS+ software. It includes sections for 'A/D Converter Operation Setting' (selected 'Stop'), 'Resolution Setting' (selected 12-bit), 'VREF(+) Setting' (selected VDD), 'VREF(-) Setting' (selected VSS), 'Trigger Mode Setting' (selected 'Software trigger, no wait mode'), 'Operation Mode Setting' (selected 'Continuous selection mode'), 'Sampling Time Setting' (selected 'Sampling 2'), and 'Sampling Time Mode' (selected '183/fCLK'). The 'Sampling Time' is set to 183/fCLK (5.71875 μs). The 'Sampling Result Upper/Lower Limit Setting' is set to 'ADLL > ADCn > ADUL' and 'ADUL < ADCn > ADLL'. The 'Sampling Trigger Setting' is set to 'ADLL > ADCn > ADUL' and 'ADUL < ADCn > ADLL'. The 'Sampling Trigger Mode' is set to 'Sampling 2'. The 'Sampling Time' is set to 183/fCLK. The 'Sampling Result Upper/Lower Limit' is set to 255 and 0. The 'Sampling Trigger' is set to 'Level 3 (High priority trigger)'.

図 4-8 A/D コンバータの設定

## 4.1.4.3 PORT 設定

ポート選択  PORT1  PORT6

“入力バッファオフ”はポート使用/兼用機能使用/端子未使用時のすべてで設定が有効となります。“入力バッファオフ”をチェックする場合は、端子を兼用機能の入力端子として使用していないことを確認してください。

すべてに適用

使用しない  入力  出力  内蔵ブレアップ  TTLバッファ  入力バッファオフ  N-ch  1を出力  ELCL出力信号を出力する 出力最大電流

**P10**  
 使用しない  入力  出力  内蔵ブレアップ  入力バッファオフ  N-ch  1を出力 出力最大電流

**P11**  
 使用しない  入力  出力  内蔵ブレアップ  TTLバッファ  入力バッファオフ  N-ch  1を出力

**P12**  
 使用しない  入力  出力  内蔵ブレアップ  1を出力

**P13**  
 使用しない  入力  出力  内蔵ブレアップ  1を出力

**P14**  
 使用しない  入力  出力  内蔵ブレアップ  1を出力

**P15**  
 使用しない  入力  出力  内蔵ブレアップ  1を出力

**P16**  
 使用しない  入力  出力  内蔵ブレアップ  TTLバッファ  入力バッファオフ  N-ch  1を出力

**P17**  
 使用しない  入力  出力  内蔵ブレアップ  TTLバッファ  入力バッファオフ  N-ch  1を出力  ELCL出力信号を出力する

図 4-9 GPIO テストポート出力設定

## 4.2 e<sup>2</sup>Studio の設定

### 4.2.1 Compiler オプション




図 4-10 C ソース インクルードパス



図 4-11 最適化

### 4.2.2 Assembler オプション




図 4-12 asm ソース インクルードパス

### 4.2.3 Linker オプション

<ul style="list-style-type: none"> <li>▼ SMS Assembler           <ul style="list-style-type: none"> <li>ソース</li> <li>オブジェクト</li> <li>ユーザー</li> </ul> </li> <li>▼ Common           <ul style="list-style-type: none"> <li>CPU</li> <li>デバイス</li> <li>その他</li> </ul> </li> <li>▼ Compiler           <ul style="list-style-type: none"> <li>ソース</li> <li>言語</li> <li>オブジェクト</li> <li>最適化</li> <li>出力コード</li> <li>その他</li> <li>MISRA-C ルール検査</li> <li>ユーザー</li> </ul> </li> <li>▼ Assembler           <ul style="list-style-type: none"> <li>ソース</li> <li>言語</li> <li>オブジェクト</li> <li>最適化</li> <li>その他</li> <li>ユーザー</li> </ul> </li> <li>▼ Linker           <ul style="list-style-type: none"> <li>入力</li> <li>拡張</li> <li>リスト</li> <li>最適化</li> <li>セクション</li> <li>デバイス</li> </ul> </li> </ul>	<p>セキュリティID値 (-security_id) <input type="text" value="00000000000000000000000000000000"/></p> <p>シリアル・プログラミング・セキュリティID値 (-flash_security_id) <input type="text"/></p> <p><input checked="" type="checkbox"/> RRM/DMM機能用ワーク領域を確保する (-rrm) <input type="checkbox"/></p> <p>開始アドレス (-rrm=&lt;value&gt;) <input type="text"/></p> <p><input checked="" type="checkbox"/> OCDモニタのメモリ領域を確保する (-debug_monitor) <input type="checkbox"/></p> <p>メモリ領域 (-debug_monitor=&lt;start address&gt;-&lt;end address&gt;) <input type="text" value="7FE00-7FFFF"/> <input type="checkbox"/></p> <p><input checked="" type="checkbox"/> オプション・バイト領域のユーザー・オプション・バイトに値を設定する (-user_opt_byte) <input type="text" value="793AE8"/> <input type="checkbox"/></p> <p>ユーザー・オプション・バイト値 (-user_opt_byte=&lt;value&gt;) <input type="checkbox"/></p> <p><input checked="" type="checkbox"/> オプション・バイト領域のオンチップ・デバッグ・オプション・バイトに値を設定する (-ocdbg) <input type="checkbox"/></p> <p>オンチップ・デバッグ制御値 (-ocdbg=&lt;value&gt;) <input type="text" value="85"/> <input type="checkbox"/></p> <p><input type="checkbox"/> オプション・バイト領域のセキュリティ・オプション・バイトに値を設定する (-security_opt_byte) <input type="checkbox"/></p> <p>セキュリティ・オプション・バイト制御値 (-security_opt_byte=&lt;value&gt;) <input type="checkbox"/></p> <p>RAM領域から除外する領域 (-self/-ocdtr/-ocdhpi) <input type="checkbox"/> [セルフRAM領域、トレースRAM領域、saddr領域]</p> <p><input type="checkbox"/> RAM領域から除外する領域にセクションを配置したらワーニングを出力する (-selfw/-ocdtrw/-ocdhpiw) <input type="checkbox"/></p> <p><input type="checkbox"/> セルフRAM領域とsaddr領域をRAM領域から除外する (-stride_self_area -avoid_saddr_stack) <input type="checkbox"/></p> <p><input checked="" type="checkbox"/> トレースRAM領域をRAM領域から除外する (-stride_ocdtr_area) <input type="checkbox"/></p> <p><input type="checkbox"/> ホット・プラグインRAM領域をRAM領域から除外する (-stride_ocdhpi_area) <input type="checkbox"/></p> <p><input type="checkbox"/> オブジェクト・ファイル作成時に指定したデバイス・ファイルがすべて同一であるかチェックを行う (-check_device) <input type="checkbox"/></p> <p><input type="checkbox"/> (64K-1)バイト境界を跨ぐセクション配置のチェックを抑制する (-check_64k_only) <input type="checkbox"/></p> <p><input type="checkbox"/> セクションの割り付けアドレスがデバイス・ファイルの情報と整合するかチェックを行わない (-no_check_section_layout) <input type="checkbox"/></p> <p>セクション割り付け領域の整合性をチェックするアドレス範囲とメモリ種別 (-cpu) <input type="checkbox"/></p>
--	--

図 4-13 デバイス設定

#### 4.2.4 Converter オプション




図 4-14 CRC 演算設定

#### 4.2.5 デバッグの構成




図 4-15 e2studio デバッグツール設定のダウンロードファイル

## 5. ベンチマーク結果

ライブラリ関数	テスト対象バイト数	処理時間
CPUワーク・レジスタ・テスト stl_RL78_RegisterTest	-	10.281μs
CPUレジスタ・テスト-PSW stl_RL78_RegisterTest_psw	-	1.343μs
CPUレジスタ・テスト-SP stl_RL78_RegisterTest_stack	-	1.125μs
CPUレジスタ・テスト-CS stl_RL78_RegisterTest_cs	-	1.031μs
CPUレジスタ・テスト-ES stl_RL78_RegisterTest_es	-	1.031μs
CPUレジスタ・テスト-PC stl_RL78_RegisterTest_pc	-	0.875μs
ハードウェアCRC stl_RL78_peripheral_crc	1024バイト	700μs
システムマーチC- stl_RL78_march_c	48バイト	500μs
システムマーチX stl_RL78_march_x	48バイト	300μs
イニシャルマーチC- stl_RL78_march_c_initial	1020バイト	11.3ms
イニシャルマーチX stl_RL78_march_x_initial	1020バイト	6.3ms
ハードウェア・クロック・テスト stl_RL78_hw_clocktest	-	52.281μs
ハードウェア・クロック・テスト stl_RL78_hw_clocktestElc	-	52.281μs
スタック領域テスト(マーチC-) stl_RL78_RamTest_Stacks_c	64バイト+64バイト	1.4ms
スタック領域テスト(マーチX) stl_RL78_RamTest_Stacks_x	64バイト+64バイト	800μs
GPIOテスト stl_RL78_GpioTest	-	1.093μs
ADテスト stl_ADC_Check_TestVoltage	-	9.218μs

## 6. 追加ハードウェア・リソース

RL78 シリーズには、ユーザ・サポートとして以下の安全性およびセルフテスト機能が用意されています。これらの追加機能は VDE では認定されていませんが、有用性が高いリソースとして参考のために紹介します。

### 6.1 追加機能

RL78 シリーズの MCU には以下の安全機能が追加されています。

#### 6.1.1 RAM・パリティ・ジェネレータ・チェック

この機能をイネーブルすると、RAM の任意の領域に書き込まれる各バイトのパリティ・チェックが実行されます。パリティは、RAM にデータが書き込まれるときに生成され、その RAM からデータが読み出されるときにチェックされます。

この機能はデータ・アクセスに対してのみ使用可能で、RAM からコード実行する場合は、使用する領域からさらに 10 バイトを初期化して下さい。RAM でパリティ・エラーが検出されると内部リセットが生成されます。リセット・ソースは “RESF” レジスタを調べて判定できます。リセット・ソースが無効なメモリ・アクセスの場合は、“IAWRF” ビットがセットされます。

RAM パリティ・エラー制御レジスタ (RPECTL) のフォーマット

アドレス : F00F5H		リセット時 : 00H R/W						
略号	<7>	6	5	4	3	2	1	<0>
RPECTL	<b>RPERDIS</b>	0	0	0	0	0	0	<b>RPEF</b>

<b>RPERDIS</b>	パリティ・エラー・リセット・マスク・フラグ
0	パリティ・エラー・リセット発生を許可
1	パリティ・エラー・リセット発生を禁止

<b>RPEF</b>	パリティ・エラー・ステータス・フラグ
0	パリティ・エラーは発生していない
1	パリティ・エラーが発生した

図 6-1 RAM パリティ・エラーのチェック

### 6.1.2 RAM 保護

この書き込み保護機能をイネーブルすると、RAM の指定した領域からのデータの読み出しができますが、その領域への書き込みはできません。この領域に書き込みを行ってもエラーは発生しません。

この機能の設定が可能な RAM 領域は限定されており、図 6-2 に示すように “GRAM0、GRAM1” ビットで選択します。

無効メモリ・アクセス検出制御レジスタ (IAWCTL) のフォーマット

アドレス : F0078H リセット時 : 00H R/W

略号	7	6	5	4	3	2	1	0
IAWCTL	IAWEN	0	GRAM1	GRAM0	0	GPORT	GINT	GCSC

GRAM1	GRAM0	RAM保護空間
0	0	無効。RAMへのライト可能
0	1	RAM先頭アドレスから128バイト
1	0	RAM先頭アドレスから256バイト
1	1	RAM先頭アドレスから512バイト

図 6-2 RAM 保護

### 6.1.3 無効メモリ・アクセス保護

この機能は、無効メモリ・アクセスを検出するためにさらに保護を設定します。

“IAWCTL” レジスタの “IAWEN” ビットがセットされている場合は、リセット以外でディスエーブルすることはできません。また、Flash メモリのオプション・バイト・レジスタでウォッチドッグがイネーブルされている場合は、無効メモリ保護は自動的にイネーブルされます。

無効メモリ・アクセスが検出されると内部リセットが生成されます。リセット・ソースは “RESF” レジスタを調べて判定できます。リセット・ソースが無効なメモリ・アクセスの場合は、“IAWRF” ビットがセットされます。

無効メモリ・アクセス検出制御レジスタ (IAWCTL) のフォーマット

アドレス : F0078H リセット時 : 00H R/W

略号	7	6	5	4	3	2	1	0
IAWCTL	IAWEN	0	GRAM1	GRAM0	0	GPORT	GINT	GCSC

IAWEN	無効メモリ・アクセス検出の制御
0	無効メモリ・アクセスの検出無効
1	無効メモリ・アクセスの検出有効

図 6-3 不正メモリ・アクセス保護

### 6.1.4 I/O ポート SFR 保護

この書き込み保護機能は SFR レジスタへの書き込みを禁止します。書き込みを行ってもエラーは生成されませんが、該当レジスタの内容は変化しません。

データ・ポート・レジスタ (Pxx) には保護を設定できません。

アプリケーションで SFR レジスタを変更する場合または安全上の理由から SFR 設定をリフレッシュする場合は、保護の解除が可能です。

保護される I/O ポート SRF レジスタは以下の通りです。

PMxx、PUxx、PIMxx、POMxx、PMCAxx、PMCTxx、PMCExx、PFOEx、

PDIDISxx、CCDE、CCSm、PTDC、PFSEGx および ISCLCD

Pxx は保護できません。

図 6-4 に示すように、I/O ポート SFR レジスタは “GPORT” ビットで保護を設定します。

無効メモリ・アクセス検出制御レジスタ (IAWCTL) のフォーマット

アドレス : F0078H リセット時 : 00H R/W

略号	7	6	5	4	3	2	1	0
IAWCTL	IAWEN	0	GRAM1	GRAM0	0	<b>GPORT</b>	GINT	GCSC

<b>GPORT</b>	ポート・レジスタ保護
0	無効。ポート機能の制御レジスタのリード／ライト可能
1	有効。ポート機能の制御レジスタのライト無効。リード可能

図 6-4 I/O ポート SFR 保護

### 6.1.5 割り込み SFR 保護

この書き込み保護機能は割り込み SFR レジスタへの書き込みを禁止します。書き込みを行ってもエラーは発生しませんが、該当レジスタの内容は変化しません。アプリケーションで SFR レジスタを変更する場合または安全上の理由から SFR 設定をリフレッシュする場合は、保護の解除が可能です。

保護される割り込みレジスタは以下の通りです。

IFxx、MKxx、PRxx、EGPx、および EGNx

図 6-5 に示すように、割り込み SFR レジスタは “GINT” ビットで保護を設定します。

無効メモリ・アクセス検出制御レジスタ (IAWCTL) のフォーマット

アドレス : F0078H リセット時 : 00H R/W

略号	7	6	5	4	3	2	1	0
IAWCTL	IAWEN	0	GRAM1	GRAM0	0	GPORT	<b>GINT</b>	GCSC

<b>GINT</b>	割り込みレジスタ保護
0	無効。割り込み機能の制御レジスタのリード／ライト可能
1	有効。割り込み機能の制御レジスタのライト無効。リード可能

図 6-5 割り込み SFR 保護

### 6.1.6 制御レジスタ保護

この書き込み保護機能は制御レジスタへの書き込みを禁止します。書き込みを行ってもエラーは発生しませんが、該当レジスタの内容は変化しません。アプリケーションで制御レジスタを変更する場合または安全上の理由から制御レジスタの設定をリフレッシュする場合は、保護の解除が可能です。

保護される制御レジスタは以下の通りです。

CMC、CSC、OSTS、CKC、PERx、OSMC、LVIM、LVIS、RPECTL、CKSEL、  
PRRx、MOCODIV、WKUPMD、PSMCR、MODRV および SOMRG

図 6-6に示すように、制御レジスタは“GCSC”ビットで保護を設定します。

無効メモリ・アクセス検出制御レジスタ (IAWCTL) のフォーマット

アドレス : F0078H リセット時 : 00H R/W

略号	7	6	5	4	3	2	1	0
IAWCTL	IAWEN	0	GRAM1	GRAM0	0	GPORT	GINT	GCSC

GCSC	チップ・ステート制御レジスタ保護
0	無効。クロック制御機能、電圧検出回路、RAMパリティ・エラー検出機能の制御レジスタのリード／ライト可能
1	有効。クロック制御機能、電圧検出回路、RAMパリティ・エラー検出機能の制御レジスタのライト無効。リード可能

図 6-6 制御レジスタ保護

## 7. 関連アプリケーションノート

本アプリケーションノートに関連するアプリケーションノートを以下に示します。併せてご参照ください。

RL78 Family VDE Certified IEC60730/60335 Self Test Library APPLICATION NOTE (R01AN0749E)

### ホームページとサポート窓口

ルネサス エレクトロニクスホームページ

- <https://www.renesas.com/>

お問合せ先

- <https://www.renesas.com/contact/>

## 8. VDE 認定ステータス

ライブラリを構成する各モジュール（ソース・ファイル）の、VDE 認証ステータスを表 8-1に示します。

表 8-1 各モジュールの VDE 認証ステータス

モジュール	Ver.	VDE 認証ステータス
stl_RL78_RegisterTest.asm	3.00	有効 (VDE 認証取得モジュールとコード部分が同一)
stl_RL78_RegisterTest_psw.asm	3.00	
stl_RL78_RegisterTest_stack.asm	3.00	
stl_RL78_RegisterTest_cs.asm	3.00	
stl_RL78_RegisterTest_es.asm	3.00	
stl_RL78_RegisterTest_pc.asm	3.01	
stl_RL78_peripheral_crc.asm	3.00	
stl_RL78_march_c.asm	3.00	
stl_RL78_march_x.asm	3.01	
stl_RL78_march_c_initial.asm	3.01	
stl_RL78_march_x_initial.asm	3.01	
stl_RL78_hw_clocktest.asm	3.01	
stl_RL78_hw_clocktestElc.asm	3.00	
stl_adc.c	3.01	
stl_RL78_GpioTest.asm	3.00	
stl_RL78_RamTest_Stacks_c.asm	3.03	
stl_RL78_RamTest_Stacks_x.asm	3.03	

## 改訂記録

Rev.	発行日	改訂内容	
		ページ	ポイント
1.00	Sep.10.25	-	初版発行

## 製品ご使用上の注意事項

ここでは、マイコン製品全体に適用する「使用上の注意事項」について説明します。個別の使用上の注意事項については、本ドキュメントおよびテクニカルアップデートを参照してください。

### 1. 静電気対策

CMOS 製品の取り扱いの際は静電気防止を心がけてください。CMOS 製品は強い静電気によってゲート絶縁破壊を生じことがあります。運搬や保存の際には、当社が出荷梱包に使用している導電性のトレー やマガジンケース、導電性の緩衝材、金属ケースなどを利用し、組み立て工程にはアースを施してください。プラスチック板上に放置したり、端子を触ったりしないでください。また、CMOS 製品を実装したボードについても同様の扱いをしてください。

### 2. 電源投入時の処置

電源投入時は、製品の状態は不定です。電源投入時には、LSI の内部回路の状態は確定であり、レジスタの設定や各端子の状態は不定です。外部リセット端子でリセットする製品の場合、電源投入からリセットが有効になるまでの期間、端子の状態は保証できません。同様に、内蔵パワーオンリセット機能を使用してリセットする製品の場合、電源投入からリセットのかかる一定電圧に達するまでの期間、端子の状態は保証できません。

### 3. 電源オフ時における入力信号

当該製品の電源がオフ状態のときに、入力信号や入出力プルアップ電源を入れないでください。入力信号や入出力プルアップ電源からの電流注入により、誤動作を引き起こしたり、異常電流が流れ内部素子を劣化させたりする場合があります。資料中に「電源オフ時における入力信号」についての記載のある製品は、その内容を守ってください。

### 4. 未使用端子の処理

未使用端子は、「未使用端子の処理」に従って処理してください。CMOS 製品の入力端子のインピーダンスは、一般に、ハイインピーダンスとなっています。未使用端子を開放状態で動作させると、誘導現象により、LSI 周辺のノイズが印加され、LSI 内部で貫通電流が流れたり、入力信号と認識され誤動作を起こす恐れがあります。

### 5. クロックについて

リセット時は、クロックが安定した後、リセットを解除してください。プログラム実行中のクロック切り替え時は、切り替え先クロックが安定した後に切り替えてください。リセット時、外部発振子（または外部発振回路）を用いたクロックで動作を開始するシステムでは、クロックが十分安定した後、リセットを解除してください。また、プログラムの途中で外部発振子（または外部発振回路）を用いたクロックに切り替える場合は、切り替え先のクロックが十分安定してから切り替えてください。

### 6. 入力端子の印加波形

入力ノイズや反射波による波形歪みは誤動作の原因になりますので注意してください。CMOS 製品の入力がノイズなどに起因して、 $V_{IL}$  (Max.) から  $V_{IH}$  (Min.) までの領域にとどまるような場合は、誤動作を引き起こす恐れがあります。入力レベルが固定の場合はもちろん、 $V_{IL}$  (Max.) から  $V_{IH}$  (Min.) までの領域を通過する遷移期間中にチャタリングノイズなどが入らないように使用してください。

### 7. リザーブアドレス（予約領域）のアクセス禁止

リザーブアドレス（予約領域）のアクセスを禁止します。アドレス領域には、将来の拡張機能用に割り付けられている リザーブアドレス（予約領域）があります。これらのアドレスをアクセスしたときの動作については、保証できませんので、アクセスしないようにしてください。

### 8. 製品間の相違について

型名の異なる製品に変更する場合は、製品型名ごとにシステム評価試験を実施してください。同じグループのマイコンでも型名が違うと、フラッシュメモリ、レイアウトパターンの相違などにより、電気的特性の範囲で、特性値、動作マージン、ノイズ耐量、ノイズ幅射量などが異なる場合があります。型名が違う製品に変更する場合は、個々の製品ごとにシステム評価試験を実施してください。

## ご注意書き

1. 本資料に記載された回路、ソフトウェアおよびこれらに関連する情報は、半導体製品の動作例、応用例を説明するものです。回路、ソフトウェアおよびこれらに関連する情報を使用する場合、お客様の責任において、お客様の機器・システムを設計ください。これらの使用に起因して生じた損害（お客様または第三者いずれに生じた損害も含みます。以下同じです。）に関し、当社は、一切その責任を負いません。
  2. 当社製品または本資料に記載された製品データ、図、表、プログラム、アルゴリズム、応用回路例等の情報の使用に起因して発生した第三者の特許権、著作権その他の知的財産権に対する侵害またはこれらに関する紛争について、当社は、何らの保証を行うものではなく、また責任を負うものではありません。
  3. 当社は、本資料に基づき当社または第三者の特許権、著作権その他の知的財産権を何ら許諾するものではありません。
  4. 当社製品を組み込んだ製品の輸出入、製造、販売、利用、配布その他の行為を行なうにあたり、第三者保有の技術の利用に関するライセンスが必要となる場合、当該ライセンス取得の判断および取得はお客様の責任において行ってください。
  5. 当社製品を、全部または一部を問わず、改造、改変、複製、リバースエンジニアリング、その他、不適切に使用しないでください。かかる改造、改変、複製、リバースエンジニアリング等により生じた損害に関し、当社は、一切その責任を負いません。
  6. 当社は、当社製品の品質水準を「標準水準」および「高品質水準」に分類しており、各品質水準は、以下に示す用途に製品が使用されることを意図しております。

標準水準：コンピュータ、OA機器、通信機器、計測機器、AV機器、家電、工作機械、パーソナル機器、産業用ロボット等  
高品質水準：輸送機器（自動車、電車、船舶等）、交通制御（信号）、大規模通信機器、金融端末基幹システム、各種安全制御装置等

当社製品は、データシート等により高信頼性、Harsh environment 向け製品と定義しているものを除き、直接生命・身体に危害を及ぼす可能性のある機器・システム（生命維持装置、人体に埋め込み使用するもの等）、もしくは多大な物的損害を発生させるおそれのある機器・システム（宇宙機器と、海底中継器、原子力制御システム、航空機制御システム、プラント基幹システム、軍事機器等）に使用されることを意図しておらず、これらの用途に使用することは想定していません。たとえ、当社が想定していない用途に当社製品を使用したことにより損害が生じても、当社は一切その責任を負いません。
  7. あらゆる半導体製品は、外部攻撃からの安全性を 100% 保証されているわけではありません。当社ハードウェア／ソフトウェア製品にはセキュリティ対策が組み込まれているものもありますが、これによって、当社は、セキュリティ脆弱性または侵害（当社製品または当社製品が使用されているシステムに対する不正アクセス・不正使用を含みますが、これに限りません。）から生じる責任を負うものではありません。当社は、当社製品または当社製品が使用されたあらゆるシステムが、不正な改変、攻撃、ウイルス、干渉、ハッキング、データの破壊または窃盗その他の不正な侵入行為（「脆弱性問題」といいます。）によって影響を受けないことを保証しません。当社は、脆弱性問題に起因したはこれに連関して生じた損害について、一切責任を負いません。また、法令において認められる限りにおいて、本資料および当社ハードウェア／ソフトウェア製品について、商品性および特定目的との合致に関する保証ならびに第三者の権利を侵害しないことの保証を含め、明示または黙示のいかなる保証も行いません。
  8. 当社製品をご使用の際は、最新の製品情報（データシート、ユーザーズマニュアル、アプリケーションノート、信頼性ハンドブックに記載の「半導体デバイスの使用上の一般的な注意事項」等）をご確認の上、当社が指定する最大定格、動作電源電圧範囲、放熱特性、実装条件その他指定条件の範囲内でご使用ください。指定条件の範囲を超えて当社製品をご使用された場合の故障、誤動作の不具合および事故につきましては、当社は、一切その責任を負いません。
  9. 当社は、当社製品の品質および信頼性の向上に努めていますが、半導体製品はある確率で故障が発生したり、使用条件によっては誤動作したりする場合があります。また、当社製品は、データシート等において高信頼性、Harsh environment 向け製品と定義しているものを除き、耐放射線設計を行っておりません。仮に当社製品の故障または誤動作が生じた場合であっても、人身事故、火災事故その他社会的損害等を生じさせないよう、お客様の責任において、冗長設計、延焼対策設計、誤動作防止設計等の安全設計およびエージング処理等、お客様の機器・システムとしての出荷保証を行ってください。特に、マイコンソフトウェアは、単独での検証は困難なため、お客様の機器・システムとしての安全検証をお客様の責任で行ってください。
  10. 当社製品の環境適合性等の詳細につきましては、製品個別に必ず当社営業窓口までお問合せください。ご使用に際しては、特定の物質の含有・使用を規制する RoHS 指令等、適用される環境関連法令を十分調査のうえ、かかる法令に適合するようご使用ください。かかる法令を遵守しないことにより生じた損害に関して、当社は、一切その責任を負いません。
  11. 当社製品および技術を国内外の法令および規則により製造・使用・販売を禁止されている機器・システムに使用することはできません。当社製品および技術を輸出、販売または移転等する場合は、「外国為替及び外国貿易法」その他日本国および適用される外国の輸出管理関連法規を遵守し、それらの定めるところに従い必要な手続きを行ってください。
  12. お客様が当社製品を第三者に転売等される場合には、事前に当該第三者に対して、本ご注意書き記載の諸条件を通知する責任を負うものといたします。
  13. 本資料の全部または一部を当社の文書による事前の承諾を得ることなく転載または複製することを禁じます。
  14. 本資料に記載されている内容または当社製品についてご不明な点がございましたら、当社の営業担当者までお問合せください。
- 注 1. 本資料において使用されている「当社」とは、ルネサス エレクトロニクス株式会社およびルネサス エレクトロニクス株式会社が直接的、間接的に支配する会社をいいます。
- 注 2. 本資料において使用されている「当社製品」とは、注 1において定義された当社の開発、製造製品をいいます。

(Rev.5.0-1 2020.10)

## 本社所在地

〒135-0061 東京都江東区豊洲 3-2-24（豊洲フォレシア）

[www.renesas.com](http://www.renesas.com)

## お問合せ窓口

弊社の製品や技術、ドキュメントの最新情報、最寄の営業お問合せ窓口に関する情報などは、弊社ウェブサイトをご覧ください。

[www.renesas.com/contact/](http://www.renesas.com/contact/)

## 商標について

ルネサスおよびルネサスロゴはルネサス エレクトロニクス株式会社の商標です。すべての商標および登録商標は、それぞれの所有者に帰属します。