

## RAファミリ

R01AN8239JJ0100

### RA0 MCUのためのIEC60730/60335セルフテスト・ライブラリ (CM23 Class-C)

Rev.1.00

Mar 26, 2026

#### 概要

今日、自動電子制御システムが多くの多様なアプリケーションに拡大し続けているため、信頼性と安全性の要件は、システム設計においてますます増大する要素になりつつあります。

たとえば、家電製品向けの IEC60730 安全規格を導入するには、製造業者が製品の安全で信頼性の高い動作を保証する自動電子制御を設計する必要があります。

IEC60730 規格は製品設計のすべての側面をカバーしていますが、Annex H はマイクロコントローラベースの制御システムの設計にとって非常に重要です。これにより、自動電子制御用の 3 つのソフトウェア分類が提供されます。

1. クラス A：装置の安全性に寄与することを意図したものではない制御機能  
例：部屋のサーモスタット、湿度制御、照明制御、タイマ、スイッチ
2. クラス B：装置の安全でない操作を防止するための制御機能  
例：洗濯機のサーマルカットオフおよびドアロック
3. クラス C：特別な危険を防止するための制御機能  
例：自動バーナー制御と閉動作のためのサーマルカットアウト

このアプリケーションノートでは、柔軟なサンプルソフトウェアルーチンを使用して、IEC60730 クラス C 安全規格への準拠を支援する方法のガイドラインを示します。これらのルーチンは VDE Test and Certification Institute GmbH によって認定されており、テスト証明書のコピーは、このアプリケーションノートのダウンロードパッケージで入手できます。

提供されるソフトウェアルーチンは、リセット後およびプログラムの実行中に使用されます。このドキュメントとそれに付随するサンプルコードは、これを行う方法の例を提供します。

ターゲット

- デバイス :
  - ルネサス RA ファミリ MCU (Arm® Cortex®-M23) ※シリーズとグループは下記表 a を参照
- 開発環境 :
  - GNU-GCC ARM Embedded Toolchain 13.2.1.arm-13-7 / Renesas e2 studio 2025-10 (25.10.0)

本書において「RA MCU」と表記している場合は、以下の製品のことを指します。

表 a. RA ファミリ MCU セルフテスト機能リスト

CPU コア		Arm® Cortex®-M23
シリーズ		RA0
グループ		RA0E1, RA0E2, RA0L1
テスト機能	CPU	○
	ROM	○
	RAM	○
	クロック	○
	独立ウォッチドッグタイマ (IWDT)	○

## セルフテストライブラリの概要

セルフテストライブラリは、命令デコード、CPU レジスタ、内部メモリ、ウォッチドッグ・タイマおよびシステム・クロックを対象とする監視関数で構成されます。

以降で説明するように、異常監視処理には監視を行う各モジュールのアプリケーション・プログラム・インタフェース (API) が用意されています。各関数は用途に応じて使用します。

セルフテストライブラリ関数は、IEC60730Class-C に準じてモジュール別に分かれています。異常監視処理は、各テスト関数を順番に選択してスタンドアロンで実行することができます。

RA0 シリーズ(Arm® Cortex®-M23 搭載)のセルフテストライブラリには以下の主なセルフテストを実施する関数があります。

- 命令デコード  
Arm Cortex-M23 の該当する命令に対して仕様に沿って正常に動作するかを検証します。  
IEC 60730-1:2013+A1:2015+A2:2020 Annex H – H2.18.5 equivalence class test を参照してください。
- CPU レジスタ  
「表 1-1 CPU Test target」に記載された CPU レジスタをテストします。  
内部データ・パスは、以上のレジスタの正常動作テストの中で検証します。  
IEC 60730-1:2013+A1:2015+A2:2020 Annex H - Table H.11.12.7 1.CPU を参照してください。
- 不変メモリ  
MCU の内部 Flash メモリをテストします。  
IEC 60730-1:2013+A1:2015+A2:2020 Annex H – H2.19.4.2 CRC – double word を参照してください。
- 可変メモリ  
内部 SRAM をテストします。  
RAM テストでは、WALKPAT アルゴリズムと Extended March C-アルゴリズムを使用します。  
IEC 60730-1:2013+A1:2015+A2:2020 Annex H – H.2.19.7 walkpat memory test を参照してください。
- システム・クロック  
基準クロック・ソースを元にしてシステム・クロックの動作および周波数をテストします（このテストには内部または外部の独立した基準クロックが必要です）。  
IEC Reference - IEC 60730-1:2013+A1:2015+A2:2020 Annex H – H2.18.10.1 Frequency monitoring を参照してください。
- CPU/プログラムカウンタ  
プログラムが規定時間内でシーケンスを実行していることを確認するために、CPU とは独立したクロックで動作する内蔵ウォッチドッグ・タイマを用いて確認しています。  
IEC 60730-1:2013+A1:2015+A2:2020 Annex H – H2.18.10.3 time-slot and logical monitoring を参照してください。

## 目次

概要 .....	1
目次 .....	5
1. テスト .....	6
1.1 CPU .....	6
1.1.1 CPU レジスタテストと CPU 命令テスト .....	6
1.1.2 テストエラー .....	19
1.1.3 CPU ソフトウェア API .....	20
1.2 ROM .....	39
1.2.1 CRC32 アルゴリズム .....	39
1.2.2 マルチチェックサム(Multi Checksum) .....	39
1.2.3 CRC ソフトウェア API .....	40
1.3 RAM .....	44
1.3.1 RAM ブロックの定義(RAM Block Configuration) .....	44
1.3.2 予約領域について(Reserved Area) .....	45
1.3.3 RAM テストアルゴリズム .....	47
1.3.4 RAM ソフトウェア API .....	50
1.4 クロック .....	54
1.4.1 TAU0 ch5(入力パルスのインターバル測定機能)によるシステムクロック周波数の監視 .....	54
1.4.2 クロックテスト ソフトウェア API .....	55
1.5 独立ウォッチドッグタイマ (IWDT) .....	57
1.5.1 IWDT ソフトウェア API .....	58
2. 使用例(Example Usage) .....	61
2.1 CPU .....	62
2.1.1 電源投入時(Power-On) .....	62
2.1.2 定期的(Periodic) .....	62
2.1.3 CPU テストの事前準備 .....	62
2.2 ROM .....	64
2.2.1 事前の参照用 CRC 計算(Reference CRC Value Calculation in Advance) .....	64
2.2.2 マルチチェックサム対応設定 .....	71
2.2.3 電源投入時(Power-On) .....	72
2.2.4 定期的(Periodic) .....	72
2.3 RAM .....	73
2.3.1 電源投入時(Power-On) .....	73
2.3.2 定期的(Periodic) .....	73
2.4 クロック .....	74
2.5 独立ウォッチドッグタイマ (IWDT) .....	77
2.5.1 OFS0 レジスタの設定例 (IWDT 関連) .....	77
2.5.2 NMI 割込みコールバック関数の登録と記述例 .....	79
ウェブサイトとサポート .....	81
参考文献 .....	81
改訂履歴 .....	82

## 1. テスト

### 1.1 CPU

CPU テストの目的は、CPU コアからランダムな永続的な障害を検出することです。

CPU テストの主な機能は以下のとおりです。

- CPU命令テスト(CPU instruction test )
- CPUレジスタテスト(CPU register test )

#### 1.1.1 CPU レジスタテストと CPU 命令テスト

本セルフテストライブラリで実施する CPU テストの各テスト概要について表 1-16 に記載しております。

各テストを実行することで関連するレジスタや命令コードをテストし、その 実行結果を確認することで CPU の故障を検出できます。

テスト対象(概要)は下記の表 1-1 にリストされている CPU 命令とレジスタです。

表 1-1 CPU Test target (Overview)

Test target			Arm® Cortex®-M23(CM23)
Instruction	Profile		ARMv8-M Baseline
	Instruction set		Cortex-M23 Instruction Set
	DSP		N/A
	FSP		N/A
Register	General purpose registers	R0 – R12	✓
	Stack Pointer	SP(R13)	✓
	Link Register	LR(R14)	✓
	Program Counter	PC(R15)	✓
	Single-precision Floating-point Registers	S0 – S31	N/A
	Floating-point Status Control Register	FPSCR	N/A
	Application Program Status Register	APSR	✓

N/A: Not available

下記の表 1-2~表 1-3 は Armv8-M レジスタの一覧とテスト対応状況を示します。

なお、各レジスタの詳細内容は“Arm@v8-M Architecture Reference Manual”(参考文書[2])を参照ください。

[表記]

✓ : テスト対象

(空白) : テスト対象外

N/A : 利用不可

表 1-2 Armv8-M Registers Tested/Not Tested by CPU Test (1 of 2)

No.	Component	Register	Description	Tested by CPU test
1	Special and general-purpose registers	APSR	Application Program Status Register	✓
		BASEPRI	Base Priority Mask Register	N/A
		CONTROL	Control Register	
		EPSR	Execution Program Status Register	
		FAULTMASK	Fault Mask Register	N/A
		FPSCR	Floating-point Status and Control Register	N/A
		IPSR	Interrupt Program Status Register	
		LO_BRANCH_INFO	Loop and branch tracking information	N/A
		LR(R14)	Link Register	✓
		MSPLIM	Main Stack Pointer Limit Register	
		PC(R15)	Program Counter	✓
		PRIMASK	Exception Mask Register	
		PSPLIM	Process Stack Pointer Limit Register	
		Rn (R0 - R12)	General-Purpose Register n	✓
		SP (R13)	Current Stack Pointer Register	✓
		SP	Stack Pointer (Non-secure)	
		S0 - S31	Single-precision Floating-point Registers	✓
VPR	Vector Predication Status and Control Register	N/A		
XPSR	Combined Program Status Registers			

表 1-3 Armv8-M Registers Tested/Not Tested by CPU Test (2 of 2)

No.	Component	Register	Tested by CPU test
2	Payloads	All registers	
3	Instrumentation Macrocell	All registers	
4	Data Watchpoint and Trace	All registers	
5	Flash Patch and Breakpoint	All registers	
6	Performance Monitoring Unit	All registers	N/A
7	Reliability, Availability and Serviceability Extension Fault Status Register (Registers starting at address 0xE0005000)	All registers	N/A
8	Implementation Control Block	All registers	
9	SysTick Timer	All registers	
10	Nested Vectored Interrupt Controller	All registers	
11	System Control Block	All registers	
12	Memory Protection Unit	All registers	
13	Security Attribution Unit	All registers	
14	Debug Control Block	All registers	
15	Software Interrupt Generation	All registers	
16	Reliability, Availability and Serviceability Extension Fault Status Register (Registers starting at address 0xE000EF04)	All registers	
17	Floating-Point Extension	All registers	
18	Cache Maintenance Operations	All registers	
19	Debug Identification Block	All registers	
20	Implementation Control Block (NS alias)	All registers	
21	SysTick Timer (NS alias)	All registers	
22	Nested Vectored Interrupt Controller (NS alias)	All registers	
23	System Control Block (NS alias)	All registers	
24	Memory Protection Unit (NS alias)	All registers	
25	Debug Control Block (NS alias)	All registers	
26	Software Interrupt Generation (NS alias)	All registers	
27	Reliability, Availability and Serviceability Extension Fault Status Register (NS Alias)	All registers	
28	Floating-Point Extension (NS alias)	All registers	
29	Cache Maintenance Operations (NS alias)	All registers	
30	Debug Identification Block (NS alias)	All registers	
31	Trace Port Interface Unit	All registers	

下記の表 1-4 ~ 表 1-13 は Armv8-M の命令一覧とテスト対応状況を示します。

なお、各命令の詳細内容は “Arm®Cortex®-M23 Devices Generic User Guide” ([参考文書\[1\]](#))を参照ください。

主な目的は、個々の命令をテストすることではなく、CPU コアのハードウェア障害を検出することであることに注意してください。

[表記]

✓ : テスト対象

(空白) : テスト対象外

N/A : 適用外です。

\* : Not tested but fault is detected in conjunction with the other instruction (The mnemonic of target instruction is tested by the other instruction encoding (see “**Arm®v8-M Architecture Reference Manual**”) an instruction encoding of the target instruction is tested by the other instruction)

Please note the primary aim is not to test individual instructions but to detect random permanent failure of the CPU core.

表 1-4 Armv8-M Instructions Tested/Not Tested by CPU Test (1 of 10)

No.	Instruction	Tested by CPU test	No.	Instruction	Tested by CPU test
1	ADC (immediate)	N/A	21	BFC	N/A
2	ADC (register)	✓	22	BFI	N/A
3	ADD (SP plus immediate)	✓	23	BIC (immediate)	N/A
4	ADD (SP plus register)	*	24	BIC (register)	✓
5	ADD (immediate)	*	25	BKPT	
6	ADD (immediate, to PC)	*	26	BL	✓
7	ADD (register)	✓	27	BLX, BLXNS	✓
8	ADR	✓	28	BTI	N/A
9	AND (immediate)	N/A	29	BX, BXNS	✓
10	AND (register)	✓	30	BXAUT	N/A
11	ASR (immediate)	N/A	31	CBNZ, CBZ	✓
12	ASR (register)	N/A	32	CDP, CDP2	N/A
13	ASRL (immediate)	N/A	33	CINC	N/A
14	ASRL (register)	N/A	34	CINV	N/A
15	ASRS (immediate)	*	35	CLREX	✓
16	ASRS (register)	✓	36	CLRM	N/A
17	AUT	N/A	37	CLZ	N/A
18	AUTG	N/A	38	CMN (immediate)	N/A
19	B	✓	39	CMN (register)	✓
20	BF, BFX, BFL, BFLX, BFCSEL	N/A	40	CMP (immediate)	*

表 1-5 Armv8-M Instructions Tested/Not Tested by CPU Test (2 of 10)

No.	Instruction	Tested by CPU test	No.	Instruction	Tested by CPU test
41	CMP (register)	✓	71	LDAEXB	✓
42	CNEG	N/A	72	LDAEXH	✓
43	CPS		73	LDAH	✓
44	CSDB	N/A	74	LDC, LDC2 (immediate)	N/A
45	CSEL	N/A	75	LDC, LDC2 (literal)	N/A
46	CSET	N/A	76	LDM, LDMIA, LDMFD	✓
47	CSETM	N/A	77	LDMDB, LDMEA	N/A
48	CSINC	N/A	78	LDR (immediate)	✓
49	CSINV	N/A	79	LDR (literal)	*
50	CSNEG	N/A	80	LDR (register)	✓
51	CX1	N/A	81	LDRB (immediate)	✓
52	CX1D	N/A	82	LDRB (literal)	N/A
53	CX2	N/A	83	LDRB (register)	*
54	CX2D	N/A	84	LDRBT	N/A
55	CX3	N/A	85	LDRD (immediate)	N/A
56	CX3D	N/A	86	LDRD (literal)	N/A
57	DBG	N/A	87	LDREX	✓
58	DMB		88	LDREXB	✓
59	DSB		89	LDREXH	✓
60	EOR (immediate)	N/A	90	LDRH (immediate)	✓
61	EOR (register)	✓	91	LDRH (literal)	N/A
62	ESB	N/A	92	LDRH (register)	*
63	FLDMDBX, FLDMIAX	N/A	93	LDRHT	N/A
64	FSTMDBX, FSTMIAX	N/A	94	LDRSB (immediate)	N/A
65	ISB		95	LDRSB (literal)	N/A
66	IT	N/A	96	LDRSB (register)	✓
67	LCTP	N/A	97	LDRSBT	N/A
68	LDA	✓	98	LDRSH (immediate)	N/A
69	LDAB	✓	99	LDRSH (literal)	N/A
70	LDAEX	✓	100	LDRSH (register)	✓

表 1-6 Armv8-M Instructions Tested/Not Tested by CPU Test (3 of 10)

No.	Instruction	Tested by CPU test	No.	Instruction	Tested by CPU test
101	LDRSHT	N/A	131	ORN (immediate)	N/A
102	LDRT	N/A	132	ORN (register)	N/A
103	LE, LETP	N/A	133	ORR (immediate)	N/A
104	LSL (immediate)	N/A	134	ORR (register)	✓
105	LSL (register)	N/A	135	PAC	N/A
106	LSLL (immediate)	N/A	136	PACBTI	N/A
107	LSLL (register)	N/A	137	PACG	N/A
108	LSLS (immediate)	*	138	PKHBT, PKHTB	N/A
109	LSLS (register)	✓	139	PLD (literal)	N/A
110	LSR (immediate)	N/A	140	PLD, PLDW (immediate)	N/A
111	LSR (register)	N/A	141	PLD, PLDW (register)	N/A
112	LSRL (immediate)	N/A	142	PLI (immediate, literal)	N/A
113	LSRS (immediate)	*	143	PLI (register)	N/A
114	LSRS (register)	✓	144	POP (multiple registers)	✓
115	MCR, MCR2	N/A	145	POP (single register)	N/A
116	MCRR, MCRR2	N/A	146	PSSBB	N/A
117	MLA	N/A	147	PUSH (multiple registers)	✓
118	MLS	N/A	148	PUSH (single register)	N/A
119	MOV (immediate)	✓	149	QADD	N/A
120	MOV (register)	*	150	QADD16	N/A
121	MOV, MOVS (register-shifted register)	*	151	QADD8	N/A
122	MOVT	✓	152	QASX	N/A
123	MRC, MRC2	N/A	153	QDADD	N/A
124	MRRC, MRRC2	N/A	154	QDSUB	N/A
125	MRS	✓	155	QSAX	N/A
126	MSR (register)	✓	156	QSUB	N/A
127	MUL	✓	157	QSUB16	N/A
128	MVN (immediate)	N/A	158	QSUB8	N/A
129	MVN (register)	✓	159	RBIT	N/A
130	NOP		160	REV	✓

表 1-7 Armv8-M Instructions Tested/Not Tested by CPU Test (4 of 10)

No.	Instruction	Tested by CPU test	No.	Instruction	Tested by CPU test
161	REV16	✓	191	SMLALD, SMLALDX	N/A
162	REVSH	✓	192	SMLAWB, SMLAWT	N/A
163	ROR (immediate)	N/A	193	SMLSD, SMLSDX	N/A
164	ROR (register)	N/A	194	SMLSLD, SMLSLDX	N/A
165	RORS (immediate)	N/A	195	SMMLA, SMMLAR	N/A
166	RORS (register)	✓	196	SMMLS, SMMLSR	N/A
167	RRX	N/A	197	SMMUL, SMMULR	N/A
168	RRXS	N/A	198	SMUAD, SMUADX	N/A
169	RSB (immediate)	✓	199	SMULBB, SMULBT, SMULTB, SMULTT	N/A
170	RSB (register)	N/A	200	SMULL	N/A
171	SADD16	N/A	201	SMULWB, SMULWT	N/A
172	SADD8	N/A	202	SMUSD, SMUSDX	N/A
173	SASX	N/A	203	SQRSHR (register)	N/A
174	SBC (immediate)	N/A	204	SQRSHRL (register)	N/A
175	SBC (register)	✓	205	SQSHL (immediate)	N/A
176	SBFX	N/A	206	SQSHLL (immediate)	N/A
177	SDIV	✓	207	SRSR (immediate)	N/A
178	SEL	N/A	208	SRSRHL (immediate)	N/A
179	SEV		209	SSAT	N/A
180	SG		210	SSAT16	N/A
181	SHADD16	N/A	211	SSAX	N/A
182	SHADD8	N/A	212	SSBB	N/A
183	SHASX	N/A	213	SSUB16	N/A
184	SHSAX	N/A	214	SSUB8	N/A
185	SHSUB16	N/A	215	STC, STC2	N/A
186	SHSUB8	N/A	216	STL	✓
187	SMLABB, SMLABT, SMLATB, SMLATT	N/A	217	STLB	✓
188	SMLAD, SMLADX	N/A	218	STLEX	✓
189	SMLAL	N/A	219	STLEXB	✓
190	SMLALBB, SMLALBT, SMLALTB, SMLALTT	N/A	220	STLEXH	✓

表 1-8 Armv8-M Instructions Tested/Not Tested by CPU Test (5 of 10)

No.	Instruction	Tested by CPU test	No.	Instruction	Tested by CPU test
221	STLH	✓	251	TEQ (register)	N/A
222	STM, STMIA, STMEA	✓	252	TST (immediate)	N/A
223	STMDB, STMFD	N/A	253	TST (register)	✓
224	STR (immediate)	✓	254	TT, TTT, TTA, TTAT	
225	STR (register)	*	255	UADD16	N/A
226	STRB (immediate)	✓	256	UADD8	N/A
227	STRB (register)	✓	257	UASX	N/A
228	STRBT	N/A	258	UBFX	N/A
229	STRD (immediate)	N/A	259	UDF	
230	STREX	✓	260	UDIV	✓
231	STREXB	✓	261	UHADD16	N/A
232	STREXH	✓	262	UHADD8	N/A
233	STRH (immediate)	✓	263	UHASX	N/A
234	STRH (register)	✓	264	UHSAX	N/A
235	STRHT	N/A	265	UHSUB16	N/A
236	STRT	N/A	266	UHSUB8	N/A
237	SUB (SP minus immediate)	✓	267	UMAAL	N/A
238	SUB (SP minus register)	N/A	268	UMLAL	N/A
239	SUB (immediate)	✓	269	UMULL	N/A
240	SUB (immediate, from PC)	N/A	270	UQADD16	N/A
241	SUB (register)	*	271	UQADD8	N/A
242	SVC		272	UQASX	N/A
243	SXTAB	N/A	273	UQRSHL (register)	N/A
244	SXTAB16	N/A	274	UQRSHLL (register)	N/A
245	SXTAH	N/A	275	UQSAX	N/A
246	SXTB	✓	276	UQSHL (immediate)	N/A
247	SXTB16	N/A	277	UQSHLL (immediate)	N/A
248	SXTH	✓	278	UQSUB16	N/A
249	TBB, TBH	N/A	279	UQSUB8	N/A
250	TEQ (immediate)	N/A	280	URSHR (immediate)	N/A

表 1-9 Armv8-M Instructions Tested/Not Tested by CPU Test (6 of 10)

No.	Instruction	Tested by CPU test	No.	Instruction	Tested by CPU test
281	URSHRL (immediate)	N/A	301	VADC	N/A
282	USAD8	N/A	302	VADD (floating-point)	N/A
283	USADA8	N/A	303	VADD (vector)	N/A
284	USAT	N/A	304	VADD	N/A
285	USAT16	N/A	305	VADDLV	N/A
286	USAX	N/A	306	VADDV	N/A
287	USUB16	N/A	307	VAND (immediate)	N/A
288	USUB8	N/A	308	VAND	N/A
289	UXTAB	N/A	309	VBIC (immediate)	N/A
290	UXTAB16	N/A	310	VBIC (register)	N/A
291	UXTAH	N/A	311	URSHRL (immediate)	N/A
292	UXTB	✓	312	USAD8	N/A
293	UXTB16	N/A	313	USADA8	N/A
294	UXTH	✓	314	USAT	N/A
295	VABAV	N/A	315	USAT16	N/A
296	VABD (floating-point)	N/A	316	USAX	N/A
297	VABD	N/A	317	USUB16	N/A
298	VABS (floating-point)	N/A	318	USUB8	N/A
299	VABS (vector)	N/A	319	UXTAB	N/A
300	VABS	N/A	320	UXTAB16	N/A

表 1-10 Armv8-M Instructions Tested/Not Tested by CPU Test (7 of 10)

No.	Instruction	Tested by CPU test	No.	Instruction	Tested by CPU test
321	UXTAH	N/A	346	VDUP	N/A
322	UXTB	✓	347	VEOR	N/A
323	UXTB16	N/A	348	VFMA (vector by scalar plus vector, floating-point)	N/A
324	UXTH	✓	349	VFMA	N/A
325	VABAV	N/A	350	VFMA, VFMS (floating-point)	N/A
326	VABD (floating-point)	N/A	351	VFMAS (vector by vector plus scalar, floating-point)	N/A
327	VABD	N/A	352	VFMS	N/A
328	VABS (floating-point)	N/A	353	VFNMA	N/A
329	VABS (vector)	N/A	354	VFNMS	N/A
330	VABS	N/A	355	VHADD	N/A
331	VADC	N/A	356	VHCADD	N/A
332	VADD (floating-point)	N/A	357	VHSUB	N/A
333	VADD (vector)	N/A	358	VIDUP, VIWDUP	N/A
334	VADD	N/A	359	VINS	N/A
335	VADDLV	N/A	360	VLD2	N/A
336	VADDV	N/A	361	VLD4	N/A
337	VAND (immediate)	N/A	362	VLDM	N/A
338	VAND	N/A	363	VLDR (System Register)	N/A
339	VBIC (immediate)	N/A	364	VLDR	N/A
340	VBIC (register)	N/A	365	VLDRB, VLDRH, VLDRW	N/A
341	VCX2 (vector)	N/A	366	VLDRB, VLDRH, VLDRW, VLDRD (vector)	N/A
342	VCX3	N/A	367	VLLDM	N/A
343	VCX3 (vector)	N/A	368	VLSTM	N/A
344	VDDUP, VDWDUP	N/A	369	VMAX, VMAXA	N/A
345	VDIV	N/A	370	VMAXNM	N/A

表 1-11 Armv8-M Instructions Tested/Not Tested by CPU Test (8 of 10)

No.	Instruction	Tested by CPU test	No.	Instruction	Tested by CPU test
371	VMAXNM, VMAXNMA (floating-point)	N/A	386	VMLS	N/A
372	VMAXNMV, VMAXNMAV (floating-point)	N/A	387	VMLSDAV	N/A
373	VMAXV, VMAXAV	N/A	388	VMLSLDAV	N/A
374	VMIN, VMINA	N/A	389	VMOV (between general-purpose register and half-precision register)	N/A
375	VMINNM	N/A	390	VMOV (between general-purpose register and single-precision register)	N/A
376	VMINNM, VMINNMA (floating-point)	N/A	391	VMOV (between two general-purpose registers and a doubleword register)	N/A
377	VMINNMV, VMINNMAV (floating-point)	N/A	392	VMOV (between two general-purpose registers and two single-precision registers)	N/A
378	VMINV, VMINAV	N/A	393	VMOV (general-purpose register to vector lane)	N/A
379	VMLA (vector by scalar plus vector)	N/A	394	VMOV (half of doubleword register to single general-purpose register)	N/A
380	VMLA	N/A	395	VMOV (immediate) (vector)	N/A
381	VMLADAV	N/A	396	VMOV (immediate)	N/A
382	VMLALDAV	N/A	397	VMOV (register) (vector)	N/A
383	VMLALV	N/A	398	VMOV (register)	N/A
384	VMLAS (vector by vector plus scalar)	N/A	399	VMOV (single general-purpose register to half of doubleword register)	N/A
385	VMLAV	N/A	400	VMOV (two 32-bit vector lanes to two general-purpose registers)	N/A

表 1-12 Armv8-M Instructions Tested/Not Tested by CPU Test (9 of 10)

No.	Instruction	Tested by CPU test	No.	Instruction	Tested by CPU test
401	VMOV (two general-purpose registers to two 32-bit vector lanes)	N/A	431	VPT	N/A
402	VMOV (vector lane to general-purpose register)	N/A	432	VPUSH	N/A
403	VMOVL	N/A	433	VQABS	N/A
404	VMOVN	N/A	434	VQADD	N/A
405	VMOVX	N/A	435	VQDMLADH, VQRDMLADH	N/A
406	VMRS	N/A	436	VQDMLAH, VQRDMLAH (vector by scalar plus vector)	N/A
407	VMSR	N/A	437	VQDMLASH, VQRDMLASH (vector by vector plus scalar)	N/A
408	VMUL (floating-point)	N/A	438	VQDMLSDH, VQRDMLSDH	N/A
409	VMUL (vector)	N/A	439	VQDMULH, VQRDMULH	N/A
410	VMUL	N/A	440	VQDMULL	N/A
411	VMULH, VRMULH	N/A	441	VQMOVN	N/A
412	VMULL (integer)	N/A	442	VQMOVUN	N/A
413	VMULL (polynomial)	N/A	443	VQNEG	N/A
414	VMVN (immediate)	N/A	444	VQRSHL	N/A
415	VMVN (register)	N/A	445	VQRSHRN	N/A
416	VNEG (floating-point)	N/A	446	VQRSHRUN	N/A
417	VNEG (vector)	N/A	447	VQSHL, VQSHLU	N/A
418	VNEG	N/A	448	VQSHRN	N/A
419	VNMLA	N/A	449	VQSHRUN	N/A
420	VNMLS	N/A	450	VQSUB	N/A
421	VNMUL	N/A	451	VREV16	N/A
422	VORN (immediate)	N/A	452	VREV32	N/A
423	VORN	N/A	453	VREV64	N/A
424	VORR (immediate)	N/A	454	VRHADD	N/A
425	VORR	N/A	455	VRINT (floating-point)	N/A
426	VPNOT	N/A	456	VRINTA	N/A
427	VPOP	N/A	457	VRINTM	N/A
428	VPSEL	N/A	458	VRINTN	N/A
429	VPST	N/A	459	VRINTP	N/A
430	VPT (floating-point)	N/A	460	VRINTR	N/A

表 1-13 Armv8-M Instructions Tested/Not Tested by CPU Test (10 of 10)

No.	Instruction	Tested by CPU test	No.	Instruction	Tested by CPU test
461	VRINTX	N/A	478	VSQRT	N/A
462	VRINTZ	N/A	479	VSRI	N/A
463	VRMLALDAVH	N/A	480	VST2	N/A
464	VRMLALVH	N/A	481	VST4	N/A
465	VRMLSLDAVH	N/A	482	VSTM	N/A
466	VRSHL	N/A	483	VSTR (System Register)	N/A
467	VRSHR	N/A	484	VSTR	N/A
468	VRSHRN	N/A	485	VSTRB, VSTRH, VSTRW	N/A
469	VSBC	N/A	486	VSTRB, VSTRH, VSTRW, VSTRD (vector)	N/A
470	VSCCLRM	N/A	487	VSUB (floating-point)	N/A
471	VSEL	N/A	488	VSUB (vector)	N/A
472	VSHL	N/A	489	VSUB	N/A
473	VSHLC	N/A	490	WFE	
474	VSHLL	N/A	491	WFI	
475	VSHR	N/A	492	WLS, DLS, WLSTP, DLSTP	N/A
476	VSHRN	N/A	493	YIELD	
477	VSLI	N/A			

### 1.1.2 テストエラー

エラーが検出された場合、CPU テストは下記の関数にジャンプします。

このエラー処理関数は閉ループ処理になっているため、return してはいけません。

すべてのテスト関数は、C 関数呼び出し後のレジスタ保存の規則に従います。したがって、ユーザはこれらの関数を通常の C 関数のように呼び出すことができ、事前にレジスタ値を保存するいかなる責任もありません。

```
extern void CPU_Test_ErrorHandler(void);
```

### 1.1.3 CPU ソフトウェア API

CPU テストに関連するソフトウェア API ソースファイルは表 1-14 の通りです。  
CPU テスト API を実行すると、関連する CPU レジスタや命令コードがテストされます。  
引数に出力された実行結果を確認することで、CPU 障害を検出できます。

コードをコンパイルする前に CPU テストを構成します。表 1-15 及び表 1-16 に CPU テスト構成のディレクトリタイプと各 CPU テストを示します。

詳細については”2.1.3 CPU テストの事前準備”を参照ください。

表 1-14 CPU ソフトウェア API ソースファイル

ファイル名	備考
r_cpu_diag_config.h	CPU テストディレクティブの定義
cpu_test.c	CPU テスト実装部
r_cpu_diag_0.asm r_cpu_diag_1.asm r_cpu_diag_2.asm r_cpu_diag_3.asm r_cpu_diag_4.asm r_cpu_diag_5.asm r_cpu_diag_6.asm r_cpu_diag_7_1.asm r_cpu_diag_7_2.asm r_cpu_diag_7_3.asm r_cpu_diag_8.asm	CPU テストコア機能の定義  【注】 一部のテストは、 r_cpu_diag_7_1.asm、 r_cpu_diag_7_2.asm などの複数のファイルで構成されていることに 注意してください。
r_cpu_diag_0.h r_cpu_diag_1.h r_cpu_diag_2.h r_cpu_diag_3.h r_cpu_diag_4.h r_cpu_diag_5.h r_cpu_diag_6.h r_cpu_diag_7_1.h r_cpu_diag_7_2.h r_cpu_diag_7_3.h r_cpu_diag_8.h	CPU テストコア機能の宣言
r_cpu_diag.c	CPU テスト API 関数の定義
r_cpu_diag.h	CPU テスト API 関数の宣言
r_cpu_diag.inc	アセンブラマクロの定義

表 1-15 Directives for Software Configuration for CPU Test

ディレクティブ名	説明
BUILD_R_CPU_DIAG_0	“1”に設定すると、CPUテスト関数：R_CPU_Diag0が構築されます。
BUILD_R_CPU_DIAG_1	“1”に設定すると、CPUテスト関数：R_CPU_Diag1が構築されます。
BUILD_R_CPU_DIAG_2	“1”に設定すると、CPUテスト関数：R_CPU_Diag2が構築されます。
BUILD_R_CPU_DIAG_3	“1”に設定すると、CPUテスト関数：R_CPU_Diag3が構築されます。
BUILD_R_CPU_DIAG_4	“1”に設定すると、CPUテスト関数：R_CPU_Diag4が構築されます。
BUILD_R_CPU_DIAG_5	“1”に設定すると、CPUテスト関数：R_CPU_Diag5が構築されます。
BUILD_R_CPU_DIAG_6	“1”に設定すると、CPUテスト関数：R_CPU_Diag6が構築されます。
BUILD_R_CPU_DIAG_7_1 *1	“1”に設定すると、CPUテスト関数：R_CPU_Diag7_1が構築されます。
BUILD_R_CPU_DIAG_7_2 *1	“1”に設定すると、CPUテスト関数：R_CPU_Diag7_2が構築されます。
BUILD_R_CPU_DIAG_7_3 *1	“1”に設定すると、CPUテスト関数：R_CPU_Diag7_3が構築されます。
BUILD_R_CPU_DIAG_8	“1”に設定すると、CPUテスト関数：R_CPU_Diag8が構築されます。

【注】 \*1: 表 1-16 参照

一部のテストには、BUILD\_R\_CPU\_DIAG\_7\_1、BUILD\_R\_CPU\_DIAG\_7\_2などの複数のディレクティブがあることに注意してください。

表 1-16 CPU Test Target

Test No	index *1	Function name *2	Objective of the Test (テストの目的)
0	0	R_CPU_Diag0	Four basic arithmetic operations (add, sub, mul and div) 4つの基本的な算術演算 (add, sub, mul, および div)
1	1	R_CPU_Diag1	Sign/Zero extension operations Sign/Zero extension 操作(※SXTA and UXTA 命令)
2	2	R_CPU_Diag2	Branch, logical, comparison and conditional operations 分岐、論理、比較、および条件付き操作(※ADR 命令)
3	3	R_CPU_Diag3	Bit manipulation and data transfer operations ビット操作とデータ転送
4	4	R_CPU_Diag4	Memory access (Load/Store) without exclusive operations 排他的でないメモリアクセス (ロード/ストア)
5	5	R_CPU_Diag5	Memory access (Load/Store) with exclusive and privileged operations 排他的および特権付きのメモリアクセス (ロード/ストア)
6	6	R_CPU_Diag6	System related operations システム関連
7	7 8 9	R_CPU_Diag7_1 R_CPU_Diag7_2 R_CPU_Diag7_3	Registers R0 - R12, MSP(R13), LR(R14), and APSR diagnostic operations R0-R12, SP(R13), LR(R14), APSR 各レジスタ
8	10	R_CPU_Diag8	CPU register test using WALKPAT algorithm WALKPAT アルゴリズムを使用した CPU レジスタテスト

- 【注】 \*1) 複数のインデックスにまたがる場合は、すべてのインデックスでテストが必要です。  
\*2) 各関数をコード生成するためのソフトウェア構成ディレクティブについては表 1-15 を参照。

## ■ cpu\_test.c ファイル

Syntax	
void CPU_Test_ClassC(void)	
Description	
次の順序で CPU テストを実行します。	
<ol style="list-style-type: none"> <li>1. パラメータを渡し、関数 R_CPU_Diag を呼び出します。</li> <li>2. 引数「result」の値を確認します。</li> <li>3. 結果が OK の場合、上記 1.へ戻ります。(次のテストを実施)。 定義された全ての CPU テストが完了したら下記 4 へ。 なお、エラーが検出された場合、外部関数 CPU_Test_ErrorHandler が呼び出されます。 詳細については、個々のテストを参照してください。</li> <li>4. CPU_Test_PC</li> <li>5. 関数を終了します。</li> </ol>	
Input Parameters	
NONE	N/A
Output Parameters	
const uint32_t forceFail	強制 FAIL オプション "1"に固定(0 以外は、無効のため) ※強制 FAIL にしたい場合、"0"固定に変更してください。
Return Values	
NONE	N/A

Syntax	
void CPU_Test_PC(void)	
Description	
<p>この関数は、プログラムカウンタ (PC) レジスタをテストします。 別関数を呼び出すことで PC が動作していることをテストします。 指定されたパラメータの反転値を返す別関数(TestPC_TestFunction)を呼び出して、戻り値をチェックします。 これにより、PC が確実に動作していることを確認します。 エラーが検出された場合、外部関数 CPU_Test_ErrorHandler が呼び出されます。</p>	
Input Parameters	
NONE	N/A
Output Parameters	
NONE	N/A
Return Values	
NONE	N/A

## ■ r\_cpu\_diag.c ファイル

Syntax	
void R_CPU_Diag(uint32_t index, const uint32_t forceFail, int32_t *result)	
Description	
<p>引数 index を使用して、CPU テスト番号に該当するテスト関数を実行します。</p> <p>引数 index とテスト番号、該当テスト関数については表 1-16 を参照してください。</p> <ol style="list-style-type: none"> <li>1. “resultTemp”に初期値を設定します。 テスト関数を実行すると、テスト結果が「resultTemp」に保存されます。</li> <li>2. 引数 Index の値が有効かどうかをチェックします。 無効の場合、テスト結果に FAIL(=0)を設定して終了します。</li> <li>3. 引数 index の値に従い、該当する CPU テストのテスト関数を実行します。</li> <li>4. 結果を*result へ設定し、処理を終了します。</li> </ol>	
Input Parameters	
uint32_t index	CPU テスト番号(表 1-16 参照) 引数の値が無効な場合は FAIL を返します。
const uint32_t forceFail	強制 FAIL オプション 0 に設定すると、関数は強制的に失敗します。 0 : 強制的にFAIL Others : 無効
int32_t *result	テスト結果の格納先ポインタ
Output Parameters	
int32_t *result	テスト結果( 0 : FAIL / 1 : PASS )
Return Values	
NONE	N/A

Syntax	
<pre>static void norm_null(const uint32_t forceFail, int32_t *result)</pre>	
Description	
この関数は、ディレクティブでコンパイルから除外された CPU テスト関数のダミー関数です。 テスト結果を PASS に設定します。	
Input Parameters	
<pre>const uint32_t forceFail</pre>	強制 FAIL オプション 0 に設定すると、関数は強制的に失敗します。 0 : 強制的に FAIL Others : 無効
<pre>int32_t *result</pre>	テスト結果の格納先ポインタ
Output Parameters	
<pre>int32_t *result</pre>	テスト結果( 1 : PASS )
Return Values	
NONE	N/A

## ■ r\_cpu\_diag\_0.asm ファイル

Syntax	
void R_CPU_Diag0(const uint32_t forceFail, int32_t *result)	
Description	
<p>1. 1 Addition instructions test ADCS(register), ADDS (register) の各命令を実行して local signature、global signature の期待値との一致を確認する。</p> <p>2. <b>Subtraction instructions test</b> SBCS (register), SUBS (immediate), RSBS (immediate) の各命令を実行して local signature、global signature の期待値との一致を確認する。</p> <p>3. <b>Multiplication instructions test</b> MULS の各命令を実行して local signature、global signature の期待値との一致を確認する。</p> <p>4. <b>Division instructions test</b> SDIV, UDIV の各命令を実行して local signature、global signature の期待値との一致を確認する。</p> <p>5. <b>Addition and subtraction for stack pointer test</b> SUB (SP minus immediate), ADD (SP plus immediate) の各命令を実行して local signature、global signature の期待値との一致を確認する。</p> <p>期待値と一致の場合は PASS(0x0001)、不一致の場合は FAIL(0x0000)を” resultTemp”へ設定します。</p>	
Input Parameters	
const uint32_t forceFail	強制 FAIL オプション 0 に設定すると、関数は強制的に失敗します。 0 : 強制的にFAIL Others : 無効
int32_t *result	テスト結果の格納先ポインタ
Output Parameters	
int32_t *result	テスト結果( 0 : FAIL / 1 : PASS )
Return Values	
NONE	N/A

## ■ r\_cpu\_diag\_1.asm ファイル

Syntax	
void R_CPU_Diag1(const uint32_t forceFail, int32_t *result)	
Description	
<p>1. Sign extension SXTB T1, SXTH T1 の各命令を実行して local signature、global signature の期待値との一致を確認する。</p> <p>2. Zero extension UXTB T1, UXTH T1 の各命令を実行して local signature、global signature の期待値との一致を確認する。</p> <p>期待値と一致の場合は PASS(0x0001)、不一致の場合は FAIL(0x0000)を” resultTemp”へ設定します。</p>	
Input Parameters	
const uint32_t forceFail	強制 FAIL オプション 0 に設定すると、関数は強制的に失敗します。 0 : 強制的に FAIL Others : 無効
int32_t *result	テスト結果の格納先ポインタ
Output Parameters	
int32_t *result	テスト結果( 0 : FAIL / 1 : PASS )
Return Values	
NONE	N/A

## ■ r\_cpu\_diag\_2.asm ファイル

Syntax	
void R_CPU_Diag2(const uint32_t forceFail, int32_t *result)	
Description	
<p>1. Branch ADR T1, BEQ T1, B T2, BL T1, BLX T1, BX T1, CBZ T1 の各命令を実行して local signature、global signature の期待値との一致を確認する。</p> <p>2. Logical test TST T1 の各命令を実行して local signature、global signature の期待値との一致を確認する。</p> <p>3. Logical operation ANDS T1, ORRS T1, EORS T1, MVNS T1 の各命令を実行して local signature、global signature の期待値との一致を確認する。</p> <p>4. Comparison CMN T1, CMP T1 の各命令を実行して local signature、global signature の期待値との一致を確認する。</p> <p>期待値と一致の場合は PASS(0x0001)、不一致の場合は FAIL(0x0000)を” resultTemp”へ設定します。</p>	
Input Parameters	
const uint32_t forceFail	強制 FAIL オプション 0 に設定すると、関数は強制的に失敗します。 0 : 強制的にFAIL Others : 無効
int32_t *result	テスト結果の格納先ポインタ
Output Parameters	
int32_t *result	テスト結果( 0 : FAIL / 1 : PASS )
Return Values	
NONE	N/A

## ■ r\_cpu\_diag\_3.asm ファイル

Syntax	
void R_CPU_Diag3(const uint32_t forceFail, int32_t *result)	
Description	
<p>1. <b>Bit manipulation</b> ASRS (register) T1, BICS (register) T1, LSLS (register) T1, LSRS (register) T1, RORS (register) T1 の各命令を実行して local signature、global signature の期待値との一致を確認する。</p> <p>2. <b>Data manipulation</b> REV T1, REV16 T1, REVSH T1 の各命令を実行して local signature、global signature の期待値との一致を確認する。</p> <p>3. <b>Data transfer</b> MOVS (immediate) T1, MOVT T1, MRS T1, MSR (register) T1 の各命令を実行して local signature、global signature の期待値との一致を確認する。</p> <p>期待値と一致の場合は PASS(0x0001)、不一致の場合は FAIL(0x0000)を” resultTemp”へ設定します。</p>	
Input Parameters	
const uint32_t forceFail	強制 FAIL オプション 0 に設定すると、関数は強制的に失敗します。 0 : 強制的にFAIL Others : 無効
int32_t *result	テスト結果の格納先ポインタ
Output Parameters	
int32_t *result	テスト結果( 0 : FAIL / 1 : PASS )
Return Values	
NONE	N/A

■ r\_cpu\_diag\_4.asm ファイル

Syntax	
<pre>void R_CPU_Diag4(const uint32_t forceFail, int32_t *result)</pre>	
Description	
<p>1. <b>LDR and STR</b> LDR (immediate) T2, STR (immediate) T2 の各命令を実行して local signature、global signature の期待値との一致を確認する。</p> <p>2. <b>LDRH and STRH</b> LDRH (immediate) T1, STRH (immediate) T1, LDRSH (register) T1, STRH (register) T1 の各命令を実行して local signature、global signature の期待値との一致を確認する。</p> <p>3. <b>LDRB and STRB</b> LDRSB (register) T1, STRB (register) T1, LDRB (immediate) T1, STRB (immediate) T1 の各命令を実行して local signature、global signature の期待値との一致を確認する。</p> <p>4. <b>LDM and STM</b> LDM and STM, LDM T3, STMDB T2 の各命令を実行して local signature、global signature の期待値との一致を確認する。</p> <p>5. <b>LDA and STL</b> LDA T1, STL T1, LDAH T1, STLH T1, LDAB T1, STLB T1 の各命令を実行して local signature、global signature の期待値との一致を確認する。</p> <p>期待値と一致の場合は PASS(0x0001)、不一致の場合は FAIL(0x0000)を” resultTemp”へ設定します。</p>	
Input Parameters	
<pre>const uint32_t forceFail</pre>	<p>強制 FAIL オプション 0 に設定すると、関数は強制的に失敗します。 0 : 強制的にFAIL Others : 無効</p>
<pre>int32_t *result</pre>	<p>テスト結果の格納先ポインタ</p>
Output Parameters	
<pre>int32_t *result</pre>	<p>テスト結果( 0 : FAIL / 1 : PASS )</p>
Return Values	
<p>NONE</p>	<p>N/A</p>

## ■ r\_cpu\_diag\_5.asm ファイル

Syntax	
void R_CPU_Diag5(const uint32_t forceFail, int32_t *result)	
Description	
<p>1. LDAEX and STLEX LDAEX T1, STLEX T1, LDAEXH T1, STLEXH T1, LDAEXB T1, STLEXB T1 の各命令を実行して local signature、global signature の期待値との一致を確認する。</p> <p>2. LDREX and STREX LDREX T1, STREX T1, LDREXH T1, STREXH T1, LDREXB T1, STREXB T1 の各命令を実行して local signature、global signature の期待値との一致を確認する。</p> <p>期待値と一致の場合は PASS(0x0001)、不一致の場合は FAIL(0x0000)を” resultTemp”へ設定します。</p>	
Input Parameters	
const uint32_t forceFail	強制 FAIL オプション 0 に設定すると、関数は強制的に失敗します。 0 : 強制的にFAIL Others : 無効
int32_t *result	テスト結果の格納先ポインタ
Output Parameters	
int32_t *result	テスト結果( 0 : FAIL / 1 : PASS )
Return Values	
NONE	N/A

## ■ r\_cpu\_diag\_6.asm ファイル

Syntax	
void R_CPU_Diag6(const uint32_t forceFail, int32_t *result)	
Description	
<p>1. PUSH and POP R1, R2, R3, R4, R5, R6 を使用して PUSH 命令後に POP 命令を実行し R1 と R4、R2 と R5、R3 と R6 の各レジスタで期待値との一致を確認する。</p> <p>2. Other (miscellaneous) operations CLREX T1 の各命令を実行して local signature、global signature の期待値との一致を確認する。</p> <p>期待値と一致の場合は PASS(0x0001)、不一致の場合は FAIL(0x0000)を” resultTemp”へ設定します。</p>	
Input Parameters	
const uint32_t forceFail	強制 FAIL オプション 0 に設定すると、関数は強制的に失敗します。 0 : 強制的にFAIL Others : 無効
int32_t *result	テスト結果の格納先ポインタ
Output Parameters	
int32_t *result	テスト結果( 0 : FAIL / 1 : PASS )
Return Values	
NONE	N/A

## ■ r\_cpu\_diag\_7\_1.asm ファイル

Syntax	
void R_CPU_Diag7_1(const uint32_t forceFail, int32_t *result)	
Description	
<p><b>1. Detecting “0” fixed fault for status and control registers</b>  (ステータスおよび制御レジスタの「0」固定障害の検出)  R4, R5 を使用して APSR レジスタの該当ビットへ”1”を書き込み後、読み出しを実行し  R4 と R5 の各レジスタと期待値との一致を確認する。(“0”固定になっていないことの確認)</p> <p><b>2. Detecting “1” fixed fault for status and control registers</b>  (ステータスおよび制御レジスタの「1」固定障害の検出)  R4, R5 を使用して APSR レジスタの該当ビットへ”0”を書き込み後、読み出しを実行し  R4 と R5 の各レジスタと期待値との一致を確認する。(“1”固定になっていないことの確認)</p> <p><b>3. Detecting “0” fixed fault for general purpose registers</b>  (汎用レジスタの「0」固定障害の検出)  R0~R12, LR(R14)へ ALL”1”を書き込み後、読み出しを実行し  R0~R12, LR(R14)の各レジスタと期待値との一致を確認する。(“0”固定になっていないことの確認)</p> <p><b>4. Detecting “1” fixed fault for general purpose registers</b>  (汎用レジスタの「1」固定障害の検出)  R0~R12, LR(R14)へ ALL”0”を書き込み後、読み出しを実行し  R0~R12, LR(R14)の各レジスタと期待値との一致を確認する。(“1”固定になっていないことの確認)</p> <p>期待値と一致の場合は PASS(0x0001)、不一致の場合は FAIL(0x0000)を” resultTemp”へ設定します。</p>	
Input Parameters	
const uint32_t forceFail	強制 FAIL オプション 0 に設定すると、関数は強制的に失敗します。 0 : 強制的に FAIL Others : 無効
int32_t *result	テスト結果の格納先ポインタ
Output Parameters	
int32_t *result	テスト結果( 0 : FAIL / 1 : PASS )
Return Values	
NONE	N/A

## ■ r\_cpu\_diag\_7\_2.asm ファイル

Syntax	
void R_CPU_Diag7_2(const uint32_t forceFail, int32_t *result)	
Description	
<p><b>5. Detecting coupling fault for general purpose registers between any two bits : 任意の 2 ビット間の汎用レジスタの結合障害の検出</b></p> <p>R0-R12, R14 レジスタに次のテストを実施します</p> <ul style="list-style-type: none"> <li>– Nearest neighbor coupling(Test pattern : 0x55555555)</li> <li>– Next nearest neighbor coupling(Test pattern : 0x33333333)</li> <li>– 4-fold neighbor coupling(Test pattern : 0x0f0f0f0f)</li> <li>– 8-fold neighbor coupling(Test pattern : 0x00ff00ff)</li> <li>– 16-fold neighbor coupling(Test pattern : 0x0000ffff)</li> </ul> <p>手順は、以下の通り</p> <ol style="list-style-type: none"> <li>1. 上記の各テストパターンを R0 に設定し、R1 へ書き込み、R0 と一致確認する。</li> <li>2. 一致すれば書き込み対象レジスタを R2 から R14 まで順に実施する。</li> <li>3. 上記の各テストパターンを R14 に設定し、R0 へ書き込み、R0 と一致確認する。</li> <li>4. 一致すれば次のテストパターンを実施する。</li> <li>5. 全て終了すれば下記のテストへ移行する。</li> </ol> <p><b>6. Detecting coupling fault for general purpose registers between any two registers : 任意の 2 つのレジスタ間の汎用レジスタの結合障害の検出</b></p> <ul style="list-style-type: none"> <li>– R7、R8、R9、R10、R11、R12、LR (R14) 結合障害の検出</li> <li>– R0、R1、R2、R3、R4、R5、R6 の結合障害の検出</li> </ul> <p>手順は、以下の通り</p> <ol style="list-style-type: none"> <li>1. R0～R6 に各々テストパターンを設定し、R0 を R7 へ、R1 を R8 へ、…、R6 を R14 へ書き込み、R0 と R7、R1 と R8、…、R6 と R14 の値の一致を各々確認する。</li> <li>2. R7～R14 に各々テストパターンを設定し、R8 を R0 へ、R9 を R1 へ、…、R7 を R6 へ書き込み、</li> <li>3. R8 と R0、R9 と R1、…、R7 と R6 の値の一致を各々確認する。</li> <li>4. テストを終了する。</li> </ol> <p>なお、R13(SP)は本テストでは対象外です。 期待値と一致の場合は PASS(0x0001)、不一致の場合は FAIL(0x0000)を” resultTemp”へ設定します。</p>	
Input Parameters	
const uint32_t forceFail	強制 FAIL オプション 0 に設定すると、関数は強制的に失敗します。 0 : 強制的に FAIL Others : 無効
int32_t *result	テスト結果の格納先ポインタ
Output Parameters	
int32_t *result	テスト結果(0: FAIL / 1: PASS)
Return Values	
NONE	N/A

## ■ r\_cpu\_diag\_7\_3.asm ファイル

Syntax	
void R_CPU_Diag7_3(const uint32_t forceFail, int32_t *result)	
Description	
<p><b>7. Detecting "0" fixed fault for MSP(R13) : MSP (R13) の「0」固定障害の検出</b> R5 を使用して SP(R13)レジスタへ"0xfffffc"を書き込み後、読み出しを実行し R5 と SP(R13)を期待値との一致を確認する。("0"固定になっていないことの確認)</p> <p><b>8. Detecting "1" fixed fault for MSP(R13) : MSP (R13) の「1」固定障害の検出</b> R5 を使用して SP(R13)レジスタへ"0x00000000"を書き込み後、読み出しを実行し R5 と SP(R13)を期待値との一致を確認する。("1"固定になっていないことの確認)</p> <p><b>9. Detecting coupling fault for MSP(R13) between any two bits : 任意の 2 ビット間の MSP (R13) の結合障害の検出</b> R13(SP)に次のテストを実施します            -Nearest neighbor coupling(Test pattern : 0x55555554)            -Next nearest neighbor coupling(Test pattern : 0x33333330)            -4-fold neighbor coupling(Test pattern : 0x0f0f0f0c)            -8-fold neighbor coupling(Test pattern : 0x00ff00fc)            -16-fold neighbor coupling(Test pattern : 0x0000fffc)  <b>手順は、以下の通り</b>            1. 上記の各テストパターンを R5 に設定し、R13(SP)へ書き込み、R5 と一致確認する。            2. 一致すれば次のテストパターンを実施する。            3. 全て終了すれば下記のテストへ移行する。</p> <p><b>10. Detecting coupling fault between MSP(R13) to other general purpose registers : MSP (R13) と他の汎用レジスタ間の結合障害の検出</b>            -SP(R13)、R2 カップリング障害の検出            -SP(R13)、R3 カップリング障害の検出  <b>手順は、以下の通り</b>            1. R6, R7 に各々テストパターンを設定し、R6 を SP(R13)へ、R7 を R2 へ書き込み、R6 と SP(R13)、R7 と R2 の値の一致を各々確認する。            2. R6, R7 に各々テストパターンを設定し、R7 を SP(R13)へ、R6 を R3 へ書き込み、R7 と SP(R13)、R6 と R3 の値の一致を各々確認する。            3. テストを終了する。</p> <p>なお、R13(SP)の bit0,1 は"0"固定です。 期待値と一致の場合は PASS(0x0001)、不一致の場合は FAIL(0x0000)を" resultTemp"へ設定します。</p>	
Input Parameters	
const uint32_t forceFail	強制 FAIL オプション 0 に設定すると、関数は強制的に失敗します。 0 : 強制的にFAIL Others : 無効
int32_t *result	テスト結果の格納先ポインタ
Output Parameters	
int32_t *result	テスト結果( 0 : FAIL / 1 : PASS )
Return Values	
NONE	N/A

■ r\_cpu\_diag\_8.asm ファイル

Syntax	
void R_CPU_Diag8(const uint32_t forceFail, int32_t *result)	
Description	
汎用レジスタ(R0-12、R14)に対して WALKPAT アルゴリズムによる CPU レジスタテスト処理を実施します。(アルゴリズムについては、1.3.3(2) WALKPAT 参照)	
テスト結果を” resultTemp”へ格納します。( 0 : FAIL / 1 : PASS)	
使用するテストパターンは以下のとおりです。	
◆テストパターン	
pattern0 : 00000000000000000000000000000000 (0x00000000)	
pattern0n : 11111111111111111111111111111111 (0xFFFFFFFF)	
pattern1 : 00000000000000001111111111111111 (0x0000FFFF)	
pattern1n : 11111111111111111000000000000000 (0xFFFF0000)	
pattern2 : 00000000111111110000000011111111 (0x00FF00FF)	
pattern2n : 11111111000000001111111100000000 (0xFF00FF00)	
pattern3 : 00001111000011110000111100001111 (0x0F0F0F0F)	
pattern3n : 11110000111100001111000011110000 (0xF0F0F0F0)	
pattern4 : 00110011001100110011001100110011 (0x33333333)	
pattern4n : 11001100110011001100110011001100 (0xCCCCCCCC)	
pattern5 : 01010101010101010101010101010101 (0x55555555)	
pattern5n : 10101010101010101010101010101010 (0xAAAAAAAA)	
Input Parameters	
const uint32_t forceFail	強制 FAIL オプション 0 に設定すると、関数は強制的に失敗します。 0 : 強制的にFAIL Others : 無効
int32_t *result	テスト結果の格納先ポインタ
Output Parameters	
int32_t *result	テスト結果( 0 : FAIL / 1 : PASS )
Return Values	
NONE	N/A

## 1.2 ROM

この章では、CRC 演算器を使用した ROM/フラッシュメモリテストについて説明します。

(参照 : IEC 60730-1:2013 + A1 : 2015+A2:2020 Annex H—H2.19.4.2 CRC – Double Word)

CRC は、メモリの内容に基づいて単一ワードまたはチェックサムを生成する不具合/エラー制御方法です。

CRC チェックサムは、メッセージビットストリームのビット繰り上がりなし（減算ではなく XOR を使用） $n$  次の多項式の係数を表す、長さ  $n+1$  の定義済み（short）ビットストリームによるバイナリ除算の剰余です。除算の前に、 $n$  個のゼロがメッセージストリームに追加されます。CRC は、バイナリハードウェアへの実装が簡単で数学的にも分析しやすいため、よく使用されます。

ROM テストは、ROM 内容の CRC 値を予め生成して保存することで実現できます。ROM セルフテストでは、同じ CRC アルゴリズムを用いて新たに CRC 値を生成し、保存しておいた CRC 値と比較します。この手法は、すべての 1 ビットエラーと高い割合のマルチビットエラーを認識します。

他の CRC ジェネレータによって事前に生成された CRC 値と比較する場合、基本的な CRC アルゴリズムが同じであっても、計算結果が同一にならない要因がいくつかあるため注意が必要です。たとえば、データをアルゴリズムに供給する順序、使用されるルックアップテーブルで想定されるビット順序、あるいは実際の CRC 値のビットに必要な順序の組み合わせ等です。システムがビッグエンディアンとリトルエンディアンの両方に対応する場合も問題になります。また、一部のデバグは ROM 上でのソフトウェアブレイクを実現するものがあり、その場合はデバグ中に ROM の内容が書き換えられてしまう可能性があります。

参照用 CRC 値の計算方法は、使用するツールチェーンで異なります。詳しい手順は、2. 使用例の **2.2 ROM** を参照ください。

### 1.2.1 CRC32 アルゴリズム

RA MCU には、CRC32 アルゴリズムのサポートが可能な CRC（巡回冗長検査）演算器が内蔵されています。テストソフトウェアは、32 ビット CRC32 を生成するように CRC 演算器を設定します。

- 多項式 =  $0x04C11DB7 (x^{32} + x^{26} + x^{23} + x^{22} + x^{16} + x^{12} + x^{11} + x^{10} + x^8 + x^7 + x^5 + x^4 + x^2 + x + 1)$
- 幅 = 32 bit
- 初期値 =  $0xFFFFFFFF$
- $h'FFFFFFFF$  との XOR 演算結果が CRC に出力される

### 1.2.2 マルチチェックサム(Multi Checksum)

ROM テストでは、テスト対象の ROM 領域を”図 1-1 Code FLASH block diagram on ROM test”のように 64K バイトに分割し、CRC を計算して特定の領域に格納します。

なお、本サンプルソフトではコードフラッシュメモリ 128KB 製品のため、ビルド時に  $0x1FFE0 \sim 0x1FFFF$  のアドレスに格納します。

また、セルフテストライブラリでは、16K バイトごとに処理を分割し、CRC 演算処理後、上記特定領域に保存された CRC 値との一致確認を行い、ROM テスト結果を判定します。

サンプルプロジェクトの「RA\_SelfTests.c」を編集することで、分割処理の有効設定を変更することができます。（詳細は **2.2.2 マルチチェックサム対応設定** を参照ください。）

サンプルプロジェクトでは、チェックサム格納領域を除くコード FLASH 領域をテスト対象としていません。




図 1-1 Code FLASH block diagram on ROM test

### 1.2.3 CRC ソフトウェア API

このセクションの関数は、CRC 値を計算し、ROM に格納されている値と比較してその正確性を検証するために使用されます。

すべてのソースは ANSI C で記述されます。renesas.h ヘッダファイルには、RA MCU のレジスタ定義が含まれます。

**表 1-17 CRC ソフトウェア API ソースファイル**

ファイル名	
crc.h	ROM テスト API 関数の定義
crc_verify.h	ROM テスト API 関数の定義
crc.c	ROM テスト実装部
CRC_Verify.c	ROM テスト実装部

## ■ CRC\_Verify.c ファイル

Syntax	
<code>bool_t CRC_Verify(const uint32_t ui32_NewCRCValue, const uint32_t ui32_AddrRefCRC)</code>	
Description	
この関数は、参照 CRC が格納されているアドレスを提供することにより、新しい CRC 値を参照 CRC と比較します。	
Input Parameters	
<code>const uint32_t ui32_NewCRCValue</code>	計算された新しい CRC 値
<code>const uint32_t ui32_AddrRefCRC</code>	32 ビット参照 CRC 値が格納されるアドレス
Output Parameters	
NONE	N/A
Return Values	
<code>bool_t</code>	1 : True = テストパス、0 : False = テスト失敗

## ■ crc.c ファイル

Syntax	
<code>void CRC_Init(void)</code>	
Description	
CRC モジュールを初期化します。この関数は、他の CRC 関数を呼び出す前に呼び出す必要があります。	
Input Parameters	
NONE	N/A
Output Parameters	
NONE	N/A
Return Values	
NONE	N/A

Syntax	
<code>uint32_t CRC_Calculate(const uint32_t* pui32_Data, uint32_t ui32_Length)</code>	
Description	
この関数は、単一の指定されたメモリ領域の CRC を計算します。	
Input Parameters	
<code>const uint32_t* pui32_Data</code>	テストするメモリの開始を指すポインタ
<code>uint32_t ui32_Length</code>	ロングワード単位のデータの長さ
Output Parameters	
NONE	N/A
Return Values	
<code>Uuint32_t</code>	計算された CRC32 値

以下の関数は、メモリ領域を単純に開始アドレスと長さで指定できない場合に使用されます。それらは範囲/セクションにメモリ領域を追加する方法を提供します。これは、関数 `CRC_Calculate` が 1 回の関数呼び出しで時間がかかり過ぎる場合にも使用できます。

#### ■ crc.c ファイル

Syntax	
<code>void CRC_Start(void)</code>	
Description	
データの受信を開始するためのモジュールを準備します。関数 <code>CRC_AddRange</code> を使用する前にこれを 1 回呼び出します。	
Input Parameters	
NONE	N/A
Output Parameters	
NONE	N/A
Return Values	
NONE	N/A

Syntax	
<code>void CRC_AddRange(const uint32_t* pui32_Data, uint32_t ui32_Length)</code>	
Description	
<p>複数のアドレス範囲で構成されるデータの CRC を計算する場合は、CRC_Calculate ではなくこの関数を使用します。</p> <p>最初に CRC_Start を呼び出し、次に必要なアドレス範囲ごとに CRC_AddRange を呼び出し、その後 CRC_Result を呼び出して CRC 値を取得します。</p>	
Input Parameters	
<code>const uint32_t* pui32_Data</code>	テストするメモリ範囲の先頭を指すポインタ
<code>uint32_t ui32_Length</code>	ロングワード単位のデータの長さ
Output Parameters	
NONE	N/A
Return Values	
NONE	N/A

Syntax	
<code>uint32_t CRC_Result(void)</code>	
Description	
CRC データ出力レジスタ(CRCDOR)からの読み出し値をビット反転した値を戻り値として返します。	
Input Parameters	
NONE	N/A
Output Parameters	
NONE	N/A
Return Values	
<code>uint32_t</code>	計算された CRC32 の値(CRCDOR の反転値)

### 1.3 RAM

この章では、RAM テストと使用する 2 つのテストアルゴリズムについて説明します。

RAM テストの目的は、MCU 内蔵 SRAM からランダムな永続的な障害を検出することです。

RAM テストの主な機能は次のとおりです。

- スタックを含むメモリ全体のチェック。
- テストのブロックごとの実装
- 2 つのテストアルゴリズムをサポート (Extend March-C-, WALKPAT)
- 2 つのテストタイプ (破壊/非破壊テスト) をサポートします

#### 1.3.1 RAM ブロックの定義(RAM Block Configuration)

RAM テストのターゲットは、RAM 領域の RAM ブロックです。

テスト対象の RAM 領域と RAM ブロックは、表 1-20 で説明されているディレクティブによって構成されます。

図 1-2 は、RAM 領域 0 が n ブロックでどのように分割されるかを示しています。ディレクティブはイタリックで示されています。




図 1-2 RAM Block Configuration (example)

### 1.3.2 予約領域について(Reserved Area)

RAM テストでは、ユーザーは次の予約領域を RAM ブロックに割り当てる必要があります。

#### 1. RAM テスト用バッファ (RramBuffer)

非破壊検査では、テスト対象の RAM ブロックのデータ値が一時的にこのバッファに保存されません。

ユーザーは、このバッファ用に特定の RAM ブロックを予約する必要があります。

#### 2. テスト結果変数 (RramResult1)

#### 3. テスト結果変数 (RramResult2)

テスト結果変数は、2つの異なる RAM ブロックに割り当てられます。テスト結果の2つのコピーを2つの異なるブロックに許可することにより、いずれかの変数を障害のあるブロックに格納できない場合でも、障害を検出できます。

予約領域は、このソフトウェアで事前定義されています。

具体的には「fsp.ld」、「RA\_SelfTests.c」、「r\_ram\_diag\_config.h」の各ファイルで予約領域の関連項目（データ保存バッファ、結果変数）を定義します。

本サンプルソフトにおける各定義箇所の該当部分を下記に記載します。

#### ◆ 「fsp\_ra0e2.ld」ファイル内の該当定義部分(青字)

具体的な変更手順としては、自動生成される“fsp\_gen.ld”を複製し下記の青部分を追加し、“fsp\_ra0e2.ld”として保存します。

※FSP のバージョンで fsp.ld ファイルの記述内容は異なります。ご使用のシステムに合わせて変更してください。

```

/***** RAM memory section allocations *****/
/* ram initialized from flash */
__ram_from_flash$$ :
{
    __ram_from_flash$$Base = .; __ram_from_flash$$Load = LOADADDR(__ram_from_flash$$);
    /* RAM BUFFER for RAM Test */
    . = ALIGN(4);
    __RramBuffer_start = .;
    KEEP(*(RAM_TEST_BUFFER*))
    __RramBuffer_stop = .;
    /* */
    /* section.ram.from_flash */
    *(.ram_from_flash)
    /* section.ram.code_from_flash */
    *(.ram_code_from_flash)
    *(.data*)
    *(vtable)
    __ram_from_flash$$Limit = .;
} > RAM AT > FLASH

```

◆ 「RA\_Self Tests.c」 ファイル内の該当定義部分(青字)

```

/--> For RAM test of Class-C
/*Number of bytes to test each time the RAM periodic test is run.*/
/*NOTE: The periodic RAM test requires a safe buffer of the same size as the test size.*/
#define RAM_TEST_BUFFER_SIZE    RAM_BUFFER_SIZE

/*The periodic RAM (including Stack) tests requires a buffer.
   Locate it in its own section after (higher address than) the stacks.*/
volatile uint32_t RramBuffer[RAM_TEST_BUFFER_SIZE]    __attribute__((section("RAM_TEST_BUFFER")));
volatile uint32_t RAM_Test_dummy1[RAM_TEST_BUFFER_SIZE-1] __attribute__((section("RAM_TEST_BUFFER")));
volatile uint32_t RramResult1    __attribute__((section("RAM_TEST_BUFFER")));
volatile uint32_t RAM_Test_dummy2[RAM_TEST_BUFFER_SIZE-1] __attribute__((section("RAM_TEST_BUFFER")));
volatile uint32_t RramResult2    __attribute__((section("RAM_TEST_BUFFER")));
    
```

◆ 「r\_ram\_diag\_config.h」 ファイル内の該当定義部分(青字)

```

/* RAM test buffer size (Expressed in double words) */
/* Note: Set the maximum RAM block size of all RAM areas */
#define RAM_BUFFER_SIZE    (BUTSize0)
    
```

ビルド後に生成される MAP ファイルで「予約領域」の位置を確認できます。

◆生成された MAP ファイル(「RA0E2.map」)の該当箇所。

```

__ram_from_flash$$
    0x20004000 0x31c load address 0x00000440
    0x20004000      __ram_from_flash$$Base = .
    0x20004000      __ram_from_flash$$Load = LOADADDR (__ram_from_flash$$)
    0x20004000      . = ALIGN (0x4)
    0x20004000      __RramBuffer_start = .
*(RAM_TEST_BUFFER*)
RAM_TEST_BUFFER
    0x20004000      0x300 ./SelfTestLib/src/RA_SelfTests.o
0x20004000      RramBuffer           RAM Buffer for temporarily saved data : RramBuffer[]
0x20004100      RAM_Test_dummy1
0x200041fc      RramResult1         result variables : RramResult1
0x20004200      RAM_Test_dummy2
0x200042fc      RramResult2         result variables : RramResult2
    0x20004300      __RramBuffer_stop = .
    
```

【注】 配置されるアドレスは、ご使用になる ld ファイルの定義内容により異なります。

### 1.3.3 RAM テストアルゴリズム

#### (1) Extended March C-

「Extended March C-」は、RAM テストに使用される March-C のテストアルゴリズムの 1 つです。  
アルゴリズムを以下の図 1-3 に示します。




図 1-3 Extended March C- Algorithm

## (2) WALKPAT

WALKPAT (Walking Pattern の略) は、RAM テストに使用されるテストアルゴリズムの 1 つです。アルゴリズムを以下の図 1-4 に示します。

```
Write 0 in all cells;
For i=0 to n-1
{
  complement cell[i];
  For j=0 to n-1, j != i
  {
    read cell[j];
  }
  read cell[i];
  complement cell[i];
}
Write 1 in all cells;
For i=0 to n-1
{
  complement cell[i];
  For j=0 to n-1, j != i
  {
    read cell[j];
  }
  read cell[i];
  complement cell[i];
}
```

図 1-4 WALKPAT Algorithm

(3) アルゴリズムの特性

表 1-18 に、RAM テストで使用できる 2 つのテストアルゴリズムの特性を示します。

表 1-18 RAM テストアルゴリズムの特性 (RAM Test Algorithm Characteristics)

Fault models and complexity	Extended March C-	WALKPAT
Address Faults (AF)	✓	✓
Stuck At faults (SAF)	✓	✓
Transactional Faults (TF)	✓	✓
Coupling Faults (CF)	✓	✓
Stuck-Open Faults (SOF)	✓	N/A
Data Retention Faults (DRF)	✓	N/A
Sense Amplifier Recovery Faults (SARF)	N/A	✓
Dynamic cross links	✓	✓
Complexity	11n	$\sqrt{2n^2}$

n = the number of addressing cells of the memory(メモリのアドレス指定セルの数)

以下のアルゴリズムの説明は、1 ビットのワードメモリに関連していますが、m ビットのメモリにも適用できます。m ビットメモリは、次の方法で決定される回数だけ各アルゴリズムを繰り返すことで処理できます。

$$\lceil \log_2 m \rceil + 1$$

このソフトウェアでは m = 32 ビットなので、アルゴリズムは 6 回繰り返され、次の 6 つの異なるパターンが適用されます。

- #1: 00000000000000000000000000000000
- #2: 00000000000000001111111111111111
- #3: 00000000111111111000000001111111
- #4: 00001111000011110000111100001111
- #5: 00110011001100110011001100110011
- #6: 01010101010101010101010101010101

### 1.3.4 RAM ソフトウェア API

RAM テストに関連するソフトウェア API ソースファイルは表 1-19 の通りです。

RAM Test API を実行すると、RAM 領域の指定された 1 つの RAM ブロックがテストされます。

RAM 障害は、引数に出力された実行結果を確認することで検出できます。

コードをコンパイルする前に、テスト対象の RAM ブロックと予約領域を変更する必要があります (1.3.2 を参照)。表 1-20 に、構成のディレクティブを示します。ディレクティブは r\_ram\_diag\_config.h にあります。

**表 1-19 RAM ソフトウェア API ソースファイル**

ファイル名	
r_ram_diag_config.h	RAM テストディレクティブの定義
r_ram_diag_config.inc	RAM テストの実行パターンの定義
r_ram_diag.c	RAM テスト API 関数の定義
r_ram_diag.h	RAM テスト API 関数の宣言
r_ram_marchc.asm	Extended March C-アルゴリズム関数の定義
r_ram_marchc.h	Extended March C-アルゴリズム関数の宣言
r_ram_walpat.asm	WALKPAT アルゴリズム関数の定義
r_ram_walpat.h	WALKPAT アルゴリズム関数の宣言

**表 1-20 Directives for Software Configuration for RAM Test**

ディレクティブ名	
NUMBER_OF_AREA	テスト対象のRAM領域の数 (1~8)。 以下の場合を除き、1に設定してください。 - テスト中の複数のRAM領域が散発的な割り当てである - テスト中のRAMブロックが複数あり、各ブロックサイズが同じではない
startAddressN *1	テスト中のRAM領域への開始アドレス
MUTSizeN *1	テスト対象のRAM領域のサイズ (N) (ダブルワード)
numberOfBUTN *1	テスト中のRAMブロックの数。
BUTSizeN *1	テスト対象のRAMブロックのサイズ (N) (ダブルワード) BUTSizeN = MUTSizeN / numberOfBUTNによって計算
RAM_BUFFER_SIZE	テスト中のバッファ (RramBuffer) のサイズ (ダブルワード)

【注】 \*1: N = 0 ~ (NUMBER\_OF\_AREA - 1)

## ■ r\_ram\_diag.c ファイル

Syntax	
void R_RAM_Diag(uint32_t area, uint32_t index, uint32_t algorithm, uint32_t destructive)	
Description	
<p>この関数は RAM を検証します。            テスト結果は、結果変数(RramResult1, RramResult2)の戻り値で確認できます。</p> <p>If Test result is PASS :                RramResult1 = 1 and RramResult2 = 1</p> <p>If Test result is FAIL :                Other than above</p> <p>次の順序で RAM テストを実行します。</p> <ol style="list-style-type: none"> <li>1. 引数 area, index より RAM ブロックが有効なエリアかをチェックします。</li> <li>2. マクロ関数(R_RAM_BLK_SADR, R_RAM_BLK_EADR)を使用して、テスト対象の RAM ブロックの開始アドレスと終了アドレスを算出します。 (sAdr, eAdr に算出した開始アドレス、終了アドレスを保存します。)</li> <li>3. 引数 algorithm により該当するアルゴリズムの関数を呼び出します。               <ul style="list-style-type: none"> <li>・ Extended March C-の場合(algorithm = RAM_ALG_MARCHC) : R_RAM_Diag_MarchC()関数</li> <li>・ WALKPAT の場合(algorithm = RAM_ALG_WALPAT) : R_RAM_Diag_Walpat()関数</li> </ul> </li> </ol> <p>【注】            引数"destructive"によりデータの破壊テスト又は非破壊テストか選択されます。            (破壊テストの場合、テスト後に RAM ブロックは「0」にクリアされます。)</p> <ol style="list-style-type: none"> <li>4. 呼び出された関数に戻ります。</li> </ol>	
Input Parameters	
uint32_t area	RAM 領域番号 ディレクティブ"NUMBER_OF_AREA"の値よりも小さくする必要があります。値が無効な場合は 0 (FAIL) を返します。
uint32_t index	"area"に設定された RAM エリアの RAM ブロックインデックス RAM ブロックインデックスは 0 から始まります。 ディレクティブ"numberofBUTN"(表 1-20 を参照)よりも小さくする必要があります。値が無効な場合は 0 (FAIL) を返します。
uint32_t algorithm	アルゴリズムを指定します。 0 (RAM_ALG_MARCHC) : Extended March C- 1 (RAM_ALG_WALPAT) : WALKPAT ※値が 0 以外の場合は"WALKPAT"
uint32_t destructive	メモリテストの種類を指定します 0 : データ非破壊テスト 1 : データ破壊テスト ※無効な値が設定された場合、非破壊検査。 破壊テスト後、RAM ブロックは 0 にクリアされます。 注意 : テストタイプに関係なく、バッファ付きのブロックの場合、RAM ブロックは常に 0 にクリアされます。
Output Parameters	
NONE	N/A
Return Values	
NONE	N/A

■ r\_ram\_marchc.asm ファイル

Syntax	
void R_RAM_Diag_MarchC(uint32_t start, uint32_t end, uint32_t destructive)	
Description	
<p>引数 start、end で指定された RAM ブロックに対して Extended March C-アルゴリズムによる RAM テスト処理を実施します。(アルゴリズムについては、1.3.3(1)参照)</p> <p>非破壊テストの場合、指定された RamBuffer 領域へテスト領域の現在データを退避します。</p> <p>テスト結果を以下へ格納します。</p> <ul style="list-style-type: none"> <li>- RramResult1 ( 0 : FAIL / 1 : PASS)</li> <li>- RramResult2 ( 0 : FAIL / 1 : PASS)</li> </ul> <p>使用するテストパターンは以下のとおりです。(“r_ramdiag_config.inc”を参照)</p> <p>◆テストパターン</p> <pre> pattern0 : 00000000000000000000000000000000 (0x00000000) pattern0n : 11111111111111111111111111111111 (0xFFFFFFFF) pattern1 : 00000000000000001111111111111111 (0x0000FFFF) pattern1n : 11111111111111100000000000000000 (0xFFFF0000) pattern2 : 00000000111111110000000011111111 (0x00FF00FF) pattern2n : 11111111000000001111111100000000 (0xFF00FF00) pattern3 : 00001111000011110000111100001111 (0x0F0F0F0F) pattern3n : 11110000111100001111000011110000 (0xF0F0F0F0) pattern4 : 00110011001100110011001100110011 (0x33333333) pattern4n : 11001100110011001100110011001100 (0xCCCCCCCC) pattern5 : 01010101010101010101010101010101 (0x55555555) pattern5n : 10101010101010101010101010101010 (0xAAAAAAAA)                     </pre>	
Input Parameters	
uint32_t start	テスト対象ブロックの開始アドレス
uint32_t end	テスト対象ブロックの最終アドレス
uint32_t destructive	メモリテストの種類を指定します 0 : データ非破壊テスト 1 : データ破壊テスト
Output Parameters	
RramResult1	0 : FAIL / 1 : PASS
RramResult2	0 : FAIL / 1 : PASS
Return Values	
NONE	N/A

■ r\_ram\_walpat.asm ファイル

Syntax	
void R_RAM_Diag_walpat(uint32_t start, uint32_t end, uint32_t destructive)	
Description	
<p>引数 start、end で指定された RAM ブロックに対して WALKPAT アルゴリズムによる RAM テスト処理を実施します。(アルゴリズムについては、<b>1.3.3(2)</b>参照)                      非破壊テストの場合、指定された RamBuffer 領域へテスト領域の現在データを退避します。</p> <p>テスト結果を以下へ格納します。</p> <ul style="list-style-type: none"> <li>- RramResult1 ( 0 : FAIL / 1 : PASS)</li> <li>- RramResult2 ( 0 : FAIL / 1 : PASS)</li> </ul> <p>使用するテストパターンは以下のとおりです。(“r_ramdiag_config.inc”を参照)</p> <p>◆テストパターン</p> <pre> pattern0 : 00000000000000000000000000000000 (0x00000000) pattern0n : 11111111111111111111111111111111 (0xFFFFFFFF) pattern1 : 00000000000000001111111111111111 (0x0000FFFF) pattern1n : 11111111111111100000000000000000 (0xFFFF0000) pattern2 : 00000000111111110000000011111111 (0x00FF00FF) pattern2n : 11111111000000001111111100000000 (0xFF00FF00) pattern3 : 00001111000011110000111100001111 (0x0F0F0F0F) pattern3n : 11110000111100001111000011110000 (0xF0F0F0F0) pattern4 : 00110011001100110011001100110011 (0x33333333) pattern4n : 11001100110011001100110011001100 (0xCCCCCCCC) pattern5 : 01010101010101010101010101010101 (0x55555555) pattern5n : 10101010101010101010101010101010 (0xAAAAAAAA)                     </pre>	
Input Parameters	
uint32_t start	テスト対象ブロックの開始アドレス
uint32_t end	テスト対象ブロックの最終アドレス
uint32_t destructive	メモリテストの種類を指定します 0 : データ非破壊テスト 1 : データ破壊テスト
Output Parameters	
RramResult1	0 : FAIL / 1 : PASS
RramResult2	0 : FAIL / 1 : PASS
Return Values	
NONE	N/A

## 1.4 クロック

本テストは、MCU内蔵のタイマレイユニット(TAU) チャンネル5による入力パルスのインターバル測定機能を使用してシステムクロックが許容範囲内の周波数であることを確認します。範囲外の場合、周波数異常を検出してエラー処理を実施します。

### 1.4.1 TAU0 ch5(入力パルスのインターバル測定機能)によるシステムクロック周波数の監視

タイマ入力選択レジスタ0(TIS0.TIS[2:0])で選択された入力パルス信号の有効エッジでカウントが開始します。タイマのカウント値は次のパルスの有効エッジでキャプチャされます。この方法で入力パルスのインターバルは測定されます。

タイマ入力選択レジスタ 0(TIS0.TIS[2:0])で選択されるタイマ入力に「**LOCO**」を選択し、関連レジスタ(\*)でチャンネル 5 の動作クロックに「**PCLKB(分周なし)**」を選択します。

(\*) : TMR05.CCS=0, TMR05.CKS[1:0]=b'00, TPS0.PRS0[3:0]=0x0 が該当レジスタ及び設定値

RA0E2 では PCLKB(周辺モジュールクロック)とシステムクロック(ICLK)は、同じクロック源です。

システムクロック(ICLK)を直接的に周波数判定を行うことはできないため、同じクロック源である PCLKB の周波数判定を行います。

以下、今回使用するタイマレイユニット 0 のチャンネル 5 の内部ブロック図を示します。




図 1-5 タイマレイユニット 0 のチャンネル 5 (TAU0 ch5) 内部ブロック図

本サンプルソフトでは、LOCO 入力の有効エッジを検出すると、PCLKB を動作クロックとしてカウントを開始し、次の有効エッジを検出すると TCR05 レジスタの値がタイマデータレジスタ 05 (TDR05) にキャプチャされ、TAU0\_TMI05 が発生します。(TCR05 レジスタは再び 0x0000 からカウント開始します。)

※詳細は、ユーザーズマニュアル ハードウェア編「タイマレイユニット(TAU)」章を参照ください。

また、TAU0 ch5 割り込み内でシステムクロックの周波数が設定範囲内かを判定し、範囲外の場合はエラー処理を実行します。

このテストモジュールの使用例については、2.4 章を参照してください。

## 1.4.2 クロックテスト ソフトウェア API

表 1-21 Clock テスト ソフトウェア API ソースファイル

ファイル名
clock_monitor.h
clock_monitor.c

テストモジュールは、renesas.h ヘッダファイルを使用してペリフェラルレジスタにアクセスします。

## ■ clock\_monitor.c ファイル

Syntax	
void ClockMonitor_Init( CLOCK_MONITOR_ERROR_CALL_BACK CallBack)	
Description	
1. エラー判定時の処理関数を登録 2. TAU0(ch5)モジュールの初期設定を行い、PCLKB(システムクロックがクロック源)の監視を開始します。 3. LOCO が停止していた場合、発振を開始させる。	
Input Parameters	
CLOCK_MONITOR_ERROR_CALL_BACK CallBack	PCLKB が許容範囲外の場合に呼び出される関数
Output Parameters	
NONE	N/A
Return Values	
NONE	N/A

Syntax	
void tau0_tmi05_int (void)	
Description	
<p>TAU0 ch5 キャプチャ終了割り込みハンドラ。キャプチャ完了時に該当する割り込みが発生します。入力パルスのキャプチャ結果が有効範囲内かを判定し、有効範囲外の場合は ClockMonitor_Init 関数で登録されたコールバック関数を呼び出します。</p> <p>※有効範囲は、clock_monitor.h で”hwMAXTIME”, ”hwMINTIME”を定義します。</p> <p>なお、変数”f_CLOCK_FREQ_ERR”、”f_Clock_TAU5_Test”の値により以下の動作となります。</p> <ol style="list-style-type: none"> <li>1. ”f_CLOCK_FREQ_ERR”が”0”以外の場合、キャプチャ結果は無視され有効範囲の判定は行いません。</li> <li>2. ”f_Clock_TAU5_Test”が”0”以外の場合、有効範囲外の判定結果でもコールバック関数の呼び出しは行いません。</li> </ol> <p>この二つの変数は TAU0 ch5 割り込み動作確認のため、TAU5_Err_Detect_Test()関数で設定されます。</p> <p>この関数のみを使用される場合は、使用条件に合わせて”f_CLOCK_FREQ_ERR”と”f_Clock_TAU5_Test”を設定してご使用ください。</p>	
Input Parameters	
NONE	N/A
Output Parameters	
NONE	N/A
Return Values	
NONE	N/A

Syntax	
bool_t TAU5_Err_Detect_Test(void)	
Description	
<p>電源投入時に TAU ch5 機能による割り込みが正常に動作していることを確認します。関数内で「f_Clock_TAU5_Test = 1」、「f_CLOCK_FREQ_ERR = 0xff」を設定することで TAU0 ch5 割り込み処理で“TAU0 ch5 割り込み動作テスト”であることを判断します。一定時間内(ソフトウェアループによるカウント)に各割り込み発生が確認できた場合、“TRUE”を返します。</p> <p>確認できなかった場合は”FALSE”を返します。</p> <p>なお、この関数では、動作確認後に TAU0 ch5 のタイマ動作を停止しますのでご注意ください。</p>	
Input Parameters	
NONE	N/A
Output Parameters	
NONE	N/A
Return Values	
bool_t	1 : TRUE = PASS(各割り込み発生を確認)、0 : FALSE = FAIL(確認できず)

## 1.5 独立ウォッチドッグタイマ (IWDT)

ウォッチドッグタイマは、異常なプログラムの実行を検出するために使用されます。プログラムが期待どおりに実行されていない場合、ソフトウェアによるウォッチドッグタイマ更新が必要なタイミングで行われないため、エラーを検出します。

これには、RA MCU の独立ウォッチドッグタイマ (IWDT) モジュールが使用されます。ウィンドウ機能が含まれているため、指定した時間の直前ではなく、指定したウィンドウ内で更新を行う必要があります。エラーが検出された場合、内部リセットまたはノンマスクابل割り込み (NMI) を生成するように構成できます。

IWDT のすべての構成は、「オプション設定メモリ」内のオプション機能選択レジスタ 0 (OFS0) で行います (構成の例については、**2.5 章**を参照)。オプション設定メモリとは、リセット後のマイコンの状態を選択するために利用可能な一連のレジスタのことで、コードフラッシュの領域に配置されます。

テストモジュールは、renesas.h ヘッダファイルを使用してペリフェラルレジスタにアクセスします。

## 1.5.1 IWDT ソフトウェア API

IWDT テストに関連するソフトウェア API ソースファイルは表 1-22 の通りです。

表 1-22 独立ウォッチドッグタイマソースファイル

ファイル名	
iwdt.h	IWDT テスト API 関数の宣言
iwdt.c	IWDT テスト実装部

Syntax	
<code>void IWDT_Init (void)</code>	
Description	
独立ウォッチドッグタイマを初期化します。この関数を呼び出した後は、ウォッチドッグタイマエラーを防ぐために、IWDT_kick 関数を正しい時間に呼び出す必要があります。	
【注】 割り込みを生成するように構成されている場合、これはノンマスカブル割り込み (NMI) になります。これは NMISR.IWDTST フラグをチェックするユーザコードで処理する必要があります。	
Input Parameters	
NONE	N/A
Output Parameters	
NONE	N/A
Return Values	
NONE	N/A

Syntax	
<code>void IWDT_Kick(void)</code>	
Description	
ウォッチドッグタイマのカウントをリフレッシュします。	
Input Parameters	
NONE	N/A
Output Parameters	
NONE	N/A
Return Values	
NONE	N/A

Syntax	
<code>bool_t IWDT_DidReset(void)</code>	
Description	
IWDT がタイムアウトしたか、正しく更新されなかった場合は True を返します。	
Input Parameters	
NONE	N/A
Output Parameters	
NONE	N/A
Return Values	
<code>bool_t</code>	IWDT がタイムアウトしたか、正しく更新されなかった場合は True、それ以外の場合は False

Syntax	
<code>bool_t IWDT_Err_Detect_Test(void)</code>	
Description	
<p>電源投入時に IWDT 機能のカウンタアンダーフロー検出による割り込みが正常に動作していることを確認します。</p> <p>一定時間内(ソフトウェアループによるカウント)に IWDT アンダーフローによる NMI 割り込み発生が確認できた場合、"TRUE"を返します。</p> <p>f_IWDT_ERROR_TEST を"1"に設定し、一定時間内に f_IWDT_ERROR_TEST が"0"になったことで判定します。</p> <p>注意： エラー検出時にリセットを実行する(OFS0.IWDRSTIRQS=1)ようにウォッチドッグタイマが構成されている場合、本関数による正常動作確認は実施しないでください。</p>	
Input Parameters	
NONE	N/A
Output Parameters	
NONE	N/A
Return Values	
<code>bool_t</code>	1 : TRUE = PASS(NMI 割り込み発生を確認)、0 : FALSE = FAIL(確認できず)

Syntax	
<code>bool_t IWDT_Err_Test_Judge(void)</code>	
Description	
<p>電源投入時の IWDT エラーテストでのカウンタアンダーフロー検出に因るものか、それ以外の要因か確認します。</p> <p>IWDT エラーテストでの IWDT アンダーフローによる NMI 割り込み発生が確認できた場合、“TRUE” を返し、f_IWDT_ERROR_TEST を” 0” に設定し、IWDT アンダーフローフラグをクリアします。</p> <p>上記以外の場合、“FALSE” を返します。</p> <p>なお、NMI_Handler_callback()内でこの関数をコールする必要があります。</p> <p>詳細は、“2.5.2 NMI 割り込みコールバック関数の登録と記述例”を参照ください。</p>	
Input Parameters	
NONE	N/A
Output Parameters	
NONE	N/A
Return Values	
bool_t	IWDT エラーテストによる場合は”True”、それ以外の場合は”False”

## 2. 使用例(Example Usage)

このセクションでは、アプリケーションソフトウェアにセルフテストライブラリを適用する方法に関する、いくつかの有用な提案をユーザに提供します。

セルフテストは次の 2 つのパターンに分けられます。

### a) 電源投入時のテスト

リセット後に一度実行されるテストです。これらはできるだけ早く実行する必要がありますが、特に起動時間が重要な場合は、すべてのテストを実行する前に初期化コードを実行して、たとえばより高速なメインクロックを選択できるようにすることもできます。

### b) 定期的なテスト

通常のプログラム操作を通じて定期的に行われるテストです。このドキュメントでは、特定のテストを実行する頻度を判断することはできません。定期的なテストのスケジューリング方法は、アプリケーションの構造に応じてユーザが決定します。

以降のセクションでは、各テストの使用例を示します。

## 2.1 CPU

いずれかの CPU テストで障害が検出されると、CPU\_Test\_ErrorHandler と呼ばれるユーザ指定の関数が呼び出されます。CPU のエラーは非常に深刻なので、この機能の目的は、ソフトウェアの実行に依存しない安全な状態にできるだけ早く到達することです。

### 2.1.1 電源投入時(Power-On)

CPU テストは、リセット後できるだけ早く実行する必要があります。

関数 CPU\_Test\_ClassC を使用して、CPU テストを自動的に実行できます。

### 2.1.2 定期的(Periodic)

CPU を定期的にテストするには、電源投入テストと同様に、CPU\_Test\_ClassC 関数を使用します。

定期的に呼び出すことで CPU テストを自動的に実行できます。

また、1 回の関数呼び出しで実行されるテストをユーザは”r\_cpu\_diag\_config.h”により選択できます。

### 2.1.3 CPU テストの事前準備

次に CPU テストの準備について説明します。

コードをコンパイルする前に、ディレクティブの設定により CPU テストを構成します。

ディレクティブと各 CPU テストの関係については、表 1-15 を参照してください。

ディレクティブは、どのテストをコンパイルに含めるか、または除外するかを定義するために使用されま

す。ディレクティブは、r\_cpu\_diag\_config.h ファイルに記載されています。

サンプルソフトは、すべての CPU テストをビルドするように設定されています。

ディレクティブを "0" (テストから除外される) に設定すると、norm\_null() という空の関数が実行されま

次のページでは、CPU テストを構成するディレクティブの設定箇所を示します。

## ◆ 「r\_cpu\_diag\_config.h」ファイル内の該当定義部分(青字)

以下の設定箇所です。"1"を設定するとテスト実施対象、"0"を設定するとテスト実施対象外となります。

```
/* *****  
*****  
* Macro definitions  
*****  
*****/  
/* ==== Define build options ==== */  
#define BUILD_R_CPU_DIAG_0 (1)  
#define BUILD_R_CPU_DIAG_1 (1)  
#define BUILD_R_CPU_DIAG_2 (1)  
#define BUILD_R_CPU_DIAG_3 (1)  
#define BUILD_R_CPU_DIAG_4 (1)  
#define BUILD_R_CPU_DIAG_5 (1)  
#define BUILD_R_CPU_DIAG_6 (1)  
#define BUILD_R_CPU_DIAG_7_1 (1)  
#define BUILD_R_CPU_DIAG_7_2 (1)  
#define BUILD_R_CPU_DIAG_7_3 (1)  
#define BUILD_R_CPU_DIAG_8 (1)
```

## 2.2 ROM

ROM テストでは、テスト対象範囲の計算された CRC 値と、事前に保存されている参照 CRC 値を比較します。(32 ビット CRC32 多項式は「CRC-32」を使用します)

**CRC 演算器とソフトウェアによる比較処理により「99.6% coverage of all information errors」を実現します。**

参照 CRC 値は、CRC 計算に含まれない ROM 領域に格納する必要があります。参照 CRC 値の計算方法は、開発環境によって異なります。

また、本サンプルソフトでは ROM テストの処理負荷軽減のため分割処理を行っており、Multi Checksum に対応しております。

RA MCU 内蔵の CRC モジュールは、CRC\_Init 関数を呼び出して、使用する前に初期化する必要があります。分割して処理する場合は分割処理の初回のみ初期化してください。

### 2.2.1 事前の参照用 CRC 計算(Reference CRC Value Calculation in Advance)

GNU ツールには CRC の計算機能が付属しないため、以下に紹介する SRecord ツール (注) を使用して参照 CRC 値を計算します。ユーザは、このツールを利用して、予め参照用の CRC 値を ROM に書き込んでおき、セルフテストではこの値とテストで計算した値を比較します。

【注】 SRecord は、SourceForge のオープンソースプロジェクトです。詳細は下記を参照ください。

- SRecord Web Site (SRecord v1.65)  
<http://srecord.sourceforge.net/>
- CRC Checksum Generation with "SRecord" Tools for GNU and Eclips  
[URL]  
<https://sourceforge.net/projects/srecord/files/srecord-win32/1.65/>

ダウンロードしたファイルを解凍すると、

"\srecord-1.65.0-win64.zip\srecord-1.65.0-win64\bin"に以下のプログラムが展開されます。




図 2-1 SRecord ツールの内容

本サンプルソフトでのプロジェクト及び SRecord ツールのフォルダ構成例を以下に示します。




図 2-2 フォルダ構成例

次に、本サンプルプロジェクトでツールを利用して予め参照用の CRC 値を ROM に書き込むための設定について説明します。

◆ プロジェクトでの設定

e<sup>2</sup>studio のメニューバー「プロジェクト(Project)」⇒「プロパティ(Properties)」を開き、「設定(Settings)」の「部ビルド・ステップ(Build Steps)」タブにある「ビルド後のステップ(or Build Steps)」欄に objcopy コマンドを使用して、生成された\*.elf ファイルから S レコードファイルを生成します。

なお、この後の記述例では参照用の CRC 値を書き込む前のファイル名を Original.srec とします。このファイルが SRecord ツールの入力になります。

詳細につきましては、図 2-3 や後述の「ビルド後のステップ(Post-build steps)」の Command(s): 欄の記入例」を参照ください。\* ()は e2studio 英語版時




図 2-3 S レコードファイルの出力と SRecord ツールの起動(プロジェクトでの設定)

図 2-3 における「ビルドステップ(Build Steps)」タブの「ビルド後のステップ(Post-build steps)」では、以下のように記述します。\* ()は e2studio 英語版時

■「ビルド後のステップ(Post-build steps)」の Command(s):欄の記入例 (改行せず 1 行に書きま  
す)

[分割処理が有効時(DIV\_AREA=1)] ※この設定でご使用ください。

```
arm-none-eabi-objcopy -O srec "${ProjName}.elf" "Original.srec" & ${ProjDirPath}/../srec/srec_cat  
@${ProjDirPath}/../srec/CRCcalcCmd_LSB_128KB_div_16KB.txt
```

上記 1 行目の"&"の前までが S レコードファイルの生成、2 行目の書式「srec\_cat @コマンドファイル」  
が、srec\_cat ツールの起動 になります。

コマンドファイルとして

「CRCcalcCmd\_LSB\_128KB\_div\_16KB.txt」(分割処理が有効時)

の記述例を以下に示します。

なお、分割処理の設定については「2.2.2 マルチチェックサム対応設定」を参照ください。

## ■ CRCcalcCmd\_LSB\_128KB\_div\_16KB.txt ファイルの内容 (例)

```

# CRC calculate
Original.srec
-fill 0xFF 0x00000 0x20000
# Area No.8
-crop 0x1C000 0x1FFE0
-CRC32_Little_Endian 0x01FFFC -CCITT
-crop 0x1FFFC 0x20000
Original.srec
# Area No.7
-fill 0xFF 0x00000 0x20000
-crop 0x18000 0x1C000
-CRC32_Little_Endian 0x01FFF8 -CCITT
-crop 0x1FFF8 0x20000
Original.srec
# Area No.6
-fill 0xFF 0x00000 0x18000
-crop 0x14000 0x18000
-CRC32_Little_Endian 0x01FFF4 -CCITT
-crop 0x1FFF4 0x20000
Original.srec
# Area No.5
-fill 0xFF 0x00000 0x14000
-crop 0x10000 0x14000
-CRC32_Little_Endian 0x01FFF0 -CCITT
-crop 0x1FFF0 0x20000
Original.srec
# Area No.4
-fill 0xFF 0x00000 0x10000
-crop 0xC000 0x10000
-CRC32_Little_Endian 0x01FFEC -CCITT
-crop 0x1FFEC 0x20000
Original.srec
# Area No.3
-fill 0xFF 0x00000 0xC000
-crop 0x8000 0xC000
-CRC32_Little_Endian 0x01FFE8 -CCITT
-crop 0x1FFE8 0x20000
Original.srec
# Area No.2
-fill 0xFF 0x00000 0x8000
-crop 0x4000 0x8000
-CRC32_Little_Endian 0x01FFE4 -CCITT
-crop 0x1FFE4 0x20000
Original.srec
# Area No.1
-fill 0xFF 0x0000 0x4000
-crop 0x0000 0x4000
-CRC32_Little_Endian 0x01FFE0 -CCITT
-crop 0x1FFE0 0x20000
Original.srec
#
-fill 0xFF 0x000000 0x01FFE0
-Output_Block_Size 16
-Output_addr.srec -Motorola -address-length=4

# Read srec file
# 128KB ROM fill by 0xFF

# CRC calculate area (Test area 0x1C000 - 0x1FFDF : 16KB-16B) for debug
#(chg) CRC32 LSB (with initial value : 0xFFFFFFFF), and store CRC Value at 0x1FFFC.
# Keep CRC area(0x1FFFC - 0x1FFFF)
# Read srec file

# 0-0x1C000 ROM fill by 0xFF
# CRC calculate area (Test area 0x18000 - 0x1BFFF : 16KB)
#(chg) CRC32 LSB (with initial value : 0xFFFFFFFF), and store CRC Value at 0x1FFF8.
# Keep CRC area(0x1FFF8 - 0x1FFFF)
# Read srec file

# 0-0x18000 ROM fill by 0xFF
# CRC calculate area (Test area 0x14000 - 0x17FFF : 16KB)
#(chg) CRC32 LSB (with initial value : 0xFFFFFFFF), and store CRC Value at 0x1FFF4.
# Keep CRC area(0x1FFF4 - 0x1FFFF)
# Read srec file

# 0-0x14000 ROM fill by 0xFF
# CRC calculate area (Test area 0x10000 - 0x13FFF : 16KB)
#(chg) CRC32 LSB (with initial value : 0xFFFFFFFF), and store CRC Value at 0x1FFF0.
# Keep CRC area(0x1FFF0 - 0x1FFFF)
# Read srec file

# 0-0x10000 ROM fill by 0xFF
# CRC calculate area (Test area 0xC0000 - 0xFFFF : 16KB)
#(chg) CRC32 LSB (with initial value : 0xFFFFFFFF), and store CRC Value at 0x1FFEC.
# Keep CRC area(0x1FFEC - 0x1FFFF)
# Read srec file

# 0-0xC000 ROM fill by 0xFF
# CRC calculate area (Test area 0x8000 - 0x1BFF : 16KB)
#(chg) CRC32 LSB (with initial value : 0xFFFFFFFF), and store CRC Value at 0x1FFE8.
# Keep CRC area(0x1FFE8 - 0x1FFFF)
# Read srec file

# 0-0x8000 ROM fill by 0xFF
# CRC calculate area (Test area 0x4000 - 0x7FFF : 16KB)
#(chg) CRC32 LSB (with initial value : 0xFFFFFFFF), and store CRC Value at 0x1FFE4.
# Keep CRC area(0x1FFE4 - 0x1FFFF)
# Read srec file

# 0-0x4000 ROM fill by 0xFF
# CRC calculate area (Test area 0x0000 - 0x3FFF : 16KB) for debug
#(chg) CRC32 LSB (with initial value : 0xFFFFFFFF), and store CRC Value at 0x1FFE0.
# Keep CRC area(0x1FFE0 - 0x1FFFF)
# Read srec file

# -fill 0xFF from 0x0 to 0x1FFE0
#(chg) Set Block size
#(chg) Output of S-record file including CRC value

```

## RA ファミリ RA0 MCU のための IEC60730/60335 セルフテスト・ライブラリ (CM23 Class-C)

デバイスにより ROM の容量が異なる場合は、アドレスの設定はデバイスに合わせて変更してください。また、デバッグを行う場合、デバッガによってはソフトウェアブレークのために ROM の内容を書き換えるものがあるので、その場合は演算の対象領域をデバッグ領域以外に設定する必要があります。

以上の操作で、プロジェクトフォルダ下のビルド構成フォルダ内に **addcrc.srec**（プログラムコードの後ろに CRC 演算結果を付加した S レコードファイル）が生成されるので、これをターゲットボードにダウンロードします。

メニューバーの「実行(Run)」から「デバッグの構成(Debug Configurations)」を選択します。




図 2-4 プロジェクトのデバッグ構成の選択

デバッグ構成のダイアログが表示されたら、使用するビルド構成を選択します。Startup のタブを選び、ELF ファイルからはシンボル情報だけを読み出し、addcrc.srec からは CRC 計算値を含むプログラムイメージを読み込むように設定します。

「デバッグ(Debug)」ボタンを押下すると CRC 演算値がターゲットにダウンロードされます。




図 2-5 ロードイメージとシンボルの設定例

### 2.2.2 マルチチェックサム対応設定

1回のROMテストで全領域を行うには時間を要します。その対策として以下の設定で処理を分割することが可能です。

本サンプルソフト付属の"RA\_Self Tests.c"を編集し、設定します。デフォルト設定は分割処理が有効です。

#### ◆サンプルソフト(for RA0E2)の「RA\_SelfTests.c」ファイル内の設定部分(青字)

分割処理の有効、無効を下記で設定します。

```
#define      DIV_AREA 1           // 0:Not divide  1:Do divide
```

事前に計算されたCRC値の参照アドレスを下記で定義します。

```
/* The address where the 32bit reference CRC value will be stored.
The linker must be configured to generate a CRC value and store it at this location. */
#define      DIV_AREA 1           // 0:Not divide  1:Do divide
#if(DIV_AREA==1)
#define CRC_ADDRESS 0x0001FFE0 // Flash ROM 128KB *The area from 0x1FFE0 to 0xFFFFF is stored Calurated CRC Value.
#endif
```

上記設定により事前計算されたチェックサムを格納してください。

分割処理が有効(DIV\_AREA=1)の場合 : 0x1FFE0~1FFFF の領域に格納してください。

なお、格納方法については"2.2.1"を参照。

### 2.2.3 電源投入時(Power-On)

使用するすべての ROM メモリは、電源投入時にテストする必要があります。

この領域が 1 つの連続したブロックである場合、関数 CRC\_Calculate を使用して、計算された CRC 値を計算して返すことができます。

使用する ROM が 1 つの連続したブロックにない場合は、次の手順を使用する必要があります。

1. CRC\_Start を呼び出します。
2. CRC 計算に含めるメモリの各領域に対して CRC\_AddRange を呼び出します。
3. CRC\_Result を呼び出して、計算された CRC 値を取得します。

計算された CRC 値は、関数 CRC\_Verify を使用して、ROM に格納されている参照 CRC 値と比較できません。

テスト対象となる ROM 領域が CRC 計算に含まれるようにするのはユーザの責任です。

### 2.2.4 定期的(Periodic)

ROM が連続していても、CRC\_AddRange メソッドを使用して ROM の定期的なテストを行うことをお勧めします。これにより、CRC 値をセクション単位で計算できるため、単一の関数呼び出しに時間がかかりすぎることはありません。電源投入テストで指定された手順に従い、各アドレス範囲が十分に小さいことを確認して、CRC\_AddRange の呼び出しに時間がかかりすぎないようにします。

## 2.3 RAM

テストが必要な RAM の領域は、プロジェクトのメモリマップに応じて大きく変わる可能性があることを認識することが非常に重要です。

RAM をテストするときは、次の点に注意してください。

1. r\_ram\_diag.h を include してください。
2. r\_ram\_diag\_config.h のディレクティブを必要に応じて変更してください (表 1-20 を参照)
3. R\_RAM\_Diag に必要なパラメーター (1.3.4 を参照) を定義し、パラメータを渡し関数 R\_RAM\_Diag を呼び出してください。
4. 非破壊テストの場合、バッファ (RramBuffer) を割り当て、保護データが他のブロックに格納されるように設定してください。

### 2.3.1 電源投入時(Power-On)

電源投入時は、RAM テストを実施します。

最初に Extended March C-アルゴリズムを使用してテストを実施し、次に WALKPAT アルゴリズムを使用してテストを実施します。

破壊テストを選択することが可能です。

起動時間が非常に重要な場合は、テストする領域や使用するテストアルゴリズムを限定するなど調整してください。

### 2.3.2 定期的(Periodic)

すべての定期的なテストは非破壊的でなければなりません。

定期的な RAM テストでは使用アルゴリズムを「Extended March C-」又は「WALKPAT」を選択してテストを実施します。(※サンプルプロジェクトでは、「WALKPAT」を選択)

また、テスト対象領域が広い場合、処理時間が長くなりますのでシステムに応じた RAM ブロックの分割が必要になります。

## 2.4 クロック

システムクロックの監視のため、FSP の Configuration 設定画面で TAU0 チャンネル 5 に関連する設定を行います。

下記” **Stacks Configuration** ”画面では、TAU0 チャンネル 5 のキャプチャ機能に関する設定を確認できます。

操作手順としては、

1. プロジェクト・エクスプローラーで赤枠部分の **configuration.xml** ファイルをダブルクリックする
2. FSP Configuration 画面が表示 → 赤枠部分の”Stacks”タブを選択すると” Stacks Configuration ”画面が表示されます。
3. Thread で”g\_timer05 Timer, Independent Channel, …”を選択すると TAU0 ch5 が選択される。
4. ”プロパティ”タブを選択する

下図のように” **Stacks Configuration** ”画面の設定内容(”Settings”)が表示されます。

続いて、”Common”, ”Module g\_timer05 Timer ...”の”General”, ”Input”を選択すると詳細な設定内容が表示されます。

赤い点線枠が主な TAU0 ch5 の設定項目となります。

Property	Value
<b>Common</b>	
Parameter Checking	Default (BSP)
Interrupt Support	Enabled
Pin Output Support	Disabled
Pin Input Support	Enabled
Extra Input Mode Support	Enabled
8-Bit Mode Support	Disabled
<b>General</b>	
Name	g_timer05
Channel	5
Function	Input Pulse Interval Measurement
Bit Timer Mode	16-bit timer
Operation Clock	CK00
Period	0x10000
Period Unit	Raw Counts
Period (Higher 8-bit timer)	0x100
Period Unit (Higher 8-bit timer)	Raw Counts
<b>Input</b>	
Input Source	Low-speed on-chip oscillator (LOCO)
Trigger Edge	Trigger Edge Rising
Input Filter	Disabled
<b>Interrupts</b>	
Setting of starting count and interrupt	Timer interrupt is not generated when counting started/Start trigger is invalid during counting operation.
Callback	NULL
Interrupt Priority	Priority 3
Higher 8-bit Interrupt Priority	Disabled

図 2-6 FSP Configuration 設定画面 (Stacks Configuration タブ : TAU0 ch5)

なお、TAU0 ch5 の詳細な仕様については、ユーザーズマニュアル ハードウェア編の「タイマレイユニット(TAU)」章を参照ください。

次に下記” Interrupts Configuration ”タブでは、TAU0 チャンネル 5 のキャプチャ割込みに割り当てられた関数のユーザ名やイベント番号を確認できます。

なお、割り込みの詳細な仕様については、ユーザーズマニュアル ハードウェア編の「割り込みコントローラユニット(ICU)」章を参照ください。




図 2-7 FSP Configuration 設定画面 (Interrupts Configuration タブ : TAU0 ch5)

本サンプルソフトでは、“ClockMonitor\_Init”関数の呼び出しことで上記の設定内容は関連レジスタへ反映されます。

[記述例]

```
// TAU0 ch5 initial setting
// In RA0, reflect the Stack setting in FSP Configuration to each TAU0 ch5 related register.
// At the same time, set the error functions.
```

```
ClockMonitor_Init ( Clock_Test_Failure );
```

本サンプルプロジェクトでは、この関数内で TAU0 ch5 関連レジスタへ FSP Configuration 設定内容が反映されます。

次に、クロック周波数の許容範囲は clock\_monitor.h の以下で定義しております。

本サンプルソフトでは TAU0 ch5 のタイマ入力に「LOCO」、カウンタ動作クロックに「PCLKB」(ICLK=HOCO 選択)を設定しております。

なお、上記の対象クロックを変更した場合は、以下の定義を選択クロックに合わせて変更してください。

※以下の青色の点線枠部分が本サンプルソフトでの許容範囲の上限、下限値の設定箇所、緑文字部分は補足コメント箇所を示しております。

["clock\_monitor.h"内での定義箇所]

```

/* Hardware clock test reference values */
/*;hwMAXTIME= HOCO_FREQUENCY_MAX / LOCO_FREQUENCY_MIN */
/*;hwMINTIME= HOCO_FREQUENCY_MIN / LOCO_FREQUENCY_MAX
*/
;HOCO_FREQUENCY_MIN: Value considering -1% error of HOCO frequency (31.68MHz)
;LOCO_FREQUENCY_MAX: Value considering +15% error of low-speed on-chip oscillator frequency (37.68KHz)
;HOCO_FREQUENCY_MAX: Value considering +1% error of HOCO frequency (32.32MHz)
;LOCO_FREQUENCY_MIN: Value considering -15% error of low-speed on-chip oscillator frequency (27.85KHz)
;Change the lower and upper limits of the allowable range for pulse interval measurement as appropriate depending on the system.
*/
// egde trig clock ; LOCO , count clock : PCLKB

```

```

#define hwMAXTIME          (0x0489) // 1161
#define hwMINTIME          (0x0349) // 841

```

また、本サンプルソフトでは P-ON 起動時に TAU0 ch5 割り込みが正常に動作するかを

”TAU5\_Err\_Detect\_Test”関数を使用して TAU0 ch5 割り込みの発生を確認します。

## 2.5 独立ウォッチドッグタイマ (IWDT)

### 2.5.1 OFS0 レジスタの設定例 (IWDT 関連)

独立ウォッチドッグタイマを構成するには、オプション設定メモリの OFS0 レジスタを設定する必要があります。例えば、オプション設定メモリを以下のように設定とします。

表 2-1 OFS0 レジスタの設定例 (IWDT 関連)

項目	OFS0 レジスタの設定値 (例)
IWDT スタートモード (IWDTSTRT)	0: リセット後、IWDT は自動的に起動 (オートスタートモード)
IWDT タイムアウト期間選択 (IWDTTOPS[1:0])	01b : 512 サイクル (0x01FF)
IWDT 専用クロック分周比 (IWDTCKS[3:0])	0010b : 16 分周
IWDT ウィンドウ終了位置 (IWDTRPES[1:0])	00b : 75%
IWDT ウィンドウ開始位置 (IWDTRPSS[1:0])	11b : 100%
IWDT リセット割り込み要求 (IWDRSTIRQS)	0 : ノンマスカブル割り込み要求、または割り込み要求を許可
IWDT 停止制御 (IWDTSTPCTL)	1 : スリープモード、スヌーズモード、またはソフトウェアスタンバイモードの状態にあるとき、カウント停止

e<sup>2</sup> studio で FSP (Flexible Software Package) を利用する場合、FSP の「BSP」タブのプロパティで、オプション設定メモリの設定ができます。




図 2-8. e<sup>2</sup> studio の FSP による OFS0 レジスタ設定例

「Generate Project Content」 ボタンを押すと、プロパティでの設定内容が、下記ファイルの該当シンボルの定義に反映されます。

※なお、ご使用になる FSP バージョンで該当ファイル名や該当シンボルが異なる場合がございます。ご注意ください。

- 該当ファイル

..\project-name\ra\_cfg\fsp\_cfg\bsp\bsp\_mcu\_ofs\_cfg.h

- 該当シンボル部分 (抜粋)

```
#define OFS_IWDT (0xFFFFA001 | 0 << 1 | 1 << 2 | 2 << 4 | 0 << 8 | 3 << 10 | 0 << 12 | 1 << 14)
#define BSP_CFG_OPTION_SETTING_OFS0 (OFS_IWDT)
```




図 2-9. オプション機能選択レジスタ 0 (OFS0)

IWDT の詳細につきましては、RA MCU のハードウェアユーザーズマニュアル「20. 独立ウォッチドッグタイマ (IWDT)」を参照ください。

独立ウォッチドッグタイマは、IWDT\_Init を呼び出して、リセット後できるだけ早く初期化する必要があります。

```
/* Setup the Independent WDT. */
IWDT_Init();
```

この後、ウォッチドッグタイマは、ウォッチドッグタイマがタイムアウトしてリセットが実行されるのを防ぐために、定期的リフレッシュする必要があります。ウィンドウ処理を使用する場合、リフレッシュは単に定期的であるだけでなく、指定されたウィンドウに一致するように時間を調整する必要があります。ウォッチドッグタイマの更新は以下で行います。

```
/* Regularly kick the watchdog to prevent it performing a reset. */
IWDT_Kick();
```

ウォッチドッグタイマがエラー検出時に NMI を生成するように設定されている場合、ユーザはその結果の割り込みを処理する必要があります。

### 2.5.2 NMI 割り込みコールバック関数の登録と記述例

P-ON 起動時に IWDT が正常に動作するかを API 関数 : IWDT\_Err\_Detect\_Test()内で確認します。

そのための事前準備として、ユーザは NMI 割り込みのコールバック関数(NMI\_Handler\_callback)内で IWDT アンダーフローによる割り込み要因だった場合に"IWDT\_Err\_Test\_Judge()"関数をコールする処理を準備する必要があります。

ユーザーは、FSP(Flexible Software Package)が提供する BSP API 関数"R\_BSP\_GroupIrqWrite()"を使用してコールバックを登録することができます。

これを実施することにより、1つ以上のグループ割り込みの通知を有効にすることができます。

NMI 割り込みが発生すると、NMI ハンドラーは割り込みの原因に対して登録されたコールバックがあるかどうかを確認し、登録されている場合は登録されたコールバック関数を呼び出します。

なお詳細は、下記の RA FSP (Flexible Software Package) のドキュメントを参照ください。

[Renesas Flexible Software Package \(FSP\) Documentation](#)

の"MCU Board Support Package" – "◆ R\_BSP\_GroupIrqWrite()"を参照ください。

注意 :

エラー検出時にリセットを実行する(OFS0.IWDRSTIRQS=1)ようにウォッチドッグタイマが構成されている場合、API 関数 : IWDT\_Err\_Detect\_Test()による正常動作確認は実施しないでください。

次に NMI 割り込みコールバック関数(NMI\_Handler\_callback)の登録及び記述例を記載します。

### ◎NMI 割り込みコールバック関数の登録

サンプルソフトの”RA\_SelfTest.c”にあるコールバック関数登録時の記述例です。ユーザのシステムに合わせて登録を実施してください。

```
for (bsp_grp_irq_t irq = BSP_GRP_IRQ_IWDT_ERROR; irq <= BSP_GRP_IRQ_CACHE_PARITY; irq++){
    R_BSP_GroupIrqWrite(irq , NMI_Handler_callback);
}
```

### ◎NMI 割り込みコールバック関数(NMI\_Handler\_callback)の IWDT 割り込み要因発生時の記述例(青字)

```
static void NMI_Handler_callback(bsp_grp_irq_t irq)
{
    /*Read NMISR register to discover NMI cause.*/
    switch(irq){
        case BSP_GRP_IRQ_IWDT_ERROR :
            if( FALSE == IWDT_Err_Test_Judge() )
            {
                Watchdog_Test_Failure();
            }
            break;
        default:
            Error_Detected_Loop(ERROR_NMI_OTHER);
            /*Should not return from an NMI*/
            while(1){;}
    }
}
```

## ウェブサイトとサポート

RA MCU に関する情報や、ツール、ドキュメントのダウンロード、技術サポートなどは、下記の各ウェブサイトを通じて利用できます。

- RA 製品情報 : [www.renesas.com/ra](http://www.renesas.com/ra)
- RA FSP (Flexible Software Package) : [www.renesas.com/FSP](http://www.renesas.com/FSP)
- RA サポートフォーラム : [www.renesas.com/ra/forum](http://www.renesas.com/ra/forum)
- Renesas サポート : [www.renesas.com/support](http://www.renesas.com/support)

## 参考文書

1. Arm® Cortex®-M23 Devices Generic User Guide Revision: r1p0  
2.1.4 Core registers  
Chapter 3: The Cortex®-M23 Instruction Set
2. Arm®v8-M Architecture Reference Manual  
D1.1 Register index  
C2.4 Alphabetical list of instructions

すべての商標および登録商標はそれぞれの所有者に帰属します。

改訂履歴

Rev.	発行日	説明	
		ページ	ポイント
1.00	2026.3.26	—	初版

## 製品ご使用上の注意事項

ここでは、マイコン製品全体に適用する「使用上の注意事項」について説明します。個別の使用上の注意事項については、本ドキュメントおよびテクニカルアップデートを参照してください。

### 1. 静電気対策

CMOS 製品の取り扱いの際は静電気防止を心がけてください。CMOS 製品は強い静電気によってゲート絶縁破壊を生じることがあります。運搬や保存の際には、当社出荷梱包に使用している導電性のトレーやマガジンケース、導電性の緩衝材、金属ケースなどを利用し、組み立て工程にはアースを施してください。プラスチック板上に放置したり、端子を触ったりしないでください。また、CMOS 製品を実装したボードについても同様の扱いをしてください。

### 2. 電源投入時の処置

電源投入時は、製品の状態は不定です。電源投入時には、LSI の内部回路の状態は不確定であり、レジスタの設定や各端子の状態は不定です。外部リセット端子でリセットする製品の場合、電源投入からリセットが有効になるまでの期間、端子の状態は保証できません。同様に、内蔵パワーオンリセット機能を使用してリセットする製品の場合、電源投入からリセットのかかる一定電圧に達するまでの期間、端子の状態は保証できません。

### 3. 電源オフ時における入力信号

当該製品の電源がオフ状態のときに、入力信号や入出力プルアップ電源を入れしないでください。入力信号や入出力プルアップ電源からの電流注入により、誤動作を引き起こしたり、異常電流が流れ内部素子を劣化させたりする場合があります。資料中に「電源オフ時における入力信号」についての記載のある製品は、その内容を守ってください。

### 4. 未使用端子の処理

未使用端子は、「未使用端子の処理」に従って処理してください。CMOS 製品の入力端子のインピーダンスは、一般に、ハイインピーダンスとなっています。未使用端子を開放状態で動作させると、誘導現象により、LSI 周辺のノイズが印加され、LSI 内部で貫通電流が流れたり、入力信号と認識されて誤動作を起こす恐れがあります。

### 5. クロックについて

リセット時は、クロックが安定した後、リセットを解除してください。プログラム実行中のクロック切り替え時は、切り替え先クロックが安定した後に切り替えてください。リセット時、外部発振子（または外部発振回路）を用いたクロックで動作を開始するシステムでは、クロックが十分安定した後、リセットを解除してください。また、プログラムの途中で外部発振子（または外部発振回路）を用いたクロックに切り替える場合は、切り替え先のクロックが十分安定してから切り替えてください。

### 6. 入力端子の印加波形

入力ノイズや反射波による波形歪みは誤動作の原因になりますので注意してください。CMOS 製品の入力がノイズなどに起因して、 $V_{IL}$  (Max.) から  $V_{IH}$  (Min.) までの領域にとどまるような場合は、誤動作を引き起こす恐れがあります。入力レベルが固定の場合はもちろん、 $V_{IL}$  (Max.) から  $V_{IH}$  (Min.) までの領域を通過する遷移期間中にチャタリングノイズなどが入らないように使用してください。

### 7. リザーブアドレス（予約領域）のアクセス禁止

リザーブアドレス（予約領域）のアクセスを禁止します。アドレス領域には、将来の拡張機能用に割り付けられている リザーブアドレス（予約領域）があります。これらのアドレスをアクセスしたときの動作については、保証できませんので、アクセスしないようにしてください。

### 8. 製品間の相違について

型名の異なる製品に変更する場合は、製品型名ごとにシステム評価試験を実施してください。同じグループのマイコンでも型名が違えば、フラッシュメモリ、レイアウトパターンの相違などにより、電気的特性の範囲で、特性値、動作マージン、ノイズ耐量、ノイズ輻射量などが異なる場合があります。型名が違えば製品に変更する場合は、個々の製品ごとにシステム評価試験を実施してください。

## ご注意書き

1. 本資料に記載された回路、ソフトウェアおよびこれらに関連する情報は、半導体製品の動作例、応用例を説明するものです。回路、ソフトウェアおよびこれらに関連する情報を使用する場合、お客様の責任において、お客様の機器・システムを設計ください。これらの使用に起因して生じた損害（お客様または第三者いずれに生じた損害も含まれます。以下同じです。）に関し、当社は、一切その責任を負いません。
2. 当社製品または本資料に記載された製品データ、図、表、プログラム、アルゴリズム、応用回路例等の情報の使用に起因して発生した第三者の特許権、著作権その他の知的財産権に対する侵害またはこれらに関する紛争について、当社は、何らの保証を行うものではなく、また責任を負うものではありません。
3. 当社は、本資料に基づき当社または第三者の特許権、著作権その他の知的財産権を何ら許諾するものではありません。
4. 当社製品を組み込んだ製品の輸出入、製造、販売、利用、配布その他の行為を行うにあたり、第三者保有の技術の利用に関するライセンスが必要となる場合、当該ライセンス取得の判断および取得はお客様の責任において行ってください。
5. 当社製品を、全部または一部を問わず、改造、改変、複製、リバースエンジニアリング、その他、不適切に使用しないでください。かかる改造、改変、複製、リバースエンジニアリング等により生じた損害に関し、当社は、一切その責任を負いません。
6. 当社は、当社製品の品質水準を「標準水準」および「高品質水準」に分類しており、各品質水準は、以下に示す用途に製品が使用されることを意図しております。

標準水準： コンピュータ、OA 機器、通信機器、計測機器、AV 機器、家電、工作機械、パーソナル機器、産業用ロボット等

高品質水準： 輸送機器（自動車、電車、船舶等）、交通制御（信号）、大規模通信機器、金融端末基幹システム、各種安全制御装置等

当社製品は、データシート等により高信頼性、Harsh environment 向け製品と定義しているものを除き、直接生命・身体に危害を及ぼす可能性のある機器・システム（生命維持装置、人体に埋め込み使用するもの等）、もしくは多大な物的損害を発生させるおそれのある機器・システム（宇宙機器と、海底中継器、原子力制御システム、航空機制御システム、プラント基幹システム、軍事機器等）に使用されることを意図しておらず、これらの用途に使用することは想定していません。たとえ、当社が想定していない用途に当社製品を使用したことにより損害が生じても、当社は一切その責任を負いません。

7. あらゆる半導体製品は、外部攻撃からの安全性を 100%保証されているわけではありません。当社ハードウェア/ソフトウェア製品にはセキュリティ対策が組み込まれているものもありますが、これによって、当社は、セキュリティ脆弱性または侵害（当社製品または当社製品が使用されているシステムに対する不正アクセス・不正使用を含みますが、これに限りません。）から生じる責任を負うものではありません。当社は、当社製品または当社製品が使用されたあらゆるシステムが、不正な改変、攻撃、ウイルス、干渉、ハッキング、データの破壊または窃盗その他の不正な侵入行為（「脆弱性問題」といいます。）によって影響を受けないことを保証しません。当社は、脆弱性問題に起因したまたはこれに関連して生じた損害について、一切責任を負いません。また、法令において認められる限りにおいて、本資料および当社ハードウェア/ソフトウェア製品について、商品性および特定目的との合致に関する保証ならびに第三者の権利を侵害しないことの保証を含め、明示または黙示のいかなる保証も行いません。
8. 当社製品をご使用の際は、最新の製品情報（データシート、ユーザーズマニュアル、アプリケーションノート、信頼性ハンドブックに記載の「半導体デバイスの使用上の一般的な注意事項」等）をご確認の上、当社が指定する最大定格、動作電源電圧範囲、放熱特性、実装条件その他指定条件の範囲内でご使用ください。指定条件の範囲を超えて当社製品をご使用された場合の故障、誤動作の不具合および事故につきましては、当社は、一切その責任を負いません。
9. 当社は、当社製品の品質および信頼性の向上に努めていますが、半導体製品はある確率で故障が発生したり、使用条件によっては誤動作したりする場合があります。また、当社製品は、データシート等において高信頼性、Harsh environment 向け製品と定義しているものを除き、耐放射線設計を行っておりません。仮に当社製品の故障または誤動作が生じた場合であっても、人身事故、火災事故その他社会的損害等を生じさせないよう、お客様の責任において、冗長設計、延焼対策設計、誤動作防止設計等の安全設計およびエージング処理等、お客様の機器・システムとしての出荷保証を行ってください。特に、マイコンソフトウェアは、単独での検証は困難なため、お客様の機器・システムとしての安全検証をお客様の責任で行ってください。
10. 当社製品の環境適合性等の詳細につきましては、製品個別に必ず当社営業窓口までお問合せください。ご使用に際しては、特定の物質の含有・使用を規制する RoHS 指令等、適用される環境関連法令を十分調査のうえ、かかる法令に適合するようご使用ください。かかる法令を遵守しないことにより生じた損害に関して、当社は、一切その責任を負いません。
11. 当社製品および技術を国内外の法令および規則により製造・使用・販売を禁止されている機器・システムに使用することはできません。当社製品および技術を輸出、販売または移転等する場合は、「外国為替及び外国貿易法」その他日本国および適用される外国の輸出管理関連法規を遵守し、それらの定めるところに従い必要な手続きを行ってください。
12. お客様が当社製品を第三者に転売等される場合には、事前に当該第三者に対して、本ご注意書き記載の諸条件を通知する責任を負うものいたします。
13. 本資料の全部または一部を当社の文書による事前の承諾を得ることなく転載または複製することを禁じます。
14. 本資料に記載されている内容または当社製品についてご不明な点がございましたら、当社の営業担当者までお問合せください。

注 1. 本資料において使用されている「当社」とは、ルネサス エレクトロニクス株式会社およびルネサス エレクトロニクス株式会社が直接的、間接的に支配する会社をいいます。

注 2. 本資料において使用されている「当社製品」とは、注 1 において定義された当社の開発、製造製品をいいます。

(Rev.5.0-1 2020.10)

## 本社所在地

〒135-0061 東京都江東区豊洲 3-2-24（豊洲フォレストシア）

[www.renesas.com](http://www.renesas.com)

## お問合せ窓口

弊社の製品や技術、ドキュメントの最新情報、最寄の営業お問合せ窓口に関する情報などは、弊社ウェブサイトをご覧ください。

[www.renesas.com/contact/](http://www.renesas.com/contact/)

## 商標について

ルネサスおよびルネサスロゴはルネサス エレクトロニクス株式会社の商標です。すべての商標および登録商標は、それぞれの所有者に帰属します。