

お客様各位

カタログ等資料中の旧社名の扱いについて

2010年4月1日を以ってNECエレクトロニクス株式会社及び株式会社ルネサステクノロジが合併し、両社の全ての事業が当社に承継されております。従いまして、本資料中には旧社名での表記が残っておりますが、当社の資料として有効ですので、ご理解の程宜しくお願い申し上げます。

ルネサスエレクトロニクス ホームページ (<http://www.renesas.com>)

2010年4月1日
ルネサスエレクトロニクス株式会社

【発行】ルネサスエレクトロニクス株式会社 (<http://www.renesas.com>)

【問い合わせ先】 <http://japan.renesas.com/inquiry>

ご注意書き

1. 本資料に記載されている内容は本資料発行時点のものであり、予告なく変更することがあります。当社製品のご購入およびご使用にあたりましては、事前に当社営業窓口で最新の情報をご確認いただきますとともに、当社ホームページなどを通じて公開される情報に常にご注意ください。
2. 本資料に記載された当社製品および技術情報の使用に関連し発生した第三者の特許権、著作権その他の知的財産権の侵害等に関し、当社は、一切その責任を負いません。当社は、本資料に基づき当社または第三者の特許権、著作権その他の知的財産権を何ら許諾するものではありません。
3. 当社製品を改造、改変、複製等しないでください。
4. 本資料に記載された回路、ソフトウェアおよびこれらに関連する情報は、半導体製品の動作例、応用例を説明するものです。お客様の機器の設計において、回路、ソフトウェアおよびこれらに関連する情報を使用する場合には、お客様の責任において行ってください。これらの使用に起因しお客様または第三者に生じた損害に関し、当社は、一切その責任を負いません。
5. 輸出に際しては、「外国為替及び外国貿易法」その他輸出関連法令を遵守し、かかる法令の定めるところにより必要な手続を行ってください。本資料に記載されている当社製品および技術を大量破壊兵器の開発等の目的、軍事利用の目的その他軍事用途の目的で使用しないでください。また、当社製品および技術を国内外の法令および規則により製造・使用・販売を禁止されている機器に使用することができません。
6. 本資料に記載されている情報は、正確を期すため慎重に作成したのですが、誤りが無いことを保証するものではありません。万一、本資料に記載されている情報の誤りに起因する損害がお客様に生じた場合においても、当社は、一切その責任を負いません。
7. 当社は、当社製品の品質水準を「標準水準」、「高品質水準」および「特定水準」に分類しております。また、各品質水準は、以下に示す用途に製品が使われることを意図しておりますので、当社製品の品質水準をご確認ください。お客様は、当社の文書による事前の承諾を得ることなく、「特定水準」に分類された用途に当社製品を使用することができません。また、お客様は、当社の文書による事前の承諾を得ることなく、意図されていない用途に当社製品を使用することができません。当社の文書による事前の承諾を得ることなく、「特定水準」に分類された用途または意図されていない用途に当社製品を使用したことによりお客様または第三者に生じた損害等に関し、当社は、一切その責任を負いません。なお、当社製品のデータ・シート、データ・ブック等の資料で特に品質水準の表示がない場合は、標準水準製品であることを表します。
標準水準： コンピュータ、OA 機器、通信機器、計測機器、AV 機器、家電、工作機械、パーソナル機器、産業用ロボット
高品質水準： 輸送機器（自動車、電車、船舶等）、交通用信号機器、防災・防犯装置、各種安全装置、生命維持を目的として設計されていない医療機器（厚生労働省定義の管理医療機器に相当）
特定水準： 航空機器、航空宇宙機器、海底中継機器、原子力制御システム、生命維持のための医療機器（生命維持装置、人体に埋め込み使用するもの、治療行為（患部切り出し等）を行うもの、その他直接人命に影響を与えるもの）（厚生労働省定義の高度管理医療機器に相当）またはシステム等
8. 本資料に記載された当社製品のご使用につき、特に、最大定格、動作電源電圧範囲、放熱特性、実装条件その他諸条件につきましては、当社保証範囲内でご使用ください。当社保証範囲を超えて当社製品をご使用された場合の故障および事故につきましては、当社は、一切その責任を負いません。
9. 当社は、当社製品の品質および信頼性の向上に努めておりますが、半導体製品はある確率で故障が発生したり、使用条件によっては誤動作したりする場合があります。また、当社製品は耐放射線設計については行っておりません。当社製品の故障または誤動作が生じた場合も、人身事故、火災事故、社会的損害などを生じさせないようお客様の責任において冗長設計、延焼対策設計、誤動作防止設計等の安全設計およびエージング処理等、機器またはシステムとしての出荷保証をお願いいたします。特に、マイコンソフトウェアは、単独での検証は困難なため、お客様が製造された最終の機器・システムとしての安全検証をお願いいたします。
10. 当社製品の環境適合性等、詳細につきましては製品個別に必ず当社営業窓口までお問合せください。ご使用に際しては、特定の物質の含有・使用を規制する RoHS 指令等、適用される環境関連法令を十分調査のうえ、かかる法令に適合するようご使用ください。お客様がかかる法令を遵守しないことにより生じた損害に関し、当社は、一切その責任を負いません。
11. 本資料の全部または一部を当社の文書による事前の承諾を得ることなく転載または複製することを固くお断りいたします。
12. 本資料に関する詳細についてのお問い合わせその他お気付きの点等がございましたら当社営業窓口までご照会ください。

注 1. 本資料において使用されている「当社」とは、ルネサスエレクトロニクス株式会社およびルネサスエレクトロニクス株式会社とその総株主の議決権の過半数を直接または間接に保有する会社をいいます。

注 2. 本資料において使用されている「当社製品」とは、注 1 において定義された当社の開発、製造製品をいいます。

H8S/2400 シリーズ

SCI 調歩同期式シリアルデータ送受信

要旨

本アプリケーションノートでは、シリアルコミュニケーションインタフェース (SCI) の調歩同期式モードを使用した、8 フレーム (8 バイト) のシリアルデータ同時送受信動作を示します。

SCI 内部では、送信部と受信部は独立していますので、全二重通信を行うことができます。また、送信部と受信部がともにダブルバッファ構造になっていますので、送信および受信中にデータのリード/ライトができ、連続送受信が可能です。

動作確認デバイス

H8S/2472、H8S/2463、H8S/2462 グループ

はじめに

動作確認デバイスと同様の内部 I/O レジスタを持つ他の H8S ファミリでも本プログラムを使用することができます。ただし、一部機能を機能追加、変更等している場合がありますので、最新のマニュアルを確認してください。

このアプリケーションノートをご使用に際しては十分な評価を行ってください。

目次

1. 仕様	2
2. 適用条件	2
3. 使用機能説明	3
4. 動作説明	5
5. ソフトウェア説明	6
6. 参考ドキュメント	22

1. 仕様

本アプリケーションノートでは、8 フレーム (8 バイト) のデータを同時に送受信し、受信データの整合性を確認して、正常であれば High レベルをポート A0 (PA0) 端子から出力します。

図 1 に本アプリケーションノートの動作概要を示します。また、以下に詳細仕様を示します。

- 2 チャンネルの SCI (SCI_1、SCI_3) のうち、SCI_1 を使用します。
- 調歩同期式モードで、8 フレーム (8 バイト) のデータ同時送受信を行います。
- 通信フォーマットは、データ長が 8 ビット、パリティなし、ストップビット長を 1 ビットに設定します。
- ビットレートは 38,400 (bit/s) に設定します。
- 送受信データは、ASCII コードの "R" "E" "N" "E" "S" "A" "S" "." です。

【注】本アプリケーションノートでは受信データと送信データは同一とします。




図 1 調歩同期式シリアルデータ同時送受信の動作概要

2. 適用条件

表 1 適用条件

項目	内容
動作周波数	入力クロック : 8MHz システムクロック (φ) : 32MHz (8MHz の 4 通倍)
動作電圧	3.3V
動作モード	モード 2 (MD2 = 1, MD1 = 1)
統合開発環境	High-performance Embedded Workshop (HEW) Ver.4.04.01
評価ボード	ルネサステクノロジ製 : R0K402472D000BR
C/C++コンパイラ	ルネサステクノロジ製 H8S,H8/300 C/C++ Compiler (V.6.02.01.000)
コンパイルオプション	-cpu=2600A:24 -optimize=0
最適化リンケージエディタ	ルネサステクノロジ製 Optimizing Linkage Editor (V.9.04.01.000)
リンカオプション	-start=PRresetPRG,PIntPRG/0400, P,C,C\$DSEC,C\$BSEC,D/0800, B,R/0FF0800, S/0FF9600

3. 使用機能説明

3.1 調歩同期式モードの動作

調歩同期式シリアル通信のフォーマットを図 2 に示します。1 フレームは、スタートビット (Low レベル) から始まり送受信データ、パリティビット、ストップビット (High レベル) の順で構成されます。調歩同期式シリアル通信では、通信回線は通常マーク状態 (High レベル) に保たれています。SCI は通信回線を監視し、スペース (Low レベル) を検出するとスタートビットとみなして通信を開始します。SCI 内部では送信部と受信部が独立していますので、全二重通信を行うことができます。また、送信部/受信部はともにダブルバッファ構造になっていますので、送信および受信中にデータのリード/ライトができ、連続送受信が可能です。




図 2 調歩同期式通信のデータフォーマット (8 ビットデータ/パリティあり/2 ストップビットの場合)

3.2 シリアルデータ送信 (調歩同期式)

図 3 に調歩同期式モードの送信動作例を示します。データ送信時 SCI は以下のように動作します。

- (1) SCI はシリアルステータスレジスタ (SSR) の TDRE を監視し、クリアされるとトランスミットデータレジスタ (TDR) にデータが書き込まれたと認識して TDR からトランスミットシフトレジスタ (TSR) にデータを転送します。
- (2) TDR から TSR にデータを転送すると、TDRE を 1 にセットして送信を開始します。このとき、シリアルコントロールレジスタ (SCR) の TIE が 1 にセットされていると送信データエンプティ (TXI) 割り込み要求が発生します。この TXI 割り込みルーチンで、前に転送したデータの送信が終了するまでに TDR に次の送信データを書き込むことで連続送信が可能です。
- (3) 送信データ出力 (TxD) 端子からスタートビット、送信データ、パリティビットまたはマルチプロセスビット (フォーマットによってはない場合もあります)、ストップビットの順に送り出します。
- (4) ストップビットを送り出すタイミングで TDRE をチェックします。
- (5) TDRE が 0 であると次の送信データを TDR から TSR にデータを転送し、ストップビット送出後、次のフレームの送信を開始します。
- (6) TDRE が 1 であると SSR の TEND に 1 をセットし、ストップビット送出後、1 を出力してマーク状態になります。このとき SCR の TEIE が 1 にセットされていると TEI 割り込み要求が発生します。




図 3 調歩同期式モードの送信動作例 (8 ビットデータ/パリティあり/1 ストップビットの例)

3.3 シリアルデータ受信 (調歩同期式)

図 4 に調歩同期式モードの受信動作例を示します。データ受信時 SCI は以下のように動作します。

- (1) 通信回線を監視し、スタートビットを検出すると内部を同期化して受信データをレシーブシフトレジスタ (RSR) に取り込み、パリティビットとストップビットをチェックします。
- (2) オーバランエラーが発生したとき (シリアルステータスレジスタ (SSR) の RDRF が 1 にセットされたまま次のデータを受信完了したとき) は SSR の ORER をセットします。このとき SCR の RIE が 1 にセットされていると ERI 割り込み要求を発生します。受信データはレシーブデータレジスタ (RDR) に転送しません。RDRF は 1 にセットされた状態を保持します。
- (3) パリティエラーが発生した場合は SSR の PER をセットし、受信データを RDR に転送します。このとき SCR の RIE が 1 にセットされていると ERI 割り込み要求を発生します。
- (4) フレーミングエラーを検出した場合は SSR の FER をセットし、受信データを RDR に転送します。このとき SCR の RIE が 1 にセットされていると受信エラー (ERI) 割り込み要求を発生します。
- (5) 正常に受信したときは SSR の RDRF をセットし、受信データを RDR に転送します。このとき SCR の RIE が 1 にセットされていると受信データフル (RXI) 割り込み要求を発生します。この RXI 割り込み処理ルーチンで RDR に転送された受信データを次のデータ受信完了までにリードすることで連続受信が可能です。




図 4 調歩同期式モードの受信動作例 (8 ビットデータ/パリティあり/1 ストップビットの例)

4. 動作説明

図 5 に本アプリケーションノートにおける調歩同期式モードの送受信動作を示します。




図 5 調歩同期式モードを使用したシリアルデータの送受信動作

5. ソフトウェア説明

5.1 記号定数

表 2 記号定数一覧

定数名	設定値	内容	使用関数
FIXSCI	8	シリアル通信データ数	main, init_SCI, INT_SCI1_TXI1

5.2 ROM 化変数

表 3 ROM 化定数一覧

型名	変数名	設定値	内容	使用関数
const unsigned char	SCI_dataT[0]	H'52	送信用データ 1	main, INT_SCI1_TXI1
	SCI_dataT[1]	H'45	送信用データ 2	main, INT_SCI1_TXI1
	SCI_dataT[2]	H'4E	送信用データ 3	main, INT_SCI1_TXI1
	SCI_dataT[3]	H'45	送信用データ 4	main, INT_SCI1_TXI1
	SCI_dataT[4]	H'53	送信用データ 5	main, INT_SCI1_TXI1
	SCI_dataT[5]	H'41	送信用データ 6	main, INT_SCI1_TXI1
	SCI_dataT[6]	H'53	送信用データ 7	main, INT_SCI1_TXI1
	SCI_dataT[7]	H'2E	送信用データ 8	main, INT_SCI1_TXI1

5.3 RAM 変数

表 4 RAM 定数一覧

型名	変数名	内容	使用関数
unsigned char	USER_error	エラー検出回数カウンタ	main, INT_SCI1_ERI1
unsigned char	SCI_dataR[]	SCI 受信データ格納先	main, init_SCI, INT_SCI1_RXI1
unsigned char	SCI_cntT	SCI 送信カウンタ	main, init_SCI, INT_SCI1_TXI1
unsigned char	SCI_cntR	SCI 受信カウンタ	main, init_SCI, INT_SCI1_RXI1

5.4 関数一覧

表 5 関数一覧

関数名	機能
PowerOn_Reset	<ul style="list-style-type: none"> 初期設定関数 スタックポインタ (SP) の初期化、割り込みマスクビットの設定、未初期化/初期化データの設定、main 関数呼び出し。
main	<ul style="list-style-type: none"> メイン関数 init_CPU、init_SCI 関数の呼び出し。
init_CPU	<ul style="list-style-type: none"> I/O レジスタ初期化関数 各レジスタの初期化。
init_SCI	<ul style="list-style-type: none"> SCI 初期化関数 SCI の通信モード設定と動作開始。
INT_SCI1_RXI1	<ul style="list-style-type: none"> レシーブデータフル割り込み関数 受信データの格納と受信回数の管理。
INT_SCI1_TXI1	<ul style="list-style-type: none"> トランスミットデータエンpty割り込み関数 送信データの設定と送信回数の管理。
INT_SCI1_ERI1	<ul style="list-style-type: none"> 受信エラー割り込み関数 オーバランエラー、フレーミングエラー検出回数の管理。

5.5 関数説明

5.5.1 PowerOn_Reset

(1) 機能概要

PowerON_Reset 関数では、スタックポインタ (SP) を初期化し、組み込み関数や標準ライブラリ関数を用いて、割り込みマスクビットの設定や未初期化/初期化データを設定します。そして、main 関数を呼び出します。

(2) 引数

なし

(3) 戻り値

なし

(4) 使用内部 I/O レジスタ説明

なし

(5) フローチャート




図 6 フローチャート (PowerON_Reset)

5.5.2 main 関数

(1) 機能概要

main 関数では、init_CPU 関数および init_SCI 関数を呼び出します。また、シリアル送受信終了後、送信と受信回数の確認と各データの比較評価を行い、結果を PA0 から出力します。

(2) 引数

なし

(3) 戻り値

なし

(4) 使用内部 I/O レジスタ説明

本関数で使用する内部レジスタを以下に示します。

なお、設定値は、本アプリケーションノートにおいて使用している値であり、初期値とは異なります。

- ポート A 出力データレジスタ (PAODR) ビット数 : 8 アドレス : H'FFFFAA

ビット	ビット名	設定値	R/W	説 明
0	PA0ODR	0/1	R/W	汎用出力ポートとして使用する端子の出力データを格納します。

(5) フローチャート




図7 フローチャート(main)

5.5.3 init_CPU 関数

(1) 機能概要

init_CPU 関数では、システムクロックの設定や、CPU 動作モードの設定を初期化します。

(2) 引数

なし

(3) 戻り値

なし

(4) 使用内部 I/O レジスタ説明

本関数で使用する内部レジスタを以下に示します。

なお、設定値は、本アプリケーションノートにおいて使用している値であり、初期値とは異なります。

- スタンバイコントロールレジスタ (SBYCR) ビット数：8 アドレス：H'FFFF84

ビット	ビット名	設定値	R/W	説 明
2	SCK2	0	R/W	システムクロックセレクト 2~0 高速モードおよび中速モードでのバスマスタのクロックを選択します。 000：高速モード 001：中速クロックは $\phi/2$ 010：中速クロックは $\phi/4$ 011：中速クロックは $\phi/8$ 100：中速クロックは $\phi/16$ 101：中速クロックは $\phi/32$ 11x：設定しないでください
1	SCK1	0	R/W	
0	SCK0	0	R/W	

【注】 x : Don't care

- モードコントロールレジスタ (MDCR) ビット数：8 アドレス：H'FFFFC5

ビット	ビット名	設定値	R/W	説 明
7	EXPE	0	R/W	拡張モードイネーブル 拡張モードを設定します。 0：シングルチップモード 1：拡張モード

- ポート A データディレクションレジスタ (PADDR) ビット数：8 アドレス：H'FFFFAB

ビット	ビット名	設定値	R/W	説 明
0	PA0DDR	1	W	このビットを 1 にセットすると対応する端子は出力ポートとなり、0 にクリアすると入力ポートになります。 ポート A 入力データレジスタ (PAPIN) と同じアドレスのため、このアドレスをリードするとポート A の状態が読み出されます。

- ポート A 出力データレジスタ (PAODR) ビット数：8 アドレス：H'FFFFAA

ビット	ビット名	設定値	R/W	説 明
0	PA0ODR	0	R/W	汎用出力ポートとして使用する端子の出力データを格納します。

(5) フローチャート




図 8 フローチャート (init_CPU)

5.5.4 init_SCI 関数

(1) 機能概要

init_SCI 関数では、受信データ初期化と、SCI の初期設定を行います。

(2) 引数

なし

(3) 戻り値

なし

(4) 使用内部 I/O レジスタ説明

本関数で使用する内部レジスタを以下に示します。

なお、設定値は、本アプリケーションノートにおいて使用している値であり、初期値とは異なります。

- モジュールストップコントロールレジスタ L (MSTPCRL) ビット数：8 アドレス：H'FFFF87

ビット	ビット名	設定値	R/W	説明
6	MSTP6	0	R/W	シリアルコミュニケーションインタフェース 1 (SCI_1) 1: モジュールはバスサイクルの終了時点でモジュールストップモードへ遷移します。 0: モジュールストップモードは解除され、バスサイクルの終了時点で動作を再開します。

- シリアルモードレジスタ_1 (SMR_1) ビット数：8 アドレス：H'FFFE98

ビット	ビット名	設定値	R/W	説明
7	C/A	0	R/W	コミュニケーションモード 0: 調歩同期式モードで動作します。 1: クロック同期式モードで動作します。
6	CHR	0	R/W	キャラクタレングス (調歩同期式モードのみ有効) 0: データ長 8 ビットで送受信します。 1: データ長 7 ビットで送受信します。LSB ファースト固定となり、送信では TDR の MSB は送信されません。
5	PE	0	R/W	パリティイネーブル (調歩同期式モードのみ有効) このビットが 1 のとき、送信時はパリティビットを付加し、受信時はパリティチェックを行います。マルチプロセッサフォーマットではこのビットの設定にかかわらずパリティビットの付加、チェックは行いません。
4	O/E	0	R/W	パリティモード (調歩同期式モードで PE=1 のときのみ有効) 0: 偶数パリティで送受信します。 1: 奇数パリティで送受信します。
3	STOP	0	R/W	ストップビットレングス (調歩同期式モードのみ有効) 送信時のストップビットの長さを選択します。 0: 1 ストップビット 1: 2 ストップビット
2	MP	0	R/W	マルチプロセッサモード (調歩同期式モードのみ有効) このビットが 1 のときマルチプロセッサ通信機能がイネーブルになります。 マルチプロセッサモードでは PE、O/E ビットの設定は無効です。
1	CKS1	0	R/W	クロックセレクト 1、0 内蔵ポーレートジェネレータのクロックソースを選択します。 00: φクロック (n=0) 01: φ/4 クロック (n=1) 10: φ/16 クロック (n=2) 11: φ/64 クロック (n=3)
0	CKS0	0	R/W	

● ビットレートレジスタ (BRR_1) ビット数 : 8 アドレス : H'FFFE99

ビットレートレジスタ (BRR_1) は、SMR_1 の CKS1、CKS0 で選択されるボーレートジェネレータの動作クロックとあわせて、送信/受信のビットレートを設定する 8 ビットのレジスタです。SCI はチャンネルごとにボーレートジェネレータが独立しているため、異なるビットレートを設定できます。BRR の初期値は H'FF で、CPU から常にリード/ライト可能です。

表 6 に調歩同期式モードの BRR 設定例を示します。

表 6 ビットレートに対する BRR 設定例

ビットレート (bit/s)	動作周波数 $\phi=32$ (MHz)		
	n	N	誤差 (%)
4800	0	207	0.16
9600	0	103	0.16
19200	0	51	0.16
31250	0	31	0.00
38400	0	25	0.16

【注】 n…SMR_1 の CKS1,CKS0 の設定値で決定。CKS1,CKS0=0 の場合、n=1。
N…BRR の設定値。
なお、詳細についてはハードウェアマニュアルを参照してください。

● シリアルコントロールレジスタ_1 (SCR_1) ビット数 : 8 アドレス : H'FFFE9A

ビット	ビット名	設定値	R/W	説明
7	TIE	1	R/W	トランスミットインタラプトイネーブル このビットを 1 にセットすると、TXI 割り込み要求がイネーブルになります。
6	RIE	1	R/W	レシーブインタラプトイネーブル このビットを 1 にセットすると、RXI および ERI 割り込み要求がイネーブルになります。
5	TE	1	R/W	トランスミットイネーブル このビットを 1 にセットすると、送信動作が可能になります。
4	RE	1	R/W	レシーブイネーブル このビットを 1 にセットすると、受信動作が可能になります。
3	MPIE	0	R/W	マルチプロセッサインタラプトイネーブル (調歩同期式モードで SMR の MP=1 のとき有効) このビットを 1 にセットすると、マルチプロセッサビットが 0 の受信データは読みとばし、SSR の RDRF、FER、ORER の各ステータスフラグのセットを禁止します。マルチプロセッサビットが 1 のデータを受信すると、このビットは自動的にクリアされ通常の受信動作に戻ります。
2	TEIE	0	R/W	トランスミットエンドインタラプトイネーブル このビットを 1 セットすると TEI 割り込み要求がイネーブルになります。
1 0	CKE1 CKE0	0 1	R/W R/W	クロックイネーブル 1、0 クロックソースおよび SCK 端子の機能を選択します。 調歩同期式の場合 00 : 内部クロック 01 : 内部クロック 1x : 外部クロック クロック同期式の場合 0x : 内部クロック 1x : 外部クロック

【注】 x : Don't care

- スマートカードモードレジスタ_1 (SCMR_1) ビット数：8 アドレス：H'FFFE9E

ビット	ビット名	設定値	R/W	説明
7~4	—	1	R	リザーブビット リードすると常に1が読み出されます。ライトは無効です。
3	SDIR	0	R/W	スマートカードデータトランスファディレクション シリアル/パラレル変換の方向を選択します。 0：TDRの内容をLSBファーストで送信 受信データをLSBファーストとしてRDRに格納 1：TDRの内容をMSBファーストで送信 受信データをMSBファーストとしてRDRに格納 送信フォーマットが8ビットデータの場合のみ有効です。7ビットデータの場合はLSBファーストに固定されます。
2	SINV	0	R/W	スマートカードデータインバート 送受信データのロジックレベルの反転を指定します。SINVビットは、パリティビットのロジックレベルには影響しません。パリティビットを反転させる場合はSMRのO/Eビットを反転させてください。 0：TDRの内容をそのまま送信、受信データをそのままRDRに格納 1：TDRの内容を反転して送信、受信データを反転してRDRに格納
1	—	1	R	リザーブビット リードすると常に1が読み出されます。ライトは無効です。
0	SMIF	0	R/W	スマートカードインタフェースモードセレクト スマートカードインタフェースモード動作させるとき1をセットします。 0：通常の調歩同期式またはクロック同期式モード 1：スマートカードインタフェースモード

(5) フローチャート




図 9 フローチャート (init_SCI)

5.5.5 INT_SCI1_RXI1 関数

(1) 機能概要

INT_SCI1_RXI1 関数では、RDR の受信データの格納と、受信データ終了判定、および RDRF フラグのクリアを行います。

(2) 引数

なし

(3) 戻り値

なし

(4) 使用内部 I/O レジスタ説明

本関数で使用する内部レジスタを以下に示します。

なお、設定値は、本アプリケーションノートにおいて使用している値であり、初期値とは異なります。

- シリアルステータスレジスタ_1 (SSR_1) ビット数 : 8 アドレス : H'FFFE9C

ビット	ビット名	設定値	R/W	説明
6	RDRF	0/1	R/(W)*	レシーブデータレジスタフル RDR 内の受信データの有無を表示します。 [セット条件] <ul style="list-style-type: none"> 受信が正常終了し、RSR から RDR へ受信データが転送されたとき [クリア条件] <ul style="list-style-type: none"> 1 の状態をリードした後、0 をライトしたとき RXI 割り込み要求による DTC で RDR のデータをリードしたとき SCR の RE をクリアしても RDRF は影響を受けず状態を保持します。

【注】 * フラグをクリアするための 0 ライトのみ可能です。

- レシーブデータレジスタ (RDR_1) ビット数 : 8 アドレス : H'FFFE9D

レシーブデータレジスタ (RDR_1) は受信データを格納する 8 ビットのレジスタです。1 フレーム分のデータを受信するとレシーブシフトレジスタ (RSR) から受信データがこのレジスタへ転送され、RSR は次のデータを受信可能になります。

(5) フローチャート




図 10 フローチャート (INT_SCI1_RXI1)

5.5.6 INT_SCI1_TXI1 関数

(1) 機能概要

INT_SCI1_TXI1 関数では、TDR への送信データセットと、送信データ終了判定、および TDRE フラグのクリアを行います。

(2) 引数

なし

(3) 戻り値

なし

(4) 使用内部 I/O レジスタ説明

本関数で使用する内部レジスタを以下に示します。

なお、設定値は、本アプリケーションノートにおいて使用している値であり、初期値とは異なります。

- シリアルステータスレジスタ_1 (SSR_1) ビット数 : 8 アドレス : H'FFFE9C

ビット	ビット名	設定値	R/W	説明
7	TDRE	0/1	R/(W)*	トランスミットデータレジスタエンプティ TDR 内の送信データの有無を表示します。 [セット条件] <ul style="list-style-type: none"> ● SCR の TE が 0 のとき ● TDR から TSR にデータが転送され、TDR がデータライト可能になったとき [クリア条件] <ul style="list-style-type: none"> ● 1 の状態をリードした後、0 をライトしたとき ● TXI 割り込み要求による DTC で TDR ヘデータをライトしたとき

【注】 * フラグをクリアするための 0 ライトのみ可能です。

● シリアルコントロールレジスタ_1 (SCR_1) ビット数：8 アドレス：H'FFFE9A

ビット	ビット名	設定値	R/W	説明
7	TIE	0	R/W	トランスミットインタラプトイネーブル このビットを1にセットすると、TXI 割り込み要求がイネーブルになります。
6	RIE	0/1	R/W	レシーブインタラプトイネーブル このビットを1にセットすると、RXI および ERI 割り込み要求がイネーブルになります。
5	TE	0/1	R/W	トランスミットイネーブル このビットを1にセットすると、送信動作が可能になります。
4	RE	0/1	R/W	レシーブイネーブル このビットを1にセットすると、受信動作が可能になります。
3	MPIE	0/1	R/W	マルチプロセッサインタラプトイネーブル（調歩同期式モードで SMR の MP=1 のとき有効） このビットを1にセットすると、マルチプロセッサビットが0の受信データは読みとばし、SSR の RDRF、FER、ORER の各ステータスフラグのセットを禁止します。マルチプロセッサビットが1のデータを受信すると、このビットは自動的にクリアされ通常の受信動作に戻ります。
2	TEIE	0/1	R/W	トランスミットエンドインタラプトイネーブル このビットを1にセットすると TEI 割り込み要求がイネーブルになります。
1 0	CKE1 CKE0	0/1 0/1	R/W R/W	クロックイネーブル 1、0 クロックソースおよび SCK 端子の機能を選択します。 調歩同期式の場合 00：内部クロック 01：内部クロック 1x：外部クロック クロック同期式の場合 0x：内部クロック 1x：外部クロック

【注】 x : Don't care

● レシーブデータレジスタ (TDR_1) ビット数：8 アドレス：H'FFFE9B

レシーブデータレジスタ (TDR_1) は送信データを格納する 8 ビットのレジスタです。レシーブシフトレジスタ (TSR) に空きを検出すると TDR にライトされた送信データは TSR に転送されて送信を開始します。1 フレーム分のデータを送信したとき TDR に次の送信データがライトされていれば TSR へ転送して送信を継続します。

(5) フローチャート




図 11 フローチャート (INT_SCI1_TXI1)

5.5.7 INT_SCI1_ERI1 関数

(1) 機能概要

オーバランエラー、フレーミングエラーを検知した場合、エラー検出回数をカウントします。

(2) 引数

なし

(3) 戻り値

なし

(4) 使用内部 I/O レジスタ説明

本関数で使用する内部レジスタを以下に示します。

なお、設定値は、本アプリケーションノートにおいて使用している値であり、初期値とは異なります。

● シリアルステータスレジスタ_1 (SSR_1)

ビット数：8 アドレス：H'FFFE9C

ビット	ビット名	設定値	R/W	説明
5	ORER	0	R/(W)*	オーバランエラー [セット条件] ● RDRF=1 の状態で次のデータを受信したとき [クリア条件] ● 1 の状態をリードした後、0 をライトしたとき
4	FER	0	R/(W)*	フレーミングエラー [セット条件] ● ストップビットが0 のとき [クリア条件] ● 1 の状態をリードした後、0 をライトしたとき2ストップのときも1ビット目のストップビットのみチェックします。

【注】 * フラグをクリアするための0ライトのみ可能です

(5) フローチャート




図 12 フローチャート (INT_SCI1_ERI1)

6. 参考ドキュメント

- ハードウェアマニュアル
H8S/2472、H8S/2463、H8S/2462 グループハードウェアマニュアル
(最新版をルネサステクノロジホームページから入手してください。)
- 開発環境マニュアル
H8S、H8/300 シリーズ C/C++コンパイラパッケージ ユーザーズマニュアル
(最新版をルネサステクノロジホームページから入手してください。)
- テクニカルニュース/テクニカルアップデート
(最新の情報をルネサステクノロジホームページから入手してください。)

ホームページとサポート窓口

ルネサス テクノロジホームページ
<http://japan.renesas.com/>

お問合せ先

<http://japan.renesas.com/inquiry>
csc@renesas.com

改訂記録

Rev.	発行日	改訂内容	
		ページ	ポイント
1.00	2009.01.28	—	初版発行

すべての商標および登録商標は、それぞれの所有者に帰属します。

本資料ご利用に際しての留意事項

1. 本資料は、お客様に用途に応じた適切な弊社製品をご購入いただくための参考資料であり、本資料中に記載の技術情報について弊社または第三者の知的財産権その他の権利の実施、使用を許諾または保証するものではありません。
2. 本資料に記載の製品データ、図、表、プログラム、アルゴリズムその他応用回路例など全ての情報の使用に起因する損害、第三者の知的財産権その他の権利に対する侵害に関し、弊社は責任を負いません。
3. 本資料に記載の製品および技術を大量破壊兵器の開発等の目的、軍事利用の目的、あるいはその他軍事用途の目的で使用しないでください。また、輸出に際しては、「外国為替および外国貿易法」その他輸出関連法令を遵守し、それらの定めるところにより必要な手続を行ってください。
4. 本資料に記載の製品データ、図、表、プログラム、アルゴリズムその他応用回路例などの全ての情報は本資料発行時点のものであり、弊社は本資料に記載した製品または仕様等を予告なしに変更することがあります。弊社の半導体製品のご購入およびご使用に当たりましては、事前に弊社営業窓口で最新の情報をご確認いただきますとともに、弊社ホームページ (<http://www.renesas.com>) などを通じて公開される情報に常にご注意ください。
5. 本資料に記載した情報は、正確を期すため慎重に制作したのですが、万一本資料の記述の誤りに起因する損害がお客様に生じた場合においても、弊社はその責任を負いません。
6. 本資料に記載の製品データ、図、表などに示す技術的な内容、プログラム、アルゴリズムその他応用回路例などの情報を流用する場合は、流用する情報を単独で評価するだけでなく、システム全体で十分に評価し、お客様の責任において適用可否を判断してください。弊社は、適用可否に対する責任を負いません。
7. 本資料に記載された製品は、各種安全装置や運輸・交通用、医療用、燃焼制御用、航空宇宙用、原子力、海底中継用の機器・システムなど、その故障や誤動作が直接人命を脅かしあるいは人体に危害を及ぼすおそれのあるような機器・システムや特に高度な品質・信頼性が要求される機器・システムでの使用を意図して設計、製造されたものではありません（弊社が自動車用と指定する製品を自動車に使用する場合を除きます）。これらの用途に利用されることをご検討の際には、必ず事前に弊社営業窓口へご照会ください。なお、上記用途に使用されたことにより発生した損害等について弊社はその責任を負いかねますのでご了承願います。
8. 第7項にかかわらず、本資料に記載された製品は、下記の用途には使用しないでください。これらの用途に使用されたことにより発生した損害等につきましては、弊社は一切の責任を負いません。
 - 1) 生命維持装置。
 - 2) 人体に埋め込み使用するもの。
 - 3) 治療行為（患部切り出し、薬剤投与等）を行うもの。
 - 4) その他、直接人命に影響を与えるもの。
9. 本資料に記載された製品のご使用につき、特に最大定格、動作電源電圧範囲、放熱特性、実装条件およびその他諸条件につきましては、弊社保証範囲内でご使用ください。弊社保証値を越えて製品をご使用された場合の故障および事故につきましては、弊社はその責任を負いません。
10. 弊社は製品の品質および信頼性の向上に努めておりますが、特に半導体製品はある確率で故障が発生したり、使用条件によっては誤動作したりする場合があります。弊社製品の故障または誤動作が生じた場合も人身事故、火災事故、社会的損害などを生じさせないよう、お客様の責任において冗長設計、延焼対策設計、誤動作防止設計などの安全設計（含むハードウェアおよびソフトウェア）およびエージング処理等、機器またはシステムとしての出荷保証をお願いいたします。特にマイコンソフトウェアは、単独での検証は困難なため、お客様が製造された最終の機器・システムとしての安全検証をお願いいたします。
11. 本資料に記載の製品は、これを搭載した製品から剥がれた場合、幼児が口に入れて誤飲する等の事故の危険性があります。お客様の製品への実装後に容易に本製品が剥がれることがなきよう、お客様の責任において十分な安全設計をお願いします。お客様の製品から剥がれた場合の事故につきましては、弊社はその責任を負いません。
12. 本資料の全部または一部を弊社の文書による事前の承諾なしに転載または複製することを固くお断りいたします。
13. 本資料に関する詳細についてのお問い合わせ、その他お気付きの点等がございましたら弊社営業窓口までご照会ください。