

お客様各位

カタログ等資料中の旧社名の扱いについて

2010年4月1日を以ってNECエレクトロニクス株式会社及び株式会社ルネサステクノロジが合併し、両社の全ての事業が当社に承継されております。従いまして、本資料中には旧社名での表記が残っておりますが、当社の資料として有効ですので、ご理解の程宜しくお願い申し上げます。

ルネサスエレクトロニクス ホームページ (<http://www.renesas.com>)

2010年4月1日
ルネサスエレクトロニクス株式会社

【発行】ルネサスエレクトロニクス株式会社 (<http://www.renesas.com>)

【問い合わせ先】 <http://japan.renesas.com/inquiry>

ご注意書き

1. 本資料に記載されている内容は本資料発行時点のものであり、予告なく変更することがあります。当社製品のご購入およびご使用にあたりましては、事前に当社営業窓口で最新の情報をご確認いただきますとともに、当社ホームページなどを通じて公開される情報に常にご注意ください。
2. 本資料に記載された当社製品および技術情報の使用に関連し発生した第三者の特許権、著作権その他の知的財産権の侵害等に関し、当社は、一切その責任を負いません。当社は、本資料に基づき当社または第三者の特許権、著作権その他の知的財産権を何ら許諾するものではありません。
3. 当社製品を改造、改変、複製等しないでください。
4. 本資料に記載された回路、ソフトウェアおよびこれらに関連する情報は、半導体製品の動作例、応用例を説明するものです。お客様の機器の設計において、回路、ソフトウェアおよびこれらに関連する情報を使用する場合には、お客様の責任において行ってください。これらの使用に起因しお客様または第三者に生じた損害に関し、当社は、一切その責任を負いません。
5. 輸出に際しては、「外国為替及び外国貿易法」その他輸出関連法令を遵守し、かかる法令の定めるところにより必要な手続を行ってください。本資料に記載されている当社製品および技術を大量破壊兵器の開発等の目的、軍事利用の目的その他軍事用途の目的で使用しないでください。また、当社製品および技術を国内外の法令および規則により製造・使用・販売を禁止されている機器に使用することができません。
6. 本資料に記載されている情報は、正確を期すため慎重に作成したのですが、誤りが無いことを保証するものではありません。万一、本資料に記載されている情報の誤りに起因する損害がお客様に生じた場合においても、当社は、一切その責任を負いません。
7. 当社は、当社製品の品質水準を「標準水準」、「高品質水準」および「特定水準」に分類しております。また、各品質水準は、以下に示す用途に製品が使われることを意図しておりますので、当社製品の品質水準をご確認ください。お客様は、当社の文書による事前の承諾を得ることなく、「特定水準」に分類された用途に当社製品を使用することができません。また、お客様は、当社の文書による事前の承諾を得ることなく、意図されていない用途に当社製品を使用することができません。当社の文書による事前の承諾を得ることなく、「特定水準」に分類された用途または意図されていない用途に当社製品を使用したことによりお客様または第三者に生じた損害等に関し、当社は、一切その責任を負いません。なお、当社製品のデータ・シート、データ・ブック等の資料で特に品質水準の表示がない場合は、標準水準製品であることを表します。
標準水準： コンピュータ、OA 機器、通信機器、計測機器、AV 機器、家電、工作機械、パーソナル機器、産業用ロボット
高品質水準： 輸送機器（自動車、電車、船舶等）、交通用信号機器、防災・防犯装置、各種安全装置、生命維持を目的として設計されていない医療機器（厚生労働省定義の管理医療機器に相当）
特定水準： 航空機器、航空宇宙機器、海底中継機器、原子力制御システム、生命維持のための医療機器（生命維持装置、人体に埋め込み使用するもの、治療行為（患部切り出し等）を行うもの、その他直接人命に影響を与えるもの）（厚生労働省定義の高度管理医療機器に相当）またはシステム等
8. 本資料に記載された当社製品のご使用につき、特に、最大定格、動作電源電圧範囲、放熱特性、実装条件その他諸条件につきましては、当社保証範囲内でご使用ください。当社保証範囲を超えて当社製品をご使用された場合の故障および事故につきましては、当社は、一切その責任を負いません。
9. 当社は、当社製品の品質および信頼性の向上に努めておりますが、半導体製品はある確率で故障が発生したり、使用条件によっては誤動作したりする場合があります。また、当社製品は耐放射線設計については行っておりません。当社製品の故障または誤動作が生じた場合も、人身事故、火災事故、社会的損害などを生じさせないようお客様の責任において冗長設計、延焼対策設計、誤動作防止設計等の安全設計およびエージング処理等、機器またはシステムとしての出荷保証をお願いいたします。特に、マイコンソフトウェアは、単独での検証は困難なため、お客様が製造された最終の機器・システムとしての安全検証をお願いいたします。
10. 当社製品の環境適合性等、詳細につきましては製品個別に必ず当社営業窓口までお問合せください。ご使用に際しては、特定の物質の含有・使用を規制する RoHS 指令等、適用される環境関連法令を十分調査のうえ、かかる法令に適合するようご使用ください。お客様がかかる法令を遵守しないことにより生じた損害に関し、当社は、一切その責任を負いません。
11. 本資料の全部または一部を当社の文書による事前の承諾を得ることなく転載または複製することを固くお断りいたします。
12. 本資料に関する詳細についてのお問い合わせその他お気付きの点等がございましたら当社営業窓口までご照会ください。

注 1. 本資料において使用されている「当社」とは、ルネサスエレクトロニクス株式会社およびルネサスエレクトロニクス株式会社とその総株主の議決権の過半数を直接または間接に保有する会社をいいます。

注 2. 本資料において使用されている「当社製品」とは、注 1 において定義された当社の開発、製造製品をいいます。

H8/38076R

タイマ F による時計動作

要旨

32.768kHz のサブクロック (ϕ_w) を使用して、タイマ F による時計動作を行います。

動作確認デバイス

H8/38076R

目次

1. 仕様	2
2. 使用機能説明	3
3. 動作説明	8
4. ソフトウェア説明	9
5. フローチャート	13

1. 仕様

タイマ F 割り込みを 1sec ごとに発生させ、RAM に設定した時計用のカウンタをカウントアップする時計動作を行います。RAM に設定する時計用のカウンタは、秒カウント用 8 ビット、分カウント用 8 ビットとし、00 分 00 秒からカウントアップを開始し、59 分 59 秒までカウントアップすると、次のカウントで 00 分 00 秒に初期化して、再びカウントアップを続けます。本タスク例の動作手順を以下に、本タスク例におけるモード遷移図を図 1 に示します。

1. 初期設定を行います。
2. アクティブ (高速) モードからウォッチモードへ遷移します。
3. タイマ F 割り込みによりサブアクティブモードへ遷移し、RAM に設定したカウンタをインクリメントします。
4. 再びウォッチモードへ遷移し、タイマ F 割り込み待ちになります。
5. 3.に戻ります。




図 1 本タスク例におけるモード遷移図

2. 使用機能説明

2.1 使用機能

本タスク例では、タイマ F を使用して 1sec ごとに RAM に設定したカウンタをインクリメントする時計動作を行います。以下にタイマ F の機能を説明します。

1. システムクロック (ϕ)

10MHz のクロックで、CPU および周辺機能を動作させるための基準クロックです。

2. プリスケアラ S (PSS)

ϕ を入力とする 13 ビットのカウンタで、1 サイクルごとにカウントアップします。

3. タイマ F 機能

アウトプットコンペア機能を内蔵した 16 ビットのタイマです。外部イベントのカウントが可能のほか、コンペア信号によるカウンタのリセット、割り込み要求、トグル出力など、多機能タイマとして種々の応用が可能です。また、2 本の独立した 8 ビットタイマ (タイマ FH, タイマ FL) としても使用可能です。

● タイマカウンタ F (TCF)

16 ビットのリード/ライト可能なアップカウンタで、入力する内部クロック/外部クロックでカウントアップされます。入力するクロックはシステムクロックの 4 分周、16 分周、32 分周、サブクロックの 4 分周および外部クロックの計 5 種類のクロックを選択可能です。内部クロックとして $\phi_w/4$ を選択した場合、ウォッチモード、サブアクティブモード、スリープモードで動作可能です。

本タスク例では、TCF の入力クロックにサブクロックの 4 分周 ($\phi_w/4$) を選択しています。

● タイマコントロールレジスタ F (TCRF)

16 ビットモード/8 ビットモードの切り換え、4 種類の内部クロックおよび外部イベントの選択、TMOFH, TMOFL 端子の出力レベルの設定を行います。

● タイマコントロールステータスレジスタ F (TCSR F)

カウンタクリアの選択、オーバフローフラグのセット、コンペアマッチフラグのセット、オーバフローによる割り込み要求の許可の制御を行います。

4. 割り込みコントローラ機能

割り込みの制御を行います。

● 割り込み許可レジスタ 2 (IENR2)

直接遷移、タイマ F 割り込みの制御を行います。

● 割り込み要求レジスタ 2 (IRR2)

直接遷移、タイマ F 割り込み要求ステータスレジスタです。

5. 低消費電力モード (サブアクティブモード) 機能

サブアクティブモードでは、システムクロック発振器が停止し、A/D 変換器、PWM 以外の内蔵周辺モジュールは動作します。規定の電圧が与えられている限り、一部の内蔵周辺モジュールの内部レジスタ値は保持されます。

サブアクティブモードは、SLEEP 命令を実行すると解除されます。解除後のモードは、システムコントロールレジスタ 1 (SYSCR1) の SSBY ビットと LSON ビット、TMA3 ビット、システムコントロールレジスタ 2 (SYSCR2) の MSON ビットと DTON ビットの組み合わせによりサブスリープモード、アクティブモード、ウォッチモードへ遷移します。なお、コンディションコードレジスタ (CCR) の I ビットが 1 の場合、あるいは割り込みイネーブルレジスタにより当該割り込みの受け付けが禁止されている場合は、サブアクティブモードは解除されません。

サブアクティブモードの動作周波数は、SYSCR2 の SA1, SA0 ビットにより、ウォッチクロック (ϕ_w) の 2 分周、4 分周、8 分周から選択できます。動作周波数は SLEEP 命令実行後、SLEEP 命令実行前に設定した周波数に切り換わります。

本タスク例では、アクティブ (高速) モードからウォッチモードへ遷移します。タイマ F 割り込みが発生すると、サブアクティブモードへ遷移します。タイマ F 割り込み処理後、再びウォッチモードに遷移し、タイマ F 割り込み待ちとなります。

アクティブ (高速) モードからウォッチモードへの遷移は、アクティブ (高速) モードで SYSCR1 の SSBY ビットを 1、TMA3 ビットを 1、LSON ビットを 1 にセットした状態で SLEEP 命令を実行すると、ウォッチモードに遷移し、割り込み解除後、サブアクティブモードに遷移します。

- システムコントロールレジスタ 1 (SYSCR1)
SYSCR1 は SYSCR2 とともに低消費電力モードの制御を行います。
- システムコントロールレジスタ 2 (SYCCR2)
SYSCR2 は SYSCR1 とともに低消費電力モードの制御を行います。

図 2 に本タスク例で使用するタイマ F 16 ビットアウトプットコンペア機能のブロック図を示します。




図 2 タイマ F の 16 ビットアウトプットコンペア機能ブロック図

2.1.1 タイマ F 16 ビットタイマモードの動作

タイマ F 16 ビットタイマモードの動作について説明します。

タイマ F は入力クロックが入るたびにカウントアップする 16 ビットのカウンタで、アウトプットコンペアレジスタ F に設定した値とタイマカウンタ F の値を常に比較しており、一致したタイミングでカウンタのクリア、割り込み要求、およびポートのトグル出力が可能です。また、2 本の独立した 8 ビットタイマとしても機能できます。

タイマコントロールレジスタ F (TCRF) の CKSH2 ビットを 0 に設定すると、タイマ F は 16 ビットのタイマとして動作します。

リセット直後、タイマカウンタ F (TCF) は H'0000 に、アウトプットコンペアレジスタ F (OCRF) は H'FFFF に、タイマコントロールレジスタ F (TCRF)、タイマコントロールステータスレジスタ F (TCSRf) は H'00 に初期化されます。カウンタは、外部イベント (TMIF) からの入力によりカウントアップを開始します。外部イベントのエッジ選択は、割り込みエッジセレクトレジスタ (IEGR) の TMIFEG により設定します。

タイマ F の動作クロックは、TCRF の CKSL2 ~ CKSL0 ビットにより PSS の出力する 3 種類の内部クロック、 $\phi_{W/4}$ の内部クロック、または外部クロックを選択できます。

TCF と OCRF の内容は常に比較されており、両者の値が一致すると TCSRf の CMFH が 1 にセットされません。このとき IENR2 の IENTFH が 1 ならば CPU に割り込みを要求し、同時に TMOFH 端子からトグル出力します。また、TCSRf の CCLRf が 1 ならば TCF をクリアします。なお、TMOFH 端子の出力は、TCRF の TOLH により設定できます。

TCF がオーバーフロー (H'FFFF H'0000) すると、TCSRf の OVFH が 1 にセットされます。このとき、TCSRf の OVIEH と IENR2 の IENTFH がともに 1 ならば CPU に割り込みを要求します。

2.1.2 タイマ F 割り込み周期の設定方法

タイマ F 割り込み周期の設定方法について説明します。

本タスク例では、 ϕ_w に 32.768kHz を使用して、タイマ F をクロックタイムベースとして動作させています。TCRF の CKSL2 を 1, CKSL1 を 1, CKSL0 を 1 に設定することにより TCF の入力クロックは $\phi_w/4$ に設定されます。 $\phi_w/4$ は、

$$\phi_w/4 = 32.768\text{kHz} / 4 = 8.192\text{kHz}$$

となります。したがって、TCF の入力クロック周期は、

$$1/8.192\text{kHz} = 122.07\mu\text{s}$$

となります。

ここで、OCRF を H'2000 に設定すると、TCF と OCRF の値が一致するまでの時間は、

$$H'2000 \times (1/8.192\text{kHz}) = 8192 \times 122.07\mu\text{s} = 1\text{sec}$$

と計算されます。したがって、タイマ F の割り込み周期 T_F を設定するための OCRF の設定値は、次式により計算できます。

$$\text{OCRF 設定値} = T_F / (1/8.192\text{kHz}) = T_F \times 8.192\text{kHz}$$

表 1 にタイマ F 割り込み周期 T_F と OCRF 設定値例について示します。

表 1 タイマ F 割り込み周期と OCRF 設定値例

T_F (sec)	計算方法	OCRF 設定値
0.125	$0.125\text{sec} \times 8.192\text{kHz} = 1024$	H'0400
0.250	$0.250\text{sec} \times 8.192\text{kHz} = 2048$	H'0800
0.500	$0.500\text{sec} \times 8.192\text{kHz} = 4096$	H'1000
1.000	$1.000\text{sec} \times 8.192\text{kHz} = 8192$	H'2000
2.000	$2.000\text{sec} \times 8.192\text{kHz} = 16384$	H'4000

2.1.3 タイマ F の動作モード

タイマ F の動作モードについて表 2 に示します。

表 2 タイマ F の動作モード

動作モード	リセット	アクティブ	スリープ	ウォッチ	サブアクティブ	サブスリープ	スタンバイ	モジュールスタンバイ
TCF	リセット	動作	動作	動作/停止*	動作/停止*	動作/停止*	停止	停止
OCRF	リセット	動作	保持	保持	動作	保持	保持	保持
TCRF	リセット	動作	保持	保持	動作	保持	保持	保持
TCSRFB	リセット	動作	保持	保持	動作	保持	保持	保持

【注】 * アクティブモード、スリープモード時に TCF の内部クロックとして、 $\phi_w/4$ を選択した場合、システムクロックと内部クロックが非同期であるため、同期回路で同期をとっています。これにより、カウント周期は最大で $1/\phi$ (s) の誤差が生じます。サブアクティブモード、ウォッチモード、サブスリープモード時にカウンタを動作する場合、外部クロック、内部クロックに $\phi_w/4$ を選択してください。その他の内部クロックでは、カウンタが動作しません。

2.2 機能割り付け

本タスク例の機能割り付けを表 3 に示します。表 3 に示すように機能を割り付け、タイマ F 機能による時計動作を行います。

表 3 機能割り付け

機能	機能割り付け
TCRF	TCF を 16 ビットモードに設定, TCF の入力クロックを $\phi_w/4$ に選択
TCSRFB	TCF のオーバーフロー割り込みを許可, コンペアマッチによる TCF のクリアを許可, TCF のステータスレジスタ
TCF	$\phi_w/4$ を入力クロックとする 16 ビットのカウンタ
OCRFB	TCF と比較し, TCF とのコンペアマッチを 1sec に設定
SYSCR1	SYSCR2 とともにウォッチモード, サブアクティブモードへの遷移を制御
SYSCR2	SYSCR1 とともにウォッチモード, サブアクティブモードへの遷移を制御
IENFTH	タイマ F 割り込み要求の許可
IRRTFH	タイマ F 割り込み要求フラグ

2.3 タイマ F 使用上の注意事項

タイマ F を 16 ビットタイマモードで動作中, 次のような競合や動作が起こりますので注意してください。

1. トグル出力は 16 ビットすべてが一致し, コンペアマッチ信号が発生したとき, TMOFH 端子から出力されます。MOV 命令による TCRF のライトと, コンペアマッチ信号が同時に起こった場合, TCRF のライトによる TOLH で設定された出力レベルのデータが TMOFH 端子に出力されます。TMOFL 端子は 16 ビットモード時には出力が不定となりますので使用しないでください。ポートとしてご使用ください。
2. OCRFL のライトと, コンペアマッチ信号の発生が同時に起こった場合, コンペアマッチ信号は無効になります。ただし, ライトしたデータとカウンタ値がコンペアマッチする場合は, その時点でコンペアマッチ信号が発生します。コンペアマッチ信号は, TCFL のクロックに同期して出力されるので, クロックが停止している場合, コンペアマッチしていてもコンペアマッチ信号は発生しません。
3. コンペアマッチフラグは, 16 ビットすべてが一致し, コンペアマッチ信号が発生したとき, CMFH にセットされますが, CMFL についても下位 8 ビットについてのセット条件が満たされていればセットされます。
4. TCF がオーバーフローすると OVFH がセットされますが, OVFL についても下位 8 ビットがオーバーフローした時点で, セット条件が満たされていればセットされます。TCFL のライトと, オーバフロー信号の出力が同時に起こった場合, オーバフロー信号は出力されません。
5. アクティブモード, スリープモード時に TCF の内部クロックとして $\phi_w/4$ を選択して動作させる場合は, システムクロックと内部クロックとが非同期であるため, 同期回路で同期をとっています。これにより, カウント周期は最大で $1/\phi$ (s) の誤差が生じます。誤差を生じさせないためには, サブアクティブモード, サブスリープモード, ウォッチモードにて動作させる必要があります。

3. 動作説明

図3に本タスク例の動作説明を示します。図3に示すようなハードウェア処理, およびソフトウェア処理によりタイマFによる時計動作を行います。




図3 タイマFによる時計動作の動作説明

4. ソフトウェア説明

4.1 モジュール説明

本タスク例のモジュールを表 4 に示します。

表 4 モジュール説明

関数名	機能
main	使用 RAM 領域の初期化, タイマ F を 16 ビットカウンタ機能に設定, TCF のクロックソースを $\phi_W/4$ に設定, コンペアマッチによる TCF のクリアを許可, タイマ F 割り込み許可, 割り込みの許可ウォッチモードへ遷移
tfint	IRRTFH, CMFH のクリア, RAM に設定した SEC および MIN のインクリメントまたはクリア

4.2 引数の説明

本タスク例では, 引数は使用しません。

4.3 使用内部レジスタ説明

本タスク例の使用内部レジスタを以下に示します。

● TCRF タイマコントロールレジスタ F アドレス: H'FFB6

ビット	ビット名	設定値	R/W	機能
6	CKSH2	0	W	クロックセレクト H TCFH に入力するクロックを内部クロックまたは TCFL のオーバーフローから選択します。 000: 16 ビットモードとなり, TCFL のオーバーフロー信号でカウント 001: 16 ビットモードとなり, TCFL のオーバーフロー信号でカウント 010: 16 ビットモードとなり, TCFL のオーバーフロー信号でカウント
5	CKSH1	0	W	
4	CKSH0	0	W	
2	CKSL2	1	W	クロックセレクト L TCFL に入力するクロックを内部クロックまたは外部イベントから選択します。 111: 内部クロック $\phi_W/4$ でカウント
1	CKSL1	1	W	
0	CKSL0	1	W	

● TCSRFB タイマコントロールステータスレジスタ F アドレス: H'FFB7

ビット	ビット名	設定値	R/W	機能
6	CMFH	不定	R/W*	コンペアマッチフラグ H [セット条件] TCF の値と OCRF の値がコンペアマッチしたとき [クリア条件] 1 の状態をリードした後, 0 をライトしたとき
4	CCLRH	1	R/W	カウンタクリア H 16 ビットモード時, TCF と OCRF がコンペアマッチしたとき, TCF をクリアするかどうか選択します。 16 ビットモード時 1: コンペアマッチによる TCF のクリアを許可

【注】 * フラグをクリアするための 0 ライトのみ可能です。

• TCF タイマカウンタ F アドレス : H'FFB8

ビット	ビット名	設定値	R/W	機能
15	bit15	不定	R/W	アウトプットコンペアレジスタ F TCRF の CKSH2 を 0 に設定すると, TCF は 16 ビットカウンタとして動作します。TCF の入力クロックは, TCRF の CKSL2 ~ CKSL0 により選択します。 TCSRFR の CCLRHR により, コンペアマッチ時に TCF をクリアすることができます。 TCF がオーバフロー (H'FFFF H'0000) すると, TCSRFR の OVFRH が 1 にセットされます。このとき, TCSRFR の OVIEHR が 1 の場合, IRR2 の IRRTFH が 1 にセットされ, さらに IENR2 の IENTFH が 1 ならば CPU に割り込みを要求します。
14	bit14	不定	R/W	
13	bit13	不定	R/W	
12	bit12	不定	R/W	
11	bit11	不定	R/W	
10	bit10	不定	R/W	
9	bit9	不定	R/W	
8	bit8	不定	R/W	
7	bit7	不定	R/W	
6	bit6	不定	R/W	
5	bit5	不定	R/W	
4	bit4	不定	R/W	
3	bit3	不定	R/W	
2	bit2	不定	R/W	
1	bit1	不定	R/W	
0	bit0	不定	R/W	

• OCRF アウトプットコンペアレジスタ F アドレス : H'FFBA

ビット	ビット名	設定値	R/W	機能
15	bit15	0	R/W	アウトプットコンペアレジスタ F TCRF の CKSH2 を 0 に設定すると, OCRF は 16 ビットレジスタとして動作します。OCRF の内容は TCF と比較されます。OCRF と TCF の値が一致すると, TCSRFR の CMFRH が 1 にセットされます。また, 同時に IRR2 の IRRTFH も 1 にセットされます。このとき, IENR2 の IENTFH が 1 ならば CPU に割り込みを要求します。 本タスク例の設定値 OCRF=H'2000
14	bit14	0	R/W	
13	bit13	1	R/W	
12	bit12	0	R/W	
11	bit11	0	R/W	
10	bit10	0	R/W	
9	bit9	0	R/W	
8	bit8	0	R/W	
7	bit7	0	R/W	
6	bit6	0	R/W	
5	bit5	0	R/W	
4	bit4	0	R/W	
3	bit3	0	R/W	
2	bit2	0	R/W	
1	bit1	0	R/W	
0	bit0	0	R/W	

• SYSCR1 システムコントロールレジスタ 1 アドレス : H'FFF0

ビット	ビット名	設定値	R/W	機能
7	SSBY	1	R/W	ソフトウェアスタンバイ SLEEP 命令実行後の遷移先を選択します。 0 : スリープモード, あるいはサブスリープモードに遷移 1 : スタンバイモード, あるいはウォッチモードへ遷移
3	LSON	1	R/W	ロースピードオンフラグ ウォッチモードを解除したときに CPU の動作クロックをシステムクロック (ϕ) にするか, サブクロック (ϕ_{SUB}) にするか選択します。 0 : CPU の動作クロックはシステムクロック (ϕ) 1 : CPU の動作クロックはサブクロック (ϕ_{SUB})
2	TMA3	1	R/W	SYSCR1 の SSBY ビット, LSON ビット, SYSCR2 の DTON ビット, MSON ビットとの組み合わせにより, SLEEP 命令実行後の遷移先を選択します。

• SYSCR2 システムコントロールレジスタ 2 アドレス : H'FFF1

ビット	ビット名	設定値	R/W	機能
3	DTON	0	R/W	ダイレクトトランスファオンフラグ SYSCR1 の SSBY ビット, TMA3 ビット, LSON ビット, SYSCR2 の MSON ビットとの組み合わせにより, SLEEP 命令実行後の遷移先を選択します。
2	MSON	0	R/W	ミドルスピードオンフラグ スタンバイモード, ウォッチモード, スリープモード解除後, システムクロックで CPU を動作させる場合, アクティブ (高速) モードで動作させるか, アクティブ (中速) モードで動作させるか選択します。 0 : アクティブ (高速) モード 1 : アクティブ (中速) モード
1 0	SA1 SA0	0 0	R/W R/W	サブアクティブモードクロックセレクト 1, 0 サブアクティブモード, およびサブスリープモードの動作クロック周波数を選択します。クロックは SLEEP 命令実行後, 設定した周波数に切り換わります。 00 : $\phi_W/8$ 01 : $\phi_W/4$ 1x : $\phi_W/2$

• IENR2 割り込み許可レジスタ 2 アドレス : H'FFF4

ビット	ビット名	設定値	R/W	機能
3	IENTFH	1	R/W	タイマ FH 割り込みイネーブル このビットを 1 にセットすると, タイマ FH 割り込み要求がイネーブルになります。 1 : タイマ FH 割り込みを許可

- IRR2 割り込み要求レジスタ 2 アドレス：H'FFF7

ビット	ビット名	設定値	R/W	機能
3	IRRTFH	不定	R/W	タイマ FH 割り込み要求フラグ [セット条件] タイマ FH がコンペアマッチおよびオーバフローしたとき [クリア条件] 0 をライトしたとき

4.4 使用 RAM 説明


本タスク例の使用 RAM を表 5 に示します。

表 5 使用 RAM 説明


ラベル名	機能	メモリ消費量	使用関数名
SEC	時計用のカウンタで、秒をカウントします。	1 バイト	main tfint
MIN	時計用のカウンタで、分をカウントします。	1 バイト	main tfint

5. フローチャート

5.1 main



5.2 tfint



5.3 リンクアドレス

セクション名	アドレス
CVECT	H'0000
P	H'0100
B	H'F780

改訂記録

Rev.	発行日	改訂内容	
		ページ	ポイント
1.00	2005.03.18	—	初版発行

安全設計に関するお願い

1. 弊社は品質、信頼性の向上に努めておりますが、半導体製品は故障が発生したり、誤動作する場合があります。弊社の半導体製品の故障又は誤動作によって結果として、人身事故、火災事故、社会的損害などを生じさせないような安全性を考慮した冗長設計、延焼対策設計、誤動作防止設計などの安全設計に十分ご留意ください。

本資料ご利用に際しての留意事項

1. 本資料は、お客様が用途に応じた適切なルネサス テクノロジ製品をご購入いただくための参考資料であり、本資料中に記載の技術情報についてルネサス テクノロジが所有する知的財産権その他の権利の実施、使用を許諾するものではありません。
2. 本資料に記載の製品データ、図、表、プログラム、アルゴリズムその他応用回路例の使用に起因する損害、第三者所有の権利に対する侵害に関し、ルネサス テクノロジは責任を負いません。
3. 本資料に記載の製品データ、図、表、プログラム、アルゴリズムその他全ての情報は本資料発行時点のものであり、ルネサス テクノロジは、予告なしに、本資料に記載した製品または仕様を変更することがあります。ルネサス テクノロジ半導体製品のご購入に当たりますは、事前にルネサス テクノロジ、ルネサス販売または特約店へ最新の情報をご確認頂きますとともに、ルネサス テクノロジホームページ(<http://www.renesas.com>)などを通じて公開される情報に常にご注意ください。
4. 本資料に記載した情報は、正確を期すため、慎重に制作したのですが万一本資料の記述誤りに起因する損害がお客様に生じた場合には、ルネサス テクノロジはその責任を負いません。
5. 本資料に記載の製品データ、図、表に示す技術的な内容、プログラム及びアルゴリズムを流用する場合は、技術内容、プログラム、アルゴリズム単位で評価するだけでなく、システム全体で十分に評価し、お客様の責任において適用可否を判断してください。ルネサス テクノロジは、適用可否に対する責任を負いません。
6. 本資料に記載された製品は、人命にかかわるような状況の下で使用される機器あるいはシステムに用いられることを目的として設計、製造されたものではありません。本資料に記載の製品を運輸、移動体用、医療用、航空宇宙用、原子力制御用、海底中継用機器あるいはシステムなど、特殊用途へのご利用をご検討の際には、ルネサス テクノロジ、ルネサス販売または特約店へご照会ください。
7. 本資料の転載、複製については、文書によるルネサス テクノロジの事前の承諾が必要です。
8. 本資料に関し詳細についてのお問い合わせ、その他お気付きの点がございましたらルネサス テクノロジ、ルネサス販売または特約店までご照会ください。