

お客様各位

カタログ等資料中の旧社名の扱いについて

2010年4月1日を以ってNECエレクトロニクス株式会社及び株式会社ルネサステクノロジが合併し、両社の全ての事業が当社に承継されております。従いまして、本資料中には旧社名での表記が残っておりますが、当社の資料として有効ですので、ご理解の程宜しくお願ひ申し上げます。

ルネサスエレクトロニクス ホームページ (<http://www.renesas.com>)

2010年4月1日

ルネサスエレクトロニクス株式会社

【発行】ルネサスエレクトロニクス株式会社 (<http://www.renesas.com>)

【問い合わせ先】 <http://japan.renesas.com/inquiry>

ご注意書き

1. 本資料に記載されている内容は本資料発行時点のものであり、予告なく変更することがあります。当社製品のご購入およびご使用にあたりましては、事前に当社営業窓口で最新の情報をご確認いただきますとともに、当社ホームページなどを通じて公開される情報に常にご注意ください。
2. 本資料に記載された当社製品および技術情報の使用に関連し発生した第三者の特許権、著作権その他の知的財産権の侵害等に関し、当社は、一切その責任を負いません。当社は、本資料に基づき当社または第三者の特許権、著作権その他の知的財産権を何ら許諾するものではありません。
3. 当社製品を改造、改変、複製等しないでください。
4. 本資料に記載された回路、ソフトウェアおよびこれらに関連する情報は、半導体製品の動作例、応用例を説明するものです。お客様の機器の設計において、回路、ソフトウェアおよびこれらに関連する情報を使用する場合には、お客様の責任において行ってください。これらの使用に起因しお客様または第三者に生じた損害に関し、当社は、一切その責任を負いません。
5. 輸出に際しては、「外国為替及び外国貿易法」その他輸出関連法令を遵守し、かかる法令の定めるところにより必要な手続を行ってください。本資料に記載されている当社製品および技術を大量破壊兵器の開発等の目的、軍事利用の目的その他軍事用途の目的で使用しないでください。また、当社製品および技術を国内外の法令および規則により製造・使用・販売を禁止されている機器に使用することができません。
6. 本資料に記載されている情報は、正確を期すため慎重に作成したのですが、誤りが無いことを保証するものではありません。万一、本資料に記載されている情報の誤りに起因する損害がお客様に生じた場合においても、当社は、一切その責任を負いません。
7. 当社は、当社製品の品質水準を「標準水準」、「高品質水準」および「特定水準」に分類しております。また、各品質水準は、以下に示す用途に製品が使われることを意図しておりますので、当社製品の品質水準をご確認ください。お客様は、当社の文書による事前の承諾を得ることなく、「特定水準」に分類された用途に当社製品を使用することができません。また、お客様は、当社の文書による事前の承諾を得ることなく、意図されていない用途に当社製品を使用することができません。当社の文書による事前の承諾を得ることなく、「特定水準」に分類された用途または意図されていない用途に当社製品を使用したことによりお客様または第三者に生じた損害等に関し、当社は、一切その責任を負いません。なお、当社製品のデータ・シート、データ・ブック等の資料で特に品質水準の表示がない場合は、標準水準製品であることを表します。
標準水準： コンピュータ、OA 機器、通信機器、計測機器、AV 機器、家電、工作機械、パーソナル機器、産業用ロボット
高品質水準： 輸送機器（自動車、電車、船舶等）、交通用信号機器、防災・防犯装置、各種安全装置、生命維持を目的として設計されていない医療機器（厚生労働省定義の管理医療機器に相当）
特定水準： 航空機器、航空宇宙機器、海底中継機器、原子力制御システム、生命維持のための医療機器（生命維持装置、人体に埋め込み使用するもの、治療行為（患部切り出し等）を行うもの、その他直接人命に影響を与えるもの）（厚生労働省定義の高度管理医療機器に相当）またはシステム等
8. 本資料に記載された当社製品のご使用につき、特に、最大定格、動作電源電圧範囲、放熱特性、実装条件その他諸条件につきましては、当社保証範囲内でご使用ください。当社保証範囲を超えて当社製品をご使用された場合の故障および事故につきましては、当社は、一切その責任を負いません。
9. 当社は、当社製品の品質および信頼性の向上に努めておりますが、半導体製品はある確率で故障が発生したり、使用条件によっては誤動作したりする場合があります。また、当社製品は耐放射線設計については行っておりません。当社製品の故障または誤動作が生じた場合も、人身事故、火災事故、社会的損害などを生じさせないようお客様の責任において冗長設計、延焼対策設計、誤動作防止設計等の安全設計およびエージング処理等、機器またはシステムとしての出荷保証をお願いいたします。特に、マイコンソフトウェアは、単独での検証は困難なため、お客様が製造された最終の機器・システムとしての安全検証をお願いいたします。
10. 当社製品の環境適合性等、詳細につきましては製品個別に必ず当社営業窓口までお問合せください。ご使用に際しては、特定の物質の含有・使用を規制する RoHS 指令等、適用される環境関連法令を十分調査のうえ、かかる法令に適合するようご使用ください。お客様がかかる法令を遵守しないことにより生じた損害に関し、当社は、一切その責任を負いません。
11. 本資料の全部または一部を当社の文書による事前の承諾を得ることなく転載または複製することを固くお断りいたします。
12. 本資料に関する詳細についてのお問い合わせその他お気付きの点等がございましたら当社営業窓口までご照会ください。

注 1. 本資料において使用されている「当社」とは、ルネサスエレクトロニクス株式会社およびルネサスエレクトロニクス株式会社とその総株主の議決権の過半数を直接または間接に保有する会社をいいます。

注 2. 本資料において使用されている「当社製品」とは、注 1 において定義された当社の開発、製造製品をいいます。

H8S/2400 シリーズ

スキャンモードによる A/D 変換

要旨

本アプリケーションノートでは、スキャンモードにより 4 チャンネルのアナログ入力を A/D 変換し、その結果を内蔵 RAM に格納する例を説明します。

A/D コンバータは、スキャンモードを用いることにより、1 回の開始要因で 4 チャンネルのアナログ入力を連続して A/D 変換することができます。

動作確認デバイス

- H8S/2472, H8S/2463, H8S/2462 グループ

はじめに

本アプリケーションノートは、動作確認デバイス H8S/2472, H8S/2463, H8S/2462 グループを基に作成しています。

動作確認デバイスと同様の内部 I/O レジスタを持つ他の H8S/2400 シリーズは、本プログラムを使用することができます。ただし、本アプリケーションノートで使用している機能やアドレスマップが、一部変更している場合がありますので、最新のマニュアルを確認し、十分な評価を行ってください。

目次

1. 仕様	2
2. 適用条件	3
3. 使用機能説明	4
4. 動作説明	7
5. ソフトウェア説明	9
6. 参考ドキュメント	18

1. 仕様

本アプリケーションノートの仕様は、A/D コンバータをスキャンモードに設定し、A/D 変換します。

A/D コンバータは、 $\overline{\text{ADTRG}}$ 端子により A/D 変換を開始し、4 チャンネルのアナログ入力を A/D 変換します。A/D 変換結果は、内蔵 RAM へ格納します。

図 1 は動作概要です。また動作詳細仕様は以下のとおりです。

- A/D コンバータは、4 チャンネル (AN0 ~ 3 端子) のスキャンモードに設定します。
- A/D 変換は、 $\overline{\text{ADTRG}}$ 端子の立ち下がりエッジで開始します。
- A/D 変換時間は、160 ステート ($\phi = 32\text{MHz}$ のとき、 $5.0\mu\text{s}$) に設定します。
- ADI 割り込み処理では、 $\overline{\text{ADTRG}}$ 端子による A/D 変換開始を停止し、A/D 変換結果を内蔵 RAM に格納します。




図1 動作概要

2. 適用条件

表1 適用条件

項目	内容
動作周波数	入力クロック : 8MHz
	システムクロック (φ) : 32MHz (8MHz の 4 逓倍)
動作電圧	3.3V
動作モード	モード 2 (MD2=1, MD1=1)
統合開発環境	High-performance Embedded Workshop Version 4.05.00.059
評価ボード	ルネサス テクノロジ製 : R0K402472D000BR
C/C++コンパイラ	ルネサス テクノロジ製 H8S,H8/300 C/C++ Compiler (V.6.02.01.000)
コンパイルオプション	-cpu=2600A:24 -optimize=1 -regparam=3 -speed=register,shift,struct,expression
最適化リンケージエディタ	ルネサス テクノロジ製 Optimizing Linkage Editor (V.9.04.01.000)
リンカオプション	-start= PResetPRG,PIntPRG/01000, P,C\$DSEC,C\$BSEC,D/01400, B,R/0FF0800, S/0FF9600

3. 使用機能説明

3.1 A/D コンバータ

A/D コンバータは、逐次比較方式で分解能は 10 ビットです。動作モードには、シングルモードとスキャンモードがあります。動作モードやアナログ入力チャネルの切り替えは、誤動作を避けるため A/D コントロール/ステータスレジスタ (ADCSR) の ADST ビットが 0 の状態で行ってください。動作モードやアナログ入力チャネルの変更と、ADST ビットを 1 にセットするのは同時に行うことができます。

3.2 スキャンモード

スキャンモードは、指定された最大 4 チャネル、または最大 8 チャネルのアナログ入力を以下のように順次連続して A/D 変換します。

- (1) ソフトウェアまたは外部トリガによって ADCSR の ADST ビットが 1 にセットされると、選択されたチャネルの第 1 チャネルから A/D 変換を開始します。最大 4 チャネルの連続 A/D 変換 (SCANE, SCANS=B'10)、または最大 8 チャネルの連続 A/D 変換 (SCANE, SCANS=B'11) を選択できます。4 チャネルの連続 A/D 変換の場合は、CH2=B'0 のとき AN0、CH2=B'1 のとき AN4 から A/D 変換を開始します。8 チャネルの連続 A/D 変換の場合は、AN0 から A/D 変換を開始します。
- (2) それぞれのチャネルの A/D 変換が終了すると、A/D 変換結果は順次そのチャネルに対応する ADDR に転送されます。
- (3) 選択されたすべてのチャネルの A/D 変換が終了すると、ADCSR の ADF ビットが 1 にセットされます。このとき ADIE ビットが 1 にセットされていると、ADI 割り込み要求を発生します。A/D コンバータは再び第 1 チャネルから A/D 変換を開始します。
- (4) ADST ビットは自動的にクリアされず、1 にセットされている間は(2)~(3)を繰り返します。ADST ビットを 0 にクリアすると A/D 変換を中止し、A/D コンバータは待機状態になります。その後、ADST ビットを 1 にセットすると再び第 1 チャネルから A/D 変換を開始します。




図2 A/D コンバータの動作例 (スキャンモード、AN0~AN2 の 3 チャネル選択時)

3.3 入力サンプリングと A/D 変換時間

A/D コンバータには、サンプル&ホールド回路が内蔵されています。A/D コンバータは、ADCSR の ADST ビットが 1 にセットされてから A/D 変換開始遅延時間 (t_D) 時間経過後、入力サンプリングを行い、その後変換を開始します。A/D 変換のタイミングを図 3 に示します。また、A/D 変換時間を表 2 に示します。

A/D 変換時間 (t_{CONV}) は、図 3 に示すように、 t_D と入力サンプリング時間 (t_{SPL}) を含めた時間となります。ここで t_D は、ADCSR へのライトタイミングにより決まり、一定値とはなりません。そのため、変換時間は表 2 に示す範囲で変化します。

スキャンモードの変換時間は、表 2 に示す値が 1 回目の変換時間となります。2 回目以降の変換時間は表 3 に示す値となります。いずれの場合も、変換時間は A/D 変換特性 (表 4) に示す範囲となるように A/D コントロールレジスタ (ADCR) の CKS1, CKS0 ビットを設定してください。




図3 A/D 変換タイミング

表2 A/D 変換時間 (シングルモード)

項目	記号	CKS1=0			CKS1=1					
		CKS0=1			CKS0=0			CKS0=1		
		min	typ	max	min	typ	max	min	typ	max
A/D 変換開始遅延時間	t_D	(6)	—	(9)	(10)	—	(17)	(18)	—	(33)
入力サンプリング時間	t_{SPL}	—	30	—	—	60	—	—	120	—
A/D 変換時間	t_{CONV}	77	—	80	153	—	160	305	—	320

【注】 表中の数値の単位はステートです。

表3 A/D 変換時間 (スキャンモード)

CKS1	CKS0	変換時間 (ステート)
0	0	設定禁止
0	1	80 (固定)
1	0	160 (固定)
1	1	320 (固定)

表4 A/D 変換特性 (AN7 ~ AN0 入力: 80/160 ステート変換)

条件 A: VCC=3.0V ~ 3.6V, AVCC=3.0V ~ 3.6V, AVref=3.0V ~ AVCC, VSS=AVSS=0V, ϕ =20MHz

条件 B: VCC=3.0V ~ 3.6V, AVCC=3.0V ~ 3.6V, AVref=3.0V ~ AVCC, VSS=AVSS=0V, ϕ =20MHz ~ 34MHz

項目	条件 A			条件 B			単位
	min	typ	max	min	typ	max	
分解能	10			10			ビット
変換時間	—	—	4.0* ¹	—	—	4.7* ²	μs
アナログ入力容量	—	—	20	—	—	20	pF
許容信号源インピーダンス	—	—	5	—	—	5	kΩ
非直線性誤差	—	—	±7.0	—	—	±7.0	LSB
オフセット誤差	—	—	±7.5	—	—	±7.5	
フルスケール誤差	—	—	±7.5	—	—	±7.5	
量子化誤差	—	—	±0.5	—	—	±0.5	
絶対精度	—	—	±8.0	—	—	±8.0	

【注】 *1 シングルモード, 80 ステートで最大動作周波数のとき

*2 シングルモード, 160 ステートで最大動作周波数のとき

3.4 外部トリガ入力タイミング

A/D 変換は外部トリガ入力により開始することも可能です。外部トリガ入力は, ADCR の TRGS1, TRGS0, EXTRGS ビットが B'101 にセットされているとき, ADTRG 端子から入力されます。ADTRG の立ち下がリエッジで, ADCSR の ADST ビットが 1 にセットされ, A/D 変換が開始されます。その他の動作は, シングルモード/スキャンモードによらず, ソフトウェアによって ADST ビットを 1 にセットした場合と同じです。このタイミングを図 4 に示します。




図4 外部トリガ入力タイミング

4. 動作説明

4.1 動作説明

図5は、本アプリケーションノートの動作説明図です。




図5 動作説明

4.2 A/D 変換時間

A/D 変換時間は 表 4 A/D 変換特性 (AN7 ~ AN0 入力: 80/160 ステート変換) から $\phi=32\text{MHz}$ のとき $4.7\mu\text{s}(\text{max})$ です。

このとき、最適な A/D 変換時間[ステート]は、

$A/D \text{ 変換時間[ステート]} = A/D \text{ 変換時間}[\mu\text{s}] \times \text{動作周波数}[\text{MHz}] = 4.7\mu\text{s} \times 32\text{MHz} = 150.4 \text{ ステート}$ となります。

$80 \text{ ステート} < 150.4 \text{ ステート} < 160 \text{ ステート}$ であるため、A/D 変換時間[ステート]は、160 ステートに設定します。

$\phi=32\text{MHz}$ のとき A/D 変換時間[μs]は

$$A/D \text{ 変換時間}[\mu\text{s}] = \frac{A/D \text{ 変換時間[ステート]}}{\text{動作周波数}[\text{MHz}]} = \frac{160[\text{ステート}]}{32[\text{MHz}]} = 5.0\mu\text{s}$$

になります。

5. ソフトウェア説明

5.1 RAM 変数

表5 RAM 変数一覧

型名	変数名	内容	使用関数
unsigned short	scn[4]	A/D 変換結果 ADDR _A ~ ADDR _D の値を格納	main, INT_ADI
unsigned char	adiend	ADI 割り込み終了判定フラグ 0: A/D 変換中 1: A/D 変換割り込み処理終了	main, INT_ADI

5.2 関数一覧

表6 関数一覧

関数名	説明
PowerOn_Reset	<ul style="list-style-type: none"> 初期設定関数 スタックポインタ (SP) の初期化, 割り込みマスクビットの設定, 未初期化/初期化データの設定, main 関数の呼び出し。
Main	<ul style="list-style-type: none"> メイン関数 init 関数の呼び出し。ADI 割り込み処理終了を判定。
Init	<ul style="list-style-type: none"> I/O レジスタ初期化関数 クロックモード/モジュールストップモード/A/D コンバータを設定。
INT_ADI	<ul style="list-style-type: none"> ADI 割り込み処理 ADTRG₀ 端子による A/D 変換開始を禁止し, 4 チャンネルの A/D 変換結果を内蔵 RAM へ格納。

5.3 関数説明

5.3.1 PowerON_Reset 関数

(1) 機能概要

PowerON_Reset 関数では、スタックポインタ (SP) を初期化し、組み込み関数や標準ライブラリ関数を用いて、割り込みマスクビットの設定や未初期化/初期化データを設定します。その後 PowerON_Reset 関数は、main 関数を呼び出します。

(2) 引数

なし

(3) 戻り値

なし

(4) 使用内部 I/O レジスタ説明

なし

(5) フローチャート




図6 フローチャート (PowerON_Reset)

5.3.2 main 関数

(1) 機能概要

main 関数では、init 関数を呼び出し、ADI 割り込み処理終了を判定します。

(2) 引数

なし

(3) 戻り値

なし

(4) 使用内部 I/O レジスタ説明

本関数で使用する内部 I/O レジスタを以下に示します。

なお、設定値は、本アプリケーションノートにおいて使用している値であり、初期値とは異なります。

• モードコントロールレジスタ (MDCR) ビット数: 8 アドレス: H'FFFFC5

ビット	ビット名	設定値	R/W	説明
7	EXPE	0	R/W	拡張モードイネーブル 拡張モードを設定します。 0: シングルチップモード
2 1	MDS2 MDS1	—* —*	R R	モードセレクト 2, 1 モード端子 ($\overline{MD2}$, MD1) の入力レベルを反映した値 (現在の動作モード) を示しています。MDS2, MDS1 ビットは $\overline{MD2}$, MD1 端子にそれぞれ対応します。 これらのビットはリード専用でライトは無効です。MDCR をリードすると、モード端子 ($\overline{MD2}$, MD1) の入力レベルがこれらのビットにラッチされます。このラッチはリセットで解除されます。

【注】 * $\overline{MD2}$, MD1 端子により決定されます。

(5) フローチャート




図7 フローチャート

5.3.3 init 関数

(1) 機能概要

init 関数では、クロックモード/モジュールストップモード/A/D コンバータを設定します。

(2) 引数

なし

(3) 戻り値

なし

(4) 使用内部 I/O レジスタ説明

本関数で使用する内部 I/O レジスタを以下に示します。

なお、設定値は、本アプリケーションノートにおいて使用している値であり、初期値とは異なります。

- A/D コントロール/ステータスレジスタ (ADCSR) ビット数: 8 アドレス: H'FFFEB0

ビット	ビット名	設定値	R/W	説明
7	ADF	0	R/(W)*	A/D エンドフラグ A/D 変換の終了を示すステータスフラグです。(A/D データレジスタに値が格納されたことを示すフラグです) [セット条件] • シングルモードで A/D 変換が終了したとき • スキャンモードで選択されたすべてのチャンネルの A/D 変換が終了したとき [クリア条件] • 1 の状態をリードした後、0 をライトしたとき • ADI 割り込みにより DTC が起動され、ADDR をリードしたとき
6	ADIE	1	R/W	A/D インタラプトイネーブル 1 にセットすると ADF による ADI 割り込みがイネーブルになります。
5	ADST	0	R/W	A/D スタート 0 にクリアすると A/D 変換を停止し、待機状態になります。1 にセットすると A/D 変換を開始します。シングルモードでは選択したチャンネルの A/D 変換が終了すると自動的にクリアされます。スキャンモードではソフトウェア、リセット、またはハードウェアスタンバイモードによってクリアされるまで選択されたチャンネルを順次連続変換します。
2 1 0	CH2 CH1 CH0	0 1 1	R/W R/W R/W	チャンネルセレクト 2~0 ADCR の SCANE ビット、SCANS ビットとともに、アナログ入力を選択します。 SCANE=1, SCANS=0 のとき 011: AN0 ~ AN3

【注】 * フラグをクリアするための 0 ライトのみ可能です。

• A/D コントロールレジスタ (ADCR) ビット数: 8 アドレス: H'FFFEB1

ビット	ビット名	設定値	R/W	説明
7	TRGS1	1	R/W	タイマトリガセレクト 1, 0, 拡張トリガセレクト トリガ信号による A/D 変換開始をイネーブルにします。 ビットの設定は A/D 変換停止時 (ADST=0) に行ってください。 101: ADTRG による AD 変換開始
6	TRGS0	0	R/W	
0	EXTRGS	1	R/W	
5	SCANE	1	R/W	スキャンモード A/D 変換の動作モードを選択します。 10: スキャンモード (1~4 チャンネルの連続 A/D 変換)
4	SCANS	0	R/W	
3	CKS1	1	R/W	クロックセレクト 1, 0 A/D 変換時間の設定を行います。変換時間の設定は変換停止中 (ADST=0) に行ってください。 10: 変換時間=160 ステート (max)
2	CKS0	0	R/W	
1	ADSTCLR	1	R/W	A/D スタートクリア スキャンモード時に ADST ビットの自動クリアの設定をします。 1: スキャンモードのとき, 選択されたすべてのチャンネルの A/D 変換 が終了すると自動的にクリアされます。

• インタラプトコントロールレジスタ B (ICRB) ビット数: 8 アドレス: H'FFFEE9

ビット	ビット名	設定値	R/W	説明
7	ICRB7	0	R/W	割り込みコントロールレベル 0: 対応する割り込み要因 (A/D コンバータ) は割り込みコントロール レベル 0 (非優先)

• スタンバイコントロールレジスタ (SBYCR) ビット数: 8 アドレス: H'FFFF84

ビット	ビット名	設定値	R/W	説明
2	SCK2	0	R/W	システムクロックセレクト 2~0 高速モードおよび中速モードでのバスマスタのクロックを選択しま す。 000: 高速モード
1	SCK1	0	R/W	
0	SCK0	0	R/W	

• ローパワーコントロールレジスタ (LPWRCR) ビット数: 8 アドレス: H'FFFF85

ビット	ビット名	設定値	R/W	説明
4	EXCLE	0	R/W	サブクロック入力イネーブル サブクロック入力を制御します。 0: サブクロック入力禁止

• モジュールストップコントロールレジスタ H (MSTPCR) ビット数: 8 アドレス: H'FFFF86

ビット	ビット名	設定値	R/W	説明
6	MSTP14	0	R/W	データトランスファコントローラ (DTC)
5	MSTP13	1	R/W	16 ビットフリーランニングタイマ (FRT)
4	MSTP12	1	R/W	8 ビットタイマ (TMR_0, TMR_1)
3	MSTP11	1	R/W	14 ビット PWM タイマ (PWMX)
1	MSTP9	0	R/W	A/D コンバータ
0	MSTP8	1	R/W	8 ビットタイマ (TMR_X, TMR_Y)

- ポート 8 データディレクションレジスタ (P8DDR) ビット数: 8 アドレス: H'FFFFBD

ビット	ビット名	設定値	R/W	説明
7	P87DDR	0	W	汎用入出力ポートの機能が選択されているとき、このビットを 1 にセットすると対応する端子は出力ポートとなり、0 にクリアすると入力ポートになります。 PBPIN と同じアドレスのため、このレジスタをリードすると、ポート B の状態が読み出されます。
6	P86DDR	1	W	
5	P85DDR	1	W	
4	P84DDR	1	W	
3	P83DDR	1	W	
2	P82DDR	1	W	
1	P81DDR	1	W	
0	P80DDR	1	W	

- システムコントロールレジスタ (SYSCR) ビット数: 8 アドレス: H'FFFFC4

ビット	ビット名	設定値	R/W	説明
5	INTM1	0	R	割り込みコントローラの割り込み制御モードを選択します。 00: 割り込み制御モード 0
4	INTM0	0	R/W	

(5) フローチャート




図8 フローチャート

5.3.4 INT_ADI 関数

(1) 機能概要

ADI 割り込み処理では $\overline{\text{ADTRG}}$ 端子による A/D 変換開始を禁止し、4 チャンネルの A/D 変換結果を内蔵 RAM へ格納します。

(2) 引数

なし

(3) 戻り値

なし

(4) 使用内部 I/O レジスタ説明

本関数で使用する内部 I/O レジスタを以下に示します。

なお、設定値は、本アプリケーションノートにおいて使用している値であり、初期値とは異なります。

- A/D データレジスタ A~D (ADDRA ~ ADDR D)** ビット数: 16 アドレス: H'FFFEA0 ~ H'FFFEA6
 ADDR は、A/D 変換された結果を格納するための 16 ビットのリード専用レジスタです。ADDRA ~ ADDR H の 8 本あります。各アナログ入力チャンネルの変換結果が格納される ADDR は表 7 のとおりです。10 ビットの変換データは ADDR のビット 15 ~ ビット 6 に格納され、下位 6 ビットをリードすると常に 0 がリードされます。
 CPU との間でのデータバスは 16 ビット幅で、CPU から直接リードできます。ADDR をアクセスする場合は、16 ビット単位でアクセスしてください。8 ビット単位でのアクセスは禁止です。
 ADF フラグが 1 にセットされたときに A/D 変換結果が各レジスタに格納されます。

表 7 アナログ入力チャンネルと ADDR の対応

アナログ入力チャンネル	変換結果が格納される A/D データレジスタ
AN0	ADDRA
AN1	ADDRB
AN2	ADDRC
AN3	ADDRD

- A/D コントロール/ステータスレジスタ (ADCSR)** ビット数: 8 アドレス: H'FFFEB0

ビット	ビット名	設定値	R/W	説明
7	ADF	0	R/(W)*	A/D エンドフラグ A/D 変換の終了を示すステータスフラグです。(A/D データレジスタに値が格納されたことを示すフラグです) [セット条件] • シングルモードで A/D 変換が終了したとき • スキャンモードで選択されたすべてのチャンネルの A/D 変換が終了したとき [クリア条件] • 1 の状態をリードした後、0 をライトしたとき • ADI 割り込みにより DTC が起動され、ADDR をリードしたとき
6	ADIE	0	R/W	A/D インタラプトイネーブル 1 にセットすると ADF による ADI 割り込みがイネーブルになります。

【注】 * フラグをクリアするための 0 ライトのみ可能です。

- A/D コントロールレジスタ (ADCR) ビット数: 8 アドレス: H'FFFEB1

ビット	ビット名	設定値	R/W	説明
7	TRGS1	0	R/W	タイマトリガセレクト 1, 0, 拡張トリガセレクト トリガ信号による A/D 変換開始をイネーブルにします。 ビットの設定は A/D 変換停止時 (ADST=0) に行ってください。 000: 外部トリガによる A/D 変換開始を禁止
6	TRGS0	0	R/W	
0	EXTRGS	0	R/W	

(5) フローチャート




図9 フローチャート

6. 参考ドキュメント

- ハードウェアマニュアル
H8S/2472, H8S/2463, H8S/2462 グループ ハードウェアマニュアル (RJJ09B0430)
(最新版をルネサス テクノロジホームページから入手してください。)
- 開発環境マニュアル
H8S, H8/300 シリーズ C/C++コンパイラ, アセンブラ, 最適化リンケージエディタ コンパイラパッケージ
Ver.7.00 ユーザーズマニュアル (RJJ10J2552)
(最新版をルネサス テクノロジホームページから入手してください。)
- テクニカルニュース/テクニカルアップデート
(最新版をルネサス テクノロジホームページから入手してください。)

ホームページとサポート窓口

ルネサステクノロジホームページ

<http://japan.renesas.com/>

お問合せ先

<http://japan.renesas.com/inquiry>

csc@renesas.com

改訂記録

Rev.	発行日	改訂内容	
		ページ	ポイント
1.00	2009.12.28	—	初版発行

すべての商標および登録商標は、それぞれの所有者に帰属します。

本資料ご利用に際しての留意事項

1. 本資料は、お客様に用途に応じた適切な弊社製品をご購入いただくための参考資料であり、本資料中に記載の技術情報について弊社または第三者の知的財産権その他の権利の実施、使用を許諾または保証するものではありません。
2. 本資料に記載の製品データ、図、表、プログラム、アルゴリズムその他応用回路例など全ての情報の使用に起因する損害、第三者の知的財産権その他の権利に対する侵害に関し、弊社は責任を負いません。
3. 本資料に記載の製品および技術を大量破壊兵器の開発等の目的、軍事利用の目的、あるいはその他軍事事業の目的で使用しないでください。また、輸出に際しては、「外国為替および外国貿易法」その他輸出関連法令を遵守し、それらの定めるところにより必要な手続を行ってください。
4. 本資料に記載の製品データ、図、表、プログラム、アルゴリズムその他応用回路例などの全ての情報は本資料発行時点のものであり、弊社は本資料に記載した製品または仕様等を予告なしに変更することがあります。弊社の半導体製品のご購入およびご使用に当たりましては、事前に弊社営業窓口で最新の情報をご確認いただきますとともに、弊社ホームページ (<http://www.renesas.com>) などを通じて公開される情報に常にご注意ください。
5. 本資料に記載した情報は、正確を期すため慎重に制作したのですが、万一本資料の記述の誤りに起因する損害がお客様に生じた場合においても、弊社はその責任を負いません。
6. 本資料に記載の製品データ、図、表などに示す技術的な内容、プログラム、アルゴリズムその他応用回路例などの情報を流用する場合は、流用する情報を単独で評価するだけでなく、システム全体で十分に評価し、お客様の責任において適用可否を判断してください。弊社は、適用可否に対する責任を負いません。
7. 本資料に記載された製品は、各種安全装置や運輸・交通用、医療用、燃焼制御用、航空宇宙用、原子力、海底中継用の機器・システムなど、その故障や誤動作が直接人命を脅かしあるいは人体に危害を及ぼすおそれのあるような機器・システムや特に高度な品質・信頼性が要求される機器・システムでの使用を意図して設計、製造されたものではありません（弊社が自動車用と指定する製品を自動車に使用する場合を除きます）。これらの用途に利用されることをご検討の際には、必ず事前に弊社営業窓口へご照会ください。なお、上記用途に使用されたことにより発生した損害等について弊社はその責任を負いかねますのでご了承願います。
8. 第7項にかかわらず、本資料に記載された製品は、下記の用途には使用しないでください。これらの用途に使用されたことにより発生した損害等につきましては、弊社は一切の責任を負いません。
 - 1) 生命維持装置。
 - 2) 人体に埋め込み使用するもの。
 - 3) 治療行為（患部切り出し、薬剤投与等）を行うもの。
 - 4) その他、直接人命に影響を与えるもの。
9. 本資料に記載された製品のご使用につき、特に最大定格、動作電源電圧範囲、放熱特性、実装条件およびその他諸条件につきましては、弊社保証範囲内でご使用ください。弊社保証値を越えて製品をご使用された場合の故障および事故につきましては、弊社はその責任を負いません。
10. 弊社は製品の品質および信頼性の向上に努めておりますが、特に半導体製品はある確率で故障が発生したり、使用条件によっては誤動作したりする場合があります。弊社製品の故障または誤動作が生じた場合も人身事故、火災事故、社会的損害などを生じさせないよう、お客様の責任において冗長設計、延焼対策設計、誤動作防止設計などの安全設計（含むハードウェアおよびソフトウェア）およびエージング処理等、機器またはシステムとしての出荷保証をお願いいたします。特にマイコンソフトウェアは、単独での検証は困難なため、お客様が製造された最終の機器・システムとしての安全検証をお願いいたします。
 - 1 1. 本資料に記載の製品は、これを搭載した製品から剥がれた場合、幼児が口に入れて誤飲する等の事故の危険性があります。お客様の製品への実装後に容易に本製品が剥がれることがなきよう、お客様の責任において十分な安全設計をお願いいたします。お客様の製品から剥がれた場合の事故につきましては、弊社はその責任を負いません。
 - 1 2. 本資料の全部または一部を弊社の文書による事前の承諾なしに転載または複製することを固くお断りいたします。
 - 1 3. 本資料に関する詳細についてのお問い合わせ、その他お気付きの点等がございましたら弊社営業窓口までご照会ください。

D039444