

お客様各位

カタログ等資料中の旧社名の扱いについて

2010年4月1日を以ってNECエレクトロニクス株式会社及び株式会社ルネサステクノロジが合併し、両社の全ての事業が当社に承継されております。従いまして、本資料中には旧社名での表記が残っておりますが、当社の資料として有効ですので、ご理解の程宜しくお願ひ申し上げます。

ルネサスエレクトロニクス ホームページ (<http://www.renesas.com>)

2010年4月1日
ルネサスエレクトロニクス株式会社

【発行】ルネサスエレクトロニクス株式会社 (<http://www.renesas.com>)

【問い合わせ先】 <http://japan.renesas.com/inquiry>

ご注意書き

1. 本資料に記載されている内容は本資料発行時点のものであり、予告なく変更することがあります。当社製品のご購入およびご使用にあたりましては、事前に当社営業窓口で最新の情報をご確認いただきますとともに、当社ホームページなどを通じて公開される情報に常にご注意ください。
2. 本資料に記載された当社製品および技術情報の使用に関連し発生した第三者の特許権、著作権その他の知的財産権の侵害等に関し、当社は、一切その責任を負いません。当社は、本資料に基づき当社または第三者の特許権、著作権その他の知的財産権を何ら許諾するものではありません。
3. 当社製品を改造、改変、複製等しないでください。
4. 本資料に記載された回路、ソフトウェアおよびこれらに関連する情報は、半導体製品の動作例、応用例を説明するものです。お客様の機器の設計において、回路、ソフトウェアおよびこれらに関連する情報を使用する場合には、お客様の責任において行ってください。これらの使用に起因しお客様または第三者に生じた損害に関し、当社は、一切その責任を負いません。
5. 輸出に際しては、「外国為替及び外国貿易法」その他輸出関連法令を遵守し、かかる法令の定めるところにより必要な手続を行ってください。本資料に記載されている当社製品および技術を大量破壊兵器の開発等の目的、軍事利用の目的その他軍事用途の目的で使用しないでください。また、当社製品および技術を国内外の法令および規則により製造・使用・販売を禁止されている機器に使用することができません。
6. 本資料に記載されている情報は、正確を期すため慎重に作成したのですが、誤りが無いことを保証するものではありません。万一、本資料に記載されている情報の誤りに起因する損害がお客様に生じた場合においても、当社は、一切その責任を負いません。
7. 当社は、当社製品の品質水準を「標準水準」、「高品質水準」および「特定水準」に分類しております。また、各品質水準は、以下に示す用途に製品が使われることを意図しておりますので、当社製品の品質水準をご確認ください。お客様は、当社の文書による事前の承諾を得ることなく、「特定水準」に分類された用途に当社製品を使用することができません。また、お客様は、当社の文書による事前の承諾を得ることなく、意図されていない用途に当社製品を使用することができません。当社の文書による事前の承諾を得ることなく、「特定水準」に分類された用途または意図されていない用途に当社製品を使用したことによりお客様または第三者に生じた損害等に関し、当社は、一切その責任を負いません。なお、当社製品のデータ・シート、データ・ブック等の資料で特に品質水準の表示がない場合は、標準水準製品であることを表します。
標準水準： コンピュータ、OA 機器、通信機器、計測機器、AV 機器、家電、工作機械、パーソナル機器、産業用ロボット
高品質水準： 輸送機器（自動車、電車、船舶等）、交通用信号機器、防災・防犯装置、各種安全装置、生命維持を目的として設計されていない医療機器（厚生労働省定義の管理医療機器に相当）
特定水準： 航空機器、航空宇宙機器、海底中継機器、原子力制御システム、生命維持のための医療機器（生命維持装置、人体に埋め込み使用するもの、治療行為（患部切り出し等）を行うもの、その他直接人命に影響を与えるもの）（厚生労働省定義の高度管理医療機器に相当）またはシステム等
8. 本資料に記載された当社製品のご使用につき、特に、最大定格、動作電源電圧範囲、放熱特性、実装条件その他諸条件につきましては、当社保証範囲内でご使用ください。当社保証範囲を超えて当社製品をご使用された場合の故障および事故につきましては、当社は、一切その責任を負いません。
9. 当社は、当社製品の品質および信頼性の向上に努めておりますが、半導体製品はある確率で故障が発生したり、使用条件によっては誤動作したりする場合があります。また、当社製品は耐放射線設計については行っておりません。当社製品の故障または誤動作が生じた場合も、人身事故、火災事故、社会的損害などを生じさせないようお客様の責任において冗長設計、延焼対策設計、誤動作防止設計等の安全設計およびエージング処理等、機器またはシステムとしての出荷保証をお願いいたします。特に、マイコンソフトウェアは、単独での検証は困難なため、お客様が製造された最終の機器・システムとしての安全検証をお願いいたします。
10. 当社製品の環境適合性等、詳細につきましては製品個別に必ず当社営業窓口までお問合せください。ご使用に際しては、特定の物質の含有・使用を規制する RoHS 指令等、適用される環境関連法令を十分調査のうえ、かかる法令に適合するようご使用ください。お客様がかかる法令を遵守しないことにより生じた損害に関し、当社は、一切その責任を負いません。
11. 本資料の全部または一部を当社の文書による事前の承諾を得ることなく転載または複製することを固くお断りいたします。
12. 本資料に関する詳細についてのお問い合わせその他お気付きの点等がございましたら当社営業窓口までご照会ください。

注 1. 本資料において使用されている「当社」とは、ルネサスエレクトロニクス株式会社およびルネサスエレクトロニクス株式会社とその総株主の議決権の過半数を直接または間接に保有する会社をいいます。

注 2. 本資料において使用されている「当社製品」とは、注 1 において定義された当社の開発、製造製品をいいます。

7560 グループ 割り込み

1. 要約

この資料は 7560 グループの割り込みについて説明しています。

2. はじめに

この資料は、次のマイコンに適用されます。

- マイコン : 7560 グループ

3. 説明

3.1 割り込み要因

7560 グループは、外部 7 要因、内部 9 要因、ソフトウェア 1 要因の 17 要因のうち 16 要因から割り込みを発生できます。固定優先度方式のベクトル割り込みですので、同一サンプリング時に 2 つ以上の割り込み要求がある場合は、優先順位の高い割り込みから順に受け付けます。この優先順位は、ハードウェアで固定されていますが、割り込み許可ビット、割り込み禁止フラグの使用により、優先処理をプログラムで行えます。表 3.1 に割り込み要因とベクトル番地、割り込みの優先順位を示します。

表 3.1 割り込み要因とベクトル番地、割り込みの優先順位

割り込み要因	優先順位	ベクトル番地(注 1)		割り込み要求発生条件	備考
		上位	下位		
リセット(注 2)	1 高	FFFD ₁₆	FFFC ₁₆	リセット時	ノンマスクابل
INT ₀	2	FFFB ₁₆	FFFA ₁₆	INT ₀ 入力の立ち上がり 又は立ち下がりエッジ検出時	外部割り込み (極性プログラマブル)
INT ₁	3	FFF9 ₁₆	FFF8 ₁₆	INT ₁ 入力の立ち上がり 又は立ち下がりエッジ検出時	外部割り込み (極性プログラマブル)
シリアル I/O1 受信	4	FFF7 ₁₆	FFF6 ₁₆	シリアル I/O1 データ受信終了時	シリアル I/O1 選択時のみ有効
シリアル I/O1 送信	5	FFF5 ₁₆	FFF4 ₁₆	シリアル I/O1 送信シフト終了時 又は送信バッファ空時	シリアル I/O1 選択時のみ有効
タイマ X	6	FFF3 ₁₆	FFF2 ₁₆	タイマ X アンダフロー時	
タイマ Y	7	FFF1 ₁₆	FFF0 ₁₆	タイマ Y アンダフロー時	
タイマ 2	8	FFEF ₁₆	FFEE ₁₆	タイマ 2 アンダフロー時	
タイマ 3	9	FFED ₁₆	FFEC ₁₆	タイマ 3 アンダフロー時	
CNTR ₀	10	FFEB ₁₆	FFEA ₁₆	CNTR ₀ 入力の立ち上がり 又は立ち下がりエッジ検出時	外部割り込み (極性プログラマブル)
CNTR ₁	11	FFE9 ₁₆	FFE8 ₁₆	CNTR ₁ 入力の立ち上がり 又は立ち下がりエッジ検出時	外部割り込み (極性プログラマブル)
タイマ 1	12	FFE7 ₁₆	FFE6 ₁₆	タイマ 1 アンダフロー時	
INT ₂	13	FFE5 ₁₆	FFE4 ₁₆	INT ₂ 入力の立ち上がり 又は立ち下がりエッジ検出時	外部割り込み (極性プログラマブル)
シリアル I/O2	14	FFE3 ₁₆	FFE2 ₁₆	シリアル I/O2 データ送受信終了時	シリアル I/O2 選択時のみ有効
キー入力 (キーオンウエイクアップ)	15	FFE1 ₁₆	FFE0 ₁₆	ポート P2(入力時)入力レベルの 論理積の立ち下がり時	外部割り込み (立ち下がり有効)
ADT	16	FFDF ₁₆	FFDE ₁₆	ADT 端子入力立ち下がりエッジ時	ADT 割り込み選択時有効 外部割り込み (立ち下がり有効)
A-D 変換				A-D 変換終了時	A-D 割り込み選択時有効
BRK 命令	17 低	FFDD ₁₆	FFDC ₁₆	BRK 命令実行時	ノンマスクابلソフト ウェア割り込み

注1. ベクトル番地とは、割り込み飛び先番地の格納番地を示します。

2. リセットは割り込みではありません。リセットはすべての割り込みよりも優先されます。

3.2 割り込み制御

BRK 命令を除く割り込みは、割り込み要求ビット、割り込み許可ビット、及び割り込み禁止フラグによって割り込み要求の受付を制御できます。この項では BRK 命令を除く割り込みの制御について説明します。図 3.1 に割り込み制御図を示します。




図 3.1 割り込み制御図

割り込み要求ビット、割り込み許可ビット、及び割り込み禁止フラグは独立して機能し、お互いに影響を与えることはありません。次の条件がすべて揃ったとき、割り込み要求を受け付けます。

- 割り込み禁止フラグ..... “0”
- 割り込み要求ビット..... “1”
- 割り込み許可ビット..... “1”

割り込みの優先順位は、ハードウェアで固定されていますが、上記のビット及びフラグの使用により、優先処理をプログラムで行えます。

3.2.1 割り込み禁止フラグ

プロセッサステータスレジスタのビット 2 が割り込み禁止フラグです。割り込み禁止フラグは、BRK 命令を除くすべての割り込み要求の受付を制御するフラグです。

割り込み要求の受付は、このフラグを“1”にすると禁止になり、“0”にすると許可になります。“1”にする命令は SEI 命令、“0”にする命令は CLI 命令です。

割り込み要求を受け付けると、割り込み禁止フラグが“0”のまま、プロセッサステータスレジスタを退避します。その後、このフラグは自動的に“1”になり、多重割り込みを禁止します。多重割り込みを使用する場合は、割り込みルーチン内で CLI 命令を用いて、このフラグを“0”にしてください。

プロセッサステータスレジスタは、RTI 命令で復帰します。

3.2.2 割り込み要求ビット

割り込み要求が発生すると、対応する割り込み要求ビットが“1”になり、割り込み要求が受け付けられるまで“1”を保持します。割り込み要求が受け付けられると、自動的に“0”になります。

割り込み要求ビットは、プログラムで“0”にできますが、“1”にはできません。

3.2.3 割り込み許可ビット

割り込み許可ビットは、対応する割り込み要求の受付を制御するビットです。

このビットを“0”にすると、割り込み要求の受付が禁止になり、割り込み要求が発生しても、割り込み要求ビットが“1”になるだけで、割り込み要求は受け付けられません。この場合、割り込み要求ビットは、プログラムで“0”にするまで、“1”を保持します。

このビットを“1”にすると、割り込み要求の受付が許可になり、割り込み要求が発生すると、割り込み要求ビットが“1”になり、割り込み要求が受け付けられます（割り込み禁止フラグ = “0”の場合）。

割り込み許可ビットはプログラムで“0”、又は“1”にできます。

使用しない割り込みの割り込み許可ビットは“0”にしてください。

3.3 割り込み動作

割り込み要求を受け付けると、次に示すレジスタの割り込み要求受付直前の内容を自動的にスタック領域に退避します。

の順に、自

- プログラムカウンタ上位(PCH)
- プログラムカウンタ下位(PCL)
- プロセッサステータスレジスタ(PS)

これらのレジスタを退避した後、受け付けた割り込みの飛び先番地へ分岐します。

RTI 命令を実行すると、スタック領域に退避していたレジスタの内容を

の順に復帰し、割り込

み要求受付前のルーチンを継続します。

図 3.2 に割り込み動作図を示します。




図 3.2 割り込み動作図

3.3.1 割り込み要求受付時の処理

割り込み要求を受け付けると次の動作を自動的にを行います。

現在実行中の命令が終了すると、割り込み要求を受け付けます。

プログラムカウンタ、及びプロセッサステータスレジスタの内容をスタック領域へ退避します。

図 3.3 に割り込み要求受付時のスタックポインタとプログラムカウンタの変化を示します。

退避と同時に、受け付けた割り込みの飛び先番地 (割り込みルーチンの先頭番地) を割り込みベクトルからプログラムカウンタへ転送します。

受け付けた割り込みの割り込み要求ビットが “ 0 ” になります。また、割り込み禁止フラグが “ 1 ” になり、多重割り込みが禁止になります。

割り込みルーチンを実行します。

したがって、割り込みルーチンを実行するためには、スタックポインタの設定及び各割り込みに対応したベクトル内への飛び先番地の設定が必要です。




図 3.3 割り込み要求受付時のスタックポインタとプログラムカウンタの変化

3.3.2 割り込み要求受付タイミング

割り込み要求が発生してから、割り込みルーチンを実行するまでの過程について説明します。

割り込み要求が発生すると、その時点で実行中の命令終了後、割り込み要求が受け付けられ、割り込み処理を開始します。図 3.4 に割り込みルーチンを実行するまでの時間、図 3.5 に割り込み処理のタイミングを示します。




図 3.4 割り込みルーチンを実行するまでの時間




図 3.5 割り込み処理のタイミング

3.4 多重割り込み




図 3.6 多重割り込みの例

3.5 INT_i 割り込み

INT_i($i=0 \sim 2$)割り込みは、各 INT_i 端子のレベル変化を検出して、割り込み要求を発生します。

INT_i 端子は入出力ポートと共用です。INT_i 端子として使用する場合は、共用となっているポートの方向レジスタを入力モードにしてください。図 3.7 に関連レジスタの設定を示します。




図 3.7 関連レジスタの設定

3.6 CNTRi 割り込み

CNTRi (i=0, 1)割り込みは、各 CNTRi 端子のレベル変化を検出して、割り込み要求を発生します。
 CNTRi 端子は入出力ポートと共用です。CNTRi 端子として使用する場合は、共用となっているポートの方向レジスタを入力モードにしてください。図 3.8 に関連レジスタの設定を示します。




図 3.8 関連レジスタの設定

3.7 ADT 割り込み

ADT 割り込みは、ADT 端子の立ち下がりエッジを検出して、割り込み要求を発生します。

ADT 端子は入出力ポートと共用です。ADT 端子として使用する場合は、共用となっているポートの方向レジスタを入力モードにしてください。

割り込みベクトル番地は、A-D 変換割り込みと共用です。ADT 割り込みを使用する場合は、割り込み要因選択ビット(A-D 制御レジスタ(3416 番地)のビット 6)を“1”にしてください。

なお、ADT 端子の立ち下がりエッジは、A-D 変換開始トリガとしても使用できます。A-D 変換開始トリガとして使用しない場合は、A-D 外部トリガ有効ビット(A-D 制御レジスタのビット 5)を“0”にしてください。図 3.9 に関連レジスタの設定を示します。




図 3.9 関連レジスタの設定

4. 参考ドキュメント

データシート

7560 グループ(A バージョン)データシート
7560 グループデータシート

注意事項集

7560 グループ注意事項集

最新版をルネサス テクノロジ ホームページから入手してください。

5. ホームページとサポート窓口

ルネサス テクノロジ ホームページ

<http://www.renesas.com/jpn/products/mpumcu/index.html>

ルネサス製品全般に関するお問合せ先

カスタマ・サポート・センター : csc@renesas.com

アプリケーションノートに関する技術的なお問合せ先

740 ファミリ MCU 技術サポート窓口 : support_apl@renesas.com

改訂記録

Rev.	発行日	改訂内容	
		ページ	ポイント
1.00	2004.3.18	—	初版発行
2.00	2004.11.29	7	3.4 多重割り込み 図 3.6 多重割り込みの例 追加

安全設計に関するお願い

1. 弊社は品質、信頼性の向上に努めておりますが、半導体製品は故障が発生したり、誤動作する場合があります。弊社の半導体製品の故障又は誤動作によって結果として、人身事故、火災事故、社会的損害などを生じさせないような安全性を考慮した冗長設計、延焼対策設計、誤動作防止設計などの安全設計に十分ご留意ください。

本資料ご利用に際しての留意事項

1. 本資料は、お客様が用途に応じた適切なルネサス テクノロジ製品をご購入いただくための参考資料であり、本資料中に記載の技術情報についてルネサス テクノロジが所有する知的財産権その他の権利の実施、使用を許諾するものではありません。
2. 本資料に記載の製品データ、図、表、プログラム、アルゴリズムその他応用回路例の使用に起因する損害、第三者所有の権利に対する侵害に関し、ルネサス テクノロジは責任を負いません。
3. 本資料に記載の製品データ、図、表、プログラム、アルゴリズムその他全ての情報は本資料発行時点のものであり、ルネサス テクノロジは、予告なしに、本資料に記載した製品または仕様を変更することがあります。ルネサス テクノロジ半導体製品のご購入に当たりますは、事前にルネサス テクノロジ、ルネサス販売または特約店へ最新の情報をご確認頂きますとともに、ルネサス テクノロジホームページ(<http://www.renesas.com>)などを通じて公開される情報に常にご注意ください。
4. 本資料に記載した情報は、正確を期すため、慎重に制作したものです。万一本資料の記述誤りに起因する損害がお客様に生じた場合には、ルネサス テクノロジはその責任を負いません。
5. 本資料に記載の製品データ、図、表に示す技術的な内容、プログラム及びアルゴリズムを流用する場合は、技術内容、プログラム、アルゴリズム単位で評価するだけでなく、システム全体で十分に評価し、お客様の責任において適用可否を判断してください。ルネサス テクノロジは、適用可否に対する責任を負いません。
6. 本資料に記載された製品は、人命にかかわるような状況の下で使用される機器あるいはシステムに用いられることを目的として設計、製造されたものではありません。本資料に記載の製品を運輸、移動体用、医療用、航空宇宙用、原子力制御用、海底中継用機器あるいはシステムなど、特殊用途へのご利用をご検討の際には、ルネサス テクノロジ、ルネサス販売または特約店へご照会ください。
7. 本資料の転載、複製については、文書によるルネサス テクノロジの事前の承諾が必要です。
8. 本資料に関し詳細についてのお問い合わせ、その他お気づきの点がございましたらルネサス テクノロジ、ルネサス販売または特約店までご照会ください。