

RA ファミリ RA8M1 グループ

SH7750R/SH7751R⇒RA8M1 マイコン移行ガイド

要旨

本アプリケーションノートは、SH7750R/SH7751R グループから RA ファミリへの置き換えにあたり、RA8M1 グループを例にして、注意点、並びに相違点等を説明しています。なお、各機能の詳細な情報は最新のユーザーズマニュアル ハードウェア編にてご確認ください。

対象デバイス

RA8M1 グループ

目次

1. RA8M1 グループの各機能の設定例	3
2. CPU アーキテクチャ	3
2.1 エンディアン	3
3. 内蔵機能	4
3.1 内蔵機能一覧	4
3.2 メモリマネジメントユニット(MMU).....	5
3.3 キャッシュ	5
3.4 浮動小数点ユニット(FPU)	5
3.5 低消費電力モード	6
3.5.1 仕様比較	6
3.6 クロック発振回路	13
3.6.1 仕様比較	13
3.7 ウォッチドッグタイマ (WDT).....	16
3.7.1 仕様比較	16
3.7.2 注意事項	16
3.8 リアルタイムクロック(RTC).....	17
3.8.1 仕様比較	17
3.9 タイマユニット(TMU).....	19
3.9.1 仕様比較	19
3.10 バスステートコントローラ(BSC)	21
3.10.1 仕様比較	21
3.10.2 注意事項	22
3.11 ダイレクトメモリアクセスコントローラ (DMAC)	23
3.11.1 仕様比較	23
3.12 転送先について	24
3.13 シリアルコミュニケーションインタフェース (SCI)	25
3.13.1 仕様比較	25
3.13.2 注意事項	27

3.14	FIFO 内蔵シリアルコミュニケーションインタフェース (SCIF)	28
3.14.1	仕様比較	28
3.15	スマートカードインタフェース	30
3.15.1	仕様比較	30
3.15.2	注意事項	30
3.16	I/O ポート	31
3.16.1	仕様比較	31
3.16.2	I/O 設定	32
3.17	割り込みコントローラ (INTC)	33
3.17.1	仕様比較	33
3.18	H-UDI	35
3.18.1	仕様比較	35
3.19	ユーザブ레이크コントローラ	36
3.20	PCI コントローラ (PCIC)	36
4.	参考資料	37

1. RA8M1 グループの各機能の設定例

RA8M1 グループの各機能設定例は、各章にリンクしている Flexible Software Package (FSP) で用途に合わせた設定を行い、コードを生成してください。

FSP は、RA ファミリーを用いた組み込みシステムを開発するためのソフトウェアパッケージです。

FSP にはクラス最高水準の高性能かつ省メモリフットプリントを実現している HAL ドライバが含まれており、直感的に操作できるコンフィグレータとコードジェネレータにより、迅速かつ多彩な方法で開発することができます。

また、Eclipse ThreadX と FreeRTOS にインテグレーションされた各種ミドルウェアスタックにより、通信やセキュリティなどの複雑な実装を容易に行うことができます。

FSP の詳細については、以下のマニュアルを参照してください。

[RA Flexible Software Package Documentation](#)

2. CPU アーキテクチャ

RA8M1 グループは、Arm® Cortex®-M85 CPU コア、・ SH7750R/SH7751R グループは SH コアがベースで互換性はありません。

双方のコアの詳細は以下のマニュアルを参照してください。

- Arm
[ARM®v8-M Architecture Reference Manual](#)
[Arm® Cortex®-M85 Processor Technical Reference Manual](#)
- SH-4
[SH-4 Software Manual](#)

2.1 エンディアン

SH7750R/SH7751R グループはバイエンディアン。RA8M1 グループはリトルエンディアン固定です。

また、RA8M1 グループの外部アドレス空間では、CS 領域ごとにエンディアン設定を切り替えられます。但し、外部空間のエンディアン設定が MCU のエンディアン設定と異なる設定を行った領域に命令コードは配置できません。命令コードを外部空間に配置する場合は、MCU と同じエンディアン設定の領域に配置してください。

2.2 メモリ

SH7750R/SH7751R グループはメモリを内蔵していません。

	SH7750R/SH7751R グループ	RA8M1 グループ
コードフラッシュメモリ	無し	最大 2 MB
データフラッシュメモリ	無し	12 KB (100,000 回のプログラム/イレース (P/E) サイクル)
SRAM	無し	1 MB (TCM 128 KB を含む)

3. 内蔵機能

3.1 内蔵機能一覧

SH7750R/SH7751R グループと RA8M1 グループの内蔵機能一覧を表 3.1 に示します。RA8M1 グループのみ使用可能な機能の詳細については、ユーザーズマニュアル ハードウェア編を参照してください。

表 3.1 内蔵機能一覧

SH7750R/SH7751R グループ	RA8M1 グループ
メモリマネジメントユニット (MMU)	-
キャッシュ	キャッシュ
浮動小数点ユニット (FPU)	FPU
低消費電力モード	低消費電力モード
クロック発振回路	クロック発生回路
ウォッチドッグタイマ (WDT)	ウォッチドッグタイマ (WDT) 独立ウォッチドッグタイマ (IWDT)
リアルタイムクロック (RTC)	リアルタイムクロック (RTC)
タイマユニット (TMU)	汎用 PWM タイマ (GPT) 注
バスステートコントローラ (BSC)	バス
ダイレクトメモリアクセスコントローラ (DMAC)	DMA コントローラ (DMAC)
シリアルコミュニケーションインタフェース (SCI) - 調歩同期式モードまたはクロック同期式モードの選択可能 - スマートカードインタフェースをサポート	シリアルコミュニケーションインタフェース (SCI) FIFO バッファを内蔵 - 調歩同期式インタフェース (UART および調歩同期式通信インタフェースアダプタ (ACIA)) - 8 ビットクロック同期式インタフェース - 簡易 IIC (マスタのみ) - 簡易 SPI - スマートカードインタフェース - マンチェスタインタフェース - 簡易 LIN インタフェース
FIFO 内蔵シリアルコミュニケーションインタフェース (SCIF) - 調歩同期式モードをサポート - 送信部、受信部それぞれに 16 バイトの FIFO 付き	
スマートカードインタフェース (シリアルコミュニケーションインタフェース (SCI) の機能)	
I/O ポート	I/O ポート
割り込みコントローラ (INTC)	割り込みコントローラユニット (ICU)
ユーザブレークコントローラ	-
ユーザデバッグインタフェース (H-UDI)	Arm CoreSight バウンダリスキャン
PCI コントローラ (PCIC)	-
-	HeliumTM
-	メモリプロテクションユニット (MPU)
-	密結合メモリ (TCM)
-	プログラマブル電圧検出 (PVD)
-	クロック周波数精度測定回路 (CAC)
-	バッテリーバックアップ機能
-	レジスタライトプロテクション
-	データトランスファコントローラ (DTC)
-	イベントリンクコントローラ (ELC)
-	GPT 用のポートアウトプットイネーブル (POEG)
-	低消費電力非同期汎用タイマ (AGT)
-	超低消費電力タイマ (ULPT)
-	イーサネット MAC コントローラ (ETHERC)
-	イーサネット DMA コントローラ (EDMAC)
-	USB2.0 フルスピードモジュール (USBFS)

-	USB2.0 ハイスピードモジュール (USBHS)
-	I2C バスインタフェース (IIC)
-	I3C バスインタフェース (I3C)
-	CAN フレキシブルデータレート (CANFD)
-	CANFD ECC (CNECC)
-	シリアルペリフェラルインタフェース (SPI)
-	オクタシリアルペリフェラルインタフェース (OSPI)
-	オンザフライ復号 (DOTF)
-	拡張シリアルサウンドインタフェース (SSIE)
-	SD/MMC ホストインタフェース (SDHI)
-	巡回冗長検査 (CRC)
-	セキュリティ機能
-	Renesas セキュア IP (RSIP-E51A)
-	12 ビット A/D コンバータ (ADC12)
-	12 ビット D/A コンバータ (DAC12)
-	温度センサ回路 (TSN)
-	高速アナログコンパレータ (ACMPHS)
-	データ演算回路 (DOC)
-	スタンバイ SRAM
-	フラッシュメモリ
-	キャプチャエンジンユニット (CEU)
-	内部電圧レギュレータ

注：RA8M1 グループには他にも低消費電力非同期汎用タイマ (AGT)と超低消費電力タイマ (ULPT)があります。本資料での比較対象は汎用 PWM タイマ (GPT)とします。

3.2 メモリマネジメントユニット(MMU)

RA8M1 グループに MMU は存在しません。

3.3 キャッシュ

本章では両マイコンのキャッシュの相違点を記載します。

両マイコンの仕様比較を表 2 示します。

表 2 キャッシュの仕様比較

項目	SH7750R/SH7751R グループ (キャッシュ)	RA8M1 グループ (キャッシュ)
容量(命令キャッシュ/データキャッシュ)	8kB/16kB	16kB with ECC/16kB with ECC

3.4 浮動小数点ユニット(FPU)

本章では両マイコンの浮動集数点ユニットの相違点を記載します。

表 3 浮動集数点ユニットの相違点

項目	SH7750R/SH7751R グループ(FPU)	RA8M1 グループ(FPU)
----	---------------------------	-----------------

スタンバイモード解除方法	<ul style="list-style-type: none"> ・ NMI、IRL、RTC、GPIO の各割り込み ・ RESET 端子によるパワーオンリセット、マニュアルリセット 	
モジュールスタンバイ遷移条件	スタンバイコントロールレジスタの MSTP6~MSTP0、CSTP1、CSTP0 ビットに 1 をセット	スタンバイコントロールレジスタ、スタンバイコントロールレジスタ 2、クロック停止レジスタ 00 の MSTP6~MSTP0、CSTP2~0 ビットに 1 をセット
モジュールスタンバイ解除方法	<ul style="list-style-type: none"> ・ MSTP6~MSTP0、CSTP1、CSTP0 ビットに 0 をセット ・ RESET 端子によるパワーオンリセット、またはウォッチドッグタイマオーバーフローにより発生するパワーオンリセット 	<ul style="list-style-type: none"> ・ スタンバイコントロールレジスタ、スタンバイコントロールレジスタ 2 の場合、MSTP6~MSTP0 ビットに 0 をセット ・ クロック停止レジスタ 00 の場合、クロック停止解除レジスタ 00 の対応するビットに 1 をセット ・ RESET 端子によるパワーオンリセット、またはウォッチドッグタイマオーバーフローにより発生するパワーオンリセット

RA8M1 グループの各消費電力モードの遷移/解除方法を表 6 に示します。

表 6 RA8M1 グループの各消費電力モードの遷移/解除方法

項目	RA8M1 グループ
モジュールストップ遷移条件	MSTPCRn (n=A~E) レジスタの MSTPmi ビット (m=A~E, i=31~0) を 1 にセット
モジュールストップ解除方法	MSTPmi ビットを 0 にセット
CPU スリープ遷移条件	CPU0. SCR. SLEEPDEEP ビットが 0 の状態で WFI 命令を実行
CPU スリープ解除方法	<ul style="list-style-type: none"> - 割り込み - 以下リセットによる RES 端子リセット パワーオンリセット 電圧監視 0 リセット 独立ウォッチドッグタイマリセット ウォッチドッグタイマリセット 電圧監視 m リセット (m = 1, 2) 共通メモリエラーリセット バスエラーリセット
CPU ディープスリープ遷移条件	CPU0. SCR. SLEEPDEEP ビットが 1 の状態で WFI 命令を実行
CPU ディープスリープ解除方法	<ul style="list-style-type: none"> - 割り込み - 以下リセットによる RES 端子リセット パワーオンリセット 電圧監視 0 リセット 独立ウォッチドッグタイマリセット ウォッチドッグタイマリセット 電圧監視 m リセット (m=1, 2) 共通メモリエラーリセット バスエラーリセット
ソフトウェアスタンバイ遷移条件	MOCOCR. MCSTP に 0 をセット後、LPSCR. LPMD ビットが 0x4 で、かつ CPU0. SCR. SLEEPDEEP ビットが 1 の状態で WFI 命令を実行
ソフトウェアスタンバイ解除方法	<ul style="list-style-type: none"> - 割り込み - 以下に示すリセット RES 端子リセット パワーオンリセット 電圧監視リセット IWDT アンダーフローリセット
ディープソフトウェアスタンバイモード 1, 2, 3 遷移条件	<ul style="list-style-type: none"> - ディープソフトウェアスタンバイモード 1, 2, 3 MOCOCR. MCSTP に 0 をセット後、LPSCR. LPMD ビットが 0xX で、かつ CPU0. SCR. SLEEPDEEP ビットが 1 の状態で WFI 命令を実行 <p>0xX=0x8 : ディープソフトウェアスタンバイモード 1</p>

	<p>0xX=0x9 : ディープソフトウェアスタンバイモード 2</p> <p>0xX=0xA : ディープソフトウェアスタンバイモード 3</p>
ディープソフトウェアスタンバイモード 1, 2, 3 解除方法	<p>ディープソフトウェアスタンバイモード 1</p> <p>-割り込み (除く IRQn、ULPTO_ULPTCMAI、ULPTO_ULPTCMBI)</p> <p>ディープソフトウェアスタンバイモード 2</p> <p>-割り込み (除く IRQn、IWDT_NMIUNDF、USBFS_USBR、USBHS_USBIR、ULPTO_ULPTI、ULPTO_ULPTCMAI、ULPTO_ULPTCMBI)</p> <p>-以下に示すリセット</p> <p>RES 端子リセット パワーオンリセット 電圧監視リセット IWDT アンダーフローリセット</p> <p>ディープソフトウェアスタンバイモード 3</p> <p>-割り込み (除く IRQn、PVD_PVDm、IWDT_NMIUNDF、USBFS_USBR、USBHS_USBIR、ULPTO_ULPTI、ULPTO_ULPTCMAI、ULPTO_ULPTCMBI)</p> <p>-以下に示すリセット</p> <p>RES 端子リセット パワーオンリセット 電圧監視リセット IWDT アンダーフローリセット</p>

SH7750R/SH7751R グループの各低消費電力モードの動作状態を表 7 に、RA8M1 グループの各低消費電力モードの動作状態を表 8 に示します。

表 7 SH7750R/SH7751R グループの各低消費電力モードの動作状態

遷移条件および解除方法と動作状態	スリープモード	ディープスリープモード	スタンバイモード	ハードウェアスタンバイモード	モジュールスタンバイ機能
遷移条件	制御レジスタ + 命令	制御レジスタ + 命令	制御レジスタ + 命令	CA 端子をローレベルにする	制御レジスタ + 命令
解除方法	割り込みリセット	割り込みリセット	割り込みリセット	パワーオンリセット	MSTP ビットを 0 とするリセット
クロック	動作	動作	停止	停止	動作
CPU	停止 (レジスタは保持)	停止 (レジスタは保持)	停止 (レジスタは保持)	停止	動作
内蔵メモリ	保持	保持	保持	不定	保持
内蔵周辺モジュール	動作	動作 (DMA は停止)	停止*	停止*	指定モジュールが停止*
端子	保持	保持	保持	ハイインピーダンス状態	保持

【注】 * RTC は、RCR2 の START ビットが 1 のとき、動作します。

表 8 RA8M1 グループの各低消費電力モードの動作状態

遷移および解除方法と動作状態	ソフトウェアスタンバイモード		ディープソフトウェアスタンバイモード		
	SSTBY		DSTBY1	DSTBY2	DSTBY3
遷移条件	制御レジスタ+命令		制御レジスタ+命令		
解除方法	割り込み リセット		割り込み(表 5 参照) リセット		
割り込みによる解除後の状態	プログラム実行状態(割り込み処理)		リセット状態		
リセットによる解除後の状態	リセット状態		リセット状態		
メインクロック発振器	選択可能(注 10)		停止		
サブクロック発振器	選択可能		選択可能		
高速オンチップオシレータ	選択可能(注 11)		停止		
中速オンチップオシレータ	停止(注 19)		停止		
低速オンチップオシレータ	選択可能(注 2)		選択可能(注 2)	停止	
PLL1	停止		停止		
PLL2	停止		停止		
発振停止検出機能	選択可能(注 12)		停止		
クロック/ブザー出力機能	選択可能(注 3)		停止(不定)		
外部バス (EBCLK)	停止(保持)		停止(保持)		
CPU	停止(保持)		停止(不定)		
TCM (SRAM)	停止(保持)(注 15)		停止(不定)		
ユーザーSRAM	停止(保持)(注 13)		停止(不定)		
スタンバイ SRAM	停止(保持)(注 14)		停止(保持) (注 14)	停止(不定)	
バックアップレジスタ	停止(保持)		停止(保持)		
フラッシュメモリ	停止(保持)		停止(保持)		
メモリプロテクションユニット (MPU)	停止(保持)		停止(不定)		
DMA コントローラ (DMAC)	停止(保持)		停止(不定)		
データトランスファコントローラ (DTC)	停止(保持)		停止(不定)		
ウォッチドッグタイマ (WDT)	停止(保持)		停止(不定)		
独立ウォッチドッグタイマ (IWDT)	選択可能(注 1)		選択可能(注 1)	停止(不定)	
ARM デバッグ機能	停止(注 16)		停止(注 16)		
トレース機能	停止(注 17)		停止(注 17)		
クロック周波数精度測定回路 (CAC)	停止(不定)		停止(不定)		
イーサネット MAC コントローラ (ETHERC)	停止(不定)		停止(不定)		
イーサネット DMA コントローラ (EDMAC)	停止(不定)		停止(不定)		
USB 2.0 フルスピードモジュール (USBFS)	停止(保持) USB レジューム検出は可能		停止(保持) USB レジューム 検出は可能	停止(不定)	
USB 2.0 ハイスピードモジュール (USBHS)	停止(保持) USB レジューム検出は可能		停止(保持) USB レジューム 検出は可能	停止(不定)	

リアルタイムクロック (RTC)	選択可能	選択可能	選択可能(注4)
CAN-FD	停止 (不定)	停止 (不定)	
CANFD ECC (CNECC)	停止 (不定)	停止 (不定)	
シリアルペリフェラル インタフェース (SPI0)	停止 (保持)	停止 (不定)	
シリアルペリフェラル インタフェース (SPI1)	停止 (不定)	停止 (不定)	
オクタシリアルペリ フェラルインタフェ ース(OSPI)	停止 (保持)	停止 (不定)	
オンザフライ復号 (DOTF)	停止 (保持)	停止 (不定)	
拡張シリアルサウン ド インタフェース (SSIE0)	停止 (保持)	停止 (不定)	
拡張シリアルサウン ド インタフェース (SSIE1)	停止 (不定)	停止 (不定)	
SD/MMC ホストインタ フェース (SDH10)	停止 (保持)	停止 (不定)	
SD/MMC ホストインタ フェース (SDH11)	停止 (不定)	停止 (不定)	
巡回冗長検査 (CRC) 演算器	停止 (不定)	停止 (不定)	
GPT 用のポートアウト プットイネーブル (POEG)	停止 (不定)	停止 (不定)	
汎用 PWM タイマ (GPT)	停止 (不定)	停止 (不定)	
超低消費電力タイマ (ULPTn, n = 0, 1)	選択可能	選択可能	停止 (不定)
非同期汎用タイマ (AGTn, n = 0, 1)	選択可能(注5)	停止 (不定)	
12 ビット A/D コン バータ (ADC12)	停止 (不定)	停止 (不定)	
12 ビット D/A コン バータ (DAC12)	停止 (保持)	停止 (不定)	
データ演算回路 (DOC)	停止 (不定)	停止 (不定)	
シリアルコミュニケー ションインタフェ ース (SC10)	停止 (保持)	停止 (不定)	
シリアルコミュニケー ションインタフェ ース (SCIn, n = 1~4, 9)	停止 (不定)	停止 (不定)	
I2C バスインタフェ ース (IIC0)	選択可能(注6)	停止 (不定)	
I2C バスインタフェ ース (IIC1)	停止 (不定)	停止 (不定)	
I3C バスインタフェ ース (I3C)	選択可能(注21)	停止 (不定)	
イベントリンクコント ローラ (ELC)	停止 (不定)	停止 (不定)	
Renesas セキュア IP (RSIP-E51A)	停止 (保持)	停止 (不定)	
キャプチャエンジンユ ニット (GEU)	停止 (不定)	停止 (不定)	

温度センサ (TSN)	停止 (不定)	停止 (不定)	
高速アナログコンパ レータ 0 (ACMPHS0)	選択可能	停止 (不定)	
高速アナログコンパ レータ 1 (ACMPHS1)	選択可能(注 20)	停止 (不定)	
IRQn (n = 0~15) 端 子割り込み	選択可能	停止 (不定)	
NMI、IRQn-DS (n = 0 ~15) 端子割り込み	選択可能		
プログラム可能電圧検 出 (PVD)	選択可能	選択可能(注 18)	停止 (不定) (注 7)
VBATT_R 電圧降下検出	選択可能	選択可能	動作(不定)
パワーオンリセット回 路	動作	動作	動作(注 8)
I/O ポート	保持(注 9)	保持(注 9)	

注. 「選択可能」とは、低消費電力モードへの遷移前に動作/停止がコントロールレジスタの設定によつて選択できることを意味します。

「停止 (保持)」とは、内部レジスタの内容は保持されるが、動作は中断されることを意味します。

「停止 (不定)」とは、内部レジスタの内容が不定で、内部回路への通電が遮断されることを意味します。各低消費電力モードの解除前に、内部レジスタが初期化されます。

注 1. IWDTCR の場合、IWDTCR オートスタートモード時、オプション機能選択レジスタ 0 の IWDTCR 停止制御ビット (OFS0. IWDTCRSTPCTL) の設定により、動作/停止を選択ができます。また、IWDTCR レジスタスタートモード時、IWDTCR. IWDTCRSTP. SLCSTP ビットの設定により動作/停止を選択することができます。

注 2. IWDTCR を使用せず、LOGOCCR. LCSTP = 0 の場合、LOGO はソフトウェアスタンバイモードまたはディープソフトウェアスタンバイモード 1 では停止しません。IWDTCR を使用し、IWDTCR 停止制御ビットが 0 (OFS. IWDTCRSTPCTL = 0 または IWDTCR. IWDTCRSTP. SLCSTP = 0) の場合、LOGOCCR. LCSTP の値にかかわらず、LOGO はソフトウェアスタンバイモードまたはディープソフトウェアスタンバイモード 1 では停止しません。IWDTCR を使用し、IWDTCR 停止制御ビットが 1 (OFS. IWDTCRSTPCTL = 1 または IWDTCR. IWDTCRSTP. SLCSTP = 1) の場合、LOGOCCR. LCSTP = 0 の状態では、LOGO はソフトウェアスタンバイモードまたはディープソフトウェアスタンバイモード 1 では停止しません。その他の場合、LOGO はソフトウェアスタンバイモードまたはディープソフトウェアスタンバイモード 1 で停止します。

注 3. クロックアウトプットソース選択ビット (CKOCCR. CKOSEL[2:0]) が 010b (LOGO) および 100b (SOSC) 以外の値に設定されている場合は停止します。

注 4. サブクロック発振器のみが、RTC のカウントソースクロックとして選択可能です。RCCR4. RCKSEL ビットが 1 (LOGO) になっている場合、ディープソフトウェアスタンバイモードへ遷移する前に LPSCR をディープソフトウェアスタンバイモード 1 にする必要があります。

注 5. AGT0. AGTMR1. TCK[2:0] ビットで 100b (AGTLCLK) または 110b (AGTSCLK) が選択されている場合、AGT0 は動作可能です。AGT1. AGTMR1. TCK[2:0] ビットで 100b (AGTLCLK)、110b (AGTSCLK)、または 101b (AGT0 から) のアンダーフローイベント信号) が選択されている場合、AGT1 は動作可能です。

注 6. IIC0 ウェイクアップ機能のみが利用可能です。

- 注 7. ディープソフトウェアスタンバイモードで PVD を使用する場合、
ディープソフトウェアスタンバイモードへ遷移する前に LPSCR を DSTBY1 または DSTBY2 に
する必要があります。
- 注 8. MCU がディープソフトウェアスタンバイモード 3 へ遷移した場合、PVD 回路は停止し、
パワーオンリセット回路の低消費電力機能が有効になります。
- 注 9. アドレスバスおよびバス制御信号 (SRAM の場合 : [CS0~CS7, RD, WR0~WR1, WR, BC0~BC1, ALE]、
SDRAM の場合 : [SDCS, RAS, CAS, WE]) に対して、出力状態の維持やハイインピーダンス状態への変更は、
SBYCR. OPE ビットで選択可能です。
- 注 10. MOSC の発振中に MOSCSCR. MOSCSOKP = 1 となった場合、MOSC はソフトウェアスタンバイモードで発振を
継続します。
- 注 11. HOCO の発振中に HOCOSCR. HOCOSOKP = 1 となった場合、HOCO はソフトウェアスタンバイモードで発振を
継続します。
- 注 12. 本機能は MOSCSCR. MOSCSOKP ビットの設定値に従います。
- 注 13. PDRAMSCR0. RKEEPn ビットを 0 にすると、対象ユーザーSRAM の内容は保持されません。
- 注 14. DPSBYCR. SRKEEP ビットを 0 にすると、スタンバイ RAM の内容は保持されません。
- 注 15. PDRAMSCR1. RKEEPn ビットを 0 にすると、対象 TCM の内容は保持されません。
- 注 16. このモードに遷移する前にデバッグが接続中の場合、この機能は動作中です。
- 注 17. このモードに遷移する前にデバッグが接続中、かつ TRCKCR. TRCKEN = 1 の場合、この機能は動作中です。
- 注 18. OFS1(_SEC). PVDAS = 0 かつ OFS1(_SEC). PVDLPSEL = 0 の場合、PVD0 の低消費電力機能は DSTBY1
および DSTBY2 中は有効です。
OFS1(_SEC). PVDAS = 0 かつ OFS1(_SEC). PVDLPSEL = 1 の場合、PVD0 の低消費電力機能は DSTBY1 および
DSTBY2 中は無効です。「55. 電気的特性」を参照してください。
- 注 19. オンチップデバッグ機能が有効の場合、MOCO はこのモードでは停止しません。
- 注 20. VCOUT 機能のみが許可されます。ACMPHS がデジタルフィルタを使用していない場合に、VCOUT 端子は
動作します。デジタルフィルタの詳細については、「48. 高速アナログコンパレータ (ACMPHS)」を
参照してください。
- 注 21. I3C ウェイクアップ機能のみが利用可能です。

3.6 クロック発振回路

本章では両マイコンのクロック発振回路の相違点を記載します。

RA8M1 グループの FSP による設定の詳細は、以下を参照してください。

RA Flexible Software Package Documentation

[RA Flexible Software Package ドキュメント: Clock Generation Circuit \(r_cg\)](#)

renesas.github.io

HAL Driver Example Project

なし

3.6.1 仕様比較

SH7750R/SH7751R グループと RA8M1 グループのクロック発振回路の相違点を表 9 に記載します。

また、SH7750R/SH7751R グループと RA8M1 グループのクロック発振回路の仕様比較の詳細を表 10 に示します。

表 9 SH7750R/SH7751R グループと RA8M1 グループのクロック発振回路の仕様比較

クロックソース	項目	SH7750R/SH7751R グループ	RA8M1 グループ
メインクロック発振器 (MOSC) SH : EXTAL が該当	発振子周波数	1MHz~34MHz	8MHz~48MHz
	外部クロック入力周波数	PLL1 6 通倍/PLL2 動作時 : 16~34MHz PLL1 12 通倍/PLL2 動作時 : 14~20MHz PLL1、2 非動作時 : 1~34MHz	最高 48MHz
	接続可能発振子または付加回路 : セラミック発振子、水晶振動子 接続端子 : EXTAL、XTAL	あり	あり
サブクロック発振器 (SOSC)	発振子周波数	32.768 kHz	32.768 kHz
	接続可能発振子または付加回路 接続端子	接続可能発振子または付加回路 : 水晶振動子 接続端子 : EXTAL2, XTAL2	接続可能発振子または付加回路 : 水晶振動子 接続端子 : XGIN, XGOUT
PLL1 回路 PLL2 回路	入力クロックソース	PLL1 : 水晶発振回路 PLL2 : バスクロック (Bck)	MOSC、HOCO
	入力分周比	1、2、3、4、6、8 分周から選択可能	1、2、3、4 分周から選択可能
	通倍比	PLL 回路 1 : 6、12 から選択可能 PLL 回路 2 : 1 のみ	26~180 から選択可能 (小数点以下 : 0/0.33/0.50/0.66)
	出力クロック数	1 つのクロックを出力	3 つの異なるクロックを出力
JTAG 用外部クロック入力 (TCK)	入力クロック周波数	最大 20MHz	最大 25MHz

表 10 SH7750R/SH7751R グループと RA8M1 グループのクロック発振回路の仕様比較詳細

項目	SH7750R/SH7751R グループ	RA8M1 グループ
クロックの種類	CPU クロック (Ick) 周辺モジュールクロック (Pck) バスクロック (Bck)	CPU クロック (CPUCLK) システムクロック (ICLK) デバッグクロック (DCLK) 周辺モジュールクロック Flash IF クロック (FCLK) 外部バスクロック (BCLK) EBCLK 端子出力 (EBCLK) SDCLK 端子出力 (SDCLK) トレースクロック (TRCLK) SCI クロック (SCICK) SPI クロック (SPICK) Octal-SPI クロック (OCTACK) Octal-SPI 分周クロック (OCTADIVCLK) CANFD コアクロック (CANFDCLK) USB クロック (USBCLK) USB クロック (USB60CLK) I3C クロック (I3CCLK) クロック/ブザー出力 (CLKOUT) USBHS の MOSC クロック (USBMCLK) CAN クロック (CANMCLK) ULPT LOCO クロック (ULPTLCLK) ULPT サブクロック (ULPTSCLK) AGT LOCO クロック (AGTLCLK) AGT サブクロック (AGTSCLK) CAC メインクロック (CACMCLK) CAC サブクロック (CACSCLK) CAC HOCO クロック (CACHCLK) CAC MOCO クロック (CACMOCLK) CAC LOCO クロック (CACLCLK) RTC LOCO クロック (RTCLCLK) RTC サブクロック (RTCSCLK) IWDT クロック (IWDTCLK) SysTick タイマクロック (SYSTICKCLK) JTAG クロック (JTAGTCK) シリアルワイヤクロック (SWCLK) TCLK 端子出力 (TCLK)
クロックモード	パワーオンリセット後の CPU クロック、バスクロック、周辺モジュールクロックの分周率組み合わせから 7 種類のクロック動作モードから選択できます。	以下の分周比からシステムクロックソースを分周し、 CPUCLK, FCLK, DCLK, ICLK, PCLKA~E, EBCLK, BCLK, SDCLKTRCLK の生成が可能 分周比 1/1, 1/2, 1/4, 1/8, 1/16, 1/32, 1/64, 1/3, 1/6, 1/12

周波数変更機能	CPG 内部の PLL (Phase Locked Loop) 回路や分周回路により、CPU クロック、バスクロック、周辺モジュールクロックの周波数を変更できます。周波数変更は、周波数制御レジスタ (FRQCR) の設定により、ソフトウェアで行います。	<p>クロックは以下のレジスタで設定可能</p> <ul style="list-style-type: none"> ・ SCKDIVCR ・ SYRACCR ・ PLLCCR ・ PLLCCR2 ・ PLL2CCR ・ PLL2CCR2 ・ BCKCR ・ CKOCR ・ USBCKDIVCR ・ OCTACKDIVCR ・ CANFDCKDIVCR ・ USB60CKDIVCR ・ I3CCKDIVCR ・ SCICKDIVCR ・ SPICKDIVCR
低消費電力モードの制御	スリープモード、スタンバイモードでのクロック停止、モジュールスタンバイ機能での特定モジュールの停止が可能です。また低周波数での動作時には PLL 回路を停止することにより、消費電力が低減できます。	ソフトウェアスタンバイモード、ディープソフトウェアスタンバイモード 1、2、3 でのクロック停止、モジュールストップでの特定モジュールの停止が可能です。その他機能としてプロセッサ低消費電力モード、動作電力制御モードがあります。

3.7 ウォッチドッグタイマ (WDT)

本章では両マイコンのウォッチドッグタイマ(WDT)の仕様の相違点を記載します。

RA8M1 グループにはもう一つ独立ウォッチドッグタイマ(IWDT)もあります。こちらのクロックソースは低速オンチップオシレータのみで、仮に外部水晶発振子が破損しても監視を継続することが可能です。

RA8M1 グループの FSP による設定の詳細については、以下を参照してください。

RA Flexible Software Package Documentation

[RA Flexible Software Package Documentation: Watchdog \(r_wdt\) \(renesas.github.io\)](https://renesas.github.io)

HAL Driver Example Project

[ra-fsp-examples/example_projects/ek_ra8m1/wdt/wdt_ek_ra8m1_ep/readme.txt at master · renesas/ra-fsp-examples · GitHub](https://github.com/renesas-ra/ra-fsp-examples/blob/master/example_projects/ek_ra8m1/wdt/wdt_ek_ra8m1_ep/readme.txt)

3.7.1 仕様比較

SH7750R/SH7751R グループと RA8M1 グループのウォッチドッグモードの仕様を表 11 に示します。

表 11 SH7750R/SH7751R グループと RA8M1 グループのウォッチドッグモードの仕様

項目	SH7750R/SH7751R グループ (WDT)	RA8M1 グループ (WDT)
カウントソース	周辺モジュールクロック (Pck)	周辺クロック (PCLKB)
クロック分周比	32 分周/64 分周/128 分周/256 分周/512 分周/1024 分周/2048 分周/4096 分周	4 分周/64 分周/128 分周/512 分周/2048 分周/8192 分周
カウンタ動作	8 ビットのアップカウンタ	14 ビットのダウンカウンタ
動作モード	- ウォッチドッグタイマモード - インターバルタイマモード	- オートスタートモード - レジスタスタートモード
カウント開始条件	- タイマコントロールレジスタのタイムイネーブルビットをイネーブル	- オートスタートモード: リセット後、またはアンダーフロー/リフレッシュエラー発生後に自動的にカウント開始 - レジスタスタートモード: WDTRR レジスタへの書き込みによるリフレッシュ動作でカウント開始 - セキュアデベロッパーのみがオートスタートモードまたはレジスタスタートモードを選択可能
カウント停止条件	- パワーオンリセット時	- リセット (ダウンカウンタおよび他のレジスタが初期値に戻る) - カウンタのアンダーフローまたはリフレッシュエラー発生時
ウォッチドッグタイマリセット要因	- オーバーフロー時	- ダウンカウンタのアンダーフロー - リフレッシュ許可期間外でのリフレッシュ動作 (リフレッシュエラー)
カウンタ値の読み出し	WTCNT レジスタを読み出すことで、アップカウンタ値の読み出しが可能	WDTSR レジスタを読み出すことで、ダウンカウンタ値の読み出しが可能
出力信号 (内部信号)	- パワーオンリセット - マニュアルリセット	- リセット出力 - 割り込み要求出力 - CPU スリープモードまたは CPU ディープスリープモードカウント停止制御出力

3.7.2 注意事項

RA8M1 では WDT の停止制御はオプション設定メモリの WDT0STPCTL で設定します。OFS の書き込みは通常のレジスタとは異なるため、詳細は RA8M1 グループ ユーザーズマニュアル ハードウェア編を参照願います。

3.8 リアルタイムクロック(RTC)

本章では両マイコンのリアルタイムクロック(RTC)の仕様の相違点を記載します。

RA8M1 グループの FSP による設定の詳細については、以下を参照してください。

RA Flexible Software Package Documentation

[RA Flexible Software Package ドキュメント: Realtime Clock \(r rtc\) \(renesas.github.io\)](https://renesas.github.io)

HAL Driver Example Project

[ra-fsp-examples/example_projects/ek_ra8m1/rtc/rtc_ek_ra8m1_ep at master · renesas/ra-fsp-examples · GitHub](https://github.com/renesas-ra/ra-fsp-examples/tree/master/projects/ek_ra8m1/rtc/rtc_ek_ra8m1_ep)

3.8.1 仕様比較

SH7750R/SH7751R グループと RA8M1 グループのリアルタイムクロックの相違点を表 12 に記載します。

表 12 SH7750R/SH7751R グループと RA8M1 グループのリアルタイムクロックの相違点

項目	SH7750R/SH7751 (RTC)	RA8M1 (RTC)
カウントモード	時計・カレンダー機能 (BCD 表示) /1~64Hz タイマ (バイナリ表示)	カレンダーカウントモード/バイナリカウントモード
カウントソース	RTC 用発振回路に接続する水晶発振子 (EXTAL2, XTAL2)	サブクロック (XCIN)、外部クロック入力 (EXCIN)、または LOCO
時計/カレンダー機能	<ul style="list-style-type: none"> ● 時計・カレンダー機能 (BCD 表示) 秒、分、時、曜日、日、月、年をカウント ● 1~64Hz タイマ (バイナリ表示) 64Hz カウンタレジスタが、RTC の分周回路のうち 64Hz~1Hz の状態を示します。 ・ 30 秒調整機能 ・ うるう年自動補正機能 ・ スタート/ストップ機能 	<ul style="list-style-type: none"> ● カレンダーカウントモード - 年、月、日、曜日、時、分、秒をカウント、BCD 表示 - 12 時間/24 時間モード切り替え機能 - 30 秒調整機能 (30 秒未満は 00 秒に切り捨て、30 秒以降は 1 分に桁上げ) - うるう年の自動補正機能 ● バイナリカウントモード - 秒を 32 ビットでカウント、バイナリ表示 ● 両モード共通 - スタート/ストップ機能 - 秒以下の桁のバイナリ表示 (1 Hz、2 Hz、4 Hz、8 Hz、16 Hz、32 Hz、64 Hz) - クロック誤差補正機能 - クロック (1 Hz/64 Hz) 出力
割り込み	<ul style="list-style-type: none"> ● アラーム割り込み - アラーム割り込み条件として、秒、分、時、曜日、日、月、年のいずれと比較するか選択可能 ● アラーム割り込みまたは周期割り込みによる、スリープモード、ディープスリープモード、スタンバイモードからの復帰が可能 ● 周期割り込み - 割り込み周期として、2 秒、1 秒、1/2 秒、1/4 秒、1/16 秒、1/64 秒、1/256 秒から選択可能周期から選択可能 ● 桁上げ割り込み - 秒カウンタ桁上げ、または 64Hz カウンタの読み出し時に 64Hz カウンタ桁上げが発生したことを示す桁上げ割り込み機能 	<ul style="list-style-type: none"> ● アラーム割り込み (RTC_ALM) - アラーム割り込み条件として、比較対象を下記から選択可能 ・ カレンダーカウントモード: 年、月、日、曜日、時、分、秒 ・ バイナリカウントモード: 32 ビットバイナリカウンタの各ビット ● 周期割り込み (RTC_PRD) - 割り込み周期として、2 秒、1 秒、1/2 秒、1/4 秒、1/8 秒、1/16 秒、1/32 秒、1/64 秒、1/128 秒、1/256 秒から選択可能 ● 桁上げ割り込み (RTC_CUP) - 次のいずれかの条件で割り込み発生 ・ 64 Hz カウンタから秒カウンタへ桁上げが生じたとき ・ 64 Hz カウンタの変化と R64CNT レジスタ

		<p>の読み出しタイミングが重なったとき (32 kHz カウントモードは 64 Hz カウンタ 読み出し時のみ)</p> <ul style="list-style-type: none">● アラーム割り込みまたは周期割り込みによる、ソフトウェアスタンバイモードまたは ディープソフトウェアスタンバイモードからの復帰が可能
--	--	---

3.9 タイマユニット(TMU)

本章では両マイコンのタイマの仕様の相違点を記載します。

ここでは、RA8M1 グループの GPT と比較を行います。

RA8M1 グループの FSP による設定の詳細については、以下を参照してください。

RA Flexible Software Package Documentation

[RA Flexible Software Package Documentation: Timer, General PWM \(r_gpt\) \(renesas.github.io\)](https://renesas.github.io/RA-Flexible-Software-Package-Documentation/Timer-General-PWM/)

HAL Driver Example Project

[ra-fsp-examples/example_projects/ek_ra8m1/gpt/gpt_ek_ra8m1_ep at master · renesas/ra-fsp-examples · GitHub](https://github.com/renesas-ra/ra-fsp-examples/tree/master/example_projects/ek_ra8m1/gpt/gpt_ek_ra8m1_ep)

3.9.1 仕様比較

SH7750R/SH7751R グループと RA8M1 グループのタイマの仕様比較を表 13 に示します。

表 13 SH7750R/SH7751R グループ(TMU)と RA8M1 グループ(GPT)の仕様比較

項目	SH7750R/SH7751R グループ(TMU)	RA8M1 グループ(GPT)
機能	<ul style="list-style-type: none"> - 32 ビット × 5 チャンネル -各カウンタは、ダウンカウントのみ -外部クロック (TCLK)、内蔵 RTC の出カクロック、5 種類の内部クロック (Pck/4、Pck/16、Pck/64、Pck/256、Pck/1024) (ただし、Pck は周辺モジュールクロック) チャンネル 3~4 は、5 種類の内部クロックのみ選択可能 -TCLK のみで機能は外部クロック入力端子/インプットキャプチャ制御入力端子/RTC 用出力端子 (RTC と兼用) -チャンネル 0~2 は 7 種類、チャンネル 3~4 は 5 種類のカウンタ入力クロックを選択可能 - 外部クロック選択時もしくはインプットキャプチャ機能使用時には、外部クロックの入力エッジとして立ち上がりエッジ/立ち下がりエッジ選択可能 -チャンネル 0~2 において、カウンタ入カクロックに内蔵 RTC の出カクロックを選択した場合、モジュールスタンバイモードでも動作可能。つまり、TMU に対し、クロックが停 	<ul style="list-style-type: none"> - 32 ビット × 8 チャンネル (GPT32n (n = 0 ~7)) - 16 ビット × 6 チャンネル (GPT16m (m = 8 ~13)) - 各カウンタは、アップカウントもしくはダウンカウント (のこぎり波)、またはアップダウンカウント (三角波) を選択可能 - チャンネルごとに独立したクロックソースを選択可能 - チャンネルごとに 2 本の入出力端子 - チャンネルごとにアウトプットコンペア/インプットキャプチャ用レジスタが 2 本 - 各チャンネル 2 本のアウトプットコンペア/インプットキャプチャレジスタに対し、4 本のバッファレジスタがあり、バッファ動作しないときにはコンペアレジスタとしても動作可能 - アウトプットコンペア動作時に山/谷それぞれバッファ動作可能で左右非対称な PWM 波形を生成 - チャンネルごとにフレーム周期設定用レジスタを搭載 (オーバーフロー/アンダーフローで割り込み可能) - 外部クロック選択時もしくはインプットキャプチャ機能使用時には、外部クロックの入力エッジとして立ち上がりエッジ/立ち下がりエッジ選択可能 - PWM 動作の際にデッドタイム生成が可能 - 任意チャンネルのカウンタの同期スタート/ストップ/クリア可能 - 最大 8 つの ELC イベントによるカウントスタート/ストップ/クリア/アップカウント/ダ

	<p>止されていても、タイマ動作を行います。 また、外部クロックおよび内部クロックでタイマカウント動作するのは、タイマユニットにクロックが供給されている場合に限定されます。</p> <p>チャンネル 2 のみインプットキャプチャ対応</p> <p>- バスクロック : Pck、 コアクロック : pck</p> <p>- 周波数比 : Pck/4、 Pck/16、 Pck/64、 Pck/256、 Pck/1024</p>	<p>ウンカウント/インプットキャプチャ動作が可能</p> <p>- 2 本の入力端子の状態を検出し、カウントスタート/ストップ/クリア/アップカウント/ダウンカウント/インプットキャプチャ動作が可能</p> <p>- 最大 4 本の外部トリガによるカウントスタート/ストップ/クリア/アップカウント/ダウンカウント/インプットキャプチャ動作が可能</p> <p>- POEG からの出力禁止要求を制御</p> <p>- A/D 変換開始要求生成機能</p> <p>- ブラシレス DC モータ制御用の PWM 波形生成が可能</p> <p>- コンペアマッチ A~F イベント、およびオーバーフローイベント/アンダーフローイベントを ELC に出力可能</p> <p>- インプットキャプチャ用のノイズフィルタが有効</p> <p>- 周期計数機能</p> <p>- チャンネル出力間の論理演算</p> <p>- バスクロック : PCLKA、コアクロック : PCLKD</p> <p>- 周波数比 : PCLKA:PCLKD = 1:N (N = 1/2/4/8/16/32/64)</p>
--	---	--

3.10 バスステートコントローラ(BSC)

本章では両マイコンのバスステートコントローラの仕様の相違点を記載します。

RA8M1 グループの FSP による設定の詳細については、以下を参照してください。

RA Flexible Software Package Documentation

なし

HAL Driver Example Project

なし

3.10.1仕様比較

SH7750R/7751R グループと RA8M1 グループのバスステートコントローラ (BSC) の仕様比較を表 14 に示します。

表 14 SH7750R/7751R グループ、RA8M1 グループのバスステートコントローラ (BSC) の仕様比較

項目	SH7750R/7751R グループ	RA8M1 グループ
外部アドレス空間の管理	<p>外部メモリ空間を 7 領域に分割管理、エリア 0～6 の各領域を専用インタフェースに割り当てることが可能。</p> <ul style="list-style-type: none"> ・エリア 0～6 までの各エリアは、最大 64M バイト ・各エリアのバス幅をレジスタにより設定可能 (エリア 0 のみ、外部ピンにより設定) ・RDY 端子によりウェイトステート挿入可能 ・ウェイトステート挿入をプログラムで制御可能 ・エリアごとに接続できるメモリの種類を指定 ・各エリアに接続するメモリの制御信号を出力 ・異なったエリアに対する連続したメモリアクセスや同一エリアに対するリードアクセス直後のライトアクセスの場合といったデータバスの衝突回避のためのウェイトサイクル自動挿入機能 ・低速メモリとの接続用に書き込みサイクル時のライトストロークのセットアップタイムとホールドタイム期間を挿入可能 	<p>外部アドレス空間を 8 つの CS 領域 (CS0～CS7) と SDRAM 領域 (SDCS) に分割、管理</p> <ul style="list-style-type: none"> ・CS0～7 の各エリアは最大 16M バイト ・領域ごとにバス幅を選択可能 ・WAIT 端子による外部ウェイト挿入 ・エリアごとに接続するメモリの指定不要 ・各エリアに接続するメモリの制御信号を出力 ・リカバリサイクル挿入可能 ーリードリカバリ：最大 15 サイクル ーライトリカバリ：最大 15 サイクル ・サイクルウェイト機能：最大 31 サイクルウェイト (ページアクセスの場合最大 7 サイクルウェイト) ・ウェイト制御の設定： <ul style="list-style-type: none"> ーチップセレクト信号 (CS0～CS7) のアサート／ネゲートタイミング ーリード信号 (RD) とライト信号 (WRO/WR および WR1～WR3) のアサートタイミング ーデータ出力の開始／終了タイミング ・ライトアクセスモード： <ul style="list-style-type: none"> ー1 ライトストロークモード／バイトストロークモード ーセパレートバス、アドレス／データマルチプレクスバスを領域ごとに設定可能
エンディアン	リトル・ビッグエンディアンを外部ピンにより設定可能、レジスタでモニタ可能	領域ごとにエンディアンを設定可能

		Arm® Cortex®-M85 コアのコードを実行する場合、メモリ空間はリトルエンディアンでなければなりません
SDRAM 領域コントローラ	<ul style="list-style-type: none"> ・シンクロナス DRAM 容量に応じたロウアドレス/カラムアドレスマルチプレクス ・バースト動作 ・オートリフレッシュとセルフリフレッシュ ・シンクロナス DRAM 制御信号のタイミングをレジスタの設定により制御可能 ・同一ロウアドレス連続アクセス 接続可能エリア：2、3 設定可能バス幅：64※、32 	SDRAM 専用 領域 (SDCS) として管理 (CS 領域とは別領域) <ul style="list-style-type: none"> ・ロウアドレス/カラムアドレスのマルチプレクス出力 (8、9、10、または 11 ビット) ・セルフリフレッシュとオートリフレッシュを選択可能 ・CAS レイテンシを 1 サイクル~3 サイクルに設定可能 ・設定可能バス幅：8、16、32
その他のインタフェース	<ul style="list-style-type: none"> ・SRAM インタフェース ・DRAM インタフェース ・バースト ROM インタフェース ・MPX インタフェース ・バイト制御 SRAM インタフェース ・PCMCIA インタフェース — 	—注 — — アドレス/データマルチプレクス I/O インタフェース — ・オクタシリアルペリフェラルインタフェース (OSPI)
ライトバッファ機能	なし	あり
周波数	CK10 に同期して動作	<ul style="list-style-type: none"> ・CS 領域コントローラ (GSC) は外部バスクロック (BCLK) に同期して動作 ・EBCLK 端子出力の周波数は、デフォルトで BCLK と同じ。外部バスクロックコントロールレジスタの EBCLK 端子出力選択ビット (BCKCR, BCLKDIV) により、BCLK サイクルの 2 分周が可能。 ・SDRAM 領域コントローラ (SDRAMC) は、SDRAM クロック (SDCLK) に同期して動作
外部バス調停	バスアービトレーション機能あり	なし

※：SH7750R のみ

注：ご使用される外部メモリの電気的特性が合えば SRAM 他が接続可能です。

3.10.2 注意事項

RA8M1 グループには外部バス調停機能はありません。よって常にバスマスタとなります。

3.11 ダイレクトメモリアクセスコントローラ (DMAC)

本章では両マイコンのダイレクトメモリアクセスコントローラ (DMAC) の仕様の相違点を記載します。また、RA8M1 グループには、データトランスファコントローラ(DTC)とイベントリンクコントローラ(ELC)があり、本機能を使用すると CPU を介さず周辺機能間のデータ転送が可能になるので、システムの高速度が図れます。

DTC と ELC に関しては、RA8M1 グループのユーザーズマニュアル ハードウェア編を参照願います。

RA8M1 グループの FSP による設定の詳細については、以下を参照してください。

RA Flexible Software Package Documentation

[RA Flexible Software Package Documentation: Transfer \(r_dmac\) \(renesas.github.io\)](https://github.com/renesas-ra/ra-flexible-software-package-documentation)

HAL Driver Example Project

[ra-fsp-examples/example_projects/ek_ra8m1/dmac/dmac_ek_ra8m1_ep at master · renesas/ra-flexible-software-package-documentation · GitHub](https://github.com/renesas-ra/ra-flexible-software-package-documentation/tree/master/ra-flexible-software-package-documentation/example_projects/ek_ra8m1/dmac/dmac_ek_ra8m1_ep)

3.11.1 仕様比較

SH7750R/SH7751R グループと RA8M1 グループの DMAC の仕様比較を表 15 に示します。

表 15 SH7750R/SH7751R グループと RA8M1 グループの DMAC の仕様比較

項目	SH7750R/SH7751R グループ	RA8M1 グループ
チャンネル数	8 チャンネル	8 チャンネル (DMACn (n = 0~7))
転送空間	4GB (0x0000_0000~0xFFFF_FFFF のうち、予約領域を除く領域)	4GB (0x0000_0000~0xFFFF_FFFF のうち、予約領域を除く領域)
最大転送データ数	16M (16, 777, 216 回)	64M データ (ブロック転送モードにおける最大転送数: 1, 024 データ × 65, 536 ブロック)
DMAC 起動要因	チャンネルごとに個別に選択可能 -内蔵周辺モジュール (SCI, SCIF, TMU) リクエスト (全チャンネル) -外部リクエスト (Ch0, 1 のみ) -オートリクエスト	チャンネルごとに個別に選択可能 - ソフトウェアトリガ - 周辺モジュールからの割り込み要求/外部割り込み入力端子からのトリガ (注 1)
チャンネル優先順位	- 優先順位固定モード - ラウンドロビンモード	優先順位固定: チャンネル 0 > チャンネル 1 > チャンネル 2 > チャンネル 3... > チャンネル 7 (チャンネル 0: 最高)
転送データサイズ	8 ビット、16 ビット、32 ビット、64 ビット、32 バイトの中から選択可能	ビット長: 8 ビット、16 ビット、32 ビット
DMA 転送エラーの処理	アドレスエラー発生時に転送停止	- DMAC 転送エラー発生時に、エラーを発生させたチャンネルの転送を停止 - ICU に対して DMAC エラーチャンネルの起動要求用レジスタのクリアを要求
割り込み (DMACn_INT)	転送終了割り込み	指定した転送回数終了後、CPU に割り込み要求発生可能
モジュールストップ機能	モジュールスタンバイ機能を設定して消費電力の削減が可能	転送カウンタで設定したデータ数の転送終了時に発生 モジュールストップ状態に設定して消費電力を削減

3.12 転送先について

各 DMA コントローラがサポートする転送元/先を SH7750R/SH7751R グループは表 16 に、RA8M1 グループは表 17 に示します。

表 16 SH7750R/SH7751R グループ DMAC 転送元/先

転送先 転送元	DACK 付き 外部デバイス	外部メモリ	メモリマップト 外部デバイス	内蔵メモリ	内蔵周辺 モジュール
DACK 付き 外部デバイス	不可	●	●	不可	不可
外部メモリ	●	○	○	○	○
メモリマップト 外部デバイス	●	○	○	○	○
内蔵メモリ	不可	○	○	○	○
内蔵周辺 モジュール	不可	○	○	○	○

● : シングルアドレスモードで転送可能 ○ : デュアルアドレスモードで転送可能

表 17 RA8M1 グループ DMAC 転送元/先

転送先 転送元	DACK 付き 外部デバイス	外部メモリ	メモリマップト 外部デバイス	内蔵メモリ	内蔵周辺 モジュール
DACK 付き 外部デバイス	不可	不可	不可	不可	不可
外部メモリ	不可	○	○	○	○
メモリマップト 外部デバイス	不可	○	○	○	○
内蔵メモリ	不可	○	○	○	○
内蔵周辺 モジュール	不可	○	○	○	○

○ : 転送可能

3.13 シリアルコミュニケーションインタフェース (SCI)

本章では両マイコンのシリアルコミュニケーションインタフェースの仕様の相違点を記載します。

RA8M1 グループの FSP による設定の詳細については、以下を参照してください。

RA Flexible Software Package Documentation

[RA Flexible Software Package Documentation: UART \(r_sci_b_uart\) \(renesas.github.io\)](https://renesas.github.io/ra-flexible-software-package-documentation/uart/r_sci_b_uart/)

[RA Flexible Software Package Documentation: I2C Master \(r_sci_b_i2c\) \(renesas.github.io\)](https://renesas.github.io/ra-flexible-software-package-documentation/i2c-master/r_sci_b_i2c/)

[RA Flexible Software Package Documentation: LIN \(r_sci_b_lin\) \(renesas.github.io\)](https://renesas.github.io/ra-flexible-software-package-documentation/lina/r_sci_b_lin/)

[RA Flexible Software Package Documentation: LIN \(r_sci_b_lin\) \(renesas.github.io\)](https://renesas.github.io/ra-flexible-software-package-documentation/lina/r_sci_b_lin/)

HAL Driver Example Project

[ra-fsp-examples/example_projects/ek_ra8m1/sci_uart/sci_uart_ek_ra8m1_ep at master · renesas/ra-fsp-examples · GitHub](https://github.com/renesas-ra/ra-fsp-examples/tree/master/example_projects/ek_ra8m1/sci_uart/sci_uart_ek_ra8m1_ep)

[ra-fsp-examples/example_projects/ek_ra8m1/sci_i2c/sci_i2c_ek_ra8m1_ep at master · renesas/ra-fsp-examples · GitHub](https://github.com/renesas-ra/ra-fsp-examples/tree/master/example_projects/ek_ra8m1/sci_i2c/sci_i2c_ek_ra8m1_ep)

[ra-fsp-examples/example_projects/ek_ra8m1/sci_spi/sci_spi_ek_ra8m1_ep at master · renesas/ra-fsp-examples · GitHub](https://github.com/renesas-ra/ra-fsp-examples/tree/master/example_projects/ek_ra8m1/sci_spi/sci_spi_ek_ra8m1_ep)

3.13.1 仕様比較

SH7750R,SH7751R グループと RA8M1 グループの仕様比較を表 18 に示します。

表 18 SH7750R,SH7751R グループ、RA8M1 グループの仕様比較

項目	SH7750R/SH7751R グループ	RA8M1 グループ
モジュール数	1 (SCI)	6 (SCI _n (n = 0~4, 9))
シリアル通信方式	<ul style="list-style-type: none"> - 調歩同期式 - クロック同期式 - スマートカードインタフェース 	<ul style="list-style-type: none"> - 調歩同期式 - クロック同期式 - 簡易 IIC - 簡易 SPI - 簡易 LIN (SCI_n (n = 0, 1)) - スマートカードインタフェース - マンチェスタインタフェース (SCI_n (n = 0))
動作クロック (TCLK)	動作クロック (PCLK)	動作クロック (TCLK) 同期クロック (PCLK) と独立クロック (SCICLK) のどちらかを選択できます。
転送速度	内蔵ボーレートジェネレータにより任意のビットレートを選択可能	内蔵のボーレートジェネレータにより任意のビットレートを設定可能
全二重通信	<ul style="list-style-type: none"> - 送信部：ダブルバッファによる連続送信が可能 - 受信部：ダブルバッファによる連続受信が可能 	<ul style="list-style-type: none"> - 送信部：ダブルバッファによる連続送信が可能 - 受信部：ダブルバッファによる連続受信が可能
データ転送	LSB ファースト (スマートカードインタフェースのみ LSB ファースト/MSB ファーストの選択が可能)	LSB ファースト/MSB ファーストの選択が可能
通信端子 (RXD _n , TXD _n) のためのインパータ	各端子 (RXD, TXD) に選択できる (スマートカードインタフェースのみ選択が可能)	各端子 (RXD _n , TXD _n) に選択できるインパータ

割り込み要因		送信データエンプティ、送信終了、受信データフル、受信エラーの4種類の割り込み要因があり、それぞれ独立に要求が可能。 また、送信データエンプティ要求と受信データフル要求により、DMA コントローラ (DMAC) を起動させてデータの転送が可能。	送信終了、送信データエンプティ、受信データフル、受信エラー、受信データレディ、アドレス一致 Break Field 検出/出力機能あり、バス衝突検出機能あり、アクティブエッジ検出機能あり (SCI _n (n = 0, 1))。 開始条件、再開条件、停止条件の生成完了 (簡易 IIC モード用)
モジュールストップ機能		SCI へ供給されるクロックが停止します	チャンネルごとにモジュールストップ状態に設定して消費電力の削減が可能
ソフトウェアスタンバイモードでの受信		スリープモード、ディープスリープモードでの受信が可能	SCI0 のみ対応しています。
クロック同期式モード	データ長	8 ビット	8 ビット
	受信エラー検出機能	オーバーランエラー	オーバーランエラー
	クロックソース	送受信クロックソースを、ポーレートジェネレータからの内部クロック、または SCK 端子からの外部クロックから選択可能	TCLK 内部クロック (マスタモード) または SCICLK 外部クロック (スリープモード) の選択が可能
	送信/受信	トランスミットシフトレジスタ (送信)/レシーブデータレジスタ (受信)	1 段レジスタまたは 16 段 FIFO のいずれかを選択可能
調歩同期式モード	データ長	7 ビット/8 ビット	7 ビット/8 ビット/9 ビット
	送信ストップビット	1 または 2 ビット	1 または 2 ビット
	パリティ	偶数パリティ/奇数パリティ/パリティなし	偶数パリティ/奇数パリティ/パリティなし
	受信エラー検出機能	- パリティエラー - オーバーランエラー - フレーミングエラー	- パリティエラー - オーバーランエラー - フレーミングエラー
	送信/受信	トランスミットシフトレジスタ (送信)/レシーブデータレジスタ (受信)	1 段レジスタまたは 16 段 FIFO のいずれかを選択可能
	スタートビットの検出	Low 検出	Low 検出/立ち下がりエッジ検出を選択可能
	ブレークの検出	フレーミングエラー発生時に RxD 端子のレベルをシリアルポートレジスタ (SCSPTR1) から直接読み出すことによりブレークの検出が可能	CSR レジスタを読み出すことで、フレーミングエラーからのブレークの検出が可能
	クロックソース	PCLK または SCK 端子の選択が可能	内部クロックまたは外部クロックの選択が可能。
	マルチプロセッサ通信機能	複数プロセッサ間でシリアル通信が可能	複数プロセッサ間でシリアル通信が可能
スマートカードインタフェースモード	エラー処理	受信モードにおけるエラーシグナル (パリティエラー) の送 送信モードにおけるエラーシグナルの検出とデータの自動再送信	受信中にパリティエラーを検出するとエラーシグナルを自動送 送信中にエラーシグナルを受信するとデータを自動再送信
	データタイプ	ダイレクトコンベンション/インパースコンベンションの両方をサポート	ダイレクトコンベンション/インパースコンベンションをサポート

3.13.2 注意事項

RA8M1 グループの SCI は、SH7750R/SH7751R グループでサポートしている調歩同期式、クロック同期式、スマートカード（IC カード）インタフェースに加えて、簡易 I2C バスインタフェース（シングルマスタ動作のみ）、簡易 SPI バスインタフェース、および簡易 LIN バスインタフェースにも対応しています。

調歩同期式、簡易 I2C、簡易 SPI、簡易 LIN の FSP による設定の詳細については、以下のマニュアルを参照してください。また、SCI0 はマンチェスタインタフェースを備えています。SH7750R/SH7751R グループにはない転送方式は RA8M1 グループユーザズマニュアル ハードウェア編を参照してください。

3.14 FIFO 内蔵シリアルコミュニケーションインタフェース (SCIF)

本章では両マイコンの SCIF の仕様の相違点を記載します。

RA8M1 グループの FSP による設定の詳細については、以下を参照してください。

RA Flexible Software Package Documentation

[UART \(r_sci_b_uart\)](#)

HAL Driver Example Project

[sci_uart HAL Driver - Example Project](#)

3.14.1 仕様比較

RA8M1 グループの SCI には FIFO が内蔵されているので、SH7750R,SH7751R グループの SCIF と RA8M1 グループの SCI の仕様比較を表 19 に示します。

表 19 SH7750R,SH7751R グループ (SCIF) 、RA8M1 グループ (SCI) の仕様比較

項目	SH7750R/SH7751R グループ	RA8M1 グループ
モジュール数	1 (SCIF)	6 (SCIn (n=0~4, 9)) のモードの一つ
シリアル通信方式	- 調歩同期式	- 調歩同期式 - クロック同期式 - 簡易 IIC - 簡易 SPI - 簡易 LIN (SCIn(n = 0, 1)) - スマートカードインタフェース - マンチェスタインタフェース (SCIn (n=0))
動作クロック (TCLK)	動作クロック (PCLK)	動作クロック (TCLK) 同期クロック (PCLK) と独立クロック (SCICLK) のどちらかを選択できます。
転送速度	内蔵ボーレートジェネレータにより任意のビットレートを選択可能	内蔵のボーレートジェネレータにより任意のビットレートを設定可能
全二重通信	- 送信部：16 段の FIFO バッファによる高速連続送信が可能 - 受信部：16 段の FIFO バッファによる高速連続受信が可能	- 送信部：ダブルバッファによる連続送信が可能 (FIFO 内蔵) - 受信部：ダブルバッファによる連続受信が可能 (FIFO 内蔵)
データ転送	LSB ファースト	LSB ファースト/MSB ファーストの選択が可能
割り込み要因	送信 FIFO データエンプティ、ブレイク、受信 FIFO データフル、受信エラーの 4 種類の割り込み要因があり、それぞれ独立に要求可能。 また、送信データエンプティ要求と受信データフル要求により、DMA コントローラ (DMAC) を起動させてデータの転送が可能。	送信終了、送信データエンプティ、受信データフル、受信エラー、受信データレディ、アドレス一致 Break Field 検出/出力機能あり、バス衝突検出機能あり、アクティブエッジ検出機能あり (SCIn (n = 0, 1))。 開始条件、再開条件、停止条

			件の生成完了 (簡易 IIC モード用)
ループバック機能		送信出力端子 (TxD2) と受信入力端子 (RxD2)、RTS2 端子と CTS2 端子を内部で接続し、ループバックテストが可能	SCI 内部の送受信による通信機能の自己診断が可能
モジュールストップ機能		SCIF へ供給されるクロックが停止します	チャンネルごとにモジュールストップ状態に設定して消費電力の削減が可能
調歩同期式モード	データ長	7 ビット/8 ビット	7 ビット/8 ビット/9 ビット
	送信ストップビット	1 または 2 ビット	1 または 2 ビット
	受信サンプリングタイミングの調節	スタートビットの立ち下がり基本クロックでサンプリングして、内部を同期化	デフォルトタイミングから前または後に調節可能な受信サンプリングタイミング
	パリティ	偶数パリティ/奇数パリティ/パリティなし	偶数パリティ/奇数パリティ/パリティなし
	受信エラー検出機能	- パリティエラー - オーバーランエラー - フレーミングエラー	- パリティエラー - オーバーランエラー - フレーミングエラー
	送信/受信	トランスミットシフトレジスタ (送信)/レシーブデータレジスタ (受信)	1 段レジスタまたは 16 段 FIFO のいずれかを選択可能
	スタートビットの検出	Low 検出	Low 検出/立ち下がりエッジ検出を選択可能
	ブレークの検出	レーミングエラー発生時に RxD2 端子のレベルをシリアルポートレジスタ (SCSPTR2) から直接読み出すことによってもブレークを検出できます	CSR レジスタを読み出すことで、フレーミングエラーからのブレークの検出が可能
	クロックソース	PCLK または SCK 端子の選択が可能	内部クロックまたは外部クロックの選択が可能。

3.15 スマートカードインタフェース

本章では両マイコンのスマートカードインタフェースの仕様の相違点を記載します。

RA8M1 グループの FSP による設定の詳細については、以下を参照してください。なお、RA8M1 グループの SCI は拡張機能として ISO/IEC 7816-3 (Identification Card 規格) に対応したスマートカードインタフェースをサポートしています。

RA Flexible Software Package Documentation

なし

HAL Driver Example Project

なし

3.15.1 仕様比較

SH7750R/SH7751R グループと RA8M1 グループのスマートカードインタフェースの仕様比較を表 20 に示します。

表 20 スマートカードインタフェースの仕様比較

項目	SH7750R/SH7751R グループ	RA8M1 グループ
モジュール数	1 (SCI) のモードの一つ	6 (SCI _n (n = 0~4, 9)) のモードの一つ
モード	調歩同期式	調歩同期式
データ長	8 ビット	8 ビット
パリティビット	生成とチェックを実施	生成とチェックを実施
エラー	受信モード：パリティエラー 送信モード：エラーシグナル検出	受信モード：パリティエラー 送信モード：エラーシグナル検出
ダイレクトコンベンション/ インバースコンベンション	共にサポート	共にサポート
割り込み	送信データエンプティ、受信データフル、送受信エラーの 3 種類	送信データエンプティ、受信データフル、受信エラーの 3 種類

3.15.2 注意事項

SH7750R/SH7751R グループでサポートされているスマートカードインタフェースでは基本クロックは転送レートの 372 倍での動作ですが、RA8M1 グループでは 32 倍、64 倍、372 倍、256 倍、93 倍、128 倍、186 倍、または 512 倍の周波数から選択可能です。

3.16 I/O ポート

本章では両マイコンの I/O ポートの仕様の相違点を記載します。

RA8M1 グループの FSP による設定の詳細については、以下を参照してください。

RA Flexible Software Package Documentation

[RA Flexible Software Package Documentation: I/O Port \(r_ioport\) \(renesas.github.io\)](https://github.com/renesas-ra/RA-Flexible-Software-Package-Documents/blob/master/RA8M1/I/O%20Port%20(r_ioport).md)

HAL Driver Example Project

なし

3.16.1 仕様比較

SH7750R,SH7751R グループと RA8M1 グループの IO ポート数の一覧を表 21 に示します。

表 21 SH7750R,SH7751R グループと RA8M1 グループの IO ポート数一覧

項目	パッケージ	ポート機能
SH7750R グループの I/O ポート数	全パッケージ共通	入出力 : 20 出力 : 2(SCI,SCIF) 合計 : 22
SH7751R グループの I/O ポート数	全パッケージ共通	入出力 : 32 出力 : 2(SCI,SCIF) 合計 : 34
RA8M1 グループの I/O ポート数	FBGA-224	入出力 : 174 入力 : 1 プルアップ抵抗 : 175 オープンドレイン出力 : 174 5V トレラント : 25
	LQFP-176	入出力 : 128 入力 : 1 プルアップ抵抗 : 129 オープンドレイン出力 : 128 5V トレラント : 20
	LQFP-144	入出力 : 106 入力 : 1 プルアップ抵抗 : 107 オープンドレイン出力 : 106 5V トレラント : 22
	LQFP-100	入出力 : 70 入力 : 1 プルアップ抵抗 : 71 オープンドレイン出力 : 70 5V トレラント : 15

3.16.2 I/O 設定

SH7750R/SH7751R グループはバスコントロールレジスタ 2 (BCR2) の PORTEN ビットにより I/O ポートを使用するか、しないかの選択が可能です。

RA8M1 グループの I/O ポートはポート 0~B で構成され、ポートコントロールレジスタ 1~4 で以下の設定が可能です。

- オーブンドレイン出力 : ポート出力形態の選択
- CMOS、オーブンドレイン出力 : CMOS 出力/N チャネルオーブンドレイン出力/P チャネルオーブンドレイン出力
- プルアップ制御レジスタ : 入力プルアップ抵抗の ON/OFF 選択
- 駆動能力制御 : 低駆動/中駆動/高駆動出力から選択
- 5V トレラント : 5V トレラント入力ポートあり

3.17 割り込みコントローラ (INTC)

本章では両マイコンの割り込みコントローラの相違点を記載します。

RA8M1 グループの FSP による設定の詳細については、以下を参照してください。

RA Flexible Software Package Documentation

[RA Flexible Software Package Documentation: External IRQ \(r_icu\) \(renesas.github.io\)](https://renesas.github.io)

HAL Driver Example Project

なし

3.17.1 仕様比較

SH7750R/SH7751R グループと RA8M1 グループの割り込みコントローラの仕様比較を表 22 に示します。

表 22 SH7750R/SH7751R グループと RA8M1 グループの割り込みコントローラの相違点

項目		SH7750R/SH7751R グループ	RA8M1 グループ
マスクابل 割り込み	周辺機能 割り込み	<ul style="list-style-type: none"> SH7750R は 9 種類、SH7751R は 10 種類の内蔵周辺モジュールで発生 	<ul style="list-style-type: none"> 要因数 : 296 (イベントリスト番号 17~511 内の要因から選択)
	外部端子 割り込み	<ul style="list-style-type: none"> IRL3~IRL0 端子でレベルとして入力される割り込み ノイズキャンセル機構内蔵 4 つの独立した割り込み要求のために使うことが可能 	<ul style="list-style-type: none"> IRQ0~IRQ15 端子 要因数 : 16 割り込み検出 : Low レベル/ 立ち下がリエッジ/立ち上がりエッジ/ 両エッジを要因毎に設定可能 デジタルフィルタ機能
	CPU への 割り込み	全ての割り込み要因の優先順位を判定し、CPU への割り込み要求	96 本の割り込み要求を NVIC に対して出力
	DMAC 制御	可能(注 1)	<ul style="list-style-type: none"> 割り込み要因によって DMAC の起動が可能 DMAC の全チャンネル個別に対象の割り込み要因を選択可能
ノンマスク ブル割り 込み	NMI 端子割り込み	<ul style="list-style-type: none"> 割り込み検出方法 (立ち下がり/立ち上がりエッジから選択) NMI 入力レベル読み込みビットあり 	<ul style="list-style-type: none"> 割り込み検出方法 (立ち下がり/立ち上がりエッジから選択) デジタルフィルタ機能
	その他の要因	—	<ul style="list-style-type: none"> 発振停止検出時の割り込み WDT アンダーフロー/ リフレッシュエラー IWDT アンダーフロー/ リフレッシュエラー 電圧監視 1 割り込み 電圧監視 2 割り込み 共通メモリエラー バスエラー割り込み CPU ロックアップエラー

低消費電力モードの解除	<ul style="list-style-type: none">• スリープモード、ディープスリープモードを割り込み（NMI、IRL、内蔵周辺）、リセットで解除が可能。• スタンバイモードを割り込み（NMI、IRL、内蔵周辺）、RESET 端子によるリセットにより解除が可能。	<ul style="list-style-type: none">• CPU スリープモード：ノンマスクブル割り込みまたはその他の割り込み要因によって復帰が可能。• CPU ディープスリープモード／ソフトウェアスタンバイモード：ノンマスクブル割り込みによって復帰が可能。また、WUPEN レジスタで割り込みの選択が可能。
-------------	---	--

注1. SH7750R/7751R グループでは起動要因設定は DMAC 側で設定。

3.18 H-UDI

本章では両マイコンの H-UDI の相違点を記載します。

なお、H-UDI に相当する RA8M1 グループの機能はバウンダリスキャンになります。

RA8M1 グループの FSP による設定の詳細については、以下を参照してください。

RA Flexible Software Package Documentation

なし

HAL Driver Example Project

なし

3.18.1 仕様比較

SH7750R/7751R グループの H-UDI と RA8M1 グループのバウンダリスキャンの仕様比較を表 23 に示します。

表 23 SH7750R/SH7751R グループの H-UDI と RA8M1 グループのバウンダリスキャンの相違点

項目	SH7750R/7751R グループ(H-UDI)	RA8M1 グループ(バウンダリスキャン)
機能	バウンダリスキャン エミュレータ接続	バウンダリスキャン ※但し端子はオンチップエミュレータと兼用
実行条件	EXTAL 端子にクロックを供給し、パワーオン発振安定時間経過後にバウンダリスキャン実行する。入力クロックの周波数範囲は 1~33.3MHz	RES 端子が Low の場合にバウンダリスキャンを実行する
テストモード	BYPASS モード(初期値) EXTTEST SAMPLE/PRELOAD	BYPASS モード EXTTEST モード SAMPLE/PRELOAD モード CLAMP モード HIGHZ モード IDCODE モード
端子	SH7750R は以下の端子 クロック : TCK モード : TMS リセット : _TRST データ入力 : TDI データ出力 : TDO エミュレータ端子 : _ASEBRK/BRKACK SH7751R のエミュレータ端子は上記に加えて下記の端子も具備 AUDSYNC、AUDCK、AUDATA3~0	テストクロック入力 : TCK テストモード選択 : TMS テストデータ入力 : TDI テストデータ出力 : TDO
レジスタ	インストラクションレジスタ : SDIR データレジスタ H : SDDR/SDDRH データレジスタ L : SDDL バイパスレジスタ : SDBPR 割り込み要因レジスタ : SDINT バウンダリスキャンレジスタ : SDBSR	インストラクションレジスタ : JTIR ID コードレジスタ : JTDR バイパスレジスタ : JTBPR バウンダリスキャンレジスタ : JTBSR
割り込み	H-UDI 割り込み	—

3.19 ユーザブレークコントローラ

RA8M1 グループにユーザブレークコントローラはありません。

3.20 PCI コントローラ (PCIC)

RA8M1 グループに PCIC はありません。

4. 参考資料

ユーザーズマニュアル：ハードウェア

RA8M1 グループ ユーザーズマニュアル ハードウェア編 (R01UH0994JJ0110)

SH7750R グループ ユーザーズマニュアル ハードウェア編 (R01UH0456JJ0702)

SH7750R グループ ユーザーズマニュアル ハードウェア編 (R01UH0457JJ0301)

RA8M1 グループ、SH7750R/SH7751R グループ以外の製品をご使用の場合は、
それぞれのユーザーズマニュアル ハードウェア編を参照してください。
(最新版をルネサスエレクトロニクスホームページから入手してください。)

テクニカルアップデート/テクニカルニュース

(最新の情報をルネサスエレクトロニクスホームページから入手してください。)

ユーザーズマニュアル：開発環境

Renesas Flexible Software Package (FSP) User's Manual (R11UM0155EU)

ホームページとサポート窓口

ルネサス エレクトロニクスホームページ

<http://japan.renesas.com/>

お問合せ先

<http://japan.renesas.com/contact/>

すべての商標および登録商標は、それぞれの所有者に帰属します。

改訂記録

Rev.	発行日	改訂内容	
		ページ	ポイント
1.00	2026.02.19	－	初版発行

製品ご使用上の注意事項

ここでは、マイコン製品全体に適用する「使用上の注意事項」について説明します。個別の使用上の注意事項については、本ドキュメントおよびテクニカルアップデートを参照してください。

1. 静電気対策

CMOS 製品の取り扱いの際は静電気防止を心がけてください。CMOS 製品は強い静電気によってゲート絶縁破壊を生じることがあります。運搬や保存の際には、当社が出荷梱包に使用している導電性のトレーやマガジンケース、導電性の緩衝材、金属ケースなどを利用し、組み立て工程にはアースを施してください。プラスチック板上に放置したり、端子を触ったりしないでください。また、CMOS 製品を実装したボードについても同様の扱いをしてください。

2. 電源投入時の処置

電源投入時は、製品の状態は不定です。電源投入時には、LSI の内部回路の状態は不確定であり、レジスタの設定や各端子の状態は不定です。外部リセット端子でリセットする製品の場合、電源投入からリセットが有効になるまでの期間、端子の状態は保証できません。同様に、内蔵パワーオンリセット機能を使用してリセットする製品の場合、電源投入からリセットのかかる一定電圧に達するまでの期間、端子の状態は保証できません。

3. 電源オフ時における入力信号

当該製品の電源がオフ状態のときに、入力信号や入出力プルアップ電源を入れしないでください。入力信号や入出力プルアップ電源からの電流注入により、誤動作を引き起こしたり、異常電流が流れ内部素子を劣化させたりする場合があります。資料中に「電源オフ時における入力信号」についての記載のある製品は、その内容を守ってください。

4. 未使用端子の処理

未使用端子は、「未使用端子の処理」に従って処理してください。CMOS 製品の入力端子のインピーダンスは、一般に、ハイインピーダンスとなっています。未使用端子を開放状態で動作させると、誘導現象により、LSI 周辺のノイズが印加され、LSI 内部で貫通電流が流れたり、入力信号と認識されて誤動作を起こす恐れがあります。

5. クロックについて

リセット時は、クロックが安定した後、リセットを解除してください。プログラム実行中のクロック切り替え時は、切り替え先クロックが安定した後に切り替えてください。リセット時、外部発振子（または外部発振回路）を用いたクロックで動作を開始するシステムでは、クロックが十分安定した後、リセットを解除してください。また、プログラムの途中で外部発振子（または外部発振回路）を用いたクロックに切り替える場合は、切り替え先のクロックが十分安定してから切り替えてください。

6. 入力端子の印加波形

入力ノイズや反射波による波形歪みは誤動作の原因になりますので注意してください。CMOS 製品の入力がノイズなどに起因して、 V_{IL} (Max.) から V_{IH} (Min.) までの領域にとどまるような場合は、誤動作を引き起こす恐れがあります。入力レベルが固定の場合はもちろん、 V_{IL} (Max.) から V_{IH} (Min.) までの領域を通過する遷移期間中にチャタリングノイズなどが入らないように使用してください。

7. リザーブアドレス（予約領域）のアクセス禁止

リザーブアドレス（予約領域）のアクセスを禁止します。アドレス領域には、将来の拡張機能用に割り付けられている リザーブアドレス（予約領域）があります。これらのアドレスをアクセスしたときの動作については、保証できませんので、アクセスしないようにしてください。

8. 製品間の相違について

型名の異なる製品に変更する場合は、製品型名ごとにシステム評価試験を実施してください。同じグループのマイコンでも型名が違くと、フラッシュメモリ、レイアウトパターンの相違などにより、電気的特性の範囲で、特性値、動作マージン、ノイズ耐量、ノイズ輻射量などが異なる場合があります。型名が違う製品に変更する場合は、個々の製品ごとにシステム評価試験を実施してください。

ご注意書き

1. 本資料に記載された回路、ソフトウェアおよびこれらに関連する情報は、半導体製品の動作例、応用例を説明するものです。回路、ソフトウェアおよびこれらに関連する情報を使用する場合、お客様の責任において、お客様の機器・システムを設計ください。これらの使用に起因して生じた損害（お客様または第三者いずれに生じた損害も含まれます。以下同じです。）に関し、当社は、一切その責任を負いません。
2. 当社製品または本資料に記載された製品データ、図、表、プログラム、アルゴリズム、応用回路例等の情報の使用に起因して発生した第三者の特許権、著作権その他の知的財産権に対する侵害またはこれらに関する紛争について、当社は、何らの保証を行うものではなく、また責任を負うものではありません。
3. 当社は、本資料に基づき当社または第三者の特許権、著作権その他の知的財産権を何ら許諾するものではありません。
4. 当社製品を組み込んだ製品の輸出入、製造、販売、利用、配布その他の行為を行うにあたり、第三者保有の技術の利用に関するライセンスが必要となる場合、当該ライセンス取得の判断および取得はお客様の責任において行ってください。
5. 当社製品を、全部または一部を問わず、改造、改変、複製、リバースエンジニアリング、その他、不適切に使用しないでください。かかる改造、改変、複製、リバースエンジニアリング等により生じた損害に関し、当社は、一切その責任を負いません。
6. 当社は、当社製品の品質水準を「標準水準」および「高品質水準」に分類しており、各品質水準は、以下に示す用途に製品が使用されることを意図しております。

標準水準： コンピュータ、OA 機器、通信機器、計測機器、AV 機器、家電、工作機械、パーソナル機器、産業用ロボット等

高品質水準： 輸送機器（自動車、電車、船舶等）、交通制御（信号）、大規模通信機器、金融端末基幹システム、各種安全制御装置等

当社製品は、データシート等により高信頼性、Harsh environment 向け製品と定義しているものを除き、直接生命・身体に危害を及ぼす可能性のある機器・システム（生命維持装置、人体に埋め込み使用するもの等）、もしくは多大な物的損害を発生させるおそれのある機器・システム（宇宙機器と、海底中継器、原子力制御システム、航空機制御システム、プラント基幹システム、軍事機器等）に使用されることを意図しておらず、これらの用途に使用することは想定していません。たとえ、当社が想定していない用途に当社製品を使用したことにより損害が生じても、当社は一切その責任を負いません。

7. あらゆる半導体製品は、外部攻撃からの安全性を 100%保証されているわけではありません。当社ハードウェア/ソフトウェア製品にはセキュリティ対策が組み込まれているものもありますが、これによって、当社は、セキュリティ脆弱性または侵害（当社製品または当社製品が使用されているシステムに対する不正アクセス・不正使用を含みますが、これに限りません。）から生じる責任を負うものではありません。当社は、当社製品または当社製品が使用されたあらゆるシステムが、不正な改変、攻撃、ウイルス、干渉、ハッキング、データの破壊または窃盗その他の不正な侵入行為（「脆弱性問題」といいます。）によって影響を受けないことを保証しません。当社は、脆弱性問題に起因したまたはこれに関連して生じた損害について、一切責任を負いません。また、法令において認められる限りにおいて、本資料および当社ハードウェア/ソフトウェア製品について、商品性および特定目的との合致に関する保証ならびに第三者の権利を侵害しないことの保証を含め、明示または黙示のいかなる保証も行いません。
8. 当社製品をご使用の際は、最新の製品情報（データシート、ユーザーズマニュアル、アプリケーションノート、信頼性ハンドブックに記載の「半導体デバイスの使用上の一般的な注意事項」等）をご確認の上、当社が指定する最大定格、動作電源電圧範囲、放熱特性、実装条件その他指定条件の範囲内でご使用ください。指定条件の範囲を超えて当社製品をご使用された場合の故障、誤動作の不具合および事故につきましては、当社は、一切その責任を負いません。
9. 当社は、当社製品の品質および信頼性の向上に努めていますが、半導体製品はある確率で故障が発生したり、使用条件によっては誤動作したりする場合があります。また、当社製品は、データシート等において高信頼性、Harsh environment 向け製品と定義しているものを除き、耐放射線設計を行っておりません。仮に当社製品の故障または誤動作が生じた場合であっても、人身事故、火災事故その他社会的損害等を生じさせないよう、お客様の責任において、冗長設計、延焼対策設計、誤動作防止設計等の安全設計およびエージング処理等、お客様の機器・システムとしての出荷保証を行ってください。特に、マイコンソフトウェアは、単独での検証は困難なため、お客様の機器・システムとしての安全検証をお客様の責任で行ってください。
10. 当社製品の環境適合性等の詳細につきましては、製品個別に必ず当社営業窓口までお問合せください。ご使用に際しては、特定の物質の含有・使用を規制する RoHS 指令等、適用される環境関連法令を十分調査のうえ、かかる法令に適合するようご使用ください。かかる法令を遵守しないことにより生じた損害に関して、当社は、一切その責任を負いません。
11. 当社製品および技術を国内外の法令および規則により製造・使用・販売を禁止されている機器・システムに使用することはできません。当社製品および技術を輸出、販売または移転等する場合は、「外国為替及び外国貿易法」その他日本国および適用される外国の輸出管理関連法規を遵守し、それらの定めるところに従い必要な手続きを行ってください。
12. お客様が当社製品を第三者に転売等される場合には、事前に当該第三者に対して、本ご注意書き記載の諸条件を通知する責任を負うものいたします。
13. 本資料の全部または一部を当社の文書による事前の承諾を得ることなく転載または複製することを禁じます。
14. 本資料に記載されている内容または当社製品についてご不明な点がございましたら、当社の営業担当者までお問合せください。

注 1. 本資料において使用されている「当社」とは、ルネサス エレクトロニクス株式会社およびルネサス エレクトロニクス株式会社が直接的、間接的に支配する会社をいいます。

注 2. 本資料において使用されている「当社製品」とは、注 1 において定義された当社の開発、製造製品をいいます。

(Rev.5.0-1 2020.10)

本社所在地

〒135-0061 東京都江東区豊洲 3-2-24（豊洲フォレストシア）

www.renesas.com

お問合せ窓口

弊社の製品や技術、ドキュメントの最新情報、最寄の営業お問合せ窓口に関する情報などは、弊社ウェブサイトをご覧ください。

www.renesas.com/contact/

商標について

ルネサスおよびルネサスロゴはルネサス エレクトロニクス株式会社の商標です。すべての商標および登録商標は、それぞれの所有者に帰属します。