# カタログ等資料中の旧社名の扱いについて

2010年4月1日を以ってNECエレクトロニクス株式会社及び株式会社ルネサステクノロジが合併し、両社の全ての事業が当社に承継されております。従いまして、本資料中には旧社名での表記が残っておりますが、当社の資料として有効ですので、ご理解の程宜しくお願い申し上げます。

ルネサスエレクトロニクス ホームページ (http://www.renesas.com)

2010 年 4 月 1 日 ルネサスエレクトロニクス株式会社

【発行】ルネサスエレクトロニクス株式会社(http://www.renesas.com)

【問い合わせ先】http://japan.renesas.com/inquiry



## ご注意書き

- 1. 本資料に記載されている内容は本資料発行時点のものであり、予告なく変更することがあります。当社製品のご購入およびご使用にあたりましては、事前に当社営業窓口で最新の情報をご確認いただきますとともに、当社ホームページなどを通じて公開される情報に常にご注意ください。
- 2. 本資料に記載された当社製品および技術情報の使用に関連し発生した第三者の特許権、著作権その他の知的 財産権の侵害等に関し、当社は、一切その責任を負いません。当社は、本資料に基づき当社または第三者の 特許権、著作権その他の知的財産権を何ら許諾するものではありません。
- 3. 当社製品を改造、改変、複製等しないでください。
- 4. 本資料に記載された回路、ソフトウェアおよびこれらに関連する情報は、半導体製品の動作例、応用例を説明するものです。お客様の機器の設計において、回路、ソフトウェアおよびこれらに関連する情報を使用する場合には、お客様の責任において行ってください。これらの使用に起因しお客様または第三者に生じた損害に関し、当社は、一切その責任を負いません。
- 5. 輸出に際しては、「外国為替及び外国貿易法」その他輸出関連法令を遵守し、かかる法令の定めるところにより必要な手続を行ってください。本資料に記載されている当社製品および技術を大量破壊兵器の開発等の目的、軍事利用の目的その他軍事用途の目的で使用しないでください。また、当社製品および技術を国内外の法令および規則により製造・使用・販売を禁止されている機器に使用することができません。
- 6. 本資料に記載されている情報は、正確を期すため慎重に作成したものですが、誤りがないことを保証するものではありません。万一、本資料に記載されている情報の誤りに起因する損害がお客様に生じた場合においても、当社は、一切その責任を負いません。
- 7. 当社は、当社製品の品質水準を「標準水準」、「高品質水準」および「特定水準」に分類しております。また、各品質水準は、以下に示す用途に製品が使われることを意図しておりますので、当社製品の品質水準をご確認ください。お客様は、当社の文書による事前の承諾を得ることなく、「特定水準」に分類された用途に当社製品を使用することができません。また、お客様は、当社の文書による事前の承諾を得ることなく、意図されていない用途に当社製品を使用することができません。当社の文書による事前の承諾を得ることなく、「特定水準」に分類された用途または意図されていない用途に当社製品を使用したことによりお客様または第三者に生じた損害等に関し、当社は、一切その責任を負いません。なお、当社製品のデータ・シート、データ・ブック等の資料で特に品質水準の表示がない場合は、標準水準製品であることを表します。

標準水準: コンピュータ、OA 機器、通信機器、計測機器、AV 機器、家電、工作機械、パーソナル機器、産業用ロボット

高品質水準: 輸送機器(自動車、電車、船舶等)、交通用信号機器、防災・防犯装置、各種安全装置、生命 維持を目的として設計されていない医療機器(厚生労働省定義の管理医療機器に相当)

特定水準: 航空機器、航空宇宙機器、海底中継機器、原子力制御システム、生命維持のための医療機器(生命維持装置、人体に埋め込み使用するもの、治療行為(患部切り出し等)を行うもの、その他直接人命に影響を与えるもの)(厚生労働省定義の高度管理医療機器に相当)またはシステム

- 8. 本資料に記載された当社製品のご使用につき、特に、最大定格、動作電源電圧範囲、放熱特性、実装条件その他諸条件につきましては、当社保証範囲内でご使用ください。当社保証範囲を超えて当社製品をご使用された場合の故障および事故につきましては、当社は、一切その責任を負いません。
- 9. 当社は、当社製品の品質および信頼性の向上に努めておりますが、半導体製品はある確率で故障が発生したり、使用条件によっては誤動作したりする場合があります。また、当社製品は耐放射線設計については行っておりません。当社製品の故障または誤動作が生じた場合も、人身事故、火災事故、社会的損害などを生じさせないようお客様の責任において冗長設計、延焼対策設計、誤動作防止設計等の安全設計およびエージング処理等、機器またはシステムとしての出荷保証をお願いいたします。特に、マイコンソフトウェアは、単独での検証は困難なため、お客様が製造された最終の機器・システムとしての安全検証をお願いいたします。
- 10. 当社製品の環境適合性等、詳細につきましては製品個別に必ず当社営業窓口までお問合せください。ご使用に際しては、特定の物質の含有・使用を規制する RoHS 指令等、適用される環境関連法令を十分調査のうえ、かかる法令に適合するようご使用ください。お客様がかかる法令を遵守しないことにより生じた損害に関して、当社は、一切その責任を負いません。
- 11. 本資料の全部または一部を当社の文書による事前の承諾を得ることなく転載または複製することを固くお断りいたします。
- 12. 本資料に関する詳細についてのお問い合わせその他お気付きの点等がございましたら当社営業窓口までご 照会ください。
- 注1. 本資料において使用されている「当社」とは、ルネサスエレクトロニクス株式会社およびルネサスエレクトロニクス株式会社がその総株主の議決権の過半数を直接または間接に保有する会社をいいます。
- 注 2. 本資料において使用されている「当社製品」とは、注 1 において定義された当社の開発、製造製品をいいます。



# R32C/100シリーズ

ソフトウェアマニュアル ルネサスマイクロコンピュータ M16Cファミリ/R32C/100シリーズ

本資料に記載の全ての情報は本資料発行時点のものであり、ルネサスエレクトロニクスは、 予告なしに、本資料に記載した製品または仕様を変更することがあります。 ルネサスエレクトロニクスのホームページなどにより公開される最新情報をご確認ください。

#### 本資料ご利用に際しての留意事項

- 1. 本資料は、お客様に用途に応じた適切な弊社製品をご購入いただくための参考資料であり、本資料中に記載の技術情報について弊社または第三者の知的財産権その他の権利の実施、使用を許諾または保証するものではありません。
- 2. 本資料に記載の製品データ、図、表、プログラム、アルゴリズムその他応用回路例など全ての情報 の使用に起因する損害、第三者の知的財産権その他の権利に対する侵害に関し、弊社は責任を負い ません。
- 3. 本資料に記載の製品および技術を大量破壊兵器の開発等の目的、軍事利用の目的、あるいはその他 軍事用途の目的で使用しないでください。また、輸出に際しては、「外国為替および外国貿易法」 その他輸出関連法令を遵守し、それらの定めるところにより必要な手続を行ってください。
- 4. 本資料に記載の製品データ、図、表、プログラム、アルゴリズムその他応用回路例などの全ての情報は本資料発行時点のものであり、弊社は本資料に記載した製品または仕様等を予告なしに変更することがあります。弊社の半導体製品のご購入およびご使用に当たりましては、事前に弊社営業窓口で最新の情報をご確認いただきますとともに、弊社ホームページ(http://www.renesas.com)などを通じて公開される情報に常にご注意ください。
- 5. 本資料に記載した情報は、正確を期すため慎重に制作したものですが、万一本資料の記述の誤りに 起因する損害がお客様に生じた場合においても、弊社はその責任を負いません。
- 6. 本資料に記載の製品データ、図、表などに示す技術的な内容、プログラム、アルゴリズムその他 応用回路例などの情報を流用する場合は、流用する情報を単独で評価するだけでなく、システム 全体で十分に評価し、お客様の責任において適用可否を判断してください。弊社は、適用可否に 対する責任は負いません。
- 7. 本資料に記載された製品は、各種安全装置や運輸・交通用、医療用、燃焼制御用、航空宇宙用、原子力、海底中継用の機器・システムなど、その故障や誤動作が直接人命を脅かしあるいは人体に危害を及ぼすおそれのあるような機器・システムや特に高度な品質・信頼性が要求される機器・システムでの使用を意図して設計、製造されたものではありません(弊社が自動車用と指定する製品を自動車に使用する場合を除きます)。これらの用途に利用されることをご検討の際には、必ず事前に弊社営業窓口へご照会ください。なお、上記用途に使用されたことにより発生した損害等について弊社はその責任を負いかねますのでご了承願います。
- 8. 第7項にかかわらず、本資料に記載された製品は、下記の用途には使用しないでください。これらの用途に使用されたことにより発生した損害等につきましては、弊社は一切の責任を負いません。
  - 1)生命維持装置。
  - 2)人体に埋め込み使用するもの。
  - 3)治療行為(患部切り出し、薬剤投与等)を行うもの。
  - 4)その他、直接人命に影響を与えるもの。
- 9. 本資料に記載された製品のご使用につき、特に最大定格、動作電源電圧範囲、放熱特性、実装条件 およびその他諸条件につきましては、弊社保証範囲内でご使用ください。弊社保証値を越えて製品 をご使用された場合の故障および事故につきましては、弊社はその責任を負いません。
- 10. 弊社は製品の品質および信頼性の向上に努めておりますが、特に半導体製品はある確率で故障が発生したり、使用条件によっては誤動作したりする場合があります。弊社製品の故障または誤動作が生じた場合も人身事故、火災事故、社会的損害などを生じさせないよう、お客様の責任において冗長設計、延焼対策設計、誤動作防止設計などの安全設計(含むハードウェアおよびソフトウェア)およびエージング処理等、機器またはシステムとしての出荷保証をお願いいたします。特にマイコンソフトウェアは、単独での検証は困難なため、お客様が製造された最終の機器・システムとしての安全検証をお願いいたします。
- 1 1 . 本資料に記載の製品は、これを搭載した製品から剥がれた場合、幼児が口に入れて誤飲する等の 事故の危険性があります。お客様の製品への実装後に容易に本製品が剥がれることがなきよう、 お客様の責任において十分な安全設計をお願いします。お客様の製品から剥がれた場合の事故に つきましては、弊社はその責任を負いません。
- 12.本資料の全部または一部を弊社の文書による事前の承諾なしに転載または複製することを固くお断りいたします。
- 13.本資料に関する詳細についてのお問い合わせ、その他お気付きの点等がございましたら弊社営業窓口までご照会ください。

# 本書の表記について

本書では、マイクロコンピュータの動作を詳細に説明するために、一定のルールに基づいて記載しています。

本書では、以下のような表記を用いています。

分類	記述	内容	
記号	IMM	即値(Immediate)を表します。	
	IMMEX	演算時に符号拡張(Extension)される即値を表します。	
	abs	絶対アドレッシングの絶対(Absolute)値を表します。	
	dsp	相対アドレッシングの変位(Displacement)を表します。	
	[]	間接アドレッシングを表します。	
	label	プログラムカウンタ相対で使用されるラベル(Label)を表し	
		ます。	
	bit	ビット番号を表します。	
	R0LB、R0B、	下線部のように "B" を付加したレジスタシンボルは、バンク	
	R2R0 <u>B</u> など	1レジスタを表します。	
数值	000 <u>b</u>	最後に "b" を付加した数値は2進数を表します。	
	0000 <u>h</u>	最後に "h" を付加した数値は16進数を表します。	
	100	数字のみの場合は10進数(BCD)を表します。	
ビット長指定	#IMM <u>:8</u> など	下線部はオペランド記号の有効ビット数を表します。	
	:3	有効ビット長が3ビットであることを表します。	
	:4	有効ビット長が4ビットであることを表します。	
	:8	有効ビット長が8ビットであることを表します。	
	:16	有効ビット長が16ビットであることを表します。	
	:24	有効ビット長が24ビットであることを表します。	
	:32	有効ビット長が32ビットであることを表します。	
命令フォーマット	MOV <u>:S</u> など	下線部は命令フォーマットを指定する記号です。	
	:G	ジェネリック形式を表します。	
	:Q	クイック形式を表します。	
	:S	ショート形式を表します。	
	:Z	ゼロ形式を表します。	
演算サイズ	MOV <u>.W</u> など	下線部は命令の演算サイズを指定する記号です。	
	.В	バイト(8bit)演算を指定します。	
	.W	ワード(16bit)演算を指定します。	
	.L	ロングワード(32bit)演算を指定します。	
	.BW	バイトからワードへの変換を指定します。	
	.BL	バイトからロングワードへの変換を指定します。	
	.WL	ワードからロングワードへの変換を指定します。	
分岐距離指定	JMP <u>.A</u> など	下線部は分岐の相対距離の有効ビット数を指定する記号で  す。	
	.S	3ビットのPC前方相対を表します。有効値は1~8です。	
	.В	8ビットのPC相対を表します。有効値は-128~+127です。	
	.W	16ビットのPC相対を表します。	
		有効値は-32768~+32767です。	
	.А	24ビットのPC相対を表します。	
		有効値は-8388608~+8388607です。	

分類	記述	内容
オペレーション		原則としてC言語の文法規則に則っています。以下、本書で
		使用している記述について説明します。
	=	代入演算子です。右辺の値を左辺に代入します。
	-	単項演算子の負号、または二項演算子の「差」を表します。
	+	二項演算子の「和」を表します。
	*	ポインタ演算子、または二項演算子の「積」を表します。
	/	二項演算子の「商」を表します。
	%	二項演算子の「剰余」を表します。
	~	単項ビット演算子の「NOT」を表します。
	&	二項ビット演算子の「AND」を表します。
		二項ビット演算子の「OR」を表します。
	٨	二項ビット演算子の「Exclusive OR」を表します。
	(float)	キャスト演算子です。
	÷	文の終了を表します。
	{}	複文の開始と終了を表します。{}内には複数の文が記述でき
		ます。
	if (式) 文1 else 文2	if文を表します。式を評価して、真であれば文1を、偽であ
		れば文2を実行します。
	for (文1;式;文2) 文3	for文を表します。文1を実行した後、式を評価して、真であ
		れば文3を実行します。文3の実行後は、文2を実行した後、
		式を評価します。
	do 文 while (式);	do文を表します。式が真の間、文を実行します。式の真偽
		にかかわらず、文は最低1回実行されます。
	while (式) 文	while文を表します。式が真の間、文を実行します。
	==、!=	比較演算子です。順に「等しい」、「等しくない」を表しま
		す。
	>, <	比較演算子です。順に「大なり」「小なり」を表します。
	>=、<=	比較演算子です。'>'、'<' に '=='の条件が加わります。
	&&、	論理演算子です。左側の条件と、右側の条件のそれぞれ
		「AND」と「OR」を表します。
	true	C言語にはありません。 Cndで指定した条件が成立したとき
		に "1" になります。
選択可能なsrc/	#IMMEX	#IMMEX:8または#IMMEX:16が指定できます。
dest	#IMM	演算サイズに応じて、#IMM:8、#IMM:16、または#IMM:32
		が指定できます。
		#IMM:3や#IMM:4は含みません。

# 目次

1.	概	要		
	1.1	R32	:C/100シリーズの特長	2
	1.2	アド	・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・	3
	1.3	レジ	デスタ構成	4
		1.3.1	基本レジスタ	5
		1.3.2	高速割り込みレジスタ	6
		1.3.3	DMAC関連レジスタ	6
		1.3.4	フラグレジスタ (FLG)	7
		1.3.5	レジスタバンク	10
		1.3.6	リセット解除後の内部レジスタ値	11
	1.4	デー	・タタイプ	12
		1.4.1	整数型	12
		1.4.2	10進数型	12
		1.4.3	固定小数点型	13
		1.4.4	浮動小数点型	13
		1.4.5	ビット型	14
		1.4.6	ストリング型	14
	1.5	デー	- 夕配置	15
		1.5.1	レジスタ上のデータ配置	15
		1.5.2	メモリ上のデータ配置	15
	1.6	命令	>フォーマット	16
		1.6.1	オペコード	17
		1.6.2	オペランド	
	1.7	ベク	'タテーブル	
		1.7.1	固定ベクタテーブル	
		1.7.2	可変ベクタテーブル	19
2.	ア	ドレッ	シングモード	
	2.1	アド	・ ・ ・レッシングモード	22
	2.2	本章	で見方	23
	2.3	<b>一</b> 舟殳	と命令アドレッシング	24
	2.4	間接	ま命令アドレッシング	27
	2.5	拡張	命令アドレッシング	30
	2.6	特定	『命令アドレッシング	32
	2.7	ビッ	ト命令アドレッシング	34
3.	命	令		
	3.1	本章	:の見方	38
	32	命今	· 詳細説明	43

索引	3			277
	5.7	割り	込みの注意事項	275
	5.6	多重	割り込み	273
	5.5	割り	込み優先順位	273
	5.4	割り	込みルーチンからの復帰	273
		5.3.3	レジスタ退避	272
		5.3.2	プロセッサ割り込み優先レベル(IPL)の変化	272
		5.3.1	割り込み応答時間	271
	5.3	割り	込みシーケンス	270
		5.2.4	割り込み制御レジスタの変更	269
		5.2.3	割り込み要求レベルとプロセッサ割り込み優先レベル(IPL)	268
		5.2.2	割り込み要求ビット	
		5.2.1	ョリ込み許可フラグ(Iフラグ)	
	5.2		込み制御	
		5.1.3	ハードウェア割り込み	
		5.1.2	ソフトウェア割り込み	
	0.1	5.1.1	割り込みの分類	
5.	古) 5.1			264
5.		り込み		
	4.3	命令	·コード/サイクル数	
		4.2.3	条件の指定	
		4.2.2	オペランドの指定	
	7.2	4.2.1	演算長の指定	
	4.2		レッシング	
4.	哼 4.1	•	ド/サイクル数 :の見方	172
4	<u>~</u>			
		3.3.6	アドレッシングモード	
		3.3.5	インデックス命令の次に実行できる命令	
		3.3.4	BITINDEX.size src	
		3.3.3	INDEX1.size src	
		3.3.2	INDEX1.size src	
	3.3	イン 3.3.1	デックス命令INDEXB.size src	
	$\sim$	<b>/</b>		400

# R32C/100シリーズ命令一覧

表 C.1 アルファベット別ページ早見表 (1/5)

ニーモニック	内容	機能記載ページ	命令コード/サイクル数 記載ページ
ABS	絶対値	44	180
ADC	キャリー付き加算	45	180
ADCF	キャリーフラグの加算	46	181
ADD	キャリーなし加算	47	182
ADDF	浮動小数点加算	49	184
ADSF	サインフラグの加算	50	185
AND	論理積	51	186
BCLR	ビットクリア	53	187
BITINDEX	ビットインデックス	54	188
BMCnd	条件ビット転送	55	188
BMC	C フラグが "1" の場合	55	188
BMEQ	等しい場合	55	188
BMGE	等しいか符号付きで大きい場合	55	188
BMGEU	等しいか大きい場合	55	188
BMGT	符号付きで大きい場合	55	188
BMGTU	大きい	55	188
BMLE	等しいか符号付きで小さい場合	55	188
BMLEU	等しいか小さい場合	55	188
BMLT	符号付きで小さい場合	55	188
BMLTU	小さい場合	55	188
BMN	負の場合	55	188
BMNC	Cフラグが "0" の場合	55	188
BMNE	等しくない場合	55	188
BMNO	Oフラグが "0" の場合	55	188
BMNZ	Zフラグが "0" の場合	55	188
вмо	Oフラグが "1" の場合	55	188
BMPZ	正またはゼロの場合	55	188
BMZ	Zフラグが "1" の場合	55	188
BNOT	ビット反転	56	189
BRK	デバッグ割り込み	57	189
BRK2	デバッグ割り込み2	58	189
BSET	ビットセット	59	190
BTST	ビットテスト	60	190
BTSTC	ビットテスト&クリア	61	191
BTSTS	ビットテスト&セット	62	191
CLIP	クリップ	63	192
CMP	比較	64	192
CMPF	浮動小数点比較	66	194

表 C.1 アルファベット別ページ早見表 (続き) (2 / 5)

ニーモニック	内容	機能記載ページ	命令コード/サイクル数 記載ページ
CNVIF	整数 浮動小数点数变换	67	195
DADC	キャリー付き10進加算	68	196
DADD	10進加算	69	197
DEC	デクリメント	70	198
DIV	符号付き除算	71	199
DIVF	浮動小数点除算	72	200
DIVU	符号なし除算	73	201
DIVX	符号付き除算	74	202
DSBB	ボロー付き 10進減算	75	203
DSUB	10進減算	76	204
EDIV	符号付き除算	77	205
EDIVU	符号なし除算	78	206
EDIVX	符号付き除算	79	207
EMUL	符号付き乗算	80	208
EMULU	符号なし乗算	81	209
ENTER	スタックフレーム生成	82	209
EXITD	スタックフレーム解放	83	210
EXITI	割り込みスタックフレーム解放	84	210
EXTS	符号拡張	85	210
EXTZ	ゼロ拡張	86	212
FCLR	フラグのクリア	88	214
FREIT	高速割り込みからの復帰	89	214
FSET	フラグのセット	90	214
INC	インクリメント	91	215
INDEX <i>Type</i>	インデックス	92	216
INDEXB	第1、第2オペランドに加算	92	216
INDEX1	第1オペランドに加算	92	215
INDEX2	第2オペランドに加算	92	216
INT	INT命令割り込み	93	217
INTO	オーバフロー割り込み	94	217
JCnd	条件分岐	95	217
JC	フラグが "1" の場合	95	217
JEQ	等しい場合	95	217
JGE	等しいか符号付きで大きい場合	95	217
JGEU	等しいか大きい場合	95	217
JGT	符号付きで大きい場合	95	217
JGTU	大きい	95	217
JLE	等しいか符号付きで小さい場合	95	217
JLEU	等しいか小さい場合	95	217
JLT	符号付きで小さい場合	95	217

表 C.1 アルファベット別ページ早見表 (続き) (3 / 5)

ニーモニック	内容	機能記載ページ	命令コード/サイクル数 記載ページ
JLTU		95	217
JN	り	95	217
JNC		95	217
JNE	等しくない場合	95	217
JNO	<del>すりくない場合 </del> Oフラグが "0" の場合	95	217
JNZ		95	217
JO	Oフラグが "1" の場合	95	217
JPZ	 正またはゼロの場合	95	217
JZ	Zフラグが "1" の場合	95	217
JMP	無条件分岐	96	218
JMPI	間接分岐	97	219
JSR	サブルーチン分岐	98	220
JSRI	ファルー・ファス	99	220
LDC	専用レジスタへの転送	100	221
LDCTX	コンテキストの復帰	101	222
LDIPL	割り込み優先レベル設定	103	223
MAX	最大值選択	104	223
MIN	最小值選択	105	225
MOV	転送	106	226
MOVA	実効アドレス転送	108	231
MOV <i>Dir</i>	4ビットデータ転送	109	231
MOVHH	src上位から dest 上位へ転送	109	231
MOVHL	src上位からdest下位へ転送	109	231
MOVLH	src下位からdest上位へ転送	109	231
MOVLL	src下位から dest 下位へ転送	109	231
MUL	符号付き乗算	110	232
MULF	浮動小数点乗算	111	233
MULU	符号なし乗算	112	234
MULX	丸め付き乗算	113	236
NEG	符号反転	115	236
NOP	ノーオペレーション	116	237
NOT	論理反転	117	237
OR	論理和	118	237
POP	レジスタ/メモリの復帰	119	238
POPC	専用レジスタの復帰	120	239
POPM	複数レジスタの復帰	121	239
PUSH	レジスタ/メモリ/即値の退避	122	239
PUSHA	実効アドレスの退避	124	241
PUSHC	専用レジスタの退避	125	242

表 C.1 アルファベット別ページ早見表 (続き) (4 / 5)

ニーモニック	内容	機能記載ページ	命令コード/サイクル数 記載ページ
PUSHM	複数レジスタの退避	126	242
REIT	割り込みからの復帰	127	242
RMPA	利り込みからの後帰     積和演算	128	243
ROLC	神仙原弁   キャリー付き左回転	129	243
RORC	キャリー付き右回転	130	243
ROT		131	244
ROUND	□型   □型	132	245
RTS	サブルーチンからの復帰	133	246
SBB	ボロー付き減算	134	246
SCCnd	条件設定	135	247
SCC	Cフラグが "1" の場合	135	247
SCEQ	等しい場合	135	247
SCGE	等しいが符号付きで大きい場合	135	247
SCGEU	等しいか大きい場合	135	247
SCGT	符号付きで大きい場合	135	247
SCGTU	大きい	135	247
SCLE	等しいか符号付きで小さい場合	135	247
SCLEU	等しいか小さい場合	135	247
SCLT	符号付きで小さい場合	135	247
SCLTU	小さい場合	135	247
SCN	負の場合	135	247
SCNC	Cフラグが "0" の場合	135	247
SCNE	等しくない場合	135	247
SCNO	〇フラグが "0" の場合	135	247
SCNZ	フフラグが "0" の場合	135	247
SCO	Oフラグが "1" の場合	135	247
SCPZ	正またはゼロの場合	135	247
SCZ	Zフラグが "1" の場合	135	247
SCMPU	ストリング比較	136	248
SHA	算術シフト	137	248
SHL	論理シフト	138	249
SIN	ストリング入力	140	251
SMOVB	グーックッパパ   逆方向ストリング転送	141	251
SMOVF	順方向ストリング転送	142	251
SMOVU	ストリング転送	143	252
SOUT	ストリング出力	144	252
SSTR	ストリングストア	145	252
STC	カーッン・ハーッ	146	253
STCTX	コンテキストの退避	147	254
STNZ	条件付き転送	149	254

表 C.1 アルファベット別ページ早見表 (続き) (5 / 5)

ニーモニック	内容	機能記載 ページ	命令コード/サイクル数 記載ページ
STOP	ストップ	150	254
STZ	条件付き転送	151	255
STZX	条件付き転送	152	255
SUB	ボローなし減算	153	256
SUBF	浮動小数点減算	154	257
SUNTIL	ストリングサーチ	155	258
SWHILE	ストリングサーチ	156	258
TST	テスト	157	258
UND	未定義命令割り込み	158	259
WAIT	ウェイト	159	259
XCHG	交換	160	260
XOR	排他的論理和	161	260

表 C.2 機能別ページ早見表 (1/3)

機能	ニーモニック	内容	機能記載ページ	命令コード/サイクル数 記載ページ
 転送	MOV	転送	106	226
	MOVA	実効アドレス転送	108	231
	MOVDir	4ビットデータ転送	109	231
	POP	レジスタ/メモリの復帰	119	238
	POPM	複数レジスタの復帰	121	239
	PUSH	レジスタ/メモリ/即値の退避	122	239
	PUSHA	実効アドレスの退避	124	241
	PUSHM	複数レジスタの退避	126	242
	STNZ	条件付き転送	149	254
	STZ	条件付き転送	151	255
	STZX	条件付き転送	152	255
	XCHG	交換	160	260
ビット処理	BCLR	ビットクリア	53	187
	BITINDEX	ビットインデックス	54	188
	BMCnd	条件ビット転送	55	188
	BNOT	ビット反転	56	189
	BSET	ビットセット	59	190
	BTST	ビットテスト	60	190
	BTSTC	ビットテスト&クリア	61	191
	BTSTS	ビットテスト&セット	62	191
シフト	ROLC	キャリー付き左回転	129	243
	RORC	キャリー付き右回転	130	243
	ROT	回転	131	244
	SHA	算術シフト	137	248
	SHL	論理シフト	138	249
算術演算	ABS	絶対値	44	180
	ADC	キャリー付き加算	45	180
	ADCF	キャリーフラグの加算	46	181
	ADD	キャリーなし加算	47	182
	ADSF	サインフラグの加算	50	185
	CLIP	クリップ	63	192
	CMP	比較	64	192
	DEC	デクリメント	70	198
	DIV	符号付き除算	71	199
	DIVU	符号なし除算	73	201
	DIVX	符号付き除算	74	202
	EDIV	符号付き除算	77	205
	EDIVU	符号なし除算	78	206
	EDIVX	符号付き除算	79	207

表 C.2 機能別ページ早見表 (続き) (2 / 3)

機能	ニーモニック	内容	機能記載ページ	命令コード/サイクル数 記載ページ
 算術演算	EMUL	   符号付き乗算	80	208
3F113/3C3F	EMULU	符号なし乗算	81	209
	EXTS	符号拡張	85	210
	EXTZ	ゼロ拡張	86	212
	INC	インクリメント	91	215
	MAX	最大值選択	104	223
	MIN	最小值選択	105	225
	MUL	符号付き乗算	110	232
	MULU	符号なし乗算	112	234
	MULX	丸め付き乗算	113	236
	NEG	符号反転	115	236
	SBB	ボロー付き減算	134	246
	SUB	ボローなし減算	153	256
10進演算	DADC	キャリー付き10進加算	68	196
	DADD	10進加算	69	197
	DSBB	ボロー付き10進減算	75	203
	DSUB	10進減算	76	204
浮動小数点	ADDF	浮動小数点加算	49	184
演算	CMPF	浮動小数点比較	66	194
	CNVIF	整数 浮動小数点数变换	67	195
	DIVF	浮動小数点除算	72	200
	MULF	浮動小数点乗算	111	233
	ROUND	浮動小数点数 整数変換	132	245
	SUBF	浮動小数点減算	154	257
積和演算	RMPA	積和演算	128	243
論理演算	AND	論理積	51	186
	NOT	論理反転	117	237
	OR	論理和	118	237
	TST	テスト	157	258
	XOR	排他的論理和	161	260
分岐	JCnd	条件分岐	95	217
	JMP	無条件分岐	96	218
	JMPI	間接分岐	97	219
	JSR	サブルーチン分岐	98	220
	JSRI	間接サブルーチン分岐	99	220
	RTS	サブルーチンからの復帰	133	246

表 C.2 機能別ページ早見表 (続き) (3 / 3)

機能	ニーモニック	内容	機能記載ページ	命令コード/サイクル数 記載ページ
ストリング	SCMPU	ストリング比較	136	248
	SIN	ストリング入力	140	251
	SMOVB	逆方向ストリング転送	141	251
	SMOVF	順方向ストリング転送	142	251
	SMOVU	ストリング転送	143	252
	SOUT	ストリング出力	144	252
	SSTR	ストリングストア	145	252
	SUNTIL	ストリングサーチ	155	258
	SWHILE	ストリングサーチ	156	258
専用レジス	FCLR	フラグのクリア	88	214
夕操作	FSET	フラグのセット	90	214
	LDC	専用レジスタへの転送	100	221
	POPC	専用レジスタの復帰	120	239
	PUSHC	専用レジスタの退避	125	242
	STC	専用レジスタから転送	146	253
割り込み	BRK	デバッグ割り込み	57	189
	BRK2	デバッグ割り込み2	58	189
	FREIT	高速割り込みからの復帰	89	214
	INT	INT命令割り込み	93	217
	INTO	オーバフロー割り込み	94	217
	LDIPL	割り込み優先レベル設定	103	223
	REIT	割り込みからの復帰	127	242
	UND	未定義命令割り込み	158	259
高級言語	ENTER	スタックフレーム生成	82	209
サポート	EXITD	スタックフレーム解放	83	210
	EXITI	割り込みスタックフレーム解放	84	210
OSサポート	LDCTX	コンテキストの復帰	101	222
	STCTX	コンテキストの退避	147	254
その他	INDEXType	インデックス	92	216
	NOP	ノーオペレーション	116	237
	SCCnd	条件設定	135	247
	STOP	ストップ	150	254
	WAIT	ウェイト	159	259

# 1. 概要

- 1.1 R32C/100シリーズの特長
- 1.2 アドレス空間
- 1.3 レジスタ構成
- 1.4 データタイプ
- 1.5 データ配置
- 1.6 命令フォーマット
- 1.7 ベクタテーブル

#### R32C/100シリーズの特長 1.1

R32C/100シリーズは、組み込み機器を対象として開発されたシングルチップマイクロコンピュータです。 C言語に適した命令を持ち、使用頻度の高い命令を1バイトオペコードに配置していますので、アセンブ リ言語を使用しても、C言語を使用しても、より少ないメモリ容量で効率の良いプログラムを開発できま す。また、1クロックで実行する命令を多数持たせ、より高速な演算処理を実現しました。

豊富なアドレッシングモードに対応した108種類の命令セットを持ち、レジスタ-レジスタ、レジスタ-メ モリ、メモリ-メモリ間の演算やビットおよび4ビットデータを対象とする演算ができます。

また、乗算器、浮動小数点演算器を内蔵していますので、高速な演算ができます。

### (1) 特長

(a) レジスタ構成

データレジスタ 32ビット×4本(16ビットレジスタとしても使用可能。また、内2本は8ビッ

トレジスタとしても使用可能)

アドレスレジスタ 32ビット×4本 ベースレジスタ 32ビット×2本

(b) 特長ある命令セット

C言語に適した命令(スタックフレーム操作) : ENTER、EXITD、など

レジスタ、メモリを区別しない命令 : MOV、ADD、SUB、など 強力なビット処理命令 : BCLR、BTST、BSET、など 4ビット転送命令 : MOVLL、MOVHL、など

使用頻度の高い1バイト命令 : MOV、ADD、SUB、JMP、など

高速な1サイクル命令 : MOV、ADD、SUB、など

固定小数点乗算命令 : MULX

浮動小数点演算命令 : ADDF、SUBF、MULF、DIVF、など

(c) 4Gバイトのリニアなアドレス空間 分岐距離に応じた相対ジャンプ命令

(d) 高速な命令実行時間

最短1サイクル命令 : 108命令中36命令が1サイクル命令

### (2) 性能 (動作周波数 100MHz時)


レジスタ間転送	10ns
レジスタ–メモリ間転送	20ns
レジスタ間加減算	10ns
8ビット×8ビットレジスタ間演算	20ns
16ビット×16ビットレジスタ間演算	20ns
32ビット×32ビットレジスタ間演算	20ns
16ビット ÷ 16ビットレジスタ間演算	150ns
32 ビット ÷ 32 ビットレジスタ間演算	220ns

#### アドレス空間 1.2

アドレス空間を図 1.1 に示します。

00000000h 番地~000003FFh 番地と00040000h 番地~0004FFFFh 番地は、SFR(スペシャルファンクションレ ジスタ)領域です。

00000400h番地~0003FFFFh番地、00060000h番地~0007FFFFh番地、およびFFE00000h番地~FFFFFFFh番 地はメモリ領域です。品種展開では00000400h番地から番地の大きい方向に対してRAM領域を、FFFFFFFh 番地から番地の小さい方向にROM領域を拡張します。ただし、FFFFFFDCh番地~FFFFFFFh番地は固定べ クタ領域です。



アドレス空間 図 1.1

## 1.3 レジスタ構成

中央演算処理装置には図 1.2 に示すレジスタがあります。これらのうち、R2R0、R3R1、R6R4、R7R5、A0、A1、A2、A3、SB、FBの10個のレジスタは2バンクあります。レジスタバンクの切り替えはレジスタバンク指定フラグ(フラグレジスタのBフラグ)で行います。




図 1.2 中央演算処理装置のレジスタ構成

#### 1.3.1 基本レジスタ

基本レジスタには以下の9種類があります。

(1) データレジスタ(R2R0/R3R1/R6R4/R7R5/R0/R0H/R0L/R1/R1H/R1L/R2/R2H/R2L/R3/R3H/R3L/R4/ R5/R6/R7)

データレジスタ(R2R0/R3R1/R6R4/R7R5)は32ビットで構成されており、主に転送や算術、論理演算に使用します。

R2R0/R3R1/R6R4/R7R5は、上位(R2/R3/R6/R7)と下位(R0/R1/R4/R5)を別々に16ビットのデータレジスタとして使用できます。

また、R2R0/R3R1は、上位(R2H/R3H)、中上位(R2L/R3L)、中下位(R0H/R1H)、下位(R0L/R1L)を別々に8ビットのデータレジスタとしても使用できます。

## (2) アドレスレジスタ(A0/A1/A2/A3)

アドレスレジスタ(A0/A1/A2/A3)は32ビットで構成されており、データレジスタと同等の機能をもちます。また、アドレスレジスタ間接アドレッシングおよびアドレスレジスタ相対アドレッシングに使用します。

(3) スタティックベースレジスタ(SB)

スタティックベースレジスタ(SB)は32ビットで構成されており、SB相対アドレッシングに使用します。

(4) フレームベースレジスタ(FB)

フレームベースレジスタ(FB)は32ビットで構成されており、FB相対アドレッシングに使用します。

(5) プログラムカウンタ(PC)

プログラムカウンタ(PC)は32ビットで構成されており、次に実行する命令の番地を示します。

(6) 割り込みテーブルレジスタ(INTB)

割り込みテーブルレジスタ(INTB)は32ビットで構成されており、割り込みベクタテーブルの先頭番地を示します。

(7) ユーザスタックポインタ(USP) / 割り込みスタックポインタ(ISP)

スタックポインタは、ユーザスタックポインタ(USP)と割り込みスタックポインタ(ISP)の2種類があり、共に32ビットで構成されています。

使用するスタックポインタ(USP/ISP)は、スタックポインタ指定フラグ(Uフラグ)によって切り替えられます。

スタックポインタ指定フラグ(Uフラグ)は、フラグレジスタ(FLG)のビット7です。

USP, ISPには4の倍数を設定してください。4の倍数を設定したほうが実行効率がよくなります。

(8) フラグレジスタ(FLG)

フラグレジスタ(FLG)は16ビットの予約ビットを含む32ビットのレジスタで構成されており、1ビット単位でフラグとして使用します。各フラグの機能は、「1.3.4 フラグレジスタ (FLG)」を参照してください。

#### 高速割り込みレジスタ 1.3.2

高速割り込みレジスタは割り込み応答を高速化するために設けられたレジスタで、以下の3個のレジス タがあります。割り込みシーケンスでのレジスタ退避に、スタック領域の代わりにこれらのレジスタを 使用することで割り込み応答の高速化を図っています。

#### (1) フラグ退避レジスタ(SVF)

フラグ退避レジスタ (SVF) は 16 ビットで構成されており、高速割り込み発生時にフラグレジスタ (FLG)を退避させるために使用します。

## (2) PC退避レジスタ(SVP)

PC退避レジスタ(SVP)は32ビットで構成されており、高速割り込み発生時プログラムカウンタを退 避させるために使用します。

## (3) ベクタレジスタ(VCT)

ベクタレジスタ(VCT)は32ビットで構成されており、高速割り込み発生時の分岐先番地を示します。

#### 1.3.3 DMAC関連レジスタ

DMAC関連のレジスタには以下の7種類あります。

(1) DMAモードレジスタ(DMD0/DMD1/DMD2/DMD3)

DMA モードレジスタ (DMD0/DMD1/DMD2/DMD3) は32 ビットで構成されており、DMA の転送モー ドなどを設定するレジスタです。

(2) DMA ターミナルカウントレジスタ(DCT0/DCT1/DCT2/DCT3)

DMA ターミナルカウントレジスタ(DCT0/DCT1/DCT2/DCT3)は24ビットで構成されており、DMAの 転送回数をカウントするレジスタです。

(3) DMA ターミナルカウントリロードレジスタ (DCR0/DCR1/DCR2/DCR3)

DMA ターミナルカウントリロードレジスタ (DCR0/DCR1/DCR2/DCR3) は 24 ビットで構成されてお り、DMA ターミナルカウントレジスタの初期値を設定するレジスタです。

(4) DMAソースアドレスレジスタ(DSA0/DSA1/DSA2/DSA3)

DMAソースアドレスレジスタ(DSA0/DSA1/DSA2/DSA3)は32ビットで構成されており、DMAの転送 元のアドレスを保持するレジスタです。

(5) DMAソースアドレスリロードレジスタ(DSR0/DSR1/DSR2/DSR3)

DMA ソースアドレスリロードレジスタ (DSR0/DSR1/DSR2/DSR3) は 32 ビットで構成されており、 DMAソースアドレスレジスタの初期値を設定するレジスタです。

- (6) DMA デスティネーションアドレスレジスタ(DDA0/DDA1/DDA2/DDA3) DMA デスティネーションアドレスレジスタ (DDA0/DDA1/DDA2/DDA3) は 32 ビットで構成されてお り、DMAの転送先のアドレスを保持するレジスタです。
- (7) DMAデスティネーションアドレスリロードレジスタ(DDR0/DDR1/DDR2/DDR3) DMAデスティネーションアドレスリロードレジスタ(DDR0/DDR1/DDR2/DDR3)は32ビットで構成さ れており、DMAデスティネーションアドレスレジスタの初期値を設定するレジスタです。

## 1.3.4 フラグレジスタ (FLG)

フラグレジスタ(FLG)の構成を図 1.3に示します。




図 1.3 フラグレジスタ(FLG)の構成

各フラグの機能を以下に示します。

(1) ビット0: キャリーフラグ (Cフラグ) 算術論理ユニットで発生したキャリー、ボロー、シフトアウトしたビット等を保持します。 (2) ビット1: デバッグフラグ (Dフラグ)

シングルステップ割り込みを許可するフラグです。

このフラグを"1"にすると、命令実行後シングルステップ割り込みが発生します。割り込みを受け 付けると、このフラグは"0"になります。

(3) ビット2:ゼロフラグ(Zフラグ)

演算の結果が0のとき "1" になり、それ以外のとき "0" になります。

(4) ビット3: サインフラグ (Sフラグ)

演算の結果が負のとき"1"になり、それ以外のとき"0"になります。

(5) ビット4: レジスタバンク指定フラグ (Bフラグ)

レジスタバンクの選択を行います。このフラグが "0" のときレジスタバンク 0 が指定され、"1" のと きレジスタバンク1が指定されます。

(6) ビット5: オーバフローフラグ (Oフラグ)

演算の結果がオーバフローしたとき "1" になり、それ以外のとき "0" になります。

(7) ビット6:割り込み許可フラグ(Iフラグ)

マスカブル割り込みを許可するフラグです。

このフラグが"0"のとき割り込みは禁止され、"1"のとき許可されます。

割り込みを受け付けると、このフラグは"0"になります。

(8) ビット7: スタックポインタ指定フラグ (Uフラグ)

このフラグが "0" のとき割り込みスタックポインタ(ISP)が指定され、"1" のときユーザスタックポイ ンタ(USP)が指定されます。

ハードウェア割り込みを受け付けたとき、またはソフトウェア割り込み番号0~127のINT命令を実行 したとき、このフラグは"0"になります。

(9) ビット8: 浮動小数点アンダフローフラグ(FUフラグ)

浮動小数点演算の結果が、最小の正規化数を下回った場合(アンダフロー)、"1"になり、それ以外の とき "0" になります。

また、オペランドのデータが正規化数でも0でもない(不正入力値)場合にも、"1"になります。

(10)ビット9: 浮動小数点オーバフローフラグ(FOフラグ)

浮動小数点演算の結果が、最大の正規化数を上回った場合(オーバフロー)、"1"になり、それ以外の とき "0" になります。

また、オペランドのデータが正規化数でも0でもない(不正入力値)場合にも、"1"になります。

#### (11) ビット10~ビット11: 予約領域

### (12)ビット12~ビット14: プロセッサ割り込み優先レベル (IPL)

プロセッサ割り込み優先レベル(IPL)は3ビットで構成されており、レベル0からレベル7までの8段 階のプロセッサ割り込み優先レベルを指定します。

要求があった割り込みの割り込み要求レベルが、プロセッサ割り込み優先レベル(IPL)より大きい場 合、その割り込みが許可されます。

プロセッサ割り込み優先レベル (IPL) をレベル 7 (111b) に設定した場合、すべての割り込みが禁止さ れます。

## (13)ビット15:予約領域

## (14)ビット16: 固定小数点位置指定ビット(DPビット)

固定小数点数の小数点位置を指定するビットです。また、固定小数点乗算の結果から、どの部分を 最終演算結果として抜き出すかを指定するビットでもあります。

MULX命令で使用します。

## (15)ビット17:予約領域

## (16)ビット18~ビット19: 浮動小数点丸め演算モード(RND)

浮動小数点丸め演算モード(RND)は2ビットで構成されており、浮動小数点演算の結果を丸める方式 を指定します。

RND	丸めモード	説明
00b	最近値	表現可能な最も近い値に丸めます。元の値が表現可能な2値
		の中間値の場合は、ビット0が "0" になるように丸めます。
01b	予約	設定しないでください。
10b	- 方向	演算結果が- に近づくように丸めます。
11b	ゼロ方向	演算結果が0に近づくように丸めます。

(17)ビット20~ビット31:予約領域

#### レジスタバンク 1.3.5

データレジスタ(R2R0/R3R1/R6R4/R7R5)、アドレスレジスタ(A0/A1/A2/A3)、フレームベースレジスタ (FB)、およびスタティックベースレジスタ(SB)で構成されたレジスタバンクが2セットあります。レジス タバンクは、フラグレジスタ(FLG)のレジスタバンク指定フラグ(Bフラグ)で切り替えます。 レジスタバンクの構成を図1.4に示します。




図 1.4 レジスタバンクの構成

R32C/100シリーズでは、レジスタバンク指定フラグを0にしたままで、レジスタバンク1をアクセスで きるアドレッシングモードを用意しています。

#### リセット解除後の内部レジスタ値 1.3.6

リセット解除後の各レジスタの値を以下に示します。

• データレジスタ(R2R0/R3R1/R6R4/R7R5)	: 00000000h
•アドレスレジスタ(A0/A1/A2/A3)	: 00000000h
•スタティックベースレジスタ(SB)	: 00000000h
•フレームベースレジスタ(FB)	: 00000000h
•割り込みテーブルレジスタ(INTB)	: 00000000h
・ユーザスタックポインタ(USP)	: 00000000h
•割り込みスタックポインタ(ISP)	: 00000000h
•フラグレジスタ(FLG)	: 00000000h
・DMAモードレジスタ(DMD0/DMD1/DMD2/DMD3)	: 00000000h
・DMA ターミナルカウントレジスタ(DCT0/DCT1/DCT2/DCT3)	: 不定
・DMA ターミナルカウントリロードレジスタ(DCR0/DCR1/DCR2/DCR3)	: 不定
・DMAソースアドレスレジスタ(DSA0/DSA1/DSA2/DSA3)	: 不定
・DMAソースアドレスリロードレジスタ(DSR0/DSR1/DSR2/DSR3)	: 不定
• DMA デスティネーションアドレスレジスタ(DDA0/DDA1/DDA2/DDA3)	: 不定
・DMA デスティネーションアドレスリロードレジスタ(DDR0/DDR1/DDR2/DDR3)	: 不定
・フラグ退避レジスタ(SVF)	: 不定
• PC 退避レジスタ(SVP)	: 不定
•ベクタレジスタ(VCT)	: 不定

## 1.4 データタイプ

データタイプは整数型、10進数型、固定小数点型、浮動小数点型、ビット型、ストリング型の6種類です。

### 1.4.1 整数型

整数には符号付きと符号なしがあります。符号付き整数の負の値は2の補数で表現します。




図 1.5 整数型

## 1.4.2 10進数型

2進化10進数(BCD)を扱うことができます。10進数は、DADC、DADD、DSBB、DSUBの4種類の命令で使用できます。




図 1.6 10進数型

#### 固定小数点型 1.4.3

一般に固定小数点数の乗算は整数乗算命令とシフト命令で行いますが、R32C/100シリーズでは、固定 少数点専用の乗算命令 MULX を搭載しています。 MULX 命令でサポートする固定小数点数のフォーマッ トは図 1.7のとおりです。なお、DP=1のときは8ビット固定小数点数はありません。





図 1.7 固定小数点型

#### 1.4.4 浮動小数点型

R32C/100シリーズでは、IEEE754で規定されている単精度の浮動小数点型をサポートしています。 浮動小数点型は浮動小数点演算命令ADDF、CMPF、CNVIF、DIVF、MULF、ROUND、SUBFの7種類 の命令で使用できます。



#### 図 1.8 浮動小数点型

浮動小数点型は以下の数値をサポートしています。

- 0<E<255 (正規化数—Normal Numbers)
- E=0かつF=0 (ゼロ—Signed Zero)

以下の数値はサポートしていません。

- •E=0かつF>0 (非正規化数—Subnormal Numbers)
- E=255かつF=0 (無限大—Infinity)
- E=255かつF>0 (非数—NaN: Not-a-Number)

#### 1.4.5 ビット型

ビット型はBCLR、BSET、BNOT、BTST、BMCnd、BTSTS、BTSTCの7種類の命令で使用できます。 レジスタのビットは、レジスタ名と0~7のビット番号で指定します。指定できるレジスタは8ビット長 のレジスタ(R0L/R0H/R1L/R1H/R2L/R2H/R3L/R3H)だけです。

メモリのビットも同様に対象とするアドレスと0~7のビット番号で指定します。アドレス指定に使用で きるアドレッシングモードは、絶対(BTST:Sのみ)、0番地相対、アドレスレジスタ間接、アドレスレジス タ相対、SB相対、FB相対の6種類です。




図 1.9 ビット型

## 1.4.6 ストリング型

ストリング型はバイト(8ビット)、ワード(16ビット)、ロングワード(32ビット)のうち、同じ種類の データを任意の数だけ連続して並べたデータタイプです。

ストリング命令SMOVB、SMOVF、SMOVU、SCMPU、SIN、SOUT、SSTR、SUNTIL、SWHILEの9種 類の命令で使用できます。




図 1.10 ストリング型

# 1.5 データ配置

## 1.5.1 レジスタ上のデータ配置

レジスタのデータサイズとビット番号の関係を図 1.11に示します。




図 1.11 レジスタ上のデータ配置

## 1.5.2 メモリ上のデータ配置

メモリ上のデータ配置を図 1.12に示します。




図 1.12 メモリ上のデータ配置

#### 1.6 命令フォーマット

R32C/100シリーズの命令は図 1.13のように構成され、1命令あたり最短で1バイト、最長で14バイトにな ります。命令の動作、オペランドの種類と数、命令の長さはオペコードの部分で決定されます。




図 1.13 命令フォーマット

R32C/100 シリーズでは、使用頻度が高いと思われる命令がより少ないバイト数になるように命令コード を定義しています。また一部の命令では、使用できるアドレッシングモードを限定することでさらに命令 バイト数を少なくしたフォーマットが選択できます。

命令のフォーマットには、ジェネリック、クイック、ショート、ゼロの4つの形式があります。 各フォーマットの特徴を以下に示します。

#### (1) ジェネリック形式(:G)

ジェネリック形式のオペコードは2~3バイトです。このオペコードには、動作およびsource (以下src と省略)とdestination(以下destと省略)のアドレッシングモードの情報が含まれます。

命令コードはオペコード(2~3バイト)とsrc コード(0~4バイト)およびdest コード(0~3バイト)で構成 されます。

#### (2) クイック形式(:Q)

クイック形式のオペコードは1~2バイトです。このオペコードには、動作および即値データとdestの アドレッシングモードの情報が含まれます。ただしオペコードに含まれる即値データは3ビットもしく は4ビットで表現できる数値に制限されます。

命令コードは即値データを含むオペコード(1~2バイト)とdestコード(0~3バイト)で構成されます。

#### (3) ショート形式(:S)

ショート形式のオペコードは1~2バイトです。このオペコードには、動作およびsrc とdestのアドレッ シングモードの情報が含まれます。ただし、使用できるアドレッシングモードは制限されます。 命令コードはオペコード(1~2バイト)とsrc コード(0~4バイト)およびdest コード(0~2バイト)で構成

#### (4) ゼロ形式(:Z)

されます。

ゼロ形式のオペコードは1バイトです。このオペコードには、動作(および即値データ)とdestのアド レッシングモードの情報が含まれます。ただし、即値データは0固定です。また、使用できるアドレッ シングモードも制限されます。

命令コードはオペコード(1バイト)とdest コード $(0\sim2$ バイト)で構成されます。

#### オペコード 1.6.1

オペコードは1~3バイト長のビット列で構成されます。オペランドのアドレッシングモードが「間接命 令アドレッシング」または「バンク1レジスタ直接」のときは、オペコードの先頭に8ビットのビット列 が付き、2~4バイトの長さになります。

#### 1.6.2 オペランド

オペランドはdsp1、dsp2、#imm1、#imm2、#imm3の各フィールドで構成されます。各フィールドは命 令や選択するアドレッシングモードによって省略されます。

src コードはdsp1 フィールドまたは#imm2 フィールドに配置され、dest コードはdsp2 フィールドに配置 されます。#imm1 フィールドはオペコードを拡張するときに用いられます。ただし、src コードを2つ持 つ命令(CLIP、STZX)では、src1を#imm2フィールドに、src2を#imm3フィールドに配置します。

#### (1) dsp1フィールド

dsp1 フィールドは 1~3 バイトで構成されます。src のアドレッシングモードが絶対もしくは相対 (ス タックポインタ相対を除く)のときのみこのフィールドが存在します。

### (2) dsp2フィールド

dsp2 フィールドは 1~3 バイトで構成されます。dest のアドレッシングモードが相対(プログラムカウ ンタ相対を除く)のときのみこのフィールドが存在します。

#### (3) #imm1フィールド

#imm1フィールドは1バイトで構成されます。一部の命令にのみこのフィールドが存在します。

BMCnd命令 #imm1フィールドに8ビットの即値を配置し、下位4ビットで条件コードを

指定します。

LDC/STC命令 #imm1フィールドに配置された8ビットの即値でDMAC関連レジスタおよび

VCTレジスタを指定します。SB、FB、FLG、SP、ISP、SVF、SVP、INTB

をアクセスするときは、このフィールドは存在しません。

MOV dsp:8[SP] #imm1フィールドに配置された8ビットの即値がスタックポインタに対する

ディスプレースメントdsp:8を表します。

PUSHM/POPM命令 #imm1フィールドに8ビットの即値を配置し、"1"になっているビットの位

置で退避/復帰するレジスタを指定します。

ROT/SHA/SHL命令 #imm1フィールドに配置された8ビットの即値がシフト数を表します。

#### (4) #imm2フィールド

#imm2フィールドは1/2/4バイトで構成されます。srcのアドレッシングモードが即値、符号拡張即値 のときのみこのフィールドが存在します。

#### (5) #imm3フィールド

#imm3フィールドは1/2/4バイトで構成されます。一部の命令にのみこのフィールドが存在します。

CLIP/STZX命令 srcオペランドに2つの即値を指定します。第1の即値を#imm2フィールド に、第2の即値を#imm3フィールドに設定します。

## 1.7 ベクタテーブル

ベクタテーブルには、割り込みベクタテーブルがあり、割り込みベクタテーブルには、固定ベクタテー ブルと可変ベクタテーブルがあります。

#### 1.7.1 固定ベクタテーブル

固定ベクタテーブルは、固定アドレス(FFFFFFDCh~FFFFFFFh番地)に配置された割り込みベクタテー ブルです。図 1.14に固定ベクタテーブルを示します。

割り込みベクタテーブルは、1本あたり4バイトからなる9本の割り込みベクタで構成されています。各 ベクタには、割り込みルーチンの先頭アドレスを設定します。

	ブル
	3 2 1 1 0
FFFFFDCh	未定義命令
FFFFFE0h	オーバフロー
FFFFFE4h	BRK命令
FFFFFE8h	予約領域
FFFFFECh	予約領域
FFFFFF0h	ウォッチドッグタイマ、電圧低下検出、発振停止検出
FFFFFFF4h	予約領域
FFFFFFF8h	NMI
FFFFFFCh	リセット

図 1.14 固定ベクタテーブル

#### 可変ベクタテーブル 1.7.2

可変ベクタテーブルは、テーブルの配置アドレスを変えることができるベクタテーブルです。可変ベ クタテーブルは、割り込みテーブルレジスタ (INTB) の内容で示された値を先頭アドレス (IntBase) とする 1Kバイトの割り込みベクタテーブルです。図 1.15に可変ベクタテーブルを示します。

可変ベクタテーブルは、1本あたり4バイトからなる256本の割り込みベクタで構成されています。各 ベクタ領域には、割り込み処理ルーチンの先頭アドレスを設定します。また、ベクタごとにソフトウェ ア割り込み番号(0~255)があり、INT命令では、このソフトウェア割り込み番号を使用します。

内蔵周辺機能の割り込み(周辺機能割り込み)も可変ベクタテーブルに割り当てられます。周辺機能割 り込みの割り込みベクタは、ソフトウェア割り込み番号の0番側から割り当てられますが、品種によって 数が異なることがあります。よって、INT命令割り込みを使用する場合、ソフトウェア番号割り込み番号 255から使用することを推奨します。

INT 命令割り込みに使用するスタックポインタ (SP) は、ソフトウェア割り込み番号によって異なりま す。

ソフトウェア割り込み番号 0~127 では、割り込み要求受け付け時にスタックポインタ指定フラグ (Uフ ラグ)を退避し、Uフラグを "0" にして割り込みスタックポインタ(ISP)を選択した後、割り込みシーケン スを実行します。割り込み処理ルーチンから復帰するときに割り込み要求受け付け前の U フラグが復帰 されます。

ソフトウェア割り込み番号128~255では、スタックポインタは切り替わりません。

周辺機能割り込みでは、ソフトウェア割り込み番号に関係なく、割り込み要求受け付け時に割り込み スタックポインタ(ISP)を選択します。




図 1.15 可変ベクタテーブル

1.7 ベクタテーブル

# 2. アドレッシングモード

- 2.1 アドレッシングモード
- 2.2 本章の見方
- 2.3 一般命令アドレッシング
- 2.4 間接命令アドレッシング
- 2.6 特定命令アドレッシング
- 2.7 ビット命令アドレッシング

#### アドレッシングモード 2.1

本章ではアドレッシングモードを示す記号、動作についてアドレッシングモードごとに説明しています。 アドレッシングモードは、以下に示す5つのタイプがあります。

### (1) 一般命令アドレッシング

汎用レジスタやメモリをアクセスする最も一般的なアドレッシングです。

- レジスタ直接
- 即値
- •符号拡張即値
- •0番地相対
- アドレスレジスタ間接
- アドレスレジスタ相対
- SB 相対
- FB 相対

#### (2) 間接命令アドレッシング

メモリに書かれた情報を元にメモリをアクセスするアドレッシングです。一般命令アドレッシングを サポートするほぼすべての命令で使用できます。

- •0番地相対間接
- アドレスレジスタ二段間接
- •アドレスレジスタ相対間接
- •SB相対間接
- •FB相対間接

# (3) 拡張命令アドレッシング

一般命令アドレッシングでは直接アクセスできないレジスタやメモリをアクセスしたり、コードサイ ズを削減するために拡張されたアドレッシングです。

- •バンク1レジスタ直接
- 短縮即値
- スタックポインタ相対

#### (4) 特定命令アドレッシング

専用レジスタやフラグ、メモリをアクセスするアドレッシング、および分岐に使用するアドレッシン グです。一部の命令でのみサポートしています。

- •専用レジスタ直接
- FLG直接
- 絶対
- プログラムカウンタ相対


### (5) ビット命令アドレッシング

汎用レジスタやメモリをビット単位でアクセスするアドレッシングです。

- レジスタ直接
- 絶対
- •0番地相対
- アドレスレジスタ間接
- アドレスレジスタ相対
- SB 相対
- FB 相対

#### 本章の見方 2.2

本章の見方を以下に実例をあげて示します。



# (1) 名称

アドレッシングの名称です。

# (2) 記号

アドレッシングモードを示す記号です。

":3"、":4"、":8"、":16"、":24"、":32" は、直前の値の有効ビット数を示します。マニュアルの記載 上、有効ビット数を明記する必要があるために記載していますが、通常は記述する必要はありません。 "dsp"などの記号は数値やシンボルに置き換えて記述してください。

# (3) 解説

動作、実効アドレスの範囲を説明します。

# (4) 動作図

動作を図で説明します。

# 2.3 一般命令アドレッシング


汎用レジスタやメモリをアクセスする最も一般的なアドレッシングです。ほとんどの命令で使用できま す。


レジスタ直接		
R0L	指定したレジスタが演算の対象とな	
R0H	ります。	
R1L		1 > 2 7 7
R1H		レジスタ
R2L		b7 b0
R2H		R0L/R1L
R3L		b15 b8
R3H		R0H/R1H
R0		b23 b16
R1		R2L/R3L
R2		b31 b24
R3		R2H/R3H  !
R4		\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\
R5		R0/R1/ [b15 b8 b7 b0
R6		R4/R5
R7		R2/R3/ b31 b24 b23 b16
R2R0		R6/R7 L
R3R1		
R6R4		R2R0/R3R1/ b31 b24 b23 b16 b15 b8 b7 b0
R7R5		R6R4/R7R5/
A0		A0/A1/A2/A3
A1		R3R1R2R0/ b63 b56 b48 b40 b32 b24 b16 b8 b0
A2		R7R5R6R4/
A3		A1A0/A3A2
R3R1R2R0		
R7R5R6R4		
A1A0		
A3A2		
即值		
#IMM	#IMMで示した即値が演算の対象と	<u>b7 b0</u>
#IMM:8	なります。	#IMM:8
#IMM:16		b15 b8 b7 b0
#IMM:32		#IMM:16
		b31 b24 b23 b16 b15 b8 b7 b0
		#IMM:32
		<u> </u>


符号扩張即值		
符号拡張即值 #IMMEX: #IMMEX:16 #IMMEX:16	#IMMEXで示した即値をサイズ指定子で指定されたビット長に符号拡張した結果が演算の対象となります。  ディスプレースメント(dsp)で示した値を符号拡張した結果が演算対象	サイズ指定子に.Wを指定 #IMMEX:8
アドレスレジス	の実効アドレスとなります。 実効アドレスの範囲は、dsp:16では 00000000h~00007FFFhと、 FFFF8000h~FFFFFFFhで、dsp:24 では00000000h~007FFFFhと、 FF800000h~FFFFFFFhです。	符号拡張 dsp:16/dsp:24 → address
[A0] [A1] [A2] [A3]	アドレスレジスタ(A0/A1/A2/A3)の 値が演算対象の実効アドレスとなり ます。 実効アドレスの範囲は、 00000000h~ FFFFFFFhです。	メモリ An address
マドレスレジス dsp:8[A0] dsp:8[A1] dsp:8[A2] dsp:8[A3] dsp:16[A0] dsp:16[A1] dsp:16[A2] dsp:16[A3] dsp:24[A0] dsp:24[A1] dsp:24[A2] dsp:24[A3]	スタ相対 アドレスレジスタ(A0/A1/A2/A3)の値とディスプレースメント(dsp)の値を符号付きで加算した結果の下位32ビットが演算対象の実効アドレスとなります。 実効アドレスの範囲は、00000000h~ FFFFFFFF です。	メモリ dspの値が負のとき  dsp → +  レジスタ ↑ An address → address  dsp → +  dspの値が正のとき

SB相対		
dsp:8[SB] dsp:16[SB] dsp:24[SB]	スタティックベースレジスタ(SB)の値とディスプレースメント(dsp)の値を符号なしで加算した結果の下位32ビットが演算対象の実効アドレスとなります。  実効アドレスの範囲は、00000000h~ FFFFFFFF です。	レジスタ SB address → address   dsp → +
FB相対	'	
dsp:8[FB] dsp:16[FB]	フレームベースレジスタ(FB)の値と ディスプレースメント(dsp)の値を 符号付きで加算した結果の下位32 ビットが演算対象の実効アドレスと なります。 実効アドレスの範囲は、 00000000h~ FFFFFFFhです。	メモリ dspの値が負のとき dsp → (+) レジスタ ↑ FB address → address dsp → (+)
		dspの値が正のとき

#### 間接命令アドレッシング 2.4







#### 拡張命令アドレッシング 2.5

バンク1レジス	夕直接	
R0LB	指定したバンク1レジスタが演算の	
R0HB	対象となります。	
R1LB		レジスタ
R1HB	Bフラグの値に関わらず、常にバン	
R2LB	ク1レジスタ直接が指定できます。	R0LB/R1LB : b7 b0
R2HB		
R3LB		b15 b8
R3HB		R0HB/R1HB
R0B		b23 b16
R1B		R2LB/R3LB
R2B		b31 b24
R3B		R2HB/R3HB
R4B		DOD/D4D/ b15 b8 b7 b0
R5B		R0B/R1B/ R4B/R5B
R6B		h31 h24 h23 h16
R7B		R2B/R3B/
R2R0B R3R1B		R6B/R7B Lj
R6R4B		R2R0B/R3R1B/ R6R4B/R7R5B/ b31 b24 b23 b16 b15 b8 b7 b0
R7R5B		K0K4D/K/K3D/
A0B		A0B/A1B/A2B/
A1B		A3B
A2B		R3R1R2R0B/ 663 656 648 640 632 624 616 68 60 R7R5R6R4B/
A3B		A1A0B / A3A2B
R3R1R2R0B		THINGSTHONES
R7R5R6R4B		
A1A0B		
A3A2B		
短縮即値		
#0	ゼロ、または#IMMで示した即値が	b2 b0
#IMM:3	演算の対象となります。	#IMM:3
#IMM:4		
	ゼロフォーマットや、クイック	b3 b0
	フォーマットで使用されます。	#IMM:4
1		

スタックポイン	ク相対	
dsp:8[SP]	スタックポインタ(SP)の値とディスプレースメント(dsp)の値を符号付きで加算した結果の下位32ビットが演算対象の実効アドレスとなります。  実効アドレスの範囲は、00000000h~ FFFFFFFFhです。 このアドレッシングはMOV命令で使用できます。	メモリ dspの値が負のとき dsp → + レジスタ ↑ SP address → address dsp → + dspの値が正のとき

# 2.6 特定命令アドレッシング

専用レジスタ直	接		
SB	指定した専用レジスタが演算の対象		1 257 4
FB	となります。		<sub>b31</sub> レジスタ <sub>b0</sub>
FLG		SB	
SP	SPを指定した場合、Uフラグで示す		<u>b31</u> <u>b0</u>
ISP	スタックポインタが対象となりま	FB	
INTB	す。		b31 b0
SVF	9 0	FLG	
SVP	このアドレッシングはADD:Q、		h24
VCT		SP	b31 b0
DMD0	LDC、POPC、PUSHC、STC命令	OI .	
DMD1	で使用できます。	100	b31 b0
DMD2		ISP	
DMD3			b31 b0
DCT0		INTB	
DCT1			b31 b0
DCT2		SVF	
DCT2			b31 b0
DCT3		SVP	551 50
DCR0		OVI	
DCR1		VOT	b31 b0
DCR2		VCT	
		DMD0/DMD1/	b31 b0
DSA0		DMD2/DMD3	
DSA1			b31 b0
DSA2		DCT0/DCT1/	
DSA3		DCT2/DCT3	b31 b0
DSR0		DCR0/DCR1/	
DSR1		DCR2/DCR3	
DSR2		DSA0/DSA1/	b31 b0
DSR3		DSA2/DSA3	
DDA0		DSR0/DSR1/	b31 b0
DDA1		DSR2/DSR3	
DDA2		DDA0/DDA1/	<u>b31</u> <u>b0</u>
DDA3		DDA0/DDA1/ DDA2/DDA3	
DDR0			b31 b0
DDR1		DDR0/DDR1/	
DDR2		DDR2/DDR3	
DDR3			
FLG直接			
U	指定したフラグが演算の対象となり		
[1	ます。		
0			by レジスタ bo
В	このアドレッシングはFCLR、FSET		00
S	命令で使用できます。	FLG	U,I,O,B,S,Z,D,C
Z			
D			
С			

絶対		
abs:16	absで示した値が演算対象の実効アドレスとなります。	メモリ 
	実効アドレスの範囲は、 00000000h~0000FFFFhです。	abs:16
	このアドレッシングはLDCTX、 STCTX命令で使用できます。	
	カウンタ相対	
label (dsp:3)	分岐距離指定子(.length)が ".S" の場合	メモリ 
	現在のプログラムカウンタ(PC)の値とディスプレースメント(dsp)の値を符号なしで加算した結果の下位32ビットが実効アドレスとなります。	現在のPC値  dsp → + label
	使用できます。	+1 dsp +8 現在のPC値は「分岐命令の番地+1」です。
label (dsp:8) (dsp:16) (dsp:24)	分岐距離指定子(.length)が ".B" または ".W"、".A" の場合 現在のプログラムカウンタ(PC)の値とディスプレースメント(dsp)の値を符号付きで加算した結果の下位32ビットが実効アドレスとなります。 このアドレッシングは、J <i>Cnd</i> 、JMP、JSR命令で使用できます。	メモリ dspの値が負のとき   abel
		はSpの値が正のとき  ".B"のとき、-128 dsp +127 ".W"のとき、-32768 dsp +32767 ".A"のとき、-8388608 dsp +8388607 現在のPC値は「分岐命令の番地+1」です。

# 2.7 ビット命令アドレッシング

このアドレッシングは以下の命令で使用できます。 BCLR, BSET, BNOT, BTST, BMCnd, BTSTC, BTSTS

レジスタ直接		
bit,R0H bit,R0L bit,R1H bit,R1L bit,R2H bit,R2L bit,R3H bit,R3L	指定したレジスタのビットが演算の対象となります。 ビット位置(bit)には0~7が指定できます。	レジスタ  bit,R0L/ bit,R1L  ビット位置(3)  bit,R0H/ bit,R1H  ビット位置(5)  bit,R2L/ bit,R3L  ビット位置(0)  bit,R2H/ bit,R3H  ビット位置(4)
絶対 bit,abs:16	absで示した値が演算対象の実効アドレスとなります。 実効アドレスの範囲は、000000000h~0000FFFhです。 ビット位置(bit)には0~7が指定できます。 このアドレッシングはBTST命令でのみ使用できます。	メモリ abs:16 ビット位置 (1)
0番地相対 bit,dsp:16 bit,dsp:24	ディスプレースメント(dsp)で示した値を符号拡張した結果が示すアドレスのビットが演算対象となります。 指定できるアドレスの範囲は、dsp:16では00000000h~00007FFFhと、FFFF8000h~FFFFFFFhで、dsp:24では00000000h~007FFFFhと、FF80000h~FFFFFFFFhです。	メモリ 符号拡張 dsp:16/dsp:24 → address ピット位置 (2)

アドレスレジス	く 夕間接	
bit,[A0] bit,[A1] bit,[A2] bit,[A3]	アドレスレジスタ(A0/A1/A2/A3)の値が示すアドレスのビットが演算対象となります。 指定できるアドレスの範囲は00000000h~FFFFFFFFH番地です。 ビット位置(bit)には0~7が指定できます。	レジスタ An address  Line Line Line Line Line Line Line Line
pドレスレジス bit,dsp:8[A0] bit,dsp:8[A1] bit,dsp:8[A2] bit,dsp:16[A0] bit,dsp:16[A1] bit,dsp:16[A2] bit,dsp:16[A3] bit,dsp:24[A0] bit,dsp:24[A1] bit,dsp:24[A2] bit,dsp:24[A2]	タ相対 アドレスレジスタ(A0/A1/A2/A3)の値とディスプレースメント(dsp)の値を符号付きで加算した結果の下位32ビットが示すアドレスのビットが演算対象となります。 指定できるアドレスの範囲は、00000000h~FFFFFFFFhです。 ビット位置(bit)には0~7が指定できます。	メモリ dspの値が負のとき dsp→ (+) レジスタ ↑ An address → address dsp→ (+) dspの値が正のとき  dspの値が正のとき  (5)
SB相対 bit,dsp:8[SB] bit,dsp:16[SB] bit,dsp:24[SB]	スタティックベースレジスタ(SB)の値とディスプレースメント(dsp)の値を符号なしで加算した結果の下位32ビットが示すアドレスのビットが演算対象となります。 指定できるアドレスの範囲は、000000000h~ FFFFFFFFhです。 ビット位置(bit)には0~7が指定できます。	レジスタ SB address → address dsp → +

FB相対		
bit,dsp:8[FB] bit,dsp:16[FB]	フレームベースレジスタ(FB)の値とディスプレースメント(dsp)の値を符号付きで加算した結果の下位32ビットが示すアドレスのビットが演算対象となります。 指定できるアドレスの範囲は、00000000h~ FFFFFFFFhです。	メモリ dspの値が負のとき
	ます。	dspの値が正のとき ビット位置 (1)


# 3. 命令

- 3.1 本章の見方
- 3.2 命令詳細説明
- 3.3 インデックス命令

#### 本章の見方 3.1


本章では、構文、オペレーション、機能、選択可能な src/dest、フラグ変化、記述例について命令ごとに 説明しています。

本章の見方について以下に実例をあげて示します。



- (1) ニーモニック本ページで説明するニーモニックを示しています。
- (2) 命令コード/サイクル数 命令コードとサイクル数の記載ページを示しています。 命令コードとサイクル数については、このページを参照してください。
- (3) 構文

命令の構文を記号で示しています。



- (a) ニーモニック SHL ニーモニックを記述します。
- (b) サイズ指定子 .size

取り扱うデータサイズを記述します。指定できるサイズを以下に示します。

- .B バイト(8ビット)
- .W ワード(16ビット)
- .L ロングワード(32ビット)

サイズ指定子をもたない命令もあります。


(c) 命令フォーマット指定子:format

命令のフォーマットを記述します。省略することもできます。 指定できる命令フォーマットを以下に示します。

- :G ジェネリック形式
- :O クイック形式
- :S ショート形式
- :Z ゼロ形式

命令フォーマット指定子をもたない命令もあります。

- (d) オペランド src, dest オペランドを記述します。
- (e) 指定できるサイズ指定子
  - (b)で指定できるデータサイズを示しています。
- (f) 指定できる命令フォーマット指定子
  - (c)で指定できる命令フォーマットを示しています。



# (4) オペレーション

命令の動作をC言語風の表記を用いて説明しています。

# (5) 機能

命令の機能、注意事項を説明しています。

# (6) 選択可能なsrc/dest (label)

命令がオペランドをもつとき、オペランドとして選択できるアドレッシングモードを示しています。

	_	~				_		(a)
	s	rc )			de	est)——		— (b)
R0L/R0/R2R0	R0H/R2/R3R1	R2L/R1/R6R4	R2H/R3/R7R5	R0L/R0/R2R0	R0H/R2/R3R1	R2L/R1/R6R4	R2H/R3/R7R5	(5)
R1(/R4//)0	R1H <del>/R6/A1</del>	R3L <del>/R5/A2</del>	R3H/R7/A3	R1L/R4/A0	R1H/R6/A1	R3L/R5/A2	R3H/R7/A3	
#IMM:8	dsp:8[FB]	dsp:16[FB]	<del>dsp:24</del>		dsp:8[FB]	dsp:16[FB]	dsp:24	(c)
#IMM	dsp:16	dsp:16[SB]	dsp.24[SB]		dsp:16	dsp:16[SB]	dsp:24[SB]	(-)
<del>[A0]</del>	dsp:8[A0]	dsp:16[A0]	dsp:24[A0]	[A0]	dsp:8[A0]	dsp:16[A]0]	dsp:24[A0]	, n
<del>[A1]</del>	dsp:8[A1]	dsp:16[A1]	dsp:24[A1]	[A1]	dsp:8[A1]	dsp:16[A1]	dsp:24[A1]	— (d)
[A2]	dsp:8[A2]	dsp:16[A2]	dsp:24[A2]	[A2]	dsp:8[A2]	dsp:16[A2]	dsp:24[A2]	
[A3]	dsp:8[A3]	dsp:16[A3]	dsp:24[A3]	[A3]	dsp:8[A3]	dsp:16[A3]	dsp:24[A3]	(e)
#IMM:4								

- (a) src (source)として選択できる項目
- (b) dest (destination) として選択できる項目
- (c) 選択できないアドレッシング
- (d) 選択できるアドレッシング
- (e) 演算サイズによって変化するアドレッシング
  - 演算サイズがバイト(8ビット)のときに使われるアドレッシング 左 (R1L)
  - 中央(R4) 演算サイズがワード(16ビット)のときに使われるアドレッシング
  - 右 (A0) 演算サイズがロングワード(32ビット)のときに使われるアドレッシング


# (7) フラグ変化

命令実行後のフラグの変化を示します。表中に示す記号の意味は次のとおりです。

- "-" 変化しません。
- " "条件によって変化します。
- (8) 記述例

命令の記述例を示しています。

JMP、JMPI、JSR、JSRI命令の構文について以下に実例をあげて示します。



# (3) 構文

命令の構文を記号で示しています。

- (a) ニーモニック JMP ニーモニックを記述します。
- (b) 分岐距離指定子 .length

分岐する距離を記述します。JMP、JSR命令については省略できます。 指定できる分岐距離を以下に示します。

- .S 3ビットPC前方相対
- .B 8ビットPC相対
- .W 16ビットPC相対
- .A 24ビットPC相対
- .L 32ビット絶対
- (c) オペランド labelオペランドを記述します。
- (d) 指定できる分岐距離指定子 (b)で指定できる分岐距離を示しています。

#### 命令詳細説明 3.2

次ページよりR32C/100シリーズの各命令の詳細説明を示します。

【構文】

【命令コード/サイクル数】 Page=180

ABS.size dest B, W, L

【オペレーション】

if (dest < 0)
 dest = -dest;</pre>

【機能】

• destの絶対値をとり、destに格納します。

# 【選択可能なdest】

	dest*1						
R0L/R0/R2R0	R0H/R2/R3R1	R2L/R1/R6R4	R2H/R3/R7R5				
R1L/R4/A0	R1H/R6/A1	R3L/R5/A2	R3H/R7/A3				
	dsp:8[FB]	dsp:16[FB]	dsp:24				
	dsp:16	dsp:16[SB]	dsp:24[SB]				
[A0]	dsp:8[A0]	dsp:16[A0]	dsp:24[A0]				
[A1]	dsp:8[A1]	dsp:16[A1]	dsp:24[A1]				
[A2]	dsp:8[A2]	dsp:16[A2]	dsp:24[A2]				
[A3]	dsp:8[A3]	dsp:16[A3]	dsp:24[A3]				

<sup>\*1</sup> 間接命令アドレッシングまたはバンク1レジスタ直接が使用できます。

# 【フラグ変化】

フラグ	U	ı	0	В	S	Z	D	С
変化	_	_		_			_	

条件

O: 演算前のdestが-128(.B)、-32768(.W)、-2147483648(.L)のとき"1"、それ以外のとき"0"になります。

S: 演算の結果、MSBが"1"になると"1"、それ以外のとき"0"になります。

Z: 演算の結果が0のとき "1"、それ以外のとき "0" になります。

C:不定になります。

# 【記述例】

 ABS.B
 R0L

 ABS.W
 R2

 ABS.L
 R7R5

 ABS.L
 A0

 ABS.W
 mem[SB]

**ADC** 

キャリー付き加算 Add with Carry

【構文】

【命令コード/サイクル数】 Page=180

ADC.size src,dest B, W, L

【オペレーション】

dest = dest + src + C;

# 【機能】

• destとsrcとCフラグを加算し、destに格納します。

#### 【選択可能なsrc/dest】

	sr	c*1		dest*1			
R0L/R0/R2R0	R0H/R2/R3R1	R2L/R1/R6R4	R2H/R3/R7R5	R0L/R0/R2R0	R0H/R2/R3R1	R2L/R1/R6R4	R2H/R3/R7R5
R1L/R4/A0	R1H/R6/A1	R3L/R5/A2	R3H/R7/A3	R1L/R4/A0	R1H/R6/A1	R3L/R5/A2	R3H/R7/A3
#IMMEX	dsp:8[FB]	dsp:16[FB]	dsp:24		dsp:8[FB]	dsp:16[FB]	dsp:24
#IMM	dsp:16	dsp:16[SB]	dsp:24[SB]		dsp:16	dsp:16[SB]	dsp:24[SB]
[A0]	dsp:8[A0]	dsp:16[A0]	dsp:24[A0]	[A0]	dsp:8[A0]	dsp:16[A0]	dsp:24[A0]
[A1]	dsp:8[A1]	dsp:16[A1]	dsp:24[A1]	[A1]	dsp:8[A1]	dsp:16[A1]	dsp:24[A1]
[A2]	dsp:8[A2]	dsp:16[A2]	dsp:24[A2]	[A2]	dsp:8[A2]	dsp:16[A2]	dsp:24[A2]
[A3]	dsp:8[A3]	dsp:16[A3]	dsp:24[A3]	[A3]	dsp:8[A3]	dsp:16[A3]	dsp:24[A3]

<sup>\*1</sup> 間接命令アドレッシングまたはバンク1レジスタ直接が使用できます。

#### 【フラグ変化】

フラグ	U	ı	0	В	S	Z	D	С
変化	-	-		_			-	

#### 条件

O: 符号付き演算のオーバフローを示します。演算の結果、-128(.B)または+127(.B)、-32768(.W)また は+32767(.W)、-2147483648(.L)または+2147483647(.L)を超えると"1"、それ以外のとき"0"にな

S: 演算の結果、MSBが"1"になると"1"、それ以外のとき"0"になります。

Z: 演算の結果が0のとき "1"、それ以外のとき "0" になります。

C: 符号なし演算のオーバフローを示します。演算の結果、+255(.B)、+65535(.W)、+4294967295(.L) を超えると"1"、それ以外のとき"0"になります。

# 【記述例】

\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\	
ADC.B	#2,R0L
ADC.W	R0,R2
ADC.L	A0,R7R5
ADC.B	R3L,[A0]
ADC.W	[A1],R4
ADC.L	R2R0,[A3]

# **ADCF**

# キャリーフラグの加算 Add Carry Flag

# **ADCF**

【構文】

ADCF.size dest - B, W, L 【命令コード/サイクル数】 Page=181

【オペレーション】

dest = dest + C;

#### 【機能】

• dest とCフラグを加算し、destに格納します。

# 【選択可能なdest】

	dest*1								
	ae	St '							
R0L/R0/R2R0	R0H/R2/R3R1	R2L/R1/R6R4	R2H/R3/R7R5						
R1L/R4/A0	R1H/R6/A1	R3L/R5/A2	R3H/R7/A3						
	dsp:8[FB]		dsp:24						
	dsp:16	dsp:16[SB]	dsp:24[SB]						
[A0]	dsp:8[A0]	dsp:16[A0]	dsp:24[A0]						
[A1]	dsp:8[A1]	dsp:16[A1]	dsp:24[A1]						
[A2]	dsp:8[A2]	dsp:16[A2]	dsp:24[A2]						
[A3]	dsp:8[A3]	dsp:16[A3]	dsp:24[A3]						

<sup>\*1</sup> 間接命令アドレッシングまたはバンク1レジスタ直接が使用できます。

#### 【フラグ変化】

フラグ	U	I	0	В	S	Z	D	С
変化	_	_		_			_	

#### 条件

O: 符号付き演算のオーバフローを示します。演算の結果、-128(.B)または+127(.B)、-32768(.W)また は+32767(.W)、-2147483648(.L)または+2147483647(.L)を超えると"1"、それ以外のとき"0"にな ります。

S: 演算の結果、MSBが"1"になると"1"、それ以外のとき"0"になります。

Z: 演算の結果が0のとき "1"、それ以外のとき "0" になります。

C: 符号なし演算のオーバフローを示します。演算の結果、+255(.B)、+65535(.W)、+4294967295(.L) を超えると"1"、それ以外のとき"0"になります。


# 【記述例】

ADCF.B R<sub>0</sub>L ADCF.W R2 ADCF.L [A3] ADCF.W [mem[A0]] **ADD** 

キャリーなし加算 Add

【構文】

【命令コード/サイクル数】 Page=182



【オペレーション】

dest = dest + src;

# 【機能】

• dest と src を加算し、dest に格納します。

#### 【選択可能なsrc/dest】

(フォーマット別のsrc/destは次のページを参照してください。)

	sr	c*1		dest*1				
R0L/R0/R2R0	R0H/R2/R3R1	R2L/R1/R6R4	R2H/R3/R7R5	R0L/R0/R2R0	R0H/R2/R3R1	R2L/R1/R6R4	R2H/R3/R7R5	
R1L/R4/A0	R1H/R6/A1	R3L/R5/A2	R3H/R7/A3	R1L/R4/A0	R1H/R6/A1	R3L/R5/A2	R3H/R7/A3	
#IMMEX	dsp:8[FB]	dsp:16[FB]	dsp:24		dsp:8[FB]	dsp:16[FB]	dsp:24	
#IMM	dsp:16	dsp:16[SB]	dsp:24[SB]		dsp:16	dsp:16[SB]	dsp:24[SB]	
[A0]	dsp:8[A0]	dsp:16[A0]	dsp:24[A0]	[A0]	dsp:8[A0]	dsp:16[A0]	dsp:24[A0]	
[A1]	dsp:8[A1]	dsp:16[A1]	dsp:24[A1]	[A1]	dsp:8[A1]	dsp:16[A1]	dsp:24[A1]	
[A2]	dsp:8[A2]	dsp:16[A2]	dsp:24[A2]	[A2]	dsp:8[A2]	dsp:16[A2]	dsp:24[A2]	
[A3]	dsp:8[A3]	dsp:16[A3]	dsp:24[A3]	[A3]	dsp:8[A3]	dsp:16[A3]	dsp:24[A3]	
#IMM:3	#IMM:4			SP*2				

- \*1 間接命令アドレッシングまたはバンク1レジスタ直接が使用できます。
- \*2 演算の対象はUフラグで示されるスタックポインタです。

#### 【フラグ変化】

フラグ	ט	ı	0	В	S	Ζ	Δ	С
変化	-	-		-			-	

#### 条件

O: 符号付き演算のオーバフローを示します。演算の結果、-128(.B)または+127(.B)、-32768(.W)また は+32767(.W)、-2147483648(.L)または+2147483647(.L)を超えると"1"、それ以外のとき"0"にな ります。

S: 演算の結果、MSBが"1"になると"1"、それ以外のとき"0"になります。

Z : 演算の結果が0のとき "1"、それ以外のとき "0" になります。

C : 符号なし演算のオーバフローを示します。演算の結果、+255(.B)、+65535(.W)、+4294967295(.L) を超えると"1"、それ以外のとき"0"になります。

# 【記述例】

ADD.B #2,R0L ADD.W R0,R2 ADD.L A0,R7R5 ADD.B R3L,[mem[A0]] ADD.W [[A1]],R4 ADD.L R2R0,[[A3]]

#### 【フォーマット別 src/dest】

# Gフォーマット

	sro	<sub>2</sub> *1		dest*1				
R0L/R0/R2R0	R0H/R2/R3R1	R2L/R1/R6R4	R2H/R3/R7R5	R0L/R0/R2R0	R0H/R2/R3R1	R2L/R1/R6R4	R2H/R3/R7R5	
R1L/R4/A0	R1H/R6/A1	R3L/R5/A2	R3H/R7/A3	R1L/R4/A0	R1H/R6/A1	R3L/R5/A2	R3H/R7/A3	
#IMMEX	dsp:8[FB]	dsp:16[FB]	dsp:24		dsp:8[FB]	dsp:16[FB]	dsp:24	
#IMM	dsp:16	dsp:16[SB]	dsp:24[SB]		dsp:16	dsp:16[SB]	dsp:24[SB]	
[A0]	dsp:8[A0]	dsp:16[A0]	dsp:24[A0]	[A0]	dsp:8[A0]	dsp:16[A0]	dsp:24[A0]	
[A1]	dsp:8[A1]	dsp:16[A1]	dsp:24[A1]	[A1]	dsp:8[A1]	dsp:16[A1]	dsp:24[A1]	
[A2]	dsp:8[A2]	dsp:16[A2]	dsp:24[A2]	[A2]	dsp:8[A2]	dsp:16[A2]	dsp:24[A2]	
[A3]	dsp:8[A3]	dsp:16[A3]	dsp:24[A3]	[A3]	dsp:8[A3]	dsp:16[A3]	dsp:24[A3]	
#IMMEX:8*3	#IMMEX:16*3	#IMM:32*3		SP*2*3				

- \*1 間接命令アドレッシングまたはバンク1レジスタ直接が使用できます。
- \*2 演算の対象はUフラグで示されるスタックポインタです。
- \*3 サイズ指定子(.size)には ".L" のみ指定できます。

# Qフォーマット

src		dest*1				
#IMM:4*2	R0L/R0/R2R0	R0H/R2/R3R1	R2L/R1/R6R4	R2H/R3/R7R5		
	R1L/R4/A0	R1H/R6/A1	R3L/R5/A2	R3H/R7/A3		
		dsp:8[FB]	dsp:16[FB]	dsp:24		
		dsp:16	dsp:16[SB]	dsp:24[SB]		
	[A0]	dsp:8[A0]	dsp:16[A0]	dsp:24[A0]		
	[A1]	dsp:8[A1]	dsp:16[A1]	dsp:24[A1]		
	[A2]	dsp:8[A2]	dsp:16[A2]	dsp:24[A2]		
	[A3]	dsp:8[A3]	dsp:16[A3]	dsp:24[A3]		
#IMM:3*3	SP*4*5					

- \*1 間接命令アドレッシングまたはバンク1レジスタ直接が使用できます。
- \*2 取りうる範囲は-8 #IMM:4 +7です。
- \*3 取りうる範囲は#IMM:3=4,8,12,16,20です。
- \*4 演算の対象はUフラグで示されるスタックポインタです。
- \*5 サイズ指定子(.size)には ".L" のみ指定できます。

#### Sフォーマット

src	dest*1				
#IMM	R0L/R0/R2R0 dsp:16 dsp:8[SB] dsp:8[FB]				

\*1 間接命令アドレッシングまたはバンク1レジスタ直接が使用できます。

# **ADDF**

**ADDF** 

# 浮動小数点加算 Add Floating Point

# **ADDF**

【構文】

src,dest

【命令コード/サイクル数】 Page=184

# 【オペレーション】

dest = dest + src;

#### 【機能】

- src とdestを符号付きで浮動小数点加算し、destに格納します。
- •演算結果は、フラグレジスタ(FLG)に指定された丸めモードに従って丸められます。
- •演算結果が最大の正規化数を超えたとき、結果は符号に応じて正の最大値(7F7FFFFFh)、または負の 最大値(FF7FFFFFh)になります。
- •演算結果が最小の正規化数を下回ったとき、結果は丸めモードに従ってゼロ(00000000h)、または正 の最小値(00800000h)、または負の最小値(80800000h)になります。
- 不正入力に対する演算結果は不定です。

#### 【選択可能なsrc/dest】

	sr	c*1		dest*1				
ROL/RO/R2R0	R0H/R2/R3R1	R2L/R1/R6R4	R2H/R3/R7R5	ROL/RO/R2R0	R0H/R2/R3R1	R2L/R1/R6R4	R2H/R3/R7R5	
R1L/R4/A0	R1H/R6/A1	R3L/R5/A2	R3H/R7/A3	R1L/R4/A0	R1H/R6/A1	R3L/R5/A2	R3H/R7/A3	
#IMMEX	dsp:8[FB]	dsp:16[FB]	dsp:24		dsp:8[FB]	dsp:16[FB]	dsp:24	
#IMM	dsp:16	dsp:16[SB]	dsp:24[SB]		dsp:16	dsp:16[SB]	dsp:24[SB]	
[A0]	dsp:8[A0]	dsp:16[A0]	dsp:24[A0]	[A0]	dsp:8[A0]	dsp:16[A0]	dsp:24[A0]	
[A1]	dsp:8[A1]	dsp:16[A1]	dsp:24[A1]	[A1]	dsp:8[A1]	dsp:16[A1]	dsp:24[A1]	
[A2]	dsp:8[A2]	dsp:16[A2]	dsp:24[A2]	[A2]	dsp:8[A2]	dsp:16[A2]	dsp:24[A2]	
[A3]	dsp:8[A3]	dsp:16[A3]	dsp:24[A3]	[A3]	dsp:8[A3]	dsp:16[A3]	dsp:24[A3]	

<sup>\*1</sup> 間接命令アドレッシングまたはバンク1レジスタ直接が使用できます。

### 【フラグ変化】

フラグ	FO	FU	U	I	0	В	S	Z	D	С
変化			_	_		-			-	

#### 条件

FO: 不正入力と、演算の結果が最大の正規化数を上回ったとき"1"、それ以外のとき"0"になります。

FU: 不正入力と、演算の結果が最小の正規化数を下回ったとき"1"、それ以外のとき"0"になります。 O: 不正入力と、演算の結果が最大の正規化数を上回ったとき"1"、それ以外のとき"0"になります。

S : 演算の結果、MSBが"1"になると"1"、それ以外のとき"0"になります。

Z: 演算の結果、すべてのビットが"0"のとき"1"、それ以外のとき"0"になります。

C: 不定になります。

# 【記述例】

R2R0,R3R1 **ADDF ADDF** [A1],R2R0 **ADDF** mem[FB],R3R1

# **ADSF**

# サインフラグの加算 Add Sign Flag

# **ADSF**

【構文】

ADSF.size dest - B, W, L 【命令コード/サイクル数】 Page=185

【オペレーション】

dest = dest + S;

#### 【機能】

• dest とSフラグを加算し、destに格納します。

# 【選択可能なdest】

	de	st <sup>*1</sup>	
R0L/R0/R2R0	R0H/R2/R3R1	R2L/R1/R6R4	R2H/R3/R7R5
R1L/R4/A0	R1H/R6/A1	R3L/R5/A2	R3H/R7/A3
	dsp:8[FB]	dsp:16[FB]	dsp:24
	dsp:16	dsp:16[SB]	dsp:24[SB]
[A0]	dsp:8[A0]	dsp:16[A0]	dsp:24[A0]
[A1]	dsp:8[A1]	dsp:16[A1]	dsp:24[A1]
[A2]	dsp:8[A2]	dsp:16[A2]	dsp:24[A2]
[A3]	dsp:8[A3]	dsp:16[A3]	dsp:24[A3]

<sup>\*1</sup> 間接命令アドレッシングまたはバンク1レジスタ直接が使用できます。

#### 【フラグ変化】

フラグ	U	ı	0	В	S	Z	D	С
変化	_	_		_			_	

#### 条件

O: 符号付き演算のオーバフローを示します。演算の結果、-128(.B)または+127(.B)、-32768(.W)また は+32767(.W)、-2147483648(.L) または+2147483647(.L) を超えると "1"、それ以外のとき "0" にな ります。

S: 演算の結果、MSBが"1"になると"1"、それ以外のとき"0"になります。

Z: 演算の結果が0のとき "1"、それ以外のとき "0" になります。

C: 符号なし演算のオーバフローを示します。演算の結果、+255(.B)、+65535(.W)、+4294967295(.L) を超えると"1"、それ以外のとき"0"になります。

# 【記述例】

ADSF.B R<sub>0</sub>L ADSF.W R2 ADSF.L [A3] ADSF.W mem[A0]

論理積 **AND** And Logical

【構文】

【命令コード/サイクル数】 Page=186

AND.size(:format) src,dest \_\_\_\_\_ G , S \_\_\_\_\_ B , W , L

【オペレーション】

dest = dest & src;

# 【機能】

• dest と src の論理積をとり、dest に格納します。

# 【選択可能なsrc/dest】

(フォーマット別のsrc/destは次のページを参照してください。)

	sr	c*1			de	st <sup>*1</sup>	
R0L/R0/R2R0	R0H/R2/R3R1	R2L/R1/R6R4	R2H/R3/R7R5	R0L/R0/R2R0	R0H/R2/R3R1	R2L/R1/R6R4	R2H/R3/R7R5
R1L/R4/A0	R1H/R6/A1	R3L/R5/A2	R3H/R7/A3	R1L/R4/A0	R1H/R6/A1	R3L/R5/A2	R3H/R7/A3
#IMMEX	dsp:8[FB]	dsp:16[FB]	dsp:24		dsp:8[FB]	dsp:16[FB]	dsp:24
#IMM	dsp:16	dsp:16[SB]	dsp:24[SB]		dsp:16	dsp:16[SB]	dsp:24[SB]
[A0]	dsp:8[A0]	dsp:16[A0]	dsp:24[A0]	[A0]	dsp:8[A0]	dsp:16[A0]	dsp:24[A0]
[A1]	dsp:8[A1]	dsp:16[A1]	dsp:24[A1]	[A1]	dsp:8[A1]	dsp:16[A1]	dsp:24[A1]
[A2]	dsp:8[A2]	dsp:16[A2]	dsp:24[A2]	[A2]	dsp:8[A2]	dsp:16[A2]	dsp:24[A2]
[A3]	dsp:8[A3]	dsp:16[A3]	dsp:24[A3]	[A3]	dsp:8[A3]	dsp:16[A3]	dsp:24[A3]
				dsp:8[SB]			

<sup>\*1</sup> 間接命令アドレッシングまたはバンク1レジスタ直接が使用できます。

# 【フラグ変化】

フラグ	כ	ı	0	В	S	Z	D	O
変化	_	_	_	_			_	_

### 条件

S: 演算の結果、MSBが"1"になると"1"、それ以外のとき"0"になります。

Z: 演算の結果が0のとき "1"、それ以外のとき "0" になります。

# 【記述例】

AND.B #2,R0L AND.W R0,R2 AND.L A0,R7R5 AND.B R3L,[mem[A0]] AND.W [[A1]],R4 AND.L R2R0,[[A3]]

# 【フォーマット別 src/dest】

Gフォーマット

	sr	c*1		dest*1					
R0L/R0/R2R0	R0H/R2/R3R1	R2L/R1/R6R4	R2H/R3/R7R5	R0L/R0/R2R0	R0H/R2/R3R1	R2L/R1/R6R4	R2H/R3/R7R5		
R1L/R4/A0	R1H/R6/A1	R3L/R5/A2	R3H/R7/A3	R1L/R4/A0	R1H/R6/A1	R3L/R5/A2	R3H/R7/A3		
#IMMEX	dsp:8[FB]	dsp:16[FB]	dsp:24		dsp:8[FB]	dsp:16[FB]	dsp:24		
#IMM	dsp:16	dsp:16[SB]	dsp:24[SB]		dsp:16	dsp:16[SB]	dsp:24[SB]		
[A0]	dsp:8[A0]	dsp:16[A0]	dsp:24[A0]	[A0]	dsp:8[A0]	dsp:16[A0]	dsp:24[A0]		
[A1]	dsp:8[A1]	dsp:16[A1]	dsp:24[A1]	[A1]	dsp:8[A1]	dsp:16[A1]	dsp:24[A1]		
[A2]	dsp:8[A2]	dsp:16[A2]	dsp:24[A2]	[A2]	dsp:8[A2]	dsp:16[A2]	dsp:24[A2]		
[A3]	dsp:8[A3]	dsp:16[A3]	dsp:24[A3]	[A3]	dsp:8[A3]	dsp:16[A3]	dsp:24[A3]		

<sup>\*1</sup> 間接命令アドレッシングまたはバンク1レジスタ直接が使用できます。

# Sフォーマット

src	dest*1			
#IMM	R0L/R0/R2R0	dsp:16	dsp:8[SB]	dsp:8[FB]

<sup>\*1</sup> 間接命令アドレッシングまたはバンク1レジスタ直接が使用できます。

**BCLR** 

ビットクリア **BCLR** Clear a Bit

【構文】 【命令コード/サイクル数】 **BCLR** dest Page=187

【オペレーション】 dest = 0;

# 【機能】

• dest に "0" を格納します。

# 【選択可能なdest】

de	st*1	
bit,R0H	bit,R2L	bit,R2H
bit,R1H	bit,R3L	bit,R3H
bit,dsp:8[FB]	bit,dsp:16[FB]	bit,dsp:24
bit,dsp:16	bit,dsp:16[SB]	bit,dsp:24[SB]
bit,dsp:8[A0]	bit,dsp:16[A0]	bit,dsp:24[A0]
bit,dsp:8[A1]	bit,dsp:16[A1]	bit,dsp:24[A1]
bit,dsp:8[A2]	bit,dsp:16[A2]	bit,dsp:24[A2]
bit,dsp:8[A3]	bit,dsp:16[A3]	bit,dsp:24[A3]
	bit,R0H bit,R1H bit,dsp:8[FB] bit,dsp:16 bit,dsp:8[A0] bit,dsp:8[A1] bit,dsp:8[A2]	bit,R1H bit,R3L bit,dsp:8[FB] bit,dsp:16[FB] bit,dsp:16 bit,dsp:16[SB] bit,dsp:8[A0] bit,dsp:16[A0] bit,dsp:8[A1] bit,dsp:16[A1] bit,dsp:8[A2] bit,dsp:16[A2]

<sup>\*1</sup> 間接命令アドレッシングまたはバンク1レジスタ直接が使用できます。

# 【フラグ変化】

フラグ	U	ı	0	В	S	Z	D	С
変化	-	-	-	-	-	-	-	-

【記述例】

**BCLR** 1,R0L **BCLR** 4,R2H **BCLR** 2,[A3] 7,mem[SB] **BCLR** 

# **BITINDEX**

ビットインデックス Index next Bit Instruction

# **BITINDEX**

【構文】

【命令コード/サイクル数】 Page=188

BITINDEX.size src —— В, W, L

【オペレーション】

# 【機能】

- •次のビット命令のアドレッシングモードをモディファイします。
- •この命令の直後には、割り込み要求を受け付けません。
- src で指定したオペランドが次の命令の src または dest のインデックス値 (bit) となります

# 【選択可能なsrc】

	sr	c*1	
	01		
R0L/R0/R2R0	R0H/R2/R3R1	R2L/R1/R6R4	R2H/R3/R7R5
R1L/R4/A0	R1H/R6/A1	R3L/R5/A2	R3H/R7/A3
#IMMEX	dsp:8[FB]	dsp:16[FB]	dsp:24
#IMM	dsp:16	dsp:16[SB]	dsp:24[SB]
[A0]	dsp:8[A0]	dsp:16[A0]	dsp:24[A0]
[A1]	dsp:8[A1]	dsp:16[A1]	dsp:24[A1]
[A2]	dsp:8[A2]	dsp:16[A2]	dsp:24[A2]
[A3]	dsp:8[A3]	dsp:16[A3]	dsp:24[A3]

<sup>\*1</sup> 間接命令アドレッシングまたはバンク1レジスタ直接が使用できます。

# 【フラグ変化】

フラグ	U	ı	0	В	S	Z	D	С
変化	_	_	_	_	_	_	_	_

#### 【記述例】

BITINDEX.B R0L BITINDEX.W R2 BITINDEX.L [A0] BITINDEX.W mem[A1]

# **BMCnd**

条件ビット転送 Move a Bit Conditionally

**BMCnd** 

【構文】

【命令コード/サイクル数】 **BMCnd** dest Page=188

【オペレーション】

if (true)

dest = 1;

else

dest = 0;

# 【機能】

- Cnd で示す条件の真偽値をdestに転送します。真の場合"1"、偽の場合"0"が転送されます。
- Cnd には次の種類があります。

Cnd		条件	式	Cnd		条件	式
GEU	C == 1	等しいまたは大きい/		LTU/	C == 0	小さい/	>
/C		Cフラグが "1"		NC		Cフラグが "0"	
EQ/	Z == 1	等しい/	=	NE/	Z == 0	等しくない/	
Z		Zフラグが "1"		NZ		Zフラグが "O"	
GTU	C & ~Z == 1	大きい	<	LEU	C & ~Z == 0	等しいまたは小さい	
PZ	S == 0	正またはゼロ	0	N	S == 1	負	0>
GE	S ^ O == 0	等しい、または符号付		LE	(S ^ O)   Z ==	等しい、または符号付	
		きで大きい			1	きで小さい	
GT	(S ^ O)   Z == 0	符号付きで大きい	<	LT	S ^ O == 1	符号付きで小さい	>
0	O == 1	Οフラグが "1"		NO	O == 0	Oフラグが "O"	

# 【選択可能なdest】

dest*1						
bit,R0L	bit,R0H	bit,R2L	bit,R2H			
bit,R1L	bit,R1H	bit,R3L	bit,R3H			
	bit,dsp:8[FB]	bit,dsp:16[FB]	bit,dsp:24			
	bit,dsp:16	bit,dsp:16[SB]	bit,dsp:24[SB]			
bit,[A0]	bit,dsp:8[A0]	bit,dsp:16[A0]	bit,dsp:24[A0]			
bit,[A1]	bit,dsp:8[A1]	bit,dsp:16[A1]	bit,dsp:24[A1]			
bit,[A2]	bit,dsp:8[A2]	bit,dsp:16[A2]	bit,dsp:24[A2]			
bit,[A3]	bit,dsp:8[A3]	bit,dsp:16[A3]	bit,dsp:24[A3]			

\*1 間接命令アドレッシングまたはバンク1レジスタ直接が使用できます。

#### 【フラグ変化】

フラグ	U	ı	0	В	S	Z	D	С
変化	1	-	-	-	-	-	-	-

# 【記述例】

1,R0L **BMC BMLT** 4,R2H **BMN** 2,[A3] **BMNO** 7,mem[SB]

**BNOT** 

ビット反転 Not a Bit

**BNOT** 

【構文】

**BNOT** dest 【命令コード/サイクル数】 Page=189

【オペレーション】

dest = ~dest;

### 【機能】

• destを反転し、destに格納します。

# 【選択可能なdest】

			-				
dest*1							
bit,R0L	bit,R0H	bit,R2L	bit,R2H				
bit,R1L	bit,R1H	bit,R3L	bit,R3H				
	bit,dsp:8[FB]	bit,dsp:16[FB]	bit,dsp:24				
	bit,dsp:16	bit,dsp:16[SB]	bit,dsp:24[SB]				
bit,[A0]	bit,dsp:8[A0]	bit,dsp:16[A0]	bit,dsp:24[A0]				
bit,[A1]	bit,dsp:8[A1]	bit,dsp:16[A1]	bit,dsp:24[A1]				
bit,[A2]	bit,dsp:8[A2]	bit,dsp:16[A2]	bit,dsp:24[A2]				
bit,[A3]	bit,dsp:8[A3]	bit,dsp:16[A3]	bit,dsp:24[A3]				

<sup>\*1</sup> 間接命令アドレッシングまたはバンク1レジスタ直接が使用できます。

# 【フラグ変化】

フラグ	U	ı	0	В	S	Z	D	С
変化	_	_	_	_	_	_	_	_

【記述例】

**BNOT** 1,R0L **BNOT** 4,R2H **BNOT** 2,[A3] 7,mem[SB] **BNOT** 

命令

3.2 命令詳細説明

3

**BRK** 

デバッグ割り込み Break

**BRK** 

【構文】 BRK 【命令コード/サイクル数】 Page=189

## 【オペレーション】

FFFFFFE7h番地が " FFh " 以外の場合 FFFFFE7h番地が " FFh " の場合

SP SP - 4; SP SP - 4; \*SP \*SP = FLG; FLG; SP SP - 4; = SP SP - 4; \*SP = PC + 1;\*SP PC + 1; PC = \*(FFFFFE4h); PC \*IntBase;

## 【機能】

- •BRK割り込みが発生します。
- •BRK割り込みはノンマスカブル割り込みです。

### 【フラグ変化】

フラグ	U	ı	0	В	S	Z	D	С
変化			_	_	_	-		-

## 条件

U: "0" になります。 I: "0" になります。 D: "0" になります。

BRK命令実行前のフラグはスタックに退避されます。

## 【記述例】

**BRK** 

BRK2

デバッグ割り込み2 Break 2

BRK2

【構文】 BRK2 【命令コード/サイクル数】 Page=189

【オペレーション】

SP = SP - 4; \*SP = FLG; SP = SP - 4; \*SP = PC + 1;

PC = \*(long \*)0x0004C000;

## 【機能】

- •この命令はデバッガで使用する専用命令です。ユーザプログラムでは使用しないでください。
- •BRK2割り込みが発生します。
- •BRK2割り込みはノンマスカブル割り込みです。

## 【フラグ変化】

フラグ	U	ı	0	В	S	Z	D	С
変化			_	_	_	_		_

## 条件

U: "0" になります。 I: "0" になります。 D: "0" になります。

BRK2命令実行前のフラグはスタックに退避されます。

## 【記述例】

BRK2

**BSET** 

ビットセット Set a Bit

**BSET** 

【構文】

**BSET** dest 【命令コード/サイクル数】 Page=190

【オペレーション】

dest = 1;

## 【機能】

• destに"1"を格納します。

## 【選択可能なdest】

dest*1								
bit,R0L	bit,R0H	bit,R2L	bit,R2H					
bit,R1L	bit,R1H	bit,R3L	bit,R3H					
	bit,dsp:8[FB]	bit,dsp:16[FB]	bit,dsp:24					
	bit,dsp:16	bit,dsp:16[SB]	bit,dsp:24[SB]					
bit,[A0]	bit,dsp:8[A0]	bit,dsp:16[A0]	bit,dsp:24[A0]					
bit,[A1]	bit,dsp:8[A1]	bit,dsp:16[A1]	bit,dsp:24[A1]					
bit,[A2]	bit,dsp:8[A2]	bit,dsp:16[A2]	bit,dsp:24[A2]					
bit,[A3]	bit,dsp:8[A3]	bit,dsp:16[A3]	bit,dsp:24[A3]					

<sup>\*1</sup> 間接命令アドレッシングまたはバンク1レジスタ直接が使用できます。

## 【フラグ変化】

フラグ	U	ı	0	В	S	Z	D	С
変化	-	-	-	-	-	-	-	-

【記述例】

1,R0L **BSET BSET** 4,R2H **BSET** 2,[A3] **BSET** 7,mem[SB] **BTST** 

ビットテスト Test a Bit

**BTST** 

【構文】

BTST (:format) src \_\_\_ G,S 【命令コード/サイクル数】 Page=190

【オペレーション】

Ζ = ~src; C = src;

## 【機能】

• srcの反転をZフラグに、srcをCフラグに転送します。

## 【選択可能なsrc】

Gフォーマット

src*1									
bit,R0L	bit,R0H	bit,R2L	bit,R2H						
bit,R1L	bit,R1H	bit,R3L	bit,R3H						
	bit,dsp:8[FB]	bit,dsp:16[FB]	bit,dsp:24						
	bit,dsp:16	bit,dsp:16[SB]	bit,dsp:24[SB]						
bit,[A0]	bit,dsp:8[A0]	bit,dsp:16[A0]	bit,dsp:24[A0]						
bit,[A1]	bit,dsp:8[A1]	bit,dsp:16[A1]	bit,dsp:24[A1]						
bit,[A2]	bit,dsp:8[A2]	bit,dsp:16[A2]	bit,dsp:24[A2]						
bit,[A3]	bit,dsp:8[A3]	bit,dsp:16[A3]	bit,dsp:24[A3]						

<sup>\*1</sup> 間接命令アドレッシングまたはバンク1レジスタ直接が使用できます。

Sフォーマット

	src
bit,abs:16	

## 【フラグ変化】

フラグ	ט	ı	0	В	S	Ζ	Δ	С
変化	ı	ı	ı	ı	ı		ı	

## 条件

Z: srcが "0" のとき "1"、srcが "1" のとき "0" になります。 C: srcが"1"のとき"1"、srcが"0"のとき"0"になります。

### 【記述例】

1,R0L **BTST BTST** 4,R2H **BTST** 2,[A3] **BTST** 7,mem

**BTSTC** 

ビットテスト& クリア Test a Bit and Clear

**BTSTC** 

【構文】

**BTSTC** dest 【命令コード/サイクル数】 Page=191

## 【オペレーション】

Ζ ~dest; С = dest; dest = 0;

### 【機能】

- destの反転をZフラグに、destをCフラグに転送します。その後、destに "0" を格納します。
- •本命令をSFR領域に対して使用しないでください。

## 【選択可能なdest】

dest*1								
bit,R0L	bit,R0H	bit,R2L	bit,R2H					
bit,R1L	bit,R1H	bit,R3L	bit,R3H					
	bit,dsp:8[FB]	bit,dsp:16[FB]	bit,dsp:24					
	bit,dsp:16	bit,dsp:16[SB]	bit,dsp:24[SB]					
bit,[A0]	bit,dsp:8[A0]	bit,dsp:16[A0]	bit,dsp:24[A0]					
bit,[A1]	bit,dsp:8[A1]	bit,dsp:16[A1]	bit,dsp:24[A1]					
bit,[A2]	bit,dsp:8[A2]	bit,dsp:16[A2]	bit,dsp:24[A2]					
bit,[A3]	bit,dsp:8[A3]	bit,dsp:16[A3]	bit,dsp:24[A3]					

<sup>\*1</sup> 間接命令アドレッシングまたはバンク1レジスタ直接が使用できます。

## 【フラグ変化】

フラグ	U	I	0	В	S	Z	D	С
変化	_	_	_	_	_		_	

## 条件

Z: destが"0"のとき"1"、destが"1"のとき"0"になります。 C: destが"1"のとき"1"、destが"0"のとき"0"になります。

### 【記述例】

**BTSTC** 1,R0L 4,R2H **BTSTC BTSTC** 2,[A3] **BTSTC** 7,mem[SB]

## **BTSTS**

**BTSTS** 

## ビットテスト& セット Test a Bit and Set

## **BTSTS**

【構文】

dest

【命令コード/サイクル数】 Page=191

## 【オペレーション】

Ζ ~dest; С = dest; dest = 1;

## 【機能】

- destの反転をZフラグに、destをCフラグに転送します。その後、destに"1"を格納します。
- •本命令をSFR領域に対して使用しないでください。

## 【選択可能なdest】

dest*1									
bit,R0L	bit,R0H	bit,R2L	bit,R2H						
bit,R1L	bit,R1H	bit,R3L	bit,R3H						
	bit,dsp:8[FB]	bit,dsp:16[FB]	bit,dsp:24						
	bit,dsp:16	bit,dsp:16[SB]	bit,dsp:24[SB]						
bit,[A0]	bit,dsp:8[A0]	bit,dsp:16[A0]	bit,dsp:24[A0]						
bit,[A1]	bit,dsp:8[A1]	bit,dsp:16[A1]	bit,dsp:24[A1]						
bit,[A2]	bit,dsp:8[A2]	bit,dsp:16[A2]	bit,dsp:24[A2]						
bit,[A3]	bit,dsp:8[A3]	bit,dsp:16[A3]	bit,dsp:24[A3]						

<sup>\*1</sup> 間接命令アドレッシングまたはバンク1レジスタ直接が使用できます。

### 【フラグ変化】

フラグ	U	I	0	В	S	Z	D	С
変化	_	_	_	_	_		_	

## 条件

Z: destが "0" のとき "1"、destが "1" のとき "0" になります。 C: destが"1"のとき"1"、destが"0"のとき"0"になります。

## 【記述例】

**BTSTS** 1,R0L **BTSTS** 4,R2H **BTSTS** 2,[A3] 7,mem[SB] **BTSTS** 

クリップ **CLIP CLIP** Clip

【構文】 CLIP.size src1,src2,dest 【命令コード/サイクル数】

Page=192

## 【オペレーション】

if (dest < src1) dest = src1; else if (dest > src2) dest = src2;

## 【機能】

• src1 dest src2となるようにdestの値をクリップします。

— B, W, L

•比較は符号付きで行われます。

## 【選択可能なsrc/dest】

src1 src2	dest*1					
#IMM	R0L/R0/R2R0	R0H/R2/R3R1	R2L/R1/R6R4	R2H/R3/R7R5		
	R1L/R4/A0	R1H/R6/A1	R3L/R5/A2	R3H/R7/A3		
		dsp:8[FB]	dsp:16[FB]	dsp:24		
		dsp:16	dsp:16[SB]	dsp:24[SB]		
	[A0]	dsp:8[A0]	dsp:16[A0]	dsp:24[A0]		
	[A1]	dsp:8[A1]	dsp:16[A1]	dsp:24[A1]		
	[A2]	dsp:8[A2]	dsp:16[A2]	dsp:24[A2]		
	[A3]	dsp:8[A3]	dsp:16[A3]	dsp:24[A3]		

<sup>\*1</sup> 間接命令アドレッシングまたはバンク1レジスタ直接が使用できます。

## 【フラグ変化】

フラグ	U	ı	0	В	S	Z	D	С
変化	_	_	_	_	_	-	-	-

## 【記述例】


#-32,#32,R0L CLIP.B CLIP.W #1000,#4000,R2

CLIP.L #-100000,#100000,R7R5 CLIP.W #0,#10000,mem[A0]

CMP 比較 Compare CMP

【構文】

【命令コード/サイクル数】 Page=192



【オペレーション】

dest - src;

### 【機能】

• dest から src を減算した結果にしたがって、フラグレジスタ(FLG)の各フラグを変化させます。

## 【選択可能なsrc/dest】

(フォーマット別のsrc/dest は次のページを参照してください。)

	sr	c*1			de	st <sup>*1</sup>	
R0L/R0/R2R0	R0H/R2/R3R1	R2L/R1/R6R4	R2H/R3/R7R5	R0L/R0/R2R0	R0H/R2/R3R1	R2L/R1/R6R4	R2H/R3/R7R5
R1L/R4/A0	R1H/R6/A1	R3L/R5/A2	R3H/R7/A3	R1L/R4/A0	R1H/R6/A1	R3L/R5/A2	R3H/R7/A3
#IMMEX	dsp:8[FB]	dsp:16[FB]	dsp:24		dsp:8[FB]	dsp:16[FB]	dsp:24
#IMM	dsp:16	dsp:16[SB]	dsp:24[SB]		dsp:16	dsp:16[SB]	dsp:24[SB]
[A0]	dsp:8[A0]	dsp:16[A0]	dsp:24[A0]	[A0]	dsp:8[A0]	dsp:16[A0]	dsp:24[A0]
[A1]	dsp:8[A1]	dsp:16[A1]	dsp:24[A1]	[A1]	dsp:8[A1]	dsp:16[A1]	dsp:24[A1]
[A2]	dsp:8[A2]	dsp:16[A2]	dsp:24[A2]	[A2]	dsp:8[A2]	dsp:16[A2]	dsp:24[A2]
[A3]	dsp:8[A3]	dsp:16[A3]	dsp:24[A3]	[A3]	dsp:8[A3]	dsp:16[A3]	dsp:24[A3]
#IMM:4							

<sup>\*1</sup> 間接命令アドレッシングまたはバンク1レジスタ直接が使用できます。

#### 【フラグ変化】

フラグ	U	I	0	В	S	Z	D	С
変化	_	_		_			_	

### 条件

O: 符号付き演算のオーバフローを示します。演算の結果、-128(.B) または+127(.B)、-32768(.W) または+32767(.W)、-2147483648(.L) または+2147483647(.L) を超えると "1"、それ以外のとき "0" になります。

S: 演算の結果、MSBが"1"になると"1"、それ以外のとき"0"になります。

Z : 演算の結果が0のとき "1"、それ以外のとき "0" になります。

C: 符号なし演算の結果、0以上のとき"1"、それ以外のとき"0"になります。

## 【記述例】

Page 64 of 280

CMP.B #2,R0L
CMP.W R0,R2
CMP.L A0,R7R5
CMP.B R3L,[mem[A0]]
CMP.W [[A1]],R4
CMP.L R2R0,[[A3]]

## 【フォーマット別 src/dest】

## Gフォーマット

	sr	c*1		dest*1					
R0L/R0/R2R0	R0H/R2/R3R1	R2L/R1/R6R4	R2H/R3/R7R5	R0L/R0/R2R0	R0H/R2/R3R1	R2L/R1/R6R4	R2H/R3/R7R5		
R1L/R4/A0	R1H/R6/A1	R3L/R5/A2	R3H/R7/A3	R1L/R4/A0	R1H/R6/A1	R3L/R5/A2	R3H/R7/A3		
#IMMEX	dsp:8[FB]	dsp:16[FB]	dsp:24		dsp:8[FB]	dsp:16[FB]	dsp:24		
#IMM	dsp:16	dsp:16[SB]	dsp:24[SB]		dsp:16	dsp:16[SB]	dsp:24[SB]		
[A0]	dsp:8[A0]	dsp:16[A0]	dsp:24[A0]	[A0]	dsp:8[A0]	dsp:16[A0]	dsp:24[A0]		
[A1]	dsp:8[A1]	dsp:16[A1]	dsp:24[A1]	[A1]	dsp:8[A1]	dsp:16[A1]	dsp:24[A1]		
[A2]	dsp:8[A2]	dsp:16[A2]	dsp:24[A2]	[A2]	dsp:8[A2]	dsp:16[A2]	dsp:24[A2]		
[A3]	dsp:8[A3]	dsp:16[A3]	dsp:24[A3]	[A3]	dsp:8[A3]	dsp:16[A3]	dsp:24[A3]		

<sup>\*1</sup> 間接命令アドレッシングまたはバンク1レジスタ直接が使用できます。

## Qフォーマット

src	dest*1					
#IMM:4*2	R0L/R0/R2R0	R0H/R2/R3R1	R2L/R1/R6R4	R2H/R3/R7R5		
	R1L/R4/A0	R1H/R6/A1	R3L/R5/A2	R3H/R7/A3		
		dsp:8[FB]	dsp:16[FB]	dsp:24		
		dsp:16	dsp:16[SB]	dsp:24[SB]		
	[A0]	dsp:8[A0]	dsp:16[A0]	dsp:24[A0]		
	[A1]	dsp:8[A1]	dsp:16[A1]	dsp:24[A1]		
	[A2]	dsp:8[A2]	dsp:16[A2]	dsp:24[A2]		
	[A3]	dsp:8[A3]	dsp:16[A3]	dsp:24[A3]		

<sup>\*1</sup> 間接命令アドレッシングまたはバンク1レジスタ直接が使用できます。

## Sフォーマット

src	dest*1			
#IMM	R0L/R0/R2R0	dsp:16	dsp:8[SB]	dsp:8[FB]

<sup>\*1</sup> 間接命令アドレッシングまたはバンク1レジスタ直接が使用できます。

<sup>\*2</sup> 取りうる範囲は-8 #IMM:4 +7です。

**CMPF** 

**CMPF** 

浮動小数点比較 Compare Floating Point **CMPF** 

【構文】

src,dest

【命令コード/サイクル数】 Page=194

【オペレーション】

dest - src;

#### 【機能】

- destから src を減算した結果にしたがって、フラグレジスタ(FLG)の各フラグを変化させます。
- 不正入力に対する演算結果は不定です。

#### 【選択可能なsrc/dest】

	sr	c*1		dest*1					
ROL/RO/R2R0	R0H/R2/R3R1	R2L/R1/R6R4	R2H/R3/R7R5	ROL/RO/R2R0	R0H/R2/R3R1	R2L/R1/R6R4	R2H/R3/R7R5		
R1L/R4/A0	R1H/R6/A1	R3L/R5/A2	R3H/R7/A3	R1L/R4/A0	R1H/R6/A1	R3L/R5/A2	R3H/R7/A3		
#IMMEX	dsp:8[FB]	dsp:16[FB]	dsp:24		dsp:8[FB]	dsp:16[FB]	dsp:24		
#IMM	dsp:16	dsp:16[SB]	dsp:24[SB]		dsp:16	dsp:16[SB]	dsp:24[SB]		
[A0]	dsp:8[A0]	dsp:16[A0]	dsp:24[A0]	[A0]	dsp:8[A0]	dsp:16[A0]	dsp:24[A0]		
[A1]	dsp:8[A1]	dsp:16[A1]	dsp:24[A1]	[A1]	dsp:8[A1]	dsp:16[A1]	dsp:24[A1]		
[A2]	dsp:8[A2]	dsp:16[A2]	dsp:24[A2]	[A2]	dsp:8[A2]	dsp:16[A2]	dsp:24[A2]		
[A3]	dsp:8[A3]	dsp:16[A3]	dsp:24[A3]	[A3]	dsp:8[A3]	dsp:16[A3]	dsp:24[A3]		

<sup>\*1</sup> 間接命令アドレッシングまたはバンク1レジスタ直接が使用できます。

## 【フラグ変化】

フラグ	FO	FU	U	I	0	В	S	Z	D	С
変化			-	_		-			_	

### 条件

FO: 不正入力のとき"1"、それ以外のとき"0"になります。 FU: 不正入力のとき"1"、それ以外のとき"0"になります。 〇: 不正入力のとき"1"、それ以外のとき"0"になります。

S: 演算の結果、MSBが"1"になると"1"、それ以外のとき"0"になります。

Z: 演算の結果、すべてのビットが"0"のとき"1"、それ以外のとき"0"になります。

C: 不定になります。

### 【記述例】

**CMPF** R2R0,R3R1 **CMPF** [A1],R2R0 **CMPF** mem[FB],R3R1 **CNVIF** 

**CNVIF** 

整数 浮動小数点数变换 Convert Integer to Floating Point **CNVIF** 

【構文】

src,dest

【命令コード/サイクル数】 Page=195

【オペレーション】

dest = (float) src;

## 【機能】

- src を単精度浮動小数点数に変換します。
- •演算結果は、フラグレジスタ(FLG)に指定された丸めモードに従って丸められます。

## 【選択可能なsrc/dest】

	sr	c*1		dest*1						
ROL/RO/R2R0	R0H/R2/R3R1	R2L/R1/R6R4	R2H/R3/R7R5	ROL/RO/R2R0	R0H/R2/R3R1	R2L/R1/R6R4	R2H/R3/R7R5			
R1L/R4/A0	R1H/R6/A1	R3L/R5/A2	R3H/R7/A3	R1L/R4/A0	R1H/R6/A1	R3L/R5/A2	R3H/R7/A3			
#IMMEX	dsp:8[FB]	dsp:16[FB]	dsp:24		dsp:8[FB]	dsp:16[FB]	dsp:24			
#IMM	dsp:16	dsp:16[SB]	dsp:24[SB]		dsp:16	dsp:16[SB]	dsp:24[SB]			
[A0]	dsp:8[A0]	dsp:16[A0]	dsp:24[A0]	[A0]	dsp:8[A0]	dsp:16[A0]	dsp:24[A0]			
[A1]	dsp:8[A1]	dsp:16[A1]	dsp:24[A1]	[A1]	dsp:8[A1]	dsp:16[A1]	dsp:24[A1]			
[A2]	dsp:8[A2]	dsp:16[A2]	dsp:24[A2]	[A2]	dsp:8[A2]	dsp:16[A2]	dsp:24[A2]			
[A3]	dsp:8[A3]	dsp:16[A3]	dsp:24[A3]	[A3]	dsp:8[A3]	dsp:16[A3]	dsp:24[A3]			

<sup>\*1</sup> 間接命令アドレッシングまたはバンク1レジスタ直接が使用できます。

### 【フラグ変化】

フラグ	FO	FU	ט		0	В	S	Z	D	O
変化			-	-		-			-	

## 条件

FO: "0" になります。 FU: "0" になります。 O: "0" になります。

S: 演算の結果、MSBが"1"になると"1"、それ以外のとき"0"になります。

Z: 演算の結果、すべてのビットが"0"のとき"1"、それ以外のとき"0"になります。

C:不定になります。

## 【記述例】

R2R0,R3R1 **CNVIF CNVIF** [A1],R2R0 **CNVIF** mem[FB],R3R1 **DADC** 

キャリー付き10進加算 Add Decimal with Carry

DADC

【構文】

【命令コード/サイクル数】 Page=196

DADC.size src,dest – B , W , L

【オペレーション】

dest = dest + src + C;

## 【機能】

• destとsrcとCフラグを10進加算し、destに格納します。

#### 【選択可能なsrc/dest】

	sr	c*1		dest*1					
R0L/R0/R2R0	R0H/R2/R3R1	R2L/R1/R6R4	R2H/R3/R7R5	R0L/R0/R2R0	R0H/R2/R3R1	R2L/R1/R6R4	R2H/R3/R7R5		
R1L/R4/A0	R1H/R6/A1	R3L/R5/A2	R3H/R7/A3	R1L/R4/A0	R1H/R6/A1	R3L/R5/A2	R3H/R7/A3		
#IMMEX	dsp:8[FB]	dsp:16[FB]	dsp:24		dsp:8[FB]	dsp:16[FB]	dsp:24		
#IMM	dsp:16	dsp:16[SB]	dsp:24[SB]		dsp:16	dsp:16[SB]	dsp:24[SB]		
[A0]	dsp:8[A0]	dsp:16[A0]	dsp:24[A0]	[A0]	dsp:8[A0]	dsp:16[A0]	dsp:24[A0]		
[A1]	dsp:8[A1]	dsp:16[A1]	dsp:24[A1]	[A1]	dsp:8[A1]	dsp:16[A1]	dsp:24[A1]		
[A2]	dsp:8[A2]	dsp:16[A2]	dsp:24[A2]	[A2]	dsp:8[A2]	dsp:16[A2]	dsp:24[A2]		
[A3]	dsp:8[A3]	dsp:16[A3]	dsp:24[A3]	[A3]	dsp:8[A3]	dsp:16[A3]	dsp:24[A3]		

<sup>\*1</sup> 間接命令アドレッシングまたはバンク1レジスタ直接が使用できます。

## 【フラグ変化】

フラ	グ	U	ı	0	В	S	Z	D	С
变	化	-	-	-	-			-	

### 条件

S: 演算の結果、MSBが"1"になると"1"、それ以外のとき"0"になります。

Z: 演算の結果が0のとき "1"、それ以外のとき "0" になります。

C: 演算の結果、+99(.B)、+9999(.W)、+99999999(.L)を超えると"1"、それ以外のとき"0"になります。

## 【記述例】

DADC.B #12,R0L DADC.W R0,R2 DADC.L A0,R7R5 DADC.B R3L,[A0] DADC.W [A1],R4 DADC.L R2R0,[A3] **DADD** 

10進加算 Add Decimal

DADD

【構文】

DADD.size src,dest – B , W , L 【命令コード/サイクル数】 Page=197

## 【オペレーション】

dest = dest + src;

## 【機能】

• destとsrcを10進加算し、destに格納します。

### 【選択可能なsrc/dest】

	sr	c*1		dest*1					
R0L/R0/R2R0	R0H/R2/R3R1	R2L/R1/R6R4	R2H/R3/R7R5	R0L/R0/R2R0	R0H/R2/R3R1	R2L/R1/R6R4	R2H/R3/R7R5		
R1L/R4/A0	R1H/R6/A1	R3L/R5/A2	R3H/R7/A3	R1L/R4/A0	R1H/R6/A1	R3L/R5/A2	R3H/R7/A3		
#IMMEX	dsp:8[FB]	dsp:16[FB]	dsp:24		dsp:8[FB]	dsp:16[FB]	dsp:24		
#IMM	dsp:16	dsp:16[SB]	dsp:24[SB]		dsp:16	dsp:16[SB]	dsp:24[SB]		
[A0]	dsp:8[A0]	dsp:16[A0]	dsp:24[A0]	[A0]	dsp:8[A0]	dsp:16[A0]	dsp:24[A0]		
[A1]	dsp:8[A1]	dsp:16[A1]	dsp:24[A1]	[A1]	dsp:8[A1]	dsp:16[A1]	dsp:24[A1]		
[A2]	dsp:8[A2]	dsp:16[A2]	dsp:24[A2]	[A2]	dsp:8[A2]	dsp:16[A2]	dsp:24[A2]		
[A3]	dsp:8[A3]	dsp:16[A3]	dsp:24[A3]	[A3]	dsp:8[A3]	dsp:16[A3]	dsp:24[A3]		

<sup>\*1</sup> 間接命令アドレッシングまたはバンク1レジスタ直接が使用できます。

## 【フラグ変化】

フラ	グ	U	ı	0	В	S	Z	D	С
变	化	-	-	-	-			-	

### 条件

S: 演算の結果、MSBが"1"になると"1"、それ以外のとき"0"になります。

Z: 演算の結果が0のとき "1"、それ以外のとき "0" になります。

C: 演算の結果、+99(.B)、+9999(.W)、+99999999(.L)を超えると"1"、それ以外のとき"0"になります。

## 【記述例】

DADD.B #12,R0L DADD.W R0,R2 DADD.L A0,R7R5 DADD.B R3L,[A0] DADD.W [A1],R4 DADD.L R2R0,[A3]

**DEC** デクリメント DEC Decrement

【構文】 DEC.size dest – B , W , L 【命令コード/サイクル数】 Page=198

【オペレーション】 dest = dest - 1;

## 【機能】

• destから1を減算し、destに格納します。

## 【選択可能なdest】

	de	st <sup>*1</sup>	
R0L/R0/R2R0	R0H/R2/R3R1	R2L/R1/R6R4	R2H/R3/R7R5
R1L/R4/A0	R1H/R6/A1	R3L/R5/A2	R3H/R7/A3
	dsp:8[FB]	dsp:16[FB]	dsp:24
	dsp:16	dsp:16[SB]	dsp:24[SB]
[A0]	dsp:8[A0]	dsp:16[A0]	dsp:24[A0]
[A1]	dsp:8[A1]	dsp:16[A1]	dsp:24[A1]
[A2]	dsp:8[A2]	dsp:16[A2]	dsp:24[A2]
[A3]	dsp:8[A3]	dsp:16[A3]	dsp:24[A3]

<sup>\*1</sup> 間接命令アドレッシングまたはバンク1レジスタ直接が使用できます。

## 【フラグ変化】

フラグ	U	ı	0	В	S	Z	D	С
変化	_	_	_	_			_	_

### 条件

S: 演算の結果、MSBが"1"になると"1"、それ以外のとき"0"になります。

Z: 演算の結果が0のとき"1"、それ以外のとき"0"になります。

## 【記述例】

R<sub>0</sub>L DEC.B DEC.W R2 DEC.L R7R5 DEC.L A0 DEC.W mem[SB]

符号付き除算 DIV Signed Divide

【構文】

【命令コード/サイクル数】 Page=199

DIV.size src,dest - B, W, L

【オペレーション】

dest = dest / src;

#### 【機能】

- destをsrcで符号付き除算し、商をdestに格納します。商は0方向に丸められます。
- ●サイズ指定子(.size)に".B"を指定した場合、src/destとも8ビットで演算し、結果を8ビットで格納し
- •サイズ指定子(.size)に ".W" を指定した場合、src/destとも16ビットで演算し、結果を16ビットで格納
- •サイズ指定子(.size)に ".L" を指定した場合、src/destとも32ビットで演算し、結果を32ビットで格納 します。

## 【選択可能なsrc/dest】

	sr	c*1		dest*1				
R0L/R0/R2R0	R0H/R2/R3R1	R2L/R1/R6R4	R2H/R3/R7R5	R0L/R0/R2R0	R0H/R2/R3R1	R2L/R1/R6R4	R2H/R3/R7R5	
R1L/R4/A0	R1H/R6/A1	R3L/R5/A2	R3H/R7/A3	R1L/R4/A0	R1H/R6/A1	R3L/R5/A2	R3H/R7/A3	
#IMMEX	dsp:8[FB]	dsp:16[FB]	dsp:24		dsp:8[FB]	dsp:16[FB]	dsp:24	
#IMM	dsp:16	dsp:16[SB]	dsp:24[SB]		dsp:16	dsp:16[SB]	dsp:24[SB]	
[A0]	dsp:8[A0]	dsp:16[A0]	dsp:24[A0]	[A0]	dsp:8[A0]	dsp:16[A0]	dsp:24[A0]	
[A1]	dsp:8[A1]	dsp:16[A1]	dsp:24[A1]	[A1]	dsp:8[A1]	dsp:16[A1]	dsp:24[A1]	
[A2]	dsp:8[A2]	dsp:16[A2]	dsp:24[A2]	[A2]	dsp:8[A2]	dsp:16[A2]	dsp:24[A2]	
[A3]	dsp:8[A3]	dsp:16[A3]	dsp:24[A3]	[A3]	dsp:8[A3]	dsp:16[A3]	dsp:24[A3]	

<sup>\*1</sup> 間接命令アドレッシングまたはバンク1レジスタ直接が使用できます。

### 【フラグ変化】

フラグ	U	ı	0	В	S	Z	D	С
変化	_	-		-	-	-	-	_

#### 条件

O:除数(src)が0のとき、または演算の結果、-128(.B)または+127(.B)、-32768(.W)または+32767(.W)、 -2147483648(.L)または+2147483647(.L)を超えると"1"、それ以外のとき"0"になります。

### 【記述例】

DIV.B #12,R0L DIV.W R0,R2 DIV.L A0.R7R5 DIV.B R3L,[A0] DIV.W [A1],R4 DIV.L R2R0,[A3]

## **DIVF**

DIVF

## 浮動小数点除算 **Divide Floating Piont**

## DIVF

【構文】

src,dest

【命令コード/サイクル数】 Page=200

## 【オペレーション】

dest = dest / src;

#### 【機能】

- dest を src で符号付き除算し、商を dest に格納します。
- 商は、フラグレジスタ(FLG)に指定された丸めモードに従って丸められます。
- •演算結果が最大の正規化数を超えたとき、結果は符号に応じて正の最大値(7F7FFFFFh)、または負の 最大値(FF7FFFFFh)になります。
- •演算結果が最小の正規化数を下回ったとき、結果は丸めモードに従ってゼロ(00000000h)、または正 の最小値(00800000h)、または負の最小値(80800000h)になります。
- 不正入力に対する演算結果は不定です。

#### 【選択可能なsrc/dest】

	sr	c*1			de	st <sup>*1</sup>	
ROL/RO/R2R0	ROH/R2/R3R1	R2L/R1/R6R4	R2H/R3/R7R5	ROL/RO/R2R0	R0H/R2/R3R1	R2L/R1/R6R4	R2H/R3/R7R5
R1L/R4/A0	R1H/R6/A1	R3L/R5/A2	R3H/R7/A3	R1L/R4/A0	R1H/R6/A1	R3L/R5/A2	R3H/R7/A3
#IMMEX	dsp:8[FB]	dsp:16[FB]	dsp:24		dsp:8[FB]	dsp:16[FB]	dsp:24
#IMM	dsp:16	dsp:16[SB]	dsp:24[SB]		dsp:16	dsp:16[SB]	dsp:24[SB]
[A0]	dsp:8[A0]	dsp:16[A0]	dsp:24[A0]	[A0]	dsp:8[A0]	dsp:16[A0]	dsp:24[A0]
[A1]	dsp:8[A1]	dsp:16[A1]	dsp:24[A1]	[A1]	dsp:8[A1]	dsp:16[A1]	dsp:24[A1]
[A2]	dsp:8[A2]	dsp:16[A2]	dsp:24[A2]	[A2]	dsp:8[A2]	dsp:16[A2]	dsp:24[A2]
[A3]	dsp:8[A3]	dsp:16[A3]	dsp:24[A3]	[A3]	dsp:8[A3]	dsp:16[A3]	dsp:24[A3]

<sup>\*1</sup> 間接命令アドレッシングまたはバンク1レジスタ直接が使用できます。

## 【フラグ変化】

フラグ	FO	FU	U	I	0	В	S	Z	D	С
変化			_	-		_			-	

#### 条件

FO: 不正入力と、演算の結果が最大の正規化数を上回ったとき"1"、それ以外のとき"0"になります。

FU: 不正入力と、演算の結果が最小の正規化数を下回ったとき"1"、それ以外のとき"0"になります。

O:除数(src)が0のとき、または、不正入力や、演算の結果が最大の正規化数を上回ったとき"1"、そ れ以外のとき "0" になります。

S: 演算の結果、MSBが"1"になると"1"、それ以外のとき"0"になります。

Z: 演算の結果、すべてのビットが"0"のとき"1"、それ以外のとき"0"になります。

C : 不定になります。

## 【記述例】

R2R0,R3R1 DIVF **DIVF** [A1],R2R0 DIVF mem[FB],R3R1

符号なし除算 **DIVU Unsigned Divide** 

DIVU

【構文】

【命令コード/サイクル数】 Page=201

DIVU.size src,dest - B, W, L

【オペレーション】

dest = dest / src;

#### 【機能】

- destをsrcで符号なし除算し、商をdestに格納します。商は0方向に丸められます。
- ・サイズ指定子(.size)に ".B" を指定した場合、src/destとも8ビットで演算し、結果を8ビットで格納し
- •サイズ指定子(.size)に ".W" を指定した場合、src/destとも16ビットで演算し、結果を16ビットで格納
- •サイズ指定子(.size)に ".L" を指定した場合、src/destとも32ビットで演算し、結果を32ビットで格納 します。

## 【選択可能なsrc/dest】

	sr	c*1		dest*1					
R0L/R0/R2R0	R0H/R2/R3R1	R2L/R1/R6R4	R2H/R3/R7R5	R0L/R0/R2R0	R0H/R2/R3R1	R2L/R1/R6R4	R2H/R3/R7R5		
R1L/R4/A0	R1H/R6/A1	R3L/R5/A2	R3H/R7/A3	R1L/R4/A0	R1H/R6/A1	R3L/R5/A2	R3H/R7/A3		
#IMMEX	dsp:8[FB]	dsp:16[FB]	dsp:24		dsp:8[FB]	dsp:16[FB]	dsp:24		
#IMM	dsp:16	dsp:16[SB]	dsp:24[SB]		dsp:16	dsp:16[SB]	dsp:24[SB]		
[A0]	dsp:8[A0]	dsp:16[A0]	dsp:24[A0]	[A0]	dsp:8[A0]	dsp:16[A0]	dsp:24[A0]		
[A1]	dsp:8[A1]	dsp:16[A1]	dsp:24[A1]	[A1]	dsp:8[A1]	dsp:16[A1]	dsp:24[A1]		
[A2]	dsp:8[A2]	dsp:16[A2]	dsp:24[A2]	[A2]	dsp:8[A2]	dsp:16[A2]	dsp:24[A2]		
[A3]	dsp:8[A3]	dsp:16[A3]	dsp:24[A3]	[A3]	dsp:8[A3]	dsp:16[A3]	dsp:24[A3]		

<sup>\*1</sup> 間接命令アドレッシングまたはバンク1レジスタ直接が使用できます。

## 【フラグ変化】

フラグ	U	ı	0	В	S	Z	D	С
変化	_	_		_	_	_	_	_

#### 条件

O:除数(src)が0のとき"1"、それ以外のとき"0"になります。

## 【記述例】

#12,R0L DIVU.B DIVU.W R0,R2 DIVU.L A0,R7R5 DIVU.B R3L,[A0] DIVU.W [A1],R4 DIVU.L R2R0,[A3] DIVX

## 符号付き除算 Signed Divide extra

DIVX

【構文】

【命令コード/サイクル数】 Page=202

DIVX.size src,dest - B, W, L

## 【オペレーション】

dest = dest / src;

## 【機能】

- dest を src で符号付き除算し、商を dest に格納します。商は- 方向に丸められます。
- ・サイズ指定子(.size)に ".B" を指定した場合、src/destとも8ビットで演算し、結果を8ビットで格納し
- •サイズ指定子(.size)に ".W" を指定した場合、src/destとも16ビットで演算し、結果を16ビットで格納
- •サイズ指定子(.size)に ".L" を指定した場合、src/destとも32ビットで演算し、結果を32ビットで格納 します。

## 【選択可能なsrc/dest】

	sr	c*1		dest*1				
R0L/R0/R2R0	R0H/R2/R3R1	R2L/R1/R6R4	R2H/R3/R7R5	R0L/R0/R2R0	R0H/R2/R3R1	R2L/R1/R6R4	R2H/R3/R7R5	
R1L/R4/A0	R1H/R6/A1	R3L/R5/A2	R3H/R7/A3	R1L/R4/A0	R1H/R6/A1	R3L/R5/A2	R3H/R7/A3	
#IMMEX	dsp:8[FB]	dsp:16[FB]	dsp:24		dsp:8[FB]	dsp:16[FB]	dsp:24	
#IMM	dsp:16	dsp:16[SB]	dsp:24[SB]		dsp:16	dsp:16[SB]	dsp:24[SB]	
[A0]	dsp:8[A0]	dsp:16[A0]	dsp:24[A0]	[A0]	dsp:8[A0]	dsp:16[A0]	dsp:24[A0]	
[A1]	dsp:8[A1]	dsp:16[A1]	dsp:24[A1]	[A1]	dsp:8[A1]	dsp:16[A1]	dsp:24[A1]	
[A2]	dsp:8[A2]	dsp:16[A2]	dsp:24[A2]	[A2]	dsp:8[A2]	dsp:16[A2]	dsp:24[A2]	
[A3]	dsp:8[A3]	dsp:16[A3]	dsp:24[A3]	[A3]	dsp:8[A3]	dsp:16[A3]	dsp:24[A3]	

<sup>\*1</sup> 間接命令アドレッシングまたはバンク1レジスタ直接が使用できます。

### 【フラグ変化】

フラグ	U	I	0	В	S	Z	D	С
変化	-	-		-	-	-	-	-

#### 条件

O:除数(src)が0のとき、または演算の結果、-128(.B)または+127(.B)、-32768(.W)または+32767(.W)、 -2147483648(L)または+2147483647(L)を超えると"1"、それ以外のとき"0"になります。

### 【記述例】

DIVX.B #12,R0L DIVX.W R0,R2 DIVX.L A0.R7R5 DIVX.B R3L,[A0] DIVX.W [A1],R4 DIVX.L R2R0,[A3]

## **DSBB**

## ボロー付き10進減算 Subtract Decimal with Borrow

## **DSBB**

【構文】

【命令コード/サイクル数】 Page=203

DSBB.size src,dest — В, W, L

【オペレーション】

 $dest = dest - src - \sim C;$ 

## 【機能】

• destからsrcとCフラグの反転を10進減算し、destに格納します。

## 【選択可能なsrc/dest】

	sr	c*1		dest*1					
R0L/R0/R2R0	R0H/R2/R3R1	R2L/R1/R6R4	R2H/R3/R7R5	R0L/R0/R2R0	R0H/R2/R3R1	R2L/R1/R6R4	R2H/R3/R7R5		
R1L/R4/A0	R1H/R6/A1	R3L/R5/A2	R3H/R7/A3	R1L/R4/A0	R1H/R6/A1	R3L/R5/A2	R3H/R7/A3		
#IMMEX	dsp:8[FB]	dsp:16[FB]	dsp:24		dsp:8[FB]	dsp:16[FB]	dsp:24		
#IMM	dsp:16	dsp:16[SB]	dsp:24[SB]		dsp:16	dsp:16[SB]	dsp:24[SB]		
[A0]	dsp:8[A0]	dsp:16[A0]	dsp:24[A0]	[A0]	dsp:8[A0]	dsp:16[A0]	dsp:24[A0]		
[A1]	dsp:8[A1]	dsp:16[A1]	dsp:24[A1]	[A1]	dsp:8[A1]	dsp:16[A1]	dsp:24[A1]		
[A2]	dsp:8[A2]	dsp:16[A2]	dsp:24[A2]	[A2]	dsp:8[A2]	dsp:16[A2]	dsp:24[A2]		
[A3]	dsp:8[A3]	dsp:16[A3]	dsp:24[A3]	[A3]	dsp:8[A3]	dsp:16[A3]	dsp:24[A3]		

<sup>\*1</sup> 間接命令アドレッシングまたはバンク1レジスタ直接が使用できます。

## 【フラグ変化】

フラグ	U	ı	0	В	S	Z	D	С
変化	_	_	_	_			_	

### 条件

S: 演算の結果、MSBが"1"になると"1"、それ以外のとき"0"になります。

Z: 演算の結果が0のとき "1"、それ以外のとき "0" になります。 C: 演算の結果が0以上のとき "1"、それ以外のとき "0" になります。

### 【記述例】

DSBB.B #12,R0L DSBB.W R0,R2 DSBB.L A0,R7R5 DSBB.B R3L,mem[A0] [A1],R4 DSBB.W DSBB.L R2R0,[A3]

**DSUB** 

10進減算 **Subtract Decimal** 

**DSUB** 

【構文】

DSUB.size src,dest – B , W , L 【命令コード/サイクル数】 Page=204

【オペレーション】

dest = dest - src;

## 【機能】

• destから src を 10 進減算し、dest に格納します。

## 【選択可能なsrc/dest】

	sr	c*1		dest*1					
R0L/R0/R2R0	R0H/R2/R3R1	R2L/R1/R6R4	R2H/R3/R7R5	R0L/R0/R2R0	R0H/R2/R3R1	R2L/R1/R6R4	R2H/R3/R7R5		
R1L/R4/A0	R1H/R6/A1	R3L/R5/A2	R3H/R7/A3	R1L/R4/A0	R1H/R6/A1	R3L/R5/A2	R3H/R7/A3		
#IMMEX	dsp:8[FB]	dsp:16[FB]	dsp:24		dsp:8[FB]	dsp:16[FB]	dsp:24		
#IMM	dsp:16	dsp:16[SB]	dsp:24[SB]		dsp:16	dsp:16[SB]	dsp:24[SB]		
[A0]	dsp:8[A0]	dsp:16[A0]	dsp:24[A0]	[A0]	dsp:8[A0]	dsp:16[A0]	dsp:24[A0]		
[A1]	dsp:8[A1]	dsp:16[A1]	dsp:24[A1]	[A1]	dsp:8[A1]	dsp:16[A1]	dsp:24[A1]		
[A2]	dsp:8[A2]	dsp:16[A2]	dsp:24[A2]	[A2]	dsp:8[A2]	dsp:16[A2]	dsp:24[A2]		
[A3]	dsp:8[A3]	dsp:16[A3]	dsp:24[A3]	[A3]	dsp:8[A3]	dsp:16[A3]	dsp:24[A3]		

<sup>\*1</sup> 間接命令アドレッシングまたはバンク1レジスタ直接が使用できます。

## 【フラグ変化】

フラグ	U	ı	0	В	S	Z	D	С
変化	_	_	_	_			_	

### 条件

S: 演算の結果、MSBが"1"になると"1"、それ以外のとき"0"になります。

Z: 演算の結果が0のとき "1"、それ以外のとき "0" になります。 C: 演算の結果が0以上のとき "1"、それ以外のとき "0" になります。

#### 【記述例】

DSUB.B #12,R0L DSUB.W R0,R2 DSUB.L A0,R7R5 DSUB.B R3L,[A0] mem[A1],R4 DSUB.W DSUB.L R2R0,[A3]

## **EDIV**

### 符号付き除算 Extended Signed Divide with Remainder

## **EDIV**

【構文】

【命令コード/サイクル数】 Page=205

EDIV.size src,dest - B , W , L

## 【オペレーション】

destL(商) = dest / src; destH(剰余)= dest % src;

### 【機能】

- dest を src で符号付き除算し、商を dest の下位に、剰余を dest の上位に格納します。商は0方向に丸め られ剰余の符号は被除数(dest)の符号と同一になります。
- サイズ指定子(.size)に ".B" を指定した場合、srcを8ビット、destを16ビットで演算し、商と剰余を それぞれ8ビットで格納します。destにはR0(R0H:R0L)、R1(R1H:R1L)、R2(R2H:R2L)、R3(R3H:R3L) の4種類が指定できます。
- サイズ指定子(.size)に ".W" を指定した場合、srcを16ビット、destを32ビットで演算し、商と剰余を それぞれ16ビットで格納します。destにはR2R0(R2:R0)、R3R1(R3:R1)、R6R4(R6:R4)、R7R5(R7:R5) の4種類が指定できます。
- •サイズ指定子(.size)に ".L" を指定した場合、srcを32ビット、destを64ビットで演算し、商と剰余を それぞれ32ビットで格納します。destにはR3R1R2R0(R3R1:R2R0)、R7R5R6R4(R7R5:R6R4)、 A1A0(A1:A0)、A3A2(A3:A2)の4種類が指定できます。

### 【選択可能なsrc/dest】

	sr	c*1		dest*1			
R0L/R0/R2R0	R0H/R2/R3R1	R2L/R1/R6R4	R2H/R3/R7R5	R0/R2R0/R3R1R2R0	R2/R3R1/R7R5R6R4		
R1L/R4/A0	R1H/R6/A1	R3L/R5/A2	R3H/R7/A3	R1/R6R4/A1A0	R3/R7R5/A3A2		
#IMMEX	dsp:8[FB]	dsp:16[FB]	dsp:24				
#IMM	dsp:16	dsp:16[SB]	dsp:24[SB]				
[A0]	dsp:8[A0]	dsp:16[A0]	dsp:24[A0]				
[A1]	dsp:8[A1]	dsp:16[A1]	dsp:24[A1]				
[A2]	dsp:8[A2]	dsp:16[A2]	dsp:24[A2]				
[A3]	dsp:8[A3]	dsp:16[A3]	dsp:24[A3]				

<sup>\*1</sup> 間接命令アドレッシングまたはバンク1レジスタ直接が使用できます。

### 【フラグ変化】

フラグ	U	ı	0	В	S	Z	D	С
変化	_	_		_	_	_	_	1

#### 条件

O:除数(src)が0のとき、または演算の結果、-128(.B)または+127(.B)、-32768(.W)または+32767(.W)、 -2147483648(.L)または+2147483647(.L)を超えると"1"、それ以外のとき"0"になります。

## 【記述例】

EDIV.B #12,R0 ; R0H:R0L ÷ 12 EDIV.W R0,R3R1 ; R3:R1 ÷ R0 EDIV.L A0,R7R5R6R4 ; R7R5:R6R4 ÷ A0 EDIV.W [A1],R2R0 ; R2:R0 ÷ [A1]

## **EDIVU**

## 符号なし除算 Extended Unsigned Divide with Remainder

## **EDIVU**

【構文】

【命令コード/サイクル数】 Page=206

EDIVU.size src,dest - B , W , L

## 【オペレーション】

destL(商) = dest / src; destH(剰余)= dest % src;

#### 【機能】

- dest を src で符号なし除算し、商を dest の下位に、剰余を dest の上位に格納します。
- サイズ指定子(.size) に ".B" を指定した場合、src を8ビット、dest を16ビットで演算し、商と剰余を それぞれ8ビットで格納します。destにはR0(R0H:R0L)、R1(R1H:R1L)、R2(R2H:R2L)、R3(R3H:R3L) の4種類が指定できます。
- サイズ指定子(.size)に ".W" を指定した場合、srcを16ビット、destを32ビットで演算し、商と剰余を それぞれ16ビットで格納します。destにはR2R0(R2:R0)、R3R1(R3:R1)、R6R4(R6:R4)、R7R5(R7:R5) の4種類が指定できます。
- •サイズ指定子(.size)に ".L" を指定した場合、srcを32ビット、destを64ビットで演算し、商と剰余を それぞれ32ビットで格納します。destにはR3R1R2R0(R3R1:R2R0)、R7R5R6R4(R7R5:R6R4)、 A1A0(A1:A0)、A3A2(A3:A2)の4種類が指定できます。

#### 【選択可能なsrc/dest】

	sr	c*1		dest*1			
R0L/R0/R2R0	R0H/R2/R3R1	R2L/R1/R6R4	R2H/R3/R7R5	R0/R2R0/R3R1R2R0	R2/R3R1/R7R5R6R4		
R1L/R4/A0	R1H/R6/A1	R3L/R5/A2	R3H/R7/A3	R1/R6R4/A1A0	R3/R7R5/A3A2		
#IMMEX	dsp:8[FB]	dsp:16[FB]	dsp:24				
#IMM	dsp:16	dsp:16[SB]	dsp:24[SB]				
[A0]	dsp:8[A0]	dsp:16[A0]	dsp:24[A0]				
[A1]	dsp:8[A1]	dsp:16[A1]	dsp:24[A1]				
[A2]	dsp:8[A2]	dsp:16[A2]	dsp:24[A2]				
[A3]	dsp:8[A3]	dsp:16[A3]	dsp:24[A3]				

<sup>\*1</sup> 間接命令アドレッシングまたはバンク1レジスタ直接が使用できます。

### 【フラグ変化】

フラグ	U	I	0	В	S	Z	D	С
変化	_	_		_	_	_	_	_

### 条件

O: 演算の結果、商が8ビット(.B)、16ビット(.W)、32ビット(.L)を超えるか、または除数(src)が0の とき"1"、それ以外のとき"0"になります。

#### 【記述例】

EDIVU.B #12,R0 ; R0H:R0L ÷ 12 EDIVU.W R0.R3R1 ; R3:R1 ÷ R0 EDIVU.L A0,R7R5R6R4 ; R7R5:R6R4 ÷ A0 EDIVU.W [A1],R2R0 ; R2:R0 ÷ [A1]

## **EDIVX**

### 符号付き除算 Extended Signed Divide extra with Remainder

## **EDIVX**

【構文】

【命令コード/サイクル数】 Page=207

EDIVX.size src,dest - B , W , L

## 【オペレーション】

destL(商) = dest / src; destH(剰余)= dest % src;

### 【機能】

- dest を src で符号付き除算し、商を dest の下位に、剰余を dest の上位に格納します。商は 方向に丸 められ剰余の符号は除数(src)の符号と同一になります。
- サイズ指定子(.size)に ".B" を指定した場合、srcを8ビット、destを16ビットで演算し、商と剰余を それぞれ8ビットで格納します。destにはR0(R0H:R0L)、R1(R1H:R1L)、R2(R2H:R2L)、R3(R3H:R3L) の4種類が指定できます。
- サイズ指定子(.size)に ".W" を指定した場合、srcを16ビット、destを32ビットで演算し、商と剰余を それぞれ16ビットで格納します。destにはR2R0(R2:R0)、R3R1(R3:R1)、R6R4(R6:R4)、R7R5(R7:R5) の4種類が指定できます。
- •サイズ指定子(.size)に ".L" を指定した場合、srcを32ビット、destを64ビットで演算し、商と剰余を それぞれ32ビットで格納します。destにはR3R1R2R0(R3R1:R2R0)、R7R5R6R4(R7R5:R6R4)、 A1A0(A1:A0)、A3A2(A3:A2)の4種類が指定できます。

## 【選択可能なsrc/dest】

	sr	c*1		dest*1			
R0L/R0/R2R0	R0H/R2/R3R1	R2L/R1/R6R4	R2H/R3/R7R5	R0/R2R0/R3R1R2R0	R2/R3R1/R7R5R6R4		
R1L/R4/A0	R1H/R6/A1	R3L/R5/A2	R3H/R7/A3	R1/R6R4/A1A0	R3/R7R5/A3A2		
#IMMEX	dsp:8[FB]	dsp:16[FB]	dsp:24				
#IMM	dsp:16	dsp:16[SB]	dsp:24[SB]				
[A0]	dsp:8[A0]	dsp:16[A0]	dsp:24[A0]				
[A1]	dsp:8[A1]	dsp:16[A1]	dsp:24[A1]				
[A2]	dsp:8[A2]	dsp:16[A2]	dsp:24[A2]				
[A3]	dsp:8[A3]	dsp:16[A3]	dsp:24[A3]				

<sup>\*1</sup> 間接命令アドレッシングまたはバンク1レジスタ直接が使用できます。

### 【フラグ変化】

フラグ	U	ı	0	В	S	Z	D	С
変化	_	_		_	_	_	_	1

#### 条件

O:除数(src)が0のとき、または演算の結果、-128(.B)または+127(.B)、-32768(.W)または+32767(.W)、 -2147483648(.L)または+2147483647(.L)を超えると"1"、それ以外のとき"0"になります。

## 【記述例】

Page 79 of 280

EDIVX.B #12,R0 ; R0H:R0L ÷ 12 EDIVX.W R0,R3R1 ; R3:R1 ÷ R0 EDIVX.L A0,R7R5R6R4 ; R7R5:R6R4 ÷ A0 EDIVX.W [A1],R2R0 ; R2:R0 ÷ [A1]

**EMUL** 

## 符号付き乗算 Extended Signed Multiply

## **EMUL**

【構文】

【命令コード/サイクル数】 Page=208

EMUL.size src,dest
B, W, L

【オペレーション】

destH:dest = dest \* src;

#### 【機能】

- srcとdestを符号付き乗算し、結果をdestH:destに格納します。
- •サイズ指定子(.size)に ".B" を指定した場合、src、destとも8ビットで演算し、結果を16ビットで格納します。destにはR0L(R0H:R0L)、R1L(R1H:R1L)、R2L(R2H:R2L)、R3L(R3H:R3L)の4種類が指定できます。
- サイズ指定子(.size) に ".W" を指定した場合、src、destとも16ビットで演算し、結果を32ビットで格納します。destにはR0(R2:R0)、R1(R3:R1)、R4(R6:R4)、R5(R7:R5)の4種類が指定できます。
- サイズ指定子(.size) に ".L" を指定した場合、src、destとも32 ビットで演算し、結果を64 ビットで格納します。destにはR2R0(R3R1:R2R0)、R6R4(R7R5:R6R4)、A0(A1:A0)、A2(A3:A2)の4種類が指定できます。

## 【選択可能なsrc/dest】

	sr	c*1		dest*1					
R0L/R0/R2R0	R0H/R2/R3R1	R2L/R1/R6R4	R2H/R3/R7R5	R0L/R0/R2R0	R0H/R2/R3R1	R2L/R1/R6R4	R2H/R3/R7R5		
R1L/R4/A0	R1H/R6/A1	R3L/R5/A2	R3H/R7/A3	R1L/R4/A0	R1H/R6/A1	R3L/R5/A2	R3H/R7/A3		
#IMMEX	dsp:8[FB]	dsp:16[FB]	dsp:24						
#IMM	dsp:16	dsp:16[SB]	dsp:24[SB]						
[A0]	dsp:8[A0]	dsp:16[A0]	dsp:24[A0]						
[A1]	dsp:8[A1]	dsp:16[A1]	dsp:24[A1]						
[A2]	dsp:8[A2]	dsp:16[A2]	dsp:24[A2]						
[A3]	dsp:8[A3]	dsp:16[A3]	dsp:24[A3]						

<sup>\*1</sup> 間接命令アドレッシングまたはバンク1レジスタ直接が使用できます。

### 【フラグ変化】

フラグ	U	I	0	В	S	Z	D	С
変化	_	_	_	_	_	_	_	_

### 【記述例】

 EMUL.B
 #12,R0L
 ; R0L x 12
 R0H:R0L (=R0)

 EMUL.W
 R0,R1
 ; R1 x R0
 R3:R1 (=R3R1)

 EMUL.L
 A0,R6R4
 ; R6R4 x A0
 R7R5:R6R4

 EMUL.W
 [A1],R0
 ; R0 x [A1]
 R2:R0 (=R2R0)

## **EMULU**

## 符号なし乗算 **Extended Unsigned Multiply**

## **EMULU**

【構文】

【命令コード/サイクル数】 Page=209

EMULU.size src,dest - B, W, L

【オペレーション】

dest = dest \* src;

#### 【機能】

- src とdestを符号なし乗算し、結果をdestに格納します。
- ・サイズ指定子(.size)に ".B" を指定した場合、src、destとも8ビットで演算し、結果を16ビットで格納 します。destにはR0L(R0H:R0L)、R1L(R1H:R1L)、R2L(R2H:R2L)、R3L(R3H:R3L)の4種類が指定で
- •サイズ指定子(.size)に ".W" を指定した場合、src、destとも16ビットで演算し、結果を32ビットで格 納します。destにはR0(R2:R0)、R1(R3:R1)、R4(R6:R4)、R5(R7:R5)の4種類が指定できます。
- •サイズ指定子(.size)に ".L" を指定した場合、src、destとも32ビットで演算し、結果を64ビットで格 納します。destにはR2R0(R3R1:R2R0)、R6R4(R7R5:R6R4)、A0(A1:A0)、A2(A3:A2)の4種類が指定で きます。

### 【選択可能なsrc/dest】

	sr	c*1		dest*1					
R0L/R0/R2R0	R0H/R2/R3R1	R2L/R1/R6R4	R2H/R3/R7R5	R0L/R0/R2R0	R0H/R2/R3R1	R2L/R1/R6R4	R2H/R3/R7R5		
R1L/R4/A0	R1H/R6/A1	R3L/R5/A2	R3H/R7/A3	R1L/R4/A0	R1H/R6/A1	R3L/R5/A2	R3H/R7/A3		
#IMMEX	dsp:8[FB]	dsp:16[FB]	dsp:24						
#IMM	dsp:16	dsp:16[SB]	dsp:24[SB]						
[A0]	dsp:8[A0]	dsp:16[A0]	dsp:24[A0]						
[A1]	dsp:8[A1]	dsp:16[A1]	dsp:24[A1]						
[A2]	dsp:8[A2]	dsp:16[A2]	dsp:24[A2]						
[A3]	dsp:8[A3]	dsp:16[A3]	dsp:24[A3]						

<sup>\*1</sup> 間接命令アドレッシングまたはバンク1レジスタ直接が使用できます。

## 【フラグ変化】

フラグ	U	I	0	В	S	Z	D	C
変化	-	-	-	-	-	-	-	-

#### 【記述例】

EMULU.B #12,R0L ;  $R0L \times 12$  R0H:R0L (=R0)EMULU.W R0,R1 ;  $R1 \times R0$  R3:R1 (=R3R1) EMULU.L A0,R6R4 ; R6R4 × A0 R7R5:R6R4 EMULU.W [A1],R0 ;  $R0 \times [A1]$  R2:R0 (=R2R0)

## **ENTER**

スタックフレーム生成 Enter and Create Stack Frame

## **ENTER**

【構文】

**ENTER** src 【命令コード/サイクル数】 Page=209

【オペレーション】

SP SP - 4;


\*SP FB;

FΒ SP;

SP SP - src;

#### 【機能】

- スタックフレームを生成します。src はスタックフレームのサイズです。
- 下記にサブルーチンの先頭でENTER 命令を実行する前後のスタック領域の状態を示します。



## 【選択可能なsrc】

	sr	C
#IMM:8*1	#IMM:16*1	

<sup>\*1 #</sup>IMMには4の倍数を設定してください。

### 【フラグ変化】

フラグ	U	ı	0	В	S	Z	D	С
変化	-	-	-	-	-	-	-	-

## 【記述例】

**ENTER** #12

## **EXITD**

## スタックフレーム解放 Exit and Deallocate Stack Frame

## **EXITD**

【構文】 **EXITD**  【命令コード/サイクル数】 Page=210

【オペレーション】

SP FB; = FΒ \*SP:


SP SP + 4;

PC \*SP;

SP SP + 4:

## 【機能】

- スタックフレームを解放し、サブルーチンから復帰します。
- •本命令はENTER命令と対で使用してください。
- 下記にサブルーチンの最後でEXITD命令を実行する前後のスタック領域の状態を示します。



## 【フラグ変化】

フラグ	U	I	0	В	S	Z	D	С
変化	_	_	_	_	_	_	_	1

【記述例】 **EXITD** 

# **EXITI**

## 割り込みスタックフレーム解放 Exit Interrupt and Deallocate Stack Frame

## **EXITI**


【構文】 **EXITI**  【命令コード/サイクル数】 Page=210

## 【オペレーション】

SP = FB; FΒ \*SP: SP SP + 4;PC \*SP; SP SP + 4: FLG = \*SP; SP SP + 4;

#### 【機能】

- •スタックフレームを解放し、割り込みルーチンから復帰します。
- •本命令はENTER命令と対で使用してください。
- 下記に割り込みルーチンの最後でEXITI命令を実行する前後のスタック領域の状態を示します。



### 【フラグ変化】

フラグ	U	ı	0	В	S	Z	D	С
変化*1								

\*1 すべて割り込み発生前の値(スタックに退避された値)になります。

【記述例】 **EXITI** 

符号拡張 **EXTS** Sign Extend

**EXTS** 

【構文】

【命令コード/サイクル数】 src,dest Page=210

EXTS.size - BW, BL, WL

【オペレーション】

dest = (short | long) src;

#### 【機能】

- src を符号拡張し、dest に格納します。
- •サイズ指定子(.size)が ".BW" の場合、8ビットのsrcを16ビットに符号拡張しdestに格納します。
- サイズ指定子(.size)が ".BL" の場合、8 ビットの src を 32 ビットに符号拡張 し dest に格納します。
- サイズ指定子(.size)が ".WL" の場合、16ビットのsrcを32ビットに符号拡張しdestに格納します。

## 【選択可能なsrc/dest】

	sr	c*1		dest*1				
R0L/R0/R2R0	R0H/R2 <del>/R3R1</del>	R2L/R1/R6R4	R2H/R3/R7R5	ROL/RO/R2R0	R0H/R2/R3R1	R2L/R1/R6R4	R2H/R3/R7R5	
R1L/R4/A0	R1H/R6/ <del>//</del> 4	R3L/R5 <del>/A2</del>	R3H/R7/ <del>A3</del>	R1L/R4/A0	R1H/R6/A1	R3L/R5/A2	R3H/R7/A3	
#IMMEX	dsp:8[FB]	dsp:16[FB]	dsp:24		dsp:8[FB]	dsp:16[FB]	dsp:24	
#IMM*2	dsp:16	dsp:16[SB]	dsp:24[SB]		dsp:16	dsp:16[SB]	dsp:24[SB]	
[A0]	dsp:8[A0]	dsp:16[A0]	dsp:24[A0]	[A0]	dsp:8[A0]	dsp:16[A0]	dsp:24[A0]	
[A1]	dsp:8[A1]	dsp:16[A1]	dsp:24[A1]	[A1]	dsp:8[A1]	dsp:16[A1]	dsp:24[A1]	
[A2]	dsp:8[A2]	dsp:16[A2]	dsp:24[A2]	[A2]	dsp:8[A2]	dsp:16[A2]	dsp:24[A2]	
[A3]	dsp:8[A3]	dsp:16[A3]	dsp:24[A3]	[A3]	dsp:8[A3]	dsp:16[A3]	dsp:24[A3]	

- \*1 間接命令アドレッシングまたはバンク1レジスタ直接が使用できます。
- \*2 取りうる範囲は-128 IMM +127(.BW, .BL)、-32768 IMM +32767(.WL)です。

## 【フラグ変化】

フラグ	U	ı	0	В	S	Z	D	С
変化	-	_	_	_			_	_

### 条件

S: 演算の結果、MSBが"1"になると"1"、それ以外のとき"0"になります。

Z: 演算の結果が0のとき "1"、それ以外のとき "0" になります。

## 【記述例】

EXTS.BW R0L,R1 EXTS.BL R2L,R6R4 EXTS.WL R3,[A0]

**EXTZ** 

ゼロ拡張 Zero Extend

**EXTZ** 

【構文】

【命令コード/サイクル数】 Page=212

EXTZ.size(:format) src,dest — G, S 

【オペレーション】

dest = (unsigned short | unsigned long) src;

## 【機能】

- src をゼロ拡張し、dest に格納します。
- サイズ指定子(.size)が ".BW" の場合、8ビットのsrcを16ビットにゼロ拡張しdestに格納します。
- •サイズ指定子(.size)が ".BL" の場合、8ビットの src を 32 ビットにゼロ拡張 し dest に格納します。
- •サイズ指定子(.size)が ".WL" の場合、16ビットの srcを32ビットにゼロ拡張しdestに格納します。

## 【選択可能なsrc/dest】

(フォーマット別のsrc/destは次のページを参照してください。

	sr	c*1		dest*1				
R0L/R0/R2R0	R0H/R2/R3R1	R2L/R1 <del>/R6R4</del>	R2H/R3/R7R5	R0L/R0/R2R0	ROH/R2/R3R1	R2L/R1/R6R4	R2H/R3/R7R5	
R1L/R4/A0	R1H/R6/A4	R3L/R5/A2	R3H/R7/ <del>A3</del>	R1L/R4/A0	R1H/R6/A1	R3L/R5/A2	R3H/R7/A3	
#IMMEX	dsp:8[FB]	dsp:16[FB]	dsp:24		dsp:8[FB]	dsp:16[FB]	dsp:24	
#IMM*2	dsp:16	dsp:16[SB]	dsp:24[SB]		dsp:16	dsp:16[SB]	dsp:24[SB]	
[A0]	dsp:8[A0]	dsp:16[A0]	dsp:24[A0]	[A0]	dsp:8[A0]	dsp:16[A0]	dsp:24[A0]	
[A1]	dsp:8[A1]	dsp:16[A1]	dsp:24[A1]	[A1]	dsp:8[A1]	dsp:16[A1]	dsp:24[A1]	
[A2]	dsp:8[A2]	dsp:16[A2]	dsp:24[A2]	[A2]	dsp:8[A2]	dsp:16[A2]	dsp:24[A2]	
[A3]	dsp:8[A3]	dsp:16[A3]	dsp:24[A3]	[A3]	dsp:8[A3]	dsp:16[A3]	dsp:24[A3]	

- \*1 間接命令アドレッシングまたはバンク1レジスタ直接が使用できます。
- \*2 取りうる範囲は0 IMM +255(.BW, .BL)、0 IMM +65535(.WL)です。

### 【フラグ変化】

フラグ	U	I	0	В	S	Z	D	С
変化	-	_	_	_			_	_

#### 条件

S: 常に"0"になります。

Z: 演算の結果が0のとき "1"、それ以外のとき "0" になります。

## 【記述例】

EXTZ.BW R0L,R1 EXTZ.BL R2L,R6R4 EXTZ.WL R3,[A0] EXTZ.WL R0,A0

## 【フォーマット別 src/dest】

## Gフォーマット

	sr	c*1		dest*1				
R0L/R0/R2R0	R0H/R2/R3R1	R2L/R1/R6R4	R2H/R3/R7R5	R0L/R0/R2R0	R0H/R2/R3R1	R2L/R1/R6R4	R2H/R3/R7R5	
R1L/R4/A0	R1H/R6/ <del>//</del> 4	R3L/R5 <del>/A2</del>	R3H/R7/ <del>A3</del>	R1L/R4/A0	R1H/R6/A1	R3L/R5/A2	R3H/R7/A3	
#IMMEX	dsp:8[FB]	dsp:16[FB]	dsp:24		dsp:8[FB]	dsp:16[FB]	dsp:24	
#IMM	dsp:16	dsp:16[SB]	dsp:24[SB]		dsp:16	dsp:16[SB]	dsp:24[SB]	
[A0]	dsp:8[A0]	dsp:16[A0]	dsp:24[A0]	[A0]	dsp:8[A0]	dsp:16[A0]	dsp:24[A0]	
[A1]	dsp:8[A1]	dsp:16[A1]	dsp:24[A1]	[A1]	dsp:8[A1]	dsp:16[A1]	dsp:24[A1]	
[A2]	dsp:8[A2]	dsp:16[A2]	dsp:24[A2]	[A2]	dsp:8[A2]	dsp:16[A2]	dsp:24[A2]	
[A3]	dsp:8[A3]	dsp:16[A3]	dsp:24[A3]	[A3]	dsp:8[A3]	dsp:16[A3]	dsp:24[A3]	

<sup>\*1</sup> 間接命令アドレッシングまたはバンク1レジスタ直接が使用できます。

## Sフォーマット

	src	*1*2				dest*1	
ROL/RO/R2RO	R0H/R2/R3R1	R2L/R1/R6R4	R2H/R3/R7R5	A0	A1	A2	A3
R1L/R4/A0	R1H/R6/A1	R3L/R5/A2	R3H/R7/A3				
#IMMEX	dsp:8[FB]	dsp:16[FB]	dsp:24				
#IMM	dsp:16	dsp:16[SB]	dsp:24[SB]				
[A0]	dsp:8[A0]	dsp:16[A0]	dsp:24[A0]				
[A1]	dsp:8[A1]	dsp:16[A1]	dsp:24[A1]				
[A2]	dsp:8[A2]	dsp:16[A2]	dsp:24[A2]				
[A3]	dsp:8[A3]	dsp:16[A3]	dsp:24[A3]				

<sup>\*1</sup> サイズ指定子(.size)には ".WL" のみ指定できます。従いまして、src は16ビット、dest は32ビット固 定です。

<sup>\*2</sup> 間接命令アドレッシングまたはバンク1レジスタ直接が使用できます。

**FCLR** 

フラグのクリア Clear a Flag **FCLR** 

【構文】

FCLR dest

【命令コード/サイクル数】 Page=214

【オペレーション】

dest = 0;

## 【機能】

• dest に "0" を格納します。

【選択可能なdest】

				dest				
U	I	0	В	S	Z	D	С	

## 【フラグ変化】

フラグ	U	I	0	В	S	Z	D	С
変化	*1	*1	*1	*1	*1	*1	*1	*1

\*1 指定されたフラグが"0"になります。

【記述例】

FCLR I S FCLR O

**FREIT** 

高速割り込みからの復帰 Return from Fast Interrupt

**FREIT** 

【構文】 **FREIT**  【命令コード/サイクル数】 Page=214

【オペレーション】 FLG = SVF;PC = SVP;

### 【機能】

• 高速割り込み要求を受け付けた時に退避したPCおよびFLGを高速割り込みレジスタから復帰し、割 り込みルーチンから戻ります。

## 【フラグ変化】

フラグ	U	ı	0	В	S	Z	D	С
変化*1								

\*1 すべて割り込み発生前の値(SVFに退避された値)になります。

【記述例】 **FREIT** 

**FSET** 

フラグのセット Set a Flag

**FSET** 

【構文】

**FSET** dest 【命令コード/サイクル数】 Page=214

【オペレーション】

dest = 1;

【機能】

• destに"1"を格納します。

【選択可能なdest】

				dest				
U	I	0	В	S	Z	D	С	

## 【フラグ変化】

フラグ	U	ı	0	В	S	Z	D	С
変化	*1	*1	*1	*1	*1	*1	*1	*1

\*1 指定されたフラグが"1"になります。

【記述例】

**FSET** 1 S **FSET FSET** 0

インクリメント INC INC Increment

【構文】

【命令コード/サイクル数】 Page=215

INC.size dest – B , W , L

【オペレーション】

dest = dest + 1;

## 【機能】

• destに1を加算し、destに格納します。

## 【選択可能なdest】

	dest*1										
R0L/R0/R2R0	R0H/R2/R3R1	R2L/R1/R6R4	R2H/R3/R7R5								
R1L/R4/A0	R1H/R6/A1	R3L/R5/A2	R3H/R7/A3								
	dsp:8[FB]	dsp:16[FB]	dsp:24								
	dsp:16	dsp:16[SB]	dsp:24[SB]								
[A0]	dsp:8[A0]	dsp:16[A0]	dsp:24[A0]								
[A1]	dsp:8[A1]	dsp:16[A1]	dsp:24[A1]								
[A2]	dsp:8[A2]	dsp:16[A2]	dsp:24[A2]								
[A3]	dsp:8[A3]	dsp:16[A3]	dsp:24[A3]								

<sup>\*1</sup> 間接命令アドレッシングまたはバンク1レジスタ直接が使用できます。

## 【フラグ変化】

フラグ	U	ı	0	В	S	Z	D	С
変化	_	_	_	_			_	_

### 条件

S: 演算の結果、MSBが"1"になると"1"、それ以外のとき"0"になります。

Z: 演算の結果が0のとき"1"、それ以外のとき"0"になります。

## 【記述例】

R<sub>0</sub>L INC.B INC.W R2 INC.L R7R5 INC.L A0 INC.W mem[SB]

# **INDEX** Type

インデックス Index

# **INDEX***Type*

【構文】

INDEX Type.size src — В, W, L 【命令コード/サイクル数】 Page=216

【オペレーション】

## 【機能】

- •次の命令のアドレッシングモードをモディファイします。
- •この命令の直後には割り込み要求を受け付けません。
- •配列をアクセスするために使用します。
- Typeには次の種類があります。
- •詳細は「3.3 インデックス命令」を参照してください。

Туре	機能
В	次の命令がジェネリック形式のオペランドを2つ持つ命令のとき、srcとdestの両方をモディ
	ファイします。
1	次の命令がジェネリック形式またはショート形式のオペランドを1つしか持たない命令のとき
	当該オペランドを、ジェネリック形式のオペランドを2つ持つ命令のとき、srcをモディファ
	イします。
2	次の命令がジェネリック形式のオペランドを2つ持つ命令のときはdestをモディファイしま
	す。

## 【選択可能なsrc】

	src*1										
R0L/R0/R2R0	R0H/R2/R3R1	R2L/R1/R6R4	R2H/R3/R7R5								
R1L/R4/A0	R1H/R6/A1	R3L/R5/A2	R3H/R7/A3								
#IMMEX	dsp:8[FB]	dsp:16[FB]	dsp:24								
#IMM	dsp:16	dsp:16[SB]	dsp:24[SB]								
[A0]	dsp:8[A0]	dsp:16[A0]	dsp:24[A0]								
[A1]	dsp:8[A1]	dsp:16[A1]	dsp:24[A1]								
[A2]	dsp:8[A2]	dsp:16[A2]	dsp:24[A2]								
[A3]	dsp:8[A3]	dsp:16[A3]	dsp:24[A3]								

<sup>\*1</sup> 間接命令アドレッシングまたはバンク1レジスタ直接が使用できます。

### 【フラグ変化】

フラグ	U	ı	0	В	S	Z	D	С
変化	-	-	-	-	-	-	-	-

### 【記述例】

INDEX1.B R<sub>0</sub>L INDEXB.W R2

INT

INT命令割り込み Interrupt

INT

【構文】 INT

src

【命令コード/サイクル数】 Page=217

## 【オペレーション】

SP = SP - 4; \*SP FLG; SP SP - 4; \*SP = PC + 2;

PC = \*(IntBase + src \* 4);

### 【機能】

- src で指定した番号のソフトウェア割り込みが発生します。
- •割り込み番号(src)の範囲は、0 src 255です。
- src が127以下の場合、Uフラグが "0" になり ISP を使用します。
- src が128以上の場合、Uフラグが示すスタックポインタを使用します。
- INT 命令によって発生する割り込みはノンマスカブル割り込みです。

#### 【選択可能なsrc】

	src	
#IMM:8*1		

\*1 #IMM:8は、ソフトウェア割り込み番号です。取りうる範囲は0 IMM:8 255です。

#### 【フラグ変化】

フラグ	U	ı	0	В	S	Z	D	C
変化*1			-	-	-	-		_

\*1 命令実行前のフラグはスタック領域に退避されます。

#### 条件

U: ソフトウェア割り込み番号が127以下のとき"0"になります。それ以外のときは変化しません。

I: "0" になります。 D: "0" になります。

#### 【記述例】

INT #0

**INTO** 

オーバフロー割り込み Interrupt on Overflow

INTO

【構文】 INTO 【命令コード/サイクル数】 Page=217

【オペレーション】

= SP - 4; SP \*SP = FLG; SP SP - 4; \*SP = PC + 1;

PC \*(0xFFFFFE0);

### 【機能】

- 〇フラグが"1"のときオーバフロー割り込みが発生します。
- 0フラグが "0" のとき、割り込みは発生しません。
- •オーバフロー割り込みはノンマスカブル割り込みです。

### 【フラグ変化】

フラグ	U	I	0	В	S	Z	Δ	O
変化*1			-	-	-	-		-

\*1 命令実行前のフラグはスタック領域に退避されます。

### 条件

U: "0" になります。 I: "0" になります。 D: "0" になります。

## 【記述例】

INTO

**JCnd** 

条件分岐 Jump Conditionally **JCnd** 

【構文】 **J**Cnd

label

【命令コード/サイクル数】 Page=217

【オペレーション】

if (true)

PC = label; (= PC + dsp)

### 【機能】

- Cnd で示す条件の真偽値を判断し分岐します。真の場合は分岐しますが、偽の場合は分岐しません。
- Cndには次の種類があります。

Cnd		条件	式	Cnd		条件	式
GEU	C == 1	等しいまたは大きい/		LTU/	C == 0	小さい/	>
/C		Cフラグが "1"		NC		Cフラグが "0"	
EQ/	Z == 1	等しい/	=	NE/	Z == 0	等しくない/	
Z		Zフラグが "1"		NZ		Zフラグが "O"	
GTU	C & ~Z == 1	大きい	<	LEU	C & ~Z == 0	等しいまたは小さい	
PZ	S == 0	正またはゼロ	0	N	S == 1	負	0>
GE	S ^ O == 0	等しい、または符号付		LE	(S ^ O)   Z ==	等しい、または符号付	
		きで大きい			1	きで小さい	
GT	(S ^ O)   Z ==	符号付きで大きい	<	LT	S ^ O == 1	符号付きで小さい	>
	0						
0	O == 1	Οフラグが "1"		NO	O == 0	Oフラグが "O"	

## 【選択可能なlabel】

	label	
PC*1 + dsp:8*2		

- \*1 PCはJCnd命令のある番地+1です。
- \*2 dsp:8の範囲は-128 dsp 127です。

### 【フラグ変化】

フラグ	U	ı	0	В	S	Z	D	C
変化	-	ı	ı	ı	ı	ı	ı	-

## 【記述例】

JC label1 JLT label2

**JMP** 

無条件分岐 Jump Always

**JMP** 

【構文】

【命令コード/サイクル数】 Page=218

【オペレーション】

$$PC = label; (= PC + dsp)$$

### 【機能】

• labelへ分岐します。

## 【選択可能なlabel】

.length	label						
.S	PC*1 + dsp:3	1 dsp:3 8					
.B	PC*1 + dsp:8	-128 dsp:8 127					
.W	PC*1 + dsp:16	-32768 dsp:16 32767					
.A	PC*1 + dsp:24	-8388608 dsp:24 8388607					

<sup>\*1</sup> PCの値はJMP命令のある番地+1です。

## 【フラグ変化】

フラグ	U	ı	0	В	S	Z	D	С
変化	-	-	_	_	-	-	-	-

【記述例】

JMP.B label1 JMP.A label2

## **JMPI**

間接分岐 Jump Indirectly **JMPI** 

【構文】

JMPI.length src – W , L 【命令コード/サイクル数】 Page=219

### 【オペレーション】

分岐距離指定子(.length)が ".W" のとき  $= PC^{*1} + src;$ PC

分岐距離指定子(.length)が ".L" のとき PC

\*1 PCの値はJMP命令のある番地です。

#### 【機能】

- ・srcの内容に対し相対分岐または絶対分岐します。
- •分岐距離指定子(.length)に ".W" を指定した場合、JMPI命令のある番地とsrcの内容を符号付きで加算 した番地に分岐します。srcがメモリの場合、必要なメモリ容量は2バイトです。
- •分岐距離指定子(.length)に ".L" を指定した場合、srcの内容が示す番地に分岐します。src がメモリの 場合、必要なメモリ容量は4バイトです。

#### 【選択可能なsrc】

	src*1									
R0L/R0/R2R0	R0H/R2/R3R1	R2L/R1/R6R4	R2H/R3/R7R5							
R1L/R4/A0	R1H/R6/A1	R3L/R5/A2	R3H/R7/A3							
#IMMEX	dsp:8[FB]	dsp:16[FB]	dsp:24							
#IMM	dsp:16	dsp:16[SB]	dsp:24[SB]							
[A0]	dsp:8[A0]	dsp:16[A0]	dsp:24[A0]							
[A1]	dsp:8[A1]	dsp:16[A1]	dsp:24[A1]							
[A2]	dsp:8[A2]	dsp:16[A2]	dsp:24[A2]							
[A3]	dsp:8[A3]	dsp:16[A3]	dsp:24[A3]							

<sup>\*1</sup> 間接命令アドレッシングまたはバンク1レジスタ直接が使用できます。

#### 【フラグ変化】

フラグ	כ		0	В	Ø	Z	Δ	С
変化	ı	ı	ı	ı	ı	ı	ı	ı

#### 【記述例】

JMPI.W R0 JMPI.L A2 JMPI.W mem[A0]

**JSR** 

サブルーチン分岐 Jump to Subroutine

**JSR** 

【構文】

JSR(.length) label — W , A 【命令コード/サイクル数】 Page=220

【オペレーション】

SP = SP - 4;\*SP =  $(PC + n)^{*1}$ ; PC = label; ( = PC + dsp )

\*1 (PC+n) はJSR命令の次の命令の番地です。

### 【機能】

• label が示すサブルーチンへ分岐します。

#### 【選択可能なlabel】

.length		label
.W	PC*1 + dsp:16	-32768 dsp:16 32767
.A	PC*1 + dsp:24	-8388608 dsp:24 8388607

<sup>\*1</sup> PCの値はJSR命令のある番地+1です。

#### 【フラグ変化】

フラグ	U	I	0	В	S	Z	D	С
変化	_	_	_	_	_	_	_	_

【記述例】

JSR.W subroutine1 JSR.A subroutine2

## **JSRI**

### 間接サブルーチン分岐 Jump to Subroutine Indirectly

**JSRI** 

【構文】

JSRI.length src – W , L 【命令コード/サイクル数】 Page=220

#### 【オペレーション】

分岐距離指定子(.length)が ".W" のとき

SP SP - 4;

\*SP  $(PC + n)^{*1}$ ;

PC  $PC^{*2} + src$ : 分岐距離指定子(.length)が ".L" のとき

SP SP - 4:

\*SP  $(PC + n)^{*1}$ ;

PC src;

- \*1 (PC+n) はJSRI命令の次の命令の番地です。
- \*2 PCの値はJSRI命令のある番地です。

### 【機能】

- src の内容に対し相対サブルーチン分岐または絶対サブルーチン分岐します。
- •分岐距離指定子(.length)に ".W" を指定した場合、JSRI 命令のある番地とsrcの内容を符号付きで加算 した番地にサブルーチン分岐します。srcがメモリの場合、必要なメモリ容量は2バイトです。
- 分岐距離指定子(.length)に ".L" を指定した場合、srcの内容が示す番地にサブルーチン分岐します。 src がメモリの場合、必要なメモリ容量は4バイトです。

#### 【選択可能なsrc】

	sr	c*1	
R0L/R0/R2R0	R0H/R2/R3R1	R2L/R1/R6R4	R2H/R3/R7R5
R1L/R4/A0	R1H/R6/A1	R3L/R5/A2	R3H/R7/A3
#IMMEX	dsp:8[FB]	dsp:16[FB]	dsp:24
#IMM	dsp:16	dsp:16[SB]	dsp:24[SB]
[A0]	dsp:8[A0]	dsp:16[A0]	dsp:24[A0]
[A1]	dsp:8[A1]	dsp:16[A1]	dsp:24[A1]
[A2]	dsp:8[A2]	dsp:16[A2]	dsp:24[A2]
[A3]	dsp:8[A3]	dsp:16[A3]	dsp:24[A3]

<sup>\*1</sup> 間接命令アドレッシングまたはバンク1レジスタ直接が使用できます。

#### 【フラグ変化】

フラグ	U	ı	0	В	S	Z	D	С
変化	_	_	_	_	_	_	_	_

#### 【記述例】

JSRI.W R0 JSRI.L A2 JSRI.W mem[A0]

専用レジスタへの転送 **LDC** Load into Control Register

LDC

【構文】 LDC src,dest 【命令コード/サイクル数】 Page=221

【オペレーション】

dest = src;

#### 【機能】

• src を dest に転送します。

### 【選択可能なsrc/dest】

	sr	c*1				dest	
ROL/RO/R2R0	ROH/R2/R3R1	R2L/R1/R6R4	R2H/R3/R7R5	SB	FB	FLG	SP
R1L/R4/A0	R1H/R6/A1	R3L/R5/A2	R3H/R7/A3	ISP	SVF	SVP	INTB
#IMMEX*2	dsp:8[FB]	dsp:16[FB]	dsp:24	DSA0	DSA1	DSA2	DSA3
#IMM*3	dsp:16	dsp:16[SB]	dsp:24[SB]	DDA0	DDA1	DDA2	DDA3
[A0]	dsp:8[A0]	dsp:16[A0]	dsp:24[A0]	DCT0	DCT1	DCT2	DCT3
[A1]	dsp:8[A1]	dsp:16[A1]	dsp:24[A1]	DSR0	DSR1	DSR2	DSR3
[A2]	dsp:8[A2]	dsp:16[A2]	dsp:24[A2]	DDR0	DDR1	DDR2	DDR3
[A3]	dsp:8[A3]	dsp:16[A3]	dsp:24[A3]	DCR0	DCR1	DCR2	DCR3
				DMD0	DMD1	DMD2	DMD3
				VCT			

- \*1 間接命令アドレッシングまたはバンク1レジスタ直接が使用できます。
- \*2 #IMMEXはDMAC関連レジスタ、VCTのsrcとして使用できません。代わりに、#IMM:8、#IMM:16 を指定すると、ゼロ拡張して転送されます。
- \*3 #IMM:8、#IMM:16はDMAC関連レジスタ、VCTのsrcとしてのみ使用できます。

#### 【フラグ変化】

フラグ										
変化	*1	*1	*1	*1	*1	*1	*1	*1	*1	*1

\*1 destがFLGのときだけ変化します。

### 【記述例】

LDC #00800000h,SB LDC R6R4,DSA1 LDC A1,DMD2 LDC mem[A0],DCT1

## **LDCTX**

#### コンテキストの復帰 Load Context

## **LDCTX**


【構文】 **LDCTX** src,dest 【命令コード/サイクル数】 Page=222

```
【オペレーション】
   for (i=0; i< n^{*1}; i++) {
                                 *SP;
          register (dest[src]) =
          SP = SP + 4;
   }
```


\*1 nは復帰するレジスタの数です。

#### 【機能】

- タスクのコンテキストをスタック領域から復帰します。
- src にはタスク番号が格納されているRAMの番地を、destにはテーブルデータの先頭番地を設定して ください。
- タスク番号によってテーブルデータの中から必要なレジスタ情報を指定し、そのレジスタ情報に 従ってスタック領域のデータを各レジスタに転送します。その後、スタックポインタ(SP)にSPの補 正値を加算します。SPの補正値には転送するレジスタの合計バイト数を設定してください。なお、 テーブルデータに "0000h" は設定しないでください。
- 転送するレジスタの情報は次のとおり構成されています。ビットが"1"のとき転送するレジスタ、 "0" のとき転送しないレジスタを示します。



•テーブルデータは次のとおり構成されています。destで示した番地がテーブルの基底番地となり、 src の内容の2倍をオフセットとする番地に格納されたワードデータのビット0~9にレジスタの情報、 ビット10~15がスタックポインタの補正値を示します。



## 【選択可能なsrc/dest】

src	dest
abs:16	dsp:24

## 【フラグ変化】

フラグ	U	I	0	В	S	Z	D	С
変化	_	_	_	_	_	_	_	-

【記述例】 LDCTX

ram,rom\_tbl

命令

3.2 命令詳細説明

**LDIPL** 

割り込み優先レベル設定 Load Interrupt Priority Level **LDIPL** 

【構文】 LDIPL 【命令コード/サイクル数】 Page=223

【オペレーション】 IPL = src;

## 【機能】

• src を IPL に転送します。

src

## 【選択可能なsrc】

	src	
#IMM:3		

## 【フラグ変化】

フラグ	U	I	0	В	S	Z	D	С
変化	_	_	-	_	-	-	-	_

【記述例】

**LDIPL** #2 **MAX** 

#### 最大值選択 Select Maximum Value

**MAX** 

【構文】

MAX.size src,dest – B , W , L 【命令コード/サイクル数】 Page=223

【オペレーション】

if (src > dest) dest = src;

### 【機能】

• src とdestを符号付きで比較し、大きい方の値をdestに格納します。

### 【選択可能なsrc/dest】

	sr	c*1		dest*1					
R0L/R0/R2R0	R0H/R2/R3R1	R2L/R1/R6R4	R2H/R3/R7R5	R0L/R0/R2R0	R0H/R2/R3R1	R2L/R1/R6R4	R2H/R3/R7R5		
R1L/R4/A0	R1H/R6/A1	R3L/R5/A2	R3H/R7/A3	R1L/R4/A0	R1H/R6/A1	R3L/R5/A2	R3H/R7/A3		
#IMMEX	dsp:8[FB]	dsp:16[FB]	dsp:24		dsp:8[FB]	dsp:16[FB]	dsp:24		
#IMM	dsp:16	dsp:16[SB]	dsp:24[SB]		dsp:16	dsp:16[SB]	dsp:24[SB]		
[A0]	dsp:8[A0]	dsp:16[A0]	dsp:24[A0]	[A0]	dsp:8[A0]	dsp:16[A0]	dsp:24[A0]		
[A1]	dsp:8[A1]	dsp:16[A1]	dsp:24[A1]	[A1]	dsp:8[A1]	dsp:16[A1]	dsp:24[A1]		
[A2]	dsp:8[A2]	dsp:16[A2]	dsp:24[A2]	[A2]	dsp:8[A2]	dsp:16[A2]	dsp:24[A2]		
[A3]	dsp:8[A3]	dsp:16[A3]	dsp:24[A3]	[A3]	dsp:8[A3]	dsp:16[A3]	dsp:24[A3]		

<sup>\*1</sup> 間接命令アドレッシングまたはバンク1レジスタ直接が使用できます。

### 【フラグ変化】

フラグ	U	I	0	В	S	Z	D	С
変化	_	_	_	_	_	_	_	_

【記述例】

#-50,R1L MAX.B MAX.W mem[A1],R2 MAX.L R7R5,[A0]

MIN

#### 最小值選択 Select Minimum Value

MIN

【構文】

MIN.size src,dest — В, W, L 【命令コード/サイクル数】 Page=225

【オペレーション】

if (src < dest) dest = src;

### 【機能】

• src とdestを符号付きで比較し、小さい方の値をdestに格納します。

### 【選択可能なsrc/dest】

	sr	c*1		dest*1					
R0L/R0/R2R0	R0H/R2/R3R1	R2L/R1/R6R4	R2H/R3/R7R5	R0L/R0/R2R0	R0H/R2/R3R1	R2L/R1/R6R4	R2H/R3/R7R5		
R1L/R4/A0	R1H/R6/A1	R3L/R5/A2	R3H/R7/A3	R1L/R4/A0	R1H/R6/A1	R3L/R5/A2	R3H/R7/A3		
#IMMEX	dsp:8[FB]	dsp:16[FB]	dsp:24		dsp:8[FB]	dsp:16[FB]	dsp:24		
#IMM	dsp:16	dsp:16[SB]	dsp:24[SB]		dsp:16	dsp:16[SB]	dsp:24[SB]		
[A0]	dsp:8[A0]	dsp:16[A0]	dsp:24[A0]	[A0]	dsp:8[A0]	dsp:16[A0]	dsp:24[A0]		
[A1]	dsp:8[A1]	dsp:16[A1]	dsp:24[A1]	[A1]	dsp:8[A1]	dsp:16[A1]	dsp:24[A1]		
[A2]	dsp:8[A2]	dsp:16[A2]	dsp:24[A2]	[A2]	dsp:8[A2]	dsp:16[A2]	dsp:24[A2]		
[A3]	dsp:8[A3]	dsp:16[A3]	dsp:24[A3]	[A3]	dsp:8[A3]	dsp:16[A3]	dsp:24[A3]		

<sup>\*1</sup> 間接命令アドレッシングまたはバンク1レジスタ直接が使用できます。

### 【フラグ変化】

フラグ	U	I	0	В	S	Z	D	С
変化	_	_	_	_	_	_	_	-

【記述例】

#-50,R1L MIN.B MIN.W mem[A1],R2 MIN.L R7R5,[A0]

転送 MOV MOV Move

【構文】 MOV.size(:format) src,dest \_\_\_\_\_ G , Q , Z , S \_\_\_\_\_ B , W , L 【命令コード/サイクル数】 Page=226

【オペレーション】

dest = src;

### 【機能】

• src を dest に転送します。

### 【選択可能なsrc/dest】

(フォーマット別のsrc/dest は次のページを参照してください。)

	sr	c*1		dest*1				
R0L/R0/R2R0	R0H/R2/R3R1	R2L/R1/R6R4	R2H/R3/R7R5	R0L/R0/R2R0	R0H/R2/R3R1	R2L/R1/R6R4	R2H/R3/R7R5	
R1L/R4/A0	R1H/R6/A1	R3L/R5/A2	R3H/R7/A3	R1L/R4/A0	R1H/R6/A1	R3L/R5/A2	R3H/R7/A3	
#IMMEX	dsp:8[FB]	dsp:16[FB]	dsp:24		dsp:8[FB]	dsp:16[FB]	dsp:24	
#IMM	dsp:16	dsp:16[SB]	dsp:24[SB]		dsp:16	dsp:16[SB]	dsp:24[SB]	
[A0]	dsp:8[A0]	dsp:16[A0]	dsp:24[A0]	[A0]	dsp:8[A0]	dsp:16[A0]	dsp:24[A0]	
[A1]	dsp:8[A1]	dsp:16[A1]	dsp:24[A1]	[A1]	dsp:8[A1]	dsp:16[A1]	dsp:24[A1]	
[A2]	dsp:8[A2]	dsp:16[A2]	dsp:24[A2]	[A2]	dsp:8[A2]	dsp:16[A2]	dsp:24[A2]	
[A3]	dsp:8[A3]	dsp:16[A3]	dsp:24[A3]	[A3]	dsp:8[A3]	dsp:16[A3]	dsp:24[A3]	
#IMM:4	dsp:8[SP]			dsp:8[SP]	dsp:8[SB]			

<sup>\*1</sup> 間接命令アドレッシングまたはバンク1レジスタ直接が使用できます。

#### 【フラグ変化】

フラグ	U	ı	0	В	S	Z	D	С
変化	-	-	-	ı			ı	ı

#### 条件

S: srcのMSBが"1"のとき"1"、それ以外のとき"0"になります。

Z: srcが0のとき "1"、それ以外のとき "0" になります。

#### 【記述例】

MOV.B:Z #0,R0L MOV.W R0,R2 MOV.L A0,R7R5 MOV.B R3L,[mem[A0]] MOV.W [[A1]],R4 MOV.L R2R0,[[A3]]

## 【フォーマット別 src/dest】

### Gフォーマット

	sr	C*1		dest*1				
R0L/R0/R2R0	R0H/R2/R3R1	R2L/R1/R6R4	R2H/R3/R7R5	R0L/R0/R2R0	R0H/R2/R3R1	R2L/R1/R6R4	R2H/R3/R7R5	
R1L/R4/A0	R1H/R6/A1	R3L/R5/A2	R3H/R7/A3	R1L/R4/A0	R1H/R6/A1	R3L/R5/A2	R3H/R7/A3	
#IMMEX	dsp:8[FB]	dsp:16[FB]	dsp:24		dsp:8[FB]	dsp:16[FB]	dsp:24	
#IMM	dsp:16	dsp:16[SB]	dsp:24[SB]		dsp:16	dsp:16[SB]	dsp:24[SB]	
[A0]	dsp:8[A0]	dsp:16[A0]	dsp:24[A0]	[A0]	dsp:8[A0]	dsp:16[A0]	dsp:24[A0]	
[A1]	dsp:8[A1]	dsp:16[A1]	dsp:24[A1]	[A1]	dsp:8[A1]	dsp:16[A1]	dsp:24[A1]	
[A2]	dsp:8[A2]	dsp:16[A2]	dsp:24[A2]	[A2]	dsp:8[A2]	dsp:16[A2]	dsp:24[A2]	
[A3]	dsp:8[A3]	dsp:16[A3]	dsp:24[A3]	[A3]	dsp:8[A3]	dsp:16[A3]	dsp:24[A3]	
dsp:8[SP]*2*3				dsp:8[SP]*2*4				

- \*1 間接命令アドレッシングまたはバンク1レジスタ直接が使用できます。
- \*2 演算の対象はUフラグで示されるスタックポインタです。また、srcとdest同時にdsp:8[SP]を選択で きません。
- \*3 srcにdsp:8[SP]を選択した場合、destに間接命令アドレッシングは選択できません。
- \*4 destにdsp:8[SP]を選択した場合、srcに#IMMEXまたは#IMMは選択できません。

#### Qフォーマット

src		dest*1					
#IMM:4*2	R0L/R0/R2R0	R0H/R2/R3R1	R2L/R1/R6R4	R2H/R3/R7R5			
	R1L/R4/A0	R1H/R6/A1	R3L/R5/A2	R3H/R7/A3			
		dsp:8[FB]	dsp:16[FB]	dsp:24			
		dsp:16	dsp:16[SB]	dsp:24[SB]			
	[A0]	dsp:8[A0]	dsp:16[A0]	dsp:24[A0]			
	[A1]	dsp:8[A1]	dsp:16[A1]	dsp:24[A1]			
	[A2]	dsp:8[A2]	dsp:16[A2]	dsp:24[A2]			
	[A3]	dsp:8[A3]	dsp:16[A3]	dsp:24[A3]			

- \*1 間接命令アドレッシングまたはバンク1レジスタ直接が使用できます。
- \*2 取りうる範囲は、-8 #IMM:4 7です。

## Sフォーマット

src*1				dest*1				
#IMM				R0L/R0/R2R0	dsp:16	dsp:8[SB]	dsp:8[FB]	
R0L/R0/R2R0*	2			dsp:16	dsp:8[SB]	dsp:8[FB]		
R0H/R2/R3R1	dsp:16	dsp:8[SB]	dsp:8[FB]	R0L/R0/R2R0*	2			
dsp:16	dsp:8[SB]	dsp:8[FB]		A0*2*3				

- \*1 間接命令アドレッシングまたはバンク1レジスタ直接が使用できます。
- \*2 バンク1レジスタ直接は指定できません。
- \*3 サイズ指定子(.size)には ".L" のみ指定できます。

## Zフォーマット

src	dest*1			
#0	R0L/R0/R2R0	dsp:16	dsp:8[SB]	dsp:8[FB]

\*1 間接命令アドレッシングまたはバンク1レジスタ直接が使用できます。



**MOVA** 

実効アドレス転送 Move Effective Address

**MOVA** 

【構文】 **MOVA** 

src,dest

【命令コード/サイクル数】 Page=231

【オペレーション】

dest = &src;

### 【機能】

• srcの実効アドレスをdestに転送します。

## 【選択可能なsrc/dest】

	S	rc		dest*1				
R0L/R0/R2R0	R0H/R2/R3R1	R2L/R1/R6R4	R2H/R3/R7R5	ROL/RO/R2R0	ROH/R2/R3R1	R2L/R1/R6R4	R2H/R3/R7R5	
R1L/R4/A0	R1H/R6/A1	R3L/R5/A2	R3H/R7/A3	R1L/R4/A0	R1H/R6/A1	R3L/R5/A2	R3H/R7/A3	
#IMMEX	dsp:8[FB]	dsp:16[FB]	dsp:24		dsp:8[FB]	dsp:16[FB]	dsp:24	
#IMM	dsp:16	dsp:16[SB]	dsp:24[SB]		dsp:16	<del>dsp:16[SB]</del>	dsp:24[SB]	
<del>[A0]</del>	dsp:8[A0]	dsp:16[A0]	dsp:24[A0]	<del>[A0]</del>	dsp:8[A0]	dsp:16[A0]	dsp:24[A0]	
[A1]	dsp:8[A1]	dsp:16[A1]	dsp:24[A1]	<del>[A1]</del>	dsp:8[A1]	dsp:16[A1]	dsp:24[A1]	
[A2]	dsp:8[A2]	dsp:16[A2]	dsp:24[A2]	[A2]	dsp:8[A2]	dsp:16[A2]	dsp:24[A2]	
[A3]	dsp:8[A3]	dsp:16[A3]	dsp:24[A3]	<del>[A3]</del>	dsp:8[A3]	dsp:16[A3]	dsp:24[A3]	

<sup>\*1</sup> バンク1レジスタ直接が使用できます。

## 【フラグ変化】

フラグ	U	ı	0	В	S	Z	D	С
変化	_	_	_	_	_	_	_	_

【記述例】

MOVA mem[FB],A0 **MOVA** mem[A1],R7R5 **MOV***Dir* 

4ビットデータ転送 Move Nibble Data

MOV Dir

【構文】 MOV*Dir* src,dest 【命令コード/サイクル数】 Page=231

## 【オペレーション】

Dir	オペレーション							
НН	H4:dest	=	H4:src					
HL	L4:dest	=	H4:src					
LH	H4:dest	=	L4:src					
LL	L4:dest	=	L4:src					

#### 【機能】

- Dir が HH のとき src (8 ビット)の上位4 ビットを dest (8 ビット)の上位4 ビットに転送します。
- DirがHLのとき src (8ビット)の上位4ビットをdest (8ビット)の下位4ビットに転送します。
- Dir がLHのとき src (8ビット)の下位4ビットをdest (8ビット)の上位4ビットに転送します。
- DirがLLのとき src (8 ビット)の下位4 ビットをdest (8 ビット)の下位4 ビットに転送します。
- src またはdestのどちらか一方にROLを指定してください。

### 【選択可能なsrc/dest】

	sr	c*1			de	st <sup>*1</sup>	
R0L/R0/R2R0	R0H/R2/R3R1	R2L/R1/R6R4	R2H/R3/R7R5	R0L/ <del>R0/R2R0</del> *	2		
R1L <del>/R4/A0</del>	R1H <del>/R6/A1</del>	R3L <del>/R5/A2</del>	R3H <del>/R7/A3</del>				
#IMMEX	dsp:8[FB]	dsp:16[FB]	dsp:24				
#IMM	dsp:16	dsp:16[SB]	dsp:24[SB]				
[A0]	dsp:8[A0]	dsp:16[A0]	dsp:24[A0]				
[A1]	dsp:8[A1]	dsp:16[A1]	dsp:24[A1]				
[A2]	dsp:8[A2]	dsp:16[A2]	dsp:24[A2]				
[A3]	dsp:8[A3]	dsp:16[A3]	dsp:24[A3]				
R0L/R0/R2R0*	2			R0L <del>/R0/R2R0</del>	R0H <del>/R2/R3R1</del>	R2L <del>/R1/R6R4</del>	R2H/R3/R7R5
				R1L/R4/A0	R1H <del>/R6/A1</del>	R3L <del>/R5/A2</del>	R3H <del>/R7/A3</del>
					dsp:8[FB]	dsp:16[FB]	dsp:24
					dsp:16	dsp:16[SB]	dsp:24[SB]
				[A0]	dsp:8[A0]	dsp:16[A0]	dsp:24[A0]
				[A1]	dsp:8[A1]	dsp:16[A1]	dsp:24[A1]
				[A2]	dsp:8[A2]	dsp:16[A2]	dsp:24[A2]
				[A3]	dsp:8[A3]	dsp:16[A3]	dsp:24[A3]

- \*1 間接命令アドレッシングまたはバンク1レジスタ直接が使用できます。
- \*2 バンク1レジスタ直接は指定できません。

### 【フラグ変化】

フラグ	J		0	В	Ø	Z	Δ	O
変化	-	_	_	_	ı	ı	ı	ı

### 【記述例】

MOVHH R0L,[A0] MOVHL mem[A2],R0L

## **MUL**

### 符号付き乗算 Signed Multiply

## MUL

【構文】

MUL.size src,dest - B , W , L 【命令コード/サイクル数】 Page=232

【オペレーション】

dest = dest \* src;

#### 【機能】

- src とdestを符号付きで乗算し、destに格納します。
- ・サイズ指定子(.size)が ".B" の場合、src/destとも8ビットで演算し、結果を8ビットで格納します。
- サイズ指定子(.size)が ".W" の場合、src/destとも16ビットで演算し、結果を16ビットで格納します。
- サイズ指定子(.size)が ".L" の場合、src/destとも32ビットで演算し、結果を32ビットで格納します。

### 【選択可能なsrc/dest】

	sr	c*1		dest*1				
R0L/R0/R2R0	R0H/R2/R3R1	R2L/R1/R6R4	R2H/R3/R7R5	R0L/R0/R2R0	R0H/R2/R3R1	R2L/R1/R6R4	R2H/R3/R7R5	
R1L/R4/A0	R1H/R6/A1	R3L/R5/A2	R3H/R7/A3	R1L/R4/A0	R1H/R6/A1	R3L/R5/A2	R3H/R7/A3	
#IMMEX	dsp:8[FB]	dsp:16[FB]	dsp:24		dsp:8[FB]	dsp:16[FB]	dsp:24	
#IMM	dsp:16	dsp:16[SB]	dsp:24[SB]		dsp:16	dsp:16[SB]	dsp:24[SB]	
[A0]	dsp:8[A0]	dsp:16[A0]	dsp:24[A0]	[A0]	dsp:8[A0]	dsp:16[A0]	dsp:24[A0]	
[A1]	dsp:8[A1]	dsp:16[A1]	dsp:24[A1]	[A1]	dsp:8[A1]	dsp:16[A1]	dsp:24[A1]	
[A2]	dsp:8[A2]	dsp:16[A2]	dsp:24[A2]	[A2]	dsp:8[A2]	dsp:16[A2]	dsp:24[A2]	
[A3]	dsp:8[A3]	dsp:16[A3]	dsp:24[A3]	[A3]	dsp:8[A3]	dsp:16[A3]	dsp:24[A3]	

<sup>\*1</sup> 間接命令アドレッシングまたはバンク1レジスタ直接が使用できます。

#### 【フラグ変化】

フラグ	U	ı	0	В	S	Z	D	С
変化	_	1		-	-	-	-	_

#### 条件

O: 符号付き演算のオーバフローを示します。演算の結果、-128(.B)または+127(.B)、-32768(.W)また は+32767(.W)、-2147483648(.L)または+2147483647(.L)を超えると"1"、それ以外のとき"0"にな ります。

#### 【記述例】

MUL.B #3.R0L MUL.W R2,R3 MUL.L [A3],R6R4

## **MULF**

### *浮動小数点乗算* Multiply Floating Point

## **MULF**

【構文】

MULF src,dest

【命令コード/サイクル数】 Page=233

【オペレーション】

dest = dest \* src;

#### 【機能】

- src と dest を符号付きで浮動小数点乗算し、dest に格納します。
- •演算結果は、フラグレジスタ(FLG)に指定された丸めモードに従って丸められます。
- •演算結果が最大の正規化数を超えたとき、結果は符号に応じて正の最大値(7F7FFFFFh)、または負の最大値(FF7FFFFFh)になります。
- 演算結果が最小の正規化数を下回ったとき、結果は丸めモードに従ってゼロ(00000000h)、または正の最小値(00800000h)、または負の最小値(80800000h)になります。
- 不正入力に対する演算結果は不定です。

#### 【選択可能なsrc/dest】

	sr	c*1		dest*1					
ROL/RO/R2R0	R0H/R2/R3R1	R2L/R1/R6R4	R2H/R3/R7R5	ROL/RO/R2R0	R0H/R2/R3R1	R2L/R1/R6R4	R2H/R3/R7R5		
R1L/R4/A0	R1H/R6/A1	R3L/R5/A2	R3H/R7/A3	R1L/R4/A0	R1H/R6/A1	R3L/R5/A2	R3H/R7/A3		
#IMMEX	dsp:8[FB]	dsp:16[FB]	dsp:24		dsp:8[FB]	dsp:16[FB]	dsp:24		
#IMM	dsp:16	dsp:16[SB]	dsp:24[SB]		dsp:16	dsp:16[SB]	dsp:24[SB]		
[A0]	dsp:8[A0]	dsp:16[A0]	dsp:24[A0]	[A0]	dsp:8[A0]	dsp:16[A0]	dsp:24[A0]		
[A1]	dsp:8[A1]	dsp:16[A1]	dsp:24[A1]	[A1]	dsp:8[A1]	dsp:16[A1]	dsp:24[A1]		
[A2]	dsp:8[A2]	dsp:16[A2]	dsp:24[A2]	[A2]	dsp:8[A2]	dsp:16[A2]	dsp:24[A2]		
[A3]	dsp:8[A3]	dsp:16[A3]	dsp:24[A3]	[A3]	dsp:8[A3]	dsp:16[A3]	dsp:24[A3]		

<sup>\*1</sup> 間接命令アドレッシングまたはバンク1レジスタ直接が使用できます。

## 【フラグ変化】

フラグ	FO	FU	U	ı	0	В	S	Z	D	С
変化			_	_		_			_	

#### 条件

FO: 不正入力と、演算の結果が最大の正規化数を上回ったとき "1"、それ以外のとき "0" になります。

FU: 不正入力と、演算の結果が最小の正規化数を下回ったとき "1"、それ以外のとき "0" になります。 O: 不正入力と、演算の結果が最大の正規化数を上回ったとき "1"、それ以外のとき "0" になります。

S: 演算の結果、MSBが"1"になると"1"、それ以外のとき"0"になります。

Z: 演算の結果、すべてのビットが"0"のとき"1"、それ以外のとき"0"になります。

C : 不定になります。

#### 【記述例】

 MULF
 R2R0,R3R1

 MULF
 [A0],R2R0

 MULF
 mem[FB],R3R1

符号なし乗算 **MULU Unsigned Multiply** 

## **MULU**

【構文】

【命令コード/サイクル数】 Page=234

MULU.size src,dest - B, W, L

【オペレーション】

dest = dest \* src;

#### 【機能】

- src とdestを符号なしで乗算し、destに格納します。
- ・サイズ指定子(.size)が ".B" の場合、src/destとも8ビットで演算し、結果を8ビットで格納します。
- サイズ指定子(.size)が ".W" の場合、src/destとも16ビットで演算し、結果を16ビットで格納します。
- サイズ指定子(.size)が ".L" の場合、src/destとも32ビットで演算し、結果を32ビットで格納します。

### 【選択可能なsrc/dest】

	sr	c*1		dest*1					
R0L/R0/R2R0	R0H/R2/R3R1	R2L/R1/R6R4	R2H/R3/R7R5	R0L/R0/R2R0	R0H/R2/R3R1	R2L/R1/R6R4	R2H/R3/R7R5		
R1L/R4/A0	R1H/R6/A1	R3L/R5/A2	R3H/R7/A3	R1L/R4/A0	R1H/R6/A1	R3L/R5/A2	R3H/R7/A3		
#IMMEX	dsp:8[FB]	dsp:16[FB]	dsp:24		dsp:8[FB]	dsp:16[FB]	dsp:24		
#IMM	dsp:16	dsp:16[SB]	dsp:24[SB]		dsp:16	dsp:16[SB]	dsp:24[SB]		
[A0]	dsp:8[A0]	dsp:16[A0]	dsp:24[A0]	[A0]	dsp:8[A0]	dsp:16[A0]	dsp:24[A0]		
[A1]	dsp:8[A1]	dsp:16[A1]	dsp:24[A1]	[A1]	dsp:8[A1]	dsp:16[A1]	dsp:24[A1]		
[A2]	dsp:8[A2]	dsp:16[A2]	dsp:24[A2]	[A2]	dsp:8[A2]	dsp:16[A2]	dsp:24[A2]		
[A3]	dsp:8[A3]	dsp:16[A3]	dsp:24[A3]	[A3]	dsp:8[A3]	dsp:16[A3]	dsp:24[A3]		

<sup>\*1</sup> 間接命令アドレッシングまたはバンク1レジスタ直接が使用できます。

#### 【フラグ変化】

フラグ	U	ı	0	В	S	Z	D	С
変化	_	1		-	-	-	-	_

#### 条件

O: 演算の結果、8 ビット(.B)、16 ビット(.W)、32 ビット(.L)を超えると "1"、それ以外のとき "0" に なります。

### 【記述例】

MULU.B #3,R0L MULU.W R2,R3 MULU.L [A3],R6R4 **MULX** 

### 丸め付き乗算 Signed Multiply and Round

MULX

【構文】

【命令コード/サイクル数】 Page=236

MULX.size src,dest B, W, L

### 【オペレーション】

 $short \mid long \mid long \mid long \mid tmp;$   $tmp^{*1} = (short \mid long \mid long \mid long)dest * src;$  if (DP==0)  $dest = (char \mid short \mid long)(tmp >> n^{*2});$  else

\*1 tmp: 一時レジスタ

dest =

- \*2 サイズ指定子(.size)が ".B" のとき 6、".W" のとき 14、".L" のとき 30 になります。
- \*3 サイズ指定子(.size)が ".W" のとき 8、".L" のとき 16 になります。

(short | long)(tmp  $\gg$  m<sup>\*3</sup>);


#### 【機能】

- src とdestを符号付き乗算し、フラグレジスタ(FLG)のビット16(DPビット)にしたがってシフト、四 捨五入を行い結果をdestに格納します。
- サイズ指定子(.size)に ".B" を指定した場合、src/destとも8ビットで演算し、結果を8ビットで格納します。
- サイズ指定子(.size)に ".W" を指定した場合、src/dest とも16ビットで演算し、結果を16ビットで格納します
- サイズ指定子(.size)に ".L" を指定した場合、src/destとも32ビットで演算し、結果を32ビットで格納 します。
- src、destを固定小数点数とみなした乗算に使用できます(次頁図参照)。

#### 【選択可能なsrc/dest】

	sr	c*1		dest*1					
R0L/R0/R2R0	R0H/R2/R3R1	R2L/R1/R6R4	R2H/R3/R7R5	R0L/R0/R2R0	R0H/R2/R3R1	R2L/R1/R6R4	R2H/R3/R7R5		
R1L/R4/A0	R1H/R6/A1	R3L/R5/A2	R3H/R7/A3	R1L/R4/A0	R1H/R6/A1	R3L/R5/A2	R3H/R7/A3		
#IMMEX	dsp:8[FB]	dsp:16[FB]	dsp:24						
#IMM	dsp:16	dsp:16[SB]	dsp:24[SB]						
[A0]	dsp:8[A0]	dsp:16[A0]	dsp:24[A0]						
[A1]	dsp:8[A1]	dsp:16[A1]	dsp:24[A1]						
[A2]	dsp:8[A2]	dsp:16[A2]	dsp:24[A2]						
[A3]	dsp:8[A3]	dsp:16[A3]	dsp:24[A3]						

<sup>\*1</sup> 間接命令アドレッシングまたはバンク1レジスタ直接が使用できます。



固定小数点乗算への応用例 図 3.1

### 【フラグ変化】

フラグ	U	I	0	В	S	Z	D	С
変化	_	_		_	_	_	_	-

### 条件

O: 符号付き演算のオーバフローを示します。演算の結果、-128(.B)または+127(.B)、-32768(.W)また は+32767(.W)、-2147483648(.L) または+2147483647(.L) を超えると "1"、それ以外のとき "0" にな ります。

#### 【記述例】

MULX.B #12h,R0L ;  $(R0L \times 12h) >> 6$  R0L MULX.W R0,R1 ;  $(R1 \times R0) >> 14 \text{ or } 8$  R1 MULX.L A0,R6R4 ;  $(R6R4 \times A0) >> 30 \text{ or } 16 \quad R6R$ 

符号反転 **NEG NEG** Negate

【構文】 NEG.size dest – B , W , L 【命令コード/サイクル数】 Page=236

【オペレーション】 dest = -dest;

### 【機能】

• destを符号反転し(2の補数をとり)、destに格納します。

### 【選択可能なdest】

	de	st*1	
R0L/R0/R2R0	R0H/R2/R3R1	R2L/R1/R6R4	R2H/R3/R7R5
R1L/R4/A0	R1H/R6/A1	R3L/R5/A2	R3H/R7/A3
	dsp:8[FB]	dsp:16[FB]	dsp:24
	dsp:16	dsp:16[SB]	dsp:24[SB]
[A0]	dsp:8[A0]	dsp:16[A0]	dsp:24[A0]
[A1]	dsp:8[A1]	dsp:16[A1]	dsp:24[A1]
[A2]	dsp:8[A2]	dsp:16[A2]	dsp:24[A2]
[A3]	dsp:8[A3]	dsp:16[A3]	dsp:24[A3]

<sup>\*1</sup> 間接命令アドレッシングまたはバンク1レジスタ直接が使用できます。

### 【フラグ変化】

フラグ	U	ı	0	В	S	Z	D	С
変化	_	_		_			_	

#### 条件

O: 演算前のdestが-128(.B)、-32768(.W)、-2147483648(.L)のとき"1"、それ以外のとき"0"になります。

S: 演算の結果、MSBが"1"になると"1"、それ以外のとき"0"になります。

Z: 演算の結果が0のとき "1"、それ以外のとき "0" になります。 C: 演算の結果が0のとき "1"、それ以外のとき "0" になります。

### 【記述例】

NEG.B R<sub>0</sub>L NEG.W R3 NEG.L [A0]

3

**NOP** 

ノーオペレーション No Operation

**NOP** 

【構文】 NOP 【命令コード/サイクル数】 Page=237

【オペレーション】 PC = PC + 1;

【機能】

•PCに1を加算します。

## 【フラグ変化】

フラグ	U	ı	0	В	S	Z	D	С
変化	-	_	_	_	_	_	_	1

【記述例】 NOP

Page 116 of 280

**NOT** 

### 論理反転 **Logical Complement**

NOT

【構文】

【命令コード/サイクル数】 Page=237

【オペレーション】

dest = ~dest;

### 【機能】

• destを論理反転し、destに格納します。

## 【選択可能なdest】

	de	st*1	
R0L/R0/R2R0	R0H/R2/R3R1	R2L/R1/R6R4	R2H/R3/R7R5
R1L/R4/A0	R1H/R6/A1	R3L/R5/A2	R3H/R7/A3
	dsp:8[FB]	dsp:16[FB]	dsp:24
	dsp:16	dsp:16[SB]	dsp:24[SB]
[A0]	dsp:8[A0]	dsp:16[A0]	dsp:24[A0]
[A1]	dsp:8[A1]	dsp:16[A1]	dsp:24[A1]
[A2]	dsp:8[A2]	dsp:16[A2]	dsp:24[A2]
[A3]	dsp:8[A3]	dsp:16[A3]	dsp:24[A3]

<sup>\*1</sup> 間接命令アドレッシングまたはバンク1レジスタ直接が使用できます。

## 【フラグ変化】

フラグ	U	ı	0	В	S	Z	D	С
変化	_	_	_	_			_	_

#### 条件

S: 演算の結果、MSBが"1"になると"1"、それ以外のとき"0"になります。

Z: 演算の結果が0のとき "1"、それ以外のとき "0" になります。

### 【記述例】

R<sub>0</sub>L NOT.B NOT.W R3 NOT.L [A0]

Page=237

論理和 OR OR Or Logical

【構文】 【命令コード/サイクル数】 OR.size src,dest – B , W , L

【オペレーション】 dest = dest | src;

### 【機能】

• dest と src の論理和をとり、dest に格納します。

### 【選択可能なsrc/dest】

	Cr.	 _*1			des	¬+*1	
	src*1				ue	οι ·	
R0L/R0/R2R0	R0H/R2/R3R1	R2L/R1/R6R4	R2H/R3/R7R5	R0L/R0/R2R0	R0H/R2/R3R1	R2L/R1/R6R4	R2H/R3/R7R5
R1L/R4/A0	R1H/R6/A1	R3L/R5/A2	R3H/R7/A3	R1L/R4/A0	R1H/R6/A1	R3L/R5/A2	R3H/R7/A3
#IMMEX	dsp:8[FB]	dsp:16[FB]	dsp:24		dsp:8[FB]	dsp:16[FB]	dsp:24
#IMM	dsp:16	dsp:16[SB]	dsp:24[SB]		dsp:16	dsp:16[SB]	dsp:24[SB]
[A0]	dsp:8[A0]	dsp:16[A0]	dsp:24[A0]	[A0]	dsp:8[A0]	dsp:16[A0]	dsp:24[A0]
[A1]	dsp:8[A1]	dsp:16[A1]	dsp:24[A1]	[A1]	dsp:8[A1]	dsp:16[A1]	dsp:24[A1]
[A2]	dsp:8[A2]	dsp:16[A2]	dsp:24[A2]	[A2]	dsp:8[A2]	dsp:16[A2]	dsp:24[A2]
[A3]	dsp:8[A3]	dsp:16[A3]	dsp:24[A3]	[A3]	dsp:8[A3]	dsp:16[A3]	dsp:24[A3]

<sup>\*1</sup> 間接命令アドレッシングまたはバンク1レジスタ直接が使用できます。

### 【フラグ変化】

フラグ	כ		0	В	ഗ	Ζ	D	O
変化	ı	ı	ı	ı			-	ı

#### 条件

S: 演算の結果、MSBが"1"になると"1"、それ以外のとき"0"になります。

Z: 演算の結果が0のとき "1"、それ以外のとき "0" になります。

### 【記述例】

#2,R0L OR.B OR.W R0,R2 OR.L A0,R7R5 OR.B R3L,[mem[A0]] OR.W [[A1]],R4 OR.L R2R0,[[A3]]

## POP

## レジスタ/メモリの復帰 Pop Data off the Stack

## POP

【構文】

POP.size dest —— В, W, L 【命令コード/サイクル数】 Page=238

【オペレーション】

dest = \*SP;SP =  $SP + 4^{*1}$ ;

\*1 サイズ指定子(.size)が ".B"、".W" でもSPには4が加算されます。

#### 【機能】

- •スタックから復帰したデータをdestに転送します。
- 使用されるスタックポインタは、Uフラグで示すスタックポインタになります。

#### 【選択可能なdest】

dest*1								
R0L/R0/R2R0	R0H/R2/R3R1	R2L/R1/R6R4	R2H/R3/R7R5					
R1L/R4/A0	R1H/R6/A1	R3L/R5/A2	R3H/R7/A3					
	dsp:8[FB]	dsp:16[FB]	dsp:24					
	dsp:16	dsp:16[SB]	dsp:24[SB]					
[A0]	dsp:8[A0]	dsp:16[A0]	dsp:24[A0]					
[A1]	dsp:8[A1]	dsp:16[A1]	dsp:24[A1]					
[A2]	dsp:8[A2]	dsp:16[A2]	dsp:24[A2]					
[A3]	dsp:8[A3]	dsp:16[A3]	dsp:24[A3]					

\*1 間接命令アドレッシングまたはバンク1レジスタ直接が使用できます。

## 【フラグ変化】

フラグ	U	ı	0	В	S	Z	D	С
変化	_	_	-	_	_	_	_	-

【記述例】

POP.B R<sub>0</sub>L POP.W R3 POP.L R6R4

**POPC** 

## 専用レジスタの復帰 Pop Contorl Register off the Stack

**POPC** 

【構文】 **POPC** 

dest

【命令コード/サイクル数】 Page=239

【オペレーション】

dest = \*SP;SP = SP + 4;

#### 【機能】

- •スタックから復帰したデータをdestで示される専用レジスタに転送します。
- 使用されるスタックポインタは、Uフラグで示すスタックポインタになります。

### 【選択可能なdest】

		dest	
SB	FB	FLG	SP*1
ISP	SVF	SVP	INTB

\*1 Uフラグで示すスタックポインタが対象となります。

### 【フラグ変化】

フラグ	U	ı	0	В	S	Z	D	С
変化	*1	*1	*1	*1	*1	*1	*1	*1

\*1 destがFLGのときだけ変化します。

【記述例】

**POPC** SB **POPC** SVF

## **POPM**

### 複数レジスタの復帰 Pop Registers off the Stack

## **POPM**

【構文】 **POPM** 

dest


【命令コード/サイクル数】 Page=239

```
【オペレーション】
   for (i=0; i< n^{*1}; i++) {
          registers (dest) =
                            *SP;
          SP = SP + 4:
   }
```

\*1 nは復帰するレジスタの数です。

#### 【機能】

- destで選択したレジスタを一括してスタックから復帰します。
- 使用されるスタックポインタは、Uフラグで示すスタックポインタになります。
- スタック領域から復帰する順序は以下のとおりです。



### 【選択可能なdest】

	(	dest*1*2	
R2R0	R3R1	R6R4	R7R5
A0	A1	A2	A3
SB			

- \*1 destには複数のレジスタを指定できます。
- \*2 バンク1レジスタ直接が使用できます。ただし、レジスタ直接とバンク1レジスタ直接を混載して 指定することはできません。

#### 【フラグ変化】

フラグ	U	ı	0	В	S	Z	D	С
変化	_	_	_	_	_	_	_	1

#### 【記述例】

**POPM** R6R4,A3,SB POPM R2R0,R3R1,A0,A1


## **PUSH**

## レジスタ/メモリ/即値の退避 Push Data on the Stack

## **PUSH**

#### 【構文】

【命令コード/サイクル数】 Page=239



## 【オペレーション】

$$SP = SP - 4^{*1};$$
  
 $*SP = src;$ 

\*1 サイズ指定子(.size)が ".B"、".W"でもSPは4減算されます。".B"のときの上位24ビット、".W"のと きの上位16ビットは不定になります。

#### 【機能】

- src をスタックに退避します。
- 使用されるスタックポインタは、Uフラグで示すスタックポインタになります。

### 【選択可能なsrc】

(フォーマット別のsrcは次のページを参照してください。)

	src <sup>*1</sup>								
R0L/R0/R2R0	R0H/R2/R3R1	R2L/R1/R6R4	R2H/R3/R7R5						
R1L/R4/A0	R1H/R6/A1	R3L/R5/A2	R3H/R7/A3						
#IMMEX	dsp:8[FB]	dsp:16[FB]	dsp:24						
#IMM	dsp:16	dsp:16[SB]	dsp:24[SB]						
[A0]	dsp:8[A0]	dsp:16[A0]	dsp:24[A0]						
[A1]	dsp:8[A1]	dsp:16[A1]	dsp:24[A1]						
[A2]	dsp:8[A2]	dsp:16[A2]	dsp:24[A2]						
[A3]	dsp:8[A3]	dsp:16[A3]	dsp:24[A3]						

\*1 間接命令アドレッシングまたはバンク1レジスタ直接が使用できます。

### 【フラグ変化】

フラグ	U		0	В	S	Z	D	O
変化	_	ı	ı	ı	ı	ı	ı	ı

### 【記述例】

PUSH.B R<sub>0</sub>L PUSH.W #1000 PUSH.L [mem[A0]] PUSH.W #FF80h

## 【フォーマット別src】

## Gフォーマット

	src*1								
R0L/R0/R2R0	R0H/R2/R3R1	R2L/R1/R6R4	R2H/R3/R7R5						
R1L/R4/A0	R1H/R6/A1	R3L/R5/A2	R3H/R7/A3						
#IMMEX	dsp:8[FB]	dsp:16[FB]	dsp:24						
#IMM	dsp:16	dsp:16[SB]	dsp:24[SB]						
[A0]	dsp:8[A0]	dsp:16[A0]	dsp:24[A0]						
[A1]	dsp:8[A1]	dsp:16[A1]	dsp:24[A1]						
[A2]	dsp:8[A2]	dsp:16[A2]	dsp:24[A2]						
[A3]	dsp:8[A3]	dsp:16[A3]	dsp:24[A3]						

<sup>\*1</sup> 間接命令アドレッシングまたはバンク1レジスタ直接が使用できます。

## Sフォーマット

		src	
#IMMEX	#IMM		

# **PUSHA**

### 実効アドレスの退避 Push Effective Address on the Stack

# **PUSHA**

【構文】

**PUSHA** src 【命令コード/サイクル数】 Page=241

【オペレーション】

SP = SP - 4;\*SP = &src;

#### 【機能】

- •srcの実効アドレスをスタックに退避します。
- 使用されるスタックポインタは、Uフラグで示すスタックポインタになります。

### 【選択可能なsrc】

	src										
R0L/R0/R2R0	R0H/R2/R3R1	R2L/R1/R6R4	R2H/R3/R7R5								
R1L/R4/A0	R1H/R6/A1	R3L/R5/A2	R3H/R7/A3								
#IMMEX	dsp:8[FB]	dsp:16[FB]	dsp:24								
#IMM	dsp:16	dsp:16[SB]	dsp:24[SB]								
[A0]	dsp:8[A0]	dsp:16[A0]	dsp:24[A0]								
[A1]	dsp:8[A1]	dsp:16[A1]	dsp:24[A1]								
[A2]	dsp:8[A2]	dsp:16[A2]	dsp:24[A2]								
[A3]	dsp:8[A3]	dsp:16[A3]	dsp:24[A3]								

## 【フラグ変化】

フラグ	U	ı	0	В	S	Z	D	С
変化	_	_	_	_	_	_	_	1

【記述例】

**PUSHA** mem[FB] **PUSHA** mem[A0]

**PUSHC** 

専用レジスタの退避 Push Contorl Register on the Stack **PUSHC** 

【構文】

**PUSHC** src 【命令コード/サイクル数】 Page=242

【オペレーション】

SP = SP - 4;

\*SP = src;

### 【機能】

- destで示される専用レジスタをスタックに退避します。
- 使用されるスタックポインタは、Uフラグで示すスタックポインタになります。

### 【選択可能なsrc】

src						
SB	FB	FLG	SP*1			
ISP	SVF	SVP	INTB			

\*1 Uフラグで示すスタックポインタが対象となります。

### 【フラグ変化】

フラグ	U	ı	0	В	S	Z	D	С
変化	_	_	_	_	_	_	_	1

【記述例】

**PUSHC** SB **PUSHC** SVF

## **PUSHM**

### 複数レジスタの退避 Push Registers on the Stack

## **PUSHM**

【構文】 **PUSHM**  【命令コード/サイクル数】 Page=242

```
【オペレーション】
```

```
for (i=0; i< n^{*1}; i++) {
       SP =
                 SP - 4;
       *SP =
                 src;
}
```

\*1 nは退避するレジスタの数です。

src

#### 【機能】

- src で選択したレジスタを一括してスタックに退避します。
- 使用されるスタックポインタは、Uフラグで示すスタックポインタになります。
- •スタック領域に退避する順序は以下のとおりです。



### 【選択可能なsrc】

src*1*2						
R2R0	R3R1	R6R4	R7R5			
A0	A1	A2	А3			
SB						

- \*1 srcには複数のレジスタを指定できます。
- \*2 バンク1レジスタ直接が使用できます。ただし、レジスタ直接とバンク1レジスタ直接を混載して 指定することはできません。

#### 【フラグ変化】

フラグ	U	I	0	В	S	Z	D	С
変化	-	_	_	_	_	_	_	-

### 【記述例】

**PUSHM** R6R4,A3,SB **PUSHM** R2R0,R3R1,A0,A1

**REIT** 

割り込みからの復帰 Return from Interrupt

**REIT** 

【構文】 **REIT**  【命令コード/サイクル数】 Page=242

【オペレーション】

PC \*SP; = SP SP + 4;= FLG = \*SP; SP SP + 4;

## 【機能】

•割り込み要求が受け付けられたときに退避したPCおよびFLGを復帰し、割り込みルーチンから戻り ます。

## 【フラグ変化】

フラグ	U	ı	0	В	S	Z	D	С
変化	*1	*1	*1	*1	*1	*1	*1	*1

\*1 スタック上の値になります。

【記述例】

**REIT** 

## **RMPA**

#### 積和演算 Repeat Multiply and Accumulation

## **RMPA**

【構文】

```
RMPA.size
                               - B , W , L
```

【命令コード/サイクル数】 Page=243

### 【オペレーション】

```
While (R7R5 != 0)^{*1} {
      R4:R3R1:R2R0
                               R4:R3R1:R2R0 + *A0 * *A1;
                          =
                   A0 + n^{*2};
                =
      A1
                     A1 + n^{*2};
      R7R5
                     R7R5 - 1;
}
```

- \*1 R7R5に0を設定して実行したとき、本命令は無視されます。
- \*2 nはサイズ指定子(.size)に ".B" を指定した場合1、".W" を指定した場合2、".L" を指定した場合4です。

#### 【機能】

- A0を被乗数番地、A1を乗数番地、R7R5を回数とする積和演算を行います。演算は符号付きで行い、 結果をR3R1:R2R0の64ビットに格納します。
- R7R5に設定可能な最大値は00020000h (131072)です。
- •R4、R6は作業用レジスタとして使用され、積和演算中の途中結果はR4:R3R1:R2R0に積算されます。
- •命令終了時のアドレスレジスタの内容、およびR4、R6の内容は、不定となります。
- •命令実行前にR3R1:R2R0には初期値を設定してください。また、R4には、R3R1:R2R0が負のときは "FFFFh"を、正のときは"0000h"を設定してください。
- •命令実行中に割り込み要求があった場合は、演算を中断して割り込みを受け付けます。

#### 【フラグ変化】

フラグ	U	I	0	В	S	Z	D	С
変化	_	_		_	_	_	_	_

#### 条件

O: 演算結果が2<sup>63</sup>-1または-2<sup>63</sup>を超えると"1"、それ以外のとき"0"になります。

## 【記述例】

RMPA.W

# **ROLC**


### キャリー付き左回転 Rotate the bits to the Left with Carry

# **ROLC**

### 【構文】

ROLC.size dest - B, W, L 【命令コード/サイクル数】 Page=243

### 【オペレーション】



#### 【機能】

• destをCフラグを含めて1ビット左へ回転します。

### 【選択可能なdest】

	de	st*1	
R0L/R0/R2R0	R0H/R2/R3R1	R2L/R1/R6R4	R2H/R3/R7R5
R1L/R4/A0	R1H/R6/A1	R3L/R5/A2	R3H/R7/A3
	dsp:8[FB]	dsp:16[FB]	dsp:24
	dsp:16	dsp:16[SB]	dsp:24[SB]
[A0]	dsp:8[A0]	dsp:16[A0]	dsp:24[A0]
[A1]	dsp:8[A1]	dsp:16[A1]	dsp:24[A1]
[A2]	dsp:8[A2]	dsp:16[A2]	dsp:24[A2]
[A3]	dsp:8[A3]	dsp:16[A3]	dsp:24[A3]

<sup>\*1</sup> 間接命令アドレッシングまたはバンク1レジスタ直接が使用できます。

### 【フラグ変化】

フラグ	U	ı	0	В	S	Z	D	С
変化	_	-	-	-			-	

#### 条件

S: 演算の結果、MSBが"1"になると"1"、それ以外のとき"0"になります。

Z: 演算の結果が0のとき "1"、それ以外のとき "0" になります。

C: シフトアウトしたビットが1のとき "1"、それ以外のとき "0" になります。

### 【記述例】

ROLC.B R<sub>0</sub>L ROLC.W [A0] ROLC.L R2R0

# **RORC**


### キャリー付き右回転 Rotate the bits to the Right with Carry

# RORC

### 【構文】

RORC.size dest – B , W , L 【命令コード/サイクル数】 Page=243

### 【オペレーション】



#### 【機能】

• destをCフラグを含めて1ビット右へ回転します。

### 【選択可能なdest】

	de	st*1	
R0L/R0/R2R0	R0H/R2/R3R1	R2L/R1/R6R4	R2H/R3/R7R5
R1L/R4/A0	R1H/R6/A1	R3L/R5/A2	R3H/R7/A3
	dsp:8[FB]	dsp:16[FB]	dsp:24
	dsp:16	dsp:16[SB]	dsp:24[SB]
[A0]	dsp:8[A0]	dsp:16[A0]	dsp:24[A0]
[A1]	dsp:8[A1]	dsp:16[A1]	dsp:24[A1]
[A2]	dsp:8[A2]	dsp:16[A2]	dsp:24[A2]
[A3]	dsp:8[A3]	dsp:16[A3]	dsp:24[A3]

<sup>\*1</sup> 間接命令アドレッシングまたはバンク1レジスタ直接が使用できます。

### 【フラグ変化】

フラグ	U	ı	0	В	S	Z	D	С
変化	-	-	-	-			-	

#### 条件

S: 演算の結果、MSBが"1"になると"1"、それ以外のとき"0"になります。

Z: 演算の結果が0のとき "1"、それ以外のとき "0" になります。

C: シフトアウトしたビットが1のとき "1"、それ以外のとき "0" になります。

### 【記述例】

RORC.B R<sub>0</sub>L RORC.W [A0] RORC.L R2R0

回転 ROT ROT Rotate the bits

【構文】

【命令コード/サイクル数】 Page=244

src,dest ROT.size - B, W, L

【オペレーション】

src < 0のとき

src > 0のとき



### 【機能】

- dest を src で指定したビット数ぶんだけ回転します。LSB/MSBからあふれたビットはMSB/LSBとCフ ラグに転送します。
- •回転方向は、srcの符号で指定します。srcが正のとき左回転、負のとき右回転です。ただし、0のと きは回転しません。

### 【選択可能なsrc/dest】

	src	*1*2			de	st <sup>*3</sup>	
R0L/R0/R2R0	R0H/R2/R3R1	R2L/R1/R6R4	R2H/R3/R7R5	R0L/R0/R2R0	R0H/R2/R3R1	R2L/R1/R6R4	R2H/R3/R7R5
R1L/R4/A0	R1H <del>/R6/A1</del>	R3L/R5/A2	R3H <del>/R7/A3</del>	R1L/R4/A0	R1H/R6/A1	R3L/R5/A2	R3H/R7/A3
#IMMEX	dsp:8[FB]	dsp:16[FB]	dsp:24		dsp:8[FB]	dsp:16[FB]	dsp:24
#IMM:8	dsp:16	<del>dsp:16[SB]</del>	dsp:24[SB]		dsp:16	dsp:16[SB]	dsp:24[SB]
<del>[A0]</del>	dsp:8[A0]	dsp:16[A0]	dsp:24[A0]	[A0]	dsp:8[A0]	dsp:16[A0]	dsp:24[A0]
<del>[A1]</del>	dsp:8[A1]	dsp:16[A1]	dsp:24[A1]	[A1]	dsp:8[A1]	dsp:16[A1]	dsp:24[A1]
<del>[A2]</del>	dsp:8[A2]	dsp:16[A2]	dsp:24[A2]	[A2]	dsp:8[A2]	dsp:16[A2]	dsp:24[A2]
[A3]	dsp:8[A3]	dsp:16[A3]	dsp:24[A3]	[A3]	dsp:8[A3]	dsp:16[A3]	dsp:24[A3]

- \*1 バンク1レジスタ直接が使用できます。
- \*2 取りうる範囲は、-8~+8(.B)、-16~+16(.W)、-32~+32(.L)です。
- \*3 間接命令アドレッシングまたはバンク1レジスタ直接が使用できます。

### 【フラグ変化】

フラグ	U	ı	0	В	S	Z	D	С
変化*1	1	-	-	_			-	

\*1 srcが0のとき、フラグは変化しません。

### 条件

S : 演算の結果、MSBが"1"になると"1"、それ以外のとき"0"になります。

Z: 演算の結果が0のとき "1"、それ以外のとき "0" になります。

C:シフトアウトしたビットが1のとき"1"、それ以外のとき"0"になります。

### 【記述例】

ROT.B #1,R0L ;左回転 ROT.B #-1,R0L ;右回転

ROT.W R1L,[A0] ROT.L R0H,R6R4

## ROUND

### 浮動小数点数 整数变换 Round Floating Point to Integer

# ROUND

【構文】

**ROUND** src,dest 【命令コード/サイクル数】 Page=245

### 【オペレーション】

dest = (long) src;

#### 【機能】

- src を整数に変換し、dest に格納します。
- •演算結果は、フラグレジスタ(FLG)に指定された丸めモードに従って丸められ、また、-2147483648 ~ +2147483647の範囲に収まるようクリップされます。
- src が不正入力値の場合、演算結果は不定になります。

### 【選択可能なsrc/dest】

	sr	c*1		dest*1				
ROL/RO/R2R0	ROH/R2/R3R1	R2L/R1/R6R4	R2H/R3/R7R5	ROL/RO/R2R0	R0H/R2/R3R1	R2L/R1/R6R4	R2H/R3/R7R5	
R1L/R4/A0	R1H/R6/A1	R3L/R5/A2	R3H/R7/A3	R1L/R4/A0	R1H/R6/A1	R3L/R5/A2	R3H/R7/A3	
#IMMEX	dsp:8[FB]	dsp:16[FB]	dsp:24		dsp:8[FB]	dsp:16[FB]	dsp:24	
#IMM	dsp:16	dsp:16[SB]	dsp:24[SB]		dsp:16	dsp:16[SB]	dsp:24[SB]	
[A0]	dsp:8[A0]	dsp:16[A0]	dsp:24[A0]	[A0]	dsp:8[A0]	dsp:16[A0]	dsp:24[A0]	
[A1]	dsp:8[A1]	dsp:16[A1]	dsp:24[A1]	[A1]	dsp:8[A1]	dsp:16[A1]	dsp:24[A1]	
[A2]	dsp:8[A2]	dsp:16[A2]	dsp:24[A2]	[A2]	dsp:8[A2]	dsp:16[A2]	dsp:24[A2]	
[A3]	dsp:8[A3]	dsp:16[A3]	dsp:24[A3]	[A3]	dsp:8[A3]	dsp:16[A3]	dsp:24[A3]	

<sup>\*1</sup> 間接命令アドレッシングまたはバンク1レジスタ直接が使用できます。

### 【フラグ変化】

フラグ	FO	FU	U	I	0	В	S	Z	D	С
変化			-	_		_			_	

#### 条件

FO: 不正入力と、演算の結果が-2147483648 または+2147483647 を超えると "1"、それ以外のとき "0" になります。

FU: 不正入力のとき "1"、それ以外のとき "0" になります。

〇: 不正入力と、演算の結果が-2147483648 または+2147483647 を超えると "1"、それ以外のとき "0" になります。

S : 演算の結果、MSBが"1"になると"1"、それ以外のとき"0"になります。

Z: 演算の結果、すべてのビットが"0"のとき"1"、それ以外のとき"0"になります。

C : 不定になります。

### 【記述例】

**ROUND** R2R0,R3R1 **ROUND** [A1],R2R0 **ROUND** mem[FB],R3R1 **RTS** 

サブルーチンからの復帰 Return from Subroutine

**RTS** 

【構文】 **RTS**  【命令コード/サイクル数】 Page=246

【オペレーション】 PC = \*SP;SP = SP + 4;

### 【機能】

•サブルーチンから復帰します。

### 【フラグ変化】

フラグ	U	ı	0	В	S	Z	D	С
変化	ı	ı	ı	ı	ı	ı	ı	ı

【記述例】 RTS

ボロー付き減算

Subtract with Borrow

【構文】

**SBB** 

【命令コード/サイクル数】

SBB.size src,dest B, W, L Page=246

【オペレーション】

 $dest = dest - src - \sim C;$ 

### 【機能】

• dest から src とCフラグの反転(ボロー)を減算し、dest に格納します。

### 【選択可能なsrc/dest】

	sr	c*1		dest*1				
R0L/R0/R2R0	R0H/R2/R3R1	R2L/R1/R6R4	R2H/R3/R7R5	R0L/R0/R2R0	R0H/R2/R3R1	R2L/R1/R6R4	R2H/R3/R7R5	
R1L/R4/A0	R1H/R6/A1	R3L/R5/A2	R3H/R7/A3	R1L/R4/A0	R1H/R6/A1	R3L/R5/A2	R3H/R7/A3	
#IMMEX	dsp:8[FB]	dsp:16[FB]	dsp:24		dsp:8[FB]	dsp:16[FB]	dsp:24	
#IMM	dsp:16	dsp:16[SB]	dsp:24[SB]		dsp:16	dsp:16[SB]	dsp:24[SB]	
[A0]	dsp:8[A0]	dsp:16[A0]	dsp:24[A0]	[A0]	dsp:8[A0]	dsp:16[A0]	dsp:24[A0]	
[A1]	dsp:8[A1]	dsp:16[A1]	dsp:24[A1]	[A1]	dsp:8[A1]	dsp:16[A1]	dsp:24[A1]	
[A2]	dsp:8[A2]	dsp:16[A2]	dsp:24[A2]	[A2]	dsp:8[A2]	dsp:16[A2]	dsp:24[A2]	
[A3]	dsp:8[A3]	dsp:16[A3]	dsp:24[A3]	[A3]	dsp:8[A3]	dsp:16[A3]	dsp:24[A3]	

<sup>\*1</sup> 間接命令アドレッシングまたはバンク1レジスタ直接が使用できます。

### 【フラグ変化】

フラグ	U	ı	0	В	S	Z	D	С
変化	_	_		_			_	

### 条件

O: 符号付き演算のオーバフローを示します。演算の結果、-128(.B)または+127(.B)、-32768(.W)また は+32767(.W)、-2147483648(.L) または+2147483647(.L) を超えると "1"、それ以外のとき "0" にな ります。

S: 演算の結果、MSBが"1"になると"1"、それ以外のとき"0"になります。

Z: 演算の結果が0のとき "1"、それ以外のとき "0" になります。

C: 符号なし演算の結果、0以上のとき "1"、それ以外のとき "0" になります。

### 【記述例】

SBB.B #2.R0L SBB.W R0,R2 SBB.L A0,R7R5 SBB.B R3L,[A0] SBB.W [A1],R4 SBB.L R2R0,[A3]

# **SCCnd**

# *条件設定*Store Condition Conditionally

# **SCCnd**

【構文】

SCCnd.size dest

【命令コード/サイクル数】 Page=247

### 【オペレーション】

if (true)

dest = 1;

else

dest = 0;

### 【機能】

- Cnd で示す条件の真偽値をdestに設定します。真の場合は"1"を、偽の場合は"0"を設定します。
- Cnd には次の種類があります。

Cnd		条件	式	Cnd		条件	式
GEU	C == 1	等しいまたは大きい/		LTU/	C == 0	小さい/	>
/C		Cフラグが "1"		NC		Cフラグが "0"	
EQ/	Z == 1	等しい/	=	NE/	Z == 0	等しくない/	
Z		Zフラグが "1"		NZ		Zフラグが "O"	
GTU	C & ~Z == 1	大きい	<	LEU	C & ~Z == 0	等しいまたは小さい	
PΖ	S == 0	正またはゼロ	0	N	S == 1	負	0>
GE	S ^ O == 0	等しい、または符号付		LE	(S ^ O)   Z ==	等しい、または符号付	
		きで大きい			1	きで小さい	
GT	(S ^ O)   Z ==	符号付きで大きい	<	LT	S ^ O == 1	符号付きで小さい	>
	0						
0	O == 1	Οフラグが "1"		NO	O == 0	Οフラグが "0"	

### 【選択可能なdest】

	de	st <sup>*1</sup>	
R0L/R0/R2R0	R0H/R2/R3R1	R2L/R1/R6R4	R2H/R3/R7R5
R1L/R4/A0	R1H/R6/A1	R3L/R5/A2	R3H/R7/A3
	dsp:8[FB]	dsp:16[FB]	dsp:24
	dsp:16	dsp:16[SB]	dsp:24[SB]
[A0]	dsp:8[A0]	dsp:16[A0]	dsp:24[A0]
[A1]	dsp:8[A1]	dsp:16[A1]	dsp:24[A1]
[A2]	dsp:8[A2]	dsp:16[A2]	dsp:24[A2]
[A3]	dsp:8[A3]	dsp:16[A3]	dsp:24[A3]

\*1 間接命令アドレッシングまたはバンク1レジスタ直接が使用できます。

### 【フラグ変化】

フラグ	U	ı	0	В	S	Z	D	C
変化	_	-	-	-	-	-	-	_

### 【記述例】

SCC.B ROL SCNE.W [A0] SCGT.L A3

# **SCMPU**

### ストリング比較 Compare Strings until not equal

# **SCMPU**

【構文】

SCMPU.size B, W 【命令コード/サイクル数】 Page=248

### 【オペレーション】

unsigned char \*A1, \*A0, tmp0, tmp1; do { \*A0++; tmp0 tmp1 \*A1++; tmp0, tmp1:一時レジスタ

### 【機能】

- •A0で示される比較元番地とA1で示される比較先番地のデータを、比較の結果が不一致になるか、 Null キャラクタ '\0' (=00h) が検出されるまでアドレスの加算方向にストリング比較を行います。
- サイズ指定子(.size)が ".B" のときも".W" のときも同じ動作になります。
- •命令終了時のアドレスレジスタ(A0,A1)は、不定になります。
- •命令実行中に割り込み要求があった場合は、演算を中断して割り込みを受け付けます。

### 【フラグ変化】

フラグ	U	I	0	В	S	Z	D	С
変化	1	_		_			-	

### 条件

O : 不定 になります。 S : 不定になります。

Z : 双方のストリングが一致していたとき "1"、それ以外のとき "0" になります。

C: (\*A0 - \*A1)を符号なしで演算した結果、0以上のとき "1"、それ以外のとき "0" になります。

#### 【記述例】

SCMPU.W

SHA

算術シフト Arithmetic Shift

【構文】

【命令コード/サイクル数】 Page=248

SHA.size src,dest - B, W, L

【オペレーション】

src < 0のとき

src > 0のとき



#### 【機能】

- dest を src で指定したビット数ぶんだけ算術シフトします。LSB/MSB からあふれたビットはCフラグ
- •シフト方向は、srcの符号で指定します。srcが正のとき左シフト、負のとき右シフトです。ただし、 0のときはシフトしません。

#### 【選択可能なsrc/dest】

	src	*1*2		dest*3					
R0L/R0/R2R0	R0H/R2/R3R1	R2/R3R1 R2L/R1/R6R4 R2H/R3/R7R		R0L/R0/R2R0	R0H/R2/R3R1	R2L/R1/R6R4	R2H/R3/R7R5		
R1L <del>/R4/A0</del>	R1H <del>/R6/A1</del>	R3L <del>/R5/A2</del>	R3H <del>/R7/A3</del>	R1L/R4/A0	R1H/R6/A1	R3L/R5/A2	R3H/R7/A3		
#IMMEX	dsp:8[FB]	dsp:16[FB]	dsp:24		dsp:8[FB]	dsp:16[FB]	dsp:24		
#IMM:8	dsp:16	dsp:16[SB]	dsp:24[SB]		dsp:16	dsp:16[SB]	dsp:24[SB]		
<del>[A0]</del>	dsp:8[A0]	dsp:16[A0]	dsp:24[A0]	[A0]	dsp:8[A0]	dsp:16[A0]	dsp:24[A0]		
<del>[A1]</del>	dsp:8[A1]	dsp:16[A1]	dsp:24[A1]	[A1]	dsp:8[A1]	dsp:16[A1]	dsp:24[A1]		
[A2]	dsp:8[A2]	dsp:16[A2]	dsp:24[A2]	[A2]	dsp:8[A2]	dsp:16[A2]	dsp:24[A2]		
[A3]	dsp:8[A3]	dsp:16[A3]	dsp:24[A3]	[A3]	dsp:8[A3]	dsp:16[A3]	dsp:24[A3]		

- \*1 バンク1レジスタ直接が使用できます。
- \*2 取りうる範囲は、-8~+8(.B)、-16~+16(.W)、-32~+32(.L)です。
- \*3 間接命令アドレッシングまたはバンク1レジスタ直接が使用できます。

### 【フラグ変化】

フラグ	U	I	0	В	S	Z	D	С
変化*1	_	_		-			-	

\*1 srcが0のとき、フラグは変化しません。

### 条件

O: 左シフトの場合、演算結果のMSBとシフトアウトしたビットが全て同じ値のとき(シフト中に符 号が変化しなかったとき) "0"、それ以外のとき "1" になります。右シフトの場合、"0" になります。

S: 演算の結果、MSBが"1"になると"1"、それ以外のとき"0"になります。

Z: 演算の結果が0のとき "1"、それ以外のとき "0" になります。

C: シフトアウトしたビットが "1" のとき "1"、それ以外のとき "0" になります。

### 【記述例】

SHA.B #3,R0L :左シフト ;右シフト SHA.B #-3,R0L

SHA.W R1L,[A0] SHA.L R2H,R6R4

論理シフト SHL  $\mathsf{SHL}$ Logical Shift

【構文】

【命令コード/サイクル数】

Page=249

SHL.size(:format) src,dest — G, Q 

【オペレーション】

src < 0のとき

src > 0のとき



#### 【機能】

- destを src で指定したビット数ぶんだけ論理シフトします。LSB/MSB からあふれたビットはCフラグ に転送します。
- ・シフト方向は、srcの符号で指定します。srcが正のとき左シフト、負のとき右シフトです。

### 【選択可能なsrc/dest】

(フォーマット別のsrc/destは次のページを参照してください。)

	sr	C*1			de	st*2	
R0L/R0/R2R0	R0H/R2/R3R1	R2L/R1/R6R4	R2H/R3/R7R5	R0L/R0/R2R0	R0H/R2/R3R1	R2L/R1/R6R4	R2H/R3/R7R5
R1L/R4/A0	R1H <del>/R6/A1</del>	R3L <del>/R5/A2</del>	R3H <del>/R7/A3</del>	R1L/R4/A0	R1H/R6/A1	R3L/R5/A2	R3H/R7/A3
#IMMEX	dsp:8[FB]	dsp:16[FB]	dsp:24		dsp:8[FB]	dsp:16[FB]	dsp:24
#IMM:8*3	dsp:16	<del>dsp:16[SB]</del>	dsp:24[SB]		dsp:16	dsp:16[SB]	dsp:24[SB]
[ <del>A0]</del>	dsp:8[A0]	dsp:16[A0]	dsp:24[A0]	[A0]	dsp:8[A0]	dsp:16[A0]	dsp:24[A0]
<del>[A1]</del>	dsp:8[A1]	dsp:16[A1]	dsp:24[A1]	[A1]	dsp:8[A1]	dsp:16[A1]	dsp:24[A1]
[A2]	dsp:8[A2]	dsp:16[A2]	dsp:24[A2]	[A2]	dsp:8[A2]	dsp:16[A2]	dsp:24[A2]
[A3]	dsp:8[A3]	dsp:16[A3]	dsp:24[A3]	[A3]	dsp:8[A3]	dsp:16[A3]	dsp:24[A3]
#IMM:4*4							

- \*1 バンク1レジスタ直接が使用できます。
- \*2 間接命令アドレッシングまたはバンク1レジスタ直接が使用できます。
- \*3 取りうる範囲は、-8~+8(.B)、-16~+16(.W)、-32~+32(.L)です。
- \*4 取りうる範囲は、-8 #IMM:4 +7( 0)です。

### 【フラグ変化】

フラグ	U	I	0	В	S	Z	D	С
変化*1	_	_	_	_			_	

\*1 srcが0のとき、フラグは変化しません。

#### 条件

S: 演算の結果、MSBが"1"になると"1"、それ以外のとき"0"になります。

Z : 演算の結果が0のとき "1"、それ以外のとき "0" になります。

C: シフトアウトしたビットが"1"のとき"1"、それ以外のとき"0"になります。

### 【記述例】

SHL.B #1,R0L :左シフト SHL.B #-1,R0L :右シフト

SHL.W R1L,[A0] SHL.L R2H,R6R4

## 【フォーマット別src/dest】

### Gフォーマット

	sr	c*1		dest*2					
R0L/R0/R2R0	R0H/R2/R3R1	R2L/R1/R6R4	R2H/R3/R7R5	R0L/R0/R2R0	R0H/R2/R3R1	R2L/R1/R6R4	R2H/R3/R7R5		
R1L/R4/A0	R1H <del>/R6/A1</del>	R3L/R5/A2	R3H <del>/R7/A3</del>	R1L/R4/A0	R1H/R6/A1	R3L/R5/A2	R3H/R7/A3		
#IMMEX	dsp:8[FB]	dsp:16[FB]	dsp:24		dsp:8[FB]	dsp:16[FB]	dsp:24		
#IMM:8	dsp:16	<del>dsp:16[SB]</del>	dsp:24[SB]		dsp:16	dsp:16[SB]	dsp:24[SB]		
<del>[A0]</del>	dsp:8[A0]	dsp:16[A0]	dsp:24[A0]	[A0]	dsp:8[A0]	dsp:16[A0]	dsp:24[A0]		
[A1]	dsp:8[A1]	dsp:16[A1]	dsp:24[A1]	[A1]	dsp:8[A1]	dsp:16[A1]	dsp:24[A1]		
[A2]	dsp:8[A2]	dsp:16[A2]	dsp:24[A2]	[A2]	dsp:8[A2]	dsp:16[A2]	dsp:24[A2]		
<del>[A3]</del>	dsp:8[A3]	dsp:16[A3]	dsp:24[A3]	[A3]	dsp:8[A3]	dsp:16[A3]	dsp:24[A3]		

<sup>\*1</sup> バンク1レジスタ直接が使用できます。

### Qフォーマット

src		de	st <sup>*1</sup>	
#IMM:4*2	R0L/R0/R2R0	R0H/R2/R3R1	R2L/R1/R6R4	R2H/R3/R7R5
	R1L/R4/A0	R1H/R6/A1	R3L/R5/A2	R3H/R7/A3
		dsp:8[FB]	dsp:16[FB]	dsp:24
		dsp:16	dsp:16[SB]	dsp:24[SB]
	[A0]	dsp:8[A0]	dsp:16[A0]	dsp:24[A0]
	[A1]	dsp:8[A1]	dsp:16[A1]	dsp:24[A1]
	[A2]	dsp:8[A2]	dsp:16[A2]	dsp:24[A2]
	[A3]	dsp:8[A3]	dsp:16[A3]	dsp:24[A3]

<sup>\*1</sup> 間接命令アドレッシングまたはバンク1レジスタ直接が使用できます。

<sup>\*2</sup> 間接命令アドレッシングまたはバンク1レジスタ直接が使用できます。

<sup>\*2</sup> 取りうる範囲は、-8 #IMM:4 +7( 0)です。

SIN

ストリング入力 Input Strings

SIN

【構文】

SIN.size B, W, L 【命令コード/サイクル数】 Page=251

## 【オペレーション】

```
while (R7R5 != 0)^{*1} {
                     *A0;
       *A1
      Α1
                    A1 + n^{*2};
      R7R5
                   R7R5 - 1;
                =
}
```

- \*1 R7R5に0を設定して実行したとき、本命令は無視されます。
- \*2 サイズ指定子(.size)が ".B" のとき 1、".W" のとき 2、".L" のとき 4になります。

### 【機能】

- A0で示される固定の転送元番地から A1で示される転送先番地へ、R7R5で指定される回数ぶんアド レスの加算方向にストリング転送を行います。
- •転送元番地はAO、転送先番地はA1、転送回数はR7R5に設定します。
- •R7R5に設定可能な最大値は00FFFFFFhです。
- •命令終了時のA1は、最後に転送したデータの次の番地を示します。
- •命令実行中に割り込み要求があった場合は、1データ転送後に割り込みを受け付けます。

### 【フラグ変化】

フラグ	U	ı	0	В	S	Z	D	С
変化	_	_	-	-	-	-	-	_

【記述例】 SIN.W

# **SMOVB**

逆方向ストリング転送 Move Strings Backward

# **SMOVB**

【構文】

SMOVB.size – B , W , L 【命令コード/サイクル数】 Page=251

## 【オペレーション】

```
while (R7R5 != 0)^{*1} {
       *A1
                      *A0;
       Α0
                    A0 - n*2;
       A1
                 = A1 - n^{*2};
       R7R5
                     R7R5 - 1;
}
```

- \*1 R7R5に0を設定して実行したとき、本命令は無視されます。
- \*2 サイズ指定子(.size)が ".B" のとき 1、".W" のとき 2、".L" のとき 4 になります。

#### 【機能】

- A0で示される転送元番地から A1で示される転送先番地へ、R7R5で指定される回数、アドレスの減 算方向にストリング転送を行います。
- 転送元番地はA0、転送先番地はA1、転送回数はR7R5に設定します。
- •R7R5に設定可能な最大値は00FFFFFFhです。
- •命令終了時のアドレスレジスタ(A0,A1)は、最後に転送したデータの次の番地を示します。
- •命令実行中に割り込み要求があった場合は、1データ転送後に割り込みを受け付けます。

### 【フラグ変化】

フラグ	U	-	0	В	S	Z	Δ	O
変化	-	-	-	-	-	-	-	ı

【記述例】

SMOVB.W

# **SMOVF**

順方向ストリング転送 Move Strings Forward

# **SMOVF**

【構文】

SMOVF.size

\_\_\_\_\_ B , W , L , Q

【命令コード/サイクル数】 Page=251

## 【オペレーション】

```
while (R7R5 != 0)^{*1} {
       *A1
                      *A0;
       Α0
                     A0 + n^{2};
       A1
                 = A1 + n^{*2};
       R7R5
                      R7R5 - 1;
}
```

- \*1 R7R5に0を設定して実行したとき、本命令は無視されます。
- \*2 サイズ指定子(.size)が ".B" のとき 1、".W" のとき 2、".L" のとき 4、".Q"のとき 8 になります。

#### 【機能】

- A0で示される転送元番地から A1で示される転送先番地へ、R7R5で指定される回数、アドレスの加 算方向にストリング転送を行います。
- 転送元番地はA0、転送先番地はA1、転送回数はR7R5に設定します。
- R7R5に設定可能な最大値は00FFFFFFhです。
- •命令終了時のアドレスレジスタ(A0,A1)は、最後に転送したデータの次の番地を示します。
- •命令実行中に割り込み要求があった場合は、1データ転送後に割り込みを受け付けます。

### 【フラグ変化】

フラグ	U		0	В	S	Z	D	O
変化	-	ı	ı	ı	ı	ı	ı	ı

【記述例】

SMOVF.W

# **SMOVU**

### ストリング転送 Move Strings While Unequal to Zero

# **SMOVU**

【構文】

SMOVU.size B, W 【命令コード/サイクル数】 Page=252

### 【オペレーション】

```
unsigned char *A1, *A0, tmp0;
do {
      tmp0
                    *A0++;
      *A1++
                    tmp0
} while (tmp0 != '\0');
tmp0 :一時レジスタ
```

### 【機能】

- A0 で示される転送元番地から A1 で示される転送先番地へ、Null キャラクタ '\0' (=00h) が検出される までアドレスの加算方向にストリング転送を行います。転送はNullキャラクタ転送後に終了します。
- 転送元番地はA0、転送先番地はA1に設定します。
- •サイズ指定子(.size)が ".B" のときも ".W" のときも同じ動作になります。
- •命令終了時のアドレスレジスタ(A0, A1)は、不定となります。
- •命令実行中に割り込み要求があった場合は、1データ転送後に割り込みを受け付けます。

### 【フラグ変化】

フラグ	U	I	0	В	S	Z	D	С
変化	-	_	_	_	_	-	-	-

# 【記述例】

SMOVU.W

# SOUT

ストリング出力 **Output Strings** 

SOUT

【構文】

SOUT.size —— В, W, L 【命令コード/サイクル数】 Page=252

## 【オペレーション】

```
while (R7R5 != 0)^{*1} {
                     *A0;
       *A1
      A0
                   A0 + n^{*2};
      R7R5
                = R7R5 - 1;
}
```

- \*1 R7R5に0を設定して実行したとき、本命令は無視されます。
- \*2 サイズ指定子(.size)が ".B" のとき 1、".W" のとき 2、".L"のとき 4になります。

### 【機能】

- A0で示される転送元番地から A1で示される固定の転送先番地へ、R7R5で指定される回数、アドレ スの加算方向にストリング転送を行います。
- •転送元番地はA0、転送先番地はA1、転送回数はR7R5に設定します。
- •R7R5に設定可能な最大値は00FFFFFFhです。
- •命令終了時のA0は、最後に転送したデータの次の番地を示します。
- •命令実行中に割り込み要求があった場合は、1データ転送後に割り込みを受け付けます。

### 【フラグ変化】

フラグ	U	ı	0	В	S	Z	D	С
変化	_	_	_	_	_	_	_	_

【記述例】

SOUT.W

**SSTR** 

ストリングストア Store Strings

**SSTR** 

【構文】

SSTR.size

【命令コード/サイクル数】 Page=252

— B, W, L, Q

### 【オペレーション】

```
while (R7R5 != 0)^{*1} {
      *A1
                  R0L/R0/R2R0/R3R1R2R0*2;
      Α1
               = A1 + n^{*3};
      R7R5
               = R7R5 - 1;
}
```

- \*1 R7R5に0を設定して実行したとき、本命令は無視されます。
- \*2 サイズ指定子(.size)が ".B" のとき R0L、".W" のとき R0、".L" のとき R2R0、".Q"のとき R3R1R2R0に なります。
- \*3 サイズ指定子(.size)が ".B" のとき 1、".W" のとき 2、".L" のとき 4、".Q"のとき 8 になります。

### 【機能】

- R0L/R0/R2R0/R3R1R2R0の内容をA1で示される転送先番地へ、R7R5で指定される回数、アドレスの 加算方向にストリングストアを行います。
- ・転送先番地はA1、転送回数はR7R5に設定します。
- R7R5 に設定可能な最大値は00FFFFFhです。
- •命令終了時のA1は、最後に書き込んだデータの次の番地を示します。
- •命令実行中に割り込み要求があった場合は、1データ転送後に割り込みを受け付けます。

### 【フラグ変化】

フラグ	U	I	0	В	S	Z	D	С
変化	-	_	_	_	_	_	_	_

【記述例】 SSTR.W **STC** 

### 専用レジスタから転送 Store from Control Register

**STC** 

【構文】 STC

src,dest

【命令コード/サイクル数】 Page=253

【オペレーション】

dest = src;

### 【機能】

• src を dest に転送します。

### 【選択可能なsrc/dest】

		src			de	st*1	
SB	FB	FLG	SP	ROL/RO/R2R0	ROH/R2/R3R1	R2L/R1/R6R4	R2H/R3/R7R5
ISP	SVF	SVP	INTB	R1L/R4/A0	R1H/R6/A1	R3L/R5/A2	R3H/R7/A3
DSA0	DSA1	DSA2	DSA3		dsp:8[FB]	dsp:16[FB]	dsp:24
DDA0	DDA1	DDA2	DDA3		dsp:16	dsp:16[SB]	dsp:24[SB]
DCT0	DCT1	DCT2	DCT3	[A0]	dsp:8[A0]	dsp:16[A0]	dsp:24[A0]
DSR0	DSR1	DSR2	DSR3	[A1]	dsp:8[A1]	dsp:16[A1]	dsp:24[A1]
DDR0	DDR1	DDR2	DDR3	[A2]	dsp:8[A2]	dsp:16[A2]	dsp:24[A2]
DCR0	DCR1	DCR2	DCR3	[A3]	dsp:8[A3]	dsp:16[A3]	dsp:24[A3]
DMD0	DMD1	DMD2	DMD3				
VCT							

<sup>\*1</sup> 間接命令アドレッシングまたはバンク1レジスタ直接が使用できます。

### 【フラグ変化】

フラグ	U	ı	0	В	S	Z	D	С
変化	_	_	_	_	_	_	_	_

【記述例】

SB,R2R0 STC STC FLG,[A0] STC DMD2,A1 STC DCT1,mem[A2]

# **STCTX**

### コンテキストの退避 Store Context

## STCTX


【構文】 STCTX src,dest 【命令コード/サイクル数】 Page=254

```
【オペレーション】
for (i=0; i< n*1; i++) {
    SP = SP - 4;
    *SP = registers(dest[src]);
}
```


\*1 nは退避するレジスタの数です。

#### 【機能】

- タスクのコンテキストをスタック領域に退避します。
- src にはタスク番号が格納されているRAMの番地を、destにはテーブルデータの先頭番地を設定してください。
- ・タスク番号によってテーブルデータの中から必要なレジスタ情報を指定し、そのレジスタ情報に 従って各レジスタをスタック領域に転送します。その後、スタックポインタ(SP)にSPの補正値を減 算します。SPの補正値には転送するレジスタの合計バイト数を設定してください。なお、テーブル データに "0000h" は設定しないでください。
- 転送するレジスタの情報は次のとおり構成されています。ビットが "1" のとき転送するレジスタ、 "0" のとき転送しないレジスタを示します。



•テーブルデータは次のとおり構成されています。destで示した番地がテーブルの基底番地となり、 src の内容の2倍をオフセットとする番地に格納されたワードデータのビット0~9にレジスタの情報、ビット10~15がスタックポインタの補正値を示します。



## 【選択可能なsrc/dest】

src	dest
abs:16	dsp:24

### 【フラグ変化】

フラグ	U	I	0	В	S	Z	D	С
変化	-	_	_	_	_	_	_	1

### 【記述例】

STCTX ram,rom\_tbl **STNZ** 

条件付き転送 Store on Not Zero **STNZ** 

【構文】

STNZ.size src,dest

– B , W , L

【命令コード/サイクル数】 Page=254

【オペレーション】

if (Z==0)dest = src;

### 【機能】

• Zフラグが "0" のとき、src を dest に転送します。"1" のとき dest は変化しません。

### 【選択可能なsrc/dest】

	S	rc			de	st <sup>*1</sup>	
R0L/R0/R2R0	R0H/R2/R3R1	R2L/R1/R6R4	R2H/R3/R7R5	R0L/R0/R2R0	R0H/R2/R3R1	R2L/R1/R6R4	R2H/R3/R7R5
R1L/R4/A0	R1H/R6/A1	R3L/R5/A2	R3H/R7/A3	R1L/R4/A0	R1H/R6/A1	R3L/R5/A2	R3H/R7/A3
#IMMEX	dsp:8[FB]	dsp:16[FB]	dsp:24		dsp:8[FB]	dsp:16[FB]	dsp:24
#IMM	dsp:16	dsp:16[SB]	dsp:24[SB]		dsp:16	dsp:16[SB]	dsp:24[SB]
<del>[A0]</del>	dsp:8[A0]	dsp:16[A0]	dsp:24[A0]	[A0]	dsp:8[A0]	dsp:16[A0]	dsp:24[A0]
<del>[A1]</del>	dsp:8[A1]	dsp:16[A1]	dsp:24[A1]	[A1]	dsp:8[A1]	dsp:16[A1]	dsp:24[A1]
[A2]	dsp:8[A2]	dsp:16[A2]	dsp:24[A2]	[A2]	dsp:8[A2]	dsp:16[A2]	dsp:24[A2]
[A3]	dsp:8[A3]	dsp:16[A3]	dsp:24[A3]	[A3]	dsp:8[A3]	dsp:16[A3]	dsp:24[A3]

<sup>\*1</sup> 間接命令アドレッシングまたはバンク1レジスタ直接が使用できます。

### 【フラグ変化】

フラグ	U	ı	0	В	S	Z	D	С
変化	_	_	_	_	_	_	_	-

【記述例】

STNZ.B #1,R0L STNZ.W #5,[A0]

STNZ.L #1000h,R6R4

**STOP** 

ストップ Stop

**STOP** 

【構文】 **STOP**  【命令コード/サイクル数】 Page=254

【オペレーション】

### 【機能】

• プログラムの実行を停止します。ストップ/ウェイト復帰用割り込み優先レベル選択ビットよりも高 い優先順位の割り込みを受け付けるか、リセットが発生するとプログラムの実行を開始します。

### 【フラグ変化】

フラグ	U	I	0	В	S	Ζ	D	С
変化	_	_	_	_	_	-	-	1

【記述例】 **STOP**  **STZ** 

条件付き転送 Store on Zero

【構文】

STZ.size src,dest —— В, W, L 【命令コード/サイクル数】 Page=255

【オペレーション】 if (Z==1)

dest = src;

### 【機能】

• Zフラグが "1" のとき、srcをdestに転送します。"0" のときdestは変化しません。

### 【選択可能なsrc/dest】

	S	rc			de	st <sup>*1</sup>	
R0L/R0/R2R0	R0H/R2/R3R1	R2L/R1/R6R4	R2H/R3/R7R5	R0L/R0/R2R0	R0H/R2/R3R1	R2L/R1/R6R4	R2H/R3/R7R5
R1L/R4/A0	R1H/R6/A1	R3L/R5/A2	R3H/R7/A3	R1L/R4/A0	R1H/R6/A1	R3L/R5/A2	R3H/R7/A3
#IMMEX	dsp:8[FB]	dsp:16[FB]	dsp:24		dsp:8[FB]	dsp:16[FB]	dsp:24
#IMM	dsp:16	<del>dsp:16[SB]</del>	dsp:24[SB]		dsp:16	dsp:16[SB]	dsp:24[SB]
<del>[A0]</del>	dsp:8[A0]	<del>dsp:16[A0]</del>	dsp:24[A0]	[A0]	dsp:8[A0]	dsp:16[A0]	dsp:24[A0]
<del>[A1]</del>	dsp:8[A1]	dsp:16[A1]	dsp:24[A1]	[A1]	dsp:8[A1]	dsp:16[A1]	dsp:24[A1]
[A2]	dsp:8[A2]	dsp:16[A2]	dsp:24[A2]	[A2]	dsp:8[A2]	dsp:16[A2]	dsp:24[A2]
[A3]	<del>dsp:8[A3]</del>	dsp:16[A3]	dsp:24[A3]	[A3]	dsp:8[A3]	dsp:16[A3]	dsp:24[A3]

<sup>\*1</sup> 間接命令アドレッシングまたはバンク1レジスタ直接が使用できます。

### 【フラグ変化】

フラグ	U	I	0	В	S	Z	D	С
変化	-	_	_	_	_	_	_	-

【記述例】

#1,R0L STZ.B STZ.W #5,[A0] STZ.L #1000h,R6R4

# **STZX**

### 条件付き転送 Store according to Zero Flag

**STZX** 

【構文】 STZX.size src1,src2,dest – B , W , L 【命令コード/サイクル数】 Page=255

# 【オペレーション】

if (Z==1)dest = src1; else dest = src2;

### 【機能】

• Zフラグが"1"のとき、src1をdestに転送します。"0"のときsrc2をdestに転送します。

### 【選択可能なsrc/dest】

	src1	src2			de	st*1	
R0L/R0/R2R0	R0H/R2/R3R1	R2L/R1/R6R4	R2H/R3/R7R5	R0L/R0/R2R0	R0H/R2/R3R1	R2L/R1/R6R4	R2H/R3/R7R5
R1L/R4/A0	R1H/R6/A1	R3L/R5/A2	R3H/R7/A3	R1L/R4/A0	R1H/R6/A1	R3L/R5/A2	R3H/R7/A3
#IMMEX	dsp:8[FB]	dsp:16[FB]	dsp:24		dsp:8[FB]	dsp:16[FB]	dsp:24
#IMM	dsp:16	dsp:16[SB]	dsp:24[SB]		dsp:16	dsp:16[SB]	dsp:24[SB]
<del>[A0]</del>	dsp:8[A0]	dsp:16[A0]	dsp:24[A0]	[A0]	dsp:8[A0]	dsp:16[A0]	dsp:24[A0]
<del>[A1]</del>	dsp:8[A1]	dsp:16[A1]	dsp:24[A1]	[A1]	dsp:8[A1]	dsp:16[A1]	dsp:24[A1]
[A2]	dsp:8[A2]	dsp:16[A2]	dsp:24[A2]	[A2]	dsp:8[A2]	dsp:16[A2]	dsp:24[A2]
<del>[A3]</del>	dsp:8[A3]	dsp:16[A3]	dsp:24[A3]	[A3]	dsp:8[A3]	dsp:16[A3]	dsp:24[A3]

<sup>\*1</sup> 間接命令アドレッシングまたはバンク1レジスタ直接が使用できます。

### 【フラグ変化】

フラグ	U	ı	0	В	S	Z	D	С
変化	_	_	_	_	_	_	_	_

【記述例】

STZX.B #1,#2,R0L STZX.W #5,#10,[A0]

STZX.L #1000h,#4000h,R6R4

ボローなし減算 **SUB SUB** Subtract

B, W, L

【構文】 SUB.size src,dest 【命令コード/サイクル数】 Page=256

【オペレーション】

dest = dest - src;

### 【機能】

• destから src を減算し、dest に格納します。

### 【選択可能なsrc/dest】

	sr	c*1		dest*1				
R0L/R0/R2R0	R0H/R2/R3R1	R2L/R1/R6R4	R2H/R3/R7R5	R0L/R0/R2R0	R0H/R2/R3R1	R2L/R1/R6R4	R2H/R3/R7R5	
R1L/R4/A0	R1H/R6/A1	R3L/R5/A2	R3H/R7/A3	R1L/R4/A0	R1H/R6/A1	R3L/R5/A2	R3H/R7/A3	
#IMMEX	dsp:8[FB]	dsp:16[FB]	dsp:24		dsp:8[FB]	dsp:16[FB]	dsp:24	
#IMM	dsp:16	dsp:16[SB]	dsp:24[SB]		dsp:16	dsp:16[SB]	dsp:24[SB]	
[A0]	dsp:8[A0]	dsp:16[A0]	dsp:24[A0]	[A0]	dsp:8[A0]	dsp:16[A0]	dsp:24[A0]	
[A1]	dsp:8[A1]	dsp:16[A1]	dsp:24[A1]	[A1]	dsp:8[A1]	dsp:16[A1]	dsp:24[A1]	
[A2]	dsp:8[A2]	dsp:16[A2]	dsp:24[A2]	[A2]	dsp:8[A2]	dsp:16[A2]	dsp:24[A2]	
[A3]	dsp:8[A3]	dsp:16[A3]	dsp:24[A3]	[A3]	dsp:8[A3]	dsp:16[A3]	dsp:24[A3]	

<sup>\*1</sup> 間接命令アドレッシングまたはバンク1レジスタ直接が使用できます。

### 【フラグ変化】

フラグ	U	ı	0	В	S	Z	D	С
変化	_	_		_			_	

### 条件

O: 符号付き演算のオーバフローを示します。演算の結果、-128(.B)または+127(.B)、-32768(.W)また は+32767(.W)、-2147483648(.L) または+2147483647(.L) を超えると "1"、それ以外のとき "0" にな ります。

S: 演算の結果、MSBが"1"になると"1"、それ以外のとき"0"になります。

Z: 演算の結果が0のとき "1"、それ以外のとき "0" になります。

C: 符号なし演算の結果、0以上のとき "1"、それ以外のとき "0" になります。

### 【記述例】

SUB.B #2.R0L SUB.W R0,R2 SUB.L A0,R7R5 SUB.B R3L,[A0] SUB.W [A1],R4 SUB.L R2R0,[A3]

# **SUBF**

# *浮動小数点減算*Subtruct Floating Piont

# **SUBF**

【構文】

SUBF src,dest

【命令コード/サイクル数】 Page=257

### 【オペレーション】

dest = dest - src;

#### 【機能】

- dest から src を減算し、dest に格納します。
- •演算結果は、フラグレジスタ(FLG)に指定された丸めモードに従って丸められます。
- •演算結果が最大の正規化数を超えたとき、結果は符号に応じて正の最大値(7F7FFFFFh)、または負の最大値(FF7FFFFFh)になります。
- 演算結果が最小の正規化数を下回ったとき、結果は丸めモードに従ってゼロ(00000000h)、または正の最小値(00800000h)、または負の最小値(80800000h)になります。
- 不正入力に対する演算結果は不定です。

#### 【選択可能なsrc/dest】

	sr	c*1			de	st <sup>*1</sup>	
R0L/R0/R2R0	ROH/R2/R3R1	R2L/R1/R6R4	R2H/R3/R7R5	ROL/RO/R2R0	R0H/R2/R3R1	R2L/R1/R6R4	R2H/R3/R7R5
R1L/R4/A0	R1H/R6/A1	R3L/R5/A2	R3H/R7/A3	R1L/R4/A0	R1H/R6/A1	R3L/R5/A2	R3H/R7/A3
#IMMEX	dsp:8[FB]	dsp:16[FB]	dsp:24		dsp:8[FB]	dsp:16[FB]	dsp:24
#IMM	dsp:16	dsp:16[SB]	dsp:24[SB]		dsp:16	dsp:16[SB]	dsp:24[SB]
[A0]	dsp:8[A0]	dsp:16[A0]	dsp:24[A0]	[A0]	dsp:8[A0]	dsp:16[A0]	dsp:24[A0]
[A1]	dsp:8[A1]	dsp:16[A1]	dsp:24[A1]	[A1]	dsp:8[A1]	dsp:16[A1]	dsp:24[A1]
[A2]	dsp:8[A2]	dsp:16[A2]	dsp:24[A2]	[A2]	dsp:8[A2]	dsp:16[A2]	dsp:24[A2]
[A3]	dsp:8[A3]	dsp:16[A3]	dsp:24[A3]	[A3]	dsp:8[A3]	dsp:16[A3]	dsp:24[A3]

<sup>\*1</sup> 間接命令アドレッシングまたはバンク1レジスタ直接が使用できます。

### 【フラグ変化】

フラグ	FO	FU	U	ı	0	В	S	Z	D	С
変化			_	_		_			_	

#### 条件

FO: 不正入力と、演算の結果が最大の正規化数を上回ったとき "1"、それ以外のとき "0" になります。 FU: 不正入力と、演算の結果が最小の正規化数を下回ったとき "1"、それ以外のとき "0" になります。

O: 不正入力と、演算の結果が最大の正規化数を上回ったとき "1"、それ以外のとき "0" になります。

S: 演算の結果、MSBが"1"になると"1"、それ以外のとき"0"になります。

Z: 演算の結果、すべてのビットが"0"のとき"1"、それ以外のとき"0"になります。

C : 不定になります。

### 【記述例】

 SUBF
 R2R0,R3R1

 SUBF
 [A1],R2R0

 SUBF
 mem[FB],R3R1

# SUNTIL

ストリングサーチ Search Equal String

# SUNTIL

#### 【構文】

SUNTIL.size — B, W, L 【命令コード/サイクル数】 Page=258

### 【オペレーション】

```
while (*A0 != R0L/R0/R2R0*1 && R7R5 != 0^{*2}) {
       A0++;*3
       R7R5
                     R7R5 - 1;
}
```

- \*1 サイズ指定子(.size)が ".B" のとき ROL、".W" のとき RO、".L" のとき R2R0 になります。
- \*2 R7R5に0を設定して実行したときも、比較は1度だけ実施されますが、命令終了時のA0とフラグは 不定になります。
- \*3 サイズ指定子(.size)が ".B" のとき1、".W" のとき2、".L" のとき4加算されます。

#### 【機能】

- R7R5で指定される回数、A0で示される比較先番地からアドレスの加算方向に、R0L/R0/R2R0の内容 と一致するデータが現れるまで検索を行います。
- ・比較先番地はA0、比較回数はR7R5に設定します。
- R7R5 に設定可能な最大値は00FFFFFFhです。
- •フラグは「\*A0-R0L/R0/R2R0」の演算結果にしたがって変化します。
- •命令終了時のA0は、一致したデータの番地を示します。一致しなかったときは、次のデータの番地 を示します。
- •命令終了後のR7R5は、「初期値-比較回数」となります。
- •命令実行中に割り込み要求があった場合は、1データ比較後に割り込みを受け付けます。

### 【フラグ変化】

フラグ	U	I	0	В	S	Z	D	С
変化	_	_		_			-	

#### 条件

O: 符号付き比較のオーバフローを示します。比較の結果、-128(.B)または+127(.B)、-32768(.W)また は+32767(.W)、-2147483648(.L)または+2147483647(.L)を超えると"1"、それ以外のとき"0"にな

S: 比較の結果、MSBが"1"になると"1"、それ以外のとき"0"になります。

Z: 一致したとき "1"、それ以外のとき "0" になります。

C: 符号なし比較の結果、0以上のとき"1"、それ以外のとき"0"になります。

#### 【記述例】

SUNTIL.W

# **SWHILE**

ストリングサーチ Search Unequal String

# **SWHILE**

#### 【構文】

【命令コード/サイクル数】 Page=258

— B, W, L

### 【オペレーション】

SWHILE.size

```
while (*A0 == R0L/R0/R2R0^{*1} && R7R5 != 0^{*2}) {
       A0++;*3
       R7R5
                       R7R5 - 1;
}
```

- \*1 サイズ指定子(.size)が ".B" のとき ROL、".W" のとき RO、".L" のとき R2R0 になります。
- \*2 R7R5に0を設定して実行したときも、比較は1度だけ実施されますが、命令終了時のA0とフラグは 不定になります。
- \*3 サイズ指定子(.size)が ".B" のとき 1、".W" のとき 2、".L" のとき 4 加算されます。

#### 【機能】

- R7R5で指定される回数、A0で示される比較先番地からアドレスの加算方向に、R0L/R0/R2R0の内容 と一致しないデータが現れるまで検索を行います。
- ・比較先番地はA0、比較回数はR7R5に設定します。
- R7R5 に設定可能な最大値は00FFFFFFhです。
- •フラグは「\*A0-R0L/R0/R2R0」の演算結果にしたがって変化します。
- •命令終了時のA0は、一致しなかったデータの番地を示します。すべて一致したときは、次のデータ の番地を示します。
- •命令終了後のR7R5は、「初期値-比較回数」となります。
- •命令実行中に割り込み要求があった場合は、1データ比較後に割り込みを受け付けます。

### 【フラグ変化】

フラグ	U	I	0	В	S	Z	D	С
変化	_	_		_			-	

#### 条件

O: 符号付き比較のオーバフローを示します。比較の結果、-128(.B)または+127(.B)、-32768(.W)また は+32767(.W)、-2147483648(.L)または+2147483647(.L)を超えると"1"、それ以外のとき"0"にな

S: 比較の結果、MSBが"1"になると"1"、それ以外のとき"0"になります。

Z : すべて一致したとき "1"、それ以外のとき "0" になります。

C: 符号なし比較の結果、0以上のとき"1"、それ以外のとき"0"になります。

#### 【記述例】

SWHILE.W

**TST** テスト TST **Test Logical** 

【構文】 TST.size src,dest

【命令コード/サイクル数】 Page=258

【オペレーション】 dest & src;

### 【機能】

• dest と src の論理積をとった結果に従って、フラグレジスタ(FLG)の各フラグが変化します。

– B , W , L

### 【選択可能なsrc/dest】

	sr	c*1		dest*1					
R0L/R0/R2R0	R0H/R2/R3R1	R2L/R1/R6R4	R2H/R3/R7R5	R0L/R0/R2R0	R0H/R2/R3R1	R2L/R1/R6R4	R2H/R3/R7R5		
R1L/R4/A0	R1H/R6/A1	R3L/R5/A2	R3H/R7/A3	R1L/R4/A0	R1H/R6/A1	R3L/R5/A2	R3H/R7/A3		
#IMMEX	dsp:8[FB]	dsp:16[FB]	dsp:24		dsp:8[FB]	dsp:16[FB]	dsp:24		
#IMM	dsp:16	dsp:16[SB]	dsp:24[SB]		dsp:16	dsp:16[SB]	dsp:24[SB]		
[A0]	dsp:8[A0]	dsp:16[A0]	dsp:24[A0]	[A0]	dsp:8[A0]	dsp:16[A0]	dsp:24[A0]		
[A1]	dsp:8[A1]	dsp:16[A1]	dsp:24[A1]	[A1]	dsp:8[A1]	dsp:16[A1]	dsp:24[A1]		
[A2]	dsp:8[A2]	dsp:16[A2]	dsp:24[A2]	[A2]	dsp:8[A2]	dsp:16[A2]	dsp:24[A2]		
[A3]	dsp:8[A3]	dsp:16[A3]	dsp:24[A3]	[A3]	dsp:8[A3]	dsp:16[A3]	dsp:24[A3]		

<sup>\*1</sup> 間接命令アドレッシングまたはバンク1レジスタ直接が使用できます。

### 【フラグ変化】

フラグ	U		0	В	S	Ζ	Δ	C
変化	-	ı	ı	ı			ı	-

### 条件

S: 演算の結果、MSBが"1"になると"1"、それ以外のとき"0"になります。

Z: 演算の結果が0のとき "1"、それ以外のとき "0" になります。

### 【記述例】

#2,R0L TST.B TST.W R0,R2 TST.L A0,R7R5 TST.B R3L,mem[A0] TST.W [A1],R4 TST.L R2R0,[A3]

**UND** 

未定義命令割り込み Undefined Instruction Interrupt **UND** 

【構文】 UND 【命令コード/サイクル数】 Page=259

【オペレーション】

= SP - 4; SP \*SP FLG; SP SP - 4; \*SP = PC + 1;

PC \*(long \*)0xFFFFFDC;

### 【機能】

- •未定義命令割り込みが発生します。
- 未定義命令割り込みはノンマスカブル割り込みです。

### 【フラグ変化】

フラグ	U	I	0	В	S	Z	D	С
変化*1			_	_	_	-		_

\*1 命令実行前のフラグはスタック領域に退避されます。

### 条件

U: "0" になります。 I: "0" になります。 D: "0" になります。

【記述例】

UND

**WAIT** 

ウェイト Wait

**WAIT** 

【構文】 WAIT 【命令コード/サイクル数】 Page=259

【オペレーション】

### 【機能】

• プログラムの実行を停止します。ストップ/ウェイト復帰用割り込み優先レベル選択ビットよりも高 い優先順位の割り込みを受け付けるか、リセットが発生するとプログラムの実行を開始します。

### 【フラグ変化】

フラグ	U	I	0	В	S	Z	D	С
変化	_	_	_	_	_	_	_	_

【記述例】 WAIT XCHG 交換 Exchange XCHG

– B , W , L

【構文】 XCHG.size src,dest

【命令コード/サイクル数】 Page=260

【オペレーション】

tmp0 = src; src = dest;dest = tmp0;

tmp0: 一時レジスタ

### 【機能】

• src と dest の内容を交換します。

### 【選択可能なsrc/dest】

	sr	c*1		dest*2				
R0L/R0/R2R0	R0H/R2/R3R1	R2L/R1/R6R4	R2H/R3/R7R5	R0L/R0/R2R0	R0H/R2/R3R1	R2L/R1/R6R4	R2H/R3/R7R5	
R1L/R4/A0	R1H/R6/A1	R3L/R5/A2	R3H/R7/A3	R1L/R4/A0	R1H/R6/A1	R3L/R5/A2	R3H/R7/A3	
					dsp:8[FB]	dsp:16[FB]	dsp:24	
					dsp:16	dsp:16[SB]	dsp:24[SB]	
				[A0]	dsp:8[A0]	dsp:16[A0]	dsp:24[A0]	
				[A1]	dsp:8[A1]	dsp:16[A1]	dsp:24[A1]	
				[A2]	dsp:8[A2]	dsp:16[A2]	dsp:24[A2]	
				[A3]	dsp:8[A3]	dsp:16[A3]	dsp:24[A3]	

- \*1 バンク1レジスタ直接が使用できます。
- \*2 間接命令アドレッシングまたはバンク1レジスタ直接が使用できます。

### 【フラグ変化】

フラグ	U	ı	0	В	S	Z	D	С
変化	_	_	_	_	_	_	_	_

### 【記述例】

 XCHG.B
 R0H,R0L

 XCHG.W
 R0,R2

 XCHG.L
 A0,R7R5

 XCHG.B
 R3L,[A0]

 XCHG.W
 [A1],R4

 XCHG.L
 R2R0,[A3]

**XOR** 

排他的論理和 **Exclusive Or Logical** 

**XOR** 

【構文】

XOR.size src,dest – B , W , L 【命令コード/サイクル数】 Page=260

【オペレーション】

dest = dest ^ src;

### 【機能】

• dest と src の排他的論理和をとり、 dest に格納します。

### 【選択可能なsrc/dest】

src*1				dest*1				
R0L/R0/R2R0	R0H/R2/R3R1	R2L/R1/R6R4	R2H/R3/R7R5	R0L/R0/R2R0	R0H/R2/R3R1	R2L/R1/R6R4	R2H/R3/R7R5	
R1L/R4/A0	R1H/R6/A1	R3L/R5/A2	R3H/R7/A3	R1L/R4/A0	R1H/R6/A1	R3L/R5/A2	R3H/R7/A3	
#IMMEX	dsp:8[FB]	dsp:16[FB]	dsp:24		dsp:8[FB]	dsp:16[FB]	dsp:24	
#IMM	dsp:16	dsp:16[SB]	dsp:24[SB]		dsp:16	dsp:16[SB]	dsp:24[SB]	
[A0]	dsp:8[A0]	dsp:16[A0]	dsp:24[A0]	[A0]	dsp:8[A0]	dsp:16[A0]	dsp:24[A0]	
[A1]	dsp:8[A1]	dsp:16[A1]	dsp:24[A1]	[A1]	dsp:8[A1]	dsp:16[A1]	dsp:24[A1]	
[A2]	dsp:8[A2]	dsp:16[A2]	dsp:24[A2]	[A2]	dsp:8[A2]	dsp:16[A2]	dsp:24[A2]	
[A3]	dsp:8[A3]	dsp:16[A3]	dsp:24[A3]	[A3]	dsp:8[A3]	dsp:16[A3]	dsp:24[A3]	

<sup>\*1</sup> 間接命令アドレッシングまたはバンク1レジスタ直接が使用できます。

### 【フラグ変化】

フラグ	U	ı	0	В	S	Z	D	С
変化	_	_	_	_			_	_

### 条件

S: 演算の結果、MSBが"1"になると"1"、それ以外のとき"0"になります。

Z: 演算の結果が0のとき "1"、それ以外のとき "0" になります。

### 【記述例】

#2,R0L XOR.B XOR.W R0,R2 XOR.L A0,R7R5 XOR.B R3L,mem[A0] XOR.W [A1],R4 R2R0,[A3] XOR.L

### 3.3 インデックス命令

本節ではインデックス命令について命令ごとに説明しています。

インデックス命令は配列に対応した命令で、インデックス命令の次に実行する命令の src、dest が示すアドレスにインデックス命令の src の内容を符号なしで加算し実効アドレスとします。

モディファイできる範囲は0~FFFFFFFhの4GBぶんです。インデックス命令のsrcの範囲は次に実行する命令のサイズ指定子により以下のようになります。

次に実行する命令の サイズ指定子	インデックス命令の サイズ指定子	srcの範囲	加算される値
.B	.B	0~FFh	srcの内容
	.W	0~FFFFh	
	.L	0~FFFFFFFh	
.W	.B	0~FFh	srcの内容×2
	.W	0~FFFFh	
	.L	0~7FFFFFFh	
.L	.B	0~FFh	srcの内容×4
	.W	0~FFFFh	
	.L	0~3FFFFFFh	

インデックス命令の直後には、割り込み要求を受け付けません。 インデックス命令には以下に示す4種類があります。

**INDEXB** 

INDEX1

INDEX2

**BITINDEX** 

### 3.3.1 INDEXB.size src

INDEXB(Index Both Operands)命令は次に実行する命令の src、 dest が示すアドレスに INDEXB 命令の src の内容を符号なしで加算し実効アドレスとします。

INDEXB命令の次に実行する命令ではsrc、destともにメモリをアクセスするアドレッシングを選択してください。

### 例1: 次命令のサイズ指定子が ".B" の場合

INDEXB.W src
MOV.B:G mem1, mem2


メモリ

### C言語での動作説明

short src;

char mem1[], mem2[];

mem2[src] = mem1[src];



### 例2: 次命令のサイズ指定子が ".W" の場合


INDEXB.W src MOV.W:G mem1, mem2 メモリ

#### C言語での動作説明

short

short mem1[], mem2[];

mem2[src] = mem1[src];



#### 例3: 次命令のサイズ指定子が ".L" の場合


INDEXB.W src MOV.L:G mem1, mem2 メモリ

### C言語での動作説明

short src:

long mem1[], mem2[];

mem2[src] = mem1[src];



### INDEXB命令がモディファイする命令

ADC, ADD:G\*1,\*2, ADDF, AND:G\*1, CMP:G\*1, CMPF, CNVIF, DADC, DADD, DIV, DIVF, DIVU, DIVX、DSBB、DSUB、EXTS\*3、EXTZ:G\*1,\*3、MAX、MIN、MOV:G\*1,\*4、MUL、MULF、MULU、OR、 ROUND、SBB、SUB、SUBF、TST、XOR命令のsrcとdest

- \*1 Gフォーマットのみ使用できます。
- \*2 ADD命令のdestにSPは使用できません。
- \*3 src (mem1)については符号拡張/ゼロ拡張前のサイズ、dest (mem2)については符号拡張/ゼロ拡張後 のサイズに依存して、INDEXBのsrcを何倍するかが決まります。
- \*4 MOV命令のsrcまたはdestにdsp:8[SP]は使用できません。


上記以外の命令をINDEXB命令の次に使用しないでください。


#### INDEX1.size src 3.3.2

INDEX1 (Index 1st Operand) 命令は次に実行する命令の第一オペランドが示すアドレスにINDEX1命令 のsrcの内容を符号なしで加算し実効アドレスとします。

INDEX1 命令の次に実行する命令では第一オペランドにメモリをアクセスするアドレッシングを選択 してください。

### 例1: 次命令のサイズ指定子が ".B" の場合






### C言語での動作説明


short

char mem1[], mem2;

mem2 = mem1[src];

### 例2: 次命令のサイズ指定子が ".W" の場合





### C言語での動作説明

short

short mem1[], mem2;

mem2 = mem1[src];

例3: 次命令のサイズ指定子が ".L" の場合


INDEX1.W MOV.L:G mem1, mem2 メモリ

### C言語での動作説明

short

long mem1[], mem2;

mem2 = mem1[src];



### INDEX1命令がモディファイする命令

ADC、ADD:G\*1,\*2、ADDF、AND:G\*1、BTST:G\*1、CMP:G\*1、CMPF、CNVIF、DADC、DADD、DIV、 DIVF, DIVU, DIVX, DSBB, DSUB, EDIV, EDIVU, EDIVX, EMUL, EMULU, EXTS\*3, EXTZ\*3, JMPI、JSRI、LDC、MAX、MIN、MOV:G\*1,\*4、MOV:S\*5、MOV*Dir*\*6、MUL、MULF、MULU、OR、 PUSH、ROUND、SBB、SUB、SUBF、TST、XOR命令のsrc

ABS, ADCF, ADD:Q\*2, ADD:S, ADSF, AND:S, BCLR, BMCnd, BNOT, BSET, BTSTC, BTSTS, CLIP, CMP:Q, CMP:S, DEC, INC, MOV:G\*7, MOV:Q, MOV:S\*8, MOV:Z, MOV Dir\*9, NEG, NOT, POP、ROLC、RORC、ROT、SCCnd、SHA、SHL、STC、STNZ、STZ、STZX、XCHG命令のdest

- \*1 Gフォーマットのみ指定できます。
- \*2 ADD命令のdestにSPは使用できません。
- \*3 符号拡張/ゼロ拡張前のサイズに依存して、INDEX1のsrcを何倍するかが決まります。
- \*4 MOV命令のsrcにdsp:8[SP]は使用できません。
- \*5 MOV:S src,R2R0/R0/R0L、MOV:S.L src,A0で使用できます。
- \*6 MOVDir src,ROLで使用できます。サイズ指定子は ".B" 扱いとなります。
- \*7 MOV:G dsp:8[SP],destで使用できます。
- \*8 MOV:S R2R0/R0/R0L,dest、MOV:S #IMM,destで使用できます。
- \*9 MOVDir ROL, destで使用できます。サイズ指定子は ".B" 扱いとなります。

上記以外の命令をINDEX1命令の次に使用しないでください。

#### INDEX2.size src 3.3.3

INDEX2 (Index 2nd Operand) 命令は次に実行する命令の第二オペランドが示すアドレスに INDEX2 命 令のsrcの内容を符号なしで加算し実効アドレスとします。

INDEX2 命令の次に実行する命令では dest にメモリをアクセスするアドレッシングを選択してくださ L10

### 例1: 次命令のサイズ指定子が ".B" の場合


INDEX2.W src MOV.B:G mem1, mem2 メモリ

# C言語での動作説明

short

char mem1, mem2[];

mem2[src] = mem1;



### 例2: 次命令のサイズ指定子が ".W" の場合


INDEX2.W src MOV.W:G mem1, mem2 メモリ

# C言語での動作説明

short

short mem1, mem2[];

mem2[src] = mem1;



### 例3: 次命令のサイズ指定子が ".L" の場合


INDEX2.W src MOV.L:G mem1, mem2 メモリ

### C言語での動作説明

short

long mem1, mem2[];

mem2[src] = mem1;



### INDEX2命令がモディファイする命令

ADC, ADD:G\*1,\*2, ADDF, AND:G\*1, CMP:G\*1, CMPF, CNVIF, DADC, DADD, DIV, DIVF, DIVU, DIVX、DSBB、DSUB、EXTS\*3、EXTZ:G\*1,\*3、MAX、MIN、MOV:G\*1,\*4、MUL、MULF、MULU、OR、 ROUND、SBB、SUB、SUBF、TST、XOR命令のdest

- \*1 Gフォーマットのみ使用できます。
- \*2 ADD命令のdestにSPは使用できません。
- \*3 符号拡張/ゼロ拡張後のサイズに依存して、INDEX2のsrcを何倍するかが決まります。
- \*4 MOV命令のsrcおよびdestにdsp:8[SP]は使用できません。


上記以外の命令をINDEX2命令の次に使用しないでください。


#### BITINDEX.size src 3.3.4

BITINDEX 命令 (Bit Index) は次に実行する命令のオペランドが示すアドレスのビット 0 から BITINDEX 命令のsrcで示したビット数だけ離れたビットを対象とします。

BITINDEX命令の次に実行する命令はビット命令としてください。また、オペランドにはメモリをアク セスするアドレッシングを選択してください。

例:





BITINDEX命令がモディファイする命令

BTST:G\*1命令のsrc

BCLR、BMCnd、BNOT、BSET、BTSTC、BTSTS命令のdest

\*1 Gフォーマットのみ使用できます。

上記以外の命令をBITINDEX命令の次に使用しないでください。

#### 3.3.5 インデックス命令の次に実行できる命令

それぞれのインデックス命令の次に実行できる命令を下表に示します。

EXTZ、JMPI、JSRI、LDC、MAX、 MOV <i>Dii*</i> <sup>9</sup> 、NEG、NOT、POP、ROLO MIN、MOV:G*1*4、MOV:S*5、MOV <i>Dii*</i> 6、RORC、ROT、SC <i>Cnd</i> 、SHA、SHL、MUL、MULF、MULU、MULX、OR、PUSH、ROUND、SBB、SUB、SUBF、TST、XOR		ナックスの安の次に美付いるのでを下衣に	
CMP:G*1、CMPF、CNVIF、DADC、DADD、DIV、DIVF、DIVU、DIVX、DSBB、DSUB、EXTS、EXTZ:G*1、MAX、MIN、MOV:G*1*3、MUL、MULF、MULU、OR、ROUND、SBB、SUB、SUBF、TST、XOR上記命令のsrcとdest  INDEX1.B/W/L  ADC、ADD:G*1*2、ADDF、AND:G*1、BTST:G*1、CMP:G*1、CMPF、CNVIF、DADC、DADD、DIV、DIVF、DIVU、DIVF、DIVU、DIVX、DSBB、DSUB、EDIV、EDIVU、EDIVX、EMUL、EMULU、EXTS、EXTZ、JMPI、JSRI、LDC、MAX、MIN、MOV:G*1*4、MOV:S*5、MOVDir*6、MUL、MULF、MULU、MULX、OR、PUSH、ROUND、SBB、SUB、SUBF、TST、XOR  ABS、ADCF、ADD:Q*2、ADD:S、ADSF、AND:S、BCLR、BMCnd、BNOT、BSET、BTSTC、BTSTS、CLIP、CMP:Q、CMP:S、DEC、INC、MOV:G*7、MOV:Q、MOV:S*8、MOV:Z*8、MOV:Dir*9、NEG、NOT、POP、ROLOMAN STC、STC、STNZ、STZ、STZX、XCHG、PUSH、ROUND、SBB、SUB、SUBF、L記命令のdest			命令 
DADD、DIV、DIVF、DIVU、DIVX、DSBB、DSUB、EXTS、EXTZ:G*1、MAX、MIN、MOV:G*1*3、MUL、MULF、MULU、OR、ROUND、SBB、SUB、SUBF、TST、XOR上記命令のsrcとdest  INDEX1.B/W/L  ADC、ADD:G*1*2、ADDF、AND:G*1、ADSF、ADD:Q*2、ADD:S、BTST:G*1、CMP:G*1、CMPF、CNVIF、DADC、DADD、DIV、DIVF、DIVU、DIVF、DIVU、DIVX、DSBB、DSUB、EDIV、EDIVU、EDIVX、EMUL、EMULU、EXTS、EXTZ、JMPI、JSRI、LDC、MAX、MIN、MOV:G*1*4、MOV:S*5、MOVDir*6、MOV:G*7、MOV:Q、MOV:S*8、MOV:ZMOV:G*7、MOV:G*7、MOV:Q、MOV:S*8、MOV:G*7 MOV:G*7 MOV:G*7	INDEXB.B/W/L		
DSBB、DSUB、EXTS、EXTZ:G*1、MAX、MIN、MOV:G*1*3、MUL、MULF、MULU、OR、ROUND、SBB、SUB、SUBF、TST、XOR上記命令のsrcとdest  INDEX1.B/W/L  ADC、ADD:G*1*2、ADDF、AND:G*1、ADSF、ADD:Q*2、ADD:S、BTST:G*1、CMP:G*1、CMPF、CNVIF、DADC、DADD、DIV、DIVF、DIVU、BNOT、BSET、BTSTC、BTSTS、DIVX、DSBB、DSUB、EDIV、EDIVU、EDIVU、EDIVX、EMUL、EMULU、EXTS、EXTZ、JMPI、JSRI、LDC、MAX、MIN、MOV:G*1*4、MOV:S*5、MOVDii*6、MUL、MULF、MULU、MULX、OR、PUSH、ROUND、SBB、SUB、SUBF、TST、XOR		CMP:G*1、CMPF、CNVIF、DADC、	
MAX、MIN、MOV:G*1*3、MUL、MULF、MULU、OR、ROUND、SBB、SUB、SUB、SUBF、TST、XOR上記命令のsrcとdest  INDEX1.B/W/L  ADC、ADD:G*1*2、ADDF、AND:G*1、ADSF、ADCF、ADD:Q*2、ADD:S、ADDC、DADD、DIV、DIVF、DIVU、DIVF、DIVU、DIVX、DSBB、DSUB、EDIV、EDIVU、EDIVX、EMUL、EXTS、EXTZ、JMPI、JSRI、LDC、MAX、MIN、MOV:G*1*4、MOV:G*5、MOVDir*6、MUL、MULF、MULU、MULX、OR、PUSH、ROUND、SBB、SUB、SUB、SUBF、TST、XOR  ABS、ADCF、ADD:Q*2、ADD:S、ADSF、AND:S、BCLR、BMCnd、BNOT、BSET、BTSTC、BTSTS、CLIP、CMP:Q、CMP:S、DEC、INC、MOV:G*7、MOV:Q、MOV:S*8、MOV:Z***  ADSF、AND:S、BCLR、BMCnd、BNOT、BSET、BTSTC、BTSTS、CLIP、CMP:Q、CMP:S、DEC、INC、MOV:G*7、MOV:Q、MOV:S*8、MOV:Z**  MOV:G*7、MOV:Q、MOV:S*8、MOVDir*6、RORC、ROT、SCCnd、SHA、SHL、STC、STNZ、STZ、STZX、XCHG 上記命令のdest		DADD、DIV、DIVF、DIVU、DIVX、	
MULU、OR、ROUND、SBB、SUB、SUB、SUBF、TST、XOR上記命令のsrcとdest  INDEX1.B/W/L  ADC、ADD:G*1*2、ADDF、AND:G*1、ADSF、ADD:Q*2、ADD:S、BTST:G*1、CMP:G*1、CMPF、CNVIF、DADC、DADD、DIV、DIVF、DIVU、DIVF、DIVU、DIVX、DSBB、DSUB、EDIV、EDIVU、EDIVX、EMUL、EMULU、EXTS、EXTZ、JMPI、JSRI、LDC、MAX、MIN、MOV:G*1*4、MOV:G*5、MOVDir*6、MOVDir*9、NEG、NOT、POP、ROLOMUL、MULF、MULU、MULX、OR、PUSH、ROUND、SBB、SUB、SUBF、TST、XOR		DSBB、DSUB、EXTS、EXTZ:G*1、	
SUBF、TST、XOR 上記命令のsrcとdest  INDEX1.B/W/L  ADC、ADD:G*1*2、ADDF、AND:G*1、ABS、ADCF、ADD:Q*2、ADD:S、ADST:G*1、CMP:G*1、CMPF、CNVIF、DADC、DADD、DIV、DIVF、DIVU、DIVF、DIVU、DIVX、DSBB、DSUB、EDIV、EDIVU、EDIVU、EDIVX、EMUL、EMULU、EXTS、EXTZ、JMPI、JSRI、LDC、MAX、MIN、MOV:G*1*4、MOV:S*5、MOVDir*6、MUL、MULF、MULU、MULX、OR、PUSH、ROUND、SBB、SUB、SUBF、TST、XOR  ABS、ADCF、ADD:Q*2、ADD:S、ADSF、AND:S、BCLR、BMCnd、BNOT、BSET、BTSTC、BTSTS、CLIP、CMP:Q、CMP:S、DEC、INC、MOV:G*7、MOV:Q、MOV:S*8、MOV:Z*8、MOV:G*7、MOV:Q、MOV:S*8、MOV:Z*8、MOVDir*9、NEG、NOT、POP、ROLOR RORC、ROT、SCCnd、SHA、SHL、STC、STNZ、STZ、STZX、XCHG上記命令のdest		MAX、MIN、MOV:G*1*3、MUL、MULF、	
上記命令のsrcとdest  INDEX1.B/W/L  ADC、ADD:G*1*2、ADDF、AND:G*1、 BTST:G*1、CMP:G*1、CMPF、CNVIF、 DADC、DADD、DIV、DIVF、DIVU、 DIVX、DSBB、DSUB、EDIV、EDIVU、 EDIVX、EMUL、EMULU、EXTS、 EXTZ、JMPI、JSRI、LDC、MAX、 MIN、MOV:G*1*4、MOV:S*5、MOV Dir*6、 MUL、MULF、MULU、MULX、OR、 PUSH、ROUND、SBB、SUB、SUBF、 TST、XOR  ABS、ADCF、ADD:Q*2、ADD:S、 ADSF、AND:S、BCLR、BMCnd、 BNOT、BSET、BTSTC、BTSTS、 CLIP、CMP:Q、CMP:S、DEC、INC、 MOV:G*7、MOV:Q、MOV:S*8、MOV:Z** MOV:G*7、MOV:Q** MOV:G*7、MOV:Q** MOV:G*7、MOV:Q** NOV:G*7、MOV:Q** NOV:G*7、MOV:Q** NOV:G*7、NOT、POP、ROLO* RORC、ROT、SCCnd、SHA、SHL、 STC、STNZ、STZ、STZX、XCHG 上記命令のdest		MULU、OR、ROUND、SBB、SUB、	
ADC、ADD:G*1*2、ADDF、AND:G*1、ADSF、ADD:Q*2、ADD:S、BTST:G*1、CMP:G*1、CMPF、CNVIF、DADC、DADD、DIV、DIVF、DIVU、DIVX、DSBB、DSUB、EDIV、EDIVU、EDIVX、EMUL、EMULU、EXTS、EXTZ、JMPI、JSRI、LDC、MAX、MIN、MOV:G*1*4、MOV:S*5、MOVDir*6、MUL、MULF、MULU、MULX、OR、PUSH、ROUND、SBB、SUB、SUB、SUBF、TST、XOR		SUBF、TST、XOR	
BTST:G*1、CMP:G*1、CMPF、CNVIF、DADC、DADD、DIV、DIVF、DIVU、DIVF、DIVU、DIVX、DSBB、DSUB、EDIV、EDIVU、EDIVX、EMUL、EMULU、EXTS、EXTZ、JMPI、JSRI、LDC、MAX、MIN、MOV:G*1*4、MOV:S*5、MOVDir*6、MUL、MULF、MULU、MULX、OR、PUSH、ROUND、SBB、SUB、SUBF、TST、XOR		上記命令のsrcとdest	
DADC、DADD、DIV、DIVF、DIVU、DIVX、DSBB、DSUB、EDIV、EDIVU、EDIVU、EDIVX、EMUL、EMULU、EXTS、EXTZ、JMPI、JSRI、LDC、MAX、MIN、MOV:G*1*4、MOV:S*5、MOVDir*6、MUL、MULF、MULU、MULX、OR、PUSH、ROUND、SBB、SUB、SUBF、TST、XOR	INDEX1.B/W/L	ADC、ADD:G*1*2、ADDF、AND:G*1、	ABS、ADCF、ADD:Q*2、ADD:S、
DIVX、DSBB、DSUB、EDIV、EDIVU、EDIVU、EDIVX、EMUL、EMULU、EXTS、MOV:G*7、MOV:Q、MOV:S*8、MOV:Z MOVDir*9、NEG、NOT、POP、ROLOMIN、MOV:G*1*4、MOV:S*5、MOVDir*6、MUL、MULF、MULU、MULX、OR、PUSH、ROUND、SBB、SUB、SUBF、TST、XOR		BTST:G*1、CMP:G*1、CMPF、CNVIF、	ADSF、AND:S、BCLR、BM <i>Cnd</i> 、
EDIVX、EMUL、EMULU、EXTS、		DADC、DADD、DIV、DIVF、DIVU、	BNOT、BSET、BTSTC、BTSTS、
EXTZ、JMPI、JSRI、LDC、MAX、MIN、MOV:G*1*4、MOV:S*5、MOV <i>Dir</i> *6、RORC、ROT、SC <i>Cnd</i> 、SHA、SHL、MUL、MULF、MULU、MULX、OR、PUSH、ROUND、SBB、SUB、SUBF、TST、XOR		DIVX、DSBB、DSUB、EDIV、EDIVU、	CLIP、CMP:Q、CMP:S、DEC、INC、
MIN、MOV:G*1*4、MOV:S*5、MOV <i>Dir</i> *6、 MUL、MULF、MULU、MULX、OR、 PUSH、ROUND、SBB、SUB、SUBF、 TST、XOR		EDIVX、EMUL、EMULU、EXTS、	MOV:G*7、MOV:Q、MOV:S*8、MOV:Z、
MUL、MULF、MULU、MULX、OR、PUSH、ROUND、SBB、SUB、SUBF、L記命令のdest		EXTZ、JMPI、JSRI、LDC、MAX、	MOV <i>Dir</i> *9、NEG、NOT、POP、ROLC、
PUSH、ROUND、SBB、SUB、SUBF、 TST、XOR		MIN、MOV:G*1*4、MOV:S*5、MOV <i>Dir</i> *6、	RORC、ROT、SC <i>Cnd</i> 、SHA、SHL、
TST、XOR		MUL、MULF、MULU、MULX、OR、	STC、STNZ、STZ、STZX、XCHG
		PUSH、ROUND、SBB、SUB、SUBF、	上記命令のdest
上記命今のsrc		TST、XOR	
		上記命令のsrc	
INDEX2.B/W/L ADC、ADD:G*1*2、ADDF、AND:G*1、	INDEX2.B/W/L	ADC、ADD:G*1*2、ADDF、AND:G*1、	
CMP:G*1、CMPF、CNVIF、DADC、		CMP:G*1、CMPF、CNVIF、DADC、	
DADD, DIV, DIVF, DIVU, DIVX,		DADD、DIV、DIVF、DIVU、DIVX、	
DSBB、DSUB、EXTS、EXTZ:G*1、		DSBB、DSUB、EXTS、EXTZ:G*1、	
MAX、MIN、MOV:G*1*3、MUL、MULF、		MAX、MIN、MOV:G*1*3、MUL、MULF、	
MULU, OR, ROUND, SBB, SUB,		MULU、OR、ROUND、SBB、SUB、	
SUBF、TST、XOR		SUBF、TST、XOR	
上記命令のdest		上記命令のdest	
BITINDEX.B/W/L BTST:G*1 BCLR, BMCnd, BNOT, BSET,	BITINDEX.B/W/L	BTST:G*1	BCLR、BMCnd、BNOT、BSET、
上記命令のsrc BTSTC、BTSTS		上記命令のsrc	BTSTC、BTSTS
上記命令のdest			上記命令のdest

- \*1 Gフォーマットのみ使用できます。
- \*2 ADD命令のdestにSPは使用できません。
- \*3 MOV命令のsrcまたはdestにdsp:8[SP]は使用できません。
- \*4 MOV 命令の src に dsp:8[SP] は使用できません。
- \*5 MOV:S src,R0L/R0/R2R0、MOV:S.L src,A0で使用できます。
- \*6 MOVDir src,R0Lで使用できます。
- \*7 MOV:G dsp:8[SP],destで使用できます。
- \*8 MOV:S R0L/R0/R2R0,dest、MOV:S #IMM,destで使用できます。
- \*9 MOVDir ROL, destで使用できます。

#### アドレッシングモード 3.3.6

インデックス命令の次に実行できる命令で有効となるアドレッシングモードを下表に示します。それ ぞれの命令で間接アドレッシングモードが使用できます。


	Src				de	est	
[A0]	dsp:8[A0]	dsp:16[A0]	dsp:24[A0]	[A0]	dsp:8[A0]	dsp:16[A0]	dsp:24[A0]
[A1]	dsp:8[A1]	dsp:16[A1]	dsp:24[A1]	[A1]	dsp:8[A1]	dsp:16[A1]	dsp:24[A1]
[A2]	dsp:8[A2]	dsp:16[A2]	dsp:24[A2]	[A2]	dsp:8[A2]	dsp:16[A2]	dsp:24[A2]
[A3]	dsp:8[A3]	dsp:16[A3]	dsp:24[A3]	[A3]	dsp:8[A3]	dsp:16[A3]	dsp:24[A3]
	dsp:8[FB]	dsp:16[FB]			dsp:8[FB]	dsp:16[FB]	
	dsp:8[SB]	dsp:16[SB]	dsp:24[SB]		dsp:8[SB]	dsp:16[SB]	dsp:24[SB]
		dsp:16	dsp:24			dsp:16	dsp:24

# 4. 命令コード/サイクル数

- 4.1 本章の見方
- 4.2 アドレッシング
- 4.3 命令コード/サイクル数

#### 本章の見方 4.1

本章は命令コード、サイクル数をオペコードごとに説明しています。 本章の見方について以下に実例をあげて示します。



### (1) ニーモニック


本ページで説明するニーモニックを示しています。

### (2) 構文

命令の構文を記号で示しています。


### (3) 命令コード

命令コードを示しています。()内は選択するsrc/destによって省略されます。



w1,w0ビット、 $g4\sim g0$ ビット、 $h4\sim h0$ ビットなどの内容については「4.2 アドレッシング」を参照してく ださい。

オペランドの内容(上記例では(命令の先頭番地+3)以降)は下記のとおり配置されます。



### (4) バイト数/サイクル数表

本命令の実行に必要なサイクル数と命令のバイト数を示しています。

サイクル数は最短時のものを記載しているため、次の場合などには増える可能性があります。

- •命令キューバッファに取り込まれているバイト数が少ない場合
- ライトサイクルとリードサイクルが重なりオペランドアクセスが待たされた場合
- SFR 領域や外部メモリ領域をアクセスした場合
- バスサイクルに対してウェイトを挿入した場合

スラッシュの左側がバイト数、右側がサイクル数です。

# 4.2 アドレッシング

#### 演算長の指定 4.2.1

演算長は命令コード中のw1,w0ビットで指定します。

表 4.1 演算長の指定

w1	w0	演算長*1	#IMMEXのオペランドと演算長
0	0	バイト	8ビット即値、ワード
0	1	ワード	8ビット即値、ロング
1	0	ロング	16ビット即値、ロング
1	1	予約	予約

<sup>\*1 2</sup>オペランド命令で、srcが#IMMEXのときw1,w0ビットは#IMMEXのルールに従います。

# 4.2.2 オペランドの指定

オペランドの指定方法は命令、命令フォーマットにより異なります。 以下、アドレッシングごとにオペランドの指定方法を示します。

(1) 一般命令アドレッシング・ジェネリック形式

ジェネリック形式で使用されるオペランドgen1,gen2は、それぞれg4~g0ビット、h4~h0ビットで指定し ます。

表 4.2 ジェネリック形式でのオペランド指定

g4 / h4	g3 / h3	g2 / h2		gen1 / gen2			
			g1 / h1	0	0	1	1
			g0 / h0	0	1	0	1
0	0	0		R0L/R0/R2R0	R0H/R2/R3R1	R2L/R1/R6R4	R2H/R3/R7R5
0	0	1		R1L/R4/A0	R1H/R6/A1	R3L/R5/A2	R3H/R7/A3
0	1	0		#IMMEX*1	dsp:8[FB]	dsp:16[FB]	dsp:24
0	1	1		#IMM*1	dsp:16	dsp:16[SB]	dsp:24[SB]
1	0	0		[A0]	dsp:8[A0]	dsp:16[A0]	dsp:24[A0]
1	0	1		[A1]	dsp:8[A1]	dsp:16[A1]	dsp:24[A1]
1	1	0		[A2]	dsp:8[A2]	dsp:16[A2]	dsp:24[A2]
1	1	1		[A3]	dsp:8[A3]	dsp:16[A3]	dsp:24[A3]

<sup>\*1</sup> destに#IMMEX、#IMMは指定できません。

(2) 一般命令アドレッシング・クイック形式 クイック形式で使用されるオペランド#IMM:4は命令コード中のq3~q0ビットで指定します。

表 4.3 クイック形式でのオペランド指定(1)

q3	q2	q1	q0	IMM:4	q3	q2	q1	q0	IMM:4
0	0	0	0	0	1	0	0	0	-8
0	0	0	1	1	1	0	0	1	-7
0	0	1	0	2	1	0	1	0	-6
0	0	1	1	3	1	0	1	1	-5
0	1	0	0	4	1	1	0	0	-4
0	1	0	1	5	1	1	0	1	-3
0	1	1	0	6	1	1	1	0	-2
0	1	1	1	7	1	1	1	1	-1

また、ADD命令のクイック形式で使用される#IMM:3は命令コード中のq2~q0ビットで指定します。

表 4.4 クイック形式でのオペランド指定(2)

q2	q1	q0	IMM:3
0	0	0	予約
0	0	1	4
0	1	0	8
0	1	1	予約
1	0	0	12
1	0	1	16
1	1	0	20
1	1	1	予約

(3) 一般命令アドレッシング・ショート形式 ショート形式で使用されるオペランドgen0は命令コード中のs1,s0ビットで指定します。

表 4.5 ショート形式でのオペランド指定

s1	s0	gen0
0	0	R0L/R0/R2R0 (R0H/R2/R3R1)*1
0	1	dsp:16
1	0	dsp:8[FB]
1	1	dsp:8[SB]

\*1 MOV:S src,R0L/R0/R2R0の場合に限りR0H/R2/R3R1が使用されます。

# (4) レジスタ直接

レジスタ直接アドレッシングのみ使用可能なEDIV、EDIVU、EDIVX、EMUL、EMULU、EXTZ:S、 MOVA 命令のdest、ROT、SHA、SHL、XCHG命令のsrcで使用されるオペランドgreg は、q2~q0ビットで 指定します。命令ごとに下記のとおりのレジスタが使用されます。

表 4.6 EDIV、EDIVU、EDIVX命令でのオペランド指定

q2	q1	q0	greg
0	0	0	R0/R2R0/R3R1R2R0
0	0	1	_
0	1	0	R2/R3R1/R7R5R6R4
0	1	1	_
1	0	0	R1/R6R4/A1A0
1	0	1	_
1	1	0	R3/R7R5/A3A2
1	1	1	_

表 4.7 EMUL、EMULU命令でのオペランド指定

q2	q1	q0	greg
0	0	0	R0L/R0/R2R0
0	0	1	_
0	1	0	R2L/R1/R6R4
0	1	1	_
1	0	0	R1L/R4/A0
1	0	1	_
1	1	0	R3L/R5/A2
1	1	1	_

表 4.8 EXTZ:S命令でのオペランド指定

q2	q1	q0	greg
0	0	0	_
0	0	1	_
0	1	0	_
0	1	1	_
1	0	0	A0
1	0	1	A1
1	1	0	A2
1	1	1	A3

表 4.9	MOVA.	MULX.	ROT.	SHA.	SHL	XCHG命令でのオペラント	ド指定

q2	q1	q0	greg
0	0	0	R0L/R0/R2R0
0	0	1	R0H/R2/R3R1
0	1	0	R2L/R1/R6R4
0	1	1	R2H/R3/R7R5
1	0	0	R1L/R4/A0
1	0	1	R1H/R6/A1
1	1	0	R3L/R5/A2
1	1	1	R3H/R7/A3

# (5) 専用レジスタ直接(CPU)

専用レジスタ直接アドレッシングで使用されるオペランドcregは、q2~q0ビットで指定します。

表 4.10 専用レジスタ直接アドレッシングでのオペランド指定

q2	q1	q0	creg				
0	0	0	SVP				
0	0	1 INTB					
0	1	0	SVF				
0	1	1	FLG				
1	0	0	SP				
1	0	1	ISP				
1	1	0	FB				
1	1	1	SB				

# (6) 専用レジスタ直接(DMAC,VCT)

DMAC 関連の専用レジスタとベクタレジスタ (VCT) をオペランドに指定するときは、命令コードの最 後に#IMM:8を付加し、各レジスタは#IMM:8のビット列で指定します。

表 4.11 専用レジスタ直接アドレッシングでのレジスタ指定(1)

#IMM:8(16進)	レジスタ
03h	VCT
00h~07h (03hを除く)	チャネル0 DMA レジスタ
08h~0Fh (0Bhを除く)	チャネル1 DMA レジスタ
10h~17h (13hを除く)	チャネル2 DMA レジスタ
18h~1Fh (1Bh を除く)	チャネル3 DMA レジスタ

衣 4.12   守田レン人プ目伎どトレッンノン(いレン人プ相走り	表 4.12	専用レジスタ直接アドレッシングでのレジスタ指定(2)
-----------------------------------	--------	----------------------------

#IMM	l:8下位3 b	ごット		レジスタ				
0	0	0	DSAn*1	DMAソースアドレスレジスタ				
0	0	1	DDAn*1	DMAデスティネーションアドレスレジスタ				
0	1	0	DCTn*1	DMA ターミナルカウントレジスタ				
0	1	1	予約					
1	0	0	DSRn*1	DMAソースアドレスリロードレジスタ				
1	0	1	DDRn*1	DMAデスティネーションアドレスリロードレジスタ				
1	1	0	DCRn*1	DMA ターミナルカウントリロードレジスタ				
1	1	1	DMDn*1	DMAモードレジスタ				

<sup>\*1</sup> nはチャネル番号

(7) プログラムカウンタ相対・ショート形式 プログラムカウンタ相対・ショート形式で使用されるオペランドdsp3は、q2~q0ビットで指定します。

表 4.13 プログラムカウンタ相対・ショート形式でのオペランド指定

q2	q1	q0	dsp3
0	0	0	1
0	0	1	2
0	1	0	3
0	1	1	4
1	0	0	5
1	0	1	6
1	1	0	7
1	1	1	8

(8) ビット命令アドレッシング ビット命令アドレッシングで使用されるオペランドbitは、b2~b0ビットで指定します。

表 4.14 ビット命令アドレッシングでのビット位置指定

b2	b1	b0	bit
0	0	0	0
0	0	1	1
0	1	0	2
0	1	1	3
1	0	0	4
1	0	1	5
1	1	0	6
1	1	1	7

# (9) FLG直接

FLG直接アドレッシングで使用されるオペランドflgは、q2~q0ビットで指定します。

表 4.15 フラグ直接アドレッシングでのオペランド指定

q2	q1	q0	flg
0	0	0	С
0	0	1	D
0	1	0	Z
0	1	1	S
1	0	0	В
1	0	1	0
1	1	0	I
1	1	1	U

#### 4.2.3 条件の指定

条件は命令コード中のc3~c0ビットで指定します。

表 4.16 条件コードの指定

c3	c2	c1	c0	条件	c3	c2	c1	c0	条件
0	0	0	0	LTU / NC	1	0	0	0	GEU / C
0	0	0	1	LEU	1	0	0	1	GTU
0	0	1	0	NE / NZ	1	0	1	0	EQ/Z
0	0	1	1	PZ	1	0	1	1	N
0	1	0	0	NO	1	1	0	0	0
0	1	0	1	GT	1	1	0	1	LE
0	1	1	0	GE	1	1	1	0	LT
0	1	1	1	予約	1	1	1	1	予約

#### 命令コード/サイクル数 4.3

次ページよりR32C/100シリーズの命令コード/サイクル数の詳細説明を示します。

#IMM:8 #IMM:16

#IMM:32

**ABS ABS** 

#### (1) ABS.size dest

( - )																			destコード	
b7	b0	b7							b0	b7							b0	/	dsp:8	\
0011	1111	1	0	0	0	0	1	w1	w0	1	0	0	g4	g3	g2	g1	g0		dsp:16	. )
			14.														- 1 -	\	dsp:24	i /

- \*1 dest が間接命令アドレッシングまたはバンク 1 レジスタ直接 のとき、コードの先頭に01101111が付きます。
- \*2 g4~g0ビットでdestのオペランドを指定します。


### 【バイト数/サイクル数】

dest	レジスタ	[An]	dsp:8[]	dsp:16[]	dsp:24[]	dsp:16	dsp:24
バイト数/サイクル数	3/1	3/2	4/2	5/2	6/2	5/2	6/2

\*3 destが間接命令アドレッシングまたはバンク1レジスタ直接のとき、表中のバイト数は+1されます。ま た、destが間接命令アドレッシングのとき、表中のサイクル数は+2されます。

**ADC ADC** 

(1) ADC.size #IMM(EX),dest



- \*1 destが間接命令アドレッシングまたはバンク1レジスタ直接の とき、コードの先頭に01011111が付きます。
- \*2 g4~g0ビットでdestのオペランドを指定します。
- \*3 h2ビットでsrcのオペランドを指定します。"0" のとき#IMMEX、"1" のとき#IMMです。

src \ dest	レジスタ	[An]	dsp:8[]	dsp:16[]	dsp:24[]	dsp:16	dsp:24
#IMM(EX):8	4 / 1	4/2	5/2	6/2	7/2	6/2	7/2
#IMM(EX):16	5 / 1	5/2	6/2	7/2	8/2	7/2	8/2
#IMM:32	7/1	7/2	8/2	9/2	10/2	9/2	10 / 2

destが間接命令アドレッシングまたはバンク1レジスタ直接のとき、表中のバイト数は+1されます。ま た、destが間接命令アドレッシングのとき、表中のサイクル数は+2されます。

**ADC ADC** 

(2) ADC.size src,dest

b7 b0 b7 b0 b7 b0 0111 1111 0 0 0 |g4|g3|w1|w0|g2|g1|g0|h4|h3|h2|h1|h0

<u>srcコ</u>ード destコード dsp:8 dsp:8 dsp:16 dsp:16 dsp:24 dsp:24

間接命令アドレッシングまたはバンク1レジスタ直接のとき、 次の数字がコードの先頭に付きます。

> srcが間接命令アドレッシングまたはバンク1レジスタ直接のとき、01101111 destが間接命令アドレッシングまたはバンク1レジスタ直接のとき、01011111 srcとdestの両方が間接命令アドレッシングまたはバンク1レジスタ直接のとき、01001111

\*2 g4~g0ビットでdestのオペランドを、h4~h0ビットでsrcのオペランドを指定します。

### 【バイト数/サイクル数】

src \ dest	レジスタ	[An]	dsp:8[]	dsp:16[]	dsp:24[]	dsp:16	dsp:24
レジスタ	3/1	3/2	4/2	5/2	6/2	5/2	6/2
[An]	3/2	3/3	4/3	5/3	6/3	5/3	6/3
dsp:8[]	4/2	4/3	5/3	6/3	7/3	6/3	7/3
dsp:16[]	5/2	5/3	6/3	7/3	8/3	7/3	8/3
dsp:24[]	6/2	6/3	7/3	8/3	9/3	8/3	9/3
dsp:16	5/2	5/3	6/3	7/3	8/3	7/3	8/3
dsp:24	6/2	6/3	7/3	8/3	9/3	8/3	9/3

\*3 srcまたはdestの一方または両方が間接命令アドレッシングまたはバンク1レジスタ直接のとき、表中 のバイト数は +1 されます。また、src または dest が間接命令アドレッシングのとき表中のサイクル数 は+2され、両方が間接命令アドレッシングのとき表中のサイクル数は+4されます。

**ADCF ADCF** 

(1) ADCF.size dest

b0 b7 h7 b0 1 1 |w1|w0| 1 0 0 g4 g3 g2 g1 g0



- \*1 dest が間接命令アドレッシングまたはバンク 1 レジスタ直 接のとき、コードの先頭に01101111が付きます。
- \*2 g4~g0ビットでdestのオペランドを指定します。

### 【バイト数/サイクル数】


dest	レジスタ	[An]	dsp:8[]	dsp:16[]	dsp:24[]	dsp:16	dsp:24
バイト数/サイクル数	2/1	2/2	3/2	4/2	5/2	4/2	5/2

\*3 destが間接命令アドレッシングまたはバンク1レジスタ直接のとき、表中のバイト数は+1されます。ま た、destが間接命令アドレッシングのとき、表中のサイクル数は+2されます。

ADD ADD

# (1) ADD.size:G #IMM(EX),dest

b7							b0	υ.							b0	_
1	0	0	0	g4	g3	w1	w0	g2	g1	g0	0	1	h2	0	0	



- \*1 destが間接命令アドレッシングまたはバンク1レジスタ直接のとき、コードの先頭に01011111が付きます。
- \*2 g4~g0ビットでdestのオペランドを指定します。
- \*3 h2ビットでsrcのオペランドを指定します。"0"のとき#IMMEX、"1"のとき#IMMです。

### 【バイト数/サイクル数】


src \ dest	レジスタ	[An]	dsp:8[]	dsp:16[]	dsp:24[]	dsp:16	dsp:24
#IMM(EX):8	3/1	3/2	4/2	5/2	6/2	5/2	6/2
#IMM(EX):16	4 / 1	4/2	5/2	6/2	7/2	6/2	7/2
#IMM:32	6/1	6/2	7/2	8/2	9/2	8/2	9/2

<sup>\*4</sup> destが間接命令アドレッシングまたはバンク1レジスタ直接のとき、表中のバイト数は+1されます。また、destが間接命令アドレッシングのとき、表中のサイクル数は+2されます。

ADD ADD

# (2) ADD.size:G src,dest

b7							b0	b7							b0
1	0	0	0	g4	g3	w1	w0	g2	g1	g0	h4	h3	h2	h1	h0



\*1 間接命令アドレッシングまたはバンク1レジスタ直接のとき、次の数字がコードの先頭に付きます。

srcが間接命令アドレッシングまたはバンク1レジスタ直接のとき、01101111 destが間接命令アドレッシングまたはバンク1レジスタ直接のとき、01011111 srcとdestの両方が間接命令アドレッシングまたはバンク1レジスタ直接のとき、01001111

\*2 g4~g0ビットでdestのオペランドを、h4~h0ビットでsrcのオペランドを指定します。

### 【バイト数/サイクル数】

src \ dest	レジスタ	[An]	dsp:8[]	dsp:16[]	dsp:24[]	dsp:16	dsp:24
レジスタ	2/1	2/2	3/2	4/2	5/2	4/2	5/2
[An]	2/2	2/3	3/3	4/3	5/3	4/3	5/3
dsp:8[]	3/2	3/3	4/3	5/3	6/3	5/3	6/3
dsp:16[]	4/2	4/3	5/3	6/3	7/3	6/3	7/3
dsp:24[]	5/2	5/3	6/3	7/3	8/3	7/3	8/3
dsp:16	4/2	4/3	5/3	6/3	7/3	6/3	7/3
dsp:24	5/2	5/3	6/3	7/3	8/3	7/3	8/3

\*3 srcまたはdestの一方または両方が間接命令アドレッシングまたはバンク1レジスタ直接のとき、表中のバイト数は+1されます。また、srcまたはdestが間接命令アドレッシングのとき表中のサイクル数は+2され、両方が間接命令アドレッシングのとき表中のサイクル数は+4されます。



**ADD ADD** 

#### (3) ADD.L:G #IMM,SP

b7							b0	b7							b0		#IMM:8
1	0	0	0	0	1	w1	w0	0	0	0	0	1	0	0	0		#IMM:16
	<u> </u>		»	<u> </u>			_	0 =		10 =	1	- <del>-</del>		_		ļ	#IMM:32

- \*1 w1,w0ビットで#IMMのオペランド長を指定します。
- \*2 #IMMはw1,w0にかかわらず32ビットに符号拡張されます。

### 【バイト数/サイクル数】

src	#IMM:8	#IMM:16	#IMM:32
バイト数/サイクル数	3/2	4/2	6/2

**ADD ADD** 

> destコード dsp:8

> > dsp:24

(4) ADD.size:Q #IMM:4,dest

b7							b0	b7							b0
1	1	1	1	0	q3	w1	w0	q2	q1	q0	g4	g3	g2	g1	g0

dsp:16 \*1 dest が間接命令アドレッシングまたはバンク 1 レジスタ直 接のとき、コードの先頭に01101111が付きます。

\*2 q3~q0の4ビットで#IMM:4を、g4~g0ビットでdestのオペランドを指定します。

### 【バイト数/サイクル数】

dest	レジスタ	[An]	dsp:8[]	dsp:16[]	dsp:24[]	dsp:16	dsp:24
バイト数/サイクル数	2/1	2/2	3/2	4/2	5/2	4/2	5/2

\*3 destが間接命令アドレッシングまたはバンク1レジスタ直接のとき、表中のバイト数は+1されます。ま た、destが間接命令アドレッシングのとき、表中のサイクル数は+2されます。

**ADD ADD** 

(5) ADD.L:Q #IMM:3,SP

b7 b0 0 0 0 0 q1 q0 q2


\*1 q2~q0ビットで#IMM:3を指定します。詳細は「4.2.2 オペランドの指定」を参照してください。

### 【バイト数/サイクル数】

1/1 バイト数/サイクル数


ADD ADD

# (6) ADD.size:S #IMM,dest



dest が間接命令アドレッシングまたはバンク 1 レジスタ直接のとき、コードの先頭に01101111 が付きます。

\*2 s1~s0ビットでdestのオペランドを指定します。




### 【バイト数/サイクル数】

src \ dest	レジスタ	dsp:8[]	dsp:16
#IMM:8	2/1	3/2	4/2
#IMM:16	3 / 1	4/2	5/2
#IMM:32	5/1	6/2	7/2

\*3 destが間接命令アドレッシングまたはバンク1レジスタ直接のとき、表中のバイト数は+1されます。また、destが間接命令アドレッシングのとき、表中のサイクル数は+2されます。

ADDF

(1) ADDF #IMM(EX),dest





#IMM:8 #IMM:16 #IMM:32

\*1 destが間接命令アドレッシングまたはバンク1レジスタ直接の とき、コードの先頭に01011111が付きます。

- \*2 g4~g0ビットでdestのオペランドを指定します。
- \*3 h2ビットでsrcのオペランドを指定します。"0"のとき#IMMEX、"1"のとき#IMMです。

### 【バイト数/サイクル数】

src \ dest	レジスタ	[An]	dsp:8[]	dsp:16[]	dsp:24[]	dsp:16	dsp:24
#IMMEX:8	4 / 4	4/5	5/5	6/5	7/5	6/5	7/5
#IMMEX:16	5/4	5/5	6/5	7/5	8/5	7/5	8/5
#IMM:32	7 / 4	7/5	8/5	9/5	10/5	9/5	10/5

\*4 destが間接命令アドレッシングまたはバンク1レジスタ直接のとき、表中のバイト数は+1されます。また、destが間接命令アドレッシングのとき、表中のサイクル数は+2されます。

ADDF ADDF

(2) ADDF

src,dest

 $\begin{pmatrix}
src \exists - F \\
dsp:8
\end{pmatrix}$   $dest \exists - F \\
dsp:8$  dsp:16 dsp:16 dsp:24 dsp:24

\*1 間接命令アドレッシングまたはバンク1レジスタ直接のとき、 次の数字がコードの先頭に付きます。

srcが間接命令アドレッシングまたはバンク1レジスタ直接のとき、01101111 destが間接命令アドレッシングまたはバンク1レジスタ直接のとき、01011111 srcとdestの両方が間接命令アドレッシングまたはバンク1レジスタ直接のとき、01001111

\*2 g4~g0ビットでdestのオペランドを、h4~h0ビットでsrcのオペランドを指定します。

# 【バイト数/サイクル数】

src \ dest	レジスタ	[An]	dsp:8[]	dsp:16[]	dsp:24[]	dsp:16	dsp:24
レジスタ	3/4	3/5	4/5	5/5	6/5	5/5	6/5
[An]	3/5	3/6	4/6	5/6	6/6	5/6	6/6
dsp:8[]	4/5	4/6	5/6	6/6	7/6	6/6	7/6
dsp:16[]	5/5	5/6	6/6	7/6	8/6	7/6	8/6
dsp:24[]	6/5	6/6	7/6	8/6	9/6	8/6	9/6
dsp:16	5/5	5/6	6/6	7/6	8/6	7/6	8/6
dsp:24	6/5	6/6	7/6	8/6	9/6	8/6	9/6


\*3 srcまたはdestの一方または両方が間接命令アドレッシングまたはバンク1レジスタ直接のとき、表中のバイト数は+1されます。また、srcまたはdestが間接命令アドレッシングのとき表中のサイクル数は+2され、両方が間接命令アドレッシングのとき表中のサイクル数は+4されます。

ADSF ADSF

(1) ADSF.size dest

 b7
 b0
 b7
 b0
 b7
 b0

 0011
 1111
 1
 0
 0
 1
 0
 1
 w1
 w0
 1
 0
 0
 g4
 g3
 g2
 g1
 g0



- \*1 dest が間接命令アドレッシングまたはバンク 1 レジスタ直接 のとき、コードの先頭に01101111 が付きます。
- \*2 g4~g0ビットでdestのオペランドを指定します。

### 【バイト数/サイクル数】


dest	レジスタ	[An]	dsp:8[]	dsp:16[]	dsp:24[]	dsp:16	dsp:24
バイト数/サイクル数	3 / 1	3/2	4/2	5/2	6/2	5/2	6/2

\*3 destが間接命令アドレッシングまたはバンク1レジスタ直接のとき、表中のバイト数は+1されます。また、destが間接命令アドレッシングのとき、表中のサイクル数は+2されます。

**AND AND** 

#### (1) AND.size:G #IMM(EX),dest

b7							b0	٠.							b0	
1	1	0	0	g4	g3	w1	w0	g2	g1	g0	0	1	h2	0	0	



- \*1 destが間接命令アドレッシングまたはバンク1レジスタ直接の とき、コードの先頭に01011111が付きます。
- \*2 g4~g0ビットでdestのオペランドを指定します。
- \*3 h2ビットでsrcのオペランドを指定します。"0" のとき#IMMEX、"1" のとき#IMMです。


### 【バイト数/サイクル数】


src \ dest	レジスタ	[An]	dsp:8[]	dsp:16[]	dsp:24[]	dsp:16	dsp:24
#IMM(EX):8	3/1	3/2	4/2	5/2	6/2	5/2	6/2
#IMM(EX):16	4 / 1	4/2	5/2	6/2	7/2	6/2	7/2
#IMM:32	6/1	6/2	7/2	8/2	9/2	8/2	9/2

<sup>\*4</sup> destが間接命令アドレッシングまたはバンク1レジスタ直接のとき、表中のバイト数は+1されます。ま た、destが間接命令アドレッシングのとき、表中のサイクル数は+2されます。

**AND AND** 

#### (2) AND.size:G src,dest





間接命令アドレッシングまたはバンク1レジスタ直接のとき、 次の数字がコードの先頭に付きます。

srcが間接命令アドレッシングまたはバンク1レジスタ直接のとき、01101111 destが間接命令アドレッシングまたはバンク1レジスタ直接のとき、01011111 srcとdestの両方が間接命令アドレッシングまたはバンク1レジスタ直接のとき、01001111

\*2 q4~q0ビットでdestのオペランドを、h4~h0ビットでsrcのオペランドを指定します。

### 【バイト数/サイクル数】

src \ dest	レジスタ	[An]	dsp:8[]	dsp:16[]	dsp:24[]	dsp:16	dsp:24
レジスタ	2/1	2/2	3/2	4/2	5/2	4/2	5/2
[An]	2/2	2/3	3/3	4/3	5/3	4/3	5/3
dsp:8[]	3/2	3/3	4/3	5/3	6/3	5/3	6/3
dsp:16[]	4/2	4/3	5/3	6/3	7/3	6/3	7/3
dsp:24[]	5/2	5/3	6/3	7/3	8/3	7/3	8/3
dsp:16	4/2	4/3	5/3	6/3	7/3	6/3	7/3
dsp:24	5/2	5/3	6/3	7/3	8/3	7/3	8/3

\*3 srcまたはdestの一方または両方が間接命令アドレッシングまたはバンク1レジスタ直接のとき、表中 のバイト数は+1 されます。また、src または dest が間接命令アドレッシングのとき表中のサイクル数 は+2され、両方が間接命令アドレッシングのとき表中のサイクル数は+4されます。

**AND AND** 

#### (3) AND.size:S #IMM,dest

b7 b0 s1 0 1 1 0 s0 | w1 | w0

destユード dsp:8 #IMM:8 dsp:16 #IMM:16 #IMM:32

- dest が間接命令アドレッシングまたはバンク 1 レジスタ直 接のとき、コードの先頭に01101111が付きます。
- \*2 s1~s0ビットでdestのオペランドを指定します。

### 【バイト数/サイクル数】


src \ dest	レジスタ	dsp:8[]	dsp:16
#IMM:8	2/1	3/2	4/2
#IMM:16	3 / 1	4/2	5/2
#IMM:32	5 / 1	6/2	7/2

\*3 destが間接命令アドレッシングまたはバンク1レジスタ直接のとき、表中のバイト数は+1されます。ま た、destが間接命令アドレッシングのとき、表中のサイクル数は+2されます。

**BCLR BCLR** 

(1) BCLR bit,dest

b7 b0 b7 b0 0 0 0 0 | b2 | b1 | b0 | g4 | g3 | g2 | g1 g0



- dest が間接命令アドレッシングまたはバンク 1 レジスタ直 接のとき、コードの先頭に01101111が付きます。
- \*2 b2~b0の3ビットでビット位置を、g4~g0ビットでdestのオペランドを指定します。
- \*3 演算長はバイト固定です。

### 【バイト数/サイクル数】

dest	レジスタ	[An]	dsp:8[]	dsp:16[]	dsp:24[]	dsp:16	dsp:24
バイト数/サイクル数	2/1	2/2	3/2	4/2	5/2	4/2	5/2

\*4 destが間接命令アドレッシングまたはバンク1レジスタ直接のとき、表中のバイト数は+1されます。ま た、destが間接命令アドレッシングのとき、表中のサイクル数は+2されます。

### **BITINDEX BITINDEX**

# (1) BITINDEX.size src

b7	b0	b7							b0	b7							b0	/	dsp:8	\
0011	1111	1	1	0	1	0	1	w1	w0	1	0	0	g4	g3	g2	g1	g0		dsp:16	, )
*1 0	ero til	明坛	노슬.	<u> </u>	<b>,</b> に		٠,٠	・ルゲ	<b>=</b> t-	-1+	11">	ירו	1 1 .	ミジラ	<i>,</i> $_{2}$	与 ti	$\overline{\mathcal{L}}$	\	dsp:24	] /

- srcが間接命令アドレッシングまたはバンク1レジスタ直接の とき、コードの先頭に01101111が付きます。
- \*2 g4~g0ビットでdestのオペランドを指定します。


### 【バイト数/サイクル数】

src	レジスタ	[An]	dsp:8[]	dsp:16[]	dsp:24[]	dsp:16	dsp:24
バイト数/サイクル数	3/3	3/4	4 / 4	5/4	6/4	5/4	6/4

- \*3 srcが間接命令アドレッシングまたはバンク1レジスタ直接のとき、表中のバイト数は+1されます。ま た、srcが間接命令アドレッシングのとき、表中のサイクル数は+2されます。
- \*4 直後のビット命令のサイクル数は+2されます。

**BMCnd BMCnd** 

(1) BMCnd bit,dest



- \*1 dest が間接命令アドレッシングまたはバンク 1 レジスタ直接 のとき、コードの先頭に01101111が付きます。
- \*2 b2~b0の3ビットでビット位置を、g4~g0ビットでdestのオペランドを指定します。
- \*3 c3~c0ビットで Cndを指定します。詳細は「4.2.3条件の指定」を参照してください。
- \*4 演算長はバイト固定です。

### 【バイト数/サイクル数】

dest	レジスタ	[An]	dsp:8[]	dsp:16[]	dsp:24[]	dsp:16	dsp:24
バイト数/サイクル数	4/5	4/5	5/5	6/5	7/5	6/5	7/5

\*5 destが間接命令アドレッシングまたはバンク1レジスタ直接のとき、表中のバイト数は+1されます。ま た、destが間接命令アドレッシングのとき、表中のサイクル数は+2されます。

**BNOT BNOT** 

# (1) BNOT

bit,dest

b7	b0	b7							b0	b7							b0	/	dest 1 - F	\
0111	1111	0	1	1	0	0	0	0	0	b2	b1	b0	g4	g3	g2	g1	g0		dsp:16	
+4	.1	V P P	+÷-/	<u> </u>		» I			~-	1	L 11º		- A		» ¬	<b>_</b>	++	\	dsp:24	/

- \*1 dest が間接命令アドレッシングまたはバンク 1 レジスタ直接 のとき、コードの先頭に01101111が付きます。
- \*2 b2~b0の3ビットでビット位置を、g4~g0ビットでdestのオペランドを指定します。
- \*3 演算長はバイト固定です。

### 【バイト数/サイクル数】

dest	レジスタ	[An]	dsp:8[]	dsp:16[]	dsp:24[]	dsp:16	dsp:24
バイト数/サイクル数	3/1	3/2	4/2	5/2	6/2	5/2	6/2

\*4 destが間接命令アドレッシングまたはバンク1レジスタ直接のとき、表中のバイト数は+1されます。ま た、destが間接命令アドレッシングのとき、表中のサイクル数は+2されます。

**BRK BRK** 

# (1) BRK

b7							b0
0	0	0	0	0	0	0	0


### 【バイト数/サイクル数】

1/16 バイト数/サイクル数

\*1 可変ベクタの場合のサイクル数です。固定ベクタの場合は19サイクルになります。

BRK2 BRK2

# (1) BRK2



# 【バイト数/サイクル数】

1/19 バイト数/サイクル数

**BSET** BSET

(1) BSET

\*1 dest が間接命令アドレッシングまたはバンク 1 レジスタ直 ' 接のとき、コードの先頭に01101111 が付きます。

bit,dest

- \*2 b2~b0の3ビットでビット位置を、g4~g0ビットでdestのオペランドを指定します。
- \*3 演算長はバイト固定です。

### 【バイト数/サイクル数】

dest	レジスタ	[An]	dsp:8[]	dsp:16[]	dsp:24[]	dsp:16	dsp:24
バイト数/サイクル数	2/1	2/2	3/2	4/2	5/2	4/2	5/2

\*4 destが間接命令アドレッシングまたはバンク1レジスタ直接のとき、表中のバイト数は+1されます。また、destが間接命令アドレッシングのとき、表中のサイクル数は+2されます。

BTST

(1) BTST:G bit,src

b7							b0	b7							b0
0	1	0	0	1	0	0	0	b2	b1	b0	g4	g3	g2	g1	g0

- \*1 src が間接命令アドレッシングまたはバンク1レジスタ直接のとき、コードの先頭に01101111が付きます。
- \*2 b2~b0の3ビットでビット位置を、g4~g0ビットでsrcのオペランドを指定します。
- \*3 演算長はバイト固定です。

# 【バイト数/サイクル数】

src	レジスタ	[An]	dsp:8[]	dsp:16[]	dsp:24[]	dsp:16	dsp:24
バイト数/サイクル数	2/1	2/2	3/2	4/2	5/2	4/2	5/2

\*4 srcが間接命令アドレッシングまたはバンク1レジスタ直接のとき、表中のバイト数は+1されます。また、srcが間接命令アドレッシングのとき、表中のサイクル数は+2されます。

BTST

(2) BTST:S bit,abs:16

b7 b0 src⊐− F

0 b2 b1 b0 0 1 1 1

abs:16

- \*1 演算長はバイト固定です。
- \*2 b2~b0の3ビットでビット位置を指定します。

# 【バイト数/サイクル数】

バイト数/サイクル数 3/2

**BTSTC BTSTC** 

#### (1) BTSTC bit,dest

(-, –		•				,													destコード	
b7	b0	b7							b0	b7							b0	/	dsp:8	\
0111	1111	0	1	1	0	0	1	0	0	b2	b1	b0	g4	g3	g2	g1	g0		dsp:16	_ \
*1	doct #	が担	t≠≤	<u>^</u>	マト	٠١.	w 2	, > , ,	ゲキ	: +- 1	+ //	``\	7 1	1.2	; 7	力さ	拉	\	dsp:24	] /

- 1 dest が間接命令アドレッシングまたはバンク1レジスタ直接 のとき、コードの先頭に01101111が付きます。
- \*2 b2~b0の3ビットでビット位置を、g4~g0ビットでdestのオペランドを指定します。
- \*3 演算長はバイト固定です。


### 【バイト数/サイクル数】

dest	レジスタ	[An]	dsp:8[]	dsp:16[]	dsp:24[]	dsp:16	dsp:24
バイト数/サイクル数	3/2	3/3	4/3	5/3	6/3	5/3	6/3

\*4 destが間接命令アドレッシングまたはバンク1レジスタ直接のとき、表中のバイト数は+1されます。ま た、destが間接命令アドレッシングのとき、表中のサイクル数は+2されます。

**BTSTS BTSTS** 

(1) BTSTS bit,dest



- \*1 dest が間接命令アドレッシングまたはバンク 1 レジスタ直接 のとき、コードの先頭に01101111が付きます。
- \*2 b2~b0の3ビットでビット位置を、g4~g0ビットでdestのオペランドを指定します。
- \*3 演算長はバイト固定です。

### 【バイト数/サイクル数】

dest	レジスタ	[An]	dsp:8[]	dsp:16[]	dsp:24[]	dsp:16	dsp:24
バイト数/サイクル数	3/2	3/3	4/3	5/3	6/3	5/3	6/3

\*4 destが間接命令アドレッシングまたはバンク1レジスタ直接のとき、表中のバイト数は+1されます。ま た、destが間接命令アドレッシングのとき、表中のサイクル数は+2されます。

**CLIP CLIP** 

(1) CLIP

#IMM1,#IMM2,dest

																			dest $\Box$ $\vdash$		#IIVIIVI1	#IIVIIVI2	
b7	b0	b7							b0	b7							b0	/	dsp:8	$\backslash$	#IMM:8	#IMM:8	
0011	1111	1	1	0	0	0	1	w1	w0	1	0	0	g4	g3	g2	g1	g0		dsp:16	)[	#IMM:16	#IMM:16	]
		م م					_								<u> </u>			\	dsp:24	/[	#IMM:32	#IMM:32	,

- \*1 dest が間接命令アドレッシングまたはバンク 1 レジスタ直接 のとき、コードの先頭に01101111が付きます。
- \*2 g4~g0ビットでsrcのオペランドを指定します。


### 【バイト数/サイクル数】


dest	レジスタ	[An]	dsp:8[]	dsp:16[]	dsp:24[]	dsp:16	dsp:24
バイト数/サイクル数	5/4	5/5	6/5	7/5	8/5	7/5	8/5

- \*3 サイズ指定子(.size)が ".W" のとき、表中のバイト数は+2、".L" のとき+6されます。
- \*4 destが間接命令アドレッシングまたはバンク1レジスタ直接のとき、表中のバイト数は+1されます。ま た、destが間接命令アドレッシングのとき、表中のサイクル数は+2されます。

**CMP** CMP

(1) CMP.size:G #IMM(EX),dest





- \*1 destが間接命令アドレッシングまたはバンク1レジスタ直接の とき、コードの先頭に01011111が付きます。
- \*2 g4~g0ビットでdestのオペランドを指定します。
- \*3 h2ビットでsrcのオペランドを指定します。"0"のとき#IMMEX、"1"のとき#IMMです。

### 【バイト数/サイクル数】

src \ dest	レジスタ	[An]	dsp:8[]	dsp:16[]	dsp:24[]	dsp:16	dsp:24
#IMM(EX):8	3/1	3/2	4/2	5/2	6/2	5/2	6/2
#IMM(EX):16	4 / 1	4/2	5/2	6/2	7/2	6/2	7/2
#IMM:32	6/1	6/2	7/2	8/2	9/2	8/2	9/2

\*4 destが間接命令アドレッシングまたはバンク1レジスタ直接のとき、表中のバイト数は+1されます。ま た、destが間接命令アドレッシングのとき、表中のサイクル数は+2されます。

**CMP CMP** 

(2) CMP.size:G src,dest

b7 b0 b7 b0 0 |g4|g3|w1|w0|g2|g1|g0|h4|h3|h2|h1|h0 1 0

<u>srcコ</u>ード destコード dsp:8 dsp:8 dsp:16 dsp:16 dsp:24 dsp:24

間接命令アドレッシングまたはバンク1レジスタ直接のとき、 次の数字がコードの先頭に付きます。

> srcが間接命令アドレッシングまたはバンク1レジスタ直接のとき、01101111 destが間接命令アドレッシングまたはバンク1レジスタ直接のとき、01011111 srcとdestの両方が間接命令アドレッシングまたはバンク1レジスタ直接のとき、01001111

\*2 g4~g0ビットでdestのオペランドを、h4~h0ビットでsrcのオペランドを指定します。

### 【バイト数/サイクル数】

src \ dest	レジスタ	[An]	dsp:8[]	dsp:16[]	dsp:24[]	dsp:16	dsp:24
レジスタ	2/1	2/2	3/2	4/2	5/2	4/2	5/2
[An]	2/2	2/3	3/3	4/3	5/3	4/3	5/3
dsp:8[]	3/2	3/3	4/3	5/3	6/3	5/3	6/3
dsp:16[]	4/2	4/3	5/3	6/3	7/3	6/3	7/3
dsp:24[]	5/2	5/3	6/3	7/3	8/3	7/3	8/3
dsp:16	4/2	4/3	5/3	6/3	7/3	6/3	7/3
dsp:24	5/2	5/3	6/3	7/3	8/3	7/3	8/3

\*3 srcまたはdestの一方または両方が間接命令アドレッシングまたはバンク1レジスタ直接のとき、表中 のバイト数は +1 されます。また、src または dest が間接命令アドレッシングのとき表中のサイクル数 は+2され、両方が間接命令アドレッシングのとき表中のサイクル数は+4されます。

**CMP CMP** 

(3) CMP.size:Q #IMM:4,dest

b7							b0	b7							b0	
1	1	1	0	0	q3	w1	w0	q2	q1	q0	g4	g3	g2	g1	g0	



- \*1 dest が間接命令アドレッシングまたはバンク 1 レジスタ直 接のとき、コードの先頭に01101111が付きます。
- \*2 q3~q0の4ビットで#IMM:4を、g4~g0ビットでdestのオペランドを指定します。

# 【バイト数/サイクル数】

dest	レジスタ	[An]	dsp:8[]	dsp:16[]	dsp:24[]	dsp:16	dsp:24
バイト数/サイクル数	2/1	2/2	3/2	4/2	5/2	4/2	5/2

\*3 destが間接命令アドレッシングまたはバンク1レジスタ直接のとき、表中のバイト数は+1されます。ま た、destが間接命令アドレッシングのとき、表中のサイクル数は+2されます。

CMP

# (4) CMP.size:S #IMM,dest

b7 b0 0 1 1 s1 s0 w1 w0

- \*1 dest が間接命令アドレッシングまたはバンク 1 レジスタ直接のとき、コードの先頭に01101111 が付きます。
- \*2 s1~s0ビットでdestのオペランドを指定します。

### 【バイト数/サイクル数】


src \ dest	レジスタ	dsp:8[]	dsp:16
#IMM:8	2/1	3/2	4/2
#IMM:16	3 / 1	4/2	5/2
#IMM:32	5/1	6/2	7/2


\*3 destが間接命令アドレッシングまたはバンク1レジスタ直接のとき、表中のバイト数は+1されます。また、destが間接命令アドレッシングのとき、表中のサイクル数は+2されます。

CMPF

(1) CMPF

#IMM(EX),dest





- \*1 destが間接命令アドレッシングまたはバンク1レジスタ直接のとき、コードの先頭に01011111が付きます。
- \*2 g4~g0ビットでdestのオペランドを指定します。
- \*3 h2ビットでsrcのオペランドを指定します。"0"のとき#IMMEX、"1"のとき#IMMです。

### 【バイト数/サイクル数】

src \ dest	レジスタ	[An]	dsp:8[]	dsp:16[]	dsp:24[]	dsp:16	dsp:24
#IMMEX:8	4/3	4 / 4	5/4	6/4	7 / 4	6/4	7 / 4
#IMMEX:16	5/3	5/4	6/4	7 / 4	8 / 4	7 / 4	8/4
#IMM:32	7/3	7 / 4	8 / 4	9/4	10 / 4	9/4	10 / 4

\*4 destが間接命令アドレッシングまたはバンク1レジスタ直接のとき、表中のバイト数は+1されます。また、destが間接命令アドレッシングのとき、表中のサイクル数は+2されます。

CMPF

(2) CMPF src,dest

b7 b0 b7 b0 b7 b0 b7 b0 d7 b0

 $\begin{pmatrix} src \exists - F \\ dsp:8 \end{pmatrix} \begin{pmatrix} dest \exists - F \\ dsp:8 \end{pmatrix}$   $\begin{pmatrix} dsp:16 \\ dsp:16 \end{pmatrix} \begin{pmatrix} dsp:16 \\ dsp:24 \end{pmatrix}$ 

\*1 間接命令アドレッシングまたはバンク1レジスタ直接のとき、 次の数字がコードの先頭に付きます。

srcが間接命令アドレッシングまたはバンク1レジスタ直接のとき、01101111 destが間接命令アドレッシングまたはバンク1レジスタ直接のとき、01011111 srcとdestの両方が間接命令アドレッシングまたはバンク1レジスタ直接のとき、01001111

\*2 g4~g0ビットでdestのオペランドを、h4~h0ビットでsrcのオペランドを指定します。

### 【バイト数/サイクル数】


src \ dest	レジスタ	[An]	dsp:8[]	dsp:16[]	dsp:24[]	dsp:16	dsp:24
レジスタ	3/3	3/4	4/4	5/4	6/4	5/4	6/4
[An]	3/4	3/5	4/5	5/5	6/5	5/5	6/5
dsp:8[]	4 / 4	4/5	5/5	6/5	7/5	6/5	7/5
dsp:16[]	5/4	5/5	6/5	7/5	8/5	7/5	8/5
dsp:24[]	6/4	6/5	7/5	8/5	9/5	8/5	9/5
dsp:16	5/4	5/5	6/5	7/5	8/5	7/5	8/5
dsp:24	6/4	6/5	7/5	8/5	9/5	8/5	9/5

\*3 srcまたはdestの一方または両方が間接命令アドレッシングまたはバンク1レジスタ直接のとき、表中のバイト数は+1されます。また、srcまたはdestが間接命令アドレッシングのとき表中のサイクル数は+2され、両方が間接命令アドレッシングのとき表中のサイクル数は+4されます。

CNVIF

(1) CNVIF #IMM(EX),dest

b7 b0 b7 b0 b7 b0 b7 b0 b7 b0 00 0 1 1 g4 g3 w1 w0 g2 g1 g0 0 1 h2 0 0



- \*1 destが間接命令アドレッシングまたはバンク1レジスタ直接のとき、コードの先頭に01011111が付きます。
- \*2 g4~g0ビットでdestのオペランドを指定します。
- \*3 h2 ビットでsrcのオペランドを指定します。"0" のとき#IMMEX、"1" のとき#IMM です。

src \ dest	レジスタ	[An]	dsp:8[]	dsp:16[]	dsp:24[]	dsp:16	dsp:24
#IMMEX:8	4 / 4	4/5	5/5	6/5	7/5	6/5	7/5
#IMMEX:16	5/4	5/5	6/5	7/5	8/5	7/5	8/5
#IMM:32	7 / 4	7/5	8/5	9/5	10/5	9/5	10/5

<sup>\*4</sup> destが間接命令アドレッシングまたはバンク1レジスタ直接のとき、表中のバイト数は+1されます。また、destが間接命令アドレッシングのとき、表中のサイクル数は+2されます。

dsp:24

**CNVIF CNVIF** 

(2) CNVIF

src,dest

<u>srcコ</u>ード destコード b7 b0 b7 b0 b7 b0 dsp:8 dsp:8 dsp:16 dsp:16 0111 1111 0 0 1 g4 g3 0 |g2|g1|g0|h4|h3|h2|h1|h0 dsp:24

間接命令アドレッシングまたはバンク1レジスタ直接のとき、 次の数字がコードの先頭に付きます。

srcが間接命令アドレッシングまたはバンク1レジスタ直接のとき、01101111 destが間接命令アドレッシングまたはバンク1レジスタ直接のとき、01011111 srcとdestの両方が間接命令アドレッシングまたはバンク1レジスタ直接のとき、01001111

\*2 g4~g0ビットでdestのオペランドを、h4~h0ビットでsrcのオペランドを指定します。

### 【バイト数/サイクル数】

src \ dest	レジスタ	[An]	dsp:8[]	dsp:16[]	dsp:24[]	dsp:16	dsp:24
レジスタ	3/4	3/4	4 / 4	5/4	6/4	5/4	6/4
[An]	3/5	3/5	4/5	5/5	6/5	5/5	6/5
dsp:8[]	4/5	4/5	5/5	6/5	7/5	6/5	7/5
dsp:16[]	5/5	5/5	6/5	7/5	8/5	7/5	8/5
dsp:24[]	6/5	6/5	7/5	8/5	9/5	8/5	9/5
dsp:16	5/5	5/5	6/5	7/5	8/5	7/5	8/5
dsp:24	6/5	6/5	7/5	8/5	9/5	8/5	9/5

\*3 srcまたはdestの一方または両方が間接命令アドレッシングまたはバンク1レジスタ直接のとき、表中 のバイト数は +1 されます。また、src または dest が間接命令アドレッシングのとき表中のサイクル数 は+2され、両方が間接命令アドレッシングのとき表中のサイクル数は+4されます。

**DADC** DADC

(1) DADC.size #IMM(EX),dest

b7 b0 b7 b0 b7 b0 0011 1111 1 1 |g4|g3|w1|w0|g2|g1|g0| 0 0

destコード dsp:8 #IMM:8 dsp:16 #IMM:16 #IMM:32 dsp:24

- \*1 destが間接命令アドレッシングまたはバンク1レジスタ直接の とき、コードの先頭に01011111が付きます。
- \*2 g4~g0ビットでdestのオペランドを指定します。
- \*3 h2 ビットでsrcのオペランドを指定します。"0" のとき#IMMEX、"1" のとき#IMM です。

src \ dest	レジスタ	[An]	dsp:8[]	dsp:16[]	dsp:24[]	dsp:16	dsp:24
#IMM(EX):8	4/6	4/7	5/7	6/7	7/7	6/7	7/7
#IMM(EX):16	5/6	5/7	6/7	7/7	8/7	7/7	8/7
#IMM:32	7/6	7/7	8/7	9/7	10/7	9/7	10 / 7

<sup>\*4</sup> destが間接命令アドレッシングまたはバンク1レジスタ直接のとき、表中のバイト数は+1されます。ま た、destが間接命令アドレッシングのとき、表中のサイクル数は+2されます。

DADC

(2) DADC.size src,dest

| Srcコード | destコード | destコート | destコード | dest-コード | dest-

\*1 間接命令アドレッシングまたはバンク1レジスタ直接のとき、 次の数字がコードの先頭に付きます。

srcが間接命令アドレッシングまたはバンク1レジスタ直接のとき、01101111 destが間接命令アドレッシングまたはバンク1レジスタ直接のとき、01011111 srcとdestの両方が間接命令アドレッシングまたはバンク1レジスタ直接のとき、01001111

\*2 g4~g0ビットでdestのオペランドを、h4~h0ビットでsrcのオペランドを指定します。

### 【バイト数/サイクル数】

src \ dest	レジスタ	[An]	dsp:8[]	dsp:16[]	dsp:24[]	dsp:16	dsp:24
レジスタ	3/6	3/6	4/6	5/6	6/6	5/6	6/6
[An]	3/7	3/7	4/7	5/7	6/7	5/7	6/7
dsp:8[]	4/7	4/7	5/7	6/7	7/7	6/7	7/7
dsp:16[]	5/7	5/7	6/7	7/7	8/7	7/7	8/7
dsp:24[]	6/7	6/7	7/7	8/7	9/7	8/7	9/7
dsp:16	5/7	5/7	6/7	7/7	8/7	7 / 7	8/7
dsp:24	6/7	6/7	7/7	8/7	9/7	8/7	9/7

<sup>\*3</sup> srcまたはdestの一方または両方が間接命令アドレッシングまたはバンク1レジスタ直接のとき、表中のバイト数は+1されます。また、srcまたはdestが間接命令アドレッシングのとき表中のサイクル数は+2され、両方が間接命令アドレッシングのとき表中のサイクル数は+4されます。

DADD

(1) DADD.size #IMM(EX),dest

b7		b7							b0	~.							b0	_ /	
0011	1111	1	0	0	0	g4	g3	w1	w0	g2	g1	g0	0	1	h2	0	0		Ē

\*1 destが間接命令アドレッシングまたはバンク1レジスタ直接のとき、コードの先頭に01011111が付きます。





- \*2 g4~g0ビットでdestのオペランドを指定します。
- \*3 h2 ビットでsrcのオペランドを指定します。"0" のとき#IMMEX、"1" のとき#IMM です。

src \ dest	レジスタ	[An]	dsp:8[]	dsp:16[]	dsp:24[]	dsp:16	dsp:24
#IMM(EX):8	4/6	4/7	5/7	6/7	7/7	6/7	7/7
#IMM(EX):16	5/6	5/7	6/7	7/7	8/7	7/7	8/7
#IMM:32	7/6	7/7	8/7	9/7	10 / 7	9/7	10 / 7

<sup>\*4</sup> destが間接命令アドレッシングまたはバンク1レジスタ直接のとき、表中のバイト数は+1されます。また、destが間接命令アドレッシングのとき、表中のサイクル数は+2されます。

**DADD** DADD

(2) DADD.size src,dest

<u>srcコ</u>ード destコード b7 b0 b7 b0 b7 b0 dsp:8 dsp:8 0011 1111 1 dsp:16 dsp:16 |g4|g3|w1|w0|g2|g1|g0|h4|h3|h2|h1|h0 0 dsp:24 dsp:24

間接命令アドレッシングまたはバンク1レジスタ直接のとき、 次の数字がコードの先頭に付きます。

> srcが間接命令アドレッシングまたはバンク1レジスタ直接のとき、01101111 destが間接命令アドレッシングまたはバンク1レジスタ直接のとき、01011111 srcとdestの両方が間接命令アドレッシングまたはバンク1レジスタ直接のとき、01001111

\*2 g4~g0ビットでdestのオペランドを、h4~h0ビットでsrcのオペランドを指定します。

### 【バイト数/サイクル数】

src \ dest	レジスタ	[An]	dsp:8[]	dsp:16[]	dsp:24[]	dsp:16	dsp:24
レジスタ	3/6	3/6	4/6	5/6	6/6	5/6	6/6
[An]	3/7	3/7	4/7	5/7	6/7	5/7	6/7
dsp:8[]	4/7	4/7	5/7	6/7	7/7	6/7	7/7
dsp:16[]	5/7	5/7	6/7	7/7	8/7	7/7	8/7
dsp:24[]	6/7	6/7	7/7	8/7	9/7	8/7	9/7
dsp:16	5/7	5/7	6/7	7/7	8/7	7 / 7	8/7
dsp:24	6/7	6/7	7/7	8/7	9/7	8/7	9/7

\*3 srcまたはdestの一方または両方が間接命令アドレッシングまたはバンク1レジスタ直接のとき、表中 のバイト数は +1 されます。また、src または dest が間接命令アドレッシングのとき表中のサイクル数 は+2され、両方が間接命令アドレッシングのとき表中のサイクル数は+4されます。

**DEC** DEC

(1) DEC.size dest

<u>dest</u>コード h7 b0 b7 b0 b7 b0 dsp:8 dsp:16 0 0 g4 g3 g2 g1 g0 dsp:24

- dest が間接命令アドレッシングまたはバンク 1 レジスタ直接 のとき、コードの先頭に01101111が付きます。
- \*2 g4~g0ビットでdestのオペランドを指定します。

### 【バイト数/サイクル数】

dest	レジスタ	[An]	dsp:8[]	dsp:16[]	dsp:24[]	dsp:16	dsp:24
バイト数/サイクル数	3 / 1	3/2	4/2	5/2	6/2	5/2	6/2

\*3 destが間接命令アドレッシングまたはバンク1レジスタ直接のとき、表中のバイト数は+1されます。ま た、destが間接命令アドレッシングのとき、表中のサイクル数は+2されます。

#IMM:8 #IMM:16 #IMM:32

DIV

# (1) DIV.size #IMM(EX),dest

` '							•		,, -										destコード		
b7	b0 k	b7							b0	b7							b0	_ /	dsp:8	\	
0011	1111	0	0	0	0	g4	g3	w1	w0	g2	g1	g0	0	1	h2	0	0		dsp:16	_ )	
									_									١.	dsp:24	1/	

- \*1 destが間接命令アドレッシングまたはバンク1レジスタ直接のとき、コードの先頭に01011111が付きます。
- \*2 g4~g0ビットでdestのオペランドを指定します。
- \*3 h2ビットでsrcのオペランドを指定します。"0"のとき#IMMEX、"1"のとき#IMMです。

### 【バイト数/サイクル数】

src \ dest	レジスタ	[An]	dsp:8[]	dsp:16[]	dsp:24[]	dsp:16	dsp:24
#IMM(EX):8	4 / 10	4 / 11	5 / 11	6 / 11	7 / 11	6 / 11	7 / 11
#IMM(EX):16	5 / 10	5 / 11	6 / 11	7 / 11	8 / 11	7 / 11	8 / 11
#IMM:32	7 / 10	7 / 11	8 / 11	9 / 11	10 / 11	9 / 11	10 / 11


- \*4 サイズ指定子(.size)が ".W" のとき、表中のサイクル数は+3、".L" のとき+10 されます。
- \*5 destが間接命令アドレッシングまたはバンク1レジスタ直接のとき、表中のバイト数は+1されます。また、destが間接命令アドレッシングのとき、表中のサイクル数は+2されます。

DIV

# (2) DIV.size

src,dest





\*1 間接命令アドレッシングまたはバンク1レジスタ直接のとき、 次の数字がコードの先頭に付きます。

srcが間接命令アドレッシングまたはバンク1レジスタ直接のとき、01101111 destが間接命令アドレッシングまたはバンク1レジスタ直接のとき、01011111 srcとdestの両方が間接命令アドレッシングまたはバンク1レジスタ直接のとき、01001111

\*2 g4~g0ビットでdestのオペランドを、h4~h0ビットでsrcのオペランドを指定します。

src \ dest	レジスタ	[An]	dsp:8[]	dsp:16[]	dsp:24[]	dsp:16	dsp:24
レジスタ	3 / 10	3 / 11	4 / 11	5 / 11	6 / 11	5 / 11	6 / 11
[An]	3 / 11	3 / 12	4 / 12	5 / 12	6 / 12	5 / 12	6 / 12
dsp:8[]	4 / 11	4 / 12	5 / 12	6 / 12	7 / 12	6 / 12	7 / 12
dsp:16[]	5 / 11	5 / 12	6 / 12	7 / 12	8 / 12	7 / 12	8 / 12
dsp:24[]	6 / 11	6 / 12	7 / 12	8 / 12	9 / 12	8 / 12	9 / 12
dsp:16	5 / 11	5 / 12	6 / 12	7 / 12	8 / 12	7 / 12	8 / 12
dsp:24	6 / 11	6 / 12	7 / 12	8 / 12	9 / 12	8 / 12	9 / 12

- \*3 サイズ指定子(.size)が ".W" のとき、表中のサイクル数は+3、".L" のとき+10されます。
- \*4 srcまたはdestの一方または両方が間接命令アドレッシングまたはバンク1レジスタ直接のとき、表中のバイト数は+1 されます。また、src または dest が間接命令アドレッシングのとき表中のサイクル数は+2 され、両方が間接命令アドレッシングのとき表中のサイクル数は+4 されます。



DIVF

# (1) DIVF

# #IMM(EX),dest

b7	b0	b7	b0 b7 I								b0						
0111	1111	1	1	0	1	g4	g3	w1	w0	g2	g1	g0	0	1	h2	0	0

- \*1 destが間接命令アドレッシングまたはバンク1レジスタ直接のとき、コードの先頭に01011111が付きます。
- \*2 g4~g0ビットでdestのオペランドを指定します。
- \*3 h2ビットでsrcのオペランドを指定します。"0"のとき#IMMEX、"1"のとき#IMMです。

### 【バイト数/サイクル数】


src \ dest	レジスタ	[An]	dsp:8[]	dsp:16[]	dsp:24[]	dsp:16	dsp:24
#IMMEX:8	4 / 16	4 / 17	5 / 17	6 / 17	7 / 17	6 / 17	7 / 17
#IMMEX:16	5 / 16	5 / 17	6 / 17	7 / 17	8 / 17	7 / 17	8 / 17
#IMM:32	7 / 16	7 / 17	8 / 17	9 / 17	10 / 17	9 / 17	10 / 17


\*4 destが間接命令アドレッシングまたはバンク1レジスタ直接のとき、表中のバイト数は+1されます。また、destが間接命令アドレッシングのとき、表中のサイクル数は+2されます。

DIVF

(2) DIVF

src,dest





\*1 間接命令アドレッシングまたはバンク 1 レジスタ直接のとき、 次の数字がコードの先頭に付きます。

srcが間接命令アドレッシングまたはバンク1レジスタ直接のとき、01101111 destが間接命令アドレッシングまたはバンク1レジスタ直接のとき、01011111 srcとdestの両方が間接命令アドレッシングまたはバンク1レジスタ直接のとき、01001111

\*2 q4~q0ビットでdestのオペランドを、h4~h0ビットでsrcのオペランドを指定します。

### 【バイト数/サイクル数】

src \ dest	レジスタ	[An]	dsp:8[]	dsp:16[]	dsp:24[]	dsp:16	dsp:24
レジスタ	3 / 16	3 / 17	4 / 17	5 / 17	6 / 17	5 / 17	6 / 17
[An]	3 / 17	3 / 18	4 / 18	5 / 18	6 / 18	5 / 18	6 / 18
dsp:8[]	4 / 17	4 / 18	5 / 18	6 / 18	7 / 18	6 / 18	7 / 18
dsp:16[]	5 / 17	5 / 18	6 / 18	7 / 18	8 / 18	7 / 18	8 / 18
dsp:24[]	6 / 17	6 / 18	7 / 18	8 / 18	9 / 18	8 / 18	9 / 18
dsp:16	5 / 17	5 / 18	6 / 18	7 / 18	8 / 18	7 / 18	8 / 18
dsp:24	6 / 17	6 / 18	7 / 18	8 / 18	9 / 18	8 / 18	9 / 18

\*3 srcまたはdestの一方または両方が間接命令アドレッシングまたはバンク1レジスタ直接のとき、表中のバイト数は +1 されます。また、src または dest が間接命令アドレッシングのとき表中のサイクル数は +2 され、両方が間接命令アドレッシングのとき表中のサイクル数は +4 されます。

DIVU

# (1) DIVU.size #IMM(EX),dest

` '			_				•		,, -										destコード		
b7	b0	b7							b0	b7							b0	/	dsp:8	\	#IMM:8
0011	1111	0	0	0	1	g4	g3	w1	w0	g2	g1	g0	0	1	h2	0	0		dsp:16		#IMM:16
<u> </u>		<b></b>					_		<u> </u>					- "				-\	dsp:24	/	#IMM:32

- \*1 destが間接命令アドレッシングまたはバンク1レジスタ直接のとき、コードの先頭に01011111が付きます。
- \*2 g4~g0ビットでdestのオペランドを指定します。
- \*3 h2ビットでsrcのオペランドを指定します。"0"のとき#IMMEX、"1"のとき#IMMです。


#### 【バイト数/サイクル数】

src \ dest	レジスタ	[An]	dsp:8[]	dsp:16[]	dsp:24[]	dsp:16	dsp:24
#IMM(EX):8	4 / 10	4 / 11	5 / 11	6 / 11	7 / 11	6 / 11	7 / 11
#IMM(EX):16	5 / 10	5 / 11	6 / 11	7 / 11	8 / 11	7 / 11	8 / 11
#IMM:32	7 / 10	7 / 11	8 / 11	9 / 11	10 / 11	9 / 11	10 / 11

- \*4 サイズ指定子(.size)が ".W" のとき、表中のサイクル数は+3、".L" のとき+10 されます。
- \*5 destが間接命令アドレッシングまたはバンク1レジスタ直接のとき、表中のバイト数は+1されます。また、destが間接命令アドレッシングのとき、表中のサイクル数は+2されます。

DIVU

# (2) DIVU.size src,dest



\*1 間接命令アドレッシングまたはバンク1レジスタ直接のとき、 次の数字がコードの先頭に付きます。

srcが間接命令アドレッシングまたはバンク1レジスタ直接のとき、01101111 destが間接命令アドレッシングまたはバンク1レジスタ直接のとき、01011111 srcとdestの両方が間接命令アドレッシングまたはバンク1レジスタ直接のとき、01001111

\*2 g4~g0ビットでdestのオペランドを、h4~h0ビットでsrcのオペランドを指定します。

src \ dest	レジスタ	[An]	dsp:8[]	dsp:16[]	dsp:24[]	dsp:16	dsp:24
レジスタ	3 / 10	3 / 11	4 / 11	5 / 11	6 / 11	5 / 11	6 / 11
[An]	3 / 11	3 / 12	4 / 12	5 / 12	6 / 12	5 / 12	6 / 12
dsp:8[]	4 / 11	4 / 12	5 / 12	6 / 12	7 / 12	6 / 12	7 / 12
dsp:16[]	5 / 11	5 / 12	6 / 12	7 / 12	8 / 12	7 / 12	8 / 12
dsp:24[]	6 / 11	6 / 12	7 / 12	8 / 12	9 / 12	8 / 12	9 / 12
dsp:16	5 / 11	5 / 12	6 / 12	7 / 12	8 / 12	7 / 12	8 / 12
dsp:24	6 / 11	6 / 12	7 / 12	8 / 12	9 / 12	8 / 12	9 / 12

- \*3 サイズ指定子(.size)が ".W" のとき、表中のサイクル数は+3、".L" のとき+10されます。
- \*4 srcまたはdestの一方または両方が間接命令アドレッシングまたはバンク1レジスタ直接のとき、表中のバイト数は+1 されます。また、src または dest が間接命令アドレッシングのとき表中のサイクル数は+2 され、両方が間接命令アドレッシングのとき表中のサイクル数は+4 されます。



dest T - K

DIVX

# (1) DIVX.size #IMM(EX),dest

b7	b0 b7	b0 b7	b0 /	dsp:8	#IMM:8
0011	1111 0 0	1 0 g4 g3 w1 w0 g2 g1 g0 0	1 h2 0 0	dsp:16	#IMM:16
*4	-1 + <b>-</b> \(\forall 10 \)	>	\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\	dsp:24	/ #IMM:32

- \*1 destが間接命令アドレッシングまたはバンク1レジスタ直接のとき、コードの先頭に01011111が付きます。
- \*2 g4~g0ビットでdestのオペランドを指定します。
- \*3 h2ビットでsrcのオペランドを指定します。"0"のとき#IMMEX、"1"のとき#IMMです。


#### 【バイト数/サイクル数】

src \ dest	レジスタ	[An]	dsp:8[]	dsp:16[]	dsp:24[]	dsp:16	dsp:24
#IMM(EX):8	4 / 10	4 / 11	5 / 11	6 / 11	7 / 11	6 / 11	7 / 11
#IMM(EX):16	5 / 10	5 / 11	6 / 11	7 / 11	8 / 11	7 / 11	8 / 11
#IMM:32	7 / 10	7 / 11	8 / 11	9 / 11	10 / 11	9 / 11	10 / 11

- \*4 サイズ指定子(.size)が ".W" のとき、表中のサイクル数は+3、".L" のとき+10 されます。
- \*5 destが間接命令アドレッシングまたはバンク1レジスタ直接のとき、表中のバイト数は+1されます。また、destが間接命令アドレッシングのとき、表中のサイクル数は+2されます。

DIVX

# (2) DIVX.size src,dest



\*1 間接命令アドレッシングまたはバンク1レジスタ直接のとき、次の数字がコードの先頭に付きます。

srcが間接命令アドレッシングまたはバンク1レジスタ直接のとき、01101111 destが間接命令アドレッシングまたはバンク1レジスタ直接のとき、01011111 srcとdestの両方が間接命令アドレッシングまたはバンク1レジスタ直接のとき、01001111

\*2 g4~g0ビットでdestのオペランドを、h4~h0ビットでsrcのオペランドを指定します。

src \ dest	レジスタ	[An]	dsp:8[]	dsp:16[]	dsp:24[]	dsp:16	dsp:24
レジスタ	3 / 10	3 / 11	4 / 11	5 / 11	6 / 11	5 / 11	6 / 11
[An]	3 / 11	3 / 12	4 / 12	5 / 12	6 / 12	5 / 12	6 / 12
dsp:8[]	4 / 11	4 / 12	5 / 12	6 / 12	7 / 12	6 / 12	7 / 12
dsp:16[]	5 / 11	5 / 12	6 / 12	7 / 12	8 / 12	7 / 12	8 / 12
dsp:24[]	6 / 11	6 / 12	7 / 12	8 / 12	9 / 12	8 / 12	9 / 12
dsp:16	5 / 11	5 / 12	6 / 12	7 / 12	8 / 12	7 / 12	8 / 12
dsp:24	6 / 11	6 / 12	7 / 12	8 / 12	9 / 12	8 / 12	9 / 12

- \*3 サイズ指定子(.size)が ".W" のとき、表中のサイクル数は+3、".L" のとき+10されます。
- \*4 srcまたはdestの一方または両方が間接命令アドレッシングまたはバンク1レジスタ直接のとき、表中のバイト数は+1 されます。また、src または dest が間接命令アドレッシングのとき表中のサイクル数は+2 され、両方が間接命令アドレッシングのとき表中のサイクル数は+4 されます。



dest T - K

DSBB

# (1) DSBB.size #IMM(EX),dest

b7	b0 b7	b0 b7	b0	/ dsp:8	#IMM:8
0011	1111 1 1	0 1 g4 g3 w1 w0 g2 g1 g0 0 1	h2 0 0	dsp:16	#IMM:16
*4	ala at 4が目目 t立く	- ヘフドー ハンハガキたけがい クルージ	フク支持の	\ dsp:24 /	#IMM:32

- \*1 destが間接命令アドレッシングまたはバンク1レジスタ直接のとき、コードの先頭に01011111が付きます。
- \*2 g4~g0ビットでdestのオペランドを指定します。
- \*3 h2ビットでsrcのオペランドを指定します。"0"のとき#IMMEX、"1"のとき#IMMです。


#### 【バイト数/サイクル数】

src \ dest	レジスタ	[An]	dsp:8[]	dsp:16[]	dsp:24[]	dsp:16	dsp:24
#IMM(EX):8	4/3	4 / 4	5/4	6/4	7 / 4	6/4	7 / 4
#IMM(EX):16	5/3	5/4	6/4	7 / 4	8/4	7 / 4	8/4
#IMM:32	7/3	7 / 4	8/4	9/4	10 / 4	9/4	10 / 4

<sup>\*4</sup> destが間接命令アドレッシングまたはバンク1レジスタ直接のとき、表中のバイト数は+1されます。また、destが間接命令アドレッシングのとき、表中のサイクル数は+2されます。

DSBB

(2) DSBB.size src,dest



\*1 間接命令アドレッシングまたはバンク 1 レジスタ直接のとき、 次の数字がコードの先頭に付きます。

srcが間接命令アドレッシングまたはバンク1レジスタ直接のとき、01101111 destが間接命令アドレッシングまたはバンク1レジスタ直接のとき、01011111 srcとdestの両方が間接命令アドレッシングまたはバンク1レジスタ直接のとき、01001111

\*2 g4~g0ビットでdestのオペランドを、h4~h0ビットでsrcのオペランドを指定します。

## 【バイト数/サイクル数】

src \ dest	レジスタ	[An]	dsp:8[]	dsp:16[]	dsp:24[]	dsp:16	dsp:24
レジスタ	3/3	3 / 4	4 / 4	5/4	6/4	5/4	6/4
[An]	3/4	3/5	4/5	5/5	6/5	5/5	6/5
dsp:8[]	4 / 4	4/5	5/5	6/5	7/5	6/5	7/5
dsp:16[]	5/4	5/5	6/5	7/5	8/5	7/5	8/5
dsp:24[]	6/4	6/5	7/5	8/5	9/5	8/5	9/5
dsp:16	5/4	5/5	6/5	7/5	8/5	7/5	8/5
dsp:24	6/4	6/5	7/5	8/5	9/5	8/5	9/5

\*3 srcまたはdestの一方または両方が間接命令アドレッシングまたはバンク1レジスタ直接のとき、表中のバイト数は +1 されます。また、src または dest が間接命令アドレッシングのとき表中のサイクル数は +2 され、両方が間接命令アドレッシングのとき表中のサイクル数は +4 されます。

dest T - K

DSUB

# (1) DSUB.size #IMM(EX),dest

b7	b0 b7	b0 b7	b0	/ dsp:8	#IMM:8
0011	1111 1 1	0 0 g4 g3 w1 w0 g2 g1 g0 0 1	h2 0 0	dsp:16	#IMM:16
*4			フクち培介	dsp:24	#IMM:32

- \*1 destが間接命令アドレッシングまたはバンク1レジスタ直接のとき、コードの先頭に01011111が付きます。
- \*2 g4~g0ビットでdestのオペランドを指定します。
- \*3 h2ビットでsrcのオペランドを指定します。"0"のとき#IMMEX、"1"のとき#IMMです。


#### 【バイト数/サイクル数】

src \ dest	レジスタ	[An]	dsp:8[]	dsp:16[]	dsp:24[]	dsp:16	dsp:24
#IMM(EX):8	4/3	4/4	5/4	6/4	7 / 4	6/4	7 / 4
#IMM(EX):16	5/3	5 / 4	6/4	7 / 4	8/4	7 / 4	8/4
#IMM:32	7/3	7 / 4	8/4	9/4	10 / 4	9/4	10 / 4

<sup>\*4</sup> destが間接命令アドレッシングまたはバンク1レジスタ直接のとき、表中のバイト数は+1されます。また、destが間接命令アドレッシングのとき、表中のサイクル数は+2されます。

DSUB

# (2) DSUB.size src,dest



\*1 間接命令アドレッシングまたはバンク1レジスタ直接のとき、次の数字がコードの先頭に付きます。

srcが間接命令アドレッシングまたはバンク1レジスタ直接のとき、01101111 destが間接命令アドレッシングまたはバンク1レジスタ直接のとき、01011111 srcとdestの両方が間接命令アドレッシングまたはバンク1レジスタ直接のとき、01001111

\*2 q4~q0ビットでdestのオペランドを、h4~h0ビットでsrcのオペランドを指定します。

## 【バイト数/サイクル数】

src \ dest	レジスタ	[An]	dsp:8[]	dsp:16[]	dsp:24[]	dsp:16	dsp:24
レジスタ	3/3	3 / 4	4 / 4	5/4	6/4	5/4	6/4
[An]	3/4	3/5	4/5	5/5	6/5	5/5	6/5
dsp:8[]	4 / 4	4/5	5/5	6/5	7/5	6/5	7/5
dsp:16[]	5/4	5/5	6/5	7/5	8/5	7/5	8/5
dsp:24[]	6/4	6/5	7/5	8/5	9/5	8/5	9/5
dsp:16	5/4	5/5	6/5	7/5	8/5	7/5	8/5
dsp:24	6/4	6/5	7/5	8/5	9/5	8/5	9/5

\*3 srcまたはdestの一方または両方が間接命令アドレッシングまたはバンク1レジスタ直接のとき、表中のバイト数は +1 されます。また、src または dest が間接命令アドレッシングのとき表中のサイクル数は +2 され、両方が間接命令アドレッシングのとき表中のサイクル数は +4 されます。

srcコード

#IMM:32

#IMM:8

dsp:8

dsp:16

dsp:24

#IMM:16

EDIV

# (1) EDIV.size src,dest

b7 b0 b7 b0 b7 b0 b7 b0 00 d7 d1 1111 0 1 1 0 0 1 w1 w0 q2 q1 q0 g4 g3 g2 g1 g0

\*1 srcが間接命令アドレッシングまたはバンク1レジスタ直接の とき、または dest がバンク1レジスタ直接のとき、次の数字 がコードの先頭に付きます。

srcが間接命令アドレッシングまたはバンク1レジスタ直接のとき、01101111

destがバンク1レジスタ直接のとき、01011111

srcが間接命令アドレッシングまたはバンク1レジスタ直接で、destがバンク1レジスタ直接のとき、01001111

\*2 g4~g0ビットでsrcのオペランドを、q2~q0ビットでdestのレジスタを指定します。

src	レジス	#IMM(	#IMM(	#IMM:3	[An]	dsp:8[]	dsp:16[]	dsp:24[]	dsp:16	dsp:24
	タ	EX):8	EX):16	2						
バイト数/サイクル数	3 / 16	4 / 16	5 / 16	7 / 16	3 / 16	4 / 16	5 / 16	6 / 16	5 / 16	6 / 16

- \*3 サイズ指定子(.size)が ".W" のとき、表中のサイクル数は+3、".L" のとき+10されます。
- \*4 srcが間接命令アドレッシングまたはバンク1レジスタ直接のとき、または dest がバンク1レジスタ直接のとき、表中のバイト数は+1されます。また、srcが間接命令アドレッシングまたはバンク1レジスタ直接で、destがバンク1レジスタ直接のとき、表中のバイト数は+1されます。また、srcが間接命令アドレッシングのとき、表中のサイクル数は+2されます。

**EDIVU EDIVU** 

#### (1) EDIVU.size src,dest

b7	b0	b7							b0	b7							b0
0011	1111	0	1	1	1	0	1	w1	w0	q2	q1	q0	g4	g3	g2	g1	g0

\*1 srcが間接命令アドレッシングまたはバンク1レジスタ直接の とき、または dest がバンク 1 レジスタ直接のとき、次の数字 がコードの先頭に付きます。

srcが間接命令アドレッシングまたはバンク1レジスタ直接 のとき、01101111


destがバンク1レジスタ直接のとき、01011111

srcが間接命令アドレッシングまたはバンク1レジスタ直接で、destがバンク1レジスタ直接のとき、 01001111

\*2 g4~g0ビットでsrcのオペランドを、q2~q0ビットでdestのレジスタを指定します。

src	レジス	#IMM(	#IMM(	#IMM:3	[An]	dsp:8[]	dsp:16[]	dsp:24[]	dsp:16	dsp:24
	タ	EX):8	EX):16	2						
バイト数/サイクル数	3 / 14	4 / 14	5 / 14	7 / 14	3 / 14	4 / 14	5 / 14	6 / 14	5 / 14	6 / 14

- \*3 サイズ指定子(.size)が ".W" のとき、表中のサイクル数は+3、".L" のとき+10されます。
- \*4 ssrcが間接命令アドレッシングまたはバンク1レジスタ直接のとき、またはdestがバンク1レジスタ直 接のとき、表中のバイト数は+1されます。また、srcが間接命令アドレッシングまたはバンク1レジス タ直接で、destがバンク1レジスタ直接のとき、表中のバイト数は+1されます。また、srcが間接命令 アドレッシングのとき、表中のサイクル数は+2されます。



**EDIVX EDIVX** 

#### (1) EDIVX.size src,dest

b7	b0	b7							b0	b7							b0	
0011	1111	0	1	1	0	1	1	w1	w0	q2	q1	q0	g4	g3	g2	g1	g0	

\*1 srcが間接命令アドレッシングまたはバンク1レジスタ直接の とき、または dest がバンク 1 レジスタ直接のとき、次の数字 がコードの先頭に付きます。

srcが間接命令アドレッシングまたはバンク1レジスタ直接 のとき、01101111

destがバンク1レジスタ直接のとき、01011111


srcが間接命令アドレッシングまたはバンク1レジスタ直接で、destがバンク1レジスタ直接のとき、 01001111

\*2 g4~g0ビットでsrcのオペランドを、q2~q0ビットでdestのレジスタを指定します。

#### 【バイト数/サイクル数】

src	レジス	#IMM(	#IMM(	#IMM:3	[An]	dsp:8[]	dsp:16[]	dsp:24[]	dsp:16	dsp:24
	タ	EX):8	EX):16	2						
バイト数/サイクル数	3 / 16	4 / 16	5 / 16	7 / 16	3 / 16	4 / 16	5 / 16	6 / 16	5 / 16	6 / 16

- \*3 サイズ指定子(.size)が ".W" のとき、表中のサイクル数は+3、".L" のとき+10されます。
- \*4 src が間接命令アドレッシングまたはバンク 1 レジスタ直接のとき、または dest がバンク 1 レジスタ直 接のとき、表中のバイト数は+1されます。また、srcが間接命令アドレッシングまたはバンク1レジス タ直接で、destがバンク1レジスタ直接のとき、表中のバイト数は+1されます。また、srcが間接命令 アドレッシングのとき、表中のサイクル数は+2されます。



srcコード #IMM:8

**EMUL EMUL** 

#### (1) EMUL.size src,dest

b7	b0	b7							b0	b7							b0	
0011	1111	0	1	1	0	0	0	w1	w0	q2	q1	q0	g4	g3	g2	g1	g0	1

\*1 srcが間接命令アドレッシングまたはバンク1レジスタ直接の とき、または dest がバンク 1 レジスタ直接のとき、次の数字 がコードの先頭に付きます。

srcが間接命令アドレッシングまたはバンク1レジスタ直接 のとき、01101111


destがバンク1レジスタ直接のとき、01011111

srcが間接命令アドレッシングまたはバンク1レジスタ直接で、destがバンク1レジスタ直接のとき、 01001111

\*2 g4~g0ビットでsrcのオペランドを、q2~q0ビットでdestのレジスタを指定します。

src	レジス	#IMM(	#IMM(	#IMM:3	[An]	dsp:8[]	dsp:16[]	dsp:24[]	dsp:16	dsp:24
	タ	EX):8	EX):16	2						
バイト数/サイクル数	3/2	4/2	5/2	7/2	3/3	4/3	5/3	6/3	5/3	6/3

- \*3 サイズ指定子(.size)が ".B" または ".W" のときのサイクル数です。 ".L" のとき+1 されます。
- \*4 src が間接命令アドレッシングまたはバンク1レジスタ直接のとき、または dest がバンク1レジスタ直 接のとき、表中のバイト数は+1されます。また、srcが間接命令アドレッシングまたはバンク1レジス タ直接で、destがバンク1レジスタ直接のとき、表中のバイト数は+1されます。また、srcが間接命令 アドレッシングのとき、表中のサイクル数は+2されます。



<u>srcコ</u>ード

#IMM:32

#IMM:8

dsp:8

dsp:16

dsp:24

#IMM:16

**EMULU EMULU** 

(1) EMUL.size src,dest

 b7
 b0
 b7
 b0
 b7
 b0

 0011
 1111
 0
 1
 1
 1
 0
 0
 w1
 w0
 q2
 q1
 q0
 g4
 g3
 g2
 g1
 g0

\*1 srcが間接命令アドレッシングまたはバンク1レジスタ直接の とき、または dest がバンク1レジスタ直接のとき、次の数字 がコードの先頭に付きます。

srcが間接命令アドレッシングまたはバンク1レジスタ直接のとき、01101111

destがバンク1レジスタ直接のとき、01011111

srcが間接命令アドレッシングまたはバンク1レジスタ直接で、destがバンク1レジスタ直接のとき、01001111

\*2 g4~g0ビットでsrcのオペランドを、q2~q0ビットでdestのレジスタを指定します。

#### 【バイト数/サイクル数】

ĺ	src	レジス	#IMM(	#IMM(	#IMM:3	[An]	dsp:8[]	dsp:16[]	dsp:24[]	dsp:16	dsp:24
		タ	EX):8	EX):16	2						
ĺ	バイト数/サイクル数	3/2	4/2	5/2	7/2	3/3	4/3	5/3	6/3	5/3	6/3

- \*3 サイズ指定子(.size)が ".B" または ".W" のときのサイクル数です。 ".L" のとき+1 されます。
- \*4 srcが間接命令アドレッシングまたはバンク1レジスタ直接のとき、または dest がバンク1レジスタ直接のとき、表中のバイト数は+1されます。また、srcが間接命令アドレッシングまたはバンク1レジスタ直接のとき、表中のバイト数は+1されます。また、srcが間接命令アドレッシングのとき、表中のサイクル数は+2されます。

ENTER ENTER

(1) ENTER

#IMM:8

b7							b0
0	0	0	1	1	0	1	1

#IMM:8

【バイト数/サイクル数】

バイト数/サイクル数 2/3

ENTER ENTER

(2) ENTER #IMM:16

b7 b0 1 1 0 1 1

#IMM:16

【バイト数/サイクル数】

バイト数/サイクル数 3/3

**EXITD EXITD** 

# (1) EXITD

b7							b0
1	1	1	0	1	1	1	1

## 【バイト数/サイクル数】

バイト数/サイクル数	1/7
------------	-----

**EXITI EXITI** 

# (1) EXITI

b7							b0	b7							b0	
1	0	0	1	0	1	0	0	0	0	0	0	1	0	0	0	

# 【バイト数/サイクル数】

**EXTS EXTS** 

destコード

#IMM:8 #IMM:16

(1) EXTS.size #IMM,dest

b7	b0	b7							b0	b7							b0	/		dsp:8
0011	1111	1	0	1	1	g4	g3	w1	w0	g2	g1	g0	0	1	1	0	0			dsp:16
			l	l					L								<u> </u>	-\	Γ	dsn·24

- \*1 destが間接命令アドレッシングまたはバンク1レジスタ直接の とき、コードの先頭に01011111が付きます。
- \*2 g4~g0ビットでdestのオペランドを指定します。
- \*3 w1,w0ビットでsrcとdestのオペランドサイズを指定します。

w1	w0	src	dest
0	0	В	W
0	1	В	L
1	0	W	L

src \ dest	レジスタ	[An]	dsp:8[]	dsp:16[]	dsp:24[]	dsp:16	dsp:24
#IMM:8	4 / 1	4/2	5/2	6/2	7/2	6/2	7/2
#IMM:16	5/1	5/2	6/2	7/2	8/2	7/2	8/2

<sup>\*4</sup> destが間接命令アドレッシングまたはバンク1レジスタ直接のとき、表中のバイト数は+1されます。ま た、destが間接命令アドレッシングのとき、表中のサイクル数は+2されます。

**EXTS EXTS** 

(2) EXTS.size src,dest

<u>srcコ</u>ード destコード b7 b0 b7 b0 b7 b0 dsp:8 dsp:8 dsp:16 dsp:16 0011 1111 1 0 |g4|g3|w1|w0|g2|g1|g0|h4|h3|h2|h1|h0 dsp:24 dsp:24

間接命令アドレッシングまたはバンク1レジスタ直接のとき、 次の数字がコードの先頭に付きます。

srcが間接命令アドレッシングまたはバンク1レジスタ直接のとき、01101111 destが間接命令アドレッシングまたはバンク1レジスタ直接のとき、01011111 srcとdestの両方が間接命令アドレッシングまたはバンク1レジスタ直接のとき、01001111

- \*2 g4~g0ビットでdestのオペランドを、h4~h0ビットでsrcのオペランドを指定します。
- \*3 w1,w0ビットでsrcとdestのオペランドサイズを指定します。

w1	w0	src	dest
0	0	В	W
0	1	В	L
1	0	W	L

### 【バイト数/サイクル数】

src \ dest	レジスタ	[An]	dsp:8[]	dsp:16[]	dsp:24[]	dsp:16	dsp:24
レジスタ	3/1	3/1	4 / 1	5/1	6/1	5/1	6/1
[An]	3/2	3/2	4/2	5/2	6/2	5/2	6/2
dsp:8[]	4/2	4/2	5/2	6/2	7/2	6/2	7/2
dsp:16[]	5/2	5/2	6/2	7/2	8/2	7/2	8/2
dsp:24[]	6/2	6/2	7/2	8/2	9/2	8/2	9/2
dsp:16	5/2	5/2	6/2	7/2	8/2	7/2	8/2
dsp:24	6/2	6/2	7/2	8/2	9/2	8/2	9/2

\*4 srcまたはdestの一方または両方が間接命令アドレッシングまたはバンク1レジスタ直接のとき、表中 のバイト数は+1 されます。また、src または dest が間接命令アドレッシングのとき表中のサイクル数 は+2され、両方が間接命令アドレッシングのとき表中のサイクル数は+4されます。

**EXTZ EXTZ** 

#### (1) EXTZ.size:G #IMM,dest

-, -	—.				•		,												destコード	
b7	b0	b7							b0	b7							b0	1	dsp:8	#IMM:8
0011	1111	0	0	1	1	g4	g3	w1	w0	g2	g1	g0	0	1	1	0	0		dsp:16	#IMM:16
		<b>~</b>	14.					. ,	٠.					- "				-\	dsp:24 /	1

- \*1 destが間接命令アドレッシングまたはバンク1レジスタ直接の \\_ とき、コードの先頭に01011111が付きます。
- \*2 g4~g0ビットでdestのオペランドを指定します。
- \*3 w1,w0ビットでsrcとdestのオペランドサイズを指定します。

w1	w0	src	dest
0	0	В	W
0	1	В	L
1	0	W	L

src \ dest	レジスタ	[An]	dsp:8[]	dsp:16[]	dsp:24[]	dsp:16	dsp:24
#IMM:8	4 / 1	4/2	5/2	6/2	7/2	6/2	7/2
#IMM:16	5/1	5/2	6/2	7/2	8/2	7/2	8/2

<sup>\*4</sup> destが間接命令アドレッシングまたはバンク1レジスタ直接のとき、表中のバイト数は+1されます。ま た、destが間接命令アドレッシングのとき、表中のサイクル数は+2されます。

**EXTZ EXTZ** 

#### (2) EXTZ.size:G src,dest

<u>srcコ</u>ード destコード b0 b7 b0 b7 b0 dsp:8 dsp:8 dsp:16 dsp:16 0011 1111 0 0 |g4|g3|w1|w0|g2|g1|g0|h4|h3|h2|h1|h0 dsp:24 dsp:24

間接命令アドレッシングまたはバンク1レジスタ直接のとき、 次の数字がコードの先頭に付きます。

srcが間接命令アドレッシングまたはバンク1レジスタ直接のとき、01101111 destが間接命令アドレッシングまたはバンク1レジスタ直接のとき、01011111 srcとdestの両方が間接命令アドレッシングまたはバンク1レジスタ直接のとき、01001111

- \*2 g4~g0ビットでdestのオペランドを、h4~h0ビットでsrcのオペランドを指定します。
- \*3 w1,w0ビットでsrcとdestのオペランドサイズを指定します。

w1	w0	src	dest
0	0	В	W
0	1	В	L
1	0	W	L

#### 【バイト数/サイクル数】

src \ dest	レジスタ	[An]	dsp:8[]	dsp:16[]	dsp:24[]	dsp:16	dsp:24
レジスタ	3/1	3/3	4/3	5/3	6/3	5/3	6/3
[An]	3/3	3/3	4/3	5/3	6/3	5/3	6/3
dsp:8[]	4/3	4/3	5/3	6/3	7/3	6/3	7/3
dsp:16[]	5/3	5/3	6/3	7/3	8/3	7/3	8/3
dsp:24[]	6/3	6/3	7/3	8/3	9/3	8/3	9/3
dsp:16	5/3	5/3	6/3	7/3	8/3	7/3	8/3
dsp:24	6/3	6/3	7/3	8/3	9/3	8/3	9/3

\*4 srcまたはdestの一方または両方が間接命令アドレッシングまたはバンク1レジスタ直接のとき、表中 のバイト数は+1 されます。また、src または dest が間接命令アドレッシングのとき表中のサイクル数 は+2され、両方が間接命令アドレッシングのとき表中のサイクル数は+4されます。

**EXTZ EXTZ** 

#### (3) EXTZ.WL:S src,An

b7							b0	b7							b0
0	1	0	0	0	1	0	1	q2	q1	q0	g4	g3	g2	g1	g0



- \*1 src が間接命令アドレッシングまたはバンク 1 レジスタ直接 のとき、コードの先頭に01101111が付きます。
- \*2 g4~g0ビットでsrcのオペランドを、q2~q0ビットでdestのオペランドを指定します。

# 【バイト数/サイクル数】

src	レジスタ	[An]	dsp:8[]	dsp:16[]	dsp:24[]	dsp:16	dsp:24
バイト数/サイクル数	2/1	2/3	3/3	4/3	5/3	4/3	5/3

\*3 destが間接命令アドレッシングまたはバンク1レジスタ直接のとき、表中のバイト数は+1されます。ま た、destが間接命令アドレッシングのとき、表中のサイクル数は+2されます。

**FCLR FCLR** 

# (1) FCLR

dest

b7 b0 b7 b0 0 0 0 q2 q1 q0 0 1 0 0 1 0 0 1

\*1 q2~q0の3ビットでdestのフラグを指定します。詳細は「4.2.2 オペランドの指定」の「(9) FLG直接」 を参照してください。

# 【バイト数/サイクル数】

バイト数/サイクル数 2/3

**FREIT FREIT** 

# (1) FREIT

b7							b0
1	0	0	0	1	1	1	1

## 【バイト数/サイクル数】

**FSET FSET** 

# (1) FSET

dest

~.								b7							b0
0	1	0	0	1	1	0	1	q2	q1	q0	0	1	0	0	0

\*1 q2~q0の3ビットでdestのフラグを指定します。詳細は「4.2.2 オペランドの指定」の「(9) FLG直接」 を参照してください。

## 【バイト数/サイクル数】

2/3 バイト数/サイクル数

INC INC

#### (1) INC.size dest

destコード b7 b0 b7 b0 b7 b0 dsp:8 dsp:16 0011 1111 1 0 | 0 | 0 | 0 | 1 | w1 | w0 | 0 0 0 g4 g3 g2 g1 g0 dsp:24

- \*1 dest が間接命令アドレッシングまたはバンク 1 レジスタ直接 のとき、コードの先頭に01101111が付きます。
- \*2 g4~g0ビットでdestのオペランドを指定します。

#### 【バイト数/サイクル数】

dest	レジスタ	[An]	dsp:8[]	dsp:16[]	dsp:24[]	dsp:16	dsp:24
バイト数/サイクル数	3 / 1	3/2	4/2	5/2	6/2	5/2	6/2

\*3 destが間接命令アドレッシングまたはバンク1レジスタ直接のとき、表中のバイト数は+1されます。ま た、destが間接命令アドレッシングのとき、表中のサイクル数は+2されます。

**INDEX1** INDEX1

dsp:24

(1) INDEX1.size src



- \*1 src が間接命令アドレッシングまたはバンク 1 レジスタ 直接のとき、コードの先頭に01101111が付きます。
- \*2 g4~g0ビットでsrcのオペランドを指定します。

src	レジス	[An]	dsp:8[]	dsp:16[]	dsp:24[]	dsp:16	dsp:24
	タ						
バイト数/サイクル数	2/1	2/2	3/2	4/2	5/2	4/2	5/2

- \*3 直後の命令のサイクル数は+2されます。
- \*4 srcが間接命令アドレッシングまたはバンク1レジスタ直接のとき、表中のバイト数は+1されます。ま た、srcが間接命令アドレッシングのとき、表中のサイクル数は+2されます。

INDEX2 INDEX2

#### (1) INDEX2.size src

b7							b0	b7							b0	/	src⊐ – F dsp:8 \
1	0	0	1	0	1	w1	w0	0	0	0	g4	g3	g2	g1	g0		dsp:16
	ı.	1.00				101	_							- " -		\	dsp:24

- \*1 src が間接命令アドレッシングまたはバンク 1 レジスタ 直接のとき、コードの先頭に01101111が付きます。
- \*2 g4~g0ビットでsrcのオペランドを指定します。


### 【バイト数/サイクル数】

src	レジス	[An]	dsp:8[]	dsp:16[]	dsp:24[]	dsp:16	dsp:24
	タ						
バイト数/サイクル数	2/1	2/2	3/2	4/2	5/2	4/2	5/2

- \*3 直後の命令のサイクル数は+2されます。
- \*4 srcが間接命令アドレッシングまたはバンク1レジスタ直接のとき、表中のバイト数は+1されます。ま た、srcが間接命令アドレッシングのとき、表中のサイクル数は+2されます。

**INDEXB INDEXB** 

(1) INDEXB.size src



- 直接のとき、コードの先頭に01101111が付きます。
- \*2 g4~g0ビットでsrcのオペランドを指定します。


src	レジス	[An]	dsp:8[]	dsp:16[]	dsp:24[]	dsp:16	dsp:24
	タ						
バイト数/サイクル数	2/1	2/2	3/2	4/2	5/2	4/2	5/2

- \*3 直後の命令のサイクル数は+4されます。なお、直後の命令がEXTS、EXTZ命令の場合、サイクル数は +5されます。
- \*4 srcが間接命令アドレッシングまたはバンク1レジスタ直接のとき、表中のバイト数は+1されます。ま た、srcが間接命令アドレッシングのとき、表中のサイクル数は+2されます。

INT

(1) INT

#IMM:8



#IMM:8

【バイト数/サイクル数】

バイト数/サイクル数 2 / 11

INTO

**(1) INTO** 

b7							b0
1	0	1	0	1	1	1	1

# 【バイト数/サイクル数】

バイト数/サイクル数 1 / 1(12)\*1

\*1 0フラグが "1" のとき 12クロックになります。

J*Cnd* J*Cnd* 

(1) JCnd

label

D/							DU
сЗ	c2	c1	c0	0	0	1	1

label⊐− ⊧ dsp:8

## 【バイト数/サイクル数】

バイト数/サイクル数 2 / 1(3)\*2

<sup>\*1</sup> c3~c0ビットで Cndを指定します。詳細は「4.2.3 条件の指定 」を参照してください。

<sup>\*2</sup> labelに分岐したとき、サイクル数は3になります。

**JMP JMP** 

# (1) JMP.S

label

b7							b0
1	q2	q1	q0	0	1	1	1

\*1 q2~q0ビットでdsp3を指定します。詳細は「4.2.2 オペランドの指定」の「(7)プログラムカウンタ相 対・ショート形式」を参照してください。


# 【バイト数/サイクル数】

1/1 バイト数/サイクル数

**JMP JMP** 

(2) JMP.B

label



labelコード

dsp:8

【バイト数/サイクル数】

2/3 バイト数/サイクル数

**JMP JMP** 

(3) JMP.W

label

b7							b0
1	0	1	0	1	0	1	1

labelコード dsp:16


【バイト数/サイクル数】

バイト数/サイクル数 3/3

**JMP JMP** 

(4) JMP.A

label



labelコード dsp:24

【バイト数/サイクル数】

バイト数/サイクル数 4/3

**JMPI JMPI** 

# (1) JMPI.W

src

<u>srcコ</u>ード b7 b0 b7 b0 b7 b0 dsp:8 0111 1111 1 0 1 0 0 dsp:16 0 0 1 0 g4 g3 g2 g1 g0 dsp:24

- \*1 srcが間接命令アドレッシングまたはバンク1レジスタ直接の とき、コードの先頭に01101111が付きます。
- \*2 g4~g0ビットでsrcのオペランドを指定します。

### 【バイト数/サイクル数】

src	レジスタ	[An]	dsp:8[]	dsp:16[]	dsp:24[]	dsp:16	dsp:24
バイト数/サイクル数	3/6	3/7	4/7	5/7	6/7	5/7	6/7

\*3 srcが間接命令アドレッシングまたはバンク1レジスタ直接のとき、表中のバイト数は+1されます。ま た、srcが間接命令アドレッシングのとき、表中のサイクル数は+2されます。

**JMPI JMPI** 

(2) JMPI.L

src

b7	b0	b7							b0	b7							b0	
0111	1111	1	0	1	0	0	1	1	0	0	0	0	g4	g3	g2	g1	g0	

srcコード dsp:8 dsp:16 dsp:24

- \*1 srcが間接命令アドレッシングまたはバンク1レジスタ直接の とき、コードの先頭に01101111が付きます。
- \*2 g4~g0ビットでsrcのオペランドを指定します。

## 【バイト数/サイクル数】


src	レジスタ	[An]	dsp:8[]	dsp:16[]	dsp:24[]	dsp:16	dsp:24
バイト数/サイクル数	3/6	3/7	4/7	5/7	6/7	5/7	6/7

\*3 srcが間接命令アドレッシングまたはバンク1レジスタ直接のとき、表中のバイト数は+1されます。ま た、srcが間接命令アドレッシングのとき、表中のサイクル数は+2されます。

**JSR JSR** 

(1) JSR.W

label



labelコード dsp:16


【バイト数/サイクル数】

バイト数/サイクル数 3/3

**JSR JSR** 

(2) JSR.A

label



labelコード dsp:24

【バイト数/サイクル数】

バイト数/サイクル数 4/3

**JSRI JSRI** 

(1) JSRI.W src

b7	b0	b7							b0	b7							b0	/	d	sp:
0111	1111	1	0	1	0	0	1	0	1	1	0	0	g4	g3	g2	g1	g0			dsp
													1					\		C

srcコード dsp:24


- \*1 srcが間接命令アドレッシングまたはバンク1レジスタ直接の とき、コードの先頭に01101111が付きます。
- \*2 g4~g0ビットでsrcのオペランドを指定します。

src	レジスタ	[An]	dsp:8[]	dsp:16[]	dsp:24[]	dsp:16	dsp:24
バイト数/サイクル数	3/6	3/7	4/7	5/7	6/7	5/7	6/7

<sup>\*3</sup> srcが間接命令アドレッシングまたはバンク1レジスタ直接のとき、表中のバイト数は+1されます。ま た、srcが間接命令アドレッシングのとき、表中のサイクル数は+2されます。

**JSRI JSRI** 

(2) JSRI.L src



- \*1 srcが間接命令アドレッシングまたはバンク1レジスタ直接の とき、コードの先頭に01101111が付きます。
- \*2 g4~g0ビットでsrcのオペランドを指定します。

### 【バイト数/サイクル数】

src	レジスタ	[An]	dsp:8[]	dsp:16[]	dsp:24[]	dsp:16	dsp:24
バイト数/サイクル数	3/6	3/7	4/7	5/7	6/7	5/7	6/7

\*3 srcが間接命令アドレッシングまたはバンク1レジスタ直接のとき、表中のバイト数は+1されます。ま た、srcが間接命令アドレッシングのとき、表中のサイクル数は+2されます。

**LDC LDC** 

srcコード

#IMM:32

#IMM:8 #IMM:16

dsp:8

dsp:16

(1) LDC src,dest

b7 b0 b7 b0 b7 b0 0011 1111 1 1 0 1 | 0 |w1|w0|q2|q1|q0|g4|g3|g2|g1|g0

- \*1 srcが間接命令アドレッシングまたはバンク1レジスタ直接の とき、コードの先頭に01101111が付きます。
- \*2 g4~g0ビットでsrcのオペランドを指定します。
- dsp:24 \*3 q2~q0 ビットで dest の専用レジスタを指定します。詳細は 「4.2.2 オペランドの指定」の「(5) 専用レジスタ直接(CPU)」を参照してください。

## 【バイト数/サイクル数】

src	レジス	#IMME	#IMME	#IMM:3	[An]	dsp:8[]	dsp:16[]	dsp:24[]	dsp:16	dsp:24
	タ	X:8	X:16	2						
バイト数/サイクル数	3/3	4/3	5/3	7/3	3/4	4/4	5/4	6/4	5/4	6/4

\*4 srcが間接命令アドレッシングまたはバンク1レジスタ直接のとき、表中のバイト数は+1されます。ま た、srcが間接命令アドレッシングのとき、表中のサイクル数は+2されます。

LDC LDC

(2) LDC #IMM,dest

#IMM:8 b7 b0 b7 b0 b7 b0 #IMM:8 #IMM:16 0011 1111 1 0 0 1 1 w1 w0 0 0 0 0 0 0 1 0 #IMM:32

\*1 #IMM:8で destのレジスタを指定します。詳細は「4.2.2 オペランドの指定」の「(6) 専用レジスタ直接(DMAC,VCT)」を参照してください。

#### 【バイト数/サイクル数】

src	#IMM:8	#IMM:16	#IMM:32
バイト数/サイクル数	5/3	6/3	8/3

LDC LDC

(3) LDC src,dest

| b7 | b0 b7 | b0 b7 | b0 | control | contro

- \*1 srcが間接命令アドレッシングまたはバンク1レジスタ直接のとき、コードの先頭に01101111が付きます。
- \*2 g4~g0ビットでsrcのオペランドを指定します。
- \*3 #IMM:8でdestのレジスタを指定します。詳細は「4.2.2 オペランドの指定」の「(6) 専用レジスタ直接 (DMAC,VCT)」を参照してください。

### 【バイト数/サイクル数】

src	レジスタ	[An]	dsp:8[]	dsp:16[]	dsp:24[]	dsp:16	dsp:24
バイト数/サイクル数	4/3	4/3	5/3	6/3	7/3	6/3	7/3

\*4 srcが間接命令アドレッシングまたはバンク1レジスタ直接のとき、表中のバイト数は+1されます。また、srcが間接命令アドレッシングのとき、表中のサイクル数は+2されます。

LDCTX

(1) LDCTX abs:16,dsp:24

b7 b0 b7 b0 b7 b0 b7 b0 abs:16 dsp:24

### 【バイト数/サイクル数】

| バイト数/サイクル数 | 8 / 10+m\*1

\*1 mは転送するレジスタの数です。

**LDIPL LDIPL** 

(1) LDIPL

**#IMM:3** 

b7							b0	b7							b0
0	1	0	0	0	1	0	1	q2	q1	q0	0	1	0	0	0

<sup>\*1</sup> q2~q0の3ビットで#IMM:3を指定します。

## 【バイト数/サイクル数】

バイト数/サイクル数 2/2

**MAX MAX** 

(1) MAX.size

#IMM(EX),dest

( - / -		(=>1),0.001	dest⊐− ド
b7	b0 b7	b0 b7	b0 / dsp:8 \ #IMM:8
011	1 1111 0 1	0 1 g4 g3 w1 w0 g2 g1 g0 0 1	1 h2 0 0 dsp:16 #IMM:16
*1	dootが即控ぐ	今今アドールミハガキたけバック11.3	* スタロー

- 1 destが間接命令アドレッシングまたはバンク1レジスタ直接の とき、コードの先頭に01011111が付きます。
- \*2 g4~g0ビットでdestのオペランドを指定します。
- \*3 h2ビットでsrcのオペランドを指定します。"0" のとき#IMMEX、"1" のとき#IMMです。

src \ dest	レジスタ	[An]	dsp:8[]	dsp:16[]	dsp:24[]	dsp:16	dsp:24
#IMM(EX):8	4/2	4/3	5/3	6/3	7/3	6/3	7/3
#IMM(EX):16	5/2	5/3	6/3	7/3	8/3	7/3	8/3
#IMM:32	7/2	7/3	8/3	9/3	10/3	9/3	10/3

<sup>\*4</sup> destが間接命令アドレッシングまたはバンク1レジスタ直接のとき、表中のバイト数は+1されます。ま た、destが間接命令アドレッシングのとき、表中のサイクル数は+2されます。

**MAX** MAX

(2) MAX.size src,dest

destユード <u>srcコ</u>ード b7 b0 b7 b0 b7 b0 dsp:8 dsp:8 dsp:16 dsp:16 0111 1111 0 1 |g4|g3|w1|w0|g2|g1|g0|h4|h3|h2|h1|h0 dsp:24 dsp:24

間接命令アドレッシングまたはバンク1レジスタ直接のとき、 次の数字がコードの先頭に付きます。

srcが間接命令アドレッシングまたはバンク1レジスタ直接のとき、01101111 destが間接命令アドレッシングまたはバンク1レジスタ直接のとき、01011111 srcとdestの両方が間接命令アドレッシングまたはバンク1レジスタ直接のとき、01001111

\*2 g4~g0ビットでdestのオペランドを、h4~h0ビットでsrcのオペランドを指定します。

### 【バイト数/サイクル数】

src \ dest	レジスタ	[An]	dsp:8[]	dsp:16[]	dsp:24[]	dsp:16	dsp:24
レジスタ	3/2	3/3	4/3	5/3	6/3	5/3	6/3
[An]	3/3	3/4	4 / 4	5/4	6/4	5/4	6/4
dsp:8[]	4/3	4 / 4	5/4	6/4	7 / 4	6 / 4	7 / 4
dsp:16[]	5/3	5/4	6/4	7 / 4	8/4	7 / 4	8/4
dsp:24[]	6/3	6/4	7 / 4	8/4	9/4	8 / 4	9/4
dsp:16	5/3	5/4	6/4	7 / 4	8/4	7 / 4	8/4
dsp:24	6/3	6/4	7 / 4	8 / 4	9/4	8/4	9/4

\*3 srcまたはdestの一方または両方が間接命令アドレッシングまたはバンク1レジスタ直接のとき、表中 のバイト数は+1 されます。また、src または dest が間接命令アドレッシングのとき表中のサイクル数 は+2され、両方が間接命令アドレッシングのとき表中のサイクル数は+4されます。

#IMM:8 #IMM:16 #IMM:32

MIN

# (1) MIN.size #IMM(EX),dest

`	,		_					`		,, -										C	dest⊐-	・ド
	b7	b0	b7							b0	b7							b0	/	ds	sp:8	
	0111	1111	0	1	0	0	g4	g3	w1	w0	g2	g1	g0	0	1	h2	0	0			dsp:16	
																1 1			١ ١		don:24	1

\*1 destが間接命令アドレッシングまたはバンク1レジスタ直接の \ し とき、コードの先頭に01011111が付きます。

- \*2 g4~g0ビットでdestのオペランドを指定します。
- \*3 h2ビットでsrcのオペランドを指定します。"0"のとき#IMMEX、"1"のとき#IMMです。

#### 【バイト数/サイクル数】

src \ dest	レジスタ	[An]	dsp:8[]	dsp:16[]	dsp:24[]	dsp:16	dsp:24
#IMM(EX):8	4/2	4/3	5/3	6/3	7/3	6/3	7/3
#IMM(EX):16	5/2	5/3	6/3	7/3	8/3	7/3	8/3
#IMM:32	7/2	7/3	8/3	9/3	10/3	9/3	10/3


\*4 destが間接命令アドレッシングまたはバンク1レジスタ直接のとき、表中のバイト数は+1されます。また、destが間接命令アドレッシングのとき、表中のサイクル数は+2されます。

MIN

# (2) MIN.size

src,dest

b7	b0	b7							b0	b7							b0
0111	1111	0	1	0	0	g4	g3	w1	w0	g2	g1	g0	h4	h3	h2	h1	h0



\*1 間接命令アドレッシングまたはバンク 1 レジスタ直接のとき、 次の数字がコードの先頭に付きます。

srcが間接命令アドレッシングまたはバンク1レジスタ直接のとき、01101111 destが間接命令アドレッシングまたはバンク1レジスタ直接のとき、01011111 srcとdestの両方が間接命令アドレッシングまたはバンク1レジスタ直接のとき、01001111

\*2 q4~q0ビットでdestのオペランドを、h4~h0ビットでsrcのオペランドを指定します。

## 【バイト数/サイクル数】


src \ dest	レジスタ	[An]	dsp:8[]	dsp:16[]	dsp:24[]	dsp:16	dsp:24
レジスタ	3/2	3/3	4/3	5/3	6/3	5/3	6/3
[An]	3/3	3/4	4 / 4	5/4	6/4	5/4	6/4
dsp:8[]	4/3	4 / 4	5/4	6/4	7 / 4	6 / 4	7 / 4
dsp:16[]	5/3	5/4	6/4	7 / 4	8/4	7 / 4	8/4
dsp:24[]	6/3	6/4	7 / 4	8/4	9/4	8 / 4	9/4
dsp:16	5/3	5/4	6/4	7 / 4	8 / 4	7 / 4	8/4
dsp:24	6/3	6/4	7 / 4	8 / 4	9/4	8 / 4	9/4

\*3 srcまたはdestの一方または両方が間接命令アドレッシングまたはバンク1レジスタ直接のとき、表中のバイト数は+1されます。また、srcまたはdestが間接命令アドレッシングのとき表中のサイクル数は+2され、両方が間接命令アドレッシングのとき表中のサイクル数は+4されます。

MOV

# (1) MOV.size:G #IMM(EX),dest

b7							b0	٠.							b0	_
1	0	1	1	g4	g3	w1	w0	g2	g1	g0	0	1	h2	0	0	



- \*1 destが間接命令アドレッシングまたはバンク1レジスタ直接のとき、コードの先頭に01011111が付きます。
- \*2 g4~g0ビットでdestのオペランドを指定します。
- \*3 h2ビットでsrcのオペランドを指定します。"0"のとき#IMMEX、"1"のとき#IMMです。

#### 【バイト数/サイクル数】


src \ dest	レジスタ	[An]	dsp:8[]	dsp:16[]	dsp:24[]	dsp:16	dsp:24
#IMM(EX):8	3 / 1	3/2	4/2	5/2	6/2	5/2	6/2
#IMM(EX):16	4 / 1	4/2	5/2	6/2	7/2	6/2	7/2
#IMM:32	6/1	6/2	7/2	8/2	9/2	8/2	9/2

<sup>\*4</sup> destが間接命令アドレッシングまたはバンク1レジスタ直接のとき、表中のバイト数は+1されます。また、destが間接命令アドレッシングのとき、表中のサイクル数は+2されます。

MOV

# (2) MOV.size:G src,dest

b	7							b0	b7							b0
	1	0	1	1	g4	g3	w1	w0	g2	g1	g0	h4	h3	h2	h1	h0



\*1 間接命令アドレッシングまたはバンク1レジスタ直接のとき、次の数字がコードの先頭に付きます。

srcが間接命令アドレッシングまたはバンク1レジスタ直接のとき、01101111 destが間接命令アドレッシングまたはバンク1レジスタ直接のとき、01011111 srcとdestの両方が間接命令アドレッシングまたはバンク1レジスタ直接のとき、01001111

\*2 g4~g0ビットでdestのオペランドを、h4~h0ビットでsrcのオペランドを指定します。

### 【バイト数/サイクル数】

src \ dest	レジスタ	[An]	dsp:8[]	dsp:16[]	dsp:24[]	dsp:16	dsp:24
レジスタ	2/1	2/1	3/1	4 / 1	5/1	4/1	5/1
[An]	2/1	2/2	3/2	4/2	5/2	4/2	5/2
dsp:8[]	3/1	3/2	4/2	5/2	6/2	5/2	6/2
dsp:16[]	4 / 1	4/2	5/2	6/2	7/2	6/2	7/2
dsp:24[]	5/1	5/2	6/2	7/2	8/2	7/2	8/2
dsp:16	4 / 1	4/2	5/2	6/2	7/2	6/2	7/2
dsp:24	5/1	5/2	6/2	7/2	8/2	7/2	8/2

\*3 srcまたはdestの一方または両方が間接命令アドレッシングまたはバンク1レジスタ直接のとき、表中のバイト数は+1されます。また、srcまたはdestが間接命令アドレッシングのとき表中のサイクル数は+2され、両方が間接命令アドレッシングのとき表中のサイクル数は+4されます。

dsp:8

MOV MOV

(3) MOV.size:G src,dsp:8[SP]

<u>srcコ</u>ード b7 b0 b7 b0 b7 b0 dsp:8 0011 1111 1 1 w1 w0 1 dsp:16 0 0 0 0 0 g4|g3|g2|g1|g0 dsp:8 dsp:24

- \*1 srcが間接命令アドレッシングまたはバンク1レジスタ直接の とき、コードの先頭に01101111が付きます。
- \*2 g4~g0ビットでsrcのオペランドを指定します。


### 【バイト数/サイクル数】

src	レジスタ	[An]	dsp:8[]	dsp:16[]	dsp:24[]	dsp:16	dsp:24
バイト数/サイクル数	4/2	4/3	5/3	6/3	7/3	6/3	7/3

\*3 srcが間接命令アドレッシングまたはバンク1レジスタ直接のとき、表中のバイト数は+1されます。ま た、srcが間接命令アドレッシングのとき、表中のサイクル数は+2されます。

MOV MOV

(4) MOV.size:G dsp:8[SP],dest



- destがバンク1レジスタ直接のとき、コードの先頭に01101111 が付きます。
- \*2 g4~g0ビットでdestのオペランドを指定します。

### 【バイト数/サイクル数】

dest	レジスタ	[An]	dsp:8[]	dsp:16[]	dsp:24[]	dsp:16	dsp:24
バイト数/サイクル数	4 / 4	4 / 4	5 / 4	6 / 4	7 / 4	6/4	7 / 4

\*3 destがバンク1レジスタ直接のとき、表中のバイト数は+1されます。

MOV MOV

(5) MOV.size:Q #IMM:4,dest

b7 b0 b7 b0 1 1 q3 |w1 |w0 | q2 | q1 | q0 | g4 | g3 | g2 | g1 | g0

- destコード dsp:8 dsp:16 dsp:24
- \*1 dest が間接命令アドレッシングまたはバンク 1 レジスタ直 接のとき、コードの先頭に01101111が付きます。
- \*2 q3~q0の4ビットで#IMM:4を、g4~g0ビットでdestのオペランドを指定します。

#### 【バイト数/サイクル数】


	dest	レジスタ	[An]	dsp:8[]	dsp:16[]	dsp:24[]	dsp:16	dsp:24	
バイト数/サイクル数		2/1	2/1	3 / 1	4 / 1	5/1	4 / 1	5 / 1	

\*3 destが間接命令アドレッシングまたはバンク1レジスタ直接のとき、表中のバイト数は+1されます。ま た、destが間接命令アドレッシングのとき、表中のサイクル数は+2されます。

MOV MOV

(6) MOV.size:S #IMM,dest

b7 b0 0 0 | s1 | s0 | w1 | w0



- \*1 dest が間接命令アドレッシングまたはバンク 1 レジスタ直 接のとき、コードの先頭に01101111が付きます。
- \*2 s1~s0ビットでdestのオペランドを指定します。

## 【バイト数/サイクル数】

src \ dest	レジスタ	dsp:8[]	dsp:16
#IMM:8	2/1	3/2	4/2
#IMM:16	3 / 1	4/2	5/2
#IMM:32	5 / 1	6/2	7/2

\*3 destが間接命令アドレッシングまたはバンク1レジスタ直接のとき、表中のバイト数は+1されます。ま た、destが間接命令アドレッシングのとき、表中のサイクル数は+2されます。

MOV MOV

#### (7) MOV.size:S R0L/R0/R2R0,dest

- \*1 destが間接命令アドレッシングのとき、コードの先頭に01101111が付きます。
- \*2 s1~s0ビットでdestのオペランドを指定します。

### 【バイト数/サイクル数】


dest	dsp:8[]	dsp:16			
バイト数/サイクル数	2/1	3 / 1			

\*3 destが間接命令アドレッシングのとき、表中のバイト数は+1、サイクル数は+2されます。

MOV MOV

(8) MOV.size:S src,R0L/R0/R2R0

b7											
0	1	0	1	s1	s0	w1	w0				



- \*1 src が間接命令アドレッシングまたはバンク1レジスタ直接 のとき、コードの先頭に01101111が付きます。
- \*2 s1~s0ビットでsrcのオペランドを指定します。

## 【バイト数/サイクル数】

src	レジスタ	dsp:8[]	dsp:16
バイト数/サイクル数	1/1	2/1	3 / 1

\*3 srcが間接命令アドレッシングまたはバンク1レジスタ直接のとき、表中のバイト数は+1されます。ま た、srcが間接命令アドレッシングのとき、表中のサイクル数は+2されます。

MOV MOV

(9) MOV.L:S src,A0

b7							b0
0	1	0	0	s1	s0	1	0

<u>srcコー</u>ド dsp:8 dsp:16

- \*1 src が間接命令アドレッシングのとき、コードの先頭に 01101111が付きます。
- \*2 s1~s0ビットでsrcのオペランドを指定します。


## 【バイト数/サイクル数】

src	dsp:8[]	dsp:16
バイト数/サイクル数	2/1	3 / 1

\*3 srcが間接命令アドレッシングのとき、表中のバイト数は+1、サイクル数は+2されます。

MOV MOV

(10)MOV.size:Z #0,dest





- \*1 dest が間接命令アドレッシングまたはバンク 1 レジスタ直 接のとき、コードの先頭に01101111が付きます。
- \*2 s1~s0ビットでdestのオペランドを指定します。

#### 【バイト数/サイクル数】

dest	レジスタ	dsp:8[]	dsp:16		
バイト数/サイクル数	1/1	2/1	3/1		

\*3 destが間接命令アドレッシングまたはバンク1レジスタ直接のとき、表中のバイト数は+1されます。ま た、destが間接命令アドレッシングのとき、表中のサイクル数は+2されます。

**MOVA MOVA** 

# (1) MOVA

src,dest

b7							b0	b7							b0
0	1	0	0	1	0	0	1	q2	q1	q0	g4	g3	g2	g1	g0



- \*1 dest がバンク 1 レジスタ直接のとき、コードの先頭に 01011111が付きます。
- \*2 g4~g0ビットでsrcのオペランドを、q2~q0ビットでdestのレジスタを指定します。
- \*3 演算長はロングワード固定です。

## 【バイト数/サイクル数】

src	[An]	dsp:8[]	dsp:16[]	dsp:24[]	dsp:16	dsp:24
バイト数/サイクル数	2/1	3 / 1	4 / 1	5 / 1	4 / 1	5/1

\*4 destがバンク1レジスタ直接のとき、表中のバイト数は+1されます。

**MOV** *Dir* MOV Dir

(1) MOVDir

src,R0L

(.,		•••				J. U	,	_											srcコード
b7	b0	b7							b0	b7							b0	/	dsp:8
0111	1111	1	d1	0	0	0	1	0	0	d0	0	0	g4	g3	g2	g1	g0		dsp:16
*4 ore が即接合金スピー w ここ がまたけ パンク4 L ご フ ク 支持の											\	dsp:24							

- \*1 srcが間接命令アドレッシングまたはバンク1レジスタ直接の とき、コードの先頭に01101111が付きます。
- \*2 g4~g0ビットでsrcのオペランドを指定します。
- \*3 d1~d0ビットで動作(Dir)を指定します。

d1	d0	Dir
0	0	LL
0	1	LH
1	0	HL
1	1	HH

# 【バイト数/サイクル数】

src	レジスタ	[An]	dsp:8[]	dsp:16[]	dsp:24[]	dsp:16	dsp:24
バイト数/サイクル数	3/3	3/4	4 / 4	5/4	6/4	5/4	6/4

\*4 srcが間接命令アドレッシングまたはバンク1レジスタ直接のとき、表中のバイト数は+1されます。ま た、srcが間接命令アドレッシングのとき、表中のサイクル数は+2されます。

dest⊐ – ド

**MOV** Dir MOV*Dir* 

#### (2) MOVDir R0L,dest

b7	b0	b7							b0	b7							b0	dsp:8
0111	1111	1	d1	0	1	0	1	0	0	d0	0	0	g4	g3	g2	g1	g0	dsp:16
<u> </u>			11 4		<u> </u>		_								<b>~</b> _			dsp:24

- \*1 dest が間接命令アドレッシングまたはバンク 1 レジスタ直接 のとき、コードの先頭に01101111が付きます。
- \*2 g4~g0ビットでdestのオペランドを指定します。
- \*3 d1~d0ビットで動作(Dir)を指定します。

d1	d0	Dir
0	0	LL
0	1	LH
1	0	HL
1	1	HH

## 【バイト数/サイクル数】


dest	レジスタ	[An]	dsp:8[]	dsp:16[]	dsp:24[]	dsp:16	dsp:24
バイト数/サイクル数	3/3	3/3	4/3	5/3	6/3	5/3	6/3

\*4 destが間接命令アドレッシングまたはバンク1レジスタ直接のとき、表中のバイト数は+1されます。ま た、destが間接命令アドレッシングのとき、表中のサイクル数は+2されます。

**MUL MUL** 

#### (1) MUL.size #IMM(EX),dest

b7	b0	b7							b0	b7							b0	
0011	1111	0	1	0	0	g4	g3	w1	w0	g2	g1	g0	0	1	h2	0	0	



- \*1 destが間接命令アドレッシングまたはバンク1レジスタ直接の とき、コードの先頭に01011111が付きます。
- \*2 g4~g0ビットでdestのオペランドを指定します。
- \*3 h2 ビットでsrcのオペランドを指定します。"0" のとき#IMMEX、"1" のとき#IMM です。

### 【バイト数/サイクル数】

src \ dest	レジスタ	[An]	dsp:8[]	dsp:16[]	dsp:24[]	dsp:16	dsp:24
#IMM(EX):8	4/2	4/3	5/3	6/3	7/3	6/3	7/3
#IMM(EX):16	5/2	5/3	6/3	7/3	8/3	7/3	8/3
#IMM:32	7/2	7/3	8/3	9/3	10/3	9/3	10/3

\*4 destが間接命令アドレッシングまたはバンク1レジスタ直接のとき、表中のバイト数は+1されます。ま た、destが間接命令アドレッシングのとき、表中のサイクル数は+2されます。

MUL

(2) MUL.size src,dest

b7 b0 b7 b0 b7 b0 b7 b0 dsp:3 dsp:3 dsp:16 dsp:24

\*1 間接命令アドレッシングまたはバンク1レジスタ直接のとき、 次の数字がコードの先頭に付きます。

srcが間接命令アドレッシングまたはバンク1レジスタ直接のとき、01101111 destが間接命令アドレッシングまたはバンク1レジスタ直接のとき、01011111 srcとdestの両方が間接命令アドレッシングまたはバンク1レジスタ直接のとき、01001111

\*2 g4~g0ビットでdestのオペランドを、h4~h0ビットでsrcのオペランドを指定します。

### 【バイト数/サイクル数】

src \ dest	レジスタ	[An]	dsp:8[]	dsp:16[]	dsp:24[]	dsp:16	dsp:24
レジスタ	3/2	3/3	4/3	5/3	6/3	5/3	6/3
[An]	3/3	3/4	4 / 4	5/4	6/4	5/4	6/4
dsp:8[]	4/3	4 / 4	5/4	6/4	7 / 4	6 / 4	7 / 4
dsp:16[]	5/3	5/4	6/4	7 / 4	8/4	7 / 4	8/4
dsp:24[]	6/3	6/4	7 / 4	8/4	9/4	8 / 4	9/4
dsp:16	5/3	5/4	6/4	7 / 4	8/4	7 / 4	8/4
dsp:24	6/3	6/4	7 / 4	8/4	9/4	8 / 4	9/4

\*3 srcまたはdestの一方または両方が間接命令アドレッシングまたはバンク1レジスタ直接のとき、表中のバイト数は+1されます。また、srcまたはdestが間接命令アドレッシングのとき表中のサイクル数は+2され、両方が間接命令アドレッシングのとき表中のサイクル数は+4されます。

MULF

(1) MULF #IMM(EX),dest

b7 b0 b7 b0 b7 b0 b7 b0 dsp:8

0111 1111 1 1 0 0 g4 g3 w1 w0 g2 g1 g0 0 1 h2 0 0 dsp:16

\*\*A docate\*\*| First | Compared to the compared to the

- \*1 destが間接命令アドレッシングまたはバンク1レジスタ直接のとき、コードの先頭に01011111が付きます。
- \*2 g4~g0ビットでdestのオペランドを指定します。
- \*3 h2ビットでsrcのオペランドを指定します。"0"のとき#IMMEX、"1"のとき#IMMです。

### 【バイト数/サイクル数】

src \ dest	レジスタ	[An]	dsp:8[]	dsp:16[]	dsp:24[]	dsp:16	dsp:24
#IMMEX:8	4/3	4 / 4	5/4	6/4	7 / 4	6/4	7 / 4
#IMMEX:16	5/3	5/4	6 / 4	7 / 4	8 / 4	7 / 4	8 / 4
#IMM:32	7/3	7 / 4	8 / 4	9/4	10 / 4	9/4	10 / 4

\*4 destが間接命令アドレッシングまたはバンク1レジスタ直接のとき、表中のバイト数は+1されます。また、destが間接命令アドレッシングのとき、表中のサイクル数は+2されます。

MULF

(2) MULF src,dest

 $\begin{pmatrix} src \sqsupset - F \\ dsp:8 \\ dsp:16 \\ dsp:24 \end{pmatrix} \begin{pmatrix} dest \lnot - F \\ dsp:8 \\ dsp:16 \\ dsp:24 \end{pmatrix}$ 

\*1 間接命令アドレッシングまたはバンク1レジスタ直接のとき、 次の数字がコードの先頭に付きます。

srcが間接命令アドレッシングまたはバンク1レジスタ直接のとき、01101111 destが間接命令アドレッシングまたはバンク1レジスタ直接のとき、01011111 srcとdestの両方が間接命令アドレッシングまたはバンク1レジスタ直接のとき、01001111

\*2 g4~g0ビットでdestのオペランドを、h4~h0ビットでsrcのオペランドを指定します。

# 【バイト数/サイクル数】

src \ dest	レジスタ	[An]	dsp:8[]	dsp:16[]	dsp:24[]	dsp:16	dsp:24
レジスタ	3/3	3/4	4 / 4	5/4	6/4	5/4	6/4
[An]	3/4	3/5	4/5	5/5	6/5	5/5	6/5
dsp:8[]	4 / 4	4/5	5/5	6/5	7/5	6/5	7/5
dsp:16[]	5/4	5/5	6/5	7/5	8/5	7/5	8/5
dsp:24[]	6/4	6/5	7/5	8/5	9/5	8/5	9/5
dsp:16	5/4	5/5	6/5	7/5	8/5	7/5	8/5
dsp:24	6/4	6/5	7/5	8/5	9/5	8/5	9/5

\*3 srcまたはdestの一方または両方が間接命令アドレッシングまたはバンク1レジスタ直接のとき、表中のバイト数は+1されます。また、srcまたはdestが間接命令アドレッシングのとき表中のサイクル数は+2され、両方が間接命令アドレッシングのとき表中のサイクル数は+4されます。

MULU

# (1) MULU.size #IMM(EX),dest

b7	b0	~.							b0	~.							b0	_
0011	1111	0	1	0	1	g4	g3	w1	w0	g2	g1	g0	0	1	h2	0	0	



- \*1 destが間接命令アドレッシングまたはバンク1レジスタ直接のとき、コードの先頭に01011111が付きます。
- \*2 g4~g0ビットでdestのオペランドを指定します。
- \*3 h2 ビットでsrcのオペランドを指定します。"0" のとき#IMMEX、"1" のとき#IMM です。

src \ dest	レジスタ	[An]	dsp:8[]	dsp:16[]	dsp:24[]	dsp:16	dsp:24
#IMM(EX):8	4/2	4/3	5/3	6/3	7/3	6/3	7/3
#IMM(EX):16	5/2	5/3	6/3	7/3	8/3	7/3	8/3
#IMM:32	7/2	7/3	8/3	9/3	10/3	9/3	10/3

<sup>\*4</sup> destが間接命令アドレッシングまたはバンク1レジスタ直接のとき、表中のバイト数は+1されます。また、destが間接命令アドレッシングのとき、表中のサイクル数は+2されます。

**MULU** MULU

#### (2) MULU.size src,dest

<u>srcコ</u>ード destコード b7 b0 b7 b0 b7 b0 dsp:8 dsp:8 dsp:16 dsp:16 0011 1111 0 1 |g4|g3|w1|w0|g2|g1|g0|h4|h3|h2|h1|h0 dsp:24 dsp:24

間接命令アドレッシングまたはバンク1レジスタ直接のとき、 次の数字がコードの先頭に付きます。

srcが間接命令アドレッシングまたはバンク1レジスタ直接のとき、01101111 destが間接命令アドレッシングまたはバンク1レジスタ直接のとき、01011111 srcとdestの両方が間接命令アドレッシングまたはバンク1レジスタ直接のとき、01001111

\*2 g4~g0ビットでdestのオペランドを、h4~h0ビットでsrcのオペランドを指定します。

### 【バイト数/サイクル数】

src \ dest	レジスタ	[An]	dsp:8[]	dsp:16[]	dsp:24[]	dsp:16	dsp:24
レジスタ	3/2	3/3	4/3	5/3	6/3	5/3	6/3
[An]	3/3	3/4	4 / 4	5/4	6/4	5/4	6/4
dsp:8[]	4/3	4 / 4	5/4	6/4	7 / 4	6 / 4	7 / 4
dsp:16[]	5/3	5/4	6/4	7 / 4	8/4	7 / 4	8/4
dsp:24[]	6/3	6/4	7 / 4	8/4	9/4	8 / 4	9/4
dsp:16	5/3	5/4	6/4	7 / 4	8 / 4	7 / 4	8 / 4
dsp:24	6/3	6/4	7 / 4	8/4	9/4	8/4	9/4

\*3 srcまたはdestの一方または両方が間接命令アドレッシングまたはバンク1レジスタ直接のとき、表中 のバイト数は+1 されます。また、src または dest が間接命令アドレッシングのとき表中のサイクル数 は+2され、両方が間接命令アドレッシングのとき表中のサイクル数は+4されます。

srcコード

#IMM:32

#IMM:8 #IMM:16

dsp:8

dsp:16

dsp:24

**MULX** MULX

#### (1) MULX.size src,dest

h7 b0 b7 b0 b7 b0 0111 1111 0 1 0 1 0 |w1|w0|q2|q1|q0|g4|g3|g2|g1|g0

srcが間接命令アドレッシングまたはバンク1レジスタ直接の とき、または dest がバンク 1 レジスタ直接のとき、次の数字 がコードの先頭に付きます。

srcが間接命令アドレッシングまたはバンク1レジスタ直接 のとき、01101111

destがバンク1レジスタ直接のとき、01011111

srcが間接命令アドレッシングまたはバンク1レジスタ直接で、destがバンク1レジスタ直接のとき、 01001111

\*2 g4~g0ビットでsrcのオペランドを、q2~q0ビットでdestのレジスタを指定します。

### 【バイト数/サイクル数】

src	レジス	#IMM(	#IMM(	#IMM:3	[An]	dsp:8[]	dsp:16[]	dsp:24[]	dsp:16	dsp:24
	タ	EX):8	EX):16	2						
バイト数/サイクル数	3/3	4/3	5/3	7/3	3/4	4 / 4	5/4	6/4	5/4	6/4

\*3 src が間接命令アドレッシングまたはバンク1レジスタ直接のとき、または dest がバンク1レジスタ直 接のとき、表中のバイト数は+1されます。また、srcが間接命令アドレッシングまたはバンク1レジス タ直接で、destがバンク1レジスタ直接のとき、表中のバイト数は+1されます。また、srcが間接命令 アドレッシングのとき、表中のサイクル数は+2されます。

**NEG NEG** 

(1) NEG.size dest

destコード b7 b0 b7 b0 dsp:8 dsp:16 1 1 w1 w0 1 0 0 g4 g3 g2 g1 g0 dsp:24

\*1 destが間接命令アドレッシングまたはバンク1レジスタ 直接のとき、コードの先頭に01101111が付きます。

\*2 g4~g0ビットでdestのオペランドを指定します。

## 【バイト数/サイクル数】

dest	レジスタ	[An]	dsp:8[]	dsp:16[]	dsp:24[]	dsp:16	dsp:24
バイト数/サイクル数	2/1	2/2	3/2	4/2	5/2	4/2	5/2

\*3 destが間接命令アドレッシングまたはバンク1レジスタ直接のとき、表中のバイト数は+1されます。ま た、destが間接命令アドレッシングのとき、表中のサイクル数は+2されます。

NOP

# (1) NOP

b7							b0
1	0	0	1	1	1	1	1

# 【バイト数/サイクル数】

バイト数/サイクル数 1/1

NOT

(1) NOT.size

b7

1 0

dest

 b0
 b7
 b0

 1
 w1
 w0
 1
 0
 0
 g4
 g3
 g2
 g1
 g0



\*1 destが間接命令アドレッシングまたはバンク1レジスタ 直接のとき、コードの先頭に01101111が付きます。

\*2 g4~g0ビットでdestのオペランドを指定します。

# 【バイト数/サイクル数】


dest	レジスタ	[An]	dsp:8[]	dsp:16[]	dsp:24[]	dsp:16	dsp:24
バイト数/サイクル数	2/1	2/2	3/2	4/2	5/2	4/2	5/2

\*3 destが間接命令アドレッシングまたはバンク1レジスタ直接のとき、表中のバイト数は+1されます。また、destが間接命令アドレッシングのとき、表中のサイクル数は+2されます。

OR OR

(1) OR.size #IMM(EX),dest

b7							b0	b7							b0
1	1	0	1	g4	g3	w1	w0	g2	g1	g0	0	1	h2	0	0



- \*1 destが間接命令アドレッシングまたはバンク1レジスタ直接のとき、コードの先頭に01011111が付きます。
- \*2 g4~g0ビットでdestのオペランドを指定します。
- \*3 h2ビットでsrcのオペランドを指定します。"0"のとき#IMMEX、"1"のとき#IMMです。


#### 【バイト数/サイクル数】

src \ dest	レジスタ	[An]	dsp:8[]	dsp:16[]	dsp:24[]	dsp:16	dsp:24
#IMM(EX):8	3/1	3/2	4/2	5/2	6/2	5/2	6/2
#IMM(EX):16	4 / 1	4/2	5/2	6/2	7/2	6/2	7/2
#IMM:32	6/1	6/2	7/2	8/2	9/2	8/2	9/2

<sup>\*4</sup> destが間接命令アドレッシングまたはバンク1レジスタ直接のとき、表中のバイト数は+1されます。また、destが間接命令アドレッシングのとき、表中のサイクル数は+2されます。

OR OR

(2) OR.size src,dest



\*1 間接命令アドレッシングまたはバンク 1 レジスタ直接のとき、 次の数字がコードの先頭に付きます。

srcが間接命令アドレッシングまたはバンク1レジスタ直接のとき、01101111 destが間接命令アドレッシングまたはバンク1レジスタ直接のとき、01011111 srcとdestの両方が間接命令アドレッシングまたはバンク1レジスタ直接のとき、01001111

\*2 g4~g0ビットでdestのオペランドを、h4~h0ビットでsrcのオペランドを指定します。

### 【バイト数/サイクル数】

src \ dest	レジスタ	[An]	dsp:8[]	dsp:16[]	dsp:24[]	dsp:16	dsp:24
レジスタ	2/1	2/2	3/2	4/2	5/2	4/2	5/2
[An]	2/2	2/3	3/3	4/3	5/3	4/3	5/3
dsp:8[]	3/2	3/3	4/3	5/3	6/3	5/3	6/3
dsp:16[]	4/2	4/3	5/3	6/3	7/3	6/3	7/3
dsp:24[]	5/2	5/3	6/3	7/3	8/3	7/3	8/3
dsp:16	4/2	4/3	5/3	6/3	7/3	6/3	7/3
dsp:24	5/2	5/3	6/3	7/3	8/3	7/3	8/3

\*3 srcまたはdestの一方または両方が間接命令アドレッシングまたはバンク1レジスタ直接のとき、表中のバイト数は +1 されます。また、src または dest が間接命令アドレッシングのとき表中のサイクル数は+2 され、両方が間接命令アドレッシングのとき表中のサイクル数は+4 されます。

POP

# (1) POP.size dest



\*1 dest がバンク 1 レジスタ直接のとき、コードの先頭に 01101111が付きます。

\*2 g4~g0ビットでdestのオペランドを指定します。

### 【バイト数/サイクル数】

dest	レジスタ	[An]	dsp:8[]	dsp:16[]	dsp:24[]	dsp:16	dsp:24
バイト数/サイクル数	2/3	2/3	3/3	4/3	5/3	4/3	5/3

\*3 destがバンク1レジスタ直接のとき、表中のバイト数は+1されます。

POPC

(1) POPC

dest

 b7
 b0
 b7
 b0
 b0<

- \*1 q2~q0ビットでdestの専用レジスタを指定します。
- \*2 演算長はロングワード固定です。

# 【バイト数/サイクル数】

バイト数/サイクル数 2/4

POPM

(1) POPM

dest

b7 b0 0 1 1 SB\*1 1 0 1 1

#IMM:8

- \*1 SBレジスタを復帰するときは "1"、しないときは "0" になります。
- \*2 その他のレジスタは#IMM:8で指定します。

bit	7	6	5	4	3	2	1	0
レジスタ	A3	A2	A1	A0	R7R5	R6R4	R3R1	R2R0

\*3 destがバンク1レジスタ直接のとき、コードの先頭に01101111が付きます。

### 【バイト数/サイクル数】

バイト数/サイクル数 2 / n\*4

- \*4 nは復帰するレジスタの数です。
- \*5 destがバンク1レジスタ直接のとき、表中のバイト数は+1されます。

PUSH

(1) PUSH.size:G src

b7 b0 b7 b0 dsp:16

1 1 0 1 0 1 w1 w0 1 0 0 g4 g3 g2 g1 g0 dsp:16

dsp:24

- \*1 src が間接命令アドレッシングまたはバンク 1 レジスタ 直接のとき、コードの先頭に01101111 が付きます。
- \*2 g4~g0ビットでsrcのオペランドを指定します。

# 【バイト数/サイクル数】


src	レジスタ	[An]	dsp:8[]	dsp:16[]	dsp:24[]	dsp:16	dsp:24
バイト数/サイクル数	2/1	2/2	3/2	4/2	5/2	4/2	5/2

**PUSH PUSH** (2) PUSH.B:S **#IMM:8** b7 b0 #IMM:8 0 0 1 0 1 1 1 0 【バイト数/サイクル数】 バイト数/サイクル数 **PUSH PUSH** (3) PUSH.W:S #IMM:16 b0 b7 #IMM:16 1 1 0 0 0 1 0 1 【バイト数/サイクル数】 バイト数/サイクル数 3/1 **PUSH PUSH** (4) PUSH.L:S #IMM:32 b7 b0 #IMM:32 0 0 1 0 1 1 1 【バイト数/サイクル数】 5/1 バイト数/サイクル数 **PUSH PUSH** (5) PUSH.W:S #IMMEX:8 b7 #IMM:8 0 0 0 0 1 0 1 1 【バイト数/サイクル数】 バイト数/サイクル数 2/1

**PUSH PUSH** 

(6) PUSH.L:S

#IMMEX:8



#IMM:8


【バイト数/サイクル数】

バイト数/サイクル数

**PUSH PUSH** 

(7) PUSH.L:S

#IMMEX:16



#IMM:16

【バイト数/サイクル数】

バイト数/サイクル数 3/1

**PUSHA PUSHA** 

(1) PUSHA

src

b7							b0	b7							b0
0	1	0	0	1	1	0	1	0	0	0	g4	g3	g2	g1	g0
*1	g4	~g0	ビッ	<u>ر</u> ا ر	でsr	c Ø:	オペ	ラン	ノドる	を指	定し	ます	す。		



【バイト数/サイクル数】

src	dsp:8[]	dsp:16[]	dsp:24[]	dsp:16	dsp:24
バイト数/サイクル数	3 / 1	4 / 1	5 / 1	4 / 1	5 / 1

PUSHC PUSHC

# (1) PUSHC

b7

0 1

src

- \*1 q2~q0ビットでsrcの専用レジスタを指定します。
- \*2 演算長はロングワード固定です。

0 0

# 【バイト数/サイクル数】

0 0 1

バイト数/サイクル数 2/3

PUSHM

(1) PUSHM

src

D7							bu
0	1	0	SB*1	1	0	1	1

#IMM:8

- \*1 SBレジスタを退避するときは "1"、しないときは "0" になります。
- \*2 その他のレジスタは#IMM:8で指定します。

Ī	bit	7	6	5	4	3	2	1	0
	レジスタ	R2R0	R3R1	R6R4	R7R5	Α0	A1	A2	A3

\*3 srcがバンク1レジスタ直接のとき、コードの先頭に01101111が付きます。


# 【バイト数/サイクル数】

バイト数/サイクル数 2 / n\*4

- \*4 nは退避するレジスタの数です。
- \*5 srcがバンク1レジスタ直接のとき、表中のバイト数は+1されます。

REIT

# (1) REIT



# 【バイト数/サイクル数】

バイト数/サイクル数 1/6

RMPA RMPA

# (1) RMPA.size

b7							b0	~.							b0	
1	0	1	0	0	1	w1	w0	0	0	0	0	1	0	0	0	I


# 【バイト数/サイクル数】

バイト数/サイクル数 2 / 11+1.5m\*1

\*1 mは演算回数です。

ROLC

(1) ROLC.size dest



- \*1 dest が間接命令アドレッシングまたはバンク 1 レジスタ直接 のとき、コードの先頭に01101111 が付きます。
- \*2 g4~g0ビットでdestのオペランドを指定します。

#### 【バイト数/サイクル数】

dest	レジスタ	[An]	dsp:8[]	dsp:16[]	dsp:24[]	dsp:16	dsp:24
バイト数/サイクル数	3/1	3/2	4/2	5/2	6/2	5/2	6/2

\*3 destが間接命令アドレッシングまたはバンク1レジスタ直接のとき、表中のバイト数は+1されます。また、destが間接命令アドレッシングのとき、表中のサイクル数は+2されます。

RORC

(1) RORC.size dest

b7 b0 b7 b0 b7 b0 b7 b0 dest ¬ - F dsp:8 dest ¬ - F dsp:8 dsp:16 dsp:24

- \*1 dest が間接命令アドレッシングまたはバンク 1 レジスタ直接 のとき、コードの先頭に01101111 が付きます。
- \*2 g4~g0ビットでdestのオペランドを指定します。

# 【バイト数/サイクル数】


dest	レジスタ	[An]	dsp:8[]	dsp:16[]	dsp:24[]	dsp:16	dsp:24
バイト数/サイクル数	3/1	3/2	4/2	5/2	6/2	5/2	6/2




ROT

# (1) ROT.size

#IMM:8,dest





- \*1 destが間接命令アドレッシングまたはバンク1レジスタ 直接のとき、コードの先頭に01101111が付きます。
- \*2 g4~g0ビットでdestのオペランドを指定します。

### 【バイト数/サイクル数】


dest	レジスタ	[An]	dsp:8[]	dsp:16[]	dsp:24[]	dsp:16	dsp:24
バイト数/サイクル数	3/1	3/2	4/2	5/2	6/2	5/2	6/2

\*3 destが間接命令アドレッシングまたはバンク1レジスタ直接のとき、表中のバイト数は+1されます。また、destが間接命令アドレッシングのとき、表中のサイクル数は+2されます。

ROT

(2) ROT.size

src,dest



\*1 srcがバンク1レジスタ直接のとき、またはdestが間接命令ア

ドレッシングまたはバンク1レジスタ直接のとき、次の数字がコードの先頭に付きます。

srcがバンク1レジスタ直接のとき、01011111

destが間接命令アドレッシングまたはバンク1レジスタ直接のとき、01101111

srcがバンク1レジスタ直接で、destが間接命令アドレッシングまたはバンク1レジスタ直接のとき、01001111

\*2 q2~q0ビットでsrcのレジスタを、g4~g0ビットでdestのオペランドを指定します。

# 【バイト数/サイクル数】

dest	レジスタ	[An]	dsp:8[]	dsp:16[]	dsp:24[]	dsp:16	dsp:24
バイト数/サイクル数	3/1	3/2	4/2	5/2	6/2	5/2	6/2

\*3 src がバンク1レジスタ直接のとき、または dest が間接命令アドレッシングまたはバンク1レジスタ直接のとき、表中のバイト数は+1されます。また、src がバンク1レジスタ直接で、dest が間接命令アドレッシングまたはバンク1レジスタ直接のとき、表中のバイト数は+1されます。また、dest が間接命令アドレッシングのとき、表中のサイクル数は+2されます。

#IMM:8 #IMM:16 #IMM:32

**ROUND ROUND** 

# (1) ROUND

# #IMM(EX),dest

•	.,		_			-				,,	•									destコード		
	b7	b0	b7							b0	b7							b0	/	dsp:8	\	
	0111	1111	1	0	1	1	g4	g3	w1	w0	g2	g1	g0	0	1	h2	0	0		dsp:16		
					•	•	•	•											١ ١	dcn:24	- 1	- 1

- \*1 destが間接命令アドレッシングまたはバンク1レジスタ直接の \ とき、コードの先頭に01011111が付きます。
- \*2 g4~g0ビットでdestのオペランドを指定します。
- \*3 h2 ビットでsrcのオペランドを指定します。"0" のとき#IMMEX、"1" のとき#IMMです。

#### 【バイト数/サイクル数】

src \ dest	レジスタ	[An]	dsp:8[]	dsp:16[]	dsp:24[]	dsp:16	dsp:24
#IMMEX:8	4 / 4	4/5	5/5	6/5	7/5	6/5	7/5
#IMMEX:16	5/4	5/5	6/5	7/5	8/5	7/5	8/5
#IMM:32	7 / 4	7/5	8/5	9/5	10/5	9/5	10/5

\*4 destが間接命令アドレッシングまたはバンク1レジスタ直接のとき、表中のバイト数は+1されます。ま た、destが間接命令アドレッシングのとき、表中のサイクル数は+2されます。

ROUND ROUND

(2) ROUND

src,dest

•	_,	<b>-</b>					o. o,	u O	O.											srcコード			destコード
	b7	b0	b7							b0	b7							b0	/	dsp:8	\ /	/ [	dsp:8
	0111	1111	1	0	1	1	g4 g	g3	1	0	g2	g1	g0	h4	h3	h2	h1	h0		dsp:16	) (	[	dsp:16
		0014	_			_	<u> </u>	» «	- 1	L 11%									\	dsp:24	/ \	lΙ	dsp:24

\*1 間接命令アドレッシングまたはバンク1レジスタ直接のとき、 次の数字がコードの先頭に付きます。

srcが間接命令アドレッシングまたはバンク1レジスタ直接のとき、01101111 destが間接命令アドレッシングまたはバンク1レジスタ直接のとき、01011111 srcとdestの両方が間接命令アドレッシングまたはバンク1レジスタ直接のとき、01001111

\*2 q4~q0ビットでdestのオペランドを、h4~h0ビットでsrcのオペランドを指定します。

# 【バイト数/サイクル数】

src \ dest	レジスタ	[An]	dsp:8[]	dsp:16[]	dsp:24[]	dsp:16	dsp:24
レジスタ	3 / 4	3 / 4	4 / 4	5/4	6/4	5 / 4	6/4
[An]	3/5	3/5	4/5	5/5	6/5	5/5	6/5
dsp:8[]	4/5	4/5	5/5	6/5	7/5	6/5	7/5
dsp:16[]	5/5	5/5	6/5	7/5	8/5	7/5	8/5
dsp:24[]	6/5	6/5	7/5	8/5	9/5	8/5	9/5
dsp:16	5/5	5/5	6/5	7/5	8/5	7/5	8/5
dsp:24	6/5	6/5	7/5	8/5	9/5	8/5	9/5

\*3 src またはdestの一方または両方が間接命令アドレッシングまたはバンク1レジスタ直接のとき、表中 のバイト数は +1 されます。また、src または dest が間接命令アドレッシングのとき表中のサイクル数 は+2され、両方が間接命令アドレッシングのとき表中のサイクル数は+4されます。

**RTS RTS** 

# (1) RTS

b7							b0
1	1	0	1	1	1	1	1

# 【バイト数/サイクル数】

バイト数/サイクル数	1/5
------------	-----

**SBB SBB** 

(1) SBB.size

#IMM(EX),dest

(-)									,,									dest⊐ード
b7	b0	b7							b0	b7							b0	/ dsp:8 \ #IMM:8
0111	1111	0	0	0	1	g4	g3	w1	w0	g2	g1	g0	0	1	h2	0	0	dsp:16 #IMM:16
*1	dest to	(問:	接命	:今	アド	:   _ ^	1 = 1	<b>\</b> /	ブ ま	t:-  :	١١,	ンク	11.	,=;	スタ	古‡	± ⊕	dsp:24 / #IMM:32

- とき、コードの先頭に01011111が付きます。
- \*2 g4~g0ビットでdestのオペランドを指定します。
- \*3 h2ビットでsrcのオペランドを指定します。"0"のとき#IMMEX、"1"のとき#IMMです。

# 【バイト数/サイクル数】

src \ dest	レジスタ	[An]	dsp:8[]	dsp:16[]	dsp:24[]	dsp:16	dsp:24
#IMM(EX):8	4/1	4/2	5/2	6/2	7/2	6/2	7/2
#IMM(EX):16	5/1	5/2	6/2	7/2	8/2	7/2	8/2
#IMM:32	7/1	7/2	8/2	9/2	10/2	9/2	10/2

<sup>\*4</sup> destが間接命令アドレッシングまたはバンク1レジスタ直接のとき、表中のバイト数は+1されます。ま た、destが間接命令アドレッシングのとき、表中のサイクル数は+2されます。

**SBB SBB** 

(2) SBB.size src,dest

<u>srcコ</u>ード destコード b7 b0 b7 b0 b7 b0 dsp:8 dsp:8 dsp:16 dsp:16 0111 1111 0 0 |g4|g3|w1|w0|g2|g1|g0|h4|h3|h2|h1|h0 dsp:24 dsp:24

間接命令アドレッシングまたはバンク1レジスタ直接のとき、 次の数字がコードの先頭に付きます。

srcが間接命令アドレッシングまたはバンク1レジスタ直接のとき、01101111 destが間接命令アドレッシングまたはバンク1レジスタ直接のとき、01011111 srcとdestの両方が間接命令アドレッシングまたはバンク1レジスタ直接のとき、01001111

\*2 g4~g0ビットでdestのオペランドを、h4~h0ビットでsrcのオペランドを指定します。

# 【バイト数/サイクル数】

src \ dest	レジスタ	[An]	dsp:8[]	dsp:16[]	dsp:24[]	dsp:16	dsp:24
レジスタ	3/1	3/2	4/2	5/2	6/2	5/2	6/2
[An]	3/2	3/3	4/3	5/3	6/3	5/3	6/3
dsp:8[]	4/2	4/3	5/3	6/3	7/3	6/3	7/3
dsp:16[]	5/2	5/3	6/3	7/3	8/3	7/3	8/3
dsp:24[]	6/2	6/3	7/3	8/3	9/3	8/3	9/3
dsp:16	5/2	5/3	6/3	7/3	8/3	7/3	8/3
dsp:24	6/2	6/3	7/3	8/3	9/3	8/3	9/3

\*3 srcまたはdestの一方または両方が間接命令アドレッシングまたはバンク1レジスタ直接のとき、表中 のバイト数は +1 されます。また、src または dest が間接命令アドレッシングのとき表中のサイクル数 は+2され、両方が間接命令アドレッシングのとき表中のサイクル数は+4されます。

**SCCnd SCCnd** 

#### (1) SCCnd.size dest

destコード b7 b0 b7 b0 b7 b0 dsp:8 0011 1111 0 dsp:16 |c3|w1|w0|c2|c1|c0|g4|g3|g2|g1|g0 dsp:24

\*1 dest が間接命令アドレッシングまたはバンク 1 レジスタ直接 のとき、コードの先頭に01101111が付きます。

- \*2 c3~c0ビットでCndを指定します。詳細は「4.2.3条件の指定」を参照してください。
- \*3 g4~g0ビットでdestのオペランドを指定します。

### 【バイト数/サイクル数】

dest	レジスタ	[An]	dsp:8[]	dsp:16[]	dsp:24[]	dsp:16	dsp:24
バイト数/サイクル数	3/2	3/2	4/2	5/2	6/2	5/2	6/2

**SCMPU SCMPU** 

# (1) SCMPU.size

b7							b0	b7							b0
1	0	0	1	0	1	0	w0	1	0	0	0	1	0	0	0

\*1 ".B"、".W"をw0ビットで指定します。"0"のとき".B"、"1"のとき".W"です。


# 【バイト数/サイクル数】

バイト数/サイクル数 2 / 8+3m\*2

- \*2 mは比較される8バイトワードの数です。
- \*3 比較元の開始番地が8バイト境界にない場合、サイクル数は+1されます。同様に比較先の開始番地が 8バイト境界にない場合、サイクル数は+1されます。

SHA SHA

(1) SHA.size #IMM:8,dest



- \*1 destが間接命令アドレッシングまたはバンク1レジスタ 直接のとき、コードの先頭に01101111が付きます。
- \*2 g4~g0ビットでdestのオペランドを指定します。

# 【バイト数/サイクル数】

dest	レジスタ	[An]	dsp:8[]	dsp:16[]	dsp:24[]	dsp:16	dsp:24
バイト数/サイクル数	3/1	3/2	4/2	5/2	6/2	5/2	6/2

SHA

# (2) SHA.size src,dest

b7 b0 b7 b0 b7 b0 b7 b0 dsp:8 dest ¬ - F dsp:8 dsp:16 dsp:16 dsp:24

\*1 srcがバンク1レジスタ直接のとき、またはdestが間接命令ア

ドレッシングまたはバンク1レジスタ直接のとき、次の数字がコードの先頭に付きます。

srcがバンク1レジスタ直接のとき、01011111

destが間接命令アドレッシングまたはバンク1レジスタ直接のとき、01101111

srcがバンク1レジスタ直接で、destが間接命令アドレッシングまたはバンク1レジスタ直接のとき、01001111

\*2 q2~q0ビットでsrcのレジスタを、g4~g0ビットでdestのオペランドを指定します。

# 【バイト数/サイクル数】

dest	レジスタ	[An]	dsp:8[]	dsp:16[]	dsp:24[]	dsp:16	dsp:24
バイト数/サイクル数	3/1	3/2	4/2	5/2	6/2	5/2	6/2

\*3 src がバンク 1 レジスタ直接のとき、または dest が間接命令アドレッシングまたはバンク 1 レジスタ直接のとき、表中のバイト数は+1 されます。また、src がバンク 1 レジスタ直接で、dest が間接命令アドレッシングまたはバンク 1 レジスタ直接のとき、表中のバイト数は+1 されます。また、dest が間接命令アドレッシングのとき、表中のサイクル数は+2 されます。

SHL

(1) SHL.size:G #IMM:8,dest

- \*1 destが間接命令アドレッシングまたはバンク1レジスタ 直接のとき、コードの先頭に01101111が付きます。
- \*2 g4~g0ビットでdestのオペランドを指定します。

### 【バイト数/サイクル数】

dest	レジスタ	[An]	dsp:8[]	dsp:16[]	dsp:24[]	dsp:16	dsp:24
バイト数/サイクル数	3/1	3/2	4/2	5/2	6/2	5/2	6/2

SHL

(2) SHL.size:G src,dest

b7 b0 b7 b0 b7 b0 b7 b0 dsp:8 dest ¬ - F dsp:8 dsp:16 dsp:16 dsp:24

\*1 srcがバンク1レジスタ直接のとき、またはdestが間接命令ア

ドレッシングまたはバンク1レジスタ直接のとき、次の数字がコードの先頭に付きます。

srcがバンク1レジスタ直接のとき、01011111

destが間接命令アドレッシングまたはバンク1レジスタ直接のとき、01101111

srcがバンク1レジスタ直接で、destが間接命令アドレッシングまたはバンク1レジスタ直接のとき、01001111

\*2 q2~q0ビットでsrcのレジスタを、g4~g0ビットでdestのオペランドを指定します。

### 【バイト数/サイクル数】

dest	レジスタ	[An]	dsp:8[]	dsp:16[]	dsp:24[]	dsp:16	dsp:24
バイト数/サイクル数	3/1	3/2	4/2	5/2	6/2	5/2	6/2

\*3 src がバンク1レジスタ直接のとき、または dest が間接命令アドレッシングまたはバンク1レジスタ直接のとき、表中のバイト数は+1されます。また、src がバンク1レジスタ直接で、dest が間接命令アドレッシングまたはバンク1レジスタ直接のとき、表中のバイト数は+1されます。また、dest が間接命令アドレッシングのとき、表中のサイクル数は+2されます。

SHL

(3) SHL.size:Q #IMM:4,dest



- \*1 dest が間接命令アドレッシングまたはバンク 1 レジスタ直接のとき、コードの先頭に01101111 が付きます。
- \*2 q3~q0の4ビットで#IMM:4を、g4~g0ビットでdestのオペランドを指定します。

### 【バイト数/サイクル数】

dest	レジスタ	[An]	dsp:8[]	dsp:16[]	dsp:24[]	dsp:16	dsp:24
バイト数/サイクル数	2/1	2/2	3/2	4/2	5/2	4/2	5/2

SIN SIN

# (1) SIN.size

b7							b0	b7							b0
1	1	0	0	0	1	w1	w0	0	0	0	0	1	0	0	0

# 【バイト数/サイクル数】

バイト数/サイクル数 2 / 3+2m\*1

**SMOVB SMOVB** 

# (1) SMOVB.size

b7							b0	b7							b0
1	0	1	1	0	1	w1	w0	0	0	0	0	1	0	0	0

# 【バイト数/サイクル数】

バイト数/サイクル数 2 / 3+2m\*1

**SMOVF SMOVF** 

# (1) SMOVF.size

b7							b0	b7							b0	
1	1	0	0	0	1	w1	w0	1	0	0	0	1	0	0	0	

### 【バイト数/サイクル数】

| バイト数/サイクル数 | 2 / 2+2m<sup>\*1</sup>

**SMOVF SMOVF** 

# (2) SMOVF.Q

b7							b0	b7							b0	
1	1	0	1	0	1	1	0	1	0	0	0	1	0	0	0	

# 【バイト数/サイクル数】

バイト数/サイクル数 2 / 4+2m\*1

<sup>\*1</sup> mは演算回数です。

<sup>\*1</sup> mは演算回数です。

<sup>\*1</sup> mは演算回数です。

<sup>\*1</sup> mは演算回数です。

**SMOVU SMOVU** 

# (1) SMOVU.size

b7							b0	~.							b0
1	1	0	1	0	1	0	w0	1	0	0	0	1	0	0	0

\*1 ".B"、".W"をw0ビットで指定します。"0"のとき".B"、"1"のとき".W"です。

# 【バイト数/サイクル数】

| バイト数/サイクル数 | 2/5+3m\*2

- \*2 mは比較される8バイトワードの数です。
- \*3 比較元の開始番地が8バイト境界にない場合、サイクル数は+1されます。同様に比較先の開始番地が 8バイト境界にない場合、サイクル数は+1されます。

SOUT SOUT

# (1) SOUT.size

b7							b0	b7							b0
1	0	0	0	0	1	w1	w0	1	0	0	0	1	0	0	0

# 【バイト数/サイクル数】

\*1 mは演算回数です。

**SSTR SSTR** 

# (1) SSTR.size

b7							b0	b7							b0
1	1	0	1	0	1	w1	w0	0	0	0	0	1	0	0	0

# 【バイト数/サイクル数】

バイト数/サイクル数 2 / 5+m\*1

\*1 mは演算回数です。

SSTR

# (2) SSTR.Q

b7							b0	b7							b0
1	0	0	1	0	1	1	0	1	0	0	0	1	0	0	0

# 【バイト数/サイクル数】

バイト数/サイクル数 2 / 8+m\*1

STC

(1) STC

src,dest

b7 b0 b7 b0 b7 b0 d7 b0 d7 b0 d7 b0 d7 d2 d1 d0 d4 d3 d3 d2 d1 d0 d4 d3 d2 d1 d0 d3 d1 d0 d1



- \*1 dest が間接命令アドレッシングまたはバンク 1 レジスタ直接 のとき、コードの先頭に01101111 が付きます。
- \*2 g4~g0ビットでdestのオペランドを指定します。
- \*3 q2~q0ビットでsrcの専用レジスタを指定します。詳細は「4.2.2 オペランドの指定」の「(5) 専用レジスタ直接(CPU)」を参照してください。

### 【バイト数/サイクル数】


dest	レジスタ	[An]	dsp:8[]	dsp:16[]	dsp:24[]	dsp:16	dsp:24
バイト数/サイクル数	3/2	3/2	4/2	5/2	6/2	5/2	6/2

\*4 destが間接命令アドレッシングまたはバンク1レジスタ直接のとき、表中のバイト数は+1されます。また、destが間接命令アドレッシングのとき、表中のサイクル数は+2されます。

STC STC

(2) STC src,dest

b7 b0 b7 b0 b7 b0 b7 b0 b7 b0 0011 1111 1 0 1 1 0 1 1 0 0 0 0 0 94 93 92 91 90



- \*1 dest が間接命令アドレッシングまたはバンク 1 レジスタ直接 のとき、コードの先頭に01101111 が付きます。
- \*2 q4~q0ビットでdestのオペランドを指定します。
- \*3 #IMM:8 で src のレジスタを指定します。詳細は「4.2.2 オペランドの指定」の「(6) 専用レジスタ直接 (DMAC,VCT)」を参照してください。

### 【バイト数/サイクル数】

dest	レジスタ	[An]	dsp:8[]	dsp:16[]	dsp:24[]	dsp:16	dsp:24
バイト数/サイクル数	4/3	4/3	5/3	6/3	7/3	6/3	7/3

<sup>\*1</sup> mは演算回数です。

**STCTX STCTX** 

(1) STCTX

abs:16,dsp:24

b7	b0	b7							b0	b7							b0		
0011	1111	1	0	0	0	0	1	0	1	0	0	0	0	1	0	0	0	abs:16	dsp:24

# 【バイト数/サイクル数】

バイト数/サイクル数 8 / 10+m\*1

\*1 mは転送するレジスタの数です。

**STNZ STNZ** 

(1) STNZ.size #IMM,dest

destコード b7 b0 b7 b0 b7 b0 #IMM:8 dsp:8 0111 1111 1 0 1 1 0 1 w1 w0 1 0 0 g4 g3 g2 g1 g0 dsp:16 #IMM:16 #IMM:32 dsp:24

- \*1 dest が間接命令アドレッシングまたはバンク 1 レジスタ直接 のとき、コードの先頭に01101111が付きます。
- \*2 g4~g0ビットでdestのオペランドを指定します。

# 【バイト数/サイクル数】

dest	レジスタ	[An]	dsp:8[]	dsp:16[]	dsp:24[]	dsp:16	dsp:24
バイト数/サイクル数	4/2	4/2	5/2	6/2	7/2	6/2	7/2

- \*3 サイズ指定子(.size)が ".W" のとき、表中のバイト数は+1、".L" のとき+3されます。
- \*4 destが間接命令アドレッシングまたはバンク1レジスタ直接のとき、表中のバイト数は+1されます。ま た、destが間接命令アドレッシングのとき、表中のサイクル数は+2されます。

**STOP STOP** 

# (1) STOP

b7	b0													
0011	1111	1010	0100	0000	1000	1100	0010	0001	0000	0000	0110	0000	0000	ı

### 【バイト数/サイクル数】

7/8 バイト数/サイクル数

destコード

STZ STZ

#### (1) STZ.size #IMM,dest

b7	b0 b7	7						b0	b7							b0	/	dsp:8	\	#IMM:8
0111	1111 1	0	1	1	0	1	w1	w0	0	0	0	g4	g3	g2	g1	g0		dsp:16		#IMM:16
														× –			\	dsp:24		#IMM:32

- \*1 dest が間接命令アドレッシングまたはバンク 1 レジスタ直接 のとき、コードの先頭に01101111が付きます。
- \*2 g4~g0ビットでdestのオペランドを指定します。


### 【バイト数/サイクル数】

dest	レジスタ	[An]	dsp:8[]	dsp:16[]	dsp:24[]	dsp:16	dsp:24
バイト数/サイクル数	4/2	4/2	5/2	6/2	7/2	6/2	7/2

- \*3 サイズ指定子(.size)が ".W" のとき、表中のバイト数は+1、".L" のとき+3されます。
- \*4 destが間接命令アドレッシングまたはバンク1レジスタ直接のとき、表中のバイト数は+1されます。ま た、destが間接命令アドレッシングのとき、表中のサイクル数は+2されます。

STZX **STZX** 

(1) STZX.size #IMM1,#IMM2,dest



- destが間接命令アドレッシングまたはバンク1レジスタ 直接のとき、コードの先頭に01101111が付きます。
- \*2 g4~g0ビットでdestのオペランドを指定します。

# 【バイト数/サイクル数】


dest	レジスタ	[An]	dsp:8[]	dsp:16[]	dsp:24[]	dsp:16	dsp:24
バイト数/サイクル数	4 / 4	4 / 4	5/4	6/4	7 / 4	6/4	7 / 4

- \*3 サイズ指定子(.size)が ".W" のとき、表中のバイト数は+2、".L" のとき+6されます。
- \*4 destが間接命令アドレッシングまたはバンク1レジスタ直接のとき、表中のバイト数は+1されます。ま た、destが間接命令アドレッシングのとき、表中のサイクル数は+2されます。

SUB

# (1) SUB.size #IMM(EX),dest

b	7							b0	b7							b0	
	1	0	0	1	g4	g3	w1	w0	g2	g1	g0	0	1	h2	0	0	



- \*1 destが間接命令アドレッシングまたはバンク1レジスタ直接のとき、コードの先頭に01011111が付きます。
- \*2 g4~g0ビットでdestのオペランドを指定します。
- \*3 h2ビットでsrcのオペランドを指定します。"0"のとき#IMMEX、"1"のとき#IMMです。


#### 【バイト数/サイクル数】


src \ dest	レジスタ	[An]	dsp:8[]	dsp:16[]	dsp:24[]	dsp:16	dsp:24
#IMM(EX):8	3 / 1	3/2	4/2	5/2	6/2	5/2	6/2
#IMM(EX):16	4 / 1	4/2	5/2	6/2	7/2	6/2	7/2
#IMM:32	6/1	6/2	7/2	8/2	9/2	8/2	9/2

\*4 destが間接命令アドレッシングまたはバンク1レジスタ直接のとき、表中のバイト数は+1されます。また、destが間接命令アドレッシングのとき、表中のサイクル数は+2されます。

SUB

(2) SUB.size src,dest





\*1 間接命令アドレッシングまたはバンク 1 レジスタ直接のとき、 次の数字がコードの先頭に付きます。

srcが間接命令アドレッシングまたはバンク1レジスタ直接のとき、01101111 destが間接命令アドレッシングまたはバンク1レジスタ直接のとき、01011111

srcとdestの両方が間接命令アドレッシングまたはバンク1レジスタ直接のとき、01001111

\*2 g4~g0ビットでdestのオペランドを、h4~h0ビットでsrcのオペランドを指定します。

# 【バイト数/サイクル数】


src \ dest	レジスタ	[An]	dsp:8[]	dsp:16[]	dsp:24[]	dsp:16	dsp:24
レジスタ	2/1	2/2	3/2	4/2	5/2	4/2	5/2
[An]	2/2	2/3	3/3	4/3	5/3	4/3	5/3
dsp:8[]	3/2	3/3	4/3	5/3	6/3	5/3	6/3
dsp:16[]	4/2	4/3	5/3	6/3	7/3	6/3	7/3
dsp:24[]	5/2	5/3	6/3	7/3	8/3	7/3	8/3
dsp:16	4/2	4/3	5/3	6/3	7/3	6/3	7/3
dsp:24	5/2	5/3	6/3	7/3	8/3	7/3	8/3

\*3 srcまたはdestの一方または両方が間接命令アドレッシングまたはバンク1レジスタ直接のとき、表中のバイト数は +1 されます。また、src または dest が間接命令アドレッシングのとき表中のサイクル数は+2 され、両方が間接命令アドレッシングのとき表中のサイクル数は+4 されます。

SUBF

# (1) SUBF #IMM(EX),dest

b7	b0	b7							b0	b7							b0	
0111	1111	1	0	0	1	g4	g3	w1	w0	g2	g1	g0	0	1	h2	0	0	



- \*1 destが間接命令アドレッシングまたはバンク1レジスタ直接のとき、コードの先頭に01011111が付きます。
- \*2 g4~g0ビットでdestのオペランドを指定します。
- \*3 h2ビットでsrcのオペランドを指定します。"0"のとき#IMMEX、"1"のとき#IMMです。

#### 【バイト数/サイクル数】


src \ dest	レジスタ	[An]	dsp:8[]	dsp:16[]	dsp:24[]	dsp:16	dsp:24
#IMMEX:8	4 / 4	4/5	5/5	6/5	7/5	6/5	7/5
#IMMEX:16	5/4	5/5	6/5	7/5	8/5	7/5	8/5
#IMM:32	7 / 4	7/5	8/5	9/5	10/5	9/5	10/5


<sup>\*4</sup> destが間接命令アドレッシングまたはバンク1レジスタ直接のとき、表中のバイト数は+1されます。また、destが間接命令アドレッシングのとき、表中のサイクル数は+2されます。

SUBF

(2) SUBF

src,dest





\*1 間接命令アドレッシングまたはバンク 1 レジスタ直接のとき、 次の数字がコードの先頭に付きます。

srcが間接命令アドレッシングまたはバンク1レジスタ直接のとき、01101111 destが間接命令アドレッシングまたはバンク1レジスタ直接のとき、01011111 srcとdestの両方が間接命令アドレッシングまたはバンク1レジスタ直接のとき、01001111

\*2 q4~q0ビットでdestのオペランドを、h4~h0ビットでsrcのオペランドを指定します。

# 【バイト数/サイクル数】

src \ dest	レジスタ	[An]	dsp:8[]	dsp:16[]	dsp:24[]	dsp:16	dsp:24
レジスタ	3 / 4	3/5	4/5	5/5	6/5	5/5	6/5
[An]	3/5	3/6	4/6	5/6	6/6	5/6	6/6
dsp:8[]	4/5	4/6	5/6	6/6	7/6	6/6	7/6
dsp:16[]	5/5	5/6	6/6	7/6	8/6	7/6	8/6
dsp:24[]	6/5	6/6	7/6	8/6	9/6	8/6	9/6
dsp:16	5/5	5/6	6/6	7/6	8/6	7/6	8/6
dsp:24	6/5	6/6	7/6	8/6	9/6	8/6	9/6

\*3 srcまたはdestの一方または両方が間接命令アドレッシングまたはバンク1レジスタ直接のとき、表中のバイト数は +1 されます。また、src または dest が間接命令アドレッシングのとき表中のサイクル数は +2 され、両方が間接命令アドレッシングのとき表中のサイクル数は +4 されます。

**SUNTIL** SUNTIL

# (1) SUNTIL.size

b7							b0	b7							b0
1	0	1	0	0	1	w1	w0	1	0	0	0	1	0	0	0

# 【バイト数/サイクル数】

バイト数/サイクル数 2 / 3+3m\*1

**SWHILE SWHILE** 

# (1) SWHILE.size

b7							b0	b7							b0
1	0	1	1	0	1	w1	w0	1	0	0	0	1	0	0	0

### 【バイト数/サイクル数】

2 / 3+3m\*1 バイト数/サイクル数

**TST TST** 

(1) TST.size #IMM(EX),dest

b7	b0	b7							b0	b7							b0	/
0111	1111	0	0	1	0	g4	g3	w1	w0	g2	g1	g0	0	1	h2	0	0	

<u>de</u>stコード dsp:8 dsp:16 dsp:24

#IMM:8 #IMM:16 #IMM:32

- \*1 destが間接命令アドレッシングまたはバンク1レジスタ直接の とき、コードの先頭に01011111が付きます。
- \*2 g4~g0ビットでdestのオペランドを指定します。
- \*3 h2ビットでsrcのオペランドを指定します。"0"のとき#IMMEX、"1"のとき#IMMです。

# 【バイト数/サイクル数】

src \ dest	レジスタ	[An]	dsp:8[]	dsp:16[]	dsp:24[]	dsp:16	dsp:24
#IMM(EX):8	4 / 1	4/2	5/2	6/2	7/2	6/2	7/2
#IMM(EX):16	5/1	5/2	6/2	7/2	8/2	7/2	8/2
#IMM:32	7/1	7/2	8/2	9/2	10/2	9/2	10 / 2

<sup>\*4</sup> destが間接命令アドレッシングまたはバンク1レジスタ直接のとき、表中のバイト数は+1されます。ま た、destが間接命令アドレッシングのとき、表中のサイクル数は+2されます。

<sup>\*1</sup> mは演算回数です。

<sup>\*1</sup> mは演算回数です。

TST

(2) TST.size

src,dest

 $\begin{pmatrix}
src \exists - F \\
dsp:8
\\
dsp:16
\\
dsp:24
\end{pmatrix}
\begin{pmatrix}
dest \exists - F \\
dsp:8
\\
dsp:16
\\
dsp:16
\\
dsp:24
\end{pmatrix}$ 

\*1 間接命令アドレッシングまたはバンク1レジスタ直接のとき、 次の数字がコードの先頭に付きます。

srcが間接命令アドレッシングまたはバンク1レジスタ直接のとき、01101111 destが間接命令アドレッシングまたはバンク1レジスタ直接のとき、01011111 srcとdestの両方が間接命令アドレッシングまたはバンク1レジスタ直接のとき、01001111

\*2 g4~g0ビットでdestのオペランドを、h4~h0ビットでsrcのオペランドを指定します。

# 【バイト数/サイクル数】

src \ dest	レジスタ	[An]	dsp:8[]	dsp:16[]	dsp:24[]	dsp:16	dsp:24
レジスタ	3/1	3/2	4/2	5/2	6/2	5/2	6/2
[An]	3/2	3/3	4/3	5/3	6/3	5/3	6/3
dsp:8[]	4/2	4/3	5/3	6/3	7/3	6/3	7/3
dsp:16[]	5/2	5/3	6/3	7/3	8/3	7/3	8/3
dsp:24[]	6/2	6/3	7/3	8/3	9/3	8/3	9/3
dsp:16	5/2	5/3	6/3	7/3	8/3	7/3	8/3
dsp:24	6/2	6/3	7/3	8/3	9/3	8/3	9/3

<sup>\*3</sup> srcまたはdestの一方または両方が間接命令アドレッシングまたはバンク1レジスタ直接のとき、表中のバイト数は+1されます。また、srcまたはdestが間接命令アドレッシングのとき表中のサイクル数は+2され、両方が間接命令アドレッシングのとき表中のサイクル数は+4されます。

UND

# (1) UND

b7							b0
1	1	1	1	1	1	1	1

### 【バイト数/サイクル数】

バイト数/サイクル数 1/12

WAIT

# (1) WAIT

b7	b0												
0011	1111	1010	0101	0000	1000	1100	0010	0001	0000	0000	0110	0000	0000

## 【バイト数/サイクル数】

バイト数/サイクル数 7/8

XCHG XCHG

# (1) XCHG.size src,dest

b7 b0 b7 b0 b7 b0 b7 b0 dsp:8 dsp:16 dsp:24

\*1 srcがバンク1レジスタ直接のとき、またはdestが間接命令ア

ドレッシングまたはバンク1レジスタ直接のとき、次の数字がコードの先頭に付きます。

srcがバンク1レジスタ直接のとき、01011111

destが間接命令アドレッシングまたはバンク1レジスタ直接のとき、01101111

srcがバンク1レジスタ直接で、destが間接命令アドレッシングまたはバンク1レジスタ直接のとき、01001111

\*2 q2~q0ビットでsrcのレジスタを、g4~g0ビットでdestのオペランドを指定します。


#### 【バイト数/サイクル数】

dest	レジスタ	[An]	dsp:8[]	dsp:16[]	dsp:24[]	dsp:16	dsp:24
バイト数/サイクル数	3/3	3/3	4/3	5/3	6/3	5/3	6/3

\*3 src がバンク1レジスタ直接のとき、または dest が間接命令アドレッシングまたはバンク1レジスタ直接のとき、表中のバイト数は+1されます。また、src がバンク1レジスタ直接で、dest が間接命令アドレッシングまたはバンク1レジスタ直接のとき、表中のバイト数は+1されます。また、dest が間接命令アドレッシングのとき、表中のサイクル数は+2されます。

XOR

(1) XOR.size #IMM(EX),dest







- \*1 destが間接命令アドレッシングまたはバンク1レジスタ直接のとき、コードの先頭に01011111が付きます。
- \*2 g4~g0ビットでdestのオペランドを指定します。
- \*3 h2ビットでsrcのオペランドを指定します。"0"のとき#IMMEX、"1"のとき#IMMです。

# 【バイト数/サイクル数】

src \ dest	レジスタ	[An]	dsp:8[]	dsp:16[]	dsp:24[]	dsp:16	dsp:24
#IMM(EX):8	4/1	4/2	5/2	6/2	7/2	6/2	7/2
#IMM(EX):16	5/1	5/2	6/2	7/2	8/2	7/2	8/2
#IMM:32	7/1	7/2	8/2	9/2	10/2	9/2	10 / 2

**XOR XOR** 

(2) XOR.size src,dest

<u>srcコ</u>ード <u>destコード</u> b7 b0 b7 b0 b7 b0 dsp:8 dsp:8 dsp:16 dsp:16 0011 1111 1 0 0 |g4|g3|w1|w0|g2|g1|g0|h4|h3|h2|h1|h0 dsp:24 dsp:24

間接命令アドレッシングまたはバンク1レジスタ直接のとき、 次の数字がコードの先頭に付きます。

srcが間接命令アドレッシングまたはバンク1レジスタ直接のとき、01101111 destが間接命令アドレッシングまたはバンク1レジスタ直接のとき、01011111 srcとdestの両方が間接命令アドレッシングまたはバンク1レジスタ直接のとき、01001111

\*2 g4~g0ビットでdestのオペランドを、h4~h0ビットでsrcのオペランドを指定します。

### 【バイト数/サイクル数】

src \ dest	レジスタ	[An]	dsp:8[]	dsp:16[]	dsp:24[]	dsp:16	dsp:24
レジスタ	3/1	3/2	4/2	5/2	6/2	5/2	6/2
[An]	3/2	3/3	4/3	5/3	6/3	5/3	6/3
dsp:8[]	4/2	4/3	5/3	6/3	7/3	6/3	7/3
dsp:16[]	5/2	5/3	6/3	7/3	8/3	7/3	8/3
dsp:24[]	6/2	6/3	7/3	8/3	9/3	8/3	9/3
dsp:16	5/2	5/3	6/3	7/3	8/3	7/3	8/3
dsp:24	6/2	6/3	7/3	8/3	9/3	8/3	9/3

\*3 srcまたはdestの一方または両方が間接命令アドレッシングまたはバンク1レジスタ直接のとき、表中 のバイト数は+1 されます。また、src または dest が間接命令アドレッシングのとき表中のサイクル数 は+2され、両方が間接命令アドレッシングのとき表中のサイクル数は+4されます。

# 5. 割り込み

- 5.1 割り込みの概要
- 5.2 割り込み制御
- 5.3 割り込みシーケンス
- 5.4 割り込みルーチンからの復帰
- 5.5 割り込み優先順位
- 5.6 多重割り込み
- 5.7 割り込みの注意事項

#### 割り込みの概要 5.1

割り込み要求が受け付けられると、割り込みベクタテーブルに設定した割り込みルーチンへ分岐します。 各割り込みベクタテーブルには、割り込みルーチンの先頭番地を設定してください。割り込みベクタテー ブルの詳細は「1.7 ベクタテーブル」を参照してください。

#### 割り込みの分類 5.1.1

図 5.1 に割り込みの分類を示します。表 5.1 に割り込み要因(ノンマスカブル)と固定ベクタテーブルを 示します。




図 5.1 割り込みの分類

表 5.1 割り込み要因(ノンマスカブル)と固定ベクタテーブル

割り込み要因	ベクタテーブル番地	備考
	アドレス(L) ~ アドレス(H)	
未定義命令	FFFFFDCh ~ FFFFFDFh	UND命令で割り込み
オーバフロー	FFFFFE0h ~ FFFFFE3h	INTO命令で割り込み
BRK命令	FFFFFFE4h ~ FFFFFE7h	FFFFFE7h番地が " FFh " の場合は可変ベクタ テーブル内のベクタが示す番地から実行
ウォッチドッグタイマ 電圧低下検出 発振停止検出	FFFFFFF0h ~ FFFFFFF3h	
NMI	FFFFFFF8h ~ FFFFFFBh	NMI端子による外部割込み
リセット	FFFFFFFCh ~ FFFFFFFh	

また、マスクの可、不可によりマスカブル割り込みとノンマスカブル割り込みに分類できます。

#### (1) マスカブル割り込み

割り込み許可フラグ(Iフラグ)による割り込み禁止(許可)や割り込み要求レベルによる割り込み優先順 位の変更が可能な割り込みです。

# (2) ノンマスカブル割り込み

割り込み許可フラグ(Iフラグ)による割り込み禁止(許可)や割り込み要求レベルによる割り込み優先順 位の変更が不可能な割り込みです。

# 5.1.2 ソフトウェア割り込み

ソフトウェア割り込みは、命令の実行によって発生します。ソフトウェア割り込みはノンマスカブル 割り込みです。

ソフトウェア割り込みには以下の4つがあります。

### (1) 未定義命令割り込み

未定義命令割り込みは、UND命令を実行すると発生します。

#### (2) オーバフロー割り込み

オーバフロー割り込みは、オーバフローフラグ(Oフラグ)が"1"のときINTO命令を実行すると発生し ます。演算によってOフラグが変化する命令を以下に示します。

ABS, ADC, ADCF, ADD, ADDF, ADSF, CMP, CMPF, CNVIF, DIV, DIVF, DIVU, DIVX, EDIV, EDIVV, EDIVX, MUL, MULF, MULU, MULX, NEG, RMPA, ROUND, SBB、SCMPU、SHA、SUB、SUBF、SUNTIL、SWHILE

### (3) BRK割り込み

BRK割り込みはBRK命令を実行すると発生します。

### (4) BRK2割り込み

BRK2割り込みはBRK2命令を実行すると発生します。 この割り込みはエミュレータ専用割り込みです。ユーザプログラムでは使用しないでください。

# (5) INT命令割り込み

INT 命令割り込みは、ソフトウェア割り込み番号 0~255 を指定し、INT 命令を実行すると発生します。 なお、ソフトウェア割り込み番号0~127は周辺機能割り込みに割り当てられますので、INT命令を実行す ることで周辺機能割り込みと同じ割り込みルーチンを実行できます。

INT 命令割り込みに使用するスタックポインタ (SP) は、ソフトウェア割り込み番号によって異なりま す。ソフトウェア割り込み番号 0~127 では、割り込み要求受け付け時にスタックポインタ指定フラグ (U フラグ)を退避し、Uフラグを "0" にして割り込みスタックポインタ(ISP)を選択した後、割り込みシーケ ンスを実行します。割り込みルーチンから復帰するときに割り込み要求受け付け前の U フラグが復帰さ れます。ソフトウェア割り込み番号128~255では、スタックポインタは切り替わりません。

#### ハードウェア割り込み 5.1.3

ハードウェア割り込みには、特殊割り込みと周辺機能割り込みがあります。 周辺機能割り込みでは最優先の割り込み1つだけに高速割り込みを設定することができます。

# (1) 特殊割り込み

特殊割り込みはノンマスカブル割り込みです。

(a) リセット

リセットは、RESET端子に"L"を入力すると発生します。

(b) NMI割り込み

NMI割り込みは、 $\overline{NMI}$ 端子に "L" を入力すると発生します。

(c) ウォッチドッグタイマ割り込み ウォッチドッグタイマによる割り込みです。

(d) 電圧低下検出割り込み 電圧低下検出回路による割り込みです。

(e) 発振停止検出割り込み 発振停止検出回路による割り込みです。

(f) シングルステップ割り込み

デバッガ専用割り込みですので、通常は使用しないでください。シングルステップ割り込みは、デ バッグフラグ(Dフラグ)を "1" にすると、直後に発生します。

# (2) 周辺機能割り込み

周辺機能割り込みは、内蔵される周辺機能による割り込みです。内蔵される周辺機能は品種ごとに異 なりますので、それぞれの割り込み要因も品種ごとに異なります。割り込みベクタテーブルは INT 命令 で使用するソフトウェア割り込み番号 0~127 と同一です。周辺機能割り込みは、マスカブル割り込みで す。周辺機能割り込みについての詳細はハードウェアマニュアルを参照してください。

周辺機能割り込みでは、割り込み要求受け付け時にスタックポインタ指定フラグ(Uフラグ)を退避し、 Uフラグを "0" にして割り込みスタックポインタ(ISP)を選択した後、割り込みシーケンスを実行します。 割り込みシーケンスから復帰するときに割り込み要求受け付け前のUフラグが復帰されます。

#### (3) 高速割り込み

高速割り込みは、割り込みの応答を高速に実行できる割り込みです。周辺機能割り込みの中で最優先 の割り込み1つだけに使用できます。高速割り込みからの復帰にはFREIT命令を使用してください。 高速割り込みについての詳細はハードウェアマニュアルを参照してください。

#### 割り込み制御 5.2

マスカブル割り込みの許可/禁止、受け付ける優先順位の設定について説明します。ここで説明する内容 は、ノンマスカブル割り込みには該当しません。

マスカブル割り込みの許可および禁止は、割り込み許可フラグ(Iフラグ)、割り込み要求レベル選択ビッ ト、およびプロセッサ割り込み優先レベル(IPL)によって行います。また、割り込み要求の有無は、割り込 み要求ビットに示されます。割り込み要求ビットおよび割り込み要求レベル選択ビットは、各割り込みの 割り込み制御レジスタに配置されています。また、割り込み許可フラグ(Iフラグ)、およびプロセッサ割り 込み優先レベル(IPL)は、フラグレジスタ(FLG)に配置されています。

割り込み制御レジスタのメモリ配置、およびレジスタ構成は、ハードウェアマニュアルを参照してくだ さい。

#### 5.2.1 割り込み許可フラグ(1フラグ)

割り込み許可フラグ(I フラグ)は、マスカブル割り込みの許可/禁止の制御を行います。このフラグを "1"にすると、すべてのマスカブル割り込みは許可され、"0"にすると禁止されます。このフラグはリセッ ト解除後 "0" になります。

Iフラグを変化させたとき、変化した内容が割り込み要求受け付け判定に反映されるのは次のタイミン グです。

- REIT、FREIT命令で変化させたとき、そのREIT、FREIT命令から反映される。
- •FCLR、FSET、POPC、LDC命令で変化させたとき、次の命令から反映される。




図 5.2 Iフラグを変化させたときの割り込みへの反映タイミング

#### 5.2.2 割り込み要求ビット

割り込み要求ビットは割り込み要求が発生すると"1"になり、割り込み要求が受け付けられるまで保 持されます。割り込み要求が受け付けられると"0"になります。

また、このビットはソフトウェアによって "0" にできます("1" を書き込まないでください)。

#### 割り込み要求レベルとプロセッサ割り込み優先レベル(IPL) 5.2.3

割り込み要求レベルは、割り込み制御レジスタの中の割り込み要求レベル選択ビットで設定します。割 り込み要求発生時、割り込み要求レベルは、プロセッサ割り込み優先レベル(IPL)と比較され、割り込み の要求レベルがプロセッサ割り込み優先レベル(IPL)より大きい場合だけ、その割り込みが許可されます。 したがって、割り込み要求レベルにレベル0を設定すれば、その割り込みは禁止されます。

表 5.2 に割り込み要求レベルの設定を、表 5.3 にプロセッサ割り込み優先レベル(IPL)の内容による割り 込み許可レベルを示します。

表 5.2	割り込み要求レベルの設定

割り込み要求レベル 選択ビット			割り込み要求レベル	優先順位
b2	b1	b0		
1	1	1	レベル7	高い
1	1	0	レベル6	<b>A</b>
1	0	1	レベル5	
1	0	0	レベル4	
0	1	1	レベル3	
0	1	0	レベル2	
0	0	1	レベル1	低い
0	0	0	レベル0(割り込み禁止)	_

表 5.3 プロセッサ割り込み優先レベル(IPL)の内容による割り込み許可レベル

プロセッサ割り込み 優先レベル(IPL)			許可される割り込み要求レベル
IPL2	IPL1	IPL0	
1	1	1	すべてのマスカブル割り込みを禁止
1	1	0	レベル7のみを許可
1	0	1	レベル6以上を許可
1	0	0	レベル5以上を許可
0	1	1	レベル4以上を許可
0	1	0	レベル3以上を許可
0	0	1	レベル2以上を許可
0	0	0	レベル1以上を許可

割り込み要求が受け付けられる条件を以下に示します。

•割り込み許可フラグ(Iフラグ) = "1" •割り込み要求ビット = "1"

•割り込み要求レベル > プロセッサ割り込み優先レベル(IPL)

割り込み許可フラグ(Iフラグ)、割り込み要求ビット、割り込み要求レベル選択ビット、およびプロセッ サ割り込み優先レベル(IPL)はそれぞれ独立しており、互いに影響を与えることはありません。

プロセッサ割り込み優先レベル(IPL)または、各割り込み要求レベルを変更させたとき、変化したレベ ルが割り込みに反映するのは以下のタイミングです。

- REIT、FREIT命令でプロセッサ割り込み優先レベル(IPL)を変化させたとき、そのREIT、FREIT命 令から反映される。
- POPC、LDC、LDIPL命令でプロセッサ割り込み優先レベル(IPL)を変化させたとき、次の命令から 反映される。
- 各割り込み制御レジスタの割り込み要求レベルをMOV命令等で変化させたとき、レジスタの値が 書き換わって周辺バスクロックの1サイクル経過後から反映される。

#### 割り込み制御レジスタの変更 5.2.4

割り込み制御レジスタの変更は、そのレジスタに対応する割り込み要求が発生しない箇所で行ってく ださい。割り込み要求が発生する可能性がある場合は、割り込みを禁止状態にしてから変更してくださ ll.

また、割り込み制御レジスタを変更した直後に割り込みを許可状態にするときは、命令キューの影響 により割り込み許可フラグ(Iフラグ)のセットが割り込み制御レジスタの書き込みより先に実行されない ように、NOPを挿入するなどの対策を行ってください。

割り込みが禁止状態で、割り込み制御レジスタを書き換える命令を実行しているときに、そのレジス 夕に対応する割り込み要求が発生した場合、命令によっては割り込み要求ビットがセットされないこと があります。このことが問題になる場合は、以下の命令を使用してレジスタを変更するようにしてくだ さい。

- AND
- OR
- BCLR
- BSET

#### 割り込みシーケンス 5.3

割り込み要求が受け付けられてから割り込みルーチンが実行されるまでの割り込みシーケンスについて 説明します。

命令実行中に割り込み要求が発生すると、その命令の実行後に優先順位が判定され、次のサイクルから 割り込みシーケンスに移ります。ただし、RMPA、SCMPU、SIN、SMOVB、SMOVF、SMOVU、SOUT、 SSTR、SUNTIL、SWHILEの各命令は、命令実行中に割り込み要求が発生すると、命令の動作を一時中断し 割り込みシーケンスに移ります。

割り込みシーケンスでは、次の動作を順次行います。


- (1) CPUは割り込みアクノリッジを返すことで、割り込みコントローラから割り込み情報(割り込み番 号、割り込み要求レベル)を取得する。その後、該当する割り込みの要求ビットが"0"になる。
- (2) 割り込みシーケンス直前のフラグレジスタ(FLG)の内容をCPU内部の一時レジスタ\*1に退避する。
- (3) 割り込み許可フラグ(Iフラグ)、デバッグフラグ(Dフラグ)、およびスタックポインタ指定フラグ (Uフラグ)を "0" にする(ただしUフラグは、ソフトウェア割り込み番号128~255のINT命令を実行 した場合は変化しません)。
- (4) CPU内部の一時レジスタ\*1の内容をスタック領域に退避する。高速割り込みの場合は、フラグ退 避レジスタ(SVF)に退避する。
- (5) プログラムカウンタ(PC)の内容をスタック領域に退避する。高速割り込みの場合は、PC退避レジ スタ(SVP)に退避する。
- (6) プロセッサ割り込み優先レベル(IPL)に、受け付けた割り込みの割り込み要求レベルを設定する。
- (7) 割り込みベクタテーブルから受け付けた割り込み要因のベクタを取得する。
- (8) 取得した割り込みベクタをプログラムカウンタ(PC)にセットする。

割り込みシーケンス終了後は、割り込みルーチンの先頭番地から命令を実行します。

\*1 ユーザは使用できません。

#### 割り込み応答時間 5.3.1

割り込み応答時間とは、割り込み要求が発生してから割り込みルーチン内の最初の命令を実行するま での時間を示します。この時間は、割り込み要求発生時点から、そのとき実行している命令が終了する までの時間(a)と割り込みシーケンスを実行する時間(b)で構成されます。図 5.3 に割り込み応答時間を示 します。



#### 図 5.3 割り込み応答時間

- (a)の時間は、実行している命令によって異なります。
- (b)の時間は表 5.4のとおりです。

表 5.4 割り込みシーケンス実行時間

割り込み	割り込みベクタの番地	割り込みシーケンス実行時間(内部メモリ)
周辺機能	4バイト境界 <sup>*1</sup>	13サイクル <sup>*2</sup>
INT命令	4バイト境界 <sup>*1</sup>	11 サイクル
BRK命令(可変ベクタテーブル)	4バイト境界 <sup>*1</sup>	16サイクル
未定義命令	FFFFFDCh*3	12サイクル
オーバフロー	FFFFFE0h*3	12サイクル
BRK命令(固定ベクタテーブル)	FFFFFE4h*3	19サイクル
ウォッチドッグタイマ 電圧低下検出 発振停止検出	FFFFFFOh*3	11 サイクル
NMI	FFFFFF8h*3	10サイクル
シングルステップ BRK2命令 DBC割り込み	4バイト境界 <sup>*3</sup>	19サイクル
高速割り込み <sup>*4</sup>	ベクタテーブルは 内部レジスタ	11 サイクル

<sup>\*1</sup> 割り込みベクタテーブルは、なるべく4バイト境界に配置するようにしてください。4バイト境界 以外に配置した場合、実行時間が延びます。

- \*2 周辺バスのウェイト数が3以上のときは、(ウェイト数-2)だけサイクル数が増加します。
- \*3 ベクタテーブルのアドレスは4バイト境界固定です。
- \*4 高速割り込みは、これらの条件に影響されません。

#### プロセッサ割り込み優先レベル(IPL)の変化 5.3.2

割り込み要求が受け付けられると、プロセッサ割り込み優先レベル(IPL)には受け付けた割り込みの割 り込み要求レベルが設定されます。

割り込み要求レベルを持たない割り込み要求が受け付けられたときは、表 5.5に示す値がIPLに設定さ れます。

表 5.5 割り込み要求レベルを持たない割り込みとIPLの関係

割り込み要求レベルを持たない割り込み要因	設定されるIPLの値
NMI、ウォッチドッグタイマ、電圧低下検出、発振停止検出	7
リセット	0
その他	変化しない

#### レジスタ退避 5.3.3

割り込みシーケンスでは、フラグレジスタ(FLG)とプログラムカウンタ(PC)の内容だけがスタック領域 に退避されます。スタック領域へ退避する順番は、フラグレジスタープログラムカウンタの順です。図 5.4 に割り込み要求受付前のスタックの状態と、割り込み要求受付後のスタックの状態を示します。

高速割り込みの割り込みシーケンスでは、フラグレジスタ(FLG)はフラグ退避レジスタ(SVF)に、プロ グラムカウンタ(PC)はPC退避レジスタ(SVP)に退避されます。

その他の必要なレジスタは、割り込みルーチンの最初でソフトウェアによって退避してください。 PUSHM 命令を用いると、1命令でスタックポインタ(SP)を除くすべてのレジスタを退避することができ ます。




図 5.4 割り込み要求受付前/割り込み要求受付後のスタックの状態

#### 割り込みルーチンからの復帰 5.4

割り込みルーチンの最後でREIT命令を実行すると、スタック領域に退避されていた割り込みシーケンス 直前のフラグレジスタ(FLG)、およびプログラムカウンタ(PC)の内容が復帰されます。高速割り込みの場合 は、割り込みルーチンの最後でFREIT命令を実行すると、退避レジスタに退避されていた割り込みシーケ ンス直前のフラグレジスタ(FLG)、およびプログラムカウンタ(PC)の内容が復帰されます。その後、割り込 み要求受付前に実行していたプログラムに戻り、中断されていた処理が継続して実行されます。

割り込みルーチン内でソフトウェアによって退避したレジスタは、REIT、FREIT 命令実行前に POPM 命 今などを使用して復帰してください。

#### 割り込み優先順位 5.5

同一サンプリング時点(割り込みの要求があるかどうかを調べるタイミング)で2つ以上の割り込み要求が 存在した場合は、優先順位の高い割り込みが受け付けられます。

マスカブル割り込み(周辺機能割り込み)の優先順位は、割り込み要求レベル選択ビットによって任意の 優先順位を設定することができます。ただし、割り込み要求レベルが同じ設定の場合は、ハードウェアで 設定されている優先度\*1の高い割り込みが受け付けられます。

リセット(リセットは優先順位が一番高い割り込みとして扱われます)、ウォッチドッグタイマ割り込み など、ノンマスカブル割り込みの優先順位はハードウェアで設定されています。以下にハードウェアで設 定されている割り込み優先順位を示します。

## ウォッチドッグタイマ

電圧低下検出 > NMI > 周辺機能 > シングルステップ リセット> 発振停止検出

ソフトウェア割り込みは割り込み優先順位の影響を受けません。命令を実行すると必ず割り込みルーチ ンへ分岐します。

\*1 品種により異なります。ハードウェアマニュアルを参照してください。

#### 多重割り込み 5.6

割り込みルーチンへ分岐したときの状態を以下に示します。

- 割り込み許可フラグ(Iフラグ)は "0" (割り込み禁止状態)
- •受け付けた割り込みの割り込み要求ビットは"0"
- プロセッサ割り込み優先レベル(IPL)は受け付けた割り込みの割り込み要求レベル

割り込みルーチン内で割り込み許可フラグ(Iフラグ)を"1"にすることによって、プロセッサ割り込み優 先レベル (IPL) より高い要求レベルを持つ割り込み要求を受け付けることができます。図 5.5 に多重割り込 みの処理例を示します。

なお、優先順位が低いために受け付けられなかった割り込み要求は保持されます。REIT、FREIT 命令に よってIPLが復帰され、割り込み要求レベルの判定が行われたとき、保持されていた割り込み要求の割り込 み要求レベルが復帰されたプロセッサ割り込み優先レベル(IPL)より大きければ、保持されていた割り込み 要求が受け付けられます。




図 5.5 多重割り込み

#### 割り込みの注意事項 5.7

以下に割り込みを使用する上での注意事項を列挙します。

### (1) スタックポインタの設定

リセット直後、スタックポインタの値は00000000hに初期化されています。そのため、スタックポイン 夕に値を設定する前に割り込みを受け付けると暴走の要因となります。割り込みを許可する前に、必ず スタックポインタに値を設定してください。

特に、NMI割り込みを使用する場合は、プログラムの先頭でスタックポインタを設定してください。 NMI割り込みは、PM2レジスタのPM24ビットを"1"にした直後から受け付けられます。

スタックポインタには4の倍数のアドレスを設定してください。4の倍数を設定したほうが命令実行効 率が良くなります。

# (2) 割り込み制御レジスタの変更

割り込み制御レジスタの変更は、そのレジスタに対応する割り込み要求が発生しない箇所で行ってく ださい。割り込み要求が発生する可能性がある場合は、割り込みを禁止状態にしてから変更してくださ L1.

また、割り込み制御レジスタを変更した直後に割り込みを許可状態にするときは、命令キューの影響 により割り込み許可フラグ(Iフラグ)のセットが割り込み制御レジスタの書き込みより先に実行されない ように、NOPを挿入するなどの対策を行ってください。

割り込みが禁止状態で、割り込み制御レジスタを書き換える命令を実行しているときに、そのレジス 夕に対応する割り込み要求が発生した場合、命令によっては割り込み要求ビットがセットされないこと があります。このことが問題になる場合は、以下の命令を使用してレジスタを変更するようにしてくだ さい。

- AND
- OR
- BCLR
- BSET

### (3) ストップモード/ウェイトモードの解除

周辺機能割り込みでストップモード/ウェイトモードを解除する場合、対象となる割り込みはあらかじ め割り込み許可状態にし、割り込みの要求レベルをストップ/ウェイト復帰用割り込み優先レベル選択 ビットで指定したレベルより高いレベルに設定する必要があります。ストップ/ウェイト復帰用割り込み 優先レベル選択ビットにはフラグレジスタ (FLG) のプロセッサ割り込みレベル (IPL) と同じ値を設定して ください。

リセット、NMI割り込みは、ストップ/ウェイト復帰用割り込み優先レベル選択ビットの影響を受けず、 ストップモード/ウェイトモードを解除します。

Page 275 of 280

索引	DPビット	
27.31	DSA	
<b>*1</b> 8	dsp3	
記号	DSR	
#imm3 175	Dフラグ	8
#imm4175		
#1111114175	F	
数字		
数于	FB	
0番地相対25, 34	FB相対	•
	FB相対間接	
0番地相対間接	FLG	
10進数12	flg	
	FLG直接	
Α	FOフラグ	
	FUフラグ	8
A05		
A1 5	G	
A2 5		
A3 5	gen0	175
В	gen1	
В	gen2	174
L'4 470	greg	176
bit		
BRK2割り込み	I	
BRK割り込み 265		
Bフラグ8	INTB	5
_	INT命令割り込み	265
C	IPL	
	ISP	
creg 177	lフラグ	8, 267
Cフラグ7		
	N	
D		
	NMI割り込み	266
DCR6		
DCT	0	
DDA7		
DDR	Οフラグ	8
dest16 DMAソースアドレスリロードレジスタ 6		
	Р	
DMA ソースアドレスレジスタ		
DMA ターミナルカウントリロードレジスタ 6	PC	5
DMA ターミナルカウントレジスタ 6	PC退避レジスタ	6
DMAデスティネーションアドレスリロードレ		
ジスタ7	R	
DMA デスティネーションアドレスレジスタ 7	<del></del>	
DMAモードレジスタ6	R0	5
DMD 6	R0H	5

R0L5	アドレス空間	3
R1 5		
R1H5	L1	
R1L5		
R2 5 R2H 5	一般命令アドレッシング	22
R2L 5	インデックス命令	162
R2R0 5	アドレッシングモード	170
R35	次に実行できる命令	169
R3H5		
R3L5	う	
R3R1 5		
R4 5	ウォッチドッグタイマ	266
R5 5		
R65	え	
R6R4 5 R7 5		
R7R55	演算長	174
RND9		
•	お	
S	オーバフローフラグ	0
SB5	オーバフロー割り込み	
SB相対 26, 35	オペコード	
SB相対間接28	オペランド	•
src 16	オペランドの指定	
SVF6	オペレーション	41
SVP	45	
Sフラグ8	מל	
U	拡張命令アドレッシング	22
_	可変ベクタテーブル	
USP5	間接命令アドレッシング	22
Uフラグ8		
	き	
V	_	
	記述例	41
VCT6	機能	41
	キャリフラグ	7
Z		
	<	
Zフラグ8		
	クイック形式	16
あ		
751712577	Ξ	
アドレスレジスタ5		_
アドレスレジスタ間接25, 35 アドレスレジスタ相対25, 35	高速割り込み	
V N L V L N L N M N T	構文	39. 42. 173
アドレスレジスタ相対間接	個文 固定小数点 固定小数点位置指定ビット	13

固定ベクタテーブル18	E	
<b>ਰ</b>	ニーモニック	39, 173
サイクル数39, 173 サイズ指定子39	Ø	
サインフラグ8	ノンマスカブル割り込み	265
U	は	
ジェネリック形式16	ハードウェア割り込み	266
周辺I/O割り込み 266	バイト数	173
ショート形式16		
シングルステップ割り込み266	υ	
<del>र</del> ्ग	ビット	
•	ビット命令アドレッシング	22
スタックポインタ相対31		
スタックポインタ指定フラグ8	<i>\5</i> \	
スタティックベースレジスタ5		
ストリング14	符号拡張即值	25
	浮動小数点	
t	浮動小数点アンダフローフラグ …	8
	浮動小数点オーバフローフラグ	8
整数12	浮動小数点丸め演算モード	9
絶対 33, 34	フラグ退避レジスタ	6
ゼロフラグ8	フラグレジスタ	5
ゼロ形式 16	フラグ変化	
選択可能なsrc/dest (label)41	フレームベースレジスタ	
専用レジスタ直接32	プログラムカウンタ	5
	プログラムカウンタ相対	
<del>र</del>	プロセッサ割り込み優先レベル	9, 268
即值24	^	
ソフトウェア割り込み265		
	ベクタテーブル	
て	ベクタレジスタ	6
データタイプ12	ま	
データレジスタ5		
デバッグフラグ8	マスカブル割り込み	265
ح	み	
特殊割り込み	未定義命令割り込み	265
「塩土学会 アドレッドバンク りつ		

め

命令コード	39, 173
命令フォーマット	16
命令フォーマット指定子	39
ф	
ユーザスタックポインタ	5
Ŋ	
リセット	11, 266
ħ	
1 > > 7 /2	4
レジスタ	
レジスタ直接	
レジスタバンクレジスタバンク指定フラグ	
レンスタハノク指定ノラク	8
ゎ	
割り込み	
許可	267
禁止	267
分類	264
要因	264
レジスタ退避	272
割り込み応答時間	271
割り込み許可フラグ	8, 267
割り込みシーケンス	270
割り込み制御レジスタ	269
割り込みテーブルレジスタ	
割り込みベクタテーブル	18
割り込み優先レベル	
割り込み要求ビット	267

(次)	訂記録	R32C/100シリーズ ソフトウェアマニュアル	
D 78/- 17		改訂内容	
Rev.	発行日	ページ	ポイント

初版発行

2009.01.07

1.00

R32C/100シリーズ ソフトウェアマニュアル

発行年月日 2009年1月7日 Rev.1.00

発行 株式会社 ルネサス テクノロジ 営業統括部 〒100-0004 東京都千代田区大手町2-6-2

© 2009. Renesas Technology Corp., All rights reserved. Printed in Japan.

R32C/100 シリーズ ソフトウェアマニュアル

