

RENESAS TECHNICAL UPDATE

〒135-0061 東京都江東区豊洲 3-2-24 豊洲フォレシア
ルネサス エレクトロニクス株式会社

問合せ窓口 <https://www.renesas.com/jp/ja/support/contact/>

製品分類	システムLSI	発行番号	TN-RZ*-A0081A/J	Rev.	第1版
題名	UART DE 信号のハードウェア制御不具合		情報分類	技術情報	
適用製品	RZ/N1 シリーズ (詳細は下記参照)	対象ロット等	関連資料	RZ/N1 シリーズ ユーザーズマニュアル (詳細は下記参照)	
		全ロット			

UART DE (データインペブル) 信号のハードウェア制御不具合が判明いたしましたので報告いたします。お手数をおかけしますが、本内容をご配慮の上、ご使用くださいますようお願いいたします。

1. 適用製品

製品分類	製品型名	パッケージタイプ	機能構成
RZ/N1D	R9A06G032NGBG	400BGA	デュアル Cortex-A7、PRP/HSR
	R9A06G032VGBG	400BGA	デュアル Cortex-A7
	R9A06G032PGBG	400BGA	デュアル Cortex-A7、PRP/HSR、セキュリティ
	R9A06G032EGBG	400BGA	デュアル Cortex-A7、セキュリティ
	R9A06G032VGBA	324BGA	デュアル Cortex-A7
	R9A06G032EGBA	324BGA	デュアル Cortex-A7、セキュリティ
RZ/N1S	R9A06G033NGBG	324BGA	シングル Cortex-A7、PRP
	R9A06G033PGBG	324BGA	シングル Cortex-A7、PRP、セキュリティ
	R9A06G033VGBA	196BGA	シングル Cortex-A7
	R9A06G033EGBA	196BGA	シングル Cortex-A7、セキュリティ
RZ/N1L	R9A06G034VGBA	196BGA	Cortex-M3



2. 関連資料

関連資料名	文書番号	改訂前版数	改訂後版数
RZ/N1D グループ、RZ/N1S グループ、RZ/N1L グループ ユーザーズマニュアル：周辺機能 2 編	R01UH0752JJ****	V1.10	V1.20

3. 不具合内容および発生条件

ハードウェア制御による DE 制御 (rUart_CTRLTO.bUart_EnableDE=1) を使用した場合、DE 信号がアサートされる前に送信データが出力される場合があります。

不具合が起こった場合、UART_TXD のスタートビットが先にアサートされ、0.5Bit 期間後に DE がアサートされます。これにより、受信側でスタートビットを正常に検出できない可能性が生じます。



不具合はランダムに発生し、確率は以下となります。

Serial Clock (UART[m]_SCLK)	Baud Rate	Baud Rate Divisor (bUart_DLH,bUART_DLL)	発生確率
48 MHz	9600	313	0.02%
48 MHz	19200	156	0.04%
48 MHz	115200	26	0.24%
83.3 MHz	9600	543	0.01%
83.3 MHz	19200	271	0.02%
83.3 MHz	115200	45	0.14%

4. 不具合の回避策

ハードウェアによる DE 信号制御 (rUart_CTRLTO.bUart_EnableDE=1) は使用不可となります。

GPIO か rUart_MCR.bUart_RTS (rUart_MCR.bUart_AFCE=0 時) を使用し、ソフトウェアにより DE 信号を制御して下さい。

5. サンプルドライバ

ハードウェアによる DE 信号制御は使用不可となるため、サンプルドライバは用意していません。

尚、当社より提供の MODBUS サンプルコードは当該機能を使用していないため、改訂の予定はありません。