
RL78/G12

シリアル・インタフェース IICA（スレーブ送受信）

R01AN1372JJ0110

Rev. 1.10

2013.03.01

要旨

本アプリケーションノートでは、シリアル・インタフェース IICA によるスレーブ送受信機能の使用方法を説明します。IICA を使用してシングルマスタ・システムでのスレーブ動作（アドレス受信、データ送受信）を行います。

対象デバイス

RL78/G12

本アプリケーションノートを他のマイコンへ適用する場合、そのマイコンの仕様にあわせて変更し、十分評価してください。

目次

1. 仕様	3
2. 動作確認条件	18
3. 関連アプリケーションノート	18
4. ハードウェア説明	19
4.1 ハードウェア構成例	19
4.2 使用端子一覧	19
5. ソフトウェア説明	20
5.1 動作概要	20
5.2 オプション・バイトの設定一覧	21
5.3 定数一覧	21
5.4 変数一覧	22
5.5 関数（サブルーチン）一覧	22
5.6 関数仕様	23
5.7 フローチャート	24
5.7.1 CPU 初期化関数	25
5.7.2 入出力ポート設定	26
5.7.3 クロック発生回路の設定	27
5.7.4 IICA0 の初期設定	28
5.7.5 メイン処理	34
5.7.6 IICA0 通信バッファ設定関数	37
5.7.7 IICA0 割り込み処理	37
5.7.8 IICA0 スレーブ・ハンドラ	38
5.7.9 エラー・フラグ返却処理	40
6. サンプルコード	41
7. 参考ドキュメント	41

1. 仕様

本アプリケーションノートでは、シリアル・インタフェース IICA を使用してシングルマスタ・システムでのスレーブ送受信（アドレス受信、データ送受信）を行う方法を説明します。

表 1.1に使用する周辺機能と用途を、図 1.1 に IIC 通信の概要を示します。

図 1.2 から図 1.8 に IIC 通信のタイミング・チャートを示します。

表 1.1 使用する周辺機能と用途

周辺機能	用途
シリアル・インタフェース IICA	シングルマスタ・システムでの IIC スレーブ送受信を行う (SCLA0 端子と SDAA0 端子を使用)。




図 1.1 IIC 通信の概要

1.1 スレーブとしての通信の仕様

このスレーブ・プログラムは 16 バイトのデータ・バッファを内蔵しています。通信を開始すると、必ずデータ・バッファの先頭からデータの格納／読み出しを行います。また、マスタから 16 バイト以上の通信が行われた場合には、16 バイト目の次はデータ・バッファの先頭に戻ります。このため、マスタからのデータ送信に対しては必ず ACK 応答を行います。データ受信が完了すると、次の送信に備えて、データ・バッファ内の全データのビット 4 をセットします。

備考 参考として次ページ以降に IIC バスの動作例の解説を記載しておきます。

(1) マスタ→スレーブ通信 1 (スタート・コンディション～アドレス～データ)




図 1.2 IIC 通信タイミング・チャート (マスタ→スレーブ通信例) (1/4)

- ① マスタ側でスタート・コンディション・トリガがセット (STT0=1) されると、SDAA0 ラインが立ち下がり、スタート・コンディションが生成されます。その後、スタート・コンディションを検出 (STD0=1) すると、マスタ側はマスタ通信状態 (MSTS0=1) になります。ホールド時間経過後、SCLA0 ラインが立ち下がり、通信準備が完了となります。
- ② マスタ側で IICA0 レジスタにアドレス+データ方向ビット W (送信) が書き込まれると、スレーブ・アドレスが送信されます。
- ③ 受信したアドレスとスレーブのアドレスが一致した場合^注、スレーブ側のハードウェアより ACK0 がマスタ側へ送信され、9 クロック目の立ち上がり時に、マスタ側で ACK が検出 (ACKD0=1) されます。
- ④ 9 クロック目の立ち下がり、マスタ側の割り込み (INTIICA0:アドレス送信完了の割り込み) が発生し、スレーブはアドレスが一致した場合、割り込み (INTIICA0:アドレス一致の割り込み) が発生します。さらに、マスタ側およびアドレスが一致したスレーブ側はウェイト (SCLA0 ライン:ロウ・レベル) を発生させます。^注。
- ⑤ マスタ側が IICA0 レジスタに送信データを書き込み、マスタ側はウェイトを解除します。
- ⑥ スレーブ側は受信動作となるため、8 クロック・ウェイト (WTIM0=0) を選択します。スレーブ側がウェイトを解除 (WREL0=1) すると、マスタ側からスレーブ側にデータ転送が開始されます。

注 受信アドレスと自局アドレスが不一致の場合は、スレーブ側は ACK をマスタ側へ返しません (NACK)。また、スレーブ側の INTIICA0 割り込み (アドレス一致の割り込み) は発生せず、スレーブ側のウェイトは入りません。ただし、マスタ側は ACK、NACK のどちらの場合でも、INTIICA0 割り込み (アドレス送信完了の割り込み) が発生します。

(2) マスタ→スレーブ通信 2 (アドレス~データ~データ)




図 1.3 IIC 通信タイミング・チャート (マスタ→スレーブ通信例) (2/4)

- ③ 受信したアドレスとスレーブのアドレスが一致した場合^注、スレーブ側のハードウェアより ACK がマスタ側へ送信され、9 クロック目の立ち上がり時に、マスタ側で ACK が検出 (ACKD0=1) されます。
- ④ 9 クロック目の立ち下がり、マスタ側の割り込み (INTIICA0:アドレス送信完了の割り込み) が発生し、スレーブはアドレスが一致した場合、割り込み (INTIICA0:アドレス一致の割り込み) が発生しません。さらに、マスタ側およびアドレスが一致したスレーブ側はウェイト (SCLA0 ライン:ロウ・レベル) を発生させます。
- ⑤ マスタ側が IICA0 レジスタに送信データを書き込み、マスタ側はウェイトを解除します。
- ⑥ スレーブ側は受信動作となるため、8 クロック・ウェイト (WTIM0=0) を選択します。スレーブ側がウェイトを解除 (WREL0=1) すると、マスタ側からスレーブ側にデータ転送が開始されます。
- ⑦ データ転送完了後、8 クロック目の立ち下がり時にスレーブ側のハードウェアによるウェイト (SCLA0 ライン:ロウ・レベル) が発生し、スレーブ側で割り込み (INTIICA0:転送完了割り込み) が発生しません。
- ⑧ スレーブ側が受信データを読み出して、ウェイトを解除 (WREL0=1) すると、ACK がマスタ側へ送信され、9 クロック目の立ち上がり時に、マスタ側で ACK が検出 (ACKD0=1) されます。
- ⑨ 9 クロック目の立ち下がり、マスタ側によるウェイト (SCLA0 ライン:ロウ・レベル) が発生し、マスタ側で割り込み (INTIICA0:転送完了割り込み) が発生します。
- ⑩ マスタ側が IICA0 レジスタに送信データを書き込み、マスタ側がウェイトを解除すると、マスタ側からスレーブ側にデータ転送が開始されます。

注 受信アドレスと自局アドレスが不一致の場合は、スレーブ側は ACK をマスタ側へ返しません (NACK)。また、スレーブ側の INTIICA0 割り込み (アドレス一致の割り込み) は発生せず、スレーブ側のウェイトは入りません。ただし、マスタ側は ACK、NACK のどちらの場合でも、INTIICA0 割り込み (アドレス送信完了の割り込み) が発生します。

(3) マスタ→スレーブ通信 3 (データ～データ～ストップ・コンディション)




図 1.4 IIC 通信タイミング・チャート (マスタ→スレーブ通信例) (3/4)

- ⑦ データ転送完了後、8クロック目の立ち下がり時にスレーブ側のハードウェアによるウェイト (SCLA0ライン:ロウ・レベル)が発生し、スレーブ側で割り込み (INTIICA0:転送完了割り込み)が発生します。
- ⑧ スレーブ側が受信データを読み出して、ウェイトを解除 (WREL0=1)すると、ACKがマスタ側へ送信され、9クロック目の立ち上がり時に、マスタ側でACKが検出 (ACKD0=1)されます。
- ⑨ 9クロック目の立ち下がり、マスタ側によるウェイト (SCLA0ライン:ロウ・レベル)が発生し、マスタ側の割り込み (INTIICA0:アドレス送信完了の割り込み)が発生します。
- ⑩ マスタ側がIICA0レジスタに送信データを書き込み、マスタ側はウェイトを解除すると、マスタ側からスレーブ側にデータ転送が開始されます。
- ⑪ データ転送完了後、8クロック目の立ち下がり時にスレーブ側のハードウェアによるウェイト (SCLA0ライン:ロウ・レベル)が発生し、スレーブ側で割り込み (INTIICA0:転送完了割り込み)が発生します。
- ⑫ スレーブ側が受信データを読み出して、ウェイトを解除 (WREL0=1)すると、ACKがマスタ側へ送信され、9クロック目の立ち上がり時に、マスタ側でACKが検出 (ACKD0=1)されます。
- ⑬ 9クロック目の立ち下がり、マスタ側によるウェイト (SCLA0ライン:ロウ・レベル)が発生し、マスタ側で割り込み (INTIICA0:転送完了の割り込み)が発生します。
- ⑭ ストップ・コンディション・トリガをセット (SPT0=1)すると、SDAA0ラインを立ち下げ、SCLA0ラインを立ち上げ、ストップ・コンディションセットアップ時間経過後、SDAA0ラインを立ち上げることでストップ・コンディションが生成されます。
- ⑮ ストップ・コンディションが生成されると、スレーブ側でストップ・コンディションが検出され (SPD0=1)、スレーブ側でIICA0割り込み (ストップ・コンディションの割り込み)が発生します。

(4) マスタ→スレーブ通信 4 (データ～リスタート・コンディション～アドレス)




図 1.5 IIC 通信タイミング・チャート (マスタ→スレーブ通信例) (4/4)

- ⑦ データ転送完了後、8クロック目の立ち下がり時にスレーブ側のハードウェアによるウェイト (SCLA0ライン:ロウ・レベル)が発生し、スレーブ側で割り込み (INTIICA0:転送完了割り込み)が発生します。
- ⑧ スレーブ側が受信データを読み出して、ウェイトを解除 (WREL0=1)すると、ACKがマスタ側へ送信され、9クロック目の立ち上がり時に、マスタ側でACKが検出 (ACKD0=1)されます。
- ⑨ 9クロック目の立ち下がり、マスタ側によるウェイト (SCLA0ライン:ロウ・レベル)が発生し、マスタ側で割り込み (INTIICA0:転送完了の割り込み)が発生します。
- ⑩ マスタ側で再度スタート・コンディション・トリガがセット (STT0=1)されると、SCLA0ラインが立ち上がり、リスタート・コンディションセットアップ時間後、SDAA0ラインが立ち下がり、スタート・コンディションが生成されます。その後、スタート・コンディションを検出 (STD0=1)すると、ホールド時間経過後、バス・クロックラインが立ち下がり、通信準備が完了となります。
- ⑪ マスタ側がIICA0レジスタにスレーブ・アドレスを書き込み、マスタ側からスレーブ側にアドレス転送が開始されます。

(5) スレーブ→マスタ通信 1 (スタート・コンディション～アドレス～データ)




図 1.6 IIC 通信タイミング・チャート (スレーブ→マスタ通信例) (1/3)

- ① マスタ側でスタート・コンディション・トリガがセット (STT0=1) されると、SDAA0 ラインが立ち下がり、スタート・コンディションが生成されます。その後、スタート・コンディションを検出 (STD0=1) すると、マスタ側はマスタ通信状態 (MSTS0=1) になります。ホールド時間経過後、SCLA0 ラインが立ち下がり、通信準備が完了となります。
- ② マスタ側で IICA0 レジスタにアドレス+データ方向ビット R (受信) が書き込まれると、スレーブ・アドレスが送信されます。
- ③ 受信したアドレスとスレーブのアドレスが一致した場合^注、スレーブ側のハードウェアより ACK がマスタ側へ送信され、9 クロック目の立ち上がり時に、マスタ側で ACK が検出 (ACKD0=1) されます。
- ④ 9 クロック目の立ち下がり、マスタ側の INTIICA0 割り込み (アドレス送信完了の割り込み) が発生し、スレーブはアドレスが一致した場合、INTIICA0 割り込み (アドレス一致の割り込み) が発生します。さらに、マスタ側およびアドレスが一致したスレーブ側はウェイト (SCLA0 ライン: ロウ・レベル) を発生させます。
- ⑤ マスタ側は受信動作となるため、8 クロック・ウェイト (WTIM0=0) を選択します。
- ⑥ スレーブ側が IICA0 レジスタに送信データを書き込み、スレーブ側はウェイトを解除します。
- ⑦ マスタ側がウェイトを解除 (WREL0=1) すると、スレーブ側からマスタ側にデータ転送が開始されます。

注 受信アドレスと自局アドレスが不一致の場合は、スレーブ側は ACK をマスタ側へ返しませんが (NACK)。また、スレーブ側の INTIICA0 割り込み (アドレス一致の割り込み) は発生せず、スレーブ側のウェイトも入りません。ただし、マスタ側は ACK、NACK のどちらの場合でも、INTIICA0 割り込み (アドレス送信完了の割り込み) が発生します。

(6) スレーブ→マスタ通信 2 (アドレス～データ～データ)




図 1.7 IIC 通信タイミング・チャート (スレーブ→マスタ通信例) (2/3)

- ③ 受信したアドレスとスレーブのアドレスが一致した場合^注、スレーブ側のハードウェアより ACK がマスタ側へ送信され、9 クロック目の立ち上がり時に、マスタ側で ACK が検出 (ACKD0=1) されます。
- ④ 9 クロック目の立ち下がり、マスタ側の INTIICA0 割り込み (アドレス送信完了の割り込み) が発生し、スレーブはアドレスが一致した場合、INTIICA0 割り込み (アドレス一致の割り込み) が発生します。さらに、マスタ側とアドレスが一致したスレーブ側によるウェイト (SCLA0 ライン: ロウ・レベル) を発生させます。
- ⑤ マスタ側は受信動作となるため、8 クロック・ウェイト (WTIM0=0) を選択します。
- ⑥ スレーブ側が IICA0 レジスタに送信データを書き込み、スレーブ側はウェイトを解除します。
- ⑦ マスタ側がウェイトを解除 (WREL0=1) すると、スレーブ側からマスタ側にデータ転送が開始されます。
- ⑧ 8 クロック目の立ち下がり、マスタ側によるウェイト (SCLA0 ライン: ロウ・レベル) が発生し、マスタ側の INTIICA0 割り込み (転送完了の割り込み) が発生します。また、マスタ側のハードウェアより ACK がスレーブ側へ送信されます。
- ⑨ マスタ側は受信データを読み出して、ウェイトを解除 (WREL0=1) します。
- ⑩ 9 クロック目の立ち上がり時に、スレーブ側で ACK が検出 (ACKD0=1) されます。
- ⑪ 9 クロック目の立ち下がり、スレーブ側によるウェイト (SCLA0 ライン: ロウ・レベル) が発生し、スレーブ側は INTIICA0 割り込み (転送完了の割り込み) が発生します。
- ⑫ スレーブ側の IICA0 レジスタに送信データを書き込むと、スレーブ側のウェイトは解除され、スレーブ側からマスタ側にデータ転送が開始されます。

注 受信アドレスと自局アドレスが不一致の場合は、スレーブ側は ACK をマスタ側へ返しませんが (NACK)。また、スレーブ側の INTIICA0 割り込み (アドレス一致の割り込み) は発生せず、スレーブ側のウェイトも入りません。ただし、マスタ側は ACK、NACK のどちらの場合でも、INTIICA0 割り込み (アドレス送信完了の割り込み) が発生します。

(7) スレーブ→マスタ通信 3 (データ～データ～ストップ・コンディション)




図 1.8 IIC 通信タイミング・チャート (スレーブ→マスタ通信例) (3/3)

- ⑧ 8クロック目の立ち下がりで、マスタ側によるウェイト (SCLA0 ライン:ロウ・レベル) が発生し、マスタ側の INTIICA0 割り込み (転送完了の割り込み) が発生します。さらに、マスタ側のハードウェアより ACK がスレーブ側へ送信されます。
- ⑨ マスタ側は受信データを読み出して、ウェイトを解除 (WREL0=1) します。
- ⑩ 9クロック目の立ち上がり時に、スレーブ側で ACK が検出 (ACKD0=1) されます。
- ⑪ 9クロック目の立ち下がりで、スレーブ側によるウェイト (SCLA0 ライン:ロウ・レベル) が発生し、スレーブ側は INTIICA0 割り込み (転送完了の割り込み) が発生します。
- ⑫ スレーブ側の IICA0 レジスタに送信データを書き込むと、スレーブ側のウェイトは解除され、スレーブ側からマスタ側にデータ転送が開始されます。
- ⑬ 8クロック目の立ち下がりで、マスタ側 INTIICA0 の割り込み (転送完了の割り込み) が発生し、マスタ側によるウェイト (SCLA0 ライン:ロウ・レベル) が発生します。また、マスタ側のハードウェアより ACK がスレーブ側へ送信されます。
- ⑭ マスタ側はスレーブ側に最終データであること (通信終了) を通知するため、NACK 応答に設定 (ACKE0=0) し、ウェイト・タイミングを 9クロック・ウェイト (WTIM0=1) に変更します。
- ⑮ マスタ側がウェイトを解除 (WREL0=1) すると、スレーブ側は 9クロック目の立ち上がりで NACK を検出 (ACKD0=0) します。
- ⑯ 9クロック目の立ち下がりで、マスタ側とスレーブ側によるウェイト (SCLA0 ライン:ロウ・レベル) が発生し、マスタ側とスレーブ側で INTIICA0 割り込み (転送完了の割り込み) が発生します。
- ⑰ マスタ側でストップ・コンディション発行 (SPT0=1) すると、SDAA0 ラインが立ち下がり、マスタ側のウェイトが解除されます。その後、マスタ側は SCLA0 ラインが立ち上がるまで待機します。
- ⑱ スレーブ側は通信を終了するためにウェイトを解除 (WREL0=1) します。スレーブによるウェイトが解除されると、SCLA0 ラインが立ち上がります。
- ⑲ マスタ側は SCLA0 ラインが立ち上がったことを確認すると、ストップ・コンディションセットアップ時間経過後、SDAA0 ラインを立ち上げ、ストップ・コンディションを発行します。ストップ・コンディションが生成されると、スレーブ側でストップ・コンディションが検出 (SPD0=1) され、マスタ側、スレーブ側で INTIICA0 割り込み (ストップ・コンディションの割り込み) が発生します。

2. 動作確認条件

本アプリケーションノートのサンプルコードは、下記の条件で動作を確認しています。

表 2.1 動作確認条件

項目	内容
使用マイコン	RL78/G12 (R5F1026A)
動作周波数	<ul style="list-style-type: none">● 高速オンチップ・オシレータ (HOCO) クロック : 24MHz● CPU/周辺ハードウェア・クロック : 24MHz
動作電圧	5.0V (2.9V~5.5V で動作可能) LVD 動作 (V_{LVI}) : リセット・モード 2.81V (2.76V~2.87V)
統合開発環境	ルネサス エレクトロニクス製 CubeSuite+ V1.02.00
アセンブラ	ルネサス エレクトロニクス製 RA78K0R V1.60
使用ボード	RL78/G12 ターゲット・ボード (QB-R5F1026A-TB)

3. 関連アプリケーションノート

本アプリケーションノートに関連するアプリケーションノートを以下に示します。併せて参照してください。

RL78/G12 初期設定 (R01AN1030J) アプリケーションノート

RL78/G12 IICA マスタ送受信 (R01AN1371J) アプリケーションノート

4. ハードウェア説明

4.1 ハードウェア構成例

図 4.1 に本アプリケーションノートで使用するハードウェア構成例を示します。




図 4.1 ハードウェア構成

注 30ピン製品のみ

注意 1 この回路イメージは接続の概要を示す為に簡略化しています。実際に回路を作成される場合は、端子処理などを適切に行い、電気的特性を満たすように設計してください（入力専用ポートは個別に抵抗を介してVDD又はVSSに接続して下さい）。

2 VDDはLVDにて設定したリセット解除電圧（ V_{LVI} ）以上にしてください。

4.2 使用端子一覧

表 4.1に使用端子と機能を示します。

表 4.1 使用端子と機能

端子名	入出力	内容
P60/KR4/SCLA0	入出力	IICA0のシリアル・クロック入出力端子
P61/KR5/SDAA0	入出力	IICA0のシリアル・データ送受信端子

5. ソフトウェア説明

5.1 動作概要

本アプリケーションノートでは、シリアル・インタフェース IICA を利用して IICA スレーブ送受信（アドレス受信、データ送信／データ受信）動作を行います。

(1) シリアル・インタフェース IICA の初期設定を行います。

<設定条件>

- 動作モードをファースト・モードに設定します。
- 転送クロックを 400kHz に設定します。
- 自局アドレスを A0H に設定します。
- デジタル・フィルタの動作をオンに設定します。
- 9クロック目で割り込みが発生するように設定します。
- ストップ・コンディション割り込み許可に設定します。
- P60/KR4/SCLA0 端子を転送クロック入出力用に、P61/KR5/SDAA0 端子をデータ送信／受信用に設定します。

(2) 通信用バッファ（16 バイト）を準備します。

(3) 設定完了後は、消費電力を低く抑えるために IICA のウェイク・アップ機能を使用します。STOP 命令を実行して、自局アドレスまたは拡張コード受信割り込み（INTIICA0）を待ちます。

(4) 自局アドレスまたは拡張コードを受信するとウェイク・アップし、データ通信を開始します。

(5) マスタからのデータ受信の場合、通信用バッファにデータを格納します。

(6) マスタへのデータ送信の場合、マスタ側にデータを送信します。

(7) 上記 (2) ～ (6) を繰り返します。

注意 本サンプルコードは、RL78/G12 IICA マスタ送受信（R01AN1371J）アプリケーションノートに対応しています。

通信完了の条件は、データ送受信中のストップ・コンディション検出と送信中の NACK 検出です。受信が完了すると、送信に備えてデータ・バッファ中の全データのビット 4 をセットします。

5.2 オプション・バイトの設定一覧

表 5.1 にオプション・バイト設定を示します。

表 5.1 オプション・バイト設定

アドレス	設定値	内容
000C0H	01101110B	ウォッチドッグ・タイマ 動作停止 (リセット解除後、カウント停止)
000C1H	01111111B	LVD リセット・モード 2.81V (2.76V~2.87V)
000C2H	11100000B	HS モード、HOCO : 24MH
000C3H	1000101B	オンチップ・デバッグ許可

5.3 定数一覧

表 5.2 にサンプルコードで使用する定数を示します。

表 5.2 サンプルコードで使用する定数

定数名	設定値	内容
BAUDRATE	400	kbps 単位の転送速度 (FAST モードの 400kbps)
FHOCO	24	MHz 単位の HOCO 発振周波数 (24MHz)
OPCLK	FHOCO/2	MHz 単位の IICA0 動作クロック (12MHz)
DIICWL	$(13 * OPCLK + 9) / 10$	IICWL0 レジスタ設定値 (16)
RISETIME	100	信号立ち上がり時間 (100ns)
FALLTIME	100	信号立ち下がり時間 (100ns)
WIDTHHIGH	$1200 - (RISETIME + FALLTIME)$	SCLA0 ハイ・レベル幅 (1000ns)
DIICWH	$(WIDTHHIGH * OPCLK + 999) / 1000$	IICWH0 レジスタ設定値 (12)
CSLFADDR	0A0H	スレーブのアドレス
CDATANO	16	データ用バッファのサイズ

5.4 変数一覧

表 5.3 にグローバル変数を示します。

表 5.3 グローバル変数

Type	Variable Name	Contents	Function Used
8ビット×16配列	RRCVBUF	データ用バッファ	main, SINTIICA0
8ビット	RBUFFPOS	バッファ・ポインタ	main, SINTIICA0
8ビット	RIICINFO	IICA0 動作モード・フラグ FMODE（ビット7）：通信中フラグ 0：通信中ではない 1：通信中 FDIR（ビット6）：通信方向フラグ 0：受信 1：送信 FREADY（ビット5）：（未使用） 0：レディではない 1：レディ（通信可能） FPREAD（ビット4）：前回モード 0：前回は送信 1：前回は受信	main, SINTIICA0

5.5 関数（サブルーチン）一覧

表 5.4 に関数（サブルーチン）一覧を示します。

表 5.4 関数（サブルーチン）一覧

関数名	概要
STARTIICA0	IICA0 の初期設定を行い、通信待機状態にします。
IINTIICA0	INTIICA0 の割り込み処理ルーチンです。
SINTIICA0	INTIICA0 の割り込みで実際の処理を行います。

5.6 関数仕様

サンプルコードの関数仕様を示します。

[関数名] STARTIICA0

概要	IICA0 のハードウェアの初期設定
説明	IICA0 をファースト・モードのスレーブ・アドレス A0H で初期設定を行います。
引数	なし
リターン値	なし
備考	なし

[関数名] IINTIICA0

概要	INTIICA0 の割り込み処理
説明	INTIICA0 を受け付けて処理するルーチンです。実際の通信処理はサブルーチン SINTIICA0 で処理します
引数	なし
リターン値	なし
備考	なし

[関数名] SINTIICA0

概要	IICA0 の割り込みハンドラ処理
説明	INTIICA0 の割り込みによる処理の本体部分です。
引数	なし
リターン値	なし
備考	RIICINF0 の各ビットにステータスをセットします。

5.7 変数一覧

図 5.1 に本アプリケーションノートの全体フローを示します。




図 5.1 全体フロー

5.7.1 CPU 初期化関数

図 5.2 に CPU 初期化関数のフローチャートを示します。




図 5.2 CPU 初期化関数

5.7.2 入出力ポート設定

図 5.3 に入出力ポート設定のフローチャートを示します。




図 5.3 入出力ポート設定

注 未使用ポートの設定については、RL78/G12 初期設定 (R01AN1030J) アプリケーションノート“フローチャート”を参照して下さい。

注意 未使用のポートは、端子処理などを適切に行い、電気的特性を満たすように設計してください。また、未使用の入力専用ポートは個別に抵抗を介して VDD 又は VSS に接続して下さい。

5.7.3 クロック発生回路の設定

図 5.4 にクロック発生回路の設定のフローチャートを示します。




図 5.4 クロック発生回路の設定

5.7.4 IICA0 の初期設定

図 5.5 に IICA0 の初期設定のフローチャートを示します。




図 5.5 IICA0 の初期設定

シリアル・インタフェース IICA0 へのクロック供給開始

- ・周辺イネーブル・レジスタ 0 (PER0)

IICA0EN を操作し、IICA0 へのクロック供給を開始します。

略号 : PER0

	7	6	5	4	3	2	1	0
TMKAEN	0	ADCEN	IICA0EN	SAU1EN	SAU0EN	0	TAU0EN	
	x	0	x	1	0	x	0	x

ビット 4

IICA0EN	シリアル・インタフェース IICA0 の入カクロックの制御
0	入カクロック供給停止
1	入カクロック供給

注意 レジスタ設定の詳細については、**RL78/G12 ユーザーズマニュアル** ハードウェア編を参照してください。

IICA0 の動作モード設定

・ IICA コントロール・レジスタ 01 (IICCTL01)

動作クロック設定

デジタル・フィルタ動作設定

ファースト・モード動作設定

ウエイク・アップ機能動作停止設定

略号 : IICCTL01

	7	6	5	4	3	2	1	0
WUP0	0	0	CLD0	DAD0	SMC0	DFC0	0	PRS0
	0	0	x	x	1	1	0	1

ビット 7

WUP0	アドレス一致ウエイク・アップの制御
0	STOP モード時のアドレス一致ウエイク・アップ機能動作停止
1	STOP モード時のアドレス一致ウエイク・アップ機能動作許可

ビット 3

SMC0	動作モードの切り替え
0	標準モードで動作
1	ファースト・モードで動作

ビット 2

DFC0	デジタル・フィルタの動作の制御
0	デジタル・フィルタ・オフ。
1	デジタル・フィルタ・オン

ビット 0

PRS0	動作クロックの分周動作制御
0	動作クロックに f_{CLK} を選択
1	動作クロックに $f_{CLK}/2$ を選択

注意 レジスタ設定方法の詳細については、**RL78/G12 ユーザーズマニュアル ハードウェア編**を参照してください。

転送クロックの設定

- ・ IICA ロウ・レベル幅設定レジスタ 0 (IICWL0)
 - ・ IICA ハイ・レベル幅設定レジスタ 0 (IICWH0)
- SCLA0 端子信号のロウ・レベル幅、ハイ・レベル幅を設定

略号 : IICWL0

7	6	5	4	3	2	1	0
0	0	0	1	0	0	0	0

略号 : IICWH0

7	6	5	4	3	2	1	0
0	0	0	0	1	1	0	0

自局アドレスの設定

- ・ スレーブ・アドレス・レジスタ 0 (SVA0)
- 自局アドレスの設定

略号 : SVA0

7	6	5	4	3	2	1	0
1	0	1	0	0	0	0	0

注意 レジスタ設定方法の詳細については、**RL78/G12 ユーザーズマニュアル ハードウェア編**を参照してください。

IICA の動作設定

- ・ IICA コントロール・レジスタ 00 (IICCTL00)
 - I²C の動作許可
 - ストップ・コンディション割り込みを許可
 - ウェイトおよび割り込み要求発生タイミングの設定
 - アクノリッジ出力許可

略号 : IICCTL00

7	6	5	4	3	2	1	0
IICE0	LRELO	WRELO	SPIE0	WTIM0	ACKE0	STT0	SPT0
0/1	0/1	x	1	1	1	x	x

ビット 7

IICE0	I ² C の動作許可
0	動作停止
1	動作許可

ビット 6

LRELO	通信退避
0	通常動作
1	現在行っている通信から退避し、待機状態。実行後自動的にクリア (0) される。

ビット 4

SPIE0	ストップ・コンディション検出による割り込み要求発生の許可/禁止
0	禁止
1	許可

ビット 3

WTIM0	ウェイトおよび割り込み要求発生の制御
0	8クロック目の立ち下がりで割り込み要求発生。
1	9クロック目の立ち下がりで割り込み要求発生。

ビット 2

ACKE0	アクノリッジ制御
0	アクノリッジを禁止。
1	アクノリッジを許可。9クロック期間中に SDAA0 ラインをロウ・レベルにする。

注意 レジスタ設定方法の詳細については、RL78/G12 ユーザーズマニュアル ハードウェア編を参照してください。

IICA 端子の設定

・ポート・モード・レジスタ 6 (PM6)

P60 を SCLA0、P61 を SDAA0 として出力モードで使します。

略号 : PM6

7	6	5	4	3	2	1	0
0	0	0	0	PM63	PM62	PM61	PM60
0	0	0	0	x	x	0	0

ビット 1

PM61	P61 の入出力モードの選択
0	出力モード (出力バッファ・オン)
1	入力モード (出力バッファ・オフ)

ビット 0

PM60	P60 の入出力モードの選択
0	出力モード (出力バッファ・オン)
1	入力モード (出力バッファ・オフ)

注意 レジスタ設定方法の詳細については、**RL78/G12 ユーザーズマニュアル** ハードウェア編を参照してください。

5.7.5 メイン処理

図 5.6 と図 5.7 にメイン処理のフローチャートを示します。




図 5.6 メイン処理 (1/2)




図 5.7 メイン処理 (2/2)

ウエイク・アップ動作の設定

・IICA コントロール・レジスタ 01 (IICCTL01)

ウエイク・アップ機能を動作許可設定

略号 : IICCTL01

7	6	5	4	3	2	1	0
WUP0	0	CLD0	DAD0	SMC0	DFC0	0	PRS0
1	0	x	x	1	1	0	1

ビット 7

WUP0	アドレス一致ウエイク・アップの制御
0	STOP モード時のアドレス一致ウエイク・アップ機能動作停止
1	STOP モード時のアドレス一致ウエイク・アップ機能動作許可

通信退避処理設定

・IICA コントロール・レジスタ 00 (IICCTL00)

現在の通信を終了し、通信待機状態に設定

略号 : IICCTL00

7	6	5	4	3	2	1	0
IICE0	LREL0	WREL0	SPIE0	WTIM0	ACKE0	STT0	SPT0
1	1	x	0/1	0/1	0/1	0	0

ビット 6

LREL0	通信退避
0	通常動作
1	現在行っている通信から退避し、待機状態

注意 レジスタ設定方法の詳細については、RL78/G12 ユーザーズマニュアル ハードウェア編を参照してください。

5.7.6 IICA0 割り込み処理

図 5.8 に IICA0 割り込み処理のフローチャートを示します。




図 5.8 IICA0 割り込み処理

ウエイク・アップ動作の停止設定

・IICA コントロール・レジスタ 01 (IICCTL01)

ウエイク・アップ機能を動作停止設定

略号 : IICCTL01

	7	6	5	4	3	2	1	0
WUP0	0	CLD0	DAD0	SMC0	DFC0	0	PR0	
0	0	x	x	1	1	0	1	

ビット 7

WUP0	アドレス一致ウエイク・アップの制御
0	STOP モード時のアドレス一致ウエイク・アップ機能動作停止
1	STOP モード時のアドレス一致ウエイク・アップ機能動作許可

注意 レジスタ設定方法の詳細については、RL78/G12 ユーザーズマニュアル ハードウェア編を参照してください。

5.7.7 IICA0 割り込みハンドラ

図 5.9、図 5.10 に IICA0 割り込みハンドラのフローチャートを示します。




図 5.9 IICA0 割り込みハンドラ (1/2)




図 5.10 IICA0 割り込みハンドラ (2/2)

通信退避処理, ウェイト解除設定

- ・ IICA コントロール・レジスタ 00 (IICCTL00)
現在の通信を終了し、通信待機状態に設定
ウェイトを解除し、次のデータ受信を準備
略号 : IICCTL00

7	6	5	4	3	2	1	0
IICE0	LREL0	WREL0	SPIE0	WTIM0	ACKE0	STT0	SPT0
1	0/1	0/1	0/1	0/1	0/1	0	0

ビット 6

LREL0	通信退避
0	通常動作
1	現在行っている通信から退避し、待機状態

ビット 5

WREL0	通信退避
0	ウェイトを解除しない
1	ウェイトを解除する

注意 レジスタ設定方法の詳細については、RL78/G12 ユーザーズマニュアル ハードウェア編を参照してください。

6. サンプルコード

サンプルコードは、ルネサス エレクトロニクスホームページから入手してください。

7. 参考ドキュメント

RL78/G12 ユーザーズマニュアル ハードウェア編 (R01UH0200J)

RL78 ファミリ ユーザーズマニュアル ソフトウェア編 (R01US0015J)

(最新版をルネサス エレクトロニクスホームページから入手してください。)

テクニカルアップデート/テクニカルニュース

(最新の情報をルネサス エレクトロニクスホームページから入手してください。)

ホームページとサポート窓口

ルネサス エレクトロニクスホームページ

<http://japan.renesas.com/>

お問合せ先

<http://japan.renesas.com/contact/>

改訂記録	RL78/G12 グループ シリアル・インタフェース IICA（スレーブ送受信）
------	---

Rev.	発行日	改訂内容	
		ページ	ポイント
1.00	2012.09.30	—	初版発行
1.10	2013.03.01	2,3,18,20,24,34,40	参考アプリケーションノートの文章番号の追記、他

すべての商標および登録商標は、それぞれの所有者に帰属します。

製品ご使用上の注意事項

ここでは、マイコン製品全体に適用する「使用上の注意事項」について説明します。個別の使用上の注意事項については、本文を参照してください。なお、本マニュアルの本文と異なる記載がある場合は、本文の記載が優先するものとします。

1. 未使用端子の処理

【注意】未使用端子は、本文の「未使用端子の処理」に従って処理してください。

CMOS製品の入力端子のインピーダンスは、一般に、ハイインピーダンスとなっています。未使用端子を開放状態で動作させると、誘導現象により、LSI周辺のノイズが印加され、LSI内部で貫通電流が流れたり、入力信号と認識されて誤動作を起こす恐れがあります。未使用端子は、本文「未使用端子の処理」で説明する指示に従い処理してください。

2. 電源投入時の処置

【注意】電源投入時は、製品の状態は不定です。

電源投入時には、LSIの内部回路の状態は不確定であり、レジスタの設定や各端子の状態は不定です。外部リセット端子でリセットする製品の場合、電源投入からリセットが有効になるまでの期間、端子の状態は保証できません。

同様に、内蔵パワーオンリセット機能を使用してリセットする製品の場合、電源投入からリセットのかかる一定電圧に達するまでの期間、端子の状態は保証できません。

3. リザーブアドレスのアクセス禁止

【注意】リザーブアドレスのアクセスを禁止します。

アドレス領域には、将来の機能拡張用に割り付けられているリザーブアドレスがあります。これらのアドレスをアクセスしたときの動作については、保証できませんので、アクセスしないようにしてください。

4. クロックについて

【注意】リセット時は、クロックが安定した後、リセットを解除してください。

プログラム実行中のクロック切り替え時は、切り替え先クロックが安定した後に切り替えてください。リセット時、外部発振子（または外部発振回路）を用いたクロックで動作を開始するシステムでは、クロックが十分安定した後、リセットを解除してください。また、プログラムの途中で外部発振子（または外部発振回路）を用いたクロックに切り替える場合は、切り替え先のクロックが十分安定してから切り替えてください。

5. 製品間の相違について

【注意】型名の異なる製品に変更する場合は、事前に問題ないことをご確認下さい。

同じグループのマイコンでも型名が違うと、内部メモリ、レイアウトパターンの相違などにより、特性が異なる場合があります。型名の異なる製品に変更する場合は、製品型名ごとにシステム評価試験を実施してください。

ご注意書き

1. 本資料に記載された回路、ソフトウェアおよびこれらに関連する情報は、半導体製品の動作例、応用例を説明するものです。お客様の機器・システムの設計において、回路、ソフトウェアおよびこれらに関連する情報を使用する場合には、お客様の責任において行ってください。これらの使用に起因して、お客様または第三者に生じた損害に関し、当社は、一切その責任を負いません。
2. 本資料に記載されている情報は、正確を期すため慎重に作成したのですが、誤りがないことを保証するものではありません。万一、本資料に記載されている情報の誤りに起因する損害がお客様に生じた場合においても、当社は、一切その責任を負いません。
3. 本資料に記載された製品データ、図、表、プログラム、アルゴリズム、応用回路例等の情報の使用に起因して発生した第三者の特許権、著作権その他の知的財産権に対する侵害に関し、当社は、何らの責任を負うものではありません。当社は、本資料に基づき当社または第三者の特許権、著作権その他の知的財産権を何ら許諾するものではありません。
4. 当社製品を改造、改変、複製等しないでください。かかる改造、改変、複製等により生じた損害に関し、当社は、一切その責任を負いません。
5. 当社は、当社製品の品質水準を「標準水準」および「高品質水準」に分類しており、各品質水準は、以下に示す用途に製品が使用されることを意図しております。
標準水準： コンピュータ、OA機器、通信機器、計測機器、AV機器、
家電、工作機械、パーソナル機器、産業用ロボット等
高品質水準： 輸送機器（自動車、電車、船舶等）、交通用信号機器、
防災・防犯装置、各種安全装置等
当社製品は、直接生命・身体に危害を及ぼす可能性のある機器・システム（生命維持装置、人体に埋め込み使用するもの等）、もしくは多大な物的損害を発生させるおそれのある機器・システム（原子力制御システム、軍事機器等）に使用されることを意図しておらず、使用することはできません。たとえ、意図しない用途に当社製品を使用したことによりお客様または第三者に損害が生じて、当社は一切その責任を負いません。なお、ご不明点がある場合は、当社営業にお問い合わせください。
6. 当社製品をご使用の際は、当社が指定する最大定格、動作電源電圧範囲、放熱特性、実装条件その他の保証範囲内でご使用ください。当社保証範囲を超えて当社製品をご使用された場合の故障および事故につきましては、当社は、一切その責任を負いません。
7. 当社は、当社製品の品質および信頼性の向上に努めていますが、半導体製品はある確率で故障が発生したり、使用条件によっては誤動作したりする場合があります。また、当社製品は耐放射線設計については行っておりません。当社製品の故障または誤動作が生じた場合も、人身事故、火災事故、社会的損害等を生じさせないよう、お客様の責任において、冗長設計、延焼対策設計、誤動作防止設計等の安全設計およびエージング処理等、お客様の機器・システムとしての出荷保証を行ってください。特に、マイコンソフトウェアは、単独での検証は困難なため、お客様の機器・システムとしての安全検証をお客様の責任で行ってください。
8. 当社製品の環境適合性等の詳細につきましては、製品個別に必ず当社営業窓口までお問合せください。ご使用に際しては、特定の物質の含有・使用を規制するRoHS指令等、適用される環境関連法令を十分調査のうえ、かかる法令に適合するようご使用ください。お客様にかかる法令を遵守しないことにより生じた損害に関して、当社は、一切その責任を負いません。
9. 本資料に記載されている当社製品および技術を国内外の法令および規則により製造・使用・販売を禁止されている機器・システムに使用することはできません。また、当社製品および技術を大量破壊兵器の開発等の目的、軍事利用の目的その他軍事用途に使用しないでください。当社製品または技術を輸出する場合は、「外国為替及び外国貿易法」その他輸出関連法令を遵守し、かかる法令の定めるところにより必要な手続を行ってください。
10. お客様の転売等により、本ご注意書き記載の諸条件に抵触して当社製品が使用され、その使用から損害が生じた場合、当社は何らの責任も負わず、お客様にご負担して頂きますのでご了承ください。
11. 本資料の全部または一部を当社の文書による事前の承諾を得ることなく転載または複製することを禁じます。

注1. 本資料において使用されている「当社」とは、ルネサスエレクトロニクス株式会社およびルネサスエレクトロニクス株式会社とその総株主の議決権の過半数を直接または間接に保有する会社をいいます。

注2. 本資料において使用されている「当社製品」とは、注1において定義された当社の開発、製造製品をいいます。



ルネサスエレクトロニクス株式会社

■営業お問合せ窓口

<http://www.renesas.com>

※営業お問合せ窓口の住所・電話番号は変更になることがあります。最新情報につきましては、弊社ホームページをご覧ください。

ルネサス エレクトロニクス販売株式会社 〒100-0004 千代田区大手町 2-6-2（日本ビル）

(03)5201-5307

■技術的なお問合せおよび資料のご請求は下記へどうぞ。
総合お問合せ窓口：<http://japan.renesas.com/contact/>