概要

説明

The 553S is a low skew, single input to four output, LVCMOS clock buffer. The 553S has best in class additive phase Jitter of sub 50 fsec.
 

特長

  • Low additive phase jitter RMS: 50fs
  • Extremely low skew outputs (50ps)
  • Low cost clock buffer
  • Packaged in 8-pin SOIC and small 8-pin DFN packages, Pb-free
  • Input / Output clock frequency up to 200MHz
  • Ideal for networking clocks
  • Operating voltages: 1.8V to 3.3V
  • Output Enable mode tri-states outputs
  • Advanced, low power CMOS process
  • Extended temperature range (-40°C to +105°C)

製品比較

アプリケーション

ドキュメント

分類 タイトル 日付
データシート PDF 316 KB
アプリケーションノート PDF 187 KB
概要 PDF 217 KB
製品変更通知 PDF 268 KB
製品変更通知 PDF 611 KB
製品変更通知 PDF 611 KB
アプリケーションノート PDF 495 KB
アプリケーションノート PDF 442 KB
アプリケーションノート PDF 565 KB
9 items

設計・開発

モデル

Low-jitter LVCMOS Fanout Clock Buffers by IDT