PCIeデータチャンネルは、最高速度8 Gb/sの高速シリアル通信インタフェースです。PCIe Gen4に対応するデバイスが提供されるようになれば、その速度は16 Gb/sにまで向上します。ほかのシリアル通信インタフェースの場合と同様に、ここで最も重要なパラメータは位相ジッターです。そのため、PCIeクロックジェネレータはPCIeのタイミングの中核的な役割を担い、システムの性能と信頼性を決める重要な要素になります。PCIeベースのシステムで性能の低いクロックを採用すると、致命的な欠陥を抱えることになる可能性があります。気づかないうちに、リンクのスループットが公称値よりも下がってしまったり、リンクエラーが多発してデータの再送信が要求されてしまう場合があるのです。これら2つの現象は、システムの動作中にリンクの帯域幅性能が低下することによって、知らぬ間に進行します。

RenesasのPCIe用クロックジェネレータ(リファレンスクロック)は1~8本の出力を提供します。その性能は、PCIe Gen 1、Gen 2、Gen 3、Gen 4それぞれの仕様で規定されている性能よりも優れています。またそれらの高性能クロックジェネレータには、電源電圧が1.5V、1.8V、3.3Vのバージョンが用意されています。そのため、PCIeクロックジェネレータをFPGAやSystem on a Chip(SoC)と同じ電源から電力を得ることができます。さらに、Renesas PCIeリファレンスクロックは終端抵抗を内蔵しているため、出力を伝送ラインに直接接続することができ、基板を大幅に小型化することが可能になります。

ドキュメント

タイトル 分類 日付
PDF2.40 MB
概要
PDF1.35 MB
ホワイトペーパー
 

ビデオ&トレーニング

PCIe Reference Clock Jitter Budgets

IDT’s chief PCIe system architect explains the fundamental difference in reference clock jitter budgets between the first three generations of the specification and those of Gen4 and Gen5 which raise new challenges for designers.

ニュース&ブログ

Future-proof Your PCIe® Designs ブログ 2022年4月14日

ツールとリソース