カタログ等資料中の旧社名の扱いについて

2010年4月1日を以ってNECエレクトロニクス株式会社及び株式会社ルネサステクノロジが合併し、両社の全ての事業が当社に承継されております。従いまして、本資料中には旧社名での表記が残っておりますが、当社の資料として有効ですので、ご理解の程宜しくお願い申し上げます。

ルネサスエレクトロニクス ホームページ (http://www.renesas.com)

2010 年 4 月 1 日 ルネサスエレクトロニクス株式会社

【発行】ルネサスエレクトロニクス株式会社(http://www.renesas.com)

【問い合わせ先】http://japan.renesas.com/inquiry



ご注意書き

- 1. 本資料に記載されている内容は本資料発行時点のものであり、予告なく変更することがあります。当社製品のご購入およびご使用にあたりましては、事前に当社営業窓口で最新の情報をご確認いただきますとともに、当社ホームページなどを通じて公開される情報に常にご注意ください。
- 2. 本資料に記載された当社製品および技術情報の使用に関連し発生した第三者の特許権、著作権その他の知的 財産権の侵害等に関し、当社は、一切その責任を負いません。当社は、本資料に基づき当社または第三者の 特許権、著作権その他の知的財産権を何ら許諾するものではありません。
- 3. 当社製品を改造、改変、複製等しないでください。
- 4. 本資料に記載された回路、ソフトウェアおよびこれらに関連する情報は、半導体製品の動作例、応用例を説明するものです。お客様の機器の設計において、回路、ソフトウェアおよびこれらに関連する情報を使用する場合には、お客様の責任において行ってください。これらの使用に起因しお客様または第三者に生じた損害に関し、当社は、一切その責任を負いません。
- 5. 輸出に際しては、「外国為替及び外国貿易法」その他輸出関連法令を遵守し、かかる法令の定めるところにより必要な手続を行ってください。本資料に記載されている当社製品および技術を大量破壊兵器の開発等の目的、軍事利用の目的その他軍事用途の目的で使用しないでください。また、当社製品および技術を国内外の法令および規則により製造・使用・販売を禁止されている機器に使用することができません。
- 6. 本資料に記載されている情報は、正確を期すため慎重に作成したものですが、誤りがないことを保証するものではありません。万一、本資料に記載されている情報の誤りに起因する損害がお客様に生じた場合においても、当社は、一切その責任を負いません。
- 7. 当社は、当社製品の品質水準を「標準水準」、「高品質水準」および「特定水準」に分類しております。また、各品質水準は、以下に示す用途に製品が使われることを意図しておりますので、当社製品の品質水準をご確認ください。お客様は、当社の文書による事前の承諾を得ることなく、「特定水準」に分類された用途に当社製品を使用することができません。また、お客様は、当社の文書による事前の承諾を得ることなく、意図されていない用途に当社製品を使用することができません。当社の文書による事前の承諾を得ることなく、「特定水準」に分類された用途または意図されていない用途に当社製品を使用したことによりお客様または第三者に生じた損害等に関し、当社は、一切その責任を負いません。なお、当社製品のデータ・シート、データ・ブック等の資料で特に品質水準の表示がない場合は、標準水準製品であることを表します。

標準水準: コンピュータ、OA 機器、通信機器、計測機器、AV 機器、家電、工作機械、パーソナル機器、産業用ロボット

高品質水準: 輸送機器(自動車、電車、船舶等)、交通用信号機器、防災・防犯装置、各種安全装置、生命 維持を目的として設計されていない医療機器(厚生労働省定義の管理医療機器に相当)

特定水準: 航空機器、航空宇宙機器、海底中継機器、原子力制御システム、生命維持のための医療機器(生命維持装置、人体に埋め込み使用するもの、治療行為(患部切り出し等)を行うもの、その他直接人命に影響を与えるもの)(厚生労働省定義の高度管理医療機器に相当)またはシステム

- 8. 本資料に記載された当社製品のご使用につき、特に、最大定格、動作電源電圧範囲、放熱特性、実装条件その他諸条件につきましては、当社保証範囲内でご使用ください。当社保証範囲を超えて当社製品をご使用された場合の故障および事故につきましては、当社は、一切その責任を負いません。
- 9. 当社は、当社製品の品質および信頼性の向上に努めておりますが、半導体製品はある確率で故障が発生したり、使用条件によっては誤動作したりする場合があります。また、当社製品は耐放射線設計については行っておりません。当社製品の故障または誤動作が生じた場合も、人身事故、火災事故、社会的損害などを生じさせないようお客様の責任において冗長設計、延焼対策設計、誤動作防止設計等の安全設計およびエージング処理等、機器またはシステムとしての出荷保証をお願いいたします。特に、マイコンソフトウェアは、単独での検証は困難なため、お客様が製造された最終の機器・システムとしての安全検証をお願いいたします。
- 10. 当社製品の環境適合性等、詳細につきましては製品個別に必ず当社営業窓口までお問合せください。ご使用に際しては、特定の物質の含有・使用を規制する RoHS 指令等、適用される環境関連法令を十分調査のうえ、かかる法令に適合するようご使用ください。お客様がかかる法令を遵守しないことにより生じた損害に関して、当社は、一切その責任を負いません。
- 11. 本資料の全部または一部を当社の文書による事前の承諾を得ることなく転載または複製することを固くお断りいたします。
- 12. 本資料に関する詳細についてのお問い合わせその他お気付きの点等がございましたら当社営業窓口までご 照会ください。
- 注1. 本資料において使用されている「当社」とは、ルネサスエレクトロニクス株式会社およびルネサスエレクトロニクス株式会社がその総株主の議決権の過半数を直接または間接に保有する会社をいいます。
- 注 2. 本資料において使用されている「当社製品」とは、注 1 において定義された当社の開発、製造製品をいいます。



R8C/22グループ、R8C/23グループ

ハードウェアマニュアル ルネサスマイクロコンピュータ R8Cファミリ/R8C/2xシリーズ

本資料に記載の全ての情報は本資料発行時点のものであり、ルネサスエレクトロニクスは、 予告なしに、本資料に記載した製品または仕様を変更することがあります。 ルネサスエレクトロニクスのホームページなどにより公開される最新情報をご確認ください。

本資料ご利用に際しての留意事項

- 1. 本資料は、お客様に用途に応じた適切な弊社製品をご購入いただくための参考資料であり、本資料中に記載の技術情報について弊社または第三者の知的財産権その他の権利の実施、使用を許諾または保証するものではありません。
- 2. 本資料に記載の製品データ、図、表、プログラム、アルゴリズムその他応用回路例など全ての情報 の使用に起因する損害、第三者の知的財産権その他の権利に対する侵害に関し、弊社は責任を負い ません。
- 3. 本資料に記載の製品および技術を大量破壊兵器の開発等の目的、軍事利用の目的、あるいはその他 軍事用途の目的で使用しないでください。また、輸出に際しては、「外国為替および外国貿易法」 その他輸出関連法令を遵守し、それらの定めるところにより必要な手続を行ってください。
- 4. 本資料に記載の製品データ、図、表、プログラム、アルゴリズムその他応用回路例などの全ての情報は本資料発行時点のものであり、弊社は本資料に記載した製品または仕様等を予告なしに変更することがあります。弊社の半導体製品のご購入およびご使用に当たりましては、事前に弊社営業窓口で最新の情報をご確認いただきますとともに、弊社ホームページ(http://www.renesas.com)などを通じて公開される情報に常にご注意ください。
- 5. 本資料に記載した情報は、正確を期すため慎重に制作したものですが、万一本資料の記述の誤りに 起因する損害がお客様に生じた場合においても、弊社はその責任を負いません。
- 6. 本資料に記載の製品データ、図、表などに示す技術的な内容、プログラム、アルゴリズムその他 応用回路例などの情報を流用する場合は、流用する情報を単独で評価するだけでなく、システム 全体で十分に評価し、お客様の責任において適用可否を判断してください。弊社は、適用可否に 対する責任は負いません。
- 7. 本資料に記載された製品は、各種安全装置や運輸・交通用、医療用、燃焼制御用、航空宇宙用、原子力、海底中継用の機器・システムなど、その故障や誤動作が直接人命を脅かしあるいは人体に危害を及ぼすおそれのあるような機器・システムや特に高度な品質・信頼性が要求される機器・システムでの使用を意図して設計、製造されたものではありません(弊社が自動車用と指定する製品を自動車に使用する場合を除きます)。これらの用途に利用されることをご検討の際には、必ず事前に弊社営業窓口へご照会ください。なお、上記用途に使用されたことにより発生した損害等について弊社はその責任を負いかねますのでご了承願います。
- 8. 第7項にかかわらず、本資料に記載された製品は、下記の用途には使用しないでください。これらの用途に使用されたことにより発生した損害等につきましては、弊社は一切の責任を負いません。
 - 1)生命維持装置。
 - 2) 人体に埋め込み使用するもの。
 - 3) 治療行為(患部切り出し、薬剤投与等)を行うもの。
 - 4) その他、直接人命に影響を与えるもの。
- 9. 本資料に記載された製品のご使用につき、特に最大定格、動作電源電圧範囲、放熱特性、実装条件 およびその他諸条件につきましては、弊社保証範囲内でご使用ください。弊社保証値を越えて製品 をご使用された場合の故障および事故につきましては、弊社はその責任を負いません。
- 10. 弊社は製品の品質および信頼性の向上に努めておりますが、特に半導体製品はある確率で故障が発生したり、使用条件によっては誤動作したりする場合があります。弊社製品の故障または誤動作が生じた場合も人身事故、火災事故、社会的損害などを生じさせないよう、お客様の責任において冗長設計、延焼対策設計、誤動作防止設計などの安全設計(含むハードウェアおよびソフトウェア)およびエージング処理等、機器またはシステムとしての出荷保証をお願いいたします。特にマイコンソフトウェアは、単独での検証は困難なため、お客様が製造された最終の機器・システムとしての安全検証をお願いいたします。
- 11. 本資料に記載の製品は、これを搭載した製品から剥がれた場合、幼児が口に入れて誤飲する等の事故の危険性があります。お客様の製品への実装後に容易に本製品が剥がれることがなきよう、お客様の責任において十分な安全設計をお願いします。お客様の製品から剥がれた場合の事故につきましては、弊社はその責任を負いません。
- 12. 本資料の全部または一部を弊社の文書による事前の承諾なしに転載または複製することを固く お断りいたします。
- 13. 本資料に関する詳細についてのお問い合わせ、その他お気付きの点等がございましたら弊社営業窓口までご照会ください。

製品ご使用上の注意事項

ここでは、マイコン製品全体に適用する「使用上の注意事項」について説明します。個別の使用上の注意 事項については、本文を参照してください。なお、本マニュアルの本文と異なる記載がある場合は、本文の 記載が優先するものとします。

1. 未使用端子の処理

【注意】未使用端子は、本文の「未使用端子の処理」に従って処理してください。

CMOS 製品の入力端子のインピーダンスは、一般に、ハイインピーダンスとなっています。未使用端子を開放状態で動作させると、誘導現象により、LSI 周辺のノイズが印加され、LSI 内部で貫通電流が流れたり、入力信号と認識されて誤動作を起こす恐れがあります。未使用端子は、本文「未使用端子の処理」で説明する指示に従い処理してください。

2. 電源投入時の処置

【注意】電源投入時は、製品の状態は不定です。

電源投入時には、LSIの内部回路の状態は不確定であり、レジスタの設定や各端子の状態は不定です。

外部リセット端子でリセットする製品の場合、電源投入からリセットが有効になるまでの期間、端子の状態は保証できません。

同様に、内蔵パワーオンリセット機能を使用してリセットする製品の場合、電源投入からリセットの かかる一定電圧に達するまでの期間、端子の状態は保証できません。

3. リザーブアドレス (予約領域) のアクセス禁止

【注意】リザーブアドレス(予約領域)のアクセスを禁止します。

アドレス領域には、将来の機能拡張用に割り付けられているリザーブアドレス(予約領域)があります。これらのアドレスをアクセスしたときの動作については、保証できませんので、アクセスしないようにしてください。

4. クロックについて

【注意】リセット時は、クロックが安定した後、リセットを解除してください。

プログラム実行中のクロック切り替え時は、切り替え先クロックが安定した後に切り替えてください。

リセット時、外部発振子(または外部発振回路)を用いたクロックで動作を開始するシステムでは、 クロックが十分安定した後、リセットを解除してください。また、プログラムの途中で外部発振子 (または外部発振回路)を用いたクロックに切り替える場合は、切り替え先のクロックが十分安定し てから切り替えてください。

5. 製品間の相違について

【注意】型名の異なる製品に変更する場合は、製品型名ごとにシステム評価試験を実施してください。

同じグループのマイコンでも型名が違うと、内部 ROM、レイアウトパターンの相違などにより、電気的特性の範囲で、特性値、動作マージン、ノイズ耐量、ノイズ輻射量などが異なる場合があります。型名が違う製品に変更する場合は、個々の製品ごとにシステム評価試験を実施してください。

このマニュアルの使い方

1. 目的と対象者

このマニュアルは、本マイコンのハードウェア機能と電気的特性をユーザに理解していただくためのマニュアルです。本マイコンを用いた応用システムを設計するユーザを対象にしています。このマニュアルを使用するには、電気回路、論理回路、マイクロコンピュータに関する基本的な知識が必要です。

このマニュアルは、大きく分類すると、製品の概要、CPU、システム制御機能、周辺機能、電気的特性、使用上の注意で構成されています。

本マイコンは、注意事項を十分確認の上、使用してください。注意事項は、各章の本文中、各章の最後、 注意事項の章に記載しています。

改訂記録は旧版の記載内容に対して訂正または追加した主な箇所をまとめたものです。改定内容すべてを 記載したものではありません。詳細は、このマニュアルの本文でご確認ください。

R8C/22グループ、R8C/23グループでは次のドキュメントを用意しています。ドキュメントは最新版を使用してください。最新版はルネサステクノロジホームページに掲載されています。

ドキュメントの種類	記載内容	資料名	資料番号
データシート	ハードウェアの概要と電気的特性	R8C/22グループ、R8C/23	RJJ03B0101
		グループデータシート	
ハードウェアマニュアル	ハードウェアの仕様 (ピン配置、メモ	R8C/22グループ、R8C/23	本ハードウェア
	リマップ、周辺機能の仕様、電気的特	グループハードウェアマ	マニュアル
	性、タイミング)と動作説明	ニュアル	
	周辺機能の使用方法はアプリケー		
	ションノートを参照してください。		
ソフトウェアマニュアル	CPU命令セットの説明	R8C/Tinyシリーズソフト	RJJ09B0002
		ウェアマニュアル	
アプリケーションノート	周辺機能の使用方法、応用例	ルネサス テクノロジホーム	ページに掲載さ
	参考プログラム	れています。	
	アセンブリ言語、C言語によるプログ		
	ラムの作成方法		
RENESAS TECHNICAL	製品の仕様、ドキュメント等に関する		
UPDATE	速報		

2. 数や記号の表記

このマニュアルで使用するレジスタ名やビット名、数字や記号の表記の凡例を以下に説明します。

(1) レジスタ名、ビット名、端子名

本文中では、シンボルで表記します。シンボルの後にレジスタ、ビット、端子を付けて区別します。

(例) PM0レジスタのPM03ビット

P3_5端子、VCC端子


(2) 数の表記

2進数は数字の後に「b」を付けます。ただし、1ビットの値の場合は何も付けません。16進数は数字の後に「h」を付けます。10進数には数字の後に何も付けません。

(例) 2進数:11b 16進数:EFA0h 10進数:1234

3. レジスタの表記

レジスタ図で使用する記号、用語を以下に説明します。



***** 1

空白 : 用途に応じて "0" または "1" にしてください。

0 :"0"にしてください。 1 :"1"にしてください。

× :何も配置されてないビットです。

***** 2

RW: 読むとビットの状態が読めます。書くと有効データになります。 RO: 読むとビットの状態が読めます。書いた値は無効になります。 WO:書くと有効データになります。ビットの状態は読めません。

- :何も配置されていないビットです。

* 3

・予約ビット

予約ビットです。指定された値にしてください。

***** 4

・何も配置されていない

該当ビットには何も配置されていません。将来、周辺展開により新しい機能を持つ可能性がありますので、書く場合は"0"を書いてください。

・設定しないでください 設定した場合の動作は保証されません。

・動作モードによって機能が異なる

周辺機能のモードによってビットの機能が変わります。各モードのレジスタ図を参照してください。

4. 略語および略称の説明

略語/略称	フルスペル	備考
ACIA	Asynchronous Communication Interface Adapter	調歩同期式通信アダプタ
bps	bits per second	転送速度を表す単位、ビット/秒
CRC	Cyclic Redundancy Check	巡回冗長検査
DMA	Direct Memory Access	CPUの命令を介さずに直接データ転送を
		行う方式
DMAC	Direct Memory Access Controller	DMAを行うコントローラ
GSM	Global System for Mobile Communications	FDD-TDMAの第二世代携帯電話の方式
Hi-Z	High Impedance	回路が電気的に接続されていない状態
IEBus	Inter Equipment Bus	NECエレクトロニクス社提唱の通信方式
I/O	Input / Output	入出力
IrDA	Infrared Data Association	赤外線通信の業界団体または規格
LSB	Least Significant Bit	最下位ビット
MSB	Most Significant Bit	最上位ビット
NC	Non-Connect	非接続
PLL	Phase Locked Loop	位相同期回路
PWM	Pulse Width Modulation	パルス幅変調
SIM	Subscriber Identity Module	ISO/IEC 7816規格の接触型ICカード
UART	Universal Asynchronous Receiver / Transmitter	調歩同期式シリアルインタフェース
VCO	Voltage Controlled Oscillator	電圧制御発振器

目次

番地別べ	ページ早見表	B - 1
1. 概	要	1
1.1	応用	
1.2		
1.3	プロック図	
1.4	製品一覧	
1.5	ピン接続図	
1.6	端子の機能説明	
2. 中	央演算処理装置 (CPU)	10
2.1	データレジスタ (R0、R1、R2、R3)	
2.2	アドレスレジスタ (A0、A1)	
2.3	フレームベースレジスタ (FB)	
2.4	割り込みテーブルレジスタ (INTB)	
2.5	プログラムカウンタ (PC)	
2.6	ユーザスタックポインタ (USP)、割り込みスタックポインタ (ISP)	
2.7	スタティックベースレジスタ (SB)	11
2.8	フラグレジスタ (FLG)	11
2.8.1	キャリーフラグ (C フラグ)	
2.8.2	デバッグフラグ (D フラグ)	11
2.8.3	ゼロフラグ (Z フラグ)	11
2.8.4	サインフラグ (S フラグ)	11
2.8.5	· · · · · · · · · · · · · · · · · · ·	
2.8.6	オーバフローフラグ (O フラグ)	12
2.8.7	H3	
2.8.8		
2.8.9	,	
2.8.1	0 予約領域	12
3. メ	モリ	13
3.1	R8C/22 グループ	13
3.2	R8C/23 グループ	14
4. SI	FR	15
5. リ	セット	28
5.1	ハードウェアリセット	31
5.1.1	電源が安定している場合	31
5.1.2	電源投入時	31
5.2	パワーオンリセット機能	
5.3	電圧監視 1 リセット	
5.4	電圧監視 2 リセット	
5.5	ウォッチドッグタイマリセット	
5.6	ソフトウェアリセット	35
6. 電	·圧検出回路	36
6.1	VCC 入力電圧のモニタ	41
611	Vdet1 のモニタ	41

6.1.2	Vdet2 のモニタ	41
6.2 電	圧監視1リセット	42
6.3 電	圧監視 2 割り込み、電圧監視 2 リセット	43
	「ラマブル入出力ポート	
7.1 ブ	ログラマブル入出力ポートの機能	45
7.2 周	辺機能への影響	46
7.3 プ	ログラマブル入出力ポート以外の端子	46
7.4 ポ	ートの設定	57
7.5 未	使用端子の処理	68
8. プロt	zッサモード	69
	ロセッサモードの種類	
0.1		02
9. バス制	J御	70
10. クロッ	・ク発生回路	71
	N クロック	
	ンチップオシレータクロック 低速オンチップオシレータクロック	
10.2.1		
10.2.2	高速オンチップオシレータクロック	
	PU クロックと周辺機能クロック	
10.3.1	システムクロック	
10.3.2	CPU クロック	
10.3.3	周辺機能クロック (f1、f2、f4、f8、f32、fCAN0)	
10.3.4	fOCO	
10.3.5	fOCO40M	
10.3.6	fOCO-F	
10.3.7	fOCO-S	
	fOCO128	
	ワーコントロール	
	標準動作モード	
	ウェイトモード	
	ストップモード	
	振停止検出機能	
10.5.1	発振停止検出機能の使用方法	
	ロック発生回路使用上の注意	
	ストップモード	
10.6.2	ウェイトモード	93
	発振停止検出機能	
10.6.4	発振回路定数	93
11. プロラ	- クト	94
12. 割り込	ኔ Ⴋ	95
	り込みの概要	
	割り込みの分類	
	ソフトウェア割り込み	
	ラントウェア 割り込み	
1701.1	7.1 //\ P1 \cdot / 1/2 \delta / 1/2 \d	97

12.1.4	周辺機能割り込み	97
12.1.5	割り込みと割り込みベクタ	98
12.1.6	割り込み制御	100
12.2	 NT 割り込み	110
12.2.1	INTi 割り込み (i=0 ~ 3)	110
12.2.2	INTi 入力フィルタ (i=0 ~ 3)	112
12.3	キー入力割り込み	113
12.4	CAN0 ウェイクアップ割り込み	115
12.5	アドレスー致割り込み	116
	タイマ RD 割り込み、チップセレクト付クロック同期形シリアル I/O 割り込み、	
	$^2\mathrm{C}$ バスインタフェース割り込み (複数の割り込み要求要因を持つ割り込み)	
	割り込み使用上の注意	
12.7.1	00000h 番地の読み出し	
12.7.2	SP の設定	
12.7.3	外部割り込み、キー入力割り込み	
12.7.4	割り込み要因の変更	
12.7.5	割り込み制御レジスタの変更	122
	ッチドッグタイマ	
	カウントソース保護モード無効時	
13.2	カウントソース保護モード有効時	127
44 5 4	7	400
	₹	
	タイマ RA	
14.1.1	タイマモード	
14.1.2	パルス出力モード	
14.1.3	イベントカウンタモード	
14.1.4	パルス幅測定モード	
14.1.5	パルス周期測定モード	
14.1.6	タイマ RA 使用上の注意	
	タイマ RBタイマモード	
14.2.1	ッ1 マモート	
14.2.2 14.2.3	プログラマブルワンショット発生モード	
12.0	プログラマブルウンショット完生モート	
14.2.4 14.2.5	フログラマフルヴェイトワフショット完王モート	
	タイマ RDタイマ RD	
14.3.1	カウントソース	
14.3.1	バッファ動作	
14.3.2		
14.3.3	「日知動作	
14.3.4	インプットキャプチャ機能	
14.3.6	アウトプットコンペア機能	
14.3.6	アソドノッドコンペア 機能 PWM モード	
14.3.7		
14.3.8	りピット同新 PWM モード相補 PWM モード	
14.3.9		
	タイマ RD 割り込み	
	タイマ RD 耐り込みタイマ RD 使用上の注意	
14.5.14	- ノ I ND 以用上V/上心	

14.4	タイマ RE	262
14.4.	1 アウトプットコンペアモード	263
14.4.	2 タイマ RE 使用上の注意	268
15. シ	リアルインタフェース	269
15.1	クロック同期形シリアル I/O モード	275
15.1.	1 極性選択機能	278
15.1.	2 LSB ファースト、MSB ファースト選択	278
15.1.		
15.2	クロック非同期形シリアル I/O(UART) モード	280
15.2.		
15.3	シリアルインタフェース使用上の注意	285
40 5		000
	ロック同期形シリアルインタフェース	
16.1	モード選択	
16.2	チップセレクト付クロック同期形シリアル I/O(SSU)	
16.2.		
16.2.		
16.2.		
16.2.		
16.2.	· · · · · · · · · · · · · · · · · · ·	
16.2.		
16.2.		
16.2.		
16.3	I ² C バスインタフェース	
16.3.		
16.3. 16.3.		
16.3.		
16.3.		
16.3.		
16.3.		
	, レンハン設定[/] 8 I ² C バスインタフェース使用上の注意	
10.5.	0 10八八十ファフェース区内工の圧高	
17. 八	ードウェア LIN	350
17.1	特長	350
17.2	入出力端子	351
17.3	レジスタ構成	352
17.4	動作説明	353
17.4.		
17.4.	2 スレープモード	
17.4.	3 バス衝突検出機能	360
17.4.	4 LIN 終了処理	361
17.5	割り込み要求	362
17.6	ハードウェア LIN 使用上の注意	363
18 0	AN モジュール	264
	AN モシュール CAN モジュール関連レジスタ	
18.1	CANO メッセージギックス	365

18.3	アクセプタンスマスクレジスタ	368
18.4	CAN SFR レジスタ	369
18.4	4.1 CAN0 メッセージ制御レジスタ i (i=0 ~ 15)	369
18.4	4.2 CAN0 制御レジスタ	370
18.4	4.3 CAN0 ステータスレジスタ	371
18.4	4.4 CAN0 スロットステータスレジスタ	372
18.4	4.5 CAN0 割り込み制御レジスタ	372
18.4	4.6 CAN0 拡張 ID レジスタ	372
18.4	4.7 CAN0 バスタイミング制御レジスタ	373
18.4	4.8 CAN0 受信エラーカウントレジスタ	374
18.4	4.9 CAN0 送信エラーカウントレジスタ	374
18.4	4.10 CAN0 アクセプタンスフィルタサポートレジスタ	374
18.5	動作モード	375
18.5	5.1 CAN リセット / 初期化モード	375
18.5	5.2 CAN 動作モード	376
18.5	5.3 CAN スリープモード	376
18.5	5.4 CAN インタフェーススリープモード	376
18.5	5.5 バスオフステート	377
18.6	CAN モジュールシステムクロックの設定	378
18.6	6.1 ビットタイミングの設定	378
18.6		
18.7	アクセプタンスフィルタ機能とマスク機能	380
18.8	アクセプタンスフィルタサポートユニット (ASU)	381
18.9	Basic CAN モード	382
18.10	リターンフロムバスオフ機能	382
18.11	リッスンオンリーモード	382
18.12	CAN 受信と CAN 送信	383
18.1	12.1 受信	384
18.1	12.2 送信	385
18.13	H. / C-/	
18.14	CAN モジュール使用上の注意	387
	14.1 COSTR レジスタの読み出し	
	14.2 CAN 動作モードと CAN リセットモードの移行	
18.1	14.3 消費電流を小さくするためのポイント	390
19. A	A/D コンバータ	391
19.1	単発モード	395
19.2	繰り返しモード	398
19.3	サンプル & ホールド	401
19.4	A/D 変換サイクル数	401
19.5	アナログ入力内部等価回路	
19.6	A/D 変換時のセンサーの出力インピーダンス	403
19.7	A/D コンバータ使用上の注意	404
20.	フラッシュメモリ	405
20.1	概要	405
20.2	メモリ配置	406
20.3	フラッシュメモリ書き換え禁止機能	409
20.3	3.1 ID コードチェック機能	400

20.3.2 ROM コードプロテクト機能	410
20.4 CPU 書き換えモード	411
20.4.1 EW0 モード	412
20.4.2 EW1 モード	412
20.4.3 ソフトウェアコマンド	421
20.4.4 ステータスレジスタ	426
20.4.5 フルステータスチェック	427
20.5 標準シリアル入出力モード	429
20.5.1 ID コードチェック機能	429
20.6 パラレル入出力モード	
20.6.1 ROM コードプロテクト機能	
20.7 フラッシュメモリ使用上の注意	
20.7.1 CPU 書き換えモード	434
	100
21. 電気的特性	436
22. 使用上の注意事項	456
22.1 クロック発生回路使用上の注意	
22.1.1 ストップモード	
22.1.2 ウェイトモード	
22.1.3 発振停止検出機能	456
22.1.4 発振回路定数	456
22.2 割り込み使用上の注意	457
22.2.1 00000h 番地の読み出し	457
22.2.2 SP の設定	457
22.2.3 外部割り込み、キー入力割り込み	457
22.2.4 割り込み要因の変更	458
22.2.5 割り込み制御レジスタの変更	459
22.3 タイマ	460
22.3.1 タイマ RA 使用上の注意	
22.3.2 タイマ RB 使用上の注意	
22.3.3 タイマ RD 使用上の注意	
22.3.4 タイマ RE 使用上の注意	
22.4 シリアルインタフェース使用上の注意	
22.5 クロック同期形シリアルインタフェース	
22.5.1 チップセレクト付クロック同期形シリアル I/O 使用上の注意	
22.5.2 I ² C バスインタフェース使用上の注意	
22.6 ハードウェア LIN 使用上の注意	
22.7 CAN モジュール使用上の注意	
22.7.1 COSTR レジスタの読み出し	
22.7.2 CAN 動作モードと CAN リセットモードの移行	
22.7.3 消費電流を小さくするためのポイント	
22.8 A/D コンバータ使用上の注意	
22.9 フラッシュメモリ使用上の注意 22.9.1 CPU 書き換えモード	
22.10 ノイズに関する注意事項22.10.1 ノイズおよびラッチアップ対策として、VCC-VSS ライン間へのバイバス	
22.10.1	
22.10.2 ポート判御しぶフタのリイブ評動作就等	192

23.	オンチップデバッガの注意事項	483
24.	エミュレータデバッガの注意事項	484
付録 1	. 外形寸法図	485
付録 2	2. シリアルライタとオンチップデバッギングエミュレータとの接続例	486
付録3	3. 発振評価回路例	487
索引.		488

番地別ページ早見表

番地	レジスタ	シンボル	掲載 ページ
0000h		İ	
0001h			
0002h			
0003h			
0004h	プロセッサモードレジスタ0	PM0	69
0005h	プロセッサモードレジスタ1	PM1	69
0006h	システムクロック制御レジスタ0	CM0	73
0007h	システムクロック制御レジスタ1	CM1	74
0008h			
0009h			
000Ah	プロテクトレジスタ	PRCR	94
000Bh			
000Ch	発振停止検出レジスタ	OCD	75
000Dh	ウォッチドッグタイマリセットレジスタ	WDTR	125
000Eh	ウォッチドッグタイマスタートレジスタ	WDTS	125
000Fh	ウォッチドッグタイマ制御レジスタ	WDC	124
0010h	アドレス一致割り込みレジスタ0	RMAD0	117
0011h	1		
0012h	1		
0013h	アドレス一致割り込み許可レジスタ	AIER	117
0014h	アドレス一致割り込みレジスタ1	RMAD1	117
0015h	1		
0016h	1		
0017h		+	
0018h		+	
0019h		+	
001Ah			
001Bh			
001Ch	カウントソース保護モードレジスタ	CSPR	125
001Dh	カラントラース体験と一トレンステ	OO! IX	120
001Eh			
001EII			
0020h			
002011 0021h			
002111 0022h			
0022h	京本ナンチップナン ク制御しごフクロ	FRA0	75
	高速オンチップオシレータ制御レジスタ0		
0024h	高速オンチップオシレータ制御レジスタ1	FRA1 FRA2	76 76
0025h	高速オンチップオシレータ制御レジスタ2	FRAZ	76
0026h			
0027h			
0028h			
0029h		+	
002Ah		+	
002Bh		+	
002Ch			
002Dh			
002Eh			
002Fh			
0030h		1	
0031h	電圧検出レジスタ1	VCA1	38
0032h	電圧検出レジスタ2	VCA2	38、77
0033h			
0034h			
0035h			
0036h	電圧監視1回路制御レジスタ	VW1C	39
0037h	電圧監視2回路制御レジスタ	VW2C	40
0038h			
0039h			
0039h 003Ah 003Bh			
003Ah 003Bh			
003Ah			
003Ah 003Bh 003Ch			

0041h	番地	レジスタ	シンボル	掲載 ページ
0042h	0040h			
0043h CANOウェイクアップ割り込み制御レジスタ COTWKIC 100 0046h CANO受信完了割り込み制御レジスタ CORECIC 100 0046h CANOステート/エラー割り込み制御レジスタ COTRMIC 100 0047h タイマRD割り込み制御レジスタ TRDIIC 101 0048h タイマRD割り込み制御レジスタ TRDIIC 101 0048h タイマRE割り込み制御レジスタ TRDIIC 101 0044h タイマRE割り込み制御レジスタ TRDIIC 101 0044h タイマRE割り込み制御レジスタ TRDIIC 101 0044h タイマRE割り込み制御レジスタ TRDIIC 101 0045h UARTi後信割り込み制御レジスタ SUIC 100 005h UARTi後信割り込み制御レジスタ SORIC 100 005h UARTi後信割り込み制御レジスタ SIRC 100 005h UARTi後信割り込み制御レジスタ SIRC 100 005h UARTi後信割り込み制御レジスタ STRIC 100 005h UARTi後信割り込み制御レジスタ INTZIC 102 005h INTZ割り込み制御レジスタ INTZIC 102 005h INTZ割り込み制御レジスタ INTZIC 102 005h INTZ割り込み制御レジスタ INTZIC 102 005h INTI割り込み制御レジスタ INTIC 102 005h INTI割り込み制御レジスタ INTOIC 102	0041h			
0044h CANO受信完了割り込み制御レジスタ CORECIC 100 0045h CANO送信完了割り込み制御レジスタ COTEMIC 100 0046h CANOステート/エラー割り込み制御レジスタ TRDDIC 101 0048h タイマRD割り込み制御レジスタ TRDDIC 101 0048h タイマRE割り込み制御レジスタ TRDIC 100 0048h タイマRE割り込み制御レジスタ TRDIC 101 0048h タイマRE割り込み制御レジスタ TRDIC 101 0048h AD変換割り込み制御レジスタ KUPIC 100 0046h AD変換割り込み制御レジスタ ADIC 100 0056h AD変換割り込み制御レジスタ SUIC/IICIC 101 0056h UARTO送信割り込み制御レジスタ SOTIC 100 0056h UARTO送信割り込み制御レジスタ SOTIC 100 0056h INT2割り込み制御レジスタ STRIC 100 0056h INT2割り込み制御レジスタ STRIC 100 0056h INT2割り込み制御レジスタ STRIC 100 0056h INT2割り込み制御レジスタ STRIC 100 0056h INT2割り込み制御レジスタ INT2IC 102 0056h INT2割り込み制御レジスタ INT2IC 102 0056h INT2割り込み制御レジスタ INT3IC 102 0057h 0058h INT1割り込み制御レジスタ INT3IC 102 0058h INT1割り込み制御レジスタ INT3IC 102 0058h INT1割り込み制御レジスタ INT3IC 102 0058h INT3割り込み制御レジスタ INT3IC 102 0058h INT3割り込み制御レジスタ INT3IC 102 0058h 0056h INT3割り込み制御レジスタ INT3IC 102 0057h 0068h 0066h 0066h 0067h 0068h 0066h 0067h 0077h 0078h 0077h	0042h			
0046h CANO送信売了創り込み制御レジスタ COTRMIC 100 0046h CANOステート/エラー割り込み制御レジスタ C01ERRIC 100 0047h	0043h			
0046h CANOステート/エラー創り込み制御レジスタ C01ERRIC 100 0047h				
0048h タイマRDO割り込み制御レジスタ TRDIIC 101 0048h タイマRDI割り込み制御レジスタ TRDIIC 101 0044h タイマRDI割り込み制御レジスタ TREIC 100 0048h 004Ch				
9048h タイマRD 割り込み制御レジスタ TRDIIC 101 90049h タイマRD1割り込み制御レジスタ TRDIIC 101 0040h タイマRE割り込み制御レジスタ TREIC 100 0040h キー人力割り込み制御レジスタ ADIC 100 0040h キー人力割り込み制御レジスタ ADIC 100 0040h は キー人力割り込み制御レジスタ ADIC 100 0040h は カイマ RE割り込み制御レジスタ ADIC 100 0050h 20050h 2005		CANOステート/エラー割り込み制御レジスタ	C01ERRIC	100
9049h タイマRD割り込み制御レジスタ TRDIC 101 0044h タイマRE割り込み制御レジスタ TREIC 100 0045h タイマRE割り込み制御レジスタ KUPIC 100 0046h AD変換割り込み制御レジスタ ADIC 100 0046h AD変換割り込み制御レジスタ ADIC 100 0056h ADで変換割り込み制御レジスタ SOTIC 100 0056h UART1受信割り込み制御レジスタ SORIC 100 0053h UART1受信割り込み制御レジスタ SORIC 100 0053h UART1受信割り込み制御レジスタ SITIC 100 0056h VART1受信割り込み制御レジスタ SITIC 100 0057h INT2割り込み制御レジスタ SITIC 100 0058h タイマRA割り込み制御レジスタ INT2IC 102 0058h PイマRA割り込み制御レジスタ TRBIC 100 0058h INT2割り込み制御レジスタ INT3IC 102 0058h INT3割り込み制御レジスタ INT3IC 102 0058h INT3割り込み利御レジスタ INT3IC 102		6 (- D D O (- 1) (2) 7 . (- 1) ((1) 7 . (- 1) ((1) ((1) 7 . (- 1) ((1) ((1) ((1) ((1) ((1) ((1) ((1) ((1) ((1) ((1) ((1) ((1) (((1) ((1) ((1) (((1) (((1) (((1) ((((TDDOIG	404
904Ah タイマRE割り込み制御レジスタ TREIC 100 004Bh				
1004Bh			_	
004Ch		ダイマRE割り込み利御レンスタ	TREIC	100
004Dh キー入力割り込み制御レジスタ				
ADIC 100		キーλ力割け込み制御しジスタ	KLIPIC	100
SSUBJ 込み制御レジスタ				
0050h				
0051h UARTO送信割り込み制御レジスタ SOTIC 100 0052h UARTO受信割り込み制御レジスタ SORIC 100 0053h UART1送信割り込み制御レジスタ STTIC 100 0054h UART1受信割り込み制御レジスタ INTC 102 0055h UART1受信割り込み制御レジスタ INT2IC 102 0055h VART1受信割り込み制御レジスタ INT2IC 102 0056h タイマRA割り込み制御レジスタ TRAIC 100 0057h 10058h タイマRB割り込み制御レジスタ INT1IC 102 0059h INT1割り込み制御レジスタ INT3IC 102 0059h INT1割り込み制御レジスタ INT3IC 102 0055h INT0割り込み制御レジスタ INT3IC 102 0055h 10050h INT0割り込み制御レジスタ INT0IC 102 0055h 10060h 10060h 10060h 10061h 10060h 10061h 10066h 10065h 10065h 10066h 10067h 10068h 10067h 10068h 10067h 10068h 10066h 10067h 10068h 10067h 10068h 10067h 10068h 10067h 10067h 10068h 10067h 1007h 1007h 10077h 100		000 部 ク 色 小 同 師 レ ク ス ク 川 の 八 八 部 ク 色 の 一 町 画 レ ク ス ク	00010/11010	
UARTO 受信制リ込み制御レジスタ SORIC 100 OD53h		UARTO送信割り込み制御レジスタ	SOTIC	100
0053h UART1送信割り込み制御レジスタ S1RIC 100 0054h UART1受信割り込み制御レジスタ S1RIC 100 0055h INT2副り込み制御レジスタ INT2IC 102 0056h タイマRA割り込み制御レジスタ TRAIC 100 0057h	0052h			
UART1受信割り込み制御レジスタ	0053h			
INT2 割り込み制御レジスタ	0054h			
0056h タイマRA割り込み制御レジスタ TRAIC 100 0057h 0058h タイマRB割り込み制御レジスタ TRBIC 100 0059h INT1割り込み制御レジスタ INT1IC 102 0058h 0056h INT0割り込み制御レジスタ INT3IC 102 0058h 0056h INT0割り込み制御レジスタ INT0IC 102 0056h 0057h INT0割り込み制御レジスタ INT0IC 102 0056h 0060h 0066h 0066h 0066h 0066h 0066h 0066h 0066h 0066h 0066h 0067h 0066h 0066h 0066h 0067h 0066h 0067h 0066h 0067h 0066h 0067h 0066h 0067h 0067h 007h 00	0055h			
0057h	0056h			
INT1 割り込み制御レジスタ	0057h			
1005Ah	0058h	タイマRB割り込み制御レジスタ	TRBIC	100
005Bh	0059h		INT1IC	102
005Ch	005Ah	INT3割り込み制御レジスタ	INT3IC	102
NTO 部り込み制御レジスタ	005Bh			
005Eh	005Ch			
005Fh 0060h 0061h 0062h 0062h 0063h 0064h 0065h 0065h 0066h 0067h 0068h 0069h 0068h 0069h 0060h 0070h 0070h	005Dh	INTO割り込み制御レジスタ	INT0IC	102
0060h 0061h 0062h 0063h 0064h 0065h 0066h 0066h 0067h 0068h 0069h 006Ah 006Bh 006Ch 006Ch 006Ch 006Ch 006Fh 0070h 0071h 0072h 0072h 0073h 0074h 0075h 0075h 0076h 0077h 0078h 0079h 0070h	005Eh			
0061h 0062h 0063h 0064h 0065h 0066h 0067h 0068h 0069h 0069h 006Ah 006Bh 006Ch 006Dh 006Ch 006Fh 0070h 0071h 0077h 0077h 0077h 0078h 0077h 0078h 0079h 0070h 0070h 0070h 0070h 0070h 0070h 0070h 0077h 0078h 0077h 0078h 0079h 0077h 0078h	005Fh			
0062h 0063h 0064h 0066h 0066h 0067h 0068h 0069h 006Ah 006Bh 006Ch 006Dh 006Eh 006Fh 0070h 0071h 0072h 0073h 0073h 0074h 0075h 0076h 0077h 0078h 0079h 0070h 0079h 0070h 0070h 0070h	0060h			
0063h 0064h 0065h 0066h 0067h 0068h 0069h 0068h 0068h 0068h 0060h 006Ch 006Dh 006Eh 006Fh 0070h 0071h 0072h 0073h 0073h 0074h 0075h 0076h 0077h 0078h 0079h 0079h 0079h 0070h				
0064h 0065h 0066h 0067h 0068h 0069h 0069h 006Ah 006Ch 006Ch 006Dh 006Eh 006Fh 0070h 0071h 0072h 0073h 0074h 0075h 0076h 0077h 0078h 0077h 0078h 0079h 0070h 0070h 0070h 0070h	0062h			
0065h 0066h 0067h 0068h 0069h 0069h 006Ah 006Bh 006Ch 006Ch 006Dh 006Fh 0070h 0071h 0072h 0073h 0073h 0074h 0075h 0076h 0077h 0078h 0077h 0078h 0079h 0078h 0079h 0070h				
0066h 0067h 0068h 0069h 0060h 0060h 0060h 0060ch 0060ch 0060Eh 0060Fh 0070h 0071h 0072h 0073h 0074h 0075h 0076h 0077h 0077h 0078h 0077h 0078h 0079h 0070h 0070h 0070h 0070h 0070h 0070h 0070h 0070h				
0067h 0068h 0069h 006Ah 006Bh 006Ch 006Ch 006Eh 006Fh 0070h 0071h 0072h 0073h 0074h 0075h 0076h 0077h 0077h 0077h 0077h 0078h 0079h 0070h 0070h 0070h 0070h 0070h 0070h				
0068h 0069h 006Ah 006Bh 006Ch 006Ch 006Eh 006Fh 0070h 0071h 0072h 0073h 0074h 0075h 0076h 0077h 0077h 0077h 0077h 0077h 0077h 0078h 0077h 0078h 0079h 0070h				
0069h 006Ah 006Bh 006Ch 006Dh 006Eh 006Fh 0070h 0071h 0072h 0073h 0074h 0075h 0076h 0077h 0076h 0077h 0077h 0077h 0077h 0078h 0079h 0070h 0070h 0070h 0070h 0070h				
006Ah 006Bh 006Ch 006Dh 006Eh 006Fh 0070h 0071h 0072h 0073h 0074h 0075h 0076h 0077h 0076h 0077h 0077h 0077h 0077h 0078h 0077h 0078h 0079h 0070h 0070h 0070h 0070h				
006Bh				
006Ch 006Dh 006Eh 006Fh 0070h 0071h 0072h 0073h 0074h 0075h 0077h 0076h 0077h 0076h 0077h 0077h 0078h 0079h 0070h				
006Dh 006Eh 006Fh 0070h 0071h 0072h 0073h 0074h 0075h 0076h 0077h 0076h 0077h 0078h 0077h 0078h 0079h 0070h 0070h 0070h	006Ch			
006Eh 006Fh 0070h 0071h 0072h 0073h 0074h 0075h 0076h 0077h 0078h 0077h 0078h 0079h 0070h 0070h 0070h 0070h 0070h 0070h	006Dh			
006Fh 0070h 0071h 0072h 0073h 0074h 0075h 0076h 0077h 0078h 0077h 0078h 0079h 0070h 007Dh 007Ch 007Dh	006Eh			
0070h 0071h 0072h 0073h 0074h 0075h 0076h 0077h 0078h 0077h 0078h 0079h 007Ah 007Bh 007Ch 007Dh	006Fh			
0071h 0072h 0073h 0074h 0075h 0076h 0077h 0078h 0079h 0079h 007Ah 007Bh 007Ch 007Dh	0070h			
0073h 0074h 0075h 0076h 0077h 0078h 0079h 007Ah 007Bh 007Ch 007Dh	0071h			
0074h	0072h			
0075h 0076h 0077h 0078h 0079h 007Ah 007Bh 007Ch 007Dh	0073h			
0076h	0074h			
0077h	0075h			
0078h	0076h			
0079h	0077h			
007Ah	0078h			
007Bh	0079h			
007Ch	007Ah			
007Dh	007Bh			
007Eh	007Ch			
	007Dh			
007Fh	007Eh			
	007Fh			

注1. 空欄は予約領域です。アクセスしないでください。

番地	レジスタ	シンボル	掲載 ページ
0080h			
0081h			
0082h			
0083h			
0084h			
0085h			
0086h			
0087h			
0088h			
0089h			
008Ah			
008Bh			
008Ch			
008Dh			
008Eh			
008Fh			
0090h			
0091h			
0092h			
0093h			
0094h			
0094H			
0095H			
0096h			
0097h			
0099h			
0099H			
009Bh			
009Ch			
009Dh			
009Eh			
009Fh			
00A0h	UART0送受信モードレジスタ	UOMR	272
00A1h	UARTO ビットレートレジスタ	U0BRG	271
00A2h	UART0送信バッファレジスタ	U0TB	271
00A3h			
00A4h	UART0送受信制御レジスタ0	U0C0	273
00A5h	UART0送受信制御レジスタ1	U0C1	274
00A6h	UART0 受信バッファレジスタ	U0RB	271
00A7h			
00A8h	UART1送受信モードレジスタ	U1MR	272
00A9h	UART1 ビットレートレジスタ	U1BRG	271
00AAh	UART1送信バッファレジスタ	U1TB	271
00ABh			
00ACh	UART1送受信制御レジスタ0	U1C0	273
00ADh	UART1送受信制御レジスタ1	U1C1	274
00AEh	UART1 受信バッファレジスタ	U1RB	271
00AFh			
00B0h			
00B1h			
00B2h			
00B3h			
00B4h			
00B5h			
00B6h			
00B7h			
00B8h	SS制御レジスタH/IICバス制御レジスタ1	SSCRH/ICCR1	289、319
00B9h	SS制御レジスタL/IICバス制御レジスタ2	SSCRL/ICCR2	290、320
00BAh	SSモードレジスタ/IICパスモードレジスタ	SSMR/ICMR	291、321
00BBh	SS許可レジスタ/IICバス割り込み許可レジスタ	SSER/ICIER	292、322
00BCh	SSステータスレジスタ/IICパスステータスレジスタ	SSSR/ICSR	293, 323
00BDh	SSモードレジスタ2/スレープアドレスレジスタ	SSMR2/SAR	294、324
00BEh	SS送信データレジスタ/IICバス送信データレジスタ	SSTDR/ICDRT	295, 324
00BFh	SS受信データレジスタ/IIC/バス受信データレジスタ	SSRDR/ICDRR	295、324
	問け子の領域です。マクセストないでください	CONDIVIOUNIX	200, 024

注1. 空欄は予約領域です。	アクセスしないでください。
----------------	---------------

	しごった	シンボル	掲載
番地	レジスタ		ページ
00C0h	A/D レジスタ	AD	394
00C1h			
00C2h			
00C3h			
00C4h			
00C5h			
00C6h			
00C7h			
00C8h			
00C9h			
00CAh			
00CBh			
00CCh			
00CDh			
00CEh			
00CFh			
00D0h			
00D1h			
00D2h			
00D3h			
00D4h	A/D制御レジスタ2	ADCON2	394
00D5h			
00D6h	A/D制御レジスタ0	ADCON0	393、396、399
00D7h	A/D制御レジスタ1	ADCON1	394、397、400
00D8h			
00D9h			
00DAh			
00DBh			
00DCh			
00DDh			
00DEh			
00DFh			
00E0h	ポートP0レジスタ	P0	55
00E1h	ポートP1 レジスタ	P1	55
00E2h	ポートP0方向レジスタ	PD0	55
00E3h	ポートP1方向レジスタ	PD1	55
00E4h	ポートP2レジスタ	P2	55
00E5h	ポートP3レジスタ	P3	55
00E6h	ポートP2方向レジスタ	PD2	55
00E7h	ポートP3方向レジスタ	PD3	55
00E8h	ポートP4レジスタ	P4	55
00E9h			
00EAh	ポートP4方向レジスタ	PD4	55
00EBh	1888		
00ECh	ポートP6レジスタ	P6	55
00EDh			-
00EEh	ポートP6方向レジスタ	PD6	55
00EFh			
00F0h			
00F1h			
00F2h			
00F3h			
00F4h			
00F5h	UART1機能選択レジスタ	U1SR	274
00F6h		0.510	_, -, -,
00F7h			
00F8h	ポートモードレジスタ	PMR	56、274、 295、325
00F9h	外部入力許可レジスタ	INTEN	110
00FAh	INT入力フィルタ選択レジスタ	INTF	111
00FBh	キー入力許可レジスタ	KIEN	114
00FCh	プルアップ制御レジスタ0	PUR0	56
00FDh	プルアップ制御レジスタ1	PUR1	56
00FEh	respect of the t	<u> </u>	
00FFh			
		1	i .

番地	レジスタ	シンボル	掲載
0100h	タイマRA制御レジスタ	TRACR	ページ 131
0100H	タイマRA I/O制御レジスタ	TRAIOC	131、133、136、
010111	タイマRA I/O前師レジスタ	TRAIOC	138、140、143
0102h	タイマRAモードレジスタ	TRAMR	132
0103h	タイマRAプリスケーラレジスタ	TRAPRE	132
0104h	タイマRA レジスタ	TRA	132
0105h			
0106h	LINコントロールレジスタ	LINCR	352
0107h	LINステータスレジスタ	LINST	352
0108h	タイマRB制御レジスタ	TRBCR	147
0109h	タイマRBワンショット制御レジスタ	TRBOCR	147
010Ah	タイマRB I/O制御レジスタ	TRBIOC	148、150、154、 157、161
010Bh	タイマRBモードレジスタ	TRBMR	148
010Ch	タイマRBプリスケーラレジスタ	TRBPRE	149
010Dh	タイマRBセカンダリレジスタ	TRBSC	149
010Eh	タイマRBプライマリレジスタ	TRBPR	149
010Fh			
0110h			
0111h			
0112h			
0113h			
0114h			
0115h			
0116h			
0117h			
0118h	タイマREカウンタデータレジスタ	TRESEC	264
0119h	タイマREコンペアデータレジスタ	TREMIN	264
011Ah			
011Bh			
011Ch	タイマRE制御レジスタ1	TRECR1	265
011Dh	タイマRE制御レジスタ2	TRECR2	265
011Eh	タイマREカウントソース選択レジスタ	TRECSR	266
011Fh			
0120h			
0121h			
0122h			
0123h			
0124h			
0125h			
0126h			
0127h			
0128h			
0129h			
012Ah			
012Bh			
012Ch			İ
012Dh			İ
012Eh			1
012Fh			İ
	l .		1

| 1 | 注1. 空欄は予約領域です。アクセスしないでください。

番地	レジスタ	シンボル	掲載 ページ
0130h			
0131h			
0132h			
0133h			
0134h			
0135h			
0136h			
0137h	タイマRDスタートレジスタ	TRDSTR	180、194、210、 222、232、245
0138h	タイマRDモードレジスタ	TRDMR	180、194、210、 222、232、245
0139h	タイマRD PWMモードレジスタ	TRDPMR	181、195、211
013Ah	タイマRD機能制御レジスタ	TRDFCR	182、196、211、 223、233、246
013Bh	タイマRDアウトプットマスタ許可 レジスタ1	TRDOER1	197、212、224、 234、247
013Ch	タイマRDアウトプットマスタ許可 レジスタ2	TRDOER2	197、212、224、 234、247
013Dh	タイマRDアウトプット制御レジスタ	TRDOCR	198、213、248
013Eh	タイマRDデジタルフィルタ機能選択 レジスタ0	TRDDF0	183
013Fh	タイマRDデジタルフィルタ機能選択 レジスタ1	TRDDF1	183
0140h	タイマRD制御レジスタ0	TRDCR0	184、199、213、 225、235、248
0141h	タイマRD I/O制御レジスタA0	TRDIORA0	185、200
0142h	タイマRD I/O制御レジスタC0	TRDIORC0	186、201
0143h	タイマRDステータスレジスタ0	TRDSR0	187、202、214、 226、236、249
0144h	タイマRD割り込み許可レジスタ0	TRDIER0	188、203、215、 227、237、250
0145h	タイマRD PWMモードアウトプット レベル制御レジスタ0	TRDPOCR0 216	
0146h	タイマRDカウンタ0	TRD0	188、204、216、
0147h			227、238、250
0148h	タイマRDジェネラルレジスタA0	TRDGRA0	189、204、217、
0149h			228、238、251
014Ah	タイマRDジェネラルレジスタB0	TRDGRB0	189、204、217、
014Bh			228、238、251
014Ch	タイマRDジェネラルレジスタC0	TRDGRC0	189、204、217、
014Dh			228、251
014Eh 014Fh	タイマRDジェネラルレジスタD0	TRDGRD0	189、204、217、 228、238、251
0150h	タイマRD制御レジスタ1	TRDCR1	184、199、 213、235
0151h	タイマRD I/O制御レジスタA1	TRDIORA1	185、200
0152h	タイマRD I/O制御レジスタC1	TRDIORC1	186、201
0153h	タイマRDステータスレジスタ1	TRDSR1	187、202、214、 226、236、249
0154h	タイマRD割り込み許可レジスタ1	TRDIER1	188、203、215、 227、237、250
0155h	タイマRD PWMモードアウトプット レベル制御レジスタ1	TRDPOCR1	216
0156h 0157h	タイマRDカウンタ1	TRD1	188、204、 216、238
0158h	タイマRDジェネラルレジスタA1	TRDGRA1	189、204、217、
0159h			189、204、217、 228、238、251
0158h	タイマRDジェネラルレジスタB1	TRDGRB1	
015Bh			189、204、217、 228、238、251
015Ch	タイマRDジェネラルレジスタC1	TRDGRC1	189、204、217、
015Dh			228、238、251
015Eh 015Fh	タイマRDジェネラルレジスタD1	TRDGRD1	189、204、217、 228、238、251

019Fh		

シンダル ペーリー マーリー					_			
1540	番地	レジスタ	シンボル		番地	レジスタ	シンボル	掲載ページ
1942年 19	01A0h				1340h			
1940年 19	01A1h				1341h			
1948 1948	01A2h				1342h	CAN0アクセプタンスフィルタサポート	C0AFS	374
1948	01A3h				1343h			
19.00 19	01A4h				1344h			
19AP 19AP	01A5h				1345h			
DARAN	01A6h				1346h			
MARIN MA	01A7h				1347h			
MAAP MA	01A8h				1348h			
MARIA MA	01A9h				1349h			
MACh	01AAh				134Ah			
1940h 19	01ABh				134Bh			
1348h 1348h 1350h 13	01ACh				134Ch			
1948 1948	01ADh				134Dh			
1950h 1970	01AEh				134Eh			
1987 1988 1999 1998 1999 1998	01AFh				134Fh			
1983h フラッシュメモリ制御レジスタ4 FMR4 4177 1385h 13	01B0h				1350h			
1985年 フラッシュメモリ新聞レジスタ1	01B1h				1351h			
1354h フラッシュメモリ制能レジスタ1 FMR1 416 1356h 1356h 1357h 1358h 135	01B2h				1352h			
1985h フラッシュメモリ制御レジスタ1	01B3h	フラッシュメモリ制御レジスタ4	FMR4	417	1353h			
0.18日か	01B4h				1354h			
1987 フラッシュメモリ制御レジスタの	01B5h	フラッシュメモリ制御レジスタ1	FMR1	416	1355h			
1388h 1389h 13	01B6h				1356h			
1389h 1358h 13	01B7h	フラッシュメモリ制御レジスタ0	FMR0	415	1357h			
138Ah 138Bh 138Bh 138Bh 138Bh 138Bh 138Bh 138Ch 13	01B8h				1358h			
1300h CANOメッセージ制御レジスタ0 COMCTL0 369 1305h CANOメッセージ制御レジスタ2 COMCTL1 369 1305h CANOメッセージ制御レジスタ2 COMCTL2 369 1305h CANOメッセージ制御レジスタ2 COMCTL3 369 1305h CANOメッセージ制御レジスタ2 COMCTL4 369 1306h CANOメッセージ制御レジスタ4 COMCTL4 369 1306h CANOメッセージ制御レジスタ5 COMCTL4 369 1306h CANOメッセージ制御レジスタ5 COMCTL4 369 1306h CANOメッセージ制御レジスタ5 COMCTL4 369 1306h CANOメッセージ制御レジスタ5 COMCTL5 369 1306h CANOメッセージ制御レジスタ7 COMCTL7 369 1306h CANOメッセージ制御レジスタ8 COMCTL8 369 1306h CANOメッセージ制御レジスタ8 COMCTL9 369 1306h CANOメッセージ制御レジスタ9 COMCTL9 369 1306h CANOメッセージ制御レジスタ10 COMCTL1 369 1306h CANOメッセージ制御レジスタ11 COMCTL1 369 1306h CANOメッセージ制御レジスタ11 COMCTL1 369 1306h CANOメッセージ制御レジスタ12 COMCTL1 369 1306h CANOメッセージ制御レジスタ13 COMCTL1 369 1306h CANOメッセージ制御レジスタ13 COMCTL1 369 1306h CANOメッセージ制御レジスタ13 COMCTL1 369 1306h CANOメッセージ制御レジスタ13 COMCTL1 369 1306h CANOメッセージ制御レジスタ13 COMCTL1 369 1306h CANOメッセージ制御レジスタ COMCTL1 369 1306h CANOメッセージ制御レジスタ COMCTL1 369 1306h CANOメッセージ制御レジスタ COMCTL1 369 1306h 1306h CANOメッセージ制御レジスタ COMCTL1 369 1306h 1306h CANOメッセージ制御レジスタ COMCTL1 369 1306h 1306h CANOメッセージ制御レジスタ COMCTL1 369 1306h 1306h CANOX・シセージ制御レジスタ COMCTL1 369 1306h 1306h CANOX・シセージ制御レジスタ COMCTL1 369 1306h 1306h 1306h CANOX・シセージ制御レジスタ COMCTL1 369 1306h 1306h 1306h CANOX・シセージ制御レジスタ COMCTL1 369 1306h 1306h 1306h 1306h 1306h CANOX・シセージ制御レジスタ COMCTL1 369 1306h 1	01B9h				1359h			
1300h CANOメッセージ制御レジスタ0 COMCTLO 369 1385h CANOスッセージ制御レジスタ1 COMCTLO 369 1385h CANOスッセージ制御レジスタ2 COMCTLO 369 1385h CANOスッセージ制御レジスタ3 COMCTLO 369 1360h CANOメッセージ制御レジスタ3 COMCTLO 369 1360h CANOメッセージ制御レジスタ4 COMCTLO 369 1360h CANOメッセージ制御レジスタ4 COMCTLO 369 1360h CANOメッセージ制御レジスタ4 COMCTLO 369 1360h CANOメッセージ制御レジスタ6 COMCTLO 369 1360h CANOメッセージ制御レジスタ6 COMCTLO 369 1360h CANOメッセージ制御レジスタ6 COMCTLO 369 1360h CANOメッセージ制御レジスタ7 COMCTLO 369 1360h CANOメッセージ制御レジスタ7 COMCTLO 369 1360h CANOメッセージ制御レジスタ9 COMCTLO 369 1360h CANOメッセージ制御レジスタ9 COMCTLO 369 1360h CANOメッセージ制御レジスタ9 COMCTLO 369 1360h CANOメッセージ制御レジスタ9 COMCTLO 369 1360h CANOメッセージ制御レジスタ12 COMCTLO 369 1360h CANOメッセージ制御レジスタ12 COMCTLO 369 1360h 1360h CANOメッセージ制御レジスタ12 COMCTLO 369 1360h 1360h CANOメッセージ制御レジスタ12 COMCTLO 369 1360h 1360h CANOメッセージ制御レジスタ14 COMCTLO 369 1360h 1360h CANOメッセージ制御レジスタ14 COMCTLO 369 1360h 1360h 1360h 1360h CANOXッセージ制御レジスタ COMCTLO 369 1360h	01BAh				135Ah			
1300h CANOメッセージ制御レジスタ0 COMCTLO 369 1365h CANOメッセージ制御レジスタ1 COMCTLI 369 1360h CANOメッセージ制御レジスタ2 COMCTLI 369 1360h CANOメッセージ制御レジスタ3 COMCTLI 369 1360h CANOメッセージ制御レジスタ4 COMCTLI 369 1360h CANOメッセージ制御レジスタ4 COMCTLI 369 1360h CANOメッセージ制御レジスタ4 COMCTLI 369 1360h CANOメッセージ制御レジスタ6 COMCTLI 369 1360h CANOメッセージ制御レジスタ6 COMCTLI 369 1360h CANOメッセージ制御レジスタ7 COMCTLI 369 1360h CANOメッセージ制御レジスタ9 COMCTLI 369 1360h CANOメッセージ制御レジスタ9 COMCTLI 369 1360h CANOメッセージ制御レジスタ9 COMCTLI 369 1360h CANOメッセージ制御レジスタ10 COMCTLI 369 1360h CANOメッセージ制御レジスタ11 COMCTLI 369 1360h CANOメッセージ制御レジスタ12 COMCTLI 369 1360h CANOメッセージ制御レジスタ13 COMCTLI 369 1360h CANOメッセージ制御レジスタ13 COMCTLI 369 1360h CANOメッセージ制御レジスタ13 COMCTLI 369 1360h CANOメッセージ制御レジスタ13 COMCTLI 369 1360h CANOメッセージ制御レジスタ1 COMCTLI 369 1360h CANOメッセージ制御レジスタ1 COMCTLI 369 1360h CANOメッセージ制御レジスタ1 COMCTLI 369 1360h CANOメッセージ制御レジスタ COCTLR 370 CANON 270 2	01BBh				135Bh			
1300h CAN0メッセージ制御レジスタ1					135Ch			
330h CAN0メッセージ制御レジスタ0 COMCTL0 369 1360h CAN0メッセージ制御レジスタ1 COMCTL1 369 1300h CAN0メッセージ制御レジスタ3 COMCTL3 369 1300h CAN0メッセージ制御レジスタ4 COMCTL4 369 1360h CAN0メッセージ制御レジスタ4 COMCTL5 369 1360h CAN0メッセージ制御レジスタ5 COMCTL5 369 1360h CAN0メッセージ制御レジスタ6 COMCTL6 369 1360h CAN0メッセージ制御レジスタ7 COMCTL7 369 1300h CAN0メッセージ制御レジスタ7 COMCTL7 369 1300h CAN0メッセージ制御レジスタ9 COMCTL8 369 1360h 1360h CAN0メッセージ制御レジスタ9 COMCTL6 369 1360h CAN0メッセージ制御レジスタ9 COMCTL1 369 1360h CAN0メッセージ制御レジスタ9 COMCTL1 369 1360h CAN0メッセージ制御レジスタ10 COMCTL1 369 1360h CAN0メッセージ制御レジスタ10 COMCTL1 369 1360h CAN0メッセージ制御レジスタ11 COMCTL1 369 1360h CAN0メッセージ制御レジスタ13 COMCTL1 369 1360h CAN0メッセージ制御レジスタ13 COMCTL1 369 1360h CAN0メッセージ制御レジスタ13 COMCTL1 369 1360h 1360h CAN0メッセージ制御レジスタ14 COMCTL1 369 1360h 1360h CAN0メッセージ制御レジスタ14 COMCTL1 369 1360h 1360h 1360h 1360h CAN0メッセージ制御レジスタ COMCTL 369 1360h 136	01FFh				135Dh			
1301h CANOメッセージ制御レジスタ1 COMCTL1 369 1361h CANOメッセージ制御レジスタ2 COMCTL2 369 1361h CANOメッセージ制御レジスタ4 COMCTL3 369 1362h 1362h 1363h CANOメッセージ制御レジスタ5 COMCTL5 369 1363h 1363h CANOメッセージ制御レジスタ5 COMCTL6 369 1363h 1365h CANOメッセージ制御レジスタ6 COMCTL6 369 1363h 1365h CANOメッセージ制御レジスタ7 COMCTL7 369 1366h CANOメッセージ制御レジスタ8 COMCTL9 369 1366h CANOメッセージ制御レジスタ8 COMCTL9 369 1366h CANOメッセージ制御レジスタ9 COMCTL9 369 1366h CANOメッセージ制御レジスタ10 COMCTL10 369 1366h CANOメッセージ制御レジスタ11 COMCTL11 369 1366h CANOメッセージ制御レジスタ12 COMCTL13 369 1366h 1366h CANOメッセージ制御レジスタ13 COMCTL14 369 1366h 1366h 1366h CANOメッセージ制御レジスタ14 COMCTL14 369 1366h 136					135Eh			
302h CANOメッセージ制御レジスタ2	1300h	CAN0メッセージ制御レジスタ0	COMCTLO	360	425Eh	CANOクロック器切しごフタ	CCLKB	77
1303h CAN0メッセン制御レジスタ4 COMCTL4 369 1364h 1364h 1368h			000.20	309	130FII	UAINUプロック選択レンスラ	CCLKIX	
1304h CANO メッセージ制御レジスタ5					-		COLKIX	· · ·
1305h CANOメッセージ制御レジスタ5 COMCTL5 369 1306h CANOメッセージ制御レジスタ6 COMCTL6 369 1306h CANOメッセージ制御レジスタ6 COMCTL7 369 1306h CANOメッセージ制御レジスタ6 COMCTL8 369 1306h CANOメッセージ制御レジスタ9 COMCTL9 369 1306h CANOメッセージ制御レジスタ10 COMCTL10 369 1306h CANOメッセージ制御レジスタ11 COMCTL11 369 1366h 1	1301h	CAN0メッセージ制御レジスタ1	C0MCTL1	369	1360h		COLKIX	
1306h CANO メッセージ制御レジスタ6 COMCTL6 369 1368h 1368h 1368h CANO メッセージ制御レジスタ7 COMCTL7 369 1309h CANO メッセージ制御レジスタ9 COMCTL10 369 1368h	1301h 1302h	CAN0メッセージ制御レジスタ1 CAN0メッセージ制御レジスタ2	C0MCTL1 C0MCTL2	369 369	1360h 1361h		COLKIX	,,,
1307h CANO メッセージ制御レジスタ7 COMCTL7 369 1368h CANO メッセージ制御レジスタ8 COMCTL8 369 1368h 1367h 1368h CANO メッセージ制御レジスタ9 COMCTL9 369 1368h	1301h 1302h 1303h	CAN0メッセージ制御レジスタ1 CAN0メッセージ制御レジスタ2 CAN0メッセージ制御レジスタ3	C0MCTL1 C0MCTL2 C0MCTL3	369 369 369	1360h 1361h 1362h		COLIN	
1308h CAN0メッセージ制御レジスタ9	1301h 1302h 1303h 1304h	CAN0メッセージ制御レジスタ1 CAN0メッセージ制御レジスタ2 CAN0メッセージ制御レジスタ3 CAN0メッセージ制御レジスタ4	COMCTL1 COMCTL2 COMCTL3 COMCTL4	369 369 369 369	1360h 1361h 1362h 1363h		COLINI	
1309h CAN0メッセージ制御レジスタ10 COMCTL9 369 1368h 1368h 1368h 1308h CAN0メッセージ制御レジスタ11 COMCTL11 369 1368h 1	1301h 1302h 1303h 1304h 1305h	CAN0メッセージ制御レジスタ1 CAN0メッセージ制御レジスタ2 CAN0メッセージ制御レジスタ3 CAN0メッセージ制御レジスタ4 CAN0メッセージ制御レジスタ5	COMCTL1 COMCTL2 COMCTL3 COMCTL4 COMCTL5	369 369 369 369 369	1360h 1361h 1362h 1363h 1364h		COLAN	
130Ah CAN0メッセージ制御レジスタ10 COMCTL10 369 1368h	1301h 1302h 1303h 1304h 1305h 1306h	CAN0メッセージ制御レジスタ1 CAN0メッセージ制御レジスタ2 CAN0メッセージ制御レジスタ3 CAN0メッセージ制御レジスタ4 CAN0メッセージ制御レジスタ5 CAN0メッセージ制御レジスタ6	COMCTL1 COMCTL2 COMCTL3 COMCTL4 COMCTL5 COMCTL6	369 369 369 369 369 369	1360h 1361h 1362h 1363h 1364h 1365h	CAN0スロット0:メッセージ識別子/DLC	CCENI	
130Bh CAN0メッセージ制御レジスタ12 COMCTL11 369 136Bh 137Bh 1373Bh 13	1301h 1302h 1303h 1304h 1305h 1306h 1307h	CAN0メッセージ制御レジスタ1 CAN0メッセージ制御レジスタ2 CAN0メッセージ制御レジスタ3 CAN0メッセージ制御レジスタ4 CAN0メッセージ制御レジスタ5 CAN0メッセージ制御レジスタ6 CAN0メッセージ制御レジスタ7	COMCTL1 COMCTL2 COMCTL3 COMCTL4 COMCTL5 COMCTL6 COMCTL6	369 369 369 369 369 369 369	1360h 1361h 1362h 1363h 1364h 1365h 1366h	CAN0スロット0:メッセージ識別子/DLC	CCENT	
130Ch CAN0メッセージ制御レジスタ12 COMCTL12 369 136Bh 136Ch 136Ch 136Dh CAN0メッセージ制御レジスタ13 COMCTL14 369 136Dh 1370h 1371h 1371h 1372h 1373h 1374h 1372h 1373h 1374h 1376h 131Dh CAN0ズスタイミング制御レジスタ COCONR 373 1379h 1378h 1378h 1370h 1301h 1302h 1303h 1304h 1305h 1306h 1307h 1308h	CAN0メッセージ制御レジスタ1 CAN0メッセージ制御レジスタ2 CAN0メッセージ制御レジスタ3 CAN0メッセージ制御レジスタ4 CAN0メッセージ制御レジスタ5 CAN0メッセージ制御レジスタ6 CAN0メッセージ制御レジスタ7 CAN0メッセージ制御レジスタ8	COMCTL1 COMCTL2 COMCTL3 COMCTL4 COMCTL5 COMCTL6 COMCTL6 COMCTL7 COMCTL8	369 369 369 369 369 369 369	1360h 1361h 1362h 1363h 1364h 1365h 1366h 1367h	CAN0スロット0:メッセージ識別子/DLC	CCENT		
130Dh CANOメッセージ制御レジスタ13 COMCTL13 369 136Dh CANOメッセージ制御レジスタ14 COMCTL14 369 136Dh CANOメッセージ制御レジスタ15 COMCTL15 369 136Dh 136Dh 136Dh 136Dh 136Dh 136Dh 136Dh 136Dh 136Dh 136Dh 136Dh 137Dh 137Dh 137Bh 131Dh CANOが表すというなり COCONR 373 131Dh CANOが表すというなり COCONR 374 131Dh CANOが表すというなり COCONR 374 131Dh CANOが表すというなり COCONR 374 131Dh CANOが表情エラーカウントレジスタ CORECR 374 137Dh	1301h 1302h 1303h 1304h 1305h 1306h 1307h 1308h 1309h	CANOメッセージ制御レジスタ1 CANOメッセージ制御レジスタ2 CANOメッセージ制御レジスタ3 CANOメッセージ制御レジスタ4 CANOメッセージ制御レジスタ5 CANOメッセージ制御レジスタ6 CANOメッセージ制御レジスタ7 CANOメッセージ制御レジスタ7 CANOメッセージ制御レジスタ8 CANOメッセージ制御レジスタ9	COMCTL1 COMCTL2 COMCTL3 COMCTL4 COMCTL5 COMCTL6 COMCTL6 COMCTL7 COMCTL8 COMCTL9	369 369 369 369 369 369 369 369 369	1360h 1361h 1362h 1363h 1364h 1365h 1366h 1367h	CAN0スロット0:メッセージ識別子/DLC	CCENT	
130Eh CAN0メッセージ制御レジスタ14 COMCTL14 369 136Ph CAN0メッセージ制御レジスタ15 COMCTL15 369 136Eh 136Eh 1370h 1371h 1372h 1373h	1301h 1302h 1303h 1304h 1305h 1306h 1307h 1308h 1309h 130Ah	CANO メッセージ制御レジスタ1 CANO メッセージ制御レジスタ2 CANO メッセージ制御レジスタ3 CANO メッセージ制御レジスタ4 CANO メッセージ制御レジスタ5 CANO メッセージ制御レジスタ6 CANO メッセージ制御レジスタ7 CANO メッセージ制御レジスタ8 CANO メッセージ制御レジスタ9 CANO メッセージ制御レジスタ9	COMCTL1 COMCTL2 COMCTL3 COMCTL4 COMCTL5 COMCTL6 COMCTL7 COMCTL7 COMCTL8 COMCTL9 COMCTL10	369 369 369 369 369 369 369 369 369 369	1360h 1361h 1362h 1363h 1364h 1365h 1366h 1367h 1368h	CAN0スロット0:メッセージ識別子/DLC	CCENT	
130Fh CANOメッセージ制御レジスタ COMCTL15 369 136Fh CANOスロット0:タイムスタンプ 136Fh 1370h 1378h 1378h 1318h CANO近後住エラーカウントレジスタ COCCR 374 131Fh 131Fh CANO送信エラーカウントレジスタ COTECR 374 1376h	1301h 1302h 1303h 1304h 1305h 1306h 1307h 1308h 1309h 130Ah 130Bh	CANOメッセージ制御レジスタ1 CANOメッセージ制御レジスタ2 CANOメッセージ制御レジスタ3 CANOメッセージ制御レジスタ4 CANOメッセージ制御レジスタ5 CANOメッセージ制御レジスタ6 CANOメッセージ制御レジスタ7 CANOメッセージ制御レジスタ7 CANOメッセージ制御レジスタ8 CANOメッセージ制御レジスタ9 CANOメッセージ制御レジスタ10 CANOメッセージ制御レジスタ11	COMCTL1 COMCTL2 COMCTL3 COMCTL4 COMCTL5 COMCTL6 COMCTL7 COMCTL7 COMCTL8 COMCTL9 COMCTL10 COMCTL11	369 369 369 369 369 369 369 369 369 369	1360h 1361h 1362h 1363h 1364h 1365h 1366h 1367h 1368h 1369h	CAN0スロット0:メッセージ識別子/DLC	CCENT	
1310h CANO制御レジスタ	1301h 1302h 1303h 1304h 1305h 1306h 1307h 1308h 1309h 130Ah 130Bh 130Ch	CANOメッセージ制御レジスタ1 CANOメッセージ制御レジスタ2 CANOメッセージ制御レジスタ3 CANOメッセージ制御レジスタ4 CANOメッセージ制御レジスタ5 CANOメッセージ制御レジスタ6 CANOメッセージ制御レジスタ7 CANOメッセージ制御レジスタ7 CANOメッセージ制御レジスタ9 CANOメッセージ制御レジスタ9 CANOメッセージ制御レジスタ10 CANOメッセージ制御レジスタ11 CANOメッセージ制御レジスタ12	COMCTL1 COMCTL2 COMCTL3 COMCTL4 COMCTL5 COMCTL6 COMCTL7 COMCTL7 COMCTL8 COMCTL9 COMCTL10 COMCTL11	369 369 369 369 369 369 369 369 369 369	1360h 1361h 1362h 1363h 1364h 1365h 1366h 1367h 1368h 1369h 136Ah	CAN0スロット0:メッセージ識別子/DLC	CCENT	
1311h	1301h 1302h 1303h 1304h 1305h 1306h 1307h 1308h 1309h 130Ah 130Bh 130Ch 130Dh	CAN0メッセージ制御レジスタ1 CAN0メッセージ制御レジスタ2 CAN0メッセージ制御レジスタ3 CAN0メッセージ制御レジスタ4 CAN0メッセージ制御レジスタ5 CAN0メッセージ制御レジスタ6 CAN0メッセージ制御レジスタ7 CAN0メッセージ制御レジスタ7 CAN0メッセージ制御レジスタ9 CAN0メッセージ制御レジスタ9 CAN0メッセージ制御レジスタ10 CAN0メッセージ制御レジスタ11 CAN0メッセージ制御レジスタ12 CAN0メッセージ制御レジスタ13	COMCTL1 COMCTL2 COMCTL3 COMCTL4 COMCTL5 COMCTL6 COMCTL7 COMCTL8 COMCTL9 COMCTL10 COMCTL11 COMCTL11 COMCTL12 COMCTL13	369 369 369 369 369 369 369 369 369 369	1360h 1361h 1362h 1363h 1364h 1365h 1366h 1367h 1368h 1369h 136Ah 136Bh	CAN0スロット0:メッセージ識別子/DLC	CCENT	
1311h	1301h 1302h 1303h 1304h 1305h 1306h 1307h 1308h 1309h 130Ah 130Bh 130Ch 130Dh	CAN0メッセージ制御レジスタ1 CAN0メッセージ制御レジスタ2 CAN0メッセージ制御レジスタ3 CAN0メッセージ制御レジスタ4 CAN0メッセージ制御レジスタ5 CAN0メッセージ制御レジスタ6 CAN0メッセージ制御レジスタ7 CAN0メッセージ制御レジスタ7 CAN0メッセージ制御レジスタ9 CAN0メッセージ制御レジスタ9 CAN0メッセージ制御レジスタ10 CAN0メッセージ制御レジスタ11 CAN0メッセージ制御レジスタ11 CAN0メッセージ制御レジスタ12 CAN0メッセージ制御レジスタ13 CAN0メッセージ制御レジスタ14	COMCTL1 COMCTL2 COMCTL3 COMCTL4 COMCTL5 COMCTL6 COMCTL7 COMCTL8 COMCTL9 COMCTL10 COMCTL11 COMCTL11 COMCTL12 COMCTL13 COMCTL13	369 369 369 369 369 369 369 369 369 369	1360h 1361h 1362h 1363h 1364h 1365h 1366h 1367h 1368h 1369h 136Ah 136Bh 136Ch	CAN0スロット0:メッセージ識別子/DLC CAN0スロット0:データフィールド	CCENT	
1313h	1301h 1302h 1303h 1304h 1305h 1306h 1307h 1308h 1309h 130Ah 130Ch 130Dh 130Eh 130Fh	CANOメッセージ制御レジスタ1 CANOメッセージ制御レジスタ2 CANOメッセージ制御レジスタ3 CANOメッセージ制御レジスタ4 CANOメッセージ制御レジスタ5 CANOメッセージ制御レジスタ6 CANOメッセージ制御レジスタ7 CANOメッセージ制御レジスタ7 CANOメッセージ制御レジスタ9 CANOメッセージ制御レジスタ9 CANOメッセージ制御レジスタ10 CANOメッセージ制御レジスタ11 CANOメッセージ制御レジスタ11 CANOメッセージ制御レジスタ12 CANOメッセージ制御レジスタ13 CANOメッセージ制御レジスタ14 CANOメッセージ制御レジスタ15	COMCTL1 COMCTL2 COMCTL3 COMCTL4 COMCTL5 COMCTL6 COMCTL7 COMCTL8 COMCTL9 COMCTL10 COMCTL11 COMCTL11 COMCTL12 COMCTL13 COMCTL14 COMCTL15	369 369 369 369 369 369 369 369 369 369	1360h 1361h 1362h 1363h 1364h 1365h 1366h 1367h 1368h 1369h 136Ah 136Bh 136Ch 136Dh	CAN0スロット0:メッセージ識別子/DLC CAN0スロット0:データフィールド	CCENT	-
1313h	1301h 1302h 1303h 1304h 1305h 1306h 1307h 1308h 1309h 130Ah 130Bh 130Ch 130Dh 130Eh 130Fh	CANOメッセージ制御レジスタ1 CANOメッセージ制御レジスタ2 CANOメッセージ制御レジスタ3 CANOメッセージ制御レジスタ4 CANOメッセージ制御レジスタ5 CANOメッセージ制御レジスタ6 CANOメッセージ制御レジスタ7 CANOメッセージ制御レジスタ7 CANOメッセージ制御レジスタ9 CANOメッセージ制御レジスタ9 CANOメッセージ制御レジスタ10 CANOメッセージ制御レジスタ11 CANOメッセージ制御レジスタ11 CANOメッセージ制御レジスタ12 CANOメッセージ制御レジスタ13 CANOメッセージ制御レジスタ14 CANOメッセージ制御レジスタ15	COMCTL1 COMCTL2 COMCTL3 COMCTL4 COMCTL5 COMCTL6 COMCTL7 COMCTL8 COMCTL9 COMCTL10 COMCTL11 COMCTL11 COMCTL12 COMCTL13 COMCTL14 COMCTL15	369 369 369 369 369 369 369 369 369 369	1360h 1361h 1362h 1363h 1364h 1365h 1366h 1367h 1368h 1369h 136Ah 136Bh 136Ch 136Ch	CANOスロット0:メッセージ識別子/DLC CANOスロット0:データフィールド CANOスロット0:タイムスタンプ	COLIN	366
1315h	1301h 1302h 1303h 1304h 1305h 1306h 1307h 1308h 1309h 130Ah 130Ch 130Dh 130Eh 130Fh 1310H	CAN0メッセージ制御レジスタ1 CAN0メッセージ制御レジスタ2 CAN0メッセージ制御レジスタ3 CAN0メッセージ制御レジスタ4 CAN0メッセージ制御レジスタ5 CAN0メッセージ制御レジスタ6 CAN0メッセージ制御レジスタ7 CAN0メッセージ制御レジスタ7 CAN0メッセージ制御レジスタ9 CAN0メッセージ制御レジスタ9 CAN0メッセージ制御レジスタ10 CAN0メッセージ制御レジスタ11 CAN0メッセージ制御レジスタ11 CAN0メッセージ制御レジスタ12 CAN0メッセージ制御レジスタ13 CAN0メッセージ制御レジスタ14 CAN0メッセージ制御レジスタ15 CAN0制御レジスタ	COMCTL1 COMCTL2 COMCTL3 COMCTL4 COMCTL5 COMCTL6 COMCTL7 COMCTL8 COMCTL9 COMCTL10 COMCTL11 COMCTL11 COMCTL12 COMCTL13 COMCTL14 COMCTL15 COMCTL15 COMCTL15 COMCTL15 COMCTL16 COMCTL17 COMCTL17 COMCTL17 COMCTL17 COMCTL17 COMCTL17 COMCTL17 COMCTL17 COMCTL17 COMCTL17 COMCTL17 COMCTL17 COMCTL17 COMCTL17 COMCTL17 COMCTL17	369 369 369 369 369 369 369 369 369 369	1360h 1361h 1362h 1363h 1364h 1365h 1366h 1367h 1368h 1369h 136Ah 136Bh 136Ch 136Dh	CANOスロット0:メッセージ識別子/DLC CANOスロット0:データフィールド CANOスロット0:タイムスタンプ	COLINI	366
1315h	1301h 1302h 1303h 1304h 1305h 1306h 1307h 1308h 1309h 130Ah 130Ch 130Dh 130Eh 130Fh 1310h 1311h 1312h	CAN0メッセージ制御レジスタ1 CAN0メッセージ制御レジスタ2 CAN0メッセージ制御レジスタ3 CAN0メッセージ制御レジスタ4 CAN0メッセージ制御レジスタ5 CAN0メッセージ制御レジスタ6 CAN0メッセージ制御レジスタ7 CAN0メッセージ制御レジスタ7 CAN0メッセージ制御レジスタ9 CAN0メッセージ制御レジスタ9 CAN0メッセージ制御レジスタ10 CAN0メッセージ制御レジスタ11 CAN0メッセージ制御レジスタ11 CAN0メッセージ制御レジスタ12 CAN0メッセージ制御レジスタ13 CAN0メッセージ制御レジスタ14 CAN0メッセージ制御レジスタ15 CAN0制御レジスタ	COMCTL1 COMCTL2 COMCTL3 COMCTL4 COMCTL5 COMCTL6 COMCTL7 COMCTL8 COMCTL9 COMCTL10 COMCTL11 COMCTL11 COMCTL12 COMCTL13 COMCTL14 COMCTL15 COMCTL15 COMCTL15 COMCTL15 COMCTL16 COMCTL17 COMCTL17 COMCTL17 COMCTL17 COMCTL17 COMCTL17 COMCTL17 COMCTL17 COMCTL17 COMCTL17 COMCTL17 COMCTL17 COMCTL17 COMCTL17 COMCTL17 COMCTL17	369 369 369 369 369 369 369 369 369 369	1360h 1361h 1362h 1363h 1364h 1365h 1366h 1367h 1368h 1369h 136Ah 136Bh 136Ch 136Dh 136Eh 136Fh	CANOスロット0:メッセージ識別子/DLC CANOスロット0:データフィールド CANOスロット0:タイムスタンプ	COLINI	366
1316h CANO割り込み制御レジスタ	1301h 1302h 1303h 1304h 1305h 1306h 1307h 1308h 1309h 130Ah 130Ch 130Dh 130Eh 130Fh 1310h 1311h 1312h	CAN0メッセージ制御レジスタ1 CAN0メッセージ制御レジスタ2 CAN0メッセージ制御レジスタ3 CAN0メッセージ制御レジスタ4 CAN0メッセージ制御レジスタ5 CAN0メッセージ制御レジスタ6 CAN0メッセージ制御レジスタ7 CAN0メッセージ制御レジスタ7 CAN0メッセージ制御レジスタ9 CAN0メッセージ制御レジスタ9 CAN0メッセージ制御レジスタ10 CAN0メッセージ制御レジスタ11 CAN0メッセージ制御レジスタ11 CAN0メッセージ制御レジスタ12 CAN0メッセージ制御レジスタ13 CAN0メッセージ制御レジスタ14 CAN0メッセージ制御レジスタ15 CAN0制御レジスタ	COMCTL1 COMCTL2 COMCTL3 COMCTL4 COMCTL5 COMCTL6 COMCTL7 COMCTL8 COMCTL9 COMCTL10 COMCTL11 COMCTL11 COMCTL12 COMCTL13 COMCTL14 COMCTL15 COMCTL15 COMCTL15 COMCTL15 COMCTL16 COMCTL17 COMCTL17 COMCTL17 COMCTL18 COMCTL18 COMCTL18 COMCTL18 COMCTL18 COMCTL19 COM	369 369 369 369 369 369 369 369 369 369	1360h 1361h 1362h 1363h 1364h 1365h 1366h 1367h 1368h 1369h 136Ah 136Ch 136Dh 136Eh 136Fh 1370h	CANOスロット0:メッセージ識別子/DLC CANOスロット0:データフィールド CANOスロット0:タイムスタンプ	COLINI	366
1317h	1301h 1302h 1303h 1304h 1305h 1306h 1307h 1308h 1309h 130Ah 130Ch 130Dh 130Eh 1310h 1311h 1312h 1313h	CAN0メッセージ制御レジスタ1 CAN0メッセージ制御レジスタ2 CAN0メッセージ制御レジスタ3 CAN0メッセージ制御レジスタ4 CAN0メッセージ制御レジスタ5 CAN0メッセージ制御レジスタ6 CAN0メッセージ制御レジスタ7 CAN0メッセージ制御レジスタ7 CAN0メッセージ制御レジスタ9 CAN0メッセージ制御レジスタ9 CAN0メッセージ制御レジスタ10 CAN0メッセージ制御レジスタ11 CAN0メッセージ制御レジスタ11 CAN0メッセージ制御レジスタ12 CAN0メッセージ制御レジスタ13 CAN0メッセージ制御レジスタ14 CAN0メッセージ制御レジスタ15 CAN0制御レジスタ	COMCTL1 COMCTL2 COMCTL3 COMCTL4 COMCTL5 COMCTL6 COMCTL7 COMCTL8 COMCTL9 COMCTL10 COMCTL11 COMCTL11 COMCTL12 COMCTL13 COMCTL14 COMCTL15 COMCTL15 COMCTL15 COMCTL15 COMCTL16 COMCTL17 COMCTL17 COMCTL17 COMCTL18 COMCTL18 COMCTL18 COMCTL18 COMCTL18 COMCTL19 COM	369 369 369 369 369 369 369 369 369 369	1360h 1361h 1362h 1363h 1364h 1365h 1366h 1367h 1368h 1369h 136Ah 136Bh 136Ch 136Dh 136Eh 1370h 1371h	CANOスロット0:メッセージ識別子/DLC CANOスロット0:データフィールド CANOスロット0:タイムスタンプ	COLINI	366
1318h CANO拡張IDレジスタ	1301h 1302h 1303h 1304h 1305h 1306h 1307h 1308h 1309h 130Ah 130Ch 130Ch 130Fh 1310h 1311h 1312h 1313h 1314h 1315h	CAN0メッセージ制御レジスタ1 CAN0メッセージ制御レジスタ2 CAN0メッセージ制御レジスタ3 CAN0メッセージ制御レジスタ4 CAN0メッセージ制御レジスタ5 CAN0メッセージ制御レジスタ6 CAN0メッセージ制御レジスタ7 CAN0メッセージ制御レジスタ7 CAN0メッセージ制御レジスタ9 CAN0メッセージ制御レジスタ9 CAN0メッセージ制御レジスタ10 CAN0メッセージ制御レジスタ11 CAN0メッセージ制御レジスタ11 CAN0メッセージ制御レジスタ12 CAN0メッセージ制御レジスタ13 CAN0メッセージ制御レジスタ15 CAN0	COMCTL1 COMCTL2 COMCTL3 COMCTL4 COMCTL5 COMCTL6 COMCTL7 COMCTL8 COMCTL9 COMCTL10 COMCTL11 COMCTL11 COMCTL12 COMCTL13 COMCTL14 COMCTL15 COMCTL15 COMCTL15 COMCTL15 COMCTL16 COMCTL17 COMCTL17 COMCTL18 COMCTL18 COMCTL18 COMCTL18 COMCTL19 COM	369 369 369 369 369 369 369 369 369 369	1360h 1361h 1362h 1363h 1364h 1365h 1366h 1367h 1368h 1369h 136Ah 136Bh 136Ch 136Dh 136Eh 1370h 1371h 1372h	CANOスロット0:メッセージ識別子/DLC CANOスロット0:データフィールド CANOスロット0:タイムスタンプ	COLINI	366
1319h 1378h 131Ah CANOバスタイミング制御レジスタ COCONR 373 131Bh 137Ah 131Ch CANO受信エラーカウントレジスタ CORECR 374 131Dh CANO送信エラーカウントレジスタ COTECR 374 131Eh 137Ch 131Fh 137Ch 137Eh 137Eh CANOスロット1: タイムスタンプ	1301h 1302h 1303h 1304h 1305h 1306h 1307h 1308h 1309h 130Ah 130Ch 130Ch 130Fh 1310h 1311h 1312h 1313h 1314h 1315h	CAN0メッセージ制御レジスタ1 CAN0メッセージ制御レジスタ2 CAN0メッセージ制御レジスタ3 CAN0メッセージ制御レジスタ4 CAN0メッセージ制御レジスタ5 CAN0メッセージ制御レジスタ6 CAN0メッセージ制御レジスタ7 CAN0メッセージ制御レジスタ7 CAN0メッセージ制御レジスタ9 CAN0メッセージ制御レジスタ9 CAN0メッセージ制御レジスタ10 CAN0メッセージ制御レジスタ11 CAN0メッセージ制御レジスタ11 CAN0メッセージ制御レジスタ12 CAN0メッセージ制御レジスタ13 CAN0メッセージ制御レジスタ15 CAN0	COMCTL1 COMCTL2 COMCTL3 COMCTL4 COMCTL5 COMCTL6 COMCTL7 COMCTL8 COMCTL9 COMCTL10 COMCTL11 COMCTL11 COMCTL12 COMCTL13 COMCTL14 COMCTL15 COMCTL15 COMCTL15 COMCTL15 COMCTL16 COMCTL17 COMCTL17 COMCTL18 COMCTL18 COMCTL18 COMCTL18 COMCTL19 COM	369 369 369 369 369 369 369 369 369 369	1360h 1361h 1362h 1363h 1364h 1365h 1366h 1367h 1368h 1369h 136Ah 136Bh 136Ch 136Ch 136Fh 1370h 1371h 1372h 1373h	CAN0スロット0:メッセージ識別子/DLC CAN0スロット0:データフィールド CAN0スロット0:タイムスタンプ CAN0スロット1:メッセージ識別子/DLC	COLIN	366
131Ah CAN0パスタイミング制御レジスタ COCONR 373 131Bh 137Bh 131Ch CAN0受信エラーカウントレジスタ CORECR 374 131Dh CAN0送信エラーカウントレジスタ COTECR 374 131Eh 137Dh 131Fh 137Eh 137Eh CAN0スロット1: タイムスタンプ	1301h 1302h 1303h 1304h 1305h 1306h 1307h 1308h 1309h 130Ah 130Ch 130Ch 130Fh 1310h 1311h 1312h 1313h 1314h 1315h 1316h 1317h	CAN0メッセージ制御レジスタ1 CAN0メッセージ制御レジスタ2 CAN0メッセージ制御レジスタ3 CAN0メッセージ制御レジスタ4 CAN0メッセージ制御レジスタ5 CAN0メッセージ制御レジスタ6 CAN0メッセージ制御レジスタ7 CAN0メッセージ制御レジスタ7 CAN0メッセージ制御レジスタ9 CAN0メッセージ制御レジスタ9 CAN0メッセージ制御レジスタ10 CAN0メッセージ制御レジスタ11 CAN0メッセージ制御レジスタ11 CAN0メッセージ制御レジスタ12 CAN0メッセージ制御レジスタ13 CAN0メッセージ制御レジスタ15 CAN0制御レジスタ CAN0カッセージ制御レジスタ15 CAN0制御レジスタ	COMCTL1 COMCTL2 COMCTL3 COMCTL4 COMCTL5 COMCTL6 COMCTL6 COMCTL7 COMCTL8 COMCTL9 COMCTL10 COMCTL11 COMCTL11 COMCTL12 COMCTL13 COMCTL14 COMCTL15 COCTLR COSTR COSSTR	369 369 369 369 369 369 369 369 369 369	1360h 1361h 1362h 1363h 1364h 1365h 1366h 1367h 1368h 1369h 136Ah 136Bh 136Ch 136Fh 1370h 1371h 1372h 1373h 1374h 1375h	CAN0スロット0:メッセージ識別子/DLC CAN0スロット0:データフィールド CAN0スロット0:タイムスタンプ CAN0スロット1:メッセージ識別子/DLC	COLINI	366
131Bh 137Ah 131Ch CAN0受信エラーカウントレジスタ CORECR 374 131Dh CAN0送信エラーカウントレジスタ COTECR 374 131Eh 137Ch 131Fh 137Ch 137Dh 137Eh 137Eh 137Eh 137Eh CAN0スロット1: タイムスタンプ	1301h 1302h 1303h 1304h 1305h 1306h 1307h 1308h 1309h 130Ah 130Ch 130Ch 130Fh 1310h 1311h 1312h 1313h 1314h 1315h 1316h 1317h	CAN0メッセージ制御レジスタ1 CAN0メッセージ制御レジスタ2 CAN0メッセージ制御レジスタ3 CAN0メッセージ制御レジスタ4 CAN0メッセージ制御レジスタ5 CAN0メッセージ制御レジスタ6 CAN0メッセージ制御レジスタ7 CAN0メッセージ制御レジスタ7 CAN0メッセージ制御レジスタ9 CAN0メッセージ制御レジスタ9 CAN0メッセージ制御レジスタ10 CAN0メッセージ制御レジスタ11 CAN0メッセージ制御レジスタ11 CAN0メッセージ制御レジスタ12 CAN0メッセージ制御レジスタ13 CAN0メッセージ制御レジスタ15 CAN0制御レジスタ CAN0カッセージ制御レジスタ15 CAN0制御レジスタ	COMCTL1 COMCTL2 COMCTL3 COMCTL4 COMCTL5 COMCTL6 COMCTL6 COMCTL7 COMCTL8 COMCTL9 COMCTL10 COMCTL11 COMCTL11 COMCTL12 COMCTL13 COMCTL14 COMCTL15 COCTLR COSTR COSSTR	369 369 369 369 369 369 369 369 369 369	1360h 1361h 1362h 1363h 1364h 1365h 1366h 1367h 1368h 1369h 136Ah 136Bh 136Ch 136Fh 1370h 1371h 1372h 1373h 1374h 1375h 1376h 1377h	CAN0スロット0:メッセージ識別子/DLC CAN0スロット0:データフィールド CAN0スロット0:タイムスタンプ CAN0スロット1:メッセージ識別子/DLC	COLINI	366
131Ch CAN0受信エラーカウントレジスタ CORECR 374 131Dh CAN0送信エラーカウントレジスタ COTECR 374 131Eh 137Dh 131Fh 137Eh 137Eh CAN0スロット1: タイムスタンプ	1301h 1302h 1303h 1304h 1305h 1306h 1307h 1308h 1309h 130Ah 130Bh 130Ch 130Eh 1310h 1311h 1312h 1313h 1314h 1315h 1316h 1317h 1318h 1317h	CAN0メッセージ制御レジスタ1 CAN0メッセージ制御レジスタ2 CAN0メッセージ制御レジスタ3 CAN0メッセージ制御レジスタ4 CAN0メッセージ制御レジスタ5 CAN0メッセージ制御レジスタ6 CAN0メッセージ制御レジスタ7 CAN0メッセージ制御レジスタ7 CAN0メッセージ制御レジスタ9 CAN0メッセージ制御レジスタ9 CAN0メッセージ制御レジスタ10 CAN0メッセージ制御レジスタ11 CAN0メッセージ制御レジスタ11 CAN0メッセージ制御レジスタ11 CAN0メッセージ制御レジスタ15 CAN0メッセージ制御レジスタ15 CAN0メッセージ制御レジスタ15 CAN0制御レジスタ CAN0ステータスレジスタ CAN0ステータスレジスタ CAN0別り込み制御レジスタ	COMCTL1 COMCTL2 COMCTL3 COMCTL4 COMCTL5 COMCTL6 COMCTL6 COMCTL7 COMCTL8 COMCTL10 COMCTL10 COMCTL11 COMCTL11 COMCTL12 COMCTL13 COMCTL14 COMCTL15 COMCTL15 COMCTL16 COMCTL17 COMCTL17 COMCTL18 COMCTL18 COMCTL18 COMCTL18 COMCTL19 COM	369 369 369 369 369 369 369 369 369 369	1360h 1361h 1362h 1363h 1364h 1365h 1366h 1367h 1368h 1369h 136Ah 136Bh 136Ch 136Fh 1370h 1371h 1372h 1373h 1374h 1375h 1376h 1378h	CAN0スロット0:メッセージ識別子/DLC CAN0スロット0:データフィールド CAN0スロット0:タイムスタンプ CAN0スロット1:メッセージ識別子/DLC	COLINI	366
131Dh CAN0送信エラーカウントレジスタ COTECR 374 131Eh 137Ch 131Fh 137Eh 137Eh CAN0スロット1: タイムスタンプ	1301h 1302h 1303h 1304h 1305h 1306h 1307h 1308h 1309h 130Ah 130Ch 130Ch 130Ch 130Ch 130Ch 1310h 1311h 1311h 1314h 1315h 1315h 1316h 1317h	CAN0メッセージ制御レジスタ1 CAN0メッセージ制御レジスタ2 CAN0メッセージ制御レジスタ3 CAN0メッセージ制御レジスタ4 CAN0メッセージ制御レジスタ5 CAN0メッセージ制御レジスタ6 CAN0メッセージ制御レジスタ7 CAN0メッセージ制御レジスタ7 CAN0メッセージ制御レジスタ9 CAN0メッセージ制御レジスタ9 CAN0メッセージ制御レジスタ10 CAN0メッセージ制御レジスタ11 CAN0メッセージ制御レジスタ11 CAN0メッセージ制御レジスタ11 CAN0メッセージ制御レジスタ15 CAN0メッセージ制御レジスタ15 CAN0メッセージ制御レジスタ15 CAN0制御レジスタ CAN0ステータスレジスタ CAN0ステータスレジスタ CAN0別り込み制御レジスタ	COMCTL1 COMCTL2 COMCTL3 COMCTL4 COMCTL5 COMCTL6 COMCTL6 COMCTL7 COMCTL8 COMCTL10 COMCTL10 COMCTL11 COMCTL11 COMCTL12 COMCTL13 COMCTL14 COMCTL15 COMCTL15 COMCTL16 COMCTL17 COMCTL17 COMCTL18 COMCTL18 COMCTL18 COMCTL18 COMCTL19 COM	369 369 369 369 369 369 369 369 369 369	1360h 1361h 1362h 1363h 1364h 1365h 1366h 1367h 1368h 1369h 136Ch 136Ch 136Fh 1370h 1371h 1372h 1373h 1374h 1375h 1376h 1378h 1378h	CAN0スロット0:メッセージ識別子/DLC CAN0スロット0:データフィールド CAN0スロット0:タイムスタンプ CAN0スロット1:メッセージ識別子/DLC	COLINI	366
131Eh 137Dh 131Fh 137Eh CANOスロット1: タイムスタンプ	1301h 1302h 1303h 1304h 1305h 1306h 1307h 1308h 1309h 130Ah 130Ch 130Ch 130Ch 130Fh 1311h 1311h 1312h 1313h 1314h 1315h 1316h 1317h 1318h 1318h	CAN0メッセージ制御レジスタ1 CAN0メッセージ制御レジスタ2 CAN0メッセージ制御レジスタ3 CAN0メッセージ制御レジスタ4 CAN0メッセージ制御レジスタ5 CAN0メッセージ制御レジスタ6 CAN0メッセージ制御レジスタ7 CAN0メッセージ制御レジスタ7 CAN0メッセージ制御レジスタ9 CAN0メッセージ制御レジスタ9 CAN0メッセージ制御レジスタ10 CAN0メッセージ制御レジスタ11 CAN0メッセージ制御レジスタ11 CAN0メッセージ制御レジスタ13 CAN0メッセージ制御レジスタ13 CAN0メッセージ制御レジスタ15 CAN0メッセージ制御レジスタ15 CAN0別のメッセージ制御レジスタ15 CAN0別御レジスタ CAN0ステータスレジスタ CAN0ステータスレジスタ CAN0別り込み制御レジスタ CAN0割り込み制御レジスタ CAN0割り込み制御レジスタ	COMCTL1 COMCTL2 COMCTL3 COMCTL4 COMCTL5 COMCTL6 COMCTL6 COMCTL7 COMCTL8 COMCTL10 COMCTL10 COMCTL11 COMCTL11 COMCTL12 COMCTL13 COMCTL14 COMCTL15 COMCTL15 COMCTL16 COMCTL17 COMCTL17 COMCTL18 COMCTL18 COMCTL18 COMCTL19 COM	369 369 369 369 369 369 369 369 369 369	1360h 1361h 1362h 1363h 1364h 1365h 1366h 1367h 1368h 1369h 136Ch 136Ch 136Fh 1370h 1371h 1372h 1373h 1374h 1375h 1376h 1377h 1378h 1378h	CAN0スロット0:メッセージ識別子/DLC CAN0スロット0:データフィールド CAN0スロット0:タイムスタンプ CAN0スロット1:メッセージ識別子/DLC	COLINI	366
131Fh 137Eh CAN0スロット1: タイムスタンプ	1301h 1302h 1303h 1304h 1305h 1306h 1307h 1308h 1309h 130Ah 130Ch 130Ch 130Ch 130Fh 1311h 1311h 1312h 1313h 1314h 1315h 1316h 1317h 1318h 1319h 1318h 1319h	CANO メッセージ制御レジスタ1 CANO メッセージ制御レジスタ2 CANO メッセージ制御レジスタ3 CANO メッセージ制御レジスタ4 CANO メッセージ制御レジスタ5 CANO メッセージ制御レジスタ5 CANO メッセージ制御レジスタ7 CANO メッセージ制御レジスタ7 CANO メッセージ制御レジスタ7 CANO メッセージ制御レジスタ9 CANO メッセージ制御レジスタ9 CANO メッセージ制御レジスタ10 CANO メッセージ制御レジスタ11 CANO メッセージ制御レジスタ11 CANO メッセージ制御レジスタ12 CANO メッセージ制御レジスタ13 CANO メッセージ制御レジスタ15 CANO 対ッセージ制御レジスタ15 CANO 制御レジスタ CANO ステータスレジスタ CANO コットステータスレジスタ CANO 割り込み制御レジスタ CANO 拡張IDレジスタ CANO 受信エラーカウントレジスタ	COMCTL1 COMCTL2 COMCTL3 COMCTL4 COMCTL5 COMCTL6 COMCTL6 COMCTL7 COMCTL8 COMCTL9 COMCTL10 COMCTL11 COMCTL12 COMCTL13 COMCTL14 COMCTL15 COMCTL15 COMCTL16 COMCTL17 COMCTL17 COMCTL18 COMCTL18 COMCTL19 COMCTL19 COMCTL19 COMCTL11 COMC	369 369 369 369 369 369 369 369 369 369	1360h 1361h 1362h 1363h 1364h 1365h 1366h 1367h 1368h 1369h 136Ch 136Ch 136Fh 1370h 1371h 1372h 1373h 1374h 1375h 1378h 1378h 1378h	CAN0スロット0:メッセージ識別子/DLC CAN0スロット0:データフィールド CAN0スロット0:タイムスタンプ CAN0スロット1:メッセージ識別子/DLC	COLINI	366
	1301h 1302h 1303h 1304h 1305h 1306h 1307h 1308h 1309h 130Ah 130Bh 130Ch 130Ch 130Ch 1310h 1311h 1311h 1311h 1311h 1315h 1316h 1317h 1318h 1318h 1318h 1318h 1318h 1318h 1318h 1319h	CANO メッセージ制御レジスタ1 CANO メッセージ制御レジスタ2 CANO メッセージ制御レジスタ3 CANO メッセージ制御レジスタ4 CANO メッセージ制御レジスタ5 CANO メッセージ制御レジスタ5 CANO メッセージ制御レジスタ7 CANO メッセージ制御レジスタ7 CANO メッセージ制御レジスタ7 CANO メッセージ制御レジスタ9 CANO メッセージ制御レジスタ9 CANO メッセージ制御レジスタ10 CANO メッセージ制御レジスタ11 CANO メッセージ制御レジスタ11 CANO メッセージ制御レジスタ12 CANO メッセージ制御レジスタ13 CANO メッセージ制御レジスタ15 CANO 対ッセージ制御レジスタ15 CANO 制御レジスタ CANO ステータスレジスタ CANO コットステータスレジスタ CANO 割り込み制御レジスタ CANO 拡張IDレジスタ CANO 受信エラーカウントレジスタ	COMCTL1 COMCTL2 COMCTL3 COMCTL4 COMCTL5 COMCTL6 COMCTL6 COMCTL7 COMCTL8 COMCTL9 COMCTL10 COMCTL11 COMCTL12 COMCTL13 COMCTL14 COMCTL15 COMCTL15 COMCTL16 COMCTL17 COMCTL17 COMCTL18 COMCTL18 COMCTL19 COMCTL19 COMCTL19 COMCTL11 COMC	369 369 369 369 369 369 369 369 369 369	1360h 1361h 1362h 1363h 1364h 1365h 1366h 1367h 1368h 1369h 136Ah 136Bh 136Ch 136Fh 1370h 1371h 1372h 1373h 1374h 1375h 1376h 1378h 1378h 1378h 1378h 1378h 1378h	CAN0スロット0:メッセージ識別子/DLC CAN0スロット0:データフィールド CAN0スロット0:タイムスタンプ CAN0スロット1:メッセージ識別子/DLC		366
	1301h 1302h 1303h 1304h 1305h 1306h 1307h 1308h 1309h 130Ah 130Bh 130Ch 130Ch 130Ch 1310h 1311h 1312h 1313h 1314h 1315h 1316h 1317h 1318h 1318h 1318h 1318h 1319h 1318h 1319h 1318h 1319h	CANO メッセージ制御レジスタ1 CANO メッセージ制御レジスタ2 CANO メッセージ制御レジスタ3 CANO メッセージ制御レジスタ4 CANO メッセージ制御レジスタ5 CANO メッセージ制御レジスタ5 CANO メッセージ制御レジスタ7 CANO メッセージ制御レジスタ7 CANO メッセージ制御レジスタ7 CANO メッセージ制御レジスタ9 CANO メッセージ制御レジスタ9 CANO メッセージ制御レジスタ10 CANO メッセージ制御レジスタ11 CANO メッセージ制御レジスタ11 CANO メッセージ制御レジスタ12 CANO メッセージ制御レジスタ13 CANO メッセージ制御レジスタ15 CANO 対ッセージ制御レジスタ15 CANO 制御レジスタ CANO ステータスレジスタ CANO コットステータスレジスタ CANO 割り込み制御レジスタ CANO 拡張IDレジスタ CANO 受信エラーカウントレジスタ	COMCTL1 COMCTL2 COMCTL3 COMCTL4 COMCTL5 COMCTL6 COMCTL6 COMCTL7 COMCTL8 COMCTL9 COMCTL10 COMCTL11 COMCTL12 COMCTL13 COMCTL14 COMCTL15 COMCTL15 COMCTL16 COMCTL17 COMCTL17 COMCTL18 COMCTL18 COMCTL19 COMCTL19 COMCTL19 COMCTL11 COMC	369 369 369 369 369 369 369 369 369 369	1360h 1361h 1362h 1363h 1364h 1365h 1366h 1367h 1368h 1369h 136Ah 136Bh 136Ch 136Fh 1370h 1371h 1372h 1373h 1374h 1375h 1376h 1378h 1378h 1378h 1378h 1378h 1378h 1378h 1378h 1378h 1378h 1378h 1378h	CANOスロット0:メッセージ識別子/DLC CANOスロット0:データフィールド CANOスロット0:タイムスタンプ CANOスロット1:メッセージ識別子/DLC		366

^{| 133}Fh | 注1. 空欄は予約領域です。アクセスしないでください。

番地	レジスタ	シンボル	掲載 ページ
1380h	CAN0スロット2:メッセージ識別子/DLC		
1381h			
1382h			
1383h			
1384h			
1385h	04410777111017 77 77 47 4111		
1386h 1387h	CANOスロット2:データフィールド		
1388h			
1389h			
138Ah			
138Bh			
138Ch			
138Dh			
138Eh	CAN0スロット2:タイムスタンプ		
138Fh			
1390h	CAN0スロット3:メッセージ識別子/DLC		
1391h			
1392h			
1393h			
1394h			
1395h 1396h	CAN0スロット3:データフィールド		
1396h	CANUXU V F3: F = 9 / 1 = N F		
1398h			
1399h			
139Ah			
139Bh			
139Ch			
139Dh			
139Eh	CAN0スロット3:タイムスタンプ		
139Fh			366
13A0h	CAN0スロット4:メッセージ識別子/DLC		367
13A1h			
13A2h 13A3h			
13A4h			
13A5h			
13A6h	CAN0スロット4: データフィールド		
13A7h			
13A8h			
13A9h			
13AAh			
13ABh			
13ACh			
13ADh	CANO 7 E vi b 4 · b / l · 2 b · · d		
13AEh 13AFh	CAN0スロット4:タイムスタンプ		
13AFN	CAN0スロット5:メッセージ識別子/DLC		
13B1h			
13B2h	1		
13B3h	1		
13B4h			
13B5h			
13B6h	CAN0スロット5:データフィールド		
13B7h			
13B8h			
13B9h			
13BAh			
13BBh			
13BCh 13BDh			
13BEh	CAN0スロット5:タイムスタンプ		
13BFh			
	1		

番地	レジスタ	シンボル	掲載 ページ
13C0h	CAN0スロット6:メッセージ識別子/DLC		
13C1h			
13C2h			
13C3h			
13C4h			
13C5h	0441077711101 = 4774 1112		
13C6h 13C7h	CANOスロット6:データフィールド		
13C8h			
13C9h			
13CAh			
13CBh			
13CCh			
13CDh			
13CEh	CAN0スロット6:タイムスタンプ		
13CFh			
13D0h	│CAN0スロット7:メッセージ識別子/DLC		
13D1h			
13D2h 13D3h			
13D3h			
13D4h	1		
13D6h	CAN0スロット7:データフィールド		
13D7h			
13D8h			
13D9h			
13DAh			
13DBh			
13DCh			
13DDh	044107771171717171717		
13DEh 13DFh	CAN0スロット7:タイムスタンプ		000
13E0h	CAN0スロット8:メッセージ識別子/DLC		366 367
13E1h	O/110/10 / 0 : 0 : 0 : 0 : 0 : 0 : 0 : 0 : 0 :		
13E2h			
13E3h			
13E4h			
13E5h			
13E6h	CAN0スロット8:データフィールド		
13E7h 13E8h			
13E8h			
13EAh			
13EBh			
13ECh			
13EDh			
13EEh	CAN0スロット8:タイムスタンプ		
13EFh			
13F0h	CAN0スロット9:メッセージ識別子/DLC		
13F1h			
13F2h 13F3h			
13F4h			
13F5h			
13F6h	CAN0スロット9 : データフィールド		
13F7h			
13F8h			
13F9h			
13FAh			
13FBh			
13FCh 13FDh			
13FEh	CAN0スロット9:タイムスタンプ		
13FFh	0,110,710,714,777		
	I		

13BFh 注1. 空欄は予約領域です。アクセスしないでください。

番地	レジスタ	シンボル	掲載 ページ
1400h	CAN0スロット10:メッセージ識別子/DLC		
1401h			
1402h			
1403h			
1404h			
1405h			
1406h	CAN0スロット10:データフィールド		
1407h			
1408h			
1409h 140Ah	-		
140An	-		
140Ch	-		
140Dh	-		
140Eh	CAN0スロット10:タイムスタンプ		
140Fh	CANOXII 91 10. MAX 700		
1410h	CANOスロット11:メッセージ識別子/DLC		
1411h	CANOXI JI II . N J E J III J II J II J II J II J II J		
1412h			
1413h	1		
1414h	1		
1415h	1		
1416h	CAN0スロット11 : データフィールド		
1417h			
1418h			
1419h			
141Ah			
141Bh			
141Ch			
141Dh			
141Eh	CAN0スロット11:タイムスタンプ		
141Fh			366
1420h	CAN0スロット12:メッセージ識別子/DLC		367
1421h			
1422h			
1423h			
1424h	-		
1425h 1426h	CAN0スロット12: データフィールド		
	CANUXLINE 12: F-971-WF		
1427h 1428h	-		
1429h	-		
142Ah			
142Bh	1		
142Ch	1		
142Dh	1		
142Eh	CAN0スロット12:タイムスタンプ		
142Fh			
1430h	CAN0スロット13:メッセージ識別子/DLC		
1431h			
1432h			
1433h]		
1434h]		
1435h			
1436h	CAN0スロット13: データフィールド		
1437h]		
1438h]		
1439h	_		
143Ah]		
143Bh]		
143Ch	_		
143Dh			
143Eh	CAN0スロット13:タイムスタンプ		
143Fh			I

番地	レジスタ	シンボル	掲載 ページ
1440h	CAN0スロット14:メッセージ識別子/DLC		
1441h			
1442h			
1443h			
1444h			
1445h			
1446h	CAN0スロット14:データフィールド		
1447h	SAMONED I IT. S S S I WI		
1448h			
1449h	1		
1449II	-		
144Bh	-		
-			
144Ch			
144Dh			
144Eh	CAN0スロット14:タイムスタンプ		
144Fh			366 367
1450h	CAN0スロット15:メッセージ識別子/DLC		307
1451h	-		
1452h	1		
1453h			
1454h			
1455h			
1456h	CAN0スロット15:データフィールド		
1457h			
1458h			
1459h			
145Ah			
145Bh			
145Ch			
145Dh			
145Eh	CAN0スロット15:タイムスタンプ		
145Fh			
1460h	CANOグローバルマスクレジスタ	COGMR	
1461h			
1462h			
1463h			
1464h			
1465h			
1466h	CAN0ローカルマスクAレジスタ	COLMAR	
1467h			
1468h			200
1469h			368
146Ah	1		
146Bh	1		
146Ch	CAN0ローカルマスクBレジスタ	C0LMBR	
146Dh	1		
146Eh	1		
146Fh	1		
1470h	1		
1471h	1		
1472h			
1473h			
1474h			
1475h			
	<u> </u>	L	l
EEEEh	オプション機能器切しごうね	OFS	30 124

FFFFh オプション機能選択レジスタ OFS 30、	124、 110
---	-------------

143Fh 注1. 空欄は予約領域です。アクセスしないでください。



R8C/22グループ、R8C/23グループ

ルネサスマイクロコンピュータ

RJJ09B0276-0200 Rev.2.00 2008.08.20

1. 概要

本マイコンは高性能シリコンゲートCMOSプロセスを採用し、R8C CPU コアを搭載したシングルチップマイクロコンピュータで、48ピンプラスチックモールドLQFPに収められています。このシングルチップマイクロコンピュータは、高機能命令を持ちながら高い命令効率を持ち、1Mバイトのアドレス空間と、命令を高速に実行する能力を備えています。CANモジュールを1チャネル内蔵し、車載やFAのLANシステムに適したマイクロコンピュータです。

さらに、R8C/23グループはデータフラッシュ(1KB×2ブロック)を内蔵します。 R8C/22グループとR8C/23グループの違いはデータフラッシュの有無だけです。周辺機能は同一です。

1.1 応用

自動車、他



1.2 性能概要

表1.1にR8C/22グループの性能概要を、表1.2にR8C/23グループの性能概要を示します。

表1.1 R8C/22グループの性能概要

	項目	性能
CPU	基本命令数	89命令
	最短命令実行時間	50ns (f(XIN)=20MHz、VCC=3.0~5.5V)
		100ns (f(XIN)=10MHz、VCC=2.7~5.5V)
	動作モード	シングルチップ
	アドレス空間	1Mバイト
	メモリ容量	表1.3を参照してください
周辺機能	ポート	入出力:41本、入力:3本
	タイマ	タイマRA:8ビット×1チャネル
		タイマRB:8ビット×1チャネル
		(各タイマ:8ビットプリスケーラ付)
		タイマRD:16ビット×2チャネル
		(インプットキャプチャ回路、アウトプットコンペア回路)
		タイマRE:コンペアマッチ機能付
	シリアルインタフェース	1チャネル(UARTO)
		クロック同期形シリアルI/O、クロック非同期形シリアルI/O
		プロップ回動がクラブルNO、プロップ非同類がクラブルNO 1チャネル(UART1)
		, ,
		クロック非同期形シリアルI/O
	クロック同期形シリアル	1チャネル
	インタフェース	I ² Cバスインタフェース(注2)、チップセレクト付クロック
		同期形シリアルI/O
	LINモジュール	ハードウェアLIN:1チャネル
		(タイマRA、UART0を使用)
	CANモジュール	1チャネル(2.0B対応:16スロット)
	A/Dコンバータ	10ビットA/Dコンバータ:1回路、12チャネル
	ウォッチドッグタイマ	15ビット×1チャネル(プリスケーラ付)
		リセットスタート機能選択可能
	割り込み	内部:14要因、外部:6要因、ソフトウェア:4要因、
		割り込み優先レベル:7レベル
	クロック発生回路	2回路
		・XINクロック発振回路(帰還抵抗内蔵)
		・オンチップオシレータ(高速、低速)
		高速オンチップオシレータは周波数調整機能付
		XINクロック発振停止検出機能
	電圧検出回路	内蔵
	パワーオンリセット回路	内蔵
電気的特性		VCC=3.0~5.5V (f(XIN)=20MHz)(D、Jバージョン)
		VCC=3.0~5.5V (f(XIN)=16MHz)(Kバージョン)
		VCC=2.7~5.5V (f(XIN)=10MHz)
	消費電流	標準12.5mA(VCC=5V、f(XIN)=20MHz、高速オンチップオシ
		レータ発振停止時)
		標準6.0mA(VCC=3V、f(XIN)=10MHz、高速オンチップオシ
		レータ発振停止時)
フラッシュ	プログラル・マルーブ電圧	
ノフッシュ メモリ	プログラム、イレーズ電圧 プログラム、イレーズ回数	
動作周囲温息	支	-40 ~ 85
11° /- ``		-40 ~ 125 (オプション(注1))
パッケージ	ョン,拗尖をご体田にかる担合	48ピンプラスチックモールドLQFP

注1. オプション機能をご使用になる場合は、仕様をお問い合せください。

注2. I²C busはオランダPHILIPS社の登録商標です。



表1.2 R8C/23グループの性能概要

	項目	性能
CPU	基本命令数	89命令
	最短命令実行時間	50ns (f(XIN)=20MHz、VCC=3.0~5.5V)
		100ns (f(XIN)=10MHz、VCC=2.7~5.5V)
	動作モード	シングルチップ
	アドレス空間	1Mバイト
	メモリ容量	表1.4を参照してください
周辺機能	ポート	入出力:41本、入力:3本
	タイマ	タイマRA:8ビット×1チャネル
		タイマRB:8ビット×1チャネル
		(各タイマ:8ビットプリスケーラ付)
		タイマRD:16ビット×2チャネル
		(インプットキャプチャ回路、アウトプットコンペア回路)
		タイマRE: コンペアマッチ機能付
	シリアルインタフェース	1チャネル(UART0)
		クロック同期形シリアルI/O、クロック非同期形シリアルI/O
		コチャネル(UART1)
		クロック非同期形シリアルI/O
	 クロック同期形シリアル	プロック・非円朔ルンッケルル〇 1チャネル
	インタフェース	I ² Cバスインタフェース(注2)、チップセレクト付クロック
	LINモジュール	同期形シリアルI/O ハードウェアLIN:1チャネル
	CANモジュール	(タイマRA、UARTOを使用)
	A/Dコンバータ	1チャネル(2.0B対応:16スロット) 10ビットA/Dコンバータ:1回路、12チャネル
	A/D コンハータ ウォッチドッグタイマ	10 ビットA/Dコンバータ・1 回路、12 デャネル 15 ビット× 1 チャネル(プリスケーラ付)
	 	,
	<u></u> 割り込み	リセットスタート機能選択可能 内部:14要因、外部:6要因、ソフトウェア:4要因、
		割り込み優先レベル:7レベル
	 クロック発生回路	2回路
	プログク先生回路	
		・XINクロック発振回路(帰還抵抗内蔵)
		・オンチップオシレータ(高速、低速)
	マシ ナに / 古 ・L ナ-会 リ L ナ-份 ムナ:	高速オンチップオシレータは周波数調整機能付
	発振停止検出機能 電圧検出回路	XINクロック発振停止検出機能
	電圧快工凹路 パワーオンリセット回路	内蔵 内蔵
電気的特性		VCC=3.0~5.5V (f(XIN)=20MHz)(D、Jバージョン)
-EXM3131T		VCC=3.0~5.5V (f(XIN)=16MHz)(Kバージョン)
		VCC=2.7~5.5V (f(XIN)=10MHz)
	 消費電流	標準12.5mA(VCC=5V、f(XIN)=20MHz、高速オンチップオシ
	乃莫屯加	レータ発振停止時)
		標準6.0mA(VCC=3V、f(XIN)=10MHz、高速オンチップオシ
フラッシュ	プログラム、イレーズ電圧	
ノフッシュ メモリ		VOC=2.7 ~ 5.5V 10,000回(データフラッシュ)
	フロフフム、1 レース凹数 	1,000回(データフラッシュ) 1,000回(プログラムROM)
動作周囲温度		1,000回(フログフム ROM) -40 ~ 85
對川下河四/流): 	×	-40 ~ 65 -40 ~ 125 (オプション(注1))
パッケージ		-40 ~ 125 (オプショブ(注 I)) 48 ピンプラスチックモールド LQFP
		40 Cノノノステックモールト LQFF け - 什样をお問い今サイださい

注1. オプション機能をご使用になる場合は、仕様をお問い合せください。

注2. I²C busはオランダPHILIPS社の登録商標です。

1.3 ブロック図

図1.1にブロック図を示します。




図1.1 ブロック図

1.4 製品一覧

表1.3にR8C/22グループの製品一覧表を、表1.4にR8C/23グループの製品一覧表を示します。

表1.3 R8C/22グループの製品一覧表

2008年8月現在

型名	ROM容量	RAM容量	パッケージ		備考
R5F21226DFP	32Kバイト	2Kバイト	PLQP0048KB-A	Dバージョン	フラッシュメモリ版
R5F21227DFP	48Kバイト	2.5Kバイト	PLQP0048KB-A		
R5F21228DFP	64Kバイト	3Kバイト	PLQP0048KB-A		
R5F21226JFP	32Kバイト	2Kバイト	PLQP0048KB-A	Jバージョン	
R5F21227JFP	48Kバイト	2.5Kバイト	PLQP0048KB-A		
R5F21228JFP	64Kバイト	3Kバイト	PLQP0048KB-A		
R5F2122AJFP	96Kバイト	5Kバイト	PLQP0048KB-A		
R5F2122CJFP	128Kバイト(注1)	6Kバイト	PLQP0048KB-A		
R5F21226KFP	32Kバイト	2Kバイト	PLQP0048KB-A	Kバージョン	
R5F21227KFP	48Kバイト	2.5Kバイト	PLQP0048KB-A		
R5F21228KFP	64Kバイト	3Kバイト	PLQP0048KB-A		
R5F2122AKFP	96Kバイト	5Kバイト	PLQP0048KB-A		
R5F2122CKFP	128Kバイト(注1)	6Kバイト	PLQP0048KB-A		

注1. 20000h番地から23FFFh番地は、エミュレータデバッガを使用できません。「24. エミュレータデバッガの注意事項」を参照ください。




図1.2 R8C/22 グループの型名とメモリサイズ・パッケージ

R8C/23グループの製品一覧表 表1.4

2008年8月現在

型名	ROM容量		RAM容量	パッケージ	備考		
型石 	プログラムROM	データフラッシュ	KAIM 台里	N99-9	佣伤		
R5F21236DFP	32Kバイト	1Kバイト×2	2Kバイト	PLQP0048KB-A	Dバージョン	フラッ	
R5F21237DFP	48Kバイト	1Kバイト×2	2.5Kバイト	PLQP0048KB-A		シュメ モリ版	
R5F21238DFP	64Kバイト	1Kバイト×2	3Kバイト	PLQP0048KB-A		てり放	
R5F21236JFP	32Kバイト	1Kバイト×2	2Kバイト	PLQP0048KB-A	Jバージョン		
R5F21237JFP	48Kバイト	1Kバイト×2	2.5Kバイト	PLQP0048KB-A			
R5F21238JFP	64Kバイト	1Kバイト×2	3Kバイト	PLQP0048KB-A			
R5F2123AJFP	96Kバイト	1Kバイト×2	5Kバイト	PLQP0048KB-A			
R5F2123CJFP	128Kバイト(注1)	1Kバイト×2	6Kバイト	PLQP0048KB-A			
R5F21236KFP	32Kバイト	1Kバイト×2	2Kバイト	PLQP0048KB-A	Kバージョン		
R5F21237KFP	48Kバイト	1Kバイト×2	2.5Kバイト	PLQP0048KB-A			
R5F21238KFP	64Kバイト	1Kバイト×2	3Kバイト	PLQP0048KB-A			
R5F2123AKFP	96Kバイト	1Kバイト×2	5Kバイト	PLQP0048KB-A			
R5F2123CKFP	128Kバイト(注1)	1Kバイト×2	6Kバイト	PLQP0048KB-A			

注1. 20000h番地から23FFFh番地は、エミュレータデバッガを使用できません。 「24. エミュレータデバッガの注意事項」を参照ください。




図1.3 R8C/23グループの型名とメモリサイズ・パッケージ

1.5 ピン接続図

図1.4にピン接続図(上面図)を示します。




図1.4 ピン接続図(上面図)

1.6 端子の機能説明

表1.5に端子の機能説明を、表1.6にピン番号別端子名一覧を示します。

表1.5 端子の機能説明

分類	端子名	入出力	機能
電源入力	VCC VSS	入力	VCCには、2.7V ~ 5.5Vを入力してください。 VSSには、0Vを入力してください。
アナログ電源入力	AVCC AVSS	入力	A/Dコンバータの電源入力です。 AVCCとAVSS間には、コンデンサを接続してください。
リセット入力	RESET	入力	この端子に"L"を入力すると、マイクロコンピュータはリセット状態になります。
MODE	MODE	入力	抵抗を介してVCCに接続してください。
XINクロック入力	XIN	入力	XINクロック発振回路の入出力です。XINとXOUTの間に
XINクロック出力	XOUT	出力	はセラミック共振子、または水晶発振子を接続してください。外部で生成したクロックを入力する場合は、XINからクロックを入力し、XOUTは開放にしてください。
 INT割り込み入力	INTO ~ INT3	入力	<u>INT</u> 割り込みの入力です。 <u>INTO</u> はタイマRDの入力です。 INT1はタイマRAの入力です。
キー入力割り込み入力	KIO ~ KI3	入力	キー入力割り込みの入力です。
タイマRA	TRAIO	入出力	タイマRAの入出力です。
	TRAO	出力	タイマRAの出力です。
タイマRB	TRBO	出力	タイマRBの出力です。
タイマRD	TRDIOA0、TRDIOA1、TRDIOB0、TRDIOB1、TRDIOC0、TRDIOC1、TRDIOC1、TRDIOD1	入出力	タイマRDの入出力です。
	TRDCLK	入力	外部クロック入力です。
タイマRE	TREO	出力	分周クロック出力です。
シリアルインタ フェース	CLK0		転送クロック入出力です。
7 + 7	RXD0、RXD1	入力	シリアルデータ入力です。
.0.2.1112	TXD0、TXD1	出力	シリアルデータ出力です。
I ² Cバスインタフェース	SCL	入出力	クロック入出力です。
<i>₹</i> ₹ ₽ ↓ ₽ ↓ ₽ ₽	SDA SSI		データ入出力です。
チップセレクト付クロッ ク同期形シリアルI/O			データ入出力です。
7 7 3 7 4 3 7 4 4 4 4 4 4 4 4 4 4 4 4 4	SCS		チップセレクト入出力です。
	SSCK		クロック入出力です。
OANT > = 11	SSO CRX0		データ入出力です。
CANモジュール		入力	CANデータの入力です。
サルボに、よ	CTX0	出力	CANデータの出力です。
基準電圧入力	VREF	入力	A/Dコンバータの基準電圧入力です。
A/Dコンバータ	AN0 ~ AN11	入力	A/Dコンバータのアナログ入力です。
入出力ポート	P0_0 ~ P0_7, P1_0 ~ P1_7, P2_0 ~ P2_7, P3_0, P3_1, P3_3 ~ P3_5, P3_7, P4_3 ~ P4_5, P6_0 ~ P6_7	入出力	CMOSの8ビット入出力ポートです。入出力を選択するための方向レジスタを持ち、1端子ごとに入力ポート、または出力ポートにできます。 入力ポートは、プログラムでプルアップ抵抗の有無を選択できます。
入力ポート	P4_2、P4_6、P4_7	入力	入力専用ポートです。

表1.6 ピン番号別端子名一覧

			周辺機能の入出力端子						
ピン							120 157		
番号	制御端子	ポート	空はない フェ	<i>5</i>	ンリアル	チップセレクト付 クロック同期形	120 / A	CAN	A/D
宙与			割り込み	タイマ	1 / /	シリアルインタ	1 1 / /	モジュール	コンバータ
					フェース	フェース	フェース		
1		P3_5				SSCK	SCL		
2		P3_3				SSI			
3		P3_4				SCS	SDA		
4	MODE								
5		P4_3							
6		P4_4							
7	RESET								
8	XOUT	P4_7							
9	VSS/AVSS	· ·_/							
10	XIN	P4_6							
11	VCC/AVCC	1 4_0							
12	100//100	P2_7		TRDIOD1					
13		P2_6		TRDIOC1					
14		P2_5		TRDIOB1					
15		P2_4		TRDIOA1					
16		P2_3		TRDIOD0					
17		P2_2		TRDIOC0					
18		P2_1		TRDIOB0					
19		P2_0		TRDIOA0/TRDCLK					
									
20		P1_7	INT1	TRAIO					
21		P1_6			CLK0				
22		P1_5	(INT1)(注1)	(TRAIO)(注1)	RXD0				
23		P1_4			TXD0				
24		P1_3	KI3						AN11
25		P4_5	ĪNT0	ĪNT0					
				11410	TXD1				
26		P6_6	INT2						
27		P6_7	INT3		RXD1				
28		P1_2	KI2						AN10
29		P1_1	KI1						AN9
30									
		P1_0	KI0	TDDO					AN8
31		P3_1		TRBO					
32		P3_0		TRAO					
33		P6_5							
34		P6_4							
35		P6_3							ANIO
36		P0_7							AN0
37		P0_6							AN1
38		P0_5							AN2
39	\/D==	P0_4							AN3
40	VREF	P4_2		TDEO					
41		P6_0		TREO				ODVo	
42		P6_2						CRX0	
43		P6_1						CTX0	44.4
44		P0_3							AN4
45		P0_2							AN5
46		P0_1							AN6
47		P0_0							AN7
48	プログラムで	P3_7	 			SSO			

注1. プログラムで()の端子に配置できます。



2. 中央演算処理装置(CPU)

図2.1にCPUのレジスタを示します。CPUには13個のレジスタがあります。これらのうち、R0、R1、R2、R3、A0、A1、FBはレジスタバンクを構成しています。レジスタバンクは2セットあります。




図2.1 CPUのレジスタ

2.1 データレジスタ(R0、R1、R2、R3)

R0は16ビットで構成されており、主に転送や算術、論理演算に使用します。R1 ~ R3はR0と同様です。R0は、上位(R0H)と下位(R0L)を別々に8ビットのデータレジスタとして使用できます。R1H、R1LはR0H、R0Lと同様です。R2とR0を組合せて32ビットのデータレジスタ(R2R0)として使用できます。R3R1はR2R0と同様です。

2.2 アドレスレジスタ(A0、A1)

A0 は 16 ビットで構成されており、アドレスレジスタ間接アドレッシング、アドレスレジスタ相対アドレッシングに使用します。また、転送や算術、論理演算に使用します。A1 は A0 と同様です。A1 と A0 を組合せて 32 ビットのアドレスレジスタ(A1 A0) として使用できます。

2.3 フレームベースレジスタ(FB)

FBは16ビットで構成されており、FB相対アドレッシングに使用します。

2.4 割り込みテーブルレジスタ(INTB)

INTBは20ビットで構成されており、可変割り込みベクタテーブルの先頭番地を示します。

2.5 プログラムカウンタ(PC)

PCは20ビットで構成されており、次に実行する命令の番地を示します。

2.6 ユーザスタックポインタ(USP)、割り込みスタックポインタ(ISP)

スタックポインタ(SP)は、USPとISPの2種類あり、共に16ビットで構成されています。USPとISPはFLGのUフラグで切り替えられます。

2.7 スタティックベースレジスタ(SB)

SBは16ビットで構成されており、SB相対アドレッシングに使用します。

2.8 フラグレジスタ(FLG)

FLGは11ビットで構成されており、CPUの状態を示します。

2.8.1 キャリーフラグ(Cフラグ)

算術論理ユニットで発生したキャリー、ボロー、シフトアウトしたビット等を保持します。

2.8.2 デバッグフラグ(Dフラグ)

Dフラグはデバッグ専用です。"0"にしてください。

2.8.3 ゼロフラグ(Zフラグ)

演算の結果が0のとき"1"になり、それ以外のとき"0"になります。

2.8.4 サインフラグ(Sフラグ)

演算の結果が負のとき"1"になり、それ以外のとき"0"になります。

2.8.5 レジスタバンク指定フラグ(Bフラグ)

Bフラグが 0 "の場合、レジスタバンク0が指定され、"1"の場合、レジスタバンク1が指定されます。

2.8.6 オーバフローフラグ(Oフラグ)

演算の結果がオーバフローしたときに"1"になります。それ以外では"0"になります。

2.8.7 割り込み許可フラグ(Iフラグ)

マスカブル割り込みを許可するフラグです。Iフラグが"0"の場合、マスカブル割り込みは禁止され、"1"の場合、許可されます。割り込み要求を受け付けると、Iフラグは"0"になります。

2.8.8 スタックポインタ指定フラグ(Uフラグ)

Uフラグが"0"の場合、ISPが指定され、"1"の場合、USPが指定されます。

ハードウェア割り込み要求を受け付けたとき、またはソフトウェア割り込み番号 $0 \sim 31$ のINT命令を実行したとき、Uフラグは"0"になります。

2.8.9 プロセッサ割り込み優先レベル(IPL)

IPLは3ビットで構成されており、レベル0~7までの8段階のプロセッサ割り込み優先レベルを指 定します。

要求があった割り込みの優先レベルが、IPLより大きい場合、その割り込み要求は許可されます。

2.8.10 予約領域

書く場合、"0"を書いてください。読んだ場合、その値は不定です。

3. メモリ


R8C/22 グループ 3.1

図 3.1 に R8C/22 グループのメモリ配置図を示します。アドレス空間は 00000h 番地から FFFFFh 番地ま での1Mバイトあります。内部ROMは0FFFFh番地から下位方向に配置されます。例えば48Kバイトの内 部ROMは、04000h番地から0FFFFh番地に配置されます。

固定割り込みベクタテーブルはOFFDCh番地からOFFFFh番地に配置されます。ここに割り込みルーチ ンの先頭番地を格納します。

内部RAMは00400h番地から上位方向に配置されます。例えば2.5Kバイトの内部RAMは、00400h番地 から00DFFh番地に配置されます。内部RAMはデータ格納以外に、サブルーチン呼び出しや、割り込み 時のスタックとしても使用します。

SFRは、00000h番地から002FFh番地、01300h番地から0147Fh番地(CAN用のSFR領域)に配置されま す。ここには、周辺機能の制御レジスタが配置されています。SFRのうち何も配置されていない領域は すべて予約領域のため、ユーザは使用できません。



- 注1.01300h番地から0147Fh番地はCAN用のSFR領域です。
- 注2.空欄は予約領域です。アクセスしないでください。 注3.20000h番地から23FFFh番地は、エミュレータデバッガを使用できません。
 - 「24. エミュレータデバッガの注意事項」を参照ください。

TII G		内部ROM		内部RAM		
型名 	容量	0YYYYh番地	ZZZZZh番地	容量	0XXXXh番地	0SSSSh番地
R5F21226DFP、R5F21226JFP、R5F21226KFP	32Kバイト	08000h	-	2Kバイト	00BFFh	-
R5F21227DFP、R5F21227JFP、R5F21227KFP	48Kバイト	04000h	-	2.5Kバイト	00DFFh	-
R5F21228DFP、R5F21228JFP、R5F21228KFP	64Kバイト	04000h	13FFFh	3Kバイト	00FFFh	-
R5F2122AJFP、R5F2122AKFP	96Kバイト	04000h	1BFFFh	5Kバイト	00FFFh	037FFh
R5F2122CJFP、R5F2122CKFP	128Kバイト	04000h	23FFFh	6Kバイト	00FFFh	03BFFh
THE ETELOGITY THE ETELOTION	12010/ (1 1	0100011	2011111	0.17 () 1	0011111	0021111

R8C/22グループのメモリ配置図 図3.1

3.2 R8C/23グループ


図 3.2 に R8C/23 グループのメモリ配置図を示します。アドレス空間は 00000h 番地から FFFFFh 番地までの 1M バイトあります。内部 ROM(プログラム ROM) は 0FFFFh 番地から下位方向に配置されます。例えば48K バイトの内部 ROM は、04000h 番地から 0FFFFh 番地に配置されます。

固定割り込みベクタテーブルはOFFDCh番地からOFFFFh番地に配置されます。ここに割り込みルーチンの先頭番地を格納します。

内部ROM(データフラッシュ)は02400h番地から02BFFh番地に配置されます。

内部RAMは00400h番地から上位方向に配置されます。例えば2.5Kバイトの内部RAMは、00400h番地から00DFFh番地に配置されます。内部RAMはデータ格納以外に、サブルーチン呼び出しや、割り込み時のスタックとしても使用します。

SFR は、00000h番地から002FFh番地、01300h番地から0147Fh番地(CAN用のSFR 領域)に配置されます。ここには、周辺機能の制御レジスタが配置されています。SFR のうち何も配置されていない領域はすべて予約領域のため、ユーザは使用できません。



- 注1. データフラッシュはブロックA(1Kバイト)およびブロックB(1Kバイト)を示します。
- 注2.01300h番地から0147Fh番地はCAN用のSFR領域です。
- 注3.空欄は予約領域です。アクセスしないでください。
- 注4.20000h番地から23FFFh番地は、エミュレータデバッガを使用できません。

「24. エミュレータデバッガの注意事項」を参照ください。

THE		内部ROM		内部RAM		
型名	容量	0YYYYh番地	ZZZZZh番地	容量	0XXXXh番地	0SSSSh番地
R5F21236DFP、R5F21236JFP、R5F21236KFP	32Kバイト	08000h	-	2Kバイト	00BFFh	-
R5F21237DFP、R5F21237JFP、R5F21237KFP	48Kバイト	04000h	-	2.5Kバイト	00DFFh	-
R5F21238DFP、R5F21238JFP、R5F21238KFP	64Kバイト	04000h	13FFFh	3Kバイト	00FFFh	-
R5F2123AJFP、R5F2123AKFP	96Kバイト	04000h	1BFFFh	5Kバイト	00FFFh	037FFh
R5F2123CJFP、R5F2123CKFP	128Kバイト	04000h	23FFFh	6Kバイト	00FFFh	03BFFh

図3.2 R8C/23グループのメモリ配置図

4. SFR

SFR(Special Function Register)は、周辺機能の制御レジスタです。 表4.1~表4.13にSFR一覧表を示します。

表4.1 SFR一覧(1)(注1)

番地	レジスタ	シンボル	リセット後の値
0000h			
0001h			
0002h			
0003h			
0004h	プロセッサモードレジスタ 0	PM0	00h
0005h	プロセッサモードレジスタ 1	PM1	00h
0006h	システムクロック制御レジスタ 0	CM0	01101000b
0007h	システムクロック制御レジスタ 1	CM1	00100000b
0008h			
0009h			
000Ah	プロテクトレジスタ	PRCR	00h
000Bh			
000Ch	発振停止検出レジスタ	OCD	00000100b
000Dh	ウォッチドッグタイマリセットレジスタ	WDTR	XXh
000Eh	ウォッチドッグタイマスタートレジスタ	WDTS	XXh
000Fh	ウォッチドッグタイマ制御レジスタ	WDC	00X11111b
0010h	アドレス一致割り込みレジスタ 0	RMAD0	00h
0011h			00h
0012h			00h
0013h	アドレス一致割り込み許可レジスタ	AIER	00h
0014h	アドレスー致割り込みレジスタ 1	RMAD1	00h
0015h	7		00h
0016h	7		00h
0017h			
0018h			
0019h			
001Ah			
001Bh			
001Ch	カウントソース保護モードレジスタ	CSPR	00h
			10000000b (注8)
001Dh 001Eh			
001En 001Fh			
001Fh 0020h			
0020h 0021h			
0021h			
0022h		FRA0	00h
	高速オンチップオシレータ制御レジスタの	FRA1	出荷時の値
0024h			
0024h 0025h	高速オンチップオシレータ制御レジスタ 1 高速オンチップオシレータ制御レジスタ 2	FRA2	山何時の他

0030h				
0031h	電圧検出レジスタ 1	(注2)	VCA1	00001000b
0032h	電圧検出レジスタ 2	(注6)	VCA2	00h (注3) 01000000b (注4)
0033h				
0034h				
0035h				
0036h	電圧監視 1 回路制御レジスタ	(注7)	VW1C	0000X000b (注3) 0100X001b (注4)
0037h	電圧監視2回路制御レジスタ	(注5)	VW2C	00h
0038h				
0039h				

003Fh

- 注1. 空欄は予約領域です。アクセスしないでください。
- 注2. ソフトウェアリセット、ウォッチドッグタイマリセット、電圧監視2リセットでは変化しません。
- 注3. OFSレジスタのLVD1ONビットが"1"の場合。
- 注4. パワーオンリセット、電圧監視1リセット、またはOFSレジスタのLVD1ONビットが"0"の場合。
- 注5. ソフトウェアリセット、ウォッチドッグタイマリセット、電圧監視2リセットではb2、b3は変化しません。
- 注6. ソフトウェアリセット、ウォッチドッグタイマリセット、電圧監視2リセットでは b7 は変化しません。
- 注7. ソフトウェアリセット、ウォッチドッグタイマリセット、電圧監視2リセットでは b0 と b6 以外は変化しません。
- 注8. OFS レジスタの CSPROINI ビットが "0" の場合。
- X: 不定です。



SFR一覧(2)(注1) 表4.2

	35(-)(:- ')	_	
番地	レジスタ	シンボル	リセット後の値
0040h			
0041h			
0042h			
0043h	CANO ウェイクアップ割り込み制御レジスタ	C01WKIC	XXXXX000b
0044h	CANO 受信完了割り込み制御レジスタ	C0RECIC	XXXXX000b
0045h	CANO 送信完了割り込み制御レジスタ	COTRMIC	XXXXX000b
0046h	CANO ステート / エラー割り込み制御レジスタ	C01ERRIC	XXXXX000b
0047h	される パケード エン 一部 ク色の 間跡 レンパン		
0047H	タイマ RD0 割り込み制御レジスタ	TRD0IC	XXXXX000b
0049h	タイマ RD1 割り込み制御レジスタ	TRD1IC	XXXXX000b
0043H		TREIC	XXXXX000b XXXXX000b
	タイマ RE 割り込み制御レジスタ	TREIC	AAAAAOOOD
004Bh			
004Ch		KUPIC	VVVVV000b
004Dh	キー入力割り込み制御レジスタ	ADIC	XXXXX000b XXXXX000b
004Eh	A/D 変換割り込み制御レジスタ		
004Fh	SSU 割り込み制御レジスタ /IIC バス割り込み制御レジスタ (注:	2) SSUIC/IICIC	XXXXX000b
0050h			
0051h	UART0 送信割り込み制御レジスタ	SOTIC	XXXXX000b
0052h	UARTO 受信割り込み制御レジスタ	SORIC	XXXXX000b
0053h	UART1 送信割り込み制御レジスタ	S1TIC	XXXXX000b
0054h	UART1 受信割り込み制御レジスタ	S1RIC	XXXXX000b
0055h	INT2 割り込み制御レジスタ	INT2IC	XX00X000b
0056h	タイマ RA 割り込み制御レジスタ	TRAIC	XXXXX000b
0057h	フィくのもうとの呼叫レンスク		7.0.0.0.0000
0057H	タイマ RB 割り込み制御レジスタ	TRBIC	XXXXX000b
0059h	INT1割り込み制御レジスタ	INT1IC	XX00X000b
		INT3IC	
005Ah	INT3 割り込み制御レジスタ	INTSIC	XX00X000b
005Bh			
005Ch		1117010	1///201/202/
005Dh	INTO 割り込み制御レジスタ	INT0IC	XX00X000b
005Eh			
005Fh			
0060h			
0061h			
0062h			
0063h			
0064h			
0065h			
0066h			
0067h			
0068h			
0069h			
006Ah			
006Bh			
006Ch			
006Dh			
006Eh			
006Fh			
0070h			
0071h			
0072h			
0073h			
0074h			
0075h			
0076h			
0077h			
0078h			
0079h			
007Ah			
007Bh			
007Ch			
007Dh			
	· · · · · · · · · · · · · · · · · · ·		1
007Eh 007Fh			

注1. 空欄は予約領域です。アクセスしないでください。 注2. PMRレジスタのIICSELビットで選択できます。

SFR一覧(3)(注1) 表4.3

番地	レジスタ		シンボル	リセット後の値
0080h	7777		22377	フピケー及の屋
0081h				
0082h				
0083h				
0084h				
0085h				
0086h				
0087h				
0088h				
0089h				
008Ah				
008Bh				
008Ch				
008Dh				
008Eh				
008Fh				
0090h				
0091h 0092h				
0092h				+
0093H 0094h				+
009411 0095h				+
0096h				_
0097h				
0098h				1
0099h				1
009Ah				
009Bh				
009Ch				
009Dh				
009Eh				
009Fh				
00A0h	UART0 送受信モードレジスタ		U0MR	00h
00A1h	UARTO ビットレートレジスタ		U0BRG	XXh
00A2h	UART0 送信バッファレジスタ		U0TB	XXh
00A3h				XXh
00A4h	UART0 送受信制御レジスタ 0		U0C0	00001000b
00A5h	UART0 送受信制御レジスタ 1		U0C1	00000010b
00A6h	UART0 受信バッファレジスタ		U0RB	XXh
00A7h				XXh
00A8h	UART1 送受信モードレジスタ		U1MR	00h
00A9h	UART1 ビットレートレジスタ		U1BRG	XXh
00AAh	UART1 送信バッファレジスタ		U1TB	XXh
00ABh				XXh
00ACh	UART1 送受信制御レジスタ 0		U1C0	00001000b
00ADh	UART1 送受信制御レジスタ 1		U1C1	00000010b
00AEh	UART1 受信バッファレジスタ		U1RB	XXh
00AFh				XXh
00B0h				1.50
00B1h				+
00B2h				1
00B3h				
00B4h				
00B5h				
00B6h				
00B7h				
00B8h	SS 制御レジスタ H/IIC バス制御レジスタ 1	(注2)	SSCRH/ICCR1	00h
00B9h	SS 制御レジスタ L/IIC バス制御レジスタ 2	(注2)	SSCRL/ICCR2	01111101b
00BAh	SS モードレジスタ /IIC バスモードレジスタ	(注2)	SSMR/ICMR	00011000b
00BBh	SS 許可レジスタ /IIC バス割り込み許可レジスタ	(注2)	SSER/ICIER	00h
00BCh	SS ステータスレジスタ /IIC バスステータスレジスタ	(注2)	SSSR/ICSR	00h/0000X000b
OODCII		(注2)	SSMR2/SAR	00h
00BDh	SS モードレジスタ 2/ スレーブアドレスレジスタ	(/ I		
	SS モードレシスタ 2/ スレーフアドレスレシスタ SS 送信データレジスタ /IIC バス送信データレジスタ	(注2)	SSTDR/ICDRT	FFh

注1. 空欄は予約領域です。アクセスしないでください。 注2. PMRレジスタのIICSELビットで選択できます。

表4.4 SFR一覧(4)(注1)

277.11L	1 > 7 7 6	S. S42 II	11 h 1 /4 n /5
番地	レジスタ	シンボル	リセット後の値
00C0h	A/D レジスタ	AD	XXh
00C1h			XXh
00C2h			
00C3h			
00C4h			
00C5h			
00C6h			
00C7h			
00C8h			
00C9h			
00CAh			
00CBh			
00CCh			+
00CDh			
00CEh			
00CFh			
00D0h			
00D1h			
00D2h			
00D3h			
00D4h	A/D 制御レジスタ 2	ADCON2	00h
00D5h			
00D6h	A/D 制御レジスタ 0	ADCON0	00h
00D7h	A/D 制御レジスタ 1	ADCON1	00h
00D8h	ハロロロロロロロロロロロロロロロロロロロロロロロロロロロロロロロロロロロロロ	7,500,111	
00D9h			
00DAh			
00DBh			
00DCh			
00DDh			
00DEh			
00DFh			
00E0h	ポート P0 レジスタ	P0	XXh
00E1h	ポート P1 レジスタ	P1	XXh
00E2h	ポート P0 方向レジスタ	PD0	00h
00E3h		PD1	00h
	ポート P1 方向レジスタ		
00E4h	ポート P2 レジスタ	P2	XXh
00E5h	ポート P3 レジスタ	P3	XXh
00E6h	ポート P2 方向レジスタ	PD2	00h
00E7h	ポート P3 方向レジスタ	PD3	00h
00E8h	ポート P4 レジスタ	P4	XXh
	ホート P4 レジスタ	F4	AAII
00E9h		DD.4	001
00EAh	ポート P4 方向レジスタ	PD4	00h
00EBh			
00ECh	ポート P6 レジスタ	P6	XXh
00EDh			
00EEh	ポート P6 方向レジスタ	PD6	00h
00EFh			
00F0h			
00F1h			
00F111			
	<u> </u>		
00F3h			
00F4h	La companya da com	1=	100
00F5h	UART1 機能選択レジスタ	U1SR	XXh
00F6h			
00F7h			
00F8h	ポートモードレジスタ	PMR	00h
00F9h	外部入力許可レジスタ	INTEN	00h
00FAh	INT 入力フィルタ選択レジスタ	INTF	00h
00FBh	キー入力許可レジスタ	KIEN	00h
00FCh		PUR0	00h
	プルアップ制御レジスタ0		
00FDh	プルアップ制御レジスタ 1	PUR1	XX00XX00b
00FEh			
00FFh		<u></u> _	

注1. 空欄は予約領域です。アクセスしないでください。

表4.5 SFR一覧(5)(注1)

番地	レジスタ	シンボル	リセット後の値
0100h	タイマ RA 制御レジスタ	TRACR	00h
0101h	タイマ RA I/O 制御レジスタ	TRAIOC	00h
0102h	タイマ RA モードレジスタ	TRAMR	00h
0102h		TRAPRE	FFh
0103h	タイマ RA プリスケーラレジスタ	TRA	FFh
	タイマ RA レジスタ	IKA	FFII
0105h		LINOD	001-
0106h	LIN コントロールレジスタ	LINCR	00h
0107h	LIN ステータスレジスタ	LINST	00h
0108h	タイマ RB 制御レジスタ	TRBCR	00h
0109h	タイマ RB ワンショット制御レジスタ	TRBOCR	00h
010Ah	タイマ RB I/O 制御レジスタ	TRBIOC	00h
010Bh	タイマ RB モードレジスタ	TRBMR	00h
010Ch	タイマ RB プリスケーラレジスタ	TRBPRE	FFh
010Dh	タイマ RB セカンダリレジスタ	TRBSC	FFh
010Eh	タイマ RB プライマリレジスタ	TRBPR	FFh
010Fh			
0110h			
0111h			
0112h			
0113h			
0114h			
0115h			
0116h			
0117h			
0118h	タイマ RE カウンタデータレジスタ	TRESEC	00h
0119h	タイマ RE コンペアデータレジスタ	TREMIN	00h
011Ah			
011Bh			
011Ch	タイマ RE 制御レジスタ 1	TRECR1	00h
011Dh	タイマ RE 制御レジスタ 2	TRECR2	00h
011Eh	タイマ RE カウントソース選択レジスタ	TRECSR	00001000b
011Fh			
0120h			
0121h			
0122h			
0123h			
0124h			
0125h			
0126h			
0127h			
0128h 0129h			
0129H			
012An			
012Ch			
012Dh		1	
012Eh			
012Fh			
0130h			
0131h		1	
0132h			
0133h			
0134h			
0135h			
0136h			
0137h	タイマ RD スタートレジスタ	TRDSTR	11111100b
0138h	タイマ RD モードレジスタ	TRDMR	00001110b
0139h	タイマ RD PWM モードレジスタ	TRDPMR	10001000b
013Ah	タイマ RD 機能制御レジスタ	TRDFCR	10000000b
013Bh	タイマ RD アウトプットマスタ許可レジスタ 1	TRDOER1	FFh
013Ch	タイマ RD アウトプットマスタ許可レジスタ 2	TRDOER2	01111111b
013Dh	タイマ RD アウトプット制御レジスタ	TRDOCR	00h
013Eh	タイマRDデジタルフィルタ機能選択レジスタ 0	TRDDF0	00h
013EII		TRDDF0	00h
013511	タイマ RD デジタルフィルタ機能選択レジスタ 1	IKUUFI	0011

注1. 空欄は予約領域です。アクセスしないでください。

表4.6 SFR一覧(6)(注1)

番地	レジスタ	シンボル	リセット後の値
0140h	タイマ RD 制御レジスタ 0	TRDCR0	00h
0141h	タイマ RD I/O 制御レジスタ AO	TRDIORA0	10001000b
0142h	タイマ RD I/O 制御レジスタ C0	TRDIORC0	10001000b
0142h		TRDSR0	11100000b
0143h	タイマ RD ステータスレジスタ 0	TRDIER0	11100000b
	タイマ RD 割り込み許可レジスタ 0		
0145h	タイマ RD PWM モードアウトプットレベル制御レジスタ 0	TRDPOCR0	11111000b
0146h	タイマ RD カウンタ 0	TRD0	00h
0147h		TDD0010	00h
0148h	タイマ RD ジェネラルレジスタ A0	TRDGRA0	FFh
0149h		TDD0000	FFh
014Ah	タイマ RD ジェネラルレジスタ B0	TRDGRB0	FFh
014Bh			FFh
014Ch	タイマ RD ジェネラルレジスタ C0	TRDGRC0	FFh
014Dh			FFh
014Eh	タイマ RD ジェネラルレジスタ D0	TRDGRD0	FFh
014Fh			FFh
0150h	タイマ RD 制御レジスタ 1	TRDCR1	00h
0151h	タイマ RD I/O 制御レジスタ A1	TRDIORA1	10001000b
0152h	タイマ RD I/O 制御レジスタ C1	TRDIORC1	10001000b
0153h	タイマ RD ステータスレジスタ 1	TRDSR1	11000000b
0154h	タイマ RD 割り込み許可レジスタ 1	TRDIER1	11100000b
0155h	タイマ RD PWM モードアウトプットレベル制御レジスタ 1	TRDPOCR1	11111000b
0156h	タイマ RD カウンタ 1	TRD1	00h
0157h			00h
0158h	タイマ RD ジェネラルレジスタ A1	TRDGRA1	FFh
0159h		1112 211111	FFh
015Ah	タイマ RD ジェネラルレジスタ B1	TRDGRB1	FFh
015Bh		1	FFh
015Ch	タイマ RD ジェネラルレジスタ C1	TRDGRC1	FFh
015Dh			FFh
015Eh	タイマ RD ジェネラルレジスタ D1	TRDGRD1	FFh
015Fh		TREGRET	FFh
0160h			1111
0161h			
0162h			
0163h			
0164h			
0165h			
0166h			
0167h			
0168h			
0169h			
016Ah			
016Bh			
016Ch			
016Dh			
016Eh			
016Fh			
0170h			
0171h			
0172h			
0173h			
0174h			
0175h			
0176h 0177h			
0177h 0178h			
0178h 0179h		+	
0179h 017Ah		+	
017An 017Bh		+	
017Bii		+	
017Ch		+	
017Bh		+	
017Eh			
V.7111			I

注1. 空欄は予約領域です。アクセスしないでください。

表4.7 SFR一覧(7)(注1)

番地 0180h 0181h 0182h 0183h	レジスタ	シンボル	リセット後の値
0181h 0182h 0183h			
0182h 0183h	·		
0183h			
0184h			
0185h			
0186h			
0187h			
0188h			
0189h			
018Ah			
018Bh			
018Ch			
018Dh			
018Eh			
018Fh			
0190h			
0191h			
0192h			
0193h			
0194h			
			
0195h			
0196h			
0197h			
0198h			
0199h			
019Ah			
019Bh			
019Ch			
019Dh			
019Eh			
019Fh			
01A0h			
01A1h			
01A2h			
01A3h			
01A4h			
01A5h			
01A6h			
01A7h			
01A8h			
01A9h			
01A911			
01AAh			
01ABh			
01ACh			
01ADh			
01AEh			
01AFh			
01B0h			
			ļ
01B1h			
01B2h			
01B3h	フラッシュメモリ制御レジスタ 4	FMR4	01000000b
01B4h			
01B5h	フラッシュメモリ制御レジスタ 1	FMR1	1000000Xb
	ノフッノュハ Lソ門144 レノヘノー		.550000/15
01B6h		EMPO	20000001
	フラッシュメモリ制御レジスタ 0	FMR0	00000001b
01B8h			
01B9h			
01BAh			
01BBh			
01BCh			
01BDh			
01BEh	<u> </u>		
01BFh			
<u>- </u>			
01FDh			
01FEh			
			
01FFh			

注1. 空欄は予約領域です。アクセスしないでください。

SFR一覧(8)(注1) 表4.8

1300h	レジスタ CAN0 メッセージ制御レジスタ 0	シンボル COMCTLO	リセット後の値 00h
1301h	CANO メッセージ制御レジスタ 1	COMCTL1	00h
1302h	CANO メッセージ制御レジスタ 2	COMCTL2	00h
1303h	CANO メッセージ制御レジスタ 3	COMCTL3	00h
1304h	CANO メッセージ制御レジスタ 4	COMCTL4	00h
1305h	CANO メッセージ制御レジスタ 5	COMCTL5	00h
1306h		COMCTL6	00h
1307h	CANO メッセージ制御レジスタ 6	COMCTL7	00h
130711 1308h	CANO メッセージ制御レジスタ7	COMCTL7	00h
	CANO メッセージ制御レジスタ 8		7.7
1309h	CAN0 メッセージ制御レジスタ 9	COMCTL9	00h
130Ah	CAN0 メッセージ制御レジスタ 10	COMCTL10	00h
130Bh	CAN0 メッセージ制御レジスタ 11	COMCTL11	00h
130Ch	CAN0 メッセージ制御レジスタ 12	COMCTL12	00h
130Dh	CAN0 メッセージ制御レジスタ 13	C0MCTL13	00h
130Eh	CAN0 メッセージ制御レジスタ 14	C0MCTL14	00h
130Fh	CAN0 メッセージ制御レジスタ 15	C0MCTL15	00h
1310h	CAN0 制御レジスタ	COCTLR	X0000001b
1311h			XX0X0000b
1312h	CAN0 ステータスレジスタ	COSTR	00h
1313h			X0000001b
1314h	CAN0 スロットステータスレジスタ	COSSTR	00h
1315h			00h
1316h	CAN0 割り込み制御レジスタ	COICR	00h
1317h			00h
1318h	CAN0 拡張 ID レジスタ	COIDR	00h
1319h			00h
131Ah	CAN0 バスタイミング制御レジスタ	COCONR	XXh
131Bh			XXh
131Ch	CAN0 受信エラーカウントレジスタ	CORECR	00h
131Dh	CAN0 送信エラーカウントレジスタ	COTECR	00h
131Eh			
131Fh			
1320h 1321h			
1321h	_		
1323h			
1324h			
1325h			
1326h			
1327h			
1328h			
1329h			
132Ah			
132Bh			
132Ch			
132Dh			
132Eh			
132Fh			
1330h			
1331h			
1332h 1333h			
1334h			
1335h			
1336h			
1337h			
1338h			
1339h			
133Ah			
133Bh			
133Ch			
133Dh			
133Eh			
133Fh		1	

注1. 空欄は予約領域です。アクセスしないでください。

表4.9 SFR一覧(9)(注1)

	1		
番地	レジスタ	シンボル	リセット後の値
1340h			
1341h			
1342h	CANO アクセプタンスフィルタサポートレジスタ	C0AFS	XXh
1343h			XXh
1344h			
1345h			
1346h			
1347h			-
1348h			
1349h			
134Ah			
134Bh			
134Ch			
134Dh			
134Eh			
134Fh			
1350h			
1351h			
1352h			
1353h		+	+
1354h		+	
		+	1
1355h			
1356h		1	
1357h			
1358h			
1359h			
135Ah			
135Bh			
135Ch			
135Dh			
135Eh			
135Fh		CCLKR	00h
	CANO クロック選択レジスタ	COLKK	
1360h	CAN0 スロット 0:メッセージ識別子 /DLC		XXh
1361h			XXh
1362h			XXh
1363h			XXh
1364h			XXh
1365h			XXh
1366h	CAN0 スロット 0: データフィールド		XXh
1367h			XXh
1368h	-		XXh
1369h	-		XXh
136Ah		1	XXh
136Bh			XXh
136Ch		1	XXh
136Dh			XXh
136Eh	CAN0 スロット 0: タイムスタンプ		XXh
136Fh	1		XXh
1370h	CANO スロット1: メッセージ識別子 /DLC	†	XXh
1371h			XXh
	-	1	
1372h	-		XXh
1373h			XXh
1374h			XXh
1375h			XXh
1376h	CAN0 スロット 1 : データフィールド		XXh
1377h			XXh
1378h	1		XXh
1379h	1		XXh
137Ah	1		XXh
137An	4		XXh
1.37 [3]]	1		XXh
	1		
137Ch			
137Ch 137Dh			XXh
137Ch	CAN0 スロット 1:タイムスタンプ		

注1. 空欄は予約領域です。アクセスしないでください。

表4.10 SFR一覧(10)(注1)

	33(13)(12.1)		
番地	レジスタ	シンボル	リセット後の値
1380h	_ CAN0 スロット2: メッセージ識別子 /DLC		XXh
1381h			XXh
1382h			XXh
1383h			XXh
1384h			XXh
1385h			XXh
1386h	CAN0 スロット 2 : データフィールド		XXh
1387h			XXh
1388h			XXh
1389h			XXh
138Ah			XXh
138Bh			XXh
138Ch			XXh
138Dh			XXh
138Eh	CAN0 スロット 2: タイムスタンプ		XXh
138Fh			XXh
1390h	CAN0 スロット 3:メッセージ識別子 /DLC		XXh
1391h			XXh
1392h	7		XXh
1393h			XXh
1394h			XXh
1395h			XXh
1396h	CAN0 スロット 3:データフィールド		XXh
1397h	1		XXh
1398h	†		XXh
1399h			XXh
139Ah			XXh
139Bh			XXh
139Ch			XXh
139Dh			XXh
139Eh	CAN0 スロット 3:タイムスタンプ		XXh
139Fh			XXh
13A0h	CANO スロット 4:メッセージ識別子 /DLC		XXh
13A1h			XXh
13A2h	_		XXh
13A3h	-		XXh
13A4h	-		XXh
13A5h	=		XXh
13A6h	CAN0 スロット 4 : データフィールド		XXh
13A7h			XXh
13A8h			XXh
13A9h			XXh
13AAh	-		XXh
13ABh	+		XXh
13ACh	+		XXh
13ADh	+		XXh
13AEh	CANO スロット 4:タイムスタンプ		XXh
13AFh	- ONIVO ABOT T. OT BASSOS		XXh
13AFN	CAN0 スロット 5:メッセージ識別子 /DLC		XXh
	│ CAINU スロット 5:		
13B1h	4		XXh
13B2h	4		XXh
13B3h	4		XXh
13B4h	4		XXh XXh
13B5h			XXh
13B6h	CAN0 スロット 5 : データフィールド		
13B7h	_		XXh
13B8h	4		XXh
13B9h	4		XXh
13BAh	4		XXh
13BBh	4		XXh
13BCh	4		XXh
13BDh			XXh
13BEh	_ CAN0 スロット 5:タイムスタンプ		XXh
13BFh			XXh

注1. 空欄は予約領域です。アクセスしないでください。

表4.11 SFR一覧(11)(注1)

포바	1 22 6	こいゼリー リセット後の店
番地 13C0h CAN	レジスタ	シンボル リセット後の値 XXh
13C1h) スロット 6:メッセージ識別子 /DLC	XXh
13C2h		XXh
13C3h		XXh
13C4h		
		XXh
13C5h		XXh
)スロット6: データフィールド	XXh
13C7h		XXh
13C8h		XXh
13C9h		XXh
13CAh		XXh
13CBh		XXh
13CCh		XXh
13CDh		XXh
) スロット 6:タイムスタンプ	XXh
13CFh		XXh
13D0h CAN) スロット7: メッセージ識別子 /DLC	XXh
13D1h		XXh
13D2h		XXh
13D3h		XXh
13D4h		XXh
13D5h		XXh
13D6h CAN) スロット 7 : データフィールド	XXh
13D7h		XXh
13D8h		XXh
13D9h		XXh
13DAh		XXh
13DBh		XXh
13DCh		XXh
13DDh		XXh
13DEh CAN)スロット 7:タイムスタンプ	XXh
13DFh		XXh
13E0h CAN) スロット 8:メッセージ識別子 /DLC	XXh
13E1h	, , , , , , , , , , , , , , , , , , ,	XXh
13E2h		XXh
13E3h		XXh
13E4h		XXh
13E5h		XXh
) スロット8: データフィールド	XXh
13E7h	// WI 0.5 75 WI	XXh
13E8h		XXh
13E9h		XXh
13EAh		XXh
13EBh		XXh
13ECh		XXh
13EDh		XXh
) スロット 8:タイムスタンプ	XXh
13EFh	, AB 21 0. 21 BA222	XXh
) スロット 9:メッセージ識別子 /DLC	XXh
13F1h	スロットゥ・グラビーノapp.nl 」/DLU	XXh
13F1h 13F2h		XXh
13F2h 13F3h		XXh
13F3h 13F4h		XXh
13F4h 13F5h		
		XXh XXh
) スロット 9 : データフィールド	
13F7h		XXh
13F8h		XXh
13F9h		XXh
13FAh		XXh
13FBh		XXh
13FCh		XXh
13FDh		XXh
) スロット 9:タイムスタンプ	XXh
13FFh		XXh

注1. 空欄は予約領域です。アクセスしないでください。

表4.12 SFR一覧(12)(注1)

- 12	38(-)(,2-)	1	
番地	レジスタ	シンボル	リセット後の値
1400h	_ CAN0 スロット 10:メッセージ識別子 /DLC		XXh
1401h			XXh
1402h			XXh
1403h			XXh
1404h			XXh
1405h			XXh
1406h	CAN0 スロット 10 : データフィールド		XXh
1407h			XXh
1408h			XXh
1409h			XXh
140Ah			XXh
140Bh			XXh
140Ch			XXh
140Dh			XXh
140Eh	CAN0 スロット 10:タイムスタンプ		XXh
140Fh			XXh
1410h	CAN0 スロット 11:メッセージ識別子 /DLC		XXh
1411h	<u> </u>		XXh
1412h	7		XXh
1413h			XXh
1414h			XXh
1415h			XXh
1416h	CAN0 スロット 11:データフィールド		XXh
1417h	1		XXh
1418h	†		XXh
1419h			XXh
141Ah			XXh
141Bh			XXh
141Ch			XXh
141Dh			XXh
141Eh	CAN0 スロット 11:タイムスタンプ		XXh
141Fh	1		XXh
1420h	CANO スロット 12: メッセージ識別子 /DLC		XXh
1421h			XXh
1422h	-		XXh
1423h	-		XXh
1424h	-		XXh
1425h	=		XXh
1426h	CAN0 スロット 12 : データフィールド		XXh
1427h			XXh
1428h			XXh
1429h	_		XXh
1429h	-		XXh
142Bh	+		XXh
142Ch	+		XXh
142Dh	+		XXh
142Eh	CAN0 スロット 12:タイムスタンプ		XXh
142Fh	- ONINO ABOT 12. MAANON		XXh
1430h	CAN0 スロット 13: メッセージ識別子 /DLC		XXh
	」 OANO ヘロッド 13・ヘッピーシ融別丁 /DLU		
1431h 1432h	4		XXh XXh
1432h 1433h	4		XXh
1433h 1434h	4		XXh
1434h 1435h	4		XXh
1435h	CAN0 スロット 13:データフィールド		XXh
1436h	CAINU スロット 13:データフィールト		
-	4		XXh
1438h	_		XXh
1439h	_		XXh
143Ah	4		XXh
143Bh	4		XXh
143Ch	_		XXh
143Dh	0.000 7.7 1.40 1		XXh
143Eh	CAN0 スロット 13:タイムスタンプ		XXh
143Fh			XXh

注1. 空欄は予約領域です。アクセスしないでください。

表4.13 SFR一覧(13)(注1)

番地	レジスタ	シンボル	リセット後の値
	NO スロット 14:メッセージ識別子 /DLC	22300	XXh
1441h			XXh
1442h			XXh
1443h			XXh
1444h			XXh
1445h			XXh
	NO スロット 14:データフィールド		XXh
1447h	10 X 1 9 1 14 . 7 - 9 9 1 - 10 1 ·		XXh
1448h			XXh
1449h			XXh
144Ah			XXh
144Bh			XXh
144Ch			XXh
144Dh			XXh
	N0 スロット 14:タイムスタンプ	+	XXh
144Fh	10 X D 9 1 14 . 9 1 A X 9 2 2		XXh
	10 T T 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1		XXh
	N0 スロット 15:メッセージ識別子 /DLC	1	
1451h		1	XXh
1452h		1	XXh
1453h		1	XXh
1454h			XXh
1455h			XXh
_	N0 スロット 15 : データフィールド		XXh
1457h			XXh
1458h			XXh
1459h			XXh
145Ah			XXh
145Bh			XXh
145Ch			XXh
145Dh			XXh
145Eh CA	N0 スロット 15:タイムスタンプ		XXh
145Fh			XXh
1460h CA	NO グローバルマスクレジスタ	COGMR	XXh
1461h			XXh
1462h			XXh
1463h			XXh
1464h			XXh
1465h			XXh
	NO ローカルマスク A レジスタ	COLMAR	XXh
1467h			XXh
1468h			XXh
1469h		1	XXh
146Ah		1	XXh
146Bh			XXh
	NO ローカルマスク B レジスタ	COLMBR	XXh
146Dh	40 ロールルミヘン ロレンヘラ	COLINDIX	XXh
146Dh 146Eh		1	XXn XXh
146Fh		1	XXh XXh
1470h		1	
1471h			XXh
1472h		1	
1473h			
1474h			
1475h			
		, <u></u>	
FFFFh オフ	プション機能選択レジスタ	OFS	(注2)

注1. 空欄は予約領域です。アクセスしないでください。

注2. OFSレジスタはプログラムで変更できません。フラッシュライタで書いてください。

5. リセット

リセットにはハードウェアリセット、パワーオンリセット、電圧監視1リセット、電圧監視2リセット、ウォッチドッグタイマリセットおよびソフトウェアリセットがあります。 表5.1にリセットの名称と要因を示します。

表5.1 リセットの名称と要因

リセットの名称	要因
ハードウェアリセット	RESET 端子の入力電圧が " L "
パワーオンリセット(注1)	VCCの上昇
電圧監視1リセット(注1)	VCCの下降(監視電圧:Vdet1)
電圧監視2リセット(注1)	VCCの下降(監視電圧:Vdet2)
ウォッチドッグタイマリセット	ウォッチドッグタイマのアンダフロー
ソフトウェアリセット	PM0 レジスタの PM03 ビットに " 1 " を書く

注1. この製品は開発中につき仕様を変更する場合があります。




図5.1 リセット回路のブロック図

表 5.2 に RESET 端子のレベルが " L " の期間の端子の状態を、図 5.2 にリセット後の CPU レジスタの状態を、図 5.3 にリセットシーケンスを、図 5.4 に OFS レジスタを示します。

表5.2 RESET端子のレベルが"L"の期間の端子の状態

端子名	端子の状態
P0、P1、P2	入力ポート
P3_0、P3_1、P3_3 ~ P3_5、P3_7	入力ポート
P4_2 ~ P4_7	入力ポート
P6	入力ポート




図5.2 リセット後のCPUレジスタの状態




図5.3 リセットシーケンス



- 注1.OFSレジスタはフラッシュメモリ上にあります。プログラムと一緒に書き込んでください。書き込んだ後、OFSレジスタに追加書き込みをしないでください。
- 注2.パワーオンリセットを使用する場合は、LVD1ONビットを"0"(リセット後、電圧監視1リセット有効)に してください。
- 注3. OFSレジスタを含むブロックを消去すると、OFSレジスタは "FFh"になります。

図5.4 OFS レジスタ

5.1 ハードウェアリセット

RESET 端子によるリセットです。電源電圧が推奨動作条件を満たすとき、 $\overline{\text{RESET}}$ 端子に "L"を入力すると端子、CPU、SFRが初期化されます(「表5.2 RESET 端子のレベルが "L"の期間の端子の状態」を参照)。

RESET 端子の入力レベルを "L"から "H"にすると、リセットベクタで示される番地からプログラムを実行します。リセット後のCPUクロックには、低速オンチップオシレータクロックの8分周クロックが自動的に選択されます。

リセット後のSFRの状態は「4. SFR」を参照してください。

内部RAMは初期化されません。また、内部RAMへ書き込み中にRESET端子が"L"になると、内部RAMは不定となります。

図 5.5 にハードウェアリセット回路例と動作を、図 5.6 にハードウェアリセット回路例 (外付け電源電圧検出回路の使用例)と動作を示します。

5.1.1 電源が安定している場合

- (1) RESET 端子に "L"を入力する
- (2) 10 µ s 以上待つ
- (3) RESET 端子に "H"を入力する

5.1.2 電源投入時

- (1) RESET 端子に "L"を入力する
- (2) 電源電圧を推奨動作条件を満たすレベルまで上昇させる
- (3) 内部電源が安定するまでtd(P-R)待つ(「21. 電気的特性」参照)
- (4) 10 µ s 以上待つ
- (5) RESET 端子に "H"を入力する




図5.5 ハードウェアリセット回路例と動作




図5.6 ハードウェアリセット回路例(外付け電源電圧検出回路の使用例)と動作

5.2 パワーオンリセット機能(注1)

抵抗を介してRESET端子をVCCに接続し、VCCを立ち上げるとパワーオンリセット機能が有効になり、端子、CPU、SFRが初期化されます。RESET端子にコンデンサを接続する場合も、RESET端子の電圧が常に0.8VCC以上になるようにご注意ください。

VCC 端子に入力する電圧が Vdet1 以上になると、低速オンチップオシレータクロックのカウントを開始します。低速オンチップオシレータクロックを32回カウントすると、内部リセット信号が"H"になり、リセットシーケンス(図5.3参照)に移ります。リセット後の CPU クロックには、低速オンチップオシレータの8分周クロックが自動的に選択されます。

パワーオンリセット後のSFRの状態は、「4. SFR」を参照してください。

パワーオンリセット後は電圧監視1リセットが有効になります。

図5.7にパワーオンリセット回路例と動作を示します。

注1. パワーオンリセット機能を使用する場合には、LVD1ON ビットを"0"にして電圧監視1リセットを有効にしてください。




図5.7 パワーオンリセット回路例と動作

5.3 電圧監視1リセット

マイクロコンピュータに内蔵している電圧検出1回路によるリセットです。電圧検出1回路はVCC端子に入力する電圧を監視します。監視する電圧はVdet1です。

VCC端子に入力する電圧がVdet1以下になると端子、CPU、SFRが初期化されます。

次にVCC端子に入力する電圧がVdet1以上になると、低速オンチップオシレータクロックのカウントを開始します。低速オンチップオシレータクロックを32回カウントすると、内部リセット信号が"H"になり、リセットシーケンス(図5.3参照)に移ります。リセット後のCPUクロックには、低速オンチップオシレータクロックの8分周クロックが自動的に選択されます。

OFS レジスタのLVD1ON ビットでリセット後、電圧監視1リセットの有効/無効を選択できます。

パワーオンリセットを使用する場合には、OFS レジスタのLVD1ON ビットを"0"、VW1C レジスタの VW1C0 ビットを"1"、VW1C6 ビットを"1"、VCA2 レジスタの VCA26 ビットを"1"にして電圧監視1 リセットを有効にしてください。

LVD1ONビットはプログラムでは変更できません。LVD1ONビットを設定する場合は、フラッシュライタで0FFFF番地のb6に"0"(リセット後、電圧監視1リセット有効)または"1"(リセット後、電圧監視1リセット無効)を書き込んでください。OFS レジスタの詳細は「図 5.4 OFS レジスタ」を参照してください。

電圧監視1リセット後のSFRの状態は「4. SFR」を参照してください。

内部RAMは初期化されません。また、内部RAMへ書き込み中にVCC端子に入力する電圧がVdet1以下になると、内部RAMは不定となります。

電圧監視1リセットの詳細は「6. 電圧検出回路」を参照してください。

5.4 電圧監視2リセット

マイクロコンピュータに内蔵している電圧検出2回路によるリセットです。電圧検出2回路はVCC端子に入力する電圧を監視します。監視する電圧はVdet2です。

VCC 端子に入力する電圧が下降して Vdet2 以下になると、端子、CPU、SFR が初期化され、リセットベクタで示される番地からプログラムを実行します。リセット後の CPU クロックには、低速オンチップオシレータクロックの8分周クロックが自動的に選択されます。

電圧監視2リセットでは一部のSFRが初期化されません。詳細は「4. SFR」を参照してください。 内部RAMは初期化されません。また、内部RAMへ書き込み中にVCC端子に入力する電圧がVdet2以 下になると、内部RAMは不定となります。

電圧監視2リセットの詳細は「6. 電圧検出回路」を参照してください。

5.5 ウォッチドッグタイマリセット

PM1 レジスタのPM12 ビットが " 1 " (ウォッチドッグタイマアンダフロー時リセット) の場合、ウォッチドッグタイマがアンダフローするとマイクロコンピュータは端子、CPU、SFR を初期化します。その後、リセットベクタで示される番地からプログラムを実行します。リセット後のCPU クロックには、低速オンチップオシレータクロックの8分周クロックが自動的に選択されます。

ウォッチドッグタイマリセットでは一部のSFRが初期化されません。詳細は「4. SFR」を参照してください。

内部 RAM は初期化されません。また、内部 RAM へ書き込み中にウォッチドッグタイマがアンダフローすると、内部 RAM は不定となります。

ウォッチドッグタイマの詳細は「13. ウォッチドッグタイマ」を参照してください。

5.6 ソフトウェアリセット

PM0 レジスタのPM03 ビットを"1"(マイクロコンピュータをリセット)にするとマイクロコンピュータは端子、CPU、SFR を初期化します。その後、リセットベクタで示される番地からプログラムを実行します。リセット後のCPU クロックには、低速オンチップオシレータクロックの8分周クロックが自動的に選択されます。

ソフトウェアリセットでは一部のSFRが初期化されません。詳細は「4. SFR」を参照してください。内部RAMは初期化されません。

6. 電圧検出回路

電圧検出回路はVCC端子に入力する電圧を監視する回路です。VCC入力電圧をプログラムで監視できます。また、電圧監視1リセット、電圧監視2割り込み、電圧監視2リセットを使用できます。

表 6.1 に電圧検出回路の仕様を、図 6.1 ~ 図 6.3 にブロック図を、図 6.4 ~ 図 6.6 に関連レジスタを示します。

表6.1 電圧検出回路の仕様

項目		電圧検出1	電圧検出2
VCC監視	監視する電圧	Vdet1	Vdet2
	検出対象	上昇または下降してVdet1を通過	上昇または下降してVdet2を通過
		したか	したか
	モニタ	なし	VCA1 レジスタのVCA13ビット
			Vdet2より高いか低いか
電圧検出時の処理	リセット	電圧監視1リセット	電圧監視2リセット
		Vdet1 > VCCでリセット;	Vdet2 > VCCでリセット;
		VCC > Vdet1でCPU動作再開	一定時間後にCPU動作再開
	割り込み	なし	電圧監視2割り込み
			デジタルフィルタ有効時は
			Vdet2 > VCC、VCC > Vdet2の
			両方で割り込み要求;
			デジタルフィルタ無効時は
			Vdet2 > VCC、VCC > Vdet2の
			どちらかで割り込み要求
デジタルフィルタ	有効/無効切り替え	あり	あり
	サンプリング時間	(fOCO-Sのn分周) × 4	(fOCO-Sのn分周) × 4
		n:1、2、4、8	n:1、2、4、8




図6.1 電圧検出回路ブロック図




図6.2 電圧監視1リセット発生回路のブロック図






図6.3 電圧監視2割り込み/リセット発生回路のブロック図



- 注1. VCA2レジスタのVCA27ビットが"1"(電圧検出2回路有効)のとき、VCA13ビットは有効です。 VCA2レジスタのVCA27ビットが"0"(電圧検出2回路無効)のとき、VCA13ビットは"1"(VCC Vdet2)になります。
- 注2.ソフトウェアリセット、ウォッチドッグタイマリセット、電圧監視2リセット時は変化しません。

電圧検出レジスタ2(注1)

b7 b6 b5 b4 b3 b2 b1 b0




- 注1. VCA2レジスタはPRCRレジスタのPRC3ビットを"1"(書き込み許可)にした後で書き換えてください。
- 注2.電圧監視1リセットを使用する場合、VCA26ビットを"1"にしてください。 VCA26ビットを"0"から"1"にした後、td(E-A)経過してから検出回路が動作します。
- 注3. 電圧監視2割り込み/リセットを使用する場合、またはVCA1レジスタのVCA13ビットを使用する場合、 VCA27ビットを"1"にしてください。

VCA27ビットを " 0 " から " 1 " にした後、 td(E-A)経過してから検出回路が動作します。

- 注4. VCA27ビットはソフトウェアリセット、ウォッチドッグタイマリセット、電圧監視2リセット時は変化しません。
- 注5. VCA20ビットはウェイトモードへの移行時のみに使用してください。VCA20ビットの設定は「図10.11 VCA20ビットによる内部電源低消費操作手順」に従ってください。

図6.4 VCA1、VCA2レジスタ



注1. VW1CレジスタはPRCRレジスタのPRC3ビットを"1"(書き込み許可)にした後で書き換えてください。

図6.5 VW1Cレジスタ

注2. VW1C0ビットとVW1C6ビット以外はソフトウェアリセット、ウォッチドッグタイマリセット、電圧監視2リ セット時は変化しません。

注3. VW1C0ビットはVCA2レジスタのVCA26ビットが"1"(電圧検出1回路有効)のとき有効。VCA26ビットが "0"(電圧検出1回路無効)のとき、VW1C0ビットを"0"(禁止)にしてください。

注4. VW1C7ビットはVW1C1ビットが"1"(デジタルフィルタ無効モード)のとき有効。



- 注1. VW2CレジスタはPRCRレジスタのPRC3ビットを"1"(書き込み許可)にした後で書き換えてください。VW2Cレジスタを書き換えると、VW2C2ビットが"1"になる場合があります。VW2Cレジスタを書き換え後、VW2C2ビットを"0"にしてください。
- 注2.電圧監視2割り込みをストップモードからの復帰に使用した後、再度、復帰に使用する場合、VW2C1ビットに"0"を書き込み後、"1"を書き込んでください。
- 注3. VW2C2ビットはVCA2レジスタのVCA27ビットが"1"(電圧検出2回路有効)のとき有効。
- 注4.プログラムで"0"にしてください。プログラムで"0"を書くと"0"になります("1"を書いても変化しません)。
- 注5. VW2C6ビットはVW2C0ビットが"1"(電圧監視2割り込み/リセット許可)のとき有効。
- 注6. VW2C0ビットはVCA2レジスタのVCA27ビットが"1"(電圧検出2回路有効)のとき有効。VCA27ビットが "0"(電圧検出2回路無効)のとき、VW2C0ビットを"0"(禁止)にしてください。
- 注7. VW2C7ビットはVW2C1ビットが"1"(デジタルフィルタ無効モード)のとき有効。
- 注8.VW2C2ビットとVW2C3ビットはソフトウェアリセット、ウォッチドッグタイマリセット、電圧監視2リセット時は変化しません。
- 注9. VW2C6ビットが"1"(電圧監視2リセットモード)のとき、VW2C7ビットは"1"(Vdet2以下になるとき)にしてください("0"にしないでください)。

図6.6 VW2C レジスタ

6.1 VCC入力電圧のモニタ

6.1.1 Vdet1のモニタ

Vdet1のモニタはできません。

6.1.2 Vdet2のモニタ

VCA2レジスタのVCA27ビットを"1"(電圧検出2回路有効)にしてください。td(E-A)(「21. 電気的特性」参照)経過後、VCA1レジスタのVCA13ビットでVdet2をモニタできます。

6.2 電圧監視1リセット

表6.2に電圧監視1リセット関連ビットの設定手順を、図6.7に電圧監視1リセット動作例を示します。 なお、電圧監視1リセットをストップモードからの復帰に使用する場合は、VW1CレジスタのVW1C1 ビットを"1"(デジタルフィルタ無効)にしてください。

表6.2 電圧監視1リセット関連ビットの設定手順

手順	デジタルフィルタを使用する場合	デジタルフィルタを使用しない場合
1	VCA2 レジスタの VCA26 ビットを " 1 " (電圧検出 1	回路有効)にする
2	td(E-A)待つ	
3	VW1CレジスタのVW1F0~VW1F1ビットでデジタ	VW1C レジスタの VW1C7 ビットを " 1 " にする
	ルフィルタのサンプリングクロックを選択する	
4(注1)	VW1C レジスタの VW1C1 ビットを " 0 " (デジタル	VW1C レジスタの VW1C1 ビットを " 1 " (デジタル
	フィルタ有効)にする	フィルタ無効)にする
5(注1)	VW1C レジスタの VW1C6 ビットを " 1 " (電圧監視 1	リセットモード)にする
6	VW1C レジスタの VW1C2 ビットを"0"にする	
7	CM1 レジスタのCM14 ビットを " 0 " (低速オンチッ	-
	プオシレータ発振)にする	
8	デジタルフィルタのサンプリングクロック×4サイ	- (待ち時間なし)
	クル待つ	
9	VW1C レジスタの VW1C0 ビットを"1"(電圧監視1	リセット許可)にする

注1. VW1C0ビットが"0"のとき、手順3、4と5は同時に(1命令で)実行してもかまいません。




図6.7 電圧監視1リセット動作例

6.3 電圧監視2割り込み、電圧監視2リセット

表6.3に電圧監視2割り込み、電圧監視2リセット関連ビットの設定手順を、図6.8に電圧監視2割り込み、電圧監視2リセット動作例を示します。

なお、電圧監視2割り込みまたは電圧監視2リセットをストップモードからの復帰に使用する場合は、 VW2CレジスタのVW2C1ビットを"1"(デジタルフィルタ無効)にしてください。

表6.3 電圧監視2割り込み、電圧監視2リセット関連ビットの設定手順

工版	デジタルフィルク	タを使用する場合	デジタルフィルタを使用しない場合	
手順	電圧監視2割り込み	電圧監視2リセット	電圧監視2割り込み	電圧監視2リセット
1	VCA2レジスタのVCA27	ビットを "1" (電圧検出2[回路有効)にする	
2	td(E-A) 待つ			
3	VW2CレジスタのVW2F0	~ VW2F1ビットでデジタ	VW2C レジスタの VW2C7 ビットで割り込み、リ	
	ルフィルタのサンプリング	ブクロックを選択する。	セット要求のタイミングを選択する(注1)。	
4(注2)	VW2C レジスタの VW2C1	ビットを " 0 " (デジタル	VW2C レジスタの VW2C1 ビットを " 1 " (デジタル	
	フィルタ有効)にする。		フィルタ無効)にする。	
5(注2)	VW2C レジスタの	VW2Cレジスタの	VW2Cレジスタの	VW2Cレジスタの
	VW2C6ビットを"0"	VW2C6ビットを"1"	VW2C6ビットを"0"	VW2C6ビットを"1"
	(電圧監視2割り込み	(電圧監視2リセット	(電圧監視2割り込み	(電圧監視2リセット
	モード)にする	モード)にする	モード)にする	モード)にする
6	VW2C レジスタの VW2C2 ビットを " 0 " (Vdet2 通過未検出) にする			
7	CM1 レジスタのCM14ビットを " 0 " (低速オンチッ		-	
	プオシレータ発振)にする			
8	デジタルフィルタのサンプリングクロック×4サイ		- (待ち時間なし)	
	クル待つ			
9	VW2CレジスタのVW2C0ビットを"1"(電圧監視2割り込み/リセット許可)にする			こする

注1. 電圧監視2リセットではVW2C7ビットを"1"(Vdet2以下になるとき)にしてください。

注2. VW2C0ビットが"0"のとき、手順3§4と5は同時に(1命令で)実行してもかまいません。




図6.8 電圧監視2割り込み、電圧監視2リセット動作例

7. プログラマブル入出力ポート

プログラマブル入出力ポート(以下、入出力ポートと称す)は、P0 ~ P2、P3_0、P3_1、P3_3 ~ P3_5、P3_7、P4_3 ~ P4_5、P6の41本あります。また、XINクロック発振回路を使用しない場合、P4_6、P4_7を、また、A/Dコンバータを使用しない場合、P4 2を入力専用ポートとして使用できます。

表7.1にプログラマブル入出力ポートの概要を示します。

表7.1 プログラマブル入出力ポートの概要

ポート名	入出力	出力形式	入出力設定	内部プルアップ抵抗
P0 ~ P2、P6	入出力	CMOS3ステート	1ビット単位で設定	4 ビット単位で設定
				(注1)
P3_0、P3_1、P3_3、	入出力	CMOS3ステート	1ビット単位で設定	3ビット単位で設定
P3_4、P3_5、P3_7				(注1)
P4_3	入出力	CMOS3ステート	1ビット単位で設定	1ビット単位で設定
				(注1)
P4_4、P4_5	入出力	CMOS3ステート	1ビット単位で設定	2ビット単位で設定
				(注1)
P4_2 (注 2)	入力	(出力機能なし)	なし	なし
P4_6、P4_7 (注3)				

注1. 入力モード時、PUR0レジスタおよびPUR1レジスタで内部プルアップ抵抗を接続するか、しないかを選択できます。

7.1 プログラマブル入出力ポートの機能

ポートP0~P2、P3_0、P3_1、P3_3~P3_5、P3_7、P4_3~P4_5、P6の入出力はPDi(i=0~4、6)レジスタのPDi_j(j=0~7)ビットで制御します。Pi レジスタは出力データを保持するポートラッチと、端子の状態を読む回路で構成されています。

図 7.1 ~図 7.7 にプログラマブル入出力ポートの構成を、表 7.2 にプログラマブル入出力ポートの機能を、図 7.9 に PDi レジスタを、図 7.10 に Pi レジスタを、図 7.11 に PUR0、PUR1 レジスタを、図 7.12 に PMR レジスタを示します。

表7.2 プログラマブル入出力ポートの機能

Pi レジスタをアクセス時の動作	PDi レジスタのPDi_j ビットの値(注1)		
	" 0 " (入力モード)のとき	" 1 " (出力モード)のとき	
読み出し	端子の入力レベルを読む	ポートラッチを読む	
書き込み	ポートラッチに書く	ポートラッチに書く。ポートラッチに 書いた値は、端子から出力される。	

 $i=0 \sim 4$, 6, $j=0 \sim 7$

注1. PD3_2ビット、PD3_6ビット、PD4_0 ~ PD4_2ビット、PD4_6ビット、PD4_7ビット には何も配置されていません。

注2. A/Dコンバータを使用しない場合、入力専用ポートとして使用できます。

注3. XINクロック発振回路を使用しない場合、入力専用ポートとして使用できます。

7.2 周辺機能への影響

プログラマブル入出力ポートは、周辺機能の入出力として機能する場合があります(「表 1.6 ピン番号別端子名一覧」参照)。

表7.3に周辺機能の入出力として機能する場合の PDi_j ビットの設定 $(i=0 \sim 4, 6, j=0 \sim 7)$ を示します。周辺機能の設定方法は、各機能説明を参照してください。

表7.3 周辺機能の入出力として機能する場合のPDi_jビットの設定(i=0 ~ 4、6、j=0 ~ 7)

周辺機能の入出力 端子を共用しているポートのPDi_jビットの設定	
入力	"0"(入力モード)に設定してください
出力	" 0 " でも " 1 " でも良い(ポートの設定に関係なく、出力になる)

7.3 プログラマブル入出力ポート以外の端子

図7.8に端子の構成を示します。




図7.1 プログラマブル入出力ポートの構成(1)




図7.2 プログラマブル入出力ポートの構成(2)




図7.3 プログラマブル入出力ポートの構成(3)




図7.4 プログラマブル入出力ポートの構成(4)




図7.5 プログラマブル入出力ポートの構成(5)




図7.6 プログラマブル入出力ポートの構成(6)




図7.7 プログラマブル入出力ポートの構成(7)






図7.8 端子の構成



- 注1. PD3レジスタのPD3_2、PD3_6ビットは何も配置されていません。 PD3_2、PD3_6ビットに書く場合、"0"(入力モード)を書いてください。読んだ場合、その値は"0"で す。
- 注2.PD4レジスタのPD4_0~PD4_2ビット、PD4_6ビットとPD4_7ビットは何も配置されていません。 PD4レジスタのPD4_0~PD4_2ビット、PD4_6ビットとPD4_7ビットに書く場合、"0"(入力モード)を書い てください。読んだ場合、その値は"0"です。
- 注3. PDOレジスタは、PRCRレジスタのPRC2ビットを"1"(書き込み許可)にした次の命令で書いてください。

PDi レジスタ 図7.9



注1. P3レジスタのP3_2、P3_6ビットは何も配置されていません。 P3_2、P3_6ビットに書く場合、"0"("L"レベル)を書いてください。読んだ場合、その値は"0"で

注2. P4レジスタのP4_0、P4_1ビットは何も配置されていません。 P4_0、P4_1ビットに書く場合、"0"("L"レベル)を書いてください。読んだ場合、その値は"0"で

図7.10 Piレジスタ




図7.11 PUR0、PUR1レジスタ



図7.12 PMR レジスタ

7.4 ポートの設定

表7.4~表7.47にポートの設定を示します。

表7.4 ポートP0_0/AN7

レジスタ	PD0		ADC	ON0		1416 AF:
ビット	PD0_0	CH2	CH1	CH0	ADGSEL0	機能
	0	Х	Х	Х	Х	入力ポート(注1)
設定値	1	Х	Х	Х	Х	出力ポート
	0	1	1	1	0	A/Dコンバータ入力(AN7)

X:"0"または"1"

注1. PUR0レジスタのPU00ビットを"1"にすると、プルアップありとなります。

表7.5 ポートP0_1/AN6

レジスタ	PD0		ADC	ON0		機能
ビット	PD0_1	CH2	CH1	CH0	ADGSEL0	1茂月已
	0	Х	Х	Х	Х	入力ポート(注1)
設定値	1	Х	Х	Х	Х	出力ポート
	0	1	1	0	0	A/Dコンバータ入力(AN6)

X:"0"または"1"

注1. PUR0レジスタのPU00ビットを"1"にすると、プルアップありとなります。

表7.6 ポートP0_2/AN5

レジスタ	PD0		ADC	ON0		1416 AF.		
ビット	PD0_2	CH2	CH1	CH0	ADGSEL0	機能		
	0	Х	Х	Х	Х	入力ポート(注1)		
設定値	1	Х	Х	Х	Х	出力ポート		
	0	1	0	1	0	A/Dコンバータ入力(AN5)		

X:"0"または"1"

注1. PUR0レジスタのPU00ビットを"1"にすると、プルアップありとなります。

表7.7 ポートP0 3/AN4

レジスタ	PD0		ADC	ON0		±44 Δr.
ビット	PD0_3	CH2	CH1	CH0	ADGSEL0	機能
	0	Х	Х	Х	Х	入力ポート(注1)
設定値	1	Х	Х	Х	Х	出力ポート
	0	1	0	0	0	A/Dコンバータ入力(AN4)

X: "0" または "1"

注1. PUR0レジスタのPU00ビットを"1"にすると、プルアップありとなります。

ポートP0_4/AN3 表7.8

レジスタ	PD0		ADC	ON0		₩ Δr.
ビット	PD0_4	CH2	CH1	CH0	ADGSEL0	機能
	0	Х	Х	Х	Х	入力ポート(注1)
設定値	1	Х	Х	Х	Х	出力ポート
	0	0	1	1	0	A/Dコンバータ入力(AN3)

X:"0"または"1"

注1. PUR0レジスタのPU01ビットを"1"にすると、プルアップありとなります。

表7.9 ポートP0_5/AN2

レジスタ	PD0		ADC	ON0		1414 AF:
ビット	PD0_5	CH2	CH1	CH0	ADGSEL0	機能
	0	Х	Х	Х	Х	入力ポート(注1)
設定値	1	Х	Х	Х	Х	出力ポート
	0	0	1	0	0	A/Dコンバータ入力(AN2)

注1. PUR0レジスタのPU01ビットを"1"にすると、プルアップありとなります。

表7.10 ポートP0_6/AN1

レジスタ	PD0		ADC	ON0		1416 AV.
ビット	PD0_6	CH2	CH1	CH0	ADGSEL0	機能
	0	Х	Х	Х	Х	入力ポート(注1)
設定値	1	Х	Х	Х	Х	出力ポート
	0	0	0	1	0	A/Dコンバータ入力(AN1)

X:"0"または"1"

注1. PUR0レジスタのPU01ビットを"1"にすると、プルアップありとなります。

表7.11 ポートP0_7/AN0

レジスタ	PD0		ADC	ON0		₩₩ Δr.		
ビット	PD0_7	CH2	CH1	CH0	ADGSEL0	機能		
	0	Х	Х	Х	Х	入力ポート(注1)		
設定値	1	Х	Х	Х	Х	出力ポート		
	0	0	0	0	0	A/Dコンバータ入力(AN0)		

X:"0"または"1"

注1. PUR0レジスタのPU01ビットを"1"にすると、プルアップありとなります。

表7.12 ポートP1_0/KI0/AN8

レジスタ	PD1	KIEN		ADC	CON0	1416 AF.			
ビット	PD1_0	KI0EN	CH2	CH1	CH0	ADGSEL0	機能		
	0	X	X	Χ	X	Х	入力ポート(注1)		
±n.⇔./±	1	Х	Х	Х	Х	Х	出力ポート		
設定値	0	1	Х	Х	Х	Х	KIO 入力		
	0	Х	1	0	0	1	A/Dコンバータ入力(AN8)		

X: "0" または "1"

注1. PUR0レジスタのPU02ビットを"1"にすると、プルアップありとなります。

表7.13 ポートP1_1/KI1/AN9

レジスタ	PD1	KIEN		ADC	ON0		14% Ar.	
ビット	PD1_1	KI1EN	CH2	CH1	CH0	ADGSEL0	機能	
	0	Х	Х	Х	Х	Х	入力ポート(注1)	
±n.⇔./±	1	Х	Х	Х	Х	Х	出力ポート	
設定値	0	1	Х	Х	Х	Х	KI1 入力	
	0	Х	1	0	1	1	A/Dコンバータ入力(AN9)	

X:"0"または"1"

注1. PUR0レジスタのPU02ビットを"1"にすると、プルアップありとなります。

表7.14 ポートP1_2/KI2/AN10

レジスタ	PD1	KIEN		ADC	ON0	₩ Δr.		
ビット	PD1_2	KI2EN	CH2	CH1	CH0	ADGSEL0	機能	
	0	Х	Х	Х	Х	Х	入力ポート(注1)	
	1	Х	Х	Х	Х	Х	出力ポート	
設定値	0	1	Х	Х	Х	Х	KI2入力	
	0	Х	1	1	0	1	A/Dコンバータ入力(AN10)	

注1. PUR0レジスタのPU02ビットを"1"にすると、プルアップありとなります。

表7.15 ポートP1_3/KI3/AN11

レジスタ	PD1	KIEN		ADC	ON0	機能		
ビット	PD1_3	KI3EN	CH2	CH1	CH0	ADGSEL0	1茂 月已	
	0	Х	Х	Х	Х	Х	入力ポート(注1)	
±n.⇔./±	1	Х	Х	Х	Х	Х	出力ポート	
設定値	0	1	Х	Х	Х	Х	KI3入力	
	0	Х	1	1	1	1	A/Dコンバータ入力(AN11)	

X: "0" または "1"

注1. PUR0レジスタのPU02ビットを"1"にすると、プルアップありとなります。

表7.16 ポートP1_4/TXD0

レジスタ	PD1		U0MR		100 54-
ビット	PD1_4	SMD2	SMD1	SMD0	機能
	0	0	0	0	入力ポート(注1)
	1	0	0	0	出力ポート
凯宁植		0	0	1	
設定値	Х	1	0	0	TXD0出力(注2)
	^	1	0	1	- TXD0面刀(注2)
		1	1	0	

X: "0" または "1"

注1. PUR0レジスタのPU03ビットを"1"にすると、プルアップありとなります。

注2. U0C0レジスタのNCHビットを"1"にすると、Nチャネルオープンドレイン出力になります。

表7.17 ポートP1_5/RXD0/(TRAIO)/(INT1)

レジスタ	PD1	TRA	IOC		TRAMR		INTEN	14k Ar.
ビット	PD1_5	TIOSEL	TOPCR	TMOD2	TMOD1	TMOD0	INT1EN	機能
		0	Х	Х	Х	Х		
	0	Х	1	Х	Х	Х	Х	入力ポート(注1)
		Х	X		001b以外			
		0	Х	Х	Х	Х	Х	
	1	Х	1	Х	Х	Х	Х	出力ポート
設定値		Х	Х		001b以外		Х	
	0	Х	Х		001b以外		Х	RXD0入力
	U	0	Х	0	0	1	Х	RADU/(/)
	0	1	Х		001b以外		Х	TRAIO入力
	0	1	Х		001b以外		1	TRAIO/INT1 入力
	Х	1	0	0	0	1	Х	TRAIOパルス出力

X:"0" または"1"

注1. PUR0レジスタのPU03ビットを"1"にすると、プルアップありとなります。

表7.18 ポートP1_6/CLK0

レジスタ	PD1		U0l	MR		#総 台に		
ビット	PD1_6	SMD2	SMD1	SMD0	CKDIR	機能		
	0		001b以外		Х) +1 +2		
	U	Х	Х	Х	1	- 入力ポート(注1)		
設定値	1		001b以外		Х	出力ポート		
	0	Х	Х	Х	1	CLK0(外部クロック)入力		
	Х	0	0	1	0	CLK0(内部クロック)出力		

注1. PUR0レジスタのPU03ビットを"1"にすると、プルアップありとなります。

表7.19 ポートP1_7/TRAIO/INT1

レジスタ	PD1	TRA	IOC		TRAMR		INTEN	+614 Ar.
ビット	PD1_7	TIOSEL	TOPCR	TMOD2	TMOD1	TMOD0	INT1EN	機能
		0	Х	Х	Х	Х		
	0	Х	1	Х	Х	Х	X	入力ポート(注1)
		Х	Х		001b以外			
		1	Х	X	Х	Х	Х	
設定値	1	Х	1	Х	Х	Х	Х	出力ポート
		Х	Х		001b以外		Х	
	0	0	Х		001b以外		Х	TRAIO入力
	0	0	Х		001b以外		1	TRAIO/INT1入力
	Х	0	0	0	0	1	Х	TRAIOパルス出力

X:"0"または"1"

注1. PUR0 レジスタの PU03 ビットを"1"にすると、プルアップありとなります。

表7.20 ポートP2_0/TRDIOA0/TRDCLK

レジスタ	PD2	TRDOER1		TRI	DFCR		Т	RDIORA	0	機能
ビット	PD2_0	EA0	CMD1	CMD0	STCLK	PWM3	IOA2	IOA1	IOA0	機能
	0	1	Х	Х	Х	Х	Х	Х	Х	入力ポート(注1)
	1	1	Х	Х	Х	Х	Х	Х	Х	出力ポート
	0	Х	0	0	0	1	1	Х	Х	タイマモード(インプットキャプ チャ機能)
設定値	0	Х	X	Х	1	1	0	0	0	外部クロック入力(TRDCLK)
	Х	0	0	0	0	0	Х	Х	Х	PWM3モード波形出力
	Х	0	0	0	0	1	0	0	1	タイマモード波形出力(アウトプッ
	^	O	0	O	0	'	0	1	Х	トコンペア機能)

X:"0"または"1"

注1. PUR0レジスタのPU04ビットを"1"にすると、プルアップありとなります。

表7.21 ポートP2_1/TRDIOB0

レジスタ	PD2	TRDOER1		TRDFCR		TRDPMR	7	RDIORA	0	166 AF.
ビット	PD2_1	EB0	CMD1	CMD0	PWM3	PWMB0	IOB2	IOB1	IOB0	機能
	0	1	Х	Х	Х	Х	Х	Х	Х	入力ポート(注1)
	1	1	Х	Х	Х	Х	Х	Х	Х	出力ポート
	0	Х	0	0	1	0	1	Х	Х	タイマモード(インプットキャプ チャ機能)
	Х	0	1	0	Х	Х	Х	X	Х	相補PWMモード波形出力
設定値	Α	O	1	1	Α	^	^	^	^	有冊F WW C 一 F 放が回力
	Х	0	0	1	X	X	X	Χ	Х	リセット同期PWMモード波形出力
	X	0	0	0	0	Х	Х	Х	Х	PWM3モード波形出力
	X	0	0	0	1	1	Х	Х	Х	PWMモード波形出力
	Х	0	0	0	1	0	0	0	1	タイマモード波形出力(アウトプッ
	^	U	U	U	ı	U	0	1	Х	トコンペア機能)

注1. PUR0レジスタのPU04ビットを"1"にすると、プルアップありとなります。

表7.22 ポートP2_2/TRDIOC0

レジスタ	PD2	TRDOER1		TRDFCR		TRDPMR	Т	RDIORC	0	機能
ビット	PD2_2	EC0	CMD1	CMD0	PWM3	PWMC0	IOC2	IOC1	IOC0	作成 目七
	0	1	Х	Х	Х	Х	Х	Х	Х	入力ポート(注1)
	1	1	Х	Х	Х	Х	Х	Х	Х	出力ポート
	0	Х	0	0	1	0	1	Х	Х	タイマモード(インプットキャプ チャ機能)
設定値	Х	0	1	0	Х	Х	Х	Х	х	相補PWMモード波形出力
	Х	0	0	1	Х	Х	Х	Х	Х	リセット同期PWMモード波形出力
	Х	0	0	0	1	1	Х	Х	Х	PWMモード波形出力
	Х	0	0	0	1	0	0	0	1	タイマモード波形出力(アウトプッ
	^	0	0	0	'	3	0	1	X	トコンペア機能)

X:"0"または"1"

注1. PUR0レジスタのPU04ビットを"1"にすると、プルアップありとなります。

表7.23 ポートP2_3/TRDIOD0

レジスタ	PD2	TRDOER1		TRDFCR		TRDPMR	Т	RDIORC	0	106 21-
ビット	PD2_3	ED0	CMD1	CMD0	PWM3	PWMD0	IOD2	IOD1	IOD0	機能
	0	1	Χ	Х	Х	Х	Х	Х	Х	入力ポート(注1)
	1	1	X	Х	X	Х	Х	Х	Х	出力ポート
	0	Х	0	0	1	0	1	Х	Х	タイマモード(インプットキャプ チャ機能)
設定値	Х	0	1	0	Х	Х	Х	Х	Х	相補PWMモード波形出力
	Х	0	0	1	Х	Х	Х	Х	Х	リセット同期PWMモード波形出力
	Х	0	0	0	1	1	Х	Х	Х	PWMモード波形出力
	X	0	0	0	1	0	0	0	1	タイマモード波形出力(アウトプッ
	^	U	0	0	'	U	0	1	X	トコンペア機能)

X:"0"または"1"

注1. PUR0レジスタのPU04ビットを"1"にすると、プルアップありとなります。

表7.24 ポートP2_4/TRDIOA1

レジスタ	PD2	TRDOER1		TRDFCR			TRDIORA1		144 A.F.
ビット	PD2_4	EA1	CMD1	CMD0	PWM3	IOA2	IOA1	IOA0	機能
	0	1	Х	Х	Х	Х	Х	Х	入力ポート(注1)
	1	1	Х	Х	Х	Х	Х	Х	出力ポート
	0	Х	0	0	1	1	Х	Х	タイマモード(インプットキャプ チャ機能)
設定値	X	0	1	0	Х	Х	Х	X	相補PWMモード波形出力
	^	O	1	1	^	^	^	^	有備 F VVIVI C 一下及が回力
	Х	0	0	1	Х	X	Х	X	リセット同期PWMモード波形出力
	X	0	0	0	1	0	0	1	タイマモード波形出力(アウトプッ
	^	J	0	J	'	0	1	Х	トコンペア機能)

注1. PUR0レジスタのPU05ビットを"1"にすると、プルアップありとなります。

表7.25 ポートP2_5/TRDIOB1

レジスタ	PD2	TRDOER1		TRDFCR		TRDPMR	Т	RDIORA	1	166 44
ビット	PD2_5	EB1	CMD1	CMD0	PWM3	PWMB1	IOB2	IOB1	IOB0	機能
	0	1	Х	X	Х	Х	Х	Х	Х	入力ポート(注1)
	1	1	Х	Х	Х	X	Х	Х	Х	出力ポート
	0	Х	0	0	1	0	1	Х	Х	タイマモード(インプットキャプ チャ機能)
40-4-6-	Х	0	1	0	Х	X	Х	Х	Х	相補PWMモード波形出力
設定値	^	U	1	1	^	Α	^	^	^	有桶FVVIVI C一下放形面刀
	Х	0	0	1	Х	Х	Χ	Х	Χ	リセット同期PWMモード波形出力
	Х	0	0	0	1	1	Х	Х	Х	PWMモード波形出力
	Х	0	0	0	1	0	0	0	1	タイマモード波形出力(アウトプッ
	^	U	0	U	'	U	0	1	Х	トコンペア機能)

X:"0"または"1"

注1. PUR0レジスタのPU05ビットを"1"にすると、プルアップありとなります。

表7.26 ポートP2_6/TRDIOC1

レジスタ	PD2	TRDOER1		TRDFCR		TRDPMR	Т	RDIORC	1	₩ AF.
ビット	PD2_6	EC1	CMD1	CMD0	PWM3	PWMC1	IOC2	IOC1	IOC0	機能
	0	1	Х	Х	X	Х	Х	Х	Х	入力ポート(注1)
	1	1	Х	Х	Х	Х	Х	Х	Х	出力ポート
	0	Х	0	0	1	0	1	Х	Х	タイマモード(インプットキャプ チャ機能)
設定値	Х	0	1	0	Х	Х	Х	Х	Х	相補PWMモード波形出力
				1		V				
	Х	0	0	1	Х	Х	Х	Х	Х	リセット同期PWMモード波形出力
	Х	0	0	0	1	1	Х	X	X	PWMモード波形出力
	X	0	0	0	1	0	0	0	1	タイマモード波形出力(アウトプッ
	^	U	U	U	'	U	0	1	Х	トコンペア機能)

X:"0"または"1"

注1. PUR0レジスタのPU05ビットを"1"にすると、プルアップありとなります。

表7.27 ポートP2_7/TRDIOD1

レジスタ	PD2	TRDOER1		TRDFCR		TRDPMR	Т	RDIORD	1	1414 A.F.
ビット	PD2_7	ED1	CMD1	CMD0	PWM3	PWMD1	IOD2	IOD1	IOD0	機能
	0	1	Х	Х	X	Х	Х	Х	Х	入力ポート(注1)
	1	1	Х	Х	Х	Х	Х	Х	Х	出力ポート
	0	Х	0	0	1	0	1	Х	Х	タイマモード(インプットキャプ チャ機能)
設定値	Х	0	1	0	Х	Х	Х	Х	Х	相補PWMモード波形出力
	Х	0	0	1	Х	Х	Х	Х	Х	リセット同期PWMモード波形出力
	Х	0	0	0	1	1	Х	Х	Х	PWMモード波形出力
	Х	0	0	0	1	0	0	0	1	タイマモード波形出力(アウトプッ
	^	J	J	U	ı	J	0	1	Х	トコンペア機能)

X: "0" または "1"

注1. PUR0レジスタのPU05ビットを"1"にすると、プルアップありとなります。

表7.28 ポートP3_0/TRAO

レジスタ	PD3	TRAIOC	機能
ビット	PD3_0	TOENA	1茂月已
	0	0	入力ポート(注1)
設定値	1	0	出力ポート
	X	1	TRAO出力

X:"0"または"1"

注1. PUR0レジスタのPU06ビットを"1"にすると、プルアップありとなります。

表7.29 ポートP3_1/TRBO

レジスタ	PD3	TRBMR		TRBIOC	1416 AF.	
ビット	PD3_1	TMOD1 TMOD0 TOC1		TOCNT	機能	
	0	0	0	Х	入力ポート(注1)	
机中体	1	0	0	X	ш++	
設定値	Х	01b		1	出力ポート	
	Х	00b以外		0	TRBO出力	

X:"0"または"1"

注1. PUR0レジスタのPU06ビットを"1"にすると、プルアップありとなります。

表7.30 ポートP3_3/SSI

レジスタ	PD3	チップセレクト付クロック同期形 シリアルI/O (「表 16.4 通信モード と入出力端子の関係」参照)		PMR	機能
ビット	PD3_3	SSI出力制御	SSI入力制御	IICSEL	
	0	0	0	0) to #
	0	X	Х	1	- 入力ポート(注1)
****	1	0	0	0	山力者 1. (注 2)
設定値	1	X	Х	1	出力ポート(注2)
	X	0	1	0	SSI入力
	Х	1	0	0	SSI出力(注2)

注1. PUR0レジスタのPU06ビットを"1"にすると、プルアップありとなります。

注2. 出力として機能しているとき、SSMR2レジスタのSOOSビットを"1"にすると、Nチャネルオープンドレイン出力となります。

表7.31 ポートP3_4/SDA/SCS

レジスタ	PD3	SSI	MR2	PMR	ICCR1	14% A.F.	
ビット	PD3_4	CSS1	CSS0	IICSEL	ICE	機能	
	0	0	0	0	Х) +1 +2	
	0	0	0	X	0	- 入力ポート(注1)	
	1	0	0	0	X	出力ポート(注2)	
*n 🕁 /±	1 0 0 X 0	0					
設定値	Х	0	1	0	Х	SCS入力	
	Х	1	0	0		CCC III + (3+ 2)	
	Χ	1	1	0	X	SCS出力(注2)	
	Х	Х	Х	1	1	SDA入出力	

注1. PUR0レジスタのPU07ビットを"1"にすると、プルアップありとなります。

注2. 出力として機能しているとき、SSMR2レジスタのCSOSビットを"1"にすると、Nチャネルオープンドレイン出力となります。

表7.32 ポートP3_5/SCL/SSCK

レジスタ	PD3	シリアルI/O (「表	付クロック同期形 16.4 通信モード の関係」参照)	PMR	ICCR1	機能		
ビット	PD3_5	SSCK出力制御	SSCK入力制御	IICSEL	ICE			
	0	0	0	0	Х	· 入力ポート(注1)		
	0	0	0	X	0	八万水一下(注1)		
	1	0	0	0	Χ	· 出力ポート(注2)		
設定値	1	0	0	X	0	山 /// (注2)		
	X	0	1	0	0	SSCK入力		
	Х	1	0	0	0	SSCK出力(注2)		
	Х	1	0	1	1	SCL入出力		

X: "0" または "1"

注1. PUR0レジスタのPU07ビットを"1"にすると、プルアップありとなります。

注2. 出力として機能しているとき、SSMR2レジスタのSCKOSビットを"1"にすると、Nチャネルオープンドレイン出力となります。

表7.33 ポートP3_7/SSO

レジスタ	PD3	シリアルI/O (「表	付クロック同期形 16.4 通信モード の関係」参照)	SSMR2	PMR	機能
ビット	PD3_7	SSO出力制御	SSO入力制御	soos	IICSEL	
	0	0	0	Х	0) +1+0 1 (?+4)
	0	Х	Х	Х	1	入力ポート(注1)
	1	0	0	0	0	
机中体	1	X	X	0	1	出力ポート
設定値	Х	0	1	0	0	SSO入力
	Х	1	0	0	0	SSO出力(CMOS出力)
	Х	1	0	1	0	SSO出力 (Nチャネルオープンドレイン出力)

X: "0" または "1"

注1. PUR0レジスタのPU07ビットを"1"にすると、プルアップありとなります。

表7.34 ポートP4_2/VREF

レジスタ	ADCON1	14% Ar.	
ビット	VCUT	機能	
±n ⇔ /±	0	入力ポート	
設定値	1	入力ポート/VREF入力	

表7.35 ポートP4_3

レジスタ	PD4	+4% 4A.	
ビット	PD4_3	機能	
机学结	0	入力ポート(注1)	
設定値	1	出力ポート	

注1. PUR0レジスタのPU10ビットを"1"にすると、プルアップありとなります。

表7.36 ポートP4_4

レジスタ	PD4	機能	
ビット	PD4_4	1茂 月已	
設定値	0	入力ポート(注1)	
	1	出力ポート	

注1. PUR0レジスタのPU11ビットを"1"にすると、プルアップありとなります。

表7.37 ポートP4 5/INT0

レジスタ	PD4	INTEN	+## 4r.
ビット	PD4_5	INT0EN	機能
	0	X	入力ポート(注1)
設定値	1	X	出力ポート
	0	1	INTO入力

X:"0"または"1"

注1. PUR0レジスタのPU11ビットを"1"にすると、プルアップありとなります。

表7.38 ポートP4_6/XIN

レジスタ	CM1		CM0	回路仕様		+Wk 44°C
ビット	CM13	CM10	CM05	発振バッファ 帰還抵抗		機能
	0	X	X	OFF	OFF	入力ポート
	1	0	0	ON	ON	XIN-XOUT発振
設定値	1	0	1	OFF	ON	外部XIN入力
	1	1	0	OFF	OFF	XIN-XOUT発振停止
	1	1	1	OFF	OFF	XIN-XOUT発振停止

X: "0" または "1"

表7.39 ポートP4_7/XOUT

レジスタ	CN	M1	CM0	回路仕様		機能
ビット	CM13	CM10	CM05	発振バッファ 帰還抵抗		作成 月已
	0	X	X	OFF	OFF	入力ポート
	1	0	0	ON	ON	XIN-XOUT発振
設定値	1	0	1	OFF	ON	XOUTは" H "プルアップ
	1	1	0	OFF	OFF	XIN-XOUT発振停止
	1	1	1	OFF	OFF	XIN-XOUT発振停止

表7.40 ポートP6_0/TREO

レジスタ	PD6	TRECR1	+4% Ar.
ビット	PD6_0	TOENA	機能
	0	0	入力ポート(注1)
設定値	1	0	出力ポート
-	X	1	TREO出力

X: "0" または "1"

注1. PUR0レジスタのPU14ビットを"1"にすると、プルアップありとなります。

表7.41 ポートP6_1/CTX0

レジスタ	PD6	C0CTLR	14% Ar.
ビット	PD6_1	PortEn	機能
	0	0	入力ポート(注1)
設定値	1	0	出力ポート
	Х	1	CTX0出力

X:"0"または"1"

注1. PUR0 レジスタのPU14 ビットを"1"にすると、プルアップありとなります。

表7.42 ポートP6_2/CRX0

レジスタ	PD6	C0CTLR	14% AT.
ビット	PD6_2	PortEn	機能
	0	0	入力ポート(注1)
設定値	1	0	出力ポート
	Х	1	CRX0入力

X:"0"または"1"

注1. PUR0レジスタのPU14ビットを"1"にすると、プルアップありとなります。

表7.43 ポートP6_3

レジスタ	PD6	機能
ビット	PD6_3	
机学店	0	入力ポート(注1)
設定値	1	出力ポート

注1. PUR0レジスタのPU14ビットを"1"にすると、プルアップありとなります。

表7.44 ポートP6_4

レジスタ	PD6	機能
ビット	PD6_4	1茂月已
設定値	0	入力ポート(注1)
政化但	1	出力ポート

注1. PUR0レジスタのPU15ビットを"1"にすると、プルアップありとなります。

表7.45 ポートP6_5

レジスタ	PD6	林松台に	
ビット	PD6_5	機能	
設定値	0	入力ポート(注1)	
政化胆	1	出力ポート	

注1. PUR0レジスタのPU15ビットを"1"にすると、プルアップありとなります。

表7.46 ポートP6 6/INT2/TXD1

レジスタ	PD6	PMR		U1MR		U1C0	INTEN	1616 AT:	
ビット	PD6_6	U1PINSEL	SMD2	SMD1	SMD0	NCH	INT2EN	機能	
	0	Х	0	0	0	Х	Х) + + + (> + 4)	
	U	0	Х	Х	X	^	^	入力ポート(注1)	
	1	Х	0	0	0	Х	Х	u+++° I	
	'	0	Х	Х	Х	^	^	出力ポート	
	0	Х	Х	Х	Х	Х	1	INT2入力	
	V	X 1	0	0	1	0	Х	TXD1出力(CMOS出力)	
設定値			1	0	0				
	^		1	0	1				
			1	1	0				
X		X 1 1 0 1 1	0	1					
	Х		1	0	0	1	х	TXD1出力(Nチャネルオープン ドレイン出力)	
			1	0	1				
					1	1	0		

X: "0" または "1"

注1. PUR0レジスタのPU15ビットを"1"にすると、プルアップありとなります。

表7.47 ポートP6_7/INT3/RXD1

レジスタ	PD6	PMR	INTEN	+6% 44°.
ビット	PD6_7	U1PINSEL	INT3EN	機能
	0	Х	X	入力ポート(注1)
机中体	1	Х	X	出力ポート
設定値	0	Х	1	INT3入力
	0	1	Х	RXD1入力

X:"0"または"1"

注1. PUR0レジスタのPU15ビットを"1"にすると、プルアップありとなります。

7.5 未使用端子の処理

表7.48に未使用端子の処理例を示します。

表7.48 未使用端子の処理例

端子名	処理内容
ポートP0 ~ P2、P3_0、 P3_1、P3_3 ~ P3_7、 P4_3 ~ P4_5、P6	・入力モードに設定し、端子ごとに抵抗を介してVSSに接続(プルダウン)、または端子ごとに抵抗を介してVCCに接続(プルアップ)(注2)・出力モードに設定し、端子を開放(注1、2)
ポートP4_6、P4_7	抵抗を介してVCCに接続(プルアップ)(注2)
ポートP4_2/VREF	VCCに接続
RESET(注3)	抵抗を介してVCCに接続(プルアップ)(注2)

- 注1. 出力モードに設定し、開放する場合、プログラムによってポートを出力モードに切り替えるまでは、ポートは入力になっています。そのため、端子の電圧レベルが不定になり、ポートが入力モードになっている期間、電源電流が増加する場合があります。また、ノイズやノイズによって引き起こされる暴走などによって、方向レジスタの内容が変化する場合を考慮し、プログラムで定期的に方向レジスタの内容を再設定した方がプログラムの信頼性が高くなります。
- 注2. 未使用端子の処理は、マイクロコンピュータの端子からできるだけ短い配線(2cm以内)で処理してください。
- 注3. パワーオンリセット機能使用時。




図7.13 未使用端子の処理例

8. プロセッサモード

8.1 プロセッサモードの種類

プロセッサモードはシングルチップモードとなります。 表8.1 にプロセッサモードの特長を、図8.1 にPM0 レジスタを、図8.2 にPM1 レジスタを示します。

表8.1 プロセッサモードの特長

プロセッサモード	アクセス空間	入出力ポートが割り当てられている端子
シングルチップモード	SFR、内部RAM、内部ROM	全端子が入出力ポートまたは周辺機能入出 力端子




図8.1 PM0 レジスタ




図8.2 PM1 レジスタ

9. バス制御

ROM、RAMとSFRとはアクセス時のバスサイクルが異なります。

表9.1にR8C/22グループのアクセス領域に対するバスサイクルを、表9.2にR8C/23グループのアクセス領 域に対するバスサイクルを示します。

ROM、RAMとSFRは8ビットバスでCPUと接続しています。このためワード(16ビット)単位でアクセス する場合、8ビット単位で2回アクセスします。

表9.3にアクセス単位とバスの動作を示します。

R8C/22グループのアクセス領域に対するバスサイクル 表9.1

アクセス領域	バスサイクル
SFR	CPUクロックの2サイクル
ROM/RAM	CPUクロックの1サイクル

R8C/23グループのアクセス領域に対するバスサイクル 表9.2

アクセス領域	バスサイクル
SFR/データフラッシュ	CPUクロックの2サイクル
プログラムROM/RAM	CPUクロックの1サイクル

表9.3 アクセス単位とバスの動作

領域	SFR、データフラッシュ	ROM(プログラムROM)、RAM		
偶数番地 バイトアクセス	CPU クロック (周数) アドレス (周数) データ (データ)	CPU クロック		
奇数番地 バイトアクセス	CPU 「クロック」 クロック 「奇数」 アドレス X データ ズ データ X	CPU クロック アドレス データ X データ		
偶数番地 ワードアクセス	CPU 「クロック アドレス (周数) ボータ (月数) ボータ (データ)	CPU クロック アドレス (馬数 / 馬数+1) データ (データ)		
奇数番地 ワードアクセス	CPU 「クロック」 クロック 「奇数」 アドレス 「奇数」 データ 「データ」 ボータ 「データ」	CPU 「クロック」 アドレス () 奇数 () 奇数+1 データ () データ グデータ () グデータ		

ただし、次のSFRのみ16ビットバスでCPUと接続しています。

タイマRD: TRDi(i=0、1)、TRDGRAi、TRDGRBi、TRDGRCi、TRDGRDiレジスタ

このため、16ビット単位で1回アクセスします。バスの動作は「表9.3 アクセス単位とバスの動作」の 「領域:SFR、データフラッシュ、偶数番地バイトアクセス」と同じで、16 ビットデータを 1 度にアクセス します。

10. クロック発生回路

クロック発生回路として、3つの回路を内蔵します。

- XIN クロック発振回路
- •低速オンチップオシレータ
- 高速オンチップオシレータ

表 10.1 にクロック発生回路の概略仕様を、図 10.1 にクロック発生回路を、図 10.2 ~ 図 10.8 にクロック関連レジスタを示します。

表10.1 クロック発生回路の概略仕様

項目	XINクロック発振回路	オンチップオシレータ			
以 口	八川ノロック先派回路	高速オンチップオシレータ	低速オンチップオシレータ		
用途	・CPUのクロック源	・CPUのクロック源	・CPUのクロック源		
	・周辺機能のクロック源	・周辺機能のクロック源	・周辺機能のクロック源		
		・XINクロック発振停止時の	・XINクロック発振停止時の		
		CPU、周辺機能のクロック	CPU、周辺機能のクロック		
		源	源		
クロック周波数	0 ~ 20MHz	約40MHz (注3)	約125kHz		
接続できる発振子	・セラミック共振子				
	・水晶発振子				
発振子の接続端子	XIN、XOUT(注1)	(注1)	(注1)		
発振の開始と停止	あり	あり	あり		
リセット後の状態	停止	停止	発振		
その他	外部で生成されたクロック				
	を入力可能(注2)				

- 注1. XINクロック発振回路を使用せず、オンチップオシレータクロックをCPUクロックに使用する場合にはP4_6、P4_7として使うことができます。
- 注2. 外部クロック入力時には、CM0 レジスタのCM05 ビットを"1"(XIN クロック停止)、CM1 レジスタのCM13 ビットを"1"(XIN-XOUT端子)にしてください。
- 注3. CPUクロック源として使用する場合には、分周器により最大:約20MHzとなります。






図10.1 クロック発生回路




- 注1.CMOレジスタはPRCRレジスタのPRCOビットを"1"(書き込み許可)にした後で書き換えてください。
- 注2.CM05ビットは高速オンチップオシレータモード、低速オンチップオシレータモードにするときXINクロックを停止させるビットです。XINクロックが停止したかどうかの検出には使えません。XINクロックを停止させる場合、次のようにしてください。
 - (1)OCDレジスタのOCD1~OCD0ビットを "00b"にする。
 - (2)OCD2ビットを"1"(オンチップオシレータクロック選択)にする。
- 注3.外部クロック入力時には、クロック発振バッファだけ停止し、クロック入力は受け付けられます。
- 注4.CM05ビットが"1"(XINクロック停止)かつCM1レジスタのCM13ビットが"0"(P4_6、P4_7)の場合のみ、P4_6、P4_7は入力ポートとして使用できます。
- 注5. ストップモードへの移行時、CM06ビットは"1"(8分周モード)になります。

図10.2 CM0 レジスタ




- 注1. CM1レジスタはPRCRレジスタのPRCOビットを"1"(書き込み許可)にした後で書き換えてください。
- 注2. ストップモードへの移行時、CM15ビットは"1"(駆動能力HIGH)になります。
- 注3. CM06ビットが"0"(CM16、CM17ビット有効)の場合、CM16~CM17ビットは有効となります。
- 注4.CM10ビットが"1"(ストップモード)の場合、内蔵している帰還抵抗は無効となります。
- 注5.CM14ビットはOCD2ビットが"0"(XINクロック選択)のとき、"1"(低速オンチップオシレータ停止)にできます。OCD2ビットを"1"(オンチップオシレータクロック選択)にすると、CM14ビットは"0"(低速オンチップオシレータ発振)になります。"1"を書いても変化しません。
- 注6.低電圧2検出割り込みを使用する場合(デジタルフィルタを使用する場合)、CM14ビットを"0"(低速オンチップオシレータ発振)にしてください。
- 注7 . CM10ビットが"1"(ストップモード)の場合、CM13ビットが"1"(XIN-XOUT端子)のとき、XOUT(P4_7)端子は"H"になります。
 - CM13ビットが"0"(入力ポートP4_6、P4_7)のとき、P4_7(XOUT)は入力状態になります。
- 注8. カウントソース保護モード有効時(「13.2 カウントソース保護モード有効時」参照)は、CM10、CM14ビットへ書いても値は変化しません。
- 注9. CM13ビットはプログラムで一度"1"にすると、"0"にはできません。

図10.3 CM1 レジスタ




- 注1. OCDレジスタは、PRCRレジスタのPRCOビットを"1"(書き込み許可)にした後、書き換えてください。
- 注2.ストップモード、高速オンチップオシレータモード、低速オンチップオシレータモード(XINクロック停 止)に移行する前にOCD1~OCD0ビットを "00b"に設定してください。
- 注3.OCD2ビットを"1"(オンチップオシレータクロック選択)にすると、CM14ビットは"0"(低速オンチップ オシレータ発振)になります。
- 注4.OCD2ビットは、OCD1~OCD0ビットが"11b"のときにXINクロック発振停止を検出すると、自動的に "1"(オンチップオシレータクロック選択)に切り替わります。また、OCD3ビットが"1"(XINクロック 停止)のとき、OCD2ビットに"0"(XINクロック選択)を書いても変化しません。
- 注5. OCD3ビットはOCD0ビットが"1"(発振停止検出機能有効)のとき有効です。
- 注6. OCD1~OCD0ビットが "00b"のときOCD3ビットは "0"(XINクロック発振)になり、変化しません。
- 注7.発振停止検出後、XINクロックが再発振した場合の切り替え手順は、「図10.14 低速オンチップオシレー タからXINクロックへの切り替え手順」を参照してください。

図10.4 OCD レジスタ




- 注1.FRAOレジスタは、PRCRレジスタのPRCOビットを"1"(書き込み許可)にした後、書き換えてください。
- 注2.FRA01ビットは次の条件のとき変更してください。
 - ・FRA00=1(高速オンチップオシレータ発振)
 - ・CM1レジスタのCM14=0(低速オンチップオシレータ発振)
 - ・FRA2レジスタのFRA22~FRA20ビットが
 - VCC=3.0V~5.5Vの場合(D、Jバージョン)は全分周モード設定可能 "000b"~ "111b"
 - VCC=2.7V~5.5Vの場合、およびKバージョンでは4分周以上の分周比"010b"~"111b"
- 注3. FRA01ビットに"0"(低速オンチップオシレータ選択)を書くとき、同時にFRA00ビットに"0"(高速オン チップオシレータ停止)を書かないでください。FRA01ビットを"0"にした後、FRA00ビットを"0"にし てください。

図10.5 FRA0レジスタ




- 注1.FRA1レジスタは、PRCRレジスタのPRCOビットを"1"(書き込み許可)にした後、書き換えてください。
- 注2.FRA1レジスタの値を変更する場合は、高速オンチップオシレータクロックの周波数が40MHz以下となる値にしてください。

高速オンチップオシレータ制御レジスタ2(注1)



- 注1.FRA2レジスタは、PRCRレジスタのPRCOビットを"1"(書き込み許可)にした後、書き換えてください。
- 注2. リセット後の値は"000b"となっていますので、Kバージョンの製品では"010b"~"111b"の値を設定してください。
- 注3.Kバージョンの製品では設定しないでください。

図10.6 FRA1、FRA2レジスタ



- 注1. VCA2レジスタはPRCRレジスタのPRC3ビットを"1"(書き込み許可)にした後で書き換えてください。
- 注2.電圧監視1リセットを使用する場合、VCA26ビットを"1"にしてください。 VCA26ビットを"0"から"1"にした後、td(E-A)経過してから検出回路が動作します。
- 注3.電圧監視2割り込み/リセットを使用する場合、またはVCA1レジスタのVCA13ビットを使用する場合、 VCA27ビットを"1"にしてください。
- VCA27ビットを "0"から "1"にした後、td(E-A)経過してから検出回路が動作します。
- 注4. VCA27ビットはソフトウェアリセット、ウォッチドッグタイマリセット、電圧監視2リセット時は変化しません。
- 注5. VCA20ビットはウェイトモードへの移行時のみに使用してください。VCA20ビットの設定は「図10.11 VCA20ビットによる内部電源低消費操作手順」に従ってください。

図10.7 VCA2 レジスタ



- 注1. CCLKRレジスタは、PRCRレジスタのPRCOビットを"1"(書き込み許可)にした後、書き換えてください。
- 注2 . CCLK2~CCLK0ビットの設定は、COCTLRレジスタのResetビットが"1"(リセット/初期化モード)のときのみに行ってください。
- 注3. CCLK3ビットを " 1 " (CANOCPUインタフェーススリープ)にする場合は、COCTLRレジスタのSleepビットを " 1 " (スリープモード)にしてから設定してください。

図10.8 CCLKR レジスタ

クロック発生回路で生成するクロックを説明します。

10.1 XINクロック

XINクロック発振回路が供給するクロックです。CPUクロックと周辺機能クロックのクロック源になります。XINクロック発振回路はXIN-XOUT端子間に発振子を接続することで発振回路が構成されます。XINクロック発振回路には帰還抵抗が内蔵されており、ストップモード時には消費電力を低減するため、発振回路から切り離されます。XINクロック発振回路には、外部で生成されたクロックをXIN端子へ入力することもできます。

図10.9にXINクロックの接続回路例を示します。

な場合は外部でクロックを停止させてください。

リセット中およびリセット後、XINクロックは停止しています。

CM1 レジスタのCM13 ビットを"1"(XIN-XOUT端子)にした後、CM0 レジスタのCM05 ビットを"0"(XINクロック発振)にするとXINクロックは発振を開始します。XINクロックの発振が安定した後、OCD レジスタのOCD2 ビットを"0"(XINクロック選択)にするとXINクロックがCPUのクロック源になります。OCD2 ビットを"1"(オンチップオシレータクロック選択)にして使用する場合、CM0 レジスタのCM05 ビットを"1"(XINクロック停止)にすると、消費電力を低減できます。なお、外部で生成したクロックをXIN端子に入力している場合、CM05 ビットを"1"にしてもXINクロックは停止しませんので、必要

ストップモード時は、XIN クロックを含めたすべてのクロックが停止します。詳細は「10.4 パワーコントロール」を参照してください。




図10.9 XINクロックの接続回路例

10.2 オンチップオシレータクロック

オンチップオシレータが供給するクロックです。オンチップオシレータには、高速オンチップオシレータと低速オンチップオシレータがあります。FRA0 レジスタの FRA01 ビットで選択したオンチップオシレータのクロックが、オンチップオシレータクロックとなります。

10.2.1 低速オンチップオシレータクロック

低速オンチップオシレータで生成されたクロックはCPU クロック、周辺機能クロック、fOCO、fOCO-Sのクロック源になります。

リセット後、低速オンチップオシレータで生成されたオンチップオシレータクロックの8分周が CPUクロックになります。

また、OCD レジスタのOCD1~OCD0 ビットが"11b"の場合、XIN クロックが停止したときに、自動的に低速オンチップオシレータが動作を開始し、クロックを供給します。

低速オンチップオシレータの周波数は電源電圧、動作周囲温度によって大きく変動しますので、応 用製品設計の際には周波数変動に対して十分マージンを持ってください。

10.2.2 高速オンチップオシレータクロック

高速オンチップオシレータで生成されたクロックはCPU クロック、周辺機能クロック、fOCO、fOCO-F、fOCO40Mのクロック源になります。

CPUクロック、周辺クロック、fOCO、fOCO-Fのクロック源として使用する場合には、FRA2 レジスタの $FRA20 \sim FRA22$ ビットにより、以下のように設定してください。

VCC=3.0V ~ 5.5V の場合(D、Jバージョン)は全分周モード設定可能 " 000b " ~ " 111b " VCC=2.7V ~ 5.5V の場合、およびKバージョンでは4分周モード以上の分周比 " 010b " ~ " 111b "

高速オンチップオシレータで生成されるオンチップオシレータクロックは、リセット後停止しています。FRA0 レジスタのFRA00 ビットを"1"(オンチップオシレータ発振)にすると発振を開始します。FRA1 レジスタおよびFRA2 レジスタを使って、周波数を調整できます。

FRA1レジスタの各ビットの周波数調整量にはばらつきがありますので、各ビットを変化させて調整してください。高速オンチップオシレータクロックの周波数は、40MHz以下になるように、FRA1レジスタを調整してください。

10.3 CPUクロックと周辺機能クロック

CPU を動作させる CPU クロックと、周辺機能を動作させるクロックがあります(「図 10.1 クロック発生回路」参照)。

10.3.1 システムクロック

CPUクロックと周辺機能クロックのクロック源です。XINクロックまたはオンチップオシレータクロックが選択できます。

10.3.2 CPU クロック

CPUとウォッチドッグタイマの動作クロックです。

システムクロックを1分周(分周なし)、または2、4、8、16分周したものがCPUのクロックになります。分周はCM0 レジスタのCM06 ビットとCM1 レジスタのCM16 ~ CM17 ビットで選択できます。 リセット後、低速オンチップオシレータクロックの8分周がCPUクロックになります。

なお、ストップモードへの移行時、CM06ビットは"1"(8分周モード)になります。

10.3.3 周辺機能クロック(f1、f2、f4、f8、f32、fCAN0)

周辺機能の動作クロックです。

fi(i=1, 2, 4, 8, 32) はシステムクロックを i 分周したクロックです。fi はタイマ RA、タイマ RB、タイマ RD、タイマ RE、シリアルインタフェース、A/D コンバータ、CAN モジュールで使用します。 fCAN0 は f1 を f(CAN0) は f1 を f2 に f3 に f4 に f4 に f5 に f

CM0 レジスタの CM02 ビットを"1"(ウェイトモード時周辺機能クロックを停止する)にした後にWAIT 命令を実行した場合、fi、fCAN0 は停止します。(注1)

注1. fCANOのクロックは、CANOのスリープモードのとき"H"で停止します。

10.3.4 fOCO

周辺機能の動作クロックです。

fOCOは、オンチップオシレータクロックと同じ周波数のクロックです。タイマRAで使用します。 fOCOはWAIT命令実行時、停止しません。

10.3.5 fOCO40M

タイマRDのカウントソースになります。

fOCO40Mは高速オンチップオシレータで生成したクロックで、FRA00ビットを"1"にすると供給されます。

fOCO40MはWAIT命令実行時、停止しません。

このクロックは、電源電圧VCC = 3.0 ~ 5.5Vの範囲で使用することができます。

10.3.6 fOCO-F

A/Dコンバータのカウントソースになります。

fOCO-Fは高速オンチップオシレータで生成したクロックで、FRA00ビットを"1"にすると供給されます。

fOCO-FはWAIT命令実行時、停止しません。



10.3.7 fOCO-S

ウォッチドッグタイマと電圧検出回路の動作クロックです。

 ${
m fOCO-S}$ は低速オンチップオシレータで生成したクロックで、CM14 ビットを " 0 " (低速オンチップオシレータ発振)にすると供給されます。

fOCO-S は WAIT 命令実行時、またはウォッチドッグタイマのカウントソース保護モード時、停止しません。

10.3.8 fOCO128

fOCOを128分周したクロックです。

タイマRDの0チャネルで使用するキャプチャ信号になります。

10.4 パワーコントロール

パワーコントロールには3つのモードがあります。なお、ここではウェイトモード、ストップモード 以外の状態を、標準動作モードと呼びます。

10.4.1 標準動作モード

標準動作モードには、さらに3つのモードに分けられます。

標準動作モードでは、CPU クロック、周辺機能クロックが共に供給されていますので、CPU も周辺機能も動作します。CPU クロックの周波数を制御することで、パワーコントロールを行います。CPU クロックの周波数が高いほど処理能力は上がり、低いほど消費電力は小さくなります。また、不要な発振回路を停止させると更に消費電力は小さくなります。

CPU クロックのクロック源を切り替えるとき、切り替え先のクロックが安定して発振している必要があります。切り替え先がXIN クロックの場合、プログラムで発振が安定するまで待ち時間を取ってから移るようにしてください。

表10.2	クロッ	ク関連ビッ	トの設定とモー	ド

モード		OCD レジスタ	CM1 レジスタ		CM0 レジスタ		FRA0 レジスタ		
		OCD2	CM17、CM16	CM14	CM13	CM06	CM05	FRA01	FRA00
高速クロック	分周なし	0	00b		1	0	0		
モード	2分周	0	01b		1	0	0		
	4分周	0	10b		1	0	0		
	8分周	0			1	1	0		
	16分周	0	11b		1	0	0		
高速オンチッ	分周なし	1	00b			0		1	1
プオシレータ	2分周	1	01b			0		1	1
モード	4分周	1	10b			0		1	1
	8分周	1				1		1	1
	16分周	1	11b			0		1	1
低速オンチッ プオシレータ モード	分周なし	1	00b	0		0		0	
	2分周	1	01b	0		0		0	
	4分周	1	10b	0		0		0	
	8分周	1		0		1		0	
	16分周	1	11b	0		0		0	

^{- : &}quot;0"でも"1"でも影響ない

10.4.1.1 高速クロックモード

XINクロックの1分周(分周なし)、2分周、4分周、8分周、または16分周がCPUクロックとなります。高速オンチップオシレータモード、低速オンチップオシレータモードに遷移するときには、CM06ビットを"1"(8分周モード)にしてください。CM14ビットが"0"(低速オンチップオシレータ発振)のとき、またはFRA0レジスタのFRA00ビットが"1"(高速オンチップオシレータ発振)のとき、fOCOをタイマRAで使用できます。

また、FRA00ビットが"1"のとき、fOCO40MをタイマRDで使用できます。

CM14ビットが " 0 " (低速オンチップオシレータ発振)のとき、fOCO-Sをウォッチドッグタイマと 電圧検出回路で使用できます。

10.4.1.2 高速オンチップオシレータモード

FRA0 レジスタの FRA00 ビットが"1"(高速オンチップオシレータ発振)、かつ FRA0 レジスタの FRA01 ビットが"1"のとき、高速オンチップオシレータがオンチップオシレータクロックになります。このとき、オンチップオシレータクロックの1分周(分周なし)、2分周、4分周、8分周、または16分周がCPU クロックになります。高速クロックモードに遷移するときにはCM06 ビットを"1"(8分周モード)にしてください。FRA00 ビットが"1"のとき、fOCO40MをタイマRDで使用できます。また、CM14 ビットが"0"(低速オンチップオシレータ発振)のとき、fOCO-Sをウォッチドッグタイマと電圧検出回路で使用できます。

10.4.1.3 低速オンチップオシレータモード

CM1 レジスタのCM14 ビットが 0 "(低速オンチップオシレータ発振)、かつFRA0 レジスタのFRA01 ビットが "0" のとき、低速オンチップオシレータがオンチップオシレータクロックになります。このとき、オンチップオシレータクロックの1分周(分周なし)、2分周、4分周、8分周、または16分周が CPU クロックになります。また、オンチップオシレータクロックが周辺機能クロックのクロック源になります。高速クロックモードに遷移するときにはCM06 ビットを "1"(8分周モード)にしてください。FRA00 ビットが "1" のとき、fOCO40MをタイマRDで使用できます。

また、CM14ビットが"0"(低速オンチップオシレータ発振)のとき、fOCO-Sをウォッチドッグタイマと電圧検出回路で使用できます。

このモードにおいて、XINクロックおよび高速オンチップオシレータを停止させ、FMR4レジスタのFMR47ビットを"1"(フラッシュメモリ低消費電流リードモード許可)にすることで、低消費動作が可能です。

また、このモードからウェイトモードに入る場合、VCA2 レジスタの VCA20 ビットを "1"(内部電源低消費電力許可)にすることで、ウェイトモード中の電流をさらに低消費にすることができます。

VCA20 ビットにより内部電源低消費電力を許可する場合は、「図 10.11 VCA20 ビットによる内部電源低消費操作手順」に従ってください。

10.4.2 ウェイトモード

ウェイトモードではCPU クロックが停止しますので、CPU クロックで動作するCPU と、カウントソース保護モード無効時のウォッチドッグタイマが停止します。XIN クロック、オンチップオシレータクロックは停止しませんので、これらのクロックを使用する周辺機能は動作します。

10.4.2.1 周辺機能クロック停止機能

CM02 ビットが"1"(ウェイトモード時、周辺機能クロックを停止する)の場合、ウェイトモード時にf1、f2、f4、f8、f32、fCAN0が停止しますので、消費電力が低減できます。

10.4.2.2 ウェイトモードへの移行

WAIT命令を実行するとウェイトモードになります。

OSD レジスタの OCD2 ビットが " 1 "(システムクロックにオンチップオシレータを選択)の場合は、OCD レジスタの OCD1 ビットを " 0 " (発振停止検出割り込み禁止)にしてから、WAIT 命令を実行してください。

OCD1 ビットが"1"(発振停止検出割り込み許可)の状態で、ウェイトモードに移行すると、CPU クロックが停止しないため消費電流が減少しません。

10.4.2.3 ウェイトモード時の端子の状態

入出力ポートはウェイトモードに入る直前の状態を保持します。



10.4.2.4 ウェイトモードからの復帰

リセット、または周辺機能割り込みにより、ウェイトモードから復帰します。

周辺機能割り込みはCM02 ビットの影響を受けます。CM02 ビットが "0"(ウェイトモード時、周辺機能クロックを停止しない)の場合は、すべての周辺機能割り込みがウェイトモードから復帰に使用できます。CM02 ビットが "1"(ウェイトモード時、周辺機能クロックを停止する)の場合は、周辺機能クロックを使用する周辺機能は停止しますので、外部信号またはオンチップオシレータクロックによって動作する周辺機能の割り込みがウェイトモードからの復帰に使用できます。

表10.3にウェイトモードからの復帰に使用できる割り込みと使用条件を示します。

表10.3 ウェイトモードからの復帰に使用できる割り込みと使用条件

割り込み	CM02=0の場合	CM02=1 の場合
シリアルインタフェース割り込み	内部クロック、外部クロックで使用可	外部クロックで使用可
チップセレクト付クロック同期形 シリアルI/O割り込み/I ² Cバス インタフェース割り込み	すべてのモードで使用可	(使用しないでください)
キー入力割り込み	使用可	使用可
A/D変換割り込み	単発モードで使用可	(使用しないでください)
タイマRA割り込み	すべてのモードで使用可	フィルタなしの場合にイベントカウン タモードで使用可 カウントソースにfOCOを選択すること で使用可
タイマRB割り込み	すべてのモードで使用可	(使用しないでください)
タイマRD割り込み	すべてのモードで使用可	カウントソースにfOCO40Mを選択する ことで使用可
タイマRE割り込み	すべてのモードで使用可	(使用しないでください)
INT割り込み	使用可	使用可(INTO ~ INT3はフィルタなしの 場合に、使用可)
電圧監視2割り込み	使用可	使用可
発振停止検出割り込み	使用可	(使用しないでください)
CAN0ウェイクアップ割り込み	CANスリープモードで使用可	CANスリープモードで使用可

図10.10にウェイトモードから割り込みルーチンを実行するまでの時間を示します。

ウェイトモードからの復帰に周辺機能割り込みを使用する場合、WAIT命令実行前に次の設定をしてください。

- (1) ウェイトモードからの復帰に使用する周辺機能割り込みの割り込み制御レジスタの ILVL2 ~ ILVL0 ビットに割り込み優先レベルを設定する。また、ウェイトモードからの復帰に使用しない周辺機能割り込みのILVL2 ~ ILVL0 ビットをすべて "000b"(割り込み禁止)にする。
- (2) Iフラグを"1"にする。
- (3) ウェイトモードからの復帰に使用する周辺機能を動作させる。

周辺割り込みで復帰する場合、割り込み要求が発生してから割り込み処理を実行するまでの時間(サイクル数)は、FMR0レジスタのFMSTPビットの設定に応じて図10.10のとおりとなります。

周辺機能割り込みでウェイトモードから復帰したときのCPUクロックは、WAIT命令実行時のCPU クロックと同じクロックです。



FMR0レジスタ	フラッシュメモリ復帰までの	CPUクロック供給までの	割り込みシーケンスの	備考	
FMSTPビット	時間(T1)	時間(T2)	時間(T3)	lm 5	
0 (フラッシュ メモリ動作)	システムクロックの周期 ×12サイクル+30μs(最大)	CPUクロックの周期 ×6サイクル	CPUクロックの周期 ×20サイクル	左記の合計時間が ウェイトモードか ら割り込み処理を	
1 (フラッシュ メモリ停止)	システムクロックの周期 × 12サイクル	同上	同上	ら割り込み処理を 実行するまでの問 間となります。 	




図10.10 ウェイトモードから割り込みルーチンを実行するまでの時間

10.4.2.5 内部電源の消費電力低減

低速オンチップオシレータモードの場合、内部電源の消費電源を低減できます。

図10.11にVCA20ビットによる内部電源低消費操作手順を示します。

VCA20 ビットにより内部電源低消費電力を許可する場合は、「図 10.11 VCA20 ビットによる内部電源低消費操作手順」に従ってください。




図10.11 VCA20ビットによる内部電源低消費操作手順

10.4.3 ストップモード

ストップモードでは、すべての発振が停止します。したがって、CPU クロックと周辺機能クロックも停止し、これらのクロックで動作する CPU、周辺機能は停止します。消費電力がもっとも少ないモードです。なお、VCC端子に印加する電圧がVRAM以上のとき、内部RAMは保持されます。

また、外部信号によって動作する周辺機能は動作します。

表10.4にストップモードからの復帰に使用できる割り込みと使用条件を示します。

表10.4 ストップモードからの復帰に使用できる割り込みと使用条件

割り込み	使用条件
キー入力割り込み	
INTO ~ INT3割り込み	フィルタなしの場合に使用可
タイマRA割り込み	フィルタなしの場合にイベントカウンタモードで外部パルスをカウント時
シリアルインタフェースの割り込み	外部クロック選択時
電圧監視2割り込み	デジタルフィルタ無効モード (VW2C レジスタの VW2C1 ビットが" 1 ")の 場合に使用可
CAN0ウェイクアップ割り込み	CANスリープモードで使用可

10.4.3.1 ストップモードへの移行

CM1 レジスタのCM10 ビットを " 1" (全クロック停止)にすると、ストップモードになります。同時にCM0 レジスタのCM06 ビットは " 1" (8分周モード)、CM10 レジスタのCM15 ビットは " 1" (XIN クロック発振回路の駆動能力HIGH)になります。

ストップモードを使用する場合、OCD1 ~ OCD0 ビットを " 00b " にしてからストップモードにしてください。

10.4.3.2 ストップモード時の端子の状態

ストップモードに入る直前の状態を保持。

ただし、CM1 レジスタの CM13 ビットが " 1 " (XIN-XOUT 端子) のとき、XOUT(P4_7) 端子は " H " になります。CM13 ビットが " 0 "(入力ポートP4_6、P4_7) のとき、P4_7(XOUT) は入力状態になります。

10.4.3.3 ストップモードからの復帰

リセット、または周辺機能割り込みにより、ストップモードから復帰します。

図10.12にストップモードから割り込みルーチンを実行するまでの時間を示します。

周辺機能割り込みで復帰する場合は、次の設定をした後、CM10ビットを"1"にしてください。

- (1) ストップモードからの復帰に使用する周辺機能割り込みの ILVL2 ~ ILVL0 ビットに割り込み優先レベルを設定する。
 - また、ストップモードからの復帰に使用しない周辺機能割り込みの ILVL2 ~ ILVL0 ビットをすべて "000b"(割り込み禁止)にする。
- (2) Iフラグを"1"にする。
- (3) ストップモードからの復帰に使用する周辺機能を動作させる。 周辺機能割り込みで復帰する場合、割り込み要求が発生して、CPU クロックの供給が開始されると割り込みシーケンスを実行します。

周辺機能割り込みでストップモードから復帰した場合の CPU クロックは、ストップモード直前に使用していたクロックがシステムクロックの場合、そのクロックの8分周になります。



FMR0レジスタ FMSTPビット	フラッシュメモリ復帰までの 時間(T2)	CPUクロック供給までの 時間(T3)	割り込みシーケンスの 時間(T4)	備考	
0 (フラッシュ メモリ動作)			CPUクロック周期 ×20サイクル	TO~T4の合計時間 がストップモード から割り込みルー	
1 (フラッシュ メモリ停止)	システムクロックの周期 ×12サイクル 同上 同上		チンを実行するま での時間となりま す。		
ストップ 内部	0 ► T1 T1 電源 ストップモード直前に使用され	◆ T2 IC フラッシュメモリ復帰	▼ T3 CPUクロック復帰	T4 割り込みシーケ	
150	時間 1 たCPUクロック源の発展等)μs 大)	間 シーケンス	シーケンス	割り込のプラ	

図10.12 ストップモードから割り込みルーチンを実行するまでの時間

図10.13にパワーコントロールモード状態遷移を示します。




図10.13 パワーコントロールモード状態遷移

10.5 発振停止検出機能

発振停止検出機能は、XINクロック発振回路の停止を検出する機能です。

発振停止検出機能はOCDレジスタのOCD0ビットで有効、無効が選択できます。

表10.5に発振停止検出機能の仕様を示します。

XIN クロックがCPU クロック源でOCD1 ~ OCD0 ビットが"11b"の場合、XIN クロックが停止すると、次の状態になります。

- •OCD レジスタのOCD2 ビット = 1(オンチップオシレータクロック選択)
- OCD レジスタの OCD3 ビット = 1(XIN クロック停止)
- CM1 レジスタのCM14 ビット = 0(低速オンチップオシレータ発振)
- 発振停止検出割り込み要求が発生する

表10.5 発振停止検出機能の仕様

項目	仕様
発振停止検出可能クロックと周波数域	f(XIN) 2MHz
発振停止検出機能有効条件	OCD1 ~ OCD0ビットを " 11b " にする
発振停止検出時の動作	発振停止検出割り込み発生

10.5.1 発振停止検出機能の使用方法

• 発振停止検出割り込みは、ウォッチドッグタイマ割り込み、電圧監視2割り込みとベクタを共用しています。発振停止検出割り込みとウォッチドッグタイマ割り込みの両方を使用する場合、要因の判別が必要となります。

表10.6に発振停止検出割り込み、ウォッチドッグタイマ割り込み、電圧監視2割り込みの割り込み要因の判別を示します。

図10.15 に発振停止検出割り込み、ウォッチドッグタイマ割り込み、電圧監視2割り込みの割り込み 要因判別方法例を示します。

•発振停止後、XINクロックが再発振した場合は、プログラムでXINクロックをCPUクロックや周辺機能のクロック源に戻してください。

図10.14に低速オンチップオシレータからXINクロックへの切り替え手順を示します。

- •発振停止検出機能を使用中にウェイトモードへ移行する場合は、CM02ビットを"0"(ウェイトモード時周辺機能クロックを停止しない)にしてください。
- 発振停止検出機能は外部要因による XIN クロック停止に備えた機能ですので、プログラムで XIN クロックを停止または発振させる場合 (ストップモードにする、または CM05 ビットを変更する) は、OCD1 ~ OCD0 ビットを "00b"にしてください。
- •XINクロックの周波数が2MHz未満の場合、この機能は使用できませんので、 $OCD1 \sim OCD0$ ビットを "00b " にしてください
- 発振停止検出後に、CPU クロックと周辺機能のクロック源に低速オンチップオシレータクロックを使用する場合、FRA0 レジスタの FRA01 ビットを " 0 " (低速オンチップオシレータ選択)にした後、OCD1 ~ OCD0 ビットを " 11b " にしてください。

発振停止検出後に、CPU クロックと周辺機能のクロック源に高速オンチップオシレータクロックを使用する場合、FRA00ビットを"1"(高速オンチップオシレータ発振)にし、FRA01ビットを"1"(高速オンチップオシレータ選択)にした後、OCD1~OCD0ビットを"11b"にしてください。



表10.6 発振停止検出割り込み、ウォッチドッグタイマ割り込み、電圧監視2割り込みの割り込み要因の判別

発生した割り込み要因	割り込み要因を示すビット
発振停止検出	(a)OCDレジスタのOCD3=1
((a)または(b)のとき)	(b)OCD レジスタのOCD1 ~ OCD0=11bかつOCD2=1
ウォッチドッグタイマ	VW2C レジスタの VW2C3=1
電圧監視2	VW2CレジスタのVW2C2=1




図10.14 低速オンチップオシレータから XIN クロックへの切り替え手順




図10.15 発振停止検出割り込み、ウォッチドッグタイマ割り込み、電圧監視2割り込みの割り込み要因判別方法例

10.6 クロック発生回路使用上の注意

10.6.1 ストップモード

ストップモードに移行する場合、FMR0レジスタのFMR01ビットを"0"(CPU書き換えモード無効) にした後、CM1レジスタのCM10ビットを"1"(ストップモード)にしてください。命令キューはCM10ビットを"1"(ストップモード)にする命令から、4バイト先読みしてプログラムが停止します。

CM10ビットを"1"にする命令の直後にJMP.B命令を入れた後、NOP命令を最低4つ入れてください。

•ストップモードに移行するプログラム例

BCLR 1, FMR0 ; CPU書き換えモード無効

 BSET
 0, PRCR
 ; プロテクト解除

 FSET
 I
 ; 割り込み許可

 BSET
 0, CM1
 ; ストップモード

JMP.B LABEL 001

LABEL_001:

NOP

NOP NOP

NOP

10.6.2 ウェイトモード

ウェイトモードに移行する場合、FMR0レジスタのFMR01ビットを"0"(CPU書き換えモード無効)にした後、WAIT命令を実行してください。命令キューはWAIT命令から4バイト先読みしてプログラムが停止します。WAIT命令の後ろにはNOP命令を最低4つ入れてください。

•WAIT命令を実行するプログラム例

BCLR 1, FMR0 ; CPU書き換えモード無効

FSET I ; 割り込み許可 WAIT ; ウェイトモード

NOP

NOP

NOP

NOP

10.6.3 発振停止検出機能

XIN クロックの周波数が 2MHz 未満の場合、発振停止検出機能は使用できませんので、OCD1 ~ OCD0 ビットを "00b" にしてください。

10.6.4 発振回路定数

ユーザシステムにおける最適発振回路定数は、発振子メーカにご相談の上、決定してください。

11. プロテクト

プロテクトはプログラムが暴走したときに備え、重要なレジスタは簡単に書き換えられないように保護する機能です。

図11.1 にPRCR レジスタを示します。PRCR レジスタが保護するレジスタは次です。

- PRC0 ビットで保護されるレジスタ: CM0、CM1、OCD、FRA0、FRA1、FRA2、CCLKR レジスタ
- PRC1 ビットで保護されるレジスタ: PM0、PM1 レジスタ
- PRC2 ビットで保護されるレジスタ: PD0 レジスタ
- PRC3 ビットで保護されるレジスタ: VCA2、VW1C、VW2Cレジスタ




図11.1 PRCR レジスタ

12. 割り込み

12.1 割り込みの概要

12.1.1 割り込みの分類

図12.1に割り込みの分類を示します。




図12.1 割り込みの分類

•マスカブル割り込み:割り込み許可フラグ(Iフラグ)による割り込みの許可(禁止)や割り込

み優先レベルによる割り込み優先順位の変更が可能

• ノンマスカブル割り込み :割り込み許可フラグ(Iフラグ)による割り込みの許可(禁止)や割り込

み優先レベルによる割り込み優先順位の変更が<u>不可能</u>

12.1.2 ソフトウェア割り込み

ソフトウェア割り込みは、命令の実行によって発生します。ソフトウェア割り込みはノンマスカブル割り込みです。

12.1.2.1 未定義命令割り込み

未定義命令割り込みは、UND命令を実行すると発生します。

12.1.2.2 オーバフロー割り込み

オーバフロー割り込みは、Oフラグが"1"(演算の結果がオーバフロー)の場合、INTO命令を実行すると発生します。演算によってOフラグが変化する命令は次のとおりです。

ABS, ADC, ADCF, ADD, CMP, DIV, DIVU, DIVX, NEG, RMPA, SBB, SHA, SUB

12.1.2.3 BRK割り込み

BRK割り込みは、BRK命令を実行すると発生します。

12.1.2.4 INT命令割り込み

INT 命令割り込みは、INT 命令を実行すると発生します。INT 命令で指定できるソフトウェア割り込み番号は0~63です。ソフトウェア割り込み番号3~31は周辺機能割り込みに割り当てられますので、INT命令を実行することで周辺機能割り込みと同じ割り込みルーチンを実行できます。

ソフトウェア割り込み番号 $0 \sim 31$ では、命令実行時にU フラグを退避し、U フラグを"0" (ISP を選択)にした後、割り込みシーケンスを実行します。割り込みルーチンから復帰するときに退避しておいたU フラグを復帰します。ソフトウェア割り込み番号 $32 \sim 63$ では、命令実行時U フラグは変化せず、そのとき選択されている SPを使用します。

12.1.3 特殊割り込み

特殊割り込みは、ノンマスカブル割り込みです。

12.1.3.1 ウォッチドッグタイマ割り込み

ウォッチドッグタイマによる割り込みです。ウォッチドッグタイマの詳細は、「13. ウォッチドッグタイマ」を参照してください。

12.1.3.2 発振停止検出割り込み

発振停止検出機能による割り込みです。発振停止検出機能の詳細は「10. クロック発生回路」を 参照してください。

12.1.3.3 電圧監視2割り込み

電圧検出回路による割り込みです。電圧検出回路の詳細は「6. 電圧検出回路」を参照してください。

12.1.3.4 シングルステップ割り込み、アドレスブレイク割り込み

開発ツール専用の割り込みですので、使用しないでください。

12.1.3.5 アドレス一致割り込み

アドレス一致割り込みは、AIER レジスタの AIER0 ビット、AIER1 ビットのうち、いずれか 1 つが " 1 " (アドレス一致割り込み許可)の場合、対応する RMAD0 ~ RMAD1 レジスタで示される番地の命令を実行する直前に発生します。

アドレス一致割り込みの詳細は「12.5 アドレス一致割り込み」を参照してください。

12.1.4 周辺機能割り込み

周辺機能割り込みは、マイクロコンピュータ内部の周辺機能による割り込みです。周辺機能割り込みは、マスカブル割り込みです。周辺機能割り込みの割り込み要因は「表 12.2 可変ベクタテーブル」に配置している割り込みとベクタテーブルの番地を参照してください。また、周辺機能の詳細は各周辺機能の説明を参照してください。

12.1.5 割り込みと割り込みベクタ

1ベクタは4バイトです。各割り込みベクタには、割り込みルーチンの先頭番地を設定してください。 割り込み要求が受け付けられると、割り込みベクタに設定した番地へ分岐します。

図12.2に割り込みベクタを示します。

	MSB	LSB
ベクタ番地(L)	アドレスの下位	
	アドレス	スの中位
	0000	アドレスの上位
ベクタ番地(H)	0000	0000

図12.2 割り込みベクタ

12.1.5.1 固定ベクタテーブル

固定ベクタテーブルは、OFFDCh番地からOFFFFh番地に配置されています。

表12.1に固定ベクタテーブルを示します。固定ベクタのベクタ番地(H)はIDコードチェック機能で使用します。詳細は「20.3 フラッシュメモリ書き換え禁止機能」を参照してください。

表12.1 固定ベクタテーブル

割り込み要因	ベクタ番地 番地(L)~番地(H)	備考	参照先
未定義命令	0FFDCh ~ 0FFDFh	UND命令で割り込み	R8C/Tinyシリーズソフト
オーバフロー	0FFE0h ~ 0FFE3h	INTO命令で割り込み	ウェアマニュアル
BRK命令	0FFE4h ~ 0FFE7h	OFFE7h番地の内容が FFhの場合は可変ベク	
		タテーブル内のベクタ が示す番地から実行	
アドレス一致	0FFE8h ~ 0FFEBh		12.5 アドレス一致割り込み
シングルステップ(注1)	0FFECh ~ 0FFEFh		
ウォッチドッグタイマ、 発振停止検出、電圧監視2	OFFF0h ~ OFFF3h		13. ウォッチドッグタイマ、 10. クロック発生回路、 6. 電圧検出回路
アドレスブレイク(注1)	0FFF4h ~ 0FFF7h		
(予約)	0FFF8h ~ 0FFFBh		
リセット	0FFFCh ~ 0FFFFh		5. リセット

注1. 開発ツール専用の割り込みですので、使用しないでください。

12.1.5.2 可変ベクタテーブル

INTB レジスタに設定された先頭番地から 256 バイトが可変ベクタテーブルの領域となります。 表 12.2 に可変ベクタテーブルを示します。

表12.2 可変ベクタテーブル

	_				
割り込み要因	ベクタ番地(注1) 番地(L)~番地(H)	ソフトウェア 割り込み番号	割り込み制御 レジスタ	参照先	
BRK命令(注3)	+0 ~ +3(0000h ~ 0003h)	0		R8C/Tinyシリーズソフト ウェアマニュアル	
(予約)		1 ~ 2			
CAN0ウェイクアップ	+12 ~ +15(000Ch ~ 000Fh)	3	C01WKIC	18. CANモジュール	
CAN0受信完了	+16 ~ +19(0010h ~ 0013h)	4	C0RECIC		
CAN0送信完了	+20 ~ +23(0014h ~ 0017h)	5	C0TRMIC		
CAN0エラー	+24 ~ +27(0018h ~ 001Bh)	6	C01ERRIC		
(予約)		7			
タイマRD(チャネル0)	+32 ~ +35(0020h ~ 0023h)	8	TRD0IC	14.3 タイマRD	
タイマRD(チャネル1)	+36 ~ +39(0024h ~ 0027h)	9	TRD1IC		
タイマRE	+40 ~ +43(0028h ~ 002Bh)	10	TREIC	14.4 タイマRE	
(予約)		11 ~ 12			
キー入力	+52 ~ +55(0034h ~ 0037h)	13	KUPIC	12.3 キー入力割り込み	
A/D変換	+56 ~ +59(0038h ~ 003Bh)	14	ADIC	19. A/Dコンバータ	
チップセレクト付クロック同期形シリアルI/O // ² Cバスインタフェース (注2)	+60 ~ +63(003Ch ~ 003Fh)	15	SSUIC/ IICIC	16.2 チップセレクト付ク ロック同期形シリアル I/O(SSU)、 16.3 I ² C バスインタフェース	
(予約)		16			
UART0送信	+68 ~ +71(0044h ~ 0047h)	17	S0TIC	15. シリアルインタフェース	
UART0受信	+72 ~ +75(0048h ~ 004Bh)	18	S0RIC		
UART1送信	+76 ~ +79(004Ch ~ 004Fh)	19	S1TIC		
UART1受信	+80 ~ +83(0050h ~ 0053h)	20	S1RIC		
ĪNT2	+84 ~ +87(0054h ~ 0057h)	21	INT2IC	12.2 INT割り込み	
タイマRA	+88 ~ +91(0058h ~ 005Bh)	22	TRAIC	14.1 タイマRA	
(予約)		23			
タイマRB	+96 ~ +99(0060h ~ 0063h)	24	TRBIC	14.2 タイマRB	
INT1	+100 ~ +103(0064h ~ 0067h)	25	INT1IC	12.2 INT割り込み	
ĪNT3	+104 ~ +107(0068h ~ 006Bh)	26	INT3IC		
(予約)		27			
(予約)		28			
ĪNT0	+116 ~ +119(0074h ~ 0077h)	29	INT0IC		
(予約)		30		– .	
(予約)		31			
ソフトウェア(注3)	+128 ~ +131(0080h ~ 0083h)	32 ~ 63		R8C/Tinyシリーズソフト ウェアマニュアル	
	+252 ~ +255(00FCh ~ 00FFh)			/ 1 / 1 1 1 1 1 1 1 1	

注1. INTBレジスタが示す番地からの相対番地です。

注2. PMR レジスタのIICSEL ビットで選択できます。


注3. 1フラグによる禁止はできません。

12.1.6 割り込み制御

マスカブル割り込みの許可、禁止、受け付ける優先順位の設定について説明します。ここで説明する内容は、ノンマスカブル割り込みには該当しません。


マスカブル割り込みの許可、禁止は、FLGレジスタのIフラグ、IPL、各割り込み制御レジスタのILVL2 ~ ILVL0ビットで行います。また、割り込み要求の有無は、各割り込み制御レジスタのIRビットに示されます。

図12.3 に割り込み制御レジスタ、図12.4 にTRD0IC、TRD1IC、SSUIC/IICIC レジスタ、図12.5 にINT0IC ~ INT3IC レジスタを示します。



注2.割り込み制御レジスタの変更は、そのレジスタに対応する割り込み要求が発生しない箇所で行ってくだ さい。「12.7.5 割り込み制御レジスタの変更」を参照してください。


図12.3 割り込み制御レジスタ



さい。「12.7.5 割り込み制御レジスタの変更」を参照してください。

注2. PMRレジスタのIICSELビットで選択できます。

図12.4 TRD0IC、TRD1IC、SSUIC/IICICレジスタ



- 注1. IRビットは " 0 " のみ書けます(" 1 " を書かないでください)。
- 注2.割り込み制御レジスタの変更は、そのレジスタに対応する割り込み要求が発生しない箇所で行ってください。「12.7.5 割り込み制御レジスタの変更」を参照してください。
- 注3. INTENレジスタのINTiPLビットが"1"(両エッジ)の場合、POLビットを"0"(立ち下がりエッジを選択) にしてください。
- 注4. POLビットを変更すると、IRビットが"1"(割り込み要求あり)になることがあります。 「12.7.4 割り込み要因の変更」を参照してください。

図12.5 INTOIC ~ INT3IC レジスタ

12.1.6.1 | フラグ

Iフラグは、マスカブル割り込みを許可または禁止します。Iフラグを"1"(許可)にすると、マス カブル割り込みは許可され、"0"(禁止)にするとすべてのマスカブル割り込みは禁止されます。

12.1.6.2 IR ビット

IR ビットは割り込み要求が発生すると、"1"(割り込み要求あり)になります。割り込み要求が受 け付けられ、対応する割り込みベクタに分岐した後、IRビットは"0"(割り込み要求なし)になります。 IR ビットはプログラムによって"0"にできます。"1"を書かないでください。

ただし、タイマRD割り込み、チップセレクト付クロック同期形シリアルI/O割り込み、I2Cバスイ ンタフェース割り込みでは、IRビットの動作が違います。「12.6 タイマRD割り込み、チップセレク ト付クロック同期形シリアルI/O割り込み、I2Cバスインタフェース割り込み(複数の割り込み要求要 因を持つ割り込み)」を参照してください。

12.1.6.3 ILVL2 ~ ILVL0ビット、IPL

割り込み優先レベルは、ILVL2~ILVL0ビットで設定できます。

表12.3に割り込み優先レベルの設定を、表12.4にIPLにより許可される割り込み優先レベルを示し ます。

割り込み要求が受け付けられる条件を次に示します。

- •Iフラグ = 1
- •IRビット = 1
- 割り込み優先レベル > IPL

Iフラグ、IRビット、ILVL2~ILVL0ビット、IPLはそれぞれ独立しており、互いに影響を与えるこ とはありません。

表12.3 割り込み優先レベルの設定

111110 11110	puls >> = /= 4 +	/즉 4- NT /
ILVL2 ~ ILVL0	割り込み優先レベル	優先順位
000b	レベル0(割り込み禁止)	
001b	レベル1	低い
010b	レベル2	
011b	レベル3	
100b	レベル4	
101b	レベル5	₩
110b	レベル6	▼
111b	レベル7	高い

表12.4 IPLにより許可される割り込み優先レベル

IPL	許可される割り込み優先レベル
000b	レベル1以上を許可
001b	レベル2以上を許可
010b	レベル3以上を許可
011b	レベル4以上を許可
100b	レベル5以上を許可
101b	レベル6以上を許可
110b	レベル7以上を許可
111b	すべてのマスカブル割り込みを禁止

12.1.6.4 割り込みシーケンス

割り込み要求が受け付けられてから割り込みルーチンが実行されるまでの、割り込みシーケンスに ついて説明します。

命令実行中に割り込み要求が発生すると、その命令の実行終了後に優先順位が判定され、次のサイ クルから割り込みシーケンスに移ります。ただし、SMOVB、SMOVF、SSTR、RMPAの各命令は、命 令実行中に割り込み要求が発生すると、命令の動作を一時中断し割り込みシーケンスに移ります。

割り込みシーケンスでは、次のように動作します。

図12.6に割り込みシーケンスの実行時間を示します。

- (1) 00000h番地を読むことで、CPUは割り込み情報(割り込み番号、割り込み要求レベル)を獲得 します。その後、該当する割り込みのIRビットが"0"(割り込み要求なし)になります。(注2)
- (2) 割り込みシーケンス直前のFLGレジスタをCPU内部の一時レジスタ(注1)に退避します。
- (3) FLGレジスタのうち、Iフラグ、Dフラグ、Uフラグは次のようになります。

Iフラグは"0"(割り込み禁止)

Dフラグは"0"(シングルステップ割り込みは割り込み禁止)

Uフラグは"0"(ISPを指定)

ただし、Uフラグは、ソフトウェア割り込み番号32~63のINT命令を実行した場合は変化し

- (4) CPU内部の一時レジスタ(注1)をスタックに退避します。
- (5) PCをスタックに退避します。
- (6) IPLに、受け付けた割り込みの割り込み優先レベルを設定します。
- (7) 割り込みベクタに設定された割り込みルーチンの先頭番地がPCに入ります。

割り込みシーケンス終了後は、割り込みルーチンの先頭番地から命令を実行します。

注1. ユーザは使用できません。





図12.6 割り込みシーケンスの実行時間

注2. タイマRD、チップセレクト付シリアルI/O、I²Cバスインタフェース割り込みのIR ビットの 動作は、「12.6 タイマ RD 割り込み、チップセレクト付クロック同期形シリアル I/O 割り込 み、I²Cバスインタフェース割り込み(複数の割り込み要求要因を持つ割り込み)」を参照して ください。

12.1.6.5 割り込み応答時間

図12.7に割り込み応答時間を示します。割り込み応答時間は、割り込み要求が発生してから割り込 みルーチン内の最初の命令を実行するまでの時間です。この時間は、割り込み要求発生時点から、そ のとき実行している命令が終了するまでの時間(図12.7の(a))と割り込みシーケンスを実行する時間 (20サイクル(b))で構成されます。



割り込み応答時間 図 12.7

12.1.6.6 割り込み要求受付時のIPLの変化

マスカブル割り込みの割り込み要求が受け付けられると、IPLには受け付けた割り込みの割り込み 優先レベルが設定されます。

ソフトウェア割り込みと特殊割り込み要求が受け付けられると表12.5に示す値がIPLに設定されま す。

表12.5にソフトウェア割り込み、特殊割り込み受け付け時のIPLの値を示します。

表12.5 ソフトウェア割り込み、特殊割り込み受け付け時のIPLの値

割り込み優先レベルを持たない割り込み要因	設定されるIPLの値
ウォッチドッグタイマ、発振停止検出、電圧監視2、アドレスブレイク	7
ソフトウェア、アドレス一致、シングルステップ	変化しない

12.1.6.7 レジスタ退避


割り込みシーケンスでは、FLGレジスタとPCをスタックに退避します。

スタックへはPCの上位4ビットとFLGレジスタの上位4ビット(IPL)、下位8ビットの合計16ビッ トをまず退避し、次にPCの下位16ビットを退避します。

図12.8に割り込み要求受け付け前と後のスタックの状態を示します。

その他の必要なレジスタは、割り込みルーチンの最初でプログラムによって退避してください。 PUSHM命令を用いると、現在使用しているレジスタバンクの複数のレジスタ(注1)を、1命令で退避 できます。

注1. RO、R1、R2、R3、A0、A1、SB、FBレジスタから選択できます。



割り込み要求受け付け前と後のスタックの状態 図12.8

割り込みシーケンスで行われるレジスタ退避動作は、8ビットずつ4回に分けて退避されます。 図12.9にレジスタ退避動作を示します。




図12.9 レジスタ退避動作

12.1.6.8 割り込みルーチンからの復帰

割り込みルーチンの最後でREIT命令を実行すると、スタックに退避していた割り込みシーケンス 直前のFLGレジスタとPCが復帰します。その後、割り込み要求受け付け前に実行していたプログラ ムに戻ります。

割り込みルーチン内でプログラムによって退避したレジスタは、REIT 命令実行前に POPM 命令な どを使用して復帰してください。

12.1.6.9 割り込み優先順位

1命令実行中に2つ以上の割り込み要求が発生した場合は、優先順位の高い割り込みが受け付けら れます。

マスカブル割り込み(周辺機能)の優先レベルは、ILVL2~ILVL0ビットによって任意に選択できま す。ただし、割り込み優先レベルが同じ設定値の場合は、ハードウェアで設定されている優先順位の 高い割り込みが受け付けられます。

ウォッチドッグタイマ割り込みなど、特殊割り込みの優先順位はハードウェアで設定されていま

図12.10にハードウェア割り込みの割り込み優先順位を示します。

ソフトウェア割り込みは割り込み優先順位の影響を受けません。命令を実行すると割り込みルーチ ンを実行します。




図12.10 ハードウェア割り込みの割り込み優先順位

12.1.6.10 割り込み優先レベル判定回路

割り込み優先レベル判定回路は、最も優先順位の高い割り込みを選択するための回路です。 図12.11に割り込み優先レベルの判定回路を示します。




図12.11 割り込み優先レベルの判定回路

12.2 INT割り込み

INTi割り込み(i=0~3) 12.2.1

INTi 割り込みはINTi 入力による割り込みです。 INTi 割り込みを使用するときはINTEN レジスタの INTIEN ビット"1"(許可)にしてください。極性をINTEN レジスタのINTIPL ビットとINTIIC レジス タのPOLビットで選択できます。

また、3種類のサンプリングクロックを持つデジタルフィルタを通して入力することも可能です。 INTO端子はタイマRDのパルス出力強制遮断入力と、タイマRBの外部トリガ入力と兼用です。 図 12.12 に INTEN レジスタを、図 12.13 に INTF レジスタを示します。




図12.12 INTEN レジスタ




図12.13 INTF レジスタ

12.2.2 INTi 入力フィルタ(i=0~3)

INTi 入力は、デジタルフィルタを持ちます。サンプリングクロックは INTF レジスタの INTiF0 ~ INTiF1 ビットで選択できます。サンプリングクロックごとに INTi のレベルをサンプリングし、レベ ルが3度一致した時点で、INTiICレジスタのIRビットが"1"(割り込み要求あり)になります。

図 12.14 に INTi 入力フィルタの構成を、図 12.15 に INTi 入力フィルタ動作例を示します。




図12.14 INTi入力フィルタの構成




図12.15 INTi入力フィルタ動作例

12.3 キー入力割り込み

KIO ~ KI3端子のうち、いずれかの入力エッジでキー入力割り込み要求が発生します。キー入力割り込 みは、ウェイトモードやストップモードを解除するキーオンウェイクアップの機能としても使用できま

KIENレジスタのKIiENビット($i = 0 \sim 3$)で、端子をKIi入力として使用するかどうかを選択できます。 また、KIENレジスタのKIiPLビットで入力極性を選択できます。

なお、KIiPL ビットを "0"(立ち下がりエッジ)にしている KIi 端子に "L"を入力していると、他の KIO~KI3端子の入力は割り込みとして検知されません。同様に、KIiPLビットを"1"(立ち上がりエッ ジ)にしているKIi端子に"H"を入力していると、他のKI0~KI3端子の入力は割り込みとして検知され

図12.16にキー入力割り込みのブロック図を示します。




図12.16 キー入力割り込みのブロック図




図12.17 KIEN レジスタ

12.4 CANOウェイクアップ割り込み

CANO ウェイクアップ割り込みはCRX 端子に立ち下がりエッジが入力されたとき発生します。CANO ウェ イクアップ割り込みは、COCTLR レジスタの PortEn ビットが"1"(CTX/CRX として機能) および Sleep ビットが"1"(スリープモード)のとき有効です。

図12.18にCAN0ウェイクアップ割り込みのブロック図を示します。




図12.18 CANOウェイクアップ割り込みのブロック図

12.5 アドレス一致割り込み

RMADi(i=0~1) レジスタで示される番地の命令を実行する直前に、アドレス一致割り込み要求が発生 します。デバッガのブレーク機能に使用します。なお、オンチップデバッガ使用時、ユーザシステムで アドレス一致割り込み(AIER、RMAD0、RMAD1レジスタ、固定ベクタテーブル)を設定しないでくださ

RMADi(i=0~1)には命令の先頭番地を設定してください。割り込みの禁止または許可はAIER0レジス タのAIER0、AIER1ビットで選択できます。アドレス一致割り込みは、IフラグやIPLの影響は受けません。 アドレス一致割り込み要求を受け付けたときに退避される PC の値(「12.1.6.7 レジスタ退避」参照) は、RMADiレジスタで示される番地の命令によって異なります(正しい戻り先番地がスタックに積まれ ていません)。したがって、アドレスー致割り込みから復帰する場合、次のいずれかの方法で復帰して ください。

- スタックの内容を書き換えてREIT命令で復帰する
- スタックをPOP命令などを使用して、割り込み要求受け付け前の状態に戻してからジャンプ命令で

表12.6にアドレス一致割り込み要求受け付け時に退避されるPCの値を、図12.19にAIER、RMAD0~ RMAD1 レジスタを示します。

表12.6 アドレス一致割り込み要求受け付け時に退避されるPCの値

RMADi レジスタ(i=0 ~ 1) で示される番地の命令				退避されるPCの値		
・オペコー	・オペコードが2 バイトの命令(注2)			RMADi レジスタで示さ		
・オペコー	ドが1 バイト	の命令(注2	2)			れる番地+2
ADD.B:S	#IMM8,dest	SUB.B:S	#IMM8,dest	AND.B:S	#IMM8,dest	
OR.B:S	#IMM8,dest	MOV.B:S	#IMM8,dest	STZ	#IMM8,dest	
STNZ	#IMM8,dest	STZX	#IMM81,#IMN	√82,dest		
CMP.B:S	#IMM8,dest	PUSHM	src	POPM	dest	
JMPS	#IMM8	JSRS	#IMM8			
MOV.B:S	#IMM,dest	(ただし、d	est = A0またに	はA1)		
上記以外						RMADi レジスタで示さ
						れる番地+1

- 注1. 退避されるPCの値:「12.1.6.7 レジスタ退避」参照。
- 注2. オペコード: 「R8C/Tinyシリーズソフトウェアマニュアル(RJJ09B0002)」参照。 「第4章 命令コード/サイクル数」の各構文の下に、命令コードを示す図があります。 その図の太枠部分がオペコードです。

表12.7 アドレス一致割り込み要因と関連レジスタの対応

アドレスー致割り込み要因	アドレスー致割り込み許可ビット	アドレス一致割り込みレジスタ
アドレス一致割り込み0	AIER0	RMAD0
アドレスー致割り込み1	AIER1	RMAD1




図12.19 AIER、RMAD0~RMAD1レジスタ

タイマRD割り込み、チップセレクト付クロック同期形シリアルI/O割り込み、 12.6 I²Cバスインタフェース割り込み(複数の割り込み要求要因を持つ割り込み)

タイマ RD(チャネル 0)、タイマ RD(チャネル 1)、チップセレクト付クロック同期形シリアル I/O、I²C バスインタフェースは、それぞれ複数の割り込み要求要因を持ち、それらの論理和が割り込み要求にな り、割り込み制御レジスタのIR ビットに反映されます。このため、これらの周辺機能はそれぞれ独自の 割り込み要求要因のステータスレジスタ(以下、ステータスレジスタと称す)と、割り込み要求要因の許 可レジスタ(以下、許可レジスタと称す)を持ち、割り込み要求の発生(割り込み制御レジスタのIRビッ トの変化)を制御しています。

表12.8にタイマRD、チップセレクト付クロック同期形シリアルI/O、I2Cバスインタフェース割り込み 関連レジスタを、図12.20にタイマRD割り込みのブロック図を示します。

- タイマRD、チップセレクト付クロック同期形シリアルI/O、I²Cバスインタフェース割り込み 関連レジスタ

周辺機能名		割り込み要求要因の ステータスレジスタ	割り込み要求要因の 許可レジスタ	割り込み制御レジスタ
タイマRD	チャネル0	TRDSR0	TRDIER0	TRD0IC
	チャネル1	TRDSR1	TRDIER1	TRD1IC
チップセレクト付クロック 同期形シリアルI/O		SSSR	SSER	SSUIC
l ² Cバスインタフェース		ICSR	ICIER	IICIC




図12.20 タイマRD割り込みのブロック図

タイマ RD(チャネル0)、タイマ RD(チャネル1)、チップセレクト付クロック同期形シリアルI/O、I²C バスインタフェースの割り込みが、Iフラグ、IRビット、ILVL0~ILVL2ビットとIPLの関係で割り込み 制御を行うことは、他のマスカブル割り込みと同様です。しかし、複数の割り込み要求要因から、1つ の割り込み要求を発生するため、他のマスカブル割り込みとは次のような違いがあります。

- ステータスレジスタのビットが"1"で、それに対応する許可レジスタのビットが"1"(割り込み許 可)の場合、割り込み制御レジスタのIRビットが"1"(割り込み要求あり)になります。
- ステータスレジスタのビットと、それに対応する許可レジスタのビットのどちらか、または両方が "0"になるとIRビットが"0"(割り込み要求なし)になります。

すなわち、IR ビットは、一旦"1"になって、割り込み要求が受け付けられなかった場合も、割り込 み要求を保持しません。

また、IRビットに"0"を書いても"0"になりません。

- ・ステータスレジスタの各ビットは、割り込みが受け付けられても自動的に"0"になりません。 このため、IRビットも割り込みが受け付けられたとき自動的に"0"になりません。 ステータスレジスタの各ビットは割り込みルーチン内で"0"にしてください。ステータスレジスタ の各ビットを"0"にする方法はステータスレジスタの図を参照してください。
- ●許可レジスタの複数のビットを"1"にしている場合、IR ビットが"1"になった後、別の要求要因 が成立したとき、IRビットは"1"のまま変化しません。
- •許可レジスタの複数のビットを"1"にしている場合、どの要求要因による割り込みかは、ステータ スレジスタで判定してください。

ステータスレジスタと許可レジスタは各周辺機能の章(「14.3 タイマRD」、「16.2 チップセレクト付 クロック同期形シリアルI/O(SSU)ょ「16.3 I²Cバスインタフェース」)を参照してください。 割り込み制御レジスタは「12.1.6 割り込み制御」を参照してください。

12.7 割り込み使用上の注意

12.7.1 00000h番地の読み出し

プログラムで 00000h 番地を読まないでください。マスカブル割り込みの割り込み要求を受け付け た場合、CPU は割り込みシーケンスの中で割り込み情報(割り込み番号と割り込み要求レベル)を 00000h番地から読みます。このとき、受け付けられた割り込みのIRビットが"0"になります。

プログラムで 00000h 番地を読むと、許可されている割り込みのうち、最も優先順位の高い割り込 みのIR ビットが"0"になります。そのため、割り込みがキャンセルされたり、予期しない割り込み が発生することがあります。

12.7.2 SPの設定

割り込みを受け付ける前に、SPに値を設定してください。リセット後、SPは "0000h"です。その ため、SPに値を設定する前に割り込みを受け付けると、暴走の要因となります。

12.7.3 外部割り込み、キー入力割り込み


INTO ~ INT3 端子、KIO ~ KI3 端子に入力する信号には、CPU の動作クロックに関係なく電気的特 性の外部割り込みINTi 入力(i=0~3)に示す "L"レベル幅、または "H"レベル幅が必要です(詳細は 「表21.19 外部割り込みINTi入力(i=0~3)」、「表21.25 外部割り込みINTi入力(i=0~3)」を参照)。

12.7.4 割り込み要因の変更

割り込み要因を変更すると、割り込み制御レジスタのIRビットが"1"(割り込み要求あり)になる ことがあります。割り込みを使用する場合は、割り込み要因を変更した後、IR ビットを"0"(割り 込み要求なし)にしてください。

なお、ここで言う割り込み要因の変更とは、各ソフトウェア割り込み番号に割り当てられる割り込 み要因・極性・タイミングを替えるすべての要素を含みます。したがって、周辺機能のモード変更な どが割り込み要因・極性・タイミングに関与する場合は、これらを変更した後、IR ビットを " 0 " (割 り込み要求なし)にしてください。周辺機能の割り込みは各周辺機能を参照してください。

図12.21に割り込み要因の変更手順例を示します。



IRビット: 要因を変更する割り込みの、割り込み制御レジスタのビット

- 注1. 上記の設定は個々に実行してください。2つ以上の設定を同時に(1命令で)実行しない でください。
- 注2. 割り込み要求を発生させないために、割り込み要因となる周辺機能を停止させた後、 割り込み要因を変更してください。この場合、マスカブル割り込みをすべて禁止にし てよい場合はIフラグを使用してください。 マスカブル割り込みをすべて禁止にできない場合は、要因を変更する割り込みの ILVL0~ILVL2ビットを使用してください。
- 注3. 使用する命令とそれに伴う注意は「12.7.5 割り込み制御レジスタの変更」を参照し てください。

図12.21 割り込み要因の変更手順例

12.7.5 割り込み制御レジスタの変更

- (a) 割り込み制御レジスタは、そのレジスタに対応する割り込み要求が発生しない箇所で変更してください。割り込み要求が発生する可能性がある場合は、割り込みを禁止した後、割り込み制御レジスタを変更してください。
- (b) 割り込みを禁止して割り込み制御レジスタを変更する場合、使用する命令に注意してください。 IR ビット以外のビットの変更

命令の実行中に、そのレジスタに対応する割り込み要求が発生した場合、IR ビットが"1"(割り込み要求あり)にならず、割り込みが無視されることがあります。このことが問題になる場合は、次の命令を使用してレジスタを変更してください。

対象となる命令 AND、OR、BCLR、BSET

IRビットの変更

IR ビットを"0"(割り込み要求なし)にする場合、使用する命令によってはIR ビットが"0"にならないことがあります。IR ビットはMOV命令を使用して"0"にしてください。

(c) Iフラグを使用して割り込みを禁止にする場合、次の参考プログラム例にしたがってIフラグの設定をしてください。(参考プログラム例の割り込み制御レジスタの変更は(b)を参照してください。)

例1~例3は内部バスと命令キューバッファの影響により割り込み制御レジスタが変更される前に Iフラグが"1"(割り込み許可)になることを防ぐ方法です。

例1:NOP命令で割り込み制御レジスタが変更されるまで待たせる例

INT SWITCH1:

FCLR I ; 割り込み禁止

AND.B #00H, 0056H ; TRAICレジスタを "00h" にする

NOP ;

NOP

FSET I ; 割り込み許可

例2:ダミーリードでFSET命令を待たせる例

INT_SWITCH2:

FCLR I ; 割り込み禁止

AND.B #00H, 0056H ; TRAICレジスタを "00h"にする

 MOV.W
 MEM, R0
 ; ダミーリード

 FSET
 I
 ; 割り込み許可

例3:POPC命令でIフラグを変更する例

INT_SWITCH3:

PUSHC FLG

FCLR I ; 割り込み禁止

AND.B #00H, 0056H ; TRAICレジスタを "00h" にする

POPC FLG ; 割り込み許可

13. ウォッチドッグタイマ

ウォッチドッグタイマは、プログラムの暴走を検知する機能です。したがって、システムの信頼性向上 のために、ウォッチドッグタイマを使用されることをお奨めします。

ウォッチドッグタイマは 15 ビットのカウンタを持ち、カウントソース保護モードの有効、無効を選択で きます。

表13.1にカウントソース保護モードの有効/無効を示します。

ウォッチドッグタイマリセットの詳細は「5.5 ウォッチドッグタイマリセット」を参照してください。 図 13.1 にウォッチドッグタイマのブロック図を、図 13.2 に OFS、WDC レジスタを、図 13.3 に WDTR、 WDTS、CSPRレジスタを示します。

表13.1 カウントソース保護モードの有効/無効

項目	カウントソース保護モード無効時	カウントソース保護モード有効時
カウントソース	CPUクロック	低速オンチップオシレータクロック
カウント動作	ダウンカウント	
カウント開始条件	次のいずれかを選択可能	
	│・リセット後、自動的にカウントを開始	É
	・WDTSレジスタへの書き込みによりた	コウントを開始
カウント停止条件	ストップモード、ウェイトモード	なし
ウォッチドッグタイマ	・リセット	
初期条件	・WDTR レジスタに " 00h "、続いて " F	Fh " を書く
	・アンダフロー	
アンダフロー時の動作	ウォッチドッグタイマ割り込み、また	ウォッチドッグタイマリセット
	はウォッチドッグタイマリセット	





図13.1 ウォッチドッグタイマのブロック図



- 注1. OFSレジスタはフラッシュメモリ上にあります。プログラムと一緒に書き込んでください。書き込んだ後、OFSレジスタに追加書き込みをしないでください。
- 注2.パワーオンリセットを使用する場合は、LVD1ONビットを"0"(リセット後、電圧監視1リセット有効)にしてください。
- 注3. OFSレジスタを含むブロックを消去すると、OFSレジスタは "FFh"になります。

ウォッチドッグタイマ制御レジスタ




図13.2 OFS、WDCレジスタ




図13.3 WDTR、WDTS、CSPRレジスタ

13.1 カウントソース保護モード無効時

カウントソース保護モード無効時、ウォッチドッグタイマのカウントソースはCPUクロックです。 表13.2にウォッチドッグタイマの仕様(カウントソース保護モード無効時)を示します。

表13.2 ウォッチドッグタイマの仕様(カウントソース保護モード無効時)

項目	仕様
カウントソース	CPUクロック
カウント動作	ダウンカウント
周期	プリスケーラの分周比(n) x ウォッチドッグタイマのカウント値(32768) (注1) CPUクロック
	n: 16または128 (WDC レジスタのWDC7 ビットで選択)
	例:CPUクロックが16MHzで、プリスケーラが16分周する場合、周期は約32.8ms
カウント開始条件	リセット後のウォッチドッグタイマの動作を、OFSレジスタ(0FFFFh番地)のWDTONビット(注2)で選択
	・WDTONビットが "1" (リセット後、ウォッチドッグタイマは停止状態)のとき
	リセット後、ウォッチドッグタイマとプリスケーラは停止しており、WDTSレジスタに書
	くことにより、カウントを開始
	・WDTONビットが " 0 " (リセット後、ウォッチドッグタイマは自動的に起動)のとき
	リセット後、自動的にウォッチドッグタイマとプリスケーラがカウントを開始
ウォッチドッグタイマ	・リセット
初期化条件	・WDTR レジスタに " 00h "、続いて " FFh " を書く
	・アンダフロー
カウント停止条件	ストップモード、ウェイトモード (解除後、保持されていた値からカウントを継続)
アンダフロー時の動作	・PM1 レジスタのPM12 ビットが " 0 " のとき
	ウォッチドッグタイマ割り込み
	・PM1 レジスタのPM12 ビットが " 1 " のとき
	ウォッチドッグタイマリセット(「5.5 ウォッチドッグタイマリセット」参照)

- 注1. ウォッチドッグタイマはWDTRレジスタに "00h"、続いて "FFh"を書くと初期化されます。プリスケーラは リセット後、初期化されています。したがって、ウォッチドッグタイマの周期には、プリスケーラによる誤差 が生じます。
- 注2. WDTONビットはプログラムでは変更できません。WDTONビットを設定する場合は、フラッシュライタで OFFFFh番地のb0に"0"を書き込んでください。

カウントソース保護モード有効時 13.2

カウントソース保護モード有効時、ウォッチドッグタイマのカウントソースは低速オンチップオシ レータクロックです。プログラムの暴走時に CPU クロックが停止しても、ウォッチドッグタイマにク ロックを供給できます。

表13.3にウォッチドッグタイマの仕様(カウントソース保護モード有効時)を示します。

表13.3 ウォッチドッグタイマの仕様(カウントソース保護モード有効時)

項目	仕様
カウントソース	低速オンチップオシレータクロック
カウント動作	ダウンカウント
周期	ウォッチドッグタイマのカウント値(4096)
	【 低速オンチップオシレータクロック
	例:低速オンチップオシレータクロックが125 kHzの場合、周期は約32.8ms
カウント開始条件	リセット後のウォッチドッグタイマの動作を、OFSレジスタ(0FFFFh番地)のWDTONビッ
	ト(注1)で選択
	・WDTONビットが "1" (リセット後、ウォッチドッグタイマは停止状態)のとき
	リセット後、ウォッチドッグタイマとプリスケーラは停止しており、WDTSレジスタに書
	くことにより、カウントを開始
	・WDTON ビットが " 0 " (リセット後、ウォッチドッグタイマは自動的に起動) のとき
	リセット後、自動的にウォッチドッグタイマとプリスケーラがカウントを開始
ウォッチドッグタイマ	
初期化条件	・WDTR レジスタに " 00h "、続いて " FFh " を書く
1	・アンダフロー
カウント停止条件	なし(カウント開始後はウェイトモードでも停止しない。ストップモードにならない。)
アンダフロー時の動作	ウォッチドッグタイマリセット(「5.5 ウォッチドッグタイマリセット」参照)
レジスタ、ビット	│・CSPR レジスタのCSPRO ビットを"1"(カウントソース保護モード有効)にすると(注2)、┃
	次が自動的に設定される
	- ウォッチドッグタイマに OFFFh を設定
	│ -CM1 レジスタのCM14 ビットを" 0 " (低速オンチップオシレータ発振)
	-PM1 レジスタの PM12 ビットを " 1 " (ウォッチドッグタイマのアンダフロー時、ウォッ
	チドッグタイマリセット)
	・カウントソース保護モードでは、次の状態になる
	-CM1 レジスタのCM10 ビットへの書き込み禁止(" 1 "を書いても変化せず、ストップモー
	ドに移行しない)
	-CM1 レジスタのCM14 ビットへの書き込み禁止(" 1 "を書いても変化せず、低速オンチッ
	プオシレータは停止しない)

- 注1. WDTONビットはプログラムでは変更できません。WDTONビットを設定する場合は、フラッシュライタで OFFFFh番地のb0に"0"を書き込んでください。
- 注2. OFS レジスタのCSPROINI ビットに"0"を書いても、CSPRO ビットは"1"になります。CSPROINI ビット はプログラムでは変更できません。CSPROINIビットを設定する場合は、フラッシュライタでOFFFFh番地の b7に"0"を書き込んでください。

14. タイマ

タイマは、8ビットプリスケーラ付き8ビットタイマを2本と、16ビットタイマを2本と、4ビットカウンタ、8ビットカウンタを持つタイマを1本内蔵しています。8ビットプリスケーラ付き8ビットタイマは、タイマRA、およびタイマRBの2本です。これらのタイマはカウンタの初期値を記憶しておく、リロードレジスタを持ちます。16ビットタイマは、インプットキャプチャ、アウトプットコンペアを持ったタイマRDです。4ビットカウンタ、8ビットカウンタは、アウトプットコンペアを持ったタイマREです。すべてのタイマは、それぞれ独立して動作します。

表14.1に各タイマの機能比較を示します。

表14.1 各タイマの機能比較

<u>-`</u>	項目	タイマRA	タイマRB	タイマRD	タイマRE
1# ,					
構		付8ビットタイマ (リロードレジスタ付)	,	(インプットキャプチャ、 アウトプットコンペア付)	4ビットカウンタ 8ビットカウンタ
カ'	ウント	ダウンカウント	ダウンカウント	アップカウント/ダウンカウ ント	アップカウント
	ウントソース	• f1 • f2 • f8 • fOCO	・f1 ・f2 ・f8 ・タイマRAアンダ フロー	・f1 ・f2 ・f4 ・f8 ・f32 ・fOCO40M ・TRDIOA0	• f4 • f8 • f32
能	タイマモード	あり 	あり 	のり (インプットキャプチャ機能、 アウトプットコンペア機能)	なし
	パルス出力モード	あり	なし	なし	なし
	イベントカウンタ モード	あり	なし	なし	なし
	パルス幅測定モード	あり	なし	なし	なし
	パルス周期測定モード	あり	なし	なし	なし
	プログラマブル波形 発生モード	なし	あり	なし	なし
	プログラマブルワン ショット発生モード	なし	あり	なし	なし
	プログラマブル ウェイトワンショット 発生モード	なし	あり	なし	なし
	インプットキャプチャ	なし	なし	あり	なし
	アウトプットコンペア	なし	なし	あり	あり
	PWMモード	なし	なし	あり	なし
	リセット同期PWM モード	なし	なし	あり	なし
	相補PWMモード	なし	なし	あり	なし
	PWM3モード	なし	なし	あり	なし
入	力端子	TRAIO	ĪNT0	INTO, TRDCLK TRDIOA0, TRDIOA1, TRDIOB0, TRDIOB1, TRDIOC0, TRDIOC1, TRDIOD0, TRDIOD1	-
出;	力端子	TRAO TRAIO	TRBO	TRDIOA0、TRDIOA1、 TRDIOB0、TRDIOB1、 TRDIOC0、TRDIOC1、 TRDIOD0、TRDIOD1	TREO
関連する割り込み		<u>タイ</u> マRA割り込み INT1割り込み	<u>タイ</u> マRB割り込み INTO割り込み	コンペア一致/インプット キャプチャ A0 ~ D0割り込み コンペア一致/インプット キャプチャ A1 ~ D1割り込み オーバフロー割り込み アンダフロー割り込み(注1) INT0割り込み	タイマRE割り込み
	 イマ停止	あり	あり	あり	あり

注1. アンダフロー割り込みは、チャネル1のみ設定可能です。

タイマRA 14.1

タイマRAは、8ビットプリスケーラ付き8ビットタイマです。プリスケーラとタイマはそれぞれリロー ドレジスタとカウンタから構成されます。リロードレジスタとカウンタは同じ番地に配置されており、 TRAPRE レジスタ、TRA レジスタにアクセスすると、リロードレジスタとカウンタにアクセスできます (表14.2~表14.6の各モードの仕様を参照)。

タイマRAのカウントソースは、カウント、リロードなどのタイマ動作の動作クロックになります。 図14.1 にタイマRAのブロック図を、図14.2 ~ 図14.3 にタイマRA関連のレジスタを示します。タイマ RAは、次の5種類のモードを持ちます。

• タイマモード 内部カウントソースをカウントするモード


• パルス出力モード 内部カウントソースをカウントし、タイマのアンダフローで極性を

反転したパルスを出力するモード


•イベントカウンタモード 外部パルスをカウントするモード

パルス幅測定モード 外部パルスのパルス幅を測定するモード

•パルス周期測定モード 外部パルスのパルス周期を測定するモード




タイマRAのブロック図 図14.1




- 注1.「14.1.6 タイマRA使用上の注意」を参照してください。
- 注2. TSTOPビットに"1"を書くと、TSTARTビット、TCSTFビット、TRAPREレジスタ、TRAレジスタがリセット 後の値になります。
- 注3. プログラムで"0"を書くと、"0"になります("1"を書いても変化しません)。
- 注4.パルス幅測定モード、パルス周期測定モードでは、TRACRレジスタにMOV命令を使用してください。この とき、TEDGFビット、TUNDFビットを変化させたくない場合は、これらのビットに"1"を書いてくださ
- 注5. タイマモード、パルス出力モード、イベントカウンタモードでは"0"にしてください。

タイマRA I/O制御レジスタ



TRACR、TRAIOC レジスタ 図14.2




注1. TRACRレジスタのTSTARTビットとTCSTFビットがともに"0"(カウント停止)のときに変更してください。

タイマRAプリスケーラレジスタ



注1. TRACRレジスタのTSTOPビットに"1"を書くとTRAPREレジスタは"FFh"になります。

タイマRAレジスタ



注1. TRACRレジスタのTSTOPビットに"1"を書くとTRAレジスタは"FFh"になります。

図14.3 TRAMR、TRAPRE、TRAレジスタ

14.1.1 タイマモード

内部で生成されたカウントソースをカウントするモードです(表14.2)。 図14.4にタイマモード時のTRAIOCレジスタを示します。

表14.2 タイマモードの仕様

項目	仕様
カウントソース	f1、f2、f8、f0C0
カウント動作	・ダウンカウント ・アンダフロー時リロードレジスタの内容をリロードしてカウントを継続
分周比	1/(n+1)(m+1) n:TRAPRE レジスタの設定値、m:TRA レジスタの設定値
カウント開始条件	TRACR レジスタのTSTART ビットへの " 1 " (カウント開始)書き込み
カウント停止条件	・TRACR レジスタのTSTART ビットへの " 0 " (カウント停止)書き込み ・TRACR レジスタのTSTOP ビットへの " 1 " (カウント強制停止)書き込み
割り込み要求発生タイミング	タイマRAのアンダフロー時 [タイマRA割り込み]
 INT1/TRAIO端子機能	プログラマブル入出力ポート、またはINT1割り込み入力
TRAO端子機能	プログラマブル入出力ポート
タイマの読み出し	TRAレジスタ、TRAPREレジスタを読み出すと、それぞれカウント値が読み出される
タイマの書き込み	・カウント停止中に、TRAPRE レジスタ、TRA レジスタに書き込むと、それぞれリロードレジスタとカウンタの両方に書き込まれる・カウント中に、TRAPRE レジスタ、TRA レジスタに書き込むと、それぞれリロードレジスタとカウンタへ書き込まれる(「14.1.1.1 カウント中のタイマ書き込み制御」参照)




図14.4 タイマモード時のTRAIOC レジスタ

14.1.1.1 カウント中のタイマ書き込み制御

タイマRAはプリスケーラと、タイマ(プリスケーラのアンダフローをカウントする狭義のタイマ)を持ち、それぞれにリロードレジスタとカウンタがあります。プリスケーラやタイマに書き込む場合、リロードレジスタとカウンタの両方に値が書き込まれます。

しかし、プリスケーラのリロードレジスタからカウンタへは、カウントソースに同期して値を転送します。また、タイマのリロードレジスタからカウンタへは、プリスケーラのアンダフローに同期して値を転送します。このため、カウント中にプリスケーラやタイマに書き込むと、書き込み命令実行後すぐにはカウンタの値が更新されません。

図14.5にタイマRAカウント中にカウント値を書き換えた場合の動作例を示します。




図14.5 タイマRAカウント中にカウント値を書き換えた場合の動作例

14.1.2 パルス出力モード

内部で生成されたカウントソースをカウントし、タイマがアンダフローするごとに、極性を反転し たパルスをTRAIO端子から出力するモードです(表14.3)。

図14.6にパルス出力モード時のTRAIOCレジスタを示します。

表14.3 パルス出力モードの仕様

項目	仕様
カウントソース	f1, f2, f8, f0C0
カウント動作	・ダウンカウント・アンダフロー時リロードレジスタの内容をリロードしてカウントを継続
分周比	1/(n+1)(m+1) n:TRAPRE レジスタの設定値、m:TRA レジスタの設定値
カウント開始条件	TRACR レジスタのTSTART ビットへの " 1 " (カウント開始)書き込み
カウント停止条件	・TRACR レジスタのTSTART ビットへの " 0 " (カウント停止)書き込み ・TRACR レジスタのTSTOP ビットへの " 1 " (カウント強制停止)書き込み
割り込み要求発生タイミング	タイマRAのアンダフロー時 [タイマRA割り込み]
INT1/TRAIO端子機能	パルス出力、またはプログラマブル出力ポート、INT1割り込み入力(注1)
TRAO端子機能	プログラマブル入出力ポート、またはTRAIO出力の反転出力(注1)
タイマの読み出し	TRAレジスタ、TRAPREレジスタを読み出すと、それぞれカウント値が読み出される
タイマの書き込み	・カウント停止中に、TRAPREレジスタ、TRAレジスタに書き込むと、それぞれリロードレジスタとカウンタの両方に書き込まれる・カウント中に、TRAPREレジスタ、TRAレジスタに書き込むと、それぞれリロードレジスタとカウンタへ書き込まれる「14.1.1.1 カウント中のタイマ書き込み制御」参照
選択機能	 ・TRAIO出力極性切り替え機能 TEDGSEL ビットでパルス出力開始時のレベルを選択(注1) ・反転パルス出力機能 TRAIO出力の極性を反転したパルスをTRAO端子から出力(TOENA ビットで選択) ・パルス出力停止機能 TOPCR ビットでTRAIO端子からのパルス出力を停止 ・INT1/TRAIO端子選択機能 TIOSEL ビットでP1_7またはP1_5を選択

注1. TRAMRレジスタへ書き込むことで、出力パルスは出力開始時のレベルになります。




図14.6 パルス出力モード時のTRAIOC レジスタ

14.1.3 イベントカウンタモード

INT1/TRAIO端子から入力する外部信号をカウントするモードです(表14.4)。 図14.7にイベントカウンタモード時のTRAIOCレジスタを示します。

表14.4 イベントカウンタモードの仕様

項目	仕様
カウントソース	TRAIO端子に入力された外部信号(プログラムで有効エッジを選択可能)
カウント動作	・ダウンカウント・アンダフロー時リロードレジスタの内容をリロードしてカウントを継続
分周比	1/(n+1)(m+1) n:TRAPRE レジスタの設定値、m:TRA レジスタの設定値
カウント開始条件	TRACR レジスタのTSTART ビットへの " 1 " (カウント開始)書き込み
カウント停止条件	・TRACR レジスタのTSTART ビットへの " 0 " (カウント停止)書き込み ・TRACR レジスタのTSTOP ビットへの " 1 " (カウント強制停止)書き込み
割り込み要求発生タイミング	タイマRAのアンダフロー時 [タイマRA割り込み]
INT1/TRAIO端子機能	カウントソース入力(INT1割り込み入力)
TRAO端子機能	プログラマブル入出力ポート、またはパルス出力(注1)
タイマの読み出し	TRAレジスタ、TRAPREレジスタを読み出すと、それぞれカウント値が読み出される
タイマの書き込み	・カウント停止中に、TRAPRE レジスタ、TRA レジスタに書き込むと、それぞれリロードレジスタとカウンタの両方に書き込まれる・カウント中に、TRAPRE レジスタ、TRA レジスタに書き込むと、それぞれリロードレジスタとカウンタへ書き込まれる「14.1.1.1 カウント中のタイマ書き込み制御」参照
選択機能	 INT1入力極性切り替え機能 TEDGSELビットでカウントソースの有効エッジを選択 ・カウントソース入力端子選択機能 TIOSELビットでP1_7またはP1_5を選択 ・パルス出力機能 タイマがアンダフローするごとに、極性を反転したパルスをTRAO端子から出力 (TOENAビットで選択)(注1) ・デジタルフィルタ機能 デジタルフィルタの有無とサンプリング周波数をTIPF0~TIPF1ビットで選択

注1. TRAMRレジスタへ書き込むことで、出力パルスは出力開始時のレベルになります。




図14.7 イベントカウンタモード時のTRAIOC レジスタ

14.1.4 パルス幅測定モード

INT1/TRAIO端子から入力する外部信号のパルス幅を測定するモードです(表14.5)。 図14.8にパルス幅測定モード時のTRAIOCレジスタを、図14.9にパルス幅測定モード時の動作例を 示します。

表14.5 パルス幅測定モードの仕様

項目	仕様
カウントソース	f1、f2、f8、fOCO
カウント動作	・ダウンカウント ・測定パルスの" H " レベルの期間、または" L " レベルの期間のみカウントを継続 ・アンダフロー時リロードレジスタの内容をリロードしてカウントを継続
カウント開始条件	TRACR レジスタのTSTART ビットへの " 1 " (カウント開始)書き込み
カウント停止条件	・TRACR レジスタのTSTART ビットへの " 0 " (カウント停止)書き込み ・TRACR レジスタのTSTOP ビットへの " 1 " (カウント強制停止)書き込み
割り込み要求発生タイミング	・タイマRAのアンダフロー時 [タイマRA割り込み] ・TRAIO入力の立ち上がり、または立ち下がり(測定期間終了)[タイマRA割り込み]
INT1/TRAIO端子機能	測定パルス入力(INT1割り込み入力)
TRAO端子機能	プログラマブル入出力ポート
タイマの読み出し	TRAレジスタ、TRAPREレジスタを読み出すと、それぞれカウント値が読み出される
タイマの書き込み	・カウント停止中に、TRAPRE レジスタ、TRA レジスタに書き込むと、それぞれリロードレジスタとカウンタの両方に書き込まれる・カウント中に、TRAPRE レジスタ、TRA レジスタに書き込むと、それぞれリロードレジスタとカウンタへ書き込まれる「14.1.1.1 カウント中のタイマ書き込み制御」参照
選択機能	・測定レベル選択 TEDGSELビットで"H"レベル期間、または"L"レベル期間を選択 ・測定パルス入力端子選択機能 TIOSELビットでP1_7またはP1_5を選択 ・デジタルフィルタ機能 デジタルフィルタの有無とサンプリング周波数をTIPF0~TIPF1ビットで選択




図14.8 パルス幅測定モード時のTRAIOCレジスタ




図14.9 パルス幅測定モード時の動作例

14.1.5 パルス周期測定モード

INT1/TRAIO端子から入力する外部信号のパルス周期を測定するモードです(表14.6)。 図14.10にパルス周期測定モード時のTRAIOCレジスタを、図14.11にパルス周期測定モード時の動 作例を示します。

表14.6 パルス周期測定モードの仕様

項目	仕様
カウントソース	f1、f2、f8、fOCO
カウント動作	・ダウンカウント ・測定パルスの有効エッジ入力後、1回目のタイマRAプリスケーラのアンダフロー時に読み出し用バッファの内容を保持し、2回目のタイマRAプリスケーラのアンダフロー時にタイマRAはリロードレジスタの内容をリロードしてカウントを継続
カウント開始条件	TRACR レジスタのTSTART ビットへの " 1 " (カウント開始)書き込み
カウント停止条件	・TRACR レジスタのTSTART ビットへの " 0 " (カウント停止)書き込み ・TRACR レジスタのTSTOP ビットへの " 1 " (カウント強制停止)書き込み
割り込み要求発生タイミング	・タイマRAのアンダフロー時、またはリロード時 [タイマRA割り込み] ・TRAIO入力の立ち上がり、または立ち下がり(測定期間終了)[タイマRA割り込み]
INT1/TRAIO端子機能	測定パルス入力(注1)(INT1割り込み入力)
TRAO端子機能	プログラマブル入出力ポート
タイマの読み出し	TRA レジスタ、TRAPRE レジスタを読み出すと、それぞれカウント値が読み出される
タイマの書き込み	・カウント停止中に、TRAPRE レジスタ、TRA レジスタに書き込むと、それぞれリロードレジスタとカウンタの両方に書き込まれる・カウント中に、TRAPRE レジスタ、TRA レジスタに書き込むと、それぞれリロードレジスタとカウンタへ書き込まれる「14.1.1.1 カウント中のタイマ書き込み制御」参照
選択機能	・測定期間選択 TEDGSEL ビットで入力パルスの測定期間を選択 ・測定パルス入力端子選択機能 TIOSEL ビットでP1_7またはP1_5を選択 ・デジタルフィルタ機能 デジタルフィルタの有無とサンプリング周波数をTIPF0 ~ TIPF1 ビットで選択

注1. タイマRAプリスケーラの周期の2倍より長い周期のパルスを入力してください。また、"H"幅、"L"幅それ ぞれが、タイマRAプリスケーラの周期より長いパルスを入力してください。これより周期の短いパルスが入 力された場合、その入力は無視されることがあります。





図14.10 パルス周期測定モード時のTRAIOCレジスタ



TRAレジスタの初期値を0Fhとし測定パルスの立ち上がりから立ち上がりまでを測定した場合(TEDGSEL=0)です。

- 注1. パルス周期測定モードでTRAレジスタを読み出すと、読み出し用パッファの内容が読めます。 注2. 測定パルスの有効エッジ入力後、2回目のタイマRAプリスケーラのアンダフロータイミングで、TRACRレジスタのTEDGFビットが '1" (有効エッジあり)になります。
- 注3. TRAレジスタの読み出しは、TEDGFビットが"1"(有効エッジあり)にセットされてから、次の有効エッジが入力されるまでの期間で行 ってください。 読み出し用のバッファの内容はTRAレジスタを読み出すまで保持されます。したがって有効エッジが入力されるまでに読み出さない場 合、前の周期の測定結果を保持します。
- 注4. プログラムによって"0"にするときは、MOV命令を用いてTRACRレジスタのTEDGFビットに"0"を書いてください。 その際、TUNDFビットには"1"を書いてください。
- 注5. プログラムによって"0"にするときは、MOV命令を用いてTRACRレジスタのTUNDFビットに"0"を書いてください。 その際、TEDGFビットには"1"を書いてください。
- 注6. タイマRAのアンダフロータイミングが、有効エッジ入力によるタイマRAのリロードと重なった場合、TUNDFビットとTEDGFビットが 共に"1"になります。

図14.11 パルス周期測定モード時の動作例

14.1.6 タイマRA使用上の注意

- リセット後、タイマはカウントを停止しています。タイマとプリスケーラに値を設定した後、カ ウントを開始してください。
- •プリスケーラとタイマは16ビット単位で読み出しても、マイクロコンピュータ内部では1バイト ずつ順に読み出します。そのため、この2つのレジスタを読み出す間にタイマ値が更新される可 能性があります。
- パルス幅測定モードおよびパルス周期測定モードで使用するTRACRレジスタのTEDGFビットと TUNDF ビットは、プログラムで"0"を書くと"0"になり、"1"を書いても変化しません。 TRACR レジスタにリードモディファイライト命令を使用した場合、命令実行中にTEDGFビット、 TUNDF ビットが "1"になっても "0"にする場合があります。このとき、"0"にしたくない TEDGFビット、TUNDFビットにはMOV命令で"1"を書いてください。
- ●他のモードからパルス幅測定モードおよびパルス周期測定モードに変更したとき、TEDGF ビッ トとTUNDFビットは不定です。TEDGFビットとTUNDFビットに"0"を書いてから、タイマRA のカウントを開始してください。
- カウント開始後に初めて発生するタイマRAプリスケーラのアンダフロー信号で、TEDGFビット が"1"になる場合があります。
- •パルス周期測定モードを使用する場合は、カウント開始直後にタイマ RA プリスケーラの 2 周期 以上の時間を空けて、TEDGFビットを"0"にしてから使用してください。
- カウント停止中に TSTART ビットに"1"を書いた後は、カウントソースの0~1サイクルの間、 TCSTFビットは"0"になっています。

TCSTFビットが"1"になるまで、TCSTFビットを除くタイマRA関連レジスタ(注1)をアクセス しないでください。

TCSTF ビットが"1"になった後の最初のカウントソースの有効エッジからカウントを開始しま

カウント中にTSTARTビットに"0"を書いた後は、カウントソースの0~1サイクルの間、TCSTF ビットは"1"になっています。TCSTFビットが"0"になったときカウントは停止します。

TCSTFビットが"0"になるまで、TCSTFビットを除くタイマRA関連レジスタ(注1)をアクセス しないでください。

注1. タイマRA関連レジスタ:TRACR、TRAIOC、TRAMR、TRAPRE、TRA

- ●カウント中(TCSTF ビットが"1")にTRAPRE レジスタに連続して書き込む場合は、それぞれの 書き込みの間隔をカウントソースクロックの3周期以上空けてください。
- カウント中(TCSTFビットが"1") にTRAレジスタに連続して書き込む場合は、それぞれの書き 込みの間隔をプリスケーラのアンダーフローの3周期以上空けてください。

14.2 タイマRB

タイマRBは、8ビットプリスケーラ付き8ビットタイマです。プリスケーラとタイマはそれぞれリロードレジスタとカウンタから構成されます。(リロードレジスタとカウンタへのアクセスは表14.7~表14.10の各モードの仕様を参照してください)。タイマRBは、リロードレジスタとしてタイマRBプライマリ、タイマRBセカンダリの2つのレジスタを持ちます。

タイマRBのカウントソースは、カウント、リロードなどのタイマ動作の動作クロックになります。 図 14.12 にタイマ RB のブロック図を、図 14.13 ~ 図 14.15 に TRBCR、TRBOCR、TRBIOC、TRBMR、 TRBPRE、TRBSC、TRBPR レジスタを示します。

タイマRBは、次の4種類のモードを持ちます。

• タイマモード

• プログラマブル波形発生モード

• プログラマブルワンショット発生モード

プログラマブルウェイトワンショット発生モード

内部カウントソース (周辺機能クロックまたは タイマ RA のアンダフロー) をカウントする モード

任意のパルス幅を連続して出力するモード ワンショットパルスを出力するモード

ディレイドワンショットパルスを出力する モード






図14.12 タイマRBのブロック図




- 注1.「14.2.5 タイマRB使用上の注意」を参照してください。
- 注2. TSTOPビットに"1"を書くと、TRBPREレジスタ、TRBSCレジスタ、TRBPRレジスタ、TSTRATビット、TCSTF ビット、TRBOCRレジスタのTOSSTFビットがリセット後の値になります。
- 注3. タイマモード、プログラマブル波形発生モードでは、カウント中を示します。 プログラマブルワン ショット発生モード、プログラマブルウェイトワンショット発生モードでは、ワンショットパルスのト リガを受け付けられることを示します。

タイマRBワンショット制御レジスタ(注2)




- 注1. TRBCRレジスタのTSTOPビットに"1"を書くと、TOSSTFビットは"0"になります。
- 注2. TRBMRレジスタのTMOD1~TMOD0ビットが"10b"(プログラマブルワンショット発生モード)または "11b" (プログラマブルウェイトワンショット発生モード)のとき有効です。

図14.13 TRBCR、TRBOCR レジスタ




タイマRBモードレジスタ



- 注1. TMOD1~TMOD0ビット、TCK1~TCK0ビット、TCKCUTビットは、TRBCRレジスタのTSARTビットとTCSTFビッ トが共に"0"(カウント停止)のときに変更してください。
- 注2. TWRCビットは、タイマモードのとき"0"または"1"が選択できます。プログラマブル波形発生モー ド、プログラマブルワンショット発生モード、プログラマブルウェイトワンショット発生モードでは "1"(リロードレジスタのみ書き込み)にしてください。

図14.14 TRBIOC、TRBMRレジスタ




注1. TRBCRレジスタのTSTOPビットに"1"を書くと、TRBPREレジスタは"FFh"になります。

タイマRBセカンダリレジスタ(注3、4)

b7	b0				
		シンボル	アドレス	リセット後の値	
		TRBSC	010Dh番地	FFh	
		モード	機能	設定範囲	RW
		タイマモード	無効	00h ~ FFh	-
		プログラマブル波形発生 モード	タイマRBプリスケーラのアンダフローを カウント(注1)	00h ~ FFh	WO (注2)
		プログラマブル ワンショット発生モード	無効	00h ~ FFh	-
		プログラマブルウェイト ワンショット発生モード	タイマRBプリスケーラのアンダフローを カウント(ワンショット幅をカウント)	00h ~ FFh	WO (注2)

- 注1. TRBPRレジスタとTRBSCレジスタの値が交互にカウンタにリロードされ、カウントされます。
- 注2.カウント値は、セカンダリ期間カウント中でもTRBPRレジスタで読めます。
- 注3. TRBCRレジスタのTSTOPビットに"1"を書くと、TRBSCレジスタは"FFh"になります。
- 注4. TRBSCレジスタに書き込むときは、次の手順で書いてください。
 - (1)TRBSCレジスタに値を書く
 - (2)TRBPRレジスタに値を書く(値を変更しない場合でも、前と同じ値を再度書く)

タイマRBプライマリレジスタ(注2)



注1. TRBPRレジスタとTRBSCレジスタの値が交互にカウンタにリロードされ、カウントされます。

注2. TRBCRレジスタのTSTOPビットに"1"を書くと、TRBPRレジスタは"FFh"になります。

図14.15 TRBPRE、TRBSC、TRBPRレジスタ

14.2.1 タイマモード

内部で生成されたカウントソースまたはタイマ RA のアンダフローをカウントするモードです (表 14.7)。タイマモード時、TRBOCR および TRBSC レジスタは使用しません。

図14.16にタイマモード時のTRBIOCレジスタを示します。

表14.7 タイマモードの仕様

項目	仕様
カウントソース	f1、f2、f8、タイマRAのアンダフロー
カウント動作	・ダウンカウント ・アンダフロー時リロードレジスタの内容をリロードしてカウントを継続 (タイマRBのアンダフロー時はタイマRBプライマリリロードレジスタの内容を リロード)
分周比	1/(n+1)(m+1) n:TRBPRE レジスタの設定値、m:TRBPR レジスタの設定値
カウント開始条件	TRBCR レジスタのTSTART ビットへの " 1 " (カウント開始)書き込み
カウント停止条件	・TRBCR レジスタのTSTART ビットへの " 0 " (カウント停止)書き込み ・TRBCR レジスタのTSTOP ビットへの " 1 " (カウント強制停止)書き込み
割り込み要求発生タイミング	タイマRBのアンダフロー時[タイマRB割り込み]
TRBO端子機能	プログラマブル入出力ポート
INTO端子機能	プログラマブル入出力ポート、またはINTO割り込み入力
タイマの読み出し	TRBPRレジスタ、TRBPREレジスタを読み出すと、それぞれカウント値が読み出される
タイマの書き込み	・カウント停止中に、TRBPREレジスタ、TRBPRレジスタに書き込むと、それぞれリロードレジスタとカウンタの両方に書き込まれる ・カウント中に、TRBPREレジスタ、TRBPRレジスタに書き込むと、TRBMRレジスタのTWRCビットが"0"なら、それぞれリロードレジスタとカウンタへ書き込まれる。 TWRCビットが"1"なら、それぞれリロードレジスタにのみ書き込まれる。 (「14.2.1.1 カウント中のタイマ書き込み制御」参照)




図14.16 タイマモード時のTRBIOC レジスタ

14.2.1.1 カウント中のタイマ書き込み制御

タイマRBはプリスケーラと、タイマ(プリスケーラのアンダフローをカウントする狭義のタイマ)をもち、それぞれにリロードレジスタとカウンタがあります。タイマモードでは、カウント中のプリスケーラやタイマへの書き込む場合、TRBMRレジスタのTWRCビットで、リロードレジスタとカウンタへ書き込むか、リロードレジスタだけに書き込むかを選択できます。

しかし、プリスケーラのリロードレジスタからカウンタへは、カウントソースに同期して値を転送します。また、タイマのリロードレジスタからカウンタへは、プリスケーラのアンダフローに同期して値を転送します。

このため、TWRCビットで、リロードレジスタとカウンタへ書き込む選択をしている場合も、書き込み命令実行後すぐにはカウンタの値が更新されません。また、リロードレジスタだけに書き込む選択をしている場合、プリスケーラの値を変更すると書き込んだときの周期がずれます。

図14.17にタイマRBカウント中にカウント値を書き換えた場合の動作例を示します。




図14.17 タイマRBカウント中にカウント値を書き換えた場合の動作例

14.2.2 プログラマブル波形発生モード

TRBPRレジスタとTRBSCレジスタの値を交互にカウントし、カウンタがアンダフローするごとに、 TRBO端子から出力する信号を反転するモードです(表14.8)。カウント開始時は、TRBPRレジスタに 設定した値からカウントを行います。プログラマブル波形発生モード時、TRBOCR レジスタは使用 しません。

図14.18にプログラマブル波形発生モード時のTRBIOCレジスタを、図14.19にプログラマブル波形 発生モード時のタイマRBの動作例を示します。

表14.8 プログラマブル波形発生モードの仕様

項目	仕様
カウントソース	f1、f2、f8、タイマRAのアンダフロー
カウント動作	・ダウンカウント ・アンダフロー時プライマリリロードレジスタとセカンダリリロードレジスタの 内容を交互にリロードしてカウントを継続
出力波形の幅、周期	プライマリ期間 : (n+1)(m+1)/fi セカンダリ期間 : (n+1)(p+1)/fi 周期 : (n+1){(m+1)+(p+1)}/fi fi: カウントソースの周波数 n: TRBPRE レジスタの設定値、m: TRBPR レジスタの設定値 p: TRBSC レジスタの設定値
カウント開始条件	TRBCR レジスタのTSTART ビットへの " 1 " (カウント開始)書き込み
カウント停止条件	・TRBCR レジスタのTSTART ビットへの " 0 " (カウント停止)書き込み ・TRBCR レジスタのTSTOP ビットへの " 1 " (カウント強制停止)書き込み
割り込み要求発生タイミング	セカンダリ期間のタイマ RB のアンダフローからカウントソースの 1/2 サイクル後 (TRBO出力の変化と同時)[タイマ RB割り込み]
TRBO端子機能	プログラマブル出力ポート、またはパルス出力
INTO 端子機能	プログラマブル入出力ポート、またはINTO割り込み入力
タイマの読み出し	TRBPR レジスタ、TRBPRE レジスタを読み出すと、それぞれカウント値が読み出される(注1)
タイマの書き込み	・カウント停止中に、TRBPREレジスタ、TRBSCレジスタ、TRBPRレジスタに書き込むと、それぞれリロードレジスタとカウンタの両方に書き込まれる・カウント中に、TRBPRレジスタ、TRBSCレジスタ、TRBPRレジスタに書き込むと、それぞれリロードレジスタのみ書き込まれる(注2)
選択機能	・アウトプットレベル選択機能 プライマリ期間、セカンダリ期間の出力レベルをTOPLビットで選択 ・TRBO端子出力切り替え機能 TRBIOC レジスタの TOCNT ビットでタイマ RB パルス出力または P3_1 ラッチ出力を選択(注3)

- 注1. セカンダリ期間をカウント中でも、TRBPRレジスタを読み出してください。
- 注2. 波形の出力は、TRBPRレジスタへの書き込み後、次のプライマリ期間から設定値が反映されます。
- 注3. TOCNTビットに書いた値は次のタイミングで有効になります。
 - ・カウント開始時
 - ・タイマRB割り込み要求発生時

したがって、TOCNTビットを変更後、次のプライマリ期間の出力から反映されます。




図14.18 プログラマブル波形発生モード時のTRBIOC レジスタ




図14.19 プログラマブル波形発生モード時のタイマRBの動作例

14.2.3 プログラマブルワンショット発生モード

プログラムまたは外部トリガ(INTO端子の入力)により、ワンショットパルスをTRBO端子から出 力するモードです(表14.9)。トリガが発生するとその時点から任意の時間(TRBPRレジスタの設定値)、 1度だけタイマが動作します。プログラマブルワンショット発生モード時、TRBSCレジスタは使用し ません。

図14.20にプログラマブルワンショット発生モード時のTRBIOC レジスタを、図14.21にプログラマ ブルワンショット発生モード時の動作例を示します。

表14.9 プログラマブルワンショット発生モードの仕様

項目	仕様
カウントソース	f1、f2、f8、タイマRAのアンダフロー
カウント動作	・TRBPR レジスタの設定値をダウンカウント ・アンダフロー時プライマリリロードレジスタの内容をリロードしてカウントを 終了し、TOSSTF ビットが"0"(ワンショット停止)になる ・カウント停止時、リロードレジスタの内容をリロードし停止
ワンショットパルス出力時間	(n+1)(m+1)/fi fi:カウントソースの周波数 n:TRBPRE レジスタの設定値、m:TRBPR レジスタの設定値(注2)
カウント開始条件	 TRBCR レジスタの TSTART ビットが " 1 " (カウント開始) で、かつ次のトリガが発生 TRBOCR レジスタの TOSST ビットへの " 1 " (ワンショット開始) 書き込み・INT0 端子へのトリガ入力
カウント停止条件	・タイマRBプライマリカウント時のカウントの値がアンダフローし、リロードした後 ・TRBOCRレジスタのTOSSPビットへの"1"(ワンショット停止)書き込み ・TRBCRレジスタのTSTARTビットへの"0"(カウント停止)書き込み ・TRBCRレジスタのTSTOPビットへの"1"(カウント強制停止)書き込み
割り込み要求発生タイミング	アンダフローからカウントソースの1/2サイクル後 (TRBO端子からの波形出力の終了と同時) [タイマRB割り込み]
TRBO端子機能	パルス出力
INTO 端子機能	 ・TRBIOC レジスタのINOSTG ビットが"0"(INTO ワンショットトリガ無効) の場合 プログラマブル入出力ポート、またはINTO割り込み入力 ・TRBIOC レジスタのINOSTG ビットが"1"(INTO ワンショットトリガ有効) の場合 外部トリガ(INTO割り込み入力)
タイマの読み出し	TRBPRレジスタ、TRBPREレジスタを読み出すと、それぞれカウント値が読み出される
タイマの書き込み	・カウント停止中に、TRBPRE レジスタ、TRBPR レジスタに書き込むと、それぞれリロードレジスタとカウンタの両方に書き込まれる ・カウント中に、TRBPRE レジスタ、TRBPR レジスタに書き込むと、それぞれリロードレジスタのみに書き込まれる(注1)
選択機能	・アウトプットレベル選択機能 ワンショットパルス波形の出力レベルをTOPLビットで選択 ・ワンショットトリガ選択機能 「14.2.3.1 ワンショットトリガ選択」参照

注1. TRBPR レジスタへ書き込んだ値は、次のワンショットパルスから反映されます。

注2. TRBPRE レジスタとTRBPR レジスタをともに "00h" にしないでください。




図14.20 プログラマブルワンショット発生モード時のTRBIOC レジスタ




図14.21 プログラマブルワンショット発生モード時の動作例

14.2.3.1 ワンショットトリガ選択

プログラマブルワンショット発生モードと、プログラマブルウェイトワンショット発生モードで は、TRBCR レジスタの TCSTF ビットが"1"(カウント開始)の状態で、ワンショットトリガが発生 すると動作を開始します。

ワンショットトリガは、次のどちらかの要因で発生します。

- •プログラムでTRBOCR レジスタのTOSST ビットに"1"を書く
- •INTO端子からトリガ入力

ワンショットトリガ発生後、カウントソースの1~2サイクル経ってから TRBOCR レジスタの TOSSTFビットが、"1"(ワンショット動作中)になります。その後カウントが始まり、プログラマブ ルワンショット発生モードでは、ワンショット波形出力を開始します(プログラマブルウェイトワン ショット発生モードでは、ウェイト期間のカウントを開始します)。TOSSTFビットが"1"の期間に、 ワンショットトリガが発生しても再トリガは発生しません。

INTO端子からトリガ入力を使用する場合は、次の設定をした後、トリガを入力してください。

- PD4レジスタのPD4 5ビットを"0"(入力ポート)にする
- INTOのデジタルフィルタを INTF レジスタの INTOF1 ~ INTOF0 ビットで選択
- INTEN レジスタの INTOPL ビットで両エッジまたは片エッジを選択する。片エッジを選択した場 合はさらにTRBIOCレジスタのINOSEGビットで立ち下がりまたは立ち上がりエッジを選択する
- INTEN レジスタのINT0ENを "0"(許可)にする
- 上記の設定後、TRBIOCレジスタのINOSTGビットを"1"(INT端子ワンショットトリガ有効)にする

なお、INTO 端子からのトリガ入力で割り込み要求を発生される場合は、次の点に注意してくださ

- •割り込みを使用するための処理が必要ですので「12. 割り込み」を参照してください。
- 片エッジを選択した場合は、INTOIC レジスタの POL ビットで立ち下がりまたは立ち上がりエッ ジを選択してください(TRBIOCレジスタのINOSEGビットはINT0割り込みとは無関係です)。
- TOSSTF ビットが"1"の期間に、ワンショットトリガが発生してもタイマRBの動作には影響あ りませんが、INTOIC レジスタのIR ビットは変化します。

14.2.4 プログラマブルウェイトワンショット発生モード

プログラムまたは外部トリガ ($\overline{ ext{INT0}}$ 端子の入力) から、一定時間後にワンショットパルスを $\overline{ ext{TRBO}}$ 端子から出力するモードです(表14.10)。トリガが発生すると、その時点から任意の時間(TRBPRレジ スタの設定値)後、一度だけ任意の時間(TRBSCレジスタの設定値)パルス出力を行います。

図 14.22 にプログラマブルウェイトワンショット発生モード時のTRBIOC レジスタを、図 14.23 にプ ログラマブルウェイトワンショット発生モードの動作例を示します。

表14.10 プログラマブルウェイトワンショット発生モードの仕様

項目	仕様
カウントソース	f1、f2、f8、タイマRAのアンダフロー
カウント動作	・タイマRBプライマリの設定値をダウンカウント ・タイマRBプライマリのカウントがアンダフロー時、タイマRBセカンダリの内容 をリロードしてカウントを継続 ・タイマRBセカンダリのカウントがアンダフロー時、タイマRBプライマリの内容を リロードしてカウントを終了し、TOSSTFビットが"0"(ワンショット停止)になる ・カウント停止時、リロードレジスタの内容をリロードし停止
ウェイト時間	(n+1)(m+1)/fi fi:カウントソースの周波数 n:TRBPRE レジスタの設定値、m:TRBPR レジスタの設定値(注2)
ワンショットパルス出力時間	(n+1)(p+1)/fi fi:カウントソースの周波数 n:TRBPRE レジスタの設定値、p:TRBSC レジスタの設定値
カウント開始条件	・TRBCRレジスタのTSTARTビットが 1 '(カウント開始)でかつ、次のトリガが発生・ <u>TRB</u> OCR レジスタのTOSST ビットへの " 1 " (ワンショット開始)書き込み・INT0端子へのトリガ入力
カウント停止条件	・タイマRBセカンダリカウント時のカウントの値がアンダフローし、リロードした後 ・TRBOCR レジスタの TOSSP ビットへの " 1 " (ワンショット停止) 書き込み ・TRBCR レジスタの TSTART ビットへの " 0 " (カウント停止) 書き込み ・TRBCR レジスタの TSTOP ビットへの " 1 " (カウント強制停止)書き込み
割り込み要求発生タイミング	セカンダリ期間のタイマ RB のアンダフローからカウントソースの 1/2 サイクル後 (TRBO端子からの波形出力の終了と同時)[タイマ RB割り込み]
TRBO端子機能	パルス出力
INTO 端子機能	 ・TRBIOC レジスタのINOSTG ビットが"<u>0"(INTO</u>ワンショットトリガ無効)の場合 プログラマブル入出力ポート、またはINT<u>0割り</u>込み入力 ・TRBIOC レジスタのINOSTG ビットが" 1"(INTO ワンショットトリガ有効)の場合 外部トリガ(INTO割り込み入力)
タイマの読み出し	TRBPRレジスタ、TRBPREレジスタを読み出すと、それぞれカウント値が読み出される
タイマの書き込み	・カウント停止中に、TRBPREレジスタ、TRBSCレジスタ、TRBPRレジスタに書き込むと、それぞれリロードレジスタとカウンタの両方に書き込まれる・カウント中に、TRBPREレジスタ、TRBSCレジスタ、TRBPRレジスタに書き込むと、それぞれリロードレジスタのみ書き込まれる(注1)
選択機能	・アウトプットレベル選択機能 ワンショットパルス波形の出力レベルをTOPLビットで選択 ・ワンショットトリガ選択機能 「14.2.3.1 ワンショットトリガ選択」参照

注1. TRBSCレジスタおよびTRBPRレジスタへ書き込んだ値は、次のワンショットパルスから反映されます。

注2. TRBPREレジスタとTRBPRレジスタをともに"00h"にしないでください。




図14.22 プログラマブルウェイトワンショット発生モード時のTRBIOCレジスタ




図14.23 プログラマブルウェイトワンショット発生モードの動作例

14.2.5 タイマRB使用上の注意

- リセット後、タイマはカウントを停止しています。タイマとプリスケーラに値を設定した後、カ ウントを開始してください。
- •プリスケーラとタイマは16ビット単位で読み出しても、マイクロコンピュータ内部では1バイト ずつ順に読み出します。そのため、この2つのレジスタを読み出す間にタイマ値が更新される可 能性があります。
- プログラマブルワンショット発生モードおよびプログラマブルウェイトワンショット発生モー ド時、TRBCR レジスタのTSTART ビットを"0"にしてカウントを停止したとき、またはTRBOCR レジスタの TOSSP ビットを"1" にしてワンショット停止にしたとき、タイマはリロードレジス タの値をリロードし停止します。タイマのカウント値は、タイマ停止前に読み出してください。
- カウント停止中に TSTART ビットに"1"を書いた後は、カウントソースの1~2サイクルの間、 TCSTFビットは"0"になっています。

TCSTFビットが"1"になるまで、TCSTFビットを除くタイマRB関連レジスタ(注1)をアクセス しないでください。

カウント中にTSTART ビットに"0"を書いた後は、カウントソースの1~2サイクルの間、TCSTF ビットは"1"になっています。TCSTFビットが"0"になったときカウントは停止します。 TCSTFビットが"0"になるまで、TCSTFビットを除くタイマRB関連レジスタ(注1)をアクセス しないでください。

注1. タイマRB関連レジスタ: TRBCR、TRBOCR、TRBIOC、TRBMR、TRBPRE、TRBSC、TRBPR

- カウント中にTRBCR レジスタのTSTOPビットに"1"を書くと、すぐにタイマRBは停止します。
- TRBOCR レジスタのTOSST ビットまたはTOSSP ビットに"1"を書くと、カウントソースの1~ 2サイクル後にTOSSTFビットが変化します。TOSSTビットに"1"を書いてからTOSSTFビット が"1"になるまでの期間にTOSSPビットに"1"を書いた場合、内部の状態によってTOSSTF ビットが"0"になる場合と、"1"になる場合があります。TOSSP ビットに"1"を書いてから TOSSTFビットが"0"になるまでの期間にTOSSTビットに"1"を書いた場合も同様に、TOSSTF ビットは"0"になるか"1"になるかわかりません。

14.2.5.1 タイマモード

タイマモードでは下記の対策を実施してください。

カウント中(TCSTFビットが"1")にTRBPREレジスタ、TRBPRレジスタに書き込む場合は、下記 の点に注意してください。

- •TRBPRE レジスタに連続して書き込む場合は、それぞれの書き込みの間隔をカウントソースクロッ クの3周期以上空けてください。
- ●TRBPRレジスタに連続して書き込む場合は、それぞれの書き込みの間隔をプリスケーラのアンダ フローの3周期以上空けてください。

14.2.5.2 プログラマブル波形発生モード

プログラマブル波形発生モードでは下記3点の対策を実施してください。

- (1) カウント中(TCSTFビットが"1")にTRBPREレジスタ、TRBPRレジスタに書き込む場合は、下記の点に注意してください。
- •TRBPREレジスタに連続して書き込む場合は、それぞれの書き込みの間隔をカウントソースクロックの3周期以上空けてください。
- •TRBPRレジスタに連続して書き込む場合は、それぞれの書き込みの間隔をプリスケーラのアンダフローの3周期以上空けてください。
- (2) カウント中(TCSTF ビットが"1")に TRBSC レジスタ、TRBPR レジスタを変更する場合は、 タイマRB割り込み等でTRBO出力周期に対して同期を取り、同一出力周期内で一度だけ行う ようにしてください。また、図14.24および図14.25の区間Aで、TRBPR レジスタへの書き込 みが発生しないことを確認してください。

対策方法の具体例を下記に示します。

• 対策例(a)

図 14.24に示すようにタイマRB割り込みルーチンでTRBSCレジスタ、TRBPRレジスタへ書いてください。書き込みは区間Aまでに終了させてください。




図14.24 対策例(a)のタイマRB割り込みを使用する例

• 対策例(b)

図 14.25 に示すように TRBO 端子の出力レベルからプライマリ期間の開始を検出し、プライマリ 期間の開始直後に、TRBSC レジスタ、TRBPR レジスタへ書いてください。書き込みは区間 A ま でに終了させてください。なお、TRBO端子に対応するポート方向レジスタのビットを"0"(入 カモード)に設定し、ポートレジスタのビットの値を読むと、読んだ値はTRBO端子の出力値に なります。




図14.25 対策例(b)のTRBO端子出力値を読む例

(3) プライマリ期間でタイマカウントを停止させる場合は、TRBCR レジスタのTSTOP ビットを使 用してください。この場合、TRBPREレジスタおよびTRBPRレジスタは初期化され、リセッ ト後の値になります。

14.2.5.3 プログラマブルワンショット発生モード

プログラマブルワンショット発生モードでは、下記2点の対策を実施してください。

- (1) カウント中(TCSTFビットが"1")にTRBPREレジスタ、TRBPRレジスタに書き込む場合は、 下記の点に注意してください。
- •TRBPREレジスタに連続して書き込む場合は、それぞれの書き込みの間隔をカウントソースクロッ クの3周期以上空けてください。
- •TRBPRレジスタに連続して書き込む場合は、それぞれの書き込みの間隔をプリスケーラのアンダ フローの3周期以上空けてください。
- (2) TRBPREレジスタとTRBPRレジスタをともに"00h"にしないでください。

14.2.5.4 プログラマブルウェイトワンショット発生モード

プログラマブルウェイトワンショット発生モードでは下記3点の対策を実施してください。

- (1) カウント中(TCSTFビットが"1")にTRBPREレジスタ、TRBPRレジスタに書き込む場合は、下記の点に注意してください。
- •TRBPREレジスタに連続して書き込む場合は、それぞれの書き込みの間隔をカウントソースクロックの3周期以上空けてください。
- •TRBPRレジスタに連続して書き込む場合は、それぞれの書き込みの間隔をプリスケーラのアンダフローの3周期以上空けてください。
- (2) TRBPREレジスタとTRBPRレジスタをともに "00h" にしないでください。
- (3) TRBSCレジスタ、TRBPRレジスタは以下に示す手順で設定してください。
 - (a) カウント開始条件に「INTO端子ワンショットトリガ」を使用する場合 TRBSC レジスタ TRBPR レジスタの順で設定してください。このとき、TRBPR レジスタ への書き込みからカウントソースの 0.5 サイクル以上経過してから、INTO 端子へ有効トリガを入力してください。
 - (b)カウント開始条件に「TOSSTビットへの"1"書き込み」を使用する場合 TRBSC レジスタ TRBPR レジスタ TOSST ビットの順で設定してください。このとき、TRBPRレジスタへの書き込みからカウントソースの0.5サイクル以上経過してから、TOSST ビットへ書き込んでください。

14.3 タイマRD

タイマRDは、16ビットタイマを2チャネル(チャネル0、チャネル1)持ちます。各チャネルは4本の入 出力端子を持ちます。

タイマRDの動作クロックは、f1またはfOCO40Mです。

表14.11にタイマRDの動作クロックを示します。

表14.11 タイマRDの動作クロック

条件	タイマRDの動作クロック
カウントソースがf1、f2、f4、f8、f32、TRDCLK入力	f1
(TRDCR0、TRDCR1 レジスタのTCK2 ~ TCK0 ビットが " 000b " ~ " 101b ")	
カウントソースがfOCO40M	fOCO40M
(TRDCR0、TRDCR1 レジスタのTCK2 ~ TCK0 ビットが " 110b ")	

図14.26にタイマRDのブロック図を示します。タイマRDは5種類のモードを持ちます。

• タイマモード

- インプットキャプチャ機能 外部信号をトリガにしてカウンタの値をレジスタに取り込む機能

- アウトプットコンペア機能 カウンタとレジスタの値の一致を検出する機能

(検出時に端子出力変更可能)

次の4つのモードは、アウトプットコンペア機能を用います。

• PWM **モ** − ド 任意の幅のパルスを連続して出力するモード

• リセット同期 PWM モード 鋸波変調、短絡防止時間なしの三相波形(6本)を出力するモード

相補PWMモード 三角波変調、短絡防止時間ありの三相波形(6本)を出力するモード

• PWM3モード 同一周期のPWM波形(2本)を出力するモード

インプットキャプチャ機能、アウトプットコンペア機能、PWMモードは、チャネル0とチャネル1で 同等の機能を持ち、1端子ごとに機能とモードを選択できます。また、1つのチャネルの中でこれらの機 能とモードを組み合わせて使えます。

リセット同期PWMモード、相補PWMモード、PWM3モードは、チャネル0とチャネル1のカウンタ やレジスタを組み合わせて波形を出力します。端子の機能はモードによって決まります。

表14.12~表14.20にタイマRDの端子機能を示します。

表14.12 TRDIOA0/TRDCLK(P2_0)端子の機能

レジスタ	TRDOER1		TRDF	CR	TR	DIORA0		
ビット	EA0	PWM3	STCLK	CMD1, CMD0	IOA3	IOA2 ~ IOA0	機能	
	0	0	0	00b	Χ	XXXb	PWM3モード波形出力	
	0	1	0	00b	1	001b、01Xb	タイマモード波形出力(アウトプットコンペア機能)	
設定値		1	0	00b	Χ	1XXb	タイマモードトリガ入力(インプットキャプチャ機能)(注1)	
	X	1	1	XXb	Х	000b	外部クロック入力(TRDCLK)(注1)	
			L	:記以外		入出力ポート		

X:"0"でも"1"でも影響ない

注1. タイマモードトリガ入力(インプットキャプチャ機能)、外部クロック入力(TRDCLK)時はPD2 レジスタのPD2_0 ビットを "0"(入力モード)にしてください。

表14.13 TRDIOB0(P2_1) 端子の機能

レジスタ	TRDOER1	TRDFCR		TRDPMR	TRDIORA0	Jak Air
ビット	EB0	PWM3	CMD1, CMD0	PWMB0	IOB2 ~ IOB0	機能
	0	Х	1Xb	Х	XXXb	相補PWMモード波形出力
	0	X 01b		Х	XXXb	リセット同期PWMモード波形出力
	0	0	00b	Х	XXXb	PWM3モード波形出力
設定値	0	1	00b	1	XXXb	PWMモード波形出力
	0	1	00b	0	001b、01Xb	タイマモード波形出力(アウトプットコンペア機能)
	Х	1	00b	0	1XXb	タイマモードトリガ入力(インプットキャプチャ機能)(注1)
			上記以夕	 		入出力ポート

X: "0"でも"1"でも影響ない

注1. タイマモードトリガ入力(インプットキャプチャ機能)時は、PD2レジスタのPD2_1ビットを"0"(入力モード)にしてくだ さい。

表14.14 TRDIOC0(P2_2)端子の機能

レジスタ	TRDOER1	TRDFCR PWM3 CMD1, CMD0		TRDPMR	TRDIORC0	140 ALT
ビット	EC0			PWMC0	IOC2 ~ IOC0	機能
	0	X 1Xb		Х	XXXb	相補PWMモード波形出力
	0	Х	01b	Х	XXXb	リセット同期PWMモード波形出力
机学体	0	1 00b		1	XXXb	PWMモード波形出力
設定値	0	1 00b		0	001b、01Xb	タイマモード波形出力(アウトプットコンペア機能)
	Х	1 00b		0	1XXb	タイマモードトリガ入力(インプットキャプチャ機能)(注1)
			上記以夕	,		入出力ポート

X:"0"でも"1"でも影響ない

注1. タイマモードトリガ入力(インプットキャプチャ機能)時は、PD2レジスタのPD2_2ビットを"0"(入力モード)にしてくだ さい。



表14.15 TRDIOD0(P2_3)端子の機能

レジスタ	TRDOER1	TF	RDFCR	TRDPMR	TRDIORC0	THE OF
ビット	ED0	PWM3	CMD1, CMD0	PWMD0	IOD2 ~ IOD0	機能
	0	0 X 1Xb		Х	XXXb	相補PWMモード波形出力
	0	Х	01b	Х	XXXb	リセット同期PWMモード波形出力
=□ == /=	0	1	00b	1	XXXb	PWMモード波形出力
設定値	0	1	00b	0	001b、01Xb	タイマモード波形出力(アウトプットコンペア機能)
	Х	1	00b	0	1XXb	タイマモードトリガ入力(インプットキャプチャ機能)(注1)
			上記以夕	\		入出力ポート

X: "0"でも"1"でも影響ない

注1. タイマモードトリガ入力(インプットキャプチャ機能)時は、PD2レジスタのPD2_3ビットを " 0 " (入力モード)にしてくだ さい。

表14.16 TRDIOA1(P2_4)端子の機能

レジスタ	TRDOER1	TRDFCR		TRDIORA1	100 01-
ビット	EA1	PWM3 CMD1, CMD0		IOA2 ~ IOA0	機能
	0	X 1Xb		XXXb	相補PWMモード波形出力
	0	X 01b		XXXb	リセット同期PWMモード波形出力
設定値	0	1 00b		001b、01Xb	タイマモード波形出力(アウトプットコンペア機能)
	Х	1 00b		1XXb	タイマモードトリガ入力(インプットキャプチャ機能)(注1)
			上記以外		入出力ポート

X: "0"でも"1"でも影響ない

注1. タイマモードトリガ入力(インプットキャプチャ機能)時は、PD2レジスタのPD2_4ビットを"0"(入力モード)にしてくだ さい。

表14.17 TRDIOB1(P2_5)端子の機能

レジスタ	TRDOER1	TRDFCR		TRDPMR	TRDIORA1	Jak Air
ビット	EB1	PWM3	CMD1, CMD0	PWMB1	IOB2 ~ IOB0	機能
	0	X 1Xb		Х	XXXb	相補PWMモード波形出力
	0	X 01b		Х	XXXb	リセット同期PWMモード波形出力
設定値	0	1	00b	1	XXXb	PWMモード波形出力
改化恒	0	1	00b	0	001b、01Xb	タイマモード波形出力(アウトプットコンペア機能)
	Х	1	00b	0	1XXb	タイマモードトリガ入力(インプットキャプチャ機能)(注1)
		•	上記以夕	<u> </u>		入出力ポート

X:"0"でも"1"でも影響ない

注1. タイマモードトリガ入力(インプットキャプチャ機能)時は、PD2レジスタのPD2_5ビットを"0"(入力モード)にしてくだ さい。



表14.18 TRDIOC1(P2_6)端子の機能

レジスタ	TRDOER1	TRDFCR		TRDPMR	TRDIORC1	1416 GAT-
ビット	EC1	PWM3	CMD1, CMD0	PWMC1	IOC2 ~ IOC0	機能
	0	X 1Xb		Х	XXXb	相補PWMモード波形出力
	0	X 01b		Х	XXXb	リセット同期PWMモード波形出力
=□ (古	0	1	00b	1	XXXb	PWMモード波形出力
設定値	0	1	00b	0	001b、01Xb	タイマモード波形出力(アウトプットコンペア機能)
	Х	1	00b	0	1XXb	タイマモードトリガ入力(インプットキャプチャ機能)(注1)
			上記以外	\		入出力ポート

X:"0"でも"1"でも影響ない

注1. タイマモードトリガ入力 (インプットキャプチャ機能)時は、PD2レジスタのPD2_6ビットを"0"(入力モード)にしてく ださい。

表14.19 TRDIOD1(P2_7)端子の機能

レジスタ	TRDOER1	TRDFCR PWM3 CMD1, CMD0		TRDPMR	TRDIORC1	HII GUT
ビット	ED1			PWMD1	IOD2 ~ IOD0	機能
	0	X 1Xb		Х	XXXb	相補PWMモード波形出力
	0	Х	01b	Х	XXXb	リセット同期PWMモード波形出力
設定値	0	1	00b	1	XXXb	PWMモード波形出力
改处他	0	1 00b		0	001b、01Xb	タイマモード波形出力(アウトプットコンペア機能)
	Х	1	00b	0	1XXb	タイマモードトリガ入力(インプットキャプチャ機能)(注1)
			上記以夕	\		入出力ポート

X:"0"でも"1"でも影響ない

注1. タイマモードトリガ入力(インプットキャプチャ機能)時は、PD2レジスタのPD2_7ビットを"0"(入力モード)にしてくだ さい。

表14.20 INTO(P4_5)端子の機能

	レジスタ	TRDOER2			PD4	14% Ar.
ſ	ビット	PTO			PD4_5	機能
Ī	設定値	1	0	1	0	パルス出力強制遮断信号入力
			上記	以外		入出力ポートまたはINTO割り込み入力

X:"0"でも"1"でも影響ない




図14.26 タイマRDのブロック図

14.3.1 カウントソース

カウントソースの選択方法は、すべてのモードに共通です。ただし、PWM3モードでは外部クロックは選択できません。

表14.21 カウントソースの選択

カウントソース	選択方法
f1、f2、f4、f8、f32	TRDCRi レジスタのTCK2 ~ TCK0 ビットでカウントソース選択
fOCO40M(注1)	FRA0 レジスタのFRA00 ビットが " 1 " (高速オンチップオシレータ発振) TRDCRi レジスタのTCK2 ~ TCK0 ビットが " 110b " (fOCO40M)
TRDCLK端子に入力 された外部信号	TRDFCR レジスタの STCLK ビットが " 1 " (外部クロック入力有効) TRDCRi レジスタの TCK2 ~ TCK0 ビットが " 101b " (カウントソースは外部クロック) TRDCRi レジスタの CKEG1 ~ CKEG0 ビットで有効エッジを選択 PD2 レジスタの PD2_0 ビットが " 0 " (入力モード)

 $i=0 \sim 1$

注1. カウントソース fOCO40Mは、VCC=3.0~5.5Vの範囲で使用することができます。




図14.27 カウントソースのブロック図

TRDCLK端子に入力する外部クロックのパルス幅は、タイマRDの動作クロック(「表14.11 タイマRDの動作クロック」参照)の3サイクル以上にしてください。

カウントソースに fOCO40M を選択する場合は、FRA0 レジスタの FRA00 ビットを"1"(高速オンチップオシレータ発振)にしてから、TRDCRi レジスタ(i=0~1)の TCK2~TCK0 ビットを"110b" (fOCO40M) にしてください。

14.3.2 バッファ動作

TRDMR レジスタのBFCi(i=0 ~ 1) ビット、BFDi ビットで、TRDGRCi、TRDGRDi レジスタをTRDGRAi、TRDGRBi レジスタのバッファレジスタにできます。

- TRDGRAiのバッファレジスタ: TRDGRCi レジスタ
- TRDGRBi のバッファレジスタ: TRDGRDi レジスタ

バッファ動作は、モードによって違います。表14.22に各モードのバッファ動作を示します。

図 14.28 にインプットキャプチャ機能のバッファ動作を、図 14.29 にアウトプットコンペア機能のバッファ動作を示します。

表14.22 各モードのバッファ動作

機能、モード	転送タイミング	転送するレジスタ	
インプットキャプチャ機能	インプットキャプチャ信号入力	TRDGRAi(TRDGRBi) レジスタの内容	
		をバッファレジスタに転送	
アウトプットコンペア機能	TRDiレジスタと	バッファレジスタの内容を	
PWMモード	TRDGRAi(TRDGRBi) レジスタの	TRDGRAi(TRDGRBi) レジスタに転送	
	コンペア一致		
リセット同期PWMモード	TRD0レジスタとTRDGRA0レジ	バッファレジスタの内容を	
	スタのコンペア一致	TRDGRAi(TRDGRBi) レジスタに転送	
相補PWMモード	•TRD0レジスタとTRDGRA0レ	バッファレジスタの内容を	
	ジスタのコンペアー致	TRDGRB0、TRDGRA1、TRDGRB1	
	•TRD1レジスタアンダフロー	レジスタに転送	
PWM3モード	TRD0レジスタとTRDGRA0レジ	バッファレジスタの内容を	
	スタのコンペア一致	TRDGRA0、TRDGRB0、TRDGRA1、	
		TRDGRB1 レジスタに転送	

i=0 ~ 1




図14.28 インプットキャプチャ機能のバッファ動作




図14.29 アウトプットコンペア機能のバッファ動作

タイマモード(インプットキャプチャ機能、アウトプットコンペア機能)では次のようにしてください。

TRDGRCi(i=0 ~ 1) レジスタをTRDGRAi レジスタのバッファレジスタに使用する場合

- •TRDIORCi レジスタの IOC3 ビットを"1"(ジェネラルレジスタまたはバッファレジスタ)にしてください。
- •TRDIORCi レジスタの IOC2 ビットは、TRDIORAi レジスタの IOA2 ビットと同じ設定にしてください。

TRDGRDi レジスタをTRDGRBi レジスタのバッファレジスタに使用する場合

- TRDIORDi レジスタの IOD3 ビットを " 1 " (ジェネラルレジスタまたはバッファレジスタ) にしてください。
- TRDIORCi レジスタの IOD2 ビットは、TRDIORAi レジスタの IOB2 ビットと同じ設定にしてください。

インプットキャプチャ機能では、TRDGRCi、TRDGRDi レジスタをバッファレジスタに使用している場合も、TRDIOCi 端子の入力エッジでTRDSRi レジスタのIMFC、IMFD ビットが"1"になります。アウトプットコンペア機能、PWMモード、リセット同期PWMモード、相補PWMモード、PWM3モードでは、TRDGRCi、TRDGRDi レジスタをバッファレジスタに使用している場合も、TRDi レジスタとのコンペア一致でTRDSRi レジスタのIMFC、IMFD ビットが"1"になります。

14.3.3 同期動作

TRD0 レジスタとTRD1 レジスタを同期させます。

- ・同期プリセット
- TRDMR レジスタのSYNC ビットが"1"(同期動作)の場合、TRDi レジスタに書き込むと、TRD0 レジスタとTRD1 レジスタの両方に書き込まれます。
- 同期クリア

TRDMR レジスタの SYNC ビットが"1"で、かつ TRDCR0 レジスタの CCLR2 ~ CCLR0 ビットが"011b"(同期クリア)の場合、TRD0 レジスタは TRD1 レジスタが"0000h"になるとき、同時に"0000h"になります。

同様に、TRDMR レジスタのSYNC ビットが"1"で、かつTRDCR1 レジスタのCCLR2 ~ CCLR0 ビットが"011b"(同期クリア)の場合、TRD1 レジスタはTRD0 レジスタが"0000h"になるとき、同時に"0000h"になります。




図14.30 同期動作

14.3.4 パルス出力強制遮断

アウトプット<u>コン</u>ペア機能、PWMモード、リセット同期PWMモード、相補PWMモード、PWM3モードのとき、INTO端子の入力によって $TRDIOji(i=0 \sim 1, j=A, B, C, Dのいずれか)$ 出力端子を強制的にプログラマブル入出力ポートにし、パルス出力を遮断できます。

これらの機能/モードで出力に使用する端子は、TRDOER1 レジスタの該当するビットを"0"(タイマRD出力許可)にすると、タイマRDの出力端子として機能します。TRDOER2 レジスタのPTO ビットが"1"(パルス出力強制遮断信号入力 INT0 有効)のとき、 $\overline{\text{INT0}}$ 端子に"L"を入力すると、TRDOER1 レジスタの全ビットが"1"(タイマRD出力禁止、TRDIOji 出力端子はプログラマブル入出力ポート) になります。 $\overline{\text{INT0}}$ 端子に"L"を入力してから、タイマRDの動作クロック(「表14.11 タイマRDの動作クロック」参照)の1~2サイクル後にTRDIOji 出力端子がプログラマブル入出力ポートになります。

この機能を使用する場合は、次の設定をしてください。

- パルス出力を強制遮断したときの端子の状態 (ハイインピーダンス、" L "出力、または" H "出力)を P2 レジスタとPD2 レジスタで設定。
- INTEN レジスタの INT0EN ビットを"1"(INT0入力許可)、INT0PL ビットを"0"(片エッジ)にする。
- PD4 レジスタの PD4 5ビットを "0"(入力モード)にする。
- INTO のデジタルフィルタを INTF レジスタの INTOF1 ~ INTOF0 ビットで設定。
- TRDOER2 レジスタのPTO ビットを"1"(パルス出力強制遮断信号入力INT0有効)にする。

なお、INTOIC レジスタのPOL ビットの選択と、INTO端子入力の変化に従って、INTOIC レジスタのIR ビットが"1"(割り込み要求あり)になります。

割り込みの詳細は、「12. 割り込み」を参照してください。




図14.31 パルス出力強制遮断

14.3.5 インプットキャプチャ機能

外部信号の幅や周期を測定する機能です。 $TRDIOji(i=0 \sim 1, j=A, B, C, D on N$ ずれか)端子の外部信号をトリガにしてTRDi レジスタ(カウンタ)の内容をTRDGRji レジスタに転送します(インプットキャプチャ)。TRDIOji 端子とTRDGRji レジスタの組み合わせで機能しますので、端子1 本ごとにインプットキャプチャ機能にするか、他のモード、機能にするかを選択できます。

なお、TRDGRA0 レジスタはfOCO128をインプットキャプチャのトリガ入力として選択できます。 図14.32 にインプットキャプチャ機能のブロック図を、表14.23 にインプットキャプチャ機能の仕様を、図14.33~図14.43 にインプットキャプチャ機能関連レジスタを、図14.44 にインプットキャプチャ機能の動作例を示します。




図14.32 インプットキャプチャ機能のブロック図

表14.23 インプットキャプチャ機能の仕様

項目	仕様	
カウントソース	f1、f2、f4、f8、f32、fOCO40M TRDCLK端子に入力された外部信号(プログラムで有効エッジを選択)	
カウント動作	アップカウント	
カウント周期	TRDCRi レジスタのCCLR2 ~ CCLR0 ビットが " 000b " (フリーランニング動作) の場合 1/fk × 65536 fk: カウントソースの周波数	
カウント開始条件	TRDSTR レジスタのTSTARTi ビットへの" 1 " (カウント開始)書き込み	
カウント停止条件	TRDSTRレジスタのCSELiビットが "1"に設定されているとき、TSTARTi ビットへの "0" (カウント停止)書き込み	
割り込み要求発生タイミング	インプットキャプチャ (TRDIOji入力の有効エッジ、またはfOCO128信号の エッジ)TRDiオーバフロー	
TRDIOA0端子機能	プログラマブル入出力ポート、インプットキャプチャ入力、またはTRDCLK (外部クロック)入力	
TRDIOB0、TRDIOC0、TRDIOD0、 TRDIOA1~TRDIOD1端子機能	プログラマブル入出力ポート、またはインプットキャプチャ入力 (1端子ごとに選択)	
INTO 端子機能	プログラマブル入出力ポート、またはINTO割り込み入力	
タイマの読み出し	TRDiレジスタを読むと、カウント値が読める	
タイマの書き込み	 TRDMR レジスタのSYNC ビットが"0"(チャネル0とチャネル1は独立動作)の場合 TRDi レジスタに書き込める。 TRDMR レジスタのSYNC ビットが"1"(チャネル0とチャネル1が同期動作)の場合 TRDi レジスタに書き込むと、TRD0 レジスタとTRD1 レジスタの両方に書き込まれる 	
選択機能	 インプットキャプチャ入力端子選択 TRDIOAi、TRDIOBi、TRDIOCi、TRDIODi端子のいずれか1本または複数本 インプットキャプチャ入力の有効エッジ選択 立ち上がりエッジ、立ち下がりエッジ、または立ち上がりエッジと立ち下がりエッジの両方 TRDiを"0000h"にするタイミングオーバフロー、またはインプットキャプチャ時・バッファ動作(「14.3.2 バッファ動作」参照) 同期動作(「14.3.3 同期動作」参照) デジタルフィルタTRDIOji入力をサンプリングし、3回一致したらレベルが確定したとみなすインプットキャプチャトリガ選択TRDGRA0レジスタのインプットキャプチャトリガ入力にfOCO128を選択できる 	

i=0 ~ 1、j=A、B、C、Dのいずれか




図14.33 インプットキャプチャ機能時のTRDSTR、TRDMR レジスタ





図14.34 インプットキャプチャ機能時のTRDPMR レジスタ



注2.CMD1~CMD0ビットが"00b"(タイマモード・PWMモード・PWM3モード)のとき、PWM3ビットの設定が有効 になります。

図14.35 インプットキャプチャ機能時のTRDFCRのレジスタ




図14.36 インプットキャプチャ機能時のTRDDF0~TRDDF1レジスタ






図14.37 インプットキャプチャ機能時のTRDCR0~TRDCR1レジスタ



- 注1. TRDMRレジスタのBFCiビットで"1"(TRDGRAiレジスタのバッファレジスタ)を選択した場合、TRDIORAiレ ジスタのIOA2ビットとTRDIORCiレジスタのIOC2ビットの設定を同じにしてください。
- 注2. TRDMRレジスタのBFDi ビットで"1"(TRDGRBi レジスタのバッファレジスタ)を選択した場合、TRDMCRAiレ ジスタのIOB2ビットとTRDIORCIレジスタのIOD2ビットの設定を同じにしてください。
- 注3. TRDIORA0レジスタのみ有効です。TRDIORA1レジスタは、"1"にしてください。
- 注4. IOA2ビットが"1"(インプットキャプチャ機能)のとき有効です。

図14.38 インプットキャプチャ機能時のTRDIORA0 ~ TRDIORA1 レジスタ



注1. TRDMRレジスタのBFCiビットで"1"(TRDGRAiレジスタのバッファレジスタ)を選択した場合、TRDIORAiレジ スタのIOA2ビットとTRDIORCIレジスタのIOC2ビットの設定を同じにしてください。

図14.39 インプットキャプチャ機能時のTRDIORC0~TRDIORC1レジスタ

注2. TRDMRレジスタのBFDiビットで"1"(TRDGRBiレジスタのバッファレジスタ)を選択した場合、TRDIORAiレジ スタのIOB2ビットとTRDIORCiレジスタのIOD2ビットの設定を同じにしてください。



- 注1. TRDSROレジスタのb5には何も配置されていません。b5に書く場合、"0"を書いてください。読んだ場合、その値は"1"です。
- 注2.書き込み結果は次のようになります。
 - ・読んだ結果が "1" の場合、同じビットに "0" を書くと "0" になります。
 - ・読んだ結果が"0"の場合、同じビットに"0"を書いても変化しません(読んだ後で、"0"から"1"に変化した場合、"0"を書いても"1"のままです)。
 - ・"1"を書いた場合は変化しません。
- 注3. TRDIORAiレジスタのIOj1~IOj0ビット(j=AまたはB)で選択したエッジ。
- 注4. TRDIORCIレジスタのIOk1 ~ IOk0ビット (k=CまたはD)で選択したエッジ。
 TRDMRレジスタのBFkiビットが"1"(TRDGRkiはパッファレジスタ)の場合を含みます。

図14.40 インプットキャプチャ機能時のTRDSR0~TRDSR1レジスタ




図14.41 インプットキャプチャ機能時のTRDIER0~TRDIER1レジスタ




図14.42 インプットキャプチャ機能時のTRD0~TRD1レジスタ




図14.43 インプットキャプチャ機能時のTRDGRAi、TRDGRBi、TRDGRCi、TRDGRDi レジスタ

インプットキャプチャ機能では、次のレジスタは無効です。 TRDOER1, TRDOER2, TRDOCR, TRDPOCR0, TRDPOCR1

表14.24 インプットキャプチャ機能時のTRDGRjiレジスタの機能

レジスタ	設定	レジスタの機能	インプットキャプチャ 入力端子
TRDGRAi	-	ジェネラルレジスタ。インプットキャプチャ時のTRDi レジスタの	TRDIOAi
TRDGRBi		値が読めます。	TRDIOBi
TRDGRCi	BFCi=0	ジェネラルレジスタ。インプットキャプチャ時のTRDi レジスタの	TRDIOCi
TRDGRDi	BFDi=0	値が読めます。	TRDIODi
TRDGRCi	BFCi=1	バッファレジスタ。インプットキャプチャ時のTRDiレジスタの値	TRDIOAi
TRDGRDi	BFDi=1	が読めます(「14.3.2 バッファ動作」参照)。	TRDIOBi

i=0~1、j=A、B、C、Dのいずれか BFCi、BFDi: TRDMR レジスタのビット

> TRDIOji 端子に入力するインプットキャプチャ信号のパルス幅は、デジタルフィルタなし(TRDDFi レジスタの DFi ビットが "0") の場合、タイマ RD の動作クロック (「表 14.11 タイマ RD の動作ク ロック」参照)の3サイクル以上にしてください。




図14.44 インプットキャプチャ機能の動作例

14.3.5.1 デジタルフィルタ

TRDIOji(i=0 ~ 1、j=A、B、C、Dのいずれか)入力をサンプリングし、3回一致したらレベルが確定したとみなします。デジタルフィルタ機能、サンプリングクロックはTRDDFi レジスタで選択してください。




図14.45 デジタルフィルタのブロック図

14.3.6 アウトプットコンペア機能

TRDi(i=0~1)レジスタ(カウンタ)の内容と、TRDGRji(j=A、B、C、Dのいずれか)レジスタの内容の一致(コンペア一致)を検出するモードです。一致したとき TRDIOji 端子から任意のレベルを出力します。TRDIOji 端子とTRDGRji レジスタの組み合わせで機能しますので、端子1本ごとにアウトプットコンペア機能にするか、他のモード、機能にするかを選択できます。

図 14.46 にアウトプットコンペア機能のブロック図を、表 14.25 にアウトプットコンペア機能の仕様を、図 14.47 ~ 図 14.58 にアウトプットコンペア機能関連レジスタを、図 14.59 にアウトプットコンペア機能の動作例を示します。




図14.46 アウトプットコンペア機能のブロック図

表14.25 アウトプットコンペア機能の仕様

項目	仕様	
カウントソース	f1、f2、f4、f8、f32、fOCO40M TDDC(L/端スに入力された例如信号(プログラムで有効エッジを選出)	
	TRDCLK端子に入力された外部信号(プログラムで有効エッジを選択)	
カウント動作	アップカウント	
カウント周期	• TRDCRi レジスタの CCLR2 ~ CCLR0 ビットが " 000b " (フリーランニング 動作)の場合	
	1/fk x 65536 fk:カウントソースの周波数	
	• TRDCRi レジスタのCCLR1~CCLR0 ビットが " 01b "、" 10b " (TRDGRjiの	
	コンペア一致でTRDiを " 0000h " にする) の場合 カウントソースの周期 × (n+1)	
	n:TRDGRjiレジスタ設定値	
	·	
波形出力タイミング	コンペア一致	
カウント開始条件	TRDSTR レジスタの TSTARTi ビットへの " 1 " (カウント開始)書き込み	
カウント停止条件	• TRDSTR レジスタの CSELi ビットが " 1 " に設定されているとき、TSTARTi	
	ビットへの"0"(カウント停止)書き込み	
	アウトプットコンペア出力端子はカウント停止前の出力レベルを保持 • TRDSTR レジスタの CSELi ビットが " 0 " の場合、TRDGRAi コンペア一致で	
	カウント停止	
	アウトプットコンペア出力端子はコンペアー致による出力変化後のレベル を保持	
割り込み要求発生タイミング	• コンペア一致(TRDi レジスタとTRDGRji レジスタの内容が一致)	
	• TRDiオーバフロー	
TRDIOA0端子機能	プログラマブル入出力ポート、アウトプットコンペア出力、またはTRDCLK	
	(外部クロック)入力	
TRDIOBO, TRDIOCO, TRDIODO,	プログラマブル入出力ポート、またはアウトプットコンペア出力(1端子ごと	
TRDIOA1 ~ TRDIOD1 端子機能	に選択)	
INTO端子機能	プログラマブル入出力ポート、パルス出力強制遮断信号入力、またはINTO割	
	り込み入力	
タイマの読み出し	TRDiレジスタを読むと、カウント値が読める	
タイマの書き込み	• TRDMR レジスタのSYNC ビットが " 0 " (チャネル0とチャネル1は独立動作) の場合	
	TRDi レジスタに書き込める	
	• TRDMR レジスタの SYNC ビットが " 1 " (チャネル0とチャネル1が同期動作)	
	の場合 TDD:L:ジスタに書き込むと、TDD:L:ジスタとTDD:L:ジスタの正文に書き	
	│ TRDi レジスタに書き込むと、TRD0 レジスタとTRD1 レジスタの両方に書き │ 込まれる	
	• アウトプットコンペア出力端子選択	
医抗性	TRDIOAi、TRDIOBi、TRDIOCi、TRDIODi端子のいずれか1本または複数本	
	・コンペアー致時の出力レベル選択	
	"L"出力、"H"出力、または出力レベル反転	
	• 初期出力レベル選択	
	カウント開始からコンペアー致までの期間のレベルを設定	
	• TRDiを " 0000h " にするタイミング	
	オーバフロー、またはTRDGRAiレジスタのコンペア一致	
	• バッファ動作(「14.3.2 バッファ動作」参照)	
	● 同期動作(「14.3.3 同期動作」参照) ● TRDGRCi、TRDGRDiの出力端子変更	
	* TRDGRCI、TRDGRDIの電力端子変更 TRDGRCiをTRDIOAi端子の、TRDGRDiをTRDIOBi端子の出力制御に使用	
	TRDGROTをTRDIOAI端子の、TRDGRDTをTRDIOBI端子の正力制御に使用してきる	
	● パルス出力強制遮断信号入力(「14.3.4 パルス出力強制遮断」参照)	

i=0~1、j=A、B、C、Dのいずれか



- 注1. TRDSTRレジスタにはMOV命令を使用してください(ビット処理命令を使用しないでください)。 タイマRD使用上の注意事項の「14.3.12.1 TRDSTRレジスタ」を参照してください。
- 注2. CSELOビットが"1"に設定されているとき、TSTARTOビットへ"0"を書いてください。
- 注3. CSEL1ビットが"1"に設定されているとき、TSTART1ビットへ"0"を書いてください。
- 注4.CSEL0ビットが " 0 " でコンペアー致信号(TRDIOA0)が発生したとき、 " 0 " (カウント停止)になります。
- 注5.CSEL1ビットが " 0 " でコンペアー致信号 (TRDIOA1) が発生したとき、 " 0 " (カウント停止) になります。

タイマRDモードレジスタ



注1. TRDIORCi(i=0~1)レジスタのIOj3(j=CまたはD)ビットで"0"(TRDGRjiレジスタ出力端子変更)を選択した場合、TRDMRレジスタのBFjiビットを"0"にしてください。

図14.47 アウトプットコンペア機能時のTRDSTR、TRDMR レジスタ





図14.48 アウトプットコンペア機能時のTRDPMR レジスタ



注1. CMD1~CMD0ビットはTRDSTRレジスタのTSTART0、TSTART1ビットがともに"0"(カウント停止)のときに書 いてください。

図14.49 アウトプットコンペア機能時のTRDFCR レジスタ

注2.CMD1~CMD0ビットが"00b"(タイマモード・PWMモード・PWM3モード)のとき、PWM3ビットの設定が有効 になります。





図14.50 アウトプットコンペア機能時のTRDOER1~TRDOER2レジスタ



- 注1. TRDOCRレジスタは、TRDSTRレジスタのTSTARTO、TSTART1ビットがともに"0"(カウント停止)のとき書いてください。
- 注2.端子の機能が波形出力の場合(表14.12~表14.19参照)、TRDOCRレジスタを設定したとき、初期出力レベルが出力されます。

図14.51 アウトプットコンペア機能時のTRDOCR レジスタ





図14.52 アウトプットコンペア機能時のTRDCR0~TRDCR1レジスタ


注2. TCK2~TCK0ビットが"101b"(TRDCLK入力)、かつTRDFCRレジスタのSTCLKビットが"1"(外部クロック入 力有効)のとき、有効です。

注3. TRDMRレジスタのSYNCビットが"1"(TRDOとTRD1は同期動作)のとき、有効です。



- 注1. TRDMRレジスタのBFCiビットで"1"(TRDGRAiレジスタのバッファレジスタ)を選択した場合、TRDIORAiレジスタのIOA2ビットとTRDIORCiレジスタのIOC2ビットの設定を同じにしてください。
- 注2. TRDMRレジスタのBFDi ビットで"1"(TRDGRBi レジスタのバッファレジスタ)を選択した場合、TRDIORAiレジスタのIOB2ビットとTRDIORCiレジスタのIOD2ビットの設定を同じにしてください。


図14.53 アウトプットコンペア機能時のTRDIORA0~TRDIORA1レジスタ



注1. TRDMRレジスタのBFCi ビットで"1"(TRDGRAi レジスタのバッファレジスタ)を選択した場合、TRDMCRAiレ ジスタのIOA2ビットとTRDIORCiレジスタのIOC2ビットの設定を同じにしてください。

図14.54 アウトプットコンペア機能時のTRDIORC0~TRDIORC1レジスタ

注2. TRDMRレジスタのBFDi ビットで"1"(TRDGRBi レジスタのパッファレジスタ)を選択した場合、TRDIORAiレジスタのIOB2ビットとTRDIORCiレジスタのIOD2ビットの設定を同じにしてください。



- 注1.TRDSR0レジスタのb5には何も配置されていません。b5に書く場合、"0"を書いてください。読んだ場 合、その値は"1"です。
- 注2. 書き込み結果は次のようになります。 ・読んだ結果が"1"の場合、同じビットに"0"を書くと"0"になります。
 - ・読んだ結果が"0"の場合、同じビットに"0"を書いても変化しません(読んだ後で、"0"から"1" に変化した場合、"0"を書いても"1"のままです)。
 - ・"1"を書いた場合は変化しません。
- 注3. TRDMRレジスタのBFjiビット(j=CまたはD)が"1"(TRDGRjiはバッファレジスタ)の場合を含む。

図14.55 アウトプットコンペア機能時のTRDSR0~TRDSR1レジスタ




図14.56 アウトプットコンペア機能時のTRDIER0~TRDIER1レジスタ




図14.57 アウトプットコンペア機能時のTRD0~TRD1レジスタ




図14.58 アウトプットコンペア機能時のTRDGRAi、TRDGRBi、TRDGRCi、TRDGRDi レジスタ

アウトプットコンペア機能では、次のレジスタは無効です。 TRDDF0、TRDDF1、TRDPOCR0、TRDPOCR1

表14.26 アウトプットコンペア機能時のTRDGRjiレジスタの機能

レジスタ	設定		レジスタの機能	アウトプット
	BFji	IOj3	レンスタの機能	コンペア出力端子
TRDGRAi	-	-	ジェネラルレジスタ。コンペア値を書いてください。	TRDIOAi
TRDGRBi				TRDIOBi
TRDGRCi	0	1	ジェネラルレジスタ。コンペア値を書いてください。	TRDIOCi
TRDGRDi				TRDIODi
TRDGRCi	1	1	バッファレジスタ。次回のコンペア値を書いてください。	TRDIOAi
TRDGRDi			(「14.3.2 バッファ動作」参照)	TRDIOBi
TRDGRCi	0	0	TRDIOAi 出力制御(「14.3.6.1 TRDGRCi(i=0~1)、TRDGRDiレ	TRDIOAi
TRDGRDi			ジスタの出力端子変更」参照)	TRDIOBi

i=0~1、j=A、B、C、Dのいずれか

BFji: TRDMR レジスタのビット IOj3: TRDIORCi レジスタのビット




図14.59 アウトプットコンペア機能の動作例

14.3.6.1 TRDGRCi(i=0~1)、TRDGRDiレジスタの出力端子変更

TRDGRCi レジスタをTRDIOAi 端子の、TRDGRDi レジスタをTRDIOBi 端子の出力制御に使用できます。したがって、各端子の出力は次のように制御できます。

- TRDIOAi 出力は、TRDGRAi レジスタの値とTRDGRCi レジスタの値の2点で制御
- TRDIOBi 出力は、TRDGRBi レジスタの値とTRDGRDi レジスタの値の2点で制御




図14.60 TRDGRCi、TRDGRDiの出力端子変更

TRDGRCi、TRDGRDiレジスタの出力端子を変更する場合は、次のようにしてください。

- TRDIORCi レジスタのIOj3(j=CまたはD) ビットで"0"(TRDGRji レジスタ出力端子変更)を選択。
- TRDMR レジスタのBFji ビットを "0"(ジェネラルレジスタ)にする。
- TRDGRAi レジスタとTRDGRCi レジスタは違う値を設定。また、TRDGRBi レジスタとTRDGRDi レジスタは違う値を設定。

図 14.61にTRDGRCiをTRDIOAi端子の、TRDGRDiをTRDIOBi端子の出力制御に使用した場合の動 作例を示します。




図14.61 TRDGRCiをTRDIOAi端子の、TRDGRDiをTRDIOBi端子の出力制御に使用した場合の動作例

14.3.7 PWMモード

PWM波形を出力するモードです。1チャネルで同周期のPWM波形を最大3本出力できます。また、チャネル0、1を同期させることによって同周期のPWM波形を最大6本出力できます。

TRDIOji(i = $0 \sim 1$ 、j = B、C、D)端子とTRDGRji レジスタの組み合わせで機能しますので、端子1本ごとに PWM モードにするか、他のモード、機能にするかを選択できます (ただし、いずれの端子を PWM モードに使用する場合も TRDGRAi レジスタを使用しますので、TRDGRAi レジスタは他のモードに使用できません)。

図14.62にPWMモードのブロック図を、表14.27にPWMモードの仕様を、図14.63~図14.71にPWMモード関連レジスタを、図14.72~図14.73にPWMモードの動作例を示します。





図14.62 PWMモードのブロック図

表14.27 PWMモードの仕様

項目	仕様
カウントソース	f1、f2、f4、f8、f32、fOCO40M TRDCLK端子に入力された外部信号(プログラムで有効エッジを選択可能)
カウント動作	アップカウント
PWM波形	PWM周期: 1/fk × (m+1) アクティブレベル幅: 1/fk × (m -n) アクティブでないレベルの幅: 1/fk × (n+1) fk: カウントソースの周波数 m: TRDGRAi レジスタ設定値 n: TRDGRji レジスタ設定値
	n+1 m-n (アクティブレベルが "L" の場合)
カウント開始条件	TRDSTR レジスタのTSTARTi ビットへの " 1 " (カウント開始)書き込み
カウント停止条件	 TRDSTR レジスタのCSELi ビットが"1"に設定されているとき、TSTARTI ビットへの"0"(カウント停止)書き込み PWM出力端子はカウント停止前の出力レベルを保持 TRDSTR レジスタのCSELi ビットが"0"の場合、TRDGRAi コンペア一致でカウント停止 PWM出力端子はコンペア一致による出力変化後のレベルを保持
割り込み要求発生タイミング	● コンペア一致(TRDi レジスタとTRDGRhi レジスタの内容が一致) ● TRDi オーバフロー
TRDIOA0端子機能	プログラマブル入出力ポート、またはTRDCLK(外部クロック)入力
TRDIOA1端子機能	プログラマブル入出力ポート
TRDIOB0、TRDIOC0、 TRDIOD0、TRDIOB1、 TRDIOC1、TRDIOD1端子機能	プログラマブル入出力ポート、またはPWM出力(1端子ごとに選択)
INTO端子機能	プログラマブル入出力ポート、パルス出力強制遮断信号入力、またはINTO割り 込み入力
タイマの読み出し	TRDi レジスタを読むと、カウント値が読める
タイマの書き込み	TRDiレジスタに書き込める
選択機能	 PWM出力端子を1チャネルにつき1~3本選択 TRDIOBi、TRDIOCi、TRDIODi端子のいずれか1本または複数本 アクティブレベルを1端子ごとに選択 初期出力レベルを1端子ごとに選択 同期動作(「14.3.3 同期動作」参照) バッファ動作(「14.3.2 バッファ動作」参照) パルス出力強制遮断信号入力(「14.3.4 パルス出力強制遮断」参照)

i=0~1、j=B、C、Dのいずれか、h=A、B、C、Dのいずれか



注1. TRDSTRレジスタにはMOV命令を使用してください(ビット処理命令を使用しないでください)。 タイマRD使用上の注意事項の「14.3.12.1 TRDSTRレジスタ」を参照してください。

注2. CSELOビットが"1"に設定されているとき、TSTARTOビットへ"0"を書いてください。

注3. CSEL1ビットが"1"に設定されているとき、TSTART1ビットへ"0"を書いてください。

注4.CSEL0ビットが " 0 " でコンペアー致信号(TRDIOA0)が発生したとき、 " 0 " (カウント停止)になります。

注5. CSEL1ビットが " 0 " でコンペアー致信号 (TRDIOA1) が発生したとき、 " 0 " (カウント停止) になります。

タイマRDモードレジスタ




図14.63 PWMモード時のTRDSTR、TRDMRレジスタ



タイマRD機能制御レジスタ

b7 b6 b5 b4 b3 b2 b1 b0 1 0 0	シンボル TRDFCR	アドレス 013Ah番地	リセット後の値 10000000b	
	ビット シンボル	ビット名	機能	RW
	CMDO	コンビネーションモード選択ビット(注1)	PWMモードでは"00b"(タイマモード PWMモード、PWM3モード)にしてくださ	RW
	CMD1		l1 _°	RW
	OLS0	正相出力レベル選択ビット (リセット同期PWMモードまたは相 補PWMモード時)	PWMモードでは無効です。	RW
	OLS1	逆相出力レベル選択ビット (リセット同期PWMモードまたは相 補PWMモード時)	PWMモードでは無効です。	RW
	ADTRG	A/Dトリガ許可ビット (相補PWMモード時)	PWMモードでは無効です。	RW
	ADEG	A/Dトリガエッジ選択ビット (相補PWMモード時)	PWMモードでは無効です。	RW
	STCLK	外部クロック入力選択ビット	0:外部クロック入力無効 1:外部クロック入力有効	RW
	PWM3	PWM3モード選択ビット(注2)	PWMモードでは"1"(PWM3モード以外)にしてください。	RW

- 注1. CMD1~CMD0ビットはTRDSTRレジスタのTSTARTO、TSTART1ビットがともに"0"(カウント停止)のときに書いてください。
- 注2 . CMD1~CMD0ビットが"00b"(タイマモード・PWMモード・PWM3モード)のとき、PWM3ビットの設定が有効になります。

図14.64 PWMモード時のTRDPMR、TRDFCRレジスタ





図14.65 PWMモード時のTRDOER1~TRDOER2レジスタ




- 注1. TRDOCRレジスタは、TRDSTRレジスタのTSTARTO、TSTART1ビットがともに"0"(カウント停止)のとき書いてください。
- 注2.端子の機能が波形出力の場合(表14.13~表14.15、表14.17~表14.19参照)、TRDOCRレジスタを設定したとき、初期出力レベルが出力されます。

タイマRD制御レジスタi(i=0~1)



- 注1. TRDFCRレジスタのSTCLKビットが"1"(外部クロック入力有効)のとき、有効です。
- 注2 . TCK2~TCK0ビットが"101b"(TRDCLK入力)、かつTRDFCRレジスタのSTCLKビットが"1"(外部クロック入力有効)のとき、有効です。

図14.66 PWMモード時のTRDOCR、TRDCR0~TRDCR1レジスタ



- 注1. TRDSR0レジスタのb5には何も配置されていません。b5に書く場合、"0"を書いてください。読んだ場合、その値は"1"です。
- 注2.書き込み結果は次のようになります。
 - ・読んだ結果が"1"の場合、同じビットに"0"を書くと"0"になります。
 - ・読んだ結果が"0"の場合、同じビットに"0"を書いても変化しません(読んだ後で、"0"から"1" に変化した場合、"0"を書いても"1"のままです)。
 - ・"1"を書いた場合は変化しません。
- 注3. TRDMRレジスタのBFjiビット(j=CまたはD)が"1"(TRDGRjiはバッファレジスタ)の場合を含みます。

図14.67 PWMモード時のTRDSR0~TRDSR1レジスタ




図14.68 PWMモード時のTRDIER0~TRDIER1レジスタ




図14.69 PWMモード時のTRDPOCR0~TRDPOCR1レジスタ



図14.70 PWMモード時のTRD0~TRD1レジスタ




図14.71 PWMモード時のTRDGRAi、TRDGRBi、TRDGRCi、TRDGRDiレジスタ

PWMモードでは、次のレジスタは無効です。 TRDDF0、TRDDF1、TRDIORA0、TRDIORC0、TRDIORA1、TRDIORC1

表14.28 PWMモード時のTRDGRjiレジスタの機能

レジスタ	設定	レジスタの機能	PWM出力端子
TRDGRAi	-	ジェネラルレジスタ。PWM周期を設定してください。	-
TRDGRBi	-	ジェネラルレジスタ。PWM出力の変化点を設定してください。	TRDIOBi
TRDGRCi	BFCi=0	ジェネラルレジスタ。PWM出力の変化点を設定してください。	TRDIOCi
TRDGRDi	BFDi=0		TRDIODi
TRDGRCi	BFCi=1	バッファレジスタ。次回のPWM周期を設定してください (「14.3.2 バッファ動作」参照)。	-
TRDGRDi	BFDi=1	バッファレジスタ。次回のPWM出力の変化点を設定してください(「14.3.2 バッファ動作」参照)。	TRDIOBi

i=0 ~ 1

BFCi、BFDi: TRDMR レジスタのビット




図14.72 PWMモードの動作例




図14.73 PWMモードの動作例(デューティ0%、デューティ100%)

14.3.8 リセット同期PWMモード

同周期のPWM波形を正相3本、逆相3本、計6本出力します(三相、鋸波変調、短絡防止時間なし)。 図 14.74 にリセット同期 PWM モードのブロック図を、表 14.29 にリセット同期 PWM モードの仕様 を、図14.75~図14.82にリセット同期PWMモード関連レジスタを、図14.83にリセット同期PWMモー ドの動作例を示します。

デューティ0%、100%のPWM動作例は「図14.73 PWMモードの動作例(デューティ0%、デュー ティ 100%)」を参照してください。





図14.74 リセット同期PWMモードのブロック図

表14.29 リセット同期PWMモードの仕様

項目	仕様
カウントソース	f1、f2、f4、f8、f32、fOCO40M TRDCLK端子に入力された外部信号(プログラムで有効エッジを選択可能)
カウント動作	TRD0はアップカウント (TRD1は使用しない)
PWM波形	PWM周期 : 1/fk × (m+1) 正相のアクティブレベル幅 : 1/fk × (m-n) 逆相のアクティブレベル幅 : 1/fk × (n+1) fk : カウントソースの周波数 m : TRDGRA0 レジスタ設定値 n : TRDGRB0 レジスタ設定値 (PWM出力1)、 TRDGRA1 レジスタ設定値 (PWM出力2)、 TRDGRB1 レジスタ設定値 (PWM出力3)
	正相
カウント開始条件	TRDSTR レジスタのTSTART0 ビットへの " 1 " (カウント開始)書き込み
カウント停止条件	 TRDSTR レジスタのCSEL0 ビットが"1"に設定されているとき、TSTART0 ビットへの"0"(カウント停止)書き込み PWM出力端子はカウント停止前の出力レベルを保持 TRDSTR レジスタのCSEL0 ビットが"0"の場合、TRDGRA0コンペア一致でカウント停止 PWM出力端子はコンペア一致による出力変化後のレベルを保持
割り込み要求発生タイミング	 コンペア一致(TRD0レジスタとTRDGRj0、TRDGRA1、TRDGRB1レジスタの内容が一致) TRD0オーバフロー
TRDIOA0端子機能	プログラマブル入出力ポート、またはTRDCLK(外部クロック)入力
TRDIOB0端子機能	PWM出力1正相出力
TRDIOD0端子機能	PWM出力1逆相出力
TRDIOA1端子機能	PWM出力2正相出力
TRDIOC1端子機能	PWM出力2逆相出力
TRDIOB1端子機能	PWM出力3正相出力
TRDIOD1端子機能	PWM出力3逆相出力
TRDIOC0端子機能	PWM周期ごとに出力反転
INTO 端子機能	プログラマブル入出力ポート、パルス出力強制遮断信号入力、またはINTO割り 込み入力
タイマの読み出し	TRD0 レジスタを読むと、カウント値が読める
タイマの書き込み	TRD0 レジスタに書き込める
選択機能 i-A R C Dのいずれか	・正相、逆相のアクティブレベルと初期出力レベルを個々に選択・バッファ動作(「14.3.2 バッファ動作」参照)・パルス出力強制遮断信号入力(「14.3.4 パルス出力強制遮断」参照)

j=A、B、C、Dのいずれか




- 注1. TRDSTRレジスタにはMOV命令を使用して書いてください(ビット命令を使用しないでください)。 タイマRD使用上の注意事項の「14.3.12.1 TRDSTRレジスタ」を参照してください。
- 注2. CSELOビットが"1"に設定されているとき、TSTARTOビットへ"0"を書いてください。
- 注3. CSEL1ビットが"1"に設定されているとき、TSTART1ビットへ"0"を書いてください。
- 注4.CSEL0ビットが " 0 " でコンペアー致信号 (TRDIOA0) が発生したとき、 " 0 " (カウント停止)になります。
- 注5. CSEL1ビットが " 0 " でコンペアー致信号 (TRDIOA1) が発生したとき、 " 0 " (カウント停止) になります。

タイマRDモードレジスタ



図14.75 リセット同期PWMモード時のTRDSTR、TRDMRレジスタ



- 注1 . CMD1~CMD0ピットを"01b"、"10b"、"11b"に設定したとき、TRDPMRレジスタの設定に係わらず、リセット同期PWMモードまたは相補PWMモードになります。
- 注2.CMD1~CMD0ビットはTRDSTRレジスタのTSTARTO、TSTART1ビットがともに"0"(カウント停止)のときに書いてください。
- 注3 . CMD1~CMD0ビットが"00b"(タイマモード・PWMモード・PWM3モード)のとき、PWM3ビットの設定が有効になります。

図14.76 リセット同期PWMモード時のTRDFCRレジスタ





図14.77 リセット同期 PWM モード時の TRDOER1~TRDOER2 レジスタ




注1. TRDFCRレジスタのSTCLKビットが"1"(外部クロック入力有効)のとき、有効です。

図14.78 リセット同期PWMモード時のTRDCR0レジスタ

注2. TCK2~TCK0ビットが " 101b " (TRDCLK入力)、かつTRDFCRレジスタのSTCLKビットが " 1 " (外部クロック入 力有効)のとき、有効です。

注3. リセット同期PWMモードではTRDCR1レジスタは使用しません。



- 注1.TRDSR0レジスタのb5には何も配置されていません。b5に書く場合、"0"を書いてください。読んだ場 合、その値は"1"です。
- 注2.書き込み結果は次のようになります。 ・読んだ結果が"1"の場合、同じビットに"0"を書くと"0"になります。
 - ・読んだ結果が"0"の場合、同じビットに"0"を書いても変化しません(読んだ後で、"0"から"1" に変化した場合、"0"を書いても"1"のままです)。
 - ・"1"を書いた場合は変化しません。
- 注3. TRDMRレジスタのBFjiビット(j=CまたはD)が"1"(TRDGRjiはバッファレジスタ)の場合を含みます。

図14.79 リセット同期PWMモード時のTRDSR0~TRDSR1レジスタ




図14.80 リセット同期PWMモード時のTRDIER0~TRDIER1レジスタ



図14.81 リセット同期PWMモード時のTRD0レジスタ




図14.82 リセット同期PWMモード時のTRDGRAi、TRDGRBi、TRDGRCi、TRDGRDiレジスタ

リセット同期PWMモードでは、次のレジスタは無効です。 TRDPMR, TRDOCR, TRDDF0, TRDDF1, TRDIORA0, TRDIORC0, TRDPOCR0, TRDIORA1, TRDIORC1, TRDPOCR1

表14.30 リセット同期PWMモード時のTRDGRjiレジスタの機能

レジスタ	設定	レジスタの機能	PWM出力端子
TRDGRA0	-	ジェネラルレジスタ。PWM周期を設定してください。	(TRDIOC0、PWM 周期ごとに出力反転)
TRDGRB0	-	ジェネラルレジスタ。PWM1出力の変化点を設定してください。	TRDIOB0 TRDIOD0
TRDGRC0	BFC0=0	(リセット同期PWMモードでは使用しません)	-
TRDGRD0	BFD0=0		
TRDGRA1	-	ジェネラルレジスタ。PWM2出力の変化点を設定してください。	TRDIOA1 TRDIOC1
TRDGRB1	-	ジェネラルレジスタ。PWM3出力の変化点を設定してください。	TRDIOB1 TRDIOD1
TRDGRC1	BFC1=0	(リセット同期PWMモードでは使用しません)	-
TRDGRD1	BFD1=0		
TRDGRC0	BFC0=1	バッファレジスタ。次回のPWM周期を設定してください (「14.3.2 バッファ動作」参照)。	(TRDIOC0、PWM 周期ごとに出力反転)
TRDGRD0	BFD0=1	バッファレジスタ。次回のPWM1出力の変化点を設定してください (「14.3.2 バッファ動作」参照)。	TRDIOB0 TRDIOD0
TRDGRC1	BFC1=1	バッファレジスタ。次回のPWM2出力の変化点を設定してください (「14.3.2 バッファ動作」参照)。	TRDIOA1 TRDIOC1
TRDGRD1	BFD1=1	バッファレジスタ。次回のPWM3出力の変化点を設定してください (「14.3.2 バッファ動作」参照)。	TRDIOB1 TRDIOD1

BFC0、BFD0、BFC1、BFD1: TRDMR レジスタのビット




図14.83 リセット同期PWMモードの動作例

14.3.9 相補PWMモード

同周期のPWM波形を正相3本、逆相3本、計6本出力します(三相、三角波変調、短絡防止時間あり)。 図 14.84 に相補 PWM モードのブロック図を、表 14.31 に相補 PWM モードの仕様を、図 14.85 ~ 図 14.92に相補PWMモード関連レジスタを、図14.93に相補PWMモードの出力モデルを、図14.94に相 補PWMモードの動作例を示します。





図14.84 相補PWMモードのブロック図

表14.31 相補PWMモードの仕様

項目	仕様	
カウントソース	f1、f2、f4、f8、f32、fOCO40M	
	TRDCLK端子に入力された外部信号(プログラムで有効エッジを選択可能)	
	TRDCR0 レジスタのTCK2~TCK0 ビットと、TRDCR1 レジスタのTCK2~TCK0	
	ビットは同じ値(同じカウントソース)にしてください。	
カウント動作	アップカウントまたはダウンカウント。	
	アップカウント中にTRD0 レジスタとTRDGRA0 レジスタがコンペアー致すると、	
	TRD0、TRD1ともダウンカウントになる。ダウンカウント中にTRD1レジスタが "0000h"から"FFFFh"になるとTRD0、TRD1ともアップカウントになる。	
PWM波形	0000H から FFFFH になるとTRD0、TRDTともチックガラクトになる。 PWM周期: 1/fk × (m+2-p) × 2(注1)	
VVIVI <i>N</i> Q/ID	短絡防止時間 : p	
	正相のアクティブレベル幅:1/fk × (m-n-p+1) × 2	
	逆相のアクティブレベル幅:1/fk × (n+1-p) × 2	
	fk: カウントソースの周波数	
	m: TRDGRA0 レジスタ設定値	
	n: TRDGRB0 レジスタ設定値 (PWM出力1)	
	TRDGRA1 レジスタ設定値 (PWM出力2)	
	TRDGRB1 レジスタ設定値 (PWM出力3)	
	p: TRD0 レジスタ設定値	
	m+2-p	
	正相	
	逆相	
	n+1-p p m-p-n+1 (アクティブレベルが " L " の場合)	
カウント開始条件	TRDSTR レジスタの TSTART0 ビットとTSTART1 ビットへの"1"(カウント開始) 書き込み	
 カウント停止条件	TRDSTRレジスタのCSEL0ビットが"1"に設定されているとき、TSTART0ビッ	
	トとTSTART1ビットへの"O"(カウント停止)書き込み(PWM出力端子はカウント	
	停止前の出力レベルを保持)	
割り込み要求発生タイミング	• コンペアー致(TRDi レジスタとTRDGRji レジスタの内容が一致)	
	• TRD1アンダフロー	
TRDIOA0端子機能	プログラマブル入出力ポート、またはTRDCLK(外部クロック)入力	
TRDIOB0端子機能	PWM 出力1正相出力	
TRDIOD0端子機能	PWM出力1逆相出力	
TRDIOA1端子機能	PWM出力2正相出力	
TRDIOC1端子機能	PWM出力2逆相出力	
TRDIOB1端子機能	PWM出力3正相出力	
TRDIOD1端子機能	PWM出力3逆相出力	
TRDIOC0端子機能	PWMの1/2周期ごとに出力反転	
INT0 端子機能	プログラマブル入出力ポート、パルス出力強制遮断信号入力、またはINTO割り込	
	み入力	
タイマの読み出し	TRDiレジスタを読むと、カウント値が読める	
タイマの書き込み	TRDi レジスタに書き込める	
選択機能	• パルス出力強制遮断信号入力(「14.3.4 パルス出力強制遮断」参照)	
	・正相、逆相のアクティブレベルと初期出力レベルを個々に選択	
	・バッファレジスタからの転送タイミング選択	
	• A/Dトリガ発生	

i=0 ~ 1、j=A、B、C、Dのいずれか

注1. カウント開始後、PWM周期は固定です。



注1. TRDSTRレジスタにはMOV命令を使用して書いてください(ビット命令を使用しないでください)。 タイマRD使用上の注意事項の「14.3.12.1 TRDSTRレジスタ」を参照してください。

注2. CSEL0ビットが"1"に設定されているとき、TSTART0ビットへ"0"を書いてください。

注3. CSEL1ビットが"1"に設定されているとき、TSTART1ビットへ"0"を書いてください。


注4.CSEL0ビットが " 0 " でコンペアー致信号(TRDIOA0)が発生したとき、 " 0 " (カウント停止)になります。

注5. CSEL1ビットが "0"でコンペアー致信号 (TRDIOA1) が発生したとき、 "0" (カウント停止) になります。

タイマRDモードレジスタ



図14.85 相補PWMモード時のTRDSTR、TRDMRレジスタ



- 注1.CMD1~CMD0ビットを"10b"、"11b"に設定したとき、TRDPMRレジスタの設定に係わらず、相補PWMモードになります。
- 注2.CMD1~CMD0ビットはTRDSTRレジスタのTSTARTO、TSTART1ビットがともに "0"(カウント停止)のときに書いてください。
- 注3. ADCONOレジスタのADCAPビットを"1"(タイマRDで開始)にしてください。
- 注4 . CMD1~CMD0ビットが"00b"(タイマモード・PWMモード・PWM3モード)のとき、PWM3ビットの設定が有効になります。

図14.86 相補PWMモード時のTRDFCRレジスタ





図14.87 相補PWMモード時のTRDOER1~TRDOER2レジスタ



注1. TRDFCRレジスタのSTCLKビットが"1"(外部クロック入力有効)のとき、有効です。

- 注2. TRDCROレジスタとTRDCR1レジスタの、TCK2~TCK0ビット、CKEG0~CKEG1ビットの設定は、同じにしてく ださい。
- 注3. TCK2~TCK0ビットが"101b"(TRDCLK入力)、かつTRDFCRレジスタのSTCLKビットが"1"(外部クロック入 力有効)のとき、有効です。

図14.88 相補PWMモード時のTRDCR0~TRDCR1レジスタ



- 注1. TRDSR0レジスタのb5には何も配置されていません。b5に書く場合、"0"を書いてください。読んだ場合、その値は"1"です。
- 注2. 書き込み結果は次のようになります。
 - ・読んだ結果が"1"の場合、同じビットに"0"を書くと"0"になります。
 - ・読んだ結果が"0"の場合、同じビットに"0"を書いても変化しません(読んだ後で、"0"から"1" に変化した場合、"0"を書いても"1"のままです)。
 - ・"1"を書いた場合は変化しません。
- 注3. TRDMRレジスタのBFjiビット(j=CまたはD)が"1"(TRDGRjiはバッファレジスタ)の場合を含む。

図14.89 相補PWMモード時のTRDSR0~TRDSR1レジスタ




図14.90 相補PWMモード時のTRDIER0~TRDIER1レジスタ




図 14.91 相補 PWM モード時の TRD0~ TRD1 レジスタ




図14.92 相補PWMモード時のTRDGRAi、TRDGRBi、TRDGRC1、TRDGRDiレジスタ

相補PWMモードでは、次のレジスタは無効です。

TRDPMR、TRDOCR、TRDDF0、TRDDF1、TRDIORA0、TRDIORC0、TRDPOCR0、TRDIORA1、TRDIORC1、TRDPOCR1

表14.32 相補PWMモード時のTRDGRjiレジスタの機能

レジスタ	設定	レジスタの機能	PWM出力端子
TRDGRA0	-	ジェネラルレジスタ。初期設定時PWM周期を設定してください。	(TRDIOC0半
		設定範囲:TRD0レジスタ設定値以上、	周期ごとに出
		FFFFh - TRD0 レジスタ設定値以下	力反転)
		TRDSTR レジスタのTSTART0、TSTART1 ビットが " 1 " (カウント開始)	
		のとき書き込まないでください。	
TRDGRB0	-	ジェネラルレジスタ。初期設定時PWM1出力の変化点を設定してくださ	TRDIOB0
		l 1.	TRDIOD0
		設定範囲:TRD0 レジスタ設定値以上、	
		TRDGRA0設定値 - TRD0 レジスタ設定値以下	
		TRDSTRレジスタのTSTART0、TSTART1ビットが"1"(カウント開始)	
		のとき書き込まないでください。	
TRDGRA1	-	ジェネラルレジスタ。初期設定時PWM2出力の変化点を設定してくださ	TRDIOA1
		\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\	TRDIOC1
		設定範囲:TRD0レジスタ設定値以上、	
		TRDGRA0設定値 - TRD0 レジスタ設定値以下	
		TRDSTR レジスタのTSTARTO、TSTART1 ビットが " 1 " (カウント開始)	
TDDODD4		のとき書き込まないでください。	TDDIOD4
TRDGRB1	-	ジェネラルレジスタ。初期設定時PWM3出力の変化点を設定してくださ	TRDIOB1 TRDIOD1
		い。 Lung等用・TRROL ジスクiug idu	TROIODT
		設定範囲:TRD0 レジスタ設定値以上、 TRDGRA0設定値 - TRD0 レジスタ設定値以下	
		TRDGRAU設定値 - TRDUレジスタ設定値以下 TRDSTR レジスタのTSTART0、TSTART1 ビットが " 1 " (カウント開始)	
		「RDSTRレクスタのTSTARTO、TSTARTTE タドが T (ガウノド開始) 「のとき書き込まないでください。	
TRDGRC0	_	OCC 音さ込みないてくたとい。 (相補PWMモードでは使用しません。)	<u> </u>
TRDGRD0	BFD0=1	バッファレジスタ。次回のPWM1出力の変化点を設定してください	TRDIOB0
TREGREG	DI D0=1	ハッファレシスタ。八回のPWMT出力の変化点を設定してください (「14.3.2 バッファ動作」参照)。	TRDIOD0
		(` 14.3.2 * パックァ動TF 」 参照)。 設定範囲:TRD0 レジスタ設定値以上、	11121020
		放足配囲・TRD0 レジスタ設定値以上、 TRDGRA0設定値 - TRD0 レジスタ設定値以下	
		TRDGRAU設定値・TRDUレジスタ設定値以下 初期設定はTRDGRB0レジスタと同じ値を設定してください。	
TRDGRC1	BFC1=1	バッファレジスタ。次回のPWM2出力の変化点を設定してください。	TRDIOA1
INDUNCT	BFC1=1	ハッファレンスタ。次回のPWM2両刀の変化点を設定してください (「14.3.2 バッファ動作」参照)。	TRDIOC1
		(` 14.3.2 * パッファ凱TF 」	INDIOOT
		放足配囲・TRD0 レジスタ設定値以上、 TRDGRA0設定値 - TRD0 レジスタ設定値以下	
		TRDGRAU設定値・TRDUレジスタ設定値以下 初期設定はTRDGRA1レジスタと同じ値を設定してください。	
TRDGRD1	BFD1=1		TRDIOB1
ועאטטאו	ו=וטרטו	バッファレジスタ。次回のPWM3出力の変化点を設定してください	TRDIOB1
		(「14.3.2 バッファ動作」参照)。	INDIODI
		設定範囲:TRD0レジスタ設定値以上、	
		TRDGRA0設定値 - TRD0 レジスタ設定値以下	
		初期設定はTRDGRB1レジスタと同じ値を設定してください。	

BFC0、BFD0、BFC1、BFD1: TRDMRレジスタのビット

TRDGRB0、TRDGRA1、TRDGRB1レジスタには、カウント開始後、直接値を書き込むことができ ない(禁止事項)ため、TRDGRD0、TRDGRC1、TRDGRD1をバッファレジスタとして使用してくださ い。ただし、TRDGRD0、TRDGRC1、TRDGRD1 の書き込みに際しては、BFD0、BFC1、BFD1 ビッ トを "0" (ジェネラルレジスタ) にして書き込み、その後 BFD0、BFC1、BFD1 ビットを "1" (バッ ファレジスタ)にしても構いません。




図14.93 相補PWMモードの出力モデル




図14.94 相補PWMモードの動作例

14.3.9.1 バッファレジスタからの転送タイミング

•TRDGRD0、TRDGRC1、TRDGRD1レジスタからTRDGRB0、TRDGRA1、TRDGRB1レジスタへの転送

TRDFCR レジスタの CMD1 ~ CMD0 ビットが "10b" の場合、TRD1 がアンダフローしたときに転送します。

CMD1~CMD0ビットが"11b"の場合、TRD0とTRDGRA0レジスタがコンペアー致したときに 転送します。

14.3.9.2 A/Dトリガ発生

TRD0とTRDGRA0レジスタのコンペアー致と、TRD1アンダフローを、A/Dコンバータの変換開始トリガとして使用できます。TRDFCRレジスタのADEG、ADTRGビットで選択してください。また、ADCON0レジスタのADCAPビットを"1"(タイマRDで開始)にしてください。

14.3.10 PWM3モード

同周期のPWM波形を2本出力します。

図 14.95 に PWM3 モードのブロック図を、表 14.33 に PWM3 モードの仕様を、図 14.96 ~ 図 14.103 に PWM3 モード関連レジスタを、図 14.104 に PWM3 モードの動作例を示します





図14.95 PWM3モードのブロック図

表14.33 PWM3モードの仕様

項目	仕様	
カウントソース	f1、f2、f4、f8、f32、fOCO40M	
カウント動作	TRD0はアップカウント (TRD1は使用しない)	
PWM波形	PWM周期 : 1/fk × (m+1) TRDIOA0出力のアクティブレベル幅: 1/fk × (m-n) TRDIOB0出力のアクティブレベル幅: 1/fk × (p-q) fk: カウントソースの周波数 m: TRDGRA0レジスタ設定値 n: TRDGRA1レジスタ設定値 p: TRDGRB0レジスタ設定値 q: TRDGRB1レジスタ設定値 TRDIOA0出力 TRDIOB0出力 TRDIOB0出力 (アクティブレベルが "H" の場合)	
カウント開始条件	TRDSTR レジスタのTSTART0 ビットへの " 1 " (カウント開始)書き込み	
カウント停止条件	 TRDSTRレジスタのCSEL0ビットが"1"に設定されているとき、TSTART0ビットへの"0"(カウント停止)書き込みPWM出力端子はカウント停止前の出力レベルを保持 TRDSTRレジスタのCSEL0ビットが"0"の場合、TRDGRA0コンペア一致でカウント停止PWM出力端子はコンペア一致による出力変化後のレベルを保持 	
割り込み要求発生タイミング	・コンペア一致(TRDi レジスタとTRDGRji レジスタの内容が一致) ● TRD0オーバフロー	
TRDIOA0、TRDIOB0端子機能	PWM出力	
TRDIOC0、TRDIOD0、 TRDIOA1~TRDIOD1端子機能	プログラマブル入出力ポート	
INTO端子機能	プログラマブル入出力ポート、パルス出力強制遮断信号入力、またはINTO割り込み入力	
タイマの読み出し	TRD0レジスタを読むと、カウント値が読める	
タイマの書き込み	TRD0 レジスタに書き込める	
選択機能	パルス出力強制遮断信号入力(「14.3.4 パルス出力強制遮断」参照)アクティブレベルを端子ごとに選択バッファ動作(「14.3.2 バッファ動作」参照)	

i=0 ~ 1、j=A、B、C、Dのいずれか



注1.TRDSTRレジスタにはMOV命令を使用して書いてください(ビット命令を使用しないでください)。 タイマRD使用上の注意事項の「14.3.12.1 TRDSTRレジスタ」を参照してください。

注2. CSEL0ビットが"1"に設定されているとき、TSTART0ビットへ"0"を書いてください。

注3. CSEL1ビットが"1"に設定されているとき、TSTART1ビットへ"0"を書いてください。

注4.CSEL0ビットが " 0 " でコンペアー致信号(TRDIOA0)が発生したとき、 " 0 " (カウント停止)になります。 注5.CSEL1ビットが " 0 " でコンペアー致信号(TRDIOA1)が発生したとき、 " 0 " (カウント停止)になります。

タイマRDモードレジスタ





図14.96 PWM3モード時のTRDSTR、TRDMRレジスタ



注1 . CMD1~CMD0ビットはTRDSTRレジスタのTSTART0、TSTART1ビットがともに"0"(カウント停止)のときに書いてください。

図14.97 PWM3モード時のTRDFCR レジスタ

注2 . CMD1 ~ CMD0ビットが " 00b " (タイマモード・PWMモード・PWM3モード)のとき、PWM3ビットの設定が有効になります。






図14.98 PWM3モード時のTRDOER1~TRDOER2レジスタ




- 注1. TRDOCRレジスタはTRDSTRレジスタのTSTART0、TSTART1ビットがともに"0"(カウント停止)のとき書いてください。
- 注2.端子の機能が波形出力の場合(表14.12、表14.13参照)、TRDOCRレジスタを設定したとき、初期出力レベルが出力されます。

タイマRD制御レジスタ0(注2)



- 注1 . TCK2~TCK0ビットが"101b"(TRDCLK入力)、かつTRDFCRレジスタのSTCLKビットが"1"(外部クロック入力有効)のとき、有効です。
- 注2. PWM3モードでは、TRDCR1レジスタは使用しません。

図14.99 PWM3モード時のTRDOCR、TRDCR0レジスタ



注1.書き込み結果は次のようになります。

- ・読んだ結果が"1"の場合、同じビットに"0"を書くと"0"になります。
- ・読んだ結果が"0"の場合、同じビットに"0"を書いても変化しません(読んだ後で、"0"から"1" に変化した場合、"0"を書いても"1"のままです)。
- ・"1"を書いた場合は変化しません。
- 注2. TRDMRレジスタのBFjiビット(j=CまたはD)が"1"(TRDGRjiはバッファレジスタ)の場合を含む。

図14.100 PWM3モード時のTRDSR0~TRDSR1レジスタ




図14.101 PWM3モード時のTRDIER0~TRDIER1レジスタ



図14.102 PWM3モード時のTRD0レジスタ




図14.103 PWM3モード時のTRDGRAi、TRDGRBi、TRDGRCi、TRDGRDiレジスタ

PWM3モードでは、次のレジスタは無効です。

TRDPMR、TRDDF0、TRDDF1、TRDIORA0、TRDIORC0、TRDPOCR0、TRDIORA1、TRDIORC1、 TRDPOCR1

表14.34 PWM3モード時のTRDGRjiレジスタの機能

レジスタ	設定	レジスタの機能	PWM出力端子
TRDGRA0	-	ジェネラルレジスタ。PWM周期を設定してください。	TRDIOA0
		設定範囲:TRDGRA1 レジスタ設定値以上	
TRDGRA1		ジェネラルレジスタ。PWM出力の変化点(アクティブレベルになるタイ	
		ミング)を設定してください。	
		設定範囲:TRDGRA0レジスタ設定値以下	
TRDGRB0		ジェネラルレジスタ。PWM出力の変化点(初期出力レベルに戻るタイミ	TRDIOB0
		ング)を設定してください。	
		設定範囲:TRDGRB1 レジスタ設定値以上、TRDGRA0 レジスタ設定値	
TRDGRB1		以下 ジュュニリージスク、DWM 中中の恋化上(スクニュブレジリニヤスクノ	_
INDGNBI		ジェネラルレジスタ。PWM出力の変化点(アクティブレベルになるタイミング)を設定してください。	
		設定範囲:TRDGRB0レジスタ設定値以下	
TRDGRC0	BFC0=0	(PWM3モードでは使用しません)	_
TRDGRC1	BFC1=0	(FWWS L = Cは使用しよせが) 	-
TRDGRD0	BFD0=0		
TRDGRD1	BFD1=0		
TRDGRC0	BFC0=1		TRDIOA0
		バッファ動作」参照)。	
		設定範囲:TRDGRC1 レジスタ設定値以上	
TRDGRC1	BFC1=1	バッファレジスタ。次回のPWM出力の変化点を設定してください	1
		(「14.3.2 バッファ動作」参照)。	
		設定範囲:TRDGRC0 レジスタ設定値以下	
TRDGRD0	BFD0=1	バッファレジスタ。次回のPWM出力の変化点を設定してください	TRDIOB0
		(「14.3.2 バッファ動作」参照)。	
		設定範囲:TRDGRD1 レジスタ設定値以上、TRDGRC0 レジスタ設定値	
		以下	1
TRDGRD1	BFD1=1	バッファレジスタ。次回のPWM出力の変化点を設定してください	
		(「14.3.2 バッファ動作」参照)。	
		設定範囲:TRDGRD0 レジスタ設定値以下	

BFC0、BFD0、BFC1、BFD1: TRDMR レジスタのビット

PWM3 モードでは使用しませんが、TRDGRC0、TRDGRC1、TRDGRD0、TRDGRD1 レジスタを バッファレジスタに使う際に、BFC0、BFC1、BFD0、BFD1 ビットを"0"(ジェネラルレジスタ)に して、TRDGRC0、TRDGRC1、TRDGRD0、TRDGRD1レジスタに値を書き込み、この後BFC0、BFC1、 BFD0、BFD1ビットを"1"(バッファレジスタ)にしても構いません。




図14.104 PWM3モードの動作例

14.3.11 タイマRD割り込み

タイマRDは、チャネル毎に6つの要因からタイマRD割り込み要求を発生します。タイマRD割り 込みはチャネル毎に1つのTRDiIC(i=0~1)レジスタ(IR ビット、ILVL0~ILVL2 ビット)と1つのベク タを持ちます。

表14.35にタイマRD割り込み関連レジスタを、図14.105にタイマRD割り込みのブロック図を示し ます。

表14.35 タイマRD割り込み関連レジスタ

	タイマRD	タイマRD	タイマRD
	ステータスレジスタ	割り込み許可レジスタ	割り込み制御レジスタ
チャネル0	TRDSR0	TRDIER0	TRD0IC
チャネル1	TRDSR1	TRDIER1	TRD1IC




図14.105 タイマRD割り込みのブロック図

タイマRD割り込みが、Iフラグ、IRビット、ILVL0~ILVL2ビットとIPLの関係で割り込み制御を 行うことは、他のマスカブル割り込みと同様です。しかし、複数の割り込み要求要因から、1つの割 り込み要因(タイマRD割り込み)を発生するため、他のマスカブル割り込みとは次のような違いがあ ります。

- ●TRDSRi レジスタのビットが"1"で、それに対応するTRDIERi レジスタのビットが"1"(割り込 み許可)の場合、TRDiICレジスタのIRビットが"1"(割り込み要求あり)になります。
- ●TRDSRi レジスタのビットと、それに対応するTRDIERi レジスタのビットのどちらか、または両 方が"0"になるとIRビットが"0"(割り込み要求なし)になります。すなわち、IRビットは、· 旦"1"になって、割り込みが受け付けられなかった場合も、割り込み要求を保持しません。
- IR ビットが"1"になった後、別の要求要因が成立した場合、IR ビットは"1"のまま変化しません。
- ●TRDIERI レジスタの複数のビットを"1"にしている場合、どの要求要因による割り込みかは、 TRDSRiレジスタで判定してください。
- TRDSRi レジスタの各ビットは、割り込みが受け付けられても自動的に"0"になりませんので、 割り込みルーチン内で" 0 "にしてください。" 0 "にする方法は「各モード毎のTRDSR0 ~ TRDSR1 レジスタ(図14.40、図14.55、図14.67、図14.79、図14.89、図14.100)」を参照してください。

TRDSRi レジスタは「各モード毎のTRDSR0~TRDSR1 レジスタ(図 14.40、図 14.55、図 14.67、図 14.79、図 14.89、図 14.100)」を、TRDIERi レジスタは「各モード毎のTRDIER0~TRDIER1 レジスタ(図 14.41、図 14.56、図 14.68、図 14.80、図 14.90、図 14.101)」を参照してください。

TRDiIC レジスタは「12.1.6 割り込み制御」、割り込みベクタは「12.1.5.2 可変ベクタテーブル」を参照してください。

14.3.12 タイマRD使用上の注意

14.3.12.1 TRDSTR レジスタ

- •TRDSTRレジスタはMOV命令を使用して書いてください。
- CSELi(i=0 ~ 1) ビットが"0"(TRDi レジスタと TRDGRAi レジスタのコンペアー致でカウント停止)の場合、TSTARTi ビットに"0"(カウント停止)を書いても、カウントは停止せず、TSTARTi ビットも変化しません。

したがって、CSELiビットが"0"のとき、TSTARTiビットを変化させずに他のビットを変更したい場合は、TSTARTiビットに"0"を書いてください。

また、プログラムでカウントを停止させる場合は、CSELi ビットを"1"にした後で、TSTARTi ビットに"0"を書いてください。同時に(1命令で)CSELi ビットに"1"、TSTARTi ビットに"0"を書いてもカウントは停止できません。

•TRDIOji(j=A、B、C、D) 端子をタイマ RD 出力で使用している場合の、カウント停止時の出力レベルを表 14.36 に示します。

表14.36 カウント停止時のTRDIOji(j=A、B、C、D)端子出力レベル

カウント停止方法	カウント停止時のTRDIOji端子出力
CSELiビットが " 1 " のときに、TSTARTiビットに " 0 " を書きカウント停止	直前の出力レベルを保持
CSELi ビットが"0"のときに、TRDi レジスタとTRDGRAi レジスタのコンペアー致でカウント停止	コンペアー致による出力変化後、そのレベ ルを保持

14.3.12.2 TRDi レジスタ(i=0 ~ 1)

•TRDSTR レジスタのTSTARTi ビットが"1"(カウント開始)の状態で、プログラムでTRDi レジスタに値を書き込む場合は、TRDi レジスタが"0000h"になるタイミングと重ならないように書いてください。

TRDi レジスタが "0000h" になるタイミングと、TRDi レジスタへの書き込むタイミングが重なると、値は書き込まれず、TRDi レジスタが "0000h" になります。

この注意事項は、TRDCRi レジスタの CCLR2 ~ CCLR0 ビットで次の選択をしている場合に該当します。

- "001b" (TRDGRAi レジスタとのコンペアー致でTRDi でクリア)
- "010b" (TRDGRBi レジスタとのコンペア一致でTRDi でクリア)
- "011b"(同期クリア)
- "101b" (TRDGRCi レジスタとのコンペア一致でTRDi でクリア)
- "110b" (TRDGRDi レジスタとのコンペア一致でTRDi でクリア)
- •TRDi レジスタに書いた後、同じレジスタを続けて読み出すと、書く前の値を読み出すことがあります。この場合は書き込みと読み出しの間で、JMP.B 命令を実行してください。

プログラム例 MOV.W #XXXXh, TRD0 ; 書き込み

JMP.B L1 ; JMP.B 命令 L1: MOV.W TRD0,DATA ; 読み出し

14.3.12.3 TRDSRi レジスタ(i=0~1)

TRDSRi レジスタに書いた後、同じレジスタを続けて読み出すと、書く前の値を読み出すことがあ ります。この場合は書き込みと読み出しの間で、JMP.B命令を実行してください。

プログラム例 MOV.B #XXh, TRDSR0 ;書き込み

> JMP.B ; JMP.B 命令 MOV.B TRDSR0,DATA ;読み出し

14.3.12.4 カウントソース切り替え

- •カウントソースを切り替える際は、カウントを停止した後、切り替えてください。 变更手順
- (1) TRDSTR レジスタのTSTARTi(i=0 ~ 1) ビットを " 0 " (カウント停止) にする
- (2) TRDCRi レジスタのTCK2~TCK0ビットを変更する

L1:

- カウントソースをfOCO40Mからその他のクロックに変更し、fOCO40Mを停止させる場合は、ク ロック切り替え設定後、f1の2サイクル以上待ってからfOCO40Mを停止させてください。 変更手順
- (1) TRDSTR レジスタのTSTARTi(i=0 ~ 1) ビットを "0" (カウント停止) にする
- (2) TRDCRi レジスタのTCK2 ~ TCK0 ビットを変更する
- (3) f1の2サイクル以上待つ
- (4) FRA0 レジスタの FRA00 ビットを "0"(高速オンチップオシレータ停止) にする

14.3.12.5 インプットキャプチャ機能

- インプットキャプチャ信号のパルス幅はタイマRDの動作クロック(「表14.11 タイマRDの動作 クロック」参照)の3サイクル以上にしてください。
- •TRDIOji(i=0 ~ 1、j=A、B、C、D のいずれか)端子にインプットキャプチャ信号が入力されてか ら、タイマRDの動作クロックの2~3サイクル後にTRDiレジスタの値をTRDGRiiレジスタに 転送します(デジタルフィルタなしの場合)。

14.3.12.6 リセット同期PWMモード

- •モータ制御に用いる場合はOLS0=OLS1で使用してください。
- •リセット同期PWMモードに設定するときは、次の手順で設定してください。
- (1) TRDSTR レジスタのTSTART0 ビットを "0" (カウント停止) にする
- (2) TRDFCR レジスタの CMD1 ~ CMD0 ビットを"00b"(タイマモード・PWM モード・PWM3 モード)にする
- (3) CMD1 ~ CMD0を "01b" (リセット同期PWMモード)にする
- (4) その他のタイマRD関連レジスタを再設定する

14.3.12.7 相補PWMモード

- ・モータ制御に用いる場合はOLS0=OLS1で使用してください。
- TRDFCR レジスタの CMD1 ~ CMD0 ビットを変更するときは、次の手順で変更してください。 変更手順:相補PWM モードにする場合(再設定含む)、または相補PWM モードでバッファレジス タからジェネラルレジスタへの転送タイミングを変更する場合
- (1) TRDSTR レジスタのTSTART0 ビット、TSTART1 ビットを両方とも"0"(カウント停止)にする
- (2) TRDFCR レジスタの CMD1 ~ CMD0 ビットを " 00b " (タイマモード・PWM モード・PWM3 モード) にする
- (3) CMD1 ~ CMD0を "10b"、または "11b" (相補PWMモード)にする
- (4) その他のタイマRD関連レジスタを再設定する

変更手順:相補PWMモードを止める場合

- (1) TRDSTR レジスタのTSTART0 ビット、TSTART1 ビットを両方とも"0"(カウント停止)にする
- (2) CMD1 ~ CMD0 ビットを "00b" (タイマモード・PWMモード・PWM3モード)にする
- •動作中にTRDGRA0、TRDGRB0、TRDGRA1、TRDGRB1レジスタに書き込まないでください。 PWM 波形を変更する場合は、TRDGRD0、TRDGRC1、TRDGRD1 レジスタへ書き込んだ値を、バッファ動作を用いてTRDGRB0、TRDGRA1、TRDGRB1レジスタへ転送してください。 ただし、TRDGRD0、TRDGRC1、TRDGRD1レジスタの書き込みに際しては、BFD0、BFC1、BFD1ビットを"0"(ジェネラルレジスタ)にして書き込み、その後BFD0、BFC1、BFD1ビットを"1"(バッファレジスタ)にしても構いません。

PWM周期は変更できません。

- TRDGRA0 レジスタに設定した値を m とすると、TRD0 レジスタはアップカウントからダウンカウントに変わるとき、m-1 m m+1 m m-1 とカウントします。
- m m+1 のとき、IMFA ビットが"1"になります。また、TRDFCR レジスタの CMD1 ~ CMD0 ビットが"11b"(相補PWMモード、TRD0とTRDGRA0レジスタのコンペアー致でバッファデータ転送)の場合、バッファレジスタ(TRDGRD0、TRDGRC1、TRDGRD1)の内容がジェネラルレジスタ(TRDGRB0、TRDGRA1、TRDGRB1)に転送されます。
- m+1 m m-1の動作ではIMFA ビットは変化せず、TRDGRA0 レジスタ等へのデータ転送もありません。




図14.106 相補PWMモード時のTRD0とTRDGRA0レジスタがコンペア一致したときの動作

- •TRD1 はダウンカウントからアップカウントに変わるとき、1-0 FFFFh 0-1とカウントします。
- 1 0 FFFFhの動作によって、UDFビットが"1"になります。また、TRDFCRレジスタのCMD1 ~ CMD0ビットが"10b"(相補PWMモード、TRD1のアンダフローでバッファデータ転送)の場合、バッファレジスタ(TRDGRD0、TRDGRC1、TRDGRD1)の内容がジェネラルレジスタ(TRDGRB0、TRDGRA1、TRDGRB1)に転送されます。

FFFFh 0 1の動作ではTRDGRB0レジスタ等へのデータ転送はありません。また、このとき、OVFビットは変化しません。




図14.107 相補PWMモード時のTRD1がアンダーフローしたときの動作

バッファレジスタからジェネラルレジスタへのデータ転送タイミングは、TRDFCR レジスタの CMD1~CMD0ビットで選択してください。ただし、次の場合はCMD1~CMD0ビットの値に関 係なく次のタイミングで転送します。

バッファレジスタの値 TRDGRA0レジスタの値の場合

TRD1 レジスタのアンダフローで転送します。

その後、"0001h"以上かつ TRDGRA0 レジスタの値より小さい値をバッファレジスタに設定 すると、設定後1回目にTRD1レジスタがアンダフローしたとき、ジェネラルレジスタへ転送 します。それ以降はCMD1~CMD0ビットで選択したタイミングで転送します。




図14.108 相補PWMモード時のバッファレジスタの値 TRDGRA0レジスタ値の場合の動作例

バッファレジスタの値が "0000h"の場合

TRD0とTRDGRA0レジスタのコンペア一致で転送します。

その後、"0001h"以上かつ TRDGRA0 レジスタの値より小さい値をバッファレジスタに設定 すると、設定後1回目にTRD0とTRDGRA0レジスタがコンペアー致したとき、ジェネラルレ ジスタへ転送します。それ以降はCMD1~CMD0ビットで選択したタイミングで転送します。




図14.109 相補PWMモード時のバッファレジスタの値が "0000h" の場合の動作例

14.3.12.8 カウントソースfOCO40M

カウントソースfOCO40Mについては、電源電圧VCC=3.0~5.5Vの範囲で使用することができます。 これ以外の電源電圧では、TRDCR0、TRDCR1レジスタのTCK2~TCK0ビットを "110b" (fOCO40M をカウントソースに選択)にしないでください。

14.4 タイマRE

タイマREは、4ビットカウンタと8ビットカウンタを持つタイマです。 タイマREは次のモードを持ちます。

アウトプットコンペアモード カウントソースをカウントし、コンペア一致を検出するモード タイマREのカウントソースは、タイマ動作の動作クロックになります。

14.4.1 アウトプットコンペアモード

カウントソースを2分周したものを、4ビットカウンタ、8ビットカウンタを使ってカウントし、8 ビットカウンタとコンペア値の一致を検出するモードです。

図 14.110 にアウトプットコンペアモードのブロック図を、表 14.37 にアウトプットコンペアモード の仕様を、図 14.111 ~ 図 14.115 にアウトプットコンペアモード関連レジスタを、図 14.116 にアウト プットコンペアモードの動作例を示します。




図14.110 アウトプットコンペアモードのブロック図

表14.37 アウトプットコンペアモードの仕様

項目	仕様
カウントソース	f4、f8、f32
カウント動作	• アップカウント
	●8ビットカウンタは、値がTREMINレジスタの内容と一致すると、値が " 00h " に
	戻り、カウントを継続。カウント停止中はカウント値を保持。
カウント周期	• RCS2=0(4 ビットカウンタ使用しない) の場合
	1/fi × 2 × (n + 1)
	• RCS2=1(4 ビットカウンタ使用する) の場合
	1/fi × 32 × (n + 1)
	fi:カウントソースの周波数
	n:TREMINレジスタの設定値
カウント開始条件	TRECR1 レジスタのTSTART ビットへの"1"(カウント開始)書き込み
カウント停止条件	TRECR1 レジスタのTSTART ビットへの " 0 " (カウント停止)書き込み
割り込み要求発生タイミング	8ビットカウンタの内容とTREMINレジスタの内容が一致したとき
TREO端子機能	次のいずれかを選択
	・プログラマブル入出力ポート
	• f2、f4、f8のいずれかを出力
6 (= 0 tt 7 1 1 1 1	・コンペア出力
タイマの読み出し	TRESECレジスタを読むと、8ビットカウンタの値が読める。
	TREMINレジスタを読むと、コンペア値が読める。
タイマの書き込み	TRESECレジスタへの書き込みはできない。
	TRECR1レジスタのTSTARTビットとTCSTFビットがともに"0"(タイマ停止)の
	とき、TREMINレジスタに書き込める。
選択機能	• 4ビットカウンタ使用選択
	・コンペア出力機能
	8ビットカウンタ値とTREMINレジスタの内容が一致するごとにTREO出力極性
	を反転。リセット解除後と、TRECR1のTRERSTビットによるタイマREリセッ
	│ ト後は " L " 出力。TSTART ビットを " O " (カウント停止) にすると出力レベルを
	保持。




図14.111 アウトプットコンペアモード時のTRESECレジスタ



図14.112 アウトプットコンペアモード時のTREMINレジスタ




図14.113 アウトプットコンペアモード時のTRECR1レジスタ





図14.114 アウトプットコンペアモード時のTRECR2レジスタ






図14.116 アウトプットコンペアモードの動作例

14.4.2 タイマRE使用上の注意

14.4.2.1 カウント開始、停止

タイマREにはカウント開始または停止を指示するためのTSTARTビットと、カウントが開始または停止したことを示すTCSTFビットがあります。TSTARTビットとTCSTFビットはともにTRECR1レジスタにあります。

TSTART ビットを "1" (カウント開始)にするとタイマREがカウントを開始し、TCSTF ビットが "1" (カウント開始)になります。TSTART ビットを "1"にした後 TCSTF ビットが "1"になるまで、最大でカウントソースの2サイクルかかります。この間、TCSTF ビットを除くタイマRE関連レジスタ(注1)をアクセスしないでください。

同様に、TSTART ビットを "0" (カウント停止)にするとタイマREがカウントを停止し、TCSTF ビットが "0" (カウント停止)になります。TSTART ビットを "0"にした後 TCSTF ビットが "0"になるまで、最大でカウントソースの2サイクル分の時間がかかります。この間、TCSTF ビットを除くタイマRE 関連レジスタをアクセスしないでください。

注1. タイマRE関連レジスタ: TRESEC、TREMIN、TRECR1、TRECR2、TRECSR

14.4.2.2 レジスタ設定

次のレジスタやビットは、タイマREが停止中に書いてください。

- •TRESEC、TREMIN、TRECR2レジスタ
- •TRECR1 レジスタのINTビット
- •TRECSRレジスタのRCS0~RCS2ビット

タイマREが停止中とは、TRECR1レジスタのTSTARTビットとTCSTFビットがともに"0"(タイマRE停止)の状態を指します。

また、TRECR2レジスタは、上記のレジスタやビットの設定の最後(タイマREカウント開始の直前)に設定してください。

15. シリアルインタフェース


シリアルインタフェースはUART0およびUART1の2チャネルで構成しています。UART0、UART1はそれ ぞれ専用の転送クロック発生用タイマを持ち独立して動作します。

図 15.1 に UARTi(i=0~1)のブロック図を、図 15.2 に送受信部のブロック図を示します。

UART0はクロック同期形シリアルI/Oモード、クロック非同期形シリアルI/Oモード(UARTモード)の2種 類のモードを持ちます。

UART1はクロック非同期形シリアルインタフェースモード(UARTモード)のみ持ちます。

図15.3~図15.6にUARTi関連のレジスタを示します。



UARTi(i=0~1)のブロック図 図 15.1






図15.2 送受信部のブロック図




- 注1. 転送データ長が9ビットの場合、上位バイト 下位バイトの順で書いてください。
- 注2. MOV命令を使用して書いてください

UARTi 受信バッファレジスタ(i=0~1)(注1)




- 注1. UiRBレジスタは必ず16ビット単位で読み出してください。
- 注2.SUM、PER、FER、OERビットは、UiMRレジスタのSMD2~SMD0ビットを"000b"(シリアルインタフェースは 無効)にしたとき、またはUiC1レジスタのREビットを"0"(受信禁止)にしたとき、"0"(エラーなし)になります(SUMビットは、PER、FER、OERビットがすべて"0"(エラーなし)になると、"0"(エラーなし)になります)。また、PER、FERビットはUiRBレジスタの上位バイトを読み出したとき、"0"になります。

UARTi ビットレートレジスタ(i=0~1)(注1、2、3)



- 注1. 送受信停止中に書いてください。
- 注2. MOV命令を使用して書いてください。
- 注3. UiCOレジスタのCLKO~1ビットを設定した後、UiBRGレジスタに書いてください。

U0TB~U1TB、U0RB~U1RB、U0BRG~U1BRGレジスタ 図15.3



۱١,

図15.4 U0MR ~ U1MR レジスタ

注3. UART1では、CKDIRビットは"0"(内部クロック)にしてください。

注4. UART1では、クロック同期形シリアルVOモードは選択できません。






図15.5 U0C0~U1C0レジスタ



注2. UARTモード時、UiRRMビットは"0"(連続受信モード禁止)にしてください。

UART1機能選択レジスタ



ポートモードレジスタ




図15.6 U0C1~U1C1、U1SR、PMRレジスタ

15.1 クロック同期形シリアルI/Oモード

クロック同期形シリアルI/Oモードは、転送クロックを用いて送受信を行うモードです。UARTOのみ 選択できます。

表15.1にクロック同期形シリアルI/Oモードの仕様を、表15.2にクロック同期形シリアルI/Oモード時 の使用レジスタと設定値(注1)を示します。

表15.1 クロック同期形シリアルI/Oモードの仕様

項目	仕様
転送データフォーマット	・転送データ長 8ビット
転送クロック	・U0MR レジスタのCKDIR ビットが " 0 " (内部クロック):fi/(2(n+1))
	fi=f1、f8、f32 n=U0BRG レジスタの設定値 00h ~ FFh
	・CKDIR ビットが " 1 " (外部クロック) : CLK0端子からの入力
送信開始条件	・送信開始には、以下の条件が必要です(注1)。
	U0C1 レジスタのTE ビットが " 1 " (送信許可)
	U0C1 レジスタのTI ビットが " 0 " (U0TB レジスタにデータあり)
受信開始条件	・受信開始には、以下の条件が必要です(注1)。
	U0C1レジスタのRE ビットが " 1 " (受信許可)
	U0C1 レジスタのTE ビットが " 1 " (送信許可)
	U0C1 レジスタのTI ビットが " 0 " (U0TB レジスタにデータあり)
割り込み要求発生タイミング	・送信する場合、次の条件のいずれかを選択できます。
	-U0IRS ビットが " 0 " (送信バッファ空):
	U0TBレジスタからUART0送信レジスタヘデータ転送時(送信開始時)
	-U0IRS ビットが " 1 " (送信完了): UART0送信レジスタからデータ送信完了時
	・受信する場合
	UARTO受信レジスタから、UORBレジスタヘデータ転送時(受信完了時)
エラー検出	・オーバランエラー (注2)
	UORBレジスタを読む前に次のデータ受信を開始し、次データの7ビット目を受
785 TO 144 QA	信すると発生
選択機能	・CLK極性選択
	転送データの出力と入力タイミングが、転送クロックの立ち上がりか立ち下がり かを選択
	かを選択 ・LSBファースト、MSBファースト 選択
	ビット0から送受信するか、またはビット7から送受信するかを選択
	・連続受信モード選択
	UORBレジスタを読み出す動作により、同時に受信許可状態になる

- -注1. 外部クロックを選択している場合、UOCOレジスタのCKPOLビットが"O"(転送クロックの立ち下がりで送信 データ出力、立ち上がりで受信データ入力)のときは外部クロックが " H " の状態で、CKPOL ビットが " 1 " (転送クロックの立ち上がりで送信データ出力、立ち下がりで受信データ入力)のときは外部クロックが"L" の状態で条件を満たしてください。
- 注2. オーバランエラーが発生した場合、UORBレジスタの受信データ(b0~b8)は不定になります。またSORICレジ スタのIRビットは変化しません。

表15.2 クロック同期形シリアルI/Oモード時の使用レジスタと設定値(注1)

レジスタ	ビット	機能
U0TB	0 ~ 7	送信データを設定してください
U0RB	0 ~ 7	受信データが読めます
	OER	オーバランエラーフラグ
U0BRG	0 ~ 7	ビットレートを設定してください
U0MR	SMD2 ~ SMD0	" 001b " にしてください
	CKDIR	内部クロック、外部クロックを選択してください
U0C0	CLK1 ~ CLK0	U0BRG レジスタのカウントソースを選択してください
	TXEPT	送信レジスタ空フラグ
	NCH	TXD0端子の出力形式を選択してください
	CKPOL	転送クロックの極性を選択してください
	UFORM	LSBファースト、またはMSBファーストを選択してください
U0C1	TE	送受信を許可する場合、"1"にしてください
	TI	送信バッファ空フラグ
	RE	受信を許可する場合、"1"にしてください
	RI	受信完了フラグ
	U0IRS	UARTO送信割り込み要因を選択してください
	U0RRM	連続受信モードを使用する場合、"1"にしてください

注1. この表に記載していないビットは、クロック同期形シリアルI/Oモード時に書く場合、"0"を書いてください。

表15.3にクロック同期形シリアルI/Oモード時の入出力端子の機能を示します。

UARTOの動作モード選択後、転送開始までは、TXDO端子は"H"レベルを出力します(NCHビットが "1"(Nチャネルオープンドレイン出力)の場合、ハイインピーダンス状態)。

表15.3 クロック同期形シリアルI/Oモード時の入出力端子の機能

端子名	機能	選択方法
TXD0(P1_4)	シリアルデータ出力	(受信だけを行うときはダミーデータ出力)
RXD0(P1_5)	シリアルデータ入力	PD1 レジスタのPD1_5ビット = 0
		(送信だけを行うときはP1_5を入力ポートとして使用可)
CLK0(P1_6)	転送クロック出力	U0MR レジスタのCKDIR ビット = 0
	転送クロック入力	U0MR レジスタのCKDIR ビット = 1
		PD1 レジスタのPD1_6ビット = 0




図15.7 クロック同期形シリアルI/Oモード時の送受信タイミング例

極性選択機能 15.1.1

図15.8に転送クロックの極性を示します。UOC0レジスタのCKPOLビットによって転送クロックの 極性を選択できます。




図15.8 転送クロックの極性

15.1.2 LSBファースト、MSBファースト選択

図 15.9 に転送フォーマットを示します。U0C0 レジスタの UFORM ビットで転送フォーマットを選択 できます。




図15.9 転送フォーマット

15.1.3 連続受信モード

U0C1 レジスタのU0RRM ビットを " 1 " (連続受信モード許可)に設定することによって、連続受信モードになります。連続受信モードでは、U0RB レジスタを読むことでU0C1 レジスタのTI ビットが " 0 " (U0TB にデータあり) になります。U0RRM ビットが " 1 " の場合、プログラムでU0TB レジスタ にダミーデータを書かないでください。

15.2 クロック非同期形シリアルI/O(UART) モード

クロック非同期形シリアル I/O モードは、任意のビットレート、転送データフォーマットを設定して 送受信を行うモードです。

表15.4にクロック非同期形シリアルI/Oモードの仕様を、表15.5にUARTモード時の使用レジスタと設 定値を示します。

表15.4 クロック非同期形シリアルI/Oモードの仕様

項目	仕様						
転送データフォーマット	・キャラクタビット(転送データ) 7ビット、8ビット、9ビット 選択可						
	・スタートビット 1ビット						
	・パリティビット 奇数、偶数、無し選択可						
	・ストップビット 1ビット、2ビット 選択可						
転送クロック	・UiMR レジスタのCKDIR ビットが " 0 " (内部クロック):fj/(16(n+1))						
	fj=f1、f8、f32 n=UiBRGレジスタの設定値 00h~FFh						
	・CKDIR ビットが " 1 " (外部クロック):fEXT/(16(n+1))						
	fEXTはCLK0端子からの入力 n=UiBRG レジスタの設定値 00h ~ FFh						
送信開始条件	・送信開始には、以下の条件が必要です。						
	UiC1 レジスタのTE ビットが " 1 " (送信許可)						
	UiC1 レジスタのTI ビットが " 0 " (UiTB レジスタにデータあり)						
受信開始条件	・受信開始には、以下の条件が必要です。						
	UiC1 レジスタの RE ビットが " 1 " (受信許可)						
	スタートビットの検出						
割り込み要求発生タイミング	・送信する場合、次の条件のいずれかを選択できます。						
	-UiIRSビットが " 0 " (送信バッファ空) :						
	UiTBレジスタからUARTi送信レジスタへデータ転送時(送信開始時)						
	-UilRS ビットが " 1 " (送信完了) : UARTi送信レジスタからデータ送信完了時						
	・受信する場合						
	T 支信する場合 UARTi受信レジスタから、UiRBレジスタヘデータ転送時(受信完了時)						
エラー検出	・オーバランエラー(注1) UiRB レジスタを読む前に次のデータ受信を開始し、次						
	のデータの最終ストップビットの1つ前のビットを受						
	信すると発生						
	ー・フレーミングエラー 設定した個数のストップビットが検出されなかったとき						
	に発生						
	・パリティエラー パリティ許可時にパリティビットとキャラクタビット中						
	の"1"の個数が設定した個数でなかったときに発生						
	・エラーサムフラグ オーバランエラー、フレーミングエラー、パリティエラー						
	のうちいずれかが発生した場合 " 1 " になる						

i=0 ~ 1

注1. オーバランエラーが発生した場合、UiRBレジスタの受信データ(b0~b8)は不定になります。またSiRICレジ スタのIRビットは変化しません。

表15.5 UARTモード時の使用レジスタと設定値

レジスタ	ビット	機能
UiTB	0 ~ 8	送信データを設定してください。(注1)
UiRB	0 ~ 8	受信データが読めます。(注1、2)
	OER、FER、PER、SUM	エラーフラグ
UiBRG	0 ~ 7	ビットレートを設定してください。
UiMR	SMD2 ~ SMD0	転送データが7ビットの場合、"100b"を設定してください。
		転送データが8ビットの場合、" 101b " を設定してください。
		転送データが9ビットの場合、" 110b " を設定してください。
	CKDIR	内部クロック、外部クロックを選択してください。(注3)
	STPS	ストップビットを選択してください。
	PRY、PRYE	パリティの有無、偶数奇数を選択してください。
UiC0	CLK1 ~ CLK0	UiBRG レジスタのカウントソースを選択してください。
	TXEPT	送信レジスタ空フラグ
	NCH	TXDi端子の出力形式を選択してください。
	CKPOL	"0"にしてください。
	UFORM	転送データ長8ビット時、LSBファースト、MSBファーストを選択できま
		ं
		転送データ長7ビットまたは9ビット時は"0"にしてください。
UiC1	TE	送信を許可する場合、"1"にしてください。
	TI	送信バッファ空フラグ
	RE	受信を許可する場合、"1"にしてください。
	RI	受信完了フラグ
	UilRS	UARTi送信割り込み要因を選択してください。
	UiRRM	"0"にしてください。
: 0 1		

i=0 ~ 1

- 注1. 使用するビットは次のとおりです。転送データ長7ビット:ビット0~6、転送データ長8ビット:ビット0~7、転送データ長9ビット:ビット0~8
- 注2. 転送データ長7ビットの場合のビット7~8、転送データ長8ビットの場合のビット8の内容は不定です。
- 注3. UARTOのみ外部クロックを選択できます。

表 15.6 に UART モード時の入出力端子の機能を示します。なお、UARTi(i=0~1)の動作モード選択後、転送開始までは、TXDi 端子は "H"レベルを出力します (NCH ビットが "1" (N チャネルオープンドレイン出力)の場合、ハイインピーダンス状態)。

表15.6 UARTモード時の入出力端子の機能

端子名	機能	選択方法
TXD0(P1_4)	シリアルデータ出力	(受信だけを行うときはポートとして使用不可)
RXD0(P1_5)	シリアルデータ入力	PD1 レジスタのPD1_5 ビット = 0
		(送信だけを行うときはP1_5を入力ポートとして使用可)
CLK0(P1_6)	プログラマブル入出力 ポート	U0MR レジスタのCKDIR ビット = 0
	転送クロック入力	UOMR レジスタのCKDIR ビット = 1
		PD1 レジスタのPD1_6 ビット = 0
TXD1(P6_6)	シリアルデータ出力	PMR レジスタのU1PINSEL ビット = 1
		(受信だけを行うときはポートとして使用不可)
RXD1(P6_7)	シリアルデータ入力	PMR レジスタのU1PINSEL ビット = 1
		PD6レジスタのPD6_7ビット=0
		(送信だけを行うときはP6_7を入力ポートとして使用可)




図15.10 UARTモード時の送信タイミング




図15.11 UARTモード時の受信タイミング例

15.2.1 ビットレート

UARTモードではUiBRGレジスタ(i=0~1)で分周した周波数の16分周がビットレートになります。

<UARTモード>

・内部クロック選択時

UiBRGレジスタへの設定値 = _______fj - 1

fj:UiBRGレジスタのカウントソースの周波数(f1、f8、f32)

・外部クロック選択時

UiBRGレジスタへの設定値 = <u>fEXT</u> - 1

fEXT: UiBRGレジスタのカウントソースの周波数(外部クロック)

i=0 ~ 1

図15.12 UiBRG レジスタ(i=0~1)の設定値の算出式

表15.7 UARTモード時のビットレート設定例(内部クロック選択時)

ビットレート	UiBRGの	システムクロック = 20 MHz			システムクロック = 8 MHz			
(bps)	カウント	UiBRGの	実時間(bps)	設定誤差	UiBRGの	実時間(bps)	設定誤差	
(~)	ソース	設定値	大 时间(pb3)	(%)	設定値	大 时间(pb3)	(%)	
1200	f8	129 (81h)	1201.92	0.16	51 (33h)	1201.92	0.16	
2400	f8	64 (40h)	2403.85	0.16	25 (19h)	2403.85	0.16	
4800	f8	32 (20h)	4734.85	- 1.36	12 (0Ch)	4807.69	0.16	
9600	f1	129 (81h)	9615.38	0.16	51 (33h)	9615.38	0.16	
14400	f1	86 (56h)	14367.82	- 0.22	34 (22h)	14285.71	- 0.79	
19200	f1	64 (40h)	19230.77	0.16	25 (19h)	19230.77	0.16	
28800	f1	42 (2Ah)	29069.77	0.94	16 (10h)	29411.76	2.12	
31250	f1	39 (27h)	31250.00	0.00	15 (0Fh)	31250.00	0.00	
38400	f1	32 (20h)	37878.79	- 1.36	12 (0Ch)	38461.54	0.16	
51200	f1	23 (17h)	52083.33	1.73	9 (09h)	50000.00	- 2.34	

i=0 ~ 1

15.3 シリアルインタフェース使用上の注意

み出したとき、"0"になります。

• クロック同期形シリアルI/Oモード、クロック非同期形シリアルI/Oモードにかかわらず、UiRB(i=0-1)レジスタを読み出すときは、必ず16ビット単位で読み出してください。 UiRBレジスタのPER、FERビットとUiC1レジスタのRIビットは、UiRBレジスタの上位バイトを読

受信エラーはUiRBレジスタを読み出し後、読み出した値で確認してください。

< 受信バッファレジスタを読み出すプログラム例 > MOV.W 00A6H, R0 ; U0RB レジスタの読み出し


- •転送データビット長9ビットのクロック非同期形シリアルI/Oモードで、UiTBレジスタに書く時は、 上位バイト 下位バイトの順で、8ビット単位で書いてください。
 - <送信バッファレジスタに書き込むプログラム例>

MOV.B #XXH, 00A3H ; U0TB レジスタの上位バイトへの書き込み MOV.B #XXH, 00A2H ; U0TB レジスタの下位バイトへの書き込み

16. クロック同期形シリアルインタフェース

クロック同期形シリアルインタフェースは、次の構成です。

クロック同期形シリアルインタフェース



クロック同期形シリアルインタフェースは、00B8h ~ 00BFh番地のレジスタを使用します。同じ番地でもモードによってレジスタやビットの名称、シンボル、機能が違います。詳細は各機能のレジスタ図を参照してください。

なお、クロック同期式通信モードとクロック同期式シリアルモードの違いは転送クロックの選択肢、クロック出力形式、データ出力形式の選択肢などです。

16.1 モード選択

クロック同期形シリアルインタフェースは4種類のモードを持ちます。

表 16.1 にモード選択に関わるビットを示します。各モードの詳細は「16.2 チップセレクト付クロック同期形シリアルI/O(SSU)」以降を参照してください。

表16.1 モード選択

PMR レジスタの IICSEL ビット	00B8h番地の ビット7 (ICCR1レジスタのICE ビット)	00BDh番地の ビット0 (SSMR2レジスタの SSUMS ビット、 SAR レジスタの FS ビット)	機能名	モード
0	0	0	チップセレクト付	クロック同期式通信モード
0	0	1	クロック同期形シ リアルI/O	4線式バス通信モード
1	1	0	I ² Cバスインタ	l ² Cバスインタフェースモード
1	1	1	フェース	クロック同期式シリアルモード

16.2 チップセレクト付クロック同期形シリアルI/O(SSU)

チップセレクト付クロック同期形シリアルI/Oは、クロック同期式のシリアルデータ通信が可能です。 表 16.2 にチップセレクト付クロック同期形シリアル I/O の仕様を、図 16.1 にチップセレクト付クロッ ク同期形シリアルI/Oブロック図を示します。

図16.2~図16.9にチップセレクト付クロック同期形シリアルI/O関連レジスタを示します。

表16.2 チップセレクト付クロック同期形シリアルI/Oの仕様

項目	仕様
転送データフォーマット	・転送データ長 8ビット 送信部および受信部がバッファ構造のため、シリアルデータの連続送信、連続受信が可能
動作モード	・クロック同期式通信モード ・4線式バス通信モード(双方向通信モード含む)
マスタ/スレーブデバイス	選択可能
入出力端子	SSCK(入出力): クロック入出力端子 SSI(入出力): データ入出力端子 SSO(入出力): データ入出力端子 SCS(入出力): チップセレクト入出力端子
転送クロック	 SSCRHレジスタのMSS ビットが " 0 " (スレ - ブデバイスとして動作)のとき外部クロック(SSCK端子から入力) SSCRHレジスタのMSS ビットが " 1 " (マスタデバイスとして動作)のとき内部クロック (f1/256、f1/128、f1/64、f1/32、f1/16、f1/8、f1/4 から選択できる、SSCK端子から出力) クロック極性と位相を選択できる
受信エラーの検出	・オーバランエラーを検出 受信時にオーバランエラーが発生し、異常終了したことを示す。SSSR レジスタ のRDRF ビットが"1"(SSRDR レジスタにデータあり)の状態で、次のシリアル データ受信を完了したとき、ORER ビットが"1"になる
マルチマスタエラーの検出	・コンフリクトエラーを検出 SSMR2 レジスタの SSUMS ビットが " 1 " (4線式バス通信モード)、SSCRH レジスタのMSS ビットが " 1 <u>" (マ</u> スタデバイスとして動作)の状態でシリアル通信を開始しようとしたとき、SCS 端子入力が " L " であれば SSSR レジスタの CE ビットが " 1 " になる。 SSMR2 レジスタの SSUMS ビットが " 1 " (4線式バス通信モード)、SS <u>CRH</u> レジスタのMSS ビットが " 0 " (スレ - ブデバイスとして動作)で転送途中に SCS 端子入力が" L "から" H "に変化したとき、SSSR レジスタの CE ビットが " 1 "になる。
割り込み要求	5種類(送信終了、送信データエンプティ、受信データフル、オーバランエラー、コ ンフリクトエラー)(注1)
選択機能	・データ転送方向 MSBファーストまたはLSBファーストを選択 ・SSCKクロック極性 クロック停止時のレベルを "L"か"H"かを選択 ・SSCKクロック位相 データ変化およびデータ取り込みのエッジを選択

注1. 割り込みベクタテーブルはチップセレクト付クロック同期形シリアルI/Oの1つです。





図16.1 チップセレクト付クロック同期形シリアルI/Oブロック図




注1.内部クロック選択時に、設定されたクロックが使用されます。

図16.2 SSCRHレジスタ

注2. MSSビットが"1"(マスタデバイスとして動作)のとき、SSCK端子は転送クロック出力端子になります。 SSSRレジスタのCEビットが"1"(コンフリクトエラー発生)になると、MSSビットは"0"(スレーブデバイスとして動作)になります。

注3. MSSビットが"0"(スレーブデバイスとして動作)のとき、RSSTPビットは無効です。



注1. SSCRH、SSCRL、SSMR、SSER、SSSR、SSMR2、SSTDR、SSRDRの各レジスタ

注2.送信前または送信後にSOLビットに書くと、シリアルデータ出力後のデータ出力を変更できます。SOL ビットに書くときは、MOV命令を使用してSOLPビットに"0"、SOLビットに"0"または"1"を同時に 書いてください。

注3. データ転送中はSOLビットに書かないでください。

図16.3 SSCRLレジスタ




図16.4 SSMR レジスタ





図16.5 SSER レジスタ



- 注1. CE、ORER、RDRF、TEND、TDREビットへの"1"書き込みは無効です。これらのビットを"0"にするには、"1"を読んだ後、"0"を書いてください。
- 注2. SSMR2レジスタのSSUMSビットが"1"(4線式バス通信モード)、SSCRHレジスタのMSSビットが"1"(マスタデバイスとして動作)の状態でシリアル通信を開始しようとしたとき、SCS端子入力が"L"であればCEビットが"1"になります。「16.2.7 SCS端子制御とアービトレーション」を参照してください。SSMR2レジスタのSSUMSビットが"1"(4線式バス通信モード)、SSCRHレジスタのMSSビットが"0"(スレープデバイスとして動作)で転送途中にSCS端子入力が"L"から"H"に変化したとき、CEビットが"1"になります。
- 注3. 受信時にオーバランエラーが発生し、異常終了したことを示します。RDRFビットが"1"(SSRDRレジスタにデータあり)の状態で、次のシリアルデータ受信を完了したとき、ORERビットが"1"になります。ORERビットが"1"(オーバランエラー発生)になった後、"1"の状態で受信はできません。またMSSビットが"1"(マスタデバイスとして動作)の状態では、送信もできません。
- 注4. RDRFビットはSSRDRレジスタからデータを読み出したとき、"0"になります。
- 注5. TEND、TDREビットはSSTDRレジスタにデータを書いたとき、"0"になります。
- 注6. TDREビットはSSERレジスタのTEビットを"1"(送信許可)にしたとき、"1"になります。
- 注7. SSSRレジスタを連続してアクセスする場合、アクセスする命令間にNOP命令を1つ以上挿入してください。

図16.6 SSSR レジスタ



- 注1. データ入出力端子の組合せは、「16.2.2.1 データ入出力端子とSSシフトレジスタの関係」を参照して ください。
- 注2. SSUMSビットが "0" (クロック同期式通信モード)のとき、CSS0、CSS1ビットの内容にかかわらず、SCS端 子はポートとして機能します。
- 注3. 転送開始前は、SCS入力端子として機能します。
- 注4.SSUMSビットが"0"(クロック同期式通信モード)のとき、BIDEビットは無効です。 注5.SOOSビットが"0"(CMOS出力)のとき、SSI端子およびSSO端子に対応するポート方向レジスタのビット を"0"(入力モード)にしてください。

図16.7 SSMR2レジスタ




図16.8 SSTDR、SSRDRレジスタ



図16.9 PMR レジスタ

16.2.1 転送クロック

転送クロックを7種類の内部クロック(f1/256、f1/128、f1/64、f1/32、f1/16、f1/8、f1/4)と、外部クロックから選択できます。

チップセレクト付クロック同期形シリアルI/Oを使用する場合はまず、SSMR2レジスタのSCKSビットを"1"にして、SSCK端子をシリアルクロック端子として選択してください。

SSCRH レジスタのMSS ビットが" 1"(マスタデバイスとして動作)のときは内部クロックが選択され、SSCK 端子が出力になります。転送が開始すると、SSCRH レジスタの CKS0 ~ CKS2 で選択された転送レートのクロックが、SSCK 端子から出力されます。

SSCRH レジスタのMSS ビットが" 0"(スレ - ブデバイスとして動作)のときは外部クロックが選択され、SSCK端子は入力になります。

16.2.1.1 転送クロックの極性、位相とデータの関係

SSMR2 レジスタの SSUMS ビットと SSMR レジスタの CPHS、CPOS ビットの組み合わせで、転送クロックの極性、位相および転送データの関係が変わります。

図16.10に転送クロックの極性、位相および転送データの関係を示します。

また、SSMR レジスタの MLS ビットの設定により、MSB ファーストで転送するか LSB ファーストで転送するかを選択できます。MLS ビットが "1"のときは、LSB から始まり最後に MSB の順で転送されます。MLS ビットが "0"のときは、MSB から始まり最後に LSB の順で転送されます。




図16.10 転送クロックの極性、位相および転送データの関係

16.2.2 SSシフトレジスタ(SSTRSR)

SSTRSRレジスタはシリアルデータを送受信するシフトレジスタです。

SSTDR レジスタから SSTRSR レジスタに送信データが転送されるとき、SSMR レジスタのMLS ビットが"0"(MSB ファースト)の場合は、SSTDR レジスタのビット0がSSTRSR レジスタのビット0に転送されます。MLS ビットが"1"(LSB ファースト)の場合は、SSTDR レジスタのビット0に転送されます。

16.2.2.1 データ入出力端子とSSシフトレジスタの関係

SSCRH レジスタの MSS ビットと SSMR2 レジスタの SSUMS ビットとの組み合わせにより、データ 入出力端子と SSTRSR レジスタの接続関係が変わります。また、SSMR2 レジスタの BIDE ビットに よっても接続関係が変わります。

図16.11にデータ入出力端子とSSTRSRレジスタの接続関係を示します。




図16.11 データ入出力端子とSSTRSRレジスタの接続関係

16.2.3 割り込み要求

チップセレクト付クロック同期形シリアルI/Oの割り込み要求には、送信データエンプティ、送信 終了、受信データフル、オーバランエラー、コンフリクトエラー割り込み要求があります。これらの 割り込み要求はチップセレクト付クロック同期形シリアルI/O割り込みベクタテーブルに割り付けら れているため、フラグによる要因の判別が必要です。

表16.3にチップセレクト付クロック同期形シリアルI/Oの割り込み要求を示します。

表16.3 チップセレクト付クロック同期形シリアルI/Oの割り込み要求

割り込み要求	略称	発生条件
送信データエンプティ	TXI	TIE=1かつTDRE=1
送信終了	TEI	TEIE=1かつTEND=1
受信データフル	RXI	RIE=1かつRDRF=1
オーバランエラー	OEI	RIE=1かつORER=1
コンフリクトエラー	CEI	CEIE=1かつCE=1

CEIE、RIE、TEIE、TIE: SSER レジスタのビット ORER、RDRF、TEND、TDRE: SSSRレジスタのビット

表16.3の発生条件が満たされたとき、チップセレクト付クロック同期形シリアルI/O割り込み要求 が発生します。チップセレクト付クロック同期形シリアルI/O割り込みルーチンで、それぞれの割り 込み要因を"0"にしてください。

ただし、TDRE ビット および TEND ビットは SSTDR レジスタに送信データを書くことで、RDRF ビット はSSRDR レジスタを読むことで自動的に"0"になります。特にTDRE ビット はSSTDR レジ スタに送信データを書いたとき、同時に再度TDREビットが"1"(SSTDRレジスタからSSTRSRレジ スタにデータ転送された)になり、さらにTDREビット を"0"(SSTDRレジスタからSSTRSRレジス タにデータ転送されていない)にすると、余分に1バイト送信する場合があります。

16.2.4 各通信モードと端子機能

チップセレクト付クロック同期形シリアルI/Oは各通信モードでSSCRHレジスタのMSSビットと、SSERレジスタのRE、TEビットの設定により、入出力端子の機能が変わります。

表16.4に通信モードと入出力端子の関係を示します。

表16.4 通信モードと入出力端子の関係

通信モード	ビットの設定				端子の状態			
通信モート	SSUMS	BIDE	MSS	TE	RE	SSI	SSO	SSCK
クロック同期式	0	無効	0	0	1	入力	- (注1)	入力
通信モード				1	0	- (注1)	出力	入力
					1	入力	出力	入力
			1	0	1	入力	- (注1)	出力
				1	0	- (注1)	出力	出力
					1	入力	出力	出力
4線式バス通信	1	0	0	0	1	- (注1)	入力	入力
モード				1	0	出力	- (注1)	入力
					1	出力	入力	入力
			1	0	1	入力	- (注1)	出力
				1	0	- (注1)	出力	出力
					1	入力	出力	出力
4線式バス(双方	1	1	0	0	1	- (注1)	入力	入力
向)通信モード(1	0	- (注1)	出力	入力
注2)			1	0	1	- (注1)	入力	出力
				1	0	- (注1)	出力	出力

注1. プログラマブル入出力ポートとして使用できます。

注2. 4線式バス(双方向)通信モード時は、TEおよびREビットを共に"1"にしないでください。

SSUMS、BIDE:SSMR2レジスタのビット

MSS: SSCRHレジスタのビット TE、RE: SSERレジスタのビット

16.2.5 クロック同期式通信モード

16.2.5.1 クロック同期式通信モードの初期化

図 16.12 にクロック同期式通信モードの初期化を示します。データの送信/受信前に、SSER レジス タのTEビットを"0"(送信禁止)、REビットを"0"(受信禁止)にして初期化してください。

なお、通信モードの変更、通信フォーマットの変更などの場合には、TEビットを"0"、REビット を"0"にしてから変更してください。

REビットを"0"にしても、RDRF、ORERの各フラグ、およびSSRDRレジスタの内容は保持されます。




図16.12 クロック同期式通信モードの初期化

16.2.5.2 データ送信

図16.13にデータ送信時の動作例(クロック同期式通信モード)を示します。データ送信時は以下の ように動作します。

チップセレクト付クロック同期形シリアルI/Oはマスタデバイスに設定したとき、同期クロックと データを出力します。スレーブデバイスに設定したとき、入力クロックに同期してデータを出力しま す。

TE ビットを"1"(送信許可)にした後、SSTDR レジスタに送信データを書くと、自動的に TDRE ビットが"0"(SSTDRレジスタからSSTRSRレジスタにデータ転送されていない)になり、SSTDRレ ジスタから SSTRSR レジスタにデータが転送されます。その後、TDRE ビットが " 1 " (SSTDR レジス タから SSTRSR レジスタにデータ転送された) になり、送信を開始します。このとき、SSER レジスタ のTIEビットが"1"の場合、TXI割り込み要求を発生します。

TDRE ビットが"0"の状態で1フレームの転送が終わると、SSTDR レジスタから SSTRSR レジス タにデータが転送され、次フレームの送信を開始します。TDREビットが"1"の状態で8ビット目が 送出されると、SSSR レジスタの TEND ビットが"1"(送信データの最後尾ビットの送信時、TDRE ビットが " 1 ")になり、その状態を保持します。このとき SSER レジスタの TEIE ビットが " 1 " (送信 終了割り込み要求許可)の場合、TEI割り込み要求を発生します。送信終了後、SSCK端子は"H"に 固定されます。

なお、SSSR レジスタの ORER ビットが " 1 " (オーバランエラー発生) の状態では、送信できませ ん。送信の前には、ORERビットが"0"であることを確認してください。

図16.14にデータ送信のフローチャート例(クロック同期式通信モード)を示します。




図16.13 データ送信時の動作例(クロック同期式通信モード)




図16.14 データ送信のフローチャート例(クロック同期式通信モード)

16.2.5.3 データ受信

図16.15にデータ受信時の動作例(クロック同期式通信モード)を示します。データ受信時は以下の ように動作します。

チップセレクト付クロック同期形シリアルI/Oはマスタデバイスに設定したとき、同期クロックを 出力し、データを入力します。スレーブデバイスに設定したとき、入力クロックに同期してデータを 入力します。

マスタデバイスに設定したときは、最初に SSRDR レジスタをダミーリードすることで受信クロッ クを出力し、受信を開始します。

8ビットのデータ受信後、SSSR レジスタのRDRF ビットが"1"(SSRDR レジスタにデータあり)に なり、SSRDRレジスタに受信データが格納されます。このとき、SSERレジスタのRIEビットが"1" (RXIおよびOEI割り込み要求許可)の場合、RXI割り込み要求を発生します。SSRDRレジスタを読む と、自動的にRDRFビットは"0"(SSRDRレジスタにデータなし)になります。

マスタデバイスに設定し受信を終了する場合には、SSCRHレジスタのRSSTPビットを"1"(1バイ トのデータ受信後、受信動作が終了)にした後、受信したデータを読んでください。これにより、8 ビット分クロックを出力し停止します。その後、SSER レジスタの RE ビットを"0"(受信禁止)に、 RSSTP ビットを"0"(1 バイトのデータ受信後も受信動作を継続)にし、最後に受信したデータを読 んでください。RE ビットが"1"(受信許可)の状態でSSRDR レジスタを読むと、受信クロックを再 度出力してしまいます。

RDRFビットが"1"の状態で8クロック目が立ち上がると、SSSRレジスタのORERビットが"1" (オーバランエラー発生)になり、オーバランエラー (OEI)が発生し、停止します。なお、ORER ビッ トが"1"の状態では受信できません。受信再開の前には、ORER ビットが"0"であることを確認し てください。

図16.16にデータ受信のフローチャート例(MSS=1)(クロック同期式通信モード)を示します。




図16.15 データ受信時の動作例(クロック同期式通信モード)




図16.16 データ受信のフローチャート例(MSS=1)(クロック同期式通信モード)

16.2.5.4 データ送受信

データ送受信は前述のデータ送信とデータ受信の複合的な動作になります。

SSTDR レジスタに送信データを書くと、送受信は開始されます。また、TDRE ビットが"1"(SSTDR レジスタから SSTRSR レジスタにデータ転送された)の状態で8クロック目の立ち上がった場合、またはORER ビットが"1"(オーバランエラー発生)になった場合、送受信動作は停止します。

なお、送信モード(TE=1)あるいは受信モード(RE=1)から、送受信モード(TE=RE=1)に切り替える場合は、一度 TE ビットを " 0 "、RE ビットを " 0 "にしてから変更してください。また、TEND ビットが " 0 " (送信データの最後尾ビットの送信時、TDRE ビットが " 0 ")、RDRF ビットが " 0 " (SSRDR レジスタにデータなし)、ORER ビットが " 0 " (オーバランエラーなし)であることを確認した後、TE およびRE ビットを " 1 " にしてください。

図16.17にデータ送受信のフローチャート例(クロック同期式通信モード)を示します。

送受信モード (TE=RE=1) から送受信モードを解除する場合、SSRDR レジスタを読んだ後、送受信モードを解除すると、クロックが出力される場合があります。これを回避するため、次のいずれかの手順で設定してください。

- •まずREビットを"0"にして、その後、TEビットを"0"にする
- ◆TEビットとREビットを同時に"0"にする

その後、受信モード(TE=0、RE=1)にする場合は、SRES ビットに"1"を書いた後、"0"にしてクロック同期形シリアルインタフェースコントロール部およびSSTRSR レジスタを初期化してから、RE ビットを"1"にしてください。




図16.17 データ送受信のフローチャート例(クロック同期式通信モード)

16.2.6 4線式バス通信モードの動作

4線式バス通信モードは、クロックライン、データ入力ライン、データ出力ライン、チップセレクトラインの4本のバスを使用して通信するモードです。このモードにはデータ入力ラインとデータ出力ラインを1端子で行う双方向モードも含みます。

データ入力ラインとデータ出力ラインは、SSCRHレジスタのMSSビットおよびSSMR2レジスタのBIDEビットの設定により、変わります。詳細は「16.2.2.1 データ入出力端子とSSシフトレジスタの関係」を参照してください。また、このモードではクロックの極性、位相とデータの関係をSSMRレジスタのCPOSビットおよびCPHSビットにより、設定できます。詳細は「16.2.1.1 転送クロックの極性、位相とデータの関係」を参照してください。

チップセレクトラインは、マスタデバイスの場合は出力制御、スレーブデバイ<u>スの</u>場合は入力制御します。マスタデバイスの場合はSSMR2 レジスタのCSS1 ビットを " 1 " にして SCS 端子を出力制御するか、あるいは汎用ポートを出力制御することができます。スレーブデバイスの場合は SSMR2 レジスタのCSS1、CSS0 ビットを " 01b " にして SCS 端子を入力として機能させます。

4線式バス通信モードでは、標準的にSSMRレジスタのMLSビットを"0"にして、MSBファーストで通信を行います。

16.2.6.1 4線式バス通信モードの初期化

図 16.18 に 4 線式バス通信モードの初期化を示します。データの送信 / 受信前に、SSER レジスタの TE ビットを "0"(送信禁止)、RE ビットを "0"(受信禁止)して初期化してください。

なお、通信モードの変更、通信フォーマットの変更などの場合には、TE ビットを "0"、RE ビットを "0" にしてから変更してください。

REビットを"0"にしても、RDRF、ORERの各フラグ、およびSSRDRレジスタの内容は保持されます。




図16.18 4線式バス通信モードの初期化

16.2.6.2 データ送信

図 16.19 にデータ送信時の動作例 (4 線式バス通信モード) を示します。データ送信時は以下のように動作します。

チップセレクト付クロック同期形シリアルI/Oはマスタデバイスに設定したとき、同期クロックとデータを出力します。スレーブデバイスに設定したとき、SCS端子が"L"入力状態で入力クロックに同期してデータを出力します。

TE ビットを"1"(送信許可)にした後、SSTDR レジスタに送信データを書くと、自動的に TDRE ビットが"0"(SSTDR レジスタから SSTRSR レジスタにデータ転送されていない)になり、SSTDR レジスタから SSTRSR レジスタにデータが転送されます。その後、TDRE ビットが"1"(SSTDR レジスタから SSTRSR レジスタにデータ転送された)になり、送信を開始します。このとき、SSER レジスタのTIE ビットが"1"の場合、TXI割り込み要求を発生します。

TDRE ビットが "0"の状態で1フレームの転送が終わると、SSTDR レジスタから SSTRSR レジスタにデータが転送され、次フレームの送信を開始します。TDREが "1"の状態で8ビット目が送出されると、SSSR レジスタの TEND ビットが "1"(送信データの最後尾ビットの送信時、TDRE ビットが "1")になり、その状態を保持します。このとき SSER レジスタの TEIE ビットが "1"(送信終了割り込み要求許可)の場合、TEI割り込み要求を発生します。送信終了後、SSCK 端子は "H"に固定され、SCS 端子は "H"になります。 \overline{SCS} 端子が "L"のまま連続的に送信する場合、8ビット目が送出される前に次の送信データを SSTDR レジスタに書いてください。

なお、SSSR レジスタの ORER ビットが"1"(オーバランエラー発生)の状態では、送信できません。送信の前には、ORER ビットが"0"であることを確認してください。

クロック同期式通信モードとの違いは、マスタデバイス時にSCS端子がハイインピーダンス状態では、SSO端子がハイインピーダンス状態となり、スレーブデバイス時にSCS端子が"H"入力状態では、SSI端子がハイインピーダンス状態となることです。

フローチャート例はクロック同期式通信モードと同じです(「図16.14 データ送信のフローチャート例(クロック同期式通信モード)」参照)。




図16.19 データ送信時の動作例(4線式バス通信モード)

16.2.6.3 データ受信

図 16.20 にデータ受信時の動作例 (4 線式バス通信モード) を示します。データ受信時は以下のように動作します。

チップセレクト付クロック同期形シリアルI/Oはマスタデバイスに設定したとき、同期クロックを出力し、データを入力します。スレーブデバイスに設定したとき、 \overline{SCS} 端子が " L " 入力状態で入力クロックに同期してデータを入力します。

マスタデバイスに設定したときは、最初に SSRDR レジスタをダミーリードすることで受信クロックを出力し、受信を開始します。

8 ビットのデータ受信後、SSSR レジスタのRDRF ビットが " 1 " (SSRDR レジスタにデータあり) になり、SSRDR レジスタに受信データが格納されます。このとき、SSER レジスタのRIE ビットが " 1 " (RXI および OEI 割り込み要求許可) の場合、RXI 割り込み要求を発生します。SSRDR レジスタを読むと、自動的にRDRF ビットは " 0 " (SSRDR レジスタにデータなし) になります。

マスタデバイスに設定し受信を終了する場合には、SSCRHレジスタのRSSTPビットを"1"(1バイトのデータ受信後、受信動作が終了)にした後、受信したデータを読んでください。これにより、8ビット分クロックを出力し停止します。その後、SSERレジスタのREビットを"0"(受信禁止)に、RSSTPビットを"0"(1バイトのデータ受信後も受信動作を継続)にし、最後に受信したデータを読んでください。REビットが"1"(受信許可)状態でSSRDRレジスタを読むと、受信クロックを再度出力してしまいます。

RDRF ビットが " 1 " の状態で 8 クロック目が立ち上がると、SSSR レジスタの ORER ビットが " 1 " (オーバランエラー発生) になり、オーバランエラー (OEI) が発生し、停止します。なお、ORER ビットが " 1 " の状態では受信できません、受信再開の前には、ORER ビットが " 0 " であることを確認してください。

RDRF ビット、ORER ビットが " 1 " になるタイミングは、SSMR レジスタの CPHS ビットの設定により異なります。このタイミングを図 16.20 に示します。CPHS ビットを " 1 " (奇数エッジでデータ取り込み) にした場合、フレームの途中でビットが" 1 "になるので、受信終了時には注意してください。フローチャート例はクロック同期式通信モードと同じです(「図 16.16 データ受信のフローチャー

ト例(MSS=1)(クロック同期式通信モード)」参照)。




図16.20 データ受信時の動作例(4線式バス通信モード)

16.2.7 SCS端子制御とアービトレーション

SSMR2 レジスタのSSUMS ビットを"1"(4線式バス通信モード)、CSS1 ビットを"1"(SCS 出力端子として機能) にした場合には、SSCRH レジスタのMSS ビットを"1"(マスタデバイスとして動作) にしてからシリアル転送を開始する前に、 \overline{SCS} 端子のアービトレーションをチェックします。この期間に同期化した内部 \overline{SCS} 信号が"L"になったことを検出すると、SSSR レジスタの \overline{CE} ビットが"1"(コンフリクトエラー発生) になり、自動的に \overline{MSS} ビットが"0"(スレーブデバイスとして動作) になります。図 $\overline{16.21}$ にアービトレーションチェックタイミングを示します。

なお、CE ビットが"1"の状態では、以後の送信動作ができません。したがって、送信をスタートする前に、CE ビットを"0"(コンフリクトエラーなし)にしてください。




図16.21 アービトレーションチェックタイミング

16.2.8 チップセレクト付クロック同期形シリアルI/O使用上の注意

チップセレクト付クロック同期形シリアル I/O を使用する場合には、PMR レジスタの IICSEL ビットを " 0 " (チップセレクト付クロック同期形シリアル I/O 機能を選択) にしてください。

16.3 I²Cバスインタフェース

I²Cバスインタフェースは、フィリップス社I²Cバスのデータ転送フォーマットに基づいてシリアル通信を行う回路です。

表 16.5 に I^2 C バスインタフェースの仕様、図 16.22 に I^2 C バスインタフェースブロック図、図 16.23 に SCL、SDA 端子の外部回路接続例を示します。

図16.24~図16.30にI²Cバスインタフェース関連レジスタを示します。

I²C busはオランダPHILIPS社の登録商標です。

表16.5 I²Cバスインタフェースの仕様

項目	仕様
通信フォーマット	 ・I²Cバスフォーマット ・マスタ/スレーブデバイスの選択可能 ・連続送信、連続受信が可能(シフトレジスタ、送信データレジスタ、受信データレジスタがそれぞれ独立しているため) ・マスタモードでは開始条件、停止条件の自動生成 ・送信時、アクノリッジビットを自動ロード ・ビット同期、ウエイト機能内蔵(マスタモードではビットごとにSCLの状態をモニタして自動的に同期を取る。転送準備ができていない場合、SCLを"L"にして待機させる。) ・SCL、SDA端子の直接駆動(Nチャネルオープンドレイン出力)が可能・クロック同期式シリアルフォーマット ・連続送信、連続受信が可能(シフトレジスタ、送信データレジスタ、受信データレジスタがそれぞれ独立しているため)
入出力端子	SCL(入出力): シリアルクロック入出力端子 SDA(入出力): シリアルデータ入出力端子
転送クロック	・ICCR1レジスタのMSTビットが"0"のとき 外部クロック(SCL端子から入力) ・ICCR1レジスタのMSTビットが"1"のとき ICCR1レジスタのCKS0~CKS3ビットで選択する内部クロック(SCL端子から出力)
受信エラーの検出	・オーバランエラーを検出(クロック同期式シリアルフォーマット) 受信時にオーバランエラーが発生したことを示す。ICSR レジスタの RDRF ビットが " 1 " (ICDRR レジスタにデータあり) の状態で、次のデータの最終ビットを受信したとき、ALビットが " 1 " になる
割り込み要因	・I ² Cバスフォーマット
選択機能	・I ² Cバスフォーマット - 受信時、アクノリッジの出力レベルを選択可能 ・クロック同期式シリアルフォーマット - データ転送方向にMSBファーストまたはLSBファーストを選択可能

注1. 割り込みベクタテーブルはI²Cバスインタフェースの1つです。




図16.22 I²Cバスインタフェースブロック図






図16.23 SCL、SDA端子の外部回路接続例




- 注1.マスタモードでは必要な転送レートに合わせて設定してください。転送レートについては、「表16.6 転送レート例」を参照してください。スレーブモードでは、送信モード時のデータセットアップ時間の 確保に使用されます。この時間はCKS3=0のとき10Tcyc、CKS3=1のとき20Tcycとなります。 (1Tcyc=1/f1(s))
- 注2. TRSビットは転送フレーム間で書き換えてください。
- 注3.スレーブ受信モードで開始条件後の7ビットがSARレジスタに設定したスレーブアドレスと一致し、8ビット目が"1"の場合、TRSビットが"1"になります。
- 注4. I^2 Cバスフォーマットのマスタモードでバス競合負けすると、MSTおよびTRSビットが"0"になり、スレーブ受信モードになります。
- 注5. クロック同期式シリアルフォーマットのマスタ受信モードでオーバランエラーが発生した場合、MSTビットが"0"になり、スレーブ受信モードになります。
- 注6. マルチマスタで使用する場合、TRSおよびMSTビットの設定にはMOV命令を使用してください。

図16.24 ICCR1レジスタ



- 注1. SDAOビットを書き換える場合は、同時にSDAOPビットに"0"をMOV命令を使用して書いてください。
- 注2. 転送動作中に書かないでください。
- 注3. マスタモード時に有効です。BBSYビットに書く場合は、同時にSCPビットに"0"をMOV命令を使用して 書いてください。開始条件の再発行時も、同様に実施してください。
- 注4.クロック同期シリアルフォーマット時は無効です。

図16.25 ICCR2 レジスタ



- 注1. 転送フレーム間で書き換えてください。"000b"以外の値を書くときは、SCL信号が"L"のときに書いてください。
- 注2.BC0~BC2ビットに書く場合は、同時にBCWPビットに"0"をMOV命令を使用して書いてください。
- 注3. アクノリッジを含むデータ転送終了後、BC2~BC0ビットは自動的に "000b"になります。開始条件検出時、BC2~BC0ビットは自動的に "000b" になります。
- 注4. クロック同期式シリアルフォーマット時は書き換えないでください。
- $\pm 5\cdot 1^2$ Cバスフォーマットのマスタモード時に、設定値が有効です。 1^2 Cバスフォーマットのスレーブモード時およびクロック同期シリアルフォーマット時は無効です。
- 注6. I²Cバスフォーマット時は、"0"にしてください。

図16.26 ICMR レジスタ




図16.27 ICIER レジスタ

IICバスステータ	スレジスタ	(注7)		
b7 b6 b5 b4 b3 b2 b1 b0	シンボル ICSR	アドレス 00BCh番地	リセット後の値 0000X000b	
	ビット シンボル	ビット名	機能	RW
	ADZ	ゼネラルコールアドレス認識フラ グ(注1、2)	ゼネラルコールアドレス検出したと き、 "1" になります。	RW
	- AAS	スレーブアドレス認識フラグ (注1)	スレーブ受信モードで開始条件直後の 第1フレームがSARレジスタのSVAO~ SVA6と一致した場合、"1"になりま す。(スレーブアドレス検出、ゼネラル コールアドレス検出)	RW
	- AL	アービトレーションロストフラグ /オーバランエラーフラグ(注1)	I ² Cバスフォーマットの場合、マスタモード時にバス競合負けしたことを示します。次のときに"1"になります。(注3) ・マスタ送信モード時、SCL信号の立ち上がりで内部SDA信号とSDA端子のレベルが不一致のとき・マスタ送信/受信モード時、開始条件検出時にSDA端子が"H"のときクロック同期フォーマットの場合、オーバランエラーが発生したこります。次のときに"1"になります。・RDRFビットが"1"の状態で、次のデータの最終ビットを受信したとき	RW
	STOP	停止条件検出フラグ(注1)	フレームの転送の完了後に停止条件を 検出したとき、"1"になります。	RW
	NACKF	ノーアクノリッジ検出フラグ (注1、4)	送信時、受信デバイスからアクノリッ ジがなかったとき、 "1" になります。	RW
	RDRF	レシーブデータレジスタフル (注1、5)	ICDRSレジスタからICDRRレジスタに 受信データが転送されたとき、"1"に なります。	RW
	- TEND	トランスミットエンド(注1、6)	I ² Cバスフォーマットの場合、TDREビットが"1"の状態でSCL信号の9クロック目が立ち上がったとき、"1"になります。 クロック同期フォーマットの場合、送信フレームの最終ビットを送出したとき、"1"になります。	RW
>+a	TDRE	トランスミットデータエンプティ (注1、6) f後、"0"を書くと"0"になりま	・ICDRTレジスタからICDRSレジスタ にデータ転送されて、ICDRTレジス タが空になったとき ・ICCR1レジスタのTRSビットを"1" (送信モード)にしたとき ・開始条件(再送含む)を発行したとき ・スレーブ受信モードからスレーブ送 信モードに変わったとき	RW

- 注1. 各ビットは"1"を読んだ後、"0"を書くと"0"になります。
- 注2.1°Cバスフォーマットのスレーブ受信モードのとき有効。
- 注3.複数のマスタがほぼ同時にバスを占有しようとしたときに、 I^2 CバスインタフェースはSDAをモニタし、自分が出したデータと異なった場合、ALフラグを"1"にして、バスが他のマスタによって占有されたこと を示します。
- 注4. NACKFビットはICIERレジスタのACKEビットが"1"(受信アクノリッジが"1"の場合、転送中止)のとき有 効です。
- 注5.RDRFビットはICDRRレジスタからデータを読み出したとき、"0"になります。 注6.TEND、TDREビットはICDRTレジスタにデータを書いたとき、"0"になります。
- 注7. ICSRレジスタを連続してアクセスする場合、アクセスする命令間にNOP命令を1つ以上挿入してください。

図16.28 ICSR レジスタ




図16.29 SAR、ICDRT、ICDRR、ICDRSレジスタ



図16.30 PMR レジスタ

16.3.1 転送クロック

ICCR1 レジスタのMST ビットが " 0 " のとき、転送クロックはSCL端子から入力される外部クロックです。

ICCR1レジスタのMSTビットが"1"のとき、転送クロックはICCR1レジスタのCKS0~CKS3ビットで選択された内部クロックになり、SCL端子から出力されます。

表16.6に転送レート例を示します。

表16.6 転送レート例

ICCR1 レジスタ			走关力口…力	転送レート					
CKS3	CKS2	CKS1	CKS0	転送クロック	f1=5MHz	f1=8MHz	f1=10MHz	f1=16MHz	f1=20MHz
0	0	0	0	f1/28	179kHz	286kHz	357kHz	571kHz	714kHz
			1	f1/40	125kHz	200kHz	250kHz	400kHz	500kHz
		1	0	f1/48	104kHz	167kHz	208kHz	333kHz	417kHz
			1	f1/64	78.1kHz	125kHz	156kHz	250kHz	313kHz
	1	0	0	f1/80	62.5kHz	100kHz	125kHz	200kHz	250kHz
			1	f1/100	50.0kHz	80.0kHz	100kHz	160kHz	200kHz
		1	0	f1/112	44.6kHz	71.4kHz	89.3kHz	143kHz	179kHz
			1	f1/128	39.1kHz	62.5kHz	78.1kHz	125kHz	156kHz
1	0	0	0	f1/56	89.3kHz	143kHz	179kHz	286kHz	357kHz
			1	f1/80	62.5kHz	100kHz	125kHz	200kHz	250kHz
		1	0	f1/96	52.1kHz	83.3kHz	104kHz	167kHz	208kHz
			1	f1/128	39.1kHz	62.5kHz	78.1kHz	125kHz	156kHz
	1	0	0	f1/160	31.3kHz	50.0kHz	62.5kHz	100kHz	125kHz
			1	f1/200	25.0kHz	40.0kHz	50.0kHz	80.0kHz	100kHz
		1	0	f1/224	22.3kHz	35.7kHz	44.6kHz	71.4kHz	89.3kHz
			1	f1/256	19.5kHz	31.3kHz	39.1kHz	62.5kHz	78.1kHz

16.3.2 割り込み要求

 I^2 Cバスインタフェースの割り込み要求は、 I^2 Cバスフォーマット時に6種類、クロック同期式シリアルフォーマット時に4種類あります。

表16.7にI²Cバスインタフェースの割り込み要求を示します。

これらの割り込み要求はI²Cバスインタフェース割り込みベクタテーブルに割り付けられているため、各ビットによる要因の判別が必要です。

表16.7 I²Cバスインタフェースの割り込み要求

			フォーマット		
割り込み要求		発生条件 	l ² Cバス	クロック同期 式シリアル	
送信データエンプティ	TXI	TIE=1かつTDRE=1	有効	有効	
送信終了	TEI	TEIE=1かつTEND=1	有効	有効	
受信データフル	RXI	RIE=1かつRDRF=1	有効	有効	
停止条件検出	STPI	STIE=1かつSTOP=1	有効	無効	
NACK検出	NAKI	NAKIE=1かつAL=1 (または	有効	無効	
アービトレーションロスト/		NAKIE=1 かつNACKF=1)	有効	有効	
オーバランエラー					

STIE、NAKIE、RIE、TEIE、TIE: ICIERレジスタのビット

AL、STOP、NACKF、RDRF、TEND、TDRE: ICSR レジスタのビット

表 16.7 の発生条件が満たされたとき、 I^2 Cバスインタフェース割り込み要求が発生します。 I^2 Cバスインタフェース割り込みルーチンで、それぞれの割り込み発生条件を"0"にしてください。

ただし、TDRE ビット および TEND ビットは ICDRT レジスタに送信データを書くことで、RDRF ビット は ICDRR レジスタを読むことで、自動的に "0"になります。特に TDRE ビット は ICDRT レジスタに送信データを書いたとき "0"になり、ICDRT レジスタから ICDRS レジスタにデータ転送されたときに TDRE ビット が 1 "になり、さらに TDRE ビット を "0"にすると、余分に 1 バイト送信する場合があります。また、STIE ビットを "1"(停止条件検出割り込み要因許可)にするのは、STOP ビットが "0"のときにしてください。

16.3.3 I²Cバスインタフェースモード

16.3.3.1 I²Cバスフォーマット

SARレジスタのFSビットを"0"にすると、I²Cバスフォーマットで通信します。

図16.31にI²Cバスフォーマットとバスタイミングを示します。開始条件に続く第1フレームは、常に8ビット構成になります。




図16.31 I²Cバスフォーマットとバスタイミング

16.3.3.2 マスタ送信動作

マスタ送信モードでは、マスタデバイスが送信クロックと送信データを出力し、スレーブデバイスがアクノリッジを返します。

図 $16.32 \sim$ 図 16.33 にマスタ送信モードの動作タイミング(I^2 C バスインタフェースモード)を示します。

以下にマスタ送信モードの送信手順と動作を示します。

- (1) ICSR レジスタのSTOPビットを初期化するために"0"にしてください。その後、ICCR1 レジスタの ICE ビットを"1"(転送動作可能状態)にしてください。その後、ICMR レジスタのWAIT、MLS ビット、ICCR1 レジスタのCKS0~CKS3 ビットなどを設定してください(初期設定)。
- (2) ICCR2レジスタのBBSYビットを読んで、バスが開放状態であることを確認後、ICCR1レジスタのTRS、MSTビットをマスタ送信モードに設定してください。その後、BBSY=1とSCP=0をMOV命令で書いてください(開始条件発行)。これにより開始条件を生成します。
- (3) ICSR レジスタのTDRE ビットが"1"であることを確認した後、ICDRT レジスタに送信データ (1 バイト目はスレーブアドレスとR/W を示すデータ)を書いてください。このとき TDRE ビットは自動的に"0"になり、ICDRT レジスタから ICDRS レジスタにデータが転送されて、再び TDRE ビットが"1"になります。
- (4) TDRE ビットが"1"の状態で1バイト送信が完了し、送信クロックの9クロック目の立ち上が りでICSR レジスタのTEND ビットが"1"になります。ICIER レジスタの ACKBR ビットを読 んで、スレーブデバイスが選択されたことを確認した後、2バイト目のデータをICDRT レジス 夕に書いてください。ACKBR ビットが"1"のときはスレーブデバイスが認識されていない ため、停止条件を発行してください。停止条件の発行は、BBSY=0とSCP=0をMOV命令で書 くことで行われます。なおデータの準備ができるまで、または停止条件を発行するまではSCL が"L"に固定されます。
- (5) 2 バイト目以降の送信データは、TDRE ビットが"1"になるたびに、ICDRT レジスタにデータを書いてください。
- (6) 送信するバイト数を ICDRT レジスタに書いたとき、その後は TDRE ビットが"1"の状態で TEND ビットが"1"になるまで待ってください。または、ICIER レジスタの ACKE ビットが"1"(受信アクノリッジが"1"の場合、転送中止)の状態で、受信デバイスからのNACK(ICSR レジスタの NACKF=1)を待ってください。その後、停止条件を発行して TEND ビット、あるいはNACKFビットを"0"にしてください。
- (7) ICSR レジスタのSTOPビットが"1"になったとき、スレーブ受信モードに戻してください。




図16.32 マスタ送信モードの動作タイミング(I²Cバスインタフェースモード)(1)




図16.33 マスタ送信モードの動作タイミング(I²Cバスインタフェースモード)(2)

16.3.3.3 マスタ受信動作

マスタ受信モードでは、マスタデバイスが受信クロックを出力し、スレーブデバイスからデータを 受信してアクノリッジを返します。

図 16.34 ~ 図 16.35 にマスタ受信モードの動作タイミング(I^2 C バスインタフェースモード)を示します。

以下にマスタ受信モードの受信手順と動作を示します。

- (1) ICSR レジスタのTENDビットを"0"にした後、ICCR1 レジスタのTRS ビットを"0"にして、マスタ送信モードからマスタ受信モードに切り替えてください。その後、ICSR レジスタのTDRE ビットを"0"にしてください。
- (2) ICDRR レジスタをダミーリードすると受信を開始し、内部クロックに同期して受信クロックを出力し、データを受信します。マスタデバイスは受信クロックの9クロック目に、ICIER レジスタの ACKBT ビットで設定したレベルを、SDA に出力します。
- (3) 1フレームのデータ受信が終了し、受信クロックの9クロック目の立ち上がりで、ICSR レジスタのRDRF ビットが " 1 " になります。このとき、ICDRR レジスタを読むと、受信したデータを読み出すことができ、同時にRDRF ビットは " 0 " になります。
- (4) RDRFビットが"1"になるたびにICDRRレジスタを読むことで、連続的に受信できます。なお、別処理でRDRFビットが"1"になった状態で、ICDRRレジスタの読み出しが遅れて8クロック目が立ち下がった場合、ICDRRレジスタを読むまでSCLが"L"に固定されます。
- (5) 次の受信が最終フレームの場合、ICDRR レジスタを読む前にICCR1 レジスタのRCVD ビットを"1"(次の受信動作を禁止)にしてください。これにより次の受信後、停止条件発行可能状態になります。
- (6) 受信クロックの9クロック目の立ち上がりでRDRFビットが"1"になったとき、停止条件を 発行してください。
- (7) ICSR レジスタのSTOP ビットが"1"になったとき、ICDRR レジスタを読んでください。その後、RCVD ビットを"0"(次の受信動作を継続)にしてください。
- (8) スレーブ受信モードに戻してください。




図16.34 マスタ受信モードの動作タイミング(I²Cバスインタフェースモード)(1)




図16.35 マスタ受信モードの動作タイミング(I²Cバスインタフェースモード)(2)

16.3.3.4 スレーブ送信動作

スレーブ送信モードでは、スレーブデバイスが送信データを出力し、マスタデバイスが受信クロックを出力してアクノリッジを返します。

図 $16.36 \sim 図 16.37$ にスレーブ送信モードの動作タイミング (I^2 C バスインタフェースモード) を示します。

以下にスレーブ送信モードの送信手順と動作を示します。

- (1) ICCR1 レジスタの ICE ビットを"1"(転送動作可能状態)にしてください。その後、ICMR レジスタの WAIT、MLS ビット、ICCR1 レジスタの CKS0 ~ CKS3 ビットなどを設定してください(初期設定)。次にICCR1 レジスタの TRS、MST ビットを"0"にして、スレープ受信モードでスレープアドレスが一致するまで待ってください。
- (2) 開始条件を検出した後の第1フレームでスレーブアドレスが一致したとき、9クロック目の立ち上がりで、スレーブデバイスはICIERレジスタのACKBTビットで設定したレベルをSDAに出力します。このとき、8ビット目のデータ(R/W)が"1"のとき、TRSビットおよびICSRレジスタのTDREビットが"1"になり、自動的にスレーブ送信モードに切り替わります。TDREビットが"1"になるたびにICDRTレジスタに送信データを書くと、連続送信が可能です。
- (3) 最終送信データをICDRT レジスタに書いた後にTDRE ビットが" 1 "になったとき、TDRE ビットが" 1 " の状態で ICSR レジスタの TEND ビットが" 1 " になるまで待ってください。TEND ビットが" 1 " になったら、TEND ビットを" 0 " にしてください。
- (4) 終了処理のためTRSビットを"0"にし、ICDRRレジスタをダミーリードしてください。これによりSCLが開放されます。
- (5) TDREビットを"0"にしてください。




図16.36 スレーブ送信モードの動作タイミング(I²Cバスインタフェースモード)(1)




図16.37 スレーブ送信モードの動作タイミング(I²Cバスインタフェースモード)(2)

16.3.3.5 スレーブ受信動作

スレーブ受信モードでは、マスタデバイスが送信クロックと送信データを出力し、スレーブデバイスがアクノリッジを返します。

図 $16.38 \sim 図 16.39$ にスレープ受信モードの動作タイミング (I^2 C バスインタフェースモード)を示します。

以下にスレーブ受信モードの受信手順と動作を示します。

- (1) ICCR1 レジスタの ICE ビットを"1"(転送動作可能状態)にしてください。その後、ICMR レジスタの WAIT、MLS ビット、ICCR1 レジスタの CKS0 ~ CKS3 ビットなどを設定してください(初期設定)。次にICCR1 レジスタの TRS、MST ビットを"0"にして、スレープ受信モードでスレープアドレスが一致するまで待ってください。
- (2) 開始条件を検出した後の第1フレームでスレーブアドレスが一致したとき、9クロック目の立ち上がりで、スレーブデバイスはICIER レジスタのACKBTビットで設定したレベルをSDAに出力します。同時にICSR レジスタのRDRFビットが"1"になりますので、ICDRR レジスタをダミーリード(読み出したデータはスレーブアドレス+R/Wを示すので不要)してください。
- (3) RDRF ビットが"1"になるたびに、ICDRR レジスタを読んでください。RDRF ビットが"1" の状態で8クロック目が立ち下がると、ICDRR レジスタを読むまでSCLが"L"に固定されます。ICDRR レジスタを読む前に行ったマスタデバイスに返すアクノリッジの設定変更は、次の転送フレームに反映されます。
- (4) 最終バイトの読み出しも、同様にICDRRレジスタを読むことで行います。




図16.38 スレーブ受信モードの動作タイミング(I²Cバスインタフェースモード)(1)




図16.39 スレーブ受信モードの動作タイミング(I²Cバスインタフェースモード)(2)

16.3.4 クロック同期形シリアルモード

16.3.4.1 クロック同期式シリアルフォーマット

SAR レジスタのFS ビットを"1"にすると、クロック同期式シリアルフォーマットで通信します。 図16.40にクロック同期式シリアルフォーマットの転送フォーマットを示します。

ICCR1レジスタのMSTビットが"1"のときSCLから転送クロック出力となり、MSTビットが"0" のとき外部クロック入力となります。

転送データはSCLクロックの立ち下がりから立ち下がりまで出力され、SCLクロックの立ち上がり エッジのデータの確定が実施されます。データの転送順はICMRレジスタのMLSビットにより、MSB ファーストかLSBファーストかを選択可能です。また、ICCR2レジスタのSDAOビットにより、転送 待機中にSDAの出力レベルを変更することができます。




図16.40 クロック同期式シリアルフォーマットの転送フォーマット

16.3.4.2 送信動作

送信モードでは転送クロックの立ち下がりに同期して、送信データを SDA から出力します。転送 クロックはICCRI レジスタのMST ビットが "1"とき出力、MST ビットが "0"とき入力となります。 図16.41に送信モードの動作タイミング(クロック同期式シリアルモード)を示します。

以下に送信モードの手順と動作を示します。

- (1) ICCR1 レジスタのICE ビットを"1"(転送動作可能状態)にしてください。その後、ICCR1 レジスタのCKS0~CKS3ビット、MSTビットなどを設定してください(初期設定)。
- (2) ICCR1レジスタのTRSビットを"1"にして送信モードにしてください。これにより、ICSRレジスタのTDREビットが"1"になります。
- (3) TDRE ビットが "1" であることを確認した後、ICDRT レジスタに送信データを書いてください。これにより ICDRT レジスタから ICDRS レジスタにデータが転送され、自動的にTDRE ビットが "1" になります。 TDRE ビットが "1" になるたびに ICDRT レジスタにデータを書くと、連続送信が可能です。 なお、送信モードから受信モードに切り替える場合、TDRE ビットが "1"の状態でTRS ビットを "0" にしてください。




図16.41 送信モードの動作タイミング(クロック同期式シリアルモード)

16.3.4.3 受信動作

受信モードでは転送クロックの立ち上がりで、データをラッチします。転送クロックは ICCR1 レジスタのMST ビットが " 1 " とき出力、MST ビットが " 0 " とき入力となります。

図16.42に受信モードの動作タイミング(クロック同期式シリアルモード)を示します。

以下に受信モードの手順と動作を示します。

- (1) ICCR1 レジスタのICE ビットを"1"(転送動作可能状態)にしてください。その後、ICCR1 レジスタのCKS0~CKS3ビット、MSTビットなどを設定してください(初期設定)。
- (2) 転送クロックを出力時、MSTビットを"1"にしてください。これにより受信クロックの出力 を開始します。
- (3) 受信が完了すると、ICDRS レジスタから ICDRR レジスタにデータが転送され、ICSR レジスタの RDRF ビットが"1"になります。MST ビットが"1"のときは次バイトデータが受信可能状態のため、連続してクロックを出力します。RDRF ビットが"1"になるたびに ICDRR レジスタを読むことで、連続的に受信可能です。RDRF ビットが"1"の状態で8クロック目が立上がるとオーバランを検出し、ICSR レジスタの AL ビットが"1"になります。このとき ICDRR レジスタには、前の受信データが保持されています。
- (4) MST ビットが"1"のとき、受信を停止するためには、ICCR1 レジスタのRCVD ビットを"1" (次の受信動作を禁止)にしてから、ICDRR レジスタを読んでください。これにより次バイト データの受信完了後、SCLが"H"に固定されます。




図16.42 受信モードの動作タイミング(クロック同期式シリアルモード)

16.3.5 ノイズ除去回路

SCL端子およびSDA端子の状態は、ノイズ除去回路を経由して内部に取り込まれます。

図16.43にノイズ除去回路のブロック図を示します。

ノイズ除去回路は2段直列に接続されたラッチ回路と一致検出回路で構成されます。SCL 端子入力信号(またはSDA 端子入力信号)がflでサンプリングされ、2つのラッチ出力が一致したとき初めて後段へそのレベルを伝えます。一致しない場合は前の値を保持します。




図16.43 ノイズ除去回路のブロック図

16.3.6 ビット同期回路

I²Cバスインタフェースをマスタモードに設定時、

- •スレーブデバイスにより SCLが "L"に保持された場合
- SCLラインの負荷(負荷容量、プルアップ抵抗)により SCLの立ち上がりがゆるやかになった場合の2つの状態で"H"期間が短くなる可能性があるため、SCLをモニタしてビットごとに同期をとりながら通信します。

図 16.44 にビット同期回路のタイミングを、表 16.8 に SCL を " L " 出力からハイインピーダンスにした後、SCLをモニタするまでの時間を示します。




図16.44 ビット同期回路のタイミング

表16.8 SCLを "L"出力からハイインピーダンスにした後、SCLをモニタするまでの時間

ICCR1 レジスタ		SCLをモニタする時間
CKS3	CKS2	
0	0	7.5Tcyc
	1	19.5Tcyc
1	0	17.5Tcyc
	1	41.5Tcyc

1Tcyc=1/f1(s)

16.3.7 レジスタ設定例

I²Cバスインタフェースを使用する場合のレジスタ設定例を図16.45~図16.48に示します。




図16.45 マスタ送信モードのレジスタ設定例(I²Cバスインタフェースモード)




図16.46 マスタ受信モードのレジスタ設定例(I²Cバスインタフェースモード)




図16.47 スレーブ送信モードのレジスタ設定例(I²Cバスインタフェースモード)




図16.48 スレーブ受信モードのレジスタ設定例(I²Cバスインタフェースモード)

16.3.8 I²Cバスインタフェース使用上の注意

 I^2C バスインタフェースを使用する場合には、PMR レジスタの IICSEL ビットを " 1 " (I^2C バスインタフェース機能を選択)にしてください。

16.3.8.1 マルチマスタ

I²Cバスインタフェースをマルチマスタで使用する場合、次の対策を実施してください。

• 転送レートの対策

他のマスタの一番速い転送レートより、1/1.8以上の転送レートを設定してください。例えば、他の一番速いマスタが400kbpsの場合、本マイコンのI²Cバスの転送レートは223kbps (=400/1.8)以上の転送レートにする必要があります。

- ICCR1 レジスタのMST ビット、TRS ビット設定時の対策
- (a) MSTビット、TRSビットの設定にはMOV命令を使用してください。
- (b) アービトレーションロストした場合、MST ビット、TRS ビットの内容を確認してください。 MST ビットが "0"かつTRS ビットが "0"(スレーブ受信モード)以外の場合、MST ビットを "0"かつTRS ビットを "0"に設定し直してください。

16.3.8.2 マスタ受信モード

I²Cバスインタフェースのマスタ受信モード時には、次の対策のいずれかを実施してください。

- (a) マスタ受信モードでICSR レジスタのRDRF ビットが"1"の状態では、8クロック目の立ち上がりまでにICDRR レジスタを読んでください。
- (b) マスタ受信モードでは、ICCR1 レジスタの RCVD ビットを"1"(次の受信動作を禁止)にし、 1 バイトごとの通信で処理を行ってください。

17. ハードウェアLIN

ハードウェアLINは、タイマRAおよびUARTOと連携し、LIN通信を行うものです。

17.1 特長

ハードウェアLINには、以下の特長があります。 図17.1にハードウェアLINのブロック図を示します。

【マスタモード】

- Synch Break 発生
- ・バス衝突検出

【スレーブモード】

- Synch Break 検出
- Synch Field 計測
- Synch Break および Synch Field 信号の UARTO 入力制御機能
- •バス衝突検出

注1. Wake Up機能はINT1により検出




図17.1 ハードウェアLINのブロック図

17.2 入出力端子

表17.1にハードウェアLINの端子構成を示します。

表17.1 端子構成

名称	略称	入出力	機能
レシーブデータ入力	RXD0	入力	ハードウェアLINの受信データ入力端子
トランスミットデータ出力	TXD0	出力	ハードウェアLINの送信データ出力端子

レジスタ構成 17.3

ハードウェアLINには以下のレジスタがあります。

図17.2にレジスタの詳細を示します。

- •LINコントロールレジスタ(LINCR)
- •LINステータスレジスタ(LINST)



- 注1.LSTARTビット設定後、RXDSFフラグが"1"になる事を確認してからSynch Breakを入力開始してくださ L1.
- 注2.LIN動作モードを切り替える場合は、一度、LIN動作を停止(LINEビット=0)してください。
- 注3. 本ビットを"1"(LINは動作開始)にした直後は、タイマRAおよびUARTOへの入力は禁止です。(「図17.4 ヘッダフィールド送信フローチャート例(1)」および「図17.8 ヘッダフィールド受信フローチャート例 (2)」を参照してください。)

LINステータスレジスタ




図 17.2 LINCR、LINSTレジスタ

17.4 動作説明

17.4.1 マスタモード

図17.3にマスタモードでの、ヘッダフィールドの送信時の動作例を、図17.4~図17.5にヘッダフィールドの送信を行うためのフローチャート例を示します。

ハードウェアLINは、ヘッダフィールド送信時、以下のように動作します。

- (1) タイマRAのTRACR レジスタのTSTART ビットに "1" を書き込むと、タイマRAのTRAPRE、TRA レジスタに設定された期間、TXD0端子から "L" レベルを出力します。
- (2) タイマRAがアンダフローすると、TXD0端子の出力を反転し、LINSTレジスタのSBDCTフラグが"1"にセットされます。また、LINCRレジスタのSBIEビットを"1"に設定している場合は、タイマRA割り込みが発生します。
- (3) UART0により、55hを送信します。
- (4) UARTOにより、55hの送信が完了後、IDフィールドを送信します。
- (5) IDフィールドの送信完了後、レスポンスフィールドの通信を行います。




図17.3 ヘッダフィールドの送信時の動作例




図17.4 ヘッダフィールド送信フローチャート例(1)




図17.5 ヘッダフィールド送信フローチャート例(2)

17.4.2 スレーブモード

図 17.6 にスレーブモードでの、ヘッダフィールドの受信時の動作例を、図 17.7 ~図 17.9 にヘッダフィールドの受信を行うためのフローチャート例を示します。

ハードウェアLINは、ヘッダフィールド受信時、以下のように動作します。

- (1) ハードウェアLINのLINCR レジスタのLSTART ビットに "1" を書き込むと、Synch Break 検出が可能になります。
- (2) タイマRAに設定した期間以上の "L" レベルが入力されるとSynch Breakとして検出します。このとき、LINSTレジスタのSBDCTフラグが "1" にセットされます。また、LINCRレジスタのSBIE ビットを "1" に設定している場合は、タイマRA割り込みが発生します。そして、Synch Field 計測に遷移します。
- (3) Synch Field(55h)を受信します。この時、タイマRAにより、スタートビットおよび0~6ビットまでの期間を測定します。このとき、Synch Fieldの信号をUART0のRXD0に入力するか禁止にするかをLINCRのSBEビットにより選択できます。
- (4) Synch Field計測が完了するとLINSTレジスタのSFDCTフラグが"1"にセットされます。また、LINCRレジスタのSFIE ビットを"1"に設定している場合は、タイマRA割り込みが発生します。
- (5) Synch Field 計測完了後、タイマ RA のカウント値から転送速度を算出し、UARTO に設定およびタイマ RA の TRAPRE レジスタと TRA レジスタを再設定します。そして、UARTO により、IDフィールドを受信します。
- (6) IDフィールドの受信完了後、レスポンスフィールドの通信を行います。




図17.6 ヘッダフィールドの受信時の動作例





図17.7 ヘッダフィールド受信フローチャート例(1)






図17.9 ヘッダフィールド受信フローチャート例(3)

17.4.3 バス衝突検出機能

UARTOが送信許可(U0C1 レジスタのTE ビットが "1")の場合、バス衝突検出機能を使用することができます。

図17.10にバス衝突検出時の動作例を示します。




図17.10 バス衝突検出時の動作例

17.4.4 LIN終了処理

図17.11にLINの終了処理を行うためのフローチャート例を示します。 LINの終了処理は、以下のタイミングで実施してください。

- バス衝突検出機能を使用する場合: チェックサム送信終了後、LINの終了処理を実施
- •バス衝突検出機能を使用しない場合: ヘッダフィールド送受信終了後、LINの終了処理を実施




図17.11 LIN通信終了のフローチャート例

17.5 割り込み要求

ハードウェアLINが生成する割り込み要求には、Synch Break 検出、Synch Break 発生完了、Synch Field 計測完了およびバス衝突検出の計4種類があります。これらの割り込みは、タイマRAの割り込みと兼用 となっています。

表17.2にハードウェアLINの割り込み要求を示します。

表17.2 ハードウェアLINの割り込み要求

割り込み要求	ステータスフラグ	割り込み要因
Synch Break検出	SBDCT	タイマRAにより、RXD0入力の "L" レベルの期間を計 測し、アンダフローした時。また、通信中にSynch Breakの期間より長い "L" レベルが入力されたとき。
Synch Break発生完了		タイマRAにより、設定された期間TXD0へ"L"レベルの出力を完了したとき。
Synch Field計測完了	SFDCT	タイマRAにより、Synch Fieldの6ビット目の計測が 完了したとき。
バス衝突検出	BCDCT	UART0が送信許可のとき、データラッチタイミングでRXD0入力とTXD0出力の値が異なったとき。

17.6 ハードウェアLIN使用上の注意

ヘッダフィールドおよびレスポンスフィールドのタイムアウト処理は、Synch Break 検出割り込みを起点に他のタイマで時間計測を行ってください。

18. CANモジュール

R8C/22、R8C/23グループはCAN2.0B仕様に対応したCAN (Controller Area Network)モジュールを1チャネル搭載しています。CANモジュールは標準(11ビット) IDentifier (以下IDと略す)と拡張(29ビット) IDの両フォーマットのメッセージを送受信することができます。

図 18.1 に CAN モジュールのブロック図を示します。なお、CAN バスドライバ/ レシーバは外付けしてください。




図18.1 CANモジュールのブロック図

CTx/CRx : CANの入出力端子です。

プロトコルコントローラ : バスアービトレーションや送受信時のビットタイミング、スタッフ処理、エ

ラー処理などのCANプロトコル処理を行います。

メッセージボックス : 送信または受信スロットとして使用可能な 16 個のスロットで構成されていま

す。固有のID、データ長コード、8バイトのデータおよびタイムスタンプを含

みます。

アクセプタンスフィルタ : 受信メッセージのフィルタ処理を行います。このフィルタ処理には、COGMR

レジスタ、COLMAR レジスタ、またはCOLMBR レジスタを使用します。

タイマ : タイムスタンプ機能に使用します。メッセージメモリに受信メッセージを格納

するとき、このタイマ値はタイムスタンプとして格納されます。

ウェイクアップ機能 : CAN バスからの受信メッセージで CANO ウェイクアップ割り込みを発生しま

す。

割り込み発生機能 : CANモジュールによって割り込み要求が発生します。CAN0受信完了割り込み、

CAN0送信完了割り込み、CAN0エラー割り込み、CAN0ウェイクアップ割り込

みの4種類があります。

CANモジュール関連レジスタ 18.1

CANモジュールの関連レジスタを以下に示します。

(1) CAN メッセージボックス

16バイト(または8ワード)の16個のスロットで構成されています。スロット14、15はBasic CAN仕 様として使用できます。

- スロットの優先順位は、送信および受信時ともスロット番号の小さいものが優先度が高くなって います(昇順)。
- スロットはプログラムで受信または送信スロットを選択できます。

(2) アクセプタンスマスクレジスタ

3つのアクセプタンスフィルタで構成されています。

- •CAN0グローバルマスクレジスタ(C0GMR レジスタ: 6バイト) スロット0~13に対するアクセプタンスフィルタ処理時のマスク条件を設定します。
- CANOローカルマスクレジスタA (COLMAR レジスタ: 6バイト) スロット14に対するアクセプタンスフィルタ処理時のマスク条件を設定します。
- •CANOローカルマスクレジスタB(COLMBRレジスタ:6バイト) スロット15に対するアクセプタンスフィルタ処理時のマスク条件を設定します。

(3) CAN 専用レジスタ (SFR)

- CAN0 メッセージ制御レジスタi (i=0 ~ 15)(C0MCTLi レジスタ: 8ビット×16) 各スロットの送受信制御を行います。
- CAN0 制御レジスタ(COCTLR レジスタ: 16 ビット) CANプロトコルの制御レジスタです。
- •CANOステータスレジスタ(COSTR レジスタ: 16ビット) CANプロトコルの動作状態を表します。
- •CANOスロットステータスレジスタ(COSSTR レジスタ: 16ビット) 各スロットの通信状態を表します。
- •CANO割り込み制御レジスタ(COICR レジスタ:16ビット) 各スロットの割り込み許可または禁止を設定します。
- CAN0拡張IDレジスタ(C0IDRレジスタ:16ビット) 各スロットのIDフォーマット(標準・拡張)を設定します。
- CANOバスタイミング制御レジスタ(COCONR レジスタ: 16ビット) バスタイミングを設定します。
- •CAN0受信エラーカウントレジスタ(CORECR レジスタ:8ビット) CANモジュールの受信時のエラー状態を表します。 エラーの発生状態によって、カウンタ値を増減させます。
- CANO送信エラーカウントレジスタ(COTECR レジスタ:8ビット) CANモジュールの送信時のエラー状態を表します。 エラーの発生状態によってカウンタ値を増減させます。
- •CAN0アクセプタンスフィルタサポートレジスタ(C0AFS レジスタ:16ビット) アクセプタンスフィルタサポートユニットで使用するために受信IDをデコードします。

次に各レジスタについて説明します。

18.2 CANOメッセージボックス

表18.1にCAN0メッセージボックスのメモリ配置を示します。

メッセージボックスへは、バイトまたはワードアクセスができます。バイトアクセスとワードアクセ スではメッセージ内容の配置が異なります。バイトアクセスまたはワードアクセスは、COCTLR レジス タのMsgOrderビットで設定します。

表18.1 CANOメッセージボックスのメモリ配置

アドレス	メッセージ内容(メモリ配置)		
CAN0	バイトアクセス(8ビット)	ワードアクセス(16ビット)	
1360h+n · 16+0	SID10 to SID6	SID5 to SID0	
1360h+n · 16+1	SID5 to SID0	SID10 to SID6	
1360h+n · 16+2	EID17 to EID14	EID13 to EID6	
1360h+n · 16+3	EID13 to EID6	EID17 to EID14	
1360h+n • 16+4	EID5 to EID0	データ長コード(DLC)	
1360h+n · 16+5	データ長コード(DLC)	EID5 to EID0	
1360h+n · 16+6	データバイト0	データバイト1	
1360h+n · 16+7	データバイト1	データバイト0	
1360h+n · 16+13	データバイト7	データバイト6	
1360h+n · 16+14	タイムスタンプ上位バイト	タイムスタンプ下位バイト	
1360h+n · 16+15	タイムスタンプ下位バイト	タイムスタンプ上位バイト	

n:スロット番号。n=0~15

図 18.2 ~ 図 18.3 にバイトアクセスおよびワードアクセス時の各スロット内のビット配置を示します。 各スロットの内容は、新たなメッセージの送受信が行われない限り、以前の値を保持します。



図18.2 バイトアクセス時の各スロット内のビット配置



図18.3 ワードアクセス時の各スロット内のビット配置

18.3 アクセプタンスマスクレジスタ

図 $18.4 \sim 図 18.5$ にバイトアクセスおよびワードアクセス時の COGMR レジスタ、COLMAR レジスタおよび COMBR レジスタのビット配置を示します。




図18.4 バイトアクセス時の各スロット内のビット配置




図18.5 ワードアクセス時の各スロット内のビット配置

18.4 CAN SFR レジスタ

CAN0メッセージ制御レジスタi (i=0~15) 18.4.1

図18.6にC0MCTLiレジスタを示します。

CANOメッセージ制 b7 b6 b5 b4 b3 b2 b1 b0	:AN0メッセージ制御レジスタi(i=0~15)(注1)					
07 80 83 84 83 82 8. 88	リセット後の値					
	COMCTLO ~ COMCTL15	1300h~130Fh番地	00h			
	ビット シンボル	ビット名	機能	RW		
	NewData	受信完了フラグ	(受信スロット設定時有効) 0:スロット内容がCPUリードされた、または リード中 1:スロットに新しいメッセージが格納された	RO (注2)		
	SentData	送信完了フラグ	(送信スロット設定時有効) 0:送信がスタートしていない、または完了し ていない 1:送信が完了した	RO (注2)		
	InvalData	受信中フラグ	(受信スロット設定時有効) 0:メッセージは有効 1:メッセージは無効(データ更新中)	RO		
	TrmActive	送信中フラグ	(送信スロット設定時有効) 0:パスアイドル待ちまたはアービトレーション完了待ち 1:送信中	RO		
	MsgLost	オーバライトフラグ	(受信スロット設定時有効) 0:メッセージはオーバライトされていない 1:メッセージはオーバライトされた	RO (注2)		
	RemActive	リモートフレーム送受信 ステータスフラグ(注3)	0:データフレーム送受信ステータス 1:リモートフレーム送受信ステータス	RO		
	- RspLock	自動応答ロックモード 選択ピット	(リモートフレーム受信スロット設定時有効) 0:リモートフレーム受信後、ただちに応答 (送信)する 1:リモートフレーム受信後も"1"に設定されている間は応答(送信)しない	RW		
	Remote	リモートフレーム対応 スロット設定ビット	0:リモートフレーム非対応スロット 1:リモートフレーム対応スロット	RW		
	RecReq	受信スロット要求ビット (注4)	0:受信スロットではない 1:受信スロット	RW		
	TrmReq	送信スロット要求ビット (注4)	0:送信スロットではない 1:送信スロット	RW		

- 注1.COCTLiレジスタは、CANモジュールのCAN動作モードでのみ設定してください。
- 注2. "0"のみ書けます。各ビットの値は、CANコントローラがその状態になったときにセットされます。 注3. Basic CANモード時スロット14、15は、データフォーマットの判別フラグになります。RemActiveビットは、データフレームを受信したとき"0"に、リモートフレームを受信したとき"1"になります。
- 注4.1つのスロットに対して、受信スロット・送信スロットを同時に設定できません。

図18.6 COMCTLiレジスタ

18.4.2 CANO制御レジスタ

図18.7にCOCTLRレジスタを示します。



- 注1. Reset ビットを"1"(CANリセット/初期化モード)にした場合、COSTRレジスタのState_Reset ビットが "1"(リセットモード)になるのを確認してください。
- 注2.LoopBack、MsgOrder、BasicCAN、BusErrEn、Sleep、PortEnビットは、CANリセット/初期化モード時での み変更してください。
- 注3. CANOウェイクアップ割り込みを使用する場合は、Sleep、PortEnビットを"1"にしてください。

リセット後の値 シンボル アドレス XX0X0000b COCTLR 1311h番地 ビット ビット名 機能 RW シンボル タイムスタンプ用 プリスケーラ(注1) 0 0:1 bit timeの周期 0 1:1 bit timeの周期の2分周 RW TSPreScale 1 0:1 bit timeの周期の4分周 1 1:1 bit timeの周期の8分周 タイムスタンプカウンタ用 0:何もしない TSReset RWリセットビット(注2) 1:タイムスタンプカウンタの強制リセット バスオフからの強制復帰 0:何もしない RetBus0ff RW 1:バスオフからの強制復帰 命令ビット(注3) 何も配置されていない。書き込む場合、"0"を書き込んでください。 読み出した場合、その値は不定。 (b4) リッスンオンリーモード 0:リッスンオンリーモード無効 RX0nly RW1:リッスンオンリーモード有効(注4) 選択ビット(注1) 何も配置されていない。書き込む場合、"0"を書き込んでください。 読み出した場合、その値は不定。 (b7-b6)

- 注1. TSPreScale、RXOnlyビットは、CANリセット/初期化モード時でのみ変更してください。
- 注2 . TSReset ビットを"1" (タイムスタンプカウンタの強制リセット)にすると、COSTRレジスタが"0000h" になり、その後TSResetビットは自動的に "0"になります。
- 注3. RetBusOffビットを"1"にすると、CORECRレジスタ、COTECRレジスタが"00h"になり、その後 RetBusOffビットは自動的に"0"になります。
- 注4. リッスンオンリーモード選択時は、送信要求をしないでください。

図 18.7 COCTLR レジスタ

(b15)

(b8)

18.4.3 CANOステータスレジスタ

図18.8にCOSTRレジスタを示します。




図18.8 COSTR レジスタ

18.4.4 CANOスロットステータスレジスタ

図18.9にCOSSTRレジスタを示します。




図18.9 COSSTR レジスタ

18.4.5 CANO割り込み制御レジスタ

図18.10にCOICRレジスタを示します。




図 18.10 COICR レジスタ

18.4.6 CANO拡張IDレジスタ

図18.11 にCOIDR レジスタを示します。





図18.11 COIDR レジスタ

18.4.7 CANOバスタイミング制御レジスタ

図18.12にCOCONRレジスタを示します。



b7 b6 b5 b4 b3 b2 b1 b0 アドレス リセット後の値 シンボル

C0CONR	131Bh番地	不定	
ビット シンボル	ビット名	機能	RW
- PBS1	Phase Buffer Segment1 制御ビット	b2 b1 b0 0 0 0:設定しないでください 0 0 1:2Tq 0 1 0:3Tq ・・・ 1 1 0:7Tq 1 1 1:8Tq	RW
- PB\$2	Phase Buffer Segment2 制御ビット	b5 b4 b3 0 0 0:設定しないでください 0 0 1:2Tq 0 1 0:3Tq ・・・ 1 1 0:7Tq 1 1 1:8Tq	RW
- SJW	Re Synchronization Jump Width 制御ビット	b7 b6 0 0: 1Tq 0 1: 2Tq 1 0: 3Tq 1 1: 4Tq	RW

図18.12 C0CONR レジスタ

18.4.8 CANO 受信エラーカウントレジスタ

図18.13にCORECRレジスタを示します。



図18.13 CORECR レジスタ

18.4.9 CANO送信エラーカウントレジスタ

図18.14にCOTECRレジスタを示します。



図18.14 COTECR レジスタ

18.4.10 CANOアクセプタンスフィルタサポートレジスタ

図18.15にC0AFS レジスタを示します。




図18.15 C0AFSレジスタ

18.5 動作モード

CANモジュールには、次の4つの動作モードがあります。

- •CANリセット/初期化モード
- CAN スリープモード
- CAN動作モード
- •CANインタフェーススリープモード

図18.16に動作モードの遷移を示します。




図18.16 動作モードの遷移

18.5.1 CAN リセット/初期化モード

CPUをリセットまたはCOCTLR レジスタのReset ビットを "1" にすると、CANモジュールはCANリセット / 初期化モードになります。Reset ビットを "1" にした場合は、COSTR レジスタの State_Reset ビットが "1" になるのを確認してください。

CANリセット/初期化モード中は、CANモジュールは次の状態になります。

- CAN 通信ができません。
- •メッセージを送信中にCANリセット/初期化モードにした場合、送信完了、アービトレーション 負け、またはエラーを検知するまでCAN動作モードを維持します。その後COSTRレジスタの State_Resetビットは"1"になり、CANリセット/初期化モードに遷移します。
- COIDR レジスタ、COMCTLi レジスタ (i=0 ~ 15)、COICR レジスタ、COSTR レジスタ、CORECR レジスタ、COTECR レジスタは初期化され、CPU はアクセスできません。
- COCTLR レジスタ、COCONR レジスタ、COGMR レジスタ、COLMAR レジスタ、COLMBR レジスタ、CANO メッセージボックスは以前の値を保持し、CPU はアクセスできます。

18.5.2 CAN動作モード

COCTLR レジスタのReset ビットを "0" にすると、CANモジュールはCAN動作モードになります。 Reset ビットを "0" にした場合、COSTR レジスタの State Reset ビットが "0" になるのを確認してく ださい。CAN動作モード遷移後、連続した11ビットのレセッシブビットを検出すると、CANモジュー ルは次の状態になります。

- メッセージの送受信ができます。
- ●送信エラー、受信エラーのカウントを始め、CAN モジュールのエラーステータスを管理します。 エラーステータスによって、CANモジュールはCAN通信ができない状態になります。

CANモジュールは、CAN動作モード中に次の3つのサブモードになっています。

- •アイドルモード:送受信を行っていない状態です。
- •受信モード:他ノードが送信するメッセージを受信している状態です。
- •送信モード:自ノードがメッセージを送信している状態です。COCTLRレジスタのLoopBackビッ トが"1"(ループバックモード)の時、自身が送信しているメッセージを同時に受信

図18.17にCAN動作モードのサブモードを示します。




図18.17 CAN動作モードのサブモード

18.5.3 CANスリープモード

COCTLR レジスタの Sleep ビットを "1" にすると、CANモジュールはスリープモードになります。 CAN 動作モードから CAN スリープモードへ遷移する場合は、CAN リセット/初期化モードを経由 して、CANスリープモードにしてください。

CANスリープモードになると、ただちにCANモジュールへのクロック供給が停止されるため、消 費電流を低減することができます。

18.5.4 CANインタフェーススリープモード

CCLKR レジスタのCCLK3 ビットを "1" にすると、CAN モジュールはインタフェーススリープモー ドになります。

CANインタフェーススリープモードへ遷移する場合は、CANスリープモードを経由して、CANイ ンタフェーススリープモードにしてください。

CAN インタフェーススリープモードになると、CAN モジュールの CPU インタフェース部へのク ロック供給が停止されるため、消費電流を低減できます。

18.5.5 バスオフステート

CAN通信エラーを繰り返すと、CANプロトコルのエラー制御の規制にしたがって、CANモジュールはバスオフステートへ遷移し、CAN通信ができなくなります。バスオフステートへ遷移後にCAN動作モードに復帰するには次の2つの場合があります。なお、このときCOSTRレジスタ、CORECRレジスタ、COTECRレジスタを除くのCANモジュール関連レジスタの値は変化しません。

- (1) 連続した11ビットのレセッシブビットを128回検出時 CANモジュールはただちにエラーアクティブ状態に遷移し、すぐにCAN通信ができるように なります。
- (2) COSTR レジスタの RetBusOff ビット=1 (バスオフからの強制復帰)時 CAN モジュールはただちにエラーアクティブ状態に遷移し、連続した11 ビットのレセッシブ ビットを検出した後、再び CAN 通信ができるようになります。

18.6 CAN モジュールシステムクロックの設定

CANモジュールは、専用のCANモジュールシステムクロック選択回路を備えています。 CANモジュールシステムクロックの設定は、CCLKRレジスタとCOCONRレジスタのBRPビットで行 います。CCLKRレジスタについては「10. クロック発生回路」を参照してください。

図18.18にCANモジュールシステムクロック発生回路ブロック図を示します。




図18.18 CANモジュールシステムクロック発生回路ブロック図

18.6.1 ビットタイミングの設定

ビットタイムは次の4つのセグメントで構成されています。

- シンクロナイゼーションセグメント(SS)ビットの立ち下がりエッジをモニタして同期をあわせるセグメントです。
- ・プロパゲーションタイムセグメント(PTS) CANネットワーク上の物理的な遅延を吸収するセグメントです。ネットワーク上の物理的な遅延 は、CANバス上の遅延、入力コンパレータ遅延、出力ドライバ遅延の総和の2倍になります。
- ・フェーズバッファセグメント1 (PBS1) 周波数の誤差によるフェーズエラーを補償するためのセグメントです。ビットの立ち下がりエッジが期待値より遅い場合、PBS1 は最大SJW設定値分だけ長くなります。
- •フェーズバッファセグメント2 (PBS2)
 PBS1 と同様な機能を持つセグメントです。ビットの立ち下がりエッジが期待値より早い場合
 PBS2は、最大SJW設定値分だけ短くなります。

図18.19にビットタイミング図を示します。



図18.19 ビットタイミング図

18.6.2 転送速度

転送速度は、システムクロック、CAN モジュールシステムクロック分周値、ボーレートプリスケーラ分周値、および1 ビットのTq数で決まります。

表18.2に転送速度の実現例を示します。

表18.2 転送速度の実現例

転送速度	20MHz	16MHz	10MHz	8MHz
1Mbps	10Tq(1)	8Tq(1)	-	-
500kbps	10Tq(2) 20Tq(1)	8Tq(2) 16Tq(1)	10Tq(1) -	8Tq(1) -
125kbps	8Tq(10) 10Tq(8) 16Tq(5) 20Tq(4)	8Tq(8) 16Tq(4) -	8Tq(5) 10Tq(4) 20Tq(2) -	8Tq(4) 16Tq(2) -
83.3kbps	8Tq(15) 10Tq(12) 20Tq(6)	8Tq(12) 16Tq(6) -	10Tq(6) 20Tq(3) -	8Tq(6) 16Tq(3) -
33.3kbps	10Tq(30) 20Tq(15) -	8Tq(30) 10Tq(24) 16Tq(15) 20Tq(12)	10Tq(15) -	8Tq(15) 10Tq(12) 20Tq(6) -

注1. ()内の数字はfCAN分周×ボーレートプリスケーラ分周値を示します。

転送速度の算出式

XIN

2 x fCAN分周値(注1) x ボーレートプリスケーラ分周値(注2) x 1ビットのTq数

注1. CAN分周值 = 1、2、4、8、16

fCAN分周値: CCLKR レジスタの選定値

注2. ボーレート用プリスケーラ分周値 = P+1 (P=0~15)

P: COCONR レジスタのBRPビットの選定値

アクセプタンスフィルタ機能とマスク機能 18.7

ユーザが任意のメッセージを選択受信する機能です。COGMR レジスタ、COLMAR レジスタ、COLMBR レジスタは、標準IDと拡張IDに対してマスクができます。C0GMRレジスタはスロット0~13、C0LMAR レジスタはスロット14、COLMBRレジスタはスロット15に対応しています。マスク機能は、アクセプタ ンスフィルタ処理のとき COIDR レジスタの対応するスロットの設定値によって、受信 IDの 11 ビットま たは 29 ビットに対して有効になります。マスク機能を使用するとある範囲の ID を受信できるようにな ります。

図18.20に各マスクレジスタとスロットの対応を、図18.21にアクセプタンス機能を示します。




図18.20 各マスクレジスタとスロットの対応




図18.21 アクセプタンス機能

アクセプタンス機能を使用する時は、次の点に注意してください。

- (1) 異なるスロットに同じの ID を設定して受信した場合、スロット番号の小さい方が有効になりま
- (2) Basic CAN モードでスロット 14、15 にすべての ID(メッセージ) を受信するように設定した場合、 スロット14、15はスロット0~13が受信しなかったすべてのIDを受信します。

18.8 アクセプタンスフィルタサポートユニット(ASU)

ASUは、受信ID の有効、無効をテーブル検索で判断する機能です。受信するIDをデータテーブルに登録し、受信したIDをCOAFS レジスタに格納した後、デコードされた受信IDを使用してテーブル検索を行います。このASUは、標準フレームのIDに対してのみ使用できます。

ASUは、次の場合に有効です。

- アクセプタンスフィルタで受信するIDにマスクができない場合 例)受信するID 078h、087h、111h
- •受信するIDが非常に多く、ソフトウェアでフィルタリングすると時間がかかりすぎる場合

図18.22にワードアクセス時のCOAFSレジスタの書き込み時と読み出し時の状態を示します。




図18.22 ワードアクセス時のCOAFSレジスタの書き込み時と読み出し時の状態

18.9 Basic CANモード

COCTLR レジスタのBasic CAN ビットを "1" (Basic CAN モード) にすると、スロット 14、15 はBasic CAN モードに対応します。通常、各スロットはCPUからの設定でデータフレームかリモートフレームのどち らか一方しか扱うことができませんが、Basic CAN モードでは両方のフレームを同時に扱うことができ

Basic CANモードでスロット14、15を受信許可にすると、受信したデータフレームまたはリモートフ レームがスロット14からスロット15と交互に格納されます。

受信したメッセージタイプは、COMCTLiレジスタ(i=0~15)のRemActiveビットで判別できます。 図 18.23 に Basic CAN モード時のスロット 14 とスロット 15 の動作を示します。




図18.23 Basic CAN モード時のスロット14 とスロット15 の動作

Basic CANモードを使用するときは、次の点に注意してください。

- (1) Basic CANモードの設定はCANリセット/初期化モード時に行ってください。
- (2) スロット14とスロット15には、同じIDを設定してください。また、COLMARレジスタ、COLMBR レジスタの設定も同一にしてください。
- (3) スロット14とスロット15は、受信スロットとしてのみ設定してください。
- (4) メッセージのオーバライトに対する保護機能はありません。各スロットは新メッセージによって オーバライトされます。
- (5) スロット0~13の動作に変わりはありません。

18.10 リターンフロムバスオフ機能

プロトコルコントローラがバスオフステートになったとき、COCTLR レジスタのリターンフロムバス オフ機能を使用する(RetBusOff ビットを"1"(バスオフからの強制復帰)にする)と、バスオフステートか ら強制復帰できます。このとき、エラーステートは、バスオフステートからエラーアクティブステート になります。この機能を実行するとCOTECR レジスタおよびCORECR レジスタは初期化され、COSTR レ ジスタの State_BusOff ビットは "0"(エラーバスオフではない) になりますが、C0CONR レジスタなどの CANモジュールの各レジスタとスロットの内容は初期化されません。

18.11 リッスンオンリーモード

COCTLR レジスタのRXOnly ビットを "1" にすると、リッスンオンリーモードになります。

リッスンオンリーモードでは、データフレーム、エラーフレーム、オーバロードフレームの送信や ACKを行いません。リッスンオンリーモード選択時は、送信要求をしないでください。

18.12 CAN受信とCAN送信

表18.3にCAN受信モードとCAN送信モードの設定方法を示します。

表18.3 CAN受信モードとCAN送信モードの設定方法

TrmReq	RecReq	Remote	RspLock	スロットの通信モード設定内容
0	0	-	-	通信環境設定モード。 CPUでこのスロットの通信環境を設定してください。
0	1	0	0	データフレームの受信スロットに設定されます。
1	0	1	0	リモートフレームの送信スロットに設定されます(このとき、RemActiveビット=1)。 送信後、データフレームの受信スロットとして機能します(このとき、RemActiveビット=0)。 ただし、リモートフレーム送信前にCANバス上で一致するIDを検出した場合は、ただちにデータフレームの受信スロットとして機能します。
1	0	0	0	データフレームの送信スロットに設定されます。
0	1	1	1/0	リモートフレームの受信スロットに設定されます(このとき、RemActiveビット=1)。 受信後、データフレームの送信スロットとして機能します(このとき、RemActiveビット=0)。 ただし、RspLockビット=1である限り送信はスタートせず、リモートフレームは自動的に応答しません。 RspLckビット=0にすると応答(送信)をスタートします。

TrmReq、RecReq、Remote、RspLock、RemActive、RspLock: C0MCTLiレジスタ(i=0~15)のビット

受信モードでは次の点に注意してください。

- (1) COMCTLiレジスタを "OOh" にしてから、スロットの受信設定をしてください。
- (2) 受信メッセージは、受信のモード設定とアクセプタンスフィルタ処理の結果、最初に条件のあっ たスロットに格納されます。格納スロット決定時にスロット番号が小さい方が優先順位が高くな ります。
- (3) 通常のCAN動作モード時は、自ノードが送信したメッセージはIDが一致しても自ノードは受信 しません。しかしループバックモード時は、ID が一致した場合にそのメッセージを受信します。 ただし、この場合、ACKは返しません。

送信モードでは次の点に注意してください。

- (1) COMCTLiレジスタを "OOh" にしてから、スロットの送信設定をしてください。
- (2) TrmReq ビットを "0" (送信スロットではない)にしてから、送信スロットを書き換えてください。
- (3) TrmActive ビットが "1" (送信中)のときは、送信スロットは書き換えないでください。書き換え ると不定データが出力されます。

18.12.1 受信

図 18.24 にデータフレーム受信時の動作例を示します。この例では、2 つの連続したメッセージを 受信しているときのCANモジュールの動作を示します。




図18.24 データフレーム受信時の動作例

- (1) CAN バス上に SOFを検知すると、COSTR レジスタの RecState ビットがただちに "1" (受信中) になり、メッセージの受信を開始します。
- (2) メッセージの受信を完了すると、受信スロットの COMCTLi レジスタの NewData ビットが "1" (スロットに新しいデータが格納された)になります。同時に C0MCTLi レジスタの InvalData ビットが"1"(データ更新中)になり、そのスロットへメッセージが完全に格納された後、 InvalData ビットは "0" (メッセージは有効) に戻ります。
- (3) 受信したスロットのCOICRレジスタの割り込み許可ビットが"1"(割り込み許可)の場合、CANO 受信完了割り込みが要求が発生し、COSTR レジスタの MBOX ビット (メッセージを受信した ロット番号)とRecSuccビットが変化します。
- (4) プログラムでNew Data ビットを "0" (スロット内容がCPUリードされた、またはリード中)に した後、スロットからメッセージを読み出してください。
- (5) プログラムでNew Data ビットを "0" にするか、スロットへの受信要求をキャンセルする前に 次のメッセージを受信した場合、COMCTLi レジスタの MsgLost ビットが "1" (メッセージは オーバライトされた)になります。そして、新しく受信されたメッセージがそのスロットに格 納されます。割り込み要求とCOSTRレジスタは(3)と同様に変化します。

18.12.2 送信

図18.25にデータフレーム送信時の動作例を示します。




図18.25 データフレーム送信時の動作例

- (1) バスアイドル時にCOMCTLiレジスタのTrmReqビットを"1"(送信スロット)にすると、COMCTLi レジスタのTrmActiveビットおよびCOSTRレジスタのTrmStateビットが"1"(送信中)になり、送 信を開始します。
- (2) 送信開始後にアービトレーション負けが発生すると、TrmActive ビットおよびTrmState ビット は"0"になります。
- (3) アービトレーション負けが発生せずに送信を完了すると、COMCTLi レジスタの SentData ビッ トが "1" (送信が完了した)に、TrmActive ビットが "0" (バスアイドル待ちまたはアービトレー ション完了待ち)になります。そして、COICR レジスタの割り込み許可ビットが "1" (割り込 み許可)の場合、CANO送信完了割り込み要求が発生し、COSTR レジスタのMBOX ビット(メッ セージを送信したスロット番号)とTrmSucc ビットが変化します。
- (4) 次の送信を行う場合は、TrmReqビットおよびSentDataビットを "0" にして、TrmReqビットお よびSentData ビットが "0" になるのを確認した後、TrmReg ビットを "1" にしてください。

18.13 CAN割り込み

CANモジュールは次のCAN割り込みがあります。

- •CAN0受信完了割り込み
- •CAN0送信完了割り込み
- •CAN0エラー割り込み エラーパッシブステート バスオフステート バスエラー
- •CAN0ウェイクアップ割り込み

CAN受信完了割り込み、CAN送信完了割り込みが発生した場合、COSTR レジスタのMBOX ビットを読むと割り込みが発生したスロットを判別できます。

18.14 CANモジュール使用上の注意

18.14.1 COSTR レジスタの読み出し

R8C/22 グループとR8C/23 グループのCAN モジュールは、COSTR レジスタに対して一定の周期でス テータス更新を行っています。CPUとCANモジュールが同一タイミングでCOSTR レジスタにアクセ スした場合、CPUからのアクセスが優先され、CANモジュールからのアクセスを禁止する仕様になっ ています。

このため、CAN モジュールのステータス更新周期と CPU からのアクセス周期が常に一致した場合、 CANモジュールのステータスが更新されなくなります(図18.26参照)。

したがって、CPUからのアクセス周期がCAN モジュールの更新周期と一致しないように、次の点 に注意してください。

- CPUがC0STR レジスタを読み出す前に、3fCAN以上(表18.4参照)の待機時間を持たせる(図18.27
- CPUがCOSTR レジスタをポーリングする場合、3fCANより長い周期にする(図18.28参照)。

表18.4 CANモジュールステータス更新周期

	3fCAN時間 = 3 × XIN(源発振時間) × CANクロック用分周値(CCLK)						
(例1)		3fCAN時間 = 3 × 62.5ns × 1 = 187.5ns					
(例2)	条件 XIN 16MHz CCLK: 2分周	3fCAN時間 = 3 × 62.5ns × 2 = 375ns					
(例3)	条件 XIN 16MHz CCLK: 4分周	3fCAN時間 = 3 × 62.5ns × 4 = 750ns					
(例4)	条件 XIN 16MHz CCLK:8分周	3fCAN時間 = 3 × 62.5ns × 8 = 1.5 μ s					
(例5)	条件 XIN 16MHz CCLK: 16分周	3fCAN時間 = 3 × 62.5ns × 16 = 3 μ s					




図18.26 CANモジュールの更新周期とCPUからのアクセス周期が一致した場合




図18.27 CPUの読み出し前に3fCAN分待機した場合




図18.28 CPUのポーリング周期を3fCANより長くした場合

18.14.2 CAN動作モードとCANリセットモードの移行

CAN 動作モードから CAN リセットモードに移行するために、COCTLR レジスタの Reset ビットを " 0 " (動作モード) から " 1 " (リセット / 初期化モード) にした場合は、COSTR レジスタの State_Reset ビットが " 1 " (リセットモード) になるのを確認してください。

CANリセットモードから CAN動作モードに移行するために、Reset ビットを"1"から"0"にした場合は、State_Reset ビットが"0"(動作モード)になるのを確認してください。

以下に手順を示します。

- •CAN動作モードからCANリセットモードに移行する場合
 - Reset ビットを "0" から "1" にする
 - State_Reset ビットが"1"になっているのを確認する
- •CANリセットモードからCAN動作モードに移行する場合
 - Reset ビットを"1"から"0"にする
 - State_Reset ビットが"0"になっているのを確認する

18.14.3 消費電流を小さくするためのポイント

CAN通信を行わない場合は、CANトランシーバの動作モードを standby mode、または sleep mode に してください。

CAN通信を行う場合は、CANトランシーバの動作モード端子を制御すると、CAN通信をしないと きのCANトランシーバの消費電流を大幅に低減できます。

表18.5~表18.6に接続推奨例を示します。

表 18.5 接続推奨例 (1) (Philips 社製 PCA82C250 の場合)

	Standby Mode	High-speed Mode			
Rs端子(注1)	" H "	" L "			
CANトランシーバ	170 µ A 未満	70mA未満			
の消費電流(注2)					
CAN通信	不可能	可能			
接続図	R8C/22、R8C/23 PCA82C250 TXD CANH RXD CANL Port(注3) Port(注3) Rs	R8C/22、R8C/23 PCA82C250 TXD CANH RXD CANL Port(注3) Pcasacce TXD CANH RXD CANL			

- 注1. CANトランシーバの動作状態を制御する端子です。
- 注2. Topr = 25 の場合です。
- 注3. CANトランシーバ制御に使用可能なポートに接続してください。

表 18.6 接続推奨例 (2)(Philips 社製 PCA82C252 の場合)

	Sleep Mode	Normal Operation Mode			
 STB端子(注1)	" L "	" H "			
EN端子(注1)	" L "	" H "			
CANトランシーバ の消費電流(注2)	50 µ A 未満	35mA未満			
CAN通信	不可能	可能			
接続図	R8C/22、R8C/23 PCA82C252 TXD CANH RXD CANL Port(注3) Port(注3) EN "L" 出力	R8C/22、R8C/23 CTX0 CRX0 Port(注3) Port(注3) Port(注3) H" 出力			

- 注1. CANトランシーバの動作状態を制御する端子です。
- 注2. Topr = 25 の場合です。
- 注3. CANトランシーバ制御に使用可能なポートに接続してください。

19. A/Dコンバータ

容量結合増幅器で構成された、10 ビットの逐次比較変換方式のA/D コンバータが1 回路あります。アナログ入力は、 $P0_0 \sim P0_7$ 、 $P1_0 \sim P1_3$ と端子を共用しています。これらの入力を使用する場合、対応するポート方向ビットは"0"(入力モード)にしてください。また、A/D コンバータを使用しない場合、ADCON1 レジスタの VCUT ビットを"0"(Vref 未接続)にすると VREF 端子からラダー抵抗に電流が流れなくなり、消費電力を少なくできます。

A/D変換した結果は、ADレジスタに格納されます

表 19.1 に A/D コンバータの性能を、図 19.1 に A/D コンバータのブロック図を、図 19.2 ~ 図 19.3 に A/D コンバータ関連のレジスタを示します。

表19.1 A/Dコンバータの性能

項目	性能
A/D変換方式	逐次比較変換方式(容量結合増幅器)
アナログ入力電圧(注1)	0V ~ AVCC
動作クロック AD(注2)	4.2V AVCC 5.5Vのとき f1、f2、f4、fOCO-F 2.7V AVCC < 4.2Vのとき f2、f4、fOCO-F
分解能	8ビットまたは10ビット選択可能
絶対精度	AVCC = Vref = 5V、 AD=10MHzのとき ・分解能8ビットの場合 ± 2LSB ・分解能10ビットの場合 ± 3LSB AVCC = Vref = 3.3V、 AD=10MHzのとき ・分解能8ビットの場合 ± 2LSB ・分解能10ビットの場合 ± 5LSB
動作モード	単発モード、繰り返しモード(注3)
アナログ入力端子	12本(AN0~AN11)
A/D変換開始条件	・ソフトウェアトリガ ADCON0 レジスタのADST ビットを" 1"(A/D変換開始) にする ・キャプチャ ADST ビットが" 1"の状態でタイマRD割り込み要求が発生する
1端子あたりの変換速度	 サンプル&ホールドなし 分解能8ビットの場合49 ADサイクル、分解能10ビットの場合 59 ADサイクル ・サンプル&ホールドあり 分解能8ビットの場合28 ADサイクル、分解能10ビットの場合 33 ADサイクル

- 注1. サンプル&ホールド機能の有無に依存しません。
 - アナログ入力電圧が基準電圧を超えた場合、A/D変換結果は10ビットモードでは3FFh、8ビットモードではFFhになります。
- 注2. ADの周波数を10MHz以下にしてください。 サンプル&ホールド機能なしのとき、 ADの周波数は250kHz以上にしてください。 サンプル&ホールド機能ありのとき、 ADの周波数は1MHz以上にしてください。
- 注3. 繰り返しモードは8ビットモード時のみ使用可能です。




図19.1 A/Dコンバータのブロック図




図19.2 ADCON0 レジスタ

011b

100b

101b

110b

111b

AN3

AN4

AN5

AN6


AN7

AN8

AN9


AN10

AN11



- 注2.繰り返しモード時は、BITSビットを"0"(8ビットモード)にしてください。
- 注3. VCUTビットを"0"(未接続)から"1"(接続)にしたときは、1 μ s以上経過した後にA/D変換を開始してく ださい。

A/D制御レジスタ2(注1)



注1.A/D変換中にADCON2レジスタの内容を書き換えた場合、変換結果は不定となります。






図19.3 ADCON1、ADCON2、ADレジスタ

19.1 単発モード

選択した1本の端子の入力電圧を1回A/D変換するモードです。

表19.2に単発モードの仕様を、図19.4に単発モード時のADCON0レジスタを、図19.5に単発モード時 のADCON1レジスタを示します。

表19.2 単発モードの仕様

項目	仕様
機能	CH2~CH0ビットとADGSEL0ビットで選択した端子の入力電圧を
	1回A/D変換する
開始条件	・ADCAP ビットが " 0 " (ソフトウェアトリガ)の場合
	ADST ビットを " 1 " (A/D変換開始) にする
	・ADCAPビットが " 1 " (タイマRD(相補PWMモードで開始)の場合
	ADSTビットが "1"の状態でTRD0とTRDGRA0レジスタのコン
	ペアー致、TRD1アンダフローが発生する
停止条件	・A/D変換終了(ADCAP ビットが " 0 " (ソフトウェアトリガ) の場
	合、ADSTビットが " 0 " になる)
	・ADSTビットを"0"にする
割り込み要求発生タイミング	A/D変換終了時
入力端子	AN0 ~ AN11 から 1 端子を選択
A/D変換値の読み出し	AD レジスタの読み出し





図19.4 単発モード時のADCON0レジスタ

111b

AN7

AN11



注1. A/D変換中に $\overline{ADCON1}$ レジスタの内容を書き換えた場合、変換結果は不定となります。

図19.5 単発モード時のADCON1レジスタ

注2 . VCUTビットを"0"(未接続)から"1"(接続)にしたときは、1μs以上経過した後にA/D変換を開始してください。

19.2 繰り返しモード

選択した1本の端子の入力電圧を繰り返しA/D変換するモードです。

表19.3に繰り返しモードの仕様を、図19.6に繰り返しモード時のADCON0レジスタを、図19.7に繰り 返しモード時のADCON1レジスタを示します。

表19.3 繰り返しモードの仕様

項目	仕様
機能	CH2~CH0ビットとADGSEL0ビットで選択した端子の入力電圧を繰り返しA/D変換する
開始条件	・ADCAPビットが " 0 " (ソフトウェアトリガ)の場合 ADSTビットを " 1 " (A/D変換開始)にする ・ADCAPビットが " 1 " (タイマRD(相補PWMモードで開始)の場合 ADSTビットが " 1 " の状態でTRD0とTRDGRA0レジスタのコン ペアー致、TRD1アンダフローが発生する
停止条件	ADST ビットを"0"にする
割り込み要求発生タイミング	発生しない
入力端子	AN0 ~ AN11 から 1 端子を選択
A/D変換値の読み出し	AD レジスタの読み出し





図19.6 繰り返しモード時のADCON0レジスタ



注1.A/D変換中にADCON1レジスタの内容を書き換えた場合、変換結果は不定となります。

図19.7 繰り返しモード時のADCON1レジスタ

注2.繰り返しモード時は、BITSビットを"0"(8ビットモード)にしてください。

注3. VCUTビットを"0"(未接続)から"1"(接続)にしたときは、1µs以上経過した後にA/D変換を開始してく ださい。

19.3 サンプル&ホールド

ADCON2 レジスタの SMP ビットを"1"(サンプル&ホールドあり)にすると、1端子あたりの変換速度が向上します。サンプル&ホールドは、すべての動作モードに対して有効です。サンプル&ホールドの有無を選択してから A/D 変換を開始してください。

図19.8にA/D変換タイミング図を示します。




図19.8 A/D変換タイミング図

19.4 A/D変換サイクル数

図19.9にA/D変換サイクル数を示します。

				1ビット目	変換時間		2ビッ	ト目以際	降の変換	時間	終了処	<u>↓</u>
A/D変換モード	:	変換時	間	サンプリング 時間	比較日	時間	サンプ ^リ 時		比較明	時間	終了如	0理
サンプル&ホールドなし	8ビット	49	AD	4 AD	2.0	AD	2.5	AD	2.5	AD	8.0	AD
サンプル&ホールドなし	10ビット	59	AD	4 AD	2.0	AD	2.5	AD	2.5	AD	8.0	AD
サンプル&ホールドあり	8ビット	28	AD	4 AD	2.5	AD	0.0	AD	2.5	AD	4.0	AD
サンプル&ホールドあり	10ビット	33	AD	4 AD	2.5	AD	0.0	AD	2.5	AD	4.0	AD

図19.9 A/D変換サイクル数

19.5 アナログ入力内部等価回路

図19.10にアナログ入力内部等価回路を示します。




図19.10 アナログ入力内部等価回路

A/D変換時のセンサーの出力インピーダンス 19.6

A/D変換を正しく行うためには、図19.11の内部コンデンサCへの充電が所定の時間内に終了すること が必要です。この所定の時間(サンプリング時間)をTとします。また、センサー等価回路の出力インピー ダンスをRO、マイコン内部の抵抗をR、A/Dコンバータの精度(誤差)をX、分解能をY(Yは10ビットモー ド時1024、8ビットモード時256)とします。

$$VC$$
は一般に $VC = VIN$ $\left\{ 1 - e^{-\frac{1}{C(R0+R)}t} \right\}$ $t = T$ のとき、 $VC = VIN - \frac{X}{Y}VIN = VIN \left(1 - \frac{X}{Y} \right)$ より、 $e^{-\frac{1}{C(R0+R)}T} = \frac{X}{Y}$ $-\frac{1}{C(R0+R)}T = \ln\frac{X}{Y}$ よって、 $R0 = -\frac{T}{C \bullet \ln\frac{X}{Y}} - R$

図19.11にアナログ入力端子と外部センサーの等価回路例を示します。VINとVCの差が0.1LSBとなる とき、時間TでコンデンサCの端子間電圧VCが0からVIN - (0.1/1024)VINになるインピーダンスR0を求 めます。(0.1/1024) は 10 ビットモードでの A/D 変換時に、コンデンサ充電不十分による A/D 精度低下を 0.1LSBにおさえることを意味します。ただし、実際の誤差は0.1LSBに絶対精度が加わった値です。

f(XIN) = 10MHzのとき、サンプル&ホールドなしA/D変換モードでは $T = 0.25 \mu s$ となります。この時 間T内にコンデンサCの充電を十分に行える出力インピーダンスR0は以下のように求められます。

$$T = 0.25 \mu s$$
、 $R = 2.8k$ 、 $C = 6.0 pF$ 、 $X = 0.1$ 、 $Y = 1024$ たから、

$$R0 = -\frac{0.25 \times 10^{-6}}{6.0 \times 10^{-12} \cdot 1n \frac{0.1}{1024}} - 2.8 \times 10^{3} \quad 1.7 \times 10^{3}$$

したがって、A/Dコンバータの精度(誤差)を0.1LSB以下にするセンサー回路の出力インピーダンスR0 は最大1.7k になります。




図19.11 アナログ入力端子と外部センサーの等価回路例

19.7 A/Dコンバータ使用上の注意

- ADCON0 の各ビット(ビット 6を除く)、ADCON1 レジスタの各ビット、ADCON2 レジスタの SMP ビットに対する書き込みは、A/D変換停止時(トリガ発生前)に行ってください。 特に VCUT ビットを " 0 " (VREF未接続) から " 1 " (VREF 接続) にしたときは、1 µ s 以上経過した 後にA/D変換を開始させてください。
- A/D動作モードを変更する場合は、アナログ入力端子を再選択してください。
- 単発モードで使用する場合 A/D変換が完了したことを確認してから、ADレジスタを読み出してください(A/D変換の完了はADIC レジスタのIRビット、またはADCON0レジスタのADSTビットで判定できます)。
- •繰り返しモードで使用する場合 A/D変換中のCPUクロックには、A/Dコンバータの動作クロック AD以上の周波数を選択してくだ さい。

ADにfOCO-Fを選択しないでください。

- A/D 変換動作中に、プログラムで ADCON0 レジスタの ADST ビットを "0" (A/D 変換停止) にして強 制終了した場合、A/D コンバータの変換結果は不定となります。プログラムで ADST ビットを"0" にした場合は、ADレジスタの値を使用しないでください。
- •P4_2/VREF端子とAVSS端子間に0.1μFのコンデンサを接続してください。
- •A/D変換中はストップモードに移行しないでください。
- A/D 変換中はCM0 レジスタのCM02 ビットが"1"(ウェイトモード時、周辺機能クロックを停止す る)の状態で、ウェイトモードに移行しないでください。

20. フラッシュメモリ

20.1 概要

フラッシュメモリは、CPU 書き換えモード、標準シリアル入出力モード、パラレル入出力モードの3つの書き換えモードで操作できます。

表20.1にフラッシュメモリの性能概要を示します(表20.1に示す以外の項目は「表1.1および表1.2 性能概要」を参照してください)。

表20.1 フラッシュメモリの性能概要

項目	性能				
フラッシュメモリの動作モード	3モード(CPU書き換え、標準シリアル入出力、パラレル				
	入出力モード)				
消去ブロック分割	図20.1~図20.2を参照してください。				
プログラム方式	バイト単位				
イレーズ方式	ブロック消去				
プログラム、イレーズ制御方式	ソフトウェアコマンドによるプログラム、イレーズ制御				
書き換え制御方式	FMR0レジスタのFMR02ビットによるブロック0、ブロッ				
	ク1に対する書き換え制御				
	FMR1 レジスタのFMR15、FMR16 ビットによるブロック				
	0、ブロック1に対する個別の書き換え制御				
コマンド数	5コマンド				
プログラム/イレーズ ブロック0、1(プログラムROM)	R8C/22グループ:100回;R8C/23グループ:1,000回				
回数(注1) プロックA、B(データフラッシュ)	10,000回				
(注2)					
IDコードチェック機能	標準シリアル入出力モード対応				
ROMコードプロテクト	パラレル入出力モード対応				

注1. プログラム、イレーズ回数の定義

プログラム、イレーズ回数はブロックごとのイレーズ回数です。

プログラム、イレーズ回数がn回(n=100、10,000回)の場合、ブロックごとにそれぞれn回ずつイレーズすることができます。例えば、1KバイトブロックのブロックAについて、それぞれ異なる番地に1バイト書き込みを1024回に分けて行った場合、そのブロックをイレーズするとプログラム/イレーズ回数は1回と数えます。100回以上の書き換えを実施する場合は、実質的な書き換え回数を減少させるために、空き領域がなくなるまでプログラムを実施してからイレーズを行うようにすることと、特定ブロックのみの書き換えは避け、各ブロックへのプログラム、イレーズ回数が平準化するように書き換えを実施してください。

また、ブロックごとに何回イレーズを実施したかを情報として残していただき、制限回数を設けていただくことをお勧めします。

注2. R8C/23グループだけが内蔵します。

表20.2 フラッシュメモリ書き換えモードの概要

フラッシュメモリ 書き換えモード	CPU書き換えモード	標準シリアル入出力モード	パラレル入出力モード
機能概要	CPUがソフトウェアコマンドを実行することにより、ユーザROM領域を書き換える EW0モード:RAM上で書き換え可能 EW1モード:フラッシュメモリ上で書き換え可能	専用シリアルライタを使用して、ユーザROM領域を書き換える	
書き換えできる領域	ユーザROM領域	ユーザROM領域	ユーザROM領域
動作モード	シングルチップモード	ブートモード	パラレル入出力モード
ROMライタ		シリアルライタ	パラレルライタ

20.2 メモリ配置

フラッシュメモリは、ユーザROM領域とブートROM領域(予約領域)に分けられます。

図20.1にR8C/22グループのフラッシュメモリのブロック図を、図20.2にR8C/23グループのフラッシュ メモリのブロック図を示します。

R8C/23グループのユーザROM領域には、マイコンの動作プログラムを格納する領域(プログラムROM) とは別に、1KバイトのブロックAおよび1KバイトのブロックB(データフラッシュ)があります。

ユーザROM領域はいくつかのブロックに分割されています。ユーザROM領域は、CPU書き換えモー ド、標準シリアル入出力モード、またはパラレル入出力モードで書き換えられます。

ブロック0、ブロック1を、CPU書き換えモードで書き換える場合は、FMR0レジスタのFMR02ビット を"1"(書き換え許可)にし、FMR1レジスタのFMR15ビットを"0"(書き換え許可)にするとブロック 0の書き換えが許可され、FMR16ビットを"0"(書き換え許可)にするとブロック1の書き換えが許可さ れます。

ブロック2、ブロック3を、CPU書き換えモードで書き換える場合は、FMR0レジスタのFMR02ビット を"1"(書き換え許可)にすると書き換えが許可されます。

ブート ROM 領域は出荷時に標準シリアル入出力モードの書き換え制御プログラムが格納されていま す。ブートROM領域は、ユーザROM領域と重なったアドレスに配置されていますが、メモリは別に存 在します。




図20.1 R8C/22 グループのフラッシュメモリのブロック図




図20.2 R8C/23グループのフラッシュメモリのブロック図

20.3 フラッシュメモリ書き換え禁止機能

フラッシュメモリを簡単に読んだり書き換えたりできないように、標準シリアル入出力モードにはID コードチェック機能が、パラレル入出力モードにはROMコードプロテクト機能があります。

20.3.1 IDコードチェック機能

標準シリアル入出力モードで使用します。フラッシュメモリがブランクではない場合、ライタから 送られてくるID コードとフラッシュメモリに書かれている7バイトのID コードが一致するか判定し ます。コードが一致しなければ、ライタから送られてくるコマンドは受け付けません。ID コードは 各8ビットのデータで、その領域は、1バイト目から00FFDFh、00FFE3h、00FFEBh、00FFEFh、00FFF3h、 00FFF7h、00FFFBh 番地です。これらの番地にあらかじめ ID コードを設定したプログラムをフラッ シュメモリに書いてください。




図20.3 IDコードの格納番地


20.3.2 ROMコードプロテクト機能

ROM コードプロテクトはパラレル入出力モード使用時、OFS レジスタによって、内蔵フラッシュ メモリの内容の読み出し、変更を禁止する機能です。

図20.4にOFS レジスタを示します。

ROMCR ビットに"1"、ROMCP1 ビットに"0"を書くと、ROM コードプロテクトが有効になり、 内蔵フラッシュメモリの内容の読み出し、変更が禁止されます。

一度、ROM コードプロテクトを有効にすると、パラレル入出力モードでは、内蔵フラッシュメモ リの内容を書き換えできません。ROM コードプロテクトを解除する場合は、CPU 書き換えモードま たは標準シリアル入出力モードを使用して、OFSレジスタを含むブロックを消去してください。



注1. OFSレジスタはフラッシュメモリ上にあります。プログラムと一緒に書き込んでください。書き込んだ 後、OFSレジスタに追加書き込みをしないでください。

図20.4 OFS レジスタ

注2.パワーオンリセットを使用する場合は、LVD1ONビットを"0"(リセット後、電圧監視1リセット有効)に してください。

注3. OFSレジスタを含むブロックを消去すると、OFSレジスタは "FFh"になります。

20.4 CPU書き換えモード

CPU 書き換えモードでは、CPU がソフトウェアコマンドを実行することにより、ユーザ ROM 領域を 書き換えることができます。したがって、ROMライタなどを使用せずにマイクロコンピュータを基板に 実装した状態で、ユーザ ROM 領域を書き換えることができます。プログラム、ブロックイレーズのコ マンドは、ユーザROM領域の各ブロック領域のみに対して実行してください。

また、CPU書き換えモードで消去動作中に割り込み要求が発生した場合に、消去動作を一時中断して 割り込み処理を行うイレーズサスペンド機能を持ちます。イレーズサスペンド中は、プログラムでユー ザROM領域を読み出すことが可能です。

CPU書き換えモードで自動書き込み動作中に割り込み要求が発生した場合に、自動書き込み動作を一 時中断して割り込み処理を行うプログラムサスペンド機能を持ちます。プログラムサスペンド中は、プ ログラムでユーザROM領域を読み出すことが可能です。

CPU書き換えモードには、イレーズライト0モード(EW0モード)とイレーズライト1モード(EW1)モー ドがあります。

表20.3にEW0モードとEW1モードの違いを示します。

表20.3 EW0モードとEW1モードの違い

項目	EW0モード	EW1モード
動作モード	シングルチップモード	シングルチップモード
書き換え制御プログラム を配置できる領域	ユーザROM領域	ユーザROM領域
書き換え制御プログラム を実行できる領域	フラッシュメモリ以外(RAMなど)へ転送し てから実行する必要あり	ユーザROM領域またはRAM領域
書き換えられる領域	ユーザROM領域	ユーザROM領域
		ただし、書き換え制御プログラムがあるブロックを除く(注1)
ソフトウェアコマンドの 制限		・プログラム、ブロックイレーズコマンド 書き換え制御プログラムがあるブロック に対して実行禁止・リードステータスレジスタコマンド実行 禁止
プログラム、イレーズ後の モード	リードステータスレジスタモード	リードアレイモード
リードステータスレジス 夕後のモード	リードステータスレジスタモード	コマンドを実行禁止
自動書き込み、自動消去時 のCPUの状態	動作	ホールド状態(入出力ポートはコマンド実 行前の状態を保持)
フラッシュメモリのス テータス検知	・プログラムで FMR0 レジスタの FMR00、 FMR06、FMR07 ビットを読む ・リードステータスレジスタコマンドを実 行し、ステータスレジスタの SR7、SR5、 SR4を読む	プログラムでFMR0 レジスタのFMR00、 FMR06、FMR07ビットを読む
イレーズサスペンドへの 移行条件	プログラムで FMR4 レジスタの FMR40 と FMR41 ビットを" 1 " にする	FMR4レジスタのFMR40ビットが"1"、か つ許可されたマスカブル割り込みの割り込 み要求が発生
の移行条件	プログラムで FMR4 レジスタの FMR40 と FMR42 ビットを " 1 " にする	つ許可されたマスカブル割り込みの割り込 み要求が発生
CPUクロック	5MHz以下	左記制限なし(使用するクロック周波数)

注1. ブロック 0、ブロック 1 は、FMR0 レジスタの FMR02 ビットを "1"(書き換え許可)にし、FMR1 レジスタの FMR15ビットを "0" (書き換え許可)にするとブロック0の書き換えが許可され、FMR16ビットを "0" (書き 換え許可)にするとブロック1の書き換えが許可されます。

20.4.1 EW0モード

FMR0 レジスタの FMR01 ビットを"1"(CPU書き換えモード有効)にすると CPU書き換えモードになり、ソフトウェアコマンドの受け付けが可能となります。このとき、FMR1 レジスタの FMR11 ビットが"0"なので、EW0モードになります。

プログラム、イレーズ動作の制御はソフトウェアコマンドで行います。プログラム、イレーズの終了時の状態などはFMR0レジスタまたはステータスレジスタで確認できます。

自動消去中に、イレーズサスペンドに移行する場合は、FMR40 ビットを"1"(サスペンド許可)、FMR41 ビットを"1"(イレーズサスペンドリクエスト)にしてください。そしてtd(SR-SUS)待ち、FMR46 ビットが"1"(リード許可)になったことを確認後、ユーザROM 領域にアクセスしてください。FMR41 ビットを"0"(イレーズリスタート)にすると、自動消去を再開します。

自動書き込み中に、プログラムサスペンドに移行する場合は、FMR40 ビットを"1"(サスペンド許可)、FMR42 ビットを"1"(プログラムサスペンドリクエスト)にしてください。そしてtd(SR-SUS)待ち、FMR46 ビットが"1"(リード許可)になったことを確認後、ユーザROM 領域にアクセスしてください。FMR42 ビットを"0"(プログラムリスタート)にすると、自動書き込みを再開します。

20.4.2 EW1モード

FMR01 ビットを"1"(CPU書き換えモード有効)にした後、FMR11 ビットを"1"(EW1モード)にするとEW1モードになります。

プログラム、イレーズの終了時の状態などは、FMR0レジスタで確認できます。EW1モードでは、 リードステータスレジスタコマンドを実行しないでください。

自動消去時、イレーズサスペンド機能を有効にする場合には、FMR40 ビットを"1"(サスペンド許可)にしてからブロックイレーズコマンドを実行してください。またイレーズサスペンドに移行するための割り込みはあらかじめ割り込み許可状態にしてください。ブロックイレーズコマンド実行からtd(SR-SUS)後、割り込み要求が受け付けられます。

割り込み要求が発生すると、FMR41 ビットは自動的に " 1 " (1 " (1 1 " (1 1 " (1 (1 "

自動書き込み時、プログラムサスペンド機能を有効にする場合には、FMR40 ビットを"1"(サスペンド許可)にしてからプログラムコマンドを実行してください。またプログラムサスペンドに移行するための割り込みはあらかじめ割り込み許可状態にしてください。プログラムコマンド実行からtd(SR-SUS)後、割り込み要求が受け付けられます。

割り込み要求が発生すると、FMR42ビットは自動的に"1"(プログラムサスペンドリクエスト)になり、自動書き込みが中断されます。割り込み処理終了後、自動書き込みが完了していないとき (FMR00ビットが"0")は、FMR42ビットを"0"(プログラムリスタート)にして自動書き込みを再開させてください。

図20.5にFMR0レジスタを、図20.6にFMR1レジスタを、図20.7にFMR4レジスタを示します。

20.4.2.1 FMR00ビット

フラッシュメモリの動作状況を示すビットです。プログラム、イレーズ動作中(サスペンド期間を 含む)は"0"、それ以外のときには"1"になります。

20.4.2.2 FMR01ビット

FMR01 ビットを"1"(CPU書き換えモード)にすると、コマンドの受け付けが可能になります。

20.4.2.3 FMR02ビット

FMR02 ビットが"0"(書き換え禁止)のとき、ブロック0、ブロック1、ブロック2 とブロック3は プログラムコマンド、ブロックイレーズコマンドを受け付けません。

FMR02ビットが"1"(書き換え許可)のとき、ブロック0とブロック1はFMR15、FMR16ビットで 書き換えが制御されます。

20.4.2.4 FMSTPビット

フラッシュメモリの制御回路を初期化し、かつフラッシュメモリの消費電流を低減するためのビッ トです。FMSTPビットを"1"にすると、フラッシュメモリをアクセスできなくなります。したがっ て、FMSTPビットはRAMに転送したプログラムで書いてください。

次の場合、FMSTPビットを"1"にしてください。

- ●EW0モードで消去、書き込み中にフラッシュメモリのアクセスが異常になった(FMR00ビットが "1"(レディ)に戻らなくなった)場合
- 高速オンチップオシレータモード、低速オンチップオシレータモード(XINクロック停止)でさら に低消費電力にする場合

図 20.11 に高速オンチップオシレータモード、低速オンチップオシレータモード(XIN クロック停止) でさらに低消費電力にする処理を示します。このフローチャートに従って操作してください。なお、 CPU 書き換えモードが無効時にストップモードまたはウェイトモードに移行する場合は、自動的にフ ラッシュメモリの電源が切れ、復帰時に接続しますので、FMR0レジスタを設定する必要がありません。

20.4.2.5 FMR06ビット

自動書き込みの状況を示す読み出し専用ビットです。プログラムエラーが発生すると"1"、それ以 外のときは"0"となります。詳細は「20.4.5 フルステータスチェック」を参照してください。

20.4.2.6 FMR07ビット

自動消去の状況を示す読み出し専用ビットです。イレーズエラーが発生すると"1"、それ以外のと きは"0"となります。詳細は「20.4.5 フルステータスチェック」を参照してください。

20.4.2.7 FMR11ビット

FMR11 ビットを"1"(EW1モード)にすると、EW1モードになります。

20.4.2.8 FMR15ビット

FMR02 ビットが"1"(書き換え許可)で、FMR15 ビットが"0"(書き換え許可)のとき、ブロック 0はプログラムコマンド、ブロックイレーズコマンドを受け付けます。

20.4.2.9 FMR16ビット

FMR02 ビットが"1"(書き換え許可)で、FMR16 ビットが"0"(書き換え許可)のとき、ブロック 1はプログラムコマンド、ブロックイレーズコマンドを受け付けます。

20.4.2.10 FMR40ビット

FMR40ビットを"1"(許可)にすると、サスペンド機能が許可されます。

20.4.2.11 FMR41ビット

EW0モードでは、プログラムでFMR41ビットを"1"にすると、イレーズサスペンドモードに移行 します。EW1モードでは、許可された割り込みの割り込み要求が発生すると、FMR41ビットは自動 的に"1"(イレーズサスペンドリクエスト)になり、イレーズサスペンドモードに移行します。

自動消去動作を再開するときは、FMR41ビットを"0"(イレーズリスタート)にしてください。

20.4.2.12 FMR42ビット

EW0モードでは、プログラムでFMR42ビットを"1"にすると、プログラムサスペンドモードに移 行します。EW1 モードでは、許可された割り込みの割り込み要求が発生すると、FMR42 ビットは自 動的に"1"(プログラムサスペンドリクエスト)になり、プログラムサスペンドモードに移行します。 自動書き込み動作を再開するときは、FMR42ビットを"0~プログラムリスタート)にしてください。

20.4.2.13 FMR43ビット

自動消去を開始すると、FMR43ビットが"1"(イレーズ実行中)になります。イレーズサスペンド 中もFMR43ビットは"1"(イレーズ実行中)のままです。

自動消去が終了すると、FMR43ビットが"0"(イレーズ未実行)になります。

20.4.2.14 FMR44ビット

自動書き込みを開始すると、FMR44ビットが"1"(プログラム実行中)になります。プログラムサ スペンド中もFMR44ビットは"1"(プログラム実行中)のままです。


自動書き込みが終了すると、FMR44ビットが"0"(プログラム未実行)になります。

20.4.2.15 FMR46ビット

自動書き込み実行中および自動消去実行中は、FMR46ビットが"0"(リード禁止)になります。サ スペンドモード中は " 1 " (リード許可) になります。" 0 " の間は、フラッシュメモリへのアクセスは 禁止です。

20.4.2.16 FMR47ビット

低速オンチップオシレータモード(XINクロック停止)のときに、FMR47ビットを"1"(許可)にす ると、フラッシュメモリ読み出し時の消費電流を低減できます。



- 注1. "1"にするときは、"0"を書いた後、続けて"1"を書いてください。"0"を書いた後、"1"を書くまでに割り込みが入らないようにしてください。 このビットはリードアレイモードにしてから"0"にしてください。
- 注2. "1"にするときは、FMR01ビットが"1"の状態で、このビットに"0"を書いた後、続けて"1"を書いてください。"0"を書いた後、"1"を書くまでに割り込みが入らないようにしてください。
- 注3.このビットは、RAMに転送したプログラムで書いてください。
- 注4. クリアステータスコマンドを実行すると"0"になります。
- 注5 . FMR01ビットが"1"(CPU書き換えモード有効)のとき有効です。FMR01ビットが"0"のとき、FMSTPビットに"1"を書くとFMSTPビットは"1"になりますが、フラッシュメモリは低消費電力状態にならず、初期化もされません。
- 注6 . FMR01ビットを"0"(CPU書き換えモード無効)にすると、FMR02ビットは"0"(書き換え禁止)になります。

図20.5 FMR0レジスタ





図20.6 FMR1レジスタ



- 注1. "1"にするときは、このビットに"0"を書いた後、続けて"1"を書いてください。 "0"を書いた後、"1"を書くまでに割り込みが入らないようにしてください。
- 注2.FMR41ビットはFMR40ビットが"1"(許可)のときのみ有効になり、イレーズコマンド発行からイレーズ終 了までの期間のみ、書き込みが可能となります。(上記期間以外は"0"になります。) EWOモードではこのビットはプログラムによって"0"、"1"書き込みが可能となります。 EW1モードではFMR40ビットが"1"のとき、消去中にマスカブル割り込みが発生すると自動的に"1"に なります。プログラムによって"1"を書き込むことはできません。("0"書き込みは可能)
- 注3. FMR42ビットはFMR40ビットが"1"(許可)のときのみ有効になり、プログラムコマンド発行から自動書き 込み終了までの期間のみ、このビットへの書き込みが可能となります。(上記期間以外は"0"になりま す。)

EW0モードではこのビットはプログラムによって"0"、"1"書き込みが可能となります。 EW1モードではFMR40ビットが"1"のとき、自動書き込み中にマスカブル割り込みが発生すると自動的に "1"になります。プログラムによって"1"を書き込むことはできません。("0"書き込みは可能)

- 注4.高速クロックモード、高速オンチップオシレータモードでは、FMR47ビットを " 0 " (禁止)にしてくださ ۱١,
- 注5. 低消費電流モードでは、FMR0レジスタのFMR01ビットを"0"(CPU書き換えモード無効)にしてください。

FMR4レジスタ 図20.7

図20.8にサスペンド動作に関するタイミングを示します。




図20.8 サスペンド動作に関するタイミング

図20.9にEW0モードの設定と解除方法を、図20.10にEW1モードの設定と解除方法を示します。




図20.9 EW0モードの設定と解除方法




図20.10 EW1モードの設定と解除方法




図20.11 高速オンチップオシレータモード、低速オンチップオシレータモード(XINクロック停止)でさら に低消費電力にする処理

20.4.3 ソフトウェアコマンド

ソフトウェアコマンドについて次に説明します。コマンド、データの読み出し、書き込みは8ビット単位で行ってください。

表20.4 ソフトウェアコマンド一覧表

		第1バスサイ	´ クル	第2バスサイクル			
ソフトウェアコマンド	モード	アドレス	データ (D7 ~ D0)	モード	アドレス	データ (D7 ~ D0)	
リードアレイ	ライト	×	FFh				
リードステータスレジスタ	ライト	×	70h	リード	×	SRD	
クリアステータスレジスタ	ライト	×	50h				
プログラム	ライト	WA	40h	ライト	WA	WD	
ブロックイレーズ	ライト	×	20h	ライト	BA	D0h	

SRD: ステータスレジスタデータ(D7~D0)。

WA:書き込み番地(第1バスサイクルのアドレスは第2バスサイクルのアドレスと同一番地にしてください)。

WD:書き込みデータ(8ビット)。 BA:ブロックの任意の番地。

×:ユーザROM領域内の任意の番地

20.4.3.1 リードアレイ

フラッシュメモリを読むコマンドです。

第1バスサイクルで"FFh"を書くと、リードアレイモードになります。次のバスサイクル以降で読む番地を入力すると、指定した番地の内容が8ビット単位で読めます。

リードアレイモードは、他のコマンドが書かれるまで保持されるので、複数の番地の内容を続けて 読めます。

また、リセット解除後はリードアレイモードになります。

20.4.3.2 リードステータスレジスタ

ステータスレジスタを読むコマンドです。

第1バスサイクルで"70h"を書くと、第2バスサイクルでステータスレジスタが読めます(「20.4.4ステータスレジスタ」参照)。なお、読むときもユーザROM領域内の番地を読んでください。

EW1 モードでは、このコマンドを実行しないでください。

リードステータスレジスタモードは、次にリードアレイコマンドを書くまで継続されます。

20.4.3.3 クリアステータスレジスタ

ステータスレジスタを"0"にするコマンドです。

第1バスサイクルで "50h"を書くと、FMR0レジスタのFMR06~FMR07ビットとステータスレジスタのSR4~SR5が "0"になります。

20.4.3.4 プログラム

1バイト単位でフラッシュメモリにデータを書くコマンドです。

書き込み番地に第1バスサイクルで "40h"を書き、第2バスサイクルでデータを書くと自動書き込 み(データのプログラムとベリファイ)を開始します。第1バスサイクルにおけるアドレス値は、第2 バスサイクルで指定する書き込み番地と同一番地にしてください。

自動書き込み終了はFMR0レジスタのFMR00ビットで確認できます。

サスペンド機能禁止時、FMR00ビットは、自動書き込み期間中は"0"、終了後は"1"になります。 サスペンド機能許可時、FMR44ビットは、自動書き込み期間中は"1"、終了後は"0"になります。 自動書き込み終了後、FMR0 レジスタの FMR06 ビットで自動書き込みの結果を知ることができま す(「20.4.5 フルステータスチェック」参照)。

既にプログラムされた番地に対する追加書き込みはしないでください。

また、FMR0レジスタのFMR02ビットが"0"(書き換え禁止)のとき、ブロック0~ブロック3に対 するプログラムコマンドは受け付けられません。また、FMR02ビットが"1"(書き換え許可)でFMR1 レジスタのFMR15ビットが"1"(書き換え禁止)のときはブロック0に対するプログラムコマンドは、 FMR16ビットが"1"(書き換え禁止)のときはブロック1に対するプログラムコマンドは受け付けら れません。

図 20.12 にプログラムフローチャート (サスペンド機能禁止時)を、図 20.13 にプログラムフロー チャート(サスペンド機能許可時)を示します。

EW1 モードでは、書き換え制御プログラムが配置されている番地に対して、このコマンドを実行 しないでください。

EW0 モードでは、自動書き込み開始とともにリードステータスレジスタモードとなり、ステータ スレジスタが読めます。ステータスレジスタのビット7(SR7)は自動書き込み開始とともに " 0 " とな り、終了とともに"1"に戻ります。この場合のリードステータスレジスタモードは、次にリードア レイコマンドを書くまで継続されます。また、自動書き込み終了後、ステータスレジスタを読み出す ことにより、自動書き込みの結果を知ることができます。




図20.12 プログラムフローチャート(サスペンド機能禁止時)




図20.13 プログラムフローチャート(サスペンド機能許可時)

20.4.3.5 ブロックイレーズ

第1バスサイクルで "20h"、第2バスサイクルで "D0h" をブロックの任意の番地に書くと指定さ れたブロックに対し、自動消去(イレーズとイレーズベリファイ)を開始します。

自動消去の終了は、FMR0レジスタのFMR00ビットで確認できます。

FMR00ビットは、自動消去期間中は"0"、終了後は"1"になります。

自動消去終了後、FMR0レジスタのFMR07ビットで、自動消去の結果を知ることができます (「20.4.5 フルステータスチェック」参照)。

また、FMR0レジスタのFMR02ビットが"0"(書き換え禁止)のとき、またはFMR02ビットが"1" (書き換え許可)でFMR1 レジスタのFMR15 ビットが"1"(書き換え禁止)のときはブロック0に対す るブロックイレーズコマンドが、FMR16ビットが"1"(書き換え禁止)のときはブロック1に対する ブロックイレーズコマンドは受け付けられません。

プログラムサスペンド中、ブロックイレーズコマンドを使用しないでください。

図20.14にブロックイレーズフローチャート(イレーズサスペンド機能禁止時)を、図20.15にブロッ クイレーズフローチャート(イレーズサスペンド機能許可時)を示します。

EW1 モードでは、書き換え制御プログラムが配置されているブロックに対して、このコマンドを 実行しないでください。

EW0 モードでは、自動消去開始とともにリードステータスレジスタモードとなり、ステータスレ ジスタが読めます。ステータスレジスタのビット7(SR7)は自動消去の開始とともに"0"となり、終 了とともに"1"に戻ります。この場合のリードステータスレジスタモードは、次にリードアレイコ マンドを書くまで継続されます。




図20.14 ブロックイレーズフローチャート(イレーズサスペンド機能禁止時)




図20.15 ブロックイレーズフローチャート(イレーズサスペンド機能許可時)

20.4.4 ステータスレジスタ

ステータスレジスタは、フラッシュメモリの動作状態やイレーズ、プログラムの正常、エラー終了などの状態を示すレジスタです。ステータスレジスタの状態はFMR0レジスタのFMR00、FMR06 ~ FMR07 ビットで読めます。

表20.5にステータスレジスタを示します。

なお、EW0モードでは次のときステータスレジスタを読めます。

- •リードステータスレジスタコマンドを書いた後、ユーザROM領域内の任意の番地を読んだとき
- プログラムコマンド、またはブロックイレーズコマンド実行後、リードアレイコマンドを実行するまでの期間に、ユーザROM領域内の任意の番地を読んだとき

20.4.4.1 シーケンサステータス(SR7、FMR00ビット)

シーケンサステータスはフラッシュメモリの動作状況を示します。自動書き込み、自動消去中は "0"(ビジー)になり、これらの動作終了とともに"1"(レディ)になります。

20.4.4.2 イレーズステータス(SR5、FMR07ビット)

「20.4.5 フルステータスチェック」を参照してください。

20.4.4.3 プログラムステータス(SR4、FMR06ビット)

「20.4.5 フルステータスチェック」を参照してください。

表20.5 ステータスレジスタ

ステータス	FMR0レジス		内	容	
レジスタの ビット	タのビット	ステータス名	" 0 "	" 1 "	リセット後の値
SR0(D0)		リザーブ			
SR1(D1)		リザーブ			
SR2(D2)		リザーブ			
SR3(D3)		リザーブ			
SR4(D4)	FMR06	プログラムステータス	正常終了	エラー終了	0
SR5(D5)	FMR07	イレーズステータス	正常終了	エラー終了	0
SR6(D6)		リザーブ			
SR7(D7)	FMR00	シーケンサステータス	ビジ -	レディ	1

D0~D7: リードステータスコマンドを実行したときに読み出されるデータバスを示す。

FMR07 ビット(SR5) ~ FMR06 ビット(SR4) は、クリアステータスコマンドを実行すると " 0 " になります。 FMR07 ビット(SR5) またはFMR06 ビット(SR4) が " 1 " の場合、プログラム、ブロックイレーズコマンドは受け付

けられません。

20.4.5 フルステータスチェック

エラーが発生すると、FMR0レジスタのFMR06~FMR07ビットが"1"になり、各エラーの発生を 示します。したがって、これらのステータスをチェック(フルステータスチェック)することにより、 実行結果を確認できます。

表20.6にエラーとFMR0レジスタの状態を、図20.16にフルステータスチェックフローチャート、各 エラー発生時の対処方法を示します。

表20.6 エラーとFMR0レジスタの状態

FMR0 L	, ジスタ		
(ステータスレ	ジスタ)の状態	エラー	エラー発生条件
FMR07 (SR5)	FMR06 (SR4)		
1	1	コマンドシーケンス エラー	 ・コマンドを正しく書かなかったとき ・ブロックイレーズコマンドの第2バスサイクルのデータ に書いても良い値("DOh"または"FFh")以外のデータを書いたとき(注1) ・FMR0 レジスタの FMR02 ビット、FMR1 レジスタの FMR15ビットまたはFMR16ビットを用いて書き換え禁止にした状態で、プログラムコマンドまたはブロックイレーズコマンドを実行したとき ・消去コマンド入力時に、フラッシュメモリが配置されていないアドレスを入力して、消去しようとしたとき ・消去コマンド入力時に、書き換えを禁止しているブロックの消去を実行しようとしたとき ・書き込みコマンド入力時に、フラッシュメモリが配置されていないアドレスを入力して、書き込みしようとしたとき ・書き込みコマンド入力時に、書き換えを禁止しているブロックの書き込みを実行しようとしたとき
1	0	イレーズエラー	・ブロックイレーズコマンドを実行し、正しく自動消去されなかったとき
0	1	プログラムエラー	・プログラムコマンドを実行し、正しく自動書き込みされ なかったとき

注1. これらのコマンドの第2バスサイクルで "FFh"を書くと、リードアレイモードになり、同時に、第1バスサイ クルで書いたコマンドコードは無効になります。




図20.16 フルステータスチェックフローチャート、各エラー発生時の対処方法

20.5 標準シリアル入出力モード

標準シリアル入出力モードでは、本マイコンに対応したシリアルライタを使用して、マイコンを基板に実装した状態で、ユーザROM領域を書き換えることができます。

標準シリアル入出力モードには3つのモードがあります。

- •標準シリアル入出力モード1..... クロック同期形シリアルI/Oを用いてシリアルライタと接続
- •標準シリアル入出力モード2..... クロック非同期形シリアルI/Oを用いてシリアルライタと接続
- •標準シリアル入出力モード3..... 特別なクロック非同期形シリアルI/O を用いてシリアルライタと接続本マイコンは標準シリアル入出力モード2と標準シリアル入出力モード3を使用できます。

シリアルライタとの接続例は「付録 2. シリアルライタとオンチップデバッギングエミュレータとの接続例」を参照してください。シリアルライタについては、各メーカにお問い合わせください。また、シリアルライタの操作方法については、シリアルライタのユーザーズマニュアルを参照してください。

表 20.7 に端子の機能説明 (フラッシュメモリ標準シリアル入出力モード 2) を、表 20.8 に端子の機能説明 (フラッシュメモリ標準シリアル入出力モード 3) を、図 20.17 に標準シリアル入出力モード 3 時の端子 結線図を示します。

なお、表20.8に示した端子処理を行い、ライタを使ってフラッシュメモリを書き換えた後、シングルチップモードでフラッシュメモリ上のプログラムを動作させる場合は、MODE端子に"H"を入力して、ハードウェアリセットしてください。

20.5.1 IDコードチェック機能

シリアルライタから送られてくるIDコードと、フラッシュメモリに書かれているIDコードが一致するかどうかを判定します(「20.3 フラッシュメモリ書き換え禁止機能」参照)。

表20.7 端子の機能説明(フラッシュメモリ標準シリアル入出力モード2)

端子名	名称	入出力	機能
VCC、VSS	電源入力		Vcc端子にはプログラム、イレーズの保証電圧を、Vssには0Vを入力してください。
RESET	リセット入力	入力	リセット入力端子です。
P4_6/XIN	P4_6入力/クロック 入力	入力	外付けの発振子を接続する場合、XIN端子とXOUT端子の間には セラミック共振子、または水晶発振子を接続してください。
P4_7/XOUT	P4_7入力/クロック 出力	入出力	
P0_0 ~ P0_7	入力ポートP0	入力	" H " を入力、" L " を入力、または開放してください。
P1_0 ~ P1_7	入力ポートP1	入力	" H " を入力、" L " を入力、または開放してください。
P2_0 ~ P2_7	入力ポートP2	入力	" H " を入力、" L " を入力、または開放してください。
P3_0、P3_1、 P3_3 ~ P3_5、 P3_7	入力ポートP3	入力	" H " を入力、" L " を入力、または開放してください。
P4_2 ~ P4_5	入力ポートP4	入力	" H " を入力、" L " を入力、または開放してください。
P6_0 ~ P6_5	入力ポートP6	入力	" H " を入力、" L " を入力、または開放してください。
MODE	MODE	入力	" L " を入力してください。
P6_6	TXD出力	出力	シリアルデータの出力端子です。
P6_7	RXD入力	入力	シリアルデータの入力端子です。

表20.8 端子の機能説明(フラッシュメモリ標準シリアル入出力モード3)

端子名	名称	入出力	機能
VCC、VSS	電源入力		Vcc端子にはプログラム、イレーズの保証電圧を、Vssには0Vを入力してください。
RESET	リセット入力	入力	リセット入力端子です。
P4_6/XIN	P4_6入力/クロック 入力	入力	外付けの発振子を接続する場合、XIN端子とXOUT端子の間には セラミック共振子、または水晶発振子を接続してください。
P4_7/XOUT	P4_7入力/クロック 出力	入出力	入力ポートとして使用する場合、" H " を入力、" L " を入力、または開放してください。
P0_0 ~ P0_7	入力ポートP0	入力	" H " を入力、" L " を入力、または開放してください。
P1_0 ~ P1_7	入力ポートP1	入力	" H " を入力、" L " を入力、または開放してください。
P2_0 ~ P2_7	入力ポートP2	入力	" H " を入力、" L " を入力、または開放してください。
P3_0、P3_1、 P3_3 ~ P3_5、 P3_7	入力ポートP3	入力	" H " を入力、" L " を入力、または開放してください。
P4_2 ~ P4_5	入力ポートP4	入力	" H " を入力、" L " を入力、または開放してください。
P6_0 ~ P6_7	入力ポートP6	入力	" H " を入力、" L " を入力、または開放してください。
MODE	MODE	入出力	シリアルデータの入出力端子です。フラッシュライタに接続して ください。




図20.17 標準シリアル入出力モード3時の端子結線図

20.5.1.1 標準シリアル入出力モード時の端子処理例

図20.18に標準シリアル入出力モード2を使用する場合の端子処理例を、図20.19に標準シリアル入 出力モード3を使用する場合の端子処理例を示します。ライタによって制御するピンなどが違います ので、詳細はライタのマニュアルを参照してください。




図20.18 標準シリアル入出力モード2を使用する場合の端子処理例




図20.19 標準シリアル入出力モード3を使用する場合の端子処理例

20.6 パラレル入出力モード

パラレル入出力モードは内蔵フラッシュメモリに対する操作(リード、プログラム、イレーズなど)に必要なソフトウェアコマンド、アドレス、データをパラレルに入出力するモードです。

本マイコンに対応したパラレルライタを使用してください。パラレルライタについては、各メーカにお問い合わせください。また、パラレルライタの操作方法については、パラレルライタのユーザーズマニュアルを参照してください。

パラレル入出力モードでは、図20.1および図20.2に示すユーザROM領域の書き換えができます。

20.6.1 ROM コードプロテクト機能

ROMコードプロテクトはフラッシュメモリの読み出し、書き換えを禁止する機能です(「20.3 フラッシュメモリ書き換え禁止機能」参照)。

20.7 フラッシュメモリ使用上の注意

20.7.1 CPU書き換えモード

20.7.1.1 動作速度

CPU 書き換えモード (EW0 モード) に入る前に、CM0 レジスタの CM06 ビット、CM1 レジスタの CM16~CM17ビットで、CPUクロックを5MHz以下にしてください。

EW1 モードではこの注意事項は不要です。

20.7.1.2 使用禁止命令

EW0モードでは、次の命令はフラッシュメモリ内部のデータを参照するため、使用できません。 UND命令、INTO命令、BRK命令

20.7.1.3 割り込み

表20.9にEW0モード時の割り込み、表20.10にEW1モード時の割り込みを示します。

表20.9 EW0モード時の割り込み

モード	状態	マスカブル割り込み 要求受付時	ファッチドッグタイマ、発振停止検出、電圧監視2割り込み m ポヌは味
		安水文门时	要求受付時
EW0	自動消去中	ベクタをRAMに配置す	割り込み要求を受け付けると、すぐに自動消去または自動書き
		ることで使用できます。	込みは強制停止し、フラッシュメモリをリセットします。一定
			時間後にフラッシュメモリが再起動した後、割り込み処理を開
			始します。
	ウチョナソコ	+	自動消去中のブロックまたは自動書き込み中のアドレスは強制
	自動書き込み		停止されるために、正常値が読み出せなくなる場合があります
			ので、フラッシュメモリが再起動した後、再度自動消去を実行
			し、正常終了することを確認してください。
			ウォッチドッグタイマはコマンド動作中も停止しないため、割
			り込み要求が発生する可能性があります。定期的にウォッチ
			ドッグタイマを初期化してください。

注1. アドレス一致割り込みのベクタはROM上に配置されているので、コマンド実行中は使用しないでください。

注2. ブロック0には固定ベクタが配置されているので、ブロック0を自動消去中はノンマスカブル割り込みを使用 しないでください。

表20.10	EW1 T -	ド時の割り込	.4
1220.10		コーサリンドリンド	•07

モード	状態	マスカブル割り込み要求受付時	ウォッチドッグタイマ、発振停止検出、 電圧監視2割り込み要求受付時
EW1	自動(イン) 自インド 自サースが) 自ガン機書がドースが) 自ガン機書がドースが) 自ガンが 自ガンが 自ガンが もカンとが きがに きがに かりが ものが ものが ものが ものが ものが ものが ものが ものが ものが もの	td(SR-SUS)時間後に自動消去を中断し、割り込み処理を実行します。割り込み処理終了後にFMR4レジスタのFMR41ビットを"0"(イレーズリスタート)にすることにより、自動消去が優先され、割り込み要求が待たされます。自動消去が終たされます。自動引去が終した後、割り込み処理を実行します。 td(SR-SUS)時間後に自動書行しまび入夕のFMR42ビットを"0"(プログ、まり込み処理終了後にFMR4レジスタのFMR42ビットを"0"(プログ、自動書き込みを再開することができます。自動書き込みが優先され、割り込み処理を実が得たされます。自動書き込みが優先され、割り込みの理を対した後、割り込み処理を実行します。	割り込み要求を受け付けると、すぐに自動消去または自動書き込みは強制停止し、フラッシュメモリをリセットします。一定時間後にフラッシュメモリが再起動した後、割り込み中の開始します。自動消去中のブロックまたは自動書き込み中のアドレスは強制停止されるためにで、フラッし、正常値が読み出せなくなる場合がありますので、フラッしし、アリが再起動した後、再度自動消去を実行した。ウォッチドッグタイマは対が発生する可とを確認してくださいため、割り込み要求が発生すを使用してください。

注1. アドレス一致割り込みのベクタはROM上に配置されているので、コマンド実行中は使用しないでください。 注2. ブロック0には固定ベクタが配置されているので、ブロック0を自動消去中はノンマスカブル割り込みを使用 しないでください。

20.7.1.4 アクセス方法

FMR01ビット、FMR02ビット、FMR11ビットを"1"にする場合、対象となるビットに"0"を書 いた後、続けて"1"を書いてください。なお、"0"を書いた後、"1"を書くまでに割り込みが入ら ないようにしてください。

20.7.1.5 ユーザROM領域の書き換え

EWO モードを使用し、書き換え制御プログラムが格納されているブロックを書き換えている最中 に電源電圧が低下すると、書き換え制御プログラムが正常に書き換えられないため、その後フラッ シュメモリの書き換えができなくなる可能性があります。このブロックの書き換えは、標準シリアル 入出力モードを使用してください。

20.7.1.6 プログラム

既にプログラムされた番地に対する追加書き込みはしないでください。

20.7.1.7 ストップモード、ウェイトモードへの移行

イレーズサスペンド中に、ストップモード、ウェイトモードに移行しないでください。

21. 電気的特性

表21.1 絶対最大定格

記号	項目	測定条件	定格值	単位
Vcc/AVcc	電源電圧		- 0.3 ~ 6.5	V
Vı	入力電圧		- 0.3 ~ Vcc + 0.3	V
Vo	出力電圧		- 0.3 ~ Vcc + 0.3	V
Pd	消費電力	- 40 Topr 85	300	mW
		85 < Topr 125	125	mW
Topr	動作周囲温度		- 40 ~ 85(D、Jバージョン)	
			/ - 40 ~ 125(Kバージョン)	
Tstg	保存温度		- 65 ~ 150	

表21.2 推奨動作条件

ᇷᄆ	項目			测学名件		規格値		単位
記号		Ħ		測定条件	最小	標準	最大	1 年111
Vcc/AVcc					2.7		5.5	V
Vss/AVss	電源電圧					0		V
VIH	" H " 入力電圧				0.8Vcc		Vcc	V
VIL	" L " 入力電圧				0		0.2Vcc	V
IOH(sum)	" H " 尖頭総出力電流	全端子のIOH(peak)の 総和					- 60	mA
IOH(peak)	" H " 尖頭出力電流						- 10	mA
IOH(avg)	" H " 平均出力電流						- 5	mA
IOL(sum)	" L " 尖頭総出力電流	全端子のIOL(peak)の 総和					60	mA
IOL(peak)	" L " 尖頭出力電流						10	mA
IOL(avg)	" L " 平均出力電流						5	mA
f(XIN)	XINクロック入力発振	周波数	3.0 V - 40	Vcc 5.5 V Topr 85	0		20	MHz
			3.0 V - 40	Vcc 5.5 V Topr 125	0		16	MHz
			2.7 V	Vcc < 3.0 V	0		10	MHz
	システムクロック	OCD2 = " 0 " XINクロック選択時	3.0 V - 40	Vcc 5.5 V Topr 85	0		20	MHz
			3.0 V - 40	Vcc 5.5 V Topr 125	0		16	MHz
			2.7 V	Vcc < 3.0 V	0		10	MHz
		OCD2 = " 1 " オンチップオシレー	FRA01 低速オン	= " 0 " ンチップオシレータ選択時		125		kHz
		タクロック選択時	3.0 V - 40	ンチップオシレータ選択時 Vcc 5.5 V Topr 85			20	MHz
			FRA01 高速オン	= " 1 " ンチップオシレータ選択時			10	MHz

注1. 指定のない場合は、Vcc = 2.7 V ~ 5.5 V、Topr = -40 ~85 (D、Jバージョン)/ -40 ~125 (Kバージョン)です。

注2. 平均出力電流は100 msの期間内での平均値です。

表21.3 A/Dコンバータ特性

記号	項目		測定条件	規格値			単位
마스		炽口	规定示计	最小	標準	最大	丰山
	分解能		Vref = AVcc			10	Bit
	絶対精度	10 ビットモード	AD = 10 MHz, Vref = AVcc = 5.0 V			± 3	LSB
		8ビットモード	AD = 10 MHz, Vref = AVcc = 5.0 V			± 2	LSB
		10 ビットモード	AD = 10 MHz, Vref = AVcc = 3.3 V			± 5	LSB
		8ビットモード	AD = 10 MHz, Vref = AVcc = 3.3 V			± 2	LSB
Rladder	ラダ - 抵抗		Vref = AVcc	10		40	k
tconv	変換時間	10 ビットモード	AD = 10 MHz, Vref = AVcc = 5.0 V	3.3			μs
		8ビットモード	AD = 10 MHz、Vref = AVcc = 5.0 V	2.8			μs
Vref	基準電圧			2.7		AVcc	V
VIA	アナログ入力電圧	(注2)		0		AVcc	V
	A/D動作クロック	サンプル&ホールドなし		0.25		10	MHz
	周波数	サンプル&ホールドあり		1		10	MHz

注1. 指定のない場合は、Vcc = AVcc = 2.7 V ~ 5.5 V、Topr = -40 ~85 (D、Jバージョン)/ -40 ~125 (Kバージョン) です。 注2. アナログ入力電圧が基準電圧を超えた場合、A/D変換結果は10ビットモードでは3FFh、8ビットモードではFFhになります。




図21.1 ポートP0~P4、P6のタイミング測定回路

表21.4	フラッシュメモリ	/プログラム ROM)の電気的特性

記号	項目	測定条件		規格	S 值	単位
配石		测足示计	最小	標準	最大	半世
	プログラム、イレーズ回数(注2)	R8C/22グループ	100(注3)			回
		R8C/23グループ	1000(注3)			回
	バイトプログラム時間			50	400	μs
	ブロックイレーズ時間			0.4	9	S
td(SR-SUS)	サスペンドへの遷移時間				97 + CPUクロック × 6サイクル	μs
	イレーズ開始または再開から次の サスペンド要求までの時間		650			μs
	プログラム開始または再開から次の サスペンド要求までの間隔		0			ns
	サスペンドからプログラム/イレーズ の再開までの時間				3 + CPUクロック× 4サイクル	μs
	書き込み、消去電圧		2.7		5.5	V
	読み出し電圧		2.7		5.5	V
	書き込み、消去時の温度		0		60	
	データ保持時間(注7)	周囲温度=55	20			年

- 注1. 指定のない場合は、Vcc = 2.7 V ~ 5.5 V、Topr = -40 ~85 (D、Jバージョン)/ -40 ~125 (Kバージョン)です。
- 注2. プログラム/イレーズ回数の定義

プログラム/イレーズ回数はブロックごとのイレーズ回数です。

プログラム/イレーズ回数がn回(n=100、1,000)の場合、ブロックごとにそれぞれn回ずつイレーズすることができます。 例えば、1KバイトプロックのプロックAについて、それぞれ異なる番地に1バイト書き込みを1,024回に分けて行った後に、 そのブロックをイレーズした場合も、プログラム/イレーズ回数は1回と数えます。ただし、イレーズ1回に対して、同一番 地に複数回の書き込みをしないでください(上書き禁止)。

- 注3. プログラム/イレーズ後のすべての電気的特性を保証する回数です。(保証は1~ "最小"値の範囲です。)
- 注4. 多数回の書き換えを実施するシステムの場合は、実効的な書き換え回数を減少させる工夫として、書き込み番地を順にずら していくなどして、ブランク領域ができるだけ残らないようにプログラム(書き込み)を実施した上で1回のイレーズを行っ てください。

例えば、一組16バイトをプログラムする場合、最大128組の書き込みを実施した上で1回のイレーズをすることで、実効的 な書き換え回数を少なくすることができます。ブロックごとに何回イレーズを実施したかを情報として残し、制限回数を設 けていただくことをお勧めします。

- 注5. ブロックイレーズでイレーズエラーが発生した場合は、イレーズエラーが発生しなくなるまでクリアステータスレジスタコ マンド ブロックイレーズコマンドを少なくとも3回実行してください。
- 注6. 不良率につきましては、ルネサステクノロジ、ルネサス販売または特約店にお問い合わせください。
- 注7. 電源電圧またはクロックが印加されていない時間を含みます。

- タヒと :ひ	表21.5	フラッシュメモリ(データフラッシュ	ブロック A.	ブロックB)の雷気的特性(注4
----------	-------	-------------------	---------	-----------------

記号	項目	測定条件		規札	各値	単位
하느		例是赤针	最小	標準	最大	半世
	プログラム、イレーズ回数(注2)		10,000			
			(注3)			
	バイトプログラム時間			50	400	μs
	(プログラム/イレーズ回数 1,000回)					
	バイトプログラム時間			65		μs
	(プログラム/イレーズ回数 > 1,000回)					
	ブロックイレーズ時間			0.2	9	S
	(プログラム/イレーズ回数 1,000回)					
	ブロックイレーズ時間			0.3		S
	(プログラム/イレーズ回数 > 1,000回)					
td(SR-SUS)	サスペンドへの遷移時間				97 + CPU クロック	μs
					×6サイクル	
	イレーズ開始または再開から次のサスペ		650			μs
	ンド要求までの時間					
	プログラム開始または再開から次の		0			ns
	サスペンド要求までの間隔					
	サスペンドからプログラム/イレーズの				3 + CPUクロック×	μs
	再開までの時間				4サイクル	
	書き込み、消去電圧		2.7		5.5	V
	読み出し電圧		2.7		5.5	V
	書き込み、消去時の温度		- 40		85(注8)	
	データ保持時間(注9)	周囲温度=55	20			年

- 注1. 指定のない場合は、Vcc = 2.7 V ~ 5.5 V、Topr = -40 ~ 85 (D、Jバージョン)/ -40 ~ 125 (Kバージョン)です。
- 注2. プログラム/イレーズ回数の定義
 - プログラム/イレーズ回数はブロックごとのイレーズ回数です。
 - プログラム/イレーズ回数がn回(n=10,000)の場合、ブロックごとにそれぞれn回ずつイレーズすることができます。 例えば、1KバイトブロックのブロックAについて、それぞれ異なる番地に1バイト書き込みを1,024回に分けて行った後に、 そのブロックをイレーズした場合も、プログラム/イレーズ回数は1回と数えます。ただし、イレーズ1回に対して、同一番 地に複数回の書き込みをしないでください(上書き禁止)。
- 注3. プログラム/イレーズ後のすべての電気的特性を保証する回数です。(保証は1~ "最小"値の範囲です。)
- 注4. プログラム/イレーズ回数が1,000回を超えたときのブロックA、ブロックBの規格です。1,000回までのバイトプログラム時 間はプログラムROMと同じです。
- 注5. 多数回の書き換えを実施するシステムの場合は、実効的な書き換え回数を減少させる工夫として、書き込み番地を順にずら していくなどして、ブランク領域ができるだけ残らないようにプログラム(書き込み)を実施した上で1回のイレーズを行っ てください。例えば一組16バイトをプログラムする場合、最大128組の書き込みを実施した上で1回のイレーズをすること で、実効的な書き換え回数を少なくすることができます。加えてブロックA、ブロックBのイレーズ回数が均等になるように すると、さらに実効的な書き換え回数を少なくすることができます。また、ブロックごとに何回イレーズを実施したかを情 報として残し、制限回数を設けていただくことをお勧めします。
- 注6. プロックイレーズでイレーズエラーが発生した場合は、イレーズエラーが発生しなくなるまでクリアステータスレジスタコ マンド ブロックイレーズコマンドを少なくとも3回実行してください。
- 注7. 不良率につきましては、ルネサステクノロジ、ルネサス販売または特約店にお問い合わせください。
- 注8. Kバージョンは125 。
- 注9. 電源電圧またはクロックが印加されていない時間を含みます。




図21.2 サスペンドへの遷移時間

表21.6 電圧検出1回路の電気的特性

記号	項目	測定条件		規格値		単位
記与		烈 佐赤针	最小	標準	最大	半位
Vdet1	電圧検出レベル(注3、4)		2.70	2.85	3.00	V
td(Vdet1-A)	電圧監視1リセット発生時間(注5)			40	200	μs
	電圧検出回路の自己消費電流	VCA26 = 1, Vcc = 5.0 V		0.6		μΑ
td(E-A)	電圧検出回路動作開始までの待ち時間(注2)				100	μs
Vccmin	マイコンの動作電圧の最小値		2.70			V

- 注1. 測定条件はVcc = 2.7 V ~ 5.5 V、Topr = -40 ~85 (D、Jバージョン)/ -40 ~125 (Kバージョン)です。
- 注2. VCA2レジスタのVCA26ビットを"0"にした後、再度"1"にした場合の、電圧検出回路が動作するまでに必要な時間です。
- 注3. Vdet2 > Vdet1になります。
- 注4. 電源の立ち下り時の電圧検出レベルを示しています。電源の立ち上り時の検出レベルは、電源の立ち下り時の電圧検出レベル より、0.1 V程度大きい値になります。
- 注5. Vcc立ち下がり時にVdet1を通過した時点から、電圧監視1リセットが発生するまでの時間です。デジタルフィルタを使用する 場合は、これにデジタルフィルタのサンプリング時間が追加されます。電圧監視1リセットを使用する場合は、電源立ち下が り時のVdet1を通過した時点からVcc = 2.0 Vになるまでの期間で、この時間を確保してください。

表21.7 電圧検出2回路の電気的特性

記号	項目	測定条件		規格値		単位
마스	· · · · · · · · · · · · · · · · · · ·	规定未计	最小	標準	最大	十四
Vdet2	電圧検出レベル(注4)		3.3	3.6	3.9	V
td(Vdet2-A)	電圧監視2リセット/割り込み要求発生時間			40	200	μs
	(注2、5)					
	電圧検出回路の自己消費電流	VCA27 = 1, Vcc = 5.0 V		0.6		μΑ
td(E-A)	電圧検出回路動作開始までの待ち時間(注3)				100	μs

- 注1. 測定条件はVcc = 2.7 V ~ 5.5 V、Topr = -40 ~ 85 (D、Jバージョン)/ -40 ~ 125 (Kバージョン)です。
- 注2. Vdet2を通過した時点から、電圧監視2リセットまたは割り込み要求が発生するまでの時間です。
- 注3. VCA2レジスタのVCA27ビットを"0"にした後、再度"1"にした場合の、電圧検出回路が動作するまでに必要な時間です。
- 注4. Vdet2 > Vdet1 になります。
- 注5. デジタルフィルタを使用する場合は、これにデジタルフィルタのサンプリング時間が追加されます。電圧監視2リセットを使 用する場合は、電源立ち下がり時のVdet2を通過した時点からVcc = 2.0 Vになるまでの期間で、この時間を確保してください。

表21.8	パワーオンリセット回路、	雷圧監視1リセッ	トの雷気的特性(注3)

記号	項目	測定条件		規格値		単位
配与	· · · · · · · · · · · · · · · · · · ·		最小	標準	最大	十四
Vpor1	パワーオンリセットが有効になる電圧(注4)				0.1	V
Vpor2	パワーオンリセットまたは電圧監視1リセットが有効になる電圧		0		Vdet1	V
trth	外部電源Vccの立ち上がり傾き	Vcc 3.6V	20(注2)			mV/msec
		Vcc > 3.6V	20(注2)		2000	mV/msec

- 注1. 指定のない場合測定条件は、Topr = -40 ~85 (D、Jバージョン)/-40 ~125 (Kバージョン)です。
- 注2. Vpor2 1.0Vの場合、この条件(外部電源Vcc立ち上がり傾きの最小規格値)は不要です。
- 注3. パワーオンリセットを使用する場合には、OFS レジスタのLVD1ONビットを"0"、VW1C レジスタのVW1C0ビットを"1"、VW1C6ビットを"1"、VCA2 レジスタのVCA26ビットを"1"にして電圧監視1リセットを有効にしてください。
- 注4. tw(por1) は外部電源 Vcc を有効電圧 (Vpor1) 以下に保持してパワーオンリセットが有効になるために必要な時間です。電源を最初に立ち上げるときは、 20 Topr 125 ではtw(por1)を30s以上、 40 Topr < 20 ではtw(por1)を3000s以上保持してください。




図21.3 パワーオンリセット回路の電気的特性

表21.9 高速オンチップオシレータ発振回路の電気的特性

記号	項目	測定条件		規格値		単位
記写		测定 宗针	最小	標準	最大	平位
fOCO40M	高速オンチップオシレータ発振周波数 の温度・電圧依存性	Vcc=4.75V ~ 5.25V 0 Topr 60 (注2)	39.2	40	40.8	MHz
		Vcc=3.0V ~ 5.5V — 20 Topr 85 (注2)	38.8	40	41.2	MHz
		Vcc=3.0V ~ 5.5V — 40 Topr 85 (注2)	38.4	40	41.6	MHz
		Vcc=3.0V ~ 5.5V — 40 Topr 125 (注2)	38.0	40	42.0	MHz
		Vcc=2.7V ~ 5.5V — 40 Topr 125 (注2)	37.6	40	42.4	MHz
	リセット解除時のFRA1 レジスタの値		08h	40	F7h	
	高速オンチップオシレータ発振周波数 調整単位	FRA1 レジスタ(リセット解除 時の値)をー 1 ビットに調整		+ 0.3		MHz
	発振安定時間			10	100	μs
	発振時の自己消費電流	Vcc=5.0V、Topr=25		600		μA

注1. 指定のない場合は、Vcc = 2.7 V ~ 5.5 V、Topr = -40 ~85 (D、Jバージョン)/ -40 ~125 (Kバージョン)です。

表21.10 低速オンチップオシレータ発振回路の電気的特性

記号	項目	測定条件		規格値		単位
叩与	投口	规定示计	最小	標準	最大	丰山
fOCO-S	低速オンチップオシレータ発振周波数		40	125	250	kHz
	発振安定時間			10	100	μs
	発振時の自己消費電流	Vcc=5.0V、Topr=25		15		μA

注1. 指定のない場合は、Vcc = 2.7 V ~ 5.5 V、Topr = -40 ~85 (D、Jバージョン)/ -40 ~125 (Kバージョン)です。

表21.11 電源回路のタイミング特性

記号	項目	測定条件		規格値		単位
마스		规定示计	最小	標準	最大	十四
td(P-R)	電源投入時の内部電源安定時間(注2)		1		2000	μs
td(R-S)	STOP解除時間(注3)				150	μs

注1. 測定条件はVcc = 2.7 V ~ 5.5 V、Topr = - 40 ~ 85 (D、Jバージョン)/ - 40 ~ 125 (Kバージョン)です。

注2. FRA1 レジスタがリセット解除時の値のときの規格値です。

注2. 電源投入時に、内部電源発生回路が安定するまでの待ち時間です。 注3. ストップモードを解除するための割り込みが受け付けられてから、システムクロックの供給が開始するまでの時間です。

表21.12 チップセレクト付クロック同期形シリアルI/Oのタイミング必要条件(注1)

記号	項目		測定条件		規格値		単位
記写			则 化宗针	最小	標準	最大	半加
tsucyc	SSCKクロックサイクル時間			4			tcyc
							(注2)
tHI	SSCKクロック " H " パルス幅			0.4		0.6	tsucyc
tLO	SSCKクロック "L" パルス幅			0.4		0.6	tsucyc
trise	SSCKクロック立ち上がり時間	マスタ				1	tcyc
							(注2)
		スレーブ				1	μs
tFALL	SSCKクロック立ち下がり時間	マスタ				1	tcyc
							(注2)
		スレーブ				1	μs
tsu	SSO、SSIデータ入力セットアッ	プ時間		100			ns
tH	SSO、SSIデータ入力ホールド印	間		1			tcyc
							(注2)
tLEAD	SCS セットアップ時間	スレーブ		1tcyc+50			ns
tLAG	SCS ホールド時間	スレーブ		1tcyc+50			ns
tod	SSO、SSIデータ出力遅延時間					1	tcyc
							(注2)
tsa	SSIスレーブアクセス時間					1tcyc+100	ns
tor	SSIスレーブアウト開放時間					1tcyc+100	ns

注1. 指定のない場合は、Vcc = 2.7 V ~ 5.5 V、Vss = 0 V、Topr = -40 ~ 85 (D、Jバージョン)/ -40 ~ 125 (Kバージョン)です。




図21.4 チップセレクト付クロック同期形シリアルI/Oの入出力タイミング(マスタ)




図21.5 チップセレクト付クロック同期形シリアルI/Oの入出力タイミング(スレーブ)




図21.6 チップセレクト付クロック同期形シリアルI/Oの入出力タイミング(クロック同期式通信モード)

表21.13 I²Cバスインターフェースのタイミング必要条件(注1)

記号	項目	測定条件		規格値			
記写	坦	測化採件	最小	標準	最大	単位	
tscl	SCL入力サイクル時間		12tCYC +			ns	
			600(注2)				
tsclh	SCL入力 " H " パルス幅		3tCYC +			ns	
			300(注2)				
tscll	SCL入力 " L " パルス幅		5tCYC +			ns	
			500(注2)				
t sf	SCL、SDA入力立ち下がり時間				300	ns	
tsp	SCL、SDA入力スパイクパルス除去時間				1tCYC	ns	
					(注2)		
tbuf	SDA入力パスフリー時間		5tCYC			ns	
			(注2)				
tstah	開始条件入力ホールド時間		3tCYC			ns	
			(注2)				
tstas	再送開始条件入力セットアップ時間		3tCYC			ns	
			(注2)				
tstop	停止条件入力セットアップ時間		3tCYC			ns	
			(注2)				
tsdas	データ入力セットアップ時間		1tCYC +			ns	
			20(注2)				
tSDAH	データ入力ホールド時間		0			ns	

注1. 指定のない場合は、Vcc = 2.7 V ~ 5.5 V、Vss = 0 V、Topr = -40 ~ 85 (D、Jバージョン)/ -40 ~ 125 (Kバージョン)です。 注2. 1tCYC = 1/f1 (s)




図21.7 I²Cバスインターフェースの入出力タイミング

表21.14 電気的特性(1) [Vcc = 5 V]

÷1-0		15 D	2015	2 4 //		規格値		# / - -
記号		項目	測是	2条件	最小	標準	最大	単位
Vон	" H " 出力電圧	XOUT以外	Iон = - 5 mA		Vcc - 2.0		Vcc	V
			Iон = - 200 µ A		Vcc - 0.3		Vcc	V
		XOUT	駆動能力HIGH	Iон = - 1 mA	Vcc - 2.0		Vcc	V
			駆動能力LOW	IOH = - 500 μ A	Vcc - 2.0		Vcc	V
Vol	" L " 出力電圧	XOUT以外	IoL = 5 mA				2.0	V
			IoL = 200 μ A				0.45	V
		XOUT	駆動能力HIGH	IoL = 1 mA			2.0	V
			駆動能力LOW	IoL = 500 μ A			2.0	V
VT+-VT-	ヒステリシス	INTO, INT1, INT2, INT3, KI0, KI1, KI2, KI3, TRAIO, RXD0, RXD1, CLK0, SSI, SCL, SDA, SSO			0.1	0.5		V
		RESET			0.1	1.0		V
Iн	" H " 入力電流		VI = 5 V, Vcc =	5V			5.0	μА
lıL	" L " 入力電流		VI = 0 V, Vcc =	5V			- 5.0	μА
RPULLUP	プルアップ抵抗		VI = 0 V, Vcc =	5V	30	50	167	k
RfXIN	帰還抵抗	XIN				1.0		М
VRAM	RAM保持電圧		ストップモード		2.0			V

注1. 指定のない場合は、Vcc = 4.2 V ~ 5.5 V、Topr = -40 ~ 85 (D、Jパージョン)/ -40 ~ 125 (Kパージョン)、f(XIN) = 20 MHzです。

表21.15 電気的特性(2) [Vcc = 5 V] (指定のない場合は、Topr= - 40 ~ 85 (D、Jバージョン)/ - 40 ~ 125 (Kバージョン))

記号	項目		—————————————————————————————————————		規格値		単位
10-5	75.1		用足小门	最小	標準	最大	+122
Icc	電源電流 (Vcc = 3.3 V ~ 5.5 V) シングルチップモー	高速クロックモード	XIN = 20 MHz (方形波) 高速オンチップオシレータ発振停止 低速オンチップオシレータ発振 = 125 kHz 分周なし		12.5	25.0	mA
	ドで、出力端子は開 放、その他の端子は Vss		XIN = 16 MHz (方形波) 高速オンチップオシレータ発振停止 低速オンチップオシレータ発振 = 125 kHz 分周なし		10.0	20.0	mA
			XIN = 10 MHz (方形波) 高速オンチップオシレータ発振停止 低速オンチップオシレータ発振 = 125 kHz 分周なし		6.5		mA
			XIN = 20 MHz (方形波) 高速オンチップオシレータ発振停止 低速オンチップオシレータ発振 = 125 kHz 8分周		6.5		mA
			XIN = 16 MHz (方形波) 高速オンチップオシレータ発振停止 低速オンチップオシレータ発振 = 125 kHz 8分周		5.0		mA
			XIN = 10 MHz (方形波) 高速オンチップオシレータ発振停止 低速オンチップオシレータ発振 = 125 kHz 8分周		3.5		mA
		高速オンチップオシ レータモード	XINクロック停止 高速オンチップオシレータ発振fOCO = 10 MHz 低速オンチップオシレータ発振 = 125 kHz 分周なし		6.5	13.0	mA
			XINクロック停止 高速オンチップオシレータ発振fOCO = 10 MHz 低速オンチップオシレータ発振 = 125 kHz 8分周		3.2		mA
		低速オンチップオシ レータモード	XINクロック停止 高速オンチップオシレータ発振停止 低速オンチップオシレータ発振 = 125 kHz 8分周 FMR47 = " 1 "		150	300	μА
		ウェイトモード	XINクロック停止 高速オンチップオシレータ発振停止 低速オンチップオシレータ発振 = 125 kHz WAIT命令実行中 周辺クロック動作 VCA20 = "0" VCA26 = VCA27 = "0"		60	120	μА
			XINクロック停止 高速オンチップオシレータ発振停止 低速オンチップオシレータ発振 = 125 kHz WAIT命令実行中 周辺クロック停止 VCA20 = "0" VCA26 = VCA27 = "0"		38	76	μА
		ストップモード Topr=25	XINクロック停止 高速オンチップオシレータ発振停止 低速オンチップオシレータ発振停止 CM10 = "1" 周辺クロック停止 VCA26 = VCA27 = "0"		0.8	3.0	μА
		ストップモード Topr=85	XINクロック停止 高速オンチップオシレータ発振停止 低速オンチップオシレータ発振停止 CM10 = "1" 周辺クロック停止 VCA26 = VCA27 = "0"		1.2		μА
		ストップモード Topr=125	XINクロック停止 高速オンチップオシレータ発振停止 低速オンチップオシレータ発振停止 CM10 = "1" 周辺クロック停止 VCA26 = VCA27 = "0"		4.0		μА

タイミング必要条件 [Vcc=5V](指定のない場合は、Vcc=5V、Vss=0V、Topr= 25)

表21.16 XIN入力

記号	項目	規村	単位	
nu '5	切口	最小	最大	丰山
tc(XIN)	XIN入力サイクル時間	50		ns
twh(xin)	XIN入力 " H " パルス幅	25		ns
tWL(XIN)	XIN入力 " L " パルス幅	25		ns




図21.8 Vcc=5V時のXIN入力タイミング

表21.17 TRAIO入力

記号	項目		規格値		
心与	切口	最小 最大		単位	
tc(TRAIO)	TRAIO入力サイクル時間	100		ns	
twh(traio)	TRAIO入力 " H " パルス幅	40		ns	
tWL(TRAIO)	TRAIO入力 " L " パルス幅	40		ns	




図21.9 Vcc=5V時のTRAIO入力タイミング

表21.18 シリアルインタフェース

記号	項目	規村	単位	
記与	· · · · · · · · · · · · · · · · · · ·	最小	最大	半位
tc(CK)	CLK0入力サイクル時間	200		ns
tw(ckh)	CLK0入力 " H " パルス幅	100		ns
tw(ckl)	CLK0入力 " L " パルス幅	100		ns
td(C-Q)	TXDi出力遅延時間		50	ns
th(C-Q)	TXDiホールド時間	0		ns
tsu(D-C)	RXDi入力セットアップ時間	50		ns
th(C-D)	RXDi入力ホールド時間	90		ns

i=0 ~ 1




図21.10 Vcc=5V時のシリアルインタフェースタイミング

表21.19 外部割り込み INTi 入力 (i=0~3)

÷□므	话日	規格	各値	形
記号	項目	最小	最大	単位
tW(INH)	<u>INTi</u> 入力 " H " パルス幅	250(注1)		ns
tw(INL)		250(注2)		ns

- 注1. INTi 入力フィルタ選択ビットでフィルタありを選択した場合、INTi 入力 "H"パルス幅の最小値は(1/デジタルフィルタサンプリング周波数×3)と最小値のいずれか値の大きい方となります。
- 注2. INTi 入力フィルタ選択ビットでフィルタありを選択した場合、INTi 入力 "L"パルス幅の最小値は(1/デジタルフィルタサンプリング周波数×3)と最小値のいずれか値の大きい方となります。




図21.11 Vcc=5V時の外部割り込みINTi入力タイミング(i=0~3)

表21.20 電気的特性(3) [Vcc = 3 V]

÷1-0		75.0	201	夕 //		規格値		ж / т
記号		項目	測定	条件	最小	標準	最大	単位
Vон	" H " 出力電圧	XOUT以外	Iон = - 1 mA		Vcc - 0.5		Vcc	V
		XOUT	駆動能力HIGH	Iон = - 0.1 mA	Vcc - 0.5		Vcc	V
			駆動能力LOW	Iон = - 50 µ A	Vcc - 0.5		Vcc	V
Vol	" L " 出力電圧	XOUT以外	IoL = 1 mA				0.5	V
		XOUT	駆動能力HIGH	IoL = 0.1 mA			0.5	V
			駆動能力LOW	IoL = 50 μ A			0.5	V
VT+-VT-	ヒステリシス	INTO, INT1, INT2, INT3, KI0, KI1, KI2, KI3, TRAIO, RXD0, RXD1, CLK0, SSI, SCL, SDA, SSO			0.1	0.3		V
		RESET			0.1	0.4		V
Iн	" H " 入力電流		VI = 3 V, Vcc =	3V			4.0	μΑ
lı∟	" L " 入力電流		VI = 0 V, Vcc =	3V			- 4.0	μA
RPULLUP	プルアップ抵抗		VI = 0 V, Vcc =	3V	66	160	500	k
RfXIN	帰還抵抗	XIN				3.0		М
VRAM	RAM保持電圧		ストップモード	诗	2.0			V

注1. 指定のない場合は、Vcc = 2.7V ~ 3.3V、Topr = -40 ~ 85 (D、Jバージョン)/ -40 ~ 125 (Kバージョン)、f(XIN) = 10MHzです。

表21.21 電気的特性(4) [Vcc = 3 V] (指定のない場合は、Topr= - 40 ~ 85 (D、Jバージョン)/ - 40 ~ 125 (Kバージョン))

記号	項目				規格値		単位
記写			測 足余针	最小	標準	最大	平111
Icc	電源電流 (Vcc = 2.7 V ~ 3.3 V) シングルチップモー	高速クロックモード	XIN = 20 MHz (方形波) 高速オンチップオシレータ発振停止 低速オンチップオシレータ発振 = 125 kHz 分周なし		11.5	23.0	mA
	ドで、出力端子は開放、その他の端子は Vss		XIN = 16 MHz (方形波) 高速オンチップオシレータ発振停止 低速オンチップオシレータ発振 = 125 kHz 分周なし		9.5	19.0	mA
			XIN = 10 MHz (方形波) 高速オンチップオシレータ発振停止 低速オンチップオシレータ発振 = 125 kHz 分周なし		6.0	12.0	mA
			XIN = 20 MHz (方形波) 高速オンチップオシレータ発振停止 低速オンチップオシレータ発振 = 125 kHz 8分周		5.5		mA
			XIN = 16 MHz (方形波) 高速オンチップオシレータ発振停止 低速オンチップオシレータ発振 = 125 kHz 8分周		4.5		mA
			XIN = 10 MHz (方形波) 高速オンチップオシレータ発振停止 低速オンチップオシレータ発振 = 125 kHz 8分周		3.0		mA
		高速オンチップオシ レータモード	XINクロック停止 高速オンチップオシレータ発振 OCO = 10 MHz 低速オンチップオシレータ発振 = 125 kHz 分周なし		6.3	12.6	mA
			XINクロック停止 高速オンチップオシレータ発振 OCO = 10 MHz 低速オンチップオシレータ発振 = 125 kHz 8分周		3.1		mA
		低速オンチップオシ レータモード	XINクロック停止 高速オンチップオシレータ発振停止 低速オンチップオシレータ発振 = 125 kHz 8分周 FMR47 = "1"		145	290	μА
		ウェイトモード	XINクロック停止 高速オンチップオシレータ発振停止 低速オンチップオシレータ発振 = 125 kHz WAIT命令実行中 周辺クロック動作 VCA20 = "0" VCA26 = VCA27 = "0"		56	112	μА
			XINクロック停止 高速オンチップオシレータ発振停止 低速オンチップオシレータ発振 = 125 kHz WAIT命令実行中 周辺クロック停止 VCA20 = "0" VCA26 = VCA27 = "0"		35	70	μА
		ストップモード Topr=25	XINクロック停止 高速オンチップオシレータ発振停止 低速オンチップオシレータ発振停止 CM10 = "1" 周辺クロック停止 VCA26 = VCA27 = "0"		0.7	3.0	μА
		ストップモード Topr=85	XINクロック停止 高速オンチップオシレータ発振停止 低速オンチップオシレータ発振停止 CM10 = "1" 周辺クロック停止 VCA26 = VCA27 = "0"		1.1		μА
		ストップモード Topr=125	XINクロック停止 高速オンチップオシレータ発振停止 低速オンチップオシレータ発振停止 CM10 = "1" 周辺クロック停止 VCA26 = VCA27 = "0"		3.8		μА

タイミング必要条件 [Vcc=3V](指定のない場合は、Vcc=3V、Vss=0V、Topr= 25)

表21.22 XIN入力

記号	項目	規村	単位	
10 'S	以口	最小	最大	半位
tc(XIN)	XIN入力サイクル時間	100		ns
twh(xin)	XIN入力 " H " パルス幅	40		ns
tWL(XIN)	XIN入力 " L " パルス幅	40		ns




図21.12 Vcc=3V時のXIN入力タイミング

表21.23 TRAIO入力

記号	項目		規格値		
	場口	最小最大		単位	
tc(TRAIO)	TRAIO入力サイクル時間	300		ns	
twh(traio)	TRAIO入力 " H " パルス幅	120		ns	
twl(traio)	TRAIO入力 " L " パルス幅	120		ns	




図21.13 Vcc=3V時のTRAIO入力タイミング

表21.24 シリアルインタフェース

記号	項目		規格値		
記与	· · · · · · · · · · · · · · · · · · ·	最小	最大	単位	
tc(CK)	CLK0入力サイクル時間	300		ns	
tw(ckh)	CLK0入力 " H " パルス幅	150		ns	
tw(ckl)	CLK0入力 " L " パルス幅	150		ns	
td(C-Q)	TXDi出力遅延時間		80	ns	
th(C-Q)	TXDiホールド時間	0		ns	
tsu(D-C)	RXDi入力セットアップ時間	70		ns	
th(C-D)	RXDi入力ホールド時間	90		ns	

i=0 ~ 1




図21.14 Vcc=3V時のシリアルインタフェースタイミング

表21.25 外部割り込み INTi 入力 (i=0~3)

記号	西口	規格値		32 /L
	項目	最小	最大	単位
tW(INH)	<u> </u>	380(注1)		ns
tw(INL)	 INTi入力 " L " パルス幅	380(注2)		ns

- 注1. INTi 入力フィルタ選択ビットでフィルタありを選択した場合、INTi 入力 " H " パルス幅の最小値は(1/デジタルフィルタサンプリング周波数 x 3) と最小値のいずれか値の大きい方となります。
- 注2. INTi 入力フィルタ選択ビットでフィルタありを選択した場合、INTi 入力 "L"パルス幅の最小値は(1/デジタルフィルタサンプリング周波数×3)と最小値のいずれか値の大きい方となります。




図21.15 Vcc=3V時の外部割り込みINTi入力タイミング(i=0~3)

22. 使用上の注意事項

22.1 クロック発生回路使用上の注意

22.1.1 ストップモード

ストップモードに移行する場合、FMR0レジスタのFMR01ビットを"0"(CPU書き換えモード無効) にした後、CM1 レジスタのCM10ビットを"1"(ストップモード)にしてください。命令キューはCM10 ビットを"1"(ストップモード)にする命令から、4バイト先読みしてプログラムが停止します。

CM10ビットを"1"にする命令の直後にJMP.B命令を入れた後、NOP命令を最低4つ入れてください。

•ストップモードに移行するプログラム例

; CPU書き換えモード無効 **BCLR** 1, FMR0

;プロテクト解除 **BSET** 0, PRCR **FSET** ;割り込み許可 **BSET** 0. CM1 ;ストップモード

LABEL 001 JMP.B

LABEL_001:

NOP

NOP **NOP**

NOP

22.1.2 ウェイトモード

ウェイトモードに移行する場合、FMR0レジスタのFMR01ビットを "0"(CPU書き換えモード無効) にした後、WAIT命令を実行してください。命令キューはWAIT命令から4バイト先読みしてプログラ ムが停止します。WAIT命令の後ろにはNOP命令を最低4つ入れてください。

• WAIT 命令を実行するプログラム例

BCLR 1, FMR0 ; CPU書き換えモード無効

I **FSET** ;割り込み許可 ; ウェイトモード WAIT

NOP **NOP**

NOP

NOP

22.1.3 発振停止検出機能

XIN クロックの周波数が 2MHz 未満の場合、発振停止検出機能は使用できませんので、OCD1 ~ OCD0ビットを"00b"にしてください。

22.1.4 発振回路定数

ユーザシステムにおける最適発振回路定数は、発振子メーカにご相談の上、決定してください。

22.2 割り込み使用上の注意

22.2.1 00000h番地の読み出し

プログラムで 00000h 番地を読まないでください。マスカブル割り込みの割り込み要求を受け付け た場合、CPU は割り込みシーケンスの中で割り込み情報(割り込み番号と割り込み要求レベル)を 00000h番地から読みます。このとき、受け付けられた割り込みのIRビットが"0"になります。

プログラムで 00000h 番地を読むと、許可されている割り込みのうち、最も優先順位の高い割り込 みのIR ビットが"0"になります。そのため、割り込みがキャンセルされたり、予期しない割り込み が発生することがあります。

22.2.2 SPの設定

割り込みを受け付ける前に、SPに値を設定してください。リセット後、SPは "0000h"です。その ため、SPに値を設定する前に割り込みを受け付けると、暴走の要因となります。

22.2.3 外部割り込み、キー入力割り込み

INTO ~ INT3 端子、KIO ~ KI3 端子に入力する信号には、CPU の動作クロックに関係なく電気的特 性の外部割り込みINTi 入力(i=0~3)に示す "L"レベル幅、または "H"レベル幅が必要です(詳細は 「表21.19 外部割り込みINTi入力(i=0~3)」、「表21.25 外部割り込みINTi入力(i=0~3)」を参照)。

割り込み要因の変更 22.2.4

割り込み要因を変更すると、割り込み制御レジスタのIR ビットが " 1 " (割り込み要求あり)になる ことがあります。割り込みを使用する場合は、割り込み要因を変更した後、IR ビットを"0"(割り 込み要求なし)にしてください。

なお、ここで言う割り込み要因の変更とは、各ソフトウェア割り込み番号に割り当てられる割り込 み要因・極性・タイミングを替えるすべての要素を含みます。したがって、周辺機能のモード変更な どが割り込み要因・極性・タイミングに関与する場合は、これらを変更した後、IR ビットを " 0 " (割 り込み要求なし)にしてください。周辺機能の割り込みは各周辺機能を参照してください。

図22.1に割り込み要因の変更手順例を示します。



IRビット: 要因を変更する割り込みの、割り込み制御レジスタのビット

- 注1. 上記の設定は個々に実行してください。2つ以上の設定を同時に(1命令で)実行しない でください。
- 注2. 割り込み要求を発生させないために、割り込み要因となる周辺機能を停止させた後、 割り込み要因を変更してください。この場合、マスカブル割り込みをすべて禁止にし てよい場合はIフラグを使用してください。 マスカブル割り込みをすべて禁止にできない場合は、要因を変更する割り込みの ILVL0~ILVL2ビットを使用してください。
- 注3. 使用する命令とそれに伴う注意は「12.7.5 割り込み制御レジスタの変更」を参照し てください。

図22.1 割り込み要因の変更手順例

22.2.5 割り込み制御レジスタの変更

- (a) 割り込み制御レジスタは、そのレジスタに対応する割り込み要求が発生しない箇所で変更してください。割り込み要求が発生する可能性がある場合は、割り込みを禁止した後、割り込み制御レジスタを変更してください。
- (b) 割り込みを禁止して割り込み制御レジスタを変更する場合、使用する命令に注意してください。

IRビット以外のビットの変更

命令の実行中に、そのレジスタに対応する割り込み要求が発生した場合、IR ビットが"1"(割り込み要求あり)にならず、割り込みが無視されることがあります。このことが問題になる場合は、次の命令を使用してレジスタを変更してください。

対象となる命令 AND、OR、BCLR、BSET

IRビットの変更

IR ビットを"0"(割り込み要求なし)にする場合、使用する命令によってはIR ビットが"0"にならないことがあります。IR ビットはMOV命令を使用して"0"にしてください。

(c) Iフラグを使用して割り込みを禁止にする場合、次の参考プログラム例にしたがってIフラグの設定をしてください。(参考プログラム例の割り込み制御レジスタの変更は(b)を参照してください。)

例1~例3は内部バスと命令キューバッファの影響により割り込み制御レジスタが変更される前に Iフラグが"1"(割り込み許可)になることを防ぐ方法です。

例1:NOP命令で割り込み制御レジスタが変更されるまで待たせる例

INT SWITCH1:

FCLR I ; 割り込み禁止

AND.B #00H, 0056H ; TRAICレジスタを "00h" にする

NOP ;

NOP

FSET I ;割り込み許可

例2:ダミーリードでFSET命令を待たせる例

INT SWITCH2:

FCLR I ; 割り込み禁止

AND.B #00H, 0056H ; TRAICレジスタを "00h" にする

 MOV.W
 MEM, R0
 ; ダミーリード

 FSET
 I
 ; 割り込み許可

例3:POPC命令でIフラグを変更する例

INT_SWITCH3:

PUSHC FLG

FCLR I ; 割り込み禁止

AND.B #00H, 0056H ; TRAICレジスタを "00h" にする

POPC FLG ; 割り込み許可

22.3 タイマ

22.3.1 タイマRA使用上の注意

- •リセット後、タイマはカウントを停止しています。タイマとプリスケーラに値を設定した後、カウントを開始してください。
- •プリスケーラとタイマは16ビット単位で読み出しても、マイクロコンピュータ内部では1バイトずつ順に読み出します。そのため、この2つのレジスタを読み出す間にタイマ値が更新される可能性があります。
- •パルス幅測定モードおよびパルス周期測定モードで使用するTRACRレジスタのTEDGFビットとTUNDFビットは、プログラムで"0"を書くと"0"になり、"1"を書いても変化しません。TRACRレジスタにリードモディファイライト命令を使用した場合、命令実行中にTEDGFビット、TUNDFビットが"1"になっても"0"にする場合があります。このとき、"0"にしたくないTEDGFビット、TUNDFビットにはMOV命令で"1"を書いてください。
- •他のモードからパルス幅測定モードおよびパルス周期測定モードに変更したとき、TEDGF ビットとTUNDFビットは不定です。TEDGFビットとTUNDFビットに"0"を書いてから、タイマRAのカウントを開始してください。
- カウント開始後に初めて発生するタイマRAプリスケーラのアンダフロー信号で、TEDGFビットが"1"になる場合があります。
- •パルス周期測定モードを使用する場合は、カウント開始直後にタイマ RA プリスケーラの 2 周期 以上の時間を空けて、TEDGF ビットを"0"にしてから使用してください。
- カウント停止中に TSTART ビットに " 1 " を書いた後は、カウントソースの $0 \sim 1$ サイクルの間、 TCSTF ビットは " 0 " になっています。

TCSTFビットが"1"になるまで、TCSTFビットを除くタイマRA関連レジスタ(注1)をアクセスしないでください。

TCSTF ビットが"1"になった後の最初のカウントソースの有効エッジからカウントを開始します。

カウント中にTSTART ビットに"0"を書いた後は、カウントソースの $0 \sim 1$ サイクルの間、TCSTF ビットは"1"になっています。TCSTF ビットが"0"になったときカウントは停止します。

TCSTFビットが " 0 " になるまで、TCSTFビットを除くタイマRA関連レジスタ(注 1)をアクセスしないでください。

注1. タイマRA関連レジスタ: TRACR、TRAIOC、TRAMR、TRAPRE、TRA

- カウント中(TCSTF ビットが"1")にTRAPRE レジスタに連続して書き込む場合は、それぞれの書き込みの間隔をカウントソースクロックの3周期以上空けてください。
- カウント中(TCSTFビットが"1")にTRAレジスタに連続して書き込む場合は、それぞれの書き 込みの間隔をプリスケーラのアンダーフローの3周期以上空けてください。

22.3.2 タイマRB使用上の注意

- •リセット後、タイマはカウントを停止しています。タイマとプリスケーラに値を設定した後、カウントを開始してください。
- プリスケーラとタイマは16ビット単位で読み出しても、マイクロコンピュータ内部では1バイトずつ順に読み出します。そのため、この2つのレジスタを読み出す間にタイマ値が更新される可能性があります。
- •プログラマブルワンショット発生モードおよびプログラマブルウェイトワンショット発生モード時、TRBCR レジスタのTSTART ビットを"0"にしてカウントを停止したとき、またはTRBOCR レジスタの TOSSP ビットを"1"にしてワンショット停止にしたとき、タイマはリロードレジス タの値をリロードし停止します。タイマのカウント値は、タイマ停止前に読み出してください。
- カウント停止中に TSTART ビットに " 1 " を書いた後は、カウントソースの 1 ~ 2 サイクルの間、 TCSTF ビットは " 0 " になっています。

TCSTFビットが"1"になるまで、TCSTFビットを除くタイマRB関連レジスタ(注1)をアクセスしないでください。

カウント中にTSTART ビットに" 0 "を書いた後は、カウントソースの $1\sim 2$ サイクルの間、TCSTF ビットは" 1 " になっています。TCSTF ビットが" 0 " になったときカウントは停止します。TCSTF ビットが" 0 " になるまで、TCSTF ビットを除くタイマRB 関連レジスタ(注 1)をアクセスしないでください。

注1. タイマRB関連レジスタ: TRBCR、TRBOCR、TRBIOC、TRBMR、TRBPRE、TRBSC、TRBPR

- カウント中にTRBCR レジスタのTSTOP ビットに"1"を書くと、すぐにタイマRB は停止します。
- TRBOCR レジスタの TOSST ビットまたは TOSSP ビットに " 1 " を書くと、カウントソースの 1 ~ 2 サイクル後に TOSSTF ビットが変化します。 TOSST ビットに " 1 " を書いてから TOSSTF ビットが " 1 " になるまでの期間に TOSSP ビットに " 1 " を書いた場合、内部の状態によって TOSSTF ビットが " 0 " になる場合と、" 1 " になる場合があります。 TOSSP ビットに " 1 " を書いてから TOSSTF ビットが " 0 " になるまでの期間に TOSST ビットに " 1 " を書いた場合も同様に、TOSSTF ビットは " 0 " になるか " 1 " になるかわかりません。

22.3.2.1 タイマモード

タイマモードでは下記の対策を実施してください。

カウント中(TCSTFビットが " 1 ")にTRBPRE レジスタ、TRBPR レジスタに書き込む場合は、下記の点に注意してください。

- •TRBPRE レジスタに連続して書き込む場合は、それぞれの書き込みの間隔をカウントソースクロックの3周期以上空けてください。
- •TRBPR レジスタに連続して書き込む場合は、それぞれの書き込みの間隔をプリスケーラのアンダフローの3周期以上空けてください。

22.3.2.2 プログラマブル波形発生モード

プログラマブル波形発生モードでは下記3点の対策を実施してください。

- (1) カウント中(TCSTFビットが"1")にTRBPREレジスタ、TRBPRレジスタに書き込む場合は、下記の点に注意してください。
- •TRBPREレジスタに連続して書き込む場合は、それぞれの書き込みの間隔をカウントソースクロックの3周期以上空けてください。
- •TRBPRレジスタに連続して書き込む場合は、それぞれの書き込みの間隔をプリスケーラのアンダフローの3周期以上空けてください。
- (2) カウント中(TCSTF ビットが"1")に TRBSC レジスタ、TRBPR レジスタを変更する場合は、 タイマRB割り込み等でTRBO出力周期に対して同期を取り、同一出力周期内で一度だけ行う ようにしてください。また、図22.2および図22.3の区間Aで、TRBPR レジスタへの書き込み が発生しないことを確認してください。

対策方法の具体例を下記に示します。

• 対策例(a)

図22.2に示すようにタイマRB割り込みルーチンでTRBSCレジスタ、TRBPRレジスタへ書いてください。書き込みは区間Aまでに終了させてください。




図22.2 対策例(a)のタイマRB割り込みを使用する例

• 対策例(b)

図22.3に示すようにTRBO端子の出力レベルからプライマリ期間の開始を検出し、プライマリ期 間の開始直後に、TRBSC レジスタ、TRBPR レジスタへ書いてください。書き込みは区間 A まで に終了させてください。なお、TRBO端子に対応するポート方向レジスタのビットを"0"(入力 モード)に設定し、ポートレジスタのビットの値を読むと、読んだ値はTRBO端子の出力値にな ります。




図22.3 対策例(b)のTRBO端子出力値を読む例

(3) プライマリ期間でタイマカウントを停止させる場合は、TRBCR レジスタのTSTOP ビットを使 用してください。この場合、TRBPREレジスタおよびTRBPRレジスタは初期化され、リセッ ト後の値になります。

22.3.2.3 プログラマブルワンショット発生モード

プログラマブルワンショット発生モードでは、下記2点の対策を実施してください。

- (1) カウント中(TCSTFビットが"1")にTRBPREレジスタ、TRBPRレジスタに書き込む場合は、 下記の点に注意してください。
- •TRBPREレジスタに連続して書き込む場合は、それぞれの書き込みの間隔をカウントソースクロッ クの3周期以上空けてください。
- •TRBPRレジスタに連続して書き込む場合は、それぞれの書き込みの間隔をプリスケーラのアンダ フローの3周期以上空けてください。
- (2) TRBPREレジスタとTRBPRレジスタをともに "00h" にしないでください。

22.3.2.4 プログラマブルウェイトワンショット発生モード

プログラマブルウェイトワンショット発生モードでは下記3点の対策を実施してください。

- (1) カウント中(TCSTFビットが"1")にTRBPREレジスタ、TRBPRレジスタに書き込む場合は、下記の点に注意してください。
- •TRBPREレジスタに連続して書き込む場合は、それぞれの書き込みの間隔をカウントソースクロックの3周期以上空けてください。
- •TRBPRレジスタに連続して書き込む場合は、それぞれの書き込みの間隔をプリスケーラのアンダフローの3周期以上空けてください。
- (2) TRBPREレジスタとTRBPRレジスタをともに"00h"にしないでください。
- (3) TRBSCレジスタ、TRBPRレジスタは以下に示す手順で設定してください。
 - (a) カウント開始条件に「INTO端子ワンショットトリガ」を使用する場合 TRBSC レジスタ TRBPR レジスタの順で設定してください。このとき、TRBPR レジスタ への書き込みからカウントソースの 0.5 サイクル以上経過してから、INTO 端子へ有効トリガを入力してください。
 - (b)カウント開始条件に「TOSSTビットへの"1"書き込み」を使用する場合 TRBSC レジスタ TRBPR レジスタ TOSST ビットの順で設定してください。このとき、TRBPRレジスタへの書き込みからカウントソースの0.5サイクル以上経過してから、TOSST ビットへ書き込んでください。

22.3.3 タイマRD使用上の注意

22.3.3.1 TRDSTR レジスタ

- •TRDSTRレジスタはMOV命令を使用して書いてください。
- CSELi(i=0 ~ 1) ビットが " 0 " (TRDi レジスタと TRDGRAi レジスタのコンペアー致でカウント停 止)の場合、TSTARTi ビットに"0"(カウント停止)を書いても、カウントは停止せず、TSTARTi ビットも変化しません。

したがって、CSELiビットが"0"のとき、TSTARTiビットを変化させずに他のビットを変更した い場合は、TSTARTiビットに"0"を書いてください。

また、プログラムでカウントを停止させる場合は、CSELiビットを"1"にした後で、TSTARTiビッ トに"0"を書いてください。同時に(1命令で)CSELiビットに"1"、TSTARTiビットに"0"を書 いてもカウントは停止できません。

●TRDIOji(j=A、B、C、D)端子をタイマRD出力で使用している場合の、カウント停止時の出力レ ベルを表22.1に示します。

表22.1 カウント停止時のTRDIOji(j=A、B、C、D)端子出力レベル

カウント停止方法	カウント停止時のTRDIOji端子出力	
CSELi ビットが " 1 " のときに、TSTARTi ビットに " 0 " を書きカウント停止	直前の出力レベルを保持	
CSELi ビットが"0"のときに、TRDi レジスタとTRDGRAi レジスタのコンペア一致でカウント停止	コンペアー致による出力変化後、そのレベ ルを保持	

22.3.3.2 TRDi レジスタ(i=0 ~ 1)

• TRDSTR レジスタのTSTARTi ビットが"1"(カウント開始)の状態で、プログラムでTRDi レジス タに値を書き込む場合は、TRDi レジスタが "0000h" になるタイミングと重ならないように書い

TRDi レジスタが "0000h"になるタイミングと、TRDi レジスタへの書き込むタイミングが重な ると、値は書き込まれず、TRDiレジスタが "0000h"になります。

この注意事項は、TRDCRi レジスタの CCLR2 ~ CCLR0 ビットで次の選択をしている場合に該当 します。

- "001b" (TRDGRAi レジスタとのコンペア一致でTRDi でクリア)
- " 010b" (TRDGRBi レジスタとのコンペア一致でTRDi でクリア)
- "011b"(同期クリア)
- "101b" (TRDGRCi レジスタとのコンペアー致でTRDi でクリア)
- "110b" (TRDGRDi レジスタとのコンペア一致でTRDi でクリア)
- •TRDi レジスタに書いた後、同じレジスタを続けて読み出すと、書く前の値を読み出すことがあ ります。この場合は書き込みと読み出しの間で、JMP.B 命令を実行してください。

プログラム例 MOV.W #XXXXh, TRD0 :書き込み

> JMP.B L1 ; JMP.B 命令

L1: MOV.W TRD0,DATA ;読み出し

22.3.3.3 TRDSRi レジスタ(i=0~1)

TRDSRiレジスタに書いた後、同じレジスタを続けて読み出すと、書く前の値を読み出すことがあります。この場合は書き込みと読み出しの間で、JMP.B 命令を実行してください。

プログラム例 MOV.B #XXh, TRDSRO ; 書き込み

JMP.B L1 ; JMP.B 命令 MOV.B TRDSR0.DATA ; 読み出し

22.3.3.4 カウントソース切り替え

- •カウントソースを切り替える際は、カウントを停止した後、切り替えてください。 変更手順
- (1) TRDSTR レジスタのTSTARTi(i=0 ~ 1) ビットを " 0 " (カウント停止) にする
- (2) TRDCRi レジスタのTCK2 ~ TCK0 ビットを変更する

L1:

- •カウントソースをfOCO40Mからその他のクロックに変更し、fOCO40Mを停止させる場合は、クロック切り替え設定後、f1の2サイクル以上待ってからfOCO40Mを停止させてください。変更手順
- (1) TRDSTR レジスタのTSTARTi(i=0 ~ 1) ビットを "0" (カウント停止) にする
- (2) TRDCRi レジスタのTCK2 ~ TCK0 ビットを変更する
- (3) f1の2サイクル以上待つ
- (4) FRA0 レジスタのFRA00 ビットを "0"(高速オンチップオシレータ停止)にする

22.3.3.5 インプットキャプチャ機能

- •インプットキャプチャ信号のパルス幅はタイマRDの動作クロック(「表14.11 タイマRDの動作 クロック」参照)の3サイクル以上にしてください。
- TRDIOji(i=0 ~ 1、j=A、B、C、D のいずれか) 端子にインプットキャプチャ信号が入力されてから、タイマ RD の動作クロックの 2 ~ 3 サイクル後に TRDi レジスタの値を TRDGRji レジスタに 転送します(デジタルフィルタなしの場合)。

22.3.3.6 リセット同期PWMモード

- •モータ制御に用いる場合はOLSO=OLS1で使用してください。
- •リセット同期PWMモードに設定するときは、次の手順で設定してください。 変更手順
- (1) TRDSTR レジスタのTSTART0 ビットを "0" (カウント停止) にする
- (2) TRDFCR レジスタの CMD1 ~ CMD0 ビットを"00b"(タイマモード・PWM モード・PWM3 モード)にする
- (3) CMD1 ~ CMD0を " 01b " (リセット同期PWMモード)にする
- (4) その他のタイマRD関連レジスタを再設定する

22.3.3.7 相補PWMモード


- •モータ制御に用いる場合はOLSO=OLS1で使用してください。
- TRDFCR レジスタの CMD1 ~ CMD0 ビットを変更するときは、次の手順で変更してください。 変更手順 : 相補PWMモードにする場合(再設定含む)、または相補PWMモードでバッファレジス タからジェネラルレジスタへの転送タイミングを変更する場合
- (1) TRDSTR レジスタのTSTART0ビット、TSTART1ビットを両方とも"0"(カウント停止)にする
- (2) TRDFCR レジスタの CMD1 ~ CMD0 ビットを "00b" (タイマモード・PWM モード・PWM3 モード)にする
- (3) CMD1 ~ CMD0を "10b"、または "11b" (相補PWMモード)にする
- (4) その他のタイマRD関連レジスタを再設定する

変更手順:相補PWMモードを止める場合

- (1) TRDSTR レジスタのTSTART0 ビット、TSTART1 ビットを両方とも"0"(カウント停止)にする
- (2) CMD1 ~ CMD0 ビットを "00b" (タイマモード・PWMモード・PWM3モード)にする
- •動作中にTRDGRA0、TRDGRB0、TRDGRA1、TRDGRB1レジスタに書き込まないでください。 PWM 波形を変更する場合は、TRDGRD0、TRDGRC1、TRDGRD1 レジスタへ書き込んだ値を、 バッファ動作を用いてTRDGRB0、TRDGRA1、TRDGRB1レジスタへ転送してください。 ただし、TRDGRD0、TRDGRC1、TRDGRD1レジスタの書き込みに際しては、BFD0、BFC1、BFD1 ビットを"0"(ジェネラルレジスタ)にして書き込み、その後BFD0、BFC1、BFD1 ビットを"1" (バッファレジスタ)にしても構いません。

PWM周期は変更できません。

- ●TRDGRA0 レジスタに設定した値を m とすると、TRD0 レジスタはアップカウントからダウンカ ウントに変わるとき、m-1 m m+1 m m-1とカウントします。
- m+1 のとき、IMFA ビットが"1"になります。また、TRDFCR レジスタの CMD1 ~ CMD0 ビットが"11b"(相補PWMモード、TRD0とTRDGRA0レジスタのコンペア一致でバッファデー |夕転送)の場合、バッファレジスタ(TRDGRD0、TRDGRC1、TRDGRD1)の内容がジェネラルレジ スタ(TRDGRB0、TRDGRA1、TRDGRB1)に転送されます。
- m+1 m m-1の動作ではIMFA ビットは変化せず、TRDGRA0 レジスタ等へのデータ転送もあり ません。



相補PWMモード時のTRD0とTRDGRA0レジスタがコンペアー致したときの動作 図22.4

- ●TRD1 はダウンカウントからアップカウントに変わるとき、1 0 FFFFh 0 1 とカウントします。
- 1 0 FFFFhの動作によって、UDFビットが"1"になります。また、TRDFCRレジスタのCMD1 ~ CMD0ビットが"10b"(相補PWMモード、TRD1のアンダフローでバッファデータ転送)の場合、バッファレジスタ(TRDGRD0、TRDGRC1、TRDGRD1)の内容がジェネラルレジスタ(TRDGRB0、TRDGRA1、TRDGRB1)に転送されます。

FFFFh 0 1の動作ではTRDGRB0レジスタ等へのデータ転送はありません。また、このとき、OVFビットは変化しません。




図22.5 相補PWMモード時のTRD1がアンダーフローしたときの動作

バッファレジスタからジェネラルレジスタへのデータ転送タイミングは、TRDFCR レジスタの CMD1~CMD0ビットで選択してください。ただし、次の場合はCMD1~CMD0ビットの値に関 係なく次のタイミングで転送します。

バッファレジスタの値 TRDGRA0レジスタの値の場合

TRD1 レジスタのアンダフローで転送します。

その後、"0001h"以上かつ TRDGRA0 レジスタの値より小さい値をバッファレジスタに設定 すると、設定後1回目にTRD1レジスタがアンダフローしたとき、ジェネラルレジスタへ転送 します。それ以降はCMD1~CMD0ビットで選択したタイミングで転送します。





図22.6 相補PWMモード時のバッファレジスタの値 TRDGRA0レジスタ値の場合の動作例

バッファレジスタの値が "0000h"の場合

TRD0とTRDGRA0レジスタのコンペア一致で転送します。

その後、"0001h"以上かつ TRDGRA0 レジスタの値より小さい値をバッファレジスタに設定 すると、設定後1回目にTRD0とTRDGRA0レジスタがコンペアー致したとき、ジェネラルレ ジスタへ転送します。それ以降はCMD1~CMD0ビットで選択したタイミングで転送します。



相補PWMモード時のバッファレジスタの値が "0000h"の場合の動作例 図22.7

22.3.3.8 カウントソースfOCO40M

カウントソースfOCO40Mについては、電源電圧VCC=3.0~5.5Vの範囲で使用することができます。 これ以外の電源電圧では、TRDCR0、TRDCR1レジスタのTCK2~TCK0ビットを "110b" (fOCO40M をカウントソースに選択)にしないでください。

22.3.4 タイマRE使用上の注意

22.3.4.1 カウント開始、停止

タイマREにはカウント開始または停止を指示するためのTSTART ビットと、カウントが開始または停止したことを示すTCSTF ビットがあります。TSTART ビットとTCSTF ビットはともにTRECR1 レジスタにあります。

TSTART ビットを "1" (カウント開始)にするとタイマREがカウントを開始し、TCSTF ビットが "1" (カウント開始)になります。TSTART ビットを "1"にした後 TCSTF ビットが "1"になるまで、最大でカウントソースの2サイクルかかります。この間、TCSTF ビットを除くタイマ RE 関連レジスタ(注1)をアクセスしないでください。

同様に、TSTART ビットを "0" (カウント停止)にするとタイマREがカウントを停止し、TCSTF ビットが "0" (カウント停止)になります。TSTART ビットを "0" にした後 TCSTF ビットが "0" になるまで、最大でカウントソースの2サイクル分の時間がかかります。この間、TCSTF ビットを除くタイマRE 関連レジスタをアクセスしないでください。

注1. タイマRE関連レジスタ: TRESEC、TREMIN、TRECR1、TRECR2、TRECSR

22.3.4.2 レジスタ設定

次のレジスタやビットは、タイマREが停止中に書いてください。

- •TRESEC、TREMIN、TRECR2レジスタ
- •TRECR1 レジスタのINTビット
- •TRECSRレジスタのRCS0~RCS2ビット

タイマREが停止中とは、TRECR1 レジスタのTSTART ビットとTCSTF ビットがともに"0"(タイマRE停止)の状態を指します。

また、TRECR2レジスタは、上記のレジスタやビットの設定の最後(タイマREカウント開始の直前)に設定してください。

22.4 シリアルインタフェース使用上の注意

• クロック同期形シリアル I/O モード、クロック非同期形シリアル I/O モードにかかわらず、UiRB(i=0 ~ 1) レジスタを読み出すときは、必ず 16 ビット単位で読み出してください。

UiRB レジスタのPER、FER ビットとUiC1 レジスタのRI ビットは、UiRB レジスタの上位バイトを読み出したとき、" 0 " になります。

受信エラーはUiRBレジスタを読み出し後、読み出した値で確認してください。

< 受信バッファレジスタを読み出すプログラム例 > MOV.W 00A6H, R0 ; U0RB レジスタの読み出し

- •転送データビット長9ビットのクロック非同期形シリアルI/Oモードで、UiTBレジスタに書く時は、 上位バイト 下位バイトの順で、8ビット単位で書いてください。
 - <送信バッファレジスタに書き込むプログラム例>

MOV.B #XXH, 00A3H ; U0TBレジスタの上位バイトへの書き込み MOV.B #XXH, 00A2H ; U0TBレジスタの下位バイトへの書き込み

22.5 クロック同期形シリアルインタフェース

22.5.1 チップセレクト付クロック同期形シリアルI/O使用上の注意

チップセレクト付クロック同期形シリアル I/O を使用する場合には、PMR レジスタの IICSEL ビットを"0"(チップセレクト付クロック同期形シリアルI/O機能を選択)にしてください。

22.5.2 I²Cバスインタフェース使用上の注意

 I^2 Cバスインタフェースを使用する場合には、PMR レジスタの IICSEL ビットを"1"(I^2 Cバスインタフェース機能を選択)にしてください。

22.5.2.1 マルチマスタ

I²Cバスインタフェースをマルチマスタで使用する場合、次の対策を実施してください。

• 転送レートの対策

他のマスタの一番速い転送レートより、1/1.8以上の転送レートを設定してください。例えば、他の一番速いマスタが400kbps の場合、本マイコンの I^2 C バスの転送レートは223kbps (=400/1.8)以上の転送レートにする必要があります。

- ICCR1 レジスタのMST ビット、TRS ビット設定時の対策
- (a) MSTビット、TRSビットの設定にはMOV命令を使用してください。
- (b) アービトレーションロストした場合、MST ビット、TRS ビットの内容を確認してください。 MST ビットが"0"かつTRS ビットが"0"(スレーブ受信モード)以外の場合、MST ビットを "0"かつTRS ビットを"0"に設定し直してください。

22.5.2.2 マスタ受信モード

I²Cバスインタフェースのマスタ受信モード時には、次の対策のいずれかを実施してください。

- (a) マスタ受信モードでICSR レジスタのRDRFビットが"1"の状態では、8クロック目の立ち上がりまでにICDRR レジスタを読んでください。
- (b) マスタ受信モードでは、ICCR1 レジスタの RCVD ビットを "1"(次の受信動作を禁止)にし、 1 バイトごとの通信で処理を行ってください。

22.6 ハードウェアLIN使用上の注意

ヘッダフィールドおよびレスポンスフィールドのタイムアウト処理は、Synch Break 検出割り込みを起点に他のタイマで時間計測を行ってください。

22.7 CANモジュール使用上の注意

22.7.1 COSTR レジスタの読み出し

R8C/22 グループとR8C/23 グループのCAN モジュールは、COSTR レジスタに対して一定の周期でス テータス更新を行っています。CPUとCANモジュールが同一タイミングでCOSTR レジスタにアクセ スした場合、CPUからのアクセスが優先され、CANモジュールからのアクセスを禁止する仕様になっ ています。

このため、CAN モジュールのステータス更新周期と CPU からのアクセス周期が常に一致した場合、 CANモジュールのステータスが更新されなくなります(図22.8参照)。

したがって、CPUからのアクセス周期がCANモジュールの更新周期と一致しないように、次の点 に注意してください。

- CPU が COSTR レジスタを読み出す前に、3fCAN 以上(表22.2 参照) の待機時間を持たせる(図22.9
- CPUがCOSTR レジスタをポーリングする場合、3fCANより長い周期にする(図22.10参照)。

表22.2 CANモジュールステータス更新周期

	3fCAN時間 = 3 × XIN(源発振時間) × CANクロック用分周値(CCLK)			
(例1)	条件 XIN 16MHz CCLK:1分周	3fCAN時間 = 3 × 62.5ns × 1 = 187.5ns		
(例2)	条件 XIN 16MHz CCLK: 2分周	3fCAN時間 = 3 × 62.5ns × 2 = 375ns		
(例3)	条件 XIN 16MHz CCLK: 4分周	3fCAN時間 = 3 × 62.5ns × 4 = 750ns		
(例4)	条件 XIN 16MHz CCLK:8分周	3fCAN時間 = 3 × 62.5ns × 8 = 1.5 μ s		
(例5)	条件 XIN 16MHz CCLK: 16分周	3fCAN時間 = 3 × 62.5ns × 16 = 3 μ s		




図22.8 CANモジュールの更新周期とCPUからのアクセス周期が一致した場合




図22.9 CPUの読み出し前に3fCAN分待機した場合




図22.10 CPUのポーリング周期を3fCANより長くした場合

22.7.2 CAN動作モードとCANリセットモードの移行

CAN 動作モードから CAN リセットモードに移行するために、COCTLR レジスタの Reset ビットを " 0 " (動作モード) から " 1 " (リセット / 初期化モード) にした場合は、COSTR レジスタの State_Reset ビットが " 1 " (リセットモード) になるのを確認してください。

CANリセットモードから CAN動作モードに移行するために、Reset ビットを"1"から"0"にした場合は、State_Reset ビットが"0"(動作モード)になるのを確認してください。

以下に手順を示します。

- •CAN動作モードからCANリセットモードに移行する場合
 - •Reset ビットを"0"から"1"にする
 - •State_Reset ビットが"1"になっているのを確認する
- •CANリセットモードからCAN動作モードに移行する場合
 - •Reset ビットを"1"から"0"にする
 - •State_Reset ビットが"0"になっているのを確認する

22.7.3 消費電流を小さくするためのポイント

CAN通信を行わない場合は、CANトランシーバの動作モードをstandby mode、またはsleep modeに してください。

CAN通信を行う場合は、CANトランシーバの動作モード端子を制御すると、CAN通信をしないと きのCANトランシーバの消費電流を大幅に低減できます。

表22.3~表22.4に接続推奨例を示します。

表22.3 接続推奨例(1)(Philips 社製 PCA82C250 の場合)

	Standby Mode	High-speed Mode	
Rs端子(注1)	" H "	" L "	
CANトランシーバ	170 µ A 未満	70mA未満	
の消費電流(注2)			
CAN通信	不可能	可能	
接続図	R8C/22、R8C/23 PCA82C250 TXD CANH RXD CANL Port(注3) Port(注3) H" 出力	R8C/22、R8C/23 CTX0 CRX0 Port(注3) Port(注3)	

- 注1. CANトランシーバの動作状態を制御する端子です。
- 注2. Topr = 25 の場合です。
- 注3. CANトランシーバ制御に使用可能なポートに接続してください。

表22.4 接続推奨例(2)(Philips 社製 PCA82C252の場合)

	Sleep Mode	Normal Operation Mode	
STB端子(注1)	" L "	" H "	
EN端子(注1)	" L "	" H "	
CANトランシーバ	50 µ A 未満	35mA未満	
の消費電流(注2)			
CAN通信	不可能	可能	
接続図	R8C/22、R8C/23 PCA82C252 TXD CANH RXD CANL Port(注3) Port(注3) EN "L" 出力	R8C/22、R8C/23 PCA82C252 TXD CANH RXD CANL Port(注3) Fort(注3) FN H" 出力	

- 注1. CANトランシーバの動作状態を制御する端子です。
- 注2. Topr = 25 の場合です。
- 注3. CANトランシーバ制御に使用可能なポートに接続してください。

22.8 A/Dコンバータ使用上の注意

- ADCON0 の各ビット(ビット 6を除く)、ADCON1 レジスタの各ビット、ADCON2 レジスタの SMP ビットに対する書き込みは、A/D変換停止時(トリガ発生前)に行ってください。 特に VCUT ビットを " 0 " (VREF未接続) から " 1 " (VREF 接続) にしたときは、1 µ s 以上経過した 後にA/D変換を開始させてください。
- A/D動作モードを変更する場合は、アナログ入力端子を再選択してください。
- 単発モードで使用する場合 A/D変換が完了したことを確認してから、ADレジスタを読み出してください(A/D変換の完了はADIC レジスタのIRビット、またはADCON0レジスタのADSTビットで判定できます)。
- •繰り返しモードで使用する場合 A/D変換中のCPUクロックには、A/Dコンバータの動作クロック AD以上の周波数を選択してくだ さい。

ADにfOCO-Fを選択しないでください。

- A/D 変換動作中に、プログラムで ADCON0 レジスタの ADST ビットを "0" (A/D 変換停止) にして強 制終了した場合、A/D コンバータの変換結果は不定となります。プログラムで ADST ビットを"0" にした場合は、ADレジスタの値を使用しないでください。
- •P4_2/VREF端子とAVSS端子間に0.1μFのコンデンサを接続してください。
- •A/D変換中はストップモードに移行しないでください。
- A/D 変換中はCM0 レジスタのCM02 ビットが"1"(ウェイトモード時、周辺機能クロックを停止す る)の状態で、ウェイトモードに移行しないでください。

22.9 フラッシュメモリ使用上の注意

22.9.1 CPU書き換えモード

22.9.1.1 動作速度

CPU 書き換えモード (EW0 モード) に入る前に、CM0 レジスタの CM06 ビット、CM1 レジスタの CM16~CM17ビットで、CPUクロックを5MHz以下にしてください。

EW1 モードではこの注意事項は不要です。

22.9.1.2 使用禁止命令

EW0モードでは、次の命令はフラッシュメモリ内部のデータを参照するため、使用できません。 UND命令、INTO命令、BRK命令

22.9.1.3 割り込み

表22.5にEW0モード時の割り込み、表22.6にEW1モード時の割り込みを示します。

表22.5 EW0モード時の割り込み

モード	状態	マスカブル割り込み	ウォッチドッグタイマ、発振停止検出、電圧監視2割り込み
1/18	1// 25	要求受付時	要求受付時
EW0	自動消去中	ベクタをRAMに配置す	割り込み要求を受け付けると、すぐに自動消去または自動書き
		ることで使用できます。	込みは強制停止し、フラッシュメモリをリセットします。一定
			時間後にフラッシュメモリが再起動した後、割り込み処理を開
			始します。
	ウチョナソコ	1	自動消去中のブロックまたは自動書き込み中のアドレスは強制
	自動書き込み		停止されるために、正常値が読み出せなくなる場合があります
			ので、フラッシュメモリが再起動した後、再度自動消去を実行
			し、正常終了することを確認してください。
			ウォッチドッグタイマはコマンド動作中も停止しないため、割
			り込み要求が発生する可能性があります。定期的にウォッチ
			ドッグタイマを初期化してください。

注1. アドレスー致割り込みのベクタはROM上に配置されているので、コマンド実行中は使用しないでください。

注2. ブロック0には固定ベクタが配置されているので、ブロック0を自動消去中はノンマスカブル割り込みを使用 しないでください。

表22.6	EW1 = -	ド時の割り込ん	4
12 44.0			U S

モード	状態	マスカブル割り込み要求受付時	ウォッチドッグタイマ、発振停止検出、 電圧監視2割り込み要求受付時
EW1	自動 (イン) 自オレ機 制力 自オレ機 制力 一般 一般 一般 一般 一十、 一十、 一分 一十、 一十、 一分 一十、 一十、 一十、 一十、 一十、 一十、 一十、 一十、	td(SR-SUS)時間後に自動消去を中断し、割り込み処理を実行します。割り込み処理終了後にFMR4レジスタのFMR41ビットを"0"(イレーズリスタート)にすることにより、自動消去が優先され、割り込み要求が待たされます。自動消去が終こします。 td(SR-SUS)時間後に自動書行しまびみを中断し、割り込み処理を実行します。割り込み処理を実行します。割り込み処理を実行します。割り込み処理を実行します。割り込み処理を実行します。割り込みのFMR42ビットを"0"(プログ、自動書き込みを再開することができないます。自動書き込みが優先され、割り込み要求が待たされます。自動書き込みが優先され、割り込みの理を実行した後、割り込み処理を実行します。	割り込み要求を受け付けると、すぐに自動消去または自動書き込みは強制停止し、フラッシュメモリをリセットします。一定時間後にフラッシュメモリが再起動した後、割り込み中の開始します。自動消去中のブロックまたは自動書き込み中のアドレスは強制停止されるためにで、フラッし、正常値が読み出せなくなる場合がありますので、フラッしし、アリが再起動した後、再度自動消去を実行した。ウォッチドッグタイマは対が発生する可とを確認してくださいため、割り込み要求が発生すを使用してください。

- 注1. アドレス一致割り込みのベクタはROM上に配置されているので、コマンド実行中は使用しないでください。
- 注2. ブロック0には固定ベクタが配置されているので、ブロック0を自動消去中はノンマスカブル割り込みを使用しないでください。

22.9.1.4 アクセス方法

FMR01 ビット、FMR02 ビット、FMR11 ビットを"1"にする場合、対象となるビットに"0"を書いた後、続けて"1"を書いてください。なお、"0"を書いた後、"1"を書くまでに割り込みが入らないようにしてください。

22.9.1.5 ユーザROM領域の書き換え

EWO モードを使用し、書き換え制御プログラムが格納されているブロックを書き換えている最中に電源電圧が低下すると、書き換え制御プログラムが正常に書き換えられないため、その後フラッシュメモリの書き換えができなくなる可能性があります。このブロックの書き換えは、標準シリアル入出力モードを使用してください。

22.9.1.6 プログラム

既にプログラムされた番地に対する追加書き込みはしないでください。

22.9.1.7 ストップモード、ウェイトモードへの移行

イレーズサスペンド中に、ストップモード、ウェイトモードに移行しないでください。

22.10 ノイズに関する注意事項

22.10.1 ノイズおよびラッチアップ対策として、VCC-VSS ライン間へのバイパスコン デンサ挿入

VCC 端子と VSS 端子間にバイパスコンデンサ $(0.1\,\mu\,\mathrm{F}\,\mathrm{程}\,\mathrm{E}\,)$ を最短距離でかつ、比較的太い配線を使って接続してください。

22.10.2 ポート制御レジスタのノイズ誤動作対策

過酷なノイズ試験等で外来ノイズ(主に電源系ノイズ)を 受けると、IC内部のノイズ対策回路でも対策しきれない場合があります。この場合、ポート関連のレジスタ値が変化する可能性があります。このような場合のプログラム対策として、ポートレジスタ、ポート方向レジスタ、およびプルアップ制御レジスタを定期的に再設定することを推奨します。ただし、割り込み処理の中でポート出力を切り替えるような制御を行う場合は、再設定処理との間で競合が発生する可能性もありますので、制御処理を十分にご検討の上、再設定処理を導入してください。

23. オンチップデバッガの注意事項

オンチップデバッガを使用してR8C/22、R8C/23グループのプログラム開発、デバッグを行う場合、以下の制限事項がありますのでご注意ください。

- (1) UART1関連レジスタをアクセスしないでください。
- (2) オンチップデバッガでは、ユーザのフラッシュメモリ領域およびRAM領域を一部使用します。 ユーザはこの領域を使用しないでください。 使用領域につきましては、各オンチップデバッガのマニュアルを参照してください。
- (3) アドレス一致割り込み(AIER、RMAD0、RMAD1レジスタ、固定ベクタテーブル)をユーザシステムで設定しないでください。
- (4) BRK 命令をユーザシステムで使用しないでください。

オンチップデバッガの接続や使用法には、固有の制限事項があります。オンチップデバッガの詳細は各 オンチップデバッガのマニュアルを参照してください。

24. エミュレータデバッガの注意事項

エミュレータデバッガを使用して R8C/22、R8C/23 グループのプログラム開発、デバッグを行う場合、以下の制限事項がありますのでご注意ください。


(1) 以下のフラッシュメモリ領域については、エミュレータデバッガで使用するため、ユーザはこの領域を使用しないでください。この領域のデバッグについては、リアルチップにて十分にご評価ください。

ROM128KB製品(R5F2122CJFP、R5F2122CKFP、R5F2123CJFP、R5F2123CKFP) 20000h番地~23FFFh番地

エミュレータデバッガの接続や使用法には、固有の制限事項があります。エミュレータデバッガの詳細 は各エミュレータデバッガのマニュアルを参照してください。


付録1. 外形寸法図

外形寸法図の最新版や実装に関する情報は、ルネサステクノロジホームページの「パッケージ」に掲載されています。




付録2. シリアルライタとオンチップデバッギングエミュレータとの接続例

付図 2.1にM16C Flash Starter との接続例(M3A-0806)を、付図 2.2にエミュレータE8(R0E000080KCE00)との接続例を示します。




付図 2.1 M16C Flash Starter との接続例(M3A-0806)



付図 2.2 エミュレータE8(R0E000080KCE00)との接続例

付録3. 発振評価回路例

付図3.1に発振評価回路例を示します。



付図 3.1 発振評価回路例

索引

【記号/数字】	
4線式バス通信モードの動作30	8
F. 3	
[A]	
A/Dコンバータ	
A/D変換サイクル数 40	
A/D変換時のセンサーの出力インピーダンス	3
A0、A1	1
AD	
ADCON0	
ADCON1	
ADCON2	4
ADIC	
AIER 11	
ASU38	
[B]	
Basic CANモード	2
Bフラグ1	
	•
[C]	
C01ERRIC	0
C01WKIC 10	0
COAFS	
COCONR	
COCTLR	-
COICR	
COIDR	
COMCTLi (i=0 ~ 15)	
CORECIC	
CORECR	
COSSTR 37	
COSTR	
COTECR	
COTRMIC	
CAN SFR レジスタ	
CANOアクセプタンスフィルタサポートレジスタ	
CANOウェイクアップ割り込み11	
CAN0拡張IDレジスタ37	
CAN0受信エラーカウントレジスタ37	
CAN0ステータスレジスタ37	1
CAN0スロットステータスレジスタ	
CANO制御レジスタ	
CAN0送信エラーカウントレジスタ	
CANOどにエノー カラフトレンスタ	
CAN0メッセージ制御レジスタi (i=0 ~ 15)	9
CAN0メッセージボックス36	
CANO割り込み制御レジスタ37	
CANインタフェーススリープモード	6
CAN受信とCAN送信38	3
CANスリープモード37	
CAN動作モード	
CANモジュール	2
CANモジュール 36 CANモジュール関連レジスタ	
CANモジュールシステムクロックの設定	
CANリセット/初期化モード37	
CAN割り込み38	
CCLKR	7
CM0	
CM1 7	
CPU 1	0

CPU書き換えモード	
CPUクロック	80
CPUクロックと周辺機能クロック	
CSPR	
てフラグ	
	1 1
[D]	
 Dフラグ	11
	۱۱
[E]	
 EW0モード	/112
EW1 モード	
EWI & - P	412
[F]	
	00
f1、f2、f4、f8、f32、fCAN0	
FB	
FLG	
FMR0	
FMR1	
FMR4	
fOCO	
fOCO128	
fOCO40M	80
fOCO-F	80
fOCO-S	81
FRA0	75
FRA1	76
FRA2	76
	_
[1]	
【1】 I ² Cバスインタフェース	316
 l ² Cバスインタフェース	
 l ² Cバスインタフェース l ² Cバスインタフェースモード	328
1 I ² Cパスインタフェース I ² Cパスインタフェースモード ICCR1	328 319
1 I ² Cパスインタフェース I ² Cパスインタフェースモード ICCR1 ICCR2	328 319 320
1 ² Cパスインタフェース 1 ² Cパスインタフェースモード ICCR1 ICCR2	328 319 320 324
1 ² Cパスインタフェース 1 ² Cパスインタフェースモード ICCR1 ICCR2 ICDRR	328 319 320 324
² Cパスインタフェース ² Cパスインタフェースモード CCR1 CCR2 CDRR CDRS	328 319 320 324 324
2Cパスインタフェース	
² Cパスインタフェース	328 319 320 324 324 322
² Cパスインタフェース	328 319 324 324 324 322 321 323
I ² C パスインタフェース	
1 ² C パスインタフェース	
I ² C パスインタフェース	
1 ² C パスインタフェース	
1 ² C パスインタフェース	
1 ² C パスインタフェース	
1 ² C パスインタフェース	
1 ² C パスインタフェース	
I ² C パスインタフェース	
I ² C パスインタフェース	
I ² C パスインタフェース I ² C パスインタフェースモード I ² C パスインタフェースモード ICCR1 ICCR2 ICDRR ICDRS ICDRT ICIER ICIER ICICR ICICR ICICR ICICC INTOIC INTOIC INTOIC INTOIC INTIC INTEN INTEN INTEN INTEN INTEN INTEN INTEN INTEN INTIN INTIN INTIN INTIN INTIN INTIN INTIN IOIC INTIN INT	
I ² C パスインタフェース I ² C パスインタフェースモード I ² C パスインタフェースモード I ² C パスインタフェースモード I ² C パスインタフェースモード I ² C パスインタフェースモード I ² C パスインタフェースモード I ² C パロ I ² C	
I ² C パスインタフェース I ² C パスインタフェースモード I ² C パスインタフェースモード I ² C パスインタフェースモード I ² C パスインタフェースモード I ² C パスインタフェースモード I ² C パスインタフェースモード I ² C パロ I ² C	
I ² C パスインタフェース I ² C パスインタフェースモード I ² C パスインタフェースモード I ² C パスインタフェースモード I ² C パスインタフェースモード I ² C パスインタフェースモード I ² C パスインタフェースモード I ² C パロ I ² C	
I ² C パスインタフェース	
I ² C パスインタフェース	
I ² C パスインタフェース I ² C パスインタフェースモード I ² C パスインタフェースモード ICCR1 ICCR2 ICDRR ICDRS ICDRT ICIER ICIER ICICR ICICR ICICC INTOIC INT	328319320324324321323 .409, 429102102110111111112110111112110111
I ² C パスインタフェース	328319320324324321323 .409, 429102102110111111112110111112110111

[L]		TRBCR	147
LINCR	352	TRBIC	100
LINST		TRBIOC	148, 150, 154, 157, 161
LIN終了処理			148
		TRBOCR	147
LSBファースト、MSBファースト選択	278	TRBPR	149
		TRBPRE	149
[0]		TRBSC	149
OCD	75	TRD0	188, 204, 216, 227, 238, 250
OFS			101
0フラグ	, ,		
0,797	12		
			184, 199, 213, 225, 235, 248
[P]			
PC	11		
			183
PDi(0 ~ 4, 6)			182, 196, 211, 223, 233, 246
Pi(0 ~ 4、 6)			189, 204, 217, 228, 238, 251
PM0			
PM1			189, 204, 217, 228, 238, 251
PMR			189, 204, 217, 228, 238, 251
PRCR	94	TRDGRDi (i=0 ~ 1)	189, 204, 217, 228, 238, 251
PUR0	56	TRDIER0	188, 203, 215, 227, 237, 250
PUR1	56	TRDIER1	188, 203, 215, 227, 237, 250
PWM3モード	243	TRDIORA0	
PWM モード	208	TRDIORA1	
		TRDIORC0	
			186, 201
[R]			180, 194, 210, 222, 232, 245
R0、R1、R2、R3	11		
R8C/22グループ			197, 212, 224, 234, 247
R8C/23グループ			
RMAD0			• • •
RMAD1			216
RMAD1 ROMコードプロテクト機能		TRDPOCR1	216
		TRDPOCR1TRDSR0	
ROM コードプロテクト機能		TRDPOCR1 TRDSR0 TRDSR1	
ROMコードプロテクト機能	410, 433	TRDPOCR1 TRDSR0 TRDSR1 TRDSTR	
ROMコードプロテクト機能 【S】 SORIC	410, 433	TRDPOCR1TRDSR0TRDSR1TRDSTRTRDSTR TRECR1	
ROMコードプロテクト機能	410, 433	TRDPOCR1 TRDSR0 TRDSR1 TRDSTR TRECR1 TRECR2	
ROMコードプロテクト機能 【S】 SORIC	410, 433	TRDPOCR1 TRDSR0 TRDSR1 TRDSTR TRECR1 TRECR2 TRECSR	
ROMコードプロテクト機能		TRDPOCR1	
ROMコードプロテクト機能		TRDPOCR1 TRDSR0 TRDSR1 TRDSTR TRECR1 TRECR2 TRECSR TREIC TREIC	
ROMコードプロテクト機能		TRDPOCR1 TRDSR0 TRDSR1 TRDSTR TRECR1 TRECR2 TRECSR TREIC TREIC	
ROMコードプロテクト機能 【S】 SORIC		TRDPOCR1 TRDSR0 TRDSR1 TRDSTR TRECR1 TRECR2 TRECSR TREIC TREIC	
ROMコードプロテクト機能 SORIC		TRDPOCR1 TRDSR0 TRDSR1 TRDSTR TRECR1 TRECR2 TRECSR TREIC TREMIN TRESEC	
ROMコードプロテクト機能		TRDPOCR1 TRDSR0 TRDSR1 TRDSTR TRECR1 TRECR2 TRECSR TREIC TREMIN TRESEC	
ROMコードプロテクト機能		TRDPOCR1 TRDSR0 TRDSR1 TRDSTR TRECR1 TRECR2 TRECSR TREIC TREMIN TRESEC	
ROMコードプロテクト機能 SORIC		TRDPOCR1 TRDSR0 TRDSR1 TRDSTR TRECR1 TRECR2 TRECSR TREIC TREMIN TRESEC [U] U0BRG U0C0	
ROMコードプロテクト機能 SORIC		TRDPOCR1 TRDSR0 TRDSR1 TRDSTR TRECR1 TRECR2 TRECSR TREIC TREMIN TRESEC [U] U0BRG U0C0 U0C1	
ROMコードプロテクト機能 SORIC		TRDPOCR1 TRDSR0 TRDSR1 TRDSTR TRECR1 TRECR2 TRECSR TREIC TREMIN TRESEC [U] U0BRG U0C0 U0C1	
ROMコードプロテクト機能 SORIC		TRDPOCR1 TRDSR0 TRDSR1 TRDSTR TRECR1 TRECR2 TRECSR TREIC TREMIN TRESEC [U] U0BRG U0C0 U0C1 U0MR	
ROMコードプロテクト機能 SORIC		TRDPOCR1 TRDSR0 TRDSR1 TRDSTR TRECR1 TRECR2 TRECSR TREIC TREMIN TRESEC [U] U0BRG U0C0 U0C1 U0MR U0RB	
ROMコードプロテクト機能 SORIC		TRDPOCR1 TRDSR0 TRDSR1 TRDSTR TRECR1 TRECR2 TRECSR TREIC TREMIN TRESEC [U] U0BRG U0C0 U0C1 U0MR U0RB U0TB	
ROMコードプロテクト機能 SORIC		TRDPOCR1 TRDSR0 TRDSR1 TRDSTR TRECR1 TRECR2 TRECSR TREIC TREMIN TRESEC [U] U0BRG U0C0 U0C1 U0MR U0RB U0TB U1BRG	
ROMコードプロテクト機能 SORIC		TRDPOCR1 TRDSR0 TRDSR1 TRDSTR TRECR1 TRECR2 TRECSR TREIC TREMIN TRESEC [U] U0BRG U0C0 U0C1 U0MR U0RB U0TB U1BRG U1C0	
ROMコードプロテクト機能 SORIC		TRDPOCR1 TRDSR0 TRDSR1 TRDSTR TRECR1 TRECR2 TRECSR TREIC TREMIN TRESEC [U] U0BRG U0C0 U0C1 U0MR U0RB U0TB U1BRG U1C0 U1C1	
ROMコードプロテクト機能 SORIC		TRDPOCR1 TRDSR0 TRDSR1 TRDSTR TRECR1 TRECR2 TRECSR TREIC TREMIN TRESEC [U] U0BRG U0C0 U0C1 U0MR U0RB U0TB U1BRG U1C0 U1C1 U1MR	
ROMコードプロテクト機能 SORIC		TRDPOCR1 TRDSR0 TRDSR1 TRDSTR TRECR1 TRECR2 TRECSR TREIC TREMIN TRESEC [U] U0BRG U0C0 U0C1 U0MR U0RB U0RB U1BRG U1C0 U1BRG U1C0 U1C1 U1MR U1RB	
ROMコードプロテクト機能 SORIC		TRDPOCR1 TRDSR0 TRDSR1 TRDSTR TRECR1 TRECR2 TRECSR TREIC TREMIN TRESEC [U] U0BRG U0C0 U0C1 U0MR U0RB U0TB U1BRG U1C0 U1C1 U1MR U1RB U1RB	
ROMコードプロテクト機能 【S】 SORIC		TRDPOCR1 TRDSR0 TRDSR1 TRDSTR TRECR1 TRECR2 TRECSR TREIC TREMIN TRESEC [U] U0BRG U0C0 U0C1 U0MR U0RB U1DRB U1BRG U1C0 U1C1 U1MR U1RB U1RB U1RB U1RB	
ROMコードプロテクト機能 SORIC		TRDPOCR1 TRDSR0 TRDSR1 TRDSTR TRECR1 TRECR2 TRECSR TREIC TREMIN TRESEC [U] U0BRG U0C0 U0C1 U0MR U0RB U1DRB U1BRG U1C0 U1C1 U1MR U1RB U1RB U1RB U1RB	
【S】 SORIC		TRDPOCR1 TRDSR0 TRDSR1 TRDSTR TRECR1 TRECR2 TRECSR TREIC TREMIN TRESEC [U] U0BRG U0C0 U0C1 U0MR U0RB U1DRB U1BRG U1C0 U1C1 U1MR U1RB U1RB U1RB U1RB U1RB U1RB U1RB U1R	
ROMコードプロテクト機能 【S】 SORIC		TRDPOCR1 TRDSR0 TRDSR1 TRDSTR TRECR1 TRECR2 TRECSR TREIC TREMIN TRESEC [U] U0BRG U0C0 U0C1 U0MR U0RB U1DRB U1BRG U1C0 U1C1 U1MR U1RB U1RB U1RB U1RB U1RB U1RB U1RB U1R	
ROMコードプロテクト機能 【S】 SORIC		TRDPOCR1 TRDSR0 TRDSR1 TRDSTR TRECR1 TRECR2 TRECSR TREIC TREMIN TRESEC [U] U0BRG U0C0 U0C1 U0MR U0RB U1DRB U1BRG U1C0 U1C1 U1MR U1RB U1RB U1RB U1RB U1RB U1RB U1RB U1R	
ROMコードプロテクト機能 SORIC		TRDPOCR1 TRDSR0 TRDSR1 TRDSTR TRECR1 TRECR2 TRECSR TREIC TREMIN TRESEC [U] U0BRG U0C0 U0C1 U0MR U0MB U0TB U1BRG U1C0 U1C1 U1MR U1RB U1RB U1SR U1SR U1SR U1SR U1SR U1SR U1SR U1SR	
ROMコードプロテクト機能 【S】 SORIC		TRDPOCR1 TRDSR0 TRDSR1 TRDSTR TRECR1 TRECR2 TRECSR TREIC TREMIN TRESEC 【U】 U0BRG U0C0 U0C1 U0MR U0MB U0TB U1BRG U1C0 U1C1 U1MR U1RB U1RB U1SR U1SR U1SR U1SR U1SR U1SR U1SR U1TB U1SR U17ラグ 【V】	

VCA2	 77 キャリーフラグ	1
VCC入力電圧のモニタ	41 極性選択機能	
Vdet1のモニタ		21
Vdet2のモニタ	$I \neq 1$	
	09 #星177日 エード	39
VW2C	40 プロック同期形シリアルI/Oモード	
	クロック同期形シリアルインタフェース	
[W]		
WDC	クロック同期式シリアルモード	
WDTR	25 グロッグ向射式通信モード	
WDTS	25 クロック発生回路	
12	クロック非同期形シリアルI/O(UART) モード	28
	[=]	
XINクロック	78 高速オンチップオシレータクロック	7
	同述オフテップオクレータグロッグ	/
7-71		
(Z)	【さ】	
Zフラグ1	¹¹ サインフラグ	1 [.]
	サンプル&ホールド	
[b]		
- · · -	20	
アウトプットコンペア機能	101	
アウトプットコンペアモード		80
アクセプタンスフィルタサポートユニット	/ロバが 11 フ ノ	8
アクセプタンスフィルタ機能とマスク機能38		4
アクセプタンスマスクレジスタ36	68 周辺機能割り込み	
アドレス一致割り込み11	16 受信	
アドレスレジスタ1	11 使用上の注意事項	
アナログ入力内部等価回路40	医巾上り/上心事場	
	297N12921-X	
	シリアルライタとオンチップデバッギングエミュレータと	
[[1]	接続例	48
イベントカウンタモード13	37	
インプットキャプチャ機能17	78 [च]	
	スタックポインタ指定フラグ	1
	スタティックベースレジスタ	
[う]		
ウェイトモード8		
ウォッチドッグタイマ12	• •	
ウォッチドッグタイマリセット	₃₄ スレーブモード	35
ra i	[世]	
エミュレータバッガの注意事項48	84	

[お]	ゼロフラグ	1
応用	1	
ガーバフローフラグ		
	12	20
オンチップオシレータクロック	10 to 10 to	
オンチップデバッガの注意事項48	JJ	
	ソフトウェアコマンド	
[か]	ソフトウェアリセット	
	ソフトウェア割り込み	9
外形寸法図		
概要	7 + 3	
カウントソース17	12	40
カウントソース保護モード無効時12	5 / T D A	
カウントソース保護モード有効時12	£	
各通信モードと端子機能30		
	タイマRD	
	タイマRD割り込み	25
【き】		
キー入力割り込み11	13	

タイマRD割り込み、チップセレクト付クロック同期形	[[]]
シリアルI/O割り込み、I ² Cバスインタフェース割り込み	ビットタイミングの設定378
(複数の割り込み要求を持つ割り込み)118	ビット同期回路344
タイマRE262	ビットレート
タイマモード	標準シリアル入出力モード429
端子の機能説明	標準動作モード
単発モード	ピン接続図
手光し □ [*	こつ 1女前に囚
[5]	[131]
チップセレクト付クロック同期形シリアルI/O(SSU) 287	フラグレジスタ11
中央演算処理装置(CPU)10	フラッシュメモリ405
	フラッシュメモリ書き換え禁止機能409
[7]	フルステータスチェック427
低速オンチップオシレータクロック	フレームベースレジスタ11
データレジスタ11	プログラマブルウェイトワンショット発生モード 160
デバッグフラグ11	プログラマブル入出力ポート45
電圧監視1リセット	プログラマブル入出力ポート以外の端子46
電圧監視 2 リセット	プログラマブル入出力ポートの機能45
電圧監視2割り込み、電圧監視2リセット	プログラマブル波形発生モード153
	プログラマブルワンショット発生モード
電圧検出回路	プログラムカウンタ11
電気的特性	プロセッサモード
電源が安定している場合31	プロセッサモードの種類
電源投入時	プロセッサ割り込み優先レベル
転送クロック 296, 326	プロック図4
転送速度	プロテクト
	プロテラ [· 94
[2]	
同期動作	[E]
動作説明	ポートの設定57
動作モード	
特殊割り込み	[ま]
特長	マスタモード
11/2	()// []
[[:]	[<i>a</i>]
入出力端子	未使用端子の処理
/(ш//ш/ ј	不使用蛹] 切处连00
[0]	[ø]
ノイズ除去回路343	メモリ
/1 人际云凹崎343	メモリ配置
	メモリ配直406
(は)	
ハードウェアLIN350	【も】
ハードウェアリセット31	モード選択286
バスオフステート377	
バス衝突検出機能360	F.A.N
バス制御70	
発振停止検出機能	ユーザスタックポインタ(USP)、割り込みスタックポインタ
発振停止検出機能の使用方法	(ISP)11
発振評価回路例	
バッファ動作	[
パラレル入出力モード	予約領域12
パルス周期測定モード	· · ·
パルス出力強制遮断	[0]
パルス出力モード	リセット28
パルス幅測定モード	リセット同期 PWMモード220
パワーオンリセット機能	リターンフロムバスオフ機能382
パワーコントロール 82	リッスンオンリーモード382

[れ]	
レジスタ構成	352
レジスタ設定例	345
レジスタバンク指定フラグ	11
連続受信モード	279
[わ]	
割り込み	95
割り込み許可フラグ	12
割り込みスタックポインタ	11
割り込み制御	100
割り込みテーブルレジスタ	11
割り込みと割り込みベクタ	98
割り込みの概要	95
割り込みの分類	95
割り込み要求	299, 327, 362

Rev.	発行日	改訂内容	
		ページ	ポイント
0.10	2005.09.29	-	初版発行
0.20	2006.04.21	全ページ	 シンボル名「SSUAIC」「SSUIC」「IIC2AIC」「IICIC」「TRDMDR」「TRDMR」変更 端子名「TCLK」「TRDCLK」変更 ビット名「TPSC0~TPSC2」「TCK0~TCK2」変更 ビット名「TSTOP0、TSTOP1」「CSEL0、CSEL1」変更 ビット名「TRD0カウント停止ビット」「TRD0カウント動作選択ビット」変更 ビット名「TRD1カウント停止ビット」 「TRD1カウント動作選択ビット」変更
		2	表1.1 R8C/22グループの性能概要 LINモジュール: クロック非同期形シリアルインタフェース UARTO 変更 電源電圧: VCC=3.0 ~ 5.5V(f(XIN)=20MHz)
		3	表 1.2 R8C/23グループの性能概要 LINモジュール: クロック非同期形シリアルインタフェース UARTO 変更 電源電圧: VCC=3.0 ~ 5.5V(f(XIN)=20MHz)
		5	表 1.3 R8C/22 グループの製品一覧表 R5F21228JFP、R5F21228KFP 追加 図 1.2 R8C/22 グループの型名とメモリサイズ・パッケージ パッケージ種類、ROM容量 1行追加
		6	表 1.4 R8C/23 グループの製品一覧表 ROM容量: データ領域 データフラッシュ プログラム領域 プログラム ROM へ変更 R5F21238JFP、R5F21238KFP 追加 図 1.3 R8C/23 グループの型名とメモリサイズ・パッケージ パッケージ種類、ROM容量 1行追加
		7	図1.4 ピン接続図 「TCLK」 「TRDCLK」変更 「 0.5mm ピンピッチ、7mm角ボディ」追加
		8	表1.5 端子の機能説明 アナログ電源入力: AVSS間 AVCCとAVSS間 タイマRD:「TCLK」「TRDCLK」変更
		9	表1.6 ピン番号別端子名一覧 「TRDIOA0/TCLK」 「TRDIOA0/TRDCLK」変更、注1追加

Dov	387= L1		改訂内容
Rev.	発行日	ページ	ポイント
0.20	2006.04.21	13	図3.1 R8C/22グループのメモリ配置図 変更
		14	3.2 R8C/23グループ
			(プログラム領域) (プログラムROM)
			(データ領域) (データフラッシュ) 変更
		15	図3.2 R8C/23グループのメモリ配置図 変更
		15	表4.1 SFR 一覧(1) 01Ch: 00h 10000000b (注8)、0024h: TBD 出荷時の値 注3、4変更、注6~8追加
		16	表4.2 SFR一覧(2) 004Fh:「SSUAIC/IIC2AIC」 「SSUIC/IICIC」変更
		19	表4.5 SFR 一覧(5) 0119h: タイマREコンペアレジスタ タイマREコンペアデータレジスタ 0139h:「TRDMDR」 「TRDMR」変更
		30	図5.4 OFS レジスタ 変更
		31	5.1.1 電源が安定している場合 (2)「500μs」削除 5.1.2 電源投入時 (4)「500μs」削除
		32	図5.5 ハードウェアリセット回路例と動作 変更 図5.6 ハードウェアリセット回路例(外付け電源電圧検出回路の使用例)と
			動作 変更
		33	5.2 パワーオンリセット機能
			「RESET端子にコンデンサを接続する場合、、、ご注意ください。」追加
			図5.7 パワーオンリセット回路例と動作 変更
		36 ~ 68	「6. プログラマブル入出力ポート」「7. 電圧検出回路」
			「6. 電圧検出回路」「7. プログラマブル入出力ポート」へ章の順番を変更
		38	図6.4 VCA1、VCA2レジスタ VCA2レジスタリセット後の値変更
		40	図 6.6 VW2C レジスタ 変更
		48	図7.2 プログラマブル入出力ポートの構成(2) 変更
		49	図7.3 プログラマブル入出力ポートの構成(3) 変更
		51	図7.5 プログラマブル入出力ポートの構成(5) 変更
		53	図7.7 プログラマブル入出力ポートの構成(7) 変更
		56	図7.11 PUR0、PUR1 レジスタ PUR1 レジスタリセット後の値変更
		57 ~ 67	表 7.4 ポート PO_0/AN7 ~ 表 7.47 ポート P6_7/INT3/RXD1 追加
		70	表9.1 R8C/22グループのアクセス領域に対するバスサイクル 変更 表9.1 R8C/23グループのアクセス領域に対するバスサイクル 追加
			表9.3 アクセス単位とバスの動作
			「SFR」「SFR、データフラッシュ」
			「ROM、RAM」 「ROM(プログラムROM)、RAM」 変更
			「ただし、次のSFRのみ、、、にアクセスします。」追加
		72	図10.1 クロック発生回路 変更
		73	図10.2 CM0 レジスタ 注6削除

D	74.7-		改訂内容
Rev.	発行日	ページ	ポイント
0.20	2006.04.21	76	図10.5 FRA0、FRA1、FRA2レジスタ
			FRA0、FRA2レジスタ 注2変更
		77	図10.6 VCA2 レジスタ リセット後の値変更
		79	10.2.2 高速オンチップオシレータクロック
			「、、、分周器により10MHz以下となります。」
			「FRA2レジスタの、、、に設定してください。」変更 「FRA1レジスタの各ビットの遅延量に、、、」 「FRA1レジスタの各
			ビットの周波数調整量に、、、」変更
		80	10.3.5 fOCO40M
			「このクロックは、電源電圧VCC = 3.0~5.5V、、、ができます。」追加
		82	表10.2 クロック関連ビットの設定とモード 変更
		83	10.4.2.2 ウェイトモードへの移行
			「OSDレジスタのODC2ビットが、、、消費電流が減少しません」追加
		84	表10.3 ウェイトモードからの復帰に使用できる割り込みと使用条件
			タイマRA割り込み: CM02=1の場合 変更
			タイマRD割り込み:CM02=1の場合 変更 10.4.2.4 ウェイトモードからの復帰
			「周辺割り込みで復帰する場合、、、図10.9のとおりとなります。」追加
		85	 図10.9 ウェイトモードから割り込み処理を実行するまでの時間 追加
		89	図10.11 低速オンチップオシレータから XIN クロックへの切り替え手順 変更
		90	図10.12 発振停止検出割り込み、ウォッチドッグタイマ割り込み、電圧 監視2割り込みの割り込み要因判別方法例 変更
		91	10.6.1 ストップモード、ウェイトモード 変更
		93	図12.1 割り込みの分類 変更
		96	表 12.1 固定ベクタテーブル 変更
		97	表 12.2 可変ベクタテーブル
			「SSUAIC」 「SSUIC」「IIC2AIC」 「IICIC」 「A0RIC」 「S0RIC」変更
		98	12.1.6 割り込み制御 「SSUAIC/IIC2AIC」 「SSUIC/IICIC」変更
		99	図12.4 図タイトル、シンボル名 変更
		103	表 12.5 ソフトウェア割り込み、特殊割り込み受け付け時のIPLの値 変更
		106	図12.10 ハードウェア割り込みの割り込み優先順位 変更
		116	表12.8 タイマRD、チップセレクト付クロック同期形シリアルI/O、I ² O
			バスインタフェース割り込み関連レジスタ 「SSUAIC」 「SSUIC」、「IIC2AIC」 「IICIC」変更
			図12.20 タイマRD割り込みのブロック図
			「タイマRD割り込み要求」 「タイマRD(チャネルi)割り込み要求」変 更
	I		<u> </u>

Rev.	₹%= □	改訂内容	
ixev.	発行日	ページ	ポイント
0.20	2006.04.21	122	図13.2 OFS、WDC レジスタ OFS レジスタ 変更、WDC レジスタ 注1削除
		126	14. タイマ
			「各タイマのカウントソースは、、、動作クロックになります。」削除
		127	表 14.1 各タイマの機能比較 入力端子: タイマRD「TRCLK」 「TRDCLK」変更
		128	14.1 タイマRA 「タイマRAのカウントソースは、、、動作クロックになります。」追加 図14.1 タイマRAのブロック図 変更
		133	図14.5 タイマモード時のTRAIOC、TRAMRレジスタ TRAIOCレジスタ 変更
		149	14.2 タイマRB 「タイマRBのカウントソースは、、、動作クロックになります。」追加 図14.16 タイマRBのブロック図 変更
		165	14.3 タイマRD 「(検出時に端子出力変更可能)」追加
		166 ~ 168	表 14.12 TRDIOA0/TRDCLK(P2_0) 端子の機能 ~ 表 14.20 INTO(P4_5) 端子の機能 追加 14.3.1 モード選択 削除
		170	表 14.21 カウントソースの選択 変更 14.3.1 カウントソース 「TRDCRi レジスタの、、、」 「TRDCRi レジスタ(i=0 ~ 1)の、、、」変更
		171	図 14.29 インプットキャプチャ機能のバッファ動作 変更
		172	図14.30 アウトプットコンペア機能のバッファ動作 変更 14.3.2 バッファ動作 「インプットキャプチャ機能、、、」 「タイマモード(インプットキャプチャ機能、、、」 「IOC2 ~ IOC0 ビット」 「IOA2 ~ IOA0 ビット」 「IOD2 ~ IOD0 ビット」 「IOB2 ~ IOB0 ビット」 「IOB2 だット」 でIOB2 でIOB0 ビット」 「IOB2 ビット」 「IOB2 でIOB0 ビット」
		173	14.3.3 同期動作 「同期動作させる場合、、、選択してください。」削除
		174	14.3.4 パルス出力強制遮断 「P4D」 「PD4」、「P4_5」 「PD4_5」変更 「なお、INTOICレジスタのPOLビット、、、参照してください。」追加
		176	14.3.5 インプットキャプチャ機能 「なお、TRDGRA0レジスタは、、、選択できます。」追加 図14.33 インプットキャプチャ機能のブロック図 変更
		177	表14.23 インプットキャプチャ機能の仕様 変更

			改訂内容
Rev.	発行日	ページ	ポイント
0.20	2006.04.21	178	図14.34 インプットキャプチャ機能時のTRDSTR、TRDMR レジスター変更
		179	図 14.35 インプットキャプチャ機能時のTRDPMR レジスタ 変更
		180	図14.36 インプットキャプチャ機能時のTRDFCRのレジスタ 変更
		183	図14.39 インプットキャプチャ機能時のTRDIORA0 ~ TRDIORA1 レジスタ 変更
		184	図 14.40 インプットキャプチャ機能時のTRDIORC0 ~ TRDIORC1 レジスタ 変更
		185	図 14.41 インプットキャプチャ機能時のTRDSR0 ~ TRDSR1 レジスタ 変更
		187	表14.18 インプットキャプチャ入力端子の機能 削除
		189	14.3.5.1 デジタルフィルタ
			「TRDDFレジスタ」 「TRDDFiレジスタ」変更
		191	表 14.25 アウトプットコンペア機能の仕様 変更
		192	図 14.48 アウトプットコンペア機能時のTRDSTR、TRDMR レジスタ 変更
		193	図 14.49 アウトプットコンペア機能時のTRDPMR レジスター変更
		194	図 14.50 アウトプットコンペア機能時のTRDFCR レジスタ 変更
		195	図 14.51 アウトプットコンペア機能時のTRDOER1 ~ TRDOER2 レジスタ 変更
		198	図 14.54 アウトプットコンペア機能時のTRDIORA0 ~ TRDIORA1 レジスタ 変更
		199	図 14.55 アウトプットコンペア機能時のTRDIORC0 ~ TRDIORC1 レジスタ 変更
		200	図 14.56 アウトプットコンペア機能時のTRDSR0 ~ TRDSR1 レジスタ 変更
		208	図14.64 PWMモード時のTRDSTR、TRDMR レジスタ 変更
		209	図14.65 PWMモード時のTRDPMR、TRDFCRレジスタ 変更
		210	図 14.66 PWM モード時のTRDOER1 ~ TRDOER2 レジスタ 変更
		212	図14.68 PWMモード時のTRDSR0 ~ TRDSR1 レジスタ 変更
		220	図 14.76 リセット同期 PWM モード時の TRDSTR、TRDMR レジスタ 変更
		221	図14.77 リセット同期PWMモード時のTRDFCRレジスタ 変更
		222	図 14.78 リセット同期 PWM モード時の TRDOER1 ~ TRDOER2 レジスタ 変更
		224	図14.80 リセット同期PWMモード時のTRDSR0 ~ TRDSR1レジスタ 変更
		230	図14.86 相補PWMモード時のTRDSTR、TRDMRレジスタ 変更
		231	図14.87 相補PWMモード時のTRDFCR レジスタ 変更
		232	図14.88 相補PWMモード時のTRDOER1 ~ TRDOER2レジスタ 変更

改訂記録

Rev.	28.4= []		改訂内容
Nev.	発行日	ページ	ポイント
0.20	2006.04.21	234	図14.90 相補PWMモード時のTRDSR0 ~ TRDSR1 レジスタ 変更
		237	表14.32 相補PWMモード時のTRDGRji レジスタの機能
			「TRDGRB0、TRDGRA1、TRDGRB1レジスタのは、、、"1"(バッファ
			レジスタ)にしても構いません。」追加
		241	図14.96 PWM3モードのブロック図 変更
		242	表14.33 PWM3モードの仕様 変更
		243	図14.97 PWM3モード時のTRDSTR、TRDMRレジスタ 変更
		244	図14.98 PWM3モード時のTRDFCR レジスタ 変更
		245	図14.99 PWM3モード時のTRDOER1 ~ TRDOER2 レジスタ 変更
		247	図14.101 PWM3モード時のTRDSR0 ~ TRDSR1 レジスタ 変更
		248	図14.102 PWM3モード時のTRDIER0~TRDIER1レジスタ 変更
		250	表14.34 PWM3モード時のTRDGRji レジスタの機能 変更
		251	図14.105 PWM3モードの動作例 変更
		254	14.3.12.1 TRDSTR レジスタ 追加
			表14.36 カウント停止時のTRDIOji(j=A、B、C、D)端子出力レベル 追
			加
		256	14.3.12.7 相補PWMモード
			「ただし、TRDGRD0、TRDGRC1、TRDGRD1の書き込みに、、、にしても構いません。」追加
		259	14.3.12.8 カウントソースfOCO40M 追加
		260	14.4 タイマRE 「タイマREのカウントソースは、、、になります。」追加
		261	表14.37 アウトプットコンペアモードの仕様
			「TERCR1レジスタ」 「TRECR1レジスタ」変更
		269	図15.3 U0TB~U1TB、U0RB~U1RB、U0BRG~U1BRGレジスタ
			U0BRG ~ U1BRGレジスタ 注3追加
		271	図 15.5 U0C0 ~ U1C0 レジスタ
			「TXD0端子は、、、」 「 TXDi端子は、、、」変更、注1追加
		279	表15.5 UARTモード時の使用レジスタと設定値
			UiBRG: 「- 」 「0~7」
			UiC0:「TXD0端子は、、、」「TXDi端子は、、、」変更 表15.6 UARTモード時の入出力端子の機能 変更
		280	後 15.6 UART モード時の八山万端子の機能 复更
		281	図 15.10 UART モード時の医信タイミング 「ADO」 「ADI」 复更
		284	
		204	│16. クロック同期形シリアルインタフェース │ 「チップセレクト付クロック同期形シリアルI/O 」
			クロック同期形シリアルI/O(SSU)」変更
		285	表16.2 チップセレクト付クロック同期形シリアルI/Oの仕様 変更
		289	図 16.4 SSMR レジスタ 変更

Day	38./= []		改訂内容
Rev.	】 発行日	ページ	ポイント
0.20	2006.04.21	292	図16.7 SSMR2 レジスタ 変更
		293	図16.8 SSTDR、SSRDR レジスタ SSTDR レジスタ変更
		300	16.2.5.2 データ送信
			「スレーブデバイスに設定したときは、、、連続送信が可能です。」削除
		301	図16.14 データ送信のフローチャート例(クロック同期式通信モード) 注2削除
		304	16.2.5.4 データ送受信
			「スレーブデバイスに設定したときは、、、連続送信が可能です。」削除
		305	図16.17 データ送受信のフローチャート例(クロック同期式通信モード) 注2削除
		306	16.2.6 4線式バス通信モードの動作 「" 1 "」 「" 0 "」変更
		308	16.2.6.2 データ送信
			「スレーブデバイスに設定したときは、、、連続送信が可能です。」削除
		348 ~ 360	17. ハードウェアLIN
		350	「Sync Break」 「Synch Break」、「Sync Field」 「Synch Field」変更
		351	図17.2 LINCR、LINSTレジスタ LINCR レジスタ変更
			図17.3 ヘッダフィールドの送信時の動作例 変更
		352、 353	図 17.4 ヘッダフィールド送信フローチャート例 (1)、図 17.5 ヘッダ フィールド送信フローチャート例 (2) 変更
		355 ~ 357	図17.7 ヘッダフィールド受信フローチャート例(1)、図17.8 ヘッダフィールド受信フローチャート例(2)、図17.9 ヘッダフィールド受信フローチャート例(3) 変更
		358	図17.10 バス衝突検出時の動作例 変更
		359	17.5 割り込み要求
			「、、、検出の計3種類が、、、」 「、、、検出の計4種類が、、、」 変更
		374	図18.16 動作モードの遷移 変更
		375	18.5.3 CANスリープモード 「、Reset ビットを" 0 "」削除
		378	表18.2 転送速度の実現例 変更
		389	表18.5、表18.6 注2:「Ta」 「Topr」変更
		390	表19.1 A/Dコンバータの性能 変更
		391	図19.1 A/Dコンバータのブロック図 変更
		400 ~ 402	19.4 A/D変換サイクル数、19.5 アナログ入力内部等価回路、19.6 A/D変換時のセンサーの出力インピーダンス 追加
		404	表20.1 フラッシュメモリの性能概要
			プログラムイレーズ回数: (データ領域) (データフラッシュ)
			(プログラム領域) (プログラムROM) 変更

Day	7V./- [7]		改訂内容
Rev.	発行日	ページ	ポイント
0.20	2006.04.21	405	20.2 メモリ配置 「R8C/23 グループの、、領域とは、、ブロックBがあります。」 「R8C/23 グループの、、領域(プログラムROM)とは、、ブロックB(データフラッシュ)があります。」変更 図20.1 R8C/22 グループのフラッシュメモリのブロック図 変更
		406	図20.2 R8C/23グループのフラッシュメモリのブロック図 変更
		407	20.3.2 ROM コードプロテクト機能 「ROMCR ビットに"0"を、、、変更ができます。」削除 「、、、ROMCR ビットに"0"を書いてください。」 「、、、OFS レジス タを含むプロックを消去してください。」変更
		408	図20.4 OFS レジスタ 変更
		410	20.4.2 EW1モード 「、、、のソフトウェア、、、」削除
		411	20.4.2.1 FMR00ビット 「プログラム、イレーズ動作中は、、、」 「プログラム、イレーズ動作 中(サスペンド期間を含む)は、、、」変更
		412	20.4.2.16 FMR47ビット 「低速オンチップオシレータモード(XINクロック停止)のときに、」追加
		413	図20.5 FMR0 レジスタ 注6変更
		415	図20.7 FMR4 レジスタ 変更
		416	図20.8 サスペンド動作に関するタイミング 変更
		420	20.4.3.4 プログラム 「FMR00ビットは、、、」 「サスペンド機能禁止時、FMR00ビット は、、、」変更 「サスペンド機能許可時、、、終了後は"0"になります。」追加 「図20.12にプロクラムフローチャート、、、を示します。」追加
		421	図20.13 プログラムフローチャート(サスペンド機能許可時) 追加
		426	図20.16 フルステータスチェックフローチャート、各エラー発生時の対 処方法 変更
		427	20.5 標準シリアル入出力モード 「標準シリアル入出力モードは特別な、、、接続するモードです。」 「標準シリアル入出力モードは3つのモードがあります。、、、標準シリア ル入出力モード3を使用できます。」変更 「表20.7に端子の機能説明(フラッシュメモリ標準シリアル入出力モー ド)を、、、端子結線図を示します。」 「表20.7に端子の機能説明(フラッシュメモリ標準シリアル入出力モード2)を、、、端子結線図を示します。」変更 表20.7 端子の機能説明(フラッシュメモリ標準シリアル入出力モード2) 追加

Davi	367-LI		改訂内容
Rev.	発行日	ページ	ポイント
0.20	2006.04.21	430	20.5.1.1 標準シリアル入出力モード時の端子処理例 「図20.17に標準シリアル入出力モードを、、、端子処理例を示します。」 「図20.18に標準シリアル入出力モード2を、、、端子処理例を示します。」変更 図20.18 標準シリアル入出力モード2を使用する場合の端子処理例 追加
		434	表21.1 絶対最大定格 「Vcc」 「Vcc/AVcc」、「TBD」 「125」、「Topr=25 」 「-40 Topr 125 」変更 表21.2 推奨動作条件 変更
		435	表 21.3 A/D コンバータ特性 変更
		436	表21.4 フラッシュメモリ(プログラムROM)の電気的特性 変更
		437	表 21.5 フラッシュメモリ (データフラッシュ、ブロック A、ブロック B) の電気的特性 変更
		438	「図21.2 消去動作からサスペンドへの遷移時間」 「図21.2 サスペンドへの遷移時間」変更 表21.6 電圧検出1回路の電気的特性、表21.7 電圧検出2回路の電気的特性 変更
		439	表21.8 電圧監視1リセットの電気的特性 変更 表21.9 パワーオンリセット回路の電気的特性 変更 図21.3 リセット回路の電気的特性 変更
		440	表21.10 高速オンチップオシレータ発振回路の電気的特性、表21.11 低速 オンチップオシレータ発振回路の電気的特性 変更
		441	表21.13 チップセレクト付クロック同期形シリアルI/Oのタイミング必要 条件 変更
		445	表21.14 I ² Cバスインタフェースのタイミング必要条件 注1変更
		446	表21.15 電気的特性(1) [Vcc = 5 V] 変更
		447	表21.16 電気的特性(2) [Vcc = 5 V] 変更
		449	表21.19 シリアルインタフェース 変更
		450	表21.21 電気的特性(3) [Vcc = 3 V] 変更
		451	表 21.22 電気的特性 (4) [Vcc = 3 V] 変更
		453	表21.25 シリアルインタフェース 変更
		454	22.1.1 ストップモード、ウェイトモード 変更
		460	22.3.3.1 TRDSTR レジスタ 追加
		465	22.3.3.8 カウントソース fOCO40M 追加
		478	23. オンチップデバッガの注意事項 (2)、(3)追加
		479	付録 1. 外形寸法図 「外形寸法図の、、、「パッケージ」に掲載されています。」追加
		480	付図2.1 M16C Flash Starterとの接続例(M3A-0806) 注1変更、注3削除
		481	付図3.1 発振評価回路例 変更

			改訂内容
Rev.	発行日	ページ	ポイント
1.00	2006.08.07	全ページ	「暫定仕様書」、「開発中」の表記を削除
		2	表1.1 R8C/22グループの性能概要 変更、注1削除
		3	表1.2 R8C/23グループの性能概要 変更、注1削除
		5	表 1.3 R8C/22グループの製品一覧表 「R5F2122AJFP」、「R5F2122CJFP」、「R5F2122AKFP」、 「R5F2122CKFP」、注記 追加 図1.2 R8C/22グループの型名とメモリサイズ・パッケージ 変更
		6	表1.4 R8C/23グループの製品一覧表 「R5F2123AJFP」、「R5F2123CJFP」、「R5F2123AKFP」、 「R5F2123CKFP」、注1 追加 図1.3 R8C/23グループの型名とメモリサイズ・パッケージ 変更
		13	図3.1 R8C/22グループのメモリ配置図 変更
		14	図3.2 R8C/23グループのメモリ配置図 変更
		15	表4.1 SFR一覧(1) 「注8. OFSレジスタの、、、に"0"を書いた場合。」 「注8. OFSレジ スタの、、、が"0"の場合。」変更
		29	表 5.2 リセット後の端子の状態 表 5.2 RESET 端子のレベルが " L " の期間の端子の状態 タイトル変更
		30	図5.4 OFSレジスタ 注2変更
		33	5.2 パワーオンリセット機能 注1削除、注2変更 図5.7 パワーオンリセット回路例と動作 変更
		34	5.3 電圧監視1リセット 「パワーオンリセットを、、、有効にしてください。」追加 注1削除 5.4 電圧監視2リセット 注1削除
		36	6. 電圧検出回路 注1削除
		38	図6.4 VCA1、VCA2 レジスタ VCA2 レジスタ変更
		47 ~ 53	図7.1~図7.7 プログラマブル入出力ポートの構成 注1追加
		55	図7.9 PDi レジスタ、図7.10 Pi レジスタ ビット名変更
		66	表7.42 ポートP6_2/CRX0 「CRX0出力」 「CRX0入力」変更
		71	表10.1 クロック発生回路の概略仕様 注3「10MHz」 「20MHz」変更
		74	図 10.3 CM1 レジスタ 注 2「CM15 ビットは」追加
		76	図10.5 FRA0、FRA1、FRA2レジスタ 変更
		77	図 10.6 VCA2 レジスタ 変更
		78	図 10.8 XIN クロックの接続回路例 変更

Day	74.7-		改訂内容
Rev.	発行日 	ページ	ポイント
1.00	2006.08.07	79	10.2.2 高速オンチップオシレータクロック「、、、、を " 010b " ~、、、に設定してください。」 「、、、、により、以下のように、、、 " 010b " ~ " 111b "」変更「高速オンチップオシレータクロックの周波数は、、、を調整してください。」追加
		83	10.4.1.3 低速オンチップオシレータモード 「また、このモードから、、、低消費にすることができます。」追加 10.4.2.2 ウェイトモードへの移行 「CPUは停止しますが、」削除
		84	10.4.2.4 ウェイトモードからの復帰 「図10.9にウェイトモードから、、、の時間を示します。」追加
		85	図 10.9 ウェイトモードから割り込みルーチンを実行するまでの時間 変更
		86	10.4.2.5 内部電源の消費電力低減、図10.10 VCA20ビットによる内部電源低消費操作手順 追加
		87	10.4.3.3 ストップモードからの復帰 「図10.11にストップモードから、、、の時間を示します。」追加
		88	図 10.11 ストップモードから割り込みルーチンを実行するまでの時間 追加
		93	10.6 クロック発生回路使用上の注意 「10.6.1 ストップモード、ウェイトモード」 「10.6.1 ストップモー ド」、「10.6.2 ウェイトモード」変更
		102	図12.5 INT0IC~INT3ICレジスタ 注3「INT0PL」 「INTiPL」変更
		111	図 12.13 INTF レジスタ 変更
		118	「12.6 タイマRD割り込み、チップセレクト付、、、要求を持つ割り込み)」 「12.6 タイマRD割り込み、チップセレクト付、、、要求要因を持つ割り 込み)」 タイトル変更
		124	図13.2 OFS、WDC レジスタ OFS レジスタ 注2変更、WDC レジスタ変更
		127	13.2 カウントソース保護モード有効時 注2「CSPRO」 「CSPROINI」変更
		130	図14.1 タイマRAのブロック図 変更
		131	図 14.2 TRACR、TRAIOC レジスタ 変更
		132	図14.3 TRAMR、TRAPRE、TRA レジスタ 変更
		133	表 14.2 タイマモードの仕様 変更 14.5 タイマモード時のTRAIOC、TRAMR レジスタ 」 「図 14.4 タイマ モード時のTRAIOC レジスタ 」 図番号、タイトル変更 TRAMR レジスタ削除
		134	14.1.1.1 カウント中のタイマ書き込み制御、図14.5 タイマRAカウント中にカウント値を書き換えた場合の動作例 追加

David	7×./- [7]		改訂内容
Rev.	】 発行日	ページ	ポイント
1.00	2006.08.07	135	表 14.3 パルス出力モードの仕様 変更
		136	「図14.6 パルス出力モード時のTRACR、TRAIOCレジスタ」 「図14.6 パルス出力モード時のTRAIOCレジスタ」 タイトル変更 TRACRレジスタ削除 図14.7 パルス出力モード時のTRAMRレジスタ 削除
		137	 表 14.4 イベントカウンタモードの仕様 変更
		138	「図14.8 イベントカウンタモード時のTRACR、TRAIOC レジスタ」 「図14.7 イベントカウンタモード時のTRAIOC レジスタ」 図番号、タイトル変更 TRACR レジスタ削除 図14.9 イベントカウンタモード時のTRAMR レジスタ 削除
		139	表14.5 パルス幅測定モードの仕様 変更
		140	「図14.10 パルス幅測定モード時のTRACR、TRAIOC レジスタ 」 「図 14.8 パルス幅測定モード時のTRAIOC レジスタ 」 図番号、タイトル変更 TRACR レジスタ削除 図14.11 パルス幅測定モード時のTRAMR レジスタ 削除
		141	図 14.9 パルス幅測定モード時の動作例 変更
		142	表 14.6 パルス周期測定モードの仕様 変更
		143	「図14.13パルス周期測定モード時のTRACR、TRAIOC レジスタ」 「図14.10パルス周期測定モード時のTRAIOC レジスタ」 図番号、タイトル変更 TRACR レジスタ削除 図14.14 パルス周期測定モード時のTRAMR レジスタ 削除
		144	図14.11 パルス周期測定モード時の動作例 変更
		146	図 14.12 タイマRBのブロック図 「TCSTFビットに" 1 " 書き込み 」 「TCSTFビット」 変更
		147	図14.13 TRBCR、TRBOCR レジスタ 変更
		148	図14.14 TRBIOC、TRBMR レジスター変更
		149	図14.15 TRBPRE、TRBSC、TRBPR レジスタ 変更
		150	表 14.7 タイマモードの仕様 変更 「図 14.20 タイマモード時の TRBIOC、 TRBMR レジスタ」 「図 14.16 タ イマモード時の TRBIOC レジスタ」 図番号、タイトル変更 TRBMR レジスタ削除
		151	14.2.1.1 カウント中のタイマ書き込み制御 追加
		152	図14.17 タイマRBカウント中にカウント値を書き換えた場合の動作例 追加
		153	表14.8 プログラマブル波形発生モードの仕様 変更

Day	38.4= F3		改訂内容
Rev.	発行日	ページ	ポイント
1.00	2006.08.07	154	「図14.23 プログラマブル波形発生モード時のTRBIOC、TRBMR レジスタ」 「図14.18 プログラマブル波形発生モード時のTRBIOC レジスタ」 図番号、タイトル変更 TRBIOC レジスタ変更、TRBMR レジスタ削除
		155	図 14.19 プログラマブル波形発生モード時のタイマRBの動作例 変更
		156	表 14.9 プログラマブルワンショット発生モードの仕様 変更
		157	「図14.25 プログラマブルワンショット発生モード時のTRBIOC、TRBMR レジスタ」 「図14.20 プログラマブルワンショット発生モード時の TRBIOC レジスタ 」 図番号、タイトル変更 TRBIOC レジスタ変更、TRBMR レジスタ削除
		159	14.2.3.1 ワンショットトリガ選択 追加
		160	表 14.10 プログラマブルウェイトワンショット発生モードの仕様 変更
		161	「図14.25 プログラマブルウェイトワンショット発生モード時のTRBIOC、TRBMR レジスタ」 「図14.22 プログラマブルウェイトワンショット発生モード時のTRBIOC レジスタ 」 図番号、タイトル変更TRBIOC レジスタ変更、TRBMR レジスタ削除
		162	図 14.23 プログラマブルウェイトワンショット発生モード時の動作例 変更
		163	14.2.5 タイマRB使用上の注意 「TCSTFビットが"1"になった後の、、、を開始します。」削除 「・カウント中に、、、は停止します。」、「・TRBOCRレジスタの、、、に なるかわかりません。」 追加
		169	表 14.21 カウントソースの選択 注記追加
		177	図 14.31 インプットキャプチャ機能時のTRDSTR、TRDMR レジスタ 「TRD0カウント開始ビット」 「TRD0カウント開始フラグ」、「TRD1 カウント開始ビット」 「TRD1カウント開始フラグ」変更
		191	図 14.45 アウトプットコンペア機能時のTRDSTR、TRDMR レジスタ 「TRD0カウント開始ビット」 「TRD0カウント開始フラグ」、「TRD1 カウント開始ビット」 「TRD1カウント開始フラグ」変更 注4、5「コンペアマッチ信号」 「コンペアー致信号」変更
		195	図 14.49 アウトプットコンペア機能時の TRDOCR レジスタ 注2追加
		207	図14.61 PWMモード時のTRDSTR、TRDMRレジスタ 「TRD0カウント開始ビット」 「TRD0カウント開始フラグ」、「TRD1 カウント開始ビット」 「TRD1カウント開始フラグ」変更 注4、5「コンペアマッチ信号」 「コンペアー致信号」変更
		210	図14.64 PWMモード時のTRDOCR、TRDCR0 ~ TRDCR1 レジスタ TRDOCR レジスタ 注2追加
		215	図14.70 PWMモードの動作例 変更

			改訂内容
Rev.	発行日	ページ	ポイント
1.00	2006.08.07	219	図14.73 リセット同期PWMモード時のTRDSTR、TRDMRレジスタ 「TRD0カウント開始ビット」 「TRD0カウント開始フラグ」、「TRD1 カウント開始ビット」 「TRD1カウント開始フラグ」変更 注4、5「コンペアマッチ信号」 「コンペアー致信号」変更
		225	表14.30 リセット同期PWMモード時のTRDGRjiレジスタの機能 「(TRDIOC0半周期ごとに出力反転)」 「(TRDIOC0、PWM周期ごと に出力反転)」変更
		228	表14.31 相補PWMモードの仕様 「i=0~2」 「i=0~1」変更
		229	図14.83 相補PWMモード時のTRDSTR、TRDMRレジスタ 「TRD0カウント開始ビット」 「TRD0カウント開始フラグ」、「TRD1 カウント開始ビット」 「TRD1カウント開始フラグ」変更 注4、5「コンペアマッチ信号」 「コンペアー致信号」変更
		238	図14.92 相補PWMモードの動作例 「TRDSR0」 「TRDSR1」、「TRD1」 「TRD0」変更
		241	表14.33 PWM3モードの仕様 「TRD0」 「TRDi」、「TRDGRj0」 「TRDGRji」変更 「i=0~1、」追加
		242	図14.94 PWM3モード時のTRDSTR、TRDMR レジスタ 「TRD0カウント開始ビット」 「TRD0カウント開始フラグ」、「TRD1 カウント開始ビット」 「TRD1カウント開始フラグ」変更 注4、5「コンペアマッチ信号」 「コンペアー致信号」変更
		245	図14.97 PWM3モード時のTRDOCR、TRDCR0 レジスタ TRDOCR レジスタ 注2追加
		254	「14.3.12.4 カウントクロックソース切り替え 」 「14.3.12.4 カウント ソース切り替え 」 タイトル変更 「カウントクロックソース 」 「カウントソース 」変更
		255	14.3.12.7 相補PWMモード 「相補PWMモード時、、、 しないでください。」削除
		260	図14.108 アウトプットコンペアモードのブロック図 「TRERST」 「TRERSTビット」変更
		268	図15.3 U0TB ~ U1TB、U0RB ~ U1RB、U0BRG ~ U1BRG レジスタ U0TB ~ U1TB レジスタ、U0RB ~ U1RB レジスタ ビットシンボル追加
		269	図 15.4 U0MR ~ U1MR レジスタ 「 インタフェース 」
		271	図15.6 U0C1 ~ U1C1、U1SR、PMR レジスタ U0C1 ~ U1C1 レジスタ 注2追加
		283	表16.1 モード選択 変更
		287	図 16.3 SSCRL レジスタ 注 2 変更
		314	表16.5 I ² Cバスインタフェースの仕様 「NMOS」 「Nチャネル」変更
		315	図16.23 SCL、SDA端子の外部回路接続例 変更

Davi	7%./= F3		改訂内容
Rev.	発行日	ページ	ポイント
1.00	2006.08.07	342 ~	図16.45 ~ 図16.48 「(I ² Cバスインタフェース)」 「(I ² Cバスインタ
		345	フェースモード)」タイトル変更
		343	図16.46 マスタ受信モードのレジスタ設定例(I ² C バスインタフェース)
			(1)「、、、マスタ送信モードに、、、」 「、、、マスタ受信モードに、、、」 変更
		351	図 17.4 ヘッダフィールド送信フローチャート例(1) 「 0」追加
		355	図 17.8 ヘッダフィールド受信フローチャート例(2) 「 0」、「LINCR レジスタの、、、、で使用可能です。」追加
		356	図 17.9 ヘッダフィールド受信フローチャート例 (3) 「LINCR レジスタの、、、で使用可能です。」追加
		358	17.4.4 LIN終了処理 追加
		366	図18.6 C0MCTLi レジスタ 注1変更
		367	図18.7 C0CTLR レジスタ 注記変更
		369	図 18.10 COICR レジスタ 注記変更 図 18.11 COIDR レジスタ 注記変更
		370	図18.12 C0CONR レジスタ 注2追加
		390	図19.2 ADCON0 レジスタ 「1:タイマRD(相補PWM)で開始」 「1:タイマRD(相補PWMモード)で開始」変更
		392	表19.2 単発モードの仕様 「CH2~CH0で、、、」 「CH2~CH0とADGSEL0で、、、」変更
		393	図19.4 単発モード時のADCON0 レジスタ 「1:タイマRD(相補PWM)で開始」 「1:タイマRD(相補PWMモー ド)で開始」変更
		396	図19.6 繰り返しモード時のADCON0レジスタ 「1:タイマRD(相補PWM)で開始」 「1:タイマRD(相補PWMモード)で開始」「1:fOCO-Fを選択」 「設定しないでください」変更
		399	図 19.10 アナログ入力内部等価回路 「 i=4 」 「 i=12 」 変更
		401	19.7 A/Dコンバータ使用上の注意 「 ADに、、、 でください。」 追加
		404	20.2 メモリ配置
			「ブロック2、ブロック3、、、にすると書き換えが許可されます。」追加図20.1 R8C/22グループのフラッシュメモリのブロック図 変更
		405	図20.2 R8C/23グループのフラッシュメモリのブロック図 変更
		407	図20.4 OFS レジスタ 注2変更
		408	表20.3 EW0モードとEW1モードの違い 「リードステータスレジスタ後のモード」追加
		410	20.4.2.3 FMR02ビット 「、、、ブロック0とブロック1は、、、」 「、、、ブロック0、ブロック1、 ブロック2とブロック3は、、、」変更

Rev.	₹%= □		改訂内容
ixev.	発行日	ページ	ポイント
1.00	2006.08.07	412	図20.5 FMR0 レジスタ 「ブロック0、ブロック1書き換え許可ビット」 「ブロック0、ブロック1、ブロック2とブロック3書き換え許可ビット」変更
		418	20.4.3.1 リードアレイ 「また、リセット解除後は、、、になります。」追加 20.4.3.2 リードステータスレジスタ 「リードステータスレジスタモードは、、、継続されます。」 追加
		420	図20.13 プログラムフローチャート(サスペンド機能許可時) 変更
		422	図20.15 ブロックイレーズフローチャート(イレーズサスペンド機能許可時) 変更
		425	図20.16 フルステータスチェックフローチャート、各エラー発生時の対 処方法 「FMR07=0?」 「FMR07=1?」、「FMR06=0?」 「FMR06=1?」変更
		427	表20.8 端子の機能説明(フラッシュメモリ標準シリアル入出力モード3) 「P4_2/VREF」削除、「P4_3 ~ P4_5 」 「P4_2 ~ P4_5 」変更
		432	20.7.1.7 フラッシュメモリの初期化 削除
		433	表21.1 絶対最大定格 変更 表21.2 推奨動作条件 変更
		435	「図21.1 ポートP0 ~ P4、P6の測定回路」 「図21.1 ポートP0 ~ P4、P6のタイミング測定回路」 タイトル変更
		438	「表21.8 電圧監視1リセットの電気的特性」 「表21.8 パワーオンリセット回路、電圧監視1リセットの電気的特性」 タイトル変更表21.9 パワーオンリセット回路の電気的特性 削除「図21.3 リセット回路の電気的特性」 「図21.3 パワーオンリセット回路の電気的特性」 変更
		439	表21.9 高速オンチップオシレータ発振回路の電気的特性 変更 表21.10 低速オンチップオシレータ発振回路の電気的特性 変更
		445	表21.14 電気的特性(1) [Vcc=5V] 变更
		446	表21.15 電気的特性(2) [Vcc=5V] 変更
		449	表21.20 電気的特性(3) [Vcc=3V] 変更
		450	表21.21 電気的特性(4) [Vcc=3V] 変更
		453	22.1 クロック発生回路使用上の注意 「22.1.1 ストップモード、ウェイトモード 」 「22.1.1 ストップモー ド 」、「22.1.2 ウェイトモード 」変更
		458	22.3.2 タイマRB使用上の注意 「TCSTFビットが"1"になった後の、、、を開始します。」削除 「・カウント中に、、、は停止します。」、「・TRBOCRレジスタの、、、に なるかわかりません。」追加
		460	22.3.3.4 カウントクロックソース切り替え 「カウントクロックソース」 「カウントソース」変更

Rev.	₹%= I		改訂内容
Nev.	発行日	ページ	ポイント
1.00	2006.08.07	461	22.3.3.7 相補 PWM モード 「相補 PWM モード時、、、 しないでください。」削除
		473	22.8 A/Dコンバータ使用上の注意 「 ADに、、、 でください。」 追加
		475	22.9.1.7 フラッシュメモリの初期化 削除
		477	23 オンチップデバッガの注意事項 (2)「ROM128KB、、、~23FFFh番地」追加 (3)「ROM128KB、、、~03BFFh番地」追加
		478	24 エミュレータデバッガの注意事項 追加
1.10	2007.09.04	2	表1.1 R8C/22グループの性能概要 電源電圧:Dバージョン追加
		3	表1.2 R8C/23グループの性能概要 電源電圧: Dバージョン追加
		5	表1.3 R8C/22グループの製品一覧表 「R5F21226DFP」、「R5F21227DFP」、「R5F21228DFP」 追加 図1.2 R8C/22グループの型名とメモリサイズ・パッケージ 変更
		6	表1.4 R8C/23グループの製品一覧表 「R5F21236DFP」、「R5F21237DFP」、「R5F21238DFP」 追加 図1.3 R8C/23グループの型名とメモリサイズ・パッケージ 変更
		7	図1.4 ピン接続図 注3追加
		13	図3.1 R8C/22グループのメモリ配置図 「R5F21226DFP」、「R5F21227DFP」、「R5F21228DFP」 追加
		14	図3.2 R8C/23グループのメモリ配置図 「R5F21236DFP」、「R5F21237DFP」、「R5F21238DFP」 追加
		15	表4.1 SFR一覧(1) プロテクトレジスタ: 00XXX000b 00h 変更 ウォッチドッグタイマ制御レジスタ: 00011111b 00X11111b 変更
		30	図5.3 リセットシーケンス 変更 図5.4 OFSレジスタ 注1:「書き込んだ後、、、でください。」 追加
		31	5.1.1 電源が安定している場合 (2)変更 5.1.2 電源投入時 (4)変更
		32	図5.5 ハードウェアリセット回路例と動作 変更 図5.6 ハードウェアリセット回路例(外付け電源電圧検出回路の使用例)と 動作 変更
		33	5.2 <u>パワー</u> オンリセット機能 「RESET端子に、、、ご注意ください。」 「抵抗を介して、、、ご注意く ださい。」 変更 図5.7 パワーオンリセット回路例と動作 変更
		38	図6.4 VCA1、VCA2レジスタ VCA2レジスタ 注5変更
		59	表7.17 ポートP1_5/RXD0/(TRAIO)/(INT1) 変更

			改訂内容
Rev.	発行日	ページ	ポイント
1.10	2007.09.04	60	表7.19 ポートP1_7/TRAIO/INT1 変更
			表7.20 ポートP2_0/TRDIOA0/TRDCLK 変更
		63	表7.29 ポートP3_1/TRBO 変更
			表7.30 ポートP3_3/SSI 変更
		64	表7.33 ポートP3_7/SSO 変更
		71	10. クロック発生回路 ・低速オンチップオシレータ(発振停止検出機能) 低速オンチップオシレータ 変更
		72	図10.1 クロック発生回路 変更
		73	図 10.2 CM0 レジスタ
			注4「かつCM1 レジスタのCM13 ビットが " 0 " (P4_6、P4_7)」追加
		76	図10.5 FRA0、FRA1、FRA2レジスタ 変更
		77	図 10.6 VCA2 レジスタ 注5変更
		79	10.2.2 高速オンチップオシレータクロック VCC=3.0V ~ 5.5V の場合(Jバージョン)は、、、 VCC=3.0V ~ 5.5V の場合(D、Jバージョン)は、、、 変更
		80	10.3.2 CPUクロック 「CM0 レジスタの、、、のとき、」 削除
		83	10.4.1.3 低速オンチップオシレータモード 「VCA20ビットにより、、、操作手順」に従ってください。」 追加
		84	表10.3 ウェイトモードからの復帰に使用できる割り込みと使用条件 ウォッチドッグタイマ割り込み 削除
		86	10.4.2.5 内部電源の消費電力低減 「低速クロックモードまたは」 削除 「VCA20ビットに、、、従ってください。」 追加 図10.10 VCA20ビットによる内部電源低消費操作手順 変更
		88	図 10.11 ストップモードから割り込みルーチンを実行するまでの時間 変更
		89	図10.12 パワーコントロールモード状態遷移 変更
		90	10.5.1 発振停止検出機能の使用方法 「FRA00ビットを"1"(高速オンチップオシレータ発振)にし、」 追加
		93	10.6.1 ストップモード 「FSETI;割り込み許可」 追加 10.6.2 ウェイトモード 「FSETI;割り込み許可」「BCLR 1, FMR0; CPU書き換えモード無効」 入れ替え変更
		94	図11.1 PRCR レジスタ 「00XXX000b」 「00h」 変更
		97	12.1.3.1 ウォッチドッグタイマ割り込み 「ウォッチドッグ、、、を初期化してください。」 削除
		110	12.2.1 INTi割り込み(i=0 ~ 3) 「、、、INT1端子はタイマRAの外部トリガ入力端子と兼用です。」 「、、、タイマRBの外部トリガ入力と兼用です。」 変更

D.	7V /		改訂内容
Rev.	】 発行日	ページ	ポイント
1.10	2007.09.04	116	表12.6 アドレス一致割り込み要求受け付け時に退避されるPCの値 変更、注2追加
		120	12.7.3 外部割り込み、キー入力割り込み 変更 12.7.4 ウォッチドッグタイマ割り込み 削除
		121	図12.21 割り込み要因の変更手順例 注2変更
		124	図13.2 OFS、WDCレジスタ 「00011111b」 「00X11111b」 変更
		134	図14.5 タイマRAカウント中にカウント値を書き換えた場合の動作例「、、、、TCSTF ビットがともに"0"(カウント中)」 「、、、TCSTF ビットがともに"1"(カウント中)」 変更
		145	14.1.6 タイマRA使用上の注意 変更・追加
		146	14.2 タイマRB
			「リロードレジスタと、、、に配置されています。」 削除
		152	図14.17 タイマRBカウント中にカウント値を書き換えた場合の動作例 「、、、TCSTF ビットがともに"0"(カウント中)」 「、、、TCSTF ビットがともに"1"(カウント中)」 変更
		156	表 14.9 プログラマブルワンショット発生モードの仕様 注2追加
		160	表14.10 プログラマブルウェイトワンショット発生モードの仕様 注2追加
		163 ~ 166	14.2.5 タイマRB使用上の注意 変更・追加
		178	図 14.32 インプットキャプチャ機能のブロック図 変更
		187	図14.40 インプットキャプチャ機能時のTRDSR0 ~ TRDSR1 レジスタ IMFA:「TRDIOA0信号の、、、」 「TRDIOA0端子の、、、」 変更
		191	図14.45 デジタルフィルタのブロック図 変更
		193	表 14.25 アウトプットコンペア機能の仕様 カウント停止条件:「TRDiが"0000h"になると同時に」 削除
		194	図14.47 アウトプットコンペア機能時のTRDSTR、TRDMR レジスタ 変更
		205	図 14.59 アウトプットコンペア機能の動作例 「(TRDiはカウンタクリアのコンペアー致で停止しない)」 「(TRDiは コンペアー致で停止しない)」 変更
		207	図14.61 TRDGRCiをTRDIOAi端子の、TRDGRDiをTRDIOBi端子の出力 制御に使用した場合の動作例 凡例:nとpを入れ替え変更 「(TRDiはカウンタクリアのコンペアー致で停止しない)」 「(TRDiは コンペアー致で停止しない)」 変更
		209	表14.27 PWMモードの仕様 カウント停止条件:「TRDiが"0000h"になると同時に」 削除
		210	図14.63 PWMモード時のTRDSTR、TRDMRレジスタ 変更

Rev.	発行日	改訂内容		
		ページ	ポイント	
1.10	2007.09.04	221	表14.29 リセット同期PWMモードの仕様	
			カウント停止条件:「TRDiが"0000h"になると同時に」 削除	
		222	図14.75 リセット同期PWMモード時のTRDSTR、TRDMRレジスター変更	
		232	図 14.85 相補 PWM モード時の TRDSTR、TRDMR レジスタ 変更	
		244	表14.33 PWM3 モードの仕様	
			カウント停止条件:「TRDiが"0000h"になると同時に」 削除	
		245	図14.96 PWM3モード時のTRDSTR、TRDMR レジスタ 変更	
		256	14.3.12.1 TRDSTR レジスタ 「・CSELi(i=0 ~ 1) ビットが、、、カウントクリア後、カウント停止)、、、」 「・CSELi(i=0 ~ 1) ビットが、、、カウント停止)、、、」 変更 表14.36 カウント停止時のTRDIOji(j=A、B、C、D) 端子出力レベル 変更	
		271	,	
		2/1	図15.3 U0TB ~ U1TB、U0RB ~ U1RB、U0BRG ~ U1BRG レジスタ UARTi ビットレートレジスタ:「U0BRG」 「UiBRG」 変更	
		275	表15.1 クロック同期形シリアルI/Oモードの仕様 注2:「の受信データ(b0 ~ b8)」 追加	
		277	図15.7 クロック同期形シリアルI/Oモード時の送受信タイミング例 変更	
		280	表15.4 クロック非同期形シリアルI/Oモードの仕様 注1:「の受信データ(b0 ~ b8)」 追加	
		281	表15.5 UARTモード時の使用レジスタと設定値 注2追加	
		282	図15.10 UARTモード時の送信タイミング 変更	
		285	15.3 シリアルインタフェース使用上の注意 「受信エラーはUiRBレジスタを読み出し後、読み出した値で確認して ください。」 追加	
		289	図16.2 SSCRH レジスタ 注4削除	
		290	図16.3 SSCRL レジスタ 注4削除	
		291	図16.4 SSMR レジスタ 注2削除	
		292	図16.5 SSER レジスタ 注1削除	
		293	図16.6 SSSR レジ <u>スタ</u> 注2:「16.2.7 SCS 端子、、、を参照してください。」 追加、注7変更	
		294	図16.7 SSMR2レジスタ 注5変更	
		295	図16.8 SSTDR、SSRDR レジスタ SSTDR レジスタ:注1削除、SSRDR レジスタ:注2削除	
		315	16.2.8.1 チップセレクト付クロック同期形シリアルI/O関連レジスタのアクセス 削除	
		319	図16.24 ICCR1 レジスタ 注6変更	
		320	図16.25 ICCR2レジスタ 注5削除	
		321	図16.26 ICMR レジスタ 注3変更、注7削除	
		322	図16.27 ICIER レジスタ 注3削除	

Rev.	発行日	改訂内容		
		ページ	ポイント	
1.10	2007.09.04	323	図16.28 ICSR レジスタ 注7変更	
		324	図 16.29 SAR、ICDRT、ICDRR、ICDRS レジスタ 注記削除	
		328	図16.31 I ² Cバスフォーマットとバスタイミング 変更	
		330	図16.32 マスタ送信モードの動作タイミング(I ² Cバスインタフェースモード)(1)、図16.33 マスタ送信モードの動作タイミング(I ² Cバスインタフェースモード)(2) 変更	
		332	図16.34 マスタ受信モードの動作タイミング(I ² Cバスインタフェースモード)(1) 変更	
		333	図 16.35 マスタ受信モードの動作タイミング (I ² C バスインタフェースモード)(2)	
		349	16.3.8.1 I ² Cバスインタフェース関連レジスタのアクセス 削除 16.3.8.1 マルチマスタ、16.3.8.2 マスタ受信モード 追加	
		350	図17.1 ハードウェアLINのブロック図 変更	
		354	図 17.4 ヘッダフィールド送信フローチャート例 (1) ハードウェア LIN ステータスフラグをクリア :「0 」 「1 」 変更	
		355	図 17.5 ヘッダフィールド送信フローチャート例 (2) 変更	
		358	図 17.8 ヘッダフィールド受信フローチャート例 (2) 変更	
		360	図17.10 バス衝突検出時の動作例 「SCDCT」 「BCDCT」 変更	
		361	図17.11 LIN通信終了のフローチャート例 変更	
		393	図19.2 ADCON0 レジスタ 注4:「ADGSEL0 ビットを、、、に書いてください。」 削除	
		395	表19.2 単発モードの仕様 「停止条件」 変更	
		396	図19.4 単発モード時のADCON0レジスタ 注4:「ADGSEL0ビットを、、、に書いてください。」 削除	
		399	図19.6 繰り返しモード時のADCON0レジスタ 注4:「ADGSEL0ビットを、、、に書いてください。」 削除	
		402	 図19.10 アナログ入力内部等価回路 変更	
		403	19.6 A/D変換時のセンサーの出力インピーダンス 「f(XIN) = 10MHzのとき、サンプル&ホールド付き、、、」 「f(XIN) = 10MHzのとき、サンプル&ホールドなし、、、」 変更	
		404	19.7 A/Dコンバータ使用上の注意 「CPUクロックは、、、、に使用してください。」 「A/D変換中のCPUクロックには、、、、を選択してください。」 変更 「・A/D変換中は、、、移行しないでください。」、「・A/D変換中はCMOレジスタの、、、、ウェイトモードに移行しないでください。」 追加	
		405	表20.2 フラッシュメモリ書き換えモードの概要 EW0モード:「フラッシュメモリ以外の領域」 「RAM上」 変更	
		410	図 20.4 OFS レジスタ 注1 : 「書き込んだ後、、、でください。」 追加	

Davi	発行日	改訂内容		
Rev.		ページ	ポイント	
1.10	2007.09.04	411	表20.3 EW0モードとEW1モードの違い 「ユーザROM領域上で実行可能」 「ユーザROM領域またはRAM領 域」 変更	
		412	20.4.1 EW0モード、20.4.2 EW1モード 「td(SR-ES)」 「td(SR-SUS)」 変更	
		413	20.4.2.4 FMSTPビット 「、、、、フラッシュメモリ以外の領域の、、、」 「、、、、RAMに転送し た、、、、」 変更	
		414	20.4.2.10 FMR40 ビット 「、、、イレーズサスペンド機能、、、」 「、、、サスペンド機能、、、」 変更 20.4.2.15 FMR46 ビット 「自動書き込み実行中および」 追加、 「イレーズサスペンドモード中、、、」 「サスペンドモード中、、、」 変更	
		415	図20.5 FMR0レジスタ 注3、5変更	
		416	図 20.6 FMR1 レジスタ 変更	
		417	図 20.7 FMR4 レジスタ 注 5 変更	
		419	図20.9 EW0モードの設定と解除方法 変更	
		420	図20.11 高速オンチップオシレータモード、低速オンチップオシレータ モード(XINクロック停止)でさらに低消費電力にする処理 変更	
		422	20.4.3.4 プログラム 変更	
		423	図20.13 プログラムフローチャート(サスペンド機能許可時) 変更	
		425	図20.15 ブロックイレーズフローチャート(イレーズサスペンド機能許可時) 変更	
		427	表20.6 エラーとFMR0レジスタの状態 「FMR00」 「FMR0」 変更	
		429	表20.7 端子の機能説明(フラッシュメモリ標準シリアル入出力モード2)変更	
		436 ~ 455	「(Jバージョン)」 「(D、Jバージョン)」 変更	
		438	表21.4 フラッシュメモリ(プログラムROM)の電気的特性 注1変更	
		440	表21.6 電圧検出1回路の電気的特性 注4追加	
		441	表21.8 パワーオンリセット回路、電圧監視1リセットの電気的特性(注3) 注4:「Vport1」 「Vpor1」「port1」 変更	
		442	表21.9 高速オンチップオシレータ発振回路の電気的特性 変更 表21.11 電源回路のタイミング特性 注1変更	
		450	表21.17、図21.9 「INT1入力」 削除	
		451	表21.19、図21.11 「(i=0、2、3)」 「(i=0~3)」 変更	
		454	表21.23、図21.13 「INT1入力」 削除	
		455	表21.25、図21.15 「(i=0、2、3)」 「(i=0~3)」 変更	

Dov	38./= II		改訂内容
Rev.	発行日	ページ	ポイント
1.10	2007.09.04	456 457	22.1.1 ストップモード 「FSET I ; 割り込み許可」 追加22.1.2 ウェイトモード 「FSET I ; 割り込み許可」、「BCLR 1, FMR0 ;CPU書き換えモード無効」 入れ替え変更22.2.3 外部割り込み、キー入力割り込み 変更
		457	22.2.4 ウォッチドッグタイマ割り込み 削除
		458	図22.1 割り込み要因の変更手順例 注2変更
		460	22.3.1 タイマRA使用上の注意 変更・追加
		461 ~ 464	22.3.2 タイマRB使用上の注意 変更・追加
		465	22.3.3.1 TRDSTR レジスタ 「・CSELi(i=0 ~ 1) ビットが、、、カウントクリア後、カウント停止)、、、」 「・CSELi(i=0 ~ 1) ビットが、、、カウント停止)、、、」 変更 表22.1 カウント停止時のTRDIOji(j=A、B、C、D)端子出力レベル 変更
		472	22.4 シリアルインタフェース使用上の注意 「受信エラーはUiRBレジスタを読み出し後、読み出した値で確認して ください。」 追加
		473	22.5.1.1 I ² Cバスインタフェース関連レジスタのアクセス 削除 22.5.2.1 チップセレクト付クロック同期形シリアルI/O関連レジスタのアクセス 削除 22.5.2.1 マルチマスタ、22.5.2.2 マスタ受信モード 追加
		479	22.8 A/Dコンバータ使用上の注意 「CPUクロックは、、、、に使用してください。」 「A/D変換中のCPUクロックには、、、を選択してください。」 変更 「・A/D変換中は、、、移行しないでください。」「・A/D変換中はCMOレジスタの、、、ウェイトモードに移行しないでください。」 追加
		483	23. オンチップデバッガの注意事項 (2)変更、(3)、(6)削除
		486	付図2.1 M16C Flash Starterとの接続例(M3A-0806) 注2削除 付図2.2 エミュレータE8(R0E000080KCE00)との接続例 変更
		487	付図3.1 発振評価回路例 変更
2.00	2008.08.20	-	「RENESAS TECHNICAL UPDATE」反映:TN-16C-A172A/J
		5、6	表1.3、表1.4 開発中表記を削除 図1.2、図1.3 「ROM番号」追加
		13、14	図3.1、図3.2 「拡張領域」削除
		23	表4.9 135Fh番地「XXXX0000b」 「00h」
		33	図5.7 変更
		130	図14.1 「TSTART」 「TCSTF」、「TCKCUTビット」移動
		146	図14.12 「TCSTF」 「TSTART」変更と追加
		207	図14.61 変更
		209	表14.27 変更

改訂記録	R8C/22 グループ、R8C/23 グループハードウェアマニュアル
------	------------------------------------

Rev	Rev. 発行日		改訂内容		
Nev. 発行日 	光1」口	ページ	ポイント		
2.00	2008.08.20	220	図14.74 「同期」 「周期」		
		249	図14.100 「タイマRDステータスレジスタi (i=0 ~ 1) (注2)」の注2削除		
		306	16.2.5.4 追加		
		309	図16.18 変更		
		355	図17.5 変更		
		358	図17.8 変更		
		405	表20.1 注1变更		
		438	表21.4 注2「n回(n=100、1,000、10,000)」 「n回(n=100、1,000)」		
		439	表21.5 注2「n回(n=100、1,000、10,000)」 「n回(n=10,000)」		
		440	表21.6 追記、注5追加		
			表21.7 变更、注5追加		
		441	表21.8 追記、注2変更		
			図21.3 変更		

R8C/22グループ、R8C/23グループハードウェアマニュアル

発行年月日 2005年9月29日 Rev.0.10 2008年8月20日 Rev.2.00

発行 株式会社 ルネサス テクノロジ 営業統括部 〒100-0004 東京都千代田区大手町2-6-2

© 2008. Renesas Technology Corp., All rights reserved. Printed in Japan.

R8C/22 グループ、R8C/23 グループ ハードウェアマニュアル

