

お客様各位

カタログ等資料中の旧社名の扱いについて

2010年4月1日を以ってNECエレクトロニクス株式会社及び株式会社ルネサステクノロジが合併し、両社の全ての事業が当社に承継されております。従いまして、本資料中には旧社名での表記が残っておりますが、当社の資料として有効ですので、ご理解の程宜しくお願ひ申し上げます。

ルネサスエレクトロニクス ホームページ (<http://www.renesas.com>)

2010年4月1日
ルネサスエレクトロニクス株式会社

【発行】ルネサスエレクトロニクス株式会社 (<http://www.renesas.com>)

【問い合わせ先】<http://japan.renesas.com/inquiry>

ご注意書き

1. 本資料に記載されている内容は本資料発行時点のものであり、予告なく変更することがあります。当社製品のご購入およびご使用にあたりましては、事前に当社営業窓口で最新の情報をご確認いただきますとともに、当社ホームページなどを通じて公開される情報に常にご注意ください。
2. 本資料に記載された当社製品および技術情報の使用に関連し発生した第三者の特許権、著作権その他の知的財産権の侵害等に関し、当社は、一切その責任を負いません。当社は、本資料に基づき当社または第三者の特許権、著作権その他の知的財産権を何ら許諾するものではありません。
3. 当社製品を改造、改変、複製等しないでください。
4. 本資料に記載された回路、ソフトウェアおよびこれらに関する情報は、半導体製品の動作例、応用例を説明するものです。お客様の機器の設計において、回路、ソフトウェアおよびこれらに関する情報を使用する場合には、お客様の責任において行ってください。これらの使用に起因しお客様または第三者に生じた損害に関し、当社は、一切その責任を負いません。
5. 輸出に際しては、「外国為替及び外国貿易法」その他輸出関連法令を遵守し、かかる法令の定めるところにより必要な手続を行ってください。本資料に記載されている当社製品および技術を大量破壊兵器の開発等の目的、軍事利用の目的その他軍事用途の目的で使用しないでください。また、当社製品および技術を国内外の法令および規則により製造・使用・販売を禁止されている機器に使用することができません。
6. 本資料に記載されている情報は、正確を期すため慎重に作成したものですが、誤りがないことを保証するものではありません。万一、本資料に記載されている情報の誤りに起因する損害がお客様に生じた場合においても、当社は、一切その責任を負いません。
7. 当社は、当社製品の品質水準を「標準水準」、「高品質水準」および「特定水準」に分類しております。また、各品質水準は、以下に示す用途に製品が使われることを意図しておりますので、当社製品の品質水準をご確認ください。お客様は、当社の文書による事前の承諾を得ることなく、「特定水準」に分類された用途に当社製品を使用することができません。また、お客様は、当社の文書による事前の承諾を得ることなく、意図されていない用途に当社製品を使用することができません。当社の文書による事前の承諾を得ることなく、「特定水準」に分類された用途または意図されていない用途に当社製品を使用したことによりお客様または第三者に生じた損害等に関し、当社は、一切その責任を負いません。なお、当社製品のデータ・シート、データ・ブック等の資料で特に品質水準の表示がない場合は、標準水準製品であることを表します。

標準水準： コンピュータ、OA機器、通信機器、計測機器、AV機器、家電、工作機械、パソコン機器、産業用ロボット

高品質水準： 輸送機器（自動車、電車、船舶等）、交通用信号機器、防災・防犯装置、各種安全装置、生命維持を目的として設計されていない医療機器（厚生労働省定義の管理医療機器に相当）

特定水準： 航空機器、航空宇宙機器、海底中継機器、原子力制御システム、生命維持のための医療機器（生命維持装置、人体に埋め込み使用するもの、治療行為（患部切り出し等）を行うもの、その他直接人命に影響を与えるもの）（厚生労働省定義の高度管理医療機器に相当）またはシステム等

8. 本資料に記載された当社製品のご使用につき、特に、最大定格、動作電源電圧範囲、放熱特性、実装条件その他諸条件につきましては、当社保証範囲内でご使用ください。当社保証範囲を超えて当社製品をご使用された場合の故障および事故につきましては、当社は、一切その責任を負いません。
9. 当社は、当社製品の品質および信頼性の向上に努めておりますが、半導体製品はある確率で故障が発生したり、使用条件によっては誤動作したりする場合があります。また、当社製品は耐放射線設計については行っておりません。当社製品の故障または誤動作が生じた場合も、人身事故、火災事故、社会的損害などを生じさせないようお客様の責任において冗長設計、延焼対策設計、誤動作防止設計等の安全設計およびエーペンギング処理等、機器またはシステムとしての出荷保証をお願いいたします。特に、マイコンソフトウェアは、単独での検証は困難なため、お客様が製造された最終の機器・システムとしての安全検証をお願いいたします。
10. 当社製品の環境適合性等、詳細につきましては製品個別に必ず当社営業窓口までお問合せください。ご使用に際しては、特定の物質の含有・使用を規制する RoHS 指令等、適用される環境関連法令を十分調査のうえ、かかる法令に適合するようご使用ください。お客様がかかる法令を遵守しないことにより生じた損害に関して、当社は、一切その責任を負いません。
11. 本資料の全部または一部を当社の文書による事前の承諾を得ることなく転載または複製することを固くお断りいたします。
12. 本資料に関する詳細についてのお問い合わせその他お気付きの点等がございましたら当社営業窓口までご照会ください。

注 1. 本資料において使用されている「当社」とは、ルネサスエレクトロニクス株式会社およびルネサスエレクトロニクス株式会社がその総株主の議決権の過半数を直接または間接に保有する会社をいいます。

注 2. 本資料において使用されている「当社製品」とは、注 1 において定義された当社の開発、製造製品をいいます。

概要

4282グループは8×7のキーマトリクスを容易に構成でき、各種搬送波を設定可能な8ビットタイマ(リロードレジスタ2本付き)1本、搬送波出力の自動制御可能な8ビットタイマ(リロードレジスタ付き)1本を内蔵しています。

特長

基本機械語命令	68
最短命令実行時間	8.0 μs
($f_{XIN}=4.0\text{MHz}$ 、システムクロック= f_{XIN} 8選択時)	
電源電圧	1.8~3.6V
サブルーチンネスティング	4レベル
タイマ	
タイマ1	8ビット (リロードレジスタ、搬送波出力自動制御機能付き)
タイマ2	8ビット (リロードレジスタ2本、搬送波発生機能付き)

キーオンウェイクアップ機能


(ポートD4~D7, E0~E2, G0~G3)	11本
論理積演算機能(XOR, OR, AND)	
RAM保持機能	
入出力ポート	
(ポートD, E, G, CARR)	16本
発振回路	セラミック共振
ウォッチャドッグタイマ内蔵	
パワーオンリセット回路内蔵	
電圧低下検出回路	標準1.50V
(システムリセット)	


応用

各種リモートコントロール送信機

型名	ROM(PROM)容量 (×9ビット)	RAM容量 (×4ビット)	パッケージ	ROM種類
M34282M1-XXXGP	1024語	48語	20P2E/F-A	マスクROM
M34282M2-XXXGP	2048語	64語	20P2E/F-A	マスクROM
M34282E2GP	2048語	64語	20P2E/F-A	ワンタイムPROM

ピン接続図(上面図)





機能ブロック図

性能概要

項目			性能
基本命令数			68
最短命令実行時間			8.0 μs (f(XIN) = 4.0MHz : システムクロック = f(XIN)/8 : VDD = 3.0V)
メモリ容量	ROM	M34282M2/E2	2048語 × 9ビット
		M34282M1	1024語 × 9ビット
	RAM	M34282M2/E2	64語 × 4ビット
		M34282M1	48語 × 4ビット
入出力ポート	D0 ~ D3	出力	1ビット × 4
	D4 ~ D7	入出力	1ビット × 4, プルダウン機能付き
	E0 ~ E2	入力	3ビット × 1, プルダウン機能付き
	E0、E1	出力	2ビット × 1 (E0、E1)
	G0 ~ G3	入出力	4ビット × 1, プルダウン機能付き
	CARR	出力	1ビット × 1, CMOS出力
タイマ	タイマ1		8ビットタイマ, リロードレジスタ付き
	タイマ2		8ビットタイマ, リロードレジスタ2本付き
サブルーチンネスティング			4レベル(ただし, TABPp命令実行時は3レベル)
素子構造			CMOSシリコンゲート
パッケージ			20ピンプラスチックモールドSSOP(20P2E/F-A)
動作周囲温度			-20 ~ 85
電源電圧			1.8 ~ 3.6V
消費電流 (標準値)	動作時		400 μA (f(XIN) = 4.0MHz : システムクロック = f(XIN)/8 : VDD = 3V)
	RAM/バックアップ時		0.1 μA (常温, VDD = 3V)

端子の機能説明

端子名	名称	入力 出力	機能
VDD	電源	-	正電源電圧供給端子です。
VSS	接地	-	GND端子です。
XIN	クロック入力	入力	クロック発生回路の入出力端子です。 XIN端子とXOUT端子の間にセラミック共振子を接続して使用します。
XOUT	クロック出力	出力	XIN端子とXOUT端子の間には、帰還抵抗を内蔵しています。
D0 ~ D3	出力ポートD	出力	各端子ごとに1ビットの出力機能をもっています。 出力形式はPチャネルオーブンドレインです。
D4 ~ D7	入出力ポートD	入出力	各端子ごとに1ビットの入出力機能をもっています。 出力ラッチを“0”に設定すると入力可能状態になります。内蔵プルダウントランジスタをONにすると、“H”レベルセンスのキーオンウェイクアップ機能及びプルダウントランジスタが有効となります。 出力形式はPチャネルオーブンドレインです。
E0 ~ E2	入出力ポートE	出力	ポートEは2ビット(E0、E1)の出力機能をもっています。 出力形式はPチャネルオーブンドレインです。
		入力	ポートEは3ビットの入力機能をもっています。 ポートE0、E1は出力ラッチを“0”に設定すると入力可能状態になります。内蔵プルダウントランジスタをONにすると、“H”レベルセンスのキーオンウェイクアップ機能及びプルダウントランジスタが有効となります。ポートE2は入力専用ポートで、“H”レベルセンスのキーオンウェイクアップ機能及びプルダウントランジスタを内蔵しています。
G0 ~ G3	入出力ポートG	入出力	ポートGは4ビットの入出力機能をもっています。 出力ラッチを“0”に設定すると入力可能状態になります。出力形式はPチャネルオーブンドレインです。“内蔵プルダウントランジスタをONにすると、H”レベルセンスのキーオンウェイクアップ機能及びプルダウントランジスタが有効となります。
CARR	リモコン用 搬送波出力	出力	リモコン送信用搬送波出力端子です。出力形式はCMOS回路です。

クロック及びサイクルの定義

システムクロック(STCK)

本製品を制御する基本クロックです。

システムクロックはCCK命令を使用するかしないかで表UA-1のように選択できます。

表 UA-1 . システムクロックの選択

CCK命令	システムクロック	インストラクションクロック
使用しないとき	$f(XIN)/8$	$f(XIN)/32$
使用時	$f(XIN)$	$f(XIN)/4$

マシンサイクル

命令の実行に要する基準周期です。

インストラクションクロック(INSTCK)

CPUを制御する基準クロックです。

インストラクションクロックはシステムクロックを4分周した信号で、1周期で1マシンサイクルの期間を生成します。

ポート機能一覧

ポート名	端子名	入力/出力	出力形式	制御単位	制御命令	制御レジスタ	特記事項
ポートD	D0 ~ D3	出力 (4本)	Pチャネル オープン ドレイン	1ビット	SD RD CLD		
	D4 ~ D7	入出力 (4本)			SD RD CLD SZD	PU1	プルダウン機能及び キーオンウェイクアップ機能付き (ソフトウェアで切り替え可能)
ポートE	E0 E1	入出力 (2本)	Pチャネル オープン ドレイン	出力 2ビット	OEA IAE	PU0	プルダウン機能及び キーオンウェイクアップ機能付き (ソフトウェアで切り替え可能)
	E2	入力 (1本)			IAE		
ポートG	G0 ~ G3	入出力 (4本)	Pチャネル オープン ドレイン	4ビット	OGA IAG	PU0	プルダウン機能及び キーオンウェイクアップ機能付き (ソフトウェアで切り替え可能)
ポートCARR	CARR	出力 (1本)	CMOS	1ビット	SCAR RCAR		

使用しない端子の処理

端子名	処理方法
D0 ~ D7	開放又はVDD端子に接続 (注1)
E0, E1	出力ラッチを“1”に設定し開放 開放又はVDD端子に接続 (注2)
E2	開放又はVSS端子に接続
G0 ~ G3	出力ラッチを“1”に設定し開放 開放又はVDD端子に接続 (注2)

注1. ポートD4 ~ D7は、ソフトウェアでプルダウン制御レジスタPU1の対応ビットに“0”を設定し、プルダウントランジスタをOFFしてください。

2. ソフトウェアでプルダウン制御レジスタPU0の対応ビットに“0”を設定し、プルダウントランジスタをOFFしてください。

(出力ラッチを“1”に設定し、端子を開放する場合の注意事項)


- リセットからソフトウェアによりポートの出力ラッチを“1”に設定するまでの間は、ポートはハイインピーダンス状態になっています。

そのため端子の電圧レベルは不定となり、電源電流が増加する場合があります。

- ノイズやノイズによって引き起こされる暴走などによって出力ラッチの値が変化する場合があります。
ソフトウェアの信頼性を高めるため、出力ラッチを定期的に設定することをおすすめします。

(VDD端子及びVSS端子に接続する場合の注意事項)

- 使用しない端子は、ノイズの伝搬を避けるためにできる限り短く、太い配線で処理してください。



機能ブロック動作説明

CPU

(1)4ビット論理演算ユニット(ALU)

ALUは4ビットの演算 - 加算、比較、ビット処理など - を行うユニットです。

(2)レジスタA及びキャリーフラグ(CY)

レジスタAは、演算、転送、交換、入出力などのデータ処理の中心となる4ビットのレジスタです。

フラグCYはAMC命令の実行時に桁上がりが発生するど“1”にセットされます(図BA-1)。

なお、A n命令及びAM命令を実行しても、フラグCYの内容は変化しません。また、RAR命令の実行により、A₀の値がフラグCYに格納されます(図BA-2)。

フラグCYはSC命令で“1”にセットされ、RC命令で“0”にクリアされます。


(3)レジスタB及びE

レジスタBは4ビットで構成され、4ビットデータの一時記憶に、又はレジスタAと組み合わせて8ビットデータの転送に使用します。


レジスタEは8ビットで構成され、レジスタBを上位4ビット、レジスタAを下位4ビットとする8ビットデータの転送に使用します(図BA-3)。

(4)レジスタD


レジスタDは3ビットで構成され、レジスタAと組み合わせて7ビットの番地を格納し、TABP p命令、BLA p命令、及びBMLA p命令の実行時に指定ページ内のポインタとして使用します(図BA-4)。




図BA-1 . AMC命令実行例



図BA-2 . RAR命令実行例



図BA-3 . レジスタA, BとレジスタE



図BA-4 . TABP p命令実行例

(5)最上位ROMコード参照許可フラグ(URS)

フラグURSは、TABP p命令実行時にROMコードの上位1ビット(ビット8)の内容を参照するかしないかを制御します。フラグURSが“0”的場合、TABP p命令を実行してもROMコードの上位1ビットの内容を参照しませんが、“1”的場合には、ROMコードの上位1ビットの内容をフラグCYにセットします(図BA-4)。

フラグURSのリセット解除後及びRAMバックアップモードからの復帰後の状態は“0”です。URSC命令で“1”にセットできますが、“0”にクリアできません。

(6)スタックレジスタSK及びスタックポインタ(SP)

レジスタSKは、サブルーチン呼び出し、又はテーブル参照命令(TABP p)を実行するときに使用する4段の11ビットレジスタです。分岐直前のプログラムカウンタの内容をもとのルーチンに戻るまでの間、一時的に記憶します。


レジスタSKは4段で構成されているため、サブルーチンは4レベルまで使用できます。しかし、テーブル参照命令実行時にも、レジスタSKを1段使用するため、これらの処理を併用する場合はその合計が4レベルを超えないように注意してください。4レベルを超えた場合、レジスタSKの内容は破壊されます。

なお、レジスタSKのネスティングは、2ビットで構成されるスタックポインタ(SP)によって自動的に指定されます。


図BA-5にレジスタSKの構成を、図BA-6にサブルーチン呼び出し時の動作例を示します。

(7)スキップフラグ

スキップフラグは、条件スキップ命令及び連続記述スキップ命令用のスキップ判定を制御するフラグです。スキップが生じた場合、次の命令を無効にするのみで、プログラムカウンタの内容+2を実行するわけではありません。したがって、スキップが生じても生じなくてもサイクル数は変化しません。ただし、TABP p、RT、RTS命令がスキップされた場合、サイクル数は“1”となります。



図BA-5. スタックレジスタSKの構成



図BA-6. サブルーチン呼び出し時の動作例

(8) プログラムカウンタ(PC)

プログラムカウンタはROMアドレス(ページ及び番地)を指定するカウンタで、ROMに格納されている命令の読み出しシーケンスを決定します。

プログラムカウンタは2進カウンタで、命令を一つ実行するごとに命令バイト数を+1します。

ただし、分岐命令、サブルーチン呼び出し命令、リターン命令、及びテーブル参照命令(TABP p)実行時には指定された番地の値になります。

プログラムカウンタは、ROMのページを指定するPCH(最上位ビット～ビット7)とページ内の番地を指定するPCL(ビット6～ビット0)に分かれており、各ページの最終番地(127番地)までくると次のページの0番地を指定します(図BA-7)。


なお、PCHが内蔵ROMの最終ページより後のページを指定しないように注意してください。

(9) データポインタ(DP)


データポインタはRAMのアドレスを指定するレジスタで、レジスタX, Yで構成されています(図BA-8)。このうち、レジスタXはRAMのファイルを、レジスタYはRAMの行を指定します。

なお、レジスタYはポートDのビット位置指定にも使用します。ポートDを使用する際は、必ずレジスタYにポートDのビット(ピン位置)を設定し、SD, RD, SZD命令を実行してください。


図BA-9にSD命令実行例を示します。



図BA-7. プログラムカウンタ(PC)の構成



図BA-8. データポインタ(DP)の構成



図BA-9. SD命令実行例

プログラムメモリ(ROM)

プログラムメモリは、1語が9ビットで構成されており、128語(0～127番地)ごとにページという単位で分けられています。

2ページ(010016～017F16)はサブルーチン呼び出しのための特殊なページです(図BC-1)。このページに書き込まれたサブルーチンは、一語命令(BM命令)で任意のページから呼び出すことができます。なお、2ページから他のページにわたって書き込まれたサブルーチンでも、その先頭が2ページにあればBM命令で呼び出すことができます。

また、すべてのアドレスのROMパターンをTABP p命令によりデータ領域として使用できます。

表BC-1 . ROM容量とページ数

型 名	ROM容量 (×9ビット)	ページ数
M34282M2/E2	2048語	16 (0～15)
M34282M1	1024語	8 (0～7)

データメモリ(RAM)


RAMは1語が4ビットで構成されていますが、SB j, RB j, SZB j命令により、全メモリ領域に対して1ビット単位で処理できます。

RAMの番地は、レジスタX, Yで構成されるデータポインタで指定します。RAMをアクセスする命令を実行するときには、必ずデータポインタに値を設定してください。


表BD-1にRAM容量、図BD-1にRAMマップを示します。

表BD-1 . RAM容量

型 名	RAM容量
M34282M2/E2	64語 × 4ビット (256ビット)
M34282M1	48語 × 4ビット (192ビット)



図BC-1 . M34282M2/E2のROMマップ




図BD-1 . RAMマップ

タイマ

本製品が内蔵するタイマは、プログラマブルタイマです。

プログラマブルタイマ

プログラマブルタイマは分周比を設定できるタイマで、リロードレジスタをもちます。設定値nからダウンカウントを開始し、アンダフローする($n+1$ カウントする)とタイマ1アンダフローフラグを“1”にセットし、また新たにリロードレジスタからデータがリロードされカウントを続行します(オートリロード機能)。



図FB-1 . オートリロード機能

本製品のタイマは以下の回路で構成されています。

タイマ1: 8ビットプログラマブルタイマ


タイマ2: 8ビットプログラマブルタイマ

タイマ1、タイマ2は、タイマ制御レジスタV1、V2で制御できます。

以下、各機能について説明します。

表FB-1 . タイマの機能一覧

回路名	構成	カウントソース	分周比	出力信号の用途	制御
タイマ1	8ビットプログラマブル バイナリダウンカウンタ	・搬送波出力(CARRY) ・ウォッチドッグタイマのビット5	1 ~ 256	・搬送波出力制御	V1
タイマ2	8ビットプログラマブル バイナリダウンカウンタ	・ $f(XIN)$ ・ $f(XIN)/2$	1 ~ 256	・搬送波出力	V2
14ビットタイマ	14ビット固定分周	・インストラクションクロック	16384	・ウォッチドッグタイマ ・タイマ1カウントソース	



図FB-2 . タイマの構成

表FB-2 . タイマ制御レジスタV1

タイマ制御レジスタV1		リセット時 : 0002	RAMバックアップ時 : 0002	W
V12	搬送波出力自動制御ビット	0	タイマ1による自動出力制御無効	
		1	タイマ1による自動出力制御有効	
V11	タイマ1カウントソース選択ビット	0	搬送波出力(CARRY)	
		1	ウォッチドッグタイマ(WDT)のビット5	
V10	タイマ1制御ビット	0	停止(タイマ1状態保持)	
		1	動作	

注 . " W "は書き込み可を表します。

表FB-3 . タイマ制御レジスタV2

タイマ制御レジスタV2		リセット時 : 00002	RAMバックアップ時 : 00002	W
V23	搬送波の“ H ”期間拡張ビット	0	“ H ”期間の拡張機能無効	
		1	“ H ”期間の拡張機能有効(V22=“ 1 ”選択時)	
V22	搬送波発生機能制御ビット	0	搬送波発生機能無効	
		1	搬送波発生機能有効	
V21	タイマ2カウントソース選択ビット	0	f(XIN)	
		1	f(XIN)/2	
V20	タイマ2制御ビット	0	停止(タイマ2状態保持)	
		1	動作	

注 . " W "は書き込み可を表します。

(1) タイマ関連の制御レジスタ

タイマ制御レジスタ V1

レジスタV1は、タイマ1のカウントソース及びタイマ1によるポートCARRの搬送波出力の自動制御機能を制御します。このレジスタの内容は、TV1A命令でレジスタAを介して設定してください。

タイマ制御レジスタ V2

レジスタV2は、タイマ2のカウントソース及びタイマによる搬送波発生機能を制御します。このレジスタの内容は、TV2A命令でレジスタAを介して設定してください。

(2) 注意事項

タイマを使用する際は、以下の点に注意してください。

カウントソースに関する注意

タイマ1、2のカウントソースを切り替える場合は、必ず各タイマのカウントを停止させた後、カウントソースを切り替えてください。

ウォッチドッグタイマ(WDT)に関する注意

WDTを有効に機能させるため、WRST命令を実行する箇所には十分な注意をしてください。

リロードレジスタR1への書き込みに関する注意

タイマ1動作中にリロードレジスタR1にデータを書き込む場合は、必ずタイマ1アンダフローと重ならないタイミングでデータを書き込んでください。

タイマ1カウント動作に関する注意

タイマ1のカウントソースにウォッチドッグタイマ(WDT)のビット5を選択すると、タイマ1の動作開始からタイマ1アンダフローまでの期間に、最大で ± 256μs(最短命令実行時間 : 8.0μs 時) の誤差が発生します。この誤差を考慮にいれてプログラムを設定してください。

タイマ2の停止に関する注意

タイマ2を停止させる場合には、必ずタイマ2アンダフローと重ならないタイミングで停止させてください。
リロードレジスタR2Hへの書き込みに関する注意

タイマ2動作中にリロードレジスタR2Hにデータを書き込む場合は、必ずタイマアンダフローと重ならないタイミングでデータを書き込んでください。

タイマ2の搬送波出力機能に関する注意

搬送波の“ H ”期間拡張機能を有効選択時には、リロードレジスタR2Hに書き込むデータは“ 1 ”以上を設定してください。

(3) タイマ1

タイマ1は8ビットのバイナリダウンカウンタで、タイマ1リロードレジスタR1をもっています。

停止時には、T1AB命令でタイマ1とリロードレジスタR1に同時にデータを設定できます。動作時には、T1AB命令でリロードレジスタR1だけにデータを設定できます。

動作時にリロードレジスタR1に次のカウントデータを設定する場合は、必ずタイマ1がアンダフローする前にデータを設定してください。

タイマ1にデータを設定した後、レジスタV1のビット1でカウントソースを選択し、レジスタV1のビット0を“1”に設定すると、タイマ1はカウント動作を開始します。

カウント開始後、タイマ1はアンダフローする(タイマ1の内容が“0”になった後、次のカウントパルスが入力される)と、タイマ1アンダフローフラグ(T1F)を“1”にセットし、新たにリロードレジスタR1からデータをリロードしカウントを続行します(オートリロード機能)。

リロードレジスタR1の設定値をnとすると、タイマ1はカウントソースの信号をn+1分周します(n=0~255)。

レジスタV1のビット2を“1”に設定すると、タイマ1のアンダフローポートごとに、ポートCARRの搬送波出力許可期間/禁止期間を交互に発生させることができます(図FB-4)。

タイマ1からはレジスタA,Bにデータを読み出すことができます。データを読み出す場合は、カウントを停止させた後、TAB1命令を実行してください。

(4) タイマ2

タイマ2は8ビットのバイナリダウンカウンタで、タイマ2リロードレジスタR2H、R2Lをもっています。

タイマ2とリロードレジスタR2Lには、T2AB命令で同時にデータを設定できます。T2AB命令で設定したリロードレジスタR2Lの内容は、T2R2L命令でタイマ2に再設定することができます。リロードレジスタR2Hには、T2HAB命令でデータを設定することができます。

タイマ2にデータを設定した後、レジスタV2のビット1でカウントソースを選択、ビット2で搬送波発生機能の有効／無効を選択(搬送波発生機能の有効選択時には、ビット3で搬送波の“H”期間拡張機能の有効／無効を選択する)し、ビット0を“1”にセットするとタイマ2はカウント動作を開始します。

搬送波発生機能の無効選択時(V22=“0”)には、カウント開始後、タイマ2はアンダフローする(タイマ2の内容が“0”になった後、次のカウントパルスが入力される)と、タイマ2アンダフローフラグ(T2F)を“1”にセットし、新たにリロードレジスタR2Lからデータをリロードしカウントを続行します(オートリロード機能)。

リロードレジスタR2Lの設定値をnとすると、タイマ2はカウントソースの信号をn+1分周します(n=0~255)。

搬送波発生機能の有効選択時(V22=“1”)には、リロードレジスタR2Lに設定した“L”期間とリロードレジスタR2Hに設定した“H”期間をもつ搬送波を出力することができます(図FB-5)。

搬送波の“L”期間のカウント開始後、タイマ2はアンダフローすると、タイマ2アンダフローフラグ(T2F)を“1”にセットし、新たにリロードレジスタR2Hから搬送波の“H”期間データをリロードしてカウントを続行し、オートリロード後再びアンダフローすると、タイマ2アンダフローフラグを“1”にセットし、新たにリロードレジスタR2Lから搬送波の“L”期間データをリロードしてカウントを続行します。その後、アンダフローするごとにリロードレジスタR2H、R2Lから交互にデータをリロードします。

リロードレジスタR2Hの設定値をnとすると、搬送波の“H”期間は、

“H”期間拡張機能の無効選択時(V23=“0”)

カウントソース × (n+1)、n=0~255

“H”期間拡張機能の有効選択時(V23=“1”)

カウントソース × (n+1.5)、n=1~255


リロードレジスタR2Lの設定値をmとすると、搬送波の“L”期間は、カウントソース × (m+1)、m=0~255となります。タイマ2からはレジスタA、Bを介してデータを読み出すことができます。データを読み出す場合には、カウントを停止させた後TAB2命令を実行してください。

(5) タイマアンダフローフラグ(T1F、T2F)



フラグT1F、T2Fはタイマのアンダフロー時に“1”にセットされます。

フラグT1F、T2Fの状態は、スキップ命令の実行(SNZT1命令、SNZT2命令)により確認できます。

フラグT1F、T2Fは、スキップ命令を実行するど“0”にクリアされます。



タイマ2搬送波発生機能有効(V22= “1”)、リロードレジスタR2Lに搬送波の“ L ”期間0316、リロードレジスタR2Hに搬送波の“ H ”期間0216を設定した場合




注 . 搬送波 “ H ” 期間の波形拡張機能有効時には、リロードレジスタR2Hに “ 0116 ” 以上を設定してください。


図FB-5 . タイマ2による搬送波発生例

搬送波“H”期間の波形拡張機能無効(V23=“0”),
 タイマ2搬送波発生機能有効(V22=“1”),
 カウントソースXIN/2選択(V21=“1”),
 リロードレジスタR2Lに搬送波の“L”期間0316、
 リロードレジスタR2Hに搬送波の“H”期間0216
 を設定した場合

—タイマ2カウント開始タイミング—



—タイマ2カウント停止タイミング—



- 注1. 搬送波発生機能有効時(V22=“1”)にタイマ2を停止する場合には、タイマ2カウント停止タイミングとタイマ2アンダフロー信号が重ならないタイミングで停止させてください。タイミングが重なると、搬送波出力波形にハザードが発生する場合があります。
 2. 搬送波発生機能有効時、搬送波の“H”出力中にタイマ2を停止した場合には、リロードレジスタR2Hで設定した“H”期間を出力した後に停止します。

図FB-6 . タイマ2カウント開始 / 停止タイミング

ウォッチドッグタイマ


ウォッチドッグタイマは、暴走などによりプログラムを正常に実行できなくなった場合に、マイクロコンピュータをシステムリセットし再起動させるためのものです。ウォッチドッグタイマは、14ビットのタイマ(WDT)とウォッチドッグタイマフラグ(WDF1、WDF2)で構成されています。

タイマWDTは、リセット解除直後からインストラクションクロック(INSTCK)をカウントソースとしてダウンカウントを開始し、カウント値が0000₁₆になりアンダーフローを生じると、まずフラグWDF1が“1”にセットされます。

その後、タイマWDTが16383カウントする間にWRST命令が実行されなければ、フラグWDF2が“1”にセットされ、内部リセット信号が発生してマイクロコンピュータをシステムリセットします。

マイクロコンピュータの正常な動作を保持するため、ソフトウェアで16383マシンサイクル以下の周期でWRST命令を実行するように処理してください。

なお、タイマWDTは発振安定時間生成にも使用しており、システムリセットからのスタート時、及びキー入力によるRAMバックアップモードからの復帰時には、タイマWDTが3E0016へダウンカウントされるまでの発振安定時間後、ソフトウェアは動作開始します。



図FB-3. ウォッチドッグタイマの機能

論理演算機能

本製品は、レジスタAの内容とレジスタEの下位4ビットの内容とを論理演算し、その結果をレジスタAに格納する4ビットの論理演算機能をもちます。

論理演算選択レジスタLOの設定により、各種論理演算を選択できます。

このレジスタの内容は、TLOA命令でレジスタAを介して設定してください。レジスタLOで選択された論理演算は、LGOP命令により実行されます。

表GD-1にレジスタLOの構成を示します。

表GD-1 . 論理演算選択レジスタLO

論理演算選択レジスタLO		リセット時 : 002		RAMバックアップ時 : 002	W	
LO1	論理演算選択ピット	LO1	LO0	論理演算機能		
		0	0	排他的論理和演算(XOR)		
LO0		0	1	論理和演算(OR)		
		1	0	論理積演算(AND)		
		1	1	使用禁止		

注 . " W " は書き込み可を表します。

リセット機能


本製品はRESET端子をもちませんが、パワーオンリセット回路を内蔵しております。電源投入時には自動的にシステムリセット(パワーオンリセット)が実行され、0ページの0番地からソフトウェアが開始されます。

内蔵パワーオンリセット回路を有効に動作させるため、電源投入時のVDD=0~2.2Vまでの電圧立ち上がり時間は、1ms以下に設定してください。


注意事項

本製品に内蔵のパワーオンリセット回路は、以下の条件のときにリセットを発生します。

- ・電源電圧(VDD)を、1ms以内に0Vから2.2Vまで上昇させた場合。
- また以下の条件では、リセットが発生しない場合がありますので、ご注意ください。
 - ・電源電圧(VDD)を、0Vよりも高い電圧から上昇させた場合。
 - ・電源電圧(VDD)を、1msよりも長い時間で0Vから2.2Vまで上昇させた場合。



図VB-1 . リセット解除のタイミング



図VB-2 . パワーオンリセット回路例

(1)リセット時の内部状態

以下にリセット時の内部状態、及びポートの状態を示します(リセット解除直後も同状態です)。図VB-3以外のタイマ、レジスタ、フラグ、及びRAMなどの内容は不定になるため、初期設定が必要です。

● プログラムカウンタ (PC)	-----	0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0
	0ページの0番地が設定されます。	
● パワーダウンフラグ (P)	-----	0
● タイマ 1 アンダフローフラグ (T1F)	-----	0
● タイマ 2 アンダフローフラグ (T2F)	-----	0
● タイマ制御レジスタ V1	-----	0 0 0
● タイマ制御レジスタ V2	-----	0 0 0 0
● ポートCARR出力フラグ(CAR)	-----	0
● プルダウン制御レジスタ PU0	-----	0 0 0 0
● プルダウン制御レジスタ PU1	-----	0 0 0 0
● 論理演算選択レジスタ LO	-----	0 0
● 最上位ROMコード参照許可フラグ (URS)	-----	0
● キャリーフラグ (CY)	-----	0
● レジスタ A	-----	1 1 1 1
● レジスタ B	-----	1 1 1 1
レジスタ X	-----	0 0
レジスタ Y	-----	0 0 0 0
● スタックポインタ (SP)	-----	1 1

図VB-3 . リセット時の内部状態

表VB-1 . リセット時のポートの状態


ポート名	リセット時の状態
D0 ~ D3	ハイインピーダンス状態
D4 ~ D7	ハイインピーダンス状態(プルダウントランジスタOFF)
G0 ~ G3	ハイインピーダンス状態(プルダウントランジスタOFF)
E0, E1	ハイインピーダンス状態(プルダウントランジスタOFF)
CARR	“L”出力

注 . ポート出力ラッチの内容はすべて“0”に初期化されます。

電圧低下検出回路

本製品には、動作中の電源電圧を監視し、一定値以下(TYP. 1.50V)になると、マイクロコンピュータをシステムリセットする電圧低下検出回路を内蔵しています。

なお、CPUが初期化された状態で停止しているRAMバックアップモード時には、電圧低下検出回路は、機能を停止して電流消費を低減します。




図VC-1. 電圧低下検出回路動作波形

注意事項

本製品の電圧低下検出電圧は、マイクロコンピュータの電源電圧推奨動作条件の下限値より低く設定しています。応用製品の電池交換時などにおいて、CPU動作状態のまま推奨動作電圧以下に低下し、検出電圧(VDET)以下になる前に、POF命令の実行によらない不正な発振停止があった場合には、リセットが発生しないため、電源電圧が推奨動作電圧に再上昇しても正常に動作しない可能性があります。

ご使用発振子および、システムクロックの周波数確認と、ご使用発振子での十分な動作確認をお願いします。



図VC-3. VDDとVDET

RAMバックアップモード

本製品は、RAMバックアップモードをもち、POF命令を実行することにより、RAMバックアップ状態になります。

RAMバックアップ時には、RAM、リセット回路の機能、及び状態は保持したまま発振を停止するので、RAMのデータを失うことなく消費電流を低減できます。

表WD-1にRAMバックアップ時の内部状態、図WD-1に状態遷移図を示します。

(1) オームスタート条件

POF命令を実行し、RAMバックアップ状態になった後、外部ウエイクアップ信号が入力されると、CPUは0ページの0番地からソフトウェア実行を開始します。このとき、フラグPは“1”です。

(2) コールドスタート条件

パワーオンリセット回路によるリセット

ウォッチドッグタイマによるリセット

電圧低下検出回路によるリセット

のいずれかで、CPUは0ページの0番地からソフトウェア実行を開始します。このとき、フラグPは“0”です。

(3) コールドスタートとオームスタートの識別


オームスタート(RAMバックアップ状態からの復帰)とコールドスタート(通常のリセット状態からの復帰)とのスタート条件の識別は、SNZP命令によってパワーダウンフラグ(P)の状態を調べることで認識できます。

表WD-1 . RAMバックアップ時に保持される機能と状態


機能	RAM/バックアップ
レジスタA, B、プログラムカウンタ(PC)	×
キャリーフラグ(CY)	×
スタックポインタ(SP) (注2)	
RAMの内容	
ポートCARR	×
ポートD0 ~ D7	
ポートE0, E1	
ポートG	
タイマ制御レジスタV1, V2	×
プルダウン制御レジスタPU0, PU1	
論理演算選択レジスタLO	×
タイマ1, タイマ2	×
ウォッチドッグタイマ(WDT)	×
タイマアンダフローフラグ(T1F, T2F)	×
ウォッチドッグタイマフラグ(WDF1, WDF2)	×
最上位ROMコード参照許可フラグ(URS)	×

注1. 表中，“ ”は保持可能、“ × ”は初期化を示します。上記以外のレジスタ及びフラグの内容はRAMバックアップ時には不定でするので、復帰後初期値を設定してください。


2. スタックポインタ(SP)は、スタックレジスタの位置を示すもので、RAMバックアップ時には“3”に初期化されます。



図WD-1 . 状態遷移図



図WD-2 . パワーダウンフラグ(P)のセット要因とクリア要因



図WD-3 . SNZP命令によるスタート識別例

(4)復帰信号

RAMバックアップモードからの復帰は、外部ウエイクアップ信号で行います。表WD-2に復帰要因と復帰条件を示します。

表WD-2 . 復帰要因と復帰条件

復帰要因	復帰条件	備考
ポートD4 ~ D7	外部からの“H”レベル入力により復帰します。	レジスタPU1で、プルダウントランジスタをONしたポートだけがキーオンウェイクアップ機能有効となります。
ポートE0、E1、G	外部からの“H”レベル入力により復帰します。	レジスタPU0で、プルダウントランジスタをONしたポートだけがキーオンウェイクアップ機能有効となります。
ポートE2	外部からの“H”レベル入力により復帰します。	常にキーオンウェイクアップ機能が有効です。

(5)プルダウン制御レジスタ

プルダウン制御レジスタPU0、PU1はそれぞれ4ビット構成のレジスタで、ポートE0、E1、GとポートD4 ~ D7のプルダウントランジスタ、及びキーオンウェイクアップ機能のON/OFFを制御します。

レジスタPU0、PU1の内容は、それぞれTPU0A命令とTPU1A命令でレジスタAを介して設定してください。

表WD-3 . プルダウン制御レジスタ

プルダウン制御レジスタPU0		リセット時 : 00002	RAMバックアップ時 : 状態保持	W
PU03	ポートG2、G3 プルダウントランジスタ制御ビット	0	プルダウントランジスタOFF, キーオンウェイクアップ無効	
		1	プルダウントランジスタON, キーオンウェイクアップ有効	
PU02	ポートG0、G1 プルダウントランジスタ制御ビット	0	プルダウントランジスタOFF, キーオンウェイクアップ無効	
		1	プルダウントランジスタON, キーオンウェイクアップ有効	
PU01	ポートE1 プルダウントランジスタ制御ビット	0	プルダウントランジスタOFF, キーオンウェイクアップ無効	
		1	プルダウントランジスタON, キーオンウェイクアップ有効	
PU00	ポートE0 プルダウントランジスタ制御ビット	0	プルダウントランジスタOFF, キーオンウェイクアップ無効	
		1	プルダウントランジスタON, キーオンウェイクアップ有効	

プルダウン制御レジスタPU1		リセット時 : 00002	RAMバックアップ時 : 状態保持	W
PU13	ポートD7 プルダウントランジスタ制御ビット	0	プルダウントランジスタOFF, キーオンウェイクアップ無効	
		1	プルダウントランジスタON, キーオンウェイクアップ有効	
PU12	ポートD6 プルダウントランジスタ制御ビット	0	プルダウントランジスタOFF, キーオンウェイクアップ無効	
		1	プルダウントランジスタON, キーオンウェイクアップ有効	
PU11	ポートD5 プルダウントランジスタ制御ビット	0	プルダウントランジスタOFF, キーオンウェイクアップ無効	
		1	プルダウントランジスタON, キーオンウェイクアップ有効	
PU10	ポートD4 プルダウントランジスタ制御ビット	0	プルダウントランジスタOFF, キーオンウェイクアップ無効	
		1	プルダウントランジスタON, キーオンウェイクアップ有効	

注.“W”は書き込み可を表します。


クロック制御

クロック制御回路は以下の回路で構成されています。

システムクロック発生回路

クロック発振を停止する制御回路

RAMバックアップ状態から復帰するための制御回路



图WA-1. クロック制御回路の構成

クロック発生回路

セラミック共振子を外付けするとシステムクロック信号($f(XIN)$)が得られます。この外付け回路は、图WA-2を参照の上、XIN端子とXOUT端子にできるだけ最短距離で接続してください。なお、XIN端子とXOUT端子の間には、帰還抵抗が内蔵されています。

マスク化発注時に提示いただく資料

マスク化発注時には、次の資料をご提示ください。

- | | | |
|--------------|-------|------------------------------|
| (1)マスク化確認書 | | 1部 |
| (2)マスク化するデータ | | EPROM 3セット
又はフロッピーディスク 1枚 |
| (3)マーク指定書 | | 1部 |


* マスク化確認書及びマーク指定書につきましては、

ルネサステクノロジホームページ

ROM発注(<http://www.renesas.com/jp/rom>)

を参照してください。

注. 容量などの定数は共振子により異なりますので、共振子メーカーの推奨値をご使用ください。



图WA-2. セラミック共振子外付け回路

使用上の注意(まとめ)

(1)ノイズ及びラッチアップ対策

ノイズ及びラッチアップ対策としてVDD端子とVss端子間にコンデンサ($\approx 0.01 \mu F$)を最短距離・等幅・等配線長で、かつ可能な限り太い配線を使って接続してください。

ワンタイムPROM版においては、ポートE2とVPP端子が兼用になっています。5kΩ程度の抵抗を極力E2/VPP端子の近くに配置してVss端子に接続してください。

(2)使用しない端子の処理

(出力ラッチを“0”に設定し、端子を開放する場合の注意事項)

- リセットからソフトウェアによりポートの出力ラッチを“0”に設定するまでの間は、ポートはハイインピーダンス状態になっています。
- そのため端子の電圧レベルは不定となり、電源電流が増加する場合があります。
- ノイズやノイズによって引き起こされる暴走などによって出力ラッチの値が変化する場合があります。ソフトウェアの信頼性を高めるため、出力ラッチを定期的に設定することをおすすめします。

(VDD端子及びVss端子に接続する場合の注意事項)

- 使用しない端子は、ノイズの伝搬を避けるためにできる限り短く、太い配線で処理してください。

(3)タイマ

カウントソースに関する注意

タイマ1、2のカウントソースを切り替える場合は、必ずタイマのカウントを停止させた後、カウントソースを切り替えてください。

ウォッチャドッグタイマ(WDT)に関する注意

WDTを有効に機能させるため、WRST命令を実行する箇所には十分な注意をしてください。

リロードレジスタR1への書き込みに関する注意

タイマ1動作中にタイマ1リロードレジスタR1にデータを書き込む場合は、必ずタイマ1アンダフローと重ならないタイミングでデータを書き込んでください。

タイマ1カウント動作に関する注意

タイマ1のカウントソースにウォッチャドッグタイマ(WDT)のビット5を選択すると、タイマ1の動作開始からタイマ1アンダフローまでの期間に、最大で $\pm 256\mu s$ (最短命令実行時間: 8.0μs時)の誤差が発生します。この誤差を考慮にいれてプログラムを設定してください。

タイマ2の停止に関する注意

タイマ2を停止させる場合には、必ずタイマ2アンダフローと重ならないタイミングで停止させてください。

リロードレジスタR2Hへの書き込みに関する注意

タイマ2動作中にタイマ2リロードレジスタR2Hにデータを書き込む場合は、必ずタイマ2アンダフローと重ならないタイミングでデータを書き込んでください。

タイマ2の搬送波出力機能に関する注意

搬送波の“H”期間拡張機能を有効選択時には、リロードレジスタR2Hに書き込むデータは1以上を設定してください。

(4)プログラムカウンタ

プログラムカウンタが内蔵ROMの最終ページより後のページを指定しないように注意してください。

(5)パワーオンリセット


本製品に内蔵のパワーオンリセット回路は、以下の条件のときにリセットを発生します。

- 電源電圧(VDD)を、1ms以内に0Vから2.2Vまで上昇させた場合。
- また以下の条件では、リセットが発生しない場合がありますので、ご注意ください。
- 電源電圧(VDD)を、0Vよりも高い電圧から上昇させた場合。
- 電源電圧(VDD)を、1msよりも長い時間で0Vから2.2Vまで上昇させた場合。

(6)電圧低下検出回路

本製品の電圧低下検出電圧は、マイクロコンピュータの電源電圧推奨動作条件の下限値より低く設定しています。応用製品の電池交換時などにおいて、CPU動作状態のまま推奨動作電圧以下に低下し、検出電圧(VDET)以下になる前に、POF命令の実行によらない不正な発振停止があった場合には、リセットが発生しないため、電源電圧が推奨動作電圧に再上昇しても正常に動作しない可能性があります。

ご使用発振子および、システムクロックの周波数確認と、ご使用発振子での十分な動作確認をお願いします。



図VC-3. VDDとVDET

命令

4282グループは68種の命令を持っています。各命令について、以下の構成で説明します。

(1)命令機能別索引

(2)アルファベット順機械語命令一覧

(3)機能分類別機械語命令一覧(2ページ見開き形式)

(4)命令コード対応表

命令機能別索引及び機械語命令一覧では、以下の記号を用いています。

記号

記号	内 容	記号	内 容
A	レジスタ A(4ビット)	D	ポートD(8ビット)
B	レジスタ B(4ビット)	E	ポートE(3ビット)
DR	レジスタ D(3ビット)	G	ポートG(4ビット)
ER	レジスタ E(8ビット)	CARR	ポートCARR(1ビット)
V1	タイマ制御レジスタ V1(3ビット)	CAR	フラグCAR(1ビット)
V2	タイマ制御レジスタ V2(4ビット)	x	16進変数
PU0	ブルダウン制御レジスタ PU0(4ビット)	y	16進変数
PU1	ブルダウン制御レジスタ PU1(4ビット)	p	16進変数
LO	論理演算選択レジスタ LO(2ビット)	n	即値を表す16進数
X	レジスタ X(2ビット)	j	即値を表す16進数
Y	レジスタ Y(4ビット)	A3 A2 A1 A0	16進変数Aの2進表記(他も同様)
DP	データポインタ(6ビット) (レジスタX, Yで構成)		
PC	プログラムカウンタ(11ビット)	()	データの移動する方向
PCH	プログラムカウンタの上位4ビット	-	レジスタ、メモリなどの内容
PCL	プログラムカウンタの下位7ビット	M(DP)	否定、命令実行後もフラグは不变
SK	スタッカレジスタ(11ビット×4)	a	データポインタで指定されたRAMの番地
SP	スタッカポインタ(2ビット)	p, a	a6 a5 a4 a3 a2 a1 a0 番地を示すラベル
CY	キャリーフラグ		p3 p2 p1 p0 ページ内の a6 a5 a4 a3 a2 a1 a0 番地を示すラベル
R1	タイマ1リロードレジスタ		
T1	タイマ1	C	16進数 C + 16進数 × (他も同様)
T1F	タイマ1アンダフローフラグ	+	
R2H	タイマ2リロードレジスタ	x	
R2L	タイマ2リロードレジスタ	?	?の前に示された状態の判定
T2	タイマ2		レジスタやメモリ間でのデータ交換
T2F	タイマ2アンダフローフラグ		
WDT	ウォッチドッグタイマ		
WDF1	ウォッチドッグタイマフラグ1		
WDF2	ウォッチドッグタイマフラグ2		
URS	最上位ROMコード参照許可フラグ		
P	パワーダウンフラグ		
STCK	システムクロック		
INSTCK	インストラクションクロック		

注 . 4282グループのスキップの方法はスキップが生じた場合、次の命令を無効にするのみで、プログラムカウンタの内容 + 2を実行するわけではありません。したがって、スキップが生じなくてもサイクル数は変化しません。
ただし、TABP p, RT, RTS命令がスキップされた場合、サイクル数は“1”となります。

(1) 命令機能別索引


分類	命令記号	機能	掲載 ページ	分類	命令記号	機能	掲載 ページ
レジスタ間転送命令	TAB	(A) (B)	39	TABP p	LA n	(A) n n = 0 ~ 15	32
	TBA	(B) (A)	41			(SP) (SP) + 1	40
	TAY	(A) (Y)	41			(SK(SP)) (PC)	
	TYA	(Y) (A)	43			(PC _H) p p=0 ~ 15	
	TEAB	(ER ₇ ~ ER ₄) (B) (ER ₃ ~ ER ₀) (A)	42			(PCL) (DR ₂ ~ DR ₀ , A ₃ ~ A ₀)	
	TABE	(B) (ER ₇ ~ ER ₄) (A) (ER ₃ ~ ER ₀)	40			URS=0の場合 (B) (ROM(PC)) _{7 ~ 4} (A) (ROM(PC)) _{3 ~ 0}	
	TDA	(DR ₂ ~ DR ₀) (A ₂ ~ A ₀)	41			URS=1の場合 (CY) (ROM(PC)) ₈ (B) (ROM(PC)) _{7 ~ 4} (A) (ROM(PC)) _{3 ~ 0}	
RAMアドレス命令	LXY x, y	(X) x, x = 0 ~ 3 (Y) y, y = 0 ~ 15	32	演算命令	AM	(PC) (SK(SP)) (SP) (SP) - 1	28
	INY	(Y) (Y) + 1	32		AMC	(A) (A) + (M(DP))	28
	DEY	(Y) (Y) - 1	31		A n	(A) (A) + (M(DP)) + (CY) (CY) Carry	28
RAM・レジスタ間転送命令	TAM j	(A) (M(DP)) (X) (X)EXOR(j) j = 0 ~ 3	41		SC	(A) (A) + n n = 0 ~ 15	28
	XAM j	(A) (M(DP)) (X) (X)EXOR(j) j = 0 ~ 3	44		RC	(CY) 1	36
	XAMD j	(A) (M(DP)) (X) (X)EXOR(j) j = 0 ~ 3 (Y) (Y) - 1	44		SZC	(CY) 0	34
	XAMI j	(A) (M(DP)) (X) (X)EXOR(j) j = 0 ~ 3 (Y) (Y) + 1	44		CMA	(CY) = 0 ?	38
					RAR	(A) (A)	31
					LGOP	[CY] [A ₃ A ₂ A ₁ A ₀] —	34
						論理演算命令 XOR、OR、AND	32
				ビット操作命令	SB j	(M _j (DP)) 1 j = 0 ~ 3	35
					RB j	(M _j (DP)) 0 j = 0 ~ 3	34
					SZB j	(M _j (DP)) = 0 ? j = 0 ~ 3	38
				比較命令	SEAM	(A) = (M(DP)) ?	37
					SEA n	(A) = n ? n = 0 ~ 15	36

分類	命令記号	機能	掲載 ページ	分類	命令記号	機能	掲載 ページ
ブランチ命令	B a	(PC _L) a ₆ ~ a ₀	28	タイミング操作命令	TV1A	(V ₁₂ ~ V ₁₀) (A ₂ ~ A ₀)	43
	BL p, a	(PC _H) p (PC _L) a ₆ ~ a ₀	29		TAB1	(B) (T ₁₇ ~ T ₁₄) (A) (T ₁₃ ~ T ₁₀)	40
	BA a	(PC _L) (a ₆ ~ a ₄ , A ₃ ~ A ₀)	29		T1AB	タイマ1停止時 (V ₁₀ =0) (R ₁₇ ~ R ₁₄) (B) (T ₁₇ ~ T ₁₄) (B) (R ₁₃ ~ R ₁₀) (A) (T ₁₃ ~ T ₁₀) (A)	38
	BLA p, a	(PC _H) p (PC _L) (a ₆ ~ a ₄ , A ₃ ~ A ₀)	29				
サブルーチン呼び出し命令	BM a	(SP) (SP) + 1 (SK(SP)) (PC) (PC _H) 2 (PC _L) a ₆ ~ a ₀	29	タイミング操作命令	SNZT1	タイマ1動作時(V ₁₀ =1), (R ₁₇ ~ R ₁₄) (B) (R ₁₃ ~ R ₁₀) (A)	37
	BML p, a	(SP) (SP) + 1 (SK(SP)) (PC) (PC _H) p p=0 ~ 15 (PC _L) a ₆ ~ a ₀	30		TV2A	(T _{1F}) = 1 ? 次の命令をスキップ後 (T _{1F}) 0	
	BMLA p, a	(SP) (SP) + 1 (SK(SP)) (PC) (PC _H) p p=0 ~ 15 (PC _L) (a ₆ ~ a ₄ , A ₃ ~ A ₀)	30		TAB2	(V ₂₃ ~ V ₂₀) (A ₃ ~ A ₀)	43
					T2AB	(B) (T ₂₇ ~ T ₂₄) (A) (T ₂₃ ~ T ₂₀)	40
リターン命令	RT	(PC) (SK(SP)) (SP) (SP) - 1	35	入出力命令	T2HAB	(R _{2L7} ~ R _{2L4}) (B) (T ₂₇ ~ T ₂₄) (B) (R _{2L3} ~ R _{2L0}) (A) (T ₂₃ ~ T ₂₀) (A)	39
	RTS	(PC) (SK(SP)) (SP) (SP) - 1	35		T2R2L	(R _{2H7} ~ R _{2H4}) (B) (R _{2H3} ~ R _{2H0}) (A)	39
					SNZT2	(T ₂₇ ~ T ₂₄) (R _{2L7} ~ R _{2L4}) (T ₂₃ ~ T ₂₀) (R _{2L3} ~ R _{2L0})	39
						(T _{2F}) = 1 ? 次の命令をスキップ後 (T _{2F}) 0	37
				CLD	(D) 0		30
				SD	(D(Y)) 1 (Y) = 0 ~ 7		36
				RD	(D(Y)) 0 (Y) = 0 ~ 7		35
				SZD	(D(Y)) = 0 ? (Y) = 4 ~ 7		38
				OEA	(E ₁ , E ₀) (A ₁ , A ₀)		33
				IAE	(A ₂ ~ A ₀) (E ₂ ~ E ₀)		31
				OGA	(G) (A)		33
				IAG	(A) (G)		31


分類	命令記号	機能	掲載 ページ
命令 搬送波制御	SCAR	(CAR) 1	36
	RCAR	(CAR) 0	34
その他	NOP	(PC) (PC) + 1	33
	POF	RAMバックアップ	33
	SNZP	(P) = 1 ?	37
	CCK	STCK=f(XIN)に変更	30
	TLOA	(LO1、LO0) (A1、A0)	42
	URSC	(URS) 1	43
	TPU0A	(PU03 ~ PU00) (A3 ~ A0)	42
	TPU1A	(PU13 ~ PU10) (A3 ~ A0)	42
	WRST	(WDF1) 0	44

(2) アルファベット順機械語命令一覧

A n (Add n and accumulator)

機械語 : D8	D0 	語数	サイクル数	フラグ CY	スキップ条件		
		1	1	-	オーバフロー = 0		
機能式 : (A) (A) + n ここで n = 0 ~ 15		分類 : 演算命令 詳細説明 : レジスタAにイミディエイトフィールドの値nを加えます。キャリーフラグ(CY)の内容は変化しません。 演算の結果、オーバフローしなければ次の命令をスキップします。					


AM (Add accumulator and Memory)

機械語 : D8	D0 	語数	サイクル数	フラグ CY	スキップ条件		
		1	1	-	-		
機能式 : (A) (A) + (M(DP))		分類 : 演算命令 詳細説明 : レジスタAにM(DP)の内容を加えます。その結果は、レジスタAに格納されます。キャリーフラグ(CY)の内容は変化しません。					

AMC (Add accumulator, Memory and Carry)

機械語 : D8	D0 	語数	サイクル数	フラグ CY	スキップ条件		
		1	1	0/1	-		
機能式 : (A) (A) + (M(DP)) + (CY) (CY) キャリー		分類 : 演算命令 詳細説明 : レジスタAにM(DP)の内容とキャリーフラグ(CY)の内容を加えます。その結果はレジスタAとフラグCYに格納されます。					

B a (Branch to address a)

機械語 : D8	D0 	語数	サイクル数	フラグ CY	スキップ条件		
		1	1	-	-		
機能式 : (PC _L) a6 ~ a0		分類 : ブランチ命令 詳細説明 : ページ内ブランチ : 同一ページのa番地へブランチします。					

BA a (Branch to address a + Accumulator)

機械語 : D8	D0															
<table border="1" style="display: inline-table; vertical-align: middle;"><tr><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td></tr><tr><td>2</td></tr></table>	0	0	0	0	0	0	0	0	1	2	<table border="1" style="display: inline-table; vertical-align: middle;"><tr><td>0</td><td>0</td><td>1</td></tr><tr><td>16</td></tr></table>	0	0	1	16	
0	0	0	0	0	0	0	0	1								
2																
0	0	1														
16																
<table border="1" style="display: inline-table; vertical-align: middle;"><tr><td>1</td><td>1</td><td>a6</td><td>a5</td><td>a4</td><td>a3</td><td>a2</td><td>a1</td><td>a0</td></tr><tr><td>2</td></tr></table>	1	1	a6	a5	a4	a3	a2	a1	a0	2	<table border="1" style="display: inline-table; vertical-align: middle;"><tr><td>1</td><td>8</td><td>+a</td><td>a</td></tr><tr><td>16</td></tr></table>	1	8	+a	a	16
1	1	a6	a5	a4	a3	a2	a1	a0								
2																
1	8	+a	a													
16																

語数	サイクル数	フラグ CY	スキップ条件
2	2	-	-

分類 : ブランチ命令
詳細説明 : ページ内ブランチ : 同一ページ内のa番地の下位4ビットをレジスタAの内容で置換したa6a5a4A3A2A1A0番地にブランチします。

機能式 : (PCL) a6 ~ a4, A3 ~ A0

BL p,a (Branch Long to address a in page p)

機械語 : D8	D0															
<table border="1" style="display: inline-table; vertical-align: middle;"><tr><td>0</td><td>0</td><td>0</td><td>1</td><td>1</td><td>p3</td><td>p2</td><td>p1</td><td>p0</td></tr><tr><td>2</td></tr></table>	0	0	0	1	1	p3	p2	p1	p0	2	<table border="1" style="display: inline-table; vertical-align: middle;"><tr><td>0</td><td>3</td><td>p</td></tr><tr><td>16</td></tr></table>	0	3	p	16	
0	0	0	1	1	p3	p2	p1	p0								
2																
0	3	p														
16																
<table border="1" style="display: inline-table; vertical-align: middle;"><tr><td>1</td><td>1</td><td>a6</td><td>a5</td><td>a4</td><td>a3</td><td>a2</td><td>a1</td><td>a0</td></tr><tr><td>2</td></tr></table>	1	1	a6	a5	a4	a3	a2	a1	a0	2	<table border="1" style="display: inline-table; vertical-align: middle;"><tr><td>1</td><td>8</td><td>+a</td><td>a</td></tr><tr><td>16</td></tr></table>	1	8	+a	a	16
1	1	a6	a5	a4	a3	a2	a1	a0								
2																
1	8	+a	a													
16																

語数	サイクル数	フラグ CY	スキップ条件
2	2	-	-

分類 : ブランチ命令
詳細説明 : ページ外ブランチ : pページのa番地へブランチします。

機能式 : (PCH) p
(PCL) a6 ~ a0
(注)

注意 : p は M34282M1 の場合、0 ~ 7
M34282M2/E2 の場合、0 ~ 15

BLA p,a (Branch Long to address a in page p)

機械語 : D8	D0															
<table border="1" style="display: inline-table; vertical-align: middle;"><tr><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td></tr><tr><td>2</td></tr></table>	0	0	0	0	1	0	0	0	0	2	<table border="1" style="display: inline-table; vertical-align: middle;"><tr><td>0</td><td>1</td><td>0</td></tr><tr><td>16</td></tr></table>	0	1	0	16	
0	0	0	0	1	0	0	0	0								
2																
0	1	0														
16																
<table border="1" style="display: inline-table; vertical-align: middle;"><tr><td>1</td><td>1</td><td>a6</td><td>a5</td><td>a4</td><td>p3</td><td>p2</td><td>p1</td><td>p0</td></tr><tr><td>2</td></tr></table>	1	1	a6	a5	a4	p3	p2	p1	p0	2	<table border="1" style="display: inline-table; vertical-align: middle;"><tr><td>1</td><td>8</td><td>+a</td><td>p</td></tr><tr><td>16</td></tr></table>	1	8	+a	p	16
1	1	a6	a5	a4	p3	p2	p1	p0								
2																
1	8	+a	p													
16																

語数	サイクル数	フラグ CY	スキップ条件
2	2	-	-

分類 : ブランチ命令
詳細説明 : ページ外ブランチ : pページのa番地の下位4ビットをレジスタAの内容で置換したa6a5a4A3A2A1A0番地にブランチします。

機能式 : (PCH) p
(PCL) a6 ~ a4 A3 ~ A0
(注)

注意 : p は M34282M1 の場合、0 ~ 7
M34282M2/E2 の場合、0 ~ 15

BM a (Branch and Mark to address a in page 2)




機械語 : D8	D0														
<table border="1" style="display: inline-table; vertical-align: middle;"><tr><td>1</td><td>0</td><td>a6</td><td>a5</td><td>a4</td><td>a3</td><td>a2</td><td>a1</td><td>a0</td></tr><tr><td>2</td></tr></table>	1	0	a6	a5	a4	a3	a2	a1	a0	2	<table border="1" style="display: inline-table; vertical-align: middle;"><tr><td>1</td><td>a</td><td>a</td></tr><tr><td>16</td></tr></table>	1	a	a	16
1	0	a6	a5	a4	a3	a2	a1	a0							
2															
1	a	a													
16															

語数	サイクル数	フラグ CY	スキップ条件
1	1	-	-




分類 : サブルーチン呼び出し命令
詳細説明 : 2ページのサブルーチン呼び出し : 2ページのa番地のサブルーチンを呼び出します。

機能式 : (SK(SP)) (PC)
(SP) (SP) + 1
(PCH) 2
(PCL) a6 ~ a0

BML p,a (Branch and Mark Long to address a in page p)

機械語 : D8	D0	語数	サイクル数	フラグ C Y	スキップ条件
		2	2	-	-
					
分類 : サブルーチン呼び出し命令					
詳細説明 : サブルーチン呼び出し : pページのa番地のサブルーチンを呼び出します。					
機能式 : (SK(SP)) (PC) (SP) (SP) + 1 (PCH) p (pcl) a6 ~ a0 (注)					
注意 : p は M34282M1 の場合、0 ~ 7 M34282M2/E2 の場合、0 ~ 15					


BMLA p, a (Branch and Mark Long to address a in page p)

機械語 : D8	D0	語数	サイクル数	フラグ C Y	スキップ条件
		2	2	-	-
					
分類 : サブルーチン呼び出し命令					
詳細説明 : サブルーチン呼び出し : pページa番地の下位4ビットをレジスタ Aの内容で置換したa6a5a4A3A2A1A0番地のサブルーチンを呼び出します。					
機能式 : (SK(SP)) (PC) (SP) (SP) + 1 (PCH) p (pcl) (a6 ~ a4, A3 ~ A0) (注)					
注意 : p は M34282M1 の場合、0 ~ 7 M34282M2/E2 の場合、0 ~ 15					


CCK (Change system Clock to f(XIN))

機械語 : D8	D0	語数	サイクル数	フラグ C Y	スキップ条件
		1	1	-	-
機能式 : STCK = f(XIN)に変更					
分類 : その他					
詳細説明 : システムクロック(STCK)を、f(XIN)/8からf(XIN)に変更します。 この命令は、必ず第0ページの0番地で実行してください。					

CLD (Clear port D)

機械語 : D8	D0	語数	サイクル数	フラグ C Y	スキップ条件
		1	1	-	-
機能式 : (D) 1					
分類 : 入出力命令					
詳細説明 : ポートDをクリア(0)します(ハイインピーダンス状態)					


CMA (CoMplement of Accumulator)

機械語 : D8	D0 	語数 1	サイクル数 1	フラグ CY -	スキップ条件 -				
機能式 : (A) (Ā)	分類 : 演算命令 詳細説明 : レジスタAの内容の1の補数をレジスタAに格納します。								

DEY (DEcrement register Y)

機械語 : D8	D0 	語数 1	サイクル数 1	フラグ CY -	スキップ条件 (Y) = 15				
機能式 : (Y) (Y) - 1	分類 : RAMアドレス命令 詳細説明 : レジスタYの内容を -1 します。その結果、レジスタYの内容が "15" であれば、次の命令をスキップします。								



IAE (Input Accumulator from port E)

機械語 : D8	D0 	語数 1	サイクル数 1	フラグ CY -	スキップ条件 -				
機能式 : (A2 ~ A0) (E2 ~ E0)	分類 : 入出力命令 詳細説明 : ポートEの内容を、レジスタAに転送します。								



IAG (Input Accumulator from port PG)

機械語 : D8	D0 	語数 1	サイクル数 1	フラグ CY -	スキップ条件 -				
機能式 : (A) (G)	分類 : 入出力命令 詳細説明 : ポートGの内容を、レジスタAに転送します。								

INY (INcrement register Y)

機械語 : D8	D0  	語数	サイクル数	フラグ C Y	スキップ条件
		1	1	-	(Y) = 0
機能式 : (Y)	分類 : RAMアドレス命令				
(Y) + 1	詳細説明 : レジスタYの内容を + 1 します。その結果、レジスタYの内容が“0”であれば、次の命令をスキップします。				



LA n (Load n in Accumulator)

機械語 : D8	D0  	語数	サイクル数	フラグ C Y	スキップ条件
		1	1	-	連続記述
機能式 : (A)	分類 : 演算命令				
n ここで n = 0 ~ 15	詳細説明 : イミディエイトフィールドの値nをレジスタAにロードします。 複数のLA命令を連続して記述し、実行する場合、最初に記述したLA命令を除くLA命令はスキップされます。				


LGOP (LoGic OPeration between accumulator and register E)

機械語 : D8	D0  	語数	サイクル数	フラグ C Y	スキップ条件
		1	1	-	-
機能式 : 論理演算命令 XOR, OR, AND	分類 : 演算命令				
	詳細説明 : 論理演算選択レジスタLOで選択された論理演算をレジスタAの内容とレジスタEの下位4ビットの内容とで実行し、その結果をレジスタAに格納します。				

LXY x,y (Load register X and Y with x and y)

機械語 : D8	D0  	語数	サイクル数	フラグ C Y	スキップ条件
		1	1	-	連続記述
機能式 : (X)	分類 : RAMアドレス命令				
x, x = 0 ~ 3 (Y) y, y = 0 ~ 15	詳細説明 : イミディエイトフィールドの値xをレジスタXへロードし、イミディエイトフィールドの値yをレジスタYへロードします。複数のLXY命令を連続して記述し、実行する場合は、最初に記述したLXY命令を除くLXY命令はスキップされます。				

NOP (No OPeration)

機械語 : D8	D0 	語数	サイクル数	フラグ C Y	スキップ条件
機能式 : (PC) (PC) + 1		分類 : その他	詳細説明 : ノーオペレーション		

OEA (Output port E from Accumulator)

機械語 : D8	D0 	語数	サイクル数	フラグ C Y	スキップ条件
機能式 : (E1, E0) (A1, A0)		分類 : 入出力命令	詳細説明 : レジスタAの内容を、ポートEに出力します。		



OGA (Output port G from Accumulator)

機械語 : D8	D0 	語数	サイクル数	フラグ C Y	スキップ条件
機能式 : (G) (A)		分類 : 入出力命令	詳細説明 : レジスタAの内容を、ポートGに出力します。		

POF (Power OFF)

機械語 : D8	D0 	語数	サイクル数	フラグ C Y	スキップ条件
機能式 : RAM バックアップ		分類 : その他	詳細説明 : システムをRAMバックアップ状態にします。		


RAR (Rotate Accumulator Right)

機械語 : D8	D0 	語数 1	サイクル数 1	フラグ CY 0/1	スキップ条件 -
機能式 : 		分類 : 演算命令	詳細説明 : キャリーフラグ(CY)を含め、レジスタAを右へ1ビットローテーションします。		


RB j (Reset Bit)

機械語 : D8	D0 	語数 1	サイクル数 1	フラグ CY -	スキップ条件 -
機能式 : (Mj(DP)) 0 ただし j = 0 ~ 3		分類 : ビット操作命令	詳細説明 : M(DP)の内容の第jビット(イミディエイトフィールドの値jで指定されたビット)をクリア(0)します。		



RC (Reset Carry flag)

機械語 : D8	D0 	語数 1	サイクル数 1	フラグ CY 0	スキップ条件 -
機能式 : (CY) 0		分類 : 演算命令	詳細説明 : キャリーフラグ(CY)をクリア(0)します。		

RCAR (Reset CAR flag)

機械語 : D8	D0 	語数 1	サイクル数 1	フラグ CY -	スキップ条件 -
機能式 : (CAR) 0		分類 : 搬送波制御命令	詳細説明 : ポートCARR出力フラグをクリア(0)します。		



RD (Reset port D specified by register Y)

機械語 : D8	D0  	語数	サイクル数	フラグ C Y	スキップ条件
		1	1	-	-
機能式 : (D(Y))	0、(Y) = 0 ~ 7				
	分類 : 入出力命令 詳細説明 : ポートDのレジスタYで指定されたポートをクリア(0)します(ハイインピーダンス状態)。				

RT (ReTurn from subroutine)

機械語 : D8	D0  	語数	サイクル数	フラグ C Y	スキップ条件
		1	2	-	-
機能式 : (SP)	(SP) - 1				
(PC)	(SK(SP))				
	分類 : リターン命令 詳細説明 : サブルーチンから、そのサブルーチンを呼んだルーチンに戻ります。				


RTS (ReTurn from subroutine and Skip)

機械語 : D8	D0  	語数	サイクル数	フラグ C Y	スキップ条件
		1	2	-	無条件スキップ
機能式 : (SP)	(SP) - 1				
(PC)	(SK(SP))				
	分類 : リターン命令 詳細説明 : サブルーチンから、そのサブルーチンを呼んだルーチンに戻り、次の命令を無条件にスキップします。				


SB j (Set Bit)

機械語 : D8	D0  	語数	サイクル数	フラグ C Y	スキップ条件
		1	1	-	-
機能式 : (Mj(DP))	1 ただし j = 0 ~ 3				
	分類 : ビット操作命令 詳細説明 : M(DP)の内容の第jビット(イミディエイトフィールドの値jで指定されたビット)をセット(1)します。				


SC (Set Carry flag)

機械語 : D8	D0 	語数	サイクル数	フラグ CY	スキップ条件
		1	1	1	-
機能式 : (CY) 1	分類 : 演算命令 詳細説明 : キャリーフラグ(CY)をセット(1)します。				



SCAR (Set CAR flag)

機械語 : D8	D0 	語数	サイクル数	フラグ CY	スキップ条件
		1	1	-	-
機能式 : (CAR) 1	分類 : 搬送波制御命令 詳細説明 : ポートCARR出力フラグ(CAR)をセット(1)します。				

SD (Set port D specified by register Y)

機械語 : D8	D0 	語数	サイクル数	フラグ CY	スキップ条件
		1	1	-	-
機能式 : (D(Y)) 1 (Y) = 0 ~ 7	分類 : 入出力命令 詳細説明 : ポートDのレジスタYで指定されたポートをセット(1)します。				


SEA n (Skip Equal, Accumulator with immediate data n)

機械語 : D8	D0  	語数	サイクル数	フラグ CY	スキップ条件
		2	2	-	(A) = n n = 0 ~ 15
機能式 : (A) = n ? ここで n = 0 ~ 15	分類 : 比較命令 詳細説明 : レジスタAの内容とイミディエイトフィールドの値nとが等しければ、次の命令をスキップします。				


SEAM (Skip Equal, Accumulator with Memory)

機械語 : D8	D0 	語数 1	サイクル数 1	フラグ CY -	スキップ条件			
					(A) = (M(DP))			
機能式 : (A) = (M(DP)) ?	分類 : 比較命令 詳細説明 : レジスタAの内容とM(DP)の内容とが等しければ、次の命令をスキップします。							

SNZP (Skip if Non Zero condition of Power down flag)

機械語 : D8	D0 	語数 1	サイクル数 1	フラグ CY -	スキップ条件			
					(P) = 1			
機能式 : (P) = 1 ?	分類 : その他 詳細説明 : パワーダウンフラグ(P)が"1"のとき、次の命令をスキップします。スキップ後もフラグPは変化しません。							


SNZT1 (Skip if Non Zero condition of Timer 1 underflow flag)

機械語 : D8	D0 	語数 1	サイクル数 1	フラグ CY -	スキップ条件			
					(T1F) = 1			
機能式 : (T1F) = 1 ? スキップ後 (T1F) 0	分類 : タイマ操作命令 詳細説明 : タイマ1アンダフローフラグ(T1F)が"1"のとき、次の命令をスキップします。スキップ後、フラグT1Fをクリア(0)します。							


SNZT2 (Skip if Non Zero condition of Timer 2 underflow flag)

機械語 : D8	D0 	語数 1	サイクル数 1	フラグ CY -	スキップ条件			
					(T2F) = 1			
機能式 : (T2F) = 1 ? スキップ後 (T2F) 0	分類 : タイマ操作命令 詳細説明 : タイマ2アンダフローフラグ(T2F)が"1"のとき、次の命令をスキップします。スキップ後、フラグT2Fをクリア(0)します。							


SZB j (Skip if Zero, Bit)

機械語 : D8	D0 	語数 1	サイクル数 1	フラグ CY -	スキップ条件				
					(Mj(DP)) = 0 ただし j = 0 ~ 3				
機能式 : (Mj(DP)) = 0 ? ただし j = 0 ~ 3					分類 : ビット操作命令 詳細説明 : M(DP)の内容の第jビット(イミディエイトフィールドの値jで指定されたビット)の内容が"0"のとき、次の命令をスキップします。				

SZC (Skip if Zero, Carry flag)

機械語 : D8	D0 	語数 1	サイクル数 1	フラグ CY -	スキップ条件				
					(CY) = 0				
機能式 : (CY) = 0 ?					分類 : 演算命令 詳細説明 : キャリーフラグ(CY)の内容が"0"のとき、次の命令をスキップします。				



SZD (Skip if Zero, port D specified by register Y)

機械語 : D8	D0  	語数 2	サイクル数 2	フラグ CY -	スキップ条件				
					(D(Y)) = 0 (Y) = 4 ~ 7				
機能式 : (D(Y)) = 0 ? (Y) = 4 ~ 7					分類 : 入出力命令 詳細説明 : ポートDのレジスタYで指定されたポートの内容が"0"のとき、次の命令をスキップします。				


T1AB (Transfer data to timer 1 and register R1 from Accumulator and register B)

機械語 : D8	D0 	語数 1	サイクル数 1	フラグ CY -	スキップ条件				
					-				
機能式 : タイマ1停止時(V10 = 0) (R17 ~ R14) (B)、(R13 ~ R10) (A) (T17 ~ T14) (B)、(T13 ~ T10) (A) タイマ1動作時(V10 = 1) (R17 ~ R14) (B)、(R13 ~ R10) (A)					分類 : タイマ操作命令 詳細説明 : 停止時(V10 = 0)にはレジスタAとレジスタBの内容を、タイマ1とタイマ1リロードレジスタR1に転送します。 動作時(V10 = 1)にはレジスタAとレジスタBの内容を、リロードレジスタR1にのみ転送します。				



T2AB (Transfer data to timer 2 and register R2L from Accumulator and register B)

機械語 : D8	D0  	語数	サイクル数	フラグ C Y	スキップ条件
		1	1	-	-
機能式 : (R2L7 ~ R2L4) (B) (R2L3 ~ R2L0) (A) (T27 ~ T24) (B) (T23 ~ T20) (A)	分類 : タイマ操作命令 詳細説明 : レジスタAとレジスタBの内容を、タイマ2とタイマ2リロードレジスタR2Lに転送します。				

T2HAB (Transfer data to register R2H from Accumulator and register B)

機械語 : D8	D0  	語数	サイクル数	フラグ C Y	スキップ条件
		1	1	-	-
機能式 : (R2H7 ~ R2H4) (B) (R2H3 ~ R2H0) (A)	分類 : タイマ操作命令 詳細説明 : レジスタAとレジスタBの内容を、リロードレジスタR2Hに転送します。				

T2R2L (Transfer data to timer 2 from register R2L)

機械語 : D8	D0  	語数	サイクル数	フラグ C Y	スキップ条件
		1	1	-	-
機能式 : (T27 ~ T24) (R2L7 ~ R2L4) (T23 ~ T20) (R2L3 ~ R2L0)	分類 : タイマ操作命令 詳細説明 : リロードレジスタR2Lの内容をタイマ2に転送します。				

TAB (Transfer data to Accumulator from register B)

機械語 : D8	D0  	語数	サイクル数	フラグ C Y	スキップ条件
		1	1	-	-
機能式 : (A) (B)	分類 : レジスタ間転送命令 詳細説明 : レジスタBの内容を、レジスタAに転送します。				


TAB1 (Transfer data to Accumulator and register B from timer 1)

機械語 : D8	D0  	語数	サイクル数	フラグ CY	スキップ条件
		1	1	-	-
機能式 : (B) (T17 ~ T14) (A) (T13 ~ T10)	分類 : タイマ操作命令 詳細説明 : タイマ1の内容を、レジスタAとレジスタBに転送します。				



TAB2 (Transfer data to Accumulator and register B from timer 2)

機械語 : D8	D0  	語数	サイクル数	フラグ CY	スキップ条件
		1	1	-	-
機能式 : (B) (T27 ~ T24) (A) (T23 ~ T20)	分類 : タイマ操作命令 詳細説明 : タイマ2の内容を、レジスタAとレジスタBに転送します。				



TABE (Transfer data to Accumulator and register B from register E)

機械語 : D8	D0  	語数	サイクル数	フラグ CY	スキップ条件
		1	1	-	-
機能式 : (B) (ER7 ~ ER4) (A) (ER3 ~ ER0)	分類 : レジスタ間転送命令 詳細説明 : レジスタEの内容を、レジスタA及びレジスタBに転送します。				



TABP p (Transfer data to Accumulator and register B from Program memory in page p)

機械語 : D8	D0  	語数	サイクル数	フラグ CY	スキップ条件
		1	3	-	0/1
機能式 : (SK(SP)) (PC) (SP) (SP) + 1 (PCH) p (注) (PCL) (DR2 ~ DR0, A3 ~ A0) URS = 0 の場合 (B) (ROM(PC))7 ~ 4, (A) (ROM(PC))3 ~ 0 URS = 1 の場合 (CY) (ROM(PC))8 (B) (ROM(PC))7 ~ 4, (A) (ROM(PC))3 ~ 0 (SP) (SP) - 1, (PC) (SK(SP))	分類 : 演算命令 詳細説明 : フラグURSがクリア(0)されている場合には、pページのレジスタDとレジスタAで指定された(DR2DR1DR0A3A2A1A0)番地のROMパターンのうちビット7 ~ 4をレジスタBへ、ビット3 ~ 0をレジスタAに転送します。 CY=0/1: フラグURSがセット(1)されている場合(URSC命令実行後)には、ROM/パターンのビット8もフラグCYに転送します。 (この命令を実行するときは、スタックを1段使用します。) 注意: pはM34282M1の場合、0 ~ 7 pはM34282M2/E2の場合、0 ~ 15				



TAM j (Transfer data to Accumulator from Memory)

機械語 : D8	D0 	語数	サイクル数	フラグ C Y	スキップ条件
		1	1	-	-
機能式 : (A) (M(DP)) (X) (X)EXOR(j) j = 0 ~ 3	分類 : RAM・レジスタ間転送命令 詳細説明 : M(DP)の内容をレジスタAに転送した後、レジスタXとイミディエイトフィールドの値jとの排他的論理和をとり、その結果をレジスタXに格納します。				


TAY (Transfer data to Accumulator from register Y)

機械語 : D8	D0 	語数	サイクル数	フラグ C Y	スキップ条件
		1	1	-	-
機能式 : (A) (Y)	分類 : レジスタ間転送命令 詳細説明 : レジスタYの内容を、レジスタAに転送します。				

TBA (Transfer data to register B from Accumulator)

機械語 : D8	D0 	語数	サイクル数	フラグ C Y	スキップ条件
		1	1	-	-
機能式 : (B) (A)	分類 : レジスタ間転送命令 詳細説明 : レジスタAの内容を、レジスタBに転送します。				



TDA (Transfer data to register D from Accumulator)

機械語 : D8	D0 	語数	サイクル数	フラグ C Y	スキップ条件
		1	1	-	-
機能式 : (DR2 ~ DR0) (A2 ~ A0)	分類 : レジスタ間転送命令 詳細説明 : レジスタAの内容を、レジスタDに転送します。				



TEAB (Transfer data to register E from Accumulator and register B)

機械語 : D8	D0  	語数	サイクル数	フラグ CY	スキップ条件		
		1	1	-	-		
機能式 : (ER7 ~ ER4) (B) (ER3 ~ ER0) (A)		分類 : レジスタ間転送命令 詳細説明 : レジスタA及びレジスタBの内容を、レジスタEに転送します。					


TLOA (Transfer data to register LO from Accumulator)

機械語 : D8	D0  	語数	サイクル数	フラグ CY	スキップ条件		
		1	1	-	-		
機能式 : (LO1、LO0) (A1、A0)		分類 : その他 詳細説明 : レジスタAの内容を、論理演算選択レジスタLOに転送します。					

TPU0A (Transfer data to register PU0 from Accumulator)

機械語 : D8	D0  	語数	サイクル数	フラグ CY	スキップ条件		
		1	1	-	-		
機能式 : (PU03 ~ PU00) (A3 ~ A0)		分類 : その他 詳細説明 : レジスタAの内容を、レジスタPU0に転送します。					



TPU1A (Transfer data to register PU1 from Accumulator)

機械語 : D8	D0  	語数	サイクル数	フラグ CY	スキップ条件		
		1	1	-	-		
機能式 : (PU13 ~ PU10) (A3 ~ A0)		分類 : その他 詳細説明 : レジスタAの内容を、レジスタPU1に転送します。					

TV1A (Transfer data to register V1 from Accumulator)

機械語 : D8	D0  	語数	サイクル数	フラグ C Y	スキップ条件		
		1	1	-	-		
機能式 : (V12 ~ V10) (A2 ~ A0)		分類 : タイマ操作命令 詳細説明 : レジスタAの内容を、レジスタV1に転送します。					

TV2A (Transfer data to register V2 from Accumulator)

機械語 : D8	D0  	語数	サイクル数	フラグ C Y	スキップ条件		
		1	1	-	-		
機能式 : (V23 ~ V20) (A3 ~ A0)		分類 : タイマ操作命令 詳細説明 : レジスタAの内容を、レジスタV2に転送します。					


TYA (Transfer data to register Y from Accumulator)

機械語 : D8	D0  	語数	サイクル数	フラグ C Y	スキップ条件		
		1	1	-	-		
機能式 : (Y) (A)		分類 : レジスタ間転送命令 詳細説明 : レジスタAの内容を、レジスタYに転送します。					



URSC (Sets Upper ROM Code reference enable flag)

機械語 : D8	D0  	語数	サイクル数	フラグ C Y	スキップ条件		
		1	1	-	-		
機能式 : (URS) 1		分類 : その他 詳細説明 : 最上位ROMコード参照許可フラグ(URS)をセット(1)します。					



WRST(Watchdog timer ReSeT)

機械語 : D8	D0  	語数	サイクル数	フラグ C Y	スキップ条件
		1	1	-	-
機能式 : (WDF1) 0	分類 : その他 詳細説明 : ウオッチドッグタイマフラグ(WDF1)を初期化します。				



XAM j (eXchange Accumulator and Memory data)

機械語 : D8	D0  	語数	サイクル数	フラグ C Y	スキップ条件
		1	1	-	-
機能式 : (A) (M(DP)) (X) (X)EXOR(j) j = 0 ~ 3	分類 : RAM・レジスタ間転送命令 詳細説明 : M(DP)の内容とレジスタAの内容を交換した後、レジスタXとイミディエイトフィールドの値との排他的論理和をとり、その結果をレジスタXに格納します。				

XAMD j (eXchange Accumulator and Memory data and Decrement register Y and skip)

機械語 : D8	D0  	語数	サイクル数	フラグ C Y	スキップ条件
		1	1	-	(Y) = 15
機能式 : (A) (M(DP)) (X) (X)EXOR(j) j = 0 ~ 3 (Y) (Y) - 1	分類 : RAM・レジスタ間転送命令 詳細説明 : M(DP)の内容とレジスタAの内容を交換した後、レジスタXとイミディエイトフィールドの値との排他的論理和をとり、その結果をレジスタXに格納します。 また、レジスタYの内容を - 1 し、その結果が 15 のとき、次の命令をスキップします。				

XAMI j (eXchange Accumulator and Memory data and Increment register Y and skip)

機械語 : D8	D0  	語数	サイクル数	フラグ C Y	スキップ条件
		1	1	-	(Y) = 0
機能式 : (A) (M(DP)) (X) (X)EXOR(j) j = 0 ~ 3 (Y) (Y) + 1	分類 : RAM・レジスタ間転送命令 詳細説明 : M(DP)の内容とレジスタAの内容を交換した後、レジスタXとイミディエイトフィールドの値との排他的論理和をとり、その結果をレジスタXに格納します。 また、レジスタYの内容を + 1 し、その結果が 0 のとき、次の命令をスキップします。				

(3) 機能分類別機械語命令一覧

分類	命令記号	命令コード								語数	サイクル数	機能	
		D ₈	D ₇	D ₆	D ₅	D ₄	D ₃	D ₂	D ₁	D ₀			
レジスタ間転送命令	TAB	0	0	0	0	1	1	1	1	0	0 1 E	1	1 (A) (B)
	TBA	0	0	0	0	0	1	1	1	0	0 0 E	1	1 (B) (A)
	TAY	0	0	0	0	1	1	1	1	1	0 1 F	1	1 (A) (Y)
	TYA	0	0	0	0	0	1	1	0	0	0 0 C	1	1 (Y) (A)
	TEAB	0	0	0	0	1	1	0	1	0	0 1 A	1	1 (ER7 ~ ER4) (B), (ER3 ~ ER0) (A)
	TABE	0	0	0	1	0	1	0	1	0	0 2 A	1	1 (B) (ER7 ~ ER4), (A) (ER3 ~ ER0)
	TDA	0	0	0	1	0	1	0	0	1	0 2 9	1	1 (DR2 ~ DR0) (A2 ~ A0)
RAMアドレス命令	LXY x, y	0	1	1	x ₁	x ₀	y ₃	y ₂	y ₁	y ₀	0 C y + x	1	1 (X) x, x=0~3 (Y) y, y=0~15
	INY	0	0	0	0	1	0	0	1	1	0 1 3	1	1 (Y) (Y)+1
	DEY	0	0	0	0	1	0	1	1	1	0 1 7	1	1 (Y) (Y)-1
RAMレジスタ間転送命令	TAM j	0	0	1	1	0	0	1	j ₁	j ₀	0 6 4 + j	1	1 (A) (M(DP)) (X) (X) EXOR (j) j=0~3
	XAM j	0	0	1	1	0	0	0	j ₁	j ₀	0 6 j	1	1 (A)↔(M(DP)) (X) (X) EXOR (j) j=0~3
	XAMD j	0	0	1	1	0	1	1	j ₁	j ₀	0 6 C + j	1	1 (A)↔(M(DP)) (X) (X) EXOR (j) (Y) (Y)-1, j=0~3
	XAMI j	0	0	1	1	0	1	0	j ₁	j ₀	0 6 8 + j	1	1 (A)↔(M(DP)) (X) (X) EXOR (j) (Y) (Y)+1, j=0~3

スキップ条件	フラグ CY	詳 細 説 明
		<p>レジスタBの内容をレジスタAに転送します。</p> <p>レジスタAの内容をレジスタBに転送します。</p> <p>レジスタYの内容をレジスタAに転送します。</p> <p>レジスタAの内容をレジスタYに転送します。</p> <p>レジスタA及びレジスタBの内容をレジスタEに転送します。</p> <p>レジスタEの内容をレジスタA及びレジスタBに転送します。</p> <p>レジスタAの内容をレジスタDに転送します。</p>
連続記述 (Y) = 0 (Y) = 15		<p>イミディエイトフィールドの値x をレジスタXへロードし、イミディエイトフィールドの値yをレジスタYへロードします。 複数のLXY命令を連続して記述し、実行する場合は、最初に記述したLXY命令を除くLXY命令はスキップされます。</p> <p>レジスタYの内容を + 1 します。その結果レジスタ Yの内容が0であれば、次の命令をスキップします。</p> <p>レジスタYの内容を - 1 します。その結果、レジスタ Yの内容が15であれば次の命令をスキップします。</p>
(Y) = 15 (Y) = 0	-	<ul style="list-style-type: none"> - M (D P) の内容をレジスタ A に転送した後、レジスタ X とイミディエイトフィールドの値 j との排他的論理和をとり、その結果をレジスタ X に格納します。 - M (D P) の内容とレジスタ A の内容を交換した後、レジスタ X とイミディエイトフィールドの値 j との排他的論理和をとり、その結果をレジスタ X に格納します。 <p>また、レジスタ Y の内容を - 1 し、その結果が 15 の時、次の命令をスキップします。</p> <ul style="list-style-type: none"> - M (D P) の内容とレジスタ A の内容を交換した後、レジスタ X とイミディエイトフィールドの値 j との排他的論理和をとり、その結果をレジスタ X に格納します。 また、レジスタ Y の内容を + 1 し、その結果が 0 の時、次の命令をスキップします。

分類	命令記号	命令コード								語数	サイクル数	機能		
		D ₈	D ₇	D ₆	D ₅	D ₄	D ₃	D ₂	D ₁	D ₀				
演算命令	LA n	0	1	0	1	1	n ₃	n ₂	n ₁	n ₀	0 B n	1	1	(A) n, n=0~15
	TABP p	0	1	0	0	1	p ₃	p ₂	p ₁	p ₀	0 9 p	1	3	(SK(SP)) (PC),(SP) (SP)+1 (PC _H) p (注) (PC _L) DR ₂ ~DR ₀ , A ₃ ~A ₀ URS=0 の場合 (B) (ROM(PC)) _{7~4} (A) (ROM(PC)) _{3~0} URS=1 の場合 (CY) (ROM(PC)) ₈ (B) (ROM(PC)) _{7~4} (A) (ROM(PC)) _{3~0} (SP) (SP)-1,(PC) (SK(SP))
	AM	0	0	0	0	0	1	0	1	0	0 0 A	1	1	(A) (A)+(M(DP))
	AMC	0	0	0	0	0	1	0	1	1	0 0 B	1	1	(A) (A)+(M(DP))+CY (CY) キャリー
	A n	0	1	0	1	0	n ₃	n ₂	n ₁	n ₀	0 A n	1	1	(A) (A)+n, n=0~15
	SC	0	0	0	0	0	0	1	1	1	0 0 7	1	1	(CY) 1
	RC	0	0	0	0	0	0	1	1	0	0 0 6	1	1	(CY) 0
	SZC	0	0	0	1	0	1	1	1	1	0 2 F	1	1	(CY)=0?
	CMA	0	0	0	0	1	1	1	0	0	0 1 C	1	1	(A) (A)
	RAR	0	0	0	0	1	1	1	0	1	0 1 D	1	1	CY A ₃ A ₂ A ₁ A ₀
ビット操作命令	LGOP	0	0	1	0	0	0	0	0	1	0 4 1	1	1	論理演算命令 XOR,OR,AND
	SB j	0	0	1	0	1	1	1	j ₁	j ₀	0 5 C + j	1	1	(Mj(DP)) 1, j = 0~3
	RB j	0	0	1	0	0	1	1	j ₁	j ₀	0 4 C + j	1	1	(Mj(DP)) 0, j = 0~3
	SZB j	0	0	0	1	0	0	0	j ₁	j ₀	0 2 j	1	1	(Mj(DP)) = 0?, j = 0~3

注 . p₁はM34282M1の場合 , 0~7

M34282M2の場合 , 0~15

スキップ条件	フラグ CY	詳 細 説 明
連続記述	0/1	<p>イミディエイトフィールドの値nをレジスタAにロードします。複数のLA命令を連続して記述し、実行する場合、最初に記述したLA命令を除くLA命令はスキップされます。</p> <p>フラグURSがクリア(0)されている場合には、pページのレジスタDとレジスタAで指定された(DR₂ DR₁ DR₀ A₃ A₂ A₁ A₀)番地のROMパターンのうちビット7~4をレジスタBへ、ビット3~0をレジスタAへ転送します。</p> <p>フラグURSがセット(1)されている場合(URSC命令実行後)には、ROMパターンのビット8もフラグCYへ転送します。</p> <p>(この命令を実行するときは、スタックを1段使用します。)</p>
オーバフロー = 0	0/1	<p>レジスタAにM(DP)の内容を加えます。その結果は、レジスタAに格納されます。キャリーフラグ(CY)の内容は変化しません。</p>
	1	<p>レジスタAにM(DP)の内容とキャリーフラグCYの内容を加えます。その結果は、レジスタAとフラグCYに格納されます。</p> <p>レジスタAにイミディエイトフィールドの値nを加えます。</p> <p>フラグCYの内容は変化しません。演算の結果、オーバフローしなければ次の命令をスキップします。</p>
	0	<p>フラグCYをセット(1)します。</p>
(CY) = 0	0/1	<p>フラグCYをクリア(0)します。</p> <p>フラグCYの内容が“0”的とき、次の命令をスキップします。</p> <p>レジスタAの内容の1の補数をレジスタAに格納します。</p> <p>フラグCYを含め、レジスタAを右へ1ビットローテーションします。</p> <p>論理演算選択レジスタLOで選択された論理演算をレジスタAの内容とレジスタEの下位4ビットの内容とで実行し、その結果をレジスタAに格納します。</p>
(M _j (DP)) = 0 j = 0~3	-	<ul style="list-style-type: none"> - M(DP)の内容の第jビット(イミディエイトフィールドの値jで指定されたビット)をセット(1)します。 - M(DP)の内容の第jビット(イミディエイトフィールドの値jで指定されたビット)をクリア(0)します。 - M(DP)の内容の第jビット(イミディエイトフィールドの値jで指定されたビット)の内容が“0”的とき、次の命令をスキップします。

分類	命令記号	命令コード								語数	サイクル数	機能				
		D ₈	D ₇	D ₆	D ₅	D ₄	D ₃	D ₂	D ₁	D ₀						
比較命令	SEAM	0	0	0	1	0	0	1	1	0	0	2	6	1	(A) = (M(DP)) ?	
	SEA n	0	0	0	1	0	0	1	0	1	0	2	5	2	(A) = n ?, n=0~15	
プランチ命令	B a	1	1	a ₆	a ₅	a ₄	a ₃	a ₂	a ₁	a ₀	1	8	a	1	(PC _L) a ₆ ~a ₀	
	BL p,a	0	0	0	1	1	p ₃	p ₂	p ₁	p ₀	0	3	p	2	(PC _H) p	
		1	1	a ₆	a ₅	a ₄	a ₃	a ₂	a ₁	a ₀	1	8	a	+	(PC _L) a ₆ ~a ₀	
	BA a	0	0	0	0	0	0	0	0	1	0	0	1	2	(PC _L) a ₆ ~a ₄ A ₃ ~A ₀	
サブルーチン呼び出し命令	BLA p,a	0	0	0	0	1	0	0	0	0	0	0	1	2	(PC _H) p	
		1	1	a ₆	a ₅	a ₄	a ₃	a ₂	a ₁	a ₀	1	8	p	+	(PC _L) a ₆ ~a ₄ A ₃ ~A ₀	
		0	0	0	0	1	0	0	0	0	0	0	1	2	(注)	
		1	1	a ₆	a ₅	a ₄	p ₃	p ₂	p ₁	p ₀	0	1	0	2	(注)	
リターン命令	BM a	1	0	a ₆	a ₅	a ₄	a ₃	a ₂	a ₁	a ₀	1	a	a	1	(SK(SP)) (PC),(SP) (SP)+1	
	BML p,a	0	0	1	1	1	p ₃	p ₂	p ₁	p ₀	0	7	p	2	(PC _H) 2,(PC _L) a ₆ ~a ₀	
		1	0	a ₆	a ₅	a ₄	a ₃	a ₂	a ₁	a ₀	1	a	a	2	(SK(SP)) (PC),(SP) (SP)+1	
タイマ操作命令	BMLA p,a	0	0	1	0	1	0	0	0	0	0	0	5	0	2	(PC _H) p
		1	0	a ₆	a ₅	a ₄	p ₃	p ₂	p ₁	p ₀	1	a	p	2	(PC _L) a ₆ ~a ₄ A ₃ ~A ₀	
		0	0	1	0	1	0	0	0	0	0	0	1	2	(注)	
RT	RT	0	0	1	0	0	0	1	0	0	0	4	4	1	2	(SP) (SP)-1,(PC) (SK(SP))
	RTS	0	0	1	0	0	0	1	0	1	0	4	5	1	2	(SP) (SP)-1,(PC) (SK(SP))
タイマ操作命令	T1AB	0	0	1	0	0	0	1	1	1	0	4	7	1	1	タイマ1停止時(V1 ₀ = 0) (R1 ₇ ~R1 ₄) (B), (R1 ₃ ~R1 ₀) (A), (T1 ₇ ~T1 ₄) (B),(T1 ₃ ~T1 ₀) (A) タイマ1動作時(V1 ₀ = 1) (R1 ₇ ~R1 ₄) (B), (R1 ₃ ~R1 ₀) (A)

注 . p₁はM34282M1の場合, 0~7
M34282M2/E2の場合, 0~15

スキップ条件	フラグ CY	詳 細 説 明
(A) = (M(DP)) (A) = n n = 0 ~ 15		<p>レジスタ A の内容と M (D P) の内容とが等しければ , 次の命令をスキップします。</p> <p>レジスタ A の内容とイミディエイトフィールドの値 n とが等しければ , 次の命令をスキップします。</p>
		<p>ページ内ブランチ : 同一ページの a 番地にブランチします。</p> <p>ページ外ブランチ : p ページの a 番地にブランチします。</p> <p>ページ内ブランチ : 同一ページ内の a 番地の下位 4 ビットをレジスタ A の内容で置換した $a_6\ a_5\ a_4\ A_3\ A_2\ A_1\ A_0$ 番地にブランチします。</p> <p>ページ外ブランチ : p ページの a 番地の下位 4 ビットをレジスタ A の内容で置換した $a_6\ a_5\ a_4\ A_3\ A_2\ A_1\ A_0$ 番地にブランチします。</p>
		<p>2 ページのサブルーチン呼び出し : 2 ページの a 番地のサブルーチンを呼び出します。</p> <p>サブルーチン呼び出し : p ページの a 番地のサブルーチンを呼び出します。</p> <p>サブルーチン呼び出し : p ページの a 番地の下位 4 ビットをレジスタ A の内容で置換した $a_6\ a_5\ a_4\ A_3\ A_2\ A_1\ A_0$ 番地のサブルーチンを呼び出します。</p>
無条件スキップ		<p>サブルーチンから , そのサブルーチンを呼んだルーチンに戻ります。</p> <p>サブルーチンから , そのサブルーチンを呼んだルーチンに戻り , 次の命令を無条件にスキップします。</p>
		<p>停止時 (V10 = 0) にはレジスタ A とレジスタ B の内容を、タイマ 1 とリロードレジスタ R 1 に転送します。</p> <p>動作時 (V10 = 1) にはレジスタ A とレジスタ B の内容を、リロードレジスタ R 1 にのみ転送します。</p>

分類	命令記号	命令コード								語数	サイクル数	機能		
		D ₈	D ₇	D ₆	D ₅	D ₄	D ₃	D ₂	D ₁	D ₀				
タイマ操作命令	TAB1	0	0	1	0	1	0	1	1	1	0 5 7	1	1	(B) (T1 ₇ ~T1 ₄), (A) (T1 ₃ ~T1 ₀)
	TV1A	0	0	1	0	1	1	0	1	1	0 5 B	1	1	(V1 ₂ ~V1 ₀) (A ₂ ~A ₀)
	SNZT1	0	0	1	0	0	0	0	1	0	0 4 2	1	1	(T1F)=1?,次の命令をスキップ後 (T1F) 0
	T2AB	0	1	0	0	0	1	0	0	0	0 8 8	1	1	(R2L ₇ ~R2L ₄) (B), (R2L ₃ ~R2L ₀) (A), (T2 ₇ ~T2 ₄) (B), (T2 ₃ ~T2 ₀) (A)
	TAB2	0	0	1	0	0	0	0	0	0	0 4 0	1	1	(B) (T2 ₇ ~T2 ₄), (A) (T2 ₃ ~T2 ₀)
	TV2A	0	0	1	0	1	1	0	1	0	0 5 A	1	1	(V2 ₃ ~V2 ₀) (A ₃ ~A ₀)
	SNZT2	0	0	1	0	1	0	0	1	0	0 5 2	1	1	(T2F)=1?,次の命令をスキップ後 (T2F) 0
	T2HAB	0	1	0	0	0	1	0	0	1	0 8 9	1	1	(R2H ₇ ~R2H ₄) (B), (R2H ₃ ~R2H ₀) (A)
	T2R2L	0	0	1	0	1	0	0	1	1	0 5 3	1	1	(T2 ₇ ~T2 ₄) (R2L ₇ ~R2L ₄), (T2 ₃ ~T2 ₀) (R2L ₃ ~R2L ₀)
搬送波制御	SCAR	0	1	0	0	0	0	1	1	1	0 8 7	1	1	(CAR) (1)
	RCAR	0	1	0	0	0	0	1	1	0	0 8 6	1	1	(CAR) (0)
入出力命令	CLD	0	0	0	0	1	0	0	0	1	0 1 1	1	1	(D) 0
	SD	0	0	0	0	1	0	1	0	1	0 1 5	1	1	(D(Y)) 1, (Y) = 0~7
	RD	0	0	0	0	1	0	1	0	0	0 1 4	1	1	(D(Y)) 0, (Y) = 0~7
	SZD	0	0	0	1	0	0	1	0	0	0 2 4 0 0 0 1 0 1 0 1 1	2	2	(D(Y))=0? (Y)=4~7
	OEA	0	1	0	0	0	0	1	0	0	0 8 4	1	1	(E ₁ ,E ₀) (A ₁ ,A ₀)
	IAE	0	0	1	0	1	0	1	1	0	0 5 6	1	1	(A ₂ ~A ₀) (E ₂ ~E ₀)
	OGA	0	1	0	0	0	0	0	0	0	0 8 0	1	1	(G) (A)
	IAG	0	0	0	1	0	1	0	0	0	0 2 8	1	1	(A) (G)

スキップ条件	フラグ CY	詳 細 説 明
(T1F) =1		<p>タイマ 1 の内容をレジスタ A とレジスタ B に転送します。</p> <p>レジスタ A の内容をレジスタ V 1 に転送します。</p> <p>タイマ 1 アンダーフローフラグ(T1F)が “ 1 ” のとき、次の命令をスキップします。 スキップ後、フラグ T1F をクリア(0)します。</p> <p>レジスタ A とレジスタ B の内容を、タイマ 2 とリロードレジスタ R 2 L に転送します。</p> <p>タイマ 2 の内容をレジスタ A とレジスタ B に転送します。</p> <p>レジスタ A の内容をレジスタ V 2 に転送します。</p> <p>タイマ 2 アンダーフローフラグ(T2F)が “ 1 ” のとき、次の命令をスキップします。 スキップ後、フラグ T2F をクリア(0)します。</p> <p>レジスタ A とレジスタ B の内容を、リロードレジスタ R 2 H に転送します。</p> <p>リロードレジスタ R 2 L の内容を、タイマ 2 に転送します。</p>
		<p>ポート C A R R 出力フラグ(CAR)をセット(1)します。</p> <p>ポート C A R R 出力フラグ(CAR)をクリア(0)します。</p>
(D(Y)) =0 (Y)=4~7		<p>ポート D をクリア (0) します (ハイインピーダンス状態) 。</p> <p>ポート D のレジスタ Y で指定されたポートをセット (1) します。</p> <p>ポート D のレジスタ Y で指定されたポートをクリア (0) します (ハイインピーダンス状態) 。</p> <p>ポート D のレジスタ Y で指定されたポートの内容が “ 0 ” のとき、次の命令をスキップします。</p> <p>レジスタ A の内容をポート E に出力します。</p> <p>ポート E の内容をレジスタ A に転送します。</p> <p>レジスタ A の内容をポート G に出力します。</p> <p>ポート G の内容をレジスタ A に転送します。</p>

分類	命令記号	命 令 コ ー ド								語 数	サイ クル 数	機 能	
		D ₈	D ₇	D ₆	D ₅	D ₄	D ₃	D ₂	D ₁	D ₀			
そ の 他	NOP	0	0	0	0	0	0	0	0	0	0	1	(PC) (PC) + 1
	POF	0	0	0	0	0	1	1	0	1	0	1	RAMバックアップ
	SNZP	0	0	0	0	0	0	0	1	1	0	1	(P) = 1?
	CCK	0	0	1	0	1	1	0	0	1	0	5	STCK = f(X _{IN})に変更
	TLOA	0	0	1	0	1	1	0	0	0	0	5	(LO ₁ ,LO ₀) (A ₁ ,A ₀)
	URSC	0	1	0	0	0	0	0	1	0	0	8	(URS) 1
	TPU0A	0	1	0	0	0	1	1	1	1	0	8	F (PU0 ₃ ~ PU0 ₀) (A ₃ ~ A ₀)
	TPU1A	0	1	0	0	0	1	1	1	0	0	8	E (PU1 ₃ ~ PU1 ₀) (A ₃ ~ A ₀)
	WRST	0	0	0	0	0	1	1	1	1	0	0	F (WDF1) 0

スキップ条件	フラグ CY	詳 細	説 明
(P) = 1		<p>ノーオペレーション</p> <p>システムを RAM バックアップ状態にします。</p> <p>パワーダウンフラグ(P)が“1”的とき、次の命令をスキップします。 スキップ後、フラグ P は変化しません。</p> <p>システムクロック (S T C K) を、f(X_{IN}) / 8 から f(X_{IN}) に変更します。 この命令は、必ず第 0 ページの 0 番地で実行してください。</p> <p>レジスタ A の内容を論理演算選択レジスタ L O に転送します。</p> <p>最上位 ROM コード参照許可フラグ (U R S) をセット (1) します。</p> <p>レジスタ A の内容をレジスタ P U 0 に転送します。</p> <p>レジスタ A の内容をレジスタ P U 1 に転送します。</p> <p>ウォッチドッグタイマフラグ (W D F 1) を初期化します。</p>	

(4) 命令コード対応表

		D8 ~ D4	000000	000001	000010	000011	000100	000101	000110	000111	001000	001001	001010	001011	001100	001101	001110	001111	010000	011000	
		D3 ~ D0	16進 表記	00	01	02	03	04	05	06	07	08	09	0A	0B	0C	0D	0E	0F	10 ~ 17	18 ~ 1F
0000	0	NOP	BLA	SZB 0	BL	TAB2	BMLA	XAM 0	BML	OGA	TABP 0	A 0	LA 0	LXY 0,0	LXY 1,0	LXY 2,0	LXY 3,0		BM	B	
0001	1	BA	CLD	SZB 1	BL	LGOP	-	XAM 1	BML	-	TABP 1	A 1	LA 1	LXY 0,1	LXY 1,1	LXY 2,1	LXY 3,1		BM	B	
0010	2	-	-	SZB 2	BL	SNZT1	SNZT2	XAM 2	BML	URSC	TABP 2	A 2	LA 2	LXY 0,2	LXY 1,2	LXY 2,2	LXY 3,2		BM	B	
0011	3	SNZP	INY	SZB 3	BL	-	T2R2L	XAM 3	BML	-	TABP 3	A 3	LA 3	LXY 0,3	LXY 1,3	LXY 2,3	LXY 3,3		BM	B	
0100	4	-	RD	SZD	BL	RT	-	TAM 0	BML	OEA	TABP 4	A 4	LA 4	LXY 0,4	LXY 1,4	LXY 2,4	LXY 3,4		BM	B	
0101	5	-	SD	SEAn	BL	RTS	-	TAM 1	BML	-	TABP 5	A 5	LA 5	LXY 0,5	LXY 1,5	LXY 2,5	LXY 3,5		BM	B	
0110	6	RC	-	SEAM	BL	-	IAE	TAM 2	BML	RCAR	TABP 6	A 6	LA 6	LXY 0,6	LXY 1,6	LXY 2,6	LXY 3,6		BM	B	
0111	7	SC	DEY	-	BL	T1AB	TAB1	TAM 3	BML	SCAR	TABP 7	A 7	LA 7	LXY 0,7	LXY 1,7	LXY 2,7	LXY 3,7		BM	B	
1000	8	-	-	IAG	BL*	-	TLOA	XAMI 0	BML*	T2AB	TABP 8*	A 8	LA 8	LXY 0,8	LXY 1,8	LXY 2,8	LXY 3,8		BM	B	
1001	9	-	-	TDA	BL*	-	CCK	XAMI 1	BML*	T2HAB	TABP 9*	A 9	LA 9	LXY 0,9	LXY 1,9	LXY 2,9	LXY 3,9		BM	B	
1010	A	AM	TEAB	TABE	BL*	-	TV2A	XAMI 2	BML*	-	TABP 10*	A 10	LA 10	LXY 0,10	LXY 1,10	LXY 2,10	LXY 3,10		BM	B	
1011	B	AMC	-	-	BL*	-	TV1A	XAMI 3	BML*	-	TABP 11*	A 11	LA 11	LXY 0,11	LXY 1,11	LXY 2,11	LXY 3,11		BM	B	
1100	C	TYA	CMA	-	BL*	RB 0	SB 0	XAMD 0	BML*	-	TABP 12*	A 12	LA 12	LXY 0,12	LXY 1,12	LXY 2,12	LXY 3,12		BM	B	
1101	D	POF	RAR	-	BL*	RB 1	SB 1	XAMD 1	BML*	-	TABP 13*	A 13	LA 13	LXY 0,13	LXY 1,13	LXY 2,13	LXY 3,13		BM	B	
1110	E	TBA	TAB	-	BL*	RB 2	SB 2	XAMD 2	BML*	TPU1A	TABP 14*	A 14	LA 14	LXY 0,14	LXY 1,14	LXY 2,14	LXY 3,14		BM	B	
1111	F	WRST	TAY	SZC	BL*	RB 3	SB 3	XAMD 3	BML*	TPU0A	TABP 15*	A 15	LA 15	LXY 0,15	LXY 1,15	LXY 2,15	LXY 3,15		BM	B	

上表は機械語コードと機械語命令の対応表です。D3 ~ D0は機械語コードの下位4ビットを示し、D8 ~ D4は、機械語コードの上位5ビットを示します。また、そのコードを16進表記したものを併記しています。1語命令、2語命令の2種類ありますが、各命令の第1語目のコードを上表に、2語命令の第2語目のコードを下表に示します。

注.“ - ”で示しているコードは使用しないでください。

* はM34282M1では使用することは出来ません。

第2語	
BL	1 1aaa aaaa
BML	1 0aaa aaaa
BA	1 1aaa aaaa
BLA	1 1aaa pppp
BMLA	1 0aaa pppp
SEA	0 1011 nnnn
SZD	0 0010 1011

制御レジスター覧

タイマ制御レジスタV1		リセット時 : 0002	RAMバックアップ時 : 0002	W
V12	搬送波出力自動制御ビット	0	タイマ1による自動出力制御無効	
		1	タイマ1による自動出力制御有効	
V11	タイマ1カウントソース選択ビット	0	搬送波出力(CARRY)	
		1	ウォッチドッグタイマ(WDT)のビット5	
V10	タイマ1制御ビット	0	停止(タイマ1状態保持)	
		1	動作	

タイマ制御レジスタV2		リセット時 : 00002	RAMバックアップ時 : 00002	W
V23	搬送波の“H”期間拡張ビット	0	“H”期間の拡張機能無効	
		1	“H”期間の拡張機能有効(V22=“1”選択時)	
V22	搬送波発生機能制御ビット	0	搬送波発生機能無効	
		1	搬送波発生機能有効	
V21	タイマ2カウントソース選択ビット	0	f(XIN)	
		1	f(XIN)/2	
V20	タイマ2制御ビット	0	停止(タイマ2状態保持)	
		1	動作	

プルダウン制御レジスタPU0		リセット時 : 00002	RAMバックアップ時 : 状態保持	W
PU03	ポートG ₂ 、G ₃ プルダウントランジスタ制御ビット	0	プルダウントランジスタOFF, キーオンウェイクアップ無効	
		1	プルダウントランジスタON, キーオンウェイクアップ有効	
PU02	ポートG ₀ 、G ₁ プルダウントランジスタ制御ビット	0	プルダウントランジスタOFF, キーオンウェイクアップ無効	
		1	プルダウントランジスタON, キーオンウェイクアップ有効	
PU01	ポートE ₁ プルダウントランジスタ制御ビット	0	プルダウントランジスタOFF, キーオンウェイクアップ無効	
		1	プルダウントランジスタON, キーオンウェイクアップ有効	
PU00	ポートE ₀ プルダウントランジスタ制御ビット	0	プルダウントランジスタOFF, キーオンウェイクアップ無効	
		1	プルダウントランジスタON, キーオンウェイクアップ有効	

プルダウン制御レジスタPU1		リセット時 : 00002	RAMバックアップ時 : 状態保持	W
PU13	ポートD ₇ プルダウントランジスタ制御ビット	0	プルダウントランジスタOFF, キーオンウェイクアップ無効	
		1	プルダウントランジスタON, キーオンウェイクアップ有効	
PU12	ポートD ₆ プルダウントランジスタ制御ビット	0	プルダウントランジスタOFF, キーオンウェイクアップ無効	
		1	プルダウントランジスタON, キーオンウェイクアップ有効	
PU11	ポートD ₅ プルダウントランジスタ制御ビット	0	プルダウントランジスタOFF, キーオンウェイクアップ無効	
		1	プルダウントランジスタON, キーオンウェイクアップ有効	
PU10	ポートD ₄ プルダウントランジスタ制御ビット	0	プルダウントランジスタOFF, キーオンウェイクアップ無効	
		1	プルダウントランジスタON, キーオンウェイクアップ有効	

論理演算選択レジスタLO		リセット時 : 002		RAMバックアップ時 : 002	W
LO1	論理演算選択ビット	LO1	LO0	論理演算機能	
		0	0	排他的論理和演算(XOR)	
LO0		0	1	論理和演算(OR)	
		1	0	論理積演算(AND)	
		1	1	使用禁止	

注.“R”は読み出し可、“W”は書き込み可を表します。

絶対最大定格

記号	項目	条件	定格値	単位
VDD	電源電圧		- 0.3 ~ 5	V
VI	入力電圧		- 0.3 ~ VDD + 0.3	V
VO	出力電圧		- 0.3 ~ VDD + 0.3	V
Pd	消費電力	Ta = 25	300	mW
Topr	動作周囲温度		- 20 ~ 85	
Tstg	保存温度		- 40 ~ 125	

推奨動作条件(指定のない場合は、Ta = - 20 ~ 85 , VDD = 1.8 ~ 3.6V)


記号	項目	測定条件	規格値			単位
			最小	標準	最大	
VDD	電源電圧		1.8		3.6	V
VRAM	電源電圧(RAMバックアップ時)		1.1		3.6	V
VSS	電源電圧		0			V
VIH	" H "入力電圧 ポートD4 ~ D7、E、G	VDD = 3.0V	0.7VDD		VDD	V
VIH	" H "入力電圧 XIN	VDD = 3.0V	0.8VDD		VDD	V
VIL	" L "入力電圧 ポートD4 ~ D7、E、G	VDD = 3.0V	0		0.2VDD	V
VIL	" L "入力電圧 XIN	VDD = 3.0V	0		0.2VDD	V
IOH(peak)	" H "レベル尖頭出力電流 ポートD、E1、G	VDD = 3.0V			- 4	mA
IOH(peak)	" H "レベル尖頭出力電流 ポートE0	VDD = 3.0V			- 24	mA
IOH(peak)	" H "レベル尖頭出力電流 ポートCARR	VDD = 3.0V			- 20	mA
IOL(peak)	" L "レベル尖頭出力電流 ポートCARR	VDD = 3.0V			4	mA
IOH(ave)	" H "レベル平均出力電流 ポートD、E1、G	VDD = 3.0V			- 2	mA
IOH(ave)	" H "レベル平均出力電流 ポートE0	VDD = 3.0V			- 12	mA
IOH(ave)	" H "レベル平均出力電流 ポートCARR	VDD = 3.0V			- 10	mA
IOL(ave)	" L "レベル平均出力電流 ポートCARR	VDD = 3.0V			2	mA
f(XIN)	クロック周波数	STCK = f(XIN)/8選択時	セラミック共振		4	MHz
		STCK = f(XIN)選択時	セラミック共振		500	kHz
VDET	電圧低下検出回路検出電圧		1.10		1.80	V
		Ta = 25	1.40	1.50	1.56	
TDET	電圧低下検出回路低電圧判定時間	電源電圧が、±50V/sで検出電圧を通過時		0.2	1.2	ms
TPON	パワーオンリセット回路有効電源立ち上がり時間	VDD = 0 ~ 2.2V			1	ms

注. 平均出力電流規格値は、100msの期間の平均電流値です。

電気的特性 (指定のない場合は、 $T_a = -20 \sim 85^\circ\text{C}$, $V_{DD} = 3V$)

記号	項目	測定条件	規格値			単位
			最小	標準	最大	
VOL	"L"出力電圧 ポートCARR	I _{OL} = 2mA			0.9	V
VOL	"L"出力電圧 XOUT	I _{OL} = 0.2mA			0.9	V
VOH	"H"出力電圧 ポートD, E ₁ , G	I _{OH} = -2mA	2.1			V
VOH	"H"出力電圧 ポートE ₀	I _{OH} = -12mA	1.5			V
VOH	"H"出力電圧 ポートCARR	I _{OH} = -10mA	1.0			V
VOH	"H"出力電圧 XOUT	I _{OH} = -0.2mA	2.1			V
I _{IL}	"L"入力電流 ポートD ₄ ~ D ₇ , E, G	V _I = V _{SS}			-1	μA
I _{IH}	"H"入力電流 ポートE ₀ , E ₁	V _I = V _{DD} プルダウントランジスタOFF			1	μA
I _{OZ}	オフ時電流 D, E ₀ , E ₁ , G	V _O = V _{SS}			-1	μA
I _{DD}	電源電流(動作時)	f(XIN) = 4.0MHz		400	800	μA
		f(XIN) = 500kHz		250	500	
	電源電流(RAMバックアップ時)			1	3	μA
		T _a = 25		0.1	0.5	μA
R _{PH}	プルダウン抵抗値 ポートD ₄ ~ D ₇ , E, G	V _{DD} = 3V, V _I = 3V	75	150	300	k
ROSC	XIN - XOUT間帰還抵抗値		700		3200	

基本タイミング図



PROM内蔵版

マスクROM版に対して、PROMを内蔵しているマイクロコンピュータをPROM内蔵版といいます。ワンタイムPROMタイプのマイクロコンピュータ(ワンタイムPROM版)は、内蔵PROMへの書き込みが可能です。

PROM内蔵版はマスクROM版と同等の機能の他に、内蔵PROM書き込みのためのPROMモードをもっています。


PROM内蔵版の型名一覧を表XA-1に、PROMモード時の端子結線図を図XA-1、図XA-2に示します。

なお、ワンタイムPROM版は、マスクROM版とピンコンパチブルです。

表XA-1 . PROM内蔵版の形名一覧

型 名	PROM容量 (×9ビット)	RAM容量 (×4ビット)	パッケージ	備 考
M34282E2GP	2048語	64語	20P2E/F-A	ワンタイムPROM版 [ブランク出荷品]

ピン接続図(上面図)



外形 20P2E/F-A

図XA-1 . PROM内蔵版ピン接続図

(1) PROMモード(シリアル入出力)


ワンタイムPROM版では、通常の動作モード以外にPROMモードをもちます。内蔵されているPROMへの操作(リード/プログラムなど)は、必要なコマンドコード、アドレス、データを少数のピンを使用してシリアル入出力により行います。

PROMモードの選択は、図XA-2に示す結線をして電源(VDD)投入後、SDA(シリアルデータ入出力ピン)、SCLK(シリアルクロック入力ピン)、PGM端子及びVPP端子を“H”に設定し、その後VPP端子に12.5Vを印加することにより行います。PROMモードには、リード/プログラム/プログラムベリファイの3つのソフトウェアコマンドを用意しています。

シリアル通信は、クロック同期式、 LSBファーストです。

開発ツールにつきましては、「ルネサスマイコン開発環境ページ(<http://www.renesas.com/jp/tools>)」を参照してください。

ピン接続図(上面図)



* : セラミック発振回路を接続します。

注. 図の未接続端子の状態は、リセット時の状態と同様です。

図XA-2 . PROM内蔵版ピン接続図(続き)

(2)機能概要

PROMモードでは、クロック同期式シリアル入出力形式でデータ転送を行います。入力データはクロックの立ち上がりエッジでSDA端子からチップ内部に読み込まれ、出力データはクロックの立ち下がりに同期して、SDA端子から出力されます。データの転送は8ビット単位で行われ、最初の転送で

コマンドコードを入力します。それ以降は、コマンドコードの内容に応じてアドレス入力、データ入出力を行います。表XA-2にシリアル入出力モードにおけるソフトウェアコマンドの一覧表を示します。

表XA-2. ソフトウェアコマンド一覧表

コマンド	転送回数 △	第1回 コマンドコード入力	第2回	第3回	第4回	第5回
リード	1516	リード'アドレスL(入力)	リード'アドレスH(入力)	リード'データL(出力)	リード'データH(出力)	
プログラム	2516	プログラム'アドレスL(入力)	プログラム'アドレスH(入力)	プログラム'データL(入力)	プログラム'データH(入力)	
プログラムベリファイ	3516	プログラム'アドレスL(入力)	プログラム'アドレスH(入力)	プログラム'データL(入力)	プログラム'データH(入力)	


コマンド	転送回数 △	第6回	第7回
リード		-----	-----
プログラム		-----	-----
プログラムベリファイ		バ'リファイ'データL(出力)	バ'リファイ'データH(出力)

次に、各ソフトウェアコマンドの動作について説明します。

(3)リード

第1回目の転送でコマンドコード1516を入力します。続いて、アドレスの下位8ビット、アドレスの上位8ビットを入力し、次にPGM端子を“L”にすると入力されたアドレスの内容がリードされ、内部のデータラッチに格納されます。

PGM端子を“H”に戻しSCLKを入力すると、SDA端子からデータラッチに格納されているリードデータの下位8ビットが、続いてリードデータの上位8ビットがシリアルに出力されます。




図XA-3. リード時のタイミング

注. リードデータ出力時、SDA端子は最初のSCLKの立ち下がりに同期して出力状態に切り替わります。

また、最後の(16ビット目)SCLKの立ち上がり後th(C-E)期間でハイインピーダンス状態に切り替わります。

(4) プログラム

第1回目の転送でコマンドコード2516を入力します。続いて、アドレスの下位8ビット、アドレスの上位8ビット、プログラムデータの下位8ビット、プログラムデータの上位8ビットを入力し、次にPGM端子を“L”にすると、指定したアドレスにプログラムされます。




図XA-4 . プログラム時のタイミング

(5) プログラムベリファイ

第1回目の転送でコマンドコード3516を入力します。続いて、アドレスの下位8ビット、アドレスの上位8ビット、プログラムデータの下位8ビット、プログラムデータの上位8ビットを入力し、次にPGM端子を“L”にすると、指定したアドレスにプログラムされます。その後、PGM端子を一度“H”に戻す

し、再びPGM端子を“L”にするとプログラムコマンドでプログラムされたアドレスをベリファイリードし、内部のデータラッ奇に格納します。PGM端子を“H”に戻し、SCLKを入力すると、SDA端子からデータラッ奇に格納されているベリファイデータがシリアルに出力されます。




図XA-5 . プログラムベリファイ時のタイミング

注 . ベリファイデータ出力時、SDA端子は最初のSCLKの立ち下がりに同期して出力状態に切り替わります。

また、最後の16ビット目のSCLKの立ち上がり後th(C-E)期間でハイインピーダンス状態に切り替わります。


プログラム アルゴリズムフローチャート



交流電気的特性($T_a = 25^\circ C$ 、 $V_{DD} = 4.0V$ 、 $V_{PP} = 12.5V$)

記号	項目	規格値		単位
		最小	最大	
tCH	シリアル転送間隔時間	2.0		μs
tCR	転送後リード待ち時間	2.0		μs
tWR	リードパルス幅	500		ns
tRC	リード後転送待ち時間	2.0		μs
tCP	転送後プログラム待ち時間	2.0		μs
tWP	プログラムパルス幅	0.19	0.21	ms
tOWP	追加プログラムパルス幅	0.19	5.25	ms
tc(CK)	SCLK入力サイクル時間	1.0		μs
tw(CKH)	SCLK ^H パルス幅	450		ns
tw(CKL)	SCLK ^L パルス幅	450		ns
tr(CK)	SCLK立ち上がり時間	40		ns
tf(CK)	SCLK立ち下がり時間	40		ns
td(C-Q)	SDA出力遅延時間	0	180	ns
th(C-Q)	SDA出力ホールド時間	0		ns
th(C-E)	SDA出力ホールド時間(16ビット目のみ)	100		ns
tsu(D-C)	SDA入力セットアップ時間	60		ns
th(C-D)	SDA入力ホールド時間	180		ns

タイミング図




測定条件

出力タイミング電圧 : $V_{OL}=0.8V$, $V_{OH}=2.0V$ で判定
 入力タイミング電圧 : $V_{IL}=0.2V_{DD}$, $V_{IH}=0.8V_{DD}$ で判定

(6)取り扱い上の注意

書き込みに際しては高い電圧を使用しますので、過電圧がかかるないように注意してください。特に電源の投入時はご注意ください。


ワンタイムPROM版は、当社でのアセンブリ工程以降 PROMの書き込みテスト及びスクリーニングを行っていません。書き込み以降の信頼性を向上させるため、図 XA-6に示すフローで書き込み、テストを行った後使用されることを推奨いたします。



図XA-6 . ブランク出荷品の書き込み及びテスト

外形寸法図

20P2E/F-A



改訂記録	4282 グループデータシート
------	-----------------

Rev.	発行日	改訂内容	
		ページ	ポイント
1.00	2000.06.19	-	初版発行
1.10	2000.07.25	12 13 23 57	(2)注意事項 追記 (3)タイム1 追記、 (4)タイム2 追記 (3)タイム 追記 表中の不要な罫線削除
1.20	2001.07.03	全ページ 1 22 61	ヘッダ部の「開発中」削除 形名一覧表中の「開発中」削除 マスク化発注時の提出資料改訂 「三菱開発サポートツールホームページ」 (http://www.tool_stp.mesc.co.jp/) (http://www.tool_spt.maec.co.jp/)
1.21	2004.02.12	17 19 22 23 60	リセット機能 注意事項追記 電圧低下検出回路 注意事項追記 マスク化発注時の提出資料改訂 リセット機能に関する注意事項、電圧低下検出回路に関する注意事項追記 開発環境のご案内改訂
1.22	2004.03.18	19 23	電圧低下検出回路 注意事項改訂 電圧低下検出回路に関する注意事項改訂

株式会社 ルネサス テクノロジ 営業企画統括部 〒100-0004 東京都千代田区大手町2-6-2 日本ビル

安全設計に関するお願い

1.弊社は品質、信頼性の向上に努めておりますが、半導体製品は故障が発生したり、誤動作する場合があります。弊社の半導体製品の故障又は誤動作によって結果として、人身事故、火災事故、社会的損害などを生じさせないような安全性を考慮した冗長設計、延焼対策設計、誤動作防止設計などの安全設計に十分ご留意ください。

本資料ご利用に際しての留意事項

- 1.本資料は、お客様が用途に応じた適切なルネサス テクノロジ製品をご購入いただくための参考資料であり、本資料中に記載の技術情報についてルネサス テクノロジが所有する知的財産権その他の権利の実施、使用を許諾するものではありません。
- 2.本資料に記載の製品データ、図、表、プログラム、アルゴリズムその他の応用回路例の使用に起因する損害、第三者所有の権利に対する侵害に関し、ルネサス テクノロジは責任を負いません。
- 3.本資料に記載の製品データ、図、表、プログラム、アルゴリズムその他全ての情報は本資料発行時点のものであり、ルネサス テクノロジは、予告なしに、本資料に記載した製品または仕様を変更することがあります。ルネサス テクノロジ半導体製品のご購入に当たりましては、事前にルネサス テクノロジ、ルネサス販売または特約店へ最新の情報をご確認頂きますとともに、ルネサス テクノロジホームページ(<http://www.renesas.com>)などを通じて公開される情報に常にご注意ください。
- 4.本資料に記載した情報は、正確を期すため、慎重に制作したものですが万一本資料の記述誤りに起因する損害がお客様に生じた場合には、ルネサス テクノロジはその責任を負いません。
- 5.本資料に記載の製品データ、図、表に示す技術的な内容、プログラム及びアルゴリズムを流用する場合は、技術内容、プログラム、アルゴリズム単位で評価するだけでなく、システム全体で十分に評価し、お客様の責任において適用可否を判断してください。ルネサス テクノロジは、適用可否に対する責任は負いません。
- 6.本資料に記載された製品は、人命にかかわるような状況の下で使用される機器あるいはシステムに用いられることを目的として設計、製造されたものではありません。本資料に記載の製品を運輸、移動体用、医療用、航空宇宙用、原子力制御用、海面中継用機器あるいはシステムなど、特殊用途へのご利用をご検討の際には、ルネサス テクノロジ、ルネサス販売または特約店へご照会ください。
- 7.本資料の転載、複製については、文書によるルネサス テクノロジの事前の承認が必要です。
- 8.本資料に関し詳細についてのお問い合わせ、その他お気付きの点がございましたらルネサス テクノロジ、ルネサス販売または特約店までご照会ください。



<http://www.renesas.com>

営業お問合せ窓口
株式会社ルネサス販売

本	京	浜	支	社	〒100-0004	千代田区大手町2-6-2 (日本ビル)	(03) 5201-5350
西	東	京	支	社	〒212-0058	川崎市幸区鹿島田890-12 (新川崎三井ビル)	(044) 549-1662
札	幌	北	支	店	〒190-0023	立川市柴崎町2-2-23 (第二高島ビル2F)	(042) 524-8701
東	東	京	支	社	〒060-0002	札幌市中央区北二条西4-1 (札幌三井ビル5F)	(011) 210-8717
い	幌	北	支	社	〒980-0013	仙台市青葉区花京院1-1-20 (花京院スクエア13F)	(022) 221-1351
わ	わ	き	支	店	〒970-8026	いわき市平小太郎町4-9 (損保ジャパンいわき第二ビル3F)	(0246) 22-3222
茨	城	城	支	社	〒312-0034	ひたちなか市堀口832-2 (日立システムプラザ勝田1F)	(029) 271-9411
新	潟	潟	支	店	〒950-0087	新潟市東大通1-4-2 (新潟三井物産ビル3F)	(025) 241-4361
松	本	本	支	社	〒390-0815	松本市深志1-2-11 (昭和ビル7F)	(0263) 33-6622
中	浜	部	営	業	〒460-0008	名古屋市中区栄3-13-20 (栄センタービル4F)	(052) 261-3000
西	部	松	支	店	〒430-7710	浜松市板屋町111-2 (浜松アクトタワー10F)	(053) 451-2131
北	部	営	業	本	〒541-0044	大阪市中央区伏見町4-1-1 (明治安田生命大阪御堂筋ビル)	(06) 6233-9500
中	陸	國	支	社	〒920-0031	金沢市広岡3-1-1 (金沢パークビル8F)	(076) 233-5980
松	山	支	店	店	〒730-0036	広島市中区袋町5-25 (広島袋町ビルディング8F)	(082) 244-2570
鳥	山	支	店	店	〒790-0003	松山市三番町4-4-6 (GEエジソンビル松山2号館3F)	(089) 933-9595
九	取	支	店	店	〒680-0822	鳥取市今町2-251 (日本生命鳥取駅前ビル)	(0857) 21-1915
鹿	州	支	社	社	〒812-0011	福岡市博多区博多駅前2-17-1 (ヒロカネビル本館5F)	(092) 481-7695
児	島	支	店	店	〒890-0053	鹿児島市中央町12-2 (明治安田生命鹿児島中央町ビル)	(099) 284-1748

■技術的なお問合せおよび資料のご請求は下記へどうぞ。

総合お問合せ窓口 : カスタマサポートセンター E-Mail: csc@renesas.com