

RL78/G11

R01AN3650JJ0120

Rev. 1.20

Jan.31, 2019

タイマ KB0 による IH 制御 CC-RL

要旨

本アプリケーションノートでは、RL78/G11 の 16 ビット・タイマ KB0 を使用した IH 制御について説明します。

対象デバイス

RL78/G11

本アプリケーションノートを他のマイコンへ適用する場合、そのマイコンの仕様にあわせて変更し、十分評価してください。

目次

1.	仕様	3
1.1	タイマ KB 基本動作	4
1.2	タイマ KB0 の強制出力停止	5
2.	動作使用条件	6
3.	関連アプリケーションノート	6
4.	ハードウェア説明	7
4.1	ハードウェア構成例	7
4.2	使用端子一覧	8
5.	ソフトウェア説明	9
5.1	動作概要	9
5.2	オプション・バイトの設定一覧	10
5.3	定数一覧	10
5.4	変数一覧	10
5.5	関数一覧	11
5.6	関数仕様	11
5.7	フローチャート	14
5.7.1	初期設定関数	14
5.7.2	システム関数	15
5.7.3	入出力ポートの設定	16
5.7.4	CPU クロックの設定	17
5.7.5	タイマ KB0 の設定	18
5.7.6	D/A コンバータの設定	28
5.7.7	A/D コンバータの設定	31
5.7.8	コンパレータの設定	39
5.7.9	タイマ・アレイ・ユニットの設定	42
5.7.10	割り込みの設定	49
5.7.11	メイン関数	51
5.7.12	メイン初期設定	52
5.7.13	コンパレータ 0 動作開始	53
5.7.14	コンパレータ 1 動作開始	54
5.7.15	D/A コンバータ動作開始	55
5.7.16	割り込み動作開始	55
5.7.17	TAU 動作開始	56
5.7.18	タイマ KB0 動作開始	56
5.7.19	A/D コンバータ動作許可	57
5.7.20	A/D 変換トリガ待ち受け開始	57
5.7.21	TAU 動作完了割り込み処理	58
6.	サンプルコード	59
7.	参考ドキュメント	59

1. 仕様

IH コイルに電流を流すと、鍋やポットなどの金属部分に渦電流が発生します。この渦電流によるジュール熱を利用して、IH クッカーは加熱調理します。

本アプリケーションノートでは IH クッカーなどの加熱制御などに使用される共振型ハーフブリッジ回路を RL78/G11 に搭載されているタイマ KB 機能で制御する例を示します。

LC 共振型ハーフブリッジ等価回路を図 1.1 に示します。

IGBT_H と IGBT_L を交互に ON 状態にすることで、LC 共振を発生させ IH コイルに電流を流します。PWM 周期は回路の共振周波数に近いと火力が大きく、遠くなると小さくなる特性を持ちます。したがって IGBT_H と IGBT_L をタイマ KB の PWM 出力機能で制御し、ユーザが要求する火力に応じて周期を変更させます。

このとき IH 部の電流検出回路出力をモニタリングすることで火力を安定させることが可能です。




図 1.1 LC 共振型ハーフブリッジ等価回路




図 1.2 IH インバータの制御タイミング

使用する周辺機能と用途を表 1.1 に示します。

表 1.1 使用する周辺機能と用途

周辺機能	用途
16ビット・タイマKB0	IGBTのON/OFFを制御する。
内部Comparator	過電圧/過電流を検知しPWM出力を強制遮断する。
割り込み機能	電源電圧(AC)のZero Crossを検出する。
A/Dコンバータ	電流検出回路の出力電圧を測定する。 IHコイルの温度を測定する。 IH火力調節用信号の電圧を測定する。

1.1 タイマ KB 基本動作

タイマ KB の基本動作を図 1.3 タイマ KB の基本動作に示します。TKBO0 (IGBT_H) と TKBO1 (IGBT_L) を交互に ON/OFF 制御する PWM 出力を行います。本アプリケーションノートでは、PWM 周波数を A/D コンバータ (ANI16) 入力レベルにより 20kHz~50kHz とし、DUTY を約 50% とします。また TKBO0 と TKBO1 の両出力をともに行わないデッドタイムを約 1us とします。DUTY の変更は AC 電圧周期で ANI16 を測定することで更新します。




図 1.3 タイマ KB の基本動作

20kHz 時の設定例

周期: $a+1=50\mu s$
デューティ: $b=d-c=24\mu s$
デッドタイム: $d-c-b=a+1-d=1\mu s$



50kHz 時の設定例

周期: $a'+1=20\mu s$
デューティ: $b'=d'-c'=9\mu s$
デッドタイム: $d'-c'-b=a'+1-d=1\mu s$

1.2 タイマ KB0 の強制出力停止

タイマ KB0 の強制出力停止機能 1 を使用します。システムの過電圧、過電流測定端子として IVCMP0、IVCMP1 を用います。IVCMP0 は内部 D/A チャンネル 0 出力と比較し、IVCMP1 は内部基準電圧(1.45V)と比較します。そして CMP0 および CMP1 の立ち上がりエッジでタイマ KB0 をロウ・レベル固定状態にします。ソフトウェアビット TKBPAHTSnP を操作することで強制出力停止機能を解除することができます。ただし、本アプリケーションノートでは、強制出力停止機能の解除を使用していません。




図 1.4 タイマ KB0 の強制出力停止

2. 動作使用条件

本アプリケーションノートのサンプルコードは、下記の条件で動作を確認しています。

表 2.1 動作確認条件

項目	内容
使用マイコン	RL78/G11 (R5F1056A)
動作周波数	● 高速オンチップ・オシレータ (HOCO) クロック : 24MHz ● CPU/周辺ハードウェア・クロック : 24MHz
動作電圧	5.0V (2.9V~5.5V で動作可能) LVD 動作(V _{LVD}) : リセット・モード 2.65V (2.65V ~ 2.71V)
統合開発環境 (CS+)	ルネサス エレクトロニクス製 CS+ for CC V4.01.00
C コンパイラ (CS+)	ルネサス エレクトロニクス製 CC-RL V1.03.00

3. 関連アプリケーションノート

本アプリケーションノートに関連するアプリケーションノートを以下に示します。併せて参照してください。

- ・ RL78/G11 コンパレータ、外部割り込みによる PWM 強制出力停止 CC-RL (R1AN3477J)
アプリケーションノート

4. ハードウェア説明

4.1 ハードウェア構成例

本アプリケーションノートで使用するハードウェア構成例を図 4.1 に示します。

IH 用ドライバ IC には TMKB 出力 TKBO0、TKBO1 を接続します。IH 部の放電検出は TMKB のリスタート動作に設定可能な INTP11 を使用します。また、IH インバータを安定して制御するために、過電流検出と過電圧検出を行います。過電流検出には、A/D 変換器を利用して IH コイルに流れる電流をモニタリングします。過電圧検出には、外部割り込み要求信号 INTP10 を使用します。本アプリケーションノートでは、A/D 変換器を利用して、IH クッカーの火力（高／中／低）を判断します。




図 4.1 ハードウェア構成

注意 1 この回路イメージは接続の概要を示す為に簡略化しています。実際に回路を作成される場合は、端子処理などを適切に行い、電気的特性を満たすように設計してください（入力専用ポートは個別に抵抗を介して V_{DD} 又は V_{SS} に接続して下さい）。

4.2 使用端子一覧

使用端子と機能を表 4.1 に示します。

表 4.1 使用端子と機能

端子名	入出力	内容
P30/ANI21/KR1/TI00/TO01/INTP3/SCK11/SCL11/(TxD0)/PCLBUZ0/TKBO1/SDAA0	出力	IGBTL ドライバの制御
P31/ANI20/KR0/TI01/TO00/INTP4/TKBO0/(RxD0)/SI11/SDA11/SCLA0	出力	IGBTH ドライバの制御
P122/X2/EXCLK/(SI10/RxD1)/(TI02)/INTP1	入力	AC 電圧ゼロクロス検出
P56/ANI22/KR2/SCK00/SCL00/SO11/INTP10/(TO03)/(INTFO)/SCLA1	入力	DC 電圧検出
P22/ANI2/PGAI/IVCMP0	入力	過電流検出用
P33/ANI18/IVCMP1/(INTP11)	入力	過電圧検出用
P23/ANI3/ANO1/PGAGND	入力	温度検出用
P00/ANI17/PCLBUZ1/TI03/(VCOUT1)/SI10/RxD1/SDA10/(SDAA1)	入力	IH 電流検出用
P01/ANI16/INTP5/SO10/TxD1	入力	火力調節用 Volume 入力
P20/ANI0/AVREFP/IVREF1/(SO10/TXD1)	—	A/D_電源
P21/ANI1/AVREFM/IVREF0	—	A/D_GND

5. ソフトウェア説明

5.1 動作概要

本アプリケーションノートでは、タイマ KB0、外部割り込み、A/D コンバータ、TAU を使用した IH 制御のソフトウェアについて説明します。

タイマ KB0 の出力は、TKBO0 および TKBO1 を使用して、IGBT を制御する PWM を出力します。

またタイマ KB0 の PWM 周期は火力調節用 Volume 入力 (ANI16) の値から 3 段階の周期出力を行います。

強制停止機能は強制出力停止機能 1 を使用します。

強制出力停止機能 1 は、過電流検出(IVCMP0)、過電圧検出(IVCMP1)入力による CMP0,CMP1 の立ち上がりをトリガとし TKBO0,TKBO1 出力をロウ・レベルにします。

A/D コンバータの測定 (DC 電圧検出、温度検出、IH 電流検出、火力調節用 Volume) は AC 電圧のゼロクロス信号(INTP1)の立ち上がりエッジからインターバル・タイマで 10ms 経過後に行う。

- (1) ポートの初期設定を行います。
- (2) A/D コンバータの初期設定を行います。
- (3) タイマ KB0 の初期設定を行います。
- (4) タイマ・アレイ・ユニットの初期設定を行います。
- (5) コンパレータの初期設定を行います。
- (6) INTP1 の立ち上がり検出を開始します。
- (7) タイマ KB の動作を開始します。

5.2 オプション・バイトの設定一覧

オプション・バイト設定を表 5.1 に示します。

表 5.1 オプション・バイト設定

アドレス	設定値	内容
000C0H	11101111B	ウォッチドッグ・タイマ 動作停止 (リセット解除後、カウント停止)
000C1H	01111111B	LVD リセット・モード 2.75V (2.75V ~ 2.81V)
000C2H	11100000B	HS モード、HOCO : 24MHz
000C3H	10000100B	オンチップ・デバッグ許可

5.3 定数一覧

サンプルコードで使用する定数を表 5.2 に示します。

表 5.2 サンプルコードで使用する定数

定数名	設定値	内容
CHNUM	4	使用するアナログ入力チャンネル数

5.4 変数一覧

グローバル変数を表 5.3 に示します。

表 5.3 グローバル変数

Type	Variable Name	Contents	Function Used
uint16_t	adc_buffer[4]	A/D 変換結果保存用バッファ	main()

5.5 関数一覧

関数を表 5.4 に示します。

表 5.4 関数

関数名	概要
R_COMP0_Start	過電流検出用コンパレータ 0 の動作開始
R_COMP1_Start	過電圧検出用コンパレータ 1 の動作開始
R_DAC0_Start	D/A コンバータ動作開始
R_INTC1_Start	AC のゼロクロス検出用 INTP10 外部割り込みの動作開始
R_TMR_KB0_Start	IGBT 制御用 16 ビット・タイマ KB0 の動作開始処理
R_ADC_Set_OperationOn	A/D コンバータ動作許可
R_ADC_Start	A/D 変換動作開始
R_ADC_Get_Result	A/D 変換動作停止
R_TAU0_Channel1_Lower8bit_Start	各測定タイミングをはかる TAU の動作開始
r_tau0_channel1_interrupt	TAU 動作完了割り込み

5.6 関数仕様

サンプルコードの関数仕様を示します。

[関数名] R_COMP0_Start

概要	コンパレータ 0 の動作開始設定処理
ヘッダ	r_cg_comp.h、r_cg_userdefine.h
宣言	void R_COMP0_Start(void)
説明	コンパレータ 0 の動作を開始します。
引数	なし
リターン値	なし
備考	なし

[関数名] R_COMP1_Start

概要	コンパレータ 1 の動作開始設定処理
ヘッダ	r_cg_comp.h、r_cg_userdefine.h
宣言	void R_COMP1_Start(void)
説明	コンパレータ 1 の動作を開始します。
引数	なし
リターン値	なし
備考	なし

[関数名] R_DAC0_Start

概要	D/A コンバータの動作開始設定処理
ヘッダ	r_cg_dac.h、r_cg_userdefine.h
宣言	void R_DAC0_Start (void)
説明	D/A コンバータの動作を開始します。
引数	なし
リターン値	なし
備考	なし

[関数名] R_INTC1_Start

概要	外部割り込みの動作開始設定処理
ヘッダ	r_cg_intp.h、r_cg_userdefine.h
宣言	void R_INTC1_Start (void)
説明	外部割り込みの動作を開始します。
引数	なし
リターン値	なし
備考	なし

[関数名] R_TMR_KB0_Start

概要	16 ビット・タイマ KB の動作開始設定処理
ヘッダ	r_cg_tmkb.h、r_cg_userdefine.h
宣言	void R_TMR_KB0_Start (void)
説明	16 ビット・タイマ KB の動作を開始します。
引数	なし
リターン値	なし
備考	なし

[関数名] R_ADC_Set_OperationOn

概要	A/D コンバータの動作開始設定処理
ヘッダ	r_cg_adc.h、r_cg_userdefine.h
宣言	void R_ADC_Set_OperationOn (void)
説明	A/D コンバータの動作を許可します。
引数	なし
リターン値	なし
備考	なし

[関数名] R_ADC_Start

概要	A/D 変換動作開始
ヘッダ	r_cg_adc.h、r_cg_userdefine.h
宣言	void R_ADC_Start (void)
説明	A/D 変換動作を開始します。
引数	なし
リターン値	なし
備考	なし

[関数名] R_ADC_Get_Result

概要	A/D 変換結果取得	
ヘッダ	r_cg_adc.h、 r_cg_userdefine.h	
宣言	void R_ADC_Get_Result (uint16_t * const buffer)	
説明	A/D 変換結果を取得します。	
引数	buffer	変換結果取得用 RAM エリアのアドレス
リターン値	なし	
備考	なし	

[関数名] R_TAU0_Channel1_Lower8bit_Start

概要	TAU 動作開始処理	
ヘッダ	r_cg_tau.h、 r_cg_userdefine.h	
宣言	void R_TAU0_Channel1_Lower8bit_Start (void)	
説明	TAU の動作を開始します。	
引数	なし	
リターン値	なし	
備考	なし	

[関数名] r_tau0_channel1_interrupt

概要	TAU0 動作完了割り込み処理	
ヘッダ	r_cg_tau.h、 r_cg_userdefine.h	
宣言	static void __near r_tau0_channel1_interrupt (void)	
説明	TAU0 動作完了の割り込み処理をします。	
引数	なし	
リターン値	なし	
備考	なし	

5.7 フローチャート

図 5.1 に本アプリケーションノートの全体フローを示します。




図 5.1 全体フロー

注 初期設定関数の前後でスタートアップ・ルーティンが実行されます。

5.7.1 初期設定関数

図 5.2 に初期設定関数のフローチャートを示します。




図 5.2 初期設定関数

5.7.2 システム関数

図 5.3 にシステム関数のフローチャートを示します。




図 5.3 システム関数

5.7.3 入出力ポートの設定

図 5.4 に入出力ポートのフローチャートを示します。




図 5.4 入出力ポートの設定

注 未使用ポートの設定については、RL78/G11 ユーザーズマニュアル ハードウェア編を参照して下さい。

注意 未使用のポートは、端子処理などを適切に行い、電気的特性を満たすように設計してください。また、未使用の入力専用ポートは個別に抵抗を介して V_{DD} 又は V_{SS} に接続して下さい。

5.7.4 CPU クロックの設定

図 5.5 に CPU クロックの設定のフローチャートを示します。




図 5.5 CPU クロックの設定

5.7.5 タイマ KB0 の設定

図 5.6 にタイマ KB0 の設定のフローチャートを示します。




図 5.6 タイマ KB0 の設定

タイマ KB0 リセット制御

- ・周辺リセット制御・レジスタ 2 (PRR2)
タイマ KB0 のリセット制御を実施します

略号 : PRR2

7	6	5	4	3	2	1	0
TMKARES	0	DOCRES	0	0	0	0	TKB0RES
x	0	x	0	0	0	0	1/0

ビット 0

TKB0RES	タイマ KB0 のリセット制御
0	タイマ KB0 のリセット解除
1	タイマ KB0 はリセット状態

タイマ KB0 へのクロック供給開始

- ・周辺イネーブル・レジスタ 2 (PER2)
タイマ KB0 へのクロック供給を開始します

略号 : PER2

7	6	5	4	3	2	1	0
TMKAEN	0	DOCEN	0	0	0	0	TKB0EN
x	0	x	0	0	0	0	1

ビット 0

TKB0EN	タイマ KB0 の入力クロックの制御
0	入力クロック供給停止
1	入力クロック供給

注意 レジスタ設定の詳細については、RL78/G11 ユーザーズマニュアル ハードウェア編を参照してください。

タイマ KB0 動作クロックの設定

- ・タイマ・クロック選択レジスタ 2(TPS2)
タイマ KB0 動作クロックの選択

略号 : TPS2

7	6	5	4	3	2	1	0
0	TPS212	TPS211	TPS210	0	TPS202	TPS201	TPS200
0	0	0	0	0	0	0	0

ビット 2－0

TPS202	TPS201	TPS200	タイマ KB 動作クロック (CK20) の選択					
				$f_{CLK} = 2 \text{ MHz}$	$f_{CLK} = 5 \text{ MHz}$	$f_{CLK} = 10 \text{ MHz}$	$f_{CLK} = 20 \text{ MHz}$	$f_{CLK} = 24 \text{ MHz}$
0	0	0	f_{CLK}	2 MHz	5 MHz	10 MHz	20 MHz	24 MHz
0	0	1	$f_{CLK}/2$	1 MHz	2.5 MHz	5 MHz	10 MHz	12 MHz
0	1	0	$f_{CLK}/2^2$	500 kHz	1.25 MHz	2.5 MHz	5 MHz	6 MHz
0	1	1	$f_{CLK}/2^3$	250 kHz	625 kHz	1.25 MHz	2.5 MHz	3 MHz
1	0	0	$f_{CLK}/2^4$	125 kHz	312.5 kHz	625 kHz	1.25 MHz	1.5 MHz
1	0	1	$f_{CLK}/2^5$	62.5 kHz	156.2 kHz	312.5 kHz	625 kHz	750 kHz
上記以外			設定禁止					

注意 レジスタ設定の詳細については、RL78/G11 ユーザーズマニュアル ハードウェア編を参照してください。

タイマ KB0 割り込みの設定

- ・割り込み要求フラグ・レジスタ (IF2L)
- ・割り込み要求フラグのクリア
- ・割り込みマスク・フラグ・レジスタ (MK2L)
- ・割り込み処理禁止

略号 : IF2L

7	6	5	4	3	2	1	0
FLIF	IICAIF1	TMKBIF0	ITIF01	ITIF00	DOCIF	CMPIF1	CMPIF0
x	x	0	x	x	x	x	x

ビット 5

TMKBIF0	割り込み要求フラグ
0	割り込み要求信号が発生していない
1	割り込み要求信号が発生し、割り込み要求状態

略号 : MK2L

7	6	5	4	3	2	1	0
FLMK	IICAMK1	TMKBMK0	ITMK01	ITMK00	DOCMK	CMPMK1	CMPMK0
X	x	1	x	x	x	x	x

ビット 5

TMKBMK0	割り込み処理の制御
0	割り込み処理許可
1	割り込み処理禁止

注意 レジスタ設定の詳細については、RL78/G11 ユーザーズマニュアル ハードウェア編を参照してください。

タイマ KB 動作制御の設定

- ・ 16 ビット・タイマ KB 動作制御レジスタ 01(TKBCTL01)
- タイマ KB0 の動作制御
- タイマ KB0 のクロック選択
- タイマ KB0 の動作モードの選択

略号 : TKBCTL01

7	6	5	4	3	2	1	0
TKBCE0	0	0	TKBCKS0	0	0	TKBMD01	TKBMD00
0	0	0	0	0	0	0	0

ビット 7

TKBCE0	タイマ KB0 の動作制御
0	タイマ動作停止（カウンタは FFFF）
1	タイマ動作許可

ビット 4

TKBCKS0	タイマ KB0 のクロック選択
0	TPS202-TPS200 ビットで選択した CK20 クロック
1	TPS212-TPS210 ビットで選択した CK21 クロック

ビット 1－0

TKBMD01	TKBMD00	タイマ KB0 の動作モードの選択
0	0	単体動作モード（マスタ使用）
1	1	インターリーブ PFC 出力モード
上記以外		設定禁止

注意 レジスタ設定の詳細については、RL78/G11 ユーザーズマニュアル ハードウェア編を参照してください。

タイマ KB0 出力制御の設定

- ・ 16ビット・タイマKB出力制御レジスタ00 (TKBIOC00)
- タイマ出力TKBO0のアクティブ・レベル設定
- タイマ出力TKBO2のデフォルト・レベル設定

略号：TKBIOC00

7	6	5	4	3	2	1	0
0	0	0	0	TKBTOL01	TKBTOL00	TKBTOD01	TKBTOD00
0	0	0	0	0	0	0	0

ビット 3、2

TKBTOL0n	タイマ出力 TKBO _n のアクティブ・レベル設定 (n = 1,0)
0	ハイ・レベル
1	ロウ・レベル

ビット 1、0

TKBTOD0n	タイマ出力 TKBO _n のデフォルト・レベル設定 (n = 1,0)
0	ロウ・レベル
1	ハイ・レベル

注意 レジスタ設定の詳細については、RL78/G11 ユーザーズマニュアル ハードウェア編を参照してください。

タイマ KB0 強制出力停止機能制御の設定

- ・強制出力停止機能制御レジスタ00 (TKBPACTL00)
強制出力停止機能2の外部割り込みトリガ選択、コンパレータトリガ選択、動作モード選択
強制出力停止機能1のコンパレータトリガ選択、出力状態選択、解除条件選択

- ・強制出力停止機能制御レジスタ02 (TKBPACTL02)
トリガ信号の入力制御

略号 : TKBPACTL00

15	14	13	12	11	10	9	8
TKBPAFXS013	TKBPAFXS012	TKBPAFXS011	TKBPAFXS010	0	0	0	TKBPAFCM01
0	0	0	0	0	0	0	0

7	6	5	4	3	2	1	0
0	0	TKBPAHZS011	TKBPAHZS010	KBPAHCM011	KBPAHCM010	TKBPAMD 011	TKBPAMD 010
0	0	1	1	0	1	1	0

ビット 1 5

TKBPAFXS013	強制出力停止機能 2 の外部割り込みトリガ選択
0	INTP11 をトリガとしない
1	INTP11 をトリガとする

ビット 1 4

TKBPAFXS012	強制出力停止機能 2 の外部割り込みトリガ選択
0	INTP10 をトリガとしない
1	INTP10 をトリガとする

ビット 1 3

TKBPAFXS011	強制出力停止機能 2 のコンパレータ・トリガ選択
0	コンパレータ 1 をトリガとしない
1	コンパレータ 1 をトリガとする

ビット 1 2

TKBPAFXS010	強制出力停止機能 2 のコンパレータ・トリガ選択
0	コンパレータ 0 をトリガとしない
1	コンパレータ 0 をトリガとする

ビット 8

TKBPAFCM01	強制出力停止機能 2 の動作モード選択
0	トリガ入力で強制出力停止機能 2 を開始し、次のカウンタの周期で強制出力停止機能 2 を解除。
1	トリガ入力で強制出力停止機能 2 を開始し、そのトリガの逆エッジを検出してから、次のカウンタの周期で強制出力停止機能 2 を解除。

注意 レジスタ設定の詳細については、RL78/G11 ユーザーズマニュアル ハードウェア編を参照してください。

略号 : TKBPACTL00

15	14	13	12	11	10	9	8
TKBPAFXS013	TKBPAFXS012	TKBPAFXS011	TKBPAFXS010	0	0	0	TKBPAFCM01
0	0	0	0	0	0	0	0

7	6	5	4	3	2	1	0
0	0	TKBPAHZS011	TKBPAHZS010	KBPAHCM011	KBPAHCM010	TKBPAMD 011	TKBPAMD 010
0	0	1	1	0	0	1	0

ビット 5

TKBPAHZS011	強制出力停止機能 1 のコンパレータトリガ選択
0	コンパレータ 1 をトリガとしない
1	コンパレータ 1 をトリガとする

ビット 4

TKBPAHZS010	強制出力停止機能 1 のコンパレータトリガ選択
0	コンパレータ 0 をトリガとしない
1	コンパレータ 0 をトリガとする

ビット 3、2

TKBPAHCM011	TKBPAHCM010	強制出力停止機能 1 の解除条件選択
0	0	トリガ入力で強制出力停止機能1を開始し、そのトリガ信号のレベルに関係なく強制出力停止機能解除トリガ (TKBPAHTT01) = 1書き込みで強制出力停止機能1を解除。
0	1	トリガ入力で強制出力停止機能1を開始し、そのトリガ信号がアクティブ・レベル期間中の場合は、強制出力停止機能解除トリガ (TKBPAHTT01) = 1書き込みを無効とする。そのトリガ信号がインアクティブ・レベル期間中の強制出力停止機能解除トリガ (TKBPAHTT01) = 1書き込みで強制出力停止機能1を解除。
1	0	トリガ入力で強制出力停止機能1を開始し、そのトリガ信号のレベルに関係なく強制出力停止機能解除トリガ (TKBPAHTT01) = 1書き込みのあと、次のカウンタの周期で強制出力停止機能1を解除。注
1	1	トリガ入力で強制出力停止機能1を開始し、そのトリガ信号がアクティブ・レベル期間中の場合は、強制出力停止機能解除トリガ (TKBPAHTT01) = 1書き込みを無効とする。そのトリガ信号がインアクティブ・レベル期間中の強制出力停止機能解除トリガ (TKBPAHTT01) = 1書き込みのあと、次のカウンタの周期で強制出力停止機能1を解除。注

注. 次のカウンタ同期を待たずにタイマKB を停止 (TKBCE0=0) した場合、次にタイマKB を動作 (TKBCE0 = 1)

するまで強制出力停止機能を継続します。

注意 レジスタ設定の詳細については、RL78/G11 ユーザーズマニュアル ハードウェア編を参照してください。

略号 : TKBPACTL00

15	14	13	12	11	10	9	8
TKBPAFXS013	TKBPAFXS012	TKBPAFXS011	TKBPAFXS010	0	0	0	TKBPAFCM01
0	0	0	0	0	0	0	0

7	6	5	4	3	2	1	0
0	0	TKBPAHZS011	TKBPAHZS010	KBPAHCM011	KBPAHCM010	TKBPAMD 011	TKBPAMD 010
0	0	1	1	0	0	1	0

ビット 1、0

TKBPAMD011	TKBPAMD010	強制出力停止機能実行時の出力状態選択	
		強制出力停止機能 1	強制出力停止機能 2
0	0	Hi-Z出力	ロウ・レベル固定出力
0	1	Hi-Z出力	ハイ・レベル固定出力
1	0	ロウ・レベル固定出力	ロウ・レベル固定出力
1	1	ハイ・レベル固定出力	ハイ・レベル固定出力

注意 レジスタ設定の詳細については、RL78/G11 ユーザーズマニュアル ハードウェア編を参照してください。

略号 : TKBPACTL02

7	6	5	4	3	2	1	0
0	0	0	0	0	0	TKBPACE01	TTKBPACE00
0	0	0	0	0	0	0	1

ビット 1, 0

TKBPACE0n	TKBO0 の強制出力停止機能に使用するトリガ信号の入力制御
0	強制出力停止機能動作禁止
1	強制出力停止機能動作許可

注意 レジスタ設定の詳細については、RL78/G11 ユーザーズマニュアル ハードウェア編を参照してください。

5.7.6 D/A コンバータの設定

図 5.7 に D/A コンバータの設定のフローチャートを示します。




図 5.7 D/A コンバータの設定

D/A コンバータの周辺リセットの設定

- ・周辺リセット制御レジスタ(PRR1)
D/Aコンバータの周辺リセット制御

略号 : PRR1

	7	6	5	4	3	2	1	0
DACRES	0	CMPRES	0	0	0	PGA0RES	0	0
0/1	0	X	0	0	0	x	0	0

ビット 7

DACRES	D/A コンバータのリセット制御
0	周辺リセット解除
1	周辺リセット状態

D/A コンバータへのクロック供給開始

- ・周辺イネーブル・レジスタ 1 (PER1)
D/A コンバータへのクロック供給を開始します

略号 : PER1

7	6	5	4	3	2	1	0
DACEN	0	CM PEN	0	DTCEN	PGA0EN	0	0
1	0	x	0	x	x	0	0

ビット 0

DACEN	D/A コンバータの入カクロックの制御
0	入カクロック供給停止
1	入カクロック供給

注意 レジスタ設定の詳細については、RL78/G11 ユーザーズマニュアル ハードウェア編を参照してください。

D/A 変換値の設定

- ・ D/A 変換値設定レジスタ 0 (DACS0)
D/A コンバータの端子に出力するアナログ電圧値を設定します

略号 : DACS0

7	6	5	4	3	2	1	0
DACS07	DACS06	DACS05	DACS04	DACA03	DACS02	DACS01	DACS00
0	0	0	0	0	0	0	0

注意 レジスタ設定の詳細については、RL78/G11 ユーザーズマニュアル ハードウェア編を参照してください。

5.7.7 A/D コンバータの設定

図 5.8 に A/D コンバータの設定のフローチャートを示します。




図 5.8 A/D コンバータの設定

A/D コンバータへのクロック供給開始

- ・周辺イネーブル・レジスタ 0 (PER0)
- A/D コンバータへのクロック供給を開始します

略号 : PER0

7	6	5	4	3	2	1	0
0	ICA1EN	ADCEN	IICA0EN	0	SAU0EN	0	TAU0EN
0	x	1	x	0	x	0	x

ビット 5

ADCEN	A/D コンバータの入カクロックの制御
0	入カクロック供給停止
1	入カクロック供給

A/D 変換時間と動作モードの設定

- ・A/D コンバータ・モード・レジスタ 0(ADM0)
- A/D 変換動作の制御
A/D 変換チャンネル選択モードの指定

略号 : ADM0

7	6	5	4	3	2	1	0
ADCS	ADMD	FR2	FR1	FR0	LV1	LV0	ADCE
x	1	0	0	1	0	0	x

ビット 6

ADMD	A/D チャンネル選択モードを指定
0	セレクト・モード
1	スキャン・モード

注意 レジスタ設定の詳細については、RL78/G11 ユーザーズマニュアル ハードウェア編を参照してください。

略号 : ADM0

7	6	5	4	3	2	1	0
ADCS	ADMD	FR2	FR1	FR0	LV1	LV0	ADCE
x	1	0	0	1	0	0	x

ビット5－1

ADM0					モード	変換 クロック (f_{AD})	変換ク ロック 数 (サン プ リ ン グ・ク ロック 数)	変換時間	変換時間の選択				
FR2	FR1	FR0	LV1	LV2					$f_{CLK}=1\text{MHz}$	$f_{CLK}=4\text{MHz}$	$f_{CLK}=8\text{MHz}$	$f_{CLK}=16\text{MHz}$	$f_{CLK}=24\text{MHz}$
0	0	0	0	0	標準1	$f_{CLK}/64$	19 f_{AD} (サン プ リ ン グ・ク ロック 数 : 7 f_{AD})	$1216/f_{CLK}$	設定禁止	設定禁止	設定禁止	84 μs	50.667 μs
0	0	1				$f_{CLK}/32$		$608/f_{CLK}$			76 μs	42 μs	25.333 μs
0	1	0				$f_{CLK}/16$		$304/f_{CLK}$		76 μs	38 μs	19 μs	12.667 μs
0	1	1				$f_{CLK}/8$		$152/f_{CLK}$		38 μs	19 μs	9.5 μs	6.333 μs
1	0	0				$f_{CLK}/6$		$114/f_{CLK}$		28.5	14.25 μs	7.125 μs	4.75 μs
1	0	1				$f_{CLK}/5$		$95/f_{CLK}$	95 μs	23.75 μs	11.875 μs	5.938 μs	3.958 μs
1	1	0				$f_{CLK}/4$		$76/f_{CLK}$	76 μs	19 μs	9.5 μs	4.75 μs	3.167 μs
1	1	1				$f_{CLK}/2$		$38/f_{CLK}$	38 μs	9.5 μs	4.75 μs	2.375 μs	設定禁止
0	0	0	1	1	標準2	$f_{CLK}/64$	17 f_{AD} (サン プ リ ン グ・ク ロック 数 : 5 f_{AD})	$1088/f_{CLK}$	設定禁止	設定禁止	設定禁止	68 μs	45.333 μs
0	0	1				$f_{CLK}/32$		$544/f_{CLK}$			68 μs	34 μs	22.667 μs
0	1	0				$f_{CLK}/16$		$272/f_{CLK}$		68 μs	34 μs	17 μs	11.333 μs
0	1	1				$f_{CLK}/8$		$136/f_{CLK}$		34 μs	17 μs	8.5 μs	5.667 μs
1	0	0				$f_{CLK}/6$		$102/f_{CLK}$		25.5 μs	12.75 μs	6.375 μs	4.25 μs
1	0	1				$f_{CLK}/5$		$85/f_{CLK}$	85 μs	21.25 μs	10.625 μs	5.3125 μs	3.542 μs
1	1	0				$f_{CLK}/4$		$68/f_{CLK}$	68 μs	17 μs	8.5 μs	4.25 μs	2.833 μs
1	1	1				$f_{CLK}/2$		$34/f_{CLK}$	34 μs	8.5 μs	4.25 μs	2.125 μs	設定禁止

注意 レジスタ設定の詳細については、RL78/G11 ユーザーズマニュアル ハードウェア編を参照してください。

A/D 変換トリガ・モードの設定

- ・ A/D コンバータ・モード・レジスタ 1(ADM1)
- A/D 変換トリガ・モードの選択
- A/D 変換動作モードの設定
- ハードウェア・トリガ信号の選択

略号 : ADM1

7	6	5	4	3	2	1	0
ADTMD1	ADTMD0	ADSCM	0	0	0	ADTRS1	ADTRS0
1	0	0	0	0	0	0	0

ビット 7－6

ADTMD1	ADTMD0	A/D 変換トリガ・モードの選択
0	x	ソフトウェア・トリガ・モード
1	0	ハードウェア・トリガ・ノーウェイト・モード
1	1	ハードウェア・トリガ・ウェイト・モード

ビット 5

ADSCM	A/D 変換動作モードの設定
0	連続変換モード
1	ワンショット変換モード

ビット 1－0

ADTRS1	ADTRS0	ハードウェア・トリガ信号の選択
0	0	タイマ・チャンネル 01 のカウント完了またはキャプチャ完了割り込み信号(INTTM01)
0	1	ELC で選択されたイベント信号
1	0	リアルタイム・クロック 2 割り込み信号(INTRTC)
1	1	12 ビット・インターバル・タイマ割り込み信号(INTIT)

注意 レジスタ設定の詳細については、RL78/G11 ユーザーズマニュアル ハードウェア編を参照してください。

基準電圧源の設定

- ・A/D コンバータ・モード・レジスタ 2(ADM2)
- A/D コンバータの+側の基準電圧源の選択
- A/D コンバータの-側の基準電圧源の選択
- 変換結果上限/下限値チェック
- SNOOZE モードの設定
- A/D 変換分解能の設定

略号 : ADM2

7	6	5	4	3	2	1	0
ADREFP1	ADREFP0	ADREFM	0	ADRCK	AWC	0	ADTYP
0	1	1	0	0	0	0	0

ビット7-6

ADREFP1	ADREFP0	A/D コンバータの+側の基準電圧源の選択
0	0	V _{DD} から供給
0	1	AV _{REFP} /ANI0 から供給
1	0	内部基準電圧 (1.45 V) から供給
1	1	設定禁止

ビット5

ADREFM	A/D コンバータの-側の基準電圧源の選択
0	V _{SS} から供給
1	AV _{REFM} /ANI1 から供給

ビット3

ADRCK	変換結果上限/下限値チェック
0	ADLL レジスタ ≤ ADCR レジスタ ≤ ADUL レジスタのとき割り込み信号 (INTAD) が発生。
1	ADCR レジスタ < ADLL レジスタ、ADUL レジスタ < ADCR レジスタのとき割り込み信号 (INTAD) が発生。

ビット2

AWC	SNOOZE モードの設定
0	SNOOZE モード機能を使用しない
1	SNOOZE モード機能を使用する

ビット0

ADTYP	A/D 変換分解能の設定
0	10 ビット分解能
1	8 ビット分解能

注意 レジスタ設定の詳細については、RL78/G11 ユーザーズマニュアル ハードウェア編を参照してください。

変換結果比較上限値／下限値の設定

- ・変換結果比較上限値設定レジスタ (ADUL)
- ・変換結果比較下限値設定レジスタ (ADLL)

変換結果比較上限値／下限値の設定

略号 : ADUL

7	6	5	4	3	2	1	0
ADUL7	ADUL6	ADUL5	ADUL4	ADUL3	ADUL2	ADUL1	ADUL0
1	1	1	1	1	1	1	1

略号 : ADLL

7	6	5	4	3	2	1	0
ADLL7	ADLL6	ADLL5	ADLL4	ADLL3	ADLL2	ADLL1	ADLL0
0	0	0	0	0	0	0	0

注意 レジスタ設定の詳細については、RL78/G11 ユーザーズマニュアル ハードウェア編を参照してください。

入力チャネルの指定

- ・アナログ入力チャネル指定レジスタ (ADS)
- A/D 変換するアナログ電圧の入力チャネルを指定

略号 : ADS

7	6	5	4	3	2	1	0
ADISS	0	0	ADS4	ADS3	ADS2	ADS1	ADS0
0	0	0	0	0	0	1	1

ビット7、4－0

ADISS	ADS4	ADS3	ADS2	ADS1	ADS0	アナログ入力 チャネル	入力ソース
0	0	0	0	0	0	ANI0	P20/ANI0 端子 AV _{REFP} 端子
0	0	0	0	0	1	ANI1	P21/ANI1 端子/AV _{REFM} 端子
0	0	0	0	1	0	ANI2	P22/ANI2 端子
0	0	0	0	1	1	ANI3	P23/ANI3 端子
0	1	0	0	0	0	ANI16	P01/ANI16 端子
0	1	0	0	0	1	ANI17	P00/ANI17 端子
0	1	0	0	1	0	ANI18	P33/ANI18 端子
0	1	0	0	1	1	ANI19	P32/ANI19 端子
0	1	0	1	0	0	ANI20	P31/ANI20 端子
0	1	0	1	0	1	ANI21	P30/ANI21 端子
0	1	0	1	1	0	ANI22	P56/ANI22 端子
0	1	0	1	1	1	—	PGAOUT(PGA 出力)
1	0	0	0	0	0	—	温度センサ出力電圧 ^{注1}
1	0	0	0	0	1	—	内部基準電圧 (1.45V) ^{注1}
上記以外						設定禁止	

注1. HS(高速メイン)モードでのみ動作可能です。

注意 レジスタ設定の詳細については、RL78/G11 ユーザーズマニュアル ハードウェア編を参照してください。

A/D 変換終了割り込みの設定

- ・割り込み要求フラグ・レジスタ (IF1H)
- 割り込み要求フラグのクリア
- ・割り込みマスク・フラグ・レジスタ (MK1H)
- 割り込み処理禁止

略号 : IF1H

7	6	5	4	3	2	1	0
PIF11	PIF10	PIF9	PIF8	PIF7	KRIF	TMKAIF	ADIF
x	x	x	x	x	x	x	0

ビット 0

ADIF	割り込み要求フラグ
0	割り込み要求信号が発生していない
1	割り込み要求信号が発生し、割り込み要求状態

略号 : MK1H

7	6	5	4	3	2	1	0
PMK11	PMK10	PMK9	PMK8	PMK7	KRMK	TMKAMK	ADMK
x	x	x	x	x	x	x	1

ビット 0

ADMK	割り込み処理の制御
0	割り込み処理許可
1	割り込み処理禁止

注意 レジスタ設定の詳細については、RL78/G11 ユーザーズマニュアル ハードウェア編を参照してください。

5.7.8 コンパレータの設定

図 5.9 にコンパレータの設定のフローチャートを示します。




図 5.9 コンパレータの設定

コンパレータへのクロック供給開始

- ・周辺イネーブル・レジスタ 1 (PER1)
- A/D コンバータへのクロック供給を開始します

略号 : PER1

7	6	5	4	3	2	1	0
DACEN	0	COMPEN	0	DTCEN	PGA0EN	0	0
x	0	1	0	x	x	0	0

ビット 5

COMPEN	コンパレータの入カクロックの制御
0	入カクロック供給停止
1	入カクロック供給

コンパレータの動作設定

- ・コンパレータモード設定レジスタ (COMPMDR)
- コンパレータ動作許可

略号 : COMPMDR

7	6	5	4	3	2	1	0
C1MON	C1VRF	C1WDE	C1ENB	C0MON	C0VRF	C0WDE	C0ENB
x	x	x	0	x	x	x	0

ビット 4

C1ENB	コンパレータ 1 動作許可
0	コンパレータ 1 動作禁止
1	コンパレータ 1 動作許可

ビット 0

C0ENB	コンパレータ 0 動作許可
0	コンパレータ 0 動作禁止
1	コンパレータ 0 動作許可

注意 レジスタ設定の詳細については、RL78/G11 ユーザーズマニュアル ハードウェア編を参照してください。

コンパレータ割り込みの設定

- ・割り込み要求フラグ・レジスタ(IF2L)
- 割り込み要求フラグのクリア
- ・割り込みマスク・フラグ・レジスタ(MK2L)
- 割り込み処理禁止

略号：IF2L

7	6	5	4	3	2	1	0
FLIF	IICAIF1	TMKBIF0	ITIF01	ITIF00	DOCIF	CMP1F1	CMP1F0
x	x	x	x	x	x	0	0

ビット 0, 1

CMP1F0,1	割り込み要求フラグ
0	割り込み要求信号が発生していない
1	割り込み要求信号が発生し、割り込み要求状態

略号：MK2L

7	6	5	4	3	2	1	0
FLMK	IICAMK1	TMKBMK0	ITMK01	ITMK00	DOCMK	CMPMK1	CMPMK0
x	x	x	x	x	x	1	1

ビット 4, 5

CMPMK0,1	割り込み処理の制御
0	割り込み処理許可
1	割り込み処理禁止

コンパレータの周辺リセットの設定

- ・周辺リセット制御レジスタ(PRR1)
- コンパレータの周辺リセット制御

略号：PRR1

7	6	5	4	3	2	1	0
DACRES	0	CMPRES	0	0	PGA0RES	0	0
x	0	0/1	0	0	x	0	0

ビット 5

CMPRES	各周辺ハードウェアへの周辺リセット制御
0	周辺リセット解除
1	周辺リセット状態

注意 レジスタ設定の詳細については、RL78/G11 ユーザーズマニュアル ハードウェア編を参照してください。

5.7.9 タイマ・アレイ・ユニットの設定

図 5.10 にタイマ・アレイ・ユニットの設定のフローチャートを示します。




図 5.10 タイマ・アレイ・ユニットの設定

タイマ・アレイ・ユニット 0 へのクロック供給開始

・周辺イネーブル・レジスタ 0 (PER0)

タイマ・アレイ・ユニット 0 へのクロック供給を開始します

略号 : PER0

7	6	5	4	3	2	1	0
0	IICA1EN	ADCEN	IICA0EN	0	SAU0EN	0	TAU0EN
0	x	x	x	0	x	0	1

ビット 0

TAU0EN	タイマ・アレイ・ユニット 0 の入力クロックの制御
0	入力クロック供給停止
1	入力クロック供給

注意 レジスタ設定の詳細については、RL78/G11 ユーザーズマニュアル ハードウェア編を参照してください。

タイマ・クロック周波数の設定

- ・タイマ・クロック選択レジスタ 0 (TPS0)
タイマ・アレイ・ユニット 0 の動作クロックを選択

略号 : TPS0

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0	0	PRS0 31	PRS0 30	0	0	PRS0 21	PRS0 20	PRS0 13	PRS0 12	PRS0 11	PRS0 10	PRS0 03	PRS0 02	PRS0 01	PRS0 00
x	x	x	x	x	x	x	x	x	x	x	x	0	1	1	0

ビット 3-0

PRS 003	PRS 002	PRS 001	PRS 000	動作クロック (CK00) の選択					
					$f_{CLK}=$ 2MHz	$f_{CLK}=$ 5MHz	$f_{CLK}=$ 10MHz	$f_{CLK}=$ 20MHz	$f_{CLK}=$ 24MHz
0	0	0	0	f_{CLK}	2 MHz	5 MHz	10 MHz	20 MHz	24 MHz
0	0	0	1	$f_{CLK}/2$	1 MHz	2.5 MHz	5 MHz	10 MHz	12 MHz
0	0	1	0	$f_{CLK}/2^2$	500 kHz	1.25 MHz	2.5 MHz	5 MHz	6 MHz
0	0	1	1	$f_{CLK}/2^3$	250 kHz	625 kHz	1.25 MHz	2.5 MHz	3 MHz
0	1	0	0	$f_{CLK}/2^4$	125 kHz	312.5 kHz	625 kHz	1.25 MHz	1.5 MHz
0	1	0	1	$f_{CLK}/2^5$	62.5 kHz	156.2 kHz	313kHz	625 kHz	750 kHz
0	1	1	0	$f_{CLK}/2^6$	31.25 kHz	78.1 kHz	156 kHz	313 kHz	375 kHz
0	1	1	1	$f_{CLK}/2^7$	15.62 kHz	39.1 kHz	78.1 kHz	156 kHz	187.5 kHz
1	0	0	0	$f_{CLK}/2^8$	7.81 kHz	19.5 kHz	39.1 kHz	78.1 kHz	93.8 kHz
1	0	0	1	$f_{CLK}/2^9$	3.91 kHz	9.76 kHz	19.5 kHz	39.1 kHz	46.9 kHz
1	0	1	0	$f_{CLK}/2^{10}$	1.95 kHz	4.88 kHz	9.77 kHz	19.5 kHz	23.4 kHz
1	0	1	1	$f_{CLK}/2^{11}$	976 Hz	2.44 kHz	4.88 kHz	9.77 kHz	11.7 kHz
1	1	0	0	$f_{CLK}/2^{12}$	488 Hz	1.22 kHz	2.44 kHz	4.88 kHz	5.86 kHz
1	1	0	1	$f_{CLK}/2^{13}$	244 Hz	610 Hz	1.22 kHz	2.44 kHz	2.93 kHz
1	1	1	0	$f_{CLK}/2^{14}$	122 Hz	305 Hz	610 Hz	1.22 kHz	1.46 kHz
1	1	1	1	$f_{CLK}/2^{15}$	61 Hz	153 Hz	305 Hz	610 Hz	732 Hz

注意 レジスタ設定方法の詳細については、RL78/G11 ユーザーズマニュアル ハードウェア編を参照してください。

チャンネル 0 の動作モードの設定

- ・タイマ・モード・レジスタ 01 (TMR01)
- 動作クロック (f_{MCK}) の選択
- カウント・クロックの選択
- ソフトウェア・トリガ・スタート
- 動作モード設定

略号 : TMR01

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
CKS	CKS	0	CCS	0	STS	STS	STS	CIS	CIS	0	0	MD	MD	MD	MD
011	010		01		012	011	010	011	010			013	012	011	010
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット 15 – 14

CKS011	CKS010	チャンネル 0 の動作クロック (f_{MCK}) の選択
0	0	タイマ・クロック選択レジスタ 0 (TPS0) で設定した動作クロック CK00
0	1	タイマ・クロック選択レジスタ 0 (TPS0) で設定した動作クロック CK02
1	0	タイマ・クロック選択レジスタ 0 (TPS0) で設定した動作クロック CK01
1	1	タイマ・クロック選択レジスタ 0 (TPS0) で設定した動作クロック CK03

ビット 12

CCS01	チャンネル 0 のカウント・クロック (f_{TCLK}) の選択
0	CKS010、CKS011 ビットで指定した動作クロック (f_{MCK})
1	TI01 端子からの入力信号の有効エッジ

ビット 11

SPLIT01	チャンネル 1 の 8 ビット・タイマ / 16 ビット・タイマ動作の選択
0	16 ビット・タイマとして動作 (単独チャンネル動作機能、または複数チャンネル連動動作機能でスレーブ・チャンネルとして動作)
1	8 ビット・タイマとして動作

注意 レジスタ設定方法の詳細については、RL78/G11 ユーザーズマニュアル ハードウェア編を参照してください。

略号 : TMR01

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
CKS 011	CKS 010	0	CCS 01	0	STS 012	STS 011	STS 010	CIS 011	CIS 010	0	0	MD 013	MD 012	MD 011	MD 010
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット 10－8

STS012	STS011	STS010	チャンネル 1 のスタート・トリガ、キャプチャ・トリガの設定
0	0	0	ソフトウェア・トリガ・スタートのみ有効（他のトリガ要因を非選択にする）
0	0	1	TI01 端子入力の有効エッジを、スタート・トリガ、キャプチャ・トリガの両方に使用
0	1	0	TI01 端子入力の両エッジを、スタート・トリガとキャプチャ・トリガに分けて使用
1	0	0	マスタ・チャンネルの割り込み信号を使用（複数チャンネル連動動作機能のスレーブ・チャンネル時）
上記以外			設定禁止

ビット 7－6

CIS011	CIS010	TI01 端子の有効エッジ選択
0	0	立ち下がリエッジ
0	1	立ち上がリエッジ
1	0	両エッジ（ロウ・レベル幅測定時） スタート・トリガ：立ち下がリエッジ、キャプチャ・トリガ：立ち上がリエッジ
1	1	両エッジ（ハイ・レベル幅測定時） スタート・トリガ：立ち上がリエッジ、キャプチャ・トリガ：立ち下がリエッジ

注意 レジスタ設定方法の詳細については、RL78/G11 ユーザーズマニュアル ハードウェア編を参照してください。

略号 : TMR01

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
CKS 011	CKS 010	0	CCS 01	0	STS 012	STS 011	STS 010	CIS 011	CIS 010	0	0	MD 013	MD 012	MD 011	MD 010
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット 3-0

MD 013	MD 012	MD 011	チャンネル 1 の動作 モードの設定	対応する機能	TCR のカウント動作
0	0	0	インターバル・タイマ・モード	インターバル・タイマ／方形波出力／分周器機能／PWM 出力（マスタ）	ダウン・カウント
0	1	0	キャプチャ・モード	入力パルス間隔測定	アップ・カウント
0	1	1	イベント・カウンタ・モード	外部イベント・カウンタ	ダウン・カウント
1	0	0	ワンカウント・モード	ディレイ・カウンタ／ワンショット・パルス出力／PWM 出力（スレーブ）	ダウン・カウント
1	1	0	キャプチャ&ワンカウント・モード	入力信号のハイ／ロウ・レベル幅測定	アップ・カウント
上記以外			設定禁止		
各モードの動作は、MD010 ビットによって変わります（下表を参照）。					

動作モード (MD003-MD001 で設定 (上表参照))	MD010	カウント・スタートと割り込みの設定
・ インターバル・タイマ・モード (0、0、0)	0	カウント開始時にタイマ割り込みを発生しない (タイマ出力も変化しない)。
・ キャプチャ・モード (0、1、0)	1	カウント開始時にタイマ割り込みを発生する (タイマ出力も変化させる)。
・ イベント・カウンタ・モード (0、1、1)	0	カウント開始時にタイマ割り込みを発生しない (タイマ出力も変化しない)。
・ ワンカウント・モード (1、0、0)	0	カウント動作中のスタート・トリガは無効とする。その際に割り込みも発生しない。
	1	カウント動作中のスタート・トリガを有効とする。その際に割り込みも発生する。
・ キャプチャ&ワンカウント・モード (1、1、0)	0	カウント開始時にタイマ割り込みを発生しない (タイマ出力も変化しない)。カウント動作中のスタート・トリガは無効とする。その際に割り込みも発生しない。

注意 レジスタ設定方法の詳細については、RL78/G11 ユーザーズマニュアル ハードウェア編を参照してください。

インターバル・タイマの周期設定

- ・タイマ・データ・レジスタ 01 (TDR01)
インターバル・タイマのコンペア値を設定

略号 : TDR01

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0

タイマ割り込み (INTTM01) の発生 = (TDR01 の設定値 + 1) × カウント・クロック周期

タイマ出力許可設定

- ・タイマ出力許可レジスタ 0 (TOE0)
各チャンネルのタイマ出力許可／禁止の値設定

略号 : TOE0

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0	0	0	0	0	0	0	0	TOE 07	TOE 06	TOE 05	TOE 04	TOE 03	TOE 02	TOE 01	TOE 00
0	0	0	0	0	0	0	0	x	x	x	x	x	x	1	x

ビット 1

TOE01	チャンネル 0 のタイマ出力許可／禁止
0	タイマの出力を禁止 タイマ動作を TO01 ビットに反映せず、出力を固定します。 TO01 ビットへの書き込みが可能となり、TO01 ビットに設定したレベルが TO01 端子から出力されます。
1	タイマの出力を許可 タイマ動作を TO01 ビットに反映し、出力波形を生成します。 TO01 ビットへの書き込みは無視されます。

注意 レジスタ設定方法の詳細については、RL78/G11 ユーザーズマニュアル ハードウェア編を参照してください。

5.7.10 割り込みの設定

図 5.11 に割り込みの設定のフローチャートを示します。




図 5.11 割り込みの設定

割り込みエッジの設定

- ・外部割り込み立ち上がりエッジ許可レジスタ(EGP0)
 - ・外部割り込み立ち下がりエッジ許可レジスタ(EGN0)
- 有効エッジの選択

略号 : EGP0

7	6	5	4	3	2	1	0
EGP7	EGP6	EGP5	EGP4	EGP3	EGP2	EGP1	EGP0
0	0	0	0	0	0	1	0

略号 : EGN0

7	6	5	4	3	2	1	0
EGN7	EGN6	EGN5	EGN4	EGN3	EGN2	EGN1	EGN0
0	0	0	0	0	0	0	0

EGPn	EGNn	INTPn 端子の有効エッジの選択(n=0-11)
0	0	エッジ検出禁止
0	1	立ち下がりエッジ
1	0	立ち上がりエッジ
1	1	立ち上がり、立ち下がりの両エッジ

注意 レジスタ設定の詳細については、RL78/G11 ユーザーズマニュアル ハードウェア編を参照してください。

5.7.11 メイン関数

図 5.12 にメイン関数のフローチャートを示します。




図 5.12 メイン関数

5.7.12 メイン初期設定

図 5.13 に メイン初期設定のフローチャートを示します。




図 5.13 メイン初期設定

5.7.13 コンパレータ 0 動作開始

図 5.14 にコンパレータ 0 動作開始のフローチャートを示します。




図 5.14 コンパレータ 0 動作開始

5.7.14 コンパレータ 1 動作開始

図 5.15 にコンパレータ 1 動作開始のフローチャートを示します。




図 5.15 コンパレータ 1 動作開始

5.7.15 D/A コンバータ動作開始

図 5.16 に D/A コンバータ動作開始のフローチャートを示します。




図 5.16 D/A コンバータ動作開始

5.7.16 割り込み動作開始

図 5.17 に割り込み動作開始のフローチャートを示します。




図 5.17 割り込み動作開始

5.7.17 TAU 動作開始

図 5.18 に TAU 動作開始のフローチャートを示します。




図 5.18 TAU 動作開始

5.7.18 タイマ KB0 動作開始

図 5.19 にタイマ KB0 動作開始のフローチャートを示します。




図 5.19 タイマ KB0 動作開始

5.7.19 A/D コンバータ動作許可

図 5.20 に A/D コンバータ動作許可のフローチャートを示します。




図 5.20 A/D コンバータ動作許可

5.7.20 A/D 変換トリガ待ち受け開始

図 5.21 に A/D 変換トリガ待ち受け開始のフローチャートを示します。




図 5.21 A/D 変換トリガ待ち受け開始

5.7.21 TAU 動作完了割り込み処理

図 5.22 に TAU 動作完了割り込み処理のフローチャートを示します。




図 5.22 TAU 動作完了割り込み処理

6. サンプルコード

サンプルコードは、ルネサス エレクトロニクスホームページから入手してください。

7. 参考ドキュメント

RL78/G11 ユーザーズマニュアル ハードウェア編 (R01UH0637J)

RL78 ファミリ ユーザーズマニュアル ソフトウェア編 (R01US0015J)

(最新版をルネサス エレクトロニクスホームページから入手してください。)

テクニカルアップデート/テクニカルニュース

(最新の情報をルネサス エレクトロニクスホームページから入手してください。)

ホームページとサポート窓口

ルネサス エレクトロニクスホームページ

<http://japan.renesas.com/>

お問合せ先

<http://japan.renesas.com/inquiry>

改訂記録	RL78/G11 タイマ KB0 による IH 制御 CC-RL
------	-------------------------------------

Rev.	発行日	改訂内容	
		ページ	ポイント
1.00	2017.3.24	—	初版発行
1.10	2017.4.7	3,7	誤記修正
1.20	2019.1.31	37	誤記修正

すべての商標および登録商標は、それぞれの所有者に帰属します。

製品ご使用上の注意事項

ここでは、マイコン製品全体に適用する「使用上の注意事項」について説明します。個別の使用上の注意事項については、本ドキュメントおよびテクニカルアップデートを参照してください。

1. 静電気対策

CMOS 製品の取り扱いの際は静電気防止を心がけてください。CMOS 製品は強い静電気によってゲート絶縁破壊を生じることがあります。運搬や保存の際には、当社が出荷梱包に使用している導電性のトレイやマガジンケース、導電性の緩衝材、金属ケースなどを利用し、組み立て工程にはアースを施してください。プラスチック板上に放置したり、端子を触ったりしないでください。また、CMOS 製品を実装したボードについても同様の扱いをしてください。

2. 電源投入時の処置

電源投入時は、製品の状態は不定です。電源投入時には、LSI の内部回路の状態は不確定であり、レジスタの設定や各端子の状態は不定です。外部リセット端子でリセットする製品の場合、電源投入からリセットが有効になるまでの期間、端子の状態は保証できません。同様に、内蔵パワーオンリセット機能を使用してリセットする製品の場合、電源投入からリセットのかかる一定電圧に達するまでの期間、端子の状態は保証できません。

3. 電源オフ時における入力信号

当該製品の電源がオフ状態のときに、入力信号や入出力プルアップ電源を入れないでください。入力信号や入出力プルアップ電源からの電流注入により、誤動作を引き起こしたり、異常電流が流れ内部素子を劣化させたりする場合があります。資料中に「電源オフ時における入力信号」についての記載のある製品は、その内容を守ってください。

4. 未使用端子の処理

未使用端子は、「未使用端子の処理」に従って処理してください。CMOS 製品の入力端子のインピーダンスは、一般に、ハイインピーダンスとなっています。未使用端子を開放状態で動作させると、誘導現象により、LSI 周辺のノイズが印加され、LSI 内部で貫通電流が流れたり、入力信号と認識されて誤動作を起こす恐れがあります。

5. クロックについて

リセット時は、クロックが安定した後、リセットを解除してください。プログラム実行中のクロック切り替え時は、切り替え先クロックが安定した後に切り替えてください。リセット時、外部発振子（または外部発振回路）を用いたクロックで動作を開始するシステムでは、クロックが十分安定した後、リセットを解除してください。また、プログラムの途中で外部発振子（または外部発振回路）を用いたクロックに切り替える場合は、切り替え先のクロックが十分安定してから切り替えてください。

6. 入力端子の印加波形

入力ノイズや反射波による波形歪みは誤動作の原因になりますので注意してください。CMOS 製品の入力ノイズなどに起因して、 $V_{IL}(\text{Max.})$ から $V_{IH}(\text{Min.})$ までの領域にとどまるような場合は、誤動作を引き起こす恐れがあります。入力レベルが固定の場合はもちろん、 $V_{IL}(\text{Max.})$ から $V_{IH}(\text{Min.})$ までの領域を通過する遷移期間中にチャタリングノイズなどが入らないように使用してください。

7. リザーブアドレス（予約領域）のアクセス禁止

リザーブアドレス（予約領域）のアクセスを禁止します。アドレス領域には、将来の拡張機能用に割り付けられている リザーブアドレス（予約領域）があります。これらのアドレスをアクセスしたときの動作については、保証できませんので、アクセスしないようにしてください。

8. 製品間の相違について

型名の異なる製品に変更する場合は、製品型名ごとにシステム評価試験を実施してください。同じグループのマイコンでも型名が違うと、フラッシュメモリ、レイアウトパターンの相違などにより、電気的特性の範囲で、特性値、動作マージン、ノイズ耐量、ノイズ輻射量などが異なる場合があります。型名が違う製品に変更する場合は、個々の製品ごとにシステム評価試験を実施してください。

ご注意書き

1. 本資料に記載された回路、ソフトウェアおよびこれらに関連する情報は、半導体製品の動作例、応用例を説明するものです。お客様の機器・システムの設計において、回路、ソフトウェアおよびこれらに関連する情報を使用する場合には、お客様の責任において行ってください。これらの使用に起因して生じた損害（お客様または第三者いずれに生じた損害も含みます。以下同じです。）に関し、当社は、一切その責任を負いません。
 2. 当社製品、本資料に記載された製品データ、図、表、プログラム、アルゴリズム、応用回路例等の情報の使用に起因して発生した第三者の特許権、著作権その他の知的財産権に対する侵害またはこれらに関する紛争について、当社は、何らの保証を行うものではなく、また責任を負うものではありません。
 3. 当社は、本資料に基づき当社または第三者の特許権、著作権その他の知的財産権を何ら許諾するものではありません。
 4. 当社製品を、全部または一部を問わず、改造、改変、複製、リバースエンジニアリング、その他、不適切に使用しないでください。かかる改造、改変、複製、リバースエンジニアリング等により生じた損害に関し、当社は、一切その責任を負いません。
 5. 当社は、当社製品の品質水準を「標準水準」および「高品質水準」に分類しており、各品質水準は、以下に示す用途に製品が使用されることを意図しております。
標準水準： コンピュータ、OA 機器、通信機器、計測機器、AV 機器、家電、工作機械、パーソナル機器、産業用ロボット等
高品質水準： 輸送機器（自動車、電車、船舶等）、交通管制（信号）、大規模通信機器、金融端末基幹システム、各種安全制御装置等
当社製品は、データシート等により高信頼性、Harsh environment 向け製品と定義しているものを除き、直接生命・身体に危害を及ぼす可能性のある機器・システム（生命維持装置、人体に埋め込み使用するもの等）、もしくは多大な物的損害を発生させるおそれのある機器・システム（宇宙機器と、海底中継器、原子力制御システム、航空機制御システム、プラント基幹システム、軍事機器等）に使用されることを意図しておらず、これらの用途に使用することは想定していません。たとえ、当社が想定していない用途に当社製品を使用したことにより損害が生じても、当社は一切その責任を負いません。
 6. 当社製品をご使用の際は、最新の製品情報（データシート、ユーザーズマニュアル、アプリケーションノート、信頼性ハンドブックに記載の「半導体デバイスの使用上の一般的な注意事項」等）をご確認の上、当社が指定する最大定格、動作電源電圧範囲、放熱特性、実装条件その他指定条件の範囲内でご使用ください。指定条件の範囲を超えて当社製品をご使用された場合の故障、誤動作の不具合および事故につきましては、当社は、一切その責任を負いません。
 7. 当社は、当社製品の品質および信頼性の向上に努めていますが、半導体製品はある確率で故障が発生したり、使用条件によっては誤動作したりする場合があります。また、当社製品は、データシート等において高信頼性、Harsh environment 向け製品と定義しているものを除き、耐放射線設計を行っておりません。仮に当社製品の故障または誤動作が生じた場合であっても、人身事故、火災事故その他社会的損害等を生じさせないよう、お客様の責任において、冗長設計、延焼対策設計、誤動作防止設計等の安全設計およびエージング処理等、お客様の機器・システムとしての出荷保証を行ってください。特に、マイコンソフトウェアは、単独での検証は困難なため、お客様の機器・システムとしての安全検証をお客様の責任で行ってください。
 8. 当社製品の環境適合性等の詳細につきましては、製品個別に必ず当社営業窓口までお問合せください。ご使用に際しては、特定の物質の含有・使用を規制する RoHS 指令等、適用される環境関連法令を十分調査のうえ、かかる法令に適合するようご使用ください。かかる法令を遵守しないことにより生じた損害に関して、当社は、一切その責任を負いません。
 9. 当社製品および技術を国内外の法令および規則により製造・使用・販売を禁止されている機器・システムに使用することはできません。当社製品および技術を輸出、販売または移転等する場合は、「外国為替及び外国貿易法」その他日本国および適用される外国の輸出管理関連法規を遵守し、それらの定めるところに従い必要な手続きを行ってください。
 10. お客様が当社製品を第三者に転売等される場合には、事前に当該第三者に対して、本ご注意書き記載の諸条件を通知する責任を負うものいたします。
 11. 本資料の全部または一部を当社の文書による事前の承諾を得ることなく転載または複製することを禁じます。
 12. 本資料に記載されている内容または当社製品についてご不明な点がございましたら、当社の営業担当者までお問合せください。
- 注 1. 本資料において使用されている「当社」とは、ルネサス エレクトロニクス株式会社およびルネサス エレクトロニクス株式会社が直接的、間接的に支配する会社をいいます。
- 注 2. 本資料において使用されている「当社製品」とは、注 1 において定義された当社の開発、製造製品をいいます。

(Rev.4.0-1 2017.11)

本社所在地

〒135-0061 東京都江東区豊洲 3-2-24（豊洲フォレシア）

www.renesas.com

お問合せ窓口

弊社の製品や技術、ドキュメントの最新情報、最寄の営業お問合せ窓口に関する情報などは、弊社ウェブサイトをご覧ください。

www.renesas.com/contact/

商標について

ルネサスおよびルネサスロゴはルネサス エレクトロニクス株式会社の商標です。すべての商標および登録商標は、それぞれの所有者に帰属します。