

RL78/G15

シリアル・インターフェース IICA (スレーブ送受信)

要旨

本アプリケーションノートでは、シリアル・インターフェース IICA によるスレーブ送受信機能の使用方法を説明します。IICA を使用してシングルマスタ・システムでのスレーブ動作（アドレス受信、データ送受信）を行います。

対象デバイス

RL78/G15

本アプリケーションノートを他のマイコンへ適用する場合、そのマイコンの仕様にあわせて変更し、十分評価してください。

目次

1. 仕様	3
1.1 IIC 通信のタイミング・チャート	4
1.2 シリアル RAM の制御	18
1.2.1 コマンド設定	18
1.2.2 連続データ書き込み	20
1.2.3 連続データ読み込み	21
2. 動作確認条件	22
3. 関連アプリケーションノート	22
4. ハードウェア説明	23
4.1 ハードウェア構成例	23
4.2 使用端子一覧	23
5. ソフトウェア説明	24
5.1 動作概要	24
5.2 オプション・バイトの設定一覧	25
5.3 定数一覧	25
5.4 変数一覧	26
5.5 変数仕様	26
5.6 関数一覧	27
5.7 関数仕様	27
5.7.1 メイン処理	29
5.7.2 メイン・ユーザ初期化設定	31
5.7.3 内部アドレス更新処理	31
5.7.4 コマンド実行処理	32
5.7.5 スレーブ受信設定処理	33
5.7.6 IICA0 割り込み処理	33
5.7.7 IICA0 割り込み内スレーブ処理	34
6. サンプルコード	37
7. 参考ドキュメント	37

1. 仕様

本アプリケーションノートでは、シリアル・インターフェース IICA を使用してシングルマスタ構成でのスレーブ送受信（アドレス受信、データ送受信）を行う方法を説明します。スレーブにはスレーブ内のアドレスを指定するレジスタを搭載されていることを想定しています。

スレーブ・アドレス 0b1010000 が指定されると、スレーブは、データの送受信ができるようになります。

本アプリケーションノートで対象とするスレーブの概略仕様を以下に示します。

- ・ スレーブ・アドレス : 0b1010000
- ・ 指定されたアドレスから、任意のバイト数のデータの読み出しや書き込みが可能です。
- ・ スレーブのシリアル RAM 領域は、レジスタ・アドレス 0x80～0xFF (128 バイト) です。レジスタ・アドレス 0x00 に配置されたコマンド・レジスタでスレーブの動作を指定します。
- ・ レジスタ・アドレスとして 0x01～0x7F が指定された場合、NACK 応答して通信から退避します。
- ・ レジスタ・アドレスが 0xFF を越えた場合は、シリアル RAM 領域を選択し、指定したレジスタ・アドレスの下位 7 ビットのみを有効として扱います。


注意 本サンプルコードは、RL78/G15 シリアル・インターフェース IICA (マスタ送受信) (R01AN7019J) アプリケーションノートに対応しています。

使用する周辺機能と用途を表 1.1 に示し、IIC 通信の概要を図 1.1 に示します。IIC 通信のタイミング・チャートを図 1.2 から図 1.8 に示します。

表 1.1 使用する周辺機能と用途

周辺機能	用途
シリアル・インターフェース IICA	シングルマスタ・システムでの IIC 通信を行う (SCLA0 端子と SDAA0 端子を使用)。


図 1.1 IIC 通信の概要



1.1 IIC 通信のタイミング・チャート

(1) マスタ→スレーブ通信 1 (スタート・コンディション～アドレス～データ)

図 1.2 IIC 通信タイミング・チャート (マスタ→スレーブ通信例) (1/4)




- ① マスタ側でスタート・コンディション・トリガがセット (STT0=1) されると、SDAA0 ラインが立ち下がり、スタート・コンディションが生成されます。その後、スタート・コンディションを検出 (STD0=1) すると、マスタ側はマスタ通信状態 (MSTS0=1) になります。ホールド時間経過後、SCLA0 ラインが立ち下がり、通信準備が完了となります。
- ② マスタ側で IICA0 レジスタにアドレス+転送方向 W (送信) が書き込まれると、スレーブ・アドレスが送信されます。
- ③ 受信したアドレスとスレーブのアドレスが一致した場合^注、スレーブ側のハードウェアより ACK0 がマスタ側へ送信され、9クロック目の立ち上がり時に、マスタ側で ACK が検出 (ACKD0=1) されます。
- ④ 9クロック目の立ち下がり、マスタ側の割り込み (INTIICA0:アドレス送信完了の割り込み) が発生し、スレーブはアドレスが一致した場合、割り込み (INTIICA0:アドレス一致の割り込み) が発生します。さらに、マスタ側およびアドレスが一致したスレーブ側はウエイト (SCLA0 ライン: ロウ・レベル) を発生させます。^注。
- ⑤ マスタ側が IICA0 レジスタに送信データを書き込み、マスタ側はウエイトを解除します。
- ⑥ スレーブ側は受信動作となるため、8クロック・ウエイト (WTIM0=0) を選択します。スレーブ側がウエイトを解除 (WRELO=1) すると、マスタ側からスレーブ側にデータ転送が開始されます。

注 受信アドレスと自局アドレスが不一致の場合は、スレーブ側は ACK をマスタ側へ返しませんが (NACK)。また、スレーブ側の INTIICA0 割り込み (アドレス一致の割り込み) は発生せず、スレーブ側からのウエイトは入りません。ただし、マスタ側は ACK、NACK のどちらの場合でも、INTIICA0 割り込み (アドレス送信完了の割り込み) が発生します。

RL78 ファミリでは、自局アドレス (7 ビット) を SVA0 レジスタの上位 7 ビットで表現します。SVA0 レジスタの最下位ビットは 0 固定です。

(2) マスタ→スレーブ通信 2 (アドレス~データ~データ)


図 1.3 IIC 通信タイミング・チャート (マスタ→スレーブ通信例) (2/4)



- ③ 受信したアドレスとスレーブのアドレスが一致した場合、スレーブ側のハードウェアより ACK がマスタ側へ送信され、9クロック目の立ち上がり時に、マスタ側で ACK が検出 (ACKD0=1) されます。
- ④ 9クロック目の立ち下がり、マスタ側の割り込み (INTIICA0:アドレス送信完了の割り込み) が発生し、スレーブはアドレスが一致した場合、割り込み (INTIICA0:アドレス一致の割り込み) が発生しません。さらに、マスタ側およびアドレスが一致したスレーブ側はウェイト (SCLA0 ライン: ロウ・レベル) を発生させます。
- ⑤ マスタ側が IICA0 レジスタに送信データを書き込み、マスタ側はウェイトを解除します。
- ⑥ スレーブ側は受信動作となるため、8クロック・ウェイト (WTIM0=0) を選択します。スレーブ側がウェイトを解除 (WREL0=1) すると、マスタ側からスレーブ側にデータ転送が開始されます。
- ⑦ データ転送完了後、8クロック目の立ち下がり時にスレーブ側のハードウェアによるウェイト (SCLA0 ライン: ロウ・レベル) が発生し、スレーブ側で割り込み (INTIICA0:転送完了割り込み) が発生します。
- ⑧ スレーブ側が受信データを読み出して、ウェイトを解除 (WREL0=1) すると、ACK がマスタ側へ送信され、9クロック目の立ち上がり時に、マスタ側で ACK が検出 (ACKD0=1) されます。
- ⑨ 9クロック目の立ち下がり、マスタ側によるウェイト (SCLA0 ライン: ロウ・レベル) が発生し、マスタ側で割り込み (INTIICA0:転送完了割り込み) が発生します。
- ⑩ マスタ側が IICA0 レジスタに送信データを書き込み、マスタ側がウェイトを解除すると、マスタ側からスレーブ側にデータ転送が開始されます。

(3) マスタ→スレーブ通信 3 (データ~データ~ストップ・コンディション)


図 1.4 IIC 通信タイミング・チャート (マスタ→スレーブ通信例) (3/4)



- ⑦ データ転送完了後、8クロック目の立ち下がり時にスレーブ側のハードウェアによるウェイト（SCLA0ライン：ロウ・レベル）が発生し、スレーブ側で割り込み（INTIICA0:転送完了割り込み）が発生します。
- ⑧ スレーブ側が受信データを読み出して、ウェイトを解除（WREL0=1）すると、ACKがマスタ側へ送信され、9クロック目の立ち上がり時に、マスタ側でACKが検出（ACKD0=1）されます。
- ⑨ 9クロック目の立ち下がり、マスタ側によるウェイト（SCLA0ライン：ロウ・レベル）が発生し、マスタ側の割り込み（INTIICA0:アドレス送信完了の割り込み）が発生します。
- ⑩ マスタ側がIICA0レジスタに送信データを書き込み、マスタ側はウェイトを解除すると、マスタ側からスレーブ側にデータ転送が開始されます。
- ⑪ データ転送完了後、8クロック目の立ち下がり時にスレーブ側のハードウェアによるウェイト（SCLA0ライン：ロウ・レベル）が発生し、スレーブ側で割り込み（INTIICA0:転送完了割り込み）が発生します。
- ⑫ スレーブ側が受信データを読み出して、ウェイトを解除（WREL0=1）すると、ACKがマスタ側へ送信され、9クロック目の立ち上がり時に、マスタ側でACKが検出（ACKD0=1）されます。
- ⑬ 9クロック目の立ち下がり、マスタ側によるウェイト（SCLA0ライン：ロウ・レベル）が発生し、マスタ側で割り込み（INTIICA0:転送完了の割り込み）が発生します。
- ⑭ ストップ・コンディション・トリガをセット（SPT0=1）すると、SDAA0ラインを立ち下げ、SCLA0ラインを立ち上げ、ストップ・コンディションセットアップ時間経過後、SDAA0ラインを立ち上げることでストップ・コンディションが生成されます。
- ⑮ ストップ・コンディションが生成されると、スレーブ側でストップ・コンディションが検出され（SPD0=1）、スレーブ側でIICA0割り込み（ストップ・コンディションの割り込み）が発生します。

(4) マスタ→スレーブ通信 4 (データ~リスタート・コンディション~アドレス)


図 1.5 IIC 通信タイミング・チャート (マスタ→スレーブ通信例) (4/4)



- ⑦ データ転送完了後、8クロック目の立ち下がり時にスレーブ側のハードウェアによるウェイト（SCLA0ライン：ロウ・レベル）が発生し、スレーブ側で割り込み（INTIICA0:転送完了割り込み）が発生します。
- ⑧ スレーブ側が受信データを読み出して、ウェイトを解除（WREL0=1）すると、ACKがマスタ側へ送信され、9クロック目の立ち上がり時に、マスタ側でACKが検出（ACKD0=1）されます。
- ⑨ 9クロック目の立ち下がり、マスタ側によるウェイト（SCLA0ライン：ロウ・レベル）が発生し、マスタ側で割り込み（INTIICA0:転送完了の割り込み）が発生します。
- ⑩ マスタ側で再度スタート・コンディション・トリガがセット（STT0=1）されると、SCLA0ラインが立ち上がり、リスタート・コンディションセットアップ時間後、SDAA0ラインが立ち下がり、スタート・コンディションが生成されます。その後、スタート・コンディションを検出（STD0=1）すると、ホールド時間経過後、バス・クロックラインが立ち下がり、通信準備が完了となります。
- ⑪ マスタ側がIICA0レジスタにスレーブ・アドレスを書き込み、マスタ側からスレーブ側にアドレス転送が開始されます。

(5) スレーブ→マスタ通信 1 (スタート・コンディション~アドレス~データ)

図 1.6 IIC 通信タイミング・チャート (スレーブ→マスタ通信例) (1/3)




- ① マスタ側でスタート・コンディション・トリガがセット (STT0=1) されると、SDAA0 ラインが立ち下がり、スタート・コンディションが生成されます。その後、スタート・コンディションを検出 (STD0=1) すると、マスタ側はマスタ通信状態 (MSTS0=1) になります。ホールド時間経過後、SCLA0 ラインが立ち下がり、通信準備が完了となります。
- ② マスタ側で IICA0 レジスタにアドレス+転送方向 R (受信) が書き込まれると、スレーブ・アドレスが送信されます。
- ③ 受信したアドレスとスレーブのアドレスが一致した場合^注、スレーブ側のハードウェアより ACK がマスタ側へ送信され、9クロック目の立ち上がり時に、マスタ側で ACK が検出 (ACKD0=1) されます。
- ④ 9クロック目の立ち下がり、マスタ側の INTIICA0 割り込み (アドレス送信完了の割り込み) が発生し、スレーブはアドレスが一致した場合、INTIICA0 割り込み (アドレス一致の割り込み) が発生します。さらに、マスタ側およびアドレスが一致したスレーブ側はウェイト (SCLA0 ライン: ロウ・レベル) を発生させます。
- ⑤ マスタ側は受信動作となるため、8クロック・ウェイト (WTIM0=0) を選択します。
- ⑥ スレーブ側が IICA0 レジスタに送信データを書き込み、スレーブ側はウェイトを解除します。
- ⑦ マスタ側がウェイトを解除 (WREL0=1) すると、スレーブ側からマスタ側にデータ転送が開始されま

注 受信アドレスと自局アドレスが不一致の場合は、スレーブ側は ACK をマスタ側へ返しませんが (NACK)。また、スレーブ側の INTIICA0 割り込み (アドレス一致の割り込み) は発生せず、スレーブ側からのウェイトも入りません。ただし、マスタ側は ACK、NACK のどちらの場合でも、INTIICA0 割り込み (アドレス送信完了の割り込み) が発生します。

RL78 ファミリーでは、自局アドレス (7ビット) を SVA0 レジスタの上位 7ビットで表現します。SVA0 レジスタの最下位ビットは 0 固定です。

(6) スレーブ→マスタ通信 2 (アドレス~データ~データ)


図 1.7 IIC 通信タイミング・チャート (スレーブ→マスタ通信例) (2/3)



- ③ 受信したアドレスとスレーブのアドレスが一致した場合、スレーブ側のハードウェアより ACK がマスタ側へ送信され、9クロック目の立ち上がり時に、マスタ側で ACK が検出 (ACKD0=1) されます。
- ④ 9クロック目の立ち下がり、マスタ側の INTIICA0 割り込み (アドレス送信完了の割り込み) が発生し、スレーブはアドレスが一致した場合、INTIICA0 割り込み (アドレス一致の割り込み) が発生します。さらに、マスタ側とアドレスが一致したスレーブ側によるウエイト (SCLA0 ライン: ロウ・レベル) を発生させます。
- ⑤ マスタ側は受信動作となるため、8クロック・ウエイト (WTIM0=0) を選択します。
- ⑥ スレーブ側が IICA0 レジスタに送信データを書き込み、スレーブ側はウエイトを解除します。
- ⑦ マスタ側がウエイトを解除 (WREL0=1) すると、スレーブ側からマスタ側にデータ転送が開始されます。
- ⑧ 8クロック目の立ち下がり、マスタ側によるウエイト (SCLA0 ライン: ロウ・レベル) が発生し、マスタ側の INTIICA0 割り込み (転送完了の割り込み) が発生します。また、マスタ側のハードウェアより ACK がスレーブ側へ送信されます。
- ⑨ マスタ側は受信データを読み出して、ウエイトを解除 (WREL0=1) します。
- ⑩ 9クロック目の立ち上がり時に、スレーブ側で ACK が検出 (ACKD0=1) されます。
- ⑪ 9クロック目の立ち下がり、スレーブ側によるウエイト (SCLA0 ライン: ロウ・レベル) が発生し、スレーブ側は INTIICA0 割り込み (転送完了の割り込み) が発生します。
- ⑫ スレーブ側の IICA0 レジスタに送信データを書き込むと、スレーブ側のウエイトは解除され、スレーブ側からマスタ側にデータ転送が開始されます。

(7) スレーブ→マスタ通信 3 (データ~データ~ストップ・コンディション)

図 1.8 IIC 通信タイミング・チャート (スレーブ→マスタ通信例) (3/3)




- ⑧ 8クロック目の立ち下がりで、マスタ側によるウェイト (SCLA0 ライン: ロウ・レベル) が発生し、マスタ側の INTIICA0 割り込み (転送完了の割り込み) が発生します。さらに、マスタ側のハードウェアより ACK がスレーブ側へ送信されます。
- ⑨ マスタ側は受信データを読み出して、ウェイトを解除 (WREL0=1) します。
- ⑩ 9クロック目の立ち上がり時に、スレーブ側で ACK が検出 (ACKD0=1) されます。
- ⑪ 9クロック目の立ち下がりで、スレーブ側によるウェイト (SCLA0 ライン: ロウ・レベル) が発生し、スレーブ側は INTIICA0 割り込み (転送完了の割り込み) が発生します。
- ⑫ スレーブ側の IICA0 レジスタに送信データを書き込むと、スレーブ側のウェイトは解除され、スレーブ側からマスタ側にデータ転送が開始されます。
- ⑬ 8クロック目の立ち下がりで、マスタ側 INTIICA0 の割り込み (転送完了の割り込み) が発生し、マスタ側によるウェイト (SCLA0 ライン: ロウ・レベル) が発生します。また、マスタ側のハードウェアより ACK がスレーブ側へ送信されます。
- ⑭ マスタ側はスレーブ側に最終データであること (通信終了) を通知するため、NACK 応答に設定 (ACKE0=0) し、ウェイト・タイミングを9クロック・ウェイト (WTIM0=1) に変更します。
- ⑮ マスタ側がウェイトを解除 (WREL0=1) すると、スレーブ側は9クロック目の立ち上がりで NACK を検出 (ACKD0=0) します。
- ⑯ 9クロック目の立ち下がりで、マスタ側とスレーブ側によるウェイト (SCLA0 ライン: ロウ・レベル) が発生し、マスタ側とスレーブ側で INTIICA0 割り込み (転送完了の割り込み) が発生します。
- ⑰ マスタ側でストップ・コンディション発行 (SPT0=1) すると、SDAA0 ラインが立ち下がり、マスタ側のウェイトが解除されます。その後、マスタ側は SCLA0 ラインが立ち上がるまで待機します。
- ⑱ スレーブ側は通信を終了するためにウェイトを解除 (WREL0=1) します。スレーブによるウェイトが解除されると、SCLA0 ラインが立ち上がります。
- ⑲ マスタ側は SCLA0 ラインが立ち上がったことを確認すると、ストップ・コンディションセットアップ時間経過後、SDAA0 ラインを立ち上げ、ストップ・コンディションを発行します。ストップ・コンディションが生成されると、スレーブ側でストップ・コンディションが検出 (SPD0=1) され、マスタ側、スレーブ側で INTIICA0 割り込み (ストップ・コンディションの割り込み) が発生します。

1.2 シリアル RAM の制御

1.2.1 コマンド設定

本アプリケーションノートでは、スレーブの動作をコマンドで指定します。コマンド設定のシーケンスを図 1.9 に示し、コマンド設定のタイミング・チャートを図 1.10 に示します。

図 1.9 コマンド設定のシーケンス




スレーブは、スタート・コンディション (ST) 後のスレーブ・アドレス 0b1010000 を受信すると、転送方向指定ビット受信後に ACK 応答します。また、転送方向 \overline{W} が指定されると、次の受信データで指定されるアドレスに、次の次の受信データを書き込むと判断します。レジスタ・アドレス 0x00 を受信すると、スレーブは、ACK 応答して、次の受信データがコマンドであると判断します。ストップ・コンディション (SP) を受信すると、通信を終了します。

スレーブは、アドレスやデータを受信すると、ACK 応答します。アドレスやデータを確認できない場合、SDA をハイ・レベルの状態に保持します (NACK 応答)。

注. RL78 ファミリでは、自局アドレスとスレーブ・アドレスが一致した場合、自動的に ACK 応答します。

図 1.10 コマンド設定のタイミング・チャート



コマンド機能の一覧を表 1.2 に示します。

レジスタ・アドレス 0x00 (コマンド・レジスタ) に書き込むデータのビット 7 (MSB) は、コマンドが有効か無効かを示します。ビット 7 が 1 のとき、スレーブは有効なコマンドであると判断します。ビット 7 が 0 のとき、スレーブは無効なコマンドと判断して無視します。ビット 6 は、メモリ機能を使用するか使用しないかを示します。ビット 5~3 は未使用です。ビット 2 は、書き込みを禁止するか許可するかを示します。ビット 2 が 1 の期間、スレーブは書き込みデータ受信時に NACK 応答して通信から退避します。ビット 1 は、シリアル RAM 領域を初期化するか何もしないかを示します。ビット 1 が 1 のとき、ビット 0 で指定した初期化データでスレーブのシリアル RAM 領域を初期化します。初期化完了後、スレーブはコマンド・レジスタのビット 1 を 0 に設定します。

表 1.2 コマンド機能

ビット	意味	説明
7	コマンド設定	1 : コマンドは有効 0 : コマンドは無効
6	メモリ機能選択	1 : メモリ機能を使用する 0 : メモリ機能を使用しない
5~3	未使用	0 に固定
2	書き込み選択	1:書き込み禁止 (NACK 応答して通信から退避) 0 : 書き込み許可
1	初期化選択	1 : メモリ (シリアル RAM 領域) を初期化する 0 : 何もしない
0	初期化データ選択	1 : シリアル RAM 領域のアドレスの下位 7 ビットの値 ^注 、 0 : 0x00

注. シリアル RAM 領域のアドレス毎に、そのアドレスの下位 7 ビットの値を書き込む。例えば、アドレス 0x80、0x81、0x82 の場合は、それぞれ 0x00、0x01、0x02 を書き込む。

1.2.2 連続データ書き込み

レジスタ・アドレスを指定して連続してスレーブのシリアル RAMにデータを書き込む場合について、シーケンスを図 1.11 に示し、タイミング・チャートを図 1.12 に示します。

スレーブは、スタート・コンディション (ST) 後のスレーブ・アドレス 0b1010000 を受信すると、転送方向指定ビット受信後に ACK 応答します。また、転送方向 \overline{W} が指定されると、次の受信データで指定されるアドレスに、次の次の受信データを書き込むと判断します。レジスタ・アドレスを受信すると、スレーブは、ACK 応答して、レジスタ・アドレス値を保管します。その後、受信したデータを指定されたレジスタ・アドレスから順番に書き込んでいきます (シーケンシャルライト)。ストップ・コンディション (SP) を受信すると、通信を終了します。

スレーブは、アドレスやデータを受信すると、ACK 応答します。アドレスやデータを確認できない場合、SDA をハイ・レベルの状態に保持します (NACK 応答)。

注. RL78 ファミリでは、自局アドレスとスレーブ・アドレスが一致した場合、自動的に ACK 応答しません。

図 1.11 レジスタ・アドレス指定での連続データ書き込みシーケンス






図 1.12 レジスタ・アドレス指定での連続データ書き込みのタイミング・チャート



書き込み禁止時のデータ書き込みのタイミング・チャートを図 1.13 に示します。スレーブは、スレーブ・アドレス、レジスタ・アドレスに対して ACK 応答しますが、書き込みデータに対しては NACK 応答して通信から退避します。マスタは、NACK 応答を確認したら、ストップ・コンディションを生成して通信を終了します。

図 1.13 書き込み禁止時のデータ書き込みのタイミング・チャート



1.2.3 連続データ読み込み

レジスタ・アドレスを指定して連続してスレーブからデータを読み込む場合について、シーケンスを図 1.14 に示し、タイミング・チャートを図 1.15 に示します。

スレーブは、スタート・コンディション (ST) 後のスレーブ・アドレス 0b1010000 を受信すると、転送方向指定ビット受信後に ACK 応答します。また、転送方向 W が指定されると、次の受信データで指定されるアドレスに、次の次の受信データを書き込むと判断します。レジスタ・アドレスを受信すると、スレーブは、ACK 応答して、レジスタ・アドレス値を保管します。

しかし、書き込む予定のデータを受信する前に、リスタート・コンディション (ST) に続いてスレーブ・アドレス 0b1010000 と転送方向 R を受信すると、スレーブは前回指定されたレジスタ・アドレスからデータを順番に読み込んで、マスタヘデータを送信します (シーケンシャルリード)。

マスタからの NACK 応答を検出すると、スレーブはデータ送信を中止します。マスタからのストップ・コンディション (SP) で通信を完了します。

スレーブは、アドレスやデータを受信すると、ACK 応答します。アドレスやデータを確認できない場合、SDA をハイ・レベルの状態に保持します (NACK 応答)。

図 1.14 レジスタ・アドレス指定での連続データ読み出しシーケンス





図 1.15 レジスタ・アドレス指定での連続データ読み出しのタイミング・チャート



2. 動作確認条件

本アプリケーションノートのサンプルコードは、下記の条件で動作を確認しています。

表 2.1 動作確認条件

項目	内容
使用マイコン	RL78/G15 (R5F12608ASP)
使用ボード	RL78/G15-20p Fast Prototyping Board (RTK5RLG150C00000BJ)
動作周波数	高速オンチップオシレータ・クロック : 16MHz
動作電圧	5.0V (2.4V~5.5V で動作可能)
統合開発環境 (CS+)	ルネサス エレクトロニクス製 CS+ V8.10.00
C コンパイラ (CS+)	ルネサス エレクトロニクス製 CC-RL V1.12.01
統合開発環境 (e ² studio)	ルネサス エレクトロニクス製 e ² studio V2023-07 (23.7.0)
C コンパイラ (e ² studio)	ルネサス エレクトロニクス製 CC-RL V1.12.01
統合開発環境 (IAR)	IAR システムズ製 IAR Embedded Workbench for Renesas RL78 V5.10.1
C コンパイラ (IAR)	IAR システムズ製 IAR C/C++ Compiler for Renesas RL78 V5.10.1
スマート・コンフィグレータ (SC)	ルネサスエレクトロニクス製 V1.6.0
ボードサポートパッケージ (BSP)	ルネサスエレクトロニクス製 V1.6.0

3. 関連アプリケーションノート

本アプリケーションノートに関連するアプリケーションノートを以下に示します。併せて参照してください。


- RL78/G15 シリアル・インターフェース IICA (マスタ送受信) (R01AN7019J) アプリケーションノート

4. ハードウェア説明

4.1 ハードウェア構成例

図 4.1 に本アプリケーションノートで使用するハードウェア構成例を示します。

図 4.1 ハードウェア構成



注意 1 この回路イメージは接続の概要を示す為に簡略化しています。実際に回路を作成される場合は、端子処理などを適切に行い、電気的特性を満たすように設計してください（入力専用ポートは個別に抵抗を介して VDD 又は VSS に接続して下さい）。

2 VDD は SPOR にて設定したリセット解除電圧 (V_{SPOR}) 以上にしてください。

4.2 使用端子一覧

表 4.1 に使用端子と機能を示します。

表 4.1 使用端子と機能

端子名	入出力	内容
P06/SCLA0	入出力	IICA0 のシリアル・クロック入出力端子
P07/SDAA0	入出力	IICA0 のシリアル・データ送受信端子

5. ソフトウェア説明

5.1 動作概要

本アプリケーションノートでは、シリアル・インターフェース IICA を利用して IICA スレーブ送受信（アドレス受信、データ送受信）動作を行います。

(1) シリアル・インターフェース IICA の初期設定を行います。

<設定条件>

- 動作モードをファースト・モードに設定します。
- スレーブ・アドレスを 0b1010000 にするため、スレーブ・アドレス・レジスタ 0 (SVA0) に 0xA0 を設定します。
- デジタル・フィルタの動作をオンに設定します。
- 9クロック目で割り込みが発生するように設定します。
- ストップ・コンディション割り込み禁止に設定します。
- P06/SCLA0 端子をシリアル・クロック（入出力設定）に、P07/SDAA0 端子をデータ送受信（入出力設定）に設定します。

(2) 通信用バッファ（128 バイト）を準備します。

(3) 消費電力を低く抑えるために IICA のウエイク・アップ機能を使用します。STOP 命令を実行して、自局アドレスまたは拡張コード受信したときの割り込み（INTIICA0）を待ちます。

(4) 自局アドレスまたは拡張コードを受信したときウエイク・アップし、データ通信を開始します。拡張コードを受信したときには、通信から退避し(3)に戻ります。

(5) レジスタ・アドレス受信

- ① 受信したレジスタ・アドレスが 0x10~0x7F の場合、通信から退避します。（NACK 応答）
- ② レジスタ・アドレスが 0x00 の場合、ACK 応答します。次に、次のデータ（コマンド）を解析して ACK/NACK 応答を行います。さらに、コマンド指定された処理を行います。
- ③ レジスタ・アドレスが 0x80~0xFF の場合、レジスタ・アドレスを保管します。その後、マスタからの指示に備えます。

(6) データ送受信

- ① 転送方向 R の場合、指定されたレジスタ・アドレスから順番にデータを読み込んで、マスタからの NACK 応答を検出するまで、スレーブからマスタへ読み込んだデータを送信します（シーケンシャルリード）。
- ② 転送方向 W の場合、指定されたレジスタ・アドレス（シリアル RAM 領域）から順番に受信データを書き込んでいきます（シーケンシャルライト）。

(7) マスタからのストップ・コンディションを検出した場合には、通信から退避します。

(8) マスタからのリスタート・コンディションを検出した場合には(4)から繰り返します。

(9) 上記 (3) ~ (7) を繰り返します。

注意 本サンプルコードは、RL78/G15 IICA マスタ送受信（R01AN7019J）アプリケーションノートのみに対応しています。

本サンプルコードでは、予め決まった動作ではなく、マスタからの指示に従った動作を行います。通信完了の条件は、ストップ・コンディション検出とデータ送信中の NACK 検出です。通信が完了すると、マスタからの次の通信開始を待ちます。シリアル RAM の初期化など通信処理中は、ウェイト状態（SCLA0 端子はロウ・レベル）にしてマスタと同期をとります。

備考 上位のメイン処理は IICA0 の割り込みの処理ステータスを示す変数 `g_iica0_slave_status_flag` の値を確認しながら処理を行います。

5.2 オプション・バイトの設定一覧

表 5.1 にオプション・バイト設定を示します。

表 5.1 オプション・バイト設定

アドレス	設定値	内容
000C0H	11101110B	ウォッチドッグ・タイマ 動作停止 (リセット解除後、カウント停止)
000C1H	11111011B	SPOR 検出電圧 : 立ち上がり時 TYP. 2.90V 立ち下がり時 TYP. 2.84V P125 : RESET 端子として使用
000C2H	11111001B	高速オンチップ・オシレータ・クロック : 16MHz
000C3H	10000101B	オンチップ・デバッグ許可

5.3 定数一覧

表 5.2 にサンプルコードで使用する定数を示します。

表 5.2 サンプルコードで使用する定数

定数名	設定値	内容
DATA_LENGTH	0x10	IIC 送受信データ長
REGADDR	1	レジスタ・アドレスのバイト数
ON_COMM	0x00	通信中
DET_STOP	0x01	ストップ・コンディションを検出した
TX_END	0x02	NACK を検出した (データ送信終了)
TD_REQ	0x04	データ送信要求
RX_END	0x08	指定された数のデータ受信完了
DR_REQ	0x10	受信データ読み出し要求
AR_END	0x20	レジスタ・アドレス (受信) 完了
NOT_SEL	0x80	リスタート後のアドレス不一致 / 拡張コード受信

5.4 変数一覧

表 5.3 にグローバル変数を示します。

表 5.3 グローバル変数

型	変数名	内容	使用関数
uint8_t	g_iica0_slave_status_flag	IICA0 スレーブフラグ	R_Config_IICA0_Slave_Receive(), r_IICA0_slave_handler(), main()
uint8_t *	gp_iica0_rx_address	IICA0 受信バッファ アドレス	R_Config_IICA0_Slave_Receive(), r_IICA0_slave_handler()
uint16_t	g_iica0_rx_len	IICA0 受信データ長	R_Config_IICA0_Slave_Receive(), r_IICA0_slave_handler()
uint16_t	g_iica0_rx_cnt	IICA0 受信データ カウント	R_Config_IICA0_Slave_Receive(), r_IICA0_slave_handler()
uint8_t *	gp_iica0_tx_address	IICA0 送信バッファ アドレス	R_IICA0_Slave_Send(), r_IICA0_slave_handler()
uint16_t	g_iica0_tx_cnt	IICA0 送信データ カウント	R_IICA0_Slave_Send(), r_IICA0_slave_handler()
static uint8_t	g_rx_data[DATA_LENGTH]	データ受信バッファ	R_Config_IICA0_Slave_Receive()
static uint8_t	g_serial_RAM[128]	シリアル RAM 領域	main(), R_Command()
static uint8_t	g_com_stat	コマンド・ステータス	main(), R_Command()
uint16_t	g_reg_addr	内部アドレス (シリアル RAM 領域の アドレス)	main(), R_Increment_Address (), r_IICA0_slave_handler ()

5.5 変数仕様

[変数名] g_iica0_slave_status_flag

概要	IICA0 スレーブフラグ
説明	スレーブの動作状態を示します。

表 5.4 変数仕様

ビット	意味
7	1: スレーブ・アドレス 0b1010000 以外を受信 (リスタート後のアドレス不一致) 0: スレーブ・アドレス 0b1010000 を受信
6	0 に固定
5	1: レジスタ・アドレスを設定した (同値の更新を含む) 0: レジスタ・アドレスを設定していない
4	1: 指定回数分を超えるデータを受信した 0: 指定回数分を超えるデータを受信していない
3	1: 指定回数分のデータを受信した (レジスタ・アドレス設定にも使用) 0: 指定回数分のデータを受信していない
2	1: マスタからのデータ送信要求あり 0: マスタからのデータ送信要求なし
1	1: NACK を検出した (マスタが最終データの受信を完了した) 0: NACK を検出していない
0	1: ストップ・コンディションを検出した 0: ストップ・コンディションを検出していない

[関数名] r_Config_IICA0_interrupt

概要	IICA0 割り込み処理
ヘッダ	-
宣言	static void __near r_Config_IICA0_interrupt(void)
説明	IICA0 割り込みの割り込み処理です。
引数	なし
リターン値	なし
備考	なし

[関数名] r_IICA0_slave_handler

概要	IICA0 割り込み内スレーブ処理
ヘッダ	-
宣言	static void r_IICA0_slave_handler(void)
説明	IICA0 割り込み処理内のスレーブ送受信処理を行います。
引数	なし -
リターン値	なし
備考	なし

5.7.1 メイン処理

図 5.1~図 5.2にメイン処理のフローチャートを示します。

図 5.1 メイン処理(1/2)






図 5.2 メイン処理 (2/2)



5.7.2 メイン・ユーザ初期化設定

図 5.3 にメイン・ユーザ初期化設定のフローチャートを示します。


図 5.3 メイン・ユーザ初期化設定



5.7.3 内部アドレス更新処理

図 5.4 に内部アドレス更新処理のフローチャートを示します。


図 5.4 内部アドレス更新処理



5.7.4 コマンド実行処理

図 5.5 にコマンド実行処理のフローチャートを示します。


図 5.5 コマンド実行処理



5.7.5 スレーブ受信設定処理

図 5.6 にスレーブ受信設定処理のフローチャートを示します。


図 5.6 スレーブ受信設定処理



5.7.6 IICA0 割り込み処理

図 5.7 に IICA0 割り込み処理のフローチャートを示します。

図 5.7 IICA0 割り込み処理



5.7.7 IICA0 割り込み内スレーブ処理

図 5.8~図 5.10 に IICA0 割り込み内スレーブ処理のフローチートを示します。

図 5.8 IICA0 割り込み内スレーブ処理 (1/3)




図 5.9 IICA0 割り込み内スレーブ処理 (2/3)





図 5.10 IICA0 割り込み内スレーブ処理 (3/3)



6. サンプルコード

サンプルコードは、ルネサス エレクトロニクスホームページから入手してください。

7. 参考ドキュメント

RL78/G15 ユーザーズマニュアル ハードウェア編 (R01UH0959J)

RL78 ファミリ ユーザーズマニュアル ソフトウェア編 (R01US0015J)

(最新版をルネサス エレクトロニクスホームページから入手してください。)

テクニカルアップデート/テクニカルニュース

(最新の情報をルネサス エレクトロニクスホームページから入手してください。)

すべての商標および登録商標は、それぞれの所有者に帰属します。

改訂記録

Rev.	発行日	改訂内容	
		ページ	ポイント
1.00	Oct. 20 .23	—	初版発行

製品ご使用上の注意事項

ここでは、マイコン製品全体に適用する「使用上の注意事項」について説明します。個別の使用上の注意事項については、本ドキュメントおよびテクニカルアップデートを参照してください。

1. 静電気対策

CMOS製品の取り扱いの際は静電気防止を心がけてください。CMOS製品は強い静電気によってゲート絶縁破壊を生じることがあります。運搬や保存の際には、当社が出荷梱包に使用している導電性のトレーやマガジンケース、導電性の緩衝材、金属ケースなどを利用し、組み立て工程にはアースを施してください。プラスチック板上に放置したり、端子を触ったりしないでください。また、CMOS製品を実装したボードについても同様の扱いをしてください。

2. 電源投入時の処置

電源投入時は、製品の状態は不定です。電源投入時には、LSIの内部回路の状態は不確定であり、レジスタの設定や各端子の状態は不定です。外部リセット端子でリセットする製品の場合、電源投入からリセットが有効になるまでの期間、端子の状態は保証できません。同様に、内蔵パワーオンリセット機能を使用してリセットする製品の場合、電源投入からリセットのかかる一定電圧に達するまでの期間、端子の状態は保証できません。

3. 電源オフ時における入力信号

当該製品の電源がオフ状態のときに、入力信号や入出力プルアップ電源を入れしないでください。入力信号や入出力プルアップ電源からの電流注入により、誤動作を引き起こしたり、異常電流が流れ内部素子を劣化させたりする場合があります。資料中に「電源オフ時における入力信号」についての記載のある製品は、その内容を守ってください。

4. 未使用端子の処理

未使用端子は、「未使用端子の処理」に従って処理してください。CMOS製品の入力端子のインピーダンスは、一般に、ハイインピーダンスとなっています。未使用端子を開放状態で動作させると、誘導現象により、LSI周辺のノイズが印加され、LSI内部で貫通電流が流れたり、入力信号と認識されて誤動作を起こす恐れがあります。

5. クロックについて

リセット時は、クロックが安定した後、リセットを解除してください。プログラム実行中のクロック切り替え時は、切り替え先クロックが安定した後に切り替えてください。リセット時、外部発振子（または外部発振回路）を用いたクロックで動作を開始するシステムでは、クロックが十分安定した後、リセットを解除してください。また、プログラムの途中で外部発振子（または外部発振回路）を用いたクロックに切り替える場合は、切り替え先のクロックが十分安定してから切り替えてください。

6. 入力端子の印加波形

入力ノイズや反射波による波形歪みは誤動作の原因になりますので注意してください。CMOS製品の入力がノイズなどに起因して、 V_{IL} (Max.) から V_{IH} (Min.) までの領域にとどまるような場合は、誤動作を引き起こす恐れがあります。入力レベルが固定の場合はもちろん、 V_{IL} (Max.) から V_{IH} (Min.) までの領域を通過する遷移期間中にチャタリングノイズなどが入らないように使用してください。

7. リザーブアドレス（予約領域）のアクセス禁止

リザーブアドレス（予約領域）のアクセスを禁止します。アドレス領域には、将来の拡張機能用に割り付けられているリザーブアドレス（予約領域）があります。これらのアドレスをアクセスしたときの動作については、保証できませんので、アクセスしないようにしてください。

8. 製品間の相違について

型名の異なる製品に変更する場合は、製品型名ごとにシステム評価試験を実施してください。同じグループのマイコンでも型名が違えば、フラッシュメモリ、レイアウトパターンの相違などにより、電気的特性の範囲で、特性値、動作マージン、ノイズ耐量、ノイズ輻射量などが異なる場合があります。型名が違う製品に変更する場合は、個々の製品ごとにシステム評価試験を実施してください。

ご注意書き

1. 本資料に記載された回路、ソフトウェアおよびこれらに関連する情報は、半導体製品の動作例、応用例を説明するものです。回路、ソフトウェアおよびこれらに関連する情報を使用する場合、お客様の責任において、お客様の機器・システムを設計ください。これらの使用に起因して生じた損害（お客様または第三者いずれに生じた損害も含まれます。以下同じです。）に関し、当社は、一切その責任を負いません。
2. 当社製品または本資料に記載された製品データ、図、表、プログラム、アルゴリズム、応用回路例等の情報の使用に起因して発生した第三者の特許権、著作権その他の知的財産権に対する侵害またはこれらに関する紛争について、当社は、何らの保証を行うものではなく、また責任を負うものではありません。
3. 当社は、本資料に基づき当社または第三者の特許権、著作権その他の知的財産権を何ら許諾するものではありません。
4. 当社製品を組み込んだ製品の輸出入、製造、販売、利用、配布その他の行為を行うにあたり、第三者保有の技術の利用に関するライセンスが必要となる場合、当該ライセンス取得の判断および取得はお客様の責任において行ってください。
5. 当社製品を、全部または一部を問わず、改造、改変、複製、リバースエンジニアリング、その他、不適切に使用しないでください。かかる改造、改変、複製、リバースエンジニアリング等により生じた損害に関し、当社は、一切その責任を負いません。
6. 当社は、当社製品の品質水準を「標準水準」および「高品質水準」に分類しており、各品質水準は、以下に示す用途に製品が使用されることを意図しております。

標準水準： コンピュータ、OA 機器、通信機器、計測機器、AV 機器、家電、工作機械、パーソナル機器、産業用ロボット等

高品質水準： 輸送機器（自動車、電車、船舶等）、交通管制（信号）、大規模通信機器、金融端末基幹システム、各種安全制御装置等

当社製品は、データシート等により高信頼性、Harsh environment 向け製品と定義しているものを除き、直接生命・身体に危害を及ぼす可能性のある機器・システム（生命維持装置、人体に埋め込み使用するもの等）、もしくは多大な物的損害を発生させるおそれのある機器・システム（宇宙機器と、海底中継器、原子力制御システム、航空機制御システム、プラント基幹システム、軍事機器等）に使用されることを意図しておらず、これらの用途に使用することは想定していません。たとえ、当社が想定していない用途に当社製品を使用したことにより損害が生じても、当社は一切その責任を負いません。

7. あらゆる半導体製品は、外部攻撃からの安全性を 100%保証されているわけではありません。当社ハードウェア/ソフトウェア製品にはセキュリティ対策が組み込まれているものもありますが、これによって、当社は、セキュリティ脆弱性または侵害（当社製品または当社製品が使用されているシステムに対する不正アクセス・不正使用を含みますが、これに限りません。）から生じる責任を負うものではありません。当社は、当社製品または当社製品が使用されたあらゆるシステムが、不正な改変、攻撃、ウイルス、干渉、ハッキング、データの破壊または窃盗その他の不正な侵入行為（「脆弱性問題」といいます。）によって影響を受けないことを保証しません。当社は、脆弱性問題に起因したまたはこれに関連して生じた損害について、一切責任を負いません。また、法令において認められる限りにおいて、本資料および当社ハードウェア/ソフトウェア製品について、商品性および特定目的との合致に関する保証ならびに第三者の権利を侵害しないことの保証を含め、明示または黙示のいかなる保証も行いません。
8. 当社製品をご使用の際は、最新の製品情報（データシート、ユーザーズマニュアル、アプリケーションノート、信頼性ハンドブックに記載の「半導体デバイスの使用上の一般的な注意事項」等）をご確認の上、当社が指定する最大定格、動作電源電圧範囲、放熱特性、実装条件その他指定条件の範囲内でご使用ください。指定条件の範囲を超えて当社製品をご使用された場合の故障、誤動作の不具合および事故につきましては、当社は、一切その責任を負いません。
9. 当社は、当社製品の品質および信頼性の向上に努めていますが、半導体製品はある確率で故障が発生したり、使用条件によっては誤動作したりする場合があります。また、当社製品は、データシート等において高信頼性、Harsh environment 向け製品と定義しているものを除き、耐放射線設計を行っておりません。仮に当社製品の故障または誤動作が生じた場合であっても、人身事故、火災事故その他社会的損害等を生じさせないよう、お客様の責任において、冗長設計、延焼対策設計、誤動作防止設計等の安全設計およびエージング処理等、お客様の機器・システムとしての出荷保証を行ってください。特に、マイコンソフトウェアは、単独での検証は困難なため、お客様の機器・システムとしての安全検証をお客様の責任で行ってください。
10. 当社製品の環境適合性等の詳細につきましては、製品個別に必ず当社営業窓口までお問合せください。ご使用に際しては、特定の物質の含有・使用を規制する RoHS 指令等、適用される環境関連法令を十分調査のうえ、かかる法令に適合するようご使用ください。かかる法令を遵守しないことにより生じた損害に関して、当社は、一切その責任を負いません。
11. 当社製品および技術を国内外の法令および規則により製造・使用・販売を禁止されている機器・システムに使用することはできません。当社製品および技術を輸出、販売または移転等する場合は、「外国為替及び外国貿易法」その他日本国および適用される外国の輸出管理関連法規を遵守し、それらの定めるところに従い必要な手続きを行ってください。
12. お客様が当社製品を第三者に転売等される場合には、事前に当該第三者に対して、本ご注意書き記載の諸条件を通知する責任を負うものいたします。
13. 本資料の全部または一部を当社の文書による事前の承諾を得ることなく転載または複製することを禁じます。
14. 本資料に記載されている内容または当社製品についてご不明な点がございましたら、当社の営業担当者までお問合せください。

注 1. 本資料において使用されている「当社」とは、ルネサス エレクトロニクス株式会社およびルネサス エレクトロニクス株式会社が直接的、間接的に支配する会社をいいます。

注 2. 本資料において使用されている「当社製品」とは、注 1 において定義された当社の開発、製造製品をいいます。

(Rev.5.0-1 2020.10)

本社所在地

〒135-0061 東京都江東区豊洲 3-2-24（豊洲フォレストシア）

www.renesas.com

お問合せ窓口

弊社の製品や技術、ドキュメントの最新情報、最寄の営業お問合せ窓口に関する情報などは、弊社ウェブサイトをご覧ください。

www.renesas.com/contact/

商標について

ルネサスおよびルネサスロゴはルネサス エレクトロニクス株式会社の商標です。すべての商標および登録商標は、それぞれの所有者に帰属します。