

RENESAS TECHNICAL UPDATE

〒135-0061 東京都江東区豊洲 3-2-24 豊洲フォレシア
ルネサス エレクトロニクス株式会社
問合せ窓口 <http://japan.renesas.com/contact/>
E-mail: csc@renesas.com

| | | | | | |
|------|---|--------|----------------|--|-----|
| 製品分類 | システムLSI | 発行番号 | TN-RIN-A018A/J | Rev. | 第1版 |
| 題名 | R-IN32M3 シリーズ ユーザーズ・マニュアル R-IN32M3-EC (Rev.4.00→Rev.4.01) 主な改訂内容：誤記訂正、新規機能追加など | | 情報分類 | 技術情報 | |
| 適用製品 | 下記参照 | 対象ロット等 | 関連資料 | R-IN32M3 シリーズ ユーザーズ・マニュアル ・R-IN32M3-EC Rev.4.01 (R18UZ0002JJ0401) | |
| | | 全ロット | | | |

R-IN32M3 シリーズ ユーザーズ・マニュアル・R-IN32M3-EC Rev.4.01 (R18UZ0002JJ0401)をリリースいたします。
詳細については「2. 改訂内容」を参照願います。なお、「※」マークがついている項目は、デバイスの仕様、制約等に関する重要な項目ですので、必ずご確認願います。

1 適用製品

| 製品分類 | | マーク型名 | 製品型名 |
|-------------|-----|-------------|---|
| R-IN32M3-EC | 旧製品 | MC-10287F1 | MC-10287F1-HN4-A MC-10287F1-HN4-M1-A |
| | 現行品 | MC-10287BF1 | MC-10287BF1-HN4-A MC-10287BF1-HN4-M1-A |
| | | | |
| R-IN32M3-CL | 旧製品 | D60510F1 | UPD60510F1-HN4-A UPD60510F1-HN4-M1-A |
| | 現行品 | D60510BF1 | UPD60510BF1-HN4-A UPD60510BF1-HN4-M1-A |
| | | | |

2 改訂内容

| No | 訂正箇所 (Re4.01 見出し番号) | 該当ページ (Rev.4.01 番号) | 内容 |
|----|---|---------------------|------|
| 1 | 2.1.2 EtherCAT Slave Controller 端子 | p.9 | 誤記訂正 |
| 2 | 2.1.5 ポート端子、リアルタイム・ポート端子 | p.15 | 誤記訂正 |
| 3 | 2.1.14 CC-Link 端子 (インテリジェントデバイス局) | p.20 | 補足 |
| 4 | 2.1.16 システム端子 | p.22 | 表記変更 |
| 5 | 4.2 割り込み一覧 (表 4.1) | p.46 | 表記変更 |
| 6 | 4.2 割り込み一覧 (表 4.1) | p.47-p.48 | 機能追加 |
| 7 | 5. 周辺機能 | p.49 | 表記変更 |
| 8 | 6.3 割り込みと入出力信号 (表 6.3) | p.51 | 誤記訂正 |
| 9 | 6.6.3 EtherCAT リセット・レジスタ (CATRESET) | p.62 | 補足 |
| 10 | 6.11.1 AL コントロール・レジスタ (AL_CONTROL) | p.76 | 機能追加 |
| 11 | 6.11.2 AL ステータス・レジスタ (AL_STATUS) | p.77 | 機能追加 |
| 12 | 6.12.3 PDI コンフィギュレーション・レジスタ (PDI_CONFIG) | p.82 | 誤記訂正 |
| 13 | 6.22 リセット回路の構成 ※ | p.140-p.141 | 補足 |
| 14 | 7.2.4 Fast link-loss 検出機能 | p.148 | 誤記訂正 |
| 15 | 7.3.1 ハードウェア・パワーダウンモード ※ | p.149 | 補足 |
| 16 | 7.4 イーサネット PHY 内蔵 MII マネージメント・レジスタ | p.151 | 補足 |
| 17 | 7.4.1 レジスタ 0 - コントロール・レジスタ ~ 7.4.24 レジスタ 31 - PHY スペシャルコントロール/ステータス・レジスタ | p.152-p.174 | 誤記訂正 |
| 18 | 7.5.3 イーサネット PHY パワー・アップ ステータス・レジスタ (PHYBUS) | p.177 | 補足 |
| 19 | 7.6 LED 出力機能 | p.178 | 補足 |

**No.1 2.1.2 EtherCAT Slave Controller 端子
CATRESTOUT 信号のアクティブを修正**

| V4.00 | | | | | | V4.01 | | | | | | |
|-------|---|-----|-----------------------|-------|-------|-----------------|---|-----|-----------------------|-------|-------|-----------------|
| ページ | 記載内容 | | | | | ページ | 改訂内容 | | | | | |
| 9 | 【2.1.2 EtherCAT Slave Controller 端子】 | | | | | 9 | 【2.1.2 EtherCAT Slave Controller 端子】 | | | | | |
| | 端子名称 | 入出力 | 機能 | 兼用ポート | アクティブ | リセット中およびリセット解除後 | 端子名称 | 入出力 | 機能 | 兼用ポート | アクティブ | リセット中およびリセット解除後 |
| | CATRESTOUT | 出力 | EtherCAT PHY RESETOUT | P56 | — | Hi-Z (High) | CATRESTOUT | 出力 | EtherCAT PHY RESETOUT | P56 | High | Hi-Z (High) |

**No.2 2.1.5 ポート端子、リアルタイム・ポート端子
P73 の兼用 2 の信号名を修正**

| V4.00 | | | | | | | V4.01 | | | | | | |
|-------|--|---------|---------------|------------------------------|------|-----------------|-------|--|----------------|------------------------------|------|-----------------|--|
| ページ | 記載内容 | | | | | | ページ | 改訂内容 | | | | | |
| 15 | 【2.1.5 ポート端子、リアルタイム・ポート端子】 (3/4) | | | | | | 15 | 【2.1.5 ポート端子、リアルタイム・ポート端子】 (3/4) | | | | | |
| | ポート名 | 兼用 1 | 兼用 2 | 兼用 3 | 兼用 4 | リセット中およびリセット解除後 | ポート名 | 兼用 1 | 兼用 2 | 兼用 3 | 兼用 4 | リセット中およびリセット解除後 | |
| | P73 | CSICS11 | POSPPEED10LED | CCS_STATION_NO_3 / CCM_SNIN3 | - | Hi-Z | P73 | CSICS11 | POSPPEED10LEDZ | CCS_STATION_NO_3 / CCM_SNIN3 | - | Hi-Z | |

**No.3 2.1.14 CC-Link 端子 (インテリジェントデバイス局)
CCM_MDIN0-3 信号の機能説明を修正**

| V4.00 | | | | | | V4.01 | | | | | | |
|-------|---|-----|-----------------|---------|-------|---------------------|---|------------|------------------|---------|-------|-----------------|
| ページ | 記載内容 | | | | | ページ | 改訂内容 | | | | | |
| 20 | 【2.1.14 CC-Link 端子(インテリジェントデバイス局)】 | | | | | 20 | 【2.1.14 CC-Link 端子(インテリジェントデバイス局)】 | | | | | |
| | 端子名称 | 入出力 | 機能 | 兼用ポート | アクティブ | リセット中およびリセット解除後 | 端子名称 | 入出力 | 機能 | 兼用ポート | アクティブ | リセット中およびリセット解除後 |
| | CCM_LINKERRZ | 出力 | リンクエラー LED 制御出力 | P20 | Low | Hi-Z | CCM_LINKERRZ | 出力 | リンクエラーLED 制御出力 | P20 | Low | Hi-Z |
| | CCM_ERRZ | 出力 | エラー LED 制御出力 | P21 | Low | | CCM_ERRZ | 出力 | エラーLED 制御出力 | P21 | Low | |
| | CCM_RUNZ | 出力 | RUN LED 制御出力 | P26 | Low | | CCM_RUNZ | 出力 | RUN LED 制御出力 | P26 | Low | |
| | CCM_MDIN0-CCM_MDIN3 | 入力 | モード設定スイッチ入力 | P62-P65 | — | | CCM_MDIN0-CCM_MDIN3 | 入力 | 伝送速度・モード設定スイッチ入力 | P62-P65 | — | |
| | CCM_SNIN0-CCM_SNIN7 | 入力 | 局番設定スイッチ入力 | P70-P77 | — | CCM_SNIN0-CCM_SNIN7 | 入力 | 局番設定スイッチ入力 | P70-P77 | — | | |

No.4 2.1.16 システム端子
PONRZ 信号の機能説明を修正

| V4.00 | | | | | V4.01 | | | | | | |
|-------|------------------------|-----|-----------------------|-------|-----------------|------------------------|-------|-----|---------------|-------|-----------------|
| ページ | 記載内容 | | | | ページ | 改訂内容 | | | | | |
| 22 | 【2.1.16 システム端子】 | | | | 22 | 【2.1.16 システム端子】 | | | | | |
| | 端子名称 | 入出力 | 機能 | アクティブ | リセット中およびリセット解除後 | | 端子名称 | 入出力 | 機能 | アクティブ | リセット中およびリセット解除後 |
| | PONRZ | 入力 | 内蔵 RAM 用パワー・オン・リセット入力 | Low | — | | PONRZ | 入力 | パワー・オン・リセット入力 | Low | — |

No.5 4.2 割り込み一覧

表 4.1 例外番号 54 INTETHSW の発生要因名を修正

| V4.00 | | | | | | | V4.01 | | | | | | | | | | |
|-------|---|----------|-------------------|------|---------|------|----------------|---|------|----|----------|------------------------------|------|---------|------|----------------|-------|
| ページ | 記載内容 | | | | | | ページ | 改訂内容 | | | | | | | | | |
| 46 | 【4.2 割り込み一覧】 [表 4.1 割り込み一覧] (2/4) | | | | | | 46 | 【4.2 割り込み一覧】 [表 4.1 割り込み一覧] (2/4) | | | | | | | | | |
| | 例外番号 | 名称 | 発生要因 | 接続先 | | | | | 例外番号 | 名称 | 発生要因 | 接続先 | | | | | |
| | | | | NVIC | HW-RTOS | DMAC | Real Time Port | Timer | | | | | NVIC | HW-RTOS | DMAC | Real Time Port | Timer |
| | 54 | INTETHSW | Ether SWITCH 割り込み | ○ | ○ | ○ | ○ | ○ | | 54 | INTETHSW | Ether SWITCH タイマ 割り込み | ○ | ○ | ○ | ○ | ○ |

No.6 4.2 割り込み一覧

表 4.1 例外番号 115-120 に ECC エラー割り込みを追加

| V4.00 | | | | | | | | V4.01 | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | |
|-------|---|------------------------------|------|---------|------|----------------|-------|-------|---------------------------------------|------|-----|--|--|--|--|------|---------|------|----------------|-------|-----|---|---------|---|---|---|---|---|-----|---|---------|---|---|---|---|---|------|----|---------|-----|---|---|---|---|------|---------|---------|----------------|-------|-----|------------|------------------------------|-----|---|---------|---|---|---|---|---|-----|---|---------|---|---|---|---|---|-----|---|---------|---|---|---|---|---|--|---|--|--|--|--|--|--|------|----|------|-----|--|--|--|--|------|---------|------|----------------|-------|-----|---|---------|---|---|---|---|---|-----|---|---------|---|---|---|---|---|-----|------------|------------------------------|---|---|---|---|---|-----|------------|-----------------------------|---|---|---|---|---|-----|------------|------------------------------|---|---|---|---|---|-----|------------|------------------------------|---|---|---|---|---|-----|------------|-----------------------------|---|---|---|---|---|
| ページ | 記載内容 | | | | | | | ページ | 改訂内容 | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | |
| 47-48 | 【4.2 割り込み一覧】 [表 4.1 割り込み一覧] | | | | | | | 47-48 | 【4.2 割り込み一覧】 [表 4.1 割り込み一覧] | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | |
| | <table border="1"> <thead> <tr> <th rowspan="2">例外番号</th> <th rowspan="2">名称</th> <th rowspan="2">発生要因</th> <th colspan="5">接続先</th> </tr> <tr> <th>NVIC</th> <th>HW-RTOS</th> <th>DMAC</th> <th>Real Time Port</th> <th>Timer</th> </tr> </thead> <tbody> <tr> <td>113</td> <td>—</td> <td>Reserve</td> <td>—</td> <td>—</td> <td>—</td> <td>—</td> <td>—</td> </tr> <tr> <td>114</td> <td>—</td> <td>Reserve</td> <td>—</td> <td>—</td> <td>—</td> <td>—</td> <td>—</td> </tr> <tr> <td>115</td> <td>—</td> <td>Reserve</td> <td>—</td> <td>—</td> <td>—</td> <td>—</td> <td>—</td> </tr> <tr> <td>116</td> <td>—</td> <td>Reserve</td> <td>—</td> <td>—</td> <td>—</td> <td>—</td> <td>—</td> </tr> <tr> <td>117</td> <td>—</td> <td>Reserve</td> <td>—</td> <td>—</td> <td>—</td> <td>—</td> <td>—</td> </tr> <tr> <td>118</td> <td>—</td> <td>Reserve</td> <td>—</td> <td>—</td> <td>—</td> <td>—</td> <td>—</td> </tr> <tr> <td>119</td> <td>—</td> <td>Reserve</td> <td>—</td> <td>—</td> <td>—</td> <td>—</td> <td>—</td> </tr> </tbody> </table> | | | | | | | 例外番号 | 名称 | 発生要因 | 接続先 | | | | | NVIC | HW-RTOS | DMAC | Real Time Port | Timer | 113 | — | Reserve | — | — | — | — | — | 114 | — | Reserve | — | — | — | — | — | 115 | — | Reserve | — | — | — | — | — | 116 | — | Reserve | — | — | — | — | — | 117 | — | Reserve | — | — | — | — | — | 118 | — | Reserve | — | — | — | — | — | 119 | — | Reserve | — | — | — | — | — | | <table border="1"> <thead> <tr> <th rowspan="2">例外番号</th> <th rowspan="2">名称</th> <th rowspan="2">発生要因</th> <th colspan="5">接続先</th> </tr> <tr> <th>NVIC</th> <th>HW-RTOS</th> <th>DMAC</th> <th>Real Time Port</th> <th>Timer</th> </tr> </thead> <tbody> <tr> <td>113</td> <td>—</td> <td>Reserve</td> <td>—</td> <td>—</td> <td>—</td> <td>—</td> <td>—</td> </tr> <tr> <td>114</td> <td>—</td> <td>Reserve</td> <td>—</td> <td>—</td> <td>—</td> <td>—</td> <td>—</td> </tr> <tr> <td>115</td> <td>IRAMECCSEC</td> <td>内蔵命令 RAM ECC 1bit エラー補正割り込み★</td> <td>○</td> <td>—</td> <td>—</td> <td>—</td> <td>—</td> </tr> <tr> <td>116</td> <td>DRAMECCSEC</td> <td>データ RAM ECC 1bit エラー補正割り込み★</td> <td>○</td> <td>—</td> <td>—</td> <td>—</td> <td>—</td> </tr> <tr> <td>117</td> <td>BRAMECCSEC</td> <td>バッファ RAM ECC 1bit エラー補正割り込み★</td> <td>○</td> <td>—</td> <td>—</td> <td>—</td> <td>—</td> </tr> <tr> <td>118</td> <td>IRAMECCDED</td> <td>内蔵命令 RAM ECC 2bit エラー検出割り込み★</td> <td>○</td> <td>—</td> <td>—</td> <td>—</td> <td>—</td> </tr> <tr> <td>119</td> <td>DRAMECCDED</td> <td>データ RAM ECC 2bit エラー検出割り込み★</td> <td>○</td> <td>—</td> <td>—</td> <td>—</td> <td>—</td> </tr> </tbody> </table> | | | | | | | 例外番号 | 名称 | 発生要因 | 接続先 | | | | | NVIC | HW-RTOS | DMAC | Real Time Port | Timer | 113 | — | Reserve | — | — | — | — | — | 114 | — | Reserve | — | — | — | — | — | 115 | IRAMECCSEC | 内蔵命令 RAM ECC 1bit エラー補正割り込み★ | ○ | — | — | — | — | 116 | DRAMECCSEC | データ RAM ECC 1bit エラー補正割り込み★ | ○ | — | — | — | — | 117 | BRAMECCSEC | バッファ RAM ECC 1bit エラー補正割り込み★ | ○ | — | — | — | — | 118 | IRAMECCDED | 内蔵命令 RAM ECC 2bit エラー検出割り込み★ | ○ | — | — | — | — | 119 | DRAMECCDED | データ RAM ECC 2bit エラー検出割り込み★ | ○ | — | — | — | — |
| 例外番号 | 名称 | 発生要因 | 接続先 | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | |
| | | | NVIC | HW-RTOS | DMAC | Real Time Port | Timer | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | |
| 113 | — | Reserve | — | — | — | — | — | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | |
| 114 | — | Reserve | — | — | — | — | — | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | |
| 115 | — | Reserve | — | — | — | — | — | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | |
| 116 | — | Reserve | — | — | — | — | — | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | |
| 117 | — | Reserve | — | — | — | — | — | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | |
| 118 | — | Reserve | — | — | — | — | — | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | |
| 119 | — | Reserve | — | — | — | — | — | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | |
| 例外番号 | 名称 | 発生要因 | 接続先 | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | |
| | | | NVIC | HW-RTOS | DMAC | Real Time Port | Timer | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | |
| 113 | — | Reserve | — | — | — | — | — | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | |
| 114 | — | Reserve | — | — | — | — | — | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | |
| 115 | IRAMECCSEC | 内蔵命令 RAM ECC 1bit エラー補正割り込み★ | ○ | — | — | — | — | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | |
| 116 | DRAMECCSEC | データ RAM ECC 1bit エラー補正割り込み★ | ○ | — | — | — | — | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | |
| 117 | BRAMECCSEC | バッファ RAM ECC 1bit エラー補正割り込み★ | ○ | — | — | — | — | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | |
| 118 | IRAMECCDED | 内蔵命令 RAM ECC 2bit エラー検出割り込み★ | ○ | — | — | — | — | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | |
| 119 | DRAMECCDED | データ RAM ECC 2bit エラー検出割り込み★ | ○ | — | — | — | — | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | |
| | (4/4) | | | | | | | | (4/4) | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | |
| | <table border="1"> <thead> <tr> <th rowspan="2">例外番号</th> <th rowspan="2">名称</th> <th rowspan="2">発生要因</th> <th colspan="5">接続先</th> </tr> <tr> <th>NVIC</th> <th>HW-RTOS</th> <th>DMAC</th> <th>Real Time Port</th> <th>Timer</th> </tr> </thead> <tbody> <tr> <td>120</td> <td>—</td> <td>Reserve</td> <td>—</td> <td>—</td> <td>—</td> <td>—</td> <td>—</td> </tr> </tbody> </table> | | | | | | | 例外番号 | 名称 | 発生要因 | 接続先 | | | | | NVIC | HW-RTOS | DMAC | Real Time Port | Timer | 120 | — | Reserve | — | — | — | — | — | | <table border="1"> <thead> <tr> <th rowspan="2">例外番号</th> <th rowspan="2">名称</th> <th rowspan="2">発生要因</th> <th colspan="5">接続先</th> </tr> <tr> <th>NVIC</th> <th>HW-RTOS</th> <th>DMAC</th> <th>Real Time Port</th> <th>Timer</th> </tr> </thead> <tbody> <tr> <td>120</td> <td>BRAMECCDED</td> <td>バッファ RAM ECC 2bit エラー検出割り込み★</td> <td>○</td> <td>—</td> <td>—</td> <td>—</td> <td>—</td> </tr> </tbody> </table> | | | | | | | 例外番号 | 名称 | 発生要因 | 接続先 | | | | | NVIC | HW-RTOS | DMAC | Real Time Port | Timer | 120 | BRAMECCDED | バッファ RAM ECC 2bit エラー検出割り込み★ | ○ | — | — | — | — | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | |
| 例外番号 | 名称 | 発生要因 | 接続先 | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | |
| | | | NVIC | HW-RTOS | DMAC | Real Time Port | Timer | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | |
| 120 | — | Reserve | — | — | — | — | — | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | |
| 例外番号 | 名称 | 発生要因 | 接続先 | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | |
| | | | NVIC | HW-RTOS | DMAC | Real Time Port | Timer | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | |
| 120 | BRAMECCDED | バッファ RAM ECC 2bit エラー検出割り込み★ | ○ | — | — | — | — | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | |

No.7 5. 周辺機能

各機能の表記をユーザーズ・マニュアル周辺機能編と統一

| V4.00 | | V4.01 | |
|-------|---|-------|--|
| ページ | 記載内容 | ページ | 改訂内容 |
| 49 | <p>【5. 周辺機能】 下記の周辺機能については、「R-IN32M3 シリーズ ユーザーズ・マニュアル周辺機能編」を参照してください。</p> <ul style="list-style-type: none"> ・クロック機能 ・CPU ・バス構成 ・ハードウェア・リアルタイム OS ・非同期式 SRAM MEMC ・同期式バースト・メモリ MEMC ・シリアル・フラッシュ ROM MEMC ・DMA 機能 ・タイマ・アレイ・ユニット J(TAUJ) ・ウインドウ・ウォッチドッグ・タイマ A(WDTA) ・アシンクロナス・シリアル・インタフェース J(UARTJ) ・クロック同期シリアル・インタフェース H(GSIH) ・I2C バス (IICB) ・CAN コントローラ (FCN) ・CC-Link (インテリジェントデバイス局) ・CC-Link (リモートデバイス局) ・その他のインタフェース制御 ・デバッグ機能 | 49 | <p>【5. 周辺機能】 下記の周辺機能については、「R-IN32M3 シリーズ ユーザーズ・マニュアル周辺機能編」を参照してください。</p> <ul style="list-style-type: none"> ・クロック機能 / リセット機能 ・CPU / 内蔵 RAM ・バス構成 ・ハードウェア・リアルタイム OS ・ギガビット・イーサネット・インタフェース ・非同期 SRAM MEMC ・同期式バースト・メモリ MEMC ・外部マイコン・インタフェース ・シリアル・フラッシュ ROM MEMC ・DMA 機能 ・タイマ・アレイ・ユニット J(TAUJ2) ・ウインドウ・ウォッチドッグ・タイマ A(WDTA) ・アシンクロナス・シリアル・インタフェース J(UARTJ) ・クロック同期シリアル・インタフェース H(GSIH) ・I2C バス (IICB) ・CAN コントローラ (FCN) ・CC-Link (インテリジェントデバイス局、リモートデバイス局) ・システム・レジスタ (APB 周辺レジスタ領域) ・デバッグ機能 |

No.8 6.3 割り込みと入出力信号

表 6.3 CATRESTOUT 信号のアクティブを修正

| V4.00 | | V4.01 | | | | | | | | | | | | | | | | | | | | | |
|------------|--|-----------------------|-------|-------|-------|-------|------------|----|-----------------------|-----|---|----|---|------|-----|----|-------|-------|------------|----|-----------------------|-----|------|
| ページ | 記載内容 | ページ | 改訂内容 | | | | | | | | | | | | | | | | | | | | |
| 51 | <p>【6.3 割り込みと入出力信号】</p> <table border="1"> <thead> <tr> <th>端子名称</th> <th>入出力</th> <th>機能</th> <th>兼用ポート</th> <th>アクティブ</th> </tr> </thead> <tbody> <tr> <td>CATRESTOUT</td> <td>出力</td> <td>EtherCAT PHY RESETOUT</td> <td>P56</td> <td>-</td> </tr> </tbody> </table> | 端子名称 | 入出力 | 機能 | 兼用ポート | アクティブ | CATRESTOUT | 出力 | EtherCAT PHY RESETOUT | P56 | - | 51 | <p>【6.3 割り込みと入出力信号】</p> <table border="1"> <thead> <tr> <th>端子名称</th> <th>入出力</th> <th>機能</th> <th>兼用ポート</th> <th>アクティブ</th> </tr> </thead> <tbody> <tr> <td>CATRESTOUT</td> <td>出力</td> <td>EtherCAT PHY RESETOUT</td> <td>P56</td> <td>High</td> </tr> </tbody> </table> | 端子名称 | 入出力 | 機能 | 兼用ポート | アクティブ | CATRESTOUT | 出力 | EtherCAT PHY RESETOUT | P56 | High |
| 端子名称 | 入出力 | 機能 | 兼用ポート | アクティブ | | | | | | | | | | | | | | | | | | | |
| CATRESTOUT | 出力 | EtherCAT PHY RESETOUT | P56 | - | | | | | | | | | | | | | | | | | | | |
| 端子名称 | 入出力 | 機能 | 兼用ポート | アクティブ | | | | | | | | | | | | | | | | | | | |
| CATRESTOUT | 出力 | EtherCAT PHY RESETOUT | P56 | High | | | | | | | | | | | | | | | | | | | |

No.9 6.6.3 EtherCAT リセット・レジスタ(CATRESET)

注意 2 の内容修正

| V4.00 | | V4.01 | |
|-------|---|-------|---|
| ページ | 記載内容 | ページ | 改訂内容 |
| 62 | <p>【6.6.3 EtherCAT リセット・レジスタ(CATRESET)】 注意 2. EtherCAT を再度リセットする場合には、ソフトウェアで EtherPHY へのリセット幅を満足する時間を確保してからリセットを解除してください。</p> | 62 | <p>【6.6.3 EtherCAT リセット・レジスタ(CATRESET)】 注意 2. EtherCAT をリセットする場合には、ソフトウェアで EtherPHY へのリセット幅を満足する時間を確保するように本レジスタを制御してください。詳細は「6.22 リセット回路の構成★」を参照願います。</p> |

No.10 6.11.1 AL コントロール・レジスタ (AL CONTROL)

ビット 5 にデバイス ID 要求追加

| V4.00 | | V4.01 | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | |
|------------|---|--|------|----|----|----|----|---|---|---|-----------|-----------|----------|----------|---------|---------|------------|-------|-----|------------|---|---|---|---|---|---|---|---|---|---|-----------|--|----------|--|--|--|------------|-------|------|---|---|---|---|---|---|---|---|---|---|-------|-------|-------|-------|-------|-------|--|--|-----|---|---|---|---|---|---|---|---|---|---|----|----|----|----|----|----|--|--|--|--|--|--|--|--|--|--|--|--|--|---------|---------|---------|---------|---------|---------|--|--|-------|------|----|---|-----------|---|-----|----------|--|----|---|----|----|----|----|----|----|---|---|---|---|---|---|---|---|---|---|------|-----|------------|---|---|---|---|---|---|---|---|---|---|----------|-----------|--|----------|--|--|------------|-------|------|---|---|---|---|---|---|---|---|---|---|-------|-------|-------|-------|-------|-------|--|--|-----|---|---|---|---|---|---|---|---|---|---|----|----|----|----|----|----|--|--|--|--|--|--|--|--|--|--|--|--|--|---------|---------|---------|---------|---------|---------|--|--|-------|------|----|---|----------|--------------------------------|---|-----------|---|-----|----------|--|
| ページ | 記載内容 | ページ | 改訂内容 | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | |
| 76 | <p>【6.11.1 AL コントロール・レジスタ(AL_CONTROL)】</p> <table border="1"> <tr> <td>15</td><td>14</td><td>13</td><td>12</td><td>11</td><td>10</td><td>9</td><td>8</td><td>7</td><td>6</td><td>5</td><td>4</td><td>3</td><td>2</td><td>1</td><td>0</td> <td>アドレス</td> <td>初期値</td> </tr> <tr> <td>AL_CONTROL</td> <td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td> <td>ERRINDACK</td> <td></td> <td>INISTATE</td> <td></td> <td></td> <td></td> <td>400E 0120H</td> <td>0001H</td> </tr> <tr> <td>ECAT</td> <td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td> <td>R/(W)</td> <td>R/(W)</td> <td>R/(W)</td> <td>R/(W)</td> <td>R/(W)</td> <td>R/(W)</td> <td></td> <td></td> </tr> <tr> <td>PDI</td> <td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td> <td>R/</td> <td>R/</td> <td>R/</td> <td>R/</td> <td>R/</td> <td>R/</td> <td></td> <td></td> </tr> <tr> <td></td> <td></td><td></td><td></td><td></td><td></td><td></td><td></td><td></td><td></td><td></td> <td>(clear)</td> <td>(clear)</td> <td>(clear)</td> <td>(clear)</td> <td>(clear)</td> <td>(clear)</td> <td></td> <td></td> </tr> </table> <table border="1"> <thead> <tr> <th>ビット位置</th> <th>ビット名</th> <th>意味</th> </tr> </thead> <tbody> <tr> <td>4</td> <td>ERRINDACK</td> <td>エラー・インディケーションのアクノリッジ 0：AL ステータス・レジスタのエラー・インディケーションをアクノリッジしない。 1：AL ステータス・レジスタのエラー・インディケーションをアクノリッジする。</td> </tr> <tr> <td>3-0</td> <td>INISTATE</td> <td>デバイス・ステート・マシンの状態遷移を変更します 1：Init ステート要求 3：Bootstrap ステート要求 2：Pre-Operational ステート要求 4：Safe-Operational ステート要求 8：Operational ステート要求</td> </tr> </tbody> </table> | 15 | 14 | 13 | 12 | 11 | 10 | 9 | 8 | 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 | アドレス | 初期値 | AL_CONTROL | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | ERRINDACK | | INISTATE | | | | 400E 0120H | 0001H | ECAT | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | R/(W) | R/(W) | R/(W) | R/(W) | R/(W) | R/(W) | | | PDI | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | R/ | R/ | R/ | R/ | R/ | R/ | | | | | | | | | | | | | | (clear) | (clear) | (clear) | (clear) | (clear) | (clear) | | | ビット位置 | ビット名 | 意味 | 4 | ERRINDACK | エラー・インディケーションのアクノリッジ 0：AL ステータス・レジスタのエラー・インディケーションをアクノリッジしない。 1：AL ステータス・レジスタのエラー・インディケーションをアクノリッジする。 | 3-0 | INISTATE | デバイス・ステート・マシンの状態遷移を変更します 1：Init ステート要求 3：Bootstrap ステート要求 2：Pre-Operational ステート要求 4：Safe-Operational ステート要求 8：Operational ステート要求 | 76 | <p>【6.11.1 AL コントロール・レジスタ(AL_CONTROL)】</p> <table border="1"> <tr> <td>15</td><td>14</td><td>13</td><td>12</td><td>11</td><td>10</td><td>9</td><td>8</td><td>7</td><td>6</td><td>5</td><td>4</td><td>3</td><td>2</td><td>1</td><td>0</td> <td>アドレス</td> <td>初期値</td> </tr> <tr> <td>AL_CONTROL</td> <td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td> <td>DEVICEID</td> <td>ERRINDACK</td> <td></td> <td>INISTATE</td> <td></td> <td></td> <td>400E 0120H</td> <td>0001H</td> </tr> <tr> <td>ECAT</td> <td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td> <td>R/(W)</td> <td>R/(W)</td> <td>R/(W)</td> <td>R/(W)</td> <td>R/(W)</td> <td>R/(W)</td> <td></td> <td></td> </tr> <tr> <td>PDI</td> <td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td> <td>R/</td> <td>R/</td> <td>R/</td> <td>R/</td> <td>R/</td> <td>R/</td> <td></td> <td></td> </tr> <tr> <td></td> <td></td><td></td><td></td><td></td><td></td><td></td><td></td><td></td><td></td><td></td> <td>(clear)</td> <td>(clear)</td> <td>(clear)</td> <td>(clear)</td> <td>(clear)</td> <td>(clear)</td> <td></td> <td></td> </tr> </table> <table border="1"> <thead> <tr> <th>ビット位置</th> <th>ビット名</th> <th>意味</th> </tr> </thead> <tbody> <tr> <td>5</td> <td>DEVICEID</td> <td>デバイス ID 要求 0：要求無し 1：要求あり</td> </tr> <tr> <td>4</td> <td>ERRINDACK</td> <td>エラー・インディケーションのアクノリッジ 0：AL ステータス・レジスタのエラー・インディケーションをアクノリッジしない。 1：AL ステータス・レジスタのエラー・インディケーションをアクノリッジする。</td> </tr> <tr> <td>3-0</td> <td>INISTATE</td> <td>デバイス・ステート・マシンの状態遷移を変更します 1：Init ステート要求 3：Bootstrap ステート要求 2：Pre-Operational ステート要求 4：Safe-Operational ステート要求 8：Operational ステート要求</td> </tr> </tbody> </table> | 15 | 14 | 13 | 12 | 11 | 10 | 9 | 8 | 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 | アドレス | 初期値 | AL_CONTROL | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | DEVICEID | ERRINDACK | | INISTATE | | | 400E 0120H | 0001H | ECAT | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | R/(W) | R/(W) | R/(W) | R/(W) | R/(W) | R/(W) | | | PDI | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | R/ | R/ | R/ | R/ | R/ | R/ | | | | | | | | | | | | | | (clear) | (clear) | (clear) | (clear) | (clear) | (clear) | | | ビット位置 | ビット名 | 意味 | 5 | DEVICEID | デバイス ID 要求 0：要求無し 1：要求あり | 4 | ERRINDACK | エラー・インディケーションのアクノリッジ 0：AL ステータス・レジスタのエラー・インディケーションをアクノリッジしない。 1：AL ステータス・レジスタのエラー・インディケーションをアクノリッジする。 | 3-0 | INISTATE | デバイス・ステート・マシンの状態遷移を変更します 1：Init ステート要求 3：Bootstrap ステート要求 2：Pre-Operational ステート要求 4：Safe-Operational ステート要求 8：Operational ステート要求 |
| 15 | 14 | 13 | 12 | 11 | 10 | 9 | 8 | 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 | アドレス | 初期値 | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | |
| AL_CONTROL | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | ERRINDACK | | INISTATE | | | | 400E 0120H | 0001H | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | |
| ECAT | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | R/(W) | R/(W) | R/(W) | R/(W) | R/(W) | R/(W) | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | |
| PDI | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | R/ | R/ | R/ | R/ | R/ | R/ | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | |
| | | | | | | | | | | | (clear) | (clear) | (clear) | (clear) | (clear) | (clear) | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | |
| ビット位置 | ビット名 | 意味 | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | |
| 4 | ERRINDACK | エラー・インディケーションのアクノリッジ 0：AL ステータス・レジスタのエラー・インディケーションをアクノリッジしない。 1：AL ステータス・レジスタのエラー・インディケーションをアクノリッジする。 | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | |
| 3-0 | INISTATE | デバイス・ステート・マシンの状態遷移を変更します 1：Init ステート要求 3：Bootstrap ステート要求 2：Pre-Operational ステート要求 4：Safe-Operational ステート要求 8：Operational ステート要求 | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | |
| 15 | 14 | 13 | 12 | 11 | 10 | 9 | 8 | 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 | アドレス | 初期値 | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | |
| AL_CONTROL | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | DEVICEID | ERRINDACK | | INISTATE | | | 400E 0120H | 0001H | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | |
| ECAT | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | R/(W) | R/(W) | R/(W) | R/(W) | R/(W) | R/(W) | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | |
| PDI | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | R/ | R/ | R/ | R/ | R/ | R/ | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | |
| | | | | | | | | | | | (clear) | (clear) | (clear) | (clear) | (clear) | (clear) | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | |
| ビット位置 | ビット名 | 意味 | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | |
| 5 | DEVICEID | デバイス ID 要求 0：要求無し 1：要求あり | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | |
| 4 | ERRINDACK | エラー・インディケーションのアクノリッジ 0：AL ステータス・レジスタのエラー・インディケーションをアクノリッジしない。 1：AL ステータス・レジスタのエラー・インディケーションをアクノリッジする。 | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | |
| 3-0 | INISTATE | デバイス・ステート・マシンの状態遷移を変更します 1：Init ステート要求 3：Bootstrap ステート要求 2：Pre-Operational ステート要求 4：Safe-Operational ステート要求 8：Operational ステート要求 | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | |

No.11 6.11.2 AL ステータス・レジスタ (AL STATUS)

ビット5にデバイス ID ロード状態追加、PDI からの Write を追加

| V4.00 | | V4.01 | | | | | | | | | | | | | | | | | | | | | | |
|-------|---|---|------|----|---|-----|---|-----|----------|---|----|---|-------|------|----|---|----------|--|---|-----|---|-----|----------|---|
| ページ | 記載内容 | ページ | 改訂内容 | | | | | | | | | | | | | | | | | | | | | |
| 77 | <p>【6.11.2 AL ステータス・レジスタ(AL_STATUS)】</p> <table border="1"> <thead> <tr> <th>ビット位置</th> <th>ビット名</th> <th>意味</th> </tr> </thead> <tbody> <tr> <td>4</td> <td>ERR</td> <td>エラー・インジケータ 0: デバイスは要求されたステートになっています。あるいはコマンドにクリアされている状態。 1: デバイスは要求されたステートになっていません。或いはローカルアクションの結果として状態変更されました。</td> </tr> <tr> <td>3-0</td> <td>ACTSTATE</td> <td>デバイス・ステート・マシンの実際の状態: 1: Init ステート 3: Request Bootstrap ステート 2: Pre-Operational ステート 4: Safe-Operational ステート 8: Operational ステート</td> </tr> </tbody> </table> | ビット位置 | ビット名 | 意味 | 4 | ERR | エラー・インジケータ 0: デバイスは要求されたステートになっています。あるいはコマンドにクリアされている状態。 1: デバイスは要求されたステートになっていません。或いはローカルアクションの結果として状態変更されました。 | 3-0 | ACTSTATE | デバイス・ステート・マシンの実際の状態: 1: Init ステート 3: Request Bootstrap ステート 2: Pre-Operational ステート 4: Safe-Operational ステート 8: Operational ステート | 77 | <p>【6.11.2 AL ステータス・レジスタ(AL_STATUS)】</p> <table border="1"> <thead> <tr> <th>ビット位置</th> <th>ビット名</th> <th>意味</th> </tr> </thead> <tbody> <tr> <td>5</td> <td>DEVICEID</td> <td>デバイス ID のロード状態 0: デバイス ID のロード失敗 1: デバイス ID のロード完了</td> </tr> <tr> <td>4</td> <td>ERR</td> <td>エラー・インジケータ 0: デバイスは要求されたステートになっています。あるいはコマンドにクリアされている状態。 1: デバイスは要求されたステートになっていません。或いはローカルアクションの結果として状態変更されました。</td> </tr> <tr> <td>3-0</td> <td>ACTSTATE</td> <td>デバイス・ステート・マシンの実際の状態: 1: Init ステート 3: Request Bootstrap ステート 2: Pre-Operational ステート 4: Safe-Operational ステート 8: Operational ステート</td> </tr> </tbody> </table> | ビット位置 | ビット名 | 意味 | 5 | DEVICEID | デバイス ID のロード状態 0: デバイス ID のロード失敗 1: デバイス ID のロード完了 | 4 | ERR | エラー・インジケータ 0: デバイスは要求されたステートになっています。あるいはコマンドにクリアされている状態。 1: デバイスは要求されたステートになっていません。或いはローカルアクションの結果として状態変更されました。 | 3-0 | ACTSTATE | デバイス・ステート・マシンの実際の状態: 1: Init ステート 3: Request Bootstrap ステート 2: Pre-Operational ステート 4: Safe-Operational ステート 8: Operational ステート |
| ビット位置 | ビット名 | 意味 | | | | | | | | | | | | | | | | | | | | | | |
| 4 | ERR | エラー・インジケータ 0: デバイスは要求されたステートになっています。あるいはコマンドにクリアされている状態。 1: デバイスは要求されたステートになっていません。或いはローカルアクションの結果として状態変更されました。 | | | | | | | | | | | | | | | | | | | | | | |
| 3-0 | ACTSTATE | デバイス・ステート・マシンの実際の状態: 1: Init ステート 3: Request Bootstrap ステート 2: Pre-Operational ステート 4: Safe-Operational ステート 8: Operational ステート | | | | | | | | | | | | | | | | | | | | | | |
| ビット位置 | ビット名 | 意味 | | | | | | | | | | | | | | | | | | | | | | |
| 5 | DEVICEID | デバイス ID のロード状態 0: デバイス ID のロード失敗 1: デバイス ID のロード完了 | | | | | | | | | | | | | | | | | | | | | | |
| 4 | ERR | エラー・インジケータ 0: デバイスは要求されたステートになっています。あるいはコマンドにクリアされている状態。 1: デバイスは要求されたステートになっていません。或いはローカルアクションの結果として状態変更されました。 | | | | | | | | | | | | | | | | | | | | | | |
| 3-0 | ACTSTATE | デバイス・ステート・マシンの実際の状態: 1: Init ステート 3: Request Bootstrap ステート 2: Pre-Operational ステート 4: Safe-Operational ステート 8: Operational ステート | | | | | | | | | | | | | | | | | | | | | | |

No.12 6.12.3 PDI コンフィギュレーション・レジスタ (PDI_CONFIG)

ONCHIPBUS ビットが示す値 (100→010) を修正

| V4.00 | | V4.01 | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | |
|------------|---|--|------|--------------|---|---|---|---|------------|-----|------|-----|------------|-----------|--|--|--------------|--|--|--|--|------------|-----|------|---|---|---|---|---|---|---|---|--|--|-----|---|---|---|---|---|---|---|---|--|--|-------|------|----|--|--|--|--|--|--|--|--|-----|-----------|------------------------------------|--|--|--|--|--|--|--|--|-----|--------------|--|--|--|--|--|--|--|--|--|----|---|--|---|---|---|---|---|---|---|---|------|-----|------------|-----------|--|--|--------------|--|--|--|--|------------|-----|------|---|---|---|---|---|---|---|---|--|--|-----|---|---|---|---|---|---|---|---|--|--|-------|------|----|--|--|--|--|--|--|--|--|-----|-----------|------------------------------------|--|--|--|--|--|--|--|--|-----|--------------|--|--|--|--|--|--|--|--|--|
| ページ | 記載内容 | ページ | 改訂内容 | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | |
| 82 | <p>【6.12.3 PDI コンフィギュレーション・レジスタ (PDI_CONFIG)】</p> <table border="1"> <tr> <td></td> <td>7</td> <td>6</td> <td>5</td> <td>4</td> <td>3</td> <td>2</td> <td>1</td> <td>0</td> <td>アドレス</td> <td>初期値</td> </tr> <tr> <td>PDI_CONFIG</td> <td colspan="3">ONCHIPBUS</td> <td colspan="5">ONCHIPBUSCLK</td> <td>400E 0150H</td> <td>44H</td> </tr> <tr> <td>ECAT</td> <td>R</td> <td>R</td> <td>R</td> <td>R</td> <td>R</td> <td>R</td> <td>R</td> <td>R</td> <td></td> <td></td> </tr> <tr> <td>PDI</td> <td>R</td> <td>R</td> <td>R</td> <td>R</td> <td>R</td> <td>R</td> <td>R</td> <td>R</td> <td></td> <td></td> </tr> <tr> <th>ビット位置</th> <th>ビット名</th> <th colspan="9">意味</th> </tr> <tr> <td>7-5</td> <td>ONCHIPBUS</td> <td colspan="9">オンチップ・バスの種類を示します。本LSIでは常に100を示します。</td> </tr> <tr> <td>4-0</td> <td>ONCHIPBUSCLK</td> <td colspan="9">オンチップ・バスのクロックを示します。本LSIでは常に4 (100MHz) を示します。</td> </tr> </table> | | 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 | アドレス | 初期値 | PDI_CONFIG | ONCHIPBUS | | | ONCHIPBUSCLK | | | | | 400E 0150H | 44H | ECAT | R | R | R | R | R | R | R | R | | | PDI | R | R | R | R | R | R | R | R | | | ビット位置 | ビット名 | 意味 | | | | | | | | | 7-5 | ONCHIPBUS | オンチップ・バスの種類を示します。本LSIでは常に100を示します。 | | | | | | | | | 4-0 | ONCHIPBUSCLK | オンチップ・バスのクロックを示します。本LSIでは常に4 (100MHz) を示します。 | | | | | | | | | 82 | <p>【6.12.3 PDI コンフィギュレーション・レジスタ (PDI_CONFIG)】</p> <table border="1"> <tr> <td></td> <td>7</td> <td>6</td> <td>5</td> <td>4</td> <td>3</td> <td>2</td> <td>1</td> <td>0</td> <td>アドレス</td> <td>初期値</td> </tr> <tr> <td>PDI_CONFIG</td> <td colspan="3">ONCHIPBUS</td> <td colspan="5">ONCHIPBUSCLK</td> <td>400E 0150H</td> <td>44H</td> </tr> <tr> <td>ECAT</td> <td>R</td> <td>R</td> <td>R</td> <td>R</td> <td>R</td> <td>R</td> <td>R</td> <td>R</td> <td></td> <td></td> </tr> <tr> <td>PDI</td> <td>R</td> <td>R</td> <td>R</td> <td>R</td> <td>R</td> <td>R</td> <td>R</td> <td>R</td> <td></td> <td></td> </tr> <tr> <th>ビット位置</th> <th>ビット名</th> <th colspan="9">意味</th> </tr> <tr> <td>7-5</td> <td>ONCHIPBUS</td> <td colspan="9">オンチップ・バスの種類を示します。本LSIでは常に010を示します。</td> </tr> <tr> <td>4-0</td> <td>ONCHIPBUSCLK</td> <td colspan="9">オンチップ・バスのクロックを示します。本LSIでは常に4 (100MHz) を示します。</td> </tr> </table> | | 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 | アドレス | 初期値 | PDI_CONFIG | ONCHIPBUS | | | ONCHIPBUSCLK | | | | | 400E 0150H | 44H | ECAT | R | R | R | R | R | R | R | R | | | PDI | R | R | R | R | R | R | R | R | | | ビット位置 | ビット名 | 意味 | | | | | | | | | 7-5 | ONCHIPBUS | オンチップ・バスの種類を示します。本LSIでは常に010を示します。 | | | | | | | | | 4-0 | ONCHIPBUSCLK | オンチップ・バスのクロックを示します。本LSIでは常に4 (100MHz) を示します。 | | | | | | | | |
| | 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 | アドレス | 初期値 | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | |
| PDI_CONFIG | ONCHIPBUS | | | ONCHIPBUSCLK | | | | | 400E 0150H | 44H | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | |
| ECAT | R | R | R | R | R | R | R | R | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | |
| PDI | R | R | R | R | R | R | R | R | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | |
| ビット位置 | ビット名 | 意味 | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | |
| 7-5 | ONCHIPBUS | オンチップ・バスの種類を示します。本LSIでは常に100を示します。 | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | |
| 4-0 | ONCHIPBUSCLK | オンチップ・バスのクロックを示します。本LSIでは常に4 (100MHz) を示します。 | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | |
| | 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 | アドレス | 初期値 | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | |
| PDI_CONFIG | ONCHIPBUS | | | ONCHIPBUSCLK | | | | | 400E 0150H | 44H | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | |
| ECAT | R | R | R | R | R | R | R | R | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | |
| PDI | R | R | R | R | R | R | R | R | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | |
| ビット位置 | ビット名 | 意味 | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | |
| 7-5 | ONCHIPBUS | オンチップ・バスの種類を示します。本LSIでは常に010を示します。 | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | |
| 4-0 | ONCHIPBUSCLK | オンチップ・バスのクロックを示します。本LSIでは常に4 (100MHz) を示します。 | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | |

No.13 6.22 リセット回路の構成

ESC のリセット回路の構成の説明を追加

| V4.00 | | V4.01 | |
|-------|--------|---------|---|
| ページ | 記載内容 | ページ | 改訂内容 |
| - | (記述なし) | 140-141 | <p>【6.22 リセット回路の構成】 新規追加</p> |

No.14 7.2.4 Fast link-loss 検出機能
エラーのカウント方法の説明を修正

| V4.00 | | V4.01 | |
|-------|---|-------|---|
| ページ | 記載内容 | ページ | 改訂内容 |
| 147 | <p>【7.2.4 Fast link-loss 検出機能】</p> <ul style="list-style-type: none"> 通信が行われていない IDLE 状態では、IDLE シンボルもしくはフレームデミリタの開始を意味する J シンボル以外を受信したときに、ビット・エラーが発生していると判断してエラーをカウントします。 通信が行われているときは、32 種類のシンボル以外を受信したとき、ビット・エラーが発生したと判断してエラーをカウントします。 | 148 | <p>【7.2.4 Fast link-loss 検出機能】</p> <ul style="list-style-type: none"> 通信が行われていない IDLE 状態では、IDLE シンボルもしくはフレームの開始を意味する J シンボル以外を受信したときに、ビット・エラーが発生していると判断してエラーをカウントします。正常なシンボルを挟まずにエラーシンボルを連続で受信した場合は、エラーのカウントは 1 回とみなします。 通信が行われているときは、32 種類のシンボルのうち、データコードグループ、IDLE コードグループ、コントロールコードグループ以外のシンボルを受信したとき、ビット・エラーが発生したと判断してエラーをカウントします。エラーのシンボルを受信する毎にエラーをカウントします。 |

No.15 7.3.1 ハードウェア・パワーダウンモード
最小設定時間を追加

| V4.00 | | V4.01 | |
|-------|---|-------|--|
| ページ | 記載内容 | ページ | 改訂内容 |
| 148 | <p>【7.3.1 ハードウェア・パワーダウンモード】</p> <p>イーサネット PHY 動作モード制御レジスタ (PHYMD) のビット 2 (POPHYEN) あるいはビット 5 (P1PHYEN) を 1 にセットすることによって、ハードウェア・パワーダウンモードに移行します。ハードウェア・パワーダウンモードではイーサネット PHY は全く動作しません。MII マネージメント・レジスタにもアクセスできません。ポートの消費電力はほぼ 0 になります。ハードウェア・パワーダウンモードから復帰させるには、イーサネット PHY 動作モード制御レジスタ (PHYMD) のビット 2 (POPHYEN) あるいはビット 5 (P1PHYEN) を 0 にセットします。ハードウェア・パワーダウンモードから復帰するとき、イーサネット PHY は全てのアナログ回路とデジタル回路を初期化します。MII マネージメント・レジスタも全て初期化されます。</p> | 149 | <p>【7.3.1 ハードウェア・パワーダウンモード】</p> <p>イーサネット PHY 動作モード制御レジスタ (PHYMD) のビット 2 (POPHYEN) あるいはビット 5 (P1PHYEN) を 1 にセットすることによって、ハードウェア・パワーダウンモードに移行します。ハードウェア・パワーダウンモードではイーサネット PHY は全く動作しません。MII マネージメント・レジスタにもアクセスできません。ポートの消費電力はほぼ 0 になります。ハードウェア・パワーダウンモードから復帰させるには、イーサネット PHY 動作モード制御レジスタ (PHYMD) のビット 2 (POPHYEN) あるいはビット 5 (P1PHYEN) を 0 にセットします。ハードウェア・パワーダウンモードから復帰するとき、イーサネット PHY は全てのアナログ回路とデジタル回路を初期化します。MII マネージメント・レジスタも全て初期化されます。ハードウェア・パワーダウンモードは少なくとも 100us 以上設定して下さい。</p> |

No.16 7.4 イーサネットPHY 内蔵 MII マネージメント・レジスタ
レジスタのビット名の下の記事の説明を追加

| V4.00 | | V4.01 | |
|-------|---|-------|--|
| ページ | 記載内容 | ページ | 改訂内容 |
| 149 | 【7.4 イーサネットPHY 内蔵 MII マネージメント・レジスタ】 記述なし | 151 | 【7.4 イーサネットPHY 内蔵 MII マネージメント・レジスタ】 各レジスタの説明において、ビット名の下にある R,W 以外の記号は以下を意味します。 SC :1 をセット後に、処理が完了すると0 に戻ります。 LL :0 になるとレジスタをリードするまで0 を保持します。 LH :1 になるとレジスタをリードするまで1 を保持します。 NASR :ソフトウェア・パワーダウンモードで初期化されないビットです。 |

No.17 7.4.1 レジスタ 0 - コントロール・レジスタ ~ 7.4.24 レジスタ 31 - PHY スペシャルコントロール/ステータス・レジスタ
「PHY アドレス」を「レジスタ・アドレス」に変更

| V4.00 | | V4.01 | |
|---------|---|---------|---|
| ページ | 記載内容 | ページ | 改訂内容 |
| 150-172 | <p>【7.4.1 レジスタ 0 - コントロール・レジスタ ~ 7.4.24 レジスタ 31 - PHY スペシャルコントロール/ステータス・レジスタ】</p> | 152-174 | <p>【7.4.1 レジスタ 0 - コントロール・レジスタ ~ 7.4.24 レジスタ 31 - PHY スペシャルコントロール/ステータス・レジスタ】</p> |

No.18 7.5.3 イーサネット PHY パワー・アップ ステータス・レジスタ (PHYBUS)

ビットがクリアされるまでの時間を追加

| V4.00 | | V4.01 | |
|-------|---|-------|--|
| ページ | 記載内容 | ページ | 改訂内容 |
| 175 | <p>【7.5.3 イーサネット PHY パワー・アップ ステータス・レジスタ(PHYBUS)】 内蔵イーサネット PHY の Power-up 状態を確認するレジスタです。本レジスタは、32 ビット単位でリードアクセスのみ可能です。</p> | 177 | <p>【7.5.3 イーサネット PHY パワー・アップ ステータス・レジスタ(PHYBUS)】 内蔵イーサネット PHY の Power-up 状態を確認するレジスタです。本レジスタは、32 ビット単位でリードアクセスのみ可能です。ハードウェア・パワーダウンモードが解除されたあと、約 5.2ms 後にビット 1 あるいはビット 0 がクリアされます。</p> |

No.19 7.6 LED 出力機能

LED 出力機能の説明を追加

| V4.00 | | V4.01 | |
|-------|--------|-------|---|
| ページ | 記載内容 | ページ | 改訂内容 |
| - | (記述なし) | 178 | <p>【7.6 LED 出力機能】 新規追加</p> |