

お客様各位

カタログ等資料中の旧社名の扱いについて

2010 年 4 月 1 日を以って NEC エレクトロニクス株式会社及び株式会社ルネサステクノロジが合併し、両社の全ての事業が当社に承継されております。従いまして、本資料中には旧社名での表記が残っておりますが、当社の資料として有効ですので、ご理解の程宜しくお願い申し上げます。

ルネサスエレクトロニクス ホームページ (<http://www.renesas.com>)

2010 年 4 月 1 日

ルネサスエレクトロニクス株式会社

【発行】ルネサスエレクトロニクス株式会社 (<http://www.renesas.com>)

【問い合わせ先】 <http://japan.renesas.com/inquiry>

RENESAS TECHNICAL UPDATE

〒100-0004 東京都千代田区大手町 2-6-2 日本ビル
株式会社 ルネサス テクノロジ問合せ窓口 <http://japan.renesas.com/inquiry>E-mail: csc@renesas.com

製品分類	MPU&MCU	発行番号	TN-SH7-A679A/J	Rev.	第 1 版
題名	DMA のフラグビット使用上の注意事項について (SH7263グループ、SH7203グループ)		情報分類	技術情報	
適用製品	SH7263 グループ SH7203 グループ	対象ロット等	関連資料	- SH7263 グループハードウェアマニュアル Rev.2.00 (RJJ09B0284-0200) - SH7203 グループハードウェアマニュアル Rev.200 (RJJ09B0341-0200)	
		全ロット			

上記適用製品のDMAについて、以下の注意事項および回避方法について連絡差し上げます。

【注意事項】

以下のフラグbitに関して、

(1) DMACチャネルコントロールレジスタ (CHCR)

HE bit (ハーフエンドフラグ) およびTE bit (トランスファエンドフラグ)

(2) DMAオペレーションレジスタ (DMAOR)

AE bit (アドレスエラーフラグ) およびNMIF bit (NMIフラグ)

当該フラグが1にセットされるタイミングでリードを行うと、0が読み出されますが、内部的に1をリードした状態となる場合があります。そのため、0ライトを行うと、当該フラグが1リード後の0ライトと同じ状態となり0クリアされることがあります

【回避方法】

当該フラグを使用する場合は、意図せずにビットをクリアしないように以下の方法でリードライトを行ってください。

当該レジスタの書き込み時は、明示的にクリアする時以外は当該ビットへ1ライトを行い、明示的にクリアする時のみ1リード後の0ライトを行ってください。

なお、当該フラグビットを使用しない場合は、常に0ライト（明示的にクリアする時は1リード後0ライト）で問題ありません。

以上