

お客様各位

カタログ等資料中の旧社名の扱いについて

2010年4月1日を以ってNECエレクトロニクス株式会社及び株式会社ルネサステクノロジが合併し、両社の全ての事業が当社に承継されております。従いまして、本資料中には旧社名での表記が残っておりますが、当社の資料として有効ですので、ご理解の程宜しくお願い申し上げます。

ルネサスエレクトロニクス ホームページ (<http://www.renesas.com>)

2010年4月1日

ルネサスエレクトロニクス株式会社

【発行】ルネサスエレクトロニクス株式会社 (<http://www.renesas.com>)

【問い合わせ先】 <http://japan.renesas.com/inquiry>

— 日立半導体技術情報 —

〒 1 0 0 - 0 0 0 4
 東京都千代田区大手町 2 丁目 6 番 2 号
 (日本ビル)
 TEL (03)5201-5219 (ダイヤルイン)
 株式会社 日立製作所 半導体グループ

製品分類	マイクロプロセッサ	発行番号	TN-SH7-462A	Rev.	第 1 版
題名	SH7750 SCIF の制御レジスタに関するマニュアル修正	情報分類	1. 仕様変更 ②. ドキュメント訂正追加等 3. 使用上の注意事項 4. マスク変更 5. ライン変更		
適用製品	SH7750	対象ロット等	SH7750 シリーズハードウェアマニュアル (ADJ-602-148E(H)) 第 6 版	有効期限	
		全ロット		永年	

SH7750 FIFO 内蔵シリアルコミュニケーションインタフェース(SCIF)のトランスミット FIFO データ数トリガ(TTRG1, 0)に関して修正します。ただし、SH7750S および SH7750R に関しては、マニュアル記載通りです。また、トランスミット FIFO データレジスタ(SCFTDR2)内に格納されている未送信データ数は、FIFO データ数レジスタ(SCFDR2)で確認してください。

○SH7750 の場合 (マニュアル修正後の内容)

ビット 5、4: トランスミット FIFO データ数トリガ (TTRG1、0)

シリアルステータスレジスタ (SCFSR2) のトランスミット FIFO データレジスタエンプティ (TDFE) フラグをセットする残りの送信データ数を設定するビットです。

送信動作によりトランスミット FIFO データレジスタ (SCFTDR2) 内の送信データ数が、下表に示すトリガ設定数以下になるとき TDFE フラグをセットします。

ビット 5	ビット 4	送信トリガ数
TTRG1	TTRG0	
0	0	<u>7 (9)</u> (初期値)
0	1	<u>3 (13)</u>
1	0	<u>1 (15)</u>
1	1	<u>0 (16)</u>

【注】 () 内の値はフラグ発生時の SCFTDR2 の空き数を示します。

○SH7750S/SH7750R の場合 (マニュアルと同じ内容)

ビット 5、4: トランスミット FIFO データ数トリガ (TTRG1、0)

シリアルステータスレジスタ (SCFSR2) のトランスミット FIFO データレジスタエンプティ (TDFE) フラグをセットする残りの送信データ数を設定するビットです。

送信動作によりトランスミット FIFO データレジスタ (SCFTDR2) 内の送信データ数が、下表に示すトリガ設定数以下になるとき TDFE フラグをセットします。

ビット 5	ビット 4	送信トリガ数
TTRG1	TTRG0	
0	0	8 (8) (初期値)
0	1	4 (12)
1	0	2 (14)
1	1	1 (15)

【注】 () 内の値はフラグ発生時の SCFTDR2 の空き数を示します。