

お客様各位

---

## カタログ等資料中の旧社名の扱いについて

---

2010年4月1日を以ってNECエレクトロニクス株式会社及び株式会社ルネサステクノロジが合併し、両社の全ての事業が当社に承継されております。従いまして、本資料中には旧社名での表記が残っておりますが、当社の資料として有効ですので、ご理解の程宜しくお願ひ申し上げます。

ルネサスエレクトロニクス ホームページ (<http://www.renesas.com>)

2010年4月1日

ルネサスエレクトロニクス株式会社

【発行】ルネサスエレクトロニクス株式会社 (<http://www.renesas.com>)

【問い合わせ先】 <http://japan.renesas.com/inquiry>

# RENESAS TECHNICAL UPDATE

〒100-0004 東京都千代田区大手町 2-6-2 日本ビル  
株式会社 ルネサス テクノロジ  
問合せ窓口 E-mail: csc@renesas.com

製品分類	MPU&MCU	発行番号	TN-H8*-267A/JA	Rev.	第1版
題名	H8/36912 グループ、H8/36902 グループ仕様変更のお知らせ		情報分類	仕様変更	
適用製品	H8/36912 グループ H8/36902 グループ	対象ロット等	関連資料	H8/36912 グループ、H8/36902 グループハードウェアマニュアル RJJ09B0085-0100H	
		全ロット			

H8/36912 グループ、H8/36902 グループハードウェアマニュアルにおいて下記仕様変更がありますのでご連絡します。

- 記 -

## 1. ハードウェアマニュアル5章クロック発振器

### 【変更前】

外部発振バックアップ機能あり

### 【変更後】

外部発振バックアップ機能なし

## 2. ハードウェアマニュアル変更箇所

項目	ページ	修正箇所																				
5. クロック発振器	5-2	削除																				
5.1 特長		外部発振停止を検出し、システムクロックを自動的に内部 RC 発振クロックに切り替えることができます。																				
• 外部発振バックアップ機能																						
5.2.1 クロックコントロールステータスレジスタ (CKCSR)	5-5	<p>【変更前】</p> <table border="1"> <thead> <tr> <th>ビット</th> <th>ビット名</th> <th>初期値</th> <th>R/W</th> <th>説明</th> </tr> </thead> <tbody> <tr> <td>5</td> <td>OSCSBAKE</td> <td>0</td> <td>R/W</td> <td>外部クロックバックアップイネーブル 0: 外部クロックバックアップ無効 1: 外部クロックバックアップ有効  このビットが1のとき、外部発振検出回路が有効になります。LSIが外部クロックで動作する場合、外部発振停止を検出したとき、このレジスタのビット4の値にかかわらずシステムクロックは自動的に内部RCクロックに切り替わります。  【使用上の注意事項】 外部発振検出回路は内部RCクロックを用いて動作するため、このビットを1にセットした場合、RCCRのRCSTPビットによって内部RC発振器をスタンバイ状態に設定しないでください。</td> </tr> </tbody> </table> <p>-----</p> <p>【変更後】</p> <table border="1"> <thead> <tr> <th>ビット</th> <th>ビット名</th> <th>初期値</th> <th>R/W</th> <th>説明</th> </tr> </thead> <tbody> <tr> <td>5</td> <td>-</td> <td>0</td> <td>R/W</td> <td>リザーブビット リードライト可能ですが、1にセットしないでください。</td> </tr> </tbody> </table>	ビット	ビット名	初期値	R/W	説明	5	OSCSBAKE	0	R/W	外部クロックバックアップイネーブル 0: 外部クロックバックアップ無効 1: 外部クロックバックアップ有効  このビットが1のとき、外部発振検出回路が有効になります。LSIが外部クロックで動作する場合、外部発振停止を検出したとき、このレジスタのビット4の値にかかわらずシステムクロックは自動的に内部RCクロックに切り替わります。  【使用上の注意事項】 外部発振検出回路は内部RCクロックを用いて動作するため、このビットを1にセットした場合、RCCRのRCSTPビットによって内部RC発振器をスタンバイ状態に設定しないでください。	ビット	ビット名	初期値	R/W	説明	5	-	0	R/W	リザーブビット リードライト可能ですが、1にセットしないでください。
ビット	ビット名	初期値	R/W	説明																		
5	OSCSBAKE	0	R/W	外部クロックバックアップイネーブル 0: 外部クロックバックアップ無効 1: 外部クロックバックアップ有効  このビットが1のとき、外部発振検出回路が有効になります。LSIが外部クロックで動作する場合、外部発振停止を検出したとき、このレジスタのビット4の値にかかわらずシステムクロックは自動的に内部RCクロックに切り替わります。  【使用上の注意事項】 外部発振検出回路は内部RCクロックを用いて動作するため、このビットを1にセットした場合、RCCRのRCSTPビットによって内部RC発振器をスタンバイ状態に設定しないでください。																		
ビット	ビット名	初期値	R/W	説明																		
5	-	0	R/W	リザーブビット リードライト可能ですが、1にセットしないでください。																		

項 目	ページ	修正箇所																				
5.2.1 クロックコントロールステータスレジスタ (CKCSR)	5-5	<p><b>【変更前】</b></p> <table border="1" data-bbox="571 203 1434 719"> <thead> <tr> <th>ビット</th> <th>ビット名</th> <th>初期値</th> <th>R/W</th> <th>説 明</th> </tr> </thead> <tbody> <tr> <td>4</td> <td>OSCSEL</td> <td>0</td> <td>R/W</td> <td>LSI 動作クロックセレクト OSCSBAKE = 0 の状態 このビットは LSI のシステムクロックを強制的に選択するビットです。 0 : 内部 RC クロックをシステムクロックとして選択 1 : 外部クロックをシステムクロックとして選択 OSCSBAKE = 1 の状態 このビットは内部 RC クロックから外部クロックへの切り替え用ビットです。LSI が内部 RC クロックで動作する状態でこのビットを 1 にセットすることでシステムクロックを外部クロックに切り替えます。 [セット条件] • CKSWIF ビットが 0 の状態で 1 をライトしたとき [クリア条件] • 0 をライトしたとき • OSCSBAKE = 1 の状態で、外部発振停止を検出したとき</td> </tr> </tbody> </table> <p><b>【変更後】</b></p> <table border="1" data-bbox="571 757 1434 931"> <thead> <tr> <th>ビット</th> <th>ビット名</th> <th>初期値</th> <th>R/W</th> <th>説 明</th> </tr> </thead> <tbody> <tr> <td>4</td> <td>OSCSEL</td> <td>0</td> <td>R/W</td> <td>LSI 動作クロックセレクト このビットは LSI のシステムクロックを選択するビットです。 0 : 内部 RC クロックをシステムクロックとして選択 1 : 外部クロックをシステムクロックとして選択</td> </tr> </tbody> </table>	ビット	ビット名	初期値	R/W	説 明	4	OSCSEL	0	R/W	LSI 動作クロックセレクト OSCSBAKE = 0 の状態 このビットは LSI のシステムクロックを強制的に選択するビットです。 0 : 内部 RC クロックをシステムクロックとして選択 1 : 外部クロックをシステムクロックとして選択 OSCSBAKE = 1 の状態 このビットは内部 RC クロックから外部クロックへの切り替え用ビットです。LSI が内部 RC クロックで動作する状態でこのビットを 1 にセットすることでシステムクロックを外部クロックに切り替えます。 [セット条件] • CKSWIF ビットが 0 の状態で 1 をライトしたとき [クリア条件] • 0 をライトしたとき • OSCSBAKE = 1 の状態で、外部発振停止を検出したとき	ビット	ビット名	初期値	R/W	説 明	4	OSCSEL	0	R/W	LSI 動作クロックセレクト このビットは LSI のシステムクロックを選択するビットです。 0 : 内部 RC クロックをシステムクロックとして選択 1 : 外部クロックをシステムクロックとして選択
ビット	ビット名	初期値	R/W	説 明																		
4	OSCSEL	0	R/W	LSI 動作クロックセレクト OSCSBAKE = 0 の状態 このビットは LSI のシステムクロックを強制的に選択するビットです。 0 : 内部 RC クロックをシステムクロックとして選択 1 : 外部クロックをシステムクロックとして選択 OSCSBAKE = 1 の状態 このビットは内部 RC クロックから外部クロックへの切り替え用ビットです。LSI が内部 RC クロックで動作する状態でこのビットを 1 にセットすることでシステムクロックを外部クロックに切り替えます。 [セット条件] • CKSWIF ビットが 0 の状態で 1 をライトしたとき [クリア条件] • 0 をライトしたとき • OSCSBAKE = 1 の状態で、外部発振停止を検出したとき																		
ビット	ビット名	初期値	R/W	説 明																		
4	OSCSEL	0	R/W	LSI 動作クロックセレクト このビットは LSI のシステムクロックを選択するビットです。 0 : 内部 RC クロックをシステムクロックとして選択 1 : 外部クロックをシステムクロックとして選択																		
5.2.1 クロックコントロールステータスレジスタ (CKCSR)	5-5	<p><b>【変更前】</b></p> <table border="1" data-bbox="571 983 1434 1263"> <thead> <tr> <th>ビット</th> <th>ビット名</th> <th>初期値</th> <th>R/W</th> <th>説 明</th> </tr> </thead> <tbody> <tr> <td>1</td> <td>OSCHLT</td> <td>1</td> <td>R</td> <td>外部発振停止検出フラグ OSCSBAKE = 1 の状態 このビットは外部発振検出結果を示します。 0 : 外部発振が発振状態 1 : 外部発振が停止状態 OSCSBAKE = 0 の状態 このビットは意味を持ちません。読み出すと常に 1 が読み出されます。</td> </tr> </tbody> </table> <p><b>【変更後】</b></p> <table border="1" data-bbox="571 1301 1434 1408"> <thead> <tr> <th>ビット</th> <th>ビット名</th> <th>初期値</th> <th>R/W</th> <th>説 明</th> </tr> </thead> <tbody> <tr> <td>1</td> <td>-</td> <td>1</td> <td>R</td> <td>リザーブビット 読み出すと常に 1 が読み出されます。</td> </tr> </tbody> </table>	ビット	ビット名	初期値	R/W	説 明	1	OSCHLT	1	R	外部発振停止検出フラグ OSCSBAKE = 1 の状態 このビットは外部発振検出結果を示します。 0 : 外部発振が発振状態 1 : 外部発振が停止状態 OSCSBAKE = 0 の状態 このビットは意味を持ちません。読み出すと常に 1 が読み出されます。	ビット	ビット名	初期値	R/W	説 明	1	-	1	R	リザーブビット 読み出すと常に 1 が読み出されます。
ビット	ビット名	初期値	R/W	説 明																		
1	OSCHLT	1	R	外部発振停止検出フラグ OSCSBAKE = 1 の状態 このビットは外部発振検出結果を示します。 0 : 外部発振が発振状態 1 : 外部発振が停止状態 OSCSBAKE = 0 の状態 このビットは意味を持ちません。読み出すと常に 1 が読み出されます。																		
ビット	ビット名	初期値	R/W	説 明																		
1	-	1	R	リザーブビット 読み出すと常に 1 が読み出されます。																		
5.3 システムクロック選択の動作説明 図 5.2 LSI のシステムクロック状態遷移図	5-6	<p><b>【変更前】</b></p> <p><b>【注】*</b> 遷移条件は下記のとおりです</p> <ul style="list-style-type: none"> <li>バックアップ機能有効の状態外部発振停止を検出したとき。</li> <li>バックアップ機能無効の状態ユーザソフトにより内部 RC クロックへ切り替えたとき。</li> </ul> <p><b>【変更後】</b></p> <p><b>【注】*</b> ユーザソフトにより内部 RC クロックへ切り替えたとき。</p>																				
5.3.1 クロック制御の動作説明	5-7	<p><b>【変更前】</b></p> <p>LSI のシステムクロックはリセット後内部 RC クロックで動作します。ユーザはソフトウェアでシステムクロックを内部 RC クロックから外部クロックに切り替えることができます。図 5.3 に外部発振器バックアップ機能を有効にしたクロック切り替えのフローを示します。図 5.4、図 5.5 に外部発振器バックアップ機能を無効にしたクロック切り替えのフローを示します。</p> <p><b>【変更後】</b></p> <p>LSI のシステムクロックはリセット後内部 RC クロックで動作します。ユーザはソフトウェアでシステムクロックを内部 RC クロックから外部クロックに切り替えることができます。図 5.4、図 5.5 にクロック切り替えのフローを示します。</p>																				
図 5.3 外部発振器バックアップ機能を有効にしたクロック切り替えフロー		削除																				

項 目	ページ	修正箇所																																
図 5.4 クロック切り替えフロー (1) (内部 RC クロックから外部クロックへ)	5-8	図タイトル変更																																
図 5.5 クロック切り替えフロー (2) (外部クロックから内部 RC クロックへ)	5-9	図タイトル変更  【変更前】   【変更後】 																																
図 5.8 外部発振バックアップタイミング	5-12	削除																																
19. レジスタ一覧 19.2 レジスタビット一覧	19-5	【変更前】 <table border="1" data-bbox="571 1093 1437 1196"> <thead> <tr> <th>レジスタ略称</th> <th>ビット7</th> <th>ビット6</th> <th>ビット5</th> <th>ビット4</th> <th>ビット3</th> <th>ビット2</th> <th>ビット1</th> </tr> </thead> <tbody> <tr> <td>CKCSR</td> <td>PMRC1</td> <td>PMRC0</td> <td>OSCSBAKE</td> <td>OSCSSEL</td> <td>CKSWIE</td> <td>CKSWIF</td> <td>OSCHLT</td> </tr> </tbody> </table> 【変更後】 <table border="1" data-bbox="571 1234 1437 1337"> <thead> <tr> <th>レジスタ略称</th> <th>ビット7</th> <th>ビット6</th> <th>ビット5</th> <th>ビット4</th> <th>ビット3</th> <th>ビット2</th> <th>ビット1</th> </tr> </thead> <tbody> <tr> <td>CKCSR</td> <td>PMRC1</td> <td>PMRC0</td> <td>-</td> <td>OSCSSEL</td> <td>CKSWIE</td> <td>CKSWIF</td> <td>-</td> </tr> </tbody> </table>	レジスタ略称	ビット7	ビット6	ビット5	ビット4	ビット3	ビット2	ビット1	CKCSR	PMRC1	PMRC0	OSCSBAKE	OSCSSEL	CKSWIE	CKSWIF	OSCHLT	レジスタ略称	ビット7	ビット6	ビット5	ビット4	ビット3	ビット2	ビット1	CKCSR	PMRC1	PMRC0	-	OSCSSEL	CKSWIE	CKSWIF	-
レジスタ略称	ビット7	ビット6	ビット5	ビット4	ビット3	ビット2	ビット1																											
CKCSR	PMRC1	PMRC0	OSCSBAKE	OSCSSEL	CKSWIE	CKSWIF	OSCHLT																											
レジスタ略称	ビット7	ビット6	ビット5	ビット4	ビット3	ビット2	ビット1																											
CKCSR	PMRC1	PMRC0	-	OSCSSEL	CKSWIE	CKSWIF	-																											