

RENESAS TECHNICAL UPDATE

〒135-0061 東京都江東区豊洲 3-2-24 豊洲フォレシア
ルネサス エレクトロニクス株式会社

問合せ窓口 <http://japan.renesas.com/contact/>

E-mail: csc@renesas.com

製品分類	MPU & MCU	発行番号	TN-RL*-A083A/J	Rev.	第1版
題名	未使用内部端子処理のユーザーズマニュアル追記について		情報分類	技術情報	
適用製品	R5F11AGGANB, R5F11AGGDNB, R5F11AGHANB, R5F11AGHDNB, R5F11AGJANB, R5F11AGJDNB, RY7011A0000DZ00	対象ロット等	関連資料	RL78/G1D ユーザーズマニュアル ハードウェア編 Rev.1.20 R01UH0515JJ0120 (Dec.2016)	
	全て				

上記適用製品において、本技術情報で追記される未使用内部端子の処置を行うことにより、電源投入直後のリーク電流約100 μ A(約1秒間で収束)を削減できます。電流と時間の積では最大13.9nAh@3Vに相当します。

以下の未使用内部端子に関する説明をRL78/G1D ユーザーズマニュアル ハードウェア編に追加いたします。

P24-P27, P44-P47, P56, P57, P64-P67, P80-P87, P100-P102, P110, P111, P142-P145, P150-P156

上記未使用端子追加に伴い、上記製品のユーザーズマニュアルを次の通り改訂いたします。

改訂箇所は、改訂前太字下線、改訂後) グレー・ハッチングで記載します。

1. 2.3 MCU の未使用内部端子の初期設定への追記

改訂前

P04, P17, P31, P41-P43, P50-P55, P62, P63, P73, P141, P146

改訂後

P04, P17, P24-P27, P31, P41-P47, P50-P57, P62- P67, P73, P80-P87, P100-P102, P110, P111, P141-P146, P150-P156

2. 5.2 ポートの構成の表5-1への追記

改訂前

表5-1 ポートの構成

項目	構成
制御レジスタ	ポート・モード・レジスタ (PM0- PM7 , PM12 , PM14) ポート・レジスタ (P0- P7 , P12 - P14) プルアップ抵抗オプション・レジスタ (PU0, PU1, PU3, PU4, PU12, PU14) ポート入力モード・レジスタ (PIM0, PIM1) ポート出力モード・レジスタ (POM0, POM1) ポート・モード・コントロール・レジスタ (PMC0, PMC12, PMC14) A/Dポート・コンフィギュレーション・レジスタ (ADPC) 周辺I/Oリダイレクション・レジスタ (PIOR) グローバル・デジタル・インプット・ディスエーブル・レジスタ (GDIDIS)
ポート	合計：32本 (CMOS入出力：26本, CMOS入力：5本, CMOS出力：1本)
プルアップ抵抗	合計：16本

改訂後

表5-1 ポートの構成

項目	構成
制御レジスタ	ポート・モード・レジスタ (PM0-PM8, PM10-PM12, PM14, PM15) ポート・レジスタ (P0-P8, P10-P15) プルアップ抵抗オプション・レジスタ (PU0, PU1, PU3, PU4, PU12, PU14) ポート入力モード・レジスタ (PIM0, PIM1) ポート出力モード・レジスタ (POM0, POM1) ポート・モード・コントロール・レジスタ (PMC0, PMC12, PMC14) A/Dポート・コンフィギュレーション・レジスタ (ADPC) 周辺I/Oリダイレクション・レジスタ (PIOR) グローバル・デジタル・インプット・ディスエーブル・レジスタ (GDIDIS)
ポート	合計：32本 (CMOS入出力：26本, CMOS入力：5本, CMOS出力：1本)
プルアップ抵抗	合計：16本

3. 5.3 ポート機能を制御するレジスタの表5-3への追記

改訂前

表5-3 PMxx, Pxx, PUxx, PIMxx, POMxx, PMCxx レジスタとそのビット

ポート		ビット名					
		PMxx レジスタ	Pxx レジスタ	PUxx レジスタ	PIMxx レジスタ	POMxx レジスタ	PMCxx レジスタ
ポート0	0	PM00	P00	PU00	—	POM00	—
	1	PM01	P01	PU01	PIM01	—	—
	2	PM02	P02	PU02	—	POM02	PMC02
	3	PM03	P03	PU03	PIM03	POM03	PMC03
	4	PM04 ^注	P04 ^注	—	—	—	—
	5	PM05 ^注	P05 ^注	—	—	—	—
	6	PM06 ^注	P06 ^注	—	—	—	—
ポート1	0	PM10	P10	PU10	PIM10	POM10	—
	1	PM11	P11	PU11	PIM11	POM11	—
	2	PM12	P12	PU12	—	POM12	—
	3	PM13	P13	PU13	PIM13	POM13	—
	4	PM14	P14	PU14	PIM14	POM14	—
	5	PM15	P15	PU15	PIM15	POM15	—
	6	PM16	P16	PU16	PIM16	—	—
	7	PM17 ^注	P17 ^注	—	—	—	—
ポート2	0	PM20	P20	—	—	—	—
	1	PM21	P21	—	—	—	—
	2	PM22	P22	—	—	—	—
	3	PM23	P23	—	—	—	—
ポート3	0	PM30	P30	PU30	—	—	—
	1	PM31 ^注	P31 ^注	—	—	—	—
ポート4	0	PM40	P40	PU40	—	—	—
	1	PM41 ^注	P41 ^注	—	—	—	—
	2	PM42 ^注	P42 ^注	—	—	—	—
	3	PM43 ^注	P43 ^注	—	—	—	—
ポート5	0	PM50 ^注	P50 ^注	—	—	—	—
	1	PM51 ^注	P51 ^注	—	—	—	—
	2	PM52 ^注	P52 ^注	—	—	—	—
	3	PM53 ^注	P53 ^注	—	—	—	—
	4	PM54 ^注	P54 ^注	—	—	—	—
	5	PM55 ^注	P55 ^注	—	—	—	—
ポート6	0	PM60	P60	—	—	—	—
	1	PM61	P61	—	—	—	—
	2	PM62 ^注	P62 ^注	—	—	—	—
	3	PM63 ^注	P63 ^注	—	—	—	—
ポート7	0	PM70 ^注	P70 ^注	—	—	—	—
	1	PM71 ^注	P71 ^注	—	—	—	—
	2	PM72 ^注	P72 ^注	—	—	—	—
	3	PM73 ^注	P73 ^注	—	—	—	—
	4	PM74 ^注	P74 ^注	—	—	—	—
	5	PM75 ^注	P75 ^注	—	—	—	—
	6	PM76 ^注	P76 ^注	—	—	—	—

ポート	ビット名						
	PMxx レジスタ	Pxx レジスタ	PUxx レジスタ	PIMxx レジスタ	POMxx レジスタ	PMCxx レジスタ	
ポート12	7	PM77 ^注	P77 ^注	—	—	—	—
	0	PM120	P120	PU120	—	—	PMC120
	1	—	P121	—	—	—	—
	2	—	P122	—	—	—	—
	3	—	P123	—	—	—	—
	4	—	P124	—	—	—	—
ポート13	0	—	P130	—	—	—	—
	7	—	P137	—	—	—	—
ポート14	0	PM140	P140	PU140	—	—	—
	1	PM141 ^注	P141 ^注	—	—	—	—
	6	PM146 ^注	P146 ^注	—	—	—	—
	7	PM147	P147	PU147	—	—	—

注 内部端子制御用です。詳細は、第2章を参照してください。

改訂後

表 5-3 PMxx, Pxx, PUxx, PIMxx, POMxx, PMCxx レジスタとそのビット

ポート	ビット名						
	PMxx レジスタ	Pxx レジスタ	PUxx レジスタ	PIMxx レジスタ	POMxx レジスタ	PMCxx レジスタ	
ポート0	0	PM00	P00	PU00	—	POM00	—
	1	PM01	P01	PU01	PIM01	—	—
	2	PM02	P02	PU02	—	POM02	PMC02
	3	PM03	P03	PU03	PIM03	POM03	PMC03
	4	PM04 ^注	P04 ^注	—	—	—	—
	5	PM05 ^注	P05 ^注	—	—	—	—
	6	PM06 ^注	P06 ^注	—	—	—	—
ポート1	0	PM10	P10	PU10	PIM10	POM10	—
	1	PM11	P11	PU11	PIM11	POM11	—
	2	PM12	P12	PU12	—	POM12	—
	3	PM13	P13	PU13	PIM13	POM13	—
	4	PM14	P14	PU14	PIM14	POM14	—
	5	PM15	P15	PU15	PIM15	POM15	—
	6	PM16	P16	PU16	PIM16	—	—
	7	PM17 ^注	P17 ^注	—	—	—	—
ポート2	0	PM20	P20	—	—	—	—
	1	PM21	P21	—	—	—	—
	2	PM22	P22	—	—	—	—
	3	PM23	P23	—	—	—	—
	4	PM24 ^注	P24 ^注	—	—	—	—
	5	PM25 ^注	P25 ^注	—	—	—	—
	6	PM26 ^注	P26 ^注	—	—	—	—
	7	PM27 ^注	P27 ^注	—	—	—	—
ポート3	0	PM30	P30	PU30	—	—	—
	1	PM31 ^注	P31 ^注	—	—	—	—

ポート		ビット名					
		PMxx レジスタ	Pxx レジスタ	PUxx レジスタ	PIMxx レジスタ	POMxx レジスタ	PMCxx レジスタ
ポート4	0	PM40	P40	PU40	—	—	—
	1	PM41 ^注	P41 ^注	—	—	—	—
	2	PM42 ^注	P42 ^注	—	—	—	—
	3	PM43 ^注	P43 ^注	—	—	—	—
	4	PM44 ^注	P44 ^注	—	—	—	—
	5	PM45 ^注	P45 ^注	—	—	—	—
	6	PM46 ^注	P46 ^注	—	—	—	—
	7	PM47 ^注	P47 ^注	—	—	—	—
ポート5	0	PM50 ^注	P50 ^注	—	—	—	—
	1	PM51 ^注	P51 ^注	—	—	—	—
	2	PM52 ^注	P52 ^注	—	—	—	—
	3	PM53 ^注	P53 ^注	—	—	—	—
	4	PM54 ^注	P54 ^注	—	—	—	—
	5	PM55 ^注	P55 ^注	—	—	—	—
	6	PM56 ^注	P56 ^注	—	—	—	—
	7	PM57 ^注	P57 ^注	—	—	—	—
ポート6	0	PM60	P60	—	—	—	—
	1	PM61	P61	—	—	—	—
	2	PM62 ^注	P62 ^注	—	—	—	—
	3	PM63 ^注	P63 ^注	—	—	—	—
	4	PM64 ^注	P64 ^注	—	—	—	—
	5	PM65 ^注	P65 ^注	—	—	—	—
	6	PM66 ^注	P66 ^注	—	—	—	—
	7	PM67 ^注	P67 ^注	—	—	—	—
ポート7	0	PM70 ^注	P70 ^注	—	—	—	—
	1	PM71 ^注	P71 ^注	—	—	—	—
	2	PM72 ^注	P72 ^注	—	—	—	—
	3	PM73 ^注	P73 ^注	—	—	—	—
	4	PM74 ^注	P74 ^注	—	—	—	—
	5	PM75 ^注	P75 ^注	—	—	—	—
	6	PM76 ^注	P76 ^注	—	—	—	—
	7	PM77 ^注	P77 ^注	—	—	—	—
ポート8	0	PM80 ^注	P80 ^注	—	—	—	—
	1	PM81 ^注	P81 ^注	—	—	—	—
	2	PM82 ^注	P82 ^注	—	—	—	—
	3	PM83 ^注	P83 ^注	—	—	—	—
	4	PM84 ^注	P84 ^注	—	—	—	—
	5	PM85 ^注	P85 ^注	—	—	—	—
	6	PM86 ^注	P86 ^注	—	—	—	—
ポート10	0	PM100 ^注	P100 ^注	—	—	—	—
	1	PM101 ^注	P101 ^注	—	—	—	—
	2	PM102 ^注	P102 ^注	—	—	—	—
ポート11	0	PM110 ^注	P110 ^注	—	—	—	—
	1	PM111 ^注	P111 ^注	—	—	—	—

ポート		ビット名					
		PMxx レジスタ	Pxx レジスタ	PUxx レジスタ	PIMxx レジスタ	POMxx レジスタ	PMCxx レジスタ
ポート12	0	PM120	P120	PU120	—	—	PMC120
	1	—	P121	—	—	—	—
	2	—	P122	—	—	—	—
	3	—	P123	—	—	—	—
	4	—	P124	—	—	—	—
ポート13	0	—	P130	—	—	—	—
	7	—	P137	—	—	—	—
ポート14	0	PM140	P140	PU140	—	—	—
	1	PM141 ^注	P141 ^注	—	—	—	—
	2	PM142 ^注	P142 ^注	—	—	—	—
	3	PM143 ^注	P143 ^注	—	—	—	—
	4	PM144 ^注	P144 ^注	—	—	—	—
	5	PM145 ^注	P145 ^注	—	—	—	—
	6	PM146 ^注	P146 ^注	—	—	—	—
	7	PM147	P147	PU147	—	—	—
ポート15	0	PM150 ^注	P150 ^注	—	—	—	—
	1	PM151 ^注	P151 ^注	—	—	—	—
	2	PM152 ^注	P152 ^注	—	—	—	—
	3	PM153 ^注	P153 ^注	—	—	—	—
	4	PM154 ^注	P154 ^注	—	—	—	—
	5	PM155 ^注	P155 ^注	—	—	—	—
	6	PM156 ^注	P156 ^注	—	—	—	—

注 内部端子制御用です。詳細は、第2章を参照してください。

4. 5.3.1 ポート・モード・レジスタ (PMxx) の図 5-1 ポート・モード・レジスタのフォーマットへの追記

改訂前

アドレス：FFF22H リセット時：FFH R/W

略号	7	6	5	4	3	2	1	0
PM2	1	1	1	1	PM23	PM22	PM21	PM20

アドレス：FFF24H リセット時：FFH R/W

略号	7	6	5	4	3	2	1	0
PM4	1	1	1	1	PM43 ^{注2}	PM42 ^{注2}	PM41 ^{注2}	PM40

アドレス：FFF25H リセット時：FFH R/W

略号	7	6	5	4	3	2	1	0
PM5	1	1	PM55 ^{注2}	PM54 ^{注2}	PM53 ^{注2}	PM52 ^{注2}	PM51 ^{注2}	PM50 ^{注2}

アドレス：FFF26H リセット時：FFH R/W

略号	7	6	5	4	3	2	1	0
PM6	1	1	1	1	PM63 ^{注2}	PM62 ^{注2}	PM61	PM60

アドレス：FFF2EH リセット時：FFH R/W

略号	7	6	5	4	3	2	1	0
PM14	PM147	PM146 ^{注2}	1	1	1	1	PM141 ^{注2}	PM140

注2. 内部端子のビットです。リセット解除後はソフトウェアで出力モード（ポート・レジスタとポート・モード・レジスタに0を設定）に設定する必要があります。

改訂後

アドレス：FFF22H リセット時：FFH R/W

略号	7	6	5	4	3	2	1	0
PM2	PM27 ^{注5}	PM26 ^{注5}	PM25 ^{注5}	PM24 ^{注5}	PM23	PM22	PM21	PM20

アドレス：FFF24H リセット時：FFH R/W

略号	7	6	5	4	3	2	1	0
PM4	PM47 ^{注2}	PM46 ^{注2}	PM45 ^{注2}	PM44 ^{注2}	PM43 ^{注2}	PM42 ^{注2}	PM41 ^{注2}	PM40

アドレス：FFF25H リセット時：FFH R/W

略号	7	6	5	4	3	2	1	0
PM5	PM57 ^{注2}	PM56 ^{注2}	PM55 ^{注2}	PM54 ^{注2}	PM53 ^{注2}	PM52 ^{注2}	PM51 ^{注2}	PM50 ^{注2}

アドレス：FFF26H リセット時：FFH R/W

略号	7	6	5	4	3	2	1	0
PM6	PM67 ^{注2}	PM66 ^{注2}	PM65 ^{注2}	PM64 ^{注2}	PM63 ^{注2}	PM62 ^{注2}	PM61	PM60

アドレス：FFF28H リセット時：FFH R/W

略号	7	6	5	4	3	2	1	0
PM8	PM87 ^{注2}	PM86 ^{注2}	PM85 ^{注2}	PM84 ^{注2}	PM83 ^{注2}	PM82 ^{注2}	PM81 ^{注2}	PM80 ^{注2}

アドレス：FFF2AH リセット時：FFH R/W

略号	7	6	5	4	3	2	1	0
PM10	1	1	1	1	1	PM102 ^{注2}	PM101 ^{注2}	PM100 ^{注2}

アドレス：FFF2BH リセット時：FFH R/W

略号	7	6	5	4	3	2	1	0
PM11	1	1	1	1	1	1	PM111 ^{注2}	PM110 ^{注2}

アドレス：FFF2EH リセット時：FFH R/W

略号	7	6	5	4	3	2	1	0
PM14	PM147	PM146 ^{注2}	PM145 ^{注2}	PM144 ^{注2}	PM143 ^{注2}	PM144 ^{注2}	PM141 ^{注2}	PM140

アドレス：FFF2FH リセット時：FFH R/W

略号	7	6	5	4	3	2	1	0
PM15	1	PM156 ^{注5}	PM155 ^{注5}	PM154 ^{注5}	PM153 ^{注5}	PM154 ^{注5}	PM151 ^{注5}	PM150 ^{注5}

注 2. 内部端子のビットです。リセット解除後はソフトウェアで出力モード（ポート・レジスタとポート・モード・レジスタに 0 を設定）に設定する必要があります。

注 5. ADPC にリセット値（00H）以外を設定する場合は、ソフトウェアで出力モード（ポート・レジスタとポート・モード・レジスタに 0 を設定）に設定する必要があります。

5. 5.3.2 ポート・レジスタ (Pxx) の図 5-2 ポート・レジスタのフォーマットへの追記

改訂前

P2	0	0	0	0	P23	P22	P21	P20	FFF02H	00H (出力ラッチ)	R/W
P4	0	0	0	0	P43 ^{注3}	P42 ^{注3}	P41 ^{注3}	P40	FFF04H	00H (出力ラッチ)	R/W
P5	0	0	P55 ^{注3}	P54 ^{注3}	P53 ^{注3}	P52 ^{注3}	P51 ^{注3}	P50 ^{注3}	FFF05H	00H (出力ラッチ)	R/W
P6	0	0	0	0	P63 ^{注3}	P62 ^{注3}	0	0	FFF06H	00H (出力ラッチ)	R/W
P14	P147	P146 ^{注3}	0	0	0	0	P141 ^{注3}	P140	FFF0EH	00H (出力ラッチ)	R/W

注 3. 内部端子のビットです。リセット解除後はソフトウェアで出力モード (ポート・レジスタとポート・モード・レジスタに 0 を設定) に設定する必要があります。

改訂後

P2	P27 ^{注5}	P26 ^{注5}	P25 ^{注5}	P24 ^{注5}	P23	P22	P21	P20	FFF02H	00H (出力ラッチ)	R/W
P4	P47 ^{注3}	P46 ^{注3}	P45 ^{注3}	P44 ^{注3}	P43 ^{注3}	P42 ^{注3}	P41 ^{注3}	P40	FFF04H	00H (出力ラッチ)	R/W
P5	P57 ^{注3}	P56 ^{注3}	P55 ^{注3}	P54 ^{注3}	P53 ^{注3}	P52 ^{注3}	P51 ^{注3}	P50 ^{注3}	FFF05H	00H (出力ラッチ)	R/W
P6	P67 ^{注3}	P66 ^{注3}	P65 ^{注3}	P64 ^{注3}	P63 ^{注3}	P62 ^{注3}	P61	P60	FFF06H	00H (出力ラッチ)	R/W
P8	P87 ^{注3}	P86 ^{注3}	P85 ^{注3}	P84 ^{注3}	P83 ^{注3}	P82 ^{注3}	P81 ^{注3}	P80 ^{注3}	FFF08H	00H (出力ラッチ)	R/W
P10	0	0	0	0	0	P102 ^{注3}	P101 ^{注3}	100 ^{注3}	FFF0AH	00H (出力ラッチ)	R/W
P11	0	0	0	0	0	0	P111 ^{注3}	110 ^{注3}	FFF0BH	00H (出力ラッチ)	R/W
P14	P147	P146 ^{注3}	P145 ^{注3}	P144 ^{注3}	P143 ^{注3}	P142 ^{注3}	P141 ^{注3}	P140	FFF0EH	00H (出力ラッチ)	R/W
P15	0	P156 ^{注5}	P155 ^{注5}	P154 ^{注5}	P153 ^{注5}	P152 ^{注5}	P151 ^{注5}	P150 ^{注5}	FFF0FH	00H (出力ラッチ)	R/W

注 3. 内部端子のビットです。リセット解除後はソフトウェアで出力モード (ポート・レジスタとポート・モード・レジスタに 0 を設定) に設定する必要があります。

注 5. ADPC にリセット値 (00H) 以外を設定する場合は、ソフトウェアで出力モード (ポート・レジスタとポート・モード・レジスタに 0 を設定) に設定する必要があります。

6. 5.3.7. A/Dポート・コンフィギュレーション・レジスタ (ADPC) の図5-7を訂正

改訂前

アドレス：F0076H リセット時：00H R/W

略号	7	6	5	4	3	2	1	0
ADPC	0	0	0	0	ADPC3	ADPC2	ADPC1	ADPC0

ADPC3	ADPC2	ADPC1	ADPC0	アナログ入力 (A) / デジタル入出力 (D) の切り替え			
				ANI3/P23	ANI2/P22	ANI1/P21	ANI0/P20
0	0	0	0	A	A	A	A
0	0	0	1	D	D	D	D
0	0	1	0	D	D	D	A
0	0	1	1	D	D	A	A
0	1	0	0	D	A	A	A
0	1	1	0	A	A	A	A
0	1	1	1	A	A	A	A
1	0	0	0	A	A	A	A
1	0	0	1	A	A	A	A
1	0	1	0	A	A	A	A
1	0	1	1	A	A	A	A
1	1	0	0	A	A	A	A
1	1	0	1	A	A	A	A
1	1	1	0	A	A	A	A
1	1	1	1	A	A	A	A
上記以外				設定禁止			

改訂後

アドレス：F0076H リセット時：00H R/W

略号	7	6	5	4	3	2	1	0
ADPC	0	0	0	0	ADPC3	ADPC2	ADPC1	ADPC0

ADPC3	ADPC2	ADPC1	ADPC0	アナログ入力 (A) / デジタル入出力 (D) の切り替え			
				ANI3/P23	ANI2/P22	ANI1/P21	ANI0/P20
0	0	0	0	A	A	A	A
0	0	0	1	D	D	D	D
0	0	1	0	D	D	D	A
0	0	1	1	D	D	A	A
0	1	0	0	D	A	A	A
上記以外				設定禁止			

付録. 追加された未使用内部端子のソフトウェア処理について

追加された未使用内部端子は、ポート・モード・レジスタで出力モードに設定してください。

その際、A/Dポート・コンフィギュレーション・レジスタ（ADPC）をリセット値（00H）で使用する場合とそれ以外で使用する場合で、対象となるポート・モード・レジスタが異なりますのでご注意ください。（前記4項注5参照）

未使用内部端子の設定方法は以下の通りです。

Bluetooth Low Energy プロトコルスタック(Ver.1.20 以前)および RL78/G1D ビーコンスタック(Ver.2.10 以前)の次のソースコードに【ソフトウェア処理コード例】に示す設定を追加します。

Bluetooth Low Energy プロトコルスタックの場合：

RL78_G1D¥Project_Source¥renesas¥src¥driver¥plf¥plf.c で定義された plf_port_init 関数の最後に追加

RL78/G1D ビーコンスタックの場合：

RL78G1D_Beacon¥Project_Source¥application¥src¥driver¥plf¥r_plf.c で定義された plf_init_port 関数の最後に追加

【ソフトウェア処理コード例】

ADPC をリセット値（00H）で使用する場合とそれ以外で使用する場合のコード例をそれぞれ示します。

なお、Bluetooth Low Energy プロトコルスタックおよび RL78/G1D ビーコンスタックに付属のサンプルプログラムでは ADPC に 01H を設定しています。ユーザプログラムで ADPC を再設定していない場合は「ADPC をリセット値以外で使用する場合」の処理を追加してください。

ADPC をリセット値で使用する場合

```
#define clear_sfr(sfr, mask)  (sfr &= (unsigned char)(mask))  /* SFR bit clear macro */
#if !defined(PM8)
#define PM8      (*(volatile __near unsigned char *)0xFF28)
#endif
#if !defined(PM10)
#define PM10     (*(volatile __near unsigned char *)0xFF2A)
#endif
#if !defined(PM11)
#define PM11     (*(volatile __near unsigned char *)0xFF2B)
#endif
#if !defined(PM15)
#define PM15     (*(volatile __near unsigned char *)0xFF2F)
#endif
clear_sfr(PM4, 0x0F);      /* clear PM44-PM47 */
clear_sfr(PM5, 0x3F);      /* clear PM56,PM57 */
clear_sfr(PM6, 0x0F);      /* clear PM64-PM67 */
clear_sfr(PM8, 0x00);      /* clear PM80-PM87 */
clear_sfr(PM10, 0xF8);     /* clear PM100-PM102 */
clear_sfr(PM11, 0xFC);     /* clear PM110,PM111 */
clear_sfr(PM14, 0xC3);     /* clear PM142-PM145 */
```

ADPC をリセット値以外で使用する場合

```
#define clear_sfr(sfr, mask) (sfr &= (unsigned char)(mask)) /* SFR bit clear macro */
#if !defined(PM8)
#define PM8 (*(volatile __near unsigned char *)0xFF28)
#endif
#if !defined(PM10)
#define PM10 (*(volatile __near unsigned char *)0xFF2A)
#endif
#if !defined(PM11)
#define PM11 (*(volatile __near unsigned char *)0xFF2B)
#endif
#if !defined(PM15)
#define PM15 (*(volatile __near unsigned char *)0xFF2F)
#endif
clear_sfr(PM4, 0x0F); /* clear PM44-PM47 */
clear_sfr(PM5, 0x3F); /* clear PM56,PM57 */
clear_sfr(PM6, 0x0F); /* clear PM64-PM67 */
clear_sfr(PM8, 0x00); /* clear PM80-PM87 */
clear_sfr(PM10, 0xF8); /* clear PM100-PM102 */
clear_sfr(PM11, 0xFC); /* clear PM110,PM111 */
clear_sfr(PM14, 0xC3); /* clear PM142-PM145 */
clear_sfr(PM2, 0x0F); /* clear PM24-PM27 */
clear_sfr(PM15, 0x80); /* clear PM150-PM156 */
```

以上