



R-IN32M4-CL2

ユーザーズ・マニュアル ボード設計編

本資料に記載の全ての情報は本資料発行時点のものであり、ルネサス エレクトロニクスは、
予告なしに、本資料に記載した製品または仕様を変更することがあります。
ルネサス エレクトロニクスのホームページなどにより公開される最新情報をご確認ください。

資料番号 : R18UZ0045JJ0200

発行年月 : 2018.12.28

ルネサス エレクトロニクス

www.renesas.com

arm

ご注意書き

1. 本資料に記載されている内容は本資料発行時点のものであり、予告なく変更することがあります。当社製品のご購入およびご使用にあたりましては、事前に当社営業窓口で最新の情報をご確認いただきますとともに、当社ホームページなどを通じて公開される情報に常にご注意ください。
2. 本資料に記載された当社製品および技術情報の使用に関連し発生した第三者の特許権、著作権その他の知的財産権の侵害等に関し、当社は、一切その責任を負いません。当社は、本資料に基づき当社または第三者の特許権、著作権その他の知的財産権を何ら許諾するものではありません。
3. 当社製品を改造、改変、複製等しないでください。
4. 本資料に記載された回路、ソフトウェアおよびこれらに関連する情報は、半導体製品の動作例、応用例を説明するものです。お客様の機器の設計において、回路、ソフトウェアおよびこれらに関連する情報を使用する場合には、お客様の責任において行ってください。これらの使用に起因しお客様または第三者に生じた損害に関し、当社は、一切その責任を負いません。
5. 輸出に際しては、「外国為替及び外国貿易法」その他輸出関連法令を遵守し、かかる法令の定めるところにより必要な手続を行ってください。本資料に記載されている当社製品および技術を大量破壊兵器の開発等の目的、軍事利用の目的その他軍事用途の目的で使用しないでください。また、当社製品および技術を国内外の法令および規則により製造・使用・販売を禁止されている機器に使用することができません。
6. 本資料に記載されている情報は、正確を期すため慎重に作成したものですが、誤りがないことを保証するものではありません。万一、本資料に記載されている情報の誤りに起因する損害がお客様に生じた場合においても、当社は、一切その責任を負いません。
7. 当社は、当社製品の品質水準を「標準水準」、「高品質水準」および「特定水準」に分類しております。また、各品質水準は、以下に示す用途に製品が使われることを意図しておりますので、当社製品の品質水準をご確認ください。お客様は、当社の文書による事前の承諾を得ることなく、「特定水準」に分類された用途に当社製品を使用することができません。また、お客様は、当社の文書による事前の承諾を得ることなく、意図されていない用途に当社製品を使用することができません。当社の文書による事前の承諾を得ることなく、「特定水準」に分類された用途または意図されていない用途に当社製品を使用したことによりお客様または第三者に生じた損害等に関し、当社は、一切その責任を負いません。なお、当社製品のデータ・シート、データ・ブック等の資料で特に品質水準の表示がない場合は、標準水準製品であることを表します。

標準水準： コンピュータ、OA機器、通信機器、計測機器、AV機器、家電、工作機械、パソコン機器、産業用ロボット

高品質水準：輸送機器（自動車、電車、船舶等）、交通用信号機器、防災・防犯装置、各種安全装置、生命維持を目的として設計されていない医療機器（厚生労働省定義の管理医療機器に相当）

特定水準：航空機器、航空宇宙機器、海底中継機器、原子力制御システム、生命維持のための医療機器（生命維持装置、人体に埋め込み使用するもの、治療行為（患部切り出し等）を行うもの、その他直接人命に影響を与えるもの）（厚生労働省定義の高度管理医療機器に相当）またはシステム等

8. 本資料に記載された当社製品のご使用につき、特に、最大定格、動作電源電圧範囲、放熱特性、実装条件その他諸条件につきましては、当社保証範囲内でご使用ください。当社保証範囲を超えて当社製品をご使用された場合の故障および事故につきましては、当社は、一切その責任を負いません。
9. 当社は、当社製品の品質および信頼性の向上に努めておりますが、半導体製品はある確率で故障が発生したり、使用条件によっては誤動作したりする場合があります。また、当社製品は耐放射線設計については行っておりません。当社製品の故障または誤動作が生じた場合も、人身事故、火災事故、社会的損害などを生じさせないようお客様の責任において冗長設計、延焼対策設計、誤動作防止設計等の安全設計およびエージング処理等、機器またはシステムとしての出荷保証をお願いいたします。特に、マイコンソフトウェアは、単独での検証は困難なため、お客様が製造された最終の機器・システムとしての安全検証をお願いいたします。
10. 当社製品の環境適合性等、詳細につきましては製品個別に必ず当社営業窓口までお問合せください。ご使用に際しては、特定の物質の含有・使用を規制するRoHS指令等、適用される環境関連法令を十分調査のうえ、かかる法令に適合するようご使用ください。お客様がかかる法令を遵守しないことにより生じた損害に関して、当社は、一切その責任を負いません。
11. 本資料の全部または一部を当社の文書による事前の承諾を得ることなく転載または複製することを固くお断りいたします。
12. 本資料に関する詳細についてのお問い合わせその他お気付きの点等がございましたら当社営業窓口までご照会ください。

注1. 本資料において使用されている「当社」とは、ルネサス エレクトロニクス株式会社およびルネサス エレクトロニクス株式会社がその総株主の議決権の過半数を直接または間接に保有する会社をいいます。

注2. 本資料において使用されている「当社製品」とは、注1において定義された当社の開発、製造製品をいいます。

製品ご使用上の注意事項

ここでは、CMOS デバイスの一般的な注意事項について説明します。個別の使用上の注意事項については、本文を参照してください。なお、本マニュアルの本文と異なる記載がある場合は、本文の記載が優先するものとします。

1. 未使用端子の処理

【注意】未使用端子は、本文の「未使用端子の処理」に従って処理してください。

CMOS 製品の入力端子のインピーダンスは、一般に、ハイインピーダンスとなっています。未使用端子を開放状態で動作させると、誘導現象により、LSI 周辺のノイズが印加され、LSI 内部で貫通電流が流れたり、入力信号と認識されて誤動作を起こす恐れがあります。未使用端子は、本文「未使用端子の処理」で説明する指示に従い処理してください。

2. 電源投入時の処置

【注意】電源投入時は、製品の状態は不定です。

電源投入時には、LSI の内部回路の状態は確定しており、レジスタの設定や各端子の状態は不定です。外部リセット端子でリセットする製品の場合、電源投入からリセットが有効になるまでの期間、端子の状態は保証できません。

同様に、内蔵パワーオンリセット機能を使用してリセットする製品の場合、電源投入からリセットのかかる一定電圧に達するまでの期間、端子の状態は保証できません。

3. リザーブアドレスのアクセス禁止

【注意】リザーブアドレスのアクセスを禁止します。

アドレス領域には、将来の機能拡張用に割り付けられているリザーブアドレスがあります。これらのアドレスをアクセスしたときの動作については、保証できませんので、アクセスしないようにしてください。

4. クロックについて

【注意】リセット時は、クロックが安定した後、リセットを解除してください。

プログラム実行中のクロック切り替え時は、切り替え先クロックが安定した後に切り替えてください。リセット時、外部発振子（または外部発振回路）を用いたクロックで動作を開始するシステムでは、クロックが十分安定した後、リセットを解除してください。また、プログラムの途中で外部発振子（または外部発振回路）を用いたクロックに切り替える場合は、切り替え先のクロックが十分安定してから切り替えてください。

○Arm® およびCortex® は、Arm Limited (またはその子会社) のEUまたはその他の国における登録商標です。 All rights reserved.

○Ethernetおよびイーサネットは、富士ゼロックス株式会社の登録商標です。

○IEEEは、the Institute of Electrical and Electronics Engineers, Inc. の登録商標です。

○TRONは”The Real-time Operation system Nucleus”の略称です。

○ITRONは”Industrial TRON”的略称です。

○μITRONは”Micro Industrial TRON”的略称です。

○TRON、ITRON、およびμITRONは、特定の商品ないし商品群を指す名称ではありません。

○CC-Link及びCC-Link IE Fieldは、CC-Link協会 (CC-Link Partner Association: CLPA) の登録商標です。

○その他、本資料中の製品名やサービス名は全てそれぞれの所有者に属する商標または登録商標です。

このマニュアルの使い方

1. 目的と対象者

このマニュアルはイーサネット通信 LSI 「R-IN32M4-CL2」 の機能を理解し、それを用いた応用設計をするユーザを対象とします。このマニュアルを使用するには、電気回路、論理回路マイクロコンピュータに関する基本的な知識が必要です。

本製品は、注意事項を十分確認の上、使用してください。注意事項は、各章の本文中、各章の最後、注意事項の章に記載しています。

改訂記録は旧版の記載内容に対して訂正または追加した主な箇所をまとめたものです。改訂内容すべてを記録したものではありません。詳細は、このマニュアルの本文でご確認ください。

本文中の★印は、本版で改訂された主な箇所を示しています。この"★"を PDF 上でコピーして「検索する文字列」に指定することによって、改版箇所を容易に検索できます

関連資料 関連資料は暫定版の場合がありますが、この資料では「暫定」の表示をしておりません。あらかじめご了承ください。また各コアの開発・企画段階で資料を作成しているため、関連資料は個別のお客様向け資料の場合があります。下記資料番号の末尾****部分は版数です。当社ホームページより最新版をダウンロードして参照ください。

R-IN32M4-CL2に関する資料

| 資料名 | 資料番号 |
|---|-----------------|
| R-IN32M4-CL2 ユーザーズ・マニュアル | R18UZ0032JJ**** |
| R-IN32M4-CL2 ユーザーズ・マニュアル 周辺機能編 | R18UZ0034JJ**** |
| R-IN32M4-CL2 ユーザーズ・マニュアル Gigabit Ethernet PHY 編 | R18UZ0044JJ**** |
| R-IN32M4-CL2 プログラミング・マニュアル（ドライバ編） | R18UZ0036JJ**** |
| R-IN32M4-CL2 プログラミング・マニュアル（OS 編） | R18UZ0040JJ**** |
| R-IN32M4-CL2 ユーザーズ・マニュアル ボード設計編（本マニュアル） | 本マニュアル |

2. 数や記号の表記

データ表記の重み：左が上位桁、右が下位桁

アクティブ・ローの表記：

xxxZ (端子、信号名称のあとにZ)

またはxxx_N (端子、信号名称のあとに_N)

またはxxnx (端子、信号名称にnを含む)

注：

本文中につけた注の説明

注意：

気をつけて読んでいただきたい内容

備考：

本文の補足説明

数の表記：

2進数 … xxxx、xxxxBまたはn'bxxxx (nビット)

10進数 … xxxx

16進数 … xxxxHまたはn'hxxxx (nビット)

2のべき数を示す接頭語（アドレス空間、メモリ容量）：

K (キロ) … $2^{10} = 1024$

M (メガ) … $2^{20} = 1024^2$

G (ギガ) … $2^{30} = 1024^3$

データ・タイプ：

ワード … 32ビット

ハーフワード … 16ビット

バイト … 8ビット

目次

| | |
|---------------------------------|----|
| 1. 概要..... | 1 |
| 1.1 本書内の端子処置およびシンボル定義..... | 1 |
| 2. 電源／リセット端子 | 2 |
| 2.1 電源投入／遮断順序 | 2 |
| 2.2 電源端子 | 4 |
| 2.3 リセット端子 | 5 |
| 3. クロック入力端子..... | 6 |
| 3.1 端子機能 | 6 |
| 3.2 発振回路構成上の注意 | 7 |
| 3.3 発振回路構成例 | 8 |
| 4. PLL電源端子 | 9 |
| 4.1 推奨フィルタ構成 | 9 |
| 4.2 周辺部品の注意点 | 10 |
| 5. 汎用ポート端子 | 11 |
| 6. Gigabit Ethernet PHY端子 | 12 |
| 6.1 電源周辺回路 | 12 |
| 6.1.1 回路構成 | 12 |
| 6.1.2 推奨部品 | 13 |
| 6.2 パルストラنس周辺回路 | 14 |
| 6.2.1 回路構成例 | 14 |
| 6.2.2 推奨部品 | 15 |
| 6.3 REF_RECT, REF_FILT端子 | 16 |
| 6.3.1 回路構成例 | 16 |
| 6.3.2 推奨抵抗 | 16 |
| 6.3.3 推奨セラミックコンデンサ | 16 |
| 6.4 PHYADD端子処理..... | 17 |
| 6.4.1 端子処置例 | 17 |
| 6.4.2 端子処置方法 | 17 |
| 6.5 基板配線の注意事項 | 18 |

| | |
|---|----|
| 7. 热设计★ | 21 |
| 7.1 放热対策の要否の判定 | 21 |
| 7.1.1 T_j の見積り | 21 |
| 7.1.2 消費電力の見積もり | 21 |
| 7.1.3 JEDEC条件での热抵抗値 (θ_{ja} 、 Ψ_{jt}) | 22 |
| 7.1.4 T_j および1V電源の消費電力の見積もり結果 | 23 |
| 7.1.5 周囲温度に対する温度上昇 (Δt) と热抵抗値 θ_{ja} の関係 | 24 |
| 7.2 放热対策例 | 25 |
| 7.2.1 実装基板設計での対策案 | 26 |
| 7.2.2 デバイス周辺（筐体込）での対策案 | 28 |
| 7.3 注意事項★ | 29 |
| 7.3.1 未使用時端子処置 | 29 |
| 8. CC-Link端子 | 30 |
| 9. CC-Link IE Field端子 | 32 |
| 9.1 注意事項 | 32 |
| 10. 外部マイコン／メモリ・インターフェース端子 | 33 |
| 10.1 外部マイコン・インターフェース | 34 |
| 10.1.1 非同期SRAM対応MCU接続モード | 35 |
| 10.1.2 同期SRAM対応MCU接続モード | 36 |
| 10.1.3 同期バースト転送対応MCU接続モード | 37 |
| 10.2 外部メモリ・インターフェース | 41 |
| 10.2.1 非同期SRAM MEMC | 41 |
| 10.2.2 同期式バースト・アクセスMEMC | 44 |
| 11. シリアル・フラッシュROM接続端子 | 47 |
| 12. アシンクロナス・シリアル・インターフェースJ接続端子 | 48 |
| 13. I²C接続端子 | 49 |
| 14. CAN端子 | 50 |
| 15. CSIH端子★ | 51 |
| 15.1 マスター1、スレーブ1の場合 | 51 |
| 15.2 マスター1、スレーブ2の場合 | 51 |

| | |
|---------------------------|----|
| 16. A/Dコンバータ端子 | 52 |
| 17. JTAG/トレース端子 | 53 |
| 18. 実装条件 | 57 |
| 19. パッケージ情報 | 58 |
| 20. マウントパッド情報 | 59 |
| 21. BSCAN情報 | 60 |
| 21.1 BSCANの動作条件 | 60 |
| 21.2 TCKの最大動作周波数 | 60 |
| 21.3 IDCODEについて | 60 |
| 21.4 BSCAN非対応端子 | 61 |
| 21.5 BSDLの入手方法 | 62 |
| 22. IBIS情報 | 63 |
| 23. 摭印情報 | 64 |
| 24. ノイズ対策★ | 65 |
| 24.1 クロック出力の停止 | 65 |

図の目次

| | | |
|--------|--|----|
| 図1.1 | GNDのシンボル定義..... | 1 |
| 図2.1 | 電源投入/遮断シーケンス | 3 |
| 図2.2 | R-IN32M4チップとGbE-PHYへの電源供給経路 | 3 |
| 図3.1 | 外部定数部分のGNDパターン例..... | 7 |
| 図3.2 | 発振回路の構成例 | 8 |
| 図4.1 | 推奨フィルタ構成 | 9 |
| 図4.2 | ボードの裏から見たイメージ..... | 10 |
| 図6.1 | Gigabit Ethernet PHY電源周辺回路構成 | 12 |
| 図6.2 | フェライトビーズの推奨インピーダンス周波数特性例..... | 13 |
| 図6.3 | パルストランス周辺接続例..... | 14 |
| 図6.4 | パルストランスのリターンロス例..... | 15 |
| 図6.5 | REF_RECT, REF_FILTの回路構成例 | 16 |
| 図6.6 | 差動信号伝送ペア配線例 (1) | 18 |
| 図6.7 | 差動信号伝送路の配線例 (2) | 19 |
| 図6.8 | 差動信号伝送路の配線例 (3) | 19 |
| 図6.9 | 差動信号伝送路の配線例 (4) | 20 |
| 図8.1 | CC-Linkリモートデバイス局における接続例..... | 31 |
| 図10.1 | 32ビット幅外部マイコン・インタフェース接続例（非同期SRAM対応MCU接続モード） | 35 |
| 図10.2 | 16ビット幅外部マイコン・インタフェース接続例（非同期SRAM対応MCU接続モード） | 35 |
| 図10.3 | 32ビット幅外部マイコン・インタフェース接続例（同期SRAM対応MCU接続モード） | 36 |
| 図10.4 | 16ビット幅外部マイコン・インタフェース接続例（同期SRAM対応MCU接続モード） | 36 |
| 図10.5 | 32ビット幅外部マイコン・インタフェース接続例..... | 37 |
| 図10.6 | 16ビット幅外部マイコン・インタフェース接続例..... | 37 |
| 図10.7 | 32ビット幅外部マイコン・インタフェース接続例..... | 39 |
| 図10.8 | 16ビット幅外部マイコン・インタフェース接続例..... | 39 |
| 図10.9 | 32ビット幅SRAMとの接続例（非同期SRAM MEMC） | 42 |
| 図10.10 | 16ビット幅SRAMとの接続例（非同期SRAM MEMC） | 42 |
| 図10.11 | 32ビット幅ページROMとの接続例（非同期SRAM MEMC） | 43 |
| 図10.12 | 16ビット幅ページROMとの接続例（非同期SRAM MEMC） | 43 |
| 図10.13 | 32ビット幅SRAMとの接続例（同期式バースト・アクセスMEMC） | 45 |
| 図10.14 | 16ビット幅SRAMとの接続例（同期式バースト・アクセスMEMC） | 45 |
| 図10.15 | 32ビット幅ページROMとの接続例（同期式バースト・アクセスMEMC） | 46 |
| 図10.16 | 16ビット幅ページROMとの接続例（同期式バースト・アクセスMEMC） | 46 |
| 図11.1 | シリアル・フラッシュROMとの接続図..... | 47 |
| 図12.1 | R-IN32M4-CL2とUARTデバイスとの接続例..... | 48 |
| 図13.1 | R-IN32M4-CL2とI ² Cスレーブデバイスとの接続例 | 49 |
| 図14.1 | R-IN32M4-CL2とCANトランシーバとの接続例 | 50 |
| 図15.1 | マスター/スレーブ間の直接の接続..... | 51 |
| 図15.2 | マスター/スレーブ間の直接の接続..... | 51 |
| 図16.1 | A/Dコンバータの推奨接続例..... | 52 |

| | | |
|-------|-------------------------------------|----|
| 図17.1 | JTAGインターフェース接続例（20pinハーフピッチ、トレースなし） | 53 |
| 図17.2 | JTAGインターフェース接続例（20pinハーフピッチ、トレースあり） | 54 |
| 図17.3 | SWDインターフェース接続例（20pinハーフピッチ、トレースなし） | 55 |
| 図17.4 | JTAGインターフェース接続例（20pinフルピッチ） | 56 |
| 図18.1 | 実装フロー | 57 |
| 図19.1 | パッケージ情報 | 58 |
| 図20.1 | マウントパッド寸法 | 59 |
| 図23.1 | R-IN32M4-CL2捺印情報 | 64 |

表の目次

| | | |
|-------|------------------------|----|
| 表1.1 | 端子処置の定義 | 1 |
| 表2.1 | 外部供給電源 | 2 |
| 表6.1 | セラミックコンデンサの推奨部品例..... | 13 |
| 表6.2 | フェライトビーズの推奨部品例..... | 13 |
| 表10.1 | 外部マイコン／メモリ接続モード選択..... | 33 |
| 表21.1 | BSCAN非対応端子一覧 | 61 |

1. 概要

本書は、ルネサス製イーサネット通信 LSI 「R-IN32M4-CL2」 を搭載したボード設計を行う方を対象に、ボード設計時の注意事項および実装に関する事項を記載しています。

対象デバイスは、R-IN32M4-CL2 です。ボード設計時には、本書を参考にして設計を行ってください。

1.1 本書内の端子処置およびシンボル定義

本書内における端子処置およびシンボルを以下のように定義します。

表1.1 端子処置の定義

| | 意味 |
|--------|-----------------------------|
| ロー・レベル | GNDに接続することを意味します。 |
| ハイ・レベル | VDD33 (3.3V) を供給することを意味します。 |




図1.1 GND のシンボル定義

2. 電源／リセット端子

2.1 電源投入／遮断順序

R-IN32M4 と GbE-PHY に対する外部供給電源を、表2.1に示します。また、電源投入/遮断シーケンスを図2.1に示します。（GbE は、Gigabit Ethernet の略称です。）

電源投入順序について特に規定はありません。推奨として、外部供給電源 VDD10 を投入した後に、外部供給電源 VDD33 を投入してください。逆に電源遮断は、VDD33 を遮断した後に、VDD10 を遮断してください。

VDD33 を先に投入した場合は、VDD33 が立ち上がってから VDD10 が立ち上がるまでの期間、I/O バッファの入出力モードが確定せず不定出力となりますので、ご注意願います。

入出力端子への 3.3V 電圧の印加は、必ず電源電圧が確定してから行ってください。

表2.1 外部供給電源

| 外部供給電源 | 電圧[V] | 供給先 | 外部端子名 |
|--------|-----------------|----------|------------------|
| VDD33 | 3.3 ± 0.165 | R-IN32M4 | VDD33, AVDD |
| | | GbE-PHY | VDD33_GPHY |
| VDD25 | 2.5 ± 0.125 | GbE-PHY | VDD25A |
| VDD10 | 1.0 ± 0.05 | R-IN32M4 | VDD10 PLL_VDD |
| | | GbE-PHY | VDD1 VDD1A |

(1) 電源投入

以下の 2 つの条件を同時に満たすように電源を投入してください。

- ① VDD33、VDD25、VDD10 のうち、いずれかの電源が最初に 10% VDD となってから全ての VDD が 90% VDD 以上となるまでの時間が 100ms 以内
- ② VDD33、VDD25、VDD10 のうち、いずれかの電源が最初に 95% VDD となってから全ての電源が 95% VDD 以上となる時間が 50ms 以内

(2) 電源遮断時

以下の 2 つの条件を同時に満たすように電源を遮断してください。

- ① VDD33、VDD25、VDD10 のうち、いずれかの電源が最初に 90% VDD となってから全ての電源が 10% VDD 以下となるまでの時間が 100ms 以内
- ② VDD33、VDD25、VDD10 のうち、いずれかの電源が最初に 95% VDD となってから全ての電源が 95% VDD 以下となる時間が 50ms 以内




図2.1 電源投入/遮断シーケンス




図2.2 R-IN32M4 チップと GbE-PHY への電源供給経路

2.2 電源端子

R-IN32M4-CL2 の電源端子一覧です。接続例の情報を参考に設計を行ってください。

| 端子名称 | 機能 | 接続例参照先 |
|------------|------------------------|---|
| PLL_VDD | PLL電源 (1.0V) | 「4. PLL電源端子」を参照してください。 |
| PLL_GND | PLL_GND | 「4. PLL電源端子」を参照してください。 |
| VDD33 | R-IN32M4 I/O電源 (3.3V) | レギュレータ、またはDC-DCコンバータ等の電源ユニットから電源を供給してください。 |
| VDD10 | R-IN32M4 内部電源 (1.0V) | レギュレータ、またはDC-DCコンバータ等の電源ユニットから電源を供給してください。 |
| GND | 電源用グランド電位 (GND) | システム（ボード）のGNDを接続してください。 |
| AVDD | A/Dコンバータのアナログ電源 (3.3V) | レギュレータ、またはDC-DCコンバータ等の電源ユニットから電源を供給してください。 ノイズの影響を軽減するため、フェライトビーズ等の使用を推奨します。 |
| AGND | A/Dコンバータのアナログ電源 (GND) | システム（ボード）のGNDを接続してください。 ノイズの影響を軽減するため、フェライトビーズ等の使用を推奨します。 |
| VDD33_GPHY | GbE-PHY内部電源 (3.3V) | 「6.1 電源周辺回路」を参照してください。 |
| VDD25A | GbE-PHYアナログ電源 (2.5V) | 「6.1 電源周辺回路」を参照してください。 |
| VDD1 | GbE-PHY内部電源 (1.0V) | 「6.1 電源周辺回路」を参照してください。 |
| VDD1A | GbE-PHYアナログ電源 (1.0V) | 「6.1 電源周辺回路」を参照してください。 |

2.3 リセット端子

R-IN32M4-CL2 のリセット端子一覧です。

各リセット入力信号の必要なロー・レベル幅は $1\mu s$ 以上ですが、外部発振器 (25MHz) の発振安定時間を各リセット入力信号のロー・レベル入力により確保してください。

なお、RESETZ および HOTRESETZ 信号は、PONRZ 信号の解除以降にリセット解除するようにしてください。

| 端子名称 | 機能 | 接続例参照先 |
|-----------|--|----------------------------|
| RESETZ | リセット入力 | — |
| HOTRESETZ | ホットリセット入力 (CC-Link IE Field のバイパス・モード対応リセット端子) | — |
| PONRZ | 内蔵 RAM 用パワーオンリセット入力 | — |
| TRSTZ | JTAG リセット信号 | 「17 JTAG/トレース端子」を参照してください。 |
| RSTOUTZ | 外部へのリセット出力 | — |

3. クロック入力端子

3.1 端子機能

クロック入力端子の端子機能を記載します。

| 端子名 | 属性 | 機能 |
|--------------------|-----|--|
| XT1 | 入力 | 外付け振動子接続端子です。 外部クロック入力モード (OSCTH = 1) 時は、XT1 をロー・レベルにしてください。 |
| XT2 | 入出力 | 外付け振動子接続端子です。 OSCTH = 0 の時は、出力となります。 外部クロック入力モード (OSCTH = 1) 時は、XT2 から外部発振器からのクロックを 入力してください。 |
| OSCTH ^注 | 入力 | クロック端子に接続するクロック発振源を選択します。 ロー・レベル : XT1 と XT2 に振動子を接続します。 ハイ・レベル : XT2 に発振器を接続します。 |

注. 発振器接続を推奨します。

3.2 発振回路構成上の注意

R-IN32M4-CL2 では発振ブロックを内蔵し、パッケージ外部に振動子および外部定数を接続することにより発振回路を構成できます。容易に発振回路を構成できるメリットがありますが、発振回路は高周波で動作するアナログ回路のため、ロジックとは違った注意事項があります。

安定した発振動作を得るために、外部定数（入力側コンデンサ、出力側コンデンサおよび制限抵抗）を最適値に設定することが必要で、アナログ回路として扱う必要があるので、以下の点に注意してください。

- ・発振回路は、R-IN32M4-CL2 の近くに配置してください。
- ・発振回路の配置箇所は、CLK 端子などの高周波入力端子から極力離して配置してください。
- ・発振回路の入力、出力端子と振動子と外部定数はすぐ近くに配置し、最短の経路で配線してください。
- ・コンデンサの接地側と R-IN32M4-CL2 の GND 端子との配線も最短とし、極力太くしてください。
- ・振動子およびコンデンサのリード線は極力短くしてください。
- ・外部定数部分はできるだけ GND で囲むパターンにしてください。




図3.1 外部定数部分の GND パターン例

さらに外部定数を決定する評価においても次の注意が必要です。

- ・実際に使用するプリント基板を用いてください。
(基板の誘電率などにより発振動作範囲が変動するときがあります)
- ・開発した R-IN32M4-CL2 搭載ボードおよび実際に使用する振動子を用いて確認してください。

3.3 発振回路構成例

発振回路の構成例を示します。




図3.2 発振回路の構成例

注意. R-IN32M4-CL2 は、25MHz 入力固定です。

振動子をご使用の場合は、発振子取り扱いメーカーに、型番／外部定数などご相談をお願いします。

弊社が推奨する発振器、および発振子取り扱いメーカーを以下に記載します。

●日本電波工業株式会社様

URL : <http://www.ndk.com/jp/index.html/>

●京セラクリスタルデバイス株式会社様

URL : <http://www.kyocera-crystal.jp/>

4. PLL 電源端子

PLLは、ノイズの影響が大きい回路です。ノイズの影響を低減させるため、PLLの電源端子はフィルタを構成してください。また、ボード電源とPLL電源のノイズ干渉を避けるため、フェライトビーズ(FB)のご使用を推奨します。

4.1 推奨フィルタ構成

PLL電源端子の推奨するフィルタ構成を以下に示します。




図4.1 推奨フィルタ構成

注意. C1 は R-IN32M4-CL2 直近に配置してください。

C2 は R-IN32M4-CL2 直近に配置できなくても問題ありません。

4.2 周辺部品の注意点

0.1 μ F のセラミックコンデンサ (C1) は R-IN32M4-CL2 直近（端子近傍）に配置してください。

図4.2は、ボードの裏から見たイメージ図です。

また、C2 の電解コンデンサおよびフェライトビーズを配置する際に、その配線パターンは他の信号線との併走を避けてください。




図4.2 ボードの裏から見たイメージ

注意. PCB 配線において、PLL_VDD/PLL_GND はできるだけ太く、短いパターンで配線してください。

長いパターンで配線された場合、配線の LC 成分が増加するため、クロストークの影響を受けやすくなります。

5. 汎用ポート端子

GPIO は汎用ポートであり、内部構成は以下のドキュメントを参照してください
「R-IN32M4-CL2 ユーザーズ・マニュアル」の「7. ポート機能」

6. Gigabit Ethernet PHY 端子

Gigabit Ethernet PHY インタフェースは、高速通信のため、基板のパターン設計時には十分な配慮が必要です。以下の記載内容を守り設計してください。

6.1 電源周辺回路

6.1.1 回路構成




図6.1 Gigabit Ethernet PHY 電源周辺回路構成

6.1.2 推奨部品

(1) セラミックコンデンサ

下記条件の部品をご使用ください。

容量 : $47\ \mu\text{F}$, $10\ \mu\text{F}$, $0.1\ \mu\text{F}$

温度特性 : X5R or X7R

ESR : MAX $0.1\ \Omega$ (100kHz~100MHz)

表6.1 セラミックコンデンサの推奨部品例

| メーカー | 型番 | 容量 |
|------|---------------------|--------------------|
| TDK | C32165R1C476M1160AB | $47\ \mu\text{F}$ |
| TDK | C2012X5R1C106K085AC | $10\ \mu\text{F}$ |
| TDK | C0603X5R0J104K030BC | $0.1\ \mu\text{F}$ |

(2) フェライトビーズ

下記の条件の部品をご使用ください。

インピーダンス : Min $80\ \Omega$ (at 100MHz)

インピーダンスが高く、レジスタ成分が支配的なものをご使用ください。

定格電流 : Min 2A

直流抵抗 : Max $50\text{m}\Omega$




図6.2 フェライトビーズの推奨インピーダンス周波数特性例

表6.2 フェライトビーズの推奨部品例

| メーカー | 型番 | インピーダンス | 定格電流 | 容量 |
|--------|---------------|------------------------|------|--------------------|
| muRata | BLM18PG121SN1 | $120\ \Omega \pm 25\%$ | 2A | $50\text{m}\Omega$ |
| muRata | BLM21PG121SN1 | $120\ \Omega \pm 25\%$ | 3A | $30\text{m}\Omega$ |

6.2 パルストラ ns周辺回路

Gigabit Ethernet PHY、パルストラ ns、RJ-45 コネクタの回路構成例およびパルストラ nsの推奨品を以下に示します。

6.2.1 回路構成例

下図のように接続してください。




図6.3 パルストラ ns周辺接続例

備考. n = 0 – 1

6.2.2 推奨部品

下記条件のパルスransをご使用ください。

パルスransは図6.3のTransformer内に示す構成を推奨します。

コモンモードチョークはR-IN32M4-CL2側(PHY側)ではなく、コネクタ側に搭載してください。

巻数比: 1:1 ($\pm 2\%$ 以下 or $\pm 3\%$) が推奨

リターンロス(図6.4 参照) : -18dB以下 (1.0MHz~40MHz)

$-(12-20\log(f/80))\text{dB}$ 以下 (40MHz~100MHz) ※f:周波数

注意. 1.0MHz~40MHzのリターンロス変動は、なるべくフラットであることを推奨します。

インピーダンスは、85Ω, 100Ω, 115Ωです。

詳細は、メーカーにご確認ください。




図6.4 パルスransのリターンロス例

パルスransの推奨部品は下記になります。

| メーカー | 型名 |
|-------|---------|
| Pulse | H5008NL |

6.3 REF_REXT, REF_FILT 端子

REF_REXT, REF_FILT 端子の端子処置および推奨部品を示します。

6.3.1 回路構成例




図6.5 REF_REXT, REF_FILT の回路構成例

6.3.2 推奨抵抗

下記条件の部品をご使用ください。

抵抗値 : $2k\Omega$, 1%精度

定格電力 : Min 0.0625[W]

6.3.3 推奨セラミックコンデンサ

下記条件の部品をご使用ください。


容量 : $1.0 \mu F$, 10%精度

温度特性 : C0G or X7R or X5R

6.4 PHYADD 端子処理

PHY アドレス変更時は、以下のように端子処置をしてください。
PHY アドレスは、特に指定がない場合 0000 (floating) で処置してください。

6.4.1 端子処置例



6.4.2 端子処置方法

端子により処置方法が異なります。以下のように端子処置をしてください。

| 端子名 | 処置方法 |
|------------------|--|
| PHYADD4, PHYADD3 | High設定時：2.4kΩで3.3V電源にプルアップ、10kΩでGNDにプルダウン Low設定時：オープン |
| PHYADD2, PHYADD1 | High設定時：3.3Vに接続 Low設定時：オープン |

6.5 基板配線の注意事項

基板上の配線は、以下の事項に注意してください。

- 長い配線は避け R-IN32M4-CL2 とパルストラns 及びコネクタは極力近くに配置することを推奨します。
- TxP/N や RxP/N の差動信号伝送路がクロスしないような向きに部品配置してください。
- 差動信号伝送路は可能な限りまっすぐ、短くしてください。
- 配線を曲げる際には 135 度より大きい角度にしてください。 (図6.7 差動信号伝送路の配線例 (2))
- R-IN32M4-CL2、パルストラns および RJ-45 コネクタ間の各差動信号伝送路は、 $100\Omega \pm 10\%$ の差動特性インピーダンス、GND に対しては 50Ω のインピーダンスで構成してください。
- R-IN32M4-CL2 とパルストラns および RJ45 コネクタとの差動信号伝送路は等長にしてください。最大偏差は、0.5mm 以下です。また、各ペア間でも極力等長にしてください。
- 差動信号の各信号ラインは、左右対称に設計する必要があります。配線は、同一層で信号間隔も固定にしてください。コンポーネントおよびビアなども対称となるようにしてください。
- スタブ (信号分岐) は避けてください。
- 差動信号伝送路は、他の信号と分離して配線してください。他の信号との間隔は、差動信号の間隔の 5 倍以上を推奨します。
- 差動信号伝送路は、他の層において電源／GND プレーンが交差しないようにしてください。差動信号伝送路の下の層は GND プレーンが望ましいです。
- パルストラns の下に、配線や電源／GND プレーンは配線しないようにしてください。
- 差動信号伝送路は、できるだけ少ないビアで配線するようにしてください。
ビアが必要な場合は、以下の内容に注意してください。
 - 関連する電源／GND プレーンのビアは、信号ビアの近くに配置することを推奨します。
信号ビアと GND ビアの間隔は、インピーダンスを保持するために、層間の距離に等しくなるようにしてください。
 - 差動信号のビアの近くに金属がある場合、インピーダンスに影響を与える可能性があります。
 - ビアの直径は、配線幅とほぼ同等にすることを推奨します。




図6.6 差動信号伝送ペア配線例 (1)




図6.7 差動信号伝送路の配線例（2）




図6.8 差動信号伝送路の配線例（3）




図6.9 差動信号伝送路の配線例（4）

7. 热設計★

本章では、R-IN32M4-CL2 の热特性について記載するとともに、実装基板を设计する上での放热対策や異常発熱を起こさないための注意事項について記載します。特に R-IN32M4-CL2 は、Gigabit EtherPHY、大容量内蔵メモリを搭載しているため、热への配慮がより必要となります。

放热を考慮した基板设计及び筐体设计をお願いします。

7.1 放热対策の要否の判定

7.1.1 T_j の見積り

R-IN32M4-CL2 の基準として、 $T_j \leq 121.7^{\circ}\text{C}$ を満たしてください。 T_j は以下の式で見積もります。

$$T_j = T_t + \Psi_{jt} \times \text{Power} \quad \text{あるいは} \quad T_j = T_a + \theta_{ja} \times \text{Power}$$

T_j : ジャンクション温度 [°C]

T_t : パッケージ表面温度 [°C]

T_a : 周囲温度 [°C]

θ_{ja} : ジャンクション温度 (T_j) と周囲温度 (T_a) 間の热抵抗値 [°C/W]
(「7.1.3 JEDEC条件での热抵抗値 (θ_{ja} 、 Ψ_{jt})」参照)

Ψ_{jt} : ジャンクション温度 (T_j) とパッケージ表面温度 (T_t) 間の热抵抗値 [°C/W]
(「7.1.3 JEDEC条件での热抵抗値 (θ_{ja} 、 Ψ_{jt})」参照)

Power : 消費電力 [W]

(1.0V系+2.5V系+3.3V系)

$T_j \leq 121.7^{\circ}\text{C}$ を満たせる環境であれば、半導体デバイスとしての放热対策は不要です。ただし、半導体デバイスが実装される装置毎に温度上昇の判定基準がある場合は、必要に応じて放热対策を実施してください。

$T_j \leq 121.7^{\circ}\text{C}$ を満たせない場合は、放热対策が必要です。

7.1.2 消費電力の見積もり

3.3V と 2.5V は、R-IN32M4-CL2 ユーザーズ・マニュアル記載の電流で見積もってください。

1.0V は温度依存性が大きいため、使用温度に応じて以下の式で見積もります。

$$\text{Power (1.0V系)} = 320 + 100 \times e^{(0.02106 \times T_j)} \quad [\text{mW}]$$

「7.1.4 T_j および1V電源の消費電力の見積もり結果」に特定条件での見積り結果を示します。

7.1.3 JEDEC 条件での热抵抗値 (θ_{ja} 、 Ψ_{jt})

JEDEC-2S2P 条件での热抵抗値は下記の通りです。

ただし、実装基板、筐体、周辺部品などによって热抵抗値は変動するため注意してください。

| | θ_{ja} [°C/W] | Ψ_{jt} [°C/W] |
|--------------|----------------------|--------------------|
| R-IN32M4-CL2 | 13.7 | 2.2 |

7.1.4 T_j および 1V 電源の消費電力の見積もり結果


θ_{ja} と T_a を幾つか変化させたときの T_j と 1V 電源の消費電力の計算結果 (Max 値) を示します。

| Ta [°C] | T _j [°C] | | | | 1V 電源消費電力 [mW] | | | |
|---------|---------------------|-------|-------|-------|-----------------|--------|--------|--------|
| | 13.7 (JEDEC) | 15 | 20 | 25 | 13.7 (JEDEC) | 15 | 20 | 25 |
| -40 | -20.2 | -18.3 | -10.8 | -3.1 | 385.4 | 388.1 | 399.7 | 413.6 |
| -35 | -15.1 | -13.2 | -5.6 | 2.1 | 392.8 | 395.8 | 408.9 | 424.6 |
| -30 | -10.0 | -8.0 | -0.4 | 7.4 | 401.0 | 404.4 | 419.1 | 437.0 |
| -25 | -4.9 | -2.9 | 4.8 | 12.8 | 410.3 | 414.1 | 430.7 | 450.9 |
| -20 | 0.3 | 2.3 | 10.1 | 18.2 | 420.6 | 424.9 | 443.7 | 466.6 |
| -15 | 5.4 | 7.5 | 15.4 | 23.6 | 432.2 | 437.0 | 458.2 | 484.5 |
| -10 | 10.6 | 12.7 | 20.7 | 29.1 | 445.1 | 450.6 | 474.7 | 504.7 |
| -5 | 15.8 | 17.9 | 26.1 | 34.7 | 459.6 | 465.8 | 493.2 | 527.7 |
| 0 | 21.0 | 23.1 | 31.5 | 40.4 | 475.8 | 482.8 | 514.1 | 554.0 |
| 5 | 26.3 | 28.4 | 37.0 | 46.1 | 494.0 | 502.0 | 537.8 | 584.1 |
| 10 | 31.6 | 33.8 | 42.5 | 52.0 | 514.5 | 523.6 | 564.8 | 618.9 |
| 15 | 36.9 | 39.1 | 48.1 | 58.0 | 537.5 | 548.0 | 595.5 | 659.2 |
| 20 | 42.2 | 44.5 | 53.8 | 64.2 | 563.5 | 575.5 | 630.7 | 706.3 |
| 25 | 47.6 | 50.0 | 59.6 | 70.6 | 592.8 | 606.7 | 671.1 | 761.9 |
| 30 | 53.1 | 55.5 | 65.6 | 77.2 | 626.0 | 642.1 | 717.8 | 828.5 |
| 35 | 58.6 | 61.1 | 71.7 | 84.3 | 663.7 | 682.4 | 772.2 | 909.7 |
| 40 | 64.2 | 66.8 | 77.9 | 91.8 | 706.6 | 728.6 | 836.2 | 1011.1 |
| 45 | 69.9 | 72.6 | 84.5 | 100.1 | 755.7 | 781.6 | 912.1 | 1143.1 |
| 50 | 75.7 | 78.6 | 91.3 | 109.7 | 812.0 | 842.9 | 1003.8 | 1328.0 |
| 55 | 81.5 | 84.6 | 98.5 | NG | 876.9 | 914.2 | 1116.7 | NG |
| 60 | 87.6 | 90.9 | 106.4 | NG | 952.4 | 997.9 | 1260.4 | NG |
| 65 | 93.8 | 97.4 | 115.3 | NG | 1040.8 | 1097.2 | 1453.3 | NG |
| 70 | 100.2 | 104.2 | NG | NG | 1145.3 | 1216.7 | NG | NG |
| 75 | 106.9 | 111.4 | NG | NG | 1270.8 | 1363.6 | NG | NG |
| 80 | 114.0 | 119.2 | NG | NG | 1424.2 | 1549.7 | NG | NG |
| 85 | 121.7 | NG | NG | NG | 1617.0 | NG | NG | NG |

7.1.5 周囲温度に対する温度上昇 (Δt) と热抵抗値 θ_{ja} の関係

R-IN32M4-CL2 の热抵抗値 θ_{ja} は、搭載する実装基板、筐体、周辺部品により変動します。最終製品として温度上昇 ($\Delta t = T_t - T_a$) の基準がある場合、目標の Δt に対して、それを実現するために必要な θ_{ja} の関係を以下に示しますので、実装基板の热設計の参考にしてください。

実ボードの例として、テセラ・テクノロジー製と IAR 製のボードの热抵抗値(実測)も目安としてください。



注. 上図の実測値もシミュレーション値も筐体に入った状態ではありません。

7.2 放热対策例

放熱対策は、主に以下の2通りに分類されます。対策の詳細については、次頁以降に記載しています。

(1) 実装基板設計での熱対策

- ・実装基板設計時には必ず本対策を検討してください。
- ・以下の対策は特に効果が高いため原則実施してください。
 - (I) サーマルVIA
 - (II) VDD/GNDパターン
 - (III) 基板層数増加、表層へのGNDパターン配置^{注1}
 - (IV) 配置適正化^{注2}

(2) デバイス周辺（筐体込）での熱対策

- ・上記(1)の対策でも、お客様の Δt の基準もしくは $T_j = 121.7^{\circ}\text{C}$ 以下を満足できない場合はヒートシンクや放熱ジェルなど筐体含めた熱対策を検討してください。

注 1. 基板層数増加が難しい場合は、表層への GND パターン配置と VIA による層間の GND パターンの接続は出来る限り実施してください。

2. 特に高温となるレギュレータの配置に注意してください。


7.2.1 実装基板設計での対策案

(1) サーマル VIA

PKG 中央の電源／GND エリアに出来るだけ多くの VIA を配置することで、z 方向への放熱経路を増やすことが出来ます。1 つの電源／GND ポールに付き、1 つの VIA を配置することを推奨します。


(2) 電源／GND プレーン構成

実装基板の電源／GND プレーンを出来るだけ大きくすることで、VIA を介して伝わる熱を各プレーンの面方向に広く拡散出来ます。放熱経路を分断するようなプレーン形状になると、放熱効果が減ってしまうため、できる限り分断しない GND パターンにしてください。GND 層は L2 を推奨します。



(3) 基板層数増加、表層への GND パターン配置

実装基板の Cu 配線層数を増やすことで放熱面積を増やすことが出来ます。さらに、表層にできるだけ GND パターンを配置し、サーマル VIA で GND パターンを接続することで放熱性が向上します。基板層数は 4 層以上を必須とし、6 層を推奨します。



(4) 部品配置適正化

本デバイスの近くに発熱部品がある場合、その部品から受ける熱の影響により、本デバイスの放熱性が悪化する要因となります。本デバイス周辺に他の発熱部品を配置しないでください。

注意. 例えば、高い消費電力を持つレギュレータが本デバイスの近傍に配置されると、その影響を受け、本デバイスの放熱性が著しく低下します。

(5) Cu 層残銅率

実装基板全層の残銅率が上がることで、放熱経路の増加につながります。

(6) Cu 厚

実装基板全層の Cu を厚く設計すると、放熱経路の体積増加につながります。Cu 厚の薄い基板を使用してしまうと放熱効果が悪化するため、注意が必要です。電源／GND 層に関しては、35um 以上を推奨します。

7.2.2 デバイス周辺（筐体込）での対策案

(1) ヒートシンクの搭載

ヒートシンク搭載により放熱面積を増やすことが出来、デバイス上面からの放熱をより効率的に実施することができます。

(2) 筐体への熱伝導

デバイス表面に放熱ジェル等を付け、その先に筐体の金属面を接触させることで、デバイス上面への放熱性を上げることができます。

(3) 筐体へのファンの設置

ファンの設置により対流熱伝導率の向上と周囲温度の低減につなげることができます。

(4) 煙突効果の利用

熱は z 方向へ逃げる性質があるため、基板を立てることでデバイス上面に熱対流が発生し、デバイス上面の熱伝導率を向上させることができます。

(5) 通風孔の拡大

通風孔を拡大することで、より筐体内外の熱交換が促進され、デバイス周囲温度を下げるることができます。

(6) 遮蔽板での断熱

筐体内に大きな発熱源がある場合は、遮蔽板を使用した熱源分離が有効です。大きな熱源からの影響を遮蔽することで、本デバイスへの熱の影響を軽減することができます。


7.3 注意事項★

7.3.1 未使用時端子処置

未使用端子を基板上で GND や電源にクランプしている場合、該当端子は入力属性に固定する必要があります。これを出力属性に設定していると、クランプの極性と反対の出力状態の場合には、出力バッファに大きな定常電流が流れ続けます。

反対に未使用端子を基板上でオープンにしている場合、該当端子は出力属性かプルアップ／プルダウン抵抗を有効にした入力属性に固定する必要があります。これをプルアップ／プルダウン抵抗の無い入力属性に設定していると、端子がフローティング状態となり貫通電流が流れる可能性があります。

これらの電流は異常発熱の原因となりますので、ソフトウェアの設定を十分に確認してください。



8. CC-Link 端子

CC-Link のリモートデバイス局における接続例を、「図8.1 CC-Linkリモートデバイス局における接続例」に示します。

CC-Link の実装に関する注意事項は、CC-Link 協会発行の「CC-Link 仕様書（実装規定編）」（BAP-05027）に記載されていますので、そちらを参照してください。資料の請求につきましては CC-Link 協会（CLPA）にお問い合わせください。

| | |
|------------------|---|
| CC-Link 協会（CLPA） | TEL : 052-919-1588 |
| | FAX : 052-916-8655 |
| | Email : info@cc-link.org |
| | Web : http://www.cc-link.org/jp/support/material/index.html |




図8.1 CC-Link リモートデバイス局における接続例

注. RDENL 端子は、汎用出力ポートに接続して制御して下さい。

9. CC-Link IE Field 端子

9.1 注意事項

外部メモリ・ブート、外部シリアル・フラッシュ ROM ブート、命令 RAM ブートでブートする際、リセット中に TRACEDATA2 端子 (CCI_WAITEDGEH の兼用) と TRACEDATA3 端子 (CCI_WRLENH の兼用) にハイ・レベルを入力してください。

リセット中に TRACEDATA2、TRACEDATA3 端子にロー・レベルを入力すると、R-IN32M4-CL2 内の CPU から CC-Link IE Field にアクセスできません。

10. 外部マイコン／メモリ・インタフェース端子

外部マイコンもしくは外部メモリと接続することができます。

接続モードは、MEMIFSEL 端子、MEMCSEL 端子、HIFSYNC 端子および ADMUXMODE 端子の状態により「表10.1 外部マイコン／メモリ接続モード選択」のように決定されます。

表10.1 外部マイコン／メモリ接続モード選択

| モード設定 | | | | 外部接続モード |
|----------|---------|---------|-----------|--|
| MEMIFSEL | MEMCSEL | HIFSYNC | ADMUXMODE | |
| ロー | ロー | － | － | 外部メモリ・インタフェース 非同期 SRAM MEMC |
| | ハイ | － | － | 外部メモリ・インタフェース 同期式バースト・アクセス MEMC |
| ハイ | ロー | ロー | － | 外部マイコン・インタフェース 非同期 SRAM 対応 MCU 接続モード |
| | | ハイ | － | 外部マイコン・インタフェース 同期 SRAM 対応 MCU 接続モード ^注 |
| | ハイ | ロー | － | 設定禁止 |
| | | | － | 設定禁止 |
| | ハイ | ロー | － | 外部マイコン・インタフェース 同期バースト転送対応 MCU 接続モード (アドレス／データ分離) |
| | | ハイ | － | 外部マイコン・インタフェース 同期バースト転送対応 MCU 接続モード (アドレス／データ多重) |

注. CC-Link IE Field にアクセスする場合は、同期 SRAM 対応 MCU 接続モードに設定する
必要があります。 (MEMIFSEL = ハイ、MEMCSEL = ロー、HIFSYNC = ハイ)

10.1 外部マイコン・インターフェース

外部マイコン・インターフェースは、外部メモリ・インターフェースを兼用しています。MEMIFSEL 端子がハイ・レベルのときに、外部マイコン・インターフェースが機能します。

非同期 SRAM 対応 MCU 接続モードおよび同期 SRAM 対応 MCU 接続モードに対応しています。HIFSYNC 端子のレベルがハイ・レベルのときに同期 SRAM インタフェースとなり、HIFSYNC がロー・レベルのときに非同期 SRAM インタフェースになります。（「表10.1 外部マイコン／メモリ接続モード選択」参照）。

また、大容量のデータを高速にアクセスできるように、クロック同期式の同期バースト転送対応 MCU 接続モードをサポートします。MEMIFSEL 端子および MEMCSEL 端子をハイ・レベルにすることで、使用することができます。

注意. 各信号の接続方法は、接続先のマイコンのバス・インターフェース仕様に依存します。

接続先の製品仕様をご確認のうえ、接続方法を決定してください。

10.1.1 非同期 SRAM 対応 MCU 接続モード

非同期 SRAM 対応 MCU 接続モードにて、外部マイコンからスレーブ機器として接続する場合の一般的な接続例を示します。




図10.1 32 ビット幅外部マイコン・インタフェース接続例（非同期 SRAM 対応 MCU 接続モード）




図10.2 16 ビット幅外部マイコン・インタフェース接続例（非同期 SRAM 対応 MCU 接続モード）

- 注 1.** HWRZ0-HWRZ3 と HBENZ0-HBENZ3 は兼用されています。
どちらの機能を使用するかは、HWRZSEL 端子の入力するレベルにより決まります。
- 2.** HERROUTZ 信号の接続は必須ではありません。
必要に応じて接続先のマイコンの割り込みや汎用ポート入力などに接続ください。
- 3.** ページアクセス可能なチップ・セレクト信号です。必要に応じて接続ください。
- 4.** R-IN32M4-CL2 の HA2 端子に接続する信号は、接続先の 4 バイト境界のアドレス信号としてください。
- 5.** R-IN32M4-CL2 の HA1 端子に接続する信号は、接続先の 2 バイト境界のアドレス信号としてください。

10.1.2 同期 SRAM 対応 MCU 接続モード

同期 SRAM 対応 MCU 接続モードにて、外部マイコンからスレーブ機器として接続する場合の接続例を示します。




図10.3 32ビット幅外部マイコン・インタフェース接続例（同期 SRAM 対応 MCU 接続モード）




図10.4 16ビット幅外部マイコン・インタフェース接続例（同期 SRAM 対応 MCU 接続モード）

注 1 HWRZ0-HWRZ3 と HBENZ0-HBENZ3 は兼用されています。

どちらの機能を使用するかは、HWRZSEL 端子の入力するレベルにより決まります。

2. HERROUTZ 信号の接続は必須ではありません。

必要に応じて接続先のマイコンの割り込みや汎用ポート入力などに接続ください。

3. ページアクセス可能なチップ・セレクト信号です。必要に応じて接続ください。

4. R-IN32M4-CL2 の HA2 端子に接続する信号は、接続先の 4 バイト境界のアドレス信号としてください。

5. R-IN32M4-CL2 の HA1 端子に接続する信号は、接続先の 2 バイト境界のアドレス信号としてください。

10.1.3 同期バースト転送対応 MCU 接続モード

同期バースト転送対応 MCU 接続モードにて、外部マイコンからスレーブ機器として接続する場合の一般的な接続例を示します。

10.1.3.1 アドレス／データ・マルチプレクス・モード (ADMUXMODE = H)




図10.5 32ビット幅外部マイコン・インターフェース接続例




図10.6 16ビット幅外部マイコン・インターフェース接続例

- 注 1. 本モード時、HWRZSEL 端子はロー・レベルを入力してください。
2. HERROUTZ 信号の接続は必須ではありません。
必要に応じて接続先のマイコンの割り込みや汎用ポート入力などに接続ください。
3. R-IN32M4-CL2 の HA17 端子に接続する信号は、接続先の 128K バイト境界のアドレス信号と
してください。
4. バイト・アドレッシングによるアクセスです。

10.1.3.2 アドレス・データ・セパレート・モード (ADMUXMODE = L)




図10.7 32ビット幅外部マイコン・インタフェース接続例




図10.8 16ビット幅外部マイコン・インタフェース接続例

- 注 1. 本モード時、HWRZSEL 端子はロー・レベルを入力してください。
2. HERROUTZ 信号の接続は必須ではありません。
必要に応じて接続先のマイコンの割り込みや汎用ポート入力などに接続ください。
3. 32 ビット幅：HA1 には、32 ビット境界のアドレス信号を接続してください。
16 ビット幅：HA1 には、16 ビット境界のアドレス信号を接続してください。
4. バイト・アドレッシングによるアクセスです。

10.2 外部メモリ・インタフェース

外部メモリに対してマスタ機器として接続する場合について説明します。

外部メモリ・インタフェースは、MEMCSEL 端子の端子状態により、動作接続モードが異なります（「表10.1 外部マイコン／メモリ接続モード選択」参照）。

10.2.1 非同期 SRAM MEMC

非同期 SRAM MEMC は、32/16 ビット・バスで外部にページ ROM／ROM／SRAM を接続できます。また、SRAM インタフェースに準ずる周辺デバイスも接続できます。

非同期 SRAM MEMC は、同期式バースト・アクセス MEMC と外部マイコン・インタフェースと端子兼用しております。MEMCSEL 端子および MEMIFSEL 端子がともにロー・レベルに設定のときに非同期 SRAM MEMC を使用できます。

BOOT0、BOOT1 端子が共にロー・レベルのときに、CSZ0 に接続されたメモリからブート動作を行います。

10.2.1.1 SRAM の接続例

SRAM との接続例は次のようにになります。




図10.9 32 ビット幅 SRAM との接続例（非同期 SRAM MEMC）




図10.10 16 ビット幅 SRAM との接続例（非同期 SRAM MEMC）

備考. n = 0 - 3

10.2.1.2 ページ ROM の接続例

ページ ROM との接続例は次のようにになります。




図10.11 32 ビット幅ページ ROM との接続例（非同期 SRAM MEMC）




図10.12 16 ビット幅ページ ROM との接続例（非同期 SRAM MEMC）

注意. ページ ROM のオンページ・モードは、CSZ0 に接続した場合のみ利用できます。

10.2.2 同期式バースト・アクセス MEMC

同期式バースト・アクセス MEMC は、32/16 ビット・バスで外部にページ ROM／ROM／SRAM／PSRAM／NOR-Flash のほか、SRAM インタフェースに準ずる周辺デバイスも接続できます。

また、ADMUXMODE 端子をハイ・レベルに設定することで、データ端子にアドレス信号をマルチプレクスして出力することができます。

また同期式バースト・アクセス MEMC は、非同期式 SRAM MEMC と、外部マイコン・インターフェースと端子兼用しており、MEMCSEL 端子がハイ・レベル、MEMIFSEL 端子がロー・レベルのときに、同期式バースト・アクセス MEMC が選択されます。

BOOT0、BOOT1 端子が共にロー・レベルのときに、CSZ0 に接続されたメモリからブート動作を行います。

10.2.2.1 SRAM の接続例

SRAM との接続例は次のようになります。




図10.13 32 ビット幅 SRAM との接続例（同期式バースト・アクセス MEMC）




図10.14 16 ビット幅 SRAM との接続例（同期式バースト・アクセス MEMC）

備考. n = 0 - 3

注. 「アドレス／データ・マルチプレクス」機能が有効（ADMUXMODE 端子がハイ・レベル）のときは、アドレス・バスの接続は不要となります。

10.2.2.2 ページ ROM の接続例

ページ ROM との接続例は次のようにになります。




図10.15 32 ビット幅ページ ROM との接続例（同期式バースト・アクセス MEMC）




図10.16 16 ビット幅ページ ROM との接続例（同期式バースト・アクセス MEMC）

注意. ページ ROM のオンページ・モードは、CSZ0 に接続した場合のみ利用できます。

注. 「アドレス／データ・マルチプレクス」機能が有効（ADMUXMODE 端子がハイ・レベル）のときは、アドレス・バスの接続は不要となります。

11. シリアル・フラッシュ ROM 接続端子

SPI 互換のインターフェースに対応したシリアル・フラッシュ ROM を接続するためのメモリ・コントローラを内蔵しています。




図11.1 シリアル・フラッシュ ROM との接続図

12. アシンクロナス・シリアル・インターフェースJ接続端子

R-IN32M4-CL2 とアシンクロナス・シリアル・インターフェイス J (UARTJ) デバイスとの接続例を、以下に示します。




図12.1 R-IN32M4-CL2 と UART デバイスとの接続例

13. I²C 接続端子

R-IN32M4-CL2 と I²C スレーブデバイスとの接続例を「図13.1 R-IN32M4-CL2とI²Cスレーブデバイスとの接続例」に示します。

シリアル・クロック・ラインおよびシリアル・データ・バス・ラインは、出力が N-ch オープン・ドレーンのため、外部にプルアップ抵抗が必要になります。




図13.1 R-IN32M4-CL2 と I²C スレーブデバイスとの接続例

備考. n = 0 - 3

14. CAN 端子

R-IN32M4-CL2 と CAN トランシーバとの接続例です。

CAN バスと接続するには、CAN トランシーバをご使用ください。




図14.1 R-IN32M4-CL2 と CAN トランシーバとの接続例

15. CSIH 端子★

R-IN32M4-CL2 と CSI マスタおよび CSI スレーブを接続する際の接続例です。

15.1 マスタ 1、スレーブ 1 の場合

1 つのマスタと 1 つのスレーブの間の接続例を示します。




図15.1 マスタ／スレーブ間の直接の接続

備考 n = 0, 1

15.2 マスタ 1、スレーブ 2 の場合

R-IN32M4-CL2 をマスタとした 2 つのスレーブとの接続を示します。

この例では、R-IN32M4-CL2 が各スレーブに 1 つずつチップ・セレクト (CS) 信号を供給し、スレーブ・デバイスのスレーブ選択入力(SSI)へ接続しています。




図15.2 マスタ／スレーブ間の直接の接続

備考 n = 0, 1

16. A/D コンバータ端子

A/D コンバータの電源端子およびアナログ入力端子の推奨接続例を示します。




図16.1 A/D コンバータの推奨接続例

注 1. AVDD と同電位

2. AGND と同電位

17. JTAG/トレース端子

ICE (In Circuit Emulator) のコネクタとの接続例を示します。

標準コネクタである 20pin ハーフピッチコネクタおよび 20pin フルピッチコネクタの接続例を示します。




図17.1 JTAG インタフェース接続例（20pin ハーフピッチ、トレースなし）

nRESET 信号は、RESETZ に繋いでいれば HOTRESETZ への入力は不要です。

RESETZ は LSI 全体をリセットしますが、HOTRESETZ のみの場合には内部 PLL はリセットされません。用途に合わせてお使い下さい。

また、nRESET 信号を PONRZ 信号には接続しないようにしてください。




図17.2 JTAG インタフェース接続例 (20pin ハーフピッチ、トレスあり)




図17.3 SWD インタフェース接続例（20pin ハーフピッチ、トレスなし）




図17.4 JTAG インタフェース接続例 (20pin フルピッチ)

18. 実装条件

R-IN32M4-CL2 の実装条件を以下に示します。




図18.1 実装フロー

- 最高温度（パッケージ表面温度） : 250°C以下
- 最高温度の時間 : 30s 以内
- 217°C以上の時間 : 150s 以内
- プリヒート温度（150~200°C）の時間 : 60~120s
- 最多リフロ回数 : 3 回
- ドライパック開封後の保管制限期間 : 7 日以内




図18.2 赤外線リフロ温度プロファイル

19. パッケージ情報

R-IN32M4-CL2 のパッケージ情報です。




図19.1 パッケージ情報

20. マウントパッド情報

R-IN32M4-CL2 のマウントパッド情報です。




図20.1 マウントパッド寸法

21. BSCAN 情報

R-IN32M4-CL2 では、BSDL ファイルを用意しています。

注意. Pull-up/Pull-down 無しの入力端子へ接続する対向のデバイスは、ボード上でクランプまたは対向デバイスで論理を確定してください。
3st 端子で Hi-Z 状態になるとフローティング電流が流れる可能性があります。

21.1 BSCAN の動作条件

下記の端子のレベルを固定してください。

- JTAGSEL : ハイ・レベルに固定
- TMODE0 : ロー・レベルに固定
- TMODE1 : ロー・レベルに固定
- TMODE2 : ロー・レベルに固定

21.2 TCK の最大動作周波数

TCK の最大動作周波数は 10MHz です。

21.3 IDCODE について

IDCODE は下記のようになっています。

| IDCODE 0x082C7447 | |
|----------------------|---------------------|
| <内約> | |
| バージョン | 0000 |
| パート番号 | 1000 0010 1100 0111 |
| 製造者番号 : ルネサスエレクトロニクス | 0100 0100 011 |
| 固定コード | 1 |

21.4 BSCAN 非対応端子

下記の端子は BSCAN に非対応です。

表21.1 BSCAN 非対応端子一覧

| R-IN32M4-CL2 |
|---|
| XT1, XT2, PONRZ, JTAGSEL, TMODE0-TMODE2, TMS, TDI, TDO, TRSTZ, TCK, TMC1, TMC2, TEST1, TEST3, TEST4, TEST5, アナログ系端子 |

21.5 BSDL の入手方法

BSDL ファイルの入手につきましては、販売代理店までご相談ください。

22. IBIS 情報

IBIS 情報は、販売代理店までお問い合わせください。

23. 捶印情報

品名 : R9J03G019GBG



図23.1 R-IN32M4-CL2 捶印情報

24. ノイズ対策★

本項では、R-IN32M4-CL2 のノイズ抑制について記載します。

24.1 クロック出力の停止

R-IN32M4-CL2 から出力される BUSCLK を使用していない場合、出力の停止が可能です。

「R-IN32M4-CL2 ユーザーズ・マニュアル周辺機能編」の「2.2.2 クロック制御レジスタ（CLKGTD0, CLKGTD1）」に記載されている、CLKGTD1 レジスタの GCBCLK ビットの制御を行ってください。

| 改訂記録 | | R-IN32M4-CL2 ユーザーズ・マニュアル ボード設計編 | |
|------|-----------|---------------------------------|--|
| Rev. | 発行日 | 改訂内容 | |
| | | ページ | ポイント |
| 0.01 | 2016.1.20 | — | 初版発行 |
| 1.00 | 2017.2.28 | 1 | 「1.1 本書内の端子処置およびシンボル定義」新規追加。 |
| | | 6 | 「3.1 端子機能」OSCTHに関する注を追加。 |
| | | 8 | 「3.3 発振回路構成例」 図 3.2 内の端子処置および GND 表記を修正。 |
| | | 9 | 「4.1 推奨フィルタ構成」 図 4.1 内の端子処置および GND 表記を修正。 |
| | | 12 | 「6.1.1. 回路構成」 図 6.1 内の GND 表記を修正。 |
| | | 14 | 「6.2.1 回路構成例」 図 6.3 内の端子名および GND 表記を修正。備考を図枠外に追加。 |
| | | 15 | 「6.2.2 推奨部品」 パルスransの推奨構成の説明を追加。推奨部品を追加。 |
| | | 17 | 「6.4 PHYADD 端子処置」 PHY アドレスの指定がない場合の説明を追加。 |
| | | 17 | 「6.4.1 端子処置例」 図中の GND 表記を修正。 |
| | | 18 | 「6.5 基板配線の注意事項」 注意事項について説明追加。 |
| | | 21-28 | 「7.熱設計ガイド」 放熱対策の説明を修正。 |
| | | 29 | 「8. CC-Link IE Field 端子」 CC-Link のリモートデバイス局における接続例の参照先を追加。 |
| | | 30 | 図 8.1 内の端子処置および GND 表記を修正。 |
| | | 34 | 「10.1.1 非同期 SRAM 対応 MCU 接続モード」 図 10.1、図 10.2 内の端子処置表記を修正。 |
| | | 36 | 「10.1.3.1 アドレス／データ・マルチプレクス・モード (ADMUXMODE = H)」 図 10.5、図 10.6 内の端子処置表記を修正。 |
| | | 38 | 「10.1.3.2 アドレス／データ・セパレート・モード (ADMUXMODE = L)」 図 10.7、図 10.8 内の端子処置表記を修正。 |
| | | 48 | 「13. I2C 接続端子」 R-IN32M4-CL2 と I ² C スレーブデバイスとの接続例の参照先を追加。 図 13.1 内の端子処置表記を修正。 |
| | | 50 | 「15. A/D コンバータ端子」 図 15.1 内の端子処置表記を修正および注を追加。 |
| | | 51 | 「16. JTAG/トレース端子」 図 16.1 内の端子処置表記を修正。 |
| | | 52 | 「16. JTAG/トレース端子」 図 16.2 内の端子処置表記を修正および説明追加。 |

| Rev. | 発行日 | 改訂内容 | |
|------|------------|------|--|
| | | ページ | ポイント |
| 1.00 | 2017.2.28 | 53 | 「16. JTAG/トレース端子」 図 16.3 内の端子処置表記を修正。 |
| | | 54 | 「16. JTAG/トレース端子」 図 16.4 内の端子処置表記を修正。 |
| 2.00 | 2018.12.28 | 29 | 「7 熱設計」章題を変更 |
| | | 29 | 「7.3 注意事項」新規追加 |
| | | 51 | 「15 CSIH 端子」新規追加 |
| | | 65 | 「24 ノイズ対策」新規追加 |
| | | 一 | 誤記訂正、表現訂正、他文書との記載内容統一 |

[メモ]

R-IN32M4-CL2 ユーザーズ・マニュアル
ボード設計編

発行年月日 2016年 1月20日 Rev.0.01
2018年12月28日 Rev.2.00

発行 ルネサス エレクトロニクス株式会社
〒135-0061 東京都江東区豊洲3-2-24（豊洲フォレシア）

R-IN32M4-CL2 ユーザーズ・マニュアル

ボード設計編



ルネサス エレクトロニクス株式会社

R18UZ0045JJ0200



ルネサス エレクトロニクス株式会社

営業お問合せ窓口

<http://www.renesas.com>

営業お問合せ窓口の住所は変更になることがあります。最新情報につきましては、弊社ホームページをご覧ください。

ルネサス エレクトロニクス株式会社 〒135-0061 東京都江東区豊洲3-2-24 (豊洲フォレシア)

技術的なお問合せおよび資料のご請求は下記へどうぞ。
総合お問合せ窓口 : <https://www.renesas.com/contact/>