## Old Company Name in Catalogs and Other Documents

On April 1<sup>st</sup>, 2010, NEC Electronics Corporation merged with Renesas Technology Corporation, and Renesas Electronics Corporation took over all the business of both companies. Therefore, although the old company name remains in this document, it is a valid Renesas Electronics document. We appreciate your understanding.

Renesas Electronics website: http://www.renesas.com

April 1<sup>st</sup>, 2010 Renesas Electronics Corporation

Issued by: Renesas Electronics Corporation (http://www.renesas.com)

Send any inquiries to http://www.renesas.com/inquiry.



#### Notice

- 1. All information included in this document is current as of the date this document is issued. Such information, however, is subject to change without any prior notice. Before purchasing or using any Renesas Electronics products listed herein, please confirm the latest product information with a Renesas Electronics sales office. Also, please pay regular and careful attention to additional and different information to be disclosed by Renesas Electronics such as that disclosed through our website.
- Renesas Electronics does not assume any liability for infringement of patents, copyrights, or other intellectual property rights
  of third parties by or arising from the use of Renesas Electronics products or technical information described in this document.
  No license, express, implied or otherwise, is granted hereby under any patents, copyrights or other intellectual property rights
  of Renesas Electronics or others.
- 3. You should not alter, modify, copy, or otherwise misappropriate any Renesas Electronics product, whether in whole or in part.
- 4. Descriptions of circuits, software and other related information in this document are provided only to illustrate the operation of semiconductor products and application examples. You are fully responsible for the incorporation of these circuits, software, and information in the design of your equipment. Renesas Electronics assumes no responsibility for any losses incurred by you or third parties arising from the use of these circuits, software, or information.
- 5. When exporting the products or technology described in this document, you should comply with the applicable export control laws and regulations and follow the procedures required by such laws and regulations. You should not use Renesas Electronics products or the technology described in this document for any purpose relating to military applications or use by the military, including but not limited to the development of weapons of mass destruction. Renesas Electronics products and technology may not be used for or incorporated into any products or systems whose manufacture, use, or sale is prohibited under any applicable domestic or foreign laws or regulations.
- 6. Renesas Electronics has used reasonable care in preparing the information included in this document, but Renesas Electronics does not warrant that such information is error free. Renesas Electronics assumes no liability whatsoever for any damages incurred by you resulting from errors in or omissions from the information included herein.
- 7. Renesas Electronics products are classified according to the following three quality grades: "Standard", "High Quality", and "Specific". The recommended applications for each Renesas Electronics product depends on the product's quality grade, as indicated below. You must check the quality grade of each Renesas Electronics product before using it in a particular application. You may not use any Renesas Electronics product for any application categorized as "Specific" without the prior written consent of Renesas Electronics. Further, you may not use any Renesas Electronics product for any application for which it is not intended without the prior written consent of Renesas Electronics. Renesas Electronics shall not be in any way liable for any damages or losses incurred by you or third parties arising from the use of any Renesas Electronics product for an application categorized as "Specific" or for which the product is not intended where you have failed to obtain the prior written consent of Renesas Electronics. The quality grade of each Renesas Electronics product is "Standard" unless otherwise expressly specified in a Renesas Electronics data sheets or data books, etc.
  - "Standard": Computers; office equipment; communications equipment; test and measurement equipment; audio and visual equipment; home electronic appliances; machine tools; personal electronic equipment; and industrial robots.
  - "High Quality": Transportation equipment (automobiles, trains, ships, etc.); traffic control systems; anti-disaster systems; anti-crime systems; safety equipment; and medical equipment not specifically designed for life support.
  - "Specific": Aircraft; aerospace equipment; submersible repeaters; nuclear reactor control systems; medical equipment or systems for life support (e.g. artificial life support devices or systems), surgical implantations, or healthcare intervention (e.g. excision, etc.), and any other applications or purposes that pose a direct threat to human life.
- 8. You should use the Renesas Electronics products described in this document within the range specified by Renesas Electronics, especially with respect to the maximum rating, operating supply voltage range, movement power voltage range, heat radiation characteristics, installation and other product characteristics. Renesas Electronics shall have no liability for malfunctions or damages arising out of the use of Renesas Electronics products beyond such specified ranges.
- 9. Although Renesas Electronics endeavors to improve the quality and reliability of its products, semiconductor products have specific characteristics such as the occurrence of failure at a certain rate and malfunctions under certain use conditions. Further, Renesas Electronics products are not subject to radiation resistance design. Please be sure to implement safety measures to guard them against the possibility of physical injury, and injury or damage caused by fire in the event of the failure of a Renesas Electronics product, such as safety design for hardware and software including but not limited to redundancy, fire control and malfunction prevention, appropriate treatment for aging degradation or any other appropriate measures. Because the evaluation of microcomputer software alone is very difficult, please evaluate the safety of the final products or system manufactured by you.
- 10. Please contact a Renesas Electronics sales office for details as to environmental matters such as the environmental compatibility of each Renesas Electronics product. Please use Renesas Electronics products in compliance with all applicable laws and regulations that regulate the inclusion or use of controlled substances, including without limitation, the EU RoHS Directive. Renesas Electronics assumes no liability for damages or losses occurring as a result of your noncompliance with applicable laws and regulations.
- 11. This document may not be reproduced or duplicated, in any form, in whole or in part, without prior written consent of Renesas Electronics
- 12. Please contact a Renesas Electronics sales office if you have any questions regarding the information contained in this document or Renesas Electronics products, or if you have any other inquiries.
- (Note 1) "Renesas Electronics" as used in this document means Renesas Electronics Corporation and also includes its majority-owned subsidiaries.
- (Note 2) "Renesas Electronics product(s)" means any product developed or manufactured by or for Renesas Electronics.



# 用户手册

# V850ES/JJ2

32 位单片机

硬件

 $\mu$ PD70F3720  $\mu$ PD70F3721  $\mu$ PD70F3722  $\mu$ PD70F3723  $\mu$ PD70F3724

文档编号: U17714CA2V0UD00 (第2版)

发布日期: 2008年2月NCP(K)

© NEC Electronics Corporation 2008

日本印刷

## [备忘录]

#### CMOS设备的注释 ——

#### ① 输入引脚处的电压波形

输入噪音或一个反射波引起的波形失真可能导致错误发生。如果由于噪音等的影响使CMOS设备的输入电压范围保持在 $V_{IL}$ (MAX)和 $V_{IH}$ (MIN)之间,设备可能发生错误。在输入电平固定时以及输入电平从 $V_{IL}$ (MAX)过渡到 $V_{IH}$ (MIN)时的传输期间,要防止散射噪声影响设备。

#### ② 未使用的输入引脚的处理

CMOS设备的输入端保持开路可能导致误操作。如果一个输入引脚未被连接,则由于噪音等原因可能会产生内部输入电平,从而导致误操作。CMOS设备的操作特性与Bipolar或NMOS设备不同。CMOS设备的输入电平必须借助上拉或下拉电路固定在高电平或低电平。每一个未使用引脚都应该通过附加电阻连接到V<sub>DD</sub>或GND。如果有可能尽量定义为输出引脚。对未使用引脚的处理因设备而异,必须遵循与设备相关的规定和说明。

#### ③ ESD防护措施

如果MOS设备周围有强电场,将会击穿氧化栅极,从而影响设备的运行。因此必须采取措施,尽可能防止静电产生。一旦有静电,必须立即释放。对于环境必须有适当的控制。如果空气干燥,应当使用增湿器。建议避免使用容易产生静电的绝缘体。半导体设备的存放和运输必须使用抗静电容器、抗静电屏蔽袋或导电材料容器。所有的测试和测量工具包括工作台和工作面必须良好接地。操作员应当佩戴静电消除手带以保证良好接地。不能用手直接接触半导体设备。对于装配有半导体设备的PW板也应采取类似的静电防范措施。

#### ④ 初始化之前的状态

在上电时MOS设备的初始状态是不确定的。在刚刚上电之后,具有复位功能的MOS设备并没有被初始化。因此上电不能保证输出引脚的电平,I/O设置和寄存器的内容。设备在收到复位信号后才进行初始化。具有复位功能的设备在上电后必须立即进行复位操作。

#### ⑤ 电源开关顺序

在一个设备的内部操作和外部接口使用不同的电源的情况下,按照规定,应先在接通内部电源之后再接通外部电源。当关闭电源时,按照规定,先关闭外部电源再关闭内部电源。如果电源开关顺序颠倒,可能会导致设备的内部组件过电压,产生异常电流,从而引起内部组件的误操作和性能的退化。

对于每个设备电源的正确开关顺序必须依据设备的规范说明分别进行判断。

#### ⑥ 电源关闭状态下的输入信号

不要向没有加电的设备输入信号或提供I/O上拉电源。因为输入信号或提供I/O上拉电源将引起电流注入,从而引起设备的误操作,并产生异常电流,从而使内部组件退化。

每个设备电源关闭时的信号输入必须依据设备的规范说明分别进行判断。

IECUBE 是 NEC Electronics Corporation 在日本和德国的注册商标。

MINICUBE 是 NEC Electronics Corporation 在日本和德国的注册商标,以及在美国的商标。 EEPROM 是日电电子公司的商标。

Windows 和 Windows NT 是 Microsoft Corporation 在美国和/或其他国家的注册商标或商标。

PC/AT 是 International Business Machines Corporation 的商标。

SPARCstation 是 SPARC International, Inc.的商标。

Solaris 和 SunOS 是 Sun Microsystems, Inc.的商标。

SuperFlash 是 Silicon Storage Technology, Inc.在包括美国和日本在内许多国家的注册商标。

TRON支持实时操作系统Nucleus. ITRON是Industrial TRON的缩写.

4

- 本文档信息先于产品的生产周期发布。将来可能未经预先通知而更改。在实际进行生产设计时,请参 阅各产品最新的数据表或数据手册等相关资料以获取本公司产品的最新规格。
- 并非所有的产品和/或型号都向每个国家供应。请向本公司销售代表查询产品供应及其他信息。
- 未经本公司事先书面许可,禁止复制或转载本文件中的内容。本文件所登载内容的错误,本公司概不负责。
- 本公司对于因使用本文件中列明的本公司产品而引起的,对第三者的专利、版权以及其它知识产权的 侵权行为概不负责。本文件登载的内容不应视为本公司对本公司或其他人所有的专利、版权以及其它 知识产权作出任何明示或默示的许可及授权。
- 本文件中的电路、软件以及相关信息仅用以说明半导体产品的运作和应用实例。用户如在设备设计中应用本文件中的电路、软件以及相关信息,应自行负责。对于用户或其他人因使用了上述电路、软件以及相关信息而引起的任何损失,本公司概不负责。
- 虽然本公司致力于提高半导体产品的质量及可靠性,但用户应同意并知晓,我们仍然无法完全消除出现产品缺陷的可能。为了最大限度地减少因本公司半导体产品故障而引起的对人身、财产造成损害(包括死亡)的危险,用户务必在其设计中采用必要的安全措施,如冗余度、防火和防故障等安全设计。
- 本公司产品质量分为:

"标准等级"、"专业等级"以及"特殊等级"三种质量等级。

"特殊等级"仅适用于为特定用途而根据用户指定的质量保证程序所开发的日电电子产品。另外,各种日电电子产品的推荐用途取决于其质量等级,详见如下。用户在选用本公司的产品时,请事先确认产品的质量等级。

"标准等级": 计算机,办公自动化设备,通信设备,测试和测量设备,音频·视频设备,家电,加工机械以及产业用机器人。

"专业等级": 运输设备(汽车、火车、船舶等),交通用信号控制设备,防灾装置,防止犯罪装置,各种安全装置以及医疗设备(不包括专门为维持生命而设计的设备)。

"特殊等级: 航空器械, 宇航设备, 海底中继设备, 原子能控制系统, 为了维持生命的医疗设备、 用于维持生命的装置或系统等。

除在本公司半导体产品的数据表或数据手册等资料中另有特别规定以外,本公司半导体产品的质量等级均为"标准等级"。如果用户希望在本公司设计意图以外使用本公司半导体产品,务必事先与本公司销售代表联系以确认本公司是否同意为该项应用提供支持。

(注)

- (1) 本声明中的"本公司"是指日本电气电子株式会社(NEC Electronics Corporation)及其控股公司。
- (2) 本声明中的"本公司产品"是指所有由日本电气电子株式会社或为日本电气电子株式会社(定义如上)开发或制造的产品。

M8E5 02.11-1

#### 引言

读者对象

本手册适用于那些希望了解 V850ES/JJ2 的功能,并使用 V850ES/JJ2 设计应用系统的用户。

目的

本手册用于帮助用户了解下面组件中介绍的 V850ES/JJ2 的硬件功能。

组件

本手册分为两部分:硬件(本手册)和 架构 (V850ES 架构用户手册)。

硬件

- 引脚功能
- CPU 功能
- 片上外围功能
- 闪存编程
- 电气规范

架构

- 数据类型
- 寄存器组
- 指令格式和指令集
- 中断和异常
- 流水线操作

手册使用方法

在阅读本手册前,读者应掌握电气工程、逻辑电路和微处理器的一般知识。

要了解 V850ES/JJ2 的全部功能

→请阅读本手册**目录**。

要了解已知名称的寄存器的 详细情况

→使用**附录 B 寄存器索引**。

#### 寄存器格式

→以下位的名称在设备文件中被定义为保留字,这些位是指那些其编号在各个寄存器的 寄存器格式图中的尖括号(<>)中的位。

要了解一个指令功能的详细情况

→请参阅 《V850ES 架构用户手册》,该手册可单独购买。

要了解 V850ES/JJ2 的电气规范

→参阅第 28 章 电气规格

在本手册中,"xxx 寄存器的 yyy 位"被描述为 "xxx.yyy 位"。请小心注意,如果在一个程序中描述"xxx.yyy",则编译程序/汇编程序则不能正确识别它。

<R>标记显示重要的修订内容。将"<R>"复制到 PDF 文件中"查找"字段中,可以很方便 搜索到修订的内容。 **约定** 数据有效位: 高位在左,低位在右

有效低电平表示: xxx (在引脚或信号名称上有上划线) 存储器映射地址: 高位地址在顶部,低位地址在底部

注:正文中用注标记的脚注注意事项:需要特别关注的信息

**备注**: 补充信息

数值表示: 二进制 ... xxxx 或 xxxxB

十进制 ... xxxx 十六进制 ... xxxxH

指示2的幂的前缀 (地址空间、存储器

容量): K (kilo): 2<sup>10</sup> = 1,024

M (兆): 2<sup>20</sup> = 1,024<sup>2</sup>

G (千兆): 2<sup>30</sup> = 1,024<sup>3</sup>

本手册中的相关文档可能包括基本版本。不过,基本版本的编号有所不同。

## V850ES/JJ2 相关文档

文档名称	文档编号
V850ES 架构用户手册	U15943E
V850ES/JJ2 硬件用户手册	本手册

## 开发工具相关文档

文档名称		文档编号
QB-V850ESSX2 电路内仿真器		U17091E
QB-V850MINI 片上调试仿真器		U17638E
QB-MINI2 带有闪存编程功能的片上调试仿	真器	待准备
CA850 3.00 C 版编译程序包	操作	U17293E
	C语言	U17291E
	汇编语言	U17292E
	连接指令	U17294E
PM+ 6.20 项目经理		U17990E
ID850QB3.20 版集成调试器	操作	U17964E
SM850 2.50 版系统仿真器	操作	U16218E
SM850 2.00 或更高版本系统仿真器	外部零件用户开放接口规 范	U14873E
SM+ 系统仿真器	操作	U17246E
	用户开放接口	U17247E
RX850 3.20 版 实时 OS	基础	U13430E
	安装	U17419E
	技术	U13431E
	任务调试器	U17420E
RX850 专业版 3.20 版 实时 OS	基础	U13773E
	安装	U17421E
	技术	U13772E
	任务调试器	U17422E
AZ850 3.30 版 系统性能分析器		U17423E
PG-FP4 闪存编程器		U15260E

## 目录

第1章	引言	19
1.1	概述	19
1.2	功能	22
1.3	应用领域	23
1.4	订购说明	23
1.5	管脚配置(俯视图)	24
1.6	功能框图	26
	1.6.1 内部框图	26
	1.6.2 内部功能单元	27
	Adams I At	
	管脚功能	
2.1	H W + 74 HB2 4 - PC	
2.2	H AT V V V V V V V V V V V V V V V V V V	
2.3		
2.4	注意事项	46
第2音	CPU 功能	47
カッ草 3.1	功能	
3.2	7 T T T T T T T T T T T T T T T T T T T	
0.2	3.2.1 程序寄存器组	
	3.2.2 系统寄存器组	
3.3		
0.0	3.3.1 操作模式的指定	
3.4		
0.4	3.4.1 CPU 地址空间	
	3.4.2 CPU 地址空间的环绕	
	3.4.3 存储空间映射图	
	3.4.4 存储区域	
	3.4.5 地址空间建议使用方法	
	3.4.6 外围 I/O 寄存器	
	3.4.7 特殊寄存器	
	3.4.8 注意事项	
		-
第4章	端口功能	91
4.1	功能	91
4.2	基本端口配置	91
4.3	端口配置	92
	4.3.1 端口 0	97
	4.3.2 端口 1	
	4.3.3 端口 3	
	4.3.4 端口 4	
	4.3.5 端口 5	
	4.3.6 端口 6	
	4.3.7 端口 7	
	4.3.8 端口 8	
	4.3.9 端口 9	121

		4.3.10	端口 CD	120
		4.3.11	端口 CM	
		4.3.11	端口 CS	
		4.3.12	端口 CT	
			端口 DH	
		4.3.14		
	4.4	4.3.15 ₩≕ Ø⊓	端口 DL	
	4.5			
•	4.6		项	
		4.6.1	端口管脚设置注意事项	_
		4.6.2	关于端口 n 寄存器(Pn)位操作指令的注意事项	
		4.6.3	有关片上调试管脚的注意事项	
		4.6.4	有关 P05/INTP2/DRST 管脚注意事项	
		4.6.5	系统上电时,有关 P10, P11 和 P53 管脚的注意事项	
		4.6.6	回滞特性	186
	\/		Ab	
	. –		7能	
	5.1			
,	5.2		制管脚	
		5.2.1	访问内部 ROM、内部 RAM 或片上外围 I/O 时的管脚状态	
		5.2.2	各工作模式下的管脚状态	
ļ	5.3		功能	
!	5.4	外部总统	线接口模式控制功能	190
!	5.5	总线访	问	191
		5.5.1	访问时钟的个数	191
		5.5.2	总线长度设置功能	191
		5.5.3	以总线长度进行访问	192
	5.6	等待功何	能	199
		5.6.1	可编程等待功能	199
		5.6.2	外部等待功能	200
		5.6.3	可编程等待和外部等待之间的关系	201
		5.6.4	可编程地址等待功能	
	5.7	空闲状态	态插入功能	
	5.8		- v.··· · · · · · · · · · · · · · · · · ·	
		5.8.1	功能概述	
		5.8.2	总线保持步骤	
		5.8.3	在节电模式下工作	
1	5.9		先级	
	5.10		序	
•	0.10	100 = XH1)	1	
第6	章 时	钟发生功	能	213
	6.1		10	
	6.2			
	6.3			
	6.4			
•	J.7	6.4.1	各时钟的工作	
		6.4.1	时钟输出功能	
	6.5		n th in the state of the state	
,	J.J		概述	
		U.O. I	(PALKE)	///

	6.5.2	寄存器	222
	6.5.3	用法	225
労っ音 1	6 份计时	寸器/事件计数器 P(TMP)	226
カィ早 · 7.1		1前(字)[[[[] 双位了	
7.2			
7.3			
7.4		<u>u</u>	
7.5		н	
	7.5.1	间隔计时器模式(TPnMD2 至 TPnMD0 位 = 000)	
	7.5.2	外部事件计数模式(TPnMD2 至 TPnMD0 位 = 001)	
	7.5.3	外部触发脉冲输出模式(TPnMD2 至 TPnMD0 位 = 010)	
	7.5.4	单次脉冲输出模式(TPnMD2 至 TPnMD0 位 = 011)	
	7.5.5	PWM 输出模式(TPnMD2 至 TPnMD0 位 = 100)	
	7.5.6	独立计时器模式(TPnMD2 至 TPnMD0 位 = 101)	
	7.5.7	脉宽测量模式(TPnMD2 至 TPnMD0 位 = 110)	305
	7.5.8	计时器输出操作	311
7.6	选择器	器功能	312
7.7	注意事	事项	314
Ar o ar de	o 62-11 m.h.		0.45
		器/事件计数器 Q (TMQ)	
8.1 8.2			
8.2 8.3			
8.4			
8.5		H .	
0.0	8.5.1	间隔计时器模式(TQ0MD2 至 TQ0MD0 位 = 000)	
	8.5.2	外部事件计数模式(TQ0MD2 至 TQ0MD0 位 = 001)	
	8.5.3	外部触发脉冲输出模式(TQ0MD2 至 TQ0MD0 位 = 010)	
	8.5.4	单次脉冲输出模式(TQ0MD2 至 TQ0MD0 位 = 011)	
	8.5.5	PWM 输出模式(TQ0MD2 至 TQ0MD0 位 = 100)	
	8.5.6	独立计时器模式(TQ0MD2 至 TQ0MD0 位 = 101)	
	8.5.7	脉宽测量模式(TQ0MD2 至 TQ0MD0 位 = 110)	406
	8.5.8	计时器输出操作	412
8.6	注意事	事项	413
第9章10	6 位间隔	计时器 M(TMM)	414
9.1			
9.2	配置		415
9.3	寄存器	ළ 	416
9.4	操作		417
	9.4.1	间隔计时器模式	417
	9.4.2	注意事项	421
第 10 章	钟表计时	↑器功能	422
10.1		422	
10.2	配置	423	
10.3		寄存器	425
10.4	操作	429	

	10.4.1	用作钟表计时器	429
	10.4.2	用作间隔计时器	430
	10.4.3	注意事项	431
笠 11 辛	<b>委</b> 门狗斗!	<b>寸器 2</b> 的功能	420
弁 □ 早 11.1		均备 2 的 功能	
11.1			
11.3			
11.4	操作		436
第 12 章	实时输出	功能(RTO)	437
12.1	功能		437
12.2	配置		438
12.3	寄存器		440
12.4	操作		442
12.5	用法		443
12.6	注意事	项	443
<b>第 10 辛</b>	小内柱協	器	444
<del>りを見る。                                    </del>		奋	
13.1	190.0		
13.2 13.3	, T. 1. C.		
13.3 13.4			
_			
13.5	<b></b>		
	13.5.1	基本操作	
	13.5.2	转换操作定时	
	13.5.3	触发模式	
	13.5.4	操作模式	
10.0	13.5.5	电源故障比较模式	
13.6		项	
13.7	怎件供 A	/D 转换器特性表	476
第 14 章	数模转换	器	480
14.1	功能		480
14.2	配置		480
14.3	寄存器		481
14.4	操作		483
	14.4.1	正常模式中的操作	483
	14.4.2	实时输出模式中的操作	483
	14.4.3	注意事项	484
笠 15 辛	昆虫虫	接口 A (UARTA)	405
<del>りを 15.1 年 15.</del>		按□ A (UARTA) A 和其它串行接口的模式转换	
10.1	15.1.1	CSIB4 和 UARTAO 的模式转换	
	15.1.1	UARTA2 和 I <sup>2</sup> C00 的模式转换	
	15.1.2	UARTA1 和 I <sup>2</sup> C02 的模式转换	
15.2		UANTAT 和T CO2 的模式投资	
15.2			
15.5			492

15.5	中断请:	求信号	498
15.6	操作		499
	15.6.1	数据格式	499
	15.6.2	SBF 发送/接收格式	501
	15.6.3	SBF 发送	503
	15.6.4	SBF 接收	504
	15.6.5	UART 发送	506
	15.6.6	连续发送过程	507
	15.6.7	UART 接收	509
	15.6.8	接收错误	510
	15.6.9	奇偶校验类型和操作	512
	15.6.10	接收数据噪声滤波器	513
15.7	专用波?	特率发生器	514
15.8	注意事	项	522
第 16 章		长串行 I/O(CSIB)	
16.1	CSIB 禾	印其它串行接口的模式转换	
	16.1.1	CSIB4 和 UARTA0 的模式转换	
	16.1.2	CSIB0 和 I <sup>2</sup> C01 的模式转换	523
16.2	功能		523
16.3	配置		_
16.4	寄存器		
16.5		求信号	
16.5		求信号	
16.6	操作		
16.6	操作		534
	16.6.1	单一传送模式(主模式,传输模式)	
	16.6.2	单一传送模式(主模式,接收模式)	
	16.6.3	单一传送模式(主模式,发送/接收模式)	
	16.6.4	单一传送模式(从模式,传输模式)	
	16.6.5	单一传送模式(从模式,接收模式)	
	16.6.6	单一传送模式(从模式,发送/接收模式)	544
	16.6.7	连续传送模式(主模式,传输模式)	
	16.6.8	连续传送模式 (主模式,接收模式)	
	16.6.9	连续传送模式(主模式,发送/接收模式)	
		连续传送模式(从模式,发送模式)	
		连续传送模式(从模式,接收模式)	
		连续传送模式(从模式,发送/接收模式)	
		接收错误	
		时钟时序	
16.7		脚	
16.8		发生器	
		波特率产生	
16.9	注意事	项	570
\$\$* <b>4 ⊃</b> ⇒ ≥ •	20 X VP		F=4
		<b>外和甘产由</b>	
17.1		线和其它串行接口的模式转换	
		UARTA2 和 I <sup>2</sup> C00 的模式转换	
	17.1.2	CSIB0 和 I <sup>2</sup> C01 的模式转换	572

	17.1.3 UARTA1 和 I°C02 的模式转换	573
17.2	功能	574
17.3	配置	575
17.4	寄存器	579
17.5	I°C 总线模式功能	595
	17.5.1 引脚配置	595
17.6	I°C 总线定义和控制方法	596
	17.6.1 开始条件	596
	17.6.2 地址	597
	17.6.3 传送方向规范	598
	17.6.4 ACK	599
	17.6.5 停止条件	600
	17.6.6 等待状态	601
	17.6.7 等待状态取消方法	603
17.7	I <sup>2</sup> C 中断请求信号(INTIICn)	604
	17.7.1 主设备操作	604
	17.7.2 从设备操作(当接收从地址数据(地址匹配))	607
	17.7.3 从设备操作(当接收扩展码时)	611
	17.7.4 在未通信情况下操作	615
	17.7.5 仲裁失败操作(仲裁失败之后作为从属装置操作)	615
	17.7.6 出现仲裁失败时的操作(仲裁失败之后无通信)	617
17.8	中断请求信号 (INTIICn) 产生时序和等待控制	624
17.9	地址匹配检测方法	626
17.1	0 误差检测	626
17.1	1 扩展代码	626
17.1	2 仲裁	627
17.1	3 唤醒功能	628
17.1	4 通信保持	629
	17.14.1 启用通信保持功能时(IICFn.IICRSVn 位 = 0)	
	17.14.2 通信保持功能禁用时(IICFn.IICRSVn 位 = 1)	
	5 注意事项	
17.1	6 通信操作	
	17.16.1 在单一主系统中的主操作	636
	17.16.2 在多重主系统中的主操作	
	17.16.3 从属操作	
17.1	7   数据通信的时序	643
第 18 章	DMA 功能(DMA 控制器)	650
18.1	功能	650
18.2	配置	651
18.3	寄存器	652
18.4	传送目标	659
18.5	传送模式	660
18.6	传送类型	660
18.7	DMA 通道优先级	661
18.8		
18.9	DMA 传送开始因素	662
18.1	0 DMA 中止因素	

18.11	DMA 传送结束	663
18.12	操作定时	663
18.13	注意事项	668
***		
	中断/异常处理功能	
19.1	功能	
19.2	不可屏蔽中断	
	19.2.1 操作	
	19.2.2 恢复	
10.0	19.2.3 过载标志	
19.3		
	19.3.1 操作	
	19.3.2 恢复 19.3.3 可屏蔽中断的优先级	
	19.3.4 中断控制寄存器(xxlCn)	
	19.3.5 中断屏蔽寄存器 0 至 4(IMR0 至 IMR4)	
	19.3.6 服务中的优先级寄存器(ISPR)	
	19.3.7 ID 标志	
	19.3.8 看门狗定时器模式寄存器 2(WDTM2)	
19.4	<b>软件异常</b>	
13.4	19.4.1 操作	
	19.4.2 恢复	
	19.4.3 EP 标志	
19.5	异常陷阱	
	19.5.1 非法操作码定义	
	19.5.2 调试陷阱	
19.6	外部中断请求输入引脚(NMI 及 INTP0 至 INTP8)	
	19.6.1 噪声消除	
	19.6.2 边沿检测	702
19.70	:PU 的中断应答时间	708
19.8	中断不被 CPU 应答的周期	709
19.9	注意事项	709
*** 1	A Joseph I. Alexand J. Adv.	
	安键中断功能	
20.1	功能	
20.2	寄存器	
20.3	注意事项	/11
第 21 待	孔功能	712
21.1	功能	
21.2	寄存器	
21.3	HALT 模式	
	21.3.1 设置和操作状态	
	21.3.2 解除 HALT 模式	
21.4	IDLE1 模式	
	21.4.1 设置和操作状态	
	21.4.2 解除 IDLE1 模式	
21.5	IDLE2 模式	
	21.5.1 设置和操作状态	72

	21.5.2	解除 IDLE2 模式	721
	21.5.3	在解除 IDLE2 模式时保证设立时间	723
21.6	STOP #	模式	724
	21.6.1	设置和操作状态	724
	21.6.2	解除 STOP 模式	724
	21.6.3	在解除 STOP 模式时保证振荡稳定时间	
21.7	副时钟	工作模式	
	21.7.1	设置和操作状态	
	21.7.2	解除副时钟工作模式	
21.8	子 IDLE		
	21.8.1	设置和操作状态	
	21.8.2	解除子 IDLE 模式	
<b>举 00 辛</b>	复合油化		700
舟 22 早 22.1			
22.1	74.42	位源的寄存器	
		世級的 时 任 奋 · · · · · · · · · · · · · · · · · ·	
22.3	<b>V</b> 1		
	22.3.1	通过 RESET 管脚进行复位操作	
	22.3.2	用看门狗计时器 2 进行复位操作	
	22.3.3	用低压检测器进行复位操作	
	22.3.4	复位解除后的操作	
	22.3.5	复位功能操作流程	742
第 23 章	时钟监视	器	743
23.1	功能		743
23.2	配置		743
23.3	寄存器		744
23.4	操作		745
第 24 章	低电压检	测电路(LVI)	748
24.1	功能	VA GPA(== )	
24.2			
24.3			
24.4			
	24.4.1	用于产生内部复位信号	
		用于产生中断信号	
24.5		· · · · · · · · · · · · · · · · · · ·	
24.6		能	
<i>₩</i>	14.17 00		755
25.1	74.40		
25.2	操作		
第 26 章			
26.1	, , , , , _		
26.2		配置	
26.3		述	
26.4	由专用问	闪存编程器重写	762
	26.4.1	编程环境	762

	26.4.2 通信模式	763
	26.4.3 闪存控制	769
	26.4.4 选择通信模式	770
	26.4.5 通信命令	771
	26.4.6 管脚连接	772
26.5	通过自编程重写	776
	26.5.1 功能	776
	26.5.2 功能	777
	26.5.3 标准自编程流程	778
	26.5.4 闪存功能	779
	26.5.5 管脚处理过程	779
	26.5.6 使用的内部资源	780
第 27 章 )	十上调试功能	781
27.1	结合 DCU 调试	
	27.1.1 连接电路示例	
	27.1.2 接口信号	
	27.1.3 屏蔽功能	
	27.1.4 寄存器	
	27.1.5 操作	786
	27.1.6 注意事项	
27.2	不使用 DCU 调试	788
	27.2.1 电路连接示例	788
	27.2.2 屏蔽功能	
	27.2.3 用户源的安全	790
	27.2.4 注意事项	796
27.3	ROM 安全功能	798
	27.3.1 安全 ID	798
	27.3.2 设定	799
<b>笙 28 音</b> i	电气规格	801
第 29 章 卦	ł装图	836
第30章 排	<b>惟荐焊接条件</b>	837
ᄣᆂᇫ	-发工具	020
附来 A 刀 A.1	-	
A.1 A.2	语言处理软件	
A.3	控制软件	
A.4	调试工具 (硬件)	
Ait	A.4.1 当使用在线仿真器 IECUBE QB-V850ESSX2 时	
	A.4.1 当使用在线切填船 IEOOBE QB-V650E35X2 时	
	A.4.3 当使用 MINICUBE2 QB-MINI2 时	
A.5	调试工具 (软件)	
A.6	嵌入式软件	
A.7	闪存写入工具	
743 B 5		
別水 R 男	寄存器索引	848

		令集列表	
C.	1	约定	860
C.2	2	指令集(按字母先后顺序)	863
		意事项列表	
附录 E	修i	丁历史	907
		、版本中主要修订之处	

#### 第1章 引言

V850ES/JJ2 日电电子公司(NEC Electronics)V850 系列单片微控制器产品之一,主要适用于实时控制中的低功耗应用。

#### 1.1 概述

V850ES/JJ2 是一款 32 位的单片微控制器,片内集成了 V850ES CPU 内核以及相关外围功能器件,如 ROM/RAM、定时器/计数器、串行接口、A/D 转换器和 D/A 转换器。

除了具有快速实时响应的特点及基本指令单时钟周期外, V850ES/JJ2 还具有乘法指令、饱和运算指令、位操作指令等, 这些指令是由硬件乘法器来实现, 是数字伺服控制应用优化指令。而且, 作为一种实时控制系统的控制器, V850ES/JJ2 为诸如家庭影音、打印机、数字家电等低功耗应用提供极高的性价比。

表 1-1 列出了 V850ES/JJ2 系列的所有产品。

另外,我们还提供一款在 V850ES/JJ2 基础上减少 I/O、定时/计数器、以及串行接口功能部件的单片微控制器,即 V850ES/JG2 微控器。请参见表 1-2 V850ES/JG2 产品列表。

## 表 1-1. V850ES/JJ2 产品列表

产品型号		μPD70F3720	μPD70F3721	μPD70F3722	μPD70F3723	μPD70F3724			
内部存储	闪存	128 KB	256 KB	384 KB	512 KB	640 KB			
器	RAM	12 KB	24 KB	32 KB	40 KB	48 KB			
存储空间	逻辑空间	64 MB							
	外部存储区	16 MB	16 MB						
外部总线接口		2000	数据总线: 8/16 位 多路传输总线模式/分离总线模式						
通用寄存器	1	32 位 × 32 寄存器							
主系统时钟	中(振荡频率)		•	倍主频) 或 fx = 2.5 )	兆赫兹 <b>(8</b> 倍主频 <b>)</b> ,				
子系统时钟	中(振荡频率)	晶体/外部时钟 (fxī	= 32.768 千赫兹)						
内部振荡器	<u></u>	f <sub>R</sub> = 200 千赫兹 (T	YP.)						
最小指令执	(行时间	50 ns (主时钟 (fxx	) = 20 MHz)						
DSP 功能		$32 \times 32 + 32 = 32$ $16 \times 16 = 32:50$	32 × 32 = 64: 200 至 250 ns (在 20 MHz) 32 × 32 + 32 = 32: 300 ns (在 20 MHz) 16 × 16 = 32: 50 至 100 ns (在 20 MHz) 16 × 16 + 32 = 32: 150 ns (在 20 MHz)						
I/O 端口		I/O: 128 (5V 耐压/	I/O: 128 (5V 耐压/N-ch 漏极开路输出可选: 60)						
定时器		16 位定时器/事件							
实时输出端	iΠ	6位×2通道	6 位 × 2 通道						
A/D 转换器	<u></u>	10 位分辨率 × 16	10 位分辨率 × 16 通道						
D/A 转换器	+	8位分辨率×2通	8位分辨率×2通道						
串行接口		UART/CSI: 1 UART/I <sup>2</sup> C 总线: 2 CSI: 4	UART/CSI: 1 通道 UART/I <sup>2</sup> C 总线: 2 通道 CSI: 4 通道						
DMA 控制	**************************************	4 通道 (传送目标:	4 通道 (传送目标:片上外围 I/O,内部 RAM,外部存储器)						
中断源		外部: <b>10 (10)<sup>±</sup></b> , 内	外部: 10 (10) <sup>it</sup> , 内部: 61						
省电功能		HALT/IDLE1/IDLE	HALT/IDLE1/IDLE2/STOP/子系统时钟/子 IDLE 模式						
复位		RESET 管脚输入,	RESET 管脚输入,看门狗计时器 2 (WDT2), 时钟监视器 (CLM), 低压检测器 (LVI)						
DCU		提供 (运行/中断)	提供 (运行/中断)						
工作电源电	1压	2.85 至 3.6 V	2.85 至 3.6 V						
运行环境温	l度	-40 至 +85°C	-40 至 +85°C						
封装形式		144-管脚 塑料 LQ	144-管脚 塑料 LQFP (紧密问距) (20 × 20 mm)						

注 括号中的数字代表能够解除 STOP 模式的外部中断数。

表 1-2. V850ES/JG2 产品列表

产品型号		μPD70F3715	μPD70F3716	μPD70F3717	μPD70F3718	μPD70F3719			
内部存储	闪存	128 KB	256 KB	384 KB	512 KB	640 KB			
器	RAM	12 KB	24 KB	32 KB	40 KB	48 KB			
存储空间	逻辑空间	64 MB							
	外部存储区	16 MB	16 MB						
外部总线接口		地址总线: 22 位 数据总线: 8/16 位 多路传输总线模式							
通用寄存器	T	32 位 × 32 寄存器							
主系统时包	中 (振荡频率)			倍主频) 或 fx = 2.5	兆赫兹 <b>(8</b> 倍主频 <b>)</b> ,				
子系统时钟	中(振荡频率)	晶体/外部时钟 (fxr	= 32.768 千赫兹)						
内部振荡器	T	f <sub>R</sub> = 200 千赫兹 (T	YP.)						
最小指令技	1.行时间	50 ns (主时钟 (fxx)	) = 20 MHz)						
DSP 功能		$32 \times 32 + 32 = 32$ $16 \times 16 = 32:50$	32 × 32 = 64: 200 至 250 ns (在 20 MHz) 32 × 32 + 32 = 32: 300 ns (在 20 MHz) 16 × 16 = 32: 50 至 100 ns (在 20 MHz) 16 × 16 + 32 = 32: 150 ns (在 20 MHz)						
I/O 端口		I/O: 84 (5V 耐压/N	I/O: 84 (5V 耐压/N-ch 漏极开路输出可选: 40)						
定时器		16 位定时器/事件记							
实时输出站	ŧП	6 位 × 1 通道							
A/D 转换器	Į	10 位分辨率 × 12 通道							
D/A 转换器	<u>.</u>	8位分辨率×2通	8位分辨率×2通道						
串行接口		UART/I <sup>2</sup> C 总线: 2 CSI: 3	UART/I <sup>2</sup> C 总线: 2 通道						
DMA 控制	器	4 通道 (传送目标:	4 通道 (传送目标:片上外围 I/O,内部 RAM,外部存储器)						
中断源		外部: 9 (9) <sup>2</sup> , 内部:	外部: 9 (9) <sup>2</sup> , 内部: 48						
省电功能		HALT/IDLE1/IDLE	HALT/IDLE1/IDLE2/STOP/子系统时钟/子 IDLE 模式						
复位		RESET 管脚输入,	RESET 管脚输入,看门狗计时器 2 (WDT2), 时钟监视器 (CLM), 低压检测器 (LVI)						
DCU		提供 (运行/中断)	提供 (运行/中断)						
工作电源电压		2.85 至 3.6 V							
运行环境温	温度	-40 至 +85°C							
封装形式		100-管脚 塑料 LQFP (紧密间距) (14×14 mm)							
			100-管脚 塑料 QFP (14×20 mm)						

注 括号中的数字代表能够解除 STOP 模式的外部中断数。

#### 1.2 功能

〇 最小指令执行时间: 50 ns (在主系统时钟频率 (fxx) 为 20 MHz 下运行时)

○ 通用寄存器: 32 位 × 32 寄存器

○ CPU 功能: 有符号数乘法运算 (16 × 16 → 32): 1 到 2 个时钟周期

有符号数乘法运算 (32 × 32 → 64): 1 到 5 个时钟周期

饱和运算(包括上溢及下溢检测功能) 32 位移位指令: 1 个时钟周期

位操作指令

长/短格式数据装载/存贮指令

○ 存储空间: 64 MB 线性地址空间 (用于存储程序和数据)

外部扩展: 最多达 16MB(包括 1MB 区域用作内部 ROM/RAM)

• 内部存储器: RAM: 12/24/32/40/48 KB (参考表 1-1)

闪存: 128/256/384/512/640 KB (参考 表 1-1)

• 外部总线接口: 独立总线/复用总线输出,可选

8/16 位 数据总线宽度可选功能

等待功能

可编程等待功能外部等待功能空闲状态功能总线保持功能

○ 中断和异常: 不可屏蔽中断: 2个

可屏蔽中断: 60 个 软件异常: 32 个 异常陷阱: 2 个

○ I/O: I/O 端口数: 128

○ 定时器功能: 16 位间隔定时器 M (TMM): 1 通道

16 位定时器/事件计数器 P (TMP): 9 通道 16 位定时器/事件计数器 Q (TMQ): 1 通道 钟表定时器: 1 通道 看门狗定时器: 1 通道

○ 实时输出端口: 6 位 × 2 通道

〇 串行接口: 异步串行接口 A (UARTA)

3线数据帧长度可变串行接口 B (CSIB)

I<sup>2</sup>C 总线接口 (I<sup>2</sup>C)

UARTA/CSIB: 1 通道
UARTA/I<sup>2</sup>C: 2 通道
CSIB/I<sup>2</sup>C: 1 通道
CSIB: 4 通道
UARTA: 1 通道

○ A/D 转换器: 10 位分辨率: 16 通道○ D/A 转换器: 8 位分辨率: 2 通道

○ DMA 控制器: 4 通道○ DCU (调试控制单元): JTAG 接口

○ 时钟发生器: 在主系统时钟或子系统时钟运行期间

7级 CPU 时钟 (fxx, fxx/2, fxx/4, fxx/8, fxx/16, fxx/32, fxt)

Clock-through 模式/PLL 模式可选

○ 内部振荡时钟: 200 kHz (TYP.)

○ 省电功能: HALT/IDLE1/IDLE2/STOP/子系统时钟/子 IDLE 模式

○ 封装形式: 144-管脚 塑料 LQFP(紧密间距) (20× 20)

## 1.3 应用领域

家庭影音、 打印机、 数字家电、其它消耗品

## 1.4 订购说明

产品型号	封装形式	内部闪存
μPD70F3720GJ-UEN-A	144-管脚 塑料 LQFP(紧密间距) (20× 20)	128 KB
μPD70F3721GJ-UEN-A	144-管脚 塑料 LQFP(紧密间距) (20× 20)	256 KB
μPD70F3722GJ-UEN-A	144-管脚 塑料 LQFP(紧密间距) (20× 20)	384 KB
μPD70F3723GJ-UEN-A	144-管脚 塑料 LQFP(紧密间距) (20× 20)	512 KB
μPD70F3724GJ-UEN-A	144-管脚 塑料 LQFP(紧密间距) (20× 20)	640 KB


**备注** 零件号码末端处带-A的产品为无铅产品。

### 1.5 管脚配置(俯视图)

144-管脚 塑料 LQFP(紧密间距) (20× 20)

μPD70F3720GJ-UEN-A μPD70F3722GJ-UEN-A μPD70F3724GJ-UEN-A

μPD70F3721GJ-UEN-A μPD70F3723GJ-UEN-A




#### 管脚名称

A0 至 A23: 地址总线 PDL0 至 PDL15: 端口 DL AD0 至 AD15: 地址/数据总线 RD: 读选通 ADTRG: A/D 触发器输入端 **REGC:** 稳压器控制 ANIO 至 ANI15: 模拟输入端 RESET: 复位 ANO0, ANO1: 模拟输出端 RTP00至RTP05, ASCKA0: 异步串行时钟 RTP10 至 RTP15: 实时输出端口 ASTB: 地址选通 RXDA0 至 RXDA3: 接收数据 AVREFO, AVREF1: 模拟参考电压 SCKB0 至 SCKB5: 串行时钟 模拟 Vss SCL00 至 SCL02: 串行时钟 AVss: BVDD: 总线接口电源 SDA00 至 SDA02: 串行数据 总线接口接地端 SIB0 至 SIB5: BVss: 串行输入 CLKOUT: 时钟输出端 SOB0 到 SOB5: 串行输出 <del>CS0</del> 至 <del>CS3</del>: 芯片选择 TIP00, TIP01, DCK: 调试时钟 TIP10, TIP11, DDI: 调试数据输入端 TIP20, TIP21, DDO: 调试数据输出端 TIP30, TIP31, DMS: 调试模式选择端 TIP40, TIP41, DRST: 调试复位端 TIP50, TIP51, 端口电源 EV<sub>DD</sub>: TIP60, TIP61, EVss: 端口接地端 TIP70, TIP71, FLMD0, FLMD1: 闪存编程模式 TIP80, TIP81, HLDAK: 总线保持应答 TIQ00 至 TIQ03: 定时器输入端 HLDRQ: 总线保持请求 TOP00, TOP01, INTP0 至 INTP8: 外部中断输入 TOP10, TOP11, KR0 至 KR7: 按键返回 TOP20, TOP21, NMI: 不可屏蔽中断请求 TOP30, TOP31, P00 至 P06: 端口 0 TOP40, TOP41, P10, P11: 端口1 TOP50, TOP51, P30 至 P39: 端口3 TOP60, TOP61, TOP70, TOP71, P40 至 P42: 端口4 P50 至 P55: 端口5 TOP80, TOP81, P60 至 P615: 端口6 TOQ00至 TOQ03: 定时器输出端 TXDA0 至 TXDA3: P70 至 P715: 端口7 发送数据 P80, P81: 端口8 V<sub>DD</sub>: 电源 接地 P90 至 P915: 端口9 Vss: WAIT: PCD0 至 PCD3: 端口 CD 等待 WR0: PCM0 至 PCM5: 端口 CM 低字节写选通 WR1: PCS0 至 PCS7: 端口 CS 高字节写选通 PCT0 至 PCT7: X1, X2: 端口 CT 主系统时钟晶振 XT1, XT2: PDH0 至 PDH7: 端口 DH 子系统时钟晶振

#### 1.6 功能框图

#### 1.6.1 内部框图



#### 1.6.2 内部功能单元

#### (1) CPU

该 CPU 使用五级流水线控制,确保了单时钟周期地址计算,算术逻辑运算,数据传送以及几乎所有其他指令的 处理。

另外,片上其他一些专用硬件,比如乘法器(16 位× 16 位  $\rightarrow$  32 位) 和桶式移位器 (32 位) 等,也提供了更快而复杂的数据处理功能。

#### (2) 总线控制单元 (BCU)

BCU 基于 CPU 获取的物理地址来启动所需的外部总线周期。在从外部存储空间取指并且 CPU 此时没有发送总线周期启动请求时,BCU 产生一个预取地址并预取该指令代码。并将该预取指令代码存放在指令队列中。

#### (3) ROM

这是一款 640/512/384/256/128KB 的闪存,对应的映射地址为 0000000H 至 009FFFFH/0000000H 至 007FFFFH/0000000H 至 005FFFFH/0000000H 至 003FFFFH/0000000H 至 001FFFFH.在取指其间,CPU 可以在一个时钟内现实对该存储区的访问。

#### (4) RAM

这是一款 12/24/32/40/48KB 的 RAM,对应的映射地址为 3FF3000H 至 3FFEFFFH/3FF5000H 至 3FFEFFFH/3FF7000H 至 3FFEFFFH/3FF9000H 至 3FFEFFFH.在数据存取期间, CPU 可以在一个时钟内现实对该 RAM 区的访问。

#### (5) 中断控制器 (INTC)

本控制器处理硬件中断需要(NMI、INTPO 至 INTP8)来自个片上外围硬件和外部硬件。8个中断优先级可分别对应这些中断请求,并且可以进行多重服务控制。

#### (6) 时钟发生器(CG)

主系统时钟振荡器产生主时钟振荡频率 (fx), 子系统时钟振荡器产生子系统时钟振荡频率 (fxr)。作为主系统时钟 频率 (fxx), fx与直通模式下同样使用并且在 PLL 模式下以 4 或 8 倍增加。

CPU 时钟频率 (fcpu) 有7种可选类型: fxx、fxx/2、fxx/4、fxx/8、fxx/16、fxx/32及fxT。

#### (7) 内部振荡器

在片上提供了一个内部振荡器。振荡频率为 200 千赫兹(TYP.)。该内部振荡器为看门狗定时器 2 及定时器 M 提供时钟源。

#### (8) 定时器/计数器

配备片上9通道定时器/事件计数器 P (TMP), 1通道16位定时器/事件计数器 Q (TMQ), 以及1通道16位间隔定时器 M (TMM)。

#### (9) 钟表定时器

该定时器用于计数时钟(32.768 kHz 的子系统时钟或来自预分频率器 3 的 fbRG32.768 kHz 时钟)的参考时间周期 (0.5 秒)的计数。钟表定时器也可用于主系统时钟的间隔计时器。

#### (10) 看门狗计时器 2

配备一片上看门狗定时器,用以监测意外程序循环、系统异常等。

不论是内部振荡器时钟,主系统时钟还是子系统时钟都可以选作看门狗定时器2的时钟源。

在溢出产生后,看门狗定时器会触发产生一个不可屏蔽中断请求信号(INTWDT2)或系统复位信号。

#### (11) 串行接口

V850ES/JJ2 内部集成了三种类型串行接口: 异步串行接口 A (UARTA), 3 线数据帧长度可变串行接口 B (CSIB), $I^2$ C 总线接口 ( $I^2$ C)。

对于 UARTA,数据是通过 TXDA0 至 TXDA3 管脚和 RXDA0 至 TXDA3 管脚进行传输的。

对于 CSIB,数据是通过 SOB0 至 SOB5 管脚和 SIB0 至 SIB5 管脚, SCKB0 至 SCKB5 管脚进行传输的。

对于 I<sup>2</sup>C, 数据是通过 SDA00 至 SDA02 管脚和 SCL00 to SCL02 管脚进行传输的。

#### (12) A/D 转换器

这是一个 10 位,具有 16 个模拟输入管脚的 A/D 转换器。采用逐次逼近法进行模数转换。

#### (13) D/A 转换器

配备一个2通道,8位分辨率的R-2R梯形网络片上D/A转换器。

#### (14) DMA 控制器

配备片上 4 通道 DMA 控制器。该控制器响应片上外围 I/O 设备中断请求,实现内部 RAM 与片上外围 I/O 设备之间的数据传输。

#### (15) 按键中断功能单元

按键中断请求信号可通过在键输入管脚(8通道)输入一个下降沿触发产生。

#### (16) 实时输出功能

当定时器比较寄存器信号匹配时,实时输出功能向输出锁存器传送一个预置6位数据。

#### (17) DCU (调试控制单元)

片上调试功能是通过运用 JTAG(联合测试行动组)通信规格来实现的。使用控制管脚输入电平和 OCDM 寄存器来实现通常端口功能与片上调试功能之间的切换。

## (18) 端口

以下列出通用端口功能及控制管脚功能。

端口	I/O	复用功能
P0	7位 I/O	定时器 I/O、NMI、外部中断、A/D 转换触发器、调试复位
P1	2位 I/O	D/A 转换器模拟输出
P3	10 位 I/O	外部中断、串行接口、计时器 I/O
P4	3位 I/O	串行接口
P5	6位 I/O	定时器 I/O、实时输出、键中断输入、串行接口、调试 I/O
P6	16 位 I/O	实时输出、串行接口、计时器 I/O
P7	16 位 I/O	A/D 转换器模拟输入端
P8	2位 I/O	串行接口、外部中断
P9	16 位 I/O	外部地址总线、串行接口、键中断输入、定时器 I/O、外部中断
PCD	4位 I/O	-
PCM	6位 I/O	外部控制信号
PCS	8位 I/O	芯片选择输出
PCT	8位 I/O	外部控制信号
PDH	8位 I/O	外部地址总线
PDL	16 位 I/O	外部地址/数据总线

## 第2章 管脚功能

## 2.1 管脚功能列表

以下介绍了 V850ES/JJ2 的管脚名称和功能。

有 4 种类型的管脚 I/O 缓冲器电源供给: AVREF0、 AVREF1、 BVDD、 及 EVDD、以下将介绍这些电源和管脚之间的关系。

表 2-1. 管脚 I/O 缓冲电源

电源	相关管脚
AV <sub>REF0</sub>	端口7
AV <sub>REF1</sub>	端口1
BV <sub>DD</sub>	端口 CD、CM、CS、CT、DH、DL
EV <sub>DD</sub>	RESET、端口 0、3 至 6、8、9

## (1) 端口管脚

(1/4)

管脚名称	管脚编号	I/O	功能	复用功能	
P00	6	I/O	端口 0 7-位 I/O 端口	TIP61/TOP61	
P01	7			TIP60/TOP60	
P02	17		输入/输出可用位操作位。 N-ch 漏极开路输出可用位操作。	NMI	
P03	18		5V 耐压。	INTP0/ADTRG	
P04	19			INTP1	
P05 **	20			INTP2/DRST	
P06	21			INTP3	
P10	3	I/O	端口 1	ANO0	
P11	4		2-位 I/O 端口 输入/输出可用位操作。	ANO1	
P30	25	I/O	端口3	TXDA0/SOB4	
P31	26		10-位 I/O 端口	RXDA0/INTP7/SIB4	
P32	27		输入/输出可用位操作。 N-ch 漏极开路输出可用位操作。	ASCKA0/SCKB4/TIP00/TOP00	
P33	28		5V耐压。	TIP01/TOP01	
P34	29			TIP10/TOP10	
P35	30			TIP11/TOP11	
P36	31			-	
P37	32			-	
P38	35			TXDA2/SDA00	
P39	36			RXDA2/SCL00	
P40	22	I/O	端口 4	SIB0/SDA01	
P41	23		3-位 I/O 端口 输入/输出可用位操作。	SOB0/SCL01	
P42	24		N-ch 漏极开路输出可用位操作。 5V 耐压。	SCKB0	
P50	37	37 I/O 端口 5	端口 5	TIQ01/KR0/TOQ01/RTP00	
P51	38	1	6-位 I/O 端口	TIQ02/KR1/TOQ02/RTP01	
P52	39		输入/输出可用位操作。 N-ch 漏极开路输出可用位操作。	TIQ03/KR2/TOQ03/RTP02/DDI	
P53	40		5V耐压。	SIB2/KR3/TIQ00/TOQ00/RTP03/ DDO	
P54	41				SOB2/KR4/RTP04/DCK
P55	42			SCKB2/KR5/RTP05/DMS	

注 包含下拉电阻。可通过清除 OCDM.OCDM0 位来断开连接。

(2/4)

管脚名称	管脚编	I/O	功能	(2/4) 复用功能
131 117	号	.,, 0	N IIC	∞/N NIC
P60	43	I/O	16-位 I/O 端口	RTP10
P61	44			RTP11
P62	45		输入/输出可用位操作。 N-ch 漏极开路输出可用位操作。	RTP12
P63	46		5V 耐压。	RTP13
P64	47			RTP14
P65	48			RTP15
P66	49			SIB5
P67	50			SOB5
P68	51			SCKB5
P69	52			TIP70/TOP70
P610	53	1		TIP71
P611	54			TOP71
P612	55			TIP80/TOP80
P613	56			TIP81/TOP81
P614	57			_
P615	58			-
P70	144	I/O	端口 7 16-位 I/O 端口	ANI0
P71	143			ANI1
P72	142		输入/输出可用位操作。	ANI2
P73	141	1		ANI3
P74	140			ANI4
P75	139			ANI5
P76	138			ANI6
P77	137			ANI7
P78	136			ANI8
P79	135			ANI9
P710	134			ANI10
P711	133			ANI11
P712	132			ANI12
P713	131			ANI13
P714	130			ANI14
P715	129			ANI15
P80	59	I/O	端口8	RXDA3/INTP8
P81	60		2-位 I/O 端口 输入/输出可用位操作。 N-ch 漏极开路输出可用位操作。 5V 耐压。	TXDA3

(3/4)

管脚名称	管脚编号	I/O	功能	复用功能
P90	61	I/O	端口 9	A0/KR6/TXDA1/SDA02
P91	62			A1/KR7/RXDA1/SCL02
P92	63		输入/输出可用位操作。 N-ch 漏极开路输出可用位操作。	A2/TIP41/TOP41
P93	64		5V 耐压。	A3/TIP40/TOP40
P94	65			A4/TIP31/TOP31
P95	66			A5/TIP30/TOP30
P96	67			A6/TIP21/TOP21
P97	68			A7/SIB1/TIP20/TOP20
P98	69			A8/SOB1
P99	70			A9/SCKB1
P910	71			A10/SIB3
P911	72			A11/SOB3
P912	73			A12/SCKB3
P913	74			A13/INTP4
P914	75			A14/INTP5/TIP51/TOP51
P915	76			A15/INTP6/TIP50/TOP50
PCD0	77	I/O	端口CD	_
PCD1	78		4-位 1/0 端口	_
PCD2	79		输入/输出可用位操作。	-
PCD3	80			-
PCM0	85	I/O	端口 CM	WAIT
PCM1	86		6-位 I/O 端口	CLKOUT
PCM2	87		输入/输出可用位操作。	HLDAK
PCM3	88			HLDRQ
PCM4	89			-
PCM5	90			_
PCS0	81	I/O	端口 CS	CS0
PCS1	82		8-位 I/O 端口	CS1
PCS2	83		输入/输出可用位操作。	CS2
PCS3	84			CS3
PCS4	91			-
PCS5	92			_
PCS6	93			-
PCS7	94			_

(4/4)

管脚名称	管脚编号	I/O	功能	复用功能
PCT0	95	I/O	端口 CT	WR0
PCT1	96		8-位 I/O 端口	WR1
PCT2	97		输入/输出可用位操作。	-
PCT3	98			-
PCT4	99			RD
PCT5	100			-
PCT6	101			ASTB
PCT7	102			=
PDH0	121	I/O	端口 DH	A16
PDH1	122		8-位 I/O 端口	A17
PDH2	123		输入/输出可用位操作。	A18
PDH3	124			A19
PDH4	125			A20
PDH5	126			A21
PDH6	127			A22
PDH7	128			A23
PDL0	105	I/O	端口 DL	AD0
PDL1	106		16-位 I/O 端口 输入/输出可用位操作。	AD1
PDL2	107	- -	荆八/荆山 J 用位探作。 	AD2
PDL3	108			AD3
PDL4	109			AD4
PDL5	110	•		AD5/FLMD1
PDL6	111			AD6
PDL7	112			AD7
PDL8	113			AD8
PDL9	114			AD9
PDL10	115			AD10
PDL11	116			AD11
PDL12	117			AD12
PDL13	118			AD13
PDL14	119			AD14
PDL15	120			AD15

# (2) 非端口管脚

(1/6)

管脚名称	管脚编 号	I/O	功能	(1/6) 复用功能
A0	61	输出	外部存储器的地址总线	P90/KR6/TXDA1/SDA02
A1	62		(使用不同的总线)	P91/KR7/RXDA1/SCL02
A2	63		N-ch漏极开路输出可选 5V耐压。	P92/TIP41/TOP41
A3	64			P93/TIP40/TOP40
A4	65			P94/TIP31/TOP31
A5	66			P95/TIP30/TOP30
A6	67			P96/TIP21/TOP21
A7	68			P97/SIB1/TIP20/TOP20
A8	69			P98/SOB1
A9	70			P99/SCKB1
A10	71			P910/SIB3
A11	72			P911/SOB3
A12	73			P912/SCKB3
A13	74			P913/INTP4
A14	75			P914/INTP5/TIP51/TOP51
A15	76			P915/INTP6/TIP50/TOP50
A16	121	输出	外部存储器的地址总线	PDH0
A17	122			PDH1
A18	123			PDH2
A19	124			PDH3
A20	125			PDH4
A21	126			PDH5
A22	127			PDH6
A23	128			PDH7
AD0	105	I/O	地址总线/外部存储器的数据总线	PDL0
AD1	106			PDL1
AD2	107			PDL2
AD3	108			PDL3
AD4	109			PDL4
AD5	110			PDL5/FLMD1
AD6	111			PDL6
AD7	112	]		PDL7
AD8	113	]		PDL8
AD9	114	]		PDL9
AD10	115	]		PDL10
AD11	116			PDL11
AD12	117	]		PDL12
AD13	118	]		PDL13
AD14	119	]		PDL14
AD15	120			PDL15
ADTRG	18	输入	A/D 转换器的外部触发输入, 5V 耐压	P03/INTP0

(2/6)

管脚名称	管脚编号	I/O	功能	复用功能
ANI0	144	输入	A/D 转换器的模拟电压输入	P70
ANI1	143			P71
ANI2	142	1		P72
ANI3	141			P73
ANI4	140	]		P74
ANI5	139	]		P75
ANI6	138			P76
ANI7	137			P77
ANI8	136			P78
ANI9	135			P79
ANI10	134			P710
ANI11	133			P711
ANI12	132			P712
ANI13	131			P713
ANI14	130			P714
ANI15	129			P715
ANO0	3	输出	A/D 转换器的模拟电压输出	P10
ANO1	4			P11
ASCKA0	27	输入	UARTAO 波特率时钟输入, 5V 耐压	P32/SCKB4/TIP00/TOP00
ASTB	101	输出	外部存储器的地址选通信号输出	PCT6
AV <sub>REF0</sub>	1	_	A/D 转换器的参考电压输入, 正向电源用于复选功能端口 7	-
AV <sub>REF1</sub>	5		D/A 转换器的参考电压输入, 正向电源用于复选功能端口 1	-
AVss	2	_	用于 A/D 和 D/A 转换的接地电位 (与 Vss 同电位)	-
BV <sub>DD</sub>	104	_	用于总线接口和复选功能端口的正向电源	_
BVss	103	-	用于总线接口和复选功能端口的接地电位	_
CLKOUT	86	输出	内部系统时钟输出	PCM1
CS0	81	输出	芯片选择输出	PCS0
CS1	82			PCS1
CS2	83			PCS2
CS3	84			PCS3
DCK	41	输入	调试时钟输入, 5V 耐压	P54/SOB2/KR4/RTP04
DDI	39	输入	调试数据输入端,5V 耐压	P52/TIQ03/KR2/TOQ03/RTP02
DDO *	40	输出	调试数据输出端 N-ch 漏极开路输出可选, 5 V 耐压	P53/SIB2/KR3/TIQ00/TOQ00/ RTP03
DMS	42	输入	调试模式选择输入,5V 耐压	P55/SCKB2/KR5/RTP05
DRST	20	输入	调试复位输入,5 V 耐压	P05/INTP2
EV <sub>DD</sub>	34	-	用于外部的正向电源(与 Voo 同电位)	-
EVss	33	-	用于外部的接地电位(与 Vss 同电位)	-
FLMD0	8	输入	闪存编程模式设定管脚	_
FLMD1	110			PDL5/AD5

注 在片上调试模式下, 高电平输出为强制性设定。

(3/6)

管脚名称	管脚编号	I/O	功能	复用功能
HLDAK	87	输出	总线保持确认输出	PCM2
HLDRQ	88	输入	总线保持请求输入	РСМ3
INTP0	18	输入	外部中断请求输入(可屏蔽,模拟噪声消除)。INTP3	P03/ADTRG
INTP1	19		管脚可选择模拟噪声消除/数字噪声消除。	P04
INTP2	20		5V 耐压	P05/DRST
INTP3	21			P06
INTP4	74			P913/A13
INTP5	75			P914/A14/TIP51/TOP51
INTP6	76			P915/A15/TIP50/TOP50
INTP7	26			P31/RXDA0/SIB4
INTP8	59			P80/RXDA3
KR0 <sup>±1</sup>	37	输入	按键中断输入(片上模拟噪声消除)	P50/TIQ01/TOQ01/RTP00
KR1 <sup>±1</sup>	38		5V 耐压	P51/TIQ02/TOQ02/RTP01
KR2 <sup>±1</sup>	39			P52/TIQ03/TOQ03/RTP02/DDI
KR3 <sup>±1</sup>	40			P53/SIB2/TIQ00/TOQ00/RTP03/DDO
KR4 <sup>±1</sup>	41			P54/SOB2/RTP04/DCK
KR5 <sup>±1</sup>	42			P55/SCKB2/RTP05/DMS
KR6 <sup>±1</sup>	61			P90/A0/TXDA1/SDA02
KR7 <sup>±1</sup>	62			P91/A1/RXDA1/SCL02
NMI <sup>推 2</sup>	17	输入	外部中断输入(非屏蔽,模拟噪声消除) 5 V 耐压	P02
RD	99	输出	外部存储器的读选通信号输出	PCT4
REGC	10	-	稳压器输出稳定电容(4.7μF)的连接	-
RESET	14	输入	系统复位输入	_
RTP00	37	输出	实时输出端口	P50/TIQ01/KR0/TOQ01
RTP01	38		N-ch 漏极开路输出可选	P51/TIQ02/KR1/TOQ02
RTP02	39		5V 耐压	P52/TIQ03/KR2/TOQ03/DDI
RTP03	40			P53/SIB2/KR3/TIQ00/TOQ00/DDO
RTP04	41			P54/SOB2/KR4/DCK
RTP05	42			P55/SCKB2/KR5/DMS
RTP10	43			P60
RTP11	44			P61
RTP12	45			P62
RTP13	46			P63
RTP14	47			P64
RTP15	48			P65

## 注 1. 在外部包含一个上拉电阻。

2. NMI 管脚和 P02 管脚可功能互换。复位后的功能为 P02 管脚。为了启动 NMI 管脚,把 PMC0.PMC02 位设置为 1。NMI 的初始设定为"无边沿检测"。使用 INTF0 及 INTR0 寄存器来选择 NMI 管脚有效边沿。

(4/6)

管脚名称	管脚编号	I/O	功能	复用功能
RXDA0	26	输入	串行接收数据输入(UARTA0 至 UARTA3)	P31/INTP7/SIB4
RXDA1	62		5 V 耐压	P91/A1/KR7/SCL02
RXDA2	36			P39/SCL00
RXDA3	59			P80/INTP8
SCKB0	24	I/O	串行时钟 I/O(CSIB0 至 CSIB5)	P42
SCKB1	70		N-ch 漏极开路输出可选	P99/A9
SCKB2	42		5V耐压	P55/KR5/RTP05/DMS
SCKB3	73			P912/A12
SCKB4	27			P32/ASCKA0/TIP00/TOP00
SCKB5	51			P68
SCL00	36	I/O	串行时钟 I/O (I <sup>2</sup> C00 至 I <sup>2</sup> C02)	P39/RXDA2
SCL01	23		N-ch 漏极开路输出可选	P41/SOB0
SCL02	62		5V耐压	P91/A1/KR7/RXDA1
SDA00	35	I/O	串行发送/接收数据 I/O (I <sup>2</sup> C00 至 I <sup>2</sup> C02)	P38/TXDA2
SDA01	22		N-ch 漏极开路输出可选	P40/SIB0
SDA02	61		5V耐压	P90/A0/KR6/TXDA1
SIB0	22	输入	串行接收数据输入(CSIB0 至 CSIB5)	P40/SDA01
SIB1	68		5 V 耐压	P97/A7/TIP20/TOP20
SIB2	40	1		P53/KR3/TIQ00/TOQ00/RTP03/DDO
SIB3	71			P910/A10
SIB4	26			P31/RXDA0/INTP7
SIB5	49			P66
SOB0	23	输出	串行发送数据输出(CSIB0 至 CSIB5)	P41/SCL01
SOB1	69		N-ch 漏极开路输出可选	P98/A8
SOB2	41		5∨耐压	P54/KR4/RTP04/DCK
SOB3	72			P911/A11
SOB4	25			P30/TXDA0
SOB5	50			P67
TIP00	27	输入	外部事件计数输入/捕捉触发输入/外部触发输入 (TMP0),5 V 耐压	P32/ASCKA0/SCKB4/TOP00
TIP01	28		捕捉触发输入(TMP0), 5 V 耐压	P33/TOP01
TIP10	29		外部事件计数输入/捕捉触发输入/外部触发输入(TMP1), 5V 耐压	P34/TOP10
TIP11	30		捕捉触发输入(TMP1), 5V 耐压	P35/TOP11
TIP20	68		外部事件计数输入/捕捉触发输入/外部触发输入(TMP2), 5V 耐压	P97/A7/SIB1/TOP20
TIP21	67		捕捉触发输入(TMP2), 5V 耐压	P96/A6/TOP21
TIP30	66		外部事件计数输入/捕捉触发输入/外部触发输入(TMP3), 5V 耐压	P95/A5/TOP30
TIP31	65		捕捉触发输入(TMP3), 5V 耐压	P94/A4/TOP31
TIP40	64		外部事件计数输入/捕捉触发输入/外部触发输入(TMP4), 5V 耐压	P93/A3/TOP40

(5/6)

管脚名称	管脚编号	I/O	功能	复用功能
TIP41	63	输入	捕捉触发输入(TMP4), 5V 耐压	P92/A2/TOP41
TIP50	76		外部事件计数输入/捕捉触发输入/外部触发输入(TMP5), 5V 耐压	P915/A15/INTP6/TOP50
TIP51	75		捕捉触发输入(TMP5), 5V 耐压	P914/A14/INTP5/TOP51
TIP60	7		外部事件计数输入/捕捉触发输入/外部触发输入(TMP6), 5V 耐压	P01/TOP60
TIP61	6		捕捉触发输入(TMP6), 5V 耐压	P00/TOP61
TIP70	52		外部事件计数输入/捕捉触发输入/外部触发输入(TMP7), 5V 耐压	P69/TOP70
TIP71	53		捕捉触发输入(TMP7), 5V 耐压	P610
TIP80	55		外部事件计数输入/捕捉触发输入/外部触发输入(TMP8), 5V 耐压	P612/TOP80
TIP81	56		捕捉触发输入(TMP8), 5V 耐压	P613/TOP81
TIQ00	40		外部事件计数输入/捕捉触发输入/外部触发输入(TMQ0), 5 V 耐压	P53/SIB2/KR3/TOQ00/RTP03/ DDO
TIQ01	37		捕捉触发输入(TMQ0), 5V 耐压	P50/KR0/TOQ01/RTP00
TIQ02	38			P51/KR1/TOQ02/RTP01
TIQ03	39			P52/KR2/TOQ03/RTP02/DDI
TOP00	27	输出	计时器输出 (TMP0)	P32/ASCKA0/SCKB4/TIP00
TOP01	28		N-ch 漏极开路输出可选, 5 V 耐压	P33/TIP01
TOP10	29		计时器输出 (TMP1)	P34/TIP10
TOP11	30		N-ch 漏极开路输出可选, 5 V 耐压	P35/TIP11
TOP20	68		计时器输出 (TMP2)	P97/A7/SIB1/TIP20
TOP21	67		N-ch 漏极开路输出可选, 5 V 耐压	P96/A6/TIP21
TOP30	66		计时器输出 (TMP3)	P95/A5/TIP30
TOP31	65		N-ch 漏极开路输出可选, 5 V 耐压	P94/A4/TIP31
TOP40	64		计时器输出 (TMP4)	P93/A3/TIP40
TOP41	63		N-ch 漏极开路输出可选, 5 V 耐压	P92/A2/TIP41
TOP50	76		计时器输出 (TMP5)	P915/A15/INTP6/TIP50
TOP51	75		N-ch 漏极开路输出可选, 5 V 耐压	P914/A14/INTP5/TIP51
TOP60	7		计时器输出 (TMP6)	P01/TIP60
TOP61	6		N-ch 漏极开路输出可选, 5 V 耐压	P00/TIP61
TOP70	52		计时器输出 (TMP7)	P69/TIP70
TOP71	54		N-ch 漏极开路输出可选, 5 V 耐压	P611
TOP80	55		计时器输出 (TMP8)	P612/TIP80
TOP81	56		N-ch 漏极开路输出可选, 5 V 耐压	P613/TIP81
TOQ00	40	输出	计时器输出 (TMQ0)	P53/SIB2/KR3/TIQ00/RTP03/DDO
TOQ01	37	- - - 1	N-ch 漏极开路输出可选	P50/TIQ01/KR0/RTP00
TOQ02	38		5V耐压	P51/RTP01/KR1/TIQ02
TOQ03	39			P52/TIQ03/KR2/RTP02/DDI
TXDA0	25	输出	串行发送数据输出 (UARTA0 至 UARTA3)	P30/SOB4
TXDA1	61		N-ch 漏极开路输出可选	P90/A0/KR6/SDA02
TXDA2	35		5 V 耐压	P38/SDA00
TXDA3	60	1		P81

(6/6)

管脚名称	管脚编号	I/O	功能	复用功能	
V <sub>DD</sub>	9	_	用于内部的正向电源管脚	_	
Vss	11	_	用于内部的接地电平	-	
WAIT	85	输入	外部等待输入	PCM0	
WR0	95	输出	外部存储器的写选通(较低的8位)	PCT0	
WR1	96		外部存储器的写选通(较高的8位)	PCT1	
X1	12	输入	用于主系统时钟的振荡器连接	=	
X2	13	_		-	
XT1	15	输入	用于子系统时钟的振荡器连接	-	
XT2	16	_		-	

## 2.2 管脚状态

在不同模式下的管脚操作状态如下所述。

表 2-2. 在不同模式下的管脚操作状态

管脚名称	当电源开启 时 <sup>推 1</sup>	在复位期间 (除了 电源开启时)	HALT 模式 <sup>±2</sup>	IDLE1、 IDLE2、 子-IDLE 模式 <sup>#2</sup>	STOP 模 式 <sup>推2</sup>	空闲 状态 <sup>推3</sup>	总线保持
P05/DRST	下拉	下拉 <sup>推 4</sup>	保持	保持	保持	保持	保持
P10/ANO0, P11/ANO1	未定义	Hi-Z(高阻)	保持	保持	Hi-Z(高阻)	保持	保持
P53/DDO		Hi-Z <sup>推5</sup>	保持	保持	保持	保持	保持
AD0至AD15	Hi-Z <sup>推6</sup>	Hi-Z <sup>±6</sup>	注 7、8	Hi-Z(高阻)	Hi-Z(高阻)	保持	Hi-Z(高阻)
A0至 A15			未定义 <sup>推7、9</sup>				
A16至 A23			未定义 <sup>推7</sup>				
WAIT			-	-	-	-	_
CLKOUT			操作	L	L	操作	操作
WR0, WR1			H <sup>推7</sup>	Н	Н	Н	Hi-Z(高阻)
RD							
ASTB							
HLDAK			操作 <sup>推7</sup>				L
HLDRQ				_	_	-	操作
CS0 至 CS3			H <sup>推7</sup>	Н	Н	保持	Hi-Z(高阻)
其他端口管脚	Hi-Z(高阻)	Hi-Z(高阻)	保持	保持	保持	保持	保持

- 注 1. 当电源启动,经过1毫秒的清除后电源电压达到工作电源电压范围(下限)。
  - 2. 当复选功能工作时进行操作。
  - 3. 在分离总线模式下,可在 T2 状态显示后插入一个空闲状态的管脚状态。在多路传输总线模式下,可在 T3 状态显示后插入一个空闲状态的管脚状态。
  - **4.** 在外部复位时下拉。通过看门狗计时器,时钟监控等进行内部复位期间,这个管脚的状态与通过 OCDM.OCDM0 位设定的状态不同。
  - **5.** DDO 输出专门用于片上调试模式。
  - 6. 总线控制管脚和端口管脚可功能复选,因此它们被初始化为输入模式(端口模式)。
  - 7. 在 DMA 操作过程中,甚至可以工作在 HALT 模式下。
  - 8. 分离总线模式下: Hi-Z 多路传输总线模式下: 未定义
  - 9. 分离总线模式下

## **备注** Hi-Z: 高阻

保持: 在迅速进行的外部总线循环之前的状态被保持。

L: 低电平输出H: 高电平输出

-: 无采样的输入 (不被确认)

# 2.3 管脚 I/O 电路类型,I/O 缓冲器电源和未使用管脚的连接

(1/3)

管脚	复用功能	管脚编号	I/O 电路类型	推荐的连接
P00	TIP61/TOP61	6	10-D	输入: 通过一个电阻单独连接到 EVDD 或
P01	TIP60/TOP60	7		EVss。
P02	NMI	17		输出: 保留断开。
P03	INTP0/ADTRG	18		
P04	INTP1	19		
P05	INTP2/DRST	20	10-N	输入: 通过一个电阻单独连接到 EVss。 禁止固定为 Voo 电平。 输出: 保留断开。 在 RESET 管脚复位后的内部下拉。
P06	INTP3	21	10-D	输入: 通过一个电阻单独连接到 EVDD 或 EVss。 输出: 保留断开。
P10, P11	ANO0, ANO1	3, 4	12-D	输入:       通过一个电阻单独连接到 AVREF1 或 AVss。         输出:       保留断开。
P30	TXDA0/SOB4	25	10-G	输入: 通过一个电阻单独连接到 EVDD 或
P31	RXDA0/INTP7/SIB4	26	10-D	EVss.
P32	ASCKA0/SCKB4/TIP00	27		输出: 保留断开。
P33	TIP01/TOP01	28		
P34	TIP10/TOP10	29		
P35	TIP11/TOP11	30		
P36	-	31	10-G	
P37	-	32		
P38	TXDA2/SDA00	35	10-D	
P39	RXDA2/SCL00	36		
P40	SIB0/SDA01	22		
P41	SOB0/SCL01	23		
P42	SCKB0	24		
P50	TIQ01/KR0/TOQ01/RTP00	37		
P51	TIQ02/KR1/TOQ02/RTP01	38		
P52	TIQ03/KR2/TOQ03/RTP02/DDI	39		
P53	SIB2/KR3/TIQ00/TOQ00/RTP03/ DDO	40		
P54	SOB2/KR4/RTP04/DCK	41		
P55	SCKB2/KR5/RTP05/DMS	42		


(2/3)

EE	(2/3)								
管脚	复用功能	管脚编号	I/O 电路类型		推荐的连接				
P60 至 P65	RTP10至RTP15	43至48	10-G	输入:					
P66	SIB5	49	10-D	输出:	EVss。 保留断开。				
P67	SOB5	50	10-G	111111111111111111111111111111111111111	(八田 <i>时</i> ) 71。				
P68	SCKB5	51	10-D						
P69	TIP70/TOP70	52							
P610	TIP71	53							
P611	TOP71	54	10-G						
P612	TIP80/TOP80	55	10-D						
P613	TIP81/TOP81	56							
P614, P615	=	57, 58	10-G						
P70至 P715	ANIO 至 ANI15	144 至 129	11-G	输入:输出:	通过一个电阻单独连接到 AVREFO 或 AVss。 保留断开。				
P80	RXDA3, INTP8	59	10-D	输入:					
P81	TXDA3	60	10-G	tA III	EVss。				
P90	A0/KR6/TDXA1/SDA02	61	10-D	输出:	保留断开。				
P91	A1/KR7/RXDA1/SCL02	62							
P92	A2/TIP41/TOP41	63							
P93	A3/TIP40/TOP40	64							
P94	A4/TIP31/TOP31	65							
P95	A5/TIP30/TOP30	66							
P96	A6/TIP21/TOP21	67							
P97	A7/SIB1/TIP20/TOP20	68							
P98	A8/SOB1	69	10-G						
P99	A9/SCKB1	70	10-D						
P910	A10/SIB3	71							
P911	A11/SOB3	72	10-G						
P912	A12/SCKB3	73	10-D						
P913	A13/INTP4	74							
P914	A14/INTP5/TIP51/TOP51	75							
P915	A15/INTP6/TIP50/TOP50	76							
PCD0至PCD3	-	77至80	5	输入:	通过一个电阻单独连接到 BVpp 或				
PCM0	WAIT	85			BVss.				
PCM1	CLKOUT	86		输出:	保留断开。				
PCM2	HLDAK	87							
PCM3	HLDRQ	88							
PCM4, PCM5	-	89, 90							
PCS0至PCS3	CS0 至 CS3	81至84							
PCS4至PCS7	-	91至94							

(3/3)

管脚	复用功能	管脚编号	I/O 电路类型	推荐的连接
PCT0, PCT1	WR0, WR1	95, 96	5	输入: 通过一个电阻单独连接到 BV pp 或
PCT2, PCT3	_	97, 98		BVss.
PCT4	RD	99		输出: 保留断开。
PCT5	_	100		
PCT6	ASTB	101		
PCT7	-	102		
PDH0至	A16至 A23	121 至		
PDH7		128		
PDL0 至 PDL4	AD0 至 AD4	105 至 109		
PDL5	AD5/FLMD1	110		
PDL6 至	AD6至AD15	111 至 120		
PDL15				
AV <sub>REF0</sub>	_	1	_	总是把这个管脚连接到电源上(待机模式下
AV <sub>REF1</sub>	-	5	_	也是如此)。
AVss	-	2	-	总是把这个管脚直接接地(待机模式下也是 如此)。
BVDD	-	104	_	总是把这个管脚连接到电源上(待机模式下 也是如此)。
BVss	-	103	_	总是把这个管脚直接接地(待机模式下也是 如此)。
EV <sub>DD</sub>	-	34	-	总是把这个管脚连接到电源上(待机模式下 也是如此)。
EVss	-	33	-	总是把这个管脚接地(待机模式下也是如 此)。
FLMD0	_	8	-	在非闪存编程模式下连接到 Vss。
REGC	_	10	-	连接稳压器输出稳定电容 (4.7 μF)
RESET	-	14	2	-
V <sub>DD</sub>	-	9	_	总是把这个管脚连接到电源上(待机模式下 也是如此)。
Vss	-	11	-	总是把这个管脚直接接地(待机模式下也是 如此)。
X1	-	12	_	-
X2	-	13	_	-
XT1	=	15	16	连接到 Vss。
XT2	_	16	16	保留断开。

图 2-1. 管脚 I/O 电路



注 在端口模式下不具有回滞特性。

## 2.4 注意事项

当系统上电时,即便是在复位期间,下面所列管脚可能会短时输出一未定义电平。

- P10/ANO0 管脚
- P11/ANO1 管脚
- P53/SIB2/KR3/TIQ00/TOQ00/RTP03/DDO 管脚

## 第3章 CPU 功能

V850ES/JJ2 CPU 基于 RISC 体系结构构建,通过使用 5 级流水线控制,几乎所有指令都可以在一个时钟周期内完成执行。

# 3.1 功能

〇 最小指令执行时间: 50 ns (在 20 MHz 时钟频率下运行时)

30.5 μs(在子系统时钟频率 (fxτ) = 32.768 KHz 下运行)

○ 存储空间 程序存储空间(物理地址): 64 MB 线性地址空间

数据存储空间(逻辑地址): 4 GB 线性地址空间

- 通用寄存器: 32 位 × 32 寄存器
- 〇 内部 32 位体系结构
- 5 级流水线控制
- 〇 乘法/除法指令
- 饱和运算指令
- 32 位移位指令: 1 个时钟周期
- 〇 长/短格式数据装载/存贮指令
- 〇 四种类型位操作指令
  - SET1
  - CLR1
  - NOT1
  - TST1

## 3.2 CPU 寄存器组

V850ES/JJ2 微控制器的寄存器分为两类:通用程序寄存器和专用系统寄存器。所有寄存器的数据宽度都是 32 位。 欲了解详细内容,可参见 V850ES 结构体系用户手册。

#### (1) 程序寄存器组 (2) 系统寄存器组 31 (零寄存器) **EIPC** (中断状态保存寄存器) r0 (汇编程序保留寄存器) **EIPSW** (中断状态保存寄存器) r2 r3 (堆栈指针(SP)) FEPC (NMI状态保存寄存器) r4 (全局指针(GP)) (NMI状态保存寄存器) **FEPSW** (文本指针(TP)) r5 r6 ECR (中断源寄存器) r7 r8 PSW (程序状态字) r9 r10 CTPC (CALLT 执行状态保存寄存器) r11 CTPSW CALLT 执行状态保存寄存器) r12 r13 DBPC (异常/调试陷阱状态保存寄存器) r14 DBPSW (异常/调试陷阱状态保存寄存器) r15 r16 (CALLT基址指针) CTBP r17 r18 r19 r20 r21 r22 r23 r24 r25 r26 r27 r28 r29 (元素指针(EP)) r30 r31 (链接指针(LP)) PC (程序计数器)

#### 3.2.1 程序寄存器组

程序寄存器包括通用寄存器和程序计数器。

#### (1) 通用寄存器(r0 至 r31)

共有 32 个通用寄存器,r0 至 r31,可供使用。其中任何一个寄存器均可用来存放数据变量或者是地址变量。但是,必须注意寄存器 r0 和 r30 在指令中的隐含用法,在使用它们的时候要注意一些。 寄存器 r0 中存放的数据 始终为 0,用于那些使用数据 0 的操作或者 0 偏移量寻址。 寄存器 r30 在 SLD 和 SST 指令访问存储空间时用作 基址指针。 而寄存器 r1, r3 至 r5 以及 r31 隐含用于汇编编译器和 C 编译器。在使用这些寄存器时,为保护起见,应该先将其中内容保存起来,在使用完毕后再恢复其中内容。寄存器 r2 有时用于实时 OS,如果实时 OS 没有用到 r2,则该寄存器可以作变量寄存器之用。

名称	用法	操作	
r0	零寄存器	始终存放数据 0。	
r1	汇编程序保留寄存器	用作工作寄存器以创建 32 位立即数	
r2	用作地址变量/数据变量寄存器(如果实时 OS	没有使用寄存器 r2)	
r3	堆栈指针	在功能调用时用于创建堆栈	
r4	全局指针       用于访问数据区中的全局变量		
r5	文本指针	用作指示文本域起始地址寄存器(该区域为程序代码存放区域)	
r6 至 r29	地址变量/数据变量寄存器		
r30	元素指针	用作访问存储器的基指指针	
r31	链接指针 在编译器调用功能时用该寄存器		
PC	程序计数器	在程序执行期间存放指令地址	


表 3-1. 程序寄存器

备注 需要更进一步了解有关寄存器 r1, r3 至 r5 以及 r31 在汇编编译器和 C 编译器中的应用,可以参见 CA850 (C 编译器程序包) 汇编语言用户手册。

#### (2) 程序计数器 (PC)

程序计数器存放指令执行期间的指令地址。该寄存器较低的 26 位有效。第 31 至 26 位固定为 0。即使第 25 位向第 26 位有进位也将忽略不计。

第0为固定为0,这也就意味着程序执行不可能传送到奇地址处。



## 3.2.2 系统寄存器组

系统寄存器控制 CPU 的状态并存放中断信息。

这些寄存器可以由系统寄存器的装载/存储指令(LDSR 和 STSR)进行读写,使用的系统寄存器号列于下表。

表 3-2. 系统寄存器号

系统寄存	系统寄存器名称	操作	数说明
器号		LDSR 指令	STSR 指令
0	中断状态保存寄存器 (EIPC) <sup>±1</sup>	√	√
1	中断状态保存寄存器 (EIPSW) <sup>推1</sup>	V	√
2	NMI 状态保存寄存器 (FEPC) <sup>±1</sup>	√	√
3	NMI 状态保存寄存器 (FEPSW) <sup>推1</sup>	√	√
4	中断源寄存器(ECR)	×	<b>V</b>
5	程序状态字(PSW)	$\sqrt{}$	<b>V</b>
6至15	将来功能扩展预留寄存器(如果对这些寄存器进行访问,不能保证操作的有效性)	×	×
16	CALLT 指令执行状态保存寄存器 (CTPC)	√	√
17	CALLT 指令执行状态保存寄存器(CTPSW)	√	√
18	异常/调试陷阱状态保存寄存器 (DBPC)	√ <u>¥</u> 2	√ <sup>½± 2</sup>
19	异常/调试陷阱状态保存寄存器(DBPSW)	√2 2	√ <b>ž 2</b>
20	CALLT 指令基址指针(CTBP)	$\sqrt{}$	<b>V</b>
21 至 31	将来功能扩展预留寄存器(如果对这些寄存器进行访问,不能保证操作的有效性)	×	×

- **1.** 由于只有一组这样中断状态保存寄存器可用,所以,如果允许多重中断,这些寄存器的内容必须在程序中通过编程加以保存。
  - 2. 对这些寄存器的访问,只有在执行 DBTRAP 指令或非法操作码与 DBRET 指令的间隔期间才能进行。

注意事项 即使 EIPC 或 FEPC 寄存器,或 CTPC 寄存器的第 0 位由 CTPC 指令设置为 1 了,在中断服务完成后,程序执行由 RETI 指令返回到主程序时,第 0 位仍然会被忽略(这是因为 PC 的第 0 位是固定为 0 的)。这样,对寄存器 EIPC, FEPC 以及 CTPC 就设置了一个偶数值(第 0 位 = 0)。

**备注** √: 表示可以访问

x: 表示禁止访问

## (1) 中断状态保存寄存器(EIPC 和 EIPSW)

寄存器 EIPC 和 EIPSW 用于在产生中断时保存相关状态。

如果产生的是软件异常或者是可屏蔽中断,那么就将程序计数器(PC)中的内容保存到 EIPC 寄存器中,将程序状态字(PSW)中的内容保存到 EIPSW 寄存器中(如果产生的是不可屏蔽中断,那么就将这些相应寄存器内容保存到 NMI 状态保存寄存器(FEPC 及 FEPSW)中去。


当有软件异常或者是可屏蔽中断产生时,就将正在执行指令的下一条指令地址保存到寄存器 EIPC 中。 有些指令除外(可参见 19.8 指令执行期间 CPU 不响应中断的指令)。

将 PSW 当前内容保存到 EIPSW 寄存器中去。

由于只有一组这样中断状态保存寄存器可用,所以,当允许多重中断,这些寄存器的内容必须在程序中通过编程加以保存。

EIPC 的第 31 位至第 26 位以及 EIPSW 的第 31 位至第 8 位作为保留位用于将来功能扩展(这些位始终固定为 0 值)。

通过 RETI 指令,将寄存器 EIPC 的值恢复到 PC中,寄存器 EIPSW 的值恢复到 PSW 中。



## (2) NMI 状态保存寄存器(FEPC 和 FEPSW)

寄存器 FEPC 和 FEPSW 用于在产生不可屏蔽中断(NMI)时保存相关状态。


如果有不可屏蔽中断 NMI 产生时,那么就将程序计数器(PC)中的内容保存到 FEPC 寄存器中,将程序状态字 (PSW)中的内容保存到 FEPSW 寄存器中。

当有不可屏蔽中断 NMI 产生时,就将正在执行指令的下一条指令地址保存到寄存器 FEPC 中。 有些指令除外。 将 PSW 当前内容保存到 FEPSW 寄存器中去。

由于只有一组这样 NMI 状态保存寄存器可用,所以,当允许多重中断时,这些寄存器的内容必须在程序中通过编程加以保存。


FEPC 的第 31 位至第 26 位以及 FEPSW 的第 31 位至第 8 位作为保留位用于将来功能扩展(这些位始终固定为 0 值)。

通过 RETI 指令,将寄存器 FEPC 的值恢复到 PC 中,寄存器 FEPSW 的值恢复到 PSW 中。



## (3) 中断源寄存器(ECR)

如果有异常或中断产生,那么,中断源寄存器(ECR)中就存放该异常或中断信息。该寄存器存放的是每一个中断源的异常代码。由于该寄存器是只读寄存器,所以,不能通过 LDSR 指令将数据写入其中。



## (4) 程序状态字(PSW)

备注

也请参阅下页的注(释)。

程序状态字(PSW)是一个指示程序状态(指令执行结果)和 CPU 状态的这些标志位的集合体。

如果通过 LDSR 指令更改了该寄存器某一位的内容,那么,在 LDSR 指令完成后,该新内容就会立即生效。但是,如果将 ID 标志位设为 1,那么在 LDSR 执行期间,中断请求将得不到应答。

8 7 6 5 4 3 2 1 0

该寄存器的第31位至第8位作为保留位用于将来功能扩展(这些位始终固定为0值)。

(1/2)

PSW		RFU NP EP ID SAT CY OV S Z 缺省值 00000020H			
位号	标志名称	含义			
31至8	RFU	保留区域。固定为0。			
7	NP	标示正在服务一个不可屏蔽中断(NMI)。当响应 NMI 中断请求时,该位置 1,禁止多重中断。 0: 没有服务 NMI 中断。 1: 正在服务 NM 中断。			
6	EP	象征着正在处理异常。当异常发生时,该位设为 1。即使该位被设置,中断请求仍然被确认。 0:没有处理异常。 1:正在处理异常。			
5	ID	标示是否响应可屏蔽中断。 0: 允许中断。 1: 禁止中断。			
4	SAT *	标示饱和运算指令结果溢出且饱和。由于该位为一累积标志位,所以,当饱和运算指令结果饱和时,该位便置 1,即便是下一个运算结果没有饱和,该位也不会清 0。请使用 LDSR 指令将该位清 0。在执行一算术运算时,该位既不置 1,也不清 0。 0:没有饱和 1:饱和			
3	CY	标示运算结果有无进位或借位产生。 0: 无进位或借位产生。 1: 有进位或借位产生。			
2	OV <sup>#</sup>	标示在运算过程中有无溢出。 0: 没有溢出出现。 1: 有溢出出现。			
1	S <sup>#</sup>	标示操作结果是否为负数。 0: 结果为正数或零。 1: 结果为负数。			
0	Z	标示运算结果是否为 0。 0: 结果不为 0。 1: 结果为 0。			

53

(2/2)

注 执行饱和处理的操作结果取决于标志位 OV 和 S 的内容。在饱和运算执行时,只有当 OV 标志位置 1 时,SAT 标志位才置为 1。

运算结果状态	标志位状态			饱和处理的运算结果
	SAT	OV	S	
超过最大正数值	1	1	0	7FFFFFFH
超过最大负数值	1	1	1	80000000H
正 (没有超过最大值)	运算前保持该值	0	0	运算结果为其自身
负(没有超过最大值)			1	

## (5) CALLT 指令执行状态保存寄存器(CTPC 和 CTPSW)


寄存器 CTPC 和 CTPSW 是 CALLT 指令执行时状态保存寄存器。

当执行 CALLT 指令时,程序计数器(PC)中的内容就保存到 CTPC 寄存器中,程序状态字(PSW)中的内容保存到 CTPSW 寄存器中。

寄存器 CTPC 中保存的内容是 CALLT 指令下一条指令的地址。

PSW 寄存器的当前内容保存到 CTPSW 寄存器中。

CTPSW 的第 31 位至第 26 位以及 CTPSW 的第 31 位至第 8 位作为保留位用于将来功能扩展(这些位始终固定为 0 值)。



# (6) 异常/调试陷阱状态保存寄存器 (DBPC 和 DBPSW)

寄存器 DBPC 和 DBPSW 是异常/调试陷阱状态保存寄存器。

如果有异常陷阱或者调试陷阱产生,那么就将程序计数器(PC)中的内容保存到 DBPC 寄存器中,将程序状态字 (PSW)中的内容保存到 DBPSW 寄存器中去。


在异常陷阱或者调试陷阱产生时,保存到 DBPC 寄存器中的内容是正在执行指令的下一条指令的地址。

PSW 寄存器的当前内容保存到 DBPSW 寄存器中。

只有在 DBTRAP 指令或非法操作码与 DBRET 指令执行的间隔期间,才能对该寄存器进行读写。


DBPC 的第 31 位至第 26 位以及 DBPSW 的第 31 位至第 8 位作为保留位用于将来功能扩展(这些位始终固定为 0 值)。

通过 DBRET 指令,将 DBPC 的值恢复到 PC 中以及 DBPSW 的值恢复到 PSW 中。



#### (7) CALLT 指令基址指针(CTBP)

CALLT 指令基址指针(CTBP)用于指定表地址或者生成一个目标地址(第 0 位固定为 0 值)。 寄存器第 31 位至第 26 位作为保留位用于将来功能扩展(这些位固定为 0 值)。



## 3.3 操作模式

V850ES/JJ2有如下几种操作模式。

## (1) 正常操作模式

在这种操作模式下,系统复位释放后,总线接口关联的各个管脚均设置为端口模式。程序执行传送到内部 ROM 中复位入口地址处,然后开始执行指令。

#### (2) 闪存编程模式

在这种操作模式下,通过使用闪存编程器可以对内部闪存进行编程。

#### (3) 片上调试模式

V850ES/JJ2 带有片上调试功能来实现 JTAG(联合测试行动组)通信规格。要了解详细情况,可参见**第二十七章 片上调试功能**。

## 3.3.1 操作模式的指定

通过使用 FLMD0 和 FLMD1 这 2 个管脚来指定操作模式。

在通常操作模式下,当复位释放后,在FLMD0管脚有一低电平信号输入。

在闪存编程模式下,如果连接了闪存编程器,则就有一高电平由闪存编程器输入到 FLMD0 管脚。 但是,在自编程模式下,该高电平信号必需由外部电路输入。

复位原	<b>后操作</b>	复位后操作模式
FLMD0	FLMD1	
L	×	正常操作模式
Н	L	闪存编程模式
Н	Н	禁止设置

**备注** L: 低电平输入

H: 高电平输入

×: 不美心

## 3.4 地址空间

#### 3.4.1 CPU 地址空间

对于指令寻址,多达 16MB 的外部储存区域和内部 ROM 区域以及内部 RAM 区域的总和,由最多可达 64MB 的线性地址空间(程序空间)所支持。有多达 4 GB 的线性地址空间(数据空间)用于支持操作数寻址(数据访问)。然而,在 4GB 的地址空间被看作是有 64 个 64MB 的物理地址空间。这意味着不管第 31 位至 第 26 位的取值如何,均可以对同样 64 MB 物理地址空间进行访问。




图 3-1. 地址空间映射


#### 3.4.2 CPU 地址空间的环绕

## (1) 程序空间

对于 32 位的 PC (程序计数器),其高 6 位固定为 0,而只有低 26 位是有效的。在计算程序传送地址时,高 6 位 会忽略第 25 位至第 26 位的进位或借位。

因此,程序空间的最高地址 03FFFFFFH 与其最低地址 00000000H 是相邻而连续的。程序空间地址的最高地址 和最低地址以这种方式连续起来,称为地址环绕。


注意事项 由于从地址 03FFF000H 到 03FFFFFFH 的 4 KB 地址区域为片上外围 I/O 区域,所以不能从该地址区域取指令。因此,不允许执行那些传送地址计算结果影响该地址区域的操作。



## (2) 数据空间

操作数地址计算操作结果超出32位时,该结果地址将被忽略。


因此,数据地址空间的最高地址 FFFFFFFH 与其最低地址 00000000H 是相邻而连续的,而且在这两个地址边界处环绕起来。



## 3.4.3 存储空间映射图

如下所示的存储区域在 V850ES/JJ2 内是保留的。

图 3-2. 数据存储空间映射图(物理地址)



注 对地址 00000000H 至 000FFFFH 的获取访问和读访问,其访问映射对象是内部 ROM 区域。而对该地址空间的写访问,其访问映射对象却是外部存储区。

图 3-3. 程序存储器映射图

03FFFFFH 03FFF000H 03FFEFFFH	使用禁止 (程序取用禁止区域)	
	内部 RAM 区 (60 KB)	
03FF0000H 03FEFFFH 01000000H	使用禁止(程序取用禁止区域)	
00FFFFFH		
	外部存储区 (14 MB)	
00200000H 001FFFFH 00100000H	外部存储区 (1 MB)	
000FFFFH 00000000H	(1 MB) 内部 ROM 区 (1 MB)	

## 3.4.4 存储区域


## (1) 内部 ROM 区域

最多达 1 MB 存储区域保留作为内部 ROM 区域。

## (a) 内部 ROM (128 KB)

在 $\mu$ PD70F3720 下,128 KB 存储区域分配给地址空间 00000000H 至 0001FFFFH。 禁止对 00020000H 至 000FFFFFH 地址空间的访问。


图 3-4. 内部 ROM 区域(128 KB)



## (b) 内部 ROM (256 KB)

在μPD70F3721 下,256 KB 存储区域分配给地址空间 00000000H 至 0003FFFFH。 禁止对 00040000H 至 000FFFFFH 地址空间的访问。


图 3-5. 内部 ROM 区域(256 KB)



## (c) 内部 ROM (384 KB)

在 $\mu$ PD70F3722 下,384 KB 存储区域分配给地址空间 00000000H 至 0005FFFFH。 禁止对 00060000H 至 000FFFFFH 地址空间的访问。


图 3-6. 内部 ROM 区域(384 KB)



## (d) 内部 ROM (512 KB)

在 $\mu$ PD70F3723 下,512 KB 存储区域分配给地址空间 00000000H 至 0007FFFFH。 禁止对 00080000H 至 000FFFFFH 地址空间的访问。


图 3-7. 内部 ROM 区域(512 KB)



# (e) 内部 ROM (640 KB)

在μPD70F3724 下,640 KB 存储区域分配给地址空间 00000000H 至 0009FFFFH。 禁止对 000A0000H 至 000FFFFFH 地址空间的访问。

图 3-8. 内部 ROM 区域(640 KB)




## (2) 内部 RAM 区域

最多达 60 KB 存储区域保留作为内部 RAM 区域。

## (a) 内部 RAM (12 KB)

在 $\mu$ PD70F3720 下,12 KB 存储区域分配给地址空间 03FFC000H 至 03FFEFFFH。 禁止对 03FF0000H 至 03FFBFFFH 地址空间的访问。


图 3-9. 内部 RAM 区域(12 KB)



# (b) 内部 RAM (24 KB)

在 $\mu$ PD70F3721 下,24 KB 存储区域分配给地址空间 03FF9000H 至 03FFEFFH。 禁止对 03FF0000H 至 03FF8FFFH 地址空间的访问。


图 3-10. 内部 RAM 区域(24 KB)



## (c) 内部 RAM (32 KB)

在 $\mu$ PD70F3722 下,32 KB 存储区域分配给地址空间 03FF7000H 至 03FFEFFH。 禁止对 03FF0000H 至 03FF6FFFH 地址空间的访问。


图 3-11. 内部 RAM 区域(32 KB)



## (d) 内部 RAM (40 KB)

在 $\mu$ PD70F3723 下,40 KB 存储区域分配给地址空间 03FF5000H 至 03FFEFFFH。 禁止对 03FF0000H 至 03FF4FFFH 地址空间的访问。


图 3-12. 内部 RAM 区域(40 KB)



# (e) 内部 RAM (48 KB)

在 $\mu$ PD70F3724 下,48 KB 存储区域分配给地址空间 03FF3000H 至 03FFEFFFH。 禁止对 03FF0000H 至 03FF2FFFH 地址空间的访问。


图 3-13. 内部 RAM 区域(48 KB)



## (3) 片上外围 I/O 区

从 03FFF000H 至 03FFFFFFH 这 4 KB 地址空间保留用作片上外围 I/O 区。

图 3-14. 片上外围 I/O 区



为片上外围 I/O 区指定操作模式并监视其状态的这些外围 I/O 寄存器映射到片上外围 I/O 区。注意,不能从该区获取程序。

- 注意事项 1. 当以一个字长为单位访问这类寄存器时,则该字域要以半字为单位进行两次访问,并且以先低后高的顺序进行,同时该地址单元的低 2 位忽略不计。
  - 2. 对能够以字节为单位进行访问的寄存器,如果以半字为单位进行访问,那么,在读寄存器时,其 高8位是没有定义的。同样,写数据时,将数据写入低8位。
  - 3. 那些没有定义的地址区域保留为将来扩展之用。如果对这些地址进行访问,其操作没有定义而且 也不保证操作的有效性。

## (4) 外部存储区

15 MB (00100000H 至 00FFFFFFH)分配为外部存储区。要了解详细情况,可参见第五章 总线控制功能。

## 3.4.5 地址空间建议使用方法

V850ES/JJ2 体系结构要求: 当访问数据空间的操作数时,必须确保有一个寄存器用作指针以生成地址。存储于该±32KB 指针中的操作数地址可以直接由指令存取。因为通用寄存器多数为变量所用,这样一方面可以防止在地址计算期间当指针值发生变化时而引起的系统性能的降低,同时也可以减小程序的大小,所以,可用作指针的通用寄存器的数目是有限的,故必须确保有一个寄存器用作指针以生成地址。

## (1) 程序空间

对于 32 位的 PC(程序计数器), 其高 6 位固定为 0, 而只有低 26 位是有效的。因此, 对于程序空间, 从地址 00000000H 开始的 64 MB 连续空间与存储器映射是无条件对应的。

要将内部 RAM 用作程序空间,请访问如下地址空间。

注意事项 如果传送指令位于内部 RAM 区的上限地址处,那么这一跨越到片上外围 I/O 区的预取操作(无效获取) 是不会发生的。

RAM 容量	访问地址
48 KB	03FF3000H 至 03FFEFFFH
40 KB	03FF5000H 至 03FFEFFFH
32 KB	03FF7000H 至 03FFEFFFH
24 KB	03FF9000H 至 03FFEFFFH
12 KB	03FFC000H 至 03FFEFFFH

## (2) 数据空间

对于 V850ES/JJ2 来说,好像是在 4 GB CPU 地址空间内有 64 个 64 MB 的地址空间。因此,26 位地址的最低有效位(第 25 位)为扩展到 32 位地址的符号扩展位。

## (a) 地址环绕应用示例

如果 R = r0 (零寄存器) 指定为指令 LD/ST disp16 [R]所用,那么就可以通过符号扩展 disp16 对 00000000H±32 KB 地址范围空间进行寻址。通过一个指针就可以对所有资源,包括内部硬件,进行寻址。 零寄存器(r0)是由硬件将其值固定为 0 的,而且几乎不需要专门用作指针的寄存器。

示例: μPD70F3722





图 3-15. 建议的存储器映射图



# 3.4.6 外围 I/O 寄存器

(1/12)

地址	功能寄存器名称	符号	读/写	Ī	丁操作	∵ ∀.	(1/12 缺省值
>C.S.II.	-53 lid ed 13 like 1445	13 3	W/ -3	1	8	16	, WE
FFFFF004H	端口 DL 寄存器	PDL	读/写			√	0000H <sup>推</sup>
FFFFF004H	端口 DLL 寄存器	PDLL		<b>√</b>	V	<u> </u>	00H <sup>2±</sup>
FFFFF005H	端口 DLH 寄存器	PDLH		√	√		00H <sup>2±</sup>
FFFFF006H	端口 DH 寄存器	PDH		√ √	√		00H <sup>2±</sup>
FFFFF008H	端口 CS 寄存器	PCS		<b>√</b>	√		00H **
FFFFF00AH	端口 CT 寄存器	PCT		V	√		00H **
FFFFF00CH	端口 CM 寄存器	PCM		V	√		00H <sup>2±</sup>
FFFFF00EH	端口 CD 寄存器	PCD		V	V		00H <sup>2±</sup>
FFFFF024H	端口 DL 模式寄存器	PMDL				√	FFFFH
FFFFF024H	端口 DL 模式寄存器 L	PMDLL		√	√		FFH
FFFFF025H	端口 DL 模式寄存器 H	PMDLH		√	√		FFH
FFFFF026H	端口 DH 模式寄存器	PMDH		√	√		FFH
FFFFF028H	端口 CS 模式寄存器	PMCS		V	V		FFH
FFFFF02AH	端口CT模式寄存器	PMCT		V	V		FFH
FFFFF02CH	端口 CM 模式寄存器	PMCM		V	V		FFH
FFFFF02EH	端口 CD 模式寄存器	PMCD		V	V		FFH
FFFFF044H	端口 DL 模式控制寄存器	PMCDL				√	0000H
FFFF044H	端口 DL 模式控制寄存器 L	PMCDLL		V	V		00H
FFFFF045H	端口 DL 模式控制寄存器 H	PMCDLH		√	V		00H
FFFFF046H	端口 DH 模式控制寄存器	PMCDH		√	√		00H
FFFFF048H	端口 CS 模式控制寄存器	PMCCS		<b>√</b>	√		00H
FFFFF04AH	端口 CT 模式控制寄存器	PMCCT		√	√		00H
FFFFF04CH	端口 CM 模式控制寄存器	PMCCM		V	$\sqrt{}$		00H
FFFFF066H	总线宽度配置寄存器	BSC				$\sqrt{}$	5555H
FFFFF06EH	系统等待控制寄存器	VSWC			$\sqrt{}$		77H
FFFF080H	DMA 源地址寄存器 OL	DSA0L				$\sqrt{}$	未定义
FFFFF082H	DMA 源地址寄存器 0H	DSA0H				$\sqrt{}$	未定义
FFFF084H	DMA 目的地址寄存器 OL	DDA0L				$\sqrt{}$	未定义
FFFFF086H	DMA 目的地址寄存器 0H	DDA0H				$\sqrt{}$	未定义
FFFFF088H	DMA 源地址寄存器 1L	DSA1L				$\sqrt{}$	未定义
FFFF08AH	DMA 源地址寄存器 1H	DSA1H				$\sqrt{}$	未定义
FFFFF08CH	DMA 目的地址寄存器 1L	DDA1L				$\sqrt{}$	未定义
FFFFF08EH	DMA 目的地址寄存器 1H	DDA1H				$\sqrt{}$	未定义
FFFFF090H	DMA 源地址寄存器 2L	DSA2L				$\sqrt{}$	未定义
FFFFF092H	DMA 源地址寄存器 2H	DSA2H				√	未定义
FFFFF094H	DMA 目的地址寄存器 2L	DDA2L				√	未定义
FFFFF096H	DMA 目的地址寄存器 2H	DDA2H				√	未定义
FFFFF098H	DMA 源地址寄存器 3L	DSA3L				$\sqrt{}$	未定义
FFFFF09AH	DMA 源地址寄存器 3H	DSA3H				$\sqrt{}$	未定义
FFFFF09CH	DMA 目的地址寄存器 3L	DDA3L				$\sqrt{}$	未定义
FFFFF09EH	DMA 目的地址寄存器 3H	DDA3H				√	未定义

注 输出锁存器的值是 00H 或 0000H。管脚状态在输入时读取。

(2/12)

地址	功能寄存器名称	符号	读/写	Ē	丁操作化	立	缺省值
				1	8	16	
FFFFF0C0H	DMA 传输数寄存器 0	DBC0	读/写			√	未定义
FFFFF0C2H	DMA 传输数寄存器 1	DBC1				√	未定义
FFFFF0C4H	DMA 传输数寄存器 2	DBC2				V	未定义
FFFFF0C6H	DMA 传输数寄存器 3	DBC3				V	未定义
FFFFF0D0H	DMA 寻址控制寄存器 0	DADC0				V	0000H
FFFFF0D2H	DMA 寻址控制寄存器 1	DADC1				√	0000H
FFFFF0D4H	DMA 寻址控制寄存器 2	DADC2				V	0000H
FFFFF0D6H	DMA 寻址控制寄存器 3	DADC3				V	0000H
FFFFF0E0H	DMA 通道控制寄存器 0	DCHC0		<b>V</b>	√		00H
FFFFF0E2H	DMA 通道控制寄存器 1	DCHC1		<b>V</b>	√		00H
FFFFF0E4H	DMA 通道控制寄存器 2	DCHC2		<b>V</b>	√		00H
FFFFF0E6H	DMA 通道控制寄存器 3	DCHC3		√	√		00H
FFFFF100H	中断屏蔽寄存器 0	IMR0				√	FFFFH
FFFFF100H	中断屏蔽寄存器 OL	IMR0L		√	√		FFH
FFFFF101H	中断屏蔽寄存器 OH	IMR0H		<b>√</b>	√		FFH
FFFFF102H	中断屏蔽寄存器 1	IMR1				√	FFFFH
FFFFF102H	中断屏蔽寄存器 1L	IMR1L		√	√		FFH
FFFFF103H	中断屏蔽寄存器 1H	IMR1H		<b>√</b>	√		FFH
FFFFF104H	中断屏蔽寄存器 2	IMR2				√	FFFFH
FFFFF104H	中断屏蔽寄存器 2L	IMR2L		√	√		FFH
FFFFF105H	中断屏蔽寄存器 2H	IMR2H		<b>√</b>	√		FFH
FFFFF106H	中断屏蔽寄存器 3	IMR3				V	FFFFH
FFFFF106H	中断屏蔽寄存器 3L	IMR3L		√	$\sqrt{}$		FFH
FFFFF107H	中断屏蔽寄存器 3H	IMR3H		<b>√</b>	√		FFH
FFFFF108H	中断屏蔽寄存器 4	IMR4				V	FFFFH
FFFFF108H	中断屏蔽寄存器 4L	IMR4L		√	$\sqrt{}$		FFH
FFFFF109H	中断屏蔽寄存器 4H	IMR4H		$\sqrt{}$	$\sqrt{}$		FFH
FFFFF110H	中断控制寄存器	LVIIC		$\sqrt{}$	$\sqrt{}$		47H
FFFFF112H	中断控制寄存器	PIC0		V	√		47H
FFFFF114H	中断控制寄存器	PIC1		√	√		47H
FFFFF116H	中断控制寄存器	PIC2		√	√		47H
FFFFF118H	中断控制寄存器	PIC3		√	√		47H
FFFFF11AH	中断控制寄存器	PIC4		√	√		47H
FFFFF11CH	中断控制寄存器	PIC5		√	√		47H
FFFFF11EH	中断控制寄存器	PIC6		√	√		47H
FFFFF120H	中断控制寄存器	PIC7		√	√		47H
FFFFF122H	中断控制寄存器	TQ00VIC		√	√		47H
FFFFF124H	中断控制寄存器	TQ0CCIC0		√	√		47H
FFFFF126H	中断控制寄存器	TQ0CCIC1		√	√		47H
FFFFF128H	中断控制寄存器	TQ0CCIC2		√	√		47H
FFFFF12AH	中断控制寄存器	TQ0CCIC3		V	√		47H
FFFFF12CH	中断控制寄存器	TP0OVIC		√	√		47H
FFFFF12EH	中断控制寄存器	TP0CCIC0		√	√		47H

(3/12)

地址	功能寄存器名称	符号	读/写	Ē	丁操作	ÌŢ.	缺省值
				1	8	16	
FFFFF130H	中断控制寄存器	TP0CCIC1	读/写	<b>V</b>	√		47H
FFFFF132H	中断控制寄存器	TP10VIC	1	√	√		47H
FFFFF134H	中断控制寄存器	TP1CCIC0		V	√		47H
FFFFF136H	中断控制寄存器	TP1CCIC1	1	V	V		47H
FFFFF138H	中断控制寄存器	TP2OVIC		V	V		47H
FFFFF13AH	中断控制寄存器	TP2CCIC0		√	√		47H
FFFFF13CH	中断控制寄存器	TP2CCIC1		√	√		47H
FFFFF13EH	中断控制寄存器	TP3OVIC		√	$\sqrt{}$		47H
FFFFF140H	中断控制寄存器	TP3CCIC0	]	V	$\sqrt{}$		47H
FFFFF142H	中断控制寄存器	TP3CCIC1		V	$\sqrt{}$		47H
FFFFF144H	中断控制寄存器	TP4OVIC	]	V	$\sqrt{}$		47H
FFFFF146H	中断控制寄存器	TP4CCIC0		√	$\sqrt{}$		47H
FFFFF148H	中断控制寄存器	TP4CCIC1		√	√		47H
FFFFF14AH	中断控制寄存器	TP5OVIC		√	$\sqrt{}$		47H
FFFFF14CH	中断控制寄存器	TP5CCIC0	_	√	√		47H
FFFFF14EH	中断控制寄存器	TP5CCIC1		√	√		47H
FFFFF150H	中断控制寄存器	TM0EQIC0		√	$\sqrt{}$		47H
FFFFF152H	中断控制寄存器	CB0RIC/IICIC1	_	√	√		47H
FFFFF154H	中断控制寄存器	CB0TIC			$\sqrt{}$		47H
FFFFF156H	中断控制寄存器	CB1RIC		√	$\sqrt{}$		47H
FFFFF158H	中断控制寄存器	CB1TIC		√	√		47H
FFFFF15AH	中断控制寄存器	CB2RIC		√	√		47H
FFFFF15CH	中断控制寄存器	CB2TIC		√	√		47H
FFFFF15EH	中断控制寄存器	CB3RIC		√	√		47H
FFFFF160H	中断控制寄存器	CB3TIC		√	√		47H
FFFFF162H	中断控制寄存器	UA0RIC/CB4RIC		√	√		47H
FFFFF164H	中断控制寄存器	UA0TIC/CB4TIC	_	√	√		47H
FFFFF166H	中断控制寄存器	UA1RIC/IICIC2		√	√		47H
FFFFF168H	中断控制寄存器	UA1TIC		√	√		47H
FFFFF16AH	中断控制寄存器	UA2RIC/IICIC0	_	√	√		47H
FFFFF16CH	中断控制寄存器	UA2TIC		√	√		47H
FFFFF16EH	中断控制寄存器	ADIC		√	√		47H
FFFFF170H	中断控制寄存器	DMAIC0	_	√	√		47H
FFFFF172H	中断控制寄存器	DMAIC1		√	√		47H
FFFFF174H	中断控制寄存器	DMAIC2	_	√	√		47H
FFFFF176H	中断控制寄存器	DMAIC3	_	√	√		47H
FFFFF178H	中断控制寄存器	KRIC		√	√		47H
FFFFF17AH	中断控制寄存器	WTIIC		√	√		47H
FFFFF17CH	中断控制寄存器	WTIC	_	√	√		47H
FFFFF18EH	中断控制寄存器	PIC8	_	V	√		47H
FFFFF190H	中断控制寄存器	TP6OVIC	_	V	√		47H
FFFFF192H	中断控制寄存器	TP6CCIC0	_	V	V		47H
FFFFF194H	中断控制寄存器	TP6CCIC1		V	$\sqrt{}$		47H

(4/12)

地址	功能寄存器名称	符号	读/写	Ī	可操作	立	(4/12 缺省值
				1	8	16	
FFFFF196H	中断控制寄存器	TP7OVIC	读/写	√	√		47H
FFFFF198H	中断控制寄存器	TP7CCIC0		√	√		47H
FFFFF19AH	中断控制寄存器	TP7CCIC1		√	√		47H
FFFFF19CH	中断控制寄存器	TP80VIC		√	$\sqrt{}$		47H
FFFFF19EH	中断控制寄存器	TP8CCIC0		√	√		47H
FFFFF1A0H	中断控制寄存器	TP8CCIC1		<b>√</b>	√		47H
FFFFF1A2H	中断控制寄存器	CB5RIC		√	√		47H
FFFFF1A4H	中断控制寄存器	CB5TIC		√	√		47H
FFFFF1A6H	中断控制寄存器	UA3RIC		√	√		47H
FFFFF1A8H	中断控制寄存器	UA3TIC		√	√		47H
FFFFF1FAH	中断服务优先权寄存器	ISPR	读	√	√		00H
FFFFF1FCH	命令寄存器	PRCMD	写	√	√		未定义
FFFFF1FEH	省电控制寄存器	PSC	读/写	√	√		00H
FFFFF200H	A/D 转换器模式寄存器 0	ADA0M0		√	√		00H
FFFFF201H	A/D 转换器模式寄存器 1	ADA0M1		√	√		00H
FFFFF202H	A/D 转换器通道指定寄存器	ADA0S		√	√		00H
FFFFF203H	A/D 转换器模式寄存器 2	ADA0M2		√	√		00H
FFFFF204H	掉电比较模式寄存器	ADA0PFM		√	√		00H
FFFFF205H	掉电比较阀值寄存器	ADA0PFT		√	√		00H
FFFFF210H	A/D 转换结果寄存器 0	ADA0CR0	读			√	未定义
FFFFF211H	A/D 转换结果寄存器 0H	ADA0CR0H			√		未定义
FFFFF212H	A/D 转换结果寄存器 1	ADA0CR1				<b>√</b>	未定义
FFFFF213H	A/D 转换结果寄存器 1H	ADA0CR1H			√		未定义
FFFFF214H	A/D 转换结果寄存器 2	ADA0CR2				<b>√</b>	未定义
FFFFF215H	A/D 转换结果寄存器 2H	ADA0CR2H			√		未定义
FFFFF216H	A/D 转换结果寄存器 3	ADA0CR3				√	未定义
FFFFF217H	A/D 转换结果寄存器 3H	ADA0CR3H			√		未定义
FFFFF218H	A/D 转换结果寄存器 4	ADA0CR4				√	未定义
FFFFF219H	A/D 转换结果寄存器 4H	ADA0CR4H			√		未定义
FFFFF21AH	A/D 转换结果寄存器 5	ADA0CR5				√	未定义
FFFFF21BH	A/D 转换结果寄存器 5H	ADA0CR5H			√		未定义
FFFFF21CH	A/D 转换结果寄存器 6	ADA0CR6				√	未定义
FFFFF21DH	A/D 转换结果寄存器 6H	ADA0CR6H			√		未定义
FFFFF21EH	A/D 转换结果寄存器 7	ADA0CR7				√	未定义
FFFFF21FH	A/D 转换结果寄存器 7H	ADA0CR7H					未定义
FFFFF220H	A/D 转换结果寄存器 8	ADA0CR8				√	未定义
FFFFF221H	A/D 转换结果寄存器 8H	ADA0CR8H			$\sqrt{}$		未定义
FFFFF222H	A/D 转换结果寄存器 9	ADA0CR9				<b>V</b>	未定义
FFFFF223H	A/D 转换结果寄存器 9H	ADA0CR9H			√		未定义
FFFFF224H	A/D 转换结果寄存器 10	ADA0CR10				√	未定义
FFFFF225H	A/D 转换结果寄存器 10H	ADA0CR10H			√		未定义

(5/12)

地址	功能寄存器名称	符号	读/写	Ē	可操作化	₩.	(5/12 缺省值
, 0,411	Some a to the trial.	1, 3		1	8	16	八日臣
FFFFF226H	A/D 转换结果寄存器 11	ADA0CR11	读			<b>√</b>	未定义
FFFFF227H	A/D 转换结果寄存器 11H	ADA0CR11H			√		未定义
FFFFF228H	A/D 转换结果寄存器 12	ADA0CR12				√	未定义
FFFFF229H	A/D 转换结果寄存器 12H	ADA0CR12H			√		未定义
FFFFF22AH	A/D 转换结果寄存器 13	ADA0CR13				√	未定义
FFFFF22BH	A/D 转换结果寄存器 13H	ADA0CR13H			√		未定义
FFFFF22CH	A/D 转换结果寄存器 14	ADA0CR14				√	未定义
FFFFF22DH	A/D 转换结果寄存器 14H	ADA0CR14H			√		未定义
FFFFF22EH	A/D 转换结果寄存器 15	ADA0CR15				√	未定义
FFFFF22FH	A/D 转换结果寄存器 15H	ADA0CR15H			√		未定义
FFFFF280H	D/A 转换值设定寄存器 0	DA0CS0	读/写		√		00H
FFFFF281H	D/A 转换值设定寄存器 1	DA0CS1			√		00H
FFFFF282H	D/A 转换器模式寄存器	DA0M		√	√		00H
FFFFF300H	按键返回模式寄存器	KRM		√	√		00H
FFFFF308H	选择器操作控制寄存器 0	SELCNT0		√	√		00H
FFFFF318H	噪音消除控制寄存器	NFC			√		00H
FFFFF320H	预分频器模式寄存器 1	PRSM1		√	√		00H
FFFFF321H	预分频比较寄存器 1	PRSCM1			√		00H
FFFFF324H	预分频器模式寄存器 2	PRSM2		√	√		00H
FFFFF325H	预分频比较寄存器 2	PRSCM2			V		00H
FFFFF328H	预分频器模式寄存器 3	PRSM3		√	√		00H
FFFFF329H	预分频比较寄存器 3	PRSCM3			V		00H
FFFFF340H	IIC 除法时钟选择寄存器 0	OCKS0			√		00H
FFFFF344H	IIC 除法时钟选择寄存器 1	OCKS1			√		00H
FFFFF400H	端口 0 寄存器	P0		√	√		00H <sup>推</sup>
FFFFF402H	端口 1 寄存器	P1		√	√		00H <sup>推</sup>
FFFFF406H	端口 3 寄存器	P3				√	0000H **
FFFFF406H	端口 3L 寄存器	P3L		√	√		00H <sup>推</sup>
FFFFF407H	端口 3H 寄存器	РЗН		√	$\sqrt{}$		00H <sup>推</sup>
FFFFF408H	端口 4 寄存器	P4		√	$\sqrt{}$		00H **
FFFFF40AH	端口 5 寄存器	P5		$\sqrt{}$	$\sqrt{}$		00H <sup>推</sup>
FFFFF40CH	端口 6 寄存器	P6				$\sqrt{}$	0000H **
FFFFF40CH	端口 6L 寄存器	P6L		$\sqrt{}$	$\sqrt{}$		00H <sup>推</sup>
FFFFF40DH	端口 6H 寄存器	P6H		V	$\sqrt{}$		00H **
FFFFF40EH	端口 7L 寄存器	P7L		√	√		00H **
FFFFF40FH	端口 7H 寄存器	P7H		√	√		00H **
FFFFF410H	端口 8 寄存器	P8		√	√		00H **
FFFFF412H	端口 9 寄存器	P9				$\sqrt{}$	0000H **
FFFFF412H	端口 9L 寄存器	P9L		√	V		00H <sup>推</sup>
FFFFF413H	端口 9H 寄存器	P9H	1	√	√		00H <sup>推</sup>
FFFFF420H	端口 0 模式寄存器	PM0		$\sqrt{}$	$\sqrt{}$		FFH

注 输出锁存器的值是 00H 或 0000H。管脚状态在输入时读取。

(6/12)

地址	功能寄存器名称	符号	读/写	Ē	丁操作	<u> </u>	缺省值
				1	8	16	
FFFFF422H	端口 1 模式寄存器	PM1	读/写	√	√		FFH
FFFFF426H	端口 3 模式寄存器	PM3				√	FFFFH
FFFFF426H	端口 3 模式寄存器 L	PM3L		√	√		FFH
FFFFF427H	端口 3 模式寄存器 H	РМЗН		√	√		FFH
FFFFF428H	端口 4 模式寄存器	PM4		√	√		FFH
FFFFF42AH	端口 5 模式寄存器	PM5		√	√		FFH
FFFFF42CH	端口6模式寄存器	PM6				$\sqrt{}$	FFFFH
FFFFF42CH	端口 6 模式寄存器 L	PM6L		√	√		FFH
FFFFF42DH	端口 6 模式寄存器 H	РМ6Н		√	√		FFH
FFFFF42EH	端口7模式寄存器 L	PM7L		√	√		FFH
FFFFF42FH	端口7模式寄存器 H	РМ7Н		√	√		FFH
FFFFF430H	端口8模式寄存器	PM8		√	√		FFH
FFFFF432H	端口9模式寄存器	PM9				√	FFFFH
FFFFF432H	端口9模式寄存器 L	PM9L		√	√		FFH
FFFFF433H	端口9模式寄存器 H	РМ9Н		V	V		FFH
FFFFF440H	端口 0 模式控制寄存器	PMC0		√	√		00H
FFFFF446H	端口3模式控制寄存器	PMC3				√	0000H
FFFFF446H	端口 3 模式控制寄存器 L	PMC3L		√	√		00H
FFFFF447H	端口 3 模式控制寄存器 H	РМС3Н		√	√		00H
FFFFF448H	端口4模式控制寄存器	PMC4		√	√		00H
FFFFF44AH	端口 5 模式控制寄存器	PMC5		√	√		00H
FFFFF44CH	端口6模式控制寄存器	PMC6				√	0000H
FFFFF44CH	端口 6 模式控制寄存器 L	PMC6L		√	√		00H
FFFFF44DH	端口 6 模式控制寄存器 H	PMC6H		√	√		00H
FFFFF450H	端口8模式控制寄存器	PMC8		√	√		00H
FFFFF452H	端口9模式控制寄存器	PMC9				√	0000H
FFFFF452H	端口9模式控制寄存器 L	PMC9L		√	√		00H
FFFFF453H	端口9模式控制寄存器 H	PMC9H		√	√		00H
FFFFF460H	端口 0 功能控制寄存器	PFC0		<b>V</b>	√		00H
FFFFF466H	端口 3 功能控制寄存器	PFC3				√	0000H
FFFFF466H	端口 3 功能控制寄存器 L	PFC3L		√	√		00H
FFFFF467H	端口 3 功能控制寄存器 H	PFC3H		√	√		00H
FFFFF468H	端口 4 功能控制寄存器	PFC4		√	√		00H
FFFFF46AH	端口 5 功能控制寄存器	PFC5		<b>V</b>	√		00H
FFFFF46DH	端口 6 功能控制寄存器 H	PFC6H		V	√		00H
FFFFF472H	端口9功能控制寄存器	PFC9				√	0000H
FFFFF472H	端口9功能控制寄存器 L	PFC9L		V	√		00H
FFFFF473H	端口9功能控制寄存器 H	PFC9H		V	√		00H
FFFFF484H	数据等待控制寄存器 0	DWC0				√	7777H
FFFFF488H	地址等待控制寄存器	AWC				√	FFFFH
FFFFF48AH	总线周期控制寄存器	BCC				√	AAAAH

(7/12)

	功能寄存器名称	符号	读/写	Ī	可操作	∵ ∀.	(7/12 缺省值
NEW.	53 NG FG 17 HR 14747	13 3	10,7-3	1	8	16	
FFFFF540H	TMQ0 控制寄存器 0	TQ0CTL0	读/写	√	√		00H
FFFFF541H	TMQ0 控制寄存器 1	TQ0CTL1		\ √	\ √		00H
FFFFF542H	TMQ0 I/O 控制寄存器 0	TQ0IOC0		√	√		00H
FFFFF543H	TMQ0 I/O 控制寄存器 1	TQ0IOC1		√	√		00H
FFFFF544H	TMQ0 I/O 控制寄存器 2	TQ0IOC2		√	√		00H
FFFFF545H	TMQ0 选择寄存器 0	TQ0OPT0		√	√		00H
FFFFF546H	TMQ0 捕获/比较寄存器 0	TQ0CCR0	1			<b>√</b>	0000H
FFFFF548H	TMQ0 捕获/比较寄存器 1	TQ0CCR1	1			<b>√</b>	0000H
FFFFF54AH	TMQ0 捕获/比较寄存器 2	TQ0CCR2	1			<b>√</b>	0000H
FFFFF54CH	TMQ0 捕获/比较寄存器 3	TQ0CCR3				√	0000H
FFFFF54EH	TMQ0 计数器读缓冲寄存器	TQ0CNT	读			√	0000H
FFFFF590H	TMP0 控制寄存器 0	TP0CTL0	读/写	√	$\sqrt{}$		00H
FFFFF591H	TMP0 控制寄存器 1	TP0CTL1		√	√		00H
FFFFF592H	TMP0 I/O 控制寄存器 0	TP0IOC0		√	√		00H
FFFFF593H	TMP0 I/O 控制寄存器 1	TP0IOC1		√	√		00H
FFFFF594H	TMP0 I/O 控制寄存器 2	TP0IOC2		√	√		00H
FFFFF595H	TMP0 选择寄存器 0	TP0OPT0		√	√		00H
FFFFF596H	TMP0 捕获/比较寄存器 0	TP0CCR0				√	0000H
FFFFF598H	TMP0 捕获/比较寄存器 1	TP0CCR1				√	0000H
FFFFF59AH	TMP0 计数器读缓冲寄存器	TP0CNT	读			√	0000H
FFFFF5A0H	TMP1 控制寄存器 0	TP1CTL0	读/写	√	√		00H
FFFFF5A1H	TMP1 控制寄存器 1	TP1CTL1		√	$\sqrt{}$		00H
FFFFF5A2H	TMP1 I/O 控制寄存器 0	TP1IOC0		√	$\sqrt{}$		00H
FFFFF5A3H	TMP1 I/O 控制寄存器 1	TP1IOC1		√	$\sqrt{}$		00H
FFFFF5A4H	TMP1 I/O 控制寄存器 2	TP1IOC2		√	$\sqrt{}$		00H
FFFFF5A5H	TMP1 选择寄存器 0	TP1OPT0		√	√		00H
FFFFF5A6H	TMP1 捕获/比较寄存器 0	TP1CCR0				√	0000H
FFFFF5A8H	TMP1 捕获/比较寄存器 1	TP1CCR1				√	0000H
FFFFF5AAH	TMP1 计数器读缓冲寄存器	TP1CNT	读			√	0000H
FFFFF5B0H	TMP2 控制寄存器 0	TP2CTL0	读/写	√	$\checkmark$		00H
FFFFF5B1H	TMP2 控制寄存器 1	TP2CTL1			$\sqrt{}$		00H
FFFFF5B2H	TMP2 I/O 控制寄存器 0	TP2IOC0			$\checkmark$		00H
FFFFF5B3H	TMP2 I/O 控制寄存器 1	TP2IOC1			$\sqrt{}$		00H
FFFFF5B4H	TMP2 I/O 控制寄存器 2	TP2IOC2		$\sqrt{}$	$\sqrt{}$		00H
FFFFF5B5H	TMP2选择寄存器 0	TP2OPT0		$\sqrt{}$	$\sqrt{}$		00H
FFFFF5B6H	TMP2 捕获/比较寄存器 0	TP2CCR0				$\sqrt{}$	0000H
FFFFF5B8H	TMP2 捕获/比较寄存器 1	TP2CCR1				$\sqrt{}$	0000H
FFFFF5BAH	TMP2 计数器读缓冲寄存器	TP2CNT	读			$\sqrt{}$	0000H
FFFFF5C0H	TMP3 控制寄存器 0	TP3CTL0	读/写	V	$\sqrt{}$		00H
FFFFF5C1H	TMP3 控制寄存器 1	TP3CTL1		√	√		00H
FFFFF5C2H	TMP3 I/O 控制寄存器 0	TP3IOC0		√	√		00H
FFFFF5C3H	TMP3 I/O 控制寄存器 1	TP3IOC1		√	$\checkmark$		00H
FFFFF5C4H	TMP3 I/O 控制寄存器 2	TP3IOC2			$\checkmark$		00H

(8/12)

地址	功能寄存器名称	符号	读/写	Т	可操作化	जे	(8/12 缺省值
가갑세.		79.7	以/ つ	1	8	16	P)八日 IE.
FFFFF5C5H	TMP3选择寄存器 0	TP3OPT0	读/写	√	√		00H
FFFFF5C6H	TMP3 捕获/比较寄存器 0	TP3CCR0				<b>√</b>	0000H
FFFFF5C8H	TMP3 捕获/比较寄存器 1	TP3CCR1				√	0000H
FFFF5CAH	TMP3 计数器读缓冲寄存器	TP3CNT	读			√	0000H
FFFFF5D0H	TMP4 控制寄存器 0	TP4CTL0	读/写	V	√		00H
FFFFF5D1H	TMP4 控制寄存器 1	TP4CTL1		√	√		00H
FFFF5D2H	TMP4 I/O 控制寄存器 0	TP4IOC0		√	√		00H
FFFF5D3H	TMP4 I/O 控制寄存器 1	TP4IOC1		V	√		00H
FFFFF5D4H	TMP4 I/O 控制寄存器 2	TP4IOC2		√	√		00H
FFFFF5D5H	TMP4选择寄存器 0	TP4OPT0		V	√		00H
FFFFF5D6H	TMP4 捕获/比较寄存器 0	TP4CCR0				√	0000H
FFFFF5D8H	TMP4 捕获/比较寄存器 1	TP4CCR1				√	0000H
FFFF5DAH	TMP4 计数器读缓冲寄存器	TP4CNT	读			√	0000H
FFFF5E0H	TMP5 控制寄存器 0	TP5CTL0	读/写	√	√		00H
FFFFF5E1H	TMP5 控制寄存器 1	TP5CTL1		√	√		00H
FFFFF5E2H	TMP5 I/O 控制寄存器 0	TP5IOC0		V	√		00H
FFFFF5E3H	TMP5 I/O 控制寄存器 1	TP5IOC1		√	√		00H
FFFFF5E4H	TMP5 I/O 控制寄存器 2	TP5IOC2		V	√		00H
FFFF5E5H	TMP5 选择寄存器 0	TP5OPT0		V	√		00H
FFFFF5E6H	TMP5 捕获/比较寄存器 0	TP5CCR0				√	0000H
FFFFF5E8H	TMP5 捕获/比较寄存器 1	TP5CCR1				√	0000H
FFFFF5EAH	TMP5 计数器读缓冲寄存器	TP5CNT	读			√	0000H
FFFFF5F0H	TMP6 控制寄存器 0	TP6CTL0	读/写	V	√		00H
FFFFF5F1H	TMP6 控制寄存器 1	TP6CTL1		√	√		00H
FFFFF5F2H	TMP6 I/O 控制寄存器 0	TP6IOC0		√	√		00H
FFFFF5F3H	TMP6 I/O 控制寄存器 1	TP6IOC1		√	√		00H
FFFFF5F4H	TMP6 I/O 控制寄存器 2	TP6IOC2		√	√		00H
FFFFF5F5H	TMP6 选择寄存器 0	TP6OPT0		√	√		00H
FFFFF5F6H	TMP6 捕获/比较寄存器 0	TP6CCR0				√	0000H
FFFFF5F8H	TMP6 捕获/比较寄存器 1	TP6CCR1				√	0000H
FFFF5FAH	TMP6 计数器读缓冲寄存器	TP6CNT	读			√	0000H
FFFFF600H	TMP7 控制寄存器 0	TP7CTL0	读/写	√	√		00H
FFFFF601H	TMP7 控制寄存器 1	TP7CTL1		√	√		00H
FFFFF602H	TMP7 I/O 控制寄存器 0	TP7IOC0		V	√		00H
FFFFF603H	TMP7 I/O 控制寄存器 1	TP7IOC1		V	√		00H
FFFFF604H	TMP7 I/O 控制寄存器 2	TP7IOC2		<b>V</b>	√		00H
FFFFF605H	TMP7 选择寄存器 0	TP7OPT0		V	√		00H
FFFFF606H	TMP7 捕获/比较寄存器 0	TP7CCR0				$\sqrt{}$	0000H
FFFFF608H	TMP7 捕获/比较寄存器 1	TP7CCR1				$\sqrt{}$	0000H
FFFFF60AH	TMP7 计数器读缓冲寄存器	TP7CNT	读			√	0000H
FFFFF610H	TMP8 控制寄存器 0	TP8CTL0	读/写	V	√		00H
FFFFF611H	TMP8 控制寄存器 1	TP8CTL1		V	√		00H

(9/12)

地址	功能寄存器名称	符号	读/写	Ī	可操作	位	(9/12)
				1	8	16	
FFFFF612H	TMP8 I/O 控制寄存器 0	TP8IOC0	读/写	√	√		00H
FFFFF613H	TMP8 I/O 控制寄存器 1	TP8IOC1		<b>√</b>	√		00H
FFFFF614H	TMP8 I/O 控制寄存器 2	TP8IOC2		<b>√</b>	√		00H
FFFFF615H	TMP8选择寄存器 0	TP8OPT0		√	<b>√</b>		00H
FFFFF616H	TMP8 捕获/比较寄存器 0	TP8CCR0				V	0000H
FFFFF618H	TMP8 捕获/比较寄存器 1	TP8CCR1				V	0000H
FFFFF61AH	TMP8 计数器读缓冲寄存器	TP8CNT	读			V	0000H
FFFFF680H	钟表定时器操作模式寄存器	WTM	读/写	√	√		00H
FFFFF690H	TMM0 控制寄存器 0	TM0CTL0		√	√		00H
FFFFF694H	TMM0 比较寄存器 0	TM0CMP0				√	0000H
FFFF6C0H	振荡稳定时间选择寄存器	OSTS			√		06H
FFFF6C1H	PLL 锁定时间指定寄存器	PLLS			√		03H
FFFF6D0H	看门狗定时器模式寄存器 2	WDTM2			√		67H
FFFF6D1H	看门狗定时器使能寄存器	WDTE			<b>V</b>		9AH
FFFF6E0H	实时输出缓冲寄存器 OL	RTBL0		√	<b>V</b>		00H
FFFF6E2H	实时输出缓冲寄存器 0H	RTBH0		√	√		00H
FFFF6E4H	实时输出端口模式寄存器 0	RTPM0		√	√		00H
FFFF6E5H	实时输出端口控制寄存器 0	RTPC0		√	<b>V</b>		00H
FFFF6F0H	实时输出缓冲寄存器 1L	RTBL1		V	<b>V</b>		00H
FFFF6F2H	实时输出缓冲寄存器 1H	RTBH1		√	√		00H
FFFF6F4H	实时输出端口模式寄存器 1	RTPM1		√	√		00H
FFFF6F5H	实时输出端口控制寄存器 1	RTPC1		√	√		00H
FFFFF706H	端口 3 功能控制扩展寄存器 L	PFCE3L		√	√		00H
FFFFF70AH	端口5功能控制扩展寄存器	PFCE5		√	√		00H
FFFFF712H	端口9功能控制扩展寄存器	PFCE9				√	0000H
FFFFF712H	端口 9 功能控制扩展寄存器 L	PFCE9L		$\sqrt{}$	√		00H
FFFFF713H	端口9功能控制扩展寄存器 H	PFCE9H		√	√		00H
FFFFF802H	系统状态寄存器	SYS		$\sqrt{}$	√		00H
FFFFF80CH	内部振荡模式寄存器	RCM		$\sqrt{}$	√		00H
FFFFF810H	DMA 触发系数寄存器 0	DTFR0		$\sqrt{}$	$\sqrt{}$		00H
FFFFF812H	DMA 触发系数寄存器 1	DTFR1		$\sqrt{}$	$\sqrt{}$		00H
FFFFF814H	DMA 触发系数寄存器 2	DTFR2		$\sqrt{}$	$\sqrt{}$		00H
FFFFF816H	DMA 触发系数寄存器 3	DTFR3		$\sqrt{}$	√		00H
FFFFF820H	省电模式寄存器	PSMR		$\sqrt{}$	$\checkmark$		00H
FFFFF822H	时钟控制寄存器	CKC		$\sqrt{}$	$\sqrt{}$		0AH
FFFFF824H	锁定寄存器	LOCKR	读	V	√		00H
FFFFF828H	处理器时钟控制寄存器	PCC	读/写	V	√		03H
FFFFF82CH	PLL 控制寄存器	PLLCTL		V	√		01H
FFFFF82EH	CPU 操作时钟状态寄存器	CCLS	读	V	√		00H
FFFFF870H	时钟监视器模式寄存器	CLM	读/写	√	√		00H
FFFFF888H	复位源标志寄存器	RESF		V	√		00H
FFFFF890H	低压检测寄存器	LVIM		$\sqrt{}$	$\checkmark$		00H

(10/12)

地址	功能寄存器名称	符号	读/写	Ī	可操作	位.	(10/12) 缺省值
- Gran	XIII II II II II	1,3,5		1	8	16	
FFFFF891H	低电压检测等级选择寄存器	LVIS	读/写		√		00H
FFFFF892H	内部 RAM 数据状态寄存器	RAMS		√	1		01H
FFFFF8B0H	预分频器模式寄存器 0	PRSM0		√	√		00H
FFFFF8B1H	预分频比较寄存器 0	PRSCM0			<b>√</b>		00H
FFFF9FCH	片上调试模式寄存器	OCDM		√	√		01H
FFFFF9FEH	外围仿真寄存器 1	PEMU1 **		√	√		00H
FFFFFA00H	UARTAO 控制寄存器 0	UA0CTL0		√	√		10H
FFFFFA01H	UARTAO 控制寄存器 1	UA0CTL1			√		00H
FFFFFA02H	UARTAO 控制寄存器 2	UA0CTL2			√		FFH
FFFFFA03H	UARTAO 选项控制寄存器 0	UA0OPT0		√	√		14H
FFFFFA04H	UARTA0 状态寄存器	UA0STR		√	√		00H
FFFFFA06H	UARTAO 接收数据寄存器	UA0RX	读		√		FFH
FFFFFA07H	UARTA0 发送数据寄存器	UA0TX	读/写		√		FFH
FFFFFA10H	UARTA1 控制寄存器 0	UA1CTL0			√		10H
FFFFFA11H	UARTA1 控制寄存器 1	UA1CTL1			√		00H
FFFFFA12H	UARTA1 控制寄存器 2	UA1CTL2			√		FFH
FFFFFA13H	UARTA1 选项控制寄存器 0	UA1OPT0		√	√		14H
FFFFFA14H	UARTA1 状态寄存器	UA1STR		√	√		00H
FFFFFA16H	UARTA1 接收数据寄存器	UA1RX	读		√		FFH
FFFFFA17H	UARTA1 发送数据寄存器	UA1TX	读/写		√		FFH
FFFFFA20H	UARTA2 控制寄存器 0	UA2CTL0		√	√		10H
FFFFFA21H	UARTA2 控制寄存器 1	UA2CTL1			√		00H
FFFFFA22H	UARTA2 控制寄存器 2	UA2CTL2			√		FFH
FFFFFA23H	UARTA2 选项 控制寄存器 0	UA2OPT0		√	√		14H
FFFFFA24H	UARTA2 状态寄存器	UA2STR		√	√		00H
FFFFFA26H	UARTA2 接收数据寄存器	UA2RX	读		√		FFH
FFFFFA27H	UARTA2 发送数据寄存器	UA2TX	读/写		√		FFH
FFFFFA30H	UARTA3 控制寄存器 0	UA3CTL0		√	√		10H
FFFFFA31H	UARTA3 控制寄存器 1	UA3CTL1			√		00H
FFFFFA32H	UARTA3 控制寄存器 2	UA3CTL2			√		FFH
FFFFFA33H	UARTA3 选项控制寄存器 0	UA3OPT0		√	√		14H
FFFFFA34H	UARTA3 状态寄存器	UA3STR		√	√		00H
FFFFFA36H	UARTA3 接收数据寄存器	UA3RX	读		√		FFH
FFFFFA37H	UARTA3 发送数据寄存器	UA3TX	读/写		√		FFH
FFFFC00H	外部中断下降沿指定寄存器 0	INTF0		√	√		00H
FFFFFC06H	外部中断下降沿指定寄存器 3	INTF3		√	√		00H
FFFFFC10H	外部中断下降沿指定寄存器 8	INTF8		√	√		00H
FFFFFC13H	外部中断下降沿指定寄存器 9H	INTF9H		V	√		00H
FFFFC20H	外部中断上升沿指定寄存器 0	INTR0		√	√		00H
FFFFFC26H	外部中断上升沿指定寄存器 3	INTR3		√	√		00H
FFFFC30H	外部中断上升沿指定寄存器 8	INTR8		1	√		00H
FFFFC33H	外部中断上升沿指定寄存器 9H	INTR9H		√	√		00H

注 仅在仿真期间

(11/12)

地址	功能寄存器名称	符号	读/写	Ē	可操作	缺省值	
				1	8	16	
FFFFC60H	端口 0 功能寄存器	PF0	读/写	V	$\sqrt{}$		00H
FFFFFC66H	端口 3 功能寄存器	PF3				√	0000H
FFFFC66H	端口 3 功能寄存器 L	PF3L		V	√		00H
FFFFC67H	端口 3 功能寄存器 H	PF3H		√	√		00H
FFFFC68H	端口 4 功能寄存器	PF4		√	√		00H
FFFFC6AH	端口 5 功能寄存器	PF5		√	<b>√</b>		00H
FFFFC6CH	端口 6 功能寄存器	PF6				$\checkmark$	0000H
FFFFC6CH	端口 6 功能寄存器 L	PF6L		√	√		00H
FFFFC6DH	端口 6 功能寄存器 H	PF6H		V	$\checkmark$		00H
FFFFC70H	端口8功能寄存器	PF8		V	$\checkmark$		00H
FFFFC72H	端口9功能寄存器	PF9				$\checkmark$	0000H
FFFFC72H	端口 9 功能寄存器 L	PF9L			$\sqrt{}$		00H
FFFFC73H	端口9功能寄存器H	PF9H		V	$\checkmark$		00H
FFFFD00H	CSIB0 控制寄存器 0	CB0CTL0			$\checkmark$		01H
FFFFFD01H	CSIB0 控制寄存器 1	CB0CTL1			$\sqrt{}$		00H
FFFFFD02H	CSIB0 控制寄存器 2	CB0CTL2			$\sqrt{}$		00H
FFFFFD03H	CSIB0 状态寄存器	CB0STR			$\checkmark$		00H
FFFFD04H	CSIB0 接收数据寄存器	CB0RX	读			$\sqrt{}$	0000H
FFFFD04H	CSIB0 接收数据寄存器 L	CB0RXL			$\checkmark$		00H
FFFFFD06H	CSIB0 发送数据寄存器	CB0TX	读/写			$\checkmark$	0000H
FFFFFD06H	CSIB0 发送数据寄存器 L	CB0TXL			$\sqrt{}$		00H
FFFFFD10H	CSIB1 控制寄存器 0	CB1CTL0			$\checkmark$		01H
FFFFFD11H	CSIB1 控制寄存器 1	CB1CTL1			$\checkmark$		00H
FFFFFD12H	CSIB1 控制寄存器 2	CB1CTL2			$\sqrt{}$		00H
FFFFFD13H	CSIB1 状态寄存器	CB1STR			$\sqrt{}$		00H
FFFFFD14H	CSIB1 接收数据寄存器	CB1RX	读			$\checkmark$	0000H
FFFFFD14H	CSIB1 接收数据寄存器 L	CB1RXL			$\sqrt{}$		00H
FFFFFD16H	CSIB1 发送数据寄存器	CB1TX	读/写			$\sqrt{}$	0000H
FFFFFD16H	CSIB1 发送数据寄存器 L	CB1TXL			$\sqrt{}$		00H
FFFFFD20H	CSIB2 控制寄存器 0	CB2CTL0			$\sqrt{}$		01H
FFFFFD21H	CSIB2 控制寄存器 1	CB2CTL1			$\sqrt{}$		00H
FFFFFD22H	CSIB2 控制寄存器 2	CB2CTL2			$\sqrt{}$		00H
FFFFD23H	CSIB2 状态寄存器	CB2STR		√	$\sqrt{}$		00H
FFFFFD24H	CSIB2 接收数据寄存器	CB2RX	读			$\checkmark$	0000H
FFFFD24H	CSIB2 接收数据寄存器 L	CB2RXL			$\checkmark$		00H
FFFFFD26H	CSIB2 发送数据寄存器	CB2TX	读/写			√	0000H
FFFFFD26H	CSIB2 发送数据寄存器 L	CB2TXL			√		00H
FFFFFD30H	CSIB3 控制寄存器 0	CB3CTL0		V	√		01H
FFFFFD31H	CSIB3 控制寄存器 1	CB3CTL1		<b>√</b>	<b>√</b>		00H
FFFFFD32H	CSIB3 控制寄存器 2	CB3CTL2			<b>√</b>		00H
FFFFFD33H	CSIB3 状态寄存器	CB3STR		<b>√</b>	√		00H
FFFFFD34H	CSIB3 接收数据寄存器	CB3RX	读	<u>'</u>	<u> </u>	√	0000H
FFFFFD34H	CSIB3 接收数据寄存器 L	CB3RXL	1 -		√	<u> </u>	00H

(12/12)

地址	功能寄存器名称	符号	读/写	Ē	可操作	· · · · · · · · · · · · · · · · · · ·	缺省值
				1	8	16	
FFFFFD36H	CSIB3 发送数据寄存器	CB3TX	读/写			√	0000H
FFFFFD36H	CSIB3 发送数据寄存器 L	CB3TXL			√		00H
FFFFFD40H	CSIB4 控制寄存器 0	CB4CTL0		<b>√</b>	√		01H
FFFFFD41H	CSIB4 控制寄存器 1	CB4CTL1		V	$\checkmark$		00H
FFFFFD42H	CSIB4 控制寄存器 2	CB4CTL2			√		00H
FFFFFD43H	CSIB4 状态寄存器	CB4STR		<b>√</b>	√		00H
FFFFFD44H	CSIB4 接收数据寄存器	CB4RX	读			√	0000H
FFFFD44H	CSIB4 接收数据寄存器 L	CB4RXL			√		00H
FFFFFD46H	CSIB4 发送数据寄存器	CB4TX	读/写			√	0000H
FFFFFD46H	CSIB4 发送数据寄存器 L	CB4TXL			$\sqrt{}$		00H
FFFFFD50H	CSIB5 控制寄存器 0	CB5CTL0		V	$\checkmark$		01H
FFFFFD51H	CSIB5 控制寄存器 1	CB5CTL1		V	$\sqrt{}$		00H
FFFFFD52H	CSIB5 控制寄存器 2	CB5CTL2			$\checkmark$		00H
FFFFFD53H	CSIB5 状态寄存器	CB5STR		V	$\checkmark$		00H
FFFFFD54H	CSIB5 接收数据寄存器	CB5RX	读			√	0000H
FFFFFD54H	CSIB5 接收数据寄存器 L	CB5RXL			√		00H
FFFFFD56H	CSIB5 发送数据寄存器	CB5TX	读/写			<b>√</b>	0000H
FFFFFD56H	CSIB5 发送数据寄存器 L	CB5TXL			√		00H
FFFFFD80H	IIC 移位寄存器 0	IIC0			√		00H
FFFFFD82H	IIC 控制寄存器 0	IICC0		V	$\checkmark$		00H
FFFFFD83H	从设备地址寄存器 0	SVA0			$\checkmark$		00H
FFFFFD84H	IIC 时钟选择寄存器 0	IICCL0		V	√		00H
FFFFFD85H	IIC 功能扩展寄存器 0	IICX0		V	$\checkmark$		00H
FFFFFD86H	IIC 状态寄存器 0	IICS0	读	V	$\checkmark$		00H
FFFFFD8AH	IIC 标志寄存器 0	IICF0	读/写	V	$\checkmark$		00H
FFFFFD90H	IIC 移位寄存器 1	IIC1			$\checkmark$		00H
FFFFFD92H	IIC 控制寄存器 1	IICC1		V	$\sqrt{}$		00H
FFFFFD93H	从设备地址寄存器 1	SVA1			√		00H
FFFFFD94H	IIC 时钟选择寄存器 1	IICCL1		<b>√</b>	√		00H
FFFFFD95H	IIC 功能扩展寄存器 1	IICX1		<b>√</b>	√		00H
FFFFFD96H	IIC 状态寄存器 1	IICS1	读	<b>√</b>	√		00H
FFFFFD9AH	IIC 标志寄存器 1	IICF1	读/写	√	$\checkmark$		00H
FFFFDA0H	IIC 移位寄存器 2	IIC2			$\checkmark$		00H
FFFFDA2H	IIC 控制寄存器 2	IICC2		1	√		00H
FFFFFDA3H	从设备地址寄存器 2	SVA2			√		00H
FFFFFDA4H	IIC 时钟选择寄存器 2	IICCL2		1	√		00H
FFFFFDA5H	IIC 功能扩展寄存器 2	IICX2		<b>V</b>	$\sqrt{}$		00H
FFFFFDA6H	IIC 状态寄存器 2	IICS2	读	1	√		00H
FFFFFDAAH	IIC 标志寄存器 2	IICF2	读/写	1	√		00H
FFFFFBEH	外部总线接口模式 控制寄存器	EXIMC		V	$\checkmark$		00H

### 3.4.7 特殊寄存器

特殊寄存器是那些在程序挂起时防止被非法数据写入的寄存器。V850ES/JJ2 有如下 8 个特殊寄存器。

- 节电控制寄存器 (PSC)
- 时钟控制寄存器 (CKC)
- 处理器时钟控制寄存器 (PCC)
- 时钟监视器模式寄存器 (CLM)
- 复位源标志寄存器 (RESF)
- 低电压检测寄存器 (LVIM)
- 内部 RAM 数据状态寄存器 (RAMS)
- 片上调试模式寄存器 (OCDM)

另外,配备了 PRCDM 寄存器用以保护对特殊寄存器的写入访问,进而保证应用系统在程序挂起时不会意外停止。对特殊寄存器的写入访问是按照特定顺序进行的,而且非法存储操作会通过 SYS 寄存器进行报告。

#### (1) 设置特殊寄存器数据

按照如下顺序对特殊寄存器进行数据设置。

- <1> 禁止 DMA 操作。
- <2> 将向特殊寄存器设置的数据放入通用寄存器中。
- <3> 将在第<2>步准备好的数据写入 PRCMD 寄存器中。
- <4> 将设置数据写入特殊寄存器中(通过使用如下指令完成)。
  - 存储指令(ST/SST 指令)
  - 位操作指令 (SET1/CLR1/NOT1 指令)

(<5>至 <9>插入 NOP 指令 (5 条)。)<sup>2</sup>

<10> 如果需要的话, 使能 DMA 操作。

[例] 对于 PSC 寄存器(设置待机模式)

ST.B r11, PSMR[r0] ; 设置 PSMR 寄存器 (设定 IDLE1, IDLE2, 及 STOP 模式)。

<1>CLR1 0, DCHCn[r0] ; 禁止 DMA 操作 n = 0 至 3

<2>MOV0x02, r10

<3>ST.B r10, PRCMD[r0] ;写 PRCMD 寄存器。
<4>ST.B r10, PSC[r0] ;设置 PSC 寄存器。

 <5>NOP \*\*
 ; 空操作指令

 <6>NOP \*\*
 ; 空操作指令

 <7>NOP \*\*
 ; 空操作指令

 <8>NOP \*\*
 ; 空操作指令

 <9>NOP \*\*
 ; 空操作指令

<10>SET1 0, DCHCn[r0] ; 使能 DMA 操作。 n = 0 至 3

(下一条指令)

对特殊寄存器的读操作没有特殊的顺序要求。

**注** 在设定 IDLE1 模式, IDLE2 模式或 STOP 模式 (通过设置 PSC.STP 位为 1 实现)之后,必需立即插入 5 条或 5 条以上 NOP 指令。

- 注意事项 1. 当执行存储指令向命令寄存器存储数据的时候,中断会得不到应答。这是因为假定在以上的第 <3> 和 <4>步执行的是连续的存储指令。如果有另外一条指令放在第<3> 和 <4>步之间,并假设 该指令对中断进行了应答,那么就无法建立上述顺序,从而导致出现故障。
  - 2. 虽然向 PRCMD 寄存器写入的是空数据,依然用在设置特殊寄存器时所用的那个通用寄存器(例中的第<4>步)来向 PRCMD 寄存器(例中的第<3>步)来写入数据。当通用寄存器用于寻址时,同样使用这种用法。

### (2) 命令寄存器(PRCMD)

PRCMD 寄存器是一个 8 位寄存器,用以保护那些可能对应用系统具有严重影响的寄存器免受非法写入,进而保证系统在程序挂起时不至于意外停止。注意,在数据提前写入 PRCMD 寄存器后,对特殊寄存器的第一个写访问是有效的。所以,可以通过这种方式,仅以一种特殊的顺序可以对该特殊寄存器进行重写,进而保护该寄存器不会被非法写入。

PRCMD 寄存器是只写寄存器,以8位进行写访问。(当对该寄存器执行读访问时,读出的是未定义的数据)。

7 6 5 4 3 2 1 0 PRCMD REG7 REG6 REG5 REG4 REG3 REG2 REG1 REG0	复位后:	未定义	W	地址:	FFFFF1F	FCH			
PRCMD REG7 REG6 REG5 REG4 REG3 REG2 REG1 REG0		7	6	5	4	3	2	1	0
	PRCMD	REG7	REG6	REG5	REG4	REG3	REG2	REG1	REG0

### (3) 系统状态寄存器(SYS)

表示整个系统的操作状态的状态标志都分配给了该寄存器。 该寄存器可进行 8 位或 1 位读写。 复位设置使此寄存器为 00H.

复位后:	00H	R/W	地址: F	FFFF802H	ł			
	7	6	5	4	3	2	1	<0>
SYS	0	0	0	0	0	0	0	PRERR
	PRERR			H	<b>监测保护错</b> 证	吴		
	0	不会发生的	呆护错误					
	1	发生保护银	昔误					

PRERR 标志的操作是按如下条件进行的。

### (a) 设置条件 (PRERR 标志 = 1)

- (i) 当向特殊寄存器写入数据而未向 PRCMD 寄存器写入任何数据时(在 **3.4.7 (1) 设置特殊寄存器数据中当 执行了第 <4>步而未执行第 <3>时)**)
- (ii) 在 PRCMD 寄存器数据写入(如果在 **3.4.7 (1) 设置特殊寄存器数据第 <4>步没有设置特殊寄存器)之** 后,当数据写入到片上外围 I/O 寄存器而不是写入特殊寄存器(包括位操作指令的执行)时
- **备注** 即使在写 PRCMD 寄存器操作和写特殊寄存器操作之间,读取了片上外围 I/O 寄存器(由位操作指令执行的读操作除外), PRERR 标志也不置位,而且设置数据可以写入该特殊寄存器。

#### (b) 清零条件 (PRERR 标志 = 0)

- (i) 当将 0 写入 PRERR 标志位时
- (ii) 当系统复位时
- 注意事项 1. 如果将 0 写入 SYS 寄存器的 PRERR 位,该寄存器并不是特殊寄存器,那么,在对 PRCMD 寄存器进行写访问之后,PRERR 就立即清为 0 (写访问优先)。
  - 2. 如果将数据写入 PRCMD 寄存器,该寄存器并不是特殊寄存器,那么,在对 PRCMD 寄存器 进行写访问之后,PRERR 位就立即设置为 1。

#### 3.4.8 注意事项

### (1) 需要先行设置的寄存器

当使用 V850ES/JJ2 微控制器时,必需确保首先对下列寄存器进行设置。

- 系统等待控制寄存器 (VSWC)
- 片上调试模式寄存器 (OCDM)
- 看门狗定时器模式寄存器 2 (WDTM2)

在 VSWC, OCDM 和 WDTM2 寄存器设置后,如果有必要的话,才对其它寄存器进行设置。

当使用外部总线时,在上述寄存器设置完成之后,通过使用端口相关寄存器,将每个管脚设置为复用功能总线控制管脚模式。

### (a)系统等待控制寄存器(VSWC)

VSWC 寄存器控制总线访问片上外围 I/O 寄存器的等待周期。

访问片上外围 I/O 寄存器需要三个时钟周期(没有等待周期)。根据操作频率的不同,V850ES/JJ2 要求不同的等待周期。所以根据所使用的时钟频率,设置 VSWC 寄存器为以下各值。

VSWC 寄存器以 8 位单元进行读或写 (地址: FFFFF06EH,缺省值: 77H)。

操作频率 (fськ)	VSWC 的设置值	等待周期数目
32 kHz ≤ fcLĸ < 16.6 MHz	00H	0 (没有等待周期)
16.6 MHz ≤ fclk < 20 MHz	01H	1

#### (b) 片上调试模式寄存器(OCDM)

要了解详细情况,可参见第二十七章 片上调试功能。

#### (c) 看门狗定时器模式寄存器 2(WDTM2)

WDTM2 寄存器设置看门狗计时器 2 的溢出时间和工作时钟。

在复位模式下,当复位释放后看门狗定时器 2 会自动启动。通过写 WDTM2 寄存器以激活此操作。

要了解详细情况,可参见第十一章看门狗定时器2功能.

#### (2) 访问特殊片上外围 I/O 寄存器

本产品有两种类型的内部系统总线。

一种是 CPU 总线,另外一种是外围总线,用作与低速外围硬件的接口。

CPU 总线上的时钟和外围总线上的时钟是异步的。如果访问 CPU 和访问外围硬件发生冲突的时候,就有可能传输无法预料的非法数据。所以,如果存在这种冲突的可能,当访问外围硬件时,就需要改变访问 CPU 的时钟周期数,以便传输正确的数据。这样,CPU 就不会起动处理下一条指令而是进入等待状态。当这种等待状态发生时,执行一条指令所需的时钟数就会增加如下所示的等待时钟数目。

在要求实时处理的应用过程中, 必需要考虑这种情况。

当访问特殊片上外围 I/O 寄存器时,除了 VSWC 寄存器中设置的等待状态之外,还需要更多的等待状态。访问条件以及如何计算所要插入的等待状态数目(CPU 时钟数)如下表所示。

外围功能	寄存器名称	访问类型	k
16 位定时器/事件计数器 P (TMP) (n	TPnCNT	读	1或2
= 0 至 8)	TPnCCR0, TPnCCR1	写	<ul><li>第一次访问:没有等待</li><li>连续写: 3 或 4</li></ul>
		读	1或2
16 位定时器/事件计数器 Q (TMQ)	TQ0CNT	读	1或2
	TQ0CCR0 至 TQ0CCR3	写	<ul><li>第一次访问:没有等待</li><li>连续写: 3 或 4</li></ul>
		读	1或2
看门狗定时器 2 (WDT2)	WDTM2	写 (当 WDT2 运行时)	3
实时输出功能 (RTO) (n = 0, 1)	RTBLn, RTBHn	写 (RTPCn.RTPOEn 位 = 0)	1
A/D 转换器	ADA0M0	读	1或2
	ADA0CR0至 ADA0CR15	读	1或2
	ADA0CR0H至ADA0CR15H	读	1或2
I <sup>2</sup> C00 至 I <sup>2</sup> C02	IICS0至IICS2	读	1

必要访问的时钟个数=  $3 + i + j + (2 + j) \times k$ 

注意事项 在下面两种情况下,禁止访问上述寄存器。如果产生了等待周期,该等待周期只有通过复位来清除。


- 当 CPU 用副时钟工作,主时钟振荡停止时。
- 当 CPU 用内部振荡时钟工作时

备注 i: VSWC 寄存器高 4 位之值 (0 或 1)

j: VSWC 寄存器低 4 位之值 (0 或 1)

### (3) 系统保留区域

在 V850ES/JJ2 中, 0000007AH 至 0000007FH 是系统占有区域用以功能扩展,因此建议不使用此区域。



### (4) sld 指令和中断请求冲突的限制

# (a) 说明

如果在 sld 指令之前就立即对<2>中所列指令(该指令紧接在<1>中所列指令之后)进行译码,同时在<1>中指令完成执行之前,有中断请求冲突发生,那么在<1>中的指令执行结果就有可能无法储存寄存器中去。

# 指令 <1>

Id 指令: Id.b, Id.h, Id.w, Id.bu, Id.hu
sld 指令: sld.b, sld.h, sld.w, sld.bu, sld.hu

• 乘法指令: mul, mulh, mulhi, mulu

#### 指令<2>

mov reg1, reg2	not reg1, reg2	satsubr reg1, reg2	satsub reg1, reg2
satadd reg1, reg2	satadd imm5, reg2	or reg1, reg2	xor reg1, reg2
and reg1, reg2	tst_reg1, reg2	subr reg1, reg2	sub reg1, reg2
add reg1, reg2	add imm5, reg2	cmp reg1, reg2	cmp imm5, reg2
mulh reg1, reg2	shr imm5, reg2	sar imm5, reg2	shl imm5, reg2

#### <例>

<i> ld.w [r11], r10 如果<iii>中 sld 指令之前就立即对<ii>中的 mov 指令进行译码,同时在<i>中 ld 指令 执行完毕之前出现中断请求冲突,那么,<i>中指令执行的结果就有可能储存不到 寄存器中去。

<ii> mov r10, r28 <iii> sld.w 0x28, r10

#### (b) 对策

<1> 当使用编译器 (CA850) 时

使用 CA850 2.61 版或更新版本,因为相应指令序列的产生可以被自动挂起。

<2> 由封装者作出对策

在指令<ii>之后就立即执行 sld 指令,可以采用以下任一种方法来避免上述操作。

- 立即在 sld 指令之前插入 nop 指令。
- 不使用 sld 指令之前就立即执行的<ii>指令中所用的同一个寄存器来作为 sld 指令的目的寄存器。

# 第4章 端口功能

# 4.1 功能

- I/O 端口数: 128
  - 5V 耐压/N-ch 漏极开路输出可转换:60 (端口 0、3 至 6、8、9)
- 可位指定 输入/输出模式

# 4.2 基本端口配置

V850ES/JJ2 微控制器共有 128 个 I/O 端口,由端口 0、1、3 至 9、CD、CM、CS、CT、DH 以及 DL 组成。端口配置图如下所示。

P00 P90 Port 0 Port 9 P06 P915 P10 PCD0 Port 1 Port CD P11 PCD3 P30 PCM0 Port 3 Port CM P39 PCM5 P40 PCS0 Port 4 Port CS P42 PCS7 P50 PCT0 Port 5 Port CT P55 PCT7 P60 PDH0 Port 6 Port DH P615 PDH7 P70 PDL0 Port DL P715 PDL15 P80 Port 8 P81 注意事项 端口 0,3至6,8以及端口9耐压为5 V。

图 4-1. 端口配置框图

表 4-1. 管脚 I/O 缓冲电源

电源	相关管脚
AV <sub>REF0</sub>	端口 7
AV <sub>REF1</sub>	端口 1
BV <sub>DD</sub>	端口 CD, CM, CS, CT, DH, DL
EV <sub>DD</sub>	RESET, 端口 0、3 至 6、8、9

### 4.3 端口配置

表 4-2. 端口配置

项目	配置
控制寄存器	端口 n 模式寄存器 (PMn: n = 0、1、3 至 9、CD、CM、CS、CT、DH、DL) 端口 n 模式控制寄存器 (PMCn: n = 0、3 至 6、8、9、CM、CS、CT、DH、DL) 端口 n 功能控制寄存器 (PFCn: n = 0、3 至 6、9) 端口 n 功能控制扩展寄存器 (PFCEn: n = 3、5、9) 端口 n 功能寄存器 (PFn: n = 0、3 至 6、8、9)
端口	I/O: 128

### (1) 端口 Port n 寄存器 (Pn)

通过读或写 Pn 寄存器向外部设备输出或输入数据。

Pn 寄存器由一个端口锁存器和一个电路组成。 其中,锁存器用于存放待输出的数据,而电路则用于读取管脚的状态。

Pn 寄存器的各位与端口 n 的各管脚一一对应,并且能够以位进行读或写。



数据按照如下方式写入 Pn 寄存器或由 Pn 寄存器读出,而与 PMCn 寄存器的设置无关。

表 4-3. 写/ 读 Pn 寄存器


设置 PMn 寄存器	写 Pn 寄存器	读 Pn 寄存器
输出模式	数据写入输出锁存器 <sup>推</sup> 。	读出输出锁存器的值。
(PMnm = 0)	在端口模式下 (PMCn = 0),输出锁存器的内容由相应的管脚输出。	
输入模式	数据写入输出锁存器。	读取管脚状态。
(PMnm = 1)	管脚状态不受影响 <sup>te</sup> 。	

注 写入输出锁存器的值会一直保持到有一个新的值写入该输出锁存器时为止。

### (2) 端口 n 模式寄存器 (PMn)


PMn 寄存器为相应的端口管脚指定输入或输出模式。

该寄存器的各位与端口 n 的各管脚一一对应,并且输入或输出模式能够以位进行设定。




### (3) 端口 n 模式控制寄存器 (PMCn)

PMCn 寄存器用以对端口进行端口模式或复用功能模式的指定。 该寄存器的各位与端口 n 的各管脚一一对应,并且端口模式能够以位进行设定。




### (4) 端口 n 功能控制寄存器 (PFCn)

PFCn 寄存器为具有两种复用功能的端口管脚指定使用其中一种复用功能。 该寄存器的各位与端口 n 的各管脚一一对应,并且端口管脚复用功能能够以位进行设定。



# (5) 端口 n 功能控制扩展寄存器(PFCEn)

PFCEn 寄存器为具有三种或更多复用功能的端口管脚指定使用其中一种复用功能。 该寄存器的各位与端口 n 的各管脚一一对应,并且端口管脚复用功能能够以位进行设定。



### (6) 端口 n 功能寄存器(PFn)

PFn 寄存器用以指定端口的普通输出模式或 N-ch 漏极开路输出模式。 该寄存器的各位与端口 n 的各管脚一一对应,并且端口输模式能够以位进行设定。

 复位后: 00H
 R/W

 7
 6
 5
 4
 3
 2
 1
 0

 PFn
 PFn7
 PFn6
 PFn5
 PFn4
 PFn3
 PFn2
 PFn1
 PFn0


PFnm <sup>Note</sup>	普通输出/N-ch漏极开路输出的控制
0	普通输出(CMOS)输出
1	N-ch 漏极开路输出可被定义在1位的单元内

注 在端口模式下,只有当 PMn 寄存器的第 PMnm 为 0(当指定为输出模式时)时,PFn 寄存器的 PFnm 位才是有效的。当 PMnm 位为 1 时 (当指定为输入模式时),PFn 寄存器的设置值是无效的。

### (7) 端口设置

按如下所示进行端口设置。

图 4-2. 各寄存器及管脚功能设置



#### 4.3.1 端口 0

端口 0 是一个 7 位端口,可以对其进行位控 I/O 设置。

端口 0 具有如下复用功能管脚。

表 4-4. 端口 0 复用功能管脚

管脚名称	管脚编号	复用功能管脚名称	I/O	备注	块类型
P00	6	TIP61/TOP61	I/O	可选作 N-ch 漏极开路输出	G-1
P01	7	TIP60/TOP60	I/O		G-1
P02	17	NMI	输入		L-1
P03	18	INTP0/ADTRG	输入		N-1
P04	19	INTP1	输入		L-1
P05	20	INTP2/DRST **	输入		AA-1
P06	21	INTP3	输入		L-1


# **DRST** 管脚为片上调试功能之用。

如果没有使用片上调试功能,则在 RESET 管脚复位信号释放和 OCDM.OCDM0 位清 0 期间,将 P05/INTP2/DRST 管脚固定为低电平。

要了解详细情况,请参见 4.6.3 注意事项 片上调试管脚。

注意事项 P00 至 P06 管脚在复用功能的输入模式下具有回滞特性,而在端口模式下不具有这种特性。

# (1) 端口 0 寄存器 (P0)



# (2) 端口 0 模式寄存器(PM0)




### (3) 端口 0 模式控制寄存器(PMC0)


复位后: 00H R/W 地址: FFFFF440H 5 2 0 1 PMC0 PMC06 | PMC05 | PMC04 | PMC03 | PMC02 | PMC01 | PMC00 PMC06 设置P06管脚的工作模式 0 I/O 端口 1 INTP3 输入 PMC05 设置P05管脚的工作模式 I/O 端口 1 INTP2 输入 PMC04 设置P04管脚的工作模式 0 I/O 端口 1 INTP1 输入 PMC03 设置P03管脚的工作模式 0 I/O 端口 1 INTPO 输入/ADTRG 输入 PMC02 设置P02管脚的工作模式 0 I/O 端口 1 NMI 输入 PMC01 设置P01管脚的工作模式 I/O 端口 1 TIP60 输入/TOP60 输出 PMC00 设置P00管脚的工作模式 0 I/O 端口 1 TIP61 输入/TOP61 输出

注意事项 当 OCDM.OCDM0 位= 1 时,P05/INTP2/DRST 管脚就作 DRST 管脚之用而与 PMC05 位的 值无关。

### (4) 端口 0 功能控制寄存器(PFC0)



### (5) 端口 0 功能寄存器(PF0)



注意事项 当输出管脚上拉到 EVDD 或更高电平时,必须确保设置 PF0n 位为 1。

### 4.3.2 端口1

端口1是一个2位端口,可以对其进行位控 I/O 设置。

端口1具有如下复用功能管脚。

表 4-5. 端口 1 复用功能管脚

管脚名称	管脚编号	复用功能管脚名称	I/O	备注	块类型
P10	3	ANO0	输出	_	A-2
P11	4	ANO1	输出	_	A-2

注意事项 当系统上电时,即便是在复位期间, P10 和 P1 管脚可能会短时输出一未定义电平。

### (1) 端口 1 寄存器(P1)

 复位后:
 00H (输出锁存器)
 R/W
 地址:
 FFFFF402H

 7
 6
 5
 4
 3
 2
 1
 0

 P1
 0
 0
 0
 0
 0
 P11
 P10

P1n	输出数据控制(输出模式中) (n = 0 至 1)
0	输出 <b>0</b>
1	输出 1

注意事项 在 D/A 转换期间不允许读或写 P1 寄存器(参见 14.4.3 注意事项)。

# (2) 端口 1 模式寄存器(PM1)

 复位后:
 FFH
 R/W
 地址:
 FFFFF422H

 7
 6
 5
 4
 3
 2
 1
 0

 PM1
 1
 1
 1
 1
 1
 PM10

	PM1n	I/O 模式控制 (n = 0,1)
ſ	0	输出模式
	1	输入模式

注意事项 1. 当 P1n 用 作复用功能时(ANOn 管脚输出), 请设置 PM1n 位为 1。

2. 当 P10 、 P11 两管脚其中一个用作 I/O 端口,另一个用作 D/A 输出管脚时,在 D/A 输出期间端口 I/O 电平不发生变化的应用场合,也依此设置。

# 4.3.3 端口3

端口 3 是一个 10 位端口,可以对其进行位控 I/O 设置。端口 3 具有如下复用功能管脚。

表 4-6. 端口 3 复用功能管脚

管脚名称	管脚编号	复用功能管脚名称	I/O	备注	块类型
P30	25	TXDA0/SOB4	输出	可选作 N-ch 漏极开路输出	G-3
P31	26	RXDA0/INTP7/SIB4	输入		N-3
P32	27	ASCKA0/SCKB4/TIP00/TOP00	I/O		U-1
P33	28	TIP01/TOP01	I/O		G-1
P34	29	TIP10/TOP10	I/O		G-1
P35	30	TIP11/TOP11	1/0		G-1
P36	31	-	ı		C-1
P37	32	-	_		C-1
P38	35	TXDA2/SDA00	1/0		G-12
P39	36	RXDA2/SCL00	I/O		G-6

注意事项 P31 至 P35 管脚, P38 和 P39 管脚在复用功能的输入模式下具有回滞特性, 而在端口模式下不具有这种特性。

### (1) 端口 3 寄存器(P3)

复位后:	0000H(输出锁存器)		器) R/W	地址:		P3 FFFFF406H, P3L FFFFF406H, P3H FFF		FF407H
	15	14	13	12	11	10	9	8
P3 (P3H)	0	0	0	0	0	0	P39	P38
	7	6	5	4	3	2	1	0
(P3L)	P37	P36	P35	P34	P33	P32	P31	P30

P3n	输出数据控制(输出模式中) (n = 0至6)
0	输出 O
1	输出 1

### 备注

1. P3 寄存器能够以 16 位进行读或写。

但是,当其高 8 位用作 P3H 寄存器,低 8 位用作 P3L 寄存器时,P3 寄存器还能够以 8 位或按位进行读或写。

**2.** 要以 8 位或按位读或写 P3 寄存器的第 8 至 15 位时,请将它们指定为 P3H 寄存器的第 0 至 7 位。

# (2) 端口 3 模式寄存器(PM3)

复位后: FFFFH		R/W	地址:		FFF426H, FFFF426H	, PM3H FF	FFF427H	
	15	14	13	12	11	10	9	8
PM3 (PM3H)	1	1	1	1	1	1	PM39	PM38
	7	6	5	4	3	2	1	0
(PM3L)	PM37	PM36	PM35	PM34	PM33	PM32	PM31	PM30

PM3	3n	I/O 模式控制 (n = 0至6)
0		输出模式
1		输入模式

### 备注

1. PM3 寄存器能够以 16 位进行读或写。

但是,当其高 8 位用作 PM3H 寄存器,低 8 位用作 PM3L 寄存器时,PM3 寄存器还能够以 8 位或按位进行读或写。

**2.** 要以 8 位或按位读或写 PM3 寄存器的第 8 至 15 位时,请将它们指定为 PM3H 寄存器的第 0 至 7 位。

### (3) 端口 3 模式寄存器(PMC3)

复位后:	0000H	R/W	地址:		FFFF446H FFFFF446I	•	FFFFF447	Н
	15	14	13	12	11	10	9	8
PMC3 (PMC3H)	0	0	0	0	0	0	PMC39	PMC38
	7	6	5	4	3	2	1	0
(PMC3L)	0	0	PMC35	PMC34	PMC33	PMC32	PMC31	PMC30
		T						
	PMC39			设置P3	39管脚的工	作模式		
	0	I/O 端口						
	1	1 RXDA2输入/SCL00 I/O						
	PMC38			设置P	38管脚的工	作模式		
	0	I/O 端口						
	1	TXDA2 有	俞出/SDA00	I/O				
	PMC35	C35 设置P35管脚的工作模式						
	0	I/O 端口						
	1	TIP11 输	入/TOP11 轴	治出				
	PMC34			设置P	34管脚的工			
	0	I/O 端口						
	1	TIP10 输	入/TOP10 特	俞出				
	PMC33			设置P	33管脚的工			
	0	I/O 端口						
	1	TIP01 输	入/TOP01 轴	俞出				
	PMC32			设置P	32管脚的工			
	0	I/O 端口						
	1	ASCKA0 输入/SCKB4 I/O/TIP00 输入/TOP00 输出						
	PMC31			设置P	31管脚的工	作模式		
	0	I/O 端口						
	1	RXDA0 输入/SIB4 输入/INTP7 输入						
	PMC30			设置P	30管脚的工	作模式		
	0	I/O 端口						

# 注意事项 一定要把 15 至 10、7、6 位清为"0"。

**备注** 1. PMC3 寄存器能够以 16 位进行读或写。

1

TXDA0 输出/SOB4 输出

但是, 当其高 8 位用作 PMC3H 寄存器,低 8 位用作 PMC3L 寄存器时,PM3 寄存器还能够以 8 位或按位进行读或写。

**2.** 要以 8 位或按位读或写 PMC3 寄存器的第 8 至 15 位时,请将它们指定为 PMC3H 寄存器的第 0 至 7 位。

### (4) 端口 3 功能控制寄存器 (PFC3)

复位后:	0000H	0H R/W 地址: PFC3 FFFF466H, PFC3L FFFFF466H, PFC3L FFFFF467H						
	15	14	13	12	11	10	9	8
PFC3 (PFC3H)	0	0	0	0	0	0	PFC39	PFC38
	7	6	5	4	3	2	1	0
(PFC3L)	0	0	PFC35	PFC34	PFC33	PFC32	PFC31	PFC30

### 备注

- 1. 需要了解复用功能设置详细情况,可参见 4.3.3 (6) 端口 3 复用功能设置。
- 2. PFC3 寄存器能够以 16 位进行读或写。 但是,当其高 8 位用作 PFC3H 寄存器,低 8 位用作 PFC3L 寄存器时,PM3 寄存器还能够以 8 位或按位进行读或写。
- **3.** 要以 8 位或按位读或写 PFC3 寄存器的第 8 至 15 位时,请将它们指定为 PFC3H 寄存器的第 0 至 **7** 位。

# (5) 端口 3 功能控制扩展寄存器 L (PFCE3L)

复位后: 00H R/W 地址: FFFFF706H

7 6 5 4 3 2 1 0

PFCE3L 0 0 0 0 PFCE32 0 0

注意事项 一定要把7至3、1、0位清为"0"。

备注 需要了解复用功能设置详细情况,可参见 4.3.3 (6) 端口 3 复用功能设置。

# (6) 端口 3 复用功能的设置

PFC39	P39 管脚复用功能的设置
0	RXDA2 输入
1	SCL00 输入

PFC38	P38 管脚复用功能的设置
0	TXDA2 输出
1	SDA00 I/O

PFC35	P35 管脚复用功能的设置
0	TIP11 输入
1	TOP11 输出

PFC34	P34 管脚复用功能的设置
0	TIP10 输入
1	TOP10 输出

PFC33	P33 管脚复用功能的设置				
0	TIP01 输入				
1	TOP01 输出				

PFCE32	PFC32	P32 管脚复用功能的设置			
0	0	ASCKA0 输入			
0	1	SCKB4 I/O			
1	0	TIP00 输入			
1	1	TOP00 输出			

PFC31	P31 管脚复用功能的设置				
0	RXDA0 输入/INTP7 <sup>t</sup> 输入				
1	SIB4 输入				

PFC30	P30 管脚复用功能的设置
0	TXDA0 输出
1	SOB4 输出

注 INTP7 管脚和 RXDA0 管脚是备用功能管脚。当用作 RXDA0 管脚时,要禁止复用功能 INTP7 管脚的边沿检测。(将 INTF3.INTF31 位和 INTR3.INTR31 位清 0。)当该管脚用作 RXDA0 管脚时,请停止 UARTAO 的接收功能。(清 UAOCTL0.UAORXE 位为 0。)

### (7) 端口 3 功能寄存器(PF3)

复位后:	0000H	R/W	地址:	PF3 FFF	FFC66H,	PF3H FFF	FFC67H	
_	15	14	13	12	11	10	9	8
PF3 (PF3H)	0	0	0	0	0	0	PF39	PF38
	7	6	5	4	3	2	1	0
(PF3L)	PF37	PF36	PF35	PF34	PF33	PF32	PF31	PF30

PF3n	普通输出或N-ch漏极开路输出的控制 (n = 0至6)
0	普通输出(CMOS 输出)
1	N-ch 漏极开路输出可被定义在1位的单元内

# 注意事项 当输出管脚上拉到 EVDD 或更高电平时,必须确保设置 PF3n 位为 1。

**备注 1. PF3** 寄存器能够以 16 位进行读或写。

但是, 当其高 8 位用作 PF3H 寄存器,低 8 位用作 PF3L 寄存器时,PF3 寄存器还能够以 8 位或按位进行读或写。

**2.** 要以 8 位或按位读或写 PF3 寄存器的第 8 至 15 位时,请将它们指定为 PF3H 寄存器的第 0 至 7 位。

### 4.3.4 端口 4

端口 4 是一个 3 位端口,可以对其进行位控 I/O 设置。


端口 4 具有如下复用功能管脚。

表 4-7. 端口 4 复用功能管脚


管脚名称	管脚编号	复用功能管脚名称	I/O	备注	块类型
P40	22	SIB0/SDA01	1/0	可选作 N-ch 漏极开路输出	G-6
P41	23	SOB0/SCL01	I/O		G-12
P42	24	SCKB0	I/O		E-3

注意事项 P40 至 P42 管脚在复用功能的输入模式下具有回滞特性,而在端口模式下不具有这种特性。

## (1) 端口 4 寄存器 (P4)




## (2) 端口 4 模式 寄存器(PM4)




### (3) 端口 4 模式控制寄存器(PMC4)

R/W 地址: FFFFF448H 复位后: 00H 2 PMC42 PMC41 PMC40 PMC4 PMC42 设置P42管脚的工作模式 0 I/O 端口 SCKB0 I/O 1 PMC41 设置P41管脚的工作模式 0 I/O 端口 1 SOB0 输出/SCL01 I/O PMC40 设置P40管脚的工作模式 I/O 端口 SIB0 输入/SDA01 I/O

#### (4) 端口 4 功能控制寄存器(PFC4)



# (5) 端口 4 功能 寄存器 (PF4)



注意事项 当输出管脚上拉到 EVDD 或更高电平时,必须确保设置 PF4n 位为 1。

#### 4.3.5 端口 5

端口5是一个6位端口,可以对其进行位控I/O设置。

端口5具有如下复用功能管脚。

表 4-8. 端口 5 复用功能管脚

管脚名称	管脚编号	复用功能管脚名称	I/O	备注	块类型
P50	37	TIQ01/KR0/TOQ01/RTP00	I/O	可选作 N-ch 漏极开路输出	U-5
P51	38	TIQ02/KR1/TOQ02/RTP01	I/O		U-5
P52	39	TIQ03/KR2/TOQ03/RTP02/DDI **	I/O		U-6
P53	40	SIB2/KR3/TIQ00/TOQ00/RTP03/DDO **	I/O		U-7
P54	41	SOB2/KR4/RTP04/DCK**	I/O		U-8
P55	42	SCKB2/KR5/RTP05/DMS **	I/O		U-9

### 注 DDI, DDO, DCK 和 DMS 这些管脚用于片上调试功能。

如果没有使用片上调试功能,则在 RESET 管脚复位信号释放和 OCDM.OCDM0 位清 0 期间,将 P05/INTP2/DRST 管脚固定为低电平。

要了解详细情况,请参见 4.6.3 注意事项 片上调试管脚。


注意事项 1. 当上电时,即便是在复位期间, P53 管脚可能短时会有一未定义的电平输出。

2. P50 至 P55 管脚在复用功能的输入模式下具有回滞特性,而在端口模式下不具有这种特性。

#### (1) 端口 5 寄存器(P5)



#### (2) 端口 5 模式寄存器(PM5)



### (3) 端口 5 模式控制寄存器 (PMC5)

复位后: 00H R/W 地址: FFFFF44AH 5 2 1 0 PMC55 PMC54 PMC53 PMC52 PMC51 PMC50 PMC5 PMC55 设置P55管脚的工作模式 0 I/O 端口 1 SCKB2 I/O/KR5 输入/RTP05 输出 PMC54 设置P54管脚的工作模式 0 I/O 端口 1 SOB2 输出/KR4 输入/RTP04 输出 PMC53 设置P53管脚的工作模式 0 I/O 端口 SIB2 输入/KR3 输入/TIQ00 输入/TOQ00 输出/RTP03 输出 1 PMC52 设置P52管脚的工作模式 0 I/O 端口 1 TIQ03 输入/KR2 输入/TOQ03 输出/RTP02 输出 PMC51 设置P51管脚的工作模式 I/O 端口 TIQ02 输入/KR1 输入/TOQ02 输出/RTP01 输出 PMC50 设置P50管脚的工作模式 0 I/O 端口 1 TIQ01 输入/KR0 输入/TOQ01 输出/RTP00 输出

### (4) 端口 5 功能控制寄存器 (PFC5)

## (5) 端口 5 功能控制扩展寄存器 (PFCE5)

 复位后: 00H
 RW
 地址: FFFFF70AH

 7
 6
 5
 4
 3
 2
 1
 0

 PFCE5
 0
 0
 PFCE55
 PFCE54
 PFCE53
 PFCE52
 PFCE51
 PFCE50

 备注
 需要了解复用功能设置详细情况,可参见 4.3.5 (6) 端口 5 复用功能设置。

## (6) 端口 5 复用功能的设置

PFCE55	PFC55	设置 P55 管脚复用功能
0	0	SCKB2 I/O
0	1	KR5 输入
1	0	禁止设置
1	1	RTP05 输出

PFCE54	PFC54	设置 P54 管脚复用功能
0	0	SOB2 输出
0	1	KR4 输入
1	0	禁止设置
1	1	RTP04 输出

PFCE53	PFC53	设置 P53 管脚复用功能
0	0	SIB2 输入
0	1	TIQ00 输入/KR3 <sup>#</sup> 输入
1	0	TOQ00 输出
1	1	RTP03 输出

PFCE52	PFC52	设置 P52 管脚复用功能
0	0	禁止设置
0	1	TIQ03 输入/KR2 <sup>tt</sup> 输入
1	0	TOQ03 输出
1	1	RTP02 输出

PFCE51	PFC51	设置 P51 管脚复用功能
0	0	禁止设置
0	1	TIQ02 输入/KR1 <sup>t</sup> 输入
1	0	TOQ02 输出
1	1	RTP01 输出

PFCE50	PFC50	设置 P50 管脚复用功能
0	0	禁止设置
0	1	TIQ01 输入/KR0 <sup>±</sup> 输入
1	0	TOQ01 输出
1	1	RTP00 输出

注 管脚 KRn 和管脚 TIQ0m 为复用功能管脚。当该管脚用作 TIQ0m 管脚时,请禁止 KRn 复用功能管脚的按键返回检测。 (将 KRM.KRMn 位清为 0) 同时,当该管脚用作 KRn 管脚时,请禁止 TIQ0m 复用功能管脚的边沿检测(n=0 至 3, m=0 至 3)。

管脚名称	用作 TIQ0m 管脚	用作 KRn 管脚
KR0/TIQ01	KRM.KRM0 位 = 0	TQ0IOC1.TQ0TIG2, TQ0IOC1.TQ0TIG3 位 = 0
KR1/TIQ02	KRM.KRM1 位= 0	TQ0IOC1.TQ0TIG4, TQ0IOC1.TQ0TIG5 位= 0
KR2/TIQ03	KRM.KRM2 位= 0	TQ0IOC1.TQ0TIG6, TQ0IOC1.TQ0TIG7 位= 0
KR3/TIQ00	KRM.KRM3 位= 0	TQ0IOC1.TQ0TIG0, TQ0IOC1.TQ0TIG1 位 = 0 TQ0IOC2.TQ0EES0, TQ0IOC2.TQ0EES1 位 = 0 TQ0IOC2.TQ0ETS1 位 = 0

# (7) 端口 5 功能寄存器 (PF5)

复位后: 00H R/W 地址: FFFFC6AH

7 6 5 4 3 2 1 0
PF5 0 0 PF55 PF54 PF53 PF52 PF51 PF50

PF5n	普通输出或N-ch漏极开路输出的控制 (n = 0 至 5)	
0	普通输出(CMOS 输出)	
1	N-ch 漏极开路输出	

注意事项 当输出管脚上拉到 EVDD 或更高电平时,必须确保设置 PF5n 位为 1。

## 4.3.6 端口 6

端口 6 是一个 16 位端口,可以对其进行位控 I/O 设置。端口 6 具有如下复用功能管脚。

表 4-9. 端口 6 复用功能管脚

管脚名称	管脚编号	复用功能管脚名称	I/O	备注	块类型
P60	43	RTP10	输出	可选作 N-ch 漏极开路输出	E-2
P61	44	RTP11	输出		E-2
P62	45	RTP12	输出		E-2
P63	46	RTP13	输出		E-2
P64	47	RTP14	输出		E-2
P65	48	RTP15	输出		E-2
P66	49	SIB5	输入		E-1
P67	50	SOB5	输出		E-2
P68	51	SCKB5	I/O		E-3
P69	52	TIP70/TOP70	I/O		G-1
P610	53	TIP71	输入		E-1
P611	54	TOP71	输出		E-2
P612	55	TIP80/TOP80	I/O		G-1
P613	56	TIP81/TOP81	I/O		G-1
P614	57	-	-		C-1
P615	58	-	-		C-1

注意事项 P66, P68 至 P610 管脚, P612 和 P613 管脚在复用功能的输入模式下具有回滞特性, 而在端口模式下不具有这种特性。

### (1) 端口 6 寄存器(P6)

复位后: 0000H (output latch) R/W 地址: P6 FFFF40CH P6L FFFFF40DH

15 14 13 12 11 10 9 8 P6 (P6H) P615 P614 P613 P612 P611 P610 P69 P68

7 6 5 4 3 2 1 0 (P6L) P67 P66 P65 P64 P63 P62 P61 P60

P6n	输出数据控制(输出模式中) (n = 0 至 15)
0	输出0
1	输出1

### **备注** 1. P6 寄存器能够以 16 位进行读或写。

但是,当其高 8 位用作 P6H 寄存器,低 8 位用作 P6L 寄存器时,P6 寄存器还能够以 8 位或 1 位进行读或写。

**2.** 要以 8 位或按位读或写 P6 寄存器的第 8 至 15 位时,请将它们指定为 P6 寄存器的第 0 至 7 位。

### (2) 端口 6 模式寄存器 (PM6)

复位后: FFFFH R/W 地址: PM6 FFFFF42CH PM6L FFFFF42CH, PM6H FFFFF42DH

15 14 13 12 11 10 9 8 PM6 (PM6H) PM615 PM614 PM613 PM612 PM611 PM610 PM69 PM68

 7
 6
 5
 4
 3
 2
 1
 0

 (PM6L)
 PM67
 PM66
 PM65
 PM64
 PM63
 PM62
 PM61
 PM60

PM6n	I/O 模式控制 (n = 0 至 15)
0	输出模式
1	输入模式

### **备注** 1. PM6 寄存器能够以 16 位进行读或写。

但是, 当其高 8 位用作 PM6H 寄存器,低 8 位用作 PM6L 寄存器时,PM6 寄存器还能够以 8 位或 1 位进行读或写。

**2.** 要以 8 位或按位读或写 PM6 寄存器的第 8 至 15 位时,请将它们指定为 PM6H 寄存器的第 0 至 7 位。

#### (3) 端口 6 模式控制寄存器(PMC6)

复位后: 0000H R/W 地址: PMC6 FFFFF44CH PMC6L FFFFF44CH, PMC6H FFFFF44DH 14 11 8 PMC6 (PMC6H) PMC613 | PMC612 | PMC611 | PMC610 | PMC69 PMC68 7 3 6 5 2 0 PMC67 PMC66 PMC65 PMC64 PMC63 PMC62 PMC61 PMC60 (PMC6L) PMC613 设置P613管脚的工作模式 0 I/O 端口 TIP81 输入/TOP81 输出 1 PMC612 设置P612管脚的工作模式 I/O 端口 1 TIP80 输入/TOP80 输出 PMC611 设置P611管脚的工作模式 I/O 端口 1 TOP71 输出 PMC610 设置P610管脚的工作模式 0 I/O 端口 1 TIP71 输入 PMC69 设置P69管脚的工作模式 0 I/O 端口 1 TIP70 输入/TOP70 输出 PMC68 设置P68管脚的工作模式 0 I/O 端口 SCKB5 I/O 1 PMC67 设置P67管脚的工作模式 0 I/O 端口 SOB5 输出 PMC66 设置P66管脚的工作模式 I/O 端口 1 SIB5 输入 PMC6m 设置P6m管脚的工作模式(m = 0 至 5) 0 I/O 端口 1 RTP1m I/O

#### **备注 1.** PMC6 寄存器能够以 16 位进行读或写。

但是,当其高 8 位用作 PMC6H 寄存器,低 8 位用作 PMC6L 寄存器时,PMC6 寄存器还能够以 8 位或 1 位进行读或写。

**2.** 要以 8 位或按位读或写 PMC6 寄存器的第 8 至 15 位时,请将它们指定为 PMC6H 寄存器的第 0 至 7 位。

### (4) 端口 6 功能控制寄存器 H(PFC6H)

复位后: 00H R/W 地址: FFFFF46DH 14 13 12 9 8 15 11 10 PFC6H 0 PFC613 PFC612 PFC69 0 0 PFC613 P613管脚复用功能的设置 0 TIP81 输入 1 TOP81 输出 PFC612 P612 管脚复用功能的设置 0 TIP80 输入 TOP80 输出 PFC69 P69 管脚复用功能的设置 TIP70 输入 0 TOP70 输出

### (5) 端口 6 功能寄存器 (PF6)

复后位: 0000H R/W 地址: PF6 FFFFC6CH PF6L FFFFC6CH, PF6H FFFFC6DH

13

PFOL FFFFCOCH, PFOH FFFFCODH

11

9

8

10

PF6 (PF6H) PF615 PF614 PF613 PF612 PF611 PF610 PF69 PF68 7 6 5 3 2 1 PF64 PF67 PF66 PF65 PF63 PF62 PF61 PF60 (PF6L)

12

PF6n	普通输出/N-ch漏极开路输出的控制 (n = 0 至 15)					
0	普通输出(CMOS 输出)					
1	N-ch 漏极开路输出					

### 注意事项 当输出管脚上拉到 EVDD 或更高电平时,必须确保设置 PF6n 位为 1。

**备注 1. PF6** 寄存器能够以 16 位进行读或写。

15

14

但是,当其高 8 位用作 PF6H 寄存器,低 8 位用作 PF6L 寄存器时,PF6 寄存器还能够以 8 位或 1 位进行读或写。

**2.** 要以 8 位或按位读或写 PF6 寄存器的第 8 至 15 位时,请将它们指定为 PF6H 寄存器的第 0 至 **7** 位。

## 4.3.7 端口 7

端口 7 是一个 16 位端口,可以对其进行位控 I/O 设置。端口 7 具有如下复用功能管脚。

表 4-10. 端口 7 复用功能管脚

管脚名称	管脚编号	复用功能管脚名称	I/O	备注	块类型
P70	144	ANI0	输入	_	A-1
P71	143	ANI1	输入		A-1
P72	142	ANI2	输入		A-1
P73	141	ANI3	输入		A-1
P74	140	ANI4	输入		A-1
P77	139	ANI5	输入		A-1
P76	138	ANI6	输入		A-1
P77	137	ANI7	输入		A-1
P78	136	ANI8	输入		A-1
P79	135	ANI9	输入		A-1
P710	134	ANI10	输入		A-1
P711	133	ANI11	输入		A-1
P712	132	ANI12	输入		A-1
P713	131	ANI13	输入		A-1
P714	130	ANI14	输入		A-1
P715	129	ANI15	输入		A-1

### (1) 端口 7 寄存器 H,端口 7 寄存器 L (P7H, P7L)

复后位: 00H (输出锁存器) R/W 地址: P7L FFFFF40EH, P7H FFFFF40FH

	7	6	5	4	3	2	1	0
P7H	P715	P714	P713	P712	P711	P710	P79	P78
	7	6	5	4	3	2	1	0

P7L P77 P76 P75 P74 P73 P72 P71 P70

P7n	输出数据控制(输出模式中) (n = 0 至15)
0	输出0
1	输出1

注意事项 在 A/D 转换期间,请不要读或写 P7H 和 P7L 寄存器。 (可参见 13.6 (4) 复用 I/O)。

**备注** 这些寄存器不能作为 P7 寄存器在 16 位单元中被访问。它们可以作为 P7H 和 P7L 寄存器在 8 位或 1 位单元中被读写。

## (2) 端口 7 模式寄存器 H, 端口 7 模式寄存器 L (PM7H, PM7L)

复后位: FFH R/W 地址: PM7L FFFFF42EH, PM7H FFFFF42FH

7 5 6 4 3 2 1 0 PM7H PM715 PM714 PM713 PM712 PM711 PM710 PM79 PM78

7 5 4 3 2 1 0 PM75 PM7L PM77 PM76 PM74 PM73 PM72 PM71 PM70

PM7n	I/O 模式控制 (n = 0 至 15)
0	输出模式
1	输入模式

注意事项 当 P7n 管脚用作其复用功能时(ANIn 管脚), 请设置 PM7n 位为 1。

**备注** 这些寄存器不能作为 PM7 寄存器在 16 位单元中被访问。它们可以作为 PM7H 和 PM7L 寄存器在 8 位或 1 位单元中被读写。

### 4.3.8 端口8

端口8是一个2位端口,可以对其进行位控 I/O 设置。

端口8具有如下复用功能管脚。

表 4-11. 端口 8 复用功能管脚

管脚名称	管脚编号	复用功能管脚名称	I/O	备注	块类型
P80	59	RXDA3/INTP8	输入	可选作 N-ch 漏极开路输出	L-2
P81	60	TXDA3	输出		E-2

注意事项 P80 管脚在复用功能的输入模式下具有回滞特性,而在端口模式下不具有这种特性。

## (1) 端口 8 寄存器 (P8)

复后位: 00H (输出锁存器) R/W 地址: FFFFF410H 3 1 0 P8 0 0 0 0 P81 P80 P8n 输出数据控制 (n = 0, 1) 0 输出0 输出1 1

## (2) 端口 8 模式寄存器 (PM8)

### (3) 端口 8 模式控制寄存器 (PMC8)

复后位: 00H R/W 地址: FFFFF450H

PMC8

7	6	5	4	3	2	1	0
0	0	0	0	0	0	PMC81	PMC80

PMC81	设置P81管脚的工作模式
0	I/O 端口
1	TXDA3 输出

PMC80	设置P80管脚的工作模式					
0	I/O 端口					
1	RXDA3 输入/INTP8 <sup>注</sup> 输入					

注 INTP8 管脚和 RXDA3 管脚是备用功能管脚。当用作 RXDA3 功能管脚时,要禁止 INTP8 管脚的边沿检测(将 INTF8.INTF80 位和 INTR8.INTR80 位清 0)。当使用 INTP8 管脚时,请停止 UARTA3 (UA3CTL0.UA3RXE 位=0)的接收操作。

### (4) 端口 8 功能寄存器 (PF8)

复后位: 00H R/W 地址: FFFFC70H

7 6 5 4 3 2 1 0 PF8 0 0 0 0 0 0 PF81 PF80

PF8n	普通输出 或 N-ch漏极开路输出的控制(n=0,1)						
0	普通输出(CMOS 输出)						
1	N-ch 漏极开路输出						

注意事项 当输出管脚上拉到 EVDD 或更高电平时,必须确保设置 PF8n 位为 1。

## 4.3.9 端口 9

端口 9 是一个 16 位端口,可以对其进行位控 I/O 设置。端口 9 具有如下复用功能管脚。

表 4-12. 端口 9 复用功能管脚

管脚名称	管脚编号	复用功能管脚名称	I/O	备注	块类型
P90	61	A0/KR6/TXDA1/SDA02	I/O	可选作 N-ch 漏极开路输出	U-10
P91	62	A1/KR7/RXDA1/SCL02	I/O		U-11
P92	63	A2/TIP41/TOP41	I/O		U-12
P93	64	A3/TIP40/TOP40	I/O		U-12
P94	65	A4/TIP31/TOP31	I/O		U-12
P95	66	A5/TIP30/TOP30	I/O		U-12
P96	67	A6/TIP21/TOP21	I/O		U-13
P97	68	A7/SIB1/TIP20/TOP20	I/O		U-14
P98	69	A8/SOB1	输出		G-3
P99	70	A9/SCKB1	I/O		G-5
P910	71	A10/SIB3	I/O		G-2
P911	72	A11/SOB3	输出		G-3
P912	73	A12/SCKB3	I/O		G-5
P913	74	A13/INTP4	I/O		N-2
P914	75	A14/INTP5/TIP51/TOP51	I/O		U-15
P915	76	A15/INTP6/TIP50/TOP50	I/O		U-15

注意事项 P90 至 P97 管脚, P99, P910 以及 P912 至 P915 管脚在复用功能的输入模式下具有回滞特性, 而在端口模式下不具有这种特性。

### (1) 端口 9 寄存器 (P9)

复后位: 0000H (输出锁存器) R/W 地址: P9 FFFFF412H. P9L FFFFF412H, P9H FFFFF413H 13 12 P9 (P9H) P915 P914 P913 P912 P911 P910 P99 P98 6 5 2 0 7 4 3 (P9L) P97 P96 P95 P94 P93 P92 P91 P90 输出数据控制(输出模式中) (n = 0至15) P9n 0 输出0 输出1 1

#### 备注

1. P9 寄存器能够以 16 位进行读或写。

但是, 当其高 8 位用作 P9H 寄存器,低 8 位用作 P9L 寄存器时,P9 寄存器还能够以 8 位或按位进行读或写。

**2.** 要以 8 位或按位读或写 P9 寄存器的第 8 至 15 位时,请将它们指定为 P9H 寄存器的第 0 至 7 位。

#### (2) 端口 9 模式寄存器(PM9)

复后位: FFFFH R/W 地址: PM9 FFFFF432H, PM9L FFFFF432H, PM9H FFFFF433H 15 14 13 8 PM9 (PM9H) PM915 PM914 PM913 PM912 PM911 PM910 PM99 PM98 7 6 5 4 3 2 1 0 (PM9L) PM96 PM95 PM92 PM91 PM90 PM97 PM94 PM93 I/O 模式控制 (n = 0 至 15) PM9n 输出模式 输入模式

#### 备注

1. PM9 寄存器能够以 16 位进行读或写。

但是,当其高 8 位用作 PM9H 寄存器,低 8 位用作 PM9L 寄存器时,PM9 寄存器还能够以 8 位或按位进行读或写。

**2.** 要以 8 位或按位读或写 PM9 寄存器的第 8 至 15 位时,请将它们指定为 PM9H 寄存器的第 0 至 **7** 位。

# (3) (3) 端口 9 模式控制寄存器(PMC9)

(1/2)

复后位: 0000H				PMC9 FFFFF452H, PMC9L FFFFF452H, PMC9H FFFFF453H			Н	
	15	14	13	12	11	10	9	8
PMC9 (PMC9H)	PMC915	PMC914	PMC913	PMC912	PMC911	PMC910	PMC99	PMC98
	7	6	5	4	3	2	1	0
(PMC9L)	PMC97	PMC96	PMC95	PMC94	PMC93	PMC92	PMC91	PMC90
	PMC915			设置P9	15管脚的]	[作模式		
	0	I/O 端口						
	1	A15 输出/	INTP6 输入	/TIP50 输	∖/TOP50 ‡	輸出		
	PMC914			设置P9	14管脚的工			
	0	I/O 端口						
	1	A14 输出/	INTP5 输入	/TIP51 输	∖/TOP51 特	<b>俞</b> 出		
	PMC913			设置P9	<b>13</b> 管脚的コ			
	0	I/O 端口						
	1	A13 输出/	INTP4 输入					
	PMC912			设置P9	12管脚的工			
	0	I/O 端口						
	1	A12 输出/	SCKB3 I/O					
	PMC911			设置P9	<b>11</b> 管脚的工	作模式		
	0	I/O 端口						
	1	A11 输出/	SOB3 输出					
	PMC910			设置P9	10管脚的工			
	0	I/O 端口						
	1	A10 输出/	SIB3 输入					
	PMC99			设置PS	99管脚的工	作模式		
	0	I/O 端口						
	1	A9 输出/S	CKB1 I/O	·	·	·		
	PMC98			设置PS	8管脚的工	作模式		
	0	I/O 端口						
	1	A8 输出/S	OB1 输出					

### **备注** 1.PMC9 寄存器能够以 16 位进行读或写。

但是,当其高 8 位用作 PMC9H 寄存器,低 8 位用作 PMC9L 寄存器时,PMC9 寄存器还能够以 8 位或按位进行读或写。

**2.**要以 8 位或按位读或写 PMC9 寄存器的第 8 至 15 位时,请将它们指定为 PMC9H 寄存器的第 0 至 7 位。

(2/2)

PMC97	设置P97管脚的工作模式		
0	I/O 端口		
1	A7 输出/SIB1 输入/TIP20 输入/TOP20 输出		
PMC96	设置 <b>P96</b> 管脚的工作模式		
0	I/O 端口		
1	A6 输出/TIP21 输入/TOP21 输出		
PMC95	设置 <b>P95</b> 管脚的工作模式		
0	I/O 端口		
1	A5 输出/TIP30 输入TOP30 输出		
PMC94	设置 <b>P94</b> 管脚的工作模式		
0	I/O 端口		
1	1 A4 输出/TIP31 输入/TOP31 输出		
PMC93	设置P93管脚的工作模式		
PMC93 0	设置P93管脚的工作模式 I/O 端口		
0	I/O 端口		
0	I/O 端口 A3 输出/TIP40 输入/TOP40 输出		
0 1 PMC92	I/O 端口 A3 输出/TIP40 输入/TOP40 输出 设置P92管脚的工作模式		
0 1 PMC92 0	I/O 端口 A3 输出/TIP40 输入/TOP40 输出 设置P92管脚的工作模式 I/O 端口		
0 1 PMC92 0 1	I/O 端口 A3 输出/TIP40 输入/TOP40 输出		
0 1 PMC92 0 1 PMC91	I/O 端口         A3 输出/TIP40 输入/TOP40 输出         设置P92管脚的工作模式         I/O 端口         A2 输出/TIP41 输入/TOP41 输出         设置P91管脚的工作模式		
0 1 PMC92 0 1 PMC91	I/O 端口 A3 输出/TIP40 输入/TOP40 输出  设置P92管脚的工作模式 I/O 端口 A2 输出/TIP41 输入/TOP41 输出  设置P91管脚的工作模式 I/O 端口		
0 1 PMC92 0 1 PMC91 0	I/O 端口 A3 输出/TIP40 输入/TOP40 输出  设置P92管脚的工作模式 I/O 端口 A2 输出/TIP41 输入/TOP41 输出  设置P91管脚的工作模式 I/O 端口 A1 输出/KR7 输入/RXDA1 输入/SCL02 I/O		

注意事项 仅当 A0 至 A15 管脚用作 P90 至 P915 管脚的复用功能时,才立即设置 PMC9 寄存器的所有 16 位为 FFFFH。

#### (4) 端口 9 功能控制寄存器(PFC9)

注意事项 当执行分离地址总线输出(A0 至 A15)时,在 PFC9 寄存器清为 0000H 后,应立即设置 PMC9 寄存器 为 FFFFH。

复后位: 0000H R/W 地址: PFC9 FFFFF472H. PFC9L FFFFF472H, PFC9H FFFFF473H 13 8 15 14 12 11 10 PFC9 (PFC9H) PFC915 PFC914 PFC913 PFC912 PFC911 PFC910 PFC99 PFC98 5 2 0 6 3 (PFC9L) PFC97 PFC96 PFC95 PFC94 PFC93 PFC92 PFC91 PFC90

### 备注

- 1. 需要了解复用功能设置详细情况,可参见 4.3.9 (6) 端口 9 复用功能设。
- 2. PFC9 寄存器能够以 16 位进行读或写。 但是,当其高 8 位用作 PFC9H 寄存器,低 8 位用作 PFC9L 寄存器时,PMC9 寄存器还能够以 8 位或按位进行读或写。
- **3.** 要以 8 位或按位读或写 PFC9 寄存器的第 8 至 15 位时,请将它们指定为 PFC9H 寄存器的第 0 至 **7** 位。

### (5) 端口 9 功能控制扩展寄存器 (PFCE9)

复后位: 0000H R/W 地址: PFCE9 FFFF712H, PFCE9L FFFFF712H, PFCE9H FFFFF713H 15 14 13 12 11 10 8 PFCE9 (PFCE9H) PFCE915 PFCE914 0 0 0 3 2 0 (PFCE9L) PFCE97 | PFCE96 | PFCE95 | PFCE94 | PFCE93 | PFCE92 | PFCE91 | PFCE90

#### 备注

- 1. 需要了解复用功能设置详细情况,可参见 4.3.9 (6) 端口 9 复用功能设置。
- 2. PFCE9 寄存器能够以 16 位进行读或写。 但是, 当其高 8 位用作 PFCE9H 寄存器,低 8 位用作 PFCE9L 寄存器时,PMC9 寄存器还能 够以 8 位或按位进行读或写。
- **3.** 要以 8 位或按位读或写 PFCE9 寄存器的第 8 至 15 位时,请将它们指定为 PFCE9H 寄存器的 第 0 至 7 位。

# (6) 端口9复用功能的设置

PFCE915	PFC915	设置 P915 管脚复用功能
0	0	A15 输出
0	1	INTP6 输入
1	0	TIP50 输入
1	1	TOP50 输出

PFCE914	PFC914	设置 P914 管脚复用功能
0	0	A14 输出
0	1	INTP5 输入
1	0	TIP51 输入
1	1	TOP51 输出

PFC913	设置 P913 管脚复用功能
0	A13 输出
1	INTP4 输入

PFC912	设置 P912 管脚复用功能
0	A12 输出
1	SCKB3 I/O

PFC911	设置 P911 管脚复用功能
0	A11 输出
1	SOB3 输出

PFC910	设置 P910 管脚复用功能
0	A10 输出
1	SIB3 输入

PFC99	设置 P99 管脚复用功能
0	A9 输出
1	SCKB1 I/O

PFC98	设置 P98 管脚复用功能
0	A8 输出
1	SOB1 输出

PFCE97	PFC97	设置 P97 管脚复用功能
0	0	A7 输出
0	1	SIB1 输入
1	0	TIP20 输入
1	1	TOP20 输出

PFCE96	PFC96	设置 P96 管脚复用功能
0	0	A6 输出
0	1	禁止设置
1	0	TIP21 输入
1	1	TOP21 输出

PFCE95	PFC95	设置 P95 管脚复用功能
0	0	<b>A5</b> 输出
0	1	TIP30 输入
1	0	TOP30 输出
1	1	禁止设置

PFCE94	PFC94	设置 P94 管脚复用功能
0	0	A4 输出
0	1	TIP31 输入
1	0	TOP31 输出
1	1	禁止设置

PFCE93	PFC93	设置 P93 管脚复用功能
0	0	A3 输出
0	1	TIP40 输入
1	0	TOP40 输出
1	1	禁止设置

PFCE92	PFC92	设置 P92 管脚复用功能
0	0	A2 输出
0	1	TIP41 输入
1	0	TOP41 输出
1	1	禁止设置

PFCE91	PFC91	设置 P91 管脚复用功能
0	0	A1 输出
0	1	KR7 输入
1	0	RXDA1 输入/KR7 输入 <sup>it</sup>
1	1	SCL02 I/O

PFCE90	PFC90	设置 P90 管脚复用功能
0	0	<b>A0</b> 输出
0	1	KR6 输入
1	0	TXDA1 输出
1	1	SDA02 I/O

注 切勿同时使用 RXDA1 和 KR7 管脚。当用作 RXDA1 管脚时,就不能使用 KR7 管脚。当用作 KR7 管脚时,就不能使用 RXDA1 管脚(建议将 PFC91 位设置为 1,并且将 PFCE91 位清为 0)。

### (7) 端口 9 功能寄存器 (PF9)

复后位: 0000H PF3 FFFFC72H, R/W 地址: PF9L FFFFC72H, PF9H FFFFC73H 15 14 13 12 11 10 8 PF9 (PF9H) PF99 PF915 PF914 PF913 PF912 PF911 PF910 PF98 7 6 4 3 2 0 1 (PF9L) PF97 PF94 PF91 PF96 PF95 PF93 PF92 PF90

PF9n	普通输出或N-ch漏极开路输出的控制 (n = 0 至 15)
0	普通输出(CMOS 输出)
1	N-ch 漏极开路输出

### 注意事项 当输出管脚上拉到 EVDD 或更高电平时,必须确保设置 PF9n 位为 1。

**备注** 1. PF9 寄存器能够以 16 位进行读或写。

但是,当其高 8 位用作 PF9H 寄存器,低 8 位用作 PF9L 寄存器时,PMC9 寄存器还能够以 8 位或按位进行读或写。

**2.** 要以 8 位或按位读或写 PF9 寄存器的第 8 至 15 位时,请将它们指定为 PF9H 寄存器的第 0 至 7 位。

### 4.3.10 端口 CD


端口 CD 是一个 4 位端口,可以对其进行位控 I/O 设置。

端口 CD 具有如下复用功能管脚。


表 4-13. 端口 CD 复用功能管脚

管脚名称	管脚编号	复用功能管脚名称	I/O	备注	块类型
PCD0	77	-	-	_	B-1
PCD1	78	-	-		B-1
PCD2	79	-	-		B-1
PCD3	80	-	ı		B-1

## (1) 端口 CD 寄存器(PCD)



## (2) 端口 CD 模式寄存器 (PMCD)



## 4.3.11 端口 CM


端口 CM 是一个 6 位端口,可以对其进行位控 I/O 设置。

端口 CM 具有如下复用功能管脚。

### 表 4-14. 端口 CM 复用功能管脚

管脚名称	管脚编号	复用功能管脚名称	I/O	备注	块类型
РСМ0	85	WAIT	输入	_	D-1
PCM1	86	CLKOUT	输出		D-2
PCM2	87	HLDAK	输出		D-2
РСМ3	88	HLDRQ	输入		D-1
PCM4	89	-	-		B-1
PCM5	90	-	-		B-1

## (1) 端口 CM 寄存器 (PCM)



### (2) 端口 CM 模式寄存器 (PMCM)



# (3) 端口 CM 模式控制寄存器(PMCCM)

复后位:	00H R	W 地址	: FFFFFC	04CH						
	7	6	5	4	3	2	1	0		
PMCCM	0	0	0	0	РМССМ3	PMCCM2	PMCCM1	РМССМ0		
	РМССМ3			 设置P	CM3管脚的二	 [作模式				
	0	I/O 端口	端口							
	1	HLDRQ 输	ILDRQ 输入							
	PMCCM2			设置P	CM2管脚的二	[作模式				
	0	I/O 端口								
	1	HLDAK 输	出							
	PMCCM1			设置P	CM1管脚的二	工作模式				
	0	I/O 端口								
	1	CLKOUT \$	俞出							
	РМССМ0			设置P	CM0管脚的	匚作模式				
	0	I/O 端口								
	1	WAIT 输入								

### 4.3.12 端口 CS

端口 CS 是一个 8 位端口,可以对其进行位控 I/O 设置。

端口 CS 具有如下复用功能管脚。


表 4-15. 端口 CS 复用功能管脚

管脚名称	管脚编号	复用功能管脚名称	I/O	备注	块类型
PCS0	81	CS0	输出	_	D-2
PCS1	82	CS1	输出		D-2
PCS2	83	CS2	输出		D-2
PCS3	84	CS3	输出		D-2
PCS4	91	-	-		B-1
PCS5	92	-	_		B-1
PCS6	93	-	_		B-1
PCS7	94	-	_		B-1

# (1) 端口 CS 寄存器 (PCS)



## (2) 端口 CS 模式寄存器(PMCS)



# (3) 端口 CS 模式控制寄存器(PMCCS)

	7	6	5	4	3	2	1	0		
PMCCS	0	0	0	0			PMCCS1			
1 10000		0			1 WICCOO	1 WOOOZ	T WOODT	1 10000		
	PMCCS3			设置PCS	3管脚的工作	模式				
	0	I/O 端口								
	1	CS3 输出								
	PMCCS2		设置PCS2管脚的工作模式							
	0	I/O 端口								
	1	CS2 输出								
	PMCCS1			设置PCS	1管脚的工作	模式				
	0	I/O 端口								
	1	CS1 输出								
	PMCCS0			设置PCS	0管脚的工作	模式				
	0	I/O 端口								
	1	CS0 输出								


### 4.3.13 端口 CT

端口 CT 是一个 8 位端口,可以对其进行位控 I/O 设置。端口 CT 具有如下复用功能管脚。


## 表 4-16. 端口 CT 复用功能管脚

管脚名称	管脚编号	复用功能管脚名称	I/O	备注	块类型
PCT0	95	WR0	输出	_	D-2
PCT1	96	WR1	输出		D-2
PCT2	97	-	_		B-1
РСТ3	98	-	_		B-1
PCT4	99	RD	输出		D-2
PCT5	100	-	_		B-1
PCT6	101	ASTB	输出		D-2
PCT7	102	-	_		B-1

# (1) 端口 CT 寄存器 (PCT)



## (2) 端口 CT 模式寄存器(PMCT)



# (3) 端口 CT 模式控制寄存器(PMCCT)

	7	6	5	4	3	2	1	0
PMCCT	0	РМССТ6	0	PMCCT4	0	0	PMCCT1	PMCCT0
				\II	- 66 814 11			
	РМССТ6			设置PCT	6管脚的	上作模式		
	0	I/O 端口						
	1	ASTB 输出						
	PMCCT4			设置PCT	4管脚的	工作模式		
	0	I/O 端口						
	1	RD 输出						
	PMCCT1			设置PCT	1管脚的	工作模式		
	0	I/O 端口						
	1	WR1 输出						
	РМССТ0			设置PCT	0管脚的	工作模式		
	0	I/O 端口						
	1	WR0 输出						

## 4.3.14 端口 DH

端口 DH 是一个 8 位端口,可以对其进行位控 I/O 设置。

端口 DH 具有如下复用功能管脚。

表 4-17. 端口 DH 复用功能管脚

管脚名称	管脚编号	复用功能管脚名称	I/O	备注	块类型
PDH0	121	A16	输出	_	D-2
PDH1	122	A17	输出		D-2
PDH2	123	A18	输出		D-2
PDH3	124	A19	输出		D-2
PDH4	125	A20	输出		D-2
PDH5	126	A21	输出		D-2
PDH6	127	A22	输出		D-2
PDH7	128	A23	输出		D-2

# (1) 端口 DH 寄存器 (PDH)

复后位: 00H (输出锁存器) R/W 地址: FFFFF006H

PDH

7	6	5	4	3	2	1	0
PDH7	PDH6	PDH5	PDH4	PDH3	PDH2	PDH1	PDH0

PDHn	输出数据控制(输出模式中) (n = 0 至 7)
0	输出0
1	输出1

## (2) 端口 DH 模式寄存器(PMDH)

复后位: FFH R/W 地址: FFFFF026H

PMDH

7	6	5	4	3	2	1	0
PMDH7	PMDH6	PMDH5	PMDH4	PMDH3	PMDH2	PMDH1	PMDH0

PMDHn	I/O 模式控制 (n = 0 至 7)
0	输出模式
1	输入模式

# (3) 端口 DH 模式控制寄存器(PMCDH)

复后位: 00H R/W 地址: FFFFF046H

PMCDH

7	6	5	4	3	2	1	0
PMCDH7	PMCDH6	PMCDH5	PMCDH4	PMCDH3	PMCDH2	PMCDH1	PMCDH0

PMCDHn	设置PDHn管脚的工作模式(n = 0 至 7)
0	I/O 端口
1	Am 输出(地址总线输出 ) (m = 16 至 23)

## 4.3.15 端口 DL

端口 DL 是一个 16 位端口,可以对其 I/O 口进行位操作设置。

端口 DL 具有如下复用功能管脚。

表 4-18. 端口 DL 复用功能管脚

管脚名称	管脚编号	复用功能管脚名称	I/O	备注	块类型
PDL0	105	AD0	I/O	<del>-</del>	D-3
PDL1	106	AD1	I/O		D-3
PDL2	107	AD2	I/O		D-3
PDL3	108	AD3	I/O		D-3
PDL4	109	AD4	I/O		D-3
PDL5	110	AD5/FLMD1 <sup>th</sup>	I/O		D-3
PDL6	111	AD6	I/O		D-3
PDL7	112	AD7	I/O		D-3
PDL8	113	AD8	I/O		D-3
PDL9	114	AD9	I/O		D-3
PDL10	115	AD10	I/O		D-3
PDL11	116	AD11	I/O		D-3
PDL12	117	AD12	I/O		D-3
PDL13	118	AD13	I/O		D-3
PDL14	119	AD14	I/O		D-3
PDL15	120	AD15	I/O		D-3

**注** 因为该管脚是在闪存编程模式下设置的,所以不需要用其端口控制寄存器来对其进行操作。要了解详细情况,请参见**第 26 章 闪存**。

#### (1) 端口 DL 寄存器 (PDL)

复后位: 0000H (输出锁存器) R/W 地址: PDL FFFFF004H,

PDLL FFFFF004H, PDLH FFFFF005H

7 6 5 4 3 2 0 1 (PDLL) PDL7 PDL6 PDL5 PDL4 PDL3 PDL2 PDL1 PDL0

 PDLn
 输出数据控制(输出模式中) (n = 0至 15)

 0
 输出0

 1
 输出1

#### **备注** 1. PDL 寄存器可进行 16 位读写。

但是, 当其高 8 位用作 PDLH 寄存器, 低 8 位用作 PDLL 寄存器时, PDL 寄存器还能够以 8 位或按位进行读或写。

**2.** 要按字节或按位读/写 PDL 寄存的第 8 至 15 位时,请将它们指定为 PDLH 寄存器的第 0 至 7 位。

#### (2) 端口 DL 模式寄存器(PMDL)

复后位: FFFFH R/W 地址: PMDL FFFFF024H,

PMDLL FFFFF024H, PMDLH FFFFF025H

PMDL (PMDLH) PMDL15 PMDL14 PMDL13 PMDL12 PMDL11 PMDL10 PMDL9 PMDL8

7 6 5 4 3 2 1 0
(PMDLL) PMDL7 PMDL6 PMDL5 PMDL4 PMDL3 PMDL2 PMDL1 PMDL0

 PMDLn
 I/O 模式控制 (n = 0至 15)

 0
 输出模式

 1
 输入模式

### **备注** 1. PMDL 寄存器能够以 16 位进行读或写。

但是,当其高 8 位用作 PMDLH 寄存器,低 8 位用作 PMDLL 寄存器时,PMDL 寄存器还能够以 8 位或按位进行读或写。

**2.** 要以 8 位或按位读或写 PMDL 寄存的第 8 至 15 位时,请将它们指定为 PMDLH 寄存器的第 0 至 **7** 位。

### (3) 端口 DL 模式控制寄存器(PMCDL)

复后位: 0000H R/W 地址: PMCDL FFFFF044H,

PMCDLL FFFFF044H, PMCDLH FFFFF045H

PMCDL (PMCDLH) PMCDL15 PMCDL14 PMCDL13 PMCDL12 PMCDL11 PMCDL10 PMCDL9 PMCDL8

7 6 5 4 3 2 1 0

(PMCDLL) PMCDL7 PMCDL6 PMCDL5 PMCDL4 PMCDL3 PMCDL2 PMCDL1 PMCDL0

 PMCDLn
 设置PDLn管脚的工作模式(n = 0 至 15)

 0
 I/O 端口

 1
 ADn I/O (地址/数据总线 I/O)

注意事项 当 EXIMC 寄存器的 SMSEL 位= 1(独立模式)以及 BSC 寄存器的 BS30 至 BS00 位= 1 (8 位总线 宽度)时, AD8 至 AD15 管脚不用设置。

**备注** 1. PMCDL 寄存器能够以 16 位进行读或写。

但是,当其高8位用作PMCDLH 寄存器,低8位用作PMCDLL寄存器时,PMCDL寄存器还能够以8位或按位进行读或写。

**2.** 要以 8 位或按位读或写 PMCDL 寄存的第 8 至 15 位时,请将它们指定为 PMCDLH 寄存器的第 0 至 7 位。

# 4.4 框图

图 4-3. 类型 A-1 框图




图 4-4. 类型 A-2 框图




图 4-5. 类型 B-1 框图




图 4-6. 类型 C-1 框图




图 4-7. 类型 D-1 框图




图 4-8. 类型 D-2 框图




图 4-9. 类型 D-3 框图




图 4-10. 类型 E-1 框图




图 4-11. 类型 E-2 框图




图 4-12. 类型 E-3 框图




图 4-13. 类型 G-1 框图




图 4-14. 类型 G-2 框图




图 4-15. 类型 G-3 框图




图 4-16. 类型 G-5 框图




图 4-17. 类型 G-6 框图




图 4-18. 类型 G-12 框图




图 4-19. 类型 L-1 框图




图 4-20. 类型 L-2 框图




图 4-21. 类型 N-1 框图




图 4-22. 类型 N-2 框图




图 4-23. 类型 N-3 框图




图 4-24. 类型 U-1 框图




图 4-25. 类型 U-5 框图




图 4-26. 类型 U-6 框图




图 4-27. 类型 U-7 框图




图 4-28. 类型 U-8 框图




图 4-29. 类型 U-9 框图




图 4-30. 类型 U-10 框图




图 4-31. 类型 U-11 框图




图 4-32. 类型 U-12 框图




图 4-33. 类型 U-13 框图




图 4-34. 类型 U-14 框图




图 4-35. 类型 U-15 框图





图 4-36. 类型 AA-1 框图



## 4.5 当端口用作复用功能时其端口寄存器的设置

表 4-19 显示各端口用作复用功能时其端口寄存器的设置情况。当端口引脚用作其复用功能时,请参考各引脚的具体描述。

表 4-19 用作复用功能的端口管脚(1/8)

管脚名称	复用	复用功能	Pn 寄存器的	PMn 寄存器的	PMCn 寄存器的	PFCEn 寄存器的	PFCn 寄存器的	其他位
	名称	0/1	Pnx 位	PMnx 位	PMCnx 位	PFCEnx 位	PFCnx 位	(寄存器)
P00	TIP61	輸入	P00 = 不需要设置	PM00 = 不需要设置	PMC00 = 1	1	PFC00 = 0	
	TOP61	輸出	P00 = 不需要设置	PM00 = 不需要设置	PMC00 = 1	1	PFC00 = 1	
P01	TIP60	输入	P01 = 不需要设置	PM01 = 不需要设置	PMC01 = 1	1	PFC01 = 0	
	TOP60	输出	P01 = 不需要设置	PM01 = 不需要设置	PMC01 = 1	1	PFC01 = 1	
P02	IWN	输入	P02 = 不需要设置	PM02 = 不需要设置	PMC02 = 1	1	_	
P03	INTP0	輸入	P03 = 不需要设置	PM03 = 不需要设置	PMC03 = 1	I	PFC03 = 0	
	ADTRG	輸入	P03 = 不需要设置	PM03 = 不需要设置	PMC03 = 1	1	PFC03 = 1	
P04	INTP1	輸入	P04=不需要设置	PM04 = 不需要设置	PMC04 = 1	1	-	
P05	INTP2	输入	P05 = 不需要设置	PM05 = 不需要设置	PMC05 = 1	1	_	
	DRST	输入	P05 = 不需要设置	PM05 = 不需要设置	PMC05 = 不需要设置	1	-	OCDM0 (OCDM) = 1
P06	INTP3	输入	P06 = 不需要设置	PM06 = 不需要设置	PMC06 = 1	1	ı	
P10	ANO0	輸出	P10 = 不需要设置	PM10 = 1	-	I	ı	
P11	ANO1	輸出	P11 = 不需要设置	PM11 = 1	_	1	-	
P30	TXDA0	輸出	P30 = 不需要设置	PM30 = 不需要设置	PMC30 = 1	1	PFC30 = 0	
	SOB4	輸出	P30 = 不需要设置	PM30 = 不需要设置	PMC30 = 1	1	PFC30 = 1	
P31	RXDA0	输入	P31 = 不需要设置	PM31 = 不需要设置	PMC31 = 1	1	拴, PFC31 = 0	
	ZATNI	输入	P31=不需要设置	PM31 = 不需要设置	PMC31 = 1	1	拴, PFC31 = 0	
	SIB4	輸入	P31=不需要设置	PM31 = 不需要设置	PMC31 = 1	I	PFC31 = 1	
P32	ASCKA0	输入	P32 = 不需要设置	PM32 = 不需要设置	PMC32 = 1	PFCE32 = 0	PFC32 = 0	
	SCKB4	0/1	P32 = 不需要设置	PM32 = 不需要设置	PMC32 = 1	PFCE32 = 0	PFC32 = 1	
	TIP00	輸入	P32 = 不需要设置	PM32 = 不需要设置	PMC32 = 1	PFCE32 = 1	PFC32 = 0	
	TOP00	輸出	P32 = 不需要设置	PM32 = 不需要设置	PMC32 = 1	PFCE32 = 1	PFC32 = 1	

INTP7 管脚和 RXDA0 管脚是备用功能管脚。当用作 RXDA0 管脚时,要禁止复用功能 INTP7 管脚的边沿检测。(将 INTF3.INTF31 位和 INTR3.INTR31 位清 0.) 当该管脚用作 RXDA0 管脚时,请停止 UARTA0 的接收功能。(清 UA0CTL0.UA0RXE 位为 0。 卅

注意事项 在 P10 和 P11 管脚之间,当一个管脚作为 I/O 端口,另一管脚作为 D/A 输出管脚(ANO0, ANO1),确保 D/A 输出中端口 I/O 程度不变。

表 4-19 用作复用功能的端口管脚(2/8)

管脚名称	复用	复用功能	Pn 寄存器的	PMn 寄存器的	PMCn 寄存器的	PFCEn 寄存器的	PFCn 寄存器的	其他位
	名称	O/I	Pnx位	PMnx 位	PMCnx 位	PFCEnx 位	PFCnx 位	(寄存器)
P33	TIP01	输入	P33 = 不需要设置	PM33 = 不需要设置	PMC33 = 1	_	PFC33 = 0	
	TOP01	輸出	P33 = 不需要设置	PM33 = 不需要设置	PMC33 = 1	-	PFC33 = 1	
P34	TIP10	输入	P34 = 不需要设置	PM34 = 不需要设置	PMC34 = 1	_	PFC34 = 0	
	TOP10	输入	P34 = 不需要设置	PM34 = 不需要设置	PMC34 = 1	_	PFC34 = 1	
P35	TIP11	输入	P35 = 不需要设置	PM35 = 不需要设置	PMC35 = 1	_	PFC35 = 0	
	TOP11	輸出	P35 = 不需要设置	PM35 = 不需要设置	PMC35 = 1	-	PFC35 = 1	
P38	TXDA2	輸出	P38 = 不需要设置	PM38 = 不需要设置	PMC38 = 1	_	PFC38 = 0	
	SDA00	0/1	P38 = 不需要设置	PM38 = 不需要设置	PMC38 = 1	_	PFC38 = 1	PF38 (PF3) = 1
P39	RXDA2	输入	P39 = 不需要设置	PM39 = 不需要设置	PMC39 = 1	-	PFC39 = 0	
	SCL00	0/1	P39 = 不需要设置	PM39 = 不需要设置	PMC39 = 1	-	PFC39 = 1	PF39 (PF3) = 1
P40	SIB0	输入	P40 = 不需要设置	PM40 = 不需要设置	PMC40 = 1	-	PFC40 = 0	
	SDA01	0/1	P40 = 不需要设置	PM40 = 不需要设置	PMC40 = 1	_	PFC40 = 1	PF40 (PF4) = 1
P41	SOB0	输出	P41 = 不需要设置	PM41 = 不需要设置	PMC41 = 1	_	PFC41 = 0	
	SCL01	0/1	P41 = 不需要设置	PM41 = 不需要设置	PMC41 = 1	-	PFC41 = 1	PF41 (PF4) = 1
P42	SCKB0	0/1	P42 = 不需要设置	PM42 = 不需要设置	PMC42 = 1	-	ı	
P50	TIQ01	輸入	P50 = 不需要设置	PM50 = 不需要设置	PMC50 = 1	PFCE50 = 0	PFC50 = 1	KRM0 (KRM) = $0$
	KR0	輸入	P50 = 不需要设置	PM50 = 不需要设置	PMC50 = 1	PFCE50 = 0	PFC50 = 1	TQ0TIG2, TQ0TIG3 (TQ0IOC1) = 0
	T0Q01	输出	P50 = 不需要设置	PM50 = 不需要设置	PMC50 = 1	PFCE50 = 1	PFC50 = 0	
	RTP00	輸出	P50 = 不需要设置	PM50 = 不需要设置	PMC50 = 1	PFCE50 = 1	PFC50 = 1	
P51	TIQ02	一	P51 = 不需要设置	PM51 = 不需要设置	PMC51 = 1	PFCE51 = 0	PFC51 = 1	KRM1 (KRM) = 0
	KR1	輸入	P51 = 不需要设置	PM51 = 不需要设置	PMC51 = 1	PFCE51 = 0	PFC51 = 1	TQ0TIG4, TQ0TIG5 (TQ0IOC1) = 0
	T0Q02	輸出	P51 = 不需要设置	PM51 = 不需要设置	PMC51 = 1	PFCE51 = 1	PFC51 = 0	
	RTP01	輸出	P51 = 不需要设置	PM51 = 不需要设置	PMC51 = 1	PFCE51 = 1	PFC51 = 1	
P52	TIQ03	输入	P52 = 不需要设置	PM52 = 不需要设置	PMC52 = 1	PFCE52 = 0	PFC52 = 1	KRM2 (KRM) = $0$
	KR2	輸入	P52 = 不需要设置	PM52 = 不需要设置	PMC52 = 1	PFCE52 = 0	PFC52 = 1	TQ0TIG6, TQ0TIG7 (TQ0I0C1) = 0
	TOQ03	物出	P52 = 不需要设置	PM52 = 不需要设置	PMC52 = 1	PFCE52 = 1	PFC52 = 0	
	RTP02	輸出	P52 = 不需要设置	PM52 = 不需要设置	PMC52 = 1	PFCE52 = 1	PFC52 = 1	
	IDDI	輸入	P52 = 不需要设置	PM52 = 不需要设置	PMC52 = 不需要设置	PFCE52 = 不需要设置	PFC52 = 不需要设置	OCDM0 (OCDM) = 1

表 4-19 用作复用功能的端口管脚(3/8)

管脚名称	复用	复用功能	Pn寄存器的	PMn寄存器的	PMCn 寄存器的	PFCEn 寄存器的	PFCn 寄存器的	其他位
	名称	0/I	Pnx 位	PMnx 位	PMCnx 位	PFCEnx 位	PFCnx 位	(寄存器)
P53	SIB2	输入	P53 = 不需要设置	PM53 = 不需要设置	PMC53 = 1	PFCE53 = 0	PFC53 = 0	
	TIQ00	输入	P53 = 不需要设置	PM53 = 不需要设置	PMC53 = 1	PFCE53 = 0	PFC53 = 1	KRM3 (KRM) = 0
	KR3	輸入	P53 = 不需要设置	PM53 = 不需要设置	PMC53 = 1	PFCE53 = 0	PFC53 = 1	TQ0TIG0, TQ0TIG1 (TQ0IOC1) = 0,
								TQ0EES0, TQ0EES1 (TQ0IOC2) = 0, TQ0ETS0, TQ0ETS1 (TQ0IOC2) = 0
	TOQ00	輸入	P53 = 不需要设置	PM53 = 不需要设置	PMC53 = 1	PFCE53 = 1	PFC53 = 0	
	RTP03	輸出	P53 = 不需要设置	PM53 = 不需要设置	PMC53 = 1	PFCE53 = 1	PFC53 = 1	
	DDO	输出	P53 = 不需要设置	PM53 = 不需要设置	PMC53 = 不需要设置	PFCE53 = 不需要设置	PFC53 = 不需要设置	OCDM0 (OCDM) = 1
P54	SOB2	输出	P54 = 不需要设置	PM54 = 不需要设置	PMC54 = 1	PFCE54 = 0	PFC54 = 0	
	KR4	输入	P54 = 不需要设置	PM54 = 不需要设置	PMC54 = 1	PFCE54 = 0	PFC54 = 1	
	RTP04	输出	P54 = 不需要设置	PM54 = 不需要设置	PMC54 = 1	PFCE54 = 1	PFC54 = 1	
	DCK	输入	P54 = 不需要设置	PM54 = 不需要设置	PMC54 = 不需要设置	PFCE54 = 不需要设置	PFC54 = 不需要设置	OCDM0 (OCDM) = 1
P55	SCKB2	0/1	P55 = 不需要设置	PM55 = 不需要设置	PMC55 = 1	PFCE55 = 0	PFC55 = 0	
	KR5	输入	P55 = 不需要设置	PM55 = 不需要设置	PMC55 = 1	PFCE55 = 0	PFC55 = 1	
	RTP05	輸出	P55 = 不需要设置	PM55 = 不需要设置	PMC55 = 1	PFCE55 = 1	PFC55 = 1	
	DMS	输入	P55 = 不需要设置	PM55 = 不需要设置	PMC55 = 不需要设置	PFCE55 = 不需要设置	PFC55 = 不需要设置	OCDM0 (OCDM) = 1
P60	RTP10	輸出	P60 = 不需要设置	PM60 = 不需要设置	PMC60 = 1	1	_	
P61	RTP11	輸出	P61 = 不需要设置	PM61= 不需要设置	PMC61 = 1	I	_	
P62	RTP12	输出	P62 = 不需要设置	PM62 = 不需要设置	PMC62 = 1	ı	_	
P63	RTP13	物出	P63 = 不需要设置	PM63 = 不需要设置	PMC63 = 1	ı	_	
P64	RTP14	物出	P64 = 不需要设置	PM64 = 不需要设置	PMC64 = 1	I	ı	
P65	RTP15	輸出	P65 = 不需要设置	PM65 = 不需要设置	PMC65 = 1	I	_	
P66	SIB5	输入	P66 = 不需要设置	PM66 = 不需要设置	PMC66 = 1	1	_	
P67	SOB5	輸出	P67 = 不需要设置	PM67 = 不需要设置	PMC67 = 1	ı	_	
P68	SCKB5	0/1	P68 = 不需要设置	PM68 = 不需要设置	PMC68 = 1	I	_	
P69	TIP70	输入	P69 = 不需要设置	PM69 = 不需要设置	PMC69 = 1	1	PFC69 = 0	
	TOP70	物出	P69 = 不需要设置	PM69 = 不需要设置	PMC69 = 1	I	PFC69 = 1	
P610	TIP71	输入	P610 = 不需要设置	PM610 = 不需要设置	PMC610 = 1	ı	ı	
P611	TOP71	輸出	P611 = 不需要设置	PM611 = 不需要设置	PMC611 = 1	ı	ı	

表 4-19 用作复用功能的端口管脚(4/8)

管脚名称	复用	复用功能	Pn 寄存器的	PMn 寄存器的	PMCn 寄存器的	PFCEn 寄存器的	PFCn 寄存器的	其他位
	名称	0/1	Pnx 位	PMnx 位	PMCnx 位	PFCEnx 位	PFCnx 位	(寄存器)
P612	TIP80	輸入	P612 = 不需要设置	PM612 = 不需要设置	PMC612 = 1	-	PFC612 = 0	
	TOP80	输出	P612 = 不需要设置	PM612 = 不需要设置	PMC612 = 1	1	PFC612 = 1	
P613	TIP81	输入	P613 = 不需要设置	PM613 = 不需要设置	PMC613 = 1	-	PFC613 = 0	
	TOP81	输出	P613 = 不需要设置	PM613 = 不需要设置	PMC613 = 1	1	PFC613 = 1	
P70	ANIO	输入	P70 = 不需要设置	PM70 = 1	-	1	I	
P71	ANI1	输入	P71 = 不需要设置	PM71 = 1	I	I	I	
P72	ANI2	输入	P72 = 不需要设置	PM72 = 1	_	1	1	
P73	ANI3	輸入	P73 = 不需要设置	PM73 = 1	_	-	1	
P74	ANI4	输入	P74 = 不需要设置	PM74 = 1	_	-	ı	
P75	ANI5	输入	P75 = 不需要设置	PM75 = 1	_	1	1	
P76	ANI6	输入	P76 = 不需要设置	PM76 = 1	-	1	I	
P77	ANI7	输入	P77 = 不需要设置	PM77 = 1	I	I	I	
P78	ANI8	输入	P78 = 不需要设置	PM78 = 1	-	-	ı	
P79	ANI9	輸入	P79 = 不需要设置	PM79 = 1	_	-	1	
P710	ANI10	输入	P710 = 不需要设置	PM710 = 1	_	-	ı	
P711	ANI11	输入	P711 = 不需要设置	PM711 = 1	_	1	1	
P712	ANI12	输入	P712 = 不需要设置	PM712 = 1	-	1	I	
P713	ANI13	输入	P713 = 不需要设置	PM713 = 1	I	I	I	
P714	ANI14	输入	P714 = 不需要设置	PM714 = 1	_	1	1	
P715	ANI15	輸入	P715 = 不需要设置	PM715 = 1	_	1	I	
P80	RXDA3	輸入	P80 = 不需要设置	PM80 = 不需要设置	PMC80 = 1	I	I	注
	INTP8	参入	P80 = 不需要设置	PM80 = 不需要设置	PMC80 = 1	I	I	坦
P81	TXDA3	输出	P81 = 不需要设置	PM81 = 不需要设置	PMC81 = 1	I	I	

INTP8 管脚和 RXDA3 管脚是备用功能管脚。当使用管脚作为 RXDA3 管脚时,要禁止复用功能 INTP8 管脚的边沿检测。(将 INTF8.INTF80 位和 INTR8.INTR80 位清 0.)当该管脚用作 INTP8 管脚时,请停止 UARTA3 的接收功能。(清 UA0CTL3.UA3RXE 位为 0。) 灶

177

表 4-19 用作复用功能的端口管脚(5/8)

管脚名称	复用功能	功能	Pn寄存器的	PMn 寄存器的	PMCn 寄存器的	PFCEn 寄存器的	PFCn 寄存器的	其他位
	名称	O/I	Pnx 位	PMnx 位	PMCnx 位	PFCEnx 位	PFCnx 位	(寄存器)
P90	A0	輸出	P90 = 不需要设置	PM90 = 不需要设置	PMC90 = 1	PFCE90 = 0	PFC90 = 0	注1
	KR6	输入	P90 = 不需要设置	PM90 = 不需要设置	PMC90 = 1	PFCE90 = 0	PFC90 = 1	
	TXDA1	輸出	P90 = 不需要设置	PM90 = 不需要设置	PMC90 = 1	PFCE90 = 1	PFC90 = 0	
	SDA02	0/1	P90 = 不需要设置	PM90 = 不需要设置	PMC90 = 1	PFCE90 = 1	PFC90 = 1	PF90 (PF9) = 1
P91	A1	輸出	P91 = 不需要设置	PM91 = 不需要设置	PMC91 = 1	PFCE91 = 0	PFC91 = 0	许1
	KR7	输入	P91 = 不需要设置	PM91 = 不需要设置	PMC91 = 1	PFCE91 = 0	PFC91 = 1	
	RXDA1/KR7 <sup>≇2</sup>	输入	P91 = 不需要设置	PM91 = 不需要设置	PMC91 = 1	PFCE91 = 1	PFC91 = 0	
	SCL02	0/1	P91 = 不需要设置	PM91 = 不需要设置	PMC91 = 1	PFCE91 = 1	PFC91 = 1	PF91 (PF9) = 1
P92	A2	輸出	P92 = 不需要设置	PM92 = 不需要设置	PMC92 = 1	PFCE92 = 0	PFC92 = 0	迕1
	TIP41	输入	P92 = 不需要设置	PM92 = 不需要设置	PMC92 = 1	PFCE92 = 0	PFC92 = 1	
	TOP41	輸出	P92 = 不需要设置	PM92 = 不需要设置	PMC92 = 1	PFCE92 = 1	PFC92 = 0	
P93	A3	輸出	P93 = 不需要设置	PM93 = 不需要设置	PMC93 = 1	PFCE93 = 0	PFC93 = 0	许1
	TIP40	输入	P93 = 不需要设置	PM93 = 不需要设置	PMC93 = 1	PFCE93 = 0	PFC93 = 1	
	TOP40	輸出	P93 = 不需要设置	PM93 = 不需要设置	PMC93 = 1	PFCE93 = 1	PFC93 = 0	
P94	A4	輸出	P94 = 不需要设置	PM94 = 不需要设置	PMC94 = 1	PFCE94 = 0	PFC94 = 0	迕1
	TIP31	輸入	P94 = 不需要设置	PM94 = 不需要设置	PMC94 = 1	PFCE94 = 0	PFC94 = 1	
	TOP31	輸出	P94 = 不需要设置	PM94 = 不需要设置	PMC94 = 1	PFCE94 = 1	PFC94 = 0	
P95	A5	輸出	P95 = 不需要设置	PM95 = 不需要设置	PMC95 = 1	PFCE95 = 0	PFC95 = 0	许1
	TIP30	輸入	P95 = 不需要设置	PM95 = 不需要设置	PMC95 = 1	PFCE95 = 0	PFC95 = 1	
	TOP30	物出	P95 = 不需要设置	PM95 = 不需要设置	PMC95 = 1	PFCE95 = 1	PFC95 = 0	
P96	A6	輸出	P96 = 不需要设置	PM96 = 不需要设置	PMC96 = 1	PFCE96 = 0	PFC96 = 0	许1
	TIP21	输入	P96 = 不需要设置	PM96 = 不需要设置	PMC96 = 1	PFCE96 = 1	PFC96 = 0	
	TOP21	輸出	P96 = 不需要设置	PM96 = 不需要设置	PMC96 = 1	PFCE96 = 1	PFC96 = 1	

当设置 A0 至 A15 管脚用作复用功能时, 应立即设置 PMC9 寄存器的所有 16 位为 FFFFH。 烘

切勿同时使用 RXDA1 和 KR7 管脚。当用作 RXDA1 管脚时,就不能使用 KR7 管脚。当用作 KR7 管脚时,就不能使用 RXDA1 管脚(建议将 PFC91 位设置为 7

<sup>1,</sup> 并且将 PFCE91 位清为 0)。

表 4-19 用作复用功能的端口管脚(6/8)

管脚名称	复用	复用功能	Pn 寄存器的	PMn 寄存器的	PMCn 寄存器的	PFCEn 寄存器的	PFCn 寄存器的	其他位
	名称	0/1	Pnx 位	PMnx 位	PMCnx 位	PFCEnx 位	PFCnx位	(寄存器)
P97	A7	輸出	P97 = 不需要设置	PM97 = 不需要设置	PMC97 = 1	PFCE97 = 0	PFC97 = 0	共
	SIB1	输入	P97 = 不需要设置	PM97 = 不需要设置	PMC97 = 1	PFCE97 = 0	PFC97 = 1	
	TIP20	输入	P97 = 不需要设置	PM97 = 不需要设置	PMC97 = 1	PFCE97 = 1	PFC97 = 0	
	TOP20	輸出	P97 = 不需要设置	PM97 = 不需要设置	PMC97 = 1	PFCE97 = 1	PFC97 = 1	
P98	A8	輸出	P98 = 不需要设置	PM98 = 不需要设置	PMC98 = 1	-	PFC98 = 0	注
	SOB1	輸出	P98 = 不需要设置	PM98 = 不需要设置	PMC98 = 1	-	PFC98 = 1	
P99	49	輸出	P99 = 不需要设置	PM99 = 不需要设置	PMC99 = 1	-	PFC99 = 0	注
	SCKB1	0/1	P99 = 不需要设置	PM99 = 不需要设置	PMC99 = 1	-	PFC99 = 1	
P910	A10	输出	P910 = 不需要设置	PM910 = 不需要设置	PMC910 = 1	-	PFC910 = 0	注
	SIB3	输入	P910 = 不需要设置	PM910 = 不需要设置	PMC910 = 1	-	PFC910 = 1	
P911	A11	输出	P911 = 不需要设置	PM911 = 不需要设置	PMC911 = 1	-	PFC911 = 0	注
	SOB3	輸出	P911 = 不需要设置	PM911 = 不需要设置	PMC911 = 1	-	PFC911 = 1	
P912	A12	輸出	P912 = 不需要设置	PM912 = 不需要设置	PMC912 = 1	-	PFC912 = 0	注
	SCKB3	0/1	P912 = 不需要设置	PM912 = 不需要设置	PMC912 = 1	-	PFC912 = 1	
P913	A13	輸出	P913 = 不需要设置	PM913 = 不需要设置	PMC913 = 1	I	PFC913 = 0	注
	INTP4	输入	P913 = 不需要设置	PM913 = 不需要设置	PMC913 = 1	-	PFC913 = 1	
P914	A14	输出	P914 = 不需要设置	PM914=不需要设置	PMC914 = 1	PFCE914 = 0	PFC914 = 0	注
	INTP5	輸入	P914 = 不需要设置	PM914=不需要设置	PMC914 = 1	PFCE914 = 0	PFC914 = 1	
	TIP51	输入	P914 = 不需要设置	PM914=不需要设置	PMC914 = 1	PFCE914 = 1	PFC914 = 0	
	TOP51	输出	P914 = 不需要设置	PM914=不需要设置	PMC914 = 1	PFCE914 = 1	PFC914 = 1	
P915	A15	輸出	P915 = 不需要设置	PM915 = 不需要设置	PMC915 = 1	PFCE915 = 0	PFC915 = 0	注
	INTP6	输入	P915 = 不需要设置	PM915 = 不需要设置	PMC915 = 1	PFCE915 = 0	PFC915 = 1	
	TIP50	輸入	P915 = 不需要设置	PM915 = 不需要设置	PMC915 = 1	PFCE915 = 1	PFC915 = 0	
	TOP50	輸出	P915 = 不需要设置	PM915 = 不需要设置	PMC915 = 1	PFCE915 = 1	PFC915 = 1	
PCS0	<u>CS0</u>	輸出	PCS0 = 不需要设置	PMCS0 = 不需要设置	PMCCS0 = 1	-	1	
PCS1	<u>CS1</u>	输出	PCS1 = 不需要设置	PMCS1 = 不需要设置	PMCCS1 = 1	-	I	
PCS2	<u>CS2</u>	輸出	PCS2 = 不需要设置	PMCS2 = 不需要设置	PMCCS2 = 1	ı	ı	
PCS3	<u>CS3</u>	輸出	PCS3 = 不需要设置	PMCS3 = 不需要设置	PMCCS3 = 1	P	1	

当设置 A0 至 A15 管脚用作复用功能时,应立即设置 PMC9 寄存器的所有 16 位为 FFFFH。

表 4-19 用作复用功能的端口管脚(7/8)

CMM         条約         NO         Potrolity         Potrolity	管脚名称	复用	复用功能	Pn寄存器的	PMn 寄存器的	PMCn 寄存器的	PFCEn 寄存器的	PFCn 寄存器的	其他位
WMTT		名称	0/I	Pnx 位	PMnx 位	PMCnx 位	PFCEnx 位	PFCnx 位	(寄存器)
HUDMK	PCM0	WAIT	输入	PCM0 = 不需要设置	PMCM0 = 不需要设置	PMCCM0 = 1	-	1	
HLDAR         輸出         PONDE 不需要设置         PMOKE 本不需要设置         PMOKE 本工工工工工工工工工工工工工工工工工工工工工工工工工工工工工工工工工工工工	PCM1	CLKOUT	輸出	PCM1 = 不需要设置	PMCM1 = 不需要设置	PMCCM1 = 1	-	-	
( )	PCM2	<u>HLDAK</u>	輸出	PCM2 = 不需要设置	PMCM2 = 不需要设置	PMCCM2 = 1	-	-	
WRD         総由         PCTO= 不感受役罪         PMCTO= 1         一           WDT         総由         PCTO= 不需要役罪         PMCTI= 1         一           ASTB         総由         PCTI= 不需要役罪         PMCTI= 1         一           ASTB         総由         PCTI= 不需要役罪         PMCTI= 1         一           A16         総由         PCTI= 不需要股罪         PMCTI= 3         一           A16         総由         PCTI= 不需要股罪         PMCTI= 1         一           A17         総由         PDHO - 不需要股罪         PMCTI = 1         一           A18         総由         PDHO - 不需要股罪         PMCDH = 1         一           A20         総由         PDHO - 不需要股罪         PMCDH = 1         一           A21         総由         PDHO - 不需要股罪         PMCDH = 1         一           A22         総由         PDHO - 不需要股罪         PMCDH = 1         一           A23         総由         PDHO - 不需要股罪         PMCDH = 1         一           A20         総由         PDHO - 不需要股罪         PMCDH = 1         一           A20         協由         PDHO - 不需要股罪         PMCDH = 1         一           A20         WD         PDL - 不需要股票         PMCDL = 1         一	PCM3	<u>HLDRQ</u>	输入	PCM3 = 不需要设置	PMCM3 = 不需要设置	PMCCM3 = 1	-	-	
WRT         輸出         PCT1 = 不需要设置         PMCT4 = 不需要设置         PMCT4 = 1         一           RD         輸出         PCT4 = 不需要设置         PMCT4 = 不需要设置         PMCT6 = 1         一           A16         輸出         PCT6 = 不需要设置         PMCDE = 不需要设置         PMCDH2 = 1         一           A17         輸出         PDH3 = 不需要设置         PMDH3 = 不需要设置         PMCDH2 = 1         一           A18         輸出         PDH4 = 不需要设置         PMDH4 = 不需要设置         PMCDH2 = 1         一           A20         輸出         PDH4 = 不需要设置         PMDH4 = 不需要设置         PMCDH2 = 1         一           A20         輸出         PDH4 = 不需要设置         PMDH4 = 不需要设置         PMCDH3 = 1         一           A21         輸出         PDH4 = 不需要设置         PMDH4 = 不需要设置         PMCDH3 = 1         一           A22         輸出         PDH4 = 不需要设置         PMDH4 = 不需要设置         PMCDH3 = 1         一           A23         輸出         PDH5 = 不需要设置         PMDH4 = 不需要设置         PMCDH2 = 1         一           A24         MD         PDH5 = 不需要设置         PMDH2 = 不需要设置         PMCDH2 = 1         一           A25         MD         PDH5 = 不需要设置         PMDH2 = 不需要设置         PMCDH2 = 1         一           A25	PCT0	WRO	輸出	PCT0 = 不需要设置	PMCT0 = 不需要设置	PMCCT0 = 1	-	1	
RD         縮出         PCT4 = 不需要设置         PMCT4 = 不需要设置         PMCT6 = 不需要设置         PMCT6 = 不需要设置         PMCT6 = 不需要设置         PMCT6 = 不需要设置         PMCDF = 1         —         —           416         輸出         PCT6 = 不需要设置         PMCDH = 1         —         —         —           417         輸出         PDH = 不需要设置         PMCDH = 1         —         —         —           418         輸出         PDH = 不需要设置         PMCDH = 1         —         —         —           418         輸出         PDH = 不需要设置         PMCDH = 1         —         —         —           420         輸出         PDH = 不需要设置         PMCDH = 不需要设置         PMCDH = 1         —         —           421         輸出         PDH = 不需要设置         PMCDH = 不需要设置         PMCDH = 1         —         —           422         輸出         PDH = 不需要设置         PMCDH = 不需要设置         PMCDH = 1         —         —           423         輸出         PDH = 不需要设置         PMCDH = 不需要设置         PMCDH = 1         —         —           425         協力         PDH = 不需要设置         PMCDH = 不需要设置         —         —         —           426         MO         PDH = 不需要设置         PMCDH = 不需要设置         P	PCT1	WR1	輸出	PCT1 = 不需要设置	PMCT1 = 不需要设置	PMCCT1 = 1	-	-	
ASTB         輸出         PCTG = 不需要设置         PMCTG = 1         —           A16         輸出         PDH0 = 不需要设置         PMCDH = 1         —           A17         輸出         PDH0 = 不需要设置         PMCDH = 1         —           A18         輸出         PDH1 = 不需要设置         PMCDH = 1         —           A18         輸出         PDH2 = 不需要设置         PMCDH = 1         —           A20         輸出         PDH4 = 不需要设置         PMCDH = 1         —           A20         輸出         PDH4 = 不需要设置         PMCDH = 1         —           A20         輸出         PDH4 = 不需要设置         PMCDH = 1         —           A21         輸出         PDH4 = 不需要设置         PMCDH = 1         —           A22         輸出         PDH4 = 不需要设置         PMCDH = 1         —           A23         輸出         PDH4 = 不需要设置         PMCDH = 不需要设置         —           A24         MD         PDH7 = 不需要设置         PMCDH = 不需要设置         —           AD2         VO         PDL5 = 不需要设置         PMCDL = 不需要设置         —         —           AD3         VO         PDL5 = 不需要设置         PMCDL = 不需要设置         —         —         —           AD4         VO         PDL	PCT4	RD	輸出	PCT4 = 不需要设置	PMCT4 = 不需要设置	PMCCT4 = 1	-	-	
416         輸出         PDHOB = 不需要设置         PMACDHOB = 1         -           417         輸出         PDH1 = 不需要设置         PMACH1 = 不需要设置         -         -           418         輸出         PDH1 = 不需要设置         PMACH1 = 1         -         -           418         輸出         PDH2 = 不需要设置         PMACH2 = 不需要设置         -         -           420         輸出         PDH3 = 不需要设置         PMACH4 = 不需要设置         -         -           421         輸出         PDH4 = 不需要设置         PMACH4 = 不需要设置         -         -           422         輸出         PDH4 = 不需要设置         PMCDH4 = 1         -         -           423         輸出         PDH5 = 不需要设置         PMACH = 不需要设置         -         -           AD4         I/O         PDL1 = 不需要设置         PMCDH = 1         -         -           AD5         I/O         PDL1 = 不需要设置         PMCDL = 1         -         -           AD5         I/O         PDL4 = 不需要设置         PMCDL = 1         -         -           AD4         I/O         PDL4 = 不需要设置         PMCDL = 1         -         -           AD5         I/O         PDL4 = 不需要设置         PMCDL = 1         -         -	PCT6	ASTB	輸出	PCT6 = 不需要设置	PMCT6 = 不需要设置	PMCCT6 = 1	-	1	
417         輸出         PDH1=不需要设置         PMCH1=不需要设置         PMCDH1=1         —         —           418         輸出         PDH2=不需要设置         PMDH2=不需要设置         PMCDH2=1         —         —           419         輸出         PDH3=不需要设置         PMDH3=不需要设置         PMCDH3=1         —         —           A20         輸出         PDH4=不需要设置         PMDH4=不需要设置         PMCDH3=1         —         —           A21         輸出         PDH5=不需要设置         PMDH4=不需要设置         PMCDH5=1         —         —           A22         輸出         PDH6=不需要设置         PMDH6=不需要设置         PMCDH5=1         —         —           A23         輸出         PDH6=不需要设置         PMDH6=不需要设置         PMCDH5=1         —         —           AD4         I/O         PDL1=不需要设置         PMDL1=不需要设置         PMCDL1=1         —         —           AD4         I/O         PDL5=不需要设置         PMDL3=不需要设置         PMCDL3=1         —         —           AD5         I/O         PDL5=不需要设置         PMDL4=不需要设置         PMCDL3=1         —         —           AD5         I/O         PDL5=不需要设置         PMDL4=不需要设置         PMCDL3=1         —         —           AD5         I/O <td>PDH0</td> <td>A16</td> <td>輸出</td> <td>PDH0 = 不需要设置</td> <td>PMDH0=不需要设置</td> <td>PMCDH0 = 1</td> <td>I</td> <td>I</td> <td></td>	PDH0	A16	輸出	PDH0 = 不需要设置	PMDH0=不需要设置	PMCDH0 = 1	I	I	
418         输出         PDH2 = 不需要设置         PMDH2 = 不需要设置         PMCDH2 = 1         —           A20         输出         PDH3 = 不需要设置         PMDH3 不需要设置         PMCDH3 = 1         —           A21         输出         PDH4 = 不需要设置         PMDH4 = 不需要设置         PMCDH3 = 1         —           A21         输出         PDH4 = 不需要设置         PMDH4 = 不需要设置         PMCDH3 = 1         —           A22         输出         PDH6 = 不需要设置         PMDH6 = 不需要设置         PMCDH5 = 1         —           A23         输出         PDH6 = 不需要设置         PMDH6 = 不需要设置         PMCDH5 = 1         —           AD0         I/O         PDL1 = 不需要设置         PMDL1 = 不需要设置         PMCDL1 = 1         —           AD1         I/O         PDL3 = 不需要设置         PMDL4 = 不需要设置         PMCDL5 = 1         —           AD2         I/O         PDL4 = 不需要设置         PMDL4 = 不需要设置         PMCDL5 = 1         —           AD3         I/O         PDL5 = 不需要设置         PMDL5 = 不需要设置         PMCDL5 = 1         —           AD4         I/O         PDL5 = 不需要设置         PMDL5 = 不需要设置         PMCDL5 = 1         —           AD6         I/O         PDL5 = 不需要设置         PMDL5 = 不需要设置         PMCDL5 = 1         —           AD	PDH1	A17	輸出	PDH1 = 不需要设置	PMDH1 = 不需要设置	PMCDH1 = 1	-	-	
419         輸出         PDH3 = 不需要设置         PMDH3 = 不需要设置         PMCDH3 = 1         —           A20         輸出         PDH4 = 不需要设置         PMDH4 = 不需要设置         PMCDH4 = 1         —           A21         輸出         PDH5 = 不需要设置         PMDH6 = 不需要设置         PMCDH5 = 1         —           A22         輸出         PDH6 = 不需要设置         PMDH6 = 不需要设置         PMCDH6 = 1         —           A23         輸出         PDH7 = 不需要设置         PMDH6 = 不需要设置         PMCDH6 = 1         —           AD0         I/O         PDL0 = 不需要设置         PMCDH2 = 1         —         —           AD1         I/O         PDL1 = 不需要设置         PMCDL1 = 1         —         —           AD2         I/O         PDL1 = 不需要设置         PMCDL2 = 1         —         —           AD2         I/O         PDL3 = 不需要设置         PMCDL2 = 1         —         —           AD3         I/O         PDL4 = 不需要设置         PMCDL2 = 1         —         —           AD4         I/O         PDL5 = 不需要设置         PMDL5 = 不需要设置         PMCDL5 = 1         —         —           AD5         I/O         PDL5 = 不需要设置         PMDL5 = 不需要设置         PMCDL5 = 1         —         —           AD5	PDH2	A18	輸出	PDH2 = 不需要设置	PMDH2 = 不需要设置	PMCDH2 = 1	-	1	
A20         输出         PDH4=不需要设置         PMDH4=不需要设置         PMCDH4=1         —           A21         输出         PDH5=不需要设置         PMDH5=不需要设置         PMCDH5=1         —           A22         输出         PDH6=不需要设置         PMDH5=不需要设置         PMCDH5=1         —           A23         输出         PDH5=不需要设置         PMCDH5=1         —         —           AD0         I/O         PDL1=不需要设置         PMDL1=不需要设置         PMCDL1=1         —         —           AD1         I/O         PDL1=不需要设置         PMDL1=不需要设置         PMCDL2=1         —         —           AD2         I/O         PDL2=不需要设置         PMDL3=不需要设置         PMCDL3=1         —         —           AD3         I/O         PDL3=不需要设置         PMDL3=不需要设置         PMCDL3=1         —         —           AD4         I/O         PDL5=不需要设置         PMDL3=不需要设置         PMCDL3=1         —         —           AD5         I/O         PDL5=不需要设置         PMDL5=不需要设置         PMCDL5=1         —         —           AD5         I/O         PDL5=不需要设置         PMDL5=不需要设置         PMCDL5=1         —         —           AD5         I/O         PDL5=不需要设置         PMDL5=不需要设置         PMCDL5=1 <td>PDH3</td> <td>A19</td> <td>輸出</td> <td>PDH3 = 不需要设置</td> <td>PMDH3 = 不需要设置</td> <td>PMCDH3 = 1</td> <td>-</td> <td>-</td> <td></td>	PDH3	A19	輸出	PDH3 = 不需要设置	PMDH3 = 不需要设置	PMCDH3 = 1	-	-	
A21         输出         PDH5 = 不需要设置         PMCDH5 = 1         —           A22         输出         PDH6 = 不需要设置         PMCDH6 = 1         —           A23         输出         PDH6 = 不需要设置         PMDH6 = 7         —           AD0         I/O         PDL1 = 不需要设置         PMCDH7 = 1         —           AD1         I/O         PDL1 = 不需要设置         PMCDL2 = 1         —           AD2         I/O         PDL2 = 不需要设置         PMCDL2 = 1         —           AD3         I/O         PDL2 = 不需要设置         PMCDL3 = 1         —           AD4         I/O         PDL4 = 不需要设置         PMCDL3 = 1         —           AD5         I/O         PDL4 = 不需要设置         PMCDL3 = 1         —           AD5         I/O         PDL5 = 不需要设置         PMDL5 = 不需要设置         —           FLMD1 **         输入         PDL5 = 不需要设置         PMDL5 = 不需要设置         —           AD6         I/O         PDL5 = 不需要设置         PMDL5 = 不需要设置         —         —           AD6         I/O         PDL5 = 不需要设置         PMDL5 = 不需要设置         PMCDL5 = 1         —         —           AD7         I/O         PDL5 = 不需要设置         PMDL5 = 不需要设置         PMCDL5 = 1         —	PDH4	A20	輸出	PDH4 = 不需要设置	PMDH4=不需要设置	PMCDH4 = 1	_	-	
A23         输出         PDH6 = 不需要设置         PMDH6 = 不需要设置         PMCDH6 = 1         —         —           A23         輸出         PDH7 = 不需要设置         PMDH7 = 不需要设置         PMCDH = 1         —         —           AD0         I/O         PDL1 = 不需要设置         PMDL1 = 不需要设置         PMCDL1 = 1         —         —           AD1         I/O         PDL1 = 不需要设置         PMDL1 = 不需要设置         PMCDL2 = 1         —         —           AD2         I/O         PDL2 = 不需要设置         PMDL3 = 不需要设置         PMCDL3 = 1         —         —           AD3         I/O         PDL4 = 不需要设置         PMDL3 = 不需要设置         PMCDL3 = 1         —         —           AD4         I/O         PDL5 = 不需要设置         PMDL5 = 不需要设置         PMCDL5 = 1         —         —           FLMD1**         輸入         PDL5 = 不需要设置         PMDL5 = 不需要设置         PMCDL5 = 1         —         —           AD5         I/O         PDL5 = 不需要设置         PMDL5 = 不需要设置         PMCDL5 = 1         —         —           AD6         I/O         PDL5 = 不需要设置         PMDL5 = 不需要设置         PMCDL5 = 1         —         —         —	PDH5	A21	輸出	PDH5 = 不需要设置	PMDH5 = 不需要设置	PMCDH5 = 1	-	-	
AD3         输出         PDH7=不需要设置         PMDH7=不需要设置         PMCDH7=1         —           AD0         I/O         PDL0=不需要设置         PMDL1=不需要设置         PMCDL1=1         —           AD2         I/O         PDL2=不需要设置         PMDL2=不需要设置         PMCDL2=1         —           AD3         I/O         PDL2=不需要设置         PMDL2=不需要设置         PMCDL2=1         —           AD4         I/O         PDL4=不需要设置         PMDL4=不需要设置         PMCDL3=1         —           AD5         I/O         PDL4=不需要设置         PMDL4=不需要设置         PMCDL3=1         —           FLMD1**         输入         PDL5=不需要设置         PMDL5=不需要设置         PMCDL5=1         —           AD6         I/O         PDL5=不需要设置         PMDL5=不需要设置         PMCDL5=1         —           AD6         I/O         PDL5=不需要设置         PMDL5=不需要设置         PMCDL5=1         —           AD6         I/O         PDL5=不需要设置         PMDL5=不需要设置         PMCDL5=1         —         —           AD7         I/O         PDL5=不需要设置         PMDL5=不需要设置         PMCDL5=1         —         —	PDH6	A22	輸出	PDH6 = 不需要设置	PMDH6 = 不需要设置	PMCDH6 = 1	-	-	
AD0         I/O         PDL0=不需要设置         PMDL0=不需要设置         PMCDL0=1         —           AD2         I/O         PDL1=不需要设置         PMDL1=不需要设置         PMCDL2=1         —           AD3         I/O         PDL3=不需要设置         PMDL3=不需要设置         PMCDL3=1         —           AD4         I/O         PDL4=不需要设置         PMDL4=不需要设置         PMCDL4=1         —           AD5         I/O         PDL5=不需要设置         PMDL4=不需要设置         PMCDL5=1         —           FLMD1*         输入         PDL5=不需要设置         PMDL5=不需要设置         PMCDL5=1         —           AD6         I/O         PDL6=不需要设置         PMDL5=不需要设置         PMCDL5=1         —           AD6         I/O         PDL6=不需要设置         PMDL5=不需要设置         PMCDL6=1         —           AD7         I/O         PDL6=不需要设置         PMDL5=不需要设置         PMCDL6=1         —	PDH7	A23	輸出	PDH7 = 不需要设置	PMDH7 = 不需要设置	PMCDH7 = 1	-	-	
AD1         I/O         PDL1=不需要设置         PMDL1=不需要设置         PMCDL1=1         —           AD2         I/O         PDL2=不需要设置         PMDL2=不需要设置         PMCDL2=1         —           AD3         I/O         PDL3=不需要设置         PMDL3=不需要设置         PMCDL3=1         —           AD4         I/O         PDL5=不需要设置         PMDL4=不需要设置         PMCDL4=1         —           AD5         I/O         PDL5=不需要设置         PMDL5=不需要设置         PMCDL5=1         —           AD6         I/O         PDL6=不需要设置         PMDL5=不需要设置         PMDL6=不需要设置         PMDL6=不需要设置         PMCDL6=1         —           AD6         I/O         PDL6=不需要设置         PMDL6=不需要设置         PMDL6=不需要设置         PMCDL6=1         —           AD7         I/O         PDL7=不需要设置         PMDL7=不需要设置         PMCDL7=1         —	PDL0	ADO	0/1	PDL0 = 不需要设置	PMDL0 = 不需要设置	PMCDL0 = 1	1	-	
AD2         I/O         PDL2 = 不需要设置         PMDL2 = 不需要设置         PMCDL2 = 1         —           AD3         I/O         PDL3 = 不需要设置         PMDL3 = 不需要设置         PMCDL3 = 1         —           AD4         I/O         PDL4 = 不需要设置         PMDL4 = 不需要设置         PMCDL4 = 1         —           AD5         I/O         PDL5 = 不需要设置         PMDL5 = 不需要设置         PMCDL5 = 1         —           FLMD1*         输入         PDL5 = 不需要设置         PMDL5 = 不需要设置         PMCDL5 = 7         —           AD6         I/O         PDL6 = 不需要设置         PMDL5 = 不需要设置         PMCDL6 = 1         —           AD7         I/O         PDL7 = 不需要设置         PMDL7 = 不需要设置         PMCDL7 = 1         —	PDL1	AD1	0/1	PDL1 = 不需要设置	PMDL1 = 不需要设置	PMCDL1 = 1	-	-	
AD3         I/O         PDL3=不需要设置         PMDL3=不需要设置         PMCDL3=1         —           AD4         I/O         PDL4=不需要设置         PMDL4=不需要设置         PMCDL4=1         —           AD5         I/O         PDL5=不需要设置         PMDL5=不需要设置         PMCDL5=1         —           AD6         I/O         PDL6=不需要设置         PMDL5=不需要设置         PMCDL5=1         —           AD6         I/O         PDL6=不需要设置         PMDL6=不需要设置         PMCDL6=1         —           AD7         I/O         PDL7=不需要设置         PMDL7=不需要设置         PMCDL7=1         —	PDL2	AD2	0/1	PDL2 = 不需要设置	PMDL2 = 不需要设置	PMCDL2 = 1	ı	ı	
AD4         I/O         PDL4=不需要设置         PMDL4=不需要设置         PMCDL4=1         —           AD5         I/O         PDL5=不需要设置         PMDL5=不需要设置         PMCDL5=1         —           FLMD1 <sup>#</sup> 输入         PDL5=不需要设置         PMDL5=不需要设置         PMCDL5=1         —           AD6         I/O         PDL6=不需要设置         PMDL6=不需要设置         PMCDL6=1         —           AD7         I/O         PDL7=不需要设置         PMDL7=不需要设置         PMCDL7=1         —	PDL3	AD3	0/1	PDL3 = 不需要设置	PMDL3 = 不需要设置	PMCDL3 = 1	-	-	
AD5         I/O         PDL5=不需要设置         PMDL5=不需要设置         PMCDL5=1         —           FLMD1 <sup>#</sup> 输入         PDL5=不需要设置         PMDL5=不需要设置         PMCDL5=不需要设置         —           AD6         I/O         PDL6=不需要设置         PMDL6=不需要设置         PMCDL6=1         —           AD7         I/O         PDL7=不需要设置         PMDL7=不需要设置         PMCDL7=1         —	PDL4	AD4	0/1	PDL4 = 不需要设置	PMDL4=不需要设置	PMCDL4 = 1	-	-	
FLMD1 <sup>#</sup> 输入         PDL5=不需要设置         PMDL5=不需要设置         PMCDL5=不需要设置         —           AD6         I/O         PDL6=不需要设置         PMDL6=不需要设置         PMCDL6=1         —           AD7         I/O         PDL7=不需要设置         PMDL7=不需要设置         PMCDL7=1         —	PDL5	AD5	0/1	PDL5 = 不需要设置	PMDL5 = 不需要设置	PMCDL5 = 1	_	_	
AD6         I/O         PDL6 = 不需要设置         PMDL6 = 不需要设置         PMCDL6 = 1         -           AD7         I/O         PDL7 = 不需要设置         PMDL7 = 不需要设置         PMCDL7 = 1         -		FLMD1 <sup>≇</sup>	输入	PDL5 = 不需要设置	PMDL5 = 不需要设置	PMCDL5 = 不需要设置	-	-	
AD7 I/O PDL7 = 不需要设置 PMDL7 = 不需要设置	PDL6	AD6	0/1	PDL6 = 不需要设置	PMDL6 = 不需要设置	PMCDL6 = 1	I	ı	
	PDL7	AD7	0/1	PDL7 = 不需要设置	PMDL7 = 不需要设置	PMCDL7 = 1	1	-	

闪存. 因为该管脚是在闪存编程模式下设置的,所以不需要用其端口控制寄存器来对其进行操作。要了解详细情况,请参见第 26 章

表 4-19 用作复用功能的端口管脚(8/8)

管脚名称	复用	复用功能	Pn 寄存器的	PMn 寄存器的	PMCn 寄存器的	PFCEn 寄存器的	PFCn 寄存器的	其他位
	名称	0/1	Pnx 位	PMnx 位	PMCnx 位	PFCEnx 位	PFCnx 位	(寄存器)
PDL8	AD8	0/1	PDL8 = 不需要设置	PMDL8 = 不需要设置	PMCDL8 = 1	1	ı	
PDL9	AD9	0/1	PDL9=不需要设置	PMDL9 = 不需要设置	PMCDL9 = 1	I	ı	
PDL10	AD10	0/1	PDL10 = 不需要设置	PMDL10=不需要设置	PMCDL10 = 1	I	1	
PDL11	AD11	0/1	PDL11 = 不需要设置	PMDL11=不需要设置	PMCDL11 = 1	_	_	
PDL12	AD12	0/1	PDL12 = 不需要设置	PMDL12 = 不需要设置	PMCDL12 = 1	-	-	
PDL13	AD13	0/1	PDL13 = 不需要设置	PMDL13=不需要设置	PMCDL13 = 1	1	-	
PDL14	AD14	0/1	PDL14=不需要设置	PMDL14=不需要设置	PMCDL14 = 1	_	_	
PDL15	AD15	0/1	PDL15 = 不需要设置	PMDL15 = 不需要设置	PMCDL15 = 1	1	ı	

#### 4.6 注意事项

#### 4.6.1 端口管脚设置注意事项

- (1) 在 V850ES/JJ2 中,通用端口功能和外围功能 I/O 管脚共用一个管脚。通过设定 PMCn 寄存器可在通用端口功能 (端口模式) 和外围功能 I/O 管脚(复选功能模式)之间转换。有关该寄存器的设置次序,请注意以下注意事项。
  - (a) 关于由端口模式切换到复用功能模式的注意事项 要按照如下顺序将端口模式切换到复用功能模式。

<1> 设置 PFn 寄存器<sup>性</sup>: 设置 N-ch 漏极开路

<2> 设置 PFCn 和 PFCEn 寄存器: 复用功能选择

<3> 将 PMCn 寄存器相应位置 1: 切换到复用功能模式

请注意,如果首先设置了 PMCn 寄存器,那么在该寄存器设置时或者在 PFn, PFCn 以及 PFCEn 这些寄存器设置过程中相应位状态发生变化时刻,可能会出现意外操作。 下例为一个具体示例。

注 仅针对 N-ch 漏极开路输出管脚

注意事项 不管是端口模式还是复用功能模式, Pn 寄存器均按如下方式进行读写。

• 读 Pn 寄存器: 读端口输出锁存器的值(当 PMn.PMnm 位 = 0 时), 或者读管脚状态(当

PMn.PMnm 位 = 1 时).

• 写 Pn 寄存器: 写到端口输出锁存器中去

[例] SCL01 管脚设置示例

SCL01 管脚和 P41/SOB0 管脚交替使用。对 PMC4, PFC4 和 PF4 寄存器选择有效的管脚功能。

PMC41 位	PFC41 位	PF41 位	有效的管脚功能
0	不关心	1	P41 (在输出模式下, N-ch 漏极开路输出)
1	0	1	SOB0 输出 (N-ch 漏极开路输出)
	1	1	SCL01 I/O (N-ch 漏极开路输出)

在设置从 P41 管脚功能向 SCL01 管脚功能切换过程中,可能会引起故障的设置次序如下所示。

设置次序	设置内容	管脚状态	管脚电平
<1>	初始值 (PMC41 位 = 0, PFC41 位 = 0, PF41 位 = 0)	端口模式 (输入)	Hi-Z(高阻)
<2>	PMC41 位 ← 1	SOB0 输出	低电平 (高电平有赖于 CSIBO 的设置情况)
<3>	PFC41 位 ← 1	SCL01 I/O	高电平 (CMOS 输出)
<4>	PF41 位 ← 1	SCL01 I/O	Hi-Z(高阻) (N-ch 漏极开路输出)

在第<2>步,由于复用功能输出是向管脚的输出, $I^2$ C 通信可能会受到影响。在第<2>或者第<3>步的 CMOS 输出期间,可能会有不必要的电流产生。

#### (b) 关于复用功能模式(输入)的注意事项

复用功能块的输入信号是 PMCn.PMCnm 位与 PMCn 寄存器设置值输出以及该复用管脚电平进行逻辑与而产生的,所以,当 PMCn.PMCnm 位为 0 时,复用功能块的输入信号便为 0。这样,由于端口设置和复用功能操作使能的不同时间次序,就有可能产生意外操作。所以,在进行端口模式和复用功能模式切换时,要按照如下顺序进行切换。

- 由端口模式切换到复用功能模式(输入)
   先通过使用 PMCn 寄存器设置管脚为复用功能模式,然后使能复用功能操作。
- 由复用功能模式(输入)切换到端口模式 首先停止能复用功能操作,然后将管脚切换到端口模式下。

具体示例如下例 1 和例 2 所示。

#### [例 1] 由通用端口(P02)切换到外部中断管脚功能(NMI)

当 P02/NMI 管脚按如图 4-37 所示上拉且 NMI 管脚信号在边沿检测设置中设置为上升沿有效时,在 P02 管脚功能向 NMI 管脚功能切换(PMC02 位 =  $0 \rightarrow 1$ )期间,即使 NMI 管脚有连续高电平输入,这种切换就好像是由低电平向高电平跳变一样,会作为上升沿信号得以检测,从而导致 NMI 中断产生。

所以,为了避免这种情况发生,在由 P02 管脚功能向 NMI 管脚功能切换后,再设置 NMI 管脚的有效边沿电平。

图 4-37. 由 P02 向 NMI 切换示例 (错误切换情况)

[例 2] 由外部中断管脚功能(NMI)切换到通用端口(P02)

当 P02/NMI 管脚按如图 4-38 所示上拉且 NMI 管脚信号在边沿检测设置中设置为下降沿有效时,在 NMI 管脚功能向 P02 管脚功能切换(PMC02 位 =  $1 \rightarrow 0$ )期间,即使 NMI 管脚有连续高电平输入,这种切换就好像是由高电平向低电平跳变一样,会作为下降沿信号得以检测,从而导致 NMI 中断产生。

所以,为了避免这种情况发生,在由 NMI 管脚功能向 P02 管脚功能切换之前,就将 NMI 管脚的有效信号设置为"非边沿检测"。




图 4-38. 由 NMI 向 P02 切换示例 (错误切换情况)

(2) 在端口模式下,PFn.PFnm 位仅在输出模式(PMn.PMnm 位 = 0)下是有效的。在输入模式(PMnm 位 = 1)下,PFnm 位的值在缓冲器中并无反映。

## 4.6.2 关于端口 n 寄存器(Pn)位操作指令的注意事项

当对一个既有输入又有输出功能的端口执行位操作指令时,除了目标操作位写入之外,那些没有位操作指令执行的输入端口可能也会写入输出锁存器的值。

因此,建议在端口由输入模式切换至输出模式时,应重写输出锁存器。

<例> 当 P90 管脚用作输出端口,而 P91 至 P97 管脚用作输入端口(所有管脚状态均为高电平),并且该端口锁存器值为 00H。 这时,如果 P90 管脚通过一位操作指令使其由低电平变到高电平,那么,该端口锁存器的值会为 FFH。


解释: 对 PMnm 位为 1 所对应端口的 Pn 寄存器写和读的目标分别是输出锁存器和管脚状态。在 V850ES/JJ2 中,位操作指令是按照如下次序执行的。

- <1> 以8位单元读取 Pn 寄存器。
- <2> 对目标位进行位操作。
- <3> 以8位单元写Pn寄存器。

在第<1>步中, 作为输出端口的 P90 管脚输出锁存器的值(0)被读出,同时,作为输入端口的 P91 至 P97 管脚的状态也被读出。如果此时 P91 至 P97 管脚状态为高电平,那么读出的值为 FEH。通过第<2>步的操作,使该值变为 FFH。

通过第<3>步的操作,FFH 写入到输出锁存器中去。

## 图 4-39. 位操作指令 (P90 管脚)



#### 4.6.3 有关片上调试管脚的注意事项

DRST, DCK, DMS, DDI 以及 DDO 这些管脚为片上调试功能管脚。

在由 RESET 管脚复位后,P05/INTP2/DRST 管脚初始化为片上调试功能管脚(DRST)。如果此时有一高电平信号输入到 DRST 管脚,于是也就设置了片上调试模式,DCK, DMS, DDI 以及 DDO 这些管脚就可以使用了。

如果没有使用片上调试功能,则必须采取如下所述的措施。

• 将 OCDM 寄存器(特殊寄存器)的 OCDM0 位清 0。

此时,从RESET管脚复位释放开始直到上面措施采取之前,应固定 P05/INTP2/DRST管脚为低电平。

如果上面措施采取之前有一高电平加到 DRST 管脚,可能会导致故障(CPU 死锁)产生。所以在处理 P05 管脚时必须要特别小心。

注意事项 在由 WDT2RES 信号使系统复位后,实钟监视器(CLM),或者低电压检测器(LVI), P05/INTP2/DRST 管脚并不初始化为片上调试管脚(DRST)功能。寄存器 OCDM 存放当前值。

#### 4.6.4 有关 P05/INTP2/DRST 管脚注意事项

P05/INTP2/DRST 管脚有一个内部下拉电阻 (30 k $\Omega$  TYP.)。在 RESET 管脚复位之后将连接一个下拉电阻。在 OCDM0 位清 0 时,断开该下拉电阻。

## 4.6.5 系统上电时, 有关 P10, P11 和 P53 管脚的注意事项

当系统上电时,即便是在复位期间,下面所列管脚可能会短时输出一未定义电平。

- P10/ANO0 管脚
- P11/ANO1 管脚
- P53/SIB2/KR3/TIQ00/TOQ00/RTP03/DDO 管脚

#### 4.6.6 回滞特性

在端口模式下,如下端口管脚不具回滞特性。

P00至P06

P31 至 P35, P38, P39

P40至 P42

P50 至 P55

P66、P68至P610、P612、P613

P80

P90至P97、P99、P910、P912至P915

# 第5章 总线控制功能

V850ES/JJ2 具有外部总线接口功能,能够连接外存储器,如: ROM、RAM、I/O。

## 5.1 功能

- 输出可从一个多路复用总线(最少3个总线循环)和一个分离总线(最少2个总线循环)中选择。
- 可选 8 位/16 位数据总线
- 〇 等待功能
  - 可编程等待功能,有多达7种状态
  - 使用 WAIT 管脚的外部等待功能
- 〇 空闲状态功能
- 总线保持功能
- 最多可连接 16MB 物理存储器(其中 1MB 为内部 ROM 空间)
- 总线保持功能 BVDD ≤ EVDD = VDD时,总线可被控制在与工作电压不同的电压下。然而,在分离总线模式下设置 BVDD = EVDD = VDD。

## 5.2 总线控制管脚

用来连接外部设备的管脚列于下表中。

表 5-1 总线控制管脚 (多路复用总线)

总线控制管脚	交替功能管脚	I/O	功能
AD0 至 AD15	PDL0至PDL15	I/O	地址/数据总线
A16至 A23	PDH0至PDH7	输出	地址总线
WAIT	PCM0	输入	外部等待控制
CLKOUT	PCM1	输出	内部系统时钟
WR0, WR1	PCT0, PCT1	输出	写选通信号
RD	PCT4	输出	读选通信号
ASTB	PCT6	输出	地址选通信号
HLDRQ	PCM3	输入	总线保持控制
HLDAK	PCM2	输出	
CS0 至 CS3	PCS0至PCS3	输出	芯片选择

#### 表 5-2 外部控制管脚 (分离总线)

总线控制管脚	交替功能管脚	I/O	功能
AD0至AD15	PDL0至PDL15	I/O	数据总线
A0 至 A15	P90 至 P915	输出	地址总线
A16至 A23	PDH0至PDH7	输出	地址总线
WAIT	PCM0	输入	外部等待控制
CLKOUT	PCM1	输出	内部系统时钟
WR0, WR1	PCT0, PCT1	输出	写选通信号
RD	PCT4	输出	读选通信号
HLDRQ	PCM3	输入	总线保持控制
HLDAK	PCM2	输出	
CS0 至 CS3	PCS0至PCS3	输出	芯片选择

## 5.2.1 访问内部 ROM、内部 RAM 或片上外围 I/O 时的管脚状态

在访问内部 ROM、内部 RAM 或片上外围 I/O 时,各管脚的状态如下。

表 5-3 访问内部 ROM、内部 RAM 或片上外围 I/O 时的管脚状态

分离总线模	式	多路复用总线	模式
地址总线 (A23 至 A0)	未定义	地址总线 (A23 至 A16)	未定义
数据总线 (AD15 至 AD0)	Hi-Z(高阻)	地址/数据总线(AD15 至 AD0)	未定义
控制信号	无效	控制信号	无效

注意事项 在对内部 ROM 存储区、地址、数据进行写访问时,控制信号的激活方式与访问外部存储区相同。

# 5.2.2 各工作模式下的管脚状态

V850ES/JJ2 各工作模式下的管脚状态见 2.2 管脚状态。

# 5.3 存储块功能

16 MB 外部存储空间分为(低)2 MB、2 MB、4 MB 和 8 MB 的存储块。其中各块的可编程等待功能和总线循环工作模式都能以块为单位进行单独控制。




图 5-1. 数据存储空间映射图: 物理地址

# 5.4 外部总线接口模式控制功能

V850ES/JJ2包括下列两种外部总线接口模式。

- 多路复用总线模式
- 分离总线模式

这两种模式可以用 EXIMC 寄存器进行选择。

# (1) 外部总线接口模式控制寄存器(EXIMC)

EXIMC 寄存器可进行 8 位或 1 位读写。 重新设置使此寄存器为 00H。

7 6 5 4 3 2		
	l	0
EXIMC 0 0 0 0 0 0	0	SMSEL

SMSEL	模式选择
0	多路传输总线模式
1	分离总线模式

注意事项 应在进行外部访问之前从内部 ROM 或内部 RAM 区设置 EXIMC 寄存器。 在设置 EXIMC 寄存器后,一定要插入一个 NOP 指令。

## 5.5 总线访问

# 5.5.1 访问时钟的个数

下表展示了访问各资源所需的基本时钟的个数。

区(总线宽度) 总线循环类型	内部 ROM(32 位)	内部 RAM(32 位)	外存储器(16 位)
取指令(正常访问)	1	1 <sup>注 1</sup>	3 + n *± 2
取指令(分叉)	2	2 <sup>±1</sup>	3 + n <sup>2</sup>
运算对象数据访问	3	1	3 + n <sup>2</sup> 2

注 1. 若出现数据访问冲突,则增加1。

2. 当选择分离总线模式时为 2 + n 个时钟(n: 等待状态的个数)。

备注 单位: 时钟/访问

## 5.5.2 总线长度设置功能

每个由 $\overline{\text{CSn}}$ 选择的外存储区都可用 $\overline{\text{BSC}}$ 寄存器进行设置。但是,总线长度只能设置为 $\overline{\text{8}}$ 位或 $\overline{\text{16}}$ 位。 $\overline{\text{V850ES/JJ2}}$ 的外存储区由 $\overline{\text{CS0}}$ 至 $\overline{\text{CS3}}$ 选择。

#### (1) 总线长度配置寄存器 (BSC)

BSC 寄存器可进行 16 位读写。 重新设置使此寄存器为 5555H。

注意事项 应在复位后写 BSC 寄存器,不要改变设置值。在 BSC 寄存器的初始设置完成前不要访问外存储区。

复后位	: 5555H	R/W	地址: FFF	FF066H				
	15	14	13	12	11	10	9	8
BSC	0	1	0	1	0	1	0	1
	7	6	5	4	3	2	1	0
	0	BS30	0	BS20	0	BS10	0	BS00
		CS3		CS2		CS1		CS0
	BSn0		CSn空	间的数据总	线宽度(n =	: 0至3)		
	0	8位						
	1	16 位						

注意事项 一定要把 14、12、10、和 8 位设置为"1",把 15、13、11、9、7、5、3 和 1 位清为"0"。

## 5.5.3 以总线长度进行访问


V850ES/JJ2 以 8 位、16 位或 32 位为单位访问片上外围 I/O 和外存储器。总线长度如下。

- 片上外围 I/O 的总线长度固定为 16 位。
- 外存储器的总线长度可在 8 位或 16 位中选择(通过 BSC 寄存器)。

访问上述各设备时的操作如下所述。所有数据的访问都从低址端开始。

V850ES/JJ2 只支持小头(little-endian)格式。

图 5-2 以字(Word)为单位的小头地址



#### (1) 数据空间

V850ES/JJ2 具有地址不对齐(misalign)功能。

利用此功能,不管数据格式如何,均可放置于任何地址处(字数据或半字数据) 但是,若字数据或半字数据未在边线处对齐,则至少会产生两次总线循环,导致总线效率下降。

#### (a) 半字长数据访问


若地址的最低有效位为 1,则产生两次字节长总线循环。

## (b) 字长数据访问


- (i) 若地址的最低有效位为 1,则会依次产生字节长总线循环、半字节长总线循环和字节长总线循环。
- (ii) 若地址的低 2 位为 10,则产生两次半字节长总线循环。

# (2) 字节访问(8位)

# (a)16 位数据总线宽度




# (b)8 位数据总线宽度




## (3) 半字访问(16位)

# (a)16 位数据总线宽度




## (b)8 位数据总线宽度




## (4) 字访问(32位)


# (a)16 位数据总线宽度(1/2)




## (a)16 位数据总线宽度(2/2)



## (b)8 位数据总线宽度(1/2)



# (b)8 位数据总线宽度(2/2)



## 5.6 等待功能

## 5.6.1 可编程等待功能

## (1) 数据等待控制寄存器 0 (DWC0)

为了实现与低速存储器或 I/O 的对接,多达七种数据等待状态可以插入到每个 CS 空间执行的总线循环中。等待状态个数可通过 DWC0 寄存器进行设置。系统复位后瞬间,所有块都会插入 7 种数据等待状态。 DWC0 寄存器可进行 16 位读写。

重新设置使此寄存器为 7777H。

- 注意事项 1. 内部 ROM 和内部 RAM 区不受可编程等待的影响,总是进行无等待状态的访问。片上外围 I/O 区 也不受可编程等待的影响,只进行来自各外围功能的等待控制。
  - 2. 应在复位后写 DWC0 寄存器,不要改变设置值。在 DWC0 寄存器的初始设置完成前不要访问外存储区。

复后位	: 7777H	R/W	地址: FFF	FF484H					
	15	14	13	12	11	10	9	8	
DWC0	0	DW32	DW31	DW30	0	DW22	DW21	DW20	
			CS3			CS2			
	7	6	5	4	3	2	1	0	
	0	DW12	DW11	DW10	0	DW02	DW01	DW00	
·			CS1				CS0		
	DWn2	DW/n1	DWp0		<b>2</b> 。公园山山	5年44十	数/n - 0至3	2)	

DWn2	DWn1	DWn0	CSn空间内的等待状态数(n = 0至3)
0	0	0	无
0	0	1	1
0	1	0	2
0	1	1	3
1	0	0	4
1	0	1	5
1	1	0	6
1	1	1	7

注意事项 一定要把 15、11、7 和 3 位清为"0"。

## 5.6.2 外部等待功能


为了同步极慢的外存储器、I/O 或异步系统,可用外部等待管脚(WAIT)在总线循环中插入任意个数的等待状态。 当 PCMO 管脚设置为交替功能时,允许外部等待功能。

对内部 ROM、内部 RAM、片上外围 I/O 各区的访问不受外部等待功能的控制,与可编程等待功能相同。

WAIT 信号可异步输入到 CLKOUT,且在总线循环的 T2 和 TW 状态的时钟的下降沿进行采样(多路复用总线模式下)。在分离总线模式下,在进入总线循环 T1 和 TW 状态后瞬间,在时钟的上升沿进行采样。若采样定时的建立/保持时间不满足,则在下个状态中插入一个等待状态,或不用插入。


## 5.6.3 可编程等待和外部等待之间的关系

在由可编程等待的设置值规定的等待循环与由 WAIT 管脚控制的等待循环之间进行或操作,作为结果,将插入等待循环。



例如,若可编程等待的定时和 WAIT 管脚的信号如下图所示,则在总线循环中将插入三个等待状态。

图 5-3 插入等待示例



#### 5.6.4 可编程地址等待功能

等待插入各总线循环的地址设置或地址保持操作可通过 AWC 寄存器进行设置。地址等待插入设置给每个芯片选择  $(\overline{\text{CS0}} \ \overline{\text{CS3}})$  。

若插入地址设置等待, T1 态的高位时钟段延长 1 个时钟。若插入地址保持等待, T1 态的低位时钟段延长 1 个时钟。

## (1) 地址等待控制寄存器 (AWC)

AWC 寄存器可进行 16 位读写。 复位将此寄存器设置为 FFFFH。

- 注意事项 1. 在访问内部 ROM 区、内部 RAM 区和片上外围 I/O 区时,不会插入地址设立等待和地址保持等待循环。
  - 2. 应在复位后写 AWC 寄存器,然后不要改变设置值。而且,在 AWC 寄存器的初始设置完成前不要访问外存储区。



## 5.7 空闲状态插入功能

为便于与低速存储器对接,在多路复用地址/数据总线模式下,在由芯片选择功能选择的各空间执行的总线循环中可在 T3 状态后插入一个空闲状态 (TI)。在分离总线模式下,可在 T2 状态后插入一个空闲状态 (TI)。通过插入空闲状态,可以保证读取访问期间的存储器的数据输出浮动延迟时间。(写访问中不能插入空闲状态)

是否插入空闲状态可以通过 BCC 寄存器进行设置。

系统复位后,所有区都会立即插入一个空闲状态。

#### (1) 总线循环控制寄存器(BCC)

BCC 寄存器可进行 16 位读写。 将此寄存器复位设置为 AAAAH。

注意事项 1. 内部 ROM、内部 RAM、片上外围 I/O 区域不受空闲状态插入的影响。

2. 应在复位后写 BCC 寄存器,不要改变设置值。在 BCC 寄存器的初始设置完成前不要访问外存储 区。

复后位	: AAAAH	R/W	地址: FFF	FF48AH				
	15	14	13	12	11	10	9	8
BCC	1	0	1	0	1	0	1	0
	7	6	5	4	3	2	1	0
	BC31	0	BC21	0	BC11	0	BC01	0
	CS3		CS2		CS1		CS0	
	BCn1		设置	闲置状态的	插入(n = 0	至3)		
	0	不插入						
	1	插入						

注意事项 一定要把 15、13、11 和 9 位设置为"1",把 14、12、10、8、6、4、2 和 0 位清为"0"。

## 5.8 总线保持功能

## 5.8.1 功能概述

若 PCM2 和 PCM3 管脚设置为交替功能,则 HLDRQ 和 HLDAK 功能有效。

当 HLDRQ 管脚收到有效信号(低电平),就表示另一个总线主控器要求获取总线主控权,此时外部地址/数据总线变为高阻态并释放(总线保持状态)。若对总线主控权的请求清除且 HLDRQ 管脚收到无效信号(高电平),则重新开始驱动这些管脚。

在总线保持期内,内部 ROM 和内部 RAM 继续执行程序,直到访问片上外围 I/O 寄存器或外存储器。


总线保持状态由 HLDAK 管脚(低电平)的有效断定信号进行指示。总线保持功能允许具有两个(或更多)总线主控器的多处理器系统的配置。

请注意,在由总线长度设置功能或位操作指令发起的多重访问循环中,总线保持请求将得不到回应。

状态	数据总线 宽度	访问类型	总线保持请求无肯定应答的定时
CPU 总线锁定	16 位	偶地址的字访问	第一和第二次访问之间
		奇地址的字访问	第一和第二次访问之间
			第二和第三次访问之间
		奇地址的半字访问	第一和第二次访问之间
	8位	字访问	第一和第二次访问之间
			第二和第三次访问之间
			第三和第四次访问之间
		半字访问	第一和第二次访问之间
位操作指令的读-修改-写访问	=	=	读访问和写访问之间

## 5.8.2 总线保持步骤

总线保持状态转变步骤如下所示。



## 5.8.3 在节电模式下工作

由于在 STOP,IDLE1 和 IDLE2 模式下内部系统时钟停止工作,所以即使 HLDRQ 管脚为低电平也不会进入总线保持状态。

HALT 模式下,HLDAK 管脚和 HLDRQ 管脚同时变为低电平,则进入总线保持状态。当 HLDRQ 管脚脱离有效状态 后,HLDAK 管脚随后变为高电平,则退出总线保持状态。

# 5.9 总线优先级

总线保持、DMA 传输、运算对象数据访问、取指令(分叉)、取指令(相继)在外部总线循环中执行。 总线保持具有最高的优先级,接着是 DMA 传输、运算对象数据访问、取指令(分叉)、取指令(相继)。 在读-修改-写访问中的读访问和写访问之间可插入取指令。

若一个指令为两个(或更多)访问执行,则由于总线长度的限制不会在访问之间插入取指令和总线保持。

表 5-4 总线优先级

优先级	外部总线循环	总线主控器
高	总线保持	外部设备
l t	DMA 传输	DMAC
	运算对象数据访问	CPU
<b> </b>	取指令(分叉)	CPU
低	取指令(相继)	CPU

# 5.10 总线时序

图 5-4 多路复用总线读取定时(总线长度: 16 位、16 位访问)





图 5-5 多路复用总线读取定时(总线长度: 8位)






图 5-6 多路复用总线写入定时(总线长度: 16 位、16 位访问)

图 5-7 多路复用总线写入定时(总线长度: 8位)







图 5-8 多路复用总线保持定时(总线长度: 16 位、16 位访问)



T1 T1  $\mathsf{TW}$ T2 ΤI T1 T2 T2 TW CLKOUT  $\overline{\text{CS3}}\ \overline{\cong}\overline{\text{CS0}}$ WAIT A2 A23 至A0 Α1 A3 RD AD15 至AD0 --D1 D2 D3 可编程等待 外部等待 空闲状态 8位访问 奇地址 偶地址 AD15 至AD8 有效 Hi-Z AD7 至AD0 Hi-Z 有效

图 5-9 分离总线读取定时(总线长度: 16 位、16 位访问)






备注

虚线代表高阻。

T1 T2 T1 TW TW T2 T1 T2 CLKOUT CS3 至CS0 WAIT A23 至A0 Ą1 A2 À3 11 00 11 00 11 11 00 WR1, WR0 AD15 至AD0 --------D1 D3 D2 可编程等待 外部等待 8位访问 奇地址 偶地址 AD15 至AD8 有效 未定义 AD7 至AD0 未定义 有效 WR1, WR0 01 10

图 5-11 分离总线写入定时(总线长度: 16 位、16 位访问)



虚线代表高阻。

备注




图 5-13 分离总线保持定时(总线长度: 8位,写)





图 5-14 地址等待定时(分离总线读取,总线长度: 16 位、16 位访问)



# 第6章 时钟发生功能

# 6.1 概述

可用下列时钟发生功能。

- 主时钟振荡器
  - 在直通模式下 fx = 2.5 至 10 MHz (fxx = 2.5 至 10 MHz)
  - 在 PLL 模式下 fx = 2.5 至 5 MHz (×4: fxx = 10 至 20 MHz)
- 副时钟振荡器
  - fxt = 32.768 kHz
- 通过 PLL(锁相环路)实现的乘法 (×4/×8)功能
  - Clock-through 模式/PLL 模式可选
- 〇 内部振荡器
  - f<sub>R</sub> = 200 kHz (TYP.)
- 〇 内部系统时钟发生
  - 7步 (fxx、fxx/2、fxx/4、fxx/8、fxx/16、fxx/32、fxт)
- 〇 外围时钟发生
- 〇 时钟输出功能


**备注** fx: 主时钟振荡频率

fxx: 主时钟频率 fxr: 副时钟频率

fr: 内部振荡时钟频率

## 6.2 配置

图 6-1 时钟发生器



#### (1) 主时钟振荡器

主谐振器振荡产生下列频率 (fx)。

• 在直通模式下

fx = 2.5 至 10 MHz

• 在 PLL 模式下

fx = 2.5 至 5 MHz (×4)

#### (2) 副时钟振荡器

子谐振器振荡产生 32.768 kHz (fxT)的频率。

#### (3) 主时钟振荡器停止控制

该电路产生控制信号来使主时钟振荡器的振荡停止。

主时钟振荡器的振荡在 STOP 模式下停止,或当 PCC.MCK 位=1(仅当 PCC.CLS 位=1时有效)时停止。

#### (4) 内部振荡器

振荡频率 (fR) 为 200 kHz (典型).

#### (5) 预分频器 1

此预分频器产生时钟 (fxx 至 fxx/1,024) 供下列片上外围功能使用: TMP0 至 TMP8、TMQ0、TMM0、CSIB0 至 CSIB5、UARTA0 至 UARTA3、 $I^2$ C00 至  $I^2$ C02、ADC、及 WDT2

#### (6) 预分频器 2

此电路对主时钟 (fxx)做除法。

由预分频器产生的时钟 2 (fxx 至 fxx/32) 提供给选择器产生 CPU 时钟 (fcpu) 和内部系统时钟 (fclk)。

fclk 时钟提供给 INTC、ROM 和 RAM 块使用,并可从 CLKOUT 管脚输出。

#### (7) 预分频器 3

此电路对由主时钟振荡器产生的时钟 (fx) 做除法,得到一个特定频率 (32.768 kHz),并将该时钟提供给钟表定时器模块。

详见第十章 钟表计时器的功能。

#### (8) PLL

此电路在由主时钟振荡器产生的时钟 (fx) 上 4 或 8 倍频。

它工作在两种模式下:在直通模式下,fx 原样输出;在 PLL 模式下,输出的是乘过的时钟。可以通过 PLLCTL.SELPLL 位进行模式选择。

时钟 4 倍频还是 8 倍频通过 CKC.CKDIV0 位进行选择,而 PLL 通过 PLLCTL.PLLON 位来起停。

# 6.3 寄存器

# (1) 处理器时钟控制寄存器(PCC)

PCC 寄存器是一种特殊寄存器。只有按照特定顺序才能将数据写入该寄存器(见 **3.4.7 特殊寄存器**)。该寄存器可进行 **8** 位或 **1** 位读写。 此寄存器复位后设置为 **03**H。 复位后: 03H R/W 地址: FFFFF828H

PCC

7	<6>	5	<4>	<3>	2	1	0
FRC	MCK	MFRC	CLS注	СКЗ	CK2	CK1	CK0

FR	RC	使用子时钟片上反馈电阻
0	)	使用
1	1	未使用

MCK	主时钟振荡器控制
0	允许振荡
1	振荡停止

- 当系统以主时钟作CPU时钟工作时,即使MCK位设置为1,主时钟也不停止工作。 在CPU时钟转到子时钟后停止。
- 在MCK位由0设置为1之前,停止主时钟下片上外围功能工作。
- 当主时钟停止、设备在子时钟下工作时,将MCK位清零,并在CPU时钟切换到主时钟或进行片上外围功能工作之前,用软件保证振荡稳定时间。

MFRC	使用主时钟片上反馈电阻
0	使用
1	未使用

CLS注	CPU时钟状态(fcpu)
0	主时钟操作
1	子时钟工作

CK3	CK2	CK1	CK0	时钟选择 (fcLĸ/fcpu)
0	0	0	0	fxx
0	0	0	1	fxx/2
0	0	1	0	fxx/4
0	0	1	1	fxx/8
0	1	0	0	fxx/16
0	1	0	1	fxx/32
0	1	1	×	禁止设置
1	×	×	×	fхт

注 CLS 位是只读位。

注意事项 1. 当 CLKOUT 输出时,不要改变 CPU 时钟(即使用 CK3 位至 CK0 位)。

2. 利用位操作指令对 CK3 位进行操作。在使用 8 位操作指令时,不要改变 CK2 位到 CK0 位设定的 值。

**备注** x: 不美心

(a) 示例: 设定主时钟工作 → 副时钟工作

<1> CK3 位 ← 1: 建议使用位操作指令。不要改变 CK2 至 CK0 位。

<2> 副时钟工作: 读取 CLS 位以检查副时钟是否开始工作。在 CK3 位设定好之后到副时钟工作开

始之前,需要经过以下时间。 最大: 1/fxr (1/副时钟频率)

<3> MCK 位 ← 1: 仅当主时钟停止时才可以设定 MCK 位。

注意事项 1. 在停止主时钟时,停止 PLL。也要停止与主时钟一起运行的片上外围功能的工作。

2. 若下列条件不满足,应改变 CK2 至 CK0 位以使条件满足,再改换到副时钟工作模式。 内部系统时钟 (fcLk) > 副时钟 (fxT: 32.768 kHz) × 4

备注 内部系统时钟 (fcLK):通过设定 CK2 至 CK0 位,由主时钟 (fxx)产生的时钟

[说明示例]

\_DMA\_DISABLE:

clrl 0, DCHCn[r0] -- DMA 工作禁止。 n = 0 至 3

<1> \_SET\_SUB\_RUN:

st.b r0, PRCMD[r0]

set1 3, PCC[r0] -- CK3 位  $\leftarrow$  1

<2> CHECK\_CLS:

bz \_CHECK\_CLS

<3> \_STOP\_MAIN\_CLOCK :

st.b r0, PRCMD[r0]

set1 6, PCC[r0] -- MCK 位  $\leftarrow$  1, 主时钟停止。

\_DMA\_ENABLE:

setl 0, DCHCn[r0] -- DMA 工作禁止。 n = 0 至 3

备注 上述说明只是一个示例。注意到在上面<2>中, CLS 位在闭环中读取。

#### (b) 示例: 设定副时钟工作→ 主时钟工作

<1> MCK 位 ← 0: 主时钟开始振荡

<2> 通过程序插入等待,等到主时钟的振荡稳定时间过去。

<3> CK3 位 ← 0: 建议使用位操作指令。不要改变 CK2 至 CK0 位。

<4> 主时钟工作: 在 CK3 位设定好之后到主时钟工作开始之前,需要经过以下时间。

最大: 1/fxT (1/副时钟频率)

因此,在设定 CK3 位为 0 后应立即插入一条 NOP 指令,或读取 CLS 位来检

查主时钟工作是否已经开始。

# 注意事项 只有在主时钟的振荡稳定之后,才能允许与主时钟一起运行的片上外围功能工作。若在振荡稳定时间过去之前允许这些功能的工作,可能会导致故障。

#### [说明示例]

\_DMA\_DISABLE:

clrl 0, DCHCn[r0] -- DMA 工作禁止。 n = 0 至 3

<1> \_START\_MAIN\_OSC :

st.b r0, PRCMD[r0] -- 撤消对特殊寄存器的保护

 clr1
 6, PCC[r0]
 -- 主时钟开始振荡。

 <2> movea
 0x55, r0, r11
 -- 等待振荡稳定时间。

\_WAIT\_OST:

nop

nop

nop

addi -1, r11, r11

cmp r0, r11

bne \_WAIT\_OST

<3> st.b r0, PRCMD[r0]

clr1 3, PCC[r0] -- CK3  $\leftarrow$  0

<4> \_CHECK\_CLS:

bnz \_CHECK\_CLS

\_DMA\_ENABLE:

setl 0, DCHCn[r0] -- DMA 工作禁止。 n = 0 至 3

备注 上述说明只是一个示例。注意到在上面<4>中,CLS 位在闭环中读取。

## (2) 内部振荡模式寄存器 (RCM)

RCM 寄存器为8位寄存器,设定内部振荡器的工作模式。

该寄存器可进行8位或1位读写。

复位后此寄存器设置为 00H。

 复位后:
 00H
 R/W
 地址:
 FFFFF80CH

 7
 6
 5
 4
 3
 2
 1
 <0>

 RCM
 0
 0
 0
 0
 0
 0
 RSTOP

RSTOP	振荡/停止内部振荡器
0	内部振荡器振荡
1	内部振荡器停止

- 注意事项 1. 当 CPU 工作在内部振荡时钟(CCLS.CCLSF 位 = 1)下时,内部振荡器无法停止。不要把 RSTOP 设为 1。
  - 2. 即便 RSTOP 位设为 1,若 CCLS.CCLSF 位设为 1(在振荡稳定过程中出现 WDT 溢出),内部振荡器也还是会振荡。此时,RSTOP 位保持为 1。

#### (3) CPU 工作时钟状态寄存器 (CCLS)

CCLS 寄存器指示 CPU 工作时钟的状态。

该寄存器是只读的,可以以8位或1位为单位进行读取。

复位后此寄存器设置为 00H。

复位后: 00H<sup>注</sup> R 地址: FFFFF82EH

CCLS

7	6	5	4	3	2	1	0
0	0	0	0	0	0	0	CCLSF

CCLSF	CPU操作时钟状态
0	工作在主时钟(fx)或子时钟(fxt)下。
1	工作在内部振荡时钟(fR)下。

注 在进行一次复位后,若在振荡稳定过程中出现了 WDT 溢出,则 CCLSF 位被置为 1 且复位值为 01H。

# 6.4 操作

## 6.4.1 各时钟的工作

下表说明了各时钟的工作状态。

表 6-1 各时钟的工作状态

寄存器设定及	PCC 寄存器									
工作状态		CLK 位 = 0, MCK 位 = 0					CLS 位 = 1, MCK 位 = 0		立 = 1, 位 = 1	
	复位中	振荡稳定 时间计时 中	HALT 模 式	IDLE1, IDLE2 模 式	STOP 模 式	副时钟模 式	子 IDLE 模式	副时钟模 式	子 IDLE 模式	
目标时钟		甲		I(						
主时钟振荡器 (fx)	×	0	0	0	×	0	0	×	×	
副时钟振荡器 (fхт)	0	0	0	0	0	0	0	0	0	
CPU 时钟 (fcpu)	×	×	×	×	×	0	×	0	×	
内部系统时钟 (fcLK)	×	×	0	×	×	0	×	0	×	
主时钟(PLL 模式下, fxx)	×	○ <sup>推</sup>	0	×	×	0	0	×	×	
外围时钟 (fxx 至 fxx/1,024)	×	×	0	×	×	0	×	×	×	
WT 时钟(主)	×	×	0	0	×	0	0	×	×	
WT 时钟(子)	0	0	0	0	0	0	0	0	0	
WDT2 时钟(内部振荡)	×	0	0	0	0	0	0	0	0	
WDT2 时钟 (主)	×	×	0	×	×	0	×	×	×	
WDT2 时钟(子)	0	0	0	0	0	0	0	0	0	

# 注 锁闭时间

## **备注** ○: 可操作

x: 停止

# 6.4.2 时钟输出功能

时钟输出功能用来从 CLKOUT 管脚输出内部系统时钟 (fclk)。

内部系统时钟 (fcLk) 通过 PCC.CK3 至 PCC.CK0 位进行选择。

CLKOUT 管脚另外也可作为 PCM1 管脚使用,若在端口 CM 的控制寄存器中指定,也可实现时钟输出管脚的功能。

CLKOUT 管脚的状态与表 6-1 中的内部系统时钟相同,此管脚在可工作状态下可以输出时钟。在停止状态下,它输出低电平。但是,CLKOUT 管脚在复位后、被设定为输出模式之前是处于端口模式下(PCM1 管脚: 输入模式)。因此,管脚的状态为高阻(Hi-Z)。

## 6.5 PLL 功能

## 6.5.1 概述

在 V850ES/JJ2 中,可以选用振荡频率 4 倍或 8 倍的工作时钟(由 PLL 功能或直通模式输出)作为 CPU 和片上外围功能的工作时钟。

当使用 PLL 功能时: 输入时钟 =  $2.5 \le 5$  MHz(输出:  $10 \le 20$  MHz) 直通模式: 输入时钟 =  $2.5 \le 10$  MHz(输出:  $2.5 \le 10$  MHz)

## 6.5.2 寄存器

#### (1) PLL 控制寄存器 (PLLCTL)

PLLCTL 寄存器为 8 位寄存器,控制 PLL 功能。

该寄存器可进行8位或1位读写。

复位后此寄存器设置为 01H。

复位后:	01H	R/W ±	也址: FFF	FF82CH					
	7	6	5	4	3	2	<1>	<0>	
LLCTL	0	0	0	0	0	0	SELPLL	PLLON	l

PLLON	PLL 运行停止寄存器
0	PLL 停止
1	PLL 运行
'	(PPL操作开始后,需要一段锁闭时间来达到频率稳定)

SELPLL	CPU 操作时钟状态寄存器
0	直通模式
1	PLL 模式

# 注意事项 1. 当 PLLON 位清为 0 时,SELPLL 位自动清为 0 (直通模式)。

2. 仅当 PLL 时钟频率稳定时,SELPLL 位才可以设为 1。否则(未锁定),若往其中写入数据,则 SELPLL 位将被写为"0"。


## (2) 时钟控制寄存器 (CKC)

CKC 寄存器是一种特殊的寄存器。数据只有在与特定序列相结合时才能被写入此寄存器(见 **3.4.7 特殊寄存** 器)。

CKC 寄存器在 PLL 模式下控制内部系统时钟。

该寄存器可进行8位或1位读写。

此寄存器复位后设置为 OAH。



# 注意事项 1. PLL 模式不能在 fx = 5.0 至 10.0 MHz 时使用。

- 2. 在利用 CKC 寄存器使乘数在 4 至 8 之间进行改变之前,设定到直通模式并停止 PLL。
- 3. 一定要把 3 位、1 位设为"1", 把 7 位至 4 位、2 位清为"0"。

备注 CPU 时钟和外围时钟二者均由 CKC 寄存器做除法,但只有 CPU 时钟由 PCC 寄存器做除法。


#### (3) 锁定寄存器 (LOCKR)

在上电之后或进入 STOP 模式的很短时间内,相位锁定会以给定的频率出现,而稳定所需的时间就是锁闭时间 (频率稳定时间)。直到稳定为止,此状态称为锁闭状态,而稳定了的状态称为锁定状态。

LOCKR 寄存器包含一个 LOCK 位,反映 PLL 频率稳定的状态。

该寄存器是只读的,可以以8位或1位为单位进行读取。

复位后使此寄存器设置为 00H。



LOCK	PLL锁定状态检测
0	锁定状态
1	解锁状态

注意事项 LOCK 寄存器不会实时反映 PLL 的锁定状态。设定/清零的条件如下。

#### [设定条件]

- 系统复位之后\*\*
- 在 IDLE2 或 STOP 模式下
- 在 PLL 设定为停止之后(PLLCTL.PLLON 清 0)
- 在停止主时钟并在副时钟下使用 CPU 之后(PCC.CK3 位设为 1, PCC.MCK 位设为 1)

注 在进行复位且振荡稳定时间过去之后,寄存器经过复位会被设为 01H,清零为 00H。

#### [清零条件]

- (进行复位后的)振荡稳定计时器溢出之后(OSTS 寄存器缺省时间(见 21.2 (3)振荡稳定时间选择寄存器 (OSTS)))
- 当 STOP 模式设定在 PLL 工作状态时, (进入 STOP 模式后的)振荡稳定计时器溢出(由 OSTS 寄存器设定的时间)之后
- 当 PLLCTL.PLLON 位从 0 变为 1 时,在 PLL 锁闭时间计时器溢出(由 PLLS 寄存器设定的时间)之后
- 当 PLL 工作中设定了 IDLE2 模式时,在进入 IDLE2 模式后插入的建立时间(由 OSTS 寄存器设定的时间)过去之后。

#### (4) PLL 锁闭时间指定寄存器 (PLLS)

PLLS 寄存器为 8 位寄存器,用来在 PLLCTL.PLLON 位从 0 变为 1 时选择 PLL 锁闭时间。该寄存器可以以 8 位为单位进行读写。 此寄存器复位后设置为 03H。

复位后: 03H R/W 地址: FFFFF6C1H

 7
 6
 5
 4
 3
 2
 1
 0

 PLLS
 0
 0
 0
 0
 0
 PLLS1
 PLLS0

PLLS1	PLLS0	PLL锁闭时间选择
0	0	2 <sup>10</sup> /fx
0	1	2 <sup>11</sup> fx
1	0	2 <sup>12</sup> /fx
1	1	<b>2</b> <sup>13</sup> /fx (默认值)

注意事项 1. 锁闭时间应设定为 800 µs 或以上。

2. 在锁闭期内,不要改变 PLLS 寄存器的设定。

#### 6.5.3 用法

#### (1) 当使用 PLL 时

- 在复位信号发出后,PLL 工作(PLLCTL.PLLON 位 = 1),但因为缺省模式为直通模式(PLLCTL.SELPLL 位 = 0),故选择 PLL 模式(SELPLL 位 = 1)。
- 要允许 PLL 工作,首先将 PLLON 位设为 1,然后在 LOCKR.LOCK 位=0 之后将 SELPLL 位设为 1。 要停止 PLL,首先选择直通模式(SELPLL 位 = 0),等待 8(或以上)个时钟,然后停止 PLL(PLLON 位 = 0)。
- 在转换到 IDLE2 或 STOP 模式时, PLL 停止(与设定无关),并从 IDLE2 或 STOP 模式恢复到转换前的状态。恢复所需时间如下。

(a)在从直通模式转换到 IDLE2 或 STOP 模式时

- STOP模式:设定 OSTS 寄存器使振荡稳定时间为 1ms (最小)或以上。
- IDLE2 模式:设定 OSTS 寄存器使设立时间为 350 μs (最小)或以上。

(b)在保持 PLL 工作模式情况下变换到 IDLE2 或 STOP 模式

- STOP 模式:设定 OSTS 寄存器使振荡稳定时间为 1ms (最小)或以上。
- IDLE2 模式:设定 OSTS 寄存器使设立时间为 800 μs (最小)或以上。

当变换到 IDLE1 模式时,PLL 不停止。若有必要,应停止 PLL。

#### (2) 当未使用 PLL 时

● 在复位信号发出后,直通模式(SELPLL 位 = 0)被选中,但 PLL 正在工作(PLLON 位 = 1),因此必须停止(PLLON 位 = 0)。

# 第7章 16位计时器/事件计数器 P (TMP)

计时器 P(TMP)为 16 位计时器/事件计数器。 V850ES/JJ2 有九个计时器/事件计数器信道,为 TMP0 到 TMP8。

# 7.1 概述

TMPn 的概况如下。

- 时钟选择: 8路
- 捕捉/触发输入管脚: 2
- 外部事件计数输入管脚: 1
- 外部触发输入管脚: 1
- 计时器/计数器: 1
- 捕捉/比较寄存器: 2
- 捕捉/比较匹配中断请求信号: 2
- 计时器输出管脚: 2

备注 n=0至8

# 7.2 功能

TMPn 具有下列功能。

- 间隔计时器
- 外部事件计数器
- 外部触发脉冲输出
- 单次脉冲输出
- PWM 输出
- 自由运行计时器计时器
- 脉宽测量

**备注** n=0至8

## 7.3 配置

TMPn 包含下列硬件。


表 7-1 TMPn 的配置

项目	配置
计时器寄存器	16 位计数器
寄存器	TMPn 捕捉/比较寄存器 0, 1 (TPnCCR0, TPnCCR1) TMPn 计数器读取缓冲寄存器 (TPnCNT) CCR0, CCR1 缓冲寄存器
计时器输入	2 (TIPn0 <sup>±1</sup> , TIPn1 管脚)
计时器输出	2 (TOPn0, TOPn1 管脚)
控制寄存器**2	TMPn 控制寄存器 0, 1 (TPnCTL0, TPnCTL1) TMPn I/O 控制寄存器 0 至 2 (TPnIOC0 至 TPnIOC2) TMPn 可选寄存器 0 (TPnOPT0)

- 注 1. TIPn0 管脚交替实现下列功能: 捕捉触发输入信号、外部事件计数输入信号、外部触发输入信号。
  - **2.** 在使用 TIPn0、TIPn1、TOPn0、TOPn1 管脚的功能时,参看**表 4-19 用作复用功能的端口引 脚**。

**备注** n=0至8

图 7-1 TMPn 的框图



#### (1) 16 位计数器

此 16 位计数器可以给内时钟或外部事件计数。

此计数器的计数数值可利用 TPnCNT 寄存器读取。

当 TPnCTL0.TPnCE 位=0 时,16 位计数器的值为 FFFFH。若此时读取 TPnCNT 寄存器,则会读取 0000H。 复位将 TPnCE 位设置为 0。 因此,16 位计数器被设为 FFFFH。

## (2) CCR0 缓冲寄存器

这是个16位比较寄存器,比较16位计数器的计数值。

当 TPnCCR0 寄存器用作比较寄存器时,写入 TPnCCR0 寄存器的值会传送到 CCR0 缓冲寄存器。当 16 位计数器的计数值与 CCR0 缓冲寄存器的值相符时,就会生成一个比较匹配中断请求信号(INTTPnCC0)。

CCR0 缓冲寄存器不能直接读写。

CCRO 缓冲寄存器在复位后清零为 0000H, TPnCCRO 寄存器清零为 0000H。

## (3) CCR1 缓冲寄存器

这是个 16 位比较寄存器,比较 16 位计数器的计数值。

当 TPnCCR1 寄存器用作比较寄存器时,写入 TPnCCR1 寄存器的值会传送到 CCR1 缓冲寄存器。当 16 位计数器的计数值与 CCR1 缓冲寄存器的值相符时,就会生成一个比较匹配中断请求信号(INTTPnCC1)。

CCR1 缓冲寄存器不能直接读写。

CCR1 缓冲寄存器在复位后清零为 0000H, TPnCCR1 寄存器清零为 0000H。

#### (4) 沿检测器

此电路检测输入到 TIPn0 和 TIPn1 管脚的有效沿。无沿、上升沿、下降沿或者上升下降沿皆可,可以用 TPnIOC1 和 TPnIOC2 寄存器选择其中之一作为有效沿。

#### (5) 输出控制器

此电路控制 TOPn0 和 TOPn1 管脚的输出。输出控制器由 TPnIOC0 寄存器控制。

#### (6) 选择器

此选择器选择 16 位计数器的计数时钟。可以选择八种类型的内时钟或一个外部事件作为计数时钟。

# 7.4 寄存器

控制 TMPn 的寄存器如下所示。

- TMPn 控制寄存器 0 (TPnCTL0)
- TMPn 控制寄存器 1 (TPnCTL1)
- TMPn I/O 控制寄存器 0 (TPnIOC0)
- TMPn I/O 控制寄存器 1 (TPnIOC1)
- TMPn I/O 控制寄存器 2 (TPnIOC2)
- TMPn 控制寄存器 0 (TPnOPT0)
- TMPn 捕捉/比较寄存器 0 (TPnCCR0)
- TMPn 捕捉/比较寄存器 1 (TPnCCR1)
- TMPn 计数器读取缓冲寄存器 (TPnCNT)
- **4.** 在使用 TIPn0、TIPn1、TOPn0、TOPn1 管脚的功能时,参看表 **4-19** 用作复用功能的端口管脚。
  - **2.** n = 0 至 8

## (1) TMPn 控制寄存器 0 (TPnCTL0)

TPnCTL0 寄存器是控制 TMPn 工作的 8 位寄存器。

该寄存器可进行8位或1位读写。

复位设置此寄存器为 00H.

可以用软件将相同值写入 TPnCTL0 寄存器。

复位后: 00H R/W 地址: TP0CTL0 FFFFF590H, TP1CTL0 FFFFF5A0H,

TP2CTL0 FFFFF5B0H, TP3CTL0 FFFFF5C0H, TP4CTL0 FFFFF5D0H, TP5CTL0 FFFFF5E0H, TP6CTL0 FFFFF600H,

TP8CTL0 FFFFF610H

TPnCTL0 (n = 0 至 8)

<7>	6	5	4	3	2	1	0
TPnCE	0	0	0	0	TPnCKS2	TPnCKS1	TPnCKS0

TPnCE	TMPn 操作控制
0	TMPn禁止操作(TMPn异步复位 <sup>注</sup> )。
1	TMPn 操作允许。 TMPn操作开始

TPnCKS2	TPnCKS1	TPnCKS0	内部计数时钟选择				
			n = 0, 2, 4, 6, 8	n = 1, 3, 5, 7			
0	0	0	fxx				
0	0	1	fxx/2				
0	1	0	fxx/4				
0	1	1	fxx/8				
1	0	0	fxx/16				
1	0	1	fxx/32				
1	1	0	fxx/64	fxx/256			
1	1	1	fxx/128	fxx/512			

注 TPn0PT0.TPnOVF 位、16 位计数器、计时器输出(TOPn0、TOPn1 管脚)

注意事项 1. 在 TPnCE 位=0 时设定 TPnCKS2 至 TPnCKS0 位。 当 TPnCE 位的值从 0 变为 1 时,TPnCKS2 至 TPnCKS0 位可以同时设定。

2. 一定要把 3 至 6 位清为"0"。

**备注** fxx: 主系统时钟频率

#### (2) TMPn 控制寄存器 1 (TPnCTL1)

TPnCTL1 寄存器是控制 TMPn 工作的 8 位寄存器。 该寄存器可进行 8 位或 1 位读写。 复位时设置使此寄存器为 00H。 复位后: 00H R/W 地址: TP0CTL1 FFFFF591H, TP1CTL1 FFFFF5A1H,

TP2CTL1 FFFF5B1H,TP3CTL1 FFFF5C1H,

TP4CTL1 FFFFF5D1H, TP5CTL1 FFFFF5E1H,

TP6CTL1 FFFF5F1H,TP7CTL1 FFFF601H,

TP8CTL1 FFFFF611H

TPnCTL1 (n = 0 至 8)

7	<6>	<5>	4	3	2	1	0
0	TPnEST	TPnEEE	0	0	TPnMD2	TPnMD1	TPnMD0

TPnEST	软件触发控制
0	-
1	产生用于外部触发输入的有效信号.  • 在单次脉冲输出模式下:输出一个单次脉冲并把1写入

TPnEEE	计数时钟选择			
0	禁止外部事件计数输入的操作 (通过TPnCTL0.TPnCK0至TPnCK2位的选择进行计数时钟的计数。)			
1	允许外部事件计数输入的操作 (在外部事件计数输入信号的有效沿进行计数。)			
TPnEEE化	TPnEEE位对于是否在内部计数时钟或外部事件计数输入信号的有效沿计数进行选择			

TPnMD2 | TPnMD1 | TPnMD0 | 计时器模式选择 0 0 0 间隔计时器模式 0 1 外部事件计数模式 0 1 0 外部触发脉冲输出模式 0 1 单次脉冲输出模式 1 PWM 输出模式 1 独立计时器模式 0 1 1 1 0 脉宽测量模式 1 1 禁止设置

- 注意事项 1. TPnEST 位仅在外部触发脉冲输出模式或单次脉冲输出模式下有效。在其它模式下,忽略对该位写入1的动作。
  - 2. 外部事件计数输入在外部事件计数模式中选择,且与 TPnEEE 位的值无 关。
  - 3. 应在 TPnCTL0.TPnCE 位=0 时设定 TPnEEE、TPnMD2 至 TPnMD0 位。 (当 TPnCE 位=1 时可以写相同的值。)在 TPnCE 位=1 的情况下进行重写是无法保证的。 若重写发生错误,应把 TPnCE 位清为 0,再重新进行位设定。
  - 4. 一定要把 3、4、7 位清为"0"。

## <R> (3) TMPn I/O 控制寄存器 0(TPnIOC0)

TPnIOC0 寄存器是控制计时器输出(TOPn0、TOPn1 管脚)的 8 位寄存器。 该寄存器可进行 8 位或 1 位读写。 复位设置使此寄存器为 00H。

复位后: 00H R/W 地址: TP0IOC0 FFFFF592H,TP1IOC0 FFFFF5A2H,
TP2IOC0 FFFFF5B2H,TP3IOC0 FFFFF5C2H,
TP4IOC0 FFFFF5D2H,TP5IOC0 FFFFF5E2H,
TP6IOC0 FFFFF5F2H,TP7IOC0 FFFFF602H,

\_\_\_\_\_

TP8IOC0 FFFFF612H

TPnIOC0 (n = 0至 8)

7	6	5	4	3	<2>	1	<0>
0	0	0	0	TPnOL1	TPnOE1	TPnOL0	TPnOE0

TPnOL1	管脚输出电平设定 <sup>注</sup>				
0	TOPn1 管脚输出起始为高电平				
1	TOPn1 管脚输出起始为低电平				

TPnOE1	TOPn1 管脚输出设定
0	<ul><li>禁止计时器输出</li><li>・ 当TPnOL1位=0时: T0Pn1管脚输出低电平</li><li>・ 当TPnOL1位=1时: TOPn1管脚输出高电平</li></ul>
1	允许计时器输出(TOPn1管脚输出一列方波)。

TPnOL0	TOPn0 管脚输出电平设定 <sup>注</sup>
0	TOPn0 管脚输出起始为高电平
1	TOPn0 管脚输出起始为低电平

TPnOE0	TOPn0 管脚输出设定
0	禁止计时器输出 • 当TPnOL1位=0时: TOPn0管脚输出低电平 • 当TPnOL1位=1时: TOPn0管脚输出高电平
1	允许计时器输出(TOPn0管脚输出一列方波)。

注 由 TPnOLm 位指定的计时器输出管脚(TOPnm)的输出电平如下所示(m = 0、1)。

• 当TPnOLm位=0时

16-位计数器 TPnCE 位 TOPnm 输出管脚

• 当 TPnOLm 位 = 1时



注意事项 1. 应在 TPnCTL0.TPnCE 位=0 时重写 TPnOL1、TPnOE1、TPnOL0、TPnOE0 位。 (当 TPnCE 位=1 时可写入相同的值。)若重写发生错误,应把 TPnCE 位清为 0,再重新进行位设定。

2. 即便在 TPnCE 和 TPnOEm 位为 0 时对 TPnOLm 位进行操作,TOPnm 管脚的输出电平也会变化(m = 0, 1)。

## (4) TMPn I/O 控制寄存器 1(TPnIOC1)

TPnIOC1 寄存器是 8 位寄存器,控制捕捉触发输入信号的有效沿(TIPn0、TIPn1 管脚)。该寄存器可进行 8 位或 1 位读写。

复位设置使此寄存器为 00H。

复位后: 00H R/W 地址: TP0IOC1 FFFF593H, TP1IOC1 FFFF5A3H,

TP2IOC1 FFFFF5B3H, TP3IOC1 FFFFF5C3H,

TP4IOC1 FFFFF5D3H, TP5IOC1 FFFFF5E3H,

TP6IOC1 FFFF553H, TP7IOC1 FFFF603H,

TP8IOC1 FFFF613H

TPnIOC1 (n = 0 至 8)

7	6	5	4	3	2	1	0
0	0	0	0	TPnIS3	TPnIS2	TPnIS1	TPnIS0

TPnIS3	TPnIS2	捕捉触发输入信号(TIPn1管脚)的有效沿设定
0	0	无边沿检测(捕捉操作有效)
0	1	上升沿测定
1	0	下降沿测定
1	1	上升/下降沿测定

TPnIS1	TPnIS0	捕捉触发输入信号(TIPn0管脚)的有效沿设定			
0	0	无边沿检测 (捕捉操作有效)			
0	1	上升沿测定			
1	0	下降沿测定			
1	1	上升/下降沿测定			

注意事项 1. 应在 TPnCTL0.TPnCE 位=0 时重写 TPnIS3 至 TPnIS0 位。 (当 TPnCE 位=1 时可写入相同的值。)若重写发生错误,应把 TPnCE 位清为 0,再重新进行位设定。

2. TPnIS3 至 TPnIS0 位仅在自由运行计时器计时器模式和脉宽测量模式下有效。在所有其它模式下,无法进行捕捉。

#### (5) TMPn I/O 控制寄存器 2 (TPnIOC2)

TPnIOC2 寄存器为 8 位寄存器,控制外部事件计数输入信号(TIPn0 管脚)和外部触发输入信号(TIPn0 管脚)的有效沿。

该寄存器可进行8位或1位读写。

复位设置使此寄存器为 00H。

复位后: 00H R/W 地址: TP0IOC2 FFFFF594H, TP1IOC2 FFFFF5A4H, TP2IOC2 FFFFF5B4H, TP3IOC2 FFFFF5C4H,

TP4IOC2 FFFFF5D4H, TP5IOC2 FFFFF5E4H,

TP6IOC2 FFFF5F4H, TP7IOC2 FFFF604H,

TP8IOC2 FFFFF614H

TPnIOC2 [n = 0 至 8)

7	6	5	4	3	2	1	0
0	0	0	0	TPnEES1	TPnEES0	TPnETS1	TPnETS0

TPnEES1	TPnEES0	外部事件计数输入信号(TIPn0管脚)的有效沿设定
0	0	无边沿检测(外部事件计数有效)
0	1	上升沿测定
1	0	下降沿测定

上升/下降沿测定

TPnETS1	TPnETS0	外部触发输入信号(TIPn0管脚)的有效沿设定
0	0	无边沿检测(外部触发有效)
0	1	上升沿测定
1	0	下降沿测定
1	1	上升/下降沿测定

- 注意事项 1. 应在 TPnCTL0.TPnCE 位=0 时重写 TPnEES1、TPnEES0、TPnETS1、TPnETS0 位。 (当 TPnCE 位=1 时可写入相同的值。)若重写发生错误,应把 TPnCE 位清为 0,再重新进行位设定。
  - 2. TPnEES1 和 TPnEES0 位仅在 TPnCTL1.TPnEEE 位=1 或设定了外部事件计数模式 (TPnCTL1.TPnMD2 至 TPnCTL1.TPnMD0 位 = 001)时有效。
  - 3. TPnETS1 和 TPnETS0 位仅在设定了外部触发脉冲输出模式 (TPnCTL1.TPnMD2 至 TPnCTL1.TPnMD0 位=010) 或单次 脉 冲 输 出 模 式 ( TPnCTL1.TPnMD2 至 TPnCTL1.TPnMD0=011) 时有效。

## (6) TMPn 可选寄存器 0 (TPnOPT0)

TPnOPT0 寄存器为 8 位寄存器,用来设定捕捉/比较动作,并对溢出进行检测。 该寄存器可进行 8 位或 1 位读写。 复位设置使此寄存器为 00H。

After reset: 00H R/W Address: TP0OPT0 FFFFF595H, TP1OPT0 FFFFF5A5H,

TP2OPT0 FFFFF5B5H, TP3OPT0 FFFFF5C5H, TP4OPT0 FFFFF5D5H, TP5OPT0 FFFFF5E5H, TP6OPT0 FFFFF605H,

TP8OPT0 FFFF615H

TPnOPT0 (n = 0 至 8)

7	6	5	4	3	2	1	<0>
0	0	TPnCCS1	TPnCCS0	0	0	0	TPnOVF

TPnCCS1	TPnCCR1 寄存器捕捉/比较选择			
0	比较寄存器选择			
1	捕捉寄存器选择			
TPnCCS1 位设定仅在自由运行计时器模式下为有效				

TPnCCS0	TPnCCR0 寄存器捕捉/比较选择	
0	比较寄存器选择	
1	捕捉寄存器选择	
TPnCCS0 位设定仅在自由运行计时器模式下为有效.		

TPnOVF	TMPn 溢出探测标志
设置 (1)	发生溢出
复位 (0)	TPnOVF 位 0 被写入或 TPnCTL0.TPnCE 位 = 0

- 当16位计数器的计数值在自由运行计数器模式下或脉冲宽度测量模式下 从 FFFFH至 0000H 溢出时,TPnOVF 位被设定。
- 在TPnOVF位被设为 1的同时产生一个中断请求信号(INTTPnOV)。 信号INTTPnOV 不会在自由运行计数器模式下和脉冲宽度测量模式以外的模式下产生。
- 当TPnOVF位= 1时,即使TPnOVF位或TPnOPT0 寄存器被读取,TPnOVF位也不会被清除。
- 可对TPnOVF位进行读/写操作,但是TPnOVF位不能软设定为1。 写入1对TMPn的操作没有影响。

注意事项 1. 应在 TPnCE 位=0 时重写 TPnCCS1、TPnCCS0 位。 (当 TPnCE 位=1 时可写入相同的值。)若重写发生错误,应把 TPnCE 位清为 0,再重新进行位设定。

2. 一定要把 1 至 3、6、7 位清为"0"。

## (7) TMPn 捕捉/比较寄存器 0 (TPnCCR0)

根据模式的不同, TPnCCRO 寄存器可用作捕捉寄存器或比较寄存器。


此寄存器仅可在自由运行计时器模式下用作捕捉寄存器或比较寄存器,取决于 TPnOPT0.TPnCCS0 位的设定。在脉宽测量模式下,TPnCCR0 寄存器只能用作捕捉寄存器。在其它模式下,此寄存器只能用作比较寄存器。TPnCCR0 寄存器在运行当中可读可写。

该寄存器可以以16位为单位进行读写。

复位设置使此寄存器为 0000H。

# 注意事项 对 TPnCCR0 寄存器的访问在下列情况下是禁止的。详细情况,见 3.4.8 (2)节 访问专用片上外围 I/O 寄存器。

- 当 CPU 用副时钟工作,主时钟振荡停止时
- 当 CPU 用内部振荡时钟工作时



#### (a) 用作比较寄存器

即便 TPnCTL0.TPnCE 位=1, TPnCCR0 寄存器也可以重写。

TPnCCR0 寄存器的设定值传送给 CCR0 缓冲寄存器。当 16 位计数器的值与 CCR0 缓冲寄存器的值相符时,就会生成一个比较匹配中断请求信号(INTTPnCC0)。若 TOPn0 管脚输出此时是允许的,则 TOPn0 管脚的输出反相。

在间隔计时器模式、外部事件计数模式、外部触发脉冲输出模式、单次脉冲输出模式或 PWM 输出模式下, 当 TPnCCR0 寄存器用作循环寄存器时, 若 16 位计数器的计数值与 CCR0 缓冲寄存器匹配,则其值会清零 (0000H)。

## (b) 用作捕捉寄存器

在自由运行计时器计时器模式下,当 TPnCCR0 寄存器用作捕捉寄存器时,若检测到捕捉触发输入管脚的有效沿(TIPn0 管脚),则 16 位计数器的计数值存储在 TPnCCR0 寄存器中。在脉宽测量模式下,若检测到捕捉触发输入管脚(TIPn0)的有效沿,16 位计数器的计数值就储存在 TPnCCR0 寄存器中,且 16 位计数器清零(0000H)。

即便捕捉动作与对 TPnCCR0 寄存器的读取相冲突, TPnCCR0 寄存器的正确值还是可以读取。

下表展示了各模式下的捕捉/比较寄存器,及如何向比较寄存器写入数据。

表 7-2 各模式下捕捉/比较寄存器的功能及如何写比较寄存器

运行模式	捕捉/比较寄存器	如何写比较寄存器	
间隔计时器	比较寄存器	随时写	
外部事件计数器	比较寄存器	随时写	
外部触发脉冲输出	比较寄存器	批量写入	
单次脉冲输出	比较寄存器	随时写	
PWM 输出	比较寄存器	批量写入	
自由运行计时器计时器	捕捉/比较寄存器	随时写	
脉宽测量	捕捉寄存器	-	

## (8) TMPn 捕捉/比较寄存器 1 (TPnCCR1)

根据模式的不同,TPnCCR1 寄存器可用作捕捉寄存器或比较寄存器。

此寄存器只能在自由运行计时器计时器模式下用作捕捉寄存器或比较寄存器,取决于 TPnOPT0.TPnCCS1 位的设定。在脉宽测量模式下,TPnCCR1 寄存器只能用作捕捉寄存器。在其它模式下,此寄存器只能用作比较寄存器。


TPnCCR1 寄存器在运行当中可读可写。

该寄存器可以以16位为单位进行读写。

复位设置使此寄存器为 0000H。

注意事项 对 TPnCCR1 寄存器的访问在下列情况下是禁止的。详细情况,见 3.4.8 (2)节 访问专用片上外围 I/O 寄存器。

- 当 CPU 用副时钟工作,主时钟振荡停止时。
- 当 CPU 用内部振荡时钟工作时



## (a) 用作比较寄存器

TPnCCR1 寄存器即使在 TPnCTL0.TPnCE 位=1 时也可以重写。

TPnCCR1 寄存器的设定值传送给 CCR1 缓冲寄存器。当 16 位计数器的值与 CCR1 缓冲寄存器的值相符时,就会生成一个比较匹配中断请求信号(INTTPnCC1)。若 TOPn1 管脚输出此时是允许的,则 TOPn1 管脚的输出会反相。

# (b) 用作捕捉寄存器

在自由运行计时器模式下,当 TPnCCR1 寄存器用作捕捉寄存器时,若检测到捕捉触发输入管脚的有效沿(TIPn1 管脚),则 16 位计数器的计数值存储在 TPnCCR1 寄存器中。在脉宽测量模式下,若检测到捕捉触发输入管脚(TIPn1)的有效沿,则 16 位计数器的计数值就存储在 TPnCCR1 寄存器中且 16 位计数器清零(0000H)。

即便捕捉动作和对 TPnCCR1 寄存器的读取相冲突,TPnCCR1 寄存器的正确值还是可以读取。

下表展示了各模式下的捕捉/比较寄存器,及如何向比较寄存器写入数据。

表 7-3 各模式下捕捉/比较寄存器的功能及如何写比较寄存器

运行模式	捕捉/比较寄存器	如何写比较寄存器	
间隔计时器	比较寄存器	随时写	
外部事件计数器	比较寄存器	随时写	
外部触发脉冲输出	比较寄存器	批量写入	
单次脉冲输出	比较寄存器	随时写	
PWM 输出	比较寄存器	批量写入	
自由运行计时器计时器	捕捉/比较寄存器	随时写	
脉宽测量	捕捉寄存器	_	

## (9) TMPn 计数器读取缓冲寄存器(TPnCNT)

TPnCNT 寄存器为读取缓冲寄存器,可以读取 16 位计数器的计数值。

若在 TPnCTL0.TPnCE 位=1 时读取此寄存器,则可以读取 16 位计数器的计数值。


该寄存器是以16位为单位的只读寄存器。

当 TPnCE 位=0 时, TPnCNT 寄存器的值清为 0000H。 若此时读取 TPnCNT 寄存器,则不会读 16 位计数器的值(FFFFH),而会读取 0000H。

当 TPnCE 位清为 0 时, TPnCNT 寄存器的值在复位后清零。

# 注意事项 对 TPnCNT 寄存器的访问在下列情况下是禁止的。详细情况,见 3.4.8 (2)节 访问专用片上外围 I/O 寄存器。

- 当 CPU 用副时钟工作,主时钟振荡停止时。
- 当 CPU 用内部振荡时钟工作时



# 7.5 操作

TMPn 可进行下列操作。

操作	TPnCTL1.TPnEST 位 (软件触发位)	TIPn0 管脚 (外部触发输入)	捕捉/比较寄存器设定	比较寄存器写入
间隔计时器模式	无效	无效	仅比较	随时写
外部事件计数模式 <sup>&amp;1</sup>	无效	无效	仅比较	随时写
外部触发脉冲输出模式 <sup>#2</sup>	有效	有效	仅比较	批量写入
单次脉冲输出模式 <sup>t2</sup>	有效	有效	仅比较	随时写
PWM 输出模式	无效	无效	仅比较	批量写入
自由运行计时器计时器模式	无效	无效	允许切换	随时写
脉宽测量模式 <sup>#2</sup>	无效	无效	仅捕捉	不适用

- 注 1. 要用外部事件计数模式,应指定不检测 TIPn0 管脚捕捉触发输入的有效沿(将 TPnIOC1.TPnIS1 和 TPnIOC1.TPnIS0 位清零为"00")。
  - **2.** 在用外部触发脉冲输出模式、单次脉冲输出模式、脉宽测量模式时,应选择内时钟作为计数时钟(将 TPnCTL1.TPnEEE 位清为 **0**)。

**备注** n=0至8

## 7.5.1 间隔计时器模式(TPnMD2 至 TPnMD0 位 = 000)

在间隔计时器模式下,若 TPnCTL0.TPnCE 位设为 1,则会以指定间隔生成中断请求信号(INTTPnCC0)。 半周期等于该时间间隔的方波可从 TOPn0 管脚输出。

通常,在间隔计时器模式下不使用 TPnCCR1 寄存器。

图 7-2 间隔计时器的配置





图 7-3 间隔计时器模式下操作的基本定时



当 TPnCE 位设为 1 时,16 位计数器在与计数时钟同步时其值从 FFFFH 清零为 0000H,计数器开始计数。此时,TOPn0 管脚的输出反相。另外,TPnCCR0 寄存器的设定值传送给 CCR0 缓冲寄存器。


当 16 位计数器的计数值和 CCR0 缓冲寄存器的值相符时,则 16 位计数器清零为 0000H, TOPn0 管脚输出反相,并生成一个比较匹配中断请求信号(INTTPnCC0)。

时间间隔可用下式计算。

间隔 = (TPnCCR0 寄存器的设定值+ 1) × 计数时钟周期


**备注** n=0至8

图 7-4 间隔计时器模式操作的寄存器设定(1/2)



## 图 7-4 间隔计时器模式操作的寄存器设定 (2/2)

#### (c) TMPn I/O 控制寄存器 0 (TPnIOC0)



#### (d) TMPn 计数器读取缓冲寄存器(TPnCNT)

通过读 TPnCNT 寄存器,可以读取 16 位计数器的计数值。

### (e) TMPn 捕捉/比较寄存器 0 (TPnCCR0)

若 TPnCCRO 寄存器设置为 Do,则时间间隔如下。

间隔 = (Do + 1) × 计数时钟周期

## (f) TMPn 捕捉/比较寄存器 1 (TPnCCR1)


通常,在间隔计时器模式下不使用 TPnCCR1 寄存器。但是,TPnCCR1 寄存器的设定值会传送给 CCR1 缓冲寄存器。当 16 位计数器的计数值与 CCR1 缓冲寄存器的值相符时,就会生成一个比较匹配中断请求信号(INTTPnCC1)。

因此,应利用相应的中断屏蔽标志(TPnCCMK1)屏蔽掉中断请求。

- **备注 1.** 在间隔计时器模式下不使用 TMPn I/O 控制寄存器 1(TPnIOC1)、TMPn I/O 控制寄存器 2(TPnIOC2)、TMPn 可选寄存器 0(TPnOPT0)。
  - **2.**  $n = 0 \cong 8$

# (1) 间隔计时器模式工作流程

## 图 7-5 间隔计时器模式的软件处理流程




## (2) 间隔计时器模式的操作定时

# (a) 在 TPnCCR0 寄存器设为 0000H 时的操作


若 TPnCCR0 寄存器设为 0000H,则在第一个计数时钟之后的每个计数时钟上生成 INTTPnCC0 信号,且 TOPn0 管脚输出反相。

16 位计数器的值总是 0000H。




## (b) 在 TPnCCR0 寄存器设为 FFFFH 时的操作

若 TPnCCR0 寄存器设为 FFFFH,则 16 位计数器计数到 FFFFH 为止。在下一个向上计数定时的同步下,计数器清零为 0000H。生成 INTTPnCC0 信号,且 TOPn0 管脚输出反相。此时,不会生成溢出中断请求信号(INTTPnOV),也不会把溢出标志(TPnOPT0.TPnOVF 位)设为 1。



## (c) 关于重写 TPnCCR0 寄存器的注意点

要把 TPnCCR0 寄存器的值变为一个较小的值,应停止计数一次,再改变设定值。若 TPnCCR0 寄存器的值在计数过程中重写为较小的值,则 16 位计数器可能会溢出。




当计数值大于 D<sub>2</sub> 而小于 D<sub>1</sub> 时,若 TPnCCR0 寄存器的值从 D<sub>1</sub> 变为 D<sub>2</sub>,则在重写 TPnCCR0 寄存器后,计数值会立即传送给 CCR0 缓冲寄存器。结果,用来比较的 16 位计数器的值是 D<sub>2</sub>。

但是,因为计数值已经超过了 D<sub>2</sub>,所以 16 位计数器会一直向上计数到 FFFFH,溢出,然后从 0000H 开始 重新往上计数。当计数值和 D<sub>2</sub> 相符时,会生成 INTTPnCC0 信号且 TOPn0 管脚输出反相。

因此,INTTPnCC0 信号可能不会在原先预计的间隔时间"( $D_1 + 1$ )×计数时钟周期"或"( $D_2 + 1$ )×计数时钟周期"下产生,而会在"( $10000H + D_2 + 1$ )×计数时钟周期"的间隔下产生。

## (d) TPnCCR1 寄存器的操作


图 7-6 TPnCCR1 寄存器的配置




若 TPnCCR1 寄存器的设定值小于 TPnCCR0 寄存器的设定值,则 INTTPnCC1 信号每周期生成一次。同时,TOPn1 管脚输出反相。


TOPn1 管脚输出一个方波,其周期与 TOPn0 管脚的输出相同。

图 7-7. D<sub>01</sub> ≥ D<sub>11</sub> 的时序图



若 TPnCCR1 寄存器的设定值大于 TPnCCR0 寄存器的设定值,则 16 位计数器的计数值不匹配 TPnCCR1 寄存器的值。结果,不会生成 INTTPnCC1 信号,TOPn1 管脚的输出也不会改变。





#### 7.5.2 外部事件计数模式(TPnMD2 至 TPnMD0 位 = 001)

在外部事件计数模式下,当 TPnCTL0.TPnCE 位设为 1 时,在外部事件计数输入的有效沿进行计数,且每次计数了指定数量的沿时都会生成一个中断请求信号(INTTPnCC0)。不能使用 TOPn0 管脚。

通常,在外部事件计数模式下不使用 TPnCCR1 寄存器。

图 7-9 外部事件计数模式的配置





图 7-10 外部事件计数模式下的基本定时




当 TPnCE 位设为 1 时,16 位计数器的值从 FFFFH 清零为 0000H 计数器在每次检测到外部事件计数输入的有效沿时进行计数。另外,TPnCCR0 寄存器的设定值传送给 CCR0 缓冲寄存器。

当 16 位计数器的计数值和 CCR0 缓冲寄存器的值相符时,16 位计数器清零为 0000H 且生成一个比较匹配中断请求信号(INTTPnCC0)。

每当(TPnCCRO 寄存器的设定值+1)次检测到外部事件计数输入的有效沿时,就会生成 INTTPnCCO 信号。

## 图 7-11 外部事件计数模式下操作的寄存器设定(1/2)



## 图 7-11 外部事件计数模式下操作的寄存器设定(2/2)

#### (e) TMPn 计数器读取缓冲寄存器(TPnCNT)

The count value of the 16-bit counter can be read by reading the TPnCNT register.通过读 TPnCNT 寄存器,可以读取 16 位计数器的计数值。

#### (f) TMPn 捕捉/比较寄存器 0 (TPnCCR0)

若 TPnCCR0 寄存器设定为 Do,则当达到外部事件计数的数目(Do + 1)时,计数器清零,且生成一个比较匹配中断请求信号(INTTPnCC0)。

## (g) TMPn 捕捉/比较寄存器 1 (TPnCCR1)

通常,在外部事件计数模式下不使用 TPnCCR1 寄存器。但是,TPnCCR1 寄存器的设定值会传送给 CCR1 缓冲寄存器。当 16 位计数器的计数值与 CCR1 缓冲寄存器的值相符时,就会生成一个比较匹配中 断请求信号(INTTPnCC1)。

因此,应利用中断屏蔽标志(TPnCCMK1)屏蔽掉中断信号。

注意事项 当使用外部时钟作为计数时钟时,外部时钟只能从 TIPn0 管脚输入。此时,将 TPnIOC1.TPnIS1 和 TPnIOC1.TPnIS0 位设定为 00 (捕捉触发输入 (TIPn0 管脚): 无沿检测)。


**4.** 在外部事件计数模式下,不使用 TMPn I/O 控制寄存器 1(TPnIOC1)和 TMPn 可选寄存器 0(TPnOPT0)。

**2.** n = 0 至 8

<R>

#### (1) 外部事件计数模式操作流程

## 图 7-12 外部事件计数模式下的软件处理流程




#### (2) 外部事件计数模式下的操作定时

- 注意事项 1. 在外部事件计数模式下,不要将 TPnCCR0 寄存器设为 0000H。
  - 2. 在外部事件计数模式下,无法使用计时器输出。若利用外部事件计数输入进行计时器输出,应设置为间隔计时器模式,选择由外部事件计数输入启动的计数时钟的操作(TPnCTL1.TPnMD2 至TPnCTL1.TPnMD0 位 = 000, TPnCTL1.TPnEEE 位 = 1)。


#### (a) 在 TPnCCR0 寄存器设为 FFFFH 时的操作

若 TPnCCR0 寄存器设为 FFFFH,则每次检测到外部事件计数信号的有效沿时 16 位计数器都会计数到 FFFFH。与下一个计数定时同步,16 位计数器会清零为 0000H,并生成 INTTPnCC0 信号。此时,不设定 TPnOPT0.TPnOVF 位。



## (b) 重写 TPnCCR0 寄存器的注意点

要把 TPnCCR0 寄存器的值变为一个较小的值,应停止计数一次,再改变设定值。若 TPnCCR0 寄存器的值在计数过程中重写为较小的值,则 16 位计数器可能会溢出。




当计数值大于 D<sub>2</sub> 而小于 D<sub>1</sub> 时,若 TPnCCR0 寄存器的值从 D<sub>1</sub> 变为 D<sub>2</sub>,则在重写 TPnCCR0 寄存器后,计数值会立即传送给 CCR0 缓冲寄存器。结果,与 16 位计数器相比较的值是 D<sub>2</sub>。

但是,因为计数值已经超过了 D<sub>2</sub>,所以 16 位计数器会一直向上计数到 FFFFH,溢出,然后从 0000H 开始 重新往上计数。当计数值匹配 D<sub>2</sub>时,会生成 INTTPnCC0 信号。

因此,INTTPnCC0 信号可能不会在原先预计的"(D1 + 1) 次"或"(D2 + 1) 次"有效沿计数上生成,而可能在 "(10000H + D2 + 1) 次"有效沿计数上生成。


#### (c) TPnCCR1 寄存器的操作

图 7-13 TPnCCR1 寄存器的配置





若 TPnCCR1 寄存器的设定值小于 TPnCCR0 寄存器的设定值,则 INTTPnCC1 信号每周期生成一次。

图 7-14. D<sub>01</sub> ≥ D<sub>11</sub> 的时序图



若 TPnCCR1 寄存器的设定值大于 TPnCCR0 寄存器的设定值,则由于 16 位计数器的计数值与 TPnCCR1 寄存器的值不匹配,故不会产生 INTTPnCC1 信号。





#### 7.5.3 外部触发脉冲输出模式(TPnMD2 至 TPnMD0 位 = 010)

在外部触发脉冲输出模式下,当 TPnCTL0.TPnCE 位设为 1 时,16 位计时器/事件计数器 P 等待触发。 当检测到外部触发输入信号的有效沿时,16 位计时器/事件计数器 P 开始计数,且从 TOPn1 管脚输出一个 PWM 波形。

脉冲也可以通过生成软件触发来输出,而不是利用外部触发。在使用软件触发时,以 PWM 波形的一个周期作为其半周期的方波也可从 TOPn0 管脚输出。




图 7-16 外部触发脉冲输出模式的配置




图 7-17 外部触发脉冲输出模式的基本定时

当 TPnCE 位设为 1 时,16 位计时器/事件计数器 P 会等待触发。 当触发产生时,16 位计数器从 FFFFH 清零为0000H,同时开始计数,并从 TOPn1 管脚输出一个 PWM 波形。若在计数运行中再次产生触发,则计数器清零为0000H 并重新开始。(TOPn0 管脚输出反相。在出现触发时,不管状态如何(高/低),TOPn1 管脚都会输出一个高电平。

PWM 波形的有效电平宽度、周期、占空比可计算如下。

有效电平宽度 = (TPnCCR1 寄存器的设置值) × 计数时钟周期 周期 = (TPnCCR0 寄存器的设置值 + 1) × 计数时钟周期 占空比 = (TPnCCR1 寄存器的设置值) / (TPnCCR0 寄存器的设置值 + 1)


当 16 位计数器在其计数值与 CCR0 缓冲寄存器的值匹配后进行下一次计数时,会生成比较匹配请求信号 INTTPnCC0,且 16 位计数器清零为 0000H。当 16 位计数器的计数值与 CCR1 缓冲寄存器的值匹配时,会生成比较匹配中断请求信号 INTTPnCC1。

当 16 位计数器的计数值与 CCRm 缓冲寄存器的值相符时, TPnCCRm 寄存器设置的值就传送到 CCRm 缓冲寄存器,且 16 位计数器清零为 0000H。

外部触发输入信号的有效沿,或将软件触发(TPnCTL1.TPnEST 位)设为 1,都可当作触发。


**备注** n = 0 至 8, m = 0, 1

图 7-18. 外部触发脉冲输出模式下工作的寄存器设定(1/2)



#### 图 7-18. 外部触发脉冲输出模式下工作的寄存器设定(2/2)

#### (d) TMPn I/O 控制寄存器 2(TPnIOC2)



#### (e) TMPn 计数器读取缓冲寄存器(TPnCNT)

可以通过读 TPnCNT 寄存器来读取 16 位计数器的值。

#### (f) TMPn 捕捉/比较寄存器 0 和 1 (TPnCCR0 和 TPnCCR1)

若 TPnCCR0 寄存器设置为 Do, TPnCCR1 寄存器设置为 D1,则 PWM 波形的周期和有效电平如下。


周期 =  $(D_0 + 1) \times$  计数时钟周期 有效电平宽度 =  $D_1 \times$  计数时钟周期

#### 备注


- 1. 在外部触发脉冲输出模式下不使用 TMPn I/O 控制寄存器 1(TPnIOC1)和 TMPn 可选寄存器 0(TPnOPT0)。
- **2.** n = 0 至 8

#### (1) 外部触发脉冲输出模式的操作流程

图 7-19 外部触发脉冲输出模式的软件处理流程(1/2)




#### 图 7-19 外部触发脉冲输出模式的软件处理流程(2/2)



#### (2) 外部触发脉冲输出模式操作定时

## (a) 在运行中改变脉冲宽度的注意点

要在计数器工作时改变 PWM 波形,应最后写 TPnCCR1 寄存器。 应在检测到 INTTPnCC0 信号之后写 TPnCCR1 寄存器,之后重写 TPnCCRm 寄存器。



为了将数据从 TPnCCRm 寄存器传送到 CCRm 缓冲寄存器,必须写 TPnCCR1 寄存器。

此时要改变 PWM 波形的周期和有效电平宽度,应首先将周期设定给 TPnCCR0 寄存器,然后将有效电平宽度设定给 TPnCCR1 寄存器。

要只改变 PWM 波形的周期,应首先把周期设置给 TPnCCR0 寄存器,然后将相同值写入 TPnCCR1 寄存器。

要只改变 PWM 波形的有效电平宽度(占空比),那就只需要设置 TPnCCR1 寄存器。

在数据写入 TPnCCR1 寄存器后,写入 TPnCCRm 寄存器的值会在 16 位计数器清零同步下传送到 CCRm 缓冲寄存器,并作为与 16 位计数器进行比较的值。


要在写入 TPnCCR1 寄存器一次之后再次写 TPnCCR0 或 TPnCCR1 寄存器,应在 INTTPnCC0 信号产生之后。否则,CCRm 缓冲寄存器的值可能变得无定义,因为把数据从 TPnCCRm 寄存器传送到 CCRm 缓冲寄存器的时间与写 TPnCCRm 寄存器相冲突。

**备注** n=0至8


m = 0, 1

#### (b) PWM 波形的 0%/100%输出

要输出 0%波形,应将 TPnCCR1 寄存器设置为 0000H。若 TPnCCR0 寄存器的设置值为 FFFFH,则会周期性产生 INTTPnCC1 信号。




要输出 100%波形,应将 TPnCCR1 寄存器的值设置为(TPnCCR0 寄存器的设置值+1)。若 TPnCCR0 寄存器的设置值是 FFFFH,则无法产生 100%输出。




## (c) 检测触发与匹配 TPnCCR1 寄存器之间的冲突

若在 INTTPnCC1 信号生成后立刻检测到触发,则 16 位计数器立刻清零为 0000H, TOPn1 管脚的输出信号被确认有效,计数器继续计数。结果,PWM 波形的无效时段缩短了。




若在 INTTPnCC1 信号产生前瞬间检测到触发,则不会产生 INTTPnCC1 信号,且 16 位计数器清零为 0000H,继续计数。TOPn1 管脚的输出信号仍然有效。结果,PWM 波形的有效时段延长了。




#### (d) 检测触发与匹配 TPnCCR0 寄存器之间的冲突

若在 INTTPnCC0 信号产生后瞬间检测到触发,则 16 位计数器清零为 0000H 且继续向上计数。因此,TOPn1 管脚的有效时段延长的部分为从产生 INTTPnCC0 信号到检测到触发的时间。




若在产生 INTTPnCC0 信号之前瞬间检测到触发,则 INTTPnCC0 信号不会产生。16 位计数器清零为 0000H, TOPn1 管脚输出确认有效,计数器继续计数。结果,PWM 波形的无效时段缩短了。



## (e) 比较匹配中断请求信号(INTTPnCC1)的产生定时

INTTPnCC1 信号在外部触发脉冲输出模式下的产生定时与其它 INTTPnCC1 信号的定时不同; 当 16 位计数器的计数值与 TPnCCR1 寄存器的值匹配时,产生 INTTPnCC1 信号。



通常,INTTPnCC1 信号的产生与下一次向上计数同步,且在 16 位计数器的计数值与 TPnCCR1 寄存器的值匹配之后。

但是,在外部触发脉冲输出模式下,其产生会提前一个时钟。这是因为,为了匹配改变 TOPn1 管脚输出信号的定时,改变了该定时。

#### 7.5.4 单次脉冲输出模式(TPnMD2 至 TPnMD0 位 = 011)

在单次脉冲输出模式下,当 TPnCTL0.TPnCE 位设置为 1 时,16 位计时器/事件计数器 P 等待触发。 在检测到外部 触发输入的有效边缘时,16 位计时器/事件计数器 P 开始计数,并从 TOPn1 管脚输出一个单次脉冲。

除外部触发外,也可以生成软件触发来输出该脉冲。在使用软件触发时,TOPn0 管脚在 16 位计数器计数时输出有效电平,在计数器停止(等待触发)时输出无效电平。




图 7-20 单次脉冲输出模式的配置




图 7-21 单次脉冲输出模式的基本定时

当 TPnCE 位设置为 1 时,16 位计时器/事件计数器 P 等待触发。在产生触发时,16 位计数器从 FFFFH 清零为0000H,开始计数,并从 TOPn1 管脚输出一个单次脉冲。在输出单次脉冲后,16 位计数器设置为 FFFFH,停止计数,等待触发。若正在输出单次脉冲时再次产生触发,则会忽略。


单次脉冲的输出延迟期和有效电平宽度可计算如下。

输出延迟期=(TPnCCR1 寄存器的设置值)× 计数时钟周期 有效电平宽度 = (TPnCCR0 寄存器的设置值 – TPnCCR1 寄存器的设置值 + 1)× 计数时钟周期

当 16 位计数器在其计数值与 CCR0 缓冲寄存器的值匹配之后进行计数时,会产生比较匹配中断请求信号 INTTPnCC0。当 16 位计数器的计数值与 CCR1 缓冲寄存器的值匹配时,会生成比较匹配中断请求信号 INTTPnCC1。 外部触发输入的有效边缘或将软件触发(TPnCTL1.TPnEST 位)设置为 1,都可当作触发。


**备注** n = 0 至 8 m = 0, 1

#### 图 7-22 单次脉冲输出模式下工作的寄存器设置 (1/2)



## 图 7-22 单次脉冲输出模式下工作的寄存器设置 (2/2)

#### (d) TMPn I/O 控制寄存器 2 (TPnIOC2)



#### (e) TMPn 计数器读取缓冲寄存器(TPnCNT)

可以通过读 TPnCNT 寄存器来读取 16 位计数器的值。

#### (f) TMPn 捕捉/比较寄存器 0 和 1 (TPnCCR0 和 TPnCCR1)

若把  $D_0$  设置给 TPnCCR0 寄存器, $D_1$  设置给 TPnCCR1 寄存器,则单次脉冲的有效电平宽度和输出延迟期如下。

有效电平宽度 =  $(D_0 - D_1 + 1) \times$  计数时钟周期

输出延迟期 = (D1) × 计数时钟周期

# 注意事项 若 TPnCCR1 寄存器中设置的值大于 TPnCCR0 寄存器中设置的值,则即使在单次脉冲输出模式下也不会输出单次脉冲。

备注 1. 在单次脉冲输出模式下不使用 TMPn I/O 控制寄存器 1(TPnIOC1)和 TMPn 可选寄存器 0


 $(\mathsf{TPnOPT0})$  .

**2.** n = 0 至 8

<R>

#### (1) 单次脉冲输出模式的操作流程


图 7-23 单次脉冲输出模式的软件处理流程



#### (2) 单次脉冲输出模式的操作定时

#### (a) 重写 TPnCCRm 寄存器的注意点

要把 TPnCCRm 寄存器的设置值改为较小的值,应停止计数一次,再改变设置值。若 TPnCCRm 寄存器的值在计数过程中重写为较小的值,则 16 位计数器可能溢出。




当 TPnCCR0 寄存器从  $D_{00}$  重写为  $D_{01}$ , TPnCCR1 寄存器从  $D_{10}$  重写为  $D_{11}$ (其中  $D_{00}$  >  $D_{01}$ , $D_{10}$  >  $D_{11}$  时,若 TPnCCR1 寄存器在 16 位计数器的计数值大于  $D_{11}$  且小于  $D_{10}$ 时重写,若 TPnCCR0 寄存器在计数值大于  $D_{01}$  且小于  $D_{00}$ 时重写,则一旦重写寄存器,就会在各设置值上反映出来并与计数值进行比较。计数器向上计数到 FFFFH,再从 0000H 开始重新向上计数。当计数值与  $D_{11}$  匹配时,计数器会产生 INTTPnCC1 信号并使 TOPn1 管脚产生有效高电平输出(assert)。当计数值与  $D_{01}$  匹配时,计数器产生 INTTPnCC0 信号,使 TOPn1 管脚变为低电平输出(deassert),并停止计数。

因此,计数器输出脉冲的延迟期或有效期可能会与原先预计的单次脉冲的不同。

#### (b) 比较匹配中断请求信号(INTTPnCC1)的产生定时

INTTPnCC1 信号在单次脉冲输出模式下的产生定时和其它 INTTPnCC1 信号不同; 当 16 位计数器的计数 值与 TPnCCR1 寄存器的值匹配时,INTTPnCC1 信号会产生。



通常,当 16 位计数器在其计数值与 TPnCCR1 寄存器的值匹配之后进行向上计数时,产生 INTTPnCC1 信号。


但是,在单次脉冲输出模式下,会提早一个时钟产生。这是因为为了匹配 TOPn1 管脚变化的定时而改变了定时。

**备注** n=0至8

#### 7.5.5 PWM 输出模式(TPnMD2 至 TPnMD0 位 = 100)

在 PWM 输出模式下,当 TPnCTL0.TPnCE 位设置为 1 时,从 TOPn1 管脚会输出一个 PWM 波形。此外,一个以 PWM 波形的一个周期作为其半周期的脉冲从 TOPn0 管脚输出。

图 7-24 PWM 输出模式的配置






图 7-25 PWM 输出模式的基本定时

当 TPnCE 位设置为 1 时,16 位计数器从 FFFFH 清零为 0000H,开始计数,并从 TOPn1 管脚输出一个 PWM 波形。

PWM 波形的有效电平宽度、周期、占空比可计算如下。

有效电平宽度 = (TPnCCR1 寄存器的设置值) × 计数时钟周期

周期 = (TPnCCR0 寄存器的设置值 + 1) × 计数时钟周期

占空比 = (TPnCCR1 寄存器的设置值) / (TPnCCR0 寄存器的设置值+1)


在进行计数时,可通过重写 TPnCCRm 寄存器来改变 PWM 波形。当 16 位计数器的计数值与 CCR0 缓冲寄存器的值匹配时,新写入的值会得到反映,且 16 位计数器清零为 0000H。

当 16 位计数器在其计数值与 CCR0 寄存器的值匹配之后进行向上计数时,会产生比较匹配中断请求信号 INTTPnCC0,且 16 位计数器清零为 0000H。当 16 位计数器的计数值与 CCR1 缓冲寄存器的值匹配时,会生成比较匹配中断请求信号 INTTPnCC1。

当 16 位计数器的计数值与 CCRm 缓冲寄存器的值相符时,TPnCCRm 寄存器设置的值就传送到 CCRm 缓冲寄存器,且 16 位计数器清零为 0000H。


**备注** n = 0 至 8, m = 0, 1

#### 图 7-26. PWM 输出模式下工作的寄存器设定(1/2)



#### 图 7-26. PWM 输出模式下工作的寄存器设定(2/2)

#### (d) TMPn I/O 控制寄存器 2(TPnIOC2)



#### (e) TMPn 计数器读取缓冲寄存器 (TPnCNT)

可以通过读 TPnCNT 寄存器来读取 16 位计数器的值。

#### (f) TMPn 捕捉/比较寄存器 0 和 1 (TPnCCR0 和 TPnCCR1)

若 TPnCCR0 寄存器设置为 Do, TPnCCR1 寄存器设置为 D1,则 PWM 波形的周期和有效电平如下。


周期 =  $(D_0 + 1) \times$  计数时钟周期 有效电平宽度 =  $D_1 \times$  计数时钟周期

## **备注** 1. 在 PWM 输出模式下不使用 TMPn I/O 控制寄存器 1 (TPnIOC1) 和 TMPn 可选寄存器 0 (TPnOPT0)。


**2.** n = 0 至 8

#### (1) PWM 输出模式的操作流程

图 7-27 PWM 输出模式的软件处理流程(1/2)




#### 图 7-27 PWM 输出模式的软件处理流程(2/2)



#### (2) PWM 输出模式的操作定时

#### (a) 在运行中改变脉冲宽度

要在计数器工作时改变 PWM 波形,应最后写 TPnCCR1 寄存器。 应在检测到 INTTPnCC1 信号后写 TPnCCR1 寄存器,然后重写 TPnCCRm 寄存器。



要把数据从 TPnCCRm 寄存器传送到 CCRm 缓冲寄存器,必须写 TPnCCR1 寄存器。

此时要改变 PWM 波形的周期和有效电平,应首先把周期设置给 TPnCCR0 寄存器,然后把有效电平设置给 TPnCCR1 寄存器。

要只改变 PWM 波形的周期,应首先把周期设置给 TPnCCR0 寄存器,然后将相同值写入 TPnCCR1 寄存器。

要只改变 PWM 波形的有效电平宽度(占空比),那就只需要设置 TPnCCR1 寄存器。


在数据写入 TPnCCR1 寄存器后,写入 TPnCCRm 寄存器的值会在 16 位计数器清零时同步下传送到 CCRm 缓冲寄存器,并作为与 16 位计数器进行比较的值。

要在写入 TPnCCR1 寄存器一次之后再次写 TPnCCR0 或 TPnCCR1 寄存器,应在 INTTPnCC0 信号产生之后。否则,CCRm 缓冲寄存器的值可能变得无定义,因为把数据从 TPnCCRm 寄存器传送到 CCRm 缓冲寄存器的时间与写 TPnCCRm 寄存器相冲突。


**备注** n = 0 至 8, m = 0, 1

#### (b) PWM 波形的 0%/100%输出

要输出 0%波形,应将 TPnCCR1 寄存器设置为 0000H。若 TPnCCR0 寄存器的设置值为 FFFFH,则会周期性产生 INTTPnCC1 信号。




要输出 100%波形,应将 TPnCCR1 寄存器的值设置为(TPnCCR0 寄存器的设置值+1)。若 TPnCCR0 寄存器的设置值是 FFFFH,则无法产生 100%输出。



### (c) 比较匹配中断请求信号(INTTPnCC1)的产生定时

INTTPnCC1 信号在 PWM 输出模式下的产生定时和其它 INTTPnCC1 信号不同;当 16 位计数器的计数值与 TPnCCR1 寄存器的值匹配时,INTTPnCC1 信号会产生。



通常,在 16 位计数器的计数值与 TPnCCR1 寄存器的值匹配之后的下一次向上计数的同步下,会产生 INTTPnCC1 信号。

但是,在 PWM 输出模式下,会提早一个时钟产生。这是因为为了匹配 TOPn1 管脚输出信号的变化定时而改变了定时。

### 7.5.6 自由运行计时器模式 (TPnMD2 至 TPnMD0 位 = 101)

在自由运行计时器模式下,当 TPnCTL0.TPnCE 位设置为 1 时,16 位计时器/事件计数器 P 开始计数。此时,TPnCCRm 寄存器可用作比较寄存器或捕捉寄存器,由 TPnOPT0.TPnCCS0 和 TPnOPT0.TPnCCS1 位的设置决定。




图 7-28 自由运行计时器模式的配置

当 TPnCE 位设置为 1 时,16 位计时器/事件计数器 P 开始计数,TOPn0 和 TOPn1 管脚的输出信号反相。当 16 位计数器的计数值此后与 TPnCCRm 寄存器的设置值匹配时,产生一个比较匹配中断请求信号(INTTPnCCm),且 TOPnm 管脚的输出信号反相。

16 位计数器继续计数且与计数时钟同步。当它向上计数到 FFFFH 时,会在下个时钟产生一个溢出中断请求信号(INTTPnOV),清零为 0000H,继续计数。此时,溢出标志(TPnOPT0.TPnOVF 位)也被设置为 1。 通过软件运行 CLR 指令可把溢出标志清为 0。

当计数器工作时,TPnCCRm 寄存器可以重写。若进行重写,则新的值会在重写时反映出来,并与计数值进行比较。

FFFFH  $D_{00}$  $D_{00}$ D<sub>01</sub> D<sub>01</sub> 16位计数器 D<sub>10</sub> D<sub>11</sub> D<sub>11</sub> 0000H TPnCE 位 TPnCCR0 寄存器  $D_{00}$ D<sub>01</sub> INTTPnCC0 信号 TOPn0 管脚输出 D<sub>10</sub> TPnCCR1 寄存器 INTTPnCC1 信号 TOPn1 管脚输出 INTTPnOV 信号 TPnOVF 位 由CLR指令清零 由CLR指令清零 由CLR指令清零 由CLR指令清零 备注 n = 0 至 8 m = 0, 1

图 7-29 自由运行计时器模式的基本定时(比较功能)

当 TPnCE 位设置为 1 时,16 位计数器开始计数。当检测到输入 TIPnm 管脚的有效边缘时,16 位计数器的计数值储存在 TPnCCRm 寄存器中,并产生一个捕捉中断请求信号(INTTPnCCm)。

16 位计数器继续计数且与计数时钟同步。当它向上计数到 FFFFH 时,会在下个时钟产生一个溢出中断请求信号(INTTPnOV),清零为 0000H,继续计数。此时,溢出标志(TPnOPT0.TPnOVF 位)也被设置为 1。 通过软件运行 CLR 指令可把溢出标志清为 0。






图 7-30 自由运行计时器模式的基本定时(捕捉功能)

### 图 7-31 自由运行计时器模式的寄存器设置 (1/2)




#### 图 7-31 自由运行计时器模式的寄存器设置 (2/2)


# (d) TMPn I/O 控制寄存器 1(TPnIOC1)



#### (e) TMPn I/O 控制寄存器 2 (TPnIOC2)



#### (f) TMPn 可选寄存器 0 (TPnOPT0)



#### (g) TMPn 计数器读取缓冲寄存器 (TPnCNT)

可以通过读 TPnCNT 寄存器来读取 16 位计数器的值。


## (h) TMPn 捕捉/比较寄存器 0 和 1 (TPnCCR0 和 TPnCCR1)

根据 TPnOPT0.TPnCCSm 位的设置,这些寄存器可以用作捕捉寄存器或比较寄存器。 当寄存器用作捕捉寄存器时,在检测到输入 TIPnm 管脚的有效边缘时,会存储 16 位计数器的计数值。 当寄存器用作比较寄存器时,若 Dm 设置给 TPnCCRm 寄存器,则当计数器达到(Dm + 1)时会产生 INTTPnCCm 信号,且 TOPnm 管脚的输出信号反相。


### (1) 自由运行计时器模式的操作流程

## (a) 当捕捉/比较寄存器用作比较寄存器时

图 7-32 自由运行计时器模式的软件处理流程(比较功能)(1/2)




### 图 7-32 自由运行计时器模式的软件处理流程(比较功能)(2/2)




### (b) 当捕捉/比较寄存器用作捕捉寄存器时

图 7-33 自由运行计时器模式的软件处理流程(捕捉功能)(1/2)




### 图 7-33 自由运行计时器模式的软件处理流程(捕捉功能)(2/2)



### (2) 自由运行计时器模式的操作定时

### (a) 比较寄存器的时间间隔操作

当 16 位计时器/事件计数器 P 用作间隔计时器、TPnCCRm 寄存器用作比较寄存器时,有必要利用软件处理设置一个比较值,在每次检测到 INTTPnCCm 信号时产生下一个中断请求信号。



在自由运行计时器模式下进行间隔定时器操作时,两个间隔可以用一个通道设置。

要进行时间间隔操作,必须在(当检测到 INTTPnCCm 信号时执行的)中断服务中重置相应的 TPnCCRm 寄存器。

重置 TPnCCRm 寄存器的设置值可由下式计算,其中"Dm"是间隔时段。

比较寄存器缺省值: Dm-1


第二次及以后设置给比较寄存器的值: 之前的设置值 + Dm

(若计算结果大于 FFFFH,则从结果中减去 10000H 并将此值设置给寄存器。

**备注** n = 0 至 8 m = 0, 1

### (b) 捕捉寄存器的脉宽测量

在用 TPnCCRm 寄存器作为捕捉寄存器进行脉宽测量时,每次检测到 INTTPnCCm 信号时读取捕捉寄存器 及计算时间间隔,都需要进行软件处理。




在自由运行计时器模式下执行脉宽测量时,两个脉冲宽度可以用一个通道测量。

要测量脉冲宽度的话,可以通过读取 TPnCCRm 寄存器在 INTTPnCCm 信号同步下的值,再计算读取值与 先前读取值之间的差值算得脉冲宽度。

### (c) 使用两个捕捉寄存器时的溢出处理

在使用两个捕捉寄存器时,必须对溢出标志小心处理。首先,如下所示,是一个不正确处理的例子。



在自由运行计时器模式下测量两个脉冲宽度时,可能出现下列问题。

- <1> 读取 TPnCCR0 寄存器(TIPn0 管脚输入设置的缺省值)。
- <2> 读取 TPnCCR1 寄存器(TIPn1 管脚输入设置的缺省值)。
- <3> 读取 TPnCCR0 寄存器。

读溢出标志。若溢出标志为 1,将其清为 0。

因为溢出标志为 1, 所以脉冲宽度可以用(10000H + Do1 - Doo) 计算。

<4> 读取 TPnCCR1 寄存器。


读溢出标志。因为在<3>中标志清零了,故读取 0。

因为溢出标志为 1, 所以脉冲宽度可以用 (D11 - D10) 计算。

在使用两个捕捉寄存器时,若溢出标志由一个捕捉寄存器清为 0,则另一个捕捉寄存器可能不会得到正确的脉冲宽度。

在使用两个捕捉寄存器时,使用软件。关于如何使用软件,示例如下。

(1/2)



### 注 TPnOVF0 和 TPnOVF1 标志由软件在内部 RAM 上设置。

- <1> 读取 TPnCCR0 寄存器(TIPn0 管脚输入设置的缺省值)。
- <2> 读取 TPnCCR1 寄存器(TIPn1 管脚输入设置的缺省值)。
- <3> 出现溢出。在溢出中断服务中将 TPnOVF0 和 TPnOVF1 标志设置为 1,并把溢出标志清为 0。
- <4> 读取 TPnCCR0 寄存器。

读取 TPnOVF0 标志。若 TPnOVF0 标志为 1,则将其清为 0。

因为溢出标志为 1, 所以脉冲宽度可以用 (10000H + Do1 - Doo)计算。


<5> 读取 TPnCCR1 寄存器。


读取 TPnOVF1 标志。若 TPnOVF1 标志为 1,则将其清为 0 (TPnOVF0 标志在<4>中清零,且 TPnOVF1 标志仍然为 1)。

因为溢出标志为 1, 所以脉冲宽度可以用 (10000H + D<sub>11</sub> - D<sub>10</sub>) 计算。(正确).

<6> 同 <3>

(2/2)





- 注 TPnOVF0 和 TPnOVF1 标志由软件在内部 RAM 上设置。
- <1> 读取 TPnCCR0 寄存器(TIPn0 管脚输入设置的缺省值)。
- <2> 读取 TPnCCR1 寄存器(TIPn1 管脚输入设置的缺省值)。
- <3> 出现溢出。无软件操作。
- <4> 读取 TPnCCR0 寄存器。

读溢出标志。若溢出标志为 1,则只把 TPnOVF1 标志设置为 1,并把溢出标志清为 0。因为溢出标志为 1,所以脉冲宽度可以用(10000H + Do1 – Doo)计算。

<5> 读取 TPnCCR1 寄存器。


读溢出标志。因为溢出标志在<4>中清零了,所以读取 0。 读取 TPnOVF1 标志。若 TPnOVF1 标志为 1,则将其清为 0。

因为溢出标志为 1, 所以脉冲宽度可以用 (10000H + D<sub>11</sub> - D<sub>10</sub>) 计算。(正确).

<6> 同 <3>

### (d) 长捕捉触发间隔的溢出处理

若脉冲宽度大于 **16** 位计数器的一个周期,则必须小心,因为从首个到下一个捕捉触发之间可能出现不止一次溢出。首先,如下所示,是一个不正确处理的例子。



- <1> 读取 TPnCCRm 寄存器(TIPnm 管脚输入设置的缺省值)。
- <2> 出现溢出。无软件操作。
- <3> 再次出现溢出。无软件操作。
- <4> 读取 TPnCCRm 寄存器。


读溢出标志。若溢出标志为 1,将其清为 0。

因为溢出标志为 1, 所以脉冲宽度可以用 (10000H + Dm1 - Dm0) 计算。(不正确)。

实际上,脉冲宽度一定是 (20000H + Dm1 - Dm0),因为出现两次溢出。

若长捕捉触发间隔时发生了两次或更多次溢出,则可能无法获得正确的脉冲宽度。

对于长捕捉触发间隔,应减慢计数时钟以延长 **16** 位计数器的一个周期,或者使用软件。关于如何使用软件,示例如下。




- 注 溢出计数器由软件在内部 RAM 上任意设置。
- <1> 读取 TPnCCRm 寄存器(TIPnm 管脚输入设置的缺省值)。
- <2> 出现溢出。增大溢出计数器的值,并在溢出中断服务中把溢出标志清为0。
- <3> 再次出现溢出。增大(+1)溢出计数器的值,并在溢出中断服务中把溢出标志清为0。
- <4> 读取 TPnCCRm 寄存器。

读取溢出计数器。

→ 当溢出计数器为"N"时,脉冲宽度可用 (N × 10000H +  $D_{m1}$  –  $D_{m0}$ )。 在本例中,脉冲宽度为(20000H +  $D_{m1}$  –  $D_{m0}$ ),因为溢出出现了两次。 溢出计数器清零(0H)。

### (e) 溢出标志清零

通过用 CLR 指令将 TPnOVF 位清为 0 并将 8 位数据 (0 位是 0) 写入 TPnOPT0 寄存器,可以将溢出标志 清为 0。要准确检测溢出,应读取 TPnOVF 位(当它为 1 时),再用位操作指令将溢出标志清零。



要将溢出标志清为 0,应读取溢出标志来检查它是否设置为 1,并用 CLR 指令把它清零。若在未检查标志是 否为 1 的情况下把 0 写入溢出标志中,则溢出的设置信息可能因为写入 0 而被清除(上图中的(ii))。因此,即使实际发生了溢出,软件也可能会判断为无溢出。

若在用 CLR 指令将溢出标志清为 0 时,CLR 指令的执行与出现的一次溢出相冲突,则溢出标志即使在清零指令执行后也会保持设置状态。

## 7.5.7 脉宽测量模式 (TPnMD2 至 TPnMD0 位 = 110)


在脉宽测量模式下,当 TPnCTL0.TPnCE 位设置为 1 时,16 位计时器/事件计数器 P 开始计数。 每次检测到输入 TIPnm 管脚的有效边缘时,16 位计数器的计数值就存储在 TPnCCRm 寄存器中,且16 位计数器清零为 0000H。

在出现捕捉中断请求信号(INTTPnCCm)之后,通过读取 TPnCCRm 寄存器可以测量有效边缘的间隔。

选择 TIPn0 或 TIPn1 管脚之一作为捕捉触发输入管脚。将 TPnIOC1 寄存器用于未使用管脚,指定为"无边缘检测"。

在用外部时钟作为计数时钟时,测量 TIPn1 管脚的脉冲宽度,因为外部时钟固定在 TIPn0 管脚上。此时,将 TPnIOC1.TPnIS1 和 TPnIOC1.TPnIS0 位清零为 00(捕捉触发输入(TIPn0 管脚): 无边缘检测)。

图 7-34 脉宽测量模式的配置






图 7-35 脉宽测量模式的基本定时

当 TPnCE 位设置为 1 时,16 位计数器开始计数。此后检测到输入 TIPnm 管脚的有效边缘时,16 位计数器的计数值存储在 TPnCCRm 寄存器中,16 位计数器清零为 0000H,并生成一个捕捉中断请求信号(INTTPnCCm)。脉冲宽度计算如下。


脉冲宽度= 捕捉值×计数时钟周期

若尽管 16 位计数器向上计数到 FFFFH,但有效边缘没有输入 TIPnm 管脚,则在下个计数时钟会产生一个溢出中断请求信号(INTTPnOV),且计数器清零为 0000H 并继续计数。此时,溢出标志(TPnOPT0.TPnOVF 位)也被设置为1。 通过软件执行 CLR 指令将溢出标志清为 0。

若溢出标志设置为1,则脉冲宽度可计算如下。


脉冲宽度 =  $(10000H \times TPnOVF 位设置(1) 计数+ 捕捉值) \times 计数时钟周期$ 

### 图 7-36 脉宽测量模式的寄存器设置 (1/2)



### 图 7-36 脉宽测量模式的寄存器设置 (2/2)

### (e) TMPn 可选寄存器 0 (TPnOPT0)



## (f) TMPn 计数器读取缓冲寄存器(TPnCNT)

可以通过读 TPnCNT 寄存器来读取 16 位计数器的值。

### (g) TMPn 捕捉/比较寄存器 0 和 1 (TPnCCR0 和 TPnCCR1)

这些寄存器在检测到输入 TIPnm 管脚的有效边缘时存储 16 位计数器的计数值。


**备注** 1. 在脉宽测量模式下不使用 TMPn I/O 控制寄存器 0(TPnIOC0)。

**2.** n = 0 至 8

m = 0, 1

### (1) 脉宽测量模式的操作流程


## 图 7-37 脉宽测量模式的软件处理流程



### (2) 脉宽测量模式的操作定时

## (a) 溢出标志清零

通过用 CLR 指令将 TPnOVF 位清为 0 并将 8 位数据 (0 位是 0) 写入 TPnOPT0 寄存器,可以将溢出标志 清为 0。要准确检测溢出,应读取 TPnOVF 位(当它为 1 时),再用位操作指令将溢出标志清零。



要将溢出标志清为 0,应读取溢出标志来检查它是否设置为 1,并用 CLR 指令把它清零。若在未检查标志是 否为 1 的情况下把 0 写入溢出标志中,则溢出的设置信息可能因为写入 0 而被清除(上图中的(ii))。因此,即使实际发生了溢出,软件也可能会判断为无溢出。

若在用 CLR 指令将溢出标志清为 0 时,CLR 指令的执行与出现的一次溢出相冲突,则溢出标志即使在清零指令执行后也会保持设置状态。

## 7.5.8 计时器输出操作

下表展示了 TOPn0 和 TOPn1 管脚的操作和输出电平。

表 7-4 各模式下的计时器输出控制

运行模式	TOPn1 管脚	TOPn0 管脚
间隔计时器模式	方波输出	
外部事件计数模式	方波输出	=
外部触发脉冲输出模式	外部触发脉冲输出	方波输出
单次脉冲输出模式	单次脉冲输出	
PWM 输出模式	PWM 输出	
自由运行计时器模式	方波输出(仅当使用比较功能时)	
脉宽测量模式	-	=

备注 n=0至8

表 7-5 TOPn0 和 TOPn1 管脚受计时器输出控制位控制的真值表

TPnIOC0.TPnOLm 位	TPnIOC0.TPnOEm 位	TPnCTL0.TPnCE 位 TOPnm 管脚的电平	
0	0	×	低电平输出
	1	0	低电平输出
		1	计数开始前瞬间为低电平,计数开始后为高电平
1	0	×	高电平输出
	1	0	高电平输出
		1	计数开始前瞬间为高电平,计数开始后为低电平

**备注** n=0至8

m = 0, 1

### 7.6 选择器功能

在 V850ES/JJ2 中,用于 TMP1/TMP3 的捕捉触发输入可从通过端口/计时器交替功能管脚(TIP10/TIP11/TIP31)的输入信号和从通过 UARTA 接收交复选能管脚(RXDA0/RXDA1/RXDA3)的外围 I/O(TMP/UARTA)输入信号中进行选择。

这一功能可实现下列操作。

- 用于 TMP1 的 TIP10 和 TIP11 输入信号可以从通过端口/计时器交替功能管脚(TIP10 和 TIP11 管脚)的信号和通过 UARTA 接收交替功能管脚(RXDA0 和 RXDA1)的信号中进行选择。同样的,用于 TMP3 的 TIP31 输入信号可以从通过端口/计时器交替功能管脚(TIP31)的信号和通过 UARTA 接收交替功能管脚(RXDA3)的信号中进行选择。
  - → 当选择用于 UARTA0, UARTA1, 或 UARTA3 的 RXDA0, RXDA1 或 RXDA3 信号时,可以计算出 UARTA LIN 接收传送率的波特率错误。
  - 注意事项 1. 当使用选择器功能时,确保对 TMP 设定为端口/计时器复用功能管脚并连接到捕捉触发输入。
    - 2. 在设定选择器功能之前禁止外围 I/O 的连接(TMP/UARTA)。

使用下列寄存器可选择捕捉触发输入。

### (1) 选择器工作控制寄存器 0 (SELCNT0)

SELCNT0 寄存器为 8 位寄存器,选择 TMP1 和 TMP3 的捕捉触发。

该寄存器可进行8位或1位读写。

重新设置使此寄存器为 00H。

复位后: 00H R/W 地址: FFFFF308H

SELCNT0

7	<6>	5	<4>	<3>	2	1	0
0	ISEL6	0	ISEL4	ISEL3	0	0	0

ISEL6	选择TIP31输入信号(TMP3)
0	TIP31 管脚输入
1	RXDA3 管脚输入

ISEL4	选择TIP11输入信号(TMP1)
0	TIP11 管脚输入
1	RXDA1 管脚输入

ISEL3	选择TIP10输入信号(TMP1)
0	TIP10 管脚输入
1	RXDA0 管脚输入


注意事项 1. 当设定 ISEL3、ISEL4、或 ISEL6 位为 1 时, 确保设定相应的复用功能管脚 连接到捕捉触发输入。

2. 一定要把 7、5、2、1 和 0 位清为"0"。

### 7.7 注意事项

### (1) 捕捉操作

在使用捕捉操作且选用慢时钟作为计数时钟时,若捕捉触发在 TPnCE 位设置为 1 之后立即输入,FFFFH(而非 0000H)会在 TPnCCR0 和 TPnCCR1 寄存器中被捕捉。



## 第8章16位计时器/事件计数器Q(TMQ)

计时器 Q (TMQ)为 16 位计时器/事件计数器。 V850ES/JJ2 包含 TMQ0。

## 8.1 概述

TMQ0的概况如下所示。

- 时钟选择: 8路
- 捕捉/触发输入管脚: 4
- 外部事件计数输入管脚: 1
- 外部触发输入管脚: 1
- 计时器/计数器: 1
- 捕捉/比较寄存器: 4
- 捕捉/比较匹配中断请求信号: 4
- 计时器输出管脚: 4

## 8.2 功能

TMQ0 具有下列功能。

- 间隔计时器
- 外部事件计数器
- E外部触发脉冲输出
- 单次脉冲输出
- PWM 输出
- 自由运行计时器
- 脉宽测量

### 8.3 配置


TMQ0包含下列硬件。

表 8-1TMQ0 的配置

项目	配置
计时器寄存器	16 位计数器
寄存器	TMQ0 捕捉/比较寄存器 0 至 3(TQ0CCR0 至 TQ0CCR3) TMQ0 计数器读取缓冲寄存器(TQ0CNT) CCR0 至 CCR3 缓冲寄存器
计时器输入	4 (TIQ00 <sup>±1</sup> 至 TIQ03 管脚)
计时器输出	4 (TOQ00 至 TOQ03 管脚)
控制寄存器推2	TMQ0 控制寄存器 0, 1 (TQ0CTL0, TQ0CTL1) TMQ0 I/O 控制寄存器 0 至 2 (TQ0IOC0 至 TQ0IOC2) TMQ0 可选寄存器 0 (TQ0OPT0)

- 注 1. TIQ00 管脚交替实现下列功能: 捕捉触发输入信号、外部事件计数输入信号、外部触发输入信号。
  - **2.** 在使用 TIQ00 至 TIQ03、TOQ00 至 TOQ03 管脚的功能时,参看**表 4-19 用作复用功能的端口管** 脚。

图 8-1 TMQ0 框图



#### (1) 16 位计数器

此 16 位计数器可以给内时钟或外部事件计数。

此计数器的计数值可利用 TQ0CNT 寄存器读取。

当 TQ0CTL0.TQ0CE 位=0 时,16 位计数器的值为 FFFFH。若此时读 TQ0CNT 寄存器,则会读取 0000H。 复位将 TQ0CE 位设置为 0。 因此,16 位计数器被设为 FFFFH。

#### (2) CCR0 缓冲寄存器

这是个 16 位比较寄存器,比较 16 位计数器的计数值。

当 TQ0CCR0 寄存器用作比较寄存器时,写入 TQ0CCR0 寄存器的值会传送到 CCR0 缓冲寄存器。当 16 位计数器的计数值与 CCR0 缓冲寄存器的值相符时,就会生成一个比较匹配中断请求信号(INTTQ0CC0)。

CCR0缓冲寄存器不能直接读写。

CCRO 缓冲寄存器在复位后清零为 0000H, TQ0CCRO 寄存器清零为 0000H。

#### (3) CCR1 缓冲寄存器

这是个 16 位比较寄存器,比较 16 位计数器的计数值。

当 TQ0CCR1 寄存器用作比较寄存器时,写入 TQ0CCR1 寄存器的值会传送到 CCR1 缓冲寄存器。当 16 位计数器的计数值与 CCR1 缓冲寄存器的值相符时,就会生成一个比较匹配中断请求信号(INTTQ0CC1)。

CCR1 缓冲寄存器不能直接读写。

CCR1 缓冲寄存器在复位后清零为 0000H, TQ0CCR1 寄存器清零为 0000H。

## (4) CCR2 缓冲寄存器

这是个 16 位比较寄存器,比较 16 位计数器的计数值。

当 TQ0CCR2 寄存器用作比较寄存器时,写入 TQ0CCR2 寄存器的值会传送到 CCR2 缓冲寄存器。当 16 位计数器的计数值与 CCR2 缓冲寄存器的值相符时,就会生成一个比较匹配中断请求信号(INTTQ0CC2)。

CCR2 缓冲寄存器不能直接读写。

CCR2 缓冲寄存器在复位后清零为 0000H, TQ0CCR2 寄存器清零为 0000H。

#### (5) CCR3 缓冲寄存器

这是个16位比较寄存器,比较16位计数器的计数值。

当 TQ0CCR3 寄存器用作比较寄存器时,写入 TQ0CCR3 寄存器的值会传送到 CCR3 缓冲寄存器。当 16 位计数器的计数值与 CCR3 缓冲寄存器的值相符时,就会生成一个比较匹配中断请求信号(INTTQ0CC3)。

CCR3 缓冲寄存器不能直接读写。

CCR3 缓冲寄存器在复位后清零为 0000H, TQ0CCR3 寄存器清零为 0000H。

#### (6) 沿检测器

此电路检测输入到 TIQ00 和 TIQ03 管脚的有效沿。无沿、上升沿、下降沿或者上升下降沿皆可,可以用 TQ0IOC1 和 TQ0IOC2 寄存器选择其中之一作为有效沿。

#### (7) 输出控制器

此电路控制 TOQ00 至 TOQ03 管脚的输出。输出控制器由 TQ0IOC0 寄存器控制。

#### (8) 选择器

此选择器选择 16 位计数器的计数时钟。可以选择八种类型的内时钟或一个外部事件作为计数时钟。

### 8.4 寄存器

控制 TMQ0 的寄存器如下所示。

- MQ0 控制寄存器 0 (TQ0CTL0)
- TMQ0 控制寄存器 1 (TQ0CTL1)
- TMQ0 I/O 控制寄存器 0(TQ0IOC0)
- TMQ0 I/O 控制寄存器 1 (TQ0IOC1)
- (TMQ0 I/O 控制寄存器 2 (TQ0IOC2)
- TMQ0 可选寄存器 0 (TQ0OPT0)
- TMQ0 捕捉/比较寄存器 0 (TQ0CCR0)
- TMQ0 捕捉/比较寄存器 1 (TQ0CCR1)
- TMQ0 捕捉/比较寄存器 2 (TQ0CCR2)
- TMQ0 捕捉/比较寄存器 3 (TQ0CCR3)
- TMQ0 计数器读取缓冲寄存器(TQ0CNT)

**备注** 在使用 TIQ00 至 TIQ03、TOQ00 至 TOQ03 管脚的功能时,参看"表 **4-19** 用作复用功能的端口管脚"。

### (1) TMQ0 控制寄存器 0 (TQ0CTL0)

TQ0CTL0 寄存器为8位寄存器,控制TMQ0的运行。

该寄存器可进行8位或1位读写。

复位设置使此寄存器为 00H.

总是可以用软件将相同值写入 TQ0CTL0 寄存器。

复位后: 00H R/W 地址: FFFFF540H

TQ0CTL0

<7>	6	5	4	3	2	1	0
TQ0CE	0	0	0	0	TQ0CKS2	TQ0CKS1	TQ0CKS0

TQ0CE	TMQ0 操作控制
0	TMQ0 操作禁止(TMQn异步复位 <sup>注</sup> ).
1	允许TMM0操作。TMQ0开始操作

TQ0CKS2	TQ0CKS1	TQ0CKS0	内部计数时钟选择
0	0	0	fxx
0	0	1	fxx/2
0	1	0	fxx/4
0	1	1	fxx/8
1	0	0	fxx/16
1	0	1	fxx/32
1	1	0	fxx/64
1	1	1	fxx/128

注 TQ0OPT0.TQ0OVF 位, 16 位计数器, 计时器输出(TOQ00 至 TOQ03 管脚)

注意事项 1. 应在 TQ0CE 位=0 时设定 TQ0CKS2 至 TQ0CKS0 位。 当 TQ0CE 位的值从 0 变为 1 时,TQ0CKS2 至 TQ0CKS0 位可以同时设定。

2. 一定要把 3 至 6 位清为"0"。

**备注** fxx: 主系统时钟频率

### (2) TMQ0 控制寄存器 1 (TQ0CTL1)

TQ0CTL1 寄存器为 8 位寄存器,控制 TMQ0 的运行。 该寄存器可进行 8 位或 1 位读写。 复位设置使此寄存器为 00H。

复位后: 00H R/W 地址: FFFFF541H

TQ0CTL1

7	<6>	<5>	4	3	2	1	0
0	TQ0EST	TQ0EEE	0	0	TQ0MD2	TQ0MD1	TQ0MD0

TQ0EST	软件触发控制
0	-
1	产生用丁外溶触发输入的有效信号。 · 在单次脉冲输出模式下: 输出一个单次脉冲并把1写入TPnEST位作为触发。 · 在外溶触发脉冲输出模式下: 输出一个PWM波形并把1写入TPnEST位作为触发。

TQ0EEE	计数时钟选择
0	禁止外部事件计数输入的操作。 (通过TQ0CTL0.TQ0CK0至TQ0CK2位的选择进行计数时钟的计数。)
1	允许外部事件计数输入的操作 (外部事件计数输入信号的有效沿进行计数。)

TQ0EEE位对于是否在内部计数时钟或外部事件计数输入信号的有效沿计数进行选择。

TQ0MD2	TQ0MD1	TQ0MD0	计时器模式选择
0	0	0	间隔计时器模式
0	0	1	外部事件计数模式
0	1	0	外部触发脉冲输出模式
0	1	1	单次脉冲输出模式
1	0	0	PWM 输出模式
1	0	1	独立计时器模式
1	1	0	脉宽测量模式
1	1	1	禁止设置

- 注意事项 1. TQ0EST 位仅在外部触发脉冲输出模式或单次脉冲输出模式下有效。在其它模式下,忽略对该位写入1的动作。
  - 2. 外部事件计数输入在外部事件计数模式中选择,且与 TQ0EEE 位的值无 关。
  - 3. 应在 TQ0CTL0.TQ0CE 位=0 时设定 TQ0EEE、TQ0MD2 至 TQ0MD0 位。(当 TQ0CE 位=1 时可以写相同的值。)在 TQ0CE 位=1 的情况下进行重写是无法保证的。 若重写发生错误,应把 TQ0CE 位清为 0,再重新进行位设定。
  - 4. 一定要把 3、4、7 位清为"0"。

## <R> (3) TMQ0 I/O 控制寄存器 0(TQ0IOC0)

TQ0IOC0 寄存器是控制计时器输出(TOQ00 至 TOQ03 管脚)的 8 位寄存器。

该寄存器可进行8位或1位读写。

复位设置使此寄存器为 00H。

复位后: 00H R/W 地址: FFFFF542H

 7
 <6>
 5
 <4>
 3
 <2>
 1
 <0>

 TQ0IOC0
 TQ0OL3
 TQ0OL2
 TQ0OE2
 TQ0OL1
 TQ0OE1
 TQ0OL0
 TQ0OE0

TQ0OLm	TOQ0m 管脚输出电平设定 (m = 0至3) <sup>注</sup>
0	TOQ0m 管脚输出起始为高电平
1	TOQ0m 管脚输出起始为低电平

TQ00Em	TOQ0m 管脚输出设定 (m = 0至3)		
0	禁止计时器输出 •当TQ0OLm位=0时: TOQ0m管脚输出低电平 •当TQ0OLm位=1时: TOQ0m管脚输出高电平		
1	允许计时器输出(TOQ0m管脚输出一列方波)。		

注 由 TQ0OLM 位规定的计时器输出管脚(TOQ0m)的输出电平如下所示。

•当TQ0OLm位 = 0时

16-位计数器 TQ0CE 位 \_\_\_\_\_ TOQ0m 输出管脚 \_\_\_\_\_ ●当TQ0OLm位=1时



- 注意事项 1. 应在 TQ0CTL0.TQ0CE 位=0 时重写 TQ0OLm 和 TQ0OEm 位。 (当 TQ0CE 位=1 时可以写相同的值。)若重写发生错误,应把 TQ0CE 位清为 0,再重新进行位设定。
  - 2. 即使在 TQ0CE 和 TQ0OEm 位均为 0 时进行 TQ0OLm 位的操作, TOQ0m 管脚输出电平也会变化。

备注 m=0至3

### (4) TMQ0 I/O 控制寄存器 1 (TQ0IOC1)

TQ0IOC1 寄存器是 8 位寄存器,控制捕捉触发输入信号的有效沿(TIQ00 至 TIQ03 管脚)。该寄存器可进行 8 位或 1 位读写。复位设置使此寄存器为 00H。

复位后: 00H R/W 地址: FFFFF543H

7 6 5 4 3 2 1 0

TQ0IOC1 TQ0IS7 TQ0IS6 TQ0IS5 TQ0IS4 TQ0IS3 TQ0IS2 TQ0IS1 TQ0IS0

TQ0IS7	TQ0IS6	捕捉触发输入信号(TIQ03管脚)的有效沿设定
0	0	无边沿检测(捕捉操作有效)
0	1	上升沿测定
1	0	下降沿测定
1	1	上升/下降沿测定

TQ0IS5	TQ0IS4	捕捉触发输入信号(TIQ02 管脚)的有效沿测定
0	0	无边沿检测(捕捉操作有效)
0	1	上升沿测定
1	0	下降沿测定
1	1	上升/下降沿测定

TQ0IS3	TQ0IS2	捕捉触发输入信号(TIQ01 管脚)的有效沿设定
0	0	无边沿检测 (捕捉操作有效)
0	1	上升沿测定
1	0	下降沿测定
1	1	上升/下降沿测定

TQ0IS1	TQ0IS0	捕捉触发输入信号(TIQ00 管脚)的有效沿设定
0	0	无边沿检测(捕捉操作有效)
0	1	上升沿测定
1	0	下降沿测定
1	1	上升/下降沿测定

注意事项 1. 应在 TQ0CTL0.TQ0CE 位=0 时重写 TQ0IS7 至 TQ0IS0 位。 (当 TQ0CE 位=1 时可以写相同的值。)若重写发生错误,应把 TQ0CE 位清为 0,再重新进行位设定。

2. TQ0IS7 至 TQ0IS0 位仅在自由运行计时器模式和脉宽测量模式 下有效。在所有其它模式下,无法进行捕捉。

# (5) TMQ0 I/O 控制寄存器 2 (TQ0IOC2)

TQ0IOC2 寄存器为 8 位寄存器,控制外部事件计数输入信号(TIQ00 管脚)和外部触发输入信号(TIQ00 管脚)的有效沿。

该寄存器可进行8位或1位读写。

复位设置使此寄存器为 00H。

复位后: 00H	I R/W	地址: FI	FFFF544H					
	7	6	5	4	3	2	1	0
TQ0IOC2	0	0	0	0	TQ0EES1	TQ0EES0	TQ0ETS1	TQ0ETS0

TQ0EES1	TQ0EES0	外部事件计数输入信号(TIQ00管脚)的有效沿设定
0	0	无边沿检测(外部事件计数有效)
0	1	上升沿测定
1	0	下降沿测定
1	1	上升/下降沿测定

TQ0ETS1	TQ0ETS0	外部触发输入信号(TIQ00管脚)的有效沿设定
0	0	无边沿检测(外部触发有效)
0	1	上升沿测定
1	0	下降沿测定
1	1	上升/下降沿测定

- 注意事项 1. 应在 TQ0CTL0.TQ0CE 位=0 时重写 TQ0EES1、TQ0EES0、TQ0ETS1、TQ0ETS0 位。(当 TQ0CE 位=1 时可以写相同的值。)若重写发生错误,应把 TQ0CE 位清为 0,再重新进行位设定。
  - 2. TQ0EES1 和 TQ0EES0 位仅在 TQ0CTL1.TQ0EEE 位=1 或设定了外部事件计数模式(TQ0CTL1.TQ0MD2 至TQ0CTL1.TQ0MD0 位 = 001)时有效。
  - 3. TQ0ETS1 和 TQ0ETS0 位仅在设定了外部触发脉冲输出模式 (TQ0CTL1.TQ0MD2 至 TQ0CTL1.TQ0MD0 位=010) 或单 次脉冲输出模式(TQ0CTL1.TQ0MD2 至 TQ0CTL1.TQ0MD0=011) 时有效。

# (6) TMQ0 可选寄存器 0 (TQ0OPT0)

TQ0OPT0 寄存器为 8 位寄存器,用来设定捕捉/比较动作,并对溢出进行检测。 该寄存器可进行 8 位或 1 位读写。 复位设置使此寄存器为 00H。

复位后: 00H R/W 地址: FFFFF545H

TQ0OPT0

7	6	5	4	3	2	1	<0>
TQ0CCS3	TQ0CCS2	TQ0CCS1	TQ0CCS0	0	0	0	TQ00VF

TQ0CCSm	TQ0CCRm 寄存器捕捉/比较选择								
0	比较寄存器选择								
1	1 捕捉寄存器选择								
TQ0CCS	TQ0CCSm位设定仅在自由运行计时器模式下为有效。								

TQ00VF	TMQ0 溢出探测					
设置 (1)	发生溢出					
复位 (0)	写入TQ0OVF位为0或TQ0CTL0.TQ0CE位 = 0					

- 当16位计数器的计数值在自由运行计数器模式下或脉冲宽度测量模式下从 FFFFH至0000H溢出时,TQOOVF位被设定。
- 在TQ0OVF位被设为1的同时产生一个中断请求信号(INTTQ0OV)。 信号INTTQ0OV不会在自由运行计数器模式下和脉冲宽度测量模式以外的模式下产生。
- •即使当TQ0OVF位=1,TQ0OVF位或TQ0OPT0寄存器被读取时,TQ0OVF位也不会被清除。
- 可对TQ0OVF位进行读/写操作,但是TQ0OVF位不能软设定为1。 写入1对TMQ0的操作没有影响。

# 注意事项 1. 应在 TQ0CTL0.TQ0CE 位=0 时重写 TQ0CCS3 至 TQ0CCS0 位。(当 TQ0CE 位=1 时可以写相同的值。)若重写发生错误,应把 TQ0CE 位清为 0,再重新进行位设定。

2. 一定要把 1 至 3 位清为"0"。

**备注** m=0至3

### (7) TMQ0 捕捉/比较寄存器 0 (TQ0CCR0)

根据模式的不同,TQ0CCR0 寄存器可用作捕捉寄存器或比较寄存器。

此寄存器仅可在自由运行计时器模式下用作捕捉寄存器或比较寄存器,取决于 TQ0OPT0.TQ0CCS0 位的设定。在脉宽测量模式下,TQ0CCR0 寄存器只能用作捕捉寄存器。在其它模式下,此寄存器只能用作比较寄存器。TQ0CCR0 寄存器在运行当中可读可写。

该寄存器可以以16位为单位进行读写。

复位设置使此寄存器为 0000H。

# 注意事项 对 TQ0CCR0 寄存器的访问在下列情况下是禁止的。详细情况,见 3.4.8 (2)节 访问专用片上外围 I/O 寄存器。

- 当 CPU 用副时钟工作,主时钟振荡停止时。
- 当 CPU 用内部振荡时钟工作时

复位后:	0000	Н	R/W	坩	址:		F	FFFF	546F	1						
	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
TQ0CCR0																

#### (a) 用作比较寄存器

TQ0CCR0 寄存器即使在 TQ0CTL0.TQ0CE 位=1 时也可以重写。

TQ0CCR0 寄存器的设定值传送给 CCR0 缓冲寄存器。当 16 位计数器的值与 CCR0 缓冲寄存器的值相符时,就会生成一个比较匹配中断请求信号(INTTQ0CC0)。若 TOQ00 管脚输出此时是允许的,则 TOQ00 管脚的输出会反相。

在间隔计时器模式、外部事件计数模式、外部触发脉冲输出模式、单次脉冲输出模式或 PWM 输出模式下, 当 TQ0CCR0 寄存器用作循环寄存器时, 若 16 位计数器的计数值与 CCR0 缓冲寄存器匹配,则 其值会清零(0000H)。

#### (b) 用作捕捉寄存器

在自由运行计时器模式下,当 TQ0CCR0 寄存器用作捕捉寄存器时,若检测到捕捉触发输入管脚的有效沿(TIQ00 管脚),则 16 位计数器的计数值存储在 TQ0CCR0 寄存器中。在脉宽测量模式下,若检测到捕捉触发输入管脚(TIQ00)的有效沿,16 位计数器的计数值就储存在 TQ0CCR0 寄存器中,且 16 位计数器清零(0000H)。

即便捕捉动作和对 TQ0CCR0 寄存器的读取相冲突, TQ0CCR0 寄存器的正确值还是可以读取。

下表列出了各模式下的捕捉/比较寄存器,及如何向比较寄存器写入数据。

表 8-2 各模式下捕捉/比较寄存器的功能及如何写比较寄存器

运行模式	捕捉/比较寄存器	如何写比较寄存器					
间隔计时器	比较寄存器	随时写					
外部事件计数器	比较寄存器	随时写					
外部触发脉冲输出	比较寄存器	批量写入					
单次脉冲输出	比较寄存器	随时写					
PWM 输出	比较寄存器	批量写入					
自由运行计时器	捕捉/比较寄存器	随时写					
脉宽测量	捕捉寄存器	_					

### (8) TMQ0 捕捉/比较寄存器 1 (TQ0CCR1)

根据模式的不同,TQ0CCR1 寄存器可用作捕捉寄存器或比较寄存器。

此寄存器仅可在自由运行计时器模式下用作捕捉寄存器或比较寄存器,取决于 TQ0OPT0.TQ0CCS1 位的设定。在脉宽测量模式下,TQ0CCR1 寄存器只能用作捕捉寄存器。在其它模式下,此寄存器只能用作比较寄存器。TQ0CCR1 寄存器在运行当中可读可写。

该寄存器可以以16位为单位进行读写。

复位设置使此寄存器为 0000H。

# 注意事项 对 TQ0CCR1 寄存器的访问在下列情况下是禁止的。详细情况,见 3.4.8 (2)节 访问专用片上外围 I/O 寄存器。

- 当 CPU 用副时钟工作,主时钟振荡停止时。
- 当 CPU 用内部振荡时钟工作时

TQ0CCR1 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0	复位后:	0000	Н	R/W		地址:	FFF	FF54	8H								
TQ0CCR1		15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	TQ0CCR1																

#### (a) 用作比较寄存器

TQ0CCR1 寄存器即使在 TQ0CTL0.TQ0CE 位=1 时也可以重写。

TQ0CCR1 寄存器的设定值传送给 CCR1 缓冲寄存器。当 16 位计数器的值与 CCR1 缓冲寄存器的值相符时,就会生成一个比较匹配中断请求信号(INTTQ0CC1)。若 TOQ01 管脚输出此时是允许的,则 TOQ01 管脚的输出会反相。

### (b) 用作捕捉寄存器

在自由运行计时器模式下,当 TQ0CCR1 寄存器用作捕捉寄存器时,若检测到捕捉触发输入管脚的有效沿(TIQ01 管脚),则 16 位计数器的计数值存储在 TQ0CCR1 寄存器中。在脉宽测量模式下,若检测到捕捉触发输入管脚(TIQ01)的有效沿,16 位计数器的计数值就储存在 TQ0CCR1 寄存器中,且 16 位计数器清零(0000H)。

即便捕捉动作和对 TQ0CCR1 寄存器的读取相冲突, TQ0CCR1 寄存器的正确值还是可以读取。

下表列出了各模式下的捕捉/比较寄存器,及如何向比较寄存器写入数据。

表 8-3 各模式下捕捉/比较寄存器的功能及如何写比较寄存器

运行模式	捕捉/比较寄存器	如何写比较寄存器						
间隔计时器	比较寄存器	随时写						
外部事件计数器	比较寄存器	随时写						
外部触发脉冲输出	比较寄存器	批量写入						
单次脉冲输出	比较寄存器	随时写						
PWM 输出	比较寄存器	批量写入						
自由运行计时器	捕捉/比较寄存器	随时写						
脉宽测量	捕捉寄存器	_						

### (9) TMQ0 捕捉/比较寄存器 2 (TQ0CCR2)

根据模式的不同,TQ0CCR2寄存器可用作捕捉寄存器或比较寄存器。

此寄存器仅可在自由运行计时器模式下用作捕捉寄存器或比较寄存器,取决于 TQ0OPT0.TQ0CCS2 位的设定。在脉宽测量模式下,TQ0CCR2 寄存器只能用作捕捉寄存器。在其它模式下,此寄存器只能用作比较寄存器。TQ0CCR2 寄存器在运行当中可读可写。

该寄存器可以以16位为单位进行读写。

复位设置使此寄存器为 0000H。

# 注意事项 对 TQ0CCR2 寄存器的访问在下列情况下是禁止的。详细情况,见 3.4.8 (2)节 访问专用片上外围 I/O 寄存器。

- 当 CPU 用副时钟工作,主时钟振荡停止时。
- 当 CPU 用内部振荡时钟工作时

TQ0CCR2 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0	复位后:	0000	Н	R/W	均	也址:	FFFF	F54A	.H								
TQ0CCR2		15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	TQ0CCR2																

#### (a) 用作比较寄存器

TQ0CCR2 寄存器即使在 TQ0CTL0.TQ0CE 位=1 时也可以重写。

TQ0CCR2 寄存器的设定值传送给 CCR2 缓冲寄存器。当 16 位计数器的值与 CCR2 缓冲寄存器的值相符时,就会生成一个比较匹配中断请求信号(INTTQ0CC2)。若 TOQ02 管脚输出此时是允许的,则 TOQ02 管脚的输出会反相。

### (b) 用作捕捉寄存器

在自由运行计时器模式下,当 TQ0CCR2 寄存器用作捕捉寄存器时,若检测到捕捉触发输入管脚的有效沿(TIQ02 管脚),则 16 位计数器的计数值存储在 TQ0CCR2 寄存器中。在脉宽测量模式下,若检测到捕捉触发输入管脚(TIQ02)的有效沿,16 位计数器的计数值就储存在 TQ0CCR2 寄存器中,且 16 位计数器清零(0000H)。

即便捕捉动作和对 TQ0CCR2 寄存器的读取相冲突,TQ0CCR2 寄存器的正确值还是可以读取。

下表展示了各模式下的捕捉/比较寄存器,及如何向比较寄存器写入数据。

表 8-4 各模式下捕捉/比较寄存器的功能及如何写比较寄存器

运行模式	捕捉/比较寄存器	如何写比较寄存器						
间隔计时器	比较寄存器	随时写						
外部事件计数器	比较寄存器	随时写						
外部触发脉冲输出	比较寄存器	批量写入						
单次脉冲输出	比较寄存器	随时写						
PWM 输出	比较寄存器	批量写入						
自由运行计时器	捕捉/比较寄存器	随时写						
脉宽测量	捕捉寄存器	_						

### (10)TMQ0 捕捉/比较寄存器 3 (TQ0CCR3)

根据模式的不同,TQ0CCR3 寄存器可用作捕捉寄存器或比较寄存器。

此寄存器仅可在自由运行计时器模式下用作捕捉寄存器或比较寄存器,取决于 TQ0OPT0.TQ0CCS3 位的设定。在脉宽测量模式下,TQ0CCR3 寄存器只能用作捕捉寄存器。在其它模式下,此寄存器只能用作比较寄存器。TQ0CCR3 寄存器在运行当中可读可写。

该寄存器可以以16位为单位进行读写。

复位设置使此寄存器为 0000H。

# 注意事项 对 TQ0CCR3 寄存器的访问在下列情况下是禁止的。详细情况,见 3.4.8 (2)节 访问专用片上外围 I/O 寄存器。

- 当 CPU 用副时钟工作,主时钟振荡停止时。
- 当 CPU 用内部振荡时钟工作时

复位后:	0000	Н	R/W	均	也址:	FFFF	F54C	Н								
	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
TQ0CCR3																

#### (a) 用作比较寄存器

TQ0CCR3 寄存器即使在 TQ0CTL0.TQ0CE 位=1 时也可以重写。

TQ0CCR3 寄存器的设定值传送给 CCR3 缓冲寄存器。当 16 位计数器的值与 CCR3 缓冲寄存器的值相符时,就会生成一个比较匹配中断请求信号(INTTQ0CC3)。若 TOQ03 管脚输出此时是允许的,则 TOQ03 管脚的输出会反相。

### (b) 用作捕捉寄存器

在自由运行计时器模式下,当 TQ0CCR3 寄存器用作捕捉寄存器时,若检测到捕捉触发输入管脚的有效沿(TIQ03 管脚),则 16 位计数器的计数值存储在 TQ0CCR3 寄存器中。在脉宽测量模式下,若检测到捕捉触发输入管脚(TIQ03)的有效沿,16 位计数器的计数值就储存在 TQ0CCR3 寄存器中,且 16 位计数器清零(0000H)。

即便捕捉动作和对 TQ0CCR3 寄存器的读取相冲突, TQ0CCR3 寄存器的正确值还是可以读取。

下表展示了各模式下的捕捉/比较寄存器,及如何向比较寄存器写入数据。

表 8-5 各模式下捕捉/比较寄存器的功能及如何写比较寄存器

运行模式	捕捉/比较寄存器	如何写比较寄存器				
间隔计时器	比较寄存器	随时写				
外部事件计数器	比较寄存器	随时写				
外部触发脉冲输出	比较寄存器	批量写入				
单次脉冲输出	比较寄存器	随时写				
PWM 输出	比较寄存器	批量写入				
自由运行计时器	捕捉/比较寄存器	随时写				
脉宽测量	捕捉寄存器	_				

### (11) TMQ0 计数器读取缓冲寄存器(TQ0CNT)

TQ0CNT 寄存器为读取缓冲寄存器,可以读取 16 位计数器的计数值。

若在 TQ0CTL0.TQ0CE 位=1 时读取此寄存器,则可以读取 16 位计数器的计数值。

该寄存器是以16位为单位的只读寄存器。

当 TQ0CE 位=0 时,TQ0CNT 寄存器的值清零为 0000H。 若此时读取 TQ0CNT 寄存器,则不会读 16 位计数器的值(FFFFH),而会读取 0000H。

当 TQ0CE 位清为 0 时, TQ0CNT 寄存器的值在复位后清零为 0000H。

# 注意事项 对 TQ0CNT 寄存器的访问在下列情况下是禁止的。详细情况,见 3.4.8 (2)节 访问专用片上外围 I/O 寄存器。

- 当 CPU 用副时钟工作,主时钟振荡停止时。
- 当 CPU 用内部振荡时钟工作时

TQ0CNT 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0	复位后:	0000	)H	R	地址	:: FFI	FFF5	4EH									
	TQ0CNT	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0

# 8.5 操作

TMQ0 可进行下列操作。

操作	TQ0CTL1.TQ0EST 位 (软件触发位)	TIQ00 管脚 (外部触发输入)	捕捉/比较寄存器设定	比较寄存器写入
间隔计时器模式	无效	无效	仅比较	随时写
外部事件计数模式 <sup>£1</sup>	无效	无效	仅比较	随时写
外部触发脉冲输出模式 <sup>±2</sup>	有效	有效	仅比较	批量写入
单次脉冲输出模式 <sup>t2</sup>	有效	有效	仅比较	随时写
PWM 输出模式	无效	无效	仅比较	批量写入
自由运行计时器模式	无效	无效	允许切换	随时写
脉宽测量模式 <sup>#2</sup>	无效	无效	仅捕捉	不适用

- 注 1. 要用外部事件计数模式,应指定不检测 TIQ00 管脚捕捉触发输入的有效沿(将 TQ0IOC1.TQ0IS1 和 TQ0IOC1.TQ0IS0 位清零为"00")。
  - 2. 在用外部触发脉冲输出模式、单次脉冲输出模式、脉宽测量模式时,应选择内时钟作为计数时钟(将TQ0CTL1.TQ0EEE 位清为 0)。

### 8.5.1 间隔计时器模式(TQ0MD2 至 TQ0MD0 位 = 000)

在间隔计时器模式下,若 TQ0CTL0.TQ0CE 位设为 1,则会以指定间隔生成中断请求信号(INTTQ0CC0)。 半周期等于该时间间隔的方波可从 TOQ00 管脚输出。

通常,在间隔计时器模式下不使用 TQ0CCR1 至 TQ0CCR3 寄存器。

图 8-2 间隔计时器的配置





图 8-3 间隔计时器模式下操作的基本定时




当 TQ0CE 位设为 1 时,16 位计数器在与计数时钟同步时其值从 FFFFH 清零为 0000H,计数器开始计数。此时,TQ000 管脚的输出反相。另外,TQ0CCR0 寄存器的设定值传送给 CCR0 缓冲寄存器。

当 16 位计数器的计数值和 CCR0 缓冲寄存器的值相符时,则 16 位计数器清零为 0000H, TOQ00 管脚输出反相, 并生成一个比较匹配中断请求信号(INTTQ0CC0)。

时间间隔可用下式计算。

间隔 = (TQ0CCR0 寄存器的设定值+ 1) × 计数时钟周期

图 8-4 间隔计时器模式操作的寄存器设定(1/2)



#### 图 8-4 间隔计时器模式操作的寄存器设定(2/2)

#### (c) TMQ0 I/O 控制寄存器 0 (TQ0IOC0) TQ00L3 TQ00E3 TQ00L2 TQ00E2 TQ00L1 TQ00E1 TQ00L0 TQ00E0 TQ0IOC0 0/1 0/1 0/1 0/1 0/1 0/1 0/1 0/1 0: 禁止TOQ00 管脚输出 1: 允许**TOQ**00 管脚输出 TOQ00 管脚操作 禁止时设定输出电平 0: 低电平 1: 高电平 0: 禁止TOQ01 管脚输出 1: 允许TOQ01 管脚输出 TOQ01管脚操作 禁止时设定输出电平 0: 低电平 1: 高电平 0: 禁止TOQ02 管脚输出 1: 允许TOQ02 管脚输出 TOQ02管脚操作禁止 时设定输出电平 0: 低电平 1: 高电平 0: 禁止TOQ03 管脚输出 1: 允许TOQ03 管脚输出 TOQ03 管脚操作禁止 时设定输出电平 0: 低电平 1: 高电平

#### (d) TMQ0 计数器读取缓冲寄存器(TQ0CNT)

通过读 TQ0CNT 寄存器,可以读取 16 位计数器的计数值。

#### (e) TMQ0 捕捉/比较寄存器 0 (TQ0CCR0)

若 TQ0CCR0 寄存器设置为 Do,则时间间隔如下。

间隔 = (Do + 1) × 计数时钟周期

#### (f) TMQ0 捕捉/比较寄存器 1 至 3(TQ0CCR1 至 TQ0CCR3)


通常,在间隔计时器模式下不使用 TQ0CCR1 至 TQ0CCR3 寄存器。但是,TQ0CCR1 至 TQ0CCR3 寄存器的设定值会传送到 CCR1 至 CCR3 缓冲寄存器。当 16 位计数器的计数值与 CCR1 至 CCR3 缓冲寄存器的值匹配时,会生成比较匹配中断请求信号(INTTQ0CC1 至 INTTQ0CCR3)。

因此,应利用相应的中断屏蔽标志(TQ0CCMK1 至 TQ0CCMK3)屏蔽掉中断请求。

**备注** 在间隔计时器模式下不使用 TMQ0 I/O 控制寄存器 1(TQ0IOC1)、TMQ0 I/O 控制寄存器 2(TQ0IOC2)、TMQ0 可选寄存器 0(TQ0OPT0)。

### (1) 间隔计时器模式工作流程

### 图 8-5 间隔计时器模式的软件处理流程




### (2) 间隔计时器模式的操作定时

### (a) 在 TQ0CCR0 寄存器设为 0000H 时的操作


若 TQ0CCR0 寄存器设为 0000H,则在第一个计数时钟之后的每个计数时钟上生成 INTTQ0CC0 信号,且 TOQ00 管脚输出反相。

16 位计数器的值总是 0000H。




#### (b) 在 TQ0CCR0 寄存器设为 FFFFH 时的操作

若 TQ0CCR0 寄存器设为 FFFFH,则 16 位计数器计数到 FFFFH 为止。在下一个向上计数定时的同步下,计数器清零为 0000H。生成 INTTQ0CC0 信号,且 TOQ00 管脚输出反相。此时,不会生成溢出中断请求信号(INTTQ0OV),也不会把溢出标志(TQ0OPT0.TQ0OVF 位)设为 1。



### (c) 关于重写 TQ0CCR0 寄存器的注意点

要把 TQ0CCR0 寄存器的值变为一个较小的值,应停止计数一次,再改变设定值。若 TQ0CCR0 寄存器的值在计数过程中重写为较小的值,则 16 位计数器可能溢出。




当计数值大于  $D_2$  而小于  $D_1$  时,若 TQOCCR0 寄存器的值从  $D_1$  变为  $D_2$ ,则在重写 TQOCCR0 寄存器后,计数值会立即送给 OCCR0 缓冲寄存器。结果,用来比较的 16 位计数器的值是  $D_2$ 。

但是,因为计数值已经超过了 D<sub>2</sub>,所以 16 位计数器会一直向上计数到 FFFFH,溢出,然后从 0000H 开始 重新往上计数。当计数值和 D<sub>2</sub> 相符时,会生成 INTTQ0CC0 信号且 TOQ00 管脚输出反相。

因此,INTTQ0CC0 信号可能不会在原先预计的间隔时间"( $D_1 + 1$ )×计数时钟周期"或"( $D_2 + 1$ )×计数时钟周期"下产生,而会在"( $10000H + D_2 + 1$ )×计数时钟周期"的间隔下产生。

### (d) TQ0CCR1 至 TQ0CCR3 寄存器的运行

图 8-6 TQ0CCR1 至 TQ0CCR3 寄存器的配置




若 TQ0CCRk 寄存器的设定值小于 TQ0CCR0 寄存器的设定值,则 INTTQ0CCk 信号每周期生成一次。同时,TOPQ0k 管脚输出反相。

TOQ0k 管脚输出一个方波,其周期与 TOQ00 管脚输出的相同。

### **备注** k=1至3


图 8-7. Do1 ≥ Dk1 的时序图



若 TQ0CCRk 寄存器的设定值大于 TQ0CCR0 寄存器的设定值,则 16 位计数器的计数值不匹配 TQ0CCRk 寄存器的值。结果,不会生成 INTTQ0CCk 信号,TOQ0k 管脚的输出也不会改变。

### **备注** k=1至3

图 8-8. Do1 < Dk1 的时序图



### 8.5.2 外部事件计数模式(TQ0MD2 至 TQ0MD0 位 = 001)

在外部事件计数模式下,当 TQ0CTL0.TQ0CE 位设为 1 时,在外部事件计数输入的有效沿进行计数,且每次计数了指定数量的沿时都会生成一个中断请求信号(INTTQ0CC0)。不能使用 TQQ00 管脚。

通常,在外部事件计数模式下不使用 TQ0CCR1 至 TQ0CCR3 寄存器。

图 8-9 外部事件计数模式的配置





图 8-10 外部事件计数模式下的基本定时




当 TQ0CE 位设定为 1 时,16 位计数器的值从 FFFFH 清零为 0000H。计数器在每次检测到外部事件计数输入的有效沿时进行计数。另外,TQ0CCR0 寄存器的设定值传送给 CCR0 缓冲寄存器。

当 16 位计数器的计数值和 CCR0 缓冲寄存器的值相符时,16 位计数器清零为 0000H 且生成一个比较匹配中断请求信号(INTTQ0CC0)。

每当(TQ0CCR0 寄存器的设定值+1)次检测到外部事件计数输入的有效沿时,就会生成 INTTQ0CC0 信号。

### 图 8-11 外部事件计数模式下操作的寄存器设定(1/2)



### 图 8-11 外部事件计数模式下操作的寄存器设定(2/2)

# (f) TMQ0 捕捉/比较寄存器 0 (TQ0CCR0)

若 TQ0CCR0 寄存器设定为 Do ,则当达到外部事件计数的数目 (Do + 1)时,计数器清零,且生成一个比较匹配中断请求信号(INTTQ0CC0)。

### (g) TMQ0 捕捉/比较寄存器 1 至 3(TQ0CCR1 至 TQ0CCR3)

通常,在外部事件计数模式下不使用 TQ0CCR1 至 TQ0CCR3 寄存器。但是,TQ0CCR1 至 TQ0CCR3 寄存器的设定值会传送到 CCR1 至 CCR3 缓冲寄存器。当 16 位计数器的计数值与 CCR1 至 CCR3 缓冲寄存器的值匹配时,会产生比较匹配中断请求信号(INTTQ0CC1 至 INTTQ0CC3)。

因此,应利用中断屏蔽标志(TQ0CCMK1 至 TQ0CCMK3)屏蔽掉中断信号。


注意事项 当使用外部时钟作为计数时钟时,外部时钟只能从 TIQ00 管脚输入。此时,应将 TQ0IOC1.TQ0IS1 和 TQ0IOC1.TQ0IS0 位设定为 00 (捕捉触发输入 (TIQ00 管脚): 无沿检测)。

**备注** 在外部事件计数模式下,不使用 TMQ0 I/O 控制寄存器 1(TQ0IOC1)和 TMQ0 可选寄存器 0(TQ0OPT0)。

<R>

### (1) 外部事件计数模式操作流程

# 图 8-12 外部事件计数模式下的软件处理流程




### (2) 外部事件计数模式下的操作定时

- 注意事项 1. 在外部事件计数模式下,不要将 TQ0CCR0 寄存器设为 0000H。
  - 2. 在外部事件计数模式下,无法使用计时器输出。若利用外部事件计数输入进行计时器输出,应设置为间隔计时器模式,选择由外部事件计数输入启动的计数时钟的操作(TQ0CTL1.TQ0MD2 至TQ0CTL1.TQ0MD0 位 = 000, TQ0CTL1.TQ0EEE 位 = 1)。


#### (a) 在 TQ0CCR0 寄存器设为 FFFFH 时的操作

若 TQ0CCR0 寄存器设为 FFFFH,则每次检测到外部事件计数信号的有效沿时 16 位计数器都会计数到 FFFFH。与下一个计数定时同步,16 位计数器会清零为 0000H,并生成 INTTQ0CC0 信号。此时,不设定 TQ0OPT0.TQ0OVF 位。



# (b) 重写 TQ0CCR0 寄存器的注意点

要把 TQ0CCR0 寄存器的值变为一个较小的值,应停止计数一次,再改变设定值。若 TQ0CCR0 寄存器的值在计数过程中重写为较小的值,则 16 位计数器可能溢出。




当计数值大于  $D_2$  而小于  $D_1$  时,若 TQOCCR0 寄存器的值从  $D_1$  变为  $D_2$ ,则在重写 TQOCCR0 寄存器后,计数值会立即送给 OCCR0 缓冲寄存器。结果,与 16 位计数器相比较的值是  $D_2$ 。

但是,因为计数值已经超过了  $D_2$ ,所以 16 位计数器会一直向上计数到 FFFFH,溢出,然后从 0000H 开始 重新往上计数。当计数值匹配  $D_2$ 时,会生成 INTTQ0CC0 信号。

因此,INTTQ0CC0 信号可能不会在原先预计的"(D<sub>1</sub> + 1) 次"或"(D<sub>2</sub> + 1) 次"有效沿计数上生成,而可能在 "(10000H + D<sub>2</sub> + 1) 次"有效沿计数上生成。

# (c) TQ0CCR1 至 TQ0CCR3 寄存器的运行


图 8-13 TQ0CCR1 至 TQ0CCR3 寄存器的配置



若 TQ0CCRk 寄存器的设定值小于 TQ0CCR0 寄存器的设定值,则 INTTQ0CCk 信号每周期生成一次。

**备注** k=1至3


图 8-14. Do1 ≥ Dk1 的时序图



若 TQ0CCRk 寄存器的设定值大于 TQ0CCR0 寄存器的设定值,则因为 16 位计数器的计数值与 TQ0CCRk 寄存器的值不匹配,故不会产生 INTTQ0CCk 信号。

### **备注** k=1至3

图 8-15. Do1 < Dk1 的时序图



### 8.5.3 外部触发脉冲输出模式(TQ0MD2 至 TQ0MD0 位 = 010)

在外部触发脉冲输出模式下,当 TQ0CTL0.TQ0CE 位设为 1 时,16 位计时器/事件计数器 Q 等待触发。 当检测到一个外部触发输入信号的有效沿时,16 位计时器/事件计数器 Q 开始计数,且从 TOQ01 至 TOQ03 管脚输出一个 PWM 波形。

脉冲也可以通过生成软件触发来输出,而不是利用外部触发。在使用软件触发时,以 PWM 波形的一个周期作为其半周期的方波也可从 TOQ00 管脚输出。





图 8-16 外部触发脉冲输出模式的配置

### 图 8-17 外部触发脉冲输出模式的基本定时



当 TQ0CE 位设定为 1 时,16 位计时器/事件计数器 Q 等待触发。 当触发产生时,16 位计数器从 FFFFH 清零为0000H,同时开始计数,并从 TOQ0k 管脚输出一个 PWM 波形。若在计数运行中再次产生触发,则计数器清零为0000H 并重新开始。(TOQ00 管脚输出反相。在产生触发时,TOQ0k 管脚不管状态如何(高/低)都会输出一个高电平。)

PWM 波形的有效电平宽度、周期、占空比可计算如下。

有效电平宽度 = (TQ0CCRk 寄存器的设置值) × 计数时钟周期 周期 = (TQ0CCR0 寄存器的设置值 + 1) × 计数时钟周期 占空比 = (TQ0CCRK 寄存器的设置值) / (TQ0CCR0 寄存器的设置值 + 1)

当 16 位计数器在其计数值与 CCR0 缓冲寄存器的值匹配后进行下一次计数时,会生成比较匹配请求信号 INTTQ0CC0,且 16 位计数器清零为 0000H。当 16 位计数器的计数值与 CCRk 缓冲寄存器的值匹配时,会生成比较匹配中断请求信号 INTTQ0CCk。

当 16 位计数器的计数值与 CCR0 缓冲寄存器的值相符时, TQ0CCRm 寄存器设定的值就传送到 CCRm 缓冲寄存器,且 16 位计数器清零为 0000H。

外部触发输入信号的有效沿,或将软件触发(TQ0CTL1.TQ0EST 位)设为 1,都可当作触发。

**备注** k=1至3、m=0至3

图 8-18. 外部触发脉冲输出模式下工作的寄存器设定(1/3)






图 8-18. 外部触发脉冲输出模式下工作的寄存器设定(2/3)



### 图 8-18. 外部触发脉冲输出模式下工作的寄存器设定(3/3)

#### (d) (TMQ0 I/O 控制寄存器 2 (TQ0IOC2)



# (e) TMQ0 计数器读取缓冲寄存器(TQ0CNT)

16 位计数器的值可以通过读 TQ0CNT 寄存器来读取。

### (f) TMQ0 捕捉/比较寄存器 0 至 3 (TQ0CCR0 至 TQ0CCR3)

若 D<sub>0</sub> 设定给 TQ0CCR0 寄存器,D<sub>1</sub> 设定给 TQ0CCR1 寄存器,D<sub>2</sub>设定给 TQ0CCR2 寄存器,D₃D3 设定给 TQ0CCR3 寄存器,则 PWM 波形的周期和有效电平如下。

循环 =  $(D_0 + 1) \times$  计数时钟周期

TOQ01 管脚 PWM 波形有效电平宽度 = D1 × 计数时钟周期

TOQ02 管脚 PWM 波形有效电平宽度 = D2 × 计数时钟周期


TOQ03 管脚 PWM 波形有效电平宽度 = D3 × 计数时钟周期

# **备注 1.** 在外部触发脉冲输出模式下不使用 TMQ0 I/O 控制寄存器 1(TQ0IOC1)和 TMQ0 可选寄存器 0(TQ0OPT0)。


**2.** 通过写 TMQ0 捕捉/比较寄存器 1(TQ0CCR1)可以确认对 TMQ0 捕捉/比较寄存器 2(TQ0CCR2)和 TMQ0 捕捉/比较寄存器 3(TQ0CCR3)的更新。

### (1) 外部触发脉冲输出模式的操作流程

图 8-19 外部触发脉冲输出模式的软件处理流程(1/2)




## 图 8-19 外部触发脉冲输出模式的软件处理流程(2/2)



## (2) 外部触发脉冲输出模式操作定时

# (a) 在运行中改变脉冲宽度的注意点

要在计数器工作时改变 PWM 波形,应最后写 TQ0CCR1 寄存器。 应在检测到 INTTQ0CC0 信号之后写 TQ0CCR1 寄存器,之后重写 TQ0CCRk 寄存器。



为了将数据从 TQ0CCRM 寄存器传送到 CCRm 缓冲寄存器,必须写 TQ0CCR1 寄存器。

此时要改变 PWM 波形的周期和有效电平宽度,应首先将周期设定给 TQ0CCR0 寄存器,把有效电平宽度设定给 TQ0CCR2 和 TQ0CCR3 寄存器,再把有效电平设定给 TQ0CCR1 寄存器。

要只改变 PWM 波形的周期,应首先把周期设定给 TQ0CCR0 寄存器,然后将相同值写入 TQ0CCR1 寄存器。

要只改变 PWM 波形的有效电平宽度(占空比),应首先把有效电平设定给 TQ0CCR2 和 TQ0CCR3 寄存器,再把有效电平设定给 TQ0CCR1 寄存器。

要改变由 TOQ01 管脚输出的 PWM 波形的有效电平宽度(占空比),只需要设置 TQ0CCR1 寄存器。

要只改变由 TOQ02 和 TOQ03 管脚输出的 PWM 波形的有效电平宽度(占空比),应首先把有效电平宽度 设置给 TQ0CCR2 和 TQ0CCR3 寄存器,再把相同的值写入 TQ0CCR1 寄存器。


在数据写入 TQ0CCR1 寄存器后,写入 TQ0CCRM 寄存器的值会在 16 位计数器清零同步下传送到 CCRm 缓冲寄存器,并作为与 16 位计数器进行比较的值。

要在写入 TQ0CCR1 寄存器一次之后再次写 TQ0CCR0 至 TQ0CCR3 寄存器,应在 INTTQ0CC0 信号产生之后。否则,CCRm 缓冲寄存器的值可能变得没有定义,因为将数据从 TQ0CCRm 寄存器传送到 CCRm 缓冲寄存器的定时与写 TQ0CCRm 寄存器相冲突。


备注 m=0至3

## (b) PWM 波形的 0%/100%输出

要输出 0%波形,应将 TQ0CCRk 寄存器设置为 0000H。若 TQ0CCR0 寄存器的设置值为 FFFFH,则会周期性产生 INTTQ0CCK 信号。




要输出 100%波形,应将(TQ0CCR0 寄存器设置值+1)的值设置给 TQ0CCRk 寄存器。若 TQ0CCR0 寄存器的设置值为 FFFFH,则无法产生 100%输出。




# (c) 检测触发与匹配 CCRk 缓冲寄存器之间的冲突

若在 INTTQ0CCk 信号生成后立刻检测到触发,则 16 位计数器立刻清零为 0000H, TOQ0k 管脚的输出有效信号,计数器继续计数。结果,PWM 波形的无效时段缩短了。




若在 INTTQ0CCk 信号产生前瞬间检测到触发,则不会产生 INTTQ0CCk 信号,且 16 位计数器清零为 0000H,继续计数。TOQ0k 管脚的输出信号仍然有效。结果,PWM 波形的有效时段延长了。




## (d) 检测触发与匹配 CCR0 缓冲寄存器之间的冲突

若在 INTTQ0CC0 信号产生后瞬间检测到触发,则 16 位计数器清零为 0000H 且继续向上计数。因此,TOQ0k 管脚的有效时段延长的部分为从产生 INTTQ0CC0 信号到检测到触发的时间。




若在产生 INTTQ0CC0 信号之前瞬间检测到触发,则 INTTQ0CC0 信号不会产生。16 位计数器清零为 0000H, TOQ0k 管脚输出有效信号,计数器继续计数。结果,PWM 波形的无效时段缩短了。



# (e) 比较匹配中断请求信号(INTTQ0CCk)的产生定时

INTTQ0CCk 信号在外部触发脉冲输出模式下的产生定时与其它 INTTQ0CCk 信号的定时不同; 当 16 位计数器的计数值与 CCRk 缓冲寄存器的值匹配时,产生 INTTQ0CCk 信号。



通常,INTTQ0CCk 信号的产生与下一次向上计数同步,且在 16 位计数器的计数值与 CCRk 缓冲寄存器寄存器的值匹配之后。

但是,在外部触发脉冲输出模式下,其产生会提前一个时钟。这是因为,为了匹配改变 TOQ0k 管脚输出信号的定时,改变了该定时。

## 8.5.4 单次脉冲输出模式 (TQ0MD2 至 TQ0MD0 位 = 011)

在单次脉冲输出模式下,当 TQ0CTL0.TQ0CE 位设置为 1 时,16 位计时器/事件计数器 Q 等待触发。 当检测到外部触发输入的有效沿时,16 位计时器/事件计数器 Q 开始计数,并从 TQQ01 至 TQQ03 管脚输出一个单次脉冲。

除外部触发外,也可以生成软件触发来输出该脉冲。在使用软件触发时,TOQ00 管脚在 16 位计数器计数时输出有效电平,在计数器停止(等待触发)时输出无效电平。

图 8-20 单次脉冲输出模式的配置





图 8-21 单次脉冲输出模式的基本定时



当 TQ0CE 位设置为 1 时,16 位计时器/事件计数器 Q 等待触发。在产生触发时,16 位计数器从 FFFFH 清零为0000H,开始计数,并从 TOQ0k 管脚输出一个单次脉冲。在输出单次脉冲后,16 位计数器设置为 FFFFH,停止计数,等待触发。若正在输出单次脉冲时再次产生触发,则会忽略。

单次脉冲的输出延迟时间和有效电平宽度可计算如下。

输出延迟时间=(TQ0CCRk 寄存器的设置值)×计数时钟周期 有效电平宽度=(TQ0CCR0 寄存器的 – 设置值 TQ0CCRk 寄存器的设置值 + 1)×计数时钟周期

当 16 位计数器在其计数值与 CCR0 缓冲寄存器的值匹配之后进行计数时,会产生比较匹配中断请求信号 INTTQ0CC0。当 16 位计数器的计数值与 CCRk 缓冲寄存器的值匹配时,会生成比较匹配中断请求信号 INTTQ0CCk。 外部触发输入的有效沿或将软件触发(TQ0CTL1.TQ0EST 位)设置为 1,都可当作触发。

#### **备注** k=1至3

#### 图 8-22 单次脉冲输出模式下工作的寄存器设置(1/3)





图 8-22 单次脉冲输出模式下工作的寄存器设置(2/3)



## 图 8-22 单次脉冲输出模式下工作的寄存器设置 (3/3)

#### (e) TMQ0 计数器读取缓冲寄存器(TQ0CNT)

16位计数器的值可以通过读 TQ0CNT 寄存器来获取。

#### (f) TMQ0 捕捉/比较寄存器 0 至 3 (TQ0CCR0 至 TQ0CCR3)

若把  $D_0$  设置给 TQOCCRO 寄存器, $D_k$  设置给 TQOCCRK 寄存器,则单次脉冲的有效电平宽度和输出延迟时间如下。

有效电平宽度 = (Do - Dk + 1) × 计数时钟周期

输出延迟时间 = (Dk) × 计数时钟周期

注意事项 若 TQ0CCR1 寄存器中设置的值大于 TQ0CCRk 寄存器中设置的值,则即使在单次脉冲输出模式下也不会输出单次脉冲。


**备注 1.** 在单次脉冲输出模式下,不使用 TMQ0 I/O 控制寄存器 1 (TQ0IOC1) 和 TMQ0 可选寄存器 0 (TQ0OPT0)。

**2.** k = 1 至 3


<R>

# (1) 单次脉冲输出模式的操作流程

图 8-23 单次脉冲输出模式的软件处理流程(1/2)




# 图 8-23 单次脉冲输出模式的软件处理流程(2/2)



#### (2) 单次脉冲输出模式的操作定时

#### (a) 关于重写 TQ0CCRm 寄存器的注意点

要把 TQ0CCRm 寄存器的设置值改为较小的值,应停止计数一次,再改变设置值。若 TQ0CCR0 寄存器的值在计数过程中重写为较小的值,则 16 位计数器可能溢出。




当 TQ0CCR0 寄存器从 Doo 重写为 Do1, TQ0CCRk 寄存器从 Dk0 重写为 Dk1 时(其中 Doo > Do1, Dk0 > Dk1,若在 16 位计数器的计数值大于 Dk1 且小于 Dk0 时重写 TQ0CCRk 寄存器,若在计数值大于 Dk1 且小于 Dk0 时重写 TQ0CCRk 寄存器,若在计数值大于 Dk1 且小于 Dk0 时重写 TQ0CCR0 寄存器,则各设置值会在寄存器重写后立即反映出来,并与计数值进行比较。计数器向上计数到 FFFFH,再从 0000H 开始重新向上计数。当计数值与 Dk1 匹配时,计数器会产生 INTTQ0CCk 信号并使 TOQ0k 管脚产生高电平有效输出(assert)。当计数值与 Db1 匹配时,计数器产生 INTTQ0CC0 信号,使 TOQ0k 管脚输出低电平(deassert),并停止计数。

因此,计数器输出脉冲的延迟时间或有效期可能会与原先预计的单次脉冲的不同。

# **备注** k = 1 至 3

# (b) 比较匹配中断请求信号(INTTQ0CCk)的产生定时

INTTQ0CCk 信号在单次脉冲输出模式下的产生定时和其它 INTTQ0CCk 信号不同; 当 16 位计数器的计数 值与 TQ0CCRk 寄存器的值匹配时,INTTQ0CCk 信号会产生。



通常,当 16 位计数器在其计数值与 TQ0CCRk 寄存器的值匹配之后进行向上计数时,产生 INTTQ0CCk 信号。


但是,在单次脉冲输出模式下,会提早一个时钟产生。这是因为为了匹配 TOQ0k 管脚变化的定时而改变了定时。

**备注** k=1至3


## 8.5.5 PWM 输出模式 (TQ0MD2 至 TQ0MD0 位 = 100)

在 PWM 输出模式下,当 TQ0CTL0.TQ0CE 位设置为 1 时,从 TOQ01 至 TOQ03 管脚输出一个 PWM 波形。此外,一个以 PWM 波形的一个周期作为其半周期的脉冲从 TOQ00 管脚输出。

图 8-24 PWM 输出模式的配置



## 图 8-25 PWM 输出模式的基本定时



当 TQ0CE 位设置为 1 时,16 位计数器从 FFFFH 清零为 0000H,开始计数,并从 TOQ0K 管脚输出 PWM 波形。 PWM 波形的有效电平宽度、周期、占空比可计算如下。


有效电平宽度 = (TQ0CCRk 寄存器的设置值) × 计数时钟周期 周期 = (TQ0CCR0 寄存器的设置值 + 1) × 计数时钟周期 占空比 = (TQ0CCRK 寄存器的设置值) / (TQ0CCR0 寄存器的设置值 + 1)

在进行计数时,可通过重写 TQ0CCRM 寄存器来改变 PWM 波形。当 16 位计数器的计数值与 CCR0 缓冲寄存器的值匹配时,新写入的值会得到反映,且 16 位计数器清零为 0000H。


当 16 位计数器在其计数值与 CCR0 寄存器的值匹配之后进行向上计数时,会产生比较匹配中断请求信号 INTTQ0CC0,且 16 位计数器清零为 0000H。当 16 位计数器的计数值与 CCRk 缓冲寄存器的值匹配时,会生成比较匹配中断请求信号 INTTQ0CCk。

**备注** k=1至3、m=0至3

图 8-26. PWM 输出模式下工作的寄存器设定(1/3)



## 图 8-26. PWM 输出模式下工作的寄存器设定(2/3)



## 图 8-26. PWM 输出模式下工作的寄存器设定(3/3)

#### (f) TMQ0 捕捉/比较寄存器 0 至 3 (TQ0CCR0 至 TQ0CCR3)


若把  $D_0$  设置给 TQOCCR0 寄存器,  $D_k$  设置给 TQOCCR1 寄存器,则 PWM 波形的周期和有效电平如下。

循环 =  $(D_0 + 1) \times$  计数时钟周期 有效电平宽度 =  $D_k \times$  计数时钟周期


- **4.** 在 PWM 输出模式下不使用 TMQ0 I/O 控制寄存器 1(TQ0IOC1)和 TMQ0 可选寄存器 0(TQ0OPT0)。
  - **2.** 通过写 TMQ0 捕捉/比较寄存器 1(TQ0CCR1)可以确认对 TMQ0 捕捉/比较寄存器 2(TQ0CCR2)和 TMQ0 捕捉/比较寄存器 3(TQ0CCR3)的更新。

## (1) PWM 输出模式的操作流程

图 8-27 PWM 输出模式的软件处理流程(1/2)




## 图 8-27 PWM 输出模式的软件处理流程(2/2)



## (2) PWM 输出模式的操作定时

# (a) 在运行中改变脉冲宽度

要在计数器工作时改变 PWM 波形,应最后写 TQ0CCR1 寄存器。 应在检测到 INTTQ0CC1 信号后写 TQ0CCR1 寄存器,然后重写 TQ0CCRK 寄存器。



要把数据从 TQ0CCRm 寄存器传送到 CCRm 缓冲寄存器,必须写 TQ0CCR1 寄存器。

此时要改变 PWM 波形的周期和有效电平,应首先把周期设置给 TQ0CCR0 寄存器,把有效电平宽度设置给 TQ0CCR2 和 TQ0CCR3 寄存器,然后把一个有效电平宽度设置给 TQ0CCR1 寄存器。

要只改变 PWM 波形的有效电平宽度(占空比),应首先把有效电平设置给 TQ0CCR2 和 TQ0CCR3 寄存器,再把一个有效电平设置给 TQ0CCR1 寄存器。

要改变由 TOQ01 管脚输出的 PWM 波形的有效电平宽度(占空比),只需要设置 TQ0CCR1 寄存器。

要只改变由 TOQ02 和 TOQ03 管脚输出的 PWM 波形的有效电平宽度(占空比),应首先把有效电平宽度设置给 TQ0CCR2 和 TQ0CCR3 寄存器,再把相同的值写入 TQ0CCR1 寄存器。

在写入 TQ0CCR1 寄存器后,写入 TQ0CCRm 寄存器的值在 16 位计数器清零同步下传送到 CCRm 缓冲寄存器,并作为与 16 位计数器的值进行比较的值。


要只改变 PWM 波形的周期,应首先把一个周期设置给 TQ0CCR0 寄存器,再把相同的值写入 TQ0CCR1 寄存器。

要在写入 TQ0CCR1 寄存器一次之后再次写 TQ0CCR0 至 TQ0CCR3 寄存器,应在 INTTQ0CC0 信号产生之后。否则,CCRm缓冲寄存器的值可能变得无定义,因为从 TQ0CCRM 寄存器传送数据到 CCRm缓冲寄存器的定时与写 TQ0CCRm 寄存器相冲突。


**备注** m=0至3

## (b) PWM 波形的 0%/100%输出

要输出 0%波形,应将 TQ0CCRk 寄存器设置为 0000H。若 TQ0CCR0 寄存器的设置值为 FFFFH,则会周期性产生 INTTQ0CCK 信号。




要输出 100%波形,应将(TQ0CCR0 寄存器设置值+1)的值设置给 TQ0CCRk 寄存器。若 TQ0CCR0 寄存器的设置值为 FFFFH,则无法产生 100%输出。



# (c) 比较匹配中断请求信号(INTTQ0CCk)的产生定时

INTTQ0CCk 信号在 PWM 输出模式下的产生定时和其它 INTTQ0CCk 信号不同; 当 16 位计数器的计数值与 TQ0CCRk 寄存器的值匹配时,INTTQ0CCk 信号会产生。



通常,在 16 位计数器的计数值与 TQ0CCRk 寄存器的值匹配之后的下一次向上计数的同步下,会产生 INTTQ0CCk 信号。


但是,在 PWM 输出模式下,会提早一个时钟产生。这是因为为了匹配 TOQ0k 管脚输出信号的变化定时而改变了定时。

# 8.5.6 自由运行计时器模式(TQ0MD2 至 TQ0MD0 位 = 101)

在自由运行计时器模式下,当 TQ0CTL0.TQ0CE 位设置为 1 时,16 位计时器/事件计数器 Q 开始计数。此时,TQ0CCRm 寄存器可用作比较寄存器或捕捉寄存器,由 TQ0OPT0.TQ0CCS0 和 TQ0OPT0.TQ0CCS1 位的设置决定。

备注 m=0至3


图 8-28 自由运行计时器模式的配置



当 TQ0CE 位设置为 1 时,16 位计时器/事件计数器 Q 开始计数,且 TQQ00 至 TQQ03 管脚的输出信号反相。当 16 位计数器的计数值此后与 TQ0CCRm 寄存器的设置值匹配时,产生一个比较匹配中断请求信号(INTTQ0CCm),且 TQQ0m 管脚的输出信号反相。

16 位计数器继续计数且与计数时钟同步。当它向上计数到 FFFFH 时,会在下个时钟产生一个溢出中断请求信号(INTTQOOV),清零为 0000H,继续计数。此时,溢出标志( TQ0OPT0.TQ0OVF 位)也被设置为 1。 通过软件运行 CLR 指令可把溢出标志清为 0。

在进行计数时,可重写 TQ0CCRm 寄存器。若进行重写,则新的值会在重写时反映出来,并与计数值进行比较。



INTTQ0CC3 信号 TOQ03 管脚输出 INTTQ0OV 信号

TQ0OVF 位

图 8-29 自由运行计时器模式的基本定时(比较功能)

由CLR指令清0 由CLR指令清0 由CLR指令清0

当 TQ0CE 位设置为 1 时,16 位计数器开始计数。当检测到输入 TIQ0m 管脚的有效沿时,16 位计数器的计数值就存储在 TQ0CCRm 寄存器中,且生成一个捕捉中断请求信号(INTTQ0CCm)。

16 位计数器继续计数且与计数时钟同步。当它向上计数到 FFFFH 时,会在下个时钟产生一个溢出中断请求信号 (INTTQOOV),清零为 0000H,继续计数。此时,溢出标志(TQOOVF位)也被设置为 1。 通过软件运行 CLR 指令可把溢出标志清为 0。






图 8-30 自由运行计时器模式的基本定时(捕捉功能)

## 图 8-31 自由运行计时器模式的寄存器设置(1/3)



## 图 8-31 自由运行计时器模式的寄存器设置(2/3)



## 图 8-31 自由运行计时器模式的寄存器设置(3/3)

# (e) (TMQ0 I/O 控制寄存器 2 (TQ0IOC2) TQ0EES1 TQ0EES0 TQ0ETS1 TQ0ETS0 TQ0IOC2 0/1 选择外部时间计数 输入的有效沿 (f) TMQ0 可选寄存器 0 (TQ0OPT0) TQ0CCS3 TQ0CCS2 TQ0CCS1 TQ0CCS0 TQ00VF TQ0OPT0 0/1 0/1 0/1 0/1 0/1 0 0 0 - 溢出标志 指定如果TQ0CCR0寄存器 功能作为捕捉或比较寄存器 指定如果TQ0CCR1 寄存器 功能作为捕捉或比较寄存器 指定如果TQ0CCR2 寄存器 功能作为捕捉或比较寄存器 指定如果TQ0CCR3 寄存器 功能作为捕捉或比较寄存器 (g) TMQ0 计数器读取缓冲寄存器(TQ0CNT) 16位计数器的值可以通过读 TQ0CNT 寄存器来读取。 (h) TMQ0 捕捉/比较寄存器 0 至 3 (TQ0CCR0 至 TQ0CCR3) 根据 TQ0OPT0.TQ0CCSm 位的设置,这些寄存器可以用作捕捉寄存器或比较寄存器。 当寄存器用作捕捉寄存器时,在检测到输入 TIQ0m 管脚的有效沿时,会存储 16 位计数器的计数值。 当寄存器用作比较寄存器时,若把 Dm 设置给 TQ0CCRM 寄存器,则当计数器达到(Dm + 1)时会产生 INTTQ0CCm 信号,且 TOQ0m 管脚的输出信号反相。


备注

m = 0 至 3


## (1) 自由运行计时器模式的操作流程

## (a) 当捕捉/比较寄存器用作比较寄存器时

图 8-32 自由运行计时器模式的软件处理流程(比较功能)(1/2)




## ● 图 8-32 自由运行计时器模式的软件处理流程(比较功能)(2/2)




## (b) 当捕捉/比较寄存器用作捕捉寄存器时

图 8-33 自由运行计时器模式的软件处理流程(捕捉功能)(1/2)




# 图 8-33 自由运行计时器模式的软件处理流程(捕捉功能)(2/2)



# (2) 自由运行计时器模式的操作定时

# (a) 比较寄存器的时间间隔操作

当 16 位计时器/事件计数器 Q 用作间隔计时器、TQ0CCRm 寄存器用作比较寄存器时,有必要利用软件处理设置一个比较值,在每次检测到 INTTQ0CCm 信号时产生下一个中断请求信号。



在自由运行计时器模式下进行时间间隔操作时,两个间隔可以用一个信道设置。

要进行时间间隔操作,必须在(当检测到 INTTQ0CCm 信号时执行的)中断服务中重置相应的 TQ0CCRm 寄存器。

重置 TQ0CCRm 寄存器的设置值可由下式计算,其中 "Dm" 是间隔时段。

比较寄存器缺省值: Dm - 1


第二次及以后设置给比较寄存器的值: 之前的设置值 + Dm

(若计算结果大于 FFFFH,则从结果中减去 10000H 并将此值设置给寄存器。)

**备注** m=0至3

# (b) 捕捉寄存器的脉宽测量

在用 TQ0CCRm 寄存器作为捕捉寄存器进行脉宽测量时,需要用软件处理在每次检测到 INTTQ0CCm 信号时读取捕捉寄存器,及计算时间间隔。




在自由运行计时器模式下执行脉宽测量时,四个脉冲宽度可以用一个信道测量。

要测量脉冲宽度的话,可以通过读取 TQ0CCRn 寄存器在 INTTQ0CCm 信号同步下的值,再计算读取值与 先前读取值之间的差值算得脉冲宽度。

**备注** m = 0 至 3

# (c) 使用两个(或更多)捕捉寄存器时的溢出处理


在使用两个捕捉寄存器时,必须对溢出标志小心处理。首先,如下所示,是一个不正确处理的例子。




在使用两个捕捉寄存器时,若溢出标志由一个捕捉寄存器清为 0,则另一个捕捉寄存器可能不会得到正确的脉冲宽度。

在使用两个捕捉寄存器时,使用软件。关于如何使用软件,示例如下。

(1/2)






- 注 TQ00VF0 和 TQ00VF1 标志由软件在内部 RAM 上设置。
- <1> 读取 TQ0CCR0 寄存器(TIQ00 管脚输入设置的缺省值)。
- <2> 读取 TQ0CCR1 寄存器(TIQ01 管脚输入设置的缺省值)。
- <3> 出现溢出。在溢出中断服务中将 TQ0OVF0 和 TQ0OVF1 标志设置为 1,并把溢出标志清为 0。
- <4> 读取 TQ0CCR0 寄存器。
  - 读取 TQ0OVF0 标志。若 TQ0OVF0 标志为 1,则将其清为 0。
  - 因为 TQ0OVF0 标志为 1, 所以脉冲宽度可以用 (10000H + Do1 Doo)计算。
- <5> 读取 TQ0CCR1 寄存器。


读取 TQ0OVF1 标志。若 TQ0OVF1 标志为,则将其清零为 0 (TQ0OVF0 标志在<4>中清零,TQ0OVF1 标志仍然是 1)。

因为 TQ0OVF0 标志为 1, 所以脉冲宽度可以用 (10000H + D11 - D10)计算(正确)。

<6> 同 <3>

(2/2)





注 TQ0OVF0 和 TQ0OVF1 标志由软件在内部 RAM 上设置。

- <1> 读取 TQ0CCR0 寄存器(TIQ00 管脚输入设置的缺省值)。
- <2> 读取 TQ0CCR1 寄存器(TIQ01 管脚输入设置的缺省值)。
- <3> 出现溢出。无软件操作。
- <4> 读取 TQ0CCR0 寄存器。

读溢出标志。若溢出标志为 1,则只把 TQ0OVF1 标志设置为 1,并把溢出标志清为 0。因为溢出标志为 1,所以脉冲宽度可以用(10000H + Do1 - Doo)计算。

<5> 读取 TQ0CCR1 寄存器。

读溢出标志。因为溢出标志在<4>中清零了,所以读取 0。


读取 TQ0OVF1 标志。若 TQ0OVF1 标志为 1,则将其清为 0。

因为 TQ0OVF0 标志为 1, 所以脉冲宽度可以用 (10000H + D11 - D10)计算(正确)。

<6> 同 <3>

# (d) 长捕捉触发间隔的溢出处理

若脉冲宽度大于 16 位计数器的一个周期,则必须小心,因为从首个到下一个捕捉触发之间可能出现不止一次溢出。首先,如下所示,是一个不正确处理的例子。



对于自由运行计时器模式下的长脉冲宽度,可能出现下列问题。

- <1> 读取 TQ0CCRm 寄存器(TIQ0m 管脚输入设置的缺省值)。
- <2> 出现溢出。无软件操作。
- <3> 再次出现溢出。无软件操作。
- <4> 读取 TQ0CCRm 寄存器。


读溢出标志。若溢出标志为 1,将其清为 0。

因为溢出标志为 1, 所以脉冲宽度可以用 (10000H + Dm1 - Dm0)计算(不正确)。

实际上,脉冲宽度一定是 (20000H + Dm1 - Dm0),因为出现两次溢出。

若长捕捉触发间隔时发生了两次或更多次溢出,则可能无法获得正确的脉冲宽度。

对于长捕捉触发间隔,应减慢计数时钟以延长 **16** 位计数器的一个周期,或者使用软件。关于如何使用软件,示例如下。



- 注 溢出计数器由软件在内部 RAM 上任意设置。
- <1> 读取 TQ0CCRm 寄存器(TIQ0m 管脚输入设置的缺省值)。
- <2> 出现溢出。增大溢出计数器的值,并在溢出中断服务中把溢出标志清为0。
- <3> 再次出现溢出。增大(+1)溢出计数器的值,并在溢出中断服务中把溢出标志清为0。
- <4> 读取 TQ0CCRm 寄存器。

读取溢出计数器。


→ 当溢出计数器为"N"时, 脉冲宽度可用 (N × 10000H + Dm1 – Dm0)。

在本例中,脉冲宽度为 (20000H + Dm1 - Dm0),因为溢出出现了两次。

溢出计数器清零(0H)。

# (e) 溢出标志清零

通过用 CLR 指令将 TQ0OVF 位清为 0 及把 8 位数据 (0 位为 0) 写入 TQ0OPT0 寄存器,可以把溢出标志清为 0。要准确检测溢出,应读取 TQ0OVF 位(当它为 1 时),再用位操作指令将溢出标志清零。



要将溢出标志清为 0,应读取溢出标志来检查它是否设置为 1,并用 CLR 指令把它清零。若在未检查标志是 否为 1 的情况下把 0 写入溢出标志中,则溢出的设置信息可能因为写入 0 而被清除(上图中的(ii))。因此,即使实际发生了溢出,软件也可能会判断为无溢出。

若在用 CLR 指令将溢出标志清为 0 时,CLR 指令的执行与出现的一次溢出相冲突,则溢出标志即使在清零指令执行后也会保持设置状态。

# 8.5.7 脉宽测量模式 (TQ0MD2 至 TQ0MD0 位 = 110)

在脉宽测量模式下,当 TQ0CTL0.TQ0CE 位设置为 1 时,16 位计时器/事件计数器 Q 开始计数。 每次检测到输入 TIQ0m 管脚的有效沿时,16 位计数器的计数值就存储在 TQ0CCRm 寄存器中,且16 位计数器清零为0000H。


通过在捕捉中断请求信号(INTTQ0CCm)出现后读TQ0CCRm寄存器,可以测量有效沿的间隔。

选择 TIQ00 至 TIQ03 管脚之一作为捕捉触发输入管脚。将 TQ0IOC1 寄存器用于未使用管脚,指定为"无沿检测"。

在用外部时钟作为计数时钟时,测量 TIQ0k 管脚的脉冲宽度,因为外部时钟固定在 TIQ00 管脚上。此时,应将 TQ0IOC1.TQ0IS1 和 TQ0IOC1.TQ0IS0 位清零为 00(捕捉触发输入(TIQ00 管脚): 无沿检测)。

**备注** m=0至3 k=1至3

图 8-34 脉宽测量模式的配置






图 8-35 脉宽测量模式的基本定时

当 TQ0CE 位设置为 1 时,16 位计数器开始计数。此后检测到输入 TIQ0m 管脚的有效沿时,16 位计数器的计数值存储在 TQ0CCRm 寄存器中,16 位计数器清零为 0000H,并生成一个捕捉中断请求信号(INTTQ0CCm)。 脉冲宽度计算如下。

脉冲宽度= 捕捉值 × 计数时钟周期


若尽管 16 位计数器向上计数到 FFFFH,但有效沿没有输入 TIQ0m 管脚,则在下个计数时钟会产生一个溢出中断请求信号(INTTQ0OV),且计数器清零为 0000H 并继续计数。此时,溢出标志( TQ0OPT0.TQ0OVF 位)也被设置为 1。 通过软件执行 CLR 指令将溢出标志清为 0。

若溢出标志设置为1,则脉冲宽度可计算如下。

脉冲宽度 =  $(10000H \times TQ00VF 位设置 (1) 计数+ 捕捉值) \times 计数时钟周期$ 


备注 m=0至3

# 图 8-36 脉宽测量模式的寄存器设置 (1/2)



# 图 8-36 脉宽测量模式的寄存器设置(2/2)

# (e) TMQ0 可选寄存器 0 (TQ0OPT0)



(f) TMQ0 计数器读取缓冲寄存器(TQ0CNT)

16位计数器的值可以通过读 TQ0CNT 寄存器来读取。

(g) TMQ0 捕捉/比较寄存器 0 至 3 (TQ0CCR0 至 TQ0CCR3)


这些寄存器在检测到输入 TIQ0m 管脚的有效沿时存储 16 位计数器的计数值。

**备注** 1. 在脉宽测量模式下不使用 TMQ0 I/O 控制寄存器 0(TQ0IOC0)。

**2.** m = 0 至 3

# (1) 脉宽测量模式的操作流程


# 图 8-37 脉宽测量模式的软件处理流程



# (2) 脉宽测量模式的操作定时

# (a) 溢出标志清零

通过用 CLR 指令将 TQ0OVF 位清为 0 及把 8 位数据 (0 位为 0) 写入 TQ0OPT0 寄存器,可以把溢出标志 清为 0。要准确检测溢出,应读取 TQ0OVF 位(当它为 1 时),再用位操作指令将溢出标志清零。



要将溢出标志清为 0,应读取溢出标志来检查它是否设置为 1,并用 CLR 指令把它清零。若在未检查标志是 否为 1 的情况下把 0 写入溢出标志中,则溢出的设置信息可能因为写入 0 而被清除(上图中的(ii))。因此,即使实际发生了溢出,软件也可能会判断为无溢出。

若在用 CLR 指令将溢出标志清为 0 时,CLR 指令的执行与出现的一次溢出相冲突,则溢出标志即使在清零指令执行后也会保持设置状态。

# 8.5.8 计时器输出操作

下表展示了 TOQ00 至 TOQ03 管脚的操作和输出电平。

# 表 8-6 各模式下的计时器输出控制

运行模式	TOQ00 管脚	TOQ01 管脚	TOQ02 管脚	TOQ03 管脚
间隔计时器模式	方波输出			
外部事件计数模式	方波输出		-	
外部触发脉冲输出模式	方波输出	外部触发脉冲输出	外部触发脉冲输出	外部触发脉冲输出
单次脉冲输出模式		单次脉冲输出	单次脉冲输出	单次脉冲输出
PWM 输出模式		PWM 输出	PWM 输出	PWM 输出
自由运行计时器模式	方波输出(仅当使用比	较功能时)		
脉宽测量模式			_	

# 表 8-7 在计时器输出控制位控制下的 TOQ00 至 TOQ03 管脚的真值表


TQ0IOC0.TQ0OLm 位	TQ0IOC0.TQ0OEm 位	TQ0CTL0.TQ0CE 位	TOQ0m 管脚的电平
0	0	×	低电平输出
	1	0	低电平输出
		1	计数开始前瞬间为低电平,计数开始后为高电平
1	0	×	高电平输出
	1	0	高电平输出
		1	计数开始前瞬间为高电平,计数开始后为低电平

**备注** m=0至3

# 8.6 注意事项

# (1) 捕捉操作

在使用捕捉操作且选用慢时钟作为计数时钟时,若捕捉触发在 TQ0CE 位设置为 1 之后立即输入,FFFFH(而非 0000H)会在 TQ0CCR0、 TQ0CCR1、 TQ0CCR2、 和 TQ0CCR3 寄存器中被捕捉。



# 第9章16位间隔计时器M(TMM)

# 9.1 概述

- 时间间隔功能
- 可选8个时钟
- 16 计数器×1

(16 位计数器在计时器计数工作时不能读取。)

- 比较寄存器×1 (比较寄存器在计时器计数工作时不能读取。)
- 比较匹配中断×1

计时器 M 仅支持清零&开始模式。不支持自由运行计时器模式。


# 9.2 配置

TMM0包含下列硬件。

表 9-1 TMM0 的配置

项目	配置
计时器寄存器	16 位计数器
寄存器	TMM0 比较寄存器 0(TM0CMP0)
控制寄存器	TMM0 控制寄存器 0(TM0CTL0)

图 9-1 TMM0 的框图



# (1) 16 位计数器

这是一个对内部时钟进行计数的 16 位计数器。

16位计数器不能读写。

#### (2) TMM0 比较寄存器 0 (TM0CMP0)


TM0CMP0 寄存器为 16 位比较寄存器。

该寄存器可以以16位为单位进行读写。

复位设置使此寄存器为 0000H。

总是可以用软件将相同的值写入 TM0CMP0 寄存器。

当 TM0CTL0.TM0CE 位= 1 时禁止 TM0CMP0 寄存器的重写。



# 9.3 寄存器

# (1) TMM0 控制寄存器(TM0CTL0)

TMOCTLO 寄存器为 8 位寄存器,控制 TMM0 工作。

该寄存器可进行8位或1位读写。

复位设置使此寄存器为 00H。

总是可以用软件将相同值写入 TM0CTL0 寄存器。

复位后: 00H R/W 地址: FFFFF690H

TM0CTL0

<7>	6	5	4	3	2	1	0
TM0CE	0	0	0	0	TM0CKS2	TM0CKS1	тмоскѕо

TM0CE	内部时钟操作允许/禁止规格
0	TMM0操作禁止(16位计数器异步复位)停止时钟应用操作。
1	允许TMM0操作。 开始时钟应用操作。 开始TMM0操作。

用于TMM0的内部时钟控制和内部电路复位与TM0CE位异步进行。 当TM0CE位被清0时,TMM0的内部时钟被禁止(固定为低电平) 并且16位计数器被异步复位。

TM0CKS2	TM0CKS1	TM0CKS0	计数时钟选择
0	0	0	fxx
0	0	1	fxx/2
0	1	0	fxx/4
0	1	1	fxx/64
1	0	0	fxx/512
1	0	1	INTWT
1	1	0	f <sub>R</sub> /8
1	1	1	fx⊤

注意事项 1. 应在 TM0CE 位= 0 时设定 TM0CKS2 至 TM0CKS0 位。 在将 TM0CE 的值从 0 改为 1 时,不可能同时设置 TM0CKS2 至 TM0CKS0 位的值。

2. 一定要把 3 至 6 位清为"0"。

**备注** fxx: 主时钟频率

fr: 内部振荡时钟频率

fxT: 副时钟频率


# 9.4 操作


注意事项 不要将 TM0CMP0 寄存器设置为 FFFFH。

# 9.4.1 间隔计时器模式

在间隔计时器模式下,若TMOCTLO.TMOCE 位设置为1,则会以指定间隔生成中断请求信号(INTTM0EQ0)。

图 9-2 间隔计时器的配置





当 TM0CE 位设置为 1 时,16 位计数器在与计数时钟同步时其值从 FFFFH 清零为 0000H,且计数器开始计数。


当 16 位计数器的计数值和 TM0CMP0 缓冲寄存器的值匹配时,16 位计数器清零为 0000H 且生成一个比较匹配中断请求信号(INTTM0EQ0)。

时间间隔可用下式计算。

时间间隔 = (TM0CMP0 寄存器的设置值 + 1) × 计数时钟周期

# 图 9-4 间隔计时器模式操作的寄存器设置

# (a) TMM0 控制寄存器 0 (TM0CTL0)




# (b) TMM0 比较寄存器 0 (TM0CMP0)

若 TM0CMP0 寄存器设置为 D,则时间间隔如下。

间隔 = (D + 1) × 计数时钟周期

# (1) 间隔计时器模式工作流程

# 图 9-5 间隔计时器模式的软件处理流程




# (2) 间隔计时器模式的操作定时

# 注意事项 不要将 TM0CMP0 寄存器设置为 FFFFH。


# (a) 在 TM0CMP0 寄存器设置为 0000H 时的操作

若 TM0CMP0 寄存器设置为 0000H,则在每个计数时钟上都会生成 INTTM0EQ0 信号。 16 位计数器的值总是 0000H。



#### (b) 在 TM0CMP0 寄存器设置为 N 时的操作

若 TM0CMP0 寄存器设置为 N,则 16 位计数器向上计数到 N。 在下一个向上计数计时的同步下,计数器清零为 0000H,且产生 INTTM0EQ0 信号。



# 9.4.2 注意事项

(1) 16 位计数器在 TM0CTL0.TM0CE 位设置为 1 后开始计数最多需要下列时间,由选择的计数时钟决定。

选择的计数时钟	计数开始前的最长时间
fxx	2/fxx
fxx/2	6/fxx
fxx/4	24/fxx
fxx/64	128/fxx
fxx/512	1024/fxx
INTWT	INTWT 信号的第二个上升边缘
fr/8	16/f <sub>R</sub>
fхт	2/fхт

(2) 当 TMM0 在工作时禁止重写 TM0CMP0 和 TM0CTL0 寄存器。 若在 TM0CE 位为 1 时重写这些寄存器,则无法保证操作的进行。 若由于失误进行了重写,则应将 TM0CTL0.TM0CE 位清为 0,并重新设置寄存器。

# 第 10 章 钟表计时器功能

# 10.1 功能

钟表计时器具有下列功能。


- 钟表定时器: 利用主时钟或副时钟以 0.5 或 0.25 秒的时间间隔产生中断请求信号(INTWT)。
- 间隔计时器: 以设置的时间间隔产生中断请求信号(INTWTI)。

钟表计时器功能和间隔计时器功能可同时使用。

# 10.2 配置

钟表计时器的框图如下所示。

图 10-1 钟表计时器的框图



#### (1) 时钟控制

当钟表计时器工作在主时钟下时,这个模块控制工作时钟(fx)的提供和停止。

#### (2) 3 位预分频器

此预分频器对 fx 进行分频,产生 fx/2、fx/4 或 fx/8。

# (3) 8 位计数器

此8位计数器对源时钟(fBGCS)进行计数。

#### (4) 11 位预分频器

此预分频器对 fw 进行分频,产生 fw/ $2^4$  至 fw/ $2^{11}$  的时钟。

#### (5) 5 位计数器

此计数器对  $f_w$ 或  $f_w/2^9$ 进行计数,并以  $2^4/f_w$ 、  $2^5/f_w$ 、  $2^{12}/f_w$ 、 or  $2^{14}/f_w$ 的时间间隔产生钟表计时器中断请求信号。

#### (6) 选择器

钟表计时器有下列五个选择器。

- 选择 fx、fx/2、fx/4或 fx/8 中的一个作为钟表计时器源时钟的选择器
- 选择主时钟 (fx) 或副时钟 (fxт) 作为钟表计时器时钟的选择器
- 选择 fw 或 fw/29 作为 5 位计数器计数时钟频率的选择器
- 选择 2<sup>4</sup>/fw、2<sup>13</sup>/fw、2<sup>5</sup>/fw、或 2<sup>14</sup>/fw 作为 INTWT 信号产生时间间隔的选择器
- 选择  $2^4$ /fw 至  $2^{11}$ /fw 作为间隔计时器中断请求信号(INTWTI)产生时间间隔的选择器

#### (7) PRSCM 寄存器

这是一个设置间隔时间的8位比较寄存器。

#### (8) PRSM 寄存器

此寄存器控制对钟表计时器的时钟供应。

#### (9) WTM 寄存器

这是一个8位寄存器,控制钟表计时器/间隔计时器的工作,并设置中断请求信号发生间隔。

# 10.3 控制寄存器

钟表计时器含有下列寄存器。

- 预分频器模式寄存器 0 (PRSM0)
- 预分频器比较寄存器 0 (PRSCM0)
- 钟表计时器工作模式寄存器(WTM)

# (1) 预分频器模式寄存器 0 (PRSM0)

PRSM0 寄存器控制钟表计时器计数时钟的发生。 该寄存器可进行 8 位或 1 位读写。 复位设置使此寄存器为 00H。

复位后: 00H R/W 地址: FFFFF8B0H

PRSM0

7	6	5	<4>	3	2	1	0
0	0	0	BGCE0	0	0	BGCS01	BGCS00

BGCE0	允许主系统时钟操作
0	不允许
1	允许

BGCS01	BGCS00	选择监视计时器源系统时钟 (fecs)			
			5 MHz	4 MHz	
0	0	fx	200 ns	250 ns	
0	1	fx/2	400 ns	500 ns	
1	0	fx/4	800 ns	1 μs	
1	1	fx/8	1.6 μs	2μs	

注意事项 1. 不要在钟表计时器工作期间改变 BGCS00 和 BGCS01 位的值。

- 2. 应在将 BGCE0 位设置为 1 前设置 PRSM0 寄存器。
- 3. 应根据所用的主时钟频率设置 PRSM0 和 PRSCM0 寄存器,以获得 32.768 kHz 的 farg 频率。

# (2) 预分频器比较寄存器 0 (PRSCM0)

PRSCM0 寄存器为 8 位比较寄存器。 该寄存器可以以 8 位为单位进行读写。 复位设置使此寄存器为 00H。

复位后: 00H R/W 地址: FFFF8B1H

7 6 5 4 3 2 1 0

PRSCM07 PRSCM06 PRSCM05 PRSCM04 PRSCM03 PRSCM02 PRSCM01 PRSCM00

注意事项 1. 不要在钟表计时器工作期间重写 PRSCM0 寄存器。

- 2. 应在将 PRSM0.BGCE0 位设置为 1 前设置 PRSCM0 寄存器。
- 3. 应根据所用的主时钟频率设置 PRSM0 和 PRSCM0 寄存器, 以获得 32.768 kHz 的 ferc 频率。

fBRG 的计算如下所示。

PRSCM0

 $f_{BRG} = f_{BGCS}/2N$ 

备注 faccs: 由 PRSMO 寄存器设置的钟表计时器源时钟

N: PRSCM0 寄存器的设置值=1 至 256

但是, 只有当 PRSCM0 寄存器设置为 00H 时, N=256。

# (3) 钟表计时器工作模式寄存器(WTM)

WTM 寄存器允许或禁止钟表计时器的计数时钟及其工作,设置预分频器的间隔时间,控制 5 位计数器的工作,设置监视标志的设置时间。

应在设置 WTM 寄存器前设置 PRSM0 寄存器。

该寄存器可进行8位或1位读写。

复位设置使此寄存器为 00H.

(1/2)

复位后: 00H R/W 地址: FFFFF680H

WTM7	WTM6	WTM5	WTM4	预分频器的间隔时间的选择
0	0	0	0	$2^4$ /fw (488 $\mu$ s: fw = fxT)
0	0	0	1	$2^{5}/\text{fw}$ (977 $\mu$ s: fw = fxT)
0	0	1	0	2 <sup>6</sup> /fw (1.95 ms: fw = fxT)
0	0	1	1	$2^{7}$ /fw (3.91 ms: fw = fxT)
0	1	0	0	28/fw (7.81 ms: fw = fxt)
0	1	0	1	2 <sup>9</sup> /fw (15.6 ms: fw = fxT)
0	1	1	0	$2^{10}/\text{fw}$ (31.3 ms: fw = fxT)
0	1	1	1	$2^{11}/f_W$ (62.5 ms: $f_W = f_{XT}$ )
1	0	0	0	$2^4$ /fw (488 $\mu$ s: fw = f <sub>BRG</sub> )
1	0	0	1	$2^{5}$ /fw (977 $\mu$ s: fw = f <sub>BRG</sub> )
1	0	1	0	2 <sup>6</sup> /fw (1.95 ms: fw = f <sub>BRG</sub> )
1	0	1	1	$2^{7}$ /fw (3.90 ms: fw = f <sub>BRG</sub> )
1	1	0	0	28/fw (7.81 ms: fw = farg)
1	1	0	1	2 <sup>9</sup> /fw (15.6 ms: fw = f <sub>BRG</sub> )
1	1	1	0	2 <sup>10</sup> /fw (31.2 ms: fw = f <sub>BRG</sub> )
1	1	1	1	2 <sup>11</sup> /fw (62.5 ms: fw = f <sub>BRG</sub> )

(2/2)

WTM7	WTM3	WTM2	监视标志的设定时间的选择
0	0	0	$2^{14}$ /fw (0.5 s: fw = fx $\tau$ )
0	0	1	2 <sup>13</sup> /fw (0.25 s: fw = fxt)
0	1	0	2 <sup>5</sup> /fw (977 μs: fw = fxτ)
0	1	1	$2^4$ /fw (488 $\mu$ s: fw = fx $\tau$ )
1	0	0	2 <sup>14</sup> /fw (0.5 s: fw = f <sub>BRG</sub> )
1	0	1	2 <sup>13</sup> /fw (0.25 s: fw = f <sub>BRG</sub> )
1	1	0	2 <sup>5</sup> /fw (977 μs: fw = fвrs)
1	1	1	$2^4$ /fw (488 $\mu$ s: fw = f <sub>BRG</sub> )

WTM1	5位计数器操作的控制
0	操作停止后清除
1	开始

WTM0	允许监视计时器操作
0	停止操作(清除预分频器和5位计数器)
1	操作允许

# 注意事项 应在 WTM0 和 WTM1 位均为 0 时重写 WTM2 至 WTM7 位。

**备注 1.** fw: 钟表计时器时钟频率

**2.** 括号中的值适用于 fw = 32.768 kHz 下的工作

# 10.4 操作

#### 10.4.1 用作钟表计时器

钟表计时器以固定的时间间隔产生中断请求信号(INTWT)。钟表计时器以 0.25 或 0.5 秒的时间间隔在副时钟 (32.768 kHz) 或主时钟下运行。

当 WTM.WTM1 和 WTM.WTM0 位设置为 11 时,计数操作开始。 当 WTM0 位清为 0 时,11 位预分频器和 5 位计数器清零,计数操作停止。

在同时用作间隔计时器的情况下,钟表计时器的时间调整可先将 WTM1 位清为 0,再将 5 位计数器清零。此时,钟表计时器可能会出现 15.6 ms 的误差,但间隔计时器不受影响。

若用主时钟作为钟表计时器的计数时钟,应利用 PRSM0.BGCS01 和 BGCS00 位设置计数时钟,利用 PRSCM0 寄存器设置 8 位比较值,并将钟表计时器的计数时钟频率 (fBRG) 设置为 32.768 kHz。

当 PRSM0.BGCE0 位设置为(1)时, fBRG 被提供给钟表计时器。

fBRG 可用下式计算。

$$f_{BRG} = f_X/(2^{m+1} \times N)$$

要将 fare 设置为 32.768 kHz,应进行下列计算并设置 BGCS01 和 BGCS00 位及 PRSCM0 寄存器。

<1> 设置 N = fx/65,536. 设置 m = 0。

<2> 若上舍入 N 的十分位得到的值为偶数,则将上舍入前的 N 设置为 N/2,将 m 设置为 m+1。

<3> 重复 <2> 直到 N 为奇数或 m = 3。

<4> 把上舍入N的十分位得到的值设置给PRSCM0寄存器,把m设置给BGCS01和BGCS00位。

示例: 当 fx = 4.00 MHz

<1> N = 4,000,000/65,536 = 61.03 , m = 0

<2>, <3> 因为 N(上舍入十分位)为奇数,故 N = 61, m = 0。

<4> PRSCM0 寄存器的设置值: 3DH(61), BGCS01 和 BGCS00 位的设置值: 00

此时,实际的 fBRG 频率如下。

fbrg = 
$$fx/(2^{m+1} \times N) = 4,000,000/(2 \times 61)$$
  
= 32.787 kHz

**备注** m: 分频值(BGCS01 和 BGCS00 位的设置值) = 0 至 3

N: PRSCM0 寄存器的设置值=1 至 256

但是,只有当 PRSCM0 寄存器设置为 00H 时, N=256。

fx: 主时钟振荡频率

# 10.4.2 用作间隔计时器

钟表计时器还可以用作间隔计时器,以当前计数值规定的时间间隔反复产生中断请求信号(INTWTI)。间隔时间可通过 WTM 寄存器的 WTM4 至 WTM7 位进行选择。

表 10-1 间隔计时器的间隔时间

WTM7	WTM6	WTM5	WTM4	间隔时间	
0	0	0	0	2 <sup>4</sup> × 1/fw	488 μs (工作在 t fw = fxτ = 32.768 kHz)
0	0	0	1	2 <sup>5</sup> × 1/fw	977 μs (工作在 t fw = fxτ = 32.768 kHz)
0	0	1	0	2 <sup>6</sup> × 1/fw	1.95 ms (工作在 fw = fxт = 32.768 kHz)
0	0	1	1	2 <sup>7</sup> × 1/fw	3.91 ms (工作在 fw = fxт = 32.768 kHz)
0	1	0	0	$2^8 \times 1/fw$	7.81 ms (工作在 fw = fxт = 32.768 kHz)
0	1	0	1	2 <sup>9</sup> × 1/fw	15.6 ms (工作在 fw = fxт = 32.768 kHz)
0	1	1	0	2 <sup>10</sup> × 1/fw	31.3 ms (工作在 fw = fxт = 32.768 kHz)
0	1	1	1	2 <sup>11</sup> × 1/fw	62.5 ms (工作在 fw = fxт = 32.768 kHz)
1	0	0	0	2 <sup>4</sup> × 1/fw	488 μs (工作在 fw = fвrs = 32.768 kHz)
1	0	0	1	$2^5 \times 1/fw$	977 μs (工作在 fw = fвrs = 32.768 kHz)
1	0	1	0	$2^6 \times 1/fw$	1.95 ms (工作在 fw = fвяс = 32.768 kHz)
1	0	1	1	2 <sup>7</sup> × 1/fw	3.91 ms (工作在 t fw = fвrs = 32.768 kHz)
1	1	0	0	2 <sup>8</sup> × 1/fw	7.81 ms (工作在 fw = fвrg = 32.768 kHz)
1	1	0	1	2 <sup>9</sup> × 1/fw	15.6 ms (工作在 fw = fвяс = 32.768 kHz)
1	1	1	0	2 <sup>10</sup> × 1/fw	31.3 ms (工作在 fw = fвяс = 32.768 kHz)
1	1	1	1	2 <sup>11</sup> × 1/fw	62.5 ms (工作在 fw = fBRG = 32.768 kHz)

**备注** fw: 钟表计时器时钟频率





图 10-2 钟表计时器/间隔计时器的操作定时

## 10.4.3 注意事项

在允许操作(WTM.WTM1 和 WTM.WTM0 位 = 1)后,第一个钟表计时器中断请求信号(INTWT)产生之前需要有一段时间。

图 10-3 钟表计时器中断请求信号(INTWT)的产生示例 (当中断周期= 0.5 秒时)



## 第11章 看门狗计时器2的功能

## 11.1 功能

看门狗计时器 2 具有下列功能。

- 缺省启动看门狗计时器<sup>生1</sup>
  - → 复位模式: 看门狗计时器 2 溢出时进行复位操作(产生 WDT2RES 信号)。
  - → 不可屏蔽中断请求模式:看门狗计时器 2 溢出时进行 NMI 操作(产生 INTWDT2 信号) <sup>&2</sup>
- 可选择主时钟、内部振荡时钟或副时钟作为源时钟
  - 注 1.在复位模式下,看门狗计时器2在复位解除后自动启动。

当不使用看门狗计时器 2 时,要么通过此功能在执行复位前停止它的工作,要么在下一段间隔时间之内 将看门狗计时器 2 清零一次,让它停止。


另外,即使缺省设置(复位模式,间隔时间: fr/2<sup>19</sup>) 不需要改变,只需一次为了验证的目的写入 WDTM2 寄存器。

**2.**关于由不可屏蔽中断请求信号(INTWDT2)导致的不可屏蔽中断服务,请见 **19.2.2 (2) INTWDT2 信 号**。

## 11.2 配置

如下所示为看门狗计时器2的框图。

图 11-1 看门狗计时器 2 的框图



看门狗计时器 2 包括下列硬件。

表 11-1 看门狗计时器 2 的配置

项目	配置
控制寄存器	看门狗计时器模式寄存器 2(WDTM2) 看门狗计时器使能寄存器(WDTE)

#### 11.3 寄存器

### (1) 看门狗定时器模式寄存器 2 (WDTM2)

WDTM2 寄存器设置看门狗计时器 2 的溢出时间和工作时钟。

该寄存器可以以8位为单位进行读写。此寄存器可以读任意次,但在复位解除后只能写入一次。 复位设置使此寄存器为67H。

注意事项 在下列情况下禁止对 WDTM2 寄存器的访问。详细情况,见 3.4.8 (2)节 访问专用片上外围 I/O 寄存器。

- 当 CPU 用副时钟工作,主时钟振荡停止时
- 当 CPU 用内部振荡时钟工作时

复位后: 67H R/W 地址: FFFFF6D0H

WDTM2

7	6	5	4	3	2	1	0
0	WDM21	WDM20	WDCS24	WDCS23	WDCS22	WDCS21	WDCS20

WDM21	WDM20	选择看门狗计时器2的操作模式
0	0	操作停止
0	1	非屏蔽中断请求模式 (产生INTWDT2信号)
1	_	复位模式(产生WDT2RES信号)

## 注意事项 1. 有关 WDCS20 至 WDCS24 位的详情请见表 11-2 看门狗计时器 2 的时钟选择。

- 2. 尽管看门狗计时器 2 可以仅通过停止内部振荡器的工作来停止,但仍应把 WDTM2 寄存器清零来确保计时器的停止(以免由错误的写操作导致的对主时钟或副时钟的选择)。
- 3. 若 WDTM2 寄存器在复位后重写两次,则强制产生一个溢出信号且计数器复位。
- 4. 要有意产生一个溢出信号,应只将数据写入 WDTM2 寄存器两次,或将除"ACH"以外的值写入 WDTE 寄存器一次。

但是,当看门狗计时器 2 设置为停止工作时,即使只把数据写入 WDTM2 寄存器两次或只将除 "ACH"以外的值写入 WDTE 寄存器一次,也不会产生溢出信号。

5. 要停止看门狗计时器 2 的工作,应将 RCM.RSTP 位设置为 1 (以停止内部振荡器) 并把 00H 写 入 WDTM2 寄存器。若 RCM.RSTP 位不能设置为 1,则应将 WDCS23 位设置为 1 (选择了且时 钟可在 IDLE1、IDLW2、子 IDLE、副时钟工作模式下停止)。

<R>


表 11-2 看门狗计时器 2 的时钟选择

WDCS24	WDCS23	WDCS22	WDCS21	WDCS20	选择的时钟	100 kHz(最 小)	200 kHz (TYP.)	400 kHz(最 大)
0	0	0	0	0	2 <sup>12</sup> /f <sub>R</sub>	41.0 ms	20.5 ms	10.2 ms
0	0	0	0	1	2 <sup>13</sup> /f <sub>R</sub>	81.9 ms	41.0 ms	20.5 ms
0	0	0	1	0	2 <sup>14</sup> /f <sub>R</sub>	163.8 ms	81.9 ms	41.0 ms
0	0	0	1	1	2 <sup>15</sup> /f <sub>R</sub>	327.7 ms	163.8 ms	81.9 ms
0	0	1	0	0	2 <sup>16</sup> /f <sub>R</sub>	655.4 ms	327.7 ms	163.8 ms
0	0	1	0	1	2 <sup>17</sup> /f <sub>R</sub>	1,310.7 ms	655.4 ms	327.7 ms
0	0	1	1	0	2 <sup>18</sup> /f <sub>R</sub>	2,621.4 ms	1,310.7 ms	655.4 ms
0	0	1	1	1	2 <sup>19</sup> /f <sub>R</sub>	5,242.9 ms	2,621.47 ms	1,310.7 ms
						fxx = 20 MHz	fxx = 16 MHz	fxx = 10 MHz
0	1	0	0	0	2 <sup>18</sup> /fxx	13.1 ms	16.4 ms	26.2 ms
0	1	0	0	1	2 <sup>19</sup> /fxx	26.2 ms	32.8 ms	52.4 ms
0	1	0	1	0	2 <sup>20</sup> /fxx	52.4 ms	65.5 ms	104.9 ms
0	1	0	1	1	2 <sup>21</sup> /fxx	104.9 ms	131.1 ms	209.7 ms
0	1	1	0	0	2 <sup>22</sup> /fxx	209.7 ms	262.1 ms	419.4 ms
0	1	1	0	1	2 <sup>23</sup> /fxx	419.4 ms	524.3 ms	838.9 ms
0	1	1	1	0	2 <sup>24</sup> /fxx	838.9 ms	1,048.6 ms	1,677.7 ms
0	1	1	1	1	2 <sup>25</sup> /fxx	1,677.7 ms	2,097.2 ms	3,355.4 ms
						fxt = 32.768 kHz		
1	×	0	0	0	2 <sup>9</sup> /f <sub>XT</sub>	15.625 ms		
1	×	0	0	1	2 <sup>10</sup> /fxT	31.25 ms		
1	×	0	1	0	2 <sup>11</sup> /fxT	62.5 ms		
1	×	0	1	1	2 <sup>12</sup> /f <sub>XT</sub>	125 ms		
1	×	1	0	0	2 <sup>13</sup> /f <sub>XT</sub>	250 ms		
1	×	1	0	1	2 <sup>14</sup> /f <sub>XT</sub>	500 ms		
1	×	1	1	0	2 <sup>15</sup> /f <sub>XT</sub>	1,000 ms		
1	×	1	1	1	2 <sup>16</sup> /f <sub>XT</sub>	2,000 ms		

## (2) 看门狗计时器使能寄存器 (WDTE)

通过把"ACH"写入 WDTE 寄存器,可使看门狗计时器 2 的计数器清零,计数重新开始。

WDTE 寄存器可进行 8 位读写。 复位设置使此寄存器为 9AH。



### 注意事项 1. 当除"ACH"以外的值写入 WDTE 寄存器时,强制输出一个溢出信号。

- 2. 当对 WDTE 寄存器执行一个 1 位存储器操作指令时,强制输出一个溢出信号。
- 3. 要有意产生一个溢出信号,应将除"ACH"以外的值写入 WDTE 寄存器一次,或只将数据写入 WDTM2 寄存器两次。

但是,当看门狗计时器 2 设置为停止工作时,即使只把数据写入 WDTM2 寄存器两次或只将除 "ACH"以外的值写入 WDTE 寄存器一次,也不会产生溢出信号。

4. WDTE 寄存器的读取值为"9AH"(与写入值"ACH"不同)。

<R>

## 11.4 操作

在复位模式下,看门狗计时器2在复位解除后自动启动。

WDTM2 寄存器在复位后只能用字节访问(byte access)写入一次。要使用看门狗计时器 2,应利用 8 位存储器操作指令把工作模式及间隔时间写入 WDTM2 寄存器。在此之后,看门狗计时器 2 的工作不能停止。

WDTM2 寄存器的 WDCS24 至 WDCS20 位用来选择看门狗计时器 2 的循环检测时间间隔。

将 ACH 写入 WDTE 寄存器会使看门狗计时器 2 的计数器清零并再次启动计数操作。在计数操作启动后,应在循环 检测时间间隔内把 ACH 写入 WDTE 中。

若在时间间隔内无 ACH 写入 WDTE 寄存器,则根据 WDM21 和 WDTM2.WDM20 位设置值的不同,会产生一个复位信号(WDT2RES)或一个不可屏蔽中断请求信号(INTWDT2)。

当 WDTM2.WDM21 位设置为 1(复位模式)时,若在复位或待机解除后的振荡稳定期内出现一个 WDT 溢出,则不会出现内部复位,且 CPU 时钟会切换为内部振荡时钟。

要想不使用看门狗计时器 2,应把 00H 写入 WDTM2 寄存器。

有关设置了不可屏蔽中断请求模式时的不可屏蔽中断服务,请见 19.2.2 (2) INTWDT2 信号。

## 第12章 实时输出功能(RTO)

## 12.1 功能

在出现计时器中断时,实时输出功能把预置数据传送到 RTBLn 和 RTBHn 寄存器中,再用硬件将此数据通过输出锁存器传送到一个外部设备中。数据输出至外部设备所经过的管脚构成一个端口,称为实时输出功能(RTO)。

因为 RTO 能够无抖动地输出信号,所以适用于控制步进电机。

在 V850ES/JJ2 中提供了两个 6 位实时输出端口信道。


实时输出端口可以用位操作设置为端口模式或实时输出端口模式。

**备**注 n = 0, 1

## 12.2 配置

RTO 的框图如下所示。

图 12-1 RTO 的框图



RTO 包括下列硬件。

表 12-1 RTO 的配置

项目	配置
寄存器	实时输出缓冲寄存器 nL, nH (RTBLn, RTBHn)
控制寄存器	实时输出端口模式寄存器 n (RTPMn) 实时输出端口控制寄存器 n (RTPCn)

## (1) 实时输出缓冲寄存器 nL, nH (RTBLn, RTBHn)

RTBLn 和 RTBHn 寄存器为 4 位寄存器,存放预置输出数据。

这些寄存器映射到外围 I/O 寄存器区的独立地址中。


这些寄存器可以以8位或1位为单位进行读写。

复位设置使此寄存器为 00H。

若指定 4 位  $\times$ 1 信道或 2 位 $\times$  1 信道的工作模式(RTPC0.BYTE0 位 = 0),则数据可以单独设置给 RTBL0 和 RTBH0 寄存器。通过指定其中一个寄存器的地址,可以同时读取这两个寄存器的数据。

若指定 6 位单通道的工作模式×(BYTEn 位 = 1),则通过把 8 位数据写入其中一个寄存器可以将其设置给 RTBLn 和 RTBHn 这两个寄存器。此外,通过指定其中一个寄存器的地址,可以同时读取这两个寄存器的数据。

表 12-2 展示了对 RTBLn 和 RTBHn 寄存器进行处理时的操作。



#### 表 12-2 RTBLn 和 RTBHn 寄存器设定过程中的操作

运行模式	要设定的寄存器	读		写	λ <sup>ŧ</sup>
		高 4 位	低 4 位	高 4 位	低4位
4 位×1 通道,	RTBLn	RTBHn	RTBLn	无效	RTBLn
2 位 ×1 通道	RTBHn	RTBHn	RTBLn	RTBHn	无效
6 位× 1 通道	RTBLn	RTBHn	RTBLn	RTBHn	RTBLn
	RTBHn	RTBHn	RTBLn	RTBHn	RTBLn

注 在设置实时输出端口后,应在实时输出触发产生前把输出数据设置给 RTBLn 和 RTBHn 寄存器。

## 12.3 寄存器

RTO用下列两个寄存器进行控制。

- 实时输出端口模式寄存器 n (RTPMn)
- 实时输出端口控制寄存器 n (RTPCn)

## (1) 实时输出端口模式寄存器 n (RTPMn)

RTPMn 寄存器用 1 位元选择实时输出端口模式或端口模式。 该寄存器可进行 8 位或 1 位读写。 复位设置使此寄存器为 00H。

复位后: 00H R/W 地址: RTPM0 FFFF6E4H, RTPM1 FFFF6F4H

RTPMn (n = 0, 1)

7	6	5	4	3	2	1	0
0	0	RTPMn5	RTPMn4	RTPMn3	RTPMn2	RTPMn1	RTPMn0

RTPMnm	实时输出端口的控制(m=0至5)
0	禁止实时输出
1	允许实时输出

注意事项 1. 通过允许实时输出操作(RTPCn.RTPOEn 位= 1),允许在 RTPn0 至 RTPn5 信号 之中进行实时输出的位进行实时输出,设置为端口模式的位输出 0。

- 2. 若禁止实时输出(RTPOEn 位= 0),则实时输出管脚(RTPn0 至 RTPn5)都输出 0,与 RTPMn 的设置无关。
- 3. 要想用此寄存器作为实时输出管脚(RTPn0 至 RTPn5),应用 PMC 和 PFC 寄存器将这些管脚设置为实时输出端口管脚。

## (2) 实时输出端口控制寄存器 n (RTPCn)

RTPCn寄存器设置实时输出端口的工作模式和输出触发。

实时输出端口的工作模式和输出触发之间的关系如表 12-3 和 12-4 所示。

该寄存器可进行8位或1位读写。

复位设置使此寄存器为 00H。

复位后: 00H R/W 地址: RTPC0 FFFF6E5H, RTPC1 FFFF6F5H

RTPCn (n = 0, 1)

<7>	6	5	4	3	2	1	0
RTPOEn	RTPEGn	BYTEn	EXTRn	0	0	0	0

RTPOEn	实时输出操作的控制
0	禁止操作 <sup>注1</sup>
1	操作允许

RTPEGn	INTTPaCC0的有效沿 (n = 0, a = 0, 4, 5)和 INTTPbCC0 (n = 1, b = 6至8)信号
0	下降沿注2
1	上升沿

BYTEn	实时输出的通道配置规格
0	4位 ′双通道 ,2位 ′双通道
1	6位 ′ 双通道

**1.** 当禁止实时输出操作(RTPOEn 位 = 0)时,实时输出信号的所有位(RTPn0 至 RTPn5)均输出"0"。

**2.** INTTPOCCO 和 INTTP6CCO 信号的输出持续一个计数时钟(由 TMPO 或 TMP6 选择)。

注意事项 只有当 RTPOEn 位 = 0 时,设置 RTPEGn、 BYTEn、 和 EXTRn。

## 表 12-3 实时输出端口的工作模式和输出触发 (n = 0)

BYTE0	EXTR0	运行模式	RTBH0 (RTP04、RTP05)	RTBL0 (RTP00至RTP03)
0	0	4 位×1 通道,	INTTP5CC0	INTTP4CC0
	1	2 位 ×1 通道	INTTP4CC0	INTTP0CC0
1	0	6 位× 1 通道	INTTP4CC0	
	1		INTTP0CC0	

## 表 12-4 实时输出端口的工作模式和输出触发 (n = 1)

BYTE1	EXTR1	运行模式	RTBH1 (RTP14、RTP15)	RTBL1 (RTP10至RTP13)
0	0	4 位×1 通道,	INTTP8CC0	INTTP7CC0
	1	2 位 ×1 通道	INTTP7CC0	INTTP6CC0
1	0	6 位× 1 通道	INTTP7CC0	
	1		INTTP6CC0	

## 12.4 操作

若通过设置 RTPCn.RTPOEn 位为 1 允许实时输出操作,则 RTBHn 和 RTBLn 寄存器的数据在选择的传送触发(通过 RTPCn.EXTRn 和 RTPCn.BYTEn 位设置)的同步下传送到实时输出锁存器中。在传送的数据中,只有通过 RTPMn 寄存器允许实时输出的位的数据会从 RTPn0 至 RTPn5 位输出。通过 RTPMn 寄存器禁止实时输出的位输出 0。

若通过把 RTPOEn 位清为 0 禁止了实时输出操作,则不管 RTPMn 寄存器如何设置,RTPn0 至 RTPn5 信号都会输出 0。




图 12-2 RTO0 操作定时的示例(当 EXTR0 位 = 0, BYTE0 位 = 0 时)

备注 关于待机时的操作请见 第 21 章 待机功能。

## 12.5 用法

(1) 禁止实时输出。

把 RTPCn.RTPOEn 位清为 0。

- (2) 进行下列初始化。
  - 设置端口 5 的交替功能管脚

把 PFC5.PFC5m 位和 PFCE5.PFCE5m 位设置为 1, 再把 PMC5.PMC5m 位设置为 1 (m = 0 至 5)。

- 用 1 位单元指定实时输出端口模式或端口模式 设定 RTPMn 寄存器。
- 信道配置:选择触发和有效沿。

设置 RTPCn.EXTRn, RTPCn.BYTEn 和 RTPCn.RTPEGn 位。

- 把初始值设置给 RTBHn 和 RTBLn 寄存器<sup>推1</sup>。
- (3) 允许实时输出。

设置 RTPOEn 位为 1。

- (4) 在选择的传送触发产生之前把下一个输出值设置给 RTBHn 和 RTBLn 寄存器<sup>2</sup>。
- (5) 通过对应于所选触发的中断服务,把下一个实时输出值设置给 RTBHn 和 RTBLn 寄存器。
  - 注 1. 若 RTBHn 和 RTBLn 寄存器在 RTPOEn 位=0 时写入,则其值分别传送到实时输出锁存器 nH 和 nl
    - **2.** RTBHn 和 RTBLn 寄存器在 RTPOEn 位=1 时即使写入,数据也不会传送到实时输出锁存器 nH 和 nL。

## 12.6 注意事项

- (1) 用软件防止下列冲突的发生。
  - 实时输出禁止/允许切换(RTPOEn位)和选择的实时输出触发之间的冲突。
  - 在允许实时输出状态下写入 RTBHn 和 RTBLn 寄存器与选择的实时输出触发之间的冲突。
- (2) 在进行初始化之前,禁止实时输出(RTPOEn 位= 0)。
- (3) 一旦禁止了实时输出(RTPOEn 位= 0),一定要在再次允许实时输出(RTPOEn 位 = 0  $\rightarrow$  1)。之前初始化 RTBHn 和 RTBLn 寄存器。

## 第13章 A/D 转换器

## 13.1 概述

A/D 转换器转换模拟输入信号成为数值值,有 10 位分辨率,能处理 16 模拟输入信号通道(ANIO 至 ANI15)。 A/D 转换器有下列特性。

- 10 位分辨率
- 16 通道
- 逐次逼近计算法
- 工作电压: AVREF0 = 3.0 至 3.6 V
- 模拟输入电压: 0 V 至 AVREF0
- 〇 提供下列功能为工作模式。
  - 连续选择模式
  - 连续扫描模式
  - 单触发选择模式
  - 单触发扫描模式
- 提供下列功能为触发模式。
  - 软件触发模式
  - 外触发模式(external, 1)
  - 定时器触发模式
- 电源故障监视功能 (转换结果比较功能)

## 13.2 功能

## (1) 10-位分辨率 A/D 转换

从 ANIO 到 ANI15 选择一路模拟输入通道,以 10 位分辨率重复 A/D 转换操作。每次 A/D 转换完成,产生中断请求信号(INTAD)。


## (2) 电源故障检测功能

使用此功能检测电池电压下降。比较 A/D 转换结果(ADA0CRnH 寄存器值)和 ADA0PFT 寄存器值,当满足特定比较条件(n=0 至 15)时,才产生 INTAD 信号。

## 13.3 配置

A/D 转换器框图如下所示。

图 13-1. A/D 转换器框图



A/D 转换器包括下列硬件。

表 13-1. A/D 转换器配置

项目	配置
模拟输入	16 通道 (引脚 ANIO 至 ANI15)
寄存器	逐次逼近寄存器 (SAR) A/D 转换结果寄存器 0 至 15 (ADA0CR0 至 ADA0CR15) A/D 转换结果寄存器 0H 至 15H (ADCR0H 至 ADCR15H): 只可读高 8 位
控制寄存器	A/D 转换器模式寄存器 0 至 2 (ADA0M0 至 ADA0M2)         A/D 转换器通道描述寄存器 0 (ADA0S)         电源故障比较模式寄存器 (ADA0PFM)         电源故障比较门限值寄存器 (ADA0PFT)

#### (1) 逐次逼近寄存器 (SAR)

SAR 寄存器比较模拟输入信号电压值和串连电阻的电压分流值(比较电压),从最高有效位(MSB)开始保持比较结果。

当比较结果保持到最低有效位(LSB) 时(即,当 A/D 转换完成时),SAR 寄存器内容传送到 ADA0CRn 寄存器。

**备注** n = 0 至 15

#### (2) A/D 转换结果寄存器 n (ADA0CRn), A/D 转换结果寄存器 nH (ADA0CRnH)

ADA0CRn 寄存器是储存 A/D 转换结果的 16-位寄存器。ADA0ARn 由 16 个寄存器组成,相对于模拟输入 A/D 转换结果储存于 AD0CRn 寄存器的高 10 位字节中。(低 6 位字节置为 0。)

#### (3) A/D 转换器模式寄存器 0 (ADA0M0)

此寄存器指定操作模式控制 A/D 转换器的转换操作。

### (4) A/D 转换器模式寄存器 1 (ADA0M1)

此寄存器设置待转换模拟输入信号的转换时间。

#### (5) A/D 转换器模式寄存器 2 (ADA0M2)

此寄存器设置硬件触发模式。

#### (6) A/D 转换器通道描述寄存器(ADAOS)

此寄存器设置输入待转换模拟电压的端口。

## (7) 电源故障比较模式寄存器(ADA0PFM)

此寄存器设置电源故障监视模式。

#### (8) 电源故障比较门限值寄存器 (ADA0PFT)

ADA0PFT 寄存器设置与 A/D 转换结果寄存器 nH (ADA0CRnH)比较的门限值。设置到 ADA0PFT 寄存器的 8-位值与 A/D 转换结果寄存器 (ADA0CRnH)的高 8 位比较。

#### (9) 控制器

当 A/D 转换完成或使用了电源故障检测功能,控制器比较 A/D 转换结果(ADA0CRnH 寄存器值)和 ADA0PFT 寄存器值,仅当满足特定比较条件时产生 INTAD 信号。

## (10) 采样保持电路

采样保持电路采样输入电路选择的每模拟输入信号,发送采样数据到电压比较器。此电路也保持在 A/D 转换时采样的模拟输入信号电压。

## (11)电压比较器

电压比较器比较采样保持的电压值与串连电阻的电压值。

## (12) 串连电阻

此串连电阻在 AVREFO 和 AVSS 之间接入,产生电压用于与模拟输入信号比较。

### (13) ANIO 至 ANI15 引脚

这些为 16 路 A/D 转换器通道的模拟输入管脚用于输入模拟信号待转换为数字信号。未被 ADAOS 寄存器选为模拟输入的引脚可用为输入端口引脚。

注意事项 确保输入到 ANIO 到 ANI15 引脚的电压不超过额定值。特别如果 AVREFO 或更高电压输入到通道,此通道转换值变成未定义,其它通道的转换值或许也会受影响。

## (14) AVREF0 引脚

此引脚用于输入 A/D 转换器的参考电压。甚至当 A/D 转换器未用时,总是使此引脚电压与 Voo 引脚的相同。输入到 ANIO 至 ANI15 管脚的信号基于 AVREFO 和 AVss 管脚之间应用的电压转换为数字信号。

#### (15)AVss 引脚

此为 A/D 转换器的接地引脚。甚至当 A/D 转换器未用时,总是使此引脚电压与 Voo 引脚的相同。

## 13.4 寄存器

A/D 转换器由下列寄存器控制。

- A/D 转换器模式寄存器 0、1、2 (ADA0M0、ADA0M1、ADA0M2)
- A/D 转换器通道描述寄存器 0 (ADAOS)
- 电源故障比较模式寄存器(ADA0PFM)

也使用了下列寄存器。

- A/D 转换结果寄存器 n (ADA0CRn)
- A/D 转换结果寄存器 nH (ADA0CRnH)
- 电源故障比较门限值寄存器 (ADA0PFT)

### (1) A/D 转换器模式寄存器 0 (ADA0M0)

ADA0M0 寄存器是规范操作模式的 8-位寄存器,控制转换操作。 该寄存器可进行 8 位或 1 位读写。然而, ADA0EF 位只读。 复位设置使此寄存器为 00H。

注意事项 下列情形下禁止读取 ADA0M0 寄存器。详细情况,见 3.4.8 (2)节 访问专用片上外围 I/O 寄存器。

- 当 CPU 用副时钟工作,主时钟振荡停止时
- 当 CPU 用内部振荡时钟工作时

(1/2)

复位中: 00H R/W 地址: FFFFF200H

ADA0M0

<7>	6	5	4	3	2	1	<0>
ADA0CE	0	ADA0MD1	ADA0MD0	ADA0ETS1	ADA0ETS0	ADA0TMD	ADA0EF

ADA0CE	A/D 转换控制
0	停止A/D转换
1	允许A/D转换

ADA0MD1 ADA0MD0		A/D转换操作模式的规格
0 0		连续选择模式
0	1	连续扫描模式
1	0	单触发选择模式
1	1	单触发扫描模式

(2/2)

ADA0ETS1	ADA0ETS0	外部触发 (ADTRG管脚)输入有效沿的规格
0	0	无边缘检测
0	1	下降沿检测
1	0	上升沿检测
1	1	上升/下降沿检测

ADA0TMD 触发模式规格	
0	软件触发模式
1	外部触发模式/计时器触发模式

ADA0EF	A/D 转换器状态显示
0	A/D 转换停止
1	A/D 转换进行中

#### 注意事项 1. 写入到位 0 的操作被忽略。

- 2. 当使能 A/D 转换时 (ADA0CE 位 = 1),禁止改变 ADA0M1.ADA0FR2 到 ADA0M1.ADA0FR0 位。
- 3. 当在以下模式把数据写入 ADA0M0, ADA0M2, ADA0S, ADA0PFM 或 ADA0PFT 时,通过对 ADA0CE 位清 0 来停止 A/D 转换。 当数据写入寄存器之后,通过设定 ADA0CE 位为 1 来再次 启动 A/D 转换。
  - 正常转换模式
  - 高速转换模式的单触发选择模式 / 单触发扫描模式 当 A/D 转换时(ADA0EF 位= 1) 如果数据以其它模式写入 ADA0M0,ADA0M2,ADA0S, ADA0PFM 和 ADA0PFT 寄存器,根据模式进行如下操作。
  - 以软件触发模式 A/D 转换停止,又从头开始。
  - 以硬件触发模式 A/D 转换停止,设置触发待机状态。
- 4. 选择外触发模式/定时器触发模式(ADA0TMD 位 = 1),设置高速转换模式 (ADA0M1.ADA0HS1 位 = 1)。A/D 转换操作使能后(ADA0CE 位 = 1)不要在插入一次的 稳定时间输入触发条件。
- 5. 当不使用 A/D 转换器时,设置 ADA0CE 位为 0 停止转换器操作,降低功耗。

## (2) A/D 转换器模式寄存器 1 (ADA0M1)

ADA0M1 寄存器是设定转换时间的 8-位寄存器。 该寄存器可进行 8 位或 1 位读写。 复位设置使此寄存器为 00H。

复位后: 00H RAV 地址: FFFFF201H

7 6 6 4 3 2 1 0
AD AD AD M1 AD AD M51 0 0 AD AD AD FR3 AD AO FR2 AD AO FR1 AD AO FR0

AD A0HS1	勞通转模模式/高速模式的规格(A/D转换时间)	
0	正常转换模式	
1	高速转換模式	

注意事项 1. 当 A/D 转换使能时(ADA0M0.ADA0CE 位= 1),禁止改变 ADA0M1 寄存器。

- 2. 选择外触发模式/定时器触发模式(ADA0M0.ADA0TMD 位= 1),设置高速转换模式(ADA0HS1 位 = 1)。A/D 转换操作使能后(ADA0CE 位= 1)不要在插入一次的稳定时间输入触发条件。
- 3. 一定要把 6 至 3 位清为"0"。

**备注** A/D 转换时间设置举例,见表 13-2 和 13-3.

表 13-2. 正常转换模式 (ADA0HS1 位= 0) 中的转换时间选择

ADA0FR2至		A/E	)转换时间		
ADA0FR0 位	稳定时间 + 转换时间 + 等待时间	fxx = 20 MHz	fxx = 16 MHz	fxx = 4 MHz	触发响应时间
000	13/fxx + 26/fxx + 26/fxx	禁止设置	禁止设置	16.25 μs	4/fxx
001	26/fxx + 52/fxx + 52/fxx	6.5 μs	8.125 μs	禁止设置	5/fxx
010	39/fxx + 78/fxx + 78/fxx	9.75 μs	12.1875 μs	禁止设置	6/fxx
011	50/fxx + 104/fxx + 104/fxx	12.9 μs	16.125 μs	禁止设置	7/fxx
100	50/fxx + 130/fxx + 130/fxx	15.5 μs	19.375 μs	禁止设置	8/fxx
101	50/fxx + 156/fxx + 156/fxx	18.1 μs	22.625 μs	禁止设置	9/fxx
110	50/fxx + 182/fxx + 182/fxx	20.7 μs	禁止设置	禁止设置	10/fxx
111	50/fxx + 208/fxx + 208/fxx	23.3 μs	禁止设置	禁止设置	11/fxx

**备注** 稳定时间: A/D 转换器建立时间 (1 μs 或更长)

转换时间: 实际 A/D 转换时间(2.6 至 10.4 μs) 等待时间: 下一转换之前插入的等待时间

触发响应时间: 如果在稳定时间之后产生一软件触发,外触发或定时器触发,在转换时间之前插入

它。

在正常转换模式中,从 ADA0M0.ADA0CE 位设置为 1 的稳定时间之后开始转换, A/D 转换只在转换时间 (2.6 至 10.4 μs)进行。转换结束后操作停止,等待时间过去之后产生 A/D 转换停止中断请求信号 (INTAD)。

因为在等待时间时转换操作停止, 能降低操作电流。

## 注意事项 1. 设置 2.6 µs≤ 转换时间 ≤ 10.4 µs。

<R>

2. 在 A/D 转换中,如果 ADA0M0、ADA0M2、ADA0S、ADA0PFM 和 ADA0PFT 寄存器被写入或被触发输入,将进行重新转换.然而,如果稳定时间的结束时序与写入这些寄存器相抵触,或者如果稳定时间的结束时序与触发输入相抵触的话,64 脉冲时钟的稳定时间需重新插入。若在重新插入稳定时间的结束时序后再次发生冲突的话,再次插入稳定时间。因此不要向64或更低的脉冲时钟设置触发输入间隔和控制寄存器写入间隔。

表 13-3. 高速转换模式 (ADA0HS1 位 = 1) 中的转换时间选择

ADA0FR2 至		Д	/D 转换时间		
ADA0FR0 位	转换时间 (+稳定时间)	fxx = 20 MHz	fxx = 16 MHz	fxx = 4 MHz	触发响应时间
000	26/fxx (+ 13/fxx)	禁止设置	禁止设置	6.5 μs (+ 3.25 μs)	4/fxx
001	52/fxx (+ 26/fxx)	2.6 μs (+ 1.3 μs)	3.25 μs (+ 1.625 μs)	禁止设置	5/fxx
010	78/fxx (+ 39/fxx)	3.9 μs (+ 1.95 μs)	4.875 μs (+ 2.4375 μs)	禁止设置	6/fxx
011	104/fxx (+ 50/fxx)	5.2 μs (+ 2.5 μs)	6.5 μs (+ 3.125 μs)	禁止设置	7/fxx
100	130/fxx (+ 50/fxx)	6.5 μs (+ 2.5 μs)	8.125 μs (+ 3.125 μs)	禁止设置	8/fxx
101	156/fxx (+ 50/fxx)	7.8 μs (+ 2.5 μs)	9.75 μs (+ 3.125 μs)	禁止设置	9/fxx
110	182/fxx (+ 50/fxx)	9.1 μs (+ 2.5 μs)	禁止设置	禁止设置	10/fxx
111	208/fxx (+ 50/fxx)	10.4 μs (+ 2.5 μs)	禁止设置	禁止设置	11/fxx

**备注** 转换时间: 实际 A/D 转换时间(2.6 至 10.4 μs)

稳定时间: A/D 转换器建立时间 (1 μs 或更长)

触发响应时间: 如果在稳定时间之后产生一软件触发,外触发或定时器触发,在转换时间之前插入

它。

在高速转换模式中,从 ADA0M0.ADA0CE 位设置为 1 的稳定时间之后开始转换,A/D 转换只在转换时间 在高速转换模式中,从 ADA0M0.ADA0CE 位设置为 1 的稳定时间之后开始转换,A/D 转换只在转换 时间(2.6 到 10.4μs)进行。转换结束后立即产生 A/D 转换停止中断请求信号(INTAD)。

在连续转换模式中,只在第一个转换之前插入稳定时间,不在第二个转换之后(A/D 转换器保持运行)插入。

### 注意事项 1. 设置 2.6 µs≤ 转换时间 ≤ 10.4 µs。

2. 在高速转换模式中,稳定时间过程中禁止重新写入 ADA0M0、ADA0M2、ADA0S、ADA0PFM 和 ADA0PFT 寄存器和触发输入。

<R>

## (3) A/D 转换器模式寄存器 2 (ADA0M2)

ADA0M2 寄存器指定硬件触发模式。 该寄存器可进行 8 位或 1 位读写。 复位设置使此寄存器为 00H。

复位后: 00H R/W 地址: FFFFF203H

ADA0M2

7	6	5	4	3	2	1	0
0	0	0	0	0	0	ADA0TMD1	ADA0TMD0

ADA0TMD1 ADA0TMD0		硬件触发模式规格
0	0	外部触发模式(当 ADTRG 管脚被探测为有效沿时)
0	1	计时器触发模式0 (当产生 INTTP2CC0 中断请求时)
1	0	计时器触发模式0 (当产生 INTTP2CC1 中断请求时)
1	1	禁止设置

注意事项 1. 当在以下模式把数据写入 ADA0M2 时,通过对 AD0M0.ADA0CE 位清 0 来停止 A/D 转换。 当数据写入寄存器之后,通过设定 ADA0CE 位为 1 来再次启动 A/D 转换。

- 正常转换模式
- 高速转换模式的单触发选择模式 / 单触发扫描模式
- 2. 一定要把 7 至 2 位清为"0"。

## (4) A/D 转换器通道指定寄存器 0 (ADAOS)

ADAOS 寄存器指定输入待转换为数字信号的模拟电压的引脚。 该寄存器可进行 8 位或 1 位读写。 复位设置使此寄存器为 00H。

复位后: 00H R/W 地址: FFFFF202H

7 6 5 4 3 2 1 0

ADAOS 0 0 0 ADAOS3 ADAOS2 ADAOS1 ADAOS0

ADA0S3	ADA0S2	ADA0S1	ADA0S0	选择模式	扫描模式
0	0	0	0	ANI0	ANI0
0	0	0	1	ANI1	ANIO, ANI1
0	0	1	0	ANI2	ANI0 至ANI2
0	0	1	1	ANI3	ANI0 至ANI3
0	1	0	0	ANI4	ANI0 至ANI4
0	1	0	1	ANI5	ANI0 至ANI5
0	1	1	0	ANI6	ANI0 至ANI6
0	1	1	1	ANI7	ANI0 至ANI7
1	0	0	0	ANI8	ANI0 至ANI8
1	0	0	1	ANI9	ANI0 至ANI9
1	0	1	0	ANI10	ANI0 至ANI10
1	0	1	1	ANI11	ANI0 至ANI11
1	1	0	0	ANI12	ANI0 至ANI12
1	1	0	1	ANI13	ANI0 至ANI13
1	1	1	0	ANI14	ANI0 至ANI14
1	1	1	1	ANI15	ANI0 至ANI15

注意事项 1. 当在以下模式把数据写入 ADA0S 时,通过对 AD0M0.ADA0CE 位清 0 来停止 A/D 转换。 当数据写入寄存器之后, 通过设定 ADA0CE 位为 1 来再次启动 A/D 转换。

- 正常转换模式
- 高速转换模式的单触发选择模式 / 单触发扫描模式
- 2. 一定要把 7 至 4 位清为"0"。


### (5) A/D 转换结果寄存器 n、nH (ADA0CRn、ADA0CRnH)

ADA0CRn 和 ADA0CRnH 寄存器储存 A/D 转换结果。

这些寄存器 16-位或 8-位单元只读。然而,指定 ADA0CRn 寄存器为 16-位读取, ADA0CRnH 寄存器 8-位读取。10 位转换结果从 ADA0CRn 寄存器的高 10 位读出,0 从低 6 位读出。转换结果的高 8 位从 ADA0CRnH 寄存器读出。

注意事项 在下列情形中禁止读取 ADA0CRn 和 ADA0CRnH 寄存器。详细情况,见 3.4.8 (2)节 访问专用片上 外围 I/O 寄存器。

- 当 CPU 用副时钟工作,主时钟振荡停止时。
- 当 CPU 用内部振荡 时钟工作时



注意事项 写到 ADA0M0 和 ADA0S 寄存器的操作或许使 ADA0CRn 寄存器内容变成未定义。转换之后,在写入 ADA0M0 和 ADA0S 寄存器之前读转换结果。如果不使用上述的顺序,或许不能读出正确转换结果。

输入到模拟输入引脚(ANIO到 ANI15)的模拟电压和 A/D 转换结果(ADA0CRn 寄存器)的关系如下,

$$SAR = INT \left( \frac{V_{IN}}{AV_{REF0}} \times 1,024 + 0.5 \right)$$

或,

$$(SAR - 0.5) \times \frac{AV_{REF0}}{1,024} \le V_{IN} < (SAR + 0.5) \times \frac{AV_{REF0}}{1,024}$$


INT():返回in()值的整数的函数

VIN: 模拟输入电压 AVREFO: AVREFO 引脚电压 ADAOCR: ADAOCRn 寄存器值

注 ADA0CRn 寄存器的低 6 位固定为 0。

下面显示模拟输入电压和 A/D 转换结果之间关系。

图 13-2. 模拟输入电压和 A/D 转换结果之间关系



### (6) 电源故障比较模式寄存器 (ADA0PFM)

ADA0PFM 寄存器是 8-位 寄存器设置电源故障比较模式。

该寄存器可进行8位或1位读写。

复位设置使此寄存器为 00H。

复位后: 00H R/W 地址: FFFFF204H

ADA0PFM

<7>	6	5	4	3	2	1	0
ADA0PFE	ADA0PFC	0	0	0	0	0	0


	ADA0PFE	掉电比较选择 允许/禁止
	0	电源故障比较禁止
Γ	1	电源故障比较允许

ADA0PFC	掉电比较模式的选择	
0	当 ADA0CRnH >≥ ADA0PFT时,产生一个中断请求信号(INTAD)	
1	当 ADA0CRnH <ada0pft时,产生一个中断请求信号(intad)< th=""></ada0pft时,产生一个中断请求信号(intad)<>	

- 注意事项 1. 在选择模式中,设置到 ADA0PFT 寄存器的 8-位数据与 ADA0S 寄存器指定的 ADA0CRnH 寄存器值比较。如果结果匹配 ADA0PFC 位指定的条件,转换结果储存于 ADA0CRn 寄存器,产生 INTAD 信号。如果不匹配,不产生中断信号。
  - 2. 在扫描模式中,设置到 ADA0PFT 寄存器的 8-位数据与 ADA0CR0H 寄存器内容比较。如果结果匹配 ADA0PFC 位指定的条件,转换结果储存于 ADA0CR0 寄存器,产生 INTAD 信号。然而,如果不匹配,不产生 INTAD 信号。不管比较结果如何,扫描操作持续,转换结果储存于 ADA0CRn 寄存器直到扫描操作完成。然而扫描操作完成后不产生 INTAD 信号。
  - 3. 当在以下模式把数据写入 ADA0PFM 时,通过对 AD0M0.ADA0CE 位清 0 来停止 A/D 转换。 当数据写入寄存器之后,通过设定 ADA0CE 位为 1 来再次启动 A/D 转换。
    - 正常转换模式
    - 高速转换模式的单触发选择模式 / 单触发扫描模式

## (7) 电源故障比较门限值寄存器 (ADA0PFT)

ADA0PFT 寄存器设置电源故障比较模式的比较值。 该寄存器可进行 8 位或 1 位读写。 复位设置使此寄存器为 00H。



注意事项 当在以下模式把数据写入 ADA0PFT 时,通过对 AD0M0.ADA0CE 位清 0 来停止 A/D 转换。 当数据写入寄存器之后,通过设定 ADA0CE 位为 1 来再次启动 A/D 转换。

- 正常转换模式
- 高速转换模式的单触发选择模式 / 单触发扫描模式

## 13.5 操作

### 13.5.1 基本操作

- <1> 使用 ADA0M0, ADA0M1, ADA0M2 和 ADA0S 寄存器设置执行 A/D 转换的操作模式,触发模式和转换时间。 当设置了 ADA0M0 寄存器的 ADA0CE 位,在软件触发模式中转换开始,在外触发模式或定时器触发模式中, A/D 转换器等待触发。
- <2> 当 A/D 转换开始时,输入到选择的模拟输入通道电压由采样保持电路采样。
- <3> 当采样保持电路采样输入通道特定时间,它进入保持状态,保持输入模拟电压直到 A/D 转换完成。
- <4> 设定逐次逼近寄存器位为9(SAR)。分流选择器选择(1/2)AVREFO作为串连电阻的电压分流。
- <5> 电压比较器对串连电阻的电压和模拟输入电压之间的电压差进行比较。如果模拟输入电压高于(1/2) AVREFO,SAR 寄存器的 MSB 保持设置。若低于 (1/2) AVREFO,将 MSB 复位。
- <6> 下一步, SAR 寄存器的位 8 自动设置,开始下一比较。根据位 9 的值,对于已被设定的结果,如下选择串连电阻的电压分流。
  - 位 9 = 1: (3/4) AVREF0
  - 位 9 = 0: (1/4) AVREF0


比较电压分流和模拟输入电压以及根据结果对位8进行操作如下。

模拟输入电压≥电压分流: 位8=1 模拟输入电压≤电压分流: 位8=0

- <7> 此比较继续直到 SAR 寄存器的位 0。
- <8> 当 10 位的比较完成,有效数字结果存储于 SAR 寄存器中,然后传送到并且存储于 ADA0CRn 寄存器。之后产生 A/D 转换结束中断请求信号(INTAD)。
- <9> 单触发选择模式中,转换停止<sup>\*</sup>单触发扫描模式中,扫描一次后转换停止<sup>\*</sup>连续选择模式中,重复步骤<2>到
  <8>直到 ADA0M0.ADA0CE 位清为 0。连续扫描模式中,每通道重复步骤<2>到<8>。
  - 注 外触发模式,定时器触发模式0或定时器触发模式1中,进入触发待机状态。
  - **备注** 触发待机状态 指的是稳定时间过去之后的状态。

## 13.5.2 转换操作定时

图 13-3. 转换操作定时(连续转换)



ADA0FR2 全	稳定时间	转换时间	等待时间	触发响应时间
ADA0FR0 位		(采样时间)		
000	13/fxx	26/fxx (4/fxx)	26/fxx	4/fxx
001	26/fxx	52/fxx (8/fxx)	52/fxx	5/fxx
010	39/fxx	78/fxx (12/fxx)	78/fxx	6/fxx
011	50/fxx	104/fxx (16/fxx)	104/fxx	7/fxx
100	50/fxx	130/fxx (20/fxx)	130/fxx	8/fxx
101	50/fxx	156/fxx (24/fxx)	156/fxx	9/fxx
110	50/fxx	182/fxx (28/fxx)	182/fxx	10/fxx
111	50/fxx	208/fxx (32/fxx)	208/fxx	11/fxx

**备注** 上面的定时是当在稳定时间内产生触发时。如果在稳定时间之后产生触发,插入触发响应时间。

### 13.5.3 触发模式

开始转换操作的定时通过设置触发模式指定。触发模式包括软件触发模式和硬件触发模式。硬件触发模式包括定时器触发模式 0 和 1, 和外触发模式。使用 ADA0M0.ADA0TMD 位设置触发模式。ADA0M2.ADA0TMD1 和 ADA0M2.ADA0TMD0 位设置硬件触发模式。

#### (1) 软件触发模式

当 ADA0M0.ADA0CE 位设置为 1,转换由 ADA0S 寄存器指定的模拟输入管脚(ANI0 至 ANI15 管脚)的信号。 当转换完成,结果储存于 ADA0CRn 寄存器中。同时,产生 A/D 转换结束中断请求信号(INTAD)。 如果 ADA0M0.ADA0MD1 和 ADA0M0.ADA0MD0 位指定的操作模式是连续选择 / 扫描模式,开始下一转换,除非第一转换完成之后 ADA0CE 位被清为 0。如果操作模式是单触发选择 / 扫描模式,转换进行一次结束。 当转换开始,ADA0M0.ADA0EF 位设置为 1(指示转换在进行中)。 如果在转换中 ADA0M0、ADA0M2、ADA0S、ADA0PFM 或 ADA0PFT 寄存器被写入,中止转换,又从头开始

转换。然而,在正常转换模式和单触发选择模式/单触发扫描模式中,禁止写入这些寄存器。

# (2) 外触发模式

在此模式中,当输入外触发(至 ADTRG 管脚)时,开始 ADAOS 寄存器指定的模拟输入管脚(ANIO 至 ANI15)信号转换。可使用 ADAOMO.ADAOETS1 和 ADAOMO.ATAOETSO 位指定待发现的外触发沿(上升沿、下降沿、或上升和下降沿)。当 ADAOCE 位设置为 1,A/D 转换器等待触发,输入外触发之后开始转换。当转换完成,转换结果存储于 ADAOCRn 寄存器中,不管是否连续选择,连续扫描,单触发选择,或单触发扫描模式由 ADAOMD1 和 ADAOMD0 位设置为操作模式。同时,产生 INTAD 信号,A/D 转换器等待又一次触发。当转换开始,ADAOEF 位设置为 1(指示转换在进行中)。当 A/D 转换器等待触发时,然而, ADAOEF 位清为 0(指示转换停止)。如果转换操作中,输入有效触发,中止转换,又从头开始转换。如果转换操作中 ADAOMO、ADAOM2、ADAOS、ADAOPFM 或 ADAOPFT 寄存器被写入,不中止转换,A/D 转换器等待又一次触发。然而在单触发选择模式/单触发扫描模式中,禁止写入这些寄存器。

注意事项 为选择外触发模式,设置高速转换模式。激活 A/D 转换操作后(ADA0M0.ADA0CE 位 = 1),不要在插入一次的稳定时间输入触发。

**备注** 触发待机状态指的是稳定时间过去之后的状态。

## (3) 定时器触发模式

在此模式中,通过连接到定时器的捕捉/比较寄存器的比较匹配中断请求信号(INTTP2CC0 或 INTTP2CC1), 开始由 ADAOS 寄存器指定的模拟输入管脚(ANIO 至 ANI15)信号转换。ADAOTMD1 和 ADAOTMD0 位选择 INTTP2CC0 或 INTTP2CC1 信号,转换开始于特定的比较匹配中断请求信号的上升沿。当 ADAOCE 位设置为 1,A/D 转换器等待触发,当输入定时器的比较匹配中断请求信号时,开始转换。

当转换完成,不管是否连续选择,连续扫描,单触发选择,或单触发扫描模式由 ADA0MD1 和 ADA0MD0 位设置为操作模式,转换结果存储于 ADA0CRn 寄存器中。同时,产生 INTAD 信号,A/D 转换器等待又一次触发。当转换开始,ADA0EF 位设置为 1(指示转换在进行中)。当 A/D 转换器等待触发时,然而,ADA0EF 位清为 0(指示转换停止)。如果转换操作中,输入有效触发,中止转换,又从头开始转换。

如果转换中 ADA0M0、ADA0M2、ADA0S、ADA0PFM 或 ADA0PFT 寄存器被写入,停止转换,A/D 转换器等待又一次触发。然而在单触发选择模式/单触发扫描模式中,禁止写入这些寄存器。

注意事项 为选择定时器触发模式,设置高速转换模式。使能 A/D 转换操作后(ADA0M0.ADA0CE 位 = 1),不要在插入一次的稳定时间输入触发。

**备注** 触发待机状态指的是稳定时间过去之后的状态。

### 13.5.4 操作模式

通过设置 ANIO 至 ANI15 管脚有四种操作模式:连续选择模式、连续扫描模式、单触发选择模式、和单触发扫描模式。

ADA0M0.ADA0MD1 和 ADA0M0.ADA0MD0 位选择操作模式。

### (1) 连续选择模式

此模式中,ADAOS 寄存器选择的模拟输入引脚电压连续转换为数字值。

转换结果储存于相应模拟输入引脚的 ADA0CRn 寄存器中。此模式中,模拟输入引脚与 ADA0CRn 寄存器基于一对一相对应。每次 A/D 转换完成,产生 A/D 转换结束中断请求信号 (INTAD)。转换完成后,开始下一转换,除非 ADA0M0.ADA0CE 位被清为 0(n=0至 15)。




图 13-4. 连续选择模式操作的定时举例(ADA0S 寄存器 = 01H)

## (2) 连续扫描模式

此模式中, 依次从 ANIO 引脚到 ADAOS 寄存器指定的引脚选择模拟输入引脚, 它们的值转换为数字值。 每次转换结果储存于相应模拟输入引脚的 ADAOCRn 寄存器中。当 ADAOS 寄存器指定的模拟输入引脚的转换完成, 产生 INTAD 信号, A/D 转换又从 ANIO 引脚开始,除非 ADAOCE 位被清为 0 (n = 0 至 15)。

(a) 定时举例 ANI0 数据1 数据5 ANI1 数据6 数据2 数据7 数据3 ANI2 -ANI3 数据4 数据1 数据2 数据3 数据4 数据5 数据6 数据7 A/D 转换 (ANIO) (ANI1) (ANI2) (ANI3) (ANIO) (ANI1) (ANI2) 数据1 数据2 数据3 数据4 数据5 数据6 ADA0CRn (ANI1) (ANIO) (ANI2) (ANI3) (ANIO) (ANI1) INTAD 转换开始 设定ADA0CE位 = 1 (b) 框图 模拟输入引脚 ADA0CRn 寄存器 ANIO O ADA0CR0 ANI1 ADA0CR1 ANI2 ADA0CR2 ANI3 ADA0CR3 A/D 转换器 ANI4 ADA0CR4 ANI5 ADA0CR5  $\bigcirc$  $\odot$ ANI13 🕒 ADA0CR13 ANI14  $\bigcirc$ ADA0CR14 ANI15  $\bigcirc$ ADA0CR15

图 13-5. 连续扫描模式操作的定时举例(ADA0S 寄存器 = 03H)

## (3) 单触发选择模式

此模式中,ADAOS 寄存器指定的模拟输入管脚上的电压只转换为数字值一次。 转换结果储存于相应模拟输入管脚的 ADAOCRn 寄存器中。此模式中,模拟输入管脚与 ADAOCRn 寄存器基于一对一相对应。当 A/D 转换一旦完成,产生 INTAD 信号。转换完成之后,停止 A/D 转换操作(n = 0 至 15)。





图 13-6. 单触发选择模式操作的定时举例(ADA0S 寄存器 = 01H)

## (4) 单触发扫描模式

此模式中, 依次从 ANIO 管脚到 ADAOS 寄存器指定的管脚选择模拟输入管脚, 它们的值转换为数字值。每次转换结果储存于相应模拟输入管脚的 ADAOCRn 寄存器中。当 ADAOS 寄存器指定的模拟输入管脚的转换完成,产生 INTAD 信号。转换完成之后,停止 A/D 转换操作(n = 0 至 15)。

图 13-7. 单触发扫描模式操作的定时举例 (ADA0S 寄存器 = 03H)



## 13.5.5 电源故障比较模式

A/D 转换结束中断请求信号(INTAD)可由 ADA0PFM 和 ADA0PFT 寄存器如下控制。

- 当 ADA0PFM.ADA0PFE 位 = 0 时,每次转换完成,产生 INTAD 信号(A/D 转换器的正常使用)。
- 当 ADA0PFE 位 = 1 和 ADA0PFM.ADA0PFC 位 = 0 时,当转换完成,比较 ADA0CRnH 寄存器值和 ADA0PFT 寄存器值,仅当 ADA0CRnH ≥ ADA0PFT 时,产生 INTAD 信号。
- 当 ADA0PFE 位 = 1 和 ADA0PFC 位 = 1 时,当转换完成,比较 ADA0CRnH 寄存器值和 ADA0PFT 寄存器值,仅 当 ADA0CRnH< ADA0PFT 时,产生 INTAD 信号。

## **备注** n = 0 至 15

电源故障比较模式中,通过设置 ANIO 至 ANI15 管脚有四种模式:连续选择模式,连续扫描模式,单触发选择模式,和单触发扫描模式。

### (1) 连续选择模式

此模式中,比较 ADAOS 寄存器指定的模拟输入引脚电压转换结果和 ADAOPFT 寄存器设置值。如果电源故障比较结果匹配 ADAOPFC 位设置的条件,转换结果储存于 ADAOCRn 寄存器中,产生 INTAD 信号。如果不匹配,转换结果储存于 ADAOCRn 寄存器中,不产生 INTAD 信号。第一次转换完成之后,开始下一次转换,除非 ADAOMO.ADAOCE 位被清为 0 (n = 0 至 15)。





图 13-8. 连续选择模式操作的定时举例 (当进行电源故障比较时: ADAOS 寄存器 = 01H)

## (2) 连续扫描模式

此模式中,储存依次从 ANIO 引脚到 ADAOS 寄存器指定的引脚选择的模拟输入引脚的电压转换结果,比较通道 0的 ADAOCROH 寄存器设置值和 ADAOPFT 寄存器值。如果电源故障比较结果匹配 ADAOPFC 位设置的条件,转换结果储存于 ADAOCRO 寄存器中,产生 INTAD 信号。如果不匹配,转换结果储存于 ADAOCRO 寄存器中,不产生 INTAD 信号。

第一次转换结果储存于 ADA0CR0 寄存器后,连续保存模拟输入引脚直到 ADA0S 寄存器指定的引脚上电压依次转换结果。转换完成后,下一次转换又从 ANI0 引脚开始,除非 ADA0CE 位被清为 0。

图 13-9. 连续扫描模式操作的定时举例 (当进行电源故障比较时: ADAOS 寄存器 = 03H)



## (3) 单触发选择模式

此模式中,比较 ADAOS 寄存器指定的模拟输入引脚电压转换结果和 ADAOPFT 寄存器设置值。如果电源故障比较结果匹配 ADAOPFC 位设置的条件,转换结果储存于 ADAOCRn 寄存器中,产生 INTAD 信号。如果不匹配,转换结果储存于 ADAOCRn 寄存器中,不产生 INTAD 信号。转换完成后停止。


ANI1 数据4 数据5 数据1 数据2 数据3 数据6 数据7 数据1 数据6 A/D 转换 (ANI1) (ANI1) 数据1 数据6 ADA0CR1 (ANI1) (ANI1) **INTAD** ADA0PFT 失配 ADA0PFT 匹配 转换结束 转换结束 转换开始 设定ADA0CE位 = 1 转换开始 设定ADA0CE位 = 1

图 13-10. 单触发选择模式操作的定时举例 (当进行电源故障比较时: ADAOS 寄存器 = 01H)

# (4) 单触发扫描模式

此模式中,储存依次从 ANIO 引脚到 ADAOS 寄存器指定的引脚选择的模拟输入引脚的电压转换结果,比较通道 0 的 ADAOCROH 寄存器设置值和 ADAOPFT 寄存器值。如果电源故障比较结果匹配 ADAOPFC 位设置的条件,转换结果储存于 ADAOCRO 寄存器中,产生 INTAD 信号。如果不匹配,转换结果储存于 ADAOCRO 寄存器中,不产生 INTADO 信号。第一次转换结果储存于 ADAOCRO 寄存器后,依次保存 ADAOS 寄存器指定的模拟输入引脚上信号转换结果。转换完成后停止。

图 13-11. 单触发扫描模式操作的定时举例 (当进行电源故障比较时: ADAOS 寄存器 = 03H)



### 13.6 注意事项

## (1) 当未使用 A/D 转换器时

当未使用 A/D 转换器时,通过清 ADA0M0.ADA0CE 位为 0 可降低电源消耗。

#### (2) ANIO 到 ANI15 引脚的输入范围

输入指定 范围内电压到 ANIO 至 ANI15 引脚。如果等于或高于 AVREFO ,或等于或低于 AVss (甚至是在最大绝对额定范围之内)的电压输入到任何这些引脚,那个通道的转换值未定义,其它通道的转换值或许也会受影响。

### (3) 抑制噪声措施

为保持 10 位分辨率,必须有效保护 ANIO 至 ANI15 引脚受到噪声影响。当模拟输入源的输出阻抗变高,噪声影响增加。要降低噪声,推荐如图 13-12 所示连接一外部电容。




图 13-12. 模拟输入引脚处理

### (4) 交替 I/O

模拟输入引脚(ANIO 至 ANI15)交替运行为端口引脚。当选择 ANIO 至 ANI15 管脚之一执行 A/D 转换,在转换中不要执行读输入端口或写输出端口指令,因为转换分辨率或许下降。

如果因为连接到端口管脚的外部电路影响使得输出电流流动的话,A/D 转换中设置为输出端口的管脚上的转换分辨率或许也会下降。

如果数字脉冲应用到输入信号被转换的管脚相邻的管脚,因为耦合噪声影响,或许 A/D 转换值不能如所预期。因此,不要应用脉冲到进行 A/D 转换管脚相邻的引脚。

## (5) 中断请求标志 (ADIF)

即使 ADAOS 寄存器内容改变,也不会清除中断请求标志(ADIF)。如果模拟输入引脚在 A/D 转换中变化,,重新写入 ADAOS 寄存器前,以前选择的模拟输入信号的转换结果和立即设置转换结束中断请求标志可能会被保存。重新写入 ADAOS 寄存器后,如果立即读 ADIF 标志,即使新选择的模拟输入引脚的 A/D 转换未完成,或许也会设置 ADIF 标志。当 A/D 转换停止,重新开始转换前,清除 ADIF 标志。





图 13-13. A/D 转换结束中断请求的产生时间

### (6) 内部等效电路

下面显示模拟输入框的等效电路。

图 13-14. ANIn 引脚内部等效电路



### (7) AVREFO pin

- (a) 使用 AVREFO 管脚为 A/D 转换器的供电管脚,也供电给交替功能端口。在使用备用电源的应用中,确保如图 13-15 所示供应与 VDD 相同的电压到 AVREFO 管脚。
- (b) AVREFO 管脚也用为 A/D 转换器的参考电压管脚。如果供电到 AVREFO 管脚的电源有高阻抗,或电源有低电流供应能力,因为转换中流动的电流(特别地,转换操作后立即使位 ADAOCE 置为 1),参考电压或许波动。结果是,转换精度或许下降。为避免此点,推荐如图 13-15 所示跨过 AVREFO 和 AVSS 管脚连接电容抑制参考电压波动。
- (c) 如果供电到 AVREFO 管脚的电源有高 DC 阻抗(例如,因为二极管的插入), 因为 A/D 转换电流引起的电压 下降,转换激活时的电压或许低于转换停止时的电压。




图 13-15. AVREFO 管脚处理举例

#### <R> (8) 读 ADA0CRn 寄存器

当 ADA0M0 至 ADA0M2、ADA0S、ADA0PFM 或 ADA0PFT 寄存器被写入,ADA0CRn 寄存器内容或许未定义。转换完成后和写入 ADA0M0 至 ADA0M2、ADA0S、ADA0PFM 或 ADA0PFT 寄存器前读转换结果。同样当确认外 / 定时器触发,ADA0CRn 寄存器内容或许未定义。转换完成后和下一外 / 定时器触发确认前读转换结果。在与上不同的时间,正确转换结果或许不能读到。

## (9) 待机模式

因为 STOP 模式中,A/D 转换器停止运行,转换结果无效,所以能降低电源消耗。STOP 模式释放后操作重新开始,但 STOP 模式释放后的 A/D 转换结果无效。当 STOP 模式释放后使用 A/D 转换器,设置 STOP 模式或释放 STOP 模式前,清 ADA0M0.ADA0CE 位为 0,然后释放 STOP 模式后设置 ADA0CE 位为 1。

IDLE1, IDLE2, 或副时钟操作模式中,操作继续。为降低电源消耗,因此清 ADA0M0.ADA0CE 位为 0。IDLE1 和 IDLE2 模式中,因为不能保留模拟输入电压值,IDLE1 和 IDLE2 模式释放后的 A/D 转换结果无效。IDLE1 和 IDLE2 模式设置前的转换结果有效。

## <R> (10) 高速转换模式

在高速转换模式中, 稳定时间过程中禁止重新写入 ADA0M0、ADA0M2、ADA0S、ADA0PFM 和 ADA0PFT 寄存器和触发输入。

## <R> (11)A/D 转换时间

A/D 转换时间为稳定时间,转换时间,等待时间和触发响应时间的总和(关于这些时间的详细信息请参照表 13 -2 常用转换模式下的转换时间选择(ADA0HS1 位 = 0)和 表 13-3 高速转换模式下的转换时间选择(ADA0HS1 位 = 1))。

在常用转换模式下的 A/D 转换中,如果 ADA0M0、ADA0M2、ADA0S、ADA0PFM 和 ADA0PFT 寄存器被写入或被触发输入,将进行重新转换然而,如果稳定时间的结束时序与写入这些寄存器相抵触,或者如果稳定时间的结束时序与触发输入相抵触的话,64 脉冲时钟的稳定时间需重新插入。

若在重新插入稳定时间的结束时序后再次发生冲突的话,再次插入稳定时间。因此不要向 **64** 或更低的脉冲时钟设置触发输入间隔和控制寄存器写入间隔。

### (12) A/D 转换结果变动

A/D 转换结果视电源电压波动而定,或受噪声影响或许变动。要降低变动,用程序采取抵销措施,例如平均 A/D 转换结果。

#### (13) A/D 转换结果滞后特性

逐次比较型 A/D 转换器保持模拟输入电压在内部采样保持电容中,然后执行 A/D 转换。A/D 转换结束后,模拟输入电压保留在内部采样保持电容中。结果是,或许发生下列现象。

- ●当相同通道用于 A/D 转换,如果电压高于或低于前面的 A/D 转换,那么滞后特性或许出现在转换结果受前面 值影响的地方。因此,即使转换在相同电压处执行,结果可能变动。
- ●当交换模拟输入通道,滞后特性或许出现在转换结果受前面通道值影响的地方。这是因为一 A/D 转换器是用来 A/D 转换。因此,即使转换在相同电压处执行,结果可能变动。

## 13.7 怎样读 A/D 转换器特性表

这部分描述有关 A/D 转换器的术语。

## (1) 分辨率

能分辨的最小模拟输入电压,即,模拟输入电压与 1 位数字输出比率被称为 1 LSB(最底有效位)。1 LSB 与满标之比表示为%FSR (满刻度)。%FSR 是可转换模拟输入电压范围比率,表示为百分比,表示如下,与分辨率无关。

1%FSR = (最大可转换模拟输入电压值 一最小可转换模拟 输入电压值)/100 = (AVREF0 - 0)/100 = AVREF0/100

当分辨率为 10 位, 1 LSB 如下:


1 LSB = 
$$1/2^{10} = 1/1,024$$
  
= 0.098%FSR

总体误差决定精度,与分辨率无关。

## (2) 总体误差

这是实际测量值和理论值间差最大值。 它是零刻度误差,满刻度误差,线性误差和这些误差组合的总体。 特性表中的总体误差不包括量化误差。

## 图 13-16. 总体误差



## (3) 量化误差

此为±1/2 LSB 的误差,当模拟值转换为数字值时,其无可避免地发生。因为 A/D 转换器以±1/2 LSB 范围转换模 拟输入电压为相同数字编码,量化误差不可避免。

此误差未包括入特性表中的总体误差、零刻度误差、全刻度误差、积分线性误差、或差分线性误差。




图 13-17. 量化误差

## (4) 零刻度误差

当数字输出从 0...000 至 0...001 (1/2 LSB) 变化时,此为实际测量的模拟输入电压和它理论值间之差。




图 13-18. 零刻度误差

## (5) 零刻度误差

当数字输出从 1...110 至 1...111 (满刻度-3/2 LSB)变化时,此为实际测量的模拟输入电压和它理论值间之差。




图 13-19. 满刻度误差

# (6) 微分线性误差

理想的是,输出特定编码的宽度是 1 LSB。此误差显示当特定编码输出时实际测量值和它理论值间之差。当应用到同样通道的模拟输入引脚电压逐位从 AVss至 AVREFO连贯增加时,此显示 A/D 转换的基本特性。当输入电压增加或减少,或当使用两个或多个通道时,参见 13.7 (2) 总体误差。






图 13-20.差分线性误差

# (7) 积分线性误差

此误差显示转换特性与理想线性关系不同的程度。它显示实际测量值和它理论值间之最大差值,此处零刻度误差和满刻度误差为 $\mathbf{0}$ 。






# (8) 转换时间

此为产生每一触发后获得数字输出要求的时间。特性表中的转换时间包括采样时间。

# (9) 采样时间

此为模拟开关开着ON,负载模拟电压到采样保持电路的时间。

图 13-22. 采样时间



## 第14章 数模转换器

## 14.1 功能

数模转换器有下列功能。


- 8-位分辨率× 2 通道(DA0CS0,DA0CS1)
- R-2R 梯型方法
- 设置时间: 最大值µ3s。 (当 AVREF1 为 3.0 至 3.6V,外部负载为 20pF)
- 模拟输出电压: AVREF1 × m/256 (m = 0 至 255;设置值到 DAOCSn 寄存器)
- 操作模式: 正常模式,实时输出模式

备注 n = 0, 1

### 14.2 配置

数模转换器配置如下所示。

图 14-1. 数模转换器框图



D/A 转换器包括下列硬件。

表 14-1. 数模转换器配置

项目	配置
控制寄存器	D/A 转换器模式寄存器 (DA0M) D/A 转换值设置寄存器 0,1(DA0CS0,DA0CS1)

# 14.3 寄存器

控制数模转换器的寄存器如下。

- D/A 数模转换器模式寄存器(DA0M)
- D/A 转换值设置寄存器 0,1(DA0CS0,DA0CS1)

# (1) 数模转换器模式寄存器(DA0M)

DA0M 寄存器控制数模转换器的操作。 该寄存器可进行 8 位或 1 位读写。

复位设置使此寄存器为 00H.

复位后: 00H R/W 地址: FFFFF282H

DA0M

7	6	<5>	<4>	3	2	1	0
0	0	DA0CE1	DA0CE0	0	0	DA0MD1	DA0MD0

DA0CEn	D/A 转换器操作控制 允许/禁止 (n=0、1)
0	禁止操作
1	允许操作

DA0MDn	D/A 转换器操作模式的选择 (n=0、1)
0	正常模式
1	实时输出模式注

### 注 实时输出模式中(DA0MDn 位=1)输出触发如下。

- ●当 n = 0:INTTP2CC0 信号(见 **第7章 16**一位定时器/事件计数器 P(TMP))
- ●当 n = 1:INTTP3CC0 信号(见 **第7章 16**一位定时器/事件计数器 **P(TMP)**)

## (2) D/A 转换值设置寄存器 0,1(DA0CS0 、DA0CS1)

DA0CS0 和 DA0CS1 寄存器设置输出至 ANO0 和 ANO1 引脚的模拟电压值。 这些寄存器可以以 8 位为单位进行读写。 复位设置使此寄存器为 00H。

复位后: 00H R/W 地址: DA0CS0 FFFF280H, DA0CS1 FFFF281H

7 6 5 4 3 2 1 0

DA0CSn DA0CSn7 DA0CSn6 DA0CSn5 DA0CSn4 DA0CSn3 DA0CSn2 DA0CSn1 DA0CSn0

注意事项 实时输出模式中(DA0M.DA0MDn 位=1),产生 INTTP2CC0/INTTP3CC0 信号前设置 DA0CSn 寄存器。当产生 INTTP2CC0/INTTP3CC0 信号时数模转换开始。

备注 n = 0, 1

# 14.4 操作

### 14.4.1 正常模式中的操作

使用写到 DA0CSn 寄存器为触发的操作执行数模转换。

设置方法描述如下。

- <1> 设置 DA0M.DA0MDn 位为 0(正常模式)。
- <2> 设置模拟电压值为到 DA0CSn 寄存器的 ANOn 引脚的输出。 上面步骤<1>和<2>构成初始设置。
- <3> 设置 DA0M.DA0CEn 位为 1(允许数模转换)。 当执行此设置时开始数模转换。
- <4> 要执行后来的数模转换,写到 DA0CSn 寄存器。 保持前面的数模转换结果直到执行下一数模转换。
- 备注 1. 关于管脚设置的交替功能,见表 4-19 使用端口管脚为交替功能管脚。
  - **2.** n = 0, 1

### 14.4.2 实时输出模式中的操作

使用 TMP2 和 TMP3 的中断请求信号(INTTP2CC0 和 INTTP3CC0)为触发执行数模转换。设置方法描述如下。

- <1> 设置 DA0M.DA0MDn 位为 1(实时输出模式)。
- <2> 设置模拟电压值为到 DA0CSn 寄存器的 ANOn 管脚的输出。
- <3> 设置 DA0M.DA0CEn 位为 1(允许数模转换)。 上面步骤<1>到<3>构成初始设置。
- <4> 操作 TMP2 和 TMP3。
- <5> 当产生 INTTP2CC0 和 INTTP3CC0 信号时数模转换开始。
- <6> 之后,每次产生 INTTP2CC0 和 INTTP3CC0 信号,DA0CSn 寄存器中的设置值为输出。
- **备注** 1. ANO0 和 ANO1 引脚的输出值直到上面的<5>未定义。
  - **2.**关于 HALT、IDLE1、IDLE2 和 STOP 模式中的 ANO0 和 ANO1 引脚的输出值,见 **第 21 章 待机功能**。
  - 3.关于管脚设置的交替功能, 见表 4-19 使用端口引脚为交替功能管脚。

## 14.4.3 注意事项

当使用 V850ES/JJ2 的数模转换器时遵守下列注意事项。

- (1) 当实时输出模式中发出触发信号时,不要改变 DA0CSn 寄存器的设置值。
- (2) 改变操作模式前确保清 DA0M.DA0CEn 位为 0。
- (3) 当使用 P10/AN00 和 P11/AN01 管脚之一为 I/O 端口,其它为数模输出管脚时,在数模输出中端口 I/O 程度不改变的应用中如此做。
- (4) 确保 AVREF0 = VDD = AVREF1 = 3.0 至 3.6 V。 如果超出此范围,不担保操作。
- (5) 在与 AVREF1 相同的时间应用电源到 AVREF0。
- (6) 因为数模转换器的输出阻抗高,没有电流能从 ANOn 管脚(n=0,1)输出。当连接 2 M $\Omega$  或低于此阻抗的电阻时,在电阻和 ANOn 管脚之间插入 JFET 输入操作放大器。




图 14-2.外部引脚连接举例

(7) 因为数模转换器在 STOP 模式中停止操作,ANO0 和 ANO1 管脚进入高阻抗状态,能降低电源消耗。 然而在 IDLE1,IDLE2,或副时钟操作模式中,操作继续。因此,要降低电源消耗,清 DA0M.DA0CEn 位为 0。

# 第15章 异步串行接口 A (UARTA)

# 15.1 UARTA 和其它串行接口的模式转换

## 15.1.1 CSIB4 和 UARTA0 的模式转换

在 V850ES/JJ2 中,CSIB4 和 UARTA0 是相同管脚的交替功能,因此不能同时使用。使用 UARTA0 前用 PMC3 和 PFC3 寄存器预先设置它。

注意事项 如果在发送或接收中转换这些功能,不担保 CSIB4 和 UARTA0 的发送/接收操作。确保使未使用的功能不起作用。

图 15-1. CSIB4 和 UARTA0 模式转换设置

	0000H	R/W ±	也址: FFFF	F446H, FF	·FFF44/H			
	15	14	13	12	11	10	9	8
PMC3	0	0	0	0	0	0	PMC39	PMC38
	7	6	5	4	3	2	1	0
	0	0	PMC35	PMC34	PMC33	PMC32	PMC31	PMC30
复位后:	0000H	R/W 均	也址: FFFF	F466H, FF	FFF467H			
	15	14	13	12	11	10	9	8
PFC3	0	0	0	0	0	0	PFC39	PFC38
	7	6	5	4	3	2	1	0
							DE004	DECOO
复位后:			PFC35		PFC33	PFC32	PFC31	PFC30
	00H R	t/W 地均	L: FFFFF7	706H 4	3	2	1	0
复位后: PFCE3L	00H R	k/W 地址	L: FFFFF7	706H				
	00H R	8/W 地址 6 0	b: FFFFF7 5 0	706H 4	3	2 PFCE32	1 0	0
	00H R 7 0	6 0 PFCE32	b: FFFFF7 5 0	06H 4 0	3 0	2	1 0	0
	00H R	8/W 地址 6 0	b: FFFFF7 5 0	706H 4	3 0	2 PFCE32	1 0	0
	00H R 7 0	bW 地址 6 0	b: FFFFF7 5 0 PFC32 ×	06H 4 0	3 0 模式	2 PFCE32	1 0	0
	00H R 7 0	6 0 PFCE32 × 0	b: FFFFF7 5 0 PFC32 × 0	06H 4 0 端口 I/O 相 ASCKA0	3 0 模式	2 PFCE32 运行模式	1 0	0
	00H R 7 0 PMC32 0 1	6 0 0 PFCE32 × 0	b: FFFFF7 5 0 PFC32 × 0	06H 4 0 端口 I/O 相 ASCKA0 SCKB4 核	3 0 模式 模式	2 PFCE32 运行模式	1 0	0
	00H R 7 0 PMC32 0 1 1 PMC3n	6 0 PFCE32 × 0 0	b: FFFFF7  5  0  PFC32  ×  0  1	06H 4 0 端口 I/O 相 ASCKA0 SCKB4 核	3 0 模式 模式	2 PFCE32 运行模式	1 0	0

# 15.1.2 UARTA2 和 I<sup>2</sup>C00 的模式转换

在 V850ES/JJ2 中,UARTA2 和  $I^2$ C00 是相同管脚的交替功能,因此不能同时使用。使用 UARTA2 前用 PMC3 和 PFC3 寄存器预先设置它。

注意事项 如果在发送或接收中转换这些功能,不担保 UARTA2 和 I<sup>2</sup>C00 的发送/接收操作。确保使未使用的功能不起作用。

图 15-2. UARTA2 和 I<sup>2</sup>C00 模式转换设置

	15	14	13	12	11	10	9	8
PMC3	0	0	0	0	0	0	PMC39	PMC38
	7	6	5	4	3	2	1	0
	0	0	PMC35	PMC34	PMC33	PMC32	PMC31	PMC30
复位后:			也址: FFFF			10	٥	Q
DEGG	15	14	13	12	11	10	9	8
PFC3	0	0	0	0	0	0	PFC39	PFC38
	7	6	5	4	3	2	1	0
	0	0	PFC35	PFC34	PFC33	PFC32	PFC31	PFC30
	- Duigo	DE00			Y=.4=.4	4-4-		
	PMC3n	PFC3n			运行	<b>吳</b> 八		
	0	×	端口I/O 模					
	1	0	UARTA2	莫式				
	1	1	I <sup>2</sup> C00 模式	s.				

# 15.1.3 UARTA1 和 I<sup>2</sup>C02 的模式转换

在 V850ES/JJ2 中, UARTA 和  $I^2$ C02 是相同管脚的交替功能,因此不能同时使用。使用 UARTA1 前用 PMC9,PFC9 和 PMCE9 寄存器预先设置它。

注意事项 如果在发送或接收中转换这些功能,不担保 UARTA1 和 I<sup>2</sup>C02 的发送/接收操作。确保使未使用的功能不起作用。

图 15-3. UARTA1 和 I<sup>2</sup>C02 模式转换设置

复位后:	0000H	R/W 均	也址: FFFF	F452H, FF	FFF453H			
	15	14	13	12	11	10	9	8
PMC9	PMC915	PMC914	PMC913	PMC912	PMC911	PMC910	PMC99	PMC98
	7	6	5	4	3	2	1	0
	PMC97	PMC96	PMC95	PMC94	PMC93	PMC92	PMC91	PMC90
复位后:	0000H	R/W 地	址: FFFFI	F472H, FF	FFF473H			
	15	14	13	12	11	10	9	8
PFC9	PFC915	PFC914	PFC913	PFC912	PFC911	PFC910	PFC99	PFC98
	7	6	5	4	3	2	1	0
	PFC97	PFC96	PFC95	PFC94	PFC93	PFC92	PFC91	PFC90
复位后:			PFC95			PFC92	PFC91	PFC90
复位后: PFCE9	0000H	R/W 地 14	也址: FFFF	F712H, FF	FFF713H			
	0000H 15	R/W 地 14	地: FFFF 13	F712H, FF 12	FFF713H 11	10 0 2	9	8
	0000H 15 PFCE915	R/W 地 14 PFCE914	地: FFFF 13 0	F712H, FF 12 0	FFF713H 11 0	10	9	8
	0000H 15 PFCE915	R/W 地 14 PFCE914 6	地: FFFF 13 0 5	F712H, FF 12 0 4	FFF713H  11  0  3	10 0 2	9 0 1	8 0 0
	0000H 15 PFCE915	R/W 地 14 PFCE914 6	地: FFFF 13 0 5	F712H, FF 12 0 4	FFF713H  11  0  3	10 0 2	9 0 1	8 0 0
	0000H 15 PFCE915 7 PFCE97	R/W 地 14 PFCE914 6 PFCE96	地: FFFF 13 0 5 PFCE95	F712H, FF 12 0 4 PFCE94	FFF713H 11 0 3 PFCE93	10 0 2 PFCE92	9 0 1	8 0 0
	0000H 15 PFCE915 7 PFCE97	R/W # 14 PFCE914 6 PFCE96	地: FFFF 13 0 5 PFCE95	F712H, FF 12 0 4 PFCE94	FFF713H 11 0 3 PFCE93	10 0 2 PFCE92	9 0 1	8 0 0

## 15.2 特征

○ 传输速率: 300bps 至 312.5bps(使用 20 兆赫兹内部系统时钟和专用波特率发生器)

○ 全双工通信: 内部 UARTAn 接收数据寄存器(UAnRX)

内部 UARTAn 发送数据寄存器(UAnTX)

○ 2-管脚配置: TXDAn: 发送数据输出管脚

RXDAn: 接收数据输入管脚

○ 接收错误输出功能

• 奇偶校验错误

• 帧格式错误

• 超速错误

○ 中断源: 2

• 接收完成中断(INTUAnR):

在允许接收状态中,串行传输完成后从接收移位寄存器到接收数

据寄存器传送接收的数据时产生此中断。

• 允许发送中断(INTUAnT): 在允许发送状态中,从发送数据寄存器到发送移位寄存器传送发

送的数 据时产生此中断。

○ 字符长度: 7、8位

○ 奇偶功能: 奇、偶、0、无

○ 发送停止位: **1**、**2**位

○ 片上专用波特率发生器

○ 可选择 MSB-/LSB-最先传送

○ 可能的反相输入/输出发送/接收数据

○ 在 LIN(局域互联网络)通信格式中 SBF(同步中断区域)发送/接收可能

• SBF 发送 13 至 20 位可选

• SBF 接收可能识别 11 位或更多位

• 有 SBF 接收标志

各注 n=0至3

# 15.3 配置

UARTAn 框图如下所示。

内部总线 INTUAnT -INTUAnR → 发送单元 接收单位 UAnTX **UAnRX** 接收移位 发送移位 接收 接收移位 寄存器 寄存器 控制器 寄存器 过滤器 波特率 波特率 选择器 **−**⊚ TXDAn 发生器 发生器 - ⊕ RXDAn 选择器 时钟选择器 fxx 至 fxx/2<sup>10</sup>-ASCKA0<sup>注</sup> ○→ UAnCTL1 UAnCTL0 **UAnSTR** UAnOTP0 UAnCTL2 内部总线 仅 UARTA0 注 备注 **1.** n = 0 至 3 2. 波特率发生器配置,见图 15-16。

图 15-4. 异步串行接口 An 框图

UARTAn 包括下列硬件。

表 15-1. UARTAn 配置

项目	配置
寄存器	UARTAn 控制寄存器 0 (UAnCTL0) UARTAn 控制寄存器 1 (UAnCTL1) UARTAn 控制寄存器 2 (UAnCTL2) UARTAn 选择控制寄存器 0 (UAnOPT0) UARTAn 状态寄存器(UAnSTR) UARTAn 接收移位寄存器 UARTAn 接收数据寄存器(UAnRX) UARTAn 发送移位寄存器 UARTAn 发送移位寄存器

### (1) UARTAn 控制寄存器 0(UAnCTL0)

UAnCTLO 寄存器是 8 位寄存器用于指定 UARTAn 操作。

### (2) UARTAn 控制寄存器 1(UAnCTL1)

UAnCTL1 寄存器是 8 位寄存器用于选择 UARTAn 的输入时钟。

## (3) UARTAn 控制寄存器 2(UAnCTL2)

UAnCTL2 寄存器是 8 位寄存器用于控制 UARTAn 的波特率。

#### (4) UARTAn 选择控制寄存器 0(UAnOPT0)

UAnOPTO 寄存器是 8 位寄存器用于控制 UARTAn 的串行传送。

## (5) UARTAn 状态寄存器(UAnSTR)

当发生接收错误时,UAnSTRn 寄存器包括指示错误内容的标志。当接收错误发生时,每个接收错误标志被设置(为1)并且通过读 UAnSTR 寄存器进行复位(为0)。

### (6) UARTAn 接收移位寄存器

此为移位寄存器用于转换输入到 RXDAn 引脚的串行数据为并行数据。当接收了 1 字节的数据和检测到停止位时,接收数据传送到 UAnRX 寄存器。

不能直接操作此寄存器。

#### (7) UARTAn 接收数据寄存器(UAnRX)

UAnRX 寄存器是 8 位寄存器保持接收的数据。当接收了 7 个字符,0 保存于最高位(当接收数据 LSB 最先时)。在允许接收状态中,接收的数据从 UARTAn 接收移位寄存器传送到 UAnRX 寄存器,与 1 帧移入过程完成同步。传送到 UAnRX 寄存器也使接收完成中断请求信号(INTUAnR)为输出。

## (8) UARTAn 发送移位寄存器

发送移位寄存器是用于转换从 UAnTX 寄存器传送的并行数据为串行数据的移位寄存器。 当 1 字节的数据从 UAnTX 寄存器传送,移位寄存器数据从 TXDAn 引脚输出。

不能直接操作此寄存器。

#### (9) UARTAn 发送数据寄存器(UAnTX)

UAnTX 寄存器是 8 位发送数据缓冲。当发送数据写入 UAnTX 寄存器,发送开始。当数据能写入 UAnTX 寄存器 (当一帧数据从 UAnTX 寄存器传送到 UARTAn 发送移位寄存器),产生允许发送中断请求信号(INTUAnT)。

### 15.4 寄存器

# (1) UARTAn 控制寄存器 0(UAnCTL0)

UAnCTL0 寄存器是 8 位寄存器控制 UARTAn 串行传送操作。 该寄存器可进行 8 位或 1 位读写。 将此寄存器复位设置为 10H。

(1/2)

复位后: 10H R/W 地址: UA0CTL0 FFFFA00H, UA1CTL0 FFFFA10H, UA2CTL0 FFFFA20H, UA3CTL0 FFFFA30H

 <7>
 <6>
 <5>
 <4>
 3
 2
 1
 0

 UAnPWR
 UAnTXE
 UAnRXE
 UAnDIR
 UAnPS1
 UAnPS0
 UAnCL
 UAnSL

UAnCTL0 (n = 0 至 3)

UAnPWF	UARTAn 操作控制
0	禁止UARTAn操作(UARTAn异步复位)
1	允许UARTAn操作

UARTAn操作由UAnPWR位控制。通过清除UAnPWR 位为0使得TXDAn管脚输出为高电平(如果UAnOPTO. UAnTDL 位 = 1,则固定为低电平)。

UAnTXE	允许发送操作
0	禁止发送操作
1	允许发送操作

- 要开始发送时,设定UAnPWR位至1,然后设定UAnTXE位至1。 要停止发送,清除UAnTXE位至0,然后设定UAnPWR位至0。
- 要初始化发送单元,清除UAnTXE位至0,等待两个基础时钟周期后再设定UAnTXE位为1。否则,初始化可能不被执行(关于基础时钟,请参见15.7 (1) (a) 基础时钟)

UAnRXE	允许接收操作
0	禁止接收操作
1	允许接收操作

- 要开始接收时,设定UAnPWR位至1,然后设定UAnRXE位至1。
- 要停止接收,清除UAnRXE位至0,然后设定UAnPWR位至0。
- 要初始化接收单元,清除UAnRXE位至0,等待两个基础时钟周期后再设定UAnRXE位为1。 否则,初始化可能不被执行(关于基础时钟,请参见15.7 (1) (a) 基础时钟)。

(2/2)

UAnDIR	传送方向选择
0	MSB-最先传送
1	LSB-最先传送

- 只有当UAnPWR位 = 0 或 UAnTXE位 = UAnRXE位 = 0时,该寄存器可被复写。
- 当发送和接收在LIN格式下进行时,设置UAnDIR位为1。

UAnPS1	UAnPS0	发送中的校验选择	接收中的校验选择		
0	0	无校验输出	无校验接收		
0	1	0 校验输出	0 校验接收		
1	0	奇校验输出	奇校验检查		
1	1	偶校验输出	偶 校验检查		

- 只有当UAnPWR位 = 0 或 UAnTXE位 = UAnRXE位 = 0时,该寄存器可被复写。
- 如果在接收中选择"0校验接收",则不执行校验检查。 因此,UAnSTR.UAnPE位 不设置。
- 当发送和接收在LIN格式下进行时,清除UAnPS1和UAnPS0位为00。

UAnCL	发送/接收1帧数据的数据特性长度规格		
0	7位		
1	8位		

- 只有当UAnPWR位 = 0 或 UAnTXE位 = UAnRXE位 = 0时,该寄存器可被复写。
- 当发送和接收在LIN格式下进行时,设置UAnCL位为1。

UAnSL	发送数据的停止位的长度规格
0	1位
1	2 位

只有当UAnPWR位 = 0 或 UAnTXE位 = UAnRXE位 = 0时,该寄存器可被复写。

**备注** 关于奇偶校验细节,见 **15.6.9 奇偶校验类型和操作**。

<R>

<R>

(2) UARTAn 控制寄存器 1(UAnCTL1)

细节见 15.7 (2) UARTAn 控制寄存器 1(UAnCTL1)。

(3) UARTAn 控制寄存器 2(UAnCTL2)

细节见 15.7 (3) UARTAn 控制寄存器 2 (UAnCTL2).

(4) UARTAn 选择控制寄存器 0(UAnOPT0)

UAnOPT0 寄存器是 8一位寄存器控制 UARTAn 寄存器的串行传送操作。

该寄存器可进行8位或1位读写。

将此寄存器复位设置为 14H。

(1/2)

复位后: 14H R/W 地址: UA0OPT0 FFFFFA03H, UA1OPT0 FFFFA13H,

UA2OPT0 FFFFFA23H

UAnOPT0

 <7>
 6
 5
 4
 3
 2
 1
 0

 UAnSRF
 UAnSRT
 UAnSTT
 UAnSLS2
 UAnSLS1
 UAnSLS0
 UAnTDL
 UAnRDL

(n = 0 至 2)

UAnSRF	SBF 接收标志
0	当设置UAnCTL0.UAnPWR位=UAnCTL0.UAnRXE位=0时。 也就在SBF接收正常结束时。
1	SBF 接收中

• SBF(同步中断区域)接收判断为LIN通信期间。

当出现一个SBF接收错误时,UAnSRF位保持为1,然后SBF接收再度开始。

• UAnSRF位是只读位。

 UAnSRT
 SBF 接收触发

 0

 1
 SBF 接收触发

• 这是LIN通信期间SBF接收触发位,读的时候总是读"0"。

• 设置UAnPWR位=UAnRXE位=1后再设置UAnSRT位。

UAnSTT	SBF 发送触发
0	-
1	SBF 发送触发

• 这是LIN通信期间SBF发送触发位,读的时候总是读"0"。

• 设置UAnPWR位=UAnTXE位=1后再设置UAnSTT位。

注意事项 SBF 接收中(UAnSRF 位=1)不要设置 UAnSRT 和 UAnSTT 位(为 1)。

<R>

(2/2)

UAnSLS2	UAnSLS1	UAnSLS0	SBF 发送长度选择
1	0	1	13位输出 (复位值)
1	1	0	14位输出
1	1	1	15位输出
0	0	0	16位输出
0	0	1	17位输出
0	1	0	18位输出
0	1	1	19位输出
1	0	0	20位输出
只有当UAnPWR位 = 0 或 UAnTXE位 = 0时,该寄存器可被设定。			

UAnTDL	发送数据电平位	
0	传送数据的普通输出	
1	传送数据的反相输出	

- •通过UAnTDL位可对TXDAn管脚的输出电平反相。
- •只有当UAnPWR位 = 0 或 UAnTXE位 = 0时,该寄存器可被设定。

UAnRDL	接收数据电平位	
0	传送数据的普通输入	
1 传送数据的反相输入		
• 通过UAnRDL位可对RXDAn管脚的输入电平反相。		

## (5) UARTAn 状态寄存器(UAnSTR)

UAnSTR 寄存器是 8 位寄存器显示 UARTAn 传送状态和接收错误内容。

此寄存器可 8 位或 1 位单元读或写,但 UAnTSF 位只读,UAnPE,UAnFE 和 UAnOVE 位能读和写。然而,这些位只能通过写入 0 清除;写入 1 不能设置它们(即使 1 写入它们,值还是被保留)。 初始条件于下面显示。

寄存器/位	初始条件
UAnSTR 寄存器	● 复位 ● UAnCTL0.UAnPWR = 0
UAnTSF 位	• UAnCTL0.UAnTXE = 0
UAnPE,UAnFE,UAnOVE 位	● 0 写入 ● UAnCTL0.UAnRXE = 0

复位后: 00H R/W 地址: UA0STR FFFFA04H, UA1STR FFFFA14H, UA2STR FFFFFA24H, UA3STR FFFFFA34H

UAnSTR

<7>	6	5	4	3	<2>	<1>	<0>
UAnTSF	0	0	0	0	UAnPE	UAnFE	UAnOVE

(n = 0 至 3)

UAnTSF	传送状态标志
	• 当UAnPWR位 = 0或UAnTXE位 = 0被设定时。 • 当下列传送完成时,从UAnTX寄存器中没有下一个数据传送
1	写到UAnTX寄存器

当进行连续发送时 UAnTSF位总为1. 当初始化发送单元时,进行初始化前检查 UAnTSF位=0.当UAnTSF位=1,初始化在进行时,发送数据没有保护。

UAnPE	校验错误标志	
0	<ul><li>● 当UAnPWR位 = 0或UAnRXE位 = 0被设定时。</li><li>● 当0被写入时</li></ul>	
1	在接收期间,当数据的校验和校验位不匹配时。	

- UAnPE位的操作由UAnCTL0.UAnPS1和UAnCTL0.UAnPS0位控制。
- UAnOVE位可进行读和写,但是只能通过写入 0进行清除。

UAnFE	帧错误标志
	<ul><li>当UAnPWR位 = 0或UAnRXE位 = 0被设定时。</li><li>当0被写入时</li></ul>
1	当接收时检测到无停止位

- 无论UAnCTL0.UAnSL位的值,只有接收数据停止位的第一位被检查。
- UAnOVE位可进行读和写,但是只能通过写入0进行清除。 当1被写入该位时,值被保留。

UAnOVE	溢出错误标志	
0	<ul> <li>当UAnPWR位 = 0或UAnRXE位 = 0被设定时。</li> <li>当0被写入时</li> </ul>	
1	当接收数据被设置到UAnRX寄存器中并且在那个接收数据被读取 之前下一接收操作完成。	

- 当发生溢出错误时,数据在下一接收数据没有写入接收缓冲器的情况下被舍弃。
- •TUAnOVE位可进行读和写,但是只能通过写入0进行清除。 当1被写入该位时,值被保留。

## (6) UARTAn 接收数据寄存器(UAnRX)

UAnRX 寄存器是 8-位缓冲寄存器储存接收移位寄存器转换的并行数据。


当1字节的数据接收完成时储存于接收移位寄存器的数据传送到 UAnRX 寄存器。

LSB 最先接收中,当数据长度指定为 7 位,接收数据传送到 UAnRX 寄存器的位 6 到 0,MSB 总是变成 0。 MSB 最 先接收中,接收数据传送到 UAnRX 寄存器的位 7 到 1,LSB 总是变成 0。

当发生超越错误(UAnOVE),此时的接收错误不传送到 UAnRX 寄存器,它被丢弃。

该寄存器是以8位为单位的只读寄存器。

除重新设置输入之外,通过清 UAnCTL0.UAnPWR 位为 0,UAnRX 寄存器能设为 FFH。




# (7) UARTAn 发送数据寄存器(UAnTX)

UAnTX 寄存器是 8 位寄存器用于设置发送数据。

该寄存器可以以8位为单位进行读写。

将此寄存器复位设置为 FFH。



## 15.5 中断请求信号

下面两个中断请求信号从 UARTAn 产生。

- 接收完成中断请求信号(INTUAnR)
- 允许发送中断请求信号(INTUAnT)

这两个中断请求信号的默认优先级是接收完成中断请求信号然后允许发送中断请求信号。

表 15-2. 中断和默认优先级

中断	优先级
接收完成	高
允许发送	低

## (1) 接收完成中断请求信号(INTUAnR)

在允许接收状态当数据移位入接收移位寄存器,传送到 UAnRX 寄存器时,接收完成中断请求信号是输出。 当接收错误发生时,仍会输出一个接收完成中断请求信号。因此,当识别到接收完成中断请求信号,数据被读出时,读 UAnSTR 寄存器,检查接收结果是否无误。

在不允许接收状态,不产生接收完成中断请求信号。

# (2) 允许发送中断请求信号(INTUAnT)

如果允许发送时,发送数据从 UAnTX 寄存器传送到 UARTAn 发送移位寄存器,产生允许发送中断请求信号。

<R>

# 15.6 操作

# 15.6.1 数据格式

执行全双工串行数据接收和发送。


如图 15-5 所示,一发送/接收数据帧由启动位,数据位,校验位和停止位组成。

使用 UAnCTLO 寄存器执行一帧数据的数据位长度指定,校验选择,停止位长度指定, MSB/LSB 指定。

此外,使用 UAnOPTO.UAnTDL 位执行 TXDAn 位的 UART 输出/反相输出控制。

- 起始位 ......1位
- 数据位 ......7位/8位
- 停止位 ......1 位/2 位

图 15-5. UARTA 发送/接收数据格式



### 15.6.2 SBF 发送/接收格式

V850ES/JJ2有 SBF(同步中断区域)发送/接收控制功能允许 LIN 功能的使用。

备注 LIN 意指局域互联网络,是低速(1 到 20kbps)串行通信协议意图帮助汽车网络降低成本

LIN 通信是单一主控制通信,一主控制可连接到 15 个从动装置。

LIN 从动装置用于控制开关,激励器和传感器,这些装置通过 LIN 网络连接到 LIN 主控制。


通常 LIN 主控制连接到像 CAN(控制器局域网)之类的网络。

另外 LIN 总线用单电缆方法通过遵守 ISO9141 的收发器连接到节点。

LIN 协议中,主控制发送有波特率信息的帧,从动装置接收并矫正波特率错误。因此,当从动装置中波特率错 误为 ±15%或更低,通信是可以接受的。

图 15-6 和 15-7 概要 LIN 的发送和接收操作。


## 图 15-6.LIN 发送操作概要



注

- 2. 硬件执行 SBF 输出。输出宽度是 UAnOPT0.UAnSBL2 至 UAnOPT0.UAnSBL0 位设置的位长度。如 果要求更好的输出宽度调节,使用 UAnCTLn.UAnBRS7 至 UAnCTLn.UAnBRS0 位执行此类调节。
- 3. 8 位模式中 80H 传送代替唤醒信号帧。
- 4. 允许发送中断请求信号(INTUAnT)是每发送开始的输出。INTUAnT 信号也是每 SBF 发送开始的输出。

图 15-7. LIN 接收操作概要



- 注 1. 引脚沿检测器发送唤醒信号,允许 UARTAn,设置 SBF 接收模式。
  - 2. 执行接收操作直到检测到停止位。检测到 11 位或更多位的 SBF 接收时,判断正常 SBF 接收结束,输出中断信号。检测到少于 11 位的 SBF 接收时,判断 SBF 接收出错,没有中断信号输出,模式返回到 SBF 接收模式。
  - 3. 如果 SBF 接收正常地结束,输出中断请求信号。SBF 接收完成中断激活定时器。此外,抑制 UAnSTR.UAnOVE,UAnSTR.UAnPE 和 UAnSTR.UAnFE 位错误检测,不执行 UART 通信错误检测处理、UARTAn 接收移位寄存器和 UAnRX 寄存器的数据传送。UARTAn 接收移位寄存器保持初始值 FFH。
  - **4.** RXDAn 引脚连接到定时器的 TI(捕捉输入),计算传输率以及波特率错误。UARTA 使能后重新设置通过矫正波特率错误获得 UAnCTL2 寄存器值,使状态变成接收状态。
  - 5. 软件设定校验区域区别。CSF 接收后初始化 UARTAn, 然后由软件执再设置 SBF 接收模式处理。


## 15.6.3 SBF 发送

当 UAnCTL0.UAnPWR 位 = UAnCTL0.UAnTXE 位 = 1, 进入发送允许状态, 通过设置 SBF 发送触发 (UAnOPT0.UAnSTT位)(为 1)开始 SBF 发送。

其后,输出 UAnOPT0.UAnSLS2 至 UAnOPT0.UAnSLS0 位指定的位宽度 13 至 20 低电平。SBF 发送开始,产生允许发送中断请求信号(INTUAnT)。SBF 发送结束后,自动清 UAnSTT 位。其后恢复 UART 发送模式。

发送暂停直到下一待发送的数据写入 UAnTX 寄存器,或直到设置 SBF 发送触发(UAnSTT 位)。

图 15-8. SBF 发送



### 15.6.4 SBF 接收

<R>

<R>

通过设置 UAnCTL0.UAnPWR 位为 1 和然后设置 UAnCTL0.UAnRXE 位为 1 达到允许接收状态。

通过设置 SBF 接收触发(UAnOPT0.UAnSTR 位)为 1 设置 SBF 接收等待状态。

SBF 接收等待状态中,与 UART 接收等待状态相似,监控 RXDAn 引脚,执行启动位检测。

接着启动位检测,开始接收,按照设置的波特率,内部计数器向上计数。

当收到停止位,如果 SBF 宽度为 11 位或更多位,判断正常处理,输出接收完成中断请求信号(INTUAnR)。自动清 UAnOPTO.UAnSRF 位,SBF 接收结束。抑制 UAnSTR.UAnOVE,UAnSTR.UAnPE 和 UAnSTR.UAnFE 位的错误检测,不执行 UART 通信错误检测处理。此外,不执行 UARTAn 接收移位寄存器和 UAnRX 寄存器的数据传送,保持初始值 FFH。如果 SBF 宽度为 10 位或更少位,因为错误处理没有中断输出,终止接收,返回 SBF 接收模式。此时不清 UAnSRF 位。

## 注意事项 1. 如果在数据接收时 SBF 被传输时,会发生帧格式错误。

2. 在 SBF 接收中(UAnSRF 位=1),不要设置 SBF 接收触发位(UAnSRT)和 SBF 发送触发位(UAnSTT)位为1。





图 15-9. SBF 接收(1/2)

图 15-9. SBF 接收(2/2)



## 15.6.5 UART 发送

通过设置 UAnCTLO.UAnPWR 位为 1 输出高电平到 TXDAn 管脚。

其次,通过设置 UAnCTL0.UAnTXE 位为 1 设置允许发送状态,通过写发送数据到 UAnTX 寄存器开始发送。启动位,校验位和停止位自动加入。


因为 UARTAn 中不提供 CTS(允许发送信号)输入管脚,使用端口检查发送目的地接收允许。

发送操作开始,UAnTX 寄存器中的数据传送到 UARTAn 发送移位寄存器。

UAnTX 寄存器中的数据发送到 UARTAn 发送移位寄存器完成,产生允许发送中断请求信号(INTUAnT),其后,UARTAn 发送移位寄存器内容输出到 TXDAn 管脚。

产生 INTUAnT 信号后,允许写下一发送数据入 UAnTX 寄存器。

# 图 15-10. UART 发送



## 15.6.6 连续发送过程

当 UARTAn 发送移位寄存器开始移位操作时,UARTAn 能写下一发送数据到 UAnTX 寄存器。从允许发送中断请求信号(INTUAnT)判断 UARTAn 发送移位寄存器的发送时序。

传送中通过写下一待发送的数据到 UAnTX 寄存器实现有效率的通信率。

注意事项 当执行连续发送中初始发送时,确保 UAnSTR.UAnTSF 位为 0,然后执行初始化。不能担保发送当 UAnTSF 位为 1 时初始化的数据。

图 15-11. 连续发送处理流程





图 15-12. 连续发送操作时序



### 15.6.7 UART 接收

通过设置 UAnCTL0.UAnPWR 位为 1 然后设置 UAnCTL0.UAnRXE 位为 1 设置接收等待状态。 接收等待状态中,监测 RXDAn 引脚,执行启动位检测。

使用两个步骤的检测程序执行启动位检测。

首先检测 RXDAn 引脚的上升沿,在下降沿开始采样。如果 RXDAn 引脚在启动位采样点低电平,识别启动位。识别启动位后,开始接收操作,按照设置的波特率串行数据存储于 UARTAn 接收移位寄存器。

当接收到停止位,输出接收完成中断请求信号(INTUAnR)时,UARTAn 接收移位寄存器的数据写入 UAnRX 寄存器。然而,如果发生超越错误(UAnSTR.UAnOVE),此时的接收数据不写入 UAnRX 寄存器,而是被丢弃。

接收中即使发生奇偶校验误差(UAnSTR.UAnPE 位)或帧格式错误(UAnSTR.UAnFE 位),接收继续直到第一停止位的接收位置,接着接收完成输出 INTUAnR。




图 15-13. UART 接收

- 注意事项 1. 确保即使当接收出错也要读 UAnRX 寄存器。如果不读 UAnRX 寄存器,下一数据接收中发生超越错误,接收错误继续无限期的发生。
  - 2. 执行接收中的操作假定只有一位停止位。忽略第二位停止位。
  - 3. 当接收完成,产生接收完成中断请求信号(INTUANR)后读 UANRX 寄存器,将 UANPWR 或 UANRXE 位清 0。 如果产生 INTUANR 信号前清 UANPWR 或 UANRXE 位为 0,不担保 UANRX 寄存器的读出值。
  - 4. 如果 UARTAn 的接收完成处理(产生 INTUANR 信号)和 UAnPWR 位=0 或 UAnRXE 位=0 冲突,无论有没有数据存储于 UAnRX 寄存器,都有可能产生 INTUANR 信号。


设置中断控制寄存器(UAnRIC)的中断屏蔽标志(UAnRMK),然后设置 UAnPWR 位=0 或 UAnRXE 位=0后,不等待产生 INTUAnR 信号完成接收,确保清(0)UAnRIC 寄存器的中断请求标志(UAnRIF)。

## 15.6.8 接收错误

接收操作中的错误有三种: 奇偶校验错误,帧格式错误和超越错误。当出错时,数据接收结果错误标志设置于 UAnSTR 寄存器,输出接收完成中断请求信号(INTUAnR)。

通过读 UAnSTR 寄存器内容可能确定接收中发生了哪种错误。 读接收错误标志后通过写入 0 清除它。

• 接收数据的读流程



# • 接收错误原因

错误标志	接收错误	原因
UanPE	奇偶校验错误	收到的奇偶校验位与设定不匹配
UanFE	帧格式错误	未检测停止位
UanOVE	超速错误	下一数据在从接收缓冲读取数据前完全接收

当发生接收错误,视错误种类执行下列步骤。

### • 奇偶校验错误

如果因为例如接收线噪声的问题收到错误数据,丢弃收到的数据,重新发送。

### • 帧格式错误

波特率错误或许在接收方和发送方之间发生,或也许错误地检测到启动位。因为这是通信格式的致命错误,检查发送方中的操作停止,每方均执行初始化处理,然后再开始通信。

## • 超速错误

因为读收到的数据前完成了下一接收,丢弃了一帧数据。如果需要此数据,重新发送。

注意事项 如果连续接收中产生接收错误中断,完成下一接收前必须读 UAnSTR 寄存器内容,然后执行错误处理。

## 15.6.9 奇偶校验类型和操作

### 注意事项 当使用 LIN 功能,固定 UAnCTLO 寄存器的 UAnPS1 和 UAnPS0 位为 00。

校验位用于检测通信数据中的位错误。通常相同校验位用于发送方和接收方。 在偶校验和奇校验的情况,可能检测奇数计数的位错误。在 0 校验和无校验的情况,不能检测错误。

## (a) 偶校验

### (i) 发送中

控制发送数据中值为"1"的位数,包括校验位,为偶数。校验位值如下。

- 发送数据中值为"1"的奇数位数:
- 发送数据中值为"1"的偶数位数: 0

### (ii) 接收中

计数接收数据中值为"1"的位数,包括校验位,如果其为奇数,输出校验错误。

### (b) 奇校验

## (i) 发送中

与偶校验相反,控制发送数据中值为"1"的位数,包括校验位,为奇数。校验位值如下。

- 发送数据中值为"1"的奇数位数: (
- 发送数据中值为"1"的偶数位数:

## (ii) 接收中

计数接收数据中值为"1"的位数,包括校验位,如果其为偶数,输出校验错误。

### (c) 0 校验

发送中不管发送的数据,校验位总是为0。

接收中不执行校验位检查。因此,不管是否校验位是0或1,不出现校验错误。

### (d) 无校验

没有校验位加入发送的数据。

执行接收假定没有校验位。因为没有校验位,不出现校验错误。

## 15.6.10 接收数据噪声滤波器

此滤波器用预分频器输出基时钟采样 RXDAn 管脚。

当相同采样值读到两次,匹配检测输出改变,RXDAn 信号采样为输入数据。所以,判断不超过 2 个时钟宽度的数据为噪声,不传递到内部电路(见图 15-15)。见 15.7 (1) (a) 基时钟 关于基时钟。

此外因为电路如图 15-14 示,接收操作内进行的处理与外部信号状态相比延迟 3个时钟。

图 15-14. 噪声滤波器电路





图 15-15. 判断 RXDAn 信号为噪声的时序




## 15.7 专用波特率发生器

专用波特率发生器包括源时钟选择器框和 8 位可编程计数器,产生和 UARTAn 的发送和接收中的串行时钟。关于串行时钟,可为每一通道选择专用波特率发生器输出。

有为发送的8位计数器和为接收的另一8位计数器。

## (1) 波特率发生器配置

图 15-16. 波特率发生器配置



### (a) 基时钟

当 UAnCTL0.UAnPWR 位是 1,由 UAnCTL1.UAnCKS3 至 UAnCTL1.UAnCKS0 位选择的时钟供给 8 位计数器。此时钟称为基时钟 (fuclk)。

### (b) 串行时钟发生

串行时钟可通过设置 UAnCTL1 寄存器和 UAnCTL2 寄存器(n=0至3)产生。

基时钟由 UAnCTL1.UAnCKS3 至 UAnCTL1.UAnCKS0 位选择。

8位计数器的分频值可使用 UAnCTL2.UAnBRS7 到 UAnCTL2.UAnBRS0 位设置。

## (2) UARTAn 控制寄存器 1(UAnCTL1)

UAnCTL1 寄存器是 8 一位寄存器选择 UARTAn 基时钟。 该寄存器可以以 8 位为单位进行读写。 复位设置使此寄存器为 00H。

### 注意事项 重新写 UAnCTL1 寄存器前清 UAnCTL0.UAnPWR 位为 0。

复位后: 00H R/W 地址: UA0CTL1 FFFFA01H, UA1CTL1 FFFFFA11H,

UA2CTL1 FFFFFA21H, UA3CTL1 FFFFFA31H

UAnCTL1

7	6	5	4	3	2	1	0
0	0	0	0	UAnCKS3	UAnCKS2	UAnCKS1	UAnCKS0

(n = 0至 3)

UAnCKS3	UAnCKS2	UAnCKS1	UAnCKS0	基础时钟 (fUCLK)选择
0	0	0	0	fxx
0	0	0	1	fxx/2
0	0	1	0	fxx/4
0	0	1	1	fxx/8
0	1	0	0	fxx/16
0	1	0	1	fxx/32
0	1	1	0	fxx/64
0	1	1	1	fxx/128
1	0	0	0	fxx/256
1	0	0	1	fxx/512
1	0	1	0	fxx/1,024
1	0	1	1	外部时钟 <sup>注</sup> (ASCKAO 管脚)
	其	他		禁止设置

注 只有 UARTAO 有效;禁止设置 UARTA1 至 UARTA3。

**备注** fxx: 主系统时钟频率

## (3) UARTAn 控制寄存器 2(UAnCTL2)

UAnCTL2 寄存器是 8 位寄存器选择 UARTAn 的波特率(串行传输速率)时钟。该寄存器可以以 8 位为单位进行读写。 将此寄存器复位设置为 FFH。

### 注意事项 重新写 UAnCTL2 寄存器前清 UAnCTL0.UAnPWR 位为 0 或清 UAnTXE 和 UAnRXE 位为 00。

复位后 FFH R/W 地址: UA0CTL2 FFFFFA02H, UA1CTL2 FFFFFA12H,

UA2CTL2 FFFFFA22H, UA3CTL2 FFFFFA32H

UAnCTL2

7 6 5 4 3 2 1 0 UANBRS7 UANBRS6 UANBRS5 UANBRS4 UANBRS3 UANBRS2 UANBRS1 UANBRS0

(n = 0 至 3)

UAn BRS7	UAn BRS6	UAn BRS5	UAn BRS4	UAn BRS3	UAn BRS2	UAn BRS1	UAn BRS0	缺省 (k)	串行 时钟
0	0	0	0	0	0	×	×	×	禁止 设置
0	0	0	0	0	1	0	0	4	fuctk/4
0	0	0	0	0	1	0	1	5	fuctk/5
0	0	0	0	0	1	1	0	6	fuctk/6
:	:	:	:	:	:	:	:	:	:
1	1	1	1	1	1	0	0	252	fuclk/252
1	1	1	1	1	1	0	1	253	fuclk/253
1	1	1	1	1	1	1	0	254	fuclk/254
1	1	1	1	1	1	1	1	255	fucьк/255

备注 fuclk: 由 UAnCTL1.UAnCKS3 到 UAnCTL1.UAnCKS0 位选择的

时钟频率

## (4) 波特率

波特率由下式得到。

波特率= 
$$\frac{\text{fuclk}}{2 \times \text{k}} [\text{bps}]$$

当使用内部时钟,公式将如下(当在 UARTAO 使用 ASCKAO 管脚为时钟,使用上面公式计算)。

波特率 = 
$$\frac{fxx}{2^{m+1} \times k}$$
 [bps]

**备注** fuclk = UAnCTL1.UAnCKS3 至 UAnCTL1.UAnCKS0 位选择的基时钟频率

fxx: 主时钟频率

m = 值设定使用 UAnCTL1.UAnCKS3 至 UAnCTL1.UAnCKS0 位(m = 0 至 10)

k = 值设定使用 UAnCTL2.UAnBRS7 至 UAnCTL2.UAnBRS0 位 (k = 4 至 255)

通过下式得到波特率误差。

误差(%)= 
$$\left(\frac{\text{实际波特率(波特率出错)}}{\text{目标波特率 (正确波特率)}} - \right) \times 100 [%]$$

$$= \left(\frac{\text{fuclk}}{2 \times \text{k} \times \text{目标波特率}} - 1\right) \times 100 [%]$$

当使用内部时钟,公式将如下(当在 UARTAO 使用 ASCKAO 管脚为时钟,使用上面公式计算波特率误差)。

注意事项 1. 发送中波特率误差必须在接收方容差之内。

2. 接收中波特率误差必须满足(5)接收中容许的波特率范围指的范围。

要设置波特率,执行下列计算用于设置 UAnCTL1 和 UAnCTL2 寄存器(当使用内部时钟时)。

- <1> 设置 k=fxx/(2 × 目标波特率)及 m 为 0。
- <2> 如果 k 为 256 或更大 (k ≥ 256), 把 k 减半(k/2)及 m 加 1(m + 1)。
- <3> 重复步骤<2>直到 k 小于 256(k<256)。
- <4> 四舍五入k的第一小数位使k为整数。 如果通过四舍五入后k=256,再执行步骤<2>将k变成128。
- <5> 设置 m 到 UAnCTL1 寄存器,k 到 UAnCTL2 寄存器。

**示例:** 当 fxx = 20 兆赫兹,目标波特率=153,600bps

 $<1> k = 20,000,000/(2 \times 153,600) = 65.10, m = 0$ 

<2>, <3> k = 65.10 <256, m = 0

<4> 设置 UAnCTL2 寄存器值: k = 65 = 41H, 设置 UAnCTL1 寄存器值: m = 0

实际波特率 = 20,000,000/(2 × 65) =153,846 [bps]

波特率误差 = {20,000,000/(2 × 65 × 153,600) - 1} × 100 = 0.160 [%]

波特率设置的代表性举例示于下面。

表 15-3.波特率发生器设置数据

波特率	fx	x = 20 MH	lz	fxx :	= 18.874 N	ЛHz	f×	x = 16 MH	lz	fx	x = 10 MH	z
(bps)	UAnCTL1	UAnCTL2	ERR(%)	UAnCTL1	UAnCTL2	ERR(%)	UAnCTL1	UAnCTL2	ERR(%)	UAnCTL1	UAnCTL2	ERR(%)
300	08H	82H	0.16	07H	F6H	-0.10	07H	D0H	0.16	07H	82H	0.16
600	07H	82H	0.16	06H	F6H	-0.10	06H	D0H	0.16	06H	82H	0.16
1,200	06H	82H	0.16	05H	F6H	-0.10	05H	D0H	0.16	05H	82H	0.16
2,400	05H	82H	0.16	04H	F6H	-0.10	04H	D0H	0.16	04H	82H	0.16
4,800	04H	82H	0.16	03H	F6H	-0.10	03H	D0H	0.16	03H	82H	0.16
9,600	03H	82H	0.16	02H	F6H	-0.10	02H	D0H	0.16	02H	82H	0.16
19,200	02H	82H	0.16	01H	F6H	-0.10	01H	D0H	0.16	01H	82H	0.16
31,250	01H	A0H	0	01H	97H	-0.01	01H	80H	0	00H	A0H	0
38,400	01H	82H	0.16	00H	F6H	-0.10	00H	D0H	0.16	00H	82H	0.16
76,800	00H	82H	0.16	00H	7BH	-0.10	00H	68H	0.16	00H	41H	0.16
153,600	00H	41H	0.16	00H	3DH	0.72	00H	34H	0.16	00H	21H	-1.36
312,500	00H	20H	0	00H	1EH	0.66	00H	1AH	-1.54	00H	10H	0

备注 fxx: 主时钟频率


ERR: 波特率误差(%)

## (5) 接收中容许的波特率范围

接收中容许的目的地波特率误差范围示于下面。

## 注意事项 接收中波特率误差必须设置在使用下式的容许的误差范围之内。

### 图 15-17.接收中容许的波特率范围



如图 15-17 示,接着启动位检测,使用 UAnCTL2 寄存器的计数器设置确定接收数据闩锁时序。如果此闩锁时序能及时收到直到最后的数据(停止位),通常能收到发送数据。 当应用此到 11 位接收,下面为理论结果。

FL = (Brate)<sup>-1</sup>

Brate: UARTAn 波特率(n=0至3)

k: UAnCTL2.UAnBRS7 至 UAnCTL2.UAnBRS0 位(n=0 至 3)的设置值。

FL: 1位数据长度

闩锁时序界限: 2个时钟周期

最小容许传输率: FLmin = 
$$11 \times FL - \frac{k-2}{2k} \times FL = \frac{21k+2}{2k} FL$$

因此,目的地能收到的最大波特率如下。

BRmax = 
$$(FLmin/11)^{-1} = \frac{22k}{21k + 2}$$
 波特率

类似地,得到以下的最大容许传输率由下式决定。

$$\frac{10}{11} \times FLmax = 11 \times FL - \frac{k+2}{2 \times k} \times FL = \frac{21k-2}{2 \times k} FL$$

$$FLmax = \frac{21k - 2}{20 \text{ k}} FL \times 11$$

因此,目的地能收到的最小波特率如下。

BRmin = 
$$(FLmax/11)^{-1} = \frac{20k}{21k - 2}$$
 波特率

从获得最小和最大波特率值的上述公式得到 UARTAn 和目的地的容许波特率误差服从于下表。

+4.66%

+4.72%

 分頻比(k)
 最大容许波特率误差
 最小容许波特率误差

 +2.32%
 -2.43%

 +3.52%
 -3.61%

 +4.26%
 -4.30%

 +4.56%
 -4.58%

表 15-4.最大/最小容许波特率误差

## 备注

8

20

50

100

255

1. 接收精度依赖于 1 帧的位计数,输入时钟频率和分频比(k)。输入时钟频率越高和分频比(k)越大,精度越高。

-4.67%


-4.72%

2. k: UAnCTL2.UAnBRS7 至 UAnCTL2.UAnBRS0 位(n=0 至 3)的设置值。

## (6) 连续发送中的波特率

连续发送中,从停止位到下一启动位的传输率通常是更长的 2 个基时钟。然而,接收方通过启动位检测执行时序初始化,所以此对传送结果没有影响。

图 15-18. 连续传送中的传输率



假定 1 位数据长度: FL; 停止位长度: FLstp; 和基时钟频率: fuclk, 我们得到下面公式。

FLstp = FL + 2/fuclk

因此,连续发送中的传输率如下。

传输率 = 11 × FL + (2/fuclk)

### 15.8 注意事项

- (1) 当供应 UARTAn 的时钟停止(例如,IDLE1,IDLE2或 STOP模式中),操作停止,每个寄存器保留它在紧接着时钟供应停止前的值。TXDAn 引脚输出也保持而且输出其在紧接着时钟供应停止前的值。然而,时钟供应重新开始后不担保操作。因此,时钟供应重新开始后,应通过设置 UAnCTL0.UAnPWR、UAnCTL0.UAnRXEn 和 UAnCTL0.UAnTXEn 位为 000 初始化电路。
- (2) 切勿同时使用 RXDA1 和 KR7 引脚。要使用 RXDA1 引脚,则不能使用 KR7 引脚。要使用 KR7 引脚,则不能使用 RXDA1 引脚(建议将 PFC91 位设置为 1,而将 PFCE91 位清零)。
- (3) UARTAn 中,不产生通信错误引起的中断。当使用 DMA 传送执行发送数据和接收数据的传送,即使传送中产生错误(奇偶校验,超越,帧格式),不能执行错误处理。或者 DMA 传送完成后读 UAnSTR 寄存器确保没有错误,或者在通信期间读 UAnSTR 寄存器检查错误。
- (4) 以下列序列开动 UARTAn。
  - <1> 设置 UAnCTL0.UAnPWR 位为 1。
  - <2> 设置端口。
  - <3> 设置 UAnCTL0.UAnTXE 位为 1,UAnCTL0.UAnRXE 位为 1。
- (5) 以下列序列停止 UARTAn。
  - <1> 设置 UAnCTL0.UAnTXE 位为 0,UAnCTL0.UAnRXE 位为 0。
  - <2> 设置端口,设置 UAnCTL0.UAnPWR 位为 0(如果端口设置不改变,它不是问题)。
- (6) 发送模式(UAnCTL0.UAnPWR 位=1 和 UAnCTL0.UAnTXE 位=1)中,不要通过软件覆盖相同值到 UAnTX 寄存器,因为通过写入此寄存器发送开始。要连续发送相同值,覆盖相同值。
- (7) 连续发送中,从停止位到下一启动位的通信率延伸多于通常的 2 个基时钟。然而,接收方通过检测启动位初始化时序,所以接收结果不受影响。

# 第 16 章 3 线可变长串行 I/O(CSIB)

# 16.1 CSIB 和其它串行接口的模式转换

## 16.1.1 CSIB4 和 UARTA0 的模式转换

在 V850ES/JJ2 中,CSIB4 和 UARTAO 是相同管脚的交替功能,因此不能同时使用。使用 CSIB4 前用 PMC3 和 PFC3 寄存器预先设置它。

注意事项 如果在发送或接收中转换这些功能,不担保 CSIB4 和 UARTA0 的发送/接收操作。确保使未使用的功能不起作用。

图 16-1. CSIB4 和 UARTAO 模式转换设置


200	0000H	R/W ±	也址: FFFF	F446H, FF	·FFF447H			
	15	14	13	12	11	10	9	8
PMC3	0	0	0	0	0	0	PMC39	PMC38
	7	6	5	4	3	2	1	0
	0	0	PMC35	PMC34	PMC33	PMC32	PMC31	PMC30
复位后:	0000H	R/W 均	也址: FFFF	F466H, FF	FFF467H			
	15	14	13	12	11	10	9	8
PFC3	0	0	0	0	0	0	PFC39	PFC38
	7	6	5	4	3	2	1	0
					1			
复位后:	0 00H R	O /W 地址	PFC35	PFC34	PFC33	PFC32	PFC31	PFC30
复位后:	00H R	./W 地ച	L: FFFFF7	706H				
复位后: PFCE3L					3 0	PFC32  2  PFCE32	1 0	0 0
	00H R	W 地址 6 0	b: FFFFF7 5 0	706H 4	3	2 PFCE32	1 0	0
	00H R	/W 地址 6	5 0 PFC32	06H 4 0	3 0	2	1 0	0
	00H R 7 0	/W 地址 6 0	b: FFFFF7 5 0	706H 4	3 0	2 PFCE32	1 0	0
	00H R 7 0	W 地址 6 0 PFCE32	b: FFFFF7 5 0 PFC32 ×	06H 4 0	3 0	2 PFCE32	1 0	0
	00H R 7 0	M 地址 6 0 0 PFCE32 ×	5 0 PFC32 ×	06H 4 0 端口 I/O 相 ASCKA0	3 0	2 PFCE32 运行模式	1 0	0
	00H R 7 0	M 地址 6 0 0 PFCE32 × 0	5 0 PFC32 ×	06H 4 0 端口 I/O 相 ASCKA0 SCKB4 核	3 0 模式 模式	2 PFCE32 运行模式	1 0	0
	00H R 7 0 PMC32 0 1 1 PMC3n	W 地址 6 0 PFCE32 × 0 0	b: FFFFF7  5  0  PFC32  ×  0  1	が 4 0 端口 I/O 相 ASCKAO SCKB4 核	3 0 模式 模式	2 PFCE32 运行模式	1 0	0

## 16.1.2 CSIB0 和 I<sup>2</sup>C01 的模式转换

在 V850ES/JJ2 中,CSIB0 和  $I^2$ C01 是相同管脚的交替功能,因此不能同时使用。使用 CSIB0 前用 PMC4 和 PFC4 寄存器预先设置它。

注意事项 如果在发送或接收中转换这些功能,不担保 CSIB0 和 I<sup>2</sup>C01 的发送/接收操作。确保使未使用的功能不起作用。

图 16-2. CSIB0 和 I<sup>2</sup>C01 模式转换设置



## 16.2 特征

- 传输速率: 8 Mbps 至 4.9 kbps (fxx = 20 MHz, 使用内部时钟)
- 〇 可选的主从模式
- ○8位至16位发送,3线串行接口
- 中断请求信号 (INTCBnT, INTCBnR) × 2
- 可转接的串行时钟和数据相位
- 8 和 16 位之间以 1 位单元可选的传送数据长度
- 可转换的传送数据 MSB-最先/LSB-最先
- 3 线发送 SOBn: 串行数据输出

SIBn: 串行数据输入

SCKBn: 串行时钟 I/O


可指定发送模式,接收模式,和发送/接收模式

**备注** n=0至5

# 16.3 配置

CSIBn 框图如下所示。

图 16-3. CSIBn 框图



CSIBn 包括下列硬件。

表 16-1.CSIBn 配置

项目	配置
寄存器	CSIBn 接收数据寄存器 (CBnRX) CSIBn 发送数据寄存器 (CBnTX)
控制寄存器	CSIBn 控制寄存器 0 (CBnCTL0) CSIBn 控制寄存器 1 (CBnCTL1) CSIBn 控制寄存器 2 (CBnCTL2) CSIBn 状态寄存器 (CBnSTR)

## (1) CSIBn 接收数据寄存器(CBnRX)

CBnRX 寄存器是 16 位缓冲寄存器保持收到的数据。


该寄存器是以16位为单位的只读寄存器。

在允许接收状态通过读 CBnRX 寄存器开始接收操作。

如果传送数据长度是8位,此寄存器的低8位以8位单元作为CBnRXL寄存器只读。

复位设置使此寄存器为 0000H。

除重新设置输入之外,通过清 CBnCTL0 寄存器的 CBnPWR 位(为 0)初始化 CBnRX 寄存器。



### (2) CSIBn 发送数据寄存器(CBnTX)


CBnTX 寄存器是 16 位缓冲寄存器用于写 CSIBn 传送数据。

该寄存器可以以16位为单位进行读写。

在允许发送状态中通过写数据到 CBnTX 寄存器开始发送操作。

如果传送数据长度是8位,此寄存器的低8位以8位单元作为CBnTXL寄存器只读。

复位设置使此寄存器为 0000H。



### **备注** 通信开始条件示于下面。

发送模式(CBnTXE 位=1,CBnRXE 位=0): 式(CBnTXE 位=1,CBnRXE 位=1): 接收模式(CBnTXE 位=0,CBnRXE 位=1): 写至 CBnTX 寄存器 发送/接收模 写至 CBnTX 寄存器 从 CBnRX 寄存器读

# 16.4 寄存器

使用下列寄存器控制 CSIBn。

- CSIBn 控制寄存器 0 (CBnCTL0)
- CSIBn 控制寄存器 1 (CBnCTL1)
- CSIBn 控制寄存器 2 (CBnCTL2)
- CSIBn 状态寄存器(CBnSTR)

## (1) CSIBn 控制寄存器 0(CBnCTL0)

CBnCTL0 是控制 CSIBn 串行传送操作的寄存器。 该寄存器可进行 8 位或 1 位读写。 复位设置使此寄存器为 01H.

(1/3)

复位后: 01H R/W 地址: CB0CTL0 FFFFFD00H, CB1CTL0 FFFFFD10H,

CB2CTL0 FFFFFD20H, CB3CTL0 FFFFFD30H, CB4CTL0 FFFFFD40H, CB5CTL0 FFFFFD50H

(n = 0 至 5)

CBnPWR	CSIBn操作不允许/允许的规定
0	禁止CSIBn操作并且复位CBnSTR寄存器
1	允许CSIBn操作
• CBnPW	R位控制CSIBn操作并且复位内部电路。

CBnTXE <sup>注</sup>	传送操作不允许/允许的规定
0	禁止传送操作
1	允许传送操作
• 当CBnT	XE位=0时:SOBn输出低电平

CBnRXE <sup>注</sup>	接收操作不允许/允许的规定
0	禁止接收操作
1	允许接收操作

• 当CBnRXE位被清为0时,接收完成中断不会输出即使当用于禁止接收操作的规定数据发送,并且接收数据(CBnRX寄存器)不被更新。

注 当 CBnPWR 位=0 时,这些位才能被重写。 然而,CBnPWR 位=1 也能在重写这些位的同时设置。

注意事项 要强制暂停发送/接收,清 CBnPWR 位为 0,而不是 CBnRXE 位和 CBnTXE 位。

同时,时钟输出停止。

<R>

(2/3)

CBnDIR <sup>注</sup>	传送目的地模式的规格 (MSB/LSB)
0	MSB-最先传送
1	LSB-最先传送

CBnTMS <sup>∄</sup>	传送模式规格
0	单一转移模式
1	连续转移模式

### [在单传送模式下]

- •产生接收完成中断请求信号(INTCBnR)。
- •即使发送被允许(CBnTXE位 = 1),发送允许中断请求信号(INTCBnT)也不会产生。
- 如果下一传送数据在通信过程中(CBnSTR.CBnTSF位 = 1)被写入, 它将被忽略并且下一通信不会开始。
- 同样,如果仅仅接收通信(CBnTXE位=0, CBnRXE位=1)设置,即使通信期间(CBnSTR. CBbTSF 位=1)接收数据被读取。

### [在连续传送模式下]

- 通过在通信期间(CBnSTR.CBnTSF 位 = 1)把下一传送数据写入来启动连续发送。
- 当一个发送允许中断(INTCBnT)发生后,下一发送的写入被允许如果在连续传送模式下仅仅接收通信(CBnTXE位=0, CBnRXE位=1)设置,无论CBnRX寄存器的读取操作,在一个接收完成中断(INTCBnR)之后下一接收连续开始。
- 因此,从CBnRX寄存器中迅速读取接收数据。
- 当该读操作延迟时,会发生溢出错误(CBnOVE位 = 1)。

注 当 CBnPWR 位=0 时,这些位才能被重写。 然而,当 CBnPWR 位=1 时,这些位同样也可以被重写。

(3/3)

CBnSCE	开始传送不允许/允许的规定			
0	通信开始触发无效			
1	通信开始触发有效			

### • 在主模式下

该位允许或禁止通信开始触发。

- (a) 在单发送或发送/接收模式下,或连续发送或连续发送/接收模式下 CBnSCE位的设定对通信操作没有影响。
- (b) 在单接收模式下 在读取最后接收数据之前清除CBnSCE位为0来禁止接收启动, 因为接收是通过读取接收数据(CBnRX寄存器)开始的<sup>注 1</sup>。
- (c) 在连续接收模式下 在最后一个数据接收完毕前一通信时钟清除CBnSCE位为0来禁止 最后数据接收后的接收启动<sup>注 2</sup>。
- 在从模式下

该位允许或禁止通信开始触发。

CBnSCE位0设置为1。

### [Usage 的 CBnSCE 位]

- 在单接收模式下
- <1>当通过INTCBnR中断服务完成最后数据接收后, 在读取CBnRX寄存器前清除CBnSCE位至0。
- <2>在确认CBnSTR.CBnTSF位=0之后,清除CBnRXE位至0来禁止接收。 要继续接收,设置CBnSCE位至1,过对CBnRX寄存器执行一个虚设的读取来 启动下一次接收。
- 在连续接收模式下
- <1>通过INTCBnR中断服务,在最后数据的接收过程中清除CBnSCE位至0。
- <2>读CBnRX寄存器。
- <3>在确认CBnTIR中断后,通过读取CBnRX寄存器来读取最后的接收数据。
- <4>在确认CBnSTR.CBnTSF位=0之后,清除CBnRXE位至0来禁止接收。 要继续接收,设置CBnSCE位至1,过对CBnRX寄存器执行一个虚设的读取来 等待下一次接收。

注 1. 如果 CBnSCE 位为 1 时读,开始下一通信操作。


2. 最后数据接收完成前一通信时钟 CBnSCE 位未清为 0, 自动开始下一通信操作。

注意事项 确保清位3和2为"0"。

## (2) CSIBn 控制寄存器 1(CBnCTL1)

CBnCTL1 是 8 位寄存器控制 CSIBn 串行传送操作。 该寄存器可进行 8 位或 1 位读写。 复位设置使此寄存器为 00H。

### 注意事项 当 CBnCTL0.CBnPWR 位=0 时,CBnCTL1 寄存器才能被重写。



## (3) CSIBn 控制寄存器 2(CBnCTL2)

CBnCTL2 是8-位寄存器控制 CSIBn 串行传送位数。 该寄存器可以以8位为单位进行读写。 复位设置使此寄存器为00H。

注意事项 当 CBnCTL0.CBnPWR 位=0,或 CBnTXE 和 CBnRXE 位=0 时,CBnCTL2 寄存器才能被重写。

复位后: 00H R/W 地址: CB0CTL2 FFFFFD02H, CB1CTL2 FFFFFD12H, CB2CTL2 FFFFFD32H, CB3CTL2 FFFFFD32H,

CB4CTL2 FFFFFD42H, CB5CTL2 FFFFFD52H

05101221111151211, 0500122111111502

CBnCTL2

7	6	5	4	3	2	1	0
0	0	0	0	CBnCL3	CBnCL2	CBnCL1	CBnCL0

(n = 0 至 5)


CBnCL3	CBnCL2	CBnCL1	CBnCL0	串行寄存器的位长度
0	0	0	0	8位
0	0	0	1	9位
0	0	1	0	10位
0	0	1	1	11位
0	1	0	0	12位
0	1	0	1	13位
0	1	1	0	14位
0	1	1	1	15位
1	×	×	×	16位

备注

- **1.** 如果传送位数不是 **8** 或 **16**,准备使用从 CBnTX 和 CBnRX 寄存器 LSB 塞满的数据。
- 2. x: 不美心

## (a) 传送数据长度改变功能

使用 CBnCTL2.CBnCL3 到 CBnCTL2.CBnCL0 位在 8 和 16 位之间以 1 位单元设置 CSIBn 传送数据长度。 当传送位长度设置为非 16 位的值时,不管是否传送开始位是 MSB 或 LSB,从 LSB 开始设置 CBnTX 或 CBnRX 寄存器数据。任何数据可被设置为未使用的高位,但接着串行传送接收数据变成 0。



## (4) CSIBn 状态寄存器(CBnSTR)

CBnSTR 是 8一位寄存器显示 CSIBn 状态。

此寄存器可 8-位或 1-位单元读或写,但 CBnTSF 标志只读。

复位设置使此寄存器为 00H。

除重新设置输入之外,通过清(0)CBnCTL0.CBnPWR 位初始化 CBnSTR 寄存器。

地址: CB0STR FFFFFD03H, CB1STR FFFFFD13H, 复位后: 00H R/W

CB2STR FFFFFD23H, CB3STR FFFFFD33H,

CB4STR FFFFD43H

**CBnSTR** 

<7> 2 <0> **CBnTSF** 0 0 0 0 0 **CBnOVE** 

 $(n = 0 \ \Xi \ 4)$ 

CBnTSF	通信状态标志
0	通信停止
1	通信

• 在通信期间,当数据在CBnTX寄存器中准备好时,设置这个寄存器,并且在接收期间 当CBnRX 寄存器进行一个虚拟读取时设置它。

当传送结束时,这个标志在时钟的最后边缘清为0。

CBnOVE	超越错误标志			
0	没有超越			
1	超越			

• 当下一接收完成而CPU没有读取接收缓冲区的值,在接收操作完成时会产生 一个超越错误。

CBnOVE标志显示这种情况下超越错误发生状态。

- CBnOVE位在单传送模式下也有效。因此,当仅使用发送时,注意以下事项。
- 不要检查CBnOVE标志。
- 即使不需要读取接收数据也要读取该位。
- 通过写入0, CBnOVE标志被清除。即使写入1也不能设置它。

<R>

## 16.5 中断请求信号

CSIBn 可以触发以下两个中断请求信号。

- 接收完成中断请求信号 (INTCBnR)
- 允许发送中断请求信号 (INTCBnT)

对于这两个中断请求信号而言,默认接收完成中断请求信号为较高优先级,允许发送中断请求信号为较低优先级。

表 16-2. 中断和默认优先级

中断	优先级
接收完成	高
允许发送	低

### (1) 接收完成中断请求信号(INTCBnR)

当允许接收时,接收数据被传送到 CBnRX 寄存器中,接收完成中断请求信号被触发。

当溢出错误发生时,中断请求信号仍会被触发。

当识别到接收完成中断请求信号并读出数据时,读 CBnSTR 寄存器以检查接收结果无误。

在单一模式中,通信结束后会触发 INTCBnR 中断请求信号,即使只在执行发送时。

# (2) 允许发送中断请求信号(INTCBnT)

如果在连续的发送或连续的发送/接收模式时,传输数据从 CBnTX 寄存器发出,一旦完成写入 CBnTX 就会触发允许发送中断请求信号。

单一发送和单一发送接收/模式中,不产生 INTCBnT 中断。


<R>

## 16.6 操作


# 16.6.1 单一传送模式(主模式,传输模式)

MSB 最先(CBnCTL0.CBnDIR 位 = 0), 通信类型 1 (CBnCTL1.CBnCKP 和 CBnCTL1.CBnDAP 位 = 00),通信时钟 (fcclk) = fxx/2 (CBnCTL1.CBnCKS2 至 CBnCTL1.CBnCKS0 位 = 000), 传输数据长度 = 8 位(CBnCTL2.CBnCL3 至 CBnCTL2.CBnCL0 位 = 0000)

# (1) 操作流程



## (2) 操作定时




- (1) 把 00H 写入 CBnCTL1 寄存器并选择通信类型 1,通信时钟(fcclk) = fxx/2 和主模式。
- (2) 把 00H 写入 CBnCTL2 寄存器并设置传输数据长度为 8 位。
- (3) 把 C1H 写入 CBnCTL0 寄存器并选择发送模式,同时设定 MSB 最先为允许通信时钟(fcclk)工作。
- (4) 通过把传输数据写入 CBnTX 寄存器, 使 CBnSTR.CBnTSF 位设定为 1 并开始发送。
- (5) 当发送开始时,序列时钟输出到 SCKBn 管脚,并且 SOBn 管脚输出的传输数据与序列时钟同步。
- (6) 当发送 CBnCTL2 寄存器设置的传输数据长度后,停止序列时钟输出和传输数据的输出,在序列时钟的 最后边沿处触发接收完成中断请求信号(INTCBnR)并清除 CBnTSF 位为 0。
- (7) 若需要继续发送,在INTCBnR 触发后,通过再次把传输数据写入 CBnTX 寄存器开始下一次的发送。
- (8) 若需要结束发送,写入 CBnCTL0.CBnPWR 位=0 和 CBnCTL0.CBnTXE 位=0。

**备注** n=0至5


# 16.6.2 单一传送模式(主模式,接收模式)

MSB 最先(CBnCTL0.CBnDIR 位 = 0), 通信类型 1 (CBnCTL1.CBnCKP 和 CBnCTL1.CBnDAP 位 = 00),通信时钟 (fcclk) = fxx/2 (CBnCTL1.CBnCKS2 至 CBnCTL1.CBnCKS0 位 = 000), 传输数据长度 = 8 位(CBnCTL2.CBnCL3 至 CBnCTL2.CBnCL0 位 = 0000)

## (1) 操作流程



# (2) 操作定时




- (1) 把 00H 写入 CBnCTL1 寄存器并选择通信类型 1,通信时钟(fcclk) = fxx/2 和主模式。
- (2) 把 00H 写入 CBnCTL2 寄存器并设置传输数据长度为 8 位。
- (3) 把 A1H 写入 CBnCTLO 寄存器并选择接收模式,同时设定 MSB 最先为允许通信时钟 (fccux)工作。
- (4) 通过对 CBnRX 寄存器执行一个虚设的读取,使 CBnSTR.CBnTSF 位设定为 1 并开始接收。
- (5) 当接收开始时,序列时钟输出到 SCKBn 管脚,并且 SIBn 管脚获得接收数据与序列时钟同步。
- (6) 当接收 CBnCTL2 寄存器设置的传输数据长度后,停止序列时钟输出和数据获得,在序列时钟的最后边沿处触发接收完成中断请求信号(INTCBnR)并清除 CBnTSF 位为 0。
- (7) 若需要继续接收,在 INTCBnR 触发后,读取 CBnRX 寄存器,维持 CBnCTL0.CBnSCE 位为 1。
- (8) 为了读取 CBnRX 寄存器,无需开始下一次接收,写入 CBnSCE 位 = 0即可。
- (9) 读 CBnRX 寄存器。
- (10) 若需要结束接收,写入 CBnCTL0.CBnPWR 位=0 和 CBnCTL0.CBnRXE 位=0。


备注 n=0至5

## 16.6.3 单一传送模式(主模式,发送/接收模式)

MSB 最先(CBnCTL0.CBnDIR 位 = 0), 通信类型 1 (CBnCTL1.CBnCKP 和 CBnCTL1.CBnDAP 位 = 00),通信时钟 (fcclk) = fxx/2 (CBnCTL1.CBnCKS2 至 CBnCTL1.CBnCKS0 位 = 000), 传输数据长度 = 8 位(CBnCTL2.CBnCL3 至 CBnCTL2.CBnCL0 位 = 0000)

## (1) 操作流程







- (1) 把 00H 写入 CBnCTL1 寄存器并选择通信类型 1,通信时钟(fcclk) = fxx/2 和主模式。
- (2) 把 00H 写入 CBnCTL2 寄存器并设置传输数据长度为 8 位。
- (3) 把 E1H 写入 CBnCTL0 寄存器并选择发送/接收模式,同时设定 MSB 最先为允许通信时钟 (fccuk)工作。
- (4) 通过把传输数据写入 CBnTX 寄存器, 使 CBnSTR.CBnTSF 位设定为 1 并开始发送。
- (5) 当发送/接收开始时,序列时钟输出到 SCKBn 管脚,并且 SOBn 管脚输出的传输数据与序列时钟和获得 SIBn 管脚的接收数据同步。
- (6) 当发送/接收 CBnCTL2 寄存器设置的传输数据长度后,停止序列时钟输出,传输数据输出和数据获得,在序列时钟的最后边沿处触发接收完成中断请求信号(INTCBnR)并清除 CBnTSF 位为 0。
- (7) 读 CBnRX 寄存器。
- (8) 若需要继续发送/接收,再次把传输数据写入 CBnTX。
- (9) 读 CBnRX 寄存器。
- (10) 若需要结束发送/接收,写入 CBnCTL0.CBnPWR 位 = 0, CBnCTL0.CBnTXE 位 = 0 和 CBnCTL0.CBnRXE 位 = 0。

## 16.6.4 单一传送模式(从模式,传输模式)

MSB 最先(CBnCTL0.CBnDIR  $\oplus$  = 0), 通信类型 1 (CBnCTL1.CBnCKP 和 CBnCTL1.CBnDAP  $\oplus$  = 00), 通信时钟 (fcclk) = 外部时钟 (SCKBn) (CBnCTL1.CBnCKS2 至 CBnCTL1.CBnCKS0  $\oplus$  = 111), 传输数据长度 = 8  $\oplus$  (CBnCTL2.CBnCL3 至 CBnCTL2.CBnCL0  $\oplus$  = 0000)







- (1) 把 07H 写入 CBnCTL1 寄存器并选择通信类型 1,通信时钟 (fcclk) = 外部时钟(SCKBn)和从模式。
- (2) 把 00H 写入 CBnCTL2 寄存器并设置传输数据长度为 8 位。
- (3) 把 C1H 写入 CBnCTLO 寄存器并选择发送模式,同时设定 MSB 最先为允许通信时钟(fccuk)工作。
- (4) 通过把传输数据写入 CBnTX 寄存器,使 CBnSTR.CBnTSF 位设定为 1,设备等待序列时钟输入。
- (5) 当序列时钟输入时,从 SOBn 管脚输出的发送数据与序列时钟同步。
- (6) 当发送 CBnCTL2 寄存器设置的传输数据长度后,停止序列时钟输出和传输数据的输出,在序列时钟的最后边沿处触发接收完成中断请求信号(INTCBnR)并清除 CBnTSF 位为 0。
- (7) 若需要继续发送,在INTCBnR 触发后,再次把传输数据写入 CBnTX 寄存器并等待序列时钟输入。
- (8) 若需要结束发送,写入 CBnCTL0.CBnPWR 位=0 和 CBnCTL0.CBnTXE 位=0。

## 16.6.5 单一传送模式(从模式,接收模式)

MSB 最先(CBnCTL0.CBnDIR  $\oplus$  = 0), 通信类型 1 (CBnCTL1.CBnCKP 和 CBnCTL1.CBnDAP  $\oplus$  = 00), 通信时钟 (fcclk) = 外部时钟 (SCKBn) (CBnCTL1.CBnCKS2 至 CBnCTL1.CBnCKS0 bits = 111), 传输数据长度 = 8  $\oplus$  (CBnCTL2.CBnCL3 至 CBnCTL2.CBnCL0  $\oplus$  = 0000)







- (1) 把 07H 写入 CBnCTL1 寄存器并选择通信类型 1,通信时钟 (fcclk) = 外部时钟(SCKBn)和从模式。
- (2) 把 00H 写入 CBnCTL2 寄存器并设置传输数据长度为 8 位。
- (3) 把 A1H 写入 CBnCTLO 寄存器并选择接收模式,同时设定 MSB 最先为允许通信时钟 (fccuk)工作。
- (4) 通过对 CBnRX 寄存器执行一个虚设的读取,使 CBnSTR.CBnTSF 位设定为 1,设备等待序列时钟输入。
- (5) 当序列时钟输入时,从 SIBn 管脚获取的接收数据与序列时钟同步。
- (6) 当接收 CBnCTL2 寄存器设置的传输数据长度后,停止序列时钟输出和数据获得,在序列时钟的最后边沿处触发接收完成中断请求信号(INTCBnR)并清除 CBnTSF 位为 0。
- (7) 若需要继续接收,在 INTCBnR 触发后,读取 CBnRX 寄存器,维持 CBnCTL0.CBnSCE 位为 1 并等待序列时钟的输入。
- (8) 若需要结束接收,写入 CBnSCE 位=0。
- (9) 读 CBnRX 寄存器。
- (10) 若需要结束接收,写入 CBnCTL0.CBnPWR 位=0 和 CBnCTL0.CBnRXE 位=0。

## 16.6.6 单一传送模式(从模式,发送/接收模式)

MSB 最先(CBnCTL0.CBnDIR  $\oplus$  = 0), 通信类型 1 (CBnCTL1.CBnCKP 和 CBnCTL1.CBnDAP  $\oplus$  = 00), 通信时钟 (fcclk) = 外部时钟 (SCKBn) (CBnCTL1.CBnCKS2 至 CBnCTL1.CBnCKS0  $\oplus$  = 111), 传输数据长度 = 8  $\oplus$  (CBnCTL2.CBnCL3 至 CBnCTL2.CBnCL0  $\oplus$  = 0000)







- (1) 把 07H 写入 CBnCTL1 寄存器并选择通信类型 1,通信时钟 (fcclk) = 外部时钟(SCKBn)和从模式。
- (2) 把 00H 写入 CBnCTL2 寄存器并设置传输数据长度为 8 位。
- (3) 把 E1H 写入 CBnCTLO 寄存器并选择发送/接收模式,同时设定 MSB 最先为允许通信时钟 (fccuk)工作。
- (4) 通过把传输数据写入 CBnTX 寄存器,使 CBnSTR.CBnTSF 位设定为 1,设备等待序列时钟输入。
- (5) 当序列时钟输入时,从 SOBn 管脚输出的发送数据与序列时钟和从 SIBn 管脚获取的接收数据同步。
- (6) 当发送/接收 CBnCTL2 寄存器设置的传输数据长度后,停止序列时钟输出,传输数据输出和数据获得,在序列时钟的最后边沿处触发接收完成中断请求信号(INTCBnR)并清除 CBnTSF 位为 0。
- (7) 读 CBnRX 寄存器。
- (8) 若需要继续发送/接收,再次把传输数据写入 CBnTX 并等待一个序列时钟输入。
- (9) 读 CBnRX 寄存器。
- (10) 若需要结束发送/接收,写入 CBnCTL0.CBnPWR 位 = 0, CBnCTL0.CBnTXE 位 = 0 和 CBnCTL0.CBnRXE 位 = 0。

## 16.6.7 连续传送模式(主模式,传输模式)

MSB 最先(CBnCTL0.CBnDIR 位 = 0), 通信类型 1 (CBnCTL1.CBnCKP 和 CBnCTL1.CBnDAP 位 = 00),通信时钟 (fcclx) = fxx/2 (CBnCTL1.CBnCKS2 至 CBnCTL1.CBnCKS0 位 = 000), 传输数据长度 = 8 位(CBnCTL2.CBnCL3 至 CBnCTL2.CBnCL0 位 = 0000)







- (1) 把 00H 写入 CBnCTL1 寄存器并选择通信类型 1,通信时钟(fcclk) = fxx/2 和主模式。
- (2) 把 00H 写入 CBnCTL2 寄存器并设置传输数据长度为 8 位。
- (3) 把 C3H 写入 CBnCTL0 寄存器并选择发送模式, MSB 最先和连续传输模式并同时允许通信时钟 (fcclк) 工作。
- (4) 通过把传输数据写入 CBnTX 寄存器, 使 CBnSTR.CBnTSF 位设定为 1 并开始发送。
- (5) 当发送开始时,序列时钟输出到 SCKBn 管脚,并且 SOBn 管脚输出的传输数据与序列时钟同步。
- (6) 当传输数据完成从 CBnTX 寄存器传输到移位寄存器以及允许写入 CBnTX 寄存器时,允许发送中断请求信号(INTCBnT)被触发。
- (7) 若需要继续发送,在 INTCBnT 信号触发后,再次把传输数据写入 CBnTX 寄存器。
- (8) 当本次通信完成前把一个新的传输数据写入 CBnTX 寄存器时,下一次通讯将在本次通讯完成后开始。
- (9) 传输数据从 CBnTX 寄存器传送到移位寄存器完毕,INTCBnT 信号被触发。若需要结束本次发送及继续发送,不要写入 CBnTX 寄存器。
- (10) 当传输完成前不把下次传输数据写入 CBnTX 寄存器时,在传输完成后停止序列时钟输出到 SCKBn 管脚并清除 CBnTSF 位为 0。
- (11) 若需要解除允许发送状态,在检查 CBnTSF 位 = 0 之后,写入 CBnCTL0.CBnPWR 位 = 0 和 CBnCTL0.CBnTXE 位 = 0。

注意事项 在连续发送模式下,接收完成中断请求信号(INTCBnR)不被触发。

# 16.6.8 连续传送模式 (主模式,接收模式)

MSB 最先(CBnCTL0.CBnDIR 位 = 0), 通信类型 1 (CBnCTL1.CBnCKP 和 CBnCTL1.CBnDAP 位 = 00),通信时钟 (fcclk) = fxx/2 (CBnCTL1.CBnCKS2 至 CBnCTL1.CBnCKS0 位 = 000), 传输数据长度 = 8 位(CBnCTL2.CBnCL3 至 CBnCTL2.CBnCL0 位 = 0000)







- (1) 把 00H 写入 CBnCTL1 寄存器并选择通信类型 1,通信时钟(fcclk) = fxx/2 和主模式。
- (2) 把 00H 写入 CBnCTL2 寄存器并设置传输数据长度为 8 位。
- (3) 把 A3H 写入 CBnCTL0 寄存器并选择接收模式,MSB 最先和连续传输模式并同时允许通信时钟(fcclκ)工作。
- (4) 通过对 CBnRX 寄存器执行一个虚设的读取,使 CBnSTR.CBnTSF 位设定为 1 并开始接收。
- (5) 当接收开始时,序列时钟输出到 SCKBn 管脚,并且 SIBn 管脚获得接收数据与序列时钟同步。
- (6) 当接收完成时,接收完成中断请求信号(INTCBnR)被触发,CBnRX 寄存器的写入被允许。
- (7) 当 CBnCTL0.CBnSCE 位 = 1 的通信完成后,下一次通讯将在通讯完成后开始。
- (8) 若需要结束本次接收及连续接收,写入 CBnSCE 位=0。
- (9) 读 CBnRX 寄存器。
- (10) 当接收完成时,INTCBnR 被触发,CBnRX 寄存器的写入被允许。当传输完成前设置 CBnSCE 位 = 0 时,停止序列时钟输出到  $\overline{\text{SCKBn}}$  管脚并清除 CBnTSF 位为 0 来结束接收操作。
- (11) 读 CBnRX 寄存器。
- (12) 如果发生溢出错误,写入 CBnSTR.CBnOVE 位 = 0 并清楚错误标志。
- (13) 若需要解除允许接收状态,在检查 CBnTSF 位 = 0 之后,写入 CBnCTL0.CBnPWR 位 = 0 和 CBnCTL0.CBnRXE 位 = 0。

# 16.6.9 连续传送模式(主模式,发送/接收模式)

MSB 最先(CBnCTL0.CBnDIR 位 = 0), 通信类型 1 (CBnCTL1.CBnCKP 和 CBnCTL1.CBnDAP 位 = 00),通信时钟 (fcclk) = fxx/2 (CBnCTL1.CBnCKS2 至 CBnCTL1.CBnCKS0 位 = 000), 传输数据长度 = 8 位(CBnCTL2.CBnCL3 至 CBnCTL2.CBnCL0 位 = 0000)






- (1) 把 00H 写入 CBnCTL1 寄存器并选择通信类型 1,通信时钟(fcclk) = fxx/2 和主模式。
- (2) 把 00H 写入 CBnCTL2 寄存器并设置传输数据长度为 8 位。
- (3) 把 E3H 写入 CBnCTL0 寄存器并选择发送/接收模式, MSB 最先和连续传输模式并同时允许通信时钟 (fcclk)工作。
- (4) 通过把传输数据写入 CBnTX 寄存器,使 CBnSTR.CBnTSF 位设定为 1 并开始发送。
- (5) 当发送/接收开始时,序列时钟输出到 SCKBn 管脚,并且 SOBn 管脚输出的传输数据与序列时钟和获得 SIBn 管脚的接收数据同步。
- (6) 当传输数据完成从 CBnTX 寄存器传输到移位寄存器以及允许写入 CBnTX 寄存器时,允许发送中断请求信号(INTCBnT)被触发。
- (7) 若需要继续发送/接收,在INTCBnT信号触发后,再次把传输数据写入CBnTX寄存器。
- (8) 当发送/接收完成时,接收完成中断请求信号(INTCBnR)被触发, CBnRX 寄存器的写入被允许。
- (9) 当本次通信完成前把一个新的传输数据写入 CBnTX 寄存器时,下一次通讯将在本次通讯完成后开始。
- (10) 读 CBnRX 寄存器。


(2/2)

- (11) 传输数据从 CBnTX 寄存器传送到移位寄存器完毕,INTCBnT 信号被触发。若需要结束本次发送/接收及继续发送/接收,不要写入 CBnTX 寄存器。
- (12) 当传输完成前不把下次传输数据写入 CBnTX 寄存器时,在传输完成后停止序列时钟输出到 SCKBn 管脚并清除 CBnTSF 位为 0。
- (13) 当接收错误中断请求信号(INTCBnR)被触发时,读取 CBnRX 寄存器。
- (14) 如果发生溢出错误,写入 CBnSTR.CBnOVE 位 = 0 并清楚错误标志。
- (15) 若需要解除允许发送/接收状态,在检查 CBnTSF 位 = 0 之后,写入 CBnCTL0.CBnPWR 位=0, CBnCTL0.CBnTXE 位=0 和 CBnCTL0.CBnRXE 位 = 0。

## 16.6.10 连续传送模式(从模式,发送模式)

MSB 最先(CBnCTL0.CBnDIR  $\oplus$  = 0), 通信类型 1 (CBnCTL1.CBnCKP 和 CBnCTL1.CBnDAP  $\oplus$  = 00), 通信时钟 (fcclk) = 外部时钟 (SCKBn) (CBnCTL1.CBnCKS2 至 CBnCTL1.CBnCKS0  $\oplus$  = 111), 传输数据长度 = 8  $\oplus$  (CBnCTL2.CBnCL3 至 CBnCTL2.CBnCL0  $\oplus$  = 0000)







- (1) 把 07H 写入 CBnCTL1 寄存器并选择通信类型 1,通信时钟 (fcclk) = 外部时钟(SCKBn)和从模式。
- (2) 把 00H 写入 CBnCTL2 寄存器并设置传输数据长度为 8 位。
- (3) 把 C3H 写入 CBnCTL0 寄存器并选择发送模式, MSB 最先和连续传输模式并同时允许通信时钟 (fcclк) 工作。
- (4) 通过把传输数据写入 CBnTX 寄存器,使 CBnSTR.CBnTSF 位设定为 1,设备等待序列时钟输入。
- (5) 当序列时钟输入时,从 SOBn 管脚输出的发送数据与序列时钟同步。
- (6) 当传输数据完成从 CBnTX 寄存器传输到移位寄存器以及允许写入 CBnTX 寄存器时,允许发送中断请求信号(INTCBnT)被触发。
- (7) 若需要继续发送,在 INTCBnT 信号触发后,再次把传输数据写入 CBnTX 寄存器。
- (8) 当序列时钟在发送完成后输入并且传输数据长度和 CBnCTL2 寄存器被设定之后, 连续发送开始。
- (9) 当传输数据完成从 CBnTX 寄存器传输到移位寄存器并且允许写入 CBnTX 寄存器时,INTCBnT 信号产生。若需要结束本次发送及继续发送,不要写入 CBnTX 寄存器。
- (10) 当由 CBnCTL2 寄存器被设定的传输数据长度的时钟输入但是没有写入 CBnTX 寄存器时,清除 CBnTSF 位为 0 来结束发送。
- (11) 若需要解除允许发送状态,在检查 CBnTSF 位 = 0 之后,写入 CBnCTL0.CBnPWR 位=0 和 CBnCTL0.CBnTXE 位=0。

注意事项 在连续发送模式下,接收完成中断请求信号(INTCBnR)不被触发。

# 16.6.11 连续传送模式(从模式,接收模式)

MSB 最先(CBnCTL0.CBnDIR  $\oplus$  = 0), 通信类型 1 (CBnCTL1.CBnCKP 和 CBnCTL1.CBnDAP  $\oplus$  = 00), 通信时钟 (fcclk) = 外部时钟 (SCKBn) (CBnCTL1.CBnCKS2 至 CBnCTL1.CBnCKS0  $\oplus$  = 111), 传输数据长度 = 8  $\oplus$  (CBnCTL2.CBnCL3 至 CBnCTL2.CBnCL0  $\oplus$  = 0000)







- (1) 把 07H 写入 CBnCTL1 寄存器并选择通信类型 1,通信时钟 (fcclk) = 外部时钟(SCKBn)和从模式。
- (2) 把 00H 写入 CBnCTL2 寄存器并设置传输数据长度为 8 位。
- (3) 把 A3H 写入 CBnCTL0 寄存器并选择接收模式,MSB 最先和连续传输模式并同时允许通信时钟(fcclκ)工作。
- (4) 通过对 CBnRX 寄存器执行一个虚设的读取,使 CBnSTR.CBnTSF 位设定为 1,设备等待序列时钟输入。
- (5) 当序列时钟输入时,从 SIBn 管脚获取的接收数据与序列时钟同步。
- (6) 当接收完成时,接收完成中断请求信号(INTCBnR)被触发, CBnRX 寄存器的写入被允许。
- (7) 当序列时钟输入为 CBnCTL0.CBnSCE 位 = 1 的状态时,连续接收开始。
- (8) 若需要结束本次接收及连续接收,写入 CBnSCE 位=0。
- (9) 读 CBnRX 寄存器。
- (10) 当接收完成时,INTCBnR 被触发,CBnRX 寄存器的写入被允许。当传输完成前设置 CBnSCE 位 = 0 时,清除 CBnTSF 位为 0 来结束接收操作。
- (11) 读 CBnRX 寄存器。
- (12) 如果发生溢出错误,写入 CBnSTR.CBnOVE 位 = 0 并清楚错误标志。
- (13) 若需要解除允许接收状态,在检查 CBnTSF 位 = 0 之后,写入 CBnCTL0.CBnPWR 位 = 0 和 CBnCTL0.CBnRXE 位 = 0。

# 16.6.12 连续传送模式(从模式,发送/接收模式)

MSB 最先(CBnCTL0.CBnDIR 位 = 0), 通信类型 1 (CBnCTL1.CBnCKP 和 CBnCTL1.CBnDAP 位 = 00), 通信时钟 (fcclk) = 外部时钟 (SCKBn) (CBnCTL1.CBnCKS2 至 CBnCTL1.CBnCKS0 位 = 111), 传输数据长度 = 8 位 (CBnCTL2.CBnCL3 至 CBnCTL2.CBnCL0 位 = 0000)







- (1) 把 07H 写入 CBnCTL1 寄存器并选择通信类型 1,通信时钟 (fcclk) = 外部时钟(SCKBn)和从模式。
- (2) 把 00H 写入 CBnCTL2 寄存器并设置传输数据长度为 8 位。
- (3) 把 E3H 写入 CBnCTL0 寄存器并选择发送/接收模式, MSB 最先和连续传输模式并同时允许通信时钟 (fcclk)工作。
- (4) 通过把传输数据写入 CBnTX 寄存器,使 CBnSTR.CBnTSF 位设定为 1,设备等待序列时钟输入。
- (5) 当序列时钟输入时,从 SOBn 管脚输出的发送数据与序列时钟和从 SIBn 管脚获取的接收数据同步。
- (6) 当传输数据完成从 CBnTX 寄存器传输到移位寄存器以及允许写入 CBnTX 寄存器时,允许发送中断请求信号(INTCBnT)被触发。
- (7) 若需要继续发送,在INTCBnT信号触发后,再次把传输数据写入CBnTX寄存器。
- (8) 当 CBnCTL2 寄存器设定的接收传输数据长度完成时,接收完成中断请求信号(INTCBnR) 产生, CBnRX 寄存器的写入被允许。
- (9) 当序列时钟连续输入时,连续发送/接收开始。
- (10) 读 CBnRX 寄存器。
- (11) 当传输数据完成从 CBnTX 寄存器传输到移位寄存器以及允许写入 CBnTX 寄存器时,INTCBnT 信号。 若需要结束本次发送/接收及继续发送/接收,不要写入 CBnTX 寄存器。

(2/2)

- (12) 当由 CBnCTL2 寄存器设定的传输数据长度时钟设定且没有写入 CBnTX 寄存器时,INTCBnR 信号被触发。清除 CBnTSF 位为 0 来结束发送/接收。
- (13) 当 INTCBnR 信号被触发时,读取 CBnRX 寄存器。
- (14) 如果发生溢出错误,写入 CBnSTR.CBnOVE 位 = 0 并清楚错误标志。
- (15) 若需要解除允许发送/接收状态,在检查 CBnTSF 位 = 0 之后,写入 CBnCTL0.CBnPWR 位=0, CBnCTL0.CBnTXE 位=0 和 CBnCTL0.CBnRXE 位 = 0。


#### 16.6.13 接收错误

当传输在允许接收(CBnCTL0.CBnRXE 位 = 1)的连续传输模式下执行时,当下次接收操作在 INTCBnR 信号触发后、CBnRX 寄存器读取前完成时,接收完成中断请求信号(INTCBnR)会被再次触发,并且溢出错误标志(CBnSTR.CBnOVE)设为 1。

即使溢出错误发生,由于 CBnRX 寄存器已更新,先前的接收数据会丢失。即使接收错误发生,如果 CBnRX 寄存器不可读的话,INTCBnR 信号会在下一次接收完成后被再次触发。

为了避免溢出错误,完成读取 CBnRX 寄存器直到时钟的一半,在采样来自 INTCBnR 信号的下一接收数据的最后位触发之前。

## (1) 操作定时




- (1) 开始连续传输。
- (2) 第一次传输完成
- (3) CBnRX 寄存器直到第二次传输完成前的半个时钟才可读取。
- (4) 溢出错误发生,并且接收完成中断请求信号(INTCBnR)被触发,然后设置溢出错误标志 (CBnSTR.CBnOVE)为1。接收数据被覆盖。

各注 n=0至5

#### 16.6.14 时钟时序

(1/2)




- 注 1. 连续发送或连续发送/接收模式中,当写到 CBnTX 寄存器的数据传送到数据移位寄存器时,设置 INTCBnT 中断。单一发送或单一发送/接收模式中,不产生 INTCBnT 中断请求信号,但通信结束,产生 INTCBnR 中断请求信号。
  - 2. 如果当允许接收时,接收正确完成,接收数据在 CBnRX 寄存器就绪,发生 INTCBnR 中断。单一模式中,通信结束,甚至在发送模式中产生 INTCBnR 中断请求信号。

注意事项 在单一传输模式下,设置 CBnTSF 位为 1 的写入 CBnTX 寄存器被省略。这对于传输中的操作没有影响。


例如,如果下一数据被写入 CBnTX 寄存器时触发了 INTCBnR 信号而开始了 DMA 的话,写入的数据将不被传输因为 CBnTSF 位被设定为 1。

对于这样的应用,应使用连续传输模式而不是单一传输模式。

(2/2)



## (iv) 通信类型 4(CBnCKP 和 CBnDAP 位=11)



- 注 1. 连续发送或连续发送/接收模式中,当写到 CBnTX 寄存器的数据传送到数据移位寄存器时,设置 INTCBnT 中断。单一发送或单一发送/接收模式中,不产生 INTCBnT 中断请求信号,但通信结束,产生 INTCBnR 中断请求信号。
  - **2.** 如果当允许接收时,接收正确完成,接收数据在 CBnRX 寄存器就绪,发生 INTCBnR 中断。单一模式中,通信结束,甚至在发送模式中产生 INTCBnR 中断请求信号。

注意事项 在单一传输模式下,设置 CBnTSF 位为 1 的写入 CBnTX 寄存器被省略。这对于传输中的操作没有影响。

例如,如果下一数据被写入 CBnTX 寄存器时触发了 INTCBnR 信号而开始了 DMA 的话,写入的数据将不被传输因为 CBnTSF 位被设定为 1。

对于这样的应用,应使用连续传输模式而不是单一传输模式。

# 16.7 输出管脚

# (1) SCKBn 管脚

当不允许 CSIBn 操作时(CBnCTL0.CBnPWR 位=0), SCKBn 管脚输出状态如下。

CBnCKP	CBnCKS2	CBnCKS1	CBnCKS0	SCKBn 管脚输出
0	1	1	1	高阻
		其他		固定为高电平
1	1	1	1	高阻
		其他		固定为低电平

# **备注** 1. 如果 CBnCTL1.CBnCKP 和 CBnCKS2 到 CBnCKS0 位中的任何位重写, SCKBn 管脚的输出电平 改变。

**2.** n = 0 至 5

# (2) SOBn 管脚

当不允许 CSIBn 操作时(CBnPWR 位=0), SOBn 管脚输出状态如下。


CBnTXE	CBnDAP	CBnDIR	SOBn 管脚输出
0	×	×	固定为低电平
1	0	×	SOBn 闩锁值(低电平)
	1	0	CBnTX0 值(MSB)
		1	CBnTX0 值 (LSB)

### 备注

- 1. 当 CBnCTL0.CBnTXE, CBnCTL0.CBnDIR 位和 CBnCTL1.CBnDAP 位中的任何位重写, SOBn 管脚的输出改变。
- 2. x: 不美心
- **3.** n = 0 至 5

# 16.8 波特率发生器

BRG1 至 BRG3 和 CSIB0 至 CSIB5 波特率发生器如下框图所示连接。




# (1) 预分频器模式寄存器 1 至 3 (PRSM1 至 PRSM3)

PRSM1 至 PRSM3 寄存器控制 CSIB 波特率信号产生。

这些寄存器可以以8位或1位为单位进行读写。

复位设置使此寄存器为 00H。



## (2) 预分频器比较寄存器 1 至 3 (PRSCM1 至 PRSCM3)

PRSCM1 至 PRSCM3 寄存器是 8 位比较寄存器。

这些寄存器可以以8位为单位进行读写。

复位设置使此寄存器为 00H。

复位后: 00H R/W 地址: PRSCM1 FFFFF321H, PRSCM2 FFFFF325H, PRSCM3 FFFFF329H

7 6 5 4 3 2 1 0

PRSCMm7 PRSCMm6 PRSCMm5 PRSCMm4 PRSCMm3 PRSCMm2 PRSCMm1 PRSCMm0

PRSCMm (m = 1 至 3)

注意事项 1. 操作期间不要重写 PRSCMm 寄存器。

2. 设置 PRSMm.BGCEm 位为 1 前设置 PRSCMm 寄存器。

## 16.8.1 波特率产生

通过分频主时钟产生发送/接收时钟。从主时钟产生的波特率由下式获得。

 $f_{BRGm} = \frac{f_{XX}}{2^{k+1} \times N}$ 

备注 fbrgm: BRGm 计数时钟

fxx: 主时钟振荡频率

k: PRSMm 寄存器设置值=0 至 3 N: PRSCMm 寄存器设置值=1 至 256

然而,仅当 PRSCMm 寄存器设置为 00H 时,N=256。

m = 1 至 3

# 16.9 注意事项

- (1) 当使用 DMA 传送传送发送数据和接收数据,即使串行传送中产生超越错误,不能执行错误处理。DMA 传送完成后读 CBnSTR.CBnOVE 位检查没有发生超越错误。
- (2) 关于操作中禁止重写的寄存器(CBnCTL0.CBnPWR 位为 1),如果操作期间错误地执行重写,一旦设置 CBnCTL0.CBnPWR 位为 0,然后初始化 CSIBn。

操作期间禁止重写的寄存器示于下。

- CBnCTL0 寄存器: CBnTXE、CBnRXE、CBnDIR、CBnTMS 位
- CBnCTL1 寄存器: CBnCKP、CBnDAP、CBnCKS2 至 CBnCKS0 位
- CBnCTL2 寄存器: CBnCL3 至 CBnCL0 位
- (3) 通信类型 2 和 4(CBnCTL1.CBnDAP 位=1)中,产生接收完成中断(INTCBnR)后半个 SCKBn 时钟清 CBnSTR.CBnTSF 位。

单一传送模式中,通信期间(CBnTSF 位=1)忽略写下一发送数据,不开始下一通信。同样如果仅仅接收通信 (CBnCTL0.CBnTXE 位=0,CBnCTL0.CBnRXE 位=1)设置,即使通信期间(CBnTSF 位=1)读接收数据不开始下一通信。

因此, 当使用通信类型 2 或 4(CBnDAP 位=1)的单一传送模式, 特别注意下面。

- 要开始下一发送,确认 CBnTSF 位=0,然后写发送数据到 CBnTX 寄存器。
- 当仅仅接收通信(CBnTXE 位=0, CBnRXE 位=1)设置时,要连续执行下一接收,确认 CBnTSF 位=0, 然后读 CBnRX 寄存器。

或者,使用连续传送模式代替单一传送模式。特别关于使用 DMA 推荐使用连续传送模式。

# 第 17 章 I2C 总线

要使用 I<sup>2</sup> 总线功能,使用 P38/SDA00,P39/SCL00,P40/SDA01,P41/SCL01,P90/SDA02 和 P91/SCL02 管 脚分别作为连续发送/接收数据 I/O 管脚(SDA00 至 SDA02)和序列时钟 I/O 管脚(SCL00 至 SCL02)并设置这些管 脚到 N-ch 开漏极输出。

# 17.1 I<sup>2</sup>C 总线和其它串行接口的模式转换

# 17.1.1 UARTA2 和 I<sup>2</sup>C00 的模式转换

在 V850ES/JJ2 中,UARTA2 和  $I^2$ C00 是相同管脚的交替功能,因此不能同时使用。使用  $I^2$ C00 前用 PMC3 和 PFC3 寄存器预先设置它。

注意事项 如果在发送或接收中转换这些功能,不担保 UARTA2 和 I<sup>2</sup>C00 的发送/接收操作。确保使未使用的功能不起作用。

图 17-1. UARTA2 和 I<sup>2</sup>C00 模式转换设置


	15	14	13	12	11	10	9	8
PMC3	0	0	0	0	0	0	PMC39	PMC38
	7	6	5	4	3	2	1	0
	0	0	PMC35	PMC34	PMC33	PMC32	PMC31	PMC30
DECO	15	14	13	12	11	10	9	8
	15	14	13	12	11	10	9	8
PFC3	0	0	0	0	0	0	PFC39	PFC38
	7	6	5	4	3	2	1	0
	0	0	PFC35	PFC34	PFC33	PFC32	PFC31	PFC30
	PMC3n	PFC3n			运行村	莫式		
	0	×	端口 I/O 梼	<b>大</b>				
				# <del>-</del>				
	1	0	UARTA2 村	吴工(				

# 17.1.2 CSIB0 和 I<sup>2</sup>C01 的模式转换

在 V850ES/JJ2 中, CSIB0 和  $I^2$ C01 是相同管脚的交替功能,因此不能同时使用。使用  $I^2$ C01 前用 PMC4 和 PFC4 寄存器预先设置它。

注意事项 如果在发送或接收中转换这些功能,不担保 CSIB0 和 I<sup>2</sup>C01 的发送/接收操作。确保使未使用的功能不起作用。

图 17-2. CSIB0 和 I<sup>2</sup>C01 模式转换设置



# 17.1.3 UARTA1 和 I<sup>2</sup>C02 的模式转换

在 V850ES/JJ2 中,UARTA1 和  $I^2$ C02 是相同管脚的交替功能,因此不能同时使用。使用  $I^2$ C02 前用 PMC9, PFC9, 和 PMCE9 寄存器预先设置它。

注意事项 如果在发送或接收中转换这些功能,不担保 UARTA1 和 I<sup>2</sup>C02 的发送/接收操作。确保使未使用的功能不起作用。

图 17-3. UARTA1 和 I<sup>2</sup>C02 模式转换设置

	15	14	13	12	11	10	9	8
PMC9	PMC915	PMC914	PMC913	PMC912	PMC911	PMC910	PMC99	PMC98
	7	6	5	4	3	2	1	0
	PMC97	PMC96	PMC95	PMC94	PMC93	PMC92	PMC91	PMC90
			<u> </u>				I	
复位后:	0000H	R/W 地	址: FFFF	F472H, FF	FFF473H			
	15	14	13	12	11	10	9	8
PFC9	PFC915	PFC914	PFC913	PFC912	PFC911	PFC910	PFC99	PFC98
FFC9								
	7	6	5	4	3	2	1	0
	7 PFC97	6 PFC96	5 PFC95	4 PFC94	PFC93	PFC92	PFC91	PFC90
复位后:	PFC97	PFC96	PFC95		PFC93		•	
复位后: PFCE9	PFC97	PFC96  R/W #	PFC95 <sup>也址:</sup> FFFF	PFC94 F712H, FF	PFC93 FFF713H	PFC92	PFC91	PFC90
	PFC97 0000H	PFC96  R/W #	PFC95 <sup>也址:</sup> FFFF 13	PFC94 F712H, FF 12	PFC93 FFF713H	PFC92	PFC91	PFC90
	PFC97  0000H  15  PFCE915	PFC96  R/W #  14  PFCE914	PFC95 上址: FFFF 13 0	PFC94 F712H, FF 12 0	PFC93  FFF713H  11  0	10 0	9 0	8 0
	PFC97  0000H  15  PFCE915  7	PFC96 R/W 均 14 PFCE914 6	PFC95 上址: FFFF 13 0 5	PFC94 F712H, FF 12 0 4	PFC93  FFF713H  11  0  3	10 0 2	9 0	8 0
	PFC97  0000H  15  PFCE915  7	PFC96 R/W 均 14 PFCE914 6	PFC95 上址: FFFF 13 0 5	PFC94 F712H, FF 12 0 4	PFC93  FFF713H  11  0  3	10 0 2	9 0 1 PFCE91	8 0
	PFC97  0000H  15  PFCE915  7  PFCE97	PFC96  R/W #  14  PFCE914  6  PFCE96	PFC95 地: FFFF 13 0 5 PFCE95	PFC94 F712H, FF 12 0 4	PFC93  FFF713H  11  0  3  PFCE93	10 0 2 PFCE92	9 0 1 PFCE91	8 0

## 17.2 功能

 $I^2C00 至 I^2C02 有下面两个模式。$ 

- 操作停止模式
- I<sup>2</sup>C (Inter IC) 总线模式(多主机支持)

## (1) 操作停止模式

此模式中,不执行串行传送,因此使电源消耗降低。

# (2) I<sup>2</sup>C 总线模式(多主机支持)


此模式通过两条线用作同几个设备的 8 位数据传送:串行时钟引脚(SCL0n)和串行数据总线引脚(SDA0n)。 此模式遵守  $I^2C$  总线格式,主设备能通过串行数据总线产生"开始条件"、"地址"、"传送方向规范"、"数据"和"停止条件"数据到从设备。 从设备通过硬件自动侦测接收状态和数据。此功能能简单化控制  $I^2C$  总线的应用程序部分。

因为 SCL0n 和 SDA0n 引脚用于 N-ch 开漏极输出,I<sup>2</sup>C0n 要求串行时钟线和串行数据总线的上拉电阻。

# 17.3 配置


 $I^2C0n$  框图显示于下面。

图 17-4. I<sup>2</sup>C0n 框图



串行总线配置举例示于下面。

图 17-5. 使用 I<sup>2</sup>C 总线的串行总线配置举例



 $I^2$ COn 包括下列硬件(n=0至2)。

表 17-1. I<sup>2</sup>C0n 的配置

项目	配置
寄存器	IC 移位寄存器 n(IICn) 从地址寄存器 n(SVAn)
控制寄存器	IIC 控制寄存器 n (IICCn) IIC 状态寄存器 n (IICSn) IIC 标志寄存器 n (IICFn) IIC 时钟选择寄存器 n (IICCLn) IIC 功能扩展寄存器 n (IICXn) IIC 分频时钟选择寄存器 0, 1 (OCKS0, OCKS1)

# (1) IIC 移位寄存器 n(IICn)

IICn 寄存器转换 8 位串行数据为 8 位并行数据, 反之亦然, 能用于发送和接收 (n=0 至 2)。

IICn寄存器的读写操作用于控制实际发送和接收操作。

该寄存器可以以8位为单位进行读写。

复位设置使此寄存器为 00H。

# (2) 从地址寄存器 n(SVAn)

当在从模式(n=0至2)中, SVAn 寄存器设置本地地址。

该寄存器可以以8位为单位进行读写。

复位设置使此寄存器为 00H。

#### (3) SO 锁存器

SO 锁存器用于保留 SDA0n 引脚(n=0至 2)的输出电平。

# (4) 唤醒控制器

当此寄存器收到的地址匹配设置于 SVAn 寄存器的地址值或当收到扩展码时(n=0 至 2),此电路产生中断请求信号(INTIICn)。

#### (5) 预分频器

此选择待用的采样时钟。

# (6) 串行时钟计数器

此计数器计数发送/接收 操作期间作为输出的串行时钟和作为输入的串行时钟,还用于校验发送或接收8位数据。

# (7) 中断请求信号发生器

此电路控制中断请求信号(INTIICn)的产生。 下面两个触发之任一产生 I<sup>2</sup>C 中断。

- 串行时钟(IICCn.WTIMn 位设置)的第八或第九时钟下降沿
- 由于停止条件检测(IICCn.SPIEn 位设置)的中断发生

备注 n=0至2

#### (8) 串行时钟控制器

主模式中,此电路通过 SCL0n 引脚从采样时钟(n=0至 2)产生时钟输出。

#### (9) 串行时钟等待控制器

此电路控制等待时序。

# (10) ACK 发生器, 停止条件检测器, 开始条件检测器, 和 ACK 检测器

这些电路用于产生和检测各种状态。

#### (11) 数据保持时间矫正电路

此电路产生与 SCL0n 引脚下降沿相应的数据保持时间。

# (12) 开始条件发生器

当设置 IICCn.STTn 位,产生开始条件。

然而,通信保留不允许状态(IICFn.IICRSVn位=1)中,忽略此请求,IICFn.STCFn位设置为 1,如果不释放总线(IICFn.IICBSYn位=1)。

# (13) 停止条件发生器

当设置 IICCn.SPTn 位,产生停止条件。

#### (14) 总线状态检测器

通过检测开始条件和停止条件确定总线是否释放。

然而,操作后不能立即检测总线状态,所以使用 IICFn.STCENn 位设置总线状态检测器为初始状态。

# 17.4 寄存器

 $I^2C00 至 I^2C02 由下列寄存器控制。$ 

- IIC 控制寄存器 0 至 2(IICC0 至 IICC2)
- IIC 状态寄存器 0 至 2(IICS0 至 IICS2)
- IIC 标志寄存器 0 至 2(IICF0 至 IICF2)
- IIC 时钟选择寄存器 0 至 2 (IICCL0 至 IICCL2)
- IIC 功能扩展寄存器 0 至 2(IICX0 至 IICX2)
- IIC 分频时钟选择寄存器 0, 1 (OCKS0, OCKS1)

也使用了下列寄存器。

- IIC 移位寄存器 0 至 2 (IIC0 至 IIC2)
- 从地址寄存器 0 至 2 (SVA0 至 SVA2)

备注 关于管脚设置的交替功能,见表 4-19 使用端口引脚为交替功能管脚。

# (1) IIC 控制寄存器 0 至 2(IICC0 至 IICC2)

IICCn 寄存器允许/停止  $I^2$ COn 操作,设置等待时序和其它  $I^2$ C 操作(n=0 至 2)。

该寄存器可进行 8 位或 1 位读写。然而,当 IICEn 位为 0 或在等待期间设置 SPIEn,WTIMn 和 ACKEn 位。当从"0"至"1"设置 IICEn 位时,也能同时设置这些位。

复位设置使此寄存器为 00H。

(1/4)

复位后: 00H R/W 地址: IICC0 FFFFFD82H, IICC1 FFFFFD92H, IICC2 FFFFFDA2H <7> <6> <2> <5> <4> <3> <1> <0> WRELn IICCn IICEn LRELn SPIEn WTIMn SPTn ACKEn STTn

(n=0 至 2)

IICEn	l²Cn 操作允许/不允许规范		
0	操作停止。IICSn 寄存器复位 <sup><b>#1</b></sup> .内部操作停止。		
1	操作允许。		
当 SCL0n <sup>表</sup>	和 SDA0n 线高电平。 确保设置此位为 1。		
清(IICEn 位	位=0)的条件 设置(IICEn 位=1)的条件		
<ul><li>●由指令清除</li><li>●复位后</li></ul>		• 由指令进行复位设置	

LRELn **2	通信退出		
0	正常运行		
1	此从现通信操作退出,设置待机模式。执行后此设置自动清除。它的使用包括收到本地无关扩展码的例子。 SCL0n 和 SDA0n 线设为高阻抗。 清 STTn 和 SPTn 位,和 IICSn 寄存器的 MSTSn、EXCn、COIn、TRCn、ACKDn 和 STDn 位。		
• 检测停止条	后的待机模式保持有效直到满足下列通信入口条件。 6件后,重新启动在主模式中 后发生地址匹配或收到扩展码。		
清(LRELn 位	立=0)的条件 设置(LRELn 位=1)的条件		
<ul><li>执行后自动</li><li>复位后</li></ul>	清除	• 由指令进行复位设置	

WRELn *2	等待状态取消控制	
0	等待状态没有取消	
1	等待状态取消了。等待状态取消后此设置自动清除。	
清(WRELn 位	王=0)的条件	设置(WRELn位=1)的条件
<ul><li>执行后自动清除</li><li>复位后</li></ul>		• 由指令进行复位设置

- 1. 复位 IICSn 寄存器, IICFn.STCFn 和 IICFn.IICBSYn 位, 和 IICCLn.CLDn 和 IICCLn.DADn 位。
  - 2. 当 IICEn 位=0,此标志信号无效。

注意事项 如果当 SCL0n 线高电平,SDA0n 线低电平时,允许(IICEn 位=1)  $I^2$ Cn 操作,立即检测了开始条件。要避免此点,允许  $I^2$ Cn 操作后,用位操作指令立即设置 LRELn 位为 1。

备注 当设置数据后读时,LRELn 和 WRELn 位是 0。

(2/4)

SPIEn <sup>≇</sup>	当检测到停止条件时,允许/不允许产生中断请求	
0	不允许	
1	允许	
清(SPIEn 位:	=0)的条件 设置(SPIEn 位=1)的条件	
<ul><li>●由指令清除</li><li>● 复位后</li></ul>		• 由指令进行复位设置

WTIMn <sup>2</sup>	等待状态和中断请求产生的控制	
0	中断请求产生于第八个时钟的下降沿。 主模式:输出八个时钟后,时钟输出设为低电平,设置等待状态。 从模式:输入八个时钟后,时钟设为低电平,为主设备设置等待状态。	
1	中断请求产生于第九个时钟的下降沿。 主模式:输出九个时钟后,时钟输出设为低电平,设置等待状态。 从模式:输入九个时钟后,时钟设为低电平,为主设备设置等待状态。	

地址传送期间,不论此位如何设置,均在第九个时钟的下降沿产生中断。当地址传送完成时,此位设置变成有效。主模式中,地址传送期间在第九个时钟的下降沿插入等待状态。对于收到本地地址的从设备,产生 ACK 后,在第九个时钟的下降沿插入等待状态。然而当从设备收到扩展码时,在第八个时钟的下降沿插入等待状态。

请(WTIMn 位=0)的条件	设置(WTIMn 位=1)的条件
<ul><li>由指令清除</li><li>复位后</li></ul>	• 由指令进行复位设置

ACKEn <sup>≇</sup>	允许控制	
0	不允许应答表示。	
1	允许应答表示。在第九个时钟期间,设置 SDA0n 线为低电平。	
	地址接收,ACKEn 位设置无效。既然这样,当地址匹配时,产生 ACK。 强码的接收,ACKEn 位设置有效。在系统中设置 ACKEn 位,用于接收扩展码。	
清(ACKEn 位	CKEn 位=0)的条件         设置(ACKEn 位=1)的条件	
●由指令清除 ● 复位后		• 由指令进行复位设置

注 当 IICEn 位=0,此标志信号无效。

**备注** n=0至2

(3/4)

STTn	开始条件触发	
0	不产生开始条件。	
1	当总线释放时(STOP模式中): 产生开始条件(对于开始为主机)。当 SCL0n 线为高电平,SDA0n 线从高电平变为低电平,然后产生开始条件。下一步,额定时间过去后,SCL0n 线变为低电平。与第三方通信期间: 如果允许(IICFn.IICRSVn 位=0)通信保留功能  • 此触发作用为开始条件保留标志。当设置为 1 时,它释放总线,然后自动产生开始条件。如果不允许(IICRSVn=1)通信保留功能  • IICFn.STCFn 位设为 1,清除设置(1)到 STTn 位的信息。此触发不产生开始条件。等待状态中(当为主设备时): 释放等待状态后产生重新开始条件。	

# 关于设置时序注意事项

对于主接收: 传送期间不能设为 1。仅当 ACKEn 位设为 0,通知了从设备最终接收时,能设置为 1。

对于主发送: ACK 期间通常不能产生开始条件。接着第九时钟的输出的等待期间设置为 1。

对于从设备: 甚至当不允许(IICRSVn=1)通信保留功能时,进入通信保留状态。

• 禁止 SPTn 位的同时设为 1。

• 当 STTn 位设为 1,不允许再设置 STTn 位为 1 直到清 0。

清(STTn 位=0)的条件	设置(STTn位=1)的条件
● 当不允许通信保留状态中 STTn 位设为 1	• 由指令进行复位设置
• 由仲裁丢失清除	
• 主设备产生开始条件后清除	
● 当 LRELn 位=1 时(通信保存)	
● 当 IICEn 位=0 时(操作停止)	
● 复位后	

# **备注** 1. 如果数据设置后立即读 STTn 位它是 0。

**2.** n = 0 至 2

(4/4)

SPTn	停止条件触发	
0	不产生停止条件。	
1	产生停止条件(终止主设备的传送)。 SDAOn 线转到低电平后,或者设置 SCLOn 线为高电平,或者等待直到 SCLOn 引脚转到高电平。下一步,额定时间过去后,SDAOn 线从低电平变为高电平,产生停止条件。	

关于设置时序注意事项

对于主接收: 传送期间不能设为 1。

仅当 ACKEn 位设置为 0 和通知了从设备最终接收后的等待期间时,能设为 1。

对于主发送: ACK 接收期间通常不能产生停止条件。接着第九时钟的输出的等待期间设置为 1。

- 不能在 STTn 位的同时设置为 1。
- 仅当在主模式<sup>推</sup>中能设置 SPTn 位为 1。
- 当 WTIMn 位设为 0,如果 SPTn 位在接着八个时钟输出的等待期间设置为 1,注意在第九个时钟的高电平期间将产生停止条件。

接着八个时钟输出的等待期间 WTIMn 位应从 0 变成 1,接着第九个时钟输出的等待期间 SPTn 位应设置为 1。

• 当 SPTn 位设置为 1,不允许再设置 SPTn 位为 1 直到清设置为 0。

清(SPTn 位=0)的条件	设置(SPTn 位=1)的条件
<ul> <li>由仲裁丢失清除</li> <li>检测停止条件后自动清除</li> <li>当 LRELn 位=1 时(通信保存)</li> <li>当 IICEn 位=0 时(操作停止)</li> <li>复位后</li> </ul>	• 由指令进行复位设置

注 仅在主模式中设置 SPTn 位为 1。可是当 IICRSVn 位为 0 时,SPTn 位 必须设置为 1,转换到操作允许状态,然后检测第一停止条件前,产生停止条件。要了解详细情况,请参见 17.15 注意事项.

注意事项 当 TRCn 位=1 时,WRELn 位在第九时钟期间设置为 1,取消等待状态,之后清 TRCn 位为 0,设置 SDA0n 线为高阻抗。

**备注** 1. 如果数据设置后立即读 SPTn 位它是 0。

**2.** n = 0 至 2

# (2) IIC 状态寄存器 0 至 2(IICS0 至 IICS2)

IICSn 寄存器指示  $I^2$ COn 的状态(n=0 至 2)。

该寄存器是只读的,可以以 8 位或 1 位为单位进行读取。然而当 IICCn.STTn 位是 1 时或在等待期间, IICSn 寄存器才能读。

复位设置使此寄存器为 00H。

注意事项 下列状态中禁止读取 IICSn 寄存器。详细情况,见 3.4.8 (2)节 访问专用片上外围 I/O 寄存器。

- 当 CPU 用副时钟工作,主时钟振荡停止时。
- 当 CPU 用内部振荡时钟工作时

(1/3)

复位后: 00년	1	R	地址:	ICS0 FFFF	FD86H, IICS	S1 FFFFF	96H, IICS2	FFFFFDA	ôΗ
	<7>	<6>	<5>	<4>	<3>	<2>	<1>	<0>	
IICSn	MSTSn	ALDn	EXCn	COIn	TRCn	ACKDn	STDn	SPDn	

(n=0 至 2)

MSTSn	主设备状态			
0	从设备状态或通信待机状态			
1	主设备通信状态			
清(MSTSn 位=0)的条件		设置(MSTSn 位=1)的条件		
<ul> <li>当检测停止条件时</li> <li>当 ALDn 位=1(仲裁丢失)</li> <li>由 LRELn 位=1(通信保存)清除</li> <li>当 IICEn 位从 1 变为 0 时(操作停止)</li> <li>复位后</li> </ul>		● 当产生开始条件时		

ALDn	仲裁丢失检测		
0	此状态指或者没有仲裁或者仲裁结果是"赢"。		
1	此状态指仲裁结果是"输"。清 MSTSn 位为 0。		
清(ALDn 位=0)的条件		设置(ALDn位=1)的条件	
<ul> <li>读 IICSn 寄存器后<sup>推</sup>自动清除</li> <li>当 IICEn 位从 1 变为 0 时(操作停止)</li> <li>复位后</li> </ul>		● 当仲裁结果是"输"时。	

EXCn	扩展码接收检测			
0	未收到扩展码。			
1	收到扩展码。			
清(EXCn 位=0)的条件		设置(EXCn 位=1)的条件		
		● 当收到的地址数据的高四位是"0000"或"1111"时(在第 八个时钟的上升沿设置)。		

注 当对于 ALDn 位而非 IICSn 寄存器执行位操作指令时,也清此寄存器。

(2/3)

COIn		地址匹配检测		
0	地址不匹配。			
1	地址匹配。			
清(COIn 位	=0)的条件	设置(COIn 位=1)的条件		
<ul> <li>当检测开始条件时</li> <li>当检测停止条件时</li> <li>由 LRELn 位=1(通信保存)清除</li> <li>当 IICEn 位从 1 变为 0 时(操作停止)</li> <li>复位后</li> </ul>		• 当收到的地址匹配本地地址时(SVAn 寄存器) (在第八个时钟的上升沿设置)。		

TRCn	发送/接收状态检测				
0	接收状态(非发送状态)。SDA0n 线设为高阻抗	<u>.</u> .			
1	发送状态。允许 SO 锁存器值输出到 SDA0n	线(在第一字节的第九个时钟的下降沿开始有效)。			
清(TRCn 位	=0)的条件	设置(TRCn 位=1)的条件			
<ul><li>当 IICEn 在</li><li>由 IICCn.\</li><li>当 ALDn 在</li><li>复位后</li><li>主设备</li></ul>	位=1(通信保存)清除 立从 1 变为 0 时(操作停止) WRELn 位=1 <sup>推</sup> 清除 立从 0 变为 1 时(仲裁丢失) 出到第一字节的 LSB 时(传送方向规范位)	主设备  • 当产生开始条件时  • 当"0"是输出到第一字节的 LSB 时(传送方向规范位)从设备  • 当第一字节的 LSB 输入为"1"时 (传送方向规范位)			

ACKDn		ACK 检测		
0	未检测 ACK。			
1	检测了ACK。			
清(ACKDn 位=0)的条件		设置(ACKDn位=1)的条件		
<ul> <li>当检测停止条件时</li> <li>在下一字节的第一个时钟的上升沿</li> <li>由 LRELn位=1(通信保存)清除</li> <li>当 IICEn位从 1 变为 0 时(操作停止)</li> <li>复位后</li> </ul>		• 在 SCL0n 管脚的第九个时钟的上升沿设置 SDA0n 位 为低电平后		

注 当 WRELn 位设为 1,和 TRCn 位=1 在第九时钟取消等待状态为 0 时,清 TRCn 位为 0,SDA0n 线变成高阻抗。

**备注** n=0至2

(3/3)

STDn	开始条件检测			
0	未检测开始条件。			
1	检测了开始条件。此显示地址传送期间有效。			
清(STDn位=0)的条件		设置(STDn 位=1)的条件		
当检测停止条件时     接着地址传送,在下一字节的第一个时钟的上升沿     由 LRELn 位=1(通信保存)清除     当 IICEn 位从 1 变为 0 时(操作停止)     复位后		● 当检测开始条件时		

SPDn	停止条件检测			
0	未检测停止条件。			
1	检测了停止条件。终止主设备的通信,释放总线。			
清(SPDn位=0)的条件		设置(SPDn 位=1)的条件		
<ul> <li>接着此位的设置和开始条件检测,在地址传送字节的第一个时钟的上升沿</li> <li>当 IICEn 位从 1 变为 0 时(操作停止)</li> <li>复位后</li> </ul>		<ul><li> ◆ 当检测停止条件时</li></ul>		

**备注** n=0至2

# (3) IIC 标志寄存器 0 至 2(IICF0 至 IICF2)

IICFn 寄存器设置 I<sup>2</sup>C0n 操作模式以及指出 I<sup>2</sup>C 总线状态。

该寄存器可进行8位或1位读写。然而,STCFn和IICBSYn位只读。

IICRSVn 允许/不允许通信保留功能(见 17.14 通信保留)。

使用 STCENn 位设置 IICBSYn 位的初始值(见 17.15 注意事项)。

仅当不允许(IICCn.IICEn 位=0)  $I^2$ C0n 的操作时,能写 IICRSVn 和 STCENn 位。允许操作后,可读 IICFn(n=0 至 2)。

重新设置使此寄存器为 00H。

复位后: 00	4	R/W <sup>≇</sup>	地址: IIC	F0 FFFFD	8AH, IICF1 F	FFFFD9AH	, IICF2 FFFF	FDAAH
	<7>	<6>	5	4	3	2	<1>	<0>
IICFn	STCFn	IICBSYn	0	0	0	0	STCENn	IICRSVn

(n=0 至 2)

STCFn	STTn 位清除			
0	发出开始条件			
1	不能发出开始条件,清除了 STTn 位			
清(STCFn 位=0)的条件		设置(STCFn 位=1)的条件		
<ul> <li>由 IICCn.STTn 位=1 清除</li> <li>当 IICCn.IICEn 位=0 时</li> <li>复位后</li> </ul>		● 当通信保留不允许(IICRSVn 位=1)期间,未发出开始 条件,而且清 STTn 标志为 0 时。		

IICBSYn	I <sup>2</sup> C0n 总线		
0	总线释放状态(当 STCENn 位=1 时的默认通信状态)		
1	总线通信状态(当 STCENn 位=0 时的默认通信状态)		
清(IICBSYn位=0)的条件		设置(IICBSYn位=1)的条件	
<ul><li>当检测停止条件时</li><li>当 IICEn 位=0 时</li><li>复位后</li></ul>		● 当检测开始条件时 ● 当 STCENn 位=0 时,通过设置 IICEn 位	

STCENn	初始开始允许触发						
0	不能产生开始条件直到接着操作允许(IICEn位=1)之后的停止条件检测。						
1	能产生开始条件,即使接着操作允许(IICEn位=1)之后,未检测停止条件。						
清(STCEN	n 位=0)的条件	设置(STCENn 位=1)的条件					
<ul><li>当检测开始条件时</li><li>复位后</li></ul>		• 由指令设置					

IICRSVn	通信保留功能不允许位					
0	允许通信保留					
1	不允许通信保留					
请(IICRSV	n 位=0)的条件	设置(IICRSVn 位=1)的条件				
<ul><li>●由指令清除</li><li>●复位后</li></ul>		• 由指令设置				

# 注 位6和7只读。

注意事项 1. 仅当操作停止时(IICEn 位=0),写 STCENn 位。

- 2. 当 STCENn 位=1 时,允许  $I^2$ Cn 总线操作后,不管实际总线状态,立即识别总线释放状态(IICBSYn 位=0)。所以,要发出第一开始条件(STTn 位=1),必需确认总线已释放,以致不干扰其它通信。
- 3. 仅当操作停止时(IICEn 位=0),写 IICRSVn 位。

# (4) IIC 时钟选择寄存器 0 至 2 (IICCL0 至 IICCL2)

IICCLn 寄存器设置 I<sup>2</sup>C0n 总线的传输时钟。

该寄存器可进行8位或1位读写。可是CLDn和DADn位只读。

当 IICCn.IICEn 位= 0 时,设置 IICCLn 寄存器。

SMCn,CLn1,和 CLn0 位由 IICXn.CLXn 位和 OCKSm 寄存器的 OCKSTHm、OCKSm1 和 OCKSm0 位的组合设置(见 **17.4 (6)**  $I^2$ **Con 传送时钟设置方法**) (n = 0 至 2,m = 0,1)。

复位设置使此寄存器为 00H。

复位后: 00H		I	R/W <sup>≇</sup>	地址: 110	CCL0 FFFFF	D84H, IICCL	.1 FFFFFD94	1H, IICCL2 F	FFFFDA4H
		7	6	<5>	<4>	3	2	1	0
	IICCLn	0	0	CLDn	DADn	SMCn	DFCn	CLn1	CLn0
	/n 0 \( \in 0 \)			-					

(n=0 至 2)

CLDn	SCL0n 引脚电平 (仅当 IICCn.IICEn 位=1 时有效)的检测						
0	在低电平检测了 SCL0n 引脚。						
1	在高电平检测了 SCL0n 引脚。						
清(CLDn 位	<b>2=0)</b> 的条件	设置(CLDn 位=1)的条件					
•	n 引脚低电平时 位=0 时(操作停止)	● 当 SCL0n 引脚高电平时					

DADn	SDA0n 引脚电平(	仅当 IICEn 位=1 时有效)的检测
0	在低电平检测了 SDA0n 引脚。	
1	在高电平检测了 SDA0n 引脚。	
清(DADn 位	至=0)的条件	设置(DADn 位=1)的条件
· ·	n 引脚低电平时 位=0 时(操作停止)	● 当 SDA0n 引脚高电平时

SMCn	操作模式转换
0	操作于标准模式中。
1	操作于高速模式。

DFCn	数字滤波器操作控制					
0	数字滤波器关。					
1	数字滤波器开。					

数字滤波器只能用于高速模式。

高速模式中,不管 DFCn 位设置(开/关),传送时钟不改变。

数字滤波器用于消除高速模式中的噪声。

注 位4和5只读。

注意事项 确保清位7和6为"0"。

**备注** 当 IICCn.IICEn 位=0 时,读 CLDn 和 DADn 位时读出 0。

# (5) IIC 功能扩展寄存器 0 至 2(IICX0 至 IICX2)

IICSn 寄存器设置 I<sup>2</sup>C0n 功能扩展(仅于高速模式有效)。

该寄存器可进行8位或1位读写。

与 IICCLn 寄存器的 SMCn、CLn1、CLn0 位和 OCKSm 寄存器的 OCKSTHm、OCKSm1 和 OCKSm0 位结合 执行 CLXn 位设置。 (见 **17.4 (6)**  $I^2$ **COn 传送时钟设置方法**) (m = 0, 1).

当 IICCn.IICEn 位=0 时设置 IICXn 寄存器。

复位设置使此寄存器为 00H。

复位后: 00H R/W 地址: IICX0 FFFFD85H, IICX1 FFFFD95H, IICX2 FFFFDA5H								
	7	6	5	4	3	2	1	<0>
IICXn	0	0	0	0	0	0	0	CLXn
(n = 0 至 :	2)							

### (6) I<sup>2</sup>C0n 传送时钟设置方法

用下面表达式计算  $I^2$ COn 传送时钟频率 (fscl) (n = 0 至 2)。

 $fscl = 1/(m \times T + t_R + t_F)$ 

m = 12、18、24、36、44、48、54、60、66、72、86、88、96、132、172、176、198、220、 258、344(见表 **17-2** 时钟设置)。


T: 1/fxx

tr: SCL0n 引脚上升时间

tr: SCL0n 引脚下降时间

例如,用下面表达式计算当 fxx = 19.2 MHz、m = 198、 $t_R$  = 200 ns 和  $t_F$  = 50 ns 时, $I^2$ COn 传送时钟频率 (fsc.)。

 $f_{SCL} = 1/(198 \times 52 \text{ ns} + 200 \text{ ns} + 50 \text{ ns}) \cong 94.7 \text{ kHz}$ 



IICCLn 寄存器的 SMCn、CLn1 和 CLn0 位,IICXn 寄存器的 CLXn 位和 OCKSm 寄存器的 OCKSTHm、OCKSm1 和 OCKSm0 位的组合设置待选择时钟(n=0 至 2,m=0,1)。

表 17-2. 时钟设置 (1/2)

IICX0		IICCL0		时钟选择	传送时钟	可设置的主时钟	操作模		
位 0	位 3	位 1	位 0			频率 (fxx)范围	式		
CLX0	SMC0	CL01	CL00						
0	0	0	0	fxx (当 OCKS0 = 18H 时设置)	fxx/44	2.00 MHz ≤ fxx ≤ 4.19 MHz	标准模式		
				fxx/2 (当 OCKS0 = 10H 时设置)	fxx/88	4.00 MHz ≤ fxx ≤ 8.38 MHz	(SMC0		
				fxx/3 (当 OCKS0 = 11H 时设置)	fxx/132	6.00 MHz ≤ fxx ≤ 12.57 MHz	位 = 0)		
				fxx/4 (当 OCKS0 = 12H 时设置)	fxx/176	8.00 MHz ≤ fxx ≤ 16.76 MHz			
				fxx/5 (当 OCKS0 = 13H 时设置)	fxx/220	10.00 MHz ≤ fxx ≤ 20.00 MHz			
0	0	0	1	fxx (当 OCKS0 = 18H 时设置)	fxx/86	4.19 MHz ≤ fxx ≤ 8.38 MHz			
				fxx/2 (当 OCKS0 = 10H 时设置)	fxx/172	8.38 MHz ≤ fxx ≤ 16.76 MHz			
				fxx/3 (当 OCKS0 = 11H 时设置)	fxx/258	12.57 MHz ≤ fxx ≤ 20.00 MHz			
				fxx/4 (当 OCKS0 = 12H 时设置)	fxx/344	16.76 MHz ≤ fxx ≤ 20.00 MHz			
0	0	1	0	fxx <sup>it</sup>	fxx/86	4.19 MHz ≤ fxx ≤ 8.38 MHz			
0	0	1	1	fxx (当 OCKS0 = 18H 时设置)	fxx/66	6.40 MHz			
				fxx/2 (当 OCKS0 = 10H 时设置)	fxx/132	12.80 MHz			
				fxx/3 (当 OCKS0 = 11H 时设置)	fxx/198	19.20 MHz			
0	1	0	×	fxx (当 OCKS0 = 18H 时设置)	fxx/24	4.19 MHz ≤ fxx ≤ 8.38 MHz	高速模式		
				fxx/2 (当 OCKS0 = 10H 时设置)	fxx/48	8.00 MHz ≤ fxx ≤ 16.76 MHz	(SMC0 位 = 1)		
				fxx/3 (当 OCKS0 = 11H 时设置)	fxx/72	12.00 MHz ≤ fxx ≤ 20.00 MHz			
				fxx/4 (当 OCKS0 = 12H 时设置)	fxx/96	16.00 MHz ≤ fxx ≤ 20.00 MHz			
0	1	1	0	fxx <sup>it</sup>	fxx/24	4.00 MHz ≤ fxx ≤ 8.38 MHz			
0	1	1	1	fxx (当 OCKS0 = 18H 时设置)	fxx/18	6.40 MHz			
				fxx/2 (当 OCKS0 = 10H 时设置)	fxx/36	12.80 MHz			
				fxx/3 (当 OCKS0 = 11H 时设置)	fxx/54	19.20 MHz			
1	1	0	×	fxx (当 OCKS0 = 18H 时设置)	fxx/12	4.00 MHz ≤ fxx ≤ 4.19 MHz			
				fxx/2 (当 OCKS0 = 10H 时设置)	fxx/24	8.00 MHz ≤ fxx ≤ 8.38 MHz			
				fxx/3 (当 OCKS0 = 11H 时设置)	fxx/36	12.00 MHz ≤ fxx ≤ 12.57 MHz			
				fxx/4 (当 OCKS0 = 12H 时设置)	fxx/48	16.00 MHz ≤ fxx ≤ 16.67 MHz			
						fxx/5 (当 OCKS0 = 13H 时设置)	fxx/60	20.00 MHz	
1	1	1	0	fxx <sup>i±</sup>	fxx/12	4.00 MHz ≤ fxx ≤ 4.19 MHz			
	其	他		禁止设置	_	_	=		

注 因为不管设置到 OCKS1 寄存器的值为多少,时钟选择均为 fxx,清 OCKS0 寄存器为 00H ( $I^2$ C 分频时钟停止状态)。

**备注** x: 不美心

表 17-2. 时钟设置 (2/2)

IICXm	IICCLm			时钟选择	传送时钟	可设置的主时钟	操作模式		
位 0	位 3					频率 ( <b>f</b> xx)范围			
CLXm	SMCm	CLm1	CLm0						
0	0	0	0	fxx (当 OCKS1= 18H 时设置)	fxx/44	2.00 MHz ≤ fxx ≤ 4.19 MHz	标准模式		
				fxx/2 (当 OCKS1 = 10H 时设置)	fxx/88	4.00 MHz ≤ fxx ≤ 8.38 MHz	(SMCm 位		
			fxx/3 (当 OCKS1 = 11H 时设置)	fxx/132	6.00 MHz ≤ fxx ≤ 12.57 MHz	= 0)			
			fxx/4 (当 OCKS1 = 12H 时设置)	fxx/176	8.00 MHz ≤ fxx ≤ 16.76 MHz				
				fxx/5 (当 OCKS1 = 13H 时设置)	fxx/220	10.00 MHz ≤ fxx ≤ 20.00 MHz			
0	0	0	1	fxx (当 OCKS1= 18H 时设置)	fxx/86	4.19 MHz ≤ fxx ≤ 8.38 MHz			
				fxx/2 (当 OCKS1 = 10H 时设置)	fxx/172	8.38 MHz ≤ fxx ≤ 16.76 MHz			
				fxx/3 (当 OCKS1 = 11H 时设置)	fxx/258	12.57 MHz ≤ fxx ≤ 20.00 MHz			
				fxx/4 (当 OCKS1 = 12H 时设置)	fxx/344	16.76 MHz ≤ fxx ≤ 20.00 MHz			
0	0	1	0	fxx <sup>it</sup>	fxx/86	4.19 MHz ≤ fxx ≤ 8.38 MHz			
0	0	1	1	fxx (当 OCKS1= 18H 时设置)	fxx/66	6.40 MHz			
				fxx/2 (当 OCKS1 = 10H 时设置)	fxx/132	12.80 MHz			
				fxx/3 (当 OCKS1 = 11H 时设置)	fxx/198	19.20 MHz			
0	1	0	0	0	×	fxx (当 OCKS1= 18H 时设置)	fxx/24	4.19 MHz ≤ fxx ≤ 8.38 MHz	高速模式
				fxx/2 (当 OCKS1 = 10H 时设置)	fxx/48	8.00 MHz ≤ fxx ≤ 16.76 MHz	(SMCm 位		
				fxx/3 (当 OCKS1 = 11H 时设置)	fxx/72	12.00 MHz ≤ fxx ≤ 20.00 MHz	= 1)		
				fxx/4 (当 OCKS1 = 12H 时设置)	fxx/96	16.00 MHz ≤ fxx ≤ 20.00 MHz			
0	1	1	0	fxx <sup>it</sup>	fxx/24	4.00 MHz ≤ fxx ≤ 8.38 MHz			
0	1	1	1	fxx (当 OCKS1= 18H 时设置)	fxx/18	6.40 MHz			
				fxx/2 (当 OCKS1 = 10H 时设置)	fxx/36	12.80 MHz			
				fxx/3 (当 OCKS1 = 11H 时设置)	fxx/54	19.20 MHz			
1	1	0	×	fxx (当 OCKS1= 18H 时设置)	fxx/12	4.00 MHz ≤ fxx ≤ 4.19 MHz			
				fxx/2 (当 OCKS1 = 10H 时设置)	fxx/24	8.00 MHz ≤ fxx ≤ 8.38 MHz			
				fxx/3 (当 OCKS1 = 11H 时设置)	fxx/36	12.00 MHz ≤ fxx ≤ 12.57 MHz			
				fxx/4 (当 OCKS1 = 12H 时设置)	fxx/48	16.00 MHz ≤ fxx ≤ 16.67 MHz			
				fxx/5 (当 OCKS1 = 13H 时设置)	fxx/60	20.00 MHz			
1	1	1	0	fxx <sup>it</sup>	fxx/12	4.00 MHz ≤ fxx ≤ 4.19 MHz			
	其	他		禁止设置	-	-	_		

注 因为不管设置到 OCKS1 寄存器的值为多少,时钟选择均为 fxx,清 OCKS1 寄存器为 00H ( $I^2$ C 分频时钟停止状态)。

**1.** m = 1、2


**2.** ×: 不关心

# (7) IIC 分频时钟选择寄存器 0, 1 (OCKS0, OCKS1)

OCKSn 寄存器控制  $I^2$ C0n 分频时钟 (n = 0 至 2, m = 0, 1)。

这些寄存器通过 OCKS0 寄存器控制  $I^2$ C00 分频时钟,通过 OCKS1 寄存器控制  $I^2$ C01 和  $I^2$ C02 分频时钟。该寄存器可以以 8 位为单位进行读写。

复位设置使此寄存器为 00H。



#### (8) IIC 移位寄存器 0 至 2 (IIC0 至 IIC2)

IICn 寄存器用于与串行时钟同步作用于串行发送/接收(转换操作)。

该寄存器可8位单元读或写,但在数据传输期间不能写数据到IICn寄存器。

仅在等待期间读取(R/W)IICn 寄存器。禁止在非等待期间的通信状态读取此寄存器。可是对于主设备,只在发送触发位(IICCn.STTn 位)设置为 1 后,IICn 寄存器可写一次。

等待期间写 IICn 寄存器释放等待状态,开始数据传送(n = 0 至 2)。

复位设置使此寄存器为 00H。



# (9) 从地址寄存器 0 至 2 (SVA0 至 SVA2)

SVAn 寄存器持有  $I^2$ C 总线的从地址(n = 0 至 2)。

该寄存器可 8 位单元读或写,但位 0 应固定为 0。 可是当 IICSn.STDn 位=1(开始条件检测)时,禁止复写该寄存器。

复位设置使此寄存器为 00H。

复位后: 00H		R/W	地址:	SVA0 FFFF	FD83H,SV/	A1 FFFFFD9	93H,SVA2 F	FFFFDA3H
_	7	6	5	4	3	2	1	0
SVAn								0
(n=0至2)								

# 17.5 I<sup>2</sup>C 总线模式功能

#### 17.5.1 引脚配置

串行时钟引脚(SCL0n)和串行数据总线引脚(SDA0n)配置如下(n = 0至2)。

SCL0n.....此引脚用于串行时钟输入和输出。


此引脚是主从设备两者的 N-ch 开漏极输出。输入为 Schmitt 输入。

SDA0n.....此引脚用于串行数据输入和输出。

此引脚是主从设备两者的 N-ch 开漏极输出。输入为 Schmitt 输入。

因为从串行时钟线和串行数据总线的输出是 N-ch 开漏极输出,要求外部上拉电阻。

图 17-6. 引脚配置示图



# 17.6 I<sup>2</sup>C 总线定义和控制方法

下面部分描述  $I^2C$  总线使用的串行数据通信格式和信号。 $I^2C$  总线的串行数据总线上产生的"开始条件","地址","传输方向规范","数据"和"停止条件"的传输时序示于下。 $I^2C$ 




图 17-7. I<sup>2</sup>C 总线串行数据传送时序

主设备产生开始条件,从地址和停止条件。

主设备或从设备能产生 ACK(通常由收到 8 位数据的设备产生)。

串行时钟(SCL0n)是主设备的连续输出。可是在从设备中,可扩展 SCL0n 管脚的低电平时期,而且可插入等待状态  $(n=0 \ \Xi \ 2)$ 。

#### 17.6.1 开始条件

当 SCL0n 引脚为高电平而且 SDA0n 引脚从高电平变为低电平时,满足开始条件。SCL0n 和 SDA0n 引脚的开始条件是当开始串行传送时主设备向从设备输出的信号。从设备能背离开始条件(n = 0 至 2)。




图 17-8. 开始条件

检测停止条件后(IICSn.SPDn 位=1)当设置(1)IICCn.STTn 位时开始条件是输出。当检测开始条件,设置(1) IICSn.STDn 位( $n = 0 \subseteq 2$ )。

注意事项 当 V850ES/JJ2 的 IICCn.IICEn 位设定为 1 同时与其他装置进行通信时,可以根据通信线的状态检测开始条件。当 SCL0n 和 SDA0n 线为高电平时要确保 IICCn.IICEn 位设定为 1。


#### 17.6.2 地址

接着开始条件之后的7位数据定义为地址。

为了选择通过总线连接到主设备的从设备之一,地址是作为输出的 **7** 位数据段。因此,每一通过总线连接的从设备必须后唯一地址。

从设备包括检测开始条件和检查是否 7 位地址数据匹配储存于 SVAn 寄存器数据值的硬件。如果地址数据匹配 SVAn 寄存器值,从设备被选择而且和主设备通信直到主设备产生开始条件或停止条件(n = 0 至 2)。

图 17-9. 地址




从地址和指定如 **17.6.3 传送方向规范中** 在下面描述的传送方向的第八位一起写入 IIC 移位寄存器 n(IICn),然后输出。收到的地址写到 IICn 寄存器(n=0 至 2)。

从地址分配到 IICn 寄存器的高 7 位。

# 17.6.3 传送方向规范

除了7位地址数据,主设备发送指定传送方向的1位。当此传送方向规定位值为0,它指示主设备正发送数据到从设备。当传送方向规定位值为1,它指示主设备正从从设备接收数据。

# 图 17-10. 传送方向规范



#### 17.6.4 ACK

ACK 用于确认发送和接收中设备的串行数据状态。

接收中设备它收到的每8位数据返回ACK。

发送中设备通常在发送 8 位数据后收到 ACK。当 ACK 从接收中设备返回,判断接收为正常,处理继续。用 IICSn.ACKDn 位确认 ACK 检测。

当主设备是接收中设备,收到最终数据后,它不返回 ACK,且产生停止条件。当从设备是接收中设备,且不返回 ACK 时,主设备产生或者停止条件或者重新开始条件,然后停止当前发送。下列因素可能引起未返回 ACK。

- (a) 接收未正常执行。
- (b) 收到最终数据。
- (c) 接收中设备(从设备)对于特定地址不存在。


当接收中设备设置 SDA0n 线在第九时钟低电平,产生ACK(正常接收)。

当 IICCn.ACKEn 位设置为 1,允许自动 ACK 产生。接着 7 地址数据位之后的第八位的发送使设置 IICSn.TRCn 位。通常接收(TRCn 位=0)设置 ACKEn 位为 1。

当从设备在接收时(当 TRCn 位=0 时),如果它不能接收数据或无需再接收更多数据时,清 ACKEn 位为 0 向主设备指出不能接收更多数据。

类似地,当主设备在接收(当 TRCn 位=0 时)而且不需要后来数据时,清 ACKEn 位为 0 防止产生 ACK。此通知从设备(发送中设备)数据发送结束(发送停止)。

# 图 17-11. ACK



当收到本地地址,不管 ACKEn 位值,ACK 自动产生。如果收到的地址不是本地地址(NACK),没有 ACK 产生。当接收扩展码时,预先设置 ACKEn 位为 1 以产生 ACK。

数据接收期间 ACK 产生方法基于如下描述的等待时序设置。


- 当选择 8 时钟等待时(IICCn.WTIMn 位=0): 如果在等待状态取消前 ACKEn 位设置为 1,在 SCL0n 管脚的第八时钟下降沿产生 ACK。
- 当选择 9 时钟等待时(IICCn.WTIMn 位=1):
   如果 ACKEn 位预先设置为 1 产生 ACK。

**备注** n=0至2

# 17.6.5 停止条件

当 SCL0n 引脚高电平时,SDA0n 引脚从低电平到高电平的变化产生停止条件(n=0 至 2)。 当主设备向从设备输出的串行传输完成时,产生停止条件。当开始条件用为从设备时,能检测它。

图 17-12. 停止条件



当 IICCn.SPTn 位设置为 1 时,产生停止条件。 当检测停止条件时,IICSn.SPDn 位设置为 1,当 IICCn.SPIEn 位设置为 1 时,产生中断请求信号(INTIICn)(n=1 至 2)。

# 17.6.6 等待状态

等待状态用于通知通信方设备(主或从)准备发送或接收数据(即,在等待状态中)。

设置 SCL0n 引脚低电平通知通信方等待状态。当等待状态对于主从设备两者取消时,可开始下一数据传送(n=0 至 2)。

图 17-13. 等待状态 (1/2)





图 17-13. 等待状态 (2/2)



设置 IICCn.WTIMn 位(n=0 至 2),可能自动产生等待状态。

通常当设置 IICCn.WRELn 位为 1 时,或 FFH 写到接收方的 IICn 寄存器时,取消等待状态且发送方写数据到 IICn 寄存器以取消等待状态。

主设备也能通过下列方法之一取消等待状态。

- 通过设置 IICCn.STTn 位为 1
- 通过设置 IICCn.SPTn 位为 1

#### 17.6.7 等待状态取消方法

在  $I^2$ COn 情况,通常能以下列方式取消等待状态(n=0 至 2)。

- 通过写数据到 IICn 寄存器
- 通过设置 IICCn.WRELn 位为 1(等待状态取消)
- 通过设置 IICCn.STTn 位为 1(开始条件产生)
- 通过设置 IICCn.SPTn 位为 1(停止条件产生)

如果执行任何一个这些等待状态取消措施, I<sup>2</sup>C0n 将取消等待状态,重新开始通信。

当取消等待状态和发送数据(包括地址)时,写数据到 IICn 寄存器。

取消等待状态后要接收数据,或要完成数据发送,设置 WRELn 位为 1。

取消等待状态后要产生重新开始条件,设置 STTn 位为 1。

取消等待状态后要产生停止条件,设置 SPTn 位为 1。

对于每等待状态仅执行取消一次。

例如,如果通过设置 WRELn 位为 1 取消等待状态之后写数据到 IICn 寄存器,SDA0n 线改变时序和 IICn 寄存器写时序之间的冲突或许导致输出到 SDA0n 线的数据不正确。

甚至在其它操作中,如果通信在半途停止,清 IICCn.IICEn 位为 0 将停止通信,允许等待状态取消。

如果  $I^2C$  总线因为噪声等死锁,设置 IICCn.LRELn 位为 1 使通信操作退出,允许等待状态取消。

# 17.7 I<sup>2</sup>C 中断请求信号(INTIICn)

下面显示 IICSn 寄存器在 INTIICn 中断请求信号产生时序和在 INTIICn 信号时序的值(n = 0 至 2)。

# 17.7.1 主设备操作

(1) 开始 ~ 地址 ~ 数据 ~ 数据 ~ 停止 (正常发送/接收)

# <1> 当 IICCn.WTIMn 位 = 0 时

IICCn.SPTn 位 = 1

									<u> </u>	
	ST	AD6至AD0	R/W	AC	D7 至 D0	ĀCK	D7 至 D0	ĀCK	SP	
				K						
•					<b>A</b> 1	<b>A</b> 2		<u> </u>	<u> </u>	۸.5

▲1: IICSn 寄存器 = 1000X110B

▲2: IICSn 寄存器 = 1000X000B

▲3: IICSn 寄存器 = 1000X000B (WTIMn 位 = 1)

▲4: IICSn 寄存器 = 1000XX00B

Δ 5: IICSn 寄存器 = 00000001B

**备注 1. ▲**: 始终产生

**Δ**: 仅在 SPIEn 位 = **1** 时产生

X: 不美心

**2.** n = 0 至 2

# <2> 当 WTIMn 位 = 1 时

SPTn 位=1



▲1: IICSn 寄存器 = 1000X110B

▲2: IICSn 寄存器 = 1000X100B

▲3: IICSn 寄存器 = 1000XX00B

Δ 4: IICSn 寄存器 = 00000001B


**备注 1. ▲**: 始终产生

**Δ**: 仅在 SPIEn 位 = 1 时产生

X: 不美心

**2.** n = 0 至 2

# (2) 开始 ~ 地址 ~ 数据 ~ 开始 ~ 地址 ~ 数据 ~ 停止 (重新开始)



# (3) 开始 ~ 码 ~ 数据 ~ 数据 ~ 停止(扩展码发送)

# <1> 当 WTIMn 位 = 0 时

SPTn位=1

ST AD6至AD0 R/W ACK D7至D0 ACK D7至D0 ACK SP

▲1 ▲2 ▲3 ▲4 △5

▲1: IICSn 寄存器= 1010X110B

▲2: IICSn 寄存器 = 1010X000B

▲3: IICSn 寄存器 = 1010X000B (WTIMn 位 = 1)

▲4: IICSn 寄存器 = 1010XX00B

Δ 5: IICSn 寄存器 = 00000001B

#### 备注

1. ▲: 始终产生

Δ: 仅在 SPIEn 位 = 1 时产生

X: 不美心

**2.** n = 0 至 2

#### <2> 当 WTIMn 位 = 1 时



▲1: IICSn 寄存器= 1010X110B

▲2: IICSn 寄存器 = 1010X100B

▲3: IICSn 寄存器 = 1010XX00B

Δ 4: IICSn 寄存器 = 00000001B

# 备注

1. ▲: 始终产生

**Δ**: 仅在 SPIEn 位 = 1 时产生

X: 不美心

**2.** n = 0 至 2

# 17.7.2 从设备操作(当接收从地址数据(地址匹配))

# (1) 开始 ~ 地址 ~ 数据 ~ 数据 ~ 停止





- ▲1: IICSn 寄存器 = 0001X110B
- ▲2: IICSn 寄存器 = 0001X000B
- ▲3: IICSn 寄存器 = 0001X000B
- Δ 4: IICSn 寄存器 = 00000001B

# **备注 1. ▲**: 始终产生

Δ: 仅当 IICCn.SPIEn 位=1 时产生

X: 不关心

**2.** n = 0至2

# <2> 当 WTIMn 位 = 1 时


ST	AD6至AD0	R/W	ĀCK	D7 至 D0	ĀCK	D7 至 D0	ĀCK	SP
			<b>▲</b> 1		▲2		<b>▲</b> 3	۸4

- ▲1: IICSn 寄存器 = 0001X110B
- ▲2: IICSn 寄存器 = 0001X100B
- ▲3: IICSn 寄存器 = 0001XX00B
- Δ 4: IICSn 寄存器 = 00000001B


# **备注 1. ▲**: 始终产生

- **Δ**: 仅在 SPIEn 位 = 1 时产生
- X: 不关心
- **2.** n = 0 至 2


# (2) 开始 ~ 地址 ~ 数据 ~ 开始 ~ 地址 ~ 数据 ~ 停止



# (3) 开始 ~ 地址 ~ 数据 ~ 开始 ~ 码 ~ 数据 ~ 停止




# (4) 开始 ~ 地址 ~ 数据 ~ 开始 ~ 地址 ~ 数据 ~ 停止



#### 17.7.3 从设备操作(当接收扩展码时)


### (1) 开始 ~ 代码 ~ 数据 ~ 数据 ~ 停止




### (2) 开始 ~ 码 ~ 数据 ~ 开始 ~ 地址 ~ 数据 ~ 停止

#### <1> WTIMn 位=0 时(重新开始后,地址匹配) ST AD6至AD0 $R/\overline{W}$ D7 至 D0 ACK AD6至AD0 R/W ACK D7 至 D0 ACK SP ACK ST **▲**2 **▲**3 **4** Δ5 ▲1: IICSn 寄存器 = 0010X010B ▲2: IICSn 寄存器 = 0010X000B ▲3: IICSn 寄存器 = 0001X110B ▲4: IICSn 寄存器 = 0001X000B Δ 5: IICSn 寄存器 = 00000001B 备注 1. ▲: 始终产生 Δ: 仅在 **SPIEn** 位 **= 1** 时产生 X: 不关心 **2.** n = 0 至 2 <2> WTIMn 位=1 时(重新开始后,地址匹配) ST AD6至AD0 R/W ACK D7 至 D0 ACK ST AD6至AD0 R/W ACK D7 至 D0 ACK SP **▲**3 **▲**5 ▲1: IICSn 寄存器 = 0010X010B ▲2: IICSn 寄存器 = 0010X110B ▲3: IICSn 寄存器 = 0010XX00B ▲4: IICSn 寄存器 = 0001X110B ▲5: IICSn 寄存器 = 0001XX00B Δ 6: IICSn 寄存器 = 00000001B 备注 1. ▲: 始终产生 Δ: 仅在 SPIEn 位 = 1 时产生 X: 不美心 **2.** n = 0 至 2

### (3) 开始 $\sim$ 码 $\sim$ 数据 $\sim$ 开始 $\sim$ 码 $\sim$ 数据 $\sim$ 停止



### (4) 开始 $\sim$ 码 $\sim$ 数据 $\sim$ 开始 $\sim$ 地址 $\sim$ 数据 $\sim$ 停止



#### 17.7.4 在未通信情况下操作

### (1) 开始 ~ 码 ~ 数据 ~ 数据 ~ 停止



Δ4

#### 17.7.5 仲裁失败操作(仲裁失败之后作为从操作)

### (1) 从地址数据传输期间出现仲裁失败时

<1> 当 IICCn.WTIMn 位 = 0 时



▲1: IICSn 寄存器 = 0101X110B (示例:中断服务期间读取 IICSn.ALDn 位时)

**▲**1

▲2: IICSn 寄存器 = 0001X000B

▲3: IICSn 寄存器 = 0001X000B

Δ 4: IICSn 寄存器 = 00000001B

**备注** 1. ▲: 始终产生

Δ: 仅当 IICCn.SPIEn 位=1 时产生

X: 不美心

**2.** n = 0 至 2

### <2> 当 WTIMn 位 = 1 时



▲1: IICSn 寄存器 = 0101X110B (示例:中断服务期间读取 ALDn 位时)

▲2: IICSn 寄存器 = 0001X100B

▲3: IICSn 寄存器 = 0001XX00B

Δ 4: IICSn 寄存器 = 00000001B

**备注** 1. ▲: 始终产生

Δ: 仅在 **SPIEn** 位 = **1** 时产生

X: 不关心

**2.** n = 0 至 2

# (2) 扩展代码传输期间出现仲裁失败时

#### <1> 当 WTIMn 位 = 0 时



▲1: IICSn 寄存器 = 0110X010B (示例:中断服务期间读取 ALDn 位时)

▲2: IICSn 寄存器 = 0010X000B

▲3: IICSn 寄存器 = 0010X000B

Δ 4: IICSn 寄存器 = 00000001B

备注 ′

1. ▲: 始终产生

Δ: 仅在 SPIEn 位 = 1 时产生

X: 不美心

**2.** n = 0 至 2

#### <2> 当 WTIMn 位 = 1 时

ST	AD6至AD0	R/W	ĀCK	D7 至 D0	ĀCK	D7至 D0	ĀCK	SP
		<b>▲</b> 1	<b>▲</b> 2		<b>▲</b> 3		<b>A</b> 4	۸5

▲1: IICSn 寄存器 = 0110X010B (示例:中断服务期间读取 ALDn 位时)

▲2: IICSn 寄存器 = 0010X110B

▲3: IICSn 寄存器 = 0010X100B

▲4: IICSn 寄存器 = 0010XX00B

Δ 5: IICSn 寄存器 = 00000001B

备注

1. ▲: 始终产生

Δ: 仅在 SPIEn 位 = 1 时产生

X: 不美心


**2.** n = 0 至 2

#### 17.7.6 出现仲裁失败时的操作(仲裁失败之后无通信)

# (1) 从地址数据传输期间出现仲裁失败时

AD6至AD0 D7 至 D0 R/W ACK D7 至 D0 ACK ACK SP ST **1** Δ2 ▲1: IICSn 寄存器 = 01000110B (示例:中断服务期间读取 IICSn.ALDn 位时) Δ 2: IICSn 寄存器 = 00000001B 1. ▲: 始终产生 备注 Δ: 仅当 IICCn.SPIEn 位=1 时产生 **2.** n = 0 至 2

### (2) 扩展代码传输期间出现仲裁失败时



### (3) 数据传输期间出现仲裁失败时

# <1> 当 IICCn.WTIMn 位 = 0 时

 ST
 AD6至AD0
 R/W
 ACK
 D7至D0
 ACK
 D7至D0
 ACK
 SP

**▲**2

 $\Delta 3$ 

▲1: IICSn 寄存器= 10001110B

▲2: IICSn 寄存器 = 01000000B (示例:中断服务期间读取 ALDn 位时)

Δ 3: IICSn 寄存器 = 00000001B

备注

1. ▲: 始终产生

Δ: 仅在 SPIEn 位 = 1 时产生

**2.** n = 0 至 2

#### <2> 当 WTIMn 位 = 1 时

ST	AD6至AD0	R/W	ACK	D7 至 D0	ACK	D7 至 D0	ACK	SP
					4.0			

**▲**2

▲1: IICSn 寄存器= 10001110B

▲2: IICSn 寄存器 = 01000100B (示例:中断服务期间读取 ALDn 位时)

Δ 3: IICSn 寄存器 = 00000001B

备注

1. ▲: 始终产生

**Δ**: 仅在 SPIEn 位 = 1 时产生

**2.** n = 0 至 2

### (4) 由于数据传输期间的重启动条件出现仲裁失败时

#### <1> 无扩展代码 (示例: 地址不匹配) AD6至AD0 R/W AD6至AD0 SP ST ACK D7 至 Dn R/W ACK D7 至 D0 ACK ST **▲**2 Δ3 ▲1: IICSn 寄存器 = 1000X110B ▲2: IICSn 寄存器 = 01000110B (示例:中断服务期间读取 ALDn 位时) Δ 3: IICSn 寄存器 = 00000001B 备注 1. ▲: 始终产生 $\Delta$ : 仅在 SPIEn 位 = 1 时产生 X: 不关心 **2.** Dn = D6 至 D0 n = 0 至 2 <2> 扩展代码 AD6至AD0 D7至 Dn AD6至AD0 D7 至 D0 R/W ACK ST R/W ACK ACK SP **1 ▲**2 Δ3 ▲1: IICSn 寄存器 = 1000X110B ▲2: IICSn 寄存器 = 0110X010B (示例:中断服务期间读取 ALDn 位时)IICCn.LRELn 位由软件设定为 1 Δ 3: IICSn 寄存器 = 00000001B 备注 1. ▲: 始终产生 $\Delta$ : 仅在 SPIEn 位 = 1 时产生 X: 不关心 **2.** Dn = D6 至 D0 n = 0 至 2

# (5) 由于数据传输期间的停止条件出现仲裁失败时

 ST
 AD6至AD0
 R/W
 ACK
 D7至Dn
 SP

 ▲1
 Δ2

▲1: IICSn 寄存器 = 1000X110B

 $\Delta$  2: IICSn 寄存器 = 01000001B

**备注** 1. ▲: 始终产生


**Δ**: 仅在 **SPIEn** 位 **= 1** 时产生

X: 不关心

**2.** Dn = D6 至 D0


n = 0 至 2

### (6) 由于尝试产生重启动条件时的 SDA0n 管脚低电平出现仲裁失败时




#### (7) 由于尝试产生重启动条件时的停止条件出现仲裁失败时

**2.** n = 0 至 2



#### (8) 由于尝试产生停止条件时的 SDA0n 管脚低电平出现仲裁失败时



### 17.8 中断请求信号 (INTIICn) 产生时序和等待控制

IICCn.WTIMn 位的设置决定产生 INTIICn 寄存器的时序及相应等待控制,如下表所示 (n = 0至2).

表 17-3. INTIICn 产生时序和等待控制

WTIMn 位		从设备操作期间		主设备运行期间			
	地址 数据接收 数据传输			地址	数据接收	数据传输	
0	9 <sup>淮1、2</sup>	8 <sup>2</sup> 2	8 <sup>2</sup> 2	9	8	8	
1	9 <sup>牲1、2</sup>	9 <sup>2 2</sup>	9 <sup>± 2</sup>	9	9	9	

注 1. 从设备的 INTIICn 信号和等待周期仅当到 SVAn 寄存器的地址置位匹配时出现在第九个时钟脉冲的下降 沿。

在此处,不论 IICCn.ACKEn 位的设定值如何,产生 ACK。对于已经接收扩展代码的从属装置,INTIICn 信号出现在第八个时钟脉冲的下降沿。

其中重启后地址不匹配,在第九个时钟的下降沿产生 INTIICn 信号,而无等待标志出现。

2.如果接收的地址与 SVAn 寄存器的内容不匹配,且未收到扩展代码,INTIICn 信号或等待标志均不出现。

**备注** 1. 表中的数字表示串口时钟脉冲信号数。中断请求和等待控制均与这些时钟脉冲信号的下降沿同步。

**2.** n = 0至 2

# (1) 地址传输/接收期间

• 从设备操作: 中断和等待时序根据 WTIMn 位确定。

• 主设备运行: 中断和等待时序出现在第九个时钟脉冲的下降沿而不管 WTIMn 位如何。

#### (2) 数据接收期间

• 主设备/从设备操作:中断和等待时序根据 WTIMn 位确定。

#### (3) 数据传输期间

• 主设备/从设备操作:中断和等待时序根据 WTIMn 位确定。

# (4) 等待状态取消方法

四种等待状态取消方法如下所示。

- 通过将 IICCn.WRELn 位设定为 1
- 通过写入 IICn 寄存器
- 通过开始条件设定 (IICCn.STTn 位 = 1)<sup>2</sup>
- 通过停止条件设定(IICCn.SPTn 位 = 1)<sup>性</sup>

#### 注 仅限主设备

当已经选择 8 时钟脉冲等待时(WTIMn  $\phi = 0$ ),不论是否已经产生  $\overline{ACK}$  ,必须在等待取消之前确定。

**备注** n = 0 至 2

# (5) 停止条件检测

NTIICn 信号在检测到停止条件时产生。

**备注** n=0至2

#### 17.9 地址匹配检测方法

在 I<sup>2</sup>C 总线模式下,主设备通过传输相应从设备地址可以选择特定从设备。

地址匹配检测通过硬件自动执行。在本地地址设定为 SVAn 寄存器时且当 SVAn 寄存器的地址置位匹配由主设备发送的从设备地址时或当已经收到扩展代码时,INTIICn 信号出现(n = 0 至 2)。

#### 17.10 误差检测

在  $I^2$ C 总线模式下,数据传输期间串口数据总线管脚(SDA0n)的状态通过传输装置的 IICn 寄存器获取,以便在传输 之前可以将 IICn 寄存器的数据与传输的 IICn 数据进行比较,以便能够检测到传输误差。比较的数据值不匹配时判断传输误差已经发生(n = 0 至 2)。

### 17.11 扩展代码

- (1) 当接收地址的高 4 位为 0000 或 1111 时,设定扩展代码标志(IICSn.EXCn 位)用于扩展代码接收,且在第八个时钟脉冲的下降沿发出中断请求信号(INTIICn) (n = 0 至 2)。 不影响存储在 SVAn 寄存器中的本地地址。
- (2) 如果 11110xx0 通过 10 位地址传输设定为 SVAn 寄存器且 11110xx0 从主**设备**传输,则结果如下所示。注意 INTIICn 信号出现在出现在第八个时钟脉冲的下降沿 $(n = 0 \pm 2)$ 。

高四位数据匹配: EXCn 位 = 1
 七位数据匹配: IICSn.COIn 位 = 1

(3) 因为中断请求信号出现之后处理过程根据跟随扩展代码的数据而有所不同,因此通过软件执行处理过程。例如,当接收到扩展代码之后不希望执行对从设备的操作时,将 IICCn.LRELn 设定为 1 且 CPU 将进入下一通信等待状态。

表 17-4. 扩展代码位定义

从设备地址 R/W 位		说明		
0000 000	0	常用呼叫地址		
0000 000	1	开始字节		
0000 001 X		CBUS 地址		
0000 010	Х	为不同总线形式保留的地址		
1111 0xx	Х	10 位从设备地址具体要求		

#### 17.12 仲裁


当几个主设备同时产生开始条件时(当在 IICSn.STDn 位设定为 1 之前 IICCn.STTn 位设定为 1 时),执行主设备之间的通信同时调整时钟脉冲数直到数据有所不同。这种操作称作仲裁(n=0至 2)。

当主设备中的一个在仲裁中失败时,仲裁失败标志(IICSn.ALDn 位)通过仲裁失败出现的时序设定为 1,且 SCL0n 和 SDA0n 线均设定为高阻抗,其释放总线(n=0至 2)。

仲裁失败根据下一中断请求信号(INTIICn)的时序(检测到停止条件时,第八或第九时钟脉冲等)检测且 ALDn 位设定为 1,这通过软件来实现  $(n=0 \ {\rm \Xi} \ 2)$ 。

有关中断请求时序的详细信息,请参阅 17.7 I<sup>2</sup>C 中断请求信号(INTIICn).

图 17-14. 中断时序示例



#### 表 17-5. 仲裁期间的状态和中断请求信号产生时序

仲裁期间的状态	中断请求产生时序
发送地址传输	字节传输 <sup>推1</sup> 之后的第八或第九个时钟脉冲的下降沿处
地址传输之后 R/W 数据	
传输扩展代码	
扩展代码传输之后 R/W 数据	
传输数据	
数据接收之后 ACK 传输周期	
数据传输期间检测到重启动条件时	
数据传输期间检测到停止条件时	产生停止条件时(当 IICCn.SPIEn 位 = 1 时) <sup>维2</sup>
SDA0n 管脚为低电平同时尝试产生重启动条件	字节传输 <sup><b>£1</b></sup> 之后的第八或第九个时钟脉冲的下降沿处
检测到停止条件同时尝试产生重启动条件	产生停止条件时(当 IICCn.SPIEn 位 = 1 时) <sup>维2</sup>
DSA0n 管脚为低电平同时尝试产生停止条件	字节传输 <sup>推1</sup> 之后的第八或第九个时钟脉冲的下降沿处
SCL0n 管脚为低电平同时尝试产生重启动条件	

- 注 1. 当 IICCn.WTIMn 位 = 1 时,INTIICn 信号出现在第九个时钟脉冲的下降沿。当 WTIMn 位 = 0 且收到扩展代码的从设备地址时,INTIICn 信号出现在第八个时钟脉冲的下降沿( $n = 0 \le 2$ )。
  - 2. 当可能出现仲裁时,对于主设备操作将 SPIEn 位设定为 1 (n = 0 至 2)。

#### 17.13 唤醒功能

 $I^2C$  总线从设备功能是一项在接收到本地地址和扩展代码时产生中断请求信号(INTIICn)的功能。

此功能通过防止地址不匹配时出现的不必要 INTIICn 信号使处理更有效。

检测到开始条件时,设定唤醒备用模式。此唤醒备用模式在由于仲裁失败可能从主装置(其产生开始条件)改变到从设备的可能性传输地址时生效。

然而,当检测到停止条件时,不管唤醒功能如何,设定 IICCn.SPIEn 位,其判断启用还是禁用 INTIICn 信号(n=0至2)。

#### 17.14 通信保持

#### 17.14.1 启用通信保持功能时(IICFn.IICRSVn 位 = 0)

要在当前未使用总线时开始主设备通信,可作出通信保持以在释放总线时启用开始条件的传输。存在两种不使用总线的模式。

- 当仲裁既不导致主设备也不导致从设备操作时
- 当收到扩展代码并禁用从设备操作时(当 IICCn.LRELn 位设定为 1 时,不返回 ACK,且释放总线)(n = 0 至 2)。

如果 IICCn.STTn 位设定为 1 而不使用总线,则在释放总线之后自动产生开始条件并设定等待状态(检测到停止条件之后)。

当检测到总线释放时(当检测到停止条件时),写入 IICn 寄存器导致主设备地址传输开始。在此时,IICCn.SPIEn 位应该设定为 1 (n = 0 至 2)。

当 STTn 已经设定为 1 时,根据总线状态确定操作模式(作为开始条件或作为通信保持状态) (n = 0 至 2)。

要对 STTn 位检测已确定的操作模式,将 STTn 位设定为 1,等待该等待周期,接着检查 IICSn.MSTSn 位 (n = 0 至 2)。

应该通过软件设定的等待周期在表 17-6 中列出。 这些等待周期可以通过 IICCLn 寄存器的 SMCn, CLn1 和 CLn0 位以及 IICXn.CLXn 位设定(n=0至 2)。

表 17-6. 等待周期

时钟脉冲选择	CLXn	SMCn	CLn1	CLn0	等待周期
fxx (当 OCKSm = 18H 时设置)	0	0	0	0	26 时钟周期
fxx (当 OCKSm = 10H 时设置)	0	0	0	0	52 时钟周期
fxx/3 (当 OCKSm = 11H 时设置)	0	0	0	0	78 时钟周期
fxx/4 (当 OCKSm = 12H 时设置)	0	0	0	0	104 时钟周期
fxx/5 (当 OCKSm = 13H 时设置)	0	0	0	0	130 时钟周期
fxx (当 OCKSm = 18H 时设置)	0	0	0	1	47 时钟周期
fxx (当 OCKSm = 10H 时设置)	0	0	0	1	94 时钟周期
fxx/3 (当 OCKSm = 11H 时设置)	0	0	0	1	141 时钟周期
fxx/4 (当 OCKSm = 12H 时设置)	0	0	0	1	188 时钟周期
fxx	0	0	1	0	47 时钟周期
fxx (当 OCKSm = 18H 时设置)	0	0	1	1	37 时钟周期
fxx (当 OCKSm = 10H 时设置)	0	0	1	1	74 时钟周期
fxx/3 (当 OCKSm = 11H 时设置)	0	0	1	1	111 时钟周期
fxx (当 OCKSm = 18H 时设置)	0	1	0	×	16 时钟周期
fxx (当 OCKSm = 10H 时设置)	0	1	0	×	32 时钟周期
fxx/3 (当 OCKSm = 11H 时设置)	0	1	0	×	48 时钟周期
fxx/4 (当 OCKSm = 12H 时设置)	0	1	0	×	64 时钟周期
fxx	0	1	1	0	16 时钟周期
fxx (当 OCKSm = 18H 时设置)	0	1	1	1	13 时钟周期
fxx (当 OCKSm = 10H 时设置)	0	1	1	1	26 时钟周期
fxx/3 (当 OCKSm = 11H 时设置)	0	1	1	1	39 时钟周期
fxx (当 OCKSm = 18H 时设置)	1	1	0	×	10 时钟周期
fxx (当 OCKSm = 10H 时设置)	1	1	0	×	20 时钟周期
fxx/3 (当 OCKSm = 11H 时设置)	1	1	0	×	30 时钟周期
fxx/4 (当 OCKSm = 12H 时设置)	1	1	0	×	40 时钟周期
fxx/5 (当 OCKSm = 13H 时设置)	1	1	0	×	50 时钟周期
fxx	1	1	1	0	10 时钟周期

**备注** 1. n=0至2

m = 0, 1

**2.** × = 不关心


通信保持时序如下所示。

<R> <R> <R>

<R> <R> <R>


<R>

图 17-15. 通信保持时序




通信保持通过以下时序接收。IICSn.STDn 位设定为 1 之后,通过在检测到停止条件之前,将 IICCn.STTn 位设定为 1 可以进行通信保持( $n = 0 \subseteq 2$ )。

图 17-16. 接收通信保持的时序



通信保持流程图如下所示。

图 17-17. 通信保持流程图



#### 17.14.2 通信保持功能禁用时(IICFn.IICRSVn 位 = 1)

当总线通信期间该总线未用于通信时,设定 IICCn.STTn 位,拒绝此请求且不产生开始条件。存在两种不使用总线的模式。

- 当仲裁结果既不允许主设备也不允许从设备操作时
- 当收到扩展代码并禁用从设备操作时 (当 IICCn.LRELn 位设定为 1 时,不返回 ACK ,且释放总线) (n=0 至 2)。

要确认产生开始条件还是拒绝请求,请检查 IICFn.STCFn 标志。将 STTn 位设定为 1 之后,直到设定 STCFn 标志 才需要表 17-7 所示的时间。 因此,通过软件确定时间。

<R>

表 17-7. 等待周期

OCKSENm	OCKSm1	OCKSm0	CLn1	CLn0	等待周期
1	0	0	0	×	10 时钟周期
1	0	1	0	×	15 时钟周期
1	1	0	0	×	20 时钟周期
1	1	1	0	×	25 时钟周期
0	0	0	1	0	5 时钟周期

备注

1. x: 不关心

2. n = 0 至 2

m = 0, 1

### 17.15 注意事项

(1) 当 IICFn.STCENn 位 = 0 时

启用 I<sup>2</sup>C0n 操作之后,不管实际总线状态如何,立即识别总线通信状态(IICFn.IICBSYn 位 = 1)。要在未检测到停止条件的状态下执行主设备通信,产生停止条件并接着在开始主设备通信之前释放总线。使用一下序列产生停止条件。

- <1>设定IICCLn 寄存器。
- <2>设定IICCn.IICEn位。
- <3>设定 IICCn.SPTn 位。
- (2) 当 IICFn.STCENn 位 = 1 时

启用  $I^2$ COn 操作之后,不管实际总线状态如何无论实际, 联机识别总线释放状态(IICBSYn 位 = 0)。要产生第一 开始条件(IICCn.STTn 位 = 1),需要确定已经释放总线,以便不扰乱其他通信。

- (3) 当 V850ES/JJ2 的 IICCn.IICEn 位设定为 1 同时与其他**设备**进行通信时,可以根据通信线的状态检测开始条件。 当 SCL0n 和 SDA0n 线为高电平时要确保 IICCn.IICEn 位设定为 1。
- (4) 启用该操作(IICCn.IICEn 位 = 1)之前,通过 IICCLn, IICXn 和 OCKSm 寄存器确定运行时钟频率。要改变运行时钟频率,请将 IICCn.IICEn 位清零一次。
- (5) IICCn.STTn 和 IICCn.SPTn 位设定为 1 之后,在没有进行第一次清零的情况下,不必重设。
- (6) 如果已经保留传输,则将 IICCN.SPIEn 位设定为 1,通过停止条件检测产生中断请求。已经产生中断请求之后,通过将通信数据 写入 I<sup>2</sup>Cn 释放等待状态,接着 开始 传输。如果停止条件检测未产生中断请求,则传输将停止在等待状态,因为未产生中断请求。然而,不必通过软件将 SPIEn 位设定为 1 以检测 IICSn.MSTSn 位。

# 17.16 通信操作

以下给出了三种操作步骤的流程图。

#### (1) 在单一主系统中的主操作

以下显示的是在单一主系统中以 V850ES/JJ2 作为主设备的流程图。

该流程图大致分为初始化设定和通信流程两方面。在启动时执行初始化设定。若需要与从设备进行通信,准备通信然后执行通信流程。

#### (2) 在多重主系统中的主操作

在 I<sup>2</sup>Con 总线多重主系统中, 当总线参与通信时, 不能通过 I<sup>2</sup>C 总线规格进行判断总线是否被释放或被使用。这里, 当在某一周期(1 帧)中数据和时钟都处于高电平时, V850ES/JJ2 在总线被释放的状态下参与通信。该流程图大致分为初始化设定, 通信等待和通信流程三方面。当 V850ES/JJ2 在仲裁中失败并作为从设备使用时, 在流程中将被省略; 只有在作为主设备时才会显示在流程中。在启动时执行初始化设定以参与通信。然后, 作为主设备等待通信请求或作为从设备等待规格。实际通信在通信流程中进行, 并与从设备一起支持发送/接收, 与其他主设备进行仲裁。


#### (3) 从操作

下列显示了 V850ES/JJ2 作为 I<sup>2</sup>C0n 总线的从设备使用的示例。

当作为从设备使用时,通过中断开始操作。在启动时执行初始化设定,然后等待 INTIICn 中断产生(通信等待)。当 INTIICn 中断发生时,会判断通信状态并且其结果会以标志的形式传达给主流程。通过检查标志,进行必需的通信流程。

备注 n=0至2

#### 17.16.1 在单一主系统中的主操作



ACKEn = 1 WTIMn = 0

WRELn = 1

INTIICn 中断发生?

读 IICn

传送完成?

ACKEn = 0 WTIMn = WRELn = 1

> INTIICn 中断发生?

是

接收开始

ACK 检测的等待

图 17-18. 单一主系统中的主操作

- 注 I<sup>2</sup>C0n 总线设定(SCL0n, SDA0n 管脚 = 高电平)与通信中产品规格相一致。 例如, 当 EEPROM™ 输出一个低电平到 SDA0n 管脚, 设定 SCL0n 管脚到输出端口以及从输出端口产生输 出时钟脉冲直到 SDA0n 管脚维持在高电平。
- **备注** 1. 关于发送和接收格式,与通信中产品的规格相一致。

是

INTIICn 中断发生?

是

是

传送完成?


发送开始

数据发送的等待


SPTn = 1

#### 17.16.2 在多重主系统中的主操作

### 图 17-19. 在多重主系统中的主操作 (1/3)



#### 图 17-19. 在多重主系统中的主操作 (2/3)






图 17-19. 在多重主系统中的主操作 (3/3)

#### 备注

- 1. 使发送和接收格式与通信中产品的规格相一致。
- 2. 当使用 V850ES/JJ2 作为多重主系统中的主系统时,对于每一个 INTIICn 中断发生进行 IICSn.MSTSn 位读取来确认仲裁结果。
- **3.** 当使用 V850ES/JJ2 作为多重主系统中的从系统时,采用 IICSn 和 IICFn 寄存器对于每一个 INTIICn 中断发生的状态进行确认来决定下一步工序。
- **4.** n = 0 至 2

#### 17.16.3 从属操作

以下给出了从设备操作的处理过程。

基本上,从设备的操作受事件驱动。因此,需要 INTIICn 中断的处理(处理请求显著改变操作状态,例如通信期间停止条件检测)。

以下说明假定数据通信不支持扩展代码。还假定 INTIICn 中断服务仅执行逐行太改变处理过程且在主处理过程期间进行实际数据通信。




图 17-20. 从设备操作期间的软件概述

因此,准备以下三个标志,以便数据传输处理可以通过将这些标志传输到主处理程序而不是传输 INTIICn 信号来执行。

### (1) 通信模式标志

此标志表示以下通信状态。

清除模式: 数据通信未进行

通信模式: 数据通信进行中(有效地址检测停止条件检测,不检测来自主设备的 ACK,地址不匹配)

### (2) 就绪标志

此标志表示启用数据通信。这与正常数据传输期间 INTIICn 中断的状态相同。此标志在中断处理块中设定且在主处理块中清除。在中断处理块中未设定用于第一数据传输的就绪标志,从而传输第一数据 而不清除处理程序(地址匹配认为是下一数据的请求)。

#### (3) 通信方向标志

此标志表示通信方向,该标志 IICSn.TRCn 位的值相同。


以下说明了在从设备操作期间主要处理块的操作。

开启  $I^2COn$  等待通信允许状态。当允许通信时,使用通信模式标志和准备好的标志进行传送 (通过中断来执行停止条件和开启条件的处理,标志由条件确认)。

直到主设备停止返回 ACK,才能进行传输和重复传输操作。当主设备停止返回 ACK,传送完成。

对于接收,接收数据的请求数据且在完成传输之后不立即为 ACK 返回下一数据。此后,主设备产生停止条件或重启动条件。这导致从通信中退出。

图 17-21. 从设备操作流程图 (1)




以下给出了通过 INTIICn 中断处理从设备的示例(假定此处使用非扩展代码)。在 INTIICn 中断期间,确定状态并执行以下步骤。

- <1> 检测到停止条件时,通信终止。
- <2> 检测到开始条件时,确定地址。如果地址不匹配,则通信终止。如果地址匹配,则设定通信模式,并释放等待状态,且操作从中断状态返回(清除就绪标志)。
- <3> 对于数据传输/接收,当设定就绪标志时,操作从中断状态返回,而 I<sup>2</sup>C0n 总线保持等待状态。

#### **备注** 以上<1>到<3>对应于 图 17-22 从设备操作流程图中的(2)<1>到<3>。

图 17-22. 从设备操作流程图 (2)



# 17.17 数据通信的时序

使用 I<sup>2</sup>C 总线模式时,主设备通过串行总线输入一个地址,以便选择几个从设备中的一个作为它的通信对象。输出从设备地址之后,主设备传输 IICSn.TRCn 位,其指定数据传输方向,且接着开始与从设备的串口通信。IICn 寄存器的移位操作与串口时钟脉冲管脚(SCL0n)的下降沿同步。发送的数据传输到 SO 锁存器并通过 SDA0n 管脚输出(首先 MSB)。

通过 SDA0n 管脚输入的数据由 IICn 寄存器在 SCL0n 管脚的上升沿捕获。数据通信时序如下所示。

**备注** n=0至2

图 17-23. 主设备到从设备通信的示例 (当为主设备和从设备均选择第 9 个时钟脉冲等待时) (3/3)




图 17-23. 主设备到从设备通信的示例 (当为主设备和从设备均选择第 9 个时钟脉冲等待时) (2/3)




图 17-23. 主设备到从设备通信的示例 (当为主设备和从设备均选择第 9 个时钟脉冲等待时) (3/3)




图 17-24. 从设备到主设备通信的示例 (当用于主设备的第 8 个时钟脉冲等待和用于从设备的第 9 个时钟脉冲等待被选择时)(1/3)







图 17-24. 从设备到主设备通信的示例 (当用于主设备的第 8 个时钟脉冲等待和用于从设备的第 9 个时钟脉冲等待被选择时)(2/3)







## 第18章 DMA功能(DMA控制器)


V850ES/JJ2包括一个直接存储器访问(DMA)控制器(DMAC),用于执行和控制 DMA传送。

DMAC 根据片上外围 I/O (串行接口、定时器/计数器和 A/D 转换器)发出的 DMA 请求、来自外部输入管脚的中断或软件触发(存储器是指内部 RAM 或外存储器),控制存储器与 I/O 之间、存储器之间或 I/O 之间的数据传送。

## 18.1 功能

- 4 个独立 DMA 通道
- 传送单位: 8/16 位
- 最大传送计数: 65,536 (2<sup>16</sup>)
- 传送类型: 双周期传送
- 传送模式: 单传送模式
- 传送请求
- 来自片上外围 I/O (串行接口、定时器/计数器和 A/D 转换器)或来自外部输入管脚的中断发出请求
- 软件触发发出的请求
- 传送目标
  - 内部 RAM ↔ 外围 I/O
  - 外围 I/O ↔外围 I/O
  - 内部 RAM ↔ 外存储器
  - 外存储器 ↔ 外围 I/O
  - 外存储器 ↔ 外存储器

# 18.2 配置



### 18.3 寄存器

## (1) DMA 源地址寄存器 0 至 3 (DSA0 至 DSA3)

DSA0 至 DSA3 寄存器用于为 DMA 通道 n 设置 DMA 源地址(每个 26 位) (n = 0 至 3)。 这些寄存器被分为两个 16 位寄存器,即 DSAnH 和 DSAnL。 这些寄存器可以以16位为单位进行读写。

15 14 13 12 11 10 9 8 7 6 5 4

复位后: 未定义 R/W 地址: DSA0H FFFFF082H, DSA1H FFFFF08AH, DSA2H FFFFF092H, DSA3H FFFFF09AH,

> DSA0L FFFFF080H, DSA1L FFFFF088H, DSA2L FFFFF090H, DSA3L FFFFF098H

		17	13	12	'''	10	J	U			<u> </u>		J		_ '	
DSAnH (n = 0 至 3)	IR	0	0	0	0	0	SA25	SA24	SA23	SA22	SA21	SA20	SA19	SA18	SA17	SA16
( /	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
DSAnL (n = 0 至 3)	SA15	SA14	SA13	SA12	SA11	SA10	SA9	SA8	SA7	SA6	SA5	SA4	SA3	SA2	SA1	SA0

IR	DMA传送源的规格
0	外部存储器或片上外围I/O
1	内部 RAM

	设定DMA传送源的地址(A25至A16)
SA25 至	默认值未定义
SA16	在DMA传送期间,下一个DMA传送源地址被保留。
	当DMA传送完成后,第一个设定的DMA地址被保留。

	设定DMA传送源的地址(A15至A0)
SA15至	默认值未定义
SA0	在DMA传送期间,下一个DMA传送源地址被保留。
	当DMA传送完成后,第一个设定的DMA地址被保留。

#### 注意事项 1. 确保将 DSAnH 寄存器的第 14 至 10 位清零。

- 2. 当 DMA 传送被禁止时(DCHCn.Enn 位 = 0), 按以下定时设置 DSAnH 和 DSAnL 寄存器。
  - 从复位后到第一个 DMA 传送开始期间
  - 从通道被 DCHCn.INITn 位初始化后到 DMA 传送开始期间
  - 从 DMA 传送完成后(DCHCn.TCn 位 = 1) 到下一个 DMA 传送开始期间
- 3. 当 DSAn 寄存器的值被读取后,两个 16 位寄存器,即 DSAnH 和 DSAnL 也被读取。如果读取与 更新发生冲突,则可以读取正在被更新的值(请参阅第 18.13 节 搣注意事项罐)。
- 4. 复位后,在启动 DMA 寄存器前,要设置 DSAnH、DSAnL、DDAnH、DDAnL 和 DBCn 寄存 器。如果未设置这些寄存器,则开始 DMA 传送的操作将得不到保证。

### (2) DMA 目的地址寄存器 0 至 3 (DDA0 至 DDA3)

DDA0 至 DDA3 寄存器用于为 DMA 通道 n 设置 DMA 目的地址(每个 26 位)(n = 0 至 3)。这些寄存器被分 为两个 16 位寄存器,即 DDAnH 和 DDAnL。

这些寄存器可以以16位为单位进行读写。

复位后: 未定义 R/W 地址:

DDA0H FFFFF086H, DDA1H FFFFF08EH, DA2H FFFFF096H, DDA3H FFFFF09EH, DDA0L FFFFF084H, DDA1L FFFFF08CH, DDA2L FFFFF094H, DDA3L FFFFF09CH

3

DDAnH (n = 0 至3)

	15	14	13	12	11	10	9	0	/	O	5	4	3	2		U
	IR	0	0	0	0	0	DA25	DA24	DA23	DA22	DA21	DA20	DA19	DA18	DA17	DA16
٠																

DDAnL (n = 0 至 3)

14 13 12 11 DA15 DA14 DA13 DA12 DA11 DA10 DA9 DA8 DA7 DA6 DA5 DA4 DA3 DA2 DA1 DA0

7 6

IR	DMA传送目的地的规格
0	外部存储器或片上外围I/O
1	内部 RAM

DA25 至 DA16

设定DMA传送源的地址(A25至A16)

10

9 8

(默认值未定义)。

在DMA传送期间,下一个DMA传送目的地的地址被保留。 当DMA传送完成后,第一个设定的DMA传送源地址被保留。

DA15 至 DA0

设定DMA传送源的地址(A15至A0)

(默认值未定义)。

在DMA传送期间,下一个DMA传送目的地的地址被保留。 当DMA传送完成后,第一个设定的DMA传送源地址被保留。

注意事项 1. 确保将 DDAnH 寄存器的第 14 至 10 位清零。

- 2. 当 DMA 传送被禁止时(DCHCn.Enn 位 = 0),按以下定时设置 DDAnH 和 DDAnL 寄存器。
  - 从复位后到第一个 DMA 传送开始期间
  - 从通道被 DCHCn.INITn 位初始化后到 DMA 传送开始期间
  - 从 DMA 传送完成后(DCHCn.TCn 位 = 1) 到下一个 DMA 传送开始期间
- 3. 当 DDAn 寄存器的值被读取后,两个 16 位寄存器,即 DDAnH 和 DDAnL 也被读取。如果读取与 更新发生冲突,则可以读取正在被更新的值(请参阅第18.13节注意事项)。
- 4. 复位后,在启动 DMA 寄存器前,要设置 DSAnH、DSAnL、DDAnH、DDAnL 和 DBCn 寄存 器。如果未设置这些寄存器,则开始 DMA 传送的操作将得不到保证。

## (3) DMA 字节计数寄存器 0 至 3 (DBC0 至 DBC3)

DBC0 至 DBC3 寄存器是 16 位寄存器,用于设置 DMA 通道 n 的字节传送计数(n=0 至 3)。在 DMA 传送过程中,这些寄存器保存剩余的传送计数。

无论传送数据的单位是什么(8/16 位),每传送一次,这些寄存器就递减 1。 当发生借位时,传送终止。 这些寄存器可以以 16 位为单位进行读写。

复位后: 未定义 R/W 地址: DBC0 FFFFF0C0H, DBC1 FFFFF0C2H,

DBC2 FFFFF0C4H, DBC3 FFFFF0C6H

BC15 至 BC0	DMA传送期间的字节传送计数设定 或保留字节传送计数						
0000H	字节传送计数1或保留字节传送计数						
0001H	字节传送计数2或保留字节传送计数						
:	:						
FFFFH	字节传送计数 65,536 (216) 或保留字节传送计数						
当DMA传	当DMA传送完成后,第一个设定的传送数据号码被保留。						

注意事项 1. 当 DMA 传送被禁止时(DCHCn.Enn 位 = 0),按以下定时设置 DBCn 寄存器。

- 从复位后到第一个 DMA 传送开始期间
- 从通道被 DCHCn.INITn 位初始化后到 DMA 传送开始期间
- 从 DMA 传送完成后(DCHCn.TCn 位 = 1) 到下一个 DMA 传送开始期间
- 2. 复位后,在启动 DMA 寄存器前,要设置 DSAnH、DSAnL、DDAnH、DDAnL 和 DBCn 寄存器。如果未设置这些寄存器,则开始 DMA 传送的操作将得不到保证。

### (4) DMA 寻址控制寄存器 0 至 3 (DADC0 至 DADC3)

DADC0 至 DADC3 寄存器是 16 位寄存器,用于控制 DMA 通道 n 的 DMA 传送模式(n = 0 至 3)。这些寄存器可以以 16 位为单位进行读写。

复位设置这些寄存器为 0000H。

复位中: 0000H R/W 地址: DADC0 FFFF0D0H, DADC1 FFFF0D2H, DADC2 FFFF0D4H, DADC3 FFFF0D6H

DADCn (n = 0 至 3)

15	14	13	12	11	10	9	8
0	DS0	0	0	0	0	0	0
7	6	5	4	3	2	1	0
SAD1	SAD0	DAD1	DAD0	0	0	0	0

DS0	传送数据大小的设定
0	8位
1	16 位

SAD1	SAD0	传送源地址计数方向的设定
0	0	增长
0	1	减少
1	0	固定
1	1	禁止设置

DAD1	DAD0	传送目的地的地址计数方向的设定
0	0	增长
0	1	减少
1	0	固定
1	1	禁止设置

### 注意事项 1. 确保将 DADCn 寄存器的第 15 位、第 13 至 8 位及第 3 至 0 位清零。

- 2.当 DMA 传送被禁止时(DCHCn.Enn 位 = 0),按以下定时设置 DADCn 寄存器。
  - 从复位后到第一个 DMA 传送开始期间
  - 从通道被 DCHCn.INITn 位初始化后到 DMA 传送开始期间
  - 从 DMA 传送完成后(DCHCn.TCn 位 = 1) 到下一个 DMA 传送开始期间
- 3. DS0 位指定传输数据量,但是不控制总线的定量。如果设置了 8 位数据(DS0 位 = 0),则较低的数据总线将不一定被使用。
- **4.** 如果传送数据量被设置为 16 位(DS0 位 = 1),则不能从奇地址开始传送。传送始终从这样的地址开始,即低位地址的第一位为 0。
- 5. 如果 DMA 传送是在一个片上外围 I/O 寄存器(作为传送源或目的)上执行的,请确保指定与寄存器单位相同的传送单位。例如,要在一个 8 位寄存器上执行 DMA 传送,务必指定 8 位寄存器。

## (5) DMA 通道控制寄存器 0 至 3 (DCHC0 至 DCHC3)

DCHC0 至 DCHC3 寄存器是 8 位寄存器,用于控制 DMA 通道 n 的 DMA 传送操作模式。

这些寄存器可以以 8 位或 1 位为单位进行读写。(不过,第 7 位是只读的,而 1 和 2 位是只写的。如果读第 1 或 2 位,则被读的值将始终是 0。

复位设置使此寄存器为 00H。

复位后: 00H R/W 地址: DCHC0 FFFFF0E0H, DCHC1 FFFFF0E2H, DCHC2 FFFFF0E4H, DCHC3 FFFFF0E6H

DCHCn

<7>	6	5	4	3	<2>	<1>	<0>
TCn <sup>注1</sup>	0	0	0	0	INITn <sup>注2</sup>	STGn <sup>注2</sup>	Enn

(n = 0 至 3)

TCn <sup>注1</sup>	状态标志表示通过DMA通道n 进行的DMA传送是否完成					
0	DMA传送还没完成。					
1	DMA传送已经完成。					
在最后的	在最后的DMA传送时被设为1,然后当其被读取时清为0。					

INITn<sup>注2</sup> 如果INITn位被设为1且DMA传送禁止(Enn位 = 0)时,DMA传送状态被初始化。在DMA传送状态被初始化。在DMA传送完成前(TCn位设为1前)重新设定DMA传送状态(重新设定DDAnH, DDAnL, DSAnH, DSAnL, DBCn,和DADCn寄存器)的话,一定要初始化DMA通道。当初始化DMA控制器时,一定要注意18.13注意事项中描述的流程。

 STGn<sup>注2</sup>
 这是一个DMA传送的软启动触发。

 当该位在DMA传送允许状态下(TCn位 = 0, Enn位 = 1),被设为1时,

 DMA传送开始。

Enn	通过DMA通道的DMA传送是否允许或禁止的设定
0	DMA 传输禁止
1	DMA 传输允许

DMA传送允许时, Enn位设为1。

当DMA传送完成后(当产生一个最终计数时),该位自动清0。

若放弃DMA传送,通过软件把Enn位清0。 若要继续,再次把Enn位设为1。

当放弃或继续DMA传送时,一定要注意18.13 注意事项中描述的流程。

## **注 1.** TCn 位是只读的。

2. INITn 和 STGn 位是只写的。

### 注意事项 1. 确保将 DCHCn 寄存器的第6和3位清零。

2. DMA 传送完成后(产生一个终止计数), Enn 位被清零, 然后 TCn 位被置 1。 如果 DCHCn 寄存器的位正在被更新时读 DCHCn 寄存器, 会读出一个指示"传送未完成且传送被禁止"值(TCn 位 = 0 且 Enn 位 = 0)。

### (6) DMA 触发条件寄存器 0 至 3 (DTFR0 至 DTFR3)

DTFR0 至 DTFR3 寄存器是 8 位寄存器,它通过来自片上外围 I/O 的中断请求信号控制 DMA 传送开始触发。这些寄存器设置的中断请求信号用作 DMA 传送开始条件。

这些寄存器可以以8位为单位进行读写。不过, DFn位可以以1位为单位进行读写。

复位设置使此寄存器为 00H。

复位后: 00H R/W 地址: DTFR0 FFFFF810H、DTFR1 FFFFF812H、DTFR2 FFFFF814H、DTFR3 FFFFF816H

	<7>	6	5	4	3	2	1	0
DTFRn	DFn	0	IFCn5	IFCn4	IFCn3	IFCn2	IFCn1	IFCn0

(n = 0 至 3)

DFn <sup>注</sup>	DMA传送请求状态标志
0	无DMA传送请求
1	DMA传送请求

**注** 切勿用软件将 DFn 位设置为 1。当 DMA 传送被禁止时,如果发生了一个被指定是开始 DMA 传送的原因的中断,则将 0 写入该位,以清除 DMA 传送请求

注意事项 1. 当 DMA 传送被禁止时(DCHCn.Enn 位 = 0), 按以下定时设置 IFCn5 至 IFCn0 位。

- 从复位后到第一个 DMA 传送开始期间
- 从通道被 DCHCn.INITn 位初始化后到 DMA 传送开始期间
- 从 DMA 传送完成后(DCHCn.TCn 位 = 1)到下一个 DMA 传送开始期间
- 2. 在备用模式(IDEL1、IDLE2、STOP 或准-IDLE 模式)下产生的中断请求将不启动 DMA 传送周期(将 DFn 位设置为 1 也不能)。
- 3. 如果 DMA 开始条件被第 IFCn5 至 IFCn0 位选择,则当发生了来自选择的片上外围 I/O 的中断时, 无论允许还是禁止 DMA 传送,DFn 位都将被设置为 1。如果在此状态下允许 DMA,则 DMA 传送 将立即开始。

**备注** 关于 IFCn5 至 IFCn0 位,请参见表 **18-1 DMA** 开始条件。

表 18-1 DMA 开始条件(1/2)

IFCn5	IFCn4	IFCn3	IFCn2	IFCn1	IFCn0	中断源
0	0	0	0	0	0	禁止中断发出的 DMA 请求
0	0	0	0	0	1	INTP0
0	0	0	0	1	0	INTP1
0	0	0	0	1	1	INTP2
0	0	0	1	0	0	INTP3
0	0	0	1	0	1	INTP4
0	0	0	1	1	0	INTP5
0	0	0	1	1	1	INTP6
0	0	1	0	0	0	INTP7
0	0	1	0	0	1	INTTQ0OV
0	0	1	0	1	0	INTTQ0CC0
0	0	1	0	1	1	INTTQ0CC1
0	0	1	1	0	0	INTTQ0CC2
0	0	1	1	0	1	INTTQ0CC3
0	0	1	1	1	0	INTTP0OV
0	0	1	1	1	1	INTTP0CC0
0	1	0	0	0	0	INTTP0CC1
0	1	0	0	0	1	INTTP1OV
0	1	0	0	1	0	INTTP1CC0
0	1	0	0	1	1	INTTP1CC1
0	1	0	1	0	0	INTTP2OV
0	1	0	1	0	1	INTTP2CC0
0	1	0	1	1	0	INTTP2CC1
0	1	0	1	1	1	INTTP3CC0
0	1	1	0	0	0	INTTP3CC1
0	1	1	0	0	1	INTTP4CC0
0	1	1	0	1	0	INTTP4CC1
0	1	1	0	1	1	INTTP5CC0
0	1	1	1	0	0	INTTP5CC1
0	1	1	1	0	1	INTTM0EQ0
0	1	1	1	1	0	INTCB0R/INTIIC1
0	1	1	1	1	1	INTCB0T
1	0	0	0	0	0	INTCB1R
1	0	0	0	0	1	INTCB1T
1	0	0	0	1	0	INTCB2R
1	0	0	0	1	1	INTCB2T
1	0	0	1	0	0	INTCB3R
1	0	0	1	0	1	INTCB3T
1	0	0	1	1	0	INTUA0R/INTCB4R
1	0	0	1	1	1	INTUA0T/INTCB4T
1	0	1	0	0	0	INTUA1R/INTIIC2
1	0	1	0	0	1	INTUA1T
1	0	1	0	1	0	INTUA2R/INTIIC0

**备注** n = 0 至 3

表 18-1 DMA 开始条件(2/2)

IFCn5	IFCn4	IFCn3	IFCn2	IFCn1	IFCn0	中断源
1	0	1	0	1	1	INTUA2T
1	0	1	1	0	0	INTAD
1	0	1	1	0	1	INTKR
1	1	0	0	0	1	INTP8
1	1	0	0	1	0	INTTP6CC0
1	1	0	0	1	1	INTTP6CC1
1	1	0	1	0	0	INTTP7CC0
1	1	0	1	0	1	INTTP7CC1
1	1	0	1	1	0	INTTP8CC0
1	1	0	1	1	1	INTTP8CC1
1	1	1	0	0	0	INTCB5R
1	1	1	0	0	1	INTCB5T
1	1	1	0	1	0	INTUA3R
1	1	1	0	1	1	INTUA3T
		其	他			禁止设置

**备注** n=0至3

# 18.4 传送目标

表 18-2 说明了传送目标之间的关系(√: 允许传送, ×: 禁止传送)。

表 18-2 传送目标间的关系

		传送目的地							
		内部 ROM	片上外围 I/O	内部 RAM	外存储器				
	片上外围 I/O	×	√	√	√				
<b>长源</b>	内部 RAM	×	√	×	√				
传送源	外存储器	×	√	$\checkmark$	√				
	内部 ROM	×	×	×	×				

注意事项 在表 18-2 中,用 "x" 标记的传送目的地和传送源组合的操作将不能保证。

## 18.5 传送模式

支持单传送模式。

在单传送模式下,在每字节/半字传送时总线被释放。如果有一个后续的 DMA 传送请求,则将再执行一次传送。该操作一直进行下去,直到发生一个终止计数。

当 DMAC 释放总线后,如果发出了另一个更高优先级的 DMA 传送,则较高优先级的 DMA 请求将优先被处理。

如果在一个传送周期中产生了同一通道的一个新传送请求和另一个低优先级通道的传送请求,则当总线被释放给 CPU(同一通道的新传送请求在传送周期中被忽略)后,具有低优先级的通道的 DMA 传送被执行。

### 18.6 传送类型

支持双周期传送。

在双周期传送中,数据传送在两个周期中完成,即读周期和写周期。

在读周期中,传送源地址被输出,并执行从源地址向 DMAC 的读操作。在写周期中,传送目的地址被输出,并执行 从 DMAC 向目的地的写操作。

在读周期和写周期之间总是插入一个时钟空闲周期。在进行双周期的 DMA 传送时,如果传送源与目的地的数据总线宽度不同,则执行以下操作。

#### <16位数据传送>

<1> 从 32 位总线 → 16 位总线传送

先产生一个读周期(高16位处于高阻状态),接着产生一个写周期(16位)。

<2> 从 16/32 位总线向 8 位总线传送

产生一次 16 位读周期, 然后产生两次 8 位写周期。

<3> 从 8 位总线向 16/32 位总线传送

先产生两次8位读周期,然后产生一次16位写周期。

<4> 16 位总线 与 32 位总线之间传送

产生一次 16 位读周期, 然后产生一次 16 位写周期。

对于在一个片上外围 I/O 寄存器(传送源或目的地)上的 DMA 传送上执行的,请确保指定与寄存器单位相同的传送单位。例如,对于向 8 位寄存器发送的 DMA 传送,务必指定字节(8 位)寄存器。

#### **备注** 每个传送目标(传送源/目的地)的总线宽度如下。

片上外围 I/O: 16 位总线宽度 内部 RAM: 32 位总线宽度

• 外存储器: 8 位或 16 位总线宽度

## 18.7 DMA 通道优先级

DMA 通道优先级规定如下:

DMA 通道 0 > DMA 通道 1 > DMA 通道 2 > DMA 通道 3

对于每个传送周期,这些优先级都要检查。

# 18.8 与 DMA 传送有关的时间

响应 DMA 请求所需的时间、DMA 传送需要的最少时钟数如下所示。

单传送: DMA 响应时间(<1>) + 传送源存储器访问 (<2>) +  $1^{\pm 1}$  + 传输目的地存储器访问 (<2>)

DI	MA 周期	最少执行时钟数				
<1> DMA 请求响应时间		4 时钟(最少) + 噪声消除时间 <sup>±2</sup>				
<2> 存储器访问	外存储器访问	取决于连接的存储器。				
	内部 RAM 访问	2个时钟周期 <sup>推3</sup>				
	外围 I/O 寄存器访问	3 时钟 + VSWC 寄存器规定的等待周期数 <sup>推 4</sup>				


- 注 1. 在 DMA 传送时,在读周期和写周期之间总是插入一个时钟。
  - **2.** 如果指定一个外部中断(INTPn)作为开始 DMA 传送的触发条件,则增加噪声消除时间(n=0 至 7)。
  - **3.** 一个 DMA 周期需要两个时钟。
  - 4. 访问某些特定的外围 I/O 寄存器,需要更多等待周期(详细情况,请参阅 3.4.8 (2)部分)。

## 18.9 DMA 传送开始条件

DMA 传送开始条件有两种,介绍如下。

### (1) 软件请求

当 DCHCn.TCn 位 = 1 且 Enn 位= 1 (允许 DMA 传送)时,如果将 STGn 位设置为 1,则开始 DMA 传送。如果紧接着前一个传送请求下一个 DMA 传送周期,则应使用 DBCn 寄存器,确认前一个 DMA 传送周期已经完成,并再次将 STGn 位设置为 1(n=0 至 3)。



### (2) 片上外围 I/O 请求

当 DCHCn.TCn 位 = 0 且 Enn 位 = 1 (允许 DMA 传送)时,如果从 DTFRn 寄存器设置的片上外围 I/O 产生一个中断请求,则 DMA 传送将开始。

- 注意事项 1. 两个开始条件(软件触发和硬件触发)不能同时用于一个 DMA 通道。如果同时产生两个开始条件,则只有其中一个有效。且有效的开始条件不能确认。
  - 2. 在前一个 DMA 传送请求产生后产生或在前一个 DMA 传送周期中间产生的新传送请求将被忽略 (清除)。
  - 3. 同一个 DMA 通道的传送请求时间间隔根据 DMA 传送周期中的总线等待的设置、其他通道的开始 状态或外部总线保持请求的情况而有所变化。特别是,正如注意事项 2 中所述,在 DMA 传送周 期前或在 DMA 传送周期中间产生的新传送请求将被忽略。因此,系统的同一 DMA 通道的传送请 求时间间隔必须足够长。当使用软件触发时,可以通过更新 DBCn 寄存器来检查之前产生的 DMA 传送周期的完成情况。

# 18.10 DMA 中止条件

如果发生总线保持,则 DMA 传送将中止。

如果在内存/片上外围 I/O 和内存/片上外围 I/O 之间传送,也会发生 DMA 传送中止。

当总线保持被清除,则 DMA 传送将被恢复。

# 18.11 DMA 传送结束


当 DMA 传送已经完成 DBCn 寄存器设置的次数,且 DCHCn.Enn 位被清零、TCn 位被置 1 后,将向中断控制器 (INTC) 产生一个 DMA 传送中断结束请求信号(INTDMAn)(n=0 至 3)。


V850ES/JJ2 不向外部设置输出终止计数信号。因此,要使用 DMA 传送结束中断或轮询 TCn 位来确认 DMA 传送的完成。

# 18.12 操作定时

图 18-1 至 18-4 显示了 DMA 操作时序的情况。


图 18-1 DMA 优先级 (1)





665

图 18-3 DMA 传送请求被忽略的周期(1)



DW40 读 准备传输 CPU 处理 结束处理 DMA1 处理 图 18-4 DMA 传送请求被忽略的周期(2) 准备传输 根据优先级,DMA0 请求被应答。DMA2 请求待决(DMA2 传送下一步进行) → DMA1 请求被忽略(传送期间,同一通道的一个 DMA 传送请求将被忽略)。 → DMAO 请求被忽略(传送期间,同一通道的一个 DMA 传送请求将被忽略) CPU 处理 结束处理 → 在 DMA 传送时,同一通道的一个 DMA 传送请求将被忽略。 ĮЩ DMA0 处理 同时产生对 DMA0、DMA1 和 DMA2 的请求。 在 DMA0 传送时产生新的 DMA0 传送请求。 读 同时产生 DMA0 和 DMA1 请求。 准备传输 → DMA1请求被应答。 CPU 处理 <1> DMA0 传送请求 系统时钟 DF0 🔯 DMA0 传送请求 DMA1 传送请求 DMA2 传送请求 DF1 🔯 DF2位 DMA 传送 处理模式 ۸<del>4</del> %

667

### 18.13 注意事项

## (1) VSWC 寄存器注意事项

在使用 DMAC 时,确保根据工作频率为 VSWC 寄存器设置一个合适的值。 如果使用了 VSWC 寄存器的一个默认值(77H),或者给 VSWC 寄存器设置了一个不适当的值,则操作将不能 正确执行(关于 VSWC 寄存器的详细情况,请参阅 **3.4.8** (1) (a) )。

### (2) 在内部 RAM 中执行的 DMA 传送注意事项

当在内部 RAM 中执行以下指令时,切勿执行与内部 RAM (传送源/目的地)之间来回传送数据的 DMA 传送,因为其后 CPU 可能会发生工作错误。

- 内存中的位处理指令(SET1、CLR1或 NOT1)
- 内部 RAM 中访问错位地址的数据访问指令

反过来,当执行与内部 RAM(传送源/目的地)间来回的 DMA 传送时,切勿执行以上两个指令。

### (3) 读 DCHCn.TCn 位 (n = 0 至 3) 注意事项

当读 TCn 位时,将 TCn 位清零。 但是,它不会被自动清零,即使它是在一个特定时刻被读的。要准确地将 TCn 位清零,请增加以下处理操作。

### (a) 当通过轮询 TCn 位等待 DMA 传送完成时

确认 TCn 位已经被设置为 1(在 TCn 位 = 1 被读后),然后读 TCn 位三次以上。

### (b) 当读中断服务例程中的 TCn 位时

执行读 TCn 位三次。

### (4) DMA 传送初始化方法(将 DCHCn.INITn 位设置为 1)

当执行 DMA 传送的通道要进行初始化时,即使 INITn 位被设置为 1,通道也不可以被初始化。要准确地初始化通道,执行以下两种方法之一。

### (a) 暂时停止所有 DMA 通道的传送

使用以下<1>至<7>步,将执行 DMA 传送的通道初始化。

不过,请注意,当第<5>步被执行时,TCn位将被清零。确保其他处理程序不要求TCn位为1。

- <1> 禁止中断(DI)。
- <2> 读非被强制终止的 DMA 通道的 DCHCn.Enn 位,然后将值传送到通用寄存器。
- <3> 清除使用的 DMA 通道(包括被强制终止的通道)的 Enn 位。 要清除最后一个 DMA 通道的 Enn 位, 执行两次清除指令。如果 DMA 传送目标(传送源/目的地)是内部 RAM,则执行指令三次。

示例: 如果通道 0, 1, 2 被使用,则按以下顺序执行指令(如果传送目标不是内部 RAM)。

- 将 DCHC0.E00 位清零。
- 将 DCHC1.E11 位清零。
- 将 DCHC2.E22 位清零。
- 将 DCHC2.E22 位再次清零。
- <4> 将被强制终止的通道的 INITn 位设置为 1。
- <5> 读未强制终止的每个通道的 TCn 位。如果在第<2>步中读的 TCn 位和 Enn 位均为 1(逻辑乘(AND)结果是 1),将被保存的 Enn 位清零。
- <6> 完成第<5>步的操作后,将 Enn 位值写入 DCHCn 寄存器。
- <7> 启用中断(EI)。

注意事项 务必执行上述的第<5> 步,以防止非法设置在第<2>和<3>步之间正常完成 DMA 传送的通道的 Enn 位。

### (b) 重复执行 INITn 位设置,直到传送被正确地强制终止

- <1> 抑制来自待强制终止通道的 DMA 请求源的请求(停止片上外围 I/O 的操作)。
- <2> 使用 DTFRn.DFn 位,确认待强制终止的通道的 DMA 传送请求未处于待决状态。如果一个 DMA 传送请求处于待决状态,请等待直到待决请求处理完成。
- <3> 确认待强制终止的通道的 DMA 传送请求未处于待决状态后,将 Enn 位清零。
- <4> 再次将待强制终止的通道的 Enn 位清零。 如果待强制终止的通道的传送目标(传送源/目的地)是内部 RAM,则再次执行该操作。
- <5> 将待强制终止的通道的传送的第一个编号拷贝到通用寄存器。
- <6> 将被强制终止的通道的 INITn 位设置为 1。
- <7> 读待强制终止的通道的 DBCn 寄存器的值,然后将其与在第<5>步中拷贝的值进行比较。如果两个值不匹配,重复操作第<6>和<7>步。
- **备注** 1. 当在第<7>步中读 DBCn 寄存器的值时,如果正确完成强制终止,则读传送的第一个编号。 否则,读传送的剩余编号。
  - **2.** 注意,如果应用软件频繁地使用非强制终止的 DMA 通道的一个通道的 DMA 传送,则方法(b) 会花较长时间。

#### (5) 暂时停止 DMA 传送的方法 (清除 Enn 位)

使用以下步骤停止和恢复被处理的 DMA 传送。

- <1> 抑制来自 DMA 请求源的传送请求(停止片上外围 I/O 的操作)。
- <2> 使用 DFn 位(检查 DFn 位是否等于 0),确认 DMA 传送请求未处于待决状态。 如果请求处于待决状态,请等待直到待决 DMA 传送请求处理完成。
- <3> 如果确认没有 DMA 传送请求处于待决状态,将 Enn 位清零(该操作停止 DMA 传送)。
- <4> 将 Enn 位设置为 1,以恢复 DMA 传送。
- <5> 恢复已被停止的 DMA 请求源的操作(开始片上外围 I/O 的操作)。

## (6) 存储界限

在 DMA 传送过程中,如果传送源或目的地的地址超出了 DMA 目标(外存储器、内部 RAM 或片上外围 I/O)的 区域,则操作将得不到保证。

## (7) 传送错位数据

不支持采用 16 位总线进行错位数据的 DMA 传送。

如果一个奇地址被指定为传送源或目的地,则地址的最低有效位被强制为0。

### (8) CPU 总线仲裁

因为 DMA 控制器拥有比 CPU 更高优先级的总线权限,在 DMA 传送时,发生的 CPU 访问将保持待决状态直到 DMA 周期完成,总线被释放给 CPU 为止。

不过, CPU 可以访问不参与 DMA 传送的外存储器、片上外围 I/O 及内部 RAM。

- 当外存储器与片上外围 I/O 之间执行 DMA 传送时, CPU 可以访问内部 RAM。
- 当外存储器与外存储器之间执行 DMA 传送时,CPU 可以访问内部 RAM 和片上外围 I/O。

#### (9) DMA 操作时不可重写的寄存器/位

当 DMA 操作未进行时,按以下定时设置以下寄存器。

#### [寄存器]

- DSAnH、DSAnL、DDAnH、DDAnL、DBCn 及 DADCn 寄存器
- DTFRn.IFCn5 至 DTFRn.IFCn0 位

### [设置定时]

- 从复位后到第一个 DMA 传送开始期间
- 从通道初始化后到 DMA 传送开始期间
- 从 DMA 传送完成后(TCn 位 = 1)到下一个 DMA 传送开始期间

### (10) 务必将以下寄存器位设置为 0。

- DSAnH 寄存器的第 14 至 10 位
- DDAnH 寄存器的第 14 至 10 位
- DADCn 寄存器的第 15 位、第 13 至 8 位及第 3 至 0 位
- DCHCn 寄存器的第6至3位

### <R> (11) DMA 开始条件

不要在同一开始条件上开通两个或更多 DMA 通道。如果在同一开始条件上开通两个或更多通道,已经设置了的 DMA 通道可能被开通或者具有较低优先级的 DMA 通道可能比具有较高优先级的 DMA 通道更早被识别到。操作得不到保证。

## (12) 读 DSAn 和 DDAn 寄存器的值

在 DMA 传送过程中,可以从 DSAn 和 DDAn 寄存器中读正在被更新当中的值(n = 0 至 3)。 例如,当 DMA 传送源地址 (DSAn 寄存器)为 0000FFFFH,且计数方向是递增(DADCn.SAD1 和 DADCn.SAD0 位 = 00)时,如果先读 DSAnH 寄存器,然后读 DSAnL 寄存器,则根据是否在读 DSAnH 寄存器后立即执行 DMA 传送,DSAn 寄存器的值将有所不同。

## (a) 读 DSAn 寄存器时不发生 DMA 传送

<1> 读 DSAnH 寄存器的值: DSAnH = 0000H <2> 读 DSAnL 寄存器的值: DSAnL = FFFFH

## (b) 读 DSAn 寄存器时发生 DMA 传送

<1> 读 DSAnH 寄存器的值: DSAnH = 0000H

<2> 发生 DMA 传送

<3> 递增 DSAn 寄存器: DSAn = 00100000H

<4> 读 DSAnL 寄存器的值: DSAnL = 0000H

# 第19章 中断/异常处理功能

V850ES/JJ2备有一个用于中断服务的专用中断控制器(INTC),总共可以处理71个中断请求。

中断是一个其发生与程序执行无关的事件,而异常是一个其发生与程序执行有关的事件。

V850ES/JJ2 可以处理来自个片上外围硬件和外部中断源的中断请求信号。而且,异常处理可以通过 TRAP 指令(软件异常)或产生一个异常事件(例如,读取一个非法的操作码)来启动(异常陷阱)。

# 19.1 功能

0	中断	
	□不可屏蔽中断:	2个异常源
	□可屏蔽中断:	外部: 9,内部: 60个中断源
	□ 8 个可编程优先级(可	「屏蔽中断)
	□ 与优先级对应的多中断	折控制
	□ 可以为屏蔽每个可屏蔽	<b>支</b> 的中断请求。
	□ 噪声消除、边沿检测及	及外部中断请求信号的边沿指定。
0	异常	
	□软件异常:	32 个异常源
	□异常陷阱: 2	2个异常源(非法操作码执行及 调试陷阱)

表 19-1 列出了中断/异常源。

表 19-1 中断源列表 (1/3)

类型	种类	默认优 先级	名称	触发	产生单元	异常码	处理程序地址	恢复的 PC	中断控制寄 存器
复位	中断	-	RESET	RESET 管脚输入 内部源复位	RESET	0000H	00000000H	未定义	Π
非屏蔽	中断	_	NMI	NMI 引脚有效源输入	引脚	0010H	00000010H	nextPC	ĺ
		-	INTWDT2	WDT2 溢出	WDT2	0020H	00000020H	注 1	Ī
软件异常	异常	_	TRAP0n <sup>262</sup>	TRAP 指令	-	004nH <sup>2 2</sup>	00000040H	nextPC	=
		_	TRAP1n *±²	TRAP 指令	-	005nH <sup>2 2</sup>	00000050H	nextPC	=
异常陷阱	异常	-	ILGOP/ DBG0	非法操作码/ DBTRAP 指令	_	0060H	00000060H	nextPC	ı
可屏蔽	中断	0	INTLVI	低压检测	POCLVI	0080H	H08000000	nextPC	LVIIC
		1	INTP0	外部中断引脚输入边沿检测 (INTPO)	引脚	0090H	00000090H	nextPC	PIC0
		2	INTP1	外部中断引脚输入边沿检测 (INTP1)	引脚	00A0H	000000A0H	nextPC	PIC1
		3	INTP2	外部中断引脚输入边沿检测 (INTP2)	引脚	00B0H	000000B0H	nextPC	PIC2
		4	INTP3	外部中断引脚输入边沿检测 (INTP3)	引脚	00C0H	000000C0H	nextPC	PIC3
		5	INTP4	外部中断引脚输入边沿检测 (INTP4)	引脚	00D0H	000000D0H	nextPC	PIC4
		6	INTP5	外部中断引脚输入边沿检测 (INTP5)	引脚	00E0H	000000E0H	nextPC	PIC5
		7	INTP6	外部中断引脚输入边沿检测 (INTP6)	引脚	00F0H	000000F0H	nextPC	PIC6
		8	INTP7	外部中断引脚输入边沿检测 (INTP7)	引脚	0100H	00000100H	nextPC	PIC7
		9	INTTQ00V	TMQ0 溢出	TMQ0	0110H	00000110H	nextPC	TQ00VIC
		10	INTTQ0CC0	TMQ0 捕获 0/比较 0 匹配	TMQ0	0120H	00000120H	nextPC	TQ0CCIC0
		11	INTTQ0CC1	TMQ0 捕获 1/比较 1 匹配	TMQ0	0130H	00000130H	nextPC	TQ0CCIC1
		12	INTTQ0CC2	TMQ0 捕获 2/比较 2 匹配	TMQ0	0140H	00000140H	nextPC	TQ0CCIC2
		13	INTTQ0CC3	TMQ0 捕获 3/比较 3 匹配	TMQ0	0150H	00000150H	nextPC	TQ0CCIC3
		14	INTTP0OV	TMP0 溢出	TMP0	0160H	00000160H	nextPC	TP00VIC
		15	INTTP0CC0	TMP0 捕获 0/比较 0 匹配	TMP0	0170H	00000170H	nextPC	TP0CCIC0
		16	INTTP0CC1	TMP0 捕获 1/比较 1 匹配	TMP0	0180H	00000180H	nextPC	TP0CCIC1
		17	INTTP10V	TMP1 溢出	TMP1	0190H	00000190H	nextPC	TP10VIC
		18	INTTP1CC0	TMP1 捕获 0/比较 0 匹配	TMP1	01A0H	000001A0H	nextPC	TP1CCIC0
		19	INTTP1CC1	TMP1 捕获 1/比较 1 匹配	TMP1	01B0H	000001B0H	nextPC	TP1CCIC1
		20	INTTP2OV	TMP2 溢出	TMP2	01C0H	000001C0H	nextPC	TP2OVIC
		21	INTTP2CC0	TMP2 捕获 0/比较 0 匹配	TMP2	01D0H	000001D0H	nextPC	TP2CCIC0
		22	INTTP2CC1	TMP2 捕获 1/比较 1 匹配	TMP2	01E0H	000001E0H	nextPC	TP2CCIC1
		23	INTTP3OV	TMP3 溢出	TMP3	01F0H	000001F0H	nextPC	TP3OVIC
		24	INTTP3CC0	TMP3 捕获 0/比较 0 匹配	TMP3	0200H	00000200H	nextPC	TP3CCIC0
		25	INTTP3CC1	TMP3 捕获 1/比较 1 匹配	TMP3	0210H	00000210H	nextPC	TP3CCIC1

注 1. 关于 INTWDT2 情况下的恢复,请参阅 19.2.2 (2) 从 INTWDT2 信号恢复。

**2.** n = 0 至 FH

表 19-1 中断源列表 (2/3)

类型	种类	默认优 先级	名称	触发	产生单元	异常码	处理程序地址	恢复的 PC	中断控制 寄存器
可屏蔽	中断	26	INTTP40V	TMP4 溢出	TMP4	0220H	00000220H	nextPC	TP4OVIC
		27	INTTP4CC0	TMP4 捕获 0/比较 0 匹配	TMP4	0230H	00000230H	nextPC	TP4CCIC0
		28	INTTP4CC1	TMP4 捕获 1/比较 1 匹配	TMP4	0240H	00000240H	nextPC	TP4CCIC1
		29	INTTP5OV	TMP5 溢出	TMP5	0250H	00000250H	nextPC	TP5OVIC
		30	INTTP5CC0	TMP5 捕获 0/比较 0 匹配	TMP5	0260H	00000260H	nextPC	TP5CCIC0
		31	INTTP5CC1	TMP5 捕获 1/比较 1 匹配	TMP5	0270H	00000270H	nextPC	TP5CCIC1
		32	INTTM0EQ0	TMM0 比较匹配	TMM0	0280H	00000280H	nextPC	TM0EQIC0
		33	INTCB0R/ INTIIC1	CSIB0 接收完毕/ CSIB0 接收错误/ IIC1 传送完毕	CSIB0/ IIC1	0290H	00000290H	nextPC	CB0RIC/ IICIC1
		34	INTCB0T	CSIB0 连续发送允许写	CSIB0	02A0H	000002A0H	nextPC	CB0TIC
		35	INTCB1R	CSIB1 接收完毕/ CSIB1 接收错误	CSIB1	02B0H	000002B0H	nextPC	CB1RIC
		36	INTCB1T	CSIB1 连续发送允许写	CSIB1	02C0H	000002C0H	nextPC	CB1TIC
		37	INTCB2R	CSIB2 接收完毕/ CSIB2 接收错误	CSIB2	02D0H	000002D0H	nextPC	CB2RIC
		38	INTCB2T	CSIB2 连续发送允许写	CSIB2	02E0H	000002E0H	nextPC	CB2TIC
		39	INTCB3R	CSIB3 接收完毕/ CSIB3 接收错误	CSIB3	02F0H	000002F0H	nextPC	CB3RIC
		40	INTCB3T	CSIB3 连续发送允许写	CSIB3	0300H	00000300H	nextPC	CB3TIC
		41	INTUA0R/ INTCB4R	UARTA0 接收完毕/ CSIB4 接收完毕/ CSIB4 接收错误	UARTA0/ CSIB4	0310H	00000310H	nextPC	UA0RIC/ CB4RIC
		42	INTUA0T/ INTCB4T	UARTAO 允许连续发送/ CSIB4 连续发送允许写	UARTA0/ CSIB4	0320H	00000320H	nextPC	UA0TIC/ CB4TIC
		43	INTUA1R/ INTIIC2	UARTA1 接收完毕/ UARTA1 接收错误/ IIC2 传送完毕	UARTA1/ IIC2	0330H	00000330H	nextPC	UA1RIC/ IICIC2
		44	INTUA1T	UARTA1 允许连续发送	UARTA1	0340H	00000340H	nextPC	UA1TIC
		45	INTUA2R/ INTIIC0	UARTA2 接收完毕/ IIC0 传送完毕	UARTA/ IIC0	0350H	00000350H	nextPC	UA2RIC/ IICIC0
		46	INTUA2T	UARTA2 允许连续发送	UARTA2	0360H	00000360H	nextPC	UA2TIC
		47	INTAD	A/D 转换完毕	A/D	0370H	00000370H	nextPC	ADIC
		48	INTDMA0	DMA0 传送完成	DMA	0380H	00000380H	nextPC	DMAIC0
		49	INTDMA1	DMA1 传送完成	DMA	0390H	00000390H	nextPC	DMAIC1
Ī		50	INTDMA2	DMA2 传送完成	DMA	03A0H	000003A0H	nextPC	DMAIC2
		51	INTDMA3	DMA3 传送完成	DMA	03B0H	000003B0H	nextPC	DMAIC3
		52	INTKR	按键返回中断	KR	03C0H	000003C0H	nextPC	KRIC
		53	INTWTI	看门狗定时器间隔	WT	03D0H	000003D0H	nextPC	WTIIC
		54	INTWT	看门狗定时器基准时间	WT	03E0H	000003E0H	nextPC	WTIC

表 19-1 中断源列表 (3/3)

类型	种类	默认优 先级	名称	触发	产生单元	异常码	处理程序地址	恢复的 PC	中断控制 寄存器
可屏蔽	中断	55	INTP8	外部中断引脚输入边沿检测 (INTP8)	引脚	0470H	00000470H	nextPC	PIC8
		56	INTTP6OV	TMP6 溢出	TMP6	0480H	00000480H	nextPC	TP6OVIC
		57	INTTP6CC0	TMP6 捕获 0/比较 0 匹配	TMP6	0490H	00000490H	nextPC	TP6CCIC0
		58	INTTP6CC1	TMP6 捕获 1/比较 1 匹配	TMP6	04A0H	000004A0H	nextPC	TP6CCIC1
		59	INTTP7OV	TMP7 溢出	TMP7	04B0H	000004B0H	nextPC	TP7OVIC
		60	INTTP7CC0	TMP7 捕获 1/比较 0 匹配	TMP7	04C0H	000004C0H	nextPC	TP7CCIC0
		61	INTTP7CC1	TMP7 捕获 1/比较 1 匹配	TMP7	04D0H	000004D0H	nextPC	TP7CCIC1
		62	INTTP8OV	TMP8 溢出	TMP8	04E0H	000004E0H	nextPC	TP8OVIC
		63	INTTP8CC0	TMP8 捕获 0/比较 0 匹配	TMP8	04F0H	000004F0H	nextPC	TP8CCIC0
		64	INTTP8CC1	TMP8 捕获 1/比较 1 匹配	TMP8	0500H	00000500H	nextPC	TP8CCIC1
		65	INTCB5R	CSIB5 接收完成	CSIB5	0510H	00000510H	nextPC	CB5RIC
		66	INTCB5T	CSIB5 允许连续发送写入	CSIB5	0520H	00000520H	nextPC	CB5TIC
		67	INTUA3R	UARTA3 连续接收完成	UARTA3	0530H	00000530H	nextPC	UA3RIC
		68	INTUA3T	UARTA3 允许连续发送	UARTA3	0540H	00000540H	nextPC	UA3TIC

**备注** 1. 默认优先级: 两个或多个可屏蔽中断请求同时发生时的优先级顺序。最高优先级是 0。

不可屏蔽中断的优先级顺序是 INTWDT2 > NMI。

恢复的 PC: 当中断服务开始时,保存到 EIPC、FEPC 或 DBPC 中的程序计数器(PC)的值。不过,请注意,在以下指令之一正在被执行时,当一个非屏蔽或可屏蔽的中断被应答时,被恢复的 PC 不会成为 nextPC (如果中断在中断执行时被应答,则执行停止,然后在中断服务完成后恢复执行。

- 加载指令 (SLD.B、SLD.BU、SLD.H、SLD.HU、SLD.W)
- 除法指令 (DIV、DIVH、DIVU、DIVHU)
- PREPARE、DISPOSE 指令(仅当栈指针更新前产生中断时)

下一个 PC: 开始处理中断/异常处理之后处理的 PC 值。

2. 当发生非法操作码异常时,非法指令的执行地址根据(恢复的 PC-4)来计算。

### 19.2 不可屏蔽中断

不可屏蔽中断请求信号将无条件地被应答,即使中断处于禁止中断(DI)状态。不可屏蔽中断不受优先级控制限制,且优先于所有其他中断请求信号。

本产品使用以下两个不可屏蔽中断请求信号。

- NMI 引脚输入 (NMI)
- 看门狗定时器溢出产生的不可屏蔽中断请求信号(INTWDT2)

NMI 引脚的有效边沿可以从如下四种中选择: "上升沿", "下降沿", "上升下降沿", 和 "无边沿检测"。

当 WDTM2.WDM21 和 WDTM2.WDM20 位被设置为"1"时,看门狗定时器 2(INTWDT2)溢出产生的不可屏蔽中断请求信号(INTWDT2)将起作用。

如果两个或多个不可屏蔽中断请求信号同时发生,具有更高优先级的中断将被服务,如下所示(具有较低优先级的中断请求信号被忽略)。

#### INTWDT2 > NMI

当一个 NMI 正在被服务时,如果发出一个新 NMI 或 INTWDT2 请求信号,则将按如下所述为该信号提供服务。

### (1) 当 NMI 正在被服务时,发出一个新 NMI 信号

新的 NMI 请求信号将处于待决状态,无论 PSW.NP 位的值是什么。在当前被执行的 NMI 被服务后(RETI 指令被执行后),未决的 NMI 请求信号将被应答。

### (2) 当 NMI 正在被服务时,发出一个新 INTWDT2 请求信号

如果 NP 位保持设置不变(1),且当 NMI 正在被服务时,则 INTWDT2 请求信号将处于未决状态。在当前被执行的 NMI 被服务后(RETI 指令被执行后),未决的 INTWDT2 请求信号将被应答。

如果 NP 位被清除(0), 而 NMI 正在被服务,则新产生的 INTWDT2 请求信号将被执行(NMI 服务被停止)。

注意事项 关于不可屏蔽中断请求信号(INTWDT2)执行的不可屏蔽中断服务,请参阅 19.2.2 (2) INTWDT2 信号。

图 19-1 不可屏蔽中断请求信号应答操作(1/2)





图 19-1 不可屏蔽中断请求信号应答操作(2/2)




## 19.2.1 操作

如果产生一个不可屏蔽中断请求信号,则 CPU 执行以下处理,并把控制权移交给处理程序例程。

- <1> 将恢复的 PC 保存到 FEPC。
- <2> 将当前的 PSW 保存到 FEPSW。
- <3> 将异常代码(0010H, 0020H)写入 ECR 的高半字(FECC)
- <4> 将 PSW.NP 和 PSW.ID 位设置为 1,并将 PSW.EP 位清零。
- <5> 将与不可屏蔽中断对应的处理程序地址(00000010H,00000020H)设置给PC,然后移交控制权。

不可屏蔽中断的服务配置如下所示。

图 19-2 不可屏蔽中断的服务配置



## 19.2.2 恢复

# (1) 从 NMI 引脚输入恢复


由 RETI 指令执行从 NMI 服务的恢复。

当执行 RETI 指令时,CPU 执行以下处理,并把控制权移交恢复 PC 的地址。

- <1> 分别从 FEPC 和 FEPSW 装入恢复的 PC 和 PSW, 因为 PSW.EP 位是 0、PSW.NP 位是 1。
- <2> 将控制权移交回恢复的 PC 和 PSW 的地址。

RETI 指令流程如下所示。

图 19-3 RETI 指令处理过程




注意事项 在不可屏蔽中断服务过程中,当 EP 和 NP 位被 LDSR 指令更改时,为了在 RETI 指令恢复过程中正确恢复 PC 和 PSW,需要在 RETI 指令执行前使用 LDSR 指令将 EP 位设置回 0,将 NP 位设置回 1。

**备注** 实线显示了 CPU 处理流程。

## (2) 从 INTWDT2 信号恢复

禁止使用 RETI 指令恢复不可屏蔽中断请求(INTWDT2)执行的不可屏蔽中断服务,请参阅 22.2.2 (2) INTWDT2 信号。请使用以下软件复位处理方法。


## 图 19-4 软件复位处理过程



### 19.2.3 NP 标志

NP 标志是一个状态标志,用于表明不可屏蔽中断服务正在执行中。

当一个不可屏蔽中断请求信号被应答后该标志将被设置,并屏蔽不可屏蔽中断请求,以禁止多个中断被应答。



### 19.3 可屏蔽中断

可屏蔽中断请求信号可以由中断控制寄存器来屏蔽。V850ES/JJ2有69个可屏蔽中断源。

如果同时产生了两个或多个可屏蔽中断请求信号,它们将根据默认的优先级被应答。除了默认的优先级外,还可以 使用中断控制寄存器(可编程优先级控制)指定 8 个优先等级。

当一个中断请求信号被应答后,对其他可屏蔽中断请求信号的应答将被禁止,同时设置禁止中断(DI)状态。

当在一个中断服务例程中执行 EI 指令时,允许中断(EI)状态将被设置,这将允许服务一个比正在进行的中断请求信号(由中断控制寄存器指定)优先级高的中断。注意,只有具有较高优先级的中断才具有这种权力;具有相同优先级的中断不能嵌套。

不过,要允许多个中断,在执行 EI 指令前,将 EIPC 和 EIPSW 保存至存储器或通用寄存器,然后在执行 RETI 指令前执行 DI 指令,以恢复 EIPC 和 EIPSW 的原值。

#### 19.3.1 操作


如果发生一个可屏蔽中断,则 CPU 执行以下处理,并把控制权移交给处理程序例程。

- <1> 将恢复的 PC 保存到 EIPC。
- <2> 将当前的 PSW 保存到 EIPSW。
- <3> 将异常代码写入 ECR 的低半字(EICC)
- <4> 设定 PSW。ID 位至 1 且清除 PSW。EP 位至 0。
- <5> 根据发送到 PC 的每个中断设置对应的处理地址并控制传输。

被 INTC 屏蔽的可屏蔽中断请求信号及当另一个中断正在被服务时(当 PSW.NP 位 = 1 或 PSW.ID 位 = 1 时)产生的可屏蔽中断请求信号将在 INTC 内挂起。在这种情况下,如果可屏蔽中断未被屏蔽,或者使用 RETI 或 LDSR 指令将 NP 和 ID 位清零,则将根据待决可屏蔽中断请求信号的优先级开始服务一个新的可屏蔽中断。

下图说明了可屏蔽中断是如何被服务的。

图 19-5 可屏蔽的中断服务



# 19.3.2 恢复


由 RETI 指令执行从可屏蔽中断服务中的恢复。

当执行 RETI 指令时, CPU 执行以下处理, 并把控制权移交恢复 PC 的地址。

- <1> 分别从 EIPC 和 EIPSW 装入恢复的 PC 和 PSW, 因为 PSW.EP 位是 0, PSW.NP 位是 0。
- <2> 将控制权移交回恢复的 PC 和 PSW 的地址。

RETI 指令流程如下所示。

图 19-6 RETI 指令处理过程



注 关于 ISPR 寄存器,请参阅 19.3.6 服务中的优先级寄存器 (ISPR)。

注意事项 在可屏蔽中断服务过程中,当 EP 和 NP 位被 LDSR 指令更改时,为了在 RETI 指令恢复过程中正确恢复 PC 和 PSW,需要在 RETI 指令执行前使用 LDSR 指令将 EP 位设置回 0,将 NP 位设置回 0。

**备注** 实线显示了 CPU 处理流程。

## 19.3.3 可屏蔽中断的优先级

INTC 执行多中断服务,即一个中断被应答,另一个中断被服务。多中断可以使用优先级进行控制。


有两种优先级控制:基于默认优先级的控制和基于中断控制寄存器(xxlCn)的中断优先级指定位(xxPRn)的可编程优先级的控制。如果同时产生了具有 xxPRn 位指定的相同优先级的两个或多个中断,则中断请求信号将按事先为每个中断请求类型分配的优先级(默认优先级)顺序进行服务。详细情况,请参阅表 19-1 中断源列表。可编程优先级控制通过设置优先级指定标志,将中断请求信号分为 8 级。

注意,当中断请求被应答时,PSW.ID 标志将自动被设置为 1。 因此,如果要使用多中断,应事先将 ID 标志清零 (例如,将 EI 指令放入中断服务程序中)以设置允许中断模式。

备注 xx: 各个外围设备的标识名称(参见表 19-2 中断控制寄存器(xxlCn))

n: 外围设备编号(参见表 19-2 中断控制寄存器(xxlCn))。

# 图 19-7 当一个中断被服务时发出另一个中断请求信号的处理示例 (1/2)




注意事项 要执行多中断服务,在执行 EI 指令前必须保存 EIPC 和 EIPSW 寄存器的值。当从多中断服务返回时,执行 EI 指令后应恢复 EIPC 和 EIPSW 的值。

**备注** 1. 图中的 a 至 u 是中断请求信号的临时名称,以便于说明。


2. 图中的默认优先级指示两个中断请求信号之间的相对优先级。

# 图 19-7 当一个中断被服务时发出另一个中断请求信号的处理示例 (1/2)



687

# 图 19-8 同时产生的中断请求信号服务示例



## 19.3.4 中断控制寄存器 (xxICn)

为每个中断请求信号(可屏蔽的中断)指定 xxlCn 寄存器,并为每个可屏蔽的中断请求设置控制条件。该寄存器可进行 8 位或 1 位读写。

复位设置使此寄存器为 47H。

注意事项 禁止中断(DI)或屏蔽中断,以便读 xxlCn.xxlFn 位。如果在中断被允许(EI)或中断未被屏蔽时读 xxlFn 位,当应答一个中断和读位冲突时,可能不能读正确的位。

复位后: 47H R/W 地址: FFFFF112H to FFFFF1A8H

xxICn

<7>	<6>	5	4	3	2	1	0
xxIFn	xxMKn	0	0	0	xxPRn2	xxPRn1	xxPRn0

xxlFn	中断请求标志 <sup>注</sup>
0	不发出中断请求
1	发出中断请求

xxMKn	中断屏蔽标志
0	允许中断服务
1	中断服务禁止 (特定)

xxPRn2	xxPRn1	xxPRn0	中断优先级指定位			
0	0	0	指定等级 0 (最高级).			
0	0	1	指定等级 1.			
0	1	0	指定等级 2.			
0	1	1	指定等级 3.			
1	0	0	指定等级 4.			
1	0	1	指定等级 5.			
1	1	0	指定等级 6.			
1	1	1	指定等级7(最低级).			

注 如果中断请求信号被应答,则标志 xxlFn 将自动被硬件复位。

备注 xx: 各个外围设备的标识名称(参见表 19-2 中断控制寄存器(xxlCn))

n:外围设备编号(参见表 19-2 中断控制寄存器(xxICn)。

中断控制寄存器的地址和位如下表所示。

表 19-2 中断控制寄存器(xxlCn)(1/2)

地址	地址 寄存器		位								
		<7>	<6>	5	4	3	2	1	0		
FFFFF110H	LVIIC	LVIIF	LVIMK	0	0	0	LVIPR2	LVIPR1	LVIPR0		
FFFFF112H	PIC0	PIF0	PMK0	0	0	0	PPR02	PPR01	PPR00		
FFFFF114H	PIC1	PIF1	PMK1	0	0	0	PPR12	PPR11	PPR10		
FFFFF116H	PIC2	PIF2	PMK2	0	0	0	PPR22	PPR21	PPR20		
FFFFF118H	PIC3	PIF3	PMK3	0	0	0	PPR32	PPR31	PPR30		
FFFFF11AH	PIC4	PIF4	PMK4	0	0	0	PPR42	PPR41	PPR40		
FFFFF11CH	PIC5	PIF5	PMK5	0	0	0	PPR52	PPR51	PPR50		
FFFFF11EH	PIC6	PIF6	PMK6	0	0	0	PPR62	PPR61	PPR60		
FFFFF120H	PIC7	PIF7	PMK7	0	0	0	PPR72	PPR71	PPR70		
FFFFF122H	TQ00VIC	TQ00VIF	TQ0OVMK	0	0	0	TQ00VPR2	TQ00VPR1	TQ00VPR0		
FFFFF124H	TQ0CCIC0	TQ0CCIF0	TQ0CCMK0	0	0	0	TQ0CCPR02	TQ0CCPR01	TQ0CCPR00		
FFFFF126H	TQ0CCIC1	TQ0CCIF1	TQ0CCMK1	0	0	0	TQ0CCPR12	TQ0CCPR11	TQ0CCPR10		
FFFFF128H	TQ0CCIC2	TQ0CCIF2	TQ0CCMK2	0	0	0	TQ0CCPR22	TQ0CCPR21	TQ0CCPR20		
FFFFF12AH	TQ0CCIC3	TQ0CCIF3	TQ0CCMK3	0	0	0	TQ0CCPR32	TQ0CCPR31	TQ0CCPR30		
FFFFF12CH	TP0OVIC	TP00VIF	TP0OVMK	0	0	0	TP0OVPR2	TP0OVPR1	TP0OVPR0		
FFFFF12EH	TP0CCIC0	TP0CCIF0	TP0CCMK0	0	0	0	TP0CCPR02	TP0CCPR01	TP0CCPR00		
FFFFF130H	TP0CCIC1	TP0CCIF1	TP0CCMK1	0	0	0	TP0CCPR12	TP0CCPR11	TP0CCPR10		
FFFFF132H	TP10VIC	TP10VIF	TP10VMK	0	0	0	TP10VPR2	TP10VPR1	TP10VPR0		
FFFFF134H	TP1CCIC0	TP1CCIF0	TP1CCMK0	0	0	0	TP1CCPR02	TP1CCPR01	TP1CCPR00		
FFFFF136H	TP1CCIC1	TP1CCIF1	TP1CCMK1	0	0	0	TP1CCPR12	TP1CCPR11	TP1CCPR10		
FFFFF138H	TP2OVIC	TP2OVIF	TP2OVMK	0	0	0	TP2OVPR2	TP2OVPR1	TP2OVPR0		
FFFFF13AH	TP2CCIC0	TP2CCIF0	TP2CCMK0	0	0	0	TP2CCPR02	TP2CCPR01	TP2CCPR00		
FFFFF13CH	TP2CCIC1	TP2CCIF1	TP2CCMK1	0	0	0	TP2CCPR12	TP2CCPR11	TP2CCPR10		
FFFFF13EH	TP3OVIC	TP3OVIF	TP3OVMK	0	0	0	TP3OVPR2	TP3OVPR1	TP3OVPR0		
FFFFF140H	TP3CCIC0	TP3CCIF0	TP3CCMK0	0	0	0	TP3CCPR02	TP3CCPR01	TP3CCPR00		
FFFFF142H	TP3CCIC1	TP3CCIF1	TP3CCMK1	0	0	0	TP3CCPR12	TP3CCPR11	TP3CCPR10		
FFFFF144H	TP4OVIC	TP40VIF	TP4OVMK	0	0	0	TP4OVPR2	TP40VPR1	TP4OVPR0		
FFFFF146H	TP4CCIC0	TP4CCIF0	TP4CCMK0	0	0	0	TP4CCPR02	TP4CCPR01	TP4CCPR00		
FFFFF148H	TP4CCIC1	TP4CCIF1	TP4CCMK1	0	0	0	TP4CCPR12	TP4CCPR11	TP4CCPR10		
FFFFF14AH	TP5OVIC	TP5OVIF	TP5OVMK	0	0	0	TP5OVPR2	TP50VPR1	TP5OVPR0		
FFFFF14CH	TP5CCIC0	TP5CCIF0	TP5CCMK0	0	0	0	TP5CCPR02	TP5CCPR01	TP5CCPR00		
FFFFF14EH	TP5CCIC1	TP5CCIF1	TP5CCMK1	0	0	0	TP5CCPR12	TP5CCPR11	TP5CCPR10		
FFFFF150H	TM0EQIC0	TM0EQIF0	TM0EQMK0	0	0	0	TM0EQPR02	TM0EQPR01	TM0EQPR00		
FFFFF152H	CB0RIC/ IICIC1	CB0RIF/ IICIF1	CB0RMK/ IICMK1	0	0	0	CB0RPR2/ IICPR12	CB0RPR1/ IICPR11	CB0RPR0/ IICPR10		
FFFFF154H	CB0TIC	CB0TIF	СВ0ТМК	0	0	0	CB0TPR2	CB0TPR1	CB0TPR0		
FFFFF156H	CB1RIC	CB1RIF	CB1RMK	0	0	0	CB1RPR2	CB1RPR1	CB1RPR0		
FFFFF158H	CB1TIC	CB1TIF	CB1TMK	0	0	0	CB1TPR2	CB1TPR1	CB1TPR0		
FFFFF15AH	CB2RIC	CB2RIF	CB2RMK	0	0	0	CB2RPR2	CB2RPR1	CB2RPR0		
FFFFF15CH	CB2TIC	CB2TIF	CB2TMK	0	0	0	CB2TPR2	CB2TPR1	CB2TPR0		
FFFFF15EH	CB3RIC	CB3RIF	CB3RMK	0	0	0	CB3RPR2	CB3RPR1	CB3RPR0		
FFFFF160H	CB3TIC	CB3TIF	СВЗТМК	0	0	0	CB3TPR2	CB3TPR1	CB3TPR0		

表 19-2 中断控制寄存器 (xxICn) (2/2)

地址	寄存器				1	<u>ज</u> े			
		<7>	<6>	5	4	3	2	1	0
FFFFF162H	UA0RIC/ CB4RIC	UA0RIF/ CB4RIF	UA0RMK/ CB4RMK	0	0	0	UA0RPR2/ CB4RPR2	UA0RPR1/ CB4RPR1	UA0RPR0/ CB4RPR0
FFFFF164H	UA0TIC/ CB4TIC	UA0TIF/ CB4TIF	UA0TMK/ CB4TMK	0	0	0	UA0TPR2/ CB4TPR2	UA0TPR1/ CB4TPR1	UA0TPR0/ CB4TPR0
FFFFF166H	UA1RIC/ IICIC2	UA1RIF/ IICIF2	UA1RMK/ IICMK2	0	0	0	UA1RPR2/ IICPR22	UA1RPR1/ IICPR21	UA1RPR0/ IICPR20
FFFFF168H	UA1TIC	UA1TIF	UA1TMK	0	0	0	UA1TPR2	UA1TPR1	UA1TPR0
FFFFF16AH	UA2RIC/ IICIC0	UA2RIF/ IICIF0	UA2RMK/ IICMK0	0	0	0	UA2RPR2/ IICPR02	UA2RPR1/ IICPR01	UA2RPR0/ IICPR00
FFFFF16CH	UA2TIC	UA2TIF	UA2TMK	0	0	0	UA2TPR2	UA2TPR1	UA2TPR0
FFFFF16EH	ADIC	ADIF	ADMK	0	0	0	ADPR2	ADPR1	ADPR0
FFFFF170H	DMAIC0	DMAIF0	DMAMK0	0	0	0	DMAPR02	DMAPR01	DMAPR00
FFFFF172H	DMAIC1	DMAIF1	DMAMK1	0	0	0	DMAPR12	DMAPR11	DMAPR10
FFFFF174H	DMAIC2	DMAIF2	DMAMK2	0	0	0	DMAPR22	DMAPR21	DMAPR20
FFFFF176H	DMAIC3	DMAIF3	DMAMK3	0	0	0	DMAPR32	DMAPR31	DMAPR30
FFFFF178H	KRIC	KRIF	KRMK	0	0	0	KRPR2	KRPR1	KRPR0
FFFFF17AH	WTIIC	WTIIF	WTIMK	0	0	0	WTIPR2	WTIPR1	WTIPR0
FFFFF17CH	WTIC	WTIF	WTMK	0	0	0	WTPR2	WTPR1	WTPR0
FFFFF18EH	PIC8	PIF8	PMK8	0	0	0	PPR82	PPR81	PPR80
FFFFF190H	TP6OVIC	TP60VIF	TP6OVMK	0	0	0	TP6OVPR2	TP6OVPR1	TP6OVPR0
FFFFF192H	TP6CCIC0	TP6CCIF0	TP6CCMK0	0	0	0	TP6CCPR02	TP6CCPR01	TP6CCPR00
FFFFF194H	TP6CCIC1	TP6CCIF1	TP6CCMK1	0	0	0	TP6CCPR12	TP6CCPR11	TP6CCPR10
FFFFF196H	TP7OVIC	TP70VIF	TP7OVMK	0	0	0	TP7OVPR2	TP7OVPR1	TP7OVPR0
FFFFF198H	TP7CCIC0	TP7CCIF0	TP7CCMK0	0	0	0	TP7CCPR02	TP7CCPR01	TP7CCPR00
FFFFF19AH	TP7CCIC1	TP7CCIF1	TP7CCMK1	0	0	0	TP7CCPR12	TP7CCPR11	TP7CCPR10
FFFFF19CH	TP8OVIC	TP80VIF	TP80VMK	0	0	0	TP8OVPR2	TP8OVPR1	TP8OVPR0
FFFFF19EH	TP8CCIC0	TP8CCIF0	TP8CCMK0	0	0	0	TP8CCPR02	TP8CCPR01	TP8CCPR00
FFFFF1A0H	TP8CCIC1	TP8CCIF1	TP8CCMK1	0	0	0	TP8CCPR12	TP8CCPR11	TP8CCPR10
FFFFF1A2H	CB5RIC	CB5RIF	CB5RMK	0	0	0	CB5RPR2	CB5RPR1	CB5RPR0
FFFFF1A4H	CB5TIC	CB5TIF	CB5TMK	0	0	0	CB5TPR2	CB5TPR1	CB5TPR0
FFFFF1A6H	UA3RIC	UA3RIF	UA3RMK	0	0	0	UA3RPR2	UA3RPR1	UA3RPR0
FFFFF1A8H	UA3TIC	UA3TIF	UA3TMK	0	0	0	UA3TPR2	UA3TPR1	UA3TPR0

#### 19.3.5 中断屏蔽寄存器 0 至 4 (IMR0 至 IMR4)

IMR0 至 IMR4 寄存器设置可屏蔽中断的中断任务状态。IMR0 至 IMR4 寄存器的 xxMKn 位相当于 xxlCn.xxMKn 位。IMRm 寄存器 可以以 16 位为单位进行读写 (m = 0 至 4).

如果 IMRm 寄存器的 高 位用作一个 IMRmH 寄存器,低 8 位用作一个 IMRmL 寄存器,那么这些 寄存器可以以 8 位 或 1 位为单位进行读写( $m = 0 \ge 4$ )。

复位可以将这些寄存器设置为 FFFFH。

注意事项 设备文件将 xxlCn.xxMKn 位定义为一个保留字。如果使用 xxMKn 名称处理一个位,则 xxlCn 寄存器 (而非 lMRm 寄存器)的内容将被重写(结果,lMRm 寄存器的内容也被重写)。

复位	后: FFFF	H R/W	地址:		FFFFF108I		FFFFF10	9H
	15	14	13	12	11	10	9	8
IMR4 (IMR4H <sup>注</sup> )	1	1	1	UA3TMK	UA3RMK	CB5TMK	CB5RMK	TP8CCMK1
	7	6	5	4	3	2	1	0
IMR4L	TP8CCMK0	TP8OVMK	TP7CCMK1	ТР7ССМК0	TP7OVMK	TP6CCMK1	TP6CCMK0	TP6OVMK
复	位后: FFF	FH R/V	V 地址:		FFFFF106I FFFFF106	,	FFFFF10	7H
1	15	14	13	12	11	10	9	8
IMR3 (IMR3H <sup>注</sup> )	PMK8	1	1	1	1	1	1	1
,	7	6	5	4	3	2	1	0
IMR3L	1	WTMK	WTIMK	KRMK	DMAMK3	DMAMK2	DMAMK1	DMAMK0
复	位后: FFF	FH R/V	V 地址: 13		FFFFF104 FFFFF10-	-	l FFFFF10 9	5H 8
IMR2 (IMR2H <sup>注</sup> )	ADMK	UA2TMK	UA2RMK/	UA1TMK	UA1RMK/	UA0TMK/	UA0RMK/	СВЗТМК
IIVIRZ (IIVIRZH <sup></sup> )	7	6	IICMK0 5	4	IIC2MK 3	CB4TMK	CB4RMK 1	
IMDOL		CB2TMK	CB2RMK	CB1TMK		2 CDOTMI	CB0RMK/ IICMK1	0
IMR2L	CB3RMK	CBZTWK	CDZKIVIK	CBITIVIK	CB1RMK	CB0TMK	IICMK1	TM0EQMK0
复	位后: FFF	FH R/V	V 地址:		FFFFF102 FFFFF10		l FFFFF10	3H
,	15	14	13	12	11	10	9	8
IMR1 (IMR1H <sup>注</sup> )	TP5CCMK1	TP5CCMK0	TP5OVMK	TP4CCMK1	TP4CCMK0	TP4OVMK	TP3CCMK1	TP3CCMK0
•	7	6	5	4	3	2	1	0
IMR1L	TP3OVMK	TP2CCMK1	TP2CCMK0	TP2OVMK	TP1CCMK1	TP1CCMK0	TP10VMK	TP0CCMK1
复	位后: FFF	FH R/V	V 地址:		FFFFF100 FFFFF10		l FFFFF10	1H
	15	14	13	12	11	10	9	8
IMR0 (IMR0H <sup>注</sup> )	TP0CCMK0	TP00VMK	TQ0CCMK3	TQ0CCMK2	TQ0CCMK1	TQ0CCMK0	TQ00VMK	PMK7
•	7	6	5	4	3	2	1	0
IMR0L	PMK6	PMK5	PMK4	PMK3	PMK2	PMK1	PMK0	LVIMK
	xxMKn			中断屏蔽标	志的设定			
	0	允许中断	服务					
	1	禁止中断	服务					

注 要以 8 位或 1 位为单位读 IMR0 至 IMR4 寄存器的第 8 至 15 位,将它们指定为 IMR0H 至 IMR4H 寄存器的第 0 至 7 位。

注意事项 将 IMR4 寄存器的第 13 至 15 位和 IMR3 寄存器的第 7 至 14 位设置为 1。 如果这些寄存器的设置被更改,则操作将得不到保证。

备注 xx: 各个外围设备的标识名称(参见表 19-2 中断控制寄存器(xxlCn)).

n: 外围设备编号(参见表 19-2 中断控制寄存器(xxlCn))。

## 19.3.6 服务中的优先级寄存器(ISPR)

ISPR 寄存器拥有当前被应答的可屏蔽中断的优先级。当一个中断请求信号被应答时,与该中断请求信号的优先级对应的寄存器的位将被设置为 1,且当中断被服务时该设置一直保持。

当 RETI 指令被执行时,与具有最高优先级的中断请求信号对应的位将自动被硬件设置为 0。不过,当执行从不可屏蔽中断服务或异常处理返回时,它将不能复位为 0。

该寄存器是只读的,可以以8位或1位为单位进行读取。

复位设置使此寄存器为 00H。

注意事项 当 ISPR 寄存器正在允许中断(EI)状态下被读取时,如果中断被应答,则在寄存器的位被中断应答设置 后,ISPR 寄存器的值可以被读取。要在中断被应答前准确地读 ISPR 寄存器的值,应在中断被禁止时 (DI) 读寄存器。

复位中: 00H R 地址: FFFF1FAH

<7> <6> <5> <4> <3> <2> <1> <0> **ISPR** ISPR7 ISPR6 ISPR5 ISPR4 ISPR3 ISPR2 ISPR1 ISPR0

IS	SPRn	中断优先级被识别
	0	带有优先级n的中断请求信号未被识别
	1	带有优先级n的中断请求信号被识别

**备注** n = 0 至 7 (优先级)

#### 19.3.7 ID 标志

该标志控制可屏蔽中断的操作状态,并存储与中断请求信号的允许或禁止有关的控制信息。一个禁止中断标志 (ID) 被指定给 PSW。

复位可以将标志设置为 00000020H。



9 7 6 5 4 3 2 1 0
PSW 0 NP EP ID SAT CY OV S Z

ID	可屏蔽中断服务的规格 <sup>注</sup>
0	可屏蔽中断请求信号识别许可
1	可屏蔽中断请求信号识别禁止(待定)

#### 注 中断禁止标志(ID)功能。

该位由 DI 指令设置为 1,并由 EI 指令进行清零。当引用 PSW 时,其值也被 RETI 指令或 LDSR 指令更改。

不可屏蔽中断请求信号和异常也将被应答,无论该标志是什么。当一个可屏蔽中断请求信号被应答时,ID标志也将自动被硬件设置为1。

当 xxICn.xxIFn 位被设置为 1,ID 标志被清零时,在禁止应答期间(ID 标志 = 1)产生的中断请求信号将被应答。

#### 19.3.8 看门狗定时器模式寄存器 2(WDTM2)

该寄存器可以以 8 位为单位进行读写(详细情况,请参阅**第 11 章看门狗定时器 2 的功能**)。 复位设置使此寄存器为 67H。

复位后: 67H R/W 地址: FFFFF6D0H

WDTM2

7	6	5	4	3	2	1	0
0	WDM21	WDM20	0	0	0	0	0

WDM21	WDM20	看门狗计时器工作模式的选择		
0	0	操作停止		
0	1	可屏蔽中断请求模式		
1	,	复位模式(初始值)		

## 19.4 软件异常

当 CPU 执行 TRAP 指令时,将产生一个软件异常,该异常在任何情况下都可以被应答。


## 19.4.1 操作

如果发生一个软件异常,则 CPU 执行以下处理,并把控制权移交给处理程序例程。

- <1> 将恢复的 PC 保存到 EIPC。
- <2> 将当前的 PSW 保存到 EIPSW。
- <3> 将异常代码写入 ECR (中断源)的低 16 位 (EICC)。
- <4> 将 PSW.EP 和 PSW.ID 位设置为 1。
- <5> 将与软件异常对应的处理程序地址(00000040H或00000050H)设置给PC,然后移交控制权。

软件异常流程如下所示。

图 19-9 软件异常处理过程



处理程序地址是由 TRAP 指令的操纵数(矢量)决定的。如果矢量是 00H 至 0FH,则地址变为 00000040H;如果 矢量是 10H 至 1FH,则地址变为 00000050H。

## 19.4.2 恢复


由 RETI 指令执行从软件异常处理中的恢复。

通过执行 RETI 指令,CPU 执行以下处理,并把控制权移交恢复的 PC 的地址。

- <1> 分别从 EIPC 和 EIPSW 装入恢复的 PC 和 PSW, 因为 PSW.EP 位是 1。
- <2> 将控制权移交给恢复的 PC 和 PSW 的地址。

RETI 指令流程如下所示。

图 19-10 RETI 指令处理过程




注意事项 在软件异常处理过程中,当 EP 和 NP 位被 LDSR 指令更改时,为了在 RETI 指令恢复过程中正确恢复 PC 和 PSW,需要在 RETI 指令执行前使用 LDSR 指令将 EP 位设置回 1,将 NP 位设置回 0。

**备注** 实线显示了 CPU 处理流程。

# 19.4.3 EP 标志

EP 标志是一个状态标志,用于指示正在进行中的异常处理。它在发生异常时被设置。




#### 19.5 异常陷阱

异常陷阱是一个中断,当发生非法执行指令时,该中断将被请求。在 V850ES/JJ2 中,非法执行操作码(ILGOP: 非法操作码陷阱)被视为一个异常陷阱。

## 19.5.1 非法操作码定义

非法指令有一个操作码(第 10 至 5 位),即 111111B,一个子操作码(第 26 至 23 位),即 0111B 至 1111B,和一个子操作码(第 16 位),即 0B。当一个适用于该非法指令的指令被执行时,将产生一个异常陷阱。



注意事项 因为在将来不可能将该指令指定给一个非法操作码,建议不要使用该指令。


## (1) 操作

如果发生一个异常陷阱,则 CPU 执行以下处理,并把控制权移交给处理程序例程。

- <1> 将恢复的 PC 保存到 DBPC。
- <2> 将当前的 PSW 保存到 DBPSW。
- <3> 将 PSW.NP、PSW.EP 和 PSW.ID 位设置为 1。
- <4> 将与异常陷阱对应的处理程序地址(00000060H)设置给PC,然后移交控制权。

异常陷阱流程如下所示。

图 19-11 异常陷阱处理过程



## (2) 恢复


由 DBRET 指令执行从异常陷阱中的恢复。通过执行 DBRET 指令,CPU 执行以下处理,并控制恢复的 PC 的地址。

- <1> 从 DBPC 和 DBPSW 装入恢复的 PC 和 PSW。
- <2> 将控制权移交给恢复的 PC 和 PSW 指示的地址。

注意事项 DBPC 和 DBPSW 只有在执行非法操作码和 DBRET 指令的间隔期间才能进行。

异常陷阱的恢复流程如下所示。

图 19-12 异常陷阱的恢复处理过程



## 19.5.2 调试陷阱

调试陷阱是一个异常,当 DBTRA 指令被执行时发生,在任何情况都会被应答。


## (1) 操作

发生调试陷阱时, CPU 执行以下处理。

- <1> 将恢复的 PC 保存到 DBPC。
- <2> 将当前的 PSW 保存到 DBPSW。
- <3> 将 PSW.NP、PSW.EP 和 PSW.ID 位设置为 1。
- <4> 为调试陷阱设置处理程序地址(00000060H)至 PC, 然后移交控制权。

调试陷阱流程格式如下所示。

图 19-13 调试陷阱处理格式



## (2) 恢复


可以使用 DBRET 指令执行从调试陷阱中的恢复。 使用 DBRET 指令,CPU 执行以下步骤,并把控制权移交恢复 PC 的地址。

- <1> 从 DBPC 和 DBPSW 读出恢复的 PC 和 PSW。
- <2> 控制权被移交给读取的恢复 PC 和 PSW 的地址。

注意事项 DBPC 和 DBPSW 只有在执行 DBTRAP 指令和 DBRET 指令的间隔期间才能进行。

用于调试陷阱恢复的流程格式如下所示。

图 19-14 从调试陷阱中恢复的处理格式



# 19.6 外部中断请求输入引脚(NMI及 INTP0 至 INTP8)

## 19.6.1 噪声消除

#### (1) 消除 NMI 引脚上的噪声

NMI 引脚有使用模拟延迟的内部噪声消除电路。因此,NMI 引脚的输入电平除非保持一段时间,或者更长时间,否则将不能被一个边沿被检测到。所以,只有过了一段时间后,边沿才能被检测到。

NMI 引脚可用于释放 STOP 模式。在 STOP 模式下,不能使用系统时钟来消除噪声,因为内部时钟被停止了。

## (2) 消除 INTP0 至 INTP8 引脚上的噪声

INTPO 至 INTP78 引脚有使用模拟延迟的内部噪声消除电路。因此,NMI 引脚的输入电平除非保持一段时间,或者更长时间,否则将不能被一个边沿被检测到。所以,只有过了一段时间后,边沿才能被检测到。

## 19.6.2 边沿检测

NMI 及 INTP0 至 INTP8 引脚的有效边沿可以从以下四类中选择。

- 上升沿
- 下降沿
- 上升下降沿
- 无边沿检测

复位后,没有检测到 NMI 引脚。因此,中断请求信号将不被应答,除非使用 INTFO 和 INTRO 寄存器启用一个有效的 边沿( NMI 引脚起一个正常的端口引脚的作用)。

# (1) 外部中断下降、上升沿指定寄存器 0 (INTF0, INTR0)

INTF0 和 INTR0 寄存器是 8 位寄存器,它们通过第 2 位来指定 NMI 引脚的上升沿和下降沿的检测,通过第 3~6 位来指定外部中断引脚(INTP0 至 INTP3)的上升沿和下降沿的检测。

这些寄存器可以以8位或1位为单位进行读写。

复位设置使此寄存器为 00H。

注意事项 当功能从外部中断功能(备用功能)转变为端口功能时,可能会检测到一个边沿。所以,要将 INTF0n 和 INTR0n 位清除为 00, 然后设置端口模式。




表 19-3 有效边沿指定

INTF0n	INTR0n	有效边沿指定(n=2至6)
0	0	无边沿检测
0	1	上升沿
1	0	下降沿
1	1	上升下降沿

注意事项 当这些寄存器不用作 NMI 或 INTPO 至 INTP3 引脚时,务必将 INTFOn 和 INTROn 位清除为 00。

**备注** n = 2: NMI 引脚控制

n = 3 至 6: INTP0 至 INTP3 引脚的控制

## (2) 外部中断下降、上升沿指定寄存器 3 (INTF3, INTR3)

INTF3 和 INTR3 寄存器是 8 位寄存器,它们指定外部中断引脚(INTP7)的上升沿和下降沿的检测。 这些寄存器可以以 8 位或 1 位为单位进行读写。 复位设置使此寄存器为 00H。

- 注意事项 1. 当功能从外部中断功能(备用功能)转变为端口功能时,可能会检测到一个边沿。所以,要将 INTF31 和 INTR31 位清除为 00, 然后设置端口模式。
  - 2. INTP7 引脚和 RXDA0 引脚是备用功能引脚。当使用该引脚作为 RXDA0 引脚时,请禁止 INTP7 备用功能引脚的边沿检测(将 INTF3.INTF31 位和 INRT3.INTR31 位清零)。当使用该引脚作为 INTP7 引脚时,请停止 UARTA0 接收(将 UA0CTL0.UA0RXE 位清零)。




表 19-4 有效边沿指定

INTF31	INTR31	有效边沿指定			
0	0	无边沿检测			
0	1	上升沿			
1	0	下降沿			
1	1	上升下降沿			

注意事项 当这些寄存器不用作 INTP7 引脚时,务必将 INTF31 和 INTR31 位清除为 00。

## (3) 外部中断下降、上升沿指定寄存器 8 (INTF8, INTR8)

INTF8 和 INTR8 寄存器是 8 位寄存器,它们指定外部中断引脚(INTP8)的上升沿和下降沿的检测。 这些寄存器可以以 8 位或 1 位为单位进行读写。 复位设置使此寄存器为 00H。

- 注意事项 1. 当功能从外部中断功能(备用功能)转变为端口功能时,可能会检测到一个边沿。所以,要将 INTF80 和 INTR80 位清除为 00, 然后设置端口模式。
  - 2. INTP8 引脚和 RXDA3 引脚是备用功能引脚。当使用该引脚作为 RXDA3 引脚时,请禁止 INTP8 备用功能引脚的边沿检测(将 INTF8.INTF80 位和 INTR8.INTR80 位清零)。当使用该引脚作为 INTP8 引脚时,请停止 UARTA3 接收(将 UA3CTL0.UA3RXE 位清零)。




表 19-5 有效边沿指定

INTF80	INTR80	有效边沿指定			
0	0	无边沿检测			
0	1	上升沿			
1	0	下降沿			
1	1	上升下降沿			

注意事项 当这些寄存器不用作 INTF80 引脚时,务必将 INTR80 和 INTP8 位清除为 00。

# (4) 外部中断下降、上升沿指定寄存器 9H(INTF9H,INTR9H)

INTF9H 和 INTR9H 寄存器是 8 位寄存器,它们指定外部中断引脚(INTP4 至 INTP6)的上升沿和下降沿的检测。

这些寄存器可以以8位或1位为单位进行读写。

复位设置使此寄存器为 00H。

注意事项 当功能从外部中断功能(备用功能)转变为端口功能时,可能会检测到一个边沿。所以,要将 INTF9n 和 INTR9n 位清零,然后设置端口模式。




表 19-6 有效边沿指定

INTF9n	INTR9n	有效边沿指定(n = 13 至 15)			
0	0	无边沿检测			
0	1	上升沿			
1	0	下降沿			
1	1	上升下降沿			

注意事项 当这些寄存器不用作 INTP4 至 INTP6 引脚时,务必将 INTF9n 和 INTR9n 位清除为 00。

**备注** n = 13 至 15: INTP4 至 INTP6 引脚的控制

#### (5) 噪声消除控制寄存器 (NFC)

可以为 INTP3 引脚选择数字噪声消除。噪声消除设置是使用 NFC 寄存器完成的。

选择数字噪声消除后,可以从 fxx/64、fxx/128、fxx/256、fxx/512、fxx/1,024、和 fxT 中选择数字采用的采用时钟。采用被执行 3 次。

当选择了数字噪声消除后,如果在备用模式下执行采样的时钟被停止,则不能使用 INTP3 中断请求信号来释放备用模式。当将 fxt 被用作采样时钟时,可以使用 INTP3 中断请求信号来释放副时钟操作模式或 IDLE1/IDLE2/STOP/准 IDLE 模式。

该寄存器可以以8位为单位进行读写。

重新设置使此寄存器为 00H。

- 注意事项 在采样时钟被更改后,要使用 3 个采样时钟来初始化数字噪声消除器。所以,如果在采样时钟被更改 后的这 3 个采样时钟内,输入一个 INTP3 有效边沿,则会产生一个中断请求信号。因此,当使用中 断和 DMA 功能时,请注意以下几点。
  - 当使用中断功能时,在 3 个采样时钟过后,请在中断请求标志(PIC3.PIF3 位)被清除后,启用中断。
  - 当使用 DMA 功能(由 INTP3 开始)时,在3个时钟过去后,启用 DMA。

复位后: 00H R/W 地址: FFFFF318H

7 6 5 4 3 2 1 0

NFC NFEN 0 0 0 NFC2 NFC1 NFC0

NFEN	INTP3管脚消噪的设定
0	模拟消噪 (60 ns (TYP.))
1	数字消噪

NFC2	NFC1	NFC0	数字取样时钟			
0	0	0	fxx/64			
0	0	1	fxx/128			
0	1	0	fxx/256			
0	1	1	fxx/512			
1	0	0	fxx/1,024			
1	0	1	fхт (子系统时钟)			
其他			禁止设置			


- **备注** 1. 因为采样被执行 3 次, 所以可靠消除的噪声宽度为 2 个采样时钟。
  - **2.** 当噪声宽度小于 2 个采样时钟时,如果输入了与采样时钟同步的噪声,则会产生一个中断请求信号。

## 19.7CPU 的中断应答时间

除了以下情况,CPU 的中断应答时间至少为 4 个时钟。要连续输入中断请求信号,须在前一个中断之后至少 5 个时钟后输入下一个中断请求信号。

- In IDLE1/IDLE2/STOP 模式
- 当外部总线被访问时
- 当中断请求非采样指令被连续执行时(请参阅第 19.8 节中断不被 CPU 应答的周期。)
- 当总线控制寄存器被访问时

图 19-15 中断请求信号应答时的流水线操作(概要)



## 19.8 中断不被 CPU 应答的周期

当一个指令正在被执行时,CPU 会应答中断。不过,在中断请求非采样指令和下一个指令之间(中断被挂起),无中断会被应答。

中断请求非采样指令如下。

- El 指令
- DI 指令
- LDSR reg2, 0x5 指令(对于 PSW)
- PRCMD 寄存器的存储指令
- 以下寄存器的存储、SET1、NOT1或 CLR1指令。
  - 中断相关寄存器:
     txt 中断控制寄存器(xxICn),中断屏蔽寄存器 0 至 4(IMR0 至 IMR4)
  - 节电控制寄存器 (PSC)
  - 片上调试模式寄存器(OCDM)

备注 xx: 各个外围设备的标识名称(参见表 19-2 中断控制寄存器(xxlCn))

n: 外围设备编号(参见表 19-2 中断控制寄存器(xxICn)。

## 19.9 注意事项

NMI 引脚及 P02 引脚是备用功能引脚,在被复位后起正常端口引脚的作用。要启用 NMI 引脚,使用 PMC0 寄存器确认 NMI 引脚。NMI 引脚的初始设置是"无边沿检测"。使用 INTF0 及 INTRO 寄存器来选择 NMI 引脚有效边沿。


## 第20章 按键中断功能


## 20.1 功能

通过设置 KRM 寄存器,为八个按键输入引脚输入一个下降沿(KR0 至 KR7),可以生成一个按键中断请求信号(INTKR)。

标记 引脚说明 KRM0 控制 1 位单元中的 KR0 信号 KRM1 控制 1 位单元中的 KR1 信号 KRM2 控制 1 位单元中的 KR2 信号 KRM3 控制 1 位单元中的 KR3 信号 KRM4 控制 1 位单元中的 KR4 信号 KRM5 控制 1 位单元中的 KR5 信号 KRM6 控制 1 位单元中的 KR6 信号 KRM7 控制 1 位单元中的 KR7 信号

表 20-1 按键中断检测引脚配置





#### 20.2 寄存器

## (1) 按键中断模式寄存器(KRM)

KRM 寄存器使用 KR0 至 KR7 信号控制 KRM0 至 KRM7 位。

该寄存器可进行8位或1位读写。

复位设置使此寄存器为 00H。

复位后: 00H R/W 地址: FFFFF300H

2 0 6 5 4 3 1 KRM3 KRM KRM7 KRM6 KRM5 KRM4 KRM2 KRM1 KRM0

KRMn	按键返回模式的控制
0	没有探测到按键返回信号
1	探测到按键返回信号

注意事项 一旦将 KRM 寄存器清除为 00H 后,就可以重写 KRM 寄存器。

备注 关于管脚设置的交替功能,见表 4-19 使用端口引脚为交替功能管脚。

## 20.3 注意事项

- (1) 如果为 KR0 至 KR7 引脚之一输入一个低电平,即使输入了另一引脚的下降沿,也不会产生 INTKR 信号。
- (2) 切勿同时使用 RXDA1 和 KR7 引脚。要使用 RXDA1 引脚,则不能使用 KR7 引脚。要使用 KR7 引脚,则不能使用 RXDA1 引脚(建议将 PFC91 位设置为 1,而将 PFCE91 位清零)。
- (3) 如果更改了 KRM 寄存器,则可能产生中断请求信号(INTKR)。为了避免这一点,在禁止中断(DI)或屏蔽后,更改 KRM 寄存器,然后将中断请求标记(KRIC.KRIF 位)清零,并允许中断(EI)或清除屏蔽。
- (4) 要使用按键中断功能,确保将端口引脚设置为按键中断引脚,然后启用 KRM 寄存器操作。要从按键中断引脚切换到端口引脚,则禁止 KRM 寄存器的操作,然后设置端口引脚。

# 第 21 章 待机功能

# 21.1 功能


利用待机模式的组合,选择适用的模式,可以有效地减少系统的功耗。可用的待机模式列于表 21-1 中。

表 21-1 待机模式

模式	功能概述
HALT 模式	此模式下,仅 CPU 工作时钟停止
IDLE1 模式	此模式下,除振荡器之外,所有其它内部电路 PLL <sup>*</sup> ,和闪存停止
IDLE2 模式	此模式下,除振荡器之外,所有其它内部电路停止
STOP 模式	此模式下,除子系统时钟振荡器之外,所有其它内部电路停止
副时钟操作模式中	此模式下,用副时钟作为内部系统时钟
子 IDLE 模式	此模式下,除振荡器之外,所有其它内部电路停止,且处于副时钟工作模式下

注 PLL 保持之前的操作状态。

图 21-1 状态转换



## 21.2 寄存器

# (1) 节电控制寄存器(PSC)

PSC 寄存器为 8 位寄存器, 控制待机功能。此寄存器的 STP 位用来指定 STOP 模式。此寄存器是一个特殊寄存器, 只能由特别序列组合进行写入(见 3.4.7 特殊寄存器)。

该寄存器可进行8位或1位读写。

复位设置使此寄存器为 00H。

复位后: 00H R/W 地址: FFFFF1FEH

7 <6> <5> <4> 3 2 <1> 0
PSC 0 NMI1M NMI0M INTM 0 0 STP 0

NMI1M	通过INTWDT2信号释放待机模式的控制	
0	通过允许INTWDT2信号来释放待机模式	
1	通过禁止INTWDT2信号来释放待机模式	

NMIC	DM	通过NMI管脚输入释放待机模式的控制		
0		通过允许NMI管脚输入来释放待机模式		
1		通过禁止NMI管脚输入来释放待机模式		

INTM	通过可屏蔽中断请求信号释放待机模式的控制		
0	通过允许可屏蔽中断请求信号来释放待机模式		
1	通过禁止可屏蔽中断请求信号来释放待机模式		

STP	待机模式设定
0	正常模式
1	待机模式

注 待机模式由 STP 位设置: IDLE1、IDLE2、STOP 或子 IDLE 模式

注意事项 1. 在设置 IDLE1、IDLE2、STOP 或子 IDLE 模式之前,应设置 PSMR.PSM1 和 PSMR.PSM0 位,再设置 STP 位。

- 2. 在释放 HALT 模式时,NMI1M、NMI0M、INTM 位的设置无效。
- 3. 若在 STP 位设置为 1 的同时,NMI1M、NMI0M 或 INTM 位设置为 1,则 NMI1M、NMI0M 或 INTM 位的设置变为无效。若在设置了 IDLE1/IDLE2/STOP 模式时有未屏蔽中断请求信号保留待定,则应设置与中断请求信号(NMI1M、NMI0M 或 INTM)对应的位为 1,再设置 STP 位为 1。

<R>

## (2) 节电模式寄存器 (PSMR)

PSMR 寄存器为 8 位寄存器,控制节电模式下的操作状态及时钟操作。

该寄存器可进行8位或1位读写。

复位设置使此寄存器为 00H。

复位后: 00H R/W 地址: FFFFF820H

PSMR

7	6	5	4	3	2	<1>	<0>
0	0	0	0	0	0	PSM1	PSM0

PSM1	PSM0	软件待机模式的操作规范	
0	0	IDLE1,子IDLE模式	
0	1	STOP,子IDLE模式	
1	0	IDLE2,子IDLE模式	
1	1	STOP 模式	

注意事项 1. 一定要把 2 至 7 位清为"0"。

2. 仅当 PSC.STP 位为 1 时,PSM0 和 PSM1 位有效。

**备注** IDLE1: 在此模式下,除振荡器操作和一些其它电路(闪存和 PLL)之外,所有操作停止。

在解除 IDLE1 模式后,不需要保证振荡稳定时间就可以恢复为正常操作模式,和 HALT

模式一样。

IDLE2: 在此模式下,除振荡器操作之外的所有操作停止。

在解除 IDLE2 模式后,经过由 OSTS 寄存器(闪存和 PLL)规定的设立时间,恢复为正

常操作模式。

停止: 在此模式下,除副时钟振荡器操作之外的所有操作停止。

在解除 STOP 模式后,经过由 OSTS 寄存器规定的振荡稳定时间,恢复为正常操作模

式。

子 IDLE 模式: 在此模式下,除振荡器外的所有操作停止。在通过中断请求信号解除 IDLE 模式

后,会在确保12个副时钟周期过去后恢复到副时钟工作模式。

## (3) 振荡稳定时间选择寄存器 (OSTS)

在解除 STOP 模式后振荡稳定前的等待时间或者在解除 IDLE2 模式后片上闪存稳定前的等待时间均由 OSTS 寄存器控制。

OSTS 寄存器可进行 8 位读写。

复位设置使此寄存器为 06H。

复位后: 06H R/W 地址: FFFFF6C0H


 7
 6
 5
 4
 3
 2
 1
 0

 OSTS
 0
 0
 0
 0
 OSTS2
 OSTS1
 OSTS0

OSTS2	OSTS1	OSTS0	振荡稳定时间/设定时间的选择 <sup>注</sup>		
			fx		
				4 MHz	5 MHz
0	0	0	2 <sup>10</sup> /fx	0.256 ms	0.205 ms
0	0	1	2 <sup>11</sup> /fx	0.512 ms	0.410 ms
0	1	0	2 <sup>12</sup> /fx	1.024 ms	0.819 ms
0	1	1	2 <sup>13</sup> /f <sub>X</sub>	2.048 ms	1.638 ms
1	0	0	2 <sup>14</sup> /fx	4.096 ms	3.277 ms
1	0	1	2 <sup>15</sup> /fx	8.192 ms	6.554 ms
1	1	0	2 <sup>16</sup> /f <sub>X</sub>	16.38 ms	13.107 ms
1	1	1	禁止设置		•

注 在解除 STOP 模式和 IDLE2 模式后,分别需要经过振荡稳定时间和设立时间。

注意事项 1. 不管解除 STOP 模式是因为复位还是因为出现中断请求信号,解除 STOP 模式之后的等待时间不包括解除 STOP 模式之后直到时钟振荡开始(下图的"a")的时间。



- 2. 一定要把7至3位清为"0"。
- 3. 复位之后的振荡稳定时间为  $2^{16}$ /fx (因为 OSTS 寄存器的初始值= 06H)。

**备注** fx =主系统时钟振荡频率

#### 21.3 HALT 模式

#### 21.3.1 设置和操作状态

当在正常操作模式下执行一个专用指令(HALT)时,设置为 HALT 模式。

在 HALT 模式下,时钟振荡器继续工作。只是停止 CPU 的时钟供给;其它片上外围功能的时钟供给照旧。

结果,程序停止执行,在设置为 HALT 模式前,内部 RAM 会保留其内容。独立于 CPU 的指令处理的片上外围功能继续工作。

表 21-3 展示了 HALT 模式下的操作状态。

通过在正常操作模式间歇时使用 HALT 模式,可以减少系统的平均电流消耗。

#### 注意事项 1. 应在 HALT 指令后插入五个或更多 NOP 指令。

2. 若在未屏蔽中断请求信号保留待定时执行 HALT 指令,则状态变换为 HALT 模式,但之后待定中断请求会立即使系统解除 HALT 模式。

#### 21.3.2 解除 HALT 模式

通过来自 HALT 模式下可操作的外围功能的不可屏蔽中断请求信号(NMI 引脚输入,INTWDT2 信号)、未屏蔽外部中断请求信号(INTP0 至 INTP8 引脚输入)、未屏蔽内部中断请求信号,或复位信号(通过 RESET 引脚输入、WDT2RES 信号、低压检测器(LVI)或时钟监视器(CLM)进行复位),可解除 HALT 模式。

在 HALT 模式解除后,正常操作模式恢复。

#### (1) 通过不可屏蔽中断请求信号或未屏蔽的可屏蔽中断请求信号解除 HALT 模式

通过不可屏蔽中断请求信号或未屏蔽的可屏蔽中断请求信号,可解除 HALT 模式,且与中断请求信号的优先级无关。但是,若 HALT 模式设置在一个中断服务例程中,则之后发出的中断请求信号接受下列服务。

- (a) 若发出的中断请求信号优先级低于当前正在接受服务的中断请求,则 HALT 模式解除,但那个中断请求信号不会收到肯定应答。中断请求信号本身被保留。
- (b) 若发出的中断请求信号优先级高于当前正在接受服务的中断请求(包括不可屏蔽中断请求信号),则 HALT 模式解除,且那个中断请求信号会收到肯定应答。

表 21-2 用中断请求信号解除 HALT 模式后的操作

解除源	允许中断(EI)状态	禁止中断(DI)状态	
不可屏蔽中断请求信号	转到处理程序地址处执行。		
可屏蔽中断请求信号	转到处理程序地址处执行,或执行下个指 令。	执行下个指令。	

# (2) 用复位解除 HALT 模式

进行与正常的复位操作相同的操作。

表 21-3 HALT 模式的操作状态

HALT 模式的设置		操作状态		
项目		不使用副时钟时	使用副时钟时	
主时钟振荡器		允许振荡		
副时钟振荡器		-	允许振荡	
内部振荡器		允许振荡		
PLL		可操作		
CPU		停止运行		
DMA		可操作		
中断控制器		可操作		
计时器 P(TMP0 至 TMP8)		可操作		
计时器 Q(TMQ0)		可操作		
计时器 M(TMM0)		当除 fxт外的时钟选择为计数时钟时可操 作	可操作	
钟表定时器		当除 fx (BRG 分频)选择为计数时钟时可操作	可操作	
看门狗计时器 2		当除 fxт外的时钟选择为计数时钟时可操 作	可操作	
串行接口	CSIB0至CSIB5	可操作		
	I <sup>2</sup> C00 至 I <sup>2</sup> C02	可操作		
	UARTA0 至 UARTA3	可操作		
A/D 转换器		可操作		
D/A 转换器		可操作		
实时输出功能(RTO)		可操作		
键中断功能(KR)		可操作		
外部总线接口		参见 <b>2.2 引脚状态</b> .		
端口功能		保持设置为 HALT 模式前的状态		
内部数据		CPU 寄存器、状态、数据及其它内部数据(如内部 RAM 的内容)与设置为 HALT 模式前相比保持原样。		

### 21.4 IDLE1 模式

### 21.4.1 设置和操作状态

通过在正常操作模式下把 PSMR.PSM1 和 PSMR.PSM0 位清零为 00、把 PSC.STP 设置为 1,可以设置为 IDLE1 模式。

在 IDLE1 模式下,时钟振荡器、PLL、闪存继续工作,但停止对 CPU 和其它片上外围功能的时钟供给。

结果,程序停止执行,且内部 RAM 在设置为 IDLE1 模式前的内容保持不变。CPU 及其它片上外围功能停止工作。但是,可以在副时钟或外部时钟下工作的片上外围功能继续工作。

表 21-5 展示了 IDLE1 模式的操作状态。

IDLE1 模式比 HALT 模式更能减少功耗,因为停止了片上外围功能的运行。主时钟振荡器不停止,所以在 IDLE1 模式解除后无需等待振荡稳定时间就可以恢复到正常操作模式,HALT 模式解除时也是这样。

- 注意事项 1. 应在 PSC 寄存器存储数据指令后插入五个或更多 NOP 指令来设置为 IDLE1 模式。
  - 2. 若当未屏蔽中断请求信号正在保留待定时设置 IDLE1 模式,则 IDLE1 模式会因待定中断请求而立即解除。

### 21.4.2 解除 IDLE1 模式

通过来自 IDLE1 模式下可操作的外围功能的不可屏蔽中断请求信号(NMI 引脚输入,INTWDT2 信号)、未屏蔽外部中断请求信号(INTP0 至 INTP8 引脚输入)、未屏蔽内部中断请求信号,或复位信号(通过 RESET 引脚输入、WDT2RES信号、低压检测器(LVI)或时钟监视器(CLM)进行复位),可解除 IDLE1 模式。

在解除 IDLE1 模式后,恢复为正常操作模式。

### (1) 通过不可屏蔽中断请求信号或未屏蔽的可屏蔽中断请求信号解除 IDLE1 模式

通过不可屏蔽中断请求信号或未屏蔽的可屏蔽中断请求信号,可解除 IDLE1 模式,且与中断请求信号的优先级 无关。但是,若 IDLE1 模式在中断服务例程中设置,则之后发出的一个中断请求信号会处理如下。

- (a) 若发出的中断请求信号优先级低于当前正在接受服务的中断请求,则 IDLE1 模式解除,但那个中断请求信号不会收到肯定应答。中断请求信号本身被保留。
- (b) 若发出的中断请求信号优先级高于当前正在接受服务的中断请求(包括不可屏蔽中断请求信号),则 IDLE1 模式解除,且那个中断请求信号会收到肯定应答。

注意事项 通过设置 PSC.NMI1M、PSC.NMI0M、PSC.INTM 位为 1 而禁止的中断请求信号变为无效,IDLE1 模式不会解除。

# 表 21-4 用中断请求信号解除 IDLE1 模式后的操作

解除源	允许中断(EI)状态	禁止中断(DI)状态
不可屏蔽中断请求信号	转到处理程序地址处执行。	
可屏蔽中断请求信号	转到处理程序地址处执行,或执行下个指 令。	执行下个指令。

# (2) 用复位解除 IDLE1 模式

进行与正常的复位操作相同的操作。

# 表 21-5 IDLE1 模式的操作状态

IDLE1 模式的设置 操作状态		状态		
项目		不使用副时钟时 使用副时钟时		
主时钟振荡器		允许振荡		
副时钟振荡器		-	允许振荡	
内部振荡器		允许振荡		
PLL		可操作		
CPU		停止运行		
DMA		停止运行		
中断控制器		停止运行(但可解除待机模式)		
计时器 P(TM	P0 至 TMP8)	停止运行		
计时器 Q(TM	Q0)	停止运行		
计时器 M(TM	M0)	当除 fr/8 选择为计数时钟时可操作 当除 fr/8 或 fxr 选择为计数时钟时可操		
钟表定时器		当除 fx (BRG 分频) 选择为计数时钟时 可操作 可操作		
看门狗计时器 2	2	当除 fe 选择为计数时钟时可操作	当除 fR 或 fxт选择为计数时钟时可操作	
串行接口	CSIB0 至 CSIB5	当 SCKBn 输入时钟选择为计数时钟(n = 0	0至5)时可操作	
	I <sup>2</sup> C00 至 I <sup>2</sup> C02	停止运行		
	UARTA0 至 停止运行(但当选择 ASCKAO 输入时钟时 UARTA0 可操作) UARTA3		UARTA0 可操作)	
A/D 转换器		保持操作(保持转换结果) <sup>推</sup>		
D/A 转换器		保持操作(保持输出 <sup>推</sup> )		
实时输出功能(RTO) 停止运行(保持输出)		停止运行 (保持输出)	上运行(保持输出)	
键中断功能(KR)		可操作		
外部总线接口		见 2.2 引脚状态。		
端口功能		保持设置为 IDLE1 模式前的状态		
內部数据 CPU 寄存器、状态、数据及其它内部数据(如内部 RAM 的内容)与设式前相比保持原样。		(如内部 RAM 的内容)与设置为 IDLE1 模		

注 要实现低功耗,应在变为 IDLE1 模式前停止 A/D 转换器和 D/A 转换器。

### 21.5 IDLE2 模式

### 21.5.1 设置和操作状态

通过在正常操作模式下把 PSMR.PSM1 和 PSMR.PSM0 位设置为 10、把 PSC.STP 设置为 1,可以设置为 IDLE2 模式。

在 IDLE2 模式下,时钟振荡器继续工作,但停止对 CPU、PLL、闪存及其它片上外围功能的时钟供给。

结果,程序停止执行,且内部 RAM 在设置为 IDLE2 模式前的内容保持不变。CPU、PLL 及其它片上外围功能停止工作。但是,可以在副时钟或外部时钟下工作的片上外围功能继续工作。

表 21-7 展示了 IDLE2 模式的操作状态。

IDLE2 模式比 IDLE1 模式更能减少功耗,因为停止了片上外围功能、PLL 和闪存的运行。但是,因为 PLL 和闪存停止,故当 IDLE2 模式解除时需要经过 PLL 和闪存的设立时间。

- 注意事项 1. 应在 PSC 寄存器存储数据指令后插入五个或更多 NOP 指令来设置为 IDLE2 模式。
  - 2. 若当未屏蔽中断请求信号正在保留待定时设置 IDLE2 模式,则 IDLE2 模式会因待定中断请求而立即解除。

### 21.5.2 解除 IDLE2 模式

通过来自 IDLE2 模式下可操作的外围功能的不可屏蔽中断请求信号(NMI 引脚输入,INTWDT2 信号)、未屏蔽外部中断请求信号(INTP0 至 INTP8 引脚输入)、未屏蔽内部中断请求信号,或复位信号(通过 RESET 引脚输入、WDT2RES 信号、低压检测器(LVI)或时钟监视器(CLM)进行复位),可解除 IDLE2 模式。PLL 回到在设置为IDLE2 模式前的操作状态。

在解除 IDLE2 模式后,恢复为正常操作模式。

### (1) 通过不可屏蔽中断请求信号或未屏蔽的可屏蔽中断请求信号解除 IDLE2 模式

通过不可屏蔽中断请求信号或未屏蔽的可屏蔽中断请求信号,可解除 IDLE2 模式,且与中断请求信号的优先级 无关。但是,若 IDLE2 模式在中断服务例程中设置,则之后发出的一个中断请求信号会处理如下。

- (a) 若发出的中断请求信号优先级低于当前正在接受服务的中断请求,则 IDLE2 模式解除,但那个中断请求信号不会收到肯定应答。中断请求信号本身被保留。
- (b) 若发出的中断请求信号优先级高于当前正在接受服务的中断请求(包括不可屏蔽中断请求信号),则 IDLE2 模式解除,且那个中断请求信号会收到肯定应答。

注意事项 通过设置 PSC.NMI1M、PSC.NMI0M、PSC.INTM 位为 1 而禁止的中断请求信号变为无效,IDLE2模式不会解除。

# 表 21-6 用中断请求信号解除 IDLE2 模式后的操作

解除源	允许中断(EI)状态	禁止中断(DI)状态
不可屏蔽中断请求信号	在保证规定的设立时间后, 转到处理程序地址,	处执行。
可屏蔽中断请求信号	在保证规定的设立时间后,转到处理程序地 址处执行或执行下个指令。	在保证规定的设立时间后执行下个指令。

# (2) 用复位解除 IDLE2 模式

进行与正常的复位操作相同的操作。

## 表 21-7 IDLE2 模式的操作状态

IDLE2 模式的设置		操作状态	
项目		不使用副时钟时 使用副时钟时	
主时钟振荡器		允许振荡	
副时钟振荡器		-	允许振荡
内部振荡器		允许振荡	
PLL		停止运行	
CPU		停止运行	
DMA		停止运行	
中断控制器		停止运行(但可解除待机模式)	
计时器 P(TMP0	至 TMP8)	停止运行	
计时器 Q(TMQ0	))	停止运行	
计时器 M(TMM)	))	当除 fa/8 选择为计数时钟时可操作 当除 fa/8 或 fxr 选择为计数时钟时可操作	
钟表定时器		当除 fx (BRG 分频) 选择为计数时钟时 可操作 可操作	
看门狗计时器 2		当除 fa选择为计数时钟时可操作	当除 fr 或 fxr 选择为计数时钟时可操作
串行接口	CSIB0至CSIB5	当 SCKBn 输入时钟选择为计数时钟(n=(	0至5)时可操作
	I <sup>2</sup> C00 至 I <sup>2</sup> C02	停止运行	
	UARTA0 至 UARTA3	停止运行(但当选择 ASCKAO 输入时钟时	UARTAO 可操作)
A/D 转换器		保持操作(保持转换结果) <sup>tt</sup>	
D/A 转换器		保持操作(保持输出 <sup>4</sup> )	
实时输出功能(RTO)		停止运行 (保持输出)	
键中断功能(KR)		可操作	
外部总线接口		参见 <b>2.2 引脚状态</b> 。	
端口功能		保持设置为 IDLE2 模式前的状态	
		CPU 寄存器、状态、数据及其它内部数据式前相比保持原样。	(如内部 RAM 的内容) 与设置为 IDLE2 模

注 要实现低功耗,应在变为 IDLE2 模式前停止 A/D 转换器和 D/A 转换器。


# 21.5.3 在解除 IDLE2 模式时保证设立时间

应在解除 IDLE2 模式后保证闪存的设立时间,因为在设置为 IDLE2 模式后除主时钟振荡器之外的块的操作都会停止。

# (1) 通过不可屏蔽中断请求信号或未屏蔽的可屏蔽中断请求信号解除 IDLE2 模式

通过设置 OSTS 寄存器保证规定的设立时间。

当解除源产生时,专用内部计时器根据 OSTS 寄存器的设置开始计数。当它溢出时,恢复为正常操作模式。



## (2) 用复位解除(RESET 引脚输入,WDT2RES 发生)

此操作与正常复位相同。

振荡稳定时间为 OSTS 寄存器的初始值 2<sup>16</sup>/fx.

### 21.6 STOP 模式

### 21.6.1 设置和操作状态

通过在正常操作模式下把 PSMR.PSM1 和 PSMR.PSM0 位设置为 01 或 11、把 PSC.STP 位设置为 1,可以设置为 STOP 模式。

在 STOP 模式下,副时钟振荡器继续工作但主时钟振荡器停止。停止对 CPU 和片上外围功能的时钟供给。

结果,程序停止执行,且内部 RAM 在设置为 STOP 模式前的内容保持不变。在由副时钟振荡器振荡产生的时钟或外部时钟下运行的片上外围功能继续工作。

表 21-9 展示了 STOP 模式的操作状态。

因为 STOP 模式使主时钟振荡器的运行停止,所以可将功耗减少至低于 IDLE2 模式的级别。若不使用副时钟振荡器、内部振荡器和外部时钟,功耗可最小化至仅有漏电流量。

### 注意事项 1. 应在 PSC 寄存器存储数据指令后插入五个或更多 NOP 指令来设置为 STOP 模式。

2. 若当未屏蔽中断请求信号正在保留待定时设置 STOP 模式,则 STOP 模式会因待定中断请求而立即解除。

### 21.6.2 解除 STOP 模式

通过来自 STOP 模式下可操作的外围功能的不可屏蔽中断请求信号(NMI 引脚输入,INTWDT2 信号)、未屏蔽外部中断请求信号(INTP0 至 INTP8 引脚输入)、未屏蔽内部中断请求信号,或复位信号(通过 RESET 引脚输入、WDT2RES 信号或低压检测器(LVI)进行复位),可解除 STOP 模式。

在 STOP 模式解除后,正常操作模式在振荡稳定时间得到保证后恢复。

### (1) 通过不可屏蔽中断请求信号或未屏蔽的可屏蔽中断请求信号解除 STOP 模式

通过不可屏蔽中断请求信号或未屏蔽的可屏蔽中断请求信号,可解除 STOP 模式,且与中断请求信号的优先级 无关。但是,若 STOP 模式设置在一个中断服务例程中,则之后发出的中断请求信号接受下列服务。

- (a) 若发出的中断请求信号优先级低于当前正在接受服务的中断请求,则 STOP 模式解除,但那个中断请求信号不会收到肯定应答。中断请求信号本身被保留。
- (b) 若发出的中断请求信号优先级高于当前正在接受服务的中断请求(包括不可屏蔽中断请求信号),则 STOP模式解除,且那个中断请求信号会收到肯定应答。

注意事项 通过设置 PSC.NMI1M、PSC.NMI0M、PSC.INTM 位为 1 而禁止的中断请求信号变为无效,STOP模式不会解除。

# 表 21-8 用中断请求信号解除 STOP 模式后的操作

解除源	允许中断(EI)状态	禁止中断(DI)状态
不可屏蔽中断请求信号	在保证振荡稳定时间后转到处理程序地址处执	行
可屏蔽中断请求信号	在保证振荡稳定时间后转到处理程序地址处 执行或执行下个指令。	在保证振荡稳定时间后执行下个指令。

## (2) 用复位解除 STOP 模式

进行与正常的复位操作相同的操作。

表 21-9 STOP 模式的操作状态

STOP 模式的设置		操作状态	
项目	不使用副时钟时    使用副时钟时		使用副时钟时
主时钟振荡器		停止振荡	
副时钟振荡器		=	允许振荡
内部振荡器		允许振荡	
PLL		停止运行	
CPU		停止运行	
DMA		停止运行	
中断控制器		停止运行(但可解除待机模式)	
计时器 P(TMP0	至 TMP8)	停止运行	
计时器 Q(TMQ0)		停止运行	
计时器 M(TMMC	))	当除 fe/8 选择为计数时钟时可操作 当除 fe/8 或 fxr 选择为计数时钟时可	
钟表定时器		停止运行 当除 fxr 选择为计数时钟时可操作	
看门狗计时器 2		当除 fr 选择为计数时钟时可操作 当除 fr 或 fx T 选择为计数时钟时可操作	
串行接口	CSIB0 至 CSIB5	当 SCKBn 输入时钟选择为计数时钟(n = 0	0至5)时可操作
	I <sup>2</sup> C00至 I <sup>2</sup> C02	停止运行	
	UARTA0 至	停止运行(但当选择 ASCKAO 输入时钟时	UARTA0 可操作)
	UARTA3		
A/D 转换器		停止运行(转换结果不定) <sup>推1,2</sup>	
D/A 转换器		操作停止 <sup><b>*</b>3,4</sup> (输出高阻)	
实时输出功能(RTO)		停止运行(保持输出)	
键中断功能 (KR)		可操作	
外部总线接口		参见 <b>2.2 引脚状态</b> 。	
端口功能		保持设置为 STOP 模式前的状态	
		CPU 寄存器、状态、数据及其它内部数据(如内部 RAM 的内容)与设置为 STOP 模式前相比保持原样。	

- 注 1. 若当 A/D 转换器正在运行时设置为 STOP 模式,则 A/D 转换器自动停止并在 STOP 模式解除后再次开始 运行。但是,在这种情况下,STOP 模式解除后的 A/D 转换器结果无效。在设置为 STOP 模式前所有的 A/D 转换器结果均无效。
  - 2. 即使当 A/D 转换器正在运行时设置为 STOP 模式,功耗的减少与在设置为 STOP 模式前停止 A/D 转换器 相等
  - 3. 若当 D/A 转换器正在运行时设置为 STOP 模式,则 D/A 转换器自动停止且引脚状态变为高阻。在 STOP 模式解除后,D/A 转换器恢复,经过设置时间后,在设置为 STOP 模式前状态回到输出电平。
  - **4.** 即使当 D/A 转换器正在运行时设置为 STOP 模式,功耗的减少与在设置为 STOP 模式前停止 A/D 转换器相等。


## 21.6.3 在解除 STOP 模式时保证振荡稳定时间

应在 STOP 模式解除后保证主时钟振荡器的振荡稳定时间,因为主时钟振荡器的运行在设置为 STOP 模式后停止。

# (1) 通过不可屏蔽中断请求信号或未屏蔽的可屏蔽中断请求信号解除 STOP 模式

通过设置 OSTS 寄存器保证振荡稳定时间。

当解除源产生时,专用内部计时器根据 OSTS 寄存器的设置开始计数。当它溢出时,恢复为正常操作模式。



# (2) 用复位解除

此操作与正常复位相同。

振荡稳定时间为 OSTS 寄存器的初始值 216/fx.

### 21.7 副时钟工作模式

### 21.7.1 设置和操作状态

通过在正常操作模式下把 PCC.CK3 位设置为 1,可设置为副时钟工作模式。

当设置为副时钟工作模式时,内部系统时钟从主时钟变为副时钟。检查有没有利用 PCC.CLS 位切换时钟。

当 PCC.MCK 位设置为 1 时,主时钟振荡器的运行停止。结果,系统仅工作在副时钟下。

在副时钟工作模式下,功耗可减少至低于正常操作模式的级别,因为副时钟用作内部系统时钟。此外,通过停止主时钟振荡器的运行,功耗可进一步减少至 STOP 模式的级别。

表 21-10 展示了副时钟工作模式的操作状态。

- 注意事项 1. 在对 CK3 位进行操作时,不要改变 PCC.CK2 至 PCC.CK0 位的设置值(建议用位操作指令对此位进行操作)。有关 PCC 寄存器的详情请见 6.3 (1) 处理器时钟控制寄存器(PCC)。
  - 若下列条件不满足,应改变 CK2 至 CK0 位使条件满足并设置为副时钟工作模式。 内部系统时钟 (fclκ) > 副时钟 (fxr = 32.768 kHz) ×4

**备注** 内部系统时钟 (fclk): 根据 CK2 至 CK0 位的设置由主时钟 (fxx)产生的时钟

## 21.7.2 解除副时钟工作模式

当 CK3 位清为 0 时,副时钟工作模式通过复位信号解除(通过 RESET 引脚输入、WDT2RES 信号、低压检测器 (LVI) 或时钟监视器 (CLM) 复位)。

若主时钟停止(MCK 位= 1),应把 MCK 位设置为 1,用软件保证主时钟的振荡稳定时间,并把 CK3 位清为 0。 当副时钟工作模式解除时正常操作模式恢复。

注意事项 在对 CK3 位进行操作时,不要改变 CK2 至 CK0 位的设置值(建议用位操作指令对此位进行操作)。 有关 PCC 寄存器的详情请见 6.3(1)处理器时钟控制寄存器(PCC)。

表 21-10 副时钟工作模式的操作状态

副时钟工作模式的设置		操作状态	
项目		主时钟振荡时	主时钟停止时
副时钟振荡器		允许振荡	
内部振荡器		允许振荡	
PLL		可操作	停止运行 <sup>推</sup>
CPU		可操作	
DMA		可操作	
中断控制器		可操作	
计时器 P(TMF	70 至 TMP8)	可操作	停止运行
计时器 Q(TMC	20)	可操作	停止运行
计时器 M(TMI	M0)	可操作	当除 fe/8 或 fxr 选择为计数时钟时可操作
钟表定时器		可操作	当除 fxr 选择为计数时钟时可操作
看门狗计时器 2		可操作	当除 fr或 fxt选择为计数时钟时可操作
串行接口	CSIB0 至 CSIB5	可操作	当 SCKBn 输入时钟选择为计数时钟(n = 0 至 5)时可操作
	I <sup>2</sup> C00至 I <sup>2</sup> C02	可操作	停止运行
	UARTA0 至 UARTA3	可操作	停止运行(但当选择 ASCKAO 输入时钟时 UARTAO 可操作)
A/D 转换器		可操作	停止运行
D/A 转换器		可操作	·
实时输出功能(RTO)		可操作	停止运行 (保持输出)
键中断功能(KR)		可操作	
外部总线接口		参见 2.2 引脚状态	
端口功能		可设置	
内部数据 可设置			

**注** 一定要在停止主时钟之前停止 PLL(PLLCTL.PLLON 位 = 0)。

注意事项 当 CPU 工作在副时钟下且主时钟振荡停止时,禁止访问出现等待的寄存器。若产生等待,则只能通过复位解除(见 3.4.8 (2))。

### 21.8 子 IDLE 模式

### 21.8.1 设置和操作状态

通过在副时钟工作模式下把 PSMR.PSM1 和 PSMR.PSM0 位为 00 或 10、把 PSC.STP 设置为 1,可设置为子 IDLE 模式。

在此模式下,时钟振荡器继续工作但对 CPU、闪存及其它片上外围功能的时钟供给停止。

结果,程序停止执行,且内部 RAM 在设置为子 IDLE 模式前的内容保持不变。CPU 及其它片上外围功能停止。但是,可以在副时钟或外部时钟下工作的片上外围功能继续工作。

因为子 IDLE 模式停止了 CPU、闪存及其它片上外围功能的运行,所以比副时钟工作模式更能减少功耗。若在主时钟停止后设置为子 IDLE 模式,则当前功耗可减少至与 STOP 模式同样低的水平。

表 21-12 展示了子 IDLE 模式的操作状态。

- 注意事项 1. 根据存储指令将 PSC 寄存器设置为子 IDLE 模式,插入五个(或更多) NOP 指令。
  - 2. 若在有未屏蔽中断请求信号保留待定时设置为子 IDLE 模式,则之后子 IDLE 模式会因该待定中断请求而立即解除。

### 21.8.2 解除子 IDLE 模式

通过来自子 IDLE 模式下可操作的外围功能的不可屏蔽中断请求信号(NMI 引脚输入,INTWDT2 信号)、未屏蔽外部中断请求信号(INTP0 至 INTP8 引脚输入)、未屏蔽内部中断请求信号,或复位信号(通过 RESET 引脚输入、WDT2RES 信号、低压检测器(LVI)或时钟监视器(CLM)进行复位),可解除子 IDLE 模式。PLL 回到设置为子IDLE 模式之前的操作状态。

当通过中断请求信号解除子 IDLE 模式时,设置为副时钟工作模式。

### (1) 通过不可屏蔽中断请求信号或未屏蔽可屏蔽中断请求信号解除子 IDLE 模式

通过不可屏蔽中断请求信号或未屏蔽的可屏蔽中断请求信号,可解除子 IDLE 模式,且与中断请求信号的优先级 无关。

但是,若子 IDLE 模式设置在一个中断服务例程中,则之后发出的中断请求信号接受下列服务。

- (a) 若发出的中断请求信号优先级低于当前正在接受服务的中断请求,则子 IDLE 模式解除,但那个中断请求信号不会收到肯定应答。中断请求信号本身被保留。
- (b) 若发出的中断请求信号优先级高于当前正在接受服务的中断请求(包括不可屏蔽中断请求信号),则子 IDLE 模式解除,且那个中断请求信号会收到肯定应答。
- 注意事项 1. 通过设置 PSC.NMI1M、PSC.NMI0M、PSC.INTM 位为 1 而禁止的中断请求信号变为无效, 子 IDLE 模式不会解除。
  - 2. 当子 IDLE 模式解除时, μ从解除子 IDLE 模式的中断请求信号的产生到模式解除要经过 12 个副时钟周期(大约 366)。

# 表 21-11 用中断请求信号解除子 IDLE 模式后的操作

解除源	允许中断(EI)状态	禁止中断(DI)状态
不可屏蔽中断请求信号	转到处理程序地址处执行。	
可屏蔽中断请求信号	转到处理程序地址处执行,或执行下个指 令。	执行下个指令。

# (2) 用复位解除子 IDLE 模式

进行与正常的复位操作相同的操作。

# 表 21-12 子 IDLE 模式的操作状态

子 IDLE 模式的设置		操作状态	
项目		主时钟振荡时	主时钟停止时
副时钟振荡器		允许振荡	
内部振荡器		允许振荡	
PLL		可操作	停止运行 <sup>推 1</sup>
CPU		停止运行	
DMA		停止运行	
中断控制器		停止运行(但可解除待机模式)	
计时器 P(TMP0	至 TMP8)	停止运行	
计时器 Q(TMQ0	)	停止运行	
计时器 M(TMM0	)	当除 fr/8 或 fxr 选择为计数时钟时可操作	
钟表定时器		停止运行 当除 fxr 选择为计数时钟时可操作	
看门狗计时器 2		当除 fr 或 fxr 选择为计数时钟时可操作	
串行接口	CSIB0 至 CSIB5	当 SCKBn 输入时钟选择为计数时钟(n = 0	至 5) 时可操作
	I <sup>2</sup> C00 至 I <sup>2</sup> C02	停止运行	
	UARTA0至 UARTA3	停止运行(但当选择 ASCKAO 输入时钟时	UARTAO 可操作)
A/D 转换器		保持操作(保持转换结果) <sup>#2</sup>	
D/A 转换器		保持操作(保持输出 <sup>#2</sup> )	
实时输出功能(RTO)		停止运行(保持输出)	
键中断功能(KR)		可操作	
外部总线接口		见 2.2 引脚状态 (与 IDLE1、IDLE2 模式相同的操作状态)	
端口功能		保持设置为子 IDLE 模式前的状态	
内部数据 CPU 寄存器、状态、数据及其它内部数据(如内部 RAM 的模式前相比保持原样。		(如内部 RAM 的内容)与设置为子 IDLE	

- **注 1.** 一定要在停止主时钟之前停止 PLL(PLLCTL.PLLON 位 = 0)。
  - 2. 要实现低功耗,应在变为子 IDLE 模式前停止 A/D 和 D/A 转换器。

## 第22章 复位功能

# 22.1 功能

有下列复位功能。

## (1)四种复位源

- 通过 RESET 管脚的外部复位输入
- 由看门狗计时器 2 (WDT2) 的溢出 (WDT2RES) 进行复位
- 通过比较低压检测器(LVI)的供电电压和检测电压进行系统复位
- 通过检测时钟监视器 (CLM) 振荡停止进行系统复位

在复位解除后,复位源可与复位源标志寄存器(RESF)进行确认

### 应急工作模式

若在复位后插入的主时钟振荡稳定时间内出现 WDT2 溢出,则判断为主时钟振荡异常,CPU 开始工作在内部振荡时钟下。

注意事项 当 CPU 工作在内部振荡时钟下时,禁止访问出现等待状态的寄存器。关于出现等待状态的寄存器,见 3.4.8 (2)节 访问专用片上外围 I/O 寄存器。




图 22-1 复位功能的框图

## 22.2 检验复位源的寄存器

V850ES/JJ2 有四种复位源。在复位解除后,出现复位的来源可以根据复位源标志寄存器(RESF)进行检验。

## (1) 复位源标志寄存器 (RESF)

RESF 寄存器是一个特殊寄存器,只能由特殊序列组合进行写入(见 3.4.7 特殊寄存器)。

RESF 寄存器指示产生复位信号的来源。

此寄存器进行8位或1位读写。

RESET 管脚输入将此寄存器清零为 00H。若复位源不是 RESET 管脚的信号,则缺省值会不同。

复位后: 00H<sup>注</sup> R/W 地址: FFFFF888H

 7
 6
 5
 4
 3
 2
 1
 0

 RESF
 0
 0
 0
 WDT2RF
 0
 0
 CLMRF
 LVIRF

WDT2RF	来自WDT2的复位信号
0	不产生
1	产生

CLMRF	来自CLM的复位信号
0	不产生
1	产生

LVIRF	来自LVI的复位信号
0	不产生
1	产生

注 当通过 RESET 管脚执行一次复位时,RESF 寄存器的值清零为 00H。当通过看门狗计时器 2(WDT2)、低压检测器(LVI)或时钟监视器(CLM)执行复位时,该寄存器的复位标志(WDT2RF 位、CLMRF 位、LVIRF 位)置为 1。但是,其它来源会保持不变。

注意事项 只有"0"可以写入此寄存器的每一位中。若写入"0"与设置标志(出现复位)相冲突,则设置标志优 先。

## 22.3 操作

## 22.3.1 通过 RESET 管脚进行复位操作

当低电平输入 RESET 管脚时,系统复位,且各硬件设备初始化。

当 RESET 管脚的电平从低变为高时,复位状态解除。

表 22-1 RESET 管脚输入下的硬件状态

项目	复位中	复位后			
主系统时钟振荡器 (fx)	振荡停止	振荡开始			
副时钟振荡器 (fxr)	振荡继续				
内部振荡器	振荡停止	振荡开始			
外围时钟 (fx to fx/1,024)	运行停止	在保证振荡稳定时间后开始运行			
内部系统时钟(fclk), CPU 时钟 (fcpu)	运行停止	在保证振荡稳定时间后(初始化为 fXX/8) 开始运行			
CPU	初始化	在保证振荡稳定时间后开始执行程序			
看门狗计时器 2	运行停止(初始化为0)	用内部振荡时钟作为源时钟从 0 开始向上计数。			
内部 RAM	若通电复位或 <b>CPU</b> 访问与复位输入输入相冲 否则,则保持复位输入后瞬间的值 <sup>±1</sup> .	· 突,则为不定(数据损坏)。			
I/O 线路(端口/交替功能管脚)	高阻 <sup>性2</sup>				
片上外围 I/O 寄存器	初始化为指定状态,OCDM 寄存器得到设置	(01H) 。			
其它片上外围功能	运行停止 在保证振荡稳定时间后可以开始运行				

- **1.**当内部系统复位状态解除后,V850ES/JJ2 的固件会使用部分内部 RAM,这是因为其支持引导交换功能。 因此,RAM上一些空间的内容在重启后不能被保留。详情请见 **22.3.4 复位释放后的操作。**.
  - 2. 当系统上电时,即便是在复位期间,下面所列引脚可能会短时输出一未定义电平。
    - P10/ANO0 管脚
    - P11/ANO1 管脚
    - P53/SIB2/KR3/TIQ00/TOQ00/RTP03/DDO 管脚

注意事项 OCDM 寄存器由 RESET 管脚输入初始化。因此,需小心注意,若一个高电平在复位解除后 OCDM.OCDM0 位清零前输入 P05/DRST 管脚,就会进入片上调试模式。详情请见第四章端口功能。

# 图 22-2 用 RESET 管脚输入进行复位操作的定时





图 22-3 通电复位操作的定时



## 22.3.2 用看门狗计时器 2 进行复位操作

当看门狗计时器 2 由于溢出设置为复位操作模式时,就在出现看门狗计时器 2 溢出(产生 WDT2RES 信号)时执行系统复位,硬件初始化为初始状态。


看门狗计时器 2 溢出后,进入复位状态并持续预定时间(模拟延迟),然后复位状态自动解除。 在复位期间,主时钟振荡器停止。

表 22-2 看门狗计时器 2 复位操作时的硬件状态

项目	复位中	复位后		
主系统时钟振荡器 (fx)	振荡停止	振荡开始		
副时钟振荡器 (fхт)	振荡继续			
内部振荡器	振荡停止	振荡开始		
外围时钟 (fxx 至 fxx/1,024)	运行停止	在保证振荡稳定时间后开始运行		
内部系统时钟 (fxx), CPU 时钟(fcpu)	运行停止	在保证振荡稳定时间后(初始化为 fXX/8) 开始运行		
CPU	初始化	在保证振荡稳定时间后执行程序		
看门狗计时器 2	运行停止(初始化为0)	用内部振荡时钟作为源时钟从 0 开始向上计数。		
内部 RAM	若通电复位或 CPU 访问与复位输入相冲突, 否则,则保持复位输入后瞬间的值 <sup>tb</sup> 。	则为不定(数据损坏)。		
I/O 线路(端口/交替功能管脚)	高阻			
片上外围 I/O 寄存器	初始化为特定状态,OCDM 寄存器保持其值。			
上述之外的片上外围功能	运行停止 在保证振荡稳定时间后可以开始运行。			

注 当内部系统复位状态解除后,V850ES/JJ2 的固件会使用部分内部 RAM,这是因为其支持引导交换功能。因此,RAM上一些空间的内容在重启后不能被保留。详情请见 **22.3.4 复位释放后的操作。** 

图 22-4 通过产生 WDT2RES 信号进行复位操作的定时



## 22.3.3 用低压检测器进行复位操作

若当允许 LVI 运行时供电电压落到低压检测器检测到的电压之下,则执行系统复位(当 LVIM.LVIMD 位设置为 1 时),硬件初始化为初始状态。

复位状态从检测到供电电压下降持续到供电电压升高超过 LVI 检测电压为止。

在复位期间, 主时钟振荡器停止。

当 LVIMD 位= 0 时,若检测到低压,则产生一个中断请求信号(INTLVI)。

表 22-3 用低压检测器进行复位操作时的硬件状态

项目	复位中	复位后		
主系统时钟振荡器 (fx)	振荡停止	振荡开始		
副时钟振荡器 (fхт)	振荡继续			
内部振荡器	振荡停止	振荡开始		
外围时钟 (fx 至 fx/1,024)	运行停止	在保证振荡稳定时间后开始运行		
内部系统时钟 (fxx), CPU 时钟(fcpu)	运行停止	在保证振荡稳定时间后 (初始化为 fxx/8)		
CPU	初始化	在保证振荡稳定时间后开始执行程序		
WDT2	运行停止(初始化为0)	用内部振荡时钟作为源时钟从 0 开始 向上计数。		
内部 RAM	若通电复位或 CPU 访问与复位输入输入相冲 否则,则保持复位输入后瞬间的值 <sup>tb</sup> 。	突,则为不定(数据损坏)。		
I/O 线路(端口/交替功能管脚)	高阻			
片上外围 I/O 寄存器	初始化为特定状态,OCDM 寄存器保持其值。			
LVI	运行继续			
上述之外的片上外围功能	运行停止 在保证振荡稳定时间后可以开始运行。			

注 当内部系统复位状态解除后,V850ES/JJ2 的固件会使用部分内部 RAM,这是因为其支持引导交换功能。因此,RAM上一些空间的内容在重启后不能被保留。详情请见 **22.3.4 复位释放后的操作。** 

备注 低压检测器的复位定时,见第 24 章 低压检测器(LVI)。

## 22.3.4 复位解除后的操作

复位解除后,主时钟开始振荡,振荡稳定时间(OSTS寄存器初始值: 2<sup>16</sup>/fx)得到保证,CPU开始执行程序。在复位解除后,WDT2立即开始工作,用内部振荡时钟作为源时钟。




图 22-5 复位解除后的操作

### (1) 应急工作模式

若在振荡稳定时间得到保证之前主时钟出现异常,则 WDT2 在 CPU 程序执行之前溢出。此时,CPU 用内部振荡时钟作为源时钟开始执行程序。





图 22-6 复位解除后的操作

CPU 工作时钟的状态可以与 CPU 工作时钟状态寄存器 (CCLS) 进行检验。


## (2) 固件运行

在 V850ES/JJ2 中, 复位状态解除后, 在用户程序开始支持引导交换功能之前内部固件开始运行。




既然固件使用了一部分的内部 RAM, 所以下列 RAM 空间的内容在重启后不能被保留。

- 12KB RAM 的版本: 03FFEFBAH 至 03FFEFFFH
- 24KB RAM 的版本: 03FFEFBAH 至 03FFEFFFH
- 32KB RAM 的版本: 03FF7000H 至 03FF7095H、03FFEFBAH 至 03FFEFFFH
- 40KB RAM 的版本: 03FFEFBAH 至 03FFEFFFH
- 48KB RAM 的版本: 03FF3000H 至 03FF3095H、03FFEFBAH 至 03FFEFFFH



## 22.3.5 复位功能操作流程



复位源	WDT2RF 位	CRMRF 位	LVIRF 位
RESET 插脚	0	0	0
WDT2	1	保持复位前的值。	保持复位前的值。
CLM	保持复位前的值。	1	保持复位前的值。
LVI	保持复位前的值。	保持复位前的值。	1

2. 内部振荡器不能停止。

## 第23章 时钟监视器

# 23.1 功能

时钟监视器利用内部振荡时钟对主时钟进行采样,并在主时钟振荡停止时产生复位请求信号。

一旦通过运行使能标志允许时钟监视器的运行,除复位外无法把它清为0。

当出现用时钟监视器进行的复位时,RESF.CLMRF 位被设置。关于 RESF 寄存器,详情请见 **22.2 检验复位源的寄存器。** 

时钟监视器在下列情况下自动停止。

- 在 STOP 模式解除后的振荡稳定时间内
- 当主时钟停止时(从副时钟工作中 PCC.MCK 位= 1, 到主时钟工作中 PCC.CLS 位= 0)
- 采样时钟(内部振荡时钟)停止
- 当 CPU 用内部振荡时钟工作时


### 23.2 配置

时钟监视器包括以下硬件。

表 23-1 时钟监视器的配置

项目	配置
控制寄存器	时钟监视器模式寄存器(CLM)

图 23-1 通过 RESET 管脚输入进行复位的定时



# 23.3 寄存器

时钟监视器由时钟监视器模式寄存器(CLM)控制。

# (1) 时钟监视器模式寄存器(CLM)

CLM 寄存器为特殊寄存器。它只能由特别序列组合进行写入(见 3.4.7 特殊寄存器)。

此寄存器用来设置时钟监视器的工作模式。

该寄存器可进行8位或1位读写。

复位设置使此寄存器为 00H。

复	位后: 00H	R/W	地址: FFFFF870H					
	7	6	5	4	3	2	1	<0>
CLM	0	0	0	0	0	0	0	CLME

CLME	允许或禁止时钟监视器运行
0	禁止时钟监视器运行。
1	允许时钟监视器运行。

注意事项 1. 一旦 CLME 位设置为 1,除复位外无法把它清为 0。

2. 当出现时钟监视器的复位时,CLME 位清为 0, RESF.CLMRF 位设置为 1。

# 23.4 操作

此节说明时钟监视器的功能。启停条件如下。

## <开始条件>

通过把 CLM.CLME 位设置为 1 允许运行

# <停止条件>

- 在 STOP 模式解除后正在计算振荡稳定时间
- 主时钟停止(从副时钟工作中 PCC.MCK 位= 1, 到主时钟工作中 PCC.CLS 位= 0)
- 采样时钟(内部振荡时钟)停止
- 当 CPU 用内部振荡时钟工作时


# 表 23-2 时钟监视器的操作状态 (当 CLM.CLME 位= 1 时,在内部振荡时钟工作中)


CPU 工作时钟	运行模式	主时钟状态	内部振荡时钟状态	时钟监视器状态
主时钟	HALT 模式	振荡	振荡 <sup>±1</sup>	操作 <sup>性2</sup>
	IDLE1、IDLE2 模式	振荡	振荡 <sup>性1</sup>	操作 <sup>性2</sup>
	STOP 模式	停止	振荡 <sup>性1</sup>	停止
副时钟 (PCC 寄存器的 MCK 位= 0)	子 IDLE 模式	振荡	振荡 <sup>胜1</sup>	操作 <sup>建2</sup>
副时钟 (PCC 寄存器的 MCK 位= 1)	子 IDLE 模式	停止	振荡 <sup>胜1</sup>	停止
内部振荡时钟	_	停止	振荡 <sup>性3</sup>	停止
复位中	_	停止	停止	停止

- 注 1. 通过 把 RCM.RSTOP 位设置为 1,可以停止内部振荡器。.
  - 2. 当内部振荡器停止时,时钟监视器停止。
  - 3. 内部振荡器 不能由软件停止。

## (1) 主时钟振荡停止时(CLME 位= 1)的操作

若当 CLME 位= 1 时主时钟的振荡停止,则产生一个内部复位信号,如图 23-2 所示。






# (2) RESET 输入后时钟监视器的状态

RESET 输入把 CLM.CLME 位清为 0,并停止时钟监视器的运行。在主时钟振荡稳定时间的末尾,当用软件把 CLME 位设置为 1 时,监视开始。

图 23-3 RESET 输入后时钟监视器的状态 (在 RESET 输入后及主时钟振荡稳定时间的末尾设置了 CLM.CLME 位= 1)



### (3) 在 STOP 模式下或 STOP 模式解除后的操作

若在 CLM.CLME 位= 1 时设置为 STOP 模式,则监视操作在 STOP 模式下和正在计算振荡稳定时间时停止。振荡稳定时间之后,监视操作自动开始。




图 23-4 在 STOP 模式下或 STOP 模式解除后的操作

## (4) 主时钟停止(强制)时的操作

在副时钟工作(PCC.CLS 位= 1)过程中或当通过把 PCC.MCK 位设置为 1 使主时钟停止时,监视操作停止,直到主时钟开始工作(PCC.CLS 位= 0)。当主时钟开始工作时,监视操作自动开始。




图 23-5 主时钟停止 (强制) 时的操作

## (5) 当 CPU 工作在内部振荡时钟下(CCLS.CCLSF 位= 1) 时的操作

当 CCLSF 位为 1 时,即使 CLME 位设置为 1 监视操作也不会停止。

# 第24章 低电压检测电路(LVI)

# 24.1 功能

低电压检测电路(LVI)具有如下功能。

- 连续比较电源电压(VDD) 和检测电压(VLVI), 并且当 VDD 下降低于 VLVI 时, 会产生一个内部中断信号或内部复位信号。
- 用于检测电源电压的电平可通过软件更改(分为两个步骤)。
- 可由软件选择信号产生类型: 中断信号或复位信号
- 可在 STOP 模式下操作。

如果电压检测电路用于产生复位信号,那么当复位信号产生时,RESF 寄存器的 RESF.LVIRF 位应设置为 1。需要了解的详细内容,可参见 **22.2 复位源检测寄存器**。

### 24.2 配置

低压检测器的框图显示如下。




图 24-1. 低压检测电路框图

## 24.3 寄存器

低电压检测电路由以下寄存器进行控制。

- 低压检测寄存器 (LVIM)
- 低电压检测等级选择寄存器 (LVIS)

### (1) 低电压检测寄存器(LVIM)

LVIM 寄存器是一种特殊的寄存器。它只能由特别序列组合进行写入(见 **3.4.7 特殊寄存器**)。 LVIM 寄存器用作允许或禁止低电压检测设置,并且设置低电压检测电路的操作模式。 该寄存器可进行 8 位或 1 位读写。然而,LVIF 位为只读。

复位周	后: <b>注 1</b>	R/W	地址: FFF	FF890H				
	<7>	6	5	4	3	2	<1>	<0>
LVIM	LVION	0	0	0	0	0	LVIMD	LVIF

LVION	低电压检测操作允许或禁止
0	禁止操作
1	允许操作

LVIMD	低电压检测操作模式选择			
0	当电源电压下降低于检测电压值时,产生中断请求信号 INTLVI。			
1	当电源电压下降低于检测电压值时,产生内部复位信号 LVIRES。			

LVIF <sup>2</sup>	低电压检测标志
0	当供电电压 > 检测电压,或当禁止操作时
1	所连接供电电源的供电电压 <检测电压

注 1. 由低电压检测引起的复位: 82H 由其他复位源引起的复位: 00H

2. 当 LVION 位= 1 和 LVIMD 位=0 时,LVIF 标志的值作为中断请求信号 INTLVI 输出。

注意事项 1. 当 LVION 和 LVIMD 设置为 1 时,低电压检测电路不能停止,直到有低电压检测以外的 其他复位请求产生为止。

- 2. 当 LVION 设置为 1 时,LVI 电路中的比较器便开始操作。从设置 LVION =1 到 LVIF 位 确定电压,等待 0.2 ms 或通过软件等待更长一些时间。
- 3. 一定要把 6 至 2 位清为"0"。

## (2) 低电压检测电平选择寄存器(LVIS)

LVIS 寄存器用于选择低电压检测等级。 该寄存器可进行 8 位或 1 位读写。

复位后: **注** R/W 地址: FFFFF891H

7 6 5 4 3 2 1 0 LVIS 0 0 0 0 0 0 0 LVIS0

 LVIS0
 检测等级

 0
 3.0 V ±0.15 V

 1
 2.85 V ±0.15 V (禁止设定)

注 由低电压检测引起的复位:保留 由其他复位源引起的复位: 00H

EXEMPTION OF THE PROPERTY OF T

注意事项 1. 当 LVION 和 LVIMD 设置为 1 后,不能对该寄存器进行写入操作,直到有低电压检测以外的其他复位请求产生为止。

2. 一定要把 7 至 1 位清为"0"。

### (3) 内部 RAM 数据状态寄存器 (RAMS)

RAMS 寄存器是一种特殊的寄存器。它只能由特别序列组合进行写入(见 3.4.7 特殊寄存器)。

该寄存器是一个标志寄存器,用于表示内部 RAM 是否有效。

该寄存器可进行8位或1位读写。

RAMF 位的复位/清零条件如下所示。

• 复位条件: 检测电压低于指定检测等级

由指令进行复位设置

由 WDT2 和 CLM 产生复位信号

当 RAM 被进入时产生复位信号

当内部 RAM 被进入时,通过 RESET 管脚产生复位信号。

• 清零条件: 以指定的次序进行写 0

复位后: 01H <sup>±</sup> R/W 地址: FFFFF892H

7 6 5 4 3 2 1 <0>
RAMS 0 0 0 0 0 0 0 RAMF

 RAMF
 内部 RAM 数据有效/无效

 0
 有效

 1
 无效

注 由 RESET 管脚输入(仅用于 RAM 进入),看门狗计时器 2 溢出或时钟监视器产生的复位信号 后该寄存器被设为 01H。在由其他源复位后,此时的寄存器值被保留。

## 24.4 操作

低电压检测电路是产生中断信号(INTLVI)还是产生内部复位信号,取决于 LVIM.VIMD 位的设置情况。下面具体描述了如何指定每一种操作,同时也给出了相应的时序图。

### 24.4.1 用于产生内部复位信号

- <启动操作>
- <1> 屏蔽 LVI 中断。
- <2> 通过 LVIS.LVIS0 位选择检测电压。
- <3> 设置 LVIM.LVION 位为 1(允许操作)。
- <4> 插入 0.2 ms (最大)等待周期或通过软件插入更长时间等待周期。
- <5> 通过 LVIM.LVIF 位,检测供电电压是否大于检测电压。
- <6> 设置 LVIMD 位为 1 (用于产生一个内部复位信号)。

注意事项 当 LVIMD 设置为 1 时,寄存器 LVIM 和 LVIS 内容不能改变,直到有低电压检测 LVI 以外的其他复位请求产生为止。





图 24-2. 低电压检测电路操作时序 (LVIMD 位 = 1)


# 24.4.2 用于产生中断信号

- <启动操作>
- <1> 屏蔽 LVI 中断。
- <2> 通过 LVIS.LVIS0 位选择检测电压。
- <3> 设置 LVIM.LVION 位为 1(允许操作)。
- <4> 插入 0.2 ms (最大)等待周期或通过软件插入更长时间等待周期。
- <5> 通过 LVIM.LVIF 位,检测供电电压是否大于检测电压。
- <6> LVI 中断请求标志清零。
- <7> LVI 中断屏蔽解除。

### <停止操作>

将 LVION 位清零。





# 24.5 RAM 保持电压检测操作

比较供电电压和检测电压值。当供电电压降到检测电压以下时(包括无电源供电情况), RAMS.RAMF 位设置为 1。





图 24-4. RAM 保持电压检测功能操作时序

## 24.6 仿真功能

当使用在线仿真器时,可以通过操作调试器上的 PEMU1 寄存器,实现对 RAM 保持标志位(RAMS.RAMF 位)操作的 伪控制和仿真。

该功能只在仿真模式下有效。在通常模式下有效。

## (1) 外围仿真寄存器 1 (PEMU1)



## 注意事项 该位不会自动清除。

### [使用方法]

当使用在线仿真器时,对 RAMF 的伪仿真可以通过重写调试器上的该寄存器来实现。

- <1> CPU 暂停(CPU 操作停止)
- <2> 通过使用寄存器写命令将 EVARAMIN 位设置为 1。
  通过设置 EVARAMIN 位为 1,将硬件上的 EVARAMIN 位设置为 1(内部 RAM 数据有效)。
- <3> 再次通过使用寄存器写命令将 EVARAMIN 位清零。 除非执行了该操作(将 EVARAMIN 位清零),否则,RAMF 不可能通过 CPU 操作指令清零。
- <4> 运行 CPU 并 重新开始仿真。


# 第25章 稳压器

# 25.1 功能

V850ES/JJ2集成了一个稳压器以降低功耗和噪音。

该稳压器为振荡器和内部逻辑电路(A/D 转换器, D/A 转换器以及输出缓冲器除外)提供一低跃变电源供电电压 VDD。 其输出电压设置为 2.5 V (典型值)。

图 25-1. 稳压器




# 25.2 操作

这种产品稳压器可以运行在任何模式下(通常操作模式、HALT模式、IDLE1模式、IDLE2模式、STOP模式或在复位期间)。

确保在 REGC 管脚连接一个电容(4.7μF(推荐值))以稳定稳压器的输出电压。

下图所示为稳压器引脚连接方法图

图 25-2. REGC 引脚连接



# 第 26 章 闪存

#### V850ES/JJ2 加入了闪存。

μPD70F3720: 128 KB 闪存
 μPD70F3721: 256 KB 闪存
 μPD70F3722: 384 KB 闪存
 μPD70F3723: 512 KB 闪存
 μPD70F3724: 640 KB 闪存

闪存形式为开发环境和大量生产应用提供了以下优点。

- 〇 用于在 V850ES/JJ2 焊接到目标系统上之后更改软件。
- 用于在开始大量生产时的数据调整。
- 用于根据各种型号小型生产中的规格区分软件。
- 便于库存管理。
- ○用于在装运之后更新软件。

# 26.1 功能


- 4-字节/1-时钟访问 (取指令时)
- 容量: 640/512/384/256/128 KB
- 写电压:单电源擦/写
- 〇 重写方法
  - 经过串口通过专用闪存编程器重写(主存储器/扩展存储器编程)
  - 通过用户程序重写闪存(自编程)
- 支持闪存写禁用功能(安全功能)
- 通过使用引导交换功能的自编程安全重写整个闪存区
- 自编程期间可以确认中断。

#### 26.2 存储器配置

V850ES/JJ2 内部闪存区划分成 16、14、12、10 或 8 个块,而且可以按块单元进行编程/擦除。所有块也可以同时被擦除。

当使用引导交换功能时,分配在块 0 至 1 地址的物理内存由分配在块 2 至 3 地址的物理内存替换。 有关引导交换功能的详细信息,请参阅 **26.5 通过自编程复写。** 

图 26-1. 闪存映射



# 26.3 功能概述

V850ES/JJ2 的内部闪存可以使用专用闪存编程器的复写功能进行复写,而不管 V850ES/JJ2 是否已经安装在目标系统上(离板/在板编程)。

另外,还支持禁止将用户程序写入内部闪存的安全功能,以便未授权人不能改变程序。

使用用户程序的重写功能(自编程)对于假定目标系统生产/装运之后改变程序的应用程序比较理想。还支持安全地重写整个闪存区的引导交换功能。另外,自编程期间支持中断服务,以便在各种情况下可以重写闪存,例如在与外部装置连接时。

表 26-1. 重写方法

重写方法	功能概述	运行模式
主存储器编程	闪存可以在装置安装在目标系统上之后使用专用闪存编程器重写。	闪存编程模式
扩展存储器编程	闪存可以在装置安装在目标系统上之前使用专用闪存编程器和专用编程 适配板(FA 系列)重写。	
自编程	闪存可以通过执行经过扩展存储器/主存储器编程已经提前写入存储器的用户程序 重写。(自编程期间,不能从内部闪存区获取指令或对内部闪存区进行数据访问。因此,重写程序必须提前传输到内部 RAM 或外部存储器。)	正常操作模式

**备注** FA 系列是 Naito Densei Machida Mfg.的产品。

表 26-2. 基本功能

功能	功能概述	支持(√: 支持	寺, <b>x</b> : 不支持)
		主存储器/扩展存储器编程	自编程
块擦除	擦除指定存储器块的内容。	√	√
芯片擦除	立即擦除整个存储区的内容。	√	×
写入	写入指定地址,并进行校验检查以查看写 电平是否安全。	V	V
校验/检查和	将从闪存中读出的数据与从闪存编程器中 传输的数据进行比较。	V	× (可以由用户程序读取)
空检查	检查整个存储器的擦除状态。	√	√
安全设置	可以禁止使用块擦除命令,芯片擦除命令,编程命令和读命令。	V	× (仅在设置从可用变成禁用时 支持)

<R>

下表列出了安全功能。装运之后默认启用块擦除命令禁用,芯片擦除命令禁用和编程命令禁用,而且通过离板/在板编程的复写可以设置安全性。每种安全功能可以结合其他安全功能同时使用。

# <R>

# 表 26-3. 安全功能

功能	功能概述
块擦除命令禁用	禁止对所有块执行块擦除命令。可以通过执行芯片擦除命令初始化禁用设置。
芯片擦除命令禁用	禁止对所有块执行块擦除和芯片擦除命令。一旦设置禁用,则因为不能执行芯片擦除命令,所以所有禁用设置不能初始化。
编程命令禁用	禁止对所有块执行程序和块擦除命令。可以通过执行芯片擦除命令初始化禁用设置。
读命令禁用	不支持(永久性禁止)。
引导区 重写禁用	不支持。

<R>

表 26-4. 安全设置

功能	设置每个安全功 (√: 可执行, ›	有关安全设置的注释		
切形	主存储器/ 扩展存储器编程	自编程	主存储器/ 扩展存储器编程 自编程	
块擦除命令禁 用	央擦除命令:× 央擦除命令:√ 编程命令:√ 读命令:√	块擦除(FlashBlockErase): √ 芯片擦除:- 写 (FlashWordWrite):√ 读(FlashWordRead): √	可以通过芯片擦 除命令初始化禁 用设置。	仅在设置从启用 变为禁用时支持
芯片擦除命令 禁用	央擦除命令:× 芯片擦除命令:× 编程命令:√ <sup>推</sup> 读命令:√	块擦除(FlashBlockErase): √ 芯片擦除:- 写 (FlashWordWrite):√ 读(FlashWordRead): √	不能初始化禁用 设置。	
编程命令禁用	央擦除命令:× 央擦除命令:√ 编程命令: × 读命令: √	块擦除(FlashBlockErase): √ 芯片擦除:- 写 (FlashWordWrite):√ 读(FlashWordRead): √	可以通过芯片擦 除命令初始化禁 用设置。	

注 在这种情况下,因为擦除命令无效,所以不能写入不同于已经写入闪存中数据的数据。


# 26.4 由专用闪存编程器重写

闪存可以 V850ES/JJ2 安装在目标系统上之后(在板编程)使用专用闪存编程器复写。闪存还可以在装置安装在目标系统上之前(扩展存储器编程) 使用专用程序适配器 (FA 系列)重写。

#### 26.4.1 编程环境

以下给出了将程序写入 V850ES/JJ2 的闪存所需的环境。

#### 图 26-2.将程序写入闪存所需的环境



需要主机控制专用闪存编程器。

UARTAO, CSIBO 或 CSIB3 用于专用闪存编程器与 V850ES/JJ2 之间的接口以执行写、擦除等操作。 需要用于离板写入的专用程序适配器 (FA 系列)。

- FA-70F3724GJ-UEN-MX (已布线)
- FA-144GJ-UEN-A (没有布线: 不需要布线)

备注 FA 系列是 Naito Densei Machida Mfg.的产品。

# 26.4.2 通信模式


在专用闪存编程器与 V850ES/JJ2 之间的通信使用 V850ES/JJ2 的 UARTA0, CSIB0 或 CSIB3 通过串口通信进行。

#### (1) UARTA0

<R>

传输速率: 9,600、19200、31250、38400、76800、153600 bps (不支持 57600、115200、和 128000 bps。)


图 26-3. 与专用闪存编程器 (UARTA0)的通信



#### (2) CSIB0, CSIB3

串行时钟脉冲: 2.4 kHz 至 2.5 MHz (MSB)

图 26-4. 与专用闪存编程器 (CSIB0, CSIB3)的通信




763

#### (3) CSIB0 + HS, CSIB3 + HS

串行时钟脉冲: 2.4 kHz 至 2.5 MHz (首先 MSB)

图 26-5. 与专用闪存编程器 (CSIB0 + HS, CSIB3 + HS)的通信



专用闪存编程器输出传输时钟脉冲且 V850ES/JJ2 作为从设备操作。

当 PG-FP4 用作专用闪存编程器时,产生 V850ES/JJ2 的以下信号。有关详细信息,请参阅 **PG-FP4 用户手册** (U15260E)。

表 26-5. 专用闪存编程器 (PG-FP4)的信号连接

		PG-FP4	V850ES/JJ2		连接的处理	
信号名称	I/O	管脚 功能	管脚名称	UARTA0	CSIB0, CSIB3	CSIB0 + HS, CSIB3 + HS
FLMD0	输出	写启用/禁用	FLMD0	0	0	0
FLMD1	输出	写启用/禁用	FLMD1	<b>○</b> 推 1	◎推 1	<b>○注 1</b>
VDD	_	VDD 电压产生/电压监视器	V <sub>DD</sub>	0	0	0
GND	_	接地	Vss	0	0	0
CLK	输出	时钟输出到 V850ES/JJ2	X1、X2	× <sup>2 2</sup>	× <sup>2 2</sup>	× <sup>往 2</sup>
RESET	输出	复位信号	RESET	0	0	0
SI/RxD	输入	接收信号	SOB0、SOB3/ TXDA0	0	0	0
SO/TxD	输出	发送信号	SIB0、SIB3/ RXDA0	0	0	0
SCK	输出	传输时钟脉冲	SCKB0 SCKB3	×	0	0
HS	输入	用于 CSIB0 + HS, CSIB3 + HS 通信的信号交换信号	PCM0	×	×	0

- 注 1. 如图 26-6 所示连接这些管脚,或在板上通过下拉电阻连接至 GND。
  - 2. 时钟脉冲不能通过闪存编程器的 CLK 管脚提供。在板上创建振荡器并提供时钟脉冲

#### **备注** ◎:必须连接。

x:不一定连接。

表 26-6. 闪存写入适配器布线,用于 V850ES/JJ2(FA-144GJ-UEN-A) (1/2)

闪存编	程器 (P	G-FP4)连接管脚	FA 板上	当使用 CSIB0+ H	IS时	当使用 CSIB0	时	当使用 UARTA0	时
信号名称	I/O	管脚 功能	的管脚 名称	管脚名称	管脚 编号	管脚名称	管脚 编号	管脚名称	管脚 编号
SI/RxD	输入	接收信号	SI	P41/SOB0/SCL01	23	P41/SOB0/SCL0 1	23	P30/TXDA0/SOB 4	25
SO/TxD	输出	发送信号	SO	P40/SIB0/SDA01	22	P40/SIB0/SDA01	22	P31/RXDA0/INTP 7/SIB4	26
SCK	输出	传输时钟脉冲	SCK	P42/SCKB0	24	P42/SCKB0	24	不必要	=
CLK	输出	时钟到	X1	不必要	_	不必要	_	不必要	-
		V850ES/JJ2	X2	不必要	_	不必要	_	不必要	-
/RESET	输出	复位信号	/RESET	RESET	14	RESET	14	RESET	14
FLMD0	输出	写电压	FLMD0	FLMD0	8	FLMD0	8	FLMD0	8
FLMD1	输出	写电压	FLMD1	PDL5/AD5/FLMD1	110	PDL5/AD5/FLM D1	110	PDL5/AD5/FLMD 1	110
HS	输入	用于 CSI0 + HS 通信的交换信号	RESER VE/HS	PCM0/WAIT	85	不必要	-	不必要	_
VDD	-	VDD 电压产生/	VDD	V <sub>DD</sub>	9	V <sub>DD</sub>	9	V <sub>DD</sub>	9
		电压监视器		BV <sub>DD</sub>	104	BV <sub>DD</sub>	104	BV <sub>DD</sub>	104
				BV <sub>DD</sub>	34	BV <sub>DD</sub>	34	BV <sub>DD</sub>	34
				AV <sub>REF0</sub>	1	AV <sub>REF0</sub>	1	AV <sub>REF0</sub>	1
				AVREF1	5	AV <sub>REF1</sub>	5	AV <sub>REF1</sub>	5
GND	-	接地	GND	Vss	11	Vss	11	Vss	11
				AVss	2	AVss	2	AVss	2
				BVss	103	BVss	103	BVss	103
				EVss	33	EVss	33	EVss	33

注意事项 1. 确保将 REGC 管脚通过  $4.7\mu F$  的电容连接到 GND。

2. 时钟脉冲不能从闪存编程器的 CLK 管脚提供。在板上创建振荡器并由振荡器提供时钟脉冲。


表 26-6. 闪存写入适配器布线,用于 V850ES/JJ2(FA-144GJ-UEN-A) (2/2)

闪存编程器 (PG-FP4)连接管脚		PG-FP4)连接管脚	FA 板上的管脚	当使用 CSIB3+ HS 时		当使用 CSIB3 时	
信号名 称	I/O	管脚 功能	名称	管脚名称	管脚 编号	管脚名称	管脚 编号
SI/RxD	输入	接收信号	SI	P911/A11/SOB3	72	P911/A11/SOB3	72
SO/TxD	输出	发送信号	so	P910/A10/SIB3	71	P910/A10/SIB3	71
SCK	输出	传输时钟脉冲	SCK	P912/A12/SCKB3	73	P912/A12/SCKB3	73
CLK	输出	时钟到 V850ES/JJ2	X1	不必要	-	不必要	_
			X2	不必要	-	不必要	_
/RESET	输出	复位信号	/RESET	RESET	14	RESET	14
FLMD0	输出	写电压	FLMD0	FLMD0	8	FLMD0	8
FLMD1	输出	写电压	FLMD1	PDL5/AD5/FLMD1	110	PDL5/AD5/FLMD1	110
HS	输入	用于 CSI0 + HS 通 信的交换信号	RESERVE/HS	PCM0/WAIT	85	不必要	-
VDD	=	VDD 电压产生/	VDD	V <sub>DD</sub>	9	V <sub>DD</sub>	9
		电压监视器		BVDD	104	BVDD	104
				BV <sub>DD</sub>	34	BV <sub>DD</sub>	34
				AV <sub>REF0</sub>	1	AV <sub>REF0</sub>	1
				AVREF1	5	AV <sub>REF1</sub>	5
GND	_	接地	GND	Vss	11	Vss	11
				AVss	2	AVss	2
				BVss	103	BVss	103
				EVss	33	EVss	33

# 注意事项 1. 确保将 REGC 管脚通过 $4.7\mu F$ 的电容连接到 GND。

2. 时钟脉冲不能从闪存编程器的 CLK 管脚提供。在板上创建振荡器并由振荡器提供时钟脉冲。


图 26-6. V850ES/JJ2 闪存写入适配器(FA-144GJ-UEN-A)的配线示例 (在 CSIB0 + HS 模式下) (1/2)



# 图 26-6. V850ES/JJ2 闪存写入适配器(FA-144GJ-UEN-A)的配线示例 (在 CSIB0 + HS 模式下) (2/2)

- 注 1. 如下所示连接 FLMD1 管脚或通过下拉电阻将其连接至板上的 GND 端口。
  - 2. 使用 CSIB3 时使用的管脚。
  - 3. 通过在闪存写入适配器上创建振荡器(如虚线所示)来提供时钟脉冲。此处为振动器的示例。

# 示例



4. 使用 UARTAO 时使用的管脚。

# 注意事项 严禁将高电平输入到 DRST 管脚。


**备注** 1. 根据未使用管脚流程来处理未显示的管脚 (请参阅 2.3 管脚 I/O 电路类型,I/O 缓冲器电源和未使用管脚的处理)。

2. 该适配器用于 144 管脚,塑料 LQFP 封装。

# 26.4.3 闪存控制

下图给出了操作闪存的过程。

图 26-7. 操作闪存的过程




# 26.4.4 选择通信模式

在 V850ES/JJ2 中, 切换至闪存编程模式之后, 通过将脉冲 (最大 12 个脉冲) 输入至 FLMD0 管脚进行通信模式选择。FLMD0 脉冲由专用闪存编程器产生。

下图给出了脉冲数与通信模式之间的关系。

图 26-8. 选择通信模式



注 时钟脉冲数如下取决于通信模式。


FLMD0 脉冲	通信模式	备注
0	UARTA0	通信速率: 9,600 bps (复位之后),首先从 LSB 开始
8	CSIB0	V850ES/JJ2 进行从操作,首先从 MSB 开始
9	CSIB3	V850ES/JJ2 进行从操作,首先从 MSB 开始
11	CSIB0 + HS	V850ES/JJ2 进行从操作,首先从 MSB 开始
12	CSIB3 + HS	V850ES/JJ2 进行从操作,首先从 MSB 开始
其他	RFU	禁止设置

注意事项 选择 UARTAO 时,在接收 FLMDO 脉冲之后,接收时钟脉冲根据从专用闪存编程器发出的复位命令计算。

# 26.4.5 通信命令

V850ES/JJ2 通过命令与专用闪存编程器通信。从专用闪存编程器发送到 V850ES/JJ2 的信号称作"命令"。这些从 V850ES/JJ2 发送到专用闪存编程器的响应信号称作"响应命令"。

图 26-9. 通信命令



下表给出了 V850ES/JJ2 中用于闪存控制的命令。所有这些命令从专用闪存编程器发出,且 V850ES/JJ2 执行对应于这些命令的处理操作。

表 26-7. 闪存 控制命令

种类	命令名称		支持		功能
		CSIB0、 CSIB3	CSIB0 + HS CSIB3 + HS	UARTA0	
空检查	块空检查命令	√	√	√	如果已经恰当擦除指定块中的存储器内容,则 进行检查。
擦除	芯片擦除命令	√	√	√	擦除整个存储器.
	块擦除命令	√	√	√	擦除指定块的存储器内容。
写入	编程命令	√	√	√	写入指定地址范围并执行内容校验检查。
校验	校验命令	√	√	√	将指定地址范围内的存储器内容与从闪存编程 器传输的数据进行比较。
	检查和命令	√	√	√	读取 指定地址范围中的检查和。
系统设置,控制	硅签名命令	√	√	√	读取硅签名信息。
	安全设置命令	√	√	√	禁用芯片擦除命令, 块擦除命令和编程命令。

#### 26.4.6 管脚连接

执行主存储器写操作时,将连接器安装在连接至专用闪存编程器的目标系统。同样,结合板上的功能从正常运行模式切换至闪存编程模式。


在闪存编程模式下,所有未用于闪存编程的管脚变成与复位之后相同的状态。因此,在外部装置不知道复位之后的当时状态时需要管脚操作。

# (1) FLMD0 管脚

在正常运行模式下,将 Vss 电平的电压输入到 FLMD0 管脚。在闪存编程模式下,将 Vbb 电平的写电压输入到 FLMD0 管脚。

因为在自编程模式下 FLMD0 管脚充当写保护管脚,所以在写入闪存之前,VDD 电平的电压必须通过端口控制等提供到 FLMD0 管脚。有关详细信息,请参阅 **26.5.5 (1)** FLMD0 管脚。

图 26-10. FLMD0 管脚连接示例



# (2) FLMD1 管脚

将 0 V 输入到 FLMD0 管脚时,LMD1 管脚不起作用。当将  $V_{DD}$  提供到 FLMD0 管脚时,进入闪存编程模式,因此必须将 0 V 输入到 FLMD1 管脚。下图给出了 FLMD1 管脚连接的示例。

图 26-11. FLMD1 管脚连接示例




表 26-8. 释放复位功能时,FLMD0 与 FLMD1 管脚和运行模式之间的关系

FLMD0	FLMD1	运行模式
0	不关心	正常操作模式
V <sub>DD</sub>	0	闪存编程模式
V <sub>DD</sub>	V <sub>DD</sub>	禁止设置

# (3) 串口管脚

下表给出了每个串口使用的管脚。

表 26-9. 串口使用的管脚


串口	使用的管脚
UARTA0	TXDA0、RXDA0
CSIB0	SOB0、SIB0、SCKB0
CSIB3	SOB3、SIB3、SCKB3
CSIB0 + HS	SOB0、SIB0、SCKB0、PCM0
CSIB3 + HS	SOB3、SIB3、SCKB3、PCM0

将专用闪存编程器连接到已经连接到其他板上装置的串口管脚 时,小心以避免信号冲突和其他装置故障。

#### (a) 信号冲突

将专用闪存编程器 (输出) 连接到已经连接到其他装置(输出) 的串口管脚 (输入)时,出现信号冲突。要避免信号冲突,请隔离到其他装置的连接或将其他装置设定为输出高电阻状态。


图 26-12. 信号冲突串口(输入管脚)



# (b) 其他装置故障

专用闪存编程器 (输出或输入) 连接到已经连接到其他装置(输出) 的串口管脚(输入或输出)时,信号输出到其他装置,导致装置故障。要避免这种情况,请隔离到其他装置的连接。

图 26-13. 其他装置故障




#### (4) RESET 管脚

专用闪存编程器的复位信号连接到已连接至板上复位信号生成器的 RESET 管脚 RESET 时,出现信号冲突。要避免信号冲突,请隔离到复位信号生成器的连接。

在闪存编程模式下从用户系统输入复位信号时,不能正确执行编程操作。因此,不输入来自专用闪存编程器的复位信号之外的信号。

图 26-14. 信号冲突 (RESET 管脚)



# (5) 端口管脚(包括 NMI)

系统切换到闪存编程模式下时,所有未用于闪存编程的管脚处于与刚复位之后相同的状态。如果连接到每个端口的外部装置不能识别刚复位后的端口状态,则管脚需要进行适当的操作,例如通过电阻连接到 Voo 或通过电阻连接到 Vss。

#### (6) 其他信号管脚

以和正常运行模式下相同的状态连接 X1、X2、XT1、XT2 和 REGC。 闪存编程期间,将低电平输入到 DRST 管脚或将管脚保持断开。严禁输入高电平。

#### (7) 电源


提供与正常运行模式下相同的功率 (VDD、Vss、EVDD、EVss、BVss、BVss、AVREF0、AVREF1、AVss)。

# 26.5 通过自编程重写

# 26.5.1 功能

V850ES/JJ2 支持闪存宏服务,其允用户程序自己重写内部闪存。通过使用此接口和用于重写自编程库,其具有用户应用程序的闪存,可以通过提前传输到内部 RAM 或外部存储器的用户应用程序重写闪存。从而,可以升级用户程序且在该领域中可以复写常量数据。

图 26-15. 自编程概念



#### 26.5.2 功能

# (1) 安全自编程 (引导交换功能)

V850ES/JJ2 支持引导交换功能,其可以将块 0 至 1 的实际存储器与块 2 至 3 的实际存储器交换。 通过将启动程序提前写入块 2 至 3 并接着互换管脚实际存储器,因为正确的用户程序始终存处于块 0 至 1 中,所以即使在重写期间出现电源故障,也可以安全地重写整个区。

块 15 块 15 块 15 块5 块5 引导交换 块5 块 4 块 4 块 4 块 3 块3 块3 块 2 复写块2和块3 块2 块 2 块 1 块 1 块 1 块 0 块0 块 0

图 26-16. 重写整个存储区(引导交换)

#### (2) 中断支持


自编程期间不能从闪存获取指令。从而,即使发生中断,也不能使用写入删除的用户句柄。 通过 V850ES/JJ2, 用户处理者可通过使用库功能注册进入 RAM 区域,因此可通过内部 RAM 或外部内存执行来 进行中断服务。

# 26.5.3 标准自编程流程

通过闪存自编程重写闪存的整个处理过程如下所示。

#### <R>

# 图 26-17. 标准自编程流程



# 26.5.4 闪存功能

表 26-10. 闪存功能表

函数名称	概述	支持
FlashEnv	闪存控制宏的初始化	<b>V</b>
FlashBlockErase	仅擦除特定的一个块	<b>V</b>
FlashWordWrite	从指定地址写入	<b>V</b>
FlashBlockIVerify	对特定的一个块进行内部验证	<b>V</b>
FlashBlockBlankCheck	对特定的一个块进行空位检查	<b>V</b>
FlashFLMDCheck	检查 FLMD 管脚	$\sqrt{}$
FlashStatusCheck	在快速指定之前检查运行状态	$\sqrt{}$
FlashGetInfo	读取闪存信息	<b>V</b>
FlashSetInfo	设定闪存信息	<b>V</b>
FlashBootSwap	交换引导区	<b>V</b>
闪存设定用户管理者	用户中断管理者注册功能	V


# 26.5.5 管脚处理过程

# (1) FLMD0 管脚

释放复位功能时,FLMD0 管脚用于设定运行模式且用于在自重写期间使闪存免于写入。从而释放复位功能时,需要将施加到 FLMD0 管脚的电压保持在 0 V 且执行正常操作。在自编程模式周期期间,重写存储器之前,还需要将 VDD 电平的电压通过端口控制施加到 FLMD0 管脚。

完成自编程之后,FLMD0管脚上的电压必须返回到0V。

图 26-18. 模式改变时序



# 26.5.6 使用的内部资源

下表列出了自编程使用的内部资源。这些内部资源还可以自由地用于自编程以外的目的。

# 表 26-11. 使用的内部资源

资源名称	说明			
进入 RAM 区域 (124 字节 内部 RAM/外部 RAM 二者取一)	用于闪存宏服务的例程和参数存放在此区域。整个程序和默认参数通过调用库初始 化功能进行拷贝。			
堆栈区域(用户堆栈+300字节)	由用户使用的堆栈的扩展由库使用 (可以用于内部 RAM 和外部 RAM)。			
库代码(1900 字节)	库的程序实体(可以用于操作闪存块以外的任何位置)。			
应用程序	作为用户应用执行。 调用闪存功能。			
可屏蔽中断	可以用于用户应用程序执行状态或自编程状态。为了在自编程状态下使用该中断,中断服务起始地址必须先由注册功能进行注册。			
NMI 中断	可以用于用户应用程序执行状态或自编程状态。为了在自编程状态下使用该中断,中断服务起始地址必须先由注册功能进行注册。			

# 第 27 章 片上调试功能

V850ES/JJ2 片上调试功能可以由下列两种方法实现。

# • 使用 DCU (调试控制单元)

片上调试功能是通过 V850ES/JJ2 中的片上 DCU 实现的,通过使用 DRST, DCK, DMS, DDI 和 DDO 管脚作为调试接口管脚。

# • 不使用 DCU

片上调试功能是通过 MINICUBE2 实现的,或用与之相类似的用户源来取代 DCU。

下表显示了两个片上调试功能的特征。

表 27-1. 片上调试功能的特征

		使用 DCU 调试	不使用 DCU 调试		
调试接口管脚		DRST、DCK、DMS、DDI、DDO	<ul> <li>当使用 UARTA0 时 RXD0, TXD0</li> <li>当使用 CSIB0 时 SIB0、SOB0、SCKB0、 HS (PCM0)</li> <li>当使用 CSIB3 时 SIB3、SOB3、SCKB3、 HS (PCM0)</li> </ul>		
用户源的获得		不需要	需要		
硬件断点功能		2 点	2 点		
お供此去古松	内部 ROM 区域	4 点	4 点		
软件断点功能 内部 RAM 区域		2000 点	2000 点		
实时 RAM 监视器	器功能 <sup>推1</sup>	可获得	可获得		
动态存储器修改	功能 (DMM 功能) <sup>推2</sup>	可获得	可获得		
屏蔽功能		复位, NMI, INTWDT2, HLDRQ, WAIT	RESET 管脚		
ROM 安全功能		10 字节 ID 代码验证	10 字节 ID 代码验证		
硬件使用		MINICUBE®, etc.	MINICUBE2 等		
跟踪功能		不支持。	不支持。		
调试中断接口功能 (DBINT)		不支持。	不支持。		

注


- 1. 这是一项在程序执行中,用于读出存储内容的功能。
- 2. 这是一项在程序执行中,用于复写 RAM 内容的功能。

# 27.1 使用 DCU 调试

通过使用调试接口管脚(DRST、DCK、DMS、DDI、和 DDO)连接到片上调试仿真器(MINICUBE)可对程序进行调试。

#### 27.1.1 连接电路示例

图 27-1 电路连接示例 当调试接口管脚被用于通信接口时



# 27.1.2 接口信号

接口信号如下所述。

#### (1) DRST

这是片上调试单元的复位输入信号。这是一个负逻辑信号,用于非同步初始化调试控制单元。 在启动集成调试器之后,当 MINICUBE 检测到目标系统的 Voo 时会升高 DRST 信号并启动产品的片上调试单元。

DRST 信号处于高时,在 CPU 中也会产生复位信号。

当通过启动集成调试器而开始调试时,始终会产生 CPU 复位。

#### (2) DCK

这是一个时钟输入信号。它提供来自 MINICUBE 的 20 兆赫兹时钟。在片上调试单元,在 DCK 信号的上升沿对 DMS 和 DDI 信号采样,且在其下降沿输出数据 DDO。

#### (3) DMS

这是传输模式选择信号。调试单元中的传输状态随 DMS 信号的电平改变而改变。

#### (4) DDI

这是数据输入信号。在 DCK 的上升沿处在片上调试单元中对信号采样。

#### (5) DDO

这是数据输出信号。在 DCK 的下降沿处从片上调试单元输出信号。

#### (6) BVDD

这个信号用于检测目标系统的 VDD。如果从目标系统未探测到 VDD,则来自 MINICUBE 的信号(DRST, DCK, DMS, DDI, FLMD0,和 RESET)输出进入高阻抗状态。

# (7) FLMD0

闪存自编程功能用于将数据经过集成调试器下载到闪存。在闪存自编程期间,FLMD0 管脚必须保持高电平。另外,将下拉电阻连接到 FLMD0 管脚。

FLMD0 管脚可以用以下两种方法的任一种来控制。

#### <1> 从 MINICUBE 进行控制

将 MINICUBE 的 FLMD0 信号连接到 FLMD0 管脚上。

在正常模式下,MINICUBE 不驱动任何元件(高阻抗状态)。

在中断期间,执行集成调试器的下载功能时,MINICUBE 使 FLMD0 管脚上升到高电平。

#### <2> 要从端口控制

请将装置的任一个端口连接到 FLMD0 管脚。

可以使用与用于程序实现闪存自编程功能的一个端口相同的端口。

在集成调试器控制台上,进行设定以在执行下载功能之前将该端口管脚上升到高电平或在执行下载功能之后使该端口管脚电平下降。

需要了解详细信息,请参考 ID850QB 版本。3.10 集成调试器操作用户手册 (U17435E).

#### (8) RESET

这是系统复位输入管脚。如果通过用户编程设定 OCDM 寄存器的 OCDM0 位值使 DRST 管脚无效,则不进行片上调试。因此,复位受 MINICUBE 的影响,使用 RESET 管脚,使 DRST 管脚无效(初始化)。

# 27.1.3 屏蔽功能

复位, NMI, INTWDT2, WAIT 和 HLDRQ 信号可被屏蔽。

以下描述了调试器(ID850QB)的屏蔽功能和 V850ES/JJ2 与之对应的功能。

表 27-2. 屏蔽功能

ID850QB 的屏蔽功能	V850ES/JJ2 的相关功能
NMIO	NMI 引脚输入
NMI2	产生不可屏蔽中断请求信号(INTWDT2)
STOP	-
HOLD	HLDRQ 管脚输入
RESET	由 RESET 管脚输入产生的复位信号,低压检测器,时钟监视器或看门狗计时器 2(WDT2)溢出
WAIT	WAIT 管脚输入

# 27.1.4 寄存器

# (1) 片上调试模式寄存器(OCDM)

OCDM 寄存器用于选择正常模式或片上调试模式。此寄存器为专用寄存器,且仅可以结合特定系列写入(请参阅 **3.4.7 专用寄存器**)。

此寄存器还用于指定具有片上调试 功能的管脚用作片上调试管脚还是用作常用端口/外围功能管脚。其还可用于断开 P05/INTP2/DRST 管脚的内部下拉电阻。

OCDM 寄存器仅可以在 DRST 在管脚输入低电平时写入。

该寄存器可进行8位或1位读写。


复位中: 01H<sup>注</sup> R/W 地址: FFFFF9FCH

OCDM

7	6	5	4	3	2	1	<0>
0	0	0	0	0	0	0	OCDM0

OCDM0	工作模式
0	Selects 选择普通操作模式(其中一管脚交替作为在片上调试功能的管脚用来作为口/外围功能管脚)和断开在片上的P05/INTP2/DRST 管脚的下拉电阻.
1	当DRST 管脚是低时: 普通操作模式(其中一个管脚交替作为在片上调试功能管脚用于口/外围功能管脚) 当DRST 管脚是高时: 在片上调试模式(其中一个管脚交替作为一个在片上调试功能管脚用于 在片上调试管脚)

- 注 RESET 输入将此寄存器设定为 01H。然而,在通过 WDT2RES 信号、时钟监视器(CLM)或低压探测器 (LVI)复位之后,保留 OCDM 寄存器的值。
- 注意事项 1. 当外部复位之后,DDI、DDO、DCK 和 DMS 管脚不用作片上调试管脚而用作端口管脚时,必须 采取以下措施的一种。
  - 将 P05/INTP2/DRST 管脚输入低电平。
  - 设置 OCDM0 位。在这种情况下,请采取以下措施。 <1>将 OCDM0 位清零。
    - <2> 将 P05/INTP2/DRST 将管脚固定在低电平,直到完成<1>。
  - 2. DRST管脚有一个片上下拉电阻。此电阻在 OCDM0 标志位清零时断开。



#### 27.1.5 操作

在下表所示情况下, 使 片上调试 功能无效。

不使用此功能时,使 DRST 使管脚保持低电平,直到 OCDM.OCDMO 标志位清零。


OCDM0 标志	0	1
DRST 管脚		
L	无效	无效
Н	无效	有效

备注

L: 低电平输入

H: 高电平输入

图 27-2. 不使用片上调试 功能时的时序



#### 27.1.6 注意事项

- (1) 如果在 RUN (程序执行)期间输入复位信号,则断点功能可能出现故障。
- (2) 即使通过屏蔽功能屏蔽复位信号,如果从一个管脚输入复位信号,也可能使 I/O 缓冲器(端口管脚)复位。
- (3) 因为内部闪存上所设置的软中断点可通过使目标复位或通过看门狗计时器 2 触发的内部复位而达到暂时无效。当 硬中断或强制中断发生时,中断点再次有效,但是直到那个之前软中断不会发生。
- (4) 在屏蔽中断期间管脚复位且 CPU 和外围 I/O 不复位。如果在执行用户程序的同时,只要闪存由 DMM 写入或由 RAM 监视器功能读出,就产生管脚复位或内部复位,则可能不恰当复位 CPU 和外围 I/O。
- (5) 当满足下列(a)和(b)的情况,并且由于中断在仿真器(IECUBE®, MINICUBE) 上的操作也停止时,看门狗计时器 2 不会停止并且会产生一个复位或不可屏蔽的中断。当复位发生时,调试就中止了。
- (a) 主系统时钟或子系统时钟都可以选作看门狗定时器 2 的时钟源。
- (b) 停止内部振荡时钟(RCM.RSTOP 位 = 1)。

要避免这种情况,进行如下任意一种措施。

- 当使用仿真器时,用内部振荡时钟作为源时钟。
- 当使用仿真器时,不要停止内部振荡器。
- (6) 当满足下列(a)和(b)的情况,并且由于中断在仿真器(IECUBE, MINICUBE)上的操作也停止时,即使外围中断功能设置为"中断", TMM 也不会停止。
  - (a) 不论是 INTWT,内部振荡时钟 (fr/8),或子系统时钟都可以选作 TMM 时钟源。
  - (b) 主系统时钟被停止。

要避免这种情况,进行如下任意一种措施。


- 当使用仿真器时,主系统时钟 (fxx、fxx/2、fxx/4、fxx/64、fxx/512) 作为源时钟使用。
- 当使用仿真器时,禁止主系统时钟振荡。
- (7) 在片上调试模式下, DDO 管脚强制设定为高电平输出端。

# 27.2 不使用 DCU 调试

下列描述了如何在使用 MINICUBE2 管脚 UARTA0 (RXDA0 和 TXDA0), 管脚 CSIB0 (SIB0, SOB0, SCKB0,和 HS (PMC0)),或者管脚 CSIB3 (SIB3, SOB3, SCKB3,和 HS (PMC0))作为调试接口,而不使用 DCU 的情况下应用片上调试功能。

#### 27.2.1 电路连接示例

图 27-3 电路连接示例 当 UARTAO/CSIBO/CSIB3 被用于通信接口时



- 注 1. 把 V850ES/JJ2 的 TXDA0/SOB0/SOB3 (发送端)和目标连接器的 RXD/SI (接收端)相连,以及目标连接器的 TXD/SO (发送端)和 V850ES/JJ2 的 RXDA0/SIB0/SIB3 (接收端)相连。
  - **2.** 该管脚可以在闪存编程中用于提供来自 MINICUBE2 的时钟。要了解详细情况,请参见 **第二十六章 闪存**。
  - 3. 该管脚的复选功能可用,因为此时该管脚进入高阻抗状态时存储器在调试中断时未被写入。
  - **4.** 该连接的设计是为了确保 RESET 信号是从 N-ch 漏极开路缓冲器处输出的(输出电阻: 100Ω 或更少)。
  - 5. 被虚线围起来的电路是为闪存自编程所设计的,用于通过端口对 FLMD0 进行控制。使用端口进行输入或输出高电平。当闪存自编程没有进行时,一个用于 FLMD0 管脚的下拉电阻阻值可为 1 至 10k 欧姆 $\Omega$ 。
- **备注** 参考图 27-3 用于通信接口的 UARTAO、CSIBO 或 CSIB3 管脚。

表 27-3. V850ES/JJ2 和 MINICUBE2 之间的连线

	MINICUE	BE2 (QB-MINI2)的管脚配置	关于 CSIB0-HS		关于 CSIB3-HS		关于 UARTA0	
信号名称	I/O	管脚 功能	管脚名称	管脚 编号	管脚名称	管脚 编号	管脚名称	管脚 编号
SI/RxD	输入	管脚接收来自 V850ES/JJ2 的命令和数据	P41/SOB0	23	P911/SOB3	72	P30/TXD0	25
SO/TxD	输出	管脚发送来自 V850ES/JJ2 的命令和数据	P40/SIB0	22	P910/SIB3	71	P31/RXD0	26
SCK	输出	用于3线串行通信的时钟输出管脚	P42/SCKB0	24	P912/SCKB3	73	不需要	-
CLK*	输出	V850ES/JJ2 的时钟输出管脚	不需要 <sup>推</sup>	_	不需要 <sup>推</sup>	_	不需要 <sup>推</sup>	-
			不需要 <sup>性</sup>	_	不需要 <sup>推</sup>	=	不需要 <sup>推</sup>	-
RESET_OUT	输出	复位 V850ES/JJ2 的输出管脚	RESET	14	RESET	14	RESET	14
FLMD0	输出	设置 V850ES/JJ2 的输出管脚为调试模式或编程模式	FLMD0	8	FLMD0	8	FLMD0	8
FLMD1	输出	设置编程模式到输出管脚	PDL5/FLMD1	110	PDL5/FLMD1	110	PDL5/FLMD1	110
HS	输入	用于 CSI0 + HS 通信的信号交换信号	PCM0/WAIT	85	PCM0/WAIT	85	不需要	-
GND	-	接地	Vss	11	Vss	11	Vss	11
			AVss	2	AVss	2	AVss	2
			BVss	103	BVss	103	BVss	103
			EVss	33	EVss	33	EVss	33
RESET_IN	输入	复位目标系统的输入管脚						

注 对于 MINICUBE2, 其用作闪存编程器的时钟输出.要了解详细情况,请参见 第二十六章 闪存。

# 27.2.2 可屏蔽功能

只有复位信号可被屏蔽。

以下描述了调试器(ID850QB)的可屏蔽功能和 V850ES/JJ2 与之对应的功能。

表 27-4. 可 屏蔽功能

ID850QB的可屏蔽功能	V850ES/JJ2 的相关功能
NMIO	-
NMI1	-
NMI2	-
STOP	-
HOLD	-
RESET	通过 RESET 管脚输入产生复位信号
WAIT	_

# 27.2.3 用户源的安全

用户必须如下准备来进行 MINICUBE2 和目标设备之间的通信以及每个调试功能的应用。这些项目需要在用户程序或使用编辑选项中设定。


# (1) 存储空间的获得

图 27-4 中的阴影部分是用于放置调试监视程序的保留区域, 因此用户程序和数据不能置于这些区域。这些区域 必须锁定,不能被用于程序所使用。

# (2) 安全 ID 设置

ID 代码必须嵌入 0000070H 和 0000079H 区域如图 27-4, 用来阻止未授权人员读取内存。要了解详细情况,请 参见 27.3 ROM 安全功能。

图 27-4. 确定调试监视程序的内存空间



注 1. 地址值根据产品的不同而不同。

	内部 ROM 大小	地址值
μPD70F3720	128 KB	001F800H 至 001FFFFH
μPD70F3721	256 KB	003F800H 至 003FFFFH
μPD70F3722	384 KB	005F800H 至 005FFFFH
μPD70F3723	512 KB	007F800H 至 007FFFFH
μPD70F3724	640 KB	009F800H 至 009FFFFH

- **2.** 这是使用 CSIB0 时的地址。当使用 CSIB3 时,从 00002F0H 开始; 当使用 UARTA0 时,从 0000310H 开始。
- 3. 地址值根据产品的不同而不同。

	内部 RAM 大小	地址值
μPD70F3720	12 KB	3FFC000H
μPD70F3721	24 KB	3FF9000H
μPD70F3722	32 KB	3FF7000H
μPD70F3723	40 KB	3FF5000H
μPD70F3724	48 KB	3FF3000H

## (3) 复位向量表

复位向量表包括用于调试监视程序的跳跃指令。

#### [如何保护区域]

无需有意地保护该区域。然而,在下载程序时,在下列情况下,调试器会复写复位真值表。如果复写真值表不满足下列情况时,调试器会产生错误(当使用 ID850QB 时为 F0C34)。

#### (a) 从地址 0 开始, 当两个空指令连续出现时

复写之前 复写之后

0x0 nop → 跳至调试监视程序 0x0

0x2 nop 0x4 xxxx

0x4 xxxx

## (b) 从地址 0 开始,当两个 0xFFFF 连续出现时(已擦除产品)

复写之前 复写之后

0x0 0xFFFF → 跳至调试监视程序 0x0

0x2 0xFFFF 0x4 xxxx

0x4 xxxx

## (c) jr 指令被置于地址 0 (使用 CA850 时)

复写之前 复写之后

0x0 jr disp22 → 跳至调试监视程序 0x0

0x4 jr disp22 - 4

#### (d) 从地址 0 开始, mov32 和 jmp 接连出现 (使用 IAR 编辑器 ICCV850 时)

复写之前 复写之后

 $0x0 \text{ mov imm32,reg1} \rightarrow$  跳至调试监视程序 0x0 0x6 jmp [reg1] 0x4 mov imm32,reg1

0xa jmp [reg1]

## (e) 用于调试监视程序的跳跃指令被置于地址 0

复写之前 复写之后

跳至调试监视程序 0x0 → 无变化

#### (4) 调试监视程序区域的获得

图 27-4 中的阴影部分是调试监视程序的所在区域。调试监视程序起到初始化调试通信接口和运行或中断 CPU 进程的作用。内部 ROM 区域必须被填入 0xFF。该区域禁止被用户程序复写。

#### [如何保护区域]

如果用户程序不使用该区域就无需进行保护。

为了避免在调试器启动时发生问题,推荐保护这块区域,使用编辑器。

以下显示了保护区域的示例,使用日电电子编辑器 CA850。如下所示,添加汇编程序源文件和连接指令代码。

• 汇编程序源(添加如下代码作为汇编程序源文件。)

-- 保护 2KB 空间用于监视 ROM 部分

.section "MonitorROM", const

.space 0x800, 0xff

- -- 保护用于调试的中断真值表
- .section "DBG0"
- .space 4, 0xff
- -- 保护用于串行通信的中断真值表
- -- 根据所使用的串行通信更改部分名称
- .section "INTCB0R"
- .space 4, 0xff
- -- 保护 16 字节空间用于监视 RAM 部分
- .section "MonitorRAM", bss
- .lcomm monitorramsym, 16, 4 -- 定义符号监视 RAM 系统
- 连接指令(添加如下代码作为连接指令文件。) 以下显示了内部 ROM 拥有 256 KB (末地址为 003FFFFH)和内部 RAM 拥有 24 KB (末地址为 3FFEFFFH)的示例。

MROMSEG: !LOAD ?R V0x03f800{

MonitorROM = \$PROGBITS ?A MonitorROM;

**}**;

MRAMSEG: !LOAD ?RW V0x03ffeff0{

MonitorRAM = \$NOBITS ?AW MonitorRAM;

**}**;

## (5) 通信串行接口的获得

用于 MINICUBE2 和目标系统之间通信的 UARTAO, CSIBO, 或 CSIB3。与串行接口模式相关的设置由调试监视程序执行,但是如果用户程序更改了设置的话,可能发生通信错误。 为了防止这样的问题发生,通信串行接口必须在用户程序中保护起来。

[如何保护通信串行接口]

• 片上调试模式寄存器(OCDM)

对于片上调试功能采用 UARTAO, CSIBO,或 CSIB3,设置 OCDM 寄存器功能为常规模式。确保设置如下。

- 将 P05/INTP2/DRST 管脚输入低电平。
- 如下设置 OCDM0 位。
  - <1>将 OCDM0 位清零。
  - <2> 将 P05/INTP2/DRST 管脚输入固定在低电平,直到完成<1>。
- 串行接口寄存器

不要在用户程序中设置与 CSIB0, CSIB3, 或 UARTA0 相关的寄存器。

• 中断屏蔽寄存器

当使用 CSIB0 时,不要屏蔽发送和中断(INTCB0R)。当使用 CSIB3 时,不要屏蔽发送和中断(INTCB3R)。当 使用 UARTA0 时,不要屏蔽接收和中断(INTUA0R)。

#### (a) 当使用 CSIB0 时

	7	6	5	4	3	2	1	0
CB0RIC	×	0	×	×	×	×	×	×

# (b) 当使用 CSIB3 时

	7	6	5	4	3	2	1	0
CB3RIC	×	0	×	×	×	×	×	×


## (C) 当使用 UARTA0 时

	7	6	5	4	3	2	1	0
UA0RIC	×	0	×	×	×	×	×	×

**备注** x: 不美心

• 使用 UARTAO 时使用的端口寄存器。

当使用 UARTAO 时,通过调试监视程序使得端口寄存器被设置为 TXDAO 和 RXDAO 管脚有效。 在调试时,不要在用户程序中改变下列寄存器的设定。(同样的值可被覆盖。)



**备注** ×: 不美心

• 使用 CSIB0 时的端口寄存器

当使用 CSIB0 时,通过调试监视程序使得端口寄存器被设置为 SIB0、SOB0、SCKB0 和 HS (PMC0)管脚有效。在调试时,不要在用户程序中改变下列寄存器的设定。(同样的值可被覆盖。)

## (a) SIB0, SOB0, 和 SCKB0 的设定

	7	6	5	4	3	2	1	0
PMC4	×	×	×	×	×	1	1	1
•								
	7	6	5	4	3	2	1	0
PFC4	×	×	×	×	×	×	0	0

# (b) HS (PMC0 管脚)设定

_	7	6	5	4	3	2	1	0
PMCM	×	×	×	×	×	×	×	0
•							-	
	7	6	5	4	3	2	1	0
PCM	×	×	×	×	×	×	×	注

注 禁止写入该位。

根据调试器的状态,与 HS 管脚相关的端口值可以通过监视程序改变。 在 8 位单元中进行端口寄存器设定,用户程序通常可进行读一修改一写的操作。如果在写入前发生调试中断,那么可能会导致非预期的操作发生。

**备注** x: 不关心

#### • 使用 CSIB3 时的端口寄存器

当使用 CSIB3 时,通过调试监视程序使得端口寄存器被设置为 SIB3、SOB3、SCKB3 和 HS (PMC0)管脚有效。 在调试时,不要在用户程序中改变下列寄存器的设定。(同样的值可被覆盖。)

# (a) SIB3、SOB3和 SCKB3 的设定 7 6 5 4 3 2 1 0 PMC9H × × × 1 1 1 1 1 × × 7 6 5 4 3 2 1 0 PFC9H × × × 1 1 1 1 1 × ×

## (b) HS (PMC0 管脚)设定

	7	6	5	4	3	2	1	0
PMCM	×	×	×	×	×	×	×	0
	7	6	5	4	3	2	1	0
PCM	×	×	×	×	×	×	×	注

## 注 禁止写入该位。

根据调试器的状态,与 HS 管脚相关的端口值可以通过监视程序改变。 在 8 位单元中进行端口寄存器设定,用户程序通常可进行读一修改一写的操作。如果在写入前发生调试中断,那么可能会导致非预期的操作发生。

**备注** x: 不美心

#### 27.2.4 注意事项

#### (1) 处理用于调试的设备

不要在一个量产产品上安装用于调试的设备,因为在调试过程中闪存会被复写并且不能保证被复写的闪存数量。此外,不要在量产产品上启动调试监视程序。

## (2) 当不能执行中断时

如果满足下列任意一种情况的话就不能进行强制中断。

- 中断被禁止(DI)
- 用于 MINICUBE2 和目标设备的通信上的串行接口中断被屏蔽。
- 当可屏蔽中断解除待机时,待机模式被禁止。
- 用于 MINICUBE2 和目标设备的通信模式是 UARTAO, 并且主系统时钟被停止

## (3) 当伪实时 RAM 监视器,(RRM)功能和 DMM 功能不运行时

如果满足下列任意一种情况的话, 伪 RRM 功能和 DMM 功能就不能工作。

- 中断被禁止(DI)
- 用于 MINICUBE2 和目标设备的通信上的串行接口中断被屏蔽。
- 当可屏蔽中断解除待机时, 待机模式被禁止。
- 用于 MINICUBE2 和目标设备的通信模式是 UARTAO, 并且主系统时钟被停止
- 用于 MINICUBE2 和目标设备的通信模式是 UARTAO, 并且一个与专用于调试所不同的时钟被应用于通信。

## (4) 带有伪 RRM 和 DMM 功能启动的待机解除

如果满足下列任意一种情况的话, 待机模式将被伪 RRM 功能和 DMM 功能解除。

- 用于 MINICUBE2 和目标设备的通信模式是 CSIB0 或 CSIB3
- 用于 MINICUBE2 和目标设备的通信模式是 UARTAO, 并且提供主系统时钟。

## (5) 写入外围 I/O 寄存器需要指定顺序,使用 DMM 功能。

需要特殊程序的外围 I/O 寄存器不能由 DMM 功能写入。

#### (6) 使调试器启动变慢的设备

当初次启动调试器时需用调试监控程序对芯片进行擦除和写入,但是这个操作需要十几秒的时间。

#### (7) 调试用监视程序的写入

当 CPU 工作时钟设定由于调试而改变时,调试器会复写监控程序。所需时间与上述(6)中提到的相同.集成调试器 ID850QB 用于当配置对话框中的时钟栏位设定变化时。

#### (8) 闪存自编程

当调试监控程序所处的空间被闪存自带程序复写时,调试器就不能再正常工作了。

## 27.3 ROM 安全功能


## 27.3.1 安全 ID

V850ES/JJ2的闪存形式使用 10字节 ID 代码进行验证以便在由 片上调试仿真器进行片上调试期间防止闪存的内容由未授权人读取。

在从 0000070H 到 0000079H 的 10 字节片上闪存区中设定 ID 代码以允许调试器进行 ID 验证。如果 ID 匹配,则释放安全功能,并启用读取闪存和使用片上调试仿真器功能。

- 将 10 字节 ID 代码设定为 0000070H 至 0000079H。
- 0000079H 的位 7 是 片上调试仿真器启用标志。 (0: 禁用, 1: 允许)
- 启动片上调试仿真器时,调试器需要 ID 输入。当在调试器上的 ID 代码输入与在 0000070H 至 0000079H 中的 ID 代码设匹配时,启动调试器。
- 如果片上调试仿真器启用标志为 0,即使 ID 代码匹配,也不进行调试。

图 27-5. 安全 ID 区域



## 27.3.2 设定


下表展示了表 27-5 中的如何设定 ID 代码。

当 ID 代码如表 27-5 中所设定时, 输入到 ID850QB 的配置对话框中的 ID 代码为"123456789ABCDEF123D4" (ID 代码与产品无太大关联)。

表 27-5. ID 代码

地址	值
0x70	0x12
0x71	0x34
0x72	0x56
0x73	0x78
0x74	0x9A
0x75	0xBC
0x76	0xDE
0x77	0XF1
0x78	0x23
0x79	0xD4

ID 代码可指定于产品文件用于支持 CA850 版本 3.10 或更新, 安全 ID 使用 PM+ 编码通用选项设定.



## [程序示例 (当使用 CA850 版本 3.10 或更新)]

# 第 28 章 电气规格

## 最大绝对级别 (TA = 25°C) (1/2)

参数	符号	条件	级别	设备
电源电压	V <sub>DD</sub>	VDD = EVDD = AVREF0 = AVREF1	-0.5至+4.6	V
	BVDD		-0.5至+4.6	V
	BVDD	VDD = EVDD = AVREF0 = AVREF1	-0.5至+4.6	V
	AV <sub>REF0</sub>	VDD = EVDD = AVREF0 = AVREF1	-0.5至+4.6	V
	AV <sub>REF1</sub>	VDD = EVDD = AVREF0 = AVREF1	-0.5至+4.6	V
	Vss	Vss = EVss = BVss = AVss	-0.5至+0.5	V
	AVss	Vss = EVss = BVss = AVss	-0.5至+0.5	V
	BVss	Vss = EVss = BVss = AVss	-0.5至+0.5	V
	EVss	Vss = EVss = BVss = AVss	-0.5至+0.5	V
输入电压	Vı1	RESET, FLMD0	-0.5至EV <sub>DD</sub> + 0.5 <sup>唯1</sup>	V
	V <sub>12</sub>	PCD0至PCD3, PCM0至PCM5, PCS0至PCS7, PCT0至PCT7, PDH0至PDH7, PDL0至PDL15	-0.5至EV <sub>DD</sub> + 0.5 <sup>±1</sup>	V
	Vıз	P10, P11	-0.5至AVREF1 + 0.5 <sup>注1</sup>	V
	V14	X1, X2, XT1, XT2	-0.5至V <sub>RO</sub> <sup>推2</sup> + 0.5 <sup>推1</sup>	V
	V <sub>15</sub>	P00至P06, P30至P39, P40至P42, P50至P55, P60至P615, P80, P81, P90至P915	-0.5至+6.0	V
模拟输入电压	VIAN	P70至P715	-0.5至AV <sub>REF0</sub> + 0.5 <sup>21</sup>	V

注 1. 确保不超过每个电源电压的最大绝对级别(最大值)。

**2.** 片上稳压器输出电压(2.5 V (通常))

**备注** 除非另有规定,备用功能管脚的特性与端口管脚的特性相同。

## 最大绝对级别 (TA = 25°C) (2/2)

参数	符号	条件		级别	设备
输出电流,低	Іоь	P00至P06, P30至P39, P40至P42,	每个管脚	4	mA
		P50至P55, P60至P615, P80, P81, P90至P915	所有管脚总数	50	mA
		PCD0至PCD3, PCM0至PCM5,	每个管脚	4	mA
		PCS0至PCS7, PCT0至PCT7, PDH0至PDH7, PDL0至PDL15	所有管脚总数	50	mA
		P10, P11	每个管脚	4	mA
			所有管脚总数	8	mA
		P70至P715	每个管脚	4	mA
			所有管脚总数	20	mA
输出电流,高	Іон	P00至P06, P30至P39, P40至P42,	每个管脚	-4	mA
		P50至P55, P60至P615, P80, P81, P90至P915	所有管脚总数	-50	mA
		PCD0至PCD3, PCM0至PCM5,	每个管脚	-4	mA
		PCS0至PCS7, PCT0至PCT7, PDH0至PDH7, PDL0至PDL15	所有管脚总数	-50	mA
		P10, P11	每个管脚	-4	mA
			所有管脚总数	-8	mA
		P70至P715	每个管脚	-4	mA
			所有管脚总数	-20	mA
运行环境温度	TA			-40至+85	°C
存储温度	T <sub>stg</sub>			-40至+125	°C

注意事项 1. 严禁 IC 产品的输出(或 I/O)管脚彼此直接连接,或连接到 VDD、VCC、和 GND。然而,断开的漏极管脚或断开的集电极管脚可以彼此直接连接。

如果输出管脚可以设定为高阻抗状态且设计外部电路的输出时序避免输出冲突,则可能在 IC 产品与外部电路之间的输出管脚直接连接。

2. 如果任何参数即使短时超过最大绝对级别,则可能导致产品质量问题。也就是说,最大绝对级别为产品处于遭受实际损坏的边缘时的级别值,且因此产品必须在确保不超过最大绝对级别的条件下使用。显示 DC 特性和 AC 特性的级别和条件表示正常运行期间的质量保证范围。

**备注** 除非另有规定,备用功能管脚的特性与端口管脚的特性相同。

# 电容 (TA = -40 至+85°C, BVDD $\leq$ VDD = EVDD = AVREF0 = AVREF1, VSS = EVSS = BVSS = AVSS = 0 V)

参数	符号	条件	最小	通常	最大	设备
I/O 电容	Сю	fx = 1 MHz			10	pF
		未测量的管脚返回到0 V				

## 运行条件

## (TA = -40 至+85°C, BVDD ≤ VDD = EVDD = AVREF0 = AVREF1, VSS = EVSS = BVSS = AVSS = 0 V)

内部系统时钟频率	条件		电源	电压		设备
		V <sub>DD</sub>	BV <sub>DD</sub>	BV <sub>DD</sub>	AV <sub>REF0</sub> , AV <sub>REF1</sub>	
fxx = 2.5至20 MHz	C = 4.7 μF, A/D 转换器停止, D/A 转换器停止	2.85至3.6	2.85至3.6	2.7至3.6	2.85至3.6	V
	C = 4.7 μF, A/D 转换器运行, D/A 转换器运行,	3.0至3.6	3.0至3.6	2.7至3.6	3.0至3.6	>
fxт = 32.768 kHz	C = 4.7 μF, A/D 转换器停止, D/A 转换器停止	2.85至3.6	2.85至3.6	2.7至3.6	2.85至3.6	V

## 主时钟振荡器特性

(TA = -40 至+85°C, BVDD ≤ VDD = EVDD = AVREF0 = AVREF1, VSS = EVSS = BVSS = AVSS = 0 V)

振荡器	电路示例	参数	条件	最小	通常	最大	设备
陶瓷振荡器 /晶体振荡 器	X1 X2	振荡频率(fx) <sup>±1</sup>		2.5		10	MHz
	<b>├</b> ─ <b>│</b> □ <b>├</b> ──₹	振荡稳定 时间 <sup>±2</sup>	释放复位功能之后		2 <sup>16</sup> /fx		S
	<del>+</del> + +	11111111111111111111111111111111111111	释放停止模式之后	1 <sup>2±4</sup>	注3		ms
	<del>''''</del>		释放IDLE2模式之后	350 <sup>2±4</sup>	注3		μs

- **1.** 以上所示振荡频率仅表示振荡器特性。使用 V850ES/JJ2 ,以使得内部运行条件不超过 **AC 特性**和 **DC 特性 所示的级别**。
  - 2. 从振荡开始直到振荡器稳定所需的时间。
  - 3. 该值根据 OSTS 寄存器设定不同而有所变化。
  - 4. 加载闪存所需的时间。使用 OSTS 寄存器保证加载时间。

注意事项 1. 使用主时钟振荡器时,如下在上图虚线封闭的区域接线以避免接入电容的不利影响。

- 使接线长度尽量短。
- 严禁将接线与其他信号线交叉。
- 严禁在高波动电流流过的信号线附近布线。
- 时钟使振荡器电容器的接地点电位与 Vss 相同。
- 严禁将电容器接入高电流流过的接地模式。
- 严禁从振荡器获取信号。
- 2. 主时钟停止且装置按副时钟运行时,切换回主时钟之前,等待到振荡稳定时间已经由程序保障为止。

## (i)KYOCERA KINSEKI CORPORATION:晶体振荡器(TA = -40 至+85°C)

生产商	电路示例	振荡频率	扌	<b></b>	<b>ઇ</b>	振荡电压范围		
(零件号)		fx (兆赫兹)	C1 (pF)	C2 (pF)	Rd (kΩ)	最小 (V)	最大 (V)	
KYOCERA	]   x1	4,000	12	12	1	2.85	3.6	
KINSEKI, 公司		5,000	10	10	1	2.85	3.6	
(HC-49/U-S)	≱ <sub>Rd</sub>	8,000	8	8	0	2.85	3.6	
		10,000	8	8	0	2.85	3.6	
	T <sup>C1</sup> J <sup>C2</sup>	3,145.72	12	12	1	2.85	3.6	
		4,718.592	10	10	0	2.85	3.6	
		6,291.456	8	8	0	2.85	3.6	

## 注意事项 此振荡器常数是基于由振荡器生产商指定环境下估计的参考值。

如果在实际应用中需要优化振荡器特性,请联系振荡器生产商询问有关实用电路的估计。

振荡电压和振荡频率仅表示振荡器特性。使用 V850ES/JJ2 ,以便内部运行条件在 DC 和 AC 特性规格范围内。

## Murata Mfg. Co. Ltd.: 陶瓷振荡器(TA = -40 至+85°C)

<R>

类型	电路示例	产品型号	振荡频率	推	荐的电路常	数	振荡电	压范围
			fx (MHz)	C1 (pF)	C2 (pF)	Rd (kΩ)	最小 (V)	最大 (V)
表面贴装		CSTCR4M00G55-R0	4.000	(39)	(39)	0	2.85	3.60
	 	CSTCR5M00G55-R0	5.000	(39)	(39)	0	2.85	3.60
		CSTCR6M00G55-R0	6.000	(39)	(39)	0	2.85	3.60
\(\text{\chi}\) \(\text{\chi}	CSTCE8M00G55-R0	8.000	(33)	(33)	0	2.85	3.60	
		CSTCE10M0G55-R0	10.000	(33)	(33)	0	2.85	3.60
管脚	管脚	CSTLS4M00G56-B0	4.000	(47)	(47)	0	2.85	3.60
		CSTLS5M00G53-B0	5.000	(15)	(15)	0	2.85	3.60
	<del>///</del>	CSTLS6M00G53-B0	6.000	(15)	(15)	0	2.85	3.60
		CSTLS8M00G53-B0	8.000	(15)	(15)	0	2.85	3.60
		CSTLS10M0G53-B0	10.000	(15)	(15)	0	2.85	3.60

## 注意事项 此振荡器常数是基于由振荡器生产商指定环境下估计的参考值。

如果在实际应用中需要优化振荡器特性,请联系振荡器生产商询问有关实用电路的估计。

振荡电压和振荡频率仅表示振荡器特性。使用 V850ES/JJ2 ,以便内部运行条件在 DC 和 AC 特性规格范围内。

备注 图中括号中 C1 和 C2 栏位表示振荡器中的电容。

#### 副时钟振荡器特性

(TA = -40 至+85°C, BVDD ≤ VDD = EVDD = AVREF0 = AVREF1, VSS = EVSS = BVSS = AVSS = 0 V)

振荡器	电路示例	参数	条件	最小	通常	最大	设备
晶体振荡器	XT1 XT2	振荡频率 (fxr) <sup>±1</sup> 振荡稳定时间 <sup>±2</sup>		32	32.768	10	kHz s

- **1.** 以上所示振荡频率仅表示振荡器特性。使用 V850ES/JJ2 ,以使得内部运行条件不超过 **AC 特性**和 **DC 特性 所示的级别**。
  - 2. 从 VDD 达到振荡电压范围(2.85 V (最小))时到晶体振荡器稳定时所需的时间。

注意事项 1. 使用副时钟振荡器时,如下在上图虚线封闭的区域接线以避免接入电容的不利影响。

- 使接线长度尽量短。
- 严禁将接线与其他信号线交叉。
- 严禁在高波动电流流过的信号线附近布线。
- · 时钟使振荡器电容器的接地点电位与 Vss 相同。
- 严禁将电容器接入高电流流过的接地模式。
- 严禁从振荡器获取信号。
- 2. 子系统时钟振荡器设计为低幅度电路以便降低功率消耗,而且因为大于主系统时钟振荡器的噪声,所以更容易出故障。

因此当使用子系统时钟时需特别注意布线方法。

3. 对于振荡器选择和振荡器常数,要求客户自己估计或请求振荡器生产商进行估计。

## PLL 特性

## (TA = -40 $\Xi+85$ °C, BVDD $\leq$ VDD = EVDD = AVREF0 = AVREF1, VSS = EVSS = BVSS = AVSS = 0 V)

		,				
参数	符号	条件	最小	通常	最大	设备
输入频率	fx	×4 模式	2.5		5	MHz
		×8 模式	2.5		2.5	MHz
输出频率	fxx	×4 模式	10		20	MHz
		×8 模式	20		20	MHz
锁定时间	tpll	VDD 达到2.85 V (最小)之后			800	μS

## 内部振荡器特性


## $(T_A = -40 \pm +85$ °C, BVDD ≤ VDD = EVDD = AVREF0 = AVREF1, VSS = EVSS = BVSS = AVSS = 0 V)

参数	符号	条件	最小	通常	最大	设备
输出频率	fR		100	200	400	kHz

## 稳压器特性

## $(T_A = -40 \pm +85$ °C, BVDD ≤ VDD = EVDD = AVREF0 = AVREF1, VSS = EVSS = BVSS = AVSS = 0 V)

(177 10 22.100 0, 2			00 71100	• - ,		
参数	符号	条件	最小	通常	最大	设备
输入电压	V <sub>DD</sub>	fxx = 20 MHz (MAX.)	2.85		3.6	V
输出电压	V <sub>RO</sub>			2.5		V
稳压器输出稳定时间	<b>t</b> REG	V <sub>DD</sub> 2.85 V (最小)之后, 稳定电容C = 4.7 μF连接到REGC管脚			1	ms



DC 特性 (T<sub>A</sub> = -40 至+85°C, BV<sub>DD</sub> ≤ V<sub>DD</sub> = EV<sub>DD</sub> = AV<sub>REF0</sub> = AV<sub>REF1</sub>, Vss = EV<sub>SS</sub> = BV<sub>SS</sub> = AV<sub>SS</sub> = 0 V) (1/3)

参数	符号	条件	最小	通常	最大	设备
输入电压, 高	V <sub>IH1</sub>	RESET、FLMD0	0.8EV <sub>DD</sub>		BV <sub>DD</sub>	V
	V <sub>IH2</sub>	P00至P06、 P30至P37、P42、P50至P55、 P60至P615、P80、P81、P92至P915	0.8EV <sub>DD</sub>		5.5	V
	V <sub>IH3</sub>	P38、P39、P40、P41、P90、P91	0.7EV <sub>DD</sub>		5.5	V
	V <sub>IH4</sub>	PCD0至PCD3、PCM0至PCM5、PCS0至 PCS7、PCT0至PCT7、PDH0至PDH7、 PDL0至PDL15	0.7BV <sub>DD</sub>		BV <sub>DD</sub>	V
	V <sub>IH5</sub>	P70至P715	0.7AV <sub>REF0</sub>		AV <sub>REF0</sub>	V
	VIH6	P10、P11	0.7AV <sub>REF1</sub>		AV <sub>REF1</sub>	V
输入电压, 低	VIL1	RESET、FLMD0	EVss		0.2EV <sub>DD</sub>	V
	V <sub>IL2</sub>	P00至P06、P30至P37、P42、P50至P55、 P60至P615、P80、P81、P92至P915	EVss		0.2EV <sub>DD</sub>	V
	V <sub>IL3</sub>	P38、P39、P40、P41、P90、P91	EVss		0.3EV <sub>DD</sub>	V
	VIL4	PCD0至PCD3、PCM0至PCM5、PCS0至 PCS7、PCT0至PCT7、PDH0至PDH7、 PDL0至PDL15	BVss		0.3BVpp	V
	V <sub>IL5</sub>	P70至P715	AVss		0.3AV <sub>REF0</sub>	V
	VIL6	P10、P11	AVss		0.3AV <sub>REF1</sub>	V
输入泄电流, 高	Ін	VI = VDD = EVDD = BVDD = AVREF0 = AVREF1			5	μА
输入泄电流, 低	LIL	Vı = 0 V			-5	μА
输出泄电流, 高	Ісон	Vo = Vdd = EVdd = BVdd = AVREF0 = AVREF1			5	μΑ
输出泄电流, 低	ILOL	Vo = 0 V			-5	μА

**备注** 除非另有规定,备用功能管脚的特性与端口管脚的特性相同。

DC 特性 (T<sub>A</sub> = -40 至+85°C, BV<sub>DD</sub> ≤ V<sub>DD</sub> = EV<sub>DD</sub> = AV<sub>REF0</sub> = AV<sub>REF1</sub>, V<sub>SS</sub> = EV<sub>SS</sub> = BV<sub>SS</sub> = AV<sub>SS</sub> = 0 V) (2/3)

参数	符号		条件		最小	通常	最大	设备
输出电压, 高	Vон1	P00至P06、 P30至P39、	Per管脚 Іон = -1.0 mA	所有管脚总数 -20 mA	EV <sub>DD</sub> – 1.0		BV <sub>DD</sub>	V
		P40至P42、 P50至P55、 P60至P615、P80、 P81、P90至P915	Per 管脚 Iон = -100 µA	所有管脚总数 -6.0 mA	EV <sub>DD</sub> – 0.5		BVpp	V
	Vон1	PCD0至PCD3、 PCM0至PCM5、	Per管脚 Іон = -1.0 mA	所有管脚总数 -20 mA	BV <sub>DD</sub> – 1.0		BV <sub>DD</sub>	V
		PCS0至PCS7、 PCT0至PCT7、 PDH0至PDH7、 PDL0至PDL15	Per 管脚 Iон = -100 µA	所有管脚总数 -5.0 mA	BV <sub>DD</sub> – 0.5		BV <sub>DD</sub>	V
	Vонз	P70至P715	Per 管脚 Iон = -0.4 mA	所有管脚总数 -6.4 mA	AVREFO - 1.0		AV <sub>REF0</sub>	V
			Per 管脚 Іон = -100 µA	所有管脚总数 -1.6 mA	AVREFO - 0.5		AV <sub>REF0</sub>	V
	Voн4	P10、P11	Per 管脚 Іон = -0.4 mA	所有管脚总数 -0.8 mA	AVREF1 - 1.0		AV <sub>REF1</sub>	V
			Per 管脚 Іон = -100 μA	所有管脚总数 -0.2 mA	AVREF1 – 0.5		AVREF1	V
输出电压, 低	V <sub>OL1</sub>	P00至P06、 P30至P37、P42、 P50至P55、 P60至P615、P80、 P81、P92至P915	每个管脚 loL = 1.0 mA	所有管脚总数 20 mA	0		0.4	V
	Vol2	P38、P39、P40, P41、P90、P91	每个管脚 loL = 3.0 mA		0		0.4	V
	Vol3	PCD0至PCD3、 PCM0至PCM5、 PCS0至PCS7、 PCT0至PCT7、 PDH0至PDH7、 PDL0至PDL15	每个管脚 IoL = 1.0 mA	所有管脚总数 20 mA	0		0.4	V
	Vol4	P10、P11、 P70至P715	每个管脚 loL = 0.4 mA	所有管脚总数 7.2 mA	0		0.4	V
软件下拉电阻	R <sub>1</sub>	P05	Vı = Vdd		10	30	100	kΩ

## **备注** 1. 除非另有规定,备用功能管脚的特性与端口管脚的特性相同。

2. 不满足一个管脚 lon 和 lol 条件而满足所有管脚总值时,仅该管脚不满足 DC 特性。

DC 特性 (T<sub>A</sub> = -40 至+85°C, BV<sub>DD</sub> ≤ V<sub>DD</sub> = EV<sub>DD</sub> = AV<sub>REF0</sub> = AV<sub>REF1</sub>, V<sub>SS</sub> = EV<sub>SS</sub> = BV<sub>SS</sub> = AV<sub>SS</sub> = 0 V) (3/3)

参数	符号		条件		最小	通常	最大	设备
供电电流 <sup>±1</sup>	I <sub>DD1</sub>	正常运行	fxx = 20 MHz	注2		35	55	mA
			(fx = 5 MHz)	注3		34	54	mA
	I <sub>DD2</sub>	HALT模式	fxx = 20 MHz	注2		20	30	mA
			(fx = 5 MHz)	注3		19	28	mA
	Іррз	IDLE1模式	PLL off			0.8	1.6	mA
	I <sub>DD4</sub>	IDLE2模式				0.3	0.8	mA
	I <sub>DD5</sub>	副时钟操作模式	fxT = 32.768 kHz, 注2 主时钟,		300	600	μА	
			内部振荡器 停止	注3		200	400	μА
	I <sub>DD6</sub>	子IDLE 模式	fxr = 32.768 kHz, 主时钟,	注2		18	100	μА
			内部振荡器 停止	注3		18	80	μА
	I <sub>DD7</sub>	STOP模式	副时钟停止, 内部振落	荡器 停止		7	50	μΑ
			副时钟运行,内部振荡	器 停止		10	60	μА
			副时钟停止, 内部振荡器 操作			10	60	μА
	I <sub>DD8</sub>	闪存编程模式	fxx = 20 MHz (fx = 5 MHz)		38	61	mA	
			(1/ - 0 1411 12)	注3		37	60	mA

注 1. Vdd、EVdd 和 BVdd 的总电流。不包括流过输出缓冲器, A/D 转换器, D/A 转换器和片上下拉电阻的电流。

- **2.**  $\mu$ PD70F3723、70F3724
- **3.**  $\mu$ PD70F3720、70F3721、70F3722


## 数据保持特性

在 STOP 模式

 $(T_A = -40 \pm +85$ °C, BVDD ≤ VDD = EVDD = AVREF0 = AVREF1, VSS = EVSS = BVSS = AVSS = 0 V)


参数	符号	条件	最小	通常	最大	设备
数据保持电压	V <sub>DDDR</sub>	停止模式 (所有功能停止)	1.9		3.6	V
数据保持电流	IDDDR	停止模式 (所有功能停止)		7	50	μА
电源电压上升时间	<b>t</b> rvd		200			μS
电源电压下降时间	<b>t</b> FVD		200			μS
电源电压保持时间	<b>t</b> hvd	停止模式设定之后	0			ms
停止释放信号输入时间	torel	VDD 达到2.85 V (最小)之后	0			ms
数据保持输入电压,高	VIHDR	$V_{DD} = EV_{DD} = BV_{DD} = V_{DDDR}$	0.9Vdddr		V <sub>DDDR</sub>	V
数据保持输入电压, 低	VILDR	VDD = EVDD = BVDD = VDDDR	0		0.1VDDDR	V

## 注意事项 切换到停止模式且从停止模式恢复必须在分级运行范围内进行。




## AC 特性


# AC 测试输入测量点 (Vdd、AVREF0、AVREF1、EVdd、BVdd)



## AC 测试输出测量点



## 加载条件




注意事项 如果由于电路配置加载电容超过 50 pF,则通过插入缓冲器或某些其他构件,使装置的加载电容减小到 50 pF 或更小。

## CLKOUT 输出定时

# $(T_A = -40 \ \Xi + 85^{\circ}C, BV_{DD} \le V_{DD} = EV_{DD} = AV_{REF0} = AV_{REF1}, V_{SS} = EV_{SS} = BV_{SS} = AV_{SS} = 0 \ V)$

参数	符号		条件	最小	最大	设备
输出周期	<b>t</b> cyk	<1>		50 ns	31.25 μs	
高电平宽度	twкн	<2>		tcүк/2 – 10		ns
低电平宽度	twkL	<3>		tcүк/2 – 10		ns
上升时间	<b>t</b> kr	<4>			10	ns
下降时间	tĸF	<5>			10	ns

# 时钟时序



## 总线时序

# (1) 多路传输总线模式下

## (a) 读/写周期 (CLKOUT 异步)

(TA = -40 至+85°C, BVDD ≤ VDD = EVDD = AVREF0 = AVREF1, Vss = EVss = BVss = AVss = 0 V, CL = 50 pF)

参数	符号		条件	最小	最大	设备
地址加载时间 (至 ASTB↓)	<b>t</b> sast	<6>		(0.5 + tasw)T - 20		ns
地址保持时间 (从 ASTB↓)	<b>t</b> HSTA	<7>		(0.5 + tahw)T – 15		ns
从 RD↓至浮动地址的延迟时间	<b>t</b> FRDA	<8>			16	ns
来自地址的数据输入加载时间	tsaid	<9>			(2 + n + tasw + tahw)T — 35	ns
来自 RD↓的数据输入加载时间	tsrid	<10>			(1 + n)T – 25	ns
从 ASTB↓至 RD, WRm↓的延迟时间	tostrowr	<11>		(0.5 + tahw)T - 15		ns
数据输入保持时间(从 RD↑)	thrdid	<12>		0		ns
地址输出时间从 RD↑	<b>t</b> DRDA	<13>		(1 + n)T – 15		ns
从 RD, WRm个至 ASTB个延迟时间	<b>t</b> DRDWRST	<14>		0.5T – 15		ns
从 RD↑至 ASTB↓的延迟时间	tordst	<15>		(1.5 + i + tasw)T - 15		ns
RD, WRm 低电平宽度	twrdwrl	<16>		(1 + n)T – 15		ns
ASTB 高电平宽度	<b>t</b> wsTH	<17>		(1 + i + tasw)T - 15		ns
数据输出时间从WRm↓	towrod	<18>			15	ns
数据输出加载时间(至 WRm↑)	tsodwr	<19>		(1 + n)T – 20		ns
数据输出保持时间(从 WRm↑)	thwrod	<20>		T – 15		ns
WAIT 加载时间(至地址)	<b>t</b> sawt1	<21>	n ≥ 1		(1.5 + tasw + tahw)T - 35	ns
	tsawt2	<22>			(1.5 + n + tasw + tahw)T — 35	ns
WAIT 保持时间(从地址)	thawT1	<23>	n ≥ 1	(0.5 + n + tasw + tahw)T		ns
	thawt2	<24>		(1.5 + n + tasw + tahw)T		ns
WAIT 加载时间(至 ASTB↓)	tsstwt1	<25>	n ≥ 1		(1 + tahw)T – 25	ns
	tsstwt2	<26>			(1 + n + tahw)T - 25	ns
WAIT 保持时间(从 ASTB↓)	thstwt1	<27>	n ≥ 1	(n + tahw)T		ns
	thstwt2	<28>		(1 + n + tahw)T		ns

**备注** 1. tasw: 地址加载等待时钟脉冲数

tahw: 地址保持等待时钟脉冲数


2. T = 1/fcpu (fcpu: CPU 运行 时钟频率) 3. n: 插入总线周期中的等待时钟脉冲数 采样时序在插入可编程等待时改变。

**4.** m = 0, 1


5. i: 读周期之后插入的空闲状态数(0 或 1)

6. 上述规格中的值是从 X1 输入具有 1:1 占空比的时钟脉冲时上述规格中的值。

## 读周期 (CLKOUT 异步):多路传输总线模式下



# 写周期(CLKOUT 异步):多路传输总线模式下



## (b) 读取/写周期 (CLKOUT 同步):多路传输总线模式下


(TA = -40 至+85°C, BVDD ≤ VDD = EVDD = AVREF0 = AVREF1, Vss = EVss = BVss = AVss = 0 V, CL = 50 pF)

参数	符号	크	条件	最小	最大	设备
从 CLKOUT <sup>↑</sup> 至地址的延迟时间	<b>t</b> dka	<29>		0	25	ns
从 CLKOUT <sup>↑</sup> 至浮动地址 的延迟时间	<b>t</b> FKA	<30>		0	19	ns
从 CLKOUT↓至 ASTB 的延迟时间	tokst	<31>		-12	7	ns
从 CLKOUT <sup>*</sup> 至 RD, WRm 的延迟时间	tokrowr	<32>		-5	14	ns
数据输入加载时间(至 CLKOUT↑)	tsidk	<33>		15		ns
数据输入保持时间(从 CLKOUT↑)	tнкіD	<34>		5		ns
数据输出延迟时间从 CLKOUT↑	tokod	<35>			19	ns
WAIT 加载时间(至 CLKOUT↓)	tswтк	<36>		20		ns
WAIT 保持时间(从 CLKOUT↓)	tнкwт	<37>		5		ns


## 备注 1. m = 0, 1

2. 上述规格中的值是从 X1 输入具有 1:1 占空比的时钟脉冲时上述规格中的值。

## 读周期 (CLKOUT 同步):多路传输总线模式下



# 写周期(CLKOUT 同步):多路传输总线模式下



## (2) 分离总线模式下

## (a) 读周期 (CLKOUT 异步): 分离总线模式下

(T<sub>A</sub> = -40 至+85°C, BV<sub>DD</sub> ≤ V<sub>DD</sub> = EV<sub>DD</sub> = AV<sub>REF0</sub> = AV<sub>REF1</sub>, V<sub>SS</sub> = EV<sub>SS</sub> = BV<sub>SS</sub> = AV<sub>SS</sub> = 0 V, C<sub>L</sub> = 50 pF)

参数	符号		条件	最小	最大	设备
地址加载时间(至 RD↓)	tsard	<38>		(0.5 + tasw)T - 23		ns
地址保持时间(从 RD↑)	thard	<39>		iT + 1		ns
RD 低电平宽度	twrdl	<40>		(1.5 + n + tahw)T – 10		ns
数据加载时间(至 RD↑)	tsisd	<41>		23		ns
数据保持时间(从 RD↑)	thisp	<42>		0		ns
数据加载时间(至地址)	tsaid	<43>			(2 + n + tasw + tahw)T - 40	ns
WAIT 加载时间(至 RD↓)	tsrdwt1	<44>			(0.5 + taнw)T – 25	ns
	tsrdwt2	<45>			(0.5 + n + tанw)T – 25	ns
WAIT 保持时间(从 RD↓)	thrdwt1	<46>		(n – 0.5 <b>+</b> tанw)Т		ns
	thrdwt2	<47>		(n + 0.5 + tahw)T		ns
WAIT 加载时间(至地址)	tsawT1	<48>			(1 + tasw + tahw)T - 45	ns
	tsawt2	<49>			(1 + n + tasw + tahw)T - 45	ns
WAIT 保持时间(从地址)	thawT1	<50>		(n + tasw + tahw)T		ns
	thawt2	<51>		(1 + n + tasw + tahw)T		ns

**备注** 1. tasw: 地址加载等待时钟脉冲数

tahw: 地址保持等待时钟脉冲数


2. T = 1/fcpu (fcpu: CPU 运行 时钟频率)

3. n: 插入总线周期中的等待时钟脉冲数 采样时序在插入可编程等待时改变。

4. i: 读周期之后插入的空闲状态数(0 或 1)

5. 上述规格中的值是从 X1 输入具有 1:1 占空比的时钟脉冲时上述规格中的值。

# 读周期 (CLKOUT 异步): 分离总线模式下



## (b) 写周期 (CLKOUT 异步): 分离总线模式下

(TA = -40 至+85°C, BVDD ≤ VDD = EVDD = AVREF0 = AVREF1, VSS = EVSS = BVSS = AVSS = 0 V, CL = 50 pF)


参数	符号		条件	最小	最大	设备
地址加载时间(至 WRm↓)	tsawr	<52>		(1 + tasw + tahw)T - 23		ns
地址保持时间(从 WRm↑)	thawr	<53>		0.5T – 10		ns
WRm 低电平宽度	twwrl	<54>		(0.5 + n)T – 10		ns
数据输出时间从 WRm↓	toosow	<55>		-5		ns
数据加载时间(至 WRm↑)	tsosow	<56>		(0.5 + n)T – 20		ns
数据保持时间(从 WRm↑)	thospw	<57>		0.5T – 10		ns
数据加载时间(至地址)	tsaod	<58>		(1 + tasw + tahw)T - 25		ns
WAIT 加载时间(至 WRm↓)	tswrwT1	<59>		22		ns
	tswrwt2	<60>			nT – 22	ns
WAIT 保持时间(从 WRm↓)	thwrwT1	<61>		0		ns
	thwrwt2	<62>		nT		ns
WAIT 加载时间(至地址)	tsawt1	<63>			(1 + tasw + tahw)T - 45	ns
	tsawt2	<64>	·		(1 + n + tasw + tahw)T - 45	ns
WAIT 保持时间(从地址)	<b>t</b> HAWT1	<65>		(n + tasw + tahw)T		ns
	<b>t</b> HAWT2	<66>		(1 + n + tasw + tahw)T		ns

## **1.** m = 0, 1

2. tasw: 地址加载等待时钟脉冲数 tahw: 地址保持等待时钟脉冲数

- 3. T = 1/fcpu (fcpu: CPU 运行 时钟频率)
- **4.** n: 插入总线周期中的等待时钟脉冲数 采样时序在插入可编程等待时改变。
- 5. 上述规格中的值是从 X1 输入具有 1:1 占空比的时钟脉冲时上述规格中的值。

# 写周期 (CLKOUT 异步): 分离总线模式下




## (c) 读周期 (CLKOUT 同步): 分离总线模式下

(TA = -40 至+85°C, BVDD ≤ VDD = EVDD = AVREF0 = AVREF1, VSS = EVSS = BVSS = AVSS = 0 V, CL = 50 pF)

参数	符号		条件	最小	最大	设备
从 CLKOUT <sup>↑</sup> 至地址的延迟时间, CS	<b>t</b> dksa	<67>		2	25	ns
数据输入加载时间(至 CLKOUT↑)	tsisdk	<68>		20		ns
数据输入保持时间(从 CLKOUT↑)	<b>t</b> HKISD	<69>		0		ns
从 CLKOUT↓↑至 RD 的延迟时间	<b>t</b> DKSR	<70>		-2	12	ns
WAIT 加载时间(至 CLKOUT↑)	<b>t</b> swtk	<71>		20		ns
WAIT 保持时间(从 CLKOUT↑)	<b>t</b> нкwт	<72>		0		ns

备注 上述规格中的值是从 X1 输入具有 1:1 占空比的时钟脉冲时上述规格中的值。

# 读周期 (CLKOUT 同步, 1 等待): 分离总线模式下



## (d) 写周期 (CLKOUT 同步): 分离总线模式下


(TA = -40  $\Xi+85$ °C, BVDD  $\leq$  VDD = EVDD = AVREF0 = AVREF1, VSS = EVSS = BVSS = AVSS = 0 V, CL = 50 pF)

参数	符号		条件	最小	最大	设备
从 CLKOUT <sup>↑</sup> 至地址的延迟时间, CS	<b>t</b> dksa	<73>		2	25	ns
从 CLKOUT <sup>↑</sup> 至数据输出的延迟时间	<b>t</b> DKSD	<74>		2	15	ns
从 CLKOUT↑↓至 WRm 的延迟时间	toksw	<75>		-2	12	ns
WAIT 加载时间(至 CLKOUT↑)	<b>t</b> swtk	<76>		20		ns
WAIT 保持时间(从 CLKOUT↑)	tнкwт	<77>		0		ns

## **1.** m = 0, 1

2. 上述规格中的值是从 X1 输入具有 1:1 占空比的时钟脉冲时上述规格中的值。

## 写周期 (CLKOUT 同步): 分离总线模式下



## (3) 总线保持

## (a) CLKOUT 异步


(TA = -40 至+85°C, BVDD ≤ VDD = EVDD = AVREF0 = AVREF1, VSS = EVSS = BVSS = AVSS = 0 V, CL = 50 pF)

参数	符号		条件	最小	最大	设备
HLDRQ 高电平宽度	twнqн	<78>		T + 10		ns
HLDAK 低电平宽度	twhal	<79>		T – 15		ns
从 HLDAK <sup>↑</sup> 至总线输出的延迟时间	<b>t</b> DHAC	<80>		-3		ns
从 HLDRQ↓至 HLDAK↓的延迟时间	<b>t</b> DHQHA1	<81>			(2n + 7.5)T + 25	ns
从 HLDRQ <sup>†</sup> 至 HLDAK <sup>†</sup> 的延迟时间	tdhqha2	<82>		0.5T	1.5T + 25	ns

## 备注 1

- 1. T = 1/fcpu (fcpu: CPU 运行 时钟频率)
- 2. n: 插入总线周期中的等待时钟脉冲数 采样时序在插入可编程等待时改变。
- 3. 上述规格中的值是从 X1 输入具有 1:1 占空比的时钟脉冲时上述规格中的值。

## 总线保持功能(CLKOUT 异步)




## (b) CLKOUT 同步

(TA = -40  $\Xi+85$ °C, BVDD  $\leq$  VDD = EVDD = AVREF0 = AVREF1, VSS = EVSS = BVSS = AVSS = 0 V, CL = 50 pF)

参数	符号		条件	最小	最大	设备
HLDRQ 加载时间(至 CLKOUT↓)	tsнак	<83>		20		ns
HLDRQ 保持时间(从 CLKOUT↓)	<b>t</b> нкно	<84>		5		ns
从 CLKOUT <sup>↑</sup> 至总线的延迟时间	<b>t</b> DKF	<85>			19	ns
从 CLKOUT T至 HLDAK 的延迟时间	<b>t</b> dkha	<86>			19	ns

备注 上述规格中的值是从 X1 输入具有 1:1 占空比的时钟脉冲时上述规格中的值。

## 总线保持功能(CLKOUT 同步)




### 开机/关机/复位时序

 $(T_A = -40 \ \Xi + 85^{\circ}C, \ Vss = AVss = BVss = EVss = 0 \ V, \ C_L = 50 \ pF)$ 

参数	符	号	条件	最小	最大	设备
$EV_{DD} \uparrow \rightarrow V_{DD} \uparrow$	trel	<87>		0		ns
$EV_{DD} \uparrow \rightarrow BV_{DD} \uparrow$	<b>t</b> REB	<88>		0	<b>t</b> rel	ns
$EV_{DD} \uparrow \rightarrow AV_{REF0}, AV_{REF1} \uparrow$	<b>t</b> rea	<89>		0	<b>t</b> rel	ns
$EV_{DD} \uparrow \rightarrow \overline{RESET} \uparrow$	trer	<90>		500 + treg <sup>#</sup>		ns
RESET低电平宽度	twrsl	<91>	模拟消噪 (闪存擦除/写入期间)	500		ns
			模拟消噪	500		ns
RESET, VDD↓	<b>t</b> FRE	<92>		500		ns
V <sub>DD</sub> ↓ EV <sub>DD</sub> ↓	trel	<93>		0		ns
BV <sub>DD</sub> ↓ EV <sub>DD</sub> ↓	tгев	<94>		0	<b>t</b> FEL	ns
AV <sub>REF0</sub> ↓ EV <sub>DD</sub> ↓	<b>t</b> FEA	<95>		0	<b>t</b> FEL	ns

### 注 取决于片上稳压器特性。



### 中断,FLMD0 管脚时序

 $(T_A = -40 \pm +85$ °C, BVDD ≤ VDD = EVDD = AVREF0 = AVREF1, VSS = EVSS = BVSS = AVSS = 0 V, CL = 50 pF)

参数	符号	条件	最小	最大	设备
NMI高电平宽度	twnih	模拟消噪	500		ns
NMI低电平宽度	twnil	模拟消噪	500		ns
INTPn高电平宽度	twiтн	n = 0至8 (模拟消噪)	500		ns
		n = 3 (数字消噪)	3T <sub>SMP</sub> + 20		ns
INTPn低电平宽度	twitl	n = 0至8 (模拟消噪)	500		ns
		n=3(数字消噪)	3T <sub>SMP</sub> + 20		ns
FLMD0高电平宽度	twmdh		500		ns
FLMD0低电平宽度	twmdl		500		ns

### 备注 Tsmp:消噪采样时钟周期

### 主返回时序

### (TA = -40 至+85°C, BVDD ≤ VDD = EVDD = AVREF0 = AVREF1, VSS = EVSS = BVSS = AVSS = 0 V, CL = 50 pF)

参数	符号	条件	最小	最大	设备
KRn高电平宽度	twkrh	模拟消噪	500		ns
KRn低电平宽度	twkrl	模拟消噪	500		ns

### 备注 n=0至7

### 计时器时序

### (TA = -40 至+85°C, BVdd ≤ Vdd = EVdd = AVREF0 = AVREF1, Vss = EVss = BVss = AVss = 0 V, CL = 50 pF)

参数	符号	条件	最小	最大	设备
TI高电平宽度	tтін	TIP00、TIP01、TIP10、TIP11、TIP20、TIP21、	2T + 20		ns
TI低电平宽度	t⊤ı∟	TIP30、TIP31、TIP40、TIP41、TIP50、TIP51、TIP60、TIP61、TIP70、TIP71、TIP80、TIP81、	2T + 20		ns
		TIQ00至TIQ03			

### 备注 T = 1/fxx

### UART 时序

### (TA = -40 至+85°C, BVDD ≤ VDD = EVDD = AVREF0 = AVREF1, VSS = EVSS = BVSS = AVSS = 0 V, CL = 50 pF)

参数	符号	条件	最小	最大	设备
传输速率				312.5	kbps
ASCK0周期时间				10	MHz

### CSIB 时序

### (1) 主模式

### (TA = -40 $\Xi+85$ °C, BVDD $\le$ VDD = EVDD = AVREF0 = AVREF1, VSS = EVSS = BVSS = AVSS = 0 V, CL = 50 pF)

参数	名	号	条件	最小	最大	设备
SCKBn 周期时间	<b>t</b> KCY1	<96>		125		ns
SCKBn高-/低电平宽度	<b>t</b> кн1,	<97>		tксү1/2 – 5		ns
	<b>t</b> KL1					
SIBn加载时间(至SCKBn↑)	<b>t</b> sıkı	<98>		30		ns
SIBn保持时间(从SCKBn↑)	<b>t</b> KSI1	<99>		30		ns
延迟时间从SCKBn↓至SOBn 输出	<b>t</b> KSO1	<100>			30	ns


### **备注** n=0至5

### (2) 从模式

### (TA = -40 至+85°C, BVDD ≤ VDD = EVDD = AVREF0 = AVREF1, VSS = EVSS = BVSS = AVSS = 0 V, CL = 50 pF)

参数	名	号	条件	最小	最大	设备
SCKBn 周期时间	tkCY2	<96>		125		ns
SCKBn高-/低电平宽度	<b>t</b> кн2,	<97>		57.5		ns
	<b>t</b> KL2					
SIBn加载时间(至SCKBn↑)	tsık2	<98>		30		ns
SIBn保持时间(从SCKBn <sup>↑</sup> )	t <sub>KSI2</sub>	<99>		30		ns
延迟时间从SCKBn↓至SOBn 输出	<b>t</b> KSO2	<100>			30	ns

### **备注** n=0至5



I<sup>2</sup>C 总线模式(Ta = -40 至+85°C, BVpb ≤ Vpb = EVpb = AVref0 = AVref1, Vss = EVss = BVss = AVss = 0 V, CL = 50 pF)

	参数	符	号	正常	模式	高速	模式	设备
				最小	最大	最小	最大	
SCL0n时钟频率	ξ.	fclk		0	100	0	400	kHz
总线空闲时间 (开始与停止条件	井之间)	tBUF	<101>	4.7	-	1.3	-	μS
保持时间 <sup>±1</sup>		thd: STA	<102>	4.0	-	0.6	-	μS
SCL0n时钟脉冲	低电平宽度	tLow	<103>	4.7	-	1.3	-	μS
SCL0n时钟脉冲	高电平宽度	tніgн	<104>	4.0	-	0.6	-	μS
启动/重启条件的	的加载时间	tsu: sta	<105>	4.7	-	0.6	-	μS
数据保持时间	CBUS兼容主模式	thd: dat	<106>	5.0	-	_	_	μS
	I <sup>2</sup> C 模式			O <sup>推2</sup>	=	O <sup>262</sup>	0.9 <sup>243</sup>	μS
数据加载时间		tsu: dat	<107>	250	-	100 <sup>牲4</sup>	-	ns
SDA0n和SCL0i	n信号上升时间	tR	<108>	_	1000	20 + 0.1Cb <sup>±5</sup>	300	ns
SDA0n和SCL0i	n信号下降时间	tF	<109>	=	300	20 + 0.1Cb <sup>±5</sup>	300	ns
停止条件加载时	·间	tsu: sto	<110>	4.0	-	0.6	_	μS
受输入滤波器抑	制的峰值脉冲宽度	tsp	<111>	_	-	0	50	ns
每条总线的电容	负载	Cb		=	400	=	400	pF


- 注 1. 启动条件下,保持时间之后产生第一个时钟脉冲。
  - 2. 对于 SDA0n 信号(SCL0n 信号的 V<sub>IHmin.</sub> 处)系统需要最小 300 ns 的内部保持时间,以便在 SCL0n 的下降沿占用未定义区。
  - 3. 如果系统不扩展 SCLOn 信号低的电平保持时间 (tLow),仅需要满足最大数据保持时间(tHDDAT) 。
  - **4.** 高速模式  $I^2C$  总线可以用于正常模式  $I^2C$  总线系统。在这种情况下,设定高速模式  $I^2C$  总线,以便满足以下条件。
    - 如果系统不扩展 SCL0n 信号的低状态保持时间:

 $t \text{su:dat} \geq 250 \ ns$ 

- 如果系扩展 SCL0n 信号的低状态保持时间:
   在释放 SCL0n 线之前将以下数据位传输到 SDA0n 线(tRmax.+ tsu:DAT = 1,000 + 250 = 1,250 ns:正常模式 I<sup>2</sup>C 总线规格)。
- 5. Cb:一条总线的总电容(单位: pF)

**备注** n=0至2

### I<sup>2</sup>C 总线模式



### A/D 转换器

(TA = -40 至+85°C, BVDD ≤ VDD = EVDD = AVREF0 = AVREF1, 3.0 V ≤ AVREF0 ≤ 3.6 V, Vss = EVss = BVss = AVss = 0 V, CL = 50 pF)

参数	符号	条件	最小	通常	最大	设备
分辨率					10	bit
总体误差 <sup>推</sup>		3.0 ≤ AVREF0 ≤ 3.6 V			±0.6	%FSR
转换时间	tconv		2.6		24	μS
零标度误差					±0.5	%FSR
满标度误差					±0.5	%FSR
非线性误差					±4.0	LSB
微分线性误差					±4.0	LSB
模拟输入电压	VIAN		AVss		AV <sub>REF0</sub>	٧
参考电压	AV <sub>REF0</sub>		3.0		3.6	V
AVREFO 电流	Alref0	正常转换模式		3	6.5	mA
		高速转换模式		4	10	mA
		未使用A/D转换器时			5	μΑ

注 不包括量化误差 (±0.05 %FSR)。

注意事项 在 A/D 转换期间严禁设定(读/写) 备用功能端口; 否则可能降低转换分辨率。

备注 LSB: 最少有效位

FSR: 满标度量程

### D/A 转换器

# (Ta = -40 $\Xi+85$ °C, BVDD ≤ VDD = EVDD = AVREF0 = AVREF1, 3.0 V ≤ AVREF1 ≤ 3.6 V, Vss = EVss = BVss = AVss = 0 V, CL = 50 pF)

参数	符号	条件	最小	通常	最大	设备
分辨率					8	bit
总体误差 <sup>±1</sup>		$R = 2 M\Omega$			±1.2	%FSR
设定时间		C = 20 pF			3	μS
输出电阻	Ro	输出数据55H		3.5		kΩ
参考电压	AV <sub>REF1</sub>		3.0		3.6	V
AV <sub>REF1</sub> 电流 <sup>社2</sup>	Alref1	D/A 转换运行		1	2.5	mA
		D/A 转换停止			5	μА

注 1. 不包括量化误差 (±0.5 LSB).

2. D/A 转换器 1 通道的值


**备注** R 是输出管脚加载电阻且 C 是输出管脚加载电容。

### LVI 电路特性

### (TA = -40 至+85°C, BVDD ≤ VDD = EVDD = AVREF0 = AVREF1, Vss = EVss = BVss = AVss = 0 V, CL = 50 pF)

参数	符号	条件	最小	通常	最大	设备
检测电压	V <sub>L</sub> VI0		2.85	3.0	3.15	V
响应时间 <sup>推</sup>	tld	VDD达到VLVIO (最大)之后或VDD降 落到VLVIO (最大)之后		0.2	2.0	ms
最小脉冲宽度	tw		0.2			ms
参考电压稳定等待时间	<b>t</b> LWAIT	VDD 达到2.85 V (最小)之后		0.1	0.2	ms

### **注** 检测检测电压并输出中断或复位信号所需的时间。




### RAM 保持检测

### (TA = -40 至+85°C, BVDD ≤ VDD = EVDD = AVREF0 = AVREF1, VSS = EVSS = BVSS = AVSS = 0 V, CL = 50 pF)

参数	符号	条件	最小	通常	最大	设备
检测电压	VRAMH		1.9	2.0	2.1	V
电源电压上升时间	<b>t</b> RAMHTH	VDD = 0至2.85 V	0.002			ms
响应时间 <sup>推</sup>	<b>t</b> RAMHD	Voo达到 2.1 V 之后		0.2	2.0	ms
最小脉冲宽度	<b>t</b> RAMHW		0.2			ms

### 注 检测检测电压并设定 RAMS.RAMF 位所需的时间。



### 闪存编程特性

# $(T_A = -40 \text{ } \underline{2} + 85^{\circ}\text{C}, BV_{DD} \le V_{DD} = EV_{DD} = AV_{REF0} = AV_{REF1}, V_{SS} = EV_{SS} = BV_{SS} = AV_{SS} = 0 \text{ V}, C_L = 50 \text{ pF})$

### (1) 基本特性


参数	符号	条件	最小	通常	最大	设备
运行频率	fсри		2.5		20	MHz
电源电压	V <sub>DD</sub>		2.85		3.6	V
重写次数	Cwrt				100	时间
编程温度	<b>t</b> PRG		-40		+85	°C

### (2) 串口写入运行特性

参数	符号	条件	最小	通常	最大	设备
FLMD0, FLMD1加载时间	tmdset		2		3000	ms
从RESET的FLMD0计数开始时间↑	trfcf	fx = 2.5至10 MHz	17855/fx + α			s
FLMD0 计数计数器高电平宽度/ 低电平宽度	tcH/tcL		10	100		μ\$
FLMD0 计数器上升时间/下降时间	tr/tr				50	μs

### **备注** $\alpha = 振荡稳定时间$

### 闪存写入模式加载时序



### (3) 编程特性

参数	符号		条件	最小	通常	最大	设备
块擦除时间		fxx = 20 MHz	注 1		304		ms
			注 2		1405		ms
			注 3		3057		ms
每 256 字节的写入时间		fxx = 20 MHz	•		8.1		ms
块内部校验时间		fxx = 20 MHz	注 1		20		ms
			注 2		141		ms
			注 3		322		ms
块空检查时间		fxx = 20 MHz	注 1		9.2		ms
			注 2		64		ms
			注 3		147		ms
闪存信息设定时间		fxx = 20 MHz			1.0		ms

**注 1.** 块容量 = **4** 千字节

2. 块容量 = 28 千字节

3. 块容量 = 64 千字节


注意事项 开始写入载运的产品时,"擦去写入"和"仅写入"均算一次重写。

示例 (P: 写入, E:擦除)


载运的产品  $\longrightarrow$   $P \to E \to P \to E \to P$ : 3 重写 载运的产品  $\to$   $E \to P \to E \to P \to E \to P$ : 3 重写


### 第29章 封装图

# 144-管脚 塑料LQFP(精细间距)



管脚端的详细信息





注

在极限材料条件下每个管脚的中心线位于它的正确位置(T.P.)0.08 mm以内。

项目	毫米
Α	$22.0 \pm 0.2$
В	$20.0 \pm 0.2$
С	$20.0 \pm 0.2$
D	$22.0 \pm 0.2$
F	1.25
G	1.25
Н	$0.22 \!\pm\! 0.05$
- 1	0.08
J	0.5 (T.P.)
K	$1.0 \pm 0.2$
L	$0.5 \pm 0.2$
М	$0.17^{+0.03}_{-0.07}$
N	0.08
Р	1.4
Q	$0.10 \pm 0.05$
R	3°+4° -3°
S	$1.5 \pm 0.1$
	S144G L50-LIEN

S144GJ-50-UEN

### 第30章 推荐焊接条件

V850ES/JJ2应该在以下推荐条件下焊接和安装。 有关技术信息,请参阅以下网站。

半导体装置安装手册(http://www.necel.com/pkg/en/mount/index.html)

### 表 30-1. 表面安装类型焊接条件

μPD70F3720GJ-UEN-A: 144-管脚 塑料 LQFP(紧密间距) (20 × 20) μPD70F3721GJ-UEN-A: 144-管脚 塑料 LQFP(紧密间距) (20 × 20) μPD70F3722GJ-UEN-A: 144-管脚 塑料 LQFP(紧密间距) (20 × 20) μPD70F3723GJ-UEN-A: 144-管脚 塑料 LQFP(紧密间距) (20 × 20) μPD70F3724GJ-UEN-A: 144-管脚 塑料 LQFP(紧密间距) (20 × 20)

焊接方法	焊接条件	推荐条件符号
红外再流	封装峰值温度:260°C,时间:最大 60 秒 (在 220°C 或更高时),计数:三次或更少, 暴露限度:7 天 <sup>±</sup> (此后,在 125°C 下预烘干 20 至 72 小时)	IR60-207-3
局部加热	管脚温度:最大 350°C,时间:最大 3 秒 (每行管脚)	-

注 打开干燥包封装之后,在可允许的存储周期内在 25°C 或更低及 65% RH 或更低的条件下存储。

### 注意事项 严禁不同焊接方法一起使用(局部加热除外)。

**备注** 1. 零件号码末端处带-A 的产品为无铅产品。

2. 对于以上推荐之外的焊接方法和条件,请联系 NEC Electronics 销售代表。

V850ES/JJ2 的系统开发中使用以下开发工具。 图 A-1 显示了开发工具的组成。

### • 支持 PC98-NX 系列


除非特别说明,IBM PC/AT<sup>™</sup> 兼容机支持的产品与 PC98-NX 系列计算机是兼容的。当使用 PC98-NX 系列计算机时,参阅 IBM PC/AT 兼容机的使用说明。

### • Windows<sup>TM</sup>

除非特别说明,"Windows" 是指以下几种操作系统。

- Windows 98, 2000
- Windows Me
- Windows XP
- Windows NT<sup>TM</sup> 4.0 版本

图 A-1. 开发工具的组成



- 注 1. C编译器中包含项目管理器 PM+。
  - PM+仅用于 Windows。
  - 2. QB-V850MINI, QB-MINI2, 和 QB-V850ESSX2 只支持 USB 接口。
  - **3.** 购买 QB-V850MINI 时,提供 ID850QB,USB 接口电缆,OCD 电缆,自检板,KEL 适配器以及 KEL 连接器。其他产品均为备件。
  - **4.** QB-MINI2 包括 USB 接口电缆, 16 管脚目标电缆, 10 管脚目标电缆和 78K0-OCD 板 (不提供集成调试器。)其他产品均为备件。
  - **5.** QB-V850ESSX2包括ID850QB、闪存编程器 PG-FPL、供电单元和 USB 接口适配器。其他产品均为 备件。

### A.1 软件包

SP850	此软件包中包括适合于 V850 微控制器的开发工具(软件)。	
V850 微控制器软件包	产品型号: μS××××SP850	

**备注** ××××产品型号中的随主机和使用的 OS 而变化。

# $\mu S_{\underset{|}{\times \times \times}} SP850$

xxxx	主机	OS	存储介质
AB17	PC-9800 系列,	Windows (日文版)	CD-ROM
BB17	IBM PC/AT兼容机	Windows (英文版)	

### A.2 语言处理软件

CA850 C 编译器	该编译器将由 C 写成的程序转换成微控制器可执行的目标代码。由项目管理器启动该编译器。		
	产品型号: μS××××CA703000		
DF703724 设备文件	该文件包含设备特有的信息。 该设备文件应当结合工具(CA850, SM+ for V850ES/Jx2 或 ID850QB)一起使用。 相应的 OS 和主机随所使用的工具不同而不同。		

**备注** ××××产品型号中的随主机和使用的 OS 而变化。

### $\mu \text{S}\underline{\times \times \times \times} \text{CA703000}$

××××	主机	OS	存储介质
AB17	PC-9800 系列,	Windows (日文版)	CD-ROM
BB17	IBM PC/AT兼容机	Windows (英文版)	
3K17	SPARC 主站 ™	SunOS <sup>™</sup> (Rel. 4.1.4), Solaris <sup>™</sup> (Rel. 2.5.1)	

### A.3 控制软件


PM+	这是一个控制软件,可使用户在 Windows 环境下有效地进行软件开发。用户程序开发中
项目管理器	进行的任何操作,如启动编辑器、构造程序和启动调试器,都可以由项目管理器执行。
	<注意事项>
	PM+包含在 C 编译器软件包 (CA850) 中。
	仅在 Windows 中使用。

### A.4 调试工具 (硬件)

#### A.4.1 当使用在线仿真器 IECUBE QB-V850ESSX2 时

下面系统结构显示了将在线仿真器 QB-V850ESSX2 连接到主机(PC-9821 系列, PC/AT 兼容机)上去的情形。即使没有准备可选产品,连接也是可行的。

图 A-2. 系统配置(当使用 QB-V850ESSX2 时) (1/2)



### 图 A-2. 系统配置(当使用 QB-V850ESSX2 时) (2/2)

- 注 1. 由日电电子网站下载设备文件。
  - http://www.necel.com/micro/ods/eng/
  - 2. 开发中
  - 3. 根据订货号提供设备。
    - 当订购的是 QB-V850ESSX2-ZZZ 时 不提供交换适配器和目标连接器。
    - 当订购的是 QB-V850ESSX2-S144GJ 时 提供 QB-144GJ-EA-01S 和 QB-144GJ-TC-01S。
    - 当订购 QB-V850ESSX2-T144GJ 时 提供 QB-144GJ-EA-01T、QB-144GJ-YQ-01T 和 QB-144GJ-NQ-01T。
  - 4. 当同时使用设备 <9> 和 <10>时,可不必考虑它们的先后顺序。


<5> QB-V850ESSX2 <sup>#</sup> 在线仿真器	在使用 V850ES/JJ2。产品开发应用系统时,该内电路仿真器用于调试硬件和软件。它支持集成调试器 ID850QB。该仿真器应该和电源装置,仿真探测器结合使用。采用USB 接口电缆连接该仿真器到主机。
<3> USB 接口电缆	该电缆用以连接主机和在线仿真器 QB-V850ESSX2。
<4> AC 适配器	通过更换 AC 插头,可支持 100 到 240 V 电压。
<8> QB-144GJ-EA-01S QB-144GJ-EA-01T 交换适配器	该适配器用以执行管脚转换。
<9> QB-144-CA-01S 管脚检测适配器	该适配器用于示波器等的波形检测等。
<10> QB-144-SA-01S QB-144GJ-YS-01T 空间适配器	该适配器用于调整高度。
<12> QB-144GJ-MA-01S QB-144GJ-HQ-01T 交换适配器	该适配器用于将 V850ES/JJ2 通过插槽安装到目标板上。
<13> QB-144GJ-TC-01S QB-144GJ-NQ-01T 目标连接器	该连接器用于焊接到目标系统。


- 注 购买 QB-V850ESSX2 时,提供电源装置,USB 接口电缆以及简单编程器 PG-FPL。同时也提供控制软件集成调试器 ID850QB。
- **备注** 尖括号中的数字与图 A-2 中的数字相对应。

### A.4.2 当使用 MINICUBE QB-V850MINI 时

### (1) 片上仿真使用 MINICUBE

下面系统结构显示了当连接 MINICUBE 到主机 (PC-9821 系列, PC/AT 兼容机)上去的情形。





<1>	主机	带有 USB 端口的 PC
<2>	CD-ROM **1	该 CD-ROM 盘中包含有集成调试器 ID850QB、N 线检测器 、设备驱动软件、文档等等。它由 MINICUBE 附赠。
<3>	USB 接口电缆	USB 电缆用以连接主机和 MINICUBE。它由 MINICUBE 附赠。长度约为 2m。
<4>	MINICUBE 片上调试仿真器	在使用 V850ES/JJ2 开发应用系统时,该片上调试仿真器提供调试的硬件和软件。它支持集成调试器 ID850QB。
<5>	OCD 电缆	连接 MINICUBE 和目标系统的电缆。 它由 MINICUBE 附赠。长度约为 20 cm。
<6>	连接器转换板卡 KEL 适配器	该转接板由 MINICUBE 附赠。
<7>	MINICUBE 连接器 KEL 连接器 <sup>±2</sup>	8830E-026-170S (提供 MINICUBE) 8830E-026-170L (单独出售)

注 1. 由日电电子网站下载设备文件。

http://www.necel.com/micro/ods/eng/index.html


2. 为 KEL Corporation 公司产品。

**备注** 尖括号中的数字与图 A-3 中的数字相对应。

### A.4.3 当使用 MINICUBE2 QB-MINI2 时

下面系统结构显示了当连接 MINICUBE2 到主机(PC-9821 系列, PC/AT 兼容机)上去的情形。

图 A-4. 片上仿真系统的系统配置



<1>	主机	带有 USB 端口的 PC
<2>	软件	集成调试器 ID850QB,设备文件等。 由日电电子网站下载设备文件。
		http://www.necel.com/micro/ods/eng/
<3>	USB 接口电缆	USB 电缆用以连接主机和 MINICUBE。它随 MINICUBE 附赠。长度约为 2 m。
<4>	MINICUBE2 片上调试仿真器	在使用 V850ES/JJ2 开发应用系统时,该片上调试仿真器提供调试的硬件和软件。它支持集成调试器 ID850QB。
<5>	16 管脚目标电缆	连接 MINICUBE 和目标系统的电缆。 它随 MINICUBE 附赠。长度约为 15 cm。
<6>	目标连接器(单独出售)	使用 2.54 毫米间距,16 管脚的通用连接器。

**备注** 尖括号中的数字与图 A-4 中的数字相对应。

# A.5 调试工具 (软件)

用于 V850ES/Jx2 的 SM+ (在开发中) 系统模拟器	该模拟器和 V850 微控制器一同使用。用于 V850ES/Jx2 的 SM+是基于 Windows 的软件。 当在主机上模拟目标系统操作时,C 源程序和汇编程序文件的调试皆可行。 通过把 SM+用于 V850ES/Jx2,逻辑验证和性能验证可独立于硬件开发来进行。因此, 开发效率和软件质量提高。应当结合设备文件一起使用。
	产品型号: μS××××SM703724-B
ID850QB 集成调试器	该调试器支持 V850 微控制器的在线仿真器。ID850QB 是基于 Windows 的软件。它改善了 C-兼容的调试功能,并使用集成窗口功能(源程序窗口、汇编窗口和内存窗口)来显示源程序的跟踪结果。应当结合设备文件一起使用。
	产品型号: μS×××× ID703000-QB (ID850QB)

**备注** ××××产品型号中的随主机和使用的 OS 而变化。

# $\mu S\underline{\times\!\times\!\times\!}ID703000\text{-}QB$

××××	主机	OS	存储介质
AB17	PC-9800 系列,	Windows (日文版)	CD-ROM
BB17	IBM PC/AT兼容机	Windows (英文版)	

### A.6 嵌入式软件

RX850, RX850 Pro 实时 OS	RX850 和 RX850 Pro 是符合μITRON 3.0 标准规范的实时操作系统。 提供一个用于生成多个信息表的工具(配置器)。 RX850 Pro 比 RX850 具有更多功能。
	产品型号: μS××××RX703000-ΔΔΔΔ (RX850) μS××××RX703100-ΔΔΔΔ (RX850 Pro)
Applilet **	这是个驱动配置器,自动执行用于 V850ES/JJ2 的样板程序。
RX-FS850 (系统文件)	这是一 FAT 系统文件功能。 它用于支持 CD-ROM 系统文件功能。 该系统文件与实时 OS RX850 Pro 一起使用。

注 关于如何获得 Applilet,请咨询日电电子销售代表。

### 注意事项 要购买 RX850 或 RX850 Pro 产品,请用填写购买申请表并签署许可证协议。

备注 产品型号中的××××和ΔΔΔΔ随主机和使用的 OS 而变化。

 $\begin{array}{l} \mu \text{S} \times \times \times \text{RX703000-}\Delta \Delta \Delta \Delta \\ \mu \text{S} \underline{\times \times \times \times} \text{RX703100-}\underline{\Delta \Delta \Delta \Delta} \end{array}$ 

ΔΔΔΔ	产品概述	批量产品中使用的最大数量
001	评估版对象	不用于批量产品
100K	批量产品对象	十万个
001M		一百万个
010M		一千万个
S01	源程序	批量产品的对象源程序

××××	主机	os	存储介质
AB17	PC-9800 系列	Windows (日文版)	CD-ROM
BB17	IBM PC/AT 兼容机	Windows (英文版)	
3K17	SPARC 主站	Solaris (Rel. 2.5.1)	

### A.7 闪存写入工具

Flashpro IV (产品型号: PG-FP4) 闪存编程器	闪存编程器专门为具有片上闪存的微控制器所用。
QB-MINI2 (MINICUBE2)	带有编程功能的片上调试仿真器。
FA-144GJ-UEN-A 闪存写入适配器	闪存写入适配器用于连接 FlashprolV 等(无布线)。
FA-70F3724GJ-UEN-MX 闪存写入适配器	闪存写入适配器用于连接 FlashprolV 等(已布线)。

**备注** FA-144GJ-UEN-A 和 FA-70F3724GJ-UEN-MX 是 Naito Densei Machida Mfg 的产品有限公司。 电话: +81-42-750-4172

### 附录 B 寄存器索引

(1/12)

			(1/12)
符号	名称	设备	页码
ADA0CR0	A/D 转换结果寄存器 0	ADC	455
ADA0CR0H	A/D 转换结果寄存器 0H	ADC	455
ADA0CR1	A/D 转换结果寄存器 1	ADC	455
ADA0CR1H	A/D 转换结果寄存器 1H	ADC	455
ADA0CR2	A/D 转换结果寄存器 2	ADC	455
ADA0CR2H	A/D 转换结果寄存器 2H	ADC	455
ADA0CR3	A/D 转换结果寄存器 3	ADC	455
ADA0CR3H	A/D 转换结果寄存器 3H	ADC	455
ADA0CR4	A/D 转换结果寄存器 4	ADC	455
ADA0CR4H	A/D 转换结果寄存器 4H	ADC	455
ADA0CR5	A/D 转换结果寄存器 5	ADC	455
ADA0CR5H	A/D 转换结果寄存器 5H	ADC	455
ADA0CR6	A/D 转换结果寄存器 6	ADC	455
ADA0CR6H	A/D 转换结果寄存器 6H	ADC	455
ADA0CR7	A/D 转换结果寄存器 7	ADC	455
ADA0CR7H	A/D 转换结果寄存器 7H	ADC	455
ADA0CR8	A/D 转换结果寄存器 8	ADC	455
ADA0CR8H	A/D 转换结果寄存器 8H	ADC	455
ADA0CR9	A/D 转换结果寄存器 9	ADC	455
ADA0CR9H	A/D 转换结果寄存器 9H	ADC	455
ADA0CR10	A/D 转换结果寄存器 10	ADC	455
ADA0CR10H	A/D 转换结果寄存器 10H	ADC	455
ADA0CR11	A/D 转换结果寄存器 11	ADC	455
ADA0CR11H	A/D 转换结果寄存器 11H	ADC	455
ADA0CR12	A/D 转换结果寄存器 12	ADC	455
ADA0CR12H	A/D 转换结果寄存器 12H	ADC	455
ADA0CR13	A/D 转换结果寄存器 13	ADC	455
ADA0CR13H	A/D 转换结果寄存器 13H	ADC	455
ADA0CR14	A/D 转换结果寄存器 14	ADC	455
ADA0CR14H	A/D 转换结果寄存器 14H	ADC	455
ADA0CR15	A/D 转换结果寄存器 15	ADC	455
ADA0CR15H	A/D 转换结果寄存器 15H	ADC	455
ADA0M0	A/D 转换结果寄存器 0	ADC	448
ADA0M1	A/D 转换结果寄存器 1	ADC	450
ADA0M2	A/D 转换结果寄存器 2	ADC	453
ADA0PFM	掉电比较模式寄存器	ADC	457
ADA0PFT	掉电比较阀值寄存器	ADC	458
ADA0S	A/D 转换器通道指定寄存器	ADC	454
ADIC	中断控制寄存器	INTC	691
AWC	地址等待控制寄存器	BCU	202
BCC	总线周期控制寄存器	BCU	203
BSC	总线宽度配置寄存器	BCU	191

(2/12)

		T	(2/12)
符号	名称	设备	页码
CB0CTL0	CSIBO 控制寄存器 0	CSI	526
CB0CTL1	CSIBO 控制寄存器 1	CSI	529
CB0CTL2	CSIBO 控制寄存器 2	CSI	530
CB0RIC	中断控制寄存器	INTC	690
CB0RX	CSIB0 接收数据寄存器	CSI	525
CB0RXL	CSIB0 接收数据寄存器 L	CSI	525
CB0STR	CSIB0 状态寄存器	CSI	532
CB0TIC	中断控制寄存器	INTC	690
CB0TX	CSIB0 发送数据寄存器	CSI	525
CB0TXL	CSIB0 发送数据寄存器 L	CSI	525
CB1CTL0	CSIB1 控制寄存器 0	CSI	526
CB1CTL1	CSIB1 控制寄存器 1	CSI	529
CB1CTL2	CSIB1 控制寄存器 2	CSI	530
CB1RIC	中断控制寄存器	INTC	690
CB1RX	CSIB1 接收数据寄存器	CSI	525
CB1RXL	CSIB1 接收数据寄存器 L	CSI	525
CB1STR	CSIB1 状态寄存器	CSI	532
CB1TIC	中断控制寄存器	INTC	690
CB1TX	CSIB1 发送数据寄存器	CSI	525
CB1TXL	CSIB1 发送数据寄存器 L	CSI	525
CB2CTL0	CSIB2 控制寄存器 0	CSI	526
CB2CTL1	CSIB2 控制寄存器 1	CSI	529
CB2CTL2	CSIB2 控制寄存器 2	CSI	530
CB2RIC	中断控制寄存器	INTC	690
CB2RX	CSIB2 接收数据寄存器	CSI	525
CB2RXL	CSIB2 接收数据寄存器 L	CSI	525
CB2STR	CSIB2 状态寄存器	CSI	532
CB2TIC	中断控制寄存器	INTC	690
CB2TX	CSIB2 发送数据寄存器	CSI	525
CB2TXL	CSIB2 发送数据寄存器 L	CSI	525
CB3CTL0	CSIB3 控制寄存器 0	CSI	526
CB3CTL1	CSIB3 控制寄存器 1	CSI	529
CB3CTL2	CSIB3 控制寄存器 2	CSI	530
CB3RIC	中断控制寄存器	INTC	690
CB3RX	CSIB3 接收数据寄存器	CSI	525
CB3RXL	CSIB3 接收数据寄存器 L	CSI	525
CB3STR	CSIB3 状态寄存器	CSI	532
CB3TIC	中断控制寄存器	INTC	690
CB3TX	CSIB3 发送数据寄存器	CSI	525
CB3TXL	CSIB3 发送数据寄存器 L	CSI	525
CB4CTL0	CSIB4 控制寄存器 0	CSI	526
CB4CTL1	CSIB4 控制寄存器 1	CSI	529
CB4CTL2	CSIB4 控制寄存器 2	CSI	530
CB4RIC	中断控制寄存器	INTC	691
CB4RX	CSIB4 接收数据寄存器	CSI	525

(3/12)

符号	名称	设备	(3/12 页码
CB4RXL	CSIB4 接收数据寄存器 L	CSI	525
CB4STR	CSIB4 状态寄存器	CSI	532
CB4TIC	中断控制寄存器	INTC	691
CB4TX	CSIB4 发送数据寄存器	CSI	525
CB4TXL	CSIB4 发送数据寄存器 L	CSI	525
CB5CTL0	CSIB5 控制寄存器 0	CSI	526
CB5CTL1	CSIB5 控制寄存器 1	CSI	529
CB5CTL2	CSIB5 控制寄存器 2	CSI	530
CB5RIC	中断控制寄存器	INTC	691
CB5RX	CSIB5 接收数据寄存器	CSI	525
CB5RXL	CSIB5 接收数据寄存器 L	CSI	525
CB5STR	CSIB5 状态寄存器	CSI	532
CB5TIC	中断控制寄存器	INTC	691
CB5TX	CSIB5 发送数据寄存器	CSI	525
CB5TXL	CSIB5 发送数据寄存器 L	CSI	525
CCLS	CPU CPU 操作时钟状态寄存器	CG	220
CKC	时钟控制寄存器	CLM	223
CLM	时钟监视器模式寄存器	CG	744
СТВР	CALLT 基址指针	CPU	55
CTPC	CALLT 执行状态保存寄存器	CPU	54
CTPSW	CALLT 执行状态保存寄存器	CPU	54
DA0CS0	D/A 转换值设定寄存器 0	DAC	482
DA0CS1	D/A 转换值设定寄存器 1	DAC	482
DA0M	D/A 转换器模式寄存器	DAC	481
DADC0	DMA 寻址控制寄存器 0	DMA	655
DADC1	DMA 寻址控制寄存器 1	DMA	655
DADC2	DMA 寻址控制寄存器 2	DMA	655
DADC3	DMA 寻址控制寄存器 3	DMA	655
DBC0	DMA 传输数寄存器 0	DMA	654
DBC1	DMA 传输数寄存器 1	DMA	654
DBC2	DMA 传输数寄存器 2	DMA	654
DBC3	DMA 传输数寄存器 3	DMA	654
DBPC	异常/调试陷阱状态保存寄存器	CPU	55
DBPSW	异常/调试陷阱状态保存寄存器	CPU	55
DCHC0	DMA 通道控制寄存器 0	DMA	656
DCHC1	DMA 通道控制寄存器 1	DMA	656
DCHC2	DMA 通道控制寄存器 2	DMA	656
DCHC3	DMA 通道控制寄存器 3	DMA	656
DDA0H	DMA 目的地址寄存器 0H	DMA	653
DDA0L	DMA 目的地址寄存器 OL	DMA	653
DDA1H	DMA 目的地址寄存器 1H	DMA	653
DDA1L	DMA 目的地址寄存器 1L	DMA	653
DDA2H	DMA 目的地址寄存器 2H	DMA	653
DDA2L	DMA 目的地址寄存器 2L	DMA	653
DDA3H	DMA 目的地址寄存器 3H	DMA	653

(4/12)

符号	名称	设备	(4/12 页码
DDA3L	DMA 目的地址寄存器 3L	DMA	653
DMAIC0	中断控制寄存器	INTC	691
DMAIC1	中断控制寄存器	INTC	691
DMAIC2	中断控制寄存器	INTC	691
DMAIC3	中断控制寄存器	INTC	691
DSA0H	DMA 源地址寄存器 0H	DMA	652
DSA0L	DMA 源地址寄存器 OL	DMA	652
DSA1H	DMA 源地址寄存器 1H	DMA	652
DSA1L	DMA 源地址寄存器 1L	DMA	652
DSA2H	DMA 源地址寄存器 2H	DMA	652
DSA2L	DMA 源地址寄存器 2L	DMA	652
DSA3H	DMA 源地址寄存器 3H	DMA	652
DSA3L	DMA 源地址寄存器 3L	DMA	652
DTFR0	DMA 触发系数寄存器 0	DMA	657
DTFR1	DMA 触发系数寄存器 1	DMA	657
DTFR2	DMA 触发系数寄存器 2	DMA	657
DTFR3	DMA 触发系数寄存器 3	DMA	657
DWC0	数据等待控制寄存器 0	BCU	199
ECR	中断源寄存器	CPU	52
EIPC	中断状态保存寄存器	CPU	51
EIPSW	中断状态保存寄存器	CPU	51
EXIMC	外部总线接口模式 控制寄存器	BCU	190
FEPC	NMI 状态保存寄存器	CPU	52
FEPSW	NMI 状态保存寄存器	CPU	52
IIC0	IIC 移位寄存器 0	I <sup>2</sup> C	593
IIC1	IIC 移位寄存器 1	I <sup>2</sup> C	593
IIC2	IIC 移位寄存器 2	I <sup>2</sup> C	593
IICC0	IIC 控制寄存器 0	I <sup>2</sup> C	579
IICC1	IIC 控制寄存器 1	I <sup>2</sup> C	579
IICC2	IIC 控制寄存器 2	I <sup>2</sup> C	579
IICCL0	IIC 时钟选择寄存器 0	I <sup>2</sup> C	589
IICCL1	IIC 时钟选择寄存器 1	I <sup>2</sup> C	589
IICCL2	IIC 时钟选择寄存器 2	I <sup>2</sup> C	589
IICF0	IIC 标志寄存器 0	I <sup>2</sup> C	587
IICF1	IIC 标志寄存器 1	I <sup>2</sup> C	587
IICF2	IIC 标志寄存器 2	I <sup>2</sup> C	587
IICIC0	中断控制寄存器	INTC	691
IICIC1	中断控制寄存器	INTC	690
IICIC2	中断控制寄存器	INTC	691
IICS0	IIC 状态寄存器 0	I <sup>2</sup> C	584
IICS1	IIC 状态寄存器 1	I <sup>2</sup> C	584
IICS2	IIC 状态寄存器 2	I <sup>2</sup> C	584
IICX0	IIC 功能扩展寄存器 0	I <sup>2</sup> C	590
IICX1	IIC 功能扩展寄存器 1	I <sup>2</sup> C	590
IICX2	IIC 功能扩展寄存器 2	I <sup>2</sup> C	590

(5/12)

符号	名称	设备	(5/12) 页码
IMR0	中断屏蔽寄存器 0	INTC	691
IMR0H	中断屏蔽寄存器 0H	INTC	691
IMR0L	中断屏蔽寄存器 OL	INTC	691
IMR1	中断屏蔽寄存器 1	INTC	691
IMR1H	中断屏蔽寄存器 1H	INTC	691
IMR1L	中断屏蔽寄存器 1L	INTC	691
IMR2	中断屏蔽寄存器 2	INTC	691
IMR2H	中断屏蔽寄存器 2H	INTC	691
IMR2L	中断屏蔽寄存器 2L	INTC	691
IMR3	中断屏蔽寄存器 3	INTC	691
IMR3H	中断屏蔽寄存器 3H	INTC	691
IMR3L	中断屏蔽寄存器 3L	INTC	691
IMR4	中断屏蔽寄存器 4	INTC	691
IMR4H	中断屏蔽寄存器 4H	INTC	691
IMR4L	中断屏蔽寄存器 4L	INTC	691
INTF0	外部下降沿指定寄存器 0	INTC	703
INTF3	外部下降沿指定寄存器 3	INTC	704
INTF8	外部下降沿指定寄存器 8	INTC	705
INTF9H	外部下降沿指定寄存器 9H	INTC	706
INTR0	外部上升沿指定寄存器 0	INTC	703
INTR3	外部上升沿指定寄存器 3	INTC	704
INTR8	外部上升沿指定寄存器 8	INTC	705
INTR9H	外部上升沿指定寄存器 9H	INTC	706
ISPR	中断服务优先权寄存器	INTC	693
KRIC	中断控制寄存器	INTC	691
KRM	按键返回模式寄存器	KR	711
LOCKR	锁定寄存器	CG	224
LVIIC	中断控制寄存器	INTC	690
LVIM	低压检测寄存器	LVI	749
LVIS	低电压检测等级选择寄存器	LVI	750
NFC	噪音消除控制寄存器	INTC	707
OCDM	片上调试模式寄存器	DCU	784
OCKS0	IIC 除法时钟选择寄存器 0	I <sup>2</sup> C	593
OCKS1	IIC 除法时钟选择寄存器 1	I <sup>2</sup> C	593
OSTS	振荡稳定时间选择寄存器	WDT	716
P0	端口 0 寄存器	端口	97
P1	端口 1 寄存器	端口	100
P3	端口3寄存器	端口	102
P3H	端口 3 寄存器 H	端口	102
P3L	端口 3 寄存器 L	端口	102
P4	端口 4 寄存器	端口	107
P5	端口 5 寄存器	端口	109
P6	端口 6 寄存器	端口	114
P6H	端口6寄存器H	端口	114
P6L	端口 6 寄存器 L	端口	114

(6/12)

符号	名称	设备	(6/12 页码
P7H	端口 7 寄存器 H	端口	118
P7H P7L	端口7寄存器L	端口	118
P8	端口8寄存器	端口	119
P9	端口9寄存器	端口	122
P9H	端口9寄存器 H	端口	122
	端口9寄存器L	端口	†
P9L			122
PC	程序计数器	CPU	49
PCC	处理器时钟控制寄存器 世里 CD 宏有 W	CG	216
PCD	端口CD寄存器	端口	129
PCM	端口0寄存器	端口	130
PCS	端口CS寄存器	端口	132
PCT	端口CT寄存器	端口	134
PDH	端口DH寄存器	端口	136
PDL	端口DL寄存器	端口	139
PDLH	端口DL寄存器H	端口	139
PDLL	端口 DL 寄存器 L	端口	139
PEMU1	外围仿真寄存器 1	CPU	754
PF0	端口 0 功能寄存器	端口	99
PF3	端口 3 功能寄存器	端口	106
PF3H	端口 3 功能寄存器 H	端口	106
PF3L	端口 3 功能寄存器 L	端口	106
PF4	端口 4 功能寄存器	端口	108
PF5	端口 5 功能寄存器	端口	112
PF6	端口 6 功能寄存器	端口	116
PF6H	端口 6 功能寄存器 H	端口	116
PF6L	端口 6 功能寄存器 L	端口	116
PF8	端口 8 功能寄存器	端口	120
PF9	端口9功能寄存器	端口	128
PF9H	端口 9 功能寄存器 H	端口	128
PF9L	端口 9 功能寄存器 L	端口	128
PFC0	端口 0 功能控制寄存器	端口	99
PFC3	端口 3 功能控制寄存器	端口	104
PFC3H	端口 3 功能控制寄存器 H	端口	104
PFC3L	端口 3 功能控制寄存器 L	端口	104
PFC4	端口 4 功能控制寄存器	端口	108
PFC5	端口 5 功能控制寄存器	端口	110
PFC6H	端口 6 功能控制寄存器 H	端口	116
PFC9	端口 9 功能控制寄存器	端口	125
PFC9H	端口 9 功能控制寄存器 H	端口	125
PFC9L	端口 9 功能控制寄存器 L	端口	125
PFCE3L	端口 3 功能控制扩展寄存器 L	端口	104
PFCE5	端口 5 功能控制扩展寄存器	端口	111
PFCE9	端口 9 功能控制扩展寄存器	端口	125
PFCE9H	端口 9 功能控制扩展寄存器 H	端口	125
PFCE9L	端口9功能控制扩展寄存器L	端口	125

(7/12)

符号	名称	设备	页码
PIC0	中断控制寄存器	INTC	690
PIC1	中断控制寄存器	INTC	690
PIC2	中断控制寄存器	INTC	690
PIC3	中断控制寄存器	INTC	690
PIC4	中断控制寄存器	INTC	690
PIC5	中断控制寄存器	INTC	690
PIC6	中断控制寄存器	INTC	690
PIC7	中断控制寄存器	INTC	690
PIC8	中断控制寄存器	INTC	691
PLLCTL	PLL 控制寄存器	CG	222
PLLS	PLL 锁定时间指定寄存器	CG	225
PM0	端口 0 模式寄存器	端口	97
PM1	端口 1 模式寄存器	端口	100
PM3	端口3模式寄存器	端口	102
РМЗН	端口 3 模式寄存器 H	端口	102
PM3L	端口 3 模式寄存器 L	端口	102
PM4	端口 4 模式寄存器	端口	107
PM5	端口 5 模式寄存器	端口	109
PM6	端口6模式寄存器	端口	114
PM6H	端口 6 模式寄存器 H	端口	114
PM6L	端口 6 模式寄存器 L	端口	114
PM7H	端口 <b>7</b> 模式寄存器 H	端口	118
PM7L	端口 7 模式寄存器 L	端口	118
PM8	端口8模式寄存器	端口	119
PM9	端口9模式寄存器	端口	122
РМ9Н	端口9模式寄存器 H	端口	122
PM9L	端口9模式寄存器 L	端口	122
PMC0	端口 0 模式控制寄存器	端口	98
PMC3	端口3模式控制寄存器	端口	103
РМС3Н	端口 3 模式控制寄存器 H	端口	103
PMC3L	端口 3 模式控制寄存器 L	端口	103
PMC4	端口 4 模式控制寄存器	端口	108
PMC5	端口 5 模式控制寄存器	端口	110
PMC6	端口6模式控制寄存器	端口	115
PMC6H	端口 6 模式控制寄存器 H	端口	115
PMC6L	端口 6 模式控制寄存器 L	端口	115
PMC8	端口8模式控制寄存器	端口	120
PMC9	端口9模式控制寄存器	端口	123
PMC9H	端口 9 模式控制寄存器 H	端口	123
PMC9L	端口9模式控制寄存器 L	端口	123
PMCCM	端口 CM 模式控制寄存器	端口	131
PMCCS	端口 CS 模式控制寄存器	端口	133
PMCCT	端口CT模式控制寄存器	端口	135
PMCD	端口CD模式寄存器	端口	129
PMCDH	端口 DH 模式控制寄存器	端口	137

			(8/12
符号	名称	设备	页码
PMCDL	端口 DL 模式控制寄存器	端口	140
PMCDLH	端口 DL 模式控制寄存器 H	端口	140
PMCDLL	端口 DL 模式控制寄存器 L	端口	140
PMCM	端口 CM 模式寄存器	端口	130
PMCS	端口 CS 模式寄存器	端口	132
PMCT	端口 CT 模式寄存器	端口	134
PMDH	端口 DH 模式寄存器	端口	136
PMDL	端口 DL 模式寄存器	端口	139
PMDLH	端口 DL 模式寄存器 H	端口	139
PMDLL	端口 DL 模式寄存器 L	端口	139
PRCMD	命令寄存器	CPU	85
PRSCM0	预分频比较寄存器 0	WT	426
PRSCM1	预分频比较寄存器 1	CSI	569
PRSCM2	预分频比较寄存器 2	CSI	569
PRSCM3	预分频比较寄存器 3	CSI	569
PRSM0	预分频器模式寄存器 0	WT	425
PRSM1	预分频器模式寄存器 1	CSI	568
PRSM2	预分频器模式寄存器 2	CSI	568
PRSM3	预分频器模式寄存器 3	CSI	568
PSC	省电控制寄存器	CG	714
PSMR	省电模式寄存器	CG	715
PSW	程序状态字	CPU	53
r0 至 r31	通用寄存器	CPU	49
RAMS	内部 RAM 数据状态寄存器	CG	750
RCM	内部振荡模式寄存器	CG	220
RESF	复位源标志寄存器	复位	733
RTBH0	实时输出缓冲寄存器 0H	RTP	439
RTBH1	实时输出缓冲寄存器 1H	RTP	439
RTBL0	实时输出缓冲寄存器 OL	RTP	439
RTBL1	实时输出缓冲寄存器 1L	RTP	439
RTPC0	实时输出端口控制寄存器 0	RTP	441
RTPC1	实时输出端口控制寄存器 1	RTP	441
RTPM0	实时输出端口模式寄存器 0	RTP	440
RTPM1	实时输出端口模式寄存器 1	RTP	440
SELCNT0	选择器操作控制寄存器 0	定时器	313
SVA0	从设备地址寄存器 0	I <sup>2</sup> C	594
SVA1	从设备地址寄存器 1	I <sup>2</sup> C	594
SVA2	从设备地址寄存器 2	I <sup>2</sup> C	594
SYS	系统状态寄存器	CPU	86
TM0CMP0	TMM0 比较寄存器 0	定时器	415
TM0CTL0	TMM0 控制寄存器 0	定时器	416
TM0EQIC0	中断控制寄存器	INTC	690
TP0CCIC0	中断控制寄存器	INTC	690
TP0CCIC1	中断控制寄存器	INTC	690
TP0CCR0	TMP0 捕获/比较寄存器 0	定时器	236

(9/12)

符号	名称	设备	(9/12) 页码
TP0CCR1	TMP0 捕获/比较寄存器 1	定时器	238
TP0CNT	TMP0 计数器读缓冲寄存器	定时器	240
TP0CTL0	TMP0 控制寄存器 0	定时器	230
TP0CTL1	TMP0 控制寄存器 1	定时器	230
TP0IOC0	TMP0 I/O 控制寄存器 0	定时器	232
TP0IOC1	TMP0 I/O 控制寄存器 1	定时器	233
TP0IOC2	TMP0 I/O 控制寄存器 2	定时器	234
TP0OPT0	TMP0 选择寄存器 0	定时器	235
TP00VIC	中断控制寄存器	INTC	690
TP1CCIC0	中断控制寄存器	INTC	690
TP1CCIC1	中断控制寄存器	INTC	690
TP1CCR0	TMP1 捕获/比较寄存器 0	定时器	236
TP1CCR1	TMP1 捕获/比较寄存器 1	定时器	238
TP1CNT	TMP1 计数器读缓冲寄存器	定时器	240
TP1CTL0	TMP1 控制寄存器 0	定时器	230
TP1CTL1	TMP1 控制寄存器 1	定时器	230
TP1IOC0	TMP1 I/O 控制寄存器 0	定时器	232
TP1IOC1	TMP1 I/O 控制寄存器 1	定时器	233
TP1IOC2	TMP1 I/O 控制寄存器 2	定时器	234
TP1OPT0	TMP1 选择寄存器 0	定时器	235
TP10VIC	中断控制寄存器	INTC	690
TP2CCIC0	中断控制寄存器	INTC	690
TP2CCIC1	中断控制寄存器	INTC	690
TP2CCR0	TMP2 捕获/比较寄存器 0	定时器	236
TP2CCR1	TMP2 捕获/比较寄存器 1	定时器	238
TP2CNT	TMP2 计数器读缓冲寄存器	定时器	240
TP2CTL0	TMP2 控制寄存器 0	定时器	230
TP2CTL1	TMP2 控制寄存器 1	定时器	230
TP2IOC0	TMP2 I/O 控制寄存器 0	定时器	232
TP2IOC1	TMP2 I/O 控制寄存器 1	定时器	233
TP2IOC2	TMP2 I/O 控制寄存器 2	定时器	234
TP2OPT0	TMP2 选择寄存器 0	定时器	235
TP2OVIC	中断控制寄存器	INTC	690
TP3CCIC0	中断控制寄存器	INTC	690
TP3CCIC1	中断控制寄存器	INTC	690
TP3CCR0	TMP3 捕获/比较寄存器 0	定时器	236
TP3CCR1	TMP3 捕获/比较寄存器 1	定时器	238
TP3CNT	TMP3 计数器读缓冲寄存器	定时器	240
TP3CTL0	TMP3 控制寄存器 0	定时器	230
TP3CTL1	TMP3 控制寄存器 1	定时器	230
TP3IOC0	TMP3 I/O 控制寄存器 0	定时器	232
TP3IOC1	TMP3 I/O 控制寄存器 1	定时器	233
TP3IOC2	TMP3 I/O 控制寄存器 2	定时器	234
TP3OPT0	TMP3 选择寄存器 0	定时器	235
TP3OVIC	中断控制寄存器	INTC	690

(10/12)

名等				(10/12)
TP4CCIC1	符号	名称	设备	页码
TPACCRD	TP4CCIC0	中断控制寄存器	INTC	690
TPACKR1	TP4CCIC1	中断控制寄存器	INTC	690
TP4CNT	TP4CCR0	TMP4 捕获/比较寄存器 0	定时器	236
TP4CTL0	TP4CCR1	TMP4 捕获/比较寄存器 1	定时器	238
TPAICTL1	TP4CNT	TMP4 计数器读缓冲寄存器	定时器	240
TP4IOCO	TP4CTL0	TMP4 控制寄存器 0	定时器	230
TP4IOC1	TP4CTL1	TMP4 控制寄存器 1	定时器	230
TP4IOC2	TP4IOC0	TMP4 I/O 控制寄存器 0	定时器	232
TP4OPT0	TP4IOC1	TMP4 I/O 控制寄存器 1	定时器	233
TP4OVIC	TP4IOC2	TMP4 I/O 控制寄存器 2	定时器	234
TPSCCICO	TP4OPT0	TMP4 选择寄存器 0	定时器	235
TPSCCIC1	TP4OVIC	中断控制寄存器	INTC	690
TPSCCR0	TP5CCIC0	中断控制寄存器	INTC	690
TPSCCR1	TP5CCIC1	中断控制寄存器	INTC	690
TPSCNT	TP5CCR0	TMP5 捕获/比较寄存器 0	定时器	236
TP5CTL0	TP5CCR1	TMP5 捕获/比较寄存器 1	定时器	238
TP5CTL1	TP5CNT	TMP5 计数器读缓冲寄存器	定时器	240
TP5IOC0	TP5CTL0	TMP5 控制寄存器 0	定时器	230
TP5IOC1       TMP5 I/O 控制寄存器 1       定时器       233         TP5IOC2       TMP5 I/O 控制寄存器 2       定时器       234         TP5OPT0       TMP5 选择寄存器 0       定时器       235         TP5OPT0       TMP5 选择寄存器 0       INTC       690         TP5OVIC       中断控制寄存器       INTC       691         TP6CCIC0       中断控制寄存器       INTC       691         TP6CCIC1       中断控制寄存器 0       定时器       236         TP6CCR0       TMP6 捕获比较寄存器 1       定时器       236         TP6CCR1       TMP6 抽浆比较寄存器 1       定时器       240         TP6CTL0       TMP6 控制寄存器 0       定时器       230         TP6CTL1       TMP6 控制寄存器 1       定时器       230         TP6IOC1       TMP6 I/O 控制寄存器 0       定时器       232         TP6IOC1       TMP6 I/O 控制寄存器 2       定时器       234         TP6OPT0       TMP6 i/O 控制寄存器 0       定时器       235         TP6OPT0       TMP6 速持存器 0       定时器       235         TP7CCIC1       中断控制寄存器 0       定时器       236         TP7CCIC1       中断控制寄存器 0       定时器       236         TP7CR1       TMP7 抽获比较寄存器 1       定时器       236         TP7CR1       TMP7 推获比较寄存器 0       定时器 <td>TP5CTL1</td> <td>TMP5 控制寄存器 1</td> <td>定时器</td> <td>230</td>	TP5CTL1	TMP5 控制寄存器 1	定时器	230
TP5IOC2       TMP5 I/O 控制寄存器 2       定时器       234         TP5OPT0       TMP5 选择寄存器 0       定时器       235         TP5OVIC       中断控制寄存器       INTC       690         TP6CIC0       中断控制寄存器       INTC       691         TP6CIC1       中断控制寄存器       INTC       691         TP6CIC1       中断控制寄存器 0       定时器       236         TP6CR0       TMP6 捕获比较寄存器 1       定时器       236         TP6CR1       TMP6 抽获比较寄存器 1       定时器       240         TP6CR1       TMP6 计数器读缓冲寄存器 0       定时器       230         TP6CTL0       TMP6 控制寄存器 1       定时器       230         TP6IOC0       TMP6 I/O 控制寄存器 0       定时器       232         TP6IOC1       TMP6 I/O 控制寄存器 2       定时器       233         TP6IOC2       TMP6 I/O 控制寄存器 2       定时器       234         TP6OPT0       TMP6 I/O 控制寄存器 0       定时器       235         TP6OVIC       中断控制寄存器 0       定时器       236         TP7CCIC1       中断控制寄存器 0       定时器       236         TP7CCR0       TMP7 抽浆比较寄存器 1       定时器       236         TP7CR1       TMP7 拉教/比较寄存器 0       定时器       230         TP7CTL0       TMP7 控制寄存器 0       定时器	TP5IOC0	TMP5 I/O 控制寄存器 0	定时器	232
TP5OPT0       TMP5 选择寄存器 0       定时器 235         TP5OVIC       中断控制寄存器       INTC 690         TP6CCIC0       中断控制寄存器       INTC 691         TP6CCIC1       中断控制寄存器       INTC 691         TP6CCR0       TMP6 捕获/比较寄存器 0       定时器 236         TP6CR1       TMP6 捕获/比较寄存器 1       定时器 238         TP6CNT       TMP6 计数器读缓冲寄存器 0       定时器 230         TP6CTL0       TMP6 控制寄存器 0       定时器 230         TP6CTL1       TMP6 控制寄存器 1       定时器 230         TP6IOC0       TMP6 I/O 控制寄存器 0       定时器 232         TP6IOC1       TMP6 I/O 控制寄存器 1       定时器 233         TP6OC2       TMP6 I/O 控制寄存器 2       定时器 234         TP6OPT0       TMP6 选择寄存器 0       定时器 235         TP6OVIC       中断控制寄存器 INTC 691         TP7CCIC0       中断控制寄存器 INTC 691         TP7CCIC1       中断控制寄存器 0       定时器 236         TP7CR0       TMP7 捕获化较寄存器 1       定时器 236         TP7CR1       TMP7 捕获化较寄存器 0       定时器 236         TP7CTL0       TMP7 控制寄存器 0       定时器 230         TP7CTL1       TMP7 控制寄存器 1       定时器 230         TP7CTL1       TMP7 控制寄存器 1       定时器 230         TP7CTL1       TMP7 控制寄存器 1       定时器 230 <td>TP5IOC1</td> <td>TMP5 I/O 控制寄存器 1</td> <td>定时器</td> <td>233</td>	TP5IOC1	TMP5 I/O 控制寄存器 1	定时器	233
TP5OVIC         中断控制寄存器         INTC         690           TP6CCICO         中断控制寄存器         INTC         691           TP6CCIC1         中断控制寄存器         INTC         691           TP6CCR0         TMP6 捕获化较寄存器 0         定时器         236           TP6CCR1         TMP6 捕获化较寄存器 1         定时器         238           TP6CNT         TMP6 计数器读缓冲寄存器 2         定时器         240           TP6CTL0         TMP6 控制寄存器 0         定时器         230           TP6CTL1         TMP6 控制寄存器 1         定时器         230           TP6IOC0         TMP6 I/O 控制寄存器 0         定时器         232           TP6IOC1         TMP6 I/O 控制寄存器 1         定时器         233           TP6IOC2         TMP6 I/O 控制寄存器 2         定时器         234           TP6OPT0         TMP6 i/O 控制寄存器 2         定时器         235           TP6OVIC         中断控制寄存器         INTC         691           TP7CCIC0         中断控制寄存器         INTC         691           TP7CCIC1         中断控制寄存器         236           TP7CCR1         TMP7 捕获化较寄存器 1         定时器         236           TP7CTL0         TMP7 控制寄存器 0         定时器         230           TP7CTL1         TMP7 控制寄存器 1         定时器	TP5IOC2	TMP5 I/O 控制寄存器 2	定时器	234
TP6CCICO         中断控制寄存器         INTC         691           TP6CCIC1         中断控制寄存器         INTC         691           TP6CCR0         TMP6 捕获/比较寄存器 0         定时器         236           TP6CCR1         TMP6 捕获/比较寄存器 1         定时器         238           TP6CNT         TMP6 扩放器读缓冲寄存器         定时器         240           TP6CNT         TMP6 控制寄存器 0         定时器         230           TP6CTL1         TMP6 控制寄存器 0         定时器         230           TP6IOC0         TMP6 I/O 控制寄存器 0         定时器         232           TP6IOC1         TMP6 I/O 控制寄存器 2         定时器         233           TP6IOC2         TMP6 I/O 控制寄存器 2         定时器         234           TP6OPT0         TMP6 J/O 控制寄存器 0         定时器         235           TP6OVIC         中断控制寄存器         INTC         691           TP7CCIC0         中断控制寄存器         INTC         691           TP7CCIC1         中断控制寄存器 0         定时器         236           TP7CCR1         TMP7 捕获/比较寄存器 1         定时器         236           TP7CNT         TMP7 控制寄存器 0         定时器         230           TP7CTL0         TMP7 控制寄存器 1         定时器         230           TP7CTL1         TMP7 控制寄存器 1 <td>TP5OPT0</td> <td>TMP5 选择寄存器 0</td> <td>定时器</td> <td>235</td>	TP5OPT0	TMP5 选择寄存器 0	定时器	235
TP6CCIC1         中斯控制寄存器         INTC         691           TP6CCR0         TMP6 捕获比较寄存器 0         定时器         236           TP6CCR1         TMP6 捕获比较寄存器 1         定时器         238           TP6CNT         TMP6 计数器读缓冲寄存器         定时器         240           TP6CNL0         TMP6 控制寄存器 0         定时器         230           TP6CL1         TMP6 控制寄存器 0         定时器         232           TP6IOC0         TMP6 I/O 控制寄存器 0         定时器         232           TP6IOC1         TMP6 I/O 控制寄存器 1         定时器         233           TP6IOC2         TMP6 I/O 控制寄存器 2         定时器         234           TP6OPT0         TMP6 选择寄存器 0         定时器         235           TP6OVIC         中断控制寄存器         INTC         691           TP7CCIC0         中断控制寄存器         INTC         691           TP7CCIC1         中断控制寄存器         定时器         236           TP7CCR1         TMP7 捕获/比较寄存器 1         定时器         238           TP7CNT         TMP7 控制寄存器 0         定时器         240           TP7CTL1         TMP7 控制寄存器 1         定时器         230           TP7CIC1         TMP7 控制寄存器 0         定时器         230           TP7CIC0         TMP7 控制寄存器 0	TP50VIC	中断控制寄存器	INTC	690
TP6CCR0       TMP6 捕获/比较寄存器 0       定时器       236         TP6CCR1       TMP6 捕获/比较寄存器 1       定时器       238         TP6CNT       TMP6 计数器读缓冲寄存器       定时器       240         TP6CTL0       TMP6 控制寄存器 0       定时器       230         TP6CTL1       TMP6 控制寄存器 1       定时器       230         TP6IOC0       TMP6 I/O 控制寄存器 0       定时器       232         TP6IOC1       TMP6 I/O 控制寄存器 1       定时器       233         TP6IOC2       TMP6 I/O 控制寄存器 2       定时器       234         TP6OPT0       TMP6 选择寄存器 0       定时器       235         TP6OVIC       中断控制寄存器       INTC       691         TP7CCIC0       中断控制寄存器       INTC       691         TP7CCIC1       中断控制寄存器       INTC       691         TP7CCR0       TMP7 捕获/比较寄存器 1       定时器       236         TP7CCR1       TMP7 捕获/比较寄存器 1       定时器       240         TP7CTL0       TMP7 控制寄存器 0       定时器       230         TP7CTL1       TMP7 控制寄存器 1       定时器       230         TP7IOC0       TMP7 I/O 控制寄存器 0       定时器       232	TP6CCIC0	中断控制寄存器	INTC	691
TP6CCR1         TMP6 捕获/比较寄存器 1         定时器 238           TP6CNT         TMP6 计数器读缓冲寄存器 240           TP6CTL0         TMP6 控制寄存器 0         定时器 230           TP6CTL1         TMP6 控制寄存器 1         定时器 230           TP6IOC0         TMP6 I/O 控制寄存器 0         定时器 232           TP6IOC1         TMP6 I/O 控制寄存器 1         定时器 233           TP6IOC2         TMP6 I/O 控制寄存器 2         定时器 234           TP6OPT0         TMP6 选择寄存器 0         定时器 235           TP6OVIC         中断控制寄存器 INTC 691           TP7CCIC0         中断控制寄存器 INTC 691           TP7CCIC1         中断控制寄存器 0         定时器 236           TP7CCR0         TMP7 捕获/比较寄存器 0         定时器 236           TP7CCR1         TMP7 捕获/比较寄存器 1         定时器 238           TP7CNT         TMP7 拉数器读缓冲寄存器 0         定时器 240           TP7CTL0         TMP7 控制寄存器 0         定时器 230           TP7CTL1         TMP7 控制寄存器 1         定时器 230           TP7CIC1         TMP7 控制寄存器 1         定时器 230           TP7CIC1         TMP7 控制寄存器 0         定时器 230           TP7CIC1         TMP7 控制寄存器 1         定时器 230           TP7CIC1         TMP7 控制寄存器 0         定时器 230	TP6CCIC1	中断控制寄存器	INTC	691
TP6CNT         TMP6 计数器读缓冲寄存器         定时器         240           TP6CTL0         TMP6 控制寄存器 0         定时器         230           TP6CTL1         TMP6 控制寄存器 1         定时器         230           TP6IOC0         TMP6 I/O 控制寄存器 0         定时器         232           TP6IOC1         TMP6 I/O 控制寄存器 1         定时器         233           TP6IOC2         TMP6 I/O 控制寄存器 2         定时器         234           TP6OPT0         TMP6 选择寄存器 0         定时器         235           TP6OVIC         中断控制寄存器         INTC         691           TP7CCIC0         中断控制寄存器         INTC         691           TP7CCIC1         中断控制寄存器 0         定时器         236           TP7CCR0         TMP7 捕获/比较寄存器 0         定时器         238           TP7CNT         TMP7 排费/比较寄存器 1         定时器         230           TP7CTL0         TMP7 控制寄存器 1         定时器         230           TP7CTL1         TMP7 控制寄存器 1         定时器         230           TP7CTL1         TMP7 控制寄存器 0         定时器         230           TP7IOC0         TMP7 I/O 控制寄存器 0         定时器         232	TP6CCR0	TMP6 捕获/比较寄存器 0	定时器	236
TP6CTL0       TMP6 控制寄存器 0       定时器       230         TP6CTL1       TMP6 控制寄存器 1       定时器       230         TP6IOC0       TMP6 I/O 控制寄存器 0       定时器       232         TP6IOC1       TMP6 I/O 控制寄存器 1       定时器       233         TP6IOC2       TMP6 I/O 控制寄存器 2       定时器       234         TP6OPT0       TMP6 选择寄存器 0       定时器       235         TP6OVIC       中断控制寄存器       INTC       691         TP7CCIC0       中断控制寄存器       INTC       691         TP7CCIC1       中断控制寄存器 0       定时器       236         TP7CCR0       TMP7 捕获/比较寄存器 0       定时器       238         TP7CNT       TMP7 排费/比较寄存器 0       定时器       240         TP7CTL0       TMP7 控制寄存器 0       定时器       230         TP7CTL1       TMP7 控制寄存器 0       定时器       230         TP7IOC0       TMP7 //O 控制寄存器 0       定时器       232	TP6CCR1	TMP6 捕获/比较寄存器 1	定时器	238
TP6CTL1       TMP6 控制寄存器 1       定时器 230         TP6IOC0       TMP6 I/O 控制寄存器 0       定时器 232         TP6IOC1       TMP6 I/O 控制寄存器 1       定时器 233         TP6IOC2       TMP6 I/O 控制寄存器 2       定时器 234         TP6OPT0       TMP6 选择寄存器 0       定时器 235         TP6OVIC       中断控制寄存器 INTC 691         TP7CCIC0       中断控制寄存器 INTC 691         TP7CCIC1       中断控制寄存器 0       定时器 236         TP7CCR0       TMP7 捕获/比较寄存器 0       定时器 236         TP7CCR1       TMP7 捕获/比较寄存器 1       定时器 238         TP7CNT       TMP7 计数器读缓冲寄存器 0       定时器 240         TP7CTL0       TMP7 控制寄存器 0       定时器 230         TP7CTL1       TMP7 控制寄存器 1       定时器 230         TP7IOC0       TMP7 I/O 控制寄存器 0       定时器 232	TP6CNT	TMP6 计数器读缓冲寄存器	定时器	240
TP6IOC0       TMP6 I/O 控制寄存器 0       定时器       232         TP6IOC1       TMP6 I/O 控制寄存器 1       定时器       233         TP6IOC2       TMP6 I/O 控制寄存器 2       定时器       234         TP6OPT0       TMP6 选择寄存器 0       定时器       235         TP6OVIC       中断控制寄存器       INTC       691         TP7CCIC0       中断控制寄存器       INTC       691         TP7CCIC1       中断控制寄存器       INTC       691         TP7CCR0       TMP7 捕获/比较寄存器 0       定时器       236         TP7CCR1       TMP7 捕获/比较寄存器 1       定时器       238         TP7CNT       TMP7 计数器读缓冲寄存器       定时器       240         TP7CTL0       TMP7 控制寄存器 0       定时器       230         TP7CTL1       TMP7 控制寄存器 1       定时器       230         TP7IOC0       TMP7 I/O 控制寄存器 0       定时器       232	TP6CTL0	TMP6 控制寄存器 0	定时器	230
TP6IOC1       TMP6 I/O 控制寄存器 1       定时器       233         TP6IOC2       TMP6 I/O 控制寄存器 2       定时器       234         TP6OPT0       TMP6 选择寄存器 0       定时器       235         TP6OVIC       中断控制寄存器       INTC       691         TP7CCIC0       中断控制寄存器       INTC       691         TP7CCIC1       中断控制寄存器       INTC       691         TP7CCR0       TMP7 捕获/比较寄存器 0       定时器       236         TP7CCR1       TMP7 捕获/比较寄存器 1       定时器       238         TP7CNT       TMP7 计数器读缓冲寄存器 0       定时器       230         TP7CTL0       TMP7 控制寄存器 0       定时器       230         TP7CTL1       TMP7 控制寄存器 0       定时器       230         TP7IOC0       TMP7 I/O 控制寄存器 0       定时器       232	TP6CTL1	TMP6 控制寄存器 1	定时器	230
TP6IOC2       TMP6 I/O 控制寄存器 2       定时器 234         TP6OPT0       TMP6 选择寄存器 0       定时器 235         TP6OVIC       中断控制寄存器 INTC 691         TP7CCIC0       中断控制寄存器 INTC 691         TP7CCIC1       中断控制寄存器 INTC 691         TP7CCR0       TMP7 捕获/比较寄存器 0       定时器 236         TP7CCR1       TMP7 捕获/比较寄存器 1       定时器 238         TP7CNT       TMP7 计数器读缓冲寄存器 0       定时器 240         TP7CTL0       TMP7 控制寄存器 0       定时器 230         TP7CTL1       TMP7 控制寄存器 1       定时器 230         TP7IOC0       TMP7 I/O 控制寄存器 0       定时器 232	TP6IOC0	TMP6 I/O 控制寄存器 0	定时器	232
TP6OPT0       TMP6 选择寄存器 0       定时器 235         TP6OVIC       中断控制寄存器       INTC 691         TP7CCIC0       中断控制寄存器       INTC 691         TP7CCIC1       中断控制寄存器 INTC 691       691         TP7CCR0       TMP7 捕获/比较寄存器 0       定时器 236         TP7CCR1       TMP7 捕获/比较寄存器 1       定时器 238         TP7CNT       TMP7 计数器读缓冲寄存器 240       定时器 240         TP7CTL0       TMP7 控制寄存器 0       定时器 230         TP7CTL1       TMP7 控制寄存器 1       定时器 230         TP7IOC0       TMP7 I/O 控制寄存器 0       定时器 232	TP6IOC1	TMP6 I/O 控制寄存器 1	定时器	233
TP6OVIC       中断控制寄存器       INTC       691         TP7CCIC0       中断控制寄存器       INTC       691         TP7CCIC1       中断控制寄存器       INTC       691         TP7CCR0       TMP7 捕获/比较寄存器 0       定时器       236         TP7CCR1       TMP7 捕获/比较寄存器 1       定时器       238         TP7CNT       TMP7 计数器读缓冲寄存器       定时器       240         TP7CTL0       TMP7 控制寄存器 0       定时器       230         TP7CTL1       TMP7 控制寄存器 1       定时器       230         TP7IOC0       TMP7 I/O 控制寄存器 0       定时器       232	TP6IOC2	TMP6 I/O 控制寄存器 2	定时器	234
TP7CCIC0       中断控制寄存器       INTC       691         TP7CCIC1       中断控制寄存器       INTC       691         TP7CCR0       TMP7 捕获/比较寄存器 0       定时器       236         TP7CCR1       TMP7 捕获/比较寄存器 1       定时器       238         TP7CNT       TMP7 计数器读缓冲寄存器 0       定时器       240         TP7CTL0       TMP7 控制寄存器 0       定时器       230         TP7CTL1       TMP7 控制寄存器 1       定时器       230         TP7IOC0       TMP7 I/O 控制寄存器 0       定时器       232	TP6OPT0	TMP6 选择寄存器 0	定时器	235
TP7CCIC1       中断控制寄存器       INTC       691         TP7CCR0       TMP7 捕获/比较寄存器 0       定时器       236         TP7CCR1       TMP7 捕获/比较寄存器 1       定时器       238         TP7CNT       TMP7 计数器读缓冲寄存器       定时器       240         TP7CTL0       TMP7 控制寄存器 0       定时器       230         TP7CTL1       TMP7 控制寄存器 1       定时器       230         TP7IOC0       TMP7 I/O 控制寄存器 0       定时器       232	TP60VIC	中断控制寄存器	INTC	691
TP7CCR0       TMP7 捕获/比较寄存器 0       定时器       236         TP7CCR1       TMP7 捕获/比较寄存器 1       定时器       238         TP7CNT       TMP7 计数器读缓冲寄存器       定时器       240         TP7CTL0       TMP7 控制寄存器 0       定时器       230         TP7CTL1       TMP7 控制寄存器 1       定时器       230         TP7IOC0       TMP7 I/O 控制寄存器 0       定时器       232	TP7CCIC0	中断控制寄存器	INTC	691
TP7CCR1       TMP7 捕获/比较寄存器 1       定时器       238         TP7CNT       TMP7 计数器读缓冲寄存器       定时器       240         TP7CTL0       TMP7 控制寄存器 0       定时器       230         TP7CTL1       TMP7 控制寄存器 1       定时器       230         TP7IOC0       TMP7 I/O 控制寄存器 0       定时器       232	TP7CCIC1	中断控制寄存器	INTC	691
TP7CNT       TMP7 计数器读缓冲寄存器       定时器       240         TP7CTL0       TMP7 控制寄存器 0       定时器       230         TP7CTL1       TMP7 控制寄存器 1       定时器       230         TP7IOC0       TMP7 I/O 控制寄存器 0       定时器       232	TP7CCR0	TMP7 捕获/比较寄存器 0	定时器	236
TP7CTL0       TMP7 控制寄存器 0       定时器       230         TP7CTL1       TMP7 控制寄存器 1       定时器       230         TP7IOC0       TMP7 I/O 控制寄存器 0       定时器       232	TP7CCR1	TMP7 捕获/比较寄存器 1	定时器	238
TP7CTL1       TMP7 控制寄存器 1       定时器       230         TP7IOC0       TMP7 I/O 控制寄存器 0       定时器       232	TP7CNT	TMP7 计数器读缓冲寄存器	定时器	240
TP7IOC0         TMP7 I/O 控制寄存器 0         定时器         232	TP7CTL0	TMP7 控制寄存器 0	定时器	230
	TP7CTL1	TMP7 控制寄存器 1	定时器	230
TP7IOC1         TMP7 I/O 控制寄存器 1         定时器         233	TP7IOC0	TMP7 I/O 控制寄存器 0	定时器	232
	TP7IOC1	TMP7 I/O 控制寄存器 1	定时器	233

(11/12)

符号	名称	设备	页码
TP7IOC2	TMP7 I/O 控制寄存器 2	定时器	234
TP7OPT0	TMP7 选择寄存器 0	定时器	235
TP7OVIC	中断控制寄存器	INTC	691
TP8CCIC0	中断控制寄存器	INTC	691
TP8CCIC1	中断控制寄存器	INTC	691
TP8CCR0	TMP8 捕获/比较寄存器 0	定时器	236
TP8CCR1	TMP8 捕获/比较寄存器 1	定时器	238
TP8CNT	TMP8 计数器读缓冲寄存器	定时器	240
TP8CTL0	TMP8 控制寄存器 0	定时器	230
TP8CTL1	TMP8 控制寄存器 1	定时器	230
TP8IOC0	TMP8 I/O 控制寄存器 0	定时器	232
TP8IOC1	TMP8 I/O 控制寄存器 1	定时器	233
TP8IOC2	TMP8 I/O 控制寄存器 2	定时器	234
TP8OPT0	TMP8 选择寄存器 0	定时器	235
TP8OVIC	中断控制寄存器	INTC	691
TQ0CCIC0	中断控制寄存器	INTC	690
TQ0CCIC1	中断控制寄存器	INTC	690
TQ0CCIC2	中断控制寄存器	INTC	690
TQ0CCIC3	中断控制寄存器	INTC	690
TQ0CCR0	TMQ0 捕获/比较寄存器 0	定时器	325
TQ0CCR1	TMQ0 捕获/比较寄存器 1	定时器	327
TQ0CCR2	TMQ0 捕获/比较寄存器 2	定时器	329
TQ0CCR3	TMQ0 捕获/比较寄存器 3	定时器	331
TQ0CNT	TMQ0 计数器读缓冲寄存器	定时器	333
TQ0CTL0	TMQ0 控制寄存器 0	定时器	319
TQ0CTL1	TMQ0 控制寄存器 1	定时器	320
TQ0IOC0	TMQ0 I/O 控制寄存器 0	定时器	321
TQ0IOC1	TMQ0 I/O 控制寄存器 1	定时器	322
TQ0IOC2	TMQ0 I/O 控制寄存器 2	定时器	323
TQ0OPT0	TMQ0 选择寄存器 0	定时器	324
TQ00VIC	中断控制寄存器	INTC	690
UA0CTL0	UARTAO 控制寄存器 0	UART	491
UA0CTL1	UARTAO 控制寄存器 1	UART	514
UA0CTL2	UARTAO 控制寄存器 2	UART	515
UA0OPT0	UARTAO 选项控制寄存器 O	UART	493
UA0RIC	中断控制寄存器	INTC	691
UA0RX	UARTAO 接收数据寄存器	UART	496
UA0STR	UARTAO 状态寄存器	UART	494
UA0TIC	中断控制寄存器	INTC	691
UA0TX	UARTAO 发送数据寄存器	UART	496
UA1CTL0	UARTA1 控制寄存器 0	UART	491
UA1CTL1	UARTA1 控制寄存器 1	UART	514
UA1CTL2	UARTA1 控制寄存器 2	UART	515
UA1OPT0	UARTA1 选项控制寄存器 0	UART	493
UA1RIC	中断控制寄存器	INTC	691

(12/12)

符号	名称	设备	页码
UA1RX	UARTA1 接收数据寄存器	UART	496
UA1STR	UARTA1 状态寄存器	UART	495
UA1TIC	中断控制寄存器	INTC	691
UA1TX	UARTA1 发送数据寄存器	UART	496
UA2CTL0	UARTA2 控制寄存器 0	UART	491
UA2CTL1	UARTA2 控制寄存器 1	UART	514
UA2CTL2	UARTA2 控制寄存器 2	UART	515
UA2OPT0	UARTA2 选项控制寄存器 0	UART	493
UA2RIC	中断 控制 寄存器	INTC	691
UA2RX	UARTA2 接收数据寄存器	UART	496
UA2STR	UARTA2 状态寄存器	UART	494
UA2TIC	中断控制寄存器	INTC	691
UA2TX	UARTA2 发送数据寄存器	UART	496
UA3CTL0	UARTA3 控制寄存器 0	UART	491
UA3CTL1	UARTA3 控制寄存器 1	UART	514
UA3CTL2	UARTA3 控制寄存器 2	UART	515
UA3OPT0	UARTA3 选项控制寄存器 0	UART	493
UA3RIC	中断控制寄存器	INTC	691
UA3RX	UARTA3 接收数据寄存器	UART	496
UA3STR	UARTA3 状态寄存器	UART	495
UA3TIC	中断控制寄存器	INTC	691
UA3TX	UARTA3 发送数据寄存器	UART	496
VSWC	系统等待控制寄存器	CPU	87
WDTE	看门狗定时器使能寄存器	WDT	435
WDTM2	看门狗定时器模式寄存器 2	WDT	434
WTIC	中断控制寄存器	INTC	691
WTIIC	中断控制寄存器	INTC	691
WTM	钟表定时器操作模式寄存器	WT	427

### 附录 C 指令集列表

# C.1 约定

### (1) 用于描述操作数的寄存器符号

寄存器符号	说明	
reg1	存器个数: 用作源寄存器	
reg2	存器个数: 主要用作目的寄存器。在有些指令中也用作源寄存器。	
reg3	存器个数: 主要用于存贮除法运算结果的余数和乘法运算结果的高 32 位。	
bit#3	指定位数的3位数据	
immX	X位立即数	
dispX	X 位偏移量数据	
regID	系统寄存器号	
vector	指定陷阱向量的 5 位数据(00H 至 1FH)	
cccc	显示条件代码的4位数据	
sp	堆栈指针 (r3)	
ер	元素指针 (r30)	
listX	X项寄存器列表	

# (2) 用于描述操作码的寄存器符号

寄存器符号	说明
读	指定 reg1 或 regID 的 1 位代码数据
r	指定 reg2 的 1 位代码数据
w	指定 reg3 的 1 位代码数据
d	1 位偏移量数据
I	1 位立即数 (指示立即数的高位)
i	1 位立即数
cccc	显示条件代码的 4 位数据
cccc	显示 Bcond 指令的条件代码之 4 位数据
bbb	指定位数的3位数据
L	指定寄存器列表中的程序寄存器的 1 位数据

### (3) 用于描述操作的寄存器符号

寄存器符号	说明
<b>←</b>	数据输入
GR [ ]	通用寄存器
SR[]	系统寄存器
zero-extend (n)	用 n 个零扩展至字 (零扩展)
sign-extend (n)	用 n 个符号扩展至字 (符号扩展)
load-memory (a, b)	从地址 a 读大小为 b 的数据
store-memory (a, b, c)	将数据b以大小为c写入地址a中
load-memory-bit (a, b)	读地址 a 的第 b 位数据
store-memory-bit (a, b, c)	将数据 c 写入地址 a 的第 b 位
saturated (n)	对 n 执行饱和处理 (n 为二进制补码). 计算结果,如果, n ≥ 7FFFFFFH,则将结果设置为 7FFFFFFH. n ≤ 80000000H,则将结果设置为 80000000H.
result	反映标志位的结果
Byte	字节(8 位)
Halfword	半字(16 位)
Word	字 (32 位)
+	加
1	减
II	串位
×	乘
÷	除
%	除法运算结果的余数
AND	逻辑与
OR	逻辑或
XOR	异或
NOT	逻辑非
logically shift left by	逻辑左移
logically shift right by	逻辑右移
arithmetically shift right by	算术右移

### (4) 用于执行时钟寄存器符号

寄存器符号	说明
i	在第一条指令执行后,如果就立即执行另外一条指令(issue 结束)。
r	在第一条指令执行后,如果就立即重复执行该指令(repeat 重复)。
I	在第一条指令执行后,如果就立即使用该指令的执行结果(latency 等待)。

### (5) 用于标志操作的寄存器符号

标识符	说明
(Blank)	无变化
0	清 0
Х	按结果设置或清除
读	预存值恢复

# (6) 条件代码

条件代码 (cccc)	条件公式	说明
0 0 0 0	OV = 1	溢出
1 0 0 0	OV = 0	没有溢出
0 0 0 1	CY = 1	有进位低于 (小于)
1 0 0 1	CY = 0	无进位 不低于 (大于或等于)
0 0 1 0	Z = 1	结果为 0
1 0 1 0	Z = 0	结果不为 0
0 0 1 1	(CY or Z) = 1	不高于 (小于或等于)
1 0 1 1	(CY  or  Z) = 0	高于(大于)
0 1 0 0	S = 1	结果为负数
1 1 0 0	S = 0	结果为正数
0 1 0 1	_	一直 (无条件的)
1 1 0 1	SAT = 1	饱和
0 1 1 0	(S xor OV) = 1	小于有符号数
1 1 1 0	(S xor OV) = 0	大于或等于有符号数
0 1 1 1	((S xor OV) or Z) = 1	大于或等于有符号数
1 1 1 1	$((S \times OV) \text{ or } Z) = 0$	大于有符号数

# C.2 指令集(按字母先后顺序)

(1/6)

助记符	操作数	操作码	操作		th	行时	Æth.			1/6)		
助此刊	3米1下效	採作時	19KTF		i i		#T	CY	OV	标志 S		SAT
ADD	reg1,reg2	rrrr001110RRRRR	GR[reg2]←GR[reg2]+GR[reg1]		1	1	1	×	×	×	×	SAT
ADD	imm5,reg2	rrrr010010iiiii	GR[reg2]←GR[reg2]+sign-extend(i	mmE)	1	1	1	×	×	×	×	
ADDI	imm16,reg1,reg2	rrrrr110000RRRRR	GR[reg2]←GR[reg1]+sign-extend(i		1	1	1	×	×	×	×	
AND	reg1,reg2	rrrr001010RRRRR	GR[reg2]←GR[reg2]AND GR[reg1]		1	1	1		0	×	×	
ANDI	imm16,reg1,reg2	rrrrr110110RRRRR	GR[reg2]←GR[reg1]AND zero-exte	end(imm16)	1	1	1		0	×	×	
Bcond	disp9	ddddd1011dddcccc 如果满足条件 当满足 <b>注 1</b> 则 PC←PC+sign-extend(disp9) 条件时			2 注2	2 注2	2 注2					
				当条件 未满足时	1	1	1					
BSH	reg2,reg3	rrrrr11111100000 wwwww01101000010	GR[reg3] ← GR[reg2] (23:16)    GR[reg2] (31:24)    GR[reg2] (7:0)    GR[reg2] (15:8)			1	1	×	0	×	×	
BSW	reg2,reg3	rrrrr11111100000 wwwww01101000000	GR[reg3] ← GR[reg2] (7:0)    GR[reg2] (15:8)    GR [reg2] (23:16)    GR[reg2] (31:24)			1	1	×	0	×	×	
CALLT	imm6	000001000iiiii	CTPC←PC+2(return PC) CTPSW←PSW adr←CTBP+zero-extend(imm6 logically shift left by 1) PC←CTBP+zero-extend(Load-memory(adr,Halfword))			4	4					
CLR1	bit#3,disp16[reg1]	10bbb111110RRRR dddddddddddddddd	adr←GR[reg1]+sign-extend(disp16 Z flag←Not(Load-memory-bit(adr,b Store-memory-bit(adr,bit#3,0)	•	3 注3	3 注3	3 注3				×	
	reg2, [reg1]	rrrr1111111RRRRR 0000000011100100	adr←GR[reg1] Z flag←Not(Load-memory-bit(adr,resconding)) Store-memory-bit(adr,reg2,0)	eg2))	3 注3	3 注3	3 注3				×	
CMOV	cccc,imm5,reg2,reg3	rrrrr111111iiii wwwww011000cccc0	如果满足条件 则 GR[reg3]←sign-extended(imm5 否则 GR[reg3]←GR[reg2]	)	1	1	1					
	cccc,reg1,reg2,reg3	rrrrr111111RRRR wwwww011001cccc0	如果满足条件 则 GR[reg3]←GR[reg1] 否则 GR[reg3]←GR[reg2]		1	1	1					
CMP	reg1,reg2	rrrrr001111RRRRR	result←GR[reg2]–GR[reg1]		1	1	1	×	×	×	×	
	imm5,reg2	rrrr010011iiiii	result←GR[reg2]–sign-extend(imm	5)	1	1	1	×	×	×	×	
CTRET		0000011111100000 0000000101000100	PC←CTPC PSW←CTPSW		3	3	3	读	读	读	读	读
DBRET		0000011111100000 0000000101000110	PC←DBPC PSW←DBPSW			3	3	读	读	读	读	读

(2/6)

III. \17 /r/r	セル・米・	₩. <i>U-T1</i>	-kE. 16-	-1.1-	4二円	- Erda	1		2/6)		
助记符	操作数	操作码	操作		.行时				标志	_	L
DBTRAP		1111100001000000	DBPC←PC+2 (restored PC)	i 3	7 3	3	CY	OV	S	Z	SAT
DUTTAL		1111100001000000	DBPSW←PSW PSW.NP←1 PSW.EP←1 PSW.ID←1 PC←00000060H	3	3	3					
DI		000001111110000000 00000101100000	PSW.ID←1	1	1	1					
DISPOSE	imm5,list12	0000011001iiiiiLL LLLLLLLLL00000	sp←sp+zero-extend(imm5 逻辑左移 2 位) GR[列表 12 中的寄存器]←Load-memory(sp,字) sp←sp+4 重复以上 2 步,直到列表 12 所有寄存器都装载为止	n+1 注4	n+1 注4	n+1 注4					
	imm5,list12,[reg1]	0000011001iiiiiLL LLLLLLLLLRRRRR 注5	sp←sp+zero-extend(imm5 逻辑左移 2 位) GR[列表 12 中的寄存器]←Load-memory(sp,字) sp←sp+4 重复以上 2 步,直到列表 12 所有寄存器都装载为止 PC←GR[reg1]	n+3 注4	n+3 注4	n+3 注4					
DIV	reg1,reg2,reg3	rrrrr1111111RRRRRww www01011000000	GR[reg2]←GR[reg2]÷GR[reg1] GR[reg3]←GR[reg2]%GR[reg1]	35	35	35		×	×	×	
DIVH	reg1,reg2	rrrrr000010RRRRR	GR[reg2]←GR[reg2]÷GR[reg1] <sup>tt 6</sup>	35	35	35		×	×	×	
	reg1,reg2,reg3	rrrrr1111111RRRRRww www01010000000	GR[reg2]←GR[reg2]÷GR[reg1] <sup>±6</sup> GR[reg3]←GR[reg2]%GR[reg1]	35	35	35		×	×	×	
DIVHU	reg1,reg2,reg3	rrrrr1111111RRRRRww www01010000010	GR[reg2]←GR[reg2]÷GR[reg1] <sup>te 6</sup> GR[reg3]←GR[reg2]%GR[reg1]	34	34	34		×	×	×	
DIVU	reg1,reg2,reg3	rrrrr1111111RRRRRww www01011000010	GR[reg2]←GR[reg2]÷GR[reg1] GR[reg3]←GR[reg2]%GR[reg1]	34	34	34		×	×	×	
EI		100001111110000000 00000101100000	PSW.ID←0	1	1	1					
HALT		0000011111110000000 00000100100000	停止	1	1	1					
HSW	reg2,reg3	rrrrr11111100000 wwww01101000100	GR[reg3]←GR[reg2](15 : 0)    GR[reg2] (31 : 16)	1	1	1	×	0	×	×	
JARL	disp22,reg2	rrrrr11110ddddddddddddddddddddddddddddd	GR[reg2]←PC+4 PC←PC+sign-extend(disp22)	2	2	2					
JMP	[reg1]	00000000011RRRRR	PC←GR[reg1]	3	3	3					
JR	disp22	0000011110dddddddd ddddddddddddd0 注7	PC←PC+sign-extend(disp22)	2	2	2					
LD.B	disp16[reg1],reg2	rrrrr111000RRRRR dddddddddddddddd	adr←GR[reg1]+sign-extend(disp16) GR[reg2]←sign-extend(Load-memory(adr,Byte))	1	1	注 11					
LD.BU	disp16[reg1],reg2	rrrrr11110bRRRRRdd dddddddddddd1 注 8,10	adr←GR[reg1]+sign-extend(disp16) GR[reg2]←zero-extend(Load-memory(adr,Byte))	1	1	注 11					

(3/6)

助记符	操作数	操作码	掃	4作	th	行时	- Ærli		标志				
奶儿们	沐旧奴	1米1下円	1*	:  -	i	11 HJ	VT I	CY	ΟV	S		SA	
LD.H	disp16[reg1],reg2	rrrrr111001RRRRRdd ddddddddddddd0	adr←GR[reg1]+sign-exter GR[reg2]←sign-extend(Lc	nd(disp16) nad-memory(adr,Halfword))	1	1	注 11	Ci	OV	3		SA	
LDSR	reg2,regID	rrrrr111111RRRRR00	SR[regID]←GR[reg2]	Other than regID = PSW	1	1	1					<del>                                     </del>	
		00000000100000 注 <b>12</b>		regID = PSW	1	1	1	×	×	×	×	×	
LD.HU	disp16[reg1],reg2	rrrrr1111111RRRRRdd ddddddddddddd1 注8	adr←GR[reg1]+sign-exter GR[reg2]←zero-extend(Lo	nd(disp16) pad-memory(adr,Halfword)	1	1	注 11						
LD.W	disp16[reg1],reg2	rrrrr111001RRRRRdd ddddddddddddd1 注8	adr  GR[reg1]+sign-exter  GR[reg2]  Load-memory(		1	1	注 11						
MOV	reg1,reg2	rrrrr000000RRRRR	GR[reg2]←GR[reg1]		1	1	1						
	imm5,reg2	rrrrr010000iiiii	GR[reg2]←sign-extend(im	m5)	1	1	1						
	imm32,reg1	00000110001RRRRR	GR[reg1]←imm32		2	2	2						
MOVEA	imm16,reg1,reg2	rrrrr110001RRRRRi i	GR[reg2]←GR[reg1]+sign	-extend(imm16)	1	1	1						
MOVHI	imm16,reg1,reg2	rrrrr110010RRRRi i	GR[reg2]←GR[reg1]+(imn	n16 II 0 <sup>16</sup> )	1	1	1						
MUL	reg1,reg2,reg3	rrrrr1111111RRRRRww www01000100000	GR[reg3] Ⅱ GR[reg2]←GR 注 <b>14</b>	[reg2]xGR[reg1]	1	4	5						
	imm9,reg2,reg3	rrrr111111iiiiww www01001llll00 注13	GR[reg3] ∥ GR[reg2]←GR	[reg2]xsign-extend(imm9)	1	4	5						
MULH	reg1,reg2	rrrrr000111RRRRR	GR[reg2]←GR[reg2] <sup>±6</sup> xG	R[reg1] <sup>±6</sup>	1	1	2						
	imm5,reg2	rrrrr010111iiiii	GR[reg2]←GR[reg2] <sup>tt 6</sup> xsi	gn-extend(imm5)	1	1	2						
MULHI	imm16,reg1,reg2	rrrrr110111RRRRRi i	GR[reg2]←GR[reg1] <sup>± 6</sup> xim	nm16	1	1	2						
MULU	reg1,reg2,reg3	rrrrr1111111RRRRRww www01000100010	GR[reg3] Ⅱ GR[reg2]←GR 注 <b>14</b>	[reg2]xGR[reg1]	1	4	5						
	imm9,reg2,reg3	rrrr111111iiiiww www01001llll10 注13	GR[reg3] II GR[reg2]←GR	[reg2]xzero-extend(imm9)	1	4	5						
NOP		0000000000000000	Pass at least one clock cyc 通过至少一个时钟周期无掠		1	1	1						
NOT	reg1,reg2	rrrrr000001RRRRR	GR[reg2]←NOT(GR[reg1]	)	1	1	1		0	×	×		
NOT1	bit#3,disp16[reg1]	01bbb111110RRRRR ddddddddddddddddd	adr←GR[reg1]+sign-exter Z flag←Not(Load-memory Store-memory-bit(adr,bit#3	-bit(adr,bit#3))	3 <b>注3</b>	3 <b>注3</b>	3 <b>注3</b>				×		
	reg2, [reg1]	rrrr1111111RRRRR 0000000011100010	adr←GR[reg1]  Z flag←Not(Load-memory Store-memory-bit(adr,reg2		3 注3	3 注3	3 注3				×		

(4/6)

HI >= 44	In 12 300	In 12	In "	Ι	,	<i>t</i> . 1					4/6)
助记符	操作数	操作码	操作	执	.行时 	钟			标志		
				i	r	I	CY	OV	S	Z	SAT
OR	reg1,reg2	rrrr001000RRRRR	GR[reg2]←GR[reg2]OR GR[reg1]	1	1	1		0	×	×	
ORI	imm16,reg1,reg2	rrrrr110100RRRRRi i	GR[reg2]←GR[reg1]OR zero-extend(imm16)	1	1	1		0	×	×	
PREPARE	list12,imm5	0000011110iiiiiLL	Store-memory(sp-4,GR[reg in list12],Word)	n+1	n+1	n+1					
ļ		LLLLLLLLL00001	sp←sp-4 重复以上 1 步,直到列表 12 所有寄存器都装载为止 sp←sp-zero-extend(imm5)	注4	注4	注4					
ļ	list12,imm5,	0000011110iiiiiLL	Store-memory(sp-4,GR[reg in list12],Word)	n+2	n+2	n+2					
	sp/imm * 15	LLLLLLLLLff011imm1	sp←sp+4	注4	注4	注4					
		6/imm32	重复以上 1 步,直到列表 12 所有寄存器都装载为止	注17	注17	注17					
		注 16	sp←sp-zero-extend (imm5) ep←sp/imm								
RETI		000001111110000000 00000101000000	if PSW.EP=1 then PC ←EIPC PSW ←EIPSW else if PSW.NP=1 then PC ←FEPC	3	3	3	读	读	读	读	读
			PSW ←FEPSW else PC ←EIPC PSW ←EIPSW								
SAR	reg1,reg2	rrrr1111111RRRRR00 00000010100000	GR[reg2]←GR[reg2]算术右移 by GR[reg1]	1	1	1	×	0	×	×	
	imm5,reg2	rrrrr010101iiiii	GR[reg2]←GR[reg2]算术右移 zero-extend (imm5)	1	1	1	×	0	×	×	
SASF	cccc,reg2	rrrr11111110ccc	如果满足条件 则 GR[reg2]←(GR[reg2]逻辑左移 1 位) OR 00000001H 否则 GR[reg2]←(GR[reg2]逻辑左移 1 位) OR 00000000H	1	1	1					
SATADD	reg1,reg2	rrrrr000110RRRRR	GR[reg2]←saturated(GR[reg2]+GR[reg1])	1	1	1	×	×	×	×	×
	imm5,reg2	rrrr010001iiiii	GR[reg2]←saturated(GR[reg2]+sign-extend(imm5)	1	1	1	×	×	×	×	×
SATSUB	reg1,reg2	rrrrr000101RRRRR	GR[reg2]—saturated(GR[reg2]–GR[reg1])	1	1	1	×	×	×	×	×
SATSUBI	imm16,reg1,reg2	rrrrr110011RRRRRi i	GR[reg2]←saturated(GR[reg1]–sign-extend(imm16)	1	1	1	×	×	×	×	×
SATSUBR	reg1,reg2	rrrrr000100RRRRR	GR[reg2]←saturated(GR[reg1]–GR[reg2])	1	1	1	×	×	×	×	×
SETF	cccc,reg2	rrrrr1111110cccc 000000000000000000	如果条件满足 则 GR[reg2]←0000001H 否则 GR[reg2]←0000000H	1	1	1					

(5/6)

助记符	操作数	操作码	操作	执	行时	钟	标志				5/6
5,7211	2011 20	Dell 12	3/N	i	r	1	CY	OV	S	l	SAT
SET1	bit#3,disp16[reg1]	00bbb1111110RRRRR ddddddddddddddddd	adr←GR[reg1]+sign-extend(disp16)  Z flag←Not (Load-memory-bit(adr,bit#3))  Store-memory-bit(adr,bit#3,1)	3 注3	3 注3	3 注3				×	
	reg2, [reg1]	rrrr1111111RRRRR00 00000011100000	adr←GR[reg1] Z flag←Not(Load-memory-bit(adr,reg2)) Store-memory-bit(adr,reg2,1)	3 注3	3 注3	3 注3				×	
SHL	reg1,reg2	rrrrr111111RRRRR00 00000011000000	GR[reg2]←GR[reg2]逻辑左移 GR[reg1]位	1	1	1	×	0	×	×	
	imm5,reg2	rrrr010110iiiii	GR[reg2]←GR[reg2] 逻辑左移 by zero-extend(imm5)	1	1	1	×	0	×	×	
SHR	reg1,reg2	rrrrr1111111RRRRR00 00000010000000	GR[reg2]←GR[reg2] 逻辑右移 GR[reg1]位	1	1	1	×	0	×	×	
	imm5,reg2	rrrr010100iiiii	GR[reg2]←GR[reg2] 逻辑右移 zero-extend(imm5)	1	1	1	×	0	×	×	
SLD.B	disp7[ep],reg2	rrrr0110ddddddd	adr←ep+zero-extend(disp7) GR[reg2]←sign-extend(Load-memory(adr,Byte))	1	1	注9					
SLD.BU	disp4[ep],reg2	rrrrr0000110dddd <b>注18</b>	adr←ep+zero-extend(disp4) GR[reg2]←zero-extend(Load-memory(adr,Byte))	1	1	注9					
SLD.H	disp8[ep],reg2	rrrrr1000ddddddd <b>注19</b>	adr←ep+zero-extend(disp8) GR[reg2]←sign-extend(Load-memory(adr,Halfword))	1	1	注9					
SLD.HU	disp5[ep],reg2	rrrrr0000111dddd 注 <b>18, 20</b>	adr←ep+zero-extend(disp5) GR[reg2]←zero-extend(Load-memory(adr,Halfword))	1	1	注9					
SLD.W	disp8[ep],reg2	rrrrr1010dddddd0 <b>注21</b>	adr←ep+zero-extend(disp8) GR[reg2]←Load-memory(adr,Word)	1	1	注9					
SST.B	reg2,disp7[ep]	rrrrr0111ddddddd	adr←ep+zero-extend(disp7) Store-memory(adr,GR[reg2],Byte)	1	1	1					
SST.H	reg2,disp8[ep]	rrrrr1001ddddddd 注 <b>19</b>	adr←ep+zero-extend(disp8) Store-memory(adr,GR[reg2],Halfword)	1	1	1					
SST.W	reg2,disp8[ep]	rrrrr1010dddddd1 注 <b>21</b>	adr←ep+zero-extend(disp8) Store-memory(adr,GR[reg2],Word)	1	1	1					
ST.B	reg2,disp16[reg1]	rrrrr111010RRRRRdd dddddddddddddd	adr←GR[reg1]+sign-extend(disp16) Store-memory(adr,GR[reg2],Byte)	1	1	1					
ST.H	reg2,disp16[reg1]	rrrrr111011RRRRRdd ddddddddddddd0往8	adr←GR[reg1]+sign-extend(disp16) Store-memory (adr,GR[reg2], Halfword)	1	1	1					
ST.W	reg2,disp16[reg1]	rrrrr111011RRRRRdd dddddddddddd1注8	adr←GR[reg1]+sign-extend(disp16) Store-memory (adr,GR[reg2], Word)	1	1	1					
STSR	regID,reg2	rrrr1111111RRRRR00 00000001000000	GR[reg2]←SR[regID]	1	1	1					

(6/6)

助记符	操作数	操作码	操作	执	行时	钟		标志			
				i	r	1	CY	OV	S	Z	SAT
SUB	reg1,reg2	rrrrr001101RRRRR	GR[reg2]—GR[reg1]	1	1	1	×	×	×	×	
SUBR	reg1,reg2	rrrrr001100RRRRR	GR[reg2]←GR[reg1]–GR[reg2]	1	1	1	×	×	×	×	
SWITCH	reg1	0000000010RRRRR	adr←(PC+2) + (GR [reg1] 逻辑左移 1 位) PC←(PC+2) + (sign-extend (Load-memory (adr,Halfword)) 逻辑左移 1 位	5	5	5					
SXB	reg1	00000000101RRRRR	GR[reg1]←sign-extend (GR[reg1] (7:0))	1	1	1					
SXH	reg1	00000000111RRRRR	GR[reg1]←sign-extend (GR[reg1] (15 : 0))	1	1	1					
TRAP	vector	00000111111iiii0 000000100000000	EIPC	3	3	3					
TST	reg1,reg2	rrrrr001011RRRRR	结果←GR[reg2] AND GR[reg1]	1	1	1		0	×	×	
TST1	bit#3,disp16[reg1]	11bbb111110RRRRR dddddddddddddddd	adr←GR[reg1]+sign-extend(disp16) Z flag←Not (Load-memory-bit (adr,bit#3))	3 注3	3 注3	3 注3				×	
	reg2, [reg1]	rrrrr1111111RRRRR00 00000011100110	adr←GR[reg1] Z flag←Not (Load-memory-bit (adr,reg2))	3 注3	3 注3	3 <b>注3</b>				×	
XOR	reg1,reg2	rrrrr001001RRRRR	GR[reg2]←GR[reg2] XOR GR[reg1]	1	1	1		0	×	×	
XORI	imm16,reg1,reg2	rrrrr110101RRRRRi i	GR[reg2]←GR[reg1] XOR zero-extend (imm16)	1	1	1		0	×	×	
ZXB	reg1	00000000100RRRRR	GR[reg1]←zero-extend (GR[reg1] (7 : 0))	1	1	1					
ZXH	reg1	00000000110RRRRR	GR[reg1]←zero-extend (GR[reg1] (15 : 0))	1	1	1					

# 注 1. dddddddd: disp9的高8位。

- 2. 3 如果先前有一指令立即重写了 PSW 寄存器的内容。
- 3. 如果没有等待状态(3+读访问等待状态数)。
- **4.** n 为列表 12 装载寄存器的总数.(取决于等待状态数。同样,如果没有等待状态, n 为列表 12 装载寄存器的总数。如果 n=0,那么与 n=1 时同样操作)
- **5.** RRRRR: 00000 以外的数。
- 6. 仅低半字数据有效。
- 7. dddddddddddddddddd: disp22 的高 21 位。
- 8. ddddddddddddd: disp16 的高 15 位。
- 9. 取决于等待状态数(如果没有等待状态则为 1)。
- **10.** b: disp16 的第 0 位
- 11. 取决于等待状态数(如果没有等待状态则为 2)。

注 12. 在该指令中,出于助记符描述的方便起见,将 reg2 用作源寄存器,而寄存器 reg1 域用作操作码。因此,该指令的助记符描述和操作码中的寄存器配置的含义与其他指令不同。

rrrrr = 寄存器 regID 配置

RRRRR = 寄存器 reg2 配置

**13.** iiiii: imm9的低5位。

IIII: imm9的高4位。

- 14. 请不要将通用寄存器 reg1 和 reg3 指定为同一个寄存器。
- 15. sp/imm: 指定子操作码的 19 位和 20 位。
- **16.** ff = 00: 将 sp 装载至 ep 中。
  - 01: 将符号扩展的 16 位立即数(第 47 到 32 位)装载至 ep 中。
  - 10: 将逻辑左移 16位的 16位立即数(第 47 到 32位)装载至 ep 中。
  - 11: 将 32 位立即数(第 63 到 32 位)装载至 ep 中。
- **17.** 如果 imm = imm32, n + 3 个时钟。
- 18. rrrrr: 00000 以外的数。
- **19.** ddddddd: disp8的高7位。
- **20.** dddd: disp5 的高 4 位。
- **21.** dddddd: disp8的高6位。

本附录列举了文件中描述的注意事项。 "分类 (硬件/软件)" 在表格中如下.

硬件: 微控制器的内部/外部硬件的注意事项 软件: 软件上的注意事项如寄存器设定或程序

(1/37)

护	种类	功能	具体功能	注意事项	页码	马
御	种					
第1章	硬件	简介	FLMD0	通常模式下,将这些引脚连接到Vss 引脚端。	p. 24	
無	4		REGC	通过一个4.7 μF 电容将REGC 引脚和Vss 引脚连接在一起。	p. 24	
第2章	软件	引脚功能	P05	包含下拉电阻。可通过清除OCDM.OCDM0位来断开连接。	p. 31	
	硬件		DDO	在片上调试模式下,强行设置为高电平输出。	p. 36	
	软件		KR0至KR7	将这些管教通过外部电阻上拉。	p. 37	
	海		NMI	NMI管脚和P02管脚可功能互换。如果复位后的功能为P02管脚。为了启动NMI管脚,把PMC0.PMC02位设置为1。NMI的初始设定为"无边沿检测"。使用INTF0及INTR0寄存器来选择NMI引脚有效沿。	p. 37	
	硬件		当电源开启时	当系统上电时,即便是在复位期间,下面所列引脚可能会短时输出一未定义电平。	p. 46	
第3章	软件	CPU功能	EIPC 寄存器, EIPSW 寄存器, FEPC 寄存器, FEPSW 寄存器	由于只有一组这样中断状态保存寄存器可用,所以,如果允许多重中断,这些寄存器的内容必须在程序中通过编程加以保存。	p. 50	
			EIPC、FEPC、 CTPC	即使EIPC或FEPC寄存器,或CTPC寄存器的第0位由CTPC指令设置为1了,在中断服务完成后,程序执行由RETI指令返回到主程序时,第0位仍然会被忽略(这是因为PC 的第0位是固定为0的)。这样,对寄存器EIPC, FEPC以及 CTPC就设置了一个偶数值(第0位=0)。	p. 50	
			程序空间	由于从地址03FFF000H至03FFFFFH的4 KB地址区域为片上外围I/O区域,所以不能从该地址区域取指令。因此,不允许执行那些传送地址计算结果影响该地址区域的操作。	p. 58	
			片上外围 I/O 区	当以一个字长为单位访问这类寄存器时,该字域要以半字为单位进行两次访问, 并且以先低后高的顺序进行,同时该地址单元的低2位忽略不计。	p. 67	
				对能够以字节为单位进行访问的寄存器,如果以半字为单位进行访问,那么,在读寄存器时,其高8位是没有定义的。同样,写数据时,将数据写入低8位。	p. 67	
				那些没有定义的地址区域保留为将来扩展之用。如果对这些地址进行访问,其操 作没有定义而且也不保证操作的有效性。	p. 67	
			内部RAM 区域	如果传送指令位于内部RAM区的上限地址处,那么这一跨越到片上外围I/O区的 预取操作(无效获取)是不会发生的。	p. 68	

(2/37)

					\\_	2/37
半軸	种类	功能	具体功能	注意事项	页矿	马
η <del>ω</del> ι	*					
第3章	软件	CPU功能	设置特殊寄存器 数据	在设定IDLE1模式,IDLE2模式或STOP模式 (通过设置PSC.STP 位为1实现)之后,必需立即插入5条或5条以上NOP 指令。	p. 84	
40/				当执行存储指令向命令寄存器存储数据的时候,中断会得不到应答。这是因为假定在以上的第<3>和 <4>步执行的是连续的存储指令。如果有另外一条指令放在第 <3>和 <4>步之间,并假设该指令对中断进行了应答,那么就无法建立上述顺序,从而导致出现故障。	p. 84	
				虽然向PRCMD寄存器写入的是空数据,依然用在设置特殊寄存器时所用的那个通用寄存器(例中的第<4>步)来向PRCMD寄存器(例中的第<3>步)来写入数据。当通用寄存器用于寻址时,同样使用这种用法。	p. 84	
			SYS 寄存器	如果将0写入SYS 寄存器的PRERR 位,该寄存器并不是特殊寄存器,那么,在对PRCMD寄存器进行写访问之后,PRERR 就立即清为0 (写访问优先)。	p. 86	
				如果将数据写入PRCMD寄存器,该寄存器并不是特殊寄存器,那么,在对 PRCMD寄存器进行写访问之后,PRERR 位就立即设置为1。	p. 86	
			需要先行设置的 寄存器	当使用V850ES/JJ2微控制器时,必需确保首先对下列寄存器进行设置。 • 系统等待控制寄存器 (VSWC) • 片上调试模式寄存器 (OCDM) • 看门狗定时器模式寄存器2 (WDTM2)	p. 87	
			VSWC 寄存器	访问片上外围I/O寄存器需要三个时钟周期(没有等待周期)。根据操作频率的不同, V850ES/JJ2要求不同的等待周期。所以根据所使用的时钟频率,设置VSWC寄存 器为以下各值。	p. 87	
			访问特殊片上外 围I/O寄存器	在下面两种情况下,禁止访问上述寄存器。如果产生了等待周期,该等待周期只有通过复位来清除。 • 当CPU用副时钟工作,主时钟振荡停止时。 • 当CPU用内部振荡时钟工作时	p. 88	
	硬件		系统保留区域	在V850ES/JJ2中,0000007AH至0000007FH是系统占有区域用以功能扩展,因此建议不使用此区域。	p. 89	
				删除闪存中的数据时,所有位清为1。	p. 89	
	硬	端口功能	基本端口配置	端口 0,3 至 6,8以及端口 9耐压为5 V。	p. 91	
	软件		PFn 寄存器	在端口模式下,只有当PMn 寄存器的第PMnm 为0(当指定为输出模式时)时,PFn 寄存器的PFnm 位才是有效的。当PMnm 位为1时 (当指定为输入模式时),PFn 寄存器的设置值是无效的。	p. 95	
	硬件, 软件		端口0	DRST 引脚为片上调试功能之用。 如果没有使用片上调试功能,则在RESET引脚复位信号释放和OCDM.OCDM0位清 0期间,将P05/INTP2/DRST引脚固定为低电平。 要了解详细情况,请参见 <b>4.6.3 注意事项 片上调试引脚。</b> .	p. 97	
	硬件			P00至 P06引脚在复用功能的输入模式下具有回滞特性,而在端口模式下不具有这种特性。	p. 97	
	软件		PMC0 寄存器	当OCDM.OCDM0 位= 1时,P05/INTP2/DRST 引脚就作DRST引脚之用而与PMC05位的值无关。	p. 98	
			PF0 寄存器	当输出引脚上拉到EVoo 或更高电平时,必须确保设置PF0n位为1。	p. 99	

(3/37)

					(3	(37)
		功能	具体功能	注意事项	页码	1
中中	紫米					
神	种					
第4章	硬件	端口功能	端口1	当系统上电时,即便是在复位期间,P10和P11引脚可能会短时输出一未定义电平。	p. 100	
	软件		P1 寄存器	在D/A转换期间不允许读或写P1寄存器(参见 14.4.3 注意事项)。	p. 100	
	Æ		PM1 寄存器	当P1n用 作复用功能时(ANOn 引脚输出), 请设置PM1n 位为 1。	p. 100	
				当P10 、 P11两引脚其中一个用作I/O端口,另一个用作D/A输出引脚时,在D/A输出期间端口I/O电平不发生变化的应用场合,也依此设置。	p. 100	
	硬件		端口3	P31至P35引脚,P38和P39引脚在复用功能的输入模式下具有回滞特性,而在端口模式下不具有这种特性。	p. 101	
	软件		P3 寄存器	要以8位或按位读或写P3寄存器的第8至15位时,请将它们指定为P3H寄存器的第0至7位。	p. 102	
			PM3 寄存器	要以8位或按位读或写PM3寄存器的第8至15位时,请将它们指定为PM3H寄存器的第0至7位。	p. 102	
			PMC3 寄存器	一定要把15至10、7、6位清为"0"。	p. 103	
				要以8位或按位读或写PMC3寄存器的第8至15位时,请将它们指定为PMC3H寄存器的第0至7位。	p. 103	
			PFC3 寄存器	要以8位或按位读或写PFC3寄存器的第8至15位时,请将它们指定为PFC3H寄存器的第0至7位。	p. 104	
			PFCE3L 寄存器	一定要把7至3、1、0位清为"0"。	p. 104	
			PFC31/RXDA0 输入/INTP7 输 入	INTP7引脚和RXDA0引脚是备用功能引脚。当用作RXDA0管脚时,要禁止复用功能INTP7管脚的边沿检测。(将INTF3.INTF31位和INTR3.INTR31位清0.)当该引脚用作RXDA0引脚时,请停止UARTA0的接收功能。(清UA0CTL0.UA0RXE位为0。)	p. 105	
			PF3 寄存器	当输出引脚上拉到EVDD 或更高电平时,必须确保设置PF3n位为1。	p. 106	
				要以8位或按位读或写PF3寄存器的第8至15位时,请将它们指定为PF3H寄存器的第0至7位。	p. 106	
	硬件		端口4	P40至 P42引脚在复用功能的输入模式下具有回滞特性,而在端口模式下不具有这种特性。	p. 107	
	软		PF4 寄存器	当输出引脚上拉到EVDD 或更高电平时,必须确保设置PF4n位为1。	p. 108	
	软件		端口5	DDI, DDO, DCK和 DMS这些引脚用于片上调试功能。 如果没有使用片上调试功能,则在RESET引脚复位信号释放和OCDM.OCDM0位清	p. 109	
	硬件,			0期间,将P05/INTP2/DRST引脚固定为低电平。 要了解详细情况,请参见 <b>4.6.3 注意事项 片上调试引脚。</b> .		
	硬件			当上电时,即便是在复位期间, P53引脚可能短时会有一未定义的电平输出。	p. 109	
	碩			P50至 P55引脚在复用功能的输入模式下具有回滞特性,而在端口模式下不具有这种特性。	p. 109	
	软件		端口 5复用功能 的设置	引脚KRn和引脚TIQ0m 为复用功能引脚。当该引脚用作TIQ0m引脚时,请禁止KRn 复用功能引脚的按键返回检测。 (将KRM.KRMn 位清为0) 同时,当该引脚用作KRn 引脚时,请禁止TIQ0m复用功能引脚的边沿检测(n = 0 至 3, m = 0 至 3)。	p. 112	
1			PF5 寄存器	当输出引脚上拉到EVDD 或更高电平时,必须确保设置PF5n位为1。	p. 112	

(4/37)

						1/37)
井東	种类	功能	具体功能	注意事项	页征	— <u>—</u>
第 4章	硬件	端口功能	端口6	P66, P68至P610引脚, P612和P613引脚在复用功能的输入模式下具有回滞特性, 而在端口模式下不具有这种特性。	p. 113	
AIT	软件		P6 寄存器	要以8位或按位读或写P6寄存器的第8至15位时,请将它们指定为P6H寄存器的第0至7位。	p. 114	
			PM6 寄存器	要以8位或按位读或写PM6寄存器的第8至15位时,请将它们指定为PM6H寄存器的第0至7位。	p. 114	
			PMC6 寄存器	要以8位或按位读或写PMC6寄存器的第8至15位时,请将它们指定为PMC6H寄存器的第0至7位。	p. 115	
			PF6 寄存器	当输出引脚上拉到EVDD 或更高电平时,必须确保设置PF6n位为1。	p. 116	
				要以8位或按位读或写PF6寄存器的第8至15位时,请将它们指定为PF6H寄存器的第0至7位。	p. 116	
			P7H 寄存器, P7L 寄存器	在A/D转换期间,请不要读或写P7H 和 P7L寄存器。 (可参见13.6 (4) 复用 I/O).	p. 118	
			PM7H 寄存器, PM7L 寄存器	当P7n引脚用作其复用功能时(ANIn 引脚), 请设置PM7n 位为 1。	p. 118	
	硬件		端口8	P80引脚在复用功能的输入模式下具有回滞特性,而在端口模式下不具有这种特性。	p. 119	
	软件		PMC8 寄存器	INTP8和RXDA3管脚是备用功能管脚。当用作RXDA3功能管脚时,要禁止INTP8管脚的边沿检测(将INTF8.INTF80位和INTR8.INTR80位清0)。当使用INTP8管脚时,请停止UARTA3(UA3CTL0.UA3RXE位=0)的接收操作。	p. 120	
			PF8 寄存器	当输出引脚上拉到EVDD 或更高电平时,必须确保设置PF8n位为1。	p. 120	
	硬件		端口9	P90至 P97引脚,P99, P910以及P912至 P915引脚在复用功能的输入模式下具有回滞特性,而在端口模式下不具有这种特性。	p. 121	
	软件		P9 寄存器	要以8位或按位读或写P9寄存器的第8至15位时,请将它们指定为P9H寄存器的第0至7位。	p. 122	
			PM9 寄存器	要以8位或按位读或写PM9寄存器的第8至15位时,请将它们指定为PM9H寄存器的第0至7位。	p. 122	
			PMC9 寄存器	要以8位或按位读或写PMC9寄存器的第8至15位时,请将它们指定为PMC9H寄存器的第0至7位。	p. 123	
				仅当A0 至 A15引脚用作P90至P915引脚的复用功能时,才立即设置PMC9寄存器的所有16位为FFFFH。	p. 124	
			PFC9 寄存器	当执行分离地址总线输出(A0 至 A15)时,在PFC9寄存器清为0000H后,应立即设置PMC9寄存器为FFFFH。	p. 125	
				要以8位或按位读或写PFC9寄存器的第8至15位时,请将它们指定为PFC9H寄存器的第0至7位。	p. 125	
			PFCE9 寄存器	要以8位或按位读或写PFCE9寄存器的第8至15位时,请将它们指定为PFCE9H寄存器的第0至7位。	p. 125	
			端口 9复用功能 的设置	切勿同时使用RXDA1和KR7引脚。当用作RXDA1引脚时,就不能使用 KR7 引脚。当用作KR7引脚时,就不能使用 RXDA1引脚(建议将PFC91位设置为1,并且将PFCE91位清为0)。	p. 127	
			PF9 寄存器	当输出引脚上拉到EV <sub>DD</sub> 或更高电平时,必须确保设置PF9n位为1。	p. 128	_
				要以8位或按位读或写PF9寄存器的第8至15位时,请将它们指定为PF9H寄存器的第0至7位。	p. 128	

(5/37)

_					, (0	<i>(31)</i>
		功能	具体功能	注意事项	页码	3
中	种类					
第4章	软件	端口功能	PDL 寄存器	要按字节或按位读/写PDL寄存的第8至15位时,请将它们指定为PDLH寄存器的第0至7位。	p. 139	
			PMDL 寄存器	要以8位或按位读或写PMDL寄存的第8至15位时,请将它们指定为PMDLH寄存器的第0至7位。	p. 139	
			PMCDL 寄存器	当EXIMC寄存器的SMSEL 位= 1(独立模式)以及BSC寄存器的BS30 至 BS00位= 1 (8位总线宽度)时,AD8 至 AD15引脚不用设置。	p. 140	
				要以8位或按位读或写PMCDL寄存的第8至15位时,请将它们指定为PMCDLH寄存器的第0至7位。	p. 140	
			使用端口管脚作 为复用功能管脚	INTP7引脚和RXDA0引脚是备用功能引脚。当用作RXDA0管脚时,要禁止复用功能INTP7管脚的边沿检测。(将INTF3.INTF31位和INTR3.INTR31位清0.)当该引脚用作RXDA0引脚时,请停止UARTA0的接收功能。(清UA0CTL0.UA0RXE位为0。)	p. 174	
				在P10和P11管脚之间,当一个管脚作为I/O端口,另一管脚作为D/A输出管脚(ANO0, ANO1),确保D/A输出中端口I/O程度不变。	p. 174	
				INTP8和RXDA3管脚是备用功能管脚。当使用管脚作为RXDA3管脚时,要禁止复用功能INTP8管脚的边沿检测。(将INTF8.INTF80位和INTR8.INTR80位清0.)当该引脚用作INTP8引脚时,请停止UARTA3的接收功能。(清UA0CTL3.UA3RXE位为0。)	p. 177	
				当设置A0 至 A15管脚用作复用功能时,应立即设置PMC9寄存器的所有16位为FFFFH。	p. 178	
				切勿同时使用RXDA1和KR7引脚。当用作RXDA1引脚时,就不能使用 KR7 引脚。当用作KR7引脚时,就不能使用 RXDA1引脚(建议将PFC91位设置为1,并且将PFCE91位清为0)。	p. 178	
				当设置A0 至 A15管脚用作复用功能时,应立即设置PMC9寄存器的所有16位为FFFFH。	p. 179	
			关于由端口模式 切换到复用功能 模式的注意事项	要按照如下顺序将端口模式切换到复用功能模式。 <1>设置PFn寄存器注: 设置N-ch漏极开路 <2>设置PFCn和PFCEn寄存器: 复用功能选择 <3>将PMCn寄存器相应位置1: 切换到复用功能模式 请注意,如果首先设置了PMCn寄存器,那么在该寄存器设置时或者在PFn, PFCn以及PFCEn这些寄存器设置过程中相应位状态发生变化时刻,可能会出现意外操作。	p. 182	
				不管是端口模式还是复用功能模式, Pn寄存器均按如下方式进行读写。	p. 182	

(6/37)

						/37)
井	种类	功能	具体功能	注意事项	页码	3
第4章	软件	端口功能	关于复用功能模 式 (输入)的注 意事项	复用功能块的输入信号是PMCn.PMCnm 位与PMCn 寄存器设置值输出以及该复用引脚电平进行逻辑与而产生的,所以,当PMCn.PMCnm 位为0时,复用功能块的输入信号便为0。这样,由于端口设置和复用功能操作使能的不同时间次序,就有可能产生意外操作。所以,在进行模式和复用功能模式切换时,要按照如下顺序进行切换。  • 由端口模式切换到复用功能模式(输入) 先通过使用PMCn寄存器设置引脚为复用功能模式,然后使能复用功能操作。  • 由复用功能模式(输入) 切换到端口模式 首先停止能复用功能操作,然后将引脚切换到端口模式下。	p. 183	
			PFn.PFnm 位 在端口模式下	在端口模式下,PFn.PFnm位仅在输出模式(PMn.PMnm 位 = 0)下是有效的。在输入模式(PMnm 位 = 1)下,PFnm 位的值在缓冲器中并无反映。	p. 184	
			关于端口n寄存器(Pn)位操作指令的注意事项	当对一个既有输入又有输出功能的端口执行位操作指令时,除了目标操作位写入之外,那些没有位操作指令执行的输入端口可能也会写入输出锁存器的值。 因此,建议在端口由输入模式切换至输出模式时,应重写输出锁存器。	p. 185	
	硬件, 软件		有关片上调试引 脚的注意事项	如果没有使用片上调试功能,则必须采取如下所述的措施。 • 将OCDM寄存器(特殊寄存器)的OCDM0位清0 此时,从RESET引脚复位释放开始直到上面措施采取之前,应固定 P05/INTP2/DRST 引脚为低电平。 如果上面措施采取之前有一高电平加到DRST引脚,可能会导致故障(CPU 死锁)产生。	p. 186	
	硬件			所以在处理P05引脚时必须要特别小心。 在由WDT2RES信号使系统复位后,实钟监视器(CLM),或者低电压检测器(LVI), P05/INTP2/DRST引脚并不初始化为片上调试引脚(DRST)功能。寄存器OCDM 存放当前值。	p. 186	
			有关P05/INTP2/ DRST引脚注意 事项	P05/INTP2/DRST管脚有一个内部下拉电阻(30 kΩ TYP.).在RESET管脚复位之后将连接一个下拉电阻。在OCDM0位清0时,断开该下拉电阻。	p. 186	
			系统上电时,有 关P10,P11和 P53引脚的注意 事项	当系统上电时,即便是在复位期间,下面所列引脚可能会短时输出一未定义电平。 • P10/ANO0 管脚 • P11/ANO1 管脚 • P53/SIB2/KR3/TIQ00/TOQ00/RTP03/DDO 管脚	p. 186	
			回滞特性	在端口模式下,如下端口引脚不具回滯特性。 P00 至 P06 P31 至 P35、P38、P39 P40 至 P42 P50 至 P55 P66、P68 至 P610、P612、P613 P80 P90 至 P97、P99、P910、P912 至 P915	p. 186	
第5章		总线控制 功能	内部ROM时的 管脚状态	在对内部ROM存储区、地址、数据进行写访问时,控制信号的激活方式与访问外部存储区相同。	p. 188	
			EXIMC 寄存器	应在进行外部访问之前从内部ROM或内部RAM区设置EXIMC寄存器。 在设置EXIMC寄存器后,一定要插入一个NOP指令。	p. 190	

(7/37)

						(7/37)				
华	类	功能	具体功能	注意事项	页	(码				
护脚	种类									
第5章	软件	总线控制功能	BSC 寄存器	应在复位后写BSC寄存器,然后不要改变设置值。而且,在BSC寄存器的初始设置 完成前不要访问外存储区。	p. 19	1 🗆				
				一定要把14、12、10和8 位设置为"1",把15、13、11、9、7、5、3、和1位清为"0"。	p. 19	11 🗆				
			DWC0 寄存器	内部ROM和内部RAM区不受可编程等待的影响,总是进行无等待状态的访问。片上外围I/O区也不受可编程等待的影响,只进行来自各外围功能的等待控制。	p. 19	9 🗆				
								应在复位后写DWC0寄存器,然后不要改变设置值。而且,在DWC0寄存器的初始设置完成前不要访问外存储区。	p. 19	9 🗆
							一定要把15、11、7和3位清为"0"。	p. 19	9 🗆	
					AWC 寄存器	在访问内部ROM区、内部RAM区和片上外围I/O区时,不会插入地址设立等待和地址保持等待循环。	p. 20	2 🗆		
				应在复位后写AWC寄存器,然后不要改变设置值。而且,在AWC寄存器的初始设置完成前不要访问外存储区。	p. 20	2 🗆				
				一定要把15至8位设置为"1"。	p. 20	2 🗆				
			BCC 寄存器	内部ROM、内部RAM、片上外围I/O区域不受空闲状态插入的影响。	p. 20	3 🗆				
				应在复位后写BSC寄存器,然后不要改变设置值。而且,在BCC寄存器的初始设置 完成前不要访问外存储区。	p. 20	з 🗆				
				一定要把15、13、11和9位设置为"1",把14、12、10、8、6、4、2、0位清为 "0"。	p. 20	3 🗆				
神9	软件	时钟发生	PCC 寄存器	当CLKOUT正在输出时,不要改变CPU时钟(即使用 CK3 位至 CK0 位)。	p. 21	7 🗆				
第 6	软	功能		利用位操作指令对CK3位进行操作。在使用8位操作指令时,不要改变CK2位到CK0位设定的值。	p. 21	7 🗆				
				在停止主时钟时,停止PLL。也要停止与主时钟一起运行的片上外围功能的工作。	p. 21	8 🗆				
				若下列条件不满足,应改变CK2至CK0位以使条件满足,再改换到副时钟工作模式。	p. 21	8 🗆				
				内部系统时钟 (fcLk) > 副时钟 (fxr: 32.768 kHz) × 4 只有在主时钟的振荡稳定之后,才能允许与主时钟一起运行的片上外围功能的工作。若在振荡稳定时间过去之前允许这些功能的工作,可能会导致故障。	p. 21	9 🗆				
			RCM 寄存器	当CPU工作在内部振荡时钟(CCLS.CCLSF 位 = 1)下时,内部振荡器无法停止。不要把RSTOP设为1。	p. 22	0 🗆				
				即便RSTOP 位设为1,若CCLS.CCLSF位设为1(在振荡稳定过程中出现WDT溢出),内部振荡器也还是会振荡。此时,RSTOP位保持为1。	p. 22	0 🗆				
			PLLCTL 寄存器	当PLLON位清为0时,SELPLL位自动清为0(直通模式)。	p. 22	2 🗆				
							仅当PLL时钟频率稳定时,SELPLL位才可以设为1。否则(未锁定),若往其中写入数据,则SELPLL 位将被写为。	p. 22	2 🗆	

(8/37)

					(0	/37)	
		功能	具体功能	注意事项	页码	5	
計	种类						
	2						
御	件	时钟发生 功能	CKC 寄存器	PLL模式不能在fx = 5.0 至 10.0 MHz时使用。	p. 223		
第6章	软	功能		在利用CKC寄存器使乘数在4至8之间进行改变之前,设定到直通模式并停止PLL。	p. 223		
				一定要把3位、1位设为"1",把7位至4位、2位清为"0"。	p. 223		
			LOCKR寄存器	LOCK寄存器不会实时反映PLL的锁定状态。	p. 224		
			PLLS寄存器	锁闭时间应设定为800 μs或以上。	p. 225		
				在锁闭期内,不要改变PLLS寄存器的设定。	p. 225		
華	件	16位定时	TPnCTL0 寄存	当TPnCE位 = 0时,设置TPnCKS2至TPnCKS0。当TPnCE位的值从0变为1时,	p. 230		
第 7章	教	事件计数 器 P	器	TPnCKS2至TPnCKS0位可同时被设置。			
				一定要把3至6位清为"0"。	p. 230	_	
			TIPnCIL1 奇存	- 14	TPnEST位仅在外部触发脉冲输出模式或单次脉冲输出模式下有效。在其它模式下,忽略对该位写入1的动作。	p. 231	
				2. 外部事件计数输入在外部事件计数模式中选择,且与TPnEEE位的值无关。	p. 231		
				应在TPnCTL0.TPnCE位=0时设定TPnEEE、TPnMD2至TPnMD0位。(当TPnCE位=1时可以写相同的值。)在TPnCE位=1的情况下进行重写是无法保证的。 若重写发生错误,应把TPnCE位清为0,再重新进行位设定。	p. 231		
				一定要把3、4和7位清为"0"。	p. 231		
			TPnIOC0寄存器	应在TPnCTL0.TPnCE位=0时重写TPnOL1、TPnOE1、TPnOL0、TPnOE0位。 (当TPnCE位=1时可写入相同的值。)若重写发生错误,应把TPnCE位清为0,再重新进行位设定。	p. 232		
				即便在TPnCE和TPnOEm位为0时对TPnOLm位进行操作,TOPnm管脚的输出电平也会变化(m = 0, 1)。	p. 232		
			TPnIOC1寄存器	应在TPnCTL0.TPnCE位=0时重写TPnlS3至TPnlS0位。 (当TPnCE位=1时可写入相同的值。)若重写发生错误,应把TPnCE位清为0,再重新进行位设定。	p. 233		
				TPnlS3至TPnlS0位仅在独立计时器模式和脉宽测量模式下有效。在所有其它模式下,无法进行捕捉。	p. 233		
			TPnIOC2寄存器	应在TPnCTL0.TPnCE位=0时重写TPnEES1、TPnEES0、TPnETS1、TPnETS0位。(当TPnCE位=1时可写入相同的值。)若重写发生错误,应把TPnCE位清为0,再重新进行位设定。	p. 234		
				TPnEES1和TPnEES0位仅在TPnCTL1.TPnEEE位=1或设定了外部事件计数模式 (TPnCTL1.TPnMD2 至 TPnCTL1.TPnMD0 位 = 001)时有效。	p. 234		
				TPnETS1和TPnETS0位仅在设定了外部触发脉冲输出模式(TPnCTL1.TPnMD2至TPnCTL1.TPnMD0位=010)或单次脉冲输出模式(TPnCTL1.TPnMD2至TPnCTL1.TPnMD0=011)时有效。	p. 234		
			TPnOPT0寄存 器	应在TPnCE位=0时重写TPnCCS1、TPnCCS0位。(当TPnCE位=1时可写入相同的值。)若重写发生错误,应把TPnCE位清为0,再重新进行位设定。	p. 235		
				一定要把1至3、6、7位清为"0"。	p. 235		

(9/37)

_			,		(8	)/37 <u>)</u>		
护御	种类	功能	具体功能	注意事项	页码	1		
第7章	软件	事件计数 器 P	TPnCCR0寄存 器	对TPnCCR0寄存器的访问在下列情况下是禁止的。要了解详细情况,请参见 <b>3.4.8</b> (2) 访问特殊片上外围I/O寄存器.  • 当CPU用副时钟工作,主时钟振荡停止时。  • 当CPU用内部振荡时钟工作时	p. 236			
		(TMP)	TPnCCR1寄存 器	对TPnCCR1寄存器的访问在下列情况下是禁止的。要了解详细情况,请参见 <b>3.4.8</b> (2) 访问特殊片上外围I/O寄存器.  • 当CPU用副时钟工作,主时钟振荡停止时。  • 当CPU用内部振荡时钟工作时	p. 238			
				TPnCNT寄存器	对TPnCNT寄存器的访问在下列情况下是禁止的。要了解详细情况,请参见 <b>3.4.8</b> (2) 访问特殊片上外围I/O寄存器.  • 当CPU用副时钟工作,主时钟振荡停止时。  • 当CPU用内部振荡时钟工作时	p. 240		
			操作	要用外部事件计数模式,应指定不检测TIPn0管脚捕捉触发输入的有效边缘(将TPnIOC1.TPnIS1和TPnIOC1.TPnIS0位清零为?0攤)。	p. 241			
				在用外部触发脉冲输出模式、单次脉冲输出模式、脉宽测量模式时,应选择内时钟作为计数时钟(将TPnCTL1.TPnEEE位清为0)。	p. 241			
			间隔计时器模式 (TPnMD2 至 TPnMD0 位 = 000)	仅当中断请求信号(INTTPnCC0 和 INTTPnCC1)被中断屏蔽标志(TPnCCMK0 和 TPnCCMK1)屏蔽且计时器输出(TOPn1)处于同一时刻时,该位才可以设为1。但是,应将TPnCCR0和TPnCCR1寄存器设为相同的值(见 <b>7.5.1 (2) (d) TPnCCR1寄存器操作</b> ).	p. 243			
			关于重写 TPnCCR0寄存 器的注意点	要把TPnCCR0寄存器的值变为一个较小的值,应停止计数一次,再改变设定值。 若TPnCCR0寄存器的值在计数过程中重写为较小的值,则16位计数器可能会溢 出。	p. 248			
			外部事件计数模 式下的寄存器设 定操作	当使用外部时钟作为计数时钟时,外部时钟只能从TIPn0管脚输入。此时,将TPnIOC1.TPnIS1和TPnIOC1.TPnIS0位设定为00(捕捉触发输入(TIPn0管脚): 无边缘检测)。	p. 254			
			外部事件计数模	在外部事件计数模式下,不要将TPnCCR0寄存器设为0000H。	p. 256			
			式 (TPnMD2 至 TPnMD0 位 = 001)	在外部事件计数模式下,无法使用计时器输出。若利用外部事件计数输入进行计时器输出,应设置为间隔计时器模式,选择由外部事件计数输入启动的计数时钟的操作(TPnCTL1.TPnMD2 至 TPnCTL1.TPnMD0 位 = 000, TPnCTL1.TPnEEE 位 = 1)。	p. 256			
			重写TPnCCR0 寄存器的注意点	要把TPnCCR0寄存器的值变为一个较小的值,应停止计数一次,再改变设定值。若TPnCCR0寄存器的值在计数过程中重写为较小的值,则16位计数器可能会溢出。	p. 257			
			TPnIOC0、 TPnOE0、 TPnOL0 位	在外部触发脉冲输出模式下,不用TOPn0管脚时应将此位清为0。	p. 262			
			在运行中改变脉 冲宽度的注意点	要在计数器工作时改变PWM波形,应最后写TPnCCR1寄存器。 应在检测到INTTPnCC0信号之后写TPnCCR1寄存器,之后重写TPnCCRm寄存器。	p. 266			
						TPnIOC0、 TPnOE0、TPnOL0 位	在单次脉冲输出模式下不使用TOPn0管脚时,应将此位清为0。	p. 274

(10/37)

		.1. 435	H /1 1	N # 11 =	· ` `	<u> </u>	
		功能	具体功能	注意事项	页码	1	
中	种类						
ηщi	*						
simi	-11_	16位定时	单次脉冲输出模	者TPnCCR1寄存器中设置的值大于TPnCCR0寄存器中设置的值,则即使在单次脉	- 07F	$\overline{}$	
第7章	软件	器/	式下的寄存器设	在TFIICOKI 可行益中设直的值入了TFIICOKO可行益中设直的值,则即使往平次脉冲输出模式下也不会输出单次脉冲。	p. 275	Ш	
無		事件计数	定操作				
		器 P	重写TPnCCRm	要把TPnCCRm寄存器的设置值改为较小的值,应停止计数一次,再改变设置值。	p. 277		
		(TMP)	寄存器的注意点	若TPnCCRm寄存器的值在计数过程中重写为较小的值,则16位计数器可能溢出。			
			TPnIOC0、	当在PWM输出模式下不使用TOPn0管脚时,应将此位清为0。	p. 281		
			TPnOE0、TPnOL0				
			位	业 体田 坐 权 职 社 处 时 一	040	$\overline{}$	
			选择器功能	当使用选择器功能时,确保对TMP设定为端口/计时器复用功能管脚并连接到捕捉 触发输入。	p. 312		
				在设定选择器功能之前禁止外围I/O的连接(TMP/UARTA)。	p. 312		
			SELCNT0寄存器	当设定ISEL3、ISEL4、或 ISEL6位为1时, 确保设定相应的复用功能管脚连接到捕	p. 313		
				捉触发输入。			
				一定要把7、5、2、1和0位清为"0"。	p. 313		
		16位京叶	捕捉操作	在使用捕捉操作且选用慢时钟作为计数时钟时,若捕捉触发在TPnCE位设置为1之	p. 314		
				后立即输入,FFFFH(而非0000H)会在TPnCCR0和TPnCCR1寄存器中被捕捉。		_	
第8章	软件	事件计数		当TQ0CE位 = 0时,设置TQ0CKS2至TQ0CKS0。当TQ0CE位的值从0变为1时, TQ0CKS2至TQ0CKS0位可同时被设置。	p. 319	Ш	
無				一定要把3至6位清为"0"。	p. 319	$\Box$	
		器 Q (TMQ)	器 Q TOOCTI 1客7	TOOCTI 1客存器	TQ0EST位仅在外部触发脉冲输出模式或单次脉冲输出模式下有效。在其它模式	p. 319	
				(TMQ)	1 000 12 1 11 11 111	下, 忽略对该位写入1的动作。	p. 020
				外部事件计数输入在外部事件计数模式中选择,且与TQ0EEE位的值无关。	p. 320		
				应在TQ0CTL0.TQ0CE位=0时设定TQ0EEE、TQ0MD2至TQ0MD0位。(当	p. 320		
				TQ0CE位=1时可以写相同的值。)在TQ0CE位=1的情况下进行重写是无法保证的。			
				若重写发生错误,应把TQ0CE位清为0,再重新进行位设定。		_	
				一定要把3、4和7位清为"0"。	p. 320		
			TQ0IOC0寄存器	应在TQ0CTL0.TQ0CE位=0时重写TQ0OLm和TQ0OEm位。(当TQ0CE位=1时可以写相同的值。)若重写发生错误,应把TQ0CE位清为0,再重新进行位设定。	p. 321		
					即使在TQ0CE和TQ0OEm位均为0时进行TQ0OLm位的操作,TOQ0m管脚输出电平也会变化。	p. 321	
			TQ0IOC1寄存器	应在TQ0CTL0.TQ0CE位=0时重写TQ0IS7至TQ0IS0位。(当TQ0CE位=1时可以	p. 322		
				写相同的值。)若重写发生错误,应把TQ0CE位清为0,再重新进行位设定。	Ĺ		
					TQ0IS7至TQ0IS0位仅在独立计时器模式和脉宽测量模式下有效。在所有其它模式	p. 322	
				下,无法进行捕捉。			

(11/37)

					(1)	/37)										
中神	种类	功能	具体功能	注意事项	页码	1,										
第8章	软件	16位定时 器/ 事件计数	TQ0IOC2寄存器	应在TQ0CTL0.TQ0CE位=0时重写TQ0EES1、TQ0EES0、TQ0ETS1、TQ0ETS0位。(当TQ0CE位=1时可以写相同的值。)若重写发生错误,应把TQ0CE位清为0,再重新进行位设定。	p. 323											
		器 Q (TMQ)		TQ0EES1和TQ0EES0位仅在TQ0CTL1.TQ0EEE位=1或设定了外部事件计数模式 (TQ0CTL1.TQ0MD2 至 TQ0CTL1.TQ0MD0 位 = 001)时有效。	p. 323											
				TQ0ETS1和TQ0ETS0位仅在设定了外部触发脉冲输出模式(TQ0CTL1.TQ0MD2 至TQ0CTL1.TQ0MD0位=010)或单次脉冲输出模式(TQ0CTL1.TQ0MD2至 TQ0CTL1.TQ0MD0=011)时有效。	p. 323											
						TQ0OPT0寄存 器	应在TQ0CTL0.TQ0CE位=0时重写TQ0CCS3至TQ0CCS0位。(当TQ0CE位=1时可以写相同的值。)若重写发生错误,应把TQ0CE位清为0,再重新进行位设定。	p. 324								
				一定要把1至3位清为"0"。	p. 324											
				TQ0CCR0寄存 器	对TQOCCRO寄存器的访问在下列情况下是禁止的。要了解详细情况,请参见 <b>3.4.8 (2) 访问特殊片上外围I/O寄存器</b> .   • 当CPU用副时钟工作,主时钟振荡停止时。 • 当CPU用内部振荡时钟工作时	p. 325										
							TQ0CCR1寄存 器	对TQOCCR1寄存器的访问在下列情况下是禁止的。要了解详细情况,请参见3.4.8 (2) 访问特殊片上外围I/O寄存器.  • 当CPU用副时钟工作,主时钟振荡停止时。  • 当CPU用内部振荡时钟工作时	p. 327							
													TQ0CCR2寄存 器	对TQ0CCR2寄存器的访问在下列情况下是禁止的。要了解详细情况,请参见3.4.8 (2) 访问特殊片上外围I/O寄存器. ◆ 当CPU用副时钟工作,主时钟振荡停止时。 ◆ 当CPU用内部振荡时钟工作时	p. 329	
													TQ0CCR3寄存 器	对TQ0CCR3寄存器的访问在下列情况下是禁止的。要了解详细情况,请参见 <b>3.4.8</b> (2) 访问特殊片上外围I/O寄存器. • 当CPU用副时钟工作,主时钟振荡停止时。 • 当CPU用内部振荡时钟工作时	p. 331	
			TQ0CNT寄存器	对TQ0CNT寄存器的访问在下列情况下是禁止的。要了解详细情况,请参见 <b>3.4.8</b> (2) 访问特殊片上外围I/O寄存器.  • 当CPU用副时钟工作,主时钟振荡停止时。  • 当CPU用内部振荡时钟工作时	p. 333											
			外部事件计数模 式	要用外部事件计数模式,应指定不检测TIQ00管脚捕捉触发输入的有效边缘(将TQ0IOC1.TQ0IS1和TQ0IOC1.TQ0IS0位清零为"00")。	p. 334											
				外部触发脉冲输 出模式, 单次脉冲输出模 式, 脉宽测量模式	在用外部触发脉冲输出模式、单次脉冲输出模式、脉宽测量模式时,应选择内时钟作为计数时钟(将TQ0CTL1.TQ0EEE位清为0)。	p. 334										

(12/37)

				(12	/37)	
种类	功能	具体功能	注意事项	页码	ļ,	
软件	16位定时 器/ 事件计数 器 Q	TQ0CTL1.TQ0EEE 位	仅当中断请求信号(INTTQ0CC0到INTTQ0CCk)被中断屏蔽标志(TQ0CCMK0和TQ0CCMKk)屏蔽且计时器输出(TOQ0k)处于同一时刻时,该位才可以设定为1。但是,TQ0CCR0和TQ0CCRk寄存器必须设定为相同的值(见8.5.1 (2) (d) TQ0CCR1至TQ0CCR3寄存器的运行).	p. 336		
	(TMQ)	关于重写 TQ0CCR0寄存器 的注意点	要把TQ0CCR0寄存器的值变为一个较小的值,应停止计数一次,再改变设定值。 若TQ0CCR0寄存器的值在计数过程中重写为较小的值,则 16位计数器可能溢出。	pp. 340, 349		
		外部事件计数模 式下的寄存器设 定操作	当使用外部时钟作为计数时钟时,外部时钟只能从TIQ00管脚输入。此时,应将TQ0IOC1.TQ0IS1和TQ0IOC1.TQ0IS0位设定为00(捕捉触发输入(TIQ00管脚): 无边缘检测)。	p. 346		
		外部事件计数模	在外部事件计数模式下,不要将TQ0CCR0寄存器设为0000H。	p. 348	$\Box$	
		式 (TQ0MD2 至 TQ0MD0 位 = 001)		·		
		TQ0IOC0.TQ0OE0, TQ0OL0 位	在外部触发脉冲输出模式下,不用TOQ00管脚时应将此位清为0。	p. 356		
		在运行中改变脉冲宽度的注意点	要在计数器工作时改变PWM波形,应最后写TQ0CCR1寄存器。 应在检测到INTTQ0CC0信号之后写TQ0CCR1寄存器,之后重写TQ0CCRk寄存器。	p. 360		
			TQ0IOC0.TQ0OE0, TQ0OL0 位	在单次脉冲输出模式下不使用TOQ00管脚时,应将此位清为0。	p. 369	
		单次脉冲输出模 式下的寄存器设 定操作	若TQ0CCR1寄存器中设置的值大于TQ0CCRk寄存器中设置的值,则即使在单次脉冲输出模式下也不会输出单次脉冲。	p. 370		
		关于重写 TQ0CCRm寄存 器的注意点	要把TQ0CCRm寄存器的设置值改为较小的值,应停止计数一次,再改变设置值。若TQ0CCR0寄存器的值在计数过程中重写为较小的值,则 16位计数器可能溢出。	p. 373		
		TQ0IC0,TQ0OE0, TQ0OL0 位	当在PWM输出模式下不使用TOQ00管脚时,应将此位清为0。	p. 378		
		捕捉操作		1.		
软件	16位间隔 定时器 M	TM0CTL0寄存器	应在TM0CE位= 0时设定TM0CKS2至TM0CKS0位。 在将TM0CE的值从0改为1时,不可能同时设置TM0CKS2至TM0CKS0位的值。	p. 416		
	(TMM)		一定要把3至6位清为"0"。	p. 416		
		间隔计时器模式 操作	不要将TM0CMP0寄存器设置为FFFFH。	P.417, p.420		
		计数开始	16位计数器在TM0CTL0.TM0CE位设置为1后开始计数最多需要下列时间,由选择的计数时钟决定。	p. 421		
	教件	世 16位定 器/ 事器 Q (TMQ)	### 16位定时	## 16位定时 TGOCTL1.TGOEEE 位 仅当中断请求信号(INTTGOCCO到INTTGOCCK)被中断屏蔽标志(TGOCCMKO和 TGOCCMKK)屏藏且计时器输出(TGOGN)处于同一时刻时,该位才可以设定为 1. 但是 TGOCCR和TGOCCR3等各器的设行》 1. 但是 TGOCCR和TGOCCR3等各器的设行》 1. 但是 TGOCCR和TGOCCR3等各器的设定为相同的值(见8.5.1 (2) (d) TGOCCR0高存器的直定意。 契型TGOCCR0高存器的值变为一个较小的值,应停止计数一次,再改变设定值。 若TGOCCR0高存器的值在计数过程中重写为较小的值,则 16位计数器可能溢出。 当使用外部时钟作为计数时钟时,外部时钟只能从TIGOO管脚输入。此时,应将 TGOIDC TGOIDC 位 在外部事件计数模 式 (TGOMD2 至 TGOMD0 位 = 001)	対象	

(13/37)

					(10	(37)
华	种类	功能	具体功能	注意事项	页码	3
第9章	软件	16位间隔 定时器 M (TMM)	TM0CMP0, TM0CTL0寄存 器	当TMM0在工作时禁止重写TM0CMP0和TM0CTL0寄存器。 若在TM0CE位为1时重写这些寄存器,则无法保证操作的进行。 若由于失误进行了重写,则应将TM0CTL0.TM0CE位清为0,并重新设置寄存器。	p. 421	
10章	软件	钟表计时	PRSM0寄存器	不要在钟表计时器工作期间改变BGCS00和BGCS01位的值。	p. 425	
第 10	耖	器功能		应在将BGCE0位设置为1前设置PRSM0寄存器。	p. 425	
\$IT/				应根据所用的主时钟频率设置PRSM0和PRSCM0寄存器,以获得32.768 kHz的BRG 频率。	p. 425	
			PRSCM0寄存器	不要在钟表计时器工作期间重写PRSCM0寄存器。	p. 426	
				应在将PRSM0.BGCE0位设置为1前设置PRSCM0寄存器。	p. 426	
				应根据所用的主时钟频率设置PRSM0和PRSCM0寄存器,以获得32.768 kHz的brs 频率。	p. 426	
			WTM寄存器	应在WTM0和WTM1位均为0时重写WTM2至WTM7位。	p. 428	
			注意事项	在允许操作(WTM.WTM1 和 WTM.WTM0 位 = 1)后,第一个钟表计时器中断请求信号(INTWT)产生之前需要有一段时间。	p. 431	
	硬件			第一个INTWT信号的产生需要 $0.515625$ 秒(最多)(多出 $2^9 \times 1/32768 = 0.015625$ 秒(最多))。 然后,INTWT信号每 $0.5$ 秒都会产生。	p. 431	
第 11章	软件	E 看门狗计 时器 <b>2</b> 功能	缺省启动看门狗 计时器	在复位模式下,看门狗计时器2在复位解除后自动启动。 当不使用看门狗计时器2时,要么通过此功能在执行复位前停止它的工作,要么在 下一段间隔时间之内将看门狗计时器2清零一次,让它停止。 另外,即使缺省设置(复位模式,间隔时间: f <sub>R</sub> /2 <sup>19</sup> ) 不需要改变,应只是为了验证 的目的写入WDTM2寄存器一次。	p. 432	
				关于由不可屏蔽中断请求信号(INTWDT2)导致的不可屏蔽中断服务,请见 <b>19.2.2</b> (2) INTWDT2信号。	p. 432	
			WDTM2寄存器	在下列情况下禁止对WDTM2寄存器的访问。要了解详细情况,请参见3.4.8 (2) 访问特殊片上外围I/O寄存器.  • 当CPU用副时钟工作,主时钟振荡停止时。  • 当CPU用内部振荡时钟工作时	p. 434	
				有关WDCS20至WDCS24位的详情请见表 11-2 看门狗计时器2的时钟选择。	p. 434	
				尽管看门狗计时器2可以仅通过停止内部振荡器的工作来停止,但仍应把WDTM2寄存器清零为00H来确保计时器的停止(以免由错误的写操作导致的对主时钟或副时钟的选择)。	p. 434	
				若WDTM2寄存器在复位后重写两次,则强制产生一个溢出信号且计数器复位。	p. 434	
				要有意产生一个溢出信号,应只将数据写入WDTM2寄存器两次,或将除"ACH"以外的值写入WDTE寄存器一次。 但是,当看门狗计时器2设置为停止工作时,即使只把数据写入WDTM2寄存器两次或只将除挡CH攠外的值写入WDTE寄存器一次,也不会产生溢出信号。	p. 434	

(14/37)

						/37)	
井	种类	功能	具体功能	注意事项	页码	1	
第 11章	软件	看门狗计 时器2功能	WDTM2寄存器	要停止看门狗计时器2的工作,应将RCM.RSTP位设置为1(以停止内部振荡器)并把00H写入WDTM2寄存器。若RCM.RSTP位不能设置为1,则应将WDCS23位设置为1(选择了2 <sup>n</sup> /fxx,且时钟可在IDLE1、IDLW2、子IDLE、副时钟工作模式下停止)。	p. 434		
			WDTE寄存器	当除"ACH" 以外的值写入WDTE寄存器时,强制输出一个溢出信号。	p. 435		
				当对WDTE寄存器执行一个1位存储器操作指令时,强制输出一个溢出信号。	p. 435		
						要有意产生一个溢出信号,应只将数据写入WDTM2寄存器两次,或将除"ACH"以外的值写入WDTE寄存器一次。 但是,当看门狗计时器2设置为停止工作时,即使只把数据写入WDTM2寄存器两次或只将除挡CH攠外的值写入WDTE寄存器一次,也不会产生溢出信号。	p. 435
				WDTE寄存器的读取值为 "9AH"(与写入值"ACH"不同)。	p. 435		
12章		实时输出	,	在写入RTBHn寄存器的6位和7位时,应总是写0。	p. 439		
第 12	科	功能 (RTO)	77.17	在以下状态下禁止访问RTBLn和RTBHn寄存器。要了解详细情况,请参见 <b>3.4.8 (2) 访问特殊片上外围I/O寄存器</b> .  • 当CPU用副时钟工作,主时钟振荡停止时。  • 当CPU用内部振荡时钟工作时	p. 439		
				在设置实时输出端口后,应在实时输出触发产生前把输出数据设置给RTBLn和 RTBHn寄存器。	p. 439		
			RTPMn寄存器	通过允许实时输出操作(RTPCn.RTPOEn位= 1),允许在RTPn0至RTPn5信号之中进行实时输出的位进行实时输出,设置为端口模式的位输出0。	p. 440		
				若禁止实时输出(RTPOEn位= 0),则实时输出管脚(RTPn0至RTPn5)都输出 0,与RTPMn的设置无关。	p. 440		
				要想用此寄存器作为实时输出管脚(RTPn0至RTPn5),应用PMC和PFC寄存器 将这些管脚设置为实时输出端口管脚。	p. 440		
			RTPCn寄存器	只有当RTPOEn位 = 0时,设置RTPEGn、BYTEn和EXTRn。	p. 441		
			实时输出操作	用软件防止下列冲突的发生。 • 实时输出禁止/允许切换(RTPOEn位)和选择的实时输出触发之间的冲突。 • 在允许实时输出状态下写入 RTBHn和 RTBLn寄存器与选择的实时输出触发之间的冲突。	p. 443		
			初始化	在进行初始化之前,禁止实时输出(RTPOEn位= 0)。	p. 443		
			RTBHn, RTBLn 寄存器	一旦禁止了实时输出(RTPOEn位= 0),一定要在再次允许实时输出(RTPOEn位 = 0 $\rightarrow$ 1).之前初始化RTBHn和RTBLn寄存器。	p. 443		
第 13章	1000	A/D转换 器	ANIO到ANI15引 脚	确保输入到ANIO到ANI15引脚的电压不超过额定值。 特别如果AVREFO 或更高电压输入到通道,此通道转换值变成未定义,其它通道的转换值或许也会受影响。	p. 447		
	软件		ADA0M0寄存器	下列情形下禁止读取ADA0M0寄存器。要了解详细情况,请参见 <b>3.4.8 (2) 访问特殊 片上外围I/O寄存器</b> . • 当CPU用副时钟工作,主时钟振荡停止时。 • 当CPU用内部振荡时钟工作时	p. 448		

(15/37)

						<i>(31)</i>
		功能	具体功能	注意事项	页码	j
中華	种类					
神	软件	A/D转换	ADA0M0寄存器	写入到位0的操作被忽略。	p. 449	
第 13章	软	器		当激活A/D转换时 (ADA0CE位 = 1),禁止改变ADA0M1.ADA0FR2到	p. 449	
粧				ADA0M1.ADA0FR0位。		
				当在以下模式把数据写入ADA0M0、ADA0M2、ADA0S、ADA0PFM或ADA0PFT时,通过对ADA0CE位清0来停止A/D转换。 当数据写入寄存器之后,通过设定ADA0CE位为1来再次启动A/D转换。  • 正常转换模式  • 常用转换模式为高速转换模式下的单触发选择模式/单触发扫描模式	p. 449	
				如果ADA0M0、ADA0M2、ADA0S、ADA0PFM、和ADA0PFT寄存器在A/D转换时(ADA0EF位 = 1)以其它模式被写入,接下来将会根据那个模式执行.  •以软件触发模式		
				A/D转换停止,又从头开始。 ◆以硬件触发模式		
				A/D转换停止,设置触发待机状态。		
				选择外触发模式/定时器触发模式(ADA0TMD位= 1),设置高速转换模式(ADA0M1.ADA0HS1 位= 1)。A/D转换操作激活后(ADA0CE位= 1)不要在插入一次的稳定时间输入触发。	p. 449	
				当不使用A/D转换器时,设置ADA0CE位为0停止转换器操作,降低能量消耗。	p. 449	
			ADA0M1寄存器	当A/D转换激活时(ADA0M0.ADA0CE位= 1),禁止改变ADA0M1寄存器。	p. 450	
				选择外触发模式/定时器触发模式(ADA0M0.ADA0TMD位= 1),设置高速转换模式(ADA0HS1 位 = 1)。A/D转换操作激活后(ADA0CE位= 1)不要在插入一次的稳定时间输入触发。	p. 450	
				一定要把6至3位清为"0"。	p. 450	
			正常转换模式	设置2.6 μs ≤ 转换时间≤ 10.4 μs.	p. 451	
			(ADA0HS1位= 0) 中的转换时 间选择	在A/D转换中,如果ADAOMO、ADAOM2、ADAOS、ADAOPFM和ADAOPFT寄存器被写入或被触发输入,将进行重新转换.然而,如果稳定时间的结束时序与写入这些寄存器相抵触,或者如果稳定时间的结束时序与触发输入相抵触的话,64脉冲时钟的稳定时间需重新插入。 若在重新插入稳定时间的结束时序后再次发生冲突的话,再次插入稳定时间。因此不要向64或更低的脉冲时钟设置触发输入间隔和控制寄存器写入间隔。	p. 451	
			高速转换模式	设置2.6 μs ≤ 转换时间≤ 10.4 μs.	p. 452	
			(ADA0HS1位= 1) 中的转换时 间选择	在高速转换模式中,稳定时间过程中禁止重新写入ADA0M0、ADA0M2、ADA0S、ADA0PFM和ADA0PFT寄存器和触发输入。	p. 452	
			ADA0M2 寄存 器	当在以下模式把数据写入ADA0M2时,通过对AD0M0.ADA0CE位清0来停止A/D转换。当数据写入寄存器之后,通过设定ADA0CE位为1来再次启动A/D转换。 • 常用转换模式 • 常用转换模式为高速转换模式下的单触发选择模式/单触发扫描模式	p. 453	
				一定要把7至2位清为"0"。	p. 453	ᅱ
		l	l	龙头161 王4世旧刀 U。	I P. 403	_

(16/37)

					, -	,,,,
中南	种类	功能	具体功能	注意事项	页码	1
第 13章	软件	A/D转换 器	ADA0S寄存器	当在以下模式把数据写入ADA0S时,通过对AD0M0.ADA0CE位清0来停止A/D转换。当数据写入寄存器之后,通过设定ADA0CE位为1来再次启动A/D转换。 常用转换模式 。常用转换模式为高速转换模式下的单触发选择模式/单触发扫描模式	p. 454	
				一定要把7至4位清为"0"。	p. 454	
			ADA0CRn, ADA0CRnH寄 存器	在下列情形中禁止读取ADA0CRn和ADA0CRnH 寄存器。要了解详细情况,请参见 3.4.8 (2) 访问特殊片上外围VO寄存器.  • 当CPU用副时钟工作,主时钟振荡停止时。  • 当CPU用内部振荡时钟工作时	p. 455	
				写到ADA0M0和ADA0S 寄存器的操作或许使ADA0CRn 寄存器内容变成未定义。 转换之后,在写入ADA0M0和ADA0S 寄存器之前读转换结果。如果不使用上述的 顺序,或许不能读出正确转换结果。	p. 455	
			ADAOPFM寄存 器	在选择模式中,设置到ADA0PFT 寄存器的8-位数据与ADA0S寄存器指定的ADA0CRnH寄存器值比较。如果结果匹配ADA0PFC位指定的条件,转换结果储存于ADA0CRn寄存器,产生INTAD信号。然而,如果不匹配,不产生中断信号。	p. 457	
				在扫描模式中,设置到ADAOPFT 寄存器的8-位数据与ADAOCROH寄存器内容比较。如果结果匹配ADAOPFC位指定的条件,转换结果储存于ADAOCRO寄存器,产生INTAD信号。然而,如果不匹配,不产生INTAD信号。不管比较结果如何,扫描操作持续,转换结果储存于ADAOCRn 寄存器直到扫描操作完成。然而扫描操作完成后不产生INTAD 信号。	p. 457	
				当在以下模式把数据写入ADA0PFM时,通过对AD0M0.ADA0CE位清0来停止A/D转换。 当数据写入寄存器之后,通过设定ADA0CE位为1来再次启动A/D转换。 ● 常用转换模式 ● 常用转换模式 ● 常用转换模式为高速转换模式下的单触发选择模式 / 单触发扫描模式	p. 457	
			ADA0PFT寄存 器	当在以下模式把数据写入ADA0PFT时,通过对AD0M0.ADA0CE位清0来停止A/D转换。 当数据写入寄存器之后,通过设定ADA0CE位为1来再次启动A/D转换。	p. 458	
			外触发模式	为选择外触发模式,设置高速转换模式。激活A/D转换操作后(ADA0M0.ADA0CE 位 = 1),不要在插入一次的稳定时间输入触发。	p. 461	
			定时器触发模式	为选择定时器触发模式,设置高速转换模式。激活A/D转换操作后(ADA0M0.ADA0CE 位 = 1),不要在插入一次的稳定时间输入触发。	p. 462	
			当未使用A/D转 换器时	当未使用A/D转换器时,通过清ADA0M0.ADA0CE位为0可降低电源消耗。	p. 472	

(17/37)

中	种类	功能	具体功能	注意事项	页码				
第 13章	软件	A/D转换 器	ANIO至ANI15引 脚的输入范围	输入指定范围内电压到ANIO到ANI15引脚。如果等于或高于AVREFO,或等于或低于AVss(甚至是在最大绝对额定范围之内)的电压输入到任何这些引脚,那个通道的转换值未定义,其它通道的转换值或许也会受影响。	p. 472				
			抑制噪声措施	为保持10-位分辨率,必须有效保护ANIO到ANI15引脚受到噪声影响。当模拟输入源的输出阻抗变高,噪声影响增加。要降低噪声,推荐如图13-12所示连接一外部电容。	p. 472				
			交替I/O	模拟输入引脚(ANIO至ANI15)交替运行为端口引脚。当选择ANIO至ANI15引脚之一执行A/D转换,在转换中不要执行读输入端口或写输出端口指令,因为转换分辨率或许下降。如果因为连接到端口管脚的外部电路影响使得输出电流流动的话,A/D转换中设置为输出端口的管脚上的转换分辨率或许也会下降。如果数字脉冲应用到输入信号被转换的引脚相邻的引脚,因为耦合噪声影响,或许A/D转换值不能如所预期。因此,不要应用脉冲到进行A/D转换引脚相邻的引脚。	p. 472				
							中断请求标志 (ADIF)	即使ADAOS寄存器内容改变,不清除中断请求标志(ADIF)。如果模拟输入引脚在A/D转换中变化,因此,重新写入ADAOS寄存器前,或许保存以前选择的模拟输入信号的转换结果和立即设置转换结束中断请求标志。重新写入ADAOS寄存器后,如果立即读ADIF标志,即使新选择的模拟输入引脚的A/D转换未完成,或许设置ADIF标志。当A/D转换停止,重新开始转换前,清除ADIF标志。	p. 473
	硬件		AVREFO 管脚	(a) 使用AVREFO 引脚为A/D转换器的供电引脚,也供电给交替功能端口。在使用备用电源的应用中,确保如图13-15所示供应与VDD 相同的电压到AVREFO 引脚。 (b) AVREFO 引脚也用为A/D转换器的参考电压引脚。如果供电到AVREFO 引脚的电源有高阻抗,或电源有低电流供应能力,因为转换中流动的电流(特别地,转换操作后立即使位ADAOCE置为1),参考电压或许波动。结果是,转换精度或许下降。为避免此点,推荐如图13-15所示跨过AVREFO 和 AVSs 引脚连接电容抑制参考电压波动。 (c) 如果供电到AVREFO 引脚的电源有高DC阻抗(例如,因为二极管的插入),因为A/D转换电流引起的电压下降,转换激活时的电压或许低于转换停止时的电压。	p. 474				
	软件		读ADA0CRn寄 存器	当ADA0M0到ADA0M2, ADA0S, ADA0PFM或ADA0PFT寄存器被写入, ADA0CRn寄存器内容或许未定义。转换完成后和写入ADA0M0到ADA0M2, ADA0S, ADA0PFM或ADA0PFT寄存器前读转换结果。同样当确认外 / 定时器触发, ADA0CRn寄存器内容或许未定义。转换完成后和下一外 / 定时器触发确认前读转换结果。在与上不同的时间,正确转换结果或许不能读到。	p. 474				

(18/37)

		功能	具体功能	注意事项	页码	ļ,
护	种类					
第 13章	软件	A/D转换 器	待机模式	因为STOP模式中,A/D转换器停止运行,转换结果无效,所以能降低电源消耗。 STOP模式释放后操作重新开始,但STOP模式释放后的A/D转换结果无效。当 STOP模式释放后使用A/D转换器,设置STOP模式或释放STOP模式前,清 ADA0M0.ADA0CE位为0,然后释放STOP模式后设置ADA0CE位为1。 IDLE1,IDLE2,或副时钟操作模式中,操作继续。为降低电源消耗,因此清 ADA0M0.ADA0CE位为0。IDLE1和IDLE2模式中,因为不能保留模拟输入电压 值,IDLE1和IDLE2模式释放后的A/D转换结果无效。 IDLE1和IDLE2模式设置前的转换结果有效。	p. 474	
			高速转换模式	在高速转换模式中, 稳定时间过程中禁止重新写入ADA0M0、ADA0M2、ADA0S、ADA0PFM和ADA0PFT寄存器和触发输入。	p. 475	
			A/D转换时间	A/D转换时间为稳定时间,转换时间,等待时间和触发响应时间的总和(关于这些时间的详细信息请参照表 13-2常用转换模式下的转换时间选择(ADA0HS1位 = 0)和表 13-3 高速转换模式下的转换时间选择(ADA0HS1位 = 1))。在常用转换模式下的A/D转换中,如果ADA0M0、ADA0M2、ADA0S、ADA0PFM和ADA0PFT寄存器被写入或被触发输入,将进行重新转换,然而,如果稳定时间的结束时序与写入这些寄存器相抵触,或者如果稳定时间的结束时序与触发输入相抵触的话,64脉冲时钟的稳定时间需重新插入。若在重新插入稳定时间的结束时序后再次发生冲突的话,再次插入稳定时间。因此不要向64或更低的脉冲时钟设置触发输入间隔和控制寄存器写入间隔。	p. 475	
			A/D转换结果变 动	A/D转换结果视电源电压波动而定,或受噪声影响或许变动。要降低变动,用程序 采取抵销措施,例如平均A/D转换结果。	p. 475	
	硬件		A/D转换结果滞 后特性	逐次比较型A/D转换器保持模拟输入电压在内部采样保持电容中,然后执行A/D转换。A/D转换结束后,模拟输入电压保留在内部采样保持电容中。结果是,或许发生下列现象。 • 当相同通道用于A/D转换,如果电压高于或低于前面的A/D转换,那么滞后特性或许出现在转换结果受前面值影响的地方。因此,即使转换在相同电压处执行,结果可能变动。 • 当交换模拟输入通道,滞后特性或许出现在转换结果受前面通道值影响的地方。这是因为一A/D转换器是用来A/D转换。因此,即使转换在相同电压处执行,结果可能变动。	p. 475	
神	硬件	D/A转换	D/A转换器	DAC0 和 DAC1 共享 AVREF1 引脚。	p. 480	
第 14章	碩	器		DAC0 和 DAC1 共享 AVss 引脚。AVss 引脚也由模数转换器共享。	p. 480	

(19/37)

	П				, <u> </u>	/37)
		功能	具体功能	注意事项	页码	1
計	<b>奉</b>					
	"\					
御	世	D/A转换器	DA0M寄存器	实时输出模式中(DA0MDn位=1)输出触发如下。	p. 481	
14章	硬件		- 7 77	● 当n=0: INTTP2CC0信号(见 <b>第7章 16位定时器/事件计数器P(TMP)</b> )	pc.	
無				● 当n=1: INTTP3CC0 信号(见 <b>第7章 16位定时器/事件计数器P(TMP)</b> )		
	软件		DA0CS0,	实时输出模式中(DA0M.DA0MDn位=1),产生INTTP2CC0/INTTP3CC0信号前设置	p. 482	
	44		DA0CS1寄存器	DA0CSn寄存器。当产生INTTP2CC0/INTTP3CC0信号时数模转换开始。		_
			注意事项	当实时输出模式中发出触发信号时,不要改变DA0CSn寄存器的设置值。	p. 484	
				改变操作模式前确保清DA0M.DA0CEn位为0。	p. 484	
				当使用P10/AN00和P11/AN01引脚之一为I/O端口,其它为数模输出引脚时,在数模输出中端口I/O程度不改变的应用中如此做。	p. 484	
	硬件			确保AVREF0 = VDD = AVREF1 = 3.0到3.6V。 如果超出此范围,不担保操作。	p. 484	
	碩			在与AVREF1 相同的时间应用电源到AVREF0.	p. 484	
				因为数模转换器的输出阻抗高,没有电流能从ANOn引脚(n=0,1)输出。当连接2MΩ	p. 484	
				或低于此阻抗的电阻时,在电阻和ANOn引脚之间插入JFET输入操作放大器(JFET		
				input operational amplifier)。		$\overline{}$
	软件			因为数模转换器在STOP模式中停止操作,ANO0和ANO1引脚进入高阻抗状态,能降低电源消耗。	p. 484	
				然而在IDLE1,IDLE2,或副时钟操作模式中,操作继续。因此,要降低电源消耗,清		
				DA0M.DA0CEn位为0。		
15章	软件	异步串行-	CSIB4和	如果在发送或接收中转换这些功能,不担保CSIB4和UARTA0的发送/接收操作。确	p. 485	
第 15	奉	接口A	UARTA0的模式	保使未使用的功能不起作用。		
411/		(UARTA)	转换 UARTA2 和	如用本华泽式校协力技术学协力体。 不担何以及7740年2000 协华泽校协程 佐	400	ᆔ
			UARTA2 和 I <sup>2</sup> C00 的模式转	如果在发送或接收中转换这些功能,不担保UARTA2和I <sup>2</sup> C00 的发送/接收操作。确保使未使用的功能不起作用。	p. 486	Ч
			换	WEEK ENDING THE FENDS		
			UARTA1 和	如果在发送或接收中转换这些功能,不担保UARTA1和I <sup>2</sup> C02 的发送/接收操作。确	p. 487	
			I <sup>2</sup> C02 的模式转	保使未使用的功能不起作用。		
			换			
			UAnOPT0寄存 器	SBF接收中(UAnSRF位=1)不要设置UAnSRT和UAnSTT位(为1)。	p. 493	Ш
			SBF接收	如果在数据接收时SBF被传输时,会发生帧格式错误。	p. 503	
				在SBF接收中(UAnSRF位=1),不要设置SBF接收触发位(UAnSRT)和SBF发送触发位(UAnSTT)位为1。	p. 503	
			连续发送	当执行连续发送中初始发送时,确保UAnSTR.UAnTSF位为0,然后执行初始化。不能担保发送当UAnTSF位为1时初始化的数据。	p. 506	
			UART接收	确保读UAnRX寄存器即使当接收出错。如果不读UAnRX寄存器,下一数据接收中发生超越错误,接收错误继续无限期的发生。	p. 508	
				执行接收中的操作假定只有一位停止位。忽略第二位停止位。	p. 508	

(20/37)

		功能	具体功能	注意事项	页码	131) }
中	种类					
第 15章		异步串行- 接口 A (UARTA)	UART接收	当接收完成,产生接收完成中断请求信号(INTUAnR)后读UAnRX寄存器,将UAnPWR或UAnRXE位,清0。 如果产生INTUAnR信号前清UAnPWR或UAnRXE位为0,不担保UAnRX寄存器的读出值。	p. 508	
				如果UARTAn的接收完成处理(产生INTUAnR信号)和UAnPWR位=0或UAnRXE位=0矛盾,不管这些没有数据存储于UAnRX寄存器,或许产生INTUAnR信号。 设置中断控制寄存器(UAnRIC)的中断屏蔽标志(UAnRMK),然后设置UAnPWR位=0或UAnRXE位=0后,不等待产生INTUAnR信号完成接收,确保清(0)UAnRIC寄存器的中断请求标志(UAnRIF)。	p. 508	
			接收错误	当产生INTUAnR信号时,必须读UAnSTR寄存器检查错误。	p. 509	
				如果连续接收中产生接收错误中断,完成下一接收前必须读UAnSTR寄存器内容,然 后执行错误处理。	p. 510	
			LIN功能	当使用LIN功能,固定UAnCTL0寄存器的UAnPS1和UAnPS0位为00。	p. 511	
			UAnCTL1寄存 器	重新写UAnCTL1寄存器前清UAnCTL0.UAnPWR位为0。	p. 514	
			UAnCTL2寄存 器	重新写UAnCTL2寄存器前清UAnCTL0.UAnPWR位为0或清UAnTXE和UAnRXE位为00。	p. 515	
			波特率误差	发送中波特率误差必须在接收方容差之内。	p. 516	
				接收中波特率误差必须满足(5)接收中容许的波特率范围指的范围。	p. 516	
			接收中容许的 波特率范围	接收中波特率误差必须设置在使用下式的容许的误差范围之内。	p. 518	
			当用于 UARTAn的时 钟停止时	当供应UARTAn的时钟停止(例如,IDLE1,IDLE2或STOP模式中),操作停止,每个寄存器保留它在紧接着时钟供应停止前的值。TXDAn引脚输出也保持而且输出其在紧接着时钟供应停止前的值。然而,时钟供应重新开始后不担保操作。因此,时钟供应重新开始后,应通过设置UAnCTL0.UAnPWR,UAnCTL0.UAnRXEn和UAnCTL0.UAnTXEn位为000初始化电路。	p. 521	
			RXDA1 管脚 KR7 管脚	切勿同时使用RXDA1和KR7引脚。要使用RXDA1引脚,则不能使用KR7引脚。要使用KR7引脚,则不能使用RXDA1引脚(建议将PFC91位设置为1,而将PFCE91位清零)。	p. 521	
			使用DMA传输 进行发送和接 收数据的传输	UARTAn中,不产生通信错误引起的中断。当使用DMA传送执行发送数据和接收数据的传送,即使传送中产生错误(奇偶校验,超越,帧格式),不能执行错误处理。或者DMA传送完成后读UAnSTR寄存器确保没有错误,或者在通信期间读UAnSTR寄存器检查错误。	p. 521	

(21/37)

					(21	/37)
华	种类	功能	具体功能	注意事项	页码	1
第 15章	软件	异步串行- 接口 A (UARTA)	开动UARTAn	以下列序列开动UARTAn。 <1> 设置UAnCTL0.UAnPWR位为1。 <2> 设置端口。 <3> 设置UAnCTL0.UAnTXE位为1,UAnCTL0.UAnRXE位为1。	p. 521	
			停止UARTAn	以下列序列停止UARTAn。 <1>设置UAnCTL0.UAnTXE位为0,UAnCTL0.UAnRXE位为0。 <2>设置端口,设置UAnCTL0.UAnPWR位为0(如果端口设置不改变,它不是问题)。	p. 521	
			发送模式	发送模式(UAnCTL0.UAnPWR位=1和UAnCTL0.UAnTXE位=1)中,不要通过软件 覆盖相同值到UAnTX寄存器,因为通过写入此寄存器发送开始。要连续发送相同值, 覆盖相同值。	p. 521	
			连续发送	连续发送中,从停止位到下一启动位的通信率延伸多于通常的2个基时钟。然而,接收方通过检测启动位初始化时序,所以接收结果不受影响。	p. 521	
第 16章	软件	3线数据帧 长度可变 串行I/O	16.1.1 CSIB4 和UARTAO的模 式转换	如果在发送或接收中转换这些功能,不担保CSIB4和UARTA0的发送/接收操作。确保使未使用的功能不起作用。	p. 522	
		(CSIB)	CSIB0 和 I <sup>2</sup> C01 的模式转换	如果在发送或接收中转换这些功能,不担保 CSIB0 和 $I^2$ C01 的发送/接收操作。确保使未使用的功能不起作用。	p. 523	
			CBnCTL0寄存 器	要强制暂停发送/接收,清CBnPWR位为0,而不是CBnRXE位和CBnTXE位。同时,时钟输出停止。	p. 526	
				确保清位3和2为"0"。	p. 528	
			CBnCTL1寄存 器	当CBnCTL0.CBnPWR位=0时,CBnCTL1寄存器才能被重写。	p. 529	
			CBnCTL2寄存 器	当CBnCTL0.CBnPWR位=0,或CBnTXE和CBnRXE位=0时,CBnCTL2寄存器才能被重写。	p. 530	
			连续传送模式 (主模式,传输 模式)	在连续发送模式下,接收完成中断请求信号(INTCBnR)不被触发。	p. 547	
			连续传送模式 (从模式,发送 模式)	在连续发送模式下,接收完成中断请求信号(INTCBnR)不被触发。	p. 556	
			时钟时序	在单一传输模式下,设置CBnTSF位为1的写入CBnTX寄存器被省略。这对于传输中的操作没有影响. 例如,如果下一数据被写入CBnTX寄存器时触发了INTCBnR信号而开始了DMA的话,写入的数据将不被传输因为CBnTSF位被设定为1。对于这样的应用,使用连续传输模式,而不是单一传输模式。	р. 565	
			PRSM1到PRSM3	操作期间不要重写PRSMm寄存器。	p. 568	
			寄存器	设置BGCEm位为1前设置PRSMm寄存器。	p. 568	
			PRSCM1到	操作期间不要重写PRSCMm寄存器。	p. 569	믜
1	l		PRSCM3寄存器	设置PRSMm.BGCEm位为1前设置PRSCMm寄存器。	p. 569	Ш

(22/37)

_	1		Ι		(22	0.,	
中中	种类	功能	具体功能	注意事项	页码	j,	
第 16章	软件	串行I/O	当传输发送数据 和接收数据时使 用DMA传输	当使用DMA传送传送发送数据和接收数据,即使串行传送中产生超越错误,不能执行错误处理。DMA传送完成后读CBnSTR.CBnOVE位检查没有发生超越错误。	p. 570		
		(CSIB)	CBnCTL0 寄存 器 CBnCTL1 寄存 器 CBnCTL2 寄存 器	关于操作中禁止重写的寄存器(CBnCTL0.CBnPWR位为1),如果操作期间错误地执行重写,一旦设置CBnCTL0.CBnPWR位为0,然后初始化CSIBn。操作期间禁止重写的寄存器示于下。  •CBnCTL0 寄存器: CBnTXE、CBnRXE、CBnDIR、CBnTMS 位  • CBnCTL1 寄存器: CBnCKP、CBnDAP、CBnCKS2 至 CBnCKS0 位  • CBnCTL2 寄存器: CBnCL3 至 CBnCL0 位	p. 570		
				通信类型 2, 4	通信类型2和4(CBnCTL1.CBnDAP位=1)中,产生接收完成中断(INTCBnR)后半个SCKBn时钟清CBnSTR.CBnTSF位。 单一传送模式中,通信期间(CBnTSF位=1)忽略写下一发送数据,不开始下一通信。同样如果仅仅接收通信(CBnCTL0.CBnTXE位=0,CBnCTL0.CBnRXE位=1)设置,即使通信期间(CBnTSF位=1)读接收数据不开始下一通信。因此,当使用通信类型2或4(CBnDAP位=1)的单一传送模式,特别注意下面。 • 要开始下一发送,确认CBnTSF位=0,然后写发送数据到CBnTX寄存器。 • 当仅仅接收通信(CBnTXE位=0,CBnRXE位=1)设置时,要连续执行下一接收,确认CBnTSF位=0,然后读CBnRX寄存器。或者,使用连续传送模式代替单一传送模式。特别关于使用DMA推荐使用连续传送模式。	p. 570	
第 17章	软件	I <sup>2</sup> C 总线	I <sup>2</sup> C 总线	要使用I <sup>2</sup> 总线功能,使用P38/SDA00,P39/SCL00,P40/SDA01,P41/SCL01,P90/SDA02和P91/SCL02管脚分别作为连续发送/接收数据I/O管脚(SDA00至SDA02)和序列时钟I/O管脚(SCL00至SCL02)并设置这些管脚到N-ch开漏极输出。.	p. 571		
			UARTA2 和 I <sup>2</sup> C00 的模式转 换	如果在发送或接收中转换这些功能,不担保 UARTA2 和 I <sup>2</sup> 的 的发送/接收操作。确保使未使用的功能不起作用。	p. 571		
			CSIB0 和 I <sup>2</sup> C01 的模式转换	如果在发送或接收中转换这些功能,不担保 CSIBO 和 I <sup>2</sup> CO1 的发送/接收操作。确保使未使用的功能不起作用。	p. 572		
			UARTA1 和 I <sup>2</sup> C02 的模式转 换	如果在发送或接收中转换这些功能,不担保UARTA1和I <sup>2</sup> C02 的发送/接收操作。确保使未使用的功能不起作用。	p. 573		
			IICC0到IICC2寄 存器	如果当SCL0n线高电平,SDA0n线低电平时,允许(IICEn位=1)I <sup>2</sup> Cn操作,立即检测了开始条件。要避免此点,允许I <sup>2</sup> Cn 操作后,用位操作指令立即设置LRELn位为1。	p. 580		
				仅在主模式中设置SPTn位为1。可是当IICRSVn位为0时,SPTn位必须设置为1,转换到操作允许状态,然后检测第一停止条件前,产生停止条件。要了解详细情况,请参见17.15 注意事项.	p. 583		

(23/37)

					<u> (2</u> 0,	/37)									
華	种类	功能	具体功能	注意事项	页码	l <sub>j</sub>									
17章	软件	I <sup>2</sup> C 总线	IICC0到IICC2寄存 器	当TRCn位=1时,WRELn位在第九时钟期间设置为1,取消等待状态,之后清TRCn位为0,设置SDA0n线为高阻抗。	p. 583										
第			IICS0到IICS2寄存 器	下列状态中禁止读取IICSn寄存器。要了解详细情况,请参见 <b>3.4.8 (2) 访问特殊片上外围I/O寄存器</b> .  • 当CPU用副时钟工作,主时钟振荡停止时。  • 当CPU用内部振荡时钟工作时  当WRELn位设为1,和TRCn位=1在第九时钟取消等待状态为0时,清TRCn位为	p. 584 p. 585										
				0,SDA0n线变成高阻抗。	p. 000										
			IICF0到IICF2寄存	仅当操作停止时(IICEn位=0),写STCENn位。	p. 588										
												器	当STCENn位=1时,允许I <sup>2</sup> Cn总线操作后,不管实际总线状态,立即识别总线释放状态(IICBSYn位=0)。所以,要发出第一开始条件(STTn位=1),必需确认总线已释放,以致不干扰其它通信。	p. 588	
				仅当操作停止时(IICEn位=0),写IICRSVn位。	p. 588										
			IICCL0到IICCL2寄 存器	确保清位7和6为"0"。	p. 589										
				I <sup>2</sup> C0n传送时钟设 置方法	因为时钟选择不管设置到OCKS0寄存器的值,其为fxx 清OCKS0寄存器为00H (I <sup>2</sup> C 分频时钟停止状态)。	p. 591									
				因为时钟选择不管设置到OCKS1寄存器的值,其为fxx 清OCKS1寄存器为00H(I <sup>2</sup> C 分频时钟停止状态)。	p. 592										
			开始条件	当V850ES/JJ2的IICCn.IICEn位设定为1同时与其他装置进行通信时,可以根据通信线的状态检测开始条件。当SCL0n和SDA0n线为高电平时要确保IICCn.IICEn位设定为1,。	p. 596										
			仲裁过程中的状态 和中断请求信号产 生时序	当IICCn.WTIMn位 = 1时,INTIICn信号出现在第九个时钟脉冲的下降沿。当WTIMn位 = 0且收到扩展代码的从属装置地址时,INTIICn信号出现在第八个时钟脉冲的下降沿(n = 0到2)。	p. 628										
				当可能出现仲裁时,对于主装置操作将SPIEn位设定为1 (n = 0到2)。	p. 628										
			当IICFn.STCENn 位 = 0时	启用I <sup>2</sup> COn操作之后,不管实际总线状态如何,立即识别总线通信状态(IICFn.IICBSYn位 = 1)。要在未检测到停止条件的状态下执行主装置通信,产生停止条件并接着在开始主装置通信之前释放总线。使用一下序列产生停止条件。 <1> 设定IICCLn 寄存器。 <2> 设定IICCn.IICEn位。 <3> 设定IICCn.SPTn位。	p. 634										
			当IICFn.STCENn 位 = 1时	启用I <sup>2</sup> COn操作之后,不管实际总线状态如何无论实际, 联机识别总线释放状态 (IICBSYn位 = 0)。要产生第一开始条件(IICCn.STTn位 = 1),需要确定已经释放 总线,以便不扰乱其他通信。	p. 634										
					当与其他装置进行通信时	当V850ES/JJ2的IICCn.IICEn位设定为1同时与其他装置进行通信时,可以根据通信线的状态检测开始条件。当SCL0n和SDA0n线为高电平时要确保IICCn.IICEn位设定为1,。	p. 634								

(24/37)

					· ·	/3/													
		功能	具体功能	注意事项	页码	1													
計	种类																		
和바	本																		
世	软件	I <sup>2</sup> C 总线	允许操作	启用该操作(IICCn.IICEn位 = 1)之前,通过IICCLn,IICXn和OCKSm寄存器确定运	p. 634														
第 17章	耖			行时钟频率。要改变运行时钟频率,请将IICCn.IICEn位清零一次。															
和工			IICCn.STTn,	IICCn.STTn和IICCn.SPTn位设定为1之后,在没有进行第一次清零的情况下,不必	p. 634														
			SPTn 位	重设。															
			发送保持	如果已经保留传输,则将IICCN.SPIEn位设定为1,通过停止条件检测产生中断请	p. 634	Ш													
				求。已经产生中断请求之后,通过将通信数据写入I <sup>2</sup> Cn释放等待状态,接着开始传															
				输。如果停止条件检测未产生中断请求,则传输将停止在等待状态,因为未产生中断请求。然而,不必通过软件将SPIEn位设定为1以检测IICSn.MSTSn位。															
			在单一主系统中	I <sup>2</sup> Con总线设定(SCLon, SDAon管脚 = 高电平)与通信中产品规格相一致。	n 626	П													
				的主操作	例如, 当 EEPROMTM 输出一个低电平到SDA0n管脚,设定SCL0n管脚到输出端口	p. 636	ш												
			11771	以及从输出端口产生输出时钟脉冲直到SDAOn管脚维持在高电平。															
			在多重主系统中	确认总线状态(IICCLn.CLDn位= 1,IICCLn.DADn位= 1)已经维持在某一周期(例	p. 637														
			的主操作	如,1帧)。当SDA0n管脚持续为低电平时,根据参考通信中产品的规格决定是否设	p. 00.														
				置l <sup>2</sup> C0n总线(SCL0n, SDA0n管脚 = 高电平)。															
				使发送和接收格式与通信中产品的规格相一致。	p. 639														
				当使用V850ES/JJ2作为多重主系统中的主系统时,对于每一个INTIICn中断发生进	p. 639														
							行IICSn.MSTSn位读取来确认仲裁结果。												
				每一个INTIICn中断发生的状态进行确认来决定下一步工序。															
			取消从系统等待	要取消从属装置等待,请将FFH写入IICn或设定WRELn。	p.644														
					至														
					p.646	_													
			取消主系统等待	要取消主装置等待,请将FFH写入IICn或设定WRELn。	p.647	Ш													
					至 p.649														
Hml	-11-	DMA 功能	DSA0到DSA3客	确保将DSAnH寄存器的第14和10位清零。	p. 652														
第 18章	软件	(DMA 控	存器	当DMA传送被禁止时(DCHCn.Enn位 = 0),按以下定时设置DSAnH和 DSAnL寄	p. 652	_													
無		制器)	14 86	存器。	p. 652	ш													
		,		◆ 从复位后到第一个DMA传送开始期间															
				从通道被DCHCn.INITn位初始化后到DMA传送开始期间															
				• 从DMA传送完成后(DCHCn.TCn位 = 1)到下一个DMA传送开始期间															
				当DSAn寄存器的值被读后,两个16位寄存器,即DSAnH和DSAnL也被读。如果读	p. 652														
				与更新发生冲突,则可以读正在被更新的值(请参阅第 <b>18.13节 注意事项</b> ).															
				复位后,在启动DMA寄存器前,要设置DSAnH、DSAnL、DDAnH、DDAnL和	p. 652														
L				DBCn寄存器。如果未设置这些寄存器,则开始DMA传送的操作将得不到保证。															

(25/37)

		功能	具体功能	注意事项	页码	131)
幸	种类					
11III-	#	DMA 功能	DDA0至DDA3	确保将DDAnH寄存器的第14至10位清零。	p. 653	
第 18章	软件	(DMA 控 制器)	寄存器	当DMA传送被禁止时(DCHCn.Enn位 = 0),按以下定时设置DDAnH和DDAnL寄存器。  • 从复位后到第一个DMA传送开始期间  • 从通道被DCHCn.INITn位初始化后到DMA传送开始期间  • 从DMA传送完成后(DCHCn.TCn位 = 1)到下一个DMA传送开始期间	p. 653	
				当DDAn寄存器的值被读后,两个16位寄存器,即DDAnH 和 DDAnL也被读。如果读与更新发生冲突,则可以读正在被更新的值(请参阅第 <b>18.13节 搣注意事项</b> ).	p. 653	
				复位后,在启动DMA寄存器前,要设置DSAnH、DSAnL、DDAnH、DDAnL和DBCn寄存器。如果未设置这些寄存器,则开始DMA传送的操作将得不到保证。	p. 653	
			DBC0至DBC3 寄存器	当DMA传送被禁止时(DCHCn.Enn位 = 0),按以下定时设置DBCn寄存器。  • 从复位后到第一个DMA传送开始期间  • 从通道被DCHCn.INITn位初始化后到DMA传送开始期间  • 从DMA传送完成后(DCHCn.TCn位 = 1)到下一个DMA传送开始期间	p. 654	
				复位后,在启动DMA寄存器前,要设置DSAnH、DSAnL、DDAnH、DDAnL和DBCn寄存器。如果未设置这些寄存器,则开始DMA传送的操作将得不到保证。	p. 654	
			DADC0至 DADC3寄存器	确保将DADCn寄存器的第15位、第13至8位及第3至0位清零。	p. 655	
				当DMA传送被禁止时(DCHCn.Enn位 = 0),按以下定时设置DADCn寄存器。  • 从复位后到第一个DMA传送开始期间  • 从通道被DCHCn.INITn位初始化后到DMA传送开始期间  • 从DMA传送完成后(DCHCn.TCn位 = 1)到下一个DMA传送开始期间	p. 655	
				DS0位指定传输数据量,但是不控制总线的定量。如果设置了 8位数据(DS0位 = 0),则较低的数据总线将不一定被使用。	p. 655	
				如果传送数据量被设置为16位(DS0位 = 1),则不能从奇地址开始传送。传送始终从这样的地址开始,即低位地址的第一位为0。	p. 655	
				如果DMA传送是在一个片上外围 I/O寄存器(作为传送源或目的)上执行的,请确保指定与寄存器单位相同的传送单位。例如,要在一个8位寄存器上执行DMA传送,务必指定8位寄存器。	p. 655	
			DCHC0至	TCn位是只读的。	p. 656	
			DCHC3寄存器	INITn和STGn位是只写的。	p. 656	
				确保将DCHCn寄存器的第6和3位清零。	p. 656	
				DMA 传送完成后(产生一个终止计数),Enn位被清零,然后TCn位被置1。 如果DCHCn寄存器的位正在被更新时读DCHCn寄存器,会读出一个指示搣传送未完成且传送被禁止攠值(TCn位 = 0且Enn位 = 0)。	p. 656	

(26/37)

	1		1		T .	,01)
中	种类	功能	具体功能	注意事项	页码	<u> </u>
18草	软件	DMA 功能		切勿用软件将DFn位设置为1。当DMA传送被禁止时,如果发生了一个被指定是开	p. 657	
第1	4	(DMA 控 制器)	DTFR3寄存器	始DMA传送的原因的中断,则将0写入该位,以清除DMA传送请求.  当DMA传送被禁止时(DCHCn.Enn位 = 0),按以下定时设置IFCn5至IFCn0位。  • 从复位后到第一个DMA传送开始期间  • 从通道被DCHCn.INITn位初始化后到DMA传送开始期间  • 从DMA传送完成后(DCHCn.TCn位 = 1)到下一个DMA传送开始期间	p. 657	
				在备用模式(IDEL1、IDLE2、STOP或准-IDLE模式)下产生的中断请求将不启动 DMA传送周期(将DFn位设置为1也不能)。	p. 657	
				如果DMA 开始因素被第IFCn5至IFCn0位选择,则当发生了来自选择的片上外围 I/O的中断时,无论允许还是禁止DMA传送,DFn位都将被设置为1。如果在此状态下允许DMA,则 DMA 传送将立即开始。	p. 657	
			传送目标间的关 系	在表18-2中,用"×" 标记的传送目的地和传送源组合的操作将不能保证。	p. 659	
			片上外围I/O请 求	两个开始因素(软件触发和硬件触发)不能同时用于一个DMA通道。如果同时产生两个开始因素,则只有其中一个有效。且有效的开始因素不能确认。	p. 662	
				在前一个DMA传送请求产生后产生或在前一个DMA传送周期中间产生的新传送请求将被忽略(清除)。	p. 662	
				同一个DMA通道的传送请求时间间隔根据DMA传送周期中的总线等待的设置、其他通道的开始状态或外部总线保持请求的情况而有所变化。特别是,正如注意事项2中所述,在DMA传送周期前或在DMA传送周期中间产生的新传送请求将被忽略。因此,系统的同一DMA通道的传送请求时间间隔必须足够长。当使用软件触发时,可以通过更新DBCn寄存器来检查之前产生的DMA传送周期的完成情况。	p. 662	
			VSWC寄存器注 意事项	在使用DMAC时,确保根据工作频率为VSWC寄存器设置一个合适的值。 如果使用了VSWC寄存器的一个默认值(77H),或者给VSWC寄存器设置了一个 不适当的值,则操作将不能正确执行(关于VSWC寄存器的详细情况,请参阅 <b>3.4.8 (1) (a).</b> ).	p. 668	
				当在内部RAM中执行以下指令时,切勿执行与内部RAM(传送源/目的地)之间来回传送数据的DMA传送,因为其后CPU可能会发生工作错误。 • 位于内部RAM中的位处理指令(SET1、CLR1或 NOT1) • 内部RAM中访问错位地址的数据访问指令 反过来,当执行与内部RAM(传送源/目的地)间来回的DMA传送时,切勿执行以上两个指令。	p. 668	

(27/37)

					(27/3	<u> </u>
中衛	<b>芦</b>	功能	具体功能	注意事项	页码	
第 18章	软件	DMA 功能 (DMA 控 制器)	读DCHCn.TCn 位注意事項	当读TCn位时,将TCn位清零。 但是,它不会被自动清零,即使它是在一个特定时刻被读的。要准确地将TCn位清零,请增加以下处理操作。 (a) 通过轮询TCn位等待DMA传送完成时 确认TCn位已经被设置为1(在TCn位 = 1被读后),然后读TCn位三次以上。 (b) 当读中断服务例程中的TCn位时	p. 668	
			DMA 传送初始 化方法(将 DCHCn.INITn位 设置为1)	执行读TCn位三次。  当执行DMA传送的通道要进行初始化时,即使INITn位被设置为1,通道也不可以被初始化。要准确地初始化通道,执行以下两种方法之一。 (a) 暂时停止所有DMA通道的传送使用以下<1>至<7>步,将执行DMA传送的通道初始化。不过,请注意,当第<5>步被执行时,TCn位将被清零。确保其他处理程序不要求TCn位为1。 <1>禁止中断(DI)。 <2>读非被强制终止的DMA通道的DCHCn.Enn位,然后将值传送到通用寄存器。 <3>清除使用的DMA通道(包括被强制终止的通道)的Enn位。要清除最后一个DMA通道的Enn位,执行两次清除指令。如果DMA传送目标(传送源/目的地)是内部RAM,则执行指令三次。示例:如果通道0,1,2被使用,则按以下顺序执行指令(如果传送目标不是内部 RAM)。  事为CHC1.E11位清零。 事为CHC2.E22位清零。 事为CHC2.E22位清零。 事为CHC2.E22位再次清零。 <4>将被强制终止的通道的INITn位设置为1。 <5>读未强制终止的每个通道的TCn位。如果在第<2>步中读的TCn位和Enn位均为1(逻辑乘(AND)结果是1),将被保存的Enn位清零。 <6>完成第<5>步的操作后,将Enn位值写入DCHCn寄存器。 <7>启用中断(EI)。	p. 669	
				务必执行上述的第<5> 步,以防止非法设置在第<2>和<3>步之间正常完成DMA传送的通道的Enn位。	p. 669	
				(b) 重复执行INITn位设置,直到传送被正确地强制终止 <1> 抑制来自待强制终止通道的DMA请求源的请求(停止片上外围I/O的操作)。 <2> 使用DTFRn.DFn 位,确认待强制终止的通道的DMA传送请求未处于待决状态。如果一个DMA传送请求处于待决状态,请等待直到待决请求处理完成。 <3> 确认待强制终止的通道的DMA传送请求未处于待决状态后,将Enn位清零。 <4> 再次将待强制终止的通道的Enn位清零。 如果待强制终止的通道的传送目标(传送源/目的地)是内部RAM,则再次执行该操作。 <5> 将待强制终止的通道的传送的第一个编号拷贝到通用寄存器。 <6> 将被强制终止的通道的的INITn位设置为1。 <7> 读待强制终止的通道的DBCn 寄存器的值,然后将其与在第<5>步中拷贝的值进行比较。如果两个值不匹配,重复操作第<6>和<7>步。	P. 670	

(28/37)

					(20/	<u> </u>
		功能	具体功能	注意事项	页码	j
中中	种类					
御	种					
18章	软件		暂时停止DMA	使用以下步骤停止和恢复被处理的DMA传送。	p. 670	
第 18	耖	,	传送的方法(清	<1>抑制来自DMA请求源的传送请求(停止片上外围I/O的操作)。		
AIT		制器)	除Enn位)	<2> 使用DFn位(检查DFn位是否等于 0),确认DMA传送请求未处于待决状态。		
				如果请求处于待决状态,请等待直到待决DMA传送请求处理完成。 <3> 如果确认没有DMA传送请求处于待决状态,将Enn位清零(该操作停止DMA传		
				送)。		
				<4> 将Enn位设置为1,以恢复DMA传送。		
				<5>恢复已被停止的DMA请求源的操作(开始片上外围I/O的操作)。		
			存储界限	在DMA传送过程中,如果传送源或目的地的地址超出了DMA目标(外存储器、内	p. 670	
			14 100 21 100	部RAM或片上外围I/O)的区域,则操作将得不到保证。	p. 07 0	
			传送错位数据	不支持采用16位总线进行错位数据的DMA传送。	p. 670	
				如果一个奇地址被指定为传送源或目的地,则地址的最低有效位被强制为0。		
			CPU总线仲裁	因为DMA控制器拥有比CPU更高优先级的总线权限,在DMA传送时,发生的CPU	p. 671	
				访问将保持待决状态直到DMA周期完成,总线被释放给CPU为止。		
				不过,CPU可以访问不参与DMA传送的外存储器、片上外围I/O及内部RAM。		
				● 当外存储器与片上外围I/O之间执行DMA传送时,CPU可以访问内部RAM。		
				◆ 当外存储器与外存储器之间执行DMA传送时,CPU可以访问内部RAM和片上外围I/O。		
			DMA 場作財不可	当DMA操作未进行时,按以下定时设置以下寄存器。	p. 671	$\Box$
			重写的寄存器/位		p. 67 1	
				◆ DSAnH、DSAnL、DDAnH、DDAnL、DBCn和 DADCn 寄存器		
				● DTFRn.IFCn5 至 DTFRn.IFCn0 位		
				[设置定时]		
				● 从复位后到第一个DMA传送开始期间		
				● 从通道初始化后到DMA传送开始期间		
				• 从DMA传送完成后(TCn 位 = 1)到下一个DMA传送开始期间		_
			DSAnH 寄存器	务必将以下寄存器位设置为0。	p. 671	Ш
			DDAnH 寄存器	• DSAnH寄存器的第 14 至10位 DDAnH家存品的第 44 至40分		
			DADCn 寄存器 DCHCn 寄存器	<ul><li>DDAnH寄存器的第 14 至10位</li><li>DADCn寄存器的第15位、第13至8位及第3至0位</li></ul>		
			プレログロ 可付品			
			DMA开始因素	不要在同一开始因素上开通两个或更多DMA通道。如果在同一开始因素上开通两个	p. 671	
			VI/HLIAN	或更多通道,已经设置了的DMA通道可能被开通或者具有较低优先级的DMA通道	P. 07 1	_
				可能比具有较高优先级的DMA通道更早被识别到。操作得不到保证。		

(29/37)

					<u>\Z</u> U	/37)
華井	种类	功能	具体功能	注意事项	页码	1,
第 18章	软件	DMA 功能 (DMA 控 制器)	读DSAn和 DDAn寄存器的 值	在DMA传送过程中,可以从DSAn和DDAn寄存器中读正在被更新当中的值(n = 0~3)。 例如,当DMA传送源地址(DSAn寄存器)为0000FFFFH,且计数方向是递增(DADCn.SAD1和DADCn.SAD0位 = 00)时,如果先读DSAnH寄存器,然后读DSAnL寄存器,则根据是否在读DSAnH寄存器后立即执行DMA传送,DSAn寄存器的值将有所不同。 (a) 读DSAn寄存器时不发生DMA传送 <1>读DSAnH寄存器的值:DSAnH = 0000H <2>读DSAnL寄存器的值:DSAnL = FFFFH (b) 读DSAn寄存器时发生DMA传送 <1>读DSAnH寄存器的值:DSAnH = 0000H <2>发生DMA 传送 <3>递增DSAn寄存器:DSAn = 00100000H <4>读DSAnL寄存器的值:DSAnL = 0000H	p. 672	
第 19章	软件	中断/ 异常处理 功能	异常处理	关于不可屏蔽中断请求信号(INTWDT2)执行的不可屏蔽中断服务,请参阅 <b>19.2.2</b> (2) INTWDT2信号。 在不可屏蔽中断服务过程中,当EP和NP位被LDSR指令更改时,为了在RETI指令	p. 677 p. 680	
				恢复过程中正确恢复PC和PSW,需要在RETI指令执行前使用LDSR指令将EP位设置回0,将NP位设置回1。		
			可屏蔽 中断	在可屏蔽中断服务过程中,当EP和NP位被LDSR指令更改时,为了在RETI指令恢复过程中正确恢复PC和PSW,需要在RETI指令执行前使用LDSR指令将EP位设置回0,将NP位设置回0。	p. 684	
			多重中断	要执行多中断服务,在执行EI指令前必须保存EIPC和EIPSW寄存器的值。当从多中断服务返回时,执行EI指令后应恢复EIPC和EIPSW的值。	pp.68 6至 688	
			中断控制寄存器	禁止中断(DI)或屏蔽中断,以便读 xxlCn.xxlFn位。如果在中断被允许(EI)或中断未被屏蔽时读xxlFn位,当应答一个中断和读位冲突时,可能不能读正确的位。	p. 689	
				如果中断请求信号被应答,则标志xxlFn将自动被硬件复位。	p. 689	
			IMR0到IMR4寄 存器	设备文件将xxlCn.xxMKn位定义为一个保留字。如果使用xxMKn 名称处理一个位,则xxlCn寄存器(而非IMRm寄存器)的内容将被重写(结果,IMRm寄存器的内容也被重写)。	p. 691	
				要以8位或1位为单位读IMR0至IMR4寄存器的第8至15位,将它们指定为IMR0H至IMR4H寄存器的第0~7位。	p. 692	
				将IMR4寄存器的第13至15位和IMR3寄存器的第7至14位设置为1。 如果这些寄存器的设置被更改,则操作将得不到保证。	p. 692	
			ISPR寄存器	当ISPR寄存器正在允许中断(EI)状态下被读取时,如果中断被应答,则在寄存器的位被中断应答设置后,ISPR寄存器的值可以被读取。要在中断被应答前准确地读ISPR寄存器的值,应在中断被禁止时(DI)读寄存器。	p. 693	

(30/37)

					(00	1/37)		
押	种类	功能	具体功能	注意事项	页征	1		
第 19章	软件	中断/ 异常处理 功能	从软件异常处理 中恢复	在软件异常处理过程中,当EP和NP位被LDSR指令更改时,为了在RETI指令恢复过程中正确恢复PC和PSW,需要在RETI指令执行前使用LDSR指令将EP位设置回1,将NP位设置回0。	p. 696			
			非法操作码定义	因为在将来不可能将该指令指定给一个非法操作码,建议不要使用该指令。	p. 698			
			从异常陷阱中恢 复	DBPC和DBPSW只有在执行非法操作码和DBRET指令的间隔期间才能进行。	p. 699			
			从调试陷阱中恢 复	DBPC和DBPSW只有在执行DBTRAP指令和DBRET指令的间隔期间才能进行。	p. 701			
					INTF0, INTR0寄 存器	当功能从外部中断功能(备用功能)转变为端口功能时,可能会检测到一个边沿。 所以,要将INTF0n和INTR0n位清除为00,然后设置端口模式。	p. 703	
					当这些寄存器不用作NMI或INTP0至INTP3引脚时,务必将INTF0n和INTR0n位清除为00。	p. 703		
				INTF3, INTR3寄 存器	当功能从外部中断功能(备用功能)转变为端口功能时,可能会检测到一个边沿。 所以,要将INTF31 和 INTR31位清除为00,然后设置端口模式。	p. 704		
					INTP7引脚和RXDA0引脚是备用功能引脚。当使用该引脚作为RXDA0引脚时,请禁止 INTP7备用功能引脚的边沿检测(将 INTF3.INTF31位和INRT3.INTR31位清零)。当使用该引脚作为INTP7引脚时,请停止UARTA0接收(将UAOCTL0.UAORXE位清零)。	p. 704		
				当这些寄存器不用作INTP7引脚时,务必将INTF31和INTR31位清除为00。	p. 704			
			INTF8, INTR8寄 存器	当功能从外部中断功能(备用功能)转变为端口功能时,可能会检测到一个边沿。 所以,要将INTF80和INTR80位清除为00,然后设置端口模式。	p. 705			
					INTP8和RXDA3管脚是备用功能管脚。当使用该引脚作为RXDA3引脚时,请禁止INTP8备用功能引脚的边沿检测(将 INTF8.INTF80位和INTR8.INTR80位清零)。当使用该引脚作为INTP8引脚时,请停止UARTA3接收(将UA3CTL0.UA3RXE位清零)。	p. 705		
				当这些寄存器不用作INTF80引脚时,务必将INTR80和INTP8位清除为00。	p. 705			
			INTF9H, INTR9H寄存器	当功能从外部中断功能(备用功能)转变为端口功能时,可能会检测到一个边沿。 所以,要将INTF9n 和 INTR9n位清零,然后设置端口模式。	p. 706			
				当这些寄存器不用作INTP4 至 INTP6引脚时,务必将INTF9n和INTR9n位清除为00。	p. 706			
			NFC寄存器	在采样时钟被更改后,要使用3个采样时钟来初始化数字噪声消除器。所以,如果在采样时钟被更改后的这3个采样时钟内,输入一个INTP3有效边沿,则会产生一个中断请求信号。 因此,当使用中断和DMA功能时,请注意以下几点。 • 当使用中断功能时,在3个采样时钟过后,请在中断请求标志(PIC3.PIF3位)被清除后,启用中断。 • 当使用DMA功能(由INTP3开始)时,在3个时钟过去后,启用DMA。	p. 707			

(31/37)

						/37)						
井曹	种类	功能	具体功能	注意事项	页码	j						
第 19章	软件	中断/ 异常处理 功能	NMI管脚	NMI引脚及P02引脚是备用功能引脚,在被复位后起正常端口引脚的作用。要启用NMI引脚,使用PMC0寄存器确认NMI引脚。NMI引脚的初始设置是摵无边沿检测罐。使用INTF0及INTR0寄存器来选择NMI引脚有效边沿。	p. 709							
20章	软件	按键中断 功能单元	KRM寄存器	一旦将KRM寄存器清除为00H后,就可以重写KRM寄存器。	p. 711							
第 20	软			如果更改了KRM寄存器,则可能产生中断请求信号(INTKR)。为了避免这一点,在禁止中断(DI)或屏蔽后,更改KRM寄存器,然后将中断请求标记(KRIC.KRIF位)清零,并允许中断(EI)或清除屏蔽。	p. 711							
			KR0至KR7管脚	如果为KR0至KR7引脚之一输入一个低电平,即使输入了另一引脚的下降沿,也不会产生INTKR信号。	p. 711							
			RXDA1 管脚 KR7 管脚	切勿同时使用RXDA1和KR7引脚。要使用RXDA1引脚,则不能使用KR7引脚。要使用KR7引脚,则不能使用RXDA1引脚(建议将PFC91位设置为1,而将PFCE91位清零)。	p. 711							
			使用按键中断功能单元	要使用按键中断功能,确保将端口引脚设置为按键中断引脚,然后启用KRM寄存器操作。要从按键中断引脚切换到端口引脚,则禁止KRM寄存器的操作,然后设置端口引脚。	p. 711							
; 21章	软件	· 特机功能	几功能 PSC寄存器	在设置IDLE1、IDLE2、STOP或子IDLE 模式之前,应设置PSMR.PSM1和PSMR.PSM0位,再设置STP位。	p. 714							
無				在解除(release)HALT模式时,NMI1M、NMI0M、INTM位的设置无效。	p. 714							
				若在STP位设置为1的同时,NMI1M、NMI0M或INTM位设置为1,则NMI1M、NMI0M或INTM位的设置变为无效。若在设置了IDLE1/IDLE2/STOP模式时有未屏蔽中断请求信号保留待定,则应设置与中断请求信号(NMI1M、NMI0M或 INTM)对应的位为1,再设置STP位为1。	p. 714							
			PSMR寄存器	一定要把2至7位清为"0"。	p. 715							
							仅当PSC.STP位为1时,PSM0和PSM1位有效。	p. 715				
									OSTS寄存器	不管解除STOP模式是因为复位还是因为出现中断请求信号,解除STOP模式之后的等待时间不包括解除STOP模式之后直到时钟振荡开始(下图的"a")的时间。	p. 716	
								一定要把3至7位清为"0"。	p. 716			
				复位之后的振荡稳定时间为2 <sup>16</sup> /fx (因为OSTS寄存器的初始值= 06H)。	p. 716							
			HALT模式	应在HALT指令后插入五个或更多NOP指令。	p. 717							
				若在未屏蔽中断请求信号保留待定时执行HALT指令,则状态变换为HALT模式,但 之后待定中断请求会立即使系统解除HALT模式。	p. 717							
			IDLE1模式	应在PSC寄存器存储数据指令后插入五个或更多NOP指令来设置为IDLE1模式。	p. 719							
				若当未屏蔽中断请求信号正在保留待定时设置IDLE1模式,则IDLE1模式会因待定中断请求而立即解除。	p. 719							
			解除IDLE1模式	通过设置PSC.NMI1M、PSC.NMI0M、PSC.INTM位为1而禁止的中断请求信号变为无效,IDLE1模式不会解除。	p. 719							

(32/37)

		功能	具体功能	注意事项		页码	31)		
±p_	称	57 IIC	77 P-77 RL	工心工火		ノベドブ			
草	种类								
21章	软件	待机功能	IDLE2模式	应在PSC寄存器存储数据指令后插入五个或更多NOP指令来设置为IDLE2模式。	p. 7	721			
第 21	软			若当未屏蔽中断请求信号正在保留待定时设置IDLE2模式,则IDLE2模式会因待定中断请求而立即解除。	p. 7	721			
			解除IDLE2模式	通过设置PSC.NMI1M、PSC.NMI0M、PSC.INTM位为1而禁止的中断请求信号变为无效,IDLE2模式不会解除。	p. 7	721			
			STOP模式	应在PSC寄存器存储数据指令后插入五个或更多NOP指令来设置为STOP模式。	p. 7	724			
				若当未屏蔽中断请求信号正在保留待定时设置STOP模式,则STOP模式会因待定中断请求而立即解除。	p. 7	724			
			解除STOP模式	通过设置PSC.NMI1M、PSC.NMI0M、PSC.INTM位为1而禁止的中断请求信号变为无效,STOP模式不会解除。	p. 7	724			
					副时钟工作模式	在对CK3位进行操作时,不要改变PCC.CK2至PCC.CK0位的设置值(建议用位操作指令对此位进行操作)。有关PCC寄存器的详情请见 <b>6.3 (1) 处理器时钟控制寄存器(PCC)。</b> .	p. 7	728	
				若下列条件不满足,应改变CK2至CK0位使条件满足并设置为副时钟工作模式。 内部系统时钟 (fclk) > 副时钟 (fxr = 32.768 kHz) × 4	p. 7	728			
					解除副时钟工作 模式	在对CK3位进行操作时,不要改变CK2至CK0位的设置值(建议用位操作指令对此位进行操作)。有关PCC寄存器的详情请见 <b>6.3 (1) 处理器时钟控制寄存器</b> (PCC)。.	p. 7	728	
				一定要在停止主时钟之前停止PLL(PLLCTL.PLLON 位 = 0)。	p. 7	729			
				当CPU工作在副时钟下且主时钟振荡停止时,禁止访问出现等待的寄存器。若产生等待,则只能通过复位解除(见3.4.8 (2)).	p. 7	729			
					子IDLE 模式	根据存储指令将PSC寄存器设置为子IDLE 模式,插入五个(或更多)NOP指令。	p. 7	730	
						若在有未屏蔽中断请求信号保留待定时设置为子IDLE 模式,则之后子IDLE 模式会 因该待定中断请求而立即解除。	p. 7	730	
			解除子IDLE 模式	通过设置PSC.NMI1M、PSC.NMI0M、PSC.INTM位为1而禁止的中断请求信号变为无效,子IDLE 模式不会解除。	p. 7	730			
				当子IDLE 模式解除时,从解除子IDLE 模式的中断请求信号的产生到模式解除要经过12个副时钟周期(大约366 $\mu$ )。	p. 7	730			
			在子IDLE模式下	一定要在停止主时钟之前停止PLL(PLLCTL.PLLON 位 = 0)。	p. 7	731			
			的工作状态	要实现低功耗,应在变为子IDLE 模式前停止A/D和D/A转换器。	p. 7	731			
	软件	复位功能	应急工作模式	当CPU工作在内部振荡时钟下时,禁止访问出现等待状态的寄存器。关于出现等待状态的寄存器,见 <b>3.4.8 (2) 节访问专用片上外围VO寄存器</b> 。	p. 7	732			
第			复位功能	LVI电路内部复位不会使LVI电路复位。	p. 7	732			

(33/37)

				(00/	<i>31)</i>
种类	功能	具体功能	注意事项	页码	
软件	复位功能	RESF寄存器	只有"0"可以写入此寄存器的每一位中。若写入"0"与设置标志(出现复位)相冲 突,则设置标志优先。	p. 733	
硬件	<u> </u>	复位后的内部 RAM状态	当内部系统复位状态解除后,V850ES/JJ2的固件会使用部分内部RAM,这是因为 其支持引导交换功能。因此,RAM上一些空间的内容在重启后不能被保留。详情请 见 <b>22.3.4 复位释放后的操作</b> 。	p.734, p.736, p.738	
		RESET管脚输 入下的硬件状态	当系统上电时,即便是在复位期间,下面所列引脚可能会短时输出一未定义电平。 • P10/ANO0 管脚 • P11/ANO1 管脚 • P53/SIB2/KR3/TIQ00/TOQ00/RTP03/DDO 管脚	p. 734	
硬件,			OCDM寄存器由RESET管脚输入初始化。因此,需小心注意,若一个高电平在复位解除后OCDM.OCDM0位清零前输入P05/DRST管脚,就会进入片上调试模式。详情请见 <b>第四章端口功能。</b> .	p. 734	
7件	时钟监控	CLM寄存器	一旦CLME位设置为1,除复位外无法把它清为0。	p. 744	
和			当出现时钟监视器的复位时,CLME位清为0,RESF.CLMRF位设置为1。	p. 744	
		内部 振荡器	通过把RCM.RSTOP位设置为1,可以停止内部振荡器。	p. 745	
			当内部振荡器停止时,时钟监视器停止。	p. 745	
			内部振荡器不能由软件停止。	p. 745	
软件	低电压检 测器 (LVI)	LVIM寄存器	当LVION 和LVIMD 设置为1时,低电压检测电路不能停止,直到有低电压检测以外的其他复位请求产生为止。	p. 749	
			当LVION 设置为1时,LVI 电路中的比较器便开始操作。 从设置LVION =1到LVIF 位确定电压,等待0.2 ms 或通过软件等待更长一些时间。	p. 749	
			一定要把6至2位清为"0"。	p. 749	
		LVIS寄存器	当LVION 和LVIMD 设置为1后,不能对该寄存器进行写入操作,直到有低电压检测以外的其他复位请求产生为止。	p. 750	
			一定要把7至1位清为"0"。	p. 750	
		用于产生内部复 位信号	当LVIMD 设置为1时,寄存器LVIM和LVIS内容不能改变,直到有低电压检测LVI以外的其他复位请求产生为止。	p. 751	
		PEMU1寄存器	该位不会自动清除。	p. 754	
硬件	稳压器	稳压器	请使用具有Vdd = EVdd = AVREF0 = AVREF1 ≥ BVdd这样设置的稳压器。	p. 755	
硬件	闪存	FLMD1插脚	将 FLMD1插脚通过板上的下拉电阻连接至闪存编程器或连接至GND。	1.	
		PG-FP4	如图 26-6所示连接这些管脚,或在板上通过下拉电阻连接至GND。	p. 764	
			时钟脉冲不能通过闪存编程器的CLK插脚提供。在板上创建振荡器并提供时钟脉冲	p. 764	
		FA-144GJ-UEN-A	确保将REGC管脚通过 4.7 μF 的电容连接到GND。	p765,. p.766	
			时钟脉冲不能从闪存编程器的CLK管脚提供。在板上创建振荡器并由振荡器提供时钟脉冲。	p. 765, p.766	
	硬件         软件         硬件         硬件         软件         硬件         软件	数     4 </td <td>基本       2</td> <td>### ### ### ### ### ### ### ### ### ##</td> <td>  接</td>	基本       2	### ### ### ### ### ### ### ### ### ##	接

(34/37)

						1/37)
華	种类	功能	具体功能	注意事项	页码	马
李92	硬件	闪存	FA-144GJ-UEN-A	如下所示连接 FLMD1插脚或通过下拉电阻将其连接至板上的GND端口。	p. 768	
第 26	便			通过在闪存写入适配器上创建振荡器(如虚线所示)来提供时钟脉冲。	p. 768	
शम्				严禁将高电平输入到 DRST 插脚。	p. 768	
			选择通信模式	选择UARTA0时,在接收FLMD0脉冲之后,接收时钟脉冲根据从专用闪存编程器发出的复位命令计算。	p. 770	
			FLMD1插脚	如果在主存储器写入期间和复位之后Voo信号输入到FLMD1插脚,则隔离此信号。	p. 772	
			FLMD0插脚	确保释放复位功能时FLMD0插脚处于0 V。	p. 779	
第 27章	硬件, 软件	片上调试 功能	OCDM寄存器	当外部复位之后,DDI, DDO, DCK和DMS 插脚不用作片上调试 插脚而用作端口插脚时,必须采取以下措施的一种。  • 将 P05/INTP2/DRST插脚输入低电平。  • 设置OCDM0位。在这种情况下,请采取以下措施。  <1> 将OCDM0位清零。  <2> 将P05/INTP2/DRST 将管脚固定在低电平,直到完成<1>。	p. 785	
				DRST插脚有一个片上下拉电阻。此电阻在OCDM0标志位清零时断开。	p. 785	<u>. Ц</u>
	软件		注意事项 (DUC)	如果在RUN (程序执行)期间输入复位信号,则断点功能可能出现故障。	p. 786	<u> </u>
	#			即使通过屏蔽功能屏蔽复位信号,如果从一个插脚输入复位信号,也可能使I/O缓冲器(端口插脚)复位。	p. 786	, 🔲
				因为内部闪存上所设置的软中断点可通过使目标复位或通过看门狗计时器 <b>2</b> 触发的内部复位而达到暂时无效。当硬中断或强制中断发生时,中断点再次有效,但是直到那个之前软中断不会发生。	p. 786	; 🗆
				在屏蔽中断期间插脚复位且CPU和外围I/O不复位。如果在执行用户程序的同时,只要闪存由DMM 写入或由RAM监视器功能读出,就产生插脚复位或内部复位,则可能不恰当复位CPU和外围I/O。	p. 786	,
			当满足下列(a)和(b)的情况, 也停止时,看门狗计时器27 当复位发生时,调试就中止 (a)主系统时钟或子系统时钟 (b)停止内部振荡时钟(RCM, 要避免这种情况,进行如 • 当使用仿真器时,用内部排	当满足下列(a)和(b)的情况,并且由于中断在仿真器(IECUBE, MINICUBE)上的操作也停止时,看门狗计时器2不会停止并且会产生一个复位或不可屏蔽的中断。当复位发生时,调试就中止了。 (a) 主系统时钟或子系统时钟都可以选作看门狗定时器2的时钟源。 (b) 停止内部振荡时钟(RCM.RSTOP位 = 1)。 要避免这种情况,进行如下任意一种措施。  • 当使用仿真器时,用内部振荡时钟作为源时钟。  • 当使用仿真器时,不要停止内部振荡器。	p. 787	
				当满足下列(a)和(b)的情况,并且由于中断在仿真器(IECUBE, MINICUBE)上的操作也停止时,即使外围中断功能设置为"中断",TMM也不会停止。 (a) 不论是INTWT,内部振荡时钟 (fe/8),或子系统时钟都可以选作TMM时钟源。 (b) 主系统时钟被停止。 要避免这种情况,进行如下任意一种措施。  • 当使用仿真器时,主系统时钟 (fxx、fxx/2、fxx/4、fxx/64、fxx/512) 作为源时钟使用。 • 当使用仿真器时,禁止主系统时钟振荡。	p. 787	

(35/37)

		功能	具体功能	注意事项	页码	131)
护	种类					
27章	1 mm 1	片上调试	注意事项 (DUC)	在片上调试模式下, DDO插脚强制设定为高电平输出端。	p. 787	
第 27	碩	功能	注意事项 (除 DUC以外)	不要在一个量产产品上安装用于调试的设备,因为在调试过程中闪存会被复写并且 不能保证被复写的闪存数量。 此外,不要在量产产品上启动调试监视程序。	p. 796	
	软件			如果满足下列任意一种情况的话就不能进行强制中断。 <ul><li>中断被禁止(DI)</li><li>用于MINICUBE2和目标设备的通信上的串行接口中断被屏蔽。</li><li>当可屏蔽中断解除待机时,待机模式被禁止。</li><li>用于MINICUBE2和目标设备的通信模式是UARTAO,并且主系统时钟被停止</li></ul>	p. 796	
				如果满足下列任意一种情况的话,伪RRM功能和DMM功能就不能工作。     中断被禁止(DI)     用于MINICUBE2和目标设备的通信上的串行接口中断被屏蔽。     当可屏蔽中断解除待机时,待机模式被禁止。     用于MINICUBE2和目标设备的通信模式是UARTAO,并且主系统时钟被停止     用于MINICUBE2和目标设备的通信模式是UARTAO,并且一个与专用于调试所不同的时钟被应用于通信。	p. 797	
				如果满足下列任意一种情况的话,待机模式将被伪RRM功能和DMM功能解除。 • 用于MINICUBE2和目标设备的通信模式是CSIB0或CSIB3 • 用于MINICUBE2和目标设备的通信模式是UARTA0, 并且提供主系统时钟。	p. 797	
				需要特殊程序的外围I/O寄存器不能由DMM功能写入。	p. 797	
				当初次启动调试器时需用调试监控程序对芯片进行擦除和写入,但是这个操作需要十几秒的时间。	p. 797	
				当CPU工作时钟设定由于调试而改变时,调试器会复写监控程序。所需时间与上述(6)中提到的相同.集成调试器ID850QB用于当配置对话框中的时钟栏位设定变化时。	p. 797	
				当调试监控程序所处的空间被闪存自带程序复写时,调试器就不能再正常工作了。	p. 797	
			安全ID	当闪存被擦除后,1被写入全部空间。	p. 798	
28庠	硬件	电气规范	绝对最大速率	确保不超过每个电源电压的最大绝对级别(最大值)。	p. 801	_
第2	<b></b>			严禁IC产品的输出(或I/O)引脚彼此直接连接,或连接到Vpb, Vcc, 和 GND。然而,断开的漏极引脚或断开的集电极引脚可以彼此直接连接。如果输出引脚可以设定为高阻抗状态且设计外部电路的输出时序避免输出冲突,则可能在IC产品与外部电路之间的输出引脚直接连接。	p. 802	

(36/37)

		功能	具体功能	注意事项	页面	
半	种类					
第 28章	硬件	电气规范	绝对最大速率	如果任何参数即使短时超过最大绝对级别,则可能导致产品质量问题。也就是说,最大绝对级别为产品处于遭受实际损坏的边缘时的级别值,且因此产品必须在确保不超过最大绝对级别的条件下使用。示DC特性和AC特性的级别和条件表示正常运行期间的质量保证范围。	p. 802	
			主系统时钟振荡 器特性	以上所示振荡频率仅表示振荡器特性。使用V850ES/JJ2 ,以使得内部运行条件不超过AC 特性 和 DC 特性所示的级别。	p. 804	
				加载闪存所需的时间。使用OSTS寄存器保证加载时间。	p. 804	
				使用主时钟振荡器时,如下在上图虚线封闭的区域接线以避免接入电容的不利影响。 • 使接线长度尽量短。 • 严禁将接线与其他信号线交叉。 • 严禁在高波动电流流过的信号线附近布线。 • 时钟使振荡器 电容器的接地点电位与Vss相同。 • 严禁将电容器接入高电流流过的接地模式。 • 严禁从振荡器获取信号。	p. 804	
	软件			主时钟停止且装置按副时钟运行时,切换回主时钟之前,等待到振荡稳定时间已经由程序保障为止。	p. 804	
	硬件		晶体振荡器 陶瓷振荡器	此振荡器常数是基于由振荡器生产商指定环境下估计的参考值。 如果在实际应用中需要优化振荡器特性,请联系振荡器生产商询问有关实用电路的估计。 振荡电压和振荡频率仅表示振荡器特性。使用V850ES/JJ2,以便内部运行条件在 DC和AC特性规格范围内。	p. 805	
			子系统时钟振荡 器特性	以上所示振荡频率仅表示振荡器特性。使用V850ES/JJ2 ,以使得内部运行条件不超过AC 特性 和 DC 特性所示的级别。	p. 806	
				使用副时钟振荡器时,如下在上图虚线封闭的区域接线以避免接入电容的不利影响。  • 使接线长度尽量短。  • 严禁将接线与其他信号线交叉。  • 严禁在高波动电流流过的信号线附近布线。  • 时钟使振荡器电容器的接地点电位与Vss相同。  • 严禁将电容器接入高电流流过的接地模式。  • 严禁从振荡器获取信号。	p. 806	

(37/37)

					1	/3 <i>1</i> )
		功能	具体功能	注意事项	页码	j
护御	本米					
御	<u>*</u>					
28章	硬件	电气规范	子系统时钟振荡	子系统时钟振荡器设计为低幅度电路以便降低功率消耗,而且因为大于主系统时钟	p. 806	
, 28	●		器特性	振荡器的噪声,所以更容易出故障。		
無				因此当使用子系统时钟时需特别注意布线方法。		
				对于振荡器选择和振荡器常数,要求客户自己估计或请求振荡器生产商进行估计。	p. 806	
			数据保持特性	切换到停止模式且从停止模式恢复必须在分级运行范围内进行。	p. 811	
			AC特性	如果由于电路配置加载电容超过50 pF,则通过插入缓冲器或某些其他构件,使装	p. 812	
				置的加载电容减小到 50 pF或更小。		
	软件		I <sup>2</sup> C 总线模式	启动条件下,保持时间之后产生第一个时钟脉冲。	p. 830	
	教			对于SDA0n信号(SCL0n信号的VIHmin处)系统需要最小300 ns的内部保持时间,以便	p. 830	
				在SCL0n的下降沿占用未定义区。		
				如果系统不扩展SCL0n信号低的电平保持时间 (tLow),仅需要满足最大数据保持时	p. 830	
				间 (tho:dat)。		
				高速模式 $I^2C$ 总线可以用于正常模式 $I^2C$ 总线系统。在这种情况下,设定高速模式	p. 830	
				I <sup>2</sup> C 总线,以便满足以下条件。		
				• 如果系统不扩展SCL0n信号的低状态保持时间:		
				tsu:DAT ≥ 250 ns		
				<ul> <li>● I 如果系扩展SCL0n信号的低状态保持时间:</li> <li>在释放SCL0n线之前将以下数据位传输到SDA0n线 (trmax.+ tsu:DAT = 1,000 + 250</li> </ul>		
				在样成るCLOTI或之前将以下数据位为制到SDAOTI或 (IRMax.+ ISU:DAT = 1,000 + 250		
			A/D转换器	在A/D转换期间严禁设定(读/写) 备用功能端口; 否则可能降低转换分辨率。	p. 831	ᆔ
			编程特性	开始写入载运的产品时,写入到写入和仅写入均算一次重写。	1	퓜
			細性付生		p. 835	
				载运产品		
				载运产品 →E→P→E→P→E→P:3次重写		
30	世	推荐焊接	推荐焊接条件	严禁不同焊接方法一起使用(局部加热除外)。	p. 837	
無	硬件	条件		,		
ξA	软件	开发工具	RX850,	要购买RX850 或 RX850 Pro产品,请用填写购买申请表并签署许可证协议。	p. 846	
附录A	教		RX850 Pro		ľ	
1						
Ö	#	指令设定	指令设定	请不要将通用寄存器reg1和reg3指定为同一个寄存器。	p. 869	
解 录 C	软件	列表				
2						
1						
	1		1	I .	1	

# E.1 本版本中主要修订之处

页码	说明
p. 232	修改 7.4 (3) TMPn I/O 控制寄存器 0 (TPnIOC0)
p. 254	添加注意事项到图 7-11 外部事件计数模式下操作的寄存器设置
p. 275	添加注意事项到图 7-22 用于操作单脉冲输出模式的寄存器设置
p. 321	添加 <b>注意事项到 8.4 (3) TMQ0 I/O 控制寄存器 0(TQ0IOC0)</b>
p. 346	添加注意事项到图 8-11 外部事件计数模式下操作的寄存器设置
p. 370	添加注意事项到图 8-22 用于操作单脉冲输出模式的寄存器设置
p. 434	修改 11.3 (1) 看门狗时器模式寄存器 2 (WDTM2) 中的注意事项 4
p. 435	修改 11.3 (2) 看门狗时器模式寄存器 2 (WDTM) 中的注意事项 3
p. 451	添加 <b>注意事项 2 到表 13-2. 通常转换模式(ADA0HS1 位 = 0)下转换时间的选择</b>
p. 452	添加 <b>注意事项 2 到表 13-3. 高速转换模式(ADA0HS1 位 = 1)下转换时间的选择</b>
p. 474	添加 <b>描述到 13.6 (8) 读 ADA0CRn 寄存器</b>
p. 475	修改 13.6 (10) 高速转换模式
p. 475	添加 <b>13.6 (11) A/D 转换时间</b>
p. 492	修改关于 UAnDIR 位和 UAnCL 位在 15.4 (1) UARTAn 控制寄存器 0(UAnCTL0)中的描述
p. 493	修改关于 UAnSRF 位在 15.4 (4) UARTAn 可选控制寄存器 0(UAnOPT0)中的描述
p. 497	修改 15.5 (1) 接收完成中断请求信号(INTUAnR)的描述
p. 503	添加 <b>注意事项 1,2 到 15.6.4 SBF 接收</b>
p. 526	修改 16.4 (1) CSIBn 控制寄存器 0 (CBnCTL0) 中注意事项
p. 533	添加 <b>16.5 中断请求信号</b>
p. 534	修改 16.6 操作
p. 630	修改表 17-6 等待周期
p. 633	修改 <b>表 17-7 等待周期</b>
p. 671	修改 18.13 (11) DMA 开始因素中注意事项
p. 714	添加 <b>注意事项 3 到 21.2 (1) 省电 控制寄存器 (PSC)</b> 中
p. 760	修改表 26-2 基本功能
p. 760	修改表 26-3 安全功能
p. 761	修改表 26-4 安全设置
p. 763	修改 26.4.2 (1) UARTA0 中的传输速度
p. 771	修改表 26-7 闪存控制命令
p. 778	修改图 26-17 标准自编程流程
p. 781	修改第 27 章片上调试功能
p. 805	修改(i) KYOCERA KINSEKI CORPORATION: 晶体振荡器 (TA = −40 至+85°C)
p. 805	添加(ii) Murata Mfg. Co. Ltd.: <b>陶瓷振荡器</b> (T <sub>A</sub> = −40 至+85°C)
p. 837	添加 <b>第 30 章建议焊接条件</b>
p. 838	添加 <b>附录 A 开发工</b> 具
p. 870	添加 <b>附录 D 注意事项列表</b>
p. 907	添加 <b>附录 E 修订历史</b>

# 详细信息请联系:

### 中国区

# MCU 技术支持热线:

电话: +86-400-700-0606 (普通话) 服务时间: 9:00-12:00, 13:00-17:00 (不含法定节假日)

### 网址:

http://www.cn.necel.com/ (中文) http://www.necel.com/ (英文)

# [北京]

### 日电电子(中国)有限公司

中国北京市海淀区知春路 27 号量子芯座 7, 8, 9, 15 层电话: (+86) 10-8235-1155 传真: (+86) 10-8235-7679

# [上海]

# 日电电子(中国)有限公司上海分公司

中国上海市浦东新区银城中路 200 号 中银大厦 2409-2412 和 2509-2510 室

电话: (+86) 21-5888-5400 传真: (+86) 21-5888-5230

### 上海恩益禧电子国际贸易有限公司

中国上海市浦东新区银城中路 200 号中银大厦 2511-2512 室

电话: (+86) 21-5888-5400 传真: (+86) 21-5888-5230

### [深圳]

### 日电电子(中国)有限公司深圳分公司

深圳市福田区益田路卓越时代广场大厦 39 楼

3901, 3902, 3909室

电话: (+86) 755-8282-9800 传真: (+86) 755-8282-9899

# [香港]

# 香港日电电子有限公司

香港九龙旺角太子道西 193 号新世纪广场 第 2 座 16 楼 1601-1613 室 电话: (+852) 2886-9318

传真: (+852) 2886-9022 2886-9044

# [成都]

### 日电电子(中国)有限公司成都分公司

成都市二环路南三段 15 号天华大厦 7 楼 703 室

电话: (+86)28-8512-5224 传真: (+86)28-8512-5334