カタログ等資料中の旧社名の扱いについて

2010年4月1日を以ってNECエレクトロニクス株式会社及び株式会社ルネサステクノロジが合併し、両社の全ての事業が当社に承継されております。従いまして、本資料中には旧社名での表記が残っておりますが、当社の資料として有効ですので、ご理解の程宜しくお願い申し上げます。

ルネサスエレクトロニクス ホームページ (http://www.renesas.com)

2010 年 4 月 1 日 ルネサスエレクトロニクス株式会社

【発行】ルネサスエレクトロニクス株式会社 (http://www.renesas.com)

【問い合わせ先】http://japan.renesas.com/inquiry



ご注意書き

- 1. 本資料に記載されている内容は本資料発行時点のものであり、予告なく変更することがあります。当社製品のご購入およびご使用にあたりましては、事前に当社営業窓口で最新の情報をご確認いただきますとともに、当社ホームページなどを通じて公開される情報に常にご注意ください。
- 2. 本資料に記載された当社製品および技術情報の使用に関連し発生した第三者の特許権、著作権その他の知的財産権の侵害等に関し、当社は、一切その責任を負いません。当社は、本資料に基づき当社または第三者の特許権、著作権その他の知的財産権を何ら許諾するものではありません。
- 3. 当社製品を改造、改変、複製等しないでください。
- 4. 本資料に記載された回路、ソフトウェアおよびこれらに関連する情報は、半導体製品の動作例、応用例を説明するものです。お客様の機器の設計において、回路、ソフトウェアおよびこれらに関連する情報を使用する場合には、お客様の責任において行ってください。これらの使用に起因しお客様または第三者に生じた損害に関し、当社は、一切その責任を負いません。
- 5. 輸出に際しては、「外国為替及び外国貿易法」その他輸出関連法令を遵守し、かかる法令の定めるところにより必要な手続を行ってください。本資料に記載されている当社製品および技術を大量破壊兵器の開発等の目的、軍事利用の目的その他軍事用途の目的で使用しないでください。また、当社製品および技術を国内外の法令および規則により製造・使用・販売を禁止されている機器に使用することができません。
- 6. 本資料に記載されている情報は、正確を期すため慎重に作成したものですが、誤りがないことを保証するものではありません。万一、本資料に記載されている情報の誤りに起因する損害がお客様に生じた場合においても、当社は、一切その責任を負いません。
- 7. 当社は、当社製品の品質水準を「標準水準」、「高品質水準」および「特定水準」に分類しております。また、各品質水準は、以下に示す用途に製品が使われることを意図しておりますので、当社製品の品質水準をご確認ください。お客様は、当社の文書による事前の承諾を得ることなく、「特定水準」に分類された用途に当社製品を使用することができません。また、お客様は、当社の文書による事前の承諾を得ることなく、意図されていない用途に当社製品を使用することができません。当社の文書による事前の承諾を得ることなく、「特定水準」に分類された用途または意図されていない用途に当社製品を使用したことによりお客様または第三者に生じた損害等に関し、当社は、一切その責任を負いません。なお、当社製品のデータ・シート、データ・ブック等の資料で特に品質水準の表示がない場合は、標準水準製品であることを表します。

標準水準: コンピュータ、OA 機器、通信機器、計測機器、AV 機器、家電、工作機械、パーソナル機器、産業用ロボット

高品質水準: 輸送機器(自動車、電車、船舶等)、交通用信号機器、防災・防犯装置、各種安全装置、生命 維持を目的として設計されていない医療機器(厚生労働省定義の管理医療機器に相当)

特定水準: 航空機器、航空宇宙機器、海底中継機器、原子力制御システム、生命維持のための医療機器(生命維持装置、人体に埋め込み使用するもの、治療行為(患部切り出し等)を行うもの、その他直接人命に影響を与えるもの)(厚生労働省定義の高度管理医療機器に相当)またはシステム

- 8. 本資料に記載された当社製品のご使用につき、特に、最大定格、動作電源電圧範囲、放熱特性、実装条件その他諸条件につきましては、当社保証範囲内でご使用ください。当社保証範囲を超えて当社製品をご使用された場合の故障および事故につきましては、当社は、一切その責任を負いません。
- 9. 当社は、当社製品の品質および信頼性の向上に努めておりますが、半導体製品はある確率で故障が発生したり、使用条件によっては誤動作したりする場合があります。また、当社製品は耐放射線設計については行っておりません。当社製品の故障または誤動作が生じた場合も、人身事故、火災事故、社会的損害などを生じさせないようお客様の責任において冗長設計、延焼対策設計、誤動作防止設計等の安全設計およびエージング処理等、機器またはシステムとしての出荷保証をお願いいたします。特に、マイコンソフトウェアは、単独での検証は困難なため、お客様が製造された最終の機器・システムとしての安全検証をお願いいたします。
- 10. 当社製品の環境適合性等、詳細につきましては製品個別に必ず当社営業窓口までお問合せください。ご使用に際しては、特定の物質の含有・使用を規制する RoHS 指令等、適用される環境関連法令を十分調査のうえ、かかる法令に適合するようご使用ください。お客様がかかる法令を遵守しないことにより生じた損害に関して、当社は、一切その責任を負いません。
- 11. 本資料の全部または一部を当社の文書による事前の承諾を得ることなく転載または複製することを固くお断りいたします。
- 12. 本資料に関する詳細についてのお問い合わせその他お気付きの点等がございましたら当社営業窓口までご 照会ください。
- 注 1. 本資料において使用されている「当社」とは、ルネサスエレクトロニクス株式会社およびルネサスエレクトロニクス株式会社がその総株主の議決権の過半数を直接または間接に保有する会社をいいます。
- 注 2. 本資料において使用されている「当社製品」とは、注 1 において定義された当社の開発、製造製品をいいます。



ユーザーズ・マニュアル



μPD78014H サブシリーズ

8 ビット・シングルチップ・マイクロコンピュータ

μPD78011H
 μPD78011H(A)
 μPD78012H
 μPD78012H(A)
 μPD78013H
 μPD78013H(A)
 μPD78014H(A)
 μPD78P018F
 μPD78P018F(A)

資料番号 U12220JJ2V0UM00 (第 2 版) 発行年月 November 1997 N







目次要約

弗 草	大
第2章	端子機能 45
第3章	CPU アーキテクチャ 59
第4章	ポート機能 91
第5章	クロック発生回路 113
第6章	16 ピット・タイマ/イベント・カウンタ 129
第7章	8 ビット・タイマ / イベント・カウンタ 157
第8章	時計用タイマ 179
第9章	ウォッチドッグ・タイマ 187
第10章	クロック出力制御回路 195
第11章	ブザー出力制御回路 199
第12章	A/D コンバータ 203
第 13 章	シリアル・インタフェース・チャネル0 219
第14章	シリアル・インタフェース・チャネル1 273
第 15 章	割り込み機能とテスト機能 319
第16章	外部デバイス拡張機能 345
第17章	スタンバイ機能 357
第18章	リセット機能 367
第19章	μPD78P018F の概要 371
第20章	命令セットの概要 399
付 釤	. 415



- CMOS**デバイスの一般的注意事**項

静電気対策 (MOS全般)

注意 MOSデバイス取り扱いの際は静電気防止を心がけてください。

MOSデバイスは強い静電気によってゲート絶縁破壊を生じることがあります。運搬や保存の際には、NECが出荷梱包に使用している導電性のトレーやマガジン・ケース,または導電性の緩衝材,金属ケースなどを利用し,組み立て工程にはアースを施してください。プラスチック板上に放置したり,端子を触ったりしないでください。

また,MOSデバイスを実装したボードについても同様の扱いをしてください。

未使用入力の処理 (CMOS特有)

注意 CMOSデバイスの入力レベルは固定してください。

バイポーラやNMOSのデバイスと異なり、CMOSデバイスの入力に何も接続しない状態で動作させると、ノイズなどに起因する中間レベル入力が生じ、内部で貫通電流が流れて誤動作を引き起こす恐れがあります。プルアップかプルダウンによって入力レベルを固定してください。また、未使用端子が出力となる可能性(タイミングは規定しません)を考慮すると、個別に抵抗を介してVooまたはGNDに接続することが有効です。

資料中に「未使用端子の処理」について記載のある製品については,その内容を守ってください。

初期化以前の状態 (MOS全般)

注意 電源投入時, MOSデバイスの初期状態は不定です。

分子レベルのイオン注入量等で特性が決定するため,初期状態は製造工程の管理外です。電源投入時の端子の出力状態や入出力設定,レジスタ内容などは保証しておりません。ただし,リセット動作やモード設定で定義している項目については,これらの動作ののちに保証の対象となります。

リセット機能を持つデバイスの電源投入後は,まずリセット動作を実行してください。

FIPは,日本電気株式会社の登録商標です。

IEBus , QTOPは日本電気株式会社の商標です。

MS-DOS, WindowsおよびWindowsNTは,米国Microsoft Corporationの米国およびその他の国における登録商標または商標です。

IBM DOS, PC/AT, PC DOSは, 米国IBM社の商標です。

HP9000シリーズ700, HP-UXは,米国ヒューレット・パッカード社の商標です。

SPARCstationは,米国SPARC International, Inc.の商標です。

SunOSは,米国サン・マイクロシステムズ社の商標です。

イーサネットは,米国ゼロックス社の商標です。

NEWS, NEWS-OSは, ソニー株式会社の商標です。

OSF/Motifは, Open Software Foundation, Inc.の商標です。

TRONは, The Realtime Operating system Nucleusの略称です。

ITRONは, Industrial TRONの略称です。



本製品のうち,外国為替および外国貿易管理法の規定により戦略物資等(または役務)に該当するものについては,日本国外に輸出する際に,同法に基づき日本国政府の輸出許可が必要です。

非 該 当 品 : μPD78P018FDW, 78P018FKK-S

ユーザ判定品 : μ PD78011HCW-×××, 78011HGC-×××-AB8, 78011HGK-×××-8A8,

μPD78011HCW(A) × × × , 78011HGQ(A) × × ×-AB8 , 78011HGK(A) × × ×-8A8

μ PD78012HCW- x x x , 78012HGC- x x x - AB8 , 78012HGK- x x x - 8A8 ,

μ PD78012HCW(A) × × × , 78012HGQ(A) × × ×-AB8 , 78012HGK(A) × × ×-8A8

 μ PD78013HCW- \times \times \times , 78013HGC- \times \times \times -AB8 , 78013HGK- \times \times \times -8A8 ,

μ PD78013HCW(A) × × × , 78013HGQ(A) × × × -AB8 , 78013HGK(A) × × × -8A8

μ PD78014HCW- x x x , 78014HGC- x x x - AB8 , 78014HGK- x x x - 8A8 ,

 μ PD78014HCW(A) \times \times \times , 78014HGC(A) \times \times -AB8 , 78014HGK(A) \times \times -8A8

μ PD78P018FCW , 78P018FGC-AB8 , 78P018FGK-8A8

μ PD78P018FCW(A) , 78P018FGC(A) AB8

本資料に掲載の応用回路および回路定数は、例示的に示したものであり、量産設計を対象とするものではありません。

本資料の内容は、後日変更する場合があります。

文書による当社の承諾なしに本資料の転載複製を禁じます。

本資料に記載された製品の使用もしくは本資料に記載の情報の使用に際して,当社は当社もしくは第三者の知的所有権その他の権利に対する保証または実施権の許諾を行うものではありません。上記使用に起因する第三者所有の権利にかかわる問題が発生した場合,当社はその責を負うものではありませんのでご了承ください。

当社は品質,信頼性の向上に努めていますが,半導体製品はある確率で故障が発生します。当社半導体製品の故障により結果として,人身事故,火災事故,社会的な損害等を生じさせない冗長設計,延焼対策設計,誤動作防止設計等安全設計に十分ご注意願います。

当社は,当社製品の品質水準を「標準水準」,「特別水準」およびお客様に品質保証プログラムを指定して頂く「特定水準」に分類しております。また,各品質水準は以下に示す用途に製品が使われることを意図しておりますので,当社製品の品質水準をご確認の上ご使用願います。

標準水準:コンピュータ,OA機器,通信機器,計測機器,AV機器,家電,工作機械,パーソナル機器,産業用ロボット

特別水準:輸送機器(自動車,列車,船舶等),交通用信号機器,防災/防犯装置,各種安全装置, 生命維持を直接の目的としない医療機器

特定水準: 航空機器, 航空宇宙機器, 海底中継機器, 原子力制御システム, 生命維持のための医療機器, 生命維持のための装置またはシステム等

当社製品のデータ・シート / データ・ブック等の資料で,特に品質水準の表示がない場合は標準水準製品であることを表します。当社製品を上記の「標準水準」の用途以外でご使用をお考えのお客様は,必ず事前に当社販売窓口までご相談頂きますようお願い致します。

この製品は耐放射線設計をしておりません。

M7 94.11



本版で改訂された主な箇所

箇 所	内容
	次のポートのブロック図を変更
p.98	・図4 - 6 P20, P21, P23-P26のプロック図
p.99	・図4 - 7 P22, P27のプロック図
p.100	・ 図4-8 P30-P37 のプロック図
p.117	表 5 - 2 CPU クロックと最小命令実行時間の関係 を追加
p.171, 175	図7 -10, 図7 -13 方形波出力動作のタイミング を追加
p.228, 247	SBIモード時にシリアル・インタフェース・チャネル 0 の動作を停止
	させるときの注意を追加
p.230, 250	シリアル・インタフェース・チャネル0のビジィ・モードを解除する
	(レディ信号を出力する)条件を変更
p.241, 242	13. 4 . 3(2) a)パス・リリース信号(REL) , (b)コマンド信号
	(CMD)に配線の引き回しについての注意を追加
p.417-432	付録B 開発ツール
	全面改訂:インサーキット・エミュレータIE-78K0-NS, IE-78001-R-A
	に対応
p.433, 434	付録 C 組み込み用ソフトウエア
	全面改訂:ファジィ推論開発支援システムを削除
p.441	付録E 改版履歴 を追加

本文欄外の 印は,本版で改訂された主な箇所を示しています。



巻末にアンケート・コーナを設けております。このドキュメントに対するご意見を お気軽にお寄せください。



[メ モ]



はじめに

対象者 このマニュアルは,µPD78014Hサブシリーズの機能を理解し,その応用システムや応用プログラムを設計,開発するユーザのエンジニアを対象としています。 対象製品は,次に示すサブシリーズの各製品です。

・μ PD78014Hサブシリーズ : μ PD78011H, 78012H, 78013H, 78014H μ PD78011H(A), 78012H(A), 78013H(A), 78014H(A)

- **旬** の このマニュアルは,次の構成に示す機能をユーザに理解していただくことを目的としています。
- 構 成 μ PD78014Hサブシリーズのマニュアルは,このマニュアルと命令編(78K/0シリーズ共通)の2 冊に分かれています。

μ PD78014Hサブシリーズ ユーザーズ・マニュアル (このマニュアル)

端子機能

内部ブロック機能

割り込み

その他の内蔵周辺機能 u PD78P018F^注の概要 78K/0シリーズ ユーザーズ・マニュアル 命令編

CPU機能

命令セット

命令の説明

- 注 μPD78011H, 78012H, 78013H, 78014HのPROM内蔵品として,μPD78P018Fを,μPD78011H(A), 78012H(A), 78013H(A), 78014H(A)のPROM内蔵品として,μPD78P018F(A)を使用します。
- 注意 μ PD78P018Fのうち , μ PD78P018FDW , 78P018FKK-Sは , お客様の装置の量産製品 に使用されることを意図した信頼性を保持しておりません。実験または機能評価用にのみ ご使用ください。



読み方 このマニュアルを読むにあたっては、電気、論理回路、マイクロコンピュータの一般知識を必要とします。

μ PD78011H(A), 78012H(A), 78013H(A), 78014H(A), 78P018F(A)のマニュアルと してお使いになる方へ

μ PD78011H, 78012H, 78013H, 78014H, 78P018Fとμ PD78011H(A), 78012H(A), 78013H(A), 78014H(A), 78P018F(A)は 品質水準のみが異なります。(A)品については 品名を次のように読み替えてください。

μ PD78011H μ PD78011H(A) μ PD78012H μ PD78012H(A) μ PD78013H μ PD78013H(A) μ PD78014H μ PD78014H(A) μ PD78P018F μ PD78P018F(A)

μPD78P018Fのマニュアルとしてお使いになる方へ

1.12 μ PD78014H**サブシリーズと** μ PD78P018F**との違い**で μ PD78014Hサブシリーズとの機能の違いを確認してください。また,第19章 μ PD78P018F**の概要**に, μ PD78P018Fのみ有効な機能についてまとめてありますのでお読みください。なお,このマニュアルでは, μ PD78P018Fのみ有効な機能については, μ PD78014Hサブシリーズでは使用できないため,詳細には記述してありません。

一通りの機能を理解しようとするとき

目次に従って読んでください。

レジスタ・フォーマットの見方

ビット番号を で囲んでいるものは、そのビット名称がRA78K/0では予約語に、CC78K/0ではsfrbit.hというヘッダ・ファイルで定義済みとなっているものです。

レジスタ名が分かっていて、レジスタの詳細を確認するとき

付録 D レジスタ索引を利用してください。

μPD78014Hサブシリーズの命令機能の詳細を知りたいとき

別冊の78K/0**シリーズ ユーザーズ・マニュアル 命令編 (**U12326J**)** を参照してください。

μ PD78014Hサブシリーズの電気的特性を知りたいとき

別冊のデータ・シートを参照してください。

μPD78014Hサブシリーズの各種機能の応用例を知りたいとき

別冊のアプリケーション・ノートを参照してください。

注意 このマニュアル中の使用例は,一般電子機器用の『標準』品質水準用に作成してあります。 『標準』品質水準を要求する用途にこのマニュアル中の使用例を使用する場合は,実際に 使用する各部品および回路について,その品質水準についてご検討のうえご使用ください。



凡 例 データ表記の重み : 左が上位桁, 右が下位桁

アクティブ・ロウの表記: ×××(端子, 信号名称に上線)

注:本文中に付けた注の説明

注意: 気を付けて読んでいただきたい内容

備考:本文の補足説明

数の表記 : 2進数…××××または××××B

10進数...×××× 16進数...××××H

関連資料

関連資料は暫定版の場合がありますが,この資料では「暫定」の表示をしておりません。あらかじめご了承ください。

デバイスの関連資料

			番 号
		和文	英文
	μPD78011H, 78012H, 78013H, 78014H データ・シート	U11898J	U11898E
*	μPD78011H(Α), 78012H(Α), 78013H(Α), 78014H(Α) データ・シート	U12174J	U12174E
	μPD78P018F データ・シート	U10955J	U10955E
	μPD78P018F(A) データ・シート	U12132J	U12132E
	μPD78014Hサブシリーズ ユーザーズ・マニュアル	このマニュアル	U12220E
	78K/0シリーズ ユーザーズ・マニュアル 命令編	U12326J	U12326E
	78K/0シリーズ インストラクション活用表	U10903J	-
	78K/0シリーズ インストラクション・セット	U10904J	-
*	78K/0シリーズ アプリケーション・ノート 基礎編()	U12704J	U12704E

注意 上記関連資料は予告なしに内容を変更することがあります。設計などには必ず最新の資料をご使用ください。



開発ツールの関連資料 (ユーザーズ・マニュアル)

資料名	,	資料	番号
		和文	英文
RA78K0 アセンブラ・パッケージ	操作編	U11802J	U11802E
	アセンブリ言語編	U11801J	U11801E
	構造化アセンブリ言語編	U11789J	U11789E
RA78Kシリーズ 構造化アセンブラ・プリプロ	lセッサ	U12323J	EEU-1402
CC78K0 Cコンパイラ	操作編	U11517J	U11517E
	言語編	U11518J	U11518E
CC78K/0 Cコンパイラ アプリケーション・ノート	プログラミング・ノウハウ編	U13034J	EEA-1208
CC78Kシリーズ ライブラリ・ソース・ファイ	, JV	U12322J	-
PG-1500 PROMプログラマ		U11940J	U11940E
PG-1500コントローラ PC-9800シリーズ(M	S-DOS™)ベース	EEU-704	EEU-1291
PG-1500コントローラ IBM PCシリーズ(PC	DOS™)ベース	EEU-5008	U10540E
IE-78K0-NS		作成予定	作成予定
IE-78001-R-A		作成予定	作成予定
IE-78018-NS-EM1		作成予定	作成予定
IE-78K0-R-EX1		作成予定	作成予定
IE-78014-R-EM-A		EEU-962	U10418E
EP-78240		EEU-986	U10332E
EP-78012GK-R		EEU-5012	EEU-1538
SM78K0 システム・シミュレータ Windows™ベース	レファレンス編	U10181J	U10181E
SM78Kシリーズ システム・シミュレータ	外部部品ユーザオープンインタフェース仕様編	U10092J	U10092E
ID78K0 統合ディバッガ EWSベース	レファレンス編	U11151J	-
ID78K0 統合ディバッガ PCベース	レファレンス編	U11539J	U11539E
ID78K0 統合ディバッガ Windowsベース	ガイド編	U11649J	U11649E
ID78K0-NS 統合ディバッガ PCベース	レファレンス編	U12900J	作成予定

注意 上記関連資料は予告なしに内容を変更することがあります。設計などには必ず最新の資料をご使用ください。



組み込み用ソフトウエアの関連資料 (ユーザーズ・マニュアル)

資料名		資料番号	
		和文	英文
78K/0シリーズ リアルタイムOS	基礎編	U11537J	U11537E
	インストール編	U11536J	U11536E
78K/0シリーズ用OS MX78K0	基礎編	U12257J	U12257E

その他の関連資料

	資 料 名	資料	番号
		和文	英文
	IC PACKAGE MANUAL	C10943X	
	半導体デバイス 実装マニュアル	C10535J	C10535E
	NEC半導体デバイスの品質水準	C11531J	C11531E
	NEC半導体デバイスの信頼性品質管理	C10983J	C10983E
*	静電気放電(ESD)破壊対策ガイド	C11892J	C11892E
*	半導体品質 / 信頼性ハンドブック	C12769J	-
	マイクロコンピュータ関連製品ガイド 社外メーカ編	U11416J	-

注意 上記関連資料は予告なしに内容を変更することがあります。設計などには必ず最新の資料をご使用ください。



[メ モ]



目 次

第 1	草	概 記 31
,	1.1	特 徵 31
•	1.2	応用分野 32
•	1.3	オーダ情報 33
•	1 . 4	品質水準 34
•	1 . 5	端子接続図(Top View) 35
•	1 . 6	78K/0 シリーズの展開 38
•	1 . 7	プロック図 40
•	1 . 8	機能概要 41
•	1 . 9	標準品と特別品の違い 42
		マスク・オプションについて 42
		μ PD78018Fサブシリーズと μ PD78014Hサブシリーズとの違い 43
•	1 .12	μPD78014H サブシリーズと μPD78P018F との違い 43
44		
弗 ∠	早	端子機能 45
;	2.1	端子機能一覧 45
		端子機能の説明 … 49
		2.2.1 P00-P04 (Port0) 49
		2.2.2 P10-P17 (Port1) 49
		2.2.3 P20-P27 (Port2) 50
		2.2.4 P30-P37 (Port3) 51
		2.2.5 P40-P47 (Port4) 51
		2.2.6 P50-P57 (Port5) 52
		2.2.7 P60-P67 (Port6) 52
		2.2.8 AVREF 52
		2.2.9 AVDD 53
		2.2.10 AVss 53
		2.2.11 RESET 53
		2.2.12 X1, X2 53
		2.2.13 XT1, XT2 53
		2.2.14 VDD 53
		2.2.15 Vss 53
		2.2.16 IC 53
	2.3	端子の入出力回路と未使用端子の処理 54
第3	章	CPU アーキテクチャ 59
;	3 . 1	メモリ空間 59
		3.1.1 内部プログラム・メモリ空間 63
		3.1.2 内部データ・メモリ空間 64
		3.1.3 特殊機能レジスタ (SFR: Special Function Register)

領域 ... 64



	3.1.4 外部メモリ空間 64
3.2	プロセッサ・レジスタ 65
	3.2.1 制御レジスタ 65
	3.2.2 汎用レジスタ 68
	3.2.3 特殊機能レジスタ (SFR: Special Function Register) 70
3.3	命令アドレスのアドレシング 73
	3.3.1 レラティブ・アドレシング 73
	3.3.2 イミーディエト・アドレシング 74
	3.3.3 テーブル・インダイレクト・アドレシング 75
	3.3.4 レジスタ・アドレシング 76
3.4	オペランド・アドレスのアドレシング 77
	3.4.1 データ・メモリ・アドレシング 77
	3.4.2 インプライド・アドレシング 81
	3.4.3 レジスタ・アドレシング 82
	3.4.4 ダイレクト・アドレシング 83
	3.4.5 ショート・ダイレクト・アドレシング 84
	3.4.6 特殊機能レジスタ (SFR) アドレシング 86
	3.4.7 レジスタ・インダイレクト・アドレシング 87
	3.4.8 ベースト・アドレシング 88
	3.4.9 ベースト・インデクスト・アドレシング 89
	3.4.10 スタック・アドレシング 89
第4章	ポート機能 91
	ポートの機能 91
	ポートの構成 94
	ポートの構成 94 4.2.1 ポート0 95
	ポートの構成 94 4.2.1 ポート0 95 4.2.2 ポート1 97
	ポートの構成 94 4.2.1 ポート0 95 4.2.2 ポート1 97 4.2.3 ポート2 98
	ポートの構成 94 4.2.1 ポート0 95 4.2.2 ポート1 97 4.2.3 ポート2 98 4.2.4 ポート3 100
	ポートの構成 94 4.2.1 ポート0 95 4.2.2 ポート1 97 4.2.3 ポート2 98 4.2.4 ポート3 100 4.2.5 ポート4 101
	ポートの構成 94 4.2.1 ポート0 95 4.2.2 ポート1 97 4.2.3 ポート2 98 4.2.4 ポート3 100 4.2.5 ポート4 101 4.2.6 ポート5 102
4.2	ポートの構成 94 4.2.1 ポート0 95 4.2.2 ポート1 97 4.2.3 ポート2 98 4.2.4 ポート3 100 4.2.5 ポート4 101 4.2.6 ポート5 102 4.2.7 ポート6 103
4.2	ポートの構成 94 4.2.1 ポート0 95 4.2.2 ポート1 97 4.2.3 ポート2 98 4.2.4 ポート3 100 4.2.5 ポート4 101 4.2.6 ポート5 102 4.2.7 ポート6 103 ポート機能を制御するレジスタ 105
4.2	ポートの構成 94 4.2.1 ポート0 95 4.2.2 ポート1 97 4.2.3 ポート2 98 4.2.4 ポート3 100 4.2.5 ポート4 101 4.2.6 ポート5 102 4.2.7 ポート6 103 ポート機能を制御するレジスタ 105 ポート機能の動作 111
4.2	ポートの構成 94 4.2.1 ポート0 95 4.2.2 ポート1 97 4.2.3 ポート2 98 4.2.4 ポート3 100 4.2.5 ポート4 101 4.2.6 ポート5 102 4.2.7 ポート6 103 ポート機能を制御するレジスタ 105 ポート機能の動作 111 4.4.1 入出力ポートへの書き込み 111
4.2	ポートの構成 94 4.2.1 ポート0 95 4.2.2 ポート1 97 4.2.3 ポート2 98 4.2.4 ポート3 100 4.2.5 ポート4 101 4.2.6 ポート5 102 4.2.7 ポート6 103 ポート機能を制御するレジスタ 105 ポート機能の動作 111 4.4.1 入出力ポートへの書き込み 111 4.4.2 入出力ポートからの読み出し 111
4.2 4.3 4.4	ポートの構成 94 4.2.1 ポート0 95 4.2.2 ポート1 97 4.2.3 ポート2 98 4.2.4 ポート3 100 4.2.5 ポート4 101 4.2.6 ポート5 102 4.2.7 ポート6 103 ポート機能を制御するレジスタ 105 ボート機能の動作 111 4.4.1 入出力ポートへの書き込み 111 4.4.2 入出力ポートからの読み出し 111 4.4.3 入出力ポートでの演算 112
4.2 4.3 4.4	ポートの構成 94 4.2.1 ポート0 95 4.2.2 ポート1 97 4.2.3 ポート2 98 4.2.4 ポート3 100 4.2.5 ポート4 101 4.2.6 ポート5 102 4.2.7 ポート6 103 ポート機能を制御するレジスタ 105 ポート機能の動作 111 4.4.1 入出力ポートへの書き込み 111 4.4.2 入出力ポートからの読み出し 111
4.2 4.3 4.4	ポートの構成 94 4.2.1 ポート0 95 4.2.2 ポート1 97 4.2.3 ポート2 98 4.2.4 ポート3 100 4.2.5 ポート4 101 4.2.6 ポート5 102 4.2.7 ポート6 103 ポート機能を制御するレジスタ 105 ボート機能の動作 111 4.4.1 入出力ポートへの書き込み 111 4.4.2 入出力ポートからの読み出し 111 4.4.3 入出力ポートでの演算 112
4.2 4.3 4.4	ポートの構成 … 94 4.2.1 ポート0 … 95 4.2.2 ポート1 … 97 4.2.3 ポート2 … 98 4.2.4 ポート3 … 100 4.2.5 ポート4 … 101 4.2.6 ポート5 … 102 4.2.7 ポート6 … 103 ポート機能を制御するレジスタ … 105 ポート機能の動作 … 111 4.4.1 入出力ポートへの書き込み … 111 4.4.2 入出力ポートからの読み出し … 111 4.4.3 入出力ポートでの演算 … 112 マスク・オプション … 112
4.2 4.3 4.4 4.5 第 5章	ポートの構成 … 94 4.2.1 ポート0 … 95 4.2.2 ポート1 … 97 4.2.3 ポート2 … 98 4.2.4 ポート3 … 100 4.2.5 ポート4 … 101 4.2.6 ポート5 … 102 4.2.7 ポート6 … 103 ポート機能を制御するレジスタ … 105 ポート機能の動作 … 111 4.4.1 入出力ポートへの書き込み … 111 4.4.2 入出力ポートからの読み出し … 111 4.4.3 入出力ポートでの演算 … 112 マスク・オプション … 112
4.2 4.3 4.4 4.5 第5章 5.1	ポートの構成 … 94 4.2.1 ポート0 … 95 4.2.2 ポート1 … 97 4.2.3 ポート2 … 98 4.2.4 ポート3 … 100 4.2.5 ポート4 … 101 4.2.6 ポート5 … 102 4.2.7 ポート6 … 103 ボート機能を制御するレジスタ … 105 ボート機能の動作 … 111 4.4.1 入出力ポートへの書き込み … 111 4.4.2 入出力ポートからの読み出し … 111 4.4.3 入出力ポートでの演算 … 112 マスク・オプション … 112
4.2 4.3 4.4 4.5 第 5章 5.1 5.2	ポートの構成 … 94 4.2.1 ポート0 … 95 4.2.2 ポート1 … 97 4.2.3 ポート2 … 98 4.2.4 ポート3 … 100 4.2.5 ポート4 … 101 4.2.6 ポート5 … 102 4.2.7 ポート6 … 103 ポート機能を制御するレジスタ … 105 ボート機能の動作 … 111 4.4.1 入出力ポートへの書き込み … 111 4.4.2 入出力ポートからの読み出し … 111 4.4.3 入出力ポートでの演算 … 112 マスク・オプション … 112 クロック発生回路 … 113
4.2 4.3 4.4 4.5 第5章 5.1 5.2 5.3	ポートの構成 … 94 4.2.1 ポート0 … 95 4.2.2 ポート1 … 97 4.2.3 ポート2 … 98 4.2.4 ポート3 … 100 4.2.5 ポート4 … 101 4.2.6 ポート5 … 102 4.2.7 ポート6 … 103 ポート機能を制御するレジスタ … 105 ボート機能の動作 … 111 4.4.1 入出力ポートへの書き込み … 111 4.4.2 入出力ポートからの読み出し … 111 4.4.3 入出力ポートでの演算 … 112 マスク・オプション … 112 クロック発生回路 … 113 クロック発生回路の機能 … 113
4.2 4.3 4.4 4.5 第5章 5.1 5.2 5.3	ポートの構成 … 94 4.2.1 ポート0 … 95 4.2.2 ポート1 … 97 4.2.3 ポート2 … 98 4.2.4 ポート3 … 100 4.2.5 ポート4 … 101 4.2.6 ポート5 … 102 4.2.7 ポート6 … 103 ポート機能を制御するレジスタ … 105 ポート機能の動作 … 111 4.4.1 入出力ポートへの書き込み … 111 4.4.2 入出力ポートからの読み出し … 111 4.4.3 入出力ポートでの演算 … 112 マスク・オプション … 112 クロック発生回路 … 113 クロック発生回路の機能 … 113 クロック発生回路の機能 … 113 クロック発生回路の構成 … 113



	5.4.3 分周回路 121
	5.4.4 サブシステム・クロックを使用しない場合 121
5.5	クロック発生回路の動作 122
	5 . 5 . 1 メイン・システム・クロックの動作 123 5 . 5 . 2 サブシステム・クロックの動作 125
5.6	システム・クロックとCPUクロックの設定の変更 126
	5.6.1 システム・クロックとCPUクロックの
	切り替えに要する時間 126
	5.6.2 システム・クロックとCPUクロックの切り替え手順 127
第6章	16ピット・タイマ/イベント・カウンタ 129
	μPD78014H サブシリーズ内蔵タイマの概要 129 16 ビット・タイマ/イペント・カウンタの機能 130
	16ビット・タイマ/イベント・カウンタの構成 131
	16ビット・タイマ/イベント・カウンタを制御するレジスタ 136
6.5	16 ビット・タイマ/イベント・カウンタの動作 143
	6.5.1 インターバル・タイマとしての動作 143
	6.5.2 PWM出力としての動作 145
	6.5.3 パルス幅測定としての動作 147
	6.5.4 外部イベント・カウンタとしての動作 150 6.5.5 方形波出力としての動作 152
6.6	16 ビット・タイマ/イベント・カウンタの注意事項 153
第7章	8 ピット・タイマ / イベント・カウンタ 157
	8 ビット・タイマ / イベント・カウンタ 157 8 ビット・タイマ / イベント・カウンタの機能 157 7.1.1 8 ビット・タイマ / イベント・カウンタ・モード 157
	8 ビット・タイマ / イベント・カウンタの機能 157
7.1	8 ピット・タイマ/イベント・カウンタの機能 157 7.1.1 8 ビット・タイマ / イベント・カウンタ・モード 157 7.1.2 16ビット・タイマ / イベント・カウンタ・モード 159 8 ピット・タイマ / イベント・カウンタの構成 160
7.1 7.2 7.3	8 ビット・タイマ/イベント・カウンタの機能 157 7.1.1 8 ビット・タイマ/イベント・カウンタ・モード 157 7.1.2 16ビット・タイマ/イベント・カウンタ・モード 159 8 ビット・タイマ/イベント・カウンタの構成 160 8 ビット・タイマ/イベント・カウンタを制御するレジスタ 163
7.1 7.2 7.3	8 ビット・タイマ/イベント・カウンタの機能 157 7.1.1 8 ビット・タイマ/イベント・カウンタ・モード 157 7.1.2 16ビット・タイマ/イベント・カウンタ・モード 159 8 ビット・タイマ/イベント・カウンタの構成 160 8 ビット・タイマ/イベント・カウンタを制御するレジスタ 163 8 ビット・タイマ/イベント・カウンタの動作 168
7.1 7.2 7.3	8 ピット・タイマ/イベント・カウンタの機能 157 7.1.1 8 ビット・タイマ/イベント・カウンタ・モード 157 7.1.2 16ビット・タイマ/イベント・カウンタ・モード 159 8 ピット・タイマ/イベント・カウンタの構成 160 8 ピット・タイマ/イベント・カウンタを制御するレジスタ 163 8 ピット・タイマ/イベント・カウンタの動作 168 7.4.1 8 ビット・タイマ/イベント・カウンタ・モード 168
7.1 7.2 7.3 7.4	8 ビット・タイマ/イベント・カウンタの機能 157 7.1.1 8 ビット・タイマ/イベント・カウンタ・モード 157 7.1.2 16ビット・タイマ/イベント・カウンタ・モード 159 8 ビット・タイマ/イベント・カウンタの構成 160 8 ビット・タイマ/イベント・カウンタを制御するレジスタ 163 8 ビット・タイマ/イベント・カウンタの動作 168
7.1 7.2 7.3 7.4	8 ビット・タイマ/イベント・カウンタの機能 … 157 7.1.1 8 ビット・タイマ/イベント・カウンタ・モード … 157 7.1.2 16ビット・タイマ/イベント・カウンタ・モード … 159 8 ビット・タイマ/イベント・カウンタの構成 … 160 8 ビット・タイマ/イベント・カウンタを制御するレジスタ … 163 8 ビット・タイマ/イベント・カウンタの動作 … 168 7.4.1 8 ビット・タイマ/イベント・カウンタ・モード … 168 7.4.2 16ビット・タイマ/イベント・カウンタ・モード … 172 8 ビット・タイマ/イベント・カウンタの注意事項 … 176
7.1 7.2 7.3 7.4	8 ビット・タイマ / イベント・カウンタの機能 157 7.1.1 8 ビット・タイマ / イベント・カウンタ・モード 157 7.1.2 16ビット・タイマ / イベント・カウンタ・モード 159 8 ビット・タイマ / イベント・カウンタの構成 160 8 ビット・タイマ / イベント・カウンタを制御するレジスタ 163 8 ビット・タイマ / イベント・カウンタの動作 168 7.4.1 8 ビット・タイマ / イベント・カウンタ・モード 168 7.4.2 16ビット・タイマ / イベント・カウンタ・モード 172
7.1 7.2 7.3 7.4 7.5	8 ビット・タイマ/イベント・カウンタの機能 … 157 7.1.1 8 ビット・タイマ/イベント・カウンタ・モード … 157 7.1.2 16ビット・タイマ/イベント・カウンタ・モード … 159 8 ビット・タイマ/イベント・カウンタの構成 … 160 8 ビット・タイマ/イベント・カウンタを制御するレジスタ … 163 8 ビット・タイマ/イベント・カウンタの動作 … 168 7.4.1 8 ビット・タイマ/イベント・カウンタ・モード … 168 7.4.2 16ビット・タイマ/イベント・カウンタ・モード … 172 8 ビット・タイマ/イベント・カウンタの注意事項 … 176
7.1 7.2 7.3 7.4 7.5 第8章 8.1 8.2	8 ピット・タイマ/イベント・カウンタの機能 … 157 7.1.1 8 ビット・タイマ/イベント・カウンタ・モード … 157 7.1.2 16 ビット・タイマ/イベント・カウンタ・モード … 159 8 ピット・タイマ/イベント・カウンタの構成 … 160 8 ピット・タイマ/イベント・カウンタを制御するレジスタ … 163 8 ピット・タイマ/イベント・カウンタの動作 … 168 7.4.1 8 ビット・タイマ/イベント・カウンタ・モード … 168 7.4.2 16 ビット・タイマ/イベント・カウンタ・モード … 172 8 ピット・タイマ/イベント・カウンタの注意事項 … 176 時計用タイマの機能 … 179 時計用タイマの機能 … 179
7.1 7.2 7.3 7.4 7.5 第8章 8.1 8.2 8.3	8 ピット・タイマ / イベント・カウンタの機能 … 157 7.1.1 8 ビット・タイマ / イベント・カウンタ・モード … 157 7.1.2 16 ビット・タイマ / イベント・カウンタ・モード … 159 8 ピット・タイマ / イベント・カウンタの構成 … 160 8 ピット・タイマ / イベント・カウンタを制御するレジスタ … 163 8 ピット・タイマ / イベント・カウンタの動作 … 168 7.4.1 8 ビット・タイマ / イベント・カウンタ・モード … 168 7.4.2 16 ビット・タイマ / イベント・カウンタ・モード … 172 8 ピット・タイマ / イベント・カウンタの注意事項 … 176 時計用タイマの機能 … 179 時計用タイマの機能 … 179 時計用タイマの構成 … 180 時計用タイマを制御するレジスタ … 180
7.1 7.2 7.3 7.4 7.5 第8章 8.1 8.2 8.3	8 ビット・タイマ/イベント・カウンタの機能 … 157 7.1.1 8 ビット・タイマ/イベント・カウンタ・モード … 157 7.1.2 16ビット・タイマ/イベント・カウンタ・モード … 159 8 ビット・タイマ/イベント・カウンタの構成 … 160 8 ビット・タイマ/イベント・カウンタを制御するレジスタ … 163 8 ビット・タイマ/イベント・カウンタの動作 … 168 7.4.1 8 ビット・タイマ/イベント・カウンタ・モード … 168 7.4.2 16ビット・タイマ/イベント・カウンタ・モード … 172 8 ビット・タイマ/イベント・カウンタの注意事項 … 176 時計用タイマの機能 … 179 時計用タイマの構成 … 180 時計用タイマの構成 … 180 時計用タイマの動作 … 184
7.1 7.2 7.3 7.4 7.5 第8章 8.1 8.2 8.3	8 ピット・タイマ / イベント・カウンタの機能 … 157 7.1.1 8 ビット・タイマ / イベント・カウンタ・モード … 157 7.1.2 16 ビット・タイマ / イベント・カウンタ・モード … 159 8 ピット・タイマ / イベント・カウンタの構成 … 160 8 ピット・タイマ / イベント・カウンタを制御するレジスタ … 163 8 ピット・タイマ / イベント・カウンタの動作 … 168 7.4.1 8 ビット・タイマ / イベント・カウンタ・モード … 168 7.4.2 16 ビット・タイマ / イベント・カウンタ・モード … 172 8 ピット・タイマ / イベント・カウンタ・モード … 172 8 ピット・タイマ / イベント・カウンタの注意事項 … 176 時計用タイマの機能 … 179 時計用タイマの構成 … 180 時計用タイマの動作 … 180 時計用タイマの動作 … 184 8.4.1 時計用タイマとしての動作 … 184
7.1 7.2 7.3 7.4 7.5 第8章 8.1 8.2 8.3	8 ビット・タイマ/イベント・カウンタの機能 … 157 7.1.1 8 ビット・タイマ/イベント・カウンタ・モード … 157 7.1.2 16ビット・タイマ/イベント・カウンタ・モード … 159 8 ビット・タイマ/イベント・カウンタの構成 … 160 8 ビット・タイマ/イベント・カウンタを制御するレジスタ … 163 8 ビット・タイマ/イベント・カウンタの動作 … 168 7.4.1 8 ビット・タイマ/イベント・カウンタ・モード … 168 7.4.2 16ビット・タイマ/イベント・カウンタ・モード … 172 8 ビット・タイマ/イベント・カウンタの注意事項 … 176 時計用タイマの機能 … 179 時計用タイマの構成 … 180 時計用タイマの構成 … 180 時計用タイマの動作 … 184
7.1 7.2 7.3 7.4 7.5 第8章 8.1 8.2 8.3 8.4	8 ピット・タイマ / イベント・カウンタの機能 … 157 7.1.1 8 ビット・タイマ / イベント・カウンタ・モード … 157 7.1.2 16 ビット・タイマ / イベント・カウンタ・モード … 159 8 ピット・タイマ / イベント・カウンタの構成 … 160 8 ピット・タイマ / イベント・カウンタを制御するレジスタ … 163 8 ピット・タイマ / イベント・カウンタの動作 … 168 7.4.1 8 ビット・タイマ / イベント・カウンタ・モード … 168 7.4.2 16 ビット・タイマ / イベント・カウンタ・モード … 172 8 ピット・タイマ / イベント・カウンタ・モード … 172 8 ピット・タイマ / イベント・カウンタの注意事項 … 176 時計用タイマの機能 … 179 時計用タイマの構成 … 180 時計用タイマの動作 … 180 時計用タイマの動作 … 184 8.4.1 時計用タイマとしての動作 … 184



	ウォッチドッグ・タイマの構成 188
9.3	ウォッチドッグ・タイマを制御するレジスタ 190
9.4	ウォッチドッグ・タイマの動作 193
	9.4.1 ウォッチドッグ・タイマとしての動作 193
	9.4.2 インターバル・タイマとしての動作 194
0章	クロック出力制御回路 195
_	
10. 1	クロック出力制御回路の機能 195
	クロック出力制御回路の構成 196
	クロック出力機能を制御するレジスタ 196
1章	ブザー出力制御回路 199
	A MANAGEMENT 100
11 1	ブザー出力制御回路の機能 199
	ブザー出力制御回路の構成 199
	プザー出力機能を制御するレジスタ 200
11.3	
2音	A/D コンバータ 203
-	7/D 3 / / 203
12 1	A/D コンバータの機能 203
	A/D コンバータの機能 203 A/D コンバータの構成 203
	A/D コンパータを制御するレジスタ 206
12. 4	A/D コンバータの動作 209
	12.4.1 A/Dコンバータの基本動作 209
	12.4.2 入力電圧と変換結果 211
	12.4.3 A/Dコンバータの動作モード 212
12. 5	A/D コンバータの注意事項 214
3章	シリアル・インタフェース・チャネル 0 219
13 1	
	シリアル・インタフェース・チャネル 0 の機能 220
13. 2	シリアル・インタフェース・チャネル 0 の構成 221
13. 2 13. 3	シリアル・インタフェース・チャネル 0 の構成 221 シリアル・インタフェース・チャネル 0 を制御するレジスタ 225
13. 2 13. 3	シリアル・インタフェース・チャネル 0 の構成 221
13. 2 13. 3	シリアル・インタフェース・チャネル 0 の構成 221 シリアル・インタフェース・チャネル 0 を制御するレジスタ 225
13. 2 13. 3	シリアル・インタフェース・チャネル 0 の構成 221 シリアル・インタフェース・チャネル 0 を制御するレジスタ 225 シリアル・インタフェース・チャネル 0 の動作 232
13. 2 13. 3	シリアル・インタフェース・チャネル 0 の構成221シリアル・インタフェース・チャネル 0 を制御するレジスタ225シリアル・インタフェース・チャネル 0 の動作23213.4.1動作停止モード232
13. 2 13. 3	シリアル・インタフェース・チャネル 0 の構成221シリアル・インタフェース・チャネル 0 を制御するレジスタ225シリアル・インタフェース・チャネル 0 の動作23213.4.1動作停止モード23213.4.23 線式シリアルI/Oモードの動作232
13. 2 13. 3	シリアル・インタフェース・チャネル 0 の構成221シリアル・インタフェース・チャネル 0 を制御するレジスタ225シリアル・インタフェース・チャネル 0 の動作23213.4.1動作停止モード23213.4.23 線式シリアルI/Oモードの動作23213.4.3SBIモードの動作237
13. 2 13. 3	シリアル・インタフェース・チャネル 0 の構成221シリアル・インタフェース・チャネル 0 を制御するレジスタ23213.4.1動作停止モード23213.4.23 線式シリアルI/Oモードの動作23213.4.3SBIモードの動作23713.4.42 線式シリアルI/Oモードの動作267
13. 2 13. 3 13. 4	シリアル・インタフェース・チャネル 0 の構成221シリアル・インタフェース・チャネル 0 を制御するレジスタ23213.4.1動作停止モード23213.4.23 線式シリアルI/Oモードの動作23213.4.3SBIモードの動作23713.4.42 線式シリアルI/Oモードの動作267
13. 2 13. 3 13. 4	シリアル・インタフェース・チャネル 0 の構成221シリアル・インタフェース・チャネル 0 を制御するレジスタ225シリアル・インタフェース・チャネル 0 の動作23213.4.1動作停止モード23213.4.23 線式シリアルI/Oモードの動作23213.4.3SBIモードの動作23713.4.42 線式シリアルI/Oモードの動作26713.4.5SCKO/P27端子出力の操作272
13. 2 13. 3 13. 4	シリアル・インタフェース・チャネル 0 の構成221シリアル・インタフェース・チャネル 0 を制御するレジスタ225シリアル・インタフェース・チャネル 0 の動作23213.4.1動作停止モード23213.4.23 線式シリアルI/Oモードの動作23213.4.3SBIモードの動作23713.4.42 線式シリアルI/Oモードの動作26713.4.5SCKO/P27端子出力の操作272
13. 2 13. 3 13. 4 4章	シリアル・インタフェース・チャネル 0 の構成221シリアル・インタフェース・チャネル 0 を制御するレジスタ225シリアル・インタフェース・チャネル 0 の動作23213.4.1動作停止モード23213.4.23 線式シリアルI/Oモードの動作23213.4.3SBIモードの動作23713.4.42 線式シリアルI/Oモードの動作26713.4.5SCKO/P27端子出力の操作272シリアル・インタフェース・チャネル1273
13. 2 13. 3 13. 4 4章 14. 1 14. 2	シリアル・インタフェース・チャネル 0 の構成221シリアル・インタフェース・チャネル 0 を制御するレジスタ23213.4.1動作停止モード23213.4.23線式シリアルI/Oモードの動作23213.4.3SBIモードの動作23713.4.42線式シリアルI/Oモードの動作26713.4.5SCKO/P27端子出力の操作272シリアル・インタフェース・チャネル 1273シリアル・インタフェース・チャネル 1 の機能273
13. 2 13. 3 13. 4 4章 14. 1 14. 2 14. 3	シリアル・インタフェース・チャネル 0 の構成221シリアル・インタフェース・チャネル 0 を制御するレジスタ23213.4.1動作停止モード23213.4.23 線式シリアルI/Oモードの動作23213.4.3SBIモードの動作23713.4.42 線式シリアルI/Oモードの動作26713.4.5SCKO/P27端子出力の操作272シリアル・インタフェース・チャネル 1273シリアル・インタフェース・チャネル 1 の機能273シリアル・インタフェース・チャネル 1 の構成274
	9.4 0章 10.1 10.2 10.3 1章 11.1 11.2 11.3 2章 12.1 12.2 12.3 12.4



	14.4.2 3 線式シリアルI/Oモードの動作 286 14.4.3 自動送受信機能付き 3 線式シリアルI/Oモードの動作	290
^ ~~ →		
第15草	割り込み機能とテスト機能 319	
	割り込み機能の種類 319	
	割り込み要因と構成 319	
	割り込み機能を制御するレジスタ 323	
15. 4	割り込み処理動作 331	
	15.4.1 ノンマスカブル割り込み要求の受け付け動作 331	
	15.4.2 マスカブル割り込み要求の受け付け動作 334	
	15.4.3 ソフトウエア割り込み要求の受け付け動作 336	
	15.4.4 多重割り込み処理 337	
	15.4.5 割り込み要求の保留 340	
15. 5	テスト機能 342	
	15.5.1 テスト機能を制御するレジスタ 342	
	15.5.2 テスト入力信号の受け付け動作 344	
第16章	外部デバイス拡張機能 345	
	外部デバイス拡張機能 345	
16. 2	外部デバイス拡張機能を制御するレジスタ 348	
16. 3	外部デバイス拡張機能のタイミング 350	
16. 4	メモリとの接続例 355	
第17章	ス タンバイ機能 357	
第 17 章	ス タンバイ機能 357	
	スタンパイ機能と構成 357	
	スタンバイ機能と構成 357 17.1.1 スタンバイ機能 357	
17. 1	スタンバイ機能と構成 357 17.1.1 スタンバイ機能 357 17.1.2 スタンバイ機能を制御するレジスタ 358	
17. 1	スタンバイ機能と構成 357 17.1.1 スタンバイ機能 357 17.1.2 スタンバイ機能を制御するレジスタ 358 スタンバイ機能の動作 359	
17. 1	スタンバイ機能と構成 357 17.1.1 スタンバイ機能 357 17.1.2 スタンバイ機能を制御するレジスタ 358 スタンバイ機能の動作 359 17.2.1 HALTモード 359	
17. 1	スタンバイ機能と構成 357 17.1.1 スタンバイ機能 357 17.1.2 スタンバイ機能を制御するレジスタ 358 スタンバイ機能の動作 359	
17. 1	スタンバイ機能と構成 357 17.1.1 スタンバイ機能 357 17.1.2 スタンバイ機能を制御するレジスタ 358 スタンバイ機能の動作 359 17.2.1 HALTモード 359	
17. 1 17. 2 第18章	スタンバイ機能と構成 357 17.1.1 スタンバイ機能 357 17.1.2 スタンバイ機能を制御するレジスタ 358 スタンバイ機能の動作 359 17.2.1 HALTモード 359 17.2.2 STOPモード 363	
17. 1 17. 2 第18章	スタンバイ機能と構成 357 17.1.1 スタンバイ機能 357 17.1.2 スタンバイ機能を制御するレジスタ 358 スタンバイ機能の動作 359 17.2.1 HALTモード 359 17.2.2 STOPモード 363	
17. 1 17. 2 第18章	スタンバイ機能と構成 357 17.1.1 スタンバイ機能 357 17.1.2 スタンバイ機能を制御するレジスタ 358 スタンバイ機能の動作 359 17.2.1 HALTモード 359 17.2.2 STOPモード 363	
17. 1 17. 2 第18章	スタンバイ機能と構成 357 17.1.1 スタンバイ機能 357 17.1.2 スタンバイ機能を制御するレジスタ 358 スタンバイ機能の動作 359 17.2.1 HALTモード 359 17.2.2 STOPモード 363 リセット機能 367	
17. 1 17. 2 第18章 18. 1 第19章	スタンパイ機能と構成 357 17.1.1 スタンバイ機能 357 17.1.2 スタンバイ機能を制御するレジスタ 358 スタンバイ機能の動作 359 17.2.1 HALTモード 359 17.2.2 STOPモード 363 リセット機能 367 リセット機能 367 μ PD78P018Fの概要 371 オーダ情報 371	
17. 1 17. 2 第18章 18. 1 第19章	スタンパイ機能と構成 357 17.1.1 スタンバイ機能 357 17.1.2 スタンバイ機能を制御するレジスタ 358 スタンバイ機能の動作 359 17.2.1 HALTモード 359 17.2.2 STOPモード 363 リセット機能 367 リセット機能 367 µ PD78P018Fの概要 371	
第18章 18.1 第19章 19.1 19.2	スタンパイ機能と構成 357 17.1.1 スタンバイ機能 357 17.1.2 スタンバイ機能を制御するレジスタ 358 スタンバイ機能の動作 359 17.2.1 HALTモード 359 17.2.2 STOPモード 363 リセット機能 367 リセット機能 367 μ PD78P018Fの概要 371 オーダ情報 371	
第18章 18. 1 第19章 19. 1 19. 2 19. 3	スタンバイ機能と構成 357 17.1.1 スタンバイ機能 357 17.1.2 スタンバイ機能を制御するレジスタ 358 スタンバイ機能の動作 359 17.2.1 HALTモード 359 17.2.2 STOPモード 363 リセット機能 367 リセット機能 367 リセット機能 367 ルPD78P018Fの概要 371 オーダ情報 371 品質水準 371	
第18章 18.1 第19章 19.1 19.2 19.3 19.4	スタンパイ機能と構成 357 17.1.1 スタンバイ機能 357 17.1.2 スタンバイ機能を制御するレジスタ 358 スタンバイ機能の動作 359 17.2.1 HALTモード 359 17.2.2 STOPモード 363 リセット機能 367 リセット機能 367 #PD78P018Fの概要 371 オーダ情報 371 品質水準 371 端子接続図(Top View) 372	
第18章 18.1 第19章 19.1 19.2 19.3 19.4	スタンパイ機能と構成 357 17.1.1 スタンバイ機能 357 17.1.2 スタンバイ機能を制御するレジスタ 358 スタンバイ機能の動作 359 17.2.1 HALTモード 359 17.2.2 STOPモード 363 リセット機能 367 リセット機能 367 ルPD78P018Fの概要 371 品質水準 371 品質水準 371 端子接続図(Top View) 372 ブロック図 377	
第18章 18.1 第19章 19.1 19.2 19.3 19.4	スタンバイ機能と構成 357 17.1.1 スタンバイ機能 357 17.1.2 スタンバイ機能を制御するレジスタ 358 スタンバイ機能の動作 359 17.2.1 HALTモード 359 17.2.2 STOPモード 363 リセット機能 367 リセット機能 367 リセット機能 367 ルPD78P018Fの概要 371 オーダ情報 371 品質水準 371 端子接続図 (Top View) 372 ブロック図 377 端子機能一覧 378 19.5.1 通常モード時の端子 378	
第18章 18.1 第19章 19.1 19.3 19.4 19.5	スタンバイ機能と構成 357 17.1.1 スタンバイ機能 357 17.1.2 スタンバイ機能を制御するレジスタ 358 スタンバイ機能の動作 359 17.2.1 HALTモード 359 17.2.2 STOPモード 363 リセット機能 367 リセット機能 367 リセット機能 367 グ情報 371 品質水準 371 品質水準 371 端子接続図(Top View) 372 ブロック図 377 端子機能一覧 378	



19. 7	メモリ・マップ 386
19. 8	メモリ・サイズ切り替えレジスタ 387
19. 9	内部拡張 RAM サイズ切り替えレジスタ 389
19.10	PROM プロ グラミング 390
	19.10.1 動作モード 390
	19.10.2 PROM書き込みの手順 392
	19.10.3 PROM読み出しの手順 396
19.11	消去方法 397
	消去用窓のシールについて 397
19.13	ワン・タイムPROM 製品のスクリーニングについて 397
第20音	命令セットの概要 399
77 2∪ 7	山 々 ピ ク
20. 1	凡 例 400
	20.1.1 オペランドの表現形式と記述方法 400
	20.1.2 オペレーション欄の説明 401
	20.1.3 フラグ動作欄の説明 401
20. 2	オペレーション一覧 402
20. 3	アドレシング別命令一覧 410
<i>(</i> -+¢=. ∧	DD70044 7004411 70040F サブシループ印の海ル
1月 東東 A	μPD78014, 78014H, 78018F サプシリーズ間の違い 415
付録B	開発ツール 417
B 1	言語処理用ソフトウエア 420
	PROM 書き込み用ツール 422
	B.2.1 ハードウエア 422
	B.2.2 ソフトウエア 422
B.3	ディバグ用ツール 423
	B.3.1 ハードウエア 423
	B.3.2 ソフトウエア 426
	IBM PC 用の OS について 428
B.5	78K/0 シリーズ用の旧タイプのインサーキット・エミュレータから IE-78001-
	R-A へのシステム・アップ方法 428
付録C	組み込み用ソフトウエア 433
付録D	レジスタ索引 435
D 1	レジスタ索引 (50音順) 435
	レンスタ系引(50日順) 438
D . Z	レフィック



図の目次 (1/7)

図番号	タイトル , ページ
2 - 1	端子の入出力回路一覧 56
3 - 1	メモリ・マップ(μPD78011H) 59
3 - 2	メモリ・マップ(μPD78012H) 60
3 - 3	メモリ・マップ(μPD78013H) 61
3 - 4	メモリ・マップ(μPD78014H) 62
3 - 5	プログラム・カウンタの構成 65
3 - 6	プログラム・ステータス・ワードの構成 65
3 - 7	スタック・ポインタの構成 67
3 - 8	スタック・メモリへ退避されるデータ 67
3 - 9	スタック・メモリから復帰されるデータ 67
3 - 10	汎用レジスタの構成 69
3 - 11	データ・メモリのアドレシング(μPD78011H) 77
3 - 12	データ・メモリのアドレシング(μPD78012H) 78
3 - 13	データ・メモリのアドレシング(μPD78013H) 79
3 - 14	データ・メモリのアドレシング(μPD78014H) 80
4 - 1	ポートの種類 91
4 - 2	P00のブロック図 95
4 - 3	P01-P03のブロック図 96
4 - 4	P04のブロック図 96
4 - 5	P10-P17のブロック図 97
4 - 6	P20, P21, P23-P26のブロック図 98
4 - 7	P22, P27のブロック図 99
4 - 8	P30-P37のプロック図 100
4 - 9	P40-P47のプロック図 101
4 - 10	立ち下がりエッジ検出回路のプロック図 101
4 - 11	P50-P57のプロック図 102
4 - 12	P60-P63のブロック図 104
4 - 13	P64-P67のブロック図 104
4 - 14	ポート・モード・レジスタのフォーマット 107
4 - 15	プルアップ抵抗オプション・レジスタのフォーマット 108
4 - 16	メモリ拡張モード・レジスタのフォーマット 109
4 - 17	キー・リターン・モード・レジスタのフォーマット 110



図の目次 (2/7)

図番号	タイトル , ページ
5 - 1	クロック発生回路のブロック図 114
5 - 2	サブシステム・クロックのフィードバック抵抗 115
5 - 3	プロセッサ・クロック・コントロール・レジスタのフォーマット 116
5 - 4	メイン・システム・クロック発振回路の外付け回路 118
5 - 5	サブシステム・クロック発振回路の外付け回路 118
5 - 6	発振子の接続の悪い例 119
5 - 7	メイン・システム・クロックの停止機能 123
5 - 8	システム・クロックとCPUクロックの切り替え 127
6 - 1	16ビット・タイマ / イベント・カウンタ (タイマ・モード)のブロック図 132
6 - 2	16ビット・タイマ / イベント・カウンタ (PWMモード) のブロック図 133
6 - 3	16ビット・タイマ / イベント・カウンタ出力制御回路のブロック図 134
6 - 4	タイマ・クロック選択レジスタ 0 のフォーマット 137
6 - 5	16ビット・タイマ・モード・コントロール・レジスタのフォーマット 138
6 - 6	16ビット・タイマ出力コントロール・レジスタのフォーマット 139
6 - 7	ポート・モード・レジスタ 3 のフォーマット 140
6 - 8	外部割り込みモード・レジスタのフォーマット 141
6 - 9	サンプリング・クロック選択レジスタのフォーマット 142
6 - 10	インターバル・タイマの構成図 143
6 - 11	インターバル・タイマ動作のタイミング 144
6 - 12	PWM出力によるD/Aコンバータ構成例 146
6 - 13	TVチューナへの応用回路例 146
6 - 14	フリーランニングによるパルス幅測定の構成図 147
6 - 15	フリーランニングによるパルス幅測定動作のタイミング(両エッジ指定時) 148
6 - 16	リスタートによるパルス幅測定動作のタイミング(両エッジ指定時) 149
6 - 17	外部イベント・カウンタの構成図 150
6 - 18	外部イベント・カウンタ動作のタイミング(立ち上がりエッジ指定時) 151
6 - 19	方形波出力動作のタイミング 152
6 - 20	16ビット・タイマ・レジスタのスタート・タイミング 153
6 - 21	タイマ・カウント動作中のコンペア・レジスタの変更後のタイミング 153
6 - 22	キャプチャ・レジスタのデータ保持タイミング 154
6 - 23	OVF0フラグの動作タイミング 155

7 - 1 8 ビット・タイマ / イベント・カウンタのブロック図 ... 161



図の目次(3/7)

図番号	タイトル , ページ
7 - 2	8 ビット・タイマ / イベント・カウンタ出力制御回路 1 のブロック図 162
7 - 3	8 ビット・タイマ / イベント・カウンタ出力制御回路 2 のブロック図 162
7 - 4	タイマ・クロック選択レジスタ 1 のフォーマット 164
7 - 5	8 ビット・タイマ・モード・コントロール・レジスタのフォーマット 165
7 - 6	8 ビット・タイマ出力コントロール・レジスタのフォーマット 166
7 - 7	ポート・モード・レジスタ3のフォーマット 167
7 - 8	インターバル・タイマ動作のタイミング 168
7 - 9	外部イベント・カウンタ動作のタイミング(立ち上がりエッジ指定時) 170
7 - 10	方形波出力動作のタイミング 171
7 - 11	インターバル・タイマ動作のタイミング 172
7 - 12	外部イベント・カウンタ動作のタイミング(立ち上がりエッジ指定時) 174
7 - 13	方形波出力動作のタイミング 175
7 - 14	8 ビット・タイマ・レジスタのスタート・タイミング 176
7 - 15	外部イベント・カウンタとしての動作時のタイミング 176
7 - 16	タイマ・カウント動作中のコンペア・レジスタの変更後のタイミング 177
8 - 1	時計用タイマのブロック図 181
8 - 2	タイマ・クロック選択レジスタ 2 のフォーマット 182
8 - 3	時計用タイマ・モード・コントロール・レジスタのフォーマット 183
9 - 1	ウォッチドッグ・タイマのブロック図 189
9 - 2	タイマ・クロック選択レジスタ 2 のフォーマット 191
9 - 3	ウォッチドッグ・タイマ・モード・レジスタのフォーマット 192
	リモコン出力応用例 195
	クロック出力制御回路のブロック図 196
	タイマ・クロック選択レジスタ 0 のフォーマット 197
10 - 4	ポート・モード・レジスタ3のフォーマット 198
11 - 1	
	タイマ・クロック選択レジスタ 2 のフォーマット 201
11 - 3	ポート・モード・レジスタ3のフォーマット 202
10 1	
12 - I	A/Dコンバータのブロック図 204



図の目次 (4/7)

図番号	タイトル , ページ
12 - 2	A/Dコンバータ・モード・レジスタのフォーマット 207
12 - 3	A/Dコンバータ入力選択レジスタのフォーマット 208
12 - 4	A/Dコンバータの基本動作 210
12 - 5	アナログ入力電圧とA/D変換結果の関係 211
12 - 6	ハードウエア・スタートによるA/D変換動作 212
12 - 7	ソフトウエア・スタートによるA/D変換動作 213
12 - 8	スタンバイ・モード時の消費電流を低減させる方法例 214
12 - 9	アナログ入力端子の処理 215
12 - 10	A/D変換終了割り込み要求発生タイミング 216
12 - 11	AV _{DD} 端子の処理 217
13 - 1	シリアル・インタフェース・チャネル 0 のブロック図 222
13 - 2	タイマ・クロック選択レジスタ 3 のフォーマット 226
13 - 3	シリアル動作モード・レジスタ 0 のフォーマット 227
13 - 4	シリアル・バス・インタフェース・コントロール・レジスタのフォーマット 229
13 - 5	割り込みタイミング指定レジスタのフォーマット 231
13 - 6	3 線式シリアルI/Oモードのタイミング 235
13 - 7	RELT, CMDTの動作 236
13 - 8	転送ビット順切り替え回路 236
13 - 9	SBIによるシリアル・バス構成例 238
13 - 10	SBI転送のタイミング 240
13 - 11	バス・リリース信号 241
13 - 12	コマンド信号 242
13 - 13	アドレス 243
13 - 14	アドレスによるスレープの選択 243
13 - 15	コマンド 244
13 - 16	データ 244
13 - 17	アクノリッジ信号 245
13 - 18	ビジィ信号 , レディ信号 246
13 - 19	RELT, CMDT, RELD, CMDDの動作(マスタ) 252
13 - 20	RELD, CMDDの動作(スレープ) 252
13 - 21	ACKTの動作 253
13 - 22	ACKEの動作 254
13 - 23	ACKDの動作 255



図の目次 (5/7)

図番号	タイトル , ページ			
13 - 24	BSYEの動作 255			
13 - 25	端子構成図 258			
13 - 26	マスタ・デバイスからスレーブ・デバイス(WUP = 1)へのアドレス送信動作 261			
13 - 27	マスタ・デバイスからスレーブ・デバイスへのコマンド送信動作 262			
13 - 28	マスタ・デバイスからスレーブ・デバイスへのデータ送信動作 263			
13 - 29	スレーブ・デバイスからマスタ・デバイスへのデータ送信動作 264			
13 - 30	2 線式シリアルI/Oによるシリアル・バス構成例 267			
13 - 31	2 線式シリアルI/Oモードのタイミング 270			
13 - 32	RELT, CMDTの動作 271			
13 - 33	SCK0/P27端子の構成 272			
14 - 1	シリアル・インタフェース・チャネル 1 のブロック図 275			
14 - 2	タイマ・クロック選択レジスタ3のフォーマット 278			
14 - 3	シリアル動作モード・レジスタ 1 のフォーマット 279			
14 - 4	自動データ送受信コントロール・レジスタのフォーマット 281			
14 - 5	自動データ送受信間隔指定レジスタのフォーマット 282			
14 - 6	3 線式シリアルI/Oモードのタイミング 288			
14 - 7	転送ビット順切り替え回路 289			
14 - 8	基本送受信モードの動作タイミング 297			
14 - 9	基本送受信モードのフロー・チャート 298			
14 - 10	6 バイト分送受信するときの内部バッファRAMの動作(基本送受信モード時) 299			
14 - 11	基本送信モードの動作タイミング 301			
14 - 12	基本送信モードのフロー・チャート 302			
14 - 13	6 バイト分送信するときの内部バッファRAMの動作(基本送信モード時) 303			
14 - 14	繰り返し送信モードの動作タイミング 305			
14 - 15	繰り返し送信モードのフロー・チャート 306			
14 - 16	6 バイト分送信するときの内部バッファRAMの動作(繰り返し送信モード時) 307			
14 - 17	自動送受信の中断と再開 309			
14 - 18	ビジィ制御オプション使用時のシステム構成 310			
14 - 19	ビジィ制御オプションを使用したときの動作タイミング(BUSY0 = 0 のとき) 311			
14 - 20	ビジィ信号とウエイトの解除 (BUSY0 = 0のとき) 312			
14 - 21	ビジィ&ストローブ制御オプションを使用したときの動作タイミング			
	(BUSY0=0のとき) 313			
14 - 22	ビット信号によるビットずれ検出機能の動作タイミング(BUSY0 = 1 のとき) 314			
14 - 23	自動送受信のインターバル時間 315			



図の目次 (6/7)

図番号	タイトル , ページ
14 - 24	自動送受信機能を内部クロックで動作させる場合の動作タイミング 317
15 - 1	割り込み機能の基本構成 321
15 - 2	割り込み要求フラグ・レジスタのフォーマット 324
15 - 3	割り込みマスク・フラグ・レジスタのフォーマット 325
15 - 4	優先順位指定フラグ・レジスタのフォーマット 326
15 - 5	外部割り込みモード・レジスタのフォーマット 327
15 - 6	サンプリング・クロック選択レジスタのフォーマット 328
15 - 7	ノイズ除去回路の入出力タイミング(立ち上がりエッジ検出時) 329
15 - 8	プログラム・ステータス・ワードの構成 330
15 - 9	ノンマスカブル割り込み要求発生から受け付けまでのフロー・チャート 332
15 - 10	ノンマスカブル割り込み要求の受け付けタイミング 332
15 - 11	ノンマスカブル割り込み要求の受け付け動作 333
15 - 12	割り込み要求受け付け処理アルゴリズム 335
15 - 13	割り込み要求の受け付けタイミング(最小時間) 336
15 - 14	割り込み要求の受け付けタイミング(最大時間) 336
15 - 15	多重割り込みの例 338
15 - 16	割り込み要求の保留 341
15 - 17	テスト機能の基本構成 342
15 - 18	割り込み要求フラグ・レジスタ0Hのフォーマット 343
15 - 19	割り込みマスク・フラグ・レジスタ0Hのフォーマット 343
15 - 20	キー・リターン・モード・レジスタのフォーマット 344
16 - 1	外部デバイス拡張機能使用時のメモリ・マップ 346
16 - 2	メモリ拡張モード・レジスタのフォーマット 348
16 - 3	メモリ・サイズ切り替えレジスタのフォーマット 349
16 - 4	外部メモリからの命令フェッチ 351
16 - 5	外部メモリのリード・タイミング 352
16 - 6	外部メモリのライト・タイミング 353
16 - 7	外部メモリのリード・モディファイ・ライト・タイミング 354
16 - 8	μ PD78014Hとメモリの接続例 355
17 - 1	発振安定時間選択レジスタのフォーマット 358
17 - 2	HALTモードの割り込み要求発生による解除 361



図の目次 (7/7)

図番号	タイトル , ページ
17 - 3	HALTモードのRESET入力による解除 362
17 - 4	STOPモードの割り込み要求発生による解除 364
17 - 5	STOPモードのRESET入力による解除 365
18 - 1	リセット機能のブロック図 367
18 - 2	RESET人力によるリセット・タイミング 368
18 - 3	ウォッチドッグ・タイマのオーバフローによるリセット・タイミング 368
18 - 4	STOPモード中のRESET入力によるリセット・タイミング 368
19 - 1	端子の入出力回路一覧 384
19 - 2	メモリ・マップ(µPD78P018F) 386
19 - 3	メモリ・サイズ切り替えレジスタのフォーマット 388
19 - 4	内部拡張RAMサイズ切り替えレジスタのフォーマット 389
19 - 5	ページ・プログラム・モード・フロー・チャート 392
19 - 6	ページ・プログラム・モード・タイミング 393
19 - 7	バイト・プログラム・モード・フロー・チャート 394
19 - 8	バイト・プログラム・モード・タイミング 395
19 - 9	PROMの読み出しタイミング 396
B - 1	開発ツール構成 418
B - 2	EV-9200GC-64 外形図(参考)(単位:mm) 429
B - 3	EV-9200GC-64 基板取り付け推奨パターン(参考)(単位:mm) 430
B - 4	TGK-064SBW 外形図(参考)(単位:mm) 431



表の目次 (1/3)

表番号	タイトル , ページ				
1 - 1	標準品と特別品の違い 42				
1 - 2	マスクROM製品のマスク・オプション 42				
1 - 3	μPD78018FサブシリーズとμPD78014Hサブシリーズとの違い 43				
2 - 1	各端子の入出力回路タイプ 54				
3 - 1	内部ROM容量 63				
3 - 2	ベクタ・テーブル 63				
3 - 3	内部高速RAM容量 64				
3 - 4	汎用レジスタの絶対アドレス対照表 68				
3 - 5	特殊機能レジスター覧 71				
4 1	+² L (T) +W 4F				
	ポートの機能 92				
4 - 2	ポートの構成 94				
	ポート6のプルアップ抵抗 103				
4 - 4	兼用機能使用時のポート・モード・レジスタ,出力ラッチの設定 106				
5 - 1	クロック発生回路の構成 113				
5 - 2	CPUクロックと最小命令実行時間の関係 117				
5 - 3	CPUクロックの切り替えに要する最大時間 126				
6 - 1	タイマ / イベント・カウンタの動作 130				
6 - 2	16ビット・タイマ / イベント・カウンタのインターバル時間 130				
6 - 3	16ビット・タイマ / イベント・カウンタの方形波出力範囲 131				
6 - 4	16ビット・タイマ / イベント・カウンタの構成 131				
6 - 5	16ビット・タイマ / イベント・カウンタのインターバル時間 144				
6 - 6	16ビット・タイマ / イベント・カウンタの方形波出力範囲 152				
7 - 1	8 ビット・タイマ / イベント・カウンタのインターバル時間 158				
7 - 2	8 ビット・タイマ / イベント・カウンタの方形波出力範囲 158				
7 - 3	8 ビット・タイマ / イベント・カウンタを				
	16ビット・タイマ/イベント・カウンタとして使用したときのインターバル時間 159				
7 - 4	8 ビット・タイマ / イベント・カウンタを				
	16ビット・タイマ / イベント・カウンタとして使用したときの方形波出力範囲 160				



表の目次(2/3)

表番号	タイトル , ページ			
7 - 5	8 ビット・タイマ / イベント・カウンタの構成 160			
7 - 6	8 ビット・タイマ / イベント・カウンタ 1 のインターバル時間 169			
7 - 7	8 ビット・タイマ / イベント・カウンタ 2 のインターバル時間 169			
7 - 8	8 ビット・タイマ / イベント・カウンタの方形波出力範囲 171			
7 - 9	2 チャネルの 8 ビット・タイマ / イベント・カウンタ(TM1,TM2)を			
	16ビット・タイマ / イベント・カウンタとして使用したときのインターバル時間 173			
7 - 10	2 チャネルの 8 ビット・タイマ / イベント・カウンタ(TM1,TM2)を			
	16ビット・タイマ / イベント・カウンタとして使用したときの方形波出力範囲 175			
8 - 1	インターバル・タイマのインターバル時間 179			
8 - 2	時計用タイマの構成 180			
8 - 3	インターバル・タイマのインターバル時間 185			
9 - 1	ウォッチドッグ・タイマの暴走検出時間 187			
9 - 2	インターバル時間 187			
9 - 3	ウォッチドッグ・タイマの構成 188			
9 - 4	ウォッチドッグ・タイマの暴走検出時間 193			
9 - 5	インターバル・タイマのインターバル時間 194			
10 - 1	クロック出力制御回路の構成 196			
11 - 1	ブザー出力制御回路の構成 199			
12 - 1	A/Dコンパータの構成 203			
13 - 1	チャネル 0 とチャネル 1 の違い 219			
13 - 2	シリアル・インタフェース・チャネル 0 のモードの違い 220			
13 - 3	シリアル・インタフェース・チャネル 0 の構成 221			
13 - 4	SBIモードにおける各種の信号 256			
14 - 1	シリアル・インタフェース・チャネル 1 のモードの違い 273			
14 - 2	シリアル・インタフェース・チャネル 1 の構成 274			
14 - 3	CPU処理によるインターバル時間(内部クロック動作時) 316			
14 - 4	CPU処理によるインターバル時間(外部クロック動作時) 317			



表の目次(3/3)

表番号	タイトル , ページ
15 - 1	割り込み要因一覧 320
15 - 2	割り込み要求ソースに対する各種フラグ 323
15 - 3	マスカブル割り込み要求発生から処理までの時間 334
15 - 4	割り込み処理中に多重割り込み可能な割り込み要求 337
15 - 5	テスト入力要因一覧 342
15 - 6	テスト入力信号に対する各種フラグ 342
16 - 1	外部メモリ拡張モード時の端子機能 345
16 - 2	外部メモリ拡張モード時のポート 4 - 6 の端子の状態 345
16 - 3	メモリ・サイズ切り替えレジスタのリセット時の値 349
17 - 1	HALTモード時の動作状態 359
17 - 2	HALTモードの解除後の動作 362
17 - 3	STOPモード時の動作状態 363
17 - 4	STOPモードの解除後の動作 365
18 - 1	各ハードウエアのリセット後の状態 369
19 - 1	各端子の入出力回路タイプ 382
19 - 2	メモリ・サイズ切り替えレジスタの設定値 388
19 - 3	PROMプログラミングの動作モード 390
20 - 1	オペランドの表現形式と記述方法 400
A - 1	μ PD78014, 78014H, 78018Fサブシリーズ間の主な違い 415
B - 1	IBM PC用のOS 428
B - 2	78K/0シリーズ用の旧タイプのインサーキット・エミュレータからIE-78001-R-Aへのシステム・アッ
	プ方法 428



第1章 概 説

1.1 特 徵

従来の μ PD78018Fサブシリーズに比べ,EMI(Electro Magnetic Interference)ノイズを低減 大容量ROM,RAM内蔵

項目	プログラム・メモリ		データ・メモリ	
品名	(ROM)	内部高速RAM	内部拡張RAM	内部バッファRAM
μPD78011H	8 Kバイト	512バイト	-	32バイト
μ PD78012H	16 Kバイト			
μ PD78013H	24 Kバイト	1024バイト		
μ PD78014H	32 Kバイト			
μ PD78P018F	60 Kバイト ^{注 1}	1024バイト ^{注2}	1024バイト ^{注3}	

- 注1.メモリ・サイズ切り替えレジスタ (IMS)により,内部PROM容量の変更可能。
 - 2.IMSにより,512,1024バイトを選択可能。
 - 3.内部拡張RAMサイズ切り替えレジスタ(IXS)により,内部拡張RAM容量の変更可能。

外部メモリ拡張空間:64 Kバイト

高速 (0.4 µs:メイン・システム・クロック10.0 MHz動作時) から超低速 (122 µs:サブシステム・クロック32.768 kHz動作時) まで最小命令実行時間変更可能

システム制御に適した命令セット

- ・全アドレス空間でビット処理可能
- ・乗除算命令内蔵

I/Oポート:53本(N-chオープン・ドレーン:4本)

8ビット分解能A/Dコンバータ:8チャネル

・低電圧動作可能(AVDD = 1.8~5.5 V: CPUと同じ電源電圧で動作可能)

シリアル・インタフェース:2 チャネル

・ 3 線式シリアルI/O / SBI / 2 線式シリアルI/Oモード: 1 チャネル

・3線式シリアルI/Oモード(自動送受信機能内蔵):1チャネル

タイマ:5チャネル

・16ビット・9イマ / イベント・カウンタ : 1 チャネル ・8 ビット・9イマ / イベント・カウンタ : 2 チャネル ・時計用タイマ : 1 チャネル ・ウォッチドッグ・9イマ : 1 チャネル

ベクタ割り込み要因:14

テスト入力:2本



2 種類のクロック発振回路 (メイン・システム・クロックとサブシステム・クロック) 内蔵電源電圧 : $V_{DD} = 1.8 \sim 5.5 \text{ V}$

1.2 応用分野

μPD78011H, 78012H, 78013H, 78014H**の場合** 電話, VTR, オーディオ, カメラ, 家電製品など μPD78011H(A), 78012H(A), 78013H(A), 78014H(A)**の場合** 自動車電装の制御装置, ガス検知遮断機, 各種安全装置など



1.3 オーダ情報

オーダ名称	パッケージ	内部ROM
μ PD78011HCW-×××	64ピン・プラスチック・シュリンクDIP (750 mil)	マスクROM
μ PD78011HGC- × × × -AB8	64ピン・プラスチックQFP(14 mm)	<i>''</i>
μ PD78011HGK-×××-8A8	64ピン・プラスチックLQFP(12 mm)	<i>''</i>
μ PD78012HCW-×××	64ピン・プラスチック・シュリンクDIP (750 mil)	<i>''</i>
μ PD78012HGC- × × × -AB8	64ピン・プラスチックQFP(14 mm)	<i>''</i>
μ PD78012HGK-×××-8A8	64ピン・プラスチックLQFP(12 mm)	<i>''</i>
μ PD78013HCW-×××	64ピン・プラスチック・シュリンクDIP (750 mil)	<i>''</i>
μ PD78013HGC- × × × -AB8	64ピン・プラスチックQFP(14 mm)	<i>''</i>
μ PD78013HGK-×××-8A8	64ピン・プラスチックLQFP(12 mm)	"
μ PD78014HCW-×××	64ピン・プラスチック・シュリンクDIP (750 mil)	<i>''</i>
μ PD78014HGC- × × × -AB8	64ピン・プラスチックQFP(14 mm)	"
μ PD78014HGK- × × × -8A8	64ピン・プラスチックLQFP(12 mm)	"
μ PD78011HCW(A)·×××	64ピン・プラスチック・シュリンクDIP (750 mil)	"
μ PD78011HGQ(A) × × × -AB8	64ピン・プラスチックQFP(14 mm)	<i>''</i>
μ PD78011HGK(A) × × × -8A8	64ピン・プラスチックLQFP(12 mm)	<i>''</i>
μ PD78012HCW(A)·×××	64ピン・プラスチック・シュリンクDIP (750 mil)	<i>''</i>
μ PD78012HGC(A) × × × -AB8	64ピン・プラスチックQFP(14 mm)	<i>''</i>
μ PD78012HGK(A) × × × -8A8	64ピン・プラスチックLQFP(12 mm)	"
μ PD78013HCW(A)·×××	64ピン・プラスチック・シュリンクDIP (750 mil)	<i>''</i>
μ PD78013HGQ(A) × × × -AB8	64ピン・プラスチックQFP(14 mm)	"
μ PD78013HGK(A) × × × -8A8	64ピン・プラスチックLQFP(12 mm)	"
μ PD78014HCW(A)·×××	64ピン・プラスチック・シュリンクDIP (750 mil)	"
μ PD78014HGQ(A) × × × -AB8	64ピン・プラスチックQFP(14 mm)	"
μ PD78014HGK(A) × × × -8A8	64ピン・プラスチックLQFP(12 mm)	<i>''</i>
μPD78P018FCW	64ピン・プラスチック・シュリンクDIP (750 mil)	ワン・タイムPROM
μ PD78P018FDW	64ピン・セラミック・シュリンクDIP (窓付き) (750 mil)	EPROM
μ PD78P018FGC-AB8	64ピン・プラスチックQFP(14 mm)	ワン・タイムPROM
μ PD78P018FGK-8A8	64ピン・プラスチックLQFP(12 mm)	<i>''</i>
μPD78P018FKK-S	64ピン・セラミックWQFN (14 mm)	EPROM
μ PD78P018FCW(A)	64ピン・プラスチック・シュリンクDIP (750 mil)	ワン・タイムPROM
μ PD78P018FGC(A)-AB8	64ピン・プラスチックQFP(14 mm)	"

備考 ×××はROMコード番号です。



1.4 品質水準

オーダ名称	パッケージ	品質水準
μ PD78011HCW-×××	64ピン・プラスチック・シュリンクDIP (750 mil)	標準(一般電子機器用)
μ PD78011HGC- × × × -AB8	64ピン・プラスチックQFP (14 mm)	<i>II</i>
μ PD78011HGK- × × × -8A8	64ピン・プラスチックLQFP(12 mm)	<i>II</i>
μ PD78012HCW-×××	64ピン・プラスチック・シュリンクDIP (750 mil)	//
μ PD78012HGC- × × × -AB8	64ピン・プラスチックQFP (14 mm)	<i>II</i>
μ PD78012HGK- × × × -8A8	64ピン・プラスチックLQFP(12 mm)	<i>II</i>
μ PD78013HCW-×××	64ピン・プラスチック・シュリンクDIP (750 mil)	//
μ PD78013HGC-×××-AB8	64ピン・プラスチックQFP(14 mm)	<i>II</i>
μ PD78013HGK-×××-8A8	64ピン・プラスチックLQFP(12 mm)	<i>II</i>
μ PD78014HCW-×××	64ピン・プラスチック・シュリンクDIP (750 mil)	//
μ PD78014HGC-×××-AB8	64ピン・プラスチックQFP (14 mm)	<i>II</i>
μ PD78014HGK- × × × -8A8	64ピン・プラスチックLQFP(12 mm)	<i>II</i>
μ PD78011HCW(A) × × ×	64ピン・プラスチック・シュリンクDIP (750 mil)	特別(高信頼度電子機器用)
μ PD78011HGC(A) × × × -AB8	64ピン・プラスチックQFP(14 mm)	<i>II</i>
μ PD78011HGK(A) × × × -8A8	64ピン・プラスチックLQFP(12 mm)	<i>II</i>
μ PD78012HCW(A) × × ×	64ピン・プラスチック・シュリンクDIP (750 mil)	//
μ PD78012HGC(A) × × × -AB8	64ピン・プラスチックQFP(14 mm)	"
μ PD78012HGK(A) × × × -8A8	64ピン・プラスチックLQFP(12 mm)	//
μPD78013HCW(A)·×××	64ピン・プラスチック・シュリンクDIP (750 mil)	//
μ PD78013HGC(A) × × × -AB8	64ピン・プラスチックQFP(14 mm)	<i>''</i>
μ PD78013HGK(A) × × × -8A8	64ピン・プラスチックLQFP(12 mm)	<i>''</i>
μ PD78014HCW(A) \times \times	64ピン・プラスチック・シュリンクDIP (750 mil)	//
μ PD78014HGC(A) × × × -AB8	64ピン・プラスチックQFP(14 mm)	<i>II</i>
μ PD78014HGK(A) × × × -8A8	64ピン・プラスチックLQFP(12 mm)	<i>II</i>
μ PD78P018FCW	64ピン・プラスチック・シュリンクDIP (750 mil)	標準(一般電子機器用)
μ PD78P018FDW	64ピン・セラミック・シュリンクDIP (窓付き) (750 mil)	適用外(機能評価用)
μ PD78P018FGC-AB8	64ピン・プラスチックQFP(14 mm)	標準(一般電子機器用)
μ PD78P018FGK-8A8	64ピン・プラスチックLQFP(12 mm)	//
μ PD78P018FKK-S	64ピン・セラミックWQFN (14 mm)	適用外(機能評価用)
μ PD78P018FCW(A)	64ピン・プラスチック・シュリンクDIP (750 mil)	特別(高信頼度電子機器用)
μ PD78P018FGC(A)-AB8	64ピン・プラスチックQFP(14 mm)	<i>II</i>

注意 μ PD78P018FDW , 78P018FKK-S \mathbf{i} , お客様の装置の量産製品に使用されることを意図した信頼性を保持しておりません。実験または機能評価用にのみご使用ください。

備考 ×××はROMコード番号です。


品質水準とその応用分野の詳細については当社発行の資料「NEC 半導体デバイスの品質水準」 (資料番号 C11531J)をご覧ください。



1.5 端子接続図 (Top View)

・64ピン・プラスチック・シュリンクDIP (750 mil)

μ PD78011HCW- x x x, 78012HCW- x x x, 78013HCW- x x x, 78014HCW- x x x μ PD78011HCW(A) x x x, 78012HCW(A) x x x, 78013HCW(A) x x x, 78014HCW(A) x x x



注意1.IC (Internally Connected) 端子はVssに直接接続してください。

- 2 . AVDD端子はA/Dコンバータの電源とポート部の電源を兼用しています。マイコンから発生するノイズを低減する必要がある応用分野で使用する場合, VDDと同電位の別電源に接続してください。
- 3. AVss端子はA/Dコンパータのグランド電位とポート部のグランド電位を兼用しています。マイコン内部から発生するノイズを低減する必要がある応用分野で使用する場合, Vssと別のグランド・ラインに接続してください。




・64ピン・プラスチックQFP (14 mm)

μ PD78011HGC- x x x-AB8, 78012HGC- x x x-AB8, 78013HGC- x x x-AB8, 78014HGC- x x x-AB8 μ PD78011HGQ A) x x x-AB8, 78012HGQ A) x x x-AB8, 78013HGQ A) x x x-AB8, 78014HGQ A) x x x-AB8, 78014HGQ A) x x x-AB8

・64ピン・プラスチックLQFP (12 mm)

μ PD78011HGK- x x x -8A8, 78012HGK- x x x -8A8, 78013HGK- x x x -8A8, 78014HGK- x x x -8A8
μ PD78011HGK(A) x x x -8A8, 78012HGK(A) x x x -8A8, 78013HGK(A) x x x -8A8,
μ PD78014HGK(A) x x x -8A8



注意1.IC (Internally Connected) 端子はVssに直接接続してください。

- 2 . AVDD端子はA/Dコンパータの電源とポート部の電源を兼用しています。マイコンから発生するノイズを低減する必要がある応用分野で使用する場合, VDDと同電位の別電源に接続してください。
- 3. AVss端子はA/Dコンパータのグランド電位とポート部のグランド電位を兼用しています。マイコン内部から発生するノイズを低減する必要がある応用分野で使用する場合, Vssと別のグランド・ラインに接続してください。



A8-A15 : Address Bus P60-P67 : Port6

AD0-AD7 : Address/Data Bus PCL : Programmable Clock

ANI0-ANI7 : Analog Input RD : Read Strobe

RESET **ASTB** : Address Strobe : Reset AV_DD : Analog Power Supply SB0, SB1 : Serial Bus SCK0, SCK1 AV_REF : Analog Reference Voltage : Serial Clock **AVss** : Analog Ground SI0, SI1 : Serial Input

BUSY : Busy SO0, SO1 : Serial Output

BUZ : Buzzer Clock STB : Strobe

IC : Internally Connected TI0-TI2 : Timer Input INTP0-INTP3 : Interrupt from Peripherals TO0-TO2 : Timer Output

P00-P04 : Port0 VDD : Power Supply
P10-P17 : Port1 Vss : Ground

P20-P27 : Port2 $\overline{\text{WAIT}}$: Wait P30-P37 : Port3 $\overline{\text{WR}}$: Write Strobe

P40-P47 : Port4 X1, X2 : Crystal (Main System Clock)
P50-P57 : Port5 XT1, XT2 : Crystal (Subsystem Clock)




★ 1.6 78K/0シリーズの展開

78K/0シリーズの製品展開を次に示します。枠内はサブシリーズ名称です。



Yサブシリーズは,I²Cバス対応の製品です。



注 計画中



各サブシリーズ間の主な機能の違いを次に示します。


	機能	ROM容量		タイ	(マ		8-bit	10-bit	8-bit	シリアル・	I/O	V _{DD}	外部
サブシリ-	-ズ名		8-bit	16-bit	時計	WDT	A/D	A/D	D/A	インタフェース		MIN.值	拡張
制御用	μ PD78075B	32 K-40 K	4ch	1ch	1ch	1ch	8ch	-	2ch	3ch(UART:1ch)	88本	1.8 V	
	μ PD78078	48 K-60 K											
	μ PD78070A	-									61本	2.7 V	
	μ PD780058	24 K-60 K	2ch							3ch(時分割UART:1ch)	68本	1.8 V	
	μ PD78058F	48 K-60 K								3ch(UART:1ch)	69本	2.7 V	
	μ PD78054	16 K-60 K										2.0 V	
	μ PD780034	8 K-32 K					_	8ch	-	3ch(UART:1ch,	51本	1.8 V	
	μ PD780024						8ch	-		時分割3線:1ch)			
	μ PD78014H									2ch	53本		
	μ PD78018F	8 K-60 K											
	μ PD78014	8 K-32 K										2.7 V	
	μ PD780001	8 K		_	_					1ch	39本		-
	μ PD78002	8 K-16 K			1ch		_				53本		
	μPD78083				_		8ch			1ch(UART:1ch)	33本	1.8 V	-
インバータ	μPD780988	32 K-60 K	3ch	注1	_	1ch	_	8ch	-	3ch(UART:2ch)	47本	4.0 V	
制御用	μPD780964	8 K-32 K		注2						2ch(UART:2ch)		2.7 V	
	μPD780924						8ch	-					
FIP	μPD780208	32 K-60 K	2ch	1ch	1ch	1ch	8ch	-	-	2ch	74本	2.7 V	-
駆動用	μPD780228	48 K-60 K	3ch	_	_					1ch	72本	4.5 V	
	μPD78044H	32 K-48 K	2ch	1ch	1ch						68本	2.7 V	
	μPD78044F	16 K-40 K								2ch			
LCD	μ PD780308	48 K-60 K	2ch	1ch	1ch	1ch	8ch	-	-	3ch(時分割UART:1ch)	57本	2.0 V	-
駆動用	μ PD78064B	32 K								2ch(UART:1ch)			
	μPD78064	16 K-32 K											
IEBus	μPD78098B	40 K-60 K	2ch	1ch	1ch	1ch	8ch	-	2ch	3ch(UART:1ch)	69本	2.7 V	
対応	μPD78098	32 K-60 K											
メータ	μPD780973	24 K-32 K	3ch	1ch	1ch	1ch	5ch	-	-	2ch(UART:1ch)	56本	4.5 V	-
制御用													

注1.16ビット・タイマ:2チャネル

10ビット・タイマ: 1チャネル 2.10ビット・タイマ: 1チャネル



1.7 プロック図



備考 内部ROM, RAM容量は製品によって異なります。



1.8 機能概要

項目	品名	μ PD78011H	μ PD78012H	μ PD78013H	μ PD78014H	μ PD78P018F			
内部メモリ	ROM	マスクROM	PROM						
		8 Kバイト	16 Kバイト	24 Kバイト	32 Kバイト	60 Kバイト ^{注 1}			
	高速RAM	512バイト	ļ.	1024バイト	I	1024バイト ^{注1}			
	拡張RAM			-		1024バイト ^{注2}			
	バッファRAM	32バイト							
メモリ空間		64 Kバイト							
汎用レジスタ	7	8ビット×8×4	バンク						
最小命令	メイン・システム・	0.4 μs/0.8 μs/1.6	δ μs/3.2 μs/6.4 μ	s(10.0 MHz動作時	•)				
実行時間	クロック選択時								
	サブシステム・	122 µs (32.768 l	ĸHz動作時)						
	クロック選択時								
命令セット		・16ビット演算							
		・乗除算(8ビッ	ト× 8 ビット , 16	ビット÷8ビット)					
		・ビット操作(セット,リセット,テスト,ブール演算)							
		・BCD補正 など							
1/0ポート		・合計 : 53本							
		·CMOS入力 : 2本							
		・CMOS入出力 : 47本							
		(ソフトウエアで内蔵プルアップ抵抗のオン,オフ可能:47本)							
		・N-chオープン・ドレーン入出力 : 4 本							
		(15 V耐圧,マスクROM製品のみマスク・オプションによるプルアップ抵抗内蔵: 4 本)							
A/Dコンバー	タ	・8 ビット分解能×8 チャネル							
		・低電圧動作可能:AVDD = 1.8~5.5 V							
シリアル・イ	ンタフェース	・ 3 線式シリアルI/O / SBI / 2 線式シリアルI/Oモード選択可能 : 1 チャネル							
		・3線式シリアルI/Oモード(最大32パイト自動送受信機能内蔵) : 1チャネル							
タイマ		・16ビット・タイマ / イベント・カウンタ : 1 チャネル							
		・8ビット・タイ	マノイベント・カワ	ウンタ : 2 チャネル					
		・時計用タイマ : 1 チャネル							
		・ウォッチドッグ・タイマ : 1チャネル							
タイマ出力		,	WM出力可能: 1 本	<u>, </u>					
クロック出力]	39.1 kHz, 78.1 kHz, 156 kHz, 313 kHz, 625 kHz, 1.25 MHz							
		(メイン・システ	ム・クロック:10.	0 MHz動作時)					
		32.768 kHz(サプシステム・クロック:32.768 kHz動作時)							
ブザー出力		2.4 kHz, 4.9 kHz, 9.8 kHz(メイン・システム・クロック:10.0 MHz動作時)							

- 注1.メモリ・サイズ切り替えレジスタ(IMS)により,内部PROM,内部高速RAM容量の変更可能。
 - 2.内部拡張RAMサイズ切り替えレジスタ(IXS)により,内部拡張RAM容量の変更可能。



項目	品名	μ PD78011H	μ PD78012H	μ PD78013H	μ PD78014H	μ PD78P018F		
ベクタ	マスカブル	内部:8,外部:	4					
割り込み	ノンマスカブル	内部: 1						
要因	ソフトウエア	1						
テスト入力	テスト入力 内部:1本,外部:1本							
電源電圧		V _{DD} = 1.8 ~ 5.5 V						
動作周囲温度	Ē	T _A = -40 ~ +85						
パッケージ		・64ピン・プラス	チック・シュリン	クDIP (750 mil)				
		・64ピン・プラスチックQFP(14 mm)						
		・64ピン・プラスチックLQFP(12 mm)						
		・64ピン・セラミック・シュリンクDIP(窓付き)(750 mil): μ PD78P018Fのみ						
		・64ピン・セラミックWQFN(14 mm): µ PD78P018Fのみ						

1.9 標準品と特別品の違い

標準品 (u PD78011H. 78012H. 78013H. 特別品 (μPD78011H(A), 78012H(A), 品名 項目 78014H, 78P018F) 78013H(A), 78014H(A), 78P018F(A)) 品質水準 特別(高信頼度電子機器用) 標準(一般電子機器用) パッケージ ・64ピン・プラスチック・シュリンクDIP (750 mil) ・64ピン・プラスチック・シュリンクDIP (750 mil) ・64ピン・プラスチックQFP(14 mm) ・64ピン・プラスチックQFP (14 mm) ・64ピン・プラスチックLQFP (12 mm) ・64ピン・プラスチックLQFP ・64ピン・セラミック・シュリンクDIP (12 mm: µPD78011H(A), 78012H(A), (窓付き) (750 mil: µ PD78P018Fのみ) 78013H(A), 78014H(A)のみ) ・64ピン・セラミックWQFN (14 mm: μPD78P018Fのみ)

表1-1 標準品と特別品の違い

1.10 マスク・オプションについて

マスクROM製品(μ PD78011H, 78012H, 78013H, 78014H)には,マスク・オプションがあります。 オーダの際にマスク・オプションを指定することにより,表 1 - 2 に示すプルアップ抵抗を内蔵できます。プルアップ抵抗が必要なとき,マスク・オプションを利用すると,部品点数の削減と実装面積の縮小ができます。

μPD78014Hサブシリーズで用意されているマスク・オプションを表 1 - 2 に示します。

表1-2 マスクROM製品のマスク・オプション

端子名	マスク・オプション
P60-P63	1 ビット単位でプルアップ抵抗を内蔵できます。



1.11 μPD78018Fサプシリーズと μPD78014Hサプシリーズとの違い

 μ PD78014Hサブシリーズは,従来の μ PD78018Fサブシリーズに対してEMIノイズ対策を行った製品です。 μ PD78018Fサブシリーズと μ PD78014Hサブシリーズとの違いを表 1 - 3 に示します。これら以外は, μ PD78018Fサブシリーズと μ PD78014Hサブシリーズは同一の機能を持っています。

表1-3 µPD78018Fサブシリーズと µPD78014Hサブシリーズとの違い

品	μ PD78018Fサブシリーズ	μ PD78014Hサブシリーズ
項目		
EMIノイズ対策	なし	あり
内部拡張RAM	1024バイト	なし
ROMコレクション機能	あり	なし

1.12 μPD78014HサブシリーズとμPD78P018Fとの違い

	品目	μ PD78014Ht		μ PD78P018F		
項目		μ PD78011H	μ PD78012H	μ PD78013H	μ PD78014H	
EMIノイズ対策		あり				なし
内部メモリ	ROM	マスクROM				ワン・タイムPROM /
						EPROM
		8 Kバイト	16 Kバイト	24 Kバイト	32 Kバイト	60 Kバイト ^{注 1}
	拡張RAM	なし	1024バイト ^{注 2}			
	バッファRAM	32 Kバイト				
IC端子		あり	なし			
Vpp端子		なし	あり			
ROMコレクション	機能	なし	あり			
電気的特性		個別の製品のデータ・シートを参照してください。				

- 注1.メモリ・サイズ切り替えレジスタ (IMS)により,内部PROM容量の変更可能。
 - 2.内部拡張RAMサイズ切り替えレジスタ(IXS)により,内部拡張RAM容量の変更可能。



[メ モ]



第2章 端子機能

2.1 端子機能一覧

(1)ポート端子(1/2)

端子名称	入出力	機	能	リセット時	兼用端子
P00	入力	ポート0。	入力専用。	入力	INTP0/TI0
P01	入出力	5 ビット入出力ポート。	1 ビット単位で入力 / 出力の指定可能。	入力	INTP1
P02			入力ポートとして使用する場合,ソフト		INTP2
P03			ウエアにより,内蔵プルアップ抵抗を使		INTP3
			用可能。		
P04 ^{注1}	入力		入力専用。	入力	XT1
P10-P17	入出力	ポート1。		入力	ANI0-ANI7
		8 ビット入出力ポート。			
		1ビット単位で入力/出力	の指定可能。		
		入力ポートとして使用する	場合,ソフトウエアにより,内蔵プルアッ		
		プ抵抗を使用可能。 ^{注2}			
P20	入出力	ポート2。		入力	SI1
P21		8 ビット入出力ポート。			SO1
P22		1ビット単位で入力/出力	の指定可能。		SCK1
P23		入力ポートとして使用する	場合,ソフトウエアにより,内蔵プルアッ		STB
P24		プ抵抗を使用可能。		BUSY	
P25					SI0/SB0
P26					SO0/SB1
P27					SCK0

- **注1**. P04/XT1端子を入力ポートとして使用するときは、プロセッサ・クロック・コントロール・レジスタ (PCC)のビット6(FRC)に1を設定してください(サブシステム・クロック発振回路の内蔵フィードバック抵抗を使用しないでください)。
 - **2**.P10/ANI0-P17/ANI7端子をA/Dコンバータのアナログ入力として使用するとき,ポート1を入力モードにしてください。なお,内蔵プルアップ抵抗は自動的に使用されなくなります。



(1)ポート端子(2/2)

端子名称	入出力	機	能	リセット時	兼用端子
P30	入出力	ポート3。		入力	TO0
P31		8 ビット入出力ポート。		TO1	
P32		1 ビット単位で入力 / 出力の	の指定可能。		TO2
P33		入力ポートとして使用する	場合,ソフトウエアにより,内蔵プルアッ		TI1
P34		プ抵抗を使用可能。			TI2
P35					PCL
P36					BUZ
P37					-
P40-P47	入出力	ポート4。		入力	AD0-AD7
		8 ビット入出力ポート。			
		8 ビット単位で入力/出力の	の指定可能。		
		入力ポートとして使用するは	場合,ソフトウエアにより,内蔵プルアッ		
		プ抵抗を使用可能。			
		立ち下がりエッジの検出により), テスト入力フラグ(KRIF)を 1 にセット。		
P50-P57	入出力	ポート5。		入力	A8-A15
		8 ビット入出力ポート。			
		LEDを直接駆動可能。			
		1 ビット単位で入力 / 出力の	の指定可能。		
		入力ポートとして使用するカ	場合,ソフトウエアにより,内蔵プルアッ		
		プ抵抗を使用可能。			
P60	入出力	ポート6。	N-chオープン・ドレーン入出力ポート。	入力	-
P61		8 ビット入出力ポート。	マスク・オプションにより,プルアップ		
P62		1ビット単位で入力/出力	抵抗の内蔵を指定可能。LEDを直接駆動		
P63		の指定可能。	可能。		
P64			入力ポートとして使用する場合,ソフト		RD
P65			ウエアにより,内蔵プルアップ抵抗を使		WR
P66			用可能。		WAIT
P67					ASTB

注意 ポートと兼用機能を持った端子については、A/D変換動作中は次の操作をしないでください。A/D変換時の総合誤差の規格が守れなくなります。

ポートとして使用している場合,その出力の出力ラッチを書き換えること ポートとして使用していない場合でも,出力として使用している端子の出力レベルを変更すること



(2)ポート以外の端子(1/2)

端子名称	入出力	機能	リセット時	兼用端子
INTP0	入力	有効エッジ(立ち上がりエッジ,立ち下がりエッジ,立ち上がりおよ	入力	P00/TI0
INTP1		び立ち下がりの両エッジ)指定可能な外部割り込み要求入力。		P01
INTP2				P02
INTP3		立ち下がりエッジ検出外部割り込み要求入力。		P03
SI0	入力	シリアル・インタフェースのシリアル・データ入力。	入力	P25/SB0
SI1				P20
SO0	出力	シリアル・インタフェースのシリアル・データ出力。	入力	P26/SB1
SO1				P21
SB0	入出力	シリアル・インタフェースのシリアル・データ入力 / 出力。	入力	P25/SI0
SB1				P26/SO0
SCK0	入出力	シリアル・インタフェースのシリアル・クロック入力 / 出力。	入力	P27
SCK1				P22
STB	出力	シリアル・インタフェース自動送受信用ストローブ出力。	入力	P23
BUSY	入力	シリアル・インタフェース自動送受信用ビジィ入力。	入力	P24
TI0	入力	16ビット・タイマ (TM0) への外部カウント・クロック入力。	入力	P00/INTP0
TI1		8ビット・タイマ (TM1) への外部カウント・クロック入力。		P33
TI2		8ビット・タイマ (TM2) への外部カウント・クロック入力。		P34
TO0	出力	16ビット・タイマ (TM0) 出力 (14ビットPWM出力と兼用)。	入力	P30
TO1		8ビット・タイマ (TM1) 出力。		P31
TO2		8ビット・タイマ (TM2) 出力。		P32
PCL	出力	クロック出力(メイン・システム・クロック,サプシステム・クロッ	入力	P35
		クのトリミング用)。		
BUZ	出力	ブザー出力。	入力	P36
AD0-AD7	入出力	外部にメモリを拡張する場合の,下位アドレス/データ・バス。	入力	P40-P47
A8-A15	出力	外部にメモリを拡張する場合の,上位アドレス・バス。	入力	P50-P57
RD	出力	外部メモリのリード動作用ストローブ信号出力。	入力	P64
WR		外部メモリのライト動作用ストローブ信号出力。		P65
WAIT	入力	外部メモリ・アクセス時のウエイト挿入。	入力	P66
ASTB	出力	外部メモリをアクセスするために , ポート 4 , ポート 5 に出力される	入力	P67
		アドレス情報を外部でラッチするストローブ出力。		



(2)ポート以外の端子(2/2)

端子名称	入出力	機能	リセット時	兼用端子
ANI0-ANI7	入力	A/Dコンバータのアナログ入力。	入力	P10-P17
AVREF	入力	A/Dコンバータの基準電圧入力。	-	-
AV _{DD}	-	A/Dコンバータのアナログ電源(ポート部の電源と兼用)。	-	-
AVss	-	A/Dコンバータのグランド電位(ポート部のグランド電位と兼用)。	-	-
RESET	入力	システム・リセット入力。	-	-
X1	入力	メイン・システム・クロック発振用クリスタル接続。	-	-
X2	-		-	-
XT1	入力	サプシステム・クロック発振用クリスタル接続。	入力	P04
XT2	-		-	-
V _{DD}	-	正電源(ポート部を除く)。	-	-
Vss	-	グランド電位(ポート部を除く)。	-	-
IC	-	内部接続されています。Vssに直接接続してください。	-	-

- 注意 1 . AVDD端子はA/Dコンバータの電源とポート部の電源を兼用しています。マイコン内部から発生するノイズを低減する必要がある応用分野で使用する場合, VDDと同電位の別電源に接続してください。
 - 2. AVss端子はA/Dコンパータのグランド電位とポート部のグランド電位を兼用しています。マイコン内部 から発生するノイズを低減する必要がある応用分野で使用する場合, Vssと別のグランド・ラインに接 続してください。



2.2 端子機能の説明

2.2.1 P00-P04 (Port0)

5 ビットの入出力ポートです。入出力ポートのほかに,外部割り込み要求入力,タイマへの外部カウント・クロック入力,キャプチャ・トリガ信号入力,サブシステム・クロック発振用クリスタル接続機能があります。

1ビット単位で次のような動作モードを指定できます。

(1)ポート・モード

P00, P04は入力専用ポート, P01-P03は入出力ポートとして機能します。

P01-P03はポート・モード・レジスタ0(PM0)により,1ビット単位で入力ポートまたは出力ポートに指定できます。入力ポートとして使用するとき,プルアップ抵抗オプション・レジスタ(PUO)により,内蔵プルアップ抵抗を使用できます。

(2) コントロール・モード

外部割り込み要求入力,タイマへの外部カウント・クロック入力,サブシステム・クロック発振用クリスタル接続として機能します。

(a) INTP0-INTP3

INTPO-INTP2は,有効エッジ(立ち上がりエッジ,立ち下がりエッジ,立ち上がりおよび立ち下がりの両エッジ)指定可能な外部割り込み要求入力端子です。また,INTPOは,有効エッジの入力により,16ビット・タイマ/イベント・カウンタのキャプチャ・トリガ信号入力端子にもなります。INTP3は,立ち下がりエッジ検出外部割り込み入力端子となっています。

(b) TIO

16ビット・タイマ/イベント・カウンタへの外部カウント・クロック入力端子です。

(c) XT1

サブシステム・クロック発振用クリスタル接続端子です。

2.2.2 P10-P17 (Port1)

8 ビットの入出力ポートです。入出力ポートのほかにA/Dコンバータのアナログ入力機能があります。 1 ビット単位で次のような動作モードを指定できます。

(1)ポート・モード

8 ビットの入出力ポートとして機能します。ポート・モード・レジスタ1 (PM1)により,1 ビット単位で入力ポートまたは出力ポートに指定できます。入力ポートとして使用するとき,プルアップ抵抗オプション・レジスタ(PUO)により,内蔵プルアップ抵抗を使用できます。



(2)コントロール・モード

A/Dコンバータのアナログ入力端子(ANIO-ANI7)として機能します。アナログ入力として指定した端子は、内蔵プルアップ抵抗が自動的に使用されなくなります。

2.2.3 P20-P27 (Port2)

8 ビットの入出力ポートです。入出力ポートのほかにシリアル・インタフェースのデータ入出力,クロック入出力,自動送受信用ビジィ入力,ストローブ出力機能があります。

1ビット単位で次のような動作モードを指定できます。

(1)ポート・モード

8 ビットの入出力ポートとして機能します。ポート・モード・レジスタ 2 (PM2)により, 1 ビット単位で入力ポートまたは出力ポートに指定できます。入力ポートとして使用するとき,プルアップ抵抗オプション・レジスタ (PUO)により,内蔵プルアップ抵抗を使用できます。

(2) コントロール・モード

シリアル・インタフェースのデータ入出力,クロック入出力,自動送受信用ビジィ入力,ストローブ 出力として機能します。

(a) SI0, SI1, SO0, SO1 シリアル・インタフェースのシリアル・データの入出力端子です。

(b) SCKO, SCK1

シリアル・インタフェースのシリアル・クロックの入出力端子です。

(c) SB0, SB1

NEC標準シリアル・バス・インタフェース用入出力端子です。

(d) BUSY

シリアル・インタフェース自動送受信用ビジィ入力端子です。

(e) STB

シリアル・インタフェース自動送受信用ストローブ出力端子です。

注意 シリアル・インタフェースの端子として使用する場合は、その機能に応じて入出力および出力ラッチの設定が必要となります。設定方法については、図13 - 3 シリアル動作モード・レジスタ 0 のフォーマット、図14 - 3 シリアル動作モード・レジスタ 1 のフォーマットを参照してください。



2.2.4 P30-P37 (Port3)

8 ビットの入出力ポートです。入出力ポートのほかにタイマの入出力,クロック出力,ブザー出力機能があります。

1ビット単位で次のような動作モードを指定できます。

(1)ポート・モード

8 ビットの入出力ポートとして機能します。ポート・モード・レジスタ3 (PM3)により,1 ビット単位で入力ポートまたは出力ポートに指定できます。入力ポートとして使用するとき,プルアップ抵抗オプション・レジスタ (PUO)により,内蔵プルアップ抵抗を使用できます。

(2)コントロール・モード

タイマの入出力、クロック出力、ブザー出力として機能します。

(a) TI1, TI2

8ビット・タイマ/イベント・カウンタへの外部カウント・クロック入力端子です。

(b) TO0-TO2

タイマ出力端子です。

(c)PCL

クロック出力端子です。

(d) BUZ

ブザー出力端子です。

2.2.5 P40-P47 (Port4)

8 ビットの入出力ポートです。入出力ポートのほかにアドレス / データ・バス機能があります。 立ち下がりエッジの検出により, テスト入力フラグ (KRIF)を 1 にセットできます。 8 ビット単位で次のような動作モードを指定できます。

(1)ポート・モード

8 ビットの入出力ポートとして機能します。メモリ拡張モード・レジスタ (MM) により, 8 ビット単位で入力ポートまたは出力ポートに指定できます。入力ポートとして使用するとき,プルアップ抵抗オプション・レジスタ (PUO) により,内蔵プルアップ抵抗を使用できます。

(2)コントロール・モード

外部メモリ拡張モード時の下位アドレス / データ・バス端子 (AD0-AD7) として機能します。アドレス / データ・バスとして使用した端子は,内蔵プルアップ抵抗が自動的に使用されなくなります。



2.2.6 P50-P57 (Port5)

8 ビットの入出力ポートです。入出力ポートのほかにアドレス・バス機能があります。

LEDを直接駆動可能です。

1ビット単位で次のような動作モードを指定できます。

(1)ポート・モード

8 ビットの入出力ポートとして機能します。ポート・モード・レジスタ5 (PM5)により,1 ビット 単位で入力ポートまたは出力ポートに指定できます。入力ポートとして使用するとき,プルアップ抵抗 オプション・レジスタ(PUO)により,内蔵プルアップ抵抗を使用できます。

(2)コントロール・モード

外部メモリ拡張モード時の上位アドレス・バス端子(A8-A15)として機能します。アドレス・バスとして使用した端子は,内蔵プルアップ抵抗が自動的に使用されなくなります。

2.2.7 P60-P67 (Port6)

8 ビットの入出力ポートです。入出力ポートのほかに外部メモリ拡張モード時の制御機能があります。 P60-P63はLEDを直接駆動可能です。

1ビット単位で次のような動作モードを指定できます。

(1)ポート・モード

8 ビットの入出力ポートとして機能します。ポート・モード・レジスタ 6 (PM6)により, 1 ビット単位で入力ポートまたは出力ポートに指定できます。

P60-P63はN-chオープン・ドレーンになっています。マスク・オプションにより,プルアップ抵抗の内蔵ができます。

P64-P67を入力ポートとして使用するとき,プルアップ抵抗オプション・レジスタ(PUO)により,内蔵プルアップ抵抗を使用できます。

(2) コントロール・モード

外部メモリ拡張モード時の制御信号出力端子 (\overline{RD} , \overline{WR} , \overline{WAIT} , \overline{ASTB}) として機能します。制御信号出力として使用した端子は、内蔵プルアップ抵抗が自動的に使用されなくなります。

注意 外部メモリ拡張モード時で外部ウエイトを使用しないときは,P66を入出力ポートとして使用できます。

2.2.8 AVRFF

A/Dコンバータの基準電圧入力端子です。

A/Dコンバータを使用しない場合はVssに接続してください。



2.2.9 AVDD

A/Dコンバータのアナログ電源端子およびポート部の電源端子です。 A/Dコンバータを使用しないときでも,常にVpp端子と同電位で使用してください。

2.2.10 AVss

A/Dコンバータのグランド電位端子およびポート部のグランド電位端子です。 A/Dコンバータを使用しないときでも,常にVss端子と同電位で使用してください。

2.2.11 RESET

ロウ・レベル・アクティブのシステム・リセット入力端子です。

2.2.12 X1,X2

メイン・システム・クロック発振用クリスタル振動子接続端子です。 外部クロックを供給するときは,X1に入力し,X2にその反転信号を入力してください。

2.2.13 XT1, XT2

サブシステム・クロック発振用クリスタル振動子接続端子です。 外部クロックを供給するときは,XT1に入力し,XT2にその反転信号を入力してください。

2.2.14 VDD

正電源供給端子です(ポート部を除く)。

2.2.15 Vss


グランド電位端子です(ポート部を除く)。

2.2.16 IC

IC (Internally Connected) 端子は,当社出荷時にµPD78011H,78012H,78013H,78014Hを検査するテスト・モードに設定するための端子です。通常動作モード時には,IC端子をVss端子に直接接続し,その配線長を極力短くしてください。

IC端子とVss端子間の配線の引き回しが長い場合や、IC端子に外来ノイズが加わった場合などでIC端子とVss端子間に電位差が生じたときは、お客様のプログラムが正常に動作しないことがあります。

IC端子をVss端子に直接接続してください





2.3 端子の入出力回路と未使用端子の処理

各端子の入出力回路タイプと,未使用端子の処理を表2-1に示します。 また,各タイプの入出力回路の構成は,図2-1を参照してください。

表2-1 各端子の入出力回路タイプ (1/2)

端子名	2 - 1 音蛹子の八	入出力	未使用時の推奨接続方法
P00/INTP0/TI0	2	入力	Vssに接続してください。
P01/INTP1	8-D	入出力	個別に抵抗を介して, Vssに接続し
	- 0-D	ДШЛ	
P02/INTP2	_		てください。
P03/INTP3		\	\(\(\lambda_1 = \lambda_1 \rangle \rangle_1\)
P04/XT1	16	入力	Vooに接続してください。
P10/ANI0-P17/ANI7	11-C	入出力	個別に抵抗を介して , VdDまたはVss
P20/SI1	8-D		に接続してください。
P21/SO1	5-J		
P22/SCK1	8-D		
P23/STB	5-J		
P24/BUSY	8-D		
P25/SI0/SB0	10-C		
P26/SO0/SB1			
P27/SCK0			
P30/TO0	5-J		
P31/TO1			
P32/TO2			
P33/TI1	8-D		
P34/TI2			
P35/PCL	5-J		
P36/BUZ			
P37			
P40/AD0-P47/AD7	5-O	入出力	個別に抵抗を介して,Vppに接続し
			てください。
P50/A8-P57/A15	5-J	入出力	個別に抵抗を介して, VpdまたはVss
			に接続してください。
P60-P63	13-I	入出力	│ │個別に抵抗を介して,Vppに接続し
			てください。
P64/RD	15-J		個別に抵抗を介して,VDDまたはVss
P65/WR	1		に接続してください。
P66/WAIT	-		
P67/ASTB	-		



表 2 - 1 各端子の入出力回路タイプ (2/2)

端子名	入出力回路タイプ	入出力	未使用時の推奨接続方法
RESET	2	入力	-
XT2	16	-	オープンにしてください。
AVREF	-		Vssに接続してください。
AV _{DD}			Vooと同電位の別の電源に接続して
			ください。
AVss			Vssと同電位の別のグランドに接続
			してください。
IC			Vssに直接接続してください。



図2-1 端子の入出力回路一覧(1/2)







図2-1 端子の入出力回路一覧(2/2)





[メ モ]



第3章 CPUアーキテクチャ

3.1 メモリ空間

 μ PD78014Hサブシリーズの各製品は , それぞれ64 Kバイトのメモリ空間をアクセスできます。図 3 - 1 から図 3 - 4 に , メモリ・マップを示します。

FFFFH 特殊機能レジスタ (SFR) 256×8ビット F F 0 0 H FEFFH 汎用レジスタ 32×8ビット FEE0H FEDFH 内部高速RAM 512×8ビット F D 0 0 H 1FFFH FCFFH 使用不可 プログラム領域 FAE0H データ・メモリ FADFH 1000H 内部バッファRAM 空間 0 F F F H 32×8ビット FAC0H FABFH CALLFエントリ領域 使用不可 0800H F A 8 0 H 07FFH FA7FH プログラム領域 外部メモリ 0080H 55936×8ビット 0 0 7 F H プログラム・ 2000H CALLTテーブル領域 メモリ空間 1FFFH 0040H 003FH 内部ROM 8192×8ビット ベクタ・テーブル領域 $0\ 0\ 0\ 0\ H$ 0 0 0 0 H

図3 - 1 メモリ・マップ (µPD78011H)



図3-2 メモリ・マップ (µPD78012H)






図3-3 メモリ・マップ (µPD78013H)







図3-4 メモリ・マップ (µPD78014H)





3.1.1 内部プログラム・メモリ空間

内部プログラム・メモリ空間にはプログラムおよびテーブル・データなどを格納します。通常, プログラム・カウンタ(PC)でアドレスします。

μPD78014Hサブシリーズは,各製品ごとに次に示す内部ROMを内蔵しています。

表 3 - 1 内部ROM容量

内部プログラム・メモリ空間には,次に示す領域を割り付けています。

(1)ベクタ・テーブル領域

0000H-003FHの64バイト領域はベクタ・テーブル領域として予約されています。ベクタ・テーブル領域には,RESET入力,各割り込み要求発生により分岐するときのプログラム・スタート・アドレスを格納しておきます。16ビット・アドレスのうちの下位8ビットが偶数アドレスに,上位8ビットが奇数アドレスに格納されます。

ベクタ・テーブル・アドレス	割り込み要因	ベクタ・テーブル・アドレス	割り込み要因
0 0 0 0 H	RESET入力	0 0 1 0 H	INTCSI1
0 0 0 4 H	INTWDT	0 0 1 2 H	INTTM3
0 0 0 6 H	INTP0	0 0 1 4 H	INTTM0
0 0 0 8 H	INTP1	0 0 1 6 H	INTTM1
0 0 0 A H	INTP2	0 0 1 8 H	INTTM2
0 0 0 C H	INTP3	0 0 1 A H	INTAD
0 0 0 E H	INTCSI0	0 0 3 E H	BRK命令

表3-2 ベクタ・テーブル

(2) CALLT命令テーブル領域

0040H-007FHの64バイト領域には,1バイト・コール命令(CALLT)のサブルーチン・エントリ・アドレスを格納できます。

(3) CALLF命令エントリ領域

0800H-0FFFHの領域は,2バイト・コール命令(CALLF)で直接サブルーチン・コールできます。



3.1.2 内部データ・メモリ空間

μPD78014Hサブシリーズは,次に示すRAMを内蔵しています。

(1)内部高速RAM

μPD78014Hサブシリーズは,次に示す内部高速RAMを内蔵しています。

表3-3 内部高速RAM容量

製品	内部高速RAM
μ PD78011H	512×8ビット(FD00H-FEFFH)
μPD78012H	
μPD78013H	1024×8ビット(FB00H-FEFFH)
μ PD78014H	

このうちFEE0H-FEFFHの32バイトの領域には,8ビット・レジスタ8個を1バンクとする汎用レジスタが,4バンク割り付けられています。

また,内部高速RAMはスタック・メモリ領域としても使用できます。

(2)内部パッファRAM

FACOH-FADFHの32バイトの領域には、内部バッファRAMが割り付けられています。内部バッファRAMは、シリアル・インタフェース・チャネル1(自動送受信機能付き3線式シリアルI/Oモード)の送信/受信データを格納するために使用します。自動送受信機能付き3線式シリアルI/Oモードで使用しない場合は、内部バッファRAMは通常のRAMとしても使用できます。

3.1.3 特殊機能レジスタ (SFR: Special Function Register) 領域

FF00H-FFFFHの領域には,オン・チップ周辺ハードウエアの特殊機能レジスタ (SFR) が割り付けられています(表3-5参照)。

注意 SFRを割り付けていないアドレスをアクセスしないでください。

3.1.4 外部メモリ空間

メモリ拡張モード・レジスタ (MM)の設定によりアクセスが可能な外部メモリ空間です。プログラム, テーブル・データなどの格納,および周辺デバイスを割り付けることができます。



3.2 プロセッサ・レジスタ

μPD78014Hサブシリーズは,次のプロセッサ・レジスタを内蔵しています。

3.2.1 制御レジスタ

プログラム・シーケンス,ステータス,スタック・メモリの制御など専用の機能を持ったレジスタです。 制御レジスタには,プログラム・カウンタ(PC),プログラム・ステータス・ワード(PSW),スタック・ポインタ(SP)があります。

(1) プログラム・カウンタ (PC)

プログラム・カウンタは,次に実行するプログラムのアドレス情報を保持する16ビット・レジスタです。

通常動作時には,フェッチする命令のバイト数に応じて,自動的にインクリメントされます。分岐命令実行時には,イミーディエト・データやレジスタの内容がセットされます。

RESET入力により,0000Hと0001H番地のリセット・ベクタ・テーブルの値がプログラム・カウンタにセットされます。

図3-5 プログラム・カウンタの構成

	15															0
PC	PC15	PC14	PC13	PC12	PC11	PC10	PC9	PC8	PC7	PC6	PC5	PC4	PC3	PC2	PC1	PC0

(2) プログラム・ステータス・ワード (PSW)

プログラム・ステータス・ワードは,命令の実行によってセット,リセットされる各種フラグで構成される8ビット・レジスタです。

プログラム・ステータス・ワードの内容は、割り込み要求発生時およびPUSH PSW命令の実行時に 自動的にスタックされ、RETB、RETI命令およびPOP PSW命令の実行時に自動的に復帰されます。 RESET入力により、02Hになります。

図3-6 プログラム・ステータス・ワードの構成

	7							0
PSW	ΙE	Z	RBS1	AC	RBS0	0	ISP	CY



(a) 割り込み許可フラグ (IE)

CPUの割り込み要求受け付け動作を制御するフラグです。

IE = 0 のときは割り込み禁止(DI)状態となり, ノンマスカブル割り込み以外の割り込み要求はすべて禁止されます。

IE = 1のときは割り込み許可(EI)状態となります。このとき割り込み要求の受け付けは、インサービス・プライオリティ・フラグ(ISP)、各割り込み要因に対する割り込みマスク・フラグおよび優先順位指定フラグにより制御されます。

このフラグは , DI命令の実行または割り込み要求の受け付けでリセット (0) され , EI命令の実行によりセット (1) されます。

(b)ゼロ・フラグ(Z)

演算結果がゼロのときセット(1)され,それ以外のときにリセット(0)されるフラグです。

(c) レジスタ・パンク選択フラグ (RBS0, RBS1)

4個のレジスタ・バンクのうちの1つを選択する2ビットのフラグです。

SEL RBn命令の実行によって選択されたレジスタ・バンクを示す 2 ビットの情報が格納されています。

(d)補助キャリー・フラグ(AC)

演算結果が,ビット3からキャリーがあったとき,またはビット3へのボローがあったときセット(1)され,それ以外のときリセット(0)されるフラグです。

(e) インサービス・プライオリティ・フラグ (ISP)

受け付け可能なマスカブル・ベクタ割り込みの優先順位を管理するフラグです。

ISP = 0 のときは優先順位指定フラグ・レジスタ (PROL, PROH) (15.3 (3) 優先順位指定フラグ・レジスタ (PROL, PROH) 参照)で低位に指定されたベクタ割り込み要求は受け付け禁止となります。なお、実際に割り込み要求が受け付けられるかどうかは、割り込み許可フラグ (IE) の状態により制御されます。

(f) キャリー・フラグ(CY)

加減算命令実行時のオーバフロー,アンダフローを記憶するフラグです。また,ローテート命令 実行時はシフト・アウトされた値を記憶し,ビット演算命令実行時には,ビット・アキュームレー タとして機能します。

(3) スタック・ポインタ(SP)

メモリのスタック領域の先頭アドレスを保持する16ビットのレジスタです。スタック領域としては内部高速RAM領域(μ PD78011H, 78012HではFD00H-FEFFH, μ PD78013H, 78014HではFB00H-FEFFH) のみ設定可能です。



図3-7 スタック・ポインタの構成

	15															0
SP	SP15	SP14	SP13	SP12	SP11	SP10	SP9	SP8	SP7	SP6	SP5	SP4	SP3	SP2	SP1	SP0

スタック・メモリへの書き込み(退避)動作に先立ってデクリメントされ,スタック・メモリからの 読み取り(復帰)動作のあとインクリメントされます。

各スタック動作によって退避/復帰されるデータは図3-8,図3-9のようになります。

注意 SPの内容はRESET入力により,不定になりますので,必ず命令実行前にイニシャライズしてください。

図3-8 スタック・メモリへ退避されるデータ

		PUSH rp命令	C	ALL, CALLF, CALLT命	割り込み,BRK命令	
					SP SP-3	
SP	SP - 2		SP SP-2		SP - 3	PC7-PC0
	SP - 2	レジスタ・ペア下位	SP - 2	PC7-PC0	SP - 2	PC15-PC8
	SP - 1	レジスタ・ペア上位	SP - 1	PC15-PC8	SP - 1	PSW
	SP		SP		SP	

図3-9 スタック・メモリから復帰されるデータ

	POP rp命令		RET命令		RETI, RETB命令
SP	レジスタ・ペア下位	SP	PC7-PC0	SP	PC7-PC0
SP + 1	レジスタ・ペア上位	SP + 1	PC15-PC8	SP + 1	PC15-PC8
SP SP+2		SP SP+2		SP + 2	PSW
				SP SP+3	



3.2.2 汎用レジスタ

汎用レジスタは,データ・メモリの特定番地(FEE0H-FEFFH)にマッピングされており,8 ビット・レジスタ8個(X,A,C,B,E,D,L,H)を1 バンクとして4 バンクのレジスタで構成されています。

各レジスタは,それぞれ8ビット・レジスタとして使用できるほか,2個の8ビット・レジスタをペアとして16ビット・レジスタとしても使用できます(AX,BC,DE,HL)。

また,機能名称(X,A,C,B,E,D,L,H,AX,BC,DE,HL)のほか,絶対名称(R0-R7,RP0-RP3)ででも記述できます。

命令実行時に使用するレジスタ・バンクは、CPU制御命令(SEL RBn)によって設定します。 4 レジスタ・バンク構成になっていますので、通常処理で使用するレジスタと割り込み要求時で使用するレジスタをバンクごとに切り替えることにより、効率のよいプログラムを作成できます。


バンク名	バンク名 レジスタ		絶対アドレス	バンク名	レジ	絶対アドレス	
	機能名称	絶対名称			機能名称	絶対名称	
BANK0	Н	R7	FEFFH	BANK2	Н	R7	FEEFH
	L	R6	FEFEH		L	R6	FEEEH
	D	R5	FEFDH		D	R5	FEEDH
	E	R4	FEFCH		E	R4	FEECH
	В	R3	FEFBH		В	R3	FEEBH
	С	R2	FEFAH		С	R2	FEEAH
	А	R1	FEF9H		А	R1	F E E 9 H
	Х	R0	FEF8H		Х	R0	F E E 8 H
BANK1	Н	R7	F E F 7 H	BANK3	Н	R7	F E E 7 H
	L	R6	FEF6H		L	R6	FEE6H
	D	R5	FEF5H		D	R5	FEE5H
	Е	R4	FEF4H		E	R4	F E E 4 H
	В	R3	FEF3H		В	R3	F E E 3 H
	С	R2	FEF2H		С	R2	F E E 2 H
	А	R1	F E F 1 H		А	R1	FEE1H
	Х	R0	FEF0H		Х	R0	FEE0H

表3-4 汎用レジスタの絶対アドレス対照表



図3-10 汎用レジスタの構成

(a)絶対名称



(b)機能名称

		16ビット処理		8ビット処理
FEFFH	BANK0	HL		Н
FEF8H	BANNO	 1112		L
FEF7H	BANK1	DE		D
F E F O H		DE.		E
FEEFH	BANK2	ВС		В
FEE8H	BANK3			С
FEE7H		AX		A
F E E O H	2,	7.00		X
		15 0		7 0



3.2.3 特殊機能レジスタ (SFR: Special Function Register)

特殊機能レジスタは,汎用レジスタとは異なり,それぞれ特別な機能を持つレジスタです。 FF00H-FFFFH の領域に割り付けられています。

特殊機能レジスタは,演算命令,転送命令,ビット操作命令などにより,汎用レジスタと同じように操作できます。操作可能なビット単位(1,8,16)は,各特殊機能レジスタで異なります。

各操作ビット単位ごとの指定方法を次に示します。

・1 ビット操作

1ビット操作命令のオペランド (sfr. bit) にアセンブラで予約されている略号を記述します。アドレスでも指定できます。

・8 ビット操作

8 ビット操作命令のオペランド (sfr) にアセンブラで予約されている略号を記述します。アドレスでも指定できます。

・16ビット操作

16ビット操作命令のオペランド (sfrp) にアセンブラで予約されている略号を記述します。アドレスを指定するときは偶数アドレスを記述してください。

表3-5に特殊機能レジスタの一覧を示します。表中の項目の意味は次のとおりです。

・略号

特殊機能レジスタのアドレスを示す略号です。

RA78K/0で予約語に,CC78K/0ではsfrbit.hというヘッダ・ファイルで定義済みとなっているものです。RA78K/0,ID78K0,ID78K0-NSおよびSM78K0使用時に命令のオペランドとして記述できます。

· R/W

該当する特殊機能レジスタが読み出し(Read)/書き込み(Write)可能かどうかを示します。

R/W:読み出し/書き込みがともに可能

R : 読み出しのみ可能W : 書き込みのみ可能

・操作可能ビット単位

操作可能なビット単位(1,8,16)を""で示します。"-"は操作できないビット単位であることを示します。

・リセット時

RESET入力時の各レジスタの状態を示します。



表3-5 特殊機能レジスタ一覧 (1/2)

アドレス	特殊機能レジスタ(SFR)名称	略	号	R/W	操作可	可能ビット	~単位	リセット時
					1ビット	8ビット	16ビット	
F F 0 0 H	ポート0	P0		R/W			-	00H
F F 0 1 H	ポート1	P1					-	
F F 0 2 H	ポート 2	P2					-	
F F 0 3 H	ポート 3	P3					-	
F F 0 4 H	ポート4	P4					-	不 定
F F 0 5 H	ポート 5	P5					-	
F F 0 6 H	ポート 6	P6					-	
F F 1 0 H	16ビット・コンペア・レジスタ	CR00			-	-		
F F 1 1 H								
F F 1 2 H	16ビット・キャプチャ・レジスタ	CR01		R	-	-		
F F 1 3 H								
F F 1 4 H	16ビット・タイマ・レジスタ	TM0			-	-		0000H
F F 1 5 H								
F F 1 6 H	8 ビット・コンペア・レジスタ	CR10		R/W	-		-	不 定
F F 1 7 H	8 ビット・コンペア・レジスタ	CR20			-		-	
F F 1 8 H	8 ビット・タイマ・レジスタ 1	TMS	TM1	R	-			00H
F F 1 9 H	8 ビット・タイマ・レジスタ 2		TM2		-			
FF1AH	シリアルI/Oシフト・レジスタ 0	SIO0		R/W	-		-	不 定
FF1BH	シリアルI/Oシフト・レジスタ 1	SIO1			-		-	
FF1FH	A/D変換結果レジスタ	ADCF	1	R	-		-	
F F 2 0 H	ポート・モード・レジスタ 0	PM0		R/W			-	1FH
F F 2 1 H	ポート・モード・レジスタ 1	PM1					-	FFH
F F 2 2 H	ポート・モード・レジスタ 2	PM2					-	
F F 2 3 H	ポート・モード・レジスタ3	PM3					-	
F F 2 5 H	ポート・モード・レジスタ 5	PM5					-	
F F 2 6 H	ポート・モード・レジスタ 6	PM6					-	
F F 4 0 H	タイマ・クロック選択レジスタ 0	TCL0					-	00H
F F 4 1 H	タイマ・クロック選択レジスタ 1	TCL1			-		-	
F F 4 2 H	タイマ・クロック選択レジスタ 2	TCL2			-		-	
F F 4 3 H	タイマ・クロック選択レジスタ 3	TCL3			-		-	88H



表3-5 特殊機能レジスタ一覧 (2/2)

アドレス	特殊機能レジスタ(SFR)名称	略号		R/W	操作	可能ビット	~単位	リセット時
					1ビット	8ビット	16ビット	
F F 4 7 H	サンプリング・クロック選択レジスタ	scs		R/W	-		-	00H
F F 4 8 H	16ビット・タイマ・モード・コントロール・レジスタ	TMC)				-	
F F 4 9 H	8 ビット・タイマ・モード・コントロール・レジスタ	TMC1					-	
FF4AH	時計用タイマ・モード・コントロール・レジスタ	TMC2	TMC2				-	
FF4EH	16ビット・タイマ出力コントロール・レジスタ	TOCO	TOC0				-	
FF4FH	8 ビット・タイマ出力コントロール・レジスタ	TOC1					-	
F F 6 0 H	シリアル動作モード・レジスタ0	CSIM	0				-	
F F 6 1 H	シリアル・パス・インタフェース・コントロール・レジスタ	SBIC					-	
F F 6 2 H	スレーブ・アドレス・レジスタ	SVA			-		-	不 定
F F 6 3 H	割り込みタイミング指定レジスタ	SINT					-	00H
F F 6 8 H	シリアル動作モード・レジスタ 1	CSIM	1				-	
F F 6 9 H	自動データ送受信コントロール・レジスタ	ADTO	;				-	
FF6AH	自動データ送受信アドレス・ポインタ	ADTP			-		-	
FF6BH	自動送受信間隔指定レジスタ	ADTI					-	
F F 8 0 H	A/Dコンバータ・モード・レジスタ	ADM					-	01H
F F 8 4 H	A/Dコンバータ入力選択レジスタ	ADIS			-		-	00H
FFD0H	外部アクセス領域 ^{注 1}						-	不 定
FFDFH								
FFE0H	割り込み要求フラグ・レジスタ0L	IF0	IF0L					00H
FFE1H	割り込み要求フラグ・レジスタ0H		IF0H					
FFE4H	割り込みマスク・フラグ・レジスタ0L	MK0	MK0L					FFH
FFE5H	割り込みマスク・フラグ・レジスタ0H		MK0H					
FFE8H	優先順位指定フラグ・レジスタ0L	PR0	PR0L					
FFE9H	優先順位指定フラグ・レジスタ0H		PR0H					
FFECH	外部割り込みモード・レジスタ	INTM	0		-		-	00H
FFF0H	メモリ・サイズ切り替えレジスタ	IMS		W	-		-	注2
FFF6H	キー・リターン・モード・レジスタ	KRM		R/W			-	02H
FFF7H	プルアップ抵抗オプション・レジスタ	PUO					-	00H
FFF8H	メモリ拡張モード・レジスタ	MM]			-	10H
FFF9H	ウォッチドッグ・タイマ・モード・レジスタ	WDTM]			-	00H
FFFAH	発振安定時間選択レジスタ	OSTS	3]	-		-	04H
FFFBH	プロセッサ・クロック・コントロール・レジスタ	PCC					-	

- 注1.外部アクセス領域は,SFRアドレシングではアクセスできません。ダイレクト・アドレシングでアクセスしてください。
 - 2.リセット時の値は製品により異なります。

μ PD78011H : 42H, μ PD78012H : 44H, μ PD78013H : C6H, μ PD78014H : C8H



3.3 命令アドレスのアドレシング

命令アドレスは,プログラム・カウンタ(PC)の内容によって決定されます。PCの内容は,通常,命令を1つ実行するごとにフェッチする命令のバイト数に応じて自動的にインクリメント(1バイトに対して+1)されます。しかし,分岐を伴う命令を実行する際には,次に示すようなアドレシングにより分岐先アドレス情報がPCにセットされて分岐します(各命令についての詳細は別冊の78K/0シリーズ ユーザーズ・マニュアル命令編(U12326J)を参照してください)。


3.3.1 レラティブ・アドレシング

【機 能】

次に続く命令の先頭アドレスに命令コードの8ビット・イミーディエト・データ(ディスプレースメント値: jdisp8)を加算した値が,プログラム・カウンタ(PC)に転送されて分岐します。ディスプレースメント値は,符号付きの2の補数データ(-128~+127)として扱われ,ビット7が符号ビットとなります。つまり,レラティブ・アドレシングでは,次に続く命令の先頭アドレスから相対的に-128+127の範囲に分岐するということです。

BR \$addr16命令および条件付き分岐命令を実行する際に行われます。

【図解】



S=0のとき, は全ビット0

S=1のとき, は全ビット1



3.3.2 イミーディエト・アドレシング

【機 能】


命令語中のイミーディエト・データがプログラム・カウンタ (PC) に転送され,分岐します。

CALL ! addr16, BR ! addr16, CALLF ! addr11命令を実行する際に行われます。


CALL ! addr16およびBR ! addr16命令は,全メモリ空間に分岐できます。CALLF ! addr11命令は,0800H-0FFFHの領域に分岐します。

【図解】

CALL ! addr16, BR ! addr16命令の場合



CALLF ! addr11命令の場合






3.3.3 テーブル・インダイレクト・アドレシング

【機 能】

命令コードのビット 1 からビット 5 のイミーディエト・データによりアドレスされる特定ロケーションのテーブルの内容(分岐先アドレス)がプログラム・カウンタ(PC)に転送され,分岐します。

CALLT [addr5] 命令を実行する際にテーブル・インダイレクト・アドレシングが行われます。この命令では40H-7FHのメモリ・テーブルに格納されたアドレスを参照し,全メモリ空間に分岐できます。






3.3.4 レジスタ・アドレシング

【機 能】

命令語によって指定されるレジスタ・ペア(AX)の内容がプログラム・カウンタ(PC)に転送され、分岐します。

BR AX命令を実行する際に行われます。





3.4 オペランド・アドレスのアドレシング

3.4.1 データ・メモリ・アドレシング

次に実行する命令のアドレスを指定したり、命令を実行する際に操作対象となるレジスタやメモリなどの アドレスを指定する方法をアドレシングといいます。

次に実行する命令のアドレスはプログラム・カウンタ(PC)によりアドレスされます(詳細については,

3.3 命令アドレスのアドレシングを参照してください)。

一方,命令を実行する際に操作対象となるメモリのアドレシングについて,μPD78014Hサブシリーズでは,その操作性などを考慮して豊富なアドレシング・モードを備えています。特殊機能レジスタ(SFR)や汎用レジスタなど,それぞれの持つ機能に合わせて特有のアドレシングが可能です。図3-11から図3-14にデータ・メモリのアドレシングを示します。

FFFFH 特殊機能レジスタ (SFR) SFRアドレシング 256×8ビット F F 2 0 H FF1FH FF00H FEFFH 汎用レジスタ レジスタ・アドレシング 32×8ビット ショート・ダイレクト・ FFF0H アドレシング FEDFH 内部高速RAM 512×8ビット F E 2 0 H FE1FH ダイレクト・アドレシング FD00H レジスタ・インダイレクト・ FCFFH アドレシング 使用不可 FAE0H ベースト・アドレシング FADFH 内部バッファRAM 32×8ビット ベースト・インデクスト・ FAC0H アドレシング FABFH 使用不可 F A 8 0 H FA7FH 外部メモリ 55936×8ビット 2000H 1FFFH 内部ROM 8192×8ビット 0000H

図3-11 データ・メモリのアドレシング(µPD78011H)



図3-12 データ・メモリのアドレシング (µPD78012H)






図3-13 データ・メモリのアドレシング (µPD78013H)







図3-14 データ・メモリのアドレシング (µPD78014H)





3.4.2 インプライド・アドレシング

【機 能】

汎用レジスタの領域にあるアキュームレータ (A, AX) として機能するレジスタを自動的 (暗黙的) にアドレスするアドレシングです。

 μ PD78014Hサブシリーズの命令語中でインプライド・アドレシングを使用する命令は次のとおりです。

命令	インプライド・アドレシングで指定されるレジスタ
MULU	被乗数としてAレジスタ,積が格納されるレジスタとしてAXレジスタ
DIVUW	被除数および商を格納するレジスタとしてAXレジスタ
ADJBA/ADJBS	10進補正の対象となる数値を格納するレジスタとしてAレジスタ
ROR4/ROL4	ディジット・ローテートの対象となるディジット・データを格納するレジスタとしてAレジスタ

【オペランド形式】

命令によって自動的に使用できるため,特定のオペランド形式を持ちません。

【記 述 例】

MULU Xの場合

8 ビット×8 ビットの乗算命令において、AレジスタとXレジスタの積をAXに格納する。ここで、A、 AXレジスタがインプライド・アドレシングで指定されている。



3.4.3 レジスタ・アドレシング

【機 能】

オペランドとして汎用レジスタをアクセスするアドレシングです。アクセスされる汎用レジスタは、レジスタ・バンク選択フラグ(RBS0, RBS1)および、命令コード中のレジスタ指定コード(Rn, RPn)により指定されます。

レジスタ・アドレシングは,次に示すオペランド形式を持つ命令を実行する際に行われ,8ビット・レジスタを指定する場合は命令コード中の3ビットにより8本中の1本を指定します。


【オペランド形式】

表現形式	記 述 方 法
r	X , A , C , B , E , D , L , H
rp	AX , BC , DE , HL


r,rpは,機能名称(X,A,C,B,E,D,L,H,AX,BC,DE,HL)のほかに絶対名称(R0-R7,RP0-RP3)で記述できます。

【記 述 例】

MOV A, C; rにCレジスタを選択する場合



INCW DE; rpにDEレジスタ・ペアを選択する場合





3.4.4 ダイレクト・アドレシング

【機 能】


命令語中のイミーディエト・データが示すメモリを直接アドレスするアドレシングです。


【オペランド形式】

表現形式	記 述 方 法
addr16	レーベルまたは16ビット・イミーディエト・データ

【記 述 例】

MOV A, ! FE00H; ! addr16をFE00Hとする場合







3.4.5 ショート・ダイレクト・アドレシング

【機 能】

命令語中の8ビット・データで,固定空間の操作対象メモリを直接アドレスするアドレシングです。 このアドレシングが適用される固定空間とは,FE20H-FF1FHの256バイト空間です。FE20H-FEFFH には内部高速RAMが,FF00H-FF1FHには特殊機能レジスタ(SFR)がマッピングされています。

ショート・ダイレクト・アドレシングが適用されるSFR領域(FF00H-FF1FH)は,全SFR領域の一部分です。この領域には,プログラム上でひんぱんにアクセスされるポートや,タイマ/イベント・カウンタのコンペア・レジスタ,キャプチャ・レジスタがマッピングされており,短いバイト数,短いクロック数でこれらのSFRを操作できます。

実効アドレスのビット8は,8ビット・イミーディエト・データが20H-FFHの場合は0になり,00H-1FHの場合は1になります。次頁の【**図解**】を参照してください。


【オペランド形式】


表現形式	記 述 方 法
saddr	レーベルまたはFE20H-FF1FH のイミーディエト・データ
saddrp	レーベルまたはFE20H-FF1FH のイミーディエト・データ(偶数アドレスのみ)



【記 述 例】

MOV FE30H, #50H; saddrをFE30H, イミーディエト・データを50Hとする場合







3.4.6 特殊機能レジスタ (SFR) アドレシング

【機 能】

命令語中の8ビット・イミーディエト・データでメモリ・マッピングされている特殊機能レジスタ (SFR)をアドレスするアドレシングです。


このアドレシングが適用されるのはFF00H-FFCFH, FFE0H-FFFFHの240バイト空間です。ただし, FF00H-FF1FHにマッピングされているSFRは,ショート・ダイレクト・アドレシングでもアクセスできます。


【オペランド形式】

表現形式	記 述 方 法
sfr	特殊機能レジスタ名
sfrp	16ビット操作可能な特殊機能レジスタ名(偶数アドレスのみ)

【記述例】

MOV PM0, A; sfrにPM0(FF20H)を選択する場合







3.4.7 レジスタ・インダイレクト・アドレシング

【機 能】

オペランドとして指定されるレジスタ・ペアの内容でメモリをアドレスするアドレシングです。アクセスされるレジスタ・ペアは、レジスタ・バンク選択フラグ(RBS0, RBS1)および、命令コード中のレジスタ・ペア指定コードにより指定されます。すべてのメモリ空間に対してアドレシングできます。


【オペランド形式】

表現形式		記	述	方	法
-	[DE],[HL]				

【記述例】

MOV A, [DE]; レジスタ・ペアに [DE] を選択する場合







3.4.8 ペースト・アドレシング

【機 能】


HLレジスタ・ペアをベース・レジスタとし,この内容に8ビットのイミーディエト・データを加算した結果でメモリをアドレスするアドレシングです。アクセスされるHLレジスタ・ペアは,レジスタ・バンク選択フラグ(RBS0,RBS1)で指定されるレジスタ・バンク中のものです。オフセット・データを正の数として16ビットに拡張して加算します。16ビット目からの桁上がりは無視します。すべてのメモリ空間に対してアドレシングできます。

【オペランド形式】

表現形式	記 述 方 法
-	[HL + byte]

【記 述 例】

MOV A, [HL+10H]; byteを10Hとする場合





3.4.9 ペースト・インデクスト・アドレシング

【機 能】

HLレジスタ・ペアをベース・レジスタとし、この内容に命令語中で指定されるBレジスタまたはCレジスタの内容を加算した結果でメモリをアドレスするアドレシングです。アクセスされるHL, B, Cレジスタは、レジスタ・バンク選択フラグ(RBSO, RBS1)で指定されるレジスタ・バンク中のレジスタです。BレジスタまたはCレジスタの内容を正の数として16ビットに拡張して加算します。16ビット目からの桁上がりは無視します。すべてのメモリ空間に対してアドレシングできます。

【オペランド形式】

表現形式	į	記	述	方	法
-	[HL+B],[HL+C]				

【記 述 例】

MOV A, [HL+B]の場合

命令コード 1 0 1 0 1 0 1 1

3.4.10 スタック・アドレシング

【機 能】

スタック・ポインタ(SP)の内容により,スタック領域を間接的にアドレスするアドレシングです。 PUSH,POP,サブルーチン・コール,リターン命令の実行時および割り込み要求発生によるレジスタの退避/復帰時に自動的に用いられます。

スタック・アドレシングは,内部高速RAM領域のみアクセスができます。

【記 述 例】

PUSH DEの場合

命令コード 1 0 1 1 0 1 0 1



(メ モ)



第4章 ポート機能

4.1 ポートの機能

 μ PD78014Hサブシリーズは,2本の入力ポートと51本の入出力ポートを内蔵しています。図4 - 1にポートの種類を示します。いずれのポートも1ビット操作,8ビット操作が可能で,きわめて多様な制御が行えます。また,ポートとしての機能のほかに,内蔵ハードウエアの入出力端子としての機能などを持っています。

P30 P00 ポート0 ポート3 P04 P10 P37 ポート4 P40-P47 ポート1 P50 P17 ポート5 P20 P57 ポート2 P60 P27 ポート6 P67

図4-1 ポートの種類



表4-1 ポートの機能(1/2)

Ì	端子名称	機	能	兼用端子			
ポー	P00	5 ビット入出力ポート。	入力専用。	INTP0/TI0			
- -	P01		1 ビット単位で入力 / 出力の指定可能。	INTP1			
ਁ	P02		入力ポートとして使用する場合 , ソフトウエ	INTP2			
	P03		アにより,内蔵プルアップ抵抗を使用可能。	INTP3			
	P04		入力専用。	XT1			
ポー	P10-P17	8 ビット入出力ポート。		ANI0-ANI7			
 - 1		1 ビット単位で入力 / 出力の指定可能。					
'		入力ポートとして使用する場合,ソフト	ウエアにより,内蔵プルアップ抵抗を使用可				
		能。					
ポー	P20	8 ビット入出力ポート。		SI1			
 	P21	1 ビット単位で入力 / 出力の指定可能。		SO1			
-	P22	入力ポートとして使用する場合 , ソフト	ウエアにより,内蔵プルアップ抵抗を使用可	SCK1			
	P23	能。		STB			
	P24			BUSY			
	P25			SI0/SB0			
	P26			SO0/SB1			
	P27			SCK0			
ポー	P30	8 ビット入出力ポート。		TO0			
ا 3	P31	1 ビット単位で入力 / 出力の指定可能。		TO1			
	P32	入力ポートとして使用する場合 , ソフト	ウエアにより,内蔵プルアップ抵抗を使用可	TO2			
	P33	能。		TI1			
	P34			TI2			
	P35			PCL			
	P36			BUZ			
	P37			-			
ポー	P40-P47	47 8 ビット入出力ポート。					
 		8 ビット単位で入力 / 出力の指定可能。					
	入力ポートとして使用する場合,ソフトウエアにより,内蔵プルアップ抵抗を使用 <u>可</u>						
		能。					
		立ち下がりエッジの検出により,テスト。	入力フラグ(KRIF)を1にセット。				



表4-1 ポートの機能(2/2)

Ų	端子名称	機	能	兼用端子					
ポ	P50-P57	8 ビット入出力ポート。		A8-A15					
<u> </u>		LEDを直接駆動可能。	:直接駆動可能。						
		1 ビット単位で入力 / 出力の指定可能。	シット単位で入力 / 出力の指定可能。						
		入力ポートとして使用する場合,ソフト	ポートとして使用する場合,ソフトウエアにより,内蔵プルアップ抵抗を使用可						
		能。							
ポー	P60	8 ビット入出力ポート。	N-chオープン・ドレーン入出力ポート。	-					
 	P61	1 ビット単位で入力 / 出力の指定可能。	マスク・オプションによりプルアップ抵抗の						
	P62		内蔵を指定可能。						
	P63		LEDを直接駆動可能。						
	P64		入力ポートとして使用する場合 , ソフトウエ	RD					
	P65		アにより,内蔵プルアップ抵抗を使用可能。	WR					
	P66			WAIT					
	P67			ASTB					

注意 ポートと兼用機能を持った端子(2.1(1)ポート端子参照)については,A/D変換動作中は次の操作を しないでください。A/D変換時の総合誤差の規格が守れなくなります。

ポートとして使用している場合,その出力ラッチを書き換えること

ポートとして使用していない場合でも、出力として使用している端子の出力レベルを変更すること



4.2 ポートの構成

ポートは,次のハードウエアで構成しています。

表 4 - 2 ポートの構成

	項目	構	成		
制御レジスタ		ポート・モード・レジスタ	(PMm: m=0,1,2,3,5,6)		
		プルアップ抵抗オプション・レジスタ	(PUO)		
		メモリ拡張モード・レジスタ	(MM) ^注		
		キー・リターン・モード・レジスタ	(KRM)		
ポー	合計	53本			
<u> </u>	入力	2本			
	入出力	51本			
抵プルアッ	合計	51本			
	ソフトウエア制御	47本			
抗プ	マスク・オプション制御	4本			

注 メモリ拡張モード・レジスタ (MM)は,ポート4の入力/出力を指定します。



4.2.1 ポート0

出力ラッチ付き 5 ビット入出力ポートです。P01-P03端子は,ポート・モード・レジスタ0 (PM0)により,1 ビット単位で入力モード/出力モードの指定ができます。P00,P04端子は,入力専用ポートです。P01-P03端子を入力ポートとして使用するとき,プルアップ抵抗オプション・レジスタ(PUO)により,3 ビット単位で内蔵プルアップ抵抗を使用できます。

また,兼用機能として外部割り込み要求入力,タイマへの外部カウント・クロック入力,サブシステム・クロック発振用クリスタル接続があります。

RESET入力により,入力モードになります。

図4-2から図4-4にポート0のブロック図を示します。

注意 ポート 0 は外部割り込み要求入力と兼用になっているため,ポート機能の出力モードを指定し出力レベルを変化させたとき,割り込み要求フラグがセットされます。したがって,出力モードを使用するとき,割り込みマスク・フラグに1を設定してください。


内 部 パ ス エッジ検出

図4-2 P00のブロック図

RD:ポート0のリード信号



図4-3 P01-P03のプロック図




PUO: プルアップ抵抗オプション・レジスタ

PM : ポート・モード・レジスタ RD : ポート 0 のリード信号

WR :ポート0のライト信号

図4-4 P04のプロック図



RD:ポート0のリード信号



4.2.2 ポート1

出力ラッチ付き8ビット入出力ポートです。ポート・モード・レジスタ1(PM1)により,1ビット単位で入力モード/出力モードの指定ができます。P10-P17端子を入力ポートとして使用するとき,プルアップ抵抗オプション・レジスタ(PUO)により,8ビット単位で内蔵プルアップ抵抗を使用できます。


また,兼用機能としてA/Dコンバータのアナログ入力があります。

RESET入力により,入力モードになります。

図4-5にポート1のブロック図を示します。

注意 A/Dコンパータのアナログ入力として使用する端子には,内蔵プルアップ抵抗は使用できません。

図4-5 P10-P17**のプロック図**



PUO: プルアップ抵抗オプション・レジスタ

RD : ポート 1 のリード信号 WR : ポート 1 のライト信号



4.2.3 ポート2

出力ラッチ付き8ビット入出力ポートです。P20-P27端子は,ポート・モード・レジスタ2(PM2)により,1ビット単位で入力モード/出力モードの指定ができます。P20-P27端子を入力ポートとして使用するとき,プルアップ抵抗オプション・レジスタ(PUO)により,8ビット単位で内蔵プルアップ抵抗を使用できます。

また,兼用機能としてシリアル・インタフェースのデータ入出力,クロック入出力,自動送受信用ビジィ 入力,ストローブ出力があります。

RESET入力により,入力モードになります。

図4-6,図4-7にポート2のブロック図を示します。

- 注意 1 . 兼用機能の端子として使用する場合は,その機能に応じて入出力および出力ラッチの設定が必要となります。設定方法については,図13 3 シリアル動作モード・レジスタ 0 のフォーマット,図14 3 シリアル動作モード・レジスタ 1 のフォーマットを参照してください。
 - 2 . SBIモード時で,端子の状態を読み出すときは,PM2のPM2nに1を設定してください(n=5,6)(13.4.3(10)スレーブのビジィ状態の判別方法を参照)。




図4-6 P20, P21, P23-P26のプロック図

PUO: プルアップ抵抗オプション・レジスタ


PM :ポート・モード・レジスタ

RD : ポート 2 のリード信号 WR : ポート 2 のライト信号

98



図4-7 P22, P27のプロック図



PUO: プルアップ抵抗オプション・レジスタ

PM :ポート・モード・レジスタ

RD : ポート2のリード信号

WR :ポート2のライト信号



4.2.4 ポート3


出力ラッチ付き8ビット入出力ポートです。P30-P37端子は,ポート・モード・レジスタ3 (PM3)により,1ビット単位で入力モード/出力モードの指定ができます。P30-P37端子を入力ポートとして使用するとき,プルアップ抵抗オプション・レジスタ(PUO)により,8ビット単位で内蔵プルアップ抵抗を使用できます。

また,兼用機能としてタイマの入出力,クロック出力,ブザー出力があります。

RESET入力により,入力モードになります。

図4-8にポート3のブロック図を示します。

図4-8 P30-P37のプロック図



PUO: プルアップ抵抗オプション・レジスタ

PM : ポート・モード・レジスタ

RD : ポート 3 のリード信号 WR : ポート 3 のライト信号



4.2.5 ポート4

出力ラッチ付き8ビット入出力ポートです。P40-P47端子は,メモリ拡張モード・レジスタ (MM)により,8ビット単位で入力モード/出力モードの指定ができます。P40-P47端子を入力ポートとして使用するとき,プルアップ抵抗オプション・レジスタ (PUO)により,8ビット単位で内蔵プルアップ抵抗を使用できます。

立ち下がりエッジの検出により,テスト入力フラグ(KRIF)を1にセットできます。

また,兼用機能として外部メモリ拡張モード時のアドレス/データ・バス機能があります。

RESET入力により,入力モードになります。

図4 - 9にポート4のブロック図,図4 - 10に立ち下がりエッジ検出回路のブロック図を示します。





図4-9 P40-P47**のブロック図**

PUO: プルアップ抵抗オプション・レジスタ

MM : メモリ拡張モード・レジスタ

RD : ポート4のリード信号 WR : ポート4のライト信号

図4-10 立ち下がりエッジ検出回路のプロック図





4.2.6 ポート5

出力ラッチ付き8ビット入出力ポートです。P50-P57端子は,ポート・モード・レジスタ5 (PM5)により,1ビット単位で入力モード/出力モードの指定ができます。P50-P57端子を入力ポートとして使用するとき,プルアップ抵抗オプション・レジスタ(PUO)により,8ビット単位で内蔵プルアップ抵抗を使用できます。

ポート5はLEDを直接駆動可能です。

また、兼用機能として外部メモリ拡張モード時のアドレス・バス機能があります。

RESET入力により,入力モードになります。

図4-11にポート5のブロック図を示します。

 AV_DD WR_{PUO} PUO₅ P-ch RD セレクタ 内 WRPORT 部 P50/A8 バ 出力ラッチ (P50-P57) ス P57/A15 **WR**PM PM50-PM57

図4-11 P50-P57のプロック図

PUO: プルアップ抵抗オプション・レジスタ

PM : ポート・モード・レジスタ RD : ポート 5 のリード信号 WR : ポート 5 のライト信号



4.2.7 ポート6

出力ラッチ付き 8 ビット入出力ポートです。P60-P67端子は,ポート・モード・レジスタ 6 (PM6)により,1 ビット単位で入力モード/出力モードの指定ができます。

このポートには次に示すようなプルアップ抵抗に関する機能があります。これらの機能は,ポートの上位 4ビット/下位4ビットによって異なります。

表4-3 ポート6のプルアップ抵抗

	上位 4 ビット(P64-P67端子)	下位 4 ビット(P60-P63端子)		
マスクROM製品	PUO6により, 4 ビット単位で内蔵プ	マスク・オプションにより 1 ビット単		
	ルアップ抵抗の接続指定可能	位でプルアップ抵抗内蔵可能		

PUO6: プルアップ抵抗オプション・レジスタ (PUO)のビット6

P60-P63端子はLEDを直接駆動可能です。


また、P64-P67端子には、兼用機能として外部メモリ拡張モード時の制御信号出力機能があります。 RESET入力により、入力モードになります。

図4-12,図4-13にポート6のブロック図を示します。

- 注意1.外部メモリ拡張モード時で外部ウエイトを使用しないときは,P66を入出力ポートとして使用できます。
 - 2. P60-P63端子に流れるロウ・レベル入力リーク電流は,次に示す条件により値が異なります。
 - ・プルアップ抵抗を内蔵しているとき:常に 3 μA (MAX.)
 - ・プルアップ抵抗を内蔵していないとき
 - ・ポート 6(P6), ポート・モード・レジスタ 6(PM6)に対して読 み出し命令を実行したときの 3 クロック間(ノー・ウエイト時): - 200 μA(MAX.)
 - ·上記以外 : 3 μA(MAX.)




図4-12 P60-P63のプロック図



PM : ポート・モード・レジスタ

RD :ポート6のリード信号

WR :ポート6のライト信号



PUO: プルアップ抵抗オプション・レジスタ

PM : ポート・モード・レジスタ RD : ポート 6 のリード信号 WR : ポート 6 のライト信号



4.3 ポート機能を制御するレジスタ

ポートを制御するレジスタには,次の4種類があります。

- ・ポート・モード・レジスタ (PM0, PM1, PM2, PM3, PM5, PM6)
- ・プルアップ抵抗オプション・レジスタ (PUO)
- ・メモリ拡張モード・レジスタ (MM)
- ・キー・リターン・モード・レジスタ (KRM)

(1) ポート・モード・レジスタ (PM0, PM1, PM2, PM3, PM5, PM6)

ポートの入力/出力を1ビット単位で設定するレジスタです。

PM0, PM1, PM2, PM3, PM5, PM6は, それぞれ1ビット・メモリ操作命令または8ビット・メモリ操作命令で設定します。

RESET入力により, PMOは1FHに, その他はFFHになります。

ポート端子を兼用機能の端子として使用する場合,ポート・モード・レジスタ,出力ラッチを表4-4のように設定してください。

注意1.P00,P04端子は,入力専用端子です。

- 2. P40-P47端子の入力/出力は,メモリ拡張モード・レジスタ(MM)で指定します。
- 3.ポート0は外部割り込み要求入力と兼用になっているため,ポート機能の出力モードを指定し出力レベルを変化させたとき,割り込み要求フラグがセットされてしまいます。したがって,出力モードを使用するときは,あらかじめ割り込みマスク・フラグに1を設定してください。



表 1 - 1	兼用機能使用時のポー	. b . = - k .	レジフタ	出力ラッチの設定
7 7 4 - 4	来用機能化用サリハー	-	レンスツ.	・ロハノッケのマル

端子名称	兼用機能		PM××	P××	端子名称	兼用機能		PM××	P××
	名 称	入出力				名 称	入出力		
P00	INTP0	入力	1 (固定)	なし	P36	BUZ	出力	0	0
	TI0	入力	1 (固定)	なし	P40-P47	AD0-AD7	入出力	× ^{注2}	
P01-P03	INTP1-INTP3	入力	1	×	P50-P57	A8-A15	出力	× ^{注2}	
P04 ^{注1}	XT1	入力	1 (固定)	なし	P64	RD	出力	× ^{注2}	
P10-P17 ^{注1}	ANI0-ANI7	入力	1	×	P65	WR	出力	× ^{注2}	
P30-P32	TO0-TO2	出力	0	0	P66	WAIT	入力	× ^{注2}	
P33, P34	TI1, TI2	入力	1	×	P67	ASTB	出力	× ^{注2}	
P35	PCL	出力	0	0					

- **注1**. 兼用機能の端子として使用しているときに、これらのポートに対して読み出し命令を実行した場合、読み出したデータは不定になります。
 - 2. P40-P47, P50-P57, P64-P67端子を兼用機能の端子として使用するときは, メモリ拡張モード・レジスタ(MM)で機能を設定します。

注意 ポート2をシリアル・インタフェースの端子として使用する場合は,その機能に応じて入出力および出力 ラッチの設定が必要となります。設定方法については,図13-3 シリアル動作モード・レジスタ0の フォーマット,図14-3 シリアル動作モード・レジスタ1のフォーマットを参照してください。

備考 x : don't care (設定の必要はありません)

PM×× : ポート・モード・レジスタ

P×× :ポートの出力ラッチ



図4-14 ポート・モード・レジスタのフォーマット

略号	7	6	5	4	3	2	1	0	ア	ドレス	リセット時	R/W
PM0	0	0	0	1	PM03	PM02	PM01	1	FI	F 2 0 H	1 F H	R/W
,									•			
PM1	PM17	PM16	PM15	PM14	PM13	PM12	PM11	PM10	FI	F 2 1 H	FFH	R/W
									-			
PM2	PM27	PM26	PM25	PM24	PM23	PM22	PM21	PM20	F	F 2 2 H	FFH	R/W
'									•			
РМ3	PM37	PM36	PM35	PM34	РМ33	PM32	PM31	PM30	F	F 2 3 H	FFH	R/W
'												
PM5	PM57	PM56	PM55	PM54	PM53	PM52	PM51	PM50	F	F 2 5 H	FFH	R/W
									•			
PM6	PM67	PM66	PM65	PM64	PM63	PM62	PM61	PM60	F	F 2 6 H	FFH	R/W
'												
									PMmn		Pmn端子の入	出力モードの選択
											(m = 0, 1, 2,	3, 5, 6: n = 0-7)
									0	出力モ	ード(出力バッ	ファ・オン)
									1	入力モ	ード(出力バッ	ファ・オフ)



(2) プルアップ抵抗オプション・レジスタ (PUO)

各ポートの内蔵プルアップ抵抗を使用するか、使用しないかを設定するレジスタです。PUOで内蔵プルアップ抵抗の使用を指定したポートで、入力モードに設定したビットのみ、内部でプルアップ抵抗が使用できます。出力モードに設定したビットおよびA/Dコンバータのアナログ入力端子として使用するビットは、PUOの設定にかかわらず、内蔵プルアップ抵抗を使用できません。

PUOは , 1 ビット・メモリ操作命令または 8 ビット・メモリ操作命令で設定します。 $\overline{\text{RESET}}$ 入力により , 00Hになります。

注意1.P00,P04端子は,プルアップ抵抗を内蔵していません。

2.ポート1,4,5,P64-P67端子を兼用機能の端子として使用するとき,PUOmに1を設定しても内蔵プルアップ抵抗を使用できません(m=1,4-6)。

図4-15 プルアップ抵抗オプション・レジスタのフォーマット

略号	7	6	(5)	4	3	2	1	0	ア	ドレス	リセット時	R/W
PUO	0	PUO6	PUO5	PUO4	PUO3	PUO2	PUO1	PUO0	FI	F 7 H	0 0 H	R/W
•												
									PUOm		Pmの内蔵プル	レアップ抵抗の選択
											(m = 0, 1)	1, 2, 3, 4, 5, 6)
									0	内蔵プル	レアップ抵抗を	使用しない
									1	内蔵プル	レアップ抵抗を	使用する



(3)メモリ拡張モード・レジスタ (MM)

ポート4の入力/出力を設定するレジスタです。

MMは、1ビット・メモリ操作命令または8ビット・メモリ操作命令で設定します。

RESET入力により,10Hになります。

備考 MMは,ポート4の入力/出力の設定以外に,ウエイト数,外部拡張領域を設定する機能があります。

図4-16 メモリ拡張モード・レジスタのフォーマット

 略号
 7
 6
 5
 4
 3
 2
 1
 0
 アドレス リセット時 R/W

 MM
 0
 0
 PW1
 PW0
 0
 MM2
 MM1
 MM0
 FFF8H
 1 0 H
 R/W

MM2	MM1	ммо	シングルチップ /			F	P40-P47, P50	-P57, P64-P6	7端子の状態				
			メモリ拡張モードの選択			-P47	P50-P53	P54, P55 P56, P57		P64-P67			
0	0	0	シングルチッ	プ・モード	ポート・	入力	ポート・モード						
0	0	1			モード	出力							
0	1	1	メモリ拡張	256バイト・	AD0-A	.D7	ポート・モ-	- F		P64 = RD			
			モード	モード						P65 = WR			
1	0	0		4 Kバイト・			A8-A11	ポート・モー	- F	P66 = WAIT			
				モード						P67 = ASTB			
1	0	1		16 Kバイト・				A12, A13	ポート・モード				
				モード									
1	1	1		フルアドレス・					A14, A15				
				モード注									
上記以外記			設定禁止										

PW1	PW0	ウエイトの制御
0	0	ウエイトなし
0	1	ウエイトあり(1ウエイト・ステート挿入)
1	0	設定禁止
1	1	外部ウエイト端子によるウエイト制御

注 フルアドレス・モードとは,64 Kアドレス空間のうち,内部ROM,RAM,SFR領域および使用不可領域を除く,すべての領域に外部拡張できるモードです。

備考 P60-P63端子は,シングルチップ・モード,メモリ拡張モードにかかわらずポート・モードになります。



(4) キー・リターン・モード・レジスタ (KRM)

キー・リターン信号(ポート 4 の立ち下がりエッジ検出)によるスタンバイ・モード解除の許可 / 禁止を設定するレジスタです。

KRMは , 1 ビット・メモリ操作命令または 8 ビット・メモリ操作命令で設定します。 $\overline{\text{RESET}}$ 入力により , 02Hになります。

図4-17 キー・リターン・モード・レジスタのフォーマット

略号	7	6	5	4	3	2	1	0	ア	ドレス	リセット時	R/W
KRM	0	0	0	0	0	0	KRMK	KRIF	FI	F F 6 H	0 2 H	R/W
'												
									KRIF		キー・リター	-ン信号検出フラグ
									0	未検出		
									1	検出(7	ポート4の立ち	5下がリエッジ検出)
												_
									KRMK	キー・し	ターン信号によ	こるスタンバイ・モードの制御
									0	スタン	バイ・モードの)解除許可
									1	スタン	バイ・モードの)解除禁止

注意 ポート4で立ち下がりエッジ検出を使用するときは,必ずKRIFを0にクリアしてください(KRIF は自動的に0にクリアされません)。



4.4 ポート機能の動作

ポートの動作は、次に示すように入出力モードの設定によって異なります。

4.4.1 入出力ポートへの書き込み

(1)出力モードの場合

転送命令により,出力ラッチに値を書き込めます。また,出力ラッチの内容が端子より出力されます。

一度出力ラッチに書き込まれたデータは,もう一度出力ラッチにデータを書き込むまで保持されます。

(2)入力モードの場合

転送命令により,出力ラッチに値を書き込めます。しかし,出力バッファがオフしていますので,端 子の状態は変化しません。

一度出力ラッチに書き込まれたデータは,もう一度出力ラッチにデータを書き込むまで保持されます。

注意 1 ビット・メモリ操作命令の場合,操作対象は1 ビットですが,ポートを8 ビット単位でアクセスします。したがって,入力/出力が混在しているポートでは,操作対象のビット以外でも入力に指定されている端子の出力ラッチの内容が不定になります。

4.4.2 入出力ポートからの読み出し

(1)出力モードの場合

転送命令により、出力ラッチの内容が読み出せます。出力ラッチの内容は変化しません。

(2)入力モードの場合

転送命令により、端子の状態が読み出せます。出力ラッチの内容は変化しません。



4.4.3 入出力ポートでの演算

(1)出力モードの場合

出力ラッチの内容と演算を行い,結果を出力ラッチに書き込みます。また,出力ラッチの内容が端子 より出力されます。

一度出力ラッチに書き込まれたデータは,もう一度出力ラッチにデータを書き込むまで保持されます。

(2)入力モードの場合

出力ラッチの内容が不定になります。しかし,出力バッファがオフしていますので,端子の状態は変化しません。

注意 1 ビット・メモリ操作命令の場合,操作対象は1ビットですが,ポートを8 ビット単位でアクセスします。したがって,入力/出力が混在しているポートでは,操作対象のビット以外でも入力に指定されている端子の出力ラッチの内容が不定になります。

4.5 マスク・オプション

マスク・オプションにより, P60-P63端子に1ビット単位でプルアップ抵抗を内蔵できます。



第5章 クロック発生回路

5.1 クロック発生回路の機能

クロック発生回路は,CPUおよび周辺ハードウエアに供給するクロックを発生する回路です。 システム・クロック発振回路には,次の2種類があります。

(1)メイン・システム・クロック発振回路

1.0~10.0 MHzの周波数を発振します。STOP命令の実行およびプロセッサ・クロック・コントロール・レジスタ(PCC)の設定により、発振を停止できます。

(2)サプシステム・クロック発振回路

32.768 kHzの周波数を発振します。発振の停止はできません。サブシステム・クロック発振回路を使用しないとき、プロセッサ・クロック・コントロール・レジスタ (PCC)により、内蔵フィードバック抵抗を使用しない設定ができます。これによって、STOPモード時の消費電力を低減できます。

5.2 クロック発生回路の構成


クロック発生回路は,次のハードウエアで構成しています。

表5-1 クロック発生回路の構成

項 目	構 成
制御レジスタ	プロセッサ・クロック・コントロール・レジスタ(PCC)
発振回路	メイン・システム・クロック発振回路
	サブシステム・クロック発振回路



図5-1 クロック発生回路のブロック図





5.3 クロック発生回路を制御するレジスタ

クロック発生回路は、プロセッサ・クロック・コントロール・レジスタ(PCC)で制御します。CPUクロックの選択、分周比、メイン・システム・クロック発振回路の動作/停止、サブシステム・クロック発振回路の内蔵フィードバック抵抗を使用するか、使用しないかを設定するレジスタです。

PCCは , 1 ビット・メモリ操作命令または 8 ビット・メモリ操作命令で設定します。 RESET入力により , 04Hになります。

図5-2 サプシステム・クロックのフィードバック抵抗







図5-3 プロセッサ・クロック・コントロール・レジスタのフォーマット



注1.ビット5は, Read Onlyです。

2.CPUがサブシステム・クロックで動作しているとき,メイン・システム・クロックの発振の停止は,MCCを使用してください。STOP命令は使用しないでください。

注意 ビット3には,必ず0を設定してください。

備考1.fx :メイン・システム・クロック発振周波数

2.fxT:サブシステム・クロック発振周波数



 μ PD78014Hサブシリーズの一番速い命令は , CPUクロック 4 クロックで実行されます。 したがって , CPU クロック (fcpu) と最小命令実行時間の関係は , 表 5 - 2 のようになります。

表5-2 CPUクロックと最小命令実行時間の関係

CPUクロック(fcpu)	最小命令実行時間:4/fcpu
fx	0.4 μs
fx/2	0.8 μs
fx/2 ²	1.6 μs
fx/2 ³	3.2 μs
fx/2 ⁴	6.4 µs
fхт	122 µs

fx = 10.0 MHz, fxT = 32.768 kHz

fx :メイン・システム・クロック発振周波数

fxT:サブシステム・クロック発振周波数



5.4 システム・クロック発振回路

5.4.1 メイン・システム・クロック発振回路


メイン・システム・クロック発振回路はX1, X2端子に接続されたクリスタル振動子またはセラミック発振子(標準:10.0 MHz)によって発振します。

また,外部クロックを入力することもできます。その場合,X1端子にクロック信号を入力し,X2端子には,その反転した信号を入力してください。


図5-4にメイン・システム・クロック発振回路の外付け回路を示します。

図5-4 メイン・システム・クロック発振回路の外付け回路

(a) クリスタル, セラミック発振



(b)外部クロック



注意 外部クロックを入力しているとき,STOP命令の実行およびMCC(プロセッサ・クロック・コントロール・レジスタ(PCC)のビット7)に1を設定しないでください。STOP命令およびMCCに1を設定するとメイン・システム・クロックの動作が停止され,X2端子がVppにプルアップされます。


5.4.2 サプシステム・クロック発振回路

サブシステム・クロック発振回路はXT1, XT2端子に接続されたクリスタル振動子(標準: 32.768 kHz) によって発振します。

また,外部クロックを入力することもできます。その場合,XT1端子にクロック信号を入力し,XT2端子には,その反転した信号を入力してください。


図5-5にサブシステム・クロック発振回路の外付け回路を示します。

図5-5 サブシステム・クロック発振回路の外付け回路



(a) クリスタル発振

(b)外部クロック



注意を次ページに示します。



注意 1 . メイン・システム・クロックおよびサプシステム・クロック発振回路を使用する場合は , 配線 容量などの影響を避けるために , 図 5 - 4 , 図 5 - 5 の破線の部分を次のように配線してください。

- ・配線は極力短くする。
- ・他の信号線と交差させない。また、変化する大電流が流れる線と接近させない。
- ・発振回路のコンデンサの接地点は,常にVssと同電位となるようにする。大電流が流れるグランド・パターンに接地しない。
- ・発振回路から信号を取り出さない。


特に,サプシステム・クロック発振回路は,低消費電流にするために増幅度の低い回路になっていますのでご注意ください。

図5-6に発振子の接続の悪い例を示します。

図5-6 発振子の接続の悪い例(1/2)

(a)接続回路の配線が長い

(b)信号線が交差している





備考 サブシステム・クロックをご使用の場合は,X1,X2をXT1,XT2と読み替えてください。また,XT2側に直列に抵抗を挿入してください。




図5-6 発振子の接続の悪い例(2/2)

(c)変化する大電流が信号線に近接している (d)発振回路部のグランド・ライン上に電流が流れる (A点, B点, C点の電位が変動する)





(e)信号を取り出している



- **備考** サブシステム・クロックをご使用の場合は,X1,X2をXT1,XT2と読み替えてください。また,XT2側に直列に抵抗を挿入してください。
- 注意 2 . XT2とX1が平行に配線されている場合, X1のクロストーク・ノイズがXT2に相乗し誤動作を引き起こすことがあります。

これを避けるために,XT2とX1の配線を平行にしないとともに,XT2,X1の間にあるIC端子を Vssに直接接続してください。



5.4.3 分周回路

分周回路は,メイン・システム・クロック発振回路出力(fx)を分周して,各種クロックを生成します。

5.4.4 サプシステム・クロックを使用しない場合

低消費電力動作や時計動作等のためにサブシステム・クロックを使用する必要のない場合,XT1,XT2端子を次のように処置してください。

XT1: Vppに接続してください。 XT2: オープンにしてください。

ただし、この状態では、メイン・システム・クロックの停止時に、サブシステム・クロック発振回路の内蔵フィードバック抵抗を介して若干のリーク電流を流してしまいます。これを抑えるため、プロセッサ・クロック・コントロール・レジスタ(PCC)のビット 6(FRC)により上述の内蔵フィードバック抵抗を取り除くことができます。このときも、XT1、XT2端子の処理は上記と同じです。



5.5 クロック発生回路の動作

クロック発生回路は次に示す各種クロックを発生し、かつ、スタンバイ・モードなどのCPUの動作モードを 制御します。

- ・メイン・システム・クロック fx
- ・サブシステム・クロック fxt
- ・CPUクロック fcpu
- ・周辺ハードウエアへのクロック

クロック発生回路の動作はプロセッサ・クロック・コントロール・レジスタ (PCC) により決定され,次のような機能,動作となります。

- (a) $\overline{\text{RESET}}$ 信号発生によりメイン・システム・クロックの最低速モード(6.4 μ s: 10.0 MHz動作時)が選択されます(PCC=04H)。なお, $\overline{\text{RESET}}$ 端子にロウ・レベルを入力している間,メイン・システム・クロックの発振は停止します。
- (b)メイン・システム・クロックを選択した状態でPCCの設定により 5 段階のCPUクロック (0.4 μs, 0.8 μs, 1.6 μs, 3.2 μs, 6.4 μs: 10.0 MHz動作時)を選択できます。
- (c) メイン・システム・クロックを選択した状態でSTOPモード, HALTモードの2つのスタンバイ・モードが使用できます。また,サブシステム・クロックを使用していないシステムの場合,PCCのビット6(FRC)で内蔵フィードバック抵抗を使用しない設定をすることにより,STOPモード時の消費電流をさらに低減できます。
- (d) PCCにより, サブシステム・クロックを選択し, 低消費電流で動作 (122 μs: 32.768 kHz動作時) できます。
- (e) サプシステム・クロックを選択した状態で, PCCによりメイン・システム・クロックの発振を停止できます。また, HALTモードを使用できます。しかし, STOPモードを使用できません(サプシステム・クロックの発振を停止させることはできません)。
- (f)周辺ハードウエアへのクロックはメイン・システム・クロックを分周して供給されますが、時計用タイマとクロック出力機能にのみサブシステム・クロックを供給しています。このため、スタンバイ状態でも時計機能とクロック出力機能は、継続して使用できます。しかし、そのほかの周辺ハードウエアはメイン・システム・クロックによって動作していますので、メイン・システム・クロックを停止させたときは周辺ハードウエアも停止します(ただし、外部からの入力クロック動作は除く)。



5.5.1 メイン・システム・クロックの動作

メイン・システム・クロック動作時(プロセッサ・クロック・コントロール・レジスタ (PCC)のビット 5 (CLS)が 0 のとき), PCCの設定により次のように動作します。

- (a)電源電圧により動作保証命令実行速度が異なるため、PCCのビット0-2 (PCC0-PCC2)により 最小命令実行時間を変更できます。
- (b)メイン・システム・クロックで動作しているときPCCのビット7(MCC)を1に設定してもメイン・システム・クロックの発振は停止しません。そのあとPCCのビット4(CSS)を1に設定し、サブシステム・クロック動作に切り替わったあと(CLS=1)、メイン・システム・クロックの発振が停止します(**図5-7**参照)。

図5-7 メイン・システム・クロックの停止機能(1/2)

(a)メイン・システム・クロック動作時にCSSをセットしたあと、MCCをセットしたときの動作








図5-7 メイン・システム・クロックの停止機能(2/2)

(b)メイン・システム・クロック動作時にMCCをセットしたときの動作



(c)メイン・システム・クロック動作時にMCCをセットしたあと, CSSをセットしたときの動作





5.5.2 サプシステム・クロックの動作

サブシステム・クロック動作時(プロセッサ・クロック・コントロール・レジスタ (PCC) のビット 5 (CLS) が 1 のとき),次のように動作します。

- (a) PCCのビット 0 2 (PCC0-PCC2) に関係なく最小命令実行時間は一定 (122 μs: 32.768 kHz 動作時)です。
- (b) ウォッチドッグ・タイマのカウントが停止します。

注意 サプシステム・クロック動作中はSTOP命令を実行しないでください。



5.6 システム・クロックとCPUクロックの設定の変更

5.6.1 システム・クロックとCPUクロックの切り替えに要する時間

システム・クロックとCPU クロックは , プロセッサ・クロック・コントロール・レジスタ (PCC) のビット 0 - 2 (PCC0-PCC2) とビット 4 (CSS) により切り替えができます。

実際の切り替え動作は、PCCを書き換えた直後ではなく、PCCを変更したのち、数命令は切り替え前のクロックで動作します(表5-3参照)。

メイン・システム・クロックで動作しているのか , サブシステム・クロックで動作しているのかは , PCC のビット 5 (CLS) で判定できます。

切り	替え前	前の設	定値									切	IJ	替 :	えん	货 σ.	設	定	値								
css	PCC2	PCC1	PCC0	CSS	PCC2	PCC1	PCC0	CSS	PCC2	PCC1	PCC0	CSS	PCC2	PCC1	PCC0												
				0	0	0	0	0	0	0	1	0	0	1	0	0	0	1	1	0	1	0	0	1	×	×	×
0	0	0	0						16ấ	令			16	令			16	令			16	命令			fx/4fx	命令	
																									(77后	令(
	0	0	1		8 🕏	令命							8 🕏	令			8 🕏	令			8 🕏	令命			fx/8fx1	命令	
											_														(39㎡	令 (
	0	1	0		4 台	令			4 台	令							4 台	令			4 f	令命		f	x/16fx	T命令	>
															_										(20㎡	令 (
	0	1	1		2 🕏	令			2 f	令句			2 🕏	令句							2 f	令命		f	x/32fx	T命令	>
																									(10㎡	令(
	1	0	0		1 f	令			1 后	令句			1 f	令			1 f	令						f	x/64fx	T命令	>
																							_		(5亩	令)	
1	×	×	×		1 f	令			1 后	令			1 f	令			1 后	令			1 f	令				_	

表5-3 CPUクロックの切り替えに要する最大時間

注意 CPUクロックの分周の選択 (PCC0-PCC2) とメイン・システム・クロックからサブシステム・クロックへの切り替え (CSSを0 1)を同時に行わないでください。

ただし, CPUクロックの分周の選択(PCC0-PCC2)とサプシステム・クロックからメイン・システム・クロックへの切り替え(CSSを1 0)は同時に設定可能です。


- 備考1.1命令は,切り替え前のCPUクロックの最小命令実行時間となります。
 - 2.() 内はfx = 10.0 MHzまたはfxT = 32.768 kHz時。



5.6.2 システム・クロックとCPUクロックの切り替え手順

システム・クロックとCPUクロックの切り替えについて説明します。

図5-8 システム・クロックとCPUクロックの切り替え



電源投入後,RESET端子をロウ・レベルにすることでCPUにリセットがかかります。その後,RESET端子をハイ・レベルにするとリセットが解除され,メイン・システム・クロックが発振開始します。このとき,自動的に発振安定時間(218/fx)を確保します。

その後, CPUはメイン・システム・クロックの最低速 (6.4 μs: 10.0 MHz動作時)で命令の実行を開始します。

VDD電圧が最高速で動作できる電圧まで上昇するのに十分な時間経過後,プロセッサ・クロック・コントロール・レジスタ(PCC)を書き換えて最高速動作を行います。

VDD電圧が低下したことを割り込み要求信号などにより検出し,サブシステム・クロックに切り替えます(このとき,サブシステム・クロックが発振安定状態になっていなければなりません)。

VDD電圧が復帰したことを割り込み要求信号などにより検出し,PCCのビット7 (MCC)に0を設定してメイン・システム・クロックを発振開始させ,発振が安定するのに必要な時間経過後,PCCを書き換えて最高速動作に戻します。

注意 メイン・システム・クロックを停止させサプシステム・クロックを動作させているときに,再 度メイン・システム・クロックに切り替える場合には,プログラムで発振安定時間を確保した あとに切り替えてください。



[メ モ]



第6章 16ビット・タイマ/イベント・カウンタ

6.1 μ PD78014H**サブシリーズ内蔵タイマの概要**

この章では,16ビット・タイマ/イベント・カウンタについて説明しますが,その前に,µPD78014Hサブシリーズが内蔵しているタイマおよびそれに関連するものについて,その概要を以下に示します。

(1)16ビット・タイマ/イベント・カウンタ(TMO)

インターバル・タイマ,PWM出力,パルス幅測定(赤外線リモコン受信機能),外部イベント・カウンタ,任意の周波数の方形波出力などに使用できます。

(2) 8 ビット・タイマ / イベント・カウンタ (TM1, TM2)

インターバル・タイマ,外部イベント・カウンタ,任意の周波数の方形波出力などに使用できます。 また,2本の8ビット・タイマ/イベント・カウンタを1本の16ビット・タイマ/イベント・カウンタ として使用することもできます(**第7章 8ビット・タイマ/イベント・カウンタ**参照)。

(3)時計用タイマ (TM3)

0.5秒ごとにフラグをセット,および,あらかじめ設定した任意の時間間隔で割り込み要求を同時に発生できます(第8章 時計用タイマ参照)。

(4) ウォッチドッグ・タイマ (WDTM)

ウォッチドッグ・タイマ,あるいは,あらかじめ設定した任意の時間間隔でノンマスカブル割り込み要求,マスカブル割り込み要求,RESETを発生できます(第9章 ウォッチドッグ・タイマ参照)。

(5)クロック出力制御回路

メイン・システム・クロックを分周したクロックおよびサブシステム・クロックをほかのデバイスに供給する回路です(第10章 クロック出力制御回路参照)。

(6)ブザー出力制御回路

メイン・システム・クロックを分周したブザー周波数を出力する回路です(第11章 ブザー出力制御 回路参照)。



表6-1 タイマ/イベント・カウンタの動作

		16ビット・タイマ/	8 ビット・タイマ /	時計用タイマ	ウォッチドッグ・
		イベント・カウンタ	イベント・カウンタ		タイマ
動作	インターバル・タイマ	1チャネル	2 チャネル	1 チャネル ^{注1}	1 チャネル ^{注2}
モード	外部イベント・カウンタ			-	-
機能	タイマ出力			-	-
	PWM出力		-	-	-
	パルス幅測定		-	-	-
	方形波出力			-	-
	割り込み要求			-	
	テスト入力	-	-		-

- 注1.時計用タイマは時計用タイマとインターバル・タイマの機能を同時に使用可能です。
 - 2. ウォッチドッグ・タイマはウォッチドッグ・タイマとインターバル・タイマの機能がありますが,いずれか一方を選択して使用してください。

6.2 16ビット・タイマ/イベント・カウンタの機能

16ビット・タイマ / イベント・カウンタ (TMO)には,次のような機能があります。

- ・インターバル・タイマ
- ・PWM出力
- ・パルス幅測定
- ・外部イベント・カウンタ
- ・方形波出力

PWM出力とパルス幅測定は同時に使用できます。

(1) インターバル・タイマ

あらかじめ設定した任意の時間間隔で割り込み要求を発生します。

表6-2 16ピット・タイマ/イベント・カウンタのインターバル時間

最小インターバル時間	最大インターバル時間	分解能
2×TIO入力周期	2 ¹⁶ ×TI0入力周期	TIO入力エッジ周期
2 ² × 1/fx (400 ns)	2 ¹⁷ × 1/fx (13.1 ms)	2 × 1/fx (200 ns)
2 ³ × 1/fx (800 ns)	2 ¹⁸ × 1/fx (26.2 ms)	2 ² × 1/fx (400 ns)
2 ⁴ × 1/fx (1.6 μs)	2 ¹⁹ × 1/fx (52.4 ms)	2 ³ x 1/fx (800 ns)

備考1.fx:メイン・システム・クロック発振周波数

2.()内は, fx = 10.0 MHz動作時。



(2) PWM出力

14ビット分解能のPWM出力ができます。

(3)パルス幅測定

外部から入力される信号のパルス幅を測定できます。

(4)外部イベント・カウンタ

外部から入力される信号のパルス数を測定できます。

(5)方形波出力

任意の周波数の方形波出力が可能です。

表6-3 16ビット・タイマ/イベント・カウンタの方形波出力範囲

最小パルス幅	最大パルス幅	分解能
2×TIO入力周期	2 ¹⁶ ×TI0入力周期	TIO入力エッジ周期
2 ² x 1/fx (400 ns)	2 ¹⁷ × 1/fx (13.1 ms)	2 × 1/fx (200 ns)
2 ³ x 1/fx (800 ns)	2 ¹⁸ × 1/fx (26.2 ms)	2 ² × 1/fx (400 ns)
2 ⁴ × 1/fx (1.6 μs)	2 ¹⁹ × 1/fx (52.4 ms)	2 ³ × 1/fx (800 ns)

備考1.fx:メイン・システム・クロック発振周波数

2.()内は,fx=10.0 MHz動作時。

6.3 16ビット・タイマ/イベント・カウンタの構成

16ビット・タイマ / イベント・カウンタは,次のハードウエアで構成しています。


表6-4 16ビット・タイマ/イベント・カウンタの構成

項 目	構成
タイマ・レジスタ	16ビット× 1 本 (TM0)
レジスタ	16ビット・コンペア・レジスタ : 1本(CR00)
	16ビット・キャプチャ・レジスタ:1本(CR01)
タイマ出力	1本(TO0)
制御レジスタ	タイマ・クロック選択レジスタ 0(TCL0)
	16ビット・タイマ・モード・コントロール・レジスタ(TMC0)
	16ビット・タイマ出力コントロール・レジスタ(TOC0)
	ポート・モード・レジスタ3(PM3)
	外部割り込みモード・レジスタ(INTMO)
	サンプリング・クロック選択レジスタ(SCS) ^注

注 図15-1 割り込み機能の基本構成を参照してください。



図6-1 16ピット・タイマ/イベント・カウンタ(タイマ・モード)のプロック図




注1.エッジ検出回路

2.16ビット・タイマ/イベント・カウンタの出力制御回路の構成は,図6-3を参照してください。




図6 - 2 16 ビット・タイマ / イベント・カウンタ (PWMモード) のブロック図



備考 破線部内は,出力制御回路に含まれます。



図6-3 16 ビット・タイマ / イベント・カウンタ出力制御回路のブロック図



備考 破線部内が出力制御回路です。



(1)16ピット・コンペア・レジスタ (CR00)

CR00に設定した値と16ビット・タイマ・レジスタ(TM0)のカウント値を常に比較し,一致したときに割り込み要求(INTTM0)を発生する16ビットのレジスタです。

TMOをインターバル・タイマ動作に設定したときには、インターバル時間を保持するレジスタとして、またPWM出力動作に設定したときには、パルス幅を設定するレジスタとして使用します。

CR00は,16ビット・メモリ操作命令で設定します。0001H-FFFFHの値が設定可能です。 RESET入力により,不定になります。

- 注意1.PWMのデータ(14ビット)は、CR00の上位14ビットに設定してください。このとき、 下位2ビットには00を設定してください。
 - 2. CR00には0000H以外の値を設定してください。したがって,イベント・カウンタとして 使用時,1パルスのカウント動作はできません。
 - 3. CR00の変更後の値が16ビット・タイマ・レジスタ (TM0) の値よりも小さいとき,TM0 はカウントを継続しオーバフローして 0 から再カウントします。したがって,CR00の変更後の値が変更前の値より小さいときは,CR00を変更後,タイマを再スタートさせる必要があります。

(2)16ビット・キャプチャ・レジスタ (CR01)

16ビット・タイマ・レジスタ (TMO)の内容をキャプチャする16ビットのレジスタです。

キャプチャ・トリガは、INTPO/TIO端子の有効エッジ入力です。INTPOの有効エッジは外部割り込みモード・レジスタ(INTMO)で設定します。

CR01は,16ビット・メモリ操作命令で読み出します。

RESET入力により,不定になります。

注意 CR01の読み出し中にTIO/P00端子の有効エッジが入力されたとき,CR01はキャプチャ動作を行わず,データを保持します。ただし,有効エッジの検出による割り込み要求フラグ (PIFO)はセットされます。

(3)16ビット・タイマ・レジスタ (TMO)

カウント・パルスをカウントする16ビットのレジスタです。

TMOは,16ビット・メモリ操作命令で読み出します。

<u>RESET</u>入力により,0000Hになります。

注意 TMOの値はCR01を介して読み出すので,CR01の値を破壊します。



6.4 16ビット・タイマ/イベント・カウンタを制御する レジスタ

16ビット・タイマ / イベント・カウンタを制御するレジスタには,次の6種類があります。

- ・タイマ・クロック選択レジスタ0(TCL0)
- ・16ビット・タイマ・モード・コントロール・レジスタ (TMC0)
- ・16ビット・タイマ出力コントロール・レジスタ (TOC0)
- ・ポート・モード・レジスタ3 (PM3)
- ・外部割り込みモード・レジスタ (INTMO)
- ・サンプリング・クロック選択レジスタ (SCS)

(1)タイマ・クロック選択レジスタ0 (TCLO) (図6 - 4参照)

16ビット・タイマ・レジスタのカウント・クロックを設定するレジスタです。
TCL0は,1ビット・メモリ操作命令または8ビット・メモリ操作命令で設定します。
RESET入力により,00Hになります。

備考 TCL0は,16ビット・タイマ・レジスタのカウント・クロックの設定以外に,PCL出力のクロックを設定する機能があります。

(2)16ビット・タイマ・モード・コントロール・レジスタ (TMC0) (図6 - 5参照)

16ビット・タイマの動作モード,16ビット・タイマ・レジスタのクリア・モード,出力タイミングの設定,オーバフローを検出するレジスタです。

TMC0は, 1 ビット・メモリ操作命令または 8 ビット・メモリ操作命令で設定します。 $\overline{\text{RESET}}$ 入力により,00Hになります。

注意 16ビット・タイマ・レジスタは,TMC01-TMC03に0,0,0(動作停止モード)以外の値を設定した時点で動作を開始します。動作を停止させるにはTMC01-TMC03に0,0,0を設定してください。



図6-4 タイマ・クロック選択レジスタ0のフォーマット

略号 アドレス リセット時 R/W TCLO CLOE TCL06 TCL05 TCL04 TCL03 TCL02 TCL01 TCL00 FF40H 00H R/W TCL03 TCL02 TCL01 TCL00 PCL出力のクロックの選択 0 0 0 fxt (32.768 kHz) 0 $f_{x}/2^{3}$ (1.25 MHz) 0 fx/24 (625 kHz) $fx/2^5$ (313 kHz) 0 1 fx/26 (156 kHz) 1 fx/27 (78.1 kHz) 1 1 fx/28 (39.1 kHz) 1 上記以外 設定禁止 TCL06 TCL05 TCL04 16ビット・タイマ・レジスタのカウント・クロックの選択 0 0 0 TIO (有効エッジ指定可能) 1 0 0 fx/2 (5.0 MHz) 0 1 1 fx/2² (2.5 MHz) 0 0 fx/23 (1.25 MHz) 上記以外 設定禁止 CLOE PCL出力の制御 出力禁止 0 出力許可

- 注意 1 . TIO/INTPO 端子の有効エッジは,外部割り込みモード・レジスタ (INTMO) で設定します。また,サンプリング・クロック周波数は,サンプリング・クロック選択レジスタ (SCS) で選択します。
 - 2. PCL出力を許可するときは, TCL00-TCL03を設定したのち, 1 ビット・メモリ操作命令でCLOE に 1 を設定してください。
 - 3.TMOのカウント・クロックにTIOを設定しているとき,カウント値を読み出す場合には,16ビット・キャプチャ・レジスタ(CR01)からではなく,TMOから読み出してください。
 - 4.TCL0を同一データ以外に書き換える場合には、いったんタイマ動作を停止させたのちに書き換えてください。

備考1.fx : メイン・システム・クロック発振周波数

2 . fxT : サブシステム・クロック発振周波数

3.TIO: : 16ビット・タイマ/イベント・カウンタの入力端子

4.TM0 : 16ビット・タイマ・レジスタ

5.() 内は, fx = 10.0 MHzまたはfxT = 32.768 kHz動作時。

6.PCLについては,第10章 クロック出力制御回路を参照してください。



図6-5 16ビット・タイマ・モード・コントロール・レジスタのフォーマット

略号 7 6 5 4 3 2 1 ① アドレス リセット時 R/W TMC0 0 0 0 TMC03 TMC02 TMC01 OVF0 F F 4 8 H 0 0 H R/W

OVF0	16ビット・タイマ・レジスタのオーバフロー検出
0	オーバフローなし
1	オーバフローあり

TMC03	TMC02	TMC01	動作モードおよび	TO0の出力	割り込み要求の発生
			クリア・モードの選択	タイミングの選択	
0	0	0	動作停止	変化なし	発生しない
			(TM0は0にクリア)		
0	0	1	PWMモード	PWMパルス出力	TM0とCR00の一致で発
			(フリーランニング)		生
0	1	0	フリーランニング・モード	TM0とCR00の一致	
0	1	1		TM0とCR00の一致またはTI0の	
				有効エッジ	
1	0	0	TIOの有効エッジでクリア&ス	TM0とCR00の一致	
			タート		
1	0	1		TM0とCR00の一致またはTI0の	
				有効エッジ	
1	1	0	TM0とCR00の一致でクリア&	TM0とCR00の一致	
			スタート		
1	1	1		TM0とCR00の一致またはTI0の	
				有効エッジ	

- 注意 $1 \cdot 0$ リア・モードおよび TOO の出力タイミングは,タイマ動作を停止(TMCO1-TMCO3 に,0 ,0 を設定)させたのちに切り替えてください。
 - 2. TIO/INTPO端子の有効エッジは、外部割り込みモード・レジスタ(INTMO)で設定します。また、サンプリング・クロック周波数は、サンプリング・クロック選択レジスタ(SCS)で選択します。
 - 3.PWMモードを使用するときは、PWMモード設定後、CR00にデータを設定してください。
 - 4 . TM0とCR00の一致でクリア&スタートするモードを選択した場合, CR00の設定値がFFFFHで, TM0の値がFFFFHから0000Hに変化するとき, OVF0フラグが1に設定されます。

備考 TO0 : 16ビット・タイマ / イベント・カウンタの出力端子

TIO : 16ビット・タイマ / イベント・カウンタの入力端子

TMO : 16ビット・タイマ・レジスタ

CR00:16ビット・コンペア・レジスタ




(3)16ビット・タイマ出力コントロール・レジスタ (TOC0)

16ビット・タイマ / イベント・カウンタ出力制御回路の動作を制御するレジスタです。R-S型フリップ・フロップ (LVO)のセット / リセット, PWMモード時のアクティブ・レベル, PWMモード時以外では出力の反転許可 / 禁止, データ出力モードを設定します。

TOC0は,1ビット・メモリ操作命令または8ビット・メモリ操作命令で設定します。 RESET入力により,00Hになります。

図6-6 16ビット・タイマ出力コントロール・レジスタのフォーマット



注意1.TOC0は,必ずタイマ動作を停止させたのちに設定してください。

2. LVS0, LVR0は,データ設定後に読み出すと0が読み出せます。




(4) ポート・モード・レジスタ3 (PM3)

ポート3の入力/出力を1ビット単位で設定するレジスタです。

P30/TO0端子をタイマ出力として使用するとき,PM30およびP30の出力ラッチに0を設定してください。

PM3は , 1 ビット・メモリ操作命令または 8 ビット・メモリ操作命令で設定します。 $\overline{\text{RESET}}$ 入力により , FFHになります。

図6-7 ポート・モード・レジスタ3のフォーマット






(5)外部割り込みモード・レジスタ(INTMO)

INTPO-INTP2の有効エッジを設定するレジスタです。
INTMOは,8ビット・メモリ操作命令で設定します。
RESET入力により,00Hになります。

備考1.INTP0端子は,TI0/P00と兼用です。

2.INTP3は,立ち下がリエッジ固定です。

図6-8 外部割り込みモード・レジスタのフォーマット



注意 INTPO/TIO/P00端子の有効エッジは,16ビット・タイマ・モード・コントロール・レジスタ (TMC0)のビット1-3 (TMC01-TMC03)に0,0,0を設定し,タイマ動作を停止させたの ちに設定してください。




(6) サンプリング・クロック選択レジスタ (SCS)

INTPO に入力される有効エッジのクロック・サンプリングを行うクロックを設定するレジスタです。
INTPOを使ってリモコン受信をするとき,サンプリング・クロックによりディジタル・ノイズを除去します。

SCSは, 8 ビット・メモリ操作命令で設定します。 RESET入力により,00Hになります。

図6-9 サンプリング・クロック選択レジスタのフォーマット



注意 fx/2^{N+1} はCPUへ供給されるクロック , fx/2⁶ , fx/2⁷は周辺ハードウエアへ供給されるクロックです。 fx/2^{N+1}はHALTモード中は停止します。

備考1.N:プロセッサ・クロック・コントロール・レジスタ(PCC)のビット0-2(PCC0-PCC2)に 設定した値(N=0-4)。

- 2.fx:メイン・システム・クロック発振周波数
- 3.()内は,fx=10.0MHz動作時。



6.5 16ビット・タイマ/イベント・カウンタの動作

6.5.1 インターバル・タイマとしての動作

16ビット・タイマ・モード・コントロール・レジスタ (TMC0)のビット2,3 (TMC02,TMC03)を1,1に設定することにより,インターバル・タイマとして動作します。16ビット・コンペア・レジスタ (CR00)にあらかじめ設定したカウント値をインターバルとし,繰り返し割り込み要求を発生します。

16ビット・タイマ・レジスタ (TMO)のカウント値がCR00に設定した値と一致したとき,TMOの値を0にクリアしてカウントを継続するとともに割り込み要求信号(INTTMO)を発生します。

タイマ・クロック選択レジスタ 0 (TCL0)のビット 4 - 6 (TCL04-TCL06)で16ビット・タイマ / イベント・カウンタのカウント・クロックを選択できます。

なお,タイマ・カウント動作中にコンペア・レジスタの値を変更した場合の動作については,6.6(3) タイマ・カウント動作中のコンペア・レジスタの変更後の動作を参照してください。





図6-10 インターバル・タイマの構成図



図6-11 インターバル・タイマ動作のタイミング



備考 インターバル時間 = (N + 1) x t:N = 0001H-FFFFH

表6-5 16ビット・タイマ/イベント・カウンタのインターバル時間

TCL06	TCL05	TCL04	最小インターバル時間	最大インターバル時間	分解能	
0	0	0	2×TIO入力周期	2 ¹⁶ ×TI0入力周期	TIO入力エッジ周期	
0	1	0	2 ² × 1/fx (400 ns)	2 ¹⁷ × 1/fx (13.1 ms)	2 × 1/fx (200 ns)	
0	1	1	2 ³ × 1/fx (800 ns)	2 ¹⁸ × 1/fx (26.2 ms)	2 ² × 1/fx (400 ns)	
1	0	0	2 ⁴ × 1/fx (1.6 μs)	2 ¹⁹ × 1/fx (52.4 ms)	2 ³ × 1/fx (800 ns)	
上記以外			設定禁止			

備考1.fx:メイン・システム・クロック発振周波数

- 2.TCL04-TCL06:タイマ・クロック選択レジスタ0(TCL0)のビット4-6
- **3.** ()内はfx = 10.0 MHz動作時。



6.5.2 PWM出力としての動作

16ビット・タイマ・モード・コントロール・レジスタ (TMC0) のビット 1 - 3 (TMC01-03) を 1 , 0 , 0 に設定することにより , PWM出力として動作します。16ビット・コンペア・レジスタ (CR00) に設定した値で決まるデューティ比のパルスを , TO0/P30端子から出力します。

PWMパルスのアクティブ・レベルの幅は, CR00の上位14ビットに設定してください。また, アクティブ・レベルは, 16ビット・タイマ出力コントロール・レジスタ(TOC0)のビット1(TOC01)により選択します。

このPWMパルスは,14ビット分解能のパルスです。PWMパルスを外付け口ウ・パス・フィルタ(LPF)で積分することによりアナログ電圧に変換できます。2%/で決まる基本周期と2¹⁴/で決まる副周期を組み合わせて作られており,外付けのLPFの時定数を短くできるよう工夫されています。カウント・クロックはタイマ・クロック選択レジスタ0(TCL0)のビット4-6(TCL04-TCL06)で選択できます。

TOC0のビット0(TOE0)により、PWM出力の許可/禁止が選択できます。

- 注意1.CR00は、PWM動作モードを選択後に設定してください。
 - 2. CR00のビット0,1には必ず0を書き込んでください。
 - 3. TIO/P00/INTP0端子からの外部クロック入力のとき, PWM動作モードを選択しないでください。



14ビット分解能のPWMパルスを外付けのロウ・パス・フィルタで積分することによって,アナログ電圧に変換し,電子チューニングやD/Aコンバータなどに応用できます。

図 6 - 12 に示すような構成で,D/A変換に使用した場合のアナログ出力電圧 (V_{AN}) は次のようになります。

$$V_{AN} = V_{REF} \times \frac{$$
 コンペア・レジスタ(CR00)の値 2^{16}

VREF:外部スイッチング回路の基準電圧

図 6 - 12 PWM出力によるD/Aコンパータ構成例




図6-13にPWM出力をアナログ電圧に変換し,ボルテージ・シンセサイザ方式のTVチューナに応用した例を示します。

+ 110 V μ PD78014Hサブシリーズ 22 k 47 k 47 k 47 k 100 pF ╢ 0.22 μF | 0.22 μF | 0.22 μF 2SC 🛧 TO0/P30 電子チューナ 2352 T_μ PC574J 8.2 k 8.2 k GND Vss

図 6 - 13 TV チューナへの応用回路例



6.5.3 パルス幅測定としての動作

16ビット・タイマ・レジスタ (TMO)を使用し,TIO/P00端子に入力される信号のパルス幅を測定できます。

測定方法は、TMOをフリーランニングさせて測定する方法とTIO/POO端子に入力される信号の有効エッジに同期してタイマをリスタートさせて測定する方法の2種類があります。

(1)フリーランニングによるパルス幅測定

16ビット・タイマ・レジスタ (TMO) を動作させているとき,TIO/P00端子に外部割り込みモード・レジスタ (INTMO) で指定したエッジが入力されると,TMOの値を16ビット・キャプチャ・レジスタ (CRO1)に取り込み,外部割り込み要求信号 (INTPO)をセットします。

エッジ指定はINTM0のビット2,3 (ES10,ES11)により,立ち上がり,立ち下がり,両エッジの3種類から選択できます。

有効エッジの検出は,サンプリング・クロック選択レジスタ (SCS)で選択した周期でサンプリングを行い,2回有効レベルを検出することではじめてキャプチャ動作を行うため,短いパルス幅のノイズを除去できます。

f_{x/2}
f<sub>x/2²
f_{x/2³}

TIO/P00/INTPO

内部バス

OVF0

OVF0

I6ビット・タイマ・レジスタ (TM0)


OVF0

INTPO</sub>

図6-14 フリーランニングによるパルス幅測定の構成図



図6-15 フリーランニングによるパルス幅測定動作のタイミング(両エッジ指定時)






(2)リスタートによるパルス幅測定

TIO/P00端子への有効エッジを検出したとき,16ビット・タイマ・レジスタ (TM0)のカウント値を16ビット・キャプチャ・レジスタ (CR01)に取り込んだのち,TM0をクリアしてカウントを再開することによりTIO/P00端子に入力された信号のパルス幅を測定します。

エッジ指定は外部割り込みモード・レジスタ (INTMO) のビット2,3 (ES10, ES11) により,立ち上がり,立ち下がり,両エッジの3種類から選択できます。

有効エッジの検出は,サンプリング・クロック選択レジスタ(SCS)で選択した周期でサンプリングを行い,2回有効レベルを検出することではじめてキャプチャ動作を行うため,短いパルス幅のノイズを除去できます。

図6-16 リスタートによるパルス幅測定動作のタイミング(両エッジ指定時)





6.5.4 外部イベント・カウンタとしての動作

外部イベント・カウンタは, TIO/P00端子に入力される外部からのクロック・パルス数を16ビット・タイマ・レジスタ(TM0)でカウントするものです。

外部割り込みモード・レジスタ (INTMO) で指定した有効エッジが入力されるたびに, TMOがインクリメントされます。

TM0の計数値が16ビット・コンペア・レジスタ(CR00)の値と一致すると,TM0は0にクリアされ,割り込み要求信号(INTTM0)が発生します。

★ なお,CR00には0000H以外の値を設定してください(1パルスのカウント動作はできません)。

エッジ指定はINTM0のビット2,3 (ES10,ES11)により,立ち上がり,立ち下がり,両エッジの3種類から選択できます。

有効エッジの検出は,サンプリング・クロック選択レジスタ(SCS)で選択した周期でサンプリングを行い,2回有効レベルを検出することではじめて動作するため,短いパルス幅のノイズを除去できます。





図6-17 外部イベント・カウンタの構成図



図6-18 外部イベント・カウンタ動作のタイミング(立ち上がりエッジ指定時)





6.5.5 方形波出力としての動作

16ビット・コンペア・レジスタ (CR00) にあらかじめ設定したカウント値をインターバルとする,任意の周波数の方形波出力として動作します。

16ビット・タイマ出力コントロール・レジスタ (TOC0)のビット 0 (TOE0)とビット 1 (TOC01)に 1 を設定することにより, CR00にあらかじめ設定したカウント値をインターバルとしてTO0/P30端子の出力状態が反転します。これによって,任意の周波数の方形波出力が可能です。


TCL05 TCL04 TCL06 最小パルス幅 最大パルス幅 分解能 0 0 0 2×TIO入力周期 2¹⁶×TI0入力周期 TIO入力エッジ周期 0 $2^2 \times 1/f_X$ (400 ns) $2^{17} \times 1/fx$ (13.1 ms) $2 \times 1/fx$ (200 ns) 0 1 $2^3 \times 1/fx (800 \text{ ns})$ $2^{18} \times 1/fx$ (26.2 ms) $2^2 \times 1/fx (400 \text{ ns})$ $2^4 \times 1/f_X$ (1.6 µs) $2^{19} \times 1/fx$ (52.4 ms) $2^3 \times 1/f_X$ (800 ns)

表6-6 16ビット・タイマ/イベント・カウンタの方形波出力範囲

備考1.fx:メイン・システム・クロック発振周波数

- 2.TCL04-TCL06:タイマ・クロック選択レジスタ0(TCL0)のビット4-6
- 3.()内はfx = 10.0 MHz動作時。

図6-19 方形波出力動作のタイミング



注 TOO出力の初期値は,16ビット・タイマ出力コントロール・レジスタ(TOC0)のビット2,3(LVR0,LVS0)で設定できます。




6.6 16ビット・タイマ/イベント・カウンタの注意事項

(1)タイマ・スタート時の誤差

タイマ・スタート後,一致信号が発生するまでの時間は,最大で1クロック分の誤差が生じます。これはカウント・パルスに対して16ビット・タイマ・レジスタ(TMO)が非同期でスタートされるためです。

図6-20 16ピット・タイマ・レジスタのスタート・タイミング




(2)16ビット・コンペア・レジスタの設定

16ビット・コンペア・レジスタ (CR00)には,0000H以外の値を設定してください。 したがって,イベント・カウンタとして使用時,1パルスのカウント動作はできません。

(3) タイマ・カウント動作中のコンペア・レジスタの変更後の動作

16ビット・コンペア・レジスタ (CR00)の変更後の値が,16ビット・タイマ・レジスタ (TM0)の値よりも小さいとき,TM0はカウントを継続しオーバフローして0から再カウントします。したがって,CR00の変更後の値(M)が変更前の値(N)より小さいときは,CR00を変更後,タイマを再スタートさせる必要があります。

図6-21 タイマ・カウント動作中のコンペア・レジスタの変更後のタイミング



備考 N>X>M



(4)キャプチャ・レジスタのデータ保持タイミング

16ビット・キャプチャ・レジスタ (CR01)の読み出し中にTIO/P00端子の有効エッジが入力されたとき,CR01はキャプチャ動作を行わず,データを保持します。ただし,有効エッジの検出による割り込み要求フラグ (PIF0)はセットされます。

カウント・ パルス _ TM0 Ν N + 1N + 2M + 1M + 2カウント値 エッジ入力 割り込み要求 フラグ キャプチャ・ リード信号 CR01 Χ N + 1取り込み値 キャプチャ動作無視

図6-22 キャプチャ・レジスタのデータ保持タイミング

(5)有効エッジの設定

TIO/P00/INTP0端子の有効エッジは,16ビット・タイマ・モード・コントロール・レジスタ (TMC0)のビット 1-3 (TMC01-TMC03) に 0 , 0 , 0 を設定し,タイマ動作を停止させたのちに設定してください。有効エッジは,外部割り込みモード・レジスタ (INTM0)のビット 2 , 3 (ES10, ES11)で設定します。




(6) OVF0フラグの動作

OVF0フラグは次のとき,1に設定されます。 TM0とCR00の一致でクリア&スタートするモードを選択

CR00をFFFFHに設定

TMOがFFFFHから0000Hにカウント・アップするとき

図 6 - 23 OVF0フラグの動作タイミング





[メ モ]



第7章 8ピット・タイマ/イベント・カウンタ

7.1 8 ビット・タイマ / イベント・カウンタの機能

 μ PD78014Hサブシリーズが内蔵している 8 ビット・タイマ / イベント・カウンタには , 次の 2 つのモードがあります。

- ・8 ビット・タイマ / イベント・カウンタ・モード:2 チャネルの 8 ビット・タイマ / イベント・カウン タを別個に使用するモード
- ・16ビット・タイマ / イベント・カウンタ・モード: 2 チャネルの 8 ビット・タイマ / イベント・カウンタをあわせて16ビット・タイマ / イベント・カウンタとして使用するモード

7.1.1 8 ピット・タイマ / イベント・カウンタ・モード

8ビット・タイマ / イベント・カウンタ 1 , 2 (TM1, TM2)には,次のような機能があります。

- ・インターバル・タイマ
- ・外部イベント・カウンタ
- ・方形波出力



(1)8ビット・インターバル・タイマ

あらかじめ設定した任意の時間間隔で割り込み要求を発生します。

表7-18ピット・タイマ/イベント・カウンタのインターバル時間

最小インターバル時間	最大インターバル時間	分解能
2 ² × 1/fx (400 ns)	2 ¹⁰ × 1/fx (102.4 μs)	2 ² × 1/fx (400 ns)
2 ³ x 1/fx (800 ns)	2 ¹¹ × 1/fx (204.8 μs)	$2^3 \times 1/f_X$ (800 ns)
2 ⁴ × 1/fx (1.6 μs)	2 ¹² × 1/fx (409.6 μs)	2 ⁴ × 1/fx (1.6 μs)
2 ⁵ × 1/fx (3.2 μs)	2 ¹³ × 1/fx (819.2 μs)	2 ⁵ × 1/fx (3.2 μs)
2 ⁶ × 1/fx (6.4 μs)	2 ¹⁴ × 1/fx (1.64 ms)	2 ⁶ × 1/fx (6.4 μs)
2 ⁷ x 1/fx (12.8 μs)	2 ¹⁵ × 1/fx (3.28 ms)	2 ⁷ × 1/fx (12.8 μs)
2 ⁸ × 1/fx (25.6 μs)	2 ¹⁶ × 1/fx (6.55 ms)	28 × 1/fx (25.6 μs)
2 ⁹ x 1/fx (51.2 μs)	2 ¹⁷ × 1/fx (13.1 ms)	2° × 1/fx (51.2 μs)
2 ¹⁰ × 1/fx (102.4 μs)	2 ¹⁸ × 1/fx (26.2 ms)	2 ¹⁰ × 1/fx (102.4 μs)
2 ¹² x 1/fx (409.6 μs)	2 ²⁰ × 1/fx (104.9 ms)	2 ¹² × 1/fx (409.6 µs)

備考1.fx:メイン・システム・クロック発振周波数

2.()内はfx = 10.0 MHz動作時。

(2)外部イベント・カウンタ

外部から入力される信号のパルス数を測定できます。

(3)方形波出力

任意の周波数の方形波出力が可能です。

表7-28ビット・タイマ/イベント・カウンタの方形波出力範囲

最小パルス幅	最大パルス幅	分解能
2 ² x 1/fx (400 ns)	2 ¹⁰ × 1/fx (102.4 μs)	2 ² × 1/fx (400 ns)
2 ³ x 1/fx (800 ns)	2 ¹¹ × 1/fx (204.8 µs)	2 ³ × 1/fx (800 ns)
2 ⁴ x 1/fx (1.6 μs)	2 ¹² × 1/fx (409.6 μs)	2 ⁴ × 1/fx (1.6 μs)
2 ⁵ × 1/fx (3.2 μs)	2 ¹³ × 1/fx (819.2 μs)	2 ⁵ × 1/fx (3.2 μs)
2 ⁶ × 1/fx (6.4 μs)	2 ¹⁴ × 1/fx (1.64 ms)	2 ⁶ × 1/fx (6.4 μs)
2 ⁷ × 1/fx (12.8 μs)	2 ¹⁵ × 1/fx (3.28 ms)	2 ⁷ × 1/fx (12.8 μs)
2 ⁸ × 1/fx (25.6 μs)	2 ¹⁶ × 1/fx (6.55 ms)	2 ⁸ × 1/fx (25.6 μs)
2 ⁹ x 1/fx (51.2 μs)	2 ¹⁷ × 1/fx (13.1 ms)	2° × 1/fx (51.2 μs)
2 ¹⁰ × 1/fx (102.4 μs)	2 ¹⁸ × 1/fx (26.2 ms)	2 ¹⁰ × 1/fx (102.4 μs)
2 ¹² × 1/fx (409.6 μs)	2 ²⁰ × 1/fx (104.9 ms)	2 ¹² × 1/fx (409.6 µs)

備考1.fx:メイン・システム・クロック発振周波数

2. ()内はfx = 10.0 MHz動作時。



7.1.2 16ピット・タイマ/イベント・カウンタ・モード

(1)16ピット・インターバル・タイマ

あらかじめ設定した任意の時間間隔で割り込み要求を発生できます。

表7-3 8 ピット・タイマ / イベント・カウンタを16 ピット・タイマ / イベント・カウンタとして使用したときのインターバル時間

最小インターバル時間	最大インターバル時間	分解能
2 ² × 1/fx (400 ns)	2 ¹⁸ × 1/fx (26.2 ms)	$2^2 \times 1/f_X$ (400 ns)
2 ³ x 1/fx (800 ns)	2 ¹⁹ × 1/fx (52.4 ms)	$2^3 \times 1/f_X$ (800 ns)
2 ⁴ × 1/fx (1.6 μs)	2 ²⁰ × 1/fx (104.9 ms)	2 ⁴ × 1/fx (1.6 μs)
2 ⁵ × 1/fx (3.2 μs)	2 ²¹ × 1/fx (209.7 ms)	2 ⁵ × 1/fx (3.2 μs)
2 ⁶ × 1/fx (6.4 μs)	2 ²² × 1/fx (419.4 ms)	2 ⁶ × 1/fx (6.4 μs)
2 ⁷ × 1/fx (12.8 μs)	2 ²³ × 1/fx (838.9 ms)	2 ⁷ × 1/fx (12.8 μs)
2 ⁸ × 1/fx (25.6 μs)	2 ²⁴ × 1/fx (1.7 s)	28 × 1/fx (25.6 μs)
2 ⁹ × 1/fx (51.2 μs)	2 ²⁵ × 1/fx (3.4 s)	2° × 1/fx (51.2 μs)
2 ¹⁰ x 1/fx (102.4 μs)	2 ²⁶ × 1/fx (6.7 s)	2 ¹⁰ × 1/fx (102.4 μs)
2 ¹² × 1/fx (409.6 μs)	2 ²⁸ × 1/fx (26.8 s)	2 ¹² × 1/fx (409.6 µs)

備考1.fx:メイン・システム・クロック発振周波数

2.()内はfx = 10.0 MHz動作時。



(2)外部イベント・カウンタ

外部から入力される信号のパルス数を測定できます。

(3)方形波出力

任意の周波数の方形波出力が可能です。

表7 - 4 8 ピット・タイマ / イベント・カウンタを16 ピット・タイマ / イベント・カウンタとして使用したときの方形波出力範囲

最小パルス幅	最大パルス幅	分解能
2 ² x 1/fx (400 ns)	2 ¹⁸ x 1/fx (26.2 ms)	2 ² × 1/fx (400 ns)
2 ³ x 1/fx (800 ns)	2 ¹⁹ × 1/fx (52.4 ms)	2 ³ × 1/fx (800 ns)
2 ⁴ × 1/fx (1.6 μs)	2 ²⁰ × 1/fx (104.9 ms)	2 ⁴ × 1/fx (1.6 μs)
2 ⁵ × 1/fx (3.2 μs)	2 ²¹ × 1/fx (209.7 ms)	2 ⁵ × 1/fx (3.2 μs)
2 ⁶ × 1/fx (6.4 μs)	2 ²² × 1/fx (419.4 ms)	2 ⁶ × 1/fx (6.4 μs)
2 ⁷ x 1/fx (12.8 μs)	2 ²³ x 1/fx (838.9 ms)	2 ⁷ × 1/fx (12.8 μs)
2 ⁸ × 1/fx (25.6 μs)	2 ²⁴ × 1/fx (1.7 s)	2 ⁸ × 1/fx (25.6 μs)
2 ⁹ x 1/fx (51.2 μs)	2 ²⁵ × 1/fx (3.4 s)	2 ⁹ × 1/fx (51.2 μs)
2 ¹⁰ × 1/fx (102.4 μs)	$2^{26} \times 1/f_X (6.7 s)$	2 ¹⁰ × 1/fx (102.4 μs)
2 ¹² × 1/fx (409.6 μs)	2 ²⁸ × 1/fx (26.8 s)	2 ¹² × 1/fx (409.6 µs)

備考1.fx:メイン・システム・クロック発振周波数

2.()内はfx = 10.0 MHz動作時。

7.2 8 ビット・タイマ / イベント・カウンタの構成

8ビット・タイマ/イベント・カウンタは,次のハードウエアで構成しています。


表7-5 8ピット・タイマ/イベント・カウンタの構成

項 目	構 成
タイマ・レジスタ	8ビット×2本 (TM1,TM2)
レジスタ	8 ビット・コンペア・レジスタ:2 本 (CR10, CR20)
タイマ出力	2本(TO1, TO2)
制御レジスタ	タイマ・クロック選択レジスタ 1(TCL1)
	8 ビット・タイマ・モード・コントロール・レジスタ(TMC1)
	8 ビット・タイマ出力コントロール・レジスタ(TOC1)
	ポート・モード・レジスタ3(PM3) ^注
	ポート3(P3)

注 図4-8 P30-P37のブロック図を参照してください。




図7-18ピット・タイマ/イベント・カウンタのブロック図



注 8ビット・タイマ/イベント・カウンタの出力制御回路1,2の構成は,図7-2,図7-3を参照してください。




図7-28ビット・タイマ/イベント・カウンタ出力制御回路1のプロック図



注 ポート・モード・レジスタ3 (PM3)のビット1

備考 破線部内が出力制御回路です。

図7-38ビット・タイマ/イベント・カウンタ出力制御回路2のプロック図



注 ポート・モード・レジスタ3 (PM3)のビット2

備考1.破線部内が出力制御回路です。

2.fsck:シリアル・クロック周波数



(1) 8 ビット・コンペア・レジスタ (CR10, CR20)

CR10に設定した値と8ビット・タイマ・レジスタ1 (TM1)のカウント値, CR20に設定した値と8ビット・タイマ・レジスタ2 (TM2)のカウント値を常に比較し, 一致したときにそれぞれ割り込み要求 (INTTM1, INTTM2)を発生する8ビットのレジスタです。

TM1, TM2をインターバル・タイマ動作に設定したときのインターバル時間を保持するレジスタとしても使用できます。

CR10, CR20は, 8 ビット・メモリ操作命令で設定します。16 ビット・メモリ操作命令では設定できません。8 ビット・タイマ / イベント・カウンタとして使用時は,00H-FFHの値が,16 ビット・タイマ / イベント・カウンタとして使用時は,0000H-FFFFHの値が設定可能です。

RESET入力により,不定になります。

- 注意 1 . 16ピット・タイマ / イベント・カウンタとして使用時 , データは , 必ずタイマ動作を停止 させたのちに設定してください。
 - 2. CR10, CR20の変更後の値が,8ビット・タイマ・レジスタ (TM1, TM2) の値よりも小さいとき,TM1,TM2はカウントを継続しオーバフローして0から再カウントします。したがって,CR10,CR20の変更後の値が変更前の値より小さいときは,CR10,CR20を変更後,タイマを再スタートさせる必要があります。

(2) 8 ビット・タイマ・レジスタ1,2 (TM1, TM2)

カウント・パルスをカウントする8ビットのレジスタです。

TM1, TM2を8ビット・タイマ×2チャネル・モードとして使用するときは,8ビット・メモリ操作命令で読み出します。16ビット・タイマ×1チャネル・モードとして使用するときは,16ビット・タイマ・レジスタ(TMS)を16ビット・メモリ操作命令で読み出します。

RESET入力により,それぞれ00Hになります。

7.3 8 ビット・タイマ / イベント・カウンタを制御する レジスタ

8ビット・タイマ/イベント・カウンタを制御するレジスタには,次の4種類があります。

- ・タイマ・クロック選択レジスタ1 (TCL1)
- ・8 ビット・タイマ・モード・コントロール・レジスタ (TMC1)
- ・ 8 ビット・タイマ出力コントロール・レジスタ (TOC1)
- ・ポート・モード・レジスタ3 (PM3)

(1) タイマ・クロック選択レジスタ1 (TCL1)

8ビット・タイマ・レジスタ1,2のカウント・クロックを設定するレジスタです。

TCL1は,8ビット・メモリ操作命令で設定します。

RESET入力により,00Hになります。



図7-4 タイマ・クロック選択レジスタ1のフォーマット

略号	7 6	5	4	3	2	1	0	ア	ドレス	リセ	ット時	R/W
TCL1	TCL17 TCL16								- 4 1 H		0 H	R/W
								TCL13	TCL12	TCL11	TCL10	8ピット・タイマ・レジスタ1のカウント・クロックの選択
								0	0	0	0	TI1の立ち下がりエッジ
								0	0	0	1	TI1の立ち上がりエッジ
								0	1	1	0	fx/2 ² (2.5 MHz)
								0	1	1	1	fx/2 ³ (1.25 MHz)
								1	0	0	0	fx/2 ⁴ (625 kHz)
								1	0	0	1	fx/2 ⁵ (313 kHz)
								1	0	1	0	fx/2 ⁶ (156 kHz)
								1	0	1	1	fx/2 ⁷ (78.1 kHz)
								1	1	0	0	fx/2 ⁸ (39.1 kHz)
								1	1	0	1	fx/2 ⁹ (19.5 kHz)
								1	1	1	0	fx/2 ¹⁰ (9.8 kHz)
								1	1	1	1	fx/2 ¹² (2.4 kHz)
								上記以	外			設定禁止
								TCL17	TCI 16	TCI 15	TCI 14	8 ビット・タイマ・レジスタ2のカウント・クロックの選択
								0	0	0	0	TI2の立ち下がりエッジ
								0	0	0	1	TI2の立ち上がりエッジ
								0	1	1	0	fx/2 ² (2.5 MHz)
								0	1	1	1	fx/2 ³ (1.25 MHz)
								1	0	0	0	fx/2 ⁴ (625 kHz)
								1	0	0	1	fx/2 ⁵ (313 kHz)
								1	0	1	0	fx/2 ⁶ (156 kHz)
								1	0	1	1	fx/2 ⁷ (78.1 kHz)
								1	1	0	0	fx/2 ⁸ (39.1 kHz)
								1	1	0	1	fx/2 ⁹ (19.5 kHz)
								1	1	1	0	fx/2 ¹⁰ (9.8 kHz)
								1	1	1	1	fx/2 ¹² (2.4 kHz)
									' <u>'</u>	'	'	

注意 TCL1を同一データ以外に書き換える場合には、いったんタイマ動作を停止させたのちに書き換えてください。

上記以外

設定禁止

備考1.fx :メイン・システム・クロック発振周波数

2. TI1: 8 ビット・タイマ・レジスタ 1 の入力端子3. TI2: 8 ビット・タイマ・レジスタ 2 の入力端子

4. ()内は, fx = 10.0 MHz動作時。




(2) 8 ビット・タイマ・モード・コントロール・レジスタ (TMC1)

8 ビット・タイマ・レジスタ1,2の動作許可/停止および8 ビット・タイマ・レジスタ1,2の動作モードを設定するレジスタです。

TMC1は,1ビット・メモリ操作命令または8ビット・メモリ操作命令で設定します。 RESET人力により,00Hになります。

図7-5 8ピット・タイマ・モード・コントロール・レジスタのフォーマット



注意1.動作モードは,タイマ動作を停止させたのちに切り替えてください。

2.16ビット・タイマ・レジスタ (TMS) として使用する場合の動作許可 / 停止は , TCE1で設定してください。




(3) 8 ビット・タイマ出力コントロール・レジスタ (TOC1)

8 ビット・タイマ / イベント・カウンタ出力制御回路 1 , 2 の動作を制御するレジスタです。 R-S型フリップフロップ (LV1, LV2)のセット / リセット,反転許可 / 禁止,8 ビット・タイマ・レジスタ 1 , 2 のタイマ出力許可 / 禁止を設定します。

TOC1は,1ビット・メモリ操作命令または8ビット・メモリ操作命令で設定します。 RESET入力により,00Hになります。

図7-6 8ピット・タイマ出力コントロール・レジスタのフォーマット



注意1.TOC1は,必ずタイマ動作を停止させたのちに設定してください。

2. LVS1, LVS2, LVR1, LVR2は,データ設定後に読み出すと0が読み出せます。




(4) ポート・モード・レジスタ3 (PM3)

ポート3の入力/出力を1ビット単位で設定するレジスタです。

P31/TO1, P32/TO2端子をタイマ出力として使用するとき, PM31, PM32およびP31, P32の出力ラッチに0を設定してください。

PM3は,1ビット・メモリ操作命令または8ビット・メモリ操作命令で設定します。 RESET入力により,FFHになります。

図7-7 ポート・モード・レジスタ3のフォーマット





7.4 8 ビット・タイマ / イベント・カウンタの動作

7.4.1 8 ピット・タイマ / イベント・カウンタ・モード

(1) インターバル・タイマとしての動作

8 ビット・コンペア・レジスタ (CR10, CR20) にあらかじめ設定したカウント値をインターバルとし、繰り返し割り込み要求を発生するインターバル・タイマとして動作します。

8 ビット・タイマ・レジスタ 1 , 2 (TM1,TM2)のカウント値がCR10,CR20に設定した値と一致したとき,TM1,TM2の値を 0 にクリアしてカウントを継続するとともに割り込み要求信号(INTTM1,INTTM2)を発生します。

タイマ・クロック選択レジスタ1 (TCL1)のビット0-3 (TCL10-TCL13)でTM1のカウント・クロックを,またビット4-7 (TCL14-TCL17)でTM2のカウント・クロックを選択できます。

なお,タイマ・カウント動作中にコンペア・レジスタの値を変更した場合の動作については,**7.5** (3)タイマ・カウント動作中のコンペア・レジスタの変更後の動作を参照してください。




図7-8 インターバル・タイマ動作のタイミング

備考 インターバル時間 = (N+1) xt:N=00H-FFH



表7-68ビット・タイマ/イベント・カウンタ1のインターバル時間

TCL13	TCL12	TCL11	TCL10	最小インターバル時間	最大インターバル時間	分解能
0	0	0	0	TI1入力周期	28 x TI1入力周期	TI1入力エッジ周期
0	0	0	1	TI1入力周期	28 x TI1入力周期	TI1入力エッジ周期
0	1	1	0	$2^2 \times 1/f_X$ (400 ns)	2 ¹⁰ × 1/fx (102.4 μs)	2 ² × 1/fx (400 ns)
0	1	1	1	2 ³ × 1/fx (800 ns)	2 ¹¹ × 1/fx (204.8 µs)	2 ³ × 1/fx (800 ns)
1	0	0	0	2 ⁴ × 1/fx (1.6 μs)	2 ¹² × 1/fx (409.6 μs)	2 ⁴ × 1/fx (1.6 μs)
1	0	0	1	2 ⁵ × 1/fx (3.2 μs)	2 ¹³ × 1/fx (819.2 μs)	2 ⁵ × 1/fx (3.2 μs)
1	0	1	0	2 ⁶ × 1/fx (6.4 μs)	2 ¹⁴ × 1/fx (1.64 ms)	2 ⁶ × 1/fx (6.4 μs)
1	0	1	1	2 ⁷ × 1/fx (12.8 μs)	2 ¹⁵ × 1/fx (3.28 ms)	2 ⁷ × 1/fx (12.8 μs)
1	1	0	0	28×1/fx (25.6 μs)	2 ¹⁶ × 1/fx (6.55 ms)	28 × 1/fx (25.6 μs)
1	1	0	1	2° × 1/fx (51.2 μs)	2 ¹⁷ × 1/fx (13.1 ms)	2° × 1/fx (51.2 μs)
1	1	1	0	2 ¹⁰ × 1/fx (102.4 μs)	2 ¹⁸ × 1/fx (26.2 ms)	2 ¹⁰ × 1/fx (102.4 μs)
1	1	1	1	2 ¹² × 1/fx (409.6 μs)	2 ²⁰ × 1/fx (104.9 ms)	2 ¹² × 1/fx (409.6 μs)
上記以外				設定禁止		

- 備考1.fx:メイン・システム・クロック発振周波数
 - 2. TCL10-TCL13: タイマ・クロック選択レジスタ1 (TCL1) のビット0-3
 - 3.()内はfx=10.0 MHz動作時。

表7-78ピット・タイマ/イベント・カウンタ2のインターバル時間

TCL17	TCL16	TCL15	TCL14	最小インターバル時間	最大インターバル時間	分解能
0	0	0	0	TI2入力周期	28×TI2入力周期	TI2入力エッジ周期
0	0	0	1	TI2入力周期	28×TI2入力周期	TI2入力エッジ周期
0	1	1	0	2 ² × 1/fx (400 ns)	2 ¹⁰ × 1/f _X (102.4 μs)	2 ² × 1/fx (400 ns)
0	1	1	1	2 ³ × 1/fx (800 ns)	2 ¹¹ × 1/fx (204.8 µs)	2 ³ × 1/fx (800 ns)
1	0	0	0	2 ⁴ × 1/fx (1.6 μs)	2 ¹² × 1/f _X (409.6 μs)	2 ⁴ × 1/fx (1.6 μs)
1	0	0	1	2 ⁵ × 1/fx (3.2 μs)	2 ¹³ × 1/fx (819.2 μs)	2 ⁵ × 1/fx (3.2 μs)
1	0	1	0	2 ⁶ × 1/fx (6.4 μs)	2 ¹⁴ × 1/fx (1.64 ms)	2 ⁶ × 1/fx (6.4 μs)
1	0	1	1	2 ⁷ × 1/fx (12.8 μs)	2 ¹⁵ × 1/fx (3.28 ms)	2 ⁷ × 1/fx (12.8 μs)
1	1	0	0	28 × 1/fx (25.6 μs)	2 ¹⁶ × 1/fx (6.55 ms)	2 ⁸ × 1/fx (25.6 μs)
1	1	0	1	2°×1/fx (51.2 μs)	2 ¹⁷ × 1/f _X (13.1 ms)	2 ⁹ × 1/fx (51.2 μs)
1	1	1	0	2 ¹⁰ × 1/fx (102.4 μs)	2 ¹⁸ × 1/fx (26.2 ms)	2 ¹⁰ × 1/fx (102.4 μs)
1	1	1	1	2 ¹² × 1/fx (409.6 μs)	2 ²⁰ × 1/fx (104.9ms)	2 ¹² × 1/fx (409.6 μs)
上記以外				設定禁止		

- 備考1.fx:メイン・システム・クロック発振周波数
 - 2.TCL14-TCL17:タイマ・クロック選択レジスタ1(TCL1)のビット4-7
 - 3.()内はfx=10.0 MHz動作時。




(2)外部イベント・カウンタとしての動作

外部イベント・カウンタは, TI1/P33, TI2/P34端子に入力される外部からのクロック・パルス数を8ビット・タイマ・レジスタ1,2(TM1,TM2)でカウントするものです。

タイマ・クロック選択レジスタ1 (TCL1)で指定した有効エッジが入力されるたびに,TM1,TM2がインクリメントされます。エッジ指定は,立ち上がりまたは立ち下がりのいずれかを選択できます。TM1,TM2の計数値が8ビット・コンペア・レジスタ(CR10,CR20)の値と一致すると,TM1,TM2は0にクリアされ,割り込み要求信号(INTTM1,INTTM2)が発生します。

図7-9 外部イベント・カウンタ動作のタイミング(立ち上がりエッジ指定時)



備考 N = 00H-FFH



(3) 方形波出力としての動作

8 ビット・コンペア・レジスタ (CR10, CR20) にあらかじめ設定した値をインターバルとする,任意の周波数の方形波出力として動作します。

8 ビット・タイマ出力コントロール・レジスタ (TOC1) のビット 0 (TOE1) ,またはビット 4 (TOE2) に 1 を設定することにより,CR10,またはCR20にあらかじめ設定したカウント値をインターバルとしてTO1/P31あるいはTO2/P32端子の出力状態が反転します。これによって,任意の周波数の方形波出力が可能です。


TCL13	TCL12	TCL11	TCL10	最小パルス幅	最大パルス幅	分解能
0	1	1	0	2 ² × 1/fx (400 ns)	2 ¹⁰ × 1/fx (102.4 μs)	2 ² × 1/fx (400 ns)
0	1	1	1	2 ³ × 1/fx (800 ns)	2 ¹¹ × 1/fx (204.8 µs)	$2^3 \times 1/fx \ (800 \text{ ns})$
1	0	0	0	2 ⁴ × 1/fx (1.6 μs)	2 ¹² × 1/fx (409.6 µs)	2 ⁴ × 1/fx (1.6 μs)
1	0	0	1	2 ⁵ × 1/fx (3.2 μs)	2 ¹³ × 1/fx (819.2 μs)	2 ⁵ × 1/fx (3.2 μs)
1	0	1	0	2 ⁶ × 1/fx (6.4 μs)	2 ¹⁴ × 1/fx (1.64 ms)	2 ⁶ × 1/fx (6.4 μs)
1	0	1	1	2 ⁷ × 1/fx (12.8 μs)	2 ¹⁵ × 1/fx (3.28 ms)	2 ⁷ × 1/fx (12.8 μs)
1	1	0	0	28 × 1/fx (25.6 μs)	2 ¹⁶ × 1/fx (6.55 ms)	2 ⁸ × 1/fx (25.6 μs)
1	1	0	1	2°×1/fx (51.2 μs)	2 ¹⁷ × 1/fx (13.1 ms)	2 ⁹ × 1/fx (51.2 μs)
1	1	1	0	2 ¹⁰ × 1/fx (102.4 μs)	2 ¹⁸ × 1/fx (26.2 ms)	2 ¹⁰ × 1/fx (102.4 μs)
1	1	1	1	2 ¹² x 1/fx (409.6 μs)	2 ²⁰ x 1/fx (104.9 ms)	2 ¹² x 1/fx (409.6 μs)

表7-88ピット・タイマ/イベント・カウンタの方形波出力範囲

備考1.fx:メイン・システム・クロック発振周波数

- 2. TCL10-TCL13: タイマ・クロック選択レジスタ1 (TCL1) のビット0-3
- 3.()内はfx = 10.0 MHz動作時。

図7-10 方形波出力動作のタイミング



注 TO1出力の初期値は,8ビット・タイマ出力コントロール・レジスタ(TOC1)のビット2,3 (LVS1, LVR1)で設定できます。



7.4.2 16ビット・タイマ/イベント・カウンタ・モード

8 ビット・タイマ・モード・コントロール・レジスタ (TMC1) のビット 2 (TMC12) に 1 を設定すると, 16ビット・タイマ / イベント・カウンタ・モードとなります。

このモードでは,カウント・クロックはタイマ・クロック選択レジスタ(TCL1)のビット 0-3(TCL10-TCL13)で選択します。そして,8 ビット・タイマ / イベント・カウンタ 1(TM1)のオーバフロー信号が8 ビット・タイマ / イベント・カウンタ 2(TM2)のカウント・クロックとなります。

また,このモードでのカウント動作の禁止/許可は,TMC1のビット0(TCE1)で選択します。

★ (1)インターバル・タイマとしての動作

2 チャネルの 8 ビット・コンペア・レジスタ (CR10, CR20) にあらかじめ設定したカウント値をインターバルとし、繰り返し割り込み要求を発生するインターバル・タイマとして動作します。カウント値を設定する際には、上位 8 ビットの値をCR20に、下位 8 ビットの値をCR10に設定します。設定可能なカウント値 (インターバル時間) については、表7 - 9 を参照してください。

8 ビット・タイマ・レジスタ 1 (TM1) とCR10が一致し,かつ 8 ビット・タイマ・レジスタ 2 (TM2) とCR20が一致したとき,TM1およびTM2の値を 0 にクリアしてカウントを継続するとともに割り込み要求信号(INTTM2)を発生します。インターバル・タイマの動作タイミングについては,図7-11を参照してください。

カウント・クロックは,タイマ・クロック選択レジスタ1 (TCL1)のビット0-3 (TCL10-TCL13)で選択します。そして,TM1のオーバフロー信号がTM2のカウント・クロックになります。




図7-11 インターバル・タイマ動作のタイミング



注意 16ビット・タイマ/イベント・カウンタ・モードを使用している場合でも、TM1のカウント値がCR10の値と一致すると、割り込み要求(INTTM1)を発生し、8ビット・タイマ/イベント・カウンタ出力制御回路1のF/Fが反転します。したがって、16ビットのインターバル・タイマとして使用するときには、INTTM1の受け付けを禁止するためのマスク・フラグTMMK1に1を設定してください。

また,タイマのカウント値を読み出す場合には,16ビット・タイマ・レジスタ (TMS)を16ビット・メモリ操作命令で読み出してください。

表7 - 9 2チャネルの8ビット・タイマ/イベント・カウンタ (TM1, TM2)を 16ビット・タイマ/イベント・カウンタとして使用したときのインターバル時間

TCL13	TCL12	TCL11	TCL10	最小インターバル時間	最大インターバル時間	分解能
0	0	0	0	TI1入力周期	28×TI1入力周期	TI1入力エッジ周期
0	0	0	1	TI1入力周期	2 ⁸ × TI1入力周期	TI1入力エッジ周期
0	1	1	0	2 ² × 1/fx (400 ns)	2 ¹⁸ x 1/fx (26.2 ms)	2 ² × 1/fx (400 ns)
0	1	1	1	2 ³ × 1/fx (800 ns)	2 ¹⁹ x 1/fx (52.4 ms)	2 ³ × 1/fx (800 ns)
1	0	0	0	2 ⁴ × 1/fx (1.6 μs)	2 ²⁰ × 1/fx (104.9 ms)	2 ⁴ × 1/fx (1.6 μs)
1	0	0	1	2 ⁵ × 1/fx (3.2 μs)	2 ²¹ × 1/fx (209.7 ms)	2 ⁵ × 1/fx (3.2 μs)
1	0	1	0	2 ⁶ × 1/fx (6.4 μs)	2 ²² × 1/fx (419.4 ms)	2 ⁶ × 1/fx (6.4 μs)
1	0	1	1	2 ⁷ × 1/fx (12.8 μs)	2 ²³ × 1/fx (838.9 ms)	2 ⁷ × 1/fx (12.8 μs)
1	1	0	0	28 × 1/fx (25.6 μs)	2 ²⁴ × 1/fx (1.7 s)	28 × 1/fx (25.6 μs)
1	1	0	1	2°×1/fx (51.2 μs)	2 ²⁵ × 1/fx (3.4 s)	2° × 1/fx (51.2 μs)
1	1	1	0	2 ¹⁰ × 1/fx (102.4 μs)	2 ²⁶ × 1/fx (6.7 s)	2 ¹⁰ × 1/fx (102.4 μs)
1	1	1	1	2 ¹² × 1/fx (409.6 μs)	2 ²⁸ × 1/fx (26.8 s)	2 ¹² × 1/fx (409.6 μs)
上記以外				設定禁止		

備考1.fx:メイン・システム・クロック発振周波数

2.TCL10-TCL13:タイマ・クロック選択レジスタ1(TCL1)のビット0-3

3.()内はfx=10.0 MHz動作時。




(2)外部イベント・カウンタとしての動作

外部イベント・カウンタは,TI1/P33端子に入力される外部からのクロック・パルス数を2チャネルの8ビット・タイマ・レジスタ1,2(TM1,TM2)でカウントするものです。

タイマ・クロック選択レジスタ1(TCL1)で指定した有効エッジが入力されるたびに,TM1がインクリメントされます。そしてTM1がオーバフローすると,そのオーバフロー信号をカウント・クロックとしてTM2がインクリメントされます。エッジ指定は,立ち上がりまたは立ち下がりのいずれかを選択できます。

TM1, TM2の計数値が8ビット・コンペア・レジスタ(CR10, CR20)の値と一致すると, TM1, TM2は0にクリアされ,割り込み要求信号(INTTM2)が発生します。

図7-12 外部イベント・カウンタ動作のタイミング(立ち上がりエッジ指定時)



注意 16ビット・タイマ/イベント・カウンタ・モードを使用している場合でも,TM1のカウント値がCR10の値と一致すると,割り込み要求(INTTM1)を発生し,8ビット・タイマ/イベント・カウンタ出力制御回路1のF/Fが反転します。したがって,16ビットのインターバル・タイマとして使用するときには,INTTM1の受け付けを禁止するためのマスク・フラグTMMK1に1を設定してください。

また,タイマのカウント値を読み出す場合には,16ピット・タイマ・レジスタ (TMS)を16ピット・メモリ操作命令で読み出してください。



(3) 方形波出力としての動作

8 ビット・コンペア・レジスタ (CR10, CR20) にあらかじめ設定した値をインターバルとする,任意の周波数の方形波出力として動作します。カウント値を設定する際には,上位8 ビットの値をCR20に,下位8 ビットの値をCR10に設定します。

8 ビット・タイマ出力コントロール・レジスタ (TOC1)のビット 4 (TOE2)に 1 を設定することにより, CR10, CR20にあらかじめ設定したカウント値をインターバルとしてTO2/P32端子の出力状態が反転します。これによって,任意の周波数の方形波出力が可能です。


表7 - 10 2チャネルの8ビット・タイマ/イベント・カウンタ (TM1,TM2)を 16ビット・タイマ/イベント・カウンタとして使用したときの方形波出力範囲

TCL13	TCL12	TCL11	TCL10	最小パルス幅	最大パルス幅	分解能
0	1	1	0	2 ² × 1/fx (400 ns)	2 ¹⁸ × 1/fx (26.2 ms)	2 ² × 1/fx (400 ns)
0	1	1	1	2 ³ × 1/fx (800 ns)	2 ¹⁹ × 1/fx (52.4 ms)	2 ³ x 1/fx (800 ns)
1	0	0	0	2 ⁴ × 1/fx (1.6 μs)	2 ²⁰ × 1/fx (104.9 ms)	2 ⁴ × 1/fx (1.6 μs)
1	0	0	1	2 ⁵ × 1/fx (3.2 μs)	2 ²¹ × 1/fx (209.7 ms)	2 ⁵ × 1/fx (3.2 μs)
1	0	1	0	2 ⁶ × 1/fx (6.4 μs)	2 ²² × 1/fx (419.4 ms)	2 ⁶ × 1/fx (6.4 μs)
1	0	1	1	2 ⁷ × 1/fx (12.8 μs)	2 ²³ × 1/fx (838.9 ms)	2 ⁷ × 1/fx (12.8 μs)
1	1	0	0	28×1/fx (25.6 μs)	2 ²⁴ × 1/fx (1.7 s)	28 × 1/fx (25.6 μs)
1	1	0	1	2°×1/fx (51.2 μs)	2 ²⁵ × 1/fx (3.4 s)	2° × 1/fx (51.2 μs)
1	1	1	0	2 ¹⁰ × 1/fx (102.4 μs)	2 ²⁶ × 1/fx (6.7 s)	2 ¹⁰ × 1/fx (102.4 μs)
1	1	1	1	2 ¹² × 1/fx (409.6 μs)	2 ²⁸ × 1/fx (26.8 s)	2 ¹² × 1/fx (409.6 µs)

備考1.fx:メイン・システム・クロック発振周波数

- 2.TCL10-TCL13:タイマ・クロック選択レジスタ1(TCL1)のビット0-3
- 3.()内はfx=10.0MHz動作時。

図7-13 方形波出力動作のタイミング






7.5 8 ビット・タイマ / イベント・カウンタの注意事項

(1)タイマ・スタート時の誤差

タイマ・スタート後,一致信号が発生するまでの時間は,最大で1クロック分の誤差が生じます。これはカウント・パルスに対して8ビット・タイマ・レジスタ1,2(TM1,TM2)が非同期でスタートされるためです。

図7-14 8ビット・タイマ・レジスタのスタート・タイミング




(2)8ピット・コンペア・レジスタの設定

8 ビット・コンペア・レジスタ (CR10, CR20)には,00Hの設定が可能です。

したがって,イベント・カウンタとして使用時,1パルスのカウント動作が可能です。

また,16ビット・タイマ / イベント・カウンタとして使用時,CR10,CR20は,8ビット・タイマ・モード・コントロール・レジスタ (TMC1)のビット0(TCE1)に0を設定し,タイマ動作を停止させたのちに書き込んでください。

図7-15 外部イベント・カウンタとしての動作時のタイミング






(3) タイマ・カウント動作中のコンペア・レジスタの変更後の動作

8 ビット・コンペア・レジスタ (CR10, CR20)の変更後の値が,8 ビット・タイマ・レジスタ (TM1, TM2)の値よりも小さいとき,TM1,TM2はカウントを継続しオーバフローして0から再カウントします。したがって,CR10,CR20の変更後の値(M)が変更前の値(N)より小さいときは,CR10,CR20を変更後,タイマを再スタートさせる必要があります。

図7-16 タイマ・カウント動作中のコンペア・レジスタの変更後のタイミング



備考 N>X>M



[メ モ]



第8章 時計用タイマ

8.1 時計用タイマの機能

時計用タイマには,次のような機能があります。

- ・時計用タイマ
- ・インターバル・タイマ

時計用タイマとインターバル・タイマは,同時に使用できます。

(1)時計用タイマ

32.768 kHz のサブシステム・クロックを使用することで, 0.5秒または0.25秒の時間間隔でフラグ(WTIF)をセットします。

8.38 MHzのメイン・システム・クロックを使用することで, 0.5秒または0.25秒の時間間隔でフラグ(WTIF)をセットします。

また,4.19 MHz (標準:4.194304 MHz)のメイン・システム・クロックを使用することで,0.5秒または1秒の時間間隔でフラグ(WTIF)をセットします。

上記以外の周波数の場合は,0.5秒/0.25秒または0.5秒/1秒の時間間隔にはなりません。

注意 8.38 MHz, 4.19 MHzを使用した場合には,時間間隔に若干の誤差が生じます。

(2)インターバル・タイマ

あらかじめ設定した時間間隔で割り込み要求(INTTM3)を発生します。

表8-1 インターバル・タイマのインターバル時間

インターバル時間	fx= 10.0 MHz時	fx=8.38 MHz時	fx = 4.19 MHz時	fxT = 32.768 kHz時
2 ⁴ × 1/fw	409.6 μs	489 μs	978 µs	488 μs
2 ⁵ × 1/fw	819.2 µs	978 µs	1.96 ms	977 μs
2 ⁶ × 1/fw	1.64 ms	1.96 ms	3.91 ms	1.95 ms
2 ⁷ × 1/fw	3.28 ms	3.91 ms	7.82 ms	3.91 ms
28 × 1/fw	6.55 ms	7.82 ms	15.6 ms	7.81 ms
2 ⁹ × 1/fw	13.1 ms	15.6 ms	31.3 ms	15.6 ms

備考 fx : メイン・システム・クロック発振周波数

fxT:サブシステム・クロック発振周波数

fw : 時計用タイマ・クロック周波数



8.2 時計用タイマの構成

時計用タイマは,次のハードウエアで構成しています。

表8-2 時計用タイマの構成

項目	構成
カウンタ	5 ビット× 1本
制御レジスタ	タイマ・クロック選択レジスタ2(TCL2)
	時計用タイマ・モード・コントロール・レジスタ(TMC2)

8.3 時計用タイマを制御するレジスタ

時計用タイマを制御するレジスタには,次の2種類があります。

- ・タイマ・クロック選択レジスタ2(TCL2)
- ・時計用タイマ・モード・コントロール・レジスタ (TMC2)

(1)タイマ・クロック選択レジスタ2 (TCL2) (図8 - 2参照)

時計用タイマのカウント・クロックを設定するレジスタです。

TCL2は,8ビット・メモリ操作命令で設定します。

RESET入力により,00Hになります。

備考 TCL2は,時計用タイマのカウント・クロックの設定以外に,ウォッチドッグ・タイマのカウント・クロックおよびブザー出力の周波数を設定する機能があります。



図8-1 時計用タイマのブロック図







図8-2 タイマ・クロック選択レジスタ2のフォーマット



注意 TCL2を同一データ以外に書き換える場合には,いったんタイマ動作を停止させたのちに書き換え てください。

備考1.fx :メイン・システム・クロック発振周波数

2.fxT:サブシステム・クロック発振周波数

3 . x : don't care

4. ()内は, fx = 10.0 MHzまたはfxT = 32.768 kHz動作時。




(2)時計用タイマ・モード・コントロール・レジスタ (TMC2)

時計用タイマの動作モード,時計用フラグのセット時間,プリスケーラおよび5ビット・カウンタの動作許可/禁止,プリスケーラのインターバル時間を設定するレジスタです。

TMC2は,1ビット・メモリ操作命令または8ビット・メモリ操作命令で設定します。 RESET入力により,00Hになります。

図8-3 時計用タイマ・モード・コントロール・レジスタのフォーマット



注 時計用タイマを使用するときは,ひんぱんにプリスケーラをクリアしないでください。

備考1.fw:時計用タイマ・クロック周波数(fx/28またはfxT)

2.()内は, fw = 32.768 kHz動作時。



8.4 時計用タイマの動作

8.4.1 時計用タイマとしての動作

32.768 kHzのサブシステム・クロックまたは8.38 MHzのメイン・システム・クロックを使用することで, 0.5秒または0.25秒の時間間隔の時計用タイマとして動作します。また, 4.19 MHzのメイン・システム・クロックを使用することで, 0.5秒または1秒の時間間隔の時計用タイマとしても動作可能です。

注意 8.38 MHz , 4.19 MHzを使用した場合 , 若干の誤差が生じます。

fx = 8.38 MHz**を使用した場合**

$$\frac{2^8}{\text{fx}} \times 2^{14} = \frac{2^{22}}{8.38 \times 10^6} = 0.5005136...$$
 (19)

fx = 4.19 MHz**を使用した場合**

$$\frac{2^8}{f_X} \times 2^{13} = \frac{2^{21}}{4.19 \times 10^6} = 0.5005136...$$
 (秒)

fxt = 32.768 kHz**を使用した場合**

$$\frac{1}{f_{XT}} \times 2^{14} = \frac{2^{14}}{32.768 \times 10^3} = 0.50000...$$
 (**)

fx = 10.0 MHz**を使用した場合(これは対象外)**

$$\frac{2^8}{\text{fx}} \times 2^{14} = \frac{2^{22}}{10.0 \times 10^6} = 0.4194304 \text{ ($\rlap{/}$$)}$$

時計用タイマは,一定の時間間隔ごとに,テスト入力フラグ(WTIF)を1にセットします。WTIFが1にセットされることにより,スタンバイ状態(STOPモード/HALTモード)を解除できます。

時計用タイマ・モード・コントロール・レジスタ (TMC2) のビット 2 (TMC22) に 0 を設定することにより, 5 ビット・カウンタがクリアされ,カウント動作が停止します。

また,インターバル・タイマを同時に動作させるときは,TMC22に0を設定することにより,ゼロ秒スタートができます(最大誤差15.6 ms: 32.768 kHz動作時)。



8.4.2 インターバル・タイマとしての動作

あらかじめ設定したカウント値をインターバルとし,繰り返し割り込み要求を発生するインターバル・タイマとして動作します。

時計用タイマ・モード・コントロール・レジスタ (TMC2) のビット 4-6 (TMC24-TMC26) により、インターバル時間を選択できます。

表8-3 インターバル・タイマのインターバル時間

TMC26	TMC25	TMC24	インターバル時間	fx = 10.0 MHz時	fx = 8.38 MHz時	fx = 4.19 MHz時	fxT = 32.768 kHz時
0	0	0	2 ⁴ × 1/fw	409.6 μs	489 µs	978 µs	488 µs
0	0	1	2 ⁵ × 1/fw	819.2 µs	978 µs	1.96 ms	977 µs
0	1	0	2 ⁶ × 1/fw	1.64 ms	1.96 ms	3.91 ms	1.95 ms
0	1	1	2 ⁷ × 1/fw	3.28 ms	3.91 ms	7.82 ms	3.91 ms
1	0	0	2 ⁸ × 1/fw	6.55 ms	7.82 ms	15.6 ms	7.81 ms
1	0	1	2 ⁹ × 1/fw	13.1 ms	15.6 ms	31.3 ms	15.6 ms
上記以外		設定禁止					

備考 fx : メイン・システム・クロック発振周波数

fxT : サブシステム・クロック発振周波数

fw : 時計用タイマ・クロック周波数 (fx/28またはfxT)

TMC24-TMC26:時計用タイマ・モード・コントロール・レジスタ (TMC2)のビット4-6



[メ モ]



第9章 ウォッチドッグ・タイマ

9.1 ウォッチドッグ・タイマの機能

ウォッチドッグ・タイマには,次のような機能があります。

- ・ウォッチドッグ・タイマ
- ・インターバル・タイマ

注意 ウォッチドッグ・タイマ・モードとして使用するか,インターバル・タイマ・モードとして使用 するかは,ウォッチドッグ・タイマ・モード・レジスタ(WDTM)で選択してください(ウォッ チドッグ・タイマとインターバル・タイマは同時に使用できません)。

(1) ウォッチドッグ・タイマ・モード

プログラムの暴走を検出します。暴走検出時,ノンマスカブル割り込み要求またはRESETを発生できます。

表9-1 ウォッチドッグ・タイマの暴走検出時間

暴走検出時間	fx = 10.0 MHz時	暴走検出時間	fx = 10.0 MHz時
2 ¹² x 1/fx	409.6 μ s	2 ¹⁶ × 1/fx	6.55 ms
2 ¹³ x 1/fx	819.2 µs	2 ¹⁷ × 1/fx	13.1 ms
2 ¹⁴ x 1/fx	1.64 ms	2 ¹⁸ × 1/fx	26.2 ms
2 ¹⁵ × 1/fx	3.28 ms	2 ²⁰ × 1/fx	104.9 ms

備考 fx:メイン・システム・クロック発振周波数

(2)インターバル・タイマ・モード

あらかじめ設定した時間間隔で割り込み要求を発生します。

表9-2 インターバル時間

インターバル時間	fx = 10.0 MHz時	インターバル時間	fx = 10.0 MHz時
2 ¹² x 1/fx	409.6 µs	2 ¹⁶ × 1/fx	6.55 ms
2 ¹³ x 1/fx	819.2 µs	2 ¹⁷ × 1/fx	13.1 ms
2 ¹⁴ x 1/fx	1.64 ms	2 ¹⁸ × 1/fx	26.2 ms
2 ¹⁵ × 1/fx	3.28 ms	2 ²⁰ x 1/fx	104.9 ms

備考 fx:メイン・システム・クロック発振周波数



9.2 ウォッチドッグ・タイマの構成


ウォッチドッグ・タイマは,次のハードウエアで構成しています。

表9-3 ウォッチドッグ・タイマの構成

項目	構成
制御レジスタ	タイマ・クロック選択レジスタ 2 (TCL2)
	ウォッチドッグ・タイマ・モード・レジスタ(WDTM)



図9-1 ウォッチドッグ・タイマのブロック図





9.3 ウォッチドッグ・タイマを制御するレジスタ

ウォッチドッグ・タイマを制御するレジスタには,次の2種類があります。

- ・タイマ・クロック選択レジスタ2(TCL2)
- ・ウォッチドッグ・タイマ・モード・レジスタ (WDTM)

(1)タイマ・クロック選択レジスタ2 (TCL2)(図9-2参照)

ウォッチドッグ・タイマのカウント・クロックを設定するレジスタです。


TCL2は,8ビット・メモリ操作命令で設定します。

RESET入力により,00Hになります。

備考 TCL2は,ウォッチドッグ・タイマのカウント・クロックの設定以外に,時計用タイマのカウント・クロックおよびブザー出力の周波数を設定する機能があります。



図9-2 タイマ・クロック選択レジスタ2のフォーマット



注意 TCL2を同一データ以外に書き換える場合には、いったんタイマ動作を停止させたのちに書き換えてください。

備考1.fx :メイン・システム・クロック発振周波数

2.fxT: サブシステム・クロック発振周波数

 $3. \times$: don't care


4. ()内は, fx = 10.0 MHzまたはfxT = 32.768 kHz動作時。



(2) ウォッチドッグ・タイマ・モード・レジスタ (WDTM)

ウォッチドッグ・タイマの動作モード,カウント許可/禁止を設定するレジスタです。WDTMは,1ビット・メモリ操作命令または8ビット・メモリ操作命令で設定します。RESET入力により,00Hになります。

図9-3 ウォッチドッグ・タイマ・モード・レジスタのフォーマット



- 注1.WDTM3, WDTM4は, 一度1にセットされると, ソフトウエアで0にクリアできません。
 - 2. RUNに1を設定した時点でインターバル・タイマとして動作を開始します。
 - **3**. RUNは,一度1にセットされると,ソフトウエアで0にクリアできません。したがって,カウントを開始すると, $\overline{\text{RESET}}$ 人力以外で停止させることはできません。
- 注意1.RUNに1をセットし,ウォッチドッグ・タイマをクリアしたとき,実際のオーバフロー時間は,タイマ・クロック選択レジスタ2(TCL2)で設定した時間より最大0.5%短くなります。
 - 2. ウォッチドッグ・タイマ・モード 1, 2を使用する場合は,割り込み要求フラグ (TMIF4) が 0 になっていることを確認してからWDTM4を1にセットしてください。

TMIF4が1の状態でWDTM4を1にセットすると,WDTM3の内容にかかわらず,ノンマスカブル割り込み要求が発生します。

備考 x:don't care



9.4 ウォッチドッグ・タイマの動作

9.4.1 ウォッチドッグ・タイマとしての動作

ウォッチドッグ・タイマ・モード・レジスタ(WDTM)のビット4(WDTM4)に1を設定することにより、プログラムの暴走を検出するウォッチドッグ・タイマとして動作します。

タイマ・クロック選択レジスタ2(TCL2)のビット0-2(TCL20-TCL22)でウォッチドッグ・タイマのカウント・クロック(暴走検出時間間隔)を選択できます。WDTMのビット7(RUN)に1を設定することにより、ウォッチドッグ・タイマはスタートします。ウォッチドッグ・タイマがスタートしたあと、設定した暴走検出時間間隔内にRUNに1を設定してください。RUNに1を設定することにより、ウォッチドッグ・タイマをクリアし、カウントを開始させることができます。RUNに1がセットされず、暴走検出時間を越えてしまったときは、WDTMのビット3(WDTM3)の値により、システム・リセットまたはノンマスカブル割り込み要求が発生します。

ウォッチドッグ・タイマは、HALTモード時では動作を継続しますが、STOPモード時では動作を停止します。したがって、STOPモードに入る前にRUNを1に設定し、ウォッチドッグ・タイマをクリアしたあと、STOP命令を実行してください。

注意1.実際の暴走検出時間は設定時間に対して最大0.5%短くなる場合があります。

2.CPUクロックにサプシステム・クロックを選択しているとき,ウォッチドッグ・タイマのカウント動作を停止します。

•	1 () -	7 .3 .	7 1 7 7 1 7 05	
TCL22	TCL21	TCL20	暴走検出時間	fx = 10.0 MHz時
0	0	0	2 ¹² × 1/fx	409.6 μs
0	0	1	2 ¹³ x 1/fx	819.2 µs
0	1	0	2 ¹⁴ × 1/fx	1.64 ms
0	1	1	2 ¹⁵ × 1/fx	3.28 ms
1	0	0	2 ¹⁶ × 1/fx	6.55 ms
1	0	1	2 ¹⁷ × 1/fx	13.1 ms
1	1	0	2 ¹⁸ × 1/fx	26.2 ms
1	1	1	2 ²⁰ x 1/fx	104.9 ms

表9-4 ウォッチドッグ・タイマの暴走検出時間

備考 fx :メイン・システム・クロック発振周波数

TCL20-TCL22: タイマ・クロック選択レジスタ2(TCL2)のビット0-2



9.4.2 インターバル・タイマとしての動作

ウォッチドッグ・タイマ・モード・レジスタ(WDTM)のビット4(WDTM4)に0を設定することにより,あらかじめ設定したカウント値をインターバルとし,繰り返し割り込み要求を発生するインターバル・タイマとして動作します。

タイマ・クロック選択レジスタ 2(TCL2)のビット 0-2(TCL20-TCL22)でカウント・クロック(インターバル時間)を選択できます。WDTMのビット 7(RUN)に 1を設定することにより,インターバル・タイマとして動作を開始します。

インターバル・タイマとして動作しているとき、割り込みマスク・フラグ(TMMK4)と優先順位指定フラグ(TMPR4)が有効となり、マスカブル割り込み要求(INTWDT)を発生させることができます。
INTWDTのディフォールトの優先順位は、マスカブル割り込み要求の中で最も高く設定されています。

インターバル・タイマは,HALTモード時では動作を継続しますが,STOPモード時では動作を停止します。したがって,STOPモードに入る前にWDTMのビット 7(RUN)を 1に設定し,インターバル・タイマをクリアしたあと,STOP命令を実行してください。

- 注意1.一度WDTMのビット4(WDTM4)に1をセットする(ウォッチドッグ・タイマ・モードを選択する)とRESET入力されないかぎり,インターバル・タイマ・モードになりません。
 - 2.WDTMで設定した直後のインターバル時間は,設定時間に対して最大0.5%短くなるときがあります。
 - 3 . CPUクロックにサプシステム・クロックを選択しているとき , ウォッチドッグ・タイマのカウント動作を停止します。

TCI 22 TCI 21 TCI 20 インターバル時間 fx = 10.0 MHz時 Λ 0 Λ $2^{12} \times 1/f_X$ 409.6 µs $2^{13} \times 1/f_X$ 0 0 1 819.2 µs $2^{14} \times 1/f_X$ 1.64 ms Λ 1 0 0 1 1 $2^{15} \times 1/f_X$ 3.28 ms $2^{16} \times 1/f_X$ 1 0 0 6.55 ms 1 0 1 $2^{17} \times 1/f_X$ 13.1 ms $2^{18} \times 1/f_{X}$ 26.2 ms $2^{20} \times 1/f_X$ 104.9 ms 1

表9-5 インターバル・タイマのインターバル時間

備考 fx : メイン・システム・クロック発振周波数

TCL20-TCL22: タイマ・クロック選択レジスタ2(TCL2)のビット0-2



第10章 クロック出力制御回路

10.1 クロック出力制御回路の機能

リモコン送信時のキャリア出力や周辺LSIに供給するクロックを出力する機能です。タイマ・クロック選択レジスタ0(TCL0)で選択したクロックをPCL/P35端子から出力します。

クロック・パルスは,次の手順で出力します。

TCL0のビット 0 - 3 (TCL00-TCL03)でクロック・パルスの出力周波数を選択する(クロック・パルスの出力は禁止の状態)。


P35の出力ラッチに 0 を設定する。

ポート・モード・レジスタ3 (PM3)のビット5 (PM35)に0を設定する(出力モードに設定)。 TCL0のビット7 (CLOE)に1を設定する。

注意 P35の出力ラッチに1を設定すると,クロック出力は使用できません。

備考 クロック出力制御回路は、クロック出力の許可/禁止を切り替えるときに、幅の狭いパルスは出力されないようになっています(**図**10 - 1 *印参照)。

図10-1 リモコン出力応用例





10.2 クロック出力制御回路の構成

クロック出力制御回路は,次のハードウエアで構成しています。

表10 - **1 クロック出力制御回路の構成** 構 成


 項目
 構成

 制御レジスタ
 タイマ・クロック選択レジスタ0(TCL0)

 ポート・モード・レジスタ3(PM3)

 ポート3(P3)

図10-2 クロック出力制御回路のプロック図



10.3 クロック出力機能を制御するレジスタ

クロック出力機能を制御するレジスタには,次の2種類があります。

- ・タイマ・クロック選択レジスタ0(TCL0)
- ・ポート・モード・レジスタ3 (PM3)

(1) タイマ・クロック選択レジスタ0 (TCL0)


PCL出力のクロックを設定するレジスタです。

TCL0は,1ビット・メモリ操作命令または8ビット・メモリ操作命令で設定します。 RESET入力により,00Hになります。

備考 TCL0は, PCL出力のクロックの設定以外に,16ビット・タイマ・レジスタのカウント・クロックを設定する機能があります。



図10-3 タイマ・クロック選択レジスタ0のフォーマット



- 注意 1 . TIO/POO/INTPO端子の有効エッジは , 外部割り込みモード・レジスタ (INTMO) で設定します。 また , サンプリング・クロック周波数は , サンプリング・クロック選択レジスタ (SCS) で設定します。
 - 2 . PCL出力を許可するときは, TCL00-TCL03を設定したのち, 1 ビット・メモリ操作命令でCLOE に 1 を設定してください。
 - 3. TMOのカウント・クロックにTIOを設定しているとき,カウント値を読み出す場合には,16ビット・キャプチャ・レジスタ (CRO1)からではなく,TMOから読み出してください。
 - 4.TCL0を同一データ以外に書き換える場合には、いったんクロック動作を停止させたのちに書き換えてください。

備考1.fx :メイン・システム・クロック発振周波数

2.fxT : サブシステム・クロック発振周波数

3.TIO: 16ビット・タイマ / イベント・カウンタの入力端子

4.TM0:16ビット・タイマ・レジスタ

5.()内は,fx=10.0 MHzまたはfxT=32.768 kHz動作時。




(2) ポート・モード・レジスタ3 (PM3)

ポート3の入力/出力を1ビット単位で設定するレジスタです。

P35/PCL端子をクロック出力機能として使用するとき,PM35およびP35の出力ラッチに0を設定してください。

PM3は , 1 ビット・メモリ操作命令または 8 ビット・メモリ操作命令で設定します。 $\overline{\text{RESET}}$ 入力により , FFHになります。

図10-4 ポート・モード・レジスタ3のフォーマット





第11章 ブザー出力制御回路

11.1 ブザー出力制御回路の機能

2.4 kHz, 4.9 kHz, 9.8 kHzの周波数の方形波を出力する機能です。タイマ・クロック選択レジスタ2 (TCL2)で選択したブザー周波数をBUZ/P36端子から出力します。

ブザー周波数は,次の手順で出力します。

TCL2のビット 5-7 (TCL25-TCL27) でブザー出力周波数を選択する。

P36の出力ラッチに 0 を設定する。

ポート・モード・レジスタ3 (PM3)のビット6 (PM36)に0を設定する(出力モードに設定)。

注意 P36の出力ラッチに1を設定すると,ブザー出力は使用できません。


11.2 ブザー出力制御回路の構成

ブザー出力制御回路は,次のハードウエアで構成しています。

項 目 構 成
制御レジスタ タイマ・クロック選択レジスタ2(TCL2)
ポート・モード・レジスタ3(PM3)
ポート3 (P3)

表11-1 ブザー出力制御回路の構成

図11-1 ブザー出力制御回路のブロック図





11.3 ブザー出力機能を制御するレジスタ

ブザー出力機能を制御するレジスタには,次の2種類があります。

- ・タイマ・クロック選択レジスタ2(TCL2)
- ・ポート・モード・レジスタ3 (PM3)

(1) タイマ・クロック選択レジスタ2 (TCL2)

ブザー出力の周波数を設定するレジスタです。


TCL2は,8ビット・メモリ操作命令で設定します。

RESET入力により,00Hになります。

備考 TCL2は,ブザー出力の周波数の設定以外に,時計用タイマのカウント・クロックおよび ウォッチドッグ・タイマのカウント・クロックを設定する機能があります。



図11 - 2 タイマ・クロック選択レジスタ2のフォーマット



注意 TCL2を同一データ以外に書き換える場合には,いったんタイマ動作を停止させたのちに書き換え てください。

備考1.fx :メイン・システム・クロック発振周波数

2.fxT: サブシステム・クロック発振周波数

 $3. \times$: don't care

4. ()内は, fx = 10.0 MHzまたはfxT = 32.768 kHz動作時。




(2) ポート・モード・レジスタ3 (PM3)

ポート3の入力/出力を1ビット単位で設定するレジスタです。

P36/BUZ端子をブザー出力機能として使用するとき,PM36およびP36の出力ラッチに0を設定してください。

PM3は,1ビット・メモリ操作命令または8ビット・メモリ操作命令で設定します。 RESET入力により,FFHになります。

図11-3 ポート・モード・レジスタ3のフォーマット





第12章 A/Dコンバータ

12.1 A/D**コンバータの機能**

A/Dコンバータは,アナログ入力をディジタル値に変換するコンバータで,8ビット分解能8チャネル(ANIO-ANI7)の構成になっています。

変換方式は逐次比較方式で,変換結果を8ビットのA/D変換結果レジスタ(ADCR)に保持します。 A/D変換動作の起動方法には,次の2種類があります。

(1) ハードウエア・スタート

トリガ入力(INTP3)により変換開始。

(2) ソフトウエア・スタート

A/Dコンバータ・モード・レジスタ (ADM)を設定することにより変換開始。

アナログ入力をANIO-ANI7から1チャネル選択し,A/D変換を行ってください。A/D変換の動作は,ハードウエア・スタート時ではA/D変換動作終了後停止し,割り込み要求(INTAD)が発生されます。ソフトウエア・スタート時では,A/D変換動作を繰り返し行います。A/D変換を1回終了するたびに割り込み要求(INTAD)が発生されます。

注意 ポートと兼用機能を持った端子(2.1(1)ポート端子参照)については,A/D変換動作中 は次の操作をしないでください。A/D変換時の総合誤作の規格が守れなくなります。

ポートとして使用している場合,その出力の出力ラッチを書き換えること ポートとして使用していない場合でも,出力として使用している端子の出力レベルを変 更すること

12. **2** A/D**コンバータの構成**

レジスタ

A/Dコンバータは,次のハードウエアで構成しています。


項目構成アナログ入力8 チャネル (ANIO-ANI7)制御レジスタA/Dコンバータ・モード・レジスタ (ADM)
A/Dコンバータ入力選択レジスタ (ADIS)

逐次変換レジスタ(SAR)A/D変換結果レジスタ(ADCR)

表12 - 1 A/Dコンパータの構成



図12 - 1 A/Dコンバータのブロック図



注1.アナログ入力として使用するチャネル数を選択するセレクタ。

2.A/D変換するチャネルを選択するセレクタ。



(1)逐次変換レジスタ(SAR)

アナログ入力の電圧値と直列抵抗ストリングからの電圧タップ(比較電圧)の値を比較し,その結果を最上位ビット(MSB)から保持するレジスタです。

最下位ビット(LSB)まで保持すると(A/D変換終了),SARの内容はA/D変換結果レジスタ(ADCR)に転送されます。

(2) A/D**変換結果レジスタ**(ADCR)

A/D変換結果を保持します。A/D変換が終了するたびに,逐次変換レジスタ(SAR)から変換結果がロードされます。

ADCRは,8ビット・メモリ操作命令で読み出します。 RESET入力により,不定になります。

(3)サンプル&ホールド回路

サンプル&ホールド回路は,入力回路から順次送られてくるアナログ入力信号を1つ1つサンプリングし電圧コンパレータに送ります。また,そのサンプリングしたアナログ入力電圧値をA/D変換中は保持します。

(4)電圧コンパレータ

電圧コンパレータは、アナログ入力と直列抵抗ストリングの出力電圧を比較します。

(5)直列抵抗ストリング

直列抵抗ストリングは,AVREF-AVss間に接続されており,アナログ入力と比較する電圧を発生します。

(6) ANIO-ANI7端子

A/Dコンバータへの8チャネルのアナログ入力端子です。A/D変換するアナログ信号を入力します。 A/Dコンバータ入力選択レジスタ(ADIS)でアナログ入力として選択した端子以外は入出力ポートと して使用できます。

- 注意 1 . ANIO-ANI7入力電圧は規格の範囲内でご使用ください。特にAVREF以上, AVSS以下(絶対最大定格の範囲内でも)の電圧が入力されると, そのチャネルの変換値が不定となり, またほかのチャネルの変換値にも影響を与えることがあります。
 - 2.ANIO-ANI7端子は入出力ポート(ポート1)端子と兼用になっています。 アナログ入力として使用する端子は,入力モードに指定してください。 ANIO-ANI7のいずれかを選択してA/D変換をする場合,変換中にポート1に対する入力命 令は実行しないでください。変換分解能が低下することがあります。 また,A/D変換中の端子に隣接する端子へディジタル・パルスを印加すると,カップリン グ・ノイズによってA/D変換値が期待どおりに得られないことがあります。したがって,

A/D変換中の端子に隣接する端子へのパルス印加はしないようにしてください。



(7) AVREF端子

A/Dコンバータの基準電圧を入力する端子です。

AVREF, AVss間にかかる電圧に基づいて, ANIO-ANI7に入力される信号をディジタル信号に変換します。

スタンバイ・モード時には,AVREF端子に入力する電圧をAVssレベルとすることにより直列抵抗ストリングに流れる電流を低減できます。

注意 AVREF端子とAVss端子の間には約10 k の直列抵抗ストリングが接続されています。 したがって,基準電圧源の出力インピーダンスが高い場合,AVREF端子とAVss端子の間の直列抵抗ストリングと並列接続することになり,基準電圧の誤差が大きくなります。

(8) AVss端子

A/Dコンバータのグランド電位端子およびポート部のグランド電位端子です。A/Dコンバータを使用しないときでも、常にVss端子と同電位で使用してください。

(9) AVDD端子

A/Dコンバータのアナログ電源端子およびポート部の電源端子です。A/Dコンバータを使用しないときでも,常にVpp端子と同電位で使用してください。

12.3 A/Dコンバータを制御するレジスタ

A/Dコンバータを制御するレジスタには,次の2種類があります。

- ・A/Dコンバータ・モード・レジスタ (ADM)
- ・A/Dコンバータ入力選択レジスタ(ADIS)

(1) A/Dコンパータ・モード・レジスタ (ADM)

A/D変換するアナログ入力のチャネル,変換時間,変換動作の開始/停止,外部トリガを設定するレジスタです。

ADMは,1ビット・メモリ操作命令または8ビット・メモリ操作命令で設定します。 -------RESET入力により,01Hになります。



図12 - 2 A/Dコンパータ・モード・レジスタのフォーマット

略号 ⑦ ⑥ 5 4 3 2 1 0 アドレス リセット時 R/W ADM CS TRG FR1 FR0 ADM3 ADM2 ADM1 HSC F F 8 0 H 0 1 H R/W

ADM3	ADM2	ADM1	アナログ入力チャネルの選択
0	0	0	ANIO
0	0	1	ANI1
0	1	0	ANI2
0	1	1	ANI3
1	0	0	ANI4
1	0	1	ANI5
1	1	0	ANI6
1	1	1	ANI7

FR1	FR0	HSC		A/D変換時間の選択 ^{注1}			
				fx= 10.0 MHz時	fx = 8.38 MHz時	fx= 5.0 MHz時	fx = 4.19 MHz時
0	0	1	160/fx	設定禁止 ^{注 2}	19.1 µ s	32.0 µ s	38.1 µ s
0	1	1	80/fx	設定禁止 ^{注 2}	設定禁止 ^{注2}	設定禁止 ^{注2}	19.1 µ s
1	0	0	100/fx	設定禁止 ^{注 2}	設定禁止 ^{注2}	20.0 µ s	23.9 µ s
1	0	1	200/fx	20.0 µ s	23.9 µ s	40.0 µ s	47.7 μ s
上記り	人外		設定禁止				

TR	外部トリガの選択
0	外部トリガなし (ソフトウエア・スタート・モード)
1	外部トリガにより変換開始(ハードウエア・スタート・モード)

CS	A/D変換動作の制御
0	動作停止
1	動作開始

- 注1.A/D変換時間が19.1 µ s以上になるように設定してください。
 - 2 . A/D変換時間が19.1 µ s未満となりますので,設定禁止です。
- 注意 1 . スタンパイ機能使用時にA/Dコンパータ部の消費電力を低減させるためには、ビット7 (CS)を 0 にクリアし、A/D変換動作を停止させてから、HALT命令またはSTOP命令を実行してください。
 - 2.停止しているA/D変換動作を再開するときは、割り込み要求フラグ(ADIF)を0にクリアしたのちにA/D変換動作を開始してください。

備考 fx:メイン・システム・クロック発振周波数



(2) A/Dコンパータ入力選択レジスタ(ADIS)

ANIO/P10-ANI7/P17端子をアナログ入力のチャネルとして使用するか,ポートとして使用するかを設定するレジスタです。アナログ入力として選択した端子以外は,入出力ポートとして使用できます。

ADISは,8ビット・メモリ操作命令で設定します。

RESET入力により,00Hになります。

注意1.アナログ入力のチャネルは,次の順序で設定してください。

ADISでアナログ入力のチャネル数を設定します。

ADISでアナログ入力として設定したチャネルのうち, A/D変換するチャネルをA/Dコンパータ・モード・レジスタ(ADM)で1チャネル選択します。

2 . ADISでアナログ入力として設定したチャネルでは , プルアップ抵抗オプション・レジス タ (PUO)のビット 1 (PUO1)の値にかかわらず , 内蔵プルアップ抵抗は使用されません。

図12 - 3 A/Dコンパータ入力選択レジスタのフォーマット

略号 7 6 5 4 3 2 1 0 アドレス リセット時 R/W ADIS 0 0 0 ADIS3 ADIS2 ADIS1 ADIS0 FF84H 00H R/W

ADIS3	ADIS2	ADIS1	ADIS0	アナログ入力チャネル数の選択
0	0	0	0	アナログ入力チャネルなし(P10-P17)
0	0	0	1	1 チャネル(ANIO, P11-P17)
0	0	1	0	2 チャネル(ANI0, ANI1, P12-P17)
0	0	1	1	3 チャネル(ANI0-ANI2, P13-P17)
0	1	0	0	4チャネル(ANI0-ANI3, P14-P17)
0	1	0	1	5 チャネル(ANI0-ANI4, P15-P17)
0	1	1	0	6 チャネル(ANI0-ANI5, P16, P17)
0	1	1	1	7チャネル(ANI0-ANI6, P17)
1	0	0	0	8チャネル(ANIO-ANI7)
上記以	以外			設定禁止



12.4 A/D**コンバータの動作**

12. **4**. **1** A/D**コンバータの基本動作**

A/Dコンバータ入力選択レジスタ(ADIS)でアナログ入力のチャネル数を設定してください。
ADISでアナログ入力として設定したチャネルのうち,A/D変換するチャネルをA/Dコンバータ・モード・レジスタ(ADM)で1チャネル選択してください。

選択されたアナログ入力チャネルに入力されている電圧を,サンプル&ホールド回路がサンプリング します。

一定時間サンプリングを行うとサンプル&ホールド回路はホールド状態となり,入力されたアナログ電圧をA/D変換が終了するまで保持します。

逐次変換レジスタ (SAR)のビット7がセットされます。タップ・セレクタにより直列抵抗ストリングの電圧タップが (1/2) AVREFにされます。

直列抵抗ストリングの電圧タップとアナログ入力との電圧差が電圧コンパレータで比較されます。もし、アナログ入力が(1/2) AVREFよりも大きければ、SARのMSBはセットされたままです。また、(1/2) AVREFよりも小さければ、MSBはリセットされます。

次にSARのビット6が自動的にセットされ,次の比較に移ります。ここではすでに結果がセットされているビット7の値によって,次に示すように直列抵抗ストリングの電圧タップが選択されます。

- ・ビット7=1:(3/4)AVREF
- ・ビット7=0:(1/4)AVREF

この電圧タップとアナログ入力電圧を比較し、その結果でSARのビット 6 が次のように操作されます。

- ・アナログ入力電圧 電圧タップ:ビット6=1
- ・アナログ入力電圧 < 電圧タップ:ビット6=0


このような比較をSARのビット0まで続けます。

8 ビットの比較が終了したとき, SARには有効なディジタルの結果が残り, その値がA/D変換結果レジスタ(ADCR)に転送され, ラッチされます。

同時に,A/D変換終了割り込み要求(INTAD)を発生させることができます。



図12 - **4** A/D**コンバータの基本動作**



A/D変換動作は , ソフトウエアによりA/Dコンバータ・モード・レジスタ (ADM) のビット 7 (CS) をリセット (0) するまで連続的に行われます。

A/D変換動作中に,ADMに対して書き込み操作をすると変換動作は初期化され,CSビットがセット(1) されていれば,最初から変換を開始します。

ADCRは, RESETにより不定となります。



12.4.2 入力電圧と変換結果

アナログ入力端子(ANIO-ANI7)に入力されたアナログ入力電圧とA/D変換結果(A/D変換結果レジスタ (ADCR)に格納された値)には次式に示す関係があります。

ADCR = INT (
$$\frac{V_{IN}}{AV_{REF}} \times 256 + 0.5$$
)

または,

(ADCR - 0.5)
$$\times \frac{\text{AV}_{\text{REF}}}{256}$$
 Vin < (ADCR + 0.5) $\times \frac{\text{AV}_{\text{REF}}}{256}$

備考 INT () : () 内の値の整数部を返す関数


Vin : アナログ入力電圧

AVREF : AVREF端子電圧

ADCR : A/D変換結果レジスタ (ADCR) の値

図12 - 5 にアナログ入力電圧とA/D変換結果の関係を図示します。

図12 - 5 アナログ入力電圧とA/D変換結果の関係





12.4.3 A/D**コンパータの動作モード**

A/Dコンバータ入力選択レジスタ(ADIS)およびA/Dコンバータ・モード・レジスタ(ADM)によって ANIO-ANI7からアナログ入力を1チャネル選択し,A/D変換を開始させてください。

A/D変換動作の起動方法には,次の2種類があります。

- ・ハードウエア・スタート:トリガ入力(INTP3)により変換開始
- ・ソフトウエア・スタート: ADMを設定することにより変換開始

また,A/D変換結果は,A/D変換結果レジスタ(ADCR)に格納され,同時に割り込み要求信号(INTAD)が発生されます。


(1) ハードウエア・スタートによるA/D変換動作

A/Dコンバータ・モード・レジスタ(ADM)のビット6(TRG)に1,ビット7(CS)に1を設定することによってA/D変換動作の待機状態になります。外部トリガ信号(INTP3)が入力されると ADMのビット1-3 (ADM1-ADM3)で指定したアナログ入力端子に印加されている電圧のA/D変換動作を開始します。

A/D変換動作が終了すると,変換結果をA/D変換結果レジスタ(ADCR)に格納し,割り込み要求信号 (INTAD)が発生されます。A/D 変換動作が一度起動し,1回のA/D変換が終了すると,新たに外部トリガ信号が入力されないかぎり,A/D変換動作は開始しません。

A/D変換動作中に,再度CSが1であるデータをADMに書き込むと,そのとき行っていたA/D変換動作を中断し,新たに外部トリガ信号が入力されるまで待機します。外部トリガ入力信号が再度入力されると,A/D変換動作を最初から行います。

また,A/D変換動作中に,CSが 0 であるデータをADMに書き込むと,ただちにA/D変換動作を停止します。



備考 n = 0 , 1 , , 7 m = 0 , 1 , , 7



(2) ソフトウエア・スタートによるA/D変換動作

A/Dコンバータ・モード・レジスタ (ADM)のビット6 (TRG)に0,ビット7 (CS)に1を設定することにより,ADMのビット1-3 (ADM1-ADM3)で指定したアナログ入力端子に印加されている電圧のA/D変換動作を開始します。

A/D変換動作が終了すると、変換結果をA/D変換結果レジスタ(ADCR)に格納し、割り込み要求信号 (INTAD)が発生します。A/D変換動作が一度起動し、1回のA/D変換が終了すると、ただちに次のA/D変換動作を開始します。新たなデータをADMに書き込むまで繰り返しA/D変換動作を行います。

A/D変換動作中に,再度CSが1であるデータをADMに書き込むと,そのとき行ってNたA/D変換動作は中断し,新たに書き込んだデータのA/D変換動作を開始します。

また,A/D変換動作中に,CSが0であるデータをADMに書き込むと,ただちにA/D変換動作を停止します。

变換開始 ADM書き換え ADM書き換え CS = 1, TRG = 0CS = 1, TRG = 0CS = 0, TRG = 0A/D変換 **ANIn** ANIn ANIn ANIm ANIm 変換動作中断 停止 変換結果は残りません **ADCR ANIn** ANIn ANIm INTAD

図12 - 7 ソフトウエア・スタートによるA/D**変換動作**

備考 n = 0 , 1 , , 7 m = 0 , 1 , , 7




12.5 A/Dコンバータの注意事項

(1)スタンパイ・モード時の消費電流について

A/Dコンバータは,メイン・システム・クロックによって動作します。したがって,STOPモード,またはサプシステム・クロックでのHALTモード時には動作は停止します。このときにも,AVREF端子には電流が流れ込みますので,システム全体としての消費電力を少なくするには,この電流をカットする必要があります。図12 - 8 の場合,スタンバイ・モード時には出力ポートにロウ・レベルを出力すれば,消費電力を小さくできます。ただし,実際のAVREFの電圧に精度がありませんので,変換値の値自体は精度を持たず,相対的な比較のみに使用できます。

図12 - 8 スタンバイ・モード時の消費電流を低減させる方法例





(2) ANIO-ANI7入力範囲について

ANIO-ANI7入力電圧は規格の範囲内でご使用ください。特に, AVREF以上, AVSS以下(絶対最大定格の範囲内でも)の電圧が入力されると, そのチャネルの変換値が不定となります。また, ほかのチャネルの変換値にも影響を与えることがあります。

(3) ノイズ対策について

8 ビット分解能を保つためには, AVREF, ANIO-ANI7端子へのノイズに注意する必要があります。アナログ入力源の出力インピーダンスが高いほど影響が大きくなりますので, ノイズを低減するために図12-9のように, Cを外付けすることを推奨します。




図12-9 アナログ入力端子の処理

注 EMIノイズ低減を実現するため、VDDとAVDDは別々の電源を供給し、VssとAVssを別々のグランドに接続してください。



(4) ANIO/P10-ANI7/P17

アナログ入力(ANIO-ANI7)端子は入出力ポート(ポート1)端子と兼用になっています。 アナログ入力として使用する端子は、入力モードに指定してください。

ANIO-ANI7のいずれかを選択してA/D変換をする場合,変換中にポート1に対する入力命令は実行しないでください。変換分解能が低下することがあります。

また,A/D変換中の端子に隣接する端子へディジタル・パルスを印加すると,カップリング・ノイズによってA/D変換値が期待どおりに得られないことがあります。したがって,A/D変換中の端子に隣接する端子へのパルス印加はしないようにしてください。

(5) AVREF端子の入力インピーダンスについて

AVREF端子とAVss端子の間には約10k の直列抵抗ストリングが接続されています。

したがって,基準電圧源の出力インピーダンスが高い場合,AVREF端子とAVss端子の間の直列抵抗ストリングと並列接続することになり,基準電圧の誤差が大きくなります。

(6)割り込み要求フラグ (ADIF) について

A/Dコンバータ・モード・レジスタ (ADM) を変更しても割り込み要求フラグ (ADIF) はクリアされません。

したがって、A/D変換中にアナログ入力端子を変更した場合、ADM書き換え直前に、変更前のアナログ入力に対するA/D変換結果およびADIFがセットされる場合があります。このとき、ADM書き換え直後にADIFを読み出すと、変更後のアナログ入力に対するA/D変換が終了していないにもかかわらずADIFがセットされていることになりますので注意してください(図12-10参照)。

また,A/D変換を一度停止させて再開する場合は,再開する前にADIFをクリアしてください。




図12 - 10 A/D変換終了割り込み要求発生タイミング

備考 n = 0, 1,, 7 m = 0, 1, 7



(7) AVDD端子について

AVDD端子はアナログ回路の電源端子であり, ANIO/P10-ANI7/P17の入力回路にも電源を供給しています。

したがって,バックアップ電源に切り替えるようなアプリケーションにおいても,図12 - 11のように必ずVppと同レベルの電位を印加してください。




図12 - 11 AVpp端子の処理

注 EMIノイズ低減を実現するため、VDDとAVDDには別々の電源を供給し、VssとAVssを別々のグランドに接続してください。

(8) A/Dコンパータ動作中のポート操作について

ポートと兼用機能を持った端子(2.1(1)ポート端子参照)については,A/D変換動作中は次の操作をしないでください。A/D変換時の総合誤差の規格が守れなくなります。

ポートとして使用している場合、その出力ラッチを書き換えること

ポートとして使用していない場合でも,出力として使用している端子の出力レベルを変更すること



[メ モ]



第13章 シリアル・インタフェース・チャネル0

μPD78014Hサブシリーズは,クロック同期式シリアル・インタフェースを2チャネル内蔵しています。 チャネル0とチャネル1の違いは次のとおりです(シリアル・インタフェース・チャネル1の詳細は,**第**14**章 シリアル・インタフェース・チャネル1**を参照してください)。

表13-1 チャネル0とチャネル1の違い

シリアル転送	送モード	チャネル 0	チャネル 1	
3 線式シリアルI/O	クロック選択	fx/2 ² , fx/2 ³ , fx/2 ⁴ , fx/2 ⁵ , fx/2 ⁶ , fx/2 ⁷ ,	$f_{x}/2^{2}$, $f_{x}/2^{3}$, $f_{x}/2^{4}$, $f_{x}/2^{5}$, $f_{x}/2^{6}$, $f_{x}/2^{7}$,	
		fx/2³ , fx/2³ , 外部クロック , TO2出力	fx/2 ⁸ , fx/2 ⁹ , 外部クロック , TO2出力	
	転送方式	MSB先頭/LSB先頭の切り替え可能	MSB先頭/LSB先頭の切り替え可能	
			自動送受信機能内蔵	
	転送終了フラグ	シリアル・インタフェース・チャネル 0 転	シリアル・インタフェース・チャネル 1 転送終了	
		送終了割り込み要求フラグ(CSIIFO)	割り込み要求フラグ(CSIIF1およびTRF)	
SBI (シリアル・バス・	インタフェース)	使用可能	なし	
2 線式シリアルI/O				

注 メイン・システム・クロックが4.19 MHz以下で発振しているときのみ設定できます。



13.1 シリアル・インタフェース・チャネル0の機能

シリアル・インタフェース・チャネル0には,次に示す4種類のモードがあります。

表13-2 シリアル・インタフェース・チャネル0のモードの違い

動作モード	使用する端子	特 徵	用 途
動作停止	-	・シリアル転送をしないときに使用するモード。	-
モード		・消費電力を低減できる。	
3線式シリア	SCKO(シリアル・クロック),	・入力,出力ラインが独立しており,同時送受信が	75X/XLシリーズ,78K
ル1/0モード	SO0 (シリアル出力) ,	可能なのでデータ転送処理時間が短い。	シリーズ , 17Kシリーズ
	SIO (シリアル入力)	・シリアル転送する8ビット・データの先頭ビットを	など従来のクロック同期
		MSB , またはLSBに切り替えることができる。	式シリアル・インタ
SBIモード	SCK0 (シリアル・クロック),	・2本の信号線でシリアル・バスが構成できるた	フェースを内蔵する周辺
	SB0またはSB1	め,複数のマイコンと接続する場合でも,ポート	I/Oや表示コントローラ
	(シリアル・データ・バス)	数削減および基板内の配線や引き回しの減少に有	などを接続するときに有
		効。	効。
		・NEC標準バス・フォーマットに準拠した高速シ	
		リアル・インタフェース。	
		・シリアル・バスにアドレス,コマンド,データ情	
		報を持つ。	
		・ハンドシェークのためのウエイク・アップ機能,	
		アクノリッジ信号,ビジィ信号出力機能を使用可	
		能。	
2 線式シリア	SCKO(シリアル・クロック),	・プログラムにより任意のデータ転送のフォーマッ	
ル/0モード	SB0またはSB1	トに対応でき,従来,複数デバイスを接続すると	
	(シリアル・データ・バス)	きに必要になったハンドシェークのためのライン	
		を削除できる。	

注意 シリアル・インタフェース・チャネル 0 の動作許可中に動作モード (3 線式シリアルI/O / 2 線式シリアルI/O / SBI) を切り替えないでください。

動作モードは、いったんシリアル動作を停止させたのちに切り替えてください。



13.2 シリアル・インタフェース・チャネル0の構成

シリアル・インタフェース・チャネル0は,次のハードウエアで構成しています。


表13-3 シリアル・インタフェース・チャネル0の構成

項目	構成
レジスタ	シリアルI/Oシフト・レジスタ 0 (SIO0)
	スレーブ・アドレス・レジスタ (SVA)
制御レジスタ	タイマ・クロック選択レジスタ 3(TCL3)
	シリアル動作モード・レジスタ 0(CSIM0)
	シリアル・バス・インタフェース・コントロール・レジスタ(SBIC)
	割り込みタイミング指定レジスタ(SINT)
	ポート・モード・レジスタ 2(PM2) ^注
	ポート2 (P2)

注 図4-6 P20, P21, P23-P26**のブロック図, 図4-7** P22, P27**のブロック図**を 参照してください。



図13-1 シリアル・インタフェース・チャネル0のプロック図



備考 出力制御は, CMOS出力にするか, N-chオープン・ドレーン出力にするかの選択を行います。



(1)シリアルI/Oシフト・レジスタ0(SIO0)

パラレル-シリアルの変換を行い,シリアル・クロックに同期してシリアル送受信(シフト動作)を 行う8ビット・レジスタです。

SIO0は,8ビット・メモリ操作命令で設定します。

シリアル動作モード・レジスタ 0 (CSIMO)のビット 7 (CSIEO) が 1 のとき, SIOOにデータを書き込むことにより,シリアル動作が開始されます。

送信時は,SIO0に書き込まれたデータが,シリアル出力(SOO)またはシリアル・データ・バス(SB0/SB1)に出力されます。受信時は,データがシリアル入力(SIO)またはSB0/SB1からSIO0に読み込まれます。

なお、SBIモード、2線式シリアルI/Oモードのバス構成は、入力端子と出力端子が兼用です。したがって、これから受信を行おうとするデバイスは、あらかじめSIOOにFFHを書き込んでください(ただし、CSIMOのビット5(WUP)に1を設定してアドレスを受信するときを除く)。

また,SBIモード時は,SIOOへの書き込みにより,ビジィ解除ができます。この場合,シリアル・バス・インタフェース・コントロール・レジスタ(SBIC)のビット7(BSYE)は,0にクリアされません。

SIO0は, RESET入力により, 不定になります。

(2) スレーブ・アドレス・レジスタ (SVA)

スレーブ・デバイスとしてシリアル・バスに接続するときに,そのスレーブ・アドレス値をセットするための8ビット・レジスタです。3線式シリアルI/Oモードでは使用されません。

SVAは,8ビット・メモリ操作命令で設定します。

マスタは接続されているスレーブに対して、特定のスレーブを選択するためのスレーブ・アドレスを 出力します。アドレス・コンパレータによりこれらの2つのデータ(マスタから出力されたスレーブ・ アドレスとSVAの値)を比較して、一致すると、そのスレーブが選択されたことになります。このと き、シリアル動作モード・レジスタ0(CSIMO)のビット6(COI)が1になります。

また,割り込みタイミング指定レジスタ(SINT)のビット4(SVAM)をセット(1)することにより,LSBをマスクした上位7ビットのデータで,アドレスを比較することもできます。

アドレス受信時に一致が検出されなければ、シリアル・バス・インタフェース・コントロール・レジスタ(SBIC)のビット2(RELD)は0にクリアされます。なお、SBIモード時、CSIMOのビット5(WUP)をセット(1)することにより、ウエイク・アップ機能を使用できます。この場合、マスタから出力されたスレーブ・アドレスとSVAの値が一致したときのみ、割り込み要求信号(INTCSIO)が発生します。この割り込み要求によりマスタから通信要求があったことを知ることができます。なお割り込みタイミング指定レジスタ(SINT)のビット5(SIC)がセット(1)されていると、WUPをセット(1)しても、ウエイク・アップ機能が動作しません(バス・リリース検出時に割り込み要求信号が発生します)。ウエイク・アップ機能使用時はSICを0にクリアしておいてください。

さらに,SBIモード時または2線式シリアルI/Oモード時で,マスタまたはスレーブとして送信するとき,SVAを利用してエラーを検出できます。

SVAは, RESET入力により, 不定になります。



(3)SOOラッチ

SI0/SB0/P25, SO0/SB1/P26端子レベルを保持するラッチです。ソフトウエアにより直接制御することもできます。SBIモード時は,シリアル・クロックの8回目のクロック終了時にセットされます。

(4)シリアル・クロック・カウンタ

送受信動作時に出力されるシリアル・クロック,および入力されるシリアル・クロックをカウントし,8ビット・データが送受信されたことを調べます。

(5)シリアル・クロック制御回路

シリアルI/Oシフト・レジスタ 0 (SIO0) へのシリアル・クロックの供給を制御します。また,内部システム・クロック使用時は,SCKO/P27端子へ出力するクロックも制御します。

(6)割り込み要求信号発生回路

割り込み要求信号の発生を制御します。次のときに割り込み要求信号を発生します。

・3線式シリアルI/Oモードおよび2線式シリアルI/Oモード時 シリアル・クロックを8回カウントするごとに割り込み要求信号を発生します。

・SBIモード時

WUP^注が 0 のとき…シリアル・クロックを 8 回カウントするごとに割り込み要求信号を発生します。

WUP^注が1のとき…アドレス受信後,シリアルI/Oシフト・レジスタ0(SIO0)とスレーブ・アドレス・レジスタ(SVA)の値が一致したとき,割り込み要求信号を発生します。

注 WUPは,ウエイク・アップ機能指定ビット。シリアル動作モード・レジスタ0(CSIMO)のビット5。ウエイク・アップ機能を使用(WUP=1)するときは,割り込みタイミング指定レジスタ(SINT)のビット5(SIC)を0にクリアしておいてください。

(7)ビジィ/アクノリッジ出力回路,バス・リリース/コマンド/アクノリッジ検出回路

SBIモード時に各種制御信号の出力および検出を行います。

3線式シリアルI/Oモードおよび2線式シリアルI/Oモード時には,動作しません。



13.3 シリアル・インタフェース・チャネル 0 を制御する レジスタ

シリアル・インタフェース・チャネル0を制御するレジスタには,次の4種類があります。

- ・タイマ・クロック選択レジスタ3(TCL3)
- ・シリアル動作モード・レジスタ0(CSIMO)
- ・シリアル・バス・インタフェース・コントロール・レジスタ (SBIC)
- ・割り込みタイミング指定レジスタ (SINT)
- (1)タイマ・クロック選択レジスタ3 (TCL3) (図13-2参照)

シリアル・インタフェース・チャネル 0 のシリアル・クロックを設定するレジスタです。 TCL3は , 8 ビット・メモリ操作命令で設定します。 RESET入力により , 88Hになります。

- **備考** TCL3は,シリアル・インタフェース・チャネル0のシリアル・クロックの設定以外に,シリアル・インタフェース・チャネル1のシリアル・クロックを設定する機能があります。
- (2)シリアル動作モード・レジスタ0 (CSIMO) (図13 3参照)


シリアル・インタフェース・チャネル 0 のシリアル・クロック,動作モード,動作の許可/停止,ウエイク・アップ機能の設定とアドレス・コンパレータの一致信号を表示するレジスタです。

CSIMOは,1ビット・メモリ操作命令または8ビット・メモリ操作命令で設定します。 RESET入力により,00Hになります。

注意 シリアル・インタフェース・チャネル 0 の動作許可中に動作モード (3線式シリアルI/O/2線式シリアルI/O/SBI)を切り替えないでください。動作モードは,いったんシリアル動作を停止させたのちに切り替えてください。



図13-2 タイマ・クロック選択レジスタ3のフォーマット



注 メイン・システム・クロックが4.19 MHz以下で発振しているときのみ設定できます。

注意 TCL3を同一データ以外に書き換える場合には、いったんシリアル転送を停止させたのちに書き換えてください。

備考1.fx:メイン・システム・クロック発振周波数

2. ()内は, fx = 10.0 MHz動作時。



図13-3 シリアル動作モード・レジスタ0のフォーマット (1/2)

R/W CSIM CSIM 01 00 シリアル・インタフェース・チャネル 0 のクロックの選択

0 × SCKO端子への外部からの入力クロック

1 0 8 ビット・タイマ・レジスタ 2 (TM2)の出力

1 1 タイマ・クロック選択レジスタ 3 (TCL3)のビット 0-3 で指定されたクロック

R/W	CSIM 04	CSIM 03	CSIM 02	PM25	P25	PM26	P26	PM27	P27	動作モード	先頭ビット	SI0/SB0/P25 端子の機能	SO0/SB1/P26 端子の機能	SCK0/P27 端子の機能
	0	×	0	1	×	0	0	0	1	3線式シリアル	MSB	SIO ^{注2}	SO0	SCK0
			1							1/0モード	LSB	(入力)	(CMOS出力)	(CMOS入出力)
	1	0	0	注3 ×	注3 ×	0	0	0	1	SBIモード	MSB	P25	SB1	SCK0
				^	^							(CMOS入出力)	N-chオープン・)	(CMOS入出力)
													(ドレーン入出力)	
			1	0	0	注3 ×	注3 ×	0	1			SB0	P26	
						^	^					N-chオープン・	(CMOS入出力)	
												(ドレーン入出力)		
	1	1	0	注3 ×	注3 ×	0	0	0	1	2線式シリアル	MSB	P25	SB1	SCK0
				^	^					1/0モード		(CMOS入出力)	N-chオープン・ ドレーン入出力	N-chオープン・
													(ドレーン入出力)	(ドレーン入出力)
			1	0	0	注3 ×	注3 ×	0	1			SB0	P26	
						^	^					N-chオープン・)	(CMOS入出力)	
												(ドレーン入出力)		

R/W	WUP	ウエイク・アップ機能の制御 ^{注 4}
	0	すべてのモードで、シリアル転送ごとに割り込み要求信号を発生
	1	SBIモード時,バス・リリース後(CMDD = RELD = 1 のとき)に受信したアドレスがスレーブ・アドレス・
		レジスタ(SVA)と一致したとき,割り込み要求信号を発生

- 注1.ビット6 (COI)は, Read Onlyです。
 - 2.送信のみ使用するときは, P25 (CMOS入力)として使用できます。
 - 3.ポート機能として自由に使用できます。
 - **4**.ウエイク・アップ機能を使用(WUP = 1) するときは,割り込みタイミング指定レジスタ (SINT)のビット5(SIC)に0を設定してください。

備考 × : don't care

PM××:ポート・モード・レジスタ

P×× :ポートの出力ラッチ



図13 - 3 シリアル動作モード・レジスタ0のフォーマット (2/2)

R	COI	スレーブ・アドレス比較結果フラグ ^{注 1}
	0	スレーブ・アドレス・レジスタ(SVA)とシリアルI/Oシフト・レジスタ 0 (SIOO)のデータが一致しない
	1	スレーブ・アドレス・レジスタ(SVA)とシリアルI/Oシフト・レジスタ 0 (SIO0)のデータが一致する

R/W	CSIE0	シリアル・インタフェース・チャネル 0 の動作の制御 ^{注 2}
	0	動作停止
	1	動作許可

注1.CSIE0=0のとき, COIは0になります。

★ 2.SBIモード時,シリアル・インタフェース・チャネル0の動作は,WUPを0にクリアしてから停止 (CSIE 0)させてください。WUP=0にしないと,P25がハイ・レベルに固定され,通常のポートとして使用できなくなることがあります。



(3)シリアル・バス・インタフェース・コントロール・レジスタ (SBIC)

シリアル・バス・インタフェースの動作の設定とステータスを表示するレジスタです。 SBICは、1 ビット・メモリ操作命令または8 ビット・メモリ操作命令で設定します。 RESET入力により、00Hになります。

図13-4 シリアル・パス・インタフェース・コントロール・レジスタのフォーマット (1/2)

略号	7	6	(5)	4	3	2	1	0	アドレス	リセット時	R/W
SBIC	BSYE	ACKD	ACKE	ACKT	CMDD	RELD	CMDT	RELT	F F 6 1 H	0 0 H	R/W注

R/W RELT バス・リリース信号出力のために使用する。
RELT = 1 により, SO0ラッチがセット(1)される。SO0ラッチをセット後,自動的にクリア(0)される。
また, CSIE0 = 0 のときもクリア(0) される。

R	RELD バス・	バス・リリース検出				
	クリアされる条件(RELD = 0)	セットされる条件(RELD=1)				
	・転送スタート命令実行時	・バス・リリース信号(REL)検出時				
	・アドレス受信時にSIOOとSVAの値が一致しないとき					
	・CSIE0 = 0 のとき					
	·RESET入力時					

注 ビット2,3,6(RELD,CMDD,ACKD)は,Read Onlyです。

備考 CSIE0:シリアル動作モード・レジスタ0(CSIMO)のビット7



図13-4 シリアル・パス・インタフェース・コントロール・レジスタのフォーマット (2/2)

R	CMDD	٦	コマンド検出					
	クリフ	Pされる条件(CMDD=0)	セットされる条件(CMDD = 1)					
	・転送	送スタート命令実行時	・コマンド信号(CMD)検出時					
	・バフ	ス・リリース信号(REL)検出時						
	·cs	IE0 = 0 のとき						
	• RE	SET入力時						

R/W ACKT セット(1)する命令実行直後のSCKOのクロックの立ち下がリエッジに同期してアクノリッジ信号を出力し、出力後、自動的にクリア(0)される。 また、シリアル・インタフェースの転送開始、CSIE0=0のときもクリア(0)される。

R/W	ACKE		アクノリッジ信号出力の制御				
	0	アクノリッジ信	号の自動出力禁止(ACKTによる出力は可能)				
	1	転送完了前	SCKOの 9 クロック目の立ち下がりエッジに同期してアクノリッジ信号を出力				
			(ACKE = 1 により,自動出力される)				
		転送完了後	セット(1)する命令実行直後のSCKOのクロックの立ち下がりエッジに同期してアクノ				
			リッジ信号を出力する(ACKE = 1 により,自動出力される)。ただし,アクノリッジ信				
			号を出力後,自動的にクリア(0)されない。				

R	ACKD 7	アクノリッジ検出					
	クリアされる条件(ACKD=0)	セットされる条件(ACKD=1)					
	・転送スタート命令実行後,ビジィ・モードを解除し	・転送完了後のSCK0のクロックの立ち上がりエッジ					
	た直後のSCK0のクロックの立ち下がり時	でアクノリッジ信号(ACK)検出時					
	・CSIE0 = 0 のとき						
	· RESET入力時						

R/W	BSYE注	同期ビジィ信号出力の制御
	0	クリア(0)する命令実行直後のSCKOのクロックの立ち下がリエッジに同期した,ビジィ信号の出力を禁
		止する。
	1	アクノリッジ信号に続くSCK0のクロックの立ち下がりエッジからビジィ信号を出力する。

- ★ 注 シリアル・インタフェースの転送開始によってビジィ・モードを解除できます。ただし,BSYEフラグは0にクリアされません。
 - **備考1.**ビット0,1,4(RELT, CMDT, ACKT)は,データ設定後に読み出すと0になっています。
 - **2**.CSIE0:シリアル動作モード・レジスタ0(CSIM0)のビット7




(4)割り込みタイミング指定レジスタ (SINT)

バス・リリース割り込み,アドレス・マスク機能の設定とSCK0/P27端子のレベルの状態を表示するレジスタです。

SINTは,1ビット・メモリ操作命令または8ビット・メモリ操作命令で設定します。 RESET人力により,00Hになります。

図13 - 5 割り込みタイミング指定レジスタのフォーマット



注1.ビット6 (CLD)は, Read Onlyです。

- 2.SBIモードでウエイク・アップ機能を使用する場合はSICに0を設定してください。
- 3.CSIE0 = 0 のとき, CLDは 0 になります。

注意 ビット0-3には,必ず0を設定してください。

備考 SVA : スレーブ・アドレス・レジスタ

CSIIF0: INTCSIOに対応する割り込み要求フラグ

CSIE0:シリアル動作モード・レジスタ0(CSIMO)のビット7



13.4 シリアル・インタフェース・チャネル0の動作

シリアル・インタフェース・チャネル0の動作モードには,次の4種類があります。

- ・動作停止モード
- ・3線式シリアルI/Oモード
- ·SBIモード
- ・2線式シリアルI/Oモード

13.4.1 動作停止モード

動作停止モードでは、シリアル転送を行いません。したがって、消費電力を低減できます。また、シリアルI/Oシフト・レジスタ0(SIOO)もシフト動作を行いませんので、通常の8ビット・レジスタとして使用できます。

また,動作停止モードでは,P25/SI0/SB0,P26/SO0/SB1,P27/SCK0端子を通常の入出力ポートとして使用できます。

(1) レジスタの設定

動作停止モードは、シリアル動作モード・レジスタ0(CSIMO)で設定します。
CSIMOは、1ビット・メモリ操作命令または8ビット・メモリ操作命令で設定します。
RESET入力により、00Hになります。

									アドレス		R/W
CSIM0	CSIE0	COI	WUP	CSIM04	CSIM03	CSIM02	CSIM01	CSIM00	F F 6 0 H	0 0 H	R/W

R/W	CSIE0	シリアル・インタフェース・チャネル 0 の動作の制御
	0	動作停止
	1	動作許可

13.4.2 3線式シリアルI/Oモードの動作

3 線式シリアルI/Oモードは,75X/XLシリーズ,78Kシリーズ,17Kシリーズなど従来のクロック同期式シリアル・インタフェースを内蔵する周辺I/Oや表示コントローラなどを接続するときに有効です。

シリアル・クロック($\overline{SCK0}$),シリアル出力(SO0),シリアル入力(SI0)の3本のラインで通信を行います。



(1) レジスタの設定

3 線式シリアルI/Oモードは,シリアル動作モード・レジスタ 0 (CSIMO),シリアル・バス・インタフェース・コントロール・レジスタ (SBIC)で設定します。

(a)シリアル動作モード・レジスタ0 (CSIMO)

CSIMOは, 1 ビット・メモリ操作命令または8 ビット・メモリ操作命令で設定します。 RESET入力により,00Hになります。

R/W | CSIM | CSIM | CSIM | PM25 | P25 | PM26 | P26 | PM27 | P27 | 動作モード | 先頭ビット SI0/SB0/P25 SO0/SB1/P26 SCK0/P27 03 端子の機能 04 端子の機能 端子の機能 0 1 0 3線式シリアル MSB SIO注2 SO0 SCK₀ × 0 0 0 1 1/0モード LSB (入力) (CMOS出力) (CMOS入出力) 1 0 SBIモード (13.4.3 SBI**モードの動作**参照) 2線式シリアルI/Oモード(13.4.4 **2線式シリアル**I/Oモードの動作参照)

 R/W
 ウエイク・アップ機能の制御注3

 0
 すべてのモードで,シリアル転送ごとに割り込み要求信号を発生

 1
 SBIモード時,バス・リリース後(CMDD=RELD=1のとき)に受信したアドレスがスレーブ・アドレス・レジスタ(SVA)と一致したとき,割り込み要求信号を発生

R/W	CSIE0	シリアル・インタフェース・チャネル 0 の動作の制御
	0	動作停止
	1	動作許可

- 注1.ビット6 (COI)は, Read Onlyです。
 - 2.送信のみ使用するときは, P25 (CMOS入力)として使用できます。
 - 3.3線式シリアルI/Oモード時は必ずWUPに0を設定してください。

備考 × : don't care

PM××:ポート・モード・レジスタ

P×× :ポートの出力ラッチ



(b)シリアル・バス・インタフェース・コントロール・レジスタ(SBIC)

SBICは , 1 ビット・メモリ操作命令または 8 ビット・メモリ操作命令で設定します。 $\overline{\text{RESET}}$ 入力により , 00Hになります。

略号	7	6	(5)	4	3	2	1	0	アドレス	ζ!	ノセット時	R/W
SBIC	BSYE	ACKD	ACKE	ACKT	CMDD	RELD	CMDT	RELT	F F 6 1	Н	0 0 H	R/W

R/W	RELT	RELT = 1 により, SO0ラッチがセット(1)される。SO0ラッチをセット後,自動的にクリア(0)される。 また, CSIE0 = 0 のときもクリア(0)される。
		また,CSIE0=0のときもクリア(0)される。

R/W CMDT CMDT = 1 により, SO0ラッチがクリア(0)される。SO0ラッチをクリア後,自動的にクリア(0)される。また, CSIE0 = 0 のときもクリア(0)される。

CSIE0:シリアル動作モード・レジスタ0(CSIM0)のビット7



(2)通信動作

3 線式シリアルI/O モードは , 8 ビット単位でデータを送受信します。データは , シリアル・クロックに同期して 1 ビットごとに送受信されます。

シリアルI/Oシフト・レジスタ0(SIO0)のシフト動作は、シリアル・クロック(\overline{SCKO})の立ち下がりに同期して行われます。そして、送信データがSOOラッチに保持され、SOO端子から出力されます。また、 \overline{SCKO} の立ち上がりで、SIO端子に入力された受信データがSIOOにラッチされます。

8 ビット転送終了により, SIOOの動作は自動的に停止し, 割り込み要求フラグ(CSIIFO)がセットされます。




図13-6 3線式シリアルI/〇モードのタイミング

SOO端子はCMOS出力となり,SOOラッチの状態を出力しますので,シリアル・バス・インタフェース・コントロール・レジスタ(SBIC)のビット 0(RELT),ビット 1(CMDT)のセットによって,SOO端子出力状態を操作できます。

ただし,シリアル転送中にはこの操作をしないでください。


SCK0端子の出力レベルは,出力モード(内部システム・クロックのモード)時に,P27出力ラッチを操作して制御します(13.4.5 SCK0/P27端子出力の操作を参照)。



(3)各種信号

図13 - 7 にRELT, CMDTの動作を示します。

図13 - 7 RELT, CMDTの動作



(4) MSB/LSB**先頭の切り替え**

3 線式シリアルI/Oモードは,転送がMSB先頭か,LSB先頭かを選択できる機能を持っています。 図13 - 8 にシリアルI/Oシフト・レジスタ 0 (SIOO),および内部バスの構成を示します。図に示すようにMSB/LSBを反転して読み出し/書き込みができます。

MSB/LSB先頭切り替えは , シリアル動作モード・レジスタ 0 (CSIM0) のビット 2 (CSIM02) により指定できます。




図13-8 転送ビット順切り替え回路

先頭ビットの切り替えは,SIOOへのデータ書き込みのビット順を切り替えることによって実現させています。SIOOのシフト順は常に同じです。

したがって,MSB/LSBの先頭ビットは,シフト・レジスタにデータを書き込む前に切り替えてください。



(5)転送スタート

シリアル転送は,次の2つの条件を満たしたとき,シリアルI/Oシフト・レジスタ0(SIO0)に転送データをセットすることで開始します。

- ・シリアル・インタフェース・チャネル 0 の動作の制御ビット (CSIE0) = 1
- ・8 ビット・シリアル転送後,内部のシリアル・クロックが停止した状態か,またはSCK0がハイ・レベルの状態

注意 SIO0にデータを書き込んだあと, CSIE0を"1"にしても, 転送はスタートしません。

8 ビット転送終了により、シリアル転送は自動的に停止し、割り込み要求フラグ(CSIIF0)をセットします。

13.4.3 SBIモードの動作

SBI (シリアル・バス・インタフェース) は, NECシリアル・バス・フォーマット準拠の高速シリアル・インタフェース方式です。

SBIは,シングルマスタの高速シリアル・バスで,2本の信号線で複数のデバイスとの通信ができるように,クロック同期式のシリアルI/O方式に,バス構成のための機能が追加されたフォーマットになっています。そのため複数のマイコンや周辺ICでシリアル・バスを構成する場合に,使用するポート数や基板上の配線数を削減できます。

また,マスタは,スレーブに対してシリアル・データ・バス上に,シリアル通信の対象デバイス選択のための"アドレス",対象デバイスに対して指令を与える"コマンド",および実際の"データ"を出力できます。スレーブは,受信したデータをハードウエアにより,"アドレス","コマンド","データ"に判別できます。この機能により,シリアル・インタフェース・チャネル0を制御する応用プログラムを簡略化できます。

SBI機能は、75X/XLシリーズ、78Kシリーズなどの数種のデバイスに内蔵されています。


SBIに準拠するシリアル・インタフェースを有するCPUや,周辺ICを使用した場合のシリアル・バス構成例を図13 - 9 に示します。

SBIでは,シリアル・データ・バス端子SB0(SB1)は,オープン・ドレーン出力になっているため,シリアル・データ・バス・ラインは,ワイアード・オア状態になります。また,シリアル・データ・バス・ラインには,プルアップ抵抗が必要です。

SBIモード使用時には,後述の(11)SBIモードの注意事項(d)を参照してください。



図13 - 9 SBIによるシリアル・バス構成例



注意 マスタ/スレーブの交換処理を行う場合は,シリアル・クロック・ライン(SCKO)の入力/出力がマスタ,スレーブ間で非同期に切り替えられるため,シリアル・クロック・ライン(SCKO)にもプルアップ抵抗が必要となります。



(1) SBIの機能

従来のシリアルI/O方式では、データ転送機能しか有していないために、複数のデバイスを接続してシリアル・バスを構成した場合に、チップ・セレクト信号やコマンド/データの区別、ビジィ状態の判断などのため多くのポートや配線が必要となります。また、これらの制御をソフトウエアで行おうとすると、ソフトウエアの負担が大きくなってしまいます。

SBIでは、シリアル・クロックSCKOと、シリアル・データ・バスSBO(SB1)の2本の信号線でシリアル・バスを構成できます。そのため、マイコンのポート数の削減や、基板内の配線や引き回しの減少に有効となります。

SBIの機能について次に示します。

(a) アドレス/コマンド/データの判断機能

シリアル・データを,アドレス,コマンド,およびデータの3種類に区別します。

(b) アドレスによるチップ・セレクト状態

マスタは、アドレスの送信により、スレーブのチップ・セレクト(選択)を行います。

(c)ウエイク・アップ機能

スレーブは,ウエイク・アップ機能(ソフトウエアで設定/解除が可能)により,アドレス受信の判断(チップ・セレクトの判断)を容易に行うことができます。

ウエイク・アップ機能を設定した場合,一致アドレス受信時に割り込み要求信号(INTCSIO)が発生します。

そのため、複数のデバイスと通信を行う場合も、選択されたスレーブ以外のCPUはシリアル通信に関係なく動作できます。

(d)アクノリッジ信号(ACK)制御機能

シリアル・データの受信確認のための,アクノリッジ信号を制御します。

(e)ビジィ信号(BUSY)制御機能

スレーブのビジィ状態を知らせるための,ビジィ信号を制御します。




(2) SBIの定義

SBIのシリアル・データのフォーマットおよび,使用する信号の意味について説明します。
SBIで転送されるシリアル・データは,「アドレス」,「コマンド」,「データ」の3種類に区別されます。

図13-10に,アドレス,コマンド,およびデータの転送タイミングを示します。

図13 - 10 SBI転送のタイミング

アドレスの転送



備考 破線はREADY状態を示します。

バス・リリース信号およびコマンド信号はマスタが出力します。またBUSYはスレーブが出力します。ACKはマスタ,スレーブのどちらでも出力できます(通常,8ビット・データの受信側が出力します)。


シリアル・クロックは,8ビット・データ転送開始から,BUSYが解除されるまで,マスタが出力し続けます。



(a) パス・リリース信号 (REL)

バス・リリース信号は, SCK0ラインがハイ・レベルのとき(シリアル・クロックが出力されていない場合)に, SB0(SB1)ラインがロウ・レベルからハイ・レベルに変化した信号です。 この信号は,マスタが出力します。

図13 - 11 パス・リリース信号



バス・リリース信号は,これからマスタがスレーブに対してアドレスを送信することを示すものです。スレーブは,バス・リリース信号を検出するハードウエアを内蔵しています。


注意 SCK0ラインがハイ・レベルのときに,SB0(SB1)ラインがロウ・レベル ハイ・レベルに変化すると,バス・リリース信号と認識されます。したがって,基板容量などの影響でバスの変化タイミングにずれが生じると,データを送信しているにもかかわらず,バス・リリース信号と判断されてしまうことがあります。配線の引き回しには十分注意してください。



(b) コマンド信号 (CMD)

コマンド信号は, SCK0ラインが, ハイ・レベルのとき(シリアル・クロックが出力されていない場合)に, SB0(SB1)ラインがハイ・レベルからロウ・レベルに変化した信号です。この信号は,マスタが出力します。

図13-12 コマンド信号



コマンド信号は,これからマスタがスレーブに対してコマンドを送信することを示すものです (ただし,バス・リリース信号に続くコマンド信号は,アドレスを送信することを示します)。 スレーブは,コマンド信号を検出するハードウエアを内蔵しています。


注意 SCK0ラインがハイ・レベルのときに,SB0(SB1)ラインがハイ・レベル ロウ・レベルに変化すると,コマンド信号と認識されます。したがって,基板容量などの影響でバスの変化タイミングにずれが生じると,データを送信しているにもかかわらず,コマンド信号と判断されてしまうことがあります。配線の引き回しには十分注意してください。



(c)アドレス


アドレスは,マスタがバス・ラインに接続されているスレーブに対して,特定のスレーブを選択するために出力する8ビット・データです。

図13-13 アドレス



バス・リリース信号,コマンド信号に続く8ビット・データはアドレスと定義されています。スレープでは,ハードウエアでこの条件を検出し,8ビット・データが自分の指定番号(スレープ・アドレス)と一致しているかをハードウエアでチェックします。このとき,8ビット・データと,スレープ・アドレスが一致すると,そのスレープが選択されたことになり,以後,マスタから切り離し指示があるまで,マスタと通信します。

図13-14 アドレスによるスレーブの選択





(d)コマンド,データ

アドレスの送信により選択したスレーブに対して,マスタはコマンドの送信や,データの送受信 を行います。

図13-15 コマンド





図13 - 16 データ



コマンド信号の次の8ビット・データはコマンドと定義されています。コマンド信号なしの8 ビット・データはデータと定義されています。コマンド,データの使用方法は,通信の仕様によって任意に決定できます。




(e) アクノリッジ信号(ACK)

アクノリッジ信号は,送信側と受信側の間における,シリアル・データ受信を確認するための信号です。

図13-17 アクノリッジ信号





備考 破線はREADY状態を示します。

アクノリッジ信号は,8ビット・データ転送後のSCKOの立ち下がりに同期したワンショット・パルスで,その位置は任意で何クロック目のSCKOに同期させてもかまいません。

送信側は,8ビット・データ送信後,受信側がアクノリッジ信号を返したかをチェックします。 データ送信後,一定時間,アクノリッジ信号が返らない場合は,正しく受信されなかったものと判 断できます。



(f) ビジィ信号(BUSY), レディ信号(READY)

ビジィ信号は,スレーブがデータの送受信のための準備中であることをマスタに知らせるための 信号です。

レディ信号は,スレーブがデータの送受信が可能であることをマスタに知らせるための信号です。

図13 - 18 ビジィ信号,レディ信号

SCK0	8 9 1
SB0 (SB1)	ACK, BUSY READY

備考 破線はREADY状態を示します。

SBIでは,スレーブが,SB0(SB1)ラインをロウ・レベルにすることにより,マスタにビジィ状態を知らせます。

ビジィ信号は、マスタ、またはスレーブの出力したアクノリッジ信号に引き続いて出力させます。ビジィ信号は、SCKOの立ち下がりに同期して、設定/解除を行います。マスタは、ビジィ信号が解除されると自動的にシリアル・クロックSCKOの出力を終了します。

マスタは、ビジィ信号が解除され、レディ信号の状態になると次の転送を開始できます。

注意 SBIでは、BUSYの解除指示後、次のシリアル・クロック(SCKO)の立ち下がりまで BUSY信号が出力されます。もし、誤ってこの期間にWUP=1とすると、BUSYが解除 されなくなってしまいます。したがって、BUSYを解除したのちに、必ずSBO(SB1) 端子がハイ・レベルになったことを確認してからWUP=1としてください。

(3) レジスタの設定

SBIモードは,シリアル動作モード・レジスタ0(CSIMO),シリアル・バス・インタフェース・コントロール・レジスタ(SBIC),割り込みタイミング指定レジスタ(SINT)で設定します。

(a)シリアル動作モード・レジスタ0 (CSIMO)

CSIM0は , 1 ビット・メモリ操作命令または 8 ビット・メモリ操作命令で設定します。 $\overline{\text{RESET}}$ 入力により , 00Hになります。



R/W	CSIM	CSIM	シリアル・インタフェース・チャネル 0 のクロックの選択							
	01	00	クラアル・インテンエース・アドネル 0 のプロラブの展示							
	0	×	SCK0端子への外部からの入力クロック							
	1	0	8 ビット・タイマ・レジスタ 2 (TM2)の出力							
	1	1	タイマ・クロック選択レジスタ3(TCL3)のビット 0 - 3 で指定されたクロック							

R/W	CSIM	CSIM	CSIM	PM25	P25	PM26	P26	PM27	P27	動作モード	先頭ビット		SO0/SB1/P26	SCK0/P27
	04	03	02									端子の機能	端子の機能	端子の機能
	0	×	3 #	線式	シリ	アル	I/OŦ	- 1	٤ (1	3.4.2 3 線	式シリア	レI/Oモ ードの動作	参照)	
	1	0	0	注2	1	0	0	0	1	SBIモード	MSB	P25	SB1	SCK0
				×	×							(CMOS入出力)	N-chオープン・	(CMOS入出力)
													ドレーン入出力	
			1	0	0	注2 ×	注2 ×	0	1			SB0	P26	
						^	^					N-chオープン・	(CMOS入出力)	
												(ドレーン入出力)		
	1	1	2 /	線式	シリ	アル	I/OŦ	- F	٤ (1	3.4.4 2 線	式シリア	レI/Oモ ードの動作	参照)	

R/W	WUP	ウエイク・アップ機能の制御 ^{注 3}
	0	すべてのモードで,シリアル転送ごとに割り込み要求信号を発生
	1	SBIモード時,バス・リリース後(CMDD = RELD = 1 のとき)に受信したアドレスがスレーブ・アドレス・
		レジスタ(SVA)と一致したとき,割り込み要求信号を発生

COI	スレーブ・アドレス比較結果フラグ ^{注 4}
0	スレーブ・アドレス・レジスタ(SVA)とシリアJVI/Oシフト・レジスタ0(SIO0)のデータが一致しない
1	スレーブ・アドレス・レジスタ(SVA)とシリアルI/Oシフト・レジスタ 0 (SIO0)のデータが一致する

R/W	CSIE0	シリアル・インタフェース・チャネル 0 の動作の制御 ^{注 5}
	0	動作停止
	1	動作許可

- 注1.ビット6 (COI)は, Read Onlyです。
 - 2.ポート機能として自由に使用できます。
 - 3. ウエイク・アップ機能を使用(WUP = 1)するときは ,割り込みタイミング指定レジスタ(SINT) のビット5 (SIC)に0を設定してください。
 - **4** . CSIE0 = 0 のとき, COIは 0 になります。
- ★ 5.SBIモード時,シリアル・インタフェース・チャネル0の動作は,WUPを0にクリアしてから動作を停止(CSIE 0)させてください。WUP=0にしないと,P25がハイ・レベルに固定され,通常のポートとして使用できなくなることがあります。



備考 × : don't care

PM×× : ポート・モード・レジスタ

P×× :ポートの出力ラッチ



(b) シリアル・バス・インタフェース・コントロール・レジスタ (SBIC)

SBICは,1ビット・メモリ操作命令または8ビット・メモリ操作命令で設定します。 RESET入力により,00Hになります。

略号 7 6 5 4 3 2 1 0 アドレス リセット時 R/W SBIC BSYE ACKD ACKE ACKT CMDD RELD CMDT RELT F F 6 1 H 0 0 H R/W注

R/W RELT バス・リリース信号出力のために使用する。
RELT = 1 により, SO0ラッチがセット(1)される。SO0ラッチをセット後,自動的にクリア(0)される。
また, CSIE0 = 0 のときもクリア(0) される。

 RELD
 バス・リリース検出

 クリアされる条件(RELD=0)
 セットされる条件(RELD=1)

 ・転送スタート命令実行時
 ・バス・リリース信号(REL)検出時

 ・アドレス受信時にSIO0とSVAの値が一致しないとき
 ・CSIE0=0のとき

 ・RESET入力時

R	CMDD	コマンド検出		
	クリアされる条件 (CMDD = 0)		セットされる条件(CMDD = 1)	
	・転送	送スタート命令実行時	・コマンド信号(CMD)検出時	
	・バフ	ス・リリース信号(REL)検出時		
	·cs	IE0 = 0 のとき		
	• RE	SET 人力時		

R/W ACKT セット(1)する命令実行直後のSCKOのクロックの立ち下がりエッジに同期してアクノリッジ信号を出力し、出力後、自動的にクリア(0)される。ACKE=0として使用する。また、シリアル・インタフェースの転送開始、CSIE0=0のときもクリア(0)される。

(続く)

注 ビット2,3,6(RELD,CMDD,ACKD)は,Read Onlyです。

備考1.ビット0,1,4(RELT,CMDT,ACKT)はデータ設定後に読み出すと0になっています。

2.CSIE0:シリアル動作モード・レジスタ0(CSIM0)のビット7



R/W	ACKE	アクノリッジ信号出力の制御	
	0	アクノリッジ信号の自動出力禁止(ACKTによる出力は可能)	
	1	転送完了前	SCKOの 9 クロック目の立ち下がりエッジに同期してアクノリッジ信号を出力
			(ACKE = 1 により,自動出力される)
		転送完了後	セット(1)する命令実行直後のSCKOのクロックの立ち下がりエッジに同期してアクノ
			リッジ信号を出力する(ACKE = 1 により,自動出力される)。ただし,アクノリッジ信
			号を出力後,自動的にクリア(0)されない。

R	ACKD	アクノリッジ検出		
	クリアされる条件 (ACKD = 0)		セットされる条件(ACKD=1)	
	・転送スタート命令実行後,ビジィ・モードを解除し		・転送完了後のSCK0のクロックの立ち上がりエッジ	
	た直後のSCK0のクロックの3	立ち下がり時	でアクノリッジ信号(ACK)検出時	
	・CSIE0 = 0 のとき			
	・RESET入力時			

R/W	BSYE注	同期ビジィ信号出力の制御	
	0	クリア(0)する命令実行直後のSCKOのクロックの立ち下がリエッジに同期した,ビジィ信号の出力を禁	
		止する。	
	1	アクノリッジ信号に続くSCK0のクロックの立ち下がりエッジからビジィ信号を出力する。	


★ **注** シリアル・インタフェースの転送開始によってビジィ・モードを解除できます。ただし,BSYEフラグは0にクリアされません。

備考 CSIE0:シリアル動作モード・レジスタ0(CSIM0)のビット7



(c)割り込みタイミング指定レジスタ(SINT)

SINTは,1ビット・メモリ操作命令または8ビット・メモリ操作命令で設定します。 RESET入力により,00Hになります。



注1.ビット6 (CLD)は, Read Onlyです。

2.SBIモードでウエイク・アップ機能を使用する場合はSICに0を設定してください。

3. CSIE0 = 0 のとき, CLDは 0 になります。

注意 ビット0-3には,必ず0を設定してください。

備考 SVA :スレーブ・アドレス・レジスタ

CSIIF0: INTCSI0に対応する割り込み要求フラグ

CSIE0:シリアル動作モード・レジスタ0(CSIMO)のビット7



(4)各種信号

SBIにおける,各種の信号と,シリアル・バス・インタフェース・コントロール・レジスタ (SBIC) 上のフラグの動作について図13 - 19から図13 - 24に示します。また,SBIの各種の信号の一覧を表13 - 4に示します。

図13-19 RELT, CMDT, RELD, CMDDの動作(マスタ)




図13 - 20 RELD, CMDDの動作(スレープ)







図13 - 21 ACKTの動作




注意 ACKTは転送終了前にはセットしないでください。




図13 - 22 ACKEの動作


(a) 転送完了時にACKE = 1 の場合



(b) 転送完了後にセットした場合



(c) 転送完了時にACKE = 0 の場合



(d) ACKE = 1の期間が短い場合








図13 - 23 ACKD**の動作**

(a) SCKOの9クロック目の期間にACK信号が出力された場合



(b) SCKOの9クロック目以降にACK信号が出力された場合



(c) BUSY中に転送スタート指示した場合のクリアのタイミング




図13 - 24 BSYE**の動作**






表13 - 4 SBIモードにおける各種の信号 (1/2)

信号名称	出力する デバイス	定義	タイミング・チャート	出力される条件	フラグへの影響	信号の意味
バス・リリース	マスタ	SCK0 = 1 のときの ,		・RELTのセット	・RELDをセット	続いてCMD信号を出
信号		SB0 (SB1) の立ち上がり	SCKO "H"		・CMDDをクリア	力し,送信データが
(REL)		エッジ	SB0 (SB1)			アドレスであること
						を示す。
コマンド信号	マスタ	SCK0 = 1 のときの ,		・CMDTのセット	・CMDDをセット	i)REL信号出力後,
(CMD)		SB0 (SB1) の立ち下がり				送信データはアド
		エッジ	SCKO "H"			レス。
			SB0 (SB1)			ii)REL信号出力な
						し。送信データは
						コマンド。
アクノリッジ	マスタ/	シリアル受信完了後, SCK0		ACKE = 1	・ACKDをセット	受信完了。
信号	スレーブ	の 1 クロックの期間		ACKTのセット		
(ACK)		SB0 (SB1) に出力される				
		ロウ・レベルの信号	〔 同期ビジィ出力 〕			
ビジィ信号	スレーブ	[同期ビジィ信号]		• BSYE = 1	-	処理中のため,シリ
(BUSY)		アクノリッジ信号に続いて	SCKO 9 (/) (/)			アル受信不可能状
		SB0 (SB1) に出力される	SB0 (SB1) D0 READY			態。
		ロウ・レベルの信号				
レディ信号	スレーブ	シリアル転送開始前,完了	SB0 (SB1) D0 / READY	BSYE = 0	-	シリアル受信可能状
(READY)		後SB0(SB1)に出力され		SIO0へのデー タ書き込み命		態。
		るハイ・レベルの信号		令実行(転送		
				開始指示)		



表13 . 4	SBI Ŧ	ドにおける各種の信号(2/2)
4X 3 - 4	3DI L —	1 にのけるロ性のほうしん/4 /

信号名称	出力する デバイス	定義	タイミング・チャート	出力される条件	フラグへの影響	信号の意味
シリアル・	マスタ	アドレス / コマンド / デー		CSIE0 = 1 のとき	CSIIF0をセット	シリアル・データ・
クロック		タ , ACK信号 , 同期BUSY		の , SIO0へのデ	(SCK0の9クロ	バスへの信号出力の
(SCKO)		信号等の出力のための同期	SCK0 1 2 7 8 9 10	ータ書き込み命令	ック目の立ち上が	タイミング
		クロック。最初の8個でア	SB0 (SB1) X X /	実行(シリアル転	り) ^{注1}	
		ドレス/コマンド/データ		送のスタート指		
		を転送する。		示) ^{注2}		
アドレス	マスタ	REL信号, CMD信号出力後))			シリアル・バス上の
(A7-A0)		に, SCKOに同期して転送さ	SCK0 1 2 7 8			スレーブ・デバイス
		れる8ビット・データ。	SB0 (SB1) REL CMD			のアドレス値
コマンド	マスタ	 REL信号は出力されず ,				スレーブ・デバイス
(C7-C0)		CMD信号のみ出力された	<u>scко</u> 1			への指示・メッセー
		後, SCKOに同期して転送さ	3010			ジ
		れる8ビット・データ。	SB0 (SB1) CMD			
データ	マスタ /	REL信号 , CMD信号ともに				スレーブ,またはマ
(D7-D0)	スレーブ	出力されず , SCKOに同期し	<u>scко</u> 1			スタ・デバイスが処
		て転送される8 ビット・デー				理する数値
		タ。	SB0 (SB1)			

- 注1.WUP = 0のとき,常に9クロック目のSCKOの立ち上がりでCSIIF0をセットする。
 - WUP = 1 のとき,アドレスを受信し,そのアドレスがスレーブ・アドレス・レジスタ(SVA)の値と一致したときのみ,CSIIF0をセットする(一致しなかったときはRELDがクリアされる)。
 - 2. BUSY状態のときは, READY 状態になったあと, 転送スタートする。



(5)端子構成

シリアル・クロック端子SCKOと,シリアル・データ・バス端子SB0(SB1)の構成は,次のようになっています。

(a) SCKOシリアル・クロックを入出力するための端子

マスタ CMOS, プッシュプル出力

スレーブ ... シュミット入力

(b) SB0 (SB1)シリアル・データの入出力兼用端子

マスタ , スレーブともに出力はN-chオープン・ドレーン , 入力はシュミット 入力

シリアル・データ・バス・ラインは,出力がN-chオープン・ドレーンのため,外部にプルアップ抵抗が必要となります。

マスタ・デバイス SCK0 SCK0 (クロック出力) クロック入力 シリアル・クロック (クロック入力) AV_{DD} N-chオープン・ドレーン ^{≷R}L SB0(SB1) N-chオープン・ドレーン SB0 (SB1) シリアル・データ・バス → SO0 <u>SO0</u> → /// AVss SIO -→ SIO

図13 - 25 端子構成図

注意 データ受信時にはN-chオープン・ドレーンをハイ・インピーダンス状態にする必要がありますので、シリアルI/Oシフト・レジスタ 0 (SIOO)にはあらかじめFFHを書き込んでおいてください。転送中は常にハイ・インピーダンス状態にさせることができます。ただし、ウエイク・アップ機能指定ピット (WUP) = 1の場合は、N-chオープン・ドレーンは常にハイ・インピーダンス状態となりますので、受信前に、SIOOにFFHを書き込む必要はありません。



(6)アドレスの一致検出方法

SBIモードでは、マスタがスレーブ・アドレスを送信することにより、特定のスレーブ・デバイスを選択できます。

アドレスの一致は,ハードウエアで自動的に検出できます。スレーブ・アドレス・レジスタ(SVA)を備え,ウエイク・アップ機能指定ビット(WUP:シリアル動作モード・レジスタ(CSIMO)のビット5) = 1のとき,マスタから送信されたスレーブ・アドレスとSVAに設定したアドレスが一致したときのみ,CSIIFOがセットされます。

なお、割り込みタイミング指定レジスタ(SINT)のビット5(SIC)がセット(1)されていると、WUPをセット(1)しても、ウエイク・アップ機能が動作しません(バス・リリース検出時に割り込み要求信号が発生します)。ウエイク・アップ機能使用時はSICを0にクリアしておいてください。

- 注意1.スレーブの選択,非選択状態の検出は,バス・リリース(RELD = 1の状態)のあとに受信したスレーブ・アドレスの一致検出により行います。
 - この一致検出は,通常,WUP = 1の状態で発生するアドレスの一致割り込み要求 (INTCSIO)を使用します。したがって,スレープ・アドレスによる選択,非選択は, WUP = 1の状態で検出してください。
 - 2. WUP = 0で,割り込み要求を使用せずに選択,非選択を検出する場合には,アドレスの 一致検出による方法を使用せず,あらかじめプログラムで設定したコマンドの送受信で検 出してください。

(7)エラーの検出

SBIモードでは,送信中のシリアル・バスSB0(SB1)の状態が送信しているデバイスのシリアル/Oシフト・レジスタ0(SIO0)にも取り込まれるため,次の方法によって送信エラーを検出できます。

(a)送信開始前と送信終了後のSIOOのデータを比較する方法

この場合,2つのデータが異なっていれば送信エラーが発生したと判断します。

(b) スレーブ・アドレス・レジスタ (SVA) を利用する方法

送信データをSIOOとSVAにもセットし、送信します。送信終了後に、シリアル動作モード・レジスタ0(CSIMO)のCOIビット(アドレス・コンパレータからの一致信号)をテストし、"1"ならば正常な送信、"0"ならば送信エラーと判断します。



(8)通信動作

SBIモードでは、マスタがシリアル・バス上に「アドレス」を出力することで複数のデバイスのうち、通信対象となるスレーブ・デバイスを通常1つ選択します。

通信対象デバイスを決定したのちに,マスタ・デバイスとスレーブ・デバイスとの間で,コマンド, データを送受信し,シリアル通信を実現します。

各データ通信のタイミング・チャートを図13 - 26から図13 - 29に示します。

シリアル・クロック($\overline{SCK0}$)の立ち下がりに同期してシリアルI/Oシフト・レジスタ 0 (SIOO)のシフト動作が行われます。そして,送信データがSOOラッチに,SBO/P25端子または,SB1/P26端子からMSBを先頭にして出力されます。また, $\overline{SCK0}$ の立ち上がりでSBO(またはSB1)端子に入力された受信データがSIOOにラッチされます。



図13 - 26 マスタ・デバイスからスレーブ・デバイス(WUP = 1)へのアドレス送信動作






図13 - 27 マスタ・デバイスからスレーブ・デバイスへのコマンド送信動作






図13 - 28 マスタ・デバイスからスレーブ・デバイスへのデータ送信動作







図13 - 29 スレーブ・デバイスからマスタ・デバイスへのデータ送信動作





(9)転送スタート

シリアル転送は,次の2つの条件を満たしたとき,シリアルI/Oシフト・レジスタ0(SIO0)に転送データをセットすることで開始します。

- ・シリアル・インタフェース・チャネル 0 の動作の制御ビット (CSIEO) = 1
- ・8 ビット・シリアル転送後,内部のシリアル・クロックが停止した状態か,またはSCKOがハイ・レベルの状態
- 注意1.SIO0にデータを書き込んだあと, CSIE0を"1"にしてもスタートはしません。
 - 2 . データ受信時にはN-chオープン・ドレーンをハイ・インピーダンス状態にする必要がありますので, SIOOにはあらかじめFFHを書き込んでおいてください。
 ただし,ウエイク・アップ機能指定ビット(WUP) = 1の場合は,N-chオープン・ドレーンは常にハイ・インピーダンス状態となりますので,受信前に,SIOOにFFHを書き込む必要はありません。
 - 3 . スレーブがビジィ状態のときに, SIOOにデータを書き込んだ場合, そのデータは失われません。

ビジィ状態が解除されて,SB0(またはSB1)入力がハイ・レベル(レディ)状態になったときに転送がスタートします。

8 ビット転送終了により,シリアル転送は自動的に停止し,割り込み要求フラグ(CSIIFO)をセットします。

なお,データの入出力として使用する端子(SBOまたはSB1)には,RESET入力後,1バイト目のシリアル転送の前に,必ず次のように設定してください。

P25, P26の出力ラッチに1を設定する。

シリアル・バス・インタフェース・コントロール・レジスタ (SBIC)のビット 0 (RELT) に 1 を設定する。

1を設定したP25, P26の出力ラッチに今度は0を設定する。



(10)スレープのビジィ状態の判別方法

デバイスがマスタ・モードのとき,スレーブがビジィ状態かどうかは,次の手順で判断してください。

アクノリッジ信号(ACK)または割り込み要求信号発生を検出する。

SB0/P25 (またはSB1/P26) 端子のポート・モード・レジスタPM25 (またはPM26) を入力モードにする。

端子の状態を読み出す(端子の状態がハイ・レベルならば、レディ状態となっています)。

レディ状態検出後は,ポート・モード・レジスタに0を設定し,出力モードに戻してください。

(11) SBIモードの注意事項

(a) スレーブの選択,非選択状態の検出は,バス・リリース(RELD = 1の状態)のあとに受信した スレーブ・アドレスの一致検出により行います。

この一致検出は,通常,WUP=1の状態で発生するアドレスの一致割り込み要求(INTCSIO)を使用します。したがって,スレーブ・アドレスによる選択,非選択は,WUP=1の状態で検出してください。

- (b) WUP = 0で,割り込みを使用せずに選択,非選択を検出する場合には,アドレスの一致検出による方法を使用せず,あらかじめプログラムで設定したコマンドの送受信で検出してください。
- (c) SBIでは, \overline{BUSY} の解除指示後,次のシリアル・クロック($\overline{SCK0}$)の立ち下がりまで \overline{BUSY} 信号が出力されます。もし,誤ってこの期間にWUP = 1 とすると, \overline{BUSY} が解除されなくなってしまいます。したがって,必ず \overline{BUSY} を解除したのちに,SB0(SB1)端子がハイ・レベルになったことを確認してからWUP = 1 としてください。
- (d)データの入出力として使用する端子には、RESET入力後,1バイト目のシリアル転送の前に,必ず次のように設定してください。

P25, P26の出力ラッチに1を設定する。

シリアル・バス・インタフェース・コントロール・レジスタ (SBIC) のビット 0 (RELT) に 1 を設定する。

1を設定したP25, P26の出力ラッチに今度は0を設定する。

(e) SCK0ラインがハイ・レベルのときに、SB0(SB1) ラインがロウ・レベル ハイ・レベル、あるいはハイ・レベル ロウ・レベルに変化すると、バス・リリース信号あるいはコマンド信号と認識されます。したがって、基板容量などの影響でバスの変化タイミングにずれが生じると、データを送信しているにもかかわらず、バス・リリース信号(あるいはコマンド信号)と判断されてしまうことがあります。配線の引き回しには十分注意してください。



13.4.4 2線式シリアルI/Oモードの動作

2線式シリアルI/Oモードは,プログラムにより任意の通信フォーマットに対応できます。

基本的にはシリアル・クロック(\overline{SCKO}),シリアル・データ入力/出力(SB0またはSB1)の2本のラインで通信を行います。

図13 - 30 2線式シリアルI/Oによるシリアル・バス構成例

(1) レジスタの設定

2 線式シリアルI/Oモードは,シリアル動作モード・レジスタ0(CSIMO),シリアル・バス・インタフェース・コントロール・レジスタ(SBIC),割り込みタイミング指定レジスタ(SINT)で設定します。

(a)シリアル動作モード・レジスタ0 (CSIMO)

CSIM0は , 1 ビット・メモリ操作命令または 8 ビット・メモリ操作命令で設定します。 RESET入力により , 00Hになります。



R/W	CSIM	CSIM	シリアル・インタフェース・チャネル 0 のクロックの選択
	01	00	フラアル・インフンエース・アドネルものフロップの庭が
	0	×	SCK0端子への外部からの入力クロック
	1	0	8 ビット・タイマ・レジスタ 2(TM2)の出力
	1	1	タイマ・クロック選択レジスタ3(TCL3)のビット0-3で指定されたクロック

R/W	CSIM	CSIM	CSIM	PM25	P25	PM26	P26	PM27	P27	動作モード	先頭ビット	SI0/SB0/P25	SO0/SB1/P26	SCK0/P27
	04	03	02									端子の機能	端子の機能	端子の機能
	0	×	3 /	線式:	シリ	アル	I/OŦ	- F	٤ (1	3.4.2 3線	式シリアル	レI/Oモード の動作	参照)	
	1	0	SB	ıŧ-	-ド((13.	4. 3	SE	∃I モ ·	ードの動作参	照)			
	1	1	0		注2	0	0	0	1	2線式シリアル	MSB	P25	SB1	SCK0
				×	×					1/0モード		(CMOS入出力)	N-chオープン・	N-chオープン・
													ドレーン入出力	ドレーン入出力
			1	0	0	注2	注2	0	1			SB0	P26	
						×	×					N-chオープン・	(CMOS入出力)	
												ドレーン入出力		

R/W	WUP	ウエイク・アップ機能の制御 ^{注 3}
	0	すべてのモードで,シリアル転送ごとに割り込み要求信号を発生
	1	SBIモード時,バス・リリース後(CMDD = RELD = 1 のとき)に受信したアドレスがスレーブ・アドレス・
		レジスタ(SVA)と一致したとき,割り込み要求信号を発生

R	COI	スレーブ・アドレス比較結果フラグ ^{注 4}
	0	スレーブ・アドレス・レジスタ(SVA)とシリアルI/Oシフト・レジスタ 0 (SIO0)のデータが一致しない
	1	スレープ・アドレス・レジスタ(SVA)とシリアルI/Oシフト・レジスタ 0 (SIO0)のデータが一致する

R/W	CSIE0	シリアル・インタフェース・チャネル 0 の動作の制御
	0	動作停止
	1	動作許可

- 注1.ビット6 (COI)は, Read Onlyです。
 - 2.ポート機能として自由に使用できます。
 - 3.2線式シリアルI/Oモード使用時は必ずWUPに0を設定してください。
 - **4** . CSIE0 = 0 のとき, COIは 0 になります。

備考 × : don't care

PM××:ポート・モード・レジスタ

P×× :ポートの出力ラッチ



(b) シリアル・バス・インタフェース・コントロール・レジスタ (SBIC)

SBICは,1ビット・メモリ操作命令または8ビット・メモリ操作命令で設定します。 RESET入力により,00Hになります。

略号 ⑦ ⑥ ⑤ ④ ③ ② ① ⑩ アドレス リセット時 R/W SBIC BSYE ACKD ACKE ACKT CMDD RELD CMDT RELT F F 6 1 H 0 0 H R/W

R/W RELT RELT = 1 により, SO0ラッチがセット(1)される。SO0ラッチをセット後,自動的にクリア(0)される。また, CSIE0 = 0 のときもクリア(0)される。

R/W CMDT CMDT = 1 により, SO0ラッチがクリア(0) される。SO0ラッチをクリア後,自動的にクリア(0) される。また, CSIE0 = 0 のときもクリア(0) される。

CSIE0:シリアル動作モード・レジスタ0(CSIMO)のビット7

(c)割り込みタイミング指定レジスタ(SINT)

SINTは,1ビット・メモリ操作命令または8ビット・メモリ操作命令で設定します。 RESET入力により,00Hになります。



注1.ビット6 (CLD)は, Read Onlyです。

2.CSIE0 = 0 のとき, CLDは 0 になります。

注意 ビット0-3には,必ず0を設定してください。

備考 CSIIF0:INTCSIOに対応する割り込み要求フラグ

CSIE0:シリアル動作モード・レジスタ0(CSIMO)のビット7



(2)通信動作

2線式シリアルI/Oモードは,8ビット単位でデータを送受信します。データは,シリアル・クロックに同期して1ビットごとに送受信します。

シリアルI/Oシフト・レジスタ0 (SIO0) のシフト動作は、シリアル・クロック (\overline{SCKO}) の立ち下がりに同期して行われます。そして、送信データがSOOラッチに保持され、SBO/P25 (またはSB1/P26) 端子からMSBを先頭にして出力されます。また、 \overline{SCKO} の立ち上がりで、SBO (またはSB1) 端子から入力された受信データがSIOOにラッチされます。

8 ビット転送終了により, SIOOの動作は自動的に停止し, 割り込み要求フラグ(CSIIFO)がセットされます。




図13-31 2線式シリアルI/Oモードのタイミング

シリアル・データ・バスに指定されたSB0 (SB1)端子は,N-ch オープン・ドレーン入出力となりますので,外部でプルアップする必要があります。また,データの受信時にはN-chオープン・ドレーンをハイ・インピーダンス状態にさせる必要があるため,SIO0にはあらかじめFFHを書き込んでおきます。

SB0 (またはSB1) 端子は,SO0ラッチの状態を出力しますので,シリアル・バス・インタフェース・コントロール・レジスタ (SBIC) のビット 0 (RELT),ビット 1 (CMDT) のセットによって,SB0 (またはSB1) 端子の出力状態を操作できます。

ただし,シリアル転送中にはこの操作を行わないでください。


SCKO端子の出力レベルは,出力モード(内部システム・クロックのモード)時に,P27出力ラッチを操作して制御します(13.**4**.**5** SCKO/P27**端子出力の操作**を参照)。



(3)各種信号

図13 - 32にRELT, CMDTの動作を示します。

図13 - 32 RELT, CMDTの動作



(4) 転送スタート

シリアル転送は,次の2つの条件を満たしたとき,シリアルI/Oシフト・レジスタ0(SIO0)に転送データをセットすることで開始します。

- ・シリアル・インタフェース・チャネル 0 の動作の制御ビット (CSIEO) = 1
- ・8 ビット・シリアル転送後,内部のシリアル・クロックが停止した状態か,またはSCK0がハイ・レベルの状態
- 注意1.SIO0にデータを書き込んだあと、CSIE0を"1"にしても、転送はスタートしません。
 - 2. データ受信時にはN-chオープン・ドレーンをハイ・インピーダンス状態にする必要がありますので, SIOOにはあらかじめFFHを書き込んでおいてください。

8 ビット転送終了により,シリアル転送は自動的に停止し,割り込み要求フラグ(CSIIF0)をセットします。



(5)エラーの検出

2 線式シリアルI/Oモードでは,送信中のシリアル・バスSB0(SB1)の状態が送信しているデバイスのシリアルI/Oシフト・レジスタ0(SIO0)にも取り込まれるため,次の方法によって送信エラーを検出できます。

(a)送信開始前と送信終了後のSIOOのデータを比較する方法

この場合,2つのデータが異なっていれば送信エラーが発生したと判断します。

(b) スレーブ・アドレス・レジスタ (SVA) を利用する方法

送信データをSIOOとSVAにもセットし,送信を行います。送信終了後に,シリアル動作モード・レジスタ0 (CSIMO)のCOIビット(アドレス・コンパレータからの一致信号)をテストし, "1"ならば正常な送信,"0"ならば送信エラーと判断します。

13. **4**. **5** SCK0/P27**端子出力の操作**

SCKO/P27端子には,出力ラッチが内蔵されているため,通常のシリアル・クロック以外に,ソフトウエア操作によりスタティック出力も可能です。


また,P27出力ラッチの操作により $\overline{SCK0}$ の値をソフトウエアで任意に設定できます(SI0/SB0,SO0/SB1 端子はシリアル・バス・インタフェース・コントロール・レジスタ(SBIC)のビット 0(RELT),ビット 1(CMDT)によって制御します)。

次に, SCK0/P27端子出力の操作方法を示します。

シリアル動作モード・レジスタ 0 (CSIMO)を設定します (SCKO端子:出力モード,シリアル動作:可能状態)。シリアル転送停止中では \overline{SCKO} = 1 となっています。

P27出力ラッチを,ビット操作命令により操作します。

図13 - 33 SCKO/P27端子の構成





第14章 シリアル・インタフェース・チャネル1

14.1 シリアル・インタフェース・チャネル1の機能

シリアル・インタフェース・チャネル1には,次に示す3種類のモードがあります。

表14-1 シリアル・インタフェース・チャネル1のモードの違い

動作モード	使用する端子	特 徴	用 途
動作停止	-	・シリアル転送をしないときに使用するモード。	-
モード		・消費電力を低減できる。	
3線式シリア	SCK1 (シリアル・クロッ	・入力,出力ラインが独立しており,同時送受信が	75X/XLシリーズ, 78K
ル1/0モード	ク),	可能なのでデータ転送処理時間が短い。	シリーズ , 17Kシリーズ
	SO1(シリアル出力),	・シリアル転送する8ビット・データの先頭ビットを	など従来のクロック同期
	SI1 (シリアル入力)	MSB , またはLSBに切り替えることができる。	式シリアル・インタ
自動送受信機	SCK1 (シリアル・クロッ	・3線式シリアルI/Oモードと同じ機能に,自動送	フェースを内蔵する周辺
能付き	ク),	受信機能を付加したモード。	I/Oや表示コントローラ
3 線式シリア	SO1(シリアル出力),	・最大32バイトのデータを送受信できる。このた	などを接続するときに有
ルル/0モード	SI1 (シリアル入力)	め,CPU独立にOSD(On Screen Display)用の	効。
(MSB/LSB先頭		デバイスや表示コントローラ / ドライバを内蔵し	
切り替え可能)		たデバイスへのデータ送受信がハードウエアで行	
		えるので,ソフトウエアの負担が軽減できる。	



14.2 シリアル・インタフェース・チャネル1の構成

シリアル・インタフェース・チャネル1は,次のハードウエアで構成しています。


表14-2 シリアル・インタフェース・チャネル1の構成

項目	構成
レジスタ	シリアルI/Oシフト・レジスタ1(SIO1)
	自動データ送受信アドレス・ポインタ(ADTP)
制御レジスタ	タイマ・クロック選択レジスタ 3(TCL3)
	シリアル動作モード・レジスタ1(CSIM1)
	自動データ送受信コントロール・レジスタ(ADTC)
	自動データ送受信間隔指定レジスタ(ADTI)
	ポート・モード・レジスタ2(PM2) ^注
	ポート2 (P2)

注 図4-6 P20, P21, P23-P26**のプロック図**, **図4-7** P22, P27**のプロック図**を 参照してください。



図14-1 シリアル・インタフェース・チャネル1のプロック図





(1)シリアルI/Oシフト・レジスタ1(SIO1)

パラレル シリアルの変換を行い、シリアル・クロックに同期してシリアル送受信(シフト動作)を 行う8 ビット・レジスタです。

SIO1は,8ビット・メモリ操作命令で設定します。

シリアル動作モード・レジスタ1 (CSIM1)のビット7 (CSIE1)が1のとき,SIO1にデータを書き込むことにより開始されます。

送信時は,SIO1に書き込まれたデータが,シリアル出力(SO1)に出力されます。受信時は,データがシリアル入力(SI1)からSIO1に読み込まれます。

SIO1は, RESET入力により, 不定になります。

注意 自動送受信機能が動作しているとき,SIO1にデータを書き込まないでください。

(2) 自動データ送受信アドレス・ポインタ (ADTP)

自動送受信機能動作時,(送信データ・バイト数 - 1)の値を格納するレジスタです。データ送受信 に伴い,自動的にデクリメントされます。

ADTPは,8ビット・メモリ操作命令で設定します。このとき,上位3ビットには,0を設定してください。

RESET入力により,00Hになります。

注意 自動送受信機能が動作しているとき,ADTPにデータを書き込まないでください。

(3)シリアル・クロック・カウンタ

送受信動作時に出力されるシリアル・クロック,および入力されるシリアル・クロックをカウントし,8ビット・データが送受信されたことを調べます。



14.3 シリアル・インタフェース・チャネル 1 を制御する レジスタ

シリアル・インタフェース・チャネル1を制御するレジスタには,次の4種類があります。

- ・タイマ・クロック選択レジスタ3(TCL3)
- ・シリアル動作モード・レジスタ1(CSIM1)
- ・自動データ送受信コントロール・レジスタ (ADTC)
- ・自動データ送受信間隔指定レジスタ(ADTI)


(1) タイマ・クロック選択レジスタ3 (TCL3)

シリアル・インタフェース・チャネル 1 のシリアル・クロックを設定するレジスタです。
TCL3は,8 ビット・メモリ操作命令で設定します。
RESET入力により,88Hになります。

備考 TCL3は,シリアル・インタフェース・チャネル1のシリアル・クロックの設定以外に,シリアル・インタフェース・チャネル0のシリアル・クロックを設定する機能があります。



図14-2 タイマ・クロック選択レジスタ3のフォーマット



注 メイン・システム・クロックが4.19 MHz以下で発振しているときのみ設定できます。

注意 TCL3を同一データ以外に書き換える場合には、シリアル転送をいったん停止させたのちに書き換えてください。

備考1.fx:メイン・システム・クロック発振周波数

2.()内は,fx=10.0MHz動作時。



(2) シリアル動作モード・レジスタ1 (CSIM1)

シリアル・インタフェース・チャネル1のシリアル・クロック,動作モード,動作の許可/停止,自動送受信動作の許可/停止を設定するレジスタです。

CSIM1は,1ビット・メモリ操作命令または8ビット・メモリ操作命令で設定します。 RESET入力により,00Hになります。

図14-3 シリアル動作モード・レジスタ1のフォーマット

略号 ⑦ 6 ⑤ 4 3 2 1 0 アドレス リセット時 R/W CSIM1 CSIE DIR ATE 0 0 0 CSIM CSIM 1 1 10 FF68H 00H R/W

CSIM 11	CSIM 10	シリアル・インタフェース・チャネル 1 のクロックの選択
0	×	SCK1 端子への外部クロック入力 ^{注1}
1	0	8 ビット・タイマ・レジスタ 2(TM2)の出力
1	1	タイマ・クロック選択レジスタ3 (TCL3)のビット4-7で指定されたクロック

ATE	シリアル・インタフェース・チャネル 1 の動作モードの選択
0	3 線式シリアルI/Oモード
1	自動送受信機能付き 3 線式シリアルI/Oモード

DIR	先頭ビット	SI1端子の機能	SO1端子の機能
0	MSB	SI1/P20	SO1
1	LSB	(入力)	(CMOS出力)

CSIE 1	CSIM 11	PM20	P20	PM21	P21	PM22	P22	シフト・レジ スタ 1 の動作	シリアル・クロッ クのカウント動作 の制御	SI1/P20 端子の機能	SO1/P21 端子の機能	SCK1/P22 端子の機能
0	×	注2 ×	注2 ×	注2 ×	注2 ×	注2 ×	注2 ×	動作停止	クリア	P20	P21	P22
		^	^	^			^			(CMOS入出力)	(CMOS入出力)	(CMOS入出力)
1	0	注3		0	0	1	×	動作許可	カウント動作	SI1 ^{注3}	SO1	SCK1
		ı	×							(入力)	(CMOS出力)	(入力)
	1					0	1					SCK1
												(CMOS出力)

- **注1**. CSIM11を0にして外部クロック入力を選択したとき,自動データ送受信コントロール・レジスタ (ADTC)のビット1(BUSY1),ビット2(STRB)を0,0に設定してください。
 - 2.ポート機能として自由に使用できます。
 - **3.**送信のみ使用するときは,P20(CMOS入出力)として使用できます(ADTCのビット7(RE)に 0を設定してください)。

備考 × : don't care

P×× :ポートの出力ラッチ




(3)自動データ送受信コントロール・レジスタ (ADTC)

自動送受信の許可/禁止,動作モード,ストローブ出力の許可/禁止,ビジィ入力の許可/禁止の設定と自動送受信の実行を表示するレジスタです。

ADTCは , 1 ビット・メモリ操作命令または 8 ビット・メモリ操作命令で設定します。 $\overline{\text{RESET}}$ 入力により , 00Hになります。



図14-4 自動データ送受信コントロール・レジスタのフォーマット



- 注1.ビット3,4 (TRF, ERR)は,Read Onlyです。
 - 2.自動送受信の終了はCSIIF1(割り込み要求フラグ)ではなくTRFで判定してください。
- 注意 シリアル動作モード・レジスタ1 (CSIM1)のビット1 (CSIM11)を0にして外部クロック入力を選択したとき,ADTCのSTRB,BUSY1を0,0に設定してください。

備考 × : don't care



(4)自動データ送受信間隔指定レジスタ(ADTI)

自動送受信機能のデータ転送のインターバル時間を設定するレジスタです。
ADTIは,1ビット・メモリ操作命令または8ビット・メモリ操作命令で設定します。
RESET入力により,00Hになります。

図14 - 5 自動データ送受信間隔指定レジスタのフォーマット (1/2)

略号 7 6 5 4 3 2 1 0 アドレス リセット時 R/W ADTI ADTI7 0 0 ADTI4 ADTI3 ADTI2 ADTI1 ADTI0 F F 6 B H 0 0 H R/W

ADTI7	データ転送のインターバル時間の制御					
0	ADTIによるインターバル時間の制御なし ^{注 1}					
1	ADTI(ADTI0-ADTI4)によるインターバル時間の制御あり					

ADTI4	ADTI3	ADTI2	ADTI1	ADTI0	データ転送のインターバル時間の指定(fx = 10.0 MHz動作時)				
					最小值注2	最大值注2			
0	0	0	0	0	18.4 μs + 0.5/fscκ	20.0 μ s + 1.5/fscκ			
0	0	0	0	1	31.2 µs + 0.5/fsck	32.8 µ s + 1.5/fsck			
0	0	0	1	0	44.0 μs + 0.5/fscκ	45.6 μ s + 1.5/fscκ			
0	0	0	1	1	56.8 μs + 0.5/fscκ	58.4 μ s + 1.5/fscκ			
0	0	1	0	0	69.6 μs + 0.5/fscκ	71.2 µ s + 1.5/fsck			
0	0	1	0	1	82.4 µ s + 0.5/fsck	84.0 μ s + 1.5/fscκ			
0	0	1	1	0	95.2 μs + 0.5/fscκ	96.8 μ s + 1.5/fscκ			
0	0	1	1	1	108.0 µ s + 0.5/fscк	109.6 µ s + 1.5/fscк			
0	1	0	0	0	120.8 µ s + 0.5/fscк	122.4 µ s + 1.5/fscк			
0	1	0	0	1	133.6 µ s + 0.5/fscк	135.2 µ s + 1.5/fscк			
0	1	0	1	0	146.4 µ s + 0.5/fscк	148.0 µ s + 1.5/fscк			
0	1	0	1	1	159.2 µ s + 0.5/fscк	160.8 µ s + 1.5/fscк			
0	1	1	0	0	172.0 μs + 0.5/fscκ 173.6 μs + 1.5/fsc				
0	1	1	0	1	184.8 µ s + 0.5/fscк	186.4 µ s + 1.5/fscк			
0	1	1	1	0	197.6 µ s + 0.5/fscк	199.2 µ s + 1.5/fscк			
0	1	1	1	1	210.4 µ s + 0.5/fscк	212.0 µs + 1.5/fscк			



注1.インターバル時間は,CPU処理にのみ依存します。

2.データ転送のインターバル時間には、誤差が含まれています。各データ転送のインターバル時間の最小値と最大値は次の式により求められます(n: ADTIO-ADTI4に設定した値)。ただし、次の式から計算された最小値が2/fscxよりも小さい場合、インターバル時間の最小値は2/fscxとなります。

最小値 = (n + 1) x
$$\frac{2^7}{fx}$$
 + $\frac{56}{fx}$ + $\frac{0.5}{fsck}$

最大値 = (n + 1) x
$$\frac{2^7}{fx}$$
 + $\frac{72}{fx}$ + $\frac{1.5}{fsck}$

- 注意1.自動送受信機能動作中は,ADTIへの書き込みを行わないでください。
 - 2.ビット5,6には,必ず0を設定してください。
 - 3 . ADTIを使用して自動送受信によるデータ転送のインターバル時間を制御する場合,ビジィ制御 (14.4.3 (4) (a) ビジィ制御オプション参照) は無効になります。

備考 fx :メイン・システム・クロック発振周波数

fsck: シリアル・クロック周波数



図14 - 5 自動データ送受信間隔指定レジスタのフォーマット (2/2)

略号 7 6 5 4 3 2 1 0 アドレス リセット時 R/W ADTI ADTI7 0 0 ADTI4 ADTI3 ADTI2 ADTI1 ADTI0 F F 6 B H 0 0 H R/W

ADTI4	ADTI3	ADTI2	ADTI1	ADTI0	データ転送のインターバル時間の指定(fx = 10.0 MHz動作時)				
					最小值 ^注	最大値注			
1	0	0	0	0	223.2 µ s + 0.5/fscк	224.8 µs + 1.5/fscк			
1	0	0	0	1	236.0 µ s + 0.5/fscк	237.6 µ s + 1.5/fscк			
1	0	0	1	0	248.8 µ s + 0.5/fscк	250.4 µ s + 1.5/fscк			
1	0	0	1	1	261.6 µ s + 0.5/fscк	263.2 µ s + 1.5/fscк			
1	0	1	0	0	274.4 µ s + 0.5/fscк	276.0 µ s + 1.5/fscк			
1	0	1	0	1	287.2 µ s + 0.5/fscк	288.8 µ s + 1.5/fscк			
1	0	1	1	0	300.0 µ s + 0.5/fscк	301.6 µ s + 1.5/fscк			
1	0	1	1	1	312.8 µ s + 0.5/fscк	314.4 µ s + 1.5/fscк			
1	1	0	0	0	325.6 µ s + 0.5/fscк	327.2 µ s + 1.5/fscк			
1	1	0	0	1	338.4 µ s + 0.5/fscк	340.0 µ s + 1.5/fscк			
1	1	0	1	0	351.2 µ s + 0.5/fscк	352.8 µ s + 1.5/fscк			
1	1	0	1	1	364.0 µ s + 0.5/fscк	365.6 µ s + 1.5/fscк			
1	1	1	0	0	376.8 µ s + 0.5/fscк	378.4 µ s + 1.5/fscк			
1	1	1	0	1	389.6 µ s + 0.5/fscк	391.2 µ s + 1.5/fscк			
1	1	1	1	0	402.4 µ s + 0.5/fscк	404.0 μs + 1.5/fscκ			
1	1	1	1	1	415.2 µ s + 0.5/fscк	416.8 µ s + 1.5/fscк			

注 データ転送のインターバル時間には、誤差が含まれています。各データ転送のインターバル時間の最小値と最大値は次の式により求められます(n: ADTIO-ADTI4に設定した値)。ただし、次の式から計算された最小値が2/fsckよりも小さい場合、インターバル時間の最小値は2/fsckとなります。

最小値 = (n + 1) x
$$\frac{2^7}{fx}$$
 + $\frac{56}{fx}$ + $\frac{0.5}{fsck}$

最大値 = (n + 1) x
$$\frac{2^7}{f_X}$$
 + $\frac{72}{f_X}$ + $\frac{1.5}{f_{SCK}}$

注意1.自動送受信機能動作中は,ADTIへの書き込みを行わないでください。

2.ビット5,6には,必ず0を設定してください。

3 . ADTIを使用して自動送受信によるデータ転送のインターバル時間を制御する場合,ビジィ制御 (14.4.3 (4) (a) ビジィ制御オプション参照)は無効になります。

備考 fx :メイン・システム・クロック発振周波数

fscк: シリアル・クロック周波数



14.4 シリアル・インタフェース・チャネル1の動作

シリアル・インタフェース・チャネル1の動作モードには,次の3種類があります。

- ・動作停止モード
- ・3線式シリアルI/Oモード
- ・自動送受信機能付き3線式シリアルI/Oモード

14.4.1 動作停止モード

動作停止モードでは、シリアル転送を行いません。したがって、消費電力を低減できます。また、シリアルI/Oシフト・レジスタ1(SIO1)もシフト動作を行いませんので、通常の8ビット・レジスタとして使用できます。

また,動作停止モードでは, P20/SI1, P21/SO1, P22/SCK1, P23/STB, P24/BUSY端子を通常の入出力ポートとして使用できます。

(1) レジスタの設定

動作停止モードは,シリアル動作モード・レジスタ1 (CSIM1)で設定します。
CSIM1は,1ビット・メモリ操作命令または8ビット・メモリ操作命令で設定します。
RESET入力により,00Hになります。

略号 ⑦ 6 ⑤ 4 3 2 1 0 CSIM1 CSIE DIR ATE 0 0 0 CSIM CSIM アドレス リセット時 R/W

FF68H 00H R/W

CSIE 1	CSIM 11	PM20	P20	PM21	P21	PM22	P22	シフト・レジ スタ 1 の動作	シリアル・クロッ クのカウント動作 の制御	SI1/P20 端子の機能	SO1/P21 端子の機能	SCK1/P22 端子の機能
0	×	注1 ×	注1 ×	注1 ×	注1 ×	注1 ×	注1 ×	動作停止	クリア	P20	P21	P22
						^	^			(CMOS入出力)	(CMOS入出力)	(CMOS入出力)
1	0	注2 1	注 2 ×	0	0	1	×	動作許可	カウント動作	SI1 ^{注2}	SO1	SCK1
		'	^							(入力)	(CMOS出力)	(入力)
	1					0	1					SCK1
												(CMOS出力)

注1.ポート機能として自由に使用できます。

2. 送信のみ使用するときは, P20 (CMOS入出力)になります。自動データ送受信コントロール・レジスタ (ADTC)のビット 7 (RE)に0を設定してください。

備考 × : don't care

PM×× : ポート・モード・レジスタ

P×× :ポートの出力ラッチ



14.4.2 3線式シリアルI/Oモードの動作

3 線式シリアルI/Oモードは,75X/XLシリーズ,78Kシリーズ,17Kシリーズなど従来のクロック同期式シリアル・インタフェースを内蔵する周辺I/Oや表示コントローラなどを接続するときに有効です。

シリアル・クロック($\overline{SCK1}$),シリアル出力(SO1),シリアル入力(SI1)の 3 本のラインで通信を行います。

(1) レジスタの設定

3線式シリアルI/Oモードは、シリアル動作モード・レジスタ1 (CSIM1)で設定します。 CSIM1は、1ビット・メモリ操作命令または8ビット・メモリ操作命令で設定します。 RESET入力により、00Hになります。



略号 ⑦ 6 ⑤ 4 3 2 1 0 アドレス リセット時 R/W CSIM1 CSIE DIR ATE 0 0 0 CSIM CSIM 1 1 10 F F 6 8 H 0 0 H R/W

CSIM	CSIM	シリアル・インタフェース・チャネル1のクロックの選択
11	10	
0	×	SCK1端子への外部クロック入力 ^{注1}
1	0	8 ビット・タイマ・レジスタ 2(TM2)の出力
1	1	タイマ・クロック選択レジスタ3 (TCL3)のビット4-7で指定されたクロック

ATE	シリアル・インタフェース・チャネル 1 の動作モードの選択								
0	3 線式シリアルI/Oモード								
1	自動送受信機能付き 3 線式シリアルI/Oモード								

DIR	先頭ビット	SI1端子の機能	SO1端子の機能
0	MSB	SI1/P20	SO1
1	LSB	(入力)	(CMOS出力)

CSIE 1	CSIM 11	PM20	P20	PM21	P21	PM22	P22	シフト・レジ スタ 1 の動作	シリアル・クロッ クのカウント動作 の制御	SI1/P20 端子の機能	SO1/P21 端子の機能	SCK1/P22 端子の機能
0	×	注 2 ×	注2 ×	注2 ×	注2 ×	注2 ×	注2 ×	動作停止	クリア	P20	P21	P22
		^	^	^	^	^	^			(CMOS入出力)	(CMOS入出力)	(CMOS入出力)
1	0	注3		0	0	1	×	動作許可	カウント動作	SI1 ^{注3}	SO1	SCK1
		'	×							(入力)	(CMOS出力)	(入力)
	1					0	1					SCK1
												(CMOS出力)

- **注1**. CSIM11を0にして外部クロック入力を選択したとき,自動データ送受信コントロール・レジスタ (ADTC)のビット1(BUSY1),ビット2(STRB)を0,0に設定してください。
 - 2.ポート機能として自由に使用できます。
 - **3**. 送信のみ使用するときは, P20 (CMOS入出力)として使用できます (ADTCのビット7 (RE) に0を設定してください)。

備考 × : don't care

PM××:ポート・モード・レジスタ

P×× :ポートの出力ラッチ



(2)通信動作

3線式シリアルI/Oモードは,8ビット単位でデータを送受信します。データは,シリアル・クロックに同期して1ビットごとに送受信されます。

シリアルI/Oシフト・レジスタ 1 (SIO1)のシフト動作は,シリアル・クロック($\overline{SCK1}$)の立ち下がりに同期して行われます。そして,送信データがSO1ラッチに保持され,SO1端子から出力されます。また, $\overline{SCK1}$ の立ち上がりで,SI1端子に入力された受信データがSIO1にラッチされます。

8 ビット転送終了により, SIO1の動作は自動的に停止し, 割り込み要求フラグ(CSIIF1)がセットされます。




図14-6 3線式シリアルI/Oモードのタイミング

注意 SIO1ライトにより, SO1端子はロウ・レベルになります。



(3) MSB/LSB**先頭の切り替え**

3 線式シリアルI/Oモードは,転送がMSB先頭か,LSB先頭かを選択できる機能を持っています。 図14 - 7 にシリアルI/Oシフト・レジスタ1 (SIO1),および内部バスの構成を示します。図に示すようにMSB/LSBを反転して読み出し/書き込みができます。

MSB/LSB先頭切り替えは,シリアル動作モード・レジスタ1(CSIM1)のビット6(DIR)により指定できます。




図14-7 転送ビット順切り替え回路

先頭ビットの切り替えは,SIO1へのデータ書き込みのビット順を切り替えることによって実現させています。SIO1のシフト順は常に同じです。

したがって, MSB/LSBの先頭ビットは, SIO1にデータを書き込む前に切り替えてください。



(4) 転送スタート

シリアル転送は,次の2つの条件を満たしたとき,シリアルI/Oシフト・レジスタ1(SIO1)に転送データをセットすることで開始します。

- ・シリアル・インタフェース・チャネル1の動作の制御ビット(CSIE1)=1
- ・8 ビット・シリアル転送後,内部のシリアル・クロックが停止した状態か,またはSCK1がハイ・レベルの状態

注意 SIO1にデータを書き込んだあと, CSIE1を"1"にしても, 転送はスタートしません。

8 ビット転送終了により、シリアル転送は自動的に停止し、割り込み要求フラグ(CSIIF1)をセットします。

14.4.3 自動送受信機能付き3線式シリアル/〇モードの動作

最大32バイトのデータを,ソフトウエアの介在なしに送受信を行う3線式シリアルI/Oモードです。転送を開始させると,あらかじめRAMに格納しておいたデータを設定したバイト数だけ送信させたり,設定したバイト数だけデータを受信しRAMに格納させることができます。

また,連続してデータを送受信するために,ハードウエアによるハンドシェーク信号(STB, BUSY)をサポートしており,OSD(On Screen Display)用LSIやLCDコントローラ / ドライバなどの周辺LSIとの接続が容易に実現できます。

(1) レジスタの設定

自動送受信機能付き 3 線式シリアルI/Oモードは,シリアル動作モード・レジスタ 1 (CSIM1)と自動データ送受信コントロール・レジスタ (ADTC),自動データ送受信間隔指定レジスタ (ADTI)で設定します。

(a)シリアル動作モード・レジスタ1 (CSIM1)

CSIM1は,1ビット・メモリ操作命令または8ビット・メモリ操作命令で設定します。 RESET入力により,00Hになります。



略号 ⑦ 6 ⑤ 4 3 2 1 0 アドレス リセット時 R/W CSIM1 CSIE DIR ATE 0 0 0 CSIM CSIM F F 6 8 H 0 0 H R/W

CSIM	CSIM	シリアル・インタフェース・チャネル 1 のクロックの選択
	10	
0	×	SCK1端子への外部クロック入力 ^{注 1}
1	0	8 ビット・タイマ・レジスタ 2(TM2)の出力
1	1	タイマ・クロック選択レジスタ3(TCL3)のビット4-7で指定されたクロック

ATE	シリアル・インタフェース・チャネル 1 の動作モードの選択							
0	3 線式シリアルI/Oモード							
1	自動送受信機能付き 3 線式シリアルI/Oモード							

DIR	先頭ビット	SI1端子の機能	SO1端子の機能
0	MSB	SI1/P20	SO1
1	LSB	(入力)	(CMOS出力)

CSIE 1	CSIM 11	PM20	P20	PM21	P21	PM22	P22	シフト・レジ スタ 1 の動作	シリアル・クロッ クのカウンタの動 作の制御	SI1/P20 端子の機能	SO1/P21 端子の機能	SCK1/P22 端子の機能
0	×	注2 ×	注2 ×	注2 ×	注2 ×	注2 ×	注2 ×	動作停止	クリア	P20	P21	P22
										(CMOS入出力)	(CMOS入出力)	(CMOS入出力)
1	0	注3 1	注3 ×	0	0	1	×	動作許可	カウント動作	SI1 ^{注3}	SO1	SCK1
		'	^							(入力)	(CMOS出力)	(入力)
	1					0	1					SCK1
												(CMOS出力)

- **注1**. CSIM11を0にして外部クロック入力を選択したとき,自動データ送受信コントロール・レジスタ (ADTC)のビット1(BUSY1),ビット2(STRB)を0,0にしてください。
 - 2.ポート機能として自由に使用できます。
 - **3.**送信のみ使用するときは,P20(CMOS入出力)として使用できます(ADTCのビット7(RE)に 0を設定してください)。

備考 × : don't care


PM××:ポート・モード・レジスタ

P×× :ポートの出力ラッチ

(b)自動データ送受信コントロール・レジスタ (ADTC)

ADTCは , 1 ビット・メモリ操作命令または 8 ビット・メモリ操作命令で設定します。 $\overline{\text{RESET}}$ 入力により , 00Hになります。





- 注1.ビット3,4 (TRF, ERR)は,Read Onlyです。
 - 2.自動送受信の終了はCSIIF1(割り込み要求フラグ)ではなくTRFで判定してください。
- 注意 シリアル動作モード・レジスタ1 (CSIM1)のビット1 (CSIM11)を0にして外部クロック入力を選択したとき,ADTCのSTRB,BUSY1を0,0に設定してください(外部クロックを入力したとき,ハンドシェーク制御はできません)。

備考 x:don't care



(c) 自動データ送受信間隔指定レジスタ (ADTI)

自動送受信機能のデータ転送のインターバル時間を設定するレジスタです。
ADTIは、1ビット・メモリ操作命令または8ビット・メモリ操作命令で設定します。
RESET入力により、00Hになります。

略号 7 6 5 4 3 2 1 0 アドレス リセット時 R/W ADTI ADTI7 0 0 ADTI4 ADTI3 ADTI2 ADTI1 ADTI0 F F 6 B H 0 0 H R/W

ADTI7	データ転送のインターバル時間の制御						
0	ADTIによるインターバル時間の制御なし ^{注 1}						
1	ADTI(ADTI0-ADTI4)によるインターバル時間の制御あり						

ADTI4	ADTI3	ADTI2	ADTI1	ADTI0	データ転送のインターバル時間の指定(fx = 10.0 MHz動作時)		
					最小值 注 2	最大值 ^{注 2}	
0	0	0	0	0	18.4 µ s + 0.5/fscк	20.0 µ s + 1.5/fscк	
0	0	0	0	1	31.2 μs + 0.5/fscκ	32.8 µ s + 1.5/fscк	
0	0	0	1	0	44.0 µ s + 0.5/fscк	45.6 µ s + 1.5/fscк	
0	0	0	1	1	56.8 µ s + 0.5/fscк	58.4 µ s + 1.5/fscк	
0	0	1	0	0	69.6 µ s + 0.5/fscк	71.2 µ s + 1.5/fscк	
0	0	1	0	1	82.4 μ s + 0.5/fscκ	84.0 µ s + 1.5/fscк	
0	0	1	1	0	95.2 µ s + 0.5/fscк	96.8 µ s + 1.5/fscк	
0	0	1	1	1	108.0 μ s + 0.5/fscκ	109.6 µ s + 1.5/fscк	
0	1	0	0	0	120.8 μ s + 0.5/fscκ	122.4 µ s + 1.5/fscк	
0	1	0	0	1	133.6 µ s + 0.5/fscк	135.2 µ s + 1.5/fscк	
0	1	0	1	0	146.4 µ s + 0.5/fscк	148.0 µ s + 1.5/fscк	
0	1	0	1	1	159.2 μ s + 0.5/fscκ	160.8 µ s + 1.5/fscк	
0	1	1	0	0	172.0 μ s + 0.5/fscκ	173.6 µ s + 1.5/fscк	
0	1	1	0	1	184.8 µ s + 0.5/fscк	186.4 µ s + 1.5/fscк	
0	1	1	1	0	197.6 μ s + 0.5/fscκ	199.2 µ s + 1.5/fscк	
0	1	1	1	1	210.4 µ s + 0.5/fsck	212.0 µs + 1.5/fscк	



注1.インターバル時間は,CPU処理にのみ依存します。

2.データ転送のインターバル時間には、誤差が含まれています。各データ転送のインターバル時間の最小値と最大値は次の式により求められます(n: ADTIO-ADTI4に設定した値)。ただし、次の式から計算された最小値が2/fscxよりも小さい場合、インターバル時間の最小値は2/fscxとなります。

最小値 = (n + 1) x
$$\frac{2^7}{fx}$$
 + $\frac{56}{fx}$ + $\frac{0.5}{fsck}$

最大値 = (n + 1)
$$\times \frac{2^7}{fx} + \frac{72}{fx} + \frac{1.5}{fsck}$$

- 注意1.自動送受信機能動作中は,ADTIへの書き込みを行わないでください。
 - 2.ビット5,6には,必ず0を設定してください。
 - 3 . ADTIを使用して自動送受信によるデータ転送のインターバル時間を制御する場合,ビジィ制御 (14.4.3(4)(a)ビジィ制御オプション参照)は無効になります。

備考 fx :メイン・システム・クロック発振周波数

fsck:シリアル・クロック周波数



略号 7 6 5 4 3 2 1 0 アドレス リセット時 R/W ADTI ADTI7 0 0 ADTI4 ADTI3 ADTI2 ADTI1 ADTI0 F F 6 B H 0 0 H R/W

ADTI4	ADTI3	ADTI2	ADTI1	ADTI0	データ転送のインターバル時間	の指定(fx = 10.0 MHz動作時)
					最小值注	最大值 ^注
1	0	0	0	0	223.2 µ s + 0.5/fscк	224.8 µ s + 1.5/fscк
1	0	0	0	1	236.0 µ s + 0.5/fscк	237.6 µ s + 1.5/fscк
1	0	0	1	0	248.8 µ s + 0.5/fscк	250.4 µ s + 1.5/fscк
1	0	0	1	1	261.6 µ s + 0.5/fscк	263.2 µ s + 1.5/fscк
1	0	1	0	0	274.4 µ s + 0.5/fscк	276.0 µ s + 1.5/fscк
1	0	1	0	1	287.2 µ s + 0.5/fscк	288.8 µ s + 1.5/fscк
1	0	1	1	0	300.0 µ s + 0.5/fscк	301.6 µ s + 1.5/fscк
1	0	1	1	1	312.8 µ s + 0.5/fscк	314.4 µ s + 1.5/fscк
1	1	0	0	0	325.6 µ s + 0.5/fscк	327.2 µ s + 1.5/fscк
1	1	0	0	1	338.4 µ s + 0.5/fscк	340.0 µ s + 1.5/fscк
1	1	0	1	0	351.2 µ s + 0.5/fscк	352.8 µ s + 1.5/fscк
1	1	0	1	1	364.0 µ s + 0.5/fsck	365.6 µ s + 1.5/fscк
1	1	1	0	0	376.8 µ s + 0.5/fscк	378.4 µ s + 1.5/fscк
1	1	1	0	1	389.6 µ s + 0.5/fscк	391.2 µ s + 1.5/fscк
1	1	1	1	0	402.4 μ s + 0.5/fscκ	404.0 μs + 1.5/fscκ
1	1	1	1	1	415.2 μs + 0.5/fscκ	416.8 µ s + 1.5/fscк

注 データ転送のインターバル時間には、誤差が含まれています。各データ転送のインターバル時間の 最小値と最大値は次の式により求められます(n: ADTIO-ADTI4に設定した値)。ただし、次の式か ら計算された最小値が2/fscxよりも小さい場合、インターバル時間の最小値は2/fscxとなります。

最小値 = (n + 1)
$$\times \frac{2^7}{fx} + \frac{56}{fx} + \frac{0.5}{fsck}$$

最大値 = (n + 1) x
$$\frac{2^7}{f_X}$$
 + $\frac{72}{f_X}$ + $\frac{1.5}{f_{SCK}}$

- 注意1.自動送受信機能動作中は,ADTIへの書き込みを行わないでください。
 - 2. ビット5,6には,必ず0を設定してください。
 - 3 . ADTIを使用して自動送受信によるデータ転送のインターバル時間を制御する場合,ビジィ制御 (14.4.3(4)(a)ビジィ制御オプション参照)は無効になります。

備考 fx :メイン・システム・クロック発振周波数

fsck:シリアル・クロック周波数



(2)自動送受信データの設定

(a)送信データの設定

内部バッファRAMの最下位アドレスFAC0Hから送信データを書き込む(最大FADFHまで)。ただし,送信データ順は,上位アドレスから下位アドレスです。

自動データ送受信アドレス・ポインタ (ADTP) に,送信データ・バイト数から1を引いた値を設定する。

(b)自動送受信モードの設定

シリアル動作モード・レジスタ 1 (CSIM1)のビット 7 (CSIE1)に 1 , ビット 5 (ATE)に 1 を設定する。

自動データ送受信コントロール・レジスタ(ADTC)のビット7(RE)に1を設定する。 自動データ送受信間隔指定レジスタ(ADTI)にデータ送受信の転送間隔を設定する。 シリアルI/Oシフト・レジスタ1(SIO1)に任意の値を書き込む(転送開始トリガ)。

注意 SIO1への任意の値の書き込みは,自動送受信動作の開始を指示するものであり,書き 込んだ値には意味がありません。

(a),(b)の設定をすることによって,次の動作が自動的に行われます。

- ・ADTPで指定した内部バッファRAMのデータをSIO1に転送後,送信を行います(自動送受信動作の開始)。
- ・受信したデータは, ADTPで指定した内部バッファRAMのアドレスへ書き込まれます。
- ・ADTPがデクリメントされ,次のデータを送受信します。データは,ADTPのデクリメンタ出力が00Hになり,FAC0H番地のデータを出力するまで送受信されます(自動送受信動作の終了)。
- ・自動送受信動作が終了するとTRFが0にクリアされます。



(3)通信動作

(a)基本送受信モード

3 線式シリアルI/Oモードと同じ 8 ビット単位のデータ送受信を指定回数だけ実行する送受信モードです。

シリアル転送は,シリアル動作モード・レジスタ1 (CSIM1)のビット7 (CSIE1)が1にセットされているとき,シリアルI/Oシフト・レジスタ1 (SIO1)へ任意のデータを書き込むことによって開始します。

最終バイト送信完了時には割り込み要求フラグ(CSIIF1)がセットされます。ただし,自動送受信の終了は,CSIIF1ではなく,自動データ送受信コントロール・レジスタ(ADTC)のビット3 (TRF)で判定してください。

なお , ビジィ制御 , ストローブ制御を行わない場合は , P23/STB , P24/BUSY端子を通常の入出力ポートとして使用できます。

基本送受信モードの動作タイミングを図14 - 8 に , 動作フロー・チャートを図14 - 9 に示します。




図14-8 基本送受信モードの動作タイミング


- 注意1.基本送受信モードでは、1バイト送受信後、内部バッファRAMへの書き込み/読み出しを行うため、次の送受信までの期間にインターバル時間が入ります。CPU処理と同時に内部バッファRAMへの書き込み/読み出しを行っていますので、最大インターバル時間はCPU処理と自動データ送受信間隔指定レジスタ(ADTI)の値に依存します((5)自動送受信のインターバル時間参照)。
 - 2.TRFがクリアされると,SO1端子はロウ・レベルになります。

CSIIF1:割り込み要求フラグ

TRF : 自動データ送受信コントロール・レジスタ (ADTC) のビット3



図14-9 基本送受信モードのフロー・チャート



 ADTP : 自動データ送受信アドレス・ポインタ

 ADTI : 自動データ送受信間隔指定レジスタ

SIO1 : シリアルI/Oシフト・レジスタ1

TRF : 自動データ送受信コントロール・レジスタ (ADTC)のビット3



基本送受信モードで6バイト分送受信するとき(ARLD=0, RE=1),内部バッファRAMは次 のような動作をします。

(i)送受信動作前(図14-10 (a)参照)

シリアルI/Oシフト・レジスタ1(SIO1)に任意のデータを書き込んだあと(開始トリガ: このデータは転送されません),内部バッファRAMから送信データ1(T1)がSIO1へ転送さ れます。 1 バイト目の送信が完了すると, SIO1から内部バッファRAMへ受信データ1(R1) が転送され,自動データ送受信アドレス・ポインタ(ADTP)がデクリメントされます。続い て内部バッファRAMから送信データ2(T2)がSIO1へ転送されます。

(ii) 4 バイト目送受信動作時点(図14 - 10 (b) 参照)

3バイト目の送受信が完了し、内部バッファRAMから送信データ4(T4)がSIO1へ転送さ れます。4バイト目の送信が完了すると, SIO1から内部バッファRAMへ受信データ4(R4) が転送され,ADTPがデクリメントされます。

(iii) **送受信完了(図**14 - 10 (c) 参照)

FAC0H

送信データ6(T6)

6 バイト目の送信が完了すると、SIO1から内部バッファRAMへ受信データ6(R6)が転送 され,割り込み要求フラグ(CSIIF1)がセットされます(INTCSI1発生)。

図14 - 10 6バイト分送受信するときの内部バッファRAMの動作(基本送受信モード時)(1/2)


FADFH 受信データ1(R1) SIO1 FAC5H 送信データ1(T1) 送信データ2(T2) 送信データ3(T3) ADTP 5 送信データ4(T4) 送信データ5(T5) CSIIF1

(a)送受信動作前



図14 - 10 6 パイト分送受信するときの内部パッファRAMの動作(基本送受信モード時)(2/2)

(b) 4パイト目送受信動作時点



(c) 送受信完了

FADFH			
FAC5H	受信データ 1 (R1)		SIO1
	受信データ 2 (R2)		
	受信データ3(R3)	0	ADTP
	受信データ4(R4)	Ů	ADII
	受信データ 5 (R5)		
FAC0H	受信データ 6 (R6)	1	CSIIF1



(b)基本送信モード

8 ビット単位のデータ送信を指定回数だけ実行する送信モードです。

シリアル転送は,シリアル動作モード・レジスタ1 (CSIM1)のビット7 (CSIE1)が1にセットされているとき,シリアルI/Oシフト・レジスタ1 (SIO1)へ任意のデータを書き込むことによって開始します。

最終バイト送信完了時には割り込み要求フラグ(CSIIF1)がセットされます。ただし,自動送 受信の終了はCSIIF1ではなく,自動データ送受信コントロール・レジスタ(ADTC)のビット3 (TRF)で判定してください。

なお,受信動作,ビジィ制御,ストローブ制御を行わない場合は,P20/SI1, P23/STB, P24/BUSY端子を通常の入出力ポートとして使用できます。

基本送信モードの動作タイミングを図14 - 11に,動作フロー・チャートを図14 - 12に示します。

また, 6 バイト分送信するときの内部バッファRAMの動作を図14 - 13に示します。




図14-11 基本送信モードの動作タイミング


- 注意1.基本送信モードでは、1パイト送信後、内部パッファRAMからの読み出しを行うため、次の送信までの期間にインターパル時間が入ります。CPU処理と同時に内部パッファRAMからの読み出しを行っていますので、最大インターパル時間はCPU処理と自動データ送受信間隔指定レジスタ(ADTI)の値に依存します((5)自動送受信のインターパル時間参照)。
 - 2. TRFがクリアされると, SO1端子はロウ・レベルになります。

CSIIF1:割り込み要求フラグ

TRF : 自動データ送受信コントロール・レジスタ (ADTC) のビット3



図14-12 基本送信モードのフロー・チャート



ADTP:自動データ送受信アドレス・ポインタ

ADTI:自動データ送受信間隔指定レジスタ

SIO1 : シリアルI/Oシフト・レジスタ1

TRF : 自動データ送受信コントロール・レジスタ (ADTC)のビット3



基本送信モードで 6 バイト分送信するとき(ARLD=0, RE=0),内部バッファRAMは次のような動作をします。

(i)送信動作前(図14-13 (a)参照)

シリアルI/Oシフト・レジスタ 1 (SIO1)に任意のデータを書き込んだあと (開始トリガ:このデータは転送されません),内部バッファRAMから送信データ 1 (T1)がSIO1へ転送されます。1バイト目の送信が完了すると,自動データ送受信アドレス・ポインタ (ADTP)がデクリメントされます。続いて内部バッファRAMから送信データ 2 (T2)がSIO1へ転送されます。

(ii) 4 バイト目送信動作時点(図14-13 (b) 参照)

3バイト目の送信が完了し、内部バッファRAMから送信データ4(T4)がSIO1へ転送されます。4バイト目の送信が完了すると、ADTPがデクリメントされます。

(iii) 送信完了(図14-13 (c)参照)

6 バイト目の送信が完了すると、割り込み要求フラグ(CSIIF1)がセットされます (INTCSI1発生)。


図14 - 13 6 バイト分送信するときの内部バッファRAMの動作(基本送信モード時) (1/2)

(a)送信動作前



図14 - 13 6バイト分送信するときの内部バッファRAMの動作(基本送信モード時) (2/2)

(b) 4パイト目送信動作時点



(c)送信完了

FADFH			
FAC5H	送信データ 1 (T1)		SIO1
	送信データ2(T2)		
	送信データ3(T3)	0	ADTP
	送信データ4(T4)	U	ADII
	送信データ 5 (T5)		
FAC0H	送信データ 6 (T6)	1	CSIIF1



(c)繰り返し送信モード

内部バッファRAMに格納したデータを繰り返し送信するモードです。

シリアル転送は,シリアル動作モード・レジスタ1 (CSIM1)のビット7 (CSIE1)が1にセットされているとき,シリアルI/Oシフト・レジスタ1 (SIO1)へ任意のデータを書き込むことによって開始します。


基本送信モードの場合とは異なり、最終バイト(FACOH番地のデータ)を送信したあと、割り込み要求フラグ(CSIIF1)はセットされず、自動データ送受信アドレス・ポインタ(ADTP)に送信を開始したときの値が再設定され、内部バッファRAMの内容が再送信されます。

なお,受信動作,ビジィ制御,ストローブ制御を行わない場合には,P20/SI1, P23/STB, P24/BUSY端子を通常の入出力ポートとして使用できます。

繰り返し送信モードの動作タイミングを図14 - 14に,動作フロー・チャートを図14 - 15に示します。

また,繰り返し送信モードで6バイト分送信するときの内部バッファRAMの動作を図14 - 16に示します。


図14-14 繰り返し送信モードの動作タイミング



注意 繰り返し送信モードでは、1バイト送信後、内部バッファRAMからの読み出しを行うため、次の送信までの期間にインターバル時間が入ります。CPU処理と同時に内部バッファRAMからの読み出しを行っていますので、最大インターバル時間はCPU処理と自動データ送受信間隔指定レジスタ(ADTI)の値に依存します((5)自動送受信のインターバル時間参照)。



図14-15 繰り返し送信モードのフロー・チャート



ADTP:自動データ送受信アドレス・ポインタ

ADTI : 自動データ送受信間隔指定レジスタ

SIO1 : シリアルI/Oシフト・レジスタ1



繰り返し送信モードで6バイト分送信するとき(ARLD=1, RE=0),内部バッファRAMは次のような動作をします。

(i)送信動作前(図14-16 (a)参照)

シリアルI/Oシフト・レジスタ 1 (SIO1)に任意のデータを書き込んだあと (開始トリガ:このデータは転送されません),内部バッファRAMから送信データ 1 (T1)がSIO1へ転送されます。1バイト目の送信が完了すると,自動データ送受信アドレス・ポインタ (ADTP)がデクリメントされます。続いて内部バッファRAMから送信データ 2 (T2)がSIO1へ転送されます。

(ii) **6 バイト分送信完了時点(図14-16 (b)**参照)

6 バイト目の送信が完了しても、割り込み要求フラグ(CSIIF1)はセットされません。 ADTPには、再び最初のポインタ値が設定されます。

(iii) 7 パイト目送信動作時点(図14-16 (c) 参照)

送信データ6(T6)

FAC0H

再びバッファRAMから送信データ1(T1)がSIO1へ転送されます。1バイト目の送信が完了すると,ADTPがデクリメントされます。続いて内部バッファRAMから送信データ2(T2)がSIO1へ転送されます。

図14 - 16 6 バイト分送信するときの内部パッファRAMの動作(繰り返し送信モード時) (1/2)

FADFH FAC5H 送信データ1 (T1) 送信データ2 (T2) 送信データ3 (T3) 送信データ4 (T4) 送信データ5 (T5)

(a)送信動作前


CSIIF1

0




図14 - 16 6 バイト分送信するときの内部パッファRAMの動作(繰り返し送信モード時)(2/2)

(b)6パイト分送信完了時点



(c) 7パイト目送信動作時点





(d)自動送受信の中断と再開

自動送受信中に送受信動作を一時的に中断したい場合,シリアル動作モード・レジスタ1 (CSIM1)のビット7(CSIE1)を0にリセットすることにより動作の中断ができます。

このとき,8ビット・データ転送の途中では中断せず,必ず8ビット・データ転送が完了した時点で中断します。

中断時には,8ビット目のデータを転送したあと,自動データ送受信コントロール・レジスタ (ADTC)のビット3 (TRF)が0になり,シリアル・インタフェース用端子と兼用しているポート端子(P20/SI1, P21/SO1, P22/SCK1, P23/STB, P24/BUSY)がすべてポート・モードになります。

自動送受信を再開するには, CSIE1を1にセットし,シリアルI/Oシフト・レジスタ1(SIO1)に任意の値を書き込みます。これにより,残りのデータを転送できます。

- 注意1.自動送受信中にHALT命令を実行すると,8ビット・データ転送の途中でも転送を中断し,HALTモードになります。また,HALTモードを解除すると,自動送受信動作を中断箇所より再開します。
 - 2 . 自動送受信動作を中断したときは , TRF = 1 の間は動作モードを 3 線式シリアルI/O モードに変更しないでください。

図14-17 自動送受信の中断と再開

CSIE1:シリアル動作モード・レジスタ1(CSIM1)のビット7



(4)同期制御

ビジィ制御およびストローブ制御は,マスタ・デバイスとスレーブ・デバイス間の送受信の同期をとるための機能です。

これらの機能を使用することにより、送受信中のビットずれの検出などが可能となります。

(a) ビジィ制御オプション

ビジィ制御は,スレーブ・デバイスがマスタ・デバイスにビジィ信号を出力することにより,そのビジィ信号がアクティブな期間,マスタ・デバイスのシリアル送受信をウエイトさせることができる機能です。

ビジィ制御オプションを使用する場合には,次に示す条件が必要です。

- ・シリアル動作モード・レジスタ1(CSIM1)のビット5(ATE)をセット(1)
- ・自動データ送受信コントロール・レジスタ(ADTC)のビット1(BUSY1)をセット(1)

ビジィ制御オプションを使用した場合のマスタ・デバイスとスレーブ・デバイスとのシステム構成を図14 - 18に示します。

マスタ・デバイス (µPD78014Hサブシリーズ) スレーブ・デバイス SCK1 SCK1 SCK1 SO1 SI1 BUSY

図14-18 ビジィ制御オプション使用時のシステム構成

マスタ・デバイスは,スレーブ・デバイスが出力するビジィ信号をBUSY/P24端子に入力します。マスタ・デバイスはシリアル・クロックの立ち下がりに同期して,入力したビジィ信号をサンプリングします。8ビット・データの送受信中にビジィ信号がアクティブになっても,ウエイトはかかりません。8ビット・データの送受信が終了してから2クロック後のシリアル・クロックの立ち上がり時にビジィ信号がアクティブであれば,その時点ではじめてビジィ入力が有効となり,それ以降,ビジィ信号がアクティブな期間は送受信にウエイトがかかります。

ビジィ信号のアクティブ・レベルはADTCのビット0(BUSY0)で設定します。

BUSY0 = 0: アクティブ・ハイ BUSY0 = 1: アクティブ・ロウ




なお,ビジィ制御オプションを使用する場合,シリアル・クロックには内部クロックを選択してください。外部クロックでは,ビジィ信号による制御はできません。

ビジィ制御オプションを使用したときの動作タイミングを図14 - 19に示します。

注意 ビジィ制御は,自動データ送受信間隔指定レジスタ (ADTI) によるインターバル時間 の制御とは同時に使用できません。同時に使用すると,ビジィ制御が無効になります。

図14 - 19 ビジィ制御オプションを使用したときの動作タイミング (BUSY0=0のとき)



注意 TRFがクリアされると, SO1端子はロウ・レベルになります。

備考 CSIIF1:割り込み要求フラグ

TRF : 自動データ送受信コントロール・レジスタ (ADTC)のビット3



ビジィ信号がインアクティブになると、ウエイトは解除されます。サンプリングされたビジィ信号がインアクティブな場合、その次のシリアル・クロックの立ち下がりから、次の8ビット・データの送受信が開始されます。

なお,ビジィ信号はシリアル・クロックとは非同期ですので,スレーブ側がビジィ信号をインアクティブにしても,それがサンプリングされるまでには最大で1クロック近くかかります。また,サンプリングされてからデータ転送が開始されるまでには0.5クロックかかります。

したがって,ウエイトを確実に解除するためには,スレーブ側がビジィ信号を最低1.5クロック間,インアクティブに保持する必要があります。

図14 - 20にビジィ信号とウエイト解除についてのタイミングを示します。この図では,送受信の開始とともにビジィ信号をアクティブにした場合の例を示しています。

図14 - 20 ビジィ信号とウエイトの解除(BUSY0 = 0のとき)

(b) ビジィ&ストローブ制御オプション

ストローブ制御は,マスタ・デバイスとスレーブ・デバイスとのデータ送受信の同期をとるための機能です。8ビット送受信終了時に,マスタ・デバイスがSTB/P23端子からストローブ信号を出力します。これにより,スレーブ・デバイスはマスタのデータ送信終了タイミングを知ることができます。したがって,シリアル・クロックにノイズがのってビットずれが発生した場合でも同期がとれ,ビットずれが次のバイト送信に影響しません。

ストローブ制御オプションを使用する場合には,次に示す条件が必要です。

- ・シリアル動作モード・レジスタ1 (CSIM1)のビット5(ATE)をセット(1)
- ・自動データ送受信コントロール・レジスタ(ADTC)のビット2(STRB)をセット(1)


通常,ビジィ制御とストローブ制御はハンドシェーク用の信号として同時に使用します。この場合,STB/P23端子からストローブ信号を出力するとともに,BUSY/P24端子をサンプリングし,ビジィ信号が入力されている間,送受信をウエイトさせることができます。

ストローブ制御を行わない場合,P23/STB端子は通常の入出力ポートとして使用できます。



ビジィ&ストローブ制御を使用したときの動作タイミングを図14 - 21に示します。 なお , ストローブ制御を使用した場合 , 送受信完了時にセットされる割り込み要求フラグ (CSIIF1)は , ストローブ信号の出力後にセットされます。

図14 - 21 ビジィ&ストローブ制御オプションを使用したときの動作タイミング(BUSY0 = 0 のとき)



注意 TRFがクリアされると,SO1端子はロウ・レベルになります。

備考 CSIIF1:割り込み要求フラグ

TRF : 自動データ送受信コントロール・レジスタ (ADTC)のビット3



(c) ビジィ信号によるビットずれ検出機能

自動送受信動作中,マスタ・デバイスの出力するシリアル・クロック信号にノイズがのり,スレーブ・デバイス側のシリアル・クロックでビットずれが発生する場合があります。このとき,ストローブ制御オプションを使用していないと,ビットずれが次のバイト送信に影響してしまいます。このような場合,マスタ側はビジィ制御オプションを使用して送信中にビジィ信号をチェックすることにより,ビットずれを検出できます。


ビジィ信号によるビットずれは,次のように検出します。

スレーブ側は,データ送受信の8回目のシリアル・クロックの立ち上がりのあとにビジィ信号を 出力します(このとき,ビジィ信号によるウエイトをかけたくない場合には,2クロック以内にビ ジィ信号をインアクティブにします)。

マスタ側は,シリアル・クロックの前側の立ち下がりに同期してビジィ信号をサンプリングします。ビットずれが発生していなければ,8回のサンプリングはすべてインアクティブになります。サンプリングして,アクティブであればビットずれが発生したとみなし,エラー処理(自動データ送受信コントロール・レジスタ(ADTC)のビット4(ERR)を1にセット)を行います。

ビジィ信号によるビットずれ検出機能の動作タイミングを図14-22に示します。

図14 - 22 ビジィ信号によるビットずれ検出機能の動作タイミング(BUSY0 = 1のとき)



CSIIF1:割り込み要求フラグ

CSIE1:シリアル動作モード・レジスタ1(CSIM1)のビット7

ERR : 自動データ送受信コントロール・レジスタ (ADTC) のビット 4



(5)自動送受信のインターバル時間

自動送受信機能を使用する場合,1バイト送受信後,内部バッファRAMからの書き込み/読み出しを行うため,次の送受信までの期間にインターバル時間が入ります。

自動送受信機能を内部クロックで動作させる場合,CPU処理と並行して内部バッファRAMとの書き込み/読み出しを行うため,インターバル時間は,シリアル・クロックの8発目の立ち上がリタイミングにおけるCPU処理と自動データ送受信間隔指定レジスタ(ADTI)の設定値に依存します。ADTIに依存するかしないかは,ADTIのビット7(ADTI7)の設定により,選択できます。ADTI7に0を設定したとき,インターバル時間はCPU処理にのみ依存します。ADTI7に1を設定したとき,インターバル時間は,ADTIに設定した内容で決定されるインターバル時間とCPU処理によるインターバル時間のどちらか大きい方となります。

自動送受信機能が外部クロックを動作させる場合,インターバル時間が(b)に示す時間以上になるような外部クロックを入力する必要があります。

図14-23 自動送受信のインターバル時間

CSIIF1:割り込み要求フラグ



(a) 自動送受信機能を内部クロックで動作させる場合

シリアル動作モード・レジスタ1 (CSIM1)のビット1 (CSIM11)が1にセットされていると,内部クロック動作となります。

自動送受信機能を内部クロックで動作させる場合, CPU処理によるインターバル時間は次のようになります。

自動データ送受信間隔指定レジスタ(ADTI)に0を設定したとき,インターバル時間はCPU処理によるインターバル時間となります。ADTIのビット7(ADTI7)に1を設定したとき,インターバル時間はADTIに設定した内容で決定されるインターバル時間とCPU処理によるインターバル時間のどちらか大きい方となります。

ADTIによるインターバル時間については,**図**14 - 5 **自動データ送受信間隔指定レジスタの** フォーマットを参照してください。

表14 - 3 CPU処理によるインターバル時間 (内部クロック動作時)

CPU処理	インターバル時間		
乗算命令を使用時	MAX. (2.5Tsck, 26Tcpu)		
除算命令を使用時	MAX. (2.5Tsck, 40Tcpu)		
外部アクセス 1 ウエイト・モード	МАХ. (2.5Тscк, 18Тсри)		
上記以外	MAX. (2.5Tsck, 14Tcpu)		

Tsck : 1/fsck

fsck : シリアル・クロック周波数

TCPU : 1/fCPU


fcpu : CPUクロック (プロセッサ・クロック・コントロール・レジスタ (PCC)

のビット 0 - 2 (PCC0-PCC2)で設定)

MAX. (a, b) : a, bどちらか大きい方の値



図14-24 自動送受信機能を内部クロックで動作させる場合の動作タイミング



fx :メイン・システム・クロック発振周波数

fcpu : CPUクロック (プロセッサ・クロック・コントロール・レジスタ (PCC) のビット 0-2

(PCC0-PCC2)で設定)

Tcpu: 1/fcpu Tscк: 1/fscк

fsck :シリアル・クロック周波数

(b) 自動送受信機能を外部クロックで動作させる場合

シリアル動作モード・レジスタ 1 (CSIM1) のビット 1 (CSIM11) が 0 にクリアされていると、外部クロック動作となります。

自動送受信機能を外部クロックで動作させる場合,インターバル時間が次に示す時間以上になるような外部クロックを入力する必要があります。

表14 - 4 CPU処理によるインターバル時間 (外部クロック動作時)

CPU処理	インターバル時間		
乗算命令を使用時	26Tcpu以上		
除算命令を使用時	40TcPu以上		
外部アクセス 1 ウエイト・モード	18Tcpu以上		
上記以外	14Tcpu以上		

TCPU : 1/fcPU

 f_{CPU} : CPU/Du//<math>Du/Du//<math>Du/Du

ビット 0-2 (PCC0-PCC2)で設定)



[メ モ]



第15章 割り込み機能とテスト機能

15.1 割り込み機能の種類

割り込み機能には,次の3種類があります。

(1) ノンマスカブル割り込み

割り込み禁止状態でも無条件に受け付けられる割り込みです。また,割り込み優先順位制御の対象にならず,すべての割り込み要求に対して最優先されます。

スタンバイ・リリース信号を発生します。

ノンマスカブル割り込みには,ウォッチドッグ・タイマからの割り込み要求が1要因あります。

(2)マスカブル割り込み

マスク制御を受ける割り込みです。優先順位指定フラグ・レジスタ (PROL, PROH)の設定により,割り込み優先順位を高い優先順位のグループと低い優先順位のグループに分けることができます。高い優先順位の割り込みは,低い優先順位の割り込みに対して,多重割り込みができます。また,同一優先順位を持つ複数の割り込み要求が同時に発生しているときの優先順位が決められています(表15 - 1参照)。

スタンバイ・リリース信号を発生します。

マスカブル割り込みには,外部割り込み要求が4要因,内部割り込み要求が13要因あります。

(3) ソフトウエア割り込み

BRK命令の実行によって発生するベクタ割り込みです。割り込み禁止状態でも受け付けられます。また、割り込み優先順位制御の対象になりません。

15.2 割り込み要因と構成

割り込み要因には, ノンマスカブル割り込み, マスカブル割り込み, ソフトウエア割り込みをあわせて, 合計14要因あります(表15 - 1参照)。



表15 - 1 割り込み要因一覧


割り込み	ディフォールト・ ^{注1}		如(2) 7. 西口	内部 /	ベクタ・	基本構成注2
の種類	プライオリティ		割り込み要因	外部	テーブル・	※平備ル
のが里来	7714971	名称	トリガ	217日)	アドレス	947
ノンマスカブル		INTWDT	ウォッチドッグ・タイマのオーバフロー	内部	0004H	(A)
			(ウォッチドッグ・タイマ・モード 1 選択時)			
マスカブル	0	INTWDT	ウォッチドッグ・タイマのオーバフロー			(B)
			(インターバル・タイマ・モード選択時)			
	1	INTP0	端子入力エッジ検出	外部	0006H	(C)
	2	INTP1			0008H	(D)
	3	INTP2			000AH	-
	4	INTP3			000CH	-
	5	INTCSI0	シリアル・インタフェース・チャネル0の	内部	000EH	(B)
			転送終了			
	6	INTCSI1	シリアル・インタフェース・チャネル 1 の		0010H	
			転送終了			
	7	INTTM3	時計用タイマからの基準時間間隔信号		0012H	
	8	INTTM0	16ビット・タイマ / イベント・カウンタの		0014H	
			一致信号発生			
	9	INTTM1	8 ビット・タイマ / イベント・カウンタ 1		0016H	-
			の一致信号発生			
	10	INTTM2	8 ビット・タイマ / イベント・カウンタ 2		0018H	-
			の一致信号発生			
	11	INTAD	A/Dコンバータの変換終了		001AH	1
ソフトウエア		BRK	BRK命令の実行	-	003EH	(E)

- **注1**. ディフォールト・プライオリティは,複数のマスカブル割り込み要求が同時に発生している場合に,優先する順位です。0が最高順位,11が最低順位です。
 - **2.**基本構成タイプの(A)-(E)は,それぞれ次頁の(A)-(E)に対応しています。




図15-1 割り込み機能の基本構成 (1/2)

(A)内部ノンマスカブル割り込み



(B)内部マスカブル割り込み



(C) **外部マスカブル割り込み (INTPO)**








図15-1 割り込み機能の基本構成 (2/2)

(D)外部マスカブル割り込み(INTPOを除く)



(E) ソフトウエア割り込み



IF :割り込み要求フラグ

IE:割り込み許可フラグ

ISP: インサービス・プライオリティ・フラグ

MK:割り込みマスク・フラグ

PR:優先順位指定フラグ



15.3 割り込み機能を制御するレジスタ

割り込み機能は,次の6種類のレジスタで制御します。

- ・割り込み要求フラグ・レジスタ (IFOL, IFOH)
- ・割り込みマスク・フラグ・レジスタ (MKOL, MKOH)
- ・優先順位指定フラグ・レジスタ (PROL, PROH)
- ・外部割り込みモード・レジスタ (INTMO)
- ・サンプリング・クロック選択レジスタ (SCS)
- ・プログラム・ステータス・ワード (PSW)

各割り込み要求ソースに対応する割り込み要求フラグ,割り込みマスク・フラグ,優先順位指定フラグ名称 を ,表15 - 2 に示します。

表15-2 割り込み要求ソースに対する各種フラグ

割り込み要因	割り込み要求	フラグ	割り込みマスク・フラグ		優先順位指定	フラグ
		レジスタ		レジスタ		レジスタ
INTWDT	TMIF4	IF0L	TMMK4	MK0L	TMPR4	PR0L
INTP0	PIF0		РМК0		PPR0	
INTP1	PIF1		PMK1		PPR1	
INTP2	PIF2		PMK2		PPR2	
INTP3	PIF3		PMK3		PPR3	
INTCSI0	CSIIF0	IF0H	CSIMK0	МКОН	CSIPR0	PR0H
INTCSI1	CSIIF1		CSIMK1		CSIPR1	
INTTM3	TMIF3		ТММК3		TMPR3	
INTTMO	TMIF0		TMMK0		TMPR0	
INTTM1	TMIF1	IF1L	TMMK1	MK1L	TMPR1	PR1L
INTTM2	TMIF2		TMMK2		TMPR2	
INTAD	ADIF		ADMK		ADPR	




(1)割り込み要求フラグ・レジスタ (IFOL, IFOH)

割り込み要求フラグは,対応する割り込み要求の発生または命令の実行によりセット(1)され,割り込み要求受け付け時,RESET入力時,命令の実行によりクリア(0)されるフラグです。

IFOL, IFOHは, 1 ビット・メモリ操作命令または8 ビット・メモリ操作命令で設定します。また, IFOLとIFOHをあわせて16ビット・レジスタIFOとして使用するときは,16ビット・メモリ操作命令で設定します。

RESET入力により,00Hになります。

図15-2 割り込み要求フラグ・レジスタのフォーマット



注 WTIFは,テスト入力フラグです。ベクタ割り込み要求は発生しません。

- 注意1.TMIF4フラグはウォッチドッグ・タイマをインターバル・タイマとして使用しているときのみ, R/W可能です。ウォッチドッグ・タイマ・モード1で使用する場合はTMIF4フラグに0を設定し てください。
 - 2. IFOHのビット4,6,7には,必ず0を設定してください。




(2)割り込みマスク・フラグ・レジスタ (MKOL, MKOH)

割り込みマスク・フラグは,対応するマスカブル割り込み処理の許可/禁止およびスタンバイ解除の許可/禁止を設定するフラグです。

MKOL, MKOHは, 1 ビット・メモリ操作命令または8 ビット・メモリ操作命令で設定します。また MKOLとMKOHをあわせて16ビット・レジスタMKOとして使用するときは,16ビット・メモリ操作命令で設定します。

RESET入力により, FFHになります。

図15-3 割り込みマスク・フラグ・レジスタのフォーマット



注 WTMKはスタンバイ・モードの解除の許可 / 禁止を制御しています。割り込み処理は制御していません。

- 注意 1 . ウォッチドッグ・タイマをウォッチドッグ・タイマ・モード 1 で使用する場合は , TMMK4フラグを読み出すと不定になっています。
 - 2.ポート0は外部割り込み要求入力と兼用になっているため、ポート機能の出力モードを指定し出力レベルを変化させたとき、割り込み要求フラグがセットされてしまいます。 したがって、出力モードを使用するときは、あらかじめ割り込みマスク・フラグに1を設定してください。
 - 3.MK0Hのビット4,6,7には必ず1を設定してください。




(3)優先順位指定フラグ・レジスタ (PROL, PROH)

優先順位指定フラグは,対応するマスカブル割り込みの優先順位を設定するフラグです。

PROL, PROHは, 1 ビット・メモリ操作命令または8 ビット・メモリ操作命令で設定します。また PROLとPROHをあわせて16ビット・レジスタPROとして使用するときは,16ビット・メモリ操作命令で設定します。

RESET入力により, FFHになります。

図15-4 優先順位指定フラグ・レジスタのフォーマット



- 注意 1 . ウォッチドッグ・タイマをウォッチドッグ・タイマ・モード 1 で使用する場合は , TMPR4フラグに 1 を設定してください。
 - 2. PROHのビット4-7には必ず1を設定してください。




(4)外部割り込みモード・レジスタ (INTMO)

INTPO-INTP2の有効エッジを設定するレジスタです。
INTMOは,8ビット・メモリ操作命令で設定します。
RESET入力により,00Hになります。

備考1.INTP0端子は,TI0/P00と兼用です。

2.INTP3は,立ち下がリエッジ固定です。

図15-5 外部割り込みモード・レジスタのフォーマット



注意 INTPO/TIO/P00端子の有効エッジは,16ビット・タイマ・モード・コントロール・レジスタ (TMC0)のビット1-3 (TMC01-TMC03)に0,0,0を設定し,タイマ動作を停止させたのちに設定してください。




(5) サンプリング・クロック選択レジスタ (SCS)

INTPOに入力される有効エッジのクロック・サンプリングを行うクロックを設定するレジスタです。 INTPOを使ってリモコン受信をするとき,サンプリング・クロックによりディジタル・ノイズを除去します。

SCSは, 8 ビット・メモリ操作命令で設定します。 RESET入力により,00Hになります。

図15 - 6 サンプリング・クロック選択レジスタのフォーマット



注意 $fx/2^{N+1}$ はCPUへ供給されるクロック, $fx/2^6$, $fx/2^7$ は周辺ハードウエアへ供給されるクロックです。 $fx/2^{N+1}$ はHALTモード中は停止します。

- **備考1**.N:プロセッサ・クロック・コントロール・レジスタ(PCC)のビット0-2(PCC0-PCC2)に 設定した値(N=0-4)。
 - 2.fx:メイン・システム・クロック発振周波数
 - 3.()内は,fx=10.0MHz動作時。




ノイズ除去回路は,サンプリングしたINTP0 の入力レベルが 2 回連続してアクティブ・レベルであるとき,割り込み要求フラグ(PIF0)を1にセットします。


図15 - 7にノイズ除去回路の入出力タイミングを示します。

図15 - 7 ノイズ除去回路の入出力タイミング(立ち上がりエッジ検出時)

(a) 入力がサンプリング周期 (tsmp) 以下のとき




(b) 入力がサンプリング周期 (tsmp) の1-2倍のとき



②は、ザグブリングされたINTPOのレベルが 2 回連続してバイ・レベルなので、 $\mathsf{PIF}0$ フラグが 1 にセットされます。

(c) 入力がサンプリング周期 (tsmp) の 2 倍以上のとき





(6) プログラム・ステータス・ワード (PSW)

プログラム・ステータス・ワードは、命令の実行結果や割り込み要求に対する現在の状態を保持するレジスタです。マスカブル割り込みの許可/禁止を設定するIEフラグと多重割り込み処理を制御するISPフラグがマッピングされています。

8 ビット単位で読み出し/書き込み操作ができるほか,ビット操作命令や専用命令(EI,DI)により操作ができます。また,ベクタ割り込み要求受け付け時および,BRK命令実行時には,PSWの内容は自動的にスタックに退避され,IEフラグはリセット(0)されます。また,マスカブル割り込み要求受け付け時には,受け付けた割り込みの優先順位指定フラグの内容がISPフラグに転送されます。PUSH PSW命令によってもPSWの内容はスタックに退避されます。RETI,RETB,POP PSW命令により,スタックから復帰します。

RESET入力により, PSWは02Hとなります。

略믁 7 6 5 3 2 リセット時 1 0 **PSW** ΙE RBS1 AC RBS0 ISP CY 0 2 H → 通常の命令実行時に使用 ISP 現在処理中の割り込みの優先順位 高優先順位の割り込み処理中(低優先順位の割り 込み禁止)。 割り込み要求を受け付けていないか,低優先順位の 1 割り込み処理中(すべてのマスカブル割り込み許可)。 ΙF 割り込み要求受け付けの許可 / 禁止 n 禁止 1 許可

図15-8 プログラム・ステータス・ワードの構成



15.4 割り込み処理動作

15.4.1 ノンマスカブル割り込み要求の受け付け動作

ノンマスカブル割り込み要求は,割り込み要求受け付け禁止状態であっても無条件に受け付けられます。 また,割り込み優先順位制御の対象にならず,すべての割り込みに対して最優先の割り込み要求です。


ノンマスカブル割り込み要求が受け付けられると、プログラム・ステータス・ワード(PSW)、プログラム・カウンタ(PC)の順に内容をスタックに退避します。そして、IEフラグ、ISPフラグをリセット(0)し、ベクタ・テーブルの内容をPCへロードし分岐します。

ノンマスカブル割り込みサービス・プログラム実行中に発生した新たなノンマスカブル割り込み要求は、現在処理中のノンマスカブル割り込みサービス・プログラムの実行が終了(RETI命令実行後)し、メイン・ルーチンを1命令実行したあと、受け付けられます。ただし、ノンマスカブル割り込みサービス・プログラム実行中に新たなノンマスカブル割り込み要求が2回以上発生しても、そのノンマスカブル割り込みサービス・プログラム実行終了後に受け付けられるノンマスカブル割り込み要求は1回分だけになります。

ノンマスカブル割り込み要求発生から受け付けまでのフロー・チャートを図15-9に,ノンマスカブル割り込み要求の受け付けタイミングを図15-10に,ノンマスカブル割り込み要求が多重に発生した場合の受け付け動作を図15-11に示します。



図15-9 ノンマスカブル割り込み要求発生から受け付けまでのフロー・チャート



WDT : ウォッチドッグ・タイマ

図15-10 ノンマスカブル割り込み要求の受け付けタイミング




この間に完全した割り匹が安水は「のフィミンノ(文))」)つればす。

TMIF4:ウォッチドッグ・タイマ割り込み要求フラグ




図15-11 ノンマスカブル割り込み要求の受け付け動作

(a) ノンマスカブル割り込みサービス・プログラム実行中に 新たなノンマスカブル割り込み要求が発生した場合



(b) ノンマスカブル割り込みサービス・プログラム実行中に 新たに2回のノンマスカブル割り込み要求が発生した場合





15.4.2 マスカブル割り込み要求の受け付け動作

マスカブル割り込み要求は、割り込み要求フラグがセット(1)され、その割り込みのマスク(MK)・フラグがクリア(0)されていると受け付けが可能な状態になります。ベクタ割り込み要求は、割り込み許可状態(IEフラグがセット(1)されているとき)であれば受け付けます。ただし、優先順位の高い割り込み要求を処理中(ISPフラグがリセット(0)されているとき)に低い優先順位に指定されている割り込みの要求は受け付けられません。

マスカブル割り込み要求が発生してから割り込み処理が行われるまでの時間は表15-3のようになります。

割り込み要求の受け付けタイミングについては、図15-13、図15-14を参照してください。

表15-3 マスカブル割り込み要求発生から処理までの時間

	最小時間	最大時間 ^注			
x x PR = 0 のとき	13クロック	63クロック			
x ×PR = 1 のとき	15クロック	65クロック			

注 除算命令の直前に割り込み要求が発生したとき,ウエイトする時間が最大となります。

備考 1クロック: $\frac{1}{f_{CPU}}$ (fcPU: CPUクロック)

マスカブル割り込み要求が同時に発生したときは、優先順位指定フラグで高優先順位に指定されているものから受け付けられます。また、優先順位指定フラグで同一優先順位に指定されているときは、ディフォールト優先順位の高い割り込み要求から受け付けられます。

保留された割り込み要求は、受け付け可能な状態になると受け付けられます。


割り込み要求受け付けのアルゴリズムを図15-12に示します。

マスカブル割り込み要求が受け付けられると、プログラム・ステータス・ワード(PSW)、プログラム・カウンタ(PC)の順に内容をスタックに退避します。そして、IEフラグをリセット(0)し、受け付けた割り込み要求の優先順位指定フラグの内容をISPフラグへ転送します。さらに、割り込み要求ごとに決められたベクタ・テーブル中のデータをPCへロードし、分岐します。

RETI命令によって,割り込みから復帰できます。



図15-12 割り込み要求受け付け処理アルゴリズム



××IF :割り込み要求フラグ

××MK:割り込みマスク・フラグ

××PR :優先順位指定フラグ


IE : マスカブル割り込み要求の受け付けを制御するフラグ(1=許可,0=禁止)

ISP : 現在処理中の割り込みの優先順位を示すフラグ(0=高優先順位の割り込み処理中,1=

割り込み要求を受け付けていない,または低優先順位の割り込み処理中)




図15-13 割り込み要求の受け付けタイミング(最小時間)



備考 1クロック: $\frac{1}{f_{CPU}}$ (fcPU: CPUクロック)

図15-14 割り込み要求の受け付けタイミング(最大時間)



備考 1クロック: $\frac{1}{f_{CPU}}$ (fcPU: CPUクロック)

15.4.3 ソフトウエア割り込み要求の受け付け動作

ソフトウエア割り込み要求はBRK命令の実行により受け付けられます。ソフトウエア割り込み要求は禁止することはできません。

ソフトウエア割り込み要求が受け付けられると,プログラム・ステータス・ワード(PSW),プログラム・カウンタ(PC)の順に内容をスタックに退避します。そして,IEフラグをリセット(0)し,ベクタ・テーブル(003EH,003FH)の内容をPCにロードして分岐します。

RETB命令によって, ソフトウエア割り込みから復帰できます。

注意 ソフトウエア割り込みからの復帰にRETI命令を使用しないでください。



15.4.4 多重割り込み処理

割り込み処理中に、さらに割り込み要求を受け付けることを多重割り込みといいます。

多重割り込みは,割り込み要求受け付け許可状態(IE = 1)になっていなければ発生しません(ノンマスカブル割り込みを除く)。また,割り込み要求が受け付けられた時点で,割り込み要求は受け付け禁止状態 (IE = 0)になります。したがって,多重割り込みを許可するには,割り込み処理中にEI命令によってIEフラグをセット(1)して,割り込み許可状態にする必要があります。

また,割り込み許可状態であっても,多重割り込みが許可されない場合がありますが,これは割り込み優先順位によって制御されます。割り込みの優先順位には,ディフォールト優先順位とプログラマブル優先順位の2つがありますが,多重割り込みの制御はプログラマブル優先順位制御により処理されます。

割り込み許可状態で,現在処理中の割り込みと同レベルか,それよりも高い優先順位の割り込み要求が発生した場合には,多重割り込みとして受け付けられます。現在処理中の割り込みより低い優先順位の割り込み要求が発生した場合には,多重割り込みとして受け付けられません。

割り込み禁止,または低優先順位のために多重割り込みが許可されなかった割り込み要求は保留されます。そして,現在の割り込み終了後,メイン処理の命令を1命令実行後に受け付けられます。

なお, ノンマスカブル割り込み処理中には, 多重割り込みは許可されません。

表15-4に多重割り込み可能な割り込み要求を、図15-15に多重割り込みの例を示します。

多重割り込み要求 │ ノンマスカブル マスカブル割り込み要求 $\times \times PR = 0$ 割り込み要求 $\times \times PR = 1$ 処理中の割り込み IE = 1 IE = 0IE = 1IE = 0ノンマスカブル割り込み マスカブル割り込み ISP = 0 × ISP = 1x ソフトウエア割り込み × ×

表15-4 割り込み処理中に多重割り込み可能な割り込み要求

備考1. : 多重割り込み可能。

x:多重割り込み不可能。

2.ISP, IEはPSWに含まれるフラグです。

ISP = 0: 高優先順位の割り込み処理中

ISP=1:割り込み要求を受け付けていないか,低優先順位の割り込み処理中

 IE = 0
 : 割り込み要求受け付け禁止

 IE = 1
 : 割り込み要求受け付け許可


3.××PRはPROL, PROHに含まれるフラグです。

× × PR = 0: 高優先順位フラグ× × PR = 1: 低優先順位フラグ




図15-15 多重割り込みの例(1/2)

例1 多重割り込みが2回発生する例



割り込みINTxx処理中に,2つの割り込み要求INTyy,INTzzが受け付けられ,多重割り込みが発生する。 各割り込み要求受け付けの前には,必ずEI命令が発行され,割り込み要求受け付け許可状態になっている。

例2.優先順位制御により,多重割り込みが発生しない例



割り込みINTxx処理中に発生した割り込み要求INTyyは,割り込みの優先順位がINTxxより低いため受け付けられず,多重割り込みは発生しない。INTyy要求は保留され,メイン処理1命令実行後に受け付けられる。

PR = 0:高優先順位レベル


PR = 1:低優先順位レベル

IE = 0 : 割り込み要求受け付け禁止



図15-15 多重割り込みの例(2/2)

例3.割り込みが許可されていないため,多重割り込みが発生しない例



割り込みINTxx処理では割り込みが許可されていない(EI命令が発行されていない)ので,割り込み要求 INTyyは受け付けられず,多重割り込みは発生しない。INTyy要求は保留され,メイン処理1命令実行後 に受け付けられる。

PR = 0:高優先順位レベル

IE = 0 : 割り込み要求受け付け禁止



15.4.5 割り込み要求の保留

命令のなかには,実行中に割り込み要求が発生しても,次の命令の実行終了までその要求の受け付けを保留するものがあります。このような命令(割り込み要求の保留命令)を以下に示します。

- · MOV PSW, #byte
- · MOV A, PSW
- · MOV PSW, A
- · MOV1 PSW. bit, CY
- · MOV1 CY, PSW. bit
- · AND1 CY, PSW. bit
- · OR1 CY, PSW. bit
- · XOR1 CY, PSW. bit
- · SET1 PSW. bit
- · CLR1 PSW. bit
- · RETB
- RETI
- · PUSH PSW
- · POP PSW
- BT PSW. bit, \$addr16
- BF PSW. bit, \$addr16
- BTCLR PSW. bit, \$addr16
- ٠EI
- DI
- ・IFOL, IFOH, MKOL, MKOH, PROL, PROH, INTMOの各レジスタに対する操作命令
 - 注意 BRK命令は、上述の割り込み要求の保留命令ではありません。しかしBRK命令の実行により 起動するソフトウエア割り込みでは、IEフラグが0にクリアされます。したがって、BRK命令 実行中にマスカブル割り込み要求が発生しても、割り込み要求を受け付けません。ただし、ノ ンマスカブル割り込み要求は受け付けます。

割り込み要求が保留されるタイミングを図15-16に示します。



図15-16 割り込み要求の保留

CPU処理	命令N	命令M	PSW, PCの退避, 割り込み処理へジャンプ	割り込み処理プログラム	
××IF_					

備考1.命令N:割り込み要求の保留命令

2. 命令M:割り込み要求の保留命令以外の命令

3.××IF(割り込み要求)の動作は,××PR(優先順位レベル)の値の影響を受けません。



15.5 テスト機能

時計用タイマのオーバフロー発生時およびポート4の立ち下がりエッジ検出時に,対応するテスト入力フラグをセット(1)し,スタンバイ・リリース信号を発生します。

割り込み機能とは異なり,ベクタ処理は行いません。

テスト入力要因には,表15-5に示す2本があります。また,基本構成は図15-17のようになっています。

 テスト入力要因
 内部 / 外部


 名 称
 ト リ ガ

 INTWT
 時計用タイマのオーパフロー
 内部

 INTPT4
 ポート 4 の立ち下がりエッジ検出
 外部

表15-5 テスト入力要因一覧

図15-17 テスト機能の基本構成



IF :テスト入力フラグ

MK: テスト・マスク・フラグ

15.5.1 テスト機能を制御するレジスタ

テスト機能は,次の3種類のレジスタで制御します。

- ・割り込み要求フラグ・レジスタ0H (IF0H)
- ・割り込みマスク・フラグ・レジスタ0H (MK0H)
- ・キー・リターン・モード・レジスタ (KRM)

テスト入力信号に対応するテスト入力フラグ、テスト・マスク・フラグの名称を表15-6に示します。

テスト入力信号名テスト入力フラグテスト・マスク・フラグINTWTWTIFWTMKINTPT4KRIFKRMK

表15-6 テスト入力信号に対する各種フラグ



(1)割り込み要求フラグ・レジスタOH (IFOH)

時計用タイマのオーバフローの検出/未検出を表示するレジスタです。
IFOHは,1ビット・メモリ操作命令または8ビット・メモリ操作命令で設定します。
RESET入力により,00Hになります。

図15 - 18 割り込み要求フラグ・レジスタ0Hのフォーマット



注意 ビット4,6,7には必ず0を設定してください。

(2)割り込みマスク・フラグ・レジスタOH (MKOH)

時計用タイマによるスタンバイ・モード解除の許可/禁止を設定するレジスタです。 MKOHは,1ビット・メモリ操作命令または8ビット・メモリ操作命令で設定します。 RESET入力により,FFHになります。

図15 - 19 割り込みマスク・フラグ・レジスタ0Hのフォーマット




注意 ビット4,6,7には必ず1を設定してください。



キー・リターン信号(ポート4の立ち下がりエッジ検出)によるスタンバイ・モードの解除の許可 / 禁止を設定するレジスタです。

KRMは,1ビット・メモリ操作命令または8ビット・メモリ操作命令で設定します。 RESET入力により,02Hになります。

図15 - 20 キー・リターン・モード・レジスタのフォーマット



注意 ポート4で立ち下がりエッジ検出を使用するときは、プログラムでKRIFを0にクリアしてください。ハードウエアでは自動的にクリアされません。

15.5.2 テスト入力信号の受け付け動作

(1)内部テスト入力信号 (INTWT)

内部テスト入力信号(INTWT)は、時計用タイマのオーバフローにより発生し、これによりWTIFフラグがセットされます。このとき、割り込みマスク・フラグ(WTMK)によりマスクされていなければスタンバイ・リリース信号が発生します。時計用タイマのオーバフロー周期より短い周期でWTIFフラグをチェックすることにより、時計機能が実現できます。

(2) 外部テスト入力信号 (INTPT4)

ポート4(P40-P47)の端子に立ち下がりエッジが入力されたとき、外部テスト入力信号(INTP4)が発生し、これによりKRIFフラグがセットされます。このとき、割り込みマスク・フラグ(KRMK)によりマスクされていなければ、スタンバイ・リリース信号が発生します。ポート4をキー・マトリクスのキー・リターン信号入力として使用することにより、キー入力の有無をKRIFフラグの状態でチェックできます。



第16章 外部デバイス拡張機能

16.1 外部デバイス拡張機能

外部デバイス拡張機能は、内部ROM、RAM、SFR以外の領域に、外部デバイスを接続する機能です。外部デバイスの接続は、ポート4-6を使用します。ポート4-6は、アドレス/データ、リード/ライト・ストローブ、ウエイト、アドレス・ストローブなどを制御します。

表16-1 外部メモリ拡張モード時の端子機能

	外部デバイス接続時の端子機能									
名 称	機能									
AD0-AD7	マルチプレクスト・アドレス / データ・バス	P40-P47								
A8-A15	アドレス・バス	P50-P57								
RD	リード・ストローブ信号	P64								
WR	ライト・ストローブ信号	P65								
WAIT	ウエイト信号	P66								
ASTB	アドレス・ストローブ信号	P67								

表16-2 外部メモリ拡張モード時のポート4-6の端子の状態

ポート	ポート4	ポート 5							ポート 6								
外部拡張モード	0-7	0	1	2	3	4	5	6	7	0	1	2	3	4	5	6	7
シングルチップ・モード	ポート	ポ-	- ト							ポ-	- -						
256バイト拡張モード	アドレス / データ	ポート						ポ-	- ト			RD,	WR,	WAIT,	ASTB		
4 Kバイト拡張モード	アドレス / データ	アト	・レフ	ζ		ポ-	- ト			ポ-	- ト			RD,	WR,	WAIT,	ASTB
16 Kバイト拡張モード	アドレス / データ	アドレス ポート						ポ-	- ト			RD,	WR,	WAIT,	ASTB		
フルアドレス・モード	アドレス / データ	アト	ドレフ	ζ						ポ-	- ト			RD,	WR,	WAIT,	ASTB

注意 外部ウエイト機能を使用しないとき,すべてのモードでWAIT端子をポートとして使用できます。



外部デバイス拡張機能を使用したときのメモリ・マップは,次のようになります。

図16 - 1 外部デバイス拡張機能使用時のメモリ・マップ (1/2)

(a) μ PD78011H**の** メモリ・マップ

(b) μ PD78012H**の** メモリ・マップ

FFFFH		FFFFH	
	SFR		SFR
FFOOH		FF00H	
FEFFH		FEFFH	
	内部高速RAM		内部高速RAM
FD00H		F D 0 0 H	
FCFFH		FCFFH	
	使用不可		使用不可
F A E O H		FAEOH	
FADEH		FADFH	
1 / 2 11	内部バッファRAM	1 701 11	内部バッファRAM
F A C O H	kanby ()) I (Alw	F A C O H	Paddy ()) ((Alvi
FABFH		FABFH	
	使用不可		使用不可
FA80H		F A 8 0 H	
FA7FH		F A 7 F H	
		\perp	
		\widetilde{T}	Ĩ
			フルアドレス・モード
Ţ	フルアドレス・モード		(MM2-MM0 = 111のとき)
T	(MM2-MM0 = 111のとき) T		
		8 0 0 0 H	
		7 F F F H	
6000H			16 Kバイト拡張モード
5 F F F H			(MM2-MM0 = 101のとき)
	16 Kバイト拡張モード	5 0 0 0 H	
	(MM2-MM0 = 101のとき)	4 F F F H	
3 0 0 0 H			4 Kバイト拡張モード
2 F F F H			(MM2-MM0 = 100のとき)
	4 Kバイト拡張モード	4 1 0 0 H	
	4 Kバイトが張モート (MM2-MM0 = 100のとき)	4 0 F F H	256バイト拡張モード
	(1000000)		(MM2-MM0 = 011のとき)
2100H		4 0 0 0 H 3 F F F H	
2 0 F F H	256バイト拡張モード	ייייי כ	
2 0 0 0 H	(MM2-MM0 = 011のとき)		
1 F F F H			シングルチップ・モード
	>.>.##################################		
	シングルチップ・モード		
0 0 0 0 H		0 0 0 0 H	



図16 - 1 外部デバイス拡張機能使用時のメモリ・マップ (2/2)

(c) μ PD78013H**の** メモリ・マップ

(d) μ PD78014H**の** メモリ・マップ

FFFFH		FFFFH	
FF00H	SFR	FF00H	SFR
FEFFH FB00H	内部高速RAM	FEFFH FB00H	内部高速RAM
FAFFH FAEOH	使用不可	FAFFH FAEOH	使用不可
FADFH FACOH	内部バッファRAM	F A D F H F A C O H	内部バッファRAM
FABFH FA80H	使用不可	F A B F H F A 8 0 H	使用不可
FA7FH	し フルアドレス・モード 〔 (MM2-MM0 = 111のとき)	COOOH BEFFEH	フルアドレス・モード (MM2-MM0 = 111のとき)
A 0 0 0 H 9 F F F H	16 Kパイト拡張モード (MM2-MM0 = 101のとき)	9 0 0 0 H 8 F F F H	16 Kバイト拡張モード (MM2-MM0 = 101のとき) 4 Kバイト拡張モード
7 0 0 0 H 6 F F F H 6 1 0 0 H	4 Kバイト拡張モード (MM2-MM0 = 100のとき)	8 1 0 0 H 8 0 F F H 8 0 0 0 H	(MM2-MM0 = 100のとき) 256バイト拡張モード (MM2-MM0 = 011のとき)
6 0 F F H 6 0 0 0 H 5 F F F H	256パイト拡張モード (MM2-MM0 = 011のとき)	7 6 6 6 1	
0.0.0.1	シングルチップ・モード		シングルチップ・モード
0 0 0 0 H		0 0 0 0 H L	



16.2 外部デバイス拡張機能を制御するレジスタ

外部デバイス拡張機能は、メモリ拡張モード・レジスタ (MM) とメモリ・サイズ切り替えレジスタ (IMS) で制御します。

(1)メモリ拡張モード・レジスタ (MM)

MMは,ウエイト数および外部拡張領域を設定するレジスタです。また,ポート4の入力/出力を設定する機能があります。

MMは,8ビット・メモリ操作命令で設定します。

RESET入力により, 10Hになります。

図16-2 メモリ拡張モード・レジスタのフォーマット

略号	7	6	5	4	3	2	1	0	アドレス	リセット時	R/W
MM	0	0	PW1	PW0	0	MM2	MM1	MMO	FFF8H	1 0 H	R/W

MM2	MM1	ММО	シングル	チップ/		F	P40-P47, P50)-P57, P64-P6	67端子の状態			
			メモリ拡張す	E-ドの選択	P40-P47		P50-P53	P54, P55	P56, P57	P64-P67		
0	0	0	シングルチッ	プ・モード	ポート・	入力	ポート・モ-					
0	0	1			モード	出力	7					
0	1	1	メモリ拡張	256バイト・	AD0-A	D7	ポート・モ-	- F		P64 = RD		
			モード	モード				P65 = WR				
1	0	0		4 Kバイト・			A8-A11	ポート・モー	P66 = WAIT			
				モード						P67 = ASTB		
1	0	1		16 Kバイト・				A12, A13	ポート・モード			
				モード								
1	1	1		フルアドレス・					A14, A15			
				モード注								
上記以外 設定禁止												

PW1	PW0	ウエイトの制御
0	0	ウエイトなし
0	1	ウエイトあり(1ウエイト・ステート挿入)
1	0	設定禁止
1	1	外部ウエイト端子によるウエイト制御

- 注 フルアドレス・モードとは,64 Kアドレス空間のうち,内部ROM,RAM,SFR領域および使用不可領域を除く,すべての領域に外部拡張できるモードです。
- **備考** P60-P63端子は,シングルチップ・モード,メモリ拡張モードにかかわらずポート・モードになります。




(2) メモリ・サイズ切り替えレジスタ (IMS)

内部ROM容量,内部高速RAM容量を設定するレジスタです。IMSには,リセット時の値を設定してください。

IMSは,8ビット・メモリ操作命令で設定します。

RESET入力により,表16-3に示す値になります。

図16-3 メモリ・サイズ切り替えレジスタのフォーマット



注 リセット時の値は製品により異なります(表16-3参照)。

表16-3 メモリ・サイズ切り替えレジスタのリセット時の値

製 品 名	IMSの設定値
μ PD78011H	42H
μ PD78012H	44H
μ PD78013H	C6H
μ PD78014H	C8H



16.3 外部デバイス拡張機能のタイミング

外部メモリ拡張モード時のタイミング・コントロール信号出力端子を以下に示します。

(1) RD 端子(兼用機能: P64)

リード・ストローブ信号を出力する端子です。外部メモリからの命令フェッチ,データ・アクセス時 に出力します。

内部メモリ・アクセス時には,リード・ストローブ信号は出力されません(ハイ・レベルを保持します)。

(2) WR 端子(兼用機能: P65)

ライト・ストローブ信号を出力する端子です。外部メモリへのデータ・アクセス時に出力します。 内部メモリ・アクセス時には,ライト・ストローブ信号は出力されません(ハイ・レベルを保持します)。

(3) WAIT 端子(兼用機能: P66)

外部ウエイト信号を入力する端子です。

外部ウエイトを使用しないときは, WAIT端子を入出力ポートとして使用できます。

内部メモリ・アクセス時には,外部ウエイト信号は無視されます。

(4) ASTB端子(兼用機能: P67)

アドレス・ストローブ信号を出力する端子です。外部メモリからの命令フェッチ,データ・アクセス にかかわらず,必ず出力します。

内部メモリ・アクセス時にも、アドレス・ストローブ信号が出力されます。

(5) AD0-AD7, A8-A15端子(兼用機能: P40-P47, P50-P57)

アドレス信号およびデータ信号を出力する端子です。外部メモリからの命令フェッチ,データ・アクセス時に有効信号が出力あるいは入力されます。


内部メモリ・アクセス時にも信号が変化します(出力内容は不定です)。

タイミング・チャートを図16 - 4から図16 - 7に示します。




図16-4 外部メモリからの命令フェッチ

(a)ウエイトなし(PW1,PW0=0,0)設定時



(b) ウエイトあり (PW1, PW0=0,1) 設定時










図16-5 外部メモリのリード・タイミング

(a)ウエイトなし (PW1, PW0=0,0) 設定時



(b) ウエイトあり (PW1, PW0=0,1) 設定時










図16-6 外部メモリのライト・タイミング

(a)ウエイトなし (PW1, PW0=0,0)設定時



(b) ウエイトあり (PW1, PW0=0,1) 設定時











図16-7 外部メモリのリード・モディファイ・ライト・タイミング

(a)ウエイトなし (PW1, PW0=0,0) 設定時



(b) ウエイトあり (PW1, PW0=0,1) 設定時








16.4 メモリとの接続例

 μ PD78014Hと外部メモリとの接続例を図16 - 8 に示します。この応用例ではSRAMを接続しています。また,外部デバイス拡張機能をフルアドレス・モードで使用し,0000H-7FFFHの32 Kバイトを内部ROM,8000H以降をSRAMに割り当てています。

図16 - 8 µ PD78014Hとメモリの接続例





[メ モ]



第17章 スタンバイ機能

17. 1 スタンバイ機能と構成

17.1.1 スタンパイ機能

スタンバイ機能は,システムの消費電力をより低減するための機能で,次の2種類のモードがあります。

(1) HALTE-F

HALT命令の実行により、HALTモードとなります。HALTモードは、CPUの動作クロックを停止させるモードです。システム・クロック発振回路の発振は継続します。このモードでは、STOPモードほどの消費電流の低減はできませんが、割り込み要求により、すぐに処理を再開したい場合や、時計動作のような間欠動作をさせたい場合に有効です。

(2) STOPモード

STOP命令の実行により,STOPモードとなります。STOPモードは,メイン・システム・クロック発振回路を停止させ,システム全体が停止するモードです。CPUの消費電流を,かなり低減できます。

また,データ・メモリの低電圧(VDD=1.8 Vまで)保持が可能です。したがって,超低消費電流でデータ・メモリの内容を保持する場合に有効です。

さらに、割り込み要求によって解除できるため、間欠動作も可能です。ただし、STOPモード解除時に発振安定時間確保のためのウエイト時間がとられるため、割り込み要求によって、すぐに処理を開始しなければならない場合にはHALTモードを選択してください。

いずれのモードでも,スタンバイ・モードに設定される直前のレジスタ,フラグ,データ・メモリの内容 はすべて保持されます。また,入出力ポートの出力ラッチ,出力バッファの状態も保持されます。

- 注意1.STOPモードは,メイン・システム・クロックで動作しているときだけ使用できます(サプシステム・クロックの発振を停止させることができません)。HALTモードは,メイン・システム・クロック,サプシステム・クロックのどちらの動作状態でも使用できます。
 - 2 . STOPモードに移行するとき,必ず周辺ハードウエアの動作を停止させたのち,STOP命令を 実行してください。
 - 3 . A/Dコンバータ部の消費電力を低減させるためには, A/Dコンバータ・モード・レジスタ (ADM)のビット7(CS)を0にクリアし, A/D変換動作を停止させてから, HALT命令またはSTOP命令を実行してください。



17.1.2 スタンパイ機能を制御するレジスタ

割り込み要求でSTOPモードを解除してから発振が安定するまでのウエイト時間は,発振安定時間選択レジスタ(OSTS)で制御します。


OSTSは,8ビット・メモリ操作命令で設定します。

RESET入力により,04Hになります。したがって,RESET入力でSTOPモードを解除するとき,解除までの時間は 2^{18} /fxです。

図17-1 発振安定時間選択レジスタのフォーマット

略号	7	6	5	4	3	2	1	0	ア	'ドレス	リセ	ット時	R/W
OSTS	0	0	0	0	0	OSTS2	OSTS1	OSTS0	FI	FFAH	I 0	4 H	R/W
!			I.				'						
									OSTS2	OSTS1	OSTS0	STOPE-	- ド解除時の発振安定時間の選択
									0	0	0	2 ¹³ /fx (819µs)
									0	0	1	2 ¹⁵ /fx (3.28 ms)
									0	1	0	216/fx (6.55 ms)
									0	1	1	217/fx (13.1 ms)
									1	0	0	2 ¹⁸ /fx (2	26.2 ms)
									上記り	 \外		設定禁止	Ł

注意 STOPモード解除時のウエイト時間には、STOPモード解除後にクロックが発振を開始するまでの時間(下図a)は含みません。これはRESET入力による場合も、割り込み要求発生による場合も同様です。



備考1.fx:メイン・システム・クロック発振周波数

2.()内は, fx = 10.0 MHz 動作時。



17.2 スタンバイ機能の動作

17. 2. 1 HALT**E-**

(1) HALTモードの設定および動作状態

HALTモードは, HALT命令の実行により設定されます。設定時のシステム・クロックは,メイン・システム・クロック,サブシステム・クロックのいずれの場合でも設定可能です。

次にHALTモード時の動作状態を示します。

表17 - 1 HALTモード時の動作状態 (1/2)

(a)メイン・システム・クロック動作中のHALT命令実行時

	HALTモードの設定	サブシステム・クロックがない	サブシステム・クロックがある		
項目		場合 ^{注1}	場合注2		
クロック発生回路		メイン・システム・クロック,サブシステム・クロックとも発振可能			
		CPUへのクロック供給は停止			
CPU		動作停止			
ポート(出力ラッチ)		HALTモード設定前の状態を保持			
16ビット・タイマ / イベント・カウンタ		動作可能			
8 ビット・タイマ / イベント・カウンタ					
ウォッチドッグ・タイマ					
A/Dコンバータ					
時計用タイマ		カウント・クロックにfx/2®選択時,動作可能 動作可能			
シリアル・インタフェース	自動送受信機能以外	動作可能			
	自動送受信機能	動作停止			
外部割り込み	INTP0	サンプリング・クロックに周辺ハードウエアへのクロック($fx/2^6$, $fx/2^7$)選			
		択時,動作可能			
	INTP1-INTP3	動作可能			
外部拡張時のバス・	AD0-AD7	ハイ・インピーダンス			
ライン	A8-A15	HALTモード設定前の状態を保持			
	ASTB	ロウ・レベル			
	WR, RD	ハイ・レベル			
	WAIT	ハイ・インピーダンス			

- 注1.サブシステム・クロックに外部クロックを供給しない場合も含む。
 - 2.サブシステム・クロックに外部クロックを供給する場合も含む。



表17 - 1 HALTモード時の動作状態 (2/2)

(b)サプシステム・クロック動作中のHALT命令実行時

	HALTモードの設定	メイン・システム・クロック	メイン・システム・クロック	
項目		発振継続時	発振停止時	
クロック発生回路		メイン・システム・クロック,サブシステム・クロックとも発振可能		
		CPUへのクロック供給は停止		
CPU		動作停止		
ポート(出力ラッチ)		HALTモード設定前の状態を保持		
16ビット・タイマ / イ	ベント・カウンタ	動作可能	動作停止	
8ビット・タイマ/イ	ベント・カウンタ		カウント・クロックにTI1, TI2選択	
			時,動作可能	
ウォッチドッグ・タイ	₹	動作停止		
A/Dコンバータ		動作可能	動作停止	
時計用タイマ			カウント・クロックにfxτ選択時,	
			動作可能	
シリアル・インタフェース	自動送受信機能以外	動作可能	外部クロック時は,動作可能	
	自動送受信機能	動作停止		
外部割り込み	INTP0	サンプリング・クロックに周辺ハー	動作停止	
		ドウエアへのクロック (fx/26 ,fx/27)		
		選択時,動作可能		
	INTP1-INTP3	動作可能		
外部拡張時のバス・	AD0-AD7	ハイ・インピーダンス		
ライン A8-A15		HALTモード設定前の状態を保持		
	ASTB	ロウ・レベル		
	WR, RD	ハイ・レベル		
	WAIT	ハイ・インピーダンス		




(2) HALTモードの解除

HALTモードは,次の4種類のソースによって解除できます。

(a) マスクされていない割り込み要求による解除

マスクされていない割り込み要求が発生すると、HALTモードは解除されます。そして、割り込み要求受け付け許可状態であれば、ベクタ割り込み処理が実行されます。割り込み要求受け付け禁止状態であれば、次のアドレスの命令が実行されます。

図17 - 2 HALTモードの割り込み要求発生による解除



備考1.破線は,スタンバイを解除した割り込み要求が受け付けられた場合です。

2.ウエイト時間は次のようになります。

・ベクタに分岐した場合: 16.5~17.5クロック

・ベクタに分岐しなかった場合:4.5~5.5クロック

(b) ノンマスカブル割り込み要求による解除

ノンマスカブル割り込み要求が発生すると、割り込み要求受け付け許可、禁止の状態に関係なく、HALTモードは解除され、ベクタ割り込み処理が行われます。

(c) マスクされていないテスト入力による解除


マスクされていないテスト信号の入力があると, HALTモードは解除され, HALT命令の次のアドレスの命令が実行されます。



(d) RESET入力による解除

RESET信号の入力があると, HALTモードは解除されます。そして, 通常のリセット動作と同様にリセット・ベクタ・アドレスに分岐したあと, プログラムが実行されます。

図17 - 3 HALTモードのRESET入力による解除



備考1.fx:メイン・システム・クロック発振周波数

2.()内はfx = 10.0 MHz動作時

表17 - 2 HALT モードの解除後の動作

解除ソース	MK××	PR××	IE	ISP	動 作
マスカブル	0	0	0	×	次アドレス命令実行
割り込み要求	0	0	1	×	割り込み処理実行
	0	1	0	1	次アドレス命令実行
	0	1	×	0	
	0	1	1	1	割り込み処理実行
	1	×	×	×	HALTモード保持
ノンマスカブル	-	-	×	×	割り込み処理実行
割り込み要求					
テスト入力	0	-	×	×	次アドレス命令実行
	1	-	×	×	HALTモード保持
RESET入力	-	-	×	×	リセット処理

備考 x:don't care



17.2.2 STOP**モード**

(1) STOPモードの設定および動作状態

STOPモードは,STOP命令の実行により設定されます。設定時のシステム・クロックは,メイン・システム・クロックの場合のみ設定可能です。

- 注意1.STOPモードに設定すると,クリスタル発振回路部のリークを抑えるためにX2端子が内部でVppにプルアップされます。したがって,メイン・システム・クロックに外部クロックを使用するシステムでは,STOPモードは使用しないでください。
 - 2.スタンバイ・モードの解除に割り込み要求信号が用いられるため、割り込み要求フラグがセット、割り込みマスク・フラグがリセットされている割り込みソースがある場合には、スタンバイ・モードに入ってもただちに解除されます。したがって、STOPモードの場合はSTOP命令実行後すぐにHALTモードに入り発振安定時間選択レジスタ(OSTS)による設定時間だけウエイトしたあと動作モードに戻ります。

次にSTOPモード時の動作状態を示します。

表17 - 3 STOPモード時の動作状態

STO	Pモードの設定	サブシステム・クロックがある場合	サブシステム・クロックがない場合				
項目							
クロック発生	回路	メイン・システム・クロックのみ発振停止					
CPU		動作停止					
出力ポート(出力ラッチ)	STOP命令実行直前の状態を保持					
16ビット・タイマ /	イベント・カウンタ	動作停止					
8ビット・タイマ/	イベント・カウンタ	カウント・クロックにTI1,TI2選択時のみ動作	可能				
ウォッチドッ	グ・タイマ	動作停止					
A/Dコンバー	タ						
時計用タイマ	•	カウント・クロックにfxт選択時のみ,動作可能	動作停止				
シリアル・	自動送受信	シリアル・クロックに外部からの入力クロック選択時のみ,動作可能					
インタフェース	機能以外						
	自動送受信	動作停止					
	機能						
外部割り込み	INTP0	動作不可能					
	INTP1-INTP3	動作可能					
外部拡張時の	AD0-AD7	ハイ・インピーダンス					
バス・ライン A8-A15		STOP命令実行直前の状態を保持					
	ASTB	ロウ・レベル					
	WR, RD	ハイ・レベル					
	WAIT	ハイ・インピーダンス					




(2)STOPモードの解除

STOPモードは,次の3種類のソースによって解除できます。

(a)マスクされていない割り込み要求による解除

マスクされていない割り込み要求が発生すると、STOPモードは解除されます。発振安定時間経過後、割り込み要求受け付け許可状態であれば、ベクタ割り込み処理が実行されます。割り込み要求受け付け禁止状態であれば、次のアドレスの命令が実行されます。

図17 - 4 STOPモードの割り込み要求発生による解除



備考 破線は,スタンバイを解除した割り込み要求が受け付けられた場合です。

(b) マスクされていないテスト入力による解除


マスクされていないテスト信号の入力があると、STOPモードは解除されます。そして、発振安 定時間経過後、STOP命令の次のアドレスの命令が実行されます。



(c) RESET入力による解除

RESET信号の入力があると、STOPモードは解除されます。そして、発振安定時間経過後リセット動作が行われます。

図17 - 5 STOPモードのRESET入力による解除



備考1.fx:メイン・システム・クロック発振周波数

2. ()内はfx = 10.0 MHz動作時

表17 - 4 STOPモードの解除後の動作

解除ソース	MK××	PR××	ΙE	ISP	動作
マスカブル	0	0	0	×	次アドレス命令実行
割り込み要求	0	0	1	×	割り込み処理実行
	0	1	0	1	次アドレス命令実行
	0	1	×	0	
	0	1	1	1	割り込み処理実行
	1	×	×	×	STOPモード保持
テスト入力	0	-	×	×	次アドレス命令実行
	1	-	×	×	STOPモード保持
RESET入力	-	-	×	×	リセット処理

備考 × : don't care



[メ モ]



第18章 リセット機能

18.1 リセット機能

リセット信号を発生させる方法には,次の2種類があります。

- (1) RESET端子による外部リセット入力
- (2) ウォッチドッグ・タイマの暴走時間検出による内部リセット

外部リセットと内部リセットは機能面での差はなく, RESET入力により, ともに0000H, 0001H番地に書かれてあるアドレスからプログラムの実行を開始します。

RESET端子にロウ・レベルが入力されるか,またはウォッチドッグ・タイマのオーバフローが発生することによってリセットがかかり,各ハードウエアは表18-1に示すような状態になります。また,リセット入力中およびリセット解除直後の発振安定時間中の各端子の状態は,ハイ・インピーダンスとなっています。

RESET端子にハイ・レベルが入力されると,リセットが解除され,発振安定時間経過後($2^{18}/fx$)プログラムの実行を開始します。また,ウォッチドッグ・タイマのオーバフロー発生によるリセットは,リセット後,自動的にリセットが解除され,発振安定時間経過後($2^{18}/fx$)プログラムの実行を開始します(**図**18 - **2**から **図**18 - **4**参照)。

- 注意1.外部リセット入力をする場合、RESET端子に10 µs以上のロウ・レベルを入力してください。
 - 2. リセット入力中は,メイン・システム・クロックの発振が停止しますが,サプシステム・クロックの発振は停止せず,発振状態になっています。
 - 3.リセットでSTOPモードを解除するとき,リセット入力中はSTOPモード時の内容を保持します。 ただし,ポート端子は,ハイ・インピーダンスとなります。

図18 - 1 リセット機能のブロック図






図18 - 2 RESET入力によるリセット・タイミング




図18-3 ウォッチドッグ・タイマのオーパフローによるリセット・タイミング




図18 - 4 STOPモード中のRESET入力によるリセット・タイミング






表18 - 1 各ハードウエアのリセット後の状態 (1/2)

	ハードウエア	リセット後の状態
プログラム・カウンタ(PC)	注1	リセット・ベクタ・テーブル
		(0000H,0001H)の内容がセッ
	トされる。	
スタック・ポインタ(SP)	不定	
プログラム・ステータス・ワ	- F (PSW)	02H
RAM	データ・メモリ	不定 ^{注 2}
	汎用レジスタ	不定 ^{注 2}
ポート(出力ラッチ)	ポート 0 -ポート 3 (P0-P3)	00H
	ポート4-ポート6 (P4-P6)	不定
ポート・モード・レジスタ	(PM0)	1FH
	(PM1, PM2, PM3, PM5, PM6)	FFH
プルアップ抵抗オプション・	レジスタ (PUO)	00H
プロセッサ・クロック・コン	トロール・レジスタ(PCC)	04H
メモリ拡張モード・レジスタ	(MM)	10H
メモリ・サイズ切り替えレジ	スタ(IMS)	注3
発振安定時間選択レジスタ (OSTS)	04H
16ビット・タイマ /	タイマ・レジスタ (TM0)	0000H
イベント・カウンタ	コンペア・レジスタ (CR00)	不定
	キャプチャ・レジスタ(CR01)	不定
	クロック選択レジスタ(TCL0)	00H
	モード・コントロール・レジスタ(TMC0)	00H
	出力コントロール・レジスタ(TOC0)	00H

- **注1**.リセット入力中および発振安定時間ウエイト中の各ハードウエアの状態は,PCの内容のみ不定となります。その他は,リセット後の状態と変わりありません。
 - 2.スタンバイ・モード時にリセットがかかった場合には,リセット前の状態がリセット後も保持されます。
 - **3**. メモリ・サイズ切り替えレジスタ (IMS) のリセット時の値は製品により異なります。 μ PD78011H: 42H, μ PD78012H: 44H, μ PD78013H: C6H, μ PD78014H: C8H



表18 - 1 各ハードウエアのリセット後の状態 (2/2)

	ハードウエア	リセット後の状態
8 ビット・タイマ /	タイマ・レジスタ(TM1, TM2)	00H
イベント・カウンタ	コンペア・レジスタ(CR10, CR20)	不定
	クロック選択レジスタ(TCL1)	00H
	モード・コントロール・レジスタ(TMC1)	00H
	出力コントロール・レジスタ(TOC1)	00H
時計用タイマ	モード・コントロール・レジスタ(TMC2)	00H
<u> </u>	クロック選択レジスタ(TCL2)	
ウォッチドッグ・タイマ	モード・レジスタ (WDTM)	00H
シリアル・インタフェース	クロック選択レジスタ (TCL3)	88H
	シフト・レジスタ (SIO0 , SIO1)	不定
	モード・レジスタ(CSIM0, CSIM1)	00H
	シリアル・パス・インタフェース・コントロール・レジスタ(SBIC)	00H
	スレーブ・アドレス・レジスタ (SVA)	不定
	自動データ送受信コントロール・レジスタ(ADTC)	00H
	自動データ送受信間隔指定レジスタ (ADTI)	00H
	自動データ送受信アドレス・ポインタ(ADTP)	00H
	割り込みタイミング指定レジスタ (SINT)	00H
A/Dコンバータ	モード・レジスタ (ADM)	01H
	変換結果レジスタ (ADCR)	不定
	入力選択レジスタ(ADIS)	00H
割り込み	要求フラグ・レジスタ(IF0L, IF0H)	00H
	マスク・フラグ・レジスタ(MK0L, MK0H)	FFH
	優先順位指定フラグ・レジスタ(PR0L, PR0H)	FFH
	外部割り込みモード・レジスタ(INTMO)	00H
	キー・リターン・モード・レジスタ (KRM)	02H
	サンプリング・クロック選択レジスタ (SCS)	00H



第19章 µ PD78P018F**の概要**

 μ PD78P018Fは,一度だけ書き込み可能なワン・タイムPROMまたはプログラムの書き込み,消去,再書き込みが可能なEPROMを内蔵した製品です。 μ PD78P018Fは μ PD78018Fサブシリーズの製品ですが, μ PD78014H サブシリーズにも対応しています。

19. 1 オーダ情報

オーダ名称	パッケージ	内部ROM
μ PD78P018FCW	64ピン・プラスチック・シュリンクDIP(750 mil)	ワン・タイムPROM
μ PD78P018FDW	64ピン・セラミック・シュリンクDIP (窓付き) (750 mil)	EPROM
μ PD78P018FGC-AB8	64ピン・プラスチックQFP(14 mm)	ワン・タイムPROM
μ PD78P018FGK-8A8	64ピン・プラスチックLQFP(12 mm)	"
μ PD78P018FKK-S	64ピン・セラミックWQFN (14 mm)	EPROM
μ PD78P018FCW(A)	64ピン・プラスチック・シュリンクDIP(750 mil)	ワン・タイムPROM
μ PD78P018FGC(A)-AB8	64ピン・プラスチックQFP (14 mm)	<i>II</i>

19. 2 品質水準

オーダ名称	パッケージ	品質水準
μ PD78P018FCW	64ピン・プラスチック・シュリンクDIP(750 mil)	標準(一般電子機器用)
μPD78P018FDW	64ピン・セラミック・シュリンクDIP (窓付き) (750 mil)	適用外(機能評価用)
μPD78P018FGC-AB8	64ピン・プラスチックQFP(14 mm)	標準(一般電子機器用)
μ PD78P018FGK-8A8	64ピン・プラスチックLQFP(12 mm)	<i>II</i>
μ PD78P018FKK-S	64ピン・セラミックWQFN(14 mm)	適用外(機能評価用)
μ PD78P018FCW(A)	64ピン・プラスチック・シュリンクDIP(750 mil)	特別(高信頼度電子機器用)
μPD78P018FGC(A)-AB8	64ピン・プラスチックQFP(14 mm)	"

注意 μ PD78P018FDW , 78P018FKK-Sは , お客様の装置の量産製品に使用されることを意図した信頼性 を保持しておりません。実験または機能評価用にのみご使用ください。


品質水準とその応用分野の詳細については当社発行の資料「NEC 半導体デバイスの品質水準」 (資料番号 C11531J)をご覧ください。



19. **3 端子接続図 (**Top View)

(1)通常動作モード

- ・64ピン・プラスチック・シュリンクDIP (750 mil) μ PD78P018FCW , 78P018FCW(A)
- ・64**ピン・セラミック・シュリンク**DIP **(窓付き) (**750 mil**)** µ PD78P018FDW




- 注意1. AVDD端子はVDDに接続してください。
 - 2 . AVss端子はVssに接続してください。
 - 3. Vpp端子はVssに直接接続してください。

. .



- ・64ピン・プラスチックQFP (14 mm) μ PD78P018FGC-AB8, 78P018FGC(A)-AB8
- ・64ピン・プラスチックLQFP (12 mm) μ PD78P018FGK-8A8
- ・64ピン・セラミックWQFN (14 mm) μ PD78P018FKK-S



注意1.AVpp端子はVppに接続してください。

- 2 . AVss端子はVssに接続してください。
- 3. Vpp端子はVssに直接接続してください。



A8-A15 : Address Bus PCL : Programmable Clock

AD0-AD7 : Address/Data Bus $\overline{\text{RD}}$: Read Strobe

RESET ANI0-ANI7 : Analog Input : Reset **ASTB** : Address Strobe SB0, SB1 : Serial Bus SCK0, SCK1 AV_DD : Analog Power Supply : Serial Clock $\mathsf{AV}_{\mathsf{REF}}$: Analog Reference Voltage SI0, SI1 : Serial Input

AVss : Analog Ground SO0, SO1 : Serial Output

BUSY : Busy STB : Strobe

BUZ : Buzzer Clock TI0-TI2 : Timer Input INTP0-INTP3 : Interrupt from Peripherals TO0-TO2 : Timer Output

P00-P04 : Port0 VDD : Power Supply

P10-P17 : Port1 VPP : Programming Power Supply

P40-P47 : Port4 WR : Write Strobe


P50-P57 : Port5 X1, X2 : Crystal (Main System Clock)
P60-P67 : Port6 XT1, XT2 : Crystal (Subsystem Clock)



(2) PROMプログラミング・モード

・64ピン・プラスチック・シュリンクDIP (750 mil) μ PD78P018FCW, 78P018FCW(A)

・64**ピン・セラミック・シュリンク**DIP **(窓付き) (**750 mil**)** μ PD78P018FDW



注意1.(L):個別にプルダウン抵抗を介してVssに接続してください。

2. Vss : グランドに接続してください。
 3. RESET : ロウ・レベルにしてください。
 4. Open : 何も接続しないでください。




- ・64ピン・プラスチックQFP (14 mm) μ PD78P018FGC-AB8 , 78P018FGC(A)-AB8
- ・64ピン・プラスチックLQFP (12 mm)

μ PD78P018FGK-8A8

・64ピン・セラミックWQFN (14 mm)

μPD78P018FKK-S



注意1.(L):個別にプルダウン抵抗を介してVssに接続してください。

2 . Vss : グランドに接続してください。
 3 . RESET : ロウ・レベルにしてください。
 4 . Open : 何も接続しないでください。

A0-A16 : Address Bus RESET : Reset

CE : Chip Enable VDD : Power Supply


D0-D7 : Data Bus VPP : Programming Power Supply

OE : Output Enable Vss : Ground

PGM : Program



19.4 ブロック図





19.5 端子機能一覧

19.5.1 通常動作モード時の端子

(1)ポート端子(1/2)

端子名称	入出力		機	能	リセット時	兼用端子	
P00	入力	ポート0。	入力専用。		入力	INTP0/TI0	
P01	入出力	5 ビット入出力ポー	1 ビット単位で	入力 / 出力の指定可能。		INTP1	
P02		F .	入力ポートとし	て使用した場合, ソフトウエ		INTP2	
P03			アにより,内蔵	プルアップ抵抗を使用可能。		INTP3	
P04 ^{注1}	入力		入力専用。			XT1	
P10-P17	入出力	ポート1。				ANI0-ANI7	
		8 ビット入出力ポート。	,				
		1 ビット単位で入力 /	出力の指定可能。				
		入力ポートとして使用	した場合,ソフト	トウエアにより , 内蔵プルアッ			
		プ抵抗を使用可能。 ^{注 2}	2				
P20	入出力	ポート2。				SI1	
P21		8 ビット入出力ポート。	·			SO1	
P22]	1 ビット単位で入力 /	1 ビット単位で入力 / 出力の指定可能。				
P23		入力ポートとして使用	した場合,ソフト	トウエアにより , 内蔵プルアッ		STB	
P24		プ抵抗を使用可能。				BUSY	
P25]					SI0/SB0	
P26						SO0/SB1	
P27						SCK0	
P30	入出力	ポート3。				TO0	
P31		8 ビット入出力ポート。	•			TO1	
P32		1 ビット単位で入力 /	出力の指定可能。			TO2	
P33]	入力ポートとして使用	した場合,ソフト	トウエアにより , 内蔵プルアッ		TI1	
P34]	プ抵抗を使用可能。				TI2	
P35	1					PCL	
P36]					BUZ	
P37						-	

- **注1**. P04/XT1端子を入力ポートとして使用するときは,プロセッサ・コントロール・レジスタ(PCC)のビット6(FRC)を1に設定してください(サブシステム・クロック発振回路の内蔵フィードバック抵抗を使用しないでください)。
 - 2.P10/ANI0-P17/ANI7端子をA/Dコンバータのアナログ入力として使用するとき,ポート1を入力モードにしてください。なお,内蔵プルアップ抵抗は自動的に使用されなくなります。



(1)ポート端子(2/2)

端子名称	入出力		機	能	リセット時	兼用端子
P40-P47	入出力	ポート4。			入力	AD0-AD7
		8 ビット入出力ポート。	•			
		8 ビット単位で入力 /	出力の指定可	能。		
		入力ポートとして使用	した場合,ソ	フトウエアにより , 内蔵プルアッ		
		プ抵抗を使用可能。				
		立ち下がりエッジ検出Ⅰ	こより , テス	ト入力フラグ(KRIF)を1にセッ		
		۲.				
P50-P57	入出力	ポート5。				A8-A15
		8 ビット入出力ポート。	•			
		LEDを直接駆動可能。				
		1 ビット単位で入力 /				
		入力ポートとして使用				
		プ抵抗を使用可能。				
P60	入出力	ポート6。	N-chオープ	ン・ドレーン入出力ポート。		-
P61		8 ビット入出力ポー	マスクROM	製品のみマスク・オプションによ		
P62		۲.	り , 内蔵プル	レアップ抵抗を使用可能。		
P63		1ビット単位で入力 /	LED直接駆動	动可能 。		
P64		出力の指定可能。	入力ポート。	として使用した場合,ソフトウエ		RD
P65			アにより , 戸	内蔵プルアップ抵抗を使用可能。		WR
P66	1					WAIT
P67						ASTB



(2)ポート以外の端子(1/2)

端子名称	入出力	機能	リセット時	兼用端子
INTP0	入力	有効エッジ(立ち上がりエッジ,立ち下がりエッジ,立ち上がりおよ	入力	P00/TI0
INTP1		び立ち下がりの両エッジ)指定可能な外部割り込み要求入力。		P01
INTP2				P02
INTP3		立ち下がりエッジ検出外部割り込み要求入力。		P03
SI0	入力	シリアル・インタフェースのシリアル・データ入力。		P25/SB0
SI1				P20
SO0	出力	シリアル・インタフェースのシリアル・データ出力。		P26/SB1
SO1				P21
SB0	入出力	シリアル・インタフェースのシリアル・データ入力 / 出力。		P25/SI0
SB1				P26/SO0
SCK0	入出力	シリアル・インタフェースのシリアル・クロック入力/出力。		P27
SCK1				P22
STB	出力	シリアル・インタフェース自動送受信用ストローブ出力。		P23
BUSY	入力	シリアル・インタフェース自動送受信用ビジィ入力。		P24
TIO	入力	16ビット・タイマ (TM0) への外部カウント・クロック入力。		P00/INTP0
TI1		8 ビット・タイマ (TM1) への外部カウント・クロック入力。		P33
TI2		8 ビット・タイマ (TM2) への外部カウント・クロック入力。		P34
TO0	出力	16ビット・タイマ (TM0) 出力 (14ビットPWM出力と兼用)。		P30
TO1		8 ビット・タイマ (TM1) 出力。		P31
TO2		8 ビット・タイマ (TM2) 出力。		P32
PCL	出力	クロック出力(メイン・システム・クロック,サプシステム・クロッ		P35
		クのトリミング用)。		
BUZ	出力	ブザー出力。		P36
AD0-AD7	入出力	外部にメモリを拡張する場合の,下位アドレス / データ・バス。		P40-P47
A8-A15	出力	外部にメモリを拡張する場合の,上位アドレス・バス。		P50-P57
RD	出力	外部メモリのリード動作用ストローブ信号出力。		P64
WR]	外部メモリのライト動作用ストローブ信号出力。		P65
WAIT	入力	外部メモリ・アクセス時のウエイト挿入。		P66
ASTB	出力	外部メモリをアクセスするために , ポート 4 , ポート 5 に出力される		P67
		アドレス情報を外部でラッチするストローブ出力。		



(2)ポート以外の端子(2/2)

端子名称	入出力	機能	リセット時	兼用端子
ANI0-ANI7	入力	A/Dコンバータのアナログ入力。	入力	P10-P17
AVREF	入力	A/Dコンバータの基準電圧入力。	-	-
AV _{DD}	-	A/Dコンバータのアナログ電源。Vpdに接続してください。	-	-
AVss	-	A/Dコンバータのグランド電位。Vssに接続してください。	-	-
RESET	入力	システム・リセット入力。	-	-
X1	入力	メイン・システム・クロック発振用クリスタル接続。	-	-
X2	-		-	-
XT1	入力	サプシステム・クロック発振用クリスタル接続。	入力	P04
XT2	-		-	-
V _{DD}	-	正電源。	-	-
V _{PP}	-	プログラム書き込み / ベリファイ時の高電圧印加。通常動作モード時	-	-
		はVssに直接接続してください。		
Vss	-	グランド電位。	-	-

19. **5**. **2** PROM**プログラミング・モード時の端子**

端子名称	入出力	機能
RESET	入力	PROMプログラミング・モード設定。
		Vpp端子に+5 Vまたは+12.5 V,RESET端子にロウ・レベルを印加すると,PROMプログラミン
		グ・モードになります。
V _{PP}	入力	PROMプログラミング・モード設定およびプログラム書き込み / ベリファイ時の高電圧印加。
A0-A16	入力	アドレス・バス。
D0-D7	入出力	データ・バス。
CE	入力	PROMイネーブル入力 / プログラム・パルス入力。
ŌĒ	入力	PROMへのリード・ストローブ入力。
PGM	入力	PROMプログラミング・モード時のプログラム / プログラム・インヒビット入力。
V _{DD}	-	正電源。
Vss	-	グランド電位。



19.6 端子の入出力回路と未使用端子の処理

各端子の入出力回路タイプと,未使用端子の処理を表19 - 1 に示します。 また,各タイプの入出力回路の構成は,図19 - 1 を参照してください。

表19-1 各端子の入出力回路タイプ (1/2)

端子名	入出力回路タイプ	入出力	未使用時の推奨接続方法	
P00/INTP0/TI0	2	入力	Vssに接続してください。	
P01/INTP1	8-A	入出力	個別に抵抗を介して, Vssに接続し	
P02/INTP2			てください。	
P03/INTP3				
P04/XT1	16	入力	Vppに接続してください。	
P10/ANI0-P17/ANI7	11	入出力	個別に抵抗を介して,VDDまたはVss	
P20/SI1	8-A	-	に接続してください。	
P21/SO1	5-A	-		
P22/SCK1	8-A			
P23/STB	5-A			
P24/BUSY	8-A	-		
P25/SI0/SB0	10-A			
P26/SO0/SB1				
P27/SCK0				
P30/TO0	5-A	-		
P31/TO1				
P32/TO2				
P33/TI1	8-A	-		
P34/TI2				
P35/PCL	5-A	-		
P36/BUZ				
P37				
P40/AD0-P47/AD7	5-E	-	個別に抵抗を介して, Vppに接続し	
			てください。	
P50/A8-P57/A15	5-A	1	個別に抵抗を介して, VpoまたはVss	
			に接続してください。	
P60-P63 (マスクROM製品)	13-B		個別に抵抗を介して, VDDに接続し	
P60-P63 (PROM製品)	13-D	1	てください。	
P64/RD	5-A		個別に抵抗を介して, VDDまたはVss	
P65/WR			に接続してください。	
P66/WAIT]			
P67/ASTB				



表19-1 各端子の入出力回路タイプ (2/2)

端 子 名	入出力回路タイプ	入出力	未使用時の推奨接続方法
RESET	2	入力	-
XT2	16	-	オープンにしてください。
AVREF	-		Vssに接続してください。
AV _{DD}			Vppに接続してください。
AVss			Vssに接続してください。
V _{PP}			Vssに直接接続してください。



図19-1 端子の入出力回路一覧 (1/2)








図19-1 端子の入出力回路一覧 (2/2)





19.7 メモリ・マップ

図19 - 2 メモリ・マップ (µPD78P018F)



注 内部PROMが60 Kバイトのとき,F000H-F3FFHの領域は使用できません。 メモリ・サイズ切り替えレジスタ(IMS)で内部PROMを56 Kバイト以下に設定することにより,F000H-F3FFHを外部メモリとして使用できます。



19.8 メモリ・サイズ切り替えレジスタ

 μ PD78P018Fは,メモリ・サイズ切り替えレジスタ(IMS)により,内部メモリを選択できます。IMSの設定により,内部メモリの異なるマスクROM製品のメモリ・マッピングと同一のメモリ・マッピングにできます。

 μ PD78P018Fのメモリ・マップをマスクROM製品と同一にするためには , IMSにマスクROM製品のリセット時の値を設定してください。

マスクROM製品ではIMSを設定する必要はありません。


IMSは,8ビット・メモリ操作命令で設定します。

______ RESET入力により,表19-2に示す値になります。

注意 マスクROM製品を使用する場合,IMSには表19 - 2に示すリセット時の値以外を設定しないでください。



図19-3 メモリ・サイズ切り替えレジスタのフォーマット



マスクROM製品と同一のメモリ・マップにするIMSの設定値を表19 - 2に示します。

表19-2 メモリ・サイズ切り替えレジスタの設定値

対象のマスクROM製品	IMSの設定値
μ PD78011H	42H
μ PD78012H	44H
μ PD78013H	C6H
μ PD78014H	C8H



19. **9 内部拡張**RAM**サイズ切り替えレジスタ**

 μ PD78P018Fは,内部拡張RAMサイズ切り替えレジスタ(IXS)の設定により,内部拡張RAMサイズの異なるマスクROM製品と同一のメモリ・マップにできます。


μPD78014HサブシリーズにはIXSはありません。

IXSは,8ビット・メモリ操作命令で設定します。

RESET入力により, OAHになります。

注意 内部拡張RAMサイズ切り替えレジスタは , μPD78P018Fのみ内蔵しています。

図19 - 4 内部拡張RAMサイズ切り替えレジスタのフォーマット



マスクROM製品と同一のメモリ・マップにするIXSの設定値は,0CH^注です。

注 「MOV IXS , #0CH」が記述された μ PD78P018F用のプログラムを , IXSを内蔵していな い製品で実行しても , 動作に影響を与えません。



19.10 PROMプログラミング

 μ PD78P018Fは,プログラム・メモリとして60 Kバイト構成のPROMを内蔵しています。プログラミングをするときは, V_{PP} 端子, \overline{RESET} 端子でPROMプログラミング・モードに設定します。その他,使用しない端子の処理は,19.3 端子接続図(2)PROMプログラミング・モードを参照してください。

注意 プログラム書き込みは,0000H-EFFFH番地の範囲で行ってください(最終アドレスEFFFHを指定してください)。書き込みアドレスを指定できないPROMプログラマでは書き込みできません。

19.10.1 動作モード

 V_{PP} 端子に + 5 Vまたは + 12.5 V , \overline{RESET} 端子にロウ・レベルを印加すると , \overline{PROM} プログラミング・モードになります。このモードは \overline{CE} 端子 , \overline{OE} 端子 , \overline{PGM} 端子の設定により , 表19 - 3 のような動作モードになります。

また,読み出しモードに設定することにより,PROMの内容を読み出すことができます。

端子 RESET V_{PP} V_{DD} OE PGM D0-D7 動作モード ページ・データ・ラッチ + 12.5 V データ入力 1 +6.5 V 1 Н Н ページ書き込み ハイ・インピーダンス Н Н バイト書き込み データ入力 Н L L プログラム・ベリファイ データ出力 L L プログラム・インヒビット ハイ・インピーダンス Н Н L 1 読み出し + 5 V + 5 V L データ出力 出力ディスエーブル 1 Н ハイ・インピーダンス スタンバイ ハイ・インピーダンス

表19 - **3** PROMプログラミングの動作モード

備考 ×:LまたはH

(1)読み出しモード

 $\overline{CE} = L$, $\overline{OE} = L$ に設定することにより, 読み出しモードになります。

(2)出力ディスエーブル・モード

 $\overline{\mathsf{OE}} = \mathsf{H}$ にすることにより,データ出力がハイ・インピーダンスになり出力ディスエーブル・モードになります。

したがって,データ・バスに複数の μ PD78P018Fを接続した場合, \overline{OE} 端子を制御することで任意の 1 個のデバイスよりデータを読み出すことができます。



(3) スタンパイ・モード

 $\overline{\text{CE}}$ = Hにすることによりスタンバイ・モードになります。 このモードでは, $\overline{\text{OE}}$ の状態に関係なくデータ出力がハイ・インピーダンスになります。

(4)ページ・データ・ラッチ・モード

ページ書き込みモードの初期に \overline{CE} = H , \overline{PGM} = H , \overline{OE} = Lにすることにより , ページ・データ・ラッチ・モードになります。

このモードでは,1ページ4バイトのデータが内部のアドレス/データ・ラッチ回路にラッチされます。

(5)ページ書き込みモード

ページ・データ・ラッチ・モードにより 1 ページ 4 バイトのアドレスとデータをラッチ後 , $\overline{\text{CE}}$ = H , $\overline{\text{OE}}$ = Hの状態で $\overline{\text{PGM}}$ 端子に0.1 msのプログラム・パルス(アクティブ・ロウ)を印加することによりページ書き込みが実行されます。その後 , $\overline{\text{CE}}$ = L , $\overline{\text{OE}}$ = Lにすることにより , プログラム・ベリファイを行えます。

1回のプログラム・パルスでプログラムされない場合にはX回(X 10)の書き込みとベリファイを繰り返し実行します。

(6) バイト書き込みモード

 \overline{CE} = L , \overline{OE} = Hの状態で \overline{PGM} 端子に0.1 msのプログラム・パルス(アクティブ・ロウ)を印加することによりバイト書き込みが実行されます。その後 , \overline{OE} = Lにすることにより , プログラム・ベリファイが行えます。

1回のプログラム・パルスでプログラムされない場合にはX回(X 10)の書き込みとベリファイを繰り返し実行します。

(7)プログラム・ベリファイ・モード

 $\overline{\text{CE}} = \text{L}$, $\overline{\text{PGM}} = \text{H}$, $\overline{\text{OE}} = \text{L}$ にすることにより,プログラム・ベリファイ・モードになります。 書き込みを行ったのち,正しく書き込まれたかどうかこのモードで確認してください。

(8)プログラム・インヒビット・モード


プログラム・インヒビット・モードは,複数の μ PD78P018Fの \overline{OE} 端子, V_{PP} 端子,D0-D7端子がパラレルに接続されている状態でその中の 1 個のデバイスに書き込みを行う場合に使用します。

書き込みを行う場合に,上記ページ書き込みモードあるいはバイト書き込みモードを使用します。このとき,PGM端子をハイ・レベルにしたデバイスには書き込みが行われません。



19.10. 2 PROM**書き込みの手順**

図19-5 ページ・プログラム・モード・フロー・チャート



G = 開始アドレス

N = プログラムの最終アドレス



図19-6 ページ・プログラム・モード・タイミング







図19-7 パイト・プログラム・モード・フロー・チャート




G = 開始アドレス

N = プログラムの最終アドレス



図19-8 バイト・プログラム・モード・タイミング



- 注意1.VppはVppより前に印加し,Vppのあとから切断するようにしてください。
 - 2. Vppはオーバシュートを含めて+13.5 V以上にならないようにしてください。
 - 3 . Vppに + 12.5 V**が印加されている間に抜き差しした場合 , 信頼性上 , 悪影響を受ける可能性があ** ります。




19.10. **3** PROM**読み出しの手順**

次に示す手順によって,PROMの内容を外部データ・バス(D0-D7)に読み出すことができます。

- (1) RESET端子をロウ・レベルに固定, Vpp端子に+5 Vを供給, その他, 使用しない端子は19.3 端子接続図(2) PROMプログラミング・モードに示すように処理する。
- (2) VDD, VPP端子に+5 Vを供給。
- (3)読み出そうとするデータのアドレスをA0-A16端子に入力。
- (4)リード・モード。
- (5) データをD0-D7端子に出力。

上述の(2)-(5)のタイミングを図19-9に示します。

図19 - 9 PROMの読み出しタイミング





19.11 **消去方法:** μPD78P018FDW, 78P018FKK-S

 μ PD78P018FDW , 78P018FKK-Sは , プログラム・メモリに書き込まれたデータの内容を消去 (FFH) して , 再書き込みをすることができます。

データの内容を消去する場合は,約400 nmより短い波長の光を消去用窓部に照射します。通常は,254 nmの波長の紫外線を照射します。データの内容を完全に消去するために必要な照射量は,次のとおりです。

・紫外線強度×消去時間:30 W·s/cm²以上

・消去時間:40分以上(12 mW/cm²の紫外線ランプ使用の場合。ただし,紫外線ランプの性能劣化,消去用窓部の汚れなどにより長くかかる場合があります。)

なお,消去の場合は,紫外線ランプを消去用窓部から2.5 cm以内の位置に設置してください。また,紫外線ランプにフィルタが付いている場合は,そのフィルタを取り外してから照射してください。

19.12 消去用窓のシールについて: μPD78P018FDW, 78P018FKK-S

EPROM内容の消去用ランプ以外の光による誤消去防止,およびEPROM以外の内部回路が光によって誤動作するのを防止するため,EPROM内容消去時以外は保護用シールを消去用窓に張っておいてください。

19.13 ワン・タイムPROM製品のスクリーニングについて

ワン・タイムPROM製品(μPD78P018FCW,78P018FGC-AB8,78P018FGK-8A8,78P018FCW(A),78P018FGC(A)AB8)は,その構造上,当社にて完全な試験をして出荷することはできません。必要なデータを書き込んだあと,下記の条件で高温保管後,PROMのベリファイを行うスクリーニングを実施することを推奨します。

保管温度	保管時間
125	24時間

なお, NECでは, QTOP™マイコンの名称でワン・タイムPROMの書き込みから捺印, スクリーニング, ベリファイを有料で行うサービスを実施しております。詳細につきましては, 販売員にご相談ください。



[メ モ]



第20章 命令セットの概要

 μ PD78014Hサブシリーズの命令セットを一覧表にして示します。なお , 各命令の詳細な動作および機械語 (命令コード)については , 78K/0**シリーズ ユーザーズ・マニュアル 命令編 (**U12326J**)** を参照してください。



20.1 凡 例

20.1.1 オペランドの表現形式と記述方法

各命令のオペランド欄には,その命令のオペランド表現形式に対する記述方法に従ってオペランドを記述しています(詳細は,アセンブラ仕様による)。記述方法の中で複数個あるものは,それらの要素の1つを選択します。大文字で書かれた英字および#,!,\$,[]の記号はキー・ワードであり,そのまま記述します。記号の説明は,次のとおりです。

・# : イミーディエト・データ指定・! : 絶対アドレス指定・[]:間接アドレス指定

イミーディエト・データのときは、適当な数値またはレーベルを記述します。レーベルで記述する際も#,!,\$,[]記号は必ず記述してください。

また,オペランドのレジスタの記述形式r,rpには,機能名称(X,A,Cなど),絶対名称(下表の中のカッコ内の名称,R0,R1,R2など)のいずれの形式でも記述可能です。

表現形式	記 述 方 法
r	X(R0), A(R1), C(R2), B(R3), E(R4), D(R5), L(R6), H(R7)
rp	AX (RP0), BC (RP1), DE (RP2), HL (RP3)
sfr	特殊機能レジスタ略号 ^注
sfrp	特殊機能レジスタ略号 (16ビット操作可能なレジスタの偶数アドレスのみ) ^注
saddr	FE20H-FF1FH イミーディエト・データまたはレーベル
saddrp	FE20H-FF1FH イミーディエト・データまたはレーベル(偶数アドレスのみ)
addr16	0000H-FFFFH イミーディエト・データまたはレーベル
	(16ビット・データ転送命令時は偶数アドレスのみ)
addr11	0800H-0FFFH イミーディエト・データまたはレーベル
addr5	0040H-007FH イミーディエト・データまたはレーベル(偶数アドレスのみ)
word	16ビット・イミーディエト・データまたはレーベル
byte	8 ビット・イミーディエト・データまたはレーベル
bit	3 ビット・イミーディエト・データまたはレーベル
RBn	RB0-RB3

表20-1 オペランドの表現形式と記述方法

注 FFD0H-FFDFHは,アドレスできません。

備考 特殊機能レジスタの略号は表3-5 特殊機能レジスタ一覧を参照してください。



20.1.2 オペレーション欄の説明

A : Aレジスタ; 8 ビット・アキュームレータ

X : Xレジスタ
B : Bレジスタ
C : Cレジスタ
D : Dレジスタ

 E
 : Eレジスタ

 H
 : Hレジスタ

L : Lレジスタ

AX : AXレジスタ・ペア; 16ビット・アキュームレータ

BC : $BCV \tilde{y} X \tilde{y} \cdot ^{\mathcal{R}} \mathcal{P}$ DE : $DEV \tilde{y} X \tilde{y} \cdot ^{\mathcal{R}} \mathcal{P}$ HL : $HLV \tilde{y} X \tilde{y} \cdot ^{\mathcal{R}} \mathcal{P}$

PC : プログラム・カウンタ SP : スタック・ポインタ

PSW : プログラム・ステータス・ワード

CY: キャリー・フラグ

AC :補助キャリー・フラグ

Z : ゼロ・フラグ

RBS: レジスタ・バンク選択フラグ

IE:割り込み要求許可フラグ

NMIS : ノンマスカブル割り込み処理中フラグ

() : () 内のアドレスまたはレジスタの内容で示されるメモリの内容

×н, х : 16ビット・レジスタの上位 8 ビット, 下位 8 ビット

: 論理積 (AND) : 論理和 (OR)

一 :排他的論理和(exclusive OR)

----: : 反転データ

addr16: 16ビット・イミーディエト・データまたはレーベルjdisp8: 符号付き 8 ビット・データ (ディスプレースメント値)

20.1.3 フラグ動作欄の説明

(ブランク):変化なし

0 : 0 にクリアされる1 : 1 にセットされる

× : 結果に従ってセット / クリアされる
R : 以前に退避した値がストアされる



20.2 オペレーション一覧

命			11, 4 1	クロ	コック	± «	フラグ	\neg
命令群	ニモニック	オペランド	バイト	注1	注2	オペレーション	Z AC C	Υ
8	MOV	r, #byte	2	8	-	r byte		
リット		saddr, #byte	3	12	14	(saddr) byte		
: デ		sfr, #byte	3	-	14	sfr byte		
8ビット・データ転送		A,r 注3	1	4	-	A r		
転送		r, A 注3	1	4	-	r A		
		A, saddr	2	8	10	A (saddr)		
		saddr, A	2	8	10	(saddr) A		
		A, sfr	2	-	10	A sfr		
		sfr, A	2	-	10	sfr A		
		A, !addr16	3	16	18 + 2n	A (addr16)		
		!addr16, A	3	16	18 + 2m	(addr16) A		
		PSW, #byte	3	-	14	PSW byte	× × ×	۲
		A, PSW	2	-	10	A PSW		
		PSW, A	2	-	10	PSW A	× × ×	۲
		A, [DE]	1	8	10 + 2n	A (DE)		
		[DE], A	1	8	10 + 2m	(DE) A		
		A,[HL]	1	8	10 + 2n	A (HL)		
		[HL], A	1	8	10 + 2m	(HL) A		
		A, [HL + byte]	2	16	18 + 2n	A (HL + byte)		
		[HL + byte], A	2	16	18 + 2m	(HL + byte) A		
		A,[HL+B]	1	12	14 + 2n	A (HL + B)		
		[HL+B], A	1	12	14 + 2m	(HL + B) A		
		A,[HL+C]	1	12	14 + 2n	A (HL + C)		
		[HL+C], A	1	12	14 + 2m	(HL + C) A		

- 注1.内部高速RAM領域をアクセスしたときまたはデータ・アクセスしない命令のとき。
 - 2.内部高速RAM以外の領域をアクセスしたとき。
 - 3.r=Aを除く。
- **備考1**. 命令の1クロックはプロセッサ・クロック・コントロール・レジスタ(PCC)で選択したCPUクロック(fcpu)の1クロック分です。
 - 2.クロック数は内部ROM領域にプログラムがある場合です。
 - 3.nは外部メモリ拡張領域をリードしたときのウエイト数です。
 - 4.mは外部メモリ拡張領域をライトしたときのウエイト数です。



命令群	- T A	+ ~ = >, l*	バイト	クロ	コック	オペレーション	フラグ
群	ニモニック	オペランド	//11	注1	注2	オペレーション 	Z AC CY
8	хсн	A,r 注3	1	4	-	A r	
リット		A, saddr	2	8	12	A (saddr)	
8ビット・データ転送		A, sfr	2	-	12	A sfr	
タ		A, !addr16	3	16	20 + 2n + 2m	A (addr16)	
転送		A,[DE]	1	8	12 + 2n + 2m	A (DE)	
		A,[HL]	1	8	12 + 2n + 2m	A (HL)	
		A, [HL + byte]	2	16	20 + 2n + 2m	A (HL + byte)	
		A,[HL+B]	2	16	20 + 2n + 2m	A (HL + B)	
		A,[HL+C]	2	16	20 + 2n + 2m	A (HL + C)	
16 ビッ	MOVW	rp, #word	3	12	-	rp word	
 ット		saddrp, #word	4	16	20	(saddrp) word	
: *		sfrp, #word	4	-	20	sfrp word	
ト・データ転送		AX, saddrp	2	12	16	AX (saddrp)	
転送		saddrp, AX	2	12	16	(saddrp) AX	
		AX, sfrp	2	-	16	AX sfrp	
		sfrp, AX	2	-	16	sfrp AX	
		AX, rp 注4	1	8	-	AX rp	
		rp, AX 注4	1	8	-	rp AX	
		AX, !addr16	3	20	24 + 4n	AX (addr16)	
		!addr16, AX	3	20	24 + 4m	(addr16) AX	
	XCHW	AX, rp 注4	1	8	-	AX rp	
8 Ľ	ADD	A, #byte	2	8	-	A, CY A + byte	× × ×
8ビット演算		saddr, #byte	3	12	16	(saddr), CY (saddr) + byte	× × ×
演算		A, r 注3	2	8	-	A, CY A + r	× × ×
		r, A	2	8	-	r, CY r + A	× × ×
		A, saddr	2	8	10	A, CY A + (saddr)	× × ×
		A,!addr16	3	16	18 + 2n	A, CY A + (saddr16)	x x x
		A,[HL]	1	8	10 + 2n	A, CY A + (HL)	× × ×
		A, [HL + byte]	2	16	18 + 2n	A, CY A + (HL + byte)	x x x
		A,[HL+B]	2	16	18 + 2n	A, CY A + (HL + B)	× × ×
		A,[HL+C]	2	16	18 + 2n	A, CY A + (HL + C)	× × ×

- 注1.内部高速RAM領域をアクセスしたときまたはデータ・アクセスしない命令のとき。
 - 2.内部高速RAM以外の領域をアクセスしたとき。
 - **3.**r=Aを除く。
 - **4**. rp=BC, DE, HLのときのみ。
- **備考1**. 命令の1クロックはプロセッサ・クロック・コントロール・レジスタ(PCC)で選択したCPUクロック(fcpu)の1クロック分です。
 - 2.クロック数は内部ROM領域にプログラムがある場合です。
 - 3.nは外部メモリ拡張領域をリードしたときのウエイト数です。
 - 4.mは外部メモリ拡張領域をライトしたときのウエイト数です。



命令群		→ ~° − > . 1>	パイト	クロ	コック	+ ° 1	フラグ
群	ニモニック	オペランド	バイト	注1	注2	オペレーション	Z AC CY
8	ADDC	A, #byte	2	8	-	A, CY A + byte + CY	× × ×
 		saddr, #byte	3	12	16	(saddr), CY (saddr) + byte + CY	× × ×
8ビット演算		A, r 注3	2	8	-	A, CY A + r + CY	× × ×
"		r, A	2	8	-	r, CY r + A + CY	× × ×
		A, saddr	2	8	10	A, CY A + (saddr) + CY	× × ×
		A, !addr16	3	16	18 + 2n	A, CY A + (addr16) + CY	× × ×
		A,[HL]	1	8	10 + 2n	A, CY A + (HL) + CY	× × ×
		A, [HL + byte]	2	16	18 + 2n	A, CY A + (HL + byte) + CY	× × ×
		A,[HL+B]	2	16	18 + 2n	A, CY A + (HL + B) + CY	× × ×
		A, [HL+C]	2	16	18 + 2n	A, CY A + (HL + C) + CY	× × ×
	SUB	A, #byte	2	8	-	A, CY A - byte	× × ×
		saddr, #byte	3	12	16	(saddr), CY (saddr) - byte	× × ×
		A, r 注3	2	8	-	A, CY A - r	× × ×
		r, A	2	8	-	r, CY r - A	× × ×
		A, saddr	2	8	10	A, CY A - (saddr)	× × ×
		A, !addr16	3	16	18 + 2n	A, CY A - (addr16)	× × ×
		A,[HL]	1	8	10 + 2n	A, CY A - (HL)	× × ×
		A, [HL + byte]	2	16	18 + 2n	A, CY A - (HL + byte)	× × ×
		A,[HL+B]	2	16	18 + 2n	A, CY A - (HL + B)	× × ×
		A, [HL+C]	2	16	18 + 2n	A, CY A - (HL + C)	× × ×
	SUBC	A, #byte	2	8	-	A, CY A - byte - CY	× × ×
		saddr, #byte	3	12	16	(saddr), CY (saddr) - byte - CY	× × ×
		A, r 注3	2	8	-	A, CY A - r - CY	× × ×
		r, A	2	8	-	r, CY r - A - CY	× × ×
		A, saddr	2	8	10	A, CY A - (saddr) - CY	× × ×
		A, !addr16	3	16	18 + 2n	A, CY A - (addr16) - CY	× × ×
		A,[HL]	1	8	10 + 2n	A, CY A - (HL) - CY	× × ×
		A, [HL + byte]	2	16	18 + 2n	A, CY A - (HL + byte) - CY	× × ×
		A,[HL+B]	2	16	18 + 2n	A, CY A - (HL + B) - CY	× × ×
		A,[HL+C]	2	16	18 + 2n	A, CY A - (HL + C) - CY	× × ×

- 注1.内部高速RAM領域をアクセスしたときまたはデータ・アクセスしない命令のとき。
 - 2.内部高速RAM以外の領域をアクセスしたとき。
 - **3**.r=Aを除く。
- **備考1**. 命令の1クロックはプロセッサ・クロック・コントロール・レジスタ(PCC)で選択したCPUクロック(fcpu)の1クロック分です。
 - 2.クロック数は内部ROM領域にプログラムがある場合です。
 - 3.nは外部メモリ拡張領域をリードしたときのウエイト数です。



命		-1.0 = 2.12	115 2 1	クロ	コック		フラグ
命令群	ニモニック	オペランド	バイト	注1	注2	オペレーション	Z AC CY
8	AND	A, #byte	2	8	-	A A byte	×
ット		saddr, #byte	3	12	16	(saddr) (saddr) byte	×
8ビット演算		A, r 注3	2	8	-	A A r	×
'		r, A	2	8	-	r r A	×
		A, saddr	2	8	10	A A (saddr)	×
		A, !addr16	3	16	18 + 2n	A A (addr16)	×
		A,[HL]	1	8	10 + 2n	A A (HL)	×
		A, [HL + byte]	2	16	18 + 2n	A A (HL + byte)	×
		A,[HL+B]	2	16	18 + 2n	A A (HL + B)	×
		A,[HL+C]	2	16	18 + 2n	A A (HL + C)	×
	OR	A, #byte	2	8	-	A A byte	×
		saddr, #byte	3	12	16	(saddr) (saddr) byte	×
		A,r 注3	2	8	-	A A r	×
		r, A	2	8	-	r r A	×
		A, saddr	2	8	10	A A (saddr)	×
		A, !addr16	3	16	18 + 2n	A A (addr16)	×
		A,[HL]	1	8	10 + 2n	A A (HL)	×
		A, [HL + byte]	2	16	18 + 2n	A A (HL + byte)	×
		A,[HL+B]	2	16	18 + 2n	A A (HL + B)	×
		A,[HL+C]	2	16	18 + 2n	A A (HL + C)	×
	XOR	A, #byte	2	8	-	A A ∨ byte	×
		saddr, #byte	3	12	16	(saddr) (saddr) ∀ byte	×
		A, r 注3	2	8	-	A A ∨ r	×
		r, A	2	8	-	r r ∨ A	×
		A, saddr	2	8	10	A A ∀ (saddr)	×
		A, !addr16	3	16	18 + 2n	A A ∀ (addr16)	×
		A,[HL]	1	8	10 + 2n	A A ↔ (HL)	×
		A, [HL + byte]	2	16	18 + 2n	A A ∀ (HL + byte)	×
		A,[HL+B]	2	16	18 + 2n	A A ∀ (HL + B)	×
		A,[HL+C]	2	16	18 + 2n	A A ∀ (HL + C)	×

- 注1.内部高速RAM領域をアクセスしたときまたはデータ・アクセスしない命令のとき。
 - 2.内部高速RAM以外の領域をアクセスしたとき。
 - **3**.r=Aを除く。
- **備考1**. 命令の1クロックはプロセッサ・クロック・コントロール・レジスタ(PCC)で選択したCPUクロック(fcpu)の1クロック分です。
 - 2.クロック数は内部ROM領域にプログラムがある場合です。
 - 3.nは外部メモリ拡張領域をリードしたときのウエイト数です。



命令群		+ ~ = L	バイト	クロ	コック	+ o° 1	フラ	グ
群	ニモニック	オペランド	//11	注1	注2	オペレーション	Z AC	; CY
8	CMP	A, #byte	2	8	-	A - byte	××	×
ッ ト		saddr, #byte	3	12	16	(saddr) - byte	××	×
8ビット演算		A, r 注3	2	8	-	A - r	××	×
		r, A	2	8	-	r - A	××	×
		A, saddr	2	8	10	A - (saddr)	××	×
		A, !addr16	3	16	18 + 2n	A - (addr16)	× ×	×
		A, [HL]	1	8	10 + 2n	A - (HL)	××	×
		A, [HL + byte]	2	16	18 + 2n	A - (HL + byte)	× ×	×
		A,[HL+B]	2	16	18 + 2n	A - (HL + B)	××	×
		A, [HL+C]	2	16	18 + 2n	A - (HL + C)	××	×
16 F	ADDW	AX, #word	3	12	-	AX, CY AX + word	××	×
16ビット演算	SUBW	AX, #word	3	12	-	AX, CY AX - word	××	×
演算	CMPW	AX, #word	3	12	-	AX - word	××	×
乗除算	MULU	X	2	32	-	AX A × X		
算	DIVUW	С	2	50	-	AX(商),C(余り) AX÷C		
増減	INC	r	1	4	-	r r + 1	××	
"~		saddr	2	8	12	(saddr) (saddr) + 1	××	
	DEC	r	1	4	-	r r - 1	××	
		saddr	2	8	12	(saddr) (saddr) - 1	××	
	INCW	rp	1	8	-	rp rp + 1		
	DECW	rp	1	8	-	rp rp - 1		
P	ROR	A, 1	1	4	-	(CY, A7 A0, Am-1 Am) x 1 🗆		×
투	ROL	A, 1	1	4	-	(CY, A ₀ A ₇ , A _{m+1} A _m) × 1 🗓		×
	RORC	A, 1	1	4	-	(CY A ₀ , A ₇ CY, A _{m-1} A _m) x 1回		×
	ROLC	A, 1	1	4	-	(CY A ₇ , A ₀ CY, A _{m+1} A _m) x 1 🗓		×
	ROR4	[HL]	2	20	24 + 2n + 2m	A3-0 (HL) 3-0, (HL) 7-4 A3-0,		
						(HL) 3-0 (HL) 7-4		
	ROL4	[HL]	2	20	24 + 2n + 2m	A3-0 (HL) 7-4, (HL) 3-0 A3-0,		
						(HL) 7-4 (HL) 3-0		

- 注1.内部高速RAM領域をアクセスしたときまたはデータ・アクセスしない命令のとき。
 - 2.内部高速RAM以外の領域をアクセスしたとき。
 - **3.**r=Aを除く。
- **備考1**. 命令の1クロックはプロセッサ・クロック・コントロール・レジスタ (PCC) で選択したCPUクロック (fcpu)の1クロック分です。
 - 2.クロック数は内部ROM領域にプログラムがある場合です。
 - 3.nは外部メモリ拡張領域をリードしたときのウエイト数です。
 - 4.mは外部メモリ拡張領域をライトしたときのウエイト数です。



命令群	- T A	+ 0° = > . 1°	バイト	クロ	コック	+ 0 1 2 2.	フラグ
マ 群	ニモニック	オペランド	//11	注1	注2	オペレーション	Z AC CY
B C	ADJBA		2	8	-	Decimal Adjust Accumulator after	× × ×
D 補 正						Addition	
正	ADJBS		2	8	-	Decimal Adjust Accumulator after	× × ×
						Subtract	
ビッ	MOV1	CY, saddr.bit	3	12	14	CY (saddr.bit)	×
ビット操作		CY, sfr.bit	3	-	14	CY sfr.bit	×
作		CY, A.bit	2	8	-	CY A.bit	×
		CY, PSW.bit	3	-	14	CY PSW.bit	×
		CY, [HL] .bit	2	12	14 + 2n	CY (HL).bit	×
		saddr.bit, CY	3	12	16	(saddr.bit) CY	
		sfr.bit, CY	3	-	16	sfr.bit CY	
		A.bit, CY	2	8	-	A.bit CY	
		PSW.bit, CY	3	-	16	PSW.bit CY	× ×
		[HL] .bit, CY	2	12	16 + 2n + 2m	(HL).bit CY	
	AND1	CY, saddr.bit	3	12	14	CY CY (saddr.bit)	×
		CY, sfr.bit	3	-	14	CY CY sfr.bit	×
		CY, A.bit	2	8	-	CY CY A.bit	×
		CY, PSW.bit	3	-	14	CY CY PSW.bit	×
		CY, [HL] .bit	2	12	14 + 2n	CY CY (HL).bit	×
	OR1	CY, saddr.bit	3	12	14	CY CY (saddr.bit)	×
		CY, sfr.bit	3	-	14	CY CY sfr.bit	×
		CY, A.bit	2	8	-	CY CY A.bit	×
		CY, PSW.bit	3	-	14	CY CY PSW.bit	×
		CY, [HL] .bit	2	12	14 + 2n	CY CY (HL).bit	×
	XOR1	CY, saddr.bit	3	12	14	CY CY ∀ (saddr.bit)	×
		CY, sfr.bit	3	-	14	CY CY ∀ sfr.bit	×
		CY, A.bit	2	8	-	CY CY	×
		CY, PSW.bit	3	-	14	CY CY ∀ PSW.bit	×
		CY, [HL] .bit	2	12	14 + 2n	CY CY ∀ (HL).bit	×

- 注1.内部高速RAM領域をアクセスしたときまたはデータ・アクセスしない命令のとき。
 - 2.内部高速RAM以外の領域をアクセスしたとき。
- **備考1**. 命令の1クロックはプロセッサ・クロック・コントロール・レジスタ (PCC) で選択したCPUクロック (fcpu)の1クロック分です。
 - 2.クロック数は内部ROM領域にプログラムがある場合です。
 - 3.nは外部メモリ拡張領域をリードしたときのウエイト数です。
 - 4.mは外部メモリ拡張領域をライトしたときのウエイト数です。



命		-t0	115 2 1	クロ]ック		フラ	グ
命令群	ニモニック	オペランド	バイト	注1	注2	オペレーション	Z AC	CY
ビッ	SET1	saddr.bit	2	8	12	(saddr.bit) 1		
, ト 操 作		sfr.bit	3	-	16	sfr.bit 1		
莋		A.bit	2	8	-	A.bit 1		
		PSW.bit	2	-	12	PSW.bit 1	××	×
		[HL] .bit	2	12	16 + 2n+2m	(HL).bit 1		
	CLR1	saddr.bit	2	8	12	(saddr.bit) 0		
		sfr.bit	3	-	16	sfr.bit 0		
		A.bit	2	8	-	A.bit 0		
		PSW.bit	2	-	12	PSW.bit 0	××	×
		[HL] .bit	2	12	16+2n+2m	(HL).bit 0		
	SET1	CY	1	4	-	CY 1		1
	CLR1	CY	1	4	-	CY 0		0
	NOT1	CY	1	4	-	CY CY		×
7	CALL	!addr16	3	14	-	(SP-1) (PC+3) H, (SP-2) (PC+3) L,		
ル・						PC addr16,SP SP - 2		
リター	CALLF	!addr11	2	10	-	(SP-1) (PC+2)H,(SP-2) (PC+2)L,		
ーン						PC ₁₅₋₁₁ 00001, PC ₁₀₋₀ addr11,		
						SP SP - 2		
	CALLT	[addr5]	1	12	-	(SP-1) (PC+1) H, (SP-2) (PC+1) L,		
						PCн (00000000,addr5 + 1),		
						PCL (00000000,addr5),		
						SP SP - 2		
	BRK		1	12	-	(SP-1) PSW, (SP-2) (PC+1) H,		
						(SP-3) (PC+1) L,PCH (003FH),		
						PCL (003EH),SP SP - 3,IE 0		
	RET		1	12	-	PC _H (SP + 1),PC _L (SP),		
						SP SP + 2		
	RETI		1	12	-	PC _H (SP+1),PC _L (SP),	R R	R
						PSW (SP+2),SP SP+3,		
						NMIS 0		
	RETB		1	12	-	PC _H (SP + 1),PC _L (SP),	R R	R
						PSW (SP+2),SP SP+3		

- 注1.内部高速RAM領域をアクセスしたときまたはデータ・アクセスしない命令のとき。
 - 2.内部高速RAM以外の領域をアクセスしたとき。
- **備考1**. 命令の1クロックはプロセッサ・クロック・コントロール・レジスタ (PCC) で選択したCPUクロック (fcpu) の1クロック分です。
 - 2.クロック数は内部ROM領域にプログラムがある場合です。
 - 3.nは外部メモリ拡張領域をリードしたときのウエイト数です。
 - 4.mは外部メモリ拡張領域をライトしたときのウエイト数です。



命			バイト	クロ	コック	フラグ
命令群	ニモニック	オペランド	//1 ٢	注1	注2	オペレーション Z AC CY
<u>کے</u>	PUSH	PSW	1	4	-	(SP - 1) PSW, SP SP - 1
スタック操作		rp	1	8	-	(SP - 1) rp _H , (SP - 2) rp _L ,
操作						SP SP - 2
"	POP	PSW	1	4	-	PSW (SP),SP SP + 1 R R R
		rp	1	8	-	rрн (SP + 1),rpL (SP),
						SP SP + 2
	MOVW	SP,#word	4	-	20	SP word
		SP,AX	2	-	16	SP AX
		AX,SP	2	-	16	AX SP
無	BR	!addr16	3	12	-	PC addr16
無条件分岐		\$addr16	2	12	-	PC PC + 2 + jdisp8
岐		AX	2	16	-	PC _H A,PC _L X
条件	ВС	\$addr16	2	12	-	PC PC + 2 + jdisp8 if CY = 1
条件付き分岐	BNC	\$addr16	2	12	-	PC PC + 2 + jdisp8 if CY = 0
 分 岐	BZ	\$addr16	2	12	-	PC PC + 2 + jdisp8 if Z = 1
	BNZ	\$addr16	2	12	-	PC PC + 2 + jdisp8 if Z = 0
	ВТ	saddr.bit,\$addr16	3	16	18	PC PC + 3 + jdisp8
						if (saddr.bit) = 1
		sfr.bit,\$addr16	4	-	22	PC PC + 4 + jdisp8 if sfr.bit = 1
		A.bit,\$addr16	3	16	-	PC PC + 3 + jdisp8 if A.bit = 1
		PSW.bit,\$addr16	3	-	18	PC PC + 3 + jdisp8 if PSW.bit = 1
		[HL] .bit,\$addr16	3	20	22 + 2n	PC PC + 3 + jdisp8 if (HL).bit = 1
	BF	saddr.bit,\$addr16	4	20	22	PC PC + 4 + jdisp8
						if (saddr.bit) = 0
		sfr.bit,\$addr16	4	-	22	PC PC + 4 + jdisp8 if sfr.bit = 0
		A.bit,\$addr16	3	16	-	PC PC + 3 + jdisp8 if A.bit = 0
		PSW.bit,\$addr16	4	-	22	PC PC + 4 + jdisp8 if PSW.bit = 0
		[HL] .bit,\$addr16	3	20	22 + 2n	PC PC + 3 + jdisp8 if (HL) .bit = 0

- 注1.内部高速RAM領域をアクセスしたときまたはデータ・アクセスしない命令のとき。
 - 2.内部高速RAM以外の領域をアクセスしたとき。
- **備考1**. 命令の1クロックはプロセッサ・クロック・コントロール・レジスタ(PCC)で選択したCPUクロック(fcpu)の1クロック分です。
 - 2.クロック数は内部ROM領域にプログラムがある場合です。
 - 3.nは外部メモリ拡張領域をリードしたときのウエイト数です。



命令群			115 2 1	クロ	コック		フラグ
群	ニモニック	オペランド	バイト	注1	注2	オペレーション	Z AC CY
条件	BTCLR	saddr.bit, \$addr16	4	20	24	PC PC + 4 + jdisp8	
条件付き分岐						if (saddr.bit) = 1	
 分 岐						then reset (saddr.bit)	
		sfr.bit, \$addr16	4	-	24	PC PC + 4 + jdisp8 if sfr.bit = 1	
						then reset sfr.bit	
		A.bit, \$addr16	3	16	-	PC PC + 3 + jdisp8 if A.bit = 1	
						then reset A.bit	
		PSW.bit, \$addr16	4	-	24	PC PC + 4 + jdisp8 if PSW.bit = 1	× × ×
						then reset PSW.bit	
		[HL] .bit, \$addr16	3	20	24 + 2n + 2m	PC PC + 3 + jdisp8 if (HL).bit = 1	
						then reset (HL).bit	
	DBNZ	B, \$addr16	2	12	-	B B - 1 , then	
						PC PC + 2 + jdisp8 if B 0	
		C, \$addr16	2	12	-	C C - 1 , then	
						PC PC + 2 + jdisp8 if C 0	
		saddr, \$addr16	3	16	20	(saddr) (saddr) - 1, then	
						PC PC + 3 + jdisp8 if (saddr) 0	
C	SEL	RBn	2	8	-	RBS1,0 n	
P U 制 御	NOP		1	4	-	No Operation	
御	EI		2	-	12	IE 1 (Enable Interrupt)	
	DI		2	-	12	IE 0 (Disable Interrupt)	
	HALT		2	12	-	Set HALT Mode	
	STOP		2	12	-	Set STOP Mode	

- 注1.内部高速RAM領域をアクセスしたとき,またはデータ・アクセスしない命令のとき。
 - 2.内部高速RAM以外の領域をアクセスしたとき。
- **備考1**. 命令の1クロックはプロセッサ・クロック・コントロール・レジスタ(PCC)で選択したCPUクロック(fcpu)の1クロック分です。
 - 2.クロック数は内部ROM領域にプログラムがある場合です。
 - 3.nは外部メモリ拡張領域をリードしたときのウエイト数です。
 - 4.mは外部メモリ拡張領域をライトしたときのウエイト数です。

20.3 アドレシング別命令一覧

(1)8ビット命令

MOV, XCH, ADD, ADDC, SUB, SUBC, AND, OR, XOR, CMP, MULU, DIVUW, INC, DEC, ROR, ROL, RORC, ROLC, ROR4, ROL4, PUSH, POP, DBNZ



第2オペランド	# byte	А	r注	sfr	saddr	! addr16	PSW	[DE]	[HL]	[HL + byte]	\$addr16	1	なし
第1オペランド	# Dyte			011	Jaaan	, uddi io			[[]	[HL+B]	φασαίτο		, & O
	ADD		MOV	140)/	140)/	140)/	140)/	140)/	NAOVA	[HL+C]		DOD	
А	ADD		MOV	MOV	MOV	MOV	MOV	MOV	MOV	MOV		ROR	
	ADDC			XCH	XCH	XCH		XCH	XCH	XCH		ROL	
	SUB		ADD		ADD	ADD			ADD	ADD		RORC	
	SUBC		ADDC		ADDC	ADDC			ADDC	ADDC		ROLC	
	AND		SUB		SUB	SUB			SUB	SUB			
	OR		SUBC		SUBC	SUBC			SUBC	SUBC			
	XOR		AND		AND	AND			AND	AND			
	CMP		OR		OR	OR			OR	OR			
			XOR		XOR	XOR			XOR	XOR			
			CMP		CMP	CMP			CMP	CMP			
r	MOV	MOV											INC
		ADD											DEC
		ADDC											
		SUB											
		SUBC											
		AND											
		OR											
		XOR											
		CMP											
B, C											DBNZ		
sfr	MOV	MOV											
saddr	MOV	MOV									DBNZ		INC
	ADD												DEC
	ADDC												
	SUB												
	SUBC												
	AND												
	OR												
	XOR												
	CMP												
! addr16		MOV											
PSW	MOV	MOV											PUSH
													POP
[DE]		MOV											
[HL]		MOV											ROR4
													ROL4
[HL + byte]		MOV											
[HL+B]													
[HL+C]													
Х													MULU
С													DIVUW

注 r=Aは除く。



(2)16ビット命令

MOVW, XCHW, ADDW, SUBW, CMPW, PUSH, POP, INCW, DECW

第2オペランド	# word	AX	rp注	sfrp	saddrp	! addr16	SP	なし
第 1 オペランド								
AX	ADDW		MOVW	MOVW	MOVW	MOVW	MOVW	
	SUBW		XCHW					
	CMPW							
rp	MOVW	MOVW注						INCW
								DECW
								PUSH
								POP
sfrp	MOVW	MOVW						
saddrp	MOVW	MOVW						
! addr16		MOVW						
SP	MOVW	MOVW						

注 rp = BC, DE, HLのときのみ。

(3)ビット操作命令

MOV1, AND1, OR1, XOR1, SET1, CLR1, NOT1, BT, BF, BTCLR

第2オペランド	A. bit	sfr. bit	saddr. bit	PSW. bit	[HL].bit	CY	\$addr16	なし
第 1 オペランド \								
A. bit						MOV1	ВТ	SET1
							BF	CLR1
							BTCLR	
sfr. bit						MOV1	ВТ	SET1
							BF	CLR1
							BTCLR	
saddr. bit						MOV1	ВТ	SET1
							BF	CLR1
							BTCLR	
PSW. bit						MOV1	ВТ	SET1
							BF	CLR1
							BTCLR	
[HL] . bit						MOV1	ВТ	SET1
							BF	CLR1
							BTCLR	
CY	MOV1	MOV1	MOV1	MOV1	MOV1			SET1
	AND1	AND1	AND1	AND1	AND1			CLR1
	OR1	OR1	OR1	OR1	OR1			NOT1
	XOR1	XOR1	XOR1	XOR1	XOR1			



(4)コール命令/分岐命令

 $\mathsf{CALL},\ \mathsf{CALLF},\ \mathsf{CALLT},\ \mathsf{BR},\ \mathsf{BC},\ \mathsf{BNC},\ \mathsf{BZ},\ \mathsf{BNZ},\ \mathsf{BT},\ \mathsf{BF},\ \mathsf{BTCLR},\ \mathsf{DBNZ}$

第2オペランド	AX	! addr16	! addr11	[addr5]	\$addr16
第 1 オペランド \					
基本命令	BR	CALL	CALLF	CALLT	BR
		BR			вс
					BNC
					BZ
					BNZ
複合命令					вт
					BF
					BTCLR
					DBNZ

(5) その他の命令

ADJBA, ADJBS, BRK, RET, RETI, RETB, SEL, NOP, EI, DI, HALT, STOP



[メ モ]



付録A μPD78014, 78014H, 78018Fサブシリーズ間の違い

μPD78014, 78014H, 78018Fサブシリーズ間の主な違いを表 A - 1 に示します。

表A - 1 μPD78014, 78014H, 78018Fサブシリーズ間の主な違い (1/2)

品名	μ PD78014サブシリーズ	μ PD78014Hサブシリーズ	μ PD78018Fサブシリーズ
項目			
EMIノイズ対策	なし	あり	なし
I ² Cバス内蔵製品	あり	なし	あり
PROM製品	μ PD78P014	μ PD78P018F	
電源電圧	V _{DD} = 2.7 ~ 6.0 V	V _{DD} = 1.8 ~ 5.5 V	
内部高速RAMサイズ	μPD78011B : 512バイト	μPD78011H : 512バイト	μPD78011F : 512バイト
	μPD78012B : 512バイト	μ PD78012H :512バイト	μPD78012F : 512バイト
	μPD78013 : 1024バイト	μPD78013H : 1024バイト	μ PD78013F :1024バイト
	μPD78014 : 1024バイト	μPD78014H : 1024バイト	μ PD78014F :1024バイト
	μPD78P014 : 1024バイト		μ PD78015F :1024バイト
			μPD78016F : 1024バイト
			μPD78018F : 1024バイト
			μ PD78P018F:1024バイト
内部拡張RAMサイズ	なし		μPD78011F :なし
			μPD78012F :なし
			μPD78013F :なし
			μPD78014F :なし
			μPD78015F : 512バイト
			μPD78016F : 512バイト
			μPD78018F : 1024バイト
			μ PD78P018F:1024バイト
シリアル・インタフェースの	3線/2線/SBI/I ² C:1ch	-	3線/2線/I ² C : 1ch
動作モード(Yサブシリーズ)	3 線(自動送受信内蔵): 1ch		3 線 自動送受信内蔵):1ch
SBIモード時の割り込みタイ	SIC = 1に設定したとき:	SIC = 1に設定したとき:	
ミング指定レジスタ(SINT)	バス・リリース検出時に	バス・リリース検出時および軸	送終了時にCSIIF0(割り込み
のビット5(SIC)	CSIIF0(割り込み要求フラ	要求フラグ)をセット	
(INTCSIO割り込み要因の選択)	グ) をセット		
I ² Cバス・モード時の割り込	SIC = 1に設定したとき:	-	SIC = 1に設定したとき:
みタイミング指定レジスタ	ストップ・コンディション検		ストップ・コンディション検
(SINT)のビット5(SIC)	出時にCSIIF0 (割り込み要求		出時および転送終了時に
(INTCSIO割り込み要因の選択)	フラグ) をセット		CSIIF0(割り込み要求フラ
			グ) をセット



表A - 1 μPD78014, 78014H, 78018Fサプシリーズ間の主な違い (2/2)

	μι Βιοσία, τοσίαιι, τοσί		
品名	μPD78014サブシリーズ	μ PD78014Hサプシリーズ	μPD78018Fサプシリーズ
項目			
シリアル・バス・インタ 	同期ビジィ信号出力の制御 	-	I ² Cバス・モード時の送信用
フェース・コントロール・レ	・BSYE = 0のとき		N-chオープン・ドレーン出力
ジスタ(SBIC)のビット7	SBIモード時 , クリア(0)		の制御
(BSYE)の機能(Yサブシ	する命令実行直後のSCK0		・BSYE = 0のとき
リーズ)	のクロックの立ち下がり		出力許可(送信)
	エッジに同期した,ビジィ		・BSYE = 1のとき
	信号の出力を禁止する。		出力禁止(受信)
	I ² Cバス・モード時は必ず		
	BSYE=0にすること		
	・BSYE = 1のとき		
	SBIモード時,アクノリッ		
	ジ信号に続くSCK0のク		
	ロックの立ち下がりエッジ		
	からビジィ信号を出力する		
自動データ送受信間隔指定レ	なし	あり	
ジスタ (ADTI)			
パッケージ	・64ピン・プラスチック・	・64ピン・プラスチック・	・64ピン・プラスチック・
	シュリンクDIP (750 mil)	シュリンクDIP (750 mil)	シュリンクDIP (750 mil)
	・64ピン・セラミック・シュ	・64ピン・プラスチック	・64ピン・セラミック・シュ
	リンクDIP	QFP (14 mm)	リンクDIP
	(窓付き)(750 mil) ^注	・64ピン・プラスチック	(窓付き)(750 mil) ^注
	・64ピン・プラスチック	LQFP (12 mm)	・64ピン・プラスチック
	QFP (14 mm)		QFP (14 mm)
			・64ピン・プラスチック
			LQFP (12 mm)
			・64ピン・セラミック
			WQFN(14 mm) ^注
プログラマ・アダプタ	PA-78P014CW	PA-78P018CW	
	PA-78P014GC	PA-78P018GC	
		PA-78P018GK	
		PA-78P018KK-S	
エミュレーション・ボード	IE-78014-R-EM, IE-78014-R-EM-A,	IE-78014-R-EM-A, IE-78018-N	NS-EM1
	IE-78018-NS-EM1		
外部メモリへのアクセス・	μ PD78014サブシリーズと他のサブシリーズで異なります。個別のデータ・シートを参照し		
タイミング	てください。		
	 個別の製品のデータ・シート ²		
 半田付け推奨条件			
	1		

注 PROM製品のみ



付録 B 開発ツール

μPD78014Hサブシリーズを使用するシステム開発のために次のような開発ツールを用意しています。 図B - 1に開発ツール構成を示します。



図 B - 1 開発ツール構成 (1/2)

(1) インサーキット・エミュレータ IE-78K0-NSを使用する場合







図 B - 1 開発ツール構成 (2/2)

(2) インサーキット・エミュレータ IE-78001-R-Aを使用する場合



備考 破線の部分は開発環境によって異なります。 B.3.1 ハードウエアを参照してください。



B.1 言語処理用ソフトウエア

RA78K/0	ニモニックで書かれたプログラムをマイコンの実行可能なオブジェクト・コードに変換するプ
アセンブラ・パッケージ	ログラムです。
	このほかに,シンボル・テーブルの生成,分岐命令の最適化処理などを自動的に行う機能を備
	えています。
	別売のデバイス・ファイル(DF78014)と組み合わせて使用します。
	<pc環境で使用する場合の注意></pc環境で使用する場合の注意>
	アセンブラ・パッケージはDOSベースのアプリケーションですが,Windows上でプロジェク
	ト・マネージャ(アセンブラ・パッケージに含まれています)を使用することにより,Win-
	dows環境でも使用できます。
	オーダ名称:μS××××RA78K0
CC78K/0	C言語で書かれたプログラムをマイコンの実行可能なオブジェクト・コードに変換するプログ
Cコンパイラ・パッケージ	ラムです。
	別売のアセンブラ・パッケージおよびデバイス・ファイルと組み合わせて使用します。
	<pc環境で使用する場合の注意></pc環境で使用する場合の注意>
	C コンパイラ・パッケージはDOSベースのアプリケーションですが,Windows上でプロジェク
	ト・マネージャ(アセンブラ・パッケージに含まれています)を使用することにより, Win-
	dows環境でも使用できます。
	オーダ名称:μS××××CC78K0
DF78014	デバイス固有の情報が入ったファイルです。
デバイス・ファイル	別売の各ツール(RA78K/0, CC78K/0, SM78K0, ID78K0-NS, ID78K0)と組み合わて使用しま
	す。
	対応OS,ホスト・マシンは組み合わされる各ツールに依存します。
	オーダ名称:μS××××DF78014
CC78K/0-L	Cコンパイラ・パッケージに含まれているオブジェクト・ライブラリを構成する関数のソース・
Cライブラリ・ソース・	ファイルです。
ファイル	Cコンパイラ・パッケージに含まれているオブジェクト・ライブラリをお客様の仕様にあわせ
	て変更する場合に必要です。
	ソース・ファイルのため,動作環境はOSに依存しません。
	オーダ名称:μS××××CC78K0-L

注 DF78014は, RA78K/0, CC78K/0, SM78K0, ID78K0-NS, ID78K0 のすべての製品に共通に使用できます。



備考 オーダ名称の××××は、使用するホスト・マシン、OSにより異なります。

 μ S × × × × RA78K0 μ S × × × × CC78K0 μ S × × × × DF78014 μ S × × × × CC78K0-L

××××	ホスト・マシン	OS	供給媒体
AA13	PC-9800シリーズ	日本語Windows ^{注 1 , 2}	3.5インチ2HD FD
AB13	IBM PC/AT™およびその互	日本語Windows ^{注1,2}	3.5インチ2HC FD
BB13	換機	英語Windows ^{注1,2}	
3P16	HP9000シリーズ700™	HP-UX™ (Rel. 9 .05)	DAT (DDS)
3K13	SPARCstation™	SunOS™	3.5インチ2HC FD
3K15		(Rel. 4. 1. 4)	1/4インチCGMT
3R13	NEWS™ (RISC)	NEWS-OS™ (Rel. 6.1)	3.5インチ2HC FD

注1.DOS環境でも動作します。

2 . Windows NT^{TM} はサポートしていません。



B.2 PROM**書き込み用ツール**

B.2.1 ハードウエア

PG-1500	付属ボードおよび別売のPROMプログラマ・アダプタを接続することにより,		
PROMプログラマ	PROM内蔵のシングルチップ・マイクロコンピュータを , スタンド・アロンまたは		
	ホスト・マシンからの操作によりプログラミングできるPROMプログラマです。		
	また,256 Kビットから4 Mビットまでの代表的なPROMをプログラミングすること		
	もできます。		
PA-78P018CW	μ PD78P018F用のPROMプログラマ・アダプタで PG-1500に接続して使用します。		
PA-78P018GC	PA-78P018CW :64ピン・プラスチック・シュリンクDIP(750 mil)用		
PA-78P018GK	PA-78P018GC :64ピン・プラスチックQFP(14 mm)用		
PA-78P018KK-S	PA-78P018GK : 64ピン・プラスチックLQFP(12 mm)用		
PROMプログラマ・アダプタ	PA-78P018KK-S:64ピン・セラミックWQFN(14 mm)用		

B.2.2 ソフトウエア

PG-1500コントローラ	PG-1500とホスト・マシンをシリアルおよびパラレル・インタフェースで接続し,
	ホスト・マシン上でPG-1500を制御します。
	PG-1500コントローラはDOSベースのアプリケーションです。Windows上では
	DOSプロンプトで使用してください。
	オーダ名称:µS××××PG1500

備考 オーダ名称の $\times \times \times \times$ は、使用するホスト・マシン、OSにより異なります。

μ S <u>× × × ×</u> PG1500				
	××××	ホスト・マシン	OS	供給媒体
	5A13	PC-9800シリーズ	MS-DOS	3.5インチ2HD FD
			(Ver.3.30~Ver.6.2 ^注)	
	7B13	IBM PC/ATおよび	B.4参照	3.5インチ2HD FD
		その互換機		

注 MS-DOSのVer.5.0以降にはタスク・スワップ機能がありますが,上記のソフトウエアではタスク・スワップ機能は使用できません。



B.3 ディバグ用ツール

B.3.1 ハードウエア (1/2)

(1) インサーキット・エミュレータ IE-78K0-NSを使用する場合

IE-78K0	0-NS ^注	78K/0シリーズを使用する応用システムを開発する際に,ハードウエア,ソフトウエ
インサ・	ーキット・エミュレータ	アをディバグするためのインサーキット・エミュレータです。統合ディバッガ
		(ID78K0-NS)に対応しています。電源ユニット,エミュレーション・プローブお
		よび,ホスト・マシンと接続するためのインタフェース・アダプタと組み合わせて
		使用します。
IE-7000	00-MC-PS-B	AC100~240 Vのコンセントから電源を供給するためのアダプタです。
電源ユニ	ニット	
IE-7000	00-98-IF-C ^注	IE-78K0-NSのホスト・マシンとしてPC-9800シリーズ(ノート型パソコンを除く)
インタ	フェース・アダプタ	を使用するときに必要なアダプタです。
IE-7000	00-CD-IF ^注	IE-78K0-NSのホスト・マシンとしてPC-9800シリーズのノート型パソコンを使用す
PCカー	- ド・インタフェース	るときに必要なPCカードとインタフェース・ケーブルです。
IE-7000	00-PC-IF-C ^注	IE-78K0-NSのホスト・マシンとしてIBM PC/ATおよびその互換機を使用するときに
インタ	フェース・アダプタ	必要なアダプタです。
IE-7801	18-NS-EM1 ^注	デバイスに固有な周辺ハードウエアをエミュレションするためのボードです。イン
エミュ	レーション・ボード	サーキット・エミュレータと組み合わせて使用します。
NP-640	CW	インサーキット・エミュレータとターゲット・システムを接続するためのプローブ
エミュ	レーション・プローブ	です。
		64ピン・プラスチック・シュリンクDIP(CWタイプ)用です。
NP-640	GC .	インサーキット・エミュレータとターゲット・システムを接続するためのプローブ
エミュ	レーション・プローブ	です。
		64ピン・プラスチックQFP(GC-AB8タイプ)用です。
	EV-9200GC-64	64ピン・プラスチックQFP(GC-AB8タイプ)を実装できるように作られたター
	変換ソケット	ゲット・システムの基板と, NP-64GCを接続するための変換ソケットです。
	(図B-2 , 図B-3 参照)	
NP-64GK		インサーキット・エミュレータとターゲット・システムを接続するためのプローブ
エミュレーション・プローブ		です。
		64ピン・プラスチックQFP (GK-8A8タイプ) 用です。
	TGK-064SBW	64ピン・プラスチックQFP (GK-8A8タイプ)を実装できるように作られたターゲッ
	変換アダプタ	ト・システムの基板と,TGK-064SBWを接続するための変換アダプタです。
	(図B-4 参照)	
		•

注 開発中

備考1. NP-64CW, NP-64GC, NP-64GKは,株式会社内藤電誠町田製作所の製品です。

問い合わせ先:株式会社内藤電誠町田製作所(TEL(044)822-3813)

2.TGK-064SBWは,東京エレテック株式会社の製品です。

問い合わせ先: 大丸興業株式会社 東京電子コンポーネンツ部 (TEL (03) 3820-7112)

大阪電子コンポーネンツ部(TEL(06)244-6672)

- 3. EV-9200GC-64は,5個を1組として,1組単位で販売しています。
- **4**. TGK-064SBWは1個単位で販売しています。



B.3.1 ハードウエア (2/2)

(2) インサーキット・エミュレータ IE-78001-R-Aを使用する場合

IE-78001-R-A	/ 注	78K/0シリーズを使用する応用システムを開発する際に,ハードウエア,ソフトウ
インサーキッ	ト・エミュレータ	エアをディバグするためのインサーキット・エミュレータです。統合ディバッガ
		(ID78K0)に対応しています。エミュレーション・プローブおよび,ホスト・マシ
		ンと接続するためのインタフェース・アダプタと組み合わせて使用します。
IE-70000-98-	IF-Bまたは	IE-78001-R-Aのホスト・マシンとしてPC-9800シリーズ(ノート型パソコンを除
IE-70000-98-	IF-C ^注	く)を使用するときに必要なアダプタです。
インタフェー	・ス・アダプタ	
IE-70000-PC	-IF-Bまたは	IE-78001-R-Aのホスト・マシンとしてIBM PC/ATおよびその互換機を使用するとき
IE-70000-PC	-IF-C ^注	に必要なアダプタです。
インタフェー	・ス・アダプタ	
IE-78000-R-S	SV3	IE-78001-R-Aのホスト・マシンとしてEWSを使用するときに必要なアダプタとケー
インタフェー	・ス・アダプタ	ブルです。IE-78001-R-A内のボードに接続して使用します。
		なお , イーサネット™としては10Base-5をサポートしており , 他の方式の場合には
		市販の変換アダプタが必要になります。
IE-78018-NS	-EM1 ^注	デバイスに固有な周辺ハードウエアをエミュレーションするためのボードです。イ
エミュレーシ	゚ョン・ボード	ンサーキット・エミュレータ,エミュレーション・プローブ変換ボードと組み合わ
		せて使用します。
IE-78k	(0-R-EX1 ^注	IE-78018-NS-EM1をIE-78001-R-Aで使用するときに必要なボードです。
エミュ	レーション・プローブ	
変換が	-	
IE-78014-R-E	EM-A	デバイスに固有な周辺ハードウエアをエミュレーションするためのボードです。
エミュレーシ	['] ョン・ボード	(3.0~6.0 V対応)。IE-78001-R-Aと組み合わせて使用します。
EP-78240CW	/-R	インサーキット・エミュレータとターゲット・システムを接続するためのプローブ
エミュレーシ	゚ョン・プローブ	です。64ピン・プラスチック・シュリンクDIP(CWタイプ)用です。
EP-78240GC	C-R	インサーキット・エミュレータとターゲット・システムを接続するためのプローブ
エミュレーシ	゚ョン・プローブ	です。64ピン・プラスチックQFP(GC-AB8タイプ)用です。
	EV-9200GC-64	64ピン・プラスチックQFP(GC-AB8タイプ)を実装できるように作られたター
	変換ソケット	ゲット・システムの基板と , EP-78240GC-Rを接続するための変換ソケットです。
	(図B-2,図B-3	EP-78240GC-Rを接続する代わりに,μPD78P018FKK-S(セラミックWQFN)を
	参照)	実装することもできます。
EP-78012GK-R		インサーキット・エミュレータとターゲット・システムを接続するためのプローブ
エミュレーション・プローブ		です。64ピン・プラスチックQFP(GK-8A8タイプ)用です。
	TGK-064SBW	64ピン・プラスチックQFP(GK-8A8タイプ)を実装できるように作られたター
	変換アダプタ	ゲット・システムの基板と,EP-78012GK-Rを接続するための変換アダプタです。
	(図B-4 参照)	
EV-9900		EV-9200GC-64から μ PD78P018FKK-Sを取り外す際に用いる治具です。
		· ·



注 開発中

備考1.TGK-064SBWは,東京エレテック株式会社の製品です。

問い合わせ先:大丸興業株式会社 東京電子コンポーネンツ部(TEL(03)3820-7112)

大阪電子コンポーネンツ部 (TEL (06) 244-6672)

- 2.EV-9200GC-64は5個を1組として,1組単位で販売しています。
- **3**. TGK-064SBWは1個単位で販売しています。



B.3.2 ソフトウエア (1/2)

SM78K0	ホスト・マシン上でターゲット・システムの動作をシミュレーションしながら,C	
システム・シミュレータ	ソース・レベルまたはアセンブラ・レベルでのディバグが可能です。	
	SM78K0はWindows上で動作します。	
	SM78K0を使用することにより,インサーキット・エミュレータを使用しなくて	
	も,アプリケーションの論理検証,性能検証をハードウエア開発から独立して行え	
	ます。開発効率やソフトウエア品質の向上が図れます。	
	別売のデバイス・ファイル(DF78014)と組み合わせて使用します。	
	オーダ名称:μS××××SM78K0	

備考 オーダ名称の $\times \times \times \times$ は、使用するホスト・マシン、OSにより異なります。

 $\mu S \times \times \times \times SM78K0$

××××	ホスト・マシン	OS	供給媒体
AA13	PC-9800シリーズ	日本語Windows ^注	3.5インチ2HD FD
AB13	IBM PC/ATおよび	日本語Windows ^注	3.5インチ2HC FD
BB13	その互換機	英語Windows ^注	

注 WindowsNTはサポートしていません。



B.3.2 ソフトウエア (2/2)

ID78K0-NS ^注	78K/0シリーズをディバグするためのコントロール・プログラムです。
統合ディバッガ	グラフィカル・ユーザ・インタフェースとして,パソコン上ではWindows,EWS上
(インサーキット・エミュレータ	ではOSF/Motif™を採用し,それらに準拠した外観と操作性を提供しています。ま
IE-78K0-NS対応)	た,C言語対応のディバグ機能を強化しており,ソース・プログラムや逆アセンブ
	ル表示,メモリ表示をトレース結果に連動させるウインドウ統合機能を使用するこ
ID78K0	とにより,トレース結果をC言語レベルで表示させることも可能です。その他,タ
統合ディバッガ	スク・ディバッガやシステム・パフォーマンス・アナライザなどの機能拡張モ
""	ジュールを取り込むことにより,リアルタイムOSを使用したプログラムのディバグ
(インサーキット・エミュレータ IE-78001-R-A対応)	効率を向上させることができます。
	別売のデバイス・ファイル(DF78014)と組み合わせて使用します。
	オーダ名称:μS××××ID78K0-NS, μS××××ID78K0

注 開発中

備考 オーダ名称の××××は、使用するホスト・マシン、OSにより異なります。



AA13 PC-9800シリーズ 日本語Windows^注 3.5インチ2HD FD AB13 IBM PC/ATおよびその互換 日本語Windows^注 3.5インチ2HC FD 英語Windows^注 英語Windows^注

注 WindowsNTはサポートしていません。

$\mu S \times \times \times \times ID78K0$

 μ S $\times \times \times \times$ ID78K0-NS

××××	ホスト・マシン	os	供給媒体
AA13	PC-9800シリーズ	日本語Windows ^注	3.5インチ2HD FD
AB13	IBM PC/ATおよびその互換機	日本語Windows ^注	3.5インチ2HC FD
BB13		英語Windows ^注	
3P16	HP9000シリーズ700	HP-UX (Rel. 9 .05)	DAT (DDS)
3K13	SPARCstation	SunOS (Rel. 4 . 1 . 4)	3.5インチ2HC FD
3K15			1/4インチCGMT
3R13	NEWS (RISC)	NEWS-OS (Rel. 6.1)	3.5インチ2HC FD

注 WindowsNTはサポートしていません。



B.4 IBM PC用のOSについて

IBM PC用のOSとして,次のものがサポートされています。

表B-1 IBM PC用のOS

	· · · · · · · · · · · · · · · · · · ·
os	バージョン
PC DOS	Ver.5.02 ~ Ver.6.3
	J6.1/V ^注 ~J6.3/V ^注
IBM DOS™	J5.02/V ^注
MS-DOS	Ver.5.0 ~ Ver.6.22
	5.0/V ^注 ~6.2/V ^注

注 英語モードのみサポートしています。

注意 Ver.5.0以降にはタスク・スワップ機能がありますが,このソフトウエアでは タスク・スワップ機能は使用できません。

B.5 78K/0シリーズ用の旧タイプのインサーキット・エミュレータからIE-78001-R-Aへのシステム・アップ方法

すでに78K/0シリーズ用の旧タイプのインサーキット・エミュレータ (IE-78000-RまたはIE-78000-R-A) をお持ちの場合,本体内部のブレーク・ボードをIE-78001-R-BK (開発中)に交換することにより,お持ちのインサーキット・エミュレータをIE-78001-R-Aと同等に使用できます。

表B - 2 78K/0シリーズ用の旧タイプのインサーキット・エミュレータからIE-78001-R-Aへのシステム・ アップ方法


お持ちのインサーキット・エミュレータ	筺体のシステム・アップ ^注	ご購入の必要なボード
IE-78000-R	必要	IE-78001-R-BK
IE-78000-R-A	不要	


注 筐体をシステム・アップするためには, NECへの持ち込みが必要となります。




変換ソケット (EV-9200GC-64) の外形図と基板取り付け推奨パターン

図B-2 EV-9200GC-64 外形図(参考)(単位:mm)








EV-9200GC-64-G0



図B-3 EV-9200GC-64 基板取り付け推奨パターン(参考)(単位:mm)




EV-9200GC-64-P1


注意 EV-9200用のマウント・パッド寸法と,対象製品のマウント・パッド寸法(QFP用)は,その一部が異なる場合があります。 QFP用の推奨マウント・パッド寸法は,「半導体デバイス 実装マニュアル,C10535J」をご参照ください。




変換アダプタ (TGK-064SBW) の外形図

図B-4 TGK-064SBW 外形図(参考)(単位:mm)







 TGK-064SBW-G1

 注:東京エレテック(株)製



[メ モ]



付録C組み込み用ソフトウエア

μPD78014Hサブシリーズのプログラム開発やメインテナンスをより効率的に行うために,次の組み込み用ソフトウエアを用意しています。

リアルタイムOS (1/2)

RX78K/0	μITRON仕様に準拠したリアルタイムOSです。
リアルタイムOS	RX78K/0のニュークリアスと複数の情報テーブルを作成するためのツール (コンフィギュレータ)
	を添付しています。
	別売のアセンブラ・パッケージ(RA78K/0)およびデバイス・ファイル(DF78014)と組み合わ
	せて使用します。
	<pc環境で使用する場合の注意></pc環境で使用する場合の注意>
	リアルタイムOSはDOSベースのアプリケーションです。Windows上ではDOSプロンプトで使用し
	てください。
	オーダ名称:μS××××RX78013-

注意 RX78K/0を購入する際,事前に購入申込書にご記入のうえ,使用許諾契約書を締結してください。

備考 オーダ名称の××××および は、使用するホスト・マシン, OSなどにより異なります。



××××	ホスト・マシン	OS	供給媒体
AA13	PC-9800シリーズ	日本語Windows ^{注1,2}	3.5インチ2HD FD
AB13	IBM PC/ATおよびその互換機	日本語Windows ^{注1,2}	3.5インチ2HC FD
BB13		英語Windows ^{注1,2}	
3P16	HP9000シリーズ700	HP-UX (Rel. 9 .05)	DAT (DDS)
3K13	SPARCstation	SunOS (Rel. 4 .1.4)	3.5インチ2HC FD
3K15			1/4インチCGMT
3R13	NEWS (RISC)	NEWS-OS (Rel. 6.1)	3.5インチ2HC FD

注1.DOS環境でも動作します。

2 . WindowsNTはサポートしていません。



リアルタイムOS (2/2)

MX78K0	μITRON仕様サブセットのOSです。MX78K0のニュークリアスを添付しています。
os	タスク管理,イベント管理,時間管理を行います。タスク管理ではタスクの実行順序を制御し,
	次に実行するタスクへの切り替え処理を行います。
	<pc環境で使用する場合の注意></pc環境で使用する場合の注意>
	MX78K0はDOSベースのアプリケーションです。Windows上ではDOSプロンプトで使用してくだ
	さい。
	オーダ名称:μS××××MX78K0-

備考 オーダ名称の $\times \times \times \times$ および は、使用するホスト・マシン、OSなどにより異なります。

μ S <u>××××</u> ΜΧ78Κ0	Т		
		製品概要	量産時使用数量の上限
	001	評価用オブジェクト	試作時に使用してください
	XX	量産用オブジェクト	量産時に使用してください
	S01	ソース・プログラム	量産用オブジェクト購入時のみ,購入可能
		•	

××××	ホスト・マシン	os	供給媒体
AA13	PC-9800シリーズ	日本語Windows ^{注1,2}	3.5インチ2HD FD
AB13	IBM PC/ATおよびその互換機	日本語Windows ^{注1,2}	3.5インチ2HC FD
BB13		英語Windows ^{注 1, 2}	
3P16	HP9000シリーズ700	HP-UX (Rel. 9 .05)	DAT (DDS)
3K13	SPARCstation	SunOS (Rel. 4 . 1 . 4)	3.5インチ2HC FD
3K15			1/4インチCGMT
3R13	NEWS (RISC)	NEWS-OS (Rel. 6.1)	3.5インチ2HC FD

注1.DOS環境でも動作します。

2 . WindowsNTはサポートしていません。



付録 D レジスタ索引

D.1 レジスタ索引 (50音順)

[あ行]

ウォッチドッグ・タイマ・モード・レジスタ(WDTM) ... 192 A/Dコンバータ入力選択レジスタ(ADIS) ... 208 A/Dコンバータ・モード・レジスタ(ADM) ... 206 A/D変換結果レジスタ(ADCR) ... 205

[か行]

外部割り込みモード・レジスタ (INTMO) ... 141,327 キー・リターン・モード・レジスタ (KRM) ... 110,344

[さ行]

サンプリング・クロック選択レジスタ(SCS) ... 142,328 自動データ送受信アドレス・ポインタ(ADTP) ... 276 自動データ送受信間隔指定レジスタ(ADTI) ... 282, 293 自動データ送受信コントロール・レジスタ (ADTC) ... 280, 291 16ビット・キャプチャ・レジスタ(CR01) ... 135 16ビット・コンペア・レジスタ(CR00) ... 135 16ビット・タイマ出力コントロール・レジスタ(TOC0) ... 139 16ビット・タイマ・モード・コントロール・レジスタ(TMC0) ... 136 16ビット・タイマ・レジスタ(TMO) ... 135 16ビット・タイマ・レジスタ (TMS) ... 163 シリアルI/Oシフト・レジスタ0(SIO0) ... 223 シリアルI/Oシフト・レジスタ1(SIO1) ... 276 シリアル動作モード・レジスタ 0 (CSIMO) ... 225, 232, 233, 246, 267 シリアル動作モード・レジスタ1 (CSIM1) ... 279, 285, 286, 290 シリアル・バス・インタフェース・コントロール・レジスタ (SBIC) ... 229, 234, 249, 269 スレーブ・アドレス・レジスタ(SVA) ... 223

[た行]

タイマ・クロック選択レジスタ 0 (TCL0) ... 136, 196 タイマ・クロック選択レジスタ 1 (TCL1) ... 163



タイマ・クロック選択レジスタ 2 (TCL2) ... 180, 190, 200 タイマ・クロック選択レジスタ 3 (TCL3) ... 225, 277 時計用タイマ・モード・コントロール・レジスタ (TMC2) ... 183

[な行]

内部拡張RAMサイズ切り替えレジスタ(IXS) ... 389

「は行]

8 ビット・コンペア・レジスタ (CR10, CR20) ... 163

8 ビット・タイマ出力コントロール・レジスタ (TOC1) ... 166

8 ビット・タイマ・モード・コントロール・レジスタ (TMC1) ... 165

8 ビット・タイマ・レジスタ 1 (TM1) ... 163

8 ビット・タイマ・レジスタ 2 (TM2) ... 163

発振安定時間選択レジスタ(OSTS) ... 358

プルアップ抵抗オプション・レジスタ (PUO) ... 108

プログラム・ステータス・ワード (PSW) ... 65,330

プロセッサ・クロック・コントロール・レジスタ (PCC) ... 116

ポート0 (P0) ... 95

ポート1 (P1) ... 97

ポート2 (P2) ... 98

ポート3 (P3) ... 100

ポート4 (P4) ... 101

ポート5 (P5) ... 102

ポート6 (P6) ... 103

ポート・モード・レジスタ 0 (PM0) ... 105

ポート・モード・レジスタ1 (PM1) ... 105

ポート・モード・レジスタ2 (PM2) ... 105

ポート・モード・レジスタ3 (PM3) ... 105, 140, 167, 198, 202

ポート・モード・レジスタ5 (PM5) ... 105

ポート・モード・レジスタ6 (PM6) ... 105

[ま行]

メモリ・サイズ切り替えレジスタ (IMS) ... 349,387 メモリ拡張モード・レジスタ (MM) ... 109,348

[や行]

優先順位指定フラグ・レジスタ0H(PR0H) ... 326優先順位指定フラグ・レジスタ0L(PR0L) ... 326



[わ行]

割り込みタイミング指定レジスタ (SINT) ... 231, 251, 269

割り込みマスク・フラグ・レジスタ0H (MK0H) ... 325, 343

割り込みマスク・フラグ・レジスタ0L (MKOL) ... 325

割り込み要求フラグ・レジスタ0H (IF0H) ... 324, 343

割り込み要求フラグ・レジスタOL (IFOL) ... 324



D.2 レジスタ索引 (アルファベット順)

[A]

ADCR : A/D変換結果レジスタ ... 205

ADIS : A/Dコンバータ入力選択レジスタ ... 208

ADM : A/Dコンバータ・モード・レジスタ ... 206

ADTC : 自動データ送受信コントロール・レジスタ ... 280, 291

ADTI: 自動データ送受信間隔指定レジスタ ... 282, 293

ADTP : 自動データ送受信アドレス・ポインタ ... 276

[C]

CR00 : 16ビット・コンペア・レジスタ ... 135

CR01 : 16ビット・キャプチャ・レジスタ ... 135

CR10 : 8 ビット・コンペア・レジスタ ... 163

CR20 : 8 ビット・コンペア・レジスタ ... 163

CSIMO : シリアル動作モード・レジスタ 0 ... 225, 232, 233, 246, 267

CSIM1 : シリアル動作モード・レジスタ 1 ... 279, 285, 286, 290

$[\mid]$

IFOH : 割り込み要求フラグ・レジスタ0H ... 324, 343

IFOL: 割り込み要求フラグ・レジスタ0L ... 324

IMS : メモリ・サイズ切り替えレジスタ ... 349, 387

INTMO : 外部割り込みモード・レジスタ ... 141, 327

IXS : 内部拡張RAMサイズ切り替えレジスタ ... 389

[K]

KRM : キー・リターン・モード・レジスタ ... 110, 344

[M]

MK0H : 割り込みマスク・フラグ・レジスタ0H ... 325, 343

MKOL : 割り込みマスク・フラグ・レジスタ0 L ... 325

MM : メモリ拡張モード・レジスタ ... 109,348

[0]

OSTS : 発振安定時間選択レジスタ ... 358



[P]

- P0 : ポート 0 ... 95
- P1 : ポート1 ... 97
- P2 : ポート2 ... 98
- P3 : ポート3 ... 100
- P4 : ポート4 ... 101
- P5 : ポート5 ... 102
- P6 : ポート6 ... 103
- PCC : プロセッサ・クロック・コントロール・レジスタ ... 116
- PMO : ポート・モード・レジスタ 0 ... 105
- PM1 : ポート・モード・レジスタ1 ... 105
- PM2 : ポート・モード・レジスタ2 ... 105
- PM3 : ポート・モード・レジスタ 3 ... 105, 140, 167, 198, 202
- PM5 : ポート・モード・レジスタ5 ... 105
- PM6 : ポート・モード・レジスタ6 ... 105
- PR0H : 優先順位指定フラグ・レジスタ0H ... 326
- PROL: 優先順位指定フラグ・レジスタ0L ... 326
- PSW : プログラム・ステータス・ワード ... 65,330
- PUO : プルアップ抵抗オプション・レジスタ ... 108

[S]

- SBIC : シリアル・バス・インタフェース・コントロール・レジスタ ... 229, 234, 249, 269
- SCS : サンプリング・クロック選択レジスタ ... 142, 328
- SINT: 割り込みタイミング指定レジスタ ... 231, 251, 269
- SIO0 : シリアルI/Oシフト・レジスタ 0 ... 223
- SIO1 : シリアルI/Oシフト・レジスタ 1 ... 276
- SVA : スレーブ・アドレス・レジスタ ... 223

[T]

- TCL0 : タイマ・クロック選択レジスタ 0 ... 136, 196
- TCL1 : タイマ・クロック選択レジスタ 1 ... 163
- TCL2 : タイマ・クロック選択レジスタ 2 ... 180, 190, 200
- TCL3 : タイマ・クロック選択レジスタ 3 ... 225, 277
- TMO : 16ビット・タイマ・レジスタ ... 135
- TM1 : 8 ビット・タイマ・レジスタ 1 ... 163
- TM2 : 8 ビット・タイマ・レジスタ 2 ... 163
- TMC0 : 16ビット・タイマ・モード・コントロール・レジスタ ... 136



TMC1 : 8 ビット・タイマ・モード・コントロール・レジスタ ... 165

TMC2 : 時計用タイマ・モード・コントロール・レジスタ ... 183

TMS : 16ビット・タイマ・レジスタ ... 163

TOC0 : 16ビット・タイマ出力コントロール・レジスタ ... 139 TOC1 : 8ビット・タイマ出力コントロール・レジスタ ... 166

[W]

WDTM : ウォッチドッグ・タイマ・モード・レジスタ ... 192



付録 E 改版履歴

これまでの改版履歴を次に示します。なお、適用箇所は各版での章を示します。

版数	前版からの主な改版内容	適用箇所
第2版	次のポートのブロック図を変更	第4章 ポート機能
	・図4-6 P20, P21, P23-P26のプロック図	
	・図4 - 7 P22, P27のプロック図	
	・図4 - 8 P30-P37 のブロック図	
	表5 - 2 CPU クロックと最小命令実行時間の関係 を追加	第5章 クロック発生回路
	図7 - 10,図7 - 13 方形波出力動作のタイミングを追加	第7章 8ビット・タイマ/
		イベント・カウンタ
	シリアル・インタフェース・チャネル 0 のビジィ・モードを解除する (レ	第13章 シリアル・インタ
	ディ信号を出力する)条件を変更	フェース・チャネル 0
	13.4.3 (2) (a) パス・リリース信号 (REL), (b) コマンド信号	
	(CMD)に配線の引き回しについての注意を追加	
	全面改訂:インサーキット・エミュレータIE-78K0-NS, IE-78001-R-Aに対	付録B 開発ツール
	応	
	全面改訂:ファジィ推論開発支援システムを削除	付録C 組み込み用ソフトウ
		エア



--- お問い合わせは ,最寄りのNECへ -----

【営業関係お問い合わせ先】

1日来以前の同い1日7日7日					
半導体第一販売事業部 半導体第二販売事業部 干導体第三販売事業部	108-01 東京都港区芝五丁目7番1号(NEC本社ビル) 東	東京 (03)3454-1111 (大代表)			
中 部 支 社 半導体第一販売部 〒4 半導体第二販売部		名古屋 (052)222-2170 名古屋 (052)222-2190			
半導体第一販売部 関 西 支 社 半導体第二販売部 〒5 半導体第三販売部	540 大阪市中央区城見一丁目 4番24号(NEC関西ビル) 大	て 阪 (06) 945-3178 た 阪 (06) 945-3200 た 阪 (06) 945-3208			
北海道支社 札 幌 (011)25 東北 支支社 仙 台 (022)267 郡 北 支支店店 郡 山 (0249)23 いわき 支店店 長 岡 (0246)25 長 岡 立支店店 長 岡 (0246)25 長 岡 で 支店店 長 岡 (0258)36 土 浦 で 1029)222 神奈川 支社 高 崎 (0273)26 群 馬 支店 高 崎 (0273)26	7-8740 宇都宮支店 宇都宮 (028)621-2281 1-4344 小山 支店 小山 (0285)24-5011 3-5511 長野支社店甲府(0552)24-4141 6-2155 埼玉支社大宮(048)649-1415 3-6161 立川支社立川(0425)26-5981 6-1717 干葉支社 芹葉(043)238-8116 2-4524 静岡支社 静岡 (054)254-4794	福 井 支 店 福 井 (0776)22-1866 富 山 支 店 富 山 (0764)31-8461 三 重 支 支 店 津 都 (075)344-7824 神 戸 支 社 点 神 戸 (078)333-3854 中 国 支 支 店 鳥 (082)242-5504 鳥 取 支 店 局 叫 (0857)27-5311 岡 山 支 店 區 松 山 (086)225-4455 松 山 支 店 格 山 (089)945-4149 九 州 支 社 福 岡 (092)261-2806			

【本資料に関する技術お問い合わせ先】

半導体ソリューション技術本部 マイクロコンピュータ技術部	〒210 川崎市幸区塚越三丁目484番地	川崎	(044)548-7923
半導体販売技術本部 東日本販売技術部	〒108-01 東京都港区芝五丁目7番1号(NEC本社ピル)	東京	(03)3798-9619
半導体販売技術本部中 部 販 売 技 術 部	〒460 名古屋市中区錦一丁目17番1号(NEC中部ピル)	名古屋	(052)222-2125
半導体販売技術本部西日本販売技術部	〒540 大阪市中央区城見一丁目 4番24号(NEC関西ビル)	大 阪	(06) 945-3383

半導体 インフォメーションセンター FAX(**044)548-7900** (FAXにてお願い致します)



アンケート記入のお願い

お手数ですが,このドキュメントに対するご意見をお寄せください。今後のドキュメント作成の 参考にさせていただきます。

[}	゛キュメント名] <u>μ PD78014Hサブシリ</u>	ーズ ユー			21/01 IM00	 (第2版))
[#	6名前など] (さしつかえのない範囲で御社名(学校名 , その他) ご住所 お電話番号 お仕事の内容 お名前			01222000	2 V 0 0 1 V 1 0 0)))))
1 .	ご評価(各欄に をご記入ください)		1			
	項目	大変良い	良い	普通	悪い	大変悪い
	全体の構成					
	説明内容					
	用語解説					
	調べやすさ					
	デザイン , 字の大きさなど					
	その他()					
	()					
2 .	わかりやすい所 (第 章,第 章,第 理由 [章,第	章 , その他	1]
3 .	わかりにくい所 (第 章,第 章,第 理由 [章,第	章,その他	1]
4 .	ご意見 , ご要望					
5.	このドキュメントをお届けしたのは					

NEC販売員,特約店販売員,NEC半導体ソリューション技術本部員, その他()

ご協力ありがとうございました。

下記あてにFAXで送信いただくか,最寄りの販売員にコピーをお渡しください。

NEC半導体インフォメーションセンター

FAX: (044) 548-7900