关于产品目录等资料中的旧公司名称

NEC电子公司与株式会社瑞萨科技于2010年4月1日进行业务整合(合并),整合后的新公司暨"瑞萨电子公司"继承两家公司的所有业务。因此,本资料中虽还保留有旧公司名称等标识,但是并不妨碍本资料的有效性,敬请谅解。

瑞萨电子公司网址: http://www.renesas.com

2010年4月1日 瑞萨电子公司

【发行】瑞萨电子公司(http://www.renesas.com)

【业务咨询】http://www.renesas.com/inquiry



Notice

- 1. All information included in this document is current as of the date this document is issued. Such information, however, is subject to change without any prior notice. Before purchasing or using any Renesas Electronics products listed herein, please confirm the latest product information with a Renesas Electronics sales office. Also, please pay regular and careful attention to additional and different information to be disclosed by Renesas Electronics such as that disclosed through our website.
- Renesas Electronics does not assume any liability for infringement of patents, copyrights, or other intellectual property rights
 of third parties by or arising from the use of Renesas Electronics products or technical information described in this document.
 No license, express, implied or otherwise, is granted hereby under any patents, copyrights or other intellectual property rights
 of Renesas Electronics or others.
- 3. You should not alter, modify, copy, or otherwise misappropriate any Renesas Electronics product, whether in whole or in part.
- 4. Descriptions of circuits, software and other related information in this document are provided only to illustrate the operation of semiconductor products and application examples. You are fully responsible for the incorporation of these circuits, software, and information in the design of your equipment. Renesas Electronics assumes no responsibility for any losses incurred by you or third parties arising from the use of these circuits, software, or information.
- 5. When exporting the products or technology described in this document, you should comply with the applicable export control laws and regulations and follow the procedures required by such laws and regulations. You should not use Renesas Electronics products or the technology described in this document for any purpose relating to military applications or use by the military, including but not limited to the development of weapons of mass destruction. Renesas Electronics products and technology may not be used for or incorporated into any products or systems whose manufacture, use, or sale is prohibited under any applicable domestic or foreign laws or regulations.
- 6. Renesas Electronics has used reasonable care in preparing the information included in this document, but Renesas Electronics does not warrant that such information is error free. Renesas Electronics assumes no liability whatsoever for any damages incurred by you resulting from errors in or omissions from the information included herein.
- 7. Renesas Electronics products are classified according to the following three quality grades: "Standard", "High Quality", and "Specific". The recommended applications for each Renesas Electronics product depends on the product's quality grade, as indicated below. You must check the quality grade of each Renesas Electronics product before using it in a particular application. You may not use any Renesas Electronics product for any application categorized as "Specific" without the prior written consent of Renesas Electronics. Further, you may not use any Renesas Electronics product for any application for which it is not intended without the prior written consent of Renesas Electronics. Renesas Electronics shall not be in any way liable for any damages or losses incurred by you or third parties arising from the use of any Renesas Electronics product for an application categorized as "Specific" or for which the product is not intended where you have failed to obtain the prior written consent of Renesas Electronics. The quality grade of each Renesas Electronics product is "Standard" unless otherwise expressly specified in a Renesas Electronics data sheets or data books, etc.
 - "Standard": Computers; office equipment; communications equipment; test and measurement equipment; audio and visual equipment; home electronic appliances; machine tools; personal electronic equipment; and industrial robots.
 - "High Quality": Transportation equipment (automobiles, trains, ships, etc.); traffic control systems; anti-disaster systems; anti-crime systems; safety equipment; and medical equipment not specifically designed for life support.
 - "Specific": Aircraft; aerospace equipment; submersible repeaters; nuclear reactor control systems; medical equipment or systems for life support (e.g. artificial life support devices or systems), surgical implantations, or healthcare intervention (e.g. excision, etc.), and any other applications or purposes that pose a direct threat to human life.
- 8. You should use the Renesas Electronics products described in this document within the range specified by Renesas Electronics, especially with respect to the maximum rating, operating supply voltage range, movement power voltage range, heat radiation characteristics, installation and other product characteristics. Renesas Electronics shall have no liability for malfunctions or damages arising out of the use of Renesas Electronics products beyond such specified ranges.
- 9. Although Renesas Electronics endeavors to improve the quality and reliability of its products, semiconductor products have specific characteristics such as the occurrence of failure at a certain rate and malfunctions under certain use conditions. Further, Renesas Electronics products are not subject to radiation resistance design. Please be sure to implement safety measures to guard them against the possibility of physical injury, and injury or damage caused by fire in the event of the failure of a Renesas Electronics product, such as safety design for hardware and software including but not limited to redundancy, fire control and malfunction prevention, appropriate treatment for aging degradation or any other appropriate measures. Because the evaluation of microcomputer software alone is very difficult, please evaluate the safety of the final products or system manufactured by you.
- 10. Please contact a Renesas Electronics sales office for details as to environmental matters such as the environmental compatibility of each Renesas Electronics product. Please use Renesas Electronics products in compliance with all applicable laws and regulations that regulate the inclusion or use of controlled substances, including without limitation, the EU RoHS Directive. Renesas Electronics assumes no liability for damages or losses occurring as a result of your noncompliance with applicable laws and regulations.
- 11. This document may not be reproduced or duplicated, in any form, in whole or in part, without prior written consent of Renesas Electronics
- 12. Please contact a Renesas Electronics sales office if you have any questions regarding the information contained in this document or Renesas Electronics products, or if you have any other inquiries.
- (Note 1) "Renesas Electronics" as used in this document means Renesas Electronics Corporation and also includes its majority-owned subsidiaries.
- (Note 2) "Renesas Electronics product(s)" means any product developed or manufactured by or for Renesas Electronics.



M16C/62P群 (M16C/62P、 M16C/62PT)

瑞萨16位单片机 M16C族M16C/60系列

Cautions

Keep safety first in your circuit designs!

1. Renesas Technology Corp. puts the maximum effort into making semiconductor products better and more reliable, but there is always the possibility that trouble may occur with them. Trouble with semiconductors may lead to personal injury, fire or property damage.
Remember to give due consideration to safety when making your circuit designs, with appropriate measures such as (i) placement of substitutive, auxiliary circuits, (ii) use of nonflammable material or (iii) prevention against any malfunction or mishap.

Notes regarding these materials

- 1. These materials are intended as a reference to assist our customers in the selection of the Renesas Technology Corp. product best suited to the customer's application; they do not convey any license under any intellectual property rights, or any other rights, belonging to Renesas Technology Corp. or a third party.
- 2. Renesas Technology Corp. assumes no responsibility for any damage, or infringement of any third-party's rights, originating in the use of any product data, diagrams, charts, programs, algorithms, or circuit application examples contained in these materials.
- 3. All information contained in these materials, including product data, diagrams, charts, programs and algorithms represents information on products at the time of publication of these materials, and are subject to change by Renesas Technology Corp. without notice due to product improvements or other reasons. It is therefore recommended that customers contact Renesas Technology Corp. or an authorized Renesas Technology Corp. product distributor for the latest product information before purchasing a product listed herein.
 - The information described here may contain technical inaccuracies or typographical errors. Renesas Technology Corp. assumes no responsibility for any damage, liability, or other loss rising from these inaccuracies or errors.
 - Please also pay attention to information published by Renesas Technology Corp. by various means, including the Renesas Technology Corp. Semiconductor home page (http://www.renesas.com).
- 4. When using any or all of the information contained in these materials, including product data, diagrams, charts, programs, and algorithms, please be sure to evaluate all information as a total system before making a final decision on the applicability of the information and products. Renesas Technology Corp. assumes no responsibility for any damage, liability or other loss resulting from the information contained herein.
- 5. Renesas Technology Corp. semiconductors are not designed or manufactured for use in a device or system that is used under circumstances in which human life is potentially at stake. Please contact Renesas Technology Corp. or an authorized Renesas Technology Corp. product distributor when considering the use of a product contained herein for any specific purposes, such as apparatus or systems for transportation, vehicular, medical, aerospace, nuclear, or undersea repeater use.
- 6. The prior written approval of Renesas Technology Corp. is necessary to reprint or reproduce in whole or in part these materials.
- 7. If these products or technologies are subject to the Japanese export control restrictions, they must be exported under a license from the Japanese government and cannot be imported into a country other than the approved destination.
 - Any diversion or reexport contrary to the export control laws and regulations of Japan and/or the country of destination is prohibited.
- 8. Please contact Renesas Technology Corp. for further details on these materials or the products contained therein.

注意

本文只是参考译文, 前页所载英文版 "Cautions"具有正式效力。

请遵循安全第一进行电路设计 =

1. 虽然瑞萨科技尽力提高半导体产品的质量和可靠性,但是半导体产品也可能发生故障。半导体的故障可能导致人身伤害、火灾事故以及财产损害。在电路设计时,请充分考虑安全性,采用合适的安全设计方法,如:冗余设计、利用非易燃材料以及防止故障或事故等。

关于利用本资料时的注意事项 =

- 1. 本资料是为了让用户根据用途选择合适的瑞萨科技产品的参考资料,不转让属于瑞萨科技或者第三者 所有的知识产权和其它权利的许可。
- 2. 对于因使用本资料所记载的产品数据、图、表、程序、算法以及其它应用电路的例子而引起的损害或者对第三者的权力的侵犯,瑞萨科技不承担责任。
- 3. 本资料所记载的产品数据、图、表、程序、算法以及其它所有信息均为本资料发行时的信息,由于改进产品或者其它原因,本资料记载的信息可能变动,恕不另行通知。在购买本资料所记载的产品时,请预先向瑞萨科技或者经授权的瑞萨科技产品经销商确认最新信息。
 - 本资料所记载的信息可能存在技术不准确或者印刷错误。因这些错误而引起的损害、责任问题或者其它损失,瑞萨科技不承担责任。
 - 同时也请通过各种方式注意瑞萨科技公布的信息,包括瑞萨科技半导体网站。
 - (http://www.renesas.com)
- 4. 在使用本资料所记载部分或者全部数据、图、表、程序以及算法等信息时,在最终做出有关信息和产品是否适用的判断前,务必对作为整个系统的所有信息进行评价。由于本资料所记载的信息而引起的损害、责任问题或者其它损失,瑞萨科技不承担责任。
- 5. 瑞萨科技的半导体产品不是为在可能和人命相关的环境下使用的设备或者系统而设计和制造的产品。 在研讨将本资料所记载的产品用于运输、交通车辆、医疗、航空宇宙用、原子能控制、海底中继器的 设备或者系统等特殊用途时,请与瑞萨科技或者经授权的瑞萨产品经销商联系。
- 6. 未经瑞萨科技的书面许可,不得翻印或者复制全部或者部分资料的内容。
- 7. 如果本资料所记载的某产品或者技术内容受日本出口管理限制,必须在得到日本政府的有关部门许可后才能出口,并且不准进口到批准目的地国家以外的国家。
 - 禁止违反日本和(或者)目的地国家的出口管理法和法规的任何转卖、挪用或者再出口。
- 8. 如果需要了解本资料所记载的信息或者产品的详细,请与瑞萨科技联系。


本手册的使用方法

1. 对象

本手册是M16C/62P群 (M16C/62P、M16C/62PT) 的硬件手册。 在使用本手册时,需要具备电子电路、逻辑电路以及单片机的基础知识。

2. 寄存器详细说明图的阅读方法

对寄存器详细说明图中使用的符号和用语举例说明:



*1

空白 : 按用途, 置 "0"或者 "1"。

0 : 置 "0"。 1 : 置 "1"。 × : 未使用位。

*2

RW : 可读写位。 RO : 只可读。 WO : 只可写。 - : 未使用位。

*3

• 保留位 保留位,必须设定指定值。

*4

• 未使用位

该位暂未使用。根据外围功能的发展,将来可能具有新的功能,写数据时只能写"0"。

- 不能设定 设定后不能保证正常工作。
- 功能根据设定的工作模式而不同 位的功能根据外围功能的模式而发生变化。请参考各模式下寄存器详细说明图。

*5

用2进制或16进制表示,请按照各手册的正文。

3. M16C族的相关资料

瑞萨科技提供M16C族如下资料(注1):

资料	记述内容
简易手册	硬件概要
数据手册	硬件概要和电气特性
硬件手册	硬件规格(引脚定义、存储器映像、外围功能的说明、电气特性、时序图)
软件手册	指令(汇编语言)运行的详细内容
应用注意事项	外围功能的应用例 参考程序 M16C 族基本功能说明 汇编语言和 C 语言的编程方法
RENESAS TECHNICAL UPDATE	产品规格、资料等的速报

注1. 请使用最新版的资料。最新版登载于瑞萨科技的网页。

目录

特	殊	功能	寄存器速查表 B-1
1.		概要	;
	1.	1	应用1
	1.	2	性能概要2
	1.	3	结构框图 5
	1.	4	产品一览表
	1.	5	引脚定义图
	1.	6	引脚功能的说明24
2.		中央	· 处理器
	2.	1	数据寄存器 (RO、R1、R2、R3)
	2.	2	地址寄存器 (A0、A1)
	2.	3	帧基址寄存器 (FB)
	2.	4	中断表寄存器(INTB)30
	2.	5	程序计数器 (PC)30
	2.	6	用户堆栈指针(USP)、中断堆栈指针(ISP)30
	2.	7	静态基址寄存器 (SB)30
	2.	8	标志寄存器 (FLG)31
		2. 8.	1 进位标志(C标志)31
		2. 8.	2 调试标志 (D 标志)
		2. 8.	3 零标志 (Z 标志)
		2. 8.	4 符号标志 (S 标志)
		2. 8.	5 寄存器组选择标志 (B 标志)
		2. 8.	6 溢出标志(0标志)31
		2. 8.	7 中断允许标志(I标志)31
		2. 8.	8 堆栈指针选择标志(U标志)31
		2. 8.	
		2. 8.	10 保留位 31
3.		存储	:器33
4.		SFR.	
5.		复价	
	5		·····································

		5. 1.	1 电源稳定时 4	13
		5. 1.	2 接通电源时 4	13
	5.	2	低电压检测复位(硬件复位 2)4	16
	5.	3	软件复位4	16
	5.	4	看门狗定时器复位4	16
	5.	5	振荡停止检测复位 4	16
	5.	6	复位后 CPU 内部状态 4	ŀ 7
6.		电压		9
	6.	1	低电压检测中断5	53
	6.	2	停止模式的限制5	55
	6.	3	等待模式的限制5	55
	6.	4	冷启动 / 热启动判断功能 5	55
7.		处理	!器模式5	7
	7.	1		57
	7.	2	处理器模式的设定5	
8.		总线	· ·	1
Ο.	8.		,	
	Ο.	8. 1.		
		8. 1.		
	Q	• • • • • • • • • • • • • • • • • • • •	总线控制6	
	Ο.	8. 2.		
		8. 2.		
		8. 2.		
		8. 2.		
		8. 2.		
		8. 2.		
		8. 2.		
		8. 2.		
		8. 2.		
		8. 2.		
9.		左供	。 6空间扩展功能	7
J.			1. 工 凹 7. / 成 约 化 · · · · · · · · · · · · · · · · · ·	

9.2 4M	字节模式7	3
9. 2. 1	04000h \sim 3FFFFh 地址和 C0000h \sim FFFFFh 地址 \dots 7	3
9. 2. 2	40000h ~ BFFFFh 地址 7	'3
10. 时钟发	生电路8	1
10.1 时	, 钟发生电路的种类	31
10. 1. 1	主时钟	8
10. 1. 2		39
10. 1. 3	内部振荡器时钟	0
10. 1. 4	PLL 时钟 9	0
10. 2 CP	U 时钟和外围功能时钟 9)2
10. 2. 1	CPU 时钟和 BCLK 9)2
10. 2. 2	外围功能时钟(f1、f2、f8、f32、f1SIO、f2SIO、f8SIO、	
10.0 0-	f32S10、fAD、fC32)	
	钟输出功能	
الرد 10.4 الم		
10. 4. 1	正常运行模式 9 等待模式 9	
10. 4. 2		
	停止模式	
	统时钟的保护功能	
10. 0 1/1/2		
10. 6. 1		
	振荡停止/重新振荡检测功能的使用方法	
11. 保护		5
12. 中断		7
12.1 中	断的分类)7
12.2 软	件中断	8(
12. 2. 1	未定义指令中断10	8(
12. 2. 2	溢出中断 10	8(
12. 2. 3	BRK 中断10	8(
12. 2. 4	INT 指令中断 10	8(
12.3 硬	件中断	8(

12. 3	3.1 特殊中断	 108
12. 3	3. 2 外围功能中断	 109
12. 4	中断和中断向量	 109
12. 4	4.1 固定向量表	 110
12. 4	4. 2 可变向量表	 111
12. 5	中断控制	 112
12. 5	5.1 I标志	 114
12. 5	5. 2 IR 位	 114
12. 5	5.3 ILVL2 \sim ILVL0 位、IPL \ldots	 114
12. 5	5. 4 中断响应顺序	 115
12. 5	5. 5 中断响应时间	 116
12. 5	5. 6 接受中断请求时的 IPL 变化	 116
12. 5	5. 7 寄存器保存	 117
12. 5	5. 8 从中断程序的返回	 118
12. 5	5. 9 中断优先级	 118
12. 5	5.10 中断优先级判断电路	 118
12. 6	INT 中断	 120
12. 7	NMI 中断	 121
12. 8	键输入中断	 122
12. 9	地址匹配中断	 123
13. 看门]狗定时器	 125
13. 1	计数源保护模式	 126
14 DMAC	C	127
14. 1	。	 . – .
14. 1		
14. 1		
14. 1		
	1.4 RDY 信号的影响	
14. 2	DMAC 传送周期数	
14. 2	DMA 允许	
14. 4	DMA 请求	
	通道的优先顺序和 DMA 传送时序	
1 T. U	- REAT BUILDING 10 PM/ 14 PM/ 14 REP 1 1 1 1 1 1 1 1 1	

15. 定时器		39
15.1 定期	时器 A1	41
15. 1. 1	定时器模式 1	46
15. 1. 2	事件计数器模式 1	47
15. 1. 3	单次触发定时器模式1	52
15. 1. 4	脉宽调制模式(PWM 模式)1	54
15.2 定時	时器 B	57
15. 2. 1	定时器模式 1	60
15. 2. 2	事件计数器模式 1	61
15. 2. 3	脉冲周期测定模式、脉宽测定模式1	63
16. 用于三	相马达控制的定时器功能	67
17. 串行 1/	′0	77
17. 1 UAF	RTi (i=0 \sim 2)	77
17. 1. 1	时钟同步串行 I ∕ 0 模式	88
17. 1. 2	时钟异步串行 I/0(UART) 模式1	96
17. 1. 3	特殊模式 1(I ² C 模式)2	04
17. 1. 4	特殊模式 2 2	14
17. 1. 5	特殊模式 3(IE 模式)2	18
17. 1. 6	特殊模式 4(SIM 模式)(UART2)2	20
17. 2 SI/	∕03 和 SI ∕04	25
17. 2. 1	SI/0i 运行时序 2	28
17. 2. 2	CLK 极性选择2	28
17. 2. 3	SOUTi 初始值的设定功能2	29
18. A/D 转扫	英器	31
18.1 模式	式的说明	35
18. 1. 1	单次模式 2	35
18. 1. 2	重复模式 2	37
18. 1. 3	单次扫描模式 2	39
18. 1. 4	重复扫描模式 02	41
18. 1. 5	重复扫描模式 12	43
18.2 功能	能2	45
18. 2. 1	分辨率选择功能2	45
18 2 2	采样 & 保持	45

18. 2	2.3 扩展模拟输入引脚 2	245
18. 2	2.4 外部运算放大器连接模式 2	245
18. 2	2.5 降低功耗功能 2	246
18. 2	2. 6 A/D 转换时的传感器输出阻抗	246
19. D/A	转换器 2	49
20. CRC	运算 2	51
21. 可编	B程 I ∕ 0 端口	53
21. 1	Pi 口方向寄存器 (PDi 寄存器 $i=0\sim13$)	<u>2</u> 54
21. 2	Pi 口寄存器 (Pi 寄存器 i=0 ~ 13) 2	<u>2</u> 54
21. 3	上拉控制寄存器 0 ~上拉控制寄存器 3 (PUR0 ~ PUR3 寄存器))5/
21. 4	端口控制寄存器 (PCR 寄存器)	
21.4	响口控制司行奋(POR 司行奋)	104
22. 闪存	版	69
22. 1	存储器配置2	270
22. 1	.1 引导模式 2	271
22. 2	闪存改写禁止功能2	271
22. 2	2.1 ROM 码保护功能2	271
22. 2	2. 2 ID 码检查功能	271
22. 3	CPU 改写模式	273
22. 3	3.1 EWO 模式	<u>2</u> 74
22. 3	3.2 EW1 模式	<u>2</u> 74
22. 3	3.3 闪存控制寄存器 (FIDR、FMRO、FMR1 寄存器)2	274
22. 3		
22. 3		
22. 3		
22. 3		
22. 3		
22. 4		
22. 4		
22. 4		
		202

	22. 5 22. 5		引导 ROM 区	
23	由与	炸小		299
	(23. 1		二····································	
	23. 2		气特性(M16C/62PT)	
24.	使用	注意	意事项	353
2	24. 1	SFF	₹;	353
	24. 1		寄存器设定时的注意事项	
2	24. 2	复位	$\dot{\overline{y}}$	354
2	24. 3		·B总线	
2	24. 4		吏用 PLL 频率合成器时	
2	24. 5	功耗	毛控制	356
2	24. 6	保护	户	357
2	24. 7		折	
	24. 7	'. 1	读取 00000h 地址单元	357
	24. 7	. 2	SP 的设定	357
	24. 7	'. 3	NMI 中断	357
	24. 7	'. 4	中断源的变更	358
	24. 7	7. 5	INT 中断	358
	24. 7	. 6	中断控制寄存器的变更	359
	24. 7	1. 7	看门狗定时器中断	359
2	24. 8	DMA	C	360
	24. 8	3. 1	对 DMA i CON 寄存器的 DMAE 位写数据 (i=0 \sim 1)	360
2	24. 9	定时	寸器	361
	24. 9). 1	定时器 A	361
	24. 9). 2	定时器 B	363
2	24. 10	串行	ī接口	364
	24. 1	0. 1	时钟同步串行 I/0 模式	364
	24. 1	0. 2	异步串行 I/O(UART) 模式	365
	24. 1	0. 3	SI/03、SI/04	365
2	24. 11	A/D	转换器	366
2	24. 12	可绰	扁程 I /0 端口	367
			字版和掩模型 ROM 版的不同点	
2	24. 14	撪槹	莫型 ROM 版	367

24. 15 闪存版	368
24.15.1 闪存改写禁止功能3	368
24. 15. 2 停止模式	368
24. 15. 3 等待模式	368
24.15.4 低功耗模式、内部振荡器低功耗模式3	368
24. 15. 5 命令、数据的写	368
24. 15. 6 编程命令	368
24. 15. 7 锁住位编程命令	368
24. 15. 8 运行速度	369
24. 15. 9 禁止使用的指令	369
24. 15. 10中断	369
24. 15. 11存取方法	369
24. 15. 12用户 ROM 区的改写 3	369
24. 15. 13DMA 传送	369
24. 15. 14有关编程、擦除次数和执行时间	
24.16 有关噪声的注意事项	370
25. 跟据生产时期的不同点3	71
附录 1. 封装尺寸图3	73
附录 2. M16C/62P 和 M16C/62A 的不同点3	75
SFR寄存器索引	379

特殊功能寄存器速查表

地址	寄存器	符号	记述页
0000h			
0001h			
0002h			
0003h			
0004h	处理器模式寄存器0	PMO	58
0005h	处理器模式寄存器1	PM1	59
0006h	系统时钟控制寄存器0	CMO	83
0007h	系统时钟控制寄存器1	CM1	84
0008h	片选控制寄存器	CSR	63
0009h	地址匹配中断允许寄存器	AIER	124
000Ah	保护寄存器	PRCR	105
000Bh	数据块寄存器	DBR	74
000Ch	振荡停止检测寄存器	CM2	85
000Dh			
000Eh	看门狗定时器启动寄存器	WDTS	126
000Fh	看门狗定时器控制寄存器	WDC	126
0010h	地址匹配中断寄存器0	RMADO	124
0011h			
0012h]		
0013h			
0014h	地址匹配中断寄存器1	RMAD1	124
0015h	1		
0016h	1		
0017h			
0018h			
0019h	电压检测寄存器1	VCR1	50
0013h	电压检测寄存器2	VCR2	50
001Rh	片选扩展控制寄存器	CSE	69
001Ch	PLL控制寄存器0	PLC0	87
0010h	・こと、上中)日、江下村(1 200	07
001bh	处理器模式寄存器2	PM2	86
001Eh	低电压检测中断寄存器	D4INT	51
001Fh	DMAO 源指针	SAR0	132
	DMAO ik fa ft	SARU	132
0021h	-		
0022h			
0023h	DMAQ EL-EEL	DADO	100
0024h	DMAO目标指针	DAR0	132
0025h	4		
0026h			
0027h			
0028h	DMAO传送计数器	TCR0	132
0029h			
002Ah			
002Bh			
002Ch	DMAO 控制寄存器	DMOCON	131
002Dh			
002Eh			
002Fh			
0030h	DMA1 源指针	SAR1	132
0031h			
0032h			
0033h			
0034h	DMA1 目标指针	DAR1	132
0035h	1		
0036h	1		
0037h			
0038h	DMA1 传送计数器	TCR1	132
0039h		1000	132
0039fi			+
003Bh	DMA1 协助家大型	PH100**	101
003Ch	DMA1 控制寄存器	DM1CON	131
003Dh			
003Eh			1
003Fh		ı	

注1. 空栏为保留区,不能存取。

141111	支方架	符号	记法市
地址 0040h	寄存器	付写	记述页
0041h			
0042h			
0042h			
0044h	INT3中断控制寄存器	INT31C	113
0045h	定时器B5中断控制寄存器	TB51C	112
0045h	定时器B4中断控制寄存器、	TB41C	112
004011	UART1 总线冲突检测中断控制寄存器	U1BCNIC	112
0047h	定时器B3中断控制寄存器、	TB31C	112
004711	UARTO 总线冲突检测中断控制寄存器	UOBCNIC	112
0048h	SI/04中断控制寄存器、	SAIC	113
004011	INT5中断控制寄存器	INT51C	113
0049h	SI/03中断控制寄存器、	S31C	113
004911			113
00446	INT4中断控制寄存器	INT41C	110
004Ah 004Bh	UART2总线冲突检测中断控制寄存器	DMO1C	112 112
	DMAO 中断控制寄存器		1
004Ch	DMA1 中断控制寄存器	DM11C	112
004Dh	键输入中断控制寄存器	KUPIC	112
004Eh	A/D转换中断控制寄存器	ADIC	112
004Fh	UART2 发送中断控制寄存器	S2TIC	112
0050h	UART2接收中断控制寄存器	S2RIC	112
0051h	UARTO 发送中断控制寄存器	SOTIC	112
0052h	UARTO接收中断控制寄存器	SORIC	112
0053h	UART1 发送中断控制寄存器	SITIC	112
0054h	UART1接收中断控制寄存器	SIRIC	112
0055h	定时器 AO 中断控制寄存器	TAOIC	112
0056h	定时器 A1 中断控制寄存器	TATIC	112
0057h	定时器 A2 中断控制寄存器	TA21C	112
0058h	定时器 A3 中断控制寄存器	TA31C	112
0059h	定时器 A4 中断控制寄存器	TA41C	112
005Ah	定时器B0中断控制寄存器	TBOIC	112
005Bh	定时器B1中断控制寄存器	TB11C	112
005Ch	定时器B2中断控制寄存器	TB21C	112
005Dh	INTO中断控制寄存器	INTOIC	113
005Eh	INT1 中断控制寄存器	INT1IC	113
005Fh	INT2中断控制寄存器	INT21C	113
0060h			
0061h			
0062h			
0063h			
0064h			
0065h			
0066h			
0067h			
0068h			
0069h			
006Ah			
006Bh			
006Ch			
006Dh			
006Eh			
006Fh			
0070h			
0071h			
0072h			
0073h			
0074h			
0075h			1
0076h			
0077h			<u>† </u>
0078h			
0079h			
007Ah			
007Bh	<u>†</u>		
007Ch			<u> </u>
0070h			
007Eh			+
007Eh			+
JU / []			

14011	客左哭	符号	记述五
地址 0080h	寄存器	ার চ	记述页
0080h			
0082h			
0083h			
0084h			
0085h			
0086h			
0087h			
~			
01AFh			
01B0h			
01B1h			
01B2h			
01B3h			
01B4h	闪存识别寄存器(注2)	FIDR	274
01B5h	闪存控制寄存器1(注2)	FMR1	276
01B6h			
01B7h	闪存控制寄存器0(注2)	FMRO	275
01B8h	地址匹配中断寄存器2	RMAD2	124
01B9h	- 20-41 C 同じ (「 図 図 丁 筒 C	MINDE	124
01BAh	地址而和古蛇石还安于四个	ALEDO	104
01BBh	地址匹配中断允许寄存器2	AIER2	124
01BCh	地址匹配中断寄存器3	RMAD3	124
01BDh			
01BEh			
01BFh			
01C0h			
~			
024Fh			
0250h			
0251h			
0252h			
0253h			
0254h			
0255h			
0256h			
0257h			
0258h			+
0259h			
025Ah			
025Bh			
025Ch			
025Dh			
025Eh	外围时钟选择寄存器	PCLKR	86
025Fh			
0260h			
~			
032Fh			
0330h			
0331h		1	1
0332h			
000211			
0333h			
0333h			
0333h 0334h			
0333h 0334h 0335h			
0333h 0334h 0335h 0336h			
0333h 0334h 0335h 0336h 0337h			
0333h 0334h 0335h 0336h 0337h 0338h			
0333h 0334h 0335h 0336h 0337h 0338h 0339h			
0333h 0334h 0335h 0336h 0337h 0338h 0339h 033Ah			
0333h 0334h 0335h 0336h 0337h 0338h 0339h 033Ah 033Bh			

地址	寄存器	符号	记述页
0340h	定时器B3、4、5计数开始标志寄存器	TBSR	159
0341h	200 mm = 1 1 1 1 2 2 2 2 2 2 2 2 2 2 2 2 2 2 2		
0342h	 定时器A1-1寄存器	TA11	172
0343h	Zejiii / i i i ii	1///	172
0344h	上 定时器A2-1寄存器	TA21	172
0345h		.,,,	
0346h	定时器A4-1寄存器	TA41	172
0347h	72.7 ни		
0348h	三相PWM控制寄存器0	INVCO	169
0349h	三相PWM控制寄存器1	INVC1	170
034Ah	三相输出缓冲寄存器0	IDBO	171
034Bh	三相输出缓冲寄存器1	IDB1	171
034Ch	死区时间定时器	DTT	171
034Dh	定时器B2中断发生频率设定计数器	ICTB2	171
034Eh	之	TOTBE	17.
034Fh			-
0350h	定时器B3寄存器	TB3	158
0351h	ACF) HI DO B) 17 HI	100	100
0352h	定时器B4寄存器	TB4	158
0352h	VC1 HI 64 HI 11 HI	1.57	100
0354h	定时器B5寄存器	TB5	158
0355h	소 기 대 DO 의 1.1.1대	150	100
0355h		+	
0356h 0357h		+	
0357h 0358h		+	
0359h			1
035Ah		TB3MR	150
035Bh	定时器B3模式寄存器		158
035Ch	定时器B4模式寄存器	TB4MR	158
035Dh	定时器B5模式寄存器	TB5MR	158
035Eh	中断源选择寄存器2	IFSR2A	121
035Fh	中断源选择寄存器	IFSR	120
0360h	SI/03发送/接收寄存器	S3TRR	226
0361h	C1 /02 校制字左照	020	000
0362h	SI/03 控制寄存器	S3C	226
0363h	SI/03位速率寄存器	S3BRG	226
0364h	SI/04发送/接收寄存器	S4TRR	226
0365h	SI/04控制寄存器	040	206
0366h 0367h		S4C	226 226
	SI/04位速率寄存器	S4BRG	220
0368h			
0369h		-	
036Ah		_	
036Bh	LIADTO 特殊哲子实方思 4	HOCMD 4	107
036Ch	UARTO特殊模式寄存器4	UOSMR4	187 186
036Dh	UARTO特殊模式寄存器3	UOSMR3	
036Eh	UARTO特殊模式寄存器2 UARTO特殊模式寄存器	UOSMR2 UOSMR	186
036Fh			185
0370h	UART1特殊模式寄存器4	U1SMR4	187
0371h	UART1 特殊模式寄存器3	U1SMR3	186
0372h	UART1特殊模式寄存器2	U1SMR2	186
0373h	UART1特殊模式寄存器	U1SMR U2SMD4	185
0374h	UART2特殊模式寄存器4	U2SMR4	187
0375h	UART2特殊模式寄存器3	U2SMR3	186
0376h	UART2特殊模式寄存器2	U2SMR2	186
0377h	UART2特殊模式寄存器	U2SMR	185
0378h	UART2 发送/接收模式寄存器	U2MR	181
0379h	UART2位速率寄存器	U2BRG	182
037Ah	UART2 发送缓冲寄存器	U2TB	182
037Bh			
037Ch	UART2 发送/接收控制寄存器 0	U2C0	183
037Dh	UART2 发送/接收控制寄存器 1	U2C1	184
037Eh	UART2接收缓冲寄存器	U2RB	181
037Fh			

注1. 空栏为保留区,不能存取。 注2. 闪存版有此寄存器。

地址 0380h	寄存器	符号	记述页
บเรชบท	计数开始标志寄存器	TABSR	143, 159, 173
0381h	时钟预分频器复位标志寄存器	CPSRF	145, 159
0382h	单次触发启动标志寄存器	ONSF	144
0383h	触发选择寄存器	TRGSR	144, 173
0384h	递增/递减标志	UDF	144, 173
0385h	边垣/ 边鸠 小心	ОБІ	143
-	ウ타망 AO 호수망	TAO	140
0386h	定时器AO寄存器	TA0	142
0387h			440 470
0388h	定时器 A1 寄存器	TA1	142, 172
0389h		7.0	440 470
038Ah	定时器 A2 寄存器	TA2	142, 172
038Bh		_	
038Ch	定时器A3寄存器	TA3	142
038Dh			
038Eh	定时器 A4 寄存器	TA4	142, 172
038Fh			
0390h	定时器B0寄存器	TB0	158
0391h			
0392h	定时器B1寄存器	TB1	158
0393h			
0394h	定时器B2寄存器	TB2	158, 173
0395h			
0396h	定时器AO模式寄存器	TAOMR	142
0397h	定时器A1模式寄存器	TA1MR	142, 174
0398h	定时器A2模式寄存器	TA2MR	142, 174
0399h	定时器A3模式寄存器	TA3MR	142
039Ah	定时器A4模式寄存器	TA4MR	142, 174
039Bh	定时器B0模式寄存器	TBOMR	145
039Ch	定时器B1模式寄存器	TB1MR	145
039Dh	定时器B2模式寄存器	TB2MR	158, 174
039Eh	定时器B2特殊模式寄存器	TB2SC	172
039Fh	7C. 7 HR == 1071-1852-0-13 HR		
03A0h	UARTO 发送/接收模式寄存器	UOMR	182
03A1h	UARTO 位速率寄存器	UOBRG	182
03A2h	UARTO 发送缓冲寄存器	UOTB	181
03A3h	のボイン交換の作品日間	0015	101
03A4h	UARTO发送/接收控制寄存器0	U0C0	183
03A5h	UARTO 发送/接收控制寄存器 1	U0C1	184
03A6h	UARTO 接收缓冲寄存器	UORB	181
	UAKTU技权级件可行船	UURB	101
03A7h	HADTA 此光 / 拉心	LIMB	100
03A8h	UART1 发送 / 接收模式寄存器	U1MR	182
03A9h	UART1位速率寄存器	U1BRG	182
03AAh	UART1 发送缓冲寄存器	U1TB	181
03ABh	was all March I had been been		46.5
03ACh	UART1 发送 / 接收控制寄存器 0	U1C0	183
03ADh	UART1 发送 / 接收控制寄存器 1	U1C1	184
03AEh	UART1 接收缓冲寄存器	U1RB	181
03AFh			
03B0h	UART 发送/接收控制寄存器2	UCON	185
03B1h			
03B2h			
03B3h			
03B4h			
03B5h			
03B5h			
03B5h 03B6h	DMAO 源选择寄存器	DMOSL	129
03B5h 03B6h 03B7h	DMAO 源选择寄存器	DMOSL	129
03B5h 03B6h 03B7h 03B8h	DMAO源选择寄存器 DMA1 触发源选择寄存器	DMOSL DM1SL	129
03B5h 03B6h 03B7h 03B8h 03B9h			
03B5h 03B6h 03B7h 03B8h 03B9h 03BAh 03BBh	DMA1 触发源选择寄存器	DM1SL	130
03B5h 03B6h 03B7h 03B8h 03B9h 03BAh 03BBh			
0385h 0386h 0387h 0388h 0389h 038Ah 038Bh 038Ch 038Dh	DMA1触发源选择寄存器 CRC数据寄存器	DM1 SL CRCD	130 251
03B5h 03B6h 03B7h 03B8h 03B9h 03BAh 03BBh	DMA1 触发源选择寄存器	DM1SL	130

注1. 空栏为保留区,不能存取。

1,61,1	÷+=	77 P	'7'4' T
地址	寄存器	符号	记述页
03C0h	│ A/D寄存器 0 │	ADO	234
03C1h	, o state on .		
0302h	A/D寄存器1	AD1	234
03C3h			
03C4h	A/D寄存器2	AD2	234
03C5h			
03C6h	A/D寄存器3	AD3	234
03C7h			
03C8h	A/D寄存器4	AD4	234
03C9h			
03CAh	A/D寄存器5	AD5	234
03CBh			
030Ch	A/D寄存器6	AD6	234
03CDh			
03CEh	A/D寄存器7	AD7	234
03CFh			
03D0h			
03D1h			
03D2h			
03D3h			
03D4h	A/D控制寄存器2	ADCON2	234
03D5h			
03D6h	A/D控制寄存器0	ADCONO	233
03D7h	A/D控制寄存器1	ADCON1	233
03D8h	D/A寄存器0	DAO	250
03D9h			
03DAh	D/A寄存器1	DA1	250
03DBh	5777 PJ 13 HH 1	27.11	200
03DCh	D/A控制寄存器	DACON	250
03DDh	77 八江中沙月 17 日	DAGGIN	200
03DEh	端口P14控制寄存器	PC14	262
03DFh		PUR3	262
	上拉控制寄存器3	1	
03E0h	P0口寄存器	P0	261
03E1h	P1口寄存器	P1	261
03E2h	P0口方向寄存器	PD0	260
03E3h	P1 口方向寄存器	PD1	260
03E4h	P2口寄存器	P2	261
03E5h	P3口寄存器	P3	261
03E6h	P2 口方向寄存器	PD2	260
03E7h	P3 口方向寄存器	PD3	260
03E8h	P4口寄存器	P4	261
03E9h	P5 口寄存器	P5	261
03EAh	P4口方向寄存器	PD4	260
03EBh	P5 口方向寄存器	PD5	260
03ECh	P6口寄存器	P6	261
03EDh	P7口寄存器	P7	261
03EEh	P6口方向寄存器	PD6	260
03EFh	P7口方向寄存器	PD7	260
03F0h	P8口寄存器	P8	261
03F1h	P9 口寄存器	P9	261
03F2h	P8口方向寄存器	PD8	260
03F3h	P9口方向寄存器	PD9	260
03F4h	P10口寄存器	P10	261
03F5h	P11口寄存器	P11	261
03F6h	P10口方向寄存器	PD10	260
03F7h	P11 口方向寄存器	PD11	260
03F8h	P12口寄存器	P12	261
03F9h	P13口寄存器	P13	261
03FAh	P12口方向寄存器	PD12	260
03FBh	P13口方向寄存器	PD13	260
03FCh	上拉控制寄存器0	PUR0	263
03FDh	上拉控制寄存器1	PUR1	263
03FEh	上拉控制寄存器 2	PUR2	264
03FFh	端口控制寄存器	PCR	264



M16C/62P群 (M16C/62P、M16C/62PT)

SINGLE-CHIP 16-BIT CMOS MICROCOMPUTER

1. 概要

M16C/62P群 (M16C/62P、M16C/62PT) 是采用高性能硅栅 CMOS 工艺并且装载了M16C/60 系列 CPU 内核的单片机,采用80引脚、100引脚或者 128引脚 QFP 塑封。此单片机既有高性能指令又有高效率指令,并具备 1M 字节的地址空间和快速执行指令的能力。另外,M16C/62P群具有乘法器和高速 DMA 控制器,适用于需要高速算术/逻辑运算处理的 OA、通信设备和工业设备的控制。

1.1 应用

音响、照相机、TV、家电、办公设备、通信设备、便携式设备、工业设备、汽车等。



1.2 性能概要

M16C/62P群 (M16C/62P, M16C/62PT) 性能概要如表1.1~表1.3所示。

表 1.1 性能概要 (128 引脚版)

	项目	性能		
	· · · · · · · · · · · · · · · · · · ·	M16C/62P		
CPU	基本指令数	91条指令		
	最短指令执行时间	41. 7ns (f (BCLK) = 24MHz \sim VCC1=3. 0 \sim 5. 5V)		
		100ns (f (BCLK) = 10MHz \times VCC1=2. 7 \sim 5. 5V)		
	运行模式	单芯片、存储器扩展、微处理器		
	地址空间	1M字节(通过存储空间扩展功能,可扩展到4M字节)		
	存储器容量	请参照 "表1.4和表1.5 产品一览表"		
外围功能	端口	输入/输出:113个、输入:1个		
	多功能定时器	定时器A:16位×5个通道、		
		定时器B:16位×6个通道		
		三相马达控制电路		
	串行接口	3个通道		
		时钟同步串行1/0、异步串行1/0、		
		I ² C bus(注1)、IEBus(注2)		
		2个通道		
	. (a ++ 14 BB	时钟同步串行 I/O		
	A/D转换器	10位A/D转换器:1个电路、26个通道		
	D/A转换器	8位×2个通道		
	DMAC	2个通道		
	CRC运算电路	CRC-CCITT		
	看门狗定时器	15位×1个通道(带预分频器)		
	中断	内部:29个中断源、外部:8个中断源、软件:4个中断源中断优先级:7级		
	时钟发生电路	4个电路 主时钟振荡电路 (*)、副时钟振荡电路 (*)、 内部振荡器、PLL频率合成器 (*)振荡电路中有内部反馈电阻		
	振荡停止检测功能	主时钟振荡停止/重新振荡检测功能		
	电压检测电路	可选项 (注4)		
电气特性	电源电压	VCC1=3. 0 ~ 5. 5V 、 VCC2=2. 7V ~ VCC1 (f (BCLK)=24MHz) VCC1=2. 7 ~ 5. 5V 、 VCC2=2. 7V ~ VCC1 (f (BCLK)=10MHz)		
	功耗	14mA (VCC1=VCC2=5V、f(BCLK)=24MHz) 8mA (VCC1=VCC2=3V、f(BCLK)=10MHz) 1.8μA(VCC1=VCC2=3V、f(XCIN)=32kHz、等待模式)		
		0. 7 μ A (VCC1=VCC2=3V、停止模式)		
闪存版	编程、擦除电压	3. 3 ± 0. 3V或者 5. 0 ± 0. 5V		
	编程、擦除次数	100次(全区域)		
	- FRI T. 100100000	或者1,000次(块1以外的用户ROM区)		
		/10,000次(块A、块1)(注3)		
工作环境温		-20 ~ 85 °C		
, JS/IIII	· 	-40~85℃(注3)		
封装		128引脚塑模LQFP		

- 注1. I²C bus 是荷兰PHILIPS公司的注册商标。
- 注2. IEBus 是NEC 电子株式会社的注册商标。
- 注3. 有关改写次数和工作环境温度,请参照"表1.8 产品代码"。 1,000次/10,000次的产品在开发中(2005年4月)。有关发行日程请询问销售部门。
- 注4. 如需使用选项功能,请指定。

表 1.2 性能概要 (100 引脚版)

项目		性能						
		M16C/62P	M16C/62PT(注4)					
CPU	基本指令数	91条指令						
	最短指令执行时间	41. 7ns (f (BCLK) =24MHz 、 VCC1=3. 0 \sim 5. 5V)	41. 7ns (f (BCLK) = 24MHz \cdot VCC1=4. 0 \sim 5. 5V)					
		100ns (f (BCLK) = 10MHz \sim VCC1=2. 7 \sim 5. 5V)						
	运行模式	单芯片、存储器扩展、微处理器	单芯片					
	地址空间	1M字节(通过存储空间扩展功能,可扩	1M字节					
		展到4M字节)						
	存储器容量	请参照 "表1.4~1.7 产品一览表"						
外围功能	端口	输入/输出:87个、输入:1个						
	多功能定时器	定时器A:16位×5个通道、定时器B:16	6位×6个通道					
		三相马达控制电路						
	串行接口	3个通道						
		时钟同步串行1/0、异步串行1/0						
		I ² C bus(注1)、IEBus(注2)						
		2个通道						
		时钟同步串行 I/0						
	A/D转换器	10位A/D转换器:1个电路、26个通道						
	D/A转换器	8位×2个通道						
	DMAC	2个通道						
	CRC运算电路	CRC-CCITT						
	看门狗定时器	15位×1个通道(带预分频器)						
	中断	内部:29个中断源、外部:8个中断源、	内部:29个中断源、外部:8个中断源、软件:4个中断源					
		中断优先级:7级						
	时钟发生电路	4个电路	1					
		主时钟振荡电路 (*)、副时钟振荡印	主时钟振荡电路 (*)、副时钟振荡电路 (*)、					
		内部振荡器、PLL频率合成器						
		(*) 振荡电路中有内部反馈电阻						
	振荡停止检测功能	主时钟振荡停止/重新振荡检测功能						
	电压检测电路	可选项(注5)	无					
电气特性	电源电压	VCC1=3. 0 ~ 5. 5V 、 VCC2=2. 7V ~ VCC1	VCC1=VCC2=4. 0 ~ 5. 5V					
		(f(BCLK)=24MHz)	(f (BCLK) =24MHz)					
		VCC1=2. $7\sim$ 5. 5V 、VCC2=2. $7V\sim$ VCC1						
		(f(BCLK)=10MHz)						
	功耗	14mA (VCC1=VCC2=5V, f (BCLK)=24MHz)	14mA (VCC1=VCC2=5V、 f (BCLK)=24MHz					
		8mA (VCC1=VCC2=3V, f(BCLK)=10MHz)	2. 0 μ A (VCC1=VCC2=5V $_{\sim}$					
		1. 8 μ A (VCC1=VCC2=3V、	f(XCIN)=32kHz、等待模式)					
		f(XCIN)=32kHz、等待模式)	0.8μA(VCC1=VCC2=5V、停止模式)					
		0. 7 μ A (VCC1=VCC2=3V、停止模式)						
闪存版	编程、擦除电压	3.3±0.3V或者5.0±0.5V	5. 0 ± 0 . 5V					
	编程、擦除次数	100次(全区域)						
		或者1,000次(块1以外的用户ROM区)/						
		10,000次(块A、块1)(注3)	T.					
工作环境温	l度	-20 ~ 85 °C	T版:-40~85℃					
		-40~85℃ (注3)	Ⅴ版:-40~125℃					
封装		100引脚塑模QFP、LQFP						

- 注1. I²C bus 是荷兰PHILIPS公司的注册商标。
- 注2. IEBus 是NEC电子株式会社的注册商标。
- 注3. 有关改写次数和工作环境温度,请参照 "表 1.8 \sim 1.9 产品代码"。 1,000 次 /10,000 次的产品在开发中 (2005 年 4 月)。有关发行日程请询问销售部门。
- 注4. M16C/62PT必须在VCC1=VCC2的条件下使用。
- 注5. 如需使用选项功能,请指定。



表1.3 性能概要(80引脚版)

		性能			
		M16C/62P	M16C/62PT		
CPU	基本指令数	91条指令			
	最短指令执行时间	41. 7ns (f (BCLK) = 24MHz 、 VCC1=3. 0 \sim 5. 5V) 100ns (f (BCLK) = 10MHz 、 VCC1=2. 7 \sim 5. 5V)	41. 7ns (f (BCLK) =24MHz 、VCC1=4. 0 ~ 5. 5V)		
	运行模式	单芯片			
	地址空间	1M字节			
	存储器容量	请参照 "表1.4~1.7 产品一览表"	,		
周辺機能	端口	输入/输出:70个、输入:1个			
	多功能定时器	定时器A:16位×5个通道(定时器A1定时器B:16位×6个通道(定时器B1			
	a/D转换器 D/A转换器 DMAC CRC运算电路 看门狗定时器 中断 时钟发生电路	2个通道 时钟同步串行 I/0、异步串行 I/0、 I ² C bus (注1)、IEBus (注2) 1个通道 异步串行 I/0 I ² C bus (注1)、IEBus (注2) 2个通道 时钟同步串行 I/0 (1个通道为送信- 10位 A/D 转换器:1个电路、26个通道 8位×2个通道 2个通道 CRC-CCITT 15位×1个通道 (带预分频器) 内部:29个中断源、外部:5个中断源中断优先级:7级 4个电路 主时钟振荡电路 (*)、副时钟振荡内部振荡器、PLL 频率合成器	、软件:4个中断源		
		(*) 振荡电路有内部反馈电阻			
	振荡停止检测功能	主时钟振荡停止/重新振荡检测功能	T		
	电压检测电路	可选项(注4)	无		
电气特性	电源电压	VCC1=3. 0 \sim 5. 5V (f (BCLK) = 24MHz) VCC1=2. 7 \sim 5. 5V (f (BCLK) = 10MHz)	VCC1=4. 0 ~ 5. 5V (f (BCLK) = 24MHz)		
	功耗	14mA (VCC1=5V、f(BCLK)=24MHz) 8mA (VCC1=3V、f(BCLK)=10MHz) 1.8μA(VCC1=3V、f(XCIN)=32kHz、 等待模式) 0.7μA(VCC1=3V、停止模式)	14mA(VCC1=5V、f(BCLK)=24MHz) 2.0μA(VCC1=5V、f(XCIN)=32kHz、 等待模式) 0.8μA(VCC1=5V、停止模式)		
闪存版	编程、擦除电压	3.3±0.3V或者5.0±0.5V	5. 0 ± 0. 5V		
	编程、擦除次数	100次(全区域) 或者1,000次(块1以外的用户ROM区 /10,000次(块A、块1)(注3)	100次(全区域) 或者1,000次(块1以外的用户ROM区)		
工作环境温	度	-20~85℃ -40~85℃ (注3)	T版:-40~85℃ V版:-40~125℃		
 封装		80引脚塑模 QFP	1 12. 12. 2		

- 注1. I²C bus 是荷兰PHILIPS公司的注册商标。
- 注2. IEBus是NEC电子株式会社的注册商标。
- 注3. 有关改写次数和工作环境温度,请参照"表1.8 \sim 1.9 产品代码"。 1,000次/10,000次的产品在开发中(2005年4月)。有关发行日程请询问销售部门。
- 注4. 如需使用选项功能,请指定。

1.3 结构框图

M16C/62P群 (M16C/62P, M16C/62PT) 128引脚版、100引脚版的框图如图 1.1所示,80引脚版的框图如图 1.2所示。




图1.1 128引脚版、100引脚版的框图




图1.2 80引脚版的框图

1.4 产品一览表

产品一览表如表 1.4~表 1.7 所示,产品型号、存储器容量和封装如图 1.3 所示,闪存版、外接 ROM版的产品代码 (M16C/62P) 如表 1.8 所示,闪存版的产品代码 (M16C/62PT) 如表 1.9 所示,M16C/62P 闪存版、外接 ROM版的标记图 (俯视图) 如图 1.4 所示,M16C/62P 闪存版的标记图 (俯视图) 如图 1.5 所示。对于M16C/62P 的掩模型 ROM版,请在 ROM 订货时指定其标识。

表1.4 产品一览表(1)(M16C/62P)

2005年4月

型 号	ROM容量	RAM容量	封装	备注
M30622M6P-XXXFP	48K字节	4K字节	100P6S-A	掩模型ROM版
M30622M6P-XXXGP			100P6Q-A	
M30622M8P-XXXFP	64K字节	4K字节	100P6S-A	
M30622M8P-XXXGP			100P6Q-A	
M30623M8P-XXXGP			80P6S-A	
M30622MAP-XXXFP	96K字节	5K字节	100P6S-A	
M30622MAP-XXXGP			100P6Q-A	
M30623MAP-XXXGP (研)			80P6S-A	
M30620MCP-XXXFP	128K字节	10K字节	100P6S-A	
M30620MCP-XXXGP			100P6Q-A	
M30621MCP-XXXGP (研)			80P6S-A	
M30622MEP-XXXFP	192K字节	12K字节	100P6S-A	
M30622MEP-XXXGP			100P6Q-A	
M30623MEP-XXXGP			128P6Q-A	
M30622MGP-XXXFP	256K字节	12K字节	100P6S-A	
M30622MGP-XXXGP			100P6Q-A	
M30623MGP-XXXGP (研)			128P6Q-A	
M30624MGP-XXXFP		20K字节	100P6S-A	
M30624MGP-XXXGP			100P6Q-A	
M30625MGP-XXXGP			128P6Q-A	
M30622MWP-XXXFP	320K字节	16K字节	100P6S-A	
M30622MWP-XXXGP			100P6Q-A	
M30623MWP-XXXGP			128P6Q-A	
M30624MWP-XXXFP		24K字节	100P6S-A	
M30624MWP-XXXGP			100P6Q-A	
M30625MWP-XXXGP (研)			128P6Q-A	
M30626MWP-XXXFP (研)		31K字节	100P6S-A	
M30626MWP-XXXGP (研)			100P6Q-A	
M30627MWP-XXXGP (研)			128P6Q-A	

(研):研发中

注1. 各封装的旧封装型号和名称如下:

PLQP0128KB-A : 128P6Q-A PRQP0100JB-A : 100P6S-A PLQP0100KB-A : 100P6Q-A PRQP0080JA-A : 80P6S-A

表1.5 产品一览表(2)(M16C/62P)

2005年4月

型号		ROM容量	RAM容量	封装	备注
M30626MJP-XXXFP	(计)	512K字节	31K字节	100P6S-A	掩模型ROM版
M30626MJP-XXXGP	(计)			100P6Q-A	
M30627MJP-XXXGP	(计)			128P6Q-A	
M30622F8PFP		64K+4K字节	4K字节	100P6S-A	闪存版
M30622F8PGP				100P6Q-A	
M30623F8PGP	(研)			80P6S-A	
M30620FCPFP		128K+4K字节	10K字节	100P6S-A	
M30620FCPGP				100P6Q-A	
M30621FCPGP	(研)			80P6S-A	
M3062LFGPGP(注3)		256K+4K字节	20K字节	100P6S-A	
M3062LFGPFP(注3)				100P6Q-A	
M30625FGPGP				128P6Q-A	
M30626FHPFP		384K+4K字节	31K字节	100P6S-A	
M30626FHPGP				100P6Q-A	
M30627FHPGP				128P6Q-A	
M30626FJPFP	(计)	512K+4K字节	31K字节	100P6S-A	
M30626FJPGP	(计)			100P6Q-A	
M30627FJPGP	(计)			128P6Q-A	
M30622SPFP		_	4K字节	100P6S-A	外接ROM版
M30622SPGP				100P6Q-A	
M30620SPFP			10K字节	100P6S-A	
M30620SPGP	<u> </u>			100P6Q-A	

(研):研发中 (计):计划中

注1. 各封装的旧封装型号和名称如下:

PLQP0128KB-A : 128P6Q-A、PRQP0100JB-A : 100P6S-A、PLQP0100KB-A : 100P6Q-A、PRQP0080JA-A : 80P6S-A

闪存版中有4K 字节 (块A) 的空间。 注2. 闪存版中有4K 字节 (块A) 的空间。

产品一览表(3)(T版(M16C/62PT)) 表1.6

2005年4月

型号		ROM容量	RAM容量	封装	-	备注
M3062CM6T-XXXFP	(研)	48K字节	4K字节	100P6S-A	掩模型ROM版	T版
M3062CM6T-XXXGP	(研)			100P6Q-A		(高可靠性85℃版)
M3062EM6T-XXXGP	(计)			80P6S-A		
M3062CM8T-XXXFP	(研)	64K字节	4K字节	100P6S-A		
M3062CM8T-XXXGP	(研)			100P6Q-A		
M3062EM8T-XXXGP	(计)			80P6S-A		
M3062CMAT-XXXFP	(研)	96K字节	5K字节	100P6S-A		
M3062CMAT-XXXGP	(研)			100P6Q-A		
M3062EMAT-XXXGP	(计)			80P6S-A		
M3062AMCT-XXXFP	(研)	128K字节	10K字节	100P6S-A		
M3062AMCT-XXXGP	(研)			100P6Q-A		
M3062BMCT-XXXGP	(计)			80P6S-A		
M3062CF8TFP	(研)	64K字节	4K字节	100P6S-A	闪存版	
M3062CF8TGP	(研)			100P6Q-A		
M3062AFCTFP	(研)	128K+4K字节	10K字节	100P6S-A		
M3062AFCTGP	(研)			100P6Q-A		
M3062BFCTGP	(计)	_		80P6S-A		
M3062JFHTFP	(研)	384K+4K字节	31K字节	100P6S-A		
M3062JFHTGP	(研)			100P6Q-A		

(研):研发中 (计): 计划中

注1. 各封装的旧封装型号和名称如下: PRQP0100JB-A: 100P6S-A. PLQP0100KB-A: 100P6Q-A. PRQP0080JA-A : 80P6S-A

注2. 闪存版中有4K 字节 (块A)的空间。

表1.7 产品一览表(4)(V版(M16C/62PT))

2004年8月

型号		ROM容量	RAM容量	封装		备注
M3062CM6V-XXXFP	(计)	48K字节	4K字节	100P6S-A	掩模型ROM版	V版
M3062CM6V-XXXGP	(计)			100P6Q-A		(高可靠性125℃版)
M3062EM6V-XXXGP	(计)			80P6S-A		
M3062CM8V-XXXFP	(计)	64K字节	4K字节	100P6S-A		
M3062CM8V-XXXGP	(计)			100P6Q-A		
M3062EM8V-XXXGP	(计)			80P6S-A		
M3062CMAV-XXXFP	(计)	96K字节	5K字节	100P6S-A		
M3062CMAV-XXXGP	(计)			100P6Q-A		
M3062EMAV-XXXGP	(计)			80P6S-A		
M3062AMCV-XXXFP	(研)	128K字节	10K字节	100P6S-A		
M3062AMCV-XXXGP	(研)			100P6Q-A		
M3062BMCV-XXXGP	(计)			80P6S-A		
M3062AFCVFP	(研)	128K+4K字节	10K字节	100P6S-A	闪存版	
M3062AFCVGP	(研)			100P6Q-A		
M3062BFCVGP	(计)			80P6S-A		
M3062JFHVFP	(计)	384K+4K字节	31K字节	100P6S-A		
M3062JFHVGP	(计)			100P6Q-A		

(研):研发中 (计): 计划中

注1. 各封装的旧封装型号和名称如下: PRQP0100JB-A: 100P6S-A、 PLQP0100KB-A: 100P6Q-A、 PRQP0080JA-A: 80P6S-A 注2. 闪存版中有4K字节(块A)的空间。





图1.3 产品型号、存储器容量和封装

闪存版、外接ROM版的产品代码(M16C/62P) 表1.8

	产品 代码	封装	内部ROM (块1以外的用户ROM区)		内部ROM (块A、块1)		工作环境温度
			改写次数	温度范围	改写次数	温度范围	
	D3	含铅	100	0 ℃ ~ 60 ℃	100	0 ℃ ~ 60 ℃	-40 ℃ ~ 85 ℃
闪存版	D5						-20 °C ~ 85 °C
	D7		1, 000		10, 000	−40 $^{\circ}$ C \sim 85 $^{\circ}$ C	-40 °C ∼ 85 °C
	D9					−20 $^{\circ}$ C \sim 85 $^{\circ}$ C	-20 °C ~ 85 °C
	U3	无铅	100		100	$0^{\circ}\!$	-40 °C ∼ 85 °C
	U5						-20 ℃ ~ 85 ℃
	U7		1, 000		10, 000	−40 $^{\circ}$ C \sim 85 $^{\circ}$ C	-40 °C ∼ 85 °C
	U9					−20 $^{\circ}$ C \sim 85 $^{\circ}$ C	-20 °C ~ 85 °C
外接ROM版	D3	含铅	_	_		_	-40 °C ~ 85 °C
	D5						-20 °C ∼ 85 °C
	U3	无铅	_	_	_	_	-40 °C ∼ 85 °C
	U5						-20 °C ~ 85 °C



M16C/62P闪存版、外接ROM版的标记图(俯视图) 图 1.4

闪存版的产品代码(M16C/62PT) 表1.9

			_					
		产品	封装	内部ROM		内部ROM		工作环境温度
				(块1以外的用户ROM区)		(块A、块1)		
				改写次数	温度范围	改写次数	温度范围	
闪存版	T版	В	含铅	100	0℃~60℃	100	0 ℃ ~ 60 ℃	-40 °C ~ 85 °C
	V版							−40 $^{\circ}$ C \sim 125 $^{\circ}$ C
	T版	В7		1, 000		10, 000	-40 °C ~ 85 °C	-40 °C ~ 85 °C
	V版						-20 °C ~ 125 °C	-40 °C ~ 125 °C
	T版	U	无铅	100		100	0 ℃ ~ 60 ℃	-40 °C ∼ 85 °C
	V版							-40 °C ~ 125 °C
	T版	U7		1, 000		10, 000	-40 °C ~ 85 °C	-40 °C ~ 85 °C
	V版						-20 °C ~ 125 °C	-40 °C ∼ 125 °C




图 1.5 M16C/62P闪存版的标记图(俯视图)

1.5 引脚定义图

引脚定义图(俯视图)如图1.6~1.9所示。




图 1.6 引脚定义图(俯视图)

表1.10 128引脚版的引脚名一览表(1)

Pin No.	控制引脚	端口	中断引脚	定时器引脚	UART引脚	模拟引脚	总线控制引脚
1	VREF						
2	AVCC						
3		P9_7			SIN4	ADTRG	
4		P9_6			SOUT4	ANEX1	
5		P9_5			CLK4	ANEXO	
6		P9_4		TB41N		DA1	
7		P9_3		TB31N		DAO	
8		P9_2		TB21N	SOUT3		
9		P9_1		TB1 I N	SIN3		
10		P9_0		TB01N	CLK3		
11		P14_1					
12		P14_0					
13	BYTE						
14	CNVSS						
15	XCIN	P8_7					
16	XCOUT	P8_6					
17	RESET						
18	XOUT						
19	VSS						
20	XIN						
21	VCC1						
22		P8_5	NM I				
23		P8_4	INT2	ZP			
24		P8_3	INT1				
25		P8_2	INTO				
26		P8_1		TA41N/U			
27		P8_0		TA41N/0			
28		P7_7		TA3IN			
29		P7_6		TA30UT			
30		P7_5		TA21N/W			
31		P7_4		TA20UT/W			
32		P7_3		TA1 I N/V	CTS2/RTS2		
33		P7 2		TATIN/ V	CLK2		
34		P7_1		TAOIN/TB5IN/			
35		P7_0		TAOOUT	TXD2/SDA2		
36		P6_7		17/0001	TXD1/SDA1		
37	VCC1	1 0_7			TXD 17 ODX1		
38	1001	P6_6			RXD1/SCL1		
39	VSS				,		
40		P6_5			CLK1		
41		P6_4			CTS1/RTS1/CTS0/CLKS1		
42		P6_3			TXD0/SDA0		+
43		P6 2			RXD0/SCL0	1	1
44		P6_1			CLK0		
45		P6_0			CTSO/RTSO		
46		P13_7			0100/ K100		
47		P13_6					
48		P13_5				1	1
49		P13_4					+
50		P5_7					RDY/CLKOUT

表1.11 128引脚版的引脚名一览表(2)

Pin No.	控制引脚	端口	中断引脚	定时器引脚	UART引脚	模拟引脚	总线控制引脚
51		P5_6					ALE
52		P5_5					HOLD
53		P5_4					HLDA
54		P13_3					
55		P13_2					
56		P13_1					
57		P13_0					
58		P5_3					BCLK
59		P5_2					RD
60		P5_1					WRH/BHE
61		P5_0					WRL/WR
62		P12_7					
63		P12_6					
64		P12_5					
65		P4_7					CS3
66		P4_6					CS2
67		P4_5					CS1
68		P4_4					CSO
69		P4_3					A19
70		P4_2					A18
71		P4_1					A17
72		P4_0					A16
73		P3_7					A15
74		P3_6					A14
75		P3_5					A13
76		P3_4					A12
77		P3_3					A11
78		P3_2					A10
89		P3_1					A9
80 81		P12_4					
82		P12_3 P12_2					
83		P12_2					
84		P12_0					
85	VCC2	112_0					
86		P3_0					A8 (/-/D7)
87	VSS						
88		P2_7				AN2_7	A7 (/D7/D6)
89		P2_6				AN2_6	A6 (/D6/D5)
90		P2_5				AN2_5	A5 (/D5/D4)
91		P2_4				AN2_4	A4 (/D4/D3)
92		P2_3				AN2_3	A3 (/D3/D2)
93		P2_2				AN2_2	A2 (/D2/D1)
94		P2_1				AN2_1	A1 (/D1/D0)
95		P2_0				AN2_0	A0 (/D0/-)
96		P1_7	INT5				D15
97		P1_6	INT4				D14
98		P1_5	INT3				D13
99		P1_4					D12
100		P1_3					D11

表1.12 128引脚版的引脚名一览表(3)

Pin No.	控制引脚	端口	中断引脚	定时器引脚	UART引脚	模拟引脚	总线控制引脚
101		P1_2					D10
102		P1_1					D9
103		P1_0					D8
104		P0_7				AN0_7	D7
105		P0_6				ANO_6	D6
106		P0_5				ANO_5	D5
107		P0_4				ANO_4	D4
108		P0_3				AN0_3	D3
109		P0_2				AN0_2	D2
110		P0_1				ANO_1	D1
111		P0_0				ANO_0	DO
112		P11_7					
113		P11_6					
114		P11_5					
115		P11_4					
116		P11_3					
117		P11_2					
118		P11_1					
119		P11_0					
120		P10_7	KI3			AN7	
121		P10_6	KI2			AN6	
122		P10_5	KI1			AN5	
123		P10_4	KI0			AN4	
124		P10_3				AN3	
125		P10_2				AN2	
126		P10_1				AN1	
127	AVSS						
128		P10_0				ANO	




图1.7 引脚定义图(俯视图)




图1.8 引脚定义图(俯视图)

表1.13 100引脚版的引脚名一览表(1)

表1.	13	100引脚版	的引脚:	名一览表(1)				
Pin FP	No. GP	控制引脚	端口	中断引脚	定时器引脚	UART 引脚	模拟引脚	总线控制引脚
<u>гг</u> 1	99		P9_6			SOUT4	ANEX1	
2	100		P9 5			CLK4	ANEXO	
3	1		P9_4		TB41N	OLIV4	DA1	
4	2		P9_3		TB31N		DAO	
5	3		P9 2		TB21N	SOUT3	DAG	
6	4		P9_1		TB1 IN	SIN3		
7	5		P9_0		TBOIN	CLK3		
8	6	BYTE						
9	7	CNVSS						
10	8	XCIN	P8_7					
11	9	XCOUT	P8_6					
12	10	RESET						
13	11	XOUT						
14	12	VSS						
15	13	XIN						
16	14	VCC1						
17	15		P8_5	NM I				
18	16		P8_4	INT2	ZP			
19	17		P8_3	INT1				
20	18		P8_2	INTO				
21	19		P8_1		TA4IN/U			
22	20		P8_0		TA40UT/U			
23	21		P7_7		TA3IN			
24	22		P7_6		TA30UT			
25	23		P7_5		TA2IN/W			
26	24		P7_4		TA20UT/W			
27	25		P7_3		TA1IN/V	CTS2/RTS2		
28	26		P7_2		TA10UT/V	CLK2		
29	27		P7_1		TAOIN/TB5IN/	RXD2/SCL2		
30	28		P7_0		TA00UT	TXD2/SDA2		
31	29		P6_7			TXD1/SDA1		
32	30		P6_6			RXD1/SCL1		
33	31		P6_5			CLK1		
34	32		P6_4			CTS1/RTS1/CTS0/CLKS1		
35	33		P6_3			TXDO/SDAO		
36	34		P6_2			RXD0/SCL0		
37	35		P6_1			CLKO		
38	36		P6_0			CTSO/RTSO		
39	37		P5_7					RDY/CLKOUT
40	38		P5_6					ALE
41	39		P5_5					HOLD
42	40		P5_4					HLDA
43	41		P5_3					BCLK
44	42		P5_2					RD
45	43		P5_1					WRH/BHE
46	44		P5_0					WRL/WR
47	45		P4_7					CS3
48	46		P4_6					CS2
49	47		P4_5					CS1
50	48		P4_4					CSO

表1.14 100引脚版的引脚名一览表(2)

衣 1.		און יאנון ני טטו	יואנון כים.	台一见衣 (2 <i>)</i>	T	1	T	1
Pin FP	No. GP	控制引脚	端口	中断引脚	定时器引脚	UART引脚	模拟引脚	总线控制引脚
51	49		P4_3					A19
52	50		P4 2					A18
53	51		P4_1					A17
54	52		P4_0					A16
55	53		P3_7					A15
56	54		P3_6					A14
57	55		P3_5					A13
58	56		P3_4					A12
59	57		P3_3					A11
60	58		P3_2					A10
61	59		P3_1					A9
62	60	VCC2						
63	61		P3_0					A8 (/-/D7)
64	62	VSS						
65	63		P2_7				AN2_7	A7 (/D7/D6)
66	64		P2_6				AN2_6	A6 (/D6/D5)
67	65		P2_5				AN2_5	A5 (/D5/D4)
68	66		P2_4				AN2_4	A4 (/D4/D3)
69	67		P2_3				AN2_3	A3 (/D3/D2)
70	68		P2_2				AN2_2	A2 (/D2/D1)
71	69		P2_1				AN2_1	A1 (/D1/D0)
72	70		P2_0				AN2_0	A0 (/D0/-)
73	71		P1_7	INT5				D15
74	72		P1_6	INT4				D14
75	73		P1_5	INT3				D13
76	74		P1_4					D12
77	75		P1_3					D11
78	76		P1_2					D10
79	77		P1_1					D9
80	78		P1_0					D8
81	79		P0_7				ANO_7	D7
82	80		P0_6				ANO_6	D6
83	81		P0_5				ANO_5	D5
84	82		P0_4				ANO_4	D4
85	83		P0_3				ANO_3	D3
86	84		P0_2				ANO_2	D2
87	85		P0_1				ANO_1	D1
88	86		P0_0				ANO_0	DO DO
89	87		P10_7	KI3			AN7	
90	88	-	P10_6	KI2			AN6	
91	89		P10_5	KI1			AN5	
92	90		P10_4	K10			AN4	
93	91		P10_3	K10			AN3	
93	91		P10_3 P10_2				AN2	
95	93		P10_2				AN1	
96		AVSS	r I U_ I				ANI	
96	94 95	MVOO	P10_0				ANO	
98	96	VREF	r 10_0				ANU	
99	97	AVCC						
100	98	AV00	P9_7			SIN4	ADTRO	
100	90		J_/	l	l	OTHE	ADTRG	1




图1.9 引脚定义图(俯视图)

表1.15 80引脚版的引脚名一览表(1)

Pin No.	控制引脚	端口	中断引脚	定时器引脚	UART引脚	模拟引脚	
1		P9_5			CLK4	ANEX0	
2		P9_4		TB41N		DA1	
3		P9_3		TB31N		DA0	
4		P9_2		TB21N	SOUT3		
5		P9_0		TB01N	CLK3		
6	CNVSS (BYTE)						
7	XCIN	P8_7					
8	XCOUT	P8_6					
9	RESET						
10	XOUT						
11	VSS						
12	XIN						
13	VCC1						
14		P8_5	NM I				
15		P8_4	INT2	ZP			
16		P8_3	INT1				
17		P8_2	ĪNTO				
18		P8_1		TA4IN			
19		P8_0		TA40UT			
20		P7_7		TA31N			
21		P7_6		TA30UT			
22		P7_1		TAOIN/TB5IN/	RXD2/SCL2		
23		P7_0		TA00UT	TXD2/SDA2		
24		P6_7			TXD1/SDA1		
25		P6_6			RXD1/SCL1		
26		P6_5			CLK1		
27		P6_4			CTS1/RTS1/CTS0/CLKS1		
28		P6_3			TXDO/SDAO		
29		P6_2			RXD0/SCL0		
30		P6_1			CLK0		
31		P6_0			CTSO/RTSO		
32		P5_7					CLKOUT
33		P5_6					
34		P5_5					
35		P5_4					
36		P5_3					
37		P5_2					1
38		P5_1					1
39		P5_0					
40		P4_3					1
41		P4_2					
42		P4_1					
43 44		P4_0 P3_7					
45		P3_6					1
46		P3_5					1
47		P3_4					1
48		P3_3					
49		P3_2	1				1
50		P3_1	1				1

表1.16 80引脚版的引脚名一览表(2)

Pin No.	控制引脚	端口	中断引脚	定时器引脚	UART引脚	模拟引脚	总线控制引脚
51		P3_0					
52		P2_7				AN2_7	
53		P2_6				AN2_6	
54		P2_5				AN2_5	
55		P2_4				AN2_4	
56		P2_3				AN2_3	
57		P2_2				AN2_2	
58		P2_1				AN2_1	
59		P2_0				AN2_0	
60		P0_7				AN0_7	
61		P0_6				ANO_6	
62		P0_5				AN0_5	
63		P0_4				ANO_4	
64		P0_3				ANO_3	
65		P0_2				ANO_2	
66		P0_1				ANO_1	
67		P0_0				ANO_0	
68		P10_7	K13			AN7	
69		P10_6	K12			AN6	
70		P10_5	KI1			AN5	
71		P10_4	KIO			AN4	
72		P10_3				AN3	
73		P10_2				AN2	
74		P10_1				AN1	
75	AVSS						
76		P10_0				ANO	
77	VREF						
78	AVCC						
79		P9_7			SIN4	ADTRG	
80		P9_6			SOUT4	ANEX1	

1.6 引脚功能的说明

表1.17 引脚的功能说明(100引脚版、128引脚版共通)(1)

分类	引脚名	输入/ 输出	电源系(注3)	功能
电源输入	VCC1、VCC2	输入	_	输入电压范围: 2.7V ≤ VCC2 ≤ VCC1 ≤ 5.5V。VSS 输入为 0V (注1、2)
模拟电源输入	AVCC AVSS	输入	VCC1	A/D转换器的电源输入。将AVCC连接到VCC1,并且将AVSS连接到VSS。
复位输入	RESET	输入	VCC1	如果此引脚接 "L"电平,单片机就进入复位状态。
CNVSS	CNVSS	输入	VCC1	用于切换处理器模式的引脚。复位后,在单芯片模式下开始运行时连接到VSS,在微处理器模式下开始运行时连接到VCC1。
外部数据总线 宽度选择输入	ВҮТЕ	输入	VCC1	用于切换外部数据总线的引脚。此引脚为 "L"电平时为 16位,"H"电平时为8位。固定为 "L"电平或者 "H"电平。单芯片模式时必须连接到VSS。
总线控制引脚 (注4)	DO~D7	输入/ 输出	VCC2	在选择了独立总线时,进行数据 (D0 \sim D7) 的输入 $/$ 输出。
	D8~D15	输入/ 输出	VCC2	在外部数据总线为 16 位且选择了独立总线时,进行数据 (D8 \sim D15) 的输入 $/$ 输出。
	A0~A19	输出	VCC2	输出地址A0~A19。
	A0/D0 ~ A7/D7	输入/ 输出	VCC2	在外部数据总线为8位且选择了多路复用总线时,分时进行数据 ($D0\sim D7$) 的输入/输出和地址 ($A0\sim A7$) 的输出。
	A1/D0~ A8/D7	输入/ 输出	VCC2	在外部数据总线为 16 位且选择了多路复用总线时,分时进行数据 ($D0\sim D7$) 的输入/输出和地址 ($A1\sim A8$) 的输出。
	$\overline{\mathtt{CSO}}\!\sim\!\overline{\mathtt{CS3}}$	输出	VCC2	芯片选择信号。用于指定存取空间。
	WRL/WR WRH/BHE RD	输出	VCC2	输出WRL、WRH、(WR、BHE)、RD信号。通过程序转换WRL、WRH或者BHE、WR。 •选择WRL、WRH、RD时 在外部数据总线为16位的情况下,WRL信号为"L"电平时写偶地址,WRH信号为"L"电平时写奇地址。在RD信号为"L"电平时,为读状态。 •选择WR、BHE、RD时 在WR信号为"L"电平时,为写状态。在RD信号为"L"电平时,为读状态。BHE信号为"L"电平时存取奇数地址。外部数据总线为8位时,必须使用此模式。
	ALE	输出	VCC2	地址锁存信号。
	HOLD	输入	VCC2	在输入为 "L" 电平期间,单片机为保持状态。
	HLDA	输出	VCC2	在保持状态期间,输出 "L"电平。
	RDY	输入	VCC2	在输入为 "L" 电平期间,单片机进入等待状态。

电源系: 将与外部总线有关的引脚电源分为 VCC2系。因此能输入和 VCC1系不同的电压。

- 注1. 在此后的说明中,如果没有特别指定,文中记述的VCC就表示VCC1。
- 注2. 对于M16C/62PT,必须给VCC1输入4.0~5.5V,且输入条件必须是VCC1=VCC2。
- 注3. 在VCC1>VCC2条件下使用时,请注意确认事项和限制事项。
- 注4. M16C/62PT不能使用总线控制引脚。

表1.18 引脚的功能说明(100引脚版、128引脚版共通)(2)

分类	引脚名	输入/ 输出	电源系 (注1)	功能
主时钟输入	XIN	输入	VCC1	主时钟振荡电路的输入/输出。在XIN和XOUT之间连接 陶瓷谐振器或者晶体振荡器(注3)。如果输入外部生
主时钟输出	XOUT	输出	VCC1	成的时钟,就从XIN输入时钟,并将XOUT置为开路。
副时钟输入	XCIN	输入	VCC1	是副时钟振荡电路的输入/输出。在XCIN和XCOUT之间 连接晶体振荡器(注3)。如果输入外部生成的时钟,
副时钟输出	XCOUT	输出	VCC1	就从XCIN输入时钟,并将XCOUT置为开路。
BCLK输出(注2)	BCLK	输出	VCC2	输出BCLK信号。
时钟输出	CLKOUT	输出	VCC2	输出和fC、f8或者f32相同周期的时钟。
INT 中断输入	ĪNTO∼ĪNT2	输入	VCC1	INT中断的输入。
	INT3 ∼ INT5	输入	VCC2	
MMI 中断输入	NM I	输入	VCC1	NMI中断的输入
键输入中断的输入	KIO~KI3	输入	VCC1	键输入中断的输入。
定时器A	TA00UT \sim TA40UT	输入/ 输出	VCC1	定时器AO~4的输入/输出(但是,TAOOUT的输出为N 沟道漏极开路输出)。
	TAOIN~TA4IN	输入	VCC1	定时器A0~4的输入。
	ZP	输入	VCC1	Z相的输入。
定时器B	TB0IN \sim TB5IN	输入	VCC1	定时器 $80\sim5$ 的输入。
用于三相马达控制的 定时器输出	$U, \overline{U}, V, \overline{V}, W, \overline{W}$	输出	VCC1	用于三相马达控制的定时器输出
串行接口	$\overline{\mathtt{CTSO}}\!\sim\!\overline{\mathtt{CTS2}}$	输入	VCC1	发送控制的输入。
	RTS0~RTS2	输出	VCC1	接收控制的输出。
	CLKO~CLK4	输入/ 输出	VCC1	传送时钟的输入/输出。
	RXD0~RXD2	输入	VCC1	串行数据的输入。
	SIN3, SIN4	输入	VCC1	串行数据的输入。
	TXD0~TXD2	输出	VCC1	串行数据的输出(但是,TXD2的输出为N沟道漏极开路输出)。
	SOUT3, SOUT4	输出	VCC1	串行数据的输出。
	CLKS1	输出	VCC1	传送时钟多引脚输出功能的输出。
1 ² C模式	SDA0~SDA2	输入/ 输出	VCC1	串行数据的输入/输出(但是,SDA2的输出为N沟道漏极开路输出)。
	SCL0~SCL2	输入/ 输出	VCC1	传送时钟的输入/输出(但是,SCL2的输出为N沟道漏极开路输出)。

注1. 在VCC1>VCC2的条件下使用时,请注意确认事项和限制事项。 注2. M16C/62PT不能使用此引脚功能。 注3. 有关振荡特性,请向谐振器制造厂询问。

表1.19 引脚的功能说明(100引脚版、128引脚版共通)(3)

分类	引脚名	输入/ 输出	电源系统 (注1)	功能
基准电压输入	VREF	输入	VCC1	A/D转换器和D/A转换器的基准电压输入。
A/D转换器	ANO ~ AN7 ANO_0 ~ ANO_7 AN2_0 ~ AN2_7	输入	VCC1	A/D转换器的模拟输入
	ADTRG	输入	VCC1	A/D外部触发输入
	ANEXO	输入/ 输出	VCC1	A/D转换器的扩展模拟输入和在外部运算放大器连接模式的输出。
	ANEX1	输入	VCC1	A/D转换器的扩展模拟输入。
D/A转换器	DAO, DA1	输出	VCC1	D/A转换器的输出。
1/0端口	P0_0~P0_7 P1_0~P1_7 P2_0~P2_7 P3_0~P3_7 P4_0~P4_7 P5_0~P5_7 P12_0~P12_7(注2) P13_0~P13_7(注2)	输入/输出	VCC2	CMOS 的8位 I/0端口。具有选择输入/输出的方向寄存器,每个引脚都能设定为输入端口或者输出端口。输入端口能以4位为单位选择有无上拉电阻。
	P6_0~P6_7 P7_0~P7_7 P9_0~P9_7 P10_0~P10_7 P11_0~P11_7(注2)	输入/输出	VCC1	具有和P0同等功能的8位I/0端口(但是,P7_0、P7_1的输出为N沟道漏极开路输出)。
	P8_0~P8_4, P8_6, P8_7 P14_0, P14_1 (注2)	输入/输出	VCC1	具有和P0同等功能的I/0端口。
输入端口	P8_5	输入	VCC1	和MMI引脚复用。是用于确认MMI输入电平的输入专用端口。

注1. 在VCC1>VCC2的状态下使用时,请注意确认事项和限制事项。

注2. M16C/62P(100引脚版)、M16C/62PT(100引脚版)不能使用P11~P14。

表 1.20 引脚的功能说明(80引脚版)(1)(注1)

分类	引脚名	输入/ 输出	电源 系统	功能
电源输入	VCC1 VSS	输入	_	必须给 VCC1 引脚输入 2.7V \sim 5.5V,将 0V 输入到 VSS。(注 2)
模拟电源输入	AVCC AVSS	输入	VCC1	A/D转换器的电源输入。必须将AVCC连接到VCC1,并且将AVSS连接到VSS。
复位输入	RESET	输入	VCC1	如果此引脚接 "L"电平,单片机就变为复位状态。
CNVSS	CNVSS (BYTE)	输入	VCC1	用于切换处理器模式的引脚。复位后,如果在单芯片模式下开始运行,就必须连接到VSS,如果在微处理器模式下开始运行就必须连接到VCC1。在单片机内部,对80引脚版的BYTE引脚进行上拉处理。
主时钟输入	XIN	输入	VCC1	主时钟振荡电路的输入/输出。必须在XIN和XOUT之间连接陶瓷谐振器或者晶体振荡器(注3)。如果输入外部生成的时钟,就必须从XIN
主时钟输出	XOUT	输出	VCC1	输入时钟,并将XOUT置为开路。
副时钟输入	XCIN	输入	VCC1	副时钟振荡电路的输入/输出。必须在XCIN和XCOUT之间连接晶体振 荡器(注3)。如果输入外部生成的时钟,就必须从XCIN输入时钟,
副时钟输出	XCOUT	输出	VCC1	并将XCOUT置为开路。
时钟输出	CLKOUT	输出	VCC1	输出和fC、f8或者f32相同周期的时钟。
INT 中断输入	$\overline{ ext{INT0}}\!\sim\!\overline{ ext{INT2}}$	输入	VCC1	INT 中断的输入。
MMI 中断输入	NM I	输入	VCC1	NMI 中断的输入。
键输入的中断 输入	KIO∼KI3	输入	VCC1	键输入中断输入。
定时器A	TA00UT TA30UT TA40UT	输入/ 输出	VCC1	定时器 A0、定时器 A3 和定时器 A4 的输入/输出(但是,TA00UT 的输出为 N沟道漏极开路输出)。
	TAOIN TA3IN TA4IN	输入	VCC1	定时器 A0、定时器 A3 和定时器 A4 的输入。
	ZP	输入	VCC1	Z相的输入。
定时器B	TBOIN TB2IN~ TB5IN	输入	VCC1	定时器B0和定时器B2~5的输入。
串行接口	CTSO, CTS1	输入	VCC1	发送控制的输入。
	RTSO, RTS1	输出	VCC1	接收控制的输出
	CLKO, CLK1 CLK3, CLK4	输入/ 输出	VCC1	传送时钟的输入/输出。
	RXD0 \sim RXD2	输入	VCC1	串行数据的输入
	SIN4	输入	VCC1	串行数据的输入
	TXD0 \sim TXD2	输出	VCC1	串行数据的输出(但是,TXD2的输出为N沟道漏级开路输出)。
	SOUT3, SOUT4	输出	VCC1	串行数据的输出
	CLKS1	输出	VCC1	传送时钟多引脚输出功能的输出。
I ² C模式	SDAO~SDA2	输入/ 输出	VCC1	串行数据的输入/输出(但是,SDA2的输出为N沟道漏级开路输出)。
	SCL0~SCL2	输入/ 输出	VCC1	传送时钟的输入/输出(但是,SCL2的输出为N沟道漏级开路输出)。

注 1. 在此后的说明中,如果没有特别指定,文中记述的VCC就表示VCC1。 注 2. 对于M16C/62PT,必须给VCC1引脚输入 $4.0\sim5.5V$ 。

注3. 有关振荡特性,请向谐振器制造厂询问。

表1.21 引脚的功能说明(80引脚版)(2)

分类	引脚名	输入/	电源	功能
		输出	系统	
基准电压输入	VREF	输入	VCC1	A/D转换器和D/A转换器的基准电压输入。
A/D转换器	ANO \sim AN7	输入	VCC1	A/D转换器的模拟输入。
	ANO_0 \sim ANO_7			
	AN2_0 \sim AN2_7			
	ADTRG	输入	VCC1	A/D外部触发输入
	ANEXO	输入/ 输出	VCC1	A/D转换器的扩展模拟输入和在外部运算放大器连接模式的输出。
	ANEX1	输入	VCC1	A/D转换器的扩展模拟输入
D/A转换器	DAO, DA1	输出	VCC1	D/A转换器的输出。
I/0端口(注1)	P0_0~P0_7	输入/	VCC1	CMOS的8位1/0端口。具有选择输入/输出的方向寄存器,每个引脚
	P2_0 ~ P2_7	输出		都能设定为输入端口或者输出端口。
	P3_0 ~ P3_7			翰入端口能以4位为单位选择有无上拉电阻。
	P5_0 ~ P5_7			
	P6_0~P6_7			
	P10_0~P10_7			
	P8_0 ~ P8_4,	输入/	VCC1	具有和P0同等功能的I/0端口。
	P8_6, P8_7	输出		
	P9_0,			
	P9_2~P9_7			
	P4_0 \sim P4_3	输入/	VCC1	具有和P0同等功能的输出端口(但是,P7_0、P7_1的输出为N沟道
	P7_0, P7_1,	输出		漏极开路输出)。
	P7_6, P7_7			
输入端口	P8_5	输入	VCC1	NMI 中断的输入,可通过读取P8寄存器中的P8.5位获取引脚状态。

注1. 80引脚版的P1、P4_4~P4_7、P7_2~P7_5、P9_1没有与外部连接。必须用程序将这些端口的方向位置"1"(输出模式)并且将输出数据置"0"("L")。

2. 中央处理器

CPU的寄存器如图2.1所示。CPU有13个寄存器。其中,R0、R1、R2、R3、A0、A1、FB构成寄存器组。寄 存器组有2组。




图 2.1 CPU的寄存器

2.1 数据寄存器 (RO、R1、R2、R3)

RO由16位构成,主要用于传送、算术和逻辑运算。R1~R3与RO一样。

能将R0的高8位(R0H)和低8位(R0L)分别作为8位数据寄存器使用,R1H、R1L与R0H、R0L一样。能将R2和R0组合,作为32位数据寄存器(R2R0)使用。R3R1与R2R0一样。

2.2 地址寄存器(A0、A1)

A0由16位构成,用于地址寄存器间接寻址和地址寄存器相对寻址,也可用于传送、算术和逻辑运算。 A1与A0一样。能将A1和A0组合,作为32位地址寄存器(A1A0)使用。

2.3 帧基址寄存器(FB)

FB由16位构成,用于FB相对寻址。

2.4 中断表寄存器 (INTB)

INTB由20位构成,表示可变中断向量表的起始地址。

2.5 程序计数器 (PC)

PC由20位构成,表示下次将执行的指令地址。

2.6 用户堆栈指针(USP)、中断堆栈指针(ISP)

堆栈指针(SP)有USP和ISP两种,都由16位构成。 能通过FLG的U标志,选择USP或ISP。

2.7 静态基址寄存器 (SB)

SB由16位构成,用于SB相对寻址。

2.8 标志寄存器(FLG)

FLG由11位构成,表示CPU的状态。

2.8.1 进位标志(C标志)

C标志存放由算术逻辑单元产生的进位、借位及移位操作中的移出位。

2.8.2 调试标志(D标志)

D标志是调试专用位,必须置"0"。

2. 8. 3 零标志(Z标志)

运算结果位0时置"1",否则置"0"。

2.8.4 符号标志(S标志)

运算结果为负时置"1",否则置"0"。

2.8.5 寄存器组选择标志(B标志)

B标志为"0"时选择寄存器组0,为"1"时选择寄存器组1。

2.8.6 溢出标志(0标志)

运算结果溢出时为"1",否则为"0"。

2.8.7 中断允许标志(I标志)

I标志是可屏蔽中断的允许标志。 I标志为 "0" 时禁止可屏蔽中断,为 "1" 时允许可屏蔽中断。 如果接受中断请求, I标志就变为"0"。

2.8.8 堆栈指针选择标志(U标志)

U标志为"0"时选择ISP,为"1"时选择USP。 当接受硬件中断请求或者执行软件中断号0~31的INT指令时,U标志变为"0"。

2.8.9 处理器中断优先级(IPL)

IPL由3位构成,指定0~7级的8个处理器中断优先级。 若请求中断的优先级高于当前IPL值,允许该中断请求。

2.8.10 保留位

保留位只能写"0",读时其值不定。

3. 存储器

M16C/62P 群存储器分配如图 3.1 所示,地址空间为从00000h地址到FFFFFh地址的1M字节。

内部ROM分配在从FFFFFh地址开始向低位方向延伸的区域。例如64K字节的内部ROM分配在F0000h地址到FFFFFh地址之间。对于闪存版,在0F000h地址到0FFFFh地址之间有4k字节的区域(块A),主要用于保存数据。但是也能保存程序。

固定中断向量表分配在FFFDCh地址到FFFFFh地址之间。在此,保存中断程序的起始地址。

内部RAM分配在从00400h地址向高位方向延伸的区域。例如10K字节的内部RAM分配在00400h地址到02BFFh地址。内部RAM除了保存数据之外,也可用作子程序调用和中断时的堆栈。

SFR分配在00000h地址到003FFh地址之间。在此,分配了外围功能的控制寄存器。SFR中未被分配的区域全部是保留区,用户不能使用。

专用页向量表分配在FFE00h地址到FFFDBh地址之间。这些向量地址在JMPS指令或JSRS指令中使用。详细内容请参照《M16C/60、M16C/20系列软件手册》。

在存储器扩展模式和微处理器模式中,部分区域为保留区,用户不能使用。

M16C/62P(80引脚版)、M16C/62PT必须使用在单芯片模式,不能使用在存储器扩展模式和微处理器模式。




图 3.1 存储器分配

4. **SFR**

SFR (Special Function Register) 是外围功能的控制寄存器。表4.1-4.8为SFR一览表。

SFR一览表(1)(注1) 表4.1

地址	寄存器	符号	复位后的值
0000h			
0001h			
0002h			
0003h			
0004h	处理器模式寄存器0(注2)	PMO	00000000b(CNVSS引脚为"L") 00000011b(CNVSS引脚为"H")
0005h	处理器模式寄存器1	PM1	00001000b
0006h	系统时钟控制寄存器0	СМО	01001000b
0007h	系统时钟控制寄存器1	CM1	00100000b
0008h	片选控制寄存器(注6)	CSR	00000001b
0009h	地址匹配中断允许寄存器	AIER	XXXXXX00b
000Ah	保护寄存器	PRCR	XX000000b
000Bh	数据块寄存器(注6)	DBR	00h
000Ch	振荡停止检测寄存器 (注3)	CM2	0X000000b
0000h	ACCOUNT OF THE PROPERTY OF THE ACCOUNT OF THE ACCOU	- OILE	
000Eh	看门狗定时器启动寄存器	WDTS	XXh
000Fh	看门狗定时器控制寄存器	WDC	00XXXXXXb(注4)
0010h	地址匹配中断寄存器0	RMADO	00h
0011h			00h
0012h			X0h
0013h			
0014h	地址匹配中断寄存器1	RMAD1	00h
0015h			00h
0016h			X0h
0017h			
0018h			
0019h	电压检测寄存器1(注5、6)	VCR1	00001000b
001Ah	电压检测寄存器2(注5、6)	VCR2	00h
001Bh	片选扩展控制寄存器(注6)	CSE	00h
001Ch	PLL控制寄存器0	PLC0	0001X010b
001Dh			
001Eh	处理器模式寄存器2	PM2	ХХХ00000Ь
001Fh	低电压检测中断寄存器(注6)	D41NT	00h
0020h	DMAO源指针	SAR0	XXh
0021h			XXh
0022h			XXh
0023h			
0024h	DMAO 目标指针	DARO	XXh
0025h			XXh
0026h			XXh
0027h			
0028h	DMAO 传送计数器	TCR0	XXh
0029h			XXh
002Ah			
002Bh			
002Ch	DMAO 控制寄存器	DMOCON	00000X00b
002Dh			
002Eh			
002Fh			

- 注1. 空栏为保留区,不能存取。
- 注 2. PM00、PM01 位在软件复位、看门狗定时器复位、振荡停止检测复位时不变。
- 注3. CM20、CM21、CM27位在振荡停止检测复位时不变。
- 注4. WDC5位上电后为 "0"(冷启动),只能通过程序置 "1"。 注5. 在软件复位、看门狗定时器复位、振荡停止检测复位时不变。 注6. M16C/62PT不能使用该寄存器。

表4.2 SFR一览表(2)(注1)

地址	寄存器	符号	复位后的值
0030h	DMA1 源指针	SAR1	XXh
0031h			XXh
0032h			XXh
0033h			
0034h	DMA1 目标指针	DAR1	XXh
0035h			XXh
0036h			XXh
0037h			
0038h	DMA1 传送计数器	TCR1	XXh
0039h			XXh
003Ah			
003Bh			
003Ch	DMA1 控制寄存器	DM1CON	00000Х00Ь
003Dh			
003Eh			
003Fh			
0040h			
0041h			
0042h			
0043h			
0044h	INT3中断控制寄存器	INT31C	XX00X000b
0045h	定时器B5中断控制寄存器	TB51C	XXXXX000b
0046h	定时器B4中断控制寄存器、UART1总线冲突检测中断控制寄存器	TB4IC, U1BCNIC	XXXXX000b
0047h	定时器B3中断控制寄存器、UARTO总线冲突检测中断控制寄存器	TB31C, UOBCN1C	XXXXX000b
0048h	SI/04中断控制寄存器、INT5中断控制寄存器	S4IC、INT5IC	XX00X000b
0049h	SI/03中断控制寄存器、INT4中断控制寄存器	S31C、INT41C	XX00X000b
004Ah	UART2总线冲突检测中断控制寄存器	BCNIC	XXXXX000b
004Bh	DMAO 中断控制寄存器	DMOIC	XXXXX000b
004Ch	DMA1 中断控制寄存器	DM1 I C	XXXXX000b
004Dh	键输入中断控制寄存器	KUPIC	XXXXX000b
004Eh	A/D转换中断控制寄存器	ADIC	XXXXX000b
004Fh	UART2发送中断控制寄存器	S2TIC	XXXXX000b
0050h	UART2接收中断控制寄存器	S2RIC	XXXXX000b
0051h	UART0 发送中断控制寄存器	SOTIC	XXXXX000b
0052h	UART0接收中断控制寄存器	SORIC	XXXXX000b
0053h	UART1 发送中断控制寄存器	SITIC	XXXXX000b
0054h	UART1接收中断控制寄存器	S1RIC	XXXXX000b
0055h	定时器A0中断控制寄存器	TAOIC	XXXXX000b
0056h	定时器A1中断控制寄存器	TA1IC	XXXXX000b
0057h	定时器A2中断控制寄存器	TA21C	XXXXX000b
0058h	定时器 A3 中断控制寄存器	TA31C	XXXXX000b
0059h	定时器A4中断控制寄存器	TA41C	XXXXX000b
005Ah	定时器80中断控制寄存器	TBOIC	XXXXX000b
005Bh	定时器B1中断控制寄存器	TB11C	XXXXX000b
005Ch	定时器B2中断控制寄存器	TB21C	XXXXX000b
005Dh	INTO中断控制寄存器	INTOIC	XX00X000b
005Eh	INT1中断控制寄存器	INT1IC	XX00X000b
005Fh	INT2中断控制寄存器	INT21C	ХХ00Х000Ь

注1. 空栏为保留区,不能存取。

表 4.3 SFR 一览表 (3) (注1)

地址	寄存器	符号	复位后的值
0060h		13.3	文件信仰區
0061h			
0062h			
0062h			
0064h			
0065h			
0066h			
0067h			
0068h			
0069h			
006Ah			
006Bh			
006Ch			
006Dh			
006Eh			
006Fh			
0070h			
0071h			
0072h			
0073h			
0074h			
0075h			
0076h			
0077h			
0078h			
0078h			
0079h 007Ah			
007Bh			
007Ch			
007Dh			
007Eh			
007Fh			
0080h			
0081h			
0082h			
0083h			
0084h			
0085h			
0086h			
0087h			
~			
01AFh			
01B0h			
01B1h			
01B2h			
01B3h			
01B3h	闪存识别寄存器(注2)	FIDR	XXXXXX00b
01B5h	闪存控制寄存器1(注2)	FMR1	0X00XX0Xb
01B5h	アカロフエルの 17 11月 「 (/ 上 4 /	i mIVI	CACCAACAB
01B0h	闪存控制寄存器0(注2)	FMRO	00000001b
	内存控制		0000001b
01B8h	地址些癿中断句仔命2 	RMAD2	
01B9h			00h
01BAh			X0h
01BBh	地址匹配中断允许寄存器2	ATER2	XXXXXX00b
01BCh	地址匹配中断寄存器3	RMAD3	00h
01BDh			00h
01BEh			X0h
01BFh			

注1. 空栏为保留区,不能存取。 注2. 闪存版有此寄存器。

表 4.4 SFR 一览表 (4) (注1)

地址	寄存器	符号	复位后的值
01C0h			
\sim			
024Fh			
0250h			
0251h			
0252h			
0253h			
0254h			
0255h			
0256h			
0257h			
0258h			
0259h			
025Ah			
025Bh			
025Ch			
025Dh			
025Eh	外围时钟选择寄存器	PCLKR	00000011b
025Fh			
0260h			
~			
032Fh			
0330h			
0331h			
0332h			
0333h			
0334h			
0335h			
0336h			
0337h			
0338h			
0339h			
033Ah			
033Bh			
033Ch			
033Dh			
033Eh			
033Fh			
0340h	定时器B3、4、5计数开始标志寄存器	TBSR	000XXXXXb
0341h	ACCOUNT OF THE PROPERTY OF THE		
0342h	定时器A1-1寄存器	TA11	XXh
0343h			XXh
0344h	定时器A2-1寄存器	TA21	XXh
0345h		1	XXh
0346h	定时器A4-1寄存器	TA41	XXh
0347h	The second of the later		XXh
0348h	三相PWM控制寄存器0	INVCO	00h
0349h	三相PWM控制寄存器1	INVC1	00h
034Ah	三相输出缓冲寄存器0	IDB0	00h
034Bh	三相输出缓冲寄存器1	IDB1	00h
034Ch	死区时间定时器	DTT	XXh
034Dh	定时器B2中断产生频率设置计数器	ICTB2	XXh
034Eh	たい 編号 1 切り 工水下の重り水田	10152	7001
034Fh			<u> </u>
		1	I

注1. 空栏为保留区,不能存取。

表 4.5 SFR 一览表 (5) (注1)

地址	寄存器	符号	复位后的值
0350h	定时器B3寄存器	TB3	XXh
0351h			XXh
0352h	定时器B4寄存器	TB4	XXh
0353h			XXh
0354h	定时器B5寄存器	TB5	XXh
0355h			XXh
0356h			
0357h			
0358h			
0359h			
035Ah			
035Bh	定时器B3模式寄存器	TB3MR	00XX0000b
035Ch	定时器B4模式寄存器	TB4MR	00XX0000b
035Dh	定时器B5模式寄存器	TB5MR	00XX0000b
035Eh	中断源选择寄存器2	IFSR2A	00XXXXXXb
035Fh	中断源选择寄存器	IFSR	00h
0360h	SI/03发送/接收寄存器	S3TRR	XXh
0361h			
0362h	SI/03控制寄存器	S3C	01000000b
0363h	SI/03位速率寄存器	S3BRG	XXh
0364h	SI/04发送/接收寄存器	S4TRR	XXh
0365h			
0366h	SI/04控制寄存器	S4C	01000000b
0367h	SI/04位速率寄存器	S4BRG	XXh
0368h			
0369h			
036Ah			
036Bh			
036Ch	UARTO特殊模式寄存器4	UOSMR4	00h
036Dh	UARTO特殊模式寄存器3	UOSMR3	000X0X0Xb
036Eh	UARTO特殊模式寄存器2	U0SMR2	X0000000b
036Fh	UARTO 特殊模式寄存器	UOSMR	Х0000000Ь
0370h	UART1特殊模式寄存器4	U1SMR4	00h
0371h	UART1特殊模式寄存器3	U1SMR3	000X0X0Xb
0372h	UART1特殊模式寄存器2	U1SMR2	X0000000b
0373h	UART1特殊模式寄存器	U1SMR	Х0000000Ь
0374h	UART2特殊模式寄存器4	U2SMR4	00h
0375h	UART2特殊模式寄存器3	U2SMR3	000X0X0Xb
0376h	UART2特殊模式寄存器2	U2SMR2	X0000000b
0377h	UART2特殊模式寄存器	U2SMR	X0000000b
0378h	UART2发送/接收模式寄存器	U2MR	00h
0379h	UART2位速率寄存器	U2BRG	XXh
037Ah	UART2 发送缓冲寄存器	U2TB	XXh
037Bh		32.0	XXh
037Ch	UART2发送/接收控制寄存器0	U2C0	00001000b
0370h	UART2发送/接收控制寄存器1	U2C1	00001000b
037Eh	UART2接收缓冲寄存器	U2RB	XXh
037En		0210	XXh

注1. 空栏为保留区,不能存取。

表 4.6 SFR 一览表 (6) (注1)

地址	寄存器	符号	复位后的值
0380h	计数启动标志寄存器	TABSR	00h
0381h	时钟预分频复位标志寄存器	CPSRF	0XXXXXXXb
0382h	单次触发启动标志寄存器	ONSF	00h
0383h	触发选择寄存器	TRGSR	00h
0384h	递增/递减标志寄存器	UDF	00h(注2)
0385h			
0386h	定时器AO寄存器	TAO	XXh
0387h			XXh
0388h	定时器A1 寄存器	TA1	XXh
0389h			XXh
038Ah	定时器A2寄存器	TA2	XXh
038Bh			XXh
038Ch	定时器A3寄存器	TA3	XXh
038Dh			XXh
038Eh	定时器A4寄存器	TA4	XXh
038Fh			XXh
0390h	定时器B0寄存器	TB0	XXh
0391h			XXh
0392h	定时器B1寄存器	TB1	XXh
0393h			XXh
0394h	定时器B2寄存器	TB2	XXh
0395h			XXh
0396h	定时器A0模式寄存器	TAOMR	00h
0397h	定时器A1模式寄存器	TA1MR	00h
0398h	定时器A2模式寄存器	TA2MR	00h
0399h	定时器A3模式寄存器	TA3MR	00h
039Ah	定时器A4模式寄存器	TA4MR	00h
039Bh	定时器B0模式寄存器	TBOMR	00ХХ0000ь
039Ch	定时器B1模式寄存器	TB1MR	00ХХ0000ь
039Dh	定时器B2模式寄存器	TB2MR	00XX0000b
039Eh	定时器B2特殊模式寄存器	TB2SC	XXXXXX00b
039Fh			
03A0h	UART0发送/接收模式寄存器	UOMR	00h
03A1h	UARTO位速率寄存器	UOBRG	XXh
03A2h	UARTO 发送缓冲寄存器	UOTB	XXh
03A3h			XXh
03A4h	UART0发送/接收控制寄存器0	UOCO	00001000b
03A5h	UARTO发送/接收控制寄存器 1	U0C1	00XX0010b
03A6h	UARTO接收缓冲寄存器	UORB	XXh
03A7h			XXh
03A8h	UART1 发送/接收模式寄存器	U1MR	00h
03A9h	UART1位速率寄存器	U1BRG	XXh
03AAh	UART1 发送缓冲寄存器	U1TB	XXh
03ABh			XXh
03ACh	UART1 发送/接收控制寄存器 0	U1C0	00001000b
03ADh	UART1 发送 / 接收控制寄存器 1	U1C1	00XX0010b
03AEh	UART1接收缓冲寄存器	U1RB	XXh
	PO MOTOR I DE LA ME		XXh

注1. 空栏为保留区,不能存取。 注2. 复位后,递增/递减标志寄存器的bit7~5为"0",但是读时值不定。

表 4.7 SFR 一览表 (7) (注1)

地址	寄存器	符号	复位后的值
03B0h	UART 发送/接收控制寄存器 2	UCON	Х0000000Ь
03B1h			
)3B2h			
03B3h			
03B4h			
03B5h			
03B6h			
03B7h			
03B8h	DMAO 触发源选择寄存器	DMOSL	00h
03B9h			
03BAh	DMA1 触发源选择寄存器	DM1SL	00h
03BBh			
03BCh	CRC数据寄存器	CRCD	XXh
03BDh			XXh
03BEh	CRC输入寄存器	CRCIN	XXh
03BFh			
03C0h	A/D寄存器0	AD0	XXh
03C1h			XXh
03C2h	A/D寄存器1	AD1	XXh
03C3h			XXh
03C4h	A/D寄存器2	AD2	XXh
03C5h			XXh
03C6h	A/D寄存器3	AD3	XXh
03C7h			XXh
03C8h	A/D寄存器4	AD4	XXh
03C9h			XXh
03CAh	A/D寄存器5	AD5	XXh
03CBh			XXh
03CCh	A/D寄存器6	AD6	XXh
03CDh			XXh
03CEh	A/D寄存器7	AD7	XXh
03CFh			XXh
03D0h			
03D1h			
03D2h			
03D3h			
03D4h	A/D控制寄存器2	ADCON2	00h
03D5h			
03D6h	A/D控制寄存器0	ADCONO	00000XXXb
03D7h	A/D控制寄存器1	ADCON1	00h
03D8h	D/A寄存器0	DAO	00h
03D9h			
03DAh	D/A寄存器1	DA1	00h
03DBh			
03DCh	D/A控制寄存器	DACON	00h
03DDh			
03DEh	端口P14控制寄存器(注2)	PC14	XX00XXXXb
03DFh	上拉控制寄存器3(注2)	PUR3	00h

注1. 空栏为保留区,不能存取。 注2. M16C/62P(80引脚版)、M16C/62PT(80引脚版)没有此寄存器。

表4.8 SFR一览表(8)(注1)

地址	寄存器	符号	复位后的值
03E0h	P0 口寄存器	P0	XXh
03E1h	P1 口寄存器	P1	XXh
03E2h	P0 口方向寄存器	PD0	00h
03E3h	P1 口方向寄存器	PD1	00h
03E4h	P2 口寄存器	P2	XXh
03E5h	P3口寄存器	P3	XXh
03E6h	P2口方向寄存器	PD2	00h
03E7h	P3口方向寄存器	PD3	00h
03E8h	P4口寄存器	P4	XXh
03E9h	P5 口寄存器	P5	XXh
03EAh	P4口方向寄存器	PD4	00h
03EBh	P5 口方向寄存器	PD5	00h
03ECh	P6 口寄存器	P6	XXh
03EDh	P7 口寄存器	P7	XXh
03EEh	P6 口方向寄存器	PD6	00h
03EFh	P7 口方向寄存器	PD7	00h
03F0h	P8 口寄存器	P8	XXh
03F1h	P9 口寄存器	P9	XXh
03F2h	P8口方向寄存器	PD8	00Х00000ь
03F3h	P9 口方向寄存器	PD9	00h
03F4h	P10口寄存器	P10	XXh
03F5h	P11口寄存器 (注3)	P11	XXh
03F6h	P10口方向寄存器	PD10	00h
03F7h	P11口方向寄存器(注3)	PD11	00h
03F8h	P12口寄存器 (注3)	P12	XXh
03F9h	P13口寄存器 (注3)	P13	XXh
03FAh	P12口方向寄存器(注3)	PD12	00h
03FBh	P13口方向寄存器(注3)	PD13	00h
03FCh	上拉控制寄存器0	PUR0	00h
03FDh	上拉控制寄存器1	PUR1	00000000b(注2)
			00000010b
03FEh	上拉控制寄存器2	PUR2	00h
03FFh	端口控制寄存器	PCR	00h

- 注1. 空栏为保留区,不能存取。
- 注2. 在硬件复位1或者低电压检测复位(硬件复位2)后,寄存器的值如下:

 - CNVSS引脚的输入电平为 "L"时,为 "00000000b" CNVSS引脚的输入电平为 "H"时,为 "00000010b"

在软件复位、看门狗定时器复位或者振荡停止检测复位后,寄存器的值如下:

- PMO 寄存器的 PMO1 \sim PMO0 位为 "00b" (单芯片模式) 时、为 "00000000b"
- PMO 寄存器的 PMO1 \sim PMO0 位为 "01b" (存储器扩展模式)或者 "11b" (微处理机模式)时,为 "00000010b"
- 注3. M16C/62P(80引脚版)、M16C/62PT(80引脚版)没有此寄存器。

5. 复位

复位有硬件复位1、低电压检测复位(硬件复位2)、软件复位、看门狗定时器复位和振荡停止检测复位。

5.1 硬件复位1

硬件复位1是通过RESET引脚产生的复位。在电源电压满足推荐运行条件时,如果RESET引脚接"L"电平,引脚就被初始化(请参照"表5.1 RESET引脚电平为"L"期间的引脚状态")。同时,初始化振荡电路并开始主时钟的振荡,如果将RESET引脚的输入电平从"L"变为"H",就初始化CPU和SFR,并从由复位向量指向的地址开始执行程序。内部RAM不被初始化。另外,如果在对内部RAM写数据过程中RESET引脚变为"L"电平,就会导致内部RAM的内容不定。

复位电路的例子如图 5.1、复位顺序如图 5.2 所示, RESET 引脚电平为 "L"期间的引脚状态如表 5.1 所示。

5.1.1 电源稳定时

- (1) 将RESET引脚接"L"电平
- (2) 将20个周期以上的时钟输入到XIN引脚
- (3) 将RESET引脚接"H"电平

5.1.2 接通电源时

- (1) 将RESET引脚接"L"电平
- (2) 使电源电压上升直到满足推荐运行条件的电平为止
- (3) 等待td(P-R)直到内部电源稳定为止
- (4) 将20个周期以上的时钟输入到XIN引脚
- (5) 将RESET引脚接"H"电平




图 5.1 复位电路的例子




图 5.2 复位时序

表5.1 RESET 引脚电平为 "L"期间的引脚状态

	引脚状态			
引脚名	CNIVES - VSS	CNVSS = VCC1(注1)		
	CNVSS = VSS	BYTE = VSS	BYTE = VCC1	
P0	输入端口	数据输入	数据输入	
P1	输入端口	数据输入	输入端口	
P2, P3, P4_0~P4_3	输入端口	地址输出(不定)	地址输出(不定)	
P4_4	输入端口	CSO 输出(输出 "H")	CSO 输出(输出 "H")	
P4_5~P4_7	输入端口	输入端口(有上拉)	输入端口(有上拉)	
P5_0	输入端口		WR 输出(输出 "H")	
P5_1	输入端口	BHE 输出(不定)	BHE 输出 (不定)	
P5_2	输入端口	 RD 输出(输出 "H")	RD 输出 (输出 "H")	
P5_3	输入端口	BCLK输出	BCLK输出	
P5_4	输入端口	HLDA输出(输出值取决于HOLD引脚的输入)	HLDA输出(输出值取决于HOLD引脚的输入)	
P5_5	输入端口	HOLD 输入	HOLD输入	
P5_6	输入端口	ALE输出(输出 "L")	ALE输出(输出 "L")	
P5_7	输入端口	RDY输入	RDY输入	
P6, P7, P8_0~P8_4, P8_6, P8_7, P9, P10	输入端口	输入端口	输入端口	
P11, P12, P13, P14_0, P14_1(注2)	输入端口	输入端口	输入端口	

注1. 这里列出的是内部电源电压在经上电后并稳定下来时的引脚状态,且当 CNVSS=VCC1 时,引脚状态在内部电源电压稳定之前是不确定的。

注2. P11、P12、P13、P14_0、P14_1只限128引脚版。

5.2 低电压检测复位(硬件复位2)

低电压检测复位是通过内置在单片机中的电压检测电路产生的复位。电压检测电路监视输入到VCC1引脚的电压。

VCR2寄存器的VC26位为"1"(复位电平检测电路有效)时,如果输入到VCC1引脚的电压下降到Vdet3以下,就产生复位。

如果输入到VCC1引脚的电压下降到Vdet3以下,就初始化引脚,进入复位状态。如果上升到Vdet3r以上,就初始化引脚、CPU和SFR,并从由复位向量指向的地址开始执行程序。在检测Vdet3r并等待td(S-R)后执行程序。被初始化的引脚、寄存器及它们的状态与硬件复位1相同。

不能通过低电压检测复位 (硬件复位2) 从停止模式返回。

5.3 软件复位

如果将PMO寄存器的PMO3位置"1"(复位单片机),单片机就初始化引脚、CPU和SFR。然后,从由复位向量指向的地址开始执行程序。

在CPU时钟源选择主时钟时,必须在主时钟的振荡处于充分稳定的状态下将PM03位置"1"。

在软件复位中,一部分的 SFR 不被初始化,详细内容请参照 "4. SFR"。另外,因为不初始化 PMO 寄存器的 PMO1 \sim PMO0 位,所以处理器模式不变。

5.4 看门狗定时器复位

PM1 寄存器的PM12 位为 "1" (在看门狗定时器下溢时复位)时,如果看门狗定时器下溢,单片机就初始化引脚、CPU和SFR。然后,从由复位向量指向的地址开始执行程序。

在看门狗定时器复位中,一部分的SFR不被初始化。详细内容请参照"4. SFR"。另外,因为不初始化PMO寄存器的PMO1~PMO0位,所以处理器模式不变。

5.5 振荡停止检测复位

CM2 寄存器的 CM27 位为 "0"(在检测到振荡停止时复位)时,如果检测到主时钟振荡电路的停止,单片机就初始化引脚、CPU和 SFR,停止运行。详细内容请参照 "10.6 振荡停止/重新振荡检测功能"。

在振荡停止检测复位中,一部分的SFR不被初始化。详细内容请参照"4. SFR"。另外,因为不初始化PMO寄存器的PMO1~PMO0位,所以处理器模式不变。

5.6 复位后 CPU 内部状态

复位后的CPU寄存器状态如图5.3所示。有关复位后的SFR的状态,请参照"4. SFR"。




图 5.3 复位后的 CPU 寄存器状态

6. 电压检测电路

注意 =

对于M16C/62PT,不能使用本功能。 但是能使用冷启动/热启动判断功能。

电压检测电路包括复位电平检测电路和低电压检测电路。

复位电平检测电路监视 VCC1 引脚的输入电压,如果 VCC1 引脚的输入电压下降到 Vdet3 以下,就复位单片机。但是,在停止模式中无效。

低电压检测电路监视 VCC1 引脚的输入电压,如果将 VCC1 引脚的输入电压与 Vdet4 比较,就会产生电压检测信号,该信号用于低电压检测中断。能通过 VCR1 寄存器的 VC13 位检测 VCC1 引脚的输入电压是 Vdet4 以上还是未到 Vdet4。

能在VCC=5V时使用电压检测电路。

电压检测电路框图如图6.1所示。




图 6.1 电压检测电路框图




- 注1. 在VCR2寄存器的VC27位为"1"(低电压检测电路有效)时,VC13位有效。 在VCR2寄存器的VC27位为"0"(低电压检测电路无效)时,VC13位为"1"(VCC1≥Vdet4)。
- 注2. 在软件复位、看门狗定时器复位和振荡停止检测复位时不变化。

电压检测寄存器2(注1)



- 注1. 必须在将PRCR寄存器的PRC3位置"1"(允许写)后改写此寄存器。
- 注2. 在使用低电压检测复位(硬件复位2)时,必须将VC26位置"1"(复位电平检测电路有效)。
- 注3. 在停止模式时VC26位无效(VCC1引脚的输入电压即使低于Vdet3,也不进行复位)。
- 注4. 在使用VCR1寄存器的VC13位和D4INT寄存器的D42位时或者在将D40位置"1"(允许低电压检测中断)时, 必须将VC27位置"1"(低电压检测电路有效)。
- 注5. 在软件复位、看门狗定时器复位和振荡停止检测复位时不变化。
- 注6. 在将VC26位或者VC27位置"1"后经过td(E-A),检测电路开始工作。


图 6.2 VCR1、VCR2 寄存器



- 注1. 必须在将PRCR寄存器的PRC3位置"1"(允许写)后改写此寄存器。
- 注2. 在VCR2寄存器的VC27位为"1"(低电压检测电路有效)时有效。如果将VC27位清"0"(低电压检测电路无效), D42位就变为"0"(未检测到)。
- 注3. 如果通过程序写"0",就变为"0"(即使写"1"也不变化)。
- 注4. 如果已经利用低电压检测中断从停止模式返回一次,当其再次用于从停止模式的返回时,必须先对D41位写"0" 之后接着写"1"
- 注5. D40位在VCR2寄存器的VC27位为"1"时有效。 在将D40位置"1"时,必须按下列步骤设定:
 - (1) 将VC27位置"1"

 - (2) 等待td(E-A)直到检测电路开始工作为止 (3) 等待采样时钟(参照"表6.2 采样时间") (4) 将D40位置"1"

D4INT寄存器 图 6.3



低电压检测复位 (硬件复位2) 的运行示例 图 6.4

6.1 低电压检测中断

在D4INT寄存器的D40位为"1"(允许低电压检测中断)时,如果VCC1引脚的输入电压上升到Vdet4以上或者下降到Vdet4以下,就发生低电压检测中断请求。低电压检测中断和看门狗定时器中断、振荡停止/重新振荡检测中断共享中断向量。

将低电压检测中断用于从停止模式的返回时,必须将D4INT寄存器的D41位置"1"(有效)。

在检测到 VCC1 引脚的输入电压与 Vdet4 的比较结果发生变化时,D4INT 寄存器的 D42 位变为 "1"。如果 D42 位从 "0"变为 "1",就产生低电压检测中断请求。D42 位必须通过程序置 "0"。但是, D41 位为 "1"并且在停止模式时,如果检测到 VCC1 引脚的输入电压上升通过 Vdet4,就与 D42 位的状态无关,产生低电压检测中断请求,并从停止模式返回。

低电压中断请求的产生条件如表6.1所示。

检测到VCC1引脚的输入电压通过Vdet4的采样时钟能根据D4INT寄存器的DF1 \sim DF0位来设定。采样时间如表6.2所示。

表 6.1 低电压中断请求的产生条件

运行模式	VC27位	D40位	D41 位	D42位	CMO2位	VC13位
正常运行模式 (注1)			_	0 → 1	_	0→1(注3) 1→0(注3)
等待模式	1	1	_	0 → 1	0	0→1(注3) 1→0(注3)
(注2)				_	1	0 → 1
停止模式 (注2)			1	_	0	0 → 1

一: "0"或"1"

- 注1. 将等待模式、停止模式以外的状态作为正常运行模式(请参照"10. 时钟发生电路")。
- 注2. 请参照 "6.2 停止模式的限制"和 "6.3 等待模式的限制"。
- 注3. 从VC13位的值变化开始,经过采样时间后,产生中断请求。 详细内容请参照"图6.6 低电压中断发生电路的运行示例"。

表6.2 采样时间

Ī	CPU时钟	采样时间 (μs)						
	(D41NT时钟) (MHz)	DF1~DF0=00 (CPU时钟的8分频)	DF1~DF0=01 (CPU时钟的16分频)	DF1~DF0=10 (CPU时钟的32分频)	DF1~DF0=11 (CPU时钟的64分频)			
İ	16	3. 0	6. 0	12. 0	24. 0			




图 6.5 低电压检测中断发生电路的框图




图 6.6 低电压中断发生电路的运行示例

6.2 停止模式的限制

在全部满足以下4个条件时,如果将CM1寄存器的CM10位置"1"(停止模式),就立即产生低电压检测中断,从停止模式返回。

- VCR2寄存器的 VC27位为 "1" (低电压检测电路有效)
- D4INT寄存器的D40位为 "1"(允许低电压检测中断)
- D41位为 "1" (将低电压检测中断用于从停止模式的返回)
- VCC1 引脚的输入电压上升到 Vdet4 以上时 (VCR1 寄存器的 VC13 位为 "1")

VCC1 引脚的输入电压下降到 Vdet4 以下时转移到停止模式;上升到 Vdet4 以上时从停止模式返回。此时,如果 VC13 位为 "0" (VCC1 < Vdet4),就必须将 CM10 位置 "1"。

6.3 等待模式的限制

在全部满足以下5个条件时,如果执行WAIT指令,就立即产生低电压检测中断,从等待模式返回。

- CMO 寄存器的 CMO2 位为 "1" (停止外围功能时钟)
- VCR2寄存器的 VC27位为 "1" (低电压检测电路有效)
- D4INT 寄存器的 D40 位为 "1" (允许低电压检测中断)
- D41 位为 "1" (将低电压检测中断用于从等待模式的返回)
- VCC1 引脚的输入电压上升到 Vdet4 以上时 (VCR1 寄存器的 VC13 位为 "1")

VCC1 引脚的输入电压下降到 Vdet4 以下时转移到等待模式;上升到 Vdet4 以上时从等待模式返回。此时,如果 VC13 位为 "0" (VCC1 < Vdet4),就必须执行等待指令。

6.4 冷启动/热启动判断功能

冷启动/热启动判断功能可以根据WDC寄存器的WDC5标志,判断接通电源时的冷启动(复位处理)和运行过程中复位信号输入时的热启动(复位处理)。

WDC5 标志在接通电源时为 "0",如果进行WDC 寄存器的写操作(对寄存器写任意值),WDC5 标志就变为 "1"。无法通过软件复位或者输入复位信号将WDC5 标志清 "0"。冷启动/热启动判断功能的框图如图 6.7 所示、冷启动/热启动判断功能的运行例如图 6.8 所示,WDC 寄存器如图 6.9 所示。




图 6.7 冷启动/热启动判断功能的框图




图 6.8 冷启动/热启动判断功能的运行示例



图 6.9 WDC 寄存器

7. 处理器模式

注意 ■

对于M16C/62P(80引脚版)和M16C/62PT,不能使用存储器扩展模式和微处理器模式。

7.1 处理器模式的类型

处理器有三种工作模式:单芯片模式、存储器扩展模式和微处理器模式。处理器模式的特点如表7.1所示。

表 7.1 处理器模式的特点

处理器模式	存取空间	分配 Ⅰ/0端口的引脚
单芯片模式	SFR、内部RAM、内部ROM	全部引脚为 I/0端口或者外围功能输入/输出引脚
存储器扩展模式	SFR、内部RAM、内部ROM、外部区域 (注1)	部分引脚为总线控制引脚(注1)
微处理器模式	SFR、内部RAM、外部区域(注1)	部分引脚为总线控制引脚(注1)

注1. 详细内容请参照"8 总线"。

7.2 处理器模式的设定

处理器模式的设定通过CNVSS引脚、PM0寄存器的PM01~PM00位进行。硬件复位后的处理器模式如表7.2所示,对应PM01~PM00位的设定值的处理器模式如表7.3所示。

表 7.2 硬件复位后的处理器模式

CNVSS引脚的输入电平	处理器模式
VSS	单芯片模式
VCC1(注1、2)	微处理器模式

- 注 1. 如果通过将 VCC1 输入到 CNVSS 引脚进行硬件复位 (硬件复位 1 或者低电压检测复位 (硬件复位 2)),就与 $PMO1 \sim PMO0$ 位无关,不能存取内部 ROM。
- 注2. 不能将多路复用总线分配到CS的全部空间。

表 7.3 对应 PM01 ~ PM00 位的设定值的处理器模式


PMO1∼PMO0位	处理器模式
00ь	单芯片模式
01b	存储器扩展模式
10b	不能设定
11b	微处理器模式

如果改写PM01~PM00位,就与CNVSS引脚的输入电平无关,变为对应PM01~PM00位的模式。在将PM01~PM00位改写为"01b"(存储器扩展模式)或者"11b"(微处理器模式)时,就不能同时改写PM07~PM02位。另外,不能在内部ROM转移到微处理器模式,也不能在和内部ROM重叠的区域进行从微处理器模式的转移。

如果通过将 VCC1 输入到 CNVSS 引脚进行硬件复位 (硬件复位 1 或者低电压检测复位 (硬件复位 2)),就与 $PM01 \sim PM00$ 位无关,不能存取内部 ROM。。

与处理器模式相关的寄存器如图7.1~图7.2所示,单芯片模式时的存储器分配如图7.3所示。





- 注1. 必须在将PRCR寄存器的PRC1位置"1"(允许写)后改写此寄存器。
- 注2. 在PM01~PM00位为 "01b" (存储器扩展模式)或者为 "11b" (微处理器模式)时有效。
- 注3. 在PM01~PM00位为 "01b" 并且将PM05~PM04位设定为 "11b" (给CS的所有空间分配多路复用总线)时, 必须给BYTE引脚输入 "H" 电平(外部数据总线为8位)。 在将VCC1输入到CNVSS引脚时,复位后不能将PM05~PM04位设定为 "11b"。

在存储器扩展模式将PM05~PM04位设定为"11b"时,由于P3_1~P3_7、P4_0~P4_3变为I/0端口,因此可存取的区域为每CS 256个字节。

注4. PM00和PM01位在软件复位、看门狗定时器复位、振荡停止检测复位时不变化。

图 7.1 PMO 寄存器



- 注1. 必须在将PRCR寄存器的PRC1位置"1"(允许写)后改写此寄存器。 注2. 对掩模型ROM版,必须固定成"0"。在闪存版时,PM10位控制块A的有效或无效。在PM10位为"1"时, 0F000h~0FFFFh为内部R0M区。另外,在FMR0寄存器的FMR01位为"1"(CPU改写模式)期间,PM10位自动 变为"1"
- 注3. 在PM01 \sim PM00位为 "01b" (存储器扩展模式)或者为 "11b" (微处理器模式)时有效。注4. 如果通过程序对PM12位写 "1",就变为 "1" (即使写 "0" 也不变化)。
- 注5. 如果PM17位为"1"(有等待),就在存取内部RAM和内部ROM时插入1个等待。 在PM17位为"1"并且存取外部区域时,必须将CSR寄存器的CSiW位($i=0\sim3$)清"0"(有等待)。
- 注6. 在FMR0寄存器的FMR01位为"1"(CPU改写模式)期间,PM13位自动变为"1"。
- 注7. 根据PM13位,存取区域发生如下的变化:

存取	存取区域 PM13=0		PM13=1	
内部	_{内部} 【RAM】最大00400h~03FFFh地址(15K字节)		可使用全部区域	
17 1 다이	ROM 最大D0000h~FFFFFh地址(192K字节)		可使用全部区域	
外部		可使用 04000h~07FFFh地址 可使用 80000h~CFFFFh地址	04000h~07FFFh地址为保留区 80000h~CFFFFh地址为保留区 (在存储器扩展模式时)	

图 7.2 PM1 寄存器




图 7.3 单芯片模式时的存储器分配

8. 总线

注意 🚃

对于M16C/62P(80引脚版)和M16C/62PT,不能使用总线控制引脚。

在存储器扩展模式或者微处理器模式中,部分引脚为和外部设备进行数据输入/输出的总线控制引脚。总 线控制引脚有A0~A19、D0~D15、CS0~CS3、RD、WRL/WR、WRH/BHE、ALE、RDY、HOLD、HLDA、BCLK。

8.1 总线模式

总线模式能根据PMO寄存器PMO5~PMO4位选择多路复用总线或者独立总线。独立总线和多路复用总线 的差异如表8.1所示。

8.1.1 独立总线

独立总线是数据和地址分离的总线模式。

8.1.2 多路复用总线

多路复用总线是数据和地址多路复用的总线模式。

8.1.2.1 将BYTE引脚接 "H"电平 (数据总线宽度为8位)时

D0~D7和A0~A7多路复用。

8.1.2.2 将BYTE引脚接 "L"电平 (数据总线宽度为16位)时

D0~D7和A1~A8多路复用。由于D8~D15不被多路复用,所以不能使用D8~D15。连接多路复用 总线的外部设备只被分配到单片机的偶数地址,不能存取奇数地址。

表8.1	独立草	线和名	改复 E	田草线	的差异
AV O. I	75 1/ ///	マン イロ・ク		コッハミン	

引脚名(注1)	独立总线	多路复	用总线
1脚石(注)	独立 芯线	BYTE=H	BYTE=L
P0_0 ~ P0_7/D0 ~ D7	∑ DO ~ D7 ∑	(注2)	(注2)
P1_0~P1_7/D8~D15	∑ D8 ~ D15	输入输出 P1_0∼P1_7口	(注2)
P2_0/A0 (/D0/-)	X A0	AO DO	X A0 X
P2_1 ~ P2_7/A1 ~ A7 (/D1 ~ D7/D0 ~ D6)	X A1 ∼ A7		$\sqrt{A1 \sim A7} \sqrt{D0 \sim D6} $
P3_0/A8 (/-/D7)	X A8	X 88	X A8 D7

注1. 有关上述以外的总线控制信号,请参照"表8.6 处理器模式和引脚功能表"。

注2. PM05~PM04的设定根据存取的区域而不同。详细内容请参照 "表8.6 处理器模式和引脚功能表"

8.2 总线控制

以下说明在存取外部设备时所需的信号和软件等待。

8.2.1 地址总线

地址总线有A0~A19共20条。能通过PM0寄存器PM06位和PM1寄存器的PM11位,从12位、16位、20位中选择地址总线宽度。PM06位和PM11位的设定值和地址总线宽度如表8.2所示。

表8.2 PM06位和PM11位的设定值和地址总线宽度

设定值(注1)	引脚功能	地址总线宽度
PM11=1	P3_4~P3_7	12位
PM06=1	P4_0~P4_3	
PM11=0	A12 \sim A15	16位
PM06=1	P4_0~P4_3	
PM11=0	A12 \sim A15	20位
PM06=0	A16~A19	

注1. 不能设定此表中以外的值。

另外,在从单芯片模式更改为存储器模式时,在存取外部区域之前地址总线不定。

8.2.2 数据总线

将BYTE引脚接 "L" 电平时 (数据总线宽度为8位)时, $D0 \sim D7$ 为8条数据总线,将BYTE引脚接 "L" 电平时 (数据总线宽度为16位)时, $D0 \sim D15$ 为16条数据总线。

不能改变BYTE引脚的输入电平。

8.2.3 片选信号

从 $\overline{\text{CSi}}$ (i=0~3)引脚输出片选信号(以下称为 $\overline{\text{CS}}$)。能通过CSR寄存器的CSi位将引脚功能选择为输入输出端口或者 $\overline{\text{CS}}$ 。CSR寄存器如图8.1所示。

在 1M字节模式中,能通过从 \overline{CSi} 引脚输出的 \overline{CSi} 信号将外部区域最大分为 4 个。在 4M 字节模式中,从 \overline{CSi} 引脚输出 \overline{CSi} 信号或者存储体号。详细内容请参照 "9 存储器空间扩展功能"。


1M字节模式的地址总线和 CSi 信号的输出例 (独立总线、无等待) 如图 8.2 所示。



图 8.1 CSR 寄存器


例1. 在存取CSi表示的外部区域后的下一个周期存取 CSj表示的外部区域时

在此 2 个周期中,地址总线和片选信号都发生变化。




例2. 在存取CSi表示的外部区域后的下一个周期存取内部ROM或者内部RAM时

在此 2 个周期中,片选信号发生变化,但是地址总线不发生变化。




例3. 在存取CSi表示的外部区域后的下一个周期存取相同CSi表示的外部区域时

在此 2 个周期中,地址总线发生变化,但是片选信号不发生变化。



例4. 在存取CSi表示的外部区域后的下一个周期不存取任何区域时(也不预取指令)

在此 2 个周期中,地址总线和片选信号都不发生变化。



注1. 这些例子表示连续 2 个周期的地址总线和芯片选择信号。 根据这些例子的组合,片选信号有可能延长到 2 个总线周期以上。

上图为独立总线、无等待、读取的情况。i=0~3、j=0~3(但是,i 除外)。

图 8.2 1M字节模式的地址和CSi信号的输出例

8.2.4 读写信号

在数据总线宽度为16位时,读写信号能通过PMO寄存器的PMO2位选择 \overline{RD} 、 \overline{BHE} 、 \overline{WR} 的组合或者 RD、WRL、WRH的组合。在数据总线宽度为8位时,必须选择RD、WR、BHE的组合。RD、WRL、 \overline{WRH} 信号的运行如表8.3所示, \overline{RD} 、 \overline{WR} 、 \overline{BHE} 信号的运行如表8.4所示。

RD、WRL、WRH信号的运行 表8.3

数据总线	RD	WRL	WRH	外部数据总线的状态
16位(将BYTE引脚接	L	Н	Н	读数据
"L"电平)	Н	L	Н	将1个字节的数据写到偶数地址
	Н	Н	L	将1个字节的数据写到奇数地址
	Н	L	L	将数据写到偶数地址和奇数地址

表8.4 RD、WR、BHE信号的运行

数据总线	RD	WR	BHE	AO	外部数总线的状态
16位(将BYTE	Н	L	L	Н	将1个字节的数据写到奇数地址
引脚接 "L"	L	Н	L	Н	读奇数地址的1个字节数据
电平)	Н	L	Н	L	将1个字节的数据写到偶数地址
	L	Н	Н	L	读偶数地址的1个字节数据
	Н	L	L	┙	将数据写到偶数地址和奇数地址
	┙	Н	L	┙	读偶数地址和奇数地址的数据
8位(将BYTE 引脚接"H"	Н	L	- (注1)	H或者L	写1个字节的数据
电平)	L	Н	- (注1)	H或者L	读1个字节的数据

注1. 不能使用。

ALE信号 8.2.5

在存取多路复用总线空间时,ALE信号是用于锁存地址的信号。在ALE信号的下降沿,地址被锁存。




图 8.3 ALE信号和地址、数据总线

8.2.6 RDY信号

 \overline{RDY} 信号是用于存取速度慢的外部设备的信号。如果在总线周期的最后BCLK下降时将 \overline{RDY} 引脚接"L"电平,就在总线周期中插入等待时间。在通过 \overline{RDY} 信号产生的等待中,以下的信号保持接受 \overline{RDY} 信号时的状态:

A0 \sim A19, D0 \sim D15, $\overline{\text{CS0}} \sim \overline{\text{CS3}}$, $\overline{\text{RD}}$, $\overline{\text{WRL}}$, $\overline{\text{WRH}}$, $\overline{\text{WR}}$, $\overline{\text{BHE}}$, $\overline{\text{ALE}}$, $\overline{\text{HLDA}}$

然后,如果在BCLK下降时将 \overline{RDY} 引脚接"H"电平,就执行剩下的总线周期。通过 \overline{RDY} 信号在读周期中插入等待时间的例子如图8.4所示。

在使用 \overline{RDY} 信号时,必须将CSR寄存器的对应位 ($CS3W \sim CS0W$ 位)置 "0" (有等待);在不使用 \overline{RDY} 信号时,请把 \overline{RDY} 引脚按未使用端口处理。




图 8.4 通过RDY信号在读周期中插入等待时间的例子

8.2.7 HOLD 信号

HOLD 信号是用于将总线的使用权从 CPU 或者 DMAC 转移到外部电路的信号。如果将 HOLD 引脚接 "L"电平,则单片机在结束当前的总线存取后进入保持状态。在 HOLD 引脚为 "L"电平期间,维持保持状态,且在保持状态期间从 HLDA 引脚输出 "L"电平。处于保持状态的单片机状态如表8.5所示。

另外,总线的使用优先顺序由高至低依次为 HOLD、DMAC 和 CPU。但是,如果 CPU 以字为单位对奇数地址进行存取时,在分2次的存取期间, DMAC 不能获得总线使用权。

HOLD>DMAC>CPU

图8.5 总线的使用优先顺序

表8.5 处于保持状态的单片机状态

	项目	状态
BCLK		输出
A0~A19, D0~D15,	$\overline{\text{CSO}}\!\sim\!\overline{\text{CS3}}$, $\overline{\text{RD}}$, $\overline{\text{WRL}}$, $\overline{\text{WRH}}$, $\overline{\text{WR}}$, $\overline{\text{BHE}}$	高阻抗
1/0端口	P0、P1、P3、P4(注2)	高阻抗
	P6~P14(注1)	保持接受HOLD 信号时的状态
HLDA		输出 "L" 电平
内部外围功能		运行(但是看门狗定时器停止运行)(注3)
ALE		不定

- 注1. P11~P14只限于128引脚版。
- 注2. 是选择为 I/O端口的情况。
- 注3. 在PM2 寄存器的PM22 位为 1 (看门狗定时器的计数源为内部振荡器时钟) 时,看门狗定时器不停止运行。

8.2.8 BCLK输出

如果将PMO寄存器的PMO7位置"0"(输出),作为BCLK,就从BCLK引脚输出与CPU时钟相同频率的时钟。详细内容请参照"10.2 CPU时钟和外围功能"。

处理器模式和引脚功能表 表8.6

数据总线宽度 8位 16位 8位 17		注4) I/O端口 AO/DO							
BYTE引脚 "H" "L" "H P1_0~P1_7 D0~D7 D0~D7 D0~D7 P1_0~P1_7 1/0端口 D8~D15 1/0 P2_0 A0 A0 A0 P2_1~P2_7 A1~A7 A1~A7 A1~A7	" "L" ~D7(注4) D0~D7(注 D端口 D8~D15(/D0(注2) A0 ~A7/D1~D7 A1~A7/D1 E2) (注2)	#H" 主4) I/0端口 注4) I/0端口 A0/D0							
P1_0~P1_7 D0~D7 D0~D7 D0~D7 P1_0~P1_7 1/0端口 D8~D15 1/0 P2_0 A0 A0 A0 P2_1~P2_7 A1~A7 A1~A7 A1~A7	〜D7(注4) D0〜D7(注 D端口 D8〜D15(/D0(注2) A0 A1〜A7/D1〜D7 (注2) (注2)	主4) I/0端口 注4) I/0端口 A0/D0							
P1_0~P1_7 1/0端口 D8~D15 1/0 P2_0 A0 A0 A0 P2_1~P2_7 A1~A7 A1~A7 A1~A7	D端口 D8~D15 (/D0 (注2) A0 A1~A7/D1~D7 A1~A7/D0 (注2) (注2)	注4) I/0端口 A0/D0							
P2_0 A0 A0 A0 P2_1~P2_7 A1~A7 A1~A7 A1~A7	/DO(注2) AO ~A7/D1~D7 A1~A7/Di 注2) (注2)	A0/D0							
P2_1~P2_7 A1~A7 A1~A7 A1	~A7/D1~D7 A1~A7/Di 注2) (注2)								
	注2) (注2)	$0 \sim D6$ A1 $\sim A7/D1 \sim D7$							
P3_0 A8 A8 A8	, 57 (11.	2) A8							
P3_1~P3_3 A9~A11	<u> </u>	1/0端口							
P3_4~P3_7 PM11=0 A12~A15	A12~A15								
PM11=1 I/0端口									
P4_0~P4_3 PM06=0 A16~A19		1/0端口							
PM06=1 I/0端口									
P4_4 CS0=0 I/0端口									
CS0=1 CS0									
P4_5 CS1=0 I/0端口									
CS1=1 CS1									
P4_6 CS2=0 I/0端口									
CS2=1 CS2									
P4_7 CS3=0 I/0端口									
CS3=1 <u>CS3</u>									
P5_0 PM02=0 WR									
PM02=1 — (注3) WRL —	(注3) WRL	- (注3)							
P5_1 PM02=0 BHE		<u>.</u>							
PM02=1 — (注3) WRH —	(注3) WRH	- (注3)							
P5_2 RD	<u>.</u>	<u> </u>							
P5_3 BCLK									
P5_4 HLDA									
P5_5 HOLD									
P5_6 ALE	ALE								
P5_7 RDY									

I/0端口:作为I/0端口或者外围功能输入/输出引脚使用

注1. 在PM01~PM00位为 "01b" (存储器扩展模式)并且将PM05~PM04位置 "11b" (将多路复用总线分配给 $\overline{\text{CS}}$ 的全部空间)时,必 须将BYTE引脚接"H"电平,(外部数据总线为8位)。 在将 VCC1 输入到 CNVSS 引脚时,不能在复位后将 PM05 \sim PM04 位置 "11b"。

如果在存储器扩展模式中将PM05~PM04位置 "11b",因为P3_1~P3_7、P4_0~P4_3为 I/0端口,所以能存取的区域为每CS 256字节。

- 注2. 在独立总线时为地址总线。
- 注3. 在数据总线宽度为8位时,必须将PM02位置"0"(RD、BHE、WR)。
- 注4. 在存取要使用多路复用总线的区域时,写时输出不定值。

8.2.9 存取内部区域时的外部总线状态

存取内部区域时的外部总线状态如表8.7所示。

表8.7 存取内部区域时的外部总线状态

项目		存取SFR时的状态	存取内部ROM、RAM时的状态				
$A0\!\sim\! A19$		输出地址	保持刚存取的外部区域或者SFR的地址				
读时		高阻抗	高阻抗				
DO∼D15	写时	输出数据	不定				
\overline{RD} \overline{WR} \overline{WRL}	WRH	输出RD、WR、WRL、WRH	输出 "H" 电平				
1100 41 211 1		保持刚存取的外部区域或者SFR的状态					
CSO ∼ CS3		输出"H"电平	输出 "H" 电平				
ALE		输出 "L" 电平	输出 "L" 电平				

8.2.10 软件等待

能通过PM1寄存器的PM17位、CSR寄存器的CSOW~CS3W位和CSE寄存器插入软件等待。不受这些控制位的影响,根据PM2寄存器的PM20位,以BCLK的2个周期或者BCLK的3个周期存取SFR区域。详细内容请参照"表8.8 软件等待相关位和总线周期"。

在使用RDY信号时,必须将CSOW~CS3W的相应位置 "0" (有等待)。

CSE寄存器如图8.6如示,软件等待相关位如表8.8如示。




图 8.6 CSE 寄存器

软件等待相关位和总线周期 表8.8

.,,	17411 13 13 11	H / C 1111/1011	701 1.11					
区域	总线模式	PM2寄存器 的PM20位	PM1 寄存器 的PM17位 (注5)	CSR寄存器 CS3W位(注1) CS2W位(注1) CS1W位(注1) CS0W位(注1)	CSE寄存器 CSE31W~CSE30W位 CSE21W~CSE20W位 CSE11W~CSE10W位 CSE01W~CSE00W位	软件等待	总线周期	
SFR	_	1	_	1	ı			
	_	0	_	1	ı	_	BCLK的3个周期(注3)	
内部	1	l	0	1	ı	没有	BCLK的1个周期(注4)	
RAM, ROM		l	1	1	ı	1个等待	BCLK的2个周期	
外部区域	独立总线	-	0	1	00Ь	没有	BCLK的1个周期 (读) BCLK的2个周期 (写)	
			0 00b		1个等待	BCLK的2个周期(注4)		
			_	0	01b	2个等待	BCLK的3个周期	
		ı	_	0	10b	3个等待	BCLK的4个周期	
		l	1	0	00b	1个等待	BCLK的2个周期	
	多路复用	_	_	0	00b	1个等待	BCLK的3个周期	
	总线	_	_	- 0 01b		2个等待	BCLK的3个周期	
	(注2)	_	_	0	10b	3个等待	BCLK的4个周期	
			1	0	00b	1个等待	BCLK的3个周期	

注1. 在使用RDY信号时,必须置 "0"(有等待)。 注2. 在多路复用总线模式存取时,必须将CSOW~CS3W的相应位置 "0"(有等待)。

注3. CPU时钟为PLL时钟时,能通过PM2寄存器的PM20位更改等待数。如果将PLL时钟设定在16MHz以上,必须将PM20位置"0"(2 个等待)。

注4. 因为在复位后PM17位为 "0"(没有等待)、CSOW ~ CS3W位全为 "0"(有等待)、CSE寄存器为 "00h"(CSO~CS3为1个等待),所以内部RAM和内部ROM没有等待,所有外部区域为1个等待。

注5. 在PM17位为 "1"并且存取外部区域时,必须将CSR寄存器的CSiW位 (i=0 \sim 3) 置 "0"。





图 8.7 使用软件等待时的总线时序例子(1)



使用软件等待时的总线时序例子(2) 图 8.8

9. 存储空间扩展功能

■ 注意 ——

对于M16C/62P(80引脚版)和M16C/62PT,不能使用此功能。

以下说明有关存储空间扩展功能。

在存储器扩展模式或者微处理器模式时,能通过存储空间扩展功能扩展存取空间。存储空间扩展功能的 设定方法和存储空间如表9.1所示。

表 9.1 存储空间扩展功能的设定及存储空间大小

存储空间扩展功能	设定方法 (PM15~PM14)	存储空间			
1M字节模式	00b	1M字节(没有扩展)			
4M字节模式	11b	4M字节			

9.1 1M字节模式

__存储空间为1M字节的模式。在1M字节模式中,通过 \overline{CSi} ($i=0\sim3$)信号指定能存取的外部区域(以下称为 \overline{CSi} 区域)。1M字节模式时的存储器分配和 \overline{CS} 区域如图 $9.2\sim$ 图9.3所示。

9.2 4M字节模式

存储空间为 4M 字节的模式。DBR 寄存器如图 9.1 所示。能通过 DBR 寄存器的 BSR2 ~ BSR0 位选择存取数据时的存储体号。如果将 OFS 位置 "1" (有偏移量),就能将 40000h 地址的偏移量追加到要存取的地址。

在4M字节模式中, CSi (i=0~3)的引脚功能根据存取的区域而不同。

9.2.1 04000h~3FFFFh地址和C0000h~FFFFFh地址

• 从 CSi 引脚输出 CSi 信号(其运行与1M字节模式相同,但是 CS1 区域的结束地址为3FFFFh)

9. 2. 2 40000h~BFFFFh地址

- CSO 引脚输出 "L" 电平
- CS1 ~ CS3 引脚输出由BSR2~BSR0位设定的值(存储体号)

4M模式时的存储器分配和CS区域如图9.4~图9.5所示。

另外,存储体0~6属数据专用区。必须将程序分配到存储体7或者CSi区域。




图 9.1 DBR 寄存器




图 9.2 1M字节模式时的存储器分配和 CS 区域 (PM13=0)




图 9.3 1M字节模式时的存储器分配和CS区域(PM13=1)




图 9.4 4M字节模式时的存储器分配和CS区域(PM13=0)




图 9.5 4M字节模式时的存储器分配和CS区域(PM13=1)

4M字节模式时的外部存储器的连接例子如图 9.6 所示。在此例中,将4M字节ROM的 CS 引脚和单片机的 CSO 引脚连接。4M字节ROM的地址输入AD21 引脚、AD20 引脚、AD19 引脚分别和单片机的 CS3 引脚、CS2 引脚、CS1 引脚连接。地址输入AD18 引脚和单片机的A19 引脚连接。图 9.6 连接例子中的 4M字节ROM和单片机的地址关系如图 9.7~图 9.9 所示。

在微处理器模式或者 PM1 寄存器的 PM13 位为 "0"的存储器扩展模式中,每 512K 字节为一个存储体。通过将 DBR 寄存器的 OFS 位置 "1"(有偏移量),使地址带有 40000h 地址的偏移量,对于跨越存储体边界部分的数据,也能连续存取。

在PM13位为"1"的存储器扩展模式中,通过0FS位切换512K字节的存储体,能对各256K字节单元进行存取。

____ 因为SRAM的存取条件为片选信号S2= "H" 电平并且 $\overline{S1}$ = "L" 电平,所以能给S2和 $\overline{S1}$ 分别连接 $\overline{CS0}$ 和CS2。如果没有两极性的片选信号输入引脚(S1、S2),就必须在外部对CS0和CS2进行译码。




图 9.6 4M 字节模式时的外部存储器的连接例子

R	OM地址	单片机:	地址											
		DBR寄存器的 DBR寄存器的	存储体		存取			J.	人单片机	1引脚的输出				
		OFS位=0	OFS位=1	号	OFS	区域	CS3	CS輸出 CS2	CS1	A19	地址输 A18 A17	出 A16	A15~A0	
	▲ 000000h	40000h				40000h	0	0	0	0	1 0	0	0000h	000000h
7	T	1			0	BFFFFh	0	0	0	1	0 1	1	FFFFh	07FFFFh
	040000h		40000h	0		40000h	0	0	0	1	0 0	0	0000h	040000h
	0.0000	11.			1	BFFFFh	0	0	1	0	1 1	1	FFFFh	0BFFFFh
	080000h	BFFFFh 40000h	存储体0 (512K字节)				0	0	1	0	1 0	0	0000h	080000h
		1.1	1		0	40000h BFFFFh	0	0	1	1	0 1	1	FFFFh	0FFFFFh
	0C0000h		BFFFFh 40000h	1		40000h	0	0	1	1	0 0	0	0000h	0C0000h
	0000011	11.			1	BFFFFh	0	1	0	0	1 1	1	FFFFh	13FFFFh
	100000h	BFFFFh 40000h	存储体1 (512K字节)			40000h	0	1	0	0	1 0	0	0000h	100000h
	10000011		1		0	BFFFFh	0	1	0	1	0 1	1	FFFFh	17FFFFh
	140000h		BFFFFh	2		40000h							0000h	
	17000011	(512K字节)	40000h		1	BFFFFh	0	1	0	0	0 0	0		140000h 1BFFFFh
	180000h	BFFFFh	存储体2			40000h	<u> </u>					<u> </u>	FFFFh 0000h	
	18000011	40000h	(512K字节)		0	BFFFFh	0	1	1	0	10000000	0		180000h
据专用	1C0000h		BFFFFh	3		40000h	0	1	1	1	0 1	1	FFFFh	1FFFFFh
	10000011	(512K字节)	40000h		1	BFFFFh	0	1	1	1	0 0	0	0000h	1C0000h
		BFFFFh	40000h 				1	0	0	0	1 1	1	FFFFh	23FFFFh
	200000h	40000h			1	40000h	1	0	0	0	1 0	0	0000h	200000h
		———- 存储体4		4		BFFFFh	1	0	0	1	0 1	1	FFFFh	27FFFFh
	240000h	BFFFFh				40000h	1	0	0	1	0 0	0	0000h	240000h
	280000h					BFFFFh	1	0	1	0	1 1	1	FFFFh	2BFFFFh
	20000011	40000h	(512K字节)		0	40000h	1	0	1	0	1 0	0	0000h	280000h
		存储体5		5		BFFFFh	1	0	1	1	0 1	1	FFFFh	2FFFFFh
	2C0000h	(512K字节)			1	40000h	1	0	1	1	0 0	0	0000h	2C0000h
	I	BFFFFh				BFFFFh	1	1	0	0	1 1	1	FFFFh	33FFFFh
	300000h	40000h			0	40000h	1	1	0	0	1 0	0	0000h	300000h
			BFFFFh	6		BFFFFh	1	1	0	1	0 1	1	FFFFh	37FFFFh
	340000h	(512K字节)	40000h		1	40000h	1	1	0	1	0 0	0	0000h	340000h
	Y	BFFFFh	存储体6			BFFFFh	1	1	1	0	1 1	1	FFFFh	3BFFFFh
『序或数据	380000h	40000h	(512K字节)			40000h	1	1	1	0	1 0	0	0000h	380000h
	<u> </u>	存储体7	∫ BFFFFh			7FFFFh	1	1	1	0	1 1	1	FFFFh	3BFFFFh
『序或数据	▲ 3C0000h	(512K字节)				80000h	1	1	1	1	0 0	0	0000h	3C0000h
	▼ 3FEEEEh			7	0	BFFFFh	1	1	1	1	0 1	1	FFFFh	3FFFFFh
				'		C0000h	1	1	1	1	1 0	0	0000h	3C0000h
						CFFFFh	1	1	1	1	1 0	0	FFFFh	3CFFFFh
						D0000h								内部ROM存取
					L	DFFFFh								内部ROM存取
				/	/	D0000h								内部ROM存取
						DFFFFh								内部ROM存取
							A21	A20	A19	A18	来连接 A17	A16	A15~A0	4M字节ROM

图 9.7 4M字节ROM地址和单片机地址的关系(1)




图 9.8 4M字节ROM地址和单片机地址的关系(2)




图 9.9 4M字节ROM地址和单片机地址的关系(3)

10. 时钟发生电路

10.1 时钟发生电路的种类

时钟发生电路内置4种电路:

- 主时钟振荡电路
- 副时钟振荡电路
- 内部振荡器
- PLL频率合成器

时钟发生电路的概略规格如表 10.1 所示,系统时钟发生电路的框图如图 10.1 所示,时钟相关的寄存器如图 $10.2 \sim 10.6$ 所示。

表10.1 时钟发生电路的规格

项目	主时钟振荡电路	副时钟振荡电路	内部振荡器	PLL频率合成器
用途	• CPU的时钟源 • 外围功能的时钟源	・CPU的时钟源 ・定时器A、B的时钟 源	• CPU的时钟源 • 外围功能的时钟源 • 主时钟停止振荡时的 CPU和外围功能的时 钟源	• CPU的时钟源 • 外围功能的时钟源
时钟频率	$0\!\sim\!16 MHz$	32. 768kHz	约1MHz	$10\!\sim\!24 MHz$
可连接的振荡器	• 陶瓷谐振器 • 晶体振荡器	• 晶体振荡器	_	_
振荡器的连接引脚	XIN, XOUT	XCIN, XCOUT	_	_
振荡停止、重新开始 功能	有	有	有	有
复位后的状态	振荡	停止	停止	停止
其它	能输入外部生成的时钟	<u> </u>	_	_





图10.1 系统时钟发生电路




- 注1. 必须在将PRCR寄存器的PRC0位置"1"(允许写)后改写此寄存器。
- 注2. 在CM04位为"0"(I/0端口)期间或者转移到停止模式时,CM03位变为"1"(HIGH)。
- 注3. 此位是用于在设定为低功耗模式或者内部振荡器低功耗模式时停止主时钟的位。不能用于检测主时钟是否停止。 要停止主时钟时,必须进行如下设定:
 - (1) 在副时钟振荡稳定的状态下,将CM07位置"1"(选择副时钟),或者将CM2寄存器的CM21位置"1"(选择内部振荡器)
 - (2) 将CM2寄存器的CM20位清"0"(振荡停止、重新振荡检测功能无效)
 - (3) 将CM05位置"1"(停止)
- 注4. 在输入外部时钟时,必须清"0"(振荡)。
- 注5. 在CM05位为"1"时,XOUT引脚变为"H"电平。另外,由于连接了内置的反馈电阻,因此XIN引脚经由反馈电阻被上拉到XOUT("H"电平)的状态。
- 注6. 在将CM04位置"1"(XCIN-XCOUT振荡功能)并且副时钟振荡稳定后,必须在将CM07位清"0"之后置"1"(子时钟)。
- 注7. 在从高速模式、中速模式、内部振荡器模式或者内部振荡器低功耗模式转移到停止模式时,CM06位变为"1" (8分频模式)。
- 注8. fC32不停止。在低速模式或者低功耗模式时,不能置"1"(在等待模式时,停止外围功能时钟)。
- 注9. 在使用副时钟时,必须将此位置"1"。另外,端口P8_6、P8_7为输入端口,不能上拉。
- 注10. 在PM2寄存器的PM21位为"1"(禁止改变时钟)时,即使对CM02、CM05、CM07位写数据,这些位也不变化。
- 注11. 在将PM21位置"1"时,必须在将CM07位清"0"(主时钟)后将PM21位置"1"。
- 注12. 在将CPU时钟的时钟源置为主时钟时,必须进行如下设定:
 - (1) 将CM05位清"0"(振荡)。
 - (2) 等待主时钟振荡稳定时间
 - (3) 将CM11位、CM21位和CM07位清"0"。
- 注13. 在CM21位为"0"(停止内部振荡器)和CM05位为"1"(停止主时钟)时,CM06位固定为"1"(8分频模式),CM15位固定为"1"(驱动能力HIGH)。
- 注14. 在从内部振荡器模式返回到高速/中速模式时,必须将CM06位和CM15位置"1"。

图 10.2 CMO 寄存器



- 注1. 必须在将PRCR寄存器的PRC0位置"1"(允许写)后改写此寄存器。
- 注2. 在从高速模式、中速模式转移到停止模式时或者在低速模式中将CM05位置"1"(主时钟停止)后,CM15位变为"1"(驱动能力HIGH)。
- 注3. 在CM06位为"0"(CM16、CM17位有效)时有效。
- 注4. 在CM10位为 "1" (停止模式)时,XOUT变为 "H" 电平,内置的反馈电阻被断开。XCIN引脚、XCOUT引脚变为高阻抗。在CM11位为 "1" (PLL时钟)或者CM2寄存器的CM20位为 "1" (振荡停止检测功能有效)时,不能将CM10位置 "1"。
- 注5. 在将PLC0寄存器的PLC07位置"1"(PLL运行)后,必须在等待tsu(PLL)后将CM11位置"1"(PLL时钟)。
- 注6. 在PM2寄存器的PM21位为"1"(禁止改变时钟)时,即使对CM10、CM11位写数据,这些位也不变化。 在PM2寄存器的PM22位为"1"(看门狗定时器计数源为内部振荡器时钟)时,即使对CM10位写数据,此位也不变化。
- 注7. 在CM07= "0"和CM21= "0"时有效。

图 10.3 CM1 寄存器



- 注1. 必须在将PRCR寄存器的PRC0位置"1"(允许写)后改写此寄存器。
- 注2. 在CM20位为"1"(振荡停止/重新振荡检测功能有效)、CM27位为"1"(振荡停止/重新振荡检测中断)和 CPU时钟源为主时钟时,如果检测到主时钟停止,CM21位就变为"1"(内部振荡时钟)。
- 注3. 在CM20位为"1"并且CM23位为"1"(主时钟停止)时,不能将CM21位清"0"。 注4. 在检测到主时钟停止和检测到主时钟重新振荡时变为"1"。如果此位从"0"变为"1",就产生振荡停止、 重新振荡检测中断。用于在中断程序中判断振荡停止/重新振荡检测中断和看门狗定时器中断的中断源。如果 通过程序写 "0",就变为 "0" (即使写 "1" 也不变化。另外,即使接受了振荡停止/重新振荡检测中断请求,也不变为 "0")。

在CM22位为"1"时,即使检测到振荡停止或者重新振荡,也不产生振荡停止/重新振荡检测中断。

- 注5. 必须通过在振荡停止/重新振荡检测中断程序中多次读取CM23位,判断主时钟的状态。
- 注6. 在CMO寄存器的CMO7位为"0"时有效。
- 注7. 在PM2寄存器的PM21位为"1"(禁止改变时钟)时,即使对CM20位写数据,此位也不变化。
- 在CM20位为"1"(振荡停止/重新振荡检测功能有效)、CM27位为"1"(振荡停止/重新振荡检测中断)和CM11位为"1"(CPU时钟源为PLL时钟)时,即使检测到主时钟停止,CM21位也不变化。此条件下,如果CM22位为"0",就在检测到主时钟停止时产生振荡停止/重新振荡检测中断请求,因此必须在中断程序中 将CM21位置"1"(内部振荡器时钟)。
- 注9. 在转移到停止模式时,必须将CM20位清"0"(无效)。从停止模式返回后,必须重新将CM20位置"1"(有效)。
- 注10. 必须在将CM0寄存器的CM05位置"1"(主时钟停止)前将CM2寄存器的CM20位清"0"(无效)。
- 注11. CM20、CM21和CM27位在振荡停止检测复位时不变化。
- 注12. 在CM21位为"0"(内部振荡器停止)和CM05位为"1"(主时钟停止)时, CM06位固定为"1"(8分频模式), CM15位固定为"1"(驱动能力HIGH)。

图 10.4 CM2 寄存器




注1. 必须在将PRCR寄存器的PRC0位置"1"(允许写)后改写此寄存器。

处理器模式寄存器2(注1)



- 注1. 必须在将PRCR寄存器的PRC1位置"1"(允许写)后改写此寄存器。
- 注2. 在PLC07位为"1"(PLL运行)时,PM20位变为有效。PM20位必须在PLC07为"0"(PLL停止)时改变。PLL时钟>16MHz时,请将PM20设为"0"(2个等待)。
- 注3. 一旦置"1"后,就不能用程序清"0"
- 注4. 如果将PM21位置"1",即使对下列位写数据,其内容也不变化:
 - CM0寄存器的CM02位
 - CMO寄存器的CMO5位(主时钟不停止)
 - CMO寄存器的CMO7位(CPU时钟的时钟源不变化)
 - CM1寄存器的CM10位(不转移到停止模式)
 - CM1寄存器的CM11位(CPU时钟的时钟源不变化)
 - CM2寄存器的CM20位(振荡停止/重新振荡检测功能的设定不变化)
 - PLC0寄存器的所有位(PLL频率合成器的设定不变化)
 - 另外,在PM21位为"1"时,不能执行WAIT指令。
- 注5. 如果将PM22位置"1",就变为下列状态:
 - 内部振荡器开始振荡,并且内部振荡器时钟为看门狗定时器的计数源
 - •禁止写CM1寄存器的CM10位(即使写"1"也不变化,不转移到停止模式)
 - 在等待模式或者保持状态时,看门狗定时器不停止

图 10.5 PCLKR、PM2 寄存器



- 注1. 必须在将PRCR寄存器的PRC0位置"1"(允许写)后改写此寄存器。
- 注2. 在PM2寄存器的PM21位为"1"(禁止改变时钟)时,即使对此寄存器写数据,此寄存器的所有位也不变化。
- 注3. 必须在PLC07位为"0"(PLL停止)时写。写入的值不能改变。
- 注4. 在将此位置"1"时,必须在将CM07位清"0"(主时钟)、CM17~CM16位置为"00b"(主时钟无分频模式) 以及将CM06位清"0"(CM16、CM17位有效)后设定。

图 10.6 PLCO 寄存器

以下说明时钟发生电路生成的时钟。

10.1.1 主时钟

主时钟是由主时钟振荡电路供给的时钟,为CPU时钟和外围功能时钟的时钟源。主时钟振荡电路通过在XIN-XOUT引脚之间连接谐振器构成振荡电路。主时钟振荡电路内置反馈电阻,为了在停止模式降低功耗,将反馈电阻从振荡电路分开。主时钟振荡电路也可以将外部生成的时钟作为振荡源输入到XIN引脚。主时钟连接电路的例子如图10.7所示。

复位后,主时钟的8分频时钟为CPU时钟。

在将CPU时钟的时钟源切换为副时钟或者内部振荡器时钟后,如果将CM0寄存器的CM05位置"1"(主时钟振荡电路的振荡停止),就能降低功耗,此时 XOUT 变为"H"电平。另外,因为内置的反馈电阻处于ON状态,所以XIN经过反馈电阻被上拉到XOUT的状态。而且,将外部生成的时钟输入到XIN引脚时,即使将CM05置"1",只要不将副时钟选择为CPU时钟,主时钟就不停止,所以必要时须在外部停止时钟。

在停止模式时,包括主时钟在内的所有时钟都停止。详细内容请参照"10.4 功耗控制"。




图 10.7 主时钟连接电路的例子

10.1.2 副时钟

副时钟是由副时钟振荡电路供给的时钟,为CPU时钟、定时器A、定时器B计数源的时钟源。而且,能从CLKOUT引脚输出和副时钟相同频率的FC。

副时钟振荡电路也可以将外部生成的时钟作为振荡源输入到 XCIN 引脚。副时钟振荡电路内置反馈电阻,为了在停止模式降低功耗,将反馈电阻从振荡电路分开。副时钟震荡电路也可以将外部生成的时钟输入到 XCIN 引脚。作为主时钟振荡电路的震荡源。副时钟连接电路的例子如图 10.8 所示。

复位后,副时钟停止。此时,反馈电阻从振荡电路分开。

在副时钟的振荡稳定后,如果将CMO寄存器的CMO7位置"1"(副时钟),副时钟就为CPU时钟。在停止模式时,包括副时钟的所有时钟都停止。详细内容请参照"10.4 功率控制"。




图10.8 副时钟连接电路的例子

10.1.3 内部振荡器时钟

内部振荡器时钟是由内部振荡器供给的约 1MHz 的时钟,为 CPU 时钟和外围功能时钟的时钟源。另外,在 PM2 寄存器的 PM22 位为 "1"(看门狗定时器的计数源为内部振荡器时钟)时,成为看门狗定时器的计数源(请参照 "13.1 计数源保护模式")。

复位后,内部振荡器停止。如果将CM2寄存器的CM21位置"1"(内部振荡器时钟),内部振荡器便开始振荡,并取代主时钟成为CPU时钟和外围功能的时钟源。另外,如果CM2寄存器的CM20位为"1"(振荡停止/重新振荡检测功能有效)并且CM27位为"1"(振荡停止/重新振荡检测功能中断),则当主时钟停止时内部振荡器自动开始运行并供给时钟。

10.1.4 PLL 时钟

PLL时钟是PLL频率合成器生成的时钟,为CPU时钟和外围功能时钟的时钟源。复位后,PLL频率合成器停止。如果将PLC07位置"1"(PLL运行),PLL频率合成器就开始运行。将PLL时钟置为CPU时钟的时钟源时,必须在PLL时钟稳定之前,等待tsu(PLL)后,将CM1寄存器的CM11位置"1"。

向等待模式或者停止模式转移时,必须将CM11位置 "0"(CPU时钟源为主时钟)。而且,必须在将PLC0寄存器的PLC07位置 "0"(PLL停止)后转移到停止模式。将PLL时钟置为CPU时钟源的步骤如图10.9所示。

PLL时钟频率如下所示。PLL时钟频率在16MHz以上时,必须将PM2寄存器的PM20位置"0"。 PLL时钟频率 = f(XIN) × (由PLC0寄存器的PLC02~PLC00位设定的倍频) (但是,10MHz≤PLL时钟频率≤24MHz)。

复位后,只能对PLC02~PLC00位设定1次。PLL时钟频率的设定例子如表10.2所示。

表10.2 PLL时钟频率的设定例子

XIN (MHz)	PLC02	PLC01	PLC00	倍频	PLL 时钟 (MHz)(注1)
10	0	0	1	2	
5	0	1	0	4	00
3. 33	0	1	1	6	20
2. 5	1	0	0	8	
12	0	0	1	2	
6	0	1	0	4	24
4	0	1	1	6	24
3	1	0	0	8	

注1. 10MHz≤PLL时钟的频率≤24MHz




图 10.9 将 PLL 时钟置为 CPU 时钟源的步骤

10.2 CPU时钟和外围功能时钟

两种时钟: CPU运行的CPU时钟和使外围功能运行的外围功能时钟。

10.2.1 CPU时钟和BCLK

CPU时钟是CPU和看门狗定时器的运行时钟。

CPU时钟的时钟源可选择主时钟、副时钟、内部振荡器时钟或者PLL时钟。

作为CPU时钟的时钟源,如果选择主时钟或者内部振荡器时钟,CPU时钟就为所选时钟的1分频(无分频)或者2、4、8、16分频时钟。能通过CMO寄存器的CM06位和CM1寄存器的CM17~CM16位选择分频。

在将PLL时钟选择为CPU时钟的时钟源时,必须将CM06位置"0"并且将CM17~CM16位置"00b"(无分频)。

复位后, 主时钟的8分频时钟为CPU时钟。

在存储器扩展模式或者微处理器模式时,一旦将PMO寄存器的PMO7位置"0"(输出),就能从BCLK引脚输出与CPU时钟相同频率的BCLK信号。

另外,在从高速模式、中速模式、内部振荡器模式、内部振荡器低功耗模式转移到停止模式时,或者在低速模式中将CMO寄存器的CMO5位置"1"(停止)后,CMO寄存器的CMO6位为"1"(8分频模式)。

10.2.2 外围功能时钟(f1、f2、f8、f32、f1SI0、f2SI0、f8SI0、f32SI0、fAD、fC32)

外围功能时钟是外围功能的运行时钟。

fi(i=1、2、8、32)和fiSIO是将主时钟、PLL时钟、或者内部振荡器时钟进行i分频后的时钟。fi用于定时器A和定时器B,fiSIO用于串行I/O。f8和f32能从CLKOUT引脚输出。

fAD将主时钟、PLL时钟或者内部振荡器时钟作为时钟源,用于A/D转换器。

在将CMO寄存器的CMO2位置"1"(在等待模式时停止外围功能时钟)后执行WAIT指令时或者在低功耗模式时,fi、fiSIO、fAD停止运行。

fC32将副时钟作为时钟源,用于定时器A和定时器B。副时钟工作时能使用fC32。

10.3 时钟输出功能

在单芯片模式时,能从CLKOUT引脚输出 f8、f32或者 fC。必须根据CM0 寄存器的CM01~CM00位选择时钟的输出。

10.4 功耗控制

功耗控制有3种模式。为了方便起见,在此将等待模式和停止模式以外的状态称为正常运行模式。

10.4.1 正常运行模式

正常运行模式又分为7种模式。

因为在正常运行模式中同时供给CPU时钟和外围功能时钟,所以CPU和外围功能都运行。通过控制CPU时钟频率进行功耗控制。频率越高处理能力就越强,频率越低功耗就越小。另外,如果停止不需要的振荡电路,功耗就会更小。

在切换CPU时钟的时钟源时,切换的目标时钟必需处于稳定振荡。切换的目标时钟为主时钟、副时钟、PLL时钟时,必须在程序中等待足够的时间让振荡稳定。

而且,不能从低速模式或者低功耗模式切换到内部振荡器模式或者内部振荡器低功耗模式。同样也 不能从内部振荡器模式或者内部振荡器低功耗模式切换到低速模式或者低功耗模式。

如果将CPU时钟的时钟源从内部振荡器时钟切换为主时钟,就必须在内部振荡器模式将主时钟8分频(CMO寄存器的CMO6位="1")后切换到中速模式(8分频)。

10.4.1.1 高速模式

主时钟的1分频时钟为CPU时钟。在供给副时钟的情况下,fC32能用于定时器A和定时器B的计数源。

10.4.1.2 PLL运行模式

主时钟的2倍频、4倍频、6倍频或者8倍频为PLL时钟,PLL时钟为CPU时钟。在供给副时钟的情况下,fC32能用于定时器A和定时器B的计数源。能从高速模式转移到PLL运行模式。在转移到等待模式或者停止模式时,必须在转移到高速模式之后进行。

10.4.1.3 中速模式

主时钟的2分频、4分频、8分频或者16分频时钟为CPU时钟。在供给副时钟的情况下,fC32能用于 定时器A和定时器B的计数源。

10.4.1.4 低速模式

副时钟为 CPU 时钟。外围功能时钟的时钟源在 CM21 位 = "0" (内部振荡器停止) 时为主时钟,在 CM21 位 = "1" (内部振荡器振荡) 时为内部振荡器时钟。

fC32能用于定时器A和定时器B的计数源。

10.4.1.5 低功耗模式

在低速模式下,使主时钟处于停止状态。副时钟为CPU时钟,fC32能用于定时器A和定时器B的计数源。

在转移到此模式的同时,CMO 寄存器的CMO6 位变为"1"(8 分频模式)。在低功耗模式,不能更改CMO6 位,因此在下次主时钟运行时变为中速模式(8 分频)。

10.4.1.6 内部振荡器模式

内部振荡器时钟的1分频(无分频)、2、4、8、16分频为CPU时钟。另外,内部振荡器时钟为外围功能时钟的时钟源。在供给副时钟的情况下,fC32能用于定时器A和定时器B的计数源。

10.4.1.7 内部振荡器低功耗模式

在内部振荡器模式下,使主时钟处于停止状态。和内部振荡器模式一样,能选择CPU时钟。内部振荡器时钟为外围功能时钟的时钟源。在供给副时钟的情况下,fC32能用于定时器A和定时器B的计数源。



表10.3 时钟相关位的设定和模式

4 .2 1	式	CM2寄存器	CN	M1寄存器	CMO 寄存器			
作	EIL.	CM21	CM11	CM17、CM16	CMO7	CMO6	CMO5	CMO4
PLL运行模式		0	1	00b	0	0	0	_
高速模式		0	0	00b	0	0	0	_
中速模式	2分频	0	0	01b	0	0	0	_
	4分频	0	0	10b	0	0	0	_
	8分频	0	0	-	0	1	0	_
	16分频	0	0	11b	0	0	0	_
低速模式	•	-	0	-	1	-	0	1
低功耗模式		0	0	-	1	1(注1)	1(注1)	1
内部振荡器	无分频	1	0	00b	0	0	0	_
模式	2分频	1	0	01b	0	0	0	_
	4分频	1	0	10b	0	0	0	_
	8分频	1	0	_	0	1	0	_
	16分频	1	0	11b	0	0	0	_
内部振荡器低		1	0	(注2)	0	(注2)	1	_

一: "0"或"1"

注 1. 如果在低速模式中将 CMO5 位置 "1"(主时钟停止),就变为低功耗模式。同时,CMO6 位变为 "1"(8 分频模式)。

注2. 内部振荡器低功耗模式和内部振荡器模式一样,能选择分频值。

10.4.2 等待模式

因为在等待模式中CPU 时钟停止,所以用CPU 时钟运行的CPU 和看门狗定时器停止运行。但是,在 PM2寄存器的PM22位为"1"(看门狗定时器的计数源为内部振荡器时钟)时,看门狗定时器运行。因为 主时钟、副时钟、内部振荡器时钟不停止,所以使用这些时钟的外围功能保持运行状态。

10.4.2.1 外围功能时钟停止功能

在 CMO2 位为 "1"(在等待模式时停止外围功能时钟)时,因为在等待模式时 f1、f2、f8、f32、 f1SIO、f2SIO、f8SIO、f32SIO、fAD处于停止状态,所以能降低功耗。fC32不停止。

10.4.2.2 进入等待模式

一旦执行WAIT指令,就转移到等待模式。

在CM11位为 "1" (CPU时钟的时钟源为PLL时钟)时,必须在将CM11位置 "0" (CPU时钟的时钟源 为主时钟)后转移到等待模式。如果将PLC07位置"0"(PLL停止),就能降低功耗。

10.4.2.3 等待模式时的引脚状态

等待模式时的引脚状态如表10.4所示。

表 10.4 等待模式时的引脚状态

引脚		存储器扩展模式 微处理器模式	单芯片模式		
$A0 \sim A19$, $D0 \sim D15$, $CS0 \sim CS3$, BHE		保持即将进入等待模式前的状态	不变为总线控制引脚		
\overline{RD} \overline{WR} \overline{WRL}	、 WRH	"H"			
HLDA BCLK		"H"			
ALE		"L"			
1/0端口		保持即将进入等待模式前的状态	保持即将进入等待模式前的状态		
CLKOUT	选择fC时	不变为CLKOUT引脚	不停止		
选择f8、f32时			在CMO2位为 "0"时不停止,在		
			CMO2位为 "1"时保持即将进入 等待模式前的状态		

10.4.2.4 从等待模式的返回

通过硬件复位、IMI中断、低电压检测中断或者外围功能中断,从等待模式返回。

在通过硬件复位、NMI中断或者低电压检测中断返回时,必须在将外围功能中断的ILVL2~ILVL0位置"000b"(中断禁止)后执行WAIT指令。

外围功能中断受CM02位的影响。在CM02位为"0"(在等待模式中不停止外围功能时钟)时,外围功能中断能用于从等待模式的返回。在CM02位为"1"(在等待模式中停止外围功能时钟)时,因为使用外围功能时钟的外围功能处于停止状态,所以根据外部信号运行的外围功能中断能用于从等待模式的返回。

能用于从等待模式返回的中断和使用条件如表10.5所示。

表10.5 能用于从等待模式返回的中断

中断	CM02=0	CM02=1
MI 中断	可使用	可使用
串行接口中断	可用于内部时钟和外部时钟	可用于外部时钟
键输入中断	可使用	可使用
A/D转换中断	可用于单次模式或者单次扫描模式	不能使用
定时器A中断 定时器B中断	可用于所有模式	在事件计数器模式或者计数源为 f032时可使用
INT 中断	可使用	可使用
低电压检测中断	可使用	可使用

在使用外围功能中断从等待模式返回时,必须在执行WAIT指令前进行如下设定:

- (1) 对用于从等待模式返回的外围功能中断的中断控制寄存器的 ILVL2 ~ ILVL0 位设定中断优先级。而对不用于从等待模式返回的其它全部外围功能中断的中断控制寄存器的 ILVL2 ~ ILVL0 位置 "000b"(中断禁止)。
- (2) I标志置"1"。
- (3) 运行用于从等待模式返回的外围功能。 在通过外围功能中断返回时,一旦产生中断请求并且CPU时钟开始供给,就执行中断程序。

通过外围功能中断从等待模式返回后的CPU时钟与执行WAIT指令时的CPU时钟相同。

10.4.3 停止模式

在停止模式中,停止所有振荡。因此,CPU 时钟和外围功能时钟也停止,使用这些时钟运行的 CPU 和外围功能也停止。它是功耗最小的模式。而且,当 VCC1 引脚和 VCC2 引脚的外加电压在 VRAM 以上时,内部 RAM 处于保持状态。当 VCC1 引脚和 VCC2 引脚的外加电压设定在 2.7 V 以下时,必须设定 VCC1 ≥ VCC2 ≥ VRAM。

另外,根据外部信号运行的外围功能保持运行状态。能用于从停止模式返回的中断和使用条件如表 10.6所示:

表 10.6 能用于从停止模式返回的中断和使用条件

中断	条件
NMI中断	可使用
键输入中断	可使用
INT 中断	可使用
定时器A中断 定时器B中断	在事件计数器模式中对外部脉冲计数时可使用
串行接口中断	在选择外部时钟时可使用
低电压检测中断	可使用(请参照 "6.1 低电压检测中断")

10.4.3.1 进入停止模式

一旦将CM1寄存器的CM10位置"1"(全部时钟停止),就进入停止模式。同时,CM0寄存器的CM06位变为"1"(8分频模式),CM1寄存器的CM15位变为"1"(主时钟振荡电路的驱动能力HIGH)。

在进入停止模式前,必须将CM20位置"0"(振荡停止/重新振荡检测功能无效)。

另外,在CM11位为"1"(CPU时钟的时钟源为PLL时钟)时,必须在将CM11位置"0"(CPU时钟的时钟源为主时钟)以及将PLC07位置"0"(PLL停止)后进入停止模式。

10.4.3.2 停止模式时的引脚状态

停止模式时的引脚状态如表10.7所示。

表10.7 停止模式时的引脚状态

引脚		存储器扩展模式 微处理器模式	单芯片模式	
AO \sim A19、DO \sim	D15、 $\overline{\mathtt{CSO}}\sim$	保持即将进入停止模式前的状态	不变为总线控制引脚	
CS3 BHE				
\overline{RD} \overline{WR} \overline{WRL} \overline{W}	/RH	"H"		
HLDA . BCLK		"H"		
ALE		不定		
1/0端口		保持即将进入停止模式前的状态	保持即将进入停止模式前的状态	
CLKOUT 选择 fC 时		不变为 CLKOUT 引脚	"H"	
	选择f8、f32时		保持即将进入停止模式前的状态	

10.4.3.3 从停止模式的返回

通过硬件复位、NMI中断、低电压检测中断或者外围功能中断,从停止模式返回。

在通过硬件复位、NMI 中断或者低电压检测中断返回时,必须在将全部外围功能中断的中断控制寄存器的 ILVL2~ ILVL0位置 "000b"(中断禁止)后将 CM10位置 "1"。

在通过外围功能中断返回时,必须在进行如下设定后将CM10位置"1"。

- (1) 对用于从停止模式返回的外围功能中断的中断控制寄存器的 ILVL2 ~ ILVL0 位设定中断优先级。而对不用于从停止模式返回的其它全部外围功能中断的中断控制寄存器的 ILVL2~ ILVL0 位置"000b"(中断禁止)。
- (2) I标志置"1"。
- (3) 运行用于从停止模式返回的外围功能。 在通过外围功能中断返回时,一旦在发生中断请求并且CPU时钟开始供给,就执行中断程序。

根据进入停止模式前的CPU时钟,通过外围功能中断或者 \overline{NMI} 中断从停止模式返回后的CPU时钟如下:

进入停止模式前的CPU时钟源为副时钟:副时钟

进入停止模式前的CPU时钟源为主时钟:主时钟的8分频

进入停止模式前的CPU时钟源为内部振荡器时钟:内部振荡时钟的8分频

从正常运行模式向停止模式、等待模式的状态转移如图10.10所示,正常运行模式的状态转移如图 10.11所示。

从当前状态可转移到下一个的状态和设定方法如表 10.8 所示。表中的列表示当前状态,横轴表示 转移到下一个的状态。




图10.10 停止模式、等待模式的状态转移




图 10.11 正常运行模式的状态转移

表10.8 从当前状态到一个可转移的状态和设定方法(注9)

下一个状态					卜状态				
		高速、中速 模式	低速模式 (注2)	低功耗 模式	PLL运行 模式 (注2)	内部 振荡器 模式	内部 振荡器 低功耗模式	停止模式	等待模式
当前 状态	高速、中速模式	(注8)	(9) (注7)		(13) (注3)	(15)	1	(16) (注1)	(17)
	低速模式(注2)	(8)		(11) (注1、6)	1	1	1	(16) (注1)	(17)
	低功耗模式	1	(10)			ı		(16) (注1)	(17)
	PLL运行模式(注2)	(12) (注3)	-	1		I	_	_	_
	内部振荡器模式	(14) (注4)	-		1	(注8)	(11) (注1)	(16) (注1)	(17)
	内部振荡器 低功耗模式	1	-	1	-	(10)	(注8)	(16) (注1)	(17)
	停止模式	(18) (注5)	(18)	(18)		(18) (注5)	(18) (注5)		_
	等待模式	(18)	(18)	(18)	_	(18)	(18)	_	

-: 不能转移

- 注1.
- 在CM20 位为 "1"(振荡停止/重新振荡检测功能有效)时不能转移。转移时必须将CM20 位置"0"(振荡停止/重新振荡检测功能无效)。 在低速模式,能控制内部振荡器时钟的振荡或停止。此时的内部振荡器时钟能用作外围功能时钟。在PLL运行模式,能控制副时钟的振荡或停止。此时的副时钟能用作外围功能时钟。 注2.
- 向PLL运行模式的转移只能从高速模式进行。另外,从PLL运行模式只能转移到高速模式。
- 在从内部振荡器模式转移到高速、中速模式前,必须将CM06位置"1"(8分频模式)。 从停止模式返回时,CM06位变为"1"(8分频模式)。 如果将CM05位置"1"(主时钟停止),CM06位就变为"1"(8分频模式)。 注4.
- 注5.
- 注6.
- 能在副时钟振荡时转移。 注7
- 同模式内的转移(分频的变更和副时钟振荡或停止)如下: 注8.

		副时钟振荡				副时钟停止					
		无分频	2分频	4分频	8分频	16分频	无分频	2分频	4分频	8分频	16分频
	无分频		(4)	(5)	(7)	(6)	(1)	_	ı	_	_
形派	2分频	(3)	/	(5)	(7)	(6)	_	(1)	I	_	_
副时钟振荡	4分频	(3)	(4)		(7)	(6)	_	_	(1)	_	_
一盖	8分频	(3)	(4)	(5)		(6)	_	_	-	(1)	_
	16分频	(3)	(4)	(5)	(7)		_	_	_	_	(1)
	无分频	(2)	_	_	_	_		(4)	(5)	(7)	(6)
小山	2分频	_	(2)	_	_	_	(3)		(5)	(7)	(6)
神(4分频	_	_	(2)	-	_	(3)	(4)		(7)	(6)
副时钟停止	8分频	_	_	_	(2)	_	(3)	(4)	(5)		(6)
,	16分频	_	_	_	_	(2)	(3)	(4)	(5)	(7)	

一: 不能转移。

注9. ()内为以下的设定方法:

江 3.	() PINA THIREMIA.	
	设定内容	运行内容
(1)	CM04 = 0	副时钟停止
(2)	CMO4 = 1	副时钟振荡
(3)	CM06 = 0, $CM17 = 0$, $CM16 = 0$	CPU时钟无分频模式
(4)	CMO6 = 0, $CM17 = 0$, $CM16 = 1$	CPU时钟2分频模式
(5)	CMO6 = 0, $CM17 = 1$, $CM16 = 0$	CPU时钟4分频模式
(6)	CMO6 = 0, $CM17 = 1$, $CM16 = 1$	CPU时钟16分频模式
(7)	CMO6 = 1	CPU时钟8分频模式
(8)	CM07 = 0	选择主时钟、PLL时钟或者内部振荡器
(9)	CM07 = 1	选择副时钟
(10)	CM05 = 0	主时钟振荡
(11)	CMO5 = 1	主时钟停止
(12)	PLC07 = 0, CM11 = 0	选择主时钟
(13)	PLC07 = 1, CM11 = 1	选择PLL时钟
(14)	CM21 = 0	选择主时钟或者PLL时钟
(15)	CM21 = 1	选择内部振荡器时钟
(16)	CM10 = 1	转移到停止模式
(17)	WAIT指令	转移到等待模式
(18)	硬件中断	从停止模式、等待模式返回

CM04, CM05, CM06, CM07: CM0 寄存器的位 CM10, CM11, CM16, CM17: CM1 寄存器的位 CM20, CM21: CM2 寄存器的位

PLC07:PLC0寄存器的位

10.5 系统时钟的保护功能

系统时钟的保护功能是在选择主时钟作为CPU时钟的时钟源时,为了在程序失控时不使CPU时钟停止而禁止更改时钟的功能。

如果将PM2寄存器的PM21位置"1"(禁止更改时钟),就不能改写以下的位:

- CMO 寄存器的 CMO2 位、CMO5 位、CMO7 位
- CM1 寄存器的 CM10 位、CM11 位
- CM2 寄存器的 CM20 位
- PLCO 寄存器的全部位

使用系统时钟的保护功能时,必须在CMO寄存器CMO5位为"0"(主时钟振荡)并且CMO7位为"0"(CPU时钟的时钟源为主时钟)的状态下进行以下处理:

- (1) 将PRCR寄存器的PRC1位置"1"(允许写PM2寄存器)
- (2) 将PM2寄存器的PM21位置"1"(禁止更改时钟)
- (3) 将PRCR寄存器的PRC1位置 "0" (禁止写PM2寄存器)

在PM21位为"1"时,不能执行WAIT指令。

10.6 振荡停止/重新振荡检测功能

振荡停止/重新振荡检测功能是检测主时钟振荡电路的停止和重新振荡的功能。在检测到振荡停止或重新振荡时,产生复位或者振荡停止/重新振荡检测中断。能根据 CM2 寄存器的 CM27 位选择产生复位还是中断。

可根据CM2寄存器的CM20位选择振荡停止/重新振荡检测功能是否有效。

振荡停止/重新振荡检测功能的规格如表10.9所示。

表10.9 振荡停止/重新振荡检测功能的规格

项目	规格
能检测振荡停止的时钟和频率范围	$f(XIN) \geqslant 2MHz$
振荡停止/重新振荡检测功能的有效条件	CM20位置 "1"(有效)
检测到振荡停止、重新振荡时的运行	・产生复位 (CM27位=0) ・产生振荡停止/重新振荡检测中断 (CM27位=1)

10.6.1 CM27位为 "0" (复位) 时的运行

在CM20位为"1"(振荡停止/重新振荡检测功能有效)时,如果检测到主时钟停止,单片机被初始 化,并停止运行(有关振荡停止检测复位,请参照"第4章 SFR"和"第5章 复位")。

通过硬件复位1或者低电压检测复位(硬件复位2)解除此状态。虽然在检测到重新振荡时也能初始 化单片机和停止单片机的运行,但是请不要使用这种方法(在主时钟的停止状态下,不要将CM20位置 "1"、CM27位置"0")。

10.6.2 CM27位为"1"(振荡停止/重新振荡检测中断)时的运行

在主时钟为CPU时钟源并且CM20位为"1"(振荡停止/重新振荡检测功能有效)时,一旦主时钟停止,就变为以下的状态:

- 产生振荡停止/重新振荡检测中断请求
- 内部振荡器开始振荡,内部振荡器时钟取代主时钟成为CPU时钟或者外围功能时钟的时钟源
- CM21位=1(内部振荡器时钟为CPU时钟和外围功能时钟的时钟源)
- CM22位=1(检测到主时钟停止)
- CM23位=1(主时钟停止)

在PLL时钟为CPU时钟源并且CM20位为"1"时,一旦主时钟停止,就变为以下的状态。因为CM21位不变,所以必须在中断程序中将CM21置"1"(内部振荡器时钟)。

- 产生振荡停止/重新振荡检测中断请求
- CM22位=1(检测到主时钟停止)
- CM23位=1(主时钟停止)
- CM21位不变

在CM20位为"1"时,一旦主时钟从停止状态重新振荡,就变为以下的状态:

- 产生振荡停止/重新振荡检测中断请求
- CM22位=1(检测到主时钟重新振荡)
- CM23位=0(主时钟振荡)
- CM21 不变

10.6.3 振荡停止/重新振荡检测功能的使用方法

- •振荡停止/重新振荡检测中断和看门狗定时器中断、低电压检测中断复用一个中断向量地址。在使用振荡停止/重新振荡检测中断和看门狗定时器时,必须通过中断程序读取CM22位,判断是哪个中断源产生的中断请求。
- 如果在振荡停止后主时钟重新振荡,必须通过程序将主时钟返回到CPU时钟或者外围功能的时钟源。从内部振荡器时钟切换到主时钟的步骤如图10.12所示。
- 在发生振荡停止/重新振荡检测中断的同时, CM22位变为"1"。在CM22位为"1"时, 禁止振荡停止/重新振荡检测中断。如果通过程序将CM22位置"0", 就允许振荡停止/重新振荡检测中断。
- 在低速模式时,如果 CM20 位为"1"且主时钟停止,就产生振荡停止/重新振荡检测中断请求。 同时,内部振荡器开始振荡。此时,CPU 时钟的时钟源仍然为副时钟,但是外围功能时钟的时钟 源变为内部振荡器时钟。
- •如果在使用振荡停止/重新振荡检测功能中要转移到等待模式,就必须将CM02位置"0"(在等待模式时不停止外围功能时钟)。
- 因为振荡停止/重新振荡检测功能具有通过外部源停止主时钟的功能,所以在通过程序使主时钟停止或者振荡时,即在转移到停止模式或者更改 CM05 位时,必须将 CM20 位置 "0"(振荡停止/重新振荡检测功能无效)。
- 如果主时钟的频率在2MHz以下,就不能使用此功能,所以必须将CM20位置"0"。




图 10. 12 从内部振荡器时钟切换到主时钟的步骤

11. 保护


注意

对于M16C/62PT,不能使用PRCR寄存器的PRC3位。

保护功能是为了在程序失控时不使重要的寄存器被轻易改写的功能。PRCR寄存器如图 11.1 所示。PRCR寄存器保护的寄存器如下:

- •由PRCO位保护的寄存器:CMO、CM1、CM2、PLCO、PCLKR寄存器
- 由PRC1位保护的寄存器: PMO、PM1、PM2、TB2SC、INVC0、INVC1寄存器
- · 由PRC2位保护的寄存器:PD9、S3C、S4C寄存器
- ·由PRC3位保护的寄存器:VCR2、D4INT寄存器

如果在将PRC2位置"1"(允许写状态)后可对任意的地址进行写操作,PRC2位就变为"0"(禁止写状态)。必须在将PRC2位置"1"后的下一条指令更改由PRC2位保护的寄存器。在将PRC2位置"1"的指令和下一条指令之间不能进行中断和DMA传送。即使对任意的地址进行写操作,PRC0、PRC1、PRC3位也不会变为"0",所以必须通过程序将PRC0、PRC1、PRC3位置"0"。



注1. 如果在将PRC2位置"1"后对任意的地址进行写操作,该位就变为"0"。由于其它位不变为"0",因此必须通过程序将它们清"0"。

图 11.1 PRCR 寄存器

12. 中断

注意

对于M16C/62P(80引脚版),不能使用外围功能中断的 $\overline{INT3}\sim\overline{INT5}$ 中断。

对于M16C/62PT(100引脚版),不能使用低电压检测中断。

对于M16C/62PT(80引脚版),不能使用低电压检测中断和外围功能中断的INT3~INT5中断。

12.1 中断的分类

中断的分类如图12.1所示。




图12.1 中断的分类

- 可屏蔽中断: 能通过中断允许标志 (I标志) 允许 (禁止) 中断或者通过中断控制寄存器更改中断控制寄存器
- 非屏蔽中断: 不能通过中断允许标志(I标志)允许(禁止)中断或者通过控制寄存器更改中断控制寄存器

12.2 软件中断

通过执行指令产生软件中断。软件中断是非屏蔽中断。

12.2.1 未定义指令中断

如果执行UND指令, 就产生未定义指令中断。

12.2.2 溢出中断

FLG寄存器的0标志为"1"操作结果溢出时,如果执行INTO指令,就产生溢出中断。会影响0标志变化的指令如下:

ABS, ADC, ADCF, ADD, CMP, DIV, DIVU, DIVX, NEG, RMPA, SBB, SHA, SUB

12.2.3 BRK 中断

如果执行BRK指令,就产生BRK中断。

12.2.4 INT指令中断

如果执行INT指令,就产生INT指令中断。能用INT指令指定的软件中断序号为0~63。因为软件中断序号4~31分配给外围功能中断,所以通过执行INT指令,能执行和外围功能中断一样的中断程序。

对于软件中断序号 $0\sim31$,在执行指令时将U标志压栈,然后在将U标志清 "0"(选择ISP)后执行中断响应顺序。从中断程序返回时恢复被压栈的U标志。对于软件中断序号 $32\sim63$,在执行指令时U标志不变而使用当时选择的SP。

12.3 硬件中断

硬件中断有特殊中断和外围功能中断。

12.3.1 特殊中断

特殊中断是非屏蔽中断。

12.3.1.1 NMI 中断

如果 $\overline{\text{NMI}}$ 引脚的输入从"H"电平变为"L"电平,就发生 $\overline{\text{NMI}}$ 中断。 $\overline{\text{NMI}}$ 中断的详细内容请参照"12.7 $\overline{\text{NMI}}$ 中断"。

12.3.1.2 DBC中断

DBC 中断是开发工具专用的中断,不能使用。

12.3.1.3 看门狗定时器中断

看门狗定时器中断是由看门狗定时器产生的中断。必须在看门狗定时器中断发生后初始化看门狗 定时器。看门狗定时器的详细内容请参照"13看门狗定时器"。

12.3.1.4 振荡停止/重新振荡检测中断

振荡停止/重新振荡检测中断是由振荡停止/重新振荡检测功能产生的中断。振荡停止/重新振荡检测功能的详细内容请参照"10时钟发生电路"。

12.3.1.5 低电压检测中断

低电压检测中断是由电压检测电路产生的中断。电压检测电路的详细内容请参照"6 电压检测电路"。

12.3.1.6 单步中断

单步中断是开发工具专用的中断,不能使用。

12.3.1.7 地址匹配中断

AIER寄存器的AIER0位和AIER1位、AIER2寄存器的AIER20位和AIER21位中的任意1位为"1"(允许地址匹配中断)时,在执行由对应的RMAD0~RMAD3寄存器指向的地址的指令前产生地址匹配中断。 地址匹配中断的详细内容请参照"12.9 地址匹配中断"。

12.3.2 外围功能中断

外围功能中断是由单片机内部的外围功能产生的中断。外围功能中断是可屏蔽中断。外围功能中断的中断源请参照"表12.2 可变向量表"。另外,外围功能的详细内容请参照各外围功能的说明。

12.4 中断和中断向量

1个向量为4个字节。必须在各中断向量中设定各中断程序的起始地址。如果中断请求被接受,就转移到设定在中断向量的地址。中断向量如图12.2所示。




图12.2 中断向量

12.4.1 固定向量表

固定向量表分配在FFFDCh地址到FFFFFh地址中。固定向量表如表12.1所示。在闪存版,固定向量的向量地址(H)用于ID码检查功能。详细内容请参照 "22.2 闪存改写禁止功能"。

表12.1 固定向量表

中断源	向量地址 地址 (L) ~ 地址 (H)	参考
未定义指令(UND指令)	FFFDCh \sim FFFDFh	M16C/60、M16C/20系列软件手册
溢出(INTO指令)	FFFE0h \sim FFFE3h	
BRK 指令 (注2)	FFFE4h \sim FFFE7h	
地址匹配	FFFE8h \sim FFFEBh	12.9 地址匹配中断
单步(注1)	FFFECh \sim FFFEFh	_
看门狗定时器、振荡停止/重 新振荡检测、低电压检测	FFFF0h∼FFFF3h	13. 看门狗定时器、10. 时钟发生电路、6. 电压检测电路
DBC(注1)	FFFF4h~FFFF7h	_
NMI	FFFF8h~FFFBh	12.7 NMI 中断
复位	FFFFCh \sim FFFFFh	5. 复位

注1. 是开发工具专用的中断,不能使用。

注2. 在FFFE7h地址内容为FFh时,从可变向量表中的向量所指向的地址开始执行。

12.4.2 可变向量表

从设定在INTB寄存器的起始地址开始的256个字节为可变向量表区。可变向量表如表12.2所示。如果 在INTB寄存器内设定偶数地址,就能比奇数地址更快地执行中断响应顺序。

表12.2 可变向量表

中断源	向量地址 (注1) 地址 (L) ~ 地址 (H)	软件中断序号	参考
BRK指令(注5)	+0~+3 (0000h~0003h)	0	M100/00 M100/00 区别抗你王丽
一(保留)		1~3	M16C/60、M16C/20系列软件手册
ĪNT3	+16~+19 (0010h~0013h)	4	12.6 INT 中断
定时器B5	+20~+23 (0014h~0017h)	5	15. 定时器
定时器B4、UART1总线冲突检测(注4、6)	+24~+27 (0018h~001Bh)	6	15. 定时器
定时器B3、UARTO总线冲突检测(注4、6)	+28~+31 (001Ch~001Fh)	7	17. 串行 I / 0
SI/04、INT5(注2)	+32 ~ +35 (0020h ~ 0023h)	8	12.6 INT 中断
SI/03、ĪNT4(注2)	+36 ~ +39 (0024h ~ 0027h)	9	17. 串行 1/0
UART2总线冲突检测(注6)	+40~+43 (0028h~002Bh)	10	17. 串行 I / 0
DMAO	+44~+47 (002Ch~002Fh)	11	14 5000
DMA1	+48~+51 (0030h~0033h)	12	14. DMAC
键输入中断	+52~+55 (0034h~0037h)	13	12.8 键输入中断
A/D	+56 \sim +59 (0038h \sim 003Bh)	14	18. A/D转换器
UART2发送、NACK2(注3)	+60~+63 (003Ch~003Fh)	15	17. 串行 I / 0
UART2接收、ACK2(注3)	+64~+67 (0040h~0043h)	16	
UARTO发送、NACKO(注3)	+68~+71 (0044h~0047h)	17	
UARTO接收、ACKO(注3)	+72~+75 (0048~004Bh)	18	
UART1发送、NACK1(注3)	+76 \sim +79 (004Ch \sim 004Fh)	19	
UART1接收、ACK1(注3)	+80 \sim +83 (0050h \sim 0053h)	20	
定时器 AO	+84~+87 (0054h~0057h)	21	15. 定时器
定时器 A1	+88 \sim +91 (0058h \sim 005Bh)	22	
定时器 A2	+92 \sim +95 (005Ch \sim 005Fh)	23	
定时器 A3	+96 \sim +99 (0060h \sim 0063h)	24	
定时器 A4	+100~+103 (0064h~0067h)	25	
定时器B0	+104~+107 (0068h~006Bh)	26	
定时器B1	+108~+111 (006Ch~006Fh)	27	
定时器B2	+112~+115 (0070h~0073h)	28	
ĪNT0	+116~+119 (0074h~0077h)	29	12.6 INT中断
ĪNT1	+120~+123 (0078h~007Bh)	30	
ĪNT2	+124~+127 (007Ch~007Fh)	31	
软件中断(注5)	+128~+131 (0080h~0083h)	32	M16C/60、M16C/20系列软件手册
	~	~	
	+252~+255 (00FCh~00FFh)	63	

- 注1. 软件 INTB 寄存器指向的地址开始的相对地址。 注2. 必须用 IFSR 寄存器的 IFSR6 和 IFSR7 位选择。 注3. 在 I²C模式时,NACK、ACK 为中断源。


- 注4. 必须用IFSR2A寄存器的IFSR26和IFSR27位选择。
- 注5. 不能通过 I 标志禁止。 注6. 总线冲突检测:在 I E 模式时,总线冲突检测为中断源。

在1²C模式时,开始条件检测、停止条件检测为中断源。

12.5 中断控制

说明如何允许或禁止可屏蔽中断以及如何设定能接受的优先级。在此说明的内容不适用于非屏蔽中 断。

根据FLG寄存器的I标志、IPL、各中断控制寄存器的ILVL2~ILVL0位进行可屏蔽中断的允许或禁止控 制。各中断控制寄存器的IR位表示有无中断请求。 中断控制寄存器如图12.3和图12.4所示。



中断控制寄存器(1) 图 12.3



- 注2. 必须在该寄存器所对应的中断请求不会发生的位置。详细内容请参照"24.6 中断的注意事项"。
- 注3. 在IFSR寄存器的IFSRi位(i=0~5)为"1"(两边沿)时,必须将INTilC寄存器的POL位清"0"(下降沿)。
- 注4. 在BYTE引脚为 "L" 电平且存储器扩展模式或微处理器模式时,必须将INT5IC \sim INT3IC寄存器的IL $^{\prime}$ VL2 \sim ILVL0 位设定为 "000b" (禁止中断)。
- 注5. 在IFSR寄存器的IFSR6位为 ⁶0" (选择SI/O3)或者S3IC寄存器的IFSR7位为 "0" (选择SI/O4)时,必须将S4IC寄存器的POL位清 "0" (下降沿)。

图 12.4 中断控制寄存器 (2)

Rev. 1. 00

12.5.1 I标志

I标志允许或禁止可屏蔽中断。如果将I标志置"1"(允许),就允许可屏蔽中断;如果置"0"(禁止),就禁止所有可屏蔽中断。

12.5.2 IR位

如果发生中断请求,IR位就变为"1"(有中断请求)。在中断请求被接受并转移到对应的中断向量后,IR位变为"0"(无中断请求)。

IR位能通过程序置 "0",但是不能置 "1"。

12.5.3 ILVL2~ILVL0位、IPL

能通过ILVL2~ILVL0位设定中断优先级。

中断优先级的设定如表12.3所示,由IPL允许的中断优先级如表12.4所示。

接受中断请求的条件如下所示:

• I 标志 = 1

• IR位 =

• 中断优先级 > IPL

I标志、IR位、ILVL2~ILVL0位、IPL各自独立互不影响。

表12.3 中断优先级的设定

优先级
1/6/6-3
_
低
高

表12.4 由 IPL 允许的中断优先级

IPL	允许的中断优先级	
000b	允许1级及以上	
001b	允许2级及以上	
010b	允许3级及以上	
011b	允许4级及以上	
100b	允许5级及以上	
101b	允许6级及以上	
110b	允许7级及以上	
111b	禁止所有可屏蔽中断	

12.5.4 中断响应顺序

说明从接受中断请求开始到执行中断程序的中断响应顺序。

如果在指令执行中发生中断请求,CPU就在该指令执行结束后判断优先级,从下一个周期开始转移到中断响应顺序。但是,对于SMOVB、SMOVF、SSTR、RMPA各指令,如果在指令执行中发生中断请求,就暂时中断指令的运行,转移到中断响应顺序。

中断响应顺序的运行如下。中断响应顺序的执行时间如图12.5所示。

- (1) 通过读00000h地址,在CPU获得中断信息(中断序号和中断请求级)后,相应的中断IR位变为"0"(无中断请求)。
- (2) 将中断响应顺序前的FLG寄存器保存到CPU内的暂时寄存器(注1)。
- (3) 在FLG寄存器中的I标志、D标志、U标志的状态如下:

I标志为"0"(禁止中断)

D标志为"0"(禁止单步中断)

U标志为 "0" (指定 ISP)

但是,在执行软件中断序号32~63的INT指令时,U标志不变。

- (4) 将CPU内部的暂时寄存器(注1)压栈。
- (5) 将PC压栈。
- (6) 在 IPL 设定接受中断的中断优先级。
- (7) 将设定在中断向量的中断程序的起始地址输入到PC。

中断响应顺序结束后,从中断程序的起始地址开始执行指令。

注1. 用户不能使用。





图 12.5 中断响应顺序的执行时间

12.5.5 中断响应时间

中断响应时间如图 12.6 所示。中断响应时间是从发生中断请求开始到执行中断程序内的第一条指令为止的时间。这个时间由从发生中断请求时开始到此时正在执行的指令结束为止的时间(图 2.6 (a))和执行中断响应顺序的时间(图 2.6 (b))构成。



- (a) 中断响应时间为从发生中断请求开始到此时正在执行的指令结束为止的时间,根据执行的指令而不同。此时间最长的指令是DIVX指令,为30周期(无等待、除数为寄存器时的周期数)。
- (b) 执行中断时序的时间,请参照下表。但是,对于DBC中断需要增加2个周期,对于地址匹配中断和单步中断需要增加1个周期。

中断向量的地址	SP的值	16位总线、无等待	8位总线、无等待
偶数	偶数	18个周期	20个周期
偶数	奇数	19个周期	20个周期
奇数	偶数	19个周期	20个周期
奇数	奇数	20个周期	20个周期

图12.6 中断响应时间

12.5.6 接受中断请求时的 IPL 变化

如果接受可屏蔽中断的中断请求,就给IPL设定接受中断的中断优先级。

如果接受软件中断或特殊中断请求,就将表12.5中所示的值设定到IPL。接受软件中断或特殊中断时的IPL值如表12.5所示。

表12.5 接受软件中断或特殊中断时的 IPL值

中断源	IPL值
看门狗定时器、NMI、振荡停止/重新振荡检测、低电压检测	7
软件、地址匹配、DBC、单步	不变

12.5.7 寄存器保存

在中断响应顺序中,将FLG寄存器和PC压栈。

首先将PC的高4位、FLG寄存器的高4位 (IPL) 和低8位压栈 (共16位), 然后将 PC的低16位压栈。中断请求接受前后的堆栈状态如图12.7所示。

必须在中断程序的开始通过程序保存其它所需的寄存器。如果使用PUSHM指令,就能用1条指令保存除SP以外的全部寄存器。




图12.7 中断请求接受前后的堆栈状态

根据接受中断请求时的 SP(注1) 是偶数还是奇数,中断响应顺序进行的寄存器保存操作不同。SP(注1) 为偶数时,同时保存FLG寄存器和PC的各16位;为奇数时,按8位分2次保存。寄存器的保存操作如图12.8所示。

注1. 如果执行软件序号32~63的INT指令,为U标志表示的SP。否则为ISP。




图 12.8 寄存器的保存操作

12.5.8 从中断程序的返回

如果在中断程序的最后执行REIT指令,就恢复被压栈的中断响应顺序前的FLG寄存器和PC,然后返 回到接受中断请求前执行的程序。

在中断程序内通过程序保存的寄存器必须在执行REIT指令前用POPM等指令恢复。 在切换寄存器组时,通过执行REIT指令切换到中断响应顺序前的寄存器组。

12.5.9 中断优先级

如果在同一个采样点(检查有无中断请求时)发生2个以上的中断请求,就接受优先级高的中断。 能通过ILVL2~ILVL0位任意选择可屏蔽中断(外围功能中断)的优先级。但是,如果中断优先级为 相同的设定值,就接受硬件设定的优先级高的中断。

看门狗定时器中断等特殊中断的优先级通过硬件设定。硬件中断的中断优先级如图12.9所示。 软件中断不受中断优先级的影响。如果执行指令,就执行中断程序。




图12.9 硬件中断的中断优先级

12.5.10 中断优先级判断电路

中断优先级判断电路是用于从同一个采样点发生多个中断请求中选择最高优先级中断的电路。中 断优先级的判断电路如图12.10所示。




图12.10 中断优先级的判断电路

12.6 INT中断

 $\overline{\text{INTi}}$ 中断($i=0\sim5$)是由外部输入沿极性产生的中断。 $\overline{\text{INTi}}$ 中断的极性可由IFSR寄存器的IFSRi位设定。 INT4和SI/03、INT5和SI/04共享向量和中断控制寄存器。必须在使用INT4中断时将IFSR寄存器的 IFSR6位置"1"(INT4),在使用INT5中断时将IFSR寄存器的IFSR7位置"1"(INT5)。

必须在更改 IFSR6、IFSR7 位后将对应的 IR 位置 "0" (无中断请求), 然后允许中断。 IFSR寄存器如图12.11所示, IFSR2A寄存器如图12.12所示。




图 12.11 IFSR 寄存器

Rev. 1. 00



图 12.12 IFSR2A 寄存器

在 \overline{\text{NMI}} 引脚电平从 "H" 变为 "L" 时产生 \overline{\text{NMI}} 中断请求, \overline{\text{NMI}} 中断为非屏蔽中断。另外,此引脚为 \overline{\text{NMI}} 中断输入引脚,但是能通过 P8 寄存器的 P8_5 位读取引脚的输入电平。 此引脚不能用作输入端口。

12.8 键输入中断

对于P10_4~P10_7中的任意一个端口,若其方向寄存器PD10中的端口方向设为输入,且有一个下降沿输入到该端口,则产生键输入中断请求。键输入中断也能用作解除等待模式或停止模式的键唤醒功能,但是在使用键输入中断时,不能将P10_4~P10_7用作模拟输入引脚。键输入中断的框图如图12.13所示。另外,如果给对应PD10_4~PD10_7位为"0"(输入模式)的任意引脚输入"L"电平,就检测不到其它引脚的输入中断。




图12.13 键输入中断的框图

12.9 地址匹配中断

在即将执行RMADi(i=0~3)寄存器指向的地址的指令前,产生地址匹配中断请求。必须将指令的起始 地址设定到RMADi 寄存器。能通过AIER寄存器的AIER0和AIER1位、AIER2寄存器的AIER20和AIER21位选择 中断的禁止或允许。地址匹配中断不受I标志、IPL的影响。接受地址匹配中断请求时被保存的PC值(请参 照"12.5.7 寄存器保存")根据RMADi寄存器指向的地址的指令而不同(在堆栈中保存的不是正确的返回 地址)。因此,在从地址匹配中断返回时,必须使用以下的任意一种方法进行:

- · 在改写堆栈的内容后,用REIT指令返回
- 在使用POP等指令将堆栈恢复到中断请求接受前的状态后,用转移指令返回

接受地址匹配中断请求时被保存的PC值如表12.6所示。

在使用8位外部数据总线时,不能对外部区域使用地址匹配中断。

AIER、AIER2、RMAD0~RMAD3寄存器如图12.14所示。

表12.6 接受地址匹配中断请求时的PC值

RMAD i 寄存器指向的地址的指令				被保存的PC值		
• 在8位操作 ADD. B:S OR. B:S STNZ. B:S CMP. B:S	• 在8位操作码的指令中,为以下所示的指令: ADD. B:S #IMM8, dest SUB. B:S #IMM8, dest AND. B:S #IMM8, dest OR. B:S #IMM8, dest MOV. B:S #IMM8, dest STZ. B:S #IMM8, dest STNZ. B:S #IMM8, dest STZX. B:S #IMM82, dest				RMADi 寄存器指 向的地址+2	
JMPS MOV.B:S	#IMM8 #IMM,dest(其中	JSRS 中,dest=A0	#IMM8 或者A1)			
除上述以外的指令					RMADi 寄存器指 向的地址+1	

注1. 被保存的PC值:请参照"12.5.7 寄存器保存"

表12.7 地址匹配中断源和关联寄存器的对应

地址匹配中断源	地址匹配中断允许位	地址匹配中断寄存器
地址匹配中断源0	AIERO	RMADO
地址匹配中断源1	AIER1	RMAD1
地址匹配中断源2	AIER20	RMAD2
地址匹配中断源3	AIER21	RMAD3





图 12.14 AIER、AIER2、RMAD0~RMAD3寄存器

13. 看门狗定时器

看门狗定时器具有检测程序是否失控的功能。因此,为了提高系统的可靠性,建议使用看门狗定时器。看门狗定时器具有15位计数器,对由预分频器将CPU时钟分频后的时钟进行递减计数。可以通过对PM1寄存器的PM12位的设定,选择当看门狗定时器发生下溢时,是产生看门狗定时器中断请求,还是进行看门狗定时器复位。PM12位只能置"1"(看门狗定时器复位)。一旦将PM12位置"1",就不能通过程序将其置"0"(看门狗定时器中断)。看门狗定时器复位的详细内容请参照"5.3看门狗定时器复位"。

在选择主时钟、内部振荡器时钟或者PLL时钟为CPU时钟源时,可通过WDC寄存器的WDC7位将预分频器选择为16分频还是128分频。在选择副时钟为CPU时钟源时,与WDC7位无关,预分频器总为2分频。因此,能用以下计算式计算预分频器的周期。但是,看门狗定时器的周期会产生由预分频器引起的误差。

在选择主时钟、内部振荡器时钟或者PLL时钟为CPU时钟源时,



例如,在CPU时钟为16MHz并且预分频器为16分频时,看门狗定时器的周期大约为32.8ms。

看门狗定时器在写WDTS寄存器时被初始化,预分频器在复位后被初始化。而且,在复位后看门狗定时器和预分频器处于停止状态,因此可通过写WDTS寄存器启动计数。

在停止状态、等待状态或者保持状态时,如果看门狗定时器和预分频器处于停止状态,当状态解除时就 从被保持的值开始计数。

看门狗定时器的框图如图13.1所示,看门狗定时器的关联寄存器如图13.2所示。




图13.1 看门狗定时器的框图



图 13.2 WDC、WDTS 寄存器

13. 1 计数源保护模式

计数源保护模式是将内部振荡器时钟用作看门狗定时器计数源的模式。在程序失控时即使 CPU 时钟停 止,也能给看门狗定时器提供时钟。

在使用此模式时,必须进行以下寄存器设置:

- (1) 将PRCR寄存器的PRC1位置"1"(允许写PM1和PM2寄存器)
- (2) 将PM1寄存器的PM12位置"1"(在看门狗定时器下溢时复位)
- (3) 将PM2寄存器的PM22位置 "1"(看门狗定时器的计数源为内部振荡器时钟)
- (4) 将 PRCR 寄存器的 PRC1 位置 "0" (禁止写 PM1 和 PM2 寄存器)
- (5) 写WDTS寄存器(看门狗定时器开始计数)

如果将PM22位置"1",就变为以下状态:

• 内部振荡器开始振荡, 内部振荡器时钟变为看门狗定时器的计数源

看门狗定时器的计数值(32768) 看门狗定时器的周期= 内部振荡器时钟

- 禁止写CM1寄存器的CM10位(即使写"1"也不变,不转移到停止模式)
- 在等待模式或者保持状态时,看门狗定时器不停止运行

14. DMAC

片内有2个DMAC (直接存储器存取控制器)通道,数据可不经过CPU直接送到存储器。每次发生DMA请求时,DMAC将传送源地址的1个数据(8位或者16位)传送到传送目标地址。DMAC使用和CPU相同的数据总线。因为DMAC的总线使用权高于CPU并采用周期挪用方式,所以能快速地进行从发生DMA请求到结束1个字(16位)或者1个字节(8位)的数据传送。DMAC框图如图14.1所示,DMAC的规格如表14.1所示,DMAC关联寄存器如图14.2~图14.5所示。




图 14.1 DMAC框图

DMA 请求可以通过对 DMi SL 寄存器($i=0\sim1$)的 DSR 位进行写操作方式实现,或通过 DMi SL 寄存器的 DMS 位、DSEL3 \sim DSEL0 位所指定的功能而产生中断请求的方式实现。但是,DMA 传送和中断请求的运行不同,不受 I标志和中断控制寄存器的影响,所以在中断禁止时,即使不接受中断请求,也能接受 DMA 请求。另外,因为 DMAC 不影响中断,所以 DMA 传送时中断控制寄存器的 IR 位不变。

如果 DMi CON 寄存器的 DMAE 位为 "1"(允许 DMA),就在每次发生 DMA 请求时开始数据传送。但是,如果 DMA 请求的发生周期快于 DMA 传送周期,就会出现传送请求次数和传送次数不一致的情况。详细内容请参照 "14.4DMA请求"。

表14.1 DMAC的规格(注3)

	规格		
通道数	2个通道(周期挪用方式)		
传送空间	从1M字节空间的任意地址到固定地址 从固定地址开始的1M字节的任意空间 从固定地址到固定地址		
最大传送字节数	128K字节(16位传送时)、64K字节(8位传送时)		
DMA 请求源 (注 1 、 2)	INTO或者 INT1 引脚的下降沿INTO或者 INT1 引脚的两边沿定时器 AO ~ 定时器 A4 中断请求定时器 BO ~ 定时器 B5 中断请求UART0 发送、UART0 接收中断请求UART1 发送、UART1 接收中断请求UART2 发送、UART2 接收中断请求SI/03、SI/04 中断请求A/D转换中断请求软件触发		
通道优先级	DMAO > DMA1 (DMAO 优先)		
传送单位	8位或者16位		
传送地址方向	正向或者固定(不能将传送源和传送目标同时设定为正向)		
传送模式 单次传送	如果DMAi 传送计数器 (i=0~1) 下溢就结束传送		
重复传送	在DMAi 传送计数器下溢后,DMAi 传送计数器重加载寄存器的值被再装入到DMAi 传送计数器,继续DMA传送		
DMA 中断请求的产生时序	DMA i 传送计数器下溢时		
DMA传送开始	如果将DMAiCON寄存器的DMAE位置"1"(允许),就在每次发生DMA请求时开始传送数据DMA		
DMA传送停止 单次传送			
重复传送	将DMAE位置 "0" (禁止)		
正向地址指针、DMAi 传送计数器的再装入时序	在将DMAE位置 "1" (允许)后开始数据传送时,将被指定为正向指针的SARi 指针或者DARi 指针的值再装入到正向地址指针,将DMAi 传送计数器重加载寄存器的值再装入到DMAi 传送计数器		
DMA传送周期数	在SFR和内部RAM之间:3个周期		

- 注1. DMA传送不影响各中断,也不受 I 标志和中断控制寄存器的影响。 注2. 可选择的请求源根据通道而不同。 注3. 不能通过DMAC存取DMAC的关联寄存器(0020h~003Fh地址)。




图 14.2 DMOSL 寄存器



DSEL3~DSEL0	DMS=0(基本源)	DMS=1(扩展源)
0000b	INT1引脚的下降沿	_
0001b	软件触发	_
0010b	定时器A0	_
0011b	定时器A1	_
0100b	定时器A2	SI/O3
0101b	定时器A3	SI/O4
0110b	定时器A4	INT1引脚的两边沿
0111b	定时器B0	—
1000b	定时器B1	_
1001b	定时器B2	_
1010b	UART0发送	—
1011b	UART0接收/ACK0	_
1100b	UART2发送	_
1101b	UART2接收/ACK2	_
1110b	A/D转换	_
1111b	UART1接收/ACK1	_

图 14.3 DM1SL 寄存器




图 14.4 DMOCON、DM1CON寄存器




图 14.5 SARO、SAR1、DARO、DAR1、TCRO、TCR1寄存器

14.1 传送周期

传送周期由读存储器或者SFR(源读)总线周期和写(目标写)总线周期构成。读和写总线周期次数受传送源地址和传送目标地址的影响,并且在存储器扩展模式和微处理器模式时也受BYTE引脚电平的影响。而且,由于软件等待或者RDY信号的影响,总线周期变长。

14.1.1 传送源地址、传送目标地址的影响

在传送单位和数据总线都为 16 位并且传送源地址从奇数地址开始时,源读周期比从偶数地址开始时增加1个总线周期。

同样,在传送单位和数据总线都为16位并且传送目标地址从奇数地址开始时,目标写周期比从偶数地址开始时增加1个总线周期。

14.1.2 BYTE引脚的影响

在存储器扩展模式和微处理器模式时,如果用8位数据总线(BYTE引脚为"H"电平时)进行16位数据传送,就以8位数据的形式传送两次。因此,总线周期在读数据时需要2个总线周期,在写数据时需要2个总线周期。另外,DMAC存取内部区域(内部ROM、内部RAM、SFR)的情况和CPU存取内部区域的情况不同,它是以BYTE引脚选择的数据宽度进行存取。

14.1.3 软件等待的影响

在存取插入软件等待的存储器或者SFR时,只增加软件等待数所需的总线周期数。

14.1.4 RDY 信号的影响

在存储器扩展模式和微处理器模式时,外部区域受RDY信号的影响。详细内容请参照"8.2.6 RDY信号"。

源读周期的例子如图14.6所示。在此图中,为方便起见,假设目标写周期为1个周期,列出不同条件的源读周期数。实际上和源读周期一样,目标写周期也受各种条件的影响,传送周期会相应变化。必须根据目标写周期和源读周期的各种条件计算传送周期。例如,在传送单位为16位并且使用8位总线时(图14.5(2)),源读周期和目标写周期各需要2个总线周期。




图14.6 读源周期的例子

14.2 DMAC传送周期数

DMAC传送周期数能通过以下的计算式计算。 DMAC传送周期数如表14.2所示,系数j、k如表14.3所示。

1个传送单位的传送周期数=读周期数×j+写周期数×k

表14.2 DMAC传送周期数

传送单位	传送单位 总线		单芯片	计模式	存储器扩展模式 微处理器模式		
			读周期数	写周期数	读周期数	写周期数	
8位传送	16位	偶数	1	1	1	1	
(DMBIT= "1")	(BYTE= "L")	奇数	1	1	1	1	
	8位	偶数	_	_	1	1	
	(BYTE= "H")	奇数			1	1	
	16位	偶数	1	1	1	1	
16位传送	(BYTE= "L")	奇数	2	2	2	2	
(DMBIT= "0")	8位	偶数			2	2	
	(BYTE= "H")	奇数			2	2	

一:该条件不存在

表14.3 系数j、k

		内部	内部区域			外部区域					
	内部R0	M、RAM	SFR		独立总线			多路复用总线			
	工坯法	有等待	1个等待	2个等待	无等待	1	事等待(注1)	有	事等待(注1)
	无等待	有寺付	(注2)	(注2)	兀寺付	1个等待	2个等待	3个等待	1个等待	2个等待	3个等待
ј	1	2	2	3	1	2	3	4	3	3	4
k	1	2	2	3	2	2	3	4	3	3	4

注1. 取决于CSE寄存器的设定值。

注2. 取决于PM2寄存器的PM20位的设定值。

14.3 DMA 允许

在将DMiCON寄存器(i=0、1)的DMAE位置"1"(允许)后开始传送数据时,DMAC进行如下的动作:

- (a) 在DMiCON寄存器的DSD位为"1"(正向)时,将SARi寄存器的值再装入到正向地址指针;在DMiCON寄存器的DAD位为"1"(正向)时,将DARi寄存器的值再装入到正向地址指针。
- (b) 将DMAi 传送计数器重加载寄存器的值再装入到DMAi 传送计数器

如果在DMAE位为"1"时再次写"1",就进行上述动作。

但是,如果在写DMAE位的同时有可能发生DMA请求,就必须按以下步骤写:

- (1) 对DMiCON寄存器的DMAE位和DMAS位同时写"1"。
- (2) 通过程序确认 DMAi 是否处于初始状态 (上述 (a) (b) 的状态)。 如果 DMAi 没处于初始状态,就重复 (1) (2)。

14.4 DMA请求

DMAC 能对各通道根据 DMiSL 寄存器 (i=0,1) 的 DMS 位和 DESL3 \sim DESL0 位选择的请求源作为触发源来产生 DMA 请求。 DMAS 位变化的时序如表 14.4 所示。

与DMAE 位的状态无关,如果发生DMA 请求,DMAS 位就变为"1"(有请求)。如果DMAE 位为"1"(允许),就在即将开始传送数据前,DMAS 位变为"0"(无请求)。另外,通过程序能将DMAS 位置"0"而不能置"1"。如果更改 DMS 位和 DSEL3 ~ DESL0 位,DMAS 位有可能变为"1"。因此,必须在更改 DMS 位和 DSEL3 ~ DESL0 位后,将 DMAS 位置"0"。

如果 DMAE 位为 "1",就在发生 DMA 请求后立刻开始传送数据,所以在通过程序读 DMAS 位时,大部分情况下读到的是 "0"。在判断 DMAC 是否为允许状态时,必须读 DMAE 位。

表14.4 DMAS位变化的时序

DMA VIE	DMiCON寄存器的DMAS位			
DMA源	变为"1"的时序	变为 "0"的时序		
软件触发	在将DMiSL寄存器的DSR位置"1"时	• 在即将开始数据传送前		
外围功能	在由DMiSL寄存器的DSEL3~DSEL0位和DMS位选择的外围功能的中断控制寄存器的IR位变为"1"时	•在通过程序写 "0"时		

Rev. 1. 00

14.5 通道的优先顺序和DMA传送时序

在DMAO和DMA1都为允许状态时,如果DMAO和DMA1的DMA传送请求信号出现在同一个采样周期(从BCLK的下降沿到下一个下降沿的一个周期),各通道的DMAS位就同时变为"1"(有请求)。此时的通道优先级为DMAO>DMA1。以下说明DMAO和DMA1的请求出现在同一个采样周期时的运行。由外部源产生DMA传送的例子如图14.7所示。

因为在图 14.7中同时产生了 DMA0 和 DMA1 的请求, 所以先接受通道优先级高的 DMAO 请求开始传送。在 DMAO 结束 1 个传送单位后将总线使用权让给 CPU。然后,在 CPU 结束 1 次总线存取后 DMA1 开始传送,在 DMA1 结束 1 个传送单位后将总线使用权还给 CPU。

另外,因为DMAS 位是各通道的1个位,所以无法对DMA的请求次数进行计数。因此,如同图14.7中的DMA1,在获得总线使用权前即使发生多次DMA请求,也在获得总线使用权后将DMAS位置"0",并且在结束1个传送单位后将总线使用权还给CPU。

有关和CPU的总线使用优先级请参照 "8.2.7 HOLD信号"。




图 14.7 由外部源产生的 DMA 传送的例子

15. 定时器

注意

M16C/62P(80引脚版)和M16C/62PT(80引脚版)没有TA1IN、TA10UT、TA2IN、TA2OUT、TB1IN引脚。 不能使用需要这些引脚的功能。

M16C/62P群有11个16位定时器,根据功能分为定时器A(5个)和定时器B(6个)两类。所有定时器都独立运行,各定时器的计数源为计数、再装入等定时器运行的运行时钟。定时器A的结构如图15.1所示,定时器B的结构如图15.2所示。




图15.1 定时器A的结构




图15.2 定时器B的结构

15.1 定时器A

注意

M16C/62P(80引脚版)和M16C/62PT(80引脚版)没有定时器A1的TA1IN引脚和TA10UT引脚、定时器A2的TA2IN引脚和TA20UT引脚。

【使用定时器A1、定时器A2时的注意事项】

• 定时器模式 不能使用选通功能和脉冲输出功能。在使用定时器模式时,必须将

TA1MR和TA2MR寄存器的MR2~MR0位置成 "000b"。

• 事件计数器模式 不能使用脉冲输出功能,并且不能对外部输入信号进行计数。另外,不

能使用定时器A2的二相脉冲信号处理功能。在使用事件计数器模式时,

必须将TA1MR和TA2MR寄存器的MR2~MR0位置成"000b"。

• 单次触发定时器模式 不能使用脉冲输出功能,并且不能通过外部触发开始计数。在使用单次

触发定时器模式时,必须将 TA1MR 和 TA2MR 寄存器的 MR1~ MR0 位置成

"00b"。

• 脉宽调制 (PWM) 模式 不能进行 PWM 脉冲输出。

定时器A的框图如图15.3所示,定时器A的关联寄存器如图15.4~图15.7所示。

定时器A有以下4种模式,除了事件计数器模式以外,定时器A0 \sim A4具有相同功能。能通过TAiMR寄存器 ($i=0\sim4$)的TMOD1 \sim TMOD0位选择模式。

• 定时器模式 对内部计数源进行计数的模式

• 事件计数器模式 对来自外部的脉冲、其它定时器的溢出或者其它定时器的下溢进行计数的模式

• 单次触发定时器模式 在计数值变为 "0000h"之前,只进行1次脉冲输出的模式

• PWM模式 连续输出任意宽度的脉冲的模式




图15.3 定时器A框图



定时器Ai寄存器(i=0~4)(注1)



- 注1. 必须以16位单位存取。
- 注2. 在TAI寄存器为"0000h"时,计数器不运行,不产生定时器Ai中断请求。另外,在选择有脉冲输出时, 不从TAiOUT引脚输出脉冲。
- 注3. 在TAi寄存器为"0000h"时,脉宽调制器不运行,TAiOUT引脚的输出电平保持"L"电平,也不产生 定时器Ai中断请求。另外,在作为8位脉宽调制器运行时,与将TAi寄存器的高8位设定成"00h"的情 况相同。
- 注4. 必须使用MOV指令写TAi寄存器。
- 注5. 对来自外部的脉冲、其它定时器的溢出或者其它定时器的下溢进行计数。

图 15.4 TAOMR ~ TA4MR和 TAO ~ TA4 寄存器




图 15.5 TABSR和UDF 寄存器

单次触发启动标志寄存器 b7 b6 b5 b4 b3 b2 b1 b0 符号 地址 复位后的值 0382h地址 **ONSF** 00h 功能 RW 位符号 位名 TA0OS 定时器A0单次触发启动标志 RW 在TAiMR寄存器(i=0~4)的TMOD1~ TMOD0位为"10b"(单次触发定时器 TA10S RW 定时器A1单次触发启动标志 模式)且TAiMR寄存器的MR2位为"0" TA2OS RW 定时器A2单次触发启动标志 (TAiOS位有效)时,如果将此位置"1" 就开始定时器的计数。读时其值为"0"。 TA3OS 定时器A3单次触发启动标志 RW TA4OS 定时器A4单次触发启动标志 RW 0:Z相输入无效 **TAZIE** Z相输入有效位 RW 1:Z相输入有效 定时器A0事件/触发选择位 TA0TGL RW 00:选择TA0IN引脚的输入(注1) 0 1: 选择TB2(注2) 10:选择TA4(注2) TA0TGH RW 11: 选择TA1(注2)

注1. 必须将PD7寄存器的PD7_1位清"0"(输入模式)。

注2. 溢出或者下溢

触发选择寄存器



注1. 必须将对应TA1IN~TA4IN引脚的端口方向位清"0"(输入模式)。

注2. 溢出或者下溢

图 15.6 ONSF和TRGSR寄存器



图 15.7 CPSRF 寄存器

15.1.1 定时器模式

定时器模式是对在内部生成的计数源进行计数的模式(表15.1)。定时器模式时的TAiMR寄存器如图 15.8所示。

表15.1 定时器模式的规格

项目	规格		
计数源	f1、f2、f8、f32、fC32		
计数运行	• 递减计数		
	• 下溢时,将重加载寄存器的内容再装入后继续计数		
分频比	$1/(n+1)$ n: TAi 寄存器 (i=0 \sim 4) 的设定值为0000h \sim FFFFh		
计数开始条件	将TABSR寄存器的TAiS位置 "1"(计数开始)		
计数停止条件	将TAiS位置"0"(计数停止)		
中断请求产生时间	下溢时		
TAiIN引脚功能	1/0端口或者选通输入		
TAiOUT引脚功能	1/0端口或者脉冲输出		
定时器的读	如果读TAi 寄存器,就能读取计数值		
定时器的写	• 在计数停止时,或计数开始后第一个计数源到来之前,如果给TAi 寄存器写数据,则它会被同时写入重加载寄存器和计数器中		
	• 如果在计数中(但是在输入第1次计数源后)给TAi 寄存器写数据,数据就被写到重加载寄存器(在下次的再装入时传送)		
选择功能	 选通功能 		
是许为形	能通过TAiIN引脚的输入信号选择计数开始或者计数停止		
	脉冲输出功能		
	每次下溢时,反转TAiOUT引脚的输出极性。在TAiS位为 "O"(计数停止)		
	期间输出 "L" 电平		




图15.8 定时器模式时的TAiMR寄存器

15.1.2 事件计数器模式

事件计数器模式是对外部信号、其它定时器的溢出或者其它定时器的下溢进行计数的模式。定时器 A2、A3、A4能对二相外部信号进行计数。事件计数器模式的规格(不使用二相脉冲信号处理功能时)如 表15.2所示,事件计数器模式时的TAiMR寄存器(不使用二相脉冲信号处理功能时)如图15.9所示。

表15.2 事件计数器模式的规格(不使用二相脉冲信号处理功能时)

项目	规格
计数源	 • 输入到TAi IN引脚(i=0~4)的外部信号(可通过程序选择有效沿) • 定时器B2溢出或者下溢、定时器Aj(j=i-1, 在 i=0 时 j=4)溢出或者下溢、定时器Ak(k=i+1, 在 i=4 时 k=0)溢出或者下溢
计数运行	可通过外部信号或者程序选择递增计数或者递减计数溢出或者下溢时,将重加载寄存器的内容再装入后继续计数。选择自由运行功能时,不进行再装入而继续计数。
分频比	 ・递增计数时为1/(FFFFh − n+1) ・递减计数时为1/(n+1) n:TAi 寄存器的设定值为0000h∼FFFFh
计数开始条件	将TABSR寄存器的TAiS位置 "1"(计数开始)
计数停止条件	将TAiS位置"0"(计数停止)
中断请求产生时间	溢出或者下溢时
TAiIN引脚功能	1/0端口或者计数源输入
TAiOUT引脚功能	1/0端口、脉冲输出或者递增计数/递减计数的切换输入
定时器的读	如果读TAi 寄存器,就能读取计数值
定时器的写	在计数停止时,或计数开始后第一个计数源到来之前,如果给TAi寄存器写数据,则它会被同时写入重加载寄存器和计数器中。如果在计数中(但是在输入第1次计数源后)给TAi寄存器写数据,数据就被写到重加载寄存器(在下次的再装入时传送)
选择功能	自由运行计数功能 即使发生溢出或者下溢,也不从重加载寄存器进行再装入脉冲输出功能 每次溢出或者下溢时,反转TAiOUT引脚的输出极性。在TAiS位为 "0"(计数停止)期间输出 "L"电平



注3. 在ONSF寄存器或者TRGSR寄存器的TAITGH、TAITGL位为"00b"(TAIIN引脚的输入)时有效。 注4. 在TAIOUT引脚为"L"电平时为递减计数,为"H"电平时为递增计数。必须将对应TAIOUT引脚的端口

图 15.9 事件计数器模式时的 TAiMR 寄存器 (不使用二相脉冲信号处理功能时)

方向位清"0"(输入模式)。

事件计数器模式的规格(在定时器A2、A3、A4使用二相脉冲信号处理功能时)如表15.3所示,事件 计数器模式时的TA2MR~TA4MR寄存器(在定时器A2、A3、A4使用二相脉冲信号处理功能时)如图15.10 所示。

表15.3 事件计数器模式的规格(在定时器A2、A3、A4使用二相脉冲信号处理功能时)

项目	规格
计数源	输入到TAil、NAiOUT引脚(i = 2~4)的二相脉冲信号
计数运行	可通过二相脉冲信号切换递增计数或者递减计数溢出或者下溢时,将重加载寄存器的内容再装入后继续计数。选择自由运行功能时,不进行再装入而继续计数。
分频比	 ・递増计数时,为1/(FFFFh-n+1) ・递减计数时,为1/(n+1) n:TAi 寄存器的设定值为0000h~FFFFh
计数开始条件	将TABSR寄存器的TAiS位置 "1"(计数开始)
计数停止条件	将TAiS位置 "0"(计数停止)
中断请求产生时间	溢出或者下溢时
TAiIN引脚功能	二相脉冲输入
TAiOUT引脚功能	二相脉冲输入
定时器的读	如果读定时器A2、A3、A4的寄存器,就能读取计数值
定时器的写	・在计数停止时,或计数开始后第一个计数源到来之前,如果给TAi 寄存器写数据,则它会被同时写入重加载寄存器和计数器中。・如果在计数中(但是在输入第1次计数源后)给TAi 寄存器写数据,数据就被写到重加载寄存器(在下次的再装入时传送)
选择功能(注1)	 正常处理运行(定时器A2、定时器A3) 在TAjOUT引脚(j=2、3)的输入信号为 递增计数,对其下降沿进行递减计数。 TAjIN (j=2、3)递增计数递增计数递增计数递增计数递减计数递减计数递减计数 4倍频处理运行(定时器A3、定时器4)在TAkOUT引脚(k=3、4)的输入信号为"H"电平期间,如果与TAkIN引脚的上升沿存在相位关系,就对TAkOUT引脚和TAkIN引脚的上升沿和下降沿进行递增计数。在TAkOUT引脚和TAkIN引脚的上升沿和下降沿进行递增计数。在TAkOUT引脚和TAkIN引脚的上升沿和下降沿进行递减计数。
	TAkIN (k=3、4) 对所有边沿进行递增计数 对所有边沿进行递减计数
	• 通过Z相输入进行计数器的初始化(定时器A3) 通过Z相输入将定时器的计数值置 "0"

注1. 定时器A3能选择两种运行方式。定时器A2只能选择正常处理运行方式,定时器A4只能选择为4倍频 处理运行方式。




图 15. 10 事件计数器模式时的 TA2MR 寄存器 ~ TA4MR 寄存器 (在定时器 A2、A3、A4 使用二相脉冲信号处理功能时)

15.1.2.1 二相脉冲信号处理的计数器初始化

这是在二相脉冲信号处理时,通过Z相(计数器初始化)的输入将定时器的计数值置"0"的功能。 此功能只能用于定时器A3的事件计数器模式、二相脉冲信号处理、自由运行型和4倍频处理,Z相 从ZP引脚输入。

如果将 "0000h"写到TA3寄存器,并将ONSF寄存器的TAZIE位置 "1"(Z相输入有效),就能通过 Z相的输入进行计数器的初始化。

通过检测 Z 相的输入边沿进行计数器的初始化。边沿的极性能通过 INT2IC 寄存器的 POL 位选择。输 入的Z相脉宽必须为定时器A3计数源的1个周期以上。

接受 Z 相输入之后,在下一个计数时序到来时对计数器进行初始化。二相脉冲 (A 相、B 相) 和 Z 相的 关系如图15.11所示。

如果定时器A3的溢出或下溢时序与Z相输入的计数器初始化时序重叠,就连续产生2次定时器A3的 中断请求,所以使用此功能时不能使用定时器A3中断。




图15.11 二相脉冲(A相、B相)和Z相的关系

15.1.3 单次触发定时器模式

单次触发定时器模式是对1次触发定时器只运行1次的模式(表15.4)。在从发生触发后的任意期间 定时器运行。单次触发定时器模式时的TAiMR寄存器如图15.12所示。

表15.4 单次触发定时器模式的规格

项目	规格
计数源	f1、f2、f8、f32、fC32
计数运行	・递减计数・在计数值变为 "0000h"的时序进行再装入,然后停止计数・如果在计数中发生触发,就进行再装入,然后继续计数
分频比	$1/n$ $n:TAi$ 寄存器 $(i=0\sim4)$ 的设定值为 $0000h\sim FFFFh$ 但是,如果设定 " $0000h$ ",计数器就不运行。
计数开始条件	TABSR寄存器的TAiS位为 "1"(计数开始)并且发生以下的触发: ・从TAiIN引脚输入外部触发 ・定时器B2溢出或者下溢、定时器Aj(j=i-1,在i=0时j=4)溢出或者下溢、定时器Ak(k=i+1,在i=4时k=0)溢出或者下溢 ・将ONSF寄存器的TAiOS位置 "1"(定时器开始运行)
计数停止条件	・计数值变为 "0000h" 并进行再装入后 ・将TaiS位置 "0"(计数停止)
中断请求产生时间	在计数值变为 "0000h" 时
TAiIN引脚功能	1/0端口或者触发输入
TAiOUT引脚功能	1/0端口或者脉冲输出
定时器的读	如果读TAi 寄存器,读取的值为不定值。
定时器的写	在计数停止时,或计数开始后第一个计数源到来之前,如果给TAi寄存器写数据,则它会被同时写入重加载寄存器和计数器中。如果在计数中(但是在输入第1次计数源后)给TAi寄存器写数据,数据就被写到重加载寄存器(在下次的再装入时传送)
选择功能	•脉冲输出功能 在计数停止时输出 "L" 电平,在计数时输出 "H" 电平




图 15.12 单次触发定时器模式时的 TAiMR 寄存器

15.1.4 脉宽调制模式(PWM模式)

脉宽调制模式是连续输出任意宽度的脉冲的模式 (表 15.5)。在此模式中,计数器作为 16 位或 8 位脉宽调制器运行。脉宽调制模式时的 TA iMR 寄存器如图 15.13 所示,16 位脉宽调制器的运行例子如图 15.14 所示,8位脉宽调制器的运行例子如图 15.15 所示。

表15.5 脉宽调制模式的规格

项目	规格		
计数源	f1、f2、f8、f32、fC32		
计数运行	・递减计数(作为8位或者16位脉宽调制器运行)・在PWM脉冲的上升沿处,定时器重加载一个新值,并继续计数・如果在计数中发生触发,不影响计数		
16位PWM	 "H"电平宽度n/fj n: TAi 寄存器的设定值(i=0~4) 周期(2¹⁶−1)/fj固定 fj: 计数源的频率(f1、f2、f8、f32、fC32) 		
8位 PWM	 "H"电平宽度n×(m+1)/fj n:TAi 寄存器的高位地址设定值 周期(2⁸-1)×(m+1)/fj m:TAi 寄存器的低位地址设定值 		
计数开始条件	 将TABSR寄存器的TAiS位置 "1"(计数开始) TAiS位为 "1"并且外部触发由TAiIN引脚输入 TAiS位为 "1"并且发生以下的触发: 定时器B2溢出或者下溢、定时器Aj(j=i-1, 在i=0时j=4)溢出或者下溢、定时器Ak(k=i+1, 在i=4时k=0)溢出或者下溢 		
计数停止条件	将TAiS位置 "0"(计数停止)		
中断请求产生时间	在PWM脉沖下降沿处		
TAiIN引脚功能	1/0端口或者触发输入		
TAiOUT引脚功能	脉冲输出		
定时器的读	如果读TAi 寄存器,读取的值为不定值		
定时器的写	在计数停止时,或计数开始后第一个计数源到来之前,如果给TAi寄存器写数据,则它会被同时写入重加载寄存器和计数器中。如果在计数中(但是在输入第1次计数源后)给TAi寄存器写数据,数据就被写到重加载寄存器(在下次的再装入时传送)		




图15.13 脉宽调制模式时的TAiMR寄存器




图15.14 16位脉宽调制器的运行例子




图 15. 15 8位脉宽调制器的运行例子

15.2 定时器B

注意 ■

M16C/62P(80引脚版)和M16C/62PT(80引脚版)没有定时器B1的TB1IN引脚。

【使用定时器B1时的注意事项】

• 事件计数器模式 不能对外部输入信号进行计数。在使用事件计数器模式时,必须 将TB1MR寄存器的TCK1位置 "1"。

• 脉冲周期测定/脉宽测定模式 不能使用此模式。

定时器B框图如图15.16所示,定时器B的关联寄存器如图15.17、图15.18所示。 定时器B有以下3种模式,能通过TbiMR寄存器 $(i=0\sim5)$ 的 TMOD1 \sim TMOD0 位选择模式。

• 定时器模式 对内部计数源进行计数的模式

• 事件计数器 对来自外部的脉冲、其它定时器的溢出或者其它定时器的下溢

进行计数的模式

•脉冲周期测定模式、脉宽测定模式 测定外部脉冲周期或者脉宽的模式





图 15.16 定时器 B框图



- 注1. 定时器B0和定时器B3。
- 注2. 定时器B1、定时器B2、定时器B4和定时器B5。

定时器Bi寄存器(i=0~5)(注1)



- 注1. 必须以16位单位存取。
- 注2. 对来自外部的脉冲、其它定时器的溢出或者其它定时器的下溢进行计数。

图 15.17 TBOMR ~ TB5MR、TB0 ~ TB5 寄存器




图 15. 18 TABSR、TBSR、CPSRF 寄存器

定时器模式 15.2.1

定时器模式是对在内部生成的计数源进行计数的模式(表15.6)。定时器模式时的TBiMR寄存器如图 15.19所示。

表15.6 定时器模式的规格

项目	规格
计数源	f1、f2、f8、f32、fC32
计数运行	• 递减计数
	• 下溢时,将重加载寄存器的内容再装入后继续计数
分频比	1/(n+1) n:TBi 寄存器的设定值 (i=0~5)0000h~FFFFh
计数开始条件	将TBi 位(注1)置"1"(计数开始)
计数停止条件	将TBi 位置 "0" (计数停止)
中断请求产生时间	下溢时
TBiIN引脚功能	1/0端口
定时器的读	读TBi 寄存器,可读取计数值
定时器的写	在计数停止时,或计数开始后第一个计数源到来之前,如果给TBi寄存器写数据,则它会被同时写入重加载寄存器和计数器中如果在计数中(但是在输入第1次计数源后)给TBi寄存器写数据,数据就被写到重加载寄存器(在下次的再装入时传送)

注1. $TBOS \sim TB2S$ 位是 TABSR 寄存器的位 $5 \sim 7$, $TB3S \sim TB5S$ 位是 TBSR 寄存器的位 $5 \sim 7$ 。




图15.19 定时器模式时的TBiMR寄存器

15.2.2 事件计数器模式

事件计数器模式是对外部信号、其它定时器的溢出或者其它定时器的下溢进行计数的模式(表 15.7)。事件计数器模式时的TBiMR寄存器如图15.20所示。

表15.7 事件计数器模式的规格

项目	规格
计数源	• 输入到TBi IN引脚 ($i=0\sim5$) 的外部信号 (对计数源的有效边沿,可通过程序选择上升沿、下降沿或者上升/下降两边沿) • 定时器Bj 的溢出或者下溢 ($j=i-1$,在 $i=0$ 时 $j=2$,在 $i=3$ 时 $j=5$)
计数运行	・递减计数・下溢时,将重加载寄存器的内容再装入后继续计数
分频比	1/(n+1) n:TBi 寄存器的设定值0000h~FFFFh
计数开始条件	将TBiS位(注1)置"1"(计数开始)
计数停止条件	将TBiS位置 "0"(计数停止)
中断请求产生时间	下溢时
TBiIN引脚功能	计数源输入
定时器的读	读TBi 寄存器,可读取计数值
定时器的写	・在计数停止时,或计数开始后第一个计数源到来之前,如果给TBi寄存器写数据,则它会被同时写入重加载寄存器和计数器中・如果在计数中(但是在输入第1次计数源后) 给TBi寄存器写数据,数据就被写到重加载寄存器(在下次的再装入时传送)

注1. TBOS~TB2S位是TABSR寄存器的bit5~7, TB3S~TB5S位是TBSR寄存器的bit5~7。

Rev. 1. 00




图 15.20 事件计数器模式时的 TBiMR 寄存器

15.2.3 脉冲周期测定模式、脉宽测定模式

脉冲周期测定模式、脉宽测定模式是测定外部信号的脉冲周期或者脉宽的模式(表 15.8)。脉冲周期测定模式、脉宽测定模式时的 TBiMR 寄存器如图 15.21 所示。脉冲周期测定时的运行图如图 15.22 所示,脉宽测定时的运行图如图 15.23 所示。

表15.8 脉冲周期测定模式、脉宽测定模式的规格

项目	规格
计数源	f1、f2、f8、f32、fC32
计数运行	递增计数在测定脉冲的有效边沿,将计数器的值传送到重加载寄存器,然后将计数器的值置 "0000h",继续计数
计数开始条件	・将TBiS位(i=0~5)(注3)置 "1"(计数开始)
计数停止条件	・将TBiS位置 "0"(计数停止)
中断请求产生时间	•输入测定脉冲的有效边沿时(注1) •溢出时。与溢出同时TBiMR寄存器的MR3位变为"1"(有溢出)。在TBiS位为"1"(计数开始)时,如果在MR3位变为"1"的下次计数时序以后写TBi MR寄存器,MR3位就变为"0"(没有溢出)。
TBiIN引脚功能	测定脉冲输入
定时器的读	读TBi 寄存器,可读取重加载寄存器的内容(测定结果)(注2)
定时器的写	给TBi 寄存器写的值既不被写到重加载寄存器也不被写到计数器。

- 注1. 在计数开始后输入第1次有效边沿时,不发生中断请求。
- 注2. 在计数开始后到输入第2次有效边沿前,从TBi 寄存器读取的值不定。
- 注3. TBOS \sim TB2S 位是 TABSR 寄存器的bit5 \sim 7, TB3S \sim TB5S 位是 TBSR 寄存器的bit5 \sim 7。




图 15. 21 脉冲周期测定模式、脉宽测定模式时的 TBiMR 寄存器




图15.22 脉冲周期测定时的运行图




图15.23 脉宽测定时的运行图

16. 用于三相马达控制的定时器功能

注意 ■

对于M16C/62P(80引脚版)和M16C/62PT(80引脚版),不能使用此功能。

能使用定时器 A1、A2、A4、B2 输出三相马达驱动波形。用于三相马达控制的定时器功能的规格如表 16.1 所示,用于三相马达控制的定时器功能的框图如图16.1所示。另外,用于三相马达控制的定时器功能的关联 寄存器如图16.2~图16.7所示。

表16.1 用于三相马达控制的定时器功能的规格

项 目	规 格			
三相波形输出引脚	6个(U、Ū、V、V、W、W)			
强制切断输入(注1)	将MMI引脚接 "L" 电平			
使用的定时器	定时器A4、A1、A2 <u>(</u> 用于单次触发定时器模式)			
	定时器A4:U、U相波形控制			
	定时器A1:V、V相波形控制			
	定时器A2:W、W相波形控制			
	定时器B2(用于定时器模式)			
	载波周期控制			
	死区时间定时器(3个8位定时器,共享重加载寄存器)			
	短路防止时间控制			
输出波形	三角波调制、锯齿波调制			
	• 可在1个周期中输出 "H" 电平或者 "L" 电平			
	• 可独立设定正相电平和反相电平			
载波周期	三角波调制 : 计数源× (m+1) × 2			
	锯齿波调制: 计数源×(m+1)			
	m: TB2 寄存器设定值。0000h~FFFFh			
	计数源:f1、f2、f8、f32、fC32			
三相PWM输出宽度	三角波调制: 计数源×n×2			
	锯齿波调制: 计数源×n			
	n:TA4、TA1、TA2寄存器的设定值(INV11为 "1"时,TA4、TA41、TA1、			
	TA11、TA2、TA21)。0001h~FFFFh			
	计数源:f1、f2、f8、f32、fC32			
短路防止时间(宽度)	计数源×p或者没有短路防止时间			
	p:DTT寄存器的设定值。01h~FFh			
	计数源:f1、f2、f1的2分频、f2的2分频			
有效电平	可选择 "H" 电平或者 "L" 电平			
正反相同时有效禁止功能	有正反相同时有效禁止功能。有正反相同时有效检测功能。			
中断频率	对于定时器B2中断,选择1个载波周期~15个载波周期			

注1. 通过NMI 输入强制切断功能在TB2SC寄存器的 IVPCRI 位为 "1" (允许通过NMI 引脚的输入进行三相输 出的强制切断)时有效。如果在 IVPCR1 位为 "1"时将 MMI 引脚接 "L"电平,对象引脚就与当前使用 功能无关而变为高阻抗状态。

对象引脚:P7_2/CLK2/TA10UT/V、P7_3/CTS2/TA1IN/V、P7_4/TA20UT/W、P7_5/TA2IN/W、P8 0/TA40UT/ $U \sim P8 1/TA4IN/U$





图 16.1 用于三相马达控制的定时器功能的框图




- 注1. 必须在将PRCR寄存器的PRC1位置"1"(允许写)后改写此寄存器。另外,必须在定时器A1、A2、A4和B2 停止状态改写INV00 \sim INV02、INV06位。
- 注2. 在对此位写"1"时,必须在给ICTB2寄存器设定值后进行。
- 注3. 在INVC1寄存器的INV11位为"1"(三相模式1)时有效。为"0"(三相模式0)时,与INV00和INV01位无关,每当定时器B2下溢时ICTB2计数器的计数就加1。 在对INV01位置"1"时,必须在定时器B2发生最初的下溢前将定时器A1计数开始标志置"1"。 在对INV00位置"1"时,如果ICTB2计数器的设定值为n,最初的中断就发生在定时器B2的第"n-1"次下溢时,而第2次以后的中断发生在定时器B2每n次下溢时。
- 注4. 如果将INV02位置"1",短路防止定时器、U,V,W相输出控制电路和ICTB2计数器就运行。
- 注5. 如果将INV02位置"1"(用于三相马达控制的定时器功能)、各端口的方向寄存器置为输入状态、并且将INV03位清"0"(禁止用于三相马达控制的定时器输出),U,Ū,V,V,W,W引脚(也包含其它输出功能的共用引脚)就全部变为高阻抗。
- 注6. INV03位在以下情况时变为"0":
 - 复位
 - ·在INV04位为"1"变为同时有效输出时
 - •在通过程序清"0"时
 - NMI引脚输入从"H"电平变为"L"电平时
- 注7. 不能通过程序写"1"。在将此位清"0"时,必须将INV04位清"0"。
- 注8. INV06位的影响如下:

项目	INV06=0时	INV06=1时
模式	三角波调制模式	锯齿波调制模式
从IDB0寄存器、IDB1寄存器到三相输出 移位寄存器的传送时序	在写IDB0寄存器、IDB1寄存器后, 与传送触发同步只进行1次传送	在每个传送触发进行传送
INV16=0时的短路防止定时器的触发时序	与定时器A1、A2、A4的单次触发脉冲的 下降沿同步	定时器A1、A2、A4的单次触发脉冲的 下降沿与传送触发同步
INV13位	在INV11=1且INV06=0时有效	无效

传送触发: 定时器B2下溢以及写INV07位或者在INV10=1时写TB2寄存器

注9. 在INV06位为"1"时,必须将INV11位清"0"(三相模式0)以及将TB2SC寄存器的PWCON位清"0"(通过定时器B2的下溢进行定时器B2的再装入)。

图 16.2 INVCO 寄存器



注1. 必须在将PRCR寄存器的PRC1位置"1"(允许写)后改写此寄存器。另外,必须在定时器A1、A2、A4和B2停止状态改写此寄存器。

注2. INV11位的影响如下:

项目	INV11=0时	INV11=1时
模式	三相模式0	三相模式1
TA11、TA21、TA41寄存器	不使用	使用
INVC0寄存器的INV00位、 INV01位	无效。与INV00、INV01位的值无关, 在定时器B2每次下溢时ICTB2计数	有效
INV13位	无效	在INV11=1且INV06=0时有效

- 注3. 在INVC0寄存器的INV06位为"1"(锯齿波调制模式)时,必须将此位清"0"(三相模式0)。另外,在INV11位为"0"时,必须将TB2SC寄存器的PWCON位清"0"(通过定时器B2的下溢进行定时器B2的再装入)。
- 注4. 只在INV06位为"0"(三角波调制模式)且INV11位为"1"(三相模式1)时,INV13位有效。
- 注5. 在满足以下所有条件时,必须将INV16位置"1"(短路防止定时器的触发为三相输出移位寄存器的输出上升沿)。
 - INV15位为"0"(短路防止时间有效)
 - 在INV03位为"1"(允许用于三相马达控制的定时器输出)时,Dij(i: U、V或者W、j: 0~1)位与DiBj位的值总是不同(在短路防止时间以外的期间,正相与反相总是输出相反的电平)。


另外,在不满足上述某个条件时,必须将INV16位清"0"(短路防止定时器的触发为定时器的单次触发脉冲的下降沿)。

图 16.3 INVC1 寄存器

三相输出缓冲寄存器i (i=0,1)(注1) h7 h6 h5 h4 h3 h2 h1 h0 0 0 符号 地址 复位后的值 IDB0 034Ah地址 00h IDB1 034Bh地址 00h 位符号 位名 功能 RW DUi RW U相输出缓冲i **DUBi** RW U相输出缓冲i 必须写输出电平。 0: 有效电平 DVi RW V相输出缓冲i 1: 非有效电平 RW **DVBi** V相输出缓冲i 读时,能读取三相移位寄存器的值。 DWi W相输出缓冲i RW DWBi RW W相输出缓冲i 保留位 必须固定成"0"。 RO (b7-b6)


注1. 通过传送触发将IDB0、IDB1寄存器的值传送到三相输出移位寄存器。传送触发后、写在IDB0寄存器中的值 变为最初的各相输出信号,然后在定时器A1、A2和A4单次触发脉冲的下降沿处,写在IDB1寄存器中的值变 为各相输出信号。

短路防止定时器(注1、2)



- 注1. 必须用MOV指令写此寄存器。
- 注2. 在INVC1寄存器的INV15位为"0"(短路防止时间有效)时有效。在INV15位为"1"(短路防止时间无效)时没有 短路防止时间。必须通过INVC0寄存器的INV06位选择DTT寄存器的开始触发。

定时器B2中断发生频率设定计数器(注1、2、3)




- 注1. 必须用MOV指令写ICTB2寄存器。
- 注2. 如果INVC0寄存器的INV01位为"1",就必须在TABSR寄存器的TB2S位为"0"(定时器B2计数停止)时写此 寄存器。如果INV01位为"0",也可在TB2S位为"1"(定时器B2计数开始)时写此寄存器,但是不能在定时器 B2发生下溢时写。
- 注3. 在将INV00位置"1"时,如果ICTB2计数器的设定值为n,最初的中断就发生在定时器B2的第"n-1"次下溢时, 而第2次以后的中断发生在定时器B2每n次下溢时。

图 16.4 IDBO、IDB1、DTT、ICTB2寄存器 定时器Ai, Ai-1寄存器(i=1, 2, 4)(注1、2、3、4、5、6)



- 注1. 必须以16位单位读写。
- 注2. 如果给这些寄存器写"0000h",计数器就不运行,也不发生定时器Ai中断。
- 注3. 必须用MOV指令写这些寄存器。
- 注4. 如果INVC1寄存器的INV15位为"0"(短路防止时间有效),从正反相中的非有效电平变成有效电平的相就在短路 防止定时器停止的时序发生变化。
- 注5. 在INV11位为"0"(三相模式0)时,通过定时器Ai开始触发将TAi寄存器的值传送到重加载寄存器。 在INV11位为"1"(三相模式1)时,首先通过定时器Ai开始触发将TAi1寄存器的值传送到重加载寄存器,然后在 下一个定时器Ai开始触发时将TAi寄存器的值传送到重加载寄存器。此后,TAi1寄存器的值和TAi寄存器的值交替 传送到重加载寄存器。
- 注6. 不能在定时器B2的下溢时序写这些寄存器。
- 注7. 必须按以下步骤写TAi1寄存器:
 - (1)对TAi1寄存器写值
 - (2)等待定时器Ai计数源的1个周期
 - (3)再次对TAi1寄存器写相同值


定时器B2特殊模式寄存器(注1)



- 注1. 必须在将PRCR寄存器的PRC1位置"1"(允许写)后改写此寄存器。
- 注2. 在INV11位为"0"(三相模式0)或者INV06位为"1"(锯齿波调制模式)时,必须将此位清"0"(定时器B2下溢)。
- 注3. 对应引脚为U(P8_0/TA4OUT)、Ū(P8_1/TA4IN)、V(P7_2/CLK2/TA1OUT)、∇(P7_3/CTS2/RTS2/TA1IN)、 W(P7_4/TA2OUT)和W(P7_5/TA2IN)。在IVPCR1位为"1"时,如果给NMI引脚输入"L"电平,就与对应引脚 的使用功能无关,变为高阻抗状态。在強制切断后,如果给NMI引脚输入"H"电平并且将IVPCR1位清"0", 就解除強制切断。

图 16.5 TA1、TA2、TA4、TA11、TA21、TA41、TB2SC寄存器

定时器B2寄存器(注1)



必须以16位单位读写。

触发选择寄存器



注1. 必须将对应的端口方向位清"0"(输入模式)。

注2. 溢出或者下溢

计数开始标志寄存器



图 16.6 TB2、TRGSR、TABSR寄存器




图 16.7 TA1MR、TA2MR、TA4MR、TB2MR寄存器

如果将 INVCO 寄存器的 INVO2 位置"1",就变为用于三相马达控制的定时器功能。在此功能中,定时器 B2 用于载波控制,定时器 A4、A1、A2 用于三相 PWM 输出 (U、 \overline{U} 、V、 \overline{V} 、W、 \overline{W}) 的控制。短路防止时间由专用死区时间定时器控制。三角波调制波形的例子如图 16.8 所示,锯齿波调制波形的例子16.9 所示。




图16.8 三角波调制运行的例子




图16.9 锯齿波调制的例子

17. 串行 1/0

注意

M16C/62P(80引脚版)和M16C/62PT(80引脚版)没有CLK2、 CTS2/RTS2、SIN3引脚,不能使用需要这些引脚的功能。

串行 I/0 由 UART0 \sim UART2、SI/03、SI/04的5个通道构成。以下分别进行说明。

17.1 UARTi ($i=0 \sim 2$)

注意

M16C/62P(80引脚版)和M16C/62PT(80引脚版)没有UART2的CLK2、CTS2/RTS2引脚。

【使用UART2时的注意事项】

•时钟同步串行 I/0模式 不能使用。

• 异步串行 I/O模式 (UART模式) 不能使用 CTS2/RTS2 功能和传送时钟的外部时钟选择。在使

用UART模式时,必须将U2MR寄存器的CKDIR位置"0"、U2CO

寄存器的CRD位置"1"。

•特殊模式2 不能使用睡眠模式。在使用特殊模式2时,必须将U2MR寄存

器的CKDIR位置 "0"。

•特殊模式3 不能使用外部时钟作为传送时钟。在使用特殊模式3时,必

须将U2MR寄存器的CKDIR位置 "0"。

• 特殊模式 4 (SIM模式) 不能使用外部时钟作为传送时钟。在使用特殊模式 4 (SIM

模式)时,必须将U2MR寄存器的CKDIR位置"0"。

UARTi 分别具有专用的传送时钟发生定时器,独立运行。

UARTi 框图如图 17.1~图 17.3 所示, UARTi 发送部和接收部的框图如图 17.4 所示。

UARTi 有以下模式:

- 时钟同步串行 I/0模式
- 异步串行 I/0模式 (UART模式)
- 特殊模式1(I2C模式)
- 特殊模式2
- •特殊模式3(总线冲突检测功能、IE模式)
- 特殊模式4(SIM模式):UART2

UARTi 关联的寄存器如图17.5~图17.11所示。

有关寄存器的设定,请参照各模式说明中的列表。




图 17.1 UARTO 框图




图 17.2 UART1 框图




图 17.3 UART2 框图





图 17. 4 UART i 发送单元和接收单元的框图



注1. 在将UiMR寄存器的SMD2~SMD0位设定为"000b"(串行接口无效)时,或者在将UiC1寄存器的RE位置"0" (禁止接收)时,SUM、PER、FER和OER位全变为"0"(无错误)。如果PER、FER和OER位全为"0"(无错误), SUM位就变为"0"(无错误)。另外,在读取UiRB寄存器的低位字节后,PER和FER位变为"0"。

- 注2. 如果通过程序写"0", ABT位就变为"0"(即使写"1"也不变化)。
- 注3. 在SMD2 \sim SMD0位为 "001b" (时钟同步串行I/O模式)或者 "010b" (I 2 C模式)时,这些错误位无效,读时其值不定。

图 17.5 UOTB ~ U2TB、UORB ~ U2RB 寄存器



注1. 必须在发送/接收停止时写。


注2. 必须使用MOV指令写此寄存器。

UARTi发送/接收模式寄存器($i=0\sim2$)



- 注1. 必须将对应CLKi引脚的端口方向位清"0"(输入模式)。
- 注2. 在接收时,必须将对应RXDi引脚的端口方向位清"0"(输入模式)。
- 注3. 必须将对应SDA、SCL引脚的端口方向位清"0"(输入模式)。

图 17.6 UOBRG \sim U2BRG、UOMR \sim U2MR



- 注1. 必须将对应CLKi引脚的端口方向位清"0"(输入模式)。
- 注2. TXD2/SDA2、SCL2为N沟道漏极开路输出。不能设定为CMOS输出。U2C0寄存器的NCH位什么也不指定, 只能写"0"。
- 注3. 在UIMR寄存器的SMD2~SMD0位为"001b"(时钟同步串行I/O模式)或者为"101b"(UART模式,传送数据 长为8位)时有效。
 - 必须在SMD2~SMD0位为"010b"(I2C模式)时置"1",在"100b"(UART模式,传送数据长为7位)或者 "110b" (UART模式,传送数据为长9位)时置"0"。
- 注4. CTS1/RTS1在UCON寄存器的CLKMD1位为 "0" (CLK输出仅为CLK1)并且UCON寄存器的RCSP位为 "0" (CTSO/RTSO不独立)时,能使用CTS1/RTS1。

图 17.7 U000~U200寄存器



注1. 在UiMR寄存器的SMD2~SMD0位为"001b"(时钟同步串行I/O模式)、"100b"(UART模式,传送数据长为 7位)或者"101b"(UART模式,传送数据长为8位)时有效。

必须在SMD2~SMD0位为 "010b" (I²C模式)或者为 "110b" (UART模式, 传送数据长为9位)时清 "0"。

UART2发送/接收控制寄存器1



注1. 在U2MR寄存器的SMD2~SMD0位为"001b"(时钟同步串行I/O模式)、"100b"(UART模式,传送数据长为 7位)或者"101b"(UART模式,传送数据长为8位)时有效。

必须在SMD2 \sim SMD0位为 "010b" (I^2 C模式)或者为 "110b" (UART模式,传送数据长为9位)时清 "0"。

图 17.8 U0C1 ~ U2C1 寄存器



注1. 在使用多个传送时钟输出引脚时,必须满足以下条件: U1MR寄存器的CKDIR位=0(内部时钟)

UARTi特殊模式寄存器($i=0\sim2$)



- 注1. 如果通过程序写"0", BBS位就变为"0"(即使写"1"也不变化)。
- 注2. 在UART0时为定时器A3的下溢信号、在UART1时为定时器A4的下溢信号、在UART2时为定时器A0的下溢信号。
- 注3. 如果开始传送,SSS位就变为"0"(不与RXDi同步)。
- 注4. 此位的功能根据产品的不同而不同。
 - · M3062LFGPFP,M3062LFGPGP以外的产品 为保留位。必须写"0"。
 - M3062LFGPFP, M3062LFGPGP

为LSYN位。LSYN位为同步输出允许位。对此位写"1"、SCLi引脚的电平为"L",则数据位(SCL0时为P6_2位、 SCL1时为P6 6位、SCL2时为P7 1位) 就为"0"。

图 17.9 UCON、UOSMR~U2SMR寄存器



UARTi特殊模式寄存器3 ($i=0\sim2$)



注1. $DL2\sim DL0$ 位在 I^2 C模式时,对SDAi输出产生数字延时,在 I^2 C模式以外的模式时,必须置为"000b" (无延时)。

注2. 延时量根据SCLi引脚和SDAi引脚的负载而变化。另外,在使用外部时钟时,延时增大到100ns左右。

图 17. 10 UOSMR2 ~ U2SMR2、UOSMR3 ~ U2SMR3 寄存器




图 17.11 UOSMR4~U2SMR4寄存器

17.1.1 时钟同步串行 I/0模式

时钟同步串行 I/0 模式是使用传送时钟进行发送和接收的模式。时钟同步串行 I/0 模式的规格如表 17.1所示,时钟同步串行 I/0模式使用的寄存器和设定值如表 17.2 所示。

表17.1 时钟同步串行1/0模式的规格

项目	规格
传送数据格式	传送数据长度 8位
传送时钟	 UiMR寄存器(i=0~2)的CKDIR位为 "0"(内部时钟):fj/2(n+1) fj=f1SIO、f2SIO、f8SIO、f32SIO n=UiBRG寄存器的设定值 00h~FFh CKDIR位为 "1"(外部时钟):CLKi引脚的输入
发送控制、接收控制	可选择CTS功能、RTS功能、CTS/RTS功能禁止
发送开始条件	开始发送时需要以下条件(注1): •UiC1寄存器的TE位为 "1"(允许发送) •UiC1寄存器的TI位为 "0"(UiTB寄存器中有数据) •选择CTS功能时,CTSi引脚的输入为 "L" 电平
接收开始条件	开始接收时需要以下条件(注1): •UiC1 寄存器的RE位为 "1"(允许接收) •UiC1 寄存器的TE位为 "1"(允许发送) •UiC1 寄存器的TI位为 "0"(UiTB寄存器中有数据)
中断请求产生时间	在发送时,可选择以下的任意条件: •Ui IRS位(注3)为 "0"(发送缓冲器空): 在从Ui TB寄存器给UARTi发送寄存器传送数据时(发送开始时) •Ui IRS位为 "1"(发送结束): 在从UARTi发送寄存器数据发送结束时 在接收时 •在从UARTi接收寄存器给UiRB寄存器传送数据时(接收结束时)
错误检测	溢出错误 (注2) 如果在读取UiRB寄存器前开始接收下一个数据并且接收下一个数据的第7位,就发生溢出错误
选择功能	

- 注1. 在选择外部时钟时,必须满足以下条件:UiCO寄存器的CKPOL位为 "0"(在传送时钟的下降沿输出发 送数据,在上升沿输入接收数据)时,外部时钟为"H"电平状态; CKPOL位为"1"(在传送时钟的 上升沿输出发送数据,在下降沿输入接收数据)时,外部时钟为 "L"电平状态。 注2. 如果发生溢出错误,UiRB寄存器的内容不定。另外,SiRIC寄存器的IR位不变为 "1"(有中断请求)。
- 注3. UOIRS、U1IRS位为UCON寄存器的bitO和bit1,U2IRS位为U2C1寄存器的bit4。

表17.2 时钟同步串行1/0模式使用的寄存器和设定值

寄存器	位	功能			
UiTB(注3)	0~7	设定发送数据			
UiTB(注3)	0~7	能读取接收数据			
	0ER	溢出错误标志			
UiBRG	0~7	设定位速率			
UiMR(注3)	SMD2 \sim SMD0	置 "001b"			
	CKDIR	选择内部时钟或者外部时钟			
	10P0L	置 "0"			
UiCO	CLK1 \sim CLK0	选择UiBRG的计数源			
	CRS	在使用CTS或者RTS时,选择其中一个			
	TXEPT	发送寄存器空标志			
	CRD	选择CTS或者RTS功能的允许或者禁止			
	NCH	选择TXDi引脚的输出形式(注2)			
	CKPOL	选择传送时钟的极性			
	UFORM	LSB先发送或MSB先发送			
UiC1	TE	在允许发送和接收时,置"1"			
	TI	发送缓冲空标志			
	RE	在允许接收时,置"1"			
	RI	接收结束标志			
	U2IRS(注1)	选择UART2发送中断源			
	U2RRM(注1)	在使用连续接收模式时,置"1"			
	UiLCH	在使用数据逻辑反转时,置"1"			
	UiERE	置 "0"			
UiSMR	0~7	置"0"			
UiSMR2	0~7	置"0"			
UiSMR3	0~2	置 "0"			
	NODC	选择时钟输出形式			
	4~7	置 "0"			
UiSMR4	0~7	置"0"			
UCON	UOIRS, U1IRS	选择UARTO、1发送中断源			
	UORRM、U1RRM	在使用连续接收模式时,置"1"			
	CLKMDO	CLKMD1=1 时,选择输出传送时钟的引脚			
	CLKMD1	从2个引脚输出UART1的传送时钟时,置"1"			
	RCSP	从P6_4引脚输入UARTO的CTSO信号时,置"1"			
	7	置 "0"			

注1. 必须将UOC1、U1C1寄存器的第4、5位置 "0"。UOIRS、U1IRS、UORRM、U1RRM位为UCON寄存器的位。

 $i=0\sim2$

注2. TXD2引脚为N沟道漏极开路。必须将U2CO寄存器的NCH位置 "O"。

注3. 在时钟同步串行 1/0模式进行写操作时,必须将此表中没有记述的位置 "0"。

时钟同步串行 I/0模式中的输入/输出引脚的功能如表 17.3 所示。表 17.3 为不选择传送时钟多引脚输出功能时的状况。另外,时钟同步串行 I/0模式中的 $P6_4$ 引脚功能如表 17.4 所示。

而且,在选择UARTi的运行模式后到开始传送为止,TXDi引脚输出"H"电平(在选择N沟道漏极开路输出时为高阻抗状态)。

表17.3 时钟同步串行1/0模式中的输入/输出引脚功能(不选择传送时钟多引脚输出功能时)

引脚名	功能	选择方法
TXDi (i=0~2) (P6_3、P6_7、P7_0)	串行数据输出	(在只进行接收时输出虚设数据)
RXDi (P6_2、P6_6、P7_1)	串行数据输入	PD6寄存器的PD6_2位=0、PD6_6位=0,PD7寄存器的PD7_1位=0(在 只进行发送时可用作输入端口)
CLKi	传送时钟输出	UiMR寄存器的CKDIR位=0
(P6_1、P6_5、P7_2)	传送时钟输入	UiMR寄存器的CKDIR位=1 PD6寄存器的PD6_1位=0、PD6_5位=0,PD7寄存器的PD7_2位=0
CTSi/RTSi (P6_0、P6_4、P7_3)	CTS输入	UiCO寄存器的CRD位=0 UiCO寄存器的CRS位=0 PD6寄存器的PD6_0位=0、PD6_4位=0,PD7寄存器的PD7_3位=0
	RTS 输出	UiCO寄存器的CRD位=0 UiCO寄存器的CRS位=1
	I/0端口	UiCO寄存器的CRD位=1

表17.4 时钟同步串行1/0模式中的P6 4引脚功能

			1	立的设定值		
引脚的功能	U1CO寄存器		UCON寄存器			PD6寄存器
	CRD	CRS	RCSP	CLKMD1	CLKMDO	PD6_4
P6_4	1		0	0	_	输入:0、输出:1
P6_4 CTS1	0	0	0	0	_	0
RTS1	0	1	0	0	_	_
CTSO(注1)	0	0	1	0	_	0
CLKS1	_		_	1(注2)	1	_

一: "0"或者"1"

- 注 1. 除此<u>以外</u>,还必须将 UOCO 寄存器的 CRD 位置 "0"(允许 CTSO/RTSO)、UOCO 寄存器的 CRS 位置 "1"(选择 RTSO)。
- 注2. 在CLKMD1位为 "1"并且CLKMD0位为 "0"时,输出以下电平:
 - U1CO 寄存器的 CKPOL 位为 "O": H 电平
 - •U1C0寄存器的CKPOL位为 "1":L电平




图 17.12 时钟同步串行 1/0模式中的发送和接收时序的例子

17.1.1.1 发生通信错误时的处理方法

在时钟同步串行 I/0模式中,如果在接收或者发送时发生通信错误,就必须按以下步骤重新设定:

- UiRB 寄存器 (i=0~2) 的初始化步骤:
- (1)将UiC1寄存器的RE位置 "0" (禁止接收)。
- (2) 将UiMR寄存器的SMD2~SMD0位置 "000b" (串行接口无效)。
- (3) 将UiMR寄存器的SMD2~SMD0 位置 "001b" (时钟同步串行 I/0模式)。
- (4)将UiC1寄存器的RE位置"1"(允许接收)。
- · UiTB寄存器的初始化步骤:
- (1) 将UiMR寄存器的SMD2~SMD0位置 "000b" (串行接口无效)。
- (2) 将UiMR寄存器的SMD2~SMD0 位置 "001b" (时钟同步串行 I/0模式)。
- (3)与UiC1寄存器的的值无关,写"1"(允许接收)。

17.1.1.2 CLK极性选择

能通过UiCO寄存器(i=0~2)的CKPOL位选择传送时钟的极性。传送时钟的极性如图17.13所示。




图17.13 传送时钟的极性

17.1.1.3 LSB先发送或MSB先发送的选择

能根据UiCO寄存器 (i=0~2) 的UFORM位选择传送格式。传送格式如图17.14所示。




图17.14 传送格式

17.1.1.4 连续接收模式

连续接收模式是通过读取接收缓冲器而变为接收允许状态的模式。如果选择此模式,不需要对发送 缓冲器写虚设数据而使接收处于允许状态。但是,在开始接收时需要虚读接收缓冲器。

如果将UiRRM位 $(i=0\sim2)$ 置"1"(连续接收模式),就通过读取UiRB寄存器,UiC1寄存器的TI位 变为"0"(UiTB寄存器中有数据)。UiRRM为"1"时,不能通过程序对UiTB寄存器写虚设数据。UORRM、 U1RRM位为UCON寄存器第2位和第3位,U2RRM位为U2C1寄存器的第5位。

17.1.1.5 串行数据的逻辑切换

UiC1寄存器的 $(i=0\sim2)UiLCH$ 位为"1"(有反转)时,将写在UiTB寄存器的值进行逻辑反转后发送。如果读取UiRB寄存器,就能读取接收数据逻辑反转后的值。串行数据逻辑如图17.15所示。




图 17.15 串行数据逻辑

17.1.1.6 传送时钟多引脚的输出选择(UART1)

能通过UCON寄存器的CLKMD1~CLKMD0位从2个传送时钟输出引脚中选择1个输出引脚(图 17. 16)。在UART1的传送时钟为内部时钟时能使用此功能。




图 17. 16 传送时钟多引脚输出功能的使用例子

17.1.1.7 CTS/RTS功能

CTS功能是在当CTSi/RTSi($i=0\sim2$) 引脚为 "L" 电平时启动发送和接收的功能。如果CTSi/RTSi引脚的输入电平为 "L",就开始发送和接收。如果在发送和接收中输入电平变为 "H",就停止下一个数据的发送和接收。

RTS 功能在接收准备结束时,将CTSi/RTSi 引脚的输出电平变为"L"。在CLKi 引脚的第一个下降沿输出"H"电平。

• UiCO寄存器的CRD位=1(禁止CTS/RTS功能)

CTSi/RTSi引脚为可编程的输入/输出功能

• CRD位=0、CRS位=0(选择CTS功能)

CTSi/RTSi引脚为CTS功能

• CRD位=0、CRS位=1(选择RTS功能)

CTSi/RTSi引脚为RTS功能

17.1.1.8 CTS/RTS 独立功能 (UARTO)

CTSO/RTSO独立功能是CTSO与RTSO引脚功能不复用,从P6_0引脚输出RTSO、从P6_4引脚输入CTSO的功能。在使用此功能时,必须进行以下设定:

- UOCO寄存器的CRD位=0(允许UARTO的CTS/RTS)
- UOCO 寄存器的 CRS 位 =1 (UARTO 的 RTS 输出)
- •U1C0寄存器的CRD位=0(允许UART1的CTS/RTS)
- U1CO寄存器的CRS位=0(UART1的CTS输入)
- UCON 寄存器的 RCSP位=1(从 P6 4引脚输入 CTS0)
- UCON 寄存器的 CLKMD1 位 = 0 (不使用 CLKS1)

另外,在使用CTS/RTS独立功能时,不能使用UART1的CTS/RTS功能。




图 17. 17 CTS/RTS独立功能的使用例子

Rev. 1. 00

17.1.2 时钟异步串行 I/O(UART) 模式

UART 模式是在设定任意的位速率和传送数据格式后进行发送和接收的模式。UART 模式的规格如表 17.5所示。

表17.5 UART模式的规格

项目	规格					
传送数据格式	•字符位(传送数据) 可选择7位、8位或者9位					
	● 开始位 1位					
	• 奇偶校验位 可选择奇数校验、偶数校验或者无校验					
	・停止位 可选择1位或者2位					
传送时钟	・UiMR寄存器(i=0~2)的CKDIR位为 "0"(内部时钟):fj/16(n+1)					
	fj=f1SI0、f2SI0、f8SI0、f32SI0。n=UiBRG寄存器的设定值 00h~FFh					
	• CKDIR位为 "1"(外部时钟): fEXT/16(n+1)					
15 17 15 d. 15 lf 15 d.	fEXT 是从CLKi 引脚的输入。n=U i BRG 寄存器的设定值 00h~FFh					
发送控制、接收控制	可选择 CTS 功能、RTS 功能、CTS/RTS 功能禁止					
发送开始条件	开始发送时需要以下条件:					
	• UiC1寄存器的TE位为 "1" (允许发送)					
	• UiC1 寄存器的TI 位为 "0" (UiTB寄存器中有数据)					
1-1-1- T-1-1-	・选择CTS功能时,CTSi 引脚的输入为"L"电平					
接收开始条件	一开始接收时需要以下条件:					
	・UiC1 寄存器的RE 位为 "1"(允许接收) ・检测到开始位					
力吹速式文件 叶闪	在发送时可选择以下的任意条件:					
中断请求产生时间	任友送时刊选择以下的任息余件: ・ Ui IRS位为 "0" (注2) (发送缓冲器空):					
	· UITRS 位为 "U" (注2)(友达缓冲器至): 在从UiTB寄存器给UARTi 发送寄存器传送数据时(发送开始时)					
	• UilRS位为 "1" (发送结束):					
	在从UARTi发送寄存器的数据发送结束时					
	在接收时					
	• 在从UARTi 接收寄存器给UiRB寄存器传送数据时(接收结束时)					
错误检测	• 溢出错误(注1) 如果在读取UiRB寄存器前开始接收下一个数据,在接收下					
	一个数据的最后停止位的前1位,发生溢出错误					
	• 帧错误(注3) 当检测到的停止位个数小于设定值时,产生帧错误					
	•奇偶校验错误(注3) 在允许奇偶校验时,奇偶校验位和字符位中的"1"的个					
	数和设定的个数不等时,发生奇偶校验错误					
	• 错误和标志 在发生溢出错误、帧错误或者奇偶校验错误中的任意一个 错误时,错误和标志为"1"					
选择功能	• LSB 先发送或 MSB 先发送选择					
277 2713	可选择从第0位还是从第7位开始发送和接收。					
	• 串行数据的逻辑切换					
	反转发送和接收数据的逻辑值的功能。不反转开始位和停止位。					
	• TXD、RXD输入/输出极性切换					
	反转 TXD 引脚输出和RXD 引脚输入的功能。反转所有输入/输出数据的电平。					
	・CTS/RTS独立功能 (UARTO)					
	从其它引脚输入/输出CTSO和RTSO					

- 注1. 如果发生溢出错误,UiRB寄存器的内容不定。另外,SiRIC寄存器的IR位不变。
- 注2. UOIRS、U1IRS位为UCON寄存器的第0位和第1位,U2IRS位为U2C1寄存器的第4位。
- 注3. 检测并置位帧错误标志和奇偶校验错误标志的时序为将数据从UARTi接收寄存器传送到UiRB寄存器 时。

表17.6 UART模式使用的寄存器和设定值

寄存器	位	功能		
UiTB	0~8	设定发送数据(注1)		
UiRB	0~8	能读取接收数据(注1)		
	OER、FER、PER、SUM	错误标志		
UiBRG	0~7	设定位速率		
UiMR	${ m SMD2}\!\sim\!{ m SMD0}$	在传送数据为7位时,置"100b"。		
		在传送数据为8位时,置"101b"。		
		在传送数据为9位时,置"110b"。		
	CKDIR选择	选择内部时钟或者外部时钟		
	STPS	选择停止位		
	PRY、PRYE	选择奇偶校验的有无、偶数校验或者奇数校验		
	10P0L	选择TXD/RXD输入/输出极性		
UiCO	CLKO, CLK1	选择UiBRG的计数源		
	CRS	在使用CTS或者RTS功能时,选择其中一个		
	TXEPT	发送寄存器空标志		
	CRD	选择CTS/RTS功能的允许或者禁止		
	NCH	选择TXDi 引脚的输出形式(注3)		
	CKPOL	置"0"		
	UFORM	在传送数据长度为8位时,能选择LSB先发送或MSB先发送。		
		在传送数据长度为7位或者9位时,置"0"。		
UiC1	TE	在允许发送时,置"1"		
	TI	发送缓冲器空标志		
	RE	在允许接收时,置"1"		
	RI	接收结束标志		
	U2IRS(注2)	选择UART2发送中断源		
	U2RRM(注2)	置"0"		
	UiLCH	在使用数据逻辑反转时,置"1"		
	UiERE	置"0"		
UiSMR	0~7	置"0"		
UiSMR2	0~7	置"0"		
UiSMR3	0~7	置"0"		
UiSMR4	0~7	置"0"		
UCON	UOIRS, U1IRS	选择UARTO、1发送中断源		
	UORRM、U1RRM	置"0"		
	CLKMDO	因为CLKMD1=0,所以无效		
	CLKMD1	置"0"		
	RCSP	从P6_4引脚输入UARTO的CTSO信号时,置"1"		
	7	置"0"		

- 注1. 使用的位如下: 传送数据长度为7位: $0\sim6$ 位、传送数据长度为8位: $0\sim7$ 位、传送数据为9位: $0\sim8$ 位
- 注2. 必须将OC1、U1C1寄存器的第4位和第5位置 "O"。UOIRS、U1IRS、UORRM、U1RRM位为UCON寄存器的
- 注3. TXD2引脚为N沟道漏极开路。必须将U2CO寄存器的NCH位置 "O"。 $i=0\sim2$

UART模式中的输入/输出引脚功能如表 17.7 所示,UART模式中的P6_4 引脚功能如表 17.8 所示。另外,在选择UART i 的运行模式后到开始传送为止,TXD i 引脚输出 "H" 电平 (在选择N沟道漏极开路输出时为高阻抗状态)。

表17.7 UART模式中的输入/输出引脚功能

引脚名	功能	选择方法
TXDi (i=0~2) (P6 3、P6 7、P7 0)	串行数据输出	(在只进行接收时输出 "H"电平)
RXDi (P6_2、P6_6、P7_1)	串行数据输入	PD6寄存器的PD6_2位=0、PD6_6位=0,PD7寄存器的PD7_1位=0(在 只进行发送时可用作输入端口)
CLKi (P6_1、P6_5、P7_2)	I/0端口 传送时钟输入	UiMR寄存器的CKDIR位=0 UiMR寄存器的CKDIR位=1 PD6寄存器的PD6_1位=0、PD6_5位=0,PD7寄存器的PD7_2位=0
CTSi/RTSi (P6_0、P6_4、P7_3)	CTS输入	Ui CO寄存器的CRD位=0 Ui CO寄存器的CRS位=0 PD6寄存器的PD6_0位=0、PD6_4位=0,PD7寄存器的PD7_3位=0
	 RTS输出	Ui CO寄存器的CRD位=0 Ui CO寄存器的CRS位=1
	1/0端口	UiCO寄存器的CRD位=1

表17.8 UART模式中的P6_4引脚功能

	位的设定值				
引脚的功能	U1CO寄存器		UCON寄存器		PD6寄存器
	CRD	CRS	RCSP	CLKMD1	PD6_4
P6_4	1	_	0	0	输入:0、输出:1
P6_4 CTS1	0	0	0	0	0
RTS1	0	1	0	0	_
CTSO(注1)	0	0	1	0	0

一: "0"或者"1"

注 1. 除此以<u>外,</u>还必须将U0C0寄存器的CRD位置 "0"(允许CTS0/RTS0)、U0C0寄存器的CRS位置 "1" (选择RTS0)。




图 17.18 UART模式中的发送时序的例子




图 17.19 UART 模式中的接收时序的例子

17.1.2.1 位速率

在UART模式中,位速率为UiBRG寄存器 ($i=0\sim2$) 分频后频率的16分频。位速率的设定例子如表17.9 所示。

表17.9 位速率

位速率	U. DDO \$45千米45至	外围功能时钟:16MHz		外围功能时钟 : 24MHz	
(bps)	Ui BRG 的计数源	UiBRG的设定值:n	执行时间(bps)	UiBRG的设定值:n	执行时间(bps)
1200	f8	103 (67h)	1202	155 (9Bh)	1202
2400	f8	51 (33h)	2404	77 (4Dh)	2404
4800	f8	25 (19h)	4808	38 (26h)	4808
9600	f1	103 (67h)	9615	155 (9Bh)	9615
14400	f1	68 (44h)	14493	103 (67h)	14423
19200	f1	51 (33h)	19231	77 (4Dh)	19231
28800	f1	34 (22h)	28571	51 (33h)	28846
31250	f1	31 (1Fh)	31250	47 (2Fh)	31250
38400	f1	25 (19h)	38462	38 (26h)	38462
51200	f1	19 (13h)	50000	28 (1Ch)	51724

17.1.2.2 发生通信错误时的处理方法

在UART模式中,如果在接收或者发送时发生通信错误,就必须按以下步骤重新设定:

- UiRB 寄存器的 (i=0~2) 初始化步骤:
- (1)将UiC1寄存器的RE位置 "0"(禁止接收)。
- (2)将UiC1寄存器的RE位置"1"(允许接收)。
- · UiTB寄存器的初始化步骤:
- (1)将UiMR寄存器的SMD2~SMD0位置 "000b" (串行接口无效)。
- (2) 将UiMR寄存器的SMD2~SMD0位设为重新设定("001b"、"101b"、"110b")。
- (3)与UiC1 寄存器的TE位的值无关,写"1"(允许接收)。

17.1.2.3 LSB 先发送或 MSB 先发送选择

如图 17. 20 所示, 能通过 Ui CO 寄存器的 UF ORM 位选择传送格式。此功能在传送数据长度为 8 位时有效。




图17.20 传送格式

17.1.2.4 串行数据的逻辑切换

将写在UiTB寄存器的值逻辑反转后发送。如果读取UiRB寄存器,就能读取接收数据逻辑反转后的值。串行数据逻辑如图17.21所示。




图 17.21 串行数据逻辑

17.1.2.5 TXD、RXD输入/输出极性的切换功能

它是反转TXDi引脚输出和RXDi引脚输入的功能。将输入/输出数据的电平(包含开始位、停止位、 奇偶校验位)全部反转。TXD、RXD输入/输出极性的切换如图17.22所示。




图17.22 TXD、RXD输入/输出极性的切换

17.1.2.6 CTS/RTS功能

CTS 功能是在给CTS i /RTS i ($i=0\sim2$) 引脚输入 "L" 电平时让发送开始的功能。如果CTS i /RTS i 引脚的输入电平为 "L",就开始发送,如果在发送中将输入电平变为 "H",就停止下一个数据的发送。

RTS 功能在接收准备结束时,将 $\overline{\text{CTSi}}/\overline{\text{RTSi}}$ 引脚的输出电平变为 "L",在 $\overline{\text{CLKi}}$ 引脚的第一个下降沿输出 "H" 电平。

• UiCO 寄存器的CRD位=1(禁止CTS/RTS功能)

CTSi/RTSi 引脚为可编程的输入/输出功能

• CRD位=0、CRS位=0(选择CTS功能)

CTSi/RTSi引脚为CTS功能CTSi/RTSi引脚为RTS功能

• CRD位=0、CRS位=1(选择RTS功能)

17.1.2.7 CTS/RTS独立功能(UARTO)

 $\overline{\text{CTS}}/\overline{\text{RTS}}$ 独立功能是 $\overline{\text{CTSO}}$ 与RTSO引脚功能不复用,从P6_0引脚输出RTSO、从P6_4引脚输入 $\overline{\text{CTSO}}$ 的功能。在使用此功能时,必须进行以下的设定:

- UOCO寄存器的CRD位=0(允许UARTO的CTS/RTS)
- U0C0 寄存器的 CRS 位 =1 (UARTO 的 RTS 输出)
- U1CO寄存器的CRD位=0(允许UART1的CTS/RTS)
- U1C0寄存器的CRS位=0(UART1的CTS输入)
- UCON寄存器的RCSP位=1(从P6_4引脚输入CTSO)
- UCON 寄存器的 CLKMD1 位=0 (不使用 CLKS1)

另外,在使用CTS/RTS独立功能时,不能使用UART1的CTS/RTS功能。




图 17. 23 CTS/RTS 独立功能的使用例子

17.1.3 特殊模式1(I²C模式)

 I^{2} C模式是对应简易型 I^{2} C接口的模式。 I^{2} C模式的规格如表 17. 10、 I^{2} C模式使用的寄存器和设定值如表 17. 11~表 17. 12、 I^{2} C模式中的各功能如表 17. 13、 I^{2} C模式的框图如图 17. 24、SCLi 时序如图 17. 25 所示。

如表 17.13 所示,如果将 $SMD2 \sim SMD0$ 位置 "010b"、IICM 位置 "1",就为 I^2C 模式。因为 SDAi 发送输出附带延迟电路,所以在 SCLi 为 "L" 电平并稳定后,SDAi 输出才发生变化。

表17.10 I²C模式的规格

项目	规格	
传送数据格式	传送数据长度 8位	
传送时钟	 ・在主模式时 UiMR寄存器(i=0~2)的CKDIR位为 "0"(内部时钟):fj/2(n+1) fj=f1SIO、f2SIO、f8SIO、f32SIO n=UiBRG寄存器的设定值 00h~FFh ・在从属模式时 CKDIR位为 "1"(外部时钟):从SCLi引脚的输入 	
发送开始条件	开始发送时需要以下条件(注1): •UiC1寄存器的TE位为 "1"(允许发送) •UiC1寄存器的TI位为 "0"(UiTB寄存器中有数据)	
接收开始条件	开始接受时需要以下条件(注1): • UiC1 寄存器的RE位为 "1"(接收允许) • UiC1 寄存器的TE位为 "1"(发送允许) • UiC1 寄存器的TI 位为 "0"(UiTB寄存器中有数据)	
中断请求产生时间	检测出开始条件、检测出停止条件、未检测出应答、检测出应答	
错误检测	• 溢出错误 (注2) 在读取UiRB寄存器前开始接收下一个数据并接收下一个数据的第8位时,发生溢出 错误	
选择功能	 仲裁失效 可选择UiRB寄存器的ABT位的更新时序 SDAi数字延迟 可选择无数字延迟或者UiBRG计数源的2~8周期的延迟 时钟相位设定 可选择有或者无时钟延迟 	

- 注1. 在选择外部时钟时,必须在外部时钟为"H"电平的状态下满足条件。
- 注2. 如果发生溢出错误,UiRB寄存器的内容不定。另外,SiRIC寄存器的IR位不变。




图 17. 24 12C 模式的框图

表 17. 11 I²C模式使用的寄存器和设定值(1)

+	位	功能			
寄存器		主模式时	从属模式时		
UiTB(注3)	0~7	设定发送数据	设定发送数据		
UiRB(注3)	0~7	能读取接收数据	能读取接收数据		
	8	置ACK或NACK	置ACK或者NACK		
	ABT	仲裁失效检测标志	无效		
	0ER	溢出错误标志	溢出错误标志		
UiBRG	0~7	设定位速率	无效		
UiMR(注3)	${ m SMD2}{\sim}{ m SMD0}$	置 "010b"	置 "010b"		
	CKDIR	置 "0"	置"1"		
	10P0L	置 "0"	置"0"		
UiCO	CLK1 \sim CLK0	选择UiBRG的计数源	无效		
	CRS	因为CRD=1,所以无效	因为CRD=1,所以无效		
	TXEPT	发送寄存器空标志	发送寄存器空标志		
	CRD	置"1"	置"1"		
	NCH	置"1"(注2)	置"1"(注2)		
	CKPOL	置 "0"	置"0"		
	UFORM	置"1"	置"1"		
UiC1	TE	在允许发送时,置"1"	在允许发送时,置"1"		
	TI	发送缓冲器空标志	发送缓冲器空标志		
	RE	在允许接收时,置"1"	在允许接收时,置"1"		
	RI	接收结束标志	接收结束标志		
	U2IRS(注1)	无效	无效		
	U2RRM(注1)、	置 "0"	置 "0"		
	UiLCH, UiERE				
UiSMR	IICM	置"1"	置"1"		
	ABC	选择仲裁失效检测时序	无效		
	BBS	总线忙标志	总线忙标志		
	3~7	置"0"	置"0"		
UiSMR2	IICM2	请参照 "表17.13 I ² C模式时的各功能"	请参照 "表17.13 I ² C模式时的各功能"		
	CSC	在允许时钟同步时,置"1"	置"0"		
	SWC	在时钟第9位的下降沿将SCLi输出固定为 "L"电平输出时,置 "1"	在时钟第9位的下降沿将SCLi输出固定为 "L"电平输出时,置 "1"		
	ALS	如果在检测出仲裁失效时停止SDAi输出,置"1"	置 "0"		
	STAC	置 "0"	通过开始条件检测初始化UARTi时,置"1"		
	SWC2	将SCLi的输出强制置 "L"电平时,置 "1"	将 SCL i 的输出强制置 "L"电平时,置 "1"		
	SDHI	在禁止SDAi输出时,置"1"	在禁止SDAi输出时,置"1"		
	7	置"0"	置"0"		
UiSMR3	0、2、4、NODC	置"0"	置"0"		
	СКРН	请参照 "表17.13 I ² C模式时的各功能"	请参照 "表17.13 l ² C模式时的各功能"		
	DL2~DL0	设定 SDA i 的数字延迟值	设定SDAi 的数字延迟值		

注1. 必须将UOC1、U1C1寄存器的4位和5位置 "0"。UOIRS、U1IRS、UORRM、U1RRM位为UCON寄存器的位。

 $i=0\sim2$

注2. TXD2引脚为N沟道漏极开路。因为U2CO寄存器的NCH位什么都不指定,所以只能写 "O"。

注3. 在1²C模式时,将此表中没有记述的位置"0"。

表17.12 I²C模式使用的寄存器和设定值(2)

安左哭	1 ` -	功能		
寄存器	位	主模式时	从属模式时	
UiSMR4	STAREQ	在生成开始条件时,置"1"	置"0"	
	RSTAREQ	在生成重新启动条件时,置"1"	置"0"	
	STPREQ	在生成停止条件时,置"1"	置"0"	
	STSPSEL	在输出各条件时,置"1"	置"0"	
	ACKD	选择ACK或者NACK	选择ACK或者NACK	
	ACKC	在输出ACK数据时,置"1"	在输出ACK数据时,置"1"	
	SCLHI	如果在检测出停止条件时停止SCLi输出,必须置"1"	置"0"	
	SWC9	置"0"	在时钟第9位的下一个下降沿将SCLi保持 "L"电平时,置"1"	
IFSR2A	IFSR26、IFSR27	置"1"	置"1"	
UCON	UOIRS, UIIRS	无效	无效	
	2~7	置 "0"	置 "0"	

i=0 ~ 2

表17.13 12C模式中的各功能

功能			I ² C模式(SMD2∼S	MDO=010b、IICM=1)	
	时钟同步串行 I / 0 模式 (SMD2 ~ SMD0=001b、	IICM2=0 (NAC	K/ACK中断)	I I CM2=1 (UART 发	送/UART接收中断)
	1 CM=0)	CKPH=0	CKPH=1	CKPH=0	CKPH=1
	,	(无时钟延迟)	(有时钟延迟)	(无延迟时钟)	(有时钟延迟)
中断序号6、7、10的源 (注1、5、7)	_	开始条件检测、停⊥ 	上条件检测(请参照	"表17.14 STSPSEL	位的功能")
中断序号15、17、19的源 (注1、6)	UARTi 发送、发送开始 或者发送结束(由Ui IRS 选择)		}	UART i 发送 第9位的SCL i 上升 沿	UART i 送信 第9位的下一个 SCL i 下降沿
中断序号16、18、20的源 (注1、6)	UARTi接收 接收第8位时 CKPOL=0(上升) CKPOL=1(下降)	应答检测 (ACK) 第9位的SCLi 上升沿	1	UART i 接收 第9位的 SCL i 下降剂	n n
从UART接收移位寄存器 将数据传送给UiRB寄存 器的时序	CKPOL=0(上升) CKPOL=1(下降)	第9位的SCLi上升沿	1	第9位的SCLi下降沿	第9位的SCLi下降 沿和上升沿
UART i 发送输出延迟	无延迟	有延迟			
P6_3、P6_7、P7_0引脚 的功能	TXDi 输出	SDAi 输入/输出			
P6_2、P6_6、P7_1引脚 的功能	RXDi 输入	SCLi 输入/输出			
P6_1、P6_5、P7_2引脚 的功能	CLKi 输入或者输出选择	一(不用于I ² C模式)		
噪声滤波器宽度	15ns	200ns			
RXDi、SCLi 引脚电平的 读取	对应的端口方向位为 "0"时能读取	与对应的方向位的内	内容无关,总是能读 []]	取	
TXDi、SDAi 输出的初始 值	CKPOL=0 (H) CKPOL=1 (L)	120模式设定前,设	定在端口寄存器的值	ī (注2)	
SCL i 的初始值和结束值	_	Н	L	Н	L
DMA1源(注6)	UART i 接收	应答检测 (ACK)		UARTi接收 第9位的SCLi下降》	л П
接收数据的保存	将第1~8位保存到 UiRB寄存器的0~7位	将第1~8位保存到 位	UiRB寄存器的7~0	将第 $1\sim7$ 位保存到 位、第 8 位保存到 0	
					将第1~8位保存到 UiRB寄存器的 7~0位(注3)
接收数据的读取	读UiRB寄存器的状态				UiRB寄存器的6~0 位作为7~1位、 8位作为0位来读 (注4)
i.					

- 注1. 如果更改中断源,被更改中断的中断控制寄存器的IR位有可能变为"1"(有中断请求)(请参照 "24.5中断注意事项")。如果更改UiMR寄存器的SMD2~SMD0位、UiSMR寄存器的IICM位、UiSMR2寄 存器的IICM2位、UiSMR3寄存器的CKPH位,因为中断源和中断时序等发生变化,所以必须在更改这些 位后,将IR位置 "0" (无中断请求)。
- 注2. 必须在SMD2~SMD0位为 "000b"(串行接口无效)的状态下设定SDAi输出的初始值。
- 注3. 第2次给UiRB寄存器传送数据(第9位的SCLi上升时)
- 注4. 第1次给UiRB寄存器传送数据(第9位的SCLi下降时)
- 注5. 请参照 "图 17. 27 STSPSEL 位的功能"。
- 注6. 请参照 "图17.25 UiRB寄存器的传送和中断时序"。
- 注7. 在使用UARTO时,必须将IFSR2A寄存器的IFSR26位置 "1"(中断源为UARTO总线冲突)。在使用 UART1时,必须将 IFSR2A 寄存器的 IFSR27位置 "1"(中断源为 UART1总线冲突)。

 $i=0\sim2$




图17.25 UiRB寄存器的传送和中断时序

17.1.3.1 开始条件和停止条件的检测

判断开始条件或者停止条件的检测。

在SCLi 引脚为 "H" 电平的状态下,如果SDAi 引脚从 "H" 电平变为 "L" 电平,就产生开始条件 检测中断请求;如果SDAi 引脚从 "L" 电平变为 "H" 电平,就产生停止条件检测中断请求。

因为开始条件检测中断和停止条件检测中断复用中断控制寄存器和向量,所以不论由哪个请求发生的中断都必须用UiSMR寄存器的BBS位来判断。




图17.26 开始条件和停止条件的检测

17.1.3.2 开始条件和停止条件的输出

如果将UiSMR4寄存器 ($i=0\sim2$)的STAREQ位置 "1"(开始),就生成开始条件。如果将UiSMR4寄存器的RSTAREQ位置 "1"(开始),就生成重新开始条件。如果将UiSMR4寄存器的STPREQ位置 "1"(开始),就生成停止条件。输出的步骤如下:

- (1) 将STAREQ位、RSTAREQ位或者STPREQ位置"1"(开始)
- (2) 将UiSMR4寄存器的STSPSEL位置 "1"(输出) STSPSEL位的功能如表17.14和图17.27所示。

表17.14 STSPSEL位的功能

功能	STSPSEL=0	STSPSEL=1	
SCLi、SDAi 引脚的输出	输出传送时钟和数据。 通过程序采用端口实现开始条件和停止条 件的输出(不通过硬件自动生成)	根据STAREQ位、RSTAREQ位或者STPREQ位 输出开始条件和停止条件	
开始条件和停止条件的中断请 求产生时间	开始条件和停止条件检测	开始条件和停止条件生成结束	




图 17.27 STSPSEL 位的功能

17.1.3.3 仲裁

在SCLi的上升沿处判断发送数据和SDAi引脚输入数据是否不一致。通过UiSMR寄存器的ABC位选择 UiRB寄存器的ABT位的更新时序。在ABC位为 "0"(按位更新)时,如果在判断时检测出不一致,ABT 位就为 "1"; 如果没检测出不一致, ABT 位就为 "0"。如果将 ABC 位置 "1", 只要在判断时检测出 一次不一致,就在第9位的时钟下降沿ABT位变为"1"(不一致检测)。而且,在按字节更新时,必须 在第1个字节的应答检测结束后, 先将ABT位置 "0"(未检测), 然后传送下一个字节。

如果将UiSMR2寄存器的ALS位置"1"(允许SDA输出停止),就发生仲裁失效,并在ABT位变为"1" (不一致检测)的同时,SDAi引脚变为高阻抗状态。

17.1.3.4 传送时钟

通过如 "图17.25 UiRB寄存器的传送和中断的时序"所示的传送时钟进行发送和接收。

UiSMR2寄存器的CSC位是使内部生成的时钟(内部SCLi)和SCLi引脚输入的外部时钟同步的位。如果将CSC位置"1"(允许时钟同步),在内部SCLi为"H"电平时,如果检测到SCLi引脚的下降沿,就将内部SCLi作为"L"电平,在将UiBRG寄存器的值再装入后开始L区间的计数。另外,在SCLi引脚为"L"电平时,如果内部SCLi从"L"电平变为"H"电平,就停止计数,此后,如果SCLi引脚为"H"电平,就重新开始计数。因此,UARTi的传送时钟为内部SCLi和SCLi引脚信号的逻辑与。而且,传送时钟在从内部SCLi的第1位下降沿半周期前到第9位上升沿的期间运行。使用此功能时,对传送时钟必须选择内部时钟。

能通过UiSMR2寄存器的SWC2位并在时钟的第9位下降沿,选择是将SCLi引脚固定为"L"电平输出还是解除固定的"L"电平输出。

如果将UiSMR4寄存器的SCLHI位置"1"(允许),就在检测停止条件时停止SCLi输出(高阻抗状态)。如果UiSMR2寄存器的SWC2位置"1"(0输出),即使在发送和接收中也能从SCLi引脚强制输出"L"电平。如果将SWC2位置"0"(传送时钟),就解除SCLi引脚的"L"电平输出,从SCLi引脚输入/输出传送时钟。

在UiSMR3寄存器的CKPH位为"1"时,如果将UiSMR4寄存器的SWC9位置"1"(允许SCL保持"L"电平),就在时钟第9位的下一个下降沿将SCLi引脚固定为"L"电平输出;如果将SWC9位置"0"(禁止SCL保持"L"电平),就解除固定的"L"电平输出。

17.1.3.5 SDA输出

从D7按顺序输出写在UiTB寄存器的 $7\sim0$ 位 (D7 \sim D0)的值,第9位为 (D8)ACK或者NACK。

必须在IICM=1(I^2C 模式)并且UiMR寄存器的 $SMD2 \sim SMD0$ 位为"000b"(串行接口无效)的状态下设定SDAi发送输出的初始值。

对SDAi的输出,能根据UiSMR3寄存器的DL2~DL0位设定无延迟或者延迟UiBRG计数源的2~8周期。如果将UiSMR2寄存器的SDHI位置"1"(禁止SDA输出),SDAi引脚就强制变为高阻抗状态。另外,不能在UARTi传送时钟的上升沿时序写SDHI位。ABT位有可能为"1"(检测)。

17.1.3.6 SDA输入

在 IICM2 位为 "1" 时,将接收数据的第1~8位 (D7~D0) 保存到 UiRB 寄存器的 7~0位,第9位 (D8) 为 ACK 或者 NACK。

在IICM2位为"1"时,将接收数据的第 $1\sim7$ 位 (D $7\sim$ D1) 保存到UiRB寄存器的 $6\sim0$ 位、第8位 (D0) 保存到UiRB寄存器的第8位。即使在IICM2位为"1"时,只要CKPH位为"1",也能在第9位的时钟上升沿后通过读取UiRB寄存器来读取和IICM2位为"0"时的相同数据。

17.1.3.7 ACK NACK

UiSMR4寄存器的STSPSEL位为 "0"(不生成开始条件和停止条件)并且UiSMR4寄存器的ACKC位为 "1"(输出ACK数据)时,从SDAi引脚输出UiSMR4寄存器的ACKD位的值。

IICM2位为"0"时,如果在发送时钟的第9位上升沿时SDAi引脚一直为"H"电平,就产生NACK中断请求;如果在发送时钟的第9位上升沿时SDAi引脚一直为"L"电平,就产生ACK中断请求。

如果对DMA1请求源选择ACKi,就能通过应答检测启动DMA传送。

17.1.3.8 发送和接收初始化

如果将STAC位置"1"(允许UARTi初始化)并检测出开始条件,就进行如下运行:

- 初始化发送移位寄存器,将UiTB寄存器的内容传送到发送移位寄存器。在下一个输入时钟开始第 1位数据的发送。但是,在从时钟输入到输出第1位数据之间,UARTi输出值不变而一直为检测出 开始条件时的值。
- 初始化接收移位寄存器,在下一个输入时钟开始第1位数据的接收。
- SWC位变为 "1"(允许SCL等待输出)。在时钟第9位的下降沿SCLi 引脚变为 "L" 电平。

而且,在使用此功能并开始UARTi的发送和接收时,TI位不变。另外,在使用此功能时,必须选择外部时钟作为传送时钟。

17.1.4 特殊模式2

特殊模式2可以使1个主控方与多个从属方进行串行通讯,并且可以选择传送时钟的极性和相位。特殊模式2的规格如表17.15、特殊模式2使用的寄存器和设定值如表17.16、特殊模式2的通信控制例子(UART2)如图17.28所示。

表17.15 特殊模式2的规格

项目	规格	
传送数据格式	传送数据长度 8位	
传送时钟	 主模式 UiMR寄存器(i=0~2)的CKDIR位 "0"(选择内部时钟):fj/2(n+1) fj=f1SIO、f2SIO、f8SIO、f32SIO n:UiBRG寄存器的设定值 00h~FFh。 ・从属模式 CKDIR位为 "1"(选择外部时钟): 从CLKi引脚的输入 	
发送控制、接收控制	通过1/0端口控制	
发送开始条件	开始发送时需要以下条件(注1): •UiC1寄存器的TE位为"1"(允许发送) •UiC1寄存器的TI位为"0"(UiTB寄存器中有数据)	
接收开始条件	开始接收时需要以下条件(注1): ・UiC1寄存器的RE位为 "1"(允许接收) ・TE位为 "1"(允许发送) ・TI位为 "0"(UiTB寄存器中有数据)	
中断请求产生时间	发送时可选择以下的任意条件: • Ui C1 寄存器的Ui IRS位为 "0"(发送缓冲器空): 在从Ui TB 寄存器给UARTi 发送寄存器传送数据时(发送开始时) • Ui IRS位为 "1"(发送结束): 在从UARTi 发送寄存器数据传送结束时接收时 • 在从UARTi 接收寄存器给Ui RB寄存器传送数据时(接收结束时)	
错误检测	溢出错误 (注2) 如果在读取UiRB寄存器前开始接收下一个数据并且接收下一个数据的第7位,就发生溢出错误	
选择功能	时钟相位选择 可选择传送时钟的极性和相位的4种组合	

- 注1. 在选择外部时钟时,必须满足以下条件:UiCO寄存器的CKPOL位为 "0"(在传送时钟的下降沿输出发送数据,在上升沿输入接收数据)时,外部时钟为 "H"电平状态; CKPOL位为 "1"(在传送时钟的上升沿输出发送数据,在下降沿输入接收数据)时,外部时钟为 "L"电平状态。
- 注2. 如果发生溢出错误,UiRB寄存器的内容不定。另外,SiRIC寄存器的IR位不变。




图 17. 28 特殊模式 2 的通信控制例子 (UART2)

表17.16 特殊模式2使用的寄存器和设定值

寄存器	位	功能	
UiTB(注3)	0~7	设定发送数据	
UiRB(注3)	0~7	能读取接收数据	
	0ER	溢出错误标志	
UiBRG	0~7	设定位速率	
UiMR(注3)	${ m SMD2}{\sim}{ m SMD0}$	置"001b"	
	CKDIR	主模式时置 "0",从属模式时置 "1"	
	10P0L	置"0"	
UiCO	CLKO, CLK1	选择UiBRG的计数源	
	CRS	因为CRD=1,所以无效	
	TXEPT	发送寄存器空标志	
	CRD	置"1"	
	NCH	选择TXDi 引脚的输出形式(注2)	
	CKPOL	能通过和UiSMR3寄存器的CKPH位的组合设定相位	
	UFORM	置"0"	
UiC1	TE	在允许发送和接收时,置"1"	
	TI	发送缓冲器空标志	
	RE	在允许接收时,置"1"	
	RI	接收结束标志	
	U2IRS(注1)	选择UART2发送中断源	
	U2RRM(注1)、UiLCH、 UiERE	置"0"	
UiSMR	0~7	置"0"	
UiSMR2	0~7	置"0"	
UiSMR3	СКРН	能通过和UiCO寄存器的CKPOL位的组合设定相位	
	NODC	置"0"	
	0, 2, 4~7	置"0"	
UiSMR4	0~7	置 "0"	
UCON	UOIRS, UIIRS	选择UARTO、1 发送中断源	
	UORRM、U1RRM	置"0"	
	CLKMD0	因为 CLKMD1=0,所以无效	
	CLKMD1、RCSP、7	置"0"	

注1. 必须将UOCO、U1C1寄存器的位4和位5置 "O"。UOIRS、U1IRS、UORRM、U1RRM位为UCON寄存器的位。

 $i=0\sim2$

注2. TXD2引脚为N沟道漏极开路。因为U2CO寄存器的NCH位什么都不指定,所以只能写 "O"。

注3. 在特殊模式2中进行写操作时,对此表中没有记述的位只能写 "0"。

17.1.4.1 时钟相位设定功能

传送时钟的相位和极性共有4种组合,可以通过UiSMR3寄存器的CKPH位和UiCO寄存器的CKPOL位进 行选择。

必须在进行传送的主控方和从属方设定相同的传送时钟的极性和相位。

主控方(内部时钟)的发送和接收时序如图17.29所示。

从属方(外部时钟)的发送和接收时序(CKPH=0)如图17.30、从属方(外部时钟)的发送和接收时序 (CKPH=1) 如图17.31所示。




图 17.29 主控方 (内部时钟) 的发送和接收时序




图 17.30 从属方(外部时钟)的发送和接收时序(CKPH=0)




图 17.31 从属方(外部时钟)的发送和接收时序(CKPH=1)

17.1.5 特殊模式3(IE模式)

特殊模式3是通过UART模式的1个字节的波形使它接近IEBus的1位的模式。

IE模式使用的寄存器和设定值如表17.17、总线冲突检测功能关联位的功能如图17.32所示。

在TXDi引脚(i=0~2)的输出电平与RXDi引脚的输入电平不同时,产生UARTi总线冲突检测中断请 求。

在使用UART0或者UART1的总线冲突检测功能时,必须通过IFSR2A寄存器的IFSR26位和IFSR27位来 选择。

表17.17 IE模式使用的寄存器和设定值

寄存器	位	功能
UiTB	0~8	设定发送数据
UiRB(注3)	0~8	能读取接收数据
	OER、FER、PER、SUM	错误标志
UiBRG	0~7	设定位速率
UiMR	${ m SMD2}{\sim}{ m SMD0}$	置 "110b"
	CKDIR	选择内部时钟或者外部时钟
	STPS	置"0"
	PRY	因为PRYE=0,所以无效
	PRYE	置"0"
	10P0L	选择TXD和RXD输入/输出极性
UiCO	CLK1 \sim CLK0	选择UiBRG的计数源
	CRS	因为CRD=1,所以无效
	TXEPT	发送寄存器空标志
	CRD	置"1"
	NCH	选择TXDi 引脚的输出形式(注2)
	CKPOL	置"0"
	UFORM	置 "0"
UiC1	TE	在允许发送时,置"1"
	TI	发送缓冲器空标志
	RE	在允许接收时,置"1"
	RI	接收结束标志
	U2IRS(注1)	选择UART2发送中断源
	U2RRM(注1)、UiLCH、UiERE	置"0"
UiSMR	0~3,7	置"0"
	ABSCS	选择总线冲突检测的采样时序
	ACSE	在使用发送允许位自动清除时,置"1"
	SSS	选择发送开始条件
UiSMR2	0~7	置"0"
UiSMR3	0~7	置"0"
UiSMR4	0~7	置"0"
IFSR2A	IFSR26、IFSR27	置"1"
UCON	UOIRS, U1IRS	选择UARTO、1发送中断源
	UORRM、U1RRM	置"0"
	CLKMD0	因为CLKMD1=0,所以无效
	CLKMD1、RCSP、7	置"0"

 $i=0\sim2$

注2. TXD2引脚为N沟道漏极开路。因为U2CO寄存器的NCH位什么都不指定,所以只能写 "O"。

注3. 在IE模式中进行写操作时,对此表中没有记述的位只能写 "0"。




图 17. 32 总线冲突检测功能关联位的功能

17.1.6 特殊模式4(SIM模式)(UART2)

特殊模式4是基于UART模式,兼容SIM接口的模式。能实现正向格式和反向格式,并且能在检测奇偶校验错误时,从TXD2引脚输出"L"电平。SIM模式的规格如表17.18、SIM模式使用的寄存器和设定值如表17.19所示。

表17.18 SIM模式的规格

项目	规格
传送数据格式	• 正向格式
	・反向格式
传送时钟	• U2MR寄存器的CKDIR位为 "0"(内部时钟): fi/16(n+1)
	fi=f1S10、f2S10、f8S10、f32S10
	n=U2BRG寄存器的设定值 00h~FFh
	• CKDIR位为 "1" (外部时钟): fEXT/16(n+1)
	fEXT 是从 CLK2 引脚的输入。
	n=U2BRG寄存器的设定值00h~FFh
发送开始条件	开始发送时需要以下条件:
	• U2C1 寄存器的 TE 位为 "1" (允许发送)
	•U2C1寄存器的TI位为 "0"(U2TB寄存器中有数据)
接收开始条件	开始接收时需要以下条件:
	• U2C1 寄存器的RE 位为 "1"(允许接收)
	・检测到开始位
中断请求产生时间(注2)	• 在发送时
	从UART2发送寄存器数据传送结束时(U21RS位= "1")
	• 在接收时
	从UART2接收寄存器给U2RB寄存器传送数据(接收结束)时
错误检测	• 溢出错误(注1)
	如果在读取U2RB寄存器前开始接收下一个数据,在接收下一个数据的最
	后停止位的前1位,发生溢出错误
	・帧错误(注3) 当检测到的停止位个数小于设定值时,产生帧错误
	当检测到的停止位于数小于反定值的,广生侧相误 •奇偶检验错误(注3)
	* 可隔極短短後(注3) 如果在接收时检测出溢出错误,就从TXD2引脚端子输出奇偶检验错误信
	另外在1957年1915年1915年1915年1915年1915年1915年1915年
	如果在发送时发生发送中断,就根据RXD2引脚的输入电平检测奇偶检验
	错误
	• 错误和标志
	如果发生溢出错误、帧错误或者奇偶检验错误中的任意一个错误,错误
	和标志就为"1"

- 注1. 如果发生溢出错误,U2RB寄存器的内容不定。另外,S2RIC寄存器的IR位不变。
- 注2. 如果在解除复位后将U2C1寄存器的U2IRS位置 "1"(发送结束)、U2ERE位置 "1"(输出错误信号), 就产生发送中断请求。因此,在使用SIM模式时,必须在设定后将IR位置 "0"(无中断请求)。
- 注3. 检测并置位帧错误标志和奇偶校验错误标志的时序为将数据从UARTi接收寄存器传送到UiRB寄存器时。

表17.19 SIM 模式使用的寄存器和设定值

寄存器	位	功能
U2TB(注1)	0~7	设定发送数据
U2RB(注1)	0~7	能读取接收数据
	OER、FER、PER、SUM	错误标志
U2BRG	0~7	设定位速率
U2MR	${ m SMD2}{\sim}{ m SMD0}$	置 "101b"
	CKDIR	选择内部时钟或者外部时钟
	STPS	置"0"
	PRY	在正向格式时,置"1";在反向格式时,置"0"
	PRYE	置"1"
	10P0L	置"0"
U2C0	CLKO, CLK1	选择U2BRG的计数源
	CRS	因为CRD=1,所以无效
	TXEPT	发送寄存器空标志
	CRD	置"1"
	NCH	置 "0"
	CKPOL	置"0"
	UFORM	在正向格式时,置 "0"; 在反向格式时,置 "1"
U2C1	TE	在允许发送时,置"1"
	TI	发送缓冲器空标志
	RE	在允许接收时,置"1"
	RI	接收结束标志
	U21RS	置"1"
	U2RRM	置"0"
	U2LCH	在正向格式时,置"0";在反向格式时,置"1"
	U2ERE	置"1"
U2SMR(注1)	0~3	置"0"
U2SMR2	0~7	置"0"
U2SMR3	0~7	置"0"
U2SMR4	0~7	置"0"

注1. 在SIM模式中进行写操作时,对此表中没有记述的位只能写 "0"。




图 17. 33 SIM模式的发送和接收时序例子

SIM接口的连接例子如图 17.34 所示,必须将TXD2 和RXD2连接后上拉。




图17.34 SIM接口的连接例子

17.1.6.1 奇偶校验错误信号的输出功能

如果将U2C1寄存器的U2ERE位置"1",就能使用奇偶校验错误信号。

如果在接收时检测出奇偶校验错误,奇偶校验错误信号就为输出信号,并在如图 17.35 所示的时序 TXD2 输出变为 "L"电平。但是,如果在输出奇偶校验错误信号中读取 U2RB 寄存器,PER 位就变为 "0" (无奇偶校验错误),同时 TXD2 输出也恢复到 "H"电平。

发送时,在输出停止位的下一个传送时钟下降沿产生发送结束中断请求。因此,如果通过发送结束中断程序读取 RXD2 和引脚复用的端口,就能判断溢出错误信号是否被返回。




图 17.35 溢出错误信号的输出时序

17.1.6.2 格式

格式有正向格式和反向格式。

在正向格式时,必须将U2MR寄存器的PRYE位置"1"(允许奇偶检验)、PRY位置"1"(偶检验)、U2C0寄存器的UFORM位置"0"(LSB 先发送)、U2C1寄存器的U2LCH位置"0"(无反转)。发送时,从D0按顺序附加偶检验后发送设定在U2TB寄存器中的数据。接收时,从D0按顺序将接收数据保存到U2RB寄存器。通过偶检验判断奇偶检验错误。

在反向格式时,必须将 U2MR 寄存器的 PRYE 位置 "1"、PRY 位置 "0"(奇检验)、U2CO 寄存器的 UFORM位置 "1"(MSB先发送)、U2C1 寄存器的 U2LCH位置 "1"(有反转)。发送时,从D7 按顺序附加奇检验后发送对设定在 U2TB 寄存器中的值进行逻辑取反后的值。接收时,在将接收数据进行逻辑取反后从D7 按顺序保存到 U2RB 寄存器。通过奇检验判断奇偶检验错误。

SIM接口格式如图17.36所示。




图 17.36 SIM接口格式

17.2 \$1/03和\$1/04

SI/03和SI/04为时钟同步专用串行I/0。

注意

M16C/62P(80引脚版)和M16C/62PT(80引脚版)没有SI/03的SIN3引脚。SI/03为发送专用,不能接 收。

SI/03和SI/04框图如图17.37、SI/03和SI/04关联寄存器如图17.38所示。 SI/03和SI/04的规格如表17.20所示。





图17.37 SI/03和SI/04框图



- 注1. 必须将PRCR寄存器的PRC2位置"1"(允许写),之后马上执行一条写此寄存器的指令。
- 注2. 必须将SMi3位置"1"、对应的端口方向位清"0"(输入模式)。
- 注3. 必须将SMi3位置"1"(SOUTi输出、CLKi功能)。 注4. 如果将SMi2位置"1",此位就与对象引脚使用的功能无关,变为高阻抗。

SI/Oi传送速度寄存器(i=3、4)(注1、2)



- 注1. 必须在发送和接收停止时写。
- 注2. 必须用MOV指令写此寄存器。

SI/Oi发送/接收寄存器(i=3、4)(注1、2)



- 注1. 必须在发送和接收停止时写。
- 注2. 在接收时,必须将对应SINi的端口方向位清"0"(输入模式)。

图 17.38 S3C、S4C、S3BRG、S4BRG、S3TRR、S4TRR 寄存器

表17.20 SI/03和SI/04的规格

项目	规格
传送数据格式	传送数据长度 8位
传送时钟	•SiC寄存器(i=3、4)的SMi6位为 "1"(内部时钟):fj/2(n+1)
	fj=f1SIO、f8SIO、f32SIO
	n=SiBRG寄存器的设定值 00h~FFh
	• SMi 6 位为 "0"(外部时钟):从CLKi 引脚输入(注1)
发送和接收开始条件	开始发送时需要以下条件:
	将发送数据写到SiTRR寄存器(注2、注3)
中断请求产生时间	◆SiC寄存器的SMi4位为 "O"时
	最后的传送时钟的上升沿(注4)
	•SMi4位为 "1" 时
	最后的传送时钟的下降沿(注4)
CLKi引脚功能	Ⅰ/0端口、传送时钟的输入、传送时钟的输出
SOUT i 引脚功能	Ⅰ/0端口、发送数据的输出、高阻抗
SINi引脚功能	1/0端口、接收数据的输入
选择功能	•LSB先发送、MSB先发送选择
	可选择从bit0或者从bit7开始发送和接收
	• SOUT i 初始值的设定功能
	SiC寄存器的SMi6位为 "O"(外部时钟)时,可选择SOUTi引脚不发送时
	的输出电平
	• CLK 极性选择
	传送数据的输出和输入时序可选择传送时钟的上升沿或者下降沿

- 注1. 在将SiC寄存器的SMi6位置 "0" (外部时钟)时,必须进行如下处理:
 - SiC寄存器的SMi4位为 "0"时,必须在给CLKi 引脚为 "H"电平的状态下将发送数据写到SiTRR 寄存器。在改写SiC寄存器的SMi7位时也相同。
 - SMi4位为 "1"时,必须在给CLKi引脚为 "L"电平状态下将发送数据写到SiTRR寄存器。在改写 SMi7位时也相同。
 - 因为在传送时钟被输入到SI/0i 电路期间继续进行移位处理,所以必须在8个脉冲后停止传送时钟。 SMi6位为 "1"(内部时钟)时,传送时钟自动停止。
- 注2. SI/0i ($i=3\sim4$) 与UART0 \sim UART2不同,不分为用于传送的寄存器和缓冲器。因此,不能在发送中将下一个发送数据写到SiTRR寄存器。
- 注3. SiC寄存器的SMi6位为 "1"(内部时钟)时,在传送结束后,SOUTi在1/2传送时钟期间保持最后数据,变为高阻抗状态。但是,如果在此期间将发送数据写到SiTRR寄存器,就从写时开始变为高阻抗状态,数据的保持时间变短。
- 注4. SiC寄存器的SMi6位为 "1"(内部时钟)时,如果SMi4位为 "0",传送时钟就在 "H"电平的状态 下停止;如果SMi4位为 "1",传送时钟就在 "L"电平状态下停止。

17.2.1 SI/0i运行时序

SI/0i运行时序图如图17.39所示。




图 17. 39 SI/0i 运行时序

17.2.2 CLK极性选择

能通过SiC寄存器的SMi4位选择传送时钟的极性。传送时钟的极性如图17.40所示。




图17.40 传送时钟的极性

17.2.3 SOUT i 初始值的设定功能

SiC寄存器的SMi6位为 "0"(外部时钟)时,能将不传送时的SOUTi引脚的输出设定为 "H"电平或者 "L"电平。但是,在连续发送数据时,在数据和数据之间保持前一个数据的最后位的值。SOUTi初始值设定时的时序图和设定方法如图17.41所示。




图 17. 41 SOUT i 初始值设定时的时序图和设定方法

18. A/D转换器

M16C/62P系列单片机具有1个由电容耦合放大器构成的10位逐次逼近转换方式的A/D转换器电路。模拟输入和P10_0~P10_7、P9_5、P9_6、P0_0~P0_7、P2_0~P2_7引脚复用。另外,ADTRG输入和P9_7引脚复用。因此,使用这些输入时,必须将对应的端口方向位置 "0"(输入模式)。

不使用 A/D 转换器时,如果将 VCUT 位置 "0" (Vref 未连接),电流就不从 VREF 引脚流到梯形电阻,能降低功耗。

A/D转换的结果保存到对应ANi、ANO i、AN2 i引脚(i=0~7)的ADi寄存器。

A/D转换器的规格如表 18. 1、A/D转换器的框图如图 18. 1、A/D转换器的关联寄存器如图 18. 2~图 18. 3所示。

表18.1 A/D转换器的规格

项目	规格
A/D转换方式	逐次逼近转换方式(电容耦合放大器)
模拟输入电压(注1)	OV ~ AVCC (VCC1)
运行时钟 Φ AD (注2)	fAD、fAD的2分频、fAD的3分频、fAD的4分频、fAD的6分频或者fAD的12分频
分辨率	8位或者10位
积分非线性误差	AVCC = VREF = 5V • 8 位分辨率时 ± 2LSB • 10 位分辨率时: ANO ~ AN7、ANO_0 ~ ANO_7、AN2_0 ~ AN2_7输入时 ± 3LSB ANEXO、ANEX1 输入(包含外部运算放大器连接模式)时 ± 7LSB AVCC = VREF = 3. 3V • 8 位分辨率时 ± 2LSB • 10 位分辨率时 ANO ~ AN7、ANO_0 ~ ANO_7、AN2_0 ~ AN2_7输入时 ± 5LSB ANEXO、ANEX1 输入(包含外部运算放大器连接模式)时 ± 7LSB
运行模式	单次模式、重复模式、单次扫描模式、重复扫描模式0、重复扫描模式1
模拟输入引脚(注3)	8 \uparrow (ANO \sim AN7) +2 \uparrow (ANEXO、ANEX1) +8 \uparrow (ANO $_0\sim$ ANO $_7$) +8 \uparrow (AN2 $_0\sim$ AN2 $_7$)
A/D转换开始条件	 软件触发 将 ADCONO 寄存器的 ADST 位置 "1"(开始 A/D 转换) 外部触发(能重新触发) 将 ADST 位置 "1"(开始 A/D 转换)后,ADTRG 引脚的输入由 "H"变为 "L"电平
每个引脚的转换速度	 无采样&保持 8位分辨率时49个ΦAD周期 10位分辨率时59个ΦAD周期 有采样&保持 8位分辨率时28个ΦAD周期 10位分辨率时33个ΦAD周期

- 注1. 与是否有采样&保持功能无关。
- 注 2. 必须将 Φ AD 的频率设定在 12MHz 以下。另外,VCC1 在 4. 0V 以下时,必须分频 Φ AD 的频率设定在 10MHz 以下。

无采样&保持功能时,必须将 Φ AD的频率设定在250kHz以上。有采样&保持功能时,必须将 Φ AD的频率设定在1MHz以上。

注3. VCC2 < VCC1 时,不能将ANO_0 \sim ANO_7、AN2_0 \sim AN2_7作为模拟输入引脚使用。




图18.1 A/D转换器的框图



注1. 如果在A/D转换过程中改写ADCON0寄存器内容,转换结果就不定。

A/D控制寄存器1(注1)



注2. 将VCUT位从 "0" (未连接)置成 "1" (连接)时,必须在经过至少1μs的时间之后再开始A/D转换。 注1. 如果在A/D转换过程中改写ADCON1寄存器内容,转换结果就不定。


图 18.2 ADCONO ~ ADCON1 寄存器



- 注1. 如果在A/D转换过程中改写ADCON2寄存器内容,转换结果就不定。
- 注2. 在VCC2<VCC1时,ANO_0~ANO_7和AN2_0~AN2_7不能作为模拟输入引脚使用。
- 注3. 必须将 φ AD的频率设定在12MHz以下。可通过ADCON0寄存器的CKS0位、ADCON1寄存器的CKS1 位和ADCON2寄存器的CKS2位的组合选择φAD。

CKS2	CKS1	CKS0	ΦAD
0	0	0	fAD的4分频
0	0	1	fAD的2分频
0	1	0	fAD
0	1	1	
1	0		fAD的12分频
1	0		fAD的6分频
1	1	0	fAD的3分频
1	1	1	

A/D寄存器i(i=0~7)



ADCON2、ADO~AD7寄存器 图 18.3

18.1 模式的说明

18.1.1 单次模式

单次模式是对所选的1个引脚的输入电压进行1次A/D转换的模式。单次模式的规格如表18.2、单次模式中的 $ADCONO \sim ADCON1$ 寄存器如图18.4所示。

表18.2 单次模式的规格

项目	规格
功能	通过ADCONO 寄存器的 CH2 \sim CH0 位和 ADCON2 寄存器的 ADGSEL1 \sim ADGSEL0 位或者 ADCON1 寄存器的 0PA1 \sim 0PA0 位,对所选的 1 个引脚的输入电压进行 1 次 A/D 转换
A/D转换开始条件	 将 ADCONO 寄存器的 TRG 位为 "0" (软件触发) 时将 ADCONO 寄存器的 ADST 位置 "1" (开始 A/D 转换) TRG 位为 "1" (通过 ADTRG 的触发) 时将 ADST 位置 "1" (开始 A/D 转换) 后, ADTRG 引脚的输入从 "H" 变为 "L" 电平
A/D转换停止条件	• A/D转换结束(在选择软件触发时, ADST位为 "0"(停止A/D转换)) • 将ADST位置 "0"
中断请求产生时间	A/D转换结束时
摸拟输入引脚(注1)	从 ANO \sim AN7、 ANO_0 \sim ANO_7、 AN2_0 \sim AN2_7、 ANEXO \sim ANEX1 中选择1个引脚
A/D转换值的读取	读取与所选引脚对应的ADO~AD7寄存器

注1. VCC2 < VCC1 时,不能将ANO_0 \sim ANO_7、AN2_0 \sim AN2_7作为摸拟输入引脚使用。



- 注1. 如果在A/D转换过程中改写ADCON0寄存器内容,转换结果就不定。
- 注2. 与ANO~AN7相同,能使用ANO_0~ANO_7和AN2_0~AN2_7。必须用ADCON2寄存器的ADGSEL1~ ADGSEL0位进行选择。但是,在VCC2<VCC1时,ANO 0~ANO 7和AN2 0~AN2 7不能作为模拟输入 引脚使用。
- 注3. 在改写MD1~MD0位后,必须通过其它的指令对CH2~CH0位进行再设定。



- 注1. 如果在A/D转换过程中改写ADCON1寄存器内容,转换结果就不定。
- 注2. 将VCUT位从"0"(未连接)置成"1"(连接)时,必须在经过至少1µs的时间之后再开始A/D转换。

单次模式中的ADCONO~ADCON1寄存器 图 18.4


18.1.2 重复模式

重复模式是对所选的1个引脚的输入电压重复进行A/D转换的模式。重复模式的规格如表18.3、重复模式中的 $ADCONO \sim ADCON1$ 寄存器如图18.5所示。

表18.3 重复模式的规格

项目	规格
功能	通过ADCONO寄存器的CH2 \sim CH0 位和ADCON2寄存器的ADGSEL1 \sim ADGSEL0 位或者ADCON1寄存器的OPA1 \sim OPAO 位,对所选的1个引脚的输入电压重复进行A/D转换
A/D转换开始条件	 ADCONO寄存器的TRG位为 "0" (软件触发)时将ADCONO寄存器的ADST位置 "1" (开始A/D转换) TRG位为 "1" (通过ADTRG的触发)时将ADST位置 "1" (开始A/D转换)后,ADTRG引脚的输入从 "H" 变为 "L" 电平
A/D转换停止条件	将ADST位置 "0"(停止A/D转换)
中断请求产生时间	不产生中断请求
模拟输入引脚(注1)	从 ANO \sim AN7、 ANO_0 \sim ANO_7、 AN2_0 \sim AN2_7、 ANEXO \sim ANEX1 中选择 1 个 引脚
A/D转换值的读取	读取与所选引脚对应的ADO~AD7寄存器

注1. VCC2 < VCC1 时,不能将 $ANO_0 \sim ANO_7$ 、 $AN2_0 \sim AN2_7$ 作为模拟输入引脚使用。



- 注1. 如果在A/D转换过程中改写ADCON0寄存器内容,转换结果就不定。
- 注2. 与AN0~AN7相同,能使用AN0_0~AN0_7和AN2_0~AN2_7。必须用ADCON2寄存器的ADGSEL1~ ADGSEL0位进行选择。但是,在VCC2<VCC1时,AN0_0~AN0_7和AN2_0~AN2_7不能作为模拟输入 引脚使用。
- 注3. 在改写MD1~0位后,必须通过其它的指令对CH2~CH0位进行再设定。



- 注1. 如果在A/D转换过程中改写ADCON1寄存器内容,转换结果就不定。
- 注2. 将VCUT位从"0"(未连接)置成"1"(连接)时,必须在经过至少1µs的时间之后再开始A/D转换。

图 18.5 重复模式中的 ADCONO ~ ADCON1 寄存器

18.1.3 单次扫描模式

单次扫描模式是对所选引脚的输入电压逐次进行 A/D 转换的模式。单次扫描模式的规格如表 18.4、单次模式中的 $ADCONO \sim ADCON1$ 寄存器如图 18.6 所示。


表18.4 单次扫描模式的规格

项目	规格
功能	通过ADCON1 寄存器的SCAN1 ~ SCANO 位和ADCON2 寄存器的ADGSEL1 ~ ADGSEL0 位,对所选引脚的输入电压逐次进行A/D转换
A/D转换开始条件	 ADCONO寄存器的TRG位为 "0"(软件触发)时将ADCONO寄存器的ADST位置 "1"(开始A/D转换) TRG位为 "1"(通过ADTRG的触发)时 ————将ADST位置 "1"(开始A/D转换)后,ADTRG引脚的输入从 "H"变为 "L"电平
A/D转换停止条件	• A/D转换结束(选择软件触发时,ADST位为 "0"(停止A/D转换)) • 将ADST位置 "0"
中断请求产生时间	A/D转换结束时
模拟输入引脚	从 ANO \sim AN1 (2引脚)、 ANO \sim AN3 (4引脚)、 ANO \sim AN5 (6引脚)、 ANO \sim AN7 (8引脚) 中选择 (注 1)
A/D转换值的读取	读取与所选引脚对应的ADO~AD7寄存器

注1. 与 ANO \sim AN7 相同,能使用 ANO_0 \sim ANO_7、AN2_0 \sim AN2_7。但是,VCC2 < VCC1 时,不能将 ANO_0 \sim ANO_7、AN2_0 \sim AN2_7作为模拟输入引脚使用。



注1. 如果在A/D转换过程中改写ADCON0寄存器内容,转换结果就不定。



- 注1. 如果在A/D转换过程中改写ADCON1寄存器内容,转换结果就不定。
- 注2. 与ANO~AN7相同,能使用ANO_0~ANO_7和AN2_0~AN2_7。必须在ADCON2寄存器的ADGSEL1~ ADGSEL0位进行选择。但是,在VCC2<VCC1时,AN0_0~AN0_7和AN2_0~AN2_7不能作为模拟输入
- 注3. 将VCUT位从"0"(未连接)置成"1"(连接)时,必须在经过至少1µs的时间之后再开始A/D转换。

图 18.6 单次扫描模式中的 ADCONO ~ ADCON1 寄存器

18.1.4 重复扫描模式0

重复扫描模式是对所选引脚的输入电压重复进行A/D转换的模式。重复扫描模式0的规格如表18.5、重复扫描模式0中的ADCON0~ADCON1寄存器如图18.7所示。

表18.5 重复扫描模式0的规格

项目	规格
功能	通过ADCON1 寄存器的SCAN1 ~ SCANO位和ADCON2 寄存器的ADGSEL1 ~ ADGSEL0 位,对所选引脚的输入电压重复进行A/D转换
A/D转换开始条件	 ADCONO寄存器的TRG位为 "0"(软件触发)时 将ADCONO寄存器的ADST 位置 "1"(开始A/D转换) TRG 位为 "1"(通过ADTRG的触发)时 将ADST位置 "1"(开始A/D转换)后,ADTRG引脚的输入从 "H"变为 "L" 电平
A/D转换停止条件	将 ADST 位置 "0" (停止 A/D 转换)
中断请求产生时间	不产生中断请求
模拟输入引脚	从 ANO \sim AN1 (2 引脚)、 ANO \sim AN3 (4 引脚)、 ANO \sim AN5 (6 引脚)、 ANO \sim AN7 (8 引脚) 中选择 (注 1)
A/D转换值的读取	读取与所选引脚对应的ADO~AD7寄存器

注1. 与 ANO \sim AN7 相同,能使用 ANO_0 \sim ANO_7、AN2_0 \sim AN2_7。但是,VCC2 < VCC1 时,不能将 ANO_0 \sim ANO_7、AN2_0 \sim AN2_7作为模拟输入引脚使用。



注1. 如果在A/D转换过程中改写ADCON0寄存器内容,转换结果就不定。



- 注1. 如果在A/D转换过程中改写ADCON1寄存器内容,转换结果就不定。
- 注2. 与AN0~AN7相同,能使用AN0_0~AN0_7和AN2_0~AN2_7。必须在ADCON2寄存器的ADGSEL1~ ADGSEL0位进行选择。但是,在VCC2<VCC1时,AN0_0~AN0_7和AN2_0~AN2_7不能作为模拟输入引脚使用。
- 注3. 将VCUT位从"0"(未连接)置成"1"(连接)时,必须在经过至少1µs的时间之后再开始A/D转换。

图 18.7 重复扫描模式 0 中的 ADCONO ~ ADCON1 寄存器

18.1.5 重复扫描模式1

重复扫描模式是以所选引脚为重点,对所有引脚的输入电压重复进行A/D转换的模式。重复扫描模式1的规格如表18.6、重复扫描模式1中的 $ADCONO \sim ADCON1$ 寄存器如图18.8所示。

表18.6 重复扫描模式1的规格

项目	规格
功能	以通过ADCON1 寄存器的 SCAN1 ~ SCANO 位和 ADCON2 寄存器的 ADGSEL1 ~ ADGSEL0 位选择的引脚为重点,对由 ADGSEL1 ~ ADGSEL0 位所选的全部引脚的输入电压重复进行 A/D转换例: 如果选择 ANO → AN2 → ANO → AN3 • • • 的顺序进行 A/D转换
A/D转换开始条件	 ADCONO寄存器的TRG位为 "0"(软件触发)时 将ADCONO寄存器的ADST位置 "1"(开始A/D转换) TRG位为 "1"(通过ADTRG的触发)时 将ADST位置 "1"(A/D转换开始)后,ADTRG引脚的输入从 "H"变为 "L" 电平
A/D转换停止条件	将ADST位置 "0" (A/D转换停止)
中断请求产生时间	不产生中断请求
进行重点A/D转换的 模拟输入引脚	从 ANO $(1$ 引脚)、 ANO \sim AN1 $(2$ 引脚)、 ANO \sim AN2 $(3$ 引脚)、 ANO \sim AN3 $(4$ 引脚) 中选择 $(注1)$
A/D转换值的读取	读取与所选引脚对应的ADO~AD7寄存器

注1. 与 ANO \sim AN7 相同,能使用 ANO_0 \sim ANO_7、AN2_0 \sim AN2_7。但是,VCC2 < VCC1 时,不能将 ANO_0 \sim ANO_7、AN2_0 \sim AN2_7作为模拟输入模式使用。



注1. 如果在A/D转换过程中改写ADCON0寄存器内容,转换结果就不定。



- 注1. 如果在A/D转换过程中改写ADCON1寄存器内容,转换结果就不定。
- 注2. 与AN0~AN7相同,能使用AN0_0~AN0_7和AN2_0~AN2_7。必须在ADCON2寄存器的ADGSEL1~ ADGSEL0位进行选择。但是,在VCC2<VCC1时,ANO 0~ANO 7和AN2 0~AN2 7不能作为模拟输入 引脚使用。
- 注3. 将VCUT位从"0"(未连接)置成"1"(连接)时,必须在经过至少1µs的时间之后再开始A/D转换。

图 18.8 重复扫描模式 1 中的 ADCONO ~ ADCON1 寄存器

18.2 功能

18.2.1 分辨率选择功能

能通过ADCON1寄存器的BITS位选择分辨率。如果将BITS位置"1"(转换精度为10位),A/D转换结果就被保存到ADi寄存器($i=0\sim7$)的 $0\sim9$ 位;如果将BITS位置"0"(转换精度为8位),A/D转换结果就被保存到ADi寄存器的 $0\sim7$ 位。

18.2.2 采样&保持

如果将 ADCON2 寄存器的 SMP 位置 "1" (有采样&保持),就能提高每个引脚的转换速度。分辨率为 8位时为 28个 Φ AD 周期,分辨率为 10位时为 33个 Φ AD 周期。对于全部的运行模式,采样&保持都有效。必须在选择有无采样&保持后开始 A/D 转换。

18.2.3 扩展模拟输入引脚

在单次模式、重复模式中,能将 ANEXO、ANEX1 引脚作为模拟输入引脚使用。必须通过 ADCON1 寄存器的 $OPA1 \sim OPA0$ 位选择 ANEX0 引脚或者 ANEX1 引脚。

ANEXO输入的A/D转换结果保存到ADO寄存器,ANEXI输入的A/D转换结果保存到AD1寄存器。

18.2.4 外部运算放大器连接模式

能通过ANEX0和ANEX1引脚而用1个外部运算放大器放大多个模拟输入信号。

必须将 ADCON1 寄存器的 0PA1 \sim 0PA0 位置 "11b" (外部运算放大器连接模式)。从 ANEX0 引脚输出 ANi ($i=0\sim7$) (注1) 的输入信号。必须将通过外部运算放大器放大的此输出信号输入到 ANEX1 引脚。A/D 转换结果保存到对应的 ADi 寄存器,A/D 转换速度取决于外部运算放大器的响应特性。外部运算放大器的连接例子如图 18.9所示。

注1.与ANi相同,能使用ANO_i、AN2_i。但是,VCC2 < VCC1时,不能将ANO_i、AN2_i作为模拟输入引脚使用。




图 18.9 外部运算放大器的连接例子

18.2.5 降低功耗功能

不使用A/D转换器时,能通过ADCON1寄存器的VCUT位将A/D转换器的梯形电阻和基准电压输入引脚(VREF)断开,电流不从VREF引脚流到梯形电阻,从而降低功耗。

使用A/D转换器时,必须在将VCUT位置"1"(Vref连接)后,将ADCONO寄存器的ADST位置"1"(开始A/D转换)。ADST位和VCUT位不能同时写"1"。

另外,在A/D转换中不能将VCUT位置 "0" (Vref未连接)。

而且,不影响D/A转换器的VREF(无关系)。

18.2.6 A/D转换时的传感器输出阻抗

为了正确进行A/D转换,需要在规定的时间内结束如图18.10中的内部电容器C的充电。假设此规定时间(采样时间)为T、传感器等效电路的输出阻抗为R0、单片机的内部电阻为R、A/D转换器的精度(误差)为X、分辨率为Y(Y在10位模式时为1024;在8位模式时为256)。

$$VC$$
一般为 VC = VIN $\left\{1 - e^{-\frac{1}{C(R0 + R)}t}\right\}$ 在 $t = T$ 时,根据 $VC = VIN - \frac{X}{Y}VIN = VIN \left(1 - \frac{X}{Y}\right)$ $e^{-\frac{1}{C(R0 + R)}T} = \frac{X}{Y}$ $-\frac{1}{C(R0 + R)}T = \ln\frac{X}{Y}$ 因此, $R0 = -\frac{T}{C \bullet \ln\frac{X}{Y}} - R$

模拟输入引脚和外部传感器等效电路的例子如图 18. 10 所示。在VIN与VC的差为 0. 1LSB时,求在时间T内电容器 C的引脚间电压 VC从 0 变为 VIN-(0. 1/1024) VIN的阻抗 RO。(0. 1/1024) VIN表示在 10 位模式的 A/D转换时,将因电容器充电不足而引起的 A/D转换精度下降控制在 0. 1LSB 以下。但是,实际误差是 0. 1LSB 加上绝对精度的值。

f(XIN)=10MHz时,在带采样&保持的A/D转换模式中T=0.3 μs 。可按以下的计算式求出在此时间T内能充分进行电容器C充电的输出阻抗R0:

因为T=0.3μs、R=7.8kΩ、C=1.5pF、X=0.1、Y=1024,

$$R0 = -\frac{0.3 \times 10^{-6}}{1.5 \times 10^{-12} \bullet \ln \frac{0.1}{1024}} - 7.8 \times 10^{3} = 13.9 \times 10^{3}$$

所以,将A/D转换器精度(误差)控制在0.1LSB以下的传感器电路的输出阻抗R0最大为13.9kΩ。




图18.10 模拟输入引脚和外部传感器等效电路的例子

19. D/A转换器

M16C/62P群具有2个独立的8位R-2R方式的D/A转换器。

如果将值写到DAi 寄存器 $(i=0\sim1)$,就进行D/A转换。必须在输出转换结果时将DACON寄存器的DAiE位置"1"(允许输出)。使用D/A转换时,必须将对应的端口方向位置"0"(输入模式)。如果将DAiE位置"1",对应的端口就无上拉。

输出的模拟电压V由设定在DAi寄存器的值n(n为10进制数)决定。

 $V = VREF \times n/256$ (n=0 ~ 255)

其中, VREF: 基准电压

D/A转换器的规格如表19.1、D/A转换器框图如图19.1、D/A转换器的关联寄存器如图19.2、D/A转换器的等效电路如图19.3所示。

表19.1 D/A转换器的规格

项目	性能
D/A转换方式	R-2R方式
分辨率	8位
模拟输出引脚	2个通道(DAO、DA1)





图19.1 D/A转换器框图



注1. 在不使用D/A转换器时,为了减小不必要的电流消耗,请将DAiE位($i=0\sim1$)清 "0" (禁止输出),并且将DAi寄存器置成 "00h",从而使电流不流过电阻R-2R。





注1. 在不使用D/A转换器时,为了减小不必要的电流消耗,请将DAiE位(i=0 \sim 1)清 "0" (禁止输出),并且将DAi寄存器置成 "00h",从而使电流不流过电阻R-2R。

图 19.2 DACON、DAO、DA1 寄存器




图19.3 D/A转换器的等效电路

20. CRC运算

CRC(Cyclic Redundancy Check)运算检测数据块的错误。在生成CRC码时,使用CRC-CCITT(X¹⁶+X¹²+X⁵+1)的生成多项式。

CRC码是对于以8位为单位的任意数据长度的块而生成的16位代码。在给CRCD寄存器设定初始值后,每当给CRCIN寄存器写1个字节的数据时,CRC码就被设定到CRCD寄存器。对于1个字节的数据,CRC码的生成需要2个周期。

CRC框图如图20.1、CRC关联寄存器如图20.2所示、CRC运算的例子如图20.3所示。




图 20.1 CRC 框图




图 20.2 CRCD、CRCIN寄存器

生成"80C4h"的CRC码时的设定步骤和CRC运算

· M16C的CRC运算

CRC码: 以将写在CRCIN寄存器的值按位顺序颠倒后的数为被除数、以生成多项式为除数,进行除法运算的余数 生成多项式: $X^{16}+X^{12}+X^5+1$ (1 0001 0000 0010 0001b)


b0


·设定步骤

(1) 通过程序以字节为单位将 "80c4H"的位顺序颠倒

"80h"
$$\rightarrow$$
 "01h" \ "C4h" \rightarrow "23h"


b15





· 详细的CRC运算

在上述(3)时,将写在CRCIN寄存器的值 "01h(00000001b)" 按位顺序颠倒后变为 "10000000b"。 将此值追加16位后的 "1000 0000 0000 0000 0000 0000b"和CRCD寄存器的初始值 "0000 0000 0000 0000b" 追加8位后的 "0000 0000 0000 0000 0000 "进行加法运算,然后对其结果的值进行模2除法运算。



可从CRCD寄存器读取将余数"1001 0001 1000 1000b(9188h)" 按位顺序颠倒后的 "0001 0001 1000 1001b(1189h)"。

在上述(4)时,将写在CRCIN寄存器的值"23h(00100011b)"按位顺序颠倒后变为"11000100b"。 将值追加16位后的"1100 0100 0000 0000 0000 0000b"和保留在CRCD寄存器中的(3)的余数"1001 0001 1000 1000b"追加8位后的"1001 0001 1000 1000 0000 0000b"进行加法运算,然后对其结果的值进行模2除法运算。 可从CRCD寄存器读取将余数按位顺序颠倒后的"0000 1010 0100 0001b(0A41h)"

图 20.3 CRC运算的例子

21. 可编程 I/0端口

注意

对于M16C/62P(80引脚版)和M16C/62PT(80引脚版)的P1、 $P4_4 \sim P7_5$ 、 $P9_1$ 没有连接到外部。必须通过程序将这些端口的方向位置"1"、输出数据置"0"("L"电平)。

另外,没有P11_0~P11_7、P12_0~P12_7、P13_0~P13_7、P14_0、P14_1引脚,也没有P11~P13、PC14、PUR13寄存器。

可编程 I/0端口(以下称为 I/0端口)在128引脚版中有113个、100引脚版中有87个、80引脚版中有70个。能通过方向寄存器逐个设定各端口的输入/输出。另外,能以4个为单位选择是否上拉。P8_5为输入专用并且无上拉电阻。因为端口P8_5和NMI复用引脚,所以能从P8寄存器的P8_5位读取NMI输入电平。

各封装的可编程 I/0端口的个数如表 21.1 所示、I/0端口的结构如图 21.1 \sim 图 21.5、引脚的结构如图 21.6 所示。

各引脚作为I/0端口、外围功能的输入/输出或者总线控制引脚使用。

外围功能的设定方法请参照各功能的说明。在用作外围功能的输入引脚或者 D/A 转换器的输出引脚时,必须将对应的引脚的方向位置 "0"(输入模式);用作 D/A 转换器以外的外围功能的输出引脚时,与方向位无关,为外围功能的输出引脚。

在用作总线控制引脚时,请参照"8.2 总线控制"。

P0~P5、P12、P13能输入/输出VCC2电平,P6~P11、P14能输入/输出VCC1电平。

表 21.1	各封装的可	「编程」	/0端口的	个数
7C Z I . I		1 2001 1 2 1	/ V AIII II II I	1 32

	128引脚版	100引脚版	80引脚版(注1)
可编程 I/0端口	P0_0~P0_7、	P0_0~P0_7、	P0_0~P0_7、
	P1_0~P1_7、	P1_0~P1_7、	$P2_0\sim P2_7$
	P2_0~P2_7、	P2_0~P2_7、	P3_0~P3_7、
	P3_0∼P3_7、	P3_0~P3_7、	P4_0~P4_3、
	P4_0~P4_7、	P4_0~P4_7、	P5_0~P5_7、
	P5_0~P5_7、	P5_0~P5_7、	P6_0∼P6−7、
	P6_0∼P6_7、	P6_0∼P6_7、	P7_0、P7_1、P7_6、P7_7、
	P7_0∼P7_7、	P7_0∼P7_7、	P8_0~P8_4、P8_6、P8_7
	P8_0~P8_4、P8_6、P8_7	P8_0~P8_4、P8_6、P8_7	(P8_5为输入端口)、
	(P8_5为输入端口)、	(P8_5为输入端口)、	P9_0、P9_2~P9_7、
	P9_0∼P9_7、	P9_0~P9_7、	P10_0~P10_7
	P10_0~P10_7、	P10_0 ~ P10_7	
	P11_0~P11_7、		
	P12_0~P12_7、		
	P13_0~P13_7、		
	P14_0、P14_1		
共计	113个	87个	70个

注1. P1、P4_4~P4_7、P7_2~P7_5、P9_1没有连接到外部。

21.1 Pi 口方向寄存器 (PDi 寄存器 i=0 ~13)

PDi 寄存器如图21.7所示。

它是选择将I/0端口用作输入还是用作输出的寄存器。此寄存器的每1位对应每1个端口。

____在存储器扩展模式或者微处理器模式中,不能更改总线控制引脚(A0~A19、D0~D15、CS0~CS3、RD、WRL/WR、WRH/BHE、ALE、RDY、HOLD、HLDA、BCLK)的 PDi 寄存器。

另外,没有对应P8 5的方向寄存器的位。

21.2 Pi 口寄存器 (Pi 寄存器 i=0~13)

Pi 寄存器如图21.8所示。

通过对Pi 寄存器的读写,进行与外部的数据输入/输出。Pi 寄存器由保持输出数据的端口锁存器和读引脚状态的电路构成。如果读取设定为输入模式的端口的Pi 寄存器,就能读取引脚的输入电平;如果写数据,就将数据写到端口锁存器。

如果读取设定为输出模式的端口的Pi 寄存器,就能读取端口锁存器;如果写数据,就将数据写到端口锁存器。写在端口锁存器的值从引脚输出。Pi 寄存器的每1位对应每1个端口。

____在存储器扩展模式或者微处理器模式中,不能更改总线控制引脚(A0~A19、D0~D15、CS0~CS3、RD、WRL/WR、WRH/BHE、ALE、RDY、HOLD、HLDA、BCLK)的 PDi寄存器。

21.3 上拉控制寄存器0~上拉控制寄存器3(PUR0~PUR3寄存器)

PUR0~PUR3寄存器如图21.9~图21.11所示。

能通过PUR0~PUR3寄存器的各位,以4个端口为单位选择是否上拉。在将方向位设定为输入模式时,选择上拉的端口连接上拉电阻。使用端口P11~P14时,必须将PUR3寄存器的PU37位置"1"。

在存储器扩展模式和微处理器模式中, $P0\sim P3$ 、 $P4_0\sim P4_3$ 、P5的上拉控制寄存器无效。能更改寄存器的内容,但是不连接上拉电阻。

21.4 端口控制寄存器(PCR寄存器)

PCR寄存器如图21.12所示。

如果在将PCR寄存器的PCRO位置"1"后读取P1寄存器,就与PD1寄存器的设定无关,读取对应的端口锁存器。




图 21.1 1/0端口的结构(1)




图 21. 2 1/0端口的结构(2)




图 21.3 I/0端口的结构(3)




图21.4 I/0端口的结构(4)




图21.5 1/0端口的结构(5)




图21.6 端口的结构




- 注1. 必须在将PRCR寄存器的PRC2位置"1"(允许写)后的下一条指令写PD9寄存器。
- 注2. 在存储器扩展模式或者微处理器模式中,不可更改总线控制管脚(A0 \sim A19、D0 \sim D15、CS0 \sim CS3、 RD、WRL / WR、WRH / BHE、ALE、RDY、HOLD、HLDA、BCLK)的PD寄存器
- 注3. 在使用端口P11~P14时,必须将PUR3寄存器的PU37位置"1"(可使用)。

端口P8方向寄存器



图 21.7 PDO~PD13 寄存器



- 注1. 由于P7_0、P7_1为N沟道漏极开路端口,因此为高阻抗。
- 注2. 在存储器扩展模式或者微处理器模式中,不可更改总线控制引脚(A0~A19、D0~D15、CS0~CS3、RD、WRL / WR、WRH / BHE、ALE、RDY、HOLD、HLDA、BCLK)的PI寄存器。
- 注3. 在使用端口P11~P14时,必须将PUR3寄存器的PU37位置"1"(可使用)。如果清"0"(不可使用),P11~P14寄存器就变为"0"。

端口P8寄存器




图 21.8 P0~P13 寄存器




图 21.9 PC14、PUR3 寄存器



- 注1. 在存储器扩展模式或者微处理器模式中,能更改寄存器的内容,但是不被上拉。
- 注2. 此位为"1"(有上拉)且方向位为"0"(输入模式)的引脚被上拉。

上拉控制寄存器1



- 注1. P7 0、P7 1引脚无上拉。
- 注2. 在存储器扩展模式或者微处理器模式中,能更改此位的内容,但是不被上拉。
- 注3. 此位为"1"(有上拉)且方向位为"0"(输入模式)的引脚被上拉。
- 注4. 如果在单芯片模式中通过程序将PM01~PM00位置为"01b"(存储器扩展模式)或者为"11b"(微处理器模式), PU11位就变为"1"。
- 注5. 在硬件复位1或者低电压检测复位(硬件复位2)时变为如下的值:
 - 在CNVSS引脚为 "L" 电平时,为 "00000000b"
 - 在CNVSS引脚为"H"电平时,为"00000010b"

在软件复位、看门狗定时器复位或者振荡停止检测复位时为如下所示:

- 在PMO寄存器的PM01~PM00位为"00b"(单芯片模式)时,为"00000000b"
- 在PMO寄存器的PMO1~PMO0位为 "01b" (存储器扩展模式)或者为 "11b" (微处理器模式)时, 为"0000010b"

图 21.10 PUR 0、PUR 1 寄存器



图 21.11 PUR2 寄存器



图 21.12 PCR 寄存器

主 21 2	单芯片模式中的未使用引脚的外理例子
70 / I /	里水片怪孔中的不识用分脚的外性物干

引脚名	处理内容
端口P0~P7、P8_0~P8_4、	设定为输入模式,每个引脚经过电阻连接到VSS(下拉);或者设定为输
P8_6~P8_7、P9~P14	出模式,引脚开路(注1、注2、注3、注5)
XOUT(注4)	开路
NMI (P8_5)	经过电阻连接到VCC1(上拉)
AVCC	连接到VCC1
AVSS、 VREF、 BYTE	连接到VSS

- 注1. 在设定为输出模式且引脚开路时,由于在复位后、通过程序将端口切换为输出模式之前,端口为输入 模式,所以在此期间引脚的电压值不定,从而可能导致电源电流增加。 另外,考虑到由于噪声或者噪声引起的失控等而导致方向寄存器的内容变化的情况,如果通过软件定 期地重新设定方向寄存器内容,就能提高程序的可靠性。
- 注2. 尽量用较短的布线(2cm以内)处理单片机的未使用引脚。
- 注3. 在将端口P7_0、P7_1设定为输出模式时,必须输出 "L"电平。 端口P7 0、P7 1为N沟道漏极开路输出。
- 注4. 在将外部时钟输入到XIN引脚时。
- 注5. 对于80引脚版或100引脚版中没有引出引脚的端口,必须进行如下处理: 80引脚版
 - 必须将端口P1_0~P1_7、P4_4~P4_7、P7_2~P7_5、P9_1的方向位置 "1"(输出模式)、并输出数 据 "0" ("L"电平)。
 - 没有端口P11 ~ P14。

100引脚版

- PU37位在复位后为 "0" (不使用P11~P14)。 不能给PU37位写 "1"。在读PU37位时其值不定。
- •可将P11~P14的方向位置 "0"或 "1"。

RCJ09B0011-0100

表21.3 存储器扩展模式和微处理器模式中的未使用引脚的处理例子

引脚名	处理内容
端口P0~P7、P8_0~P8_4、 P8_6~P8_7、P9~P14	设定为输入模式,每个引脚经过电阻连接到VSS(下拉);或者设定为输出模式,引脚开路(注1、注2、注3、注5)
P4_5/ CS1 ~ P4_7/ CS3	将对应 PD4 寄存器的 $\overline{\text{CSi}}$ (i=1 \sim 3) 的方向位置 "0" (输入模式)、CSR 寄存器的 $\overline{\text{CSi}}$ 位置 "0" (片选禁止),经过电阻连接到 $\overline{\text{VCC}}$ (上拉)
BHE、ALE、HLDA、XOUT(注5)、 BCLK(注6)	开路
HOLD RDY	经过电阻连接到VCC2(上拉)
NMI (P8_5)	经过电阻连接到VCC1(上拉)
AVCC	连接到VCC1
AVSS、 VREF	连接到VSS

- 注1. 在设定为输出模式且引脚开路时,由于在复位后、通过程序将端口切换为输出模式之前,端口为输入模式,所以在此期间引脚的电压值不定,从而可能导致电源电流增加。 另外,考虑到由于噪声或者噪声引起的失控等而导致方向寄存器的内容变化的情况,如果通过软件定期地重新设定方向寄存器的内容,就能提高程序的可靠性。
- 注2. 尽量用较短的布线(2cm以内)处理单片机的未使用引脚。
- 注3. 在将VSS电平外加到CNVSS引脚时,因为在复位以后、通过程序将端口转换为输出模式以前,端口为输入模式,所以在此期间引脚的电压值不定,从而可能导致电源电流增加。
- 注4. 在将端口P7_0、P7_1设定为输出模式时,必须输出"L"电平。端口P7_0、P7_1为N沟道漏极开路输出。
- 注5. 在将外部时钟输入到XIN引脚时。
- 注 6. 如果将 PMO 寄存器的 PMO7 位置 "1" (不输出 BCLK),必须经过电阻连接到 VCC2 (上拉)。
- 注7. 对于100引脚版中没有引脚的端口,必须进行如下处理:
 - PU37位在复位后为 "0" (不使用P11 \sim P14)。 不能给PU37位写 "1"。在读PU37位时其值不定。
 - •可将P11~P14的方向位置 "0"或 "1"。




图21.13 未使用引脚的处理例子

22. 闪存版

闪存版除了内置闪存以外,具有和掩模型ROM版相同的功能。

对于闪存版,能通过CPU改写模式、标准串行输入/输出模式和并行输入/输出模式的3种改写模式进行闪 存的操作。

闪存版的性能概要如表22.1所示(表22.1所示以外的项目请参照"表1.1~表1.3 性能概要")。

表22.1 闪存版的性能概要

项目		性能
闪存改写模式		3模式(CPU改写、标准串行输入/输出、并行输入/输出)
擦除块分配	用户ROM区	请参照 "图22.1 闪存框图"。
	引导ROM区	1个分配 (4K字节) (注1)
编程方式		字单位、字节单位(注2)
擦除方式		全部擦除、块擦除
编程、擦除控制方	式	通过软件命令的编程、擦除控制
保护方式		通过锁住位的块单位保护
命令数		8个命令
编程、擦除次数		100次、1,000次/10,000次(注3、4)
数据保持	_	10年
ROM码保护		对应并行输入/输出模式、标准串行输入/输出模式

- 在出货时,引导ROM区存有标准串行输入/输出模式的改写控制程序。只能在并行输入/输出模式改写此区域。
- 只能在并行输入/输出模式中以字节为单位进行编程。
- 注3. 块1、块A为10,000次,此外的块为1,000次。
- 注4. 编程、擦除次数的定义

编程、擦除次数是各块的擦除次数。

例如,如果在对4K字节的块A进行了2,048次的1个字的写操作后擦除,编程、擦除次数就被计为1次。

编程、擦除次数为100次时,能按块进行100次的擦除;为10,000次时,块1和块A能进行10,000次的擦除,此外的块能进行 1,000次的擦除。

表22.2 闪存改写模式的概要

闪存改写模式	CPU改写模式(注1)	标准串行输入/输出模式	并行输入/输出模式
功能概要	能通过CPU执行软件命令改写用户ROM区 EWO模式: 能改写闪存以外的区域(注2) EW1模式: 能改写闪存	能使用专用串行编程器改写用户 ROM区 标准串行输入/输出模式1: 时钟同步串行I/0 标准串行输入/输出模式2: 异步串行I/0	能使用专用并行编程器改写引导 ROM区和用户ROM区
能改写的区域	用户ROM区	用户ROM区	用户ROM区 引导ROM区
运行模式	单芯片模式 存储器扩展模式(EWO模式) 引导模式(EWO模式)	引导模式	并行输入/输出模式
ROM编程器	_	串行编程器	并行编程器

注1. 在FMRO寄存器的FMRO1位为 "1"(CPU改写模式有效)期间,PM13位为 "1"。如果将FMRO1位置 "0"(CPU改写模式无效), PM13位恢复为原来的值。但是,如果在CPU改写模式中更改PM13位,就在将FMR01位置"0"后,反映更改值。

在CPU改写模式中,PM1寄存器的PM10位和PM13位为"1"。执行改写控制程序的区域为内部RAM,或者在PM13位为"1"时在 能使用的外部区执行。另外,在PM13位为 "0"并且使用4M字节模式时,不能使用扩展区域的存取空间(40000h~BFFFFh)。

RCJ09B0011-0100

22.1 存储器配置

闪存版的ROM分为用户ROM区和引导ROM区。闪存框图如图22.1所示。用户ROM区除了保存单芯片模式或者存储器扩展模式时的单片机运行程序的区域以外,还有4K字节的块A。

用户ROM区被分为几个块,能按块禁止(锁住)编程和擦除。能通过CPU改写模式、标准串行输入/输出模式或者并行输入/输出模式改写用户ROM区。如果将PM1寄存器的PM10位置"1"(块A有效,CS2区为10000h~26FFFh),就能使用块A。

引导ROM区分配在与用户ROM区重叠的地址,只能在并行输入/输出模式进行改写。另外,如果CNVSS引脚和P5_0引脚为"H"电平、P5_5引脚为"L"电平时进行硬件复位,复位后执行引导ROM区的程序;如果CNVSS引脚为"L"电平时进行硬件复位,复位后执行用户ROM区的程序,而不能读取引导ROM区。




图 22.1 闪存框图

22.1.1 引导模式

如果P5_5引脚为 "L" 电平、CNVSS引脚为 "H" 电平、P5_0引脚为 "H" 电平时进行硬件复位,就进入引导模式,执行引导ROM区的程序。

在引导模式时,引导ROM区和用户ROM区能通过FMRO寄存器的FMRO5位进行切换。

在出货时,引导ROM区存有标准串行输入/输出模式的改写控制程序。

另外,引导ROM区能在并行输入/输出模式进行改写。如果将使用EWO模式的任何改写控制程序写入引导ROM区,就能按系统进行改写。

22.2 闪存改写禁止功能

为了禁止读出或改写闪存,并行输入/输出模式有ROM码保护功能,标准串行输入/输出模式有ID码检查功能。

22.2.1 ROM码保护功能

ROM码保护是在使用并行输入/输出模式时禁止读出或者改写闪存的功能。ROMCP寄存器如图22.2所示。ROMCP寄存器存在于用户ROM区。

在将ROMCP1位设定为"11b"以外的值时,ROM码保护有效。此时,必须将5 \sim 0位设定为"111111b"。在解除 ROM码保护时,必须在标准串行输入/输出模式或者 CPU 改写模式擦除包含 ROMCP1 寄存器的块。

22.2.2 ID码检查功能

在标准串行输入/输出模式使用此功能。判断从编程器送来的ID码是否和写在闪存中的ID码一致。如果ID码不一致,就不接受从编程器送来的命令。但是,如果复位向量的4个字节为"FFFFFFFh",就不进行ID码的判断而接受所有的命令。

闪存的 ID 码是从第1个字节开始分别分配在 0FFFDFh、0FFFE3h、0FFFEBh、0FFFEFh、0FFFF3h、0FFFF7h、0FFFFBh地址中的7个字节的数据。必须将给这些地址设定 ID 码的程序写入闪存。



- 注2. 在将ROMCP1位设定为"11b"以外的值时,必须将5位~0位设定为"111111b"。 如果将5~0位设定为"111111b"以外的值,即使将ROMCP1设定为"11b"以外的值,ROM码保护也可能无法 变为有效。
- 注3. 在解除ROM码保护时,必须在标准串行输入/输出模式或者CPU改写模式擦除包含ROMCP地址的块。
- 注4. 如果擦除包含ROMCP地址的块,ROMCP地址就变为"FFh"。
- 注5. 在ROMCP地址的值为"00h"或者"FFh"时,ROM码保护功能为保护无效。

图 22. 2 ROMCP 寄存器




图 22.3 ID码的保存地址

22.3 CPU改写模式

在CPU改写模式,能通过CPU执行软件命令改写用户ROM区。因此,能在不使用ROM编程器等而将单片机安装在电路板的状态下,改写用户ROM区。

在 CPU 改写模式,只能改写如图 22.1 所示的用户 ROM 区,而不能改写引导 ROM 区。编程、只能对用户 ROM 区的各块区域执行编程和块擦除的命令。

CPU改写模式有擦除编程0模式(EW0模式)和擦除编程1模式(EW1模式)。EW0模式和EW1模式的不同点如表22.3所示。

表22.3 EWO模式和EW1模式的不同点

项目	EWO 模式	EW1 模式
运行模式	・単芯片模式・存储器扩展模式・引导模式	单芯片模式
能存放改写控制程序的 区域	・用户ROM区 ・引导ROM区	用户ROM区
能执行改写控制程序的 区域	必须在传送到闪存以外(RAM等)的区域后执行(注2)	可在用户ROM 区执行
能改写的区域	用户ROM区	用户ROM区 但是,存有改写控制程序的块除外
软件命令的限制	无	·编程、块擦除命令 对于存有改写控制程序的块,禁止执行 ·擦除全部非锁住块命令 在存有改写控制程序的块的锁住位为 "1"(非锁 住)或者FMRO寄存器的FMRO2位为 "1"(锁住位无 效)时,禁止执行 ·读状态寄存器命令 禁止执行
编程、擦除后的模式	读状态寄存器模式	读阵列模式
自动写、自动擦除时的 CPU状态	运行	保持状态(I/0端口保持命令执行前的状态 (注1))
闪存的状态检测	•通过程序读取FMRO寄存器的FMROO、FMRO6、FMRO7位 •执行读状态寄存器命令,读取状态寄存器的SR7、SR5、SR4位	通过编程读取FMRO寄存器的FMROO、FMRO6、FMRO7位

注1. 不能发生中断(NMI除外)、DMA传送。

注2. 在CPU改写模式中,PM1寄存器的PM10位和PM13位为 "1"。执行改写控制程序的区域为内部RAM,或者在PM13位 为 "1"时在能使用的外部区域执行。另外,在PM13位为 "0"并且使用4M字节模式时,不能使用扩展区域的存取空间 (40000h~BFFFFh)。

22.3.1 EWO模式

如果将 FMR0 寄存器的 FMR01 位置 "1" (CPU 改写模式有效),就进入 CPU 改写模式,能接受软件命令。此时,如果 FMR1 寄存器的 FMR11 位为 "0",就为 EW0 模式。在将 FMR01 位置 "1"时,必须在写 "0"后继续写 "1"。

通过软件命令进行编程和擦除运行的控制。能通过FMR0寄存器或者状态寄存器,确认编程或者擦除结束时的状态等。

22.3.2 EW1 模式

在将FMR01位置 "1" (在写 "0" 后继续写 "1")后,如果将FMR11位置 "1" (在写 "0" 后继续写 "1"),就进入EW1模式。


能通过FMRO寄存器确认编程或者擦除结束时的状态等。不能在EW1模式读取状态寄存器。如果执行编程或者擦除的命令,就在命令执行结束前CPU停止运行。

22.3.3 闪存控制寄存器(FIDR、FMR0、FMR1寄存器)

FIDR寄存器如图22.4、FMR0寄存器如图22.5、FMR1寄存器如图22.6所示。



图 22.4 FIDR 寄存器



- 注1. 在置"1"时,必须在FMR01位为"1"的状态下,对此位写"0"后继续写"1"。在写"0"后且在写"1"前,不能发生 中断和DMA传送。
 - 必须在NMI引脚为"H"的状态下写此位。另外,在EWO模式时,必须用闪存以外的区域的程序写此位。 必须在设定为读阵列模式后将此位置"0"。
- 注2. 在置"1"时,必须在FMR01位为"1"的状态下,对此位写"0"后继续写"1"。在写"0"后且在写"1"前,不能发生 中断和DMA传送。
- 注3. 必须用闪存以外的区域的程序写此位。
- 注4. 如果执行清除状态命令,就变为"0"。
- 注5. 在FMR01位为"1"(CPU改写模式)时有効。在FMR01位为"0"时,如果给FMSTP位写"1",FMSTP位变为"1", 但是闪存不变为低功耗状态,也不进行初始化。
- 注6. 包含用锁住位编程、读锁住位状态命令的写和读。

图 22.5 FMRO 寄存器




图 22.6 FMR1 寄存器

22.3.3.1 FMR00位

它是表示闪存运行状况的位。在编程、块擦除、擦除全部非锁住块、锁住位编程、读锁住位状态命令执行中为"0",否则为"1"。

22.3.3.2 FMR01 位

如果将FMR01位置"1"(CPU改写模式),就变为能接受命令的状态。另外,还必须在引导模式时将FMR05位置"1"(用户ROM区存取)。

22.3.3.3 FMR02位

如果将FMR02位置"1"(锁住位无效),就能使锁住位无效(请参照"22.3.6 数据保护功能");如果置"0",锁住位就变为有效。

FMR02位只能将锁住位的功能置为无效,锁住位数据不变化。但是,在将FMR02位置"1"的状态下执行擦除时,为"0"(锁住状态)的锁住位数据在擦除结束后变为"1"(非锁住状态)。

22.3.3.4 FMSTP位

它是用于对闪存的控制电路进行初始化和降低闪存功耗的位。如果将 FMSTP 位置 "1",就不能存取快速擦写存储器。因此,必须通过闪存以外的区域的程序写 FMSTP 位。

在以下情况,必须将FMSTP位置"1"。

- 在EWO模式的擦除或者写过程中,如果闪存的存取发生异常(FMROO位不能恢复到"1"(就绪))
- 在设定成低功耗模式或者内部振荡器低功耗模式(主时钟停止)时

低功耗模式或者内部振荡器低功耗模式前后的处理如图22.9所示,必须根据该流程图操作。

另外,由于内置的闪存的电源在转移到停止模式或者等待模式时自动切断,返回时自动连接,因此不需要设定FMRO寄存器。

22.3.3.5 FMR05位

它是在引导模式时切换引导ROM区和用户ROM区的位。在存取(读)引导ROM区时必须置 "0";在存取用户ROM区(读、写、擦除)时必须置 "1"(存取用户ROM)。

22.3.3.6 FMR06位

它是表示自动写状况的只读位。在发生编程错误时为"1",否则为"0"。详细内容请参照"22.3.8全状态检查"。

22.3.3.7 FMR07位

它是表示自动擦除状况的只读位。在发生擦除错误时为"1",否则为"0"。详细内容请参照"22.3.8 全状态检查"。

EWO模式的设定和解除方法如图22.7、EW1模式的设定和解除方法如图22.8所示。

22.3.3.8 FMR11位

在FMR11位为 "0" (EWO模式)时,为EWO模式。 在FMR11位为 "1" (EW1模式)时,为EW1模式。

22.3.3.9 FMR16位

它是表示读锁住位状态执行结果的只读位。 块为锁住状态时为"0";为非锁住状态时为"1"。






图 22.7 EWO 模式的设定和解除方法



EW1 模式的设定和解除方法 图 22.8



低功耗模式、内部振荡器低功耗模式前后的处理 图 22.9

22.3.4 CPU改写模式的注意事项

22.3.4.1 运行速度

在进入CPU改写模式(EW0、EW1模式)前,必须通过CM0寄存器的CM06位和CM1寄存器的 $CM17 \sim CM6$ 位将CPU时钟设定在10MHz以下。另外,必须将PM1寄存器的PM17位置 "1"(有等待)。

22.3.4.2 禁止使用的指令

在EWO模式中,由于以下指令参照闪存内的数据,所以不能使用: UND指令、INTO指令、JMPS指令、JSRS指令、BRK指令

22.3.4.3 中断(EWO模式)

- •可使用可变向量表中的被移至RAM区的向量的中断。
- 因为在中断发生时强制初始化FMR0寄存器和FMR1,所以能使用NMI中断、看门狗定时器中断。必须给固定向量表设定各中断程序的转移地址。在发生 NMI 中断、看门狗定时器中断时,结束改写运行。必须在中断程序结束后重新执行改写程序。
- 由于地址匹配中断参照闪存内的数据, 所以不能使用。

22.3.4.4 中断(EW1模式)

- 在自动写或者自动擦除期间,不能接受具有可变向量表中的向量的中断或者地址匹配中断。
- 不能使用看门狗定时器中断。
- 因为在中断发生时强制初始化FMRO寄存器和FMR1,所以能使用 MI 中断。必须给固定向量表设定各中断程序的转移地址。在发生 NMI 中断时,结束改写运行。必须在中断程序结束后重新执行改写程序。

22.3.4.5 存取方法

在将FMR01位、FMR02位和FMR11位置"1"时,必须在给对象位写"0"后继续写"1"。在写"0"后并且在写"1"前,不能发生中断和DMA传送。另外,必须在NMI引脚为"H"电平的状态下进行。

22.3.4.6 用户ROM区的改写(EWO模式)

在对保存改写控制程序的块进行改写过程中,如果电源电压降低,改写控制程序就不能被正常改写,此后有可能发生闪存不能改写的情况。此时,必须使用标准串行输入/输出模式或者并行输入/输出模式。

22.3.4.7 用户ROM区的改写(EW1模式)

不能改写保存改写控制程序的块。

22.3.4.8 DMA传送

在EW1模式并且FMR0寄存器的FMR00位为 "0"(自动写、自动擦除期间)时不能进行DMA传送。

22.3.4.9 命令、数据的写

必须给偶数地址写命令码和数据。

22.3.4.10 等待模式

在转移到等待模式时,必须在将FMR01位置"0"(CPU改写模式无效)后执行WAIT指令。

22.3.4.11 停止模式

在转移到停止模式时,必须在将FMR01位置"0"(CPU改写模式无效)、禁止DMA传送后执行将CM10位置"1"(停止模式)的指令。

22.3.4.12 低功耗模式、内部振荡器低功耗模式

在CM05位为"1"(主时钟停止)时不能执行以下命令:

- 编程
- 块擦除
- 擦除全部非锁住块
- 锁住位编程
- 读锁住位状态

22.3.5 软件命令

以下说明软件命令。以16位为单位对用户ROM区内的偶数地址进行命令和数据的读写操作。写命令码时,忽视高8位 (D $15\sim$ D8)。

表22.4 软件命令一览表

		第1总线周期			第2总线周期		
软件命令	模式	地址	数据 (D15~D0)	模式	地址	数据 (D15~D0)	
读阵列	写	X	xxFFh				
读状态寄存器	写	X	xx70h	读	X	SRD	
清除状态寄存器	写	X	xx50h				
编程	写	WA	xx 40 h	写	WA	WD	
块擦除	写	X	xx20h	写	BA	xxD0h	
擦除全部非锁住块(注1)	写	X	xxA7h	写	X	xxD0h	
锁住位编程	写	ВА	xx77h	写	BA	xxD0h	
读锁住位状态	写	X	xx71h	写	BA	xxD0h	

注1. 能用擦除全部非锁住块命令擦除的块为块0~块12,不能擦除块A。在擦除块A时,必须使用块擦除命令。

SRD: 状态寄存器数据 (D7 \sim D0)

WA: 写地址 (第1总线周期地址必须为相同于第2总线周期地址的偶数地址)

WD: 写数据(16位)

BA: 块的最高位地址(但是为偶数地址)

x:用户ROM区内的任意偶数地址

xx: 命令码的高8位(被忽视)

22.3.5.1 读阵列

是读闪存的命令。

如果在第1总线周期写"xxFFh",就进入读阵列模式。如果下一个总线周期以后输入读地址,就能以16位为单位读取指定地址的内容。

读阵列模式被保持到写其它命令为止,所以能读取多个地址的内容。

22.3.5.2 读状态寄存器

是读状态寄存器的命令。

如果在第1总线周期写 "xx70h",就能在第2总线周期读取状态寄存器(请参照 "22.3.7 状态寄存器")。必须读取用户ROM区内的偶数地址。

不能在EW1模式执行此命令。

22.3.5.3 清除状态寄存器

是清除状态寄存器的命令。

如果在第1总线周期写 "xx50h",FMR0寄存器的FMR07~FMR06位和状态寄存器的SR5~SR4位就变为 "00b"。

22.3.5.4 编程

是以1字(2个字节)为单位对闪存写数据的命令。

如果在第1总线周期写 "xx40h",并且在第2总线周期给写地址写数据,就开始自动写(数据的编程和验证)。第1总线周期的地址值必须与在第2总线周期指定的偶数写地址相同。

能通过FMR0寄存器的FMR00位确认自动写结束。FMR00位在自动写期间为 "0"(忙),在结束后变为 "1"(就绪)。

在自动写结束后,能通过FMR0寄存器的FMR06位得到自动写的结果(参照"22.3.8 全状态检查")。 不能对已编程的地址进行追加写。编程流程如图22.10所示。

另外,能通过各块的锁住位禁止编程(请参照 "22.3.6 数据保护功能")。

在EW1模式,不能对已装入改写控制程序的地址执行此命令。

在EWO模式,开始自动写的同时变为读状态寄存器模式,能读取状态寄存器。状态寄存器的SR7位在开始自动写的同时变为"0",在结束自动写的同时恢复为"1"。此时的读状态寄存器模式被继续保持到下次写读阵列命令为止。另外,在自动写结束后,能通过读取状态寄存器得到自动写的结果。




图 22.10 编程流程

22.3.5.5 块擦除

如果在第1总线周期写"xx20h",并且在第2总线周期给块的最高位地址(偶数地址)写"xxD0h",就开始自动擦除(擦除和擦除验证)指定的块。

能通过FMRO寄存器的FMROO位确认自动擦除的结束。

FMR00位在自动擦除期间为 "0"(忙),在自动擦除结束后变为 "1"(就绪)。

在自动擦除结束后,能通过FMR0寄存器的FMR07位得到自动擦除的结果(参照 "22.3.8 全状态检查")。

块擦除流程如图22.11所示。

另外, 能通过各块的锁住位禁止擦除(请参照 "22.3.6 数据保护功能")。

在EW1模式,不能对已装入改写控制程序的地址执行此命令。

在EWO模式,开始自动擦除的同时变为读状态寄存器模式,能读取状态寄存器。状态寄存器的SR7位在开始自动擦除的同时变为"0",在结束自动擦除的同时恢复为"1"。此时的读状态寄存器模式被继续保持到下次写读阵列命令或者读锁住位状态命令为止。另外,在发生擦除错误后,必须至少执行3次清除状态寄存器命令→块擦除命令,直至不发生擦除错误。




图 22.11 块擦除流程

22.3.5.6 擦除全部非锁住块

如果在第1总线周期写"xxA7h",并且在第2总线周期写"xxD0h",就对除块A以外的全部块连续进行块擦除。

能通过FMR0寄存器的FMR00位确认自动擦除的结束,能通过FMR0寄存器的FMR07位确认自动擦除的结果。

另外,能通过各块的锁住位禁止擦除(请参照"22.3.6 数据保护功能")。

在EW1模式,在已装入改写控制程序的块的锁住位为"1"(非锁住)时或者在FMR0寄存器的FMR02位为"1"(锁住位无效)时,不能执行此命令。

在 EWO 模式,开始自动擦除的同时变为读状态寄存器模式,能读取状态寄存器。状态寄存器的 SR7 位在开始自动擦除的同时变为 "0"(忙),在结束自动擦除的同时恢复为 "1"(就绪)。此时的读状态寄存器模式被继续保持到下次写读阵列命令或者读锁住位状态命令为止。

另外,能用本命令擦除的块为块0~块12,不能擦除块A。在擦除块A时,必须使用块擦除命令。

22.3.5.7 锁住位编程

是将任意块的锁住位置"0"(锁住状态)的命令。

如果在第1总线周期写"xx77h",并且在第2总线周期给块的最高位地址(偶数地址)写"xxD0h",就能给指定块的锁住位写"0"。第1总线周期的地址值必须与在第2总线周期指定的块的最高位地址相同。

锁住位编程流程如图22.12所示。能用读锁住位状态命令读取锁住位的状态(锁住位数据)。 能通过FMR0寄存器的FMR00位确认写结束。

另外,有关锁住位的功能、将锁住位置"1"(非锁住状态)的方法,请参照"22.3.6 数据保护功能"。




图 22.12 锁住位编程流程

22.3.5.8 读锁住位状态

是读任意块的锁住位状态的命令。

如果在第1总线周期写"xx71h",并且在第2总线周期给块的最高位地址(偶数地址)写"xxD0h", 就将块的锁住位状态保存到FMR1寄存器的FMR16位。必须在FMR0寄存器FMR00位为"1"(就绪)后读取 FMR16位。

读锁住位状态流程如图22.13所示。




图 22.13 读锁住位状态流程

22.3.6 数据保护功能

闪存的各块具有非易失性的锁住位,锁住位在FMR02位为"0"(锁住位有效)时有效。能通过锁住位禁止各块的编程和擦除(锁住),因此能防止数据的误写和误擦除。根据锁住位表示的块状态如下:

- 锁住位数据为 "0"时:锁住状态(此块不能编程和擦除)
- 锁住位数据为 "1"时: 非锁住状态(此块能编程和擦除)

如果执行锁住位编程命令,锁住位数据就变为"0"(锁住状态);如果擦除块,锁住位数据就变为"1"(非锁住状态)。不能用命令将锁住位数据置"1"。

能通过读锁住位状态命令读取锁住位数据。

如果将FMR02位置"1",锁住位的功能就无效,全部块为非锁住状态(各锁住位数据不变);如果将FMR02位置"0",锁住位的功能就有效(保持锁住位数据)。

如果在FMR02位为"1"的状态下执行块擦除命令或者擦除全部非锁住块命令,就与锁住位无关,擦除对象块或者全部块。在擦除结束后,各块的锁住位为"1"。

各命令的详细内容请参照 "22.3.5 软件命令"。

22.3.7 状态寄存器

状态寄存器是表示闪存的运行状态、擦除和编程的正常/错误结束等状态的寄存器。能通过FMR0寄存器的FMR00、FMR06、FMR07位读取状态寄存器的状态。

状态寄存器如表22.5所示。

另外,能在EWO模式读取以下情况的状态寄存器:

- 在执行读状态寄存器命令后读取用户ROM区内的任意偶数地址时
- 在执行编程命令、块擦除命令、擦除全部非锁住块命令或者锁住位命令后,并且在执行读阵列命令前,读取用户ROM区内的任意偶数地址时

22.3.7.1 定序器状态(SR7、FMR00位)

定序器状态表示闪存的运行状况,在执行编程、块擦除、擦除全部非锁住块、锁住位编程或者读锁住位状态命令中为"0",否则,为"1"。

22.3.7.2 擦除状态(SR5、FMR07位)

请参照 "22.3.8 全状态检查"。

22.3.7.3 编程状态(SR4、FMR06位)

请参照 "22.3.8 全状态检查"。

表22.5 状态寄存器

化大宝大品的位	CMDO 호수 및 선수	小上 大	内	复点后的体	
状态寄存器的位	FMRO寄存器的位	状态名	"0"	"1"	复位后的值
SR0 (D0)	_	保留位	_	_	_
SR1 (D1)	_	保留位	_	_	
SR2 (D2)	_	保留位	_	_	
SR3 (D3)	_	保留位	_	_	
SR4 (D4)	FMR06	编程状态	正常结束	错误结束	0
SR5 (D5)	FMR07	擦除状态	正常结束	错误结束	0
SR6 (D6)	_	保留位	_	_	
SR7 (D7)	FMR00	定序器状态	忙	就绪	1

DO~D7:在执行读状态寄存器命令时,表示读取的数据总线。

如果执行清除状态寄存器命令, FMR07位(SR5位)和FMR06位(SR4位)就变为 "0"。

在FMR07位(SR5位)或者FMR06位(SR4位)为"1"时,不能接受编程、块擦除、擦除全部非锁住块、锁住位编程命令。

22.3.8 全状态检查

在发生错误时,FMRO寄存器的FMRO6~FMRO7位为"1",表示各错误的发生。因此,能通过检查这 些状态(全状态检查)确认执行结果。

错误和FMR0寄存器的状态如表22.6、全状态检查流程和各错误发生时的处理方法如图22.14所示。

表22.6 错误和FMRO寄存器的状态

	FMR00寄存器 (状态寄存器)的状态		6#3P #2 #4 \to (#		
FMR07位 (SR5)	FMR06位 (SR4)	错误	错误发生条件		
1	1	命令顺序错误	• 没有正确写命令时 • 锁住位编程、块擦除或者擦除全部非锁住块命令的第2总线 周期写了无效数据(有效数据为 "xxDOh"或者 "xxFFh") 时(注1)		
1	0	擦除错误	在对锁住的块执行块擦除命令时(注2)对没锁住的块执行块擦除或者擦除全部非锁住块命令,但 是没有被正确自动擦除时		
0	1	编程错误	在对锁住的块执行编程命令时(注2)对没锁住的块执行编程命令,但是没有被正确自动写时执行锁住位编程命令,但是没有被正确写时		

注1. 如果在这些命令的第2总线周期写 "xxFFh",就变为读阵列模式,同时在第1总线周期写的命令码无

注2. FMR02位为 "1" (锁住位无效)时,即使满足这些条件也不发生错误。




图 22. 14 全状态检查流程和各错误发生时的处理方法

22.4 标准串行输入/输出模式

在标准串行输入/输出模式,使用对应M16C/62P群(M16C/62P、M16C/62PT)的串行编程器,在将单片机安装在电路板的状态下,能改写用户ROM区。关于串行编程器,请向各厂商查询。另外,关于串行编程器的操作方法,请参照串行编程器的用户手册。

引脚的功能说明(闪存标准串行输入/输出模式)如表22.7、标准串行输入/输出模式时的引脚接线图如图22.15~图22.18所示。

22.4.1 ID码检查功能

判断从串行编程器送来的 ID 码是否和写在快速擦写存储器中的 ID 码一致 (请参照 "22.2 闪存改写禁止功能")。

表22.7 引脚的功能说明(闪存标准串行输入/输出模式)

引脚名	名称	输入/ 输出	电源 系统	功能
VCC1、VCC2、 VSS	电源输入		_	必须给VCC1引脚输入闪存写、擦除电压,给VCC2引脚输入VCC2,输入条件为VCC2≤VCC1。给VSS输入OV。
CNVSS	CNVSS	输入	VCC1	必须连接到VCC1。
RESET	复位输入	输入	VCC1	是复位输入引脚。在RESET引脚为 "L"期间,必须给XIN引脚输入20个周期以上的时钟。
XIN	时钟输入	输入	VCC1	必须在XIN引脚和XOUT引脚之间连接陶瓷谐振器或者晶体振荡器。在输入外部生成的时钟时,必须从XIN引脚输入,并且XOUT引脚开路。
XOUT	时钟输出	输出		
BYTE	BYTE输入	输入	VCC1	必须连接到VSS或者VCC1
AVCC AVSS	模拟电源输入			AVCC必须连接到VCC1, AVSS必须连接到VSS。
VREF	基准电压输入	输入		是A/D转换器的基准电压输入引脚。
P0_0~P0_7	输入端口P0	输入	VCC2	必须接 "H"或 "L"电平,或者开路。
P1_0~P1_7	输入端口P1	输入	VCC2	必须接 "H"或 "L"电平,或者开路。
$P2_0 \sim P2_7$	输入端口P2	输入	VCC2	必须接 "H"或 "L"电平,或者开路。
P3_0~P3_7	输入端口P3	输入	VCC2	必须接 "H"或 "L"电平,或者开路。
P4_0~P4_7	输入端口P4	输入	VCC2	必须接 "H"或 "L"电平,或者开路。
P5_1 ~ P5_4、 P5_6、P5_7	输入端口P5	输入	VCC2	必须接 "H"或 "L"电平,或者开路。
P5_0	CE 输入	输入	VCC2	必须接 "H" 电平。
P5_5	EPM输入	输入	VCC2	必须接 "L" 电平。
P6_0~P6_3	输入端口P6	输入	VCC1	必须接 "H"或 "L"电平,或者开路。
P6_4/RTS1	BUSY输出	输出	VCC1	标准串行输入/输出模式1: 为BUSY信号的输出引脚。 标准串行输入/输出模式2: 为用于引导程序运行检查的监视信号输出引 脚。
P6_5/CLK1	SCLK输入	输入	VCC1	标准串行输入/输出模式1: 为串行时钟的输入引脚。 标准串行输入/输出模式2: 必须接 "L" 电平。
P6_6/RXD1	RXD输入	输入	VCC1	是串行数据的输入引脚。
P6_7/TXD1	TXD输出	输出	VCC1	是串行数据的输出引脚。(注2)
P7_0~P7_7	输入端口P7	输入	VCC1	必须接 "H"或 "L"电平,或者开路。
P8_0~P8_4、 P8_6、P8_7	输入端口P8	输入	VCC1	必须接 "H"或 "L"电平,或者开路。
P8_5/NMI	NMI 输入	输入	VCC1	必须连接到 VCC1。
P9 0~P9 7	输入端口P9	输入	VCC1	必须接 "H"或 "L"电平,或者开路。
P10_0~P10_7	输入端口P10	输入	VCC1	必须接 "H"或 "L"电平,或者开路。
P11_0~P11_7	输入端口P11	输入	VCC1	必须接"H"或"L"电平,或者开路。(注1)
P12_0~P12_7	输入端口P12	输入	VCC2	必须接 "H"或 "L"电平,或者开路。(注1)
P13_0~P13_7	输入端口P13	输入	VCC2	必须接 "H"或 "L"电平,或者开路。(注1)
P14 0、P14 1	输入端口P14	输入	VCC1	必须接 "H"或 "L"电平,或者开路。(注1)

注1. 只有128引脚版有此引脚。 注2. 使用标准串行输入/输出模式1时,必须在RESET引脚为"L"电平期间将TXD引脚接"H"电平。因此,必须经过电阻连接到 VCC1。在复位后,此引脚变为数据输出引脚,所以必须调整系统的上拉电阻值,以便不影响数据的传送。




图 22. 15 标准串行输入/输出模式时的引脚接线图 (1)

Rev. 1. 00




图 22. 16 标准串行输入/输出模式时的引脚接线图 (2)




图 22.17 标准串行输入/输出模式时的引脚接线图 (3)




图 22. 18 标准串行输入/输出模式时的引脚接线图 (4)

22.4.2 标准串行输入/输出模式1时的引脚处理例

使用标准串行输入/输出模式1时的引脚处理例如图22.19、使用标准串行输入/输出模式2时的引 脚处理例如图 22. 20 所示。控制的引脚等因编程器而不同,所以详细内容请参照编程器手册。




图 22. 19 使用标准串行输入/输出模式1时的引脚处理例




图 22. 20 使用标准串行输入/输出模式2时的引脚处理例

22.5 并行输入/输出模式

在并行输入/输出模式,使用对应M16C/62P群(M16C/62P、M16C/62PT)的并行编程器,能改写用户ROM 区和引导ROM区。关于并行编程器,请向各厂商查询。另外,关于并行编程器的操作方法,请参照并行编 程器的用户手册。

22.5.1 引导ROM区

引导ROM区的擦除块只有1块4K字节的擦除块。从瑞萨出货时,引导ROM区存有标准串行输入/输出 模式的改写控制程序。因此,在使用串行编程器时,请不要改写引导ROM区。

在并行输入/输出模式,引导ROM区分配于0FF000h~0FFFFh地址。在需要改写引导ROM区时,必 须在此范围内改写(不能存取OFF000h~OFFFFFh地址以外的空间)。

22.5.2 ROM码保护功能

是禁止读或者改写闪存的功能(请参照"22.2 闪存改写禁止功能")。

23. 电气特性

23.1 电气特性(M16C/62P)

表23.1 绝对最大额定值

符号		项目	条件	绝对最大额定	单位
Vcc1, Vcc2	电源电压		Vcc1=AVcc	$-0.3\!\sim\!6.5$	٧
Vcc2	电源电压		VCC2	$-$ 0. 3 \sim Vcc1+0. 1	٧
AVcc	模拟电源电压		Vcc1=AVcc	$-$ 0. 3 \sim 6. 5	٧
Vı	输入电压	RESET、 CNVSS、 BYTE、 P6_0~P6_7、 P7_2~P7_7、 P8_0~P8_7、 P9_0~P9_7、 P10_0~P10_7、 P11_0~P11_7、 P14_0、 P14_1、 VREF、 XIN		-0.3~Vcc1+0.3 (注1)	V
		P0_0 \sim P0_7、P1_0 \sim P1_7、P2_0 \sim P2_7、P3_0 \sim P3_7、P4_0 \sim P4_7、P5_0 \sim P5_7、P12_0 \sim P12_7、P13_0 \sim P13_7		-0.3~Vcc2+0.3 (注1)	V
		P7_0, P7_1		− 0.3∼6.5	٧
Vo	输出电压	P6_0~P6_7、P7_2~P7_7、P8_0~P8_4、 P8_6、P8_7、P9_0~P9_7、P10_0~P10_7、 P11_0~P11_7、P14_0、P14_1、 XOUT		-0.3~Vcc1+0.3 (注1)	V
		P0_0~P0_7、P1_0~P1_7、P2_0~P2_7、 P3_0~P3_7、P4_0~P4_7、P5_0~P5_7、 P12_0~P12_7、P13_0~P13_7		-0.3~Vcc2+0.3 (注1)	V
		P7_0, P7_1		$-$ 0. 3 \sim 6. 5	V
Pd	功耗		$-40^\circ\!\!\mathrm{C}\!<\!Topr\!\leqslant\!85^\circ\!\!\mathrm{C}$	300	mW
Topr	工作环境温度	单片机运行时		$-20\!\sim\!85/\!-40\!\sim\!85$	$^{\circ}$
		闪存写或擦除时		$0\!\sim\!60$	
Tstg	保存温度			$-$ 65 \sim 150	$^{\circ}$


注1. 80引脚版的P1_0~P1_7、P4_4~P4_7、P7_2~P7_5、P9_1没有连接到外部。


推荐运行条件(注1) 表 23.2

<i>hh</i> 🗆		项目				* '-		
符号					最小	典型	最大	单位
Vcc1 , Vcc2	电源电压(Vcc	01 ≥ V C	002)		2. 7	5. 0	5. 5	٧
AVcc	模拟电源电压					Vcc1		٧
Vss	电源电压					0		٧
AVss	模拟电源电压					0		٧
VIH	"H" 电平	P3_1	\sim P3_7、P4_0 \sim P4_7、P5_0	~P5_7、P12_0~P12_7、P13_0~P13_7	0. 8Vcc2		Vcc2	٧
	输入电压	P0_0	~P0_7、P1_0~P1_7、P2_0	~P2_7、P3_0(单芯片模式时)	0. 8Vcc2		Vcc2	٧
			~P0_7、P1_0~P1_7、P2_0~ 诸器扩展、微处理器模式时的		0. 5Vcc2		Vcc2	٧
			$^{\circ}$ P6_7、P7_2 $^{\circ}$ P7_7、P8_0 $^{\circ}$ 0 $^{\circ}$ P11_7、P14_0、P14_1、X	\sim P8 $_{_{_{_{_{_{_{_{_{_{_{_{_{_{_{_{_{_{_{$	0. 8Vcc1		Vcc1	٧
		P7_0	, P7_1		0. 8Vcc1		6. 5	٧
VIL	"L" 电平	P3_1	~P3_7、P4_0~P4_7、P5_0	~P5_7、P12_0~P12_7、P13_0~P13_7	0		0. 2Vcc2	٧
	输入电压	P0_0	~P0_7、P1_0~P1_7、P2_0	~P2_7、P3_0(单芯片模式时)	0		0. 2Vcc2	٧
			~P0_7、P1_0~P1_7、P2_0~ 诸器扩展、微处理器模式时的		0		0. 16Vcc2	٧
			$^{\sim}$ P6_7、P7_0 $^{\sim}$ P7_7、P8_0 $^{\sim}$ 0 $^{\sim}$ P11_7、P14_0、P14_1、X	\sim P8_7 $_{\sim}$ P9_0 $_{\sim}$ P9_7 $_{\sim}$ P10_0 $_{\sim}$ P10_7 $_{\sim}$ IN $_{\sim}$ RESET $_{\sim}$ CNVSS $_{\sim}$ BYTE	0		0. 2Vcc1	٧
OH (peak)	峰值 "H" 电输出电流	中					— 10. 0	mA
I OH (avg)	平均 "H" 电输出电流	平	P0_0~P0_7, P1_0~P1_7, P4_0~P4_7, P5_0~P5_7, P8_0~P8_4, P8_6, P8_7, F	P2_0~P2_7、P3_0~P3_7、			-5.0	mA
I OL (peak)	峰值 "L" 电输出电流	平					10. 0	mA
I OL (avg)	平均 "L" 电输出电流	平	P0_0~P0_7, P1_0~P1_7, P4_0~P4_7, P5_0~P5_7, P8_0~P8_4, P8_6, P8_7, F	P2_0~P2_7、P3_0~P3_7、			5. 0	mA
f(XIN)	主时钟输入振	荡频率	率(注4)	Vcc1=3. 0V ~ 5. 5V	0		16	MHz
				Vcc1=2. 7V ~ 3. 0V	0		20 × Vcc1 — 44	MHz
f(XCIN)	副时钟振荡频	率		•		32. 768	50	kHz
f(Ring)	内部振荡器振	n部振荡器振荡频率				1	2	MHz
f (PLL)	PLL时钟振荡	PLL 时钟振荡频率(注4)		Vcc1=3. 0V ~ 5. 5V	10		24	MHz
		Vcc1=2. 7V ~ 3. 0V		10		46. 67 × Vcc1 - 116	MHz	
f (BCLK)	CPU运行频率			- I	0		24	MHz
tsu(PLL)	PLL频率合成	器稳定	· ·等待时间	Vcc1=5. 0V		1	20	ms
				Vcc1=3. 0V			50	ms

- 不指定时,VCC1=VCC2=2. 7V~5. 5V、Topr=-20~85℃/-40~85℃。 注1.
- 注2.
- 不肯定时,VCCI=VCC2=2.7V~5.5V、Topr=-20~85℃/-40~85℃。 平均輸出电流为100ms期间内的平均值。 必须使端口P0、P1、P2、P8_6、P8_7、P9、P10、P11、P14_0、P14_1的IOL(peak) 总计在80mA以下;端口P3、P4、P5、P6、P7、P8_0~P8_4、 P12、P13的IOL(peak) 总计在80mA以下;端口P0、P1、P2的IOH(peak) 总计在—40mA以下;端口P3、P4、P5、P12、P13的IOH(peak) 总计在 -40mA以下;端口P6、P7、P8_0~P8_4的IOH(peak) 总计在—40mA以下;端口P8_6、P8_7、P9、P10、P11、P14_0、P14_1的IOH(peak) 总计在 -40mA以下。另外,80引脚版只有1个VCC、VSS,必须使全端口的IOL(peak) 总计和IOH(peak) 总计在80mA以下。 主时钟输入频率、PLL时钟频率和电源电压的关系如下: 注3.

注4.





80引脚版的P1_0~P1_7、P4_4~P4_7、P7_2~P7_5、P9_1没有连接到外部。 注5.

表23.3 A/D转换特性(注1)

符号				测定条件		额定值		单位
付写		项目	测定条件		单位	典型	最大	平位
_	分辨率		VREF=VCC1			10	Bits	
INL	积分非线 性误差	10bit	V _{REF} = V _{CC1} =5V	ANO ~ AN7 输入 ANO_0 ~ ANO_7 输入 AN2_0 ~ AN2_7 输入 ANEXO、ANEX1 输入			±3	LSB
				外部运算放大器连接模式			±7	LSB
			VREF= Vcc1=3. 3V	ANO ~ AN7 输入 ANO_0 ~ ANO_7 输入 AN2_0 ~ AN2_7 输入 ANEXO、ANEX1 输入			± 5	LSB
				外部运算放大器连接模式			± 7	LSB
		8bit	VREF=VCC1=	=5V, 3.3V			± 2	LSB
_	绝对精度	10bit	V _{REF} = V _{CC1} =5V	ANO ~ AN7输入 ANO_0 ~ ANO_7输入 AN2_0 ~ AN2_7输入 ANEXO、ANEX1输入			±3	LSB
				外部运算放大器连接模式			± 7	LSB
			V _{REF} = V _{CC1} =3. 3V	ANO ~ AN7 输入 ANO_0 ~ ANO_7 输入 AN2_0 ~ AN2_7 输入 ANEXO、ANEX1 输入			±5	LSB
				外部运算放大器连接模式			± 7	LSB
		8bit	VREF=VCC1=	=5V, 3.3V			± 2	LSB
_	容许信号派	原阻抗				3		kΩ
DNL	微分非线性	生误差					± 1	LSB
_	偏移误差						± 3	LSB
_	增益误差						\pm 3	LSB
RLADDER	梯形电阻		VREF=VCC1		10		40	kΩ
tconv	转换时间((10bit)、有采样&保持	VREF=VCC1=	=5V、	2. 75			μs
tconv	转换时间(8bit)、有采样&保持	VREF=VCC1=	=5V、	2. 33			μs
tsamp	采样时间				0. 25			μs
VREF	基准电压				2. 0		V _{CC1}	٧
VIA	模拟输入印	B压			0		VREF	٧

- 注1. 不指定时,Vcc1=AVcc=VREF=3. 3~5. 5V、Vss=AVss=0V、Topr=−20~85 ℃/−40~85 ℃。
- 注2. $Vcc_1>Vcc_2$ 时,ANO_0 \sim ANO_7、AN2_0 \sim AN2_7不能作为模拟输入引脚使用。
- 注3. ϕ AD 的频率必须在12MHz 以下。另外,Vcc1=低于4.0V时,必须将 fAD 分频,使 ϕ AD 的频率在10MHz 以下。
- 注4. 没有采样&保持时,除了注3的限制以外, Φ AD的频率必须在250kHz以上。 有采样&保持时,除了注3的限制以外, Φ AD的频率必须在1MHz以上。

表23.4 D/A转换特性(注1)

符号	15日	测点友件		单位			
打写	项目	测定条件	最小	标准	最大	半江	
_	分辨率				8	Bits	
_	绝对精度				1. 0	%	
tsu	设定时间				3	μs	
Ro	输出电阻		4	10	20	kΩ	
IVREF	基准电源输入电流	(注2)			1. 5	mA	

- 注1. 不指定时,Vcc1=VREF=3. $3\sim$ 5. 5V、Vss=AVss=0V、Topr= $-20\sim$ 85 $^\circ$ C $/-40\sim$ 85 $^\circ$ C。
- 注2. 此为使用1个D/A转换器,且其余未使用的D/A转换器的D/A寄存器的值为 "00h"时的情况。 流经A/D转换器梯形电阻的电流除外。另外,即使A/D控制寄存器的内容为Vref未连接时,也存在D/A转换器的IVREF。

表23.5 闪存的电气特性(注1.注10.注11) 100次产品(D3、D5、U3、U5)

** -	T [额定值			
符号	坝 <u>印</u>	项目		典型	最大	单位	
_	编程、擦除次数(注3)		100			次	
_	字编程时间(Vcc1=5.0V)			25	200	μs	
_	锁住位编程时间			25	200	μs	
_	块擦除时间	4K字节块		0. 3	4	s	
	(Vcc1=5. 0V)	8K字节块		0. 3	4	s	
		32K字节块		0. 5	4	s	
		64K字节块		0. 8	4	s	
_	擦除全部非锁住块时间(注2)				4 × n	s	
tPS	闪存电路稳定等待时间				15	μs	
_	数据保持时间(注5)		10			年	

表23.6 闪存的电气特性(注6.注10.注11)

10,000次产品(D7、D9、U7、U9)(块A、块1(注7))

符号	项目		额定值			* 1-
			最小	典型	最大	单位
_	编程、擦除次数(注3、8、9)		10,000(注4)			次
_	字编程时间(Vcc1=5. 0V)			25		μs
_	锁住位编程时间			25		μs
_	块擦除时间 (VCC1 =5.0V)	4K 字节块		0. 3		S
tPS	闪存电路稳定等待时间				15	μs
_	数据保持时间(注5)		10			年

- 注1. 不指定时,VCC1=4.5~5.5V、3.0~3.6V、Topr=0~60 $^\circ$ C (D3、D5、U3、U5)。
- 注2. n为擦除的块数。
- 注3. 编程、擦除次数的定义
 - 编程、擦除次数为各块的擦除次数。
 - 编程、擦除次数为n次(n=100、1,000、10,000)时,能按块分别擦除n次。
 - 例如,对4K字节的块A的不同地址进行2,048次的1个字的写操作后擦除此块,编程/擦除次数就被计为1次。但是,对于1次的擦除,不能对同一地址进行多次写操作(禁止重写)。
- 注4. 是保证编程/擦除后的所有电气特性的最小次数(保证值为1 \sim "最小"值的范围)。
- 注5. 是Topr=−40~85℃ (D3、D7、U3、U7)/−20~85℃ (D5、D9、U5、U9) 的条件。
- 注6. 不指定时,VCC1=4.5~5.5V、3.0~3.6V、Topr=-40~85℃(D7、U7)/-20~85℃(D9、U9)。
- 注7. 是编程、擦除次数超过1,000次时的块A和块1的规格。
 - 对于1,000次为止的字编程时间、块擦除时间,其全部块与100次产品相同。
- 注8. 对于进行多次改写的系统,作为有效地减少改写次数的方法,采取错开写地址等手段,在进行尽可能不留有空区的编程(写)后,执行1次擦除。例如,进行1组8字的编程时,如果在进行最大256组的写操作后执行1次擦除,就能有效地减少改写次数。并且,如果均衡地进行块A和块1的擦除,就能更有效地减少改写次数。建议记录各块擦除次数的信息以及设置限制次数。
- 注9. 块擦除发生擦除错误时,必须在擦除错误消失前至少执行3次的清除状态寄存器命令→块擦除命令。
- 注10. 进行100次以上的改写时(D7、D9、U7、U9),必须将PM1寄存器的PM17位置"1"(有等待)。
- 注11. 有关故障率,请向瑞萨有关公司查询。

表23.7 闪存的写/擦除电压和读工作电压特性

闪存的写、擦除电压	闪存的读工作电压
Vcc1=3. 3 ± 0. 3V或者 5. 0 ± 0. 5V	Vcc1=2. 7 ∼ 5. 5V

表23.8 低电压检测电路的电气特性(注4)

符号	项目	测定条件	额定值			₩ /÷
			最小	典型	最大	单位
V _{det4}	低电压检测电压(注1)	Vcc1=0. 8 ~ 5. 5V	3. 3	3. 8	4. 4	٧
V _{det3}	复位区检测电压(注1、2)		2. 2	2. 8	3. 6	٧
Vdet4-Vdet3	低电压检测和复位区检测的电位差		0. 3			٧
Vdet3s	低电压复位保持电压				0.8	٧
Vdet3r	低电压复位解除电压(注3)		2. 2	2. 9	4. 0	٧

- 注 1. V_{det4} > V_{det3}。 注 2. 复位区检测电压低于 2. 7V 时,如果电源电压不低于复位区检测电压,则在 f (BCLK) ≤ 10MHz 条件下运行。 注 3. 不保证 V_{det3} r > V_{det3}。 注 4. 必须使用在 VCC1=5V。

表23.9 电源电路的时序特性

符号	项目	测定条件	额定值			∺ /÷
			最小	典型	最大	单位
td(P-R)	接通电源时内部电源稳定时间	Vcc1=2. 7 ~ 5. 5V			2	ms
td(R-S)	STOP解除时间				150	μs
td(W-S)	低功耗模式、等待模式解除时间				150	μs
td(S-R)	低电压检测复位 (硬件复位2)解除等待时间	Vcc1=V _{det3r} ∼ 5. 5V		6 (注1)	20	ms
td(E-A)	低电压检测电路工作开始时间	Vcc1=2. 7 ~ 5. 5V			20	μs

注1. Vcc1=5V时的标准值




图23.1 电源电路的时序图

表23.10 电气特性(1)(注1)

符号		项目		测定条件	额定值			单位
117 5			坝 日	州足乐什	最小	典型	最大	丰四
Vон	"H"电平 输出电压	P8_6、P8_7、	P7_2~P7_7、P8_0~P8_4、 P9_0~P9_7、P10_0~P10_7、 7、P14_0、P14_1	I он= — 5mA	Vcc1 — 2. 0		Vcc1	٧
		$P3_0 \sim P3_7$	P1_0~P1_7、P2_0~P2_7、 P4_0~P4_7、P5_0~P5_7、 7、P13_0~P13_7	I он= — 5mA (注2)	Vcc2 — 2. 0		VCC2	
/ он	"H"电平 输出电压	P8_6、P8_7、	P7_2~P7_7、P8_0~P8_4、 P9_0~P9_7、P10_0~P10_7、 7、P14_0、P14_1	I он= — 200 μA	Vcc1 — 0. 3		VCC1	٧
		$P3_0^- \sim P3_7^-$	P1_0~P1_7、P2_0~P2_7、 P4_0~P4_7、P5_0~P5_7、 7、P13_0~P13_7	I oH= — 200 μA(注2)	Vcc2 — 0. 3		VCC2	
/ он	"H" 电平输出	i 电压 XOUT	HIGHPOWER	I OH= — 1 mA	Vcc1 — 2. 0		Vcc1	٧
			LOWPOWER	I OH= — O. 5mA	Vcc1 — 2. 0		Vcc1	
	"H" 电平输出	电压 XCOUT	HIGHPOWER	无负载时		2. 5		٧
			LOWPOWER	无负载时		1. 6		
VoL	"L"电平 输出电压	P8 6 P8 7	P7_0~P7_7、P8_0~P8_4、 P9_0~P9_7、P10_0~P10_7、 7、P14_0、P14_1	I oL=5mA			2. 0	٧
		$P3_0^- \sim P3_7^-$	P1_0~P1_7、P2_0~P2_7、 P4_0~P4_7、P5_0~P5_7、 7、P13_0~P13_7	IOL=5mA(注2)			2. 0	
VoL	"L" 电平 输出电压	P8_6、P8_7、	P7_0~P7_7、P8_0~P8_4、 P9_0~P9_7、P10_0~P10_7、 7、P14_0、P14_1	IoL=200 μA			0. 45	٧
		$P3_0^- \sim P3_7^-$	P1_0~P1_7、P2_0~P2_7、 P4_0~P4_7、P5_0~P5_7、 7、P13_0~P13_7	IoL=200 μA(注2)			0. 45	
VoL	"L" 电平输出	出电压 XOUT	HIGHPOWER	IoL=1mA			2. 0	٧
			LOWPOWER	IoL=0. 5mA			2. 0	
	"L" 电平输出	出电压 XCOUT	HIGHPOWER	无负载时		0		٧
			LOWPOWER	无负载时		0		
VT+-VT-	滞后0.5	$\frac{ ext{TB0IN}}{ ext{ADTRG}} \sim \frac{ ext{TB5I}}{ ext{ADTRG}}$ $\frac{ ext{SDA}}{ ext{SDA}} \sim \frac{ ext{SD}}{ ext{A2}},$	FAQIN \sim TA41N, N, INTO \sim INT5, NMI, \sim CTS2, SCL0 \sim SCL2, CLK0 \sim CLK4, TA00UT \sim TA40UT, XD0 \sim RXD2, SIN3, SIN4		0. 2		1.0	V
VT+-VT-	滞后	RESET			0. 2		2. 5	٧
Тін	"H" 电平输入电流	P3_0 ~ P3_7, P6_0 ~ P6_7, P9_0 ~ P9_7,	$\begin{array}{cccccccccccccccccccccccccccccccccccc$	V1=5V			5. 0	μА
IIL	"L"电平输入电流	P3_0 ~ P3_7, P6_0 ~ P6_7, P9_0 ~ P9_7,	P1_0 \sim P1_7, P2_0 \sim P2_7, P4_0 \sim P4_7, P5_0 \sim P5_7, P7_0 \sim P7_7, P8_0 \sim P8_7, P10_0 \sim P10_7, P11_0 \sim P11_7, 7, P13_0 \sim P13_7, P14_0, P14_1 CNVSS, BYTE	V1=0V			-5.0	μ Α
Rpullup	上拉电阻	P3_0~P3_7, P6_0~P6_7, P8_6, P8_7, P11_0~P11_	$P1_0 \sim P1_7$, $P2_0 \sim P2_7$, $P4_0 \sim P4_7$, $P5_0 \sim P5_7$, $P7_2 \sim P7_7$, $P8_0 \sim P8_4$, $P9_0 \sim P9_7$, $P10_0 \sim P10_7$, $P12_0 \sim P12_7$, $P14_0$, $P14_1$	V ₁ =0V	30	50	170	kΩ
Rfxin	反馈电阻 XI	N				1. 5		MΩ
Rfxcin	反馈电阻 XC	IN				15		MΩ
VRAM	RAM保持电压			停止模式时	2. 0			٧

注1. 不指定时,Vcc1=Vcc2=4. 2~5. 5V、Vss=0V、Topr= — 20~85 ℃ / — 40~85 ℃、f (BCLK) =24MHz。

RCJ09B0011-0100

注2. 使用在Vcc1=5V、Vcc2=3V时,Vcc2端口的引脚额定值请参照3V版的值。

注3. 80引脚版的P1_0~P1_7、P4_4~P4_7、P7_2~P7_5、P9_1没有连接到外部。

表23.11 电气特性(2)(注1)

<i>^</i>		T []		测点友供		额定值		× /-
符号		项目		测定条件		典型	最大	单位
Icc	电源电流 (VCC1=4.0~5.5V)	单芯片模式、 输出引脚开路、	掩模型ROM	f (BCLK) =24MHz PLL 运行时,无分频		14	20	mA
		其它引脚为 Vss		内部振荡器振荡运行时 无分频		1		mA
			闪存	f (BCLK) =24MHz PLL 运行时,无分频		18	27	mA
				内部振荡器振荡运行时 无分频		1.8		mA
			闪存编程	f (BCLK) =10MHz VCC1=5. OV		15		mA
			闪存擦除	f (BCLK) =10MHz VCC1=5. OV		25		mA
			掩模型ROM	f(XCIN)=32kHz 低功耗模式时 ROM(注3)		25		Aц
			闪存	f(BCLK)=32kHz 低功耗模式时 ROM(注3)		25		μА
				f(BCLK)=32kHz 低功耗模式时 闪存(注3)		420		μА
				内部振荡器振荡运行, 等待模式时		50		μА
			掩模型ROM、 闪存	f(BCLK)=32kHz 等待模式时(注2) 振荡能力High		7. 5		μА
				f(BCLK)=32kHz 等待模式时(注2) 振荡能力Low		2. 0		μА
				停止模式时 Topr=25℃		0. 8	3. 0	μА
Idet4	低电压检测功耗(注	4)				0. 7	4	μ Α
Idet3	复位区检测功耗(注	4)				1. 2	8	μ Α

- 注1. 不指定时,Vcc1=Vcc2=4. 2~5. 5V、Vss=0V、Topr= 20~85 ℃ / 40~85 ℃、f (BCLK) =24MHz。 注2. 通过 fC32 使 1 个定时器运行的状态。 注3. 表示存在执行程序的存储器。

- 注4. Idet 为将以下位置 "1" (检测电路有効) 时的功耗。

Idet4: VCR2寄存器的VC27位 Idet3: VCR2寄存器的VC26位

时序必要条件

(不指定时, VCC1=VCC2=5V、VSS=0V、Topr=-20~85℃/-40~85℃)

表23.12 外部时钟输入(XIN输入)

符号		额只	₩ <i>1</i> ÷	
	项目	最小	最大	单位
tc	外部时钟输入周期时间	62. 5		ns
tw(H)	外部时钟输入 "H" 电平脉宽	25		ns
tw(L)	外部时钟输入 "L" 电平脉宽	25		ns
tr	外部时钟上升时间		15	ns
tf	外部时钟下降时间		15	ns

表23.13 存储器扩展模式、微处理器模式

符号		额足	₩ /÷	
	项目	最小	最大	单位
tac1 (RD-DB)	数据输入存取时间(设定无等待时)		(注1)	ns
tac2(RD-DB)	数据输入存取时间(设定有等待时)		(注2)	ns
tac3(RD-DB)	数据输入存取时间(存取多路复用总线区域时)		(注3)	ns
t _{su} (DB-RD)	数据输入准备时间	40		ns
tsu(RDY-BCLK)	RDY输入准备时间	30		ns
tsu(HOLD-BCLK)	HOLD输入准备时间	40		ns
th(RD-DB)	数据输入保持时间	0		ns
th(BCLK -RDY)	RDY输入保持时间	0		ns
th(BCLK-HOLD)	HOLD输入保持时间	0		ns

注1. 按BCLK的频率用以下的计算式计算。

$$\frac{0.5\times10^9}{f(BCLK)}\!-\!45[\text{ns}]$$

注2. 按BCLK的频率用以下的计算式计算。

 $\frac{(n-0.5)\times 10^9}{f(BCLK)}$ – 45[ns] 在设定1个等待时n为 "2"; 在设定2个等待时n为 "3"; 在设定3个等待时n为 "4"

注3. 按BCLK的频率用以下的计算式计算。

$$\frac{(n-0.5)\times 10^9}{f(BCLK)}$$
 – 45[ns] 在设定2个等待时n为 "2"; 在设定3个等待时n为 "3"

时序必要条件

(不指定时、VCC1=VCC2=5V、VSS=0V、Topr=-20~85℃/-40~85℃)

表23.14 定时器A输入(事件计数器模式的计数输入)

符号	万 日	额足	单位	
付亏	项目		最大	中江
tc(TA)	TAiIN输入周期时间	100		ns
tw(TAH)	TAilN输入"H"电平脉宽	40		ns
tw(TAL)	TAilN输入 "L" 电平脉宽	40		ns

表23.15 定时器A输入(定时器模式的选通输入)

<i>የተ</i> 🗆	TE D	额定值		单位
符号	项目		最大	平114
tc(TA)	TAiIN输入周期时间	400		ns
tw(TAH)	TAiIN输入"H"电平脉宽	200		ns
tw(TAL)	TAiIN输入 "L" 电平脉宽	200		ns

表23.16 定时器A输入(单次触发定时器模式的外部触发输入)

<i>5</i> /5 🗆	TE D	额足	单位	
符号	项目			最大
tc(TA)	TAiIN输入周期时间	200		ns
tw(TAH)	TAilN输入 "H" 电平脉宽	100		ns
tw(TAL)	TAilN输入"L"电平脉宽	100		ns

表23.17 定时器A输入(脉宽调制模式的外部触发输入)

符号	项目	额定值		单位
		最小	最大	平14
tw(TAH)	TAiIN输入"H"电平脉宽	100		ns
tw(TAL)	TAiIN输入"L"电平脉宽	100		ns

表23.18 定时器A输入(事件计数器模式的增减输入)

符号	项目	额足	单位	
		最小	最大	半江
tc(UP)	TAiOUT输入周期时间	2000		ns
tw(UPH)	TAiOUT输入"H"电平脉宽	1000		ns
tw(UPL)	TAiOUT输入"L"电平脉宽	1000		ns
tsu(UP-TIN)	TAiOUT输入准备时间	400		ns
th(TIN-UP)	TAiOUT输入保持时间	400		ns

表23.19 定时器A输入(事件计数器模式的二相脉冲输入)

<i>5</i> 5 🗆	TE D	额足	* <i>(</i> -	
符号	项目	最小	最大	单位
tc(TA)	TAiIN输入周期时间	800		ns
tsu(TAIN-TAOUT)	TAiOUT输入准备时间	200		ns
tsu(TAOUT-TAIN)	TAiIN输入准备时间	200		ns

时序必要条件

(不指定时, VCC1=VCC2=5V、VSS=0V、Topr=-20~85℃/-40~85℃)

表23.20 定时器B输入(事件计数器模式的计数输入)

符号	T C	额只	单位	
付写	项目	最小	最大	半江
tc(TB)	TBi IN输入周期时间(单边沿计数)	100		ns
tw(TBH)	TBiIN输入 "H" 电平脉宽(单边沿计数)	40		ns
tw(TBL)	TBiIN输入 "L"电平脉宽(单边沿计数)	40		ns
tc(TB)	TBi IN输入周期时间(双边沿计数)	200		ns
tw(TBH)	TBiIN输入 "H" 电平脉宽(双边沿计数)	80		ns
tw(TBL)	TBiIN输入 "L"电平脉宽(双边沿计数)	80		ns

表23.21 定时器B输入(脉冲周期测定模式)

符号	TE D	额定值		单位
付写	项目		最大	平1年
tc(TB)	TBiIN输入周期时间	400		ns
tw(TBH)	TBiIN输入 "H" 电平脉宽	200		ns
tw(TBL)	TBiIN输入 "L" 电平脉宽	200		ns

表23.22 定时器B输入(脉宽测定模式)

<i>5</i> /5 □	M = TE		额定值	
符号	项目	最小	最大	单位
tc(TB)	TBiIN输入周期时间	400		ns
tw(TBH)	TBi IN输入 "H" 电平脉宽	200		ns
tw(TBL)	TBiIN输入 "L" 电平脉宽	200		ns

表23.23 A/D触发输入

符号	项目	额足	* /÷	
		最小	最大	单位
tc(AD)	ADTRG输入周期时间(触发可能最小)	1000		ns
tw(ADL)	ADTRG 输入 "L" 电平脉宽	125		ns

表23.24 串行接口

符号	项目	额只	单位	
	ツ 日	最小	最大	半江
tc(CK)	CLKi输入周期时间	200		ns
tw(CKH)	CLKi输入"H"电平脉宽	100		ns
tw(CKL)	CLKi输入"L"电平脉宽	100		ns
td(C-Q)	TXDi输出延迟时间		80	ns
th(C-Q)	TXDi 保持时间	0		ns
t _{su} (D-C)	RXDi输入准备时间	70		ns
th(C-D)	RXDi输入保持时间	90		ns

表23.25 外部中断 INTi 输入

符号	诺 B	额只	单位	
	项目	最小	最大	平14
tw(INH)	INTi 输入 "H" 电平脉宽	250		ns
tw(INL)	INTi 输入 "L" 电平脉宽	250		ns

开关特性

(不指定时,VCC1=VCC2=5V、VSS=0V、Topr=-20~85℃/-40~85℃)

表23.26 存储器扩展模式、微处理器模式(设定无等待时)

<i>የተ</i> 🗆	万 日	测宁女件	额况	定值	∺ /÷
符号	项目	测定条件	最小	最大	单位
td(BCLK-AD)	地址输出延迟时间			25	ns
th(BCLK-AD)	地址输出保持时间(BCLK基准)		4		ns
th(RD-AD)	地址输出保持时间(RD基准)		0		ns
th(WR-AD)	地址输出保持时间(WR基准)		(注2)		ns
td(BCLK-CS)	片选输出延迟时间			25	ns
th(BCLK-CS)	片选输出保持时间(BCLK基准)		4		ns
td(BCLK-ALE)	ALE信号输出延迟时间			15	ns
th(BCLK-ALE)	ALE信号输出保持时间		-4		ns
td(BCLK-RD)	RD信号输出延迟时间	图 23. 2		25	ns
th(BCLK-RD)	RD信号输出保持时间		0		ns
td(BCLK-WR)	WR信号输出延迟时间			25	ns
th(BCLK-WR)	WR信号输出保持时间		0		ns
td(BCLK-DB)	数据输出延迟时间(BCLK基准)			40	ns
th(BCLK-DB)	数据输出保持时间(BCLK基准)(注3)		4		ns
td(DB-WR)	数据输出延迟时间(WR基准)		(注1)		ns
th(WR-DB)	数据输出保持时间(WR基准)(注3)		(注2)		ns
td(BCLK-HLDA)	HLDA 输出延迟时间			40	ns

注1. 按BCLK的频率用以下的计算式计算。

注2. 按BCLK的频率用以下的计算式计算。


$$\frac{0.5\times10^9}{f(BCLK)}-10[\text{ns}]$$

注3. 此额定值表示输出OFF的时序,并非表示数据总线的保持时间。数据总线的保持时间因附加电容和上拉(下拉)电阻值而不同。

右图的电路中的数据总线的保持时间由以下计算式表示:

$$\texttt{t} = - \texttt{CR} \times \texttt{In} (1 - \texttt{VOL/VCC2})$$

例如,假设 VOL=0. 2VCC2 、C=30pF 、R=1k Ω ,输出 "L" 电平的保持时间为 t = - 30pF \times 1k Ω \times In (1 - 0. 2VCC2/VCC2) = 6. 7ns






图 23. 2 端口 PO ~ P14 的测定电路

开关特性

(不指定时, VCC1=VCC2=5V、VSS=0V、Topr=-20~85℃/-40~85℃)

表23.27 存储器扩展模式、微处理器模式 (设定 $1\sim3$ 个等待、存取外部区域时)

** -	T.D.	测点友从		额定值	
符号	项目	测定条件	最小	最大	单位
td(BCLK-AD)	地址输出延迟时间			25	ns
th(BCLK-AD)	地址输出保持时间 (BCLK基准)		4		ns
th(RD-AD)	地址输出保持时间(RD基准)		0		ns
th(WR-AD)	地址输出保持时间(WR基准)		(注2)		ns
td(BCLK-CS)	片选输出延迟时间			25	ns
th(BCLK-CS)	片选输出保持时间(BCLK基准)		4		ns
td(BCLK-ALE)	ALE信号输出延迟时间			15	ns
th(BCLK-ALE)	ALE信号输出保持时间		-4		ns
td(BCLK-RD)	RD信号输出延迟时间	图 23. 2		25	ns
th(BCLK-RD)	RD信号输出保持时间		0		ns
td(BCLK-WR)	WR信号输出延迟时间			25	ns
th(BCLK-WR)	WR信号输出保持时间		0		ns
td(BCLK-DB)	数据输出延迟时间(BCLK基准)			40	ns
th(BCLK-DB)	数据输出保持时间(BCLK基准)(注3)		4		ns
td(DB-WR)	数据输出延迟时间(WR基准)		(注1)		ns
th(WR-DB)	数据输出保持时间(WR基准)(注3)		(注2)		ns
td(BCLK-HLDA)	HLDA输出延迟时间			40	ns

f (BCLK) 为 12. 5MHz 以下

注2. 按BCLK的频率用以下的计算式计算。

$$\frac{0.5\times10^9}{f(BCLK)}-10[\text{ns}]$$

注3. 此额定值表示输出OFF的时序,并非表示数据总线的保持时间。数据总线的保 持时间因附加电容和上拉(下拉)电阻值而不同。


右图的电路中的数据总线的保持时间由以下计算式表示:

 $t=-CR \times In(1-VOL/VCC2)$

例如,假设VOL=0. 2VCC2、C=30pF、R=1k Ω ,输出 "L" 电平的保持时间为

t = $-30 \mathrm{pF} \times 1 \mathrm{k} \Omega \times \ln (1 - 0.2 \mathrm{VCC2/VCC2})$

=6. 7ns



开关特性

(不指定时,VCC1=VCC2=5V、VSS=0V、Topr=-20~85℃/-40~85℃)

表23.28 存储器扩展模式、微处理器模式 (设定2~3个等待、存取外部区域且选择多路复用总线时)

符号	项目	测宁女件	额只	苗心	
付写	· ・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・	测定条件	最小	最大	单位
td(BCLK-AD)	地址输出延迟时间			25	ns
th (BCLK-AD)	地址输出保持时间 (BCLK基准)		4		ns
th(RD-AD)	地址输出保持时间 (RD基准)		(注1)		ns
th(WR-AD)	地址输出保持时间(WR基准)		(注1)		ns
td(BCLK-CS)	片选输出延迟时间			25	ns
th(BCLK-CS)	片选输出保持时间(BCLK基准)		4		ns
th(RD-CS)	片选输出保持时间 (RD基准)		(注1)		ns
th(WR-CS)	片选输出保持时间(WR基准)		(注1)		ns
td(BCLK-RD)	RD信号输出延迟时间			25	ns
th(BCLK-RD)	RD信号输出保持时间		0		ns
td(BCLK-WR)	WR信号输出延迟时间			25	ns
th(BCLK-WR)	WR信号输出保持时间	图 23. 2	0		ns
td(BCLK-DB)	数据输出延迟时间 (BCLK基准)	宮 23. 2		40	ns
th(BCLK-DB)	数据输出保持时间(BCLK基准)		4		ns
td(DB-WR)	数据输出延迟时间(WR基准)		(注2)		ns
th(WR-DB)	数据输出保持时间(WR基准)		(注1)		ns
td(BCLK-HLDA)	HLDA 输出延迟时间			40	ns
td(BCLK-ALE)	ALE输出延迟时间(BCLK基准)			15	ns
th(BCLK-ALE)	ALE 输出保持时间 (BCLK基准)		-4		ns
td(AD-ALE)	ALE输出延迟时间(地址基准)		(注3)		ns
th(ALE-AD)	ALE输出保持时间(地址基准)		(注4)		ns
td(AD-RD)	地址后RD信号输出延迟时间		0		ns
td(AD-WR)	地址后WR信号输出延迟时间		0		ns
tdZ(RD-AD)	地址输出浮动开始时间			8	ns

注1. 按BCLK的频率用以下的计算式计算。

$$\frac{0.5\times10^9}{f(BCLK)}-10[\text{ns}]$$

注2. 按BCLK的频率用以下的计算式计算。

$$\frac{(n-0.5)\times 10^9}{f(BCLK)}$$
 $-40[ns]$ 在设定2个等待时n为"2";在设定3个等待时n为"3"

注3. 按BCLK的频率用以下的计算式计算。

$$\frac{0.5\times10^9}{f(BCLK)}\!-\!25[\text{ns}]$$

注4. 按BCLK的频率用以下的计算式计算。

$$\frac{0.5\times10^9}{f(BCLK)}-15[\text{ns}]$$




图23.3 时序图(1)




图 23.4 时序图 (2)




图 23.5 时序图 (3)





图 23.6 时序图 (4)



时序图(5) 图 23.7




图 23.8 时序图(6)




图 23.9 时序图 (7)




图 23.10 时序图 (8)




图 23.11 时序图 (9)

表23.29 电气特性(1)(注1)

符号			· · · · · · · · · · · · · · · · · · ·	测点女件	3	额定值		单位
付亏			项目	测定条件	最小	典型	最大	平江
Vон	"H" 电平 输出电压		7_2 \sim P7_7、 P8_0 \sim P8_4、 P8_6、 P8_7、 10_0 \sim P10_7、 P11_0 \sim P11_7、	Гон = — 1 мА	Vcc1 — 0. 5		Vcc1	٧
			P1_0 ~ P1_7、 P2_0 ~ P2_7、 P1_0 ~ P4_7、 P5_0 ~ P5_7、 P13_0 ~ P13_7	I он = — 1mA	Vcc2 — 0. 5		Vcc2	
Vон	"H"电平输出	电压 XOUT	HIGHPOWER	I OH = - 0. 1mA	Vcc1 — 0. 5		Vcc1	٧
			LOWPOWER	I oн = — 50 μA	Vcc1 — 0. 5		Vcc1	
	"H"电平输出	电压 XCOUT	HIGHPOWER	无负载时		2. 5		٧
			LOWPOWER	无负载时		1.6		
Vol	"L" 电平 输出电压		7_2 \sim P7_7、 P8_0 \sim P8_4、 P8_6、 P8_7、 10_0 \sim P10_7、 P11_0 \sim P11_7、	IoL=1mA			0. 5	٧
			P1_0 ~ P1_7、 P2_0 ~ P2_7、 P4_0 ~ P4_7、 P5_0 ~ P5_7、 P13_0 ~ P13_7	I oL=1mA			0. 5	
VoL	"L" 电平输出	出电压 XOUT	HIGHPOWER	IoL=0. 1mA			0. 5	٧
			LOWPOWER	I οL=50 μA			0. 5	
	"L" 电平输出	电压 XCOUT	HIGHPOWER	无负载时		0		٧
			LOWPOWER	无负载时		0		
VT+-VT-	滞后		NTO∼INT5, NMI,		0. 2		0.8	٧
VT+-VT-	滞后	RESET			0. 2	(0.7)	1.8	٧
Тін	"H"电平 输入电流	P4_0 ~ P4_7, P P8_0 ~ P8_7, P	$\begin{array}{l} 1_{\odot} \sim \text{P1_7}, \text{P2_0} \sim \text{P2_7}, \text{P3_0} \sim \text{P3_7}, \\ 5_{\odot} \sim \text{P5_7}, \text{P6_0} \sim \text{P6_7}, \text{P7_0} \sim \text{P7_7}, \\ 9_{\odot} \sim \text{P9_7}, \text{P10_0} \sim \text{P10_7}, \text{P11_0} \sim \\ \text{P12_7}, \text{P13_0} \sim \text{P13_7}, \text{P14_0}, \text{P14_1} \\ \text{SS}, \text{BYTE} \end{array}$	V1=3V			4. 0	μ A
l IL	"L"电平 输入电流	P4_0 ~ P4_7, P5_ P8_0 ~ P8_7, P9_	0~P1_7, P2_0~P2_7, P3_0~P3_7, 0~P5_7, P6_0~P6_7, P7_0~P7_7, 0~P5_7, P10_0~P10_7, P11_0~P11_7, 13_0~P13_7, P14_0, P14_1 SS, BYTE	V1=0V			-4.0	μ A
RPULLUP	上拉电阻			VI=0V	50	100	500	kΩ
Rfxin	反馈电阻 XI	N				3. 0		MΩ
Rfxcin	反馈电阻 XC	IN				25		MΩ
VRAM	RAM保持电压			停止模式时	2. 0			٧

注1. 不指定时,Vcc1=Vcc2=2.7~3.3V、Vss=0V、Topr=−20~85℃/−40~85℃、f(BCLK)=10MHz。 注2. Vcc:端口P6~P11、P14为Vcc1,端口P0~P5、P12~P13为Vcc2。 注3. 80引脚版的P1_0~P1_7、P4_4~P4_7、P7_2~P7_5、P9_1没有连接到外部。

表23.30 电气特性(2)(注1)

77 D		TT []		测点友从		额定值		* /-
符号		项目		测定条件	最小	典型	最大	单位
Lcc	电源电流 (VCC1=2.7~3.6V)	单芯片模式、 输出引脚开路、	掩模型ROM	f(BCLK)=10MHz 无分频		8	11	mA
		其它引脚为VSS		内部振荡器振荡运行时 无分频		1		mA
			闪存	f(BCLK)=10MHz 无分频		8	13	mA
				内部振荡器振荡运行时 无分频		1.8		mA
			闪存编程	f(BCLK)=10MHz VCC1=3.0V		12		mA
			闪存擦除	f(BCLK)=10MHz VCC1=3.0V		22		mA
			掩模型ROM	f(XCIN)=32kHz 低功耗模式时 ROM(注3)		25		μА
			闪存	f(BCLK)=32kHz 低功耗模式时 RAM(注3)		25		μ A
				f (BCLK) =32kHz 低功耗模式时 闪存 (注3)		420		μА
				内部振荡器振荡运行、 等待模式时		45		μА
			掩模型ROM、 闪存	f (BCLK) 亖 32kHz 等待模式时 (注2) 振荡能力High		6. 0		μА
				f (BCLK)		1.8		μА
				停止模式时 Topr= 25 ℃		0. 7	3. 0	μ А
Idet4	低电压检测功耗(注	(4)				0. 6	4	μA
Idet3	复位区检测功耗(注	(4)				0. 4	2	μ Α

- 注1. 不指定时,Vcc1=Vcc2=2.7~3.3V、Vss=0V、Topr=−20~85℃/-40~85℃、f(BCLK)=10MHz。
- 注2. 通过fC32使1个定时器运行的状态。 注3. 表示存在执行程序的存储器。
- 注4. Idet 为将以下位置 "1" (检测电路有効) 时的功耗。

Idet4: VCR2寄存器的VC27位 Idet3: VCR2寄存器的VC26位

时序必要条件

(不指定时, Vcc1=Vcc2=3V、Vss=0V、Topr=-20~85℃/-40~85℃)

表23.31 外部时钟输入(XIN输入)

符号	项目	额只	₩ /÷	
		最小	最大	单位
tc	外部时钟输入周期时间	100		ns
tw(H)	外部时钟输入 "H" 电平脉宽	40		ns
tw(L)	外部时钟输入 "L" 电平脉宽	40		ns
tr	外部时钟上升时间		18	ns
tf	外部时钟下降时间		18	ns

表23.32 存储器扩展模式、微处理器模式

符号		额足	∺ /÷	
付亏	项目	最小	最大	单位
tac1(RD-DB)	数据输入存取时间(设定无等待时)		(注1)	ns
tac2(RD-DB)	数据输入存取时间(设定有等待时)		(注2)	ns
tac3(RD-DB)	数据输入存取时间(存取多路复用总线区域时)		(注3)	ns
t _{su} (DB-RD)	数据输入准备时间	50		ns
tsu(RDY-BCLK)	RDY輸入准备时间	40		ns
tsu(HOLD-BCLK)	HOLD输入准备时间	50		ns
th(RD-DB)	数据输入保持时间	0		ns
th(BCLK -RDY)	RDY输入保持时间	0		ns
th (BCLK-HOLD)	HOLD输入保持时间	0		ns

注1. 按BCLK的频率用以下的计算式计算。

$$\frac{0.5\times10^9}{f(BCLK)}\!-\!60[\text{ns}]$$

注2. 按BCLK的频率用以下的计算式计算。

 $\frac{(n-0.5)\times 10^9}{f(BCLK)}$ -60[ns] 在设定1个等待时n为"2";在设定2个等待时n为"3";在设定3个等待时n为"4"

注3. 按BCLK的频率用以下的计算式计算。

$$\frac{(n-0.5)\times 10^9}{f(BCLK)}$$
 $-60[ns]$ 在设定2个等待时n为"2";在设定3个等待时n为"3"

时序必要条件

(不指定时, Vcc1=Vcc2=3V、Vss=0V、Topr=-20~85℃/-40~85℃)

表23.33 定时器A输入(事件计数器模式的计数输入)

符号	项目	额足	* <i>(</i> -	
		最小	最大	单位
tc(TA)	TAilN输入周期时间	150		ns
tw(TAH)	TAiIN输入"H"电平脉宽	60		ns
tw(TAL)	TAilN输入 "L" 电平脉宽	60		ns

表23.34 定时器A输入(定时器模式的选通输入)

符号	诺 日	额定值		单位
	项目	最小	最大	平11年
tc(TA)	TAiIN输入周期时间	600		ns
tw(TAH)	TAiIN输入"H"电平脉宽	300		ns
tw(TAL)	TAi IN输入 "L" 电平脉宽	300		ns

表23.35 定时器A输入(单次触发定时器模式的外部触发输入)

符号	TE D	额足	官值	* <i>\t</i> -
	项目	最小	最大	单位
tc(TA)	TAilN输入周期时间	300		ns
tw(TAH)	TAiIN输入"H"电平脉宽	150		ns
tw(TAL)	TAi IN输入 "L" 电平脉宽	150		ns

表23.36 定时器A输入(脉宽调制模式的外部触发输入)

符号	ᄍᄆ	额定值		单位
	项目	最小	最大	単1型
tw(TAH)	TAiIN输入"H"电平脉宽	150		ns
tw(TAL)	TAi IN输入 "L" 电平脉宽	150		ns

表23.37 定时器A输入(事件计数器模式的增减输入)

符号	· 古日	额定值	单位	
付亏	项目	最小	最大	半江
tc(UP)	TAiOUT输入周期时间	3000		ns
tw(UPH)	TAiOUT输入"H"电平脉宽	1500		ns
tw(UPL)	TAiOUT输入"L"电平脉宽	1500		ns
tsu(UP-TIN)	TAiOUT输入准备时间	600		ns
th(TIN-UP)	TAiOUT输入保持时间	600		ns

表23.38 定时器A输入(事件计数器模式的二相脉冲输入)

符号	TG D	额足	官值	单位
	项目	最小	最大	
tc(TA)	TAiIN输入周期时间	2		μs
tsu(TAIN-TAOUT)	TAiOUT输入准备时间	500		ns
tsu(TAOUT-TAIN)	TAiIN输入准备时间	500		ns

时序必要条件

(不指定时, Vcc1=Vcc2=3V、Vss=0V、Topr=-20~85℃/-40~85℃)

表23.39 定时器B输入(事件计数器模式的计数输入)

符号	项目	额定值		单位
	坝日	最小	最大	年11年
tc(TB)	TBiIN输入周期时间(单边沿计数)	150		ns
tw(TBH)	TBiIN输入 "H" 电平脉宽(单边沿计数)	60		ns
tw(TBL)	TBiIN输入 "L" 电平脉宽(单边沿计数)	60		ns
tc(TB)	TBiIN输入周期时间(双边沿计数)	300		ns
tw(TBH)	TBiIN输入 "H" 电平脉宽(双边沿计数)	120		ns
tw(TBL)	TBiIN输入 "L" 电平脉宽(双边沿计数)	120		ns

表23.40 定时器B输入(脉冲周期测定模式)

符号	在 日	额定值		⇔
	项目	最小	最大	单位
tc(TB)	TBiIN输入周期时间	600		ns
tw(TBH)	TBiIN输入"H"电平脉宽	300		ns
tw(TBL)	TBiIN输入 "L" 电平脉宽	300		ns

表23.41 定时器B输入(脉宽测定模式)

符号	K-0	额定值		₩ /÷
	项目	最小	最大	单位
tc(TB)	TBiIN输入周期时间	600		ns
tw(TBH)	TBilN输入"H"电平脉宽	300		ns
tw(TBL)	TBiIN输入 "L" 电平脉宽	300		ns

表23.42 A/D触发输入

符号	TE D	额足	筐值	单位
	项目	最小最大	平江	
tc(AD)	ADTRG 输入周期时间(触发可能最小)	1500		ns
tw(ADL)	ADTRG 输入 "L" 电平脉宽	200	·	ns

表23.43 串行接口

符号	项目	额定值	单位	
	火 日	最小	最大	半江
tc(CK)	CLKi 输入周期时间	300		ns
tw(CKH)	CLKi 输入"H"电平脉宽	150		ns
tw(CKL)	CLKi 输入 "L" 电平脉宽	150		ns
td(C-Q)	TXDi输出延迟时间		160	ns
th(C-Q)	TXDi 保持时间	0		ns
t _{su} (D-C)	RXDi输入准备时间	100		ns
th(C-D)	RXDi输入保持时间	90		ns

表23.44 外部中断 INTi 输入

符号	在 日	额只	定值	单位
	项目	最小	最大	
tw(INH)	INTi 输入 "H" 电平脉宽	380		ns
tw(INL)	INTi 输入 "L" 电平脉宽	380		ns

开关特性

(不指定时, Vcc1=Vcc2=3V、Vss=0V、Topr=-20~85℃/-40~85℃)

表23.45 存储器扩展模式、微处理器模式(设定无等待时)

77 D	75.0	测点友件	额流	定值	* /-
符号	项目	测定条件	最小	最大	单位
td(BCLK-AD)	地址输出延迟时间			30	ns
th(BCLK-AD)	地址输出保持时间 (BCLK基准)		4		ns
th(RD-AD)	地址输出保持时间 (RD基准)		0		ns
th(WR-AD)	地址输出保持时间(WR基准)		(注2)		ns
td(BCLK-CS)	片选输出延迟时间			30	ns
th(BCLK-CS)	片选输出保持时间(BCLK基准)		4		ns
td(BCLK-ALE)	ALE信号输出延迟时间			25	ns
th(BCLK-ALE)	ALE信号输出保持时间		-4		ns
td(BCLK-RD)	RD信号输出延迟时间	图 23. 12		30	ns
th(BCLK-RD)	RD信号输出保持时间		0		ns
td(BCLK-WR)	WR信号输出延迟时间			30	ns
th(BCLK-WR)	WR信号输出保持时间		0		ns
td(BCLK-DB)	数据输出延迟时间(BCLK基准)			40	ns
th(BCLK-DB)	数据输出保持时间(BCLK基准)(注3)		4		ns
td(DB-WR)	数据输出延迟时间(WR基准)		(注1)		ns
th(WR-DB)	数据输出保持时间(WR基准)(注3)		(注2)		ns
td(BCLK-HLDA)	HLDA 输出延迟时间			40	ns

注1. 按BCLK的频率用以下的计算式计算。

$$\frac{0.5 \times 10^9}{f(BCLK)} - 40[ns]$$
 f (BCLK) 为 12. 5MHz 以下

注2. 按BCLK的频率用以下的计算式计算。


$$\frac{0.5\times10^9}{f(BCLK)}-10[\text{ns}]$$

注3. 此额定值表示输出0FF的时序,并非表示数据总线的保持时间。数据总线的保持时间因附加电容和上拉(下拉)电阻值而不同。

右图的电路中的数据总线的保持时间由以下计算式表示:

$$t = -CR \times In(1 - VOL/VCC2)$$

例如,假设V0L=0. 2VCC2、C=30pF、R=1k Ω ,输出 "L" 电平的保持时间为 t = -30pF \times 1k Ω \times In (1 - 0. 2VCC2/VCC2) = 6. 7ns






图 23.12 端口 PO ~ P14 的测定电路

开关特性

(不指定时, Vcc1=Vcc2=3V、Vss=0V、Topr=-20~85℃/-40~85℃)

表23.46 存储器扩展模式、微处理器模式

(设定 $1\sim3$ 个等待、存取外部区域时)

<i>55</i> 🗆	75.0	测点友件	额足	₩ /÷	
符号	项目	测定条件	最小	最大	单位
td(BCLK-AD)	地址输出延迟时间			30	ns
th(BCLK-AD)	地址输出保持时间 (BCLK基准)		4		ns
th(RD-AD)	地址输出保持时间(RD基准)		0		ns
th(WR-AD)	地址输出保持时间(WR基准)		(注2)		ns
td(BCLK-CS)	片选输出延迟时间			30	ns
th(BCLK-CS)	片选输出保持时间(BCLK基准)		4		ns
td(BCLK-ALE)	ALE信号输出延迟时间			25	ns
th(BCLK-ALE)	ALE信号输出保持时间		-4		ns
td (BCLK-RD)	RD信号输出延迟时间	图 23. 12		30	ns
th (BCLK-RD)	RD信号输出保持时间		0		ns
td(BCLK-WR)	WR信号输出延迟时间			30	ns
th(BCLK-WR)	WR信号输出保持时间		0		ns
td(BCLK-DB)	数据输出延迟时间(BCLK基准)			40	ns
th (BCLK-DB)	数据输出保持时间(BCLK基准)(注3)		0		
td(DB-WR)	数据输出延迟时间(WR基准)		(注1)		ns
th(WR-DB)	数据输出保持时间(WR基准)(注3)		(注2)		ns
td(BCLK-HLDA)	HLDA 输出延迟时间			40	ns

注1. 按BCLK的频率用以下的计算式计算。

 $\frac{(n-0.5)\times 10^9}{f(BCLK)} - 40 [\text{ns}]$ 在设定1个等待时n为"1";在设定2个等待时n为"2"; 在设定3个等待时n为 "3"

n=1 时,f(BCLK) 为 12. 5MHz 以下

注2. 按BCLK的频率用以下的计算式计算。

$$\frac{0.5\times10^9}{f(BCLK)}-10[\text{ns}]$$

注3. 此额定值表示输出OFF的时序,并非表示数据总线的保持时间。数据总线的保 持时间因附加电容和上拉(下拉)电阻值而不同。


右图的电路中的数据总线的保持时间由以下计算式表示:

$$t = -CR \times In(1 - VOL/VCC2)$$

例如,假设VOL=0.2VCC2、C=30pF、R=1k Ω ,输出 "L" 电平的保持时间为

t = -30pF \times 1k $\Omega \times$ In (1 - 0. 2VCC2/VCC2)

=6.7ns



开关特性

(不指定时, Vcc1=Vcc2=3V、Vss=0V、Topr=-20~85℃/-40~85℃)

表23.47 存储器扩展模式、微处理器模式

(设定2~3个等待、存取外部区域且选择多路复用总线时)

が 므		测点友件	额只	额定值		
符号	项目	测定条件 最小 最大	最大	单位		
td(BCLK-AD)	地址输出延迟时间			50	ns	
th(BCLK-AD)	地址输出保持时间(BCLK基准)		4		ns	
th(RD-AD)	地址输出保持时间(RD基准)		(注1)		ns	
th(WR-AD)	地址输出保持时间(WR基准)		(注1)		ns	
td(BCLK-CS)	片选输出延迟时间			50	ns	
th(BCLK-CS)	片选输出保持时间(BCLK基准)		4		ns	
th(RD-CS)	片选输出保持时间(RD基准)		(注1)		ns	
th(WR-CS)	片选输出保持时间(WR基准)		(注1)		ns	
td (BCLK-RD)	RD信号输出延迟时间			40	ns	
th(BCLK-RD)	RD信号输出保持时间		0		ns	
td(BCLK-WR)	WR信号输出延迟时间			40	ns	
th(BCLK-WR)	WR信号输出保持时间	图 23. 12	0		ns	
td(BCLK-DB)	数据输出延迟时间 (BCLK基准)	图 23. 12		50	ns	
th(BCLK-DB)	数据输出保持时间 (BCLK基准)		4		ns	
td(DB-WR)	数据输出延迟时间(WR基准)		(注2)		ns	
th(WR-DB)	数据输出保持时间(WR基准)		(注1)		ns	
td (BCLK-HLDA)	HLDA输出延迟时间			40	ns	
td(BCLK-ALE)	ALE输出延迟时间 (BCLK基准)			25	ns	
th(BCLK-ALE)	ALE输出保持时间(BCLK基准)		-4		ns	
td(AD-ALE)	ALE输出延迟时间(地址基准)		(注3)		ns	
th(ALE-AD)	ALE输出保持时间(地址基准)		(注4)		ns	
td (AD-RD)	地址后RD信号输出延迟时间		0		ns	
td (AD-WR)	地址后WR信号输出延迟时间		0		ns	
tdZ (RD-AD)	地址输出浮动开始时间			8	ns	

注1. 按BCLK的频率用以下的计算式计算。

$$\frac{0.5\times10^9}{f(BCLK)}-10[\text{ns}]$$

注2. 按BCLK的频率用以下的计算式计算。

$$\frac{(n-0.5)\times 10^9}{f(BCLK)}$$
 – 50[ns] 在设定2个等待时n为"2";在设定3个等待时n为"3"

注3. 按BCLK的频率用以下的计算式计算。

$$\frac{0.5\times10^9}{f(BCLK)}\!-\!40[\text{ns}]$$

注4. 按BCLK的频率用以下的计算式计算。

$$\frac{0.5\times10^9}{f(BCLK)}-15[\text{ns}]$$




图23.13 时序图(1)




图23.14 时序图(2)




图 23.15 时序图 (3)




图 23.16 时序图 (4)




图 23.17 时序图 (5)




图 23.18 时序图 (6)




图 23.19 时序图 (7)




图 23. 20 时序图 (8)




图 23. 21 时序图 (9)

23. 2 电气特性(M16C/62PT)

表23.48 绝对最大额定值

符号		项目	条件	额定值	单位	
VCC1, VCC2	电源电压		Vcc1=Vcc2=AVcc	-0.3 ∼ 6.5	٧	
AVcc	模拟电源电压		Vcc1=Vcc2=AVcc	-0.3 ∼ 6.5	٧	
Vı	输入电压	RESET, CNVSS, BYTE, P6_0 \sim P6_7, P7_2 \sim P7_7, P8_0 \sim P8_7, P9_0 \sim P9_7, P10_0 \sim P10_7, P11_0 \sim P11_7, P14_0, P14_1, VREF, XIN		-0.3~Vcc1 +0.3 (注1)	٧	
		$\begin{array}{llllllllllllllllllllllllllllllllllll$		-0.3~Vcc2 +0.3 (注1)	٧	
		P7_0, P7_1		$-0.3 \sim 6.5$	٧	
Vo	输出电压	P6_0~P6_7, P7_2~P7_7, P8_0~P8_4, P8_6, P8_7, P9_0~P9_7, P11_0~P11_7, P14_0, P14_1, XOUT		-0.3~Vcc1 +0.3 (注1)	V	
		P0_0~P0_7, P1_0~P1_7, P2_0~P2_7, P3_0~P3_7, P4_0~P4_7, P5_0~P5_7, P12_0~P12_7, P13_0~P13_7		-0.3~Vcc2 +0.3 (注1)	٧	
		P7_0, P7_1		-0.3 ∼ 6.5	٧	
Pd	功耗		-40 °C < Topr ≤ 85 °C	300	mW	
			85 °C < Topr ≤ 125 °C	200		
Topr	工作环境温度	单片机运行时		-40~85/-40~125 (注2)	$^{\circ}$ C	
		闪存写擦除时		0~60	1	
Tstg	保存温度			$-65\!\sim\!150$	$^{\circ}\!\mathbb{C}$	

注1. 80引脚引脚版的P1_0~P1_7、P4_4~P4_7、P7_2~P7_5、P9_1没有连接到外部。 注2. T版为一40℃~85℃,V版为一40℃~125℃。

表23.49 推荐运行条件(注1)

<i>የ</i> ታ 🗆		T.D.		额定值			24.12	
符号		项目			最小	标准	最大	単位
Vcc1, Vcc2	电源电压(Vo	c1=Vcc	2)		4. 0	5. 0	5. 5	٧
AVcc	模拟电源电压	模拟电源电压				Vcc1		٧
Vss	电源电压	电源电压				0		٧
AVss	模拟电源电压	模拟电源电压				0		٧
VIH	"H" 电平	P3_1	\sim P3_7、P4_0 \sim P4_7、P5_0 \sim F	P5_7、P12_0~P12_7、P13_0~P13_7	0. 8Vcc2		Vcc2	٧
	输入电压	P0_0	0~P0_7、P1_0~P1_7、P2_0~F	P2_7、P3_0(单芯片模式时)	0. 8Vcc2		Vcc2	٧
)∼P6_7、P7_2∼P7_7、P8_0∼F _0∼P11_7、P14_0、P14_1、XIN	P8_7、P9_0 \sim P9_7、P10_0 \sim P10_7、 、RESET、CNVSS、BYTE	0. 8Vcc1		Vcc1	٧
		P7_0), P7_1		0. 8Vcc1		6. 5	٧
VIL	"L" 电平	P3_1	\sim P3_7、P4_0 \sim P4_7、P5_0 \sim F	P5_7、P12_0~P12_7、P13_0~P13_7	0		0. 2Vcc2	٧
	输入电压	P0_0	0~P0_7、P1_0~P1_7、P2_0~F	P2_7、P3_0(单芯片模式时)	0		0. 2Vcc2	٧
		P10_)~P6_7、P7_0~P7_7、P8_0~F <u>0~P10_</u> 7、P11_0~P11_7、P14 . RESET、CNVSS、BYTE		0		0. 2Vcc1	٧
I OH (peak)	峰值 "H" 电输出电流	峰值 "H" 电平 输出电流 P0_0~P0_7、P1_0~P1_7、P 4_0~P4_7、P5_0~P5_7、P P8_0~P8_4、P8_6、P8_7、P5_0					— 10. O	mA
OH (avg)	平均 "H" 电输出电流	平	P0_0~P0_7、P1_0~P1_7、P2 P4_0~P4_7、P5_0~P5_7、P6 P8_0~P8_4、P8_6、P8_7、P9 P11_0~P11_7、P12_0~P12_7				-5.0	mA
I 0L (peak)	峰值 "L" 电输出电流	卫平	P0_0~P0_7, P1_0~P1_7, P2 P4_0~P4_7, P5_0~P5_7, P6 P8_0~P8_4, P8_6, P8_7, P9 P11_0~P11_7, P12_0~P12_7				10. 0	mA
I OL (avg)	平均 "L" 电输出电流	1平	P0_0~P0_7、P1_0~P1_7、P2 P4_0~P4_7、P5_0~P5_7、P6 P8_0~P8_4、P8_6、P8_7、P9_				5. 0	mA
f(XIN)	主时钟输入排	主时钟输入振荡频率		VCC1=4. 0 ~ 5. 5V	0		16	MHz
f(XCIN)	副时钟振荡频	副时钟振荡频率				32. 768	50	kHz
f(Ring)	内部振荡器排	内部振荡器振荡频率		0. 5	1	2	MHz	
f (PLL)	PLL 时钟振荡	PLL时钟振荡频率		VCC1=4. 0 ~ 5. 5V	10		24	MHz
f (BCLK)	CPU运行频率	CPU运行频率			0		24	MHz
tsu(PLL)	PLL频率合成	器稳定	等待时间	Vcc1=5. 0V			20	ms

注1. 不指定时, Vcc1=Vcc2=4.0V~5.5V、Topr=-40~85℃/-40~125℃。 T版为-40℃~85℃, V版为-40℃~125℃。

注2. 平均输出电流为100ms期间内的平均值。

注3. 必须使端口P0、P1、P2、P8_6、P8_7、P9、P10、P11、P14_0、P14_1的IOL(peak)总计在80mA以下;端口P3、P4、P5、P6、 P7、P8_0~P8_4、P12、P13的IOL(peak)总计在80mA以下;端口P0、P1、P2的IOH(peak)总计在一40mA以下;端口P3、P4、 P5、P12、P13的IOH(peak) 总计在-40mA以下;端口P6、P7、P8_0~P8_4的IOH(peak) 总计在-40mA以下;端口P8_6、P8_7、 P9、P10、P11、P14_0、P14_1的 IOH (peak) 总计在-40mA以下。另外,80引脚版只有1个VCC、VSS,必须使全端口 IOL (peak) 总计和IOH(peak)总计在80mA以下。

注4. 80引脚版的P1_0~P1_7、P4_4~P4_7、P7_2~P7_5、P9_1没有连接到外部。

表23.50 A/D转换特性(注1)

77 D		花口		测点友件		额定值		₩ /÷
符号		项目		测定条件	最小	标准	最大	单位
-	分辨率		VREF=VCC	1			10	Bits
INL	积分非线 性误差	10bit	V _{REF} = V _{CC1} =5V	ANO ~ AN7 输入 ANO_0 ~ ANO_7 输入 AN2_0 ~ AN2_7 输入 ANEXO、ANEX1 输入			±3	LSB
				外部运算放大器连接模式			±7	LSB
		8bit	VREF=VCC	1=5. 0V			\pm 2	LSB
-	绝对精度	10bit	V _{REF} = V _{CC1} =5V	ANO ~ AN7 输入 ANO_0 ~ ANO_7 输入 AN2_0 ~ AN2_7 输入 ANEX0、ANEX1 输入			± 3	LSB
				外部运算放大器连接模式			± 7	LSB
		8bit	VREF=VCC	1=5. 0V			± 2	LSB
-	容许信号派	原阻抗				3		$\mathbf{k}\Omega$
DNL	微分非线性	挂误差					±1	LSB
_	偏移误差						\pm 3	LSB
_	增益误差						\pm 3	LSB
RLADDER	梯形电阻		VREF=VCC	1	10		40	$\mathbf{k}\Omega$
tconv	转换时间(10bit)、有采样&保持	VREF=VCC	1=5V、	2. 75			μs
tconv	转换时间(8bit)、有采样&保持	V _{REF} =V _{CC}	1=5V、	2. 33			μs
tsamp	采样时间				0. 25			μs
VREF	基准电压				2. 0		Vcc1	٧
VIA	模拟输入电	3压			0		VREF	٧

- 注1. 不指定时,VCC1= AVCC = VREF =3.3~5.5V、VSS=AVSS =0V、Topr = -40~85℃/-40~85℃。 T版为-40℃~85℃,V版为-40℃~125℃。
- 注2. Φ AD 的频率必须在12MHz 以下。
 - 没有采样&保持时,除了注2的限制以外, φ AD的频率必须在250kHz 以上。
 - 有采样&保持时,除了注2的限制以外, φ AD的频率必须在1MHz以上。

表23.51 D/A转换特性(注1)

<i>h</i> /r □	- F	测定条件		单位		
符号		最小	标准	最大	平1吐	
_	分辨率				8	Bits
_	绝对精度				1. 0	%
tsu	设定时间				3	μs
Ro	输出电阻		4	10	20	kΩ
IVREF	基准电源输入电流	(注2)			1. 5	mA

- 注1. 不指定时,Vcc1=VREF=4.0~5.5V、Vss=AVss=0V、Topr=−40~85℃/−40~125℃。 T版为−40℃~85℃,V版为−40℃~125℃。
- 注2. 为使用1个D/A转换器或者不使用D/A转换器的D/A寄存器的值为"00h"的情况。A/D转换器的梯形电阻除外。另外,即使A/D控制寄存器的内容为Vref未连接时,也存在D/A转换器的IVREF。

表23.52 闪存的电气特性(注1.注10.注11) 100次产品(B、U)

7/2 C	项目			额定值		₩ /÷	
符号			最小	标准	最大	单位	
-	编程、擦除次数(注3)		100			次	
-	字编程时间(Vcc1 =5.0V)			25	200	μs	
_	锁住位编程时间			25	200	μs	
-	块擦除时间	4K字节块		0. 3	4	s	
	(Vcc1 =5. 0V)	8K字节块		0. 3	4	s	
		32K字节块		0. 5	4	s	
		64K字节块		0.8	4	s	
-	擦除全部非锁住块时间(注2)				4 × n	s	
tPS	闪存电路稳定等待时间	_			15	μs	
_	数据保持时间(注5)		20			年	

表23.53 闪存的电气特性(注6.注10.注11)

10,000次产品(B7、U7)(块A、块1(注7))

符号	项目				单位	
付亏	坝日		最小	标准	最大	半江
_	编程、擦除次数(注3、8、9)		10,000(注4)			次
_	字编程时间(Vcc1 =5.0V)			25		μs
_	锁住位编程时间			25		μs
_	块擦除时间 (Vcc1=5. 0V)	4K 字节块		0. 3		N
tPS	闪存电路稳定等待时间				15	μs
-	数据保持时间(注5)		20			年

- 注1. 不指定时, Vcc1=4.5~5.5V、Topr=0~60℃(B、U)。
- 注2. n为擦除的块数。
- 注3. 编程、擦除次数的定义
 - 编程、擦除次数为各块的擦除次数。
 - 编程、擦除次数为n次(n=100、1,000、10,000)时,能按块分别擦除n次。
 - 例如,对4K字节的块A的不同地址进行2,048次的1个字的写操作后擦除此块,编程/擦除次数就被计为1次。但是,对于1次的擦除,不能对同一地址进行多次写操作(禁止重写)。
- 注4. 是保证编程/擦除后的所有电气特性的最小次数(保证值为1 \sim "最小"值的范围)。
- 注5. 条件是Ta(工作环境温度)=55℃。在此条件外的数据保护时间请参照瑞萨科技公司、瑞萨销售店及特约经销店咨询。
- 注6. 不指定时, VCC1=4.5~5.5V、Topr=-40~85℃(B7、U7(T版))/-40~125℃(B7、U7(V版))。
- 注7. 是编程、擦除次数超过1,000次时的块A和块1的规格。
 - 对于1,000次为止的字编程时间、块擦除时间,其全部块与100次产品相同。
- 注8. 对于进行多次改写的系统,作为有效地减少改写次数的方法,采取错开写地址等手段,在进行尽可能不留有空区的编程(写)后,执行1次擦除。例如,进行1组8字的编程时,如果在进行最大256组的写操作后执行1次擦除,就能有效地减少改写次数。并且,如果均衡地进行块A和块1的擦除,就能更有效地减少改写次数。建议记录各块擦除次数的信息以及设置限制次数。
- 注9. 块擦除发生擦除错误时,必须在擦除错误消失前至少执行3次的清除状态寄存器命令→块擦除命令。
- 注10. 进行100次以上的改写时(B7、U7),必须将PM1寄存器的PM17位置"1"(有等待)。
- 注11. 有关故障率,请向瑞萨有关公司查询。

表23.54 闪存的写/擦除电压和读工作电压特性

(Topr=0~60℃ (B、U)、Topr=-40~85℃ (B7、U7(T版))/-40~125℃ (B7、U7(V版)))

闪存的写、擦除电压	闪存的读工作电压
Vcc1 =5. 0 ± 0.5 V	Vcc1 =4. 0 ~ 5. 5V

表23.55 电源电路的时序特性

符号	西日	测宁女件	额定值			单位
付写	项目	测定条件	最小	标准	最大	平1立
td(P-R)	接通电源时内部电源稳定时间	Vcc1=4. 0 ~ 5. 5V			2	ms
td(R-S)	STOP解除时间				150	μs
td(W-S)	低功耗模式等待模式解除时间				150	μs




图23.22 电源电路的时序图

表23.56 电气特性(1)(注1)

符号			15日	测宁久从		预定值		单位
付写		项目 		测定条件	最小	标准	最大	甲12
Vон	"H"电平 输出电压		2~P7_7, P8_0~P8_4, P8_6, P8_7, _0~P10_7, P11_0~P11_7,	I он= — 5mA	Vcc1 — 2. 0		Vcc1	٧
		P0_0~P0_7, P1_	0∼P1_7, P2_0∼P2_7, 0∼P4_7, P5_0∼P5_7, 13 0∼P13 7	I OH= — 5mA (注 2)	Vcc2 — 2. 0		VCC2	
Vон	"H"电平 输出电压	P6_0~P6_7, P7_	2~P7_7, P8_0~P8_4, P8_6, P8_7, _0~P10_7, P11_0~P11_7,	I он= — 200 μA	Vcc1 — 0. 3		Vcc1	٧
		P0_0~P0_7, P1_0~P1_7, P2_0~P2_7, P3_0~P3_7, P4_0~P4_7, P5_0~P5_7, P12_0~P12_7, P13_0~P13_7		I OH= - 200 μA (注2)	Vcc2 — 0. 3		Vcc2	
Vон	"H" 电平输出	电压 XOUT	HIGHPOWER	I он= — 1mA	Vcc1 — 2. 0		Vcc1	٧
			LOWPOWER	I он= — О. 5mA	Vcc1 — 2. 0		Vcc1	
	"H" 电平输出	出电压 XCOUT	HIGHPOWER	无负载时		2. 5		٧
			LOWPOWER	无负载时		1. 6		
Vol	"L"电平 输出电压		0~P7_7, P8_0~P8_4, P8_6, P8_7, 0~P10_7, P11_0~P11_7,	IoL=5mA			2. 0	٧
			0 ∼ P1_7, P2_0 ∼ P2_7, 0 ∼ P4_7, P5_0 ∼ P5_7, 13_0 ∼ P13_7	IOL=5mA(注2)			2. 0	
VoL			0∼P7_7, P8_0∼P8_4, P8_6, P8_7, _0∼P10_7, P11_0∼P11_7,	IoL=200 μA			0. 45	V
			0∼P1_7, P2_0∼P2_7, 0∼P4_7, P5_0∼P5_7, 13_0∼P13_7	IoL=200 μA(注2)			0. 45	
VoL	"L" 电平输出	电压 XOUT	HIGHPOWER	I OL=1mA			2. 0	٧
			LOWPOWER	I oL=0. 5mA			2. 0	
	"L" 电平输出	出电压 XCOUT	HIGHPOWER	无负载时		0		٧
			LOWPOWER	无负载时		0		
VT+-VT-	滞后		$\overline{\text{NTO}} \sim \overline{\text{INT5}}, \ \overline{\text{NMI}},$		0. 2		1.0	٧
VT+-VT-	滞后	RESET			0. 2		2. 5	٧
Тін	"H"电平 输入电流	P4_7, P5_0~P5_ P9_0~P9_7, P10	0~P1_7, P2_0~P2_7, P3_0~P3_7, P4_0~ 7, P6_0~P6_7, P7_0~P7_7, P8_0~P8_7, _0~P10_7, P11_0~P11_7, _13_0~P13_7, P14_0, P14_1 _s, BYTE	V1=5V			5. 0	Ац
TIL	"H"电平 输入电流	P4_0 ~ P4_7, P5_ P8_0 ~ P8_7, P9_	0 ~ P1_7, P2_0 ~ P2_7, P3_0 ~ P3_7, 0 ~ P5_7, P6_0 ~ P6_7, P7_0 ~ P7_7, 0 ~ P9_7, P10_0 ~ P10_7, P11_0 ~ P11_7, 13_0 ~ P13_7, P14_0, P14_1 IS, BYTE	V1=0V			-5.0	μ А
RPULLUP	上拉电阻	P4_0 ~ P4_7, P5_ P8_0 ~ P8_4, P8_	0~P1_7, P2_0~P2_7, P3_0~P3_7, 0~P5_7, P6_0~P6_7, P7_2~P7_7, 6, P8_7, P9_0~P9_7, P10_0~P10_7, 12_0~P12_7, P13_0~P13_7,	V1=0V	30	50	170	kΩ
Rfxin	反馈电阻 XI	N				1. 5		MΩ
Rfxcin	反馈电阻 XC	IN				15		MΩ
VRAM	RAM保持电压			停止模式时	2. 0			V

注1. 不指定时,Vcc1=Vcc2=4.0~5.5V、Vss=0V、Topr=−40~85℃/−40~125℃、f(BCLK)=24MHz。 T版为-40℃~85℃, V版为-40℃~125℃。

注2. 80引脚版的P1_0 \sim P1_7、P4_4 \sim P4_7、P7_2 \sim P7_5、P9_1 没有连接到外部。

表23.57 电气特性(2)(注1)

符号		项目		测定条件		额定值		单位
付写		坝 日		测足余针	最小	标准	最大	平1立
Icc	电源电流 (VCC1=4.0~5.5V)	单芯片模式、 输出引脚开路、	掩模型ROM	f (BCLK) =24MHz PLL 运行时,无分频		14	20	mA
		其它引脚为 Vss		内部振荡器振荡运行时 无分频		1		mA
			闪存	f (BCLK) =24MHz PLL 运行时,无分频		18	27	mA
				内部振荡器振荡运行时 无分频		1.8		mA
			闪存编程	f(BCLK)=10MHz VCC1=5. OV		15		mA
			闪存擦除	f(BCLK)=10MHz VCC1=5. OV		25		mA
			掩模型ROM	f(XCIN)=32kHz 低功耗模式时 ROM(注3)		25		μ Α
			闪存	f(BCLK)=32kHz 低功耗模式时 RAM(注3)		25		μ Α
				f (BCLK)=32kHz 低功耗模式时 闪存 (注3)		420		μ Α
				内部振荡器振荡运行、 等待模式时		50		μA
			掩模型ROM、 闪存	f (BCLK)=32kHz 等待模式时 (注2) 振荡能力 High		7. 5		μ Α
				f (BCLK)=32kHz 等待模式时 (注2) 振荡能力 Low		2. 0		μ Α
				停止模式时 Topr=25℃		2. 0	6. 0	μ A
				停止模式时 Topr=85℃			20	μ A
				停止模式时 Topr=125℃(注4)			TBD	μ A

注1. 不指定时,VCC1=VCC2=4.0~5.5V、VSS=0V、Topr=−40~85℃/−40~125℃、f(BCLK)=24MHz。 T版为-40℃~85℃, V版为-40℃~125℃。

注2. 通过fC32使1个定时器运行的状态。

注3. 表示存在执行程序的存储器。 注4. TBD:To Be Determined

时序必要条件

(不指定时, Vcc1=Vcc2=5V、Vss=0V、Topr=-40~85℃(T版)/-40~125℃(V版))

表23.58 外部时钟输入(XIN输入)

符号	TO D	额只	单位	
付写	项目	最小	最大	平14
tc	外部时钟输入周期时间	62. 5		ns
tw(H)	外部时钟输入 "H" 电平脉宽	25		ns
tw(L)	外部时钟输入 "H" 电平脉宽	25		ns
tr	外部时钟上升时间		15	ns
tf	外部时钟下降时间		15	ns

时序必要条件

(不指定时, Vcc1=Vcc2=5V、Vss=0V、Topr=-40~85℃(T版)/-40~125℃(V版))

表23.59 定时器A输入(事件计数器模式的计数输入)

符号	万 日	额只	单位		
付写	项目		最大	平1年	
tc(TA)	TAiIN输入周期时间	100		ns	
tw(TAH)	TAiIN输入 "H" 电平脉宽	40		ns	
tw(TAL)	TAiIN输入 "L" 电平脉宽	40		ns	

表23.60 定时器A输入(定时器模式的增益输入)

<i>የ</i> ታ 🗆	日刊		额定值		
符号	项目	最小	最大	单位	
tc(TA)	TAiIN输入周期时间	400		ns	
tw(TAH)	TAiIN输入"H"电平脉宽	200		ns	
tw(TAL)	TAiIN输入 "L" 电平脉宽	200		ns	

表23.61 定时器A输入(单次触发定时器模式的外部触发输入)

<i>የተ</i> 🗆	项目		额定值		
符号			最大	单位	
tc(TA)	TAiIN输入周期时间	200		ns	
tw(TAH)	TAilN输入 "H" 电平脉宽	100		ns	
tw(TAL)	TAilN输入"L"电平脉宽	100		ns	

表23.62 定时器A输入(脉宽调制模式的外部触发输入)

<i>⁄</i> ⁄⁄ □			额定值		
符号	项目	最小	最大	单位	
tw(TAH)	TAiIN输入"H"电平脉宽	100		ns	
tw(TAL)	TAiIN输入 "L" 电平脉宽	100		ns	

表23.63 定时器A输入(事件计数器模式的增减输入)

符号	西日	额定值		单位	
付写	项目 	最小	最大	平1型	
tc(UP)	TAiOUT输入周期时间	2000		ns	
tw(UPH)	TAiOUT输入"H"电平脉宽	1000		ns	
tw(UPL)	TAiOUT输入"L"电平脉宽	1000		ns	
tsu(UP-TIN)	TAiOUT输入准备时间	400		ns	
th(TIN-UP)	TAi OUT 输入保持时间	400		ns	

表23.64 定时器A输入(事件计数器模式的二相脉冲输入)

55 D	E D	额足	官值	* <i>(</i>)
付写	符号		最大	单位
tc(TA)	TAiIN输入周期时间	800		ns
tsu(TAIN-TAOUT)	TAiOUT输入准备时间	200		ns
tsu(TAOUT-TAIN)	TAiIN输入准备时间	200		ns

时序必要条件

(不指定时, Vcc1=Vcc2=5V、Vss=0V、Topr=-40~85℃(T版)/-40~125℃(V版))

表23.65 定时器B输入(事件计数器模式的计数输入)

符号	표민	额定值		单位	
付亏	项目	最小	最大	半世	
tc(TB)	TBiIN输入周期时间(单边沿计数)	100		ns	
tw(TBH)	TBiIN输入 "H" 电平脉宽(单边沿计数)	40		ns	
tw(TBL)	TBiIN输入 "L" 电平脉宽(单边沿计数)	40		ns	
tc(TB)	TBiIN输入周期时间(双边沿计数)	200		ns	
tw(TBH)	TBiIN输入 "H" 电平脉宽(双边沿计数)	80		ns	
tw(TBL)	TBiIN输入 "L" 电平脉宽(双边沿计数)	80		ns	

表23.66 定时器B输入(脉冲周期测定模式)

<i>የተ</i> 🗆	· 古日	额足	定值	单位
符号 项目		最小	最大	平14
tc(TB)	TBiIN输入周期时间	400		ns
tw(TBH)	TBiIN输入"H"电平脉宽	200		ns
tw(TBL)	TBi IN输入 "L" 电平脉宽	200		ns

表23.67 定时器B输入(脉宽测定模式)

<i>55</i> 🗆	K-0	额足	额定值	
符号	项目		最大	单位
tc(TB)	TBiIN输入周期时间	400		ns
tw(TBH)	TBiIN输入 "H" 电平脉宽	200		ns
tw(TBL)	TBiIN输入 "L" 电平脉宽	200		ns

表23.68 A/D触发输入

/r/r 🗆		额足	官值	* <i>\</i>	
符号	项目	最小最大		单位	
tc(AD)	ADTRG 输入周期时间(触发可能最小)	1000		ns	
tw(ADL)	ADTRG 输入 "L" 电平脉宽	125	·	ns	

表23.69 串行接口

符号	西日	额定值		冶		
付写	项目	最小	最大	单位		
tc(CK)	CLKi 输入周期时间	200		ns		
tw(CKH)	CLKi 输入 "H" 电平脉宽	100		ns		
tw(CKL)	CLKi 输入 "L" 电平脉宽	100		ns		
td(C-Q)	TXDi输出延迟时间		80	ns		
th(C-Q)	TXDi 保持时间	0		ns		
t _{su} (D-C)	RXDi输入准备时间	70		ns		
th(C-D)	RXDi输入保持时间	90		ns		

表23.70 外部中断 INTi 输入

) 符号	万 日	额只	单位	
付亏	项目	最小	最大	半江
tw(INH)	INTi 輸入 "H" 电平脉宽	250		ns
tw(INL)	INTi 输入 "L" 电平脉宽	250		ns

时序必要条件

(不指定时, Vcc1=Vcc2=5V、Vss=0V、Topr=-40~85℃(T版)/-40~125℃(V版))




图 23. 23 端口 P0 ~ P10 的测定电路




图 23. 24 时序图 (1)




图 23. 25 时序图 (2)

24. 使用注意事项

24.1 SFR

24.1.1 寄存器设定时的注意事项

表 24.1 表示包含了仅可以写入位的寄存器。请给这些寄存器设定立即地址。如果通过对上一次的值 对下一个值进行加工来决定下一个值,请将写入寄存器的值也写入 RAM,在下一个值将 RAM 的值更改 后,再传送到寄存器。

表24.1 包含了仅能写入位的寄存器

寄存器名	符号	地址
看门狗定时器启动寄存器	WDC	000E
定时器A1-1寄存器	TA11	0343 ~ 0342
定时器 A2-1 寄存器	TA21	0345 ~ 0344
定时器 A4-1 寄存器	TA41	0347 ~ 0346
死区时间定时器	DTT	034C
定时器B2中断发生频率设定计数器	ICTB2	034D
SI/03位速率寄存器	S3BRG	0363
SI/04位速率寄存器	S4BRG	0367
UARTO 位速率寄存器	UOBRG	03A1
UART1 位速率寄存器	U1BRG	03A9
UART2位速率寄存器	U2BRG	0379
UART0 发送缓冲寄存器	UOTB	$03A3\sim03A2$
UART1 发送缓冲寄存器	U1TB	$03AB\!\sim\!03AA$
UART2 发送缓冲寄存器	U2TB	$037B\!\sim\!037A$
递增/递减标志	UDF	0384
定时器AO寄存器	TAO	0387 ~ 0386
定时器A1 寄存器	TA1	0389 ~ 0388
定时器A2寄存器	TA2	$038B\!\sim\!038A$
定时器A3寄存器	TA3	$038D\!\sim\!038C$
定时器A4寄存器	TA4	038F ~ 038E

24.2 复位

接通电源时等、VCC1引脚的输入电压必须满足SVCC规格。




图 24.1 SVCC的时序图

24.3 外部总线

- •由于ROM外接版为微处理器模式专用,所以CNVSS引脚必须连接到VCC1。
- 如果CNVSS引脚接 "H" 电平进行硬件复位 (硬件复位1或者低电压检测复位 (硬件复位2)),就不能读取内部ROM。

24.4 在使用PLL频率合成器时

在使用PLL频率合成器时,必须满足电源纹波规格,使电源电压稳定。

7:77				∺ /÷			
1寸	7	坝 日		最小	标准	最大	单位
f(ripple)		电源纹波容许频率(Vcc1)				10	kHz
V _{p-p} (ripp	ole)	电源纹波容许振幅电压	(Vcc1=5V时)			0. 5	٧
			(Vcc1=3V时)			0. 3	٧
Vcc(\(\Delta \) V.	/ Δ T)	纹波上升/下降斜率	(Vcc1=5V时)			0. 3	V/ms
			(Vcc1=3V时)			0. 3	V/ms




图 24.2 电源纹波的时序图

24.5 功耗控制

- 通过复位从停止模式返回时,在主时钟的振荡充分稳定前,必须给RESET 引脚输入 "L"电平。
- 使用定时器A从停止模式返回时,必须将TAiMR寄存器(i=0~4)的MRO位置 "0"(无脉冲输出)。
- 在转移到等待模式时,必须在WAIT指令前插入JMP.B指令。在JMP.B指令和WAIT指令之间,不能执行对RAM进行写操作的指令。在JMP.B指令和WAIT指令之间有可能发生DMA传送时,必须禁止DMA传送。另外,必须在WAIT指令的后面插入至少4条NOP指令。在进入等待模式且程序停止运行前,由于指令队列已经预先读取了WAIT指令后面的几个指令运行,所以根据指令的组合和执行时序,在进入等待模式前有可能执行下一条指令。

转移到等待模式时的程序例子如下所示:

例: JMP. B L1 ; 在WAIT指令前插入JMP. B指令 L1:

FSET I ; 转移到等待模式 NOP ; 插入至少4条NOP指令 NOP NOP NOP NOP

•转移到停止模式时,要在将CM1寄存器的CM10位置"1"的指令后紧跟一条JMP.B指令,然后插入至少4条NOP指令。在转移到停止模式时,由于指令队列预先读取到将CM10位置"1"(停止所有时钟)的指令后面的指令,所以在进入停止模式前有可能执行预先读取的指令,也有可能在执行解除停止模式的中断程序之前执行预先读取的指令。

转移到停止模式时的程序例子如下所示:

• 将CPU时钟的时钟源切换到主时钟时,必须在等待主时钟振荡稳定后切换。 将CPU时钟的时钟源切换到副时钟时,必须在等待副时钟振荡稳定后切换。

•减小功耗的要点

以下为减小功耗的要点。请在设计系统和编制程序时参考。

【端口】

即使转移到等待模式或者停止模式,I/0端口也会保持其原来的状态。激活状态的输出端口有电流流过。为高阻抗状态的输入端口有穿透电流流过。所以,必须事先将不需要的端口设定为输入端口,固定成稳定的电位,然后转移到等待模式或者停止模式。

【A/D转换器】

不进行A/D转换时,必须将ADCON1寄存器的VCUT位置"0"(Vref未连接)。另外,进行A/D转换时,必须在将VCUT位置"1"(Vref连接)后等待1μs以后,才能开始A/D转换。

【D/A转换器】

不进行 D/A 转换时,必须将 DACON 寄存器的 DAiE 位 ($i=0\sim1$) 置 "0" (禁止输出),并且将 DAi 寄存器 E "00h"。

【停止外围功能】

在等待模式时,必须通过CMO寄存器的CMO2位将不需要的外围功能停止。

但是,由于副时钟生成的外围功能时钟(fC32)不停止运行,所以不会降低功耗。从低速模式或者低功耗模式转移到等待模式时,必须在将CM02位置"0"(等待模式时,外围功能时钟不停止运行)后转移到等待模式。

【切换振荡驱动能力】

振荡处于稳定状态时,必须将驱动能力置为"LOW"。

24.6 保护

如果在将 PRC2 位置 "1"(写允许状态)后对任意地址进行写操作,PRC2 位就变为 "0"(写禁止状态)。 必须通过将 PRC2 位置 "1"后的下一条指令更改 PRC2 位保护的寄存器。在将 PRC2 位置 "1"的指令和下一条 指令之间,不能发生中断或者 DMA 传送。

24.7 中断

24.7.1 读取00000h地址单元

不要在程序中读00000h地址。在接受可屏蔽中断的中断请求时,CPU从00000h地址读取中断响应顺序中的中断信息(中断号和中断请求级)。此时,接受的中断的IR位为"0"。

如果在程序中读00000h地址,在被允许的中断中优先级最高的中断的IR位为"0"。此时,就有可能取消中断或者产生预想外的中断请求。

24.7.2 SP的设定

在接受中断前,必须给SP(USP、ISP)设定值。在复位后,SP(USP、ISP)为"0000h"。因此,如果在给SP(USP、ISP)设定值前接受中断,是程序失控的一个重要原因。

24.7.3 NMI 中断

- 不能禁止NMI 中断。不使用时,必须将NMI 引脚经电阻连接到VCC1(上拉)。
- 通过读 P8 寄存器的 P8_5 位,可读取 NMI 引脚的值。只能在 NMI 中断程序中判断引脚的电平时读取 P8_5 位。
- NMI 引脚为 "L" 电平时,不能转移到停止模式。如果 NMI 引脚为 "L" 电平, CM1 寄存器的 CM10 位 就被固定为 "0"。
- NMI 引脚为 "L"电平时,不能转移到等待模式。如果 NMI 引脚为 "L"电平,即使 CPU 停止运行, CPU 时钟也不停止,所以不减少功耗。在这种情况下,能通过此后的中断进行正常返回。
- NMI 引脚输入的信号的 "L"和 "H" 电平宽度都必须在CPU时钟的2 周期+300ns以上。

中断源的变更 24.7.4

如果更改中断源,中断控制寄存器的IR位就可能为"1"(有中断请求)。使用中断时,必须在更改 中断源后将IR位置"0"(无中断请求)。

另外,在此所说的中断源变更包含更改分配在各软件中断号中的中断源、极性及时序的所有要素。 因此,变更与中断源、极性及时序有关的外围功能的模式时,必须在更改这些内容后将IR位置"0" (无中断请求)。有关外围功能的中断,请参照各外围功能。

中断源的变更步骤例子如图24.3所示。




图 24.3 中断源的变更步骤例子

24.7.5 INT中断

- INTO ~ INT5 引脚输入的信号与CPU时钟无关,需要tw(INL)以上的"L"电平宽度或者tw(INH)以 上的"H"电平宽度。
- 如果更改 INTOIC ~ INT5IC 寄存器的 POL 位和 IFSR 寄存器的 IFSR7 ~ IFSR0 位, IR 位就可能为 "1" (有中断请求)。所以必须在更改这些位后将IR位置"0"(无中断请求)。

24.7.6 中断控制寄存器的变更

- (a) 必须在对应该寄存器的中断请求不发生的位置更改中断控制寄存器。在有可能发生中断请求时,必须在禁止中断后更改中断控制寄存器。
- (b) 在禁止中断后更改中断控制寄存器时,必须注意使用的指令。
- IR位以外的位的变更

如果在指令执行中发生对应该寄存器的中断请求,IR位就有可能不变为"1"(有中断请求),中断将被忽略。在发生这种问题时,必须用以下指令更改寄存器:

对象指令 ··· AND、OR、BCLR、BSET

• IR位的变更

在将IR位置 "0" (无中断请求)时,根据使用的指令,IR位有可能不变为 "0"。必须使用MOV指令将IR位置 "0"。

(c) 使用 I 标志禁止中断时,必须按以下的参考程序例子进行 I 标志的设定(有关参考程序例子的中断控制寄存器的变更,请参照(b))。

例1~例3是防止因内部总线和指令队列缓冲器的影响而在更改中断控制寄存器前I标志变为"1" (允许中断)的方法。

例1: 通过NOP指令等待中断控制寄存器被更改的例子

INT_SWITCH1:

FCLR I ; 禁止中断

AND. B #00H, 0055H ; 将TAOIC寄存器置 "00h"

NOP

NOP

FSET I ; 允许中断

NOP指令数如下:

PM20=1(1个等待)时2个; PM20=0(2个等待)时3个; 使用HOLD时4个。

例2: 通过虚读使FSET指令等待的例子

INT_SWITCH2:

FCLR I ; 禁止中断

AND. B #00H, 0055H ; 将TAOIC寄存器置 "00h"

MOV.W MEM, RO ; 虚读 FSET I ; 允许中断

例3:通过POPC指令更改I标志的例子

INT_SWITCH3:

PUSHC FLG

FCLR I ; 禁止中断

AND. B #00H, 0055H ; 将TAOIC寄存器置 "00h"

POPC FLG ; 允许中断

24.7.7 看门狗定时器中断

在看门狗定时器中断发生后,必须对看门狗定时器进行初始化。

24.8 DMAC

24.8.1 对 DMA i CON 寄存器的 DMAE 位写数据 (i = 0 ~ 1)

在(a)表示的条件下,请按(b)所示的步骤写。

- (a) 条件
 - DMAE 位为 "1" (DMAi 为激活状态) 时, 再次给 DMAE 位写 "1"。
 - 有可能在对DMAE位写数据的同时发生DMA请求。
- (b) 步骤
 - (1) 同时给DMAiCON寄存器的DMAE位和DMAS位写"1"(注1)。
 - (2) 通过程序确认DMAi是否为初始状态(注2)。

DMAi 不为初始状态时, 重复(1)(2)。

注1. DMAS位即使写 "1"也不变。如果写 "0",就变为 "0"(无DMA请求)。因此,为了给DMAE位写 "1",在给DMAiCON寄存器写数据时,如果对要给DMAS写的值预先置 "1",DMAS就能保持即将写前的状态。

对于DMAE位的写,即使使用读-改-写指令,只要对要给DMAS写的值预先置"1",就能保持指令执行中发生的DMA请求。

注2. 必须通过TCRi寄存器的值确认。

读取 TCRi 寄存器,如果能读取 DMA 传送开始前写给 TCRi 寄存器的值 (对 DMAE 位写数据后发生 DMA 请求时,为 "给 TCRi 寄存器写的值 -1"),就判断为处于初始状态,如果读到的值是传送中途的值,就判断为不处于初始状态。

24.9 定时器

24.9.1 定时器A

24.9.1.1 定时器A(定时器模式)

在复位后,定时器停止运行。通过 $TAiMR(i=0\sim4)$ 寄存器和TAi寄存器,在设定模式、计数源、计数器的值等后,必须将TABSR寄存器的TAiS位置 "1" (开始计数)。

另外,与是否在复位后无关,必须在TAiS位为"0"(停止计数)的状态下更改TAiMR寄存器。

通过读取TAi 寄存器,能在任意的时序读取计数中的计数器值。但是,在进行重加载操作的过程中读取时,只能读到"FFFFh"。另外,在计数停止时,如果在给TAi 寄存器设定值后并且在计数器开始计数前读取时,就能读取设定值。

在TB2SC寄存器的IVPCR1位为"1"(允许根据NMI引脚的输入电平强制切断三相输出)时,如果NMI引脚为"L"电平,TA10UT、TA20UT、TA40UT引脚就为高阻抗。

24.9.1.2 定时器A(事件计数器模式)

在复位后,定时器停止运行。通过 $TAiMR(i=0\sim4)$ 寄存器、TAi 寄存器、UDF 寄存器、ONSF 寄存器的 TAZIE、TAOTGL 和 TAOTGH 位、TRGSR 寄存器,在设定模式、计数源、计数器的值等后,必须将 TABSR 寄存器的 TAiS 位置 "1" (开始计数)。

另外,与是否在复位后无关,必须在TAiS位为 "0" (停止计数)的状态下更改TAiMR寄存器、UDF寄存器、ONSF寄存器的TAZIE、TAOTGL和TAOTGH位、TRGSR寄存器。

通过读取TAi 寄存器,能在任意的时序读取计数中的计数器值。但是,在进行重加载操作的过程中读取时,只能读到"FFFFh",在溢出时读取"0000h"。在计数停止时,如果在给TAi 寄存器设定值后并且在计数器开始计数前读取时,就能读取设定值。

在TB2SC寄存器的IVPCR1位为"1"(允许根据NMI引脚的输入电平强制切断三相输出)时,如果NMI引脚为"L"电平,TA10UT、TA20UT、TA40UT引脚就为高阻抗。

24.9.1.3 定时器A(单次触发定时器模式)

在复位后,定时器停止运行。通过 $TAiMR(i=0\sim4)$ 寄存器、TAi 寄存器、ONSF 寄存器的 TAOTGL 和 TAOTGH 位、<math>TRGSR 寄存器,在设定模式、计数源、计数器的值等后,必须将 TABSR 寄存器的 TAiS 位置"1"(开始计数)。

另外,与是否在复位后无关,必须在TAiS位为"0"(停止计数)的状态下更改TAiMR寄存器、ONSF寄存器的TAOTGL和TAOTGH位、TRGSR寄存器。

如果在计数中将TAiS位置"0"(停止计数),就进行以下的运行。

- 计数器停止计数,对重加载寄存器的内容进行重新装入。
- TAiOUT 引脚输出 "L" 电平。
- 在CPU时钟的1个周期后,TAiIC寄存器的IR位变为"1"(有中断请求)。

由于单次触发定时器的输出与内部生成的计数源同步,所以在选择外部触发时,从给TAiIN引脚触发输入到单次触发定时器输出,最大产生计数源的1个周期的延迟。

在用以下任意方法设定定时器运行模式时, IR位变为"1"。

- 在复位后选择单次触发定时器模式时
- 将运行模式从定时器模式变更为单次触发定时器模式时
- 将运行模式从事件计数器模式变更为单次触发定时器模式时

因此, 在使用定时器Ai中断(IR位)时, 必须在进行上述设定后将IR位置 "0"。

如果在计数中发生触发,计数器就在发生再触发后进行1次递减计数,然后进行重加载寄存器的重新装入,继续进行计数。如果在计数中产生触发,就必须从前次的触发发生开始经过定时器计数源的1个周期以后产生再触发。

___ 在 TB2SC 寄存器的 IVPCR1 位为 "1"(允许根据 NMI 引脚的输入电平强制切断三相输出)时,如果 NMI 引脚为"L"电平,TA10UT、TA20UT、TA40UT引脚就为高阻抗。

24.9.1.4 定时器A(脉宽调制模式)

在复位后,定时器停止运行。通过 $TAiMR(i=0\sim4)$ 寄存器、TAi 寄存器、ONSF 寄存器的 TAOTGL 和 TAOTGH 位、<math>TRGSR 寄存器,在设定模式、计数源、计数器的值等后,必须将 TABSR 寄存器的 TAiS 位置"1"(开始计数)。

另外,与是否在复位后无关,必须在TAiS位为"0"(停止计数)的状态下更改TAiMR寄存器、ONSF寄存器的TAOTGL和TAOTGH位、TRGSR寄存器。

在用以下任意方法设定定时器运行模式时, IR位变为"1"。

- 在复位后选择PWM模式时
- · 将运行模式从定时器模式变更为PWM模式时
- 将运行模式从事件计数器模式变更为PWM模式时

因此,在使用定时器Ai中断(IR位)时,必须在进行上述设定后通过程序将IR位置"0"。

如果在输出PWM脉冲中将TAiS位置"0"(停止计数),就进行以下的运行。

- 计数器停止计数,对重加载寄存器的内容进行重新装入。
- 在从TAiOUT引脚输出 "H" 电平时,输出电平变为 "L",并且IR位为 "1"。
- 在从TAiOUT引脚输出 "L" 电平时,输出电平和IR位都不变。

在TB2SC寄存器的IVPCR1位为"1"(允许根据NMI引脚的输入电平强制切断三相输出)时,如果NMI引脚为"L"电平,TA10UT、TA20UT、TA40UT引脚就为高阻抗。

24.9.2 定时器B

24.9.2.1 定时器B(定时器模式)

在复位后,定时器停止运行。通过 $TBiMR(i=0\sim5)$ 寄存器和TBi 寄存器,在设定模式、计数源、计数器的值等后,必须将TABSR 寄存器或者TBSR 寄存器的TBiS 位置 "1" (开始计数)。

另外,与是否在复位后无关,必须在TBiS位为"0"(停止计数)的状态下更改TBiMR寄存器。

通过读取TBi 寄存器,能在任意的时序读取计数中的计数器值。但是,在进行重加载操作的过程中读取时,只能读到"FFFFh"。另外,在计数停止时,如果在给TBi 寄存器设定值后并且在计数器开始计数前读取时,就能读取设定值。

24.9.2.2 定时器B(事件计数器模式)

在复位后,定时器停止运行。通过 $TBiMR(i=0\sim5)$ 寄存器和TBi寄存器,在设定模式、计数源、计数器的值等后,必须将TABSR寄存器或者TBSR寄存器的TBiS位置 "1" (开始计数)。

另外,与是否在复位后无关,必须在TBiS位为"0"(停止计数)的状态下更改TBiMR寄存器。

通过读取TBi 寄存器,能在任意的时序读取计数中的计数器值。但是,在进行重加载操作的过程中读取时,只能读到"FFFFh"。另外,在计数停止时,如果在给TBi 寄存器设定值后并且在计数器开始计数前读取时,就能读取设定值。

24.9.2.3 定时器B(脉冲周期测定/脉宽测定模式)

在复位后,定时器停止运行。通过 $TBiMR(i=0\sim5)$ 寄存器和TBi寄存器,在设定模式、计数源、计数器的值等后,必须将TABSR寄存器或者TBSR寄存器的TBiS位置 "1"(开始计数)。

另外,与是否在复位后无关,必须在TBiS位为 "0"(停止计数)的状态下更改TBiMR寄存器。为了将MR3位置 "0",在TBiS位为 "1"(开始计数)的状态下写TBiMR寄存器时,必须给TMODO、TMOD1、MR0、MR1、TCKO、TCK1位写与前次写的值相同的值,并且给MR2写 "0"。

在输入测定脉冲的有效边沿时或者在定时器Bi溢出时,TBiIC寄存器 ($i=0\sim5$)的 IR位变为 "1" (有中断请求)。在中断程序内用TBiMR寄存器的MR3位判断中断请求源。

用MR3位不能判断测定脉冲输入重叠于定时器溢出时序等中断源时,必须用其它定时器对溢出次数进行计数。

在将 MR3 位置 "0"(无溢出)时,必须在 TBiS 位为 "1"(开始计数)的状态下并且在 MR3 位变为 "1"(有溢出)后的下一个计数源的计数时序以后写 TBiMR 寄存器。

在只检测溢出时,使用TBiIC寄存器的IR位。在中断程序内只判断中断源时使用MR3位。

在开始计数后的第1次有效边沿输入时,不定值被传送到重加载寄存器。此时,不发生定时器Bi中断请求。

在开始计数时, 计数器值不定。因此, 在开始计数后且在有效边沿输入前, 有可能MR3位为"1", 并且有可能发生定时器Bi 中断请求。

在脉宽测定模式时连续测定脉冲宽度,必须用程序判断测定结果是 "H"电平还是 "L"电平。

24.10 串行接口

24.10.1 时钟同步串行1/0模式

24.10.1.1发送/接收

在选择外部时钟和RTS 功能时,如果进入可接收状态,RTSi 引脚的输出电平就变为 "L",<u>将已成为可接收的状态通知发送方。如果开始接收,RTSi 引脚的输出电平就变为 "H"。因此,如果将RTSi 引脚连接到发送方的CTSi 引脚,就能匹配发送/接收的时序。在选择内部时钟时,RTS 功能无效。</u>

___ 在TB2SC寄存器的 IVPCR1 位为 "1" (允许根据 $\overline{\text{NMI}}$ 引脚的输入电平强制切断三相输出) 时,如果给 $\overline{\text{NMI}}$ 引脚输入 "L" 电平,RTS2 引脚和 CLK2 引脚就为高阻抗。

24.10.1.2发送

在选择外部时钟时,如果UiCO 寄存器的CKPOL位为"O"(在传送时钟的下降沿输出发送数据,在上升沿输入接收数据),外部时钟就为"H"状态;如果CKPOL位时"1"(在传送时钟的上升沿输出发送数据,在下降沿输入接收数据),外部时钟就为"L"状态。并且必须满足以下条件:

- •UiC1寄存器的TE位为"1"(允许发送)
- · UiC1寄存器的TI位为 "0" (UiTB寄存器中有数据)
- 在选择CTS功能时, CTSi 引脚的输入为 "L" 电平

24.10.1.3接收

在时钟同步串行 I/0中,通过发送器的运行产生移位时钟。因此,即使只用于接收,也必须进行发送的设定。接收时从 TXDi 引脚将虚设数据输出到外部。

在选择内部时钟时,如果将UiC1寄存器 ($i=0\sim2$)的TE位置"1"(允许发送),并且将虚设数据设定到UiTB寄存器,就产生移位时钟;在选择外部时钟时,如果将TE位置"1"、将虚设数据设定到UiTB寄存器,并且将外部时钟输入到CLKi引脚,就产生移位时钟。

在连续接收数据时,如果UiC1寄存器 ($i=0\sim2$)的RE位为"1"(UiRB寄存器中有数据),并且UARTi接收寄存器已有下一个接收数据,就发生溢出错误,UiRB寄存器的OER位变为"1"(发生溢出错误)。此时,由于UiRB寄存器的内容不定,所以必须在发送方和接收方的程序中,对溢出错误发生时的前一次数据进行再次发送处理。另外,在发生溢出错误时,SiRIC寄存器的IR位不变。

在连续接收数据时,必须在每次接收时给UiTB寄存器的低位字节设定虚设数据。

在选择外部时钟时,如果CKPOL位为"0",外部时钟就为"H"状态;如果CKPOL位为"1",外部时钟就为"L"状态。并且必须满足以下条件:

- UiC1 寄存器的RE位为 "1" (允许接收)
- UiC1 寄存器的TE位为 "1" (允许发送)
- UiC1寄存器的TI位为 "0" (UiTB寄存器中有数据)

24.10.2 异步串行 I/O(UART) 模式

24.10.2.1特殊模式(I²C模式)

生成开始条件、停止条件、重新开始条件时,必须在将UiSMR4寄存器的STSPSEL位置 "0"后等待传送时钟的半个周期以后,将各条件生成位(STAREQ、RSTAREQ、STPREQ)从 "0"置成 "1"。

24.10.2.2特殊模式2

在TB2SC寄存器的 IVPCR1 位为"1"(允许根据 $\overline{\text{NMI}}$ 引脚输入的三相输出的强制切断)时,如果给 $\overline{\text{NMI}}$ 引脚输入"L"电平, $\overline{\text{RTS2}}$ 引脚和 $\overline{\text{CLK2}}$ 引脚就为高阻抗。

24.10.2.3特殊模式4(SIM模式)

在复位解除后,如果将U2C1寄存器的U2IRS位置"1"(发送结束)、U2ERE位置"1"(错误信号输出),就产生发送中断请求。因此,在使用SIM模式时,必须在设定后将IR位置"0"(无中断请求)。

24.10.3 \$1/03, \$1/04

在SiC(i=3、4) 寄存器的SMi2位为 "0"(SOUTi 输出)并且SMi6位为 "1"(内部时钟)的状态下,如果将SMi3位从 "0"(I/0端口)变为 "1"(SOUTi 输出、CLK 功能),就有可能把通过SMi7位设定的SOUTi 初始值从SOUTi 引脚输出 10ns 左右,此后 SOUTi 引脚变为高阻抗。

如果在将SMi3位从"0"变为"1"时SOUTi引脚的输出电平出现问题,就必须用SMi7位设定SOUTi的初始值。

24.11 A/D转换器

必须在A/D转换停止时(发生触发前)写ADCONO寄存器(位6除外)、ADCON1寄存器、ADCON2寄存器。请在AD转换停止后将VCUT位从"1"置成"0"。

在将ADCON1寄存器的VCUT位从"0"(Vref未连接)置成"1"(Vref连接)时,必须等待1μs以上再开始A/D转换。

为了防止因噪声引起的误动作和闩锁、降低转换误差,必须在 AVCC 引脚、VREF 引脚、模拟输入引脚 (ANi ($i=0\sim7$)、ANO_i、AN2_I) 和AVSS 引脚之间分别插入电容。同样,也必须在 VCC1 引脚和 VSS 引脚之间插入电容。各引脚的处理例子如图 24. 4所示。

必须将对应用作模拟输入引脚的端口方向位置 "0"(输入模式)。另外,在ADCONO 寄存器的 TRG 位为 "1"(外部触发)时,必须将对应 ADTRG 引脚的端口方向位置 "0"(输入模式)。

使用键输入中断时,AN4~AN7都不能用作模拟输入引脚(如果A/D输入电压为"L"电平,就产生键输入中断请求)。

 Φ AD的频率必须在12MHz 以下。无采样&保持功能时, Φ AD的频率必须在250kHz 以上;有采样&保持功能时, Φ AD的频率必须在1MHz 以上。

在改变 A/D 运行模式时,必须通过 ADCON0 寄存器的 CH2 \sim CH0 位或者 ADCON1 寄存器的 SCAN1 \sim SCAN0 位重新选择模拟输入引脚。




图 24.4 各引脚的处理例子

在VCC2 < VCC1时, ANO 0~ANO 7、AN2 0~AN2 7不能用作模拟输入引脚。

在A/D转换结束后将转换结果保存到ADi 寄存器 ($i=0\sim7$) 时,如果CPU读取ADi 寄存器,错误值就被保存到ADi 寄存器。在对CPU时钟选择主时钟的分频时钟或者副时钟时,发生此现象。

- 在单次模式或者单次扫描模式使用时
 - 必须在确认了A/D转换结束后读对象ADi寄存器(能用ADIC寄存器的IR位判断A/D转换结束)。
- 在重复模式、重复扫描模式0或者重复扫描模式1使用时 CPU时钟使用没有分频的主时钟。

如果在A/D转换运行中通过程序将ADCONO寄存器的ADST位置"0"(停止A/D转换)来强制结束转换,A/D转换器的转换结果就不定。另外,不进行A/D转换的ADi寄存器的内容也可能不定。如果在A/D转换运行中通过程序将ADST位置"0",就不能使用所有ADi寄存器的值。

在单次扫描模式的 A/D 转换中,如果将 ADCONO 寄存器的 ADST 位置 "0"来中止 A/D 转换,就必须在将 ADST 位置 "0"前禁止中断。

由于AN4~AN7和KI0~KI3复用引脚,所以如果输入中间电位,功耗就会比其它模拟输入引脚 (AN0~AN3、AN0_0~AN0_7、AN2_0~AN2_7) 大。

24.12 可编程 I/0端口

在TB2SC寄存器的IVPCR1位为 "1"(允许根据NMI引脚的输入电平强制切断三相输出)时,如果给NMI引脚输入 "L"电平,P7 2~P7 5、P8 0~P8 1引脚就为高阻抗。

如果将S3C寄存器的SM32位置"1",P9_2引脚就为高阻抗;如果将S4C寄存器的SM42位置"1",P9_6 引脚就为高阻抗。

对于可编程 I/0端口和外围功能, 其输入阈电压不同。

因此,如果可编程 I/0端口和外围功能复用引脚,在此引脚的输入电平为推荐运行条件 VIH和 VIL 的范围以外(即不为"H"也不为"L"电平)时,可编 I/0端口、外围功能对电平判断的结果就有可能不同。

在将 PC14 寄存器的 PD14_i 位 (i=0 \sim 1) 从 "0" (输入端口) 变为 "1" (输出端口) 时,必须按以下步骤进行:

设定步骤

 (1) 设定P14_i 位
 :MOV. B #00000001b, PC14
 ; P14_i 位的设定

 (2) 用MOV指令将PD14 i 位变为 "1"
 :MOV. B #00110001b, PC14
 ; 变为输出端口

24.13 闪存版和掩模型ROM版的不同点

闪存版和掩模型ROM版根据内部ROM和版图模式的不同,其电气特性范围内的特性值、运行容限、噪声耐量、噪声辐射量等有可能不同。在从闪存版改换到掩模型ROM版时,必须进行和闪存版同等的系统评价试验。

24.14 掩模型ROM版

不能对掩模型ROM版的内部ROM区进行写操作。

24.15 闪存版

24.15.1 闪存改写禁止功能

0FFFDFh、0FFFE3h、0FFFEBh、0FFFEFh、0FFFF7h、0FFFFBh地址是保存ID码的地址。如果对这些地址写错误数据,就不能进行标准串行输入/输出模式的闪存读写。

另外,0FFFFFh地址为ROMCP寄存器。如果对此地址写错误数据,就不能进行并行输入/输出模式的闪存读写。

这些地址被分配到固定向量的向量地址(H)。

24.15.2 停止模式

在转移到停止模式时,必须在将FMR0寄存器的FMR01位置"0"(CPU改写模式无效)且禁止DMA传送后执行将CM1寄存器的CM10位置"1"(停止模式)的指令。

24.15.3 等待模式

在转移到等待模式时,必须在将FMR01位置 "0" (CPU改写模式无效) 后执行WAIT指令。

24.15.4 低功耗模式、内部振荡器低功耗模式

在CMO寄存器的CMO5位为"1"(主时钟停止)时,不能执行以下的命令:

• 编程、块擦除、擦除全部非锁住块、锁住位编程

24.15.5 命令、数据的写

必须给偶数地址写命令码和数据。

24.15.6 编程命令

如果在第1总线周期写 "xx40h",并且在第2总线周期给写地址写数据,就开始自动写(数据的编程和验证)。第1总线周期的地址值必须与在第2总线周期指定的写地址的偶数地址相同。

24.15.7 锁住位编程命令

如果在第1总线周期写"xx77h",并且在第2总线周期给块的最高位地址(偶数地址)写"xxD0h",就能给指定块的锁住位写"0"。第1总线周期的地址值必须与在第2总线周期指定的块的最高位地址相同。

24.15.8 运行速度

在进入CPU改写模式 (EWO、EW1模式)前,必须将CM1寄存器的CM11位置"0"(主时钟),并且通过CMO寄存器的CM06位和CM1寄存器的CM17~CM16位将CPU时钟设定在10MHz以下。另外,必须将PM1寄存器的PM17位置"1"(有等待)。

24.15.9 禁止使用的指令

在EWO模式,由于以下指令参照闪存内的数据,所以不能使用。 UND指令、INTO指令、JMPS指令、JSRS指令、BRK指令

24.15.10中断

EWO 模式

- · 具有可变向量表中的向量的中断,可按向量地址移至RAM区。
- 因为在中断发生时强制初始化FMR0寄存器和FMR1, <u>所</u>以能使用NMI中断、看门狗定时器中断。必须给固定向量表设定各中断程序的转移地址。在发生NMI中断、看门狗定时器中断时,中止改写运行。必须在中断程序结束后重新执行改写程序。
- 由于地址匹配中断参照闪存内的数据, 所以不能使用。

EW1 模式

- 在自动写或者自动擦除期间,不能接受具有可变向量表中的向量的中断或者地址匹配中断。
- 不能使用看门狗定时器中断。
- •因为在中断发生时强制初始化 $\underline{FMR0}$ 寄存器和 $\underline{FMR1}$,所以能使用 \overline{MI} 中断。必须给固定向量表设定各中断程序的转移地址。在发生 \overline{MI} 中断时,中止改写运行。必须在中断程序结束后重新执行改写程序。

24.15.11 存取方法

在将FMR01位、FMR02位和FMR11位置"1"时,必须在给对象位写"0"后继续写"1"。在写"0"后并且在写"1"前,不能发生中断和DMA传送。另外,必须在NMI引脚为"H"电平的状态下进行。

24.15.12 用户ROM区的改写

EWO模式

• 在对保存改写控制程序的块进行改写过程中,如果电源电压降低,改写控制程序就不能被正常改写,此后有可能发生闪存不能改写的情况。此时,必须使用标准串行输入/输出模式或者并行输入/输出模式。

EW1 模式

• 不能改写保存改写控制程序的块。

24.15.13 DMA 传送

在EW1模式并且FMR0寄存器的FMR00位为 "0"(自动写、自动擦除期间)时不能进行DMA传送。

24.15.14 有关编程、擦除次数和执行时间

软件命令(编程命令、块擦除命令、擦除全部非锁住块命令、锁住位编程命令)的执行时间随着编程、擦除次数变长。特别是如果编程、擦除次数超过1,000次,软件命令的执行时间就显著变长,所以必须将软件命令的等待时间设定为电气特性的最大值以上。

通过硬件复位1、低电压检测复位(硬件复位2)、MII中断、看门狗定时器中断,能暂停软件命令。 在暂停软件命令后,必须在擦除该块后再次执行。

24.16 有关噪声的注意事项

作为噪声对策,必须在VCC1 引脚和VSS 引脚之间以及VCC2 引脚和VSS 引脚之间,使用最短的且较粗的布线连接旁路电容 $(0.1~\mu~F左右)$ 。旁路电容的连接例子如图24.5所示。




图 24.5 旁路电容的连接例子

25. 跟据生产时期的不同点

表 25. 1、表 25. 2 表示 M16C/62P 闪存版和 ROM 外接版的各芯片版本的适用或不适用的注意事项。有关掩模型 ROM版,另行查询。

表25.1 M16C/62P闪存版、ROM外接版技术更新适用表(1)

法 本市在	7	芯片版本	Z	4.4.4.4.4.4.4.4.4.4.4.4.4.4.4.4.4.4.4.
注意事项	Α	В	С	技术更新
接通电源时的复位输入必须为 "L"电平状态。使用复位 IC 时,必须使用CMOS型。如果复位 IC 为漏极开路型,就必须在复位输入和 VSS 之间插入电容,并且将电容和上拉电阻之间的时间常数调整为电源上升时间的 10 倍以上。	0	_	_	
将UARTO、UART1用于 I ² C模式的从属方时,P6_1、P6_5 为高阻抗状态。即使将 PD6_1 位和 PD6_5 位置 "1"(输出模式),也不能作为输出端口使用。因此,必须将 PD6_1 位和 PD6_5 位置 "0"(输入模式)。在不使用 P6_1 和 P6_5引脚时,必须将其设定为输入模式,并且将各引脚经电阻连接到 VSS。	0	ı	ı	TN-M16C-100-0309
对 CPU 时钟选择主时钟或者内部振荡器时钟,并且通过 CMO 寄存器的 CMO6 位、CM1 寄存器的 CM16 位和 CM17 位将 CPU 时钟进行分频时,不能转移到等待模式。	0	_		TN-M16C-108-0309 注意事项1.1
在CMO寄存器的CMO5位为"O"(主时钟振荡)并且将CMO2位置"1"(等待模式时,停止外围功能时钟)后,不能转移到等待模式。	0	_	_	TN-M16C-108-0309 注意事项1.2
在移动到等待模式后,不能产生NMI 中断。	0	_	_	TN-M16C-108-0309 注意事项1.3
在移动到等待模式后,不能产生低电压检测中断。	0	_	_	TN-M16C-108-0309 注意事项1.4
如接通电源等情况,内部电源还不稳定的状态下,如果CNVSS引脚为"H"电平,且RESET引脚为"L"电平,就可能在内部电源稳定前从I/0端口(P0~P5)输出不定值。	0	0	0	TN-M16C-114-0310 注意事项1.1
如接通电 <u>源等情</u> 况,内部电源还不稳定的状态下,如果CNVSS引脚为"H"电平,且RESET引脚为"L"电平,就可能在内部电源稳定前从I/0端口(P6~P14)输出不定值	0	_	_	TN-M16C-114-0310 注意事项1.1
在引导模式(CNVSS引脚为" <u>H"电</u> 平、P5_5(<u>EPM</u>) 引脚为"L"电平、P5_0(<u>CE</u>) 引脚为"H"电平)下,在RESET 引脚为"L"电平期间,P10_0~P10_3、 P11_0~P11_7、P12_5~P12_7、P13_0~P13_7、P14_0、P14_1的内部上 拉有效,输出"H"电平。	0	_	_	TN-M16C-114-0310 注意事项1.2
在引导模式(CNVSS引脚为"H"电平、P5_5(EPM) 引脚为"L"电平、P5_0(CE)引脚为"H"电平)下,在P8_4为"H"电平且RESET引脚为"L"电平期间,有可能从P0_0~P0_7、P1_0~ P1_7引脚输出不定值。但是,在RESET引脚为"L"电平且P8_4为"L"电平时,P0_0~P0_7、P1_0~P1_7为高阻抗。	0	_	_	TN-M16C-114-0310 注意事项1.3

○: 适用


一:不适用


表25.2 M16C/62P闪存版、ROM外接版技术更新适用表(2)


注意事项		芯片版本	Ż	妆⊀ 再新
		В	С	技术更新
如接通电源等情况,VCC1引脚的输入电压必须满足SVCC规格。	0	ı	-	TN-M16C-116-0311
在将VCR2寄存器的VC27位置 "1"(低电压检测电路有效)、D41NT寄存器的D40位置 "1"(允许低电压检测中断)、D41位置 "1"(从停止模式返回时使用低电压检测中断),在上述条件下,使用电压检测电路的低电压检测中断时,在VCR1寄存器的VC13位为 "1"(VCC1≥Vdet4)时不要将CM1寄存器的CM10位置 "1"(停止模式)。	0	1	_	TN-M16C-107-0309 注意事项1.1
在将CM1寄存器的CM10位置 "1"(停止模式)后转移到停止模式的情况下,不能产生NMI中断。	0	-	_	TN-M16C-107-0309 注意事项1.2
在将CMO寄存器的CMO4位置"1"(副时钟振荡)、CMO7位置"1"(副时钟)后进入低速模式的情况下,不要将CM1寄存器的CM10位置"1"(停止模式)。	0	l		TN-M16C-107-0309 注意事项1.3
在将副时钟(XCIN-XCOUT)用于CPU时钟或者定时器A、定时器B的计数源(fc32)时,必须将CMO寄存器的CMO3位置 "0"(XCIN-XCOUT驱动能力为"Low")。	0	0	_	TN-M16C-119A/EA


○:适用 一:不适用

附录1. 封装尺寸图









附录2. M16C/62P和M16C/62A的不同点

附表2.1 M16C/62P和M16C/62A的不同点:掩模型ROM版和闪存版通用(1)(注1)

项目	M16C/62P	M16C/62A
最小指令执行时间	41. 7ns (f (BCLK) = 24MHz 、 VCC1=3. 0 ~ 5. 5V) 100ns (f (BCLK) = 10MHz 、 VCC1=2. 7 ~ 5. 5V)	62. 5ns (f (XIN)=16MHz、VCC=4. 2~5. 5V) 100ns (f (XIN)=10MHz、VCC=2. 7~5. 5V、1个等待)
电源电压	VCC1=3. 0 ~ 5. 5V、 VCC2=3. 0V ~ VCC1 (f (BCLK) = 24MHz) VCC1=VCC2=2. 7 ~ 5. 5V (f (BCLK) = 10MHz)	VCC=4. 2~5. 5V(f(XIN)=16MHz、无等待) VCC=2. 7~5. 5V(f(XIN)=10MHz、1个等待)
1/0电源	2电源(VCC1、VCC2)	1 电源 (VCC)
封装	80引脚、100引脚、128引脚塑膜QFP	80引脚、100引脚塑膜QFP
电压检测电路	有 Vdet3、Vdet4检测 低电压检测中断 低电压检测复位(硬件复位2)	无
时钟发生电路	PLL、XIN、XCIN、内部振荡器 在低功耗模式时,为8分频模式,XIN驱动能力为 HIGH。	XIN、XCIN 在低功耗模式时,主时钟分频比和XIN驱动能力不变。
系统时钟保护功能	有	无 (用保护寄存器保护)
振荡停止/ 重新振荡检测功能	有	无
消耗電流	18mA (VCC1=VCC2=5V、f(BCLK)=24MHz) 8mA (VCC1=VCC2=3V、f(BCLK)=10MHz) 1.8 µA (VCC1=VCC2=3V、f(XCIN)=32kHz、等待模式时)	32. 5mA (VCC=5V、f (XIN)=16MHz) 8. 5mA (VCC=3V、f (XIN)=10MHz、1 个等待) 0. 9 μA (VCC=3V、f (XIN)=32MHz 、等待模式时)
存储空间	有存储空间扩展(4M字节)	1M字节固定
可连接外部器件的 区域	04000h~07FFFh (PM13=0 时) 08000h~0FFFFh (PM10=0 时) 10000h~26FFFh 28000h~7FFFFh 80000h~CFFFFh (PM13=0 时) D0000h~FFFFFh (微处理器模式时)	04000h~05FFFh (PM13=0时) 06000h~CFFFFh D0000h~FFFFFh(微处理器模式时)
存储器扩展模式、微	$P4_0 \sim P4_3 (A16 \sim A19) ,$	P4_0 \sim P4_3 (A16 \sim A19)
处理器模式时的高位	P3_4~P3_7 (A12~A15) . 京切後期間	: 可切换地址总线或者 I/0端口
地址	: 可切换地址总线或者 1/0端口	A12~A15: 不能切换
对SFR的存取 对外部区域的软件 等待	可变 (1~2个等待) 可变 (0~3个等待)	1个等待固定 可变 (0~1个等待)
保护	可设定对PMO、PM1、PM2、CMO、CM1、CM2、 PLCO、INVCO、INVC1、PD9、S3C、S4C、TB2SC、 PCLKR、VCR2、D4INT寄存器的保护	可设定对PMO、PM1、CMO、CM1、PD9、S3C、S4C 寄存器的保护
看门狗定时器	选择看门狗定时器中断或者看门狗定时器复位 有计数源保护模式	看门狗定时器中断 无计数源保护模式
地址匹配中断	4个	2个
定时器A、定时器B 计数源	从f1、f2、f8、f32、fC32选择	从f1、f8、f32、fC32选择
定时器A二相脉冲 信号处理	有Z相(计数器复位)输入功能	无Z相(计数器复位)输入功能

注1. 有关详细内容和电气特性,请参照硬件手册。

附表2.2 M16C/62P和M16C/62A的不同点:掩模型ROM版和闪存版通用(2)(注1)

项目	M16C/62P	M16C/62A
用于三相马达控制的 定时器功能	根据保护寄存器的内容具备相应的保护功能 计数源从f1、f2、f8、f32、fC32选择 死区时间定时器计数源从f1、f1的2分频、f2、f2 的2分频选择 有输出极性切换、载波位相检测、根据NMI输入的 三相输出强制切断功能	根据保护寄存器的内容不具备相应的保护功能 计数源从f1、f8、f32、f032选择 死区时间定时器计数源固定为f1的2分频
串行接口 (UARTO~UART2)	(UART、时钟同步、I ² C bus、IEBus) × 3	(UART、时钟同步) × 2 (UART、时钟同步、I ² C bus、IEBus) × 1
UARTO~UART2、 SI/03、SI/04的计数源	从f1SIO、f2SIO、f8SIO、f32SIO选择	从f1、f8、f32选择
串行接口RTS 时序	在读接收缓冲器时置 "L" 电平	在接收结束时置 "L"电平
UART0~UART2溢出错 误的发生时序	在读取UiRB寄存器 (i=0~2) 前开始下一次的数据接收,如果接收到下一个数据的第7位,就发生溢出错误 (时钟同步) 在读取UiRB寄存器前开始下一次的数据接收,如果接收到下一个数据的最后停止位的前一位,就发生溢出错误 (UART)	在读取UiRB寄存器 (i=0~2) 前存在下一个数据时发生溢出错误
串行接口CTS/RTS独立 功能	有	无
UART2的发送开始时序	在写数据后第2次的BRG溢出时序开始发送 (和UARTO、UART1相同)	在写数据后第1次的BRG溢出时序开始发送 (比UARTO、UART1早1次BRG溢出,开始发送)
串行接口从属功能	无	有
串行接口 I ² C模式	有开始条件、停止条件的自动生成功能	无开始条件、停止条件的自动生成功能
串行接口 I ² C模式的 SDA延迟	SDA延迟只为数字延迟 SDA数字延迟的计数源为BRG	SDA的延迟可选择模拟延迟或者数字延迟 SDA接口数字延迟的计数源为1/f(XIN)
SI/03、SI/04时钟极性	可选择	固定
A/D转换器	10位×8个通道 (最大可扩展到26通道)	10位×8个通道 (最大可扩展到10通道)
A/D转换器运行时钟	从 fAD、或者 fAD 的 2、3、4、6、12 分频选择	从 fAD、fAD/2、fAD/4选择
A/D转换器的输入引脚	从端口PO、P2、P10选择	端口P10固定

注1. 有关详细内容和电气特性,请参照硬件手册。

附表2.3 M16C/62P和M16C/62A的不同点: 闪存版通用(注1)

项目	M16C/62P	M16C/62A
用户ROM块分配	4K字节×3、8K字节×3、32K字节×1	8K字节×2、16K字节×1、32K字节×1、
	64K字节×7:14块	64K字节×3:7块
	(闪存容量最大为512K字节)	(闪存容量最大为256K字节)
编程方式	字单位	页单位
编程命令(软件命令)	无页编程命令,有编程命令 (编程以字或字节为单位)	有页编程命令,无编程命令 (编程以页为单位)
块状态维护编程功能	无	有
CPU改写模式	有EW1 模式	无EW1模式

注1. 有关详细内容和电气特性,请参照硬件手册。

SFR寄存器索引

A		IFSR	120	T
A		IFSR2A	121	Į.
ADO ~ AD7	234	INTOIC ~ INT5IC	113	TAOIC~TA4IC 112
ADCONO	233	INVCO	169	TAOMR ~ TA4MR 142
ADCON1	233	INVC1	170	TA0~TA4
ADCON2	234			TA1
ADIC	112	K		TA11
AIER	124	K		TA1MR
AIER2	124			TA2
ATERZ	124	KUPIC	112	
				TA21
В		0		TA2MR
		ŭ		TA4
DONLO	110			TA41
BCN1C	112	ONSF	144	TA4MR
				TABSR
С		Р		TB01C~TB51C 112
		r		TBOMR \sim TB5MR
0110	00			TB0~TB5 158
CMO	83	P0~P13	261	TB2 173
CM1	84	PC14	262	TB2MR 174
CM2	85	PCLKR	86	TB2SC
CPSRF 145,	159	PCR	264	TBSR
CRCD	251	PD0~PD13	260	TCRO
CRCIN	251	PLC0	87	TCR1
CSE	69	PMO	58	TRGSR
CSR	63	PM1	59	TRUOR
		PM2	86	
D		PRCR	105	U
D		PURO	263	
		FURU	203	
			060	HORONIC 112
D41NT	51	PUR1	263	UOBCNIC
D41NT	51 250	PUR1	264	UOBRG ~ U2BRG 182
DAO		PUR1		UOBRG ~ U2BRG 182 U0C0 ~ U2C0 183
DAO	250	PUR1	264	UOBRG ~ U2BRG 182 U0C0 ~ U2C0 183 U0C1 ~ U2C1 184
DAO	250 250	PUR1	264	$\begin{array}{cccc} \text{UOBRG} \sim \text{U2BRG} & & 182 \\ \text{UOCO} \sim \text{U2CO} & & 183 \\ \text{UOC1} \sim \text{U2C1} & & 184 \\ \text{UOMR} \sim \text{U2MR} & & 182 \\ \end{array}$
DAO. DA1. DACON. DARO.	250 250 250	PUR1	264	$\begin{array}{cccc} \text{UOBRG} \sim \text{U2BRG} & & 182 \\ \text{UOCO} \sim \text{U2CO} & & 183 \\ \text{UOC1} \sim \text{U2C1} & & 184 \\ \text{UOMR} \sim \text{U2MR} & & 182 \\ \text{UORB} \sim \text{U2RB} & & 181 \\ \end{array}$
DAO. DA1. DACON. DARO. DAR1.	250 250 250 132 132	PUR1	264 262	$\begin{array}{cccc} \text{UOBRG} \sim \text{U2BRG} & & 182 \\ \text{UOCO} \sim \text{U2CO} & & 183 \\ \text{UOC1} \sim \text{U2C1} & & 184 \\ \text{UOMR} \sim \text{U2MR} & & 182 \\ \text{UORB} \sim \text{U2RB} & & 181 \\ \text{UOSMR2} \sim \text{U2SMR2} & & 186 \\ \end{array}$
DAO. DA1. DACON. DARO. DAR1. DBR.	250 250 250 132 132 74	PUR1	264 262 124	$\begin{array}{cccc} \text{UOBRG} \sim \text{U2BRG} & 182 \\ \text{UOCO} \sim \text{U2CO} & 183 \\ \text{UOC1} \sim \text{U2C1} & 184 \\ \text{UOMR} \sim \text{U2MR} & 182 \\ \text{UORB} \sim \text{U2RB} & 181 \\ \text{UOSMR2} \sim \text{U2SMR2} & 186 \\ \text{UOSMR3} \sim \text{U2SMR3} & 186 \\ \end{array}$
DAO. DA1. DACON. DARO. DAR1. DBR. DMOCON.	250 250 250 132 132 74 131	PUR1	264 262	$\begin{array}{cccc} \text{UOBRG} \sim \text{U2BRG} & 182 \\ \text{UOCO} \sim \text{U2CO} & 183 \\ \text{UOC1} \sim \text{U2C1} & 184 \\ \text{UOMR} \sim \text{U2MR} & 182 \\ \text{UORB} \sim \text{U2RB} & 181 \\ \text{UOSMR2} \sim \text{U2SMR2} & 186 \\ \text{UOSMR3} \sim \text{U2SMR3} & 186 \\ \text{UOSMR4} \sim \text{U2SMR4} & 187 \\ \end{array}$
DAO. DA1. DACON. DARO. DAR1. DBR. DMOCON. DMOIC.	250 250 250 132 132 74 131 112	PUR1	264 262 124	$\begin{array}{cccccccccccccccccccccccccccccccccccc$
DAO. DA1. DACON. DARO. DAR1. DBR. DMOCON. DMOIC. DMOSL.	250 250 250 132 132 74 131 112	PUR1	264 262 124	$\begin{array}{ccccc} \text{UOBRG} \sim \text{U2BRG} & 182 \\ \text{UOCO} \sim \text{U2CO} & 183 \\ \text{UOC1} \sim \text{U2C1} & 184 \\ \text{UOMR} \sim \text{U2MR} & 182 \\ \text{UORB} \sim \text{U2RB} & 181 \\ \text{UOSMR2} \sim \text{U2SMR2} & 186 \\ \text{UOSMR3} \sim \text{U2SMR3} & 186 \\ \text{UOSMR4} \sim \text{U2SMR4} & 187 \\ \text{UOSMR} \sim \text{U2SMR} & 185 \\ \text{UOTB} \sim \text{U2TB} & 181 \\ \end{array}$
DAO. DA1. DACON. DARO. DAR1. DBR. DMOCON. DMOIC. DMOSL. DMICON.	250 250 250 132 132 74 131 112 129 131	PUR1	264 262 124	$\begin{array}{cccccccccccccccccccccccccccccccccccc$
DAO. DA1. DACON. DARO. DAR1. DBR. DMOCON. DMOIC. DMOSL. DM1CO. DM1IC.	250 250 250 132 132 74 131 112 129 131	PUR1	264 262 124 272	$\begin{array}{cccccccccccccccccccccccccccccccccccc$
DAO. DA1. DACON. DARO. DAR1. DBR. DMOCON. DMOIC. DMOIL. DMICON. DMICON. DMICON. DMICON. DMICON. DMICON. DMICON. DMICON. DMIIC. DMISL.	250 250 250 132 132 74 131 112 129 131 112 130	PUR1 PUR2 PUR3 R RMAD0~RMAD3 ROMCP S SORIC~S2RIC	264 262 124 272	$\begin{array}{cccccccccccccccccccccccccccccccccccc$
DAO. DA1. DACON. DARO. DAR1. DBR. DMOCON. DMOIC. DMOSL. DM1CON. DM1C. DM1C. DM1CON. DM1C. DM1CON. DM1C. DM1CON. DM1C. DM1CON. DM1C. DM1SL.	250 250 250 132 132 74 131 112 129 131	PUR1	264 262 124 272 112 112	$\begin{array}{cccccccccccccccccccccccccccccccccccc$
DAO. DA1. DACON. DARO. DAR1. DBR. DMOCON. DMOIC. DMOIL. DMICON. DMICON. DMICON. DMICON. DMICON. DMICON. DMICON. DMICON. DMIIC. DMISL.	250 250 250 132 132 74 131 112 129 131 112 130	PUR1 PUR2 PUR3	264 262 124 272 112 112 226	UOBRG ~ U2BRG 182 UOCO ~ U2CO 183 UOC1 ~ U2C1 184 UOMR ~ U2MR 182 UORB ~ U2RB 181 UOSMR2 ~ U2SMR2 186 UOSMR3 ~ U2SMR3 186 UOSMR4 ~ U2SMR4 187 UOSMR ~ U2SMR 185 UOTB ~ U2TB 181 U1BCNIC 112 UCON 185 UDF 143
DAO. DA1. DACON. DARO. DAR1. DBR. DMOCON. DMOIC. DMOIL. DMICON. DMICON. DMICON. DMICON. DMICON. DMICON. DMICON. DMICON. DMIIC. DMISL.	250 250 250 132 132 74 131 112 129 131 112 130	PUR1 PUR2 PUR3 R RMAD0 ~ RMAD3 ROMCP S S SORIC ~ S2RIC SOTIC ~ S2TIC S3BRG S3C	124 272 112 112 112 226 226	$\begin{array}{cccccccccccccccccccccccccccccccccccc$
DAO. DA1. DACON. DARO. DARO. DAR1. DBR. DMOCON. DMOIC. DMOSL. DM1CON. DM1IC. DM1SL. DM1SL. DTT.	250 250 250 132 132 74 131 112 129 131 112 130	PUR1 PUR2 PUR3 R RMAD0 ~ RMAD3 ROMCP S SORIC ~ S2RIC SOTIC ~ S2TIC S3BRG S3C S3IC	124 272 112 112 112 226 226 113	UOBRG ~ U2BRG 182 UOCO ~ U2CO 183 UOC1 ~ U2C1 184 UOMR ~ U2MR 182 UORB ~ U2RB 181 UOSMR2 ~ U2SMR2 186 UOSMR3 ~ U2SMR3 186 UOSMR4 ~ U2SMR4 187 UOSMR ~ U2SMR 185 UOTB ~ U2TB 181 U1BCNIC 112 UCON 185 UDF 143
DAO. DA1. DACON. DARO. DAR1. DBR. DMOCON. DMOIC. DMOSL. DM1CON. DM1C. DM1C. DM1SL. DTT.	250 250 250 132 132 74 131 112 129 131 112 130 171	PUR1 PUR2 PUR3 R RMAD0 ~ RMAD3 ROMCP S S SORIC ~ S2RIC SOTIC ~ S2TIC S3BRG S3C S3IC S3IC S3TRR	124 272 112 112 226 226 113 226	UOBRG ~ U2BRG 182 UOCO ~ U2CO 183 UOC1 ~ U2C1 184 UOMR ~ U2MR 182 UORB ~ U2RB 181 UOSMR2 ~ U2SMR2 186 UOSMR3 ~ U2SMR3 186 UOSMR4 ~ U2SMR4 187 UOSMR ~ U2SMR 185 UOTB ~ U2TB 181 U1BCNIC 112 UCON 185 UDF 143
DAO. DA1. DACON. DARO. DAR1. DBR. DMOCON. DMOIC. DMOSL. DM1CON. DM1C. DM1SL. DTT. F FIDR.	250 250 250 132 132 74 131 112 129 131 112 130 171	PUR1 PUR2 PUR3 R RMAD0 ~ RMAD3 ROMCP S S SORIC ~ S2RIC SOTIC ~ S2TIC S3BRG S3C S3IC S3IC S3TRR S4BRG	124 272 112 112 112 226 226 113	UOBRG ~ U2BRG 182 UOCO ~ U2CO 183 UOC1 ~ U2C1 184 UOMR ~ U2MR 182 UORB ~ U2RB 181 UOSMR2 ~ U2SMR2 186 UOSMR3 ~ U2SMR3 186 UOSMR4 ~ U2SMR4 187 UOSMR ~ U2SMR 185 UOTB ~ U2TB 181 U1BCN1C 112 UCON 185 UDF 143
DAO. DA1. DACON. DARO. DAR1. DBR. DMOCON. DMOIC. DMOSL. DMICON. DMIIC. DMISL. DTT. F FIDR. FMRO.	250 250 250 132 132 74 131 112 129 131 112 130 171	PUR1 PUR2 PUR3 R RMAD0 ~ RMAD3 ROMCP S S SORIC ~ S2RIC SOTIC ~ S2TIC S3BRG S3C S3IC S3IC S3TRR S4BRG S4C	124 272 112 112 226 226 113 226	UOBRG ~ U2BRG 182 UOCO ~ U2CO 183 UOC1 ~ U2C1 184 UOMR ~ U2MR 182 UORB ~ U2RB 181 UOSMR2 ~ U2SMR2 186 UOSMR3 ~ U2SMR3 186 UOSMR4 ~ U2SMR4 187 UOSMR ~ U2SMR 185 UOTB ~ U2TB 181 U1BCN1C 112 UCON 185 UDF 143 V V
DAO. DA1. DACON. DARO. DARO. DAR1. DBR. DMOCON. DMOIC. DMOSL. DM1CON. DM1IC. DM1SL. DTT. F FIDR. FMRO.	250 250 250 132 132 74 131 112 129 131 112 130 171	PUR1 PUR2 PUR3 R RMAD0 ~ RMAD3 ROMCP S S SORIC ~ S2RIC SOTIC ~ S2TIC S3BRG S3C S3IC S3IC S3TRR S4BRG	124 272 112 112 226 226 113 226 226	UOBRG ~ U2BRG 182 UOCO ~ U2CO 183 UOC1 ~ U2C1 184 UOMR ~ U2MR 182 UORB ~ U2RB 181 UOSMR2 ~ U2SMR2 186 UOSMR3 ~ U2SMR3 186 UOSMR4 ~ U2SMR4 187 UOSMR ~ U2SMR 185 UOTB ~ U2TB 181 U1BCNIC 112 UCON 185 UDF 143 V VCR1 50 VCR2 50
DAO. DA1. DACON. DARO. DAR1. DBR. DMOCON. DMOIC. DMOSL. DMICON. DMIIC. DMISL. DTT. F FIDR. FMRO.	250 250 250 132 132 74 131 112 129 131 112 130 171	PUR1 PUR2 PUR3 R RMAD0 ~ RMAD3 ROMCP S S SORIC ~ S2RIC SOTIC ~ S2TIC S3BRG S3C S3IC S3IC S3TRR S4BRG S4C	124 272 112 112 226 226 113 226 226 226 226	UOBRG ~ U2BRG 182 UOCO ~ U2CO 183 UOC1 ~ U2C1 184 UOMR ~ U2MR 182 UORB ~ U2RB 181 UOSMR2 ~ U2SMR2 186 UOSMR3 ~ U2SMR3 186 UOSMR4 ~ U2SMR4 187 UOSMR ~ U2SMR 185 UOTB ~ U2TB 181 U1BCN1C 112 UCON 185 UDF 143 V V
DAO. DA1. DACON. DARO. DAR1. DBR. DMOCON. DMOIC. DMOSL. DMICON. DMIIC. DMISL. DTT. F FIDR. FMRO.	250 250 250 132 132 74 131 112 129 131 112 130 171	PUR1 PUR2 PUR3 R RMAD0 ~ RMAD3 ROMCP S S SORIC ~ S2RIC SOTIC ~ S2TIC S3BRG S3C S3IC S3TRR S4BRG S4C S4IC	124 272 112 112 226 226 113 226 226 226 113	UOBRG ~ U2BRG 182 UOCO ~ U2CO 183 UOC1 ~ U2C1 184 UOMR ~ U2MR 182 UORB ~ U2RB 181 UOSMR2 ~ U2SMR2 186 UOSMR3 ~ U2SMR3 186 UOSMR4 ~ U2SMR4 187 UOSMR ~ U2SMR 185 UOTB ~ U2TB 181 U1BCNIC 112 UCON 185 UDF 143 V VCR1 50 VCR2 50
DAO. DA1. DACON. DARO. DAR1. DBR. DMOCON. DMOIC. DMOSL. DMICON. DMIIC. DMISL. DTT. F FIDR. FMRO.	250 250 250 132 132 74 131 112 129 131 112 130 171	PUR1 PUR2 PUR3 R RMAD0 ~ RMAD3 ROMCP S SORIC ~ S2RIC SOTIC ~ S2TIC S3BRG S3C S3IC S3TRR S4BRG S4C S4IC S4TRR SARO	124 272 112 112 226 226 113 226 226 113 226	UOBRG ~ U2BRG 182 UOCO ~ U2CO 183 UOC1 ~ U2C1 184 UOMR ~ U2MR 182 UORB ~ U2RB 181 UOSMR2 ~ U2SMR2 186 UOSMR3 ~ U2SMR3 186 UOSMR4 ~ U2SMR4 187 UOSMR ~ U2SMR 185 UOTB ~ U2TB 181 U1BCNIC 112 UCON 185 UDF 143 V VCR1 50 VCR2 50
DAO. DA1. DACON. DARO. DARO. DAR1. DBR. DMOCON. DMOIC. DMOSL. DMICON. DMIIC. DMISL. DTT. F FIDR. FMRO. FMR1.	250 250 250 132 132 74 131 112 129 131 112 130 171	PUR1 PUR2 PUR3 R RMAD0 ~ RMAD3 ROMCP S SORIC ~ S2RIC SOTIC ~ S2TIC S3BRG S3C S3IC S3TRR S4BRG S4C S4IC S4TRR	124 272 112 112 226 226 113 226 226 113 226 132	UOBRG ~ U2BRG 182 UOCO ~ U2CO 183 UOC1 ~ U2C1 184 UOMR ~ U2MR 182 UORB ~ U2RB 181 UOSMR2 ~ U2SMR2 186 UOSMR3 ~ U2SMR3 186 UOSMR4 ~ U2SMR4 187 UOSMR ~ U2SMR 185 UOTB ~ U2TB 181 U1BCN1C 112 UCON 185 UDF 143 V VCR1 50 VCR2 50
DAO. DA1. DACON. DARO. DARO. DAR1. DBR. DMOCON. DMOIC. DMOSL. DM1CON. DM1IC. DM1SL. DTT. F FIDR. FMRO. FMR1. I ICTB2.	250 250 250 132 132 74 131 112 129 131 112 130 171 274 275 276	PUR1 PUR2 PUR3 R RMAD0 ~ RMAD3 ROMCP S SORIC ~ S2RIC SOTIC ~ S2TIC S3BRG S3C S3IC S3TRR S4BRG S4C S4IC S4TRR SARO	124 272 112 112 226 226 113 226 226 113 226 132	UOBRG ~ U2BRG 182 UOCO ~ U2CO 183 UOC1 ~ U2C1 184 UOMR ~ U2MR 182 UORB ~ U2RB 181 UOSMR2 ~ U2SMR2 186 UOSMR3 ~ U2SMR3 186 UOSMR4 ~ U2SMR4 187 UOSMR ~ U2SMR 185 UOTB ~ U2TB 181 U1BCN1C 112 UCON 185 UDF 143 V VCR1 50 VCR2 50 W WDC 56, 126
DAO. DA1. DACON. DARO. DARO. DAR1. DBR. DMOCON. DMOIC. DMOSL. DM1CON. DM1IC. DM1SL. DTT. F FIDR. FMRO. FMR1. I ICTB2. IDBO.	250 250 250 132 132 74 131 112 129 131 112 130 171 274 275 276	PUR1 PUR2 PUR3 R RMAD0 ~ RMAD3 ROMCP S SORIC ~ S2RIC SOTIC ~ S2TIC S3BRG S3C S3IC S3TRR S4BRG S4C S4IC S4TRR SARO	124 272 112 112 226 226 113 226 226 113 226 132	UOBRG ~ U2BRG 182 UOCO ~ U2CO 183 UOC1 ~ U2C1 184 UOMR ~ U2MR 182 UORB ~ U2RB 181 UOSMR2 ~ U2SMR2 186 UOSMR3 ~ U2SMR3 186 UOSMR4 ~ U2SMR4 187 UOSMR ~ U2SMR 185 UOTB ~ U2TB 181 U1BCN1C 112 UCON 185 UDF 143 V VCR1 50 VCR2 50 W WDC 56, 126
DAO. DA1. DACON. DARO. DARO. DAR1. DBR. DMOCON. DMOIC. DMOSL. DM1CON. DM1IC. DM1SL. DTT. F FIDR. FMRO. FMR1. I ICTB2. IDBO.	250 250 250 132 132 74 131 112 129 131 112 130 171 274 275 276	PUR1 PUR2 PUR3 R RMAD0 ~ RMAD3 ROMCP S SORIC ~ S2RIC SOTIC ~ S2TIC S3BRG S3C S3IC S3TRR S4BRG S4C S4IC S4TRR SARO	124 272 112 112 226 226 113 226 226 113 226 132	UOBRG ~ U2BRG 182 UOCO ~ U2CO 183 UOC1 ~ U2C1 184 UOMR ~ U2MR 182 UORB ~ U2RB 181 UOSMR2 ~ U2SMR2 186 UOSMR3 ~ U2SMR3 186 UOSMR4 ~ U2SMR4 187 UOSMR ~ U2SMR 185 UOTB ~ U2TB 181 U1BCN1C 112 UCON 185 UDF 143 V VCR1 50 VCR2 50 W WDC 56, 126

修订记录

M16C/62P 群(M16C/62P、M16C/62PT)硬件手册

			修订内容		
Rev.	发行日	页	修订要点		
1. 00	2006. 03. 16	_	初版发行		

瑞萨16位单片机

硬件手册

Edited by:

M16C/62P群 (M16C/62P、M16C/62PT)

Publication Date: 1st Edition, March 16, 2006
Published by: Sales Strategic Planning Div.
Renesas Technology Corp.

Customer Support Department

Global Strategic Communication Div.

Renesas Solutions Corp.

 $\hbox{@}$ 2006. Renesas Technology Corp., All rights reserved. Printed in Japan.



RENESAS SALES OFFICES

http://www.renesas.com

Refer to "http://www.renesas.com/en/network" for the latest and detailed information.

Renesas Technology America, Inc. 450 Holger Way, San Jose, CA 95134-1368, U.S.A Tel: <1> (408) 382-7500, Fax: <1> (408) 382-7501

Renesas Technology Europe Limited
Dukes Meadow, Millboard Road, Bourne End, Buckinghamshire, SL8 5FH, U.K.
Tel: <44> (1628) 585-100, Fax: <44> (1628) 585-900

Renesas Technology (Shanghai) Co., Ltd.
Unit 204, 205, AZIACenter, No.1233 Lujiazui Ring Rd, Pudong District, Shanghai, China 200120 Tel: <86> (21) 5877-1818, Fax: <86> (21) 6887-7898

Renesas Technology Hong Kong Ltd.
7th Floor, North Tower, World Finance Centre, Harbour City, 1 Canton Road, Tsimshatsui, Kowloon, Hong Kong Tel: <852> 2265-6688, Fax: <852> 2730-6071

Renesas Technology Taiwan Co., Ltd.10th Floor, No.99, Fushing North Road, Taipei, Taiwan Tel: <886> (2) 2715-2888, Fax: <886> (2) 2713-2999

Renesas Technology Singapore Pte. Ltd.
1 Harbour Front Avenue, #06-10, Keppel Bay Tower, Singapore 098632 Tel: <65> 6213-0200, Fax: <65> 6278-8001

Renesas Technology Korea Co., Ltd. Kukje Center Bldg. 18th Fl., 191, 2-ka, Hangang-ro, Yongsan-ku, Seoul 140-702, Korea Tel: <82> (2) 796-3115, Fax: <82> (2) 796-2145

Renesas Technology Malaysia Sdn. Bhd
Unit 906, Block B, Menara Amcorp, Amcorp Trade Centre, No.18, Jalan Persiaran Barat, 46050 Petaling Jaya, Selangor Darul Ehsan, Malaysia Tel: <603> 7955-9390, Fax: <603> 7955-9510

M16C/62P群、 (M16C/62P、M16C/62PT)

