

致尊敬的顾客

关于产品目录等资料中的旧公司名称

NEC电子公司与株式会社瑞萨科技于2010年4月1日进行业务整合（合并），整合后的新公司暨“瑞萨电子公司”继承两家公司的所有业务。因此，本资料中虽还保留有旧公司名称等标识，但是并不妨碍本资料的有效性，敬请谅解。

瑞萨电子公司网址：<http://www.renesas.com>

2010年4月1日
瑞萨电子公司

【发行】瑞萨电子公司（<http://www.renesas.com>）

【业务咨询】<http://www.renesas.com/inquiry>

Notice

1. All information included in this document is current as of the date this document is issued. Such information, however, is subject to change without any prior notice. Before purchasing or using any Renesas Electronics products listed herein, please confirm the latest product information with a Renesas Electronics sales office. Also, please pay regular and careful attention to additional and different information to be disclosed by Renesas Electronics such as that disclosed through our website.
2. Renesas Electronics does not assume any liability for infringement of patents, copyrights, or other intellectual property rights of third parties by or arising from the use of Renesas Electronics products or technical information described in this document. No license, express, implied or otherwise, is granted hereby under any patents, copyrights or other intellectual property rights of Renesas Electronics or others.
3. You should not alter, modify, copy, or otherwise misappropriate any Renesas Electronics product, whether in whole or in part.
4. Descriptions of circuits, software and other related information in this document are provided only to illustrate the operation of semiconductor products and application examples. You are fully responsible for the incorporation of these circuits, software, and information in the design of your equipment. Renesas Electronics assumes no responsibility for any losses incurred by you or third parties arising from the use of these circuits, software, or information.
5. When exporting the products or technology described in this document, you should comply with the applicable export control laws and regulations and follow the procedures required by such laws and regulations. You should not use Renesas Electronics products or the technology described in this document for any purpose relating to military applications or use by the military, including but not limited to the development of weapons of mass destruction. Renesas Electronics products and technology may not be used for or incorporated into any products or systems whose manufacture, use, or sale is prohibited under any applicable domestic or foreign laws or regulations.
6. Renesas Electronics has used reasonable care in preparing the information included in this document, but Renesas Electronics does not warrant that such information is error free. Renesas Electronics assumes no liability whatsoever for any damages incurred by you resulting from errors in or omissions from the information included herein.
7. Renesas Electronics products are classified according to the following three quality grades: “Standard”, “High Quality”, and “Specific”. The recommended applications for each Renesas Electronics product depends on the product’s quality grade, as indicated below. You must check the quality grade of each Renesas Electronics product before using it in a particular application. You may not use any Renesas Electronics product for any application categorized as “Specific” without the prior written consent of Renesas Electronics. Further, you may not use any Renesas Electronics product for any application for which it is not intended without the prior written consent of Renesas Electronics. Renesas Electronics shall not be in any way liable for any damages or losses incurred by you or third parties arising from the use of any Renesas Electronics product for an application categorized as “Specific” or for which the product is not intended where you have failed to obtain the prior written consent of Renesas Electronics. The quality grade of each Renesas Electronics product is “Standard” unless otherwise expressly specified in a Renesas Electronics data sheets or data books, etc.
 - “Standard”: Computers; office equipment; communications equipment; test and measurement equipment; audio and visual equipment; home electronic appliances; machine tools; personal electronic equipment; and industrial robots.
 - “High Quality”: Transportation equipment (automobiles, trains, ships, etc.); traffic control systems; anti-disaster systems; anti-crime systems; safety equipment; and medical equipment not specifically designed for life support.
 - “Specific”: Aircraft; aerospace equipment; submersible repeaters; nuclear reactor control systems; medical equipment or systems for life support (e.g. artificial life support devices or systems), surgical implantations, or healthcare intervention (e.g. excision, etc.), and any other applications or purposes that pose a direct threat to human life.
8. You should use the Renesas Electronics products described in this document within the range specified by Renesas Electronics, especially with respect to the maximum rating, operating supply voltage range, movement power voltage range, heat radiation characteristics, installation and other product characteristics. Renesas Electronics shall have no liability for malfunctions or damages arising out of the use of Renesas Electronics products beyond such specified ranges.
9. Although Renesas Electronics endeavors to improve the quality and reliability of its products, semiconductor products have specific characteristics such as the occurrence of failure at a certain rate and malfunctions under certain use conditions. Further, Renesas Electronics products are not subject to radiation resistance design. Please be sure to implement safety measures to guard them against the possibility of physical injury, and injury or damage caused by fire in the event of the failure of a Renesas Electronics product, such as safety design for hardware and software including but not limited to redundancy, fire control and malfunction prevention, appropriate treatment for aging degradation or any other appropriate measures. Because the evaluation of microcomputer software alone is very difficult, please evaluate the safety of the final products or system manufactured by you.
10. Please contact a Renesas Electronics sales office for details as to environmental matters such as the environmental compatibility of each Renesas Electronics product. Please use Renesas Electronics products in compliance with all applicable laws and regulations that regulate the inclusion or use of controlled substances, including without limitation, the EU RoHS Directive. Renesas Electronics assumes no liability for damages or losses occurring as a result of your noncompliance with applicable laws and regulations.
11. This document may not be reproduced or duplicated, in any form, in whole or in part, without prior written consent of Renesas Electronics.
12. Please contact a Renesas Electronics sales office if you have any questions regarding the information contained in this document or Renesas Electronics products, or if you have any other inquiries.

(Note 1) “Renesas Electronics” as used in this document means Renesas Electronics Corporation and also includes its majority-owned subsidiaries.

(Note 2) “Renesas Electronics product(s)” means any product developed or manufactured by or for Renesas Electronics.

R8C/10 群

瑞萨 16 位单片机

M16C 族 / R8C/Tiny 系列

Notes regarding these materials

1. This document is provided for reference purposes only so that Renesas customers may select the appropriate Renesas products for their use. Renesas neither makes warranties or representations with respect to the accuracy or completeness of the information contained in this document nor grants any license to any intellectual property rights or any other rights of Renesas or any third party with respect to the information in this document.
2. Renesas shall have no liability for damages or infringement of any intellectual property or other rights arising out of the use of any information in this document, including, but not limited to, product data, diagrams, charts, programs, algorithms, and application circuit examples.
3. You should not use the products or the technology described in this document for the purpose of military applications such as the development of weapons of mass destruction or for the purpose of any other military use. When exporting the products or technology described herein, you should follow the applicable export control laws and regulations, and procedures required by such laws and regulations.
4. All information included in this document such as product data, diagrams, charts, programs, algorithms, and application circuit examples, is current as of the date this document is issued. Such information, however, is subject to change without any prior notice. Before purchasing or using any Renesas products listed in this document, please confirm the latest product information with a Renesas sales office. Also, please pay regular and careful attention to additional and different information to be disclosed by Renesas such as that disclosed through our website. (<http://www.renesas.com>)
5. Renesas has used reasonable care in compiling the information included in this document, but Renesas assumes no liability whatsoever for any damages incurred as a result of errors or omissions in the information included in this document.
6. When using or otherwise relying on the information in this document, you should evaluate the information in light of the total system before deciding about the applicability of such information to the intended application. Renesas makes no representations, warranties or guaranties regarding the suitability of its products for any particular application and specifically disclaims any liability arising out of the application and use of the information in this document or Renesas products.
7. With the exception of products specified by Renesas as suitable for automobile applications, Renesas products are not designed, manufactured or tested for applications or otherwise in systems the failure or malfunction of which may cause a direct threat to human life or create a risk of human injury or which require especially high quality and reliability such as safety systems, or equipment or systems for transportation and traffic, healthcare, combustion control, aerospace and aeronautics, nuclear power, or undersea communication transmission. If you are considering the use of our products for such purposes, please contact a Renesas sales office beforehand. Renesas shall have no liability for damages arising out of the uses set forth above.
8. Notwithstanding the preceding paragraph, you should not use Renesas products for the purposes listed below:
 - (1) artificial life support devices or systems
 - (2) surgical implantations
 - (3) healthcare intervention (e.g., excision, administration of medication, etc.)
 - (4) any other purposes that pose a direct threat to human lifeRenesas shall have no liability for damages arising out of the uses set forth in the above and purchasers who elect to use Renesas products in any of the foregoing applications shall indemnify and hold harmless Renesas Technology Corp., its affiliated companies and their officers, directors, and employees against any and all damages arising out of such applications.
9. You should use the products described herein within the range specified by Renesas, especially with respect to the maximum rating, operating supply voltage range, movement power voltage range, heat radiation characteristics, installation and other product characteristics. Renesas shall have no liability for malfunctions or damages arising out of the use of Renesas products beyond such specified ranges.
10. Although Renesas endeavors to improve the quality and reliability of its products, IC products have specific characteristics such as the occurrence of failure at a certain rate and malfunctions under certain use conditions. Please be sure to implement safety measures to guard against the possibility of physical injury, and injury or damage caused by fire in the event of the failure of a Renesas product, such as safety design for hardware and software including but not limited to redundancy, fire control and malfunction prevention, appropriate treatment for aging degradation or any other applicable measures. Among others, since the evaluation of microcomputer software alone is very difficult, please evaluate the safety of the final products or system manufactured by you.
11. In case Renesas products listed in this document are detached from the products to which the Renesas products are attached or affixed, the risk of accident such as swallowing by infants and small children is very high. You should implement safety measures so that Renesas products may not be easily detached from your products. Renesas shall have no liability for damages arising out of such detachment.
12. This document may not be reproduced or duplicated, in any form, in whole or in part, without prior written approval from Renesas.
13. Please contact a Renesas sales office if you have any questions regarding the information contained in this document, Renesas semiconductor products, or if you have any other inquiries.

注意

本文只是参考译文，前页所载英文版“Cautions”具有正式效力。

关于利用本资料时的注意事项

1. 本资料是为了让用户根据用途选择合适的本公司产品的参考资料，对于本资料中所记载的技术信息，并非意味着对本公司或者第三者的知识产权及其他权利做出保证或对实施权力进行的承诺。
2. 对于因使用本资料所记载的产品数据、图、表、程序、算法及其他应用电路例而引起的损害或者对第三者的知识产权及其他权利造成侵犯，本公司不承担任何责任。
3. 不能将本资料所记载的产品和技术用于大规模破坏性武器的开发等目的、军事目的或其他的军需用途方面。另外，在出口时必须遵守日本的《外汇及外国贸易法》及其他出口的相关法令并履行这些法令中规定的必要手续。
4. 本资料所记载的产品数据、图、表、程序、算法以及其他应用电路例等所有信息均为本资料发行时的内容，本公司有可能在未做事先通知的情况下，对本资料所记载的产品或者产品规格进行更改。所以在购买和使用本公司的半导体产品之前，请事先向本公司的营业窗口确认最新的信息并经常留意本公司通过公司主页（<http://www.renesas.com>）等公开的最新信息。
5. 对于本资料中所记载的信息，制作时我们尽力保证出版时的精确性，但不承担因本资料的叙述不当而使顾客遭受损失等的任何相关责任。
6. 在使用本资料所记载的产品数据、图、表等所示的技术内容、程序、算法及其他应用电路例时，不仅要对所使用的技术信息进行单独评价，还要对整个系统进行充分的评价。请顾客自行负责，进行是否适用的判断。本公司对于是否适用不负任何责任。
7. 本资料中所记载的产品并非针对万一出现故障或是错误运行就会威胁到人的生命或给人体带来危害的机器、系统（如各种安全装置或者运输交通用的、医疗、燃烧控制、航天器械、核能、海底中继用的机器和系统等）而设计和制造的，特别是对于品质和可靠性要求极高的机器和系统等（将本公司指定用于汽车方面的产品用于汽车时除外）。如果要用于上述的目的，请务必事先向本公司的营业窗口咨询。另外，对于用于上述目的而造成的损失等，本公司概不负责。
8. 除上述第7项内容外，不能将本资料中记载的产品用于以下用途。如果用于以下用途而造成的损失，本公司概不负责。
 - 1) 生命维持装置。
 - 2) 植埋于人体使用的装置。
 - 3) 用于治疗（切除患部、给药等）的装置。
 - 4) 其他直接影响到人的生命的装置。
9. 在使用本资料所记载的产品时，对于最大额定值、工作电源电压的范围、放热特性、安装条件及其他条件请在本公司规定的保证范围内使用。如果超出了本公司规定的保证范围使用时，对于由此而造成的故障和出现的事故，本公司将不承担任何责任。
10. 本公司一直致力于提高产品的质量和可靠性，但一般来说，半导体产品总会以一定的概率发生故障、或者由于使用条件不同而出现错误运行等。为了避免因本公司的产品发生故障或者错误运行而导致人身事故和火灾或造成社会性的损失，希望客户能自行负责进行冗余设计、采取延烧对策及进行防止错误运行等的安全设计（包括硬件和软件两方面的设计）以及老化处理等，这是作为机器和系统的出厂保证。特别是单片机的软件，由于单独进行验证很困难，所以要求在顾客制造的最终的机器及系统上进行安全检验工作。
11. 如果把本资料所记载的产品从其载体设备上卸下，有可能造成婴儿误吞的危险。顾客在将本公司产品安装到顾客的设备上时，请顾客自行负责将本公司产品设置为不容易剥落的安全设计。如果从顾客的设备上剥落而造成事故时，本公司将不承担任何责任。
12. 在未得到本公司的事先书面认可时，不可将本资料的一部分或者全部转载或者复制。
13. 如果需要了解关于本资料的详细内容，或者有其他关心的问题，请向本公司的营业窗口咨询。


本手册的使用方法

1. 对象

本手册是 R8C/10 群的硬件手册。
在使用本手册时，需要具备电路、逻辑电路以及单片机的基础知识。

2. 寄存器图表的阅读方法

说明在寄存器图表中使用的符号和用语



*1

空白：按用途，置“0”或“1”。

0：置“0”。

1：置“1”。

×：什么也不指定。

*2

RW：可读，可写。

RO：可读，写数据无效。

WO：可写，不能读取位的状态。

—：什么也不指定。

*3

• 保留位

保留位，必须写指定值。

*4

• 什么也不指定

对该位，什么也不指定。根据将来外围功能的发展，可能出现新的功能。写数据时只能写“0”。

• 不能设定

不保证设定后的运行。

• 功能根据运行模式而不同

位功能根据外围功能的模式发生变化，请参照各模式的寄存器图表。

3. M16C 族的有关文献

对 M16C 族，提供了如下文献：

文献	记载内容
简易图表	硬件概要
数据图表	硬件概要和电特性
硬件手册	硬件规格（管脚配置、存储器映像、外围功能的说明、电特性、时序）
软件手册	指令（汇编语言）运行的详细内容
应用说明	外围功能的使用方法和应用例子 参考程序 M16C 族入门的基本功能说明 汇编语言和 C 语言的编程方法
RENESAS TECHNICAL UPDATE	有关产品规格和文献等的最新信息

注 1．请使用最新版的文献。可从瑞萨科技网页获取最新版文献。

目 录

地址 - 页速查表	速查表 -1
1. 概要	1
1.1 应用	1
1.2 性能概要	2
1.3 框图	3
1.4 产品一览表	4
1.5 管脚连接图	5
1.6 管脚功能说明	6
2. 使用注意事项	7
2.1 停止模式和等待模式	7
2.1.1 停止模式	7
2.1.2 等待模式	7
2.2 中断	8
2.2.1 读 00000 ₁₆ 地址	8
2.2.2 SP 的设定	8
2.2.3 外部中断和键输入中断	8
2.2.4 监视定时器中断	8
2.2.5 中断源的更改	9
2.2.6 中断控制寄存器的更改	10
2.3 时钟发生电路	11
2.3.1 振荡停止检测功能	11
2.3.2 振荡电路常数	11
2.4 定时器	11
2.4.1 定时器 X、定时器 Y、和定时器 Z	11
2.4.2 定时器 X	11
2.4.3 定时器 Y	11
2.4.4 定时器 Z	11
2.4.5 定时器 C	12
2.5 串行接口	12
2.6 A/D 转换器	12
2.7 闪存	13
2.7.1 CPU 改写模式	13
2.8 有关噪声的注意事项	14
3. 中央处理器 (CPU)	15
3.1 数据寄存器 (R0、R1、R2、R3)	15
3.2 地址寄存器 (A0、A1)	15
3.3 帧基址寄存器 (FB)	16
3.4 中断表寄存器 (INTB)	16
3.5 程序计数器 (PC)	16
3.6 用户堆栈指针 (USP) 和中断堆栈指针 (ISP)	16
3.7 静态基址寄存器 (SB)	16
3.8 标志寄存器 (FLG)	16
3.8.1 进位标志 (C 标志)	16
3.8.2 调试标志 (D 标志)	16
3.8.3 零标志 (Z 标志)	16
3.8.4 符号标志 (S 标志)	16
3.8.5 寄存器组指定标志 (B 标志)	16

3.8.6	溢出标志 (O 标志)	16
3.8.7	中断允许标志 (I 标志)	16
3.8.8	堆栈指针指定标志 (U 标志)	16
3.8.9	处理器中断优先级 (IPL)	17
3.8.10	保留位	17
4.	存储器	18
5.	SFR	19
6.	复位	28
6.1	硬件复位	28
6.2	软件复位	28
6.3	监视定时器复位	28
7.	时钟发生电路	31
7.1	主时钟	35
7.2	内部振荡器时钟	35
7.3	CPU 时钟和外围功能时钟	36
7.3.1	CPU 时钟	36
7.3.2	外围功能时钟 (f_1 、 f_2 、 f_8 、 f_{32} 、 f_{AD} 、 f_{1SIO} 、 f_{8SIO} 、 f_{32SIO})	36
7.3.3	f_{RING} 和 $f_{RING128}$	36
7.4	功率控制	37
7.4.1	通常运行模式	37
7.4.2	等待模式	38
7.4.3	停止模式	39
7.5	振荡停止检测功能	41
7.5.1	振荡停止检测功能的使用方法	41
8.	保护	43
9.	处理器模式	44
9.1	处理器模式的种类	44
10.	总线控制	45
11.	中断	46
11.1	中断概要	46
11.1.1	中断分类	46
11.1.2	软件中断	47
11.1.3	硬件中断	48
11.1.4	中断和中断向量	49
11.1.5	中断控制	50
11.2	INT 中断	58
11.2.1	$\overline{INT}_0$ 中断	58
11.2.2	$\overline{INT}_0$ 输入滤波器	59
11.2.3	$\overline{INT}_1$ 中断和 $\overline{INT}_2$ 中断	60
11.2.4	$\overline{INT}_3$ 中断	61
11.3	键输入中断	62
11.4	地址匹配中断	63
12.	监视定时器	65

13. 定时器	67
13.1 定时器 X	68
13.1.1 定时器模式	70
13.1.2 脉冲输出模式	71
13.1.3 事件计数器模式	72
13.1.4 脉冲宽度测定模式	73
13.1.5 脉冲周期测定模式	75
13.2 定时器 Y	77
13.2.1 定时器模式	80
13.2.2 可编程波形发生模式	82
13.3 定时器 Z	85
13.3.1 定时器模式	88
13.3.2 可编程波形发生模式	90
13.3.3 可编程单触发发生模式	92
13.3.4 可编程等待单触发发生模式	95
13.4 定时器 C	98
14. 串行接口	101
14.1 时钟同步串行 I/O 模式	106
14.1.1 极性选择功能	109
14.1.2 LSB 先和 MSB 先的选择	109
14.1.3 连续接收模式	109
14.2 异步串行 I/O (UART) 模式	110
14.2.1 TxD ₁₀ /RxD ₁ 选择功能 (UART1)	113
14.2.2 TxD ₁₁ 选择功能 (UART1)	113
14.2.3 位速率	114
15. A/D 转换器	115
15.1 单次模式	119
15.2 重复模式	120
15.3 采样 & 保持	121
15.4 A/D 转换周期数	121
15.5 模拟输入内部等效电路	122
15.6 注入电流旁路电路	123
15.7 A/D 转换时传感器的输出阻抗	124
16. 可编程输入 / 输出端口	125
16.1 功能说明	125
16.1.1 端口 P _i 方向寄存器 (PDi 寄存器 i=0、1、3、4)	125
16.1.2 端口 P _i 寄存器 (Pi 寄存器 i=0 ~ 4)	125
16.1.3 上拉控制寄存器 0 和上拉控制寄存器 1 (PUR0 寄存器和 PUR1 寄存器)	125
16.1.4 端口 P1 驱动能力控制寄存器 (DRR 寄存器)	125
16.2 端口的设定	132
16.3 未使用管脚的处理	139
17. 电特性	140
18. 闪存版	151
18.1 概要	151
18.2 存储器分配	152
18.3 闪存改写禁止功能	152
18.3.1 ID 码检查功能	152

18.4	CPU 改写模式	153
18.4.1	EW0 模式	153
18.4.2	EW1 模式	154
18.4.3	软件命令	159
18.4.4	状态寄存器	163
18.4.5	全状态检查	164
18.5	标准串行输入 / 输出模式	165
18.5.1	ID 码检查功能	165
19.	On-chip 调试器	168
19.1	地址匹配中断	168
19.2	单步中断	168
19.3	UART1	168
19.4	BRK 指令	168
20.	On-chip 调试器的注意事项	169
附录		170
附录 1.	外形尺寸图	170
附录 2.	串行编程器和 on-chip 调试仿真器的连接例子	171
附录 3.	振荡评价电路例子	173
索引		174

地址 - 页速查表

地址	寄存器	符号	记载页
0000 ₁₆			
0001 ₁₆			
0002 ₁₆			
0003 ₁₆			
0004 ₁₆	处理器模式寄存器 0	PM0	44
0005 ₁₆	处理器模式寄存器 1	PM1	44
0006 ₁₆	系统时钟控制寄存器 0	CM0	33
0007 ₁₆	系统时钟控制寄存器 1	CM1	33
0008 ₁₆			
0009 ₁₆	地址匹配中断允许寄存器	AIER	64
000A ₁₆	保护寄存器	PRCR	43
000B ₁₆			
000C ₁₆	振荡停止检测寄存器	OCD	34
000D ₁₆	监视定时器复位寄存器	WDTR	66
000E ₁₆	监视定时器开始寄存器	WDTS	66
000F ₁₆	监视定时器控制寄存器	WDC	66
0010 ₁₆			
0011 ₁₆	地址匹配中断寄存器 0	RMAD0	64
0012 ₁₆			
0013 ₁₆			
0014 ₁₆			
0015 ₁₆	地址匹配中断寄存器 1	RMAD1	64
0016 ₁₆			
0017 ₁₆			
0018 ₁₆			
0019 ₁₆			
001A ₁₆			
001B ₁₆			
001C ₁₆			
001D ₁₆			
001E ₁₆	INT0 输入滤波器选择寄存器	INT0F	58
001F ₁₆			
0020 ₁₆			
0021 ₁₆			
0022 ₁₆			
0023 ₁₆			
0024 ₁₆			
0025 ₁₆			
0026 ₁₆			
0027 ₁₆			
0028 ₁₆			
0029 ₁₆			
002A ₁₆			
002B ₁₆			
002C ₁₆			
002D ₁₆			
002E ₁₆			
002F ₁₆			

空白部分全部为保留区。

地址	寄存器	符号	记载页
0030 ₁₆			
0031 ₁₆			
0032 ₁₆			
0033 ₁₆			
0034 ₁₆			
0035 ₁₆			
0036 ₁₆			
0037 ₁₆			
0038 ₁₆			
0039 ₁₆			
003A ₁₆			
003B ₁₆			
003C ₁₆			
003D ₁₆			
003E ₁₆			
003F ₁₆			
0040 ₁₆			
0041 ₁₆			
0042 ₁₆			
0043 ₁₆			
0044 ₁₆			
0045 ₁₆			
0046 ₁₆			
0047 ₁₆			
0048 ₁₆			
0049 ₁₆			
004A ₁₆			
004B ₁₆			
004C ₁₆			
004D ₁₆	键输入中断控制寄存器	KUPIC	51
004E ₁₆	AD 转换中断控制寄存器	ADIC	51
004F ₁₆			
0050 ₁₆			
0051 ₁₆	UART0 发送中断控制寄存器	S0TIC	51
0052 ₁₆	UART0 接收中断控制寄存器	S0RIC	51
0053 ₁₆	UART1 发送中断控制寄存器	S1TIC	51
0054 ₁₆	UART1 接收中断控制寄存器	S1RIC	51
0055 ₁₆	INT2 中断控制寄存器	INT2IC	51
0056 ₁₆	定时器 X 中断控制寄存器	TXIC	51
0057 ₁₆	定时器 Y 中断控制寄存器	TYIC	51
0058 ₁₆	定时器 Z 中断控制寄存器	TZIC	51
0059 ₁₆	INT1 中断控制寄存器	INT1IC	51
005A ₁₆	INT3 中断控制寄存器	INT3IC	51
005B ₁₆	定时器 C 中断控制寄存器	TCIC	51
005C ₁₆			
005D ₁₆	INT0 中断控制寄存器	INT0IC	51
005E ₁₆			
005F ₁₆			

地址 - 页速查表

地址	寄存器	符号	记载页
0060 ₁₆			
0061 ₁₆			
0062 ₁₆			
0063 ₁₆			
0064 ₁₆			
0065 ₁₆			
0066 ₁₆			
0067 ₁₆			
0068 ₁₆			
0069 ₁₆			
006A ₁₆			
006B ₁₆			
006C ₁₆			
006D ₁₆			
006E ₁₆			
006F ₁₆			
0070 ₁₆			
0071 ₁₆			
0072 ₁₆			
0073 ₁₆			
0074 ₁₆			
0075 ₁₆			
0076 ₁₆			
0077 ₁₆			
0078 ₁₆			
0079 ₁₆			
007A ₁₆			
007B ₁₆			
007C ₁₆			
007D ₁₆			
007E ₁₆			
007F ₁₆			
0080 ₁₆	定时器 Y、Z 模式寄存器	TYZMR	81/96
0081 ₁₆	预定标器 Y 寄存器	PREY	78
0082 ₁₆	定时器 Y 次寄存器	TYSC	78
0083 ₁₆	定时器 Y 主寄存器	TYPR	78
0084 ₁₆	定时器 Y、Z 波形输出控制寄存器	PUM	79/96
0085 ₁₆	预定标器 Z 寄存器	PREZ	86
0086 ₁₆	定时器 Z 次寄存器	TZSC	86
0087 ₁₆	定时器 Z 主寄存器	TZPR	86
0088 ₁₆			
0089 ₁₆			
008A ₁₆	定时器 Y、Z 输出控制寄存器	TYZOC	78/86
008B ₁₆	定时器 X 模式寄存器	TXMR	68
008C ₁₆	预定标器 X 寄存器	PREX	69
008D ₁₆	定时器 X 寄存器	TX	69
008E ₁₆	定时器计数源设定寄存器	TCSS	69
008F ₁₆			

空白部分全部为保留区。

地址	寄存器	符号	记载页
0090 ₁₆	定时器 C 寄存器	TC	99
0091 ₁₆			
0092 ₁₆			
0093 ₁₆			
0094 ₁₆			
0095 ₁₆			
0096 ₁₆	外部输入允许寄存器	INTEN	58
0097 ₁₆			
0098 ₁₆	键输入允许寄存器	KIEN	62
0099 ₁₆			
009A ₁₆	定时器 C 控制寄存器 0	TCC0	99
009B ₁₆	定时器 C 控制寄存器 1	TCC1	99
009C ₁₆	捕捉寄存器	TM0	99
009D ₁₆			
009E ₁₆			
009F ₁₆			
00A0 ₁₆	UART0 发送 / 接收模式寄存器	U0MR	104
00A1 ₁₆	UART0 传送速度寄存器	U0BRG	103
00A2 ₁₆	UART0 发送缓冲寄存器	U0TB	103
00A3 ₁₆			
00A4 ₁₆	UART0 发送 / 接收控制寄存器 0	U0C0	104
00A5 ₁₆	UART0 发送 / 接收控制寄存器 1	U0C1	105
00A6 ₁₆	UART0 接收缓冲寄存器	U0RB	103
00A7 ₁₆			
00A8 ₁₆	UART1 发送 / 接收模式寄存器	U1MR	104
00A9 ₁₆	UART1 传送速度寄存器	U1BRG	103
00AA ₁₆	UART1 发送缓冲寄存器	U1TB	103
00AB ₁₆			
00AC ₁₆	UART1 发送 / 接收控制寄存器 0	U1C0	104
00AD ₁₆	UART1 发送 / 接收控制寄存器 1	U1C1	105
00AE ₁₆	UART1 接收缓冲寄存器	U1RB	103
00AF ₁₆			
00B0 ₁₆	UART 发送 / 接收控制寄存器 2	UCON	105
00B1 ₁₆			
00B2 ₁₆			
00B3 ₁₆			
00B4 ₁₆			
00B5 ₁₆			
00B6 ₁₆			
00B7 ₁₆			
00B8 ₁₆			
00B9 ₁₆			
00BA ₁₆			
00BB ₁₆			
00BC ₁₆			
00BD ₁₆			
00BE ₁₆			
00BF ₁₆			

地址 - 页速查表

地址	寄存器	符号	记载页
00C0 ₁₆	AD 寄存器	AD	110
00C1 ₁₆			
00C2 ₁₆			
00C3 ₁₆			
00C4 ₁₆			
00C5 ₁₆			
00C6 ₁₆			
00C7 ₁₆			
00C8 ₁₆			
00C9 ₁₆			
00CA ₁₆			
00CB ₁₆			
00CC ₁₆			
00CD ₁₆			
00CE ₁₆			
00CF ₁₆			
00D0 ₁₆			
00D1 ₁₆			
00D2 ₁₆			
00D3 ₁₆			
00D4 ₁₆	AD 控制寄存器 2	ADCON2	118
00D5 ₁₆			
00D6 ₁₆	AD 控制寄存器 0	ADCON0	117
00D7 ₁₆	AD 控制寄存器 1	ADCON1	117
00D8 ₁₆			
00D9 ₁₆			
00DA ₁₆			
00DB ₁₆			
00DC ₁₆			
00DD ₁₆			
00DE ₁₆			
00DF ₁₆			
00E0 ₁₆	端口 P0 寄存器	P0	130
00E1 ₁₆	端口 P1 寄存器	P1	130
00E2 ₁₆	端口 P0 方向寄存器	PD0	130
00E3 ₁₆	端口 P1 方向寄存器	PD1	130
00E4 ₁₆			
00E5 ₁₆	端口 P3 寄存器	P3	130
00E6 ₁₆			
00E7 ₁₆	端口 P3 方向寄存器	PD3	130
00E8 ₁₆	端口 P4 寄存器	P4	130
00E9 ₁₆			
00EA ₁₆	端口 P4 方向寄存器	PD4	130
00EB ₁₆			
00EC ₁₆			
00ED ₁₆			
00EE ₁₆			
00EF ₁₆			

空白部分全部为保留区。

地址	寄存器	符号	记载页
00F0 ₁₆			
00F1 ₁₆			
00F2 ₁₆			
00F3 ₁₆			
00F4 ₁₆			
00F5 ₁₆			
00F6 ₁₆			
00F7 ₁₆			
00F8 ₁₆			
00F9 ₁₆			
00FA ₁₆			
00FB ₁₆			
00FC ₁₆	上拉控制寄存器 0	PUR0	131
00FD ₁₆	上拉控制寄存器 1	PUR1	131
00FE ₁₆	端口 P1 驱动能力控制寄存器	DRR	131
00FF ₁₆			
⋮	⋮	⋮	⋮
01B3 ₁₆	闪存控制寄存器 4	FMR4	156
01B4 ₁₆			
01B5 ₁₆	闪存控制寄存器 1	FMR1	156
01B6 ₁₆			
01B7 ₁₆	闪存控制寄存器 0	FMR0	155

R8C/10 群

SINGLE-CHIP 16-BIT CMOS MICROCOMPUTER

1. 概要

本单片机是采用高性能硅栅 CMOS 工艺以及装载 R8C/Tiny 系列 CPU 内核的单芯片微型计算机，封装于 32 管脚塑模 LQFP。该单芯片微型计算机既有高功能指令又有高效率指令，并且具有 1M 字节的地址空间和高速执行指令的能力。

1.1 应用

家电、办公设备、住宅设备（传感器、保安）、一般工业、声频以及其它。

1.2 性能概要

本单片机的性能概要如表 1.1 所示。

表 1.1 性能概要

项目		性能
CPU	基本指令数	89 条指令
	最短指令执行时间	62.5ns (f(XIN)=16MHz、Vcc=3.0 ~ 5.5V) 100ns (f(XIN)=10MHz、Vcc=2.7 ~ 5.5V)
	运行模式	单芯片
	地址空间	1M 字节
	存储器容量	参照表 1.2。
外围功能	中断	内部：9 个中断源、外部：5 个中断源、软件：4 个中断源、 中断优先级：7 级
	监视定时器	15 位 ×1 个通道（内有预定标器）
	定时器	定时器 X：8 位 ×1 个通道、定时器 Y：8 位 ×1 个通道、 定时器 Z：8 位 ×1 个通道 （各定时器：内有 8 位预定标器） 定时器 C：16 位 ×1 个通道 输入捕捉电路
	串行接口（串行 I/O）	1 个通道 时钟同步串行 I/O、异步串行 I/O 1 个通道 异步串行 I/O
	A/D 转换器	10 位 A/D 转换器：1 个电路、8 个通道
	时钟发生电路	2 个电路 • 主时钟振荡电路（内置反馈电阻） • 内部振荡器
	振荡停止检测功能	主时钟振荡停止检测功能
	端口	输入 / 输出：22 个（含 LED 驱动端口）、输入：2 个 （LED 驱动输入 / 输出端口：8 个）
电特性	电源电压	Vcc=3.0 ~ 5.5V (f(XIN)=16MHz) Vcc=2.7 ~ 5.5V (f(XIN)=10MHz)
	消耗电流	标准 8mA (Vcc=5V、f(XIN)=16MHz、高速模式) 标准 5mA (Vcc=3V、f(XIN)=10MHz、高速模式) 标准 35μA (Vcc=3V、等待模式、外围时钟停止) 标准 0.7μA (Vcc=3V、停止模式)
闪存版	编程和擦除电压	Vcc=2.7 ~ 5.5V
	编程和擦除次数	100 次
工作环境温度		-20°C ~ 85°C -40°C ~ 85°C (D 版)
封装		32 管脚塑模 LQFP

1.3 框图

本单片机的框图如图 1.1 所示。




图 1.1 框图

1.4 产品一览

产品一览表如表 1.2 所示。

表 1.2 产品一览表截

至于 2006 年 02 月

型号	ROM 容量	RAM 容量	封装	备考
R5F21102FP	8K 字节	512 字节	PLQP0032GB-A	闪存版
R5F21103FP	12K 字节	768 字节	PLQP0032GB-A	
R5F21104FP	16K 字节	1K 字节	PLQP0032GB-A	
R5F21102DFP	8K 字节	512 字节	PLQP0032GB-A	D 版
R5F21103DFP	12K 字节	768 字节	PLQP0032GB-A	
R5F21104DFP	16K 字节	1K 字节	PLQP0032GB-A	




图 1.2 型号、存储器容量以及封装

1.5 管脚连接图

管脚连接图（俯视图）如图 1.3 所示。




图 1.3 管脚连接图（俯视图）

1.6 管脚功能说明

本单片机的管脚功能说明如表 1.3 所示。

表 1.3 管脚功能说明

分类	管脚名	输入 / 输出	功能
电源输入	Vcc Vss	输入	必须给 Vcc 输入 2.7V ~ 5.5V，给 Vss 输入 0V。
IVcc	IVcc	输出	是用于稳定内部电源的管脚。 必须通过电容器（0.1μF）连接到 Vss。 不能连接 Vcc。
模拟电源输入	AVcc AVss	输入	A/D 转换器的电源输入。必须将 AVcc 连接到 Vcc，AVss 连接到 Vss。在 AVcc 和 AVss 之间必须连接电容器。
复位输入	RESET	输入	如果给该管脚输入“L”电平，单片机就变为复位状态。
CNVss	CNVss	输入	必须通过电阻连接到 Vss。（注 1）
MODE	MODE	输入	必须通过电阻连接到 Vcc。
主时钟输入	XIN	输入	主时钟振荡电路的输入 / 输出。在 XIN 和 XOUT 之间连接陶瓷谐振器或者晶体谐振器。在输入外部生成的时钟时，必须从 XIN 输入时钟，使 XOUT 开路。
主时钟输出	XOUT	输出	
INT 中断输入	INT0 ~ INT3	输入	INT 中断的输入。
键输入中断输入	KI0 ~ KI3	输入	键输入中断的输入。
定时器 X	CNTR0	输入 / 输出	定时器 X 的输入 / 输出。
	CNTR0	输出	定时器 X 的输出。
定时器 Y	CNTR1	输入 / 输出	定时器 Y 的输入 / 输出。
定时器 Z	TZOUT	输出	定时器 Z 的输出。
定时器 C	TCIN	输入	定时器 C 的输入。
串行接口	CLK0	输入 / 输出	传送时钟输入 / 输出。
	RxD0、RxD1	输入	串行数据输入。
	TxD0、TxD10、 TxD11	输出	串行数据输出。
基准电压输入	VREF	输入	A/D 转换器的基准电压输入。VREF 必须连接到 Vcc。
A/D 转换器	AN0 ~ AN7	输入	A/D 转换器的模拟输入。
输入 / 输出端口	P00 ~ P07、 P10 ~ P17、 P30 ~ P33、P37、 P45	输入 / 输出	CMOS 的 8 位输入 / 输出端口。具有用于选择输入 / 输出的方向寄存器，每个管脚能设定成输入端口或者输出端口。 输入端口能通过程序选择有无上拉电阻。 端口 P10 ~ P17 能作为 LED 驱动端口使用。
输入端口	P46、P47	输入	输入专用端口。

注：连接的参考电阻值请参考“2.8 有关噪声的注意事项”。

2. 使用注意事项

2.1 停止模式和等待模式

2.1.1 停止模式

在转移到停止模式时，必须在将 FMR01 位置 “0”（CPU 改写模式无效）后将 CM10 位置 “1”（停止模式）。指令队列先读取将 CM1 寄存器的 CM10 位置 “1”（停止模式）的指令开始的 4 个字节，然后程序停止。

必须紧接在 CM10 位置 “1” 的指令后面插入 JMP.B 指令，然后至少插入 4 条 NOP 指令。

转移到停止模式时，必须使用下列程序：

- 转移到停止模式的程序

```

BCLR      1, FMR0      ; CPU 改写模式无效
BSET      0, PRCR      ; 解除保护
BSET      0, CM1       ; 停止模式
JMP.B     LABEL_001
LABEL_001:
NOP
NOP
NOP
NOP

```

2.1.2 等待模式

在转移到等待模式时，必须在 FMR01 位置 “0”（CPU 改写模式无效）后执行 WAIT 指令。指令队列先读取 WAIT 指令开始的 4 个字节，然后程序停止。必须在 WAIT 指令的后面至少插入 4 条 NOP 指令。

另外，在写内部 RAM 区后，通过执行 WAIT 指令转移到等待模式时，就可能在从等待模式返回时改写特定的内部 RAM 区。被改写的区域为在 WAIT 指令前被写的内部 RAM 的下一个地址开始的最大 3 个字节的区域。

被改写的值和 WAIT 指令前被写的值相同。如果因此现象而导致问题，就请按以下的程序例子，通过在内部 RAM 区的写指令和 WAIT 指令之间插入 JMP.B 指令来避免。

- 执行 WAIT 指令的例子

```

程序例子    MOV.B     #055h,0601h      ; 写内部 RAM 区
...
JMP.B       LABEL_001
LABEL_001:
FSET        I                ; 允许中断
BCLR        1, FMR0          ; CPU 改写模式无效
WAIT                    ; 等待模式
NOP
NOP
NOP
NOP

```

另外，在内部 RAM 区的写指令和执行 WAIT 指令之间，如果存取了内部 RAM 以外的区域，就不发生此现象。

2.2 中断

2.2.1 读 00000₁₆ 地址

不能通过程序读 00000₁₆ 地址。在接受到可屏蔽中断的中断请求时，CPU 在中断序列中从 00000₁₆ 地址读取中断信息（中断序号和中断请求级）。此时，被接受的中断的 IR 位变为“0”。

如果通过程序读 00000₁₆ 地址，在被允许的中断中，最高优先权的中断的 IR 位将变为“0”。因此，中断可能会被取消或者发生预料外的中断。

2.2.2 SP 的设置

必须在接受中断前给 SP 设定值。在复位后，SP 为“0000₁₆”。因此，如果在给 SP 设定值前接受中断，程序就会失控。

2.2.3 外部中断和键输入中断

输入到 $\overline{\text{INT}}_0 \sim \overline{\text{INT}}_3$ 管脚和 $\overline{\text{KI}}_0 \sim \overline{\text{KI}}_3$ 管脚的信号与 CPU 运行时钟无关，需要 250ns 以上的“L”电平宽度或者“H”电平宽度。

2.2.4 监视定时器中断

在监视定时器中断发生后，必须初始化监视定时器。

2.2.5 中断源的更改

如果改变中断源，中断控制寄存器的 IR 位就可能变为“1”（有中断请求）。使用中断时，必须在改变中断源后，将 IR 位置“0”（无中断请求）。

另外，在此所说的改变中断源，包括改变被分配到各软件中断序号的中断源、极性和时序等全部要素。因此，在外围功能的模式改变等关系到中断源、极性和时序的情况下，必须在改变后将 IR 位置“0”（无中断请求）。外围功能的中断请参照各外围功能。

中断源的更改步骤例子如图 2.1 所示。




图 2.1 中断源的更改步骤例子

2.2.6 中断控制寄存器的更改

1. 必须在对应该寄存器的中断请求不发生的位置改变中断控制寄存器。在有可能发生中断请求时，必须在禁止中断后改变中断控制寄存器。
2. 在禁止中断后改变中断控制寄存器的情况下，必须注意使用的指令。
 - 改变 IR 位以外的位
在执行指令期间，当发生对应该寄存器的中断请求时，IR 位可能不变为“1”（有中断请求），中断被忽视。当在此情况出现问题时，必须使用以下指令改变寄存器：
对象指令…AND、OR、BCLR、BSET
 - 改变 IR 位
在将 IR 位置“0”（无中断请求）时，根据使用的指令，IR 位可能不变为“0”。必须用 MOV 指令将 IR 位置“0”。
3. 在使用 I 标志禁止中断时，必须按照以下的程序例子设定 I 标志（程序例子的中断控制寄存器的更改请参照 (2)）。

例 1～例 3 是防止由于受内部总线和指令队列缓冲器的影响，在改变中断控制寄存器前 I 标志变为“1”（允许中断）的方法。

例 1：通过 NOP 指令，等待改变中断控制寄存器的例子

```
INT_SWITCH1:
    FCLR    I                ; 禁止中断
    AND.B   #00H, 0056H      ; 将 TXIC 寄存器置“0016”
    NOP ;
    NOP
    FSET    I                ; 允许中断
```

例 2：通过虚读，使 FSET 指令等待的例子

```
INT_SWITCH2:
    FCLR    I                ; 禁止中断
    AND.B   #00H, 0056H      ; 将 TXIC 寄存器置“0016”
    MOV.W   MEM, R0          ; 虚读
    FSET    I                ; 允许中断
```

例 3：通过 POPC 指令，改变 I 标志的例子

```
INT_SWITCH3:
    PUSHC   FLG
    FCLR    I                ; 禁止中断
    AND.B   #00H, 0056H      ; 将 TXIC 寄存器置“0016”
    POPC    FLG              ; 允许中断
```


2.3 时钟发生电路

2.3.1 振荡停止检测功能

主时钟频率在 2MHz 以下时不能使用此功能，所以必须将 OCD1 ~ OCD0 位置 “00₂”（振荡停止检测功能无效）。

2.3.2 振荡电路常数

有关用户系统的最佳振荡电路常数，请在向谐振器厂家询问后决定。

2.4 定时器

2.4.1 定时器 X、定时器 Y 和定时器 Z

1. 在复位后，定时器停止计数。必须在对定时器和预定标器设定值后，开始计数。
2. 即使以 16 位单位读取预定标器和定时器，在单片机内部也按字节顺序读取。因此，在读取这 2 个寄存器期间，定时器值可能会更新。

2.4.2 定时器 X

1. 不能同时改写 TXMOD0 ~ TXMOD1 位、TXMOD2 位和 TXS 位。
2. 如果通过程序对在脉冲周期测定模式使用的 TXMR 寄存器的 TXEDG 位和 TXUND 位写 “0”，这些位就变为 “0”；写 “1” 时，这些位不变化。在通过程序将其中一个标志置 “0” 时，必须用 MOV 指令给另一个标志写 “1”（能防止预料外的标志变化）。

〈将有效边沿判定标志置 “0” 的程序例子〉

```
MOV.B      #10XXXXXXB, 008BH
```

3. 在从其它模式改变到脉冲周期测定模式时，TXEDG 位和 TXUND 位不定。必须在给 TXEDG 位和 TXUND 位写 “0” 后，开始定时器 X 的计数。
4. 在计数开始后最初发生的预定标器 X 的下溢信号，TXEDG 位可能变为 “1”。
5. 当使用脉冲周期测定模式时，必须在计数刚开始后间隔预定标器的 2 个周期以上的的时间，将 TXEDG 位置 “0”，然后使用。

2.4.3 定时器 Y

1. 不能同时写 TYMOD0 位和 TYS 位。

2.4.4 定时器 Z

1. 不能同时改写 TZMOD0 ~ TZMOD1 位和 TZS 位。
2. 在可编程单触发发生模式和可编程等待单触发发生模式，当将 TYZMR 寄存器的 TZS 位置 “0” 来停止计数时或者在将 TZOC 寄存器的 TZOS 位置 “0” 来停止单触发时，定时器在重新装入再装入寄存器的值后停止。必须在定时器停止前，读取定时器的计数值。

2.4.5 定时器 C

在读取 TC 寄存器和 TM0 寄存器时，必须以 16 位单位进行。通过以 16 位单位读取 TC 寄存器，在读取低位字节和高位字节期间，定时器值不被更新。

〈读取定时器 C 的程序例子〉

```
MOV.W      0090H, R0      ; 读取定时器 C
```

2.5 串行接口

- (1) 与时钟同步串行 I/O 模式和异步串行 I/O 模式无关，在读取 UiRB (i=0、1) 寄存器时，必须以 16 位单位进行。

在读取 UiRB 寄存器的高位字节时，UiRB 寄存器的 PER、FER 位和 UiC1 寄存器的 RI 位变为“0”。

〈读取接收缓冲寄存器的程序例子〉

```
MOV.W      00A6H, R0      ; 读取 U0RB 寄存器
```

- (2) 在传送数据位长为 9 位的异步串行 I/O 模式写 UiTB 寄存器时，必须按照高位字节 → 低位字节的顺序以 8 位单位进行。

〈给发送缓冲寄存器写数据的程序例子〉

```
MOV.B      #XXH, 00A3H    ; 写 U0TB 寄存器的高位字节
MOV.B      #XXH, 00A2H    ; 写 U0TB 寄存器的低位字节
```

2.6 A/D 转换器

- (1) 对 ADCON0 的各位 (bit6 除外)、ADCON1 寄存器的各位以及 ADCON2 寄存器的 SMP 位的写操作，必须在 A/D 转换停止时 (发生触发前) 进行。
尤其在将 VCUT 位从“0” (未连接 V_{REF}) 置为“1” (连接 V_{REF}) 时，必须在经过 1 μ s 后开始 A/D 转换。
- (2) 在改变 A/D 运行模式后，必须重新选择模拟输入管脚。
- (3) 在单次模式使用时
必须在确认 A/D 转换结束后，读 AD 寄存器 (能通过 ADIC 寄存器的 IR 位或者 ADCON0 寄存器的 ADST 位判断 A/D 转换的结束)。
- (4) 在重复模式使用时
对于 CPU 时钟，不能分频使用主时钟。
- (5) 在 A/D 转换运行期间，当通过程序将 ADCON0 寄存器的 ADST 位置“0” (停止 A/D 转换) 来强制结束时，A/D 转换器的转换结果不定。在通过程序将 ADST 位置“0”的情况下，不能使用 AD 寄存器的值。
- (6) 必须在 AV_{CC}/V_{REF} 管脚和 AV_{SS} 管脚之间连接 0.1 μ F 的电容。

2.7 闪存

2.7.1 CPU 改写模式

- 运行速度

在进入 CPU 改写模式（EW0、EW1 模式）前，必须通过 CM0 寄存器的 CM06 位和 CM1 寄存器的 CM16 ~ CM17 位，将 CPU 时钟设定在 5MHz 以下。
- 禁止使用的指令

在 EW0 模式，由于以下的指令访问闪存内部的数据，不能使用。
UND 指令、INTO 指令、BRK 指令
- 存取方法

在将 FMR01 位、FMR02 位和 FMR11 位置“1”时，必须在给对象位写“0”后连续写“1”。另外，从写“0”后到写“1”为止，不能进入中断处理。
- 改写用户 ROM 区

在使用 EW0 模式对保存改写控制程序的块进行改写期间，如果降低电源电压，改写控制程序就不能被正常改写，此后就可能无法改写闪存。因此，必须使用标准串行输入 / 输出模式改写该块。
- 闪存的初始化

如果在 EW1 模式的擦除挂起期间将 FMR0 寄存器的 FMSTP 位置“1”（闪存停止），CPU 就停止运行且不能返回，所以不能将 FMSTP 位置“1”。
- 停止模式或者等待模式的转移

不能在擦除挂起期间转移到停止模式或者等待模式。
- 中断

EW0 模式时的中断如表 2.1、EW1 模式时的中断如表 2.2 所示。

表 2.1 EW0 模式时的中断

模式	状态	接受可屏蔽中断请求时	接受监视定时器、振荡停止检测、电压检测中断请求时
EW0	自动擦除中	由于向量分配在 RAM 中，所以能使用中断。	如果接受中断请求，就强制停止自动擦除或者自动写，并且对闪存进行复位。经过一定时间后，闪存重新启动，开始中断处理。由于自动擦除中的块或者自动写中的地址被强制停止，所以可能无法读取正常值，因此必须在闪存重新启动后重新执行自动擦除，并且确认是否正常结束。 在命令执行期间，监视定时器的运行不停止，所以有可能发生中断请求。必须定期初始化监视定时器。
	自动写		

注 1. 由于地址匹配中断向量配置在 ROM 中，所以在命令执行期间不能使用。

注 2. 由于在块 0 中配置了固定向量，所以在自动擦除块 0 期间不能使用非屏蔽中断。

表 2.2 EW1 模式时的中断

模式	状态	接受可屏蔽中断请求时	接受监视定时器、振荡停止检测、电压检测中断请求时
EW1	自动擦除中 (擦除挂起功能有效)	暂停自动擦除, 执行中断处理。 在中断处理结束后, 通过将 FMR4 寄存器的 FMR41 位置“0”(重新开始擦除), 能重新开始自动擦除。	如果接受中断请求, 就强制停止自动擦除或者自动写, 并且对闪存进行复位。经过一定时间后, 闪存重新启动, 开始中断处理。由于自动擦除中的块或者自动写中的地址被强制停止, 所以可能无法读取正常值, 因此必须在闪存重新启动后重新执行自动擦除, 并且确认是否正常结束。 在命令执行期间, 监视定时器的运行不停止, 所以有可能发生中断请求。必须使用擦除挂起功能, 定期初始化监视定时器。
	自动擦除中 (擦除挂起功能无效)	优先进行自动擦除, 中断请求处于等待状态。在自动擦除结束后执行中断处理。	
	自动写	优先进行自动写, 中断请求处于等待状态。在自动写结束后执行中断处理。	

注 1. 由于地址匹配中断向量配置在 ROM 中, 所以在命令执行期间不能使用。

注 2. 由于在块 0 中配置了固定向量, 所以在自动擦除块 0 期间不能使用非屏蔽中断。

2.8 有关噪声的注意事项

- (1) 作为噪声和门锁对策, 必须在 V_{CC} 管脚和 V_{SS} 管脚之间以最短距离使用较粗的配线连接旁路电容 (0.1 μ F 左右)。
- (2) 端口控制寄存器的数据读误差
在严格的噪声等试验中, 如果受到外来噪声 (主要是电源噪声), 即使 IC 内部的噪声对策电路也可能无法完全对应。此时, 和端口有关的寄存器值可能发生变化。
作为此时的程序对策, 建议定期重新设定端口寄存器、端口方向寄存器以及上拉控制寄存器。但是, 如果在中断处理中进行切换端口输出等控制, 由于在与重新设定处理之间可能会发生竞争, 因此必须在充分探讨控制处理的基础上, 进行重新设定处理。
- (3) CNV_{SS} 管脚的连线
为了提高 CNV_{SS} 管脚的抗噪声误动作能力, 必须在尽量靠近管脚的位置插入 5k Ω 左右的电阻与 V_{SS} 连接 (下拉)。

3. 中央处理器（CPU）

CPU 的寄存器如图 3.1 所示。CPU 有 13 个寄存器，其中 R0、R1、R2、R3、A0、A1、FB 构成寄存器组。寄存器组有 2 组。




图 3.1 CPU 的寄存器

3.1 数据寄存器（R0、R1、R2、R3）

R0 由 16 位构成，主要用于传送、算术和逻辑运算。R1 ~ R3 和 R0 相同。

能将 R0 的高位（R0H）和低位（R0L）分别作为 8 位数据寄存器使用，R1H、R1L 和 R0H、R0L 相同。
能将 R2 和 R0 组合作为 32 位数据寄存器（R2R0）使用，R3R1 和 R2R0 同样。

3.2 地址寄存器（A0、A1）

A0 由 16 位构成，用于地址寄存器间接寻址和地址寄存器相对寻址。另外，还用于传送、算术和逻辑运算。A1 和 A0 相同。

能将 A1 和 A0 组合作为 32 位地址寄存器（A1A0）使用。

3.3 帧基址寄存器 (FB)

FB 由 16 位构成，用于 FB 相对寻址。

3.4 中断表寄存器 (INTB)

INTB 由 20 位构成，表示可变中断向量表的起始地址。

3.5 程序计数器 (PC)

PC 由 20 位构成，表示下次执行的指令的地址。

3.6 用户堆栈指针 (USP) 和中断堆栈指针 (ISP)

堆栈指针 (SP) 有 USP 和 ISP 两种，都由 16 位构成。
能通过 FLG 的 U 标志，选择 USP 和 ISP。

3.7 静态基址寄存器 (SB)

SB 由 16 位构成，用于 SB 相对寻址。

3.8 标志寄存器 (FLG)

FLG 由 11 位构成，表示 CPU 状态。

3.8.1 进位标志 (C 标志)

保存由算术逻辑运算器产生的进位、借位和移出位等。

3.8.2 调试标志 (D 标志)

D 标志是调试专用标志，必须置“0”。

3.8.3 零标志 (Z 标志)

在运算结果为 0 时为“1”，否则为“0”。

3.8.4 符号标志 (S 标志)

在运算结果为负时为“1”，否则为“0”。

3.8.5 寄存器组指定标志 (B 标志)

在 B 标志为“0”时，指定寄存器组 0；在 B 标志为“1”时，指定寄存器组 1。

3.8.6 溢出标志 (O 标志)

在运算结果溢出时为“1”，否则为“0”。

3.8.7 中断允许标志 (I 标志)

它是允许屏蔽中断的标志。

在 I 标志为“0”时，禁止可屏蔽中断；在 I 标志为“1”时，允许可屏蔽中断。

如果接受中断请求，I 标志就变为“0”。

3.8.8 堆栈指针指定标志 (U 标志)

在 U 标志为“0”时，指定 ISP；在 U 标志为“1”时，指定 USP。

在接受硬件中断请求或者执行软件中断号 0 ~ 31 的 INT 指令时，U 标志变为“0”。

3.8.9 处理器中断优先级 (IPL)

IPL 由 3 位构成, 指定 0 ~ 7 级的 8 个处理器中断优先级。

如果请求的中断优先级高于 IPL, 就允许该中断请求。

3.8.10 保留位

只能写 “0”, 读时值不定。

4. 存储器

存储器分配如图 4.1 所示。地址空间为地址 00000₁₆ 到地址 FFFFF₁₆ 的 1M 字节。

内部 ROM 分配在从地址 0FFFF₁₆ 向低位地址方向延伸的区域。例如，在地址 0C000₁₆ 到地址 0FFFF₁₆ 之间分配了 16K 字节的内部 ROM。

固定中断向量表分配在地址 0FFDC₁₆ 到地址 0FFFF₁₆ 之间，在这里，保存中断程序的起始地址。

内部 RAM 分配在从地址 00400₁₆ 向高位地址方向延伸的区域。例如，在地址 00400₁₆ 到地址 007FF₁₆ 之间分配了 1K 字节的内部 RAM。内部 RAM 除了保存数据以外，还作为子程序调用和中断时的堆栈使用。

SFR 分配在地址 00000₁₆ 到地址 002FF₁₆ 之间。在这里，分配了外围功能的控制寄存器。由于在 SFR 中未被分配的区域全部为保留区，因此用户不能使用。




图 4.1 存储器分配图

5. SFR

SFR(Special Function Register) 是外围功能控制寄存器。SFR 一览表如表 5.1 ~ 表 5.9 所示。

表 5.1 SFR 一览表 (1) (注 1)

地址	寄存器	符号	复位后的值
0000 ₁₆			
0001 ₁₆			
0002 ₁₆			
0003 ₁₆			
0004 ₁₆	处理器模式寄存器 0	PM0	XXXX0X00 ₂
0005 ₁₆	处理器模式寄存器 1	PM1	00XXX0X0 ₂
0006 ₁₆	系统时钟控制寄存器 0	CM0	01101000 ₂
0007 ₁₆	系统时钟控制寄存器 1	CM1	00100000 ₂
0008 ₁₆			
0009 ₁₆	地址匹配中断允许寄存器	AIER	XXXXXX00 ₂
000A ₁₆	保护寄存器	PRCR	00XXX000 ₂
000B ₁₆			
000C ₁₆	振荡停止检测寄存器	OCD	00000100 ₂
000D ₁₆	监视定时器复位寄存器	WDTR	XX1 ₆
000E ₁₆	监视定时器开始寄存器	WDTS	XX1 ₆
000F ₁₆	监视定时器控制寄存器	WDC	00011111 ₂
0010 ₁₆	地址匹配中断寄存器 0	RMAD0	001 ₆
0011 ₁₆			001 ₆
0012 ₁₆			X01 ₆
0013 ₁₆			
0014 ₁₆	地址匹配中断寄存器 1	RMAD1	001 ₆
0015 ₁₆			001 ₆
0016 ₁₆			X01 ₆
0017 ₁₆			
0018 ₁₆			
0019 ₁₆			
001A ₁₆			
001B ₁₆			
001C ₁₆			
001D ₁₆			

注 1. 空白部分为保留区，不能存取。

X: 不定。

表 5.2 SFR 一览表 (2) (注 1)

地址	寄存器	符号	复位后的值
001E ₁₆	INT0 输入滤波器选择寄存器	INT0F	XXXXX000 ₂
001F ₁₆			
0020 ₁₆			
0021 ₁₆			
0022 ₁₆			
0023 ₁₆			
0024 ₁₆			
0025 ₁₆			
0026 ₁₆			
0027 ₁₆			
0028 ₁₆			
0029 ₁₆			
002A ₁₆			
002B ₁₆			
002C ₁₆			
002D ₁₆			
002E ₁₆			
002F ₁₆			
0030 ₁₆			
0031 ₁₆			
0032 ₁₆			
0033 ₁₆			
0034 ₁₆			
0035 ₁₆			
0036 ₁₆			
0037 ₁₆			
0038 ₁₆			
0039 ₁₆			
003A ₁₆			
003B ₁₆			
003C ₁₆			
003D ₁₆			
003E ₁₆			

注 1. 空白部分为保留区，不能存取。
X: 不定。

表 5.3 SFR 一览表 (3) (注 1)

地址	寄存器	符号	复位后的值
003F ₁₆			
0040 ₁₆			
0041 ₁₆			
0042 ₁₆			
0043 ₁₆			
0044 ₁₆			
0045 ₁₆			
0046 ₁₆			
0047 ₁₆			
0048 ₁₆			
0049 ₁₆			
004A ₁₆			
004B ₁₆			
004C ₁₆			
004D ₁₆	键输入中断控制寄存器	KUPIC	XXXXX000 ₂
004E ₁₆	AD 转换中断控制寄存器	ADIC	XXXXX000 ₂
004F ₁₆			
0050 ₁₆			
0051 ₁₆	UART0 发送中断控制寄存器	S0TIC	XXXXX000 ₂
0052 ₁₆	UART0 接收中断控制寄存器	S0RIC	XXXXX000 ₂
0053 ₁₆	UART1 发送中断控制寄存器	S1TIC	XXXXX000 ₂
0054 ₁₆	UART1 接收中断控制寄存器	S1RIC	XXXXX000 ₂
0055 ₁₆	INT2 中断控制寄存器	INT2IC	XXXXX000 ₂
0056 ₁₆	定时器 X 中断控制寄存器	TXIC	XXXXX000 ₂
0057 ₁₆	定时器 Y 中断控制寄存器	TYIC	XXXXX000 ₂
0058 ₁₆	定时器 Z 中断控制寄存器	TZIC	XXXXX000 ₂
0059 ₁₆	INT1 中断控制寄存器	INT1IC	XXXXX000 ₂
005A ₁₆	INT3 中断控制寄存器	INT3IC	XXXXX000 ₂
005B ₁₆	定时器 C 中断控制寄存器	TCIC	XXXXX000 ₂
005C ₁₆			
005D ₁₆	INT0 中断控制寄存器	INT0IC	XX00X000 ₂
005E ₁₆			
005F ₁₆			

注 1. 空白部分为保留区，不能存取。

X: 不定。

表 5.4 SFR 一览表 (4) (注 1)

地址	寄存器	符号	复位后的值
0060 ₁₆			
0061 ₁₆			
0062 ₁₆			
0063 ₁₆			
0064 ₁₆			
0065 ₁₆			
0066 ₁₆			
0067 ₁₆			
0068 ₁₆			
0069 ₁₆			
006A ₁₆			
006B ₁₆			
006C ₁₆			
006D ₁₆			
006E ₁₆			
006F ₁₆			
0070 ₁₆			
0071 ₁₆			
0072 ₁₆			
0073 ₁₆			
0074 ₁₆			
0075 ₁₆			
0076 ₁₆			
0077 ₁₆			
0078 ₁₆			
0079 ₁₆			
007A ₁₆			
007B ₁₆			
007C ₁₆			
007D ₁₆			
007E ₁₆			

注 1. 空白部分为保留区，不能存取。
X: 不定。

表 5.5 SFR 一览表 (4) (注 1)

地址	寄存器	符号	复位后的值
007F ₁₆			
0080 ₁₆	定时器 Y、Z 模式寄存器	TYZMR	00 ₁₆
0081 ₁₆	预定标器 Y 寄存器	PREY	FF ₁₆
0082 ₁₆	定时器 Y 次寄存器	TYSC	FF ₁₆
0083 ₁₆	定时器 Y 主寄存器	TYPR	FF ₁₆
0084 ₁₆	定时器 Y、Z 波形输出控制寄存器	PUM	00 ₁₆
0085 ₁₆	预定标器 Z 寄存器	PREZ	FF ₁₆
0086 ₁₆	定时器 Z 次寄存器	TZSC	FF ₁₆
0087 ₁₆	定时器 Z 主寄存器	TZPR	FF ₁₆
0088 ₁₆			
0089 ₁₆			
008A ₁₆	定时器 Y、Z 输出控制寄存器	TYZOC	00 ₁₆
008B ₁₆	定时器 X 模式寄存器	TXMR	00 ₁₆
008C ₁₆	预定标器 X 寄存器	PREX	FF ₁₆
008D ₁₆	定时器 X 寄存器	TX	FF ₁₆
008E ₁₆	定时器计数源设定寄存器	TCSS	00 ₁₆
008F ₁₆			
0090 ₁₆	定时器 C 寄存器	TC	00 ₁₆
0091 ₁₆			00 ₁₆
0092 ₁₆			
0093 ₁₆			
0094 ₁₆			
0095 ₁₆			
0096 ₁₆	外部输入允许寄存器	INTEN	00 ₁₆
0097 ₁₆			
0098 ₁₆	键输入允许寄存器	KIEN	00 ₁₆
0099 ₁₆			
009A ₁₆	定时器 C 控制寄存器 0	TCC0	00 ₁₆
009B ₁₆	定时器 C 控制寄存器 1	TCC1	00 ₁₆
009C ₁₆	捕捉寄存器	TM0	00 ₁₆
009D ₁₆			00 ₁₆
009E ₁₆			

注 1. 空白部分、地址 0100₁₆ ~ 01B2₁₆ 及地址 01B8₁₆ ~ 02FF₁₆ 为保留区，不能存取。
X: 不定。

表 5.6 SFR 一览表 (4) (注 1)

地址	寄存器	符号	复位后的值
009F ₁₆			
00A0 ₁₆	UART0 发送 / 接收模式寄存器	U0MR	00 ₁₆
00A1 ₁₆	UART0 传送速度寄存器	U0BRG	XX ₁₆
00A2 ₁₆	UART0 发送缓冲寄存器	U0TB	XX ₁₆
00A3 ₁₆			XX ₁₆
00A4 ₁₆	UART0 发送 / 接收控制寄存器 0	U0C0	00001000 ₂
00A5 ₁₆	UART0 发送 / 接收控制寄存器 1	U0C1	00000010 ₂
00A6 ₁₆	UART0 接收缓冲寄存器	U0RB	XX ₁₆
00A7 ₁₆			XX ₁₆
00A8 ₁₆	UART1 发送 / 接收模式寄存器	U1MR	00 ₁₆
00A9 ₁₆	UART1 传送速度寄存器	U1BRG	XX ₁₆
00AA ₁₆	UART1 发送缓冲寄存器	U1TB	XX ₁₆
00AB ₁₆			XX ₁₆
00AC ₁₆	UART1 发送 / 接收控制寄存器 0	U1C0	00001000 ₂
00AD ₁₆	UART1 发送 / 接收控制寄存器 1	U1C1	00000010 ₂
00AE ₁₆	UART1 接收缓冲寄存器	U1RB	XX ₁₆
00AF ₁₆			XX ₁₆
00B0 ₁₆	UART 发送 / 接收控制寄存器 2	UCON	00 ₁₆
00B1 ₁₆			
00B2 ₁₆			
00B3 ₁₆			
00B4 ₁₆			
00B5 ₁₆			
00B6 ₁₆			
00B7 ₁₆			
00B8 ₁₆			
00B9 ₁₆			
00BA ₁₆			
00BB ₁₆			
00BC ₁₆			
00BD ₁₆			
00BE ₁₆			
00BF ₁₆			

注 1. 空白部分为保留区，不能存取。

X: 不定。

表 5.7 SFR 一览表 (4) (注 1)

地址	寄存器	符号	复位后的值
00C0 ₁₆	AD 寄存器	AD	XX ₁₆
00C1 ₁₆			XX ₁₆
00C2 ₁₆			
00C3 ₁₆			
00C4 ₁₆			
00C5 ₁₆			
00C6 ₁₆			
00C7 ₁₆			
00C8 ₁₆			
00C9 ₁₆			
00CA ₁₆			
00CB ₁₆			
00CC ₁₆			
00CD ₁₆			
00CE ₁₆			
00CF ₁₆			
00D0 ₁₆			
00D1 ₁₆			
00D2 ₁₆			
00D3 ₁₆			
00D4 ₁₆	AD 控制寄存器 2	ADCON2	00 ₁₆
00D5 ₁₆			
00D6 ₁₆	AD 控制寄存器 0	ADCON0	00000XXX ₂
00D7 ₁₆	AD 控制寄存器 1	ADCON1	00 ₁₆
00D8 ₁₆			
00D9 ₁₆			
00DA ₁₆			
00DB ₁₆			
00DC ₁₆			
00DD ₁₆			
00DE ₁₆			
00DF ₁₆			

注 1. 空白部分为保留区，不能存取。

X: 不定。

表 5.8 SFR 一览表 (4) (注 1)

地址	寄存器	符号	复位后的值
00E0 ₁₆	端口 P0 寄存器	P0	XX ₁₆
00E1 ₁₆	端口 P1 寄存器	P1	XX ₁₆
00E2 ₁₆	端口 P0 方向寄存器	PD0	00 ₁₆
00E3 ₁₆	端口 P1 方向寄存器	PD1	00 ₁₆
00E4 ₁₆			
00E5 ₁₆	端口 P3 寄存器	P3	XX ₁₆
00E6 ₁₆			
00E7 ₁₆	端口 P3 方向寄存器	PD3	00 ₁₆
00E8 ₁₆	端口 P4 寄存器	P4	XX ₁₆
00E9 ₁₆			
00EA ₁₆	端口 P4 方向寄存器	PD4	00 ₁₆
00EB ₁₆			
00EC ₁₆			
00ED ₁₆			
00EE ₁₆			
00EF ₁₆			
00F0 ₁₆			
00F1 ₁₆			
00F2 ₁₆			
00F3 ₁₆			
00F4 ₁₆			
00F5 ₁₆			
00F6 ₁₆			
00F7 ₁₆			
00F8 ₁₆			
00F9 ₁₆			
00FA ₁₆			
00FB ₁₆			
00FC ₁₆	上拉控制寄存器 0	PUR0	00XX0000 ₂
00FD ₁₆	上拉控制寄存器 1	PUR1	XXXXXX0X ₂
00FE ₁₆	端口 P1 驱动能力控制寄存器	DRR	00 ₁₆

注 1. 空白部分为保留区，不能存取。

X: 不定。

表 5.9 SFR 一览表 (4) (注 1)

地址	寄存器	符号	复位后的值
00FF ₁₆			
⋮	⋮	⋮	⋮
01B3 ₁₆	闪存控制寄存器 4	FMR4	01000000 ₂
01B4 ₁₆			
01B5 ₁₆	闪存控制寄存器 1	FMR1	0100XX0X ₂
01B6 ₁₆			
01B7 ₁₆	闪存控制寄存器 0	FMR0	00000001 ₂

注 1. 空白部分、地址 0100₁₆ ~ 01B2₁₆ 及地址 01B8₁₆ ~ 02FF₁₆ 为保留区，不能存取。
X: 不定。

6. 复位

复位有硬件复位、软件复位和监视定时器复位。

6.1 硬件复位

如果给 $\overline{\text{RESET}}$ 管脚产生的复位。在电源电压满足推荐运行条件时，如果给 $\overline{\text{RESET}}$ 管脚输入 “L” 电平，管脚就被初始化（参照表 6.1: $\overline{\text{RESET}}$ 管脚在 “L” 电平期间的管脚状态）。

如果将 $\overline{\text{RESET}}$ 管脚的输入电平从 “L” 变为 “H”，CPU 和 SFR 就被初始化，从复位向量指向的地址开始执行程序。复位后的 CPU 寄存器状态如图 6.1 所示，复位顺序如图 6.2 所示。

复位后的 CPU 时钟自动选择内部振荡器时钟的 8 分频时钟。

内部 RAM 不被初始化。另外，在内部 RAM 写操作过程中，如果 $\overline{\text{RESET}}$ 管脚变为 “L” 电平，就会导致内部 RAM 的内容不定。

复位电路例子如图 6.3 ~ 图 6.4 所示，复位后的 SFR 状态请参照 “5. SFR”。

- 在电源稳定时
 - (1) 给 $\overline{\text{RESET}}$ 管脚输入 “L” 电平
 - (2) 等待 $500\mu\text{s}$ ($1/f_{\text{RING}} \times 20$)
 - (3) 给 $\overline{\text{RESET}}$ 管脚输入 “H” 电平
- 在接通电源时
 - (1) 给 $\overline{\text{RESET}}$ 管脚输入 “L” 电平
 - (2) 使电源电压上升到满足推荐运行条件为止
 - (3) 等待 $t_{\text{d(P-R)}}$ 到内部电源稳定为止
 - (4) 等待 $500\mu\text{s}$ ($1/f_{\text{RING}} \times 20$)
 - (5) 给 $\overline{\text{RESET}}$ 管脚输入 “H” 电平

表 6.1 $\overline{\text{RESET}}$ 管脚在 “L” 电平期间的管脚状态

管脚名称	管脚状态
P0	输入端口
P1	输入端口
P3 ₀ ~ P3 ₃ 、P3 ₇	输入端口
P4 ₅ ~ P4 ₇	输入端口

6.2 软件复位

如果将 PM0 寄存器的 PM03 位置 “1”（复位单片机），单片机就初始化管理脚、CPU 和 SFR。此后，从复位向量指向的地址开始执行程序。

复位后的 CPU 时钟自动选择内部振荡器时钟的 8 分频时钟。

6.3 监视定时器复位

在 PM1 寄存器的 PM12 位为 “1”（在监视定时器下溢时复位）的情况下，如果监视定时器下溢，单片机就初始化管理脚、CPU 和 SFR。此后，从复位向量指向的地址开始执行程序。

复位后的 CPU 时钟自动选择内部振荡器时钟的 8 分频时钟。




图 6.1 复位后的 CPU 寄存器状态




图 6.2 复位顺序




图 6.3 复位电路例子




图 6.4 复位电路例子（电压监视电路例子）

7. 时钟发生电路

时钟发生电路内置 2 个电路：

- 主时钟振荡电路
- 内部振荡器（振荡停止检测功能）

时钟发生电路的概要规格如表 7.1 所示，系统时钟发生电路的框图如图 7.1 所示，与时钟相关的寄存器如图 7.2 ～图 7.3 所示。

表 7.1 时钟发生电路的概要规格

项目	主时钟振荡电路	内部振荡器
用途	• CPU 的时钟源 • 外围功能的时钟源 • 主时钟振荡停止时的 CPU 和外围功能的时钟源	• CPU 的时钟源 • 外围功能的时钟源 • 主时钟振荡停止时的 CPU 和外围功能的时钟源
时钟频率	0 ～ 16MHz	约 125KHz
能连接的谐振器	• 陶瓷谐振器 • 晶体谐振器	—
谐振器的连接管脚	XIN、XOUT（注 1）	—（注 1）
振荡开始和停止	有	有
复位后的状态	停止	振荡
其它	能输入外部生成的时钟	—

注 1. 在不使用主时钟振荡电路而将内部振荡器时钟用于 CPU 时钟时，该管脚能作为 P46 和 P47 使用。




图 7.1 时钟发生电路




图 7.2 CM0 和 CM1 寄存器

振荡停止检测寄存器 (注1)

b7	b6	b5	b4	b3	b2	b1	b0	符号	地址	复位后的值	
0	0	0	0					OCD	000C16地址	0416	
								位符号	位名	功能	RW
								OCD0	振荡停止检测有效位	b1b0 0 0: 振荡停止检测功能无效 0 1: 不能设定 1 0: 不能设定 1 1: 振荡停止检测功能有效(注4、注7)	RW
								OCD1			
								OCD2	系统时钟选择位(注6)	0: 选择主时钟(注7) 1: 选择内部振荡器时钟(注2)	RW
								OCD3	时钟监视器位(注3、注5)	0: 主时钟振荡 1: 主时钟停止	RO
								(b7-b4)	保留位	必须固定成“0”。	RW

- 注1. 必须在将PRCR寄存器的PRC0位置“1”(写允许)后改写此寄存器。
- 注2. 在OCD1~OCD0位为“112”(振荡停止检测功能有效)时，如果检测到主时钟振荡停止，OCD2位就自动切换成“1”(选择内部振荡器时钟)。另外，在OCD3位为“1”(主时钟停止)时，即使对OCD2位写“0”(选择主时钟)，OCD2位也不变化。
- 注3. OCD3位在OCD1~OCD0位为“112”时有效。
- 注4. 必须在转移到停止模式或者内部振荡器模式(主时钟停止)前，将OCD1~OCD0位设定成“002”(振荡停止检测功能有效)。
- 注5. 在OCD1~OCD0位为“002”时，OCD3位为“0”(主时钟振荡)，不变化。
- 注6. 如果将OCD2位置“1”(选择内部振荡器时钟)，CM14位就变为“0”(内部振荡器振荡)。
- 注7. 在振荡停止检测后，主时钟重新振荡时的切换步骤请参照“图7.6 从内部振荡器向主时钟的切换步骤”。

图 7.3 OCD 寄存器

以下说明由时钟发生电路生成的时钟。

7.1 主时钟

它是主时钟振荡电路提供的时钟，为 CPU 时钟和外围功能时钟的时钟源。主时钟振荡电路通过在 X_{IN} - X_{OUT} 管脚之间连接谐振器构成振荡电路。主时钟振荡电路内置反馈电阻，为了在停止模式时降低功耗，将反馈电阻从振荡电路分离。对于主时钟振荡电路，也能将外部生成的时钟输入到 X_{IN} 管脚。主时钟的连接电路例子如图 7.4 所示。

在复位中和在复位后，主时钟停止。

如果在将 CM1 寄存器的 CM13 位置 “1” (X_{IN} - X_{OUT} 管脚) 后，将 CM0 寄存器的 CM05 位置 “0” (主时钟振荡)，主时钟就开始振荡。如果在主时钟振荡稳定后，将 OCD 寄存器的 OCD2 位置 “0” (选择主时钟)，主时钟就成为 CPU 的时钟源。

在将 OCD2 位置 “1” (选择内部振荡器时钟) 使用时，如果将 CM0 寄存器的 CM05 位置 “1” (主时钟停止)，就能降低功耗。另外，在将外部生成的时钟输入到 X_{IN} 管脚时，即使将 CM05 置 “1”，主时钟也不停止，因此，必要时需从外部使时钟停止。

在停止模式时，包括主时钟在内的全部时钟都停止。详细内容请参照 “7.4 功率控制”。




图 7.4 主时钟的连接电路例子

7.2 内部振荡器时钟

它是内部振荡器提供的约为 125KHz 的时钟，为 CPU 时钟、外围功能时钟、 f_{RING} 以及 $f_{RING128}$ 的时钟源。

在复位后，内部振荡器时钟的 8 分频成为 CPU 时钟。

如果在主时钟振荡稳定后，将 OCD 寄存器的 OCD2 位置 “0” (选择主时钟)，主时钟就切换成 CPU 时钟。另外，如果 OCD 寄存器的 OCD1 ~ OCD0 位为 “11₂” (振荡停止检测功能有效)，就在主时钟停止时，内部振荡器自动开始运行，供给时钟。

由于内部振荡器的频率根据电源电压和工作环境温度变化很大，因此在设计应用产品时必须对频率变化留有充分的容限。

7.3 CPU 时钟和外围功能时钟

有使 CPU 运行的 CPU 时钟和使外围功能运行的外围功能时钟（请参照“图 7.1 时钟发生电路”）。

7.3.1 CPU 时钟

它是 CPU 和监视定时器的运行时钟。

作为 CPU 时钟的时钟源，能选择主时钟或者内部振荡器时钟。

将选择的时钟进行 1 分频（不分频）或者 2、4、8、16 分频后的时钟成为 CPU 时钟。能通过 CM0 寄存器的 CM06 位和 CM1 寄存器的 CM17 ~ CM16 位选择分频。

在复位后，内部振荡器时钟的 8 分频成为 CPU 时钟。

另外，在从高速模式或者中速模式转移到停止模式时，CM06 位变为“1”（8 分频模式）。

7.3.2 外围功能时钟（ f_1 、 f_2 、 f_8 、 f_{32} 、 f_{AD} 、 f_{1SIO} 、 f_{8SIO} 、 f_{32SIO} ）

它是外围功能的运行时钟。

f_i ($i=1、2、8、32$) 是将主时钟或者内部振荡器时钟进行 i 分频后的时钟，用于定时器 X、定时器 Y、定时器 Z 以及定时器 C。

f_{jSIO} ($j=1、8、32$) 是将主时钟或者内部振荡器时钟进行 j 分频后的时钟，用于串行 I/O。

f_{AD} 将主时钟作为时钟源，用于 A/D 转换器。

如果在将 CM0 寄存器的 CM02 位置“1”（在等待模式时，停止外围功能时钟）后执行 WAIT 指令， f_i 、 f_{jSIO} 和 f_{AD} 就停止。

7.3.3 f_{RING} 和 $f_{RING128}$

它是外围功能的运行时钟。

f_{RING} 是和内部振荡器时钟相同频率的时钟，用于定时器 Y。 $f_{RING128}$ 是将 f_{RING} 进行 128 分频后的时钟，用于定时器 C。

在执行 WAIT 指令时， f_{RING} 和 $f_{RING128}$ 不停止。

7.4 功率控制

功率控制有 3 种模式。为了方便起见，在此将除了等待模式和停止模式以外的状态称为通常运行模式。

7.4.1 通常运行模式

通常运行模式又分为 3 种模式。

在通常运行模式，由于供给 CPU 时钟和外围功能时钟，因此 CPU 和外围功能都运行。通过控制 CPU 时钟的频率进行功率控制。CPU 时钟的频率越高处理能力就越强，频率越低功耗就越小。另外，如果使不需要的振荡电路停止，就能降低功耗。

在切换 CPU 时钟的时钟源时，切换后的时钟需要稳定振荡。在切换后的时钟为主时钟时，必须在通过程序取得振荡稳定的等待时间后转移。

- 高速模式
主时钟的 1 分频（不分频）为 CPU 时钟。在 CM14 位为“0”（内部振荡器振荡）时，f_{RING} 成为定时器 Y 的计数源。
- 中速模式
主时钟的 2 分频、4 分频、8 分频或者 16 分频成为 CPU 时钟。在 CM14 位为“0”（内部振荡器振荡）时，f_{RING} 成为定时器 Y 的计数源。
- 内部振荡器模式
内部振荡器时钟的 1 分频（不分频）、2 分频、4 分频、8 分频或者 16 分频成为 CPU 时钟。另外，内部振荡器时钟成为外围功能时钟的时钟源。

表 7.2 与时钟关联的位的设定和模式

模式		OCD 寄存器	CM1 寄存器		CM0 寄存器	
		OCD2	CM17、CM16	CM13	CM06	CM05
高速模式		0	002	1	0	0
中速模式	2 分频	0	012	1	0	0
	4 分频	0	102	1	0	0
	8 分频	0	—	1	1	0
	16 分频	0	112	1	0	0
内部振荡器模式	不分频	1	002	—	0	0 或者 1
	2 分频	1	012	—	0	0 或者 1
	4 分频	1	102	—	0	0 或者 1
	8 分频	1	—	—	1	0 或者 1
	16 分频	1	112	—	0	0 或者 1

7.4.2 等待模式

在等待模式，由于 CPU 时钟停止，因此通过 CPU 时钟运行的 CPU 和监视定时器都停止运行。由于主时钟和内部振荡器时钟不停止，因此使用这些时钟的外围功能运行。

- 外围功能时钟停止功能

在 CM02 位为“1”（在等待模式时，停止外围功能时钟）的情况下，由于在等待模式时 f_1 、 f_2 、 f_8 、 f_{32} 、 f_{1SIO} 、 f_{8SIO} 、 f_{32SIO} 以及 f_{AD} 停止，因此能降低功耗。

- 向等待模式转移

如果执行 WAIT 指令，就变为等待模式。

- 在等待模式时的管脚状态

保持进入等待模式前的状态。

- 从等待模式返回

通过硬件复位或者外围功能中断，从等待模式返回。

在通过硬件复位返回时，必须在将外围功能中断的 ILVL2 ~ ILVL0 位置“0002”（禁止中断）后，执行 WAIT 指令。

外围功能中断受 CM02 位的影响。如果 CM02 位为“0”（在等待模式时，不停止外围功能时钟），所有外围功能中断都能用于从等待模式的返回。如果 CM02 位为“1”（在等待模式时，停止外围功能时钟），由于使用外围功能时钟的外围功能停止，因此通过外部信号运行的外围功能的中断能用于从等待模式的返回。

能用于从等待模式返回的中断和使用条件如表 7.3 所示。

在将外围功能中断用于从等待模式返回的情况下，必须在执行 WAIT 指令前进行如下设定：

- (1) 给用于从等待模式返回的外围功能中断的中断控制寄存器的 ILVL2 ~ ILVL0 位设定中断优先级。

另外，将不用于从等待模式返回的外围功能中断的 ILVL2 ~ ILVL0 位全部置“0002”（禁止中断）。

- (2) 将 I 标志置“1”。

- (3) 让用于从等待模式返回的外围功能运行。

在通过外围功能中断返回的情况下，如果在发生中断请求后开始供给 CPU 时钟，就执行中断时序。

通过外围功能中断从等待模式返回后的 CPU 时钟和 WAIT 指令执行时的 CPU 时钟相同。

表 7.3 能用于从等待模式返回的中断和使用条件

中断	在 CM02=0 时	在 CM02=1 时
串行 I/O 中断	能在内部时钟和外部时钟时使用	能在外部时钟时使用
键输入中断	能使用	能使用
A/D 转换中断	能在单次模式使用	—（不能使用）
定时器 X 中断	能在所有模式使用	能在事件计数器模式使用
定时器 Y 中断	能在所有模式使用	能在定时器模式对 CNTR1 管脚的输入进行计数时使用
定时器 Z 中断	能在所有模式使用	—（不能使用）
定时器 C 中断	能在所有模式使用	—（不能使用）
$\overline{\text{INT}}$ 中断	能使用	能使用 (INT0 、 $\overline{\text{INT3}}$ 能在没有滤波器的情况下使用)
振荡停止检测中断	能使用	—（不能使用）

7.4.3 停止模式

在停止模式，停止所有振荡。因此，CPU 时钟和外围功能时钟也停止，通过这些时钟运行的 CPU 和外围功能都停止运行。停止模式是功耗最小的模式。另外，在外加给 V_{CC} 管脚的电压为 V_{RAM} 以上时，保持内部 RAM 的内容。

另外，运行通过外部信号运行的外围功能。能用于从停止模式返回的中断如下：

- 键输入中断
- $\overline{INT}_0 \sim \overline{INT}_2$ 中断 ($\overline{INT}_0$ 能在没有滤波器的情况下使用)
- 定时器 X 中断 (在事件计数器模式计数外部脉冲时)
- 定时器 Y 中断 (在定时器模式对从 CNTR1 管脚的输入进行计数时)
- 串行 I/O 的中断 (在选择外部时钟时)

- 转向停止模式

如果将 CM1 寄存器的 CM10 位置 “1” (停止所有时钟)，就变为停止模式。同时 CM0 寄存器的 CM06 位变为 “1” (8 分频模式)，并且 CM10 寄存器的 CM15 位变为 “1” (主时钟振荡电路的驱动能力 HIGH)。

在使用停止模式时，必须在将 OCD1 $\sim$ OCD0 位置 “00₂” (振荡停止检测功能无效) 后设定成停止模式。

- 停止模式时的管脚状态

保持进入停止模式前的状态。

但是， X_{OUT} ($P4_7$) 管脚在 CM1 寄存器的 CM13 位为 “1” (X_{IN} - X_{OUT} 管脚) 时变为 “H”；在 CM13 位为 “0” (输入端口 $P4_6$ 和 $P4_7$) 时变为输入状态。

- 从停止模式返回

通过硬件复位或者外围功能中断，从停止模式返回。

在通过硬件复位返回时，必须在将外围功能中断的 ILVL2 $\sim$ ILVL0 位全部置 “000₂” (禁止中断) 后，将 CM10 位置 “1”。

在通过外围功能中断返回时，必须在进行如下设定后，将 CM10 位置 “1”：

(1) 给能用于从停止模式返回的外围功能中断的 ILVL2 $\sim$ ILVL0 位设定中断优先级。

另外，将不用于从停止模式返回的外围功能中断的 ILVL2 $\sim$ ILVL0 位全部置 “000₂” (禁止中断)。


(2) 将 I 标志置 “1”。

(3) 让用于从停止模式返回的外围功能运行。

在通过外围功能中断返回的情况下，如果在发生中断请求后开始供给 CPU 时钟，就执行中断时序。

通过外围功能中断从停止模式返回后的 CPU 时钟变为在停止模式前使用的主时钟的 8 分频时钟。

功率控制的状态转移如图 7.5 所示。



7.5 振荡停止检测功能

振荡停止检测功能是检测主时钟振荡电路停止的功能。

振荡停止检测功能通过 OCD 寄存器的 OCD1 ~ OCD0 位，能选择有效或者无效。

振荡停止检测功能的说明如表 7.4 所示。

在主时钟为 CPU 时钟源和 OCD1 ~ OCD0 位为 “112”（振荡停止检测功能有效）的情况下，如果主时钟停止，就进入如下状态：

内部振荡器开始振荡，内部振荡器时钟代替主时钟成为 CPU 时钟和外围功能的时钟源。

- OCD 寄存器的 OCD2 位 =1（选择内部振荡器时钟）
- OCD 寄存器的 OCD3 位 =1（主时钟停止）
- CM1 寄存器的 CM14 位 =0（内部振荡器振荡）
- 产生振荡停止检测中断请求

表 7.4 振荡停止检测功能的说明

项目	说明
能检测振荡停止的时钟和频率范围	$f(XIN) \geq 2\text{MHz}$
振荡停止检测功能的有效条件	将 OCD1 ~ OCD0 位置 “112”（振荡停止检测功能有效）
振荡停止检测时的运行	产生振荡停止检测中断

7.5.1 振荡停止检测功能的使用方法

- 振荡停止检测中断和监视定时器中断共享向量。在同时使用振荡停止检测中断和监视定时器中断的情况下，必须判别中断源。振荡停止检测中断和监视定时器中断的中断源判别如表 7.5 所示。
- 在振荡停止后主时钟重新开始振荡时，必须通过程序将主时钟恢复到 CPU 时钟或者外围功能的时钟源。从内部振荡器时钟切换到主时钟的步骤如图 7.6 所示。
- 在使用振荡停止检测功能期间转移到等待模式时，必须将 CM02 位置 “0”（在等待模式时，不停止外围功能时钟）。
- 振荡停止检测功能是防止由外部因素引起的主时钟停止的功能，因此在通过程序使主时钟停止或者振荡时，也就是说，在设定成停止模式或者改变 CM05 位时，必须将 OCD1 ~ OCD0 位置 “00₂”（振荡停止检测功能无效）。
- 由于主时钟的频率在 2MHz 以下时，不能使用该功能，因此必须将 OCD1 ~ OCD0 位置 “00₂”（振荡停止检测功能无效）。

表 7.5 振荡停止检测中断的中断源判别

发生的中断源	表示中断源的位
振荡停止检测 (在 (a) 或者 (b) 时)	(a)OCD 寄存器的 OCD3=1
	(b)OCD 寄存器的 OCD1 ~ OCD0=112, 并且 OCD2=1




图 7.6 从内部振荡器切换到主时钟的步骤

8. 保护

保护是为了在程序失控时重要的寄存器不被轻易改写的保护功能。PRCR 寄存器如图 8.1 所示。PRCR 寄存器保护的寄存器如下：

- 由 PRC0 位保护的寄存器：CM0、CM1 和 OCD 寄存器
- 由 PRC1 位保护的寄存器：PM0 和 PM1 寄存器
- 由 PRC2 位保护的寄存器：PD0 寄存器

如果在将 PRC2 位置 “1”（写允许状态）后对任意地址执行写操作，该位就变为 “0”（写禁止状态）。由 PRC2 位保护的寄存器必须在将 PRC2 位置 “1” 后的下一条指令改变。在将 PRC2 位置 “1” 的指令和下一条指令之间不能进入中断。即使对任意的地址执行写操作，PRC0 ~ PRC1 位也不会变为 “0”，因此必须通过程序将 PRC0 ~ PRC1 位清 “0”。




图 8.1 PRCR 寄存器

9. 处理器模式

9.1 处理器模式的种类

处理器模式为单芯片模式。处理器模式的特点如表 9.1 所示， PM0 ~ PM1 寄存器如图 9.1 所示。

表 9.1 处理器模式的特点

处理器模式	存取空间	被分配的输入 / 输出端口的管脚
单芯片模式	SFR、内部 RAM、内部 ROM	全部管脚为输入 / 输出端口或者外围功能输入 / 输出管脚




图 9.1 PM0 ~ PM1 寄存器

10. 总线控制






ROM、RAM 与 SFR 存取时的总线周期不同。存取区的总线周期如表 10.1 所示。

ROM、RAM 和 SFR 通过 8 位总线和 CPU 连接。因此，在以字（16 位）单位存取时，以 8 位单位进行 2 次存取。存取单位和总线的运行如表 10.2 所示。

表 10.1 存取区的总线周期

存取区	总线周期
SFR/ 数据闪存	CPU 时钟的 2 个周期
程序 ROM/RAM	CPU 时钟的 1 个周期

表 10.2 存取单位和总线的运行

区域	SFR、数据闪存	程序 ROM、RAM
偶数地址 字节存取	CPU 时钟 地址 数据	CPU 时钟 地址 数据
奇数地址 字节存取	CPU 时钟 地址 数据	CPU 时钟 地址 数据
偶数地址 字存取	CPU 时钟 地址 数据	CPU 时钟 地址 数据
奇数地址 字存取	CPU 时钟 地址 数据	CPU 时钟 地址 数据

11. 中断

11.1 中断概要

11.1.1 中断分类

中断分类如图 11.1 所示。




图 11.1 中断分类

- 可屏蔽中断：**能**通过中断允许标志（I 标志）控制中断的允许（禁止）或者**能**通过中断优先级改变中断优先权
- 非屏蔽中断：**不能**通过中断允许标志（I 标志）控制中断的允许（禁止）并且**不能**通过中断优先级改变中断优先权

11.1.2 软件中断

通过执行指令产生软件中断。软件中断是非屏蔽中断。

- 未定义指令中断

如果执行 UND 指令，就产生未定义指令中断。

- 溢出中断

在 O 标志为“1”（运算结果溢出）时，如果执行 INTO 指令，就产生溢出中断。根据运算 O 标志变化的指令如下：

ABS、ADC、ADCF、ADD、CMP、DIV、DIVU、DIVX、NEG、RMPA、SBB、SHA、SUB

- BRK 中断

如果执行 BRK 指令，就产生 BRK 中断。

- INT 指令中断

如果执行 INT 指令，就产生 INT 指令中断。能用 INT 指令指定的软件中断序号是 0 ~ 63。由于软件中断序号 4 ~ 31 分配给外围功能中断，因此能通过执行 INT 指令，执行和外围功能中断相同的中断程序。

软件中断序号 0 ~ 31 在执行指令时将 U 标志压栈，然后在将 U 标志置“0”（选择 ISP）后，执行中断顺序。在从中断程序返回时，恢复被压栈的 U 标志。软件中断序号 32 ~ 63 在执行指令时 U 标志不变，使用当时选择的 SP。

11.1.3 硬件中断

硬件中断有特殊中断和外围功能中断。

- 特殊中断

特殊中断是非屏蔽中断。

- (1) 监视定时器中断

它是由监视定时器产生的中断。必须在发生监视定时器中断后初始化监视定时器。监视定时器的详细内容请参照“12. 监视定时器”。

- (2) 振荡停止检测中断

它是由振荡停止检测功能产生的中断。振荡停止检测功能的详细内容请参照“7. 时钟发生电路”。

- (3) 单步中断

它是开发支援工具专用的中断，不能使用。

- (4) 地址匹配中断

在 AIER 寄存器的 AIER0 ~ AIER1 位中的任意一位为“1”（允许地址匹配中断）时，并且在执行由对应的 RMAD0 ~ RMAD1 寄存器指向的地址的指令前，产生地址匹配中断。

地址匹配中断的详细内容请参照“11.4 地址匹配中断”。

- 外围功能中断

外围功能中断是由单片机内部的外围功能产生的中断，是可屏蔽中断。外围功能中断的中断源请参照“表 11.2 分配在可变向量表中的中断和向量表地址”。另外，外围功能的详细内容请参照各外围功能的说明。

11.1.4 中断和中断向量

1 个向量为 4 个字节。必须在各中断向量中设定中断程序的起始地址。如果接受中断请求，就转移到设定在中断向量中的地址。中断向量如图 11.2 所示。




图 11.2 中断向量

- 固定向量表
固定向量表分配在地址 0FFDC₁₆ 到地址 0FFFF₁₆ 中，如表 11.1 所示。固定向量的向量地址 (H) 用于 ID 码检验功能。详细内容请参照 “18.3 闪存改写禁止功能”。

表 11.1 固定向量表

中断源	向量地址 地址 (L) ~ 地址 (H)	备考	参照
未定义指令	0FFDC ₁₆ ~ 0FFDF ₁₆	通过 UND 指令中断	R8C/Tiny 系列软件手册
溢出	0FFE0 ₁₆ ~ 0FFE3 ₁₆	通过 INTO 指令中断	
BRK 指令	0FFE4 ₁₆ ~ 0FFE7 ₁₆	在地址 0FFE7 ₁₆ 的内容为 FF ₁₆ 时，从可变向量表内的向量所指向的地址开始执行	
地址匹配	0FFE8 ₁₆ ~ 0FFEB ₁₆		11.4 地址匹配中断
单步 (注 1)	0FFEC ₁₆ ~ 0FFEF ₁₆		
监视定时器、 振荡停止检测	0FFF0 ₁₆ ~ 0FFF3 ₁₆		12. 监视定时器、 7. 时钟发生电路
(保留)	0FFF4 ₁₆ ~ 0FFF7 ₁₆		
(保留)	0FFF8 ₁₆ ~ 0FFFB ₁₆		
复位	0FFFC ₁₆ ~ 0FFFF ₁₆		11. 中断

注 1. 是开发支持工具专用的中断，不能使用。

- 可变向量表

从设定在 INTB 寄存器中的起始地址开始的 256 字节为可变向量表的区域。分配在可变向量表中的中断和向量表地址如表 11.2 所示。

表 11.2 可变向量表

中断源	向量地址 (注 1) 地址 (L) ~ 地址 (H)	软件中断序号	参照
BRK 指令 (注 2)	+0 ~ +3(0000 ₁₆ ~ 0003 ₁₆)	0	R8C/Tiny 系列软件手册
— (保留)		1 ~ 12	
键输入中断	+52 ~ +55(0034 ₁₆ ~ 0037 ₁₆)	13	11.3 键输入中断
A/D 转换	+56 ~ +59(0038 ₁₆ ~ 003B ₁₆)	14	14. A/D 转换器
— (保留)		15、16	
UART0 发送	+68 ~ +71(0044 ₁₆ ~ 0047 ₁₆)	17	14. 串行接口
UART0 接受	+72 ~ +75(0048 ₁₆ ~ 004B ₁₆)	18	
UART1 发送	+76 ~ +79(004C ₁₆ ~ 004F ₁₆)	19	
UART1 接收	+80 ~ +83(0050 ₁₆ ~ 0053 ₁₆)	20	
$\overline{\text{INT}}_2$	+84 ~ +87(0054 ₁₆ ~ 0057 ₁₆)	21	11.2.3 $\overline{\text{INT}}_1$ 中断和 $\overline{\text{INT}}_2$ 中断
定时器 X	+88 ~ +91(0058 ₁₆ ~ 005B ₁₆)	22	13.1 定时器 X
定时器 Y	+92 ~ +95(005C ₁₆ ~ 005F ₁₆)	23	13.2 定时器 Y
定时器 Z	+96 ~ +99(0060 ₁₆ ~ 0063 ₁₆)	24	13.3 定时器 Z
$\overline{\text{INT}}_1$	+100 ~ +103(0064 ₁₆ ~ 0067 ₁₆)	25	11.2.3 $\overline{\text{INT}}_1$ 中断和 $\overline{\text{INT}}_2$ 中断
$\overline{\text{INT}}_3$	+104 ~ +107(0068 ₁₆ ~ 006B ₁₆)	26	11.2.4 $\overline{\text{INT}}_3$ 中断
定时器 C	+108 ~ +111(006C ₁₆ ~ 006F ₁₆)	27	13.4 定时器 C
— (保留)		28	
$\overline{\text{INT}}_0$	+116 ~ +119(0074 ₁₆ ~ 0077 ₁₆)	29	11.2.1 $\overline{\text{INT}}_0$ 中断
— (保留)		30	
— (保留)		31	
软件中断 (注 2)	+128 ~ +131(0080 ₁₆ ~ 0083 ₁₆)	32	R8C/Tiny 系列软件手册
	•	•	
	•	•	
	•	•	
	+252 ~ +255(00FC ₁₆ ~ 00FF ₁₆)	63	

注 1. 是从 INTB 寄存器指向的地址开始的相对地址。

注 2. 不能通过 I 标志禁止。

11.1.5 中断控制

说明如何允许或者禁止可屏蔽中断以及如何设定接受的优先权。在此说明的内容不适用非屏蔽中断。

通过 FLG 寄存器的 I 标志、IPL 以及各中断控制寄存器的 ILVL0 ~ ILVL2 位, 允许或者禁止可屏蔽中断。另外, 各中断控制寄存器的 IR 位表示有无中断请求。

中断控制寄存器如图 11.3 所示。




图 11.3 中断控制寄存器

- I 标志**
 I 标志允许或者禁止可屏蔽中断。如果将 I 标志置 “1”（允许），就允许可屏蔽中断；如果置 “0”（禁止），就禁止所有可屏蔽中断。
- IR 位**
 如果产生中断请求，IR 位就变为 “1”（有中断请求）。在接受中断请求并转移到对应的中断向量后，IR 位变为 “0”（无中断请求）。
 IR 位能通过程序清 “0”，不能写 “1”。
- ILVL2 ~ ILVL0 位和 IPL**
 中断优先级能通过 ILVL0 ~ ILVL2 位设定。
 中断优先级的设定如表 11.3 所示，由 IPL 允许的中断优先级如表 11.4 所示。

接受中断请求的条件如下所示：

- I 标志 = 1
- IR 位 = 1
- 中断优先级 > IPL

I 标志、IR 位、ILVL0 ~ ILVL2 位以及 IPL 各自独立互不影响。

表 11.3 中断优先级的设定

ILVL2 ~ ILVL0	中断优先级	优先权
000 ₂	0 级（中断禁止）	—
001 ₂	1 级	低 ↓ 高
010 ₂	2 级	
011 ₂	3 级	
100 ₂	4 级	
101 ₂	5 级	
110 ₂	6 级	
111 ₂	7 级	

表 11.4 由 IPL 允许的中断优先级

IPL	允许的中断优先级
000 ₂	允许 1 级以上
001 ₂	允许 2 级以上
010 ₂	允许 3 级以上
011 ₂	允许 4 级以上
100 ₂	允许 5 级以上
101 ₂	允许 6 级以上
110 ₂	允许 7 级以上
111 ₂	禁止所有可屏蔽中断

- 中断顺序

以下说明关于在接受中断请求后到执行中断程序为止的中断顺序：

如果在指令执行中发生中断请求，就在该指令执行结束后判定优先权，并且从下一个周期转移到中断顺序。但是，对于 SMOVB、SMOVF、SSTR 以及 RMPA 各指令，如果在指令执行中发生中断请求，就暂时中断指令的运行，转移到中断顺序。

中断顺序运行如下。中断顺序的执行时间如图 11.4 所示。

- (1) 通过读地址 00000_{16} ，CPU 获得中断信息（中断序号、中断请求级）。此后，该中断的 IR 位变为“0”（无中断请求）。
- (2) 将中断顺序前的 FLG 寄存器保存到 CPU 内部的暂存器（注 1）。
- (3) FLG 寄存器中的 I 标志、D 标志、U 标志变为：
I 标志为“0”（禁止中断）
D 标志为“0”（单步中断为中断禁止）
U 标志为“0”（指定 ISP）
但是，在执行软件中断序号 32 ~ 63 的 INT 指令时，U 标志不变。
- (4) 将 CPU 内部的暂存器（注 1）压栈。
- (5) 将 PC 压栈。
- (6) 给 IPL 设定接受中断的中断优先级。
- (7) 中断向量所设定的中断程序的起始地址存入 PC。

在中断顺序结束后，从中断程序的起始地址执行指令。

注 1. 用户不能使用。




图 11.4 中断顺序的执行时间

- 中断响应时间

中断响应时间如图 11.5 所示。中断响应时间是指从发生中断请求到执行中断程序内的最初指令为止的时间。该时间由从中断请求发生时开始到此时正在执行的指令结束为止的时间（见图 11.5 的 (a)）和执行中断顺序的时间（20 个周期、见图 11.5 的 (b)）构成。




图 11.5 中断响应时间

- 接受中断请求时的 IPL 变化

如果接受可屏蔽中断的中断请求，就给 IPL 设定接受中断的中断优先级。

如果接受软件中断或者特殊中断请求，就给 IPL 设定如表 11.5 所示的值。接受软件中断和特殊中断时的 IPL 值如表 11.5 所示。

表 11.5 接受软件中断和特殊中断时的 IPL 值

没有中断优先级的中断源	被设定的 IPL 值
监视定时器、振荡停止检测	7
软件、地址匹配、单步	无变化

- 寄存器保存
在中断顺序，将 FLG 寄存器和 PC 压栈。
首先将 PC 的高 4 位、FLG 寄存器的高 4 位（IPL）和低 8 位压栈（全部为 16 位），然后将 PC 的低 16 位压栈。接受中断请求前后的堆栈状态如图 11.6 所示。
其它必要的寄存器必须通过程序在中断程序的最初保存。如果使用 PUSHM 指令，就能用 1 条指令保存当前正在使用的寄存器组的多个寄存器。

注 1. 能从 R0、R1、R2、R3、A0、A1、SB 和 FB 寄存器选择。




图 11.6 中断请求接受前后的堆栈状态

在中断顺序中进行的寄存器保存按 8 位分 4 次进行。寄存器保存运行如图 11.7 所示。




图 11.7 寄存器保存运行

- 从中断程序返回
如果在中断程序的最后执行 REIT 指令，就恢复被压栈的中断顺序前的 FLG 寄存器和 PC。然后，返回到在接受中断请求前执行的程序。
在中断程序内，通过程序保存的寄存器，必须在 REIT 指令执行前用 POPM 指令等恢复。
- 中断优先权
如果在 1 条指令执行中发生 2 个以上的中断请求，就接受优先权高的中断。
能通过 ILVL0 ~ ILVL2 位任意选择可屏蔽中断（外围功能）的优先级。但是，在中断优先级为相同设定值的情况下，接受由硬件设定的优先权高的中断。
监视定时器中断等特殊中断的优先权由硬件设定。硬件中断的中断优先权如图 11.8 所示。
软件中断不受中断优先权的影响。如果执行指令，就执行中断程序。



图 11.8 硬件中断的中断优先权

- 中断优先级判定电路

中断优先级判定电路是用于选择最高优先权中断的电路。

中断优先级的判定电路如图 11.9 所示。




图 11.9 中断优先级判定电路

11.2 INT 中断

11.2.1 INT₀ 中断

INT₀ 中断是由 INT₀ 输入产生的中断。在使用 INT₀ 中断时，必须将 INTEN 寄存器的 INT0EN 位置 “1”（允许）。能通过 INTEN 寄存器的 INT0PL 位和 INTOIC 寄存器的 POL 位选择极性。

另外，也能通过具有 3 种采样时钟的数字滤波器进行输入。

INT₀ 管脚和定时器 Z 的外部触发输入管脚兼用。

INTEN 和 INTOF 寄存器如图 11.10 所示。




图 11.10 INTEN 和 INTOF 寄存器

11.2.2 $\overline{\text{INT}}_0$ 输入滤波器

$\overline{\text{INT}}_0$ 输入具有数字滤波器。能通过 INT0F 寄存器的 INT0F0 ~ INT0F1 位选择采样时钟。在每个采样时钟采样 $\overline{\text{INT}}_0$ 的电平，在电平 3 次相同时，INT0IC 寄存器的 IR 位变为“1”（有中断请求）。在 INT0F1 ~ INT0F0 位为“01₂”、“10₂”或者“11₂”时，如果读取 P4 寄存器的 P4_5 位，就能读取滤波后的值。

$\overline{\text{INT}}_0$ 输入滤波器的结构如图 11.11 所示， $\overline{\text{INT}}_0$ 输入滤波器运行例子如图 11.12 所示。




图 11.11 $\overline{\text{INT}}_0$ 输入滤波器的结构




图 11.12 $\overline{\text{INT}}_0$ 输入滤波器的运行例子

11.2.3 $\overline{\text{INT}}_1$ 中断和 $\overline{\text{INT}}_2$ 中断

$\overline{\text{INT}}_1$ 中断是由 $\overline{\text{INT}}_1$ 输入产生的中断，能通过 TXMR 寄存器的 R0EDG 位选择极性。 $\overline{\text{INT}}_1$ 管脚和 CNTR₀ 管脚兼用。

$\overline{\text{INT}}_2$ 中断是由 $\overline{\text{INT}}_2$ 输入产生的中断，能通过 TYZMR 寄存器的 R1EDG 位选择极性。 $\overline{\text{INT}}_2$ 管脚和 CNTR₁ 管脚兼用。

使用 $\overline{\text{INT}}_1$ 中断和 $\overline{\text{INT}}_2$ 中断时的 TXMR 和 TYZMR 寄存器如图 11.3 所示。




图 11.13 使用 $\overline{\text{INT}}_1$ 中断和 $\overline{\text{INT}}_2$ 中断时的 TXMR 和 TYZMR 寄存器

11.2.4 $\overline{\text{INT}}_3$ 中断

$\overline{\text{INT}}_3$ 中断是由 $\overline{\text{INT}}_3$ 输入引起的中断。必须将 TCC0 寄存器的 TCC07 位置 “0” ($\overline{\text{INT}}_3$)。 $\overline{\text{INT}}_3$ 输入具有数字滤波器。能通过 TCC1 寄存器的 TCC10 ~ TCC11 位选择采样时钟。在每个采样时钟采样 $\overline{\text{INT}}_3$ 的电平，在电平 3 次相同时， INT3IC 寄存器的 IR 位变为 “1” (有中断请求)。与 TCC10 ~ TCC11 位的内容无关，如果读取 P3 寄存器的 P3_3 位，就能读取滤波前的值。

$\overline{\text{INT}}_3$ 管脚和 TC_{IN} 管脚兼用。

另外，如果将 TCC07 位置 “1” (f_{RING128})， $\overline{\text{INT}}_3$ 中断就变为由 f_{RING128} 时钟产生的中断。在 f_{RING128} 的每半个周期或者每 1 个周期， INT3IC 寄存器的 IR 位变为 “1” (有中断请求)。

TCC0 和 TCC1 寄存器如图 11.14 所示。




图 11.14 TCC0 和 TCC1 寄存器

11.3 键输入中断

在 $\overline{KI}_0 \sim \overline{KI}_3$ 管脚中的任何一个输入边沿都会发生键输入中断请求。键输入中断也能作为解除等待模式或者停止模式的键唤醒功能使用。

能通过 KIEN 寄存器的 $KIiEN$ 位 ($i=0 \sim 3$)，选择是否将管脚作为 $\overline{KI}_i$ 输入使用。另外，能通过 KIEN 寄存器的 $KIiPL$ 位选择输入极性。

另外，如果对将 $KIiPL$ 位置 “0”（下降沿）的 $\overline{KI}_i$ 管脚输入 “L”，其他的 $\overline{KI}_0 \sim \overline{KI}_3$ 管脚输入就不被作为中断检测。同样，如果对将 $KIiPL$ 位置 “1”（上升沿）的 $\overline{KI}_i$ 管脚输入 “H”，其他的 $\overline{KI}_0 \sim \overline{KI}_3$ 管脚输入就不被作为中断检测。

键输入中断的框图如图 11.15 所示。




图 11.15 键输入中断的框图




图 11.16 KIEN 寄存器

11.4 地址匹配中断

在执行由 RMADi (i=0、1) 寄存器指向的地址的指令前，会发生地址匹配中断请求。必须给 RMADi (i=0、1) 设定指令的起始地址。能通过 AIER 寄存器的 AIER0 和 AIER1 位，选择禁止或者允许中断。地址匹配中断不受 I 标志和 IPL 的影响。

在接受了地址匹配中断请求时，被压栈的 PC 值（参照“11.1.5 中断控制・寄存器保存”）根据由 RMADi 寄存器指向的地址的指令不同而不同（正确的返回地址没有保存在堆栈）。因此，在从地址匹配中断返回的情况下，必须通过以下的任何一种方法进行：

- 改写堆栈内容，用 REIT 指令返回
- 在使用 POP 等指令将堆栈恢复到中断接受前的状态后，用转移指令返回

在接受地址匹配中断请求时被压栈的 PC 值如表 11.6 所示。

AIER 和 RMAD0 ~ RMAD1 寄存器如图 11.7 所示。

表 11.6 在接受地址匹配中断请求时被压栈的 PC 值

由 RMADi 寄存器 (i=0、1) 指向的地址的指令	保存的 PC 值 (注)
16 位操作码指令 在 8 位操作码指令中，如下所示的指令 ADD.B:S #IMM8,dest SUB.B:S #IMM8,dest AND.B:S #IMM8,dest OR.B:S #IMM8,dest MOV.B:S #IMM8,dest STZ.B:S #IMM8,dest STNZ.B:S #IMM8,dest STZX.B:S #IMM81,#IMM82,dest CMP.B:S #IMM8,dest PUSHM src POPMdest JMPS #IMM8 JSRS #IMM8 MOV.B:S #IMM,dest (其中 dest = A0 或者 A1)	由 RMADi 寄存器指示的地址 +2
上述除外	由 RMADi 寄存器指示的地址 +1

注：被保存的 PC 值，参照“11.1.5 中断控制・寄存器保存”

表 11.7 地址匹配中断源和关联寄存器的对应

地址匹配中断源	地址匹配中断允许位	地址匹配中断寄存器
地址匹配中断 0	AIER0	RMAD0
地址匹配中断 1	AIER1	RMAD1




图 11.17 AIER 和 RMAD0 ~ RMAD1 寄存器

12. 监视定时器

监视定时器是检测程序失控的功能。因此，为了提高系统的可靠性，建议使用监视定时器。监视定时器具有 15 位计数器，对通过预定标器将 CPU 时钟分频后的时钟进行递减计数。作为监视定时器下溢时的处理，能通过 PM1 寄存器的 PM12 位，选择发生监视定时器中断请求还是进行监视定时器复位。只能给 PM12 位写“1”（监视定时器复位）。一旦给 PM12 位置“1”，就不能通过程序清“0”（监视定时器中断）。监视定时器复位的详细内容请参照“6.3 监视定时器复位”。

能通过 WDC 寄存器的 WDC7 位选择预定标器的分频比为 16 分频还是 128 分频。因此，监视定时器的周期能进行如下计算。但是，监视定时器的周期会产生由预定标器产生的误差。

$$\text{监视定时器的周期} = \frac{\text{预定标器的分频比 (16 或者 128)} \times \text{监视定时器的计数值 (32768)}}{\text{CPU 时钟}}$$

例如，在 CPU 时钟为 16MHz、预定标器的分频比为 16 分频时，监视定时器的周期约为 32.8ms。

在复位后，监视定时器和预定标器处于停止状态，通过对 WDTS 寄存器写操作开始计数。此后，如果对 WDTR 寄存器写数据，监视定时器就被初始化，继续计数。

在停止模式和等待模式时，监视定时器和预定标器处于停止状态，如果解除停止或者等待模式，就从保持的值开始计数。

监视定时器的框图如图 12.1 所示，与监视定时器有关的寄存器如图 12.2 所示。




图 12.1 监视定时器的框图




图 12.2 WDC、WDTR 以及 WDTS 寄存器

13. 定时器

定时器内置 3 个带有 8 位预定标器的 8 位定时器和 1 个 16 位定时器。带有 8 位预定标器的 8 位定时器为定时器 X、定时器 Y 以及定时器 Z 3 个。16 位定时器为具有捕捉功能的定时器 C。所有定时器各自独立运行，各定时器的计数源为计数和重加载等定时器运行的运行时钟。

各定时器的功能比较如表 13.1 所示。

表 13.1 各定时器的功能比较

项目		定时器 X	定时器 Y	定时器 Z	定时器 C
构成		带有 8 位预定标器的 8 位定时器	带有 8 位预定标器的 8 位定时器	带有 8 位预定标器的 8 位定时器	16 位定时器
计数		递减计数	递减计数	递减计数	递增计数
计数源		• f_1 • f_2 • f_8 • f_{32}	• f_1 • f_8 • f_{RING} • 从 CNTR1 管脚的输入	• f_1 • f_2 • f_8 • 定时器 Y 下溢	• f_1 • f_8 • f_{32}
功能	定时器模式	有	有	有	无
	脉冲输出模式	有	无	无	无
	事件计数模式	有	有（注 1）	无	无
	脉冲宽度测定模式	有	无	无	无
	脉冲周期测定模式	有	无	无	无
	可编程波形发生模式	无	有	有	无
	可编程单触发发生模式	无	无	有	无
	可编程等待单触发发生模式	无	无	有	无
捕捉功能		无	无	无	有
输入管脚		CNTR0	CNTR1	INT0	TCIN
输出管脚		CNTR0 CNTR0	CNTR1	TZOUT	无
关联中断		定时器 X 中断 $\overline{INT}_1$ 中断	定时器 Y 中断 $\overline{INT}_2$ 中断	定时器 Z 中断 $\overline{INT}_0$ 中断	定时器 C 中断 $\overline{INT}_3$ 中断
定时器停止		有	有	有	有

注 1. 作为定时器模式的计数源，必须选择从 CNTR1 管脚的输入。




图 13.3 PREX、TX 以及 TCSS 寄存器

13.1.1 定时器模式

它是对内部生成的计数源计数的模式（表 13.2）。定时器模式时的 TXMR 寄存器如图 13.4 所示。

表 13.2 定时器模式的说明

项目	说明
计数源	f_1 、 f_2 、 f_8 、 f_{32}
计数运行	- 递减计数 - 在下溢时，重新装入重加载寄存器的内容，然后继续计数
分频比	$1/(n+1)(m+1)$ n : PREX 寄存器的设定值、 m : TX 寄存器的设定值
计数开始条件	给 TXMR 寄存器的 TXS 位写“1”（开始计数）
计数停止条件	给 TXMR 寄存器的 TXS 位写“0”（停止计数）
中断请求发生时序	在定时器 X 下溢时 [定时器 X 中断]
$\overline{\text{INT}}_1/\text{CNTR}_0$ 管脚功能	可编程输入 / 输出端口或者 $\overline{\text{INT}}_1$ 中断输入
CNTR_0 管脚功能	可编程输入 / 输出端口
读定时器	如果读 TX 寄存器和 PREX 寄存器，就读取各自的计数值
写定时器	如果给 TX 寄存器和 PREX 寄存器写数据，就写到各自的重加载寄存器和计数器



图 13.4 定时器模式时的 TXMR 寄存器

13.1.2 脉冲输出模式

它对内部生成的计数源计数，每当定时器下溢时，从 CNTR₀ 管脚输出反转极性的脉冲的模式（表 13.3）。脉冲输出模式时的 TXMR 寄存器如图 13.5 所示。

表 13.3 脉冲输出模式的说明

项目	说明
计数源	f ₁ 、f ₂ 、f ₈ 、f ₃₂
计数运行	- 递减计数 - 在下溢时，重新装入重加载寄存器的内容，然后继续计数
分频比	1/(n+1)(m+1) n: PREX 寄存器的设定值、m: TX 寄存器的设定值
计数开始条件	给 TXMR 寄存器的 TXS 位写“1”（开始计数）
计数停止条件	给 TXMR 寄存器的 TXS 位写“0”（停止计数）
中断请求发生时序	在定时器 X 下溢时 [定时器 X 中断]
$\overline{\text{INT}}_1/\text{CNTR}_0$ 管脚功能	脉冲输出
CNTR_0 管脚功能	可编程输入 / 输出端口或者 CNTR ₀ 的反转输出
读定时器	如果读 TX 寄存器和 PREX 寄存器，就读取各自的计数值
写定时器	如果给 TX 寄存器和 PREX 寄存器写数据，就写到各自的重加载寄存器和计数器
选择功能	$\overline{\text{INT}}_1/\text{CNTR}_0$ 极性切换功能 能通过 R0EDG 位选择脉冲输出开始时的电平（注 1） - 反转脉冲输出功能 能从 CNTR_0 管脚输出反转 CNTR₀ 输出极性的脉冲（通过 TXOCNT 位选择）

注 1. 通过写 TX 寄存器，输出脉冲变为输出开始时的电平。




图 13.5 脉冲输出模式时的 TXMR 寄存器

13.1.3 事件计数器模式

它是对来自 $\overline{\text{INT}}_1/\text{CNTR}_0$ 管脚输入的外部信号计数的模式（表 13.4）。事件计数器模式时的 TXMR 寄存器如图 13.6 所示。

表 13.4 事件计数器模式的说明

项目	说明
计数源	输入到 CNTR_0 管脚的外部信号（能通过软件选择有效边沿）
计数运行	• 递减计数 • 在下溢时，重新装入重加载寄存器的内容，然后继续计数
分频比	$1/(n+1)(m+1)$ n: PREX 寄存器的设定值、m: TX 寄存器的设定值
计数开始条件	给 TXMR 寄存器的 TXS 位写“1”（开始计数）
计数停止条件	给 TXMR 寄存器的 TXS 位写“0”（停止计数）
中断请求发生时序	在定时器 X 下溢时 [定时器 X 中断]
$\overline{\text{INT}}_1/\text{CNTR}_0$ 管脚功能	计数源输入（ $\overline{\text{INT}}_1$ 中断输入）
CNTR_0 管脚功能	可编程输入 / 输出端口
读定时器	如果读 TX 寄存器和 PREX 寄存器，就读取各自的计数值
写定时器	如果给 TX 寄存器和 PREX 寄存器写数据，就写到各自的重加载寄存器和计数器
选择功能	• $\overline{\text{INT}}_1/\text{CNTR}_0$ 极性切换功能 - 能通过 R0EDG 位选择计数源的有效边沿



图 13.6 事件计数器模式时的 TXMR 寄存器

13.1.4 脉冲宽度测定模式

它是测定来自 $\overline{\text{INT}}_1/\text{CNTR}_0$ 管脚输入的外部信号脉冲宽度的模式（表 13.5）。脉冲宽度测定模式时的 TXMR 寄存器如图 13.7 所示，脉冲宽度测定模式时的运行例子如图 13.8 所示。

表 13.5 脉冲宽度测定模式的说明

项目	说明
计数源	f_1 、 f_2 、 f_8 、 f_{32}
计数运行	• 递减计数 • 只有在测定脉冲为“H”电平或者“L”电平的期间继续计数 • 在下溢时，重新装入重加载寄存器的内容，然后继续计数
计数开始条件	给 TXMR 寄存器的 TXS 位写“1”（开始计数）
计数停止条件	给 TXMR 寄存器的 TXS 位写“0”（停止计数）
中断请求发生时序	• 在定时器 X 下溢时 [定时器 X 中断] • 在 CNTR_0 输入的上升沿或者下降沿（测定期间结束）[$\overline{\text{INT}}_1$ 中断]
$\overline{\text{INT}}_1/\text{CNTR}_0$ 管脚功能	测定脉冲输入（ $\overline{\text{INT}}_1$ 中断输入）
CNTR_0 管脚功能	可编程输入 / 输出端口
读定时器	如果读 TX 寄存器和 PREX 寄存器，就读取各自的计数值
写定时器	如果给 TX 寄存器和 PREX 寄存器写数据，就写到各自的重加载寄存器和计数器
选择功能	• $\overline{\text{INT}}_1/\text{CNTR}_0$ 极性切换功能 能通过 R0EDG 位选择“H”电平期间，或者选择“L”电平期间作为输入脉冲的测定宽度




图 13.7 脉冲宽度测定模式时的 TXMR 寄存器




图 13.8 脉冲宽度测定模式时的运行例子

13.1.5 脉冲周期测定模式

它是测定来自 $\overline{\text{INT}}_1/\text{CNTR}_0$ 管脚输入的外部信号脉冲周期的模式（表 13.6）。脉冲周期测定模式时的 TXMR 寄存器如图 13.9 所示，运行例子如图 13.10 所示。

表 13.6 脉冲周期测定模式的说明

项目	说明
计数源	f1、f2、f8、f32
计数运行	- 递减计数 - 在输入测定脉冲的有效边沿后，当预定标器 X 第 1 次下溢时，保持读缓冲器的内容，当预定标器 X 第 2 次下溢时，定时器 X 重新装入重加载寄存器的内容，然后继续计数
计数开始条件	给 TXMR 寄存器的 TXS 位写“1”（开始计数）
计数停止条件	给 TXMR 寄存器的 TXS 位写“0”（停止计数）
中断请求发生时序	- 在定时器 X 下溢时或者重新装入时 [定时器 X 中断] - 在 CNTR_0 输入的上升沿或者下降沿（在测定期间结束时）[$\overline{\text{INT}}_1$ 中断]
$\overline{\text{INT}}_1/\text{CNTR}_0$ 管脚功能	测定脉冲输入（注 1）（ $\overline{\text{INT}}_1$ 中断输入）
CNTR_0 管脚功能	可编程输入 / 输出端口
读定时器	如果读 TX 寄存器，就读取读缓冲器的内容。 通过读 TX 寄存器，解除保持在读缓冲器中的值。
写定时器	如果给 TX 寄存器和 PREX 寄存器写数据，就写到各自的重加载寄存器和计数器
选择功能	$\overline{\text{INT}}_1/\text{CNTR}_0$ 极性切换功能 - 能通过 R0EDG 位选择输入脉冲的测定期间

注 1. 必须输入长于预定标器 X 周期 2 倍的脉冲。另外，对于“H”电平宽度和“L”电平宽度，必须分别输入长于预定标器 X 周期的脉冲。如果输入短于预定标器 X 周期的脉冲，其输入可能被忽略。




图 13.9 脉冲周期测定模式时的 TXMR 寄存器




图 13.10 脉冲周期测定模式时的运行例子

13.2 定时器 Y

定时器 Y 是带有 8 位预定标器的 8 位定时器。作为重加载寄存器，定时器 Y 具有定时器 Y 主寄存器和定时器 Y 次寄存器 2 个。定时器 Y 的框图如图 13.11 所示，TYZMR、PREY、TYSC、TYPR、TYZOC、PUM、TCSS 寄存器如图 13.12 ~ 图 13.14 所示。定时器 Y 具有以下 2 种模式：

- 定时器模式 对内部计数源计数的模式
- 可编程波形发生模式 连续输出任意脉冲宽度的模式




图 13.11 定时器 Y 框图

定时器Y、Z模式寄存器

符号	地址	复位后的值
TYZMR	0080 ₁₆ 地址	00 ₁₆

位符号	位名	功能	RW
TYMOD0	定时器Y运行模式位	0: 定时器模式 1: 可编程波形发生模式	RW
R1EDG	INT2/CNTR1极性切换位(注1)	0: 上升沿 1: 下降沿	RW
TYWC	定时器Y写控制位	功能根据运行模式而不同	RW
TYS	定时器Y计数开始标志	0: 停止计数 1: 开始计数	RW
TZMOD0	定时器Z运行模式位	b5 b4 0 0: 定时器模式	RW
TZMOD1		0 1: 可编程波形发生模式 1 0: 可编程单触发发生模式 1 1: 可编程等待单触发发生模式	RW
TZWC		定时器Z写控制位	RW
TZS	定时器Z计数开始标志	0: 停止计数 1: 开始计数	RW

注1. 如果改变R1EDG位，INT2IC寄存器的IR位就可能变为“1”(有中断请求)。请参照“2.2.5 中断源的更改”。

图 13.12 TYZMR 寄存器


预定标器Y寄存器



符号: PREY
地址: 0081₁₆地址
复位后的值: FF₁₆

模式	功能	设定范围	RW
定时器模式	对内部计数源或者CNTR1输入计数	00 ₁₆ ~FF ₁₆	RW
可编程波形发生模式	对内部计数源计数	00 ₁₆ ~FF ₁₆	RW

定时器Y次寄存器




符号: TYSC
地址: 0082₁₆地址
复位后的值: FF₁₆

模式	功能	设定范围	RW
定时器模式	无效	——	——
可编程波形发生模式	对预定标器Y的下溢计数(注1)	00 ₁₆ ~FF ₁₆	WO (注2)

注1. 将TYPR寄存器和TYSC寄存器的值分别重新装入计数器, 开始计数。
注2. 即使在次期间的计数中, 也能通过TYPR寄存器读取计数值。

定时器Y主寄存器




符号: TYPR
地址: 0083₁₆地址
复位后的值: FF₁₆

模式	功能	设定范围	RW
定时器模式	对预定标器Y的下溢计数	00 ₁₆ ~FF ₁₆	RW
可编程波形发生模式	对预定标器Y的下溢计数(注1)	00 ₁₆ ~FF ₁₆	RW

注1. 将TYPR寄存器和TYSC寄存器的值分别重新装入计数器, 开始计数。

定时器Y、Z输出控制寄存器(注3)



符号: TYZOC
地址: 008A₁₆地址
复位后的值: 00₁₆

位符号	位名	功能	RW
TZOS	定时器Z单触发开始位(注1)	0: 停止单触发 1: 开始单触发	RW
TYOCNT	定时器Y可编程波形发生输出切换位(注2)	0: 输出可编程波形 1: 输出P32管脚寄存器的值	RW
TZOCNT	定时器Z可编程波形发生输出切换位(注2)	0: 输出可编程波形 1: 输出P31管脚寄存器的值	RW
(b7-b3)	什么也不指定。 写时, 只能写“0”。读时, 值为“0”。		——

注1. 在单触发波形结束输出后, 变为“0”。在单触发波形输出过程中, 当通过将TYZMR寄存器的TZS位置“0”(停止计数)停止波形输出时, 必须将TZOS位置“0”。
注2. 只在可编程波形发生模式时有效。
注3. 在TZOS位为“1”(在计数中), 并且执行改变此寄存器的指令时, 如果在指令执行中计数结束, TZOS位就自动变为“0”(停止单触发)。如果因此而发生问题, 必须在TZOS位为“0”时执行改变此寄存器的指令。

图 13.13 PREY、TYSC、TYPR、TYZOC 寄存器




图 13.14 PUM、TCSS 寄存器

13.2.1 定时器模式

它是对内部生成的计数源计数的模式（表 13.7），也能对输入到 CNTR₁ 管脚的外部信号计数。在定时器模式时，不使用 TYSC 寄存器。定时器模式时的 TYZMR 和 PUM 寄存器如图 13.15 所示。

表 13.7 定时器模式的说明

项目	说明
计数源	输入到 f1、f8、fRING、CNTR ₁ 管脚的外部信号
计数运行	- 递减计数 - 在下溢时，重新装入重加载寄存器的内容，然后继续计数（在定时器 Y 下溢时，重新装入定时器 Y 主重加载寄存器的内容）
分频比	$1/(n+1)(m+1)$ n: PREY 寄存器的设定值、m: TYPR 寄存器的设定值
计数开始条件	给 TYZMR 寄存器的 TYS 位写“1”（开始计数）
计数停止条件	给 TYZMR 寄存器的 TYS 位写“0”（停止计数）
中断请求发生时序	在定时器 Y 下溢时 [定时器 Y 中断]
$\overline{\text{INT}}_2/\text{CNTR}_1$ 管脚功能	可编程输入 / 输出端口、计数源输入或者 $\overline{\text{INT}}_2$ 中断输入 - 在 TCSS 寄存器的 TYCK1 ~ TYCK0 位为“00b”、“01b”或者“10b”（定时器 Y 计数源为 f1、f8 或者 fRING）时，为可编程输入 / 输出端口或者 $\overline{\text{INT}}_2$ 中断输入 - 在 TYCK1 ~ TYCK0 位为“11b”（定时器 Y 计数源为 CNTR₁ 输入）时，为计数源输入（$\overline{\text{INT}}_2$ 中断输入）
读定时器	如果读 TYPR 寄存器和 PREY 寄存器，就读取各自的计数值
写定时器（注 1）	如果给 TYPR 寄存器和 PREY 寄存器写数据，就能通过程序选择是写到各自的重加载寄存器和计数器还是只写到各自的重加载寄存器
选择功能	- 事件计数器功能 如果将 TYCK1 ~ TYCK0 位置“11₂”，就对输入到 CNTR₁ 管脚的外部信号计数 $\overline{\text{INT}}_2/\text{CNTR}_1$ 极性切换位 能通过 R1EDG 位选择计数源的有效边沿

注 1. 在以下 2 项条件同时成立的状态下，如果给 TYPR 寄存器和 PREY 寄存器写数据，TYIC 寄存器的 IR 位就变为“1”（有中断请求）。

- TYZMR 寄存器的 TYWC 位为“0”（同时写到重加载寄存器和计数器）
- TYS 位为“1”（开始计数）

在此状态下对 TYPR 寄存器和 PREY 寄存器写数据时，必须在写之前禁止中断。




图 13.15 定时器模式时的 TYZMR 和 PUM 寄存器

13.2.2 可编程波形发生模式

它是对 TYPR 寄存器和 TYSC 寄存器的值交替计数，每当计数器下溢时，反转从 CNTR₁ 管脚输出的信号的模式（表 13.8）。在计数开始时，从设定在 TYPR 寄存器的值进行计数。可编程波形发生模式时的 TYZMR 寄存器如图 13.16 所示，可编程波形发生模式时的定时器 Y 的运行例子如图 13.17 所示。

表 13.8 可编程波形发生模式的说明

项目	说明
计数源	f_1 、 f_8 、 f_{RING}
计数运行	- 递减计数 - 在下溢时，交替重新装入主重加载寄存器和次重加载寄存器的内容，然后继续计数
输出波形的宽度和周期	主期间： $(n+1)(m+1)/f_i$ 次期间： $(n+1)(p+1)/f_i$ 周期： $(n+1)\{(m+1)+(p+1)\}/f_i$ n: PREY 寄存器的设定值、m: TYPR 寄存器的设定值、p: TYSC 寄存器的设定值 f_i : 计数源频率
计数开始条件	给 TYZMR 寄存器的 TYS 位写“1”（开始计数）
计数停止条件	给 TYZMR 寄存器的 TYS 位写“0”（停止计数）
中断请求发生时序	在从次期间的定时器 Y 下溢开始经过计数源的 1/2 周期后（和 CNTR ₁ 输出变化同时） [定时器 Y 中断]
$\overline{INT}_2$ /CNTR ₁ 管脚功能	脉冲输出 （在作为可编程输入 / 输出端口使用时，必须置为定时器模式）
读定时器	如果读 TYPR 寄存器和 PREY 寄存器，就读取各自的计数值（注 1）
写定时器	如果给 TYPR 寄存器、TYSC 寄存器以及 PREY 寄存器写数据，就只写到各自的重加载寄存器（注 2）
选择功能	- 输出电平锁存选择功能 能通过 TYOPL 位选择主期间和次期间的输出电平 - 可编程波形发生输出切换功能 如果将 TYZOC 寄存器的 TYOCNT 位设定为“0”，就与定时器 Y 下溢同步，反转 CNTR₁ 的输出；如果该位设定为“1”，就从 CNTR₁ 输出 P3_2 位的值（注 3）。


注 1. 即使在次期间，也必须读 TYPR 寄存器。

注 2. 通过对 TYPR 寄存器的写操作，设定在 TYPR 寄存器和 TYSC 寄存器的值才有效。波形的输出在给 TYPR 寄存器写数据后，从下一个主期间开始反映其设定值。

注 3. TYOCNT 位在以下时序时变为有效：

- 开始计数时
- 发生定时器 Y 中断请求时

因此，更改后的 TYOCNT 位被反映在下一个主期间的输出。






图 13.17 可编程波形发生模式时的定时器 Y 的运行例子

13.3 定时器 Z

定时器 Z 是带有 8 位预定标器的 8 位定时器。作为重加载寄存器，定时器 Z 具有定时器 Z 主寄存器和定时器 Z 次寄存器 2 个。定时器 Z 的框图如图 13.18 所示，TYZMR、PREZ、TZSC、TZPR、TYZOC、PUM 以及 TCSS 寄存器如图 13.19 ~ 图 13.21 所示。定时器 Z 具有以下 4 种模式：

- | | |
|----------------|-----------------------|
| • 定时器模式 | 对内部计数源或者定时器 Y 下溢计数的模式 |
| • 可编程波形发生模式 | 连续输出任意脉宽宽度的模式 |
| • 可编程单触发发生模式 | 输出单触发脉冲的模式 |
| • 可编程等待单触发发生模式 | 输出延迟单触发脉冲的模式 |




图 13.18 定时器 Z 框图




图 13.19 TYZMR 寄存器





图 13.20 PREZ、TZSC、TZPR 以及 TYZOC 寄存器



13.3.1 定时器模式

它是对内部生成的计数源或者定时器 Y 下溢计数的模式（表 13.9）。在定时器模式时，不使用 TZSC 寄存器。定时器模式时的 TYZMR 和 PUM 寄存器如图 13.22 所示。


表 13.9 定时器模式的说明

项目	说明
计数源	f1、f2、f8、定时器 Y 的下溢
计数运行	- 递减计数 - 在下溢时，重新装入重加载寄存器的内容，然后继续计数 （在定时器 Z 下溢时，重新装入定时器 Z 主重加载寄存器的内容）
分频比	$1/(n+1)(m+1)$ n: PREZ 寄存器的设定值、m: TZPR 寄存器的设定值
计数开始条件	给 TYZMR 寄存器的 TZS 位写“1”（开始计数）
计数停止条件	给 TYZMR 寄存器的 TZS 位写“0”（停止计数）
中断请求发生时序	在定时器 Z 下溢时 [定时器 Z 中断]
TZOUT 管脚功能	可编程输入 / 输出端口
$\overline{\text{INT}}_0$ 管脚功能	可编程输入 / 输出端口或者 $\overline{\text{INT}}_0$ 中断输入
读定时器	如果读 TZPR 寄存器和 PREZ 寄存器，就读取各自的计数值
写定时器（注 1）	如果给 TZPR 寄存器和 PREZ 寄存器写数据，就能通过程序选择是写到各自的重加载寄存器和计数器双方还是只写到各自的重加载寄存器

注 1. 在以下 2 项条件同时成立的状态下，如果给 TZPR 寄存器或者 PREZ 寄存器写数据，TZIC 寄存器的 IR 位就变为“1”（有中断请求）。

- TYZMR 寄存器的 TZWC 位为“0”（同时写到重加载寄存器和计数器）
- TYZMR 寄存器的 TZS 位为“1”（开始计数）

在此状态下对 TZPR 寄存器和 PREZ 寄存器写数据时，必须在写之前禁止中断。



13.3.2 可编程波形发生模式

它是对 TZPR 寄存器和 TYSC 寄存器的值交替计数，每当计数器下溢时，反转从 TZOUT 管脚输出的信号的模式（表 13.10）。在计数开始时，从设定在 TZPR 寄存器的值开始进行计数。可编程波形发生模式时的 TYZMR 和 PUM 寄存器如图 13.23 所示。由于定时器 Z 的可编程波形发生模式和定时器 Y 的可编程波形发生模式的运行相同，因此运行例子请参照图 13.17（可编程波形发生模式时的定时器 Y 的运行例子）。

表 13.10 可编程波形发生模式的说明

项目	说明
计数源	f1、f2、f8、定时器 Y 下溢
计数运行	• 递减计数 • 在下溢时，交替重新装入主重加载寄存器和次重加载寄存器的内容，然后继续计数
输出波形的宽度和周期	主期间： $(n+1)(m+1)/f_i$ 次期间： $(n+1)(p+1)/f_i$ 周期： $(n+1)\{(m+1)+(p+1)\}/f_i$ n: PREZ 寄存器的设定值、m: TZPR 寄存器的设定值、p: TZSC 寄存器的设定值 f_i : 计数源频率
计数开始条件	给 TYZMR 定时器的 TZS 位写“1”（开始计数）
计数停止条件	给 TYZMR 寄存器的 TZS 位写“0”（停止计数）
中断请求发生时序	在从次期间的定时器 Z 下溢开始经过计数源的 1/2 周期后（和 TZOUT 输出变化同时）[定时器 Z 中断]
TZOUT 管脚功能	脉冲输出 （在作为可编程输入 / 输出端口使用时，必须置为定时器模式）
$\overline{\text{INT}}_0$ 管脚功能	可编程输入 / 输出端口或者 $\overline{\text{INT}}_0$ 中断输入
读定时器	如果读 TZPR 寄存器和 PREZ 寄存器，就读取各自的计数值（注 1）
写定时器	如果给 TZPR 寄存器、TZSC 寄存器以及 PREZ 寄存器写数据，就只写到各自的重加载寄存器（注 2）
选择功能	• 输出电平锁存选择功能 能通过 TZOP 选择主期间和次期间的输出电平 • 可编程波形发生切换功能 如果将 TYZOC 寄存器的 TZOCNT 位设定为“0”，就与定时器 Z 下溢同步，反转 TZOUT 的输出；如果该位设定为“1”，就从 TZOUT 输出 P3_1 位的值（注 3）。


注 1. 即使在对次期间计数中，也必须读 TZPR 寄存器。

注 2. 通过对 TZPR 寄存器写操作，设定在 TZPR 寄存器和 TZSC 寄存器的值有效。波形的输出在给 TZPR 寄存器写数据后，从下一个主期间开始反映其设定值。

注 3. TZOCNT 位在以下时序变为有效：

- 开始计数时
- 发生定时器 Z 中断请求时

因此，更改后的 TZOCNT 位被反映在下一个主期间的输出。



13.3.3 可编程单触发发生模式

它是通过程序或者外部触发 ($\overline{\text{INT}}_0$ 管脚的输入) 从 TZ_{OUT} 管脚输出单触发脉冲的模式 (表 13.11)。如果发生触发, 就从此时起在经过任意时间 (TZPR 寄存器的设定值) 后, 定时器只运行 1 次。在可编程单触发发生模式时, 不使用 TZSC 寄存器。可编程单触发发生模式时的 TYZMR 和 PUM 寄存器如图 13.24 所示, 可编程单触发发生模式时的运行例子如图 13.25 所示。

表 13.11 可编程单触发发生模式的说明

项目	说明
计数源	f1、f2、f8、定时器 Y 下溢
计数运行	- 对 TZPR 寄存器的设定值递减计数 - 在下溢时, 重新装入重加载寄存器的内容, 然后停止计数, TZOS 位变为 “0” (停止单触发)。 - 在计数结束时, 重新装入重加载寄存器的内容, 然后停止计数
单触发脉冲输出时间	$(n+1)(m+1)/f_i$ n: PREZ 寄存器的设定值、m: TZPR 寄存器的设定值、 f_i : 计数源频率
计数开始条件	- 给 TYZOC 寄存器的 TZOS 位写 “1” (开始单触发) (注 1) - 给 $\overline{\text{INT}}_0$ 管脚输入有效触发 (注 2)
计数停止条件	- 在计数器的值为 “0016”, 重新装入后 - 给 TYZMR 寄存器的 TZS 位写 “0” (停止计数) - 给 TYZOC 寄存器的 TZOS 位写 “0” (停止单触发)
中断请求发生时序	在从下溢开始经过计数源的 1/2 周期后 (和结束从 TZ_{OUT} 管脚的波形输出同时) [定时器 Z 中断]
TZ_{OUT} 管脚功能	脉冲输出 (在作为可编程输入 / 输出端口使用时, 必须置为定时器模式)
$\overline{\text{INT}}_0$ 管脚功能	可编程输入 / 输出端口、 $\overline{\text{INT}}_0$ 中断输入或者外部触发输入 - 在 PUM 寄存器的 INOSTG 位为 “0” ($\overline{\text{INT}}_0$ 管脚单触发无效) 时, 为可编程输入 / 输出端口或者 INT0 中断输入 - 在 PUM 寄存器的 INOSTG 位为 “1” ($\overline{\text{INT}}_0$ 管脚单触发有效) 时, 为外部触发输入 ($\overline{\text{INT}}_0$ 中断输入)
读定时器	如果读 TZPR 寄存器和 PREZ 寄存器, 就分别读取各自的计数值
写定时器	如果给 TZPR 寄存器和 PREZ 寄存器写数据, 就只分别写到各自的重加载寄存器 (注 3)
选择功能	- 输出电平锁存选择功能 能通过 TZOPL 位选择单触发脉冲波形的输出电平 $\overline{\text{INT}}_0$ 管脚单触发控制功能和极性选择功能 能通过 INOSTG 位选择从 $\overline{\text{INT}}_0$ 管脚的触发输入是有效还是无效, 通过 INOSEG 位选择有效触发极性。

注 1. 必须将 TYZMR 寄存器的 TZS 位置 “1” (开始计数)。

注 2. 必须将 TZS 位置 “1” (开始计数), 将 INTEN 寄存器的 INT0EN 位置 “1” (允许 $\overline{\text{INT}}_0$ 输入), 并且将 PUM 寄存器的 INOSTG 位置 “1” ($\overline{\text{INT}}_0$ 单触发有效)。
不接受计数中输入的触发, 但是产生 $\overline{\text{INT}}_0$ 中断请求。

注 3. 从对 TZPR 寄存器写数据后的下一个单触发脉冲开始, 反映其设定值。




图 13.24 可编程单触发生模式时的 TYZMR 和 PUM 寄存器




图 13.25 可编程单触发生模式时的运行例子

13.3.4 可编程等待单触发发生模式

它是通过程序或者外部触发（ $\overline{\text{INT}}_0$ 管脚的输入），在经过一定时间后从 TZ_{OUT} 管脚输出单触发脉冲的模式（表 13.12）。如果发生触发，就从此时开始，在经过任意时间（TZPR 寄存器的设定值）后，只输出 1 次任意时间（TZSC 寄存器的设定值）的脉冲。可编程等待单触发发生模式的 TYZMR 和 PUM 寄存器如图 13.26 所示，可编程等待单触发发生模式的运行例子如图 13.27 所示。

表 13.12 可编程等待单触发发生模式的说明

项目	说明
计数源	f_1 、 f_2 、 f_8 、定时器 Y 下溢
计数运行	- 对定时器 Z 主寄存器的设定值递减计数 - 在定时器 Z 主寄存器的计数下溢时，重新装入定时器 Z 次寄存器的内容，然后继续计数 - 在定时器 Z 次寄存器的计数下溢时，重新装入定时器 Z 主寄存器的内容，然后停止计数，TZOS 位变为“0”（停止单触发）。 - 在计数结束时，重新装入重加载寄存器的内容，然后停止计数
等待时间	$(n+1)(m+1)/f_i$ n: PREZ 寄存器的设定值、m: TZPR 寄存器的设定值、 f_i : 计数源频率
单触发脉冲输出时间	$(n+1)(p+1)/f_i$ n: PREZ 寄存器的设定值、p: TZSC 寄存器的设定值、 f_i : 计数源频率
计数开始条件	- 给 TYZOC 寄存器的 TZOS 位写“1”（开始单触发）（注 1） - 给 $\overline{\text{INT}}_0$ 管脚输入有效触发（注 2）
计数停止条件	- 在定时器 Z 次寄存器计数时的计数值为“0016”，重新装入后 - 给 TYZMR 寄存器的 TZS 位写“0”（停止计数） - 给 TYZOC 寄存器的 TZOS 位写“0”（停止单触发）
中断请求发生时序	从次期间的定时器 Z 下溢开始经过计数源的 1/2 周期后（和结束从 TZ_{OUT} 管脚的波形输出同时）[定时器 Z 中断]
TZ_{OUT} 管脚功能	脉冲输出 （在作为可编程输入 / 输出端口使用时，必须置为定时器模式）
$\overline{\text{INT}}_0$ 管脚功能	可编程输入 / 输出端口、 $\overline{\text{INT}}_0$ 中断输入或者外部触发输入 - 在 PUM 寄存器的 INOSTG 位为“0”（$\overline{\text{INT}}_0$ 管脚单触发无效）时，为可编程输入 / 输出端口或者 $\overline{\text{INT}}_0$ 中断输入 - 在 PUM 寄存器的 INOSTG 位为“1”（$\overline{\text{INT}}_0$ 管脚单触发有效）时，为外部触发输入（$\overline{\text{INT}}_0$ 中断输入）
读定时器	如果读 TZPR 寄存器和 PREZ 寄存器，就读取各自的计数值
写定时器	如果给 TZPR 寄存器和 PREZ 寄存器写数据，就只写到各自的重加载寄存器（注 3）
选择功能	- 输出电平锁存选择功能 能通过 TZOPL 位选择单触发脉冲的输出电平 $\overline{\text{INT}}_0$ 管脚单触发控制功能和极性选择功能 能通过 INOSTG 位选择从 $\overline{\text{INT}}_0$ 管脚的触发输入是有效还是无效，通过 INOSEG 位选择有效触发极性。

注 1. 必须将 TYZMR 寄存器的 TZS 位置“1”（开始计数）。

注 2. 必须将 TZS 位置“1”（开始计数），将 INTEN 寄存器的 INT0EN 位置“1”（ $\overline{\text{INT}}_0$ 输入允许），并且将 PUM 寄存器的 INOSTG 位置“1”（ $\overline{\text{INT}}_0$ 单触发有效）。
不接受计数中输入的触发，但是产生 $\overline{\text{INT}}_0$ 中断请求。

注 3. 从对 TZPR 寄存器写数据后的下一个单触发脉冲开始，反映其设定值。




图 13.26 可编程等待单触发生模式时的 TYZMR 和 PUM 寄存器




图 13.27 可编程等待单触发发生模式时的运行例子

13.4 定时器 C

定时器 C 是 16 位定时器。定时器 C 的框图如图 13.28 所示。定时器 C 将来自 TCIN 管脚的边沿输入或者 $f_{RING128}$ 时钟作为触发信号锁定定时器的值，并产生中断请求。另外，对于 TCIN 输入，由于内置数字滤波器，因此能防止由噪声引起的误动作。定时器 C 的规格如表 13.13 所示，TC、TM0、TCC0 以及 TCC1 寄存器如图 13.29 所示，定时器 C 的运行例子如图 13.30 所示。




图 13.28 定时器 C 框图

表 13.13 定时器 C 的说明

项目	说明
计数源	f_1 、 f_8 、 f_{32}
计数运行	- 递增计数 - 在测定脉冲的有效边沿输入时，将 TC 寄存器的值传送给 TM0 寄存器 - 在计数停止时，TC 寄存器为“0000₁₆”
计数开始条件	给 TCC0 寄存器的 TCC00 位写“1”（开始计数）
计数停止条件	给 TCC0 寄存器的 TCC00 位写“0”（停止计数）
中断请求发生时序	- 在测定脉冲的有效边沿输入时 [INT₃ 中断]（注 2） - 在定时器 C 溢出时 [定时器 C 中断]
INT ₃ /TCIN 管脚功能	可编程输入 / 输出端口或者测定脉冲输入（INT ₃ 中断输入）
P1 ₀ ~ P1 ₂ 、P3 ₀ ~ P3 ₂ 管脚功能	可编程输入 / 输出端口
计数器值初始化时序	在给 TCC0 寄存器的 TCC00 位写“0”（停止计数）时
读定时器 (注 1)	- 如果读 TC 寄存器，就读取计数值 - 如果读 TM0 寄存器，就读取测定脉冲有效边沿时的计数值
写定时器	不能对 TC 寄存器和 TM0 寄存器写数据
选择功能	- INT₃/TCIN 极性选择功能 能通过 TCC03 ~ TCC04 位选择测定脉冲的有效边沿 - 数字滤波器功能 能通过 TCC10 ~ TCC11 位选择数字滤波器采样频率 - 触发选择功能 能通过 TCC07 位选择 TCIN 输入或者 $f_{RING128}$

注 1. 必须以 16 位单位读 TC 寄存器和 TM0 寄存器。

注 2. INT₃ 中断将发生由数字滤波器产生的延迟和计数源的 1 个周期（最大）的延迟。




图 13.29 TC、TM0、TCC0 以及 TCC1 寄存器




图 13.30 定时器 C 的运行例子

14. 串行接口

串行接口由 UART0 和 UART1 二个通道构成。UART0 和 UART1 分别具有产生传送时钟的专用定时器，独立运行。

UARTi (i=0、1) 的框图如图 14.1 所示，发送部和接收部的框图如图 14.2 所示。

UART0 具有时钟同步串行 I/O 模式和异步串行 I/O 模式 (UART 模式) 2 种模式。

UART1 只有异步串行 I/O 模式 (UART 模式)。

有关 UARTi 的寄存器如图 14.3 ~ 图 14.5 所示。




图 14.1 UARTi (i=0、1) 框图




图 14.2 发送和接收部框图




图 14.3 U0TB ~ U1TB、U0RB ~ U1RB 以及 U0BRG ~ U1BRG 寄存器

UARTi发送/接收模式寄存器 (i=0~1)

b7	b6	b5	b4	b3	b2	b1	b0	符号	地址	复位后的值
0								U0MR	00A0 ₁₆ 地址	00 ₁₆
								U1MR	00A8 ₁₆ 地址	00 ₁₆

注1. 必须将PD1寄存器的P1_6位置“0”(输入)。
 注2. 必须将U1MR寄存器的SMD2~SMD0位置成“0002”、“1002”、“1012”或者“1102”。
 注3. 在UART1, 必须将CKDIR位置“0”(内部时钟)。

UARTi发送/接收控制寄存器0 (i=0~1)

b7 b6 b5 b4 b3 b2 b1 b0 ⊗ 0								符号	地址	复位后的值	
								U0C0	00A4 ₁₆ 地址	08 ₁₆	
								U1C0	00AC ₁₆ 地址	08 ₁₆	
								位符号	位名	功能	RW
								CLK0	BRG计数源选择位(注1)	b1 b0 0 0 : 选择f1SIO 0 1 : 选择f8SIO 1 0 : 选择f32SIO 1 1 : 不能设定	RW
								CLK1			RW
								$\overline{(b2)}$	保留位	必须固定成“0”。	RW
								TXEPT	发送寄存器空标志	0 : 发送寄存器中有数据(在发送中) 1 : 发送寄存器中无数据(发送结束)	RO
								$\overline{(b4)}$	什么也不指定。 写时, 只能写“0”。读时, 值为“0”。		—
								NCH	数据输出选择位	0 : TxDi管脚为CMOS输出 1 : TxDi管脚为N沟道漏极开路输出	RW
								CKPOL	CLK极性选择位	0 : 在传送时钟的下降沿输出发送数据, 在上升沿输入接收数据 1 : 在传送时钟的上升沿输出发送数据, 在下降沿输入接收数据	RW
								UFORM	传送格式选择位	0 : LSB先 1 : MSB先	RW

注1. 改变BRG计数源时, 必须重新设定UIBRG寄存器。

图 14.4 U0MR ~ U1MR 和 U0C0 ~ U1C0 寄存器

UARTi发送/接收控制寄存器1 (i=0~1)

符号	地址	复位后的值
U0C1	00A5 ₁₆ 地址	02 ₁₆
U1C1	00AD ₁₆ 地址	02 ₁₆

位符号	位名	功能	RW
TE	发送允许位	0: 禁止发送 1: 允许发送	RW
TI	发送缓冲器空标志	0: UiTB有数据 1: UiTB无数据	RO
RE	接收允许位 (注1)	0: 禁止接收 1: 允许接收	RW
RI	接收结束标志 (注2)	0: UiRB无数据 1: UiRB有数据	RO
(b7-b4)	什么也不指定。 写时, 只能写“0”。读时, 值为“0”。		—

注1. 必须在设定UCON寄存器的TXD1EN位后, 将UART1置成允许接收。

注2. 在读取UiRB寄存器的高位字节时, RI位变为“0”。

UART发送/接收控制寄存器2

符号	地址	复位后的值
UCON	00B0 ₁₆ 地址	00 ₁₆

位符号	位名	功能	RW
U0IRS	UART0发送中断源选择位	0: 发送缓冲器空(TI=1) 1: 发送结束(TXEPT=1)	RW
U1IRS	UART1发送中断源选择位	0: 发送缓冲器空(TI=1) 1: 发送结束(TXEPT=1)	RW
U0RRM	UART0连续接收模式允许位	0: 禁止连续接收模式 1: 允许连续接收模式	RW
(b4-b3)	保留位	必须固定成“0”。	RW
TXD1SEL	端口TxD11切换位 (注2)	0: 输入/输出端口P0 ₀ 1: TxD ₁₁	RW
TXD1EN	TxD ₁₀ /RxD ₁ 选择位 (注1、注2)	0: RxD ₁ 1: TxD ₁₀	RW
(b7)	什么也不指定。 写时, 只能写“0”。读时, 值为“0”。		—

注1. 在将端口P3₇用于接收时, 必须清“0”(RxD₁); 在用于发送时, 必须置“1”(TxD₁₀)。

另外, 在接收时, 必须将PD3寄存器的PD3_7位清“0”(输入模式)。

注2. 由于TXD1SE位和TXD1EN位是在运行时彼此独立的, 所以不要同时置“1”。

图 14.5 U0C1 ~ U1C1 和 UCON 寄存器

14.1 时钟同步串行 I/O 模式

时钟同步串行 I/O 模式是用传送时钟进行发送和接收的模式，能通过 UART0 选择。时钟同步串行 I/O 模式的规格如表 14.1 所示，时钟同步串行 I/O 模式时使用的寄存器和设定值如表 14.2 所示。

表 14.1 时钟同步串行 I/O 模式的说明

项目	说明
传送数据格式	• 传送数据长 8 位
传送时钟	• U0MR 寄存器的 CKDIR 位为 “0”（内部时钟）：$f_i = f_{1SIO} / (2(n+1))$ $f_i = f_{1SIO}$、f_{8SIO}、f_{32SIO} $n = U0BRG$ 寄存器的设定值 $00_{16} \sim FF_{16}$ • CKDIR 位为 “1”（外部时钟）：从 CLK0 管脚输入
发送开始条件	• 发送开始需要以下条件（注 1）： - U0C1 寄存器的 TE 位为 “1”（允许发送） - U0C1 寄存器的 TI 位为 “0”（U0TB 寄存器有数据）
接收开始条件	• 接收开始需要以下条件（注 1）： - U0C1 寄存器的 RE 位为 “1”（允许接收） - U0C1 寄存器的 TE 位为 “1”（允许发送） - U0C1 寄存器的 TI 位为 “0”（U0TB 寄存器有数据）
中断请求发生时序	• 在发送时，能选择以下的任何一个条件： - U0IRS 位为 “0”（发送缓冲器空）： 从 U0TB 寄存器给 UART0 发送寄存器传送数据时（在发送开始时） - U0IRS 位为 “1”（发送结束）：从 UARTi 发送寄存器，结束发送数据时 • 在接收时 - 从 UART0 接收寄存器给 U0RB 寄存器传送数据时（在接收结束时）
错误检测	• 溢出错误（注 2） 在读 U0RB 寄存器前，开始接收下一个数据，在接收下一个数据的 bit7 时发生
选择功能	• CLK 极性选择 传送数据的输出和输入时序能选择传送时钟的上升沿或者下降沿 • LSB 先和 MSB 先选择 选择是从 bit0 还是从 bit7 开始发送和接收 • 连续接收模式选择 通过读 U0RB 寄存器，同时成为接收允许状态

注 1. 在选择外部时钟的情况下，当 U0C0 寄存器的 CKPOL 位为 “0”（在传送时钟的下降沿输出发送数据，在上升沿输入接收数据）时，必须在外部时钟为 “H” 电平状态下满足条件；当 CKPOL 位为 “1”（在传送时钟的上升沿输出发送数据，在下降沿输入接收数据）时，必须在外部时钟为 “L” 电平状态下满足条件。

注 2. 当发生溢出错误时，U0RB 寄存器的内容不定。另外，S0RIC 寄存器的 IR 位不变化。

表 14.2 时钟同步串行 I/O 模式时使用的寄存器和设定值

寄存器	位	功能
U0TB	0 ~ 7	设定发送数据
U0RB	0 ~ 7	能读取接收数据
	OER	溢出错误标志
U0BRG	0 ~ 7	设定传送速度
U0MR	SMD2 ~ SMD0	必须设定成 “001 ₂ ”
	CKDIR	选择内部时钟或者外部时钟
U0C0	CLK1 ~ CLK0	选择 U0BRG 寄存器的计数源
	TXEPT	发送寄存器空标志
	NCH	选择 TxD0 管脚的输出形式
	CKPOL	选择传送时钟的极性
	UFORM	选择 LSB 先或者 MSB 先
U0C1	TE	在允许发送和接收时，必须置 “1”
	TI	发送缓冲器空标志
	RE	在允许接收时，必须置 “1”
	RI	接收结束标志
UCON	U0IRS	选择 UART0 发送中断源
	U0RRM	在使用连续接收模式时，必须置 “1”
	TXD1SEL	必须置 “0”
	TXD1EN	必须置 “0”

注 1. 对此表中没有记载的位，在时钟同步串行 I/O 模式时只能写 “0”。


时钟同步串行 I/O 模式时的输入 / 输出管脚功能如表 14.3 所示。

在选择 UART0 的运行模式后到传送开始为止，TxD0 管脚输出 “H” 电平（在 NCH 位为 “1”（N 沟道漏极开路输出）时，为高阻抗状态）。

表 14.3 时钟同步串行 I/O 模式时的输入 / 输出管脚功能

管脚名称	功能	选择方法
TxD ₀ (P1 ₄)	输出串行数据	(在只进行接收时，进行虚输出)
RxD ₀ (P1 ₅)	输入串行数据	PD1 寄存器的 PD1_5 位 =0 (在只进行发送时，能将 P15 作为输入端口使用)
CLK ₀ (P1 ₆)	输出传送时钟	U0MR 寄存器的 CKDIR 位 =0
	输入传送时钟	U0MR 寄存器的 CKDIR 位 =1 PD1 寄存器的 PD1_6 位 =0


● 发送时序的例子 (在选择内部时钟时)



上记时序图为下面的条件设定:

- U0MR寄存器的CKDIR位=0 (内部时钟)
- U0C0寄存器的CKPOL位=0 (在传送时钟的下降沿输出发送数据, 在上升沿输入接收数据)
- UCON寄存器的U0IRS位=0 (如果发送缓冲器为空, 就发生中断请求)

● 接收时序的例子 (在选择外部时钟时)



上记时序图为下面的设定条件:

- U0MR寄存器的CKDIR位=1 (外部时钟)
- U0C0寄存器的CKPOL位=0 (在传送时钟的下降沿输出发送数据, 在上升沿输入接收数据)

在接收数据前的CLK0管脚的输入为“H”电平时, 必须具备下面的条件:

- U0C1寄存器的TE位→“1” (允许发送)
- U0C1寄存器的RE位→“1” (允许接收)
- 对U0TB寄存器写虚设数据

f_{EXT} : 外部时钟的频率

图 14.6 时钟同步串行 I/O 模式时的发送和接收时序例子

14.1.1 极性选择功能

传送时钟的极性如图 14.7 所示。能通过 U0C0 寄存器的 CKPOL 位，选择传送时钟的极性。




图 14.7 传送时钟的极性

14.1.2 LSB 先和 MSB 先的选择

传送格式如图 14.8 所示。能通过 U0C0 寄存器的 UFORM 位选择传送格式。




图 14.8 传送格式

14.1.3 连续接收模式

通过将 UCON 寄存器的 U0RRM 位设定为“1”（允许连续接收模式），成为连续接收模式。在连续接收模式，通过读 U0RB 寄存器，U0C1 寄存器的 TI 位变为“0”（U0TB 中有数据）。在 U0RRM 位为“1”时，不能通过程序给 U0TB 寄存器写虚设数据。

14.2 异步串行 I/O (UART) 模式

异步串行 I/O 模式是在设定任意传送速度和传送数据格式后进行发送和接收的模式。异步串行 I/O 模式的说明如表 14.4 所示，UART 模式时的使用寄存器和设定值如表 14.5 所示。

表 14.4 异步串行 I/O 模式的说明

项目	说明
传送数据格式	• 字符位 (传送数据) 能选择 7 位、8 位、9 位 • 起始位 1 位 • 奇偶校验位 能选择奇数、偶数、无 • 停止位 能选择 1 位、2 位
传送时钟	• UiMR 寄存器 (i=0、1) 的 CKDIR 位为 “0” (内部时钟): $f_j/(16(n+1))$ $f_j=f_{1SIO}$、f_{8SIO}、f_{32SIO} $n=UiBRG$ 寄存器的设定值 $00_{16} \sim FF_{16}$ • CKDIR 位为 “1” (外部时钟): $f_{EXT}/16(n+1)$ f_{EXT} 为来自 CLKi 管脚的输入 $n=UiBRG$ 寄存器的设定值 $00_{16} \sim FF_{16}$
发送开始条件	• 发送开始需要以下条件。 - UiC1 寄存器的 TE 位为 “1” (允许发送) - UiC1 寄存器的 TI 位为 “0” (UiTB 寄存器有数据)
接收开始条件	• 接收开始需要以下条件。 - UiC1 寄存器的 RE 位为 “1” (允许接收) - 起始位的检测
中断请求发生时序	• 在发送时，能选择以下的任何一个条件： - UiIRS 位为 “0” (发送缓冲器空): 从 UiTB 寄存器给 UARTi 发送寄存器发送数据时 (在发送开始时) - UiIRS 位为 “1” (发送结束): 从 UARTi 发送寄存器，结束发送数据时 • 在接收时 - 从 UARTi 接收寄存器给 UiRB 寄存器传送数据时 (在接收结束时)
错误检测	• 溢出错误 (注 1) 在读 UiRB 寄存器前，开始接收下一个数据，在接收下一个数据的最后停止位的前一位时发生 • 帧错误 在未检测到设定的停止位个数时发生 • 奇偶校验错误 当允许奇偶校验时，在奇偶校验位和字符位中的 “1” 的个数不等于设定的个数时发生 • 总错误标志 在发生溢出错误、帧错误或者奇偶校验错误时为 “1”
选择功能	• TxD10/RxD1 选择 (UART1) 能通过程序选择将 P3₇ 管脚作为 UART1 的 RxD1 管脚使用还是作为 TxD₁₀ 管脚使用 • TxD11 选择 (UART1) 能通过程序选择将 P00 管脚作为 UART1 的 TxD₁₁ 管脚使用还是作为端口 P0₀ 使用

注 1. 当溢出错误发生时，U0RB 寄存器的内容不定。另外，S0RIC 寄存器的 IR 位不变化。

表 14.5 UART 模式时的使用寄存器和设定值

寄存器	位	功能
UiTB	0 ~ 8	设定发送数据（注 1）。
UiRB	0 ~ 8	能读取接收数据（注 1）。
	OER、FER、PER、SUM	错误标志
UiBRG	0 ~ 7	设定传送速度。
UiMR	SMD2 ~ SMD0	在传送数据为 7 位时，设定 “100 ₂ ”。 在传送数据为 8 位时，设定 “101 ₂ ”。 在传送数据为 9 位时，设定 “110 ₂ ”。
	CKDIR	选择内部时钟或者外部时钟（注 2）。
	STPS	选择停止位。
	PRY、PRYE	选择有无奇偶校验、偶数或者奇数。
UiC0	CLK0、CLK1	选择 UiBRG 的计数源。
	TXEPT	发送寄存器空标志
	NCH	选择 TxDi 管脚的输出形式。
	CKPOL	必须置 “0”。
	UFORM	在传送数据长为 8 位时，能选择 LSB 先或者 MSB 先。 在传送数据长为 7 位或者 9 位时，必须置 “0”。
UiC1	TE	在允许发送时，必须置 “1”。
	TI	发送缓冲器空标志
	RE	在允许 RE 接收时，必须置 “1”。
	RI	接收结束标志
UCON	U0IRS、U1IRS	选择 UART0、1 发送中断源。
	U0RRM	必须置 “0”。
	TXD1SEL	选择 UART1 传送数据的输出管脚。
	TXD1EN	选择将管脚作为 TxD1 使用还是作为 RxD1 使用。

注 1. 使用的位为：当传送数据长为 7 位时，bit0 ~ 6；当传送数据长为 8 位时，bit0 ~ 7；传送数据长为 9 位时，bit0 ~ 8

注 2. UART0 只能选择外部时钟。

异步串行 I/O 模式时的输入 / 输出管脚功能如表 14.6 所示。另外，在选择 UARTi 的运行模式后到传送开始为止，TxDi 管脚输出 “H” 电平（在 NCH 位为 “1”（N 沟道漏极开路输出）时，为高阻抗状态）。

表 14.6 异步串行 I/O 模式时的输入 / 输出管脚功能

管脚名称	功能	选择方法
TxD0 (P14)	输出串行数据	(在只进行接收时, 不能作为端口使用)
RxD0 (P15)	输入串行数据	PD1 寄存器的 PD1_5 位 =0 (在只进行发送时, 能将 P15 作为输入端口使用)
CLK0 (P16)	可编程输入 / 输出端口	U0MR 寄存器的 CKDIR 位 =0
	传送时钟输入	U0MR 寄存器的 CKDIR 位 =1 PD1 寄存器的 PD1_6 位 =0
TxD10/RxD1 (P37)	输出串行数据	TXD1EN=1
	接收串行数据	TXD1EN=0 PD3 寄存器的 PD3_7 位 =0
TxD11 (P00)	输出串行数据	输出串行数据 TXD1SEL=1




图 14.9 UART 模式时的发送时序例子




图 14.10 UART 模式时的接收时序例子

14.2.1 TxD₁₀/RxD₁ 选择功能 (UART1)

通过切换 UCON 寄存器的 TXD1EN 位, 选择将 P3₇ 作为 TxD₁₀ 输出管脚使用还是作为 RxD₁ 输入管脚使用。

如果对 TXD1EN 位选择 “1” (TxD₁₀), P3₇ 就为 TxD₁₀ 输出管脚。

如果选择 “0” (RxD₁), P3₇ 就为 RxD₁ 输入管脚。

14.2.2 TxD₁₁ 选择功能 (UART1)

通过切换 UCON 寄存器的 TXD1SEL 位, 选择将 P0₀ 作为 TxD₁₁ 输出管脚还是作为端口使用。

如果对 TXD1SEL 位选择 “1” (TxD₁₁), P0₀ 就为 TxD₁₁ 输出管脚。

如果选择 “0” (P0₀), P0₀ 就为输入 / 输出管脚。

14.2.3 位速率

在 UART 模式中，由 UiBRG 寄存器（i=0 ~ 1）分频的频率的 16 分频为位速率。

<UART模式>

- 选择内部时钟时

$$\text{UiBRG寄存器的设定值} = \frac{f_j}{\text{位速率} \times 16} - 1$$

f_j: UiBRG寄存器的计数源频率（f_{1SIO}、f_{8 SIO}、f_{32 SIO}）

- 选择外部时钟时

$$\text{UiBRG寄存器的设定值} = \frac{f_{\text{EXT}}}{\text{位速率} \times 16} - 1$$

f_{EXT}: UiBRG寄存器的计数源频率（外部时钟）

图 14.11 UiBRG 寄存器的设定值的计算式

表 14.7 UART 模式时的位速率设定例（选择内部时钟时）

位速率 (bps)	BRG 的计数源	系统时钟 =16MHz			系统时钟 =8MHz		
		BRG 的设定值	实际时间 (bps)	误差 (%)	BRG 的设定值	实际时间 (bps)	误差 (%)
1200	f8	103 (67 ₁₆)	1201.92	0.16	51 (33 ₁₆)	1201.92	0.16
2400	f8	51 (33 ₁₆)	2403.85	0.16	25 (19 ₁₆)	2403.85	0.16
4800	f8	25 (19 ₁₆)	4807.69	0.16	12 (0C ₁₆)	4807.69	0.16
9600	f1	103 (67 ₁₆)	9615.38	0.16	51 (33 ₁₆)	9615.38	0.16
14400	f1	68 (44 ₁₆)	14492.75	0.64	34 (22 ₁₆)	14285.71	-0.79
19200	f1	51 (33 ₁₆)	19230.77	0.16	25 (19 ₁₆)	19230.77	0.16
28800	f1	34 (22 ₁₆)	28571.43	-0.79	16 (10 ₁₆)	29411.76	2.12
31250	f1	31 (1F ₁₆)	31250.00	0.00	15 (0F ₁₆)	31250.00	0.00
38400	f1	25 (19 ₁₆)	38461.54	0.16	12 (0C ₁₆)	38461.54	0.16
51200	f1	19 (13 ₁₆)	50000.00	-2.34	9 (09 ₁₆)	50000.00	-2.34

15. A/D 转换器

A/D 转换器由一个 10 位逐次比较转换方式的电容耦合放大器电路构成。模拟输入管脚和 P00 ~ P07 管脚共用。在使用这些输入管脚时，必须将对应的端口方向位置“0”（输入模式）。另外，在不使用 A/D 转换器时，如果将 ADCON1 寄存器的 VCUT 位置“0”（不连接 Vref），从 VREF 管脚到梯形电阻就没有电流通过，能降低功耗。

A/D 转换的结果被保存到 AD 寄存器。

A/D 转换器的性能如表 15.1 所示，A/D 转换器的框图如图 15.1 所示，和 A/D 转换器有关的寄存器如图 15.2 ~ 图 15.3 所示。

表 15.1 A/D 转换器的性能

项目	性能
A/D 转换方式	逐次比较转换方式（电容耦合放大器）
模拟输入电压（注 1）	0V ~ Vref
运行时钟 ϕ_{AD} （注 2）	在 $AV_{CC}=5V$ 时， f_{AD} 、 f_{AD} 的 2 分频、 f_{AD} 的 4 分频 在 $AV_{CC}=3V$ 时， f_{AD} 的 2 分频、 f_{AD} 的 4 分频
分辨率	能选择 8 位或者 10 位
绝对精度	在 $AV_{CC}=V_{ref}=5V$ 时 - 在分辨率为 8 位时，$\pm 2LSB$ - 在分辨率为 10 位时，$\pm 3LSB$ 在 $AV_{CC}=V_{ref}=3.3V$ 时 - 在分辨率为 8 位时，$\pm 2LSB$ - 在分辨率为 10 位时，$\pm 5LSB$
运行模式	单次模式、重复模式（注 3）
模拟输入管脚	8 个（ $AN_0 \sim AN_7$ ）
A/D 转换开始条件	如果将 ADST 位置“1”，就开始 A/D 转换
每 1 个管脚的转换速度	- 无采样 & 保持功能 在分辨率为 8 位时，为 49 个 ϕ_{AD} 周期；在分辨率为 10 位时，为 59 个 ϕ_{AD} 周期 - 有采样 & 保持功能 在分辨率为 8 位时，为 28 个 ϕ_{AD} 周期；在分辨率为 10 位时，为 33 个 ϕ_{AD} 周期

注 1. 不依存有无采样 & 保持功能。

注 2. 必须将 ϕ_{AD} 频率设定在 10MHz 以下。

另外，在 AV_{CC} 未达 4.2V 时，也必须分频 f_{AD} ，使 ϕ_{AD} 为 f_{AD} 的 2 分频以下。

在无采样 & 保持功能时， ϕ_{AD} 的频率必须设定在 250kHz 以上。

在有采样 & 保持功能时， ϕ_{AD} 的频率必须设定在 1MHz 以上。

注 3. 重复模式只能在 8 位模式时使用。




图 15.1 A/D 转换器的框图





图 15.2 ADCON0 ~ ADCON1 寄存器



15.1 单次模式

单次模式是将选择的 1 个管脚的输入电压进行 1 次 A/D 转换的模式。单次模式的规格如表 15.2 所示，单次模式时的 ADCON0 ~ ADCON1 寄存器如图 15.4 所示。

表 15.2 单次模式的说明

项目	说明
功能	将由 CH0 ~ CH2 位选择的管脚的输入电压进行 1 次 A/D 转换
开始条件	将 ADST 位置 “1”
停止条件	- A/D 转换结束 (ADST 位变为 “0”) - 将 ADST 位置 “0”
中断请求发生时序	在 A/D 转换结束时
输入管脚	从 AN0 ~ AN7 选择 1 个管脚
读 A/D 转换值	读 AD 寄存器




图 15.4 单次模式时的 ADCON0 ~ ADCON1 寄存器

15.2 重复模式

重复模式是将选择的 1 个管脚的输入电压重复进行 A/D 转换的模式。重复模式的说明如表 15.3 所示，重复模式时的 ADCON0 ~ ADCON1 寄存器如图 15.5 所示。

表 15.3 重复模式的说明

项目	说明
功能	将由 CH0 ~ CH2 位选择的管脚的输入电压重复进行 A/D 转换
开始条件	将 ADST 位置 “1”
停止条件	将 ADST 位置 “0”
中断请求发生时序	不发生
输入管脚	从 AN ₀ ~ AN ₇ 选择 1 个管脚
读 A/D 转换值	读 AD 寄存器




图 15.5 重复模式时的 ADCON0 ~ ADCON1 寄存器

15.3 采样 & 保持

如果将 ADCON2 寄存器的 SMP 位置 “1”（有采样 & 保持功能），就能提高每 1 个管脚的转换速度，在分辨率为 8 位时，为 28 ϕ AD 周期；在分辨率为 10 位时，为 33 ϕ AD 周期。采样 & 保持功能对所有运行模式都有效。必须在选择有无采样 & 保持功能后开始 A/D 转换。

在进行 A/D 转换时，必须在采样时间内，对单片机内部的比较器电容充电。

A/D 转换时序图如图 15.6 所示。




图 15.6 A/D 转换时序图

15.4 A/D 转换周期数

A/D 转换周期数如图 15.7 所示。

		bit1 的转换时间					bit2 以后的转换时间	处理结束
A/D 转换模式		转换时间	采样时间	比较时间	采样时间	比较时间	比较时间	处理结束
无采样&保持	8位	49 ϕ AD	4 ϕ AD	2.0 ϕ AD	2.5 ϕ AD	2.5 ϕ AD	2.5 ϕ AD	8.0 ϕ AD
无采样&保持	10位	59 ϕ AD	4 ϕ AD	2.0 ϕ AD	2.5 ϕ AD	2.5 ϕ AD	2.5 ϕ AD	8.0 ϕ AD
有采样&保持	8位	28 ϕ AD	4 ϕ AD	2.5 ϕ AD	0.0 ϕ AD	2.5 ϕ AD	2.5 ϕ AD	4.0 ϕ AD
有采样&保持	10位	33 ϕ AD	4 ϕ AD	2.5 ϕ AD	0.0 ϕ AD	2.5 ϕ AD	2.5 ϕ AD	4.0 ϕ AD

图 15.7 A/D 转换周期数

15.5 模拟输入内部等效电路

模拟输入内部等效电路如图 15.8 所示。




图 15.8 模拟输入内部等效电路

15.6 注入电流旁路电路

注入电流旁路电路结构图如图 15.9 所示，给注入电流旁路电路外加 V_{CC} 以上电压的例子如图 15.10 所示。




图 15.9 注入电流旁路电路结构




图 15.10 给注入电流旁路电路外加 V_{CC} 以上电压的例子

15.7 A/D 转换时传感器的输出阻抗

为了保证 A/D 转换的正常进行，必须在规定时间内完成对内部电容 C（如图 15.11 所示）的充电。此规定时间（采样时间）在下列公式中为 T。另外，传感器等价电路的输出阻抗为 R0，单片机内部的电阻为 R，A/D 转换精度（误差）为 X，被分解的电平间隔为 Y（在 10 位模式中 Y 的值为 1024，在 8 位模式中 Y 的值为 256）。

$$\begin{aligned} \text{通常, } VC &= VIN \left\{ 1 - e^{-\frac{1}{C(R0+R)}t} \right\} \\ t=T \text{ 时, } VC &= VIN - \frac{X}{Y} VIN = VIN \left(1 - \frac{X}{Y} \right), \\ \text{所以, } e^{-\frac{1}{C(R0+R)}T} &= \frac{X}{Y} \\ -\frac{1}{C(R0+R)}T &= \ln \frac{X}{Y} \\ \text{因而, } R0 &= -\frac{T}{C \cdot \ln \frac{X}{Y}} - R \end{aligned}$$

模拟输入管脚和外部传感器的等价电路的例子如图 15.11 所示。当 VIN 和 VC 的差变为 0.1LSB 时，求取在时间 T 内电容 C 的管脚间电压 VC 从 0 变为 VIN-(0.1/1024)VIN 的阻抗 R0 的值。(0.1/1024) 表示在 10 位模式中进行 A/D 转换时，将电容充电不充分引起的 A/D 转换精度的下降控制在 0.1LSB。不过，实际误差是 0.1LSB 加上绝对精度后的值。

当 f(XIN)=10MHz 时，在有采样 & 保持功能的 A/D 转换模式中，T=0.25μs。在这个时间 T 内可对电容 C 充分进行充电的输出阻抗 R0 的值，可以通过如下方式来求取。

$$T=0.25\mu\text{s}、R=2.8\text{k}\Omega、C=1.5\text{pF}、X=0.1、Y=1024$$

因而，

$$R0 = -\frac{0.25 \times 10^{-6}}{6.0 \times 10^{-12} \cdot \ln \frac{0.1}{1024}} - 2.8 \times 10^3 \approx 7.3 \times 10^3$$

这样，使 A/D 转换精度（误差）为 0.1LSB 以下的传感器电路的输出阻抗 R0 的最大值为 7.3kΩ。




图 15.11 模拟输入管脚和外部传感器的等价电路的例子

16. 可编程输入 / 输出端口

16.1 功能说明

可编程输入 / 输出端口（以下称为输入 / 输出端口）有 P0、P1、P3₀ ~ P3₃、P3₇、P4₅ 等 22 个。各端口的输入 / 输出能通过方向寄存器独立设定。另外，能以每 4 个端口为单位选择是否上拉。端口 P1 能选择 N 沟道输出晶体管的驱动能力。如果将驱动能力设定成“HIGH”，就能作为 LED 驱动端口使用。

在不使用主时钟振荡电路时，能将 P4₆ 和 P4₇ 作为输入专用端口使用。

输入 / 输出端口的结构如图 16.1 ~ 图 16.4 所示，管脚的结构如图 16.5 所示。

各管脚可用于输入 / 输出端口或者外围功能的输入 / 输出端口。

外围功能的设定方法请参照各功能说明。在作为外围功能的输入管脚使用时，必须将对应管脚的方向位置“0”（输入模式）；在作为外围功能的输出管脚使用时，与方向位无关为外围功能的输出。

16.1.1 端口 Pi 方向寄存器（PDi 寄存器 i=0、1、3、4）

PD0、PD1、PD3、PD4 寄存器如图 16.6 所示。

它是用于选择将输入 / 输出端口用于输入还是用于输出的寄存器。该寄存器的各位与端口的各管脚一一对应。

16.1.2 端口 Pi 寄存器（Pi 寄存器 i=0 ~ 4）

P0、P1、P3、P4 寄存器如图 16.7 所示。

通过对 Pi 寄存器的读写，和外部进行数据的输入 / 输出。Pi 寄存器由保持输出数据的端口锁存器和读管脚状态的电路构成。如果读设定为输入模式的端口的 Pi 寄存器，就能读取管脚的输入电平；如果对该 Pi 寄存器写数据，就将数据写到端口锁存器。

如果读设定为输出模式的端口 Pi 寄存器，就读取端口锁存器；如果对该 Pi 寄存器写数据，就将数据写到端口锁存器，被写到端口锁存器的值从管脚输出。Pi 寄存器的各位与端口的各管脚一一对应。

16.1.3 上拉控制寄存器 0 和上拉控制寄存器 1（PUR0 寄存器和 PUR1 寄存器）

PUR0 寄存器和 PUR1 寄存器如图 16.8 所示。

能通过 PUR0 寄存器和 PUR1 寄存器的各位，以每 4 个管脚为单位选择是否上拉。已选择上拉的端口在将方向位设定为输入模式时连接上拉电阻。

16.1.4 端口 P1 驱动能力控制寄存器（DRR 寄存器）

DRR 寄存器如图 16.8 所示。

它是用于控制端口 P1 的 N 沟道输出晶体管驱动能力的寄存器。该寄存器的各位与端口的各管脚一一对应。




图 16.1 可编程输入 / 输出端口的结构 (1)




图 16.2 可编程输入 / 输出端口的结构 (2)




图 16.3 可编程输入 / 输出端口的结构 (3)




图 16.4 可编程输入 / 输出端口的结构 (4)




图 16.5 管脚的结构




图 16.6 PD0、PD1、PD3、PD4 寄存器的结构




图 16.7 P0、P1、P3、P4 寄存器的结构




图 16.8 PUR0、PUR1、DRR 寄存器的结构

16.2 端口的设定

端口的设定如所示表 16.1 ~ 表 16.23。

表 16.1 端口 P0₀/AN₇/TXD₁₁ 的设定

寄存器名	PD0	PUR0	ADCON0	UCON	U1MR	U1C0	功 能
位符号	PD0_0	PU00	CH2、CH1、CH0	TXD1SEL	SMD2、SMD0	NCH	
设定值	0	0	XXX	X	002	X	输入端口（无上拉）
				0	XX		
	0	1	XXX	X	002	X	输入端口（有上拉）
				0	XX		
	0	0	111 ₂	X	002	X	A/D 输入（AN ₇ ）
				0	XX		
	1	X	XXX	X	002	X	输出端口
				0	XX		
	X	X	XXX	1	1X	0	TXD11
					X1		
	X	0	XXX	1	1X	1	TXD11、N 沟道漏极开路输出
					X1		

表 16.2 端口 P0₁/AN₆ 的设定

寄存器名	PD0	PUR0	ADCON0	功 能
位符号	PD0_1	PU00	CH2、CH1、CH0	
设定值	0	0	XXX	输入端口（无上拉）
	0	1	XXX	输入端口（有上拉）
	0	0	110 ₂	A/D 输入（AN ₆ ）
	1	X	XXX	输出端口

表 16.3 端口 P0₂/AN₅ 的设定

寄存器名	PD0	PUR0	ADCON0	功 能
位符号	PD0_2	PU00	CH2、CH1、CH0	
设定值	0	0	XXX	输入端口（无上拉）
	0	1	XXX	输入端口（有上拉）
	0	0	101 ₂	A/D 输入（AN ₅ ）
	1	X	XXX	输出端口

表 16.4 端口 P0₃/AN₄ 的设定

寄存器名	PD0	PUR0	ADCON0	功 能
位符号	PD0_3	PU00	CH2、CH1、CH0	
设定值	0	0	XXX	输入端口（无上拉）
	0	1	XXX	输入端口（有上拉）
	0	0	100 ₂	A/D 输入（AN ₄ ）
	1	X	XXX	输出端口

表 16.5 端口 P0₄/AN₃ 的设定

寄存器名	PD0	PUR0	ADCON0	功 能
位符号	PD0_4	PU01	CH2、CH1、CH0	
设定值	0	0	XXX	输入端口（无上拉）
	0	1	XXX	输入端口（有上拉）
	0	0	011 ₂	A/D 输入（AN ₃ ）
	1	X	XXX	输出端口

表 16.6 端口 P0₅/AN₂ 的设定

寄存器名	PD0	PUR0	ADCON0	功 能
位符号	PD0_5	PU01	CH2、CH1、CH0	
设定值	0	0	XXX	输入端口（无上拉）
	0	1	XXX	输入端口（有上拉）
	0	0	010 ₂	A/D 输入（AN ₂ ）
	1	X	XXX	输出端口

表 16.7 端口 P0₆/AN₁ 的设定

寄存器名	PD0	PUR0	ADCON0	功 能
位符号	PD0_6	PU01	CH2、CH1、CH0	
设定值	0	0	XXX	输入端口（无上拉）
	0	1	XXX	输入端口（有上拉）
	0	0	001 ₂	A/D 输入（AN ₁ ）
	1	X	XXX	输出端口

表 16.8 端口 P0₇/AN₀ 的设定

寄存器名	PD0	PUR0	ADCON0	功 能
位符号	PD0_7	PU01	CH2、CH1、CH0	
设定值	0	0	XXX	输入端口（无上拉）
	0	1	XXX	输入端口（有上拉）
	0	0	000 ₂	A/D 输入（AN ₀ ）
	1	X	XXX	输出端口

表 16.9 端口 P1₀/K_I0 的设定

寄存器名	PD1	PUR0	DRR	KIEN	P1	功 能
位符号	PD1_0	PU02	DRR0	KI0EN	P1_0	
设定值	0	0	X	X	X	输入端口（无上拉）
	0	1	X	X	X	输入端口（有上拉）
	0	0	X	1	X	$\overline{K}I_0$ 输入
	1	X	0	X	X	输出端口
	1	X	1	X	X	输出端口（High 驱动）

表 16.10 端口 P1₁/K_I1 的设定

寄存器名	PD1	PUR0	DRR	KIEN	P1	功 能
位符号	PD1_1	PU02	DRR1	KI1EN	P1_1	
设定值	0	0	X	X	X	输入端口（无上拉）
	0	1	X	X	X	输入端口（有上拉）
	0	0	X	1	X	$\overline{K}I_1$ 输入
	1	X	0	X	X	输出端口
	1	X	1	X	X	输出端口（High 驱动）

表 16.11 端口 P1₂/K_I2 的设定

寄存器名	PD1	PUR0	DRR	KIEN	P1	功 能
位符号	PD1_2	PU02	DRR2	KI2EN	P1_2	
设定值	0	0	X	X	X	输入端口（无上拉）
	0	1	X	X	X	输入端口（有上拉）
	0	0	X	1	X	$\overline{K}I_2$ 输入
	1	X	0	X	X	输出端口
	1	X	1	X	X	输出端口（High 驱动）

表 16.12 端口 P1₃/K₁₃ 的设定

寄存器名	PD1	PUR0	DRR	KIEN	功 能
位符号	PD1_3	PU02	DRR3	KI3EN	
设定值	0	0	X	X	输入端口（无上拉）
	0	1	X	X	输入端口（有上拉）
	0	0	X	1	K ₁ ₃ 输入
	1	X	0	X	输出端口
	1	X	1	X	输出端口（High 驱动）

表 16.13 端口 P1₄/TXD₀ 的设定

寄存器名	PD1	PUR0	DRR	U0MR	U0C0	功 能
位符号	PD1_4	PU03	DRR4	SMD2、SMD0	NCH	
设定值	0	0	X	00 ₂	X	输入端口（无上拉）
	0	1	X	00 ₂	X	输入端口（有上拉）
	1	X	0	00 ₂	X	输出端口
	1	X	1	00 ₂	X	输出端口（High 驱动）
	X	X	0	X1	0	TxD ₀ 输出、CMOS 输出
				1X		
	X	X	1	X1	0	TxD ₀ 输出、CMOS 输出（High 驱动）
				1X		
	X	X	0	X1	1	TxD ₀ 输出、N 沟道漏极开路输出
				1X		
	X	X	1	X1	1	TxD ₀ 输出、N 沟道漏极开路输出（High 驱动）
				1X		

表 16.14 端口 P1₅/RXD₀ 的设定

寄存器名	PD1	PUR0	DRR	功 能
位符号	PD1_5	PU03	DRR5	
设定值	0	0	X	输入端口（无上拉）
	0	1	X	输入端口（有上拉）
	0	0	X	RxD ₀ 输入
	1	X	0	输出端口
	1	X	1	输出端口（High 驱动）

表 16.15 端口 P1₆/CLK₀ 的设定

寄存器名	PD1	PUR0	DDR	U0MR	功 能
位符号	PD1_6	PU03	DDR6	SMD2、SMD0、CKDIR	
设定值	0	0	X	010 ₂ 以外	输入端口（无上拉）
	0	1	X	010 ₂ 以外	输入端口（有上拉）
	0	0	X	XX1	CLK ₀ （外部时钟）输入
	1	X	0	010 ₂ 以外	输出端口
	1	X	1	010 ₂ 以外	输出端口（High 驱动）
	X	X	0	010 ₂	CLK ₀ （内部时钟）输出
	X	X	1	010 ₂	CLK ₀ （内部时钟）输出（High 驱动）

表 16.16 端口 P1₇/INT₁/CNTR₀ 的设定

寄存器名	PD1	PUR0	DDR	TXMR	功 能
位符号	PD1_7	PU03	DDR5	TXMOD1、TXMOD0	
设定值	0	0	X	01 ₂ 以外	输入端口（无上拉）
	0	1	X	01 ₂ 以外	输入端口（有上拉）
	0	0	X	01 ₂ 以外	CNTR ₀ /INT ₁ 输入
	1	X	0	01 ₂ 以外	输出端口
	1	X	1	01 ₂ 以外	输出端口（High 驱动）
	X	X	0	01 ₂	CNTR ₀ 输出
	X	X	1	01 ₂	CNTR ₀ （High 驱动）

表 16.17 端口 P3₀/CNTR₀ 的设定

寄存器名	PD3	PUR0	TXMR	P3	功 能
位符号	PD3_0	PU06	TXOCNT	P3_0	
设定值	0	0	0	X	输入端口（无上拉）
	0	1	0	X	输入端口（有上拉）
	1	X	0	X	输出端口
	X	X	1	X	CNTR ₀ 输出

表 16.18 端口 P3₁/TZ_{OUT} 的设定

寄存器名	PD3	PUR0	TYZMR	TYZOC	P3	功 能
位符号	PD3_1	PU06	TZMOD1、TZMOD0	TZOCNT	P3_1	
设定值	0	0	00 ₂	X	X	输入端口（无上拉）
			01 ₂	1		
	0	1	00 ₂	X	X	输入端口（有上拉）
			01 ₂	1		
	1	X	00 ₂	X	X	输出端口
			01 ₂	1		
	X	X	1X	X	X	TZ _{OUT} 输出
			01 ₂	0		

表 16.19 端口 P3₂/ $\overline{\text{INT}}_2$ /CNTR₁ 的设定

寄存器名	PD3	PUR0	TYZMR	TYZOC	P3	功 能
位符号	PD3_2	PU06	TYMOD1	TZOCNT	P3_2	
设定值	0	0	0	1	X	输入端口（无上拉）
	0	1	0	1	X	输入端口（有上拉）
	0	0	0	1	X	CNTR ₁ / $\overline{\text{INT}}_2$ 输入
	1	X	0	1	X	输出端口
	X	X	1	0	X	CNTR ₁ 输出

表 16.20 端口 P3₃/ $\overline{\text{INT}}_3$ /TCIN 的设定

寄存器名	PD3	PUR0	功 能
位符号	PD3_3	PU06	
设定值	0	0	输入端口（无上拉）
	0	1	输入端口（有上拉）
	0	0	TCIN/ $\overline{\text{INT}}_3$ 输入
	1	X	输出端口

表 16.21 端口 P3₇/TXD₁₀/RXD₁ 的设定

寄存器名	PD3	PUR0	UCON	U1MR	U1C0	功 能
位符号	PD3_7	PU07	TXD1EN	SMD2、SMD0	NCH	
设定值	0	0	X	00 ₂	X	输入端口（无上拉）
	0	1	X	00 ₂	X	输入端口（有上拉）
	0	0	0	1X	X	Rx _{D1}
				X1		
	1	X	X	00 ₂	X	输出端口
	X	X	1	1X	0	Tx _{D0} 输出、CMOS 输出
				X1		
	X	X	1	1X	1	Tx _{D10} 输出、N 沟道漏极开路输出
				X1		

表 16.22 端口 P4₅/INT₀ 的设定

寄存器名	PD4	PUR1	INTEN	功 能
位符号	PD4_5	PU11	INT0EN	
设定值	0	0	0	输入端口（无上拉）
	0	1	0	输入端口（有上拉）
	0	0	1	INT ₀ 输入
	1	X	X	输出端口

表 16.23 端口 X_{IN}/P4₆ 和 X_{OUT}/P4₇ 的设定

寄存器名	CM1	CM1	CM0	电路规格		功 能
位符号	CM13	CM10	CM05	振荡缓冲器	反馈电阻	
设定值	1	1	1	OFF	OFF	X _{IN} -X _{OUT} 振荡停止
	1	0	1	OFF	OFF	外部 X _{IN} 输入、X _{OUT} 输出 “H”
	1	0	1	OFF	ON	X _{IN} -X _{OUT} 振荡停止
	1	0	0	ON	ON	X _{IN} -X _{OUT} 振荡
	0	X	X	OFF	OFF	输入端口

16.3 未使用管脚的处理

未使用管脚的处理例子如表 16.24 所示。

表 16.24 未使用管脚的处理例子

管脚名称	处理内容
端口 P0、P1、 P3 ₀ ~ P3 ₃ 、P3 ₇ 、P4 ₅	• 设定成输入模式，每个管脚通过电阻连接到 V_{SS}（下拉）或者 V_{CC}（上拉） • 设定成输出模式，使管脚开路（注 1） （注 2）
端口 P4 ₆ 、P4 ₇	通过电阻连接到 V _{CC} （上拉） （注 2）
AV _{CC} /V _{REF}	连接到 V _{CC}
AV _{SS}	连接到 V _{SS}

注 1. 当设定成输出模式并使管脚开路时，由于在通过程序将端口切换成输出模式前端口保持输入模式，因此，管脚的电压电平不稳定，在端口为输入模式期间，电源电压可能会增大。

另外，考虑到由于噪声和噪声引起的失控，方向寄存器的内容可能会发生变化，所以建议通过程序定期重新设定方向寄存器的内容，以提高程序的可靠性。

注 2. 对于未使用管脚的处理，尽量缩短来自单片机管脚的配线（2cm 以内）。




图 16.9 未使用管脚的处理例子

17. 电特性

表 17.1 绝对最大额定值

符号	项 目	测定条件	额定值	单位
V_{CC}	电源电压	$V_{CC}=AV_{CC}$	$-0.3 \sim 6.5$	V
AV_{CC}	模拟电源电压	$V_{CC}=AV_{CC}$	$-0.3 \sim 6.5$	V
V_I	输入电压		$-0.3 \sim V_{CC}+0.3$	V
V_O	输出电压		$-0.3 \sim V_{CC}+0.3$	V
P_d	功耗	$T_{opr}=25^{\circ}\text{C}$	300	mW
T_{opr}	工作环境温度		$-20 \sim 85/-40 \sim 85$ (D 型)	$^{\circ}\text{C}$
T_{stg}	保存温度		$-65 \sim 150$	$^{\circ}\text{C}$

表 17.2 推荐运行条件

符号	项 目	测定条件	额定值			单位
			最小	标准	最大	
V_{CC}	电源电压		2.7	—	5.5	V
AV_{CC}	模拟电源电压		—	V_{CC} (注 3)	—	V
V_{SS}	电源电压		—	0	—	V
AV_{SS}	模拟电源电压		—	0	—	V
V_{IH}	“H” 电平 输入电压		$0.8V_{CC}$	—	V_{CC}	V
V_{IL}	“L” 电平输入电压		0	—	$0.2V_{CC}$	V
$I_{OH(sum)}$	总峰值 “H” 电平输出电流	所有管脚的 $I_{OH(peak)}$ 的总和	—	—	-60	mA
$I_{OH(peak)}$	峰值 “H” 电平输出电流		—	—	-10	mA
$I_{OH(avg)}$	平均 “H” 电平输出电流		—	—	-5	mA
$I_{OL(sum)}$	总峰值 “L” 电平输出电流	所有管脚的 $I_{OL(peak)}$ 的总和	—	—	60	mA
$I_{OL(peak)}$	峰值 “L” 电平输出电流	$P1_0 \sim P1_7$ 除外	—	—	10	mA
		$P1_0 \sim P1_7$	—	—	30	mA
		驱动能力 LOW	—	—	10	mA
$I_{OL(avg)}$	平均 “L” 电平输出电流	$P1_0 \sim P1_7$ 除外	—	—	5	mA
		$P1_0 \sim P1_7$	—	—	15	mA
		驱动能力 LOW	—	—	5	mA
$f_{(XIN)}$	主时钟输入振荡频率	$3.0\text{V} \leq V_{CC} \leq 5.5\text{V}$	0	—	16	MHz
		$2.7\text{V} \leq V_{CC} \leq 3.0\text{V}$	0	—	10	MHz

注 1. 不指定时, 为 $V_{CC}=AV_{CC}=2.7\text{V} \sim 5.5\text{V}$ 、 $T_{opr}=-20^{\circ}\text{C} \sim 85^{\circ}\text{C}/-40^{\circ}\text{C} \sim 85^{\circ}\text{C}$ 。

注 2. 平均输出电流为 100ms 期间的平均值。

注 3. 必须 $V_{CC}=AV_{CC}$ 。

表 17.3 A/D 转换器特性

符号	项 目		测定条件	额定值			单位
				最小	标准	最大	
—	分辨率		$V_{ref}=V_{CC}$	—	—	10	Bit
—	绝对精度	10 位模式	$\phi AD=10\text{MHz}, V_{ref}=V_{CC}=5.0\text{V}$	—	—	± 3	LSB
		8 位模式	$\phi AD=10\text{MHz}, V_{ref}=V_{CC}=5.0\text{V}$	—	—	± 2	LSB
		10 位模式	$\phi AD=10\text{MHz}, V_{ref}=V_{CC}=3.3\text{V}$ (注 3)	—	—	± 5	LSB
		8 位模式	$\phi AD=10\text{MHz}, V_{ref}=V_{CC}=3.3\text{V}$ (注 3)	—	—	± 2	LSB
Rladder	梯形电阻		$V_{ref}=V_{CC}$	10	—	40	$k\Omega$
t_{conv}	转换时间	10 位模式	$\phi AD=10\text{MHz}, V_{ref}=V_{CC}=5.0\text{V}$	3.3	—	—	μs
		8 位模式	$\phi AD=10\text{MHz}, V_{ref}=V_{CC}=5.0\text{V}$	2.8	—	—	μs
V_{ref}	基准电压			—	V_{CC} (注 4)	—	V
VIA	模拟输入电压			0	—	V_{ref}	V
—	A-D 运行时钟频率 (注 2)	无采样 & 保持		0.25	—	10	MHz
		有采样 & 保持		1	—	10	MHz

注 1. 当不指定时, 为 $V_{CC}=AV_{CC}=2.7\text{V} \sim 5.5\text{V}$ 、 $T_{opr}=-20^{\circ}\text{C} \sim 85^{\circ}\text{C}/-40^{\circ}\text{C} \sim 85^{\circ}\text{C}$ 。

注 2. 当 f_{AD} 超过 10MHz 时, 必须分频 f_{AD} , 使 A/D 运行时钟频率 (ϕAD) 为 10MHz 以下。

注 3. 当 AV_{CC} 低于 4.2V 时, 必须分频 f_{AD} , 使 A/D 运行时钟频率 (ϕAD) 为 $f_{AD}/2$ 以下。

注 4. 必须 $V_{CC}=V_{ref}$ 。

表 17.4 闪存电特性

符号	项 目	测定条件	额定值			单位
			最小	标准	最大	
—	编程、擦除次数		100	—	—	次
—	字节编程时间		—	50	400	μs
—	块擦除时间		—	0.4	9	s
$t_{d(SR-ES)}$	从擦除运行向擦除挂起的转移时间		—	—	8	ms
—	擦除挂起请求间隔		10	—	—	ms
—	写、擦除电压		2.7	—	5.5	V
—	读电压		2.7	—	5.5	V
—	在写、擦除时的温度		0	—	60	$^{\circ}\text{C}$
—	数据保持时间 (注 2)	环境温度 $=55^{\circ}\text{C}$	20	—	—	年

注 1. 当不指定时, 为 $V_{CC}=AV_{CC}=2.7\text{V} \sim 5.5\text{V}$ 、 $T_{opr}=0^{\circ}\text{C} \sim 60^{\circ}\text{C}$ 。

注 2. 包含没有外加电源电压或者时钟的时间。

表 17.5 电源电路的时序特性

符号	项 目	测定条件	额定值			单位
			最小	标准	最大	
$t_{d(P-R)}$	接通电源时的内部电源稳定时间 (注 2)		1	—	2000	μs
$t_{d(R-S)}$	STOP 解除时间 (注 3)		—	—	150	μs

注 1. 测定条件为 $V_{CC}=AV_{CC}=2.7V \sim 5.5V$ 、 $T_{opr}=25^{\circ}\text{C}$ 。

注 2. 在接通电源时，为到内部电源发生电路稳定为止的等待时间。

注 3. 从接受用于解除停止模式的中断开始到 CPU 时钟开始供给为止的时间。




图 17.1 端口 P0 ~ P4 的测定电路




图 17.2 从擦除运行向擦除挂起的转移时间

表 17.6 电特性 (1) [V_{CC}=5V]

符号	项 目		测定条件		额定值			单位
					最小	标准	最大	
V _{OH}	“H” 电平输出电压	X _{OUT} 除外	I _{OH} =-5mA		V _{CC} -2.0	—	V _{CC}	V
			I _{OH} =-200μA		V _{CC} -0.3	—	V _{CC}	V
		X _{OUT}	驱动能力 HIGH	I _{OH} =-1mA	V _{CC} -2.0	—	V	V
			驱动能力 LOW	I _{OH} =-500μA	V _{CC} -2.0	—	V _{CC}	V
V _{OL}	“L” 电平输出电压	P1 ₀ ~ P1 ₇ 、 X _{OUT} 除外	I _{OL} =5mA		—	—	2.0	V
			I _{OL} =200μA		—	—	0.45	V
		P1 ₀ ~ P1 ₇	驱动能力 HIGH	I _{OL} =15mA	—	—	2.0	V
			驱动能力 LOW	I _{OL} =5mA	—	—	2.0	V
				I _{OL} =200μA	—	—	0.45	V
		X _{OUT}	驱动能力 HIGH	I _{OL} =1mA	—	—	2.0	V
			驱动能力 LOW	I _{OL} =500μA	—	—	2.0	V
VT+-VT-	滞后	INT ₀ 、INT ₁ 、INT ₂ 、INT ₃ 、KI ₀ 、 KI ₁ 、KI ₂ 、KI ₃ 、 CNTR ₀ 、CNTR ₁ 、TC _{IN} 、 RxD ₀ 、RxD ₁ 、P4 ₅			0.2	—	1.0	V
		RESET			0.2	—	2.2	V
I _{IH}	“H” 电平输入电流		V _I =5V		—	—	5.0	μA
I _{IL}	“L” 电平输入电流		V _I =0V		—	—	-5.0	μA
R _{PULLUP}	上拉电阻		V _I =0V		30	50	167	kΩ
R _{fXIN}	反馈电阻	X _{IN}			—	1.0	—	MΩ
f _{RING}	内部振荡频率				40	125	250	kHz
V _{RAM}	RAM 保持电压		在停止模式时		2.0	—	—	V

注 1. 当不指定时, 为 V_{CC}=AV_{CC}=4.2V ~ 5.5V、Topr=-20°C ~ 85°C/-40°C ~ 85°C、f(X_{IN})=20MHz。

表 17.7 电特性 (2) [Vcc=5V] (在没有指定的情况下, Topr=-40°C ~ 85°C)

符号	项 目		测定条件	额定值			单位
				最小	标准	最大	
I _{CC}	电源电流 (V _{CC} =3.3V ~ 5.5V) 在单芯片模式, 输出管脚 为开路, 其它管脚为 Vss	高速模式	X _{IN} =16MHz (方波) 内部振荡 =125kHz 不分频	—	8	14	mA
			X _{IN} =10MHz (方波) 内部振荡 =125kHz 不分频	—	5	—	mA
		中速模式	X _{IN} =16MHz (方波) 内部振荡 =125kHz 8 分频	—	3	—	mA
			X _{IN} =10MHz (方波) 内部振荡 =125kHz 8 分频	—	2	—	mA
		内部振荡器模式	主时钟停止 内部振荡 =125kHz 8 分频	—	470	900	μA
		等待模式	主时钟停止 内部振荡 =125kHz 在 WAIT 指令执行中 (注 1) 外围时钟运行	—	40	80	μA
		等待模式	主时钟停止 内部振荡 =125kHz 在 WAIT 指令执行中 (注 1) 外围时钟运行	—	38	76	μA
		停止模式	主时钟停止 内部振荡停止 CM10= “1” 外围时钟停止	—	0.8	3.0	μA

注 1. 使定时器 Y 在定时器模式下运行。

时序的必要条件（在没有指定的情况下， $V_{CC}=5V$ 、 $V_{SS}=0V$ 、 $T_a=25^{\circ}C$ ） [$V_{CC}=5V$]

表 17.8 X_{IN} 输入

符号	项 目	额定值		单位
		最小	最大	
$t_{c(XIN)}$	X_{IN} 输入周期时间	62.5	—	ns
$t_{WH(XIN)}$	X_{IN} 输入 “H” 电平脉冲宽度	30	—	ns
$t_{WL(XIN)}$	X_{IN} 输入 “L” 电平脉冲宽度	30	—	ns

表 17.9 CNTR0 输入、CNTR1 输入、 $\overline{INT2}$ 输入

符号	项 目	额定值		单位
		最小	最大	
$t_{c(CNTR0)}$	CNTR0 输入周期时间	100	—	ns
$t_{WH(CNTR0)}$	CNTR0 输入 “H” 电平脉冲宽度	40	—	ns
$t_{WL(CNTR0)}$	CNTR0 输入 “L” 电平脉冲宽度	40	—	ns

表 17.10 TCIN 输入、 $\overline{INT3}$ 输入

符号	项 目	额定值		单位
		最小	最大	
$t_{c(TCIN)}$	TCIN 输入周期时间	400（注 1）	—	ns
$t_{WH(TCIN)}$	TCIN 输入 “H” 电平脉冲宽度	200（注 2）	—	ns
$t_{WL(TCIN)}$	TCIN 输入 “L” 电平脉冲宽度	200（注 2）	—	ns

注 1. 在使用定时器 C 的捕捉功能时，必须将周期时间调整到（1/定时器 C 的计数源频率 × 3）以上。

注 2. 在使用定时器 C 的捕捉功能时，必须将脉冲宽度调整到（1/定时器 C 的计数源频率 × 1.5）以上。

表 17.11 串行 I/O

符号	项 目	额定值		单位
		最小	最大	
$t_{c(CK)}$	CLKi 输入周期时间	200	—	ns
$t_{W(CKH)}$	CLKi 输入 “H” 电平脉冲宽度	100	—	ns
$t_{W(CKL)}$	CLKi 输入 “L” 电平脉冲宽度	100	—	ns
$t_{d(C-Q)}$	TxDi 输出延迟时间	—	80	ns
$t_{h(C-Q)}$	TxDi 保持时间	0	—	ns
$t_{su(D-C)}$	RxDi 输入准备时间	35	—	ns
$t_{h(C-D)}$	RxDi 输入保持时间	90	—	ns

表 17.12 外部中断 $\overline{\text{INT0}}$ 输入

符号	项 目	额定值		单位
		最小	最大	
$t_{W(\text{INH})}$	$\overline{\text{INT0}}$ 输入 “H” 电平脉冲宽度	250 (注 1)	—	ns
$t_{W(\text{INL})}$	$\overline{\text{INT0}}$ 输入 “L” 电平脉冲宽度	250 (注 2)	—	ns

注 1. 在通过 $\overline{\text{INT0}}$ 输入滤波器选择位选择有滤波器时, 如果 (1/ 数字滤波器采样频率 $\times 3$) 超过 250ns, $\overline{\text{INT0}}$ 输入 “H” 电平脉冲宽度的最小值就为 (1/ 数字滤波器采样频率 $\times 3$)。

注 2. 在通过 $\overline{\text{INT0}}$ 输入滤波器选择位选择有滤波器时, 如果 (1/ 数字滤波器采样频率 $\times 3$) 超过 250ns, $\overline{\text{INT0}}$ 输入 “L” 电平脉冲宽度的最小值就为 (1/ 数字滤波器采样频率 $\times 3$)。




图 17.3 VCC=5V 时的时序

表 17.13 电特性 (3) [$V_{CC}=3V$]

符号	项 目		测定条件		额定值			单位
					最小	标准	最大	
V_{OH}	“H” 电平输出电压	X_{OUT} 除外	$I_{OH}=-1mA$		$V_{CC}-0.5$	—	V_{CC}	V
		X_{OUT}	驱动能力 HIGH	$I_{OH}=-0.1mA$	$V_{CC}-0.5$	—	V_{CC}	V
			驱动能力 LOW	$I_{OH}=-50\mu A$	$V_{CC}-0.5$	—	V_{CC}	V
V_{OL}	“L” 电平输出电压	$P1_0 \sim P1_7$ 、 X_{OUT} 除外	$I_{OL}=1mA$		—	—	0.5	V
		$P1_0 \sim P1_7$	驱动能力 HIGH	$I_{OL}=2mA$	—	—	0.5	V
			驱动能力 LOW	$I_{OL}=1mA$	—	—	0.5	V
		X_{OUT}	驱动能力 HIGH	$I_{OL}=0.1mA$	—	—	0.5	V
			驱动能力 LOW	$I_{OL}=50\mu A$	—	—	0.5	V
VT+-VT-	滞后	$\overline{INT}_0$ 、 $\overline{INT}_1$ 、 $\overline{INT}_2$ 、 $\overline{INT}_3$ 、 $\overline{KI}_0$ 、 $\overline{KI}_1$ 、 $\overline{KI}_2$ 、 $\overline{KI}_3$ 、 $CNTR_0$ 、 $CNTR_1$ 、 TC_{IN} 、 RxD_0 、 RxD_1 、 $P4_5$			0.2	—	0.8	V
		$\overline{RESET}$			0.2	—	1.8	V
I_{IH}	“H” 电平输入电流		$V_I=3V$		—	—	4.0	μA
I_{IL}	“L” 电平输入电流		$V_I=0V$		—	—	-4.0	μA
R_{PULLUP}	上拉电阻		$V_I=0V$		66	160	500	$k\Omega$
R_{fXIN}	反馈电阻	X_{IN}			—	3.0	—	$M\Omega$
f_{RING}	内部振荡频率				40	125	250	kHz
V_{RAM}	RAM 保持电压		在停止模式时		2.0	—	—	V

注 1. 当不指定时, 为 $V_{CC}=AV_{CC}=2.7V \sim 3.3V$ 、 $Topr=-20^{\circ}C \sim 85^{\circ}C/-40^{\circ}C \sim 85^{\circ}C$ 、 $f(X_{IN})=10MHz$ 。

表 17.14 电特性 (4) [$V_{CC}=3V$] (在没有指定的情况下, $T_{opr}= -40^{\circ}C \sim 85^{\circ}C$)

符号	项 目		测定条件	额定值			单位
				最小	标准	最大	
I_{CC}	电源电流 ($V_{CC}=2.7V \sim 3.3V$) 在单芯片模式, 输出管脚为开路, 其它管脚为 V_{SS}	高速模式	$X_{IN}=16MHz$ (方波) 内部振荡 =125kHz 不分频	—	7	12	mA
			$X_{IN}=10MHz$ (方波) 内部振荡 =125kHz 不分频	—	5	—	mA
		中速模式	$X_{IN}=16MHz$ (方波) 内部振荡 =125kHz 8 分频	—	2.5	—	mA
			$X_{IN}=10MHz$ (方波) 内部振荡 =125kHz 8 分频	—	1.6	—	mA
		内部振荡器模式	主时钟停止 内部振荡 =125kHz 8 分频	—	420	800	μA
		等待模式	主时钟停止 内部振荡 =125kHz 在 WAIT 指令执行中 (注 1) 外围时钟运行	—	37	74	μA
		等待模式	主时钟停止 内部振荡 =125kHz 在 WAIT 指令执行中 (注 1) 外围时钟停止	—	35	70	μA
		停止模式	主时钟停止 内部振荡停止 CM10= “1” 外围时钟停止	—	0.7	3.0	μA

注 1. 使定时器 Y 在定时器模式下运行。

时序的必要条件（在没有指定的情况下， $V_{CC}=3V$ 、 $V_{SS}=0V$ 、 $T_a=25^{\circ}C$ ） [$V_{CC}=3V$]

表 17.15 X_{IN} 输入

符号	项 目	额定值		单位
		最小	最大	
$t_{c(XIN)}$	X_{IN} 输入周期时间	100	—	ns
$t_{WH(XIN)}$	X_{IN} 输入 “H” 电平脉冲宽度	40	—	ns
$t_{WL(XIN)}$	X_{IN} 输入 “L” 电平脉冲宽度	40	—	ns

表 17.16 $CNTR_0$ 输入、 $CNTR_1$ 输入、 $\overline{INT2}$ 输入

符号	项 目	额定值		单位
		最小	最大	
$t_{c(CNTR_0)}$	$CNTR_0$ 输入周期时间	300	—	ns
$t_{WH(CNTR_0)}$	$CNTR_0$ 输入 “H” 电平脉冲宽度	120	—	ns
$t_{WL(CNTR_0)}$	$CNTR_0$ 输入 “L” 电平脉冲宽度	120	—	ns

表 17.17 $TCIN$ 输入、 $\overline{INT3}$ 输入

符号	项 目	额定值		单位
		最小	最大	
$t_{c(TCIN)}$	$TCIN$ 输入周期时间	1200（注 1）	—	ns
$t_{WH(TCIN)}$	$TCIN$ 输入 “H” 电平脉冲宽度	600（注 2）	—	ns
$t_{WL(TCIN)}$	$TCIN$ 输入 “L” 电平脉冲宽度	600（注 2）	—	ns

注 1. 在使用定时器 C 的捕捉功能时，必须将周期时间调整到（1/定时器 C 的计数源频率 × 3）以上。

注 2. 在使用定时器 C 的捕捉功能时，必须将脉冲宽度调整到（1/定时器 C 的计数源频率 × 1.5）以上。

表 17.18 串行 I/O

符号	项 目	额定值		单位
		最小	最大	
$t_{c(CK)}$	CLK_i 输入周期时间	300	—	ns
$t_{W(CKH)}$	CLK_i 输入 “H” 电平脉冲宽度	150	—	ns
$t_{W(CKL)}$	CLK_i 输入 “L” 电平脉冲宽度	150	—	ns
$t_{d(C-Q)}$	TxD_i 输出延迟时间	—	160	ns
$t_{h(C-Q)}$	TxD_i 保持时间	0	—	ns
$t_{su(D-C)}$	RxD_i 输入准备时间	55	—	ns
$t_{h(C-D)}$	RxD_i 输入保持时间	90	—	ns

表 17.19 外部中断 $\overline{\text{INT0}}$ 输入

符号	项 目	额定值		单位
		最小	最大	
$t_{W(\text{INH})}$	$\overline{\text{INT0}}$ 输入 “H” 电平脉冲宽度	380 (注 1)	—	ns
$t_{W(\text{INL})}$	$\overline{\text{INT0}}$ 输入 “L” 电平脉冲宽度	380 (注 2)	—	ns

注 1. 在通过 $\overline{\text{INT0}}$ 输入滤波器选择位选择有滤波器时, 如果 $(1/\text{数字滤波器采样频率} \times 3)$ 超过 380ns, $\overline{\text{INT0}}$ 输入 “H” 电平脉冲宽度的最小值就为 $(1/\text{数字滤波器采样频率} \times 3)$ 。

注 2. 在通过 $\overline{\text{INT0}}$ 输入滤波器选择位选择有滤波器时, 如果 $(1/\text{数字滤波器采样频率} \times 3)$ 超过 380ns, $\overline{\text{INT0}}$ 输入 “L” 电平脉冲宽度的最小值就为 $(1/\text{数字滤波器采样频率} \times 3)$ 。




图 17.4 VCC=3V 时的时序

18. 闪存版

18.1 概要

闪存版有 CPU 改写模式和标准串行输入 / 输出模式的 2 种改写模式，能存取闪存。

闪存版的性能概要如表 18.1 所示（表 18.1 所示以外的项目请参照“表 1.1 性能概要”）。

表 18.1 闪存版的性能概要

项目	性能
闪存的运行模式	2 个模式（CPU 改写模式和标准串行输入 / 输出模式）
擦除块分配	请参照“图 18.1 闪存框图”
编程方式	字节单位
擦除方式	块擦除
编程和擦除控制方式	通过软件命令控制编程和擦除
保护方式	通过块 0、1 改写允许位进行对块 0 和块 1 的保护
命令数	5 个命令
编程和擦除次数	100 次
ROM 码保护	对应标准串行输入 / 输出模式

表 18.2 闪存改写模式的概要

闪存改写模式	CPU 改写模式	标准串行输入 / 输出模式
功能概要	CPU 能通过执行软件命令，改写用户 ROM 区 EW0 模式：能在闪存以外的区域改写 EW1 模式：能在闪存中改写	能使用专用串行编程器，改写用户 ROM 区 标准串行输入 / 输出模式 1： 时钟同步串行 I/O 标准串行输入 / 输出模式 2： 异步串行 I/O
能改写的区域	用户 ROM 区	用户 ROM 区
运行模式	单芯片模式	引导模式
ROM 编程器	—	串行编程器

18.2 存储器分配

闪存版的 ROM 分为用户 ROM 区和引导 ROM 区（保留区）。闪存的框图如图 18.1 所示。

用户 ROM 区分为几块。在 CPU 改写模式或者标准串行输入 / 输出模式，能改写用户 ROM 区。但是，在 CPU 改写模式改写块 0 和块 1 时，通过将 FMR0 寄存器的 FMR02 位置 “1”（允许改写），允许改写。

发货时，在引导 ROM 区存有标准串行输入 / 输出模式的改写控制程序。

尽管引导 ROM 区被分配了和用户 ROM 区相同的地址，但是存在和用户 ROM 区不同的存储器。




图 18.1 闪存的框图

18.3 闪存改写禁止功能

标准串行输入 / 输出模式有不能随意读和改写闪存的 ID 码检查功能。

18.3.1 ID 码检查功能

在标准串行输入 / 输出模式使用此功能。在闪存的内容不为空白的情况下，判定从编程器送来的 ID 码是否和写在闪存中的 7 字节的 ID 码一致。如果码不一致，就不接受从编程器送来的命令。ID 码各为 8 位数据，该区域从第 1 字节开始，为 00FFDF₁₆、00FFE3₁₆、00FFEB₁₆、00FFEF₁₆、00FFF3₁₆、00FFF7₁₆、00FFFB₁₆ 地址。必须将预先给这些地址设定 ID 码的程序写入闪存。

地址	ID	未定义指令向量
0FFDF ₁₆ ~00FFDC ₁₆	ID1	未定义指令向量
0FFE3 ₁₆ ~00FFE0 ₁₆	ID2	溢出向量
0FFE7 ₁₆ ~00FFE4 ₁₆		BRK 指令向量
0FFEB ₁₆ ~00FFE8 ₁₆	ID3	地址匹配向量
0FFEF ₁₆ ~00FFEC ₁₆	ID4	单步向量
0FFF3 ₁₆ ~00FFF0 ₁₆	ID5	振荡停止检测和监视定时器向量
0FFF7 ₁₆ ~00FFF4 ₁₆	ID6	(保留)
0FFFB ₁₆ ~00FFF8 ₁₆	ID7	(保留)
0FFFF ₁₆ ~00FFFC ₁₆	(注1)	复位向量

4 字节

注1. 在对 00FFFF₁₆ 地址写数据时，只能写 “FF16”。

图 18.2 ID 码的保存地址

18.4 CPU 改写模式

在 CPU 改写模式，能通过 CPU 执行软件命令，改写用户 ROM 区。因此，能在不使用 ROM 编程器等而将单片机安装在电路板的状态下，改写用户 ROM 区。只能对用户 ROM 区的各块区域执行编程和块擦除的命令。

另外，在 CPU 改写模式的擦除运行中发生中断请求时，有暂时中断擦除运行进行中断处理的擦除挂起功能。

在擦除挂起期间，能通过程序读用户 ROM 区。

CPU 改写模式有擦除编程 0 模式（EW0 模式）和擦除编程 1 模式（EW1 模式）。EW0 模式和 EW1 模式的不同点如表 18.3 所示。

表 18.3 EW0 模式和 EW1 模式的不同点

项目	EW0 模式	EW1 模式
运行模式	单芯片模式	单芯片模式
能存放改写控制程序的区域	用户 ROM 区	用户 ROM 区
能执行改写控制程序的区域	必须在将控制程序传送给闪存以外的存储器（RAM 等）后执行	能在用户 ROM 区上执行
能改写的区域	用户 ROM 区	用户 ROM 区 但是，存有改写控制程序的块除外（注 1）
软件命令的限制	无	- 编程和块擦除命令 - 对存有改写控制程序的块，禁止执行 - 禁止执行读状态寄存器命令
编程和擦除后的模式	读状态寄存器模式	读阵列（Read Array）模式
自动编程和自动擦除时的 CPU 状态	运行	保持状态（输入 / 输出端口保持命令执行前的状态）
闪存的状态检测	- 通过程序读取 FMR0 寄存器的 FMR00 位、FMR06 位和 FMR07 位 - 执行读状态寄存器命令，读取状态寄存器的 SR7 位、SR5 位和 SR4 位	通过程序读取 FMR0 寄存器的 FMR00 位、FMR06 位和 FMR07 位
转移到擦除挂起的条件	通过程序将 FMR4 寄存器的 FMR40 位和 FMR41 位置“1”	FMR4 寄存器的 FMR40 位为“1”，并且发生被允许的中断的中断请求

注 1. 如果将 FMR0 寄存器的 FMR02 位置“1”，就允许改写块 0 和块 1。

18.4.1 EW0 模式

如果将 FMR0 寄存器的 FMR01 位置“1”（CPU 改写模式有效），就变为 CPU 改写模式，成为能接受软件命令的状态。此时，由于 FMR1 寄存器的 FMR11 位为“0”，成为 EW0 模式。

通过软件命令进行编程和擦除运行的控制。能通过 FMR0 寄存器或者状态寄存器，确认编程或者擦除结束时的状态等。

在自动擦除期间转移到擦除挂起时，必须将 FMR40 位置“1”（允许擦除挂起），并且将 FMR41 位置“1”（请求擦除挂起），然后等待 td(SR-ES)，在确认 FMR46 位为“1”（允许读）后，对用户 ROM 区存取。如果将 FMR41 位置“0”（重新开始擦除），就重新开始自动擦除。

18.4.2 EW1 模式

在将 FMR01 位置 “1” (CPU 改写模式有效) 后, 如果将 FMR11 位置 “1” (EW1 模式), 就变为 EW1 模式。

编程或者擦除结束时的状态等能通过 FMR0 寄存器确认。在 EW1 模式, 不能执行读状态寄存器的软件命令。

在将擦除挂起功能设定为有效时, 必须在将 FMR40 位置 “1” (允许擦除挂起) 后, 执行块擦除命令。另外, 用于转移到擦除挂起的中断必须预先设定成中断允许状态。如果在执行块擦除命令后经过 td(SR-ES), 就能接受中断请求。

如果发生中断请求, FMR41 位就自动变为 “1” (请求擦除挂起), 并且中止自动擦除。在中断处理结束后, 如果自动擦除还没结束 (FMR00 位为 “0”), 就必须在将 FMR41 位置 “0” (重新开始擦除) 后, 再次执行块擦除的命令。

FMR0 寄存器如图 18.3 所示, FMR1 和 FMR4 寄存器如图 18.3-2 所示。

- **FMR00 位**
它是表示闪存运行状况的位。在编程或者擦除运行中为 “0”, 否则为 “1”。
- **FMR01 位**
如果将 FMR01 位置 “1” (CPU 改写模式), 就变为能接受命令的状态。
- **FMR02 位**
在 FMR02 位为 “0” (禁止改写) 时, 块 0 和块 1 不接受编程命令和块擦除命令。
- **FMSTP 位**
它是用于对闪存的控制电路进行初始化和降低闪存消耗电流的位。如果将 FMSTP 位置 “1”, 就不能存取闪存。因此, 必须通过闪存以外的区域的程序写 FMSTP 位。
在以下情况, 必须将 FMSTP 位置 “1”。
 - 在 EW0 模式的擦除或者写过程中, 如果闪存的存取发生异常 (FMR00 位不能恢复到 “1” (就绪))
 - 在设定成内部振荡器模式 (主时钟停止) 时
内部振荡器模式 (主时钟停止) 前后的处理如图 18.6 所示, 必须根据该流程图操作。另外, 在 CPU 改写模式无效时转移到停止模式或者等待模式的情况下, 由于闪存的电源自动切断, 返回时自动连接, 因此不需要设定 FMR0 寄存器。
- **FMR06 位**
它是表示自动编程状况的只读位。在发生编程错误时为 “1”, 否则为 “0”。详细内容请参照 “18.4.5 全状态检查”。
- **FMR07 位**
它是表示自动擦除状况的只读位。在发生擦除错误时为 “1”, 否则为 “0”。详细内容请参照 “18.4.5 全状态检查”。
- **FMR11 位**
如果将 FMR11 位置 “1” (EW1 模式), 就变为 EW1 模式。
- **FMR40 位**
如果将 FMR40 位置 “1” (允许), 就允许擦除挂起功能。
- **FMR41 位**
在 EW0 模式, 如果通过程序将 FMR41 位置 “1”, 就转移到擦除挂起模式。在 EW1 模式, 如果发生允许中断的中断请求, FMR41 位就自动变为 “1” (请求擦除挂起), 转移到擦除挂起模式。
在重新开始自动擦除运行时, 必须将 FMR41 位置 “0” (重新开始擦除)。

• FMR46 位

在执行自动擦除过程中，FMR46 位变为“0”（禁止读）；在擦除挂起模式期间，此位变为“1”（允许读）。此位在置成“0”期间，禁止对闪存存取。





图 18.3 FMR0 寄存器



有关挂起的运行时序如图 18.4 所示。




图 18.4 有关挂起的运行时序

EW0 模式的设定和解除方法如图 18.5 所示，EW1 模式的设定和解除方法如图 18.6 所示。




图 18.5 EW0 模式的设定和解除方法




图 18.6 EW1 模式的设定和解除方法




图 18.7 内部振荡器模式（主时钟停止）的低功耗处理

18.4.3 软件命令

有关软件命令说明如下。必须以 8 位单位进行命令和数据的读写。

表 18.4 软件命令一览表

软件命令	第 1 总线周期			第 2 总线周期		
	模式	地址	数据 (D ₇ ~ D ₀)	模式	地址	数据 (D ₇ ~ D ₀)
读阵列 (Read Array)	写	×	FF ₁₆			
读状态寄存器	写	×	70 ₁₆	读	×	SRD
清除状态寄存器	写	×	50 ₁₆			
编程	写	WA	40 ₁₆	写	WA	WD
块擦除	写	×	20 ₁₆	写	BA	D016

SRD: 状态寄存器数据 (D₇ ~ D₀)。

WA : 写地址 (第 1 总线周期的地址和第 2 总线周期的地址必须为同一地址)。

WD : 写数据 (8 位)。

BA : 块的任意地址

× : 用户 ROM 区内的任意地址

- 读阵列 (Read Array)

它是读闪存的命令。

如果在第 1 总线周期写 “FF₁₆”，就成为读阵列 (Read Array) 模式。如果在下一个总线周期以后输入读地址，就能以 8 位单位读取指定地址的内容。

由于读阵列 (Read Array) 模式能保持到写其它命令为止，因此能连续读取多个地址的内容。

- 读状态寄存器

它是读状态寄存器的命令。

如果在第 1 总线周期写 “70₁₆”，就能在第 2 总线周期读取状态寄存器 (参照 “18.4.4 状态寄存器”)。另外，在读时，只能读取用户 ROM 区内的地址。

在 EW1 模式不能执行此命令。

- 清除状态寄存器

它是将状态寄存器清 “0” 的命令。

如果在第 1 总线周期写 “50₁₆”，FMR0 寄存器的 FMR06 ~ FMR07 位和状态寄存器的 SR4 ~ SR5 就变为 “0”。

- 编程

它是以 1 字节单位给闪存写数据的命令。

如果在第 1 总线周期写 “40₁₆”，并且在第 2 总线周期给写地址写数据，就开始自动编程（数据的编程和验证）。在第 1 总线周期的地址值必须和第 2 总线周期指定的写地址相同。

能通过 FMR0 寄存器的 FMR00 位确认自动编程结束。FMR00 位在自动编程期间为 “0”，在结束后变为 “1”

在自动编程结束后，能通过 FMR0 寄存器的 FMR06 位知道自动编程的结果（参照“18.4.5 全状态检查”）。

不能对已编程的地址进行追加写。

另外，在 FMR0 寄存器的 FMR02 位为 “0”（禁止改写）时，不能接受对块 0 和块 1 的编程命令。

在 EW1 模式，不能对已装入改写控制程序的地址执行该命令。

在 EW0 模式，开始自动编程的同时变为读状态寄存器模式，能读取状态寄存器。状态寄存器的 bit7（SR7）在开始自动编程的同时变为 “0”，在结束自动编程的同时恢复成 “1”。此时的读状态寄存器模式继续保持到下次读写阵列命令为止。另外，在自动编程结束后，能通过读取状态寄存器知道自动编程的结果。




图 18.8 编程流程图

- 块擦除

如果在第 1 总线周期写 “20₁₆”，并且在第 2 总线周期给块的任意地址写 “D0₁₆”，就开始自动擦除（擦除和擦除验证）指定的块。

能通过 FMR0 寄存器的 FMR00 位确认自动擦除的结束。

FMR00 位在自动擦除期间为 “0”，在自动擦除结束后变为 “1”。

在自动擦除结束后，能通过 FMR0 寄存器的 FMR07 位知道自动擦除的结果（参照“18.4.5 全状态检查”）。

另外，在 FMR0 寄存器的 FMR02 位为 “0”（禁止改写）时，不能接受对块 0 和块 1 的块擦除命令。不使用擦除挂起功能时的块擦除流程图例子如图 18.9 所示，使用擦除挂起功能时的块擦除流程图例子如图 18.10 所示。

在 EW1 模式，不能对已装入改写控制程序的块执行该命令。

在 EW0 模式，开始自动擦除的同时变为读状态寄存器模式，能读取状态寄存器。状态寄存器的 bit7（SR7）在开始自动擦除的同时变为 “0”，在结束自动擦除的同时恢复到 “1”。此时的读状态寄存器模式继续保持到下次读写阵列命令为止。




图 18.9 块擦除流程图（不使用擦除挂起功能时）




图 18.10 块擦除流程图 (使用擦除挂起功能时)

18.4.4 状态寄存器

状态寄存器是表示闪存的运行状态、擦除和程序的正常 / 错误结束等状态的寄存器。能通过 FMR0 寄存器的 FMR00 和 FMR06 ~ FMR07 位读取状态寄存器的状态。

状态寄存器如表 18.5 所示。

另外，在 EW0 模式，可在以下情况读取状态寄存器：

1. 在写读状态寄存器命令后读取用户 ROM 区内的任意地址时
 2. 在执行程序命令或者块擦除命令后，到执行读阵列（Read Array）命令为止的期间，读取用户 ROM 区内的任意地址时
- 定序器状态（SR7 位和 FMR00 位）
定序器状态表示闪存的运行状况。在自动编程或者自动擦除期间变为“0”（忙），在这些运行结束的同时变为“1”（就绪）。
 - 擦除状态（SR5 位和 FMR07 位）
请参照“18.4.5 全状态检查”。
 - 程序状态（SR4 位和 FMR06 位）
请参照“18.4.5 全状态检查”。

表 18.5 状态寄存器

状态寄存器的位	FMR0 寄存器的位	状态名称	内容		复位后的值
			“0”	“1”	
SR7 (D ₇)	FMR00	定序器状态	忙	就绪	—
SR6 (D ₆)	—	保留	—	—	—
SR5 (D ₅)	FMR07	擦除状态	正常结束	错误结束	0
SR4 (D ₄)	FMR06	编程状态	正常结束	错误结束	0
SR3 (D ₃)	—	保留	—	—	—
SR2 (D ₂)	—	保留	—	—	—
SR1 (D ₁)	—	保留	—	—	—
SR0 (D ₀)	—	保留	—	—	—

D₀ ~ D₇：表示在执行读状态寄存器命令时被读取的数据总线。

如果执行清除状态寄存器命令，FMR07 位（SR5）~ FMR06 位（SR4）就变为“0”。

在 FMR07 位（SR5）或者 FMR06 位（SR4）为“1”时，不接受编程和块擦除命令。

18.4.5 全状态检查

如果发生错误，FMR0 寄存器的 FMR06 ~ FMR07 位就变为“1”，表示发生的各种错误。因此，能通过检查（全状态检查）这些状态，确认执行结果。

错误和 FMR0 寄存器的状态如表 18.6 所示，全状态检查流程图和各错误发生时的处理方法如图 18.11 所示。

表 18.6 错误和 FMR0 寄存器的状态

FMR00 寄存器（状态寄存器）的状态		错误	错误发生条件
FMR07 (SR5)	FMR06 (SR4)		
1	1	命令顺序错误	- 没有正确写命令时 - 在块擦除命令的第 2 总线周期写了无效数据（“D0₁₆”或者“FF₁₆”以外的值）时（注 1） - 在通过 FMR0 寄存器的 FMR02 位、FMR1 寄存器的 FMR15 位或者 FMR16 位置为禁止改写的状态下，执行编程命令或者块擦除命令时 - 在输入擦除命令时，输入了没配置闪存的地址时 - 在输入擦除命令时，对禁止改写的块执行了擦除操作时 - 在输入编程命令时，输入了没配置闪存的地址时 - 在输入编程命令时，对禁止改写的块执行了写操作时
1	0	擦除错误	执行块擦除命令，不能正确自动擦除时
0	1	编程错误	执行编程命令，不能正确自动编程时

注 1. 如果在这些命令的第 2 总线周期写“FF₁₆”，就变为读阵列（Read Array）模式，同时第 1 总线周期写的命令码无效。




图 18.11 全状态检查流程图和各错误发生时的处理方法

18.5 标准串行输入 / 输出模式

在标准串行输入 / 输出模式，使用对应本单片机的串行编程器，在将单片机安装在电路板的状态下，能改写用户 ROM 区。

标准串行输入 / 输出模式有时钟同步串行的标准串行输入 / 输出模式 1 和异步串行的标准串行输入 / 输出模式 2。

和串行编程器连接的例子请参照“附录 2. 串行编程器和 on-chip 调试仿真器的连接例子”。关于串行编程器，请向各厂商查询。另外，关于串行编程器的操作方法，请参照串行编程器的用户手册。

管脚的功能说明（闪存标准串行输入 / 输出模式）如表 18.7 所示，标准串行输入 / 输出模式时的管脚接线图如图 18.12 所示。

18.5.1 ID 码检查功能

判断从串行编程器送来的 ID 码是否和写在闪存中的 ID 码一致（参照“18.3 闪存改写禁止功能”）。

表 18.7 管脚的功能说明（闪存标准串行输入 / 输出模式）

管脚名称	名称	输入 / 输出	功能
V _{CC} 、V _{SS}	电源输入		必须给 V _{CC} 管脚输入编程和擦除的保证电压，给 V _{SS} 输入 0V。
IV _{CC}	IV _{CC}		必须在和 V _{SS} 之间连接电容（0.1μF）。
RESET	复位输入	输入	复位输入管脚。
P4 ₆ /X _{IN}	P4 ₆ 输入 / 时钟输入	输入	在使用标准串行输入 / 输出模式 2 时，必须在 X _{IN} 管脚和 X _{OUT} 管脚之间连接陶瓷谐振器或者晶体谐振器。 在标准串行输入 / 输出模式 1 使用主时钟时，必须在 X _{IN} 管脚和 X _{OUT} 管脚之间连接陶瓷谐振器或者晶体谐振器。在标准串行输入 / 输出模式 1 不使用主时钟时，必须通过电阻和 V _{CC} 连接（上拉）。
P4 ₇ /X _{OUT}	P4 ₇ 输入 / 时钟输出	输入 / 输出	
AV _{CC} 、AV _{SS}	模拟电源输入	输入	必须将 AV _{CC} 连接到 V _{CC} ，将 AV _{SS} 连接到 V _{SS} 。
V _{REF}	基准电压输入	输入	A/D 转换器的基准电压输入管脚。
P0 ₁ ~ P0 ₇	输入端口 P0	输入	输入输入“H”电平、输入“L”电平或者开路。
P1 ₀ ~ P1 ₇	输入端口 P1	输入	输入输入“H”电平、输入“L”电平或者开路。
P3 ₀ ~ P3 ₃	输入端口 P3	输入	输入输入“H”电平、输入“L”电平或者开路。
P4 ₅	输入端口 P4	输入	输入输入“H”电平、输入“L”电平或者开路。
P0 ₀	TxD 输出	输出	串行数据的输出管脚。
MODE	MODE	输入 / 输出	标准串行输入 / 输出模式 1：连接到闪存的编程器。 标准串行输入 / 输出模式 2：输入“L”电平。
CNV _{SS}	CNV _{SS}	输入 / 输出	标准串行输入 / 输出模式 1：连接到闪存的编程器。 标准串行输入 / 输出模式 2：输入“L”电平。
P3 ₇	RxD 输入	输入	串行数据的输入管脚。




图 18.12 标准串行输入 / 输出模式时的管脚接线图

- 标准串行输入 / 输出模式时的管脚处理例子

使用标准串行输入 / 输出模式 1 时的管脚处理例子如图 18.13 所示，使用标准串行输入 / 输出模式 2 时的管脚处理例子如图 18.14 所示。控制的管脚等根据编程器的不同而不同，详细内容请参照编程器的说明书。




图 18.13 使用标准串行输入 / 输出模式 1 时的管脚处理例子




图 18.14 使用标准串行输入 / 输出模式 2 时的管脚处理例子

19. On-chip 调试器

对单片机，提供了能使用 on-chip 调试器的功能。

On-chip 调试器和单片机的连接，请参照“附录 2. 串行编程器和 on-chip 调试仿真器的连接例子”。On-chip 调试器的详细内容，请参照各 on-chip 调试器的说明书。

各功能说明如下。由于不能调试使用了这些功能的用户系统，因此，在使用 on-chip 调试器的情况下，必须事先设计不使用这些功能的系统。另外，由于 on-chip 调试器使用闪存的 $0C000_{16} \sim 0C7FF_{16}$ 地址，因此，用户系统不能使用这些地址。

19.1 地址匹配中断

在执行任意地址的指令前，产生中断请求。用于调试程序的 BRK 中断功能。地址匹配中断的详细内容，请参照“11.4 地址匹配中断”。另外，在使用 on-chip 调试器时，用户系统不能设定地址匹配中断（AIER、RMAD0 和 RMAD1 寄存器、固定向量表）。

19.2 单步中断

每当执行一条指令时，产生中断请求。用于调试程序的单步功能。在使用单步中断时，不产生其它中断。单步中断是开发支持工具专用的中断。

19.3 UART1

UART1 用于和调试器（或者个人计算机）的通信。UART1 的详细内容请参照“14. 串行接口”。另外，在使用 on-chip 调试器时，用户系统不能使用 UART1 和与 UART1 共用的管脚功能（P0₀/AN₇/P3₇）。

19.4 BRK 指令

产生 BRK 中断请求。用于调试程序的 BRK 中断功能。BRK 指令的详细内容请参照“11.1 中断概要”和《R8C/Tiny 系列软件手册》。另外，在使用 on-chip 调试器时，用户系统不能使用 BRK 指令。

20. On-chip 调试器的注意事项


在使用 on-chip 调试器进行 R8C/10 群的程序开发和调试时，必须注意以下限制事项：

1. 不能使用 P0₀/AN₇/TxD₁₁ 管脚和 P3₇/TxD₁₀/RxD₁ 管脚。
2. 在给 PD3 寄存器（00E7₁₆ 地址）写数据时，必须将 bit7 置“0”。
3. 不能存取与串行 I/O1 有关的寄存器。
4. 由于 on-chip 调试器使用从 0C000₁₆ 到 0C7FF₁₆ 的地址，因此用户不能使用该区域。
5. 用户系统不能使用地址一致中断（ATER、RMAD0 和 RMAD1 寄存器以及固定向量表）。
6. 用户系统不能使用 BRK 指令。
7. 由于 on-chip 调试器将 FMR0 寄存器的 b5 置“1”后运行，因此用户程序不能将 b5 置“0”。
8. 在用户程序暂停时最多使用 8 个字节的栈指针，所以必须在堆栈区确保 8 个字节的空間。

On-chip 调试器的连接和使用方法有特殊的限制事项。关于 on-chip 调试器的详细内容，请参照各 on-chip 调试器手册。


附录

附录 1. 外形尺寸图




附录 2. 串行编程器和 on-chip 调试仿真器的连接例子

和 USB Flash Writer 的连接例子如附图 2.1 所示，和 M16C Flash Starter 的连接例子如附图 2.2 所示。




附图 2.1 和 USB Flash Writer (M3A-0665) 的连接例子



附图 2.2 和 M16C Flash Starter (M3A-0806) 的连接例子


和仿真器 E7 的连接例子如附图 2.3 所示。



附图 2.3 和仿真器 E7 (HS0007TCU01H) 的连接例子

附录 3. 振荡评价电路例子

振荡评价电路例子如附附图 3.1 所示。



附图 3.1 振荡评价电路例子

索引

A

AD	110
ADCON0	117
ADCON1	117
ADCON2	118
ADIC	51
AIER	64

C

CM0	33
CM1	33

D

DRR	131
-----------	-----

F

FMR0	155
FMR1	156
FMR4	156

I

INT0F	58
INT0IC	51
INT1IC	51
INT2IC	51
INT3IC	51
INTEN	58

K

KIEN	62
KUPIC	51

O

OCD	34
-----------	----

P

P0,P1,P3,P4	130
PD0,PD1,PD3,PD4	130
PM0	44
PM1	44
PRCR	43
PREX	69
PREY	78
PREZ	86

PUM	79/96
PUR0	131
PUR1	131

R

RMAD0	64
RMAD1	64

S

S0RIC	51
S0TIC	51
S1RIC	51
S1TIC	51

T

TC	91
TCC0	99
TCC1	99
TCIC	51
TCSS	69
TM0	99
TX	69
TXIC	51
TXMR	68
TYIC	51
TYPR	78
TYSC	78
TYZMR	81/96
TYZOC	78/86
TZIC	51
TZPR	86
TZSC	86

U

U0BRG	103
U1BRG	103
U0C0	104
U1C0	104
U0C1	105
U1C1	105
U0MR	104
U1MR	104
U0RB	103
U1RB	103
U0TB	103
U1TB	103
UCON	105

W

WDC 66

WDTS 66

WDTR..... 66

修订记录	R8C/10 群数据表
------	-------------

Rev.	发行日	修订内容	
		页	修订处
1.00	2004.03.19	-	初版发行
2.00	2006.03.16	全文	词汇统一（统一的词汇：内部振荡器、A/D 转换器）
		2	修改了表 1.1 中的工作环境温度：（选项）→（D 版） 删除了注。
		4	修改了表 1.2 和图 1.2 中的封装型号，并且删除了“在开发中”
		5	在图 1.3 中追加了注 3，并且修改了封装型号。
		6	在表 1.3 的 Ivcc 栏追加了“是用于稳定内部电源的管脚。”和“不能连接 Vcc。”的内容。
		9	在图 3.1 中追加了注 1。
		10	修改了表 4.1 中的地址 000F16: 000XXXX2 → 00011112
		12	修改了表 4.3 中的地址 009C16 和 009D16: XX16 → 0016
		13	修改了表 4.4 中的地址 01B316: 0100000X2 → 010000002 修改了表 4.4 中的地址 01B716: XX0000012 → 000000012 追加了注 1。
		14	修改了“5.1 硬件复位”的“●在电源稳定时”和“●在接通电源时”的等待 500μs → 等待 500μs（1/fRING × 20）。
		16	修改了图 5.2。
		19	在表 6.1 中追加了注 2。
		20	修改了图 6.1。
		21	修改了图 6.2: 系统时钟控制寄存器 0 修改了注 2 和注 3， 删除了注 6 修改了 CM06 的位名 系统时钟控制寄存器 1 修改了注 6 修改了 CM16 和 CM17 的位名
		23	在“6.1 主时钟”中追加了一部分内容。
		25	删除了“6.3.1 CPU 时钟”的一部分内容。
		26	删除了“●内部振荡器模式”的一部分内容。
		27	在表 6.3 中追加了定时器 Z 中断、定时器 C 中断和振荡停止检测中断的内容。
		28	在“6.4.3 停止模式”中的第 18、19 行为追加的内容。
		29	修改了图 6.5。
		30	删除了图 6.6。
		42	在表 10.1 中追加了参照的章节。
		43	修改了表名，并且在表 10.2 中追加了参照的章节。
		49	修改了“●寄存器保存”的内容，并且删除了注 1。 在图 10.6 和图 10.7 中追加了注 1。
		52	在“10.2.1 $\overline{\text{INT}}_0$ 中断”中的第 4 行为追加的内容。
		54	删除了“10.2.3 $\overline{\text{INT}}_1$ 中断和 $\overline{\text{INT}}_2$ 中断”中的一部分内容。
		55	在“10.2.4 $\overline{\text{INT}}_3$ 中断”中的第 5 行为追加的内容。
		60	修改了图 11.2（监视定时器控制寄存器的复位后的值）。

Rev.	发行日	修订内容	
		页	修订处
2.00	2006.03.16	62	删除了“12.1 定时器 X”中的一部分内容。
		65	删除和修改了表 12.3 中的内容。
		67	删除和修改了表 12.4 中的内容。
		68	删除和修改了表 12.5 中的内容。
			修改了图 12.7 中的 R0EDG 的功能。
		70	在表 12.6 中追加了 ($\overline{\text{INT}}_1$ 中断输入)。
			修改了图 12.8 中的 R0EDG 的功能。
		72	删除了“12.2 定时器 Y”中的一部分内容。
		73	在图 12.13 中追加了注 3。
		75	修改和追加了表 12.7 中的内容。
		77	修改和追加了表 12.8 中的内容、注。
		78	修改了图 12.16 中的 TYZMR 寄存器的 R1EDG 的功能，并且追加了注 3。
		80	删除了“12.3 定时器 Z”中的一部分内容。
			修改了图 12.18。
		81	在图 12.20 中追加了注 3 (TYZOC 寄存器)。
		83	修改和追加了表 12.9 中的内容。
		85	修改和追加了表 12.10 中的内容、注。
		87	修改和追加了表 12.11 中的内容，并且修改了注 2。
		89	修改了图 12.25 ($\text{TZPR}=03_{16} \rightarrow \text{TZPR}=01_{16}$)。
		90	修改和追加了表 12.12 中的内容，并且修改了注 2。
		93	修改和追加了表 12.13 中的内容。
		94	修改了图 12.29 (捕捉寄存器的复位后的值)。
			修改了“第 13 章 串行 I/O”→“第 13 章 串行接口”
		100	修改了表 13.1 中的内容 ($f_i/2(n+1) \rightarrow f_i/(2(n+1))$)。
		104	修改了“13.1.3 连续接收模式”的内容。
		105	修改了表 13.4 中的内容 ($f_j/16(n+1) \rightarrow f_j/(16(n+1))$)。
		106	修改了表 13.6。
		108	修改了图 13.10 (UiBRG 的计数源→UiBRG 的输出)。
		109	追加了“13.2.3 位速率”的内容。
		117	修改了图 14.6 的一部分内容。
			追加了“14.4 A/D 转换周期数”的内容。
		118	追加了“14.5 模拟输入内部等价电路”的内容。
		119	追加了“14.6 注入电流旁路电路”的内容。
		128 ~ 133	追加了“15.2 端口的设定”的内容。
		134	修改了表 15.24, 追加了图 15.9。
		135	删除了表 16.2 中的 Vcc 额定值的标准值，追加了注 3。

Rev.	发行日	修订内容	
		页	修订处
2.00	2006.03.16	136	修改了表 16.3 中的 Vref 额定值，删除了 f(XIN)，修改了注 3（Vcc → AVcc），追加了注 4。 修改了表 16.4 中的数据保持时间的额定值，追加了“擦除挂起请求间隔”的项。 修改了表 16.5 中的 td(P-R) 的额定值、单位和注 3（BCLK 开始启动 → CPU 时钟开始供给）。
		138	修改了表 16.6 中的 VOL 测定条件：I _{OH} → I _{OL} ，并且修改了 P10 ~ P17 的测定条件、额定值和单位。在滞后项中追加了 P45。
		139	修改了表 16.7 中的内部振荡器模式的额定值和单位。
		142	修改了表 16.13 中的 VOL 测定条件：I _{OH} → I _{OL} ，并且在滞后项中追加了 P45。
		143	修改了表 16.14 中的内部振荡器模式的额定值和单位。
		144	修改了表 16.15 中的额定值和最小值。
		148	修改了图 17.1。
		152	修改了“17.4.1 EW0 模式”的第 6 行的内容和“17.4.2 EW1 模式”的第 5 ~ 7 行的内容。
		153	修改了●FMR41 位：“1”（请求挂起）→“1”（请求擦除挂起） ●FMR46 位：“0”→“0”（禁止读）和“1”→“1”（允许读）
		154	修改了图 17.3 中的 FMR0 寄存器的复位后的值（XX000001 ₂ → 00000001 ₂ ），追加了注 6。
		155	修改了图 17.3-2 中的 FMR4 寄存器中的复位后的值（0100000X ₂ → 01000000 ₂ ）以及 FMR41 位 FMR46 位的功能。
		156	追加了“图 17.4 有关挂起的运行时序”。
		157	修改了图 17.7（等待快速擦写存储器电路稳定（10μs）→（15μs）和注 3 的（10μs）→（15μs）和图标，并且追加了注 4。
		158	修改了表 17.4 的 BA：块的最高位地址→块的任意地址
		159	修改了●编程的第 11 行的内容（读命令→读阵列命令）。
		160	修改了●块擦除的第 1 行和图 17.9 的内容（块的最高位地址→块的任意地址）。
		161	在图 17.10 中追加了注 2。
		163	在表 17.6 的错误发生条件中追加了内容。
		167	修改了图 17.12 中的封装名。
		169	修改了“18.1 地址一致中断”的一部分内容。
		171	追加了 19.1.1 和 19.1.2 的内容。
		175	追加了“19.3 时钟发生电路”的内容。
		176	修改了“19.4.4 定时器 Z”的一部分内容。
		178	修改了“19.6 A/D 转换器”的一部分内容。

Rev.	发行日	修订内容	
		页	修订处
2.00	2006.03.16	179	改变了“19.7.1 CPU 改写模式”的项目排列。
			删除了●等待模式和●停止模式的项目，追加了●快速擦写存储器的初始化和●停止模式或者等待模式的转移的项目，修改了●中断且追加了表 19.1 和表 19.2。
		183	修改了“第 20 章 在位式调试器的注意事项”的一部分内容。
		185	改变了外形尺寸图。
		189	追加了“附录 3 振荡评价电路例子”
2.10	2006.12.14	全文	词汇统一（位 0 → bit0、再装入寄存器→重加载寄存器、地址一致 → 地址匹配、内部调试 → on-chip 调试、快速擦写存储器 → 闪存）。
		3	图 1.1: 系统时钟生成 → 系统时钟发生器。
		7	2.1.1: 追加“转移到停止模式时，必须使用下列程序：”，删除“程序例子”。
		21	表 5.3 0081 ₁₆ : 预定标器 Y → 预定标器 Y 寄存器， 0085 ₁₆ : 预定标器 Z → 预定标器 Z 寄存器， 0090 ₁₆ : 定时器 C → 定标器 C 寄存器。
		29	图 6.2 快速擦写存储器的启动时间: CPU 时钟 ×72 个周期 → CPU 时钟 ×64 个周期。
		31	表 7.1: 删除注 2。
		34	图 7.3: 注 3 → OCD3 位在 OCD1 ~ OCD0 位为“11 ₂ ”时有效。
		37	表 7.2: “CM1 寄存器”追加“CM13”。
		45	表 10.1: SFR → SFR/ 数据闪存; ROM/RAM → 程序 ROM/RAM。
		45	表 10.2: SFR → SFR/ 数据闪存; ROM/RAM → 程序 ROM/RAM。
		57	图 11.9: 删除注 1。
		68	图 13.1: 外围数据总线 → 数据总线
		69	表 13.3: 追加注 1。
		78	图 13.13: 外围数据总线 → 数据总线
		103	图 14.3: “UARTi 发送缓冲寄存器”追加“位符号”一栏。 “UARTi 接收缓冲寄存器”的“位符号”第三行追加“(b11-b9)”。
			“UARTi 传送速度寄存器”追加“注 3”。
		104	图 14.4: “UARTi 发送 / 接收控制器 0”追加“注 1”。
		105	图 14.5: “UART 发送 / 接收控制器 2”追加“注 2”。
		111	表 14.5: “UiBRG”一栏的“—” → “0 ~ 7”。
		116	图 15.1: “Vref” → “Vcom”。
		124	追加“15.7 A/D 转换时传感器的输出阻抗”。
		126	图 16.1: 追加注 1。
		127	图 16.2: 追加注 1。
		128	图 16.3: 追加注 1。
		129	图 16.4: 追加注 3。
		137	表 16.20: “PD3_1” → “PD3_3”。
		138	表 16.22: “PD4_3” → “PD4_5”。
		138	表 16.23: “设定值”的第二行“110” → “101”。

Rev.	发行日	修订内容	
		页	修订处
2.10	2006.12.14	141	表 17.4: “测定条件”的第二行和第三行删除、 “Topr=55°C” → “环境温度 =55°C”，追加注 2。
		144	表 17.7: “[Vcc=5V]” → “（在没有指定的情况下，Topr=-40°C ~ 85°C）”，删除注 2。
		148	表 17.14: “[Vcc=3V]” → “（在没有指定的情况下，Topr=-40°C ~ 85°C）”，删除注 2。
		148	图 18.3-2: 注 2 的“此期间以外为“1”” → “此期间以外为“0””。
		162	图 18.10: “给块的最高位地址” → “给块的任意地址”。
		164	图 18.11: 全体更新。
		165	表 18.7: “功能”的第三行删除“在 RESET 管脚为“L”电平期间，必须给 XIN 管脚输入 20 个周期以上的时钟。”
		171	附图 2.2: 全体更新。

瑞萨 16 位单片机 M16C 族 /R8C/Tiny 系列
硬件手册
R8C/10 群

Publication Date: 1st Edition, March, 2004
Rev.2.10, December 14, 2006
Published by: Sales Strategic Planning Div.
Renesas Technology Corp.
Edited by: Customer Support Department
Global Strategic Communication Div.
Renesas Solutions Corp.

Renesas Technology Corp. Sales Strategic Planning Div. Nippon Bldg., 2-6-2, Ohte-machi, Chiyoda-ku, Tokyo 100-0004, Japan



RENESAS SALES OFFICES

<http://www.renesas.com>

Refer to "<http://www.renesas.com/en/network>" for the latest and detailed information.

Renesas Technology America, Inc.

450 Holger Way, San Jose, CA 95134-1368, U.S.A
Tel: <1> (408) 382-7500, Fax: <1> (408) 382-7501

Renesas Technology Europe Limited

Dukes Meadow, Millboard Road, Bourne End, Buckinghamshire, SL8 5FH, U.K.
Tel: <44> (1628) 585-100, Fax: <44> (1628) 585-900

Renesas Technology (Shanghai) Co., Ltd.

Unit 204, 205, AZIACenter, No.1233 Lujiazui Ring Rd, Pudong District, Shanghai, China 200120
Tel: <86> (21) 5877-1818, Fax: <86> (21) 6887-7898

Renesas Technology Hong Kong Ltd.

7th Floor, North Tower, World Finance Centre, Harbour City, 1 Canton Road, Tsimshatsui, Kowloon, Hong Kong
Tel: <852> 2265-6688, Fax: <852> 2730-6071

Renesas Technology Taiwan Co., Ltd.

10th Floor, No.99, Fushing North Road, Taipei, Taiwan
Tel: <886> (2) 2715-2888, Fax: <886> (2) 2713-2999

Renesas Technology Singapore Pte. Ltd.

1 Harbour Front Avenue, #06-10, Keppel Bay Tower, Singapore 098632
Tel: <65> 6213-0200, Fax: <65> 6278-8001

Renesas Technology Korea Co., Ltd.

Kukje Center Bldg. 18th Fl., 191, 2-ka, Hangang-ro, Yongsan-ku, Seoul 140-702, Korea
Tel: <82> (2) 796-3115, Fax: <82> (2) 796-2145

Renesas Technology Malaysia Sdn. Bhd

Unit 906, Block B, Menara Amcorp, Amcorp Trade Centre, No.18, Jalan Persiaran Barat, 46050 Petaling Jaya, Selangor Darul Ehsan, Malaysia
Tel: <603> 7955-9390, Fax: <603> 7955-9510

R8C/10群



瑞萨电子株式会社

RCJ09B0005-0210