

致尊敬的顾客

关于产品目录等资料中的旧公司名称

NEC电子公司与株式会社瑞萨科技于2010年4月1日进行业务整合（合并），整合后的新公司暨“瑞萨电子公司”继承两家公司的所有业务。因此，本资料中虽还保留有旧公司名称等标识，但是并不妨碍本资料的有效性，敬请谅解。

瑞萨电子公司网址：<http://www.renesas.com>

2010年4月1日
瑞萨电子公司

【发行】瑞萨电子公司（<http://www.renesas.com>）

【业务咨询】<http://www.renesas.com/inquiry>

Notice

1. All information included in this document is current as of the date this document is issued. Such information, however, is subject to change without any prior notice. Before purchasing or using any Renesas Electronics products listed herein, please confirm the latest product information with a Renesas Electronics sales office. Also, please pay regular and careful attention to additional and different information to be disclosed by Renesas Electronics such as that disclosed through our website.
2. Renesas Electronics does not assume any liability for infringement of patents, copyrights, or other intellectual property rights of third parties by or arising from the use of Renesas Electronics products or technical information described in this document. No license, express, implied or otherwise, is granted hereby under any patents, copyrights or other intellectual property rights of Renesas Electronics or others.
3. You should not alter, modify, copy, or otherwise misappropriate any Renesas Electronics product, whether in whole or in part.
4. Descriptions of circuits, software and other related information in this document are provided only to illustrate the operation of semiconductor products and application examples. You are fully responsible for the incorporation of these circuits, software, and information in the design of your equipment. Renesas Electronics assumes no responsibility for any losses incurred by you or third parties arising from the use of these circuits, software, or information.
5. When exporting the products or technology described in this document, you should comply with the applicable export control laws and regulations and follow the procedures required by such laws and regulations. You should not use Renesas Electronics products or the technology described in this document for any purpose relating to military applications or use by the military, including but not limited to the development of weapons of mass destruction. Renesas Electronics products and technology may not be used for or incorporated into any products or systems whose manufacture, use, or sale is prohibited under any applicable domestic or foreign laws or regulations.
6. Renesas Electronics has used reasonable care in preparing the information included in this document, but Renesas Electronics does not warrant that such information is error free. Renesas Electronics assumes no liability whatsoever for any damages incurred by you resulting from errors in or omissions from the information included herein.
7. Renesas Electronics products are classified according to the following three quality grades: “Standard”, “High Quality”, and “Specific”. The recommended applications for each Renesas Electronics product depends on the product’s quality grade, as indicated below. You must check the quality grade of each Renesas Electronics product before using it in a particular application. You may not use any Renesas Electronics product for any application categorized as “Specific” without the prior written consent of Renesas Electronics. Further, you may not use any Renesas Electronics product for any application for which it is not intended without the prior written consent of Renesas Electronics. Renesas Electronics shall not be in any way liable for any damages or losses incurred by you or third parties arising from the use of any Renesas Electronics product for an application categorized as “Specific” or for which the product is not intended where you have failed to obtain the prior written consent of Renesas Electronics. The quality grade of each Renesas Electronics product is “Standard” unless otherwise expressly specified in a Renesas Electronics data sheets or data books, etc.
 - “Standard”: Computers; office equipment; communications equipment; test and measurement equipment; audio and visual equipment; home electronic appliances; machine tools; personal electronic equipment; and industrial robots.
 - “High Quality”: Transportation equipment (automobiles, trains, ships, etc.); traffic control systems; anti-disaster systems; anti-crime systems; safety equipment; and medical equipment not specifically designed for life support.
 - “Specific”: Aircraft; aerospace equipment; submersible repeaters; nuclear reactor control systems; medical equipment or systems for life support (e.g. artificial life support devices or systems), surgical implantations, or healthcare intervention (e.g. excision, etc.), and any other applications or purposes that pose a direct threat to human life.
8. You should use the Renesas Electronics products described in this document within the range specified by Renesas Electronics, especially with respect to the maximum rating, operating supply voltage range, movement power voltage range, heat radiation characteristics, installation and other product characteristics. Renesas Electronics shall have no liability for malfunctions or damages arising out of the use of Renesas Electronics products beyond such specified ranges.
9. Although Renesas Electronics endeavors to improve the quality and reliability of its products, semiconductor products have specific characteristics such as the occurrence of failure at a certain rate and malfunctions under certain use conditions. Further, Renesas Electronics products are not subject to radiation resistance design. Please be sure to implement safety measures to guard them against the possibility of physical injury, and injury or damage caused by fire in the event of the failure of a Renesas Electronics product, such as safety design for hardware and software including but not limited to redundancy, fire control and malfunction prevention, appropriate treatment for aging degradation or any other appropriate measures. Because the evaluation of microcomputer software alone is very difficult, please evaluate the safety of the final products or system manufactured by you.
10. Please contact a Renesas Electronics sales office for details as to environmental matters such as the environmental compatibility of each Renesas Electronics product. Please use Renesas Electronics products in compliance with all applicable laws and regulations that regulate the inclusion or use of controlled substances, including without limitation, the EU RoHS Directive. Renesas Electronics assumes no liability for damages or losses occurring as a result of your noncompliance with applicable laws and regulations.
11. This document may not be reproduced or duplicated, in any form, in whole or in part, without prior written consent of Renesas Electronics.
12. Please contact a Renesas Electronics sales office if you have any questions regarding the information contained in this document or Renesas Electronics products, or if you have any other inquiries.

(Note 1) “Renesas Electronics” as used in this document means Renesas Electronics Corporation and also includes its majority-owned subsidiaries.

(Note 2) “Renesas Electronics product(s)” means any product developed or manufactured by or for Renesas Electronics.

R8C/2K 群、 R8C/2L 群

瑞萨单片机
M16C 族 / R8C/Tiny 系列

Notes regarding these materials

1. This document is provided for reference purposes only so that Renesas customers may select the appropriate Renesas products for their use. Renesas neither makes warranties or representations with respect to the accuracy or completeness of the information contained in this document nor grants any license to any intellectual property rights or any other rights of Renesas or any third party with respect to the information in this document.
2. Renesas shall have no liability for damages or infringement of any intellectual property or other rights arising out of the use of any information in this document, including, but not limited to, product data, diagrams, charts, programs, algorithms, and application circuit examples.
3. You should not use the products or the technology described in this document for the purpose of military applications such as the development of weapons of mass destruction or for the purpose of any other military use. When exporting the products or technology described herein, you should follow the applicable export control laws and regulations, and procedures required by such laws and regulations.
4. All information included in this document such as product data, diagrams, charts, programs, algorithms, and application circuit examples, is current as of the date this document is issued. Such information, however, is subject to change without any prior notice. Before purchasing or using any Renesas products listed in this document, please confirm the latest product information with a Renesas sales office. Also, please pay regular and careful attention to additional and different information to be disclosed by Renesas such as that disclosed through our website. (<http://www.renesas.com>)
5. Renesas has used reasonable care in compiling the information included in this document, but Renesas assumes no liability whatsoever for any damages incurred as a result of errors or omissions in the information included in this document.
6. When using or otherwise relying on the information in this document, you should evaluate the information in light of the total system before deciding about the applicability of such information to the intended application. Renesas makes no representations, warranties or guaranties regarding the suitability of its products for any particular application and specifically disclaims any liability arising out of the application and use of the information in this document or Renesas products.
7. With the exception of products specified by Renesas as suitable for automobile applications, Renesas products are not designed, manufactured or tested for applications or otherwise in systems the failure or malfunction of which may cause a direct threat to human life or create a risk of human injury or which require especially high quality and reliability such as safety systems, or equipment or systems for transportation and traffic, healthcare, combustion control, aerospace and aeronautics, nuclear power, or undersea communication transmission. If you are considering the use of our products for such purposes, please contact a Renesas sales office beforehand. Renesas shall have no liability for damages arising out of the uses set forth above.
8. Notwithstanding the preceding paragraph, you should not use Renesas products for the purposes listed below:
 - (1) artificial life support devices or systems
 - (2) surgical implantations
 - (3) healthcare intervention (e.g., excision, administration of medication, etc.)
 - (4) any other purposes that pose a direct threat to human lifeRenesas shall have no liability for damages arising out of the uses set forth in the above and purchasers who elect to use Renesas products in any of the foregoing applications shall indemnify and hold harmless Renesas Technology Corp., its affiliated companies and their officers, directors, and employees against any and all damages arising out of such applications.
9. You should use the products described herein within the range specified by Renesas, especially with respect to the maximum rating, operating supply voltage range, movement power voltage range, heat radiation characteristics, installation and other product characteristics. Renesas shall have no liability for malfunctions or damages arising out of the use of Renesas products beyond such specified ranges.
10. Although Renesas endeavors to improve the quality and reliability of its products, IC products have specific characteristics such as the occurrence of failure at a certain rate and malfunctions under certain use conditions. Please be sure to implement safety measures to guard against the possibility of physical injury, and injury or damage caused by fire in the event of the failure of a Renesas product, such as safety design for hardware and software including but not limited to redundancy, fire control and malfunction prevention, appropriate treatment for aging degradation or any other applicable measures. Among others, since the evaluation of microcomputer software alone is very difficult, please evaluate the safety of the final products or system manufactured by you.
11. In case Renesas products listed in this document are detached from the products to which the Renesas products are attached or affixed, the risk of accident such as swallowing by infants and small children is very high. You should implement safety measures so that Renesas products may not be easily detached from your products. Renesas shall have no liability for damages arising out of such detachment.
12. This document may not be reproduced or duplicated, in any form, in whole or in part, without prior written approval from Renesas.
13. Please contact a Renesas sales office if you have any questions regarding the information contained in this document, Renesas semiconductor products, or if you have any other inquiries.

注意

本文只是参考译文，前页所载英文版“Cautions”具有正式效力。

关于利用本资料时的注意事项

1. 本资料是为了让用户根据用途选择合适的本公司产品的参考资料，对于本资料中所记载的技术信息，并非意味着对本公司或者第三者的知识产权及其他权利做出保证或对实施权力进行的承诺。
2. 对于因使用本资料所记载的产品数据、图、表、程序、算法及其他应用电路例而引起的损害或者对第三者的知识产权及其他权利造成侵犯，本公司不承担任何责任。
3. 不能将本资料所记载的产品和技术用于大规模破坏性武器的开发等目的、军事目的或其他的军需用途方面。另外，在出口时必须遵守日本的《外汇及外国贸易法》及其他出口的相关法令并履行这些法令中规定的必要手续。
4. 本资料所记载的产品数据、图、表、程序、算法以及其他应用电路例等所有信息均为本资料发行时的内容，本公司有可能在未做事先通知的情况下，对本资料所记载的产品或者产品规格进行更改。所以在购买和使用本公司的半导体产品之前，请事先向本公司的营业窗口确认最新的信息并经常留意本公司通过公司主页 (<http://www.renesas.com>)等公开的最新信息。
5. 对于本资料中所记载的信息，制作时我们尽力保证出版时的精确性，但不承担因本资料的叙述不当而致使顾客遭受损失等的任何相关责任。
6. 在使用本资料所记载的产品数据、图、表等所示的技术内容、程序、算法及其他应用电路例时，不仅要对所使用的技术信息进行单独评价，还要对整个系统进行充分的评价。请顾客自行负责，进行是否适用的判断。本公司对于是否适用不负任何责任。
7. 本资料中所记载的产品并非针对万一出现故障或是错误运行就会威胁到人的生命或给人体带来危害的机器、系统(如各种安全装置或者运输交通用的、医疗、燃烧控制、航天器械、核能、海底中继用的机器和系统等)而设计和制造的,特别是对于品质和可靠性要求极高的机器和系统等(将本公司指定用于汽车方面的产品用于汽车时除外)。如果要用于上述的目的,请务必事先向本公司的营业窗口咨询。另外,对于用于上述目的而造成的损失等,本公司概不负责。
8. 除上述第7项内容外,不能将本资料中记载的产品用于以下用途。如果用于以下用途而造成的损失,本公司概不负责。
 - 1) 生命维持装置。
 - 2) 植埋于人体使用的装置。
 - 3) 用于治疗(切除患部、给药等)的装置。
 - 4) 其他直接影响到人的生命的装置。
9. 在使用本资料所记载的产品时,对于最大额定值、工作电源电压的范围、放热特性、安装条件及其他条件请在本公司规定的保证范围内使用。如果超出了本公司规定的保证范围使用时,对于由此而造成的故障和出现的事故,本公司将不承担任何责任。
10. 本公司一直致力于提高产品的质量和可靠性,但一般来说,半导体产品总会以一定的概率发生故障、或者由于使用条件不同而出现错误运行等。为了避免因本公司的产品发生故障或者错误运行而导致人身事故和火灾或造成社会性的损失,希望客户能自行负责进行冗余设计、采取延烧对策及进行防止错误运行等的安全设计(包括硬件和软件两方面的设计)以及老化处理等,这是作为机器和系统的出厂保证。特别是单片机的软件,由于单独进行验证很困难,所以要求在顾客制造的最终的机器及系统上进行安全检验工作。
11. 如果把本资料所记载的产品从其载体设备上卸下,有可能造成婴儿误吞的危险。顾客在将本公司产品安装到顾客的设备上时,请顾客自行负责将本公司产品设置为不容易剥落的安全设计。如果从顾客的设备上剥落而造成事故时,本公司将不承担任何责任。
12. 在未得到本公司的事先书面认可时,不可将本资料的一部分或者全部转载或者复制。
13. 如果需要了解关于本资料的详细内容,或者有其他关心的问题,请向本公司的营业窗口咨询。

产品使用上的注意事项

本文对适用于所有单片机产品的“使用注意事项”进行说明，有关个别的使用注意事项请参照正文。此外，如果出现与本手册的正文不同的记载，以本文的记载为准。

1. 未使用引脚的处理

【注意】将未使用的引脚按照本文的“未使用引脚的处理”进行处理。

CMOS产品的输入引脚一般为高阻抗输入。如果单片机在未使用的输入引脚处于开放状态下运行，就可能因感应而LSI周围的噪声外加到未使用的输入引脚，导致在LSI内部产生穿透电流，或者被误认为是输入信号，引起误动作。未使用的引脚必须按照本文的“未使用引脚的处理”的指示进行处理。

2. 接通电源时的处理

【注意】接通电源时产品处于不定状态。

接通电源时，LSI内部电路、寄存器的设定和各引脚处于不确定状态。对于用外部复位引脚进行复位的产品，在接通电源到复位有效的期间，不能保证引脚的状态。

同样，对于用内部上电复位功能进行复位的产品，在接通电源到达到复位所需规定电压的期间，不能保证引脚的状态。

3. 禁止存取保留地址

【注意】禁止存取保留地址

在地址区域中分配有用作将来功能扩展的保留地址。因为无法保证存取这些地址时的运行，所以请不要进行存取。

4. 关于时钟

【注意】复位时，必须在时钟稳定后解除复位。

在程序执行中切换时钟时，必须在切换目的时钟稳定之后进行。复位时，对于通过使用外部振荡器（或者外部振荡电路）的时钟开始运行的系统，必须在时钟充分稳定后解除复位。另外，在程序执行中切换成使用外部振荡器（或者外部振荡电路）的时钟时，必须在切换目的时钟充分稳定后进行。

5. 关于产品间的差异

【注意】在更换不同型号的产品时，必须事先确认是否没问题。

即使是同一个群中的单片机，如果产品型号不同，就可能因内部存储器、版图模式等的不同而引起特性的不同。因此，在更换不同型号的产品时，必须对每一个型号的产品进行系统评价测试。

本手册的使用方法

1 目的和对象

本手册是一本帮助用户理解本单片机的硬件功能和电特性的手册，它以设计本单片机应用系统的用户为对象。在使用本手册时，需要具备电路、逻辑电路以及单片机的基础知识。

本手册由产品概要、CPU、系统控制功能、外围功能、电特性、使用注意事项等几部分组成。

必须在充分确认过注意事项后使用本单片机。注意事项记载在各章的正文中、各章的最后和注意事项的章节中。

修订记录归纳了对旧版本记载内容的更正或追加的主要位置，但是没有记录全部的修订内容。详细内容请通过本手册的正文确认。

为 R8C/2K 群、R8C/2L 群准备了以下的文献。请使用最新的文献，最新版本刊登在瑞萨科技的主页上。

文献的种类	记载内容	资料名	资料号
数据表	硬件的概要和电特性	R8C/2K 群、R8C/2L 群 数据表	REJ03B0219
硬件手册	硬件的说明（引脚配置、存储器映像、外围功能的说明、电特性、时序）和运行说明 ※有关外围功能的使用方法，请参照应用注意事项。	R8C/2K 群、R8C/2L 群 硬件手册	本硬件手册
软件手册	CPU 指令设定的说明	R8C/Tiny 系列软件手册	RCJ09B0006
应用手册	外围功能的使用方法、应用例子 参考程序 汇编语言、C 语言的编程方法	刊登在瑞萨科技的主页上	
RENESAS TECHNICAL UPDATE	有关产品规格、文献等的速报		

2 数字、符号的表示

本手册使用的寄存器名或位名、数字或符号的表示范例如下所示。

1. 寄存器名、位名、引脚名

在正文中用符号表示。符号后面带有寄存器、位、引脚字样加以区别。

（例）PM0 寄存器的 PM03 位

P3_5 引脚、VCC 引脚

2. 数字的表示

2 进制数的后面带有“b”，但是在只有 1 位时数字后面什么也没有；16 进制数后面带有“h”；十进制数后面什么也没有。


（例）2 进制数：11b

16 进制数：EFA0h

10 进制数：1234

3 寄存器图表的阅读方法

说明在寄存器图表中使用的符号和用语



*1

空白：按用途，置“0”或“1”。

0：置“0”。

1：置“1”。

×：什么也不指定。

*2

RW：可读，可写。

RO：可读，写数据无效。

WO：可写，不能读取位的状态。

—：什么也不指定。

*3

- 保留位
保留位，必须写指定值。

*4

- 什么也不指定
对该位，什么也不指定。根据将来外围功能的发展，可能出现新的功能。写数据时只能写“0”。
- 不能设定
不保证设定后的运行。
- 功能根据运行模式而不同
位功能根据外围功能的模式发生变化，请参照各模式的寄存器图表。

*5

2 进制或者 16 进制的记数法按各手册而定。

4 省略语及简称的说明

省略 / 简称	全称	备注
ACIA	Asynchronous Communication Interface Adapter	异步通信适配器
bps	bits per second	传送速度单位
CRC	Cyclic Redundancy Check	循环冗余校验
DMA	Direct Memory Access	
DMAC	Direct Memory Access Controller	
GSM	Global System for Mobile Communications	
Hi-Z	High Impedance	
IEBus	Inter Equipment bus	NEC 电子公司提倡的通信方式
I/O	Input/Output	输入 / 输出
IrDA	Infrared Data Association	红外线数据协会
LSB	Least Significant Bit	最低有效位
MSB	Most Significant Bit	最高有效位
NC	Non-Connection	未连接引脚
PLL	Phase Locked Loop	锁相环路
PWM	Pulse Width Modulation	脉冲宽度调制
SFR	Special Function Registers	外围电路控制寄存器组
SIM	Subscriber Identity Module	ISO-7816 规定的 IC 卡
UART	Universal Asynchronous Receiver/Transmitter	异步串行接口
VCO	Voltage Controlled Oscillator	电压控制振荡器

所有商标及注册商标分别归属于其所有者。

目 录

地址 - 页速查表.....	速查表 -1
1. 概要	1
1.1 特点	1
1.1.1 用途	1
1.1.2 规格概要	2
1.2 产品一览	6
1.3 框图	8
1.4 引脚配置图	9
1.5 引脚功能的说明	11
2. 使用注意事项	12
2.1 时钟发生电路的使用注意事项	12
2.1.1 停止模式	12
2.1.2 等待模式	12
2.1.3 振荡停止检测功能	12
2.1.4 振荡电路常数	12
2.2 中断的使用注意事项	13
2.2.1 地址 00000h 的读取	13
2.2.2 SP 的设定	13
2.2.3 外部中断和键输入中断	13
2.2.4 中断源的更改	14
2.2.5 中断控制寄存器的更改	15
2.3 定时器	16
2.3.1 定时器 RA 的使用注意事项	16
2.3.2 定时器 RB 的使用注意事项	17
2.3.3 定时器 RC 的使用注意事项	20
2.3.4 定时器 RD 的使用注意事项	21
2.4 串行接口的使用注意事项	27
2.5 硬件 LIN 的使用注意事项	27
2.6 A/D 转换器的使用注意事项	27
2.7 闪存的使用注意事项	28
2.7.1 CPU 改写模式	28
2.8 有关噪声的注意事项	29
2.8.1 作为噪声和门锁对策, 在 VCC-VSS 引脚之间插入旁路电容	29
2.8.2 端口控制寄存器的噪声误动作对策	29
3. 中央处理器 (CPU)	30
3.1 数据寄存器 (R0、R1、R2、R3)	31
3.2 地址寄存器 (A0、A1)	31
3.3 帧基址寄存器 (FB)	31
3.4 中断表寄存器 (INTB)	31
3.5 程序计数器 (PC)	31
3.6 用户堆栈指针 (USP) 和中断堆栈指针 (ISP)	31
3.7 堆栈基址寄存器 (SB)	31
3.8 标志寄存器 (FLG)	32
3.8.1 进位标志 (C 标志)	32
3.8.2 调试标志 (D 标志)	32
3.8.3 零标志 (Z 标志)	32

3.8.4	符号标志 (S 标志)	32
3.8.5	寄存器组指定标志 (B 标志)	32
3.8.6	上溢标志 (O 标志)	32
3.8.7	中断允许标志 (I 标志)	32
3.8.8	堆栈指针指定标志 (U 标志)	32
3.8.9	处理器中断优先级 (IPL)	32
3.8.10	保留位	32
4.	存储器	33
4.1	R8C/2K 群	33
4.2	R8C/2L 群	34
5.	SFR	35
6.	复位	42
6.1	硬件复位	45
6.1.1	电源稳定的情况	45
6.1.2	接通电源的情况	45
6.2	上电复位功能	47
6.3	电压监视 0 复位	48
6.4	电压监视 1 复位	48
6.5	电压监视 2 复位	48
6.6	看门狗定时器复位	49
6.7	软件复位	49
7.	电压检测电路	50
7.1	VCC 输入电压的监视	57
7.1.1	Vdet0 的监视	57
7.1.2	Vdet1 的监视	57
7.1.3	Vdet2 的监视	57
7.2	电压监视 0 复位	57
7.3	电压监视 1 中断和电压监视 1 复位	59
7.4	电压监视 2 中断和电压监视 2 复位	61
8.	可编程输入 / 输出端口	63
8.1	可编程输入 / 输出端口的功能	63
8.2	对外围功能的影响	64
8.3	可编程输入 / 输出端口以外的引脚	64
8.4	端口的设定	74
8.5	未使用引脚的处理	86
9.	处理器模式	87
9.1	处理器模式的种类	87
10.	总线控制	88
11.	时钟发生电路	89
11.1	XIN 时钟	98
11.2	内部振荡器时钟	99
11.2.1	低速内部振荡器时钟	99
11.2.2	高速内部振荡器时钟	99
11.3	CPU 时钟和外围功能时钟	99
11.3.1	系统时钟	99

11.3.2	CPU 时钟	99
11.3.3	外围功能时钟 (f1、f2、f4、f8、f32)	100
11.3.4	fOCO	100
11.3.5	fOCO40M	100
11.3.6	fOCO-F	100
11.3.7	fOCO-S	100
11.3.8	fOCO128	100
11.4	功率控制	101
11.4.1	标准运行模式	101
11.4.2	等待模式	102
11.4.3	停止模式	104
11.5	振荡停止检测功能	107
11.5.1	振荡停止检测功能的使用方法	107
11.6	时钟发生电路的使用注意事项	110
11.6.1	停止模式	110
11.6.2	等待模式	110
11.6.3	振荡停止检测功能	110
11.6.4	振荡电路常数	110
12.	保护	111
13.	中断	112
13.1	中断概要	112
13.1.1	中断分类	112
13.1.2	软件中断	112
13.1.3	特殊中断	113
13.1.4	外围功能中断	114
13.1.5	中断和中断向量	114
13.1.6	中断控制	116
13.2	INT 中断	124
13.2.1	INT _i 中断 (i=0、1、3)	124
13.2.2	INT _i 输入滤波器 (i=0、1、3)	126
13.3	键输入中断	127
13.4	地址匹配中断	128
13.5	定时器 RC 中断和定时器 RD 中断 (有多个中断请求源的中断)	130
13.6	中断的使用注意事项	131
13.6.1	地址 00000h 的读取	131
13.6.2	SP 的设定	131
13.6.3	外部中断和键输入中断	131
13.6.4	中断源的更改	131
13.6.5	中断控制寄存器的更改	132
14.	ID 码区	134
14.1	概要	134
14.2	功能	134
14.3	ID 码区的使用注意事项	135
14.3.1	ID 码区的设定例子	135
15.	选项功能选择区	136
15.1	概要	136
15.2	OFS 寄存器	136
15.3	选项功能选择区的使用注意事项	137

15.3.1	选项功能选择区的设定例子	137
16.	看门狗定时器	138
16.1	计数源保护模式无效时	142
16.2	计数源保护模式有效时	143
17.	定时器	144
17.1	定时器 RA	146
17.1.1	定时器模式	149
17.1.2	脉冲输出模式	151
17.1.3	事件计数器模式	153
17.1.4	脉宽测量模式	155
17.1.5	脉冲周期测量模式	158
17.1.6	定时器 RA 的使用注意事项	161
17.2	定时器 RB	162
17.2.1	定时器模式	166
17.2.2	可编程波形发生模式	169
17.2.3	可编程单触发发生模式	172
17.2.4	可编程等待单触发发生模式	176
17.2.5	定时器 RB 的使用注意事项	179
17.3	定时器 RC	182
17.3.1	概要	182
17.3.2	定时器 RC 的关联寄存器	184
17.3.3	有关多个模式的共同事项	192
17.3.4	定时器模式（输入捕捉功能）	197
17.3.5	定时器模式（输出比较功能）	202
17.3.6	PWM 模式	208
17.3.7	PWM2 模式	213
17.3.8	定时器 RC 中断	219
17.3.9	定时器 RC 的使用注意事项	220
17.4	定时器 RD	221
17.4.1	计数源	226
17.4.2	缓冲器运行	227
17.4.3	同步运行	229
17.4.4	脉冲输出的强制截止	230
17.4.5	输入捕捉功能	232
17.4.6	输出比较功能	245
17.4.7	PWM 模式	260
17.4.8	复位同步 PWM 模式	271
17.4.9	互补 PWM 模式	281
17.4.10	PWM3 模式	293
17.4.11	定时器 RD 中断	304
17.4.12	定时器 RD 的使用注意事项	305
18.	串行接口	311
18.1	时钟同步串行 I/O 模式	317
18.1.1	极性选择功能	320
18.1.2	LSB 先或者 MSB 先的选择	320
18.1.3	连续接收模式	321
18.2	时钟异步串行 I/O（UART）模式	321
18.2.1	位速率	324
18.3	串行接口的使用注意事项	325

19.	硬件 LIN	326
19.1	特点	326
19.2	输入 / 输出引脚	326
19.3	寄存器构成	327
19.4	运行说明	328
19.4.1	主模式	328
19.4.2	从属模式	331
19.4.3	总线冲突检测功能	334
19.4.4	硬件 LIN 的结束处理	335
19.5	中断请求	336
19.6	硬件 LIN 的使用注意事项	336
20.	A/D 转换器	337
20.1	单次模式	341
20.2	重复模式	344
20.3	采样 & 保持	347
20.4	A/D 转换周期数	347
20.5	模拟输入内部等效电路	348
20.6	A/D 转换时传感器的输出阻抗	349
20.7	A/D 转换器的使用注意事项	350
21.	闪存	351
21.1	概要	351
21.2	存储器的配置	352
21.3	闪存改写的禁止功能	353
21.3.1	ID 码的检查功能	353
21.3.2	ROM 码的保护功能	353
21.4	CPU 改写模式	354
21.4.1	寄存器的说明	355
21.4.2	状态的检查方法	360
21.4.3	EW0 模式	361
21.4.4	EW1 模式	369
21.5	标准串行输入 / 输出模式	376
21.5.1	ID 码的检查功能	376
21.6	并行输入 / 输出模式	378
21.6.1	ROM 码的保护功能	378
21.7	闪存的使用注意事项	379
21.7.1	CPU 改写模式	379
22.	功耗的减少	381
22.1	概要	381
22.2	功耗减少的要点和处理方法	381
22.2.1	电压检测电路	381
22.2.2	端口	381
22.2.3	时钟	381
22.2.4	等待模式和停止模式	381
22.2.5	外围功能时钟的停止	381
22.2.6	定时器	381
22.2.7	A/D 转换器	382
22.2.8	内部电源的功耗减少	382
22.2.9	闪存的停止	383
22.2.10	低消耗电流读模式	384

23. 电特性	385
24. On-chip 调试器的注意事项	406
附录	407
附录 1. 外形尺寸图.....	407
附录 2. 串行编程器和 on-chip 调试仿真器的连接例子	408
附录 3. 振荡评价电路例子.....	409
索引	410

地址 - 页速查表

地址	寄存器	符号	记载页
0000h			
0001h			
0002h			
0003h			
0004h	处理器的模式寄存器 0	PM0	87
0005h	处理器的模式寄存器 1	PM1	87
0006h	系统时钟控制寄存器 0	CM0	91
0007h	系统时钟控制寄存器 1	CM1	92
0008h			
0009h			
000Ah	保护寄存器	PRCR	111
000Bh			
000Ch	振荡停止检测寄存器	OCD	93
000Dh	看门狗定时器的复位寄存器	WDTR	140
000Eh	看门狗定时器的启动寄存器	WDTS	140
000Fh	看门狗定时器的控制寄存器	WDC	140
0010h	地址匹配中断寄存器 0	RMAD0	129
0011h			
0012h			
0013h	地址匹配中断允许寄存器	AIER	129
0014h	地址匹配中断寄存器 1	RMAD1	129
0015h			
0016h			
0017h			
0018h			
0019h			
001Ah			
001Bh			
001Ch	计数源保护模式寄存器	CSPR	141
001Dh			
001Eh			
001Fh			
0020h			
0021h			
0022h			
0023h	高速内部振荡器的控制寄存器 0	FRA0	94
0024h	高速内部振荡器的控制寄存器 1	FRA1	94
0025h	高速内部振荡器的控制寄存器 2	FRA2	95
0026h			
0027h			
0028h			
0029h			
002Ah			
002Bh	高速内部振荡器的控制寄存器 6	FRA6	95
002Ch	高速内部振荡器的控制寄存器 7	FRA7	95
002Dh			
002Eh			
002Fh			
0030h			
0031h	电压检测寄存器 1	VCA1	53
0032h	电压检测寄存器 2	VCA2	53、96
0033h			
0034h			
0035h			
0036h	电压监视 1 的电路控制寄存器	VW1C	55
0037h	电压监视 2 的电路控制寄存器	VW2C	56
0038h	电压监视 0 的电路控制寄存器	VW0C	54
0039h			
003Ah			
003Bh			
003Ch			
003Dh			
003Eh			
003Fh			

注 1. 空白部分为保留区，不能存取。

地址	寄存器	符号	记载页
0040h			
0041h			
0042h			
0043h			
0044h			
0045h			
0046h			
0047h	定时器 RC 中断控制寄存器	TRCIC	117
0048h	定时器 RD0 中断控制寄存器	TRD0IC	117
0049h	定时器 RD1 中断控制寄存器	TRD1IC	117
004Ah			
004Bh	UART2 发送中断控制寄存器	S2TIC	116
004Ch	UART2 接收中断控制寄存器	S2RIC	116
004Dh	键输入中断控制寄存器	KUPIC	116
004Eh	AD 转换中断控制寄存器	ADIC	116
004Fh			
0050h			
0051h	UART0 发送中断控制寄存器	S0TIC	116
0052h	UART0 接收中断控制寄存器	S0RIC	116
0053h			
0054h			
0055h			
0056h	定时器 RA 中断控制寄存器	TRAIC	116
0057h			
0058h	定时器 RB 中断控制寄存器	TRBIC	116
0059h	INT1 中断控制寄存器	INT1IC	118
005Ah	INT3 中断控制寄存器	INT3IC	118
005Bh			
005Ch			
005Dh	INT0 中断控制寄存器	INT0IC	118
005Eh			
005Fh			
0060h			
0061h			
0062h			
0063h			
0064h			
0065h			
0066h			
0067h			
0068h			
0069h			
006Ah			
006Bh			
006Ch			
006Dh			
006Eh			
006Fh			
0070h			
0071h			
0072h			
0073h			
0074h			
0075h			
0076h			
0077h			
0078h			
0079h			
007Ah			
007Bh			
007Ch			
007Dh			
007Eh			
007Fh			

地址	寄存器	符号	记载页
0080h			
0081h			
0082h			
0083h			
0084h			
0085h			
0086h			
0087h			
0088h			
0089h			
008Ah			
008Bh			
008Ch			
008Dh			
008Eh			
008Fh			
0090h			
0091h			
0092h			
0093h			
0094h			
0095h			
0096h			
0097h			
0098h			
0099h			
009Ah			
009Bh			
009Ch			
009Dh			
009Eh			
009Fh			
00A0h	UART0 发送 / 接收模式寄存器	U0MR	313
00A1h	UART0 位速率寄存器	U0BRG	313
00A2h	UART0 发送缓冲寄存器	U0TB	314
00A3h			
00A4h	UART0 发送 / 接收控制寄存器 0	U0C0	314
00A5h	UART0 发送 / 接收控制寄存器 1	U0C1	315
00A6h	UART0 接收缓冲寄存器	U0RB	315
00A7h			
00A8h			
00A9h			
00AAh			
00ABh			
00ACh			
00ADh			
00AEh			
00AFh			
00B0h			
00B1h			
00B2h			
00B3h			
00B4h			
00B5h			
00B6h			
00B7h			
00B8h			
00B9h			
00BAh			
00BBh			
00BCh			
00BDh			
00BEh			
00BFh			

注 1. 空白部分为保留区，不能存取。

地址	寄存器	符号	记载页
00C0h	A/D 寄存器	AD	340
00C1h			
00C2h			
00C3h			
00C4h			
00C5h			
00C6h			
00C7h			
00C8h			
00C9h			
00CAh			
00CBh			
00CCh			
00CDh			
00CEh			
00CFh			
00D0h			
00D1h			
00D2h			
00D3h			
00D4h	A/D 控制寄存器 2	ADCON2	340
00D5h			
00D6h	A/D 控制寄存器 0	ADCON0	339
00D7h	A/D 控制寄存器 1	ADCON1	340
00D8h			
00D9h			
00DAh			
00DBh			
00DCh			
00DDh			
00DEh			
00DFh			
00E0h	端口 P0 寄存器	P0	70
00E1h	端口 P1 寄存器	P1	70
00E2h	端口 P0 方向寄存器	PD0	70
00E3h	端口 P1 方向寄存器	PD1	70
00E4h	端口 P2 寄存器	P2	70
00E5h	端口 P3 寄存器	P3	70
00E6h	端口 P2 方向寄存器	PD2	70
00E7h	端口 P3 方向寄存器	PD3	70
00E8h	端口 P4 寄存器	P4	70
00E9h			
00EAh	端口 P4 方向寄存器	PD4	70
00EBh			
00ECh			
00EDh			
00EEh			
00EFh			
00F0h			
00F1h			
00F2h			
00F3h			
00F4h	端口 P2 驱动能力控制寄存器	P2DRR	71
00F5h	引脚选择寄存器 1	PINSR1	72
00F6h	引脚选择寄存器 2	PINSR2	72
00F7h	引脚选择寄存器 3	PINSR3	72
00F8h	端口模式寄存器	PMR	72
00F9h	外部输入允许寄存器	INTEN	124
00FAh	INT 输入滤波器的选择寄存器	INTF	125
00FBh	键输入允许寄存器	KIEN	128
00FCh	上拉控制寄存器 0	PUR0	73
00FDh	上拉控制寄存器 1	PUR1	73
00FEh			
00FFh			

地址	寄存器	符号	记载页
0100h	定时器 RA 控制寄存器	TRACR	147
0101h	定时器 RA I/O 控制寄存器	TRAIOC	125、147、149、152、154、156、159
0102h	定时器 RA 模式寄存器	TRAMR	148
0103h	定时器 RA 预分频寄存器	TRAPRE	148
0104h	定时器 RA 寄存器	TRA	148
0105h	LIN 控制寄存器 2	LINCR2	327
0106h	LIN 控制寄存器	LINCR	327
0107h	LIN 状态寄存器	LINST	328
0108h	定时器 RB 控制寄存器	TRBCR	163
0109h	定时器 RB 单触发控制寄存器	TRBOCR	163
010Ah	定时器 RB I/O 控制寄存器	TRBIOC	164、166、170、173、177
010Bh	定时器 RB 模式寄存器	TRBMR	164
010Ch	定时器 RB 预分频寄存器	TRBPRES	165
010Dh	定时器 RB 从寄存器	TRBSC	165
010Eh	定时器 RB 主寄存器	TRBPR	165
010Fh			
0110h			
0111h			
0112h			
0113h			
0114h			
0115h			
0116h			
0117h			
0118h			
0119h			
011Ah			
011Bh			
011Ch			
011Dh			
011Eh			
011Fh			
0120h	定时器 RC 模式寄存器	TRCMR	185
0121h	定时器 RC 控制寄存器 1	TRCCR1	186、206、210、215
0122h	定时器 RC 中断允许寄存器	TRCIER	186
0123h	定时器 RC 状态寄存器	TRCSR	187
0124h	定时器 RC I/O 控制寄存器 0	TRCIOR0	191、199、204
0125h	定时器 RC I/O 控制寄存器 1	TRCIOR1	191、200、205
0126h	定时器 RC 计数器	TRC	188
0127h			
0128h	定时器 RC 通用寄存器 A	TRCGRA	188
0129h			
012Ah	定时器 RC 通用寄存器 B	TRCGRB	188
012Bh			
012Ch	定时器 RC 通用寄存器 C	TRCGRC	188
012Dh			
012Eh	定时器 RC 通用寄存器 D	TRCGRD	188
012Fh			

注 1. 空白部分为保留区，不能存取。

地址	寄存器	符号	记载页
0130h	定时器 RC 控制寄存器 2	TRCCR2	188
0131h	定时器 RC 数字滤波器的功能选择寄存器	TRCDF	189
0132h	定时器 RC 输出主允许寄存器	TRCOER	190
0133h			
0134h			
0135h			
0136h			
0137h	定时器 RD 启动寄存器	TRDSTR	234、247、262、273、283、295
0138h	定时器 RD 模式寄存器	TRDMR	234、247、262、273、283、295
0139h	定时器 RD PWM 模式寄存器	TRDPMR	235、248、263
013Ah	定时器 RD 功能控制寄存器	TRDFCR	235、248、263、274、284、296
013Bh	定时器 RD 输出主允许寄存器	TRDOER1	249、264、275、285、297
013Ch	定时器 RD 输出主允许寄存器 2	TRDOER2	249、264、275、285、297
013Dh	定时器 RD 输出控制寄存器	TRDOCR	250、265、298
013Eh	定时器 RD 数字滤波器的功能选择寄存器 0	TRDDF0	236
013Fh	定时器 RD 数字滤波器的功能选择寄存器 1	TRDDF1	236
0140h	定时器 RD 控制寄存器 0	TRDCR0	237、251、265、276、286、298
0141h	定时器 RD I/O 控制寄存器 A0	TRDIORA0	238、252
0142h	定时器 RD I/O 控制寄存器 C0	TRDIORC0	239、253
0143h	定时器 RD 状态寄存器 0	TRDSR0	240、254、266、277、287、299
0144h	定时器 RD 中断允许寄存器 0	TRDIER0	241、255、267、278、288、300
0145h	定时器 RD PWM 模式输出电平控制寄存器 0	TRDPCR0	267
0146h	定时器 RD 计数器 0	TRD0	241、255、268、278、289、300
0147h			
0148h	定时器 RD 通用寄存器 A0	TRDGRA0	242、256、268、279、289、301
0149h	定时器 RD 通用寄存器 B0	TRDGRB0	242、256、268、279、289、301
014Ah			
014Bh	定时器 RD 通用寄存器 C0	TRDGRC0	242、256、268、279、289、301
014Ch			
014Dh			
014Eh	定时器 RD 通用寄存器 D0	TRDGRD0	242、256、268、279、289、301
014Fh			
0150h	定时器 RD 控制寄存器 1	TRDCR1	237、251、265、286
0151h	定时器 RD I/O 控制寄存器 A1	TRDIORA1	238、252
0152h	定时器 RD I/O 控制寄存器 C1	TRDIORC1	239、253
0153h	定时器 RD 状态寄存器 1	TRDSR1	240、254、266、277、287、299
0154h	定时器 RD 中断允许寄存器 1	TRDIER1	241、255、267、278、288、300
0155h	定时器 RD PWM 模式输出电平控制寄存器 1	TRDPCR1	267
0156h	定时器 RD 计数器 1	TRD1	241、255、268、289
0157h			
0158h	定时器 RD 通用寄存器 A1	TRDGRA1	242、256、268、279、289、301
0159h			
015Ah	定时器 RD 通用寄存器 B1	TRDGRB1	242、256、268、279、289、301
015Bh			
015Ch	定时器 RD 通用寄存器 C1	TRDGRC1	242、256、268、279、289、301
015Dh			
015Eh	定时器 RD 通用寄存器 D1	TRDGRD1	242、256、268、279、289、301
015Fh			

地址	寄存器	符号	记载页
0160h	UART2 发送 / 接收模式寄存器	U2MR	313
0161h	UART2 位速率寄存器	U2BRG	313
0162h	UART2 发送缓冲寄存器	U2TB	314
0163h			
0164h	UART2 发送 / 接收控制寄存器 0	U2C0	314
0165h	UART2 发送 / 接收控制寄存器 1	U2C1	315
0166h	UART2 接收缓冲寄存器	U2RB	315
0167h			
0168h			
0169h			
016Ah			
016Bh			
016Ch			
016Dh			
016Eh			
016Fh			
0170h			
0171h			
0172h			
0173h			
0174h			
0175h			
0176h			
0177h			
0178h			
0179h			
017Ah			
017Bh			
017Ch			
017Dh			
017Eh			
017Fh			
0180h			
0181h			
0182h			
0183h			
0184h			
0185h			
0186h			
0187h			
0188h			
0189h			
018Ah			
018Bh			
018Ch			
018Dh			
018Eh			
018Fh			
0190h			
0191h			
0192h			
0193h			
0194h			
0195h			
0196h			
0197h			
0198h			
0199h			
019Ah			
019Bh			
019Ch			
019Dh			
019Eh			
019Fh			

注 1. 空白部分为保留区，不能存取。

地址	寄存器	符号	记载页
01A0h			
01A1h			
01A2h			
01A3h			
01A4h			
01A5h			
01A6h			
01A7h			
01A8h			
01A9h			
01AAh			
01ABh			
01ACh			
01ADh			
01AEh			
01AFh			
01B0h			
01B1h			
01B2h			
01B3h	闪存控制寄存器 4	FMR4	358
01B4h			
01B5h	闪存控制寄存器 1	FMR1	357
01B6h			
01B7h	闪存控制寄存器 0	FMR0	355
01B8h			
01B9h			
01BAh			
01BBh			
01BCh			
01BDh			
01BEh			
01BFh			
FFFFh	选项功能的选择寄存器	OFS	44、136、141、353

注 1. 空白部分为保留区，不能存取。

R8C/2K 群、R8C/2L 群

瑞萨单片机

1. 概要

1.1 特点

R8C/2K 群、R8C/2L 群是装载 R8C/Tiny 系列 CPU 内核的单芯片微型计算机。R8C/Tiny 系列 CPU 内核有高功能指令和高效率指令，并且具有 1M 字节的地址空间和高速执行指令的能力。因为具有乘法器，所以能进行高速运算处理。

功耗小，而且能根据运行模式进行功率控制，通过噪声对策结构实现了辐射噪声低和噪声耐量强的特性。

内置了多功能定时器、串行接口等丰富的外围功能，可减少系统的部件数。

R8C/2L 群内置数据闪存（1KB×2 块）。

R8C/2K 群和 R8C/2L 群的不同点只在有无数据闪存，外围功能相同。

1.1.1 用途

家电、办公设备、声频、民用设备及其他。

1.1.2 规格概要

R8C/2K 群和 R8C/2L 群的规格概要分别如表 1.1 ~ 表 1.2、表 1.3 ~ 表 1.4 所示。

表 1.1 R8C/2K 群的规格概要 (1)

分类	功能	说明
CPU	中央处理器	R8C/Tiny 系列内核 <ul style="list-style-type: none"> 基本指令数: 89 个指令 最短指令执行时间: 50ns (f(XIN)=20MHz、VCC=3.0 ~ 5.5V) 100ns (f(XIN)=10MHz、VCC=2.7 ~ 5.5V) 200ns (f(XIN)=5MHz、VCC=2.2 ~ 5.5V) 乘法器: 16 位 × 16 位 → 32 位 乘加运算指令: 16 位 × 16 位 + 32 位 → 32 位 运行模式: 单芯片模式 (地址空间: 1M 字节)
存储器	ROM、RAM	请参照“表 1.5 R8C/2K 群的产品一览表”
电压检测	电压检测电路	<ul style="list-style-type: none"> 上电复位 电压检测 3 点
I/O 端口	可编程输入 / 输出端口	<ul style="list-style-type: none"> 输入专用: 3 CMOS 输入 / 输出: 25, 可选择上拉电阻 大电流驱动端口: 8
时钟	时钟发生电路	<ul style="list-style-type: none"> 2 个电路: XIN 时钟振荡电路 (内置反馈电阻) 内部振荡器 (高速、低速) (高速内部振荡器带频率调整功能) 振荡停止检测: XIN 时钟振荡停止检测功能 频率分频电路: 选择 1、2、4、8、16 分频 低功耗结构: 标准运行模式 (高速时钟、高速内部振荡器、低速内部振荡器)、等待模式、停止模式
中断		<ul style="list-style-type: none"> 外部: 4 个中断源, 内部: 15 个中断源, 软件: 4 个中断源 中断优先级: 7 级
看门狗定时器		15 位 × 1 (带预分频器), 可选择复位启动功能
定时器	定时器 RA	8 位 × 1 (带 8 位预分频器) 定时器模式 (周期定时器)、脉冲输出模式 (各周期电平反转输出)、事件计数器模式、脉宽测量模式、脉冲周期测量模式
	定时器 RB	8 位 × 1 (带 8 位预分频器) 定时器模式 (周期定时器)、可编程波形发生模式 (PWM 输出)、可编程单触发生模式、可编程等待单触发生模式
	定时器 RC	16 位 × 1 (带 4 个捕捉 / 比较寄存器) 定时器模式 (输入捕捉功能、输出比较功能)、PWM 模式 (3 个输出)、PWM2 模式 (1 个 PWM 输出)
	定时器 RD	16 位 (带 4 个捕捉 / 比较寄存器) × 2 定时器模式 (输入捕捉功能、输出比较功能)、PWM 模式 (6 个输出)、复位同步 PWM 模式 (三相波形输出 (6 个), 锯齿波调制)、互补 PWM 模式 (三相波形输出 (6 个), 三角波调制)、PWM3 模式 (2 个同周期的 PWM 输出)

表 1.2 R8C/2K 群的规格概要 (2)

分类	功能	说明
串行接口	UART0、UART2	时钟同步串行 I/O / 异步串行 I/O 复用 ×2
LIN 模块		硬件 LIN: 1 (使用定时器 RA 和 UART0)
A/D 转换器		分辨率 10 位 ×9 个通道, 有采样 & 保持功能
闪存		<ul style="list-style-type: none"> 编程、擦除电压: VCC=2.7 ~ 5.5V 编程、擦除次数: 100 次 程序安全: ROM 码保护、ID 码检查 调试功能: on-chip 调试、板上闪存改写功能
工作频率 / 电源电压		f(XIN)=20MHz (VCC=3.0 ~ 5.5V) f(XIN)=10MHz (VCC=2.7 ~ 5.5V) f(XIN)=5MHz (VCC=2.2 ~ 5.5V) (仅 A/D 转换器 VCC=2.7 ~ 5.5V)
消耗电流		典型 10mA (VCC=5V、f(XIN)=20MHz) 典型 6mA (VCC=3V、f(XIN)=10MHz) 典型 23μA (VCC=3V、等待模式、使用低速内部振荡器) 典型 0.7μA (VCC=3V、停止模式)
工作环境温度		-20°C ~ 85°C (N 版) -40°C ~ 85°C (D 版) (注 1) -20°C ~ 105°C (Y 版) (注 2)
封装		32 引脚 LQFP • 封装码: PLQP0032GB-A (旧码: 32P6U-A)

注 1. 在要使用 D 版功能时, 请指定。

注 2. 有关 Y 版, 请向瑞萨科技的销售部门询问。

表 1.3 R8C/2L 群的规格概要 (1)

分类	功能	说明
CPU	中央处理器	R8C/Tiny 系列内核 <ul style="list-style-type: none"> 基本指令数: 89 个指令 最短指令执行时间: 50ns (f(XIN)=20MHz、VCC=3.0 ~ 5.5V) 100ns (f(XIN)=10MHz、VCC=2.7 ~ 5.5V) 200ns (f(XIN)=5MHz、VCC=2.2 ~ 5.5V) 乘法器: 16 位 × 16 位 → 32 位 乘加运算指令: 16 位 × 16 位 + 32 位 → 32 位 运行模式: 单芯片模式 (地址空间: 1M 字节)
存储器	ROM、RAM、数据闪存	请参照“表 1.6 R8C/2L 群的产品一览表”
电压检测	电压检测电路	<ul style="list-style-type: none"> 上电复位 电压检测 3 点
I/O 端口	可编程输入 / 输出端口	<ul style="list-style-type: none"> 输入专用: 3 CMOS 输入 / 输出: 25, 可选择上拉电阻 大电流驱动端口: 8
时钟	时钟发生电路	<ul style="list-style-type: none"> 2 个电路: XIN 时钟振荡电路 (内置反馈电阻) 内部振荡器 (高速、低速) (高速内部振荡器带频率调整功能) 振荡停止检测: XIN 时钟振荡停止检测功能 频率分频电路: 选择 1、2、4、8、16 分频 低功耗结构: 标准运行模式 (高速时钟、高速内部振荡器、低速内部振荡器)、等待模式、停止模式
中断		<ul style="list-style-type: none"> 外部: 4 个中断源、内部: 15 个中断源、软件: 4 个中断源 中断优先级: 7 级
看门狗定时器		15 位 × 1 (带预分频器), 可选择复位启动功能
定时器	定时器 RA	8 位 × 1 (带 8 位预分频器) 定时器模式 (周期定时器)、脉冲输出模式 (各周期电平反转输出)、事件计数器模式、脉宽测量模式、脉冲周期测量模式
	定时器 RB	8 位 × 1 (带 8 位预分频器) 定时器模式 (周期定时器)、可编程波形发生模式 (PWM 输出)、可编程单触发发生模式、可编程等待单触发发生模式
	定时器 RC	16 位 × 1 (带 4 个捕捉 / 比较寄存器) 定时器模式 (输入捕捉功能、输出比较功能)、PWM 模式 (3 个输出)、PWM2 模式 (1 个 PWM 输出)
	定时器 RD	16 位 (带 4 个捕捉 / 比较寄存器) × 2 定时器模式 (输入捕捉功能、输出比较功能)、PWM 模式 (6 个输出)、复位同步 PWM 模式 (三相波形输出 (6 个), 锯齿波调制)、互补 PWM 模式 (三相波形输出 (6 个), 三角波调制)、PWM3 模式 (2 个同周期的 PWM 输出)

表 1.4 R8C/2L 群的规格概要 (2)

分类	功能	说明
串行接口	UART0、UART2	时钟同步串行 I/O / 异步串行 I/O 复用 ×2
LIN 模块		硬件 LIN: 1 (使用定时器 RA 和 UART0)
A/D 转换器		分辨率 10 位 ×9 个通道, 有采样 & 保持功能
闪存		<ul style="list-style-type: none"> 编程、擦除电压: VCC=2.7 ~ 5.5V 编程、擦除次数: 10,000 次 (数据闪存) 1,000 次 (程序 ROM) 程序安全: ROM 码保护、ID 码检查 调试功能: on-chip 调试、板上闪存改写功能
工作频率 / 电源电压		f(XIN)=20MHz (VCC=3.0 ~ 5.5V) f(XIN)=10MHz (VCC=2.7 ~ 5.5V) f(XIN)=5MHz (VCC=2.2 ~ 5.5V) (仅 A/D 转换器 VCC=2.7 ~ 5.5V)
消耗电流		典型 10mA (VCC=5V、f(XIN)=20MHz) 典型 6mA (VCC=3V、f(XIN)=10MHz) 典型 23μA (VCC=3V、等待模式、使用低速内部振荡器) 典型 0.7μA (VCC=3V、停止模式)
工作环境温度		-20°C ~ 85°C (N 版) -40°C ~ 85°C (D 版) (注 1) -20°C ~ 105°C (Y 版) (注 2)
封装		32 引脚 LQFP • 封装码: PLQP0032GB-A (旧码: 32P6U-A)

注 1. 在要使用 D 版功能时, 请指定。

注 2. 有关 Y 版, 请向瑞萨科技的销售部门询问。

1.2 产品一览

R8C/2K 群和 R8C/2L 群的产品一览表分别如表 1.5 和表 1.6 所示，R8C/2K 群和 R8C/2L 群的型号和存储器容量及封装分别如图 1.1 和图 1.2 所示。

表 1.5 R8C/2K 群的产品一览表

截至 2007 年 12 月

型号	ROM 容量	RAM 容量	封装	备注
R5F212K2SNFP	8K 字节	1K 字节	PLQP0032GB-A	N 版
R5F212K4SNFP	16K 字节	1.5K 字节	PLQP0032GB-A	
R5F212K2SDFP	8K 字节	1K 字节	PLQP0032GB-A	D 版
R5F212K4SDFP	16K 字节	1.5K 字节	PLQP0032GB-A	
R5F212K2SNXXXFP (开)	8K 字节	1K 字节	PLQP0032GB-A	N 版 编程后发货产品 (注 1)
R5F212K4SNXXXFP (开)	16K 字节	1.5K 字节	PLQP0032GB-A	
R5F212K2SDXXXFP (开)	8K 字节	1K 字节	PLQP0032GB-A	D 版 编程后发货产品 (注 1)
R5F212K4SDXXXFP (开)	16K 字节	1.5K 字节	PLQP0032GB-A	

(开)：正在开发

注 1. 用户 ROM 编程后发货。




图 1.1 R8C/2K 群的型号和存储器容量及封装

表 1.6 R8C/2L 群的产品一览表

截至 2007 年 12 月

型号	ROM 容量		RAM 容量	封装	备注
	程序 ROM	数据闪存			
R5F212L2SNFP	8K 字节	1K 字节 ×2	1K 字节	PLQP0032GB-A	N 版
R5F212L4SNFP	16K 字节	1K 字节 ×2	1.5K 字节	PLQP0032GB-A	
R5F212L2SDFP	8K 字节	1K 字节 ×2	1K 字节	PLQP0032GB-A	D 版
R5F212L4SDFP	16K 字节	1K 字节 ×2	1.5K 字节	PLQP0032GB-A	
R5F212L2SNXXXFP (开)	8K 字节	1K 字节 ×2	1K 字节	PLQP0032GB-A	N 版 编程后发货产品 (注 1)
R5F212L4SNXXXFP (开)	16K 字节	1K 字节 ×2	1.5K 字节	PLQP0032GB-A	
R5F212L2SDXXXFP (开)	8K 字节	1K 字节 ×2	1K 字节	PLQP0032GB-A	D 版 编程后发货产品 (注 1)
R5F212L4SDXXXFP (开)	16K 字节	1K 字节 ×2	1.5K 字节	PLQP0032GB-A	

(开)：正在开发

注 1. 用户 ROM 编程后发货。




图 1.2 R8C/2L 群的型号和存储器容量及封装

1.3 框图

框图如图 1.3 所示。




图 1.3 框图

1.4 引脚配置图

引脚配置图（俯视图）和引脚名一览（按引脚序号分类）分别如图 1.4 和表 1.7 所示。




图 1.4 引脚配置图（俯视图）

表 1.7 引脚名一览（按引脚序号分类）

引脚 序号	控制引脚	端口	外围功能的输入 / 输出引脚			
			中断	定时器	串行接口	A/D 转换器
1	VREF	P4_2				
2	MODE					
3	$\overline{\text{RESET}}$					
4	XOUT	P4_7				
5	VSS/AVSS					
6	XIN	P4_6				
7	VCC/AVCC					
8		P3_3	$\overline{\text{INT3}}$	TRCCLK		
9		P2_7		TRDIOD1		
10		P2_6		TRDIOD0		
11		P2_5		TRDIOB1		
12		P2_4		TRDIOA1		
13		P2_3		TRDIOD0		
14		P2_1		TRDIOB0		
15		P2_2		TRDIOD0		
16		P2_0		TRDIOA0/TRDCLK		
17		P4_5	$\overline{\text{INT0}}$			
18		P1_7	$\overline{\text{INT1}}$	TRAIO		
19		P1_6			CLK0	
20		P1_5	$\overline{\text{INT1}}$ (注 1)	(TRAIO) (注 1)	RXD0	
21		P1_4			TXD0	
22		P1_3	$\overline{\text{KI3}}$	TRBO		AN11
23		P1_2	$\overline{\text{KI2}}$	TRCIOB		AN10
24		P1_1	$\overline{\text{KI1}}$	TRCIOA/TRCTRG		AN9
25		P1_0	$\overline{\text{KI0}}$			AN8
26		P3_4		TRCIOA		
27		P3_5		TRCIOD		
28		P0_5				AN2
29		P0_3			CLK2	AN4
30		P0_2			RXD2	AN5
31		P0_1			TXD2	AN6
32		P0_0				AN7

注 1. 能用程序指定 () 的引脚。

1.5 引脚功能的说明

引脚功能的说明如表 1.8 所示。

表 1.8 引脚功能的说明

分类	引脚名	输入 / 输出	功能
电源输入	VCC VSS	—	必须给 VCC 输入 2.2V ~ 5.5V，给 VSS 输入 0V。
模拟电源输入	AVCC、AVSS	—	A/D 转换器的电源输入。必须在 AVCC 和 AVSS 之间连接电容器。
复位输入	$\overline{\text{RESET}}$	输入	当给该引脚输入“L”电平时，单片机就变为复位状态。
MODE	MODE	输入	必须通过电阻连接到 VCC。
XIN 时钟输入	XIN	输入	XIN 时钟振荡电路的输入 / 输出。必须在 XIN 和 XOUT 之间连接陶瓷谐振器或者晶体振荡器（注 1）。在输入外部生成的时钟时，必须从 XIN 输入时钟而 XOUT 开路。
XIN 时钟输出	XOUT	输出	
$\overline{\text{INT}}$ 中断输入	$\overline{\text{INT0}}$ 、 $\overline{\text{INT1}}$ 、 $\overline{\text{INT3}}$	输入	$\overline{\text{INT}}$ 中断的输入。 INT0 是定时器 RB、定时器 RC 和定时器 RD 的输入。
键输入中断输入	$\overline{\text{KI0}} \sim \overline{\text{KI3}}$	输入	键输入中断的输入。
定时器 RA	TRAI0	输入 / 输出	定时器 RA 的输入 / 输出。
定时器 RB	TRB0	输出	定时器 RB 的输出。
定时器 RC	TRCCLK	输入	外部时钟的输入引脚。
	TRCTR $\overline{\text{G}}$	输入	外部触发的输入引脚。
	TRCIOA、TRCIOB TRCI0C、TRCI0D	输入 / 输出	定时器 RC 的输入 / 输出。
定时器 RD	TRDIOA0、TRDIOA1、 TRDIOB0、TRDIOB1、 TRDIOC0、TRDIOC1、 TRDIOD0、TRDIOD1、	输入 / 输出	定时器 RD 的输入 / 输出。
	TRDCLK	输入	外部时钟的输入。
串行接口	CLK0、CLK2	输入 / 输出	传送时钟的输入 / 输出。
	RXD0、RXD2	输入	串行数据的输入。
	TXD0、TXD2	输出	串行数据的输出。
基准电压输入	VREF	输入	A/D 转换器的基准电压输入。
A/D 转换器	AN2、AN4 ~ AN11	输入	A/D 转换器的模拟输入。
输入 / 输出端口	P0_0 ~ P0_3、P0_5、 P1_0 ~ P1_7、 P2_0 ~ P2_7、 P3_3 ~ P3_5、 P4_5	输入 / 输出	CMOS 的输入 / 输出端口。具有用于选择输入 / 输出的方向寄存器，每个引脚能设定成输入端口或者输出端口。输入端口能通过程序选择有无上拉电阻。端口 P2_0 ~ P2_7 能作为 LED 驱动端口使用。
输入端口	P4_2、P4_6、P4_7	输入	输入专用的端口。

注 1. 有关振荡特性，请向振荡器厂家询问。

2. 使用注意事项

2.1 时钟发生电路的使用注意事项

2.1.1 停止模式

当要转移到停止模式时，必须在将 FMR0 寄存器的 FMR01 位置“0”（CPU 改写模式无效）后，将 CM1 寄存器的 CM10 位置“1”（停止模式）。指令队列从将 CM10 位置“1”（停止模式）的指令开始预读 4 个字节，然后程序停止。

必须紧接在将 CM10 位置“1”的指令后插入 JMP.B 指令，然后至少插入 4 条 NOP 指令。

- 转移到停止模式的程序例子

```

BCLR    1,FMR0           ; CPU 改写模式无效
BSET    0,PRCR          ; 解除保护
FSET    I               ; 允许中断
BSET    0,CM1           ; 停止模式
JMP.B   LABEL_001

LABEL_001:
NOP
NOP
NOP
NOP

```

2.1.2 等待模式

当要转移到等待模式时，必须在将 FMR0 寄存器的 FMR01 位清“0”（CPU 改写模式无效）后执行 WAIT 指令。指令队列从 WAIT 指令开始预读 4 个字节，然后程序停止。必须在 WAIT 指令后至少插入 4 条 NOP 指令。

- 执行 WAIT 指令的程序例子

```

BCLR    1,FMR0           ; CPU 改写模式无效
FSET    I               ; 允许中断
WAIT    ; 等待模式
NOP
NOP
NOP
NOP

```

2.1.3 振荡停止检测功能

在 XIN 时钟频率低于 2MHz 时不能使用振荡停止检测功能，所以必须将 OCD1 ~ OCD0 位设定为“00b”。

2.1.4 振荡电路常数

有关用户系统的最佳振荡电路常数，请向振荡器生产厂家询问后决定。

在电源电压 VCC 低于 2.7V 时使用的环境下，建议将 CM1 寄存器的 CM11 位置“1”（内部反馈电阻无效）以及将 CM15 位置“1”（HIGH 驱动），并且在外部连接反馈电阻。

2.2 中断的使用注意事项

2.2.1 地址 00000h 的读取

不能通过程序读地址 00000h。在接受到可屏蔽中断的中断请求时，CPU 在中断响应顺序中从地址 00000h 读取中断信息（中断序号和中断请求级）。此时，被接受的中断的 IR 位变为“0”。

如果通过程序读地址 00000h，被允许的中断中优先级最高的中断 IR 位就变为“0”。因此，中断可能被取消或者发生预想外的中断。

2.2.2 SP 的设置

必须在接受中断前给 SP 设定值。在复位后，SP 为“0000h”。因此，如果在给 SP 设定值前接受中断，程序就会失控。

2.2.3 外部中断和键输入中断

输入到 $\overline{\text{INT0}}$ 、 $\overline{\text{INT1}}$ 、 $\overline{\text{INT3}}$ 引脚和 $\overline{\text{KI0}} \sim \overline{\text{KI3}}$ 引脚的信号与 CPU 运行时钟无关，需要保持电特性的外部中断 $\overline{\text{INTi}}$ 输入（i=0、1、3）所示的“L”电平或者“H”电平宽度。详细内容请参照“表 23.19（Vcc=5V）、表 23.25（Vcc=3V）、表 23.31（Vcc=2.2V）的外部中断 $\overline{\text{INTi}}$ 输入（i=0、1、3）”。

2.2.4 中断源的更改

如果改变中断源，中断控制寄存器的 IR 位就可能变为“1”（有中断请求）。使用中断时，必须在改变中断源后将 IR 位置“0”（无中断请求）。

在此所说的改变中断源，包括改变被分配到各软件中断序号的中断源、极性和时序等全部要素。因此，在外围功能的模式更改等关系到中断源、极性和时序的情况下，必须在改变后将 IR 位置“0”（无中断请求）。外围功能的中断请参照各外围功能。

中断源更改步骤的例子如图 2.1 所示。




图 2.1 中断源更改步骤的例子

2.2.5 中断控制寄存器的更改

1. 必须在对应该寄存器的中断请求不发生的位置改变中断控制寄存器。在有可能发生中断请求时，必须在禁止中断后改变中断控制寄存器。
2. 在禁止中断后改变中断控制寄存器的情况下，必须注意使用的指令。

改变IR位以外的位：

在执行指令期间，当发生对应该寄存器的中断请求时，IR位可能不变为“1”（有中断请求），中断被忽视。当这种情况出现问题时，必须使用以下指令改变寄存器：

对象指令…AND、OR、BCLR、BSET

改变IR位：

在将IR位置“0”（无中断请求）时，根据使用的指令，IR位可能不变为“0”。必须用MOV指令将IR位置“0”。

3. 在使用I标志禁止中断时，必须按照以下的程序例子设定I标志（程序例子的中断控制寄存器的更改请参照2.）。

例1～例3是防止“因受内部总线和指令队列缓冲器的影响，在改变中断控制寄存器前I标志变为“1”（允许中断）“的方法。

例1：通过NOP指令，等待改变中断控制寄存器的例子

INT_SWITCH1:

```

FCLR      I                ;禁止中断
AND.B     #00H, 0056H     ;将 TRAIC 寄存器设定为 “00h”
NOP
NOP
FSET      I                ;允许中断

```

例2：通过虚读，使FSET指令等待的例子

INT_SWITCH2:

```

FCLR      I                ;禁止中断
AND.B     #00H, 0056H     ;将 TRAIC 寄存器设定为 “00h”
MOV.W     MEM, R0         ;虚读
FSET      I                ;允许中断

```

例3：通过POPC指令，改变I标志的例子

INT_SWITCH3:

```

PUSHC     FLG
FCLR      I                ;禁止中断
AND.B     #00H, 0056H     ;将 TRAIC 寄存器设定为 “00h”
POPC      FLG             ;允许中断

```

2.3 定时器

2.3.1 定时器 RA 的使用注意事项

- 在复位后，定时器停止计数。必须在对定时器和预分频器设定值后开始计数。
- 即使以16位单位读取预分频器和定时器，在单片机内部也以字节按顺序读取。因此，在读取这2个寄存器期间，定时器值可能会更新。
- 如果通过程序对在脉宽测量模式和脉冲周期测量模式使用的TRACR寄存器的TEDGF位和TUNDF位置“0”，这些位就变为“0”；置“1”时这些位不变化。在对TRACR寄存器使用读/修改/写指令的情况下，即使TEDGF位和TUNDF位为“1”，在指令执行中这些位也有可能被置“0”。此时，必须用MOV指令对不想被置“0”的TEDGF位和TUNDF位写“1”。
- 在从其他模式改变到脉宽测量模式和脉冲周期测量模式时，TEDGF位和TUNDF位不定。必须在将TEDGF位和TUNDF位置“0”后开始定时器RA的计数。
- 根据计数开始后最初发生的定时器RA预分频器的下溢信号，TEDGF位可能变为“1”。
- 当使用脉冲周期测量模式时，必须紧接在计数开始的后面至少空出2个定时器RA预分频器的周期时间，将TEDGF位置“0”，然后使用。
- 如果在计数停止时将TSTART位置“1”，就在0~1个计数源周期之间TCSTF位变为“0”。除了TCSTF位以外，不能在TCSTF位变为“1”前存取定时器RA的关联寄存器（注1）。在TCSTF位变为“1”后的最初的计数源有效沿开始计数。如果在计数中将TSTART位置“0”，就在0~1个计数源周期之间TCSTF位变为“1”。在TCSTF位变为“0”时停止计数。除了TCSTF位以外，不能在TCSTF位变为“0”前存取定时器RA的关联寄存器（注1）。

注 1. 定时器 RA 的关联寄存器：TRACR、TRAI0C、TRAMR、TRAPRE、TRA。

- 如果在计数中（TCSTF位为“1”）连续写TRAPRE寄存器，就必须对各写间隔至少空出3个计数源的时钟周期。
- 如果在计数中（TCSTF位为“1”）连续写TRA寄存器，就必须对各写间隔至少空出3个预分频器的下溢周期。

2.3.2 定时器 RB 的使用注意事项

- 在复位后，定时器停止计数。必须在对定时器和预分频器设定值后开始计数。
- 即使以 16 位单位读取预分频器和定时器，在单片机内部也以字节按顺序读取。因此，在读取这 2 个寄存器期间，定时器值可能会更新。
- 在可编程单触发生模式和可编程等待单触发生模式时，如果在 TRBCR 寄存器的 TSTART 位置“0”后停止计数，或者在 TRBOCR 寄存器的 TOSSP 位置“1”后停止单触发，定时器就重新装入重加载寄存器的值后停止。定时器的计数值必须在定时器停止前读取。
- 如果在计数停止时将 TSTART 位置“1”，就在 1~2 个计数源周期之间 TCSTF 位变为“0”。除了 TCSTF 位以外，不能在 TCSTF 位变为“1”前存取定时器 RB 的关联寄存器（注 1）。如果在计数中将 TSTART 位置“0”，就在 1~2 个计数源周期之间 TCSTF 位变为“1”。在 TCSTF 位变为“0”时停止计数。除了 TCSTF 位以外，不能在 TCSTF 位变为“0”前存取定时器 RB 的关联寄存器（注 1）。

注 1. 定时器 RB 的关联寄存器：TRBCR、TRBOCR、TRBIOC、TRBMR、TRBPRES、TRBSC、TRBPR

- 如果在计数中将 TRBCR 寄存器的 TSTOP 位置“1”，定时器 RB 就立即停止。
- 如果将 TRBOCR 寄存器的 TOSST 位或者 TOSSP 位置“1”，就在 1~2 个计数源周期后 TOSSTF 位发生变化。如果在 TOSST 位置“1”后且在 TOSSTF 位变为“1”前将 TOSSP 位置“1”，根据内部状态 TOSSTF 位可能变为“0”或者“1”。同样，如果在 TOSSP 位置“1”后且在 TOSSTF 位变为“0”前将 TOSST 位置“1”，TOSSTF 位就可能变为“0”或者“1”。

2.3.2.1 定时器模式

在定时器模式中，必须采取以下对策。

如果在计数中（TCSTF 位为“1”）写 TRBPRES 寄存器和 TRBPR 寄存器，就必须注意以下几点：

- 当连续写 TRBPRES 寄存器时，必须对各写间隔至少空出 3 个计数源的时钟周期。
- 当连续写 TRBPR 寄存器时，必须对各写间隔至少空出 3 个预分频器的下溢周期。

2.3.2.2 可编程波形发生模式

在可编程波形发生模式中，必须采取以下 3 个对策。

- 如果在计数中（TCSTF 位为“1”）写 TRBPRES 寄存器和 TRBPR 寄存器，就必须注意以下几点：
 - 当连续写 TRBPRES 寄存器时，必须对各写间隔至少空出 3 个计数源的时钟周期。
 - 当连续写 TRBPR 寄存器时，必须对各写间隔至少空出 3 个预分频器的下溢周期。
- 如果在计数中（TCSTF 位为“1”）更改 TRBSC 寄存器和 TRBPR 寄存器，就必须通过定时器 RB 中断等对 TRBO 输出周期取得同步。在同一个输出周期内只能进行一次同步。另外，必须确认在图 2.2 和图 2.3 的区间 A 没有写 TRBPR 寄存器。

对策方法的具体例子如以下所示：

— 对策例(a)

如图2.2所示，必须通过定时器RB中断程序，对TRBSC寄存器和TRBPR寄存器进行写操作，写操作必须在区间A之前结束。




图 2.2 对策 (a) 定时器 RB 中断的使用例子

— 对策例(b)

如图2.3所示，从TRBO引脚的输出电平中检测主期间的开始，在主期间开始后立即对TRBSC寄存器和TRBPR寄存器进行写操作，写操作必须在区间A之前结束。另外，如果在将TRBO引脚对应的端口方向寄存器的位置“0”（输入模式）后读端口寄存器的位的值，读取的值就为TRBO引脚的输出值。




图 2.3 对策 (b) TRBO 引脚输出值的读取例子

- 当要在主期间停止定时器计数时，就必须使用TRBCR寄存器的TSTOP位。此时，TRBPRE寄存器和TRBPR寄存器被初始化为复位后的值。

2.3.2.3 可编程单触发发生模式

在可编程单触发发生模式中，必须采取以下 2 个对策。

1. 如果在计数中（TCSTF 位为“1”）写 TRBPRES 寄存器和 TRBPR 寄存器，就必须注意以下几点：
 - 当连续写 TRBPRES 寄存器时，必须对各写间隔至少空出 3 个计数源的时钟周期。
 - 当连续写 TRBPR 寄存器时，必须对各写间隔至少空出 3 个预分频器的下溢周期。
2. TRBPRES 寄存器和 TRBPR 寄存器不能同时为“00h”。

2.3.2.4 可编程等待单触发发生模式

在可编程等待单触发发生模式中，必须采取以下 3 个对策。

1. 如果在计数中（TCSTF 位为“1”）写 TRBPRES 寄存器和 TRBPR 寄存器，就必须注意以下几点：
 - 当连续写 TRBPRES 寄存器时，必须对各写间隔至少空出 3 个计数源的时钟周期。
 - 当连续写 TRBPR 寄存器时，必须对各写间隔至少空出 3 个预分频器的下溢周期。
2. TRBPRES 寄存器和 TRBPR 寄存器不能同时为“00h”。
3. 必须按照以下所示的步骤设定 TRBSC 寄存器和 TRBPR 寄存器：
 - A. 当计数开始条件为“INT0 引脚单触发”时
必须按照 TRBSC 寄存器→TRBPR 寄存器的顺序进行设定。此时，必须在从 TRBPR 寄存器的写操作开始至少经过 0.5 个计数源周期后，给 INT0 引脚输入有效触发。
 - B. 当计数开始条件为“将 TOSST 位置“1””时
必须按照 TRBSC 寄存器→TRBPR 寄存器→TOSST 位的顺序进行设定。此时，必须在从 TRBPR 寄存器的写操作开始至少经过 0.5 个计数源周期后，对 TOSST 位进行写操作。

2.3.3 定时器 RC 的使用注意事项

2.3.3.1 TRC 寄存器

- 将 TRCCR1 寄存器的 CCLR 位置 “1”（在与 TRCGRA 寄存器比较匹配时清除 TRC 寄存器）后，需要注意以下事项：
在 TRCMR 寄存器的 TSTART 位为 “1”（开始计数）的状态下，当通过程序写 TRC 寄存器时，不能与 TRC 寄存器变为 “0000h” 的时序重叠。
如果 TRC 寄存器变为 “0000h” 的时序与写 TRC 寄存器的时序重叠，值就无法被写入而 TRC 寄存器变为 “0000h”。
- 如果在写 TRC 寄存器后接着读 TRC 寄存器，就可能读取写入前的值。此时，必须在写和读之间执行 JMP.B 指令。

```

程序例          MOV.W  #XXXXh, TRC      ;写
                  JMP.B  L1          ;JMP.B 指令
                  L1:    MOV.W  TRC, DATA    ;读
  
```

2.3.3.2 TRCSR 寄存器

如果在写 TRCSR 寄存器后接着读 TRCSR 寄存器，就可能读取写入前的值。此时，必须在写和读之间执行 JMP.B 指令。

```

程序例          MOV.B  #XXh, TRCSR    ;写
                  JMP.B  L1          ;JMP.B 指令
                  L1:    MOV.B  TRCSR, DATA    ;读
  
```

2.3.3.3 计数源的转换

- 计数源的转换必须在停止计数后进行。
更改步骤：
 - 将 TRCMR 寄存器的 TSTART 位置 “0”（停止计数）
 - 更改 TRCCR1 寄存器的 TCK2 ~ TCK0 位
- 在将计数源从 fOCO40M 变为其他时钟并且停止 fOCO40M 时，必须在时钟转换设定后至少等待 2 个 f1 周期，然后停止 fOCO40M。
更改步骤：
 - 将 TRCMR 寄存器的 TSTART 位置 “0”（停止计数）
 - 更改 TRCCR1 寄存器的 TCK2 ~ TCK0 位
 - 至少等待 2 个 f1 周期
 - 将 FRA0 寄存器的 FRA00 位置 “0”（停止高速内部振荡器）

2.3.3.4 输入捕捉功能

- 必须将输入捕捉信号的脉宽至少设定为 3 个定时器 RC 的运行时钟周期（参照“表 17.11 定时器 RC 的运行时钟”）。
- 在给 TRCIOj（j=A、B、C、D）引脚输入了输入捕捉信号后，需要等待 1 ~ 2 个定时器 RC 的运行时钟周期，然后将 TRC 寄存器的值传送到 TRCGRj 寄存器（无数字滤波器时）。

2.3.3.5 PWM2 模式时的 TRCMR 寄存器

- 如果 TRCCR2 寄存器的 CSEL 位为 “1”（在与 TRCGRA 寄存器比较匹配时停止计数），就不能在 TRC 寄存器与 TRCGRA 寄存器发生比较匹配时写 TRCMR 寄存器。

2.3.4 定时器 RD 的使用注意事项

2.3.4.1 TRDSTR 寄存器

- 必须通过MOV指令写TRDSTR寄存器。
- 在CSELi (i=0~1) 位为“0” (在TRDi寄存器和TRDGRAi寄存器比较匹配时停止计数) 时, 即使将TSTARTi位置“0” (停止计数) 也不停止计数, 并且TSTARTi位也不变。
因此, 在CSELi位为“0”时, 如果不改变TSTARTi位而改变其他位, 就必须将TSTARTi位置“0”。另外, 当要通过程序停止计数时, 必须在将CSELi位置“1”后将TSTARTi位置“0”。即使同时 (通过1指令) 将CSELi位和TSTARTi位分别置“1”和“0”, 也无法停止计数。
- 在通过定时器RD输出使用TRDIOji (j=A、B、C、D) 引脚时, 计数停止时的输出电平如表2.1所示。

表 2.1 计数器停止时的 TRDIOji (j=A、B、C、D) 引脚的输出电平

计数停止的方法	计数停止时的 TRDIOji 引脚输出
在 CSELi 位为 “1” 时, 如果将 TSTARTi 置 “0” 就停止计数	保持以前的输出电平
在 CSELi 位为 “0” 时, 如果 TRDi 寄存器和 TRDGRAi 寄存器比较匹配就停止计数	保持由比较匹配引起输出变化后的电平

2.3.4.2 TRDi 寄存器 (i=0 ~ 1)

- 在TRDSTR寄存器的TSTARTi位为“1” (开始计数) 的状态下, 当通过程序写TRDi寄存器时, 不能与TRDi寄存器变为“0000h”的时序重叠。
如果TRDi寄存器变为“0000h”的时序和与写TRDi寄存器的时序重叠, 值就无法被写入而TRDi寄存器变为“0000h”。

在通过TRDCRi寄存器的CCLR2~CCLR0位进行以下选择时, 需要注意本事项:

- “001b” (在和TRDGRAi寄存器比较匹配时清除TRDi)
- “010b” (在和TRDGRBi寄存器比较匹配时清除TRDi)
- “011b” (同步清除)
- “101b” (在和TRDGRCi寄存器比较匹配时清除TRDi)
- “110b” (在和TRDGRDi寄存器比较匹配时清除TRDi)

- 如果在写TRDi寄存器后接着读相同的寄存器, 就可能读取写入前的值。此时, 必须在写和读之间执行JMP.B指令。

```

程序例          MOV.W  #XXXXh, TRD0    ; 写
                  JMP.B  L1          ; JMP.B 指令
                  L1:    MOV.W  TRD0, DATA    ; 读
  
```

2.3.4.3 TRDSRi 寄存器 (i=0 ~ 1)

如果在写TRDSRi寄存器后接着读相同的寄存器, 就可能读取写入前的值。此时, 必须在写和读之间执行JMP.B指令。

```

程序例          MOV.B  #XXh, TRDSR0    ; 写
                  JMP.B  L1          ; JMP.B 指令
                  L1:    MOV.B  TRDSR0, DATA    ; 读
  
```


2.3.4.4 计数源的转换

- 计数源的转换必须在停止计数后进行。
更改步骤
 - 将 TRDSTR 寄存器的 TSTART_i (i=0~1) 位置 “0” (停止计数)
 - 更改 TRDCR_i 寄存器的 TCK2~TCK0 位
- 在将计数源从 fOCO40M 变为其他时钟并且停止 fOCO40M 时, 必须在时钟转换设定后至少等待 2 个 f1 周期, 然后停止 fOCO40M。
更改步骤
 - 将 TRDSTR 寄存器的 TSTART_i (i=0~1) 位置 “0” (停止计数)
 - 更改 TRDCR_i 寄存器的 TCK2~TCK0 位
 - 至少等待 2 个 f1 周期
 - 将 FRA0 寄存器的 FRA00 位置 “0” (停止高速内部振荡器)

2.3.4.5 输入捕捉功能

- 必须将输入捕捉信号的脉宽至少设定为 3 个定时器 RD 的运行时钟周期 (参照 “表 17.25 定时器 RD 的运行时钟”)。
- 在给 TRDIO_{ji} (i=0~1, j=A、B、C、D) 引脚输入了输入捕捉信号后, 需要等待 2~3 个定时器 RD 的运行时钟周期, 然后将 TRDi 寄存器的值传送到 TRDGR_{ji} 寄存器 (无数字滤波器时)。

2.3.4.6 复位同步 PWM 模式

- 在用于马达控制时, 必须在 OLS0=OLS1 条件下使用。
- 在要设定为复位同步 PWM 模式时, 必须按照以下步骤进行:
更改步骤
 - 将 TRDSTR 寄存器的 TSTART0 位置 “0” (停止计数)
 - 将 TRDFCR 寄存器的 CMD1~CMD0 位设定为 “00b” (定时器模式、PWM 模式和 PWM3 模式)
 - 将 CMD1~CMD0 位设定为 “01b” (复位同步 PWM 模式)
 - 重新设定定时器 RD 的其他关联寄存器

2.3.4.7 互补 PWM 模式

- 在用于马达控制时，必须在 OLS0=OLS1 条件下使用。
 - 在要更改 TRDFCR 寄存器的 CMD1 ~ CMD0 位时，必须按照以下步骤进行：
更改步骤：在设定为互补 PWM 模式时（包括重新设定），或者在互补 PWM 模式中改变数据从缓冲寄存器传送到通用寄存器的时序时
 1. 将 TRDSTR 寄存器的 TSTART0 位和 TSTART1 位都置“0”（停止计数）
 2. 将 TRDFCR 寄存器的 CMD1 ~ CMD0 位设定为“00b”（定时器模式、PWM 模式和 PWM3 模式）
 3. 将 CMD1 ~ CMD0 位设定为“10b”或者“11b”（互补 PWM 模式）
 4. 重新设定定时器 RD 的其他关联寄存器
- 更改步骤：在中止互补 PWM 模式时
1. 将 TRDSTR 寄存器的 TSTART0 位和 TSTART1 位都置“0”（停止计数）
 2. 将 CMD1 ~ CMD0 位设定为“00b”（定时器模式、PWM 模式和 PWM3 模式）
- 不能在计数中写 TRDGRA0、TRDGRB0、TRDGRA1 和 TRDGRB1 寄存器。在要改变 PWM 波形时，必须通过缓冲器运行，将写入 TRDGRD0、TRDGRD1 寄存器的值传送到 TRDGRB0、TRDGRA1 和 TRDGRB1 寄存器。
但是，在写 TRDGRD0、TRDGRD1 和 TRDGRD1 时，必须在先将 BFD0、BFC1 和 BFD1 位置“0”（通用寄存器）后再给这些寄存器写数据。此后，可以将 BFD0、BFC1 和 BFD1 位置“1”（缓冲寄存器）。不能更改 PWM 周期。
 - 假设 TRDGRA0 寄存器的设定值为 m ，TRD0 寄存器在从递增计数变为递减计数时进行 $m-1 \rightarrow m \rightarrow m+1 \rightarrow m \rightarrow m-1$ 的计数。
在 $m \rightarrow m+1$ 计数时，IMFA 位变为“1”。另外，在 TRDFCR 寄存器的 CMD1 ~ CMD0 位为“11b”（互补 PWM 模式，在 TRD0 和 TRDGRA0 寄存器比较匹配时传送缓冲数据）时，缓冲寄存器（TRDGRD0、TRDGRD1 和 TRDGRD1）的内容传送到通用寄存器（TRDGRB0、TRDGRA1 和 TRDGRB1）。
在 $m+1 \rightarrow m \rightarrow m-1$ 计数时，IMFA 位不变，并且数据也不传送到 TRDGRA0 寄存器等。




图 2.4 互补 PWM 模式，在 TRD0 和 TRDGRA0 寄存器比较匹配时的运行

- TRD1 在从递减计数变成递增计数时进行 1→0→FFFFh→0→1 的计数。
在 1→0→FFFFh 计数时，UDF 位变为“1”。另外，在 TRDFCR 寄存器的 CMD1~CMD0 位为“10b”（互补 PWM 模式，在 TRD1 下溢时传送缓冲数据）时，缓冲寄存器（TRDGRD0、TRDGRC1 和 TRDGRD1）的内容传送到通用寄存器（TRDGRB0、TRDGRA1 和 TRDGRB1）。
在 FFFFh→0→1 计数时，OVF 位不变，并且数据也不传送到 TRDGRB0 寄存器等。




图 2.5 互补 PWM 模式，在 TRD1 下溢时的运行

- 必须通过TRDFCR寄存器的CMD1~CMD0位选择数据从缓冲寄存器传送到通用寄存器的时序。但是，在以下情况时与CMD1~CMD0位的值无关，其传送时序如下：

在缓冲寄存器的值 \geq TRDGRA0寄存器的值时

在TRD1寄存器下溢时传送。然后，如果给缓冲寄存器设定大于“0000h”并且小于TRDGRA0寄存器的值，就在设定后TRD1寄存器第1次下溢时将数据传送到通用寄存器。此后，以CMD1~CMD0位选择的时序传送数据。




图 2.6 互补 PWM 模式，在缓冲寄存器的值 \geq TRDGRA0 寄存器的值时的运行例子

在缓冲寄存器的值为“0000h”时

在 TRD0 和 TRDGRA0 寄存器比较匹配时传送。然后，如果给缓冲寄存器设定大于“0000h”且小于 TRDGRA0 寄存器的值，就在设定后的 TRD0 和 TRDGRA0 寄存器第 1 次比较匹配时将数据传送到通用寄存器。此后，以 CMD1 ~ CMD0 位选择的时序传送数据。




图 2.7 互补 PWM 模式，在缓冲寄存器的值为“0000h”时的运行例子

2.3.4.8 计数源 fOCO40M

计数源 fOCO40M 能用于电源电压 VCC=3.0 ~ 5.5V 的范围。如果电源电压不在此范围时，就不能将 TRDCR0 和 TRDCR1 寄存器的 TCK2 ~ TCK0 位设定为“110b”（将 fOCO40M 选择为计数源）。

2.4 串行接口的使用注意事项

- 与时钟同步串行 I/O 模式和时钟异步串行 I/O 模式无关，在读取 UiRB (i=0、2) 寄存器时必须以 16 位为单位进行。

在读取 UiRB 寄存器的高位字节时，UiRB 寄存器的 PER、FER 位和 UiC1 寄存器的 RI 位变为“0”。接收错误必须在读取 UiRB 寄存器后通过读取的值确认。

<读取接收缓冲寄存器的程序例子>

```
MOV.W    00A6H, R0    ; 读取 U0RB 寄存器
```

- 在传送数据位长为 9 位的时钟异步串行 I/O 模式中写 UiTB 寄存器时，必须以 8 位为单位按高位字节 → 低位字节的顺序进行。

<给发送缓冲寄存器写数据的程序例子>

```
MOV.B    #XXH, 00A3H    ; 写 U0TB 寄存器的高位字节
MOV.B    #XXH, 00A2H    ; 写 U0TB 寄存器的低位字节
```

2.5 硬件 LIN 的使用注意事项

有关标题段和应答段的超时处理，必须以 Synch Break 检测中断为起点，通过其他定时器进行时间测量。

2.6 A/D 转换器的使用注意事项

- 对 ADCON0 寄存器的各位 (bit6 除外)、ADCON1 寄存器的各位以及 ADCON2 寄存器的 SMP 位的写操作，必须在 A/D 转换停止时 (发生触发前) 进行。
尤其在将 VCUT 位从“0” (未连接 VREF) 变为“1” (连接 VREF) 时，必须在至少经过 1μs 后开始 A/D 转换。
- 在改变 A/D 运行模式后，必须重新选择模拟输入引脚。
- 在单次模式使用时
必须在确认 A/D 转换结束后，读 AD 寄存器 (能通过 ADIC 寄存器的 IR 位或者 ADCON0 寄存器的 ADST 位判断 A/D 转换的结束)。
- 在重复模式使用时
必须给 A/D 转换中的 CPU 时钟选择不低于 A/D 转换器运行时钟 φAD 的频率。
不能对 φAD 选择 fOCO-F。
- 在 A/D 转换运行期间，当通过程序将 ADCON0 寄存器的 ADST 位置“0” (停止 A/D 转换) 来强制结束时，A/D 转换器的转换结果就不定。在通过程序将 ADST 位置“0”后，不能使用 AD 寄存器的值。
- 必须在 P4_2/VREF 引脚和 AVSS 引脚之间连接 0.1μF 的电容。
- 不能在 A/D 转换中转移到停止模式。
- A/D 转换期间，不能在 CM0 寄存器的 CM02 位为“1” (在等待模式时停止外围功能时钟) 的状态下转移到等待模式。

2.7 闪存的使用注意事项

2.7.1 CPU 改写模式

2.7.1.1 运行速度

在进入 CPU 改写模式（EW0 模式）前，必须通过 CM0 寄存器的 CM06 位和 CM1 寄存器的 CM16 ~ CM17 位设定 CPU 时钟，使 CPU 时钟不超过 5MHz。

在 EW1 模式时，不需要此注意事项。

2.7.1.2 禁止使用的指令

在 EW0 模式中，以下的指令参考闪存内的数据，所以不能使用：

UND 指令、INTO 指令、BRK 指令

2.7.1.3 非屏蔽中断

- EW0 模式

如果接受看门狗定时器、振荡停止检测、电压监视 1 和电压监视 2 的中断请求，就立即强制停止自动擦除或者自动编程，对闪存进行复位。在一定时间后重新启动闪存，然后开始中断处理。

因为强制停止，可能无法从自动擦除中的块或者自动编程中的地址读取正常值，所以必须在重新启动闪存后再次执行自动擦除，并且确认正常结束。

看门狗定时器即使在命令执行中也不停止，所以有可能发生中断请求。必须定期初始化看门狗定时器。

因为地址匹配的中断向量配置在 ROM 中，所以不能在命令执行中使用。

因为固定向量配置在块 0 中，所以不能在自动擦除块 0 中使用非屏蔽中断。

- EW1 模式

如果接受看门狗定时器、振荡停止检测、电压监视 1 和电压监视 2 的中断请求，就立即强制停止自动擦除或者自动编程，对闪存进行复位。在一定时间后重新启动闪存，然后开始中断处理。

因为强制停止，可能无法从自动擦除中的块或者自动编程中的地址读取正常值，所以必须在重新启动闪存后再次执行自动擦除，并且确认正常结束。

看门狗定时器即使在命令执行中也不停止，所以有可能发生中断请求。必须使用擦除挂起功能定期初始化看门狗定时器。

因为地址匹配的中断向量配置在 ROM 中，所以不能在命令执行中使用。

因为固定向量配置在块 0 中，所以不能在自动擦除块 0 中使用非屏蔽中断。

2.7.1.4 存取方法

在将 FMR0 寄存器的 FMR01 位、FMR02 位和 FMR1 寄存器的 FMR11 位置“1”时，必须在给对象位写“0”后继续写“1”。另外，在写“0”后和写“1”之间，不能发生中断。

2.7.1.5 用户 ROM 区的改写

如果在使用 EW0 模式对保存改写控制程序的块进行改写中电源电压下降，改写控制程序就不能被正常改写，此后就可能无法改写闪存。此块必须使用标准串行输入 / 输出模式进行改写。

2.7.1.6 编程

不能对已编程的地址进行追加写。

2.7.1.7 挂起

在编程挂起期间，不能使用块擦除命令。

2.7.1.8 转移到停止模式和等待模式

不能在擦除挂起中转移到停止或者等待模式。

2.7.1.9 闪存的编程电压和擦除电压

在执行编程和擦除时，必须在电源电压 $VCC=2.7 \sim 5.5V$ 的条件下进行。不能在低于 2.7V 时执行编程和擦除。

2.8 有关噪声的注意事项

2.8.1 作为噪声和门锁对策，在 VCC-VSS 引脚之间插入旁路电容

必须在 VCC 引脚和 VSS 引脚之间以最短距离并使用较粗的配线连接旁路电容（0.1 μ F 左右）。

2.8.2 端口控制寄存器的噪声误动作对策

如果在严格的噪声等试验中受到外部噪声（主要是电源方面的噪声），IC 内部的噪声对策电路就可能无法完全对应。此时，和端口有关的寄存器值可能发生变化。

作为此时的程序对策，建议定期重新设定端口寄存器、方向寄存器和上拉控制寄存器。但是，当在中断处理中对端口输出等进行转换控制时，就在与重新设定处理之间可能发生竞争，所以必须在充分探讨控制处理的基础上，导入重新设定处理。

3. 中央处理器 (CPU)

CPU 的寄存器如图 3.1 所示。CPU 有 13 个寄存器，其中 R0、R1、R2、R3、A0、A1、FB 构成寄存器组。寄存器组有 2 组。




图 3.1 CPU 的寄存器

3.1 数据寄存器 (R0、R1、R2、R3)

R0 由 16 位构成，主要用于传送、算术和逻辑运算。R1 ~ R3 和 R0 相同。能将 R0 的高位 (R0H) 和低位 (R0L) 分别作为 8 位数据寄存器使用，R1H、R1L 和 R0H、R0L 相同。能将 R2 和 R0 组合作为 32 位数据寄存器 (R2R0) 使用，R3R1 和 R2R0 同样。

3.2 地址寄存器 (A0、A1)

A0 由 16 位构成，用于地址寄存器间接寻址和地址寄存器相对寻址。另外，还用于传送、算术和逻辑运算。A1 和 A0 相同。能将 A1 和 A0 组合作为 32 位地址寄存器 (A1A0) 使用。

3.3 帧基址寄存器 (FB)

FB 由 16 位构成，用于 FB 相对寻址。

3.4 中断表寄存器 (INTB)

INTB 由 20 位构成，表示可变中断向量表的起始地址。

3.5 程序计数器 (PC)

PC 由 20 位构成，表示下次执行的指令的地址。

3.6 用户堆栈指针 (USP) 和中断堆栈指针 (ISP)

堆栈指针 (SP) 有 USP 和 ISP 两种，都由 16 位构成。能通过 FLG 的 U 标志，选择 USP 和 ISP。

3.7 堆栈基址寄存器 (SB)

SB 由 16 位构成，用于 SB 相对寻址。

3.8 标志寄存器 (FLG)

FLG 由 11 位构成，表示 CPU 状态。

3.8.1 进位标志 (C 标志)

保存由算术逻辑运算器产生的进位、借位和移出位等。

3.8.2 调试标志 (D 标志)

D 标志是调试专用标志，必须置“0”。

3.8.3 零标志 (Z 标志)

在运算结果为 0 时为“1”，否则为“0”。

3.8.4 符号标志 (S 标志)

在运算结果为负时为“1”，否则为“0”。

3.8.5 寄存器组指定标志 (B 标志)

在 B 标志为“0”时，指定寄存器组 0；在 B 标志为“1”时，指定寄存器组 1。

3.8.6 上溢标志 (O 标志)

在运算结果上溢时为“1”，否则为“0”。

3.8.7 中断允许标志 (I 标志)

它是允许屏蔽中断的标志。

在 I 标志为“0”时，禁止屏蔽中断；在 I 标志为“1”时，允许屏蔽中断。

如果接受中断请求，I 标志就变为“0”。

3.8.8 堆栈指针指定标志 (U 标志)

在 U 标志为“0”时，指定 ISP；在 U 标志为“1”时，指定 USP。

在接受硬件中断请求或者执行软件中断号 0～31 的 INT 指令时，U 标志变为“0”。

3.8.9 处理器中断优先级 (IPL)

IPL 由 3 位构成，指定 0～7 级的 8 个处理器中断优先级。

如果请求的中断优先级高于 IPL，就允许该中断请求。

3.8.10 保留位

只能写“0”，读时值不定。

4. 存储器

4.1 R8C/2K 群

R8C/2K 群的存储器分配图如图 4.1 所示。地址空间为从地址 00000h 到地址 FFFFFFFh 的 1M 字节。内部 ROM 分配在从地址 0FFFFFFh 向低位地址方向延伸的区域。例如，16K 字节的内部 ROM 分配在地址 0C000h 到地址 0FFFFFFh 之间。

固定中断向量表分配在地址 0FFDCh 到地址 0FFFFFFh 之间，在这里，保存中断程序的起始地址。

内部 RAM 分配在从地址 00400h 向高位地址方向延伸的区域。例如，1.5K 字节的内部 RAM 分配在地址 00400h 到地址 009FFh 之间。内部 RAM 除了保存数据以外，还作为子程序调用和中断时的堆栈使用。

SFR 分配在地址 00000h 到地址 002FFh 之间。在这里，分配了外围功能的控制寄存器。由于在 SFR 中未被分配的区域全部为保留区，因此用户不能使用。




图 4.1 R8C/2K 群的存储器分配图

4.2 R8C/2L 群

R8C/2L 群的存储器分配图如图 4.2 所示。地址空间为从地址 00000h 到地址 FFFFFh 的 1M 字节。内部 ROM（程序 ROM）分配在从地址 0FFFFh 向低位地址方向延伸的区域。例如，16K 字节的内部 ROM 分配在地址 0C000h 到地址 0FFFFh 之间。

固定中断向量表分配在地址 0FFDCh 到地址 0FFFFh 之间，在这里，保存中断程序的起始地址。

内部 ROM（数据闪存）分配在从地址 02400h 到地址 02BFFh 之间。

内部 RAM 分配在从地址 00400h 向高位地址方向延伸的区域。例如，1.5K 字节的内部 RAM 分配在地址 00400h 到地址 009FFh 之间。内部 RAM 除了保存数据以外，还作为子程序调用和中断时的堆栈使用。

SFR 分配在地址 00000h 到地址 002FFh 之间。在这里，分配了外围功能的控制寄存器。由于在 SFR 中未被分配的区域全部为保留区，因此用户不能使用。




图 4.2 R8C/2L 群的存储器分配图

5. SFR

SFR（Special Function Register）是外围功能控制寄存器，SFR 一览如表 5.1～表 5.7 所示。

表 5.1 SFR 一览（1）

地址	寄存器	符号	复位后的值
0000h			
0001h			
0002h			
0003h			
0004h	处理器的模式寄存器 0	PM0	00h
0005h	处理器的模式寄存器 1	PM1	00h
0006h	系统时钟控制寄存器 0	CM0	01101000b
0007h	系统时钟控制寄存器 1	CM1	00100000b
0008h			
0009h			
000Ah	保护寄存器	PRCR	00h
000Bh			
000Ch	振荡停止检测寄存器	OCD	00000100b
000Dh	看门狗定时器的复位寄存器	WDTR	XXh
000Eh	看门狗定时器的启动寄存器	WDTS	XXh
000Fh	看门狗定时器的控制寄存器	WDC	00X11111b
0010h	地址匹配中断寄存器 0	RMAD0	00h
0011h			00h
0012h			00h
0013h	地址匹配中断允许寄存器	AIER	00h
0014h	地址匹配中断寄存器 1	RMAD1	00h
0015h			00h
0016h			00h
0017h			
0018h			
0019h			
001Ah			
001Bh			
001Ch	计数源保护模式寄存器	CSPR	00h 10000000b（注 6）
001Dh			
001Eh			
001Fh			
0020h			
0021h			
0022h			
0023h	高速内部振荡器的控制寄存器 0	FRA0	00h
0024h	高速内部振荡器的控制寄存器 1	FRA1	出厂值
0025h	高速内部振荡器的控制寄存器 2	FRA2	00h
0026h			
0027h			
0028h			
0029h			
002Ah			
002Bh	高速内部振荡器的控制寄存器 6	FRA6	出厂值
002Ch	高速内部振荡器的控制寄存器 7	FRA7	出厂值
0030h			
0031h	电压检测寄存器 1（注 2）	VCA1	00001000b
0032h	电压检测寄存器 2（注 2）	VCA2	00h（注 3） 00100000b（注 4）
0033h			
0034h			
0035h			
0036h	电压监视 1 的电路控制寄存器（注 5）	VW1C	00001000b
0037h	电压监视 2 的电路控制寄存器（注 5）	VW2C	00h
0038h	电压监视 0 的电路控制寄存器（注 2）	VW0C	0000X000b（注 3） 0100X001b（注 4）
0039h			
003Ah			
003Eh			
003Fh			

注 1. 空白部分为保留区，不能存取。

注 2. 在软件复位、看门狗定时器复位、电压监视 1 复位、电压监视 2 复位时不变。

注 3. 在 OFS 寄存器的 LVDOON 位为“1”并且硬件复位时。

注 4. 在上电复位、电压监视 0 复位时或者在 OFS 寄存器的 LVDOON 位为“0”并且硬件复位时。

注 5. 在软件复位、看门狗定时器复位、电压监视 1 复位、电压监视 2 复位时 b2 和 b3 不变。

注 6. 在 OFS 寄存器的 CSPROINI 位为“0”时。

X: 不定。

表 5.2 SFR 一览 (2) (注 1)

地址	寄存器	符号	复位后的值
0040h			
0041h			
0042h			
0043h			
0044h			
0045h			
0046h			
0047h	定时器 RC 中断控制寄存器	TRCIC	XXXXX000b
0048h	定时器 RD0 中断控制寄存器	TRD0IC	XXXXX000b
0049h	定时器 RD1 中断控制寄存器	TRD1IC	XXXXX000b
004Ah			
004Bh	UART2 发送中断控制寄存器	S2TIC	XXXXX000b
004Ch	UART2 接收中断控制寄存器	S2RIC	XXXXX000b
004Dh	键输入中断控制寄存器	KUPIC	XXXXX000b
004Eh	A/D 转换中断控制寄存器	ADIC	XXXXX000b
004Fh			
0050h			
0051h	UART0 发送中断控制寄存器	S0TIC	XXXXX000b
0052h	UART0 接收中断控制寄存器	S0RIC	XXXXX000b
0053h			
0054h			
0055h			
0056h	定时器 RA 中断控制寄存器	TRAIC	XXXXX000b
0057h			
0058h	定时器 RB 中断控制寄存器	TRBIC	XXXXX000b
0059h	INT1 中断控制寄存器	INT1IC	XX00X000b
005Ah	INT3 中断控制寄存器	INT3IC	XX00X000b
005Bh			
005Ch			
005Dh	INT0 中断控制寄存器	INT0IC	XX00X000b
005Eh			
005Fh			
0060h			
0061h			
0062h			
0063h			
0064h			
0065h			
0066h			
0067h			
0068h			
0069h			
006Ah			
006Bh			
006Ch			
006Dh			
006Eh			
006Fh			
0070h			
0071h			
0072h			
0073h			
0074h			
0075h			
0076h			
0077h			
0078h			
0079h			
007Ah			
007Bh			
007Ch			
007Dh			
007Eh			
007Fh			

注 1. 空白部分为保留区，不能存取。

X: 不定。

表 5.3 SFR 一览 (3) (注 1)

地址	寄存器	符号	复位后的值
0080h			
0081h			
0082h			
0083h			
0084h			
0085h			
0086h			
0087h			
0088h			
0089h			
008Ah			
008Bh			
008Ch			
008Dh			
008Eh			
008Fh			
0090h			
0091h			
0092h			
0093h			
0094h			
0095h			
0096h			
0097h			
0098h			
0099h			
009Ah			
009Bh			
009Ch			
009Dh			
009Eh			
009Fh			
00A0h	UART0 发送 / 接收模式寄存器	U0MR	00h
00A1h	UART0 位速率寄存器	U0BRG	XXh
00A2h	UART0 发送缓冲寄存器	U0TB	XXh
00A3h			XXh
00A4h	UART0 发送 / 接收控制寄存器 0	U0C0	00001000b
00A5h	UART0 发送 / 接收控制寄存器 1	U0C1	00000010b
00A6h	UART0 接收缓冲寄存器	U0RB	XXh
00A7h			XXh
00A8h			
00A9h			
00AAh			
00ABh			
00ACh			
00ADh			
00AEh			
00AFh			
00B0h			
00B1h			
00B2h			
00B3h			
00B4h			
00B5h			
00B6h			
00B7h			
00B8h			
00B9h			
00BAh			
00BBh			
00BCh			
00BDh			
00BEh			
00BFh			

注 1. 空白部分为保留区，不能存取。

X: 不定。

表 5.4 SFR 一览 (4) (注 1)

地址	寄存器	符号	复位后的值
00C0h	A/D 寄存器	AD	XXh
00C1h			XXh
00C2h			
00C3h			
00C4h			
00C5h			
00C6h			
00C7h			
00C8h			
00C9h			
00CAh			
00CBh			
00CCh			
00CDh			
00CEh			
00CFh			
00D0h			
00D1h			
00D2h			
00D3h			
00D4h	A/D 控制寄存器 2	ADCON2	00h
00D5h			
00D6h	A/D 控制寄存器 0	ADCON0	00h
00D7h	A/D 控制寄存器 1	ADCON1	00h
00D8h			
00D9h			
00DAh			
00DBh			
00DCh			
00DDh			
00DEh			
00DFh			
00E0h	端口 P0 寄存器	P0	XXh
00E1h	端口 P1 寄存器	P1	XXh
00E2h	端口 P0 方向寄存器	PD0	00h
00E3h	端口 P1 方向寄存器	PD1	00h
00E4h	端口 P2 寄存器	P2	XXh
00E5h	端口 P3 寄存器	P3	XXh
00E6h	端口 P2 方向寄存器	PD2	00h
00E7h	端口 P3 方向寄存器	PD3	00h
00E8h	端口 P4 寄存器	P4	XXh
00E9h			
00EAh	端口 P4 方向寄存器	PD4	00h
00EBh			
00ECh			
00EDh			
00EEh			
00EFh			
00F0h			
00F1h			
00F2h			
00F3h			
00F4h	端口 P2 驱动能力控制寄存器	P2DRR	00h
00F5h	引脚选择寄存器 1	PINSR1	XXh
00F6h	引脚选择寄存器 2	PINSR2	XXh
00F7h	引脚选择寄存器 3	PINSR3	XXh
00F8h	端口模式寄存器	PMR	00h
00F9h	外部输入允许寄存器	INTEN	00h
00FAh	INT 输入滤波器的选择寄存器	INTF	00h
00FBh	键输入允许寄存器	KIEN	00h
00FCh	上拉控制寄存器 0	PUR0	00h
00FDh	上拉控制寄存器 1	PUR1	XX000000b
00FEh			
00FFh			

注 1. 空白部分为保留区，不能存取。

X: 不定。

表 5.5 SFR 一览 (5) (注 1)

地址	寄存器	符号	复位后的值
0100h	定时器 RA 控制寄存器	TRACR	00h
0101h	定时器 RA I/O 控制寄存器	TRAIOC	00h
0102h	定时器 RA 模式寄存器	TRAMR	00h
0103h	定时器 RA 预分频寄存器	TRAPRE	FFh
0104h	定时器 RA 寄存器	TRA	FFh
0105h	LIN 控制寄存器 2	LINCR2	00h
0106h	LIN 控制寄存器	LINCR	00h
0107h	LIN 状态寄存器	LINST	00h
0108h	定时器 RB 控制寄存器	TRBCR	00h
0109h	定时器 RB 单触发控制寄存器	TRBOCR	00h
010Ah	定时器 RB I/O 控制寄存器	TRBIOC	00h
010Bh	定时器 RB 模式寄存器	TRBMR	00h
010Ch	定时器 RB 预分频寄存器	TRBPRE	FFh
010Dh	定时器 RB 从寄存器	TRBSC	FFh
010Eh	定时器 RB 主寄存器	TRBPR	FFh
010Fh			
0110h			
0111h			
0112h			
0113h			
0114h			
0115h			
0116h			
0117h			
0118h			
0119h			
011Ah			
011Bh			
011Ch			
011Dh			
011Eh			
011Fh			
0120h	定时器 RC 模式寄存器	TRCMR	01001000b
0121h	定时器 RC 控制寄存器 1	TRCCR1	00h
0122h	定时器 RC 中断允许寄存器	TRCIER	01110000b
0123h	定时器 RC 状态寄存器	TRCSR	01110000b
0124h	定时器 RC I/O 控制寄存器 0	TRCIOR0	10001000b
0125h	定时器 RC I/O 控制寄存器 1	TRCIOR1	10001000b
0126h	定时器 RC 计数器	TRC	00h
0127h			00h
0128h	定时器 RC 通用寄存器 A	TRCGRA	FFh
0129h			FFh
012Ah	定时器 RC 通用寄存器 B	TRCGRB	FFh
012Bh			FFh
012Ch	定时器 RC 通用寄存器 C	TRCGRC	FFh
012Dh			FFh
012Eh	定时器 RC 通用寄存器 D	TRCGRD	FFh
012Fh			FFh
0130h	定时器 RC 控制寄存器 2	TRCCR2	00011111b
0131h	定时器 RC 数字滤波器的功能选择寄存器	TRCDF	00h
0132h	定时器 RC 输出主允许寄存器	TRCOER	01111111b
0133h			
0134h			
0135h			
0136h			
0137h	定时器 RD 启动寄存器	TRDSTR	11111100b
0138h	定时器 RD 模式寄存器	TRDMR	00001110b
0139h	定时器 RD PWM 模式寄存器	TRDPMR	10001000b
013Ah	定时器 RD 功能控制寄存器	TRDFCR	10000000b
013Bh	定时器 RD 输出主允许寄存器 1	TRDOER1	FFh
013Ch	定时器 RD 输出主允许寄存器 2	TRDOER2	01111111b
013Dh	定时器 RD 输出控制寄存器	TRDOCR	00h
013Eh	定时器 RD 数字滤波器的功能选择寄存器 0	TRDDF0	00h
013Fh	定时器 RD 数字滤波器的功能选择寄存器 1	TRDDF1	00h

注 1. 空白部分为保留区，不能存取。

表 5.6 SFR 一览 (6) (注 1)

地址	寄存器	符号	复位后的值
0140h	定时器 RD 控制寄存器 0	TRDCR0	00h
0141h	定时器 RD I/O 控制寄存器 A0	TRDIORA0	10001000b
0142h	定时器 RD I/O 控制寄存器 C0	TRDIORC0	10001000b
0143h	定时器 RD 状态寄存器 0	TRDSR0	11100000b
0144h	定时器 RD 中断允许寄存器 0	TRDIER0	11100000b
0145h	定时器 RD PWM 模式输出电平控制寄存器 0	TRDPOCR0	11111000b
0146h	定时器 RD 计数器 0	TRD0	00h
0147h			00h
0148h	定时器 RD 通用寄存器 A0	TRDGRA0	FFh
0149h			FFh
014Ah	定时器 RD 通用寄存器 B0	TRDGRB0	FFh
014Bh			FFh
014Ch	定时器 RD 通用寄存器 C0	TRDGRC0	FFh
014Dh			FFh
014Eh	定时器 RD 通用寄存器 D0	TRDGRD0	FFh
014Fh			FFh
0150h	定时器 RD 控制寄存器 1	TRDCR1	00h
0151h	定时器 RD I/O 控制寄存器 A1	TRDIORA1	10001000b
0152h	定时器 RD I/O 控制寄存器 C1	TRDIORC1	10001000b
0153h	定时器 RD 状态寄存器 1	TRDSR1	11000000b
0154h	定时器 RD 中断允许寄存器 1	TRDIER1	11100000b
0155h	定时器 RD PWM 模式输出电平控制寄存器 1	TRDPOCR1	11111000b
0156h	定时器 RD 计数器 1	TRD1	00h
0157h			00h
0158h	定时器 RD 通用寄存器 A1	TRDGRA1	FFh
0159h			FFh
015Ah	定时器 RD 通用寄存器 B1	TRDGRB1	FFh
015Bh			FFh
015Ch	定时器 RD 通用寄存器 C1	TRDGRC1	FFh
015Dh			FFh
015Eh	定时器 RD 通用寄存器 D1	TRDGRD1	FFh
015Fh			FFh
0160h	UART2 发送 / 接收模式寄存器	U2MR	00h
0161h	UART2 位速率寄存器	U2BRG	XXh
0162h	UART2 发送缓冲寄存器	U2TB	XXh
0163h			XXh
0164h	UART2 发送 / 接收控制寄存器 0	U2C0	00001000b
0165h	UART2 发送 / 接收控制寄存器 1	U2C1	00000010b
0166h	UART2 接收缓冲寄存器	U2RB	XXh
0167h			XXh
0168h			
0169h			
016Ah			
016Bh			
016Ch			
016Dh			
016Eh			
016Fh			
0170h			
0171h			
0172h			
0173h			
0174h			
0175h			
0176h			
0177h			
0178h			
0179h			
017Ah			
017Bh			
017Ch			
017Dh			
017Eh			
017Fh			

注 1. 空白部分为保留区，不能存取。

X: 不定。

表 5.7 SFR 一览 (7) (注 1)

地址	寄存器	符号	复位后的值
0180h			
0181h			
0182h			
0183h			
0184h			
0185h			
0186h			
0187h			
0188h			
0189h			
018Ah			
018Bh			
018Ch			
018Dh			
018Eh			
018Fh			
0190h			
0191h			
0192h			
0193h			
0194h			
0195h			
0196h			
0197h			
0198h			
0199h			
019Ah			
019Bh			
019Ch			
019Dh			
019Eh			
019Fh			
01A0h			
01A1h			
01A2h			
01A3h			
01A4h			
01A5h			
01A6h			
01A7h			
01A8h			
01A9h			
01AAh			
01ABh			
01ACh			
01ADh			
01AEh			
01AFh			
01B0h			
01B1h			
01B2h			
01B3h	闪存控制寄存器 4	FMR4	0100000b
01B4h			
01B5h	闪存控制寄存器 1	FMR1	1000000Xb
01B6h			
01B7h	闪存控制寄存器 0	FMR0	00000001b
01B8h			
01B9h			
01BAh			
01BBh			
01BCh			
01BDh			
01BEh			
01BFh			
FFFFh	选项功能的选择寄存器	OFS	(注 2)

注 1. 空白部分为保留区，不能存取。

注 2. 不能用程序更改 OFS 寄存器，必须使用闪存编程器。

X: 不定。

6. 复位

复位有硬件复位、上电复位、电压监视 0 复位、电压监视 1 复位、电压监视 2 复位、看门狗定时器复位和软件复位。

复位名称和复位源如表 6.1。

表 6.1 复位名称和复位源

复位名称	复位源
硬件复位	RESET 引脚的输入电压为“L”电平
上电复位	VCC 的上升
电压监视 0 复位	VCC 的下降（监视电压：Vdet0）
电压监视 1 复位	VCC 的下降（监视电压：Vdet1）
电压监视 2 复位	VCC 的下降（监视电压：Vdet2）
看门狗定时器复位	看门狗定时器的下溢
软件复位	将 PM0 寄存器的 PM03 位置“1”




图 6.1 复位电路的框图

$\overline{\text{RESET}}$ 引脚的电平为“L”电平期间的引脚状态如表 6.2 所示，复位后的 CPU 寄存器状态、复位顺序和 OFS 寄存器分别如图 6.2、图 6.3 和图 6.4 所示。

表 6.2 $\overline{\text{RESET}}$ 引脚的电平为“L”电平期间的引脚状态

引脚名	引脚状态
P0_0 ~ P0_3、P0_5	输入端口
P1、P2	输入端口
P3_3 ~ P3_5	输入端口
P4_2、P4_5 ~ P4_7	输入端口




图 6.2 复位后的 CPU 寄存器状态




图 6.3 复位顺序




图 6.4 OFS 寄存器

6.1 硬件复位

硬件复位是由 $\overline{\text{RESET}}$ 引脚控制的复位。当电源电压满足推荐运行条件时，如果将“L”电平输入到 $\overline{\text{RESET}}$ 引脚，引脚、CPU 和 SFR 就被初始化（参照“表 6.2 $\overline{\text{RESET}}$ 引脚的电平为“L”电平期间的引脚状态”）。

如果将 $\overline{\text{RESET}}$ 引脚的输入电平从“L”电平变为“H”电平，就从复位向量指向的地址开始执行程序。复位后的 CPU 时钟自动选择低速内部振荡器时钟的 8 分频时钟。

复位后的 SFR 状态请参照“5. SFR”。

不初始化内部 RAM。另外，如果在写内部 RAM 过程中 $\overline{\text{RESET}}$ 引脚变为“L”电平，内部 RAM 就不定。

硬件复位的电路例子和运行如图 6.5 所示，硬件复位的电路例子（外接电源电压检测电路的使用例）以及运行如图 6.6 所示。

6.1.1 电源稳定的情况

1. 将“L”电平输入到 $\overline{\text{RESET}}$ 引脚
2. 等待 10 μs
3. 将“H”电平输入到 $\overline{\text{RESET}}$ 引脚

6.1.2 接通电源的情况

1. 将“L”电平输入到 $\overline{\text{RESET}}$ 引脚
2. 使电源电压上升到满足推荐运行条件的电平为止
3. 等待 $t_d(\text{P-R})$ 直到内部电源稳定为止（参照“23. 电特性”）
4. 等待 10 μs
5. 将“H”电平输入到 $\overline{\text{RESET}}$ 引脚




图 6.5 硬件复位的电路例子和运行




图 6.6 硬件复位的电路例子（外接电源电压检测电路的使用例子）和运行

6.2 上电复位功能

通过电阻将 **RESET** 引脚连接到 **VCC**，当 **VCC** 以大于等于 tr_{th} 的斜率上升时，上电复位功能有效，引脚、CPU 和 SFR 被初始化。必须注意：在 **RESET** 引脚连接电容时，**RESET** 引脚的电压不能低于 $0.8V_{CC}$ 。

当输入到 **VCC** 引脚的电压 $\geq V_{det0}$ 时，就开始低速内部振荡器时钟的计数。当进行了 32 次低速内部振荡器时钟的计数时，内部复位信号就变为“H”电平，进入复位顺序（参照图 6.3）。复位后的 CPU 时钟自动选择低速内部振荡器时钟的 8 分频时钟。

上电复位后的 SFR 状态请参照“5. SFR”。

上电复位后，电压监视 0 复位有效。

上电复位的电路例子和运行如图 6.7 所示。




图 6.7 上电复位的电路例子和运行

6.3 电压监视 0 复位

电压监视 0 复位是由内置在单片机内的电压检测 0 电路控制的复位。电压检测 0 电路监视 VCC 引脚的输入电压，监视电压为 Vdet0。

当输入到 VCC 引脚的电压 $< V_{det0}$ 时，引脚、CPU 和 SFR 就被初始化。

其次，当输入到 VCC 引脚的电压 $\geq V_{det0}$ 时，就开始低速内部振荡器时钟的计数。当进行了 32 次低速内部振荡器时钟的计数时，内部复位信号就变为“H”电平，进入复位顺序（参照图 6.3）。复位后的 CPU 时钟自动选择低速内部振荡器时钟的 8 分频时钟。

通过 OFS 寄存器的 LVD00N 位，能选择在硬件复位后电压监视 0 复位是否有效。LVD00N 的设定只对硬件复位有效。

在使用上电复位时，必须将 OFS 寄存器的 LVD00N 位置“0”，并且将 VW0C 寄存器的 VW0C0 位和 VW0C6 位、VCA2 寄存器的 VCA25 位置“1”，使电压监视 0 复位有效。

LVD00N 位不能用程序改变。在设定 LVD00N 位时，必须通过闪存编程器将 0FFFF 地址的 b5 置“0”（硬件复位后，电压监视 0 复位有效）或者“1”（硬件复位后，电压监视 0 复位无效）。有关 OFS 寄存器的详细内容，请参照“图 6.4 OFS 寄存器”。

电压监视 0 复位后的 SFR 状态请参照“5. SFR”。

不初始化内部 RAM。另外，在写内部 RAM 过程中，当 VCC 引脚的输入电压 $< V_{det0}$ 时，内部 RAM 就不定。

电压监视 0 复位的详细内容请参照“7. 电压检测电路”。

6.4 电压监视 1 复位

电压监视 1 复位是由内置在单片机内的电压检测 1 电路控制的复位。电压检测 1 电路监视 VCC 引脚的输入电压，监视电压为 Vdet1。

当输入到 VCC 引脚的电压 $< V_{det1}$ 时，引脚、CPU 和 SFR 就被初始化，并且从复位向量所示的地址开始执行程序。复位后的 CPU 时钟自动选择低速内部振荡器时钟的 8 分频时钟。

电压监视 1 复位不初始化部分 SFR，详细内容请参照“5. SFR”。

不初始化内部 RAM。另外，在写内部 RAM 过程中，当 VCC 引脚的输入电压 $< V_{det1}$ 时，内部 RAM 就不定。

电压监视 1 复位的详细内容请参照“7. 电压检测电路”。

6.5 电压监视 2 复位

电压监视 2 复位是由内置在单片机内的电压检测 2 电路控制的复位。电压检测 2 电路监视 VCC 引脚的输入电压，监视电压为 Vdet2。

当输入到 VCC 引脚的电压 $< V_{det2}$ 时，引脚、CPU 和 SFR 就被初始化，从复位向量指向的地址开始执行程序。复位后的 CPU 时钟自动选择低速内部振荡器时钟的 8 分频时钟。

电压监视 2 复位不初始化部分 SFR，详细内容请参照“5. SFR”。

不初始化内部 RAM。另外，在写内部 RAM 过程中，当 VCC 引脚的输入电压 $< V_{det2}$ 时，内部 RAM 就不定。

电压监视 2 复位的详细内容请参照“7. 电压检测电路”。

6.6 看门狗定时器复位

在 PM1 寄存器的 PM12 位为“1”（在看门狗定时器下溢时复位）时，如果看门狗定时器下溢，单片机就初始化引脚、CPU 和 SFR。然后，从复位向量指向的地址开始执行程序。复位后的 CPU 时钟自动选择低速内部振荡器时钟的 8 分频时钟。

看门狗定时器复位不初始化部分 SFR，详细内容请参照“5. SFR”。

不初始化内部 RAM。另外，如果在写内部 RAM 过程中看门狗定时器下溢，内部 RAM 就不定。

看门狗定时器的详细内容请参照“16. 看门狗定时器”。

6.7 软件复位

如果将 PM0 寄存器的 PM03 位置“1”（单片机复位），单片机就初始化引脚、CPU 和 SFR。然后，从复位向量指向的地址开始执行程序。复位后的 CPU 时钟自动选择低速内部振荡器时钟的 8 分频时钟。

软件复位不初始化部分 SFR，详细内容请参照“5. SFR”。

不初始化内部 RAM。

7. 电压检测电路

电压检测电路是监视 VCC 引脚的输入电压的电路，能通过程序监视 VCC 输入电压。另外，能使用电压监视 0 复位、电压监视 1 中断、电压监视 1 复位、电压监视 2 中断以及电压监视 2 复位。

电压检测电路的规格如表 7.1 所示，框图如图 7.1 ~ 图 7.4 所示，关联寄存器如图 7.5 ~ 图 7.8 所示。

表 7.1 电压检测电路的规格

项目		电压检测 0	电压检测 1	电压检测 2
VCC 监视	监视电压	Vdet0	Vdet1	Vdet2
	检测对象	上升或者下降过程中是否通过 Vdet0	上升或者下降过程中是否通过 Vdet1	上升或者下降过程中是否通过 Vdet2
	监视	无	VW1C 寄存器的 VW1C3 位 高于或者低于 Vdet1	VCA1 寄存器的 VCA13 位 高于或者低于 Vdet2
电压检测时的处理	复位	电压监视 0 复位 当 Vdet0 > VCC 时复位，然后当 VCC > Vdet0 时重新开始 CPU 的运行	电压监视 1 复位 当 Vdet1 > VCC 时复位，在经过一定时间后重新开始 CPU 的运行	电压监视 2 复位 当 Vdet2 > VCC 时复位，在经过一定时间后重新开始 CPU 的运行
	中断	无	电压监视 1 中断 数字滤波器有效时： 在 Vdet1 > VCC 或者 VCC > Vdet1 时都产生中断请求 数字滤波器无效时： 只在 Vdet1 > VCC 时或者只在 VCC > Vdet1 时产生中断请求	电压监视 2 中断 数字滤波器有效时： 在 Vdet2 > VCC 或者 VCC > Vdet2 时都产生中断请求 数字滤波器无效时： 只在 Vdet2 > VCC 时或者只在 VCC > Vdet2 时产生中断请求
数字滤波器	有效 / 无效的转换	有	有	有
	采样时间	(fOCO-S 的 n 分频) × 4 n: 1、2、4、8	(fOCO-S 的 n 分频) × 4 n: 1、2、4、8	(fOCO-S 的 n 分频) × 4 n: 1、2、4、8




图 7.1 电压检测电路的框图




图 7.2 电压监视 0 复位产生电路的框图




图 7.3 电压监视 1 中断 / 复位产生电路的框图




图 7.4 电压监视 2 中断 / 复位产生电路的框图




图 7.5 VCA1 和 VCA2 寄存器




图 7.6 VW0C 寄存器




图 7.7 VW1C 寄存器




图 7.8 VW2C 寄存器

7.1 VCC 输入电压的监视

7.1.1 Vdet0 的监视

不能监视 Vdet0。

7.1.2 Vdet1 的监视

必须将 VCA2 寄存器的 VCA26 位置 “1”（电压检测 1 电路有效）。经过 td(E-A)（参照“23. 电特性”）后，能通过 VW1C 寄存器的 VW1C3 位监视 Vdet1。

7.1.3 Vdet2 的监视

必须将 VCA2 寄存器的 VCA27 位置 “1”（电压检测 2 电路有效）。经过 td(E-A)（参照“23. 电特性”）后，能通过 VCA1 寄存器的 VCA13 位监视 Vdet2。

7.2 电压监视 0 复位

电压监视 0 复位相关位的设定步骤如表 7.2 所示，电压监视 0 复位的运行例子如图 7.9 所示。

在将电压监视 0 复位用于从停止模式的返回时，必须将 VW0C 寄存器的 VW0C1 位置 “1”（数字滤波器无效）。

表 7.2 电压监视 0 复位相关位的设定步骤

步骤	使用数字滤波器的情况	不使用数字滤波器的情况
1	将 VCA2 寄存器的 VCA25 位置 “1”（电压检测 0 电路有效）。	
2	等待 td(E-A)。	
3	通过 VW0C 寄存器的 VW0F0 ~ VW0F1 位选择数字滤波器的采样时钟。	将 VW0C 寄存器的 VW0C7 位置 “1”。
4(注 1)	将 VW0C 寄存器的 VW0C1 位置 “0”（数字滤波器有效）。	将 VW0C 寄存器的 VW0C1 位置 “1”（数字滤波器无效）。
5(注 1)	将 VW0C 寄存器的 VW0C6 位置 “1”（电压监视 0 复位模式）。	
6	将 VW0C 寄存器的 VW0C2 位置 “0”。	
7	将 CM1 寄存器的 CM14 位置 “0”（低速内部振荡器振荡）。	—
8	等待“数字滤波器的采样时钟 ×4 个周期”。	—（无等待时间）
9	将 VW0C 寄存器的 VW0C0 位置 “1”（电压监视 0 复位允许）。	

注 1. 当 VW0C0 位为 “0” 时，可以同时执行（用 1 条指令）步骤 3、4、5。




图 7.9 电压监视 0 复位的运行例子

7.3 电压监视 1 中断和电压监视 1 复位

电压监视 1 中断和电压监视 1 复位相关位的设定步骤如表 7.3 所示，电压监视 1 中断和电压监视 1 复位的运行例子如图 7.10 所示。

在将电压监视 1 中断或者电压监视 1 复位用于从停止模式的返回时，必须将 VW1C 寄存器的 VW1C1 位置“1”（数字滤波器无效）。

表 7.3 电压监视 1 中断和电压监视 1 复位相关位的设定步骤

步骤	使用数字滤波器的情况		不使用数字滤波器的情况	
	电压监视 1 中断	电压监视 1 复位	电压监视 1 中断	电压监视 1 复位
1	将 VCA2 寄存器的 VCA26 位置“1”（电压检测 1 电路有效）。			
2	等待 td(E-A)。			
3	通过 VW1C 寄存器的 VW1F0 ~ VW1F1 位选择数字滤波器的采样时钟。		通过 VW1C 寄存器的 VW1C7 位选择中断和复位请求的时序（注 1）。	
4(注 2)	将 VW1C 寄存器的 VW1C1 位置“0”（数字滤波器有效）。		将 VW1C 寄存器的 VW1C1 位置“1”（数字滤波器无效）。	
5(注 2)	将 VW1C 寄存器的 VW1C6 位置“0”（电压监视 1 中断模式）。	将 VW1C 寄存器的 VW1C6 位置“1”（电压监视 1 复位模式）。	将 VW1C 寄存器的 VW1C6 位置“0”（电压监视 1 中断模式）。	将 VW1C 寄存器的 VW1C6 位置“1”（电压监视 1 复位模式）。
6	将 VW1C 寄存器的 VW1C2 位置“0”（未检测到“通过 Vdet1”）。			
7	将 CM1 寄存器的 CM14 位置“0”（低速内部振荡器振荡）。		—	
8	等待“数字滤波器的采样时钟 ×4 个周期”。		—（无等待时间）	
9	将 VW1C 寄存器的 VW1C0 位置“1”（允许电压监视 1 中断 / 复位）。			

注 1. 在电压监视 1 复位时，必须将 VW1C7 位置“1”（ $VCC < Vdet1$ 时）。

注 2. 当 VW1C0 位为“0”时，可以同时（用 1 条指令）执行步骤 3、4、5。




图 7.10 电压监视 1 中断和电压监视 1 复位的运行例子

7.4 电压监视 2 中断和电压监视 2 复位

电压监视 2 中断和电压监视 2 复位相关位的设定步骤如表 7.4 所示，电压监视 2 中断和电压监视 2 复位的运行例子如图 7.11 所示。

在将电压监视 2 中断或者电压监视 2 复位用于从停止模式的返回时，必须将 VW2C 寄存器的 VW2C1 位置“1”（数字滤波器无效）。

表 7.4 电压监视 2 中断和电压监视 2 复位相关位的设定步骤

步骤	使用数字滤波器的情况		不使用数字滤波器的情况	
	电压监视 2 中断	电压监视 2 复位	电压监视 2 中断	电压监视 2 复位
1	将 VCA2 寄存器的 VCA27 位置“1”（电压检测 2 电路有效）。			
2	等待 td(E-A)。			
3	通过 VW2C 寄存器的 VW2F0 ~ VW2F1 位选择数字滤波器的采样时钟。		通过 VW2C 寄存器的 VW2C7 位选择中断和复位请求的时序（注 1）。	
4(注 2)	将 VW2C 寄存器的 VW2C1 位置“0”（数字滤波器有效）。		将 VW2C 寄存器的 VW2C1 位置“1”（数字滤波器无效）。	
5(注 2)	将 VW2C 寄存器的 VW2C6 位置“0”（电压监视 2 中断模式）。	将 VW2C 寄存器的 VW2C6 位置“1”（电压监视 2 复位模式）。	将 VW2C 寄存器的 VW2C6 位置“0”（电压监视 2 中断模式）。	将 VW2C 寄存器的 VW2C6 位置“1”（电压监视 2 复位模式）。
6	将 VW2C 寄存器的 VW2C2 位置“0”（未检测到“通过 Vdet2”）。			
7	将 CM1 寄存器的 CM14 位置“0”（低速内部振荡器振荡）。		—	
8	等待“数字滤波器的采样时钟 ×4 个周期”。		—（无等待时间）	
9	将 VW2C 寄存器的 VW2C0 位置“1”（允许电压监视 2 中断 / 复位）。			

注 1. 在电压监视 2 复位时，必须将 VW2C7 位置“1”（ $VCC < Vdet2$ 时）。

注 2. 当 VW2C0 位为“0”时，可以同时（用 1 条指令）执行步骤 3、4、5。




图 7.11 电压监视 2 中断和电压监视 2 复位的运行例子

8. 可编程输入 / 输出端口

可编程输入 / 输出端口（以下称为输入 / 输出端口）有 P0_0 ~ P0_3、P0_5、P1、P2、P3_3 ~ P3_5、P4_5 等 25 个端口。在不使用 XIN 时钟振荡电路时，能将 P4_6 和 P4_7 用作输入专用端口；在不使用 A/D 转换器时，能将 P4_2 用作输入专用端口。

可编程输入 / 输出端口的概要如表 8.1 所示。

表 8.1 可编程输入 / 输出端口的概要

端口名	输入 / 输出	输出格式	输入 / 输出的设定	内部上拉电阻
P0_0 ~ P0_3、P1、P2	输入 / 输出	CMOS 三态	以 1 位为单位进行设定	以 4 位为单位进行设定（注 1）
P3_4、P3_5	输入 / 输出	CMOS 三态	以 1 位为单位进行设定	以 2 位为单位进行设定（注 1）
P0_5、P3_3、P4_5	输入 / 输出	CMOS 三态	以 1 位为单位进行设定	以 1 位为单位进行设定（注 1）
P4_2、P4_6（注 2）、 P4_7（注 2）	输入	（无输出功能）	无	无

注 1. 能在输入模式中选择是否通过 PUR0 寄存器和 PUR1 寄存器连接内部上拉电阻。

注 2. 在不使用 XIN 时钟振荡电路时，能用作输入专用端口。

8.1 可编程输入 / 输出端口的功能

端口 P0_0 ~ P0_3、P0_5、P1、P2、P3_3 ~ P3_5、P4_5 的输入 / 输出由 PDi (i=0 ~ 4) 寄存器的 PDi_j (j=0 ~ 7) 位控制。Pi 寄存器由保持输出数据的端口锁存器和读引脚状态的电路构成。

可编程输入 / 输出端口的结构如图 8.1 ~ 图 8.6 所示，可编程输入 / 输出端口的功能如表 8.2 所示，PDi 寄存器、Pi 寄存器和 P2DRR 寄存器分别如图 8.8、图 8.9 和图 8.10 所示，PINSR1、PINSR2、PINSR3 和 PMR 寄存器如图 8.11 所示，PUR0 和 PUR1 寄存器如图 8.12 所示。

表 8.2 可编程输入 / 输出端口的功能

存取 Pi 寄存器时的运行	PDi 寄存器的 PDi_j 位的值（注 1）	
	“0”（输入模式）	“1”（输出模式）
读	读引脚的输入电平	读端口锁存器
写	写到端口锁存器	写到端口锁存器。从引脚输出已写到端口锁存器的值。

i=0 ~ 4、j=0 ~ 7

注 1. 对于 PD0_4、PD0_6、PD0_7、PD3_0 ~ PD3_2、PD3_6、PD3_7、PD4_0 ~ PD4_4、PD4_6、PD4_7，什么也不指定。

8.2 对外围功能的影响

可编程输入 / 输出端口有时用作外围功能的输入 / 输出（参照“表 1.7 引脚名一览（按引脚序号分类）”）。

用作外围功能的输入 / 输出时的 PDi_j 位的设定（i=0 ~ 4、j=0 ~ 7）如表 8.3 所示，外围功能的设定方法请参照各功能说明。

表 8.3 用作外围功能的输入 / 输出时的 PDi_j 位的设定（i=0 ~ 4、j=0 ~ 7）

外围功能的输入 / 输出	复用引脚的端口 PDi _j 位的设定
输入	必须置“0”（输入模式）
输出	置“0”或者“1”（与端口的设定无关，为输出）

8.3 可编程输入 / 输出端口以外的引脚

引脚的结构如图 8.7 所示。




图 8.1 可编程输入 / 输出端口的结构（1）




图 8.2 可编程输入 / 输出端口的结构 (2)




图 8.3 可编程输入 / 输出端口的结构 (3)




图 8.4 可编程输入 / 输出端口的结构 (4)




图 8.5 可编程输入 / 输出端口的结构 (5)




图 8.6 可编程输入 / 输出端口的结构 (6)




图 8.7 引脚的结构




图 8.8 PDi 寄存器




图 8.9 Pi 寄存器




图 8.10 P2DRR 寄存器




图 8.11 PINSR1、PINSR2、PINSR3 和 PMR 寄存器




图 8.12 PUR0 和 PUR1 寄存器

8.4 端口的设定

端口的设定如表 8.4 ~ 表 8.36 所示。

表 8.4 端口 P0_0/AN7

寄存器	PD0	ADCON0				功能
位	PD0_0	CH2	CH1	CH0	ADGSEL0	
设定值	0	X	X	X	X	输入端口 (注 1)
	1	X	X	X	X	输出端口
	0	1	1	1	0	A/D 转换器输入 (AN7)

X: “0” 或者 “1”

注 1. 如果将 PUR0 寄存器的 PU00 位置 “1”，该端口就被上拉。

表 8.5 端口 P0_1/AN6/TXD2

寄存器	PD0	ADCON0				U2MR			功能	
位	PD0_1	CH2	CH1	CH0	ADGSEL0	SMD2	SMD1	SMD0		
设定值	0	X	X	X	X	X	X	X	输入端口 (注 1)	
	1	X	X	X	X	X	X	X	输出端口	
	X	X	X	X	X	X	0	0	1	TXD2 输出 (注 2、3)
							1		0	
								1	0	
	0	1	1	0	0	0	X	X	X	A/D 转换器输入 (AN6)

X: “0” 或者 “1”

注 1. 如果将 PUR0 寄存器的 PU00 位置 “1”，该端口就被上拉。

注 2. 如果将 U2C0 寄存器的 NCH 位置 “1”，该端口 N 沟道漏极开路输出。

注 3. 当使用 UART2 功能时，必须将 PINSR1 寄存器设定为 “70h”。

表 8.6 端口 P0_2/AN5/RXD2

寄存器	PD0	ADCON0				功能
位	PD0_2	CH2	CH1	CH0	ADGSEL0	
设定值	0	X	X	X	X	输入端口 (注 1)
	1	X	X	X	X	输出端口
	0	1	0	1	0	A/D 转换器输入 (AN5)
	0	X	X	X	X	RXD2 输入 (注 2)

X: “0” 或者 “1”

注 1. 如果将 PUR0 寄存器的 PU00 位置 “1”，该端口就被上拉。

注 2. 当使用 UART2 功能时，必须将 PINSR1 寄存器设定为 “70h”。

表 8.7 端口 P0_3/AN4/CLK2

寄存器	PD0	ADCON0				U2MR				功能
位	PD0_3	CH2	CH1	CH0	ADGSEL0	SMD2	SMD1	SMD0	CKDIR	
设定值	0	X	X	X	X	X	X	X	X	输入端口 (注 1)
	1	X	X	X	X	001b 以外			X	输出端口
	0	X	X	X	X	X	X	X	1	CLK2 (外部时钟) 输入 (注 2)
	X	X	X	X	X	0	0	1	0	CLK2 (内部时钟) 输出 (注 2)
	0	1	0	0	0	X	X	X	X	A/D 转换器输入 (AN4)

X: “0” 或者 “1”

注 1. 如果将 PUR0 寄存器的 PU00 位置 “1”，该端口就被上拉。

注 2. 当使用 UART2 功能时，必须将 PINSR1 寄存器设定为 “70h”。

表 8.8 端口 P0_5/AN2

寄存器	PD0	ADCON0				功能
位	PD0_5	CH2	CH1	CH0	ADGSEL0	
设定值	0	X	X	X	X	输入端口 (注 1)
	1	X	X	X	X	输出端口
	0	0	1	0	0	A/D 转换器输入 (AN2)

X: “0” 或者 “1”

注 1. 如果将 PUR0 寄存器的 PU01 位置 “1”，该端口就被上拉。

表 8.9 端口 P1_0/AN8/ $\overline{\text{KIO}}$

寄存器	PD0	KIEN	ADCON0				功能
位	PD0_3	KI0EN	CH2	CH1	CH0	ADGSEL0	
设定值	0	0	X	X	X	X	输入端口 (注 1)
	1	0	X	X	X	X	输出端口
	0	1	X	X	X	X	$\overline{\text{KIO}}$ 输入
	0	0	1	0	0	1	A/D 转换器输入 (AN8)

X: “0” 或者 “1”

注 1. 如果将 PUR0 寄存器的 PU02 位置 “1”，该端口就被上拉。

表 8.10 端口 P1_1/AN9/ $\overline{KI1}$ /TRCIOA/TRCTR \overline{G}

寄存器	PD1	KIEN	定时器 RC 的设定	ADCON0				功能
位	PD1_1	KI1EN	—	CH2	CH1	CH0	ADGSEL0	
设定值	0	0	TRCIOA 使用条件以外	X	X	X	X	输入端口 (注 1)
	1	0	TRCIOA 使用条件以外	X	X	X	X	输出端口
	0	0	TRCIOA 使用条件以外	1	0	1	1	A/D 转换器输入 (AN9)
	0	1	TRCIOA 使用条件以外	X	X	X	X	$\overline{KI1}$ 输入 (注 1)
	X	0	请参照“表 8.11 TRCIOA 引脚的设定”	X	X	X	X	TRCIOA 输出 (注 2)
	0	0	请参照“表 8.11 TRCIOA 引脚的设定”	X	X	X	X	TRCIOA 输入 (注 1、2)

X: “0” 或者 “1”

注 1. 如果将 PUR0 寄存器的 PU02 位置 “1”，该端口就被上拉。

注 2. 当使用定时器 RC 功能时，必须将 PINSR3 寄存器设定为 “1Fh”。

表 8.11 TRCIOA 引脚的设定

寄存器	TRCOER	TRCMR	TRCIOR0			TRCCR2		功能
位	EA	PWM2	IOA2	IOA1	IOA0	TCEG1	TCEG0	
设定值	0	1	0	0	1	X	X	定时器波形输出 (输出比较功能)
			0	1	X	X	X	
	1	1	1	X	X	X	X	定时器模式 (输入捕捉功能)
						X	X	
	1	0	X	X	X	0	1	PWM2 模式的 TRCTR \overline{G} 输入
						1	X	
上述以外								TRCIOA 使用条件以外

X: “0” 或者 “1”

表 8.12 端口 P1_2/AN10/ $\overline{KI2}$ /TRCIOB

寄存器	PD1	KIEN	定时器 RC 的设定	ADCON0				功能
位	PD1_2	KI2EN	—	CH2	CH1	CH0	ADGSEL0	
设定值	0	0	TRCIOB 使用条件以外	X	X	X	X	输入端口 (注 1)
	1	0	TRCIOB 使用条件以外	X	X	X	X	输出端口
	0	0	TRCIOB 使用条件以外	1	1	0	1	A/D 转换器输入 (AN10)
	0	1	TRCIOB 使用条件以外	X	X	X	X	$\overline{KI2}$ 输入 (注 1)
	X	0	请参照“表 8.13 TRCIOB 引脚的设定”	X	X	X	X	TRCIOB 输出 (注 2)
	0	0	请参照“表 8.13 TRCIOB 引脚的设定”	X	X	X	X	TRCIOB 输入 (注 1、2)

X: “0” 或者 “1”

注 1. 如果将 PUR0 寄存器的 PU02 位置 “1”，该端口就被上拉。

注 2. 当使用定时器 RC 功能时，必须将 PINSR3 寄存器设定为 “1Fh”。

表 8.13 TRCIOB 引脚的设置

寄存器	TRCOER	TRCMR		TRCIOR0			功能
位	EB	PWM2	PWMB	IOB2	IOB1	IOB0	
设定值	0	0	X	X	X	X	PWM2 模式波形输出
	0	1	1	X	X	X	PWM 模式波形输出
	0	1	0	0	0	1	定时器波形输出
				0	1	X	(输出比较功能)
	0	1	0	1	X	X	定时器模式
	1						(输入捕捉功能)
上述以外							TRCIOB 使用条件以外

X: “0” 或者 “1”

表 8.14 端口 P1_3/AN11/KI3/TRBO

寄存器	PD1	KIEN	定时器 RB 的设置	ADCON0				功能
位	PD1_3	KI3EN	—	CH2	CH1	CH0	ADGSEL0	
设定值	0	0	TRBO 使用条件以外	X	X	X	X	输入端口 (注 1)
	1	0	TRBO 使用条件以外	X	X	X	X	输出端口
	0	0	TRBO 使用条件以外	1	1	1	1	A/D 转换器输入 (AN11)
	0	1	TRBO 使用条件以外	X	X	X	X	$\overline{\text{KI3}}$ 输入 (注 1)
	X	0	请参照“表 8.15 TRBO 引脚的设置”	X	X	X	X	TRBO 输出 (注 2)

X: “0” 或者 “1”

注 1. 如果将 PUR0 寄存器的 PU02 位置 “1”，该端口就被上拉。

注 2. 当使用定时器 RB 功能时，必须将 PINSR2 寄存器设定为 “40h”。

表 8.15 TRBO 引脚的设置

寄存器	TRBIOC	TRBMR		功能
位	TOCNT (注 1)	TMOD1	TMOD0	
设定值	0	0	1	可编程波形发生模式
	0	1	0	可编程单触发发生模式
	0	1	1	可编程等待单触发发生模式
	1	0	1	P1_3 输出端口
	上述以外			

注 1. 在非可编程波形发生模式时，必须将 TRBIOC 寄存器的 TOCNT 位置 “0”。

表 8.16 端口 P1_4/TXD0

寄存器	PD1	U0MR			功能	
位	PD1_4	SMD2	SMD1	SMD0		
设定值	0	0	0	0	输入端口 (注 1)	
	1	0	0	0	输出端口	
	X	0	0	0	1	TXD0 输出 (注 2)
		1	0	0	0	
		1	0	0	1	
		1	1	1	0	

X: “0” 或者 “1”

注 1. 如果将 PUR0 寄存器的 PU03 位置 “1”，该端口就被上拉。

注 2. 如果将 U0C0 寄存器的 NCH 位置 “1”，该端口就为 N 沟道漏极开路输出。

表 8.17 端口 P1_5/RXD0/(TRAIO)/(INT1)

寄存器	PD1	TRAIOC		TRAMR			INTEN	功能	
位	PD1_5	TIOSEL	TOPCR (注 2)	TMOD2	TMOD1	TMOD0	INT1EN		
设定值	0	0	X	X	X	X	X	输入端口 (注 1)	
		1	1	0	0	1	0		
		1	0	0	0	0	0		
	1	0	X	X	X	X	X	X	输出端口
		1	0	0	0	0	0	X	
	0	0	X	X	X	X	X	X	RXD0 输入 (注 1)
		1	0	001b 以外			0		
		1	0	000b、001b 以外			0	TRAIO 输入 (注 1)	
		1	0	0	0	0	1	$\overline{\text{INT1}}$	
		1	1	0	0	1	1	TRAIO 输入 / $\overline{\text{INT1}}$ (注 1)	
		1	0	000b、001b 以外			1		
	X	1	0	0	0	1	X	TRAIO 脉冲输出	

X: “0” 或者 “1”

注 1. 如果将 PUR0 寄存器的 PU03 位置 “1”，该端口就被上拉。

注 2. 在非脉冲输出模式时，必须将 TRAIOC 寄存器的 TOPCR 位置 “0”。

表 8.18 端口 P1_6/CLK0

寄存器	PD1	U2MR				功能	
位	PD1_6	SMD2	SMD1	SMD0	CKDIR		
设定值	0	X	X	X	X	输入端口 (注 1)	
	1	001b 以外				X	输出端口
	X	0	0	1	0	CLK0 输出	
	0	X	X	X	1	CLK0 输入 (注 1)	

X: “0” 或者 “1”

注 1. 如果将 PUR0 寄存器的 PU03 位置 “1”，该端口就被上拉。

表 8.19 端口 P1_7/TRAIO/ $\overline{\text{INT1}}$

寄存器	PD1	TRAIOC		TRAMR			INTEN	功能	
位	PD1_7	TIOSEL	TOPCR (注 2)	TMOD2	TMOD1	TMOD0	INT1EN		
设定值	0	1	X	X	X	X	X	输入端口 (注 1)	
		0	1	0	0	1	0		
		0	0	0	0	0	0		
	1	1	X	X	X	X	X	输出端口	
		0	0	0	0	0	0		
	0	0	0	0	000b、001b 以外			0	TRAIO 输入 (注 1)
			0	0	0	0	0	1	$\overline{\text{INT1}}$
			0	1	0	0	1	1	TRAIO 输入/ $\overline{\text{INT1}}$ (注 1)
			0	0	000b、001b 以外			1	
	X	0	0	0	0	1	X	TRAIO 脉冲输出	

X: “0” 或者 “1”

注 1. 如果将 PUR0 寄存器的 PU03 位置 “1”，该端口就被上拉。

注 2. 在非脉冲输出模式时，必须将 TRAIOC 寄存器的 TOPCR 位置 “0”。

表 8.20 端口 P2_0/TRDIOA0/TRDCLK

寄存器	PD2	TRDOER1	TRDFCR				TRDIOA0			功能
位	PD2_0	EA0	CMD1	CMD0	STCLK	PWM3	IOA2	IOA1	IOA0	
设定值	0	1	X	X	X	X	X	X	X	输入端口 (注 1)
	1	1	X	X	X	X	X	X	X	输出端口 (注 2)
	0	X	0	0	0	1	1	X	X	定时器模式 (输入捕捉功能)
	0	X	X	X	1	1	0	0	0	外部时钟输入 (TRDCLK)
	X	0	0	0	0	0	0	X	X	PWM3 模式波形输出 (注 2)
	X	0	0	0	0	0	1	0	0	1

X: “0” 或者 “1”

注 1. 如果将 PUR0 寄存器的 PU04 位置 “1”，该端口就被上拉。

注 2. 如果将 P2DRR 寄存器的 P2DRR0 位置 “1”，该端口的输出就为 High 驱动能力。

表 8.21 端口 P2_1/TRDIOB0

寄存器	PD2	TRDOER1	TRDFCR			TRDPMR	TRDIOA0			功能	
位	PD2_1	EB0	CMD1	CMD0	PWM3	PWMB0	IOB2	IOB1	IOB0		
设定值	0	1	X	X	X	X	X	X	X	输入端口（注 1）	
	1	1	X	X	X	X	X	X	X	输出端口（注 2）	
	0	X	0	0	1	0	1	X	X	定时器模式（输入捕捉功能）	
	X	0	1	0	X	X	X	X	X	X	互补 PWM 模式波形输出
			1	1							
	X	0	0	1	X	X	X	X	X	X	复位同步 PWM 模式波形输出
	X	0	0	0	0	0	X	X	X	X	PWM3 模式波形输出（注 2）
	X	0	0	0	0	1	1	X	X	X	PWM 模式波形输出（注 2）
X	0	0	0	1	0	0	0	1	X	定时器模式波形输出 （输出比较功能）（注 2）	
						0	1				

X: “0” 或者 “1”

注 1. 如果将 PUR0 寄存器的 PU04 位置 “1”，该端口就被上拉。

注 2. 如果将 P2DRR 寄存器的 P2DRR1 位置 “1”，该端口的输出就为 High 驱动能力。

表 8.22 端口 P2_2/TRDIOC0

寄存器	PD2	TRDOER1	TRDFCR			TRDPMR	TRDIOC0			功能	
位	PD2_2	EC0	CMD1	CMD0	PWM3	PWMC0	IOC2	IOC1	IOC0		
设定值	0	1	X	X	X	X	X	X	X	输入端口（注 1）	
	1	1	X	X	X	X	X	X	X	输出端口（注 2）	
	0	X	0	0	1	0	1	X	X	定时器模式（输入捕捉功能）	
	X	0	1	0	X	X	X	X	X	X	互补 PWM 模式波形输出 （注 2）
			1	1							
	X	0	0	1	X	X	X	X	X	X	复位同步 PWM 模式波形输出（注 2）
	X	0	0	0	0	1	1	X	X	X	PWM 模式波形输出（注 2）
	X	0	0	0	1	0	0	0	1	X	定时器模式波形输出 （输出比较功能）（注 2）
0							1				

X: “0” 或者 “1”

注 1. 如果将 PUR0 寄存器的 PU04 位置 “1”，该端口就被上拉。

注 2. 如果将 P2DRR 寄存器的 P2DRR2 位置 “1”，该端口的输出就为 High 驱动能力。

表 8.23 端口 P2_3/TRDIOD0

寄存器	PD2	TRDOER1	TRDFCR			TRDPMR	TRDIORC0			功能	
位	PD2_3	ED0	CMD1	CMD0	PWM3	PWMD0	IOD2	IOD1	IOD0		
设定值	0	1	X	X	X	X	X	X	X	输入端口（注 1）	
	1	1	X	X	X	X	X	X	X	输出端口（注 2）	
	0	X	0	0	1	0	1	X	X	定时器模式（输入捕捉功能）	
	X	0	1	0	X	X	X	X	X	X	互补 PWM 模式波形输出（注 2）
			1	1							
	X	0	0	1	X	X	X	X	X	复位同步 PWM 模式波形输出（注 2）	
	X	0	0	0	0	1	1	X	X	X	PWM 模式波形输出（注 2）
X	0	0	0	0	1	0	0	0	1	定时器模式波形输出（输出比较功能）（注 2）	
							0	1	X		

X: “0” 或者 “1”

注 1. 如果将 PUR0 寄存器的 PU04 位置 “1”，该端口就被上拉。

注 2. 如果将 P2DRR 寄存器的 P2DRR3 位置 “1”，该端口的输出就为 High 驱动能力。

表 8.24 端口 P2_4/TRDIOA1

寄存器	PD2	TRDOER1	TRDFCR			TRDIOA1			功能	
位	PD2_4	EA1	CMD1	CMD0	PWM3	IOA2	IOA1	IOA0		
设定值	0	1	X	X	X	X	X	X	输入端口（注 1）	
	1	1	X	X	X	X	X	X	输出端口（注 2）	
	0	X	0	0	1	1	X	X	定时器模式（输入捕捉功能）	
	X	0	1	0	X	X	X	X	X	互补 PWM 模式波形输出（注 2）
			1	1						
	X	0	0	1	X	X	X	X	复位同步 PWM 模式波形输出（注 2）	
	X	0	0	0	0	1	0	0	1	定时器模式波形输出（输出比较功能）（注 2）
0							1	X		

X: “0” 或者 “1”

注 1. 如果将 PUR0 寄存器的 PU05 位置 “1”，该端口就被上拉。

注 2. 如果将 P2DRR 寄存器的 P2DRR4 位置 “1”，该端口的输出就为 High 驱动能力。

表 8.25 端口 P2_5/TRDIOB1

寄存器	PD2	TRDOER1	TRDFCR			TRDPMR	TRDIOA1			功能	
位	PD2_5	EB1	CMD1	CMD0	PWM3	PWMB1	IOB2	IOB1	IOB0		
设定值	0	1	X	X	X	X	X	X	X	输入端口 (注 1)	
	1	1	X	X	X	X	X	X	X	输出端口 (注 2)	
	0	X	0	0	1	0	1	X	X	定时器模式 (输入捕捉功能)	
	X	0	1	0	X	X	X	X	X	X	互补 PWM 模式波形输出 (注 2)
			1	1							
	X	0	0	1	X	X	X	X	X	复位同步 PWM 模式波形输出 (注 2)	
	X	0	0	0	0	1	1	X	X	X	PWM 模式波形输出 (注 2)
X	0	0	0	0	1	0	0	0	1	定时器模式波形输出 (输出比较功能) (注 2)	
							0	1	X		

X: “0” 或者 “1”

注 1. 如果将 PUR0 寄存器的 PU05 位置 “1”，该端口就被上拉。

注 2. 如果将 P2DRR 寄存器的 P2DRR5 位置 “1”，该端口的输出就为 High 驱动能力。

表 8.26 端口 P2_6/TRDIOC1

寄存器	PD2	TRDOER1	TRDFCR			TRDPMR	TRDIOA1			功能	
位	PD2_6	EC1	CMD1	CMD0	PWM3	PWMC1	IOC2	IOC1	IOC0		
设定值	0	1	X	X	X	X	X	X	X	输入端口 (注 1)	
	1	1	X	X	X	X	X	X	X	输出端口 (注 2)	
	0	X	0	0	1	0	1	X	X	定时器模式 (输入捕捉功能)	
	X	0	1	0	X	X	X	X	X	X	互补 PWM 模式波形输出 (注 2)
			1	1							
	X	0	0	1	X	X	X	X	X	复位同步 PWM 模式波形输出 (注 2)	
	X	0	0	0	0	1	1	X	X	X	PWM 模式波形输出 (注 2)
X	0	0	0	0	1	0	0	0	1	定时器模式波形输出 (输出比较功能) (注 2)	
							0	1	X		

X: “0” 或者 “1”

注 1. 如果将 PUR0 寄存器的 PU05 位置 “1”，该端口就被上拉。

注 2. 如果将 P2DRR 寄存器的 P2DRR6 位置 “1”，该端口的输出就为 High 驱动能力。

表 8.27 端口 P2_7/TRDIOD1

寄存器	PD2	TRDOER1	TRDFCR			TRDPMR	TRDIORC1			功能	
位	PD2_7	ED1	CMD1	CMD0	PWM3	PWMD1	IOD2	IOD1	IOD0		
设定值	0	1	X	X	X	X	X	X	X	输入端口 (注 1)	
	1	1	X	X	X	X	X	X	X	输出端口 (注 2)	
	0	X	0	0	1	0	1	X	X	定时器模式 (输入捕捉功能)	
	X	0	1	0	X	X	X	X	X	X	互补 PWM 模式波形输出 (注 2)
			1	1							
	X	0	0	1	X	X	X	X	X	X	复位同步 PWM 模式波形输出 (注 2)
	X	0	0	0	0	1	1	X	X	X	PWM 模式波形输出 (注 2)
X	0	0	0	0	1	0	0	0	1	定时器模式波形输出 (输出比较功能) (注 2)	
							0	1	X		

X: “0” 或者 “1”

注 1. 如果将 PUR0 寄存器的 PU05 位置 “1”，该端口就被上拉。

注 2. 如果将 P2DRR 寄存器的 P2DRR7 位置 “1”，该端口的输出就为 High 驱动能力。

表 8.28 端口 P3_3/ $\overline{\text{INT3}}$ /TRCCLK

寄存器	PD3	TRCCR1			INTEN	功能
位	PD3_3	TCK2	TCK1	TCK0	INT3EN	
设定值	0	101b 以外			0	输入端口 (注 1)
	1	101b 以外			0	输出端口
	0	101b 以外			1	$\overline{\text{INT3}}$ 输入 (注 1、2)
	0	1	0	1	0	TRCCLK 输入 (注 1、3)

注 1. 如果将 PUR0 寄存器的 PU06 位置 “1”，该端口就被上拉。

注 2. 当使用 $\overline{\text{INT3}}$ 功能时，必须将 PMR 寄存器设定为 “04h”。

注 3. 当使用定时器 RC 功能时，必须将 PINSR3 寄存器设定为 “1Fh”。

表 8.29 端口 P3_4/TRCIOC

寄存器	PD3	定时器 RC 设定	功能
位	PD3_3	—	
设定值	0	TRCIOC 使用条件以外	输入端口 (注 1)
	1	TRCIOC 使用条件以外	输出端口
	X	请参照 “表 8.30 TRCIOC 引脚设定”	TRCIOC 输出 (注 2)
	0	请参照 “表 8.30 TRCIOC 引脚设定”	TRCIOC 输入 (注 1、2)

X: “0” 或者 “1”

注 1. 如果将 PUR0 寄存器的 PU07 位置 “1”，该端口就被上拉。

注 2. 当使用定时器 RC 功能时，必须将 PINSR3 寄存器设定为 “1Fh”。

表 8.30 TRCIOC 引脚设定

寄存器	TRCOER	TRCMR		TRCIOR1			功能
位	EC	PWM2	PWMC	IOC2	IOC1	IOC0	
设定值	0	1	1	X	X	X	PWM 模式波形输出
	0	1	0	0	0	1	定时器波形输出 (输出比较功能)
				0	1	X	
	0	1	0	1	X	X	定时器模式 (输入捕捉功能)
	1			1	X	X	
上述以外							TRCIOC 使用条件以外

X: “0” 或者 “1”

表 8.31 端口 P3_5/TRCIOD

寄存器	PD3	定时器 RC 设定	功能
位	PD3_5	—	
设定值	0	TRCIOD 使用条件以外	输入端口 (注 1)
	1	TRCIOD 使用条件以外	输出端口
	X	请参照“表 8.32 TRCIOD 引脚设定”	TRCIOD 输出 (注 2)
	0	请参照“表 8.32 TRCIOD 引脚设定”	TRCIOD 输入 (注 1、2)

X: “0” 或者 “1”

注 1. 如果将 PUR0 寄存器的 PU07 位置 “1”，该端口就被上拉。

注 2. 当使用定时器 RC 功能时，必须将 PINSR3 寄存器设定为 “1Fh”。

表 8.32 TRCIOD 引脚设定

寄存器	TRCOER	TRCMR		TRCIOR1			功能
位	EC	PWM2	PWMD	IOC2	IOC1	IOC0	
设定值	0	1	1	X	X	X	PWM 模式波形输出
	0	1	0	0	0	1	定时器波形输出 (输出比较功能)
					1	X	
	0	1	0	1	X	X	定时器模式 (输入捕捉功能)
	1				X	X	
上述以外							TRCIOD 使用条件以外

X: “0” 或者 “1”

表 8.33 端口 P4_2/VREF

寄存器	ADCON1	功能
位	VCUT	
设定值	0	输入端口
	1	输入端口 /VREF 输入

表 8.34 端口 P4_5/ $\overline{\text{INT0}}$

寄存器	PD4	INTEN	功能
位	PD4_5	INT0EN	
设定值	0	0	输入端口 (注 1)
	1	0	输出端口
	0	1	$\overline{\text{INT0}}$ 输入 (注 1)

注 1. 如果将 PUR1 寄存器的 PU11 位置 “1”，该端口就被上拉。

表 8.35 端口 P4_6/XIN

寄存器	CM0	CM1			电路规格		功能
位	CM5	CM13	CM11	CM10	振荡缓冲器	反馈电阻	
设定值	1	0	X	0	OFF	—	输入端口
	0	1	0	0	ON	ON	XIN 时钟振荡 (内部反馈电阻有效)
	0	1	1	0	ON	OFF	XIN 时钟振荡 (内部反馈电阻无效)
	1	1	0	0	OFF	ON	外部时钟输入
	1	1	0	0	OFF	ON	XIN 时钟振荡停止 (内部反馈电阻有效)
	1	1	1	0	OFF	OFF	XIN 时钟振荡停止 (内部反馈电阻无效)
	1	1	1	1	OFF	OFF	XIN 时钟振荡停止 (STOP 模式)

X: “0” 或者 “1”

表 8.36 端口 P4_7/XOUT

寄存器	CM0	CM1			电路规格		功能
位	CM5	CM13	CM11	CM10	振荡缓冲器	反馈电阻	
设定值	1	0	X	0	OFF	—	输入端口
	0	1	0	0	ON	ON	XIN 时钟振荡 (内部反馈电阻有效)
	0	1	1	0	ON	OFF	XIN 时钟振荡 (内部反馈电阻无效)
	1	1	0	0	OFF	ON	外部时钟输入
	1	1	0	0	OFF	ON	XIN 时钟振荡停止 (内部反馈电阻有效)
	1	1	1	0	OFF	OFF	XIN 时钟振荡停止 (内部反馈电阻无效)
	1	1	1	1	OFF	OFF	XIN 时钟振荡停止 (STOP 模式)

X: “0” 或者 “1”

8.5 未使用引脚的处理

未使用引脚的处理例子如表 8.37 所示。

表 8.37 未使用引脚的处理例子

引脚名	处理内容
端口 P0_0 ~ P0_3、P0_5、P1、P2、P3_3 ~ P3_5、P4_5	<ul style="list-style-type: none"> • 设定为输入模式，每个引脚通过电阻连接到 VSS（下拉）或者 VCC（上拉）（注 2） • 设定为输出模式，使引脚开路（注 1、2）
端口 P4_2、P4_6、P4_7	通过电阻连接到 VCC（上拉）（注 2）
VREF	连接到 VCC
RESET（注 3）	通过电阻连接到 VCC（上拉）（注 2）

注 1. 当设定为输出模式并且使引脚开路时，就在通过程序将端口转换为输出模式前端口为输入状态。因此，引脚的电压电平不定，在端口为输入模式期间，电源电流有可能增加。

另外，噪声或者由噪声引起的失控等会使方向寄存器的内容发生变化，所以用程序定期对方向寄存器的内容进行重新设定，以提高程序的可靠性。

注 2. 必须尽量用短的布线（2cm 以内）处理单片机的未使用引脚。

注 3. 在使用上电复位功能时。




图 8.13 未使用引脚的处理例子

9. 处理器模式

9.1 处理器模式的种类

处理器模式为单芯片模式。

处理器模式的特点如表 9.1 所示，PM0 和 PM1 寄存器分别如图 9.1 和图 9.2 所示。

表 9.1 处理器模式的特点

处理器模式	存取空间	分配为输入 / 输出端口的引脚
单芯片模式	SFR、内部 RAM、内部 ROM	全部引脚为输入 / 输出端口或者外围功能输入 / 输出引脚




图 9.1 PM0 寄存器




图 9.2 PM1 寄存器

10. 总线控制

ROM、RAM 与 SFR 存取时的总线周期不同。

R8C/2K 群和 R8C/2L 群的存取区的总线周期分别如表 10.1 和表 10.2 所示。

ROM、RAM 和 SFR 通过 8 位总线和 CPU 连接，所以在以字（16 位）为单位存取时进行 2 次 8 位单位的存取。存取单位和总线的运行如表 10.3 所示。

表 10.1 R8C/2K 群的存取区的总线周期

存取区	总线周期
SFR	CPU 时钟的 2 个周期
ROM/RAM	CPU 时钟的 1 个周期

表 10.2 R8C/2L 群的存取区的总线周期

存取区	总线周期
SFR/ 数据闪存	CPU 时钟的 2 个周期
程序 ROM/RAM	CPU 时钟的 1 个周期

表 10.3 存取单位和总线的运行

区域	SFR、数据闪存	ROM（程序 ROM）、RAM
偶数地址 字节存取	CPU 时钟 地址 \times 偶数 \times 数据 \times 数据 \times	CPU 时钟 地址 \times 偶数 \times 数据 \times 数据 \times
奇数地址 字节存取	CPU 时钟 地址 \times 奇数 \times 数据 \times 数据 \times	CPU 时钟 地址 \times 奇数 \times 数据 \times 数据 \times
偶数地址 字存取	CPU 时钟 地址 \times 偶数 \times 偶数+1 \times 数据 \times 数据 \times \times 数据 \times	CPU 时钟 地址 \times 偶数 \times 偶数+1 \times 数据 \times 数据 \times \times 数据 \times
奇数地址 字存取	CPU 时钟 地址 \times 奇数 \times 奇数+1 \times 数据 \times 数据 \times \times 数据 \times	CPU 时钟 地址 \times 奇数 \times 奇数+1 \times 数据 \times 数据 \times \times 数据 \times

但是，以下的 SFR 通过 16 位总线和 CPU 连接：

定时器 RC：TRC、TRCGRA、TRCGRB、TRCGRC、TRCGRD 寄存器

定时器 RD：TRDi (i=0、1)、TRDGRAi、TRDGRBi、TRDGRCi、TRDGRDi 寄存器

因此，当以字单位（16 位）进行存取时，进行 16 位的数据存取。总线的运行与“表 10.3 存取单位和总线的运行”的“区域：SFR、数据闪存、偶数地址字节存取”相同，1 次存取 16 位数据。

11. 时钟发生电路

时钟发生电路内置 3 个电路：

- XIN 时钟振荡电路
- 低速内部振荡器
- 高速内部振荡器

时钟发生电路的概要规格如表 11.1 所示，时钟发生电路、外围功能的时钟和时钟关联寄存器分别如图 11.1、图 11.2 和图 11.3 ~ 图 11.8 所示。

表 11.1 时钟发生电路的概要规格

项目	XIN 时钟振荡电路	内部振荡器	
		高速内部振荡器	低速内部振荡器
用途	<ul style="list-style-type: none"> • CPU 的时钟源 • 外围功能的时钟源 	<ul style="list-style-type: none"> • CPU 的时钟源 • 外围功能的时钟源 • XIN 时钟振荡停止时的 CPU 和外围功能的时钟源 	<ul style="list-style-type: none"> • CPU 的时钟源 • 外围功能的时钟源 • XIN 时钟振荡停止时的 CPU 和外围功能的时钟源
时钟频率	0 ~ 20MHz	约 40MHz (注 3)	约 125kHz
能连接的振荡器	<ul style="list-style-type: none"> • 陶瓷谐振器 • 晶体振荡器 	—	—
振荡器的连接引脚	XIN、XOUT (注 1)	— (注 1)	— (注 1)
振荡开始和停止	有	有	有
复位后的状态	停止	停止	振荡
其他	<ul style="list-style-type: none"> • 能输入外部生成的时钟 (注 2) • 内置反馈电阻 RfXIN (能选择连接或非连接) 	—	—

注 1. 在不使用 XIN 时钟振荡电路而将内部振荡器时钟用于 CPU 时钟时，该引脚能作为 P4_6 和 P4_7 使用。

注 2. 在输入外部时钟时，必须将 CM0 寄存器的 CM05 位置“1”（XIN 时钟停止）以及将 CM1 寄存器的 CM13 位置“1”（XIN-XOUT 引脚）。

注 3. 当用作 CPU 时钟源时，时钟频率取决于分频器，最大约为 20MHz。




图 11.1 时钟发生电路




图 11.2 外围功能的时钟

系统时钟控制寄存器0(注1)

b7	b6	b5	b4	b3	b2	b1	b0	符号	地址	复位后的值	
0	0	1	0	0				CM0	地址0006h	01101000b	
								位符号	位名	功能	RW
								— (b1-b0)	保留位	必须置“0”。	RW
								CM02	WAIT时外围功能时钟停止位	0: 等待模式时, 不停止外围功能的时钟 1: 等待模式时, 停止外围功能的时钟	RW
								— (b3)	保留位	必须置“1”。	RW
								— (b4)	保留位	必须置“0”。	RW
								CM05	XIN时钟(XIN-XOUT)停止位(注2、3)	0: 振荡 1: 停止(注4)	RW
								CM06	系统时钟分频比选择位0(注5)	0: CM16、CM17有效 1: 8分频模式	RW
								— (b7)	保留位	必须置“0”。	RW

注1. 必须在将PRCR寄存器的PRC0位置“1”(允许写)后改写CM0寄存器。
 注2. 只在CM05位为“1”(停止XIN时钟)并且CM1寄存器的CM13位为“0”(P4_6和P4_7)时, P4_6和P4_7才能作为输入端口使用。
 注3. CM05位是在高速内部振荡器模式和低速内部振荡器模式时停止XIN时钟的位, 不能用于检测XIN时钟是否停止。在停止XIN时钟时, 必须进行以下的设定:
 (1)将OCD寄存器的OCD1~OCD0位设定为“00b”。
 (2)将OCD2位置“1”(选择内部振荡器时钟)。
 注4. 在输入外部时钟时, 只停止时钟振荡缓冲器, 而能接受外部时钟的输入。
 注5. 在转移到停止模式时, CM06位变为“1”(8分频模式)。

图 11.3 CM0 寄存器




图 11.4 CM1 寄存器




图 11.5 OCD 寄存器




图 11.6 FRA0 和 FRA1 寄存器




图 11.7 FRA2、FRA6 和 FRA7 寄存器




图 11.9 由 VCA20 位进行的内部电源低功耗的操作步骤

以下说明由时钟发生电路生成的时钟。

11.1 XIN 时钟

它是 XIN 时钟振荡电路提供的时钟，为 CPU 时钟和外围功能时钟的时钟源。XIN 时钟振荡电路通过在 XIN-XOUT 引脚之间连接振荡器构成振荡电路。XIN 时钟振荡电路内置反馈电阻，为了在停止模式时降低功耗，将反馈电阻从振荡电路分离。对于 XIN 时钟振荡电路，也能将外部生成的时钟输入到 XIN 引脚。

XIN 时钟的连接电路例子如图 11.10 所示。

在复位中和在复位后，XIN 时钟停止。

在将 CM1 寄存器的 CM13 位置“1”（XIN-XOUT 引脚）后，如果将 CM0 寄存器的 CM05 位置“0”（XIN 时钟振荡），XIN 时钟就开始振荡。在 XIN 时钟振荡稳定后，如果将 OCD 寄存器的 OCD2 位置“0”（选择 XIN 时钟），XIN 时钟就成为 CPU 的时钟源。

在将 OCD2 位置“1”（选择内部振荡器时钟）使用时，如果将 CM0 寄存器的 CM05 位置“1”（XIN 时钟停止），就能降低功耗。另外，在将外部生成的时钟输入到 XIN 引脚时，即使将 CM05 位置“1”，XIN 时钟也不停止，所以必要时需从外部停止时钟。

本单片机内置反馈电阻，能通过 CM1 寄存器的 CM11 位设定内部电阻是否有效。

在停止模式时，包括 XIN 时钟在内的全部时钟都停止。详细内容请参照“11.4 功率控制”。




图 11.10 XIN 时钟的连接电路例子

11.2 内部振荡器时钟

它是内部振荡器提供的时钟，内部振荡器有高速内部振荡器和低速内部振荡器。由 FRA0 寄存器的 FRA01 位选择的内部振荡器时钟为内部振荡器时钟。

11.2.1 低速内部振荡器时钟

由低速内部振荡器生成的时钟成为 CPU 时钟、外围功能时钟、fOCO 以及 fOCO-S 的时钟源。

在复位后，由低速内部振荡器生成的内部振荡器时钟的 8 分频为 CPU 时钟。

如果 OCD 寄存器的 OCD1 ~ OCD0 位为“11b”，就在 XIN 时钟停止时低速内部振荡器自动开始运行，供给时钟。

由于低速内部振荡器的频率根据电源电压和工作环境温度变化很大，因此在设计应用产品时必须对频率变化留有充分的容限。

11.2.2 高速内部振荡器时钟

由高速内部振荡器生成的时钟成为 CPU 时钟、外围功能时钟、fOCO、fOCO-F 以及 fOCO40M 的时钟源。

在用作 CPU 时钟、外围功能时钟、fOCO、fOCO-F 的时钟源时，能通过 FRA2 寄存器的 FRA20 位 ~ FRA22 位进行以下的设定：

- 在 VCC=3.0V ~ 5.5V 时，能设定全频率模式 “000b” ~ “111b”
- 在 VCC=2.7V ~ 5.5V 时，能设定 4 分频 ~ 9 分频的分频比 “010b” ~ “111b”
- 在 VCC=2.2V ~ 5.5V 时，能设定 8 分频 ~ 9 分频的分频比 “110b” ~ “111b”

由高速内部振荡器生成的内部振荡器时钟在复位后停止。如果将 FRA0 寄存器的 FRA00 位置“1”（内部振荡器振荡），就开始振荡，并且能使用 FRA1 寄存器和 FRA2 寄存器调整频率。

FRA6 寄存器保存与 VCC=2.2V ~ 5.5V 的电源电压范围对应的频率校正数据，当根据电压范围分别使用校正值时，必须将 FRA6 寄存器的校正值传送到 FRA1 寄存器。

FRA7 寄存器保存 36.864MHz 的频率校正数据。要将高速内部振荡器时钟的频率设定为 36.864MHz 时，必须将 FRA7 寄存器的校正值传送到 FRA1 寄存器。因此，在 UART 模式使用串行接口时，能将 9600bps 和 38400bps 等位速率的设定误差控制在 0%（参照“表 18.7 UART 模式时的位速率设定例（在选择内部时钟时）”）。

FRA1 寄存器的各位的频率调整量有偏差，所以必须使各位发生变化来进行调整。必须调整 FRA1 寄存器，使高速内部振荡器时钟的频率不超过 40MHz。

11.3 CPU 时钟和外围功能时钟

有使 CPU 运行的 CPU 时钟和使外围功能运行的时钟（请参照“图 11.1 时钟发生电路”）。

11.3.1 系统时钟

系统时钟是 CPU 时钟和外围功能时钟的时钟源，能选择 XIN 时钟或者内部振荡器时钟。

11.3.2 CPU 时钟

CPU 时钟是 CPU 和看门狗定时器的运行时钟。

对系统时钟进行 1 分频（不分频）或者 2、4、8、16 分频后的时钟为 CPU 时钟。能通过 CM0 寄存器的 CM06 位和 CM1 寄存器的 CM16 ~ CM17 位选择分频。

在复位后，低速内部振荡器时钟的 8 分频为 CPU 时钟。

在转移到停止模式时，CM06 位变为“1”（8 分频模式）。

11.3.3 外围功能时钟 (f1、f2、f4、f8、f32)

它是外围功能的运行时钟。

f_i(i=1、2、4、8、32) 是对系统时钟进行 i 分频后的时钟，用于定时器 RA、定时器 RB、定时器 RC、定时器 RD、串行接口和 A/D 转换器。

如果在 CM0 寄存器的 CM02 位置 “1” (在等待模式时，停止外围功能时钟) 后执行 WAIT 指令，f_i 就停止。

11.3.4 fOCO

它是外围功能的运行时钟。

fOCO 是和内部振荡器时钟相同频率的时钟，用于定时器 RA。在执行 WAIT 指令时，fOCO 不停止。

11.3.5 fOCO40M

它是定时器 RC 和定时器 RD 的计数源。

fOCO40M 是高速内部振荡器生成的时钟。如果将 FRA00 位置 “1”，就供给 fOCO40M。

在执行 WAIT 指令时，fOCO40M 不停止。

此时钟能用于电源电压 VCC=3.0 ~ 5.5V 的范围。

11.3.6 fOCO-F

它是 A/D 转换器的计数源。

fOCO-F 是高速内部振荡器生成的时钟。如果将 FRA00 位置 “1”，就供给 fOCO-F。

在执行 WAIT 指令时，fOCO-F 不停止。

11.3.7 fOCO-S

它是看门狗定时器和电压检测电路的运行时钟。

fOCO-S 是低速内部振荡器生成的时钟。如果将 CM14 位置 “0” (低速内部振荡器振荡)，就供给 fOCO-S。

在执行 WAIT 指令时或者在看门狗定时器的计数源保护模式时，fOCO-S 不停止。

11.3.8 fOCO128

它是对 fOCO 进行 128 分频后的时钟，是定时器 RC 的 TRCGRA 寄存器和定时器 RD 的 0 通道使用的捕捉信号。

11.4 功率控制

功率控制有 3 种模式。为了方便起见，在此将等待模式和停止模式以外的状态称为标准运行模式。

11.4.1 标准运行模式

标准运行模式又分为 4 种模式。

在标准运行模式，由于供给 CPU 时钟和外围功能时钟，因此 CPU 和外围功能都运行。通过控制 CPU 时钟的频率进行功率控制。CPU 时钟的频率越高处理能力就越强，频率越低功耗就越小。如果使不需要的振荡电路停止，功耗就更小。

在转换 CPU 时钟的时钟源时，转换后的时钟需要稳定振荡。在转换后的时钟为 XIN 时钟时，必须通过程序在取得振荡稳定的等待时间后转移。

表 11.2 时钟相关位的设定和模式

模式		OCD 寄存器	CM1 寄存器			CM0 寄存器		FRA0 寄存器	
		OCD2	CM17、CM16	CM14	CM13	CM06	CM05	FRA01	FRA00
高速时钟模式	不分频	0	00b	—	1	0	0	—	—
	2 分频	0	01b	—	1	0	0	—	—
	4 分频	0	10b	—	1	0	0	—	—
	8 分频	0	—	—	1	1	0	—	—
	16 分频	0	11b	—	1	0	0	—	—
高速内部振荡器模式	不分频	1	00b	—	—	0	—	1	1
	2 分频	1	01b	—	—	0	—	1	1
	4 分频	1	10b	—	—	0	—	1	1
	8 分频	1	—	—	—	1	—	1	1
	16 分频	1	11b	—	—	0	—	1	1
低速内部振荡器模式	不分频	1	00b	0	—	0	—	0	—
	2 分频	1	01b	0	—	0	—	0	—
	4 分频	1	10b	0	—	0	—	0	—
	8 分频	1	—	0	—	1	—	0	—
	16 分频	1	11b	0	—	0	—	0	—

—：不受“0”和“1”的影响。

11.4.1.1 高速时钟模式

XIN 时钟的 1 分频（不分频）、2 分频、4 分频、8 分频或者 16 分频为 CPU 时钟。在转移到高速内部振荡器模式或者低速内部振荡器模式时，必须将 CM06 位置“1”（8 分频模式）。在 CM14 位为“0”（低速内部振荡器振荡）或者 FRA0 寄存器的 FRA00 位为“1”（高速内部振荡器振荡）时，fOCO 能用于定时器 RA。在 FRA00 位为“1”时，fOCO40M 能用于定时器 RC 和定时器 RD。

在 CM14 位为“0”（低速内部振荡器振荡）时，fOCO-S 能用于看门狗定时器和电压检测电路。

11.4.1.2 高速内部振荡器模式

在 FRA0 寄存器的 FRA00 位为“1”（高速内部振荡器振荡）并且 FRA0 寄存器的 FRA01 位为“1”时，高速内部振荡器为内部振荡器时钟。此时，内部振荡器时钟的 1 分频（不分频）、2 分频、4 分频、8 分频或者 16 分频为 CPU 时钟。在转移到高速时钟模式时，必须将 CM06 位置“1”（8 分频模式）。在 FRA00 位为“1”时，fOCO40M 能用于定时器 RC 和定时器 RD。

在 CM14 位为“0”（低速内部振荡器振荡）时，fOCO-S 能用于看门狗定时器和电压检测电路。

11.4.1.3 低速内部振荡器模式

在 CM1 寄存器的 CM14 位为“0”（低速内部振荡器振荡）并且 FRA0 寄存器的 FRA01 位为“0”时，低速内部振荡器为内部振荡器时钟。此时，内部振荡器时钟的 1 分频（不分频）、2 分频、4 分频、8 分频或者 16 分频为 CPU 时钟。另外，内部振荡器时钟为外围功能时钟的时钟源。在转移到高速时钟模式时，必须将 CM06 位置“1”（8 分频模式）。在 FRA00 位为“1”时，fOCO40M 能用于定时器 RC 和定时器 RD。

在 CM14 位为“0”（低速内部振荡器振荡）时，fOCO-S 能用于看门狗定时器和电压检测电路。

在此模式中，能通过停止 XIN 时钟和高速内部振荡器，并且将 FMR4 寄存器的 FMR47 位置“1”（允许闪存低消耗电流读模式），进行低功耗运行。

在从该模式进入等待模式时，能通过将 VCA2 寄存器的 VCA20 位置“1”（允许内部电源低功耗），进一步降低等待模式中的消耗电流。

11.4.2 等待模式

在等待模式时，CPU 时钟停止，所以通过 CPU 时钟运行的 CPU 停止运行，并且计数源保护模式无效时的看门狗定时器也停止运行。XIN 时钟和内部振荡器时钟不停止，使用这些时钟的外围功能处于运行状态。

11.4.2.1 外围功能时钟停止功能

在 CM02 位为“1”（在等待模式时，停止外围功能时钟）的情况下，由于在等待模式时 f1、f2、f4、f8、f32 停止，因此能降低功耗。

11.4.2.2 等待模式的转移

如果执行 WAIT 指令，就变为等待模式。

当 OCD 寄存器的 OCD2 位为“1”（将内部振荡器选为系统时钟）时，必须在将 OCD 寄存器的 OCD1 位置“0”（禁止振荡停止检测中断）后执行 WAIT 指令。

在 OCD1 位为“1”（允许振荡停止检测中断）的状态下转移到等待模式时，由于 CPU 时钟不停止，所以不降低消耗电流。

11.4.2.3 等待模式时的引脚状态

输入 / 输出端口保持进入等待模式前的状态。

11.4.2.4 从等待模式的返回

通过复位或者外围功能中断，从等待模式返回。

外围功能中断受 CM02 位的影响。在 CM02 位为“0”（在等待模式时，不停止外围功能时钟）时，所有外围功能中断都能用于从等待模式的返回。在 CM02 位为“1”（在等待模式时，停止外围功能时钟）时，由于使用外围功能时钟的外围功能停止，因此通过外部信号或者内部振荡器时钟运行的外围功能的中断能用于从等待模式的返回。

能用于从等待模式返回的中断和使用条件如表 11.3 所示。

表 11.3 能用于从等待模式返回的中断和使用条件

中断	在 CM02=0 时	在 CM02=1 时
串行接口中断	能用于内部时钟和外部时钟	能用于外部时钟
键输入中断	能使用	能使用
A/D 转换中断	能用于单次模式	—（不能使用）
定时器 RA 中断	能用于所有模式	能在没有滤波器的情况下用于事件计数器模式 能通过将 fOCO、fC32 选为计数源来使用
定时器 RB 中断	能用于所有模式	—（不能使用）
定时器 RC 中断	能用于所有模式	—（不能使用）
定时器 RD 中断	能用于所有模式	能通过将 fOCO40M 选为计数源来使用
INT 中断	能使用	能使用（INT0、INT1、INT3 能在没有滤波器的情况下使用）
电压监视 1 中断	能使用	能使用
电压监视 2 中断	能使用	能使用
振荡停止检测中断	能使用	—（不能使用）

从等待模式到执行中断程序的时间如图 11.11 所示。

当将外围功能中断用于从等待模式的返回时，必须在执行 WAIT 指令前进行如下设定：

1. 给用于从等待模式返回的外围功能中断的中断控制寄存器的 ILVL2~ILVL0 位设定中断优先级。
将不用于从等待模式返回的外围功能中断的 ILVL2~ILVL0 位设定为“000b”（禁止中断）。
2. 将 I 标志置“1”。
3. 让用于从等待模式返回的外围功能运行。

在通过外围功能中断返回时，发生中断请求到执行中断程序的时间（周期数）取决于 FMR0 寄存器的 FMSTP 位的设定，如图 11.11 所示。

通过外围功能中断从等待模式返回后的 CPU 时钟和 WAIT 指令执行时的 CPU 时钟相同。




图 11.11 从等待模式到执行中断程序的时间

11.4.3 停止模式

在停止模式，停止所有振荡。因此，CPU 时钟和外围功能时钟也停止，通过这些时钟运行的 CPU 和外围功能都停止运行。停止模式是功耗最小的模式。另外，在外加给 VCC 引脚的电压不低于 VRAM 时，保持内部 RAM 的内容。

另外，通过外部信号运行的外围功能运行。

能用于从停止模式返回的中断和使用条件如表 11.4 所示。

表 11.4 能用于从停止模式返回的中断和使用条件

中断	使用条件
键输入中断	—
INT0、INT1、INT3 中断	能在没有滤波器的情况下使用
定时器 RA 中断	在事件计数器模式对外部脉冲计数时
串行接口中断	在选择外部时钟时
电压监视 1 中断	能在数字滤波器无效模式（VW1C 寄存器的 VW1C1 位为“1”）的情况下使用
电压监视 2 中断	能在数字滤波器无效模式（VW2C 寄存器的 VW2C1 位为“1”）的情况下使用

11.4.3.1 停止模式的转移

如果将 CM1 寄存器的 CM10 位置“1”（停止所有时钟），就变为停止模式，同时 CM0 寄存器的 CM06 位变为“1”（8 分频模式），并且 CM1 寄存器的 CM15 位变为“1”（XIN 时钟振荡电路的驱动能力 HIGH）。

在使用停止模式时，必须在将 OCD1 ~ OCD0 位设定为“00b”后设定为停止模式。

11.4.3.2 停止模式时的引脚状态

保持进入停止模式前的状态。

但是，CM1 寄存器的 CM13 位为“1”（XIN-XOUT 引脚）时，XOUT（P4_7）引脚为“H”电平。CM13 位为“0”（输入端口 P4_6 和 P4_7）时，P4_7（XOUT）为输入状态。

11.4.3.3 从停止模式的返回

通过复位或者外围功能中断，从停止模式返回。

从停止模式到执行中断程序的时间如图 11.12

在通过外围功能中断返回时，必须在进行如下设定后将 CM10 位置“1”：

1. 给用于从停止模式返回的外围功能中断的 ILVL2 ~ ILVL0 位设定中断优先级。
将不用于从停止模式返回的外围功能中断的 ILVL2 ~ ILVL0 位设定为“000b”（禁止中断）。
2. 将 I 标志置“1”。
3. 让用于从停止模式返回的外围功能运行。

在通过外围功能中断返回时，如果在发生中断请求后开始供给 CPU 时钟，就执行中断响应顺序。

当停止模式前使用的时钟为系统时钟时，通过外围功能中断从停止模式返回后的 CPU 时钟就变为该时钟的 8 分频时钟。

功率控制的状态转移如图 11.13 所示。




图 11.13 功率控制的状态转移

11.5 振荡停止检测功能

振荡停止检测功能是检测 XIN 时钟振荡电路停止的功能。

通过 OCD 寄存器的 OCD0 位，能选择振荡停止检测功能是否有效。

振荡停止检测功能的规格如表 11.5 所示。

在 XIN 时钟为 CPU 时钟源并且 OCD1 ~ OCD0 位为 “11b” 时，如果 XIN 时钟停止，就进入如下状态：

- OCD 寄存器的 OCD2 位 = 1（选择内部振荡器时钟）
- OCD 寄存器的 OCD3 位 = 1（XIN 时钟停止）
- CM1 寄存器的 CM14 位 = 0（低速内部振荡器振荡）
- 产生振荡停止检测中断请求

表 11.5 振荡停止检测功能的规格

项目	规格
能检测振荡停止的时钟和频率范围	$f(\text{XIN}) \geq 2\text{MHz}$
振荡停止检测功能的有效条件	将 OCD1 ~ OCD0 位设定为 “11b”
振荡停止检测时的运行	产生振荡停止检测中断

11.5.1 振荡停止检测功能的使用方法

- 振荡停止检测中断和看门狗定时器中断、电压监视 1 中断、电压监视 2 中断共享向量。在同时使用振荡停止检测中断和看门狗定时器中断的情况下，必须判断中断源。
振荡停止检测中断、看门狗定时器中断、电压监视 1 中断和电压监视 2 中断的中断源判断如表 11.6 所示，振荡停止检测中断、看门狗定时器中断、电压监视 1 中断和电压监视 2 中断的中断源判断方法的例子如图 11.15 所示
- 在振荡停止后 XIN 时钟重新开始振荡时，必须通过程序将 XIN 时钟恢复为 CPU 时钟或者外围功能的时钟源。
从低速内部振荡器时钟转换到 XIN 时钟的步骤如图 11.14 所示。
- 如果在使用振荡停止检测功能期间转移到等待模式，就必须将 CM02 位置 “0”（在等待模式时，不停止外围功能时钟）。
- 振荡停止检测功能是针对因外部因素引起 XIN 时钟停止而设置的功能，因此在通过程序使 XIN 时钟停止或者振荡时（设定成停止模式或者改变 CM05 位），必须将 OCD1 ~ OCD0 位设定为 “00b”。
- 由于在 XIN 时钟的频率低于 2MHz 时不能使用该功能，因此必须将 OCD1 ~ OCD0 位设定为 “00b”。
- 在检测到振荡停止后，如果 CPU 时钟和外围功能的时钟源使用低速内部振荡器时钟，就必须在将 FRA0 寄存器的 FRA01 位置 “0”（选择低速内部振荡器）后，将 OCD1 ~ OCD0 位设定为 “11b”。
在检测到振荡停止后，如果 CPU 时钟和外围功能的时钟源使用高速内部振荡器时钟，就必须在将 FRA00 位置 “1”（高速内部振荡器振荡）并且将 FRA01 位置 “1”（选择高速内部振荡器）后，将 OCD1 ~ OCD0 位设定为 “11b”。

表 11.6 振荡停止检测中断、看门狗定时器中断、电压监视 1 中断和电压监视 2 中断的中断源判断

发生的中断源	表示中断源的位
振荡停止检测 (在 (a) 或者 (b) 时)	(a)OCD 寄存器的 OCD3=1
	(b)OCD 寄存器的 OCD1 ~ OCD0=11b 并且 OCD2=1
看门狗定时器	VW2C 寄存器的 VW2C3=1
电压监视 1	VW1C 寄存器的 VW1C2=1
电压监视 2	VW2C 寄存器的 VW2C2=1




图 11.14 从低速内部振荡器转换到 XIN 时钟的步骤




图 11.15 振荡停止检测中断、看门狗定时器中断、电压监视 1 中断和电压监视 2 中断的中断源判断方法的例子

11.6 时钟发生电路的使用注意事项

11.6.1 停止模式

当要转移到停止模式时，必须在将 FMR0 寄存器的 FMR01 位置 “0”（CPU 改写模式无效）后，将 CM1 寄存器的 CM10 位置 “1”（停止模式）。指令队列从将 CM10 位置 “1”（停止模式）的指令开始预读 4 个字节，然后程序停止。

必须紧接在将 CM10 位置 “1” 的指令后插入 JMP.B 指令，然后至少插入 4 条 NOP 指令。

- 转移到停止模式的程序例子

```

BCLR    1,FMR0           ; CPU改写模式无效
BSET    0,PRCR          ; 解除保护
FSET    I                ; 允许中断
BSET    0,CM1           ; 停止模式
JMP.B   LABEL_001

LABEL_001:
NOP
NOP
NOP
NOP

```

11.6.2 等待模式

当要转移到等待模式时，必须在将 FMR0 寄存器的 FMR01 位清 “0”（CPU 改写模式无效）后执行 WAIT 指令。指令队列从 WAIT 指令开始预读 4 个字节，然后程序停止。必须在 WAIT 指令后至少插入 4 条 NOP 指令。

- 执行 WAIT 指令的程序例子

```

BCLR    1,FMR0           ; CPU改写模式无效
FSET    I                ; 允许中断
WAIT    ; 等待模式
NOP
NOP
NOP
NOP

```

11.6.3 振荡停止检测功能

在 XIN 时钟频率低于 2MHz 时不能使用振荡停止检测功能，所以必须将 OCD1 ~ OCD0 位设定为 “00b”。

11.6.4 振荡电路常数

有关用户系统的最佳振荡电路常数，请向振荡器生产厂家询问后决定。

在电源电压 VCC 低于 2.7V 时使用的情況下，建议将 CM1 寄存器的 CM11 位置 “1”（内部反馈电阻无效）以及将 CM15 位置 “1”（HIGH 驱动），并且在外部连接反馈电阻。

12. 保护

它是为了在程序失控时保护重要的寄存器不被轻易改写的功能。

PRCR 寄存器如图 12.1 所示。PRCR 寄存器保护的寄存器如下：

- 由PRC0位保护的寄存器：CM0、CM1、OCD、FRA0、FRA1和FRA2寄存器
- 由PRC1位保护的寄存器：PM0和PM1寄存器
- 由PRC2位保护的寄存器：PD0寄存器
- 由PRC3位保护的寄存器：VCA2、VW0C、VW1C和VW2C寄存器




图 12.1 PRCR 寄存器

13. 中断

13.1 中断概要

13.1.1 中断分类

中断分类如图 13.1 所示。




图 13.1 中断分类

- 可屏蔽中断：**能**通过中断允许标志（I标志）控制中断的允许（禁止），并且**能**通过中断优先级改变中断优先权
- 非屏蔽中断：**不能**通过中断允许标志（I标志）控制中断的允许（禁止），也**不能**通过中断优先级改变中断优先权

13.1.2 软件中断

通过执行指令产生软件中断。软件中断是非屏蔽中断。

13.1.2.1 未定义指令中断

如果执行 UND 指令，就产生未定义指令中断。

13.1.2.2 上溢中断

在 O 标志为“1”（运算结果上溢）时，如果执行 INTO 指令，就产生上溢中断。O 标志根据运算发生变化的指令如下：

ABS、ADC、ADCF、ADD、CMP、DIV、DIVU、DIVX、NEG、RMPA、SBB、SHA、SUB

13.1.2.3 BRK 中断

如果执行 BRK 指令，就产生 BRK 中断。

13.1.2.4 INT 指令中断

如果执行 INT 指令，就产生 INT 指令中断。能用 INT 指令指定的软件中断序号是 0 ~ 63。由于软件中断序号 3 ~ 31 分配给外围功能中断，因此能通过 INT 指令，执行和外围功能中断相同的中断程序。

软件中断序号 0 ~ 31 在执行指令时将 U 标志压栈，然后在将 U 标志置“0”（选择 ISP）后，执行中断响应顺序。在从中断程序返回时，恢复被压栈的 U 标志。软件中断序号 32 ~ 63 在执行指令时 U 标志不变，使用当时选择的 SP。

13.1.3 特殊中断

特殊中断是非屏蔽中断。

13.1.3.1 看门狗定时器中断

它是由看门狗定时器产生的中断。有关看门狗定时器的详细内容，请参照“16. 看门狗定时器”。

13.1.3.2 振荡停止检测中断

它是由振荡停止检测功能产生的中断。有关振荡停止检测功能的详细内容，请参照“11. 时钟发生电路”。

13.1.3.3 电压监视 1 中断

它是由电压检测电路产生的中断。有关电压检测电路的详细内容，请参照“7. 电压检测电路”。

13.1.3.4 电压监视 2 中断

它是由电压检测电路产生的中断。有关电压检测电路的详细内容，请参照“7. 电压检测电路”。

13.1.3.5 单步中断、地址断开中断

它是开发工具专用的中断，不能使用。

13.1.3.6 地址匹配中断

当 AIER 寄存器的 AIER0 位和 AIER1 位中的任意一位为“1”（允许地址匹配中断）时，就在执行对应的 RMAD0 ~ RMAD1 寄存器所指地址的指令前，产生地址匹配中断。

有关地址匹配中断的详细内容，请参照“13.4 地址匹配中断”。

13.1.4 外围功能中断

外围功能中断是由单片机内部的外围功能产生的中断，是可屏蔽中断。有关外围功能中断的中断源，请参照“表 13.2 可变向量表”分配在可变向量表中的中断和向量表地址。有关外围功能的详细内容，请参照各外围功能的说明。

13.1.5 中断和中断向量

1 个向量为 4 个字节。必须在各中断向量中设定中断程序的起始地址。如果接受中断请求，就转移到设定在中断向量中的地址。中断向量如图 13.2 所示。




图 13.2 中断向量

13.1.5.1 固定向量表

固定向量表分配在地址 0FFDCh 到地址 0FFFFh 中，如表 13.1 所示。

固定向量的向量地址（H）用于检验 ID 码功能。详细内容请参照“21.3 闪存改写的禁止功能”。

表 13.1 固定向量表

中断源	向量地址 地址 (L) ~ 地址 (H)	备注	参照
未定义指令	0FFDCh ~ 0FFDFh	通过 UND 指令中断	R8C/Tiny 系列软件手册
上溢	0FFE0h ~ 0FFE3h	通过 INTO 指令中断	
BRK 指令	0FFE4h ~ 0FFE7h	当 0FFE7h 地址的内容为 FFh 时，就从可变向量表内的向量所指向的地址开始执行	
地址匹配	0FFE8h ~ 0FEBh		13.4 地址匹配中断
单步（注 1）	0FFECh ~ 0FEFh		
看门狗定时器、 振荡停止检测、 电压监视 1、电压监视 2	0FFF0h ~ 0FFF3h		16. 看门狗定时器、 11. 时钟发生电路、 7. 电压检测电路
地址断开（注 1）	0FFF4h ~ 0FFF7h		
（保留）	0FFF8h ~ 0FFFBh		
复位	0FFFCh ~ 0FFFFh		6. 复位

注 1. 是开发工具专用的中断，不能使用。

13.1.5.2 可变向量表

从设定在 INTB 寄存器中的起始地址开始的 256 字节为可变向量表的区域。
可变向量表如表 13.2 所示。

表 13.2 可变向量表

中断源	向量地址 (注 1) 地址 (L) ~ 地址 (H)	软件中断 序号	中断控制 寄存器	参照
BRK 指令 (注 2)	+0 ~ +3(0000h ~ 0003h)	0	—	R8C/Tiny 系列软件手册
— (保留)		1 ~ 6	—	—
定时器 RC	+28 ~ +31(001Ch ~ 001Fh)	7	TRCIC	17.3 定时器 RC
定时器 RD (通道 0)	+32 ~ +35(0020h ~ 0023h)	8	TRD0IC	17.4 定时器 RD
定时器 RD (通道 1)	+36 ~ +39(0024h ~ 0027h)	9	TRD1IC	
— (保留)		10	—	—
UART2 发送	+44 ~ +47(002Ch ~ 002Fh)	11	S2TIC	18. 串行接口
UART2 接收	+48 ~ +51(0030h ~ 0033h)	12	S2RIC	
键输入	+52 ~ +55(0034h ~ 0037h)	13	KUPIC	13.3 键输入中断
A/D 转换	+56 ~ +59(0038h ~ 003Bh)	14	ADIC	20. A/D 转换器
— (保留)		15	—	—
— (保留)		16	—	—
UART0 发送	+68 ~ +71(0044h ~ 0047h)	17	S0TIC	18. 串行接口
UART0 接收	+72 ~ +75(0048h ~ 004Bh)	18	S0RIC	
— (保留)		19	—	—
— (保留)		20	—	—
— (保留)		21	—	—
定时器 RA	+88 ~ +91(0058h ~ 005Bh)	22	TRAIC	17.1 定时器 RA
— (保留)		23	—	—
定时器 RB	+96 ~ +99(0060h ~ 0063h)	24	TRBIC	17.2 定时器 RB
$\overline{\text{INT1}}$	+100 ~ +103(0064h ~ 0067h)	25	INT1IC	13.2 $\overline{\text{INT}}$ 中断
$\overline{\text{INT3}}$	+104 ~ +107(0068h ~ 006Bh)	26	INT3IC	
— (保留)		27	—	—
— (保留)		28	—	—
$\overline{\text{INT0}}$	+116 ~ +119(0074h ~ 0077h)	29	INT0IC	13.2 $\overline{\text{INT}}$ 中断
— (保留)		30	—	—
— (保留)		31	—	—
软件 (注 2)	+128 ~ +131(0080h ~ 0083h) ~ +252 ~ +255(00FCh ~ 00FFh)	32 ~ 63	—	R8C/Tiny 系列软件手册

注 1. 是从 INTB 寄存器指向的地址开始的相对地址。

注 2. 不能通过 I 标志禁止。

13.1.6 中断控制

说明如何允许或者禁止可屏蔽中断以及如何设定接受的优先权。在此说明的内容不适用非屏蔽中断。

通过 FLG 寄存器的 I 标志、IPL 以及各中断控制寄存器的 ILVL2 ~ ILVL0 位，允许或者禁止可屏蔽中断。各中断控制寄存器的 IR 位表示有无中断请求。

中断控制寄存器如图 13.3 所示，TRCIC、TRD0IC 和 TRD1IC 寄存器如图 13.4 所示，INT0IC、INT1IC 和 INT3IC 寄存器如图 13.5 所示。




图 13.3 中断控制寄存器




图 13.4 TRCIC、TRD0IC 和 TRD1IC 寄存器




图 13.5 INT0IC、INT1IC 和 INT3IC 寄存器

13.1.6.1 I 标志

I 标志允许或者禁止可屏蔽中断。如果将 I 标志置 “1” (允许)，就允许可屏蔽中断；如果置 “0” (禁止)，就禁止所有可屏蔽中断。

13.1.6.2 IR 位

如果产生中断请求，IR 位就变为 “1” (有中断请求)。在接受中断请求并转移到对应的中断向量后，IR 位变为 “0” (无中断请求)。

IR 位能通过程序清 “0”，不能写 “1”。

但是，对于定时器 RD 中断、带片选的时钟同步串行 I/O 中断和 I²C 总线接口中断，IR 位的变化不同。请参照 “13.5 定时器 RC 中断和定时器 RD 中断 (有多个中断请求源的中断)”

13.1.6.3 ILVL2 ~ ILVL0 位和 IPL

中断优先级能通过 ILVL2 ~ ILVL0 位设定。

中断优先级的设定如表 13.3 所示，由 IPL 允许的中断优先级如表 13.4 所示。

接受中断请求的条件如下所示：

- I标志 = 1
- IR位 = 1
- 中断优先级 > IPL

I 标志、IR 位、ILVL2 ~ ILVL0 位以及 IPL 各自独立互不影响。

表 13.3 中断优先级的设定

ILVL2 ~ ILVL0	中断优先级	优先权
000b	0 级（中断禁止）	—
001b	1 级	低 ↓ 高
010b	2 级	
011b	3 级	
100b	4 级	
101b	5 级	
110b	6 级	
111b	7 级	

表 13.4 由 IPL 允许的中断优先级

IPL	允许的中断优先级
000b	允许的中断优先级 ≥ 1 级
001b	允许的中断优先级 ≥ 2 级
010b	允许的中断优先级 ≥ 3 级
011b	允许的中断优先级 ≥ 4 级
100b	允许的中断优先级 ≥ 5 级
101b	允许的中断优先级 ≥ 6 级
110b	允许的中断优先级 ≥ 7 级
111b	禁止所有可屏蔽中断

13.1.6.4 中断响应顺序

以下说明在接受中断请求后到执行中断程序为止的中断响应顺序。

如果在指令执行中发生中断请求，就在该指令执行结束后判断优先权，从下一个周期转移到中断响应顺序。但是，对于 SMOVB、SMOVF、SSTR 以及 RMPA 各指令，如果在指令执行中发生中断请求，就暂时中断指令的运行，转移到中断响应顺序。

中断响应顺序运行如下。中断响应顺序的执行时间如图 13.6 所示。

1. 通过读地址 00000h，CPU 获得中断信息（中断序号和中断请求优先级）。此后，该中断的 IR 位变为“0”（无中断请求）（注 2）。
2. 将中断响应顺序前的 FLG 寄存器保存到 CPU 内部的暂存器（注 1）。
3. FLG 寄存器中的 I 标志、D 标志和 U 标志变为：
I 标志为“0”（禁止中断）
D 标志为“0”（禁止单步中断）
U 标志为“0”（指定 ISP）
但是，在执行软件中断序号 32 ~ 63 的 INT 指令时，U 标志不变。
4. 将 CPU 内部的暂存器（注 1）压栈。
5. 将 PC 压栈。
6. 给 IPL 设定接受中断的中断优先级。
7. 中断向量所设定的中断程序的起始地址存入 PC。

在中断响应顺序结束后，从中断程序的起始地址执行指令。

注 1. 用户不能使用。

注 2. 有关定时器 RC 中断、定时器 RD 中断、带片选的串行 I/O 中断和 I²C 总线接口中断的 IR 位变化，请参照“13.5 定时器 RC 中断和定时器 RD 中断（有多个中断请求源的中断）”。




图 13.6 中断响应顺序的执行时间

13.1.6.5 中断响应时间

中断响应时间如图 13.7 所示。中断响应时间是指从发生中断请求到执行中断程序内的最初指令为止的时间。该时间由从中断请求发生到当时正在执行的指令结束为止的时间（图 13.7 的 (a)）和执行中断响应顺序的时间（20 个周期 (b)）构成。




图 13.7 中断响应时间

13.1.6.6 接受中断请求时的 IPL 变化

如果接受可屏蔽中断的中断请求, 就给 IPL 设定接受中断的中断优先级。
如果接受软件中断或者特殊中断请求, 就给 IPL 设定如表 13.5 所示的值。
接受软件中断和特殊中断时的 IPL 值如表 13.5 所示。

表 13.5 接受软件中断和特殊中断时的 IPL 值

没有中断优先级的中断源	被设定的 IPL 值
看门狗定时器、振荡停止检测、电压监视 1、电压监视 2、地址断开	7
软件、地址匹配、单步	无变化

13.1.6.7 寄存器的压栈

中断响应顺序将 FLG 寄存器和 PC 压栈。

首先将 PC 的高 4 位、FLG 寄存器的高 4 位 (IPL) 和低 8 位压栈 (全部为 16 位)，然后将 PC 的低 16 位压栈。接受中断请求前后的堆栈状态如图 13.8 所示。

其他必要的寄存器必须通过程序在中断程序的最初进行压栈。如果使用 PUSHM 指令，就能用 1 条指令保存正在使用的寄存器组的多个寄存器 (注 1)。

注 1. 能从 R0、R1、R2、R3、A0、A1、SB、FB 寄存器选择。




图 13.8 中断请求接受前后的堆栈状态

中断响应顺序进行的寄存器压栈按 8 位分 4 次进行。寄存器的压栈如图 13.9 所示。




图 13.9 寄存器的压栈

13.1.6.8 从中断程序返回

如果在中断程序的最后执行 REIT 指令，就恢复被压栈的中断响应顺序前的 FLG 寄存器和 PC。然后，返回到接受中断请求前的执行程序。

在中断程序内，由程序压栈的寄存器必须在 REIT 指令执行前用 POPM 等指令来恢复。

13.1.6.9 中断优先级

如果在 1 条指令执行中发生多个中断请求，就接受优先级高的中断。

能通过 ILVL2 ~ ILVL0 位任意选择可屏蔽中断（外围功能）的优先级。但是，在中断优先级为相同设定值的情况下，接受由硬件设定的优先级高的中断。

看门狗定时器中断等特殊中断的优先级由硬件设定。硬件中断的中断优先级如图 13.10 所示。

软件中断不受中断优先级的影响。如果执行指令，就执行中断程序。




图 13.10 硬件中断的中断优先级

13.1.6.10 中断优先级判断电路

中断优先级判断电路是用于选择最高优先权中断的电路。
 中断优先级判断电路如图 13.11 所示。




图 13.11 中断优先级判断电路

13.2 $\overline{\text{INT}}$ 中断

13.2.1 $\overline{\text{INT}}_i$ 中断 (i=0、1、3)

$\overline{\text{INT}}_i$ 中断是由 $\overline{\text{INT}}_i$ 输入产生的中断。在使用 $\overline{\text{INT}}_i$ 中断时，必须将 INTEN 寄存器的 INTiEN 位置“1”（允许）。能通过 INTEN 寄存器的 INTiPL 位和 INTiIC 寄存器的 POL 位选择极性。

另外，也能通过具有 3 种采样时钟的数字滤波器进行输入。

INT0 引脚与定时器 RC 和定时器 RD 的脉冲输出强制截止输入引脚以及定时器 RB 的外部触发输入引脚复用。

PMR 寄存器、INTEN 寄存器、INTF 寄存器和 TRAI0C 寄存器分别如图 13.12、图 13.13、图 13.14 和图 13.15 所示。




图 13.12 PMR 寄存器




图 13.13 INTEN 寄存器




图 13.14 INTF 寄存器



图 13.15 TRAI0C 寄存器

13.2.2 $\overline{\text{INT}}_i$ 输入滤波器 (i=0、1、3)

$\overline{\text{INT}}_i$ 输入具有数字滤波器。能通过 INTF 寄存器的 INTiF0 ~ INTiF1 位选择采样时钟。在每个采样时钟对 $\overline{\text{INT}}_i$ 的电平进行采样，在电平 3 次相同时，INTiIC 寄存器的 IR 位变为“1”（有中断请求）。

$\overline{\text{INT}}_i$ 输入滤波器的结构和 $\overline{\text{INT}}_i$ 输入滤波器的运行例子分别如图 13.16 和如图 13.17 所示。




图 13.16 $\overline{\text{INT}}_i$ 输入滤波器的结构




图 13.17 $\overline{\text{INT}}_i$ 输入滤波器的运行例子

13.3 键输入中断

在 $\overline{KI0} \sim \overline{KI3}$ 引脚中的任何一个输入边沿都会发生键输入中断请求。键输入中断也能作为解除等待模式和停止模式的键唤醒功能使用。

能通过 **KIEN** 寄存器的 $KIiEN$ 位 ($i=0 \sim 3$)，选择是否将引脚作为 \overline{KIi} 输入使用。另外，能通过 **KIEN** 寄存器的 $KIiPL$ 位选择输入极性。

如果对 $KIiPL$ 位置“0”（下降沿）的 \overline{KIi} 引脚输入“L”电平，其他的 $\overline{KI0} \sim \overline{KI3}$ 引脚输入就不作为中断被检测。同样，如果对 $KIiPL$ 位置“1”（上升沿）的 \overline{KIi} 引脚输入“H”电平，其他的 $\overline{KI0} \sim \overline{KI3}$ 引脚输入就不作为中断被检测。

键输入中断的框图如图 13.18 所示。




图 13.18 键输入中断的框图



图 13.19 KIEN 寄存器

13.4 地址匹配中断

在执行 $RMAD_i$ ($i=0 \sim 1$) 寄存器所指地址的指令前, 会发生地址匹配中断请求。用于调试器的暂停功能。另外, 在使用 on-chip 调试器时, 用户系统不能设定地址匹配中断 (AIER、 $RMAD_0$ 、 $RMAD_1$ 寄存器和固定向量表)。

必须给 $RMAD_i$ ($i=0 \sim 1$) 设定指令的起始地址。能通过 AIER 寄存器的 AIER0 位和 AIER1 位, 选择是否允许中断。地址匹配中断不受 I 标志和 IPL 的影响。

在接受了地址匹配中断请求时, 被压栈的 PC 值 (参照“13.1.6.7 寄存器的压栈”) 根据 $RMAD_i$ 寄存器所指地址的指令而不同 (正确的返回地址没有保存在堆栈)。因此, 当要从地址匹配中断返回时, 必须通过以下的任何一种方法进行:

- 改写堆栈内容, 用 REIT 指令返回
- 在使用 POP 等指令将堆栈恢复到中断请求接受前的状态后, 用转移指令返回

在接受地址匹配中断请求时被压栈的 PC 值如表 13.6 所示、AIER 和 $RMAD_0 \sim RMAD_1$ 寄存器如图 13.20 所示。

表 13.6 在接受地址匹配中断请求时被压栈的 PC 值

由 RMAD _i 寄存器 (i=0 ~ 1) 指向的地址的指令	被压栈的 PC 值 (注 1)
<ul style="list-style-type: none"> 操作码为 2 个字节的指令 (注 2) 操作码为 1 个字节的指令 (注 2) ADD.B:S #IMM8,dest SUB.B:S #IMM8,dest AND.B:S #IMM8,dest OR.B:S #IMM8,dest MOV.B:S #IMM8,dest STZ.B:S #IMM8,dest STNZ #IMM8,dest STZX #IMM81,#IMM82,dest CMP.B:S #IMM8,dest PUSHM src POPM dest JMPS #IMM8 JSRS #IMM8 MOV.B:S #IMM,dest (其中 dest=A0 或者 A1)	RMAD _i 寄存器指向的地址 +2
上述除外	由 RMAD _i 寄存器指示的地址 +1

注 1. 有关被压栈的 PC 值, 请参照 “13.1.6.7 寄存器的压栈”

注 2. 操作码: 请参照 《R8C/Tiny 系列软件手册 (RCJ09B0006)》。在该手册 “第 4 章 指令码 / 周期数” 的各部分的下部有指令码图, 图中粗框部分是操作码。

表 13.7 地址匹配中断源和关联寄存器的对应

地址匹配中断源	地址匹配中断允许位	地址匹配中断寄存器
地址匹配中断 0	AIER0	RMAD0
地址匹配中断 1	AIER1	RMAD1




图 13.20 AIER 和 RMAD0 ~ RMAD1 寄存器

13.5 定时器 RC 中断和定时器 RD 中断（有多个中断请求源的中断）

定时器 RC 中断、定时器 RD（通道 0）和定时器 RD（通道 1）都有多个中断请求源，这些中断请求源的逻辑和为中断请求，反映在中断控制寄存器的 IR 位。因此，这些外围功能持有各自独立的中断请求源状态寄存器（以下称为状态寄存器）和中断请求源允许寄存器（以下称为允许寄存器），控制中断请求的发生（中断控制寄存器的 IR 位的变化）。定时器 RC 和定时器 RD 中断关联寄存器如表 13.8 所示，定时器 RD 中断的框图如图 13.21 所示。

表 13.8 定时器 RC 和定时器 RD 中断关联寄存器

外围功能名		中断请求源的状态寄存器	中断请求源的允许寄存器	中断控制寄存器
定时器 RC		TRCSR	TRCIER	TRCIC
定时器 RD	通道 0	TRDSR0	TRDIER0	TRD0IC
	通道 1	TRDSR1	TRDIER1	TRD1IC




图 13.21 定时器 RD 中断的框图

定时器 RC 中断、定时器 RD（通道 0）和定时器 RD（通道 1）的中断与其他可屏蔽中断相同，通过 I 标志、IR 位、ILVL0 ~ ILVL2 位和 IPL 的关系进行中断控制。但是，由于从多个中断请求源产生 1 个中断请求，所以和其他可屏蔽中断有以下不同点：

- 当状态寄存器的位为“1”并且其对应的允许寄存器的位为“1”（允许中断）时，中断控制寄存器的 IR 位就变为“1”（有中断请求）。
- 当状态寄存器的位或者其对应的允许寄存器的位为“0”时，IR 位就为“0”（无中断请求）。即，一旦 IR 位为“1”，即使没有接受中断也不保持中断请求。另外，即使将 IR 位置“0”，IR 位也不会变为“0”。
- 即使接受中断，状态寄存器的各位也不会自动变为“0”。因此，IR 位在接受中断后不会自动变为“0”。必须在中断程序内将状态寄存器的各位置“0”。有关状态寄存器各位置“0”的方法，请参照状态寄存器的图。

- 如果在允许寄存器的多个位被置“1”并且IR位为“1”后发生其他请求源，IR位就保持“1”的状态。
- 如果允许寄存器的多个位被置“1”，就必须用状态寄存器判断是哪个请求源发生的中断。

有关状态寄存器和允许寄存器，请参照各外围功能的章节（“17.3 定时器 RC”、“17.4 定时器 RD”）。有关中断控制寄存器，请参照“13.1.6 中断控制”。

13.6 中断的使用注意事项

13.6.1 地址 00000h 的读取

不能通过程序读地址 00000h。在接受到可屏蔽中断的中断请求时，CPU 在中断响应顺序中从地址 00000h 读取中断信息（中断序号和中断请求级）。此时，被接受的中断的 IR 位变为“0”。

如果通过程序读地址 00000h，被允许的中断中优先权最高的中断 IR 位就变为“0”。因此，中断可能被取消或者发生预想外的中断。

13.6.2 SP 的设定

必须在接受中断前给 SP 设定值。在复位后，SP 为“0000h”。因此，如果在给 SP 设定值前接受中断，程序就会失控。

13.6.3 外部中断和键输入中断

输入到 $\overline{\text{INT0}}$ 、 $\overline{\text{INT1}}$ 、 $\overline{\text{INT3}}$ 引脚和 $\overline{\text{KI0}} \sim \overline{\text{KI3}}$ 引脚的信号与 CPU 运行时钟无关，需要保持电特性的外部中断 $\overline{\text{INTi}}$ 输入（ $i=0、1、3$ ）所示的“L”电平或者“H”电平宽度。详细内容请参照“表 23.19（ $V_{\text{CC}}=5\text{V}$ ）、表 23.25（ $V_{\text{CC}}=3\text{V}$ ）、表 23.31（ $V_{\text{CC}}=2.2\text{V}$ ）的外部中断 $\overline{\text{INTi}}$ 输入（ $i=0、1、3$ ）”。

13.6.4 中断源的更改

如果改变中断源，中断控制寄存器的 IR 位就可能变为“1”（有中断请求）。使用中断时，必须在改变中断源后将 IR 位置“0”（无中断请求）。

在此所说的改变中断源，包括改变被分配到各软件中断序号的中断源、极性和时序等全部要素。因此，在外围功能的模式更改等关系到中断源、极性和时序的情况下，必须在改变后将 IR 位置“0”（无中断请求）。外围功能的中断请参照各外围功能。

中断源更改步骤的例子如图 13.22 所示。




图 13.22 中断源更改步骤的例子

13.6.5 中断控制寄存器的更改

1. 必须在对应该寄存器的中断请求不发生的位置改变中断控制寄存器。在有可能发生中断请求时，必须在禁止中断后改变中断控制寄存器。
2. 在禁止中断后改变中断控制寄存器的情况下，必须注意使用的指令。

改变IR位以外的位：

在执行指令期间，当发生对应该寄存器的中断请求时，IR位可能不变为“1”（有中断请求），中断被忽视。当这种情况出现问题时，必须使用以下指令改变寄存器：

对象指令…AND、OR、BCLR、BSET

改变IR位：

在将IR位置“0”（无中断请求）时，根据使用的指令，IR位可能不变为“0”。必须用MOV指令将IR位置“0”。

3. 在使用I标志禁止中断时，必须按照以下的程序例子设定I标志（程序例子的中断控制寄存器的更改请参照2.）。

例 1～例 3 是防止“因受内部总线和指令队列缓冲器的影响，在改变中断控制寄存器前 I 标志变为“1”（允许中断）“的方法。

例 1：通过 NOP 指令，等待改变中断控制寄存器的例子

```
INT_SWITCH1:
    FCLR      I           ;禁止中断
    AND.B     #00H, 0056H ;将 TRAIC 寄存器设定为“00h”
    NOP
    NOP
    FSET      I           ;允许中断
```

例 2：通过虚读，使 FSET 指令等待的例子

```
INT_SWITCH2:
    FCLR      I           ;禁止中断
    AND.B     #00H, 0056H ;将 TRAIC 寄存器设定为“00h”
    MOV.W     MEM, R0     ;虚读
    FSET      I           ;允许中断
```

例 3：通过 POPC 指令，改变 I 标志的例子

```
INT_SWITCH3:
    PUSHC     FLG
    FCLR      I           ;禁止中断
    AND.B     #00H, 0056H ;将 TRAIC 寄存器设定为“00h”
    POPC      FLG        ;允许中断
```


14. ID 码区

14.1 概要

ID 码区用于标准串行输入 / 输出模式中的闪存改写禁止功能。闪存改写禁止功能是禁止闪存的读、改写和擦除。

ID 码区是固定向量表的各向量最高位地址中的地址 0FFDFh、0FFE3h、0FFEBh、0FFE7h、0FFF3h、0FFF7h、0FFFb。ID 码区如图 14.1 所示。




图 14.1 ID 码区

14.2 功能

ID 码区用于标准串行输入 / 输出模式。在标准串行输入 / 输出模式中，当复位向量的 3 字节（地址 0FFFCh ~ 0FFFh）不为“FFFFFFh”时，就判断被保存在 ID 码区的 ID 码是否与串行编程器或者 on-chip 调试仿真器送来的 ID 码相同。如果相同就接受送来的命令，否则就不接受。因此，当准备使用串行编程器或者 on-chip 调试仿真器时，必须将预先决定的 ID 码写到 ID 码区。

ID 码区存在于闪存中（而不是 SFR），所以无法用指令改写，必须在编程时写适合的值。

14.3 ID 码区的使用注意事项

14.3.1 ID 码区的设定例子

ID 码区存在于闪存中（而不是 SFR），所以无法用指令改写，必须在编程时写适合的值。设定例子如下所示：

- 将整个 ID 码区设定为 “55h”

```
.org 00FFDCH
.lword dummy | (55000000h)      ; UND
.lword dummy | (55000000h)      ; INTO
.lword dummy ; BREAK
.lword dummy | (55000000h)      ; ADDRESS MATCH
.lword dummy | (55000000h)      ; SET SINGLE STEP
.lword dummy | (55000000h)      ; WDT
.lword dummy | (55000000h)      ; ADDRESS BREAK
.lword dummy | (55000000h)      ; RESERVE
```

（编程格式根据编译程序而不同。请确认编译程序手册。）

15. 选项功能选择区

15.1 概要

选项功能选择区是选择复位后的单片机状态和选择并行输入 / 输出模式的改写禁止功能的区域，为固定向量的复位向量最高位地址 0FFFFh。选项功能选择区如图 15.1 所示。




图 15.1 选项功能选择区

15.2 OFS 寄存器

OFS 寄存器是选择复位后的单片机状态和选择并行输入 / 输出模式的改写禁止功能的寄存器。OFS 寄存器如图 15.2 所示。

选项功能的选择寄存器(注1)

符号	地址	出厂值	
OFS	地址0FFFFh	FFh(注3)	
位符号	位名	功能	RW
WDTON	看门狗定时器启动选择位	0: 复位后, 看门狗定时器自动启动 1: 复位后, 看门狗定时器为停止状态	RW
— (b1)	保留位	必须置“1”。	RW
ROMCR	ROM码保护解除位	0: ROM码保护解除 1: ROMCP1有效	RW
ROMCP1	ROM码保护位	0: ROM码保护有效 1: ROM码保护解除	RW
— (b4)	保留位	必须置“1”。	RW
LVD0ON	电压检测0的电路启动位(注2)	0: 硬件复位后, 电压监视0复位有效 1: 硬件复位后, 电压监视0复位无效	RW
— (b6)	保留位	必须置“1”。	RW
CSPROINI	复位后计数源保护模式选择位	0: 复位后, 计数源保护模式有效 1: 复位后, 计数源保护模式无效	RW

注1. OFS寄存器在闪存内，所以必须和程序一起写。写后不能对OFS寄存器进行追加写。
 注2. LVD0ON位的设定只对硬件复位有效。在使用上电复位时，必须将LVD0ON位清“0”(硬件复位后，电压监视0复位有效)。
 注3. 如果擦除包含OFS寄存器的块，OFS寄存器就为“FFh”。

图 15.2 OFS 寄存器

15.3 选项功能选择区的使用注意事项

15.3.1 选项功能选择区的设定例子

选项功能选择区存在于闪存中（而不是 SFR），所以无法用指令改写，必须在编程时写适合的值。设定例子如下所示：

- 将OFS寄存器设定为“FFh”
 .org 00FFCH
 .lword reset | (0FF00000h) ; RESET
(编程格式根据编译程序而不同。请确认编译程序手册。)

16. 看门狗定时器

看门狗定时器是检测程序失控的功能。因此，为了提高系统的可靠性，建议使用看门狗定时器。

看门狗定时器具有 15 位计数器，能选择计数源保护模式是否有效。

看门狗定时器的规格如表 16.1 所示。

有关看门狗定时器复位的详细内容，请参照“6.6 看门狗定时器复位”。

看门狗定时器的框图如图 16.1 所示，WDTR、WDTS 和 WDC 寄存器如图 16.2 所示，CSPR 和 OFS 寄存器如图 16.3 所示。

表 16.1 看门狗定时器的规格

项目	计数源保护模式无效	计数源保护模式有效
计数源	CPU 时钟	低速内部振荡器时钟
计数运行	递减计数	
计数开始条件	可选择以下的任意一项 <ul style="list-style-type: none"> 复位后自动开始计数 通过写 WDTS 寄存器，开始计数 	
计数停止条件	停止模式、等待模式	无
看门狗定时器的初始化条件	<ul style="list-style-type: none"> 复位 将“00h”和“FFh”连续写到 WDTR 寄存器 下溢 	
下溢时的运行	看门狗定时器中断或者看门狗定时器复位	看门狗定时器复位
选择功能	<ul style="list-style-type: none"> 预分频器的分频比 通过 WDC 寄存器的 WDC7 位选择 计数源保护模式 通过 OFS 寄存器的 CSPROINI 位（闪存）选择在复位后是否有效。在复位后无效时，通过 CSPR 寄存器的 CSPRO 位（编程）选择 在复位后的看门狗定时器的启动或者停止 通过 OFS 寄存器的 WDTON 位（闪存）选择 	




图 16.1 看门狗定时器的框图




图 16.2 WDTR、WDTS 和 WDC 寄存器




图 16.3 CSPR 和 OFS 寄存器

16.1 计数源保护模式无效时

当计数源保护模式无效时，看门狗定时器的计数源为 CPU 时钟。看门狗定时器的规格（计数源保护模式无效时）如表 16.2 所示。

表 16.2 看门狗定时器的规格（计数源保护模式无效时）

项目	规格
计数源	CPU 时钟
计数运行	递减计数
周期	$\text{预分频器的分频比 (n)} \times \text{看门狗定时器的计数值 (32768)}$ （注 1） CPU 时钟 n: 16 或者 128（由 WDC 寄存器的 WDC7 位选择） 例: 当 CPU 时钟为 16MHz 并且预分频器为 16 分频时，周期约为 32.8ms
看门狗定时器的初始化条件	<ul style="list-style-type: none"> • 复位 • 将“00h”和“FFh”连续写到 WDTR 寄存器 • 下溢
计数开始条件	通过 OFS 寄存器（地址 0FFFFh）的 WDTON 位（注 2）选择复位后的看门狗定时器运行 <ul style="list-style-type: none"> • 当 WDTON 位为“1”（复位后，看门狗定时器处于停止状态）时 复位后，看门狗定时器和预分频器停止，通过写 WDTS 寄存器开始计数 • 当 WDTON 位为“0”（复位后，看门狗定时器自动启动）时 复位后，看门狗定时器和预分频器自动开始计数
计数停止条件	停止模式、等待模式（解除后，从被保持的值开始继续计数）
下溢时的运行	<ul style="list-style-type: none"> • 当 PM1 寄存器的 PM12 位为“0”时 看门狗定时器中断 • 当 PM1 寄存器的 PM12 位为“1”时 看门狗定时器复位（参照“6.6 看门狗定时器复位”）

注 1. 当将“00h”和“FFh”连续写到 WDTR 寄存器时，看门狗定时器就被初始化。预分频器在复位后被初始化。因此，看门狗定时器的周期将产生由预分频器引起的误差。

注 2. 不能通过程序更改 WDTON 位。在设定 WDTON 位时，必须通过闪存编程器将地址 0FFFFh 的 b0 置“0”。

16.2 计数源保护模式有效时

当计数源保护模式有效时，看门狗定时器的计数源为低速内部振荡器时钟。在程序失控时，即使 CPU 时钟停止，也能给看门狗定时器提供时钟。看门狗定时器的规格（计数源保护模式有效时）如表 16.3 所示。

表 16.3 看门狗定时器的规格（计数源保护模式有效时）

项目	规格
计数源	低速内部振荡器时钟
计数运行	递减计数
周期	看门狗定时器的计数值 (4096) 低速内部振荡器时钟 例：当低速内部振荡器时钟为 125kHz 时，周期约为 32.8ms
看门狗定时器的初始化条件	<ul style="list-style-type: none"> • 复位 • 将“00h”和“FFh”连续写到 WDTR 寄存器 • 下溢
计数开始条件	通过 OFS 寄存器（地址 0FFFFh）的 WDTON 位（注 1）选择复位后的看门狗定时器运行 <ul style="list-style-type: none"> • 当 WDTON 位为“1”（复位后，看门狗定时器处于停止状态）时 复位后，看门狗定时器和预分频器停止，通过写 WDTS 寄存器开始计数 • 当 WDTON 位为“0”（复位后，看门狗定时器自动启动）时 复位后，看门狗定时器和预分频器自动开始计数
计数停止条件	无（在开始计数后，即使在等待模式也不停止。不变为停止模式。）
下溢时的运行	看门狗定时器复位（参照“6.6 看门狗定时器复位”）
寄存器、位	<ul style="list-style-type: none"> • 当将 CSPR 寄存器的 CSPRO 位置“1”（计数源保护模式有效）时（注 2），自动进行如下设定： <ul style="list-style-type: none"> — 将看门狗定时器设定为 0FFFFh — 将 CM1 寄存器的 CM14 位置“0”（低速内部振荡器振荡） — 将 PM1 寄存器的 PM12 位置“1”（在看门狗定时器下溢时，看门狗定时器复位） • 在计数源保护模式时进入以下状态： <ul style="list-style-type: none"> — 禁止写 CM1 寄存器的 CM10 位（即使写“1”也不变化，不转移到停止模式） — 禁止写 CM1 寄存器的 CM14 位（即使写“1”也不变化，低速内部振荡器不停止）

注 1. 不能通过程序更改 WDTON 位。在设定 WDTON 位时，必须通过闪存编程器将地址 0FFFFh 的 b0 置“0”。

注 2. 即使将“0”写到 OFS 寄存器的 CSPROINI 位，CSPRO 位也为“1”。不能通过程序更改 CSPROINI 位。在设定 CSPROINI 位时，必须通过闪存编程器将地址 0FFFFh 的 b7 置“0”。

17. 定时器

定时器内置 2 个带 8 位预分频器的 8 位定时器和 2 个 16 位定时器。带 8 位预分频器的 8 位定时器为定时器 RA 和定时器 RB，这些定时器具有记忆计数器初始值的重加载寄存器。16 位定时器为定时器 RC 和定时器 RD，有输入捕捉和输出比较功能。它们各自独立运行。

各定时器的功能比较如表 17.1 所示。

表 17.1 各定时器的功能比较

项目	定时器 RA	定时器 RB	定时器 RC	定时器 RD	
构成	带 8 位预分频器的 8 位定时器 (带重加载寄存器)	带 8 位预分频器的 8 位定时器 (带重加载寄存器)	16 位定时器 (带输入捕捉和输出比较功能)	16 位定时器 ×2 (带输入捕捉和输出比较功能)	
计数	递减计数	递减计数	递增计数	递增计数 / 递减计数	
计数源	<ul style="list-style-type: none"> f1 f2 f8 fOCO 	<ul style="list-style-type: none"> f1 f2 f8 定时器 RA 下溢 	<ul style="list-style-type: none"> f1 f2 f4 f8 f32 fOCO40M TRCCLK 	<ul style="list-style-type: none"> f1 f2 f4 f8 f32 fOCO40M TRDIOA0 	
功能	内部计数源的计数	定时器模式	定时器模式 (输出比较功能)	定时器模式 (输出比较功能)	
	外部计数源的计数	事件计数器模式	—	定时器模式 (输出比较功能)	
	外部脉宽 / 周期的测量	脉宽测量模式 脉冲周期测量模式	—	定时器模式 (输入捕捉功能: 4 个)	定时器模式 (输入捕捉功能: 2 个通道 ×4 个)
	PWM 输出	脉冲输出模式 (注 1) 事件计数器模式 (注 1)	可编程波形发生模式	定时器模式 (输出比较功能: 4 个) (注 1) PWM 模式 (3 个) PWM2 模式 (1 个)	定时器模式 (输出比较功能: 2 个通道 ×4 个) (注 1) PWM 模式 (2 个通道 ×3 个) PWM2 模式 (2 个通道 ×2 个)
	单触发波形输出	—	可编程单触发生模式 可编程等待单触发生模式	PWM 模式 (3 本)	PWM 模式 (2 通道 ×3 个)
	三相波形输出	—	—	—	复位同步 PWM 模式 (2 个通道 ×3 个, 锯齿波调制) 互补 PWM 模式 (2 个通道 ×3 个, 三角波调制、死区时间)
输入引脚	TRAIO	INT0	INT0、TRCCLK、 TRCTRG、 TRCIOA、TRCIOB、 TRCIOC、TRCIOD	INT0、TRDCLK、 TRDIOA0、TRDIOA1、 TRDIOB0、TRDIOB1、 TRDIOC0、TRDIOC1、 TRDIOD0、TRDIOD1	
输出引脚	TRAO TRAIO	TRBO	TRCIOA、TRCIOB、 TRCIOC、TRCIOD	TRDIOA0、TRDIOA1、 TRDIOB0、TRDIOB1、 TRDIOC0、TRDIOC1、 TRDIOD0、TRDIOD1	
关联中断	定时器 RA 中断 INT1 中断	定时器 RB 中断 INT0 中断	比较匹配 / 输入捕捉 A ~ D 中断 上溢中断 INT0 中断	比较匹配 / 输入捕捉 A0 ~ D0 中断 比较匹配 / 输入捕捉 A1 ~ D1 中断 上溢中断 下溢中断 (注 2) INT0 中断	
定时器停止	有	有	有	有	

注 1. 为矩形波。在每次上溢时输出反相波形，脉冲的“H”和“L”电平的宽度相同。

注 2. 只有通道 1 能设定下溢中断。

17.1 定时器 RA

定时器 RA 是带 8 位预分频器的 8 位定时器。预分频器和定时器分别由重加载寄存器和计数器构成，重加载寄存器和计数器分配了相同地址。如果对 TRAPRE 寄存器和 TRA 寄存器进行存取，就能存取重加载寄存器和计数器（参照表 17.2 ~ 表 17.6 的各模式规格）。

定时器 RA 的计数源是计数和重新加载等定时器运行的运行时钟。

定时器 RA 的框图如图 17.1 所示，定时器 RA 的关联寄存器如图 17.2 和图 17.3 所示。定时器 RA 有以下 5 种模式：

- | | |
|------------|-----------------------------|
| • 定时器模式 | 对内部计数源进行计数 |
| • 脉冲输出模式 | 对内部计数源进行计数，在定时器下溢时输出极性相反的脉冲 |
| • 事件计数器模式 | 对外部脉冲进行计数 |
| • 脉宽测量模式 | 测量外部脉冲的脉宽 |
| • 脉冲周期测量模式 | 测量外部脉冲的脉冲周期 |




图 17.1 定时器 RA 的框图



图 17.2 TRACR 和 TRAIOC 寄存器




图 17.3 TRAMR、TRAPRE 和 TRA 寄存器

17.1.1 定时器模式

它是对内部生成的计数源进行计数的模式（表 17.2）。
定时器模式时的 TRAI0C 寄存器如图 17.4 所示。

表 17.2 定时器模式的规格

项目	规格
计数源	f1、f2、f8、fOCO
计数运行	<ul style="list-style-type: none"> 递减计数 下溢时重新装入重加载寄存器的内容，然后继续计数
分频比	$1/(n+1)(m+1)$ n: TRAPRE 寄存器的设定值、m: TRA 寄存器的设定值
计数开始条件	将 TRACR 寄存器的 TSTART 位置“1”（开始计数）
计数停止条件	<ul style="list-style-type: none"> 将 TRACR 寄存器的 TSTART 位置“0”（停止计数） 将 TRACR 寄存器的 TSTOP 位置“1”（强制停止计数）
中断请求发生时序	在定时器 RA 下溢时 [定时器 RA 中断]
$\overline{\text{INT1}}$ /TRAIO 引脚功能	可编程输入 / 输出端口或者 $\overline{\text{INT1}}$ 中断输入引脚
读定时器	如果读 TRA 寄存器和 TRAPRE 寄存器，就读取各自的计数值
写定时器	<ul style="list-style-type: none"> 如果在计数停止时对 TRAPRE 寄存器和 TRA 寄存器写数据，数据就被写入各自的重加载寄存器和计数器 如果在计数中对 TRAPRE 寄存器和 TRA 寄存器写数据，数据就被写入各自的重加载寄存器和计数器（参照“17.1.1.1 计数中的定时器写控制”）




图 17.4 定时器模式时的 TRAI0C 寄存器

17.1.1.1 计数中的定时器写控制

定时器 RA 有预分频器和定时器（对预分频器的下溢进行计数），预分频器和定时器各自具有重加载寄存器和计数器。当对预分频器或者定时器写数据时，数据就会被写入重加载寄存器和计数器。

但是，在数据从预分频器的重加载寄存器传送到计数器时，与计数源同步进行；在数据从定时器的重加载寄存器传送到计数器时，与预分频器的下溢同步进行。因此，如果在计数中写预分频器或者定时器，就不会在写指令执行后立即更新计数器的值。在定时器 RA 计数中改写计数值的运行例子如图 17.5 所示。




图 17.5 在定时器 RA 计数中改写计数值的运行例子

17.1.2 脉冲输出模式

它对内部生成的计数源进行计数，在每次定时器下溢时从 TRAI0 引脚输出极性相反的脉冲（表 17.3）。脉冲输出模式时的 TRAI0C 寄存器如图 17.6 所示。

表 17.3 脉冲输出模式的规格

项目	规格
计数源	f1、f2、f8、fOCO
计数运行	<ul style="list-style-type: none"> 递减计数 下溢时重新装入重加载寄存器的内容，然后继续计数
分频比	$1/(n+1)(m+1)$ n: TRAPRE 寄存器的设定值、m: TRA 寄存器的设定值
计数开始条件	将 TRACR 寄存器的 TSTART 位置“1”（开始计数）
计数停止条件	<ul style="list-style-type: none"> 将 TRACR 寄存器的 TSTART 位置“0”（停止计数） 将 TRACR 寄存器的 TSTOP 位置“1”（强制停止计数）
中断请求发生时序	在定时器 RA 下溢时 [定时器 RA 中断]
$\overline{\text{INT1}}$ /TRAI0 信号引脚功能	脉冲输出引脚、可编程输出端口、 $\overline{\text{INT1}}$ 中断输入引脚（注 1）
读定时器	如果读 TRAPRE 寄存器和 TRA 寄存器，就读取各自的计数值
写定时器	<ul style="list-style-type: none"> 如果在计数停止时对 TRAPRE 寄存器和 TRA 寄存器写数据，数据就被写入各自的重加载寄存器和计数器 如果在计数中对 TRAPRE 寄存器和 TRA 寄存器写数据，数据就被写入各自的重加载寄存器和计数器（参照“17.1.1.1 计数中的定时器写控制”）
选择功能	<ul style="list-style-type: none"> TRAI0 输出极性转换功能 能通过 TEDGSEL 位选择脉冲输出开始时的电平（注 1） 脉冲输出停止功能 能通过 TOPCR 位停止从 TRAI0 引脚输出脉冲 $\overline{\text{INT1}}$/TRAI0 引脚选择功能 能通过 TIOSEL 位选择 P1_7 或者 P1_5

注 1. 通过写 TRAMR 寄存器，输出脉冲变为输出开始时的电平。



图 17.6 脉冲输出模式时的 TRAI0C 寄存器

17.1.3 事件计数器模式

它是对 $\overline{\text{INT1}}$ /TRAIO 引脚输入的外部信号进行计数的模式（表 17.4）。

事件计数器模式时的 TRAIOC 寄存器如图 17.7 所示。

表 17.4 事件计数器模式的规格

项目	规格
计数源	TRAIO 引脚输入的外部信号（能通过程序选择有效边沿）
计数运行	<ul style="list-style-type: none"> • 递减计数 • 下溢时重新装入重加载寄存器的内容，然后继续计数
分频比	$1/(n+1)(m+1)$ n: TRAPRE 寄存器的设定值、m: TRA 寄存器的设定值
计数开始条件	将 TRACR 寄存器的 TSTART 位置“1”（开始计数）
计数停止条件	<ul style="list-style-type: none"> • 将 TRACR 寄存器的 TSTART 位置“0”（停止计数） • 将 TRACR 寄存器的 TSTOP 位置“1”（强制停止计数）
中断请求发生时序	在定时器 RA 下溢时 [定时器 RA 中断]
$\overline{\text{INT1}}$ /TRAIO 信号引脚功能	计数源输入引脚（ $\overline{\text{INT1}}$ 中断输入）
读定时器	如果读 TRA 寄存器和 TRAPRE 寄存器，就读取各自的计数值
写定时器	<ul style="list-style-type: none"> • 如果在计数停止时对 TRAPRE 寄存器和 TRA 寄存器写数据，数据就被写入各自的重加载寄存器和计数器 • 如果在计数中对 TRAPRE 寄存器和 TRA 寄存器写数据，数据就被写入各自的重加载寄存器和计数器（参照“17.1.1.1 计数中的定时器写控制”）
选择功能	<ul style="list-style-type: none"> • $\overline{\text{INT1}}$ 输入极性转换功能 能通过 TEDGSEL 位选择计数源的有效边沿 • 计数源输入引脚选择功能 能通过 TIOSEL 位选择 P1_7 或者 P1_5 • 数字滤波器功能 能通过 TIPF0 ~ TIPF1 位选择数字滤波器的有无和采样频率




图 17.7 事件计数器模式时的 TRAIOC 寄存器

17.1.4 脉宽测量模式

它是测量 $\overline{\text{INT1}}/\text{TRAIO}$ 引脚输入的外部信号脉宽的模式（表 17.5）。

脉宽测量模式时的 TRAI0C 寄存器和运行例子分别如图 17.8 和图 17.9 所示。

表 17.5 脉宽测量模式的规格

项目	规格
计数源	f1、f2、f8、fOCO
计数运行	<ul style="list-style-type: none"> • 递减计数 • 只在测量脉冲为“H”或者“L”电平期间继续计数 • 下溢时重新装入重加载寄存器的内容，然后继续计数
计数开始条件	将 TRACR 寄存器的 TSTART 位置“1”（开始计数）
计数停止条件	<ul style="list-style-type: none"> • 将 TRACR 寄存器的 TSTART 位置“0”（停止计数） • 将 TRACR 寄存器的 TSTOP 位置“1”（强制停止计数）
中断请求发生时序	在定时器 RA 下溢时 [定时器 RA 中断] 在 TRAI0 输入的上升沿或者下降沿（测量期间结束） [定时器 RA 中断]
$\overline{\text{INT1}}/\text{TRAIO}$ 信号引脚功能	测量脉冲的输入引脚（ $\overline{\text{INT1}}$ 中断输入）
读定时器	如果读 TRA 寄存器和 TRAPRE 寄存器，就读取各自的计数值
写定时器	<ul style="list-style-type: none"> • 如果在计数停止时对 TRAPRE 寄存器和 TRA 寄存器写数据，数据就被写入各自的重加载寄存器和计数器 • 如果在计数中对 TRAPRE 寄存器和 TRA 寄存器写数据，数据就被写入各自的重加载寄存器和计数器（参照“17.1.1.1 计数中的定时器写控制”）
选择功能	<ul style="list-style-type: none"> • 测量电平的选择 能通过 TEDGSEL 位选择“H”电平期间或者“L”电平期间 • 测量脉冲输入引脚选择功能 能通过 TIOSEL 位选择 P1_7 或者 P1_5 • 数字滤波器功能 能通过 TIPF0 ~ TIPF1 位选择数字滤波器的有无和采样频率




图 17.8 脉宽测量模式时的 TRAIOC 寄存器




图 17.9 脉宽测量模式时的运行例子

17.1.5 脉冲周期测量模式

它是测量 $\overline{\text{INT1}}/\text{TRAIO}$ 引脚输入的外部信号脉冲周期的模式（表 17.6）。

脉冲周期测量模式时的 TRAIOC 寄存器和运行例子分别如图 17.10 和图 17.11 所示。

表 17.6 脉冲周期测量模式的规格

项目	规格
计数源	f1、f2、f8、fOCO
计数运行	<ul style="list-style-type: none"> 递减计数 输入测量脉冲的有效边沿后，在定时器 RA 的预分频器第 1 次下溢时保持读缓冲器的内容；在定时器 RA 的预分频器第 2 次下溢时，定时器 RA 重新装入重加载寄存器的内容，然后继续计数
计数开始条件	将 TRACR 寄存器的 TSTART 位置“1”（开始计数）
计数停止条件	<ul style="list-style-type: none"> 将 TRACR 寄存器的 TSTART 位置“0”（停止计数） 将 TRACR 寄存器的 TSTOP 位置“1”（强制停止计数）
中断请求发生时序	<ul style="list-style-type: none"> 在定时器 RA 下溢时或者重新装入时 [定时器 RA 中断] 在 TRAIO 输入的上升沿或者下降沿（测量期间结束） [定时器 RA 中断]
$\overline{\text{INT1}}/\text{TRAIO}$ 引脚功能	测量脉冲的输入引脚（注 1）（ $\overline{\text{INT1}}$ 中断输入）
读定时器	如果读 TRA 寄存器和 TRAPRE 寄存器，就读取各自的计数值。
写定时器	<ul style="list-style-type: none"> 如果在计数停止时对 TRAPRE 寄存器和 TRA 寄存器写数据，数据就被写入各自的重加载寄存器和计数器 如果在计数中对 TRAPRE 寄存器和 TRA 寄存器写数据，数据就被写入各自的重加载寄存器和计数器（参照“17.1.1.1 计数中的定时器写控制”）
选择功能	<ul style="list-style-type: none"> 测量时间的选择 能通过 TEDGSEL 位选择输入脉冲的测量期间 测量脉冲输入引脚选择功能 能通过 TIOSEL 位选择 P1_7 或者 P1_5 数字滤波器功能 能通过 $\text{TIPF0} \sim \text{TIPF1}$ 位选择数字滤波器的有无和采样频率

注 1. 必须输入长于定时器 RA 预分频器周期 2 倍的脉冲。另外，对于“H”电平宽度和“L”电平宽度，必须分别输入大于定时器 RA 预分频器周期的脉冲，否则其输入可能被忽略。




图 17.10 脉冲周期测量模式时的 TRAIOC 寄存器




图 17.11 脉冲周期测量模式时的运行例子

17.1.6 定时器 RA 的使用注意事项

- 在复位后，定时器停止计数。必须在对定时器和预分频器设定值后开始计数。
- 即使以16位单位读取预分频器和定时器，在单片机内部也以字节按顺序读取。因此，在读取这2个寄存器期间，定时器值可能会更新。
- 如果通过程序对在脉宽测量模式和脉冲周期测量模式使用的TRACR寄存器的TEDGF位和TUNDF位置“0”，这些位就变为“0”；置“1”时这些位不变化。在对TRACR寄存器使用读/修改/写指令的情况下，即使TEDGF位和TUNDF位为“1”，在指令执行中这些位也有可能被置“0”。此时，必须用MOV指令对不想被置“0”的TEDGF位和TUNDF位写“1”。
- 在从其他模式改变到脉宽测量模式和脉冲周期测量模式时，TEDGF位和TUNDF位不定。必须在将TEDGF位和TUNDF位置“0”后开始定时器RA的计数。
- 根据计数开始后最初发生的定时器RA预分频器的下溢信号，TEDGF位可能变为“1”。
- 当使用脉冲周期测量模式时，必须紧接在计数开始的后面至少空出2个定时器RA预分频器的周期时间，将TEDGF位置“0”，然后使用。
- 如果在计数停止时将TSTART位置“1”，就在0~1个计数源周期之间TCSTF位变为“0”。除了TCSTF位以外，不能在TCSTF位变为“1”前存取定时器RA的关联寄存器（注1）。在TCSTF位变为“1”后的最初的计数源有效沿开始计数。如果在计数中将TSTART位置“0”，就在0~1个计数源周期之间TCSTF位变为“1”。在TCSTF位变为“0”时停止计数。除了TCSTF位以外，不能在TCSTF位变为“0”前存取定时器RA的关联寄存器（注1）。

注 1. 定时器 RA 的关联寄存器：TRACR、TRAIOC、TRAMR、TRAPRE、TRA。

- 如果在计数中（TCSTF位为“1”）连续写TRAPRE寄存器，就必须对各写间隔至少空出3个计数源的时钟周期。
- 如果在计数中（TCSTF位为“1”）连续写TRA寄存器，就必须对各写间隔至少空出3个预分频器的下溢周期。




图 17.13 PINSR2 寄存器




图 17.14 TRBCR 和 TRBOCR 寄存器




图 17.15 TRBIOC 和 TRBMR 寄存器




图 17.16 TRBPRES、TRBSC 和 TRBPR 寄存器

17.2.1 定时器模式

它是对内部生成的计数源或者定时器 RA 的下溢进行计数的模式（表 17.7）。在定时器模式时，不使用 TRBOCR 和 TRBSC 寄存器。

定时器模式时的 TRBIOC 寄存器如图 17.17 所示。

表 17.7 定时器模式的规格

项目	规格
计数源	f1、f2、f8、定时器 RA 的下溢
计数运行	<ul style="list-style-type: none"> 递减计数 下溢时重新装入重加载寄存器的内容，然后继续计数（在定时器 RB 下溢时，重新装入定时器 RB 主重加载寄存器的内容）
分频比	$1/(n+1)(m+1)$ n: TRBPRES 寄存器的设定值、m: TRBPR 寄存器的设定值
计数开始条件	将 TRBCR 寄存器的 TSTART 位置“1”（开始计数）
计数停止条件	<ul style="list-style-type: none"> 将 TRBCR 寄存器的 TSTART 位置“0”（停止计数） 将 TRBCR 寄存器的 TSTOP 位置“1”（强制停止计数）
中断请求发生时序	在定时器 RB 下溢时 [定时器 RB 中断]
TRBO 引脚功能	可编程输入 / 输出端口
INT0 引脚功能	可编程输入 / 输出端口或者 INT0 中断输入引脚
读定时器	如果读 TRBPR 寄存器和 TRBPRES 寄存器，就读取各自的计数值
写定时器	<ul style="list-style-type: none"> 如果在计数停止时对 TRBPRES 寄存器和 TRBPR 寄存器写数据，数据就被写入各自的重加载寄存器和计数器 在计数中对 TRBPRES 寄存器和 TRBPR 寄存器写数据时，如果 TRBMR 寄存器的 TWRC 位为“0”，数据将被写入各自的重加载寄存器和计数器；如果 TWRC 位为“1”，数据就只被写入各自的重加载寄存器（参照“17.2.1.1 计数中的定时器写控制”）




图 17.17 定时器模式时的 TRBIOC 寄存器

17.2.1.1 计数中的定时器写控制

定时器 **RB** 有预分频器和定时器（对预分频器的下溢进行计数），预分频器和定时器各自具有重加载寄存器和计数器。在定时器模式中对计数中的预分频器或者定时器写数据时，能通过 **TRBMR** 寄存器的 **TWRC** 位选择是写入重加载寄存器和定时器还是只写入重加载寄存器。

但是，在数据从预分频器的重加载寄存器传送到计数器时，与计数源同步进行；在数据从定时器的重加载寄存器传送到计数器时，与预分频器的下溢同步进行。因此，即使在通过 **TWRC** 位选择写入重加载寄存器和计数器后，也不会写指令执行后立即更新计数器的值。在选择了只写入重加载寄存器时，如果更改预分频器的值，写入时的周期就会错位。在定时器 **RB** 计数中改写计数值的运行例子如图 17.18 所示。




图 17.18 在定时器 RB 计数中改写计数值的运行例子

17.2.2 可编程波形发生模式

它是对 TRBPR 寄存器和 TRBSC 寄存器的值进行交替计数，在每次计数器下溢时反转从 TRBO 引脚的输出信号（表 17.8）。在计数开始时，从设定在 TRBPR 寄存器的值开始计数。在可编程波形发生模式时，不使用 TRBOCR 寄存器。

可编程波形发生模式时的 TRBIOC 寄存器和定时器 RB 运行例子分别如图 17.19 和图 17.20 所示。

表 17.8 可编程波形发生模式的规格

项目	规格
计数源	f1、f2、f8、定时器 RA 下溢
计数运行	<ul style="list-style-type: none"> 递减计数 下溢时交替重新装入主重加载寄存器和次重加载寄存器的内容，然后继续计数
输出波形的宽度和周期	主期间: $(n+1)(m+1)/f_i$ 从期间: $(n+1)(p+1)/f_i$ 周期: $(n+1)\{(m+1)+(p+1)\}/f_i$ f_i : 计数源频率 n : TRBPRE 寄存器的设定值、 m : TRBPR 寄存器的设定值 p : TRBSC 寄存器的设定值
计数开始条件	将 TRBCR 寄存器的 TSTART 位置“1”（开始计数）
计数停止条件	<ul style="list-style-type: none"> 将 TRBCR 寄存器的 TSTART 位置“0”（停止计数） 将 TRBCR 寄存器的 TSTOP 位置“1”（强制停止计数）
中断请求发生时序	在从期间的定时器 RB 下溢经过 1/2 的计数源周期后（和 TRBO 输出变化同时）[定时器 RB 中断]
TRBO 引脚功能	可编程输出端口或者脉冲输出引脚
INT0 引脚功能	可编程输入 / 输出端口或者 INT0 中断输入引脚
读定时器	如果读 TRBPR 寄存器和 TRBPRE 寄存器，就读取各自的计数值（注 1）
写定时器	<ul style="list-style-type: none"> 如果在计数停止时对 TRBPRE 寄存器、TRBSC 寄存器和 TRBPR 寄存器写数据，数据就被写入各自的重加载寄存器和计数器 如果在计数中对 TRBPRE 寄存器、TRBSC 寄存器和 TRBPR 寄存器写数据，数据就只被写入各自的重加载寄存器（注 2）
选择功能	<ul style="list-style-type: none"> 输出电平选择功能 能通过 TOPL 位选择主期间和从期间的输出电平 TRBO 引脚输出转换功能 能通过 TRBIOC 寄存器的 TOCNT 位，选择定时器 RB 脉冲输出或者 P1_3 锁存器输出（注 3）

注 1. 即使在对从期间进行计数的过程中，也必须读 TRBPR 寄存器。

注 2. 波形的输出在写 TRBPR 寄存器后，从下一个主期间反映其设定值。

注 3. TOCNT 位的写入值在以下时序有效：

- 在开始计数时
- 在发生定时器 RB 中断请求时

所以在更改 TOCNT 位后，从下一个主期间的输出反映其设定值。




图 17.19 可编程波形发生模式时的 TRBIOC 寄存器




图 17.20 可编程波形发生模式时的定时器 RB 的运行例子

17.2.3 可编程单触发发生模式

它是通过程序或者外部触发（ $\overline{\text{INT0}}$ 引脚的输入）从 TRBO 引脚输出单触发脉冲的模式（表 17.9）。如果发生触发，就从此时起在任意时间（TRBPR 寄存器的设定值）内定时器运行 1 次。在可编程单触发发生模式时，不使用 TRBSC 寄存器。

可编程单触发发生模式时的 TRBIOC 寄存器和运行例子分别如图 17.21 和图 17.22 所示。

表 17.9 可编程单触发发生模式的规格

项目	规格
计数源	f1、f2、f8、定时器 RA 下溢
计数运行	<ul style="list-style-type: none"> 对 TRBPR 寄存器的设定值进行递减计数 下溢时重新装入主重加载寄存器的内容，然后结束计数，并且 TOSSTF 位变为“0”（停止单触发） 计数停止时重新装入重加载寄存器的内容，然后停止计数
单触发脉冲输出时间	$(n+1)(m+1)/f_i$ f_i : 计数源频率 n : TRBPRE 寄存器的设定值、 m : TRBPR 寄存器的设定值（注 2）
计数开始条件	<ul style="list-style-type: none"> TRBCR 寄存器的 TSTART 位为“1”（开始计数）并且发生下一个触发 将 TRBOCR 寄存器的 TOSST 位置“1”（开始单触发） 给 $\overline{\text{INT0}}$ 引脚输入触发
计数停止条件	<ul style="list-style-type: none"> 在定时器 RB 为主计数时的计数值下溢并且重新装入后 将 TRBOCR 寄存器的 TOSSP 位置“1”（停止单触发） 将 TRBCR 寄存器的 TSTART 位置“0”（停止计数） 将 TRBCR 寄存器的 TSTOP 位置“1”（强制停止计数）
中断请求发生时序	在从下溢开始经过 1/2 的计数源周期后（和 TRBO 引脚的波形输出结束同时）[定时器 RB 中断]
TRBO 引脚功能	脉冲输出引脚
$\overline{\text{INT0}}$ 引脚功能	<ul style="list-style-type: none"> 在 TRBIOC 寄存器的 INOSTG 位为“0”（$\overline{\text{INT0}}$ 引脚单触发无效）时，为可编程输入 / 输出端口或者 $\overline{\text{INT0}}$ 中断输入引脚 在 TRBIOC 寄存器的 INOSTG 位为“1”（$\overline{\text{INT0}}$ 引脚单触发有效）时，为外部触发输入引脚（$\overline{\text{INT0}}$ 中断输入）
读定时器	如果读 TRBPR 寄存器和 TRBPRE 寄存器，就读取各自的计数值
写定时器	<ul style="list-style-type: none"> 如果在计数停止时对 TRBPRE 寄存器和 TRBPR 寄存器写数据，数据就被写入各自的重加载寄存器和计数器 如果在计数中对 TRBPRE 寄存器和 TRBPR 寄存器写数据，数据就只被写入各自的重加载寄存器（注 1）
选择功能	<ul style="list-style-type: none"> 输出电平选择功能 能通过 TOPL 位选择单触发脉冲波形的输出电平 单触发选择功能 请参照“17.2.3.1 单触发的选择”

注 1. 从下一个单触发脉冲反映 TRBPR 寄存器的写入值。

注 2. TRBPRE 寄存器和 TRBPR 寄存器不能同时为“00h”。



图 17.21 可编程单触发发生模式时的 TRBIOC 寄存器

17.2.3.1 单触发的选择

在可编程单触发发生模式和可编程等待单触发发生模式中，如果在 TRBCR 寄存器的 TCSTF 位为“1”（开始计数）时发生单触发，就开始运行。

单触发的发生源如下：

- 通过程序将 TRBOCR 寄存器的 TOSST 位置“1”
- 从 $\overline{\text{INT0}}$ 引脚输入触发

如果发生单触发，就在经过 1 ~ 2 个计数源周期后 TRBOCR 寄存器的 TOSSTF 位变为“1”（单触发运行中），然后开始计数，在可编程单触发发生模式中开始输出单触发波形（在可编程等待单触发发生模式中，开始等待期间的计数）。在 TOSSTF 位为“1”的期间，即使发生单触发也不再触发。

当使用从 $\overline{\text{INT0}}$ 引脚输入的触发时，必须在进行以下设定后输入触发：

- 将 PD4 寄存器的 PD4_5 位置“0”（输入端口）
- 通过 INTF 寄存器的 INT0F1 ~ INT0F0 位选择 $\overline{\text{INT0}}$ 的数字滤波器
- 通过 INTEN 寄存器的 INT0PL 位选择双边沿或者单边沿。在选择单边沿模式后，通过 TRBIOC 寄存器的 INOSEG 位选择上升沿或者下降沿。
- 将 INTEN 寄存器的 INT0EN 置“0”（允许）
- 在上述设定后，将 TRBIOC 寄存器的 INOSTG 位置“1”（ $\overline{\text{INT}}$ 引脚单触发有效）

在通过 $\overline{\text{INT0}}$ 引脚的触发输入产生中断请求时，必须注意以下几点：

- 需要使用中断的处理，请参照“13. 中断”。
- 在选择单边沿后，必须通过 INT0IC 寄存器的 POL 位选择下降沿或者上升沿（TRBIOC 寄存器的 INOSEG 位与 $\overline{\text{INT0}}$ 中断无关）。
- 在 TOSSTF 位为“1”期间，即使发生单触发也不会影响定时器 RB 的运行，但是 INT0IC 寄存器的 IR 位发生变化。

17.2.4 可编程等待单触发发生模式

它通过程序或者外部触发（ $\overline{\text{INT0}}$ 引脚的输入），在经过一定时间后从 TRBO 引脚输出单触发脉冲（表 17.10）。如果发生触发，就从此时起经过任意时间（TRBP 寄存器的设定值）后，输出 1 个任意时间（TRBSC 寄存器的设定值）的脉冲。

可编程等待单触发发生模式时的 TRBIOC 寄存器和运行例子分别如图 17.23 和图 17.24 所示。

表 17.10 可编程等待单触发发生模式的规格

项目	规格
计数源	f1、f2、f8、定时器 RA 下溢
计数运行	<ul style="list-style-type: none"> 对定时器 RB 主寄存器的设定值进行递减计数 在定时器 RB 主寄存器的计数下溢时，重新装入定时器 RB 从寄存器的内容，然后继续计数 在定时器 RB 从寄存器的计数下溢时，重新装入定时器 RB 主寄存器的内容，然后结束计数，并且 TOSSTF 位变为“0”（停止单触发） 计数停止时重新装入重加载寄存器的内容，然后停止计数
等待时间	$(n+1)(m+1)/f_i$ f_i : 计数源频率 n : TRBP 寄存器的设定值、 m : TRBPR 寄存器的设定值（注 2）
单触发脉冲输出时间	$(n+1)(p+1)/f_i$ f_i : 计数源频率 n : TRBP 寄存器的设定值、 p : TRBSC 寄存器的设定值
计数开始条件	<ul style="list-style-type: none"> TRBCR 寄存器的 TSTART 位为“1”（开始计数）并且发生下一个触发 将 TRBOCR 寄存器的 TOSST 位置“1”（开始单触发） 给 $\overline{\text{INT0}}$ 引脚输入触发
计数停止条件	<ul style="list-style-type: none"> 在定时器 RB 从计数时的计数值下溢并且重新装入后 将 TRBOCR 寄存器的 TOSSP 位置“1”（停止单触发） 将 TRBCR 寄存器的 TSTART 位置“0”（停止计数） 将 TRBCR 寄存器的 TSTOP 位置“1”（强制停止计数）
中断请求发生时序	在从期间的定时器 RB 下溢经过 1/2 的计数源周期后（和 TRBO 引脚的波形输出结束同时）[定时器 RB 中断]
TRBO 引脚功能	脉冲输出引脚
$\overline{\text{INT0}}$ 引脚功能	<ul style="list-style-type: none"> 在 TRBIOC 寄存器的 INOSTG 位为“0”（$\overline{\text{INT0}}$ 单触发无效）时，为可编程输入 / 输出端口或者 $\overline{\text{INT0}}$ 中断输入引脚 在 TRBIOC 寄存器的 INOSTG 位为“1”（$\overline{\text{INT0}}$ 单触发有效）时，为外部触发输入引脚（$\overline{\text{INT0}}$ 中断输入）
读定时器	如果读 TRBP 寄存器和 TRBPRE 寄存器，就读取各自的计数值
写定时器	<ul style="list-style-type: none"> 如果在计数停止时对 TRBPRE 寄存器、TRBSC 寄存器和 TRBP 寄存器写数据，数据就被写入各自的重加载寄存器和计数器 如果在计数中对 TRBPRE 寄存器、TRBSC 寄存器和 TRBP 寄存器写数据，数据就只被写入各自的重加载寄存器（注 1）
选择功能	<ul style="list-style-type: none"> 选择输出电平功能 能通过 TOPL 位选择单触发脉冲波形的输出电平 选择单触发功能 请参照“17.2.3.1 单触发的选择”。

注 1. 从下一个单触发脉冲反映 TRBSC 寄存器和 TRBP 寄存器的写入值。

注 2. TRBPRE 寄存器和 TRBP 寄存器不能同时为“00h”。




图 17.23 可编程等待单触发发生模式时的 TRBIOC 寄存器




图 17.24 可编程等待单触发生模式时的运行例子

17.2.5 定时器 RB 的使用注意事项

- 在复位后，定时器停止计数。必须在对定时器和预分频器设定值后开始计数。
- 即使以 16 位单位读取预分频器和定时器，在单片机内部也以字节按顺序读取。因此，在读取这 2 个寄存器期间，定时器值可能会更新。
- 在可编程单触发生模式和可编程等待单触发生模式时，如果在 TRBCR 寄存器的 TSTART 位置“0”后停止计数，或者在 TRBOCR 寄存器的 TOSSP 位置“1”后停止单触发，定时器就重新装入重加载寄存器的值后停止。定时器的计数值必须在定时器停止前读取。
- 如果在计数停止时将 TSTART 位置“1”，就在 1~2 个计数源周期之间 TCSTF 位变为“0”。除了 TCSTF 位以外，不能在 TCSTF 位变为“1”前存取定时器 RB 的关联寄存器（注 1）。如果在计数中将 TSTART 位置“0”，就在 1~2 个计数源周期之间 TCSTF 位变为“1”。在 TCSTF 位变为“0”时停止计数。除了 TCSTF 位以外，不能在 TCSTF 位变为“0”前存取定时器 RB 的关联寄存器（注 1）。

注 1. 定时器 RB 的关联寄存器：TRBCR、TRBOCR、TRBIOC、TRBMR、TRBPRES、TRBSC、TRBPR

- 如果在计数中将 TRBCR 寄存器的 TSTOP 位置“1”，定时器 RB 就立即停止。
- 如果将 TRBOCR 寄存器的 TOSST 位或者 TOSSP 位置“1”，就在 1~2 个计数源周期后 TOSSTF 位发生变化。如果在 TOSST 位置“1”后且在 TOSSTF 位变为“1”前将 TOSSP 位置“1”，根据内部状态 TOSSTF 位可能变为“0”或者“1”。同样，如果在 TOSSP 位置“1”后且在 TOSSTF 位变为“0”前将 TOSST 位置“1”，TOSSTF 位就可能变为“0”或者“1”。

17.2.5.1 定时器模式

在定时器模式中，必须采取以下对策。

如果在计数中（TCSTF 位为“1”）写 TRBPRES 寄存器和 TRBPR 寄存器，就必须注意以下几点：

- 当连续写 TRBPRES 寄存器时，必须对各写间隔至少空出 3 个计数源的时钟周期。
- 当连续写 TRBPR 寄存器时，必须对各写间隔至少空出 3 个预分频器的下溢周期。

17.2.5.2 可编程波形发生模式

在可编程波形发生模式中，必须采取以下 3 个对策。

1. 如果在计数中（TCSTF 位为“1”）写 TRBPRES 寄存器和 TRBPR 寄存器，就必须注意以下几点：
 - 当连续写 TRBPRES 寄存器时，必须对各写间隔至少空出 3 个计数源的时钟周期。
 - 当连续写 TRBPR 寄存器时，必须对各写间隔至少空出 3 个预分频器的下溢周期。
2. 如果在计数中（TCSTF 位为“1”）更改 TRBSC 寄存器和 TRBPR 寄存器，就必须通过定时器 RB 中断等对 TRBO 输出周期取得同步。在同一个输出周期内只能进行一次同步。另外，必须确认在图 17.25 和图 17.26 的区间 A 没有写 TRBPR 寄存器。

对策方法的具体例子如下所示：

— 对策例(a)

如图 17.25 所示，必须通过定时器 RB 中断程序，对 TRBSC 寄存器和 TRBPR 寄存器进行写操作，写操作必须在区间 A 之前结束。




图 17.25 对策 (a) 定时器 RB 中断的使用例子

— 对策例 (b)

如图 17.26 所示，从 TRBO 引脚的输出电平中检测主期间的开始，在主期间开始后立即对 TRBSC 寄存器和 TRBPR 寄存器进行写操作，写操作必须在区间 A 之前结束。另外，如果在将 TRBO 引脚对应的端口方向寄存器的位置 “0”（输入模式）后读端口寄存器的位的值，读取的值就为 TRBO 引脚的输出值。




图 17.26 对策 (b) TRBO 引脚输出值的读取例子

3. 当要在主期间停止定时器计数时，就必须使用 TRBCR 寄存器的 TSTOP 位。此时，TRBPRES 寄存器和 TRBPR 寄存器被初始化为复位后的值。

17.2.5.3 可编程单触发生模式

在可编程单触发生模式中，必须采取以下 2 个对策。

1. 如果在计数中（TCSTF 位为 “1”）写 TRBPRES 寄存器和 TRBPR 寄存器，就必须注意以下几点：
 - 当连续写 TRBPRES 寄存器时，必须对各写间隔至少空出 3 个计数源的时钟周期。
 - 当连续写 TRBPR 寄存器时，必须对各写间隔至少空出 3 个预分频器的下溢周期。
2. TRBPRES 寄存器和 TRBPR 寄存器不能同时为 “00h”。

17.2.5.4 可编程等待单触发发生模式

在可编程等待单触发发生模式中，必须采取以下 3 个对策。

1. 如果在计数中（TCSTF 位为“1”）写 TRBPRE 寄存器和 TRBPR 寄存器，就必须注意以下几点：
 - 当连续写 TRBPRE 寄存器时，必须对各写间隔至少空出 3 个计数源的时钟周期。
 - 当连续写 TRBPR 寄存器时，必须对各写间隔至少空出 3 个预分频器的下溢周期。
2. TRBPRE 寄存器和 TRBPR 寄存器不能同时为“00h”。
3. 必须按照以下所示的步骤设定 TRBSC 寄存器和 TRBPR 寄存器：
 - A. 当计数开始条件为“ $\overline{\text{INT0}}$ 引脚单触发”时必须按照 TRBSC 寄存器→TRBPR 寄存器的顺序进行设定。此时，必须在从 TRBPR 寄存器的写操作开始至少经过 0.5 个计数源周期后，给 $\overline{\text{INT0}}$ 引脚输入有效触发。
 - B. 当计数开始条件为“将 TOSST 位置“1”时必须按照 TRBSC 寄存器→TRBPR 寄存器→TOSST 位的顺序进行设定。此时，必须在从 TRBPR 寄存器的写操作开始至少经过 0.5 个计数源周期后，对 TOSST 位进行写操作。

17.3 定时器 RC

17.3.1 概要

定时器 RC 是 16 位定时器，有 4 个输入 / 输出引脚。

定时器 RC 的运行时钟为 f1 或者 fOCO40M，如表 17.11 所示。

表 17.11 定时器 RC 的运行时钟

条件	定时器 RC 的运行时钟
计数源为 f1、f2、f4、f8、f32、TRCCLK 输入 (TRCCR1 寄存器的 TCK2 ~ TCK0 位为 “000b” ~ “101b”)	f1
计数源为 fOCO40M (TRCCR1 寄存器的 TCK2 ~ TCK0 位为 “110b”)	fOCO40M

定时器 RC 的输入 / 输出引脚如表 17.12 所示，定时器 RC 的框图如图 17.27 所示。

定时器 RC 有 3 种模式。

- 定时器模式
 - 输入捕捉功能 以外部信号为触发信号，将计数器的值取到寄存器内
 - 输出比较功能 检测计数器的值是否与寄存器的值相同（可改变检测时的引脚输出）

以下 2 种模式使用输出比较功能。

- PWM 模式 连续输出任意宽度的脉冲
- PWM2 模式 在触发后经过间隔等待时间，输出单触发波形或者 PWM 波形

能按引脚选择输入捕捉功能、输出比较功能和 PWM 模式。

PWM2 模式通过计数器和寄存器的组合进行波形输出，引脚功能根据模式而定。




图 17.27 定时器 RC 的框图

表 17.12 定时器 RC 的输入 / 输出引脚

引脚名	输入 / 输出	功能
TRCIOA(P1_1) TRCIOB(P1_2) TRCIOC(P3_4) TRCIOD(P3_5)	输入 / 输出	功能根据模式而不同，详细内容请参照各模式。
TRCLK(P3_3)	输入	外部时钟输入
TRCTR(P1_1)	输入	PWM2 模式的外部触发输入

17.3.2 定时器 RC 的关联寄存器

定时器 RC 的关联寄存器一览如表 17.13 所示，定时器 RC 的关联寄存器如图 17.28 ~ 图 17.38 所示。

表 17.13 定时器 RC 相关寄存器一览

地址	符号	模式				参照	
		定时器		PWM	PWM2		
		输入捕捉功能	输出比较功能				
00F7h	PINSR3	有效	有效	有效	有效	引脚选择寄存器 3 图 17.28 PINSR3 寄存器	
0120h	TRCMR	有效	有效	有效	有效	定时器 RC 模式寄存器 图 17.29 TRCMR 寄存器	
0121h	TRCCR1	有效	有效	有效	有效	定时器 RC 控制寄存器 1 图 17.30 TRCCR1 寄存器 图 17.51 输出比较功能时的 TRCCR1 寄存器 图 17.54 PWM 模式时的 TRCCR1 寄存器 图 17.58 PWM2 模式时的 TRCCR1 寄存器	
0122h	TRCIER	有效	有效	有效	有效	定时器 RC 中断允许寄存器 图 17.31 TRCIER 寄存器	
0123h	TRCSR	有效	有效	有效	有效	定时器 RC 状态寄存器 图 17.32 TRCSR 寄存器	
0124h	TRCIOR0	有效	有效	—	—	定时器 RC I/O 控制寄存器 0、定时器 RC I/O 控制寄存器 1 图 17.38 TRCIOR0 和 TRCIOR1 寄存器 图 17.45 输入捕捉功能时的 TRCIOR0 寄存器 图 17.46 输入捕捉功能时的 TRCIOR1 寄存器 图 17.49 输出比较功能时的 TRCIOR0 寄存器 图 17.50 输出比较功能时的 TRCIOR1 寄存器	
0125h	TRCIOR1						
0126h 0127h	TRC	有效	有效	有效	有效		定时器 RC 计数器 图 17.33 TRC 寄存器
0128h 0129h	TRCGRA	有效	有效	有效	有效		定时器 RC 通用寄存器 A、B、C、D 图 17.34 TRCGRA、TRCGRB、TRCGRC 和 TRCGRD 寄存器
012Ah 012Bh	TRCGRB						
012Ch 012Dh	TRCGRC						
012Eh 012Fh	TRCGRD						
0130h	TRCCR2	—	—	—	有效	定时器 RC 控制寄存器 2 图 17.35 TRCCR2 寄存器	
0131h	TRCDF	有效	—	—	有效	定时器 RC 数字滤波的功能选择寄存器 图 17.36 TRCDF 寄存器	
0132h	TRCOER	—	有效	有效	有效	定时器 RC 输出主允许寄存器 图 17.37 TRCOER 寄存器	

—: 无效




图 17.28 PINSR3 寄存器




图 17.29 TRCMR 寄存器




图 17.30 TRCCR1 寄存器




图 17.31 TRCIER 寄存器




图 17.32 TRCSR 寄存器




图 17.33 TRC 寄存器




图 17.34 TRCGRA、TRCGRB、TRCGRC 和 TRCGRD 寄存器




图 17.35 TRCCR2 寄存器




图 17.36 TRCDF 寄存器




图 17.37 TRCOER 寄存器




图 17.38 TRCIOR0 和 TRCIOR1 寄存器

17.3.3 有关多个模式的共同事项

17.3.3.1 计数源

计数源的选择方法是所有模式通用的。

计数源的选择如表 17.14 所示，计数源的框图如图 17.39 所示。

表 17.14 计数源的选择

计数源	选择方法
f1、f2、f4、f8、f32	通过 TRCCR1 寄存器的 TCK2 ~ TCK0 位选择计数源
fOCO40M	FRA0 寄存器的 FRA00 位为 “1”（高速内部振荡器振荡） TRCCR1 寄存器的 TCK2 ~ TCK0 位为 “110b”（fOCO40M）
TRCCLK 引脚的外部输入信号	TRCCR1 寄存器的 TCK2 ~ TCK0 位为 “101b”（计数源为外部时钟的上升沿） PD5 寄存器的 PD5_0 位为 “0”（输入模式）




图 17.39 计数源的框图

TRCCLK 引脚的外部输入时钟的脉宽不能少于 3 个定时器 RC 的运行时钟周期（参照“表 17.11 定时器 RC 的运行时钟”）。

要选择 fOCO40M 为计数源时，必须先将 FRA0 寄存器的 FRA00 位置 “1”（高速内部振荡器振荡），然后将 TRCCR1 寄存器的 TCK2 ~ TCK0 位设定为 “110b”（fOCO40M）。

17.3.3.2 缓冲器运行

能通过 TRCMR 寄存器的 BFC 和 BFD 位，将 TRCGRC 和 TRCGRD 寄存器设定为 TRCGRA 和 TRCGRB 寄存器的缓冲寄存器。

- TRCGRA 的缓冲寄存器：TRCGRC 寄存器
- TRCGRB 的缓冲寄存器：TRCGRD 寄存器

缓冲器运行根据模式而不同。各模式的缓冲器运行如表 17.15 所示，输入捕捉功能和输出比较功能的缓冲器运行分别如图 17.40 和图 17.41 所示。

表 17.15 各模式的缓冲器运行

功能和模式	传送时序	传送的寄存器
输入捕捉功能	输入捕捉信号输入	TRCGRA (TRCGRB) 寄存器的内容传送到缓冲寄存器
输出比较功能	TRC 寄存器和 TRCGRA (TRCGRB) 寄存器的比较匹配	缓冲寄存器的内容传送到 TRCGRA (TRCGRB) 寄存器
PWM 模式		
PWM2 模式	<ul style="list-style-type: none"> • TRC 寄存器和 TRCGRA 寄存器的比较匹配 • TRCTRIG 引脚触发输入 	缓冲寄存器 (TRCGRD) 的内容传送到 TRCGRB 寄存器




图 17.40 输入捕捉功能的缓冲器运行




图 17.41 输出比较功能的缓冲器运行

在定时器模式时，必须进行以下的设定：

- 将 TRCGRC 寄存器用作 TRCGRA 寄存器的缓冲寄存器时
TRCIOR1 寄存器的 IOC2 位的设定必须与 TRCIOR0 寄存器的 IOA2 位相同。
- 将 TRCGRD 寄存器用作 TRCGRB 寄存器的缓冲寄存器时
TRCIOR1 寄存器的 IOD2 位的设定必须与 TRCIOR0 寄存器的 IOB2 位相同。

在输出比较功能、PWM 模式和 PWM2 模式中，即使将 TRCGRC 和 TRCGRD 寄存器用作缓冲寄存器，也能通过与 TRC 寄存器的比较匹配，使 TRCSR 寄存器的 IMFC 和 IMFD 位变为“1”。

在输入捕捉功能中，即使将 TRCGRC 和 TRCGRD 寄存器用作缓冲寄存器，也能通过 TRCIOC 和 TRCIOD 引脚的输入边沿，使 TRCSR 寄存器的 IMFC 和 IMFD 位变为“1”。

17.3.3.3 数字滤波器

它对 TRCTRg 或者 TRCIOj (j=A、B、C、D) 的输入进行采样，如果信号 3 次相同就认为电平已确定。必须通过 TRCDF 寄存器选择数字滤波功能和采样时钟。

数字滤波器的框图如图 17.42 所示。




图 17.42 数字滤波器的框图

17.3.3.4 脉冲输出的强制截止

在定时器模式的输出比较功能、PWM 模式和 PWM2 模式时，能通过 $\overline{\text{INT0}}$ 引脚的输入，将 TRCIOj (j=A、B、C、D) 输出引脚强制设定为可编程输入 / 输出端口，截止脉冲输出。

如果将 TRCOER 寄存器的 Ej 位置 “0” (允许定时器 RC 输出)，上述功能或者模式使用的输出引脚就能作为定时器 RC 的输出引脚使用。在 TRCOER 寄存器的 PTO 位为 “1” (脉冲输出强制截止的信号输入 $\overline{\text{INT0}}$ 有效) 时，如果给 $\overline{\text{INT0}}$ 引脚输入 “L” 电平，TRCOER 寄存器的 EA、EB、EC 和 ED 位就全部变为 “1” (禁止定时器 RC 输出，TRCIOj 输出引脚为可编程输入 / 输出端口)。在给 $\overline{\text{INT0}}$ 引脚输入 “L” 电平后经过定时器 RC 运行时钟 (参照 “表 17.11 定时器 RC 的运行时钟”) 的 1~2 个周期，TRCIOj 输出引脚变为可编程输入 / 输出端口。

在使用此功能时，必须进行以下的设定：

- 设定脉冲输出强制截止后的引脚状态（高阻抗输入、“L”输出或者“H”输出）（参照“8. 可编程输入/输出端口”）
- 将INTEN寄存器的INT0EN位置“1”（允许 $\overline{\text{INT0}}$ 输入），并且将INT0PL位置“0”（单边沿）
- 将PD4寄存器的PD4_5位置“0”（输入模式）
- 通过INTF寄存器的INT0F1~INT0F0位选择 $\overline{\text{INT0}}$ 的数字滤波器
- 将TRCOER寄存器的PTO位置“1”（脉冲输出强制截止的信号输入 $\overline{\text{INT0}}$ 有效）。

根据INT0IC寄存器的POL位的选择和 $\overline{\text{INT0}}$ 引脚的输入变化，INT0IC寄存器的IR位变为“1”（有中断请求）（参照“13.6 中断的使用注意事项”）。

中断的详细内容请参照“13. 中断”。




图 17.43 脉冲输出的强制截止

17.3.4 定时器模式（输入捕捉功能）

它是测量外部信号的宽度和周期的功能。TRCIO_j（j=A、B、C、D）引脚的外部信号作为触发信号，将 TRC 寄存器（计数器）的内容传送到 TRCGR_j 寄存器（输入捕捉）。能对各引脚选择是设定为输入捕捉功能还是设定为其他模式和功能。

另外，TRCGRA 寄存器可将 fOCO128 选为输入捕捉的触发输入。

输入捕捉功能的规格如表 17.16 所示，输入捕捉功能的框图和关联寄存器分别如图 17.44 和图 17.45 ~ 图 17.46 所示，输入捕捉功能时的 TRCGR_j 寄存器功能如表 17.17 所示，输入捕捉功能的运行例子如图 17.47 所示。

表 17.16 输入捕捉功能的规格

项目	规格
计数源	f1、f2、f4、f8、f32、fOCO40M TRCCLK 引脚的外部输入信号（上升沿）
计数运行	递增计数
计数周期	$1/fk \times 65536$ fk: 计数源的频率
计数开始条件	将 TRCMR 寄存器的 TSTART 位置“1”（开始计数）
计数停止条件	将 TRCMR 寄存器的 TSTART 位置“0”（停止计数） TRC 寄存器保持停止前的值
中断请求发生时序	<ul style="list-style-type: none"> 输入捕捉（TRCIO_j 输入的有效边沿或者 fOCO128 的信号边沿） TRC 寄存器上溢
TRCIOA、TRCIOB、TRCIOC 和 TRCIOD 引脚功能	可编程输入 / 输出端口或者输入捕捉的输入引脚（能按引脚选择）
INT0 引脚功能	可编程输入 / 输出端口或者 INT0 中断输入引脚
读定时器	如果读取 TRC 寄存器，就读取计数值
写定时器	能写 TRC 寄存器。
选择功能	<ul style="list-style-type: none"> 输入捕捉的输入引脚选择 TRCIOA、TRCIOB、TRCIOC 和 TRCIOD 引脚中的 1 个或者多个引脚 输入捕捉输入的有效边沿选择 上升沿、下降沿或者双边沿 缓冲器运行（参照“17.3.3.2 缓冲器运行”） 数字滤波器（参照“17.3.3.3 数字滤波器”） 输入捕捉的触发选择 能给 TRCGRA 寄存器的输入捕捉的触发输入选择 fOCO128

j=A、B、C、D




图 17.44 输入捕捉功能的框图

定时器RC I/O控制寄存器0

b7 b6 b5 b4 b3 b2 b1 b0

TRCIOR0 符号 地址 复位后的值
地址0124h 10001000b

位符号	位名	功能	RW
IOA0	TRCGRA控制位	b1 b0 0 0: 在上升沿输入捕捉到TRCGRA 0 1: 在下降沿输入捕捉到TRCGRA 1 0: 在双边沿输入捕捉到TRCGRA 1 1: 不能设定	RW
IOA1		RW	
IOA2	TRCGRA模式选择位(注1)	在输入捕捉功能的情况下, 必须置“1”(输入捕捉)。	RW
IOA3	TRCGRA输入捕捉的输入转换位(注3)	0: fOCO128信号 1: TRCIOA引脚输入	RW
IOB0	TRCGRB控制位	b5 b4 0 0: 在上升沿输入捕捉到TRCGRB 0 1: 在下降沿输入捕捉到TRCGRB 1 0: 在双边沿输入捕捉到TRCGRB 1 1: 不能设定	RW
IOB1		RW	
IOB2	TRCGRB模式选择位(注2)	在输入捕捉功能的情况下, 必须置“1”(输入捕捉)。	RW
— (b7)	什么也不指定。只能写“0”, 读时值为“1”。		—

注1. 在将TRCMR寄存器的BFC位置“1”(TRCGRA寄存器的缓冲寄存器)后, 必须对TRCIOR0寄存器的IOA2位和TRCIOR1寄存器的IOC2位进行相同的设定。

注2. 在将TRCMR寄存器的BFD位置“1”(TRCGRB寄存器的缓冲寄存器)后, 必须对TRCIOR0寄存器的IOB2位和TRCIOR1寄存器的IOD2位进行相同的设定。

注3. 在IOA2位为“1”(输入捕捉功能)时有效。

图 17.45 输入捕捉功能时的 TRCIOR0 寄存器

定时器RC I/O控制寄存器1			
b7 b6 b5 b4 b3 b2 b1 b0			
符号	地址	复位后的值	
TRCIOR1	地址0125h	10001000b	
位符号	位名	功能	RW
IOC0	TRCGRC控制位	b1 b0 0 0: 在上升沿输入捕捉到TRCGRC 0 1: 在下降沿输入捕捉到TRCGRC 1 0: 在双边沿输入捕捉到TRCGRC 1 1: 不能设定	RW
IOC1			RW
IOC2	TRCGRC模式选择位(注1)	在输入捕捉功能的情况下, 必须置“1”(输入捕捉)。	RW
— (b3)	什么也不指定。只能写“0”, 读时值为“1”。		—
IOD0	TRCGRD控制位	b5 b4 0 0: 在上升沿输入捕捉到TRCGRD 0 1: 在下降沿输入捕捉到TRCGRD 1 0: 在双边沿输入捕捉到TRCGRD 1 1: 不能设定	RW
IOD1			RW
IOD2	TRCGRD模式选择位(注2)	在输入捕捉功能的情况下, 必须置“1”(输入捕捉)。	RW
— (b7)	什么也不指定。只能写“0”, 读时值为“1”。		—

注1. 在将TRCMR寄存器的BFC位置“1”(TRCGRA寄存器的缓冲寄存器)后, 必须对TRCIOR0寄存器的IOA2位和TRCIOR1寄存器的IOC2位进行相同的设定。

注2. 在将TRCMR寄存器的BFD位置“1”(TRCGRB寄存器的缓冲寄存器)后, 必须对TRCIOR0寄存器的IOB2位和TRCIOR1寄存器的IOD2位进行相同的设定。

图 17.46 输入捕捉功能时的 TRCIOR1 寄存器

表 17.17 输入捕捉功能时的 TRCGRj 寄存器功能

寄存器	设定	寄存器功能	输入捕捉的输入引脚
TRCGRA	—	通用寄存器。能读取输入捕捉时的 TRC 寄存器的值。	TRCIOA
TRCGRB			TRCIOB
TRCGRC	BFC=0	通用寄存器。能读取输入捕捉时的 TRC 寄存器的值。	TRCIOC
TRCGRD	BFD=0		TRCIOD
TRCGRC	BFC=1	缓冲寄存器。保持通用寄存器的传送值 (参照 “17.3.3.2 缓冲器运行”)。	TRCIOA
TRCGRD	BFD=1		TRCIOB

j=A、B、C、D

BFC 和 BFD: TRCMR 寄存器的位




图 17.47 输入捕捉功能的运行例子

17.3.5 定时器模式（输出比较功能）

它是检测 TRC 寄存器（计数器）的内容和 TRCGRj（j=A、B、C、D）寄存器的内容是否相同（比较匹配）的模式，在相同时从 TRCIOj 引脚输出任意的电平。能对各引脚选择是设定为输出比较功能还是设定为其他模式和功能。

输出比较功能的规格如表 17.18 所示，输出比较功能的框图和关联寄存器分别如图 17.48 和图 17.49 ~ 图 17.51 所示，输出比较功能时的 TRCGRj 寄存器功能如表 17.19 所示，输出比较功能的运行例子如图 17.52 所示。

表 17.18 输出比较功能的规格

项目	规格
计数源	f1、f2、f4、f8、f32、fOCO40M TRCCLK 引脚的外部输入信号（上升沿）
计数运行	递增计数
计数周期	<ul style="list-style-type: none"> 当 TRCCR1 寄存器的 CCLR 位为“0”（自由运行）时 $1/fk \times 65536$ fk: 计数源的频率 当 TRCCR1 寄存器的 CCLR 位为“1”（在 TRCGRA 的比较匹配时将 TRC 寄存器设定为“0000h”）时 $1/fk \times (n+1)$ n: TRCGRA 寄存器的设定值
波形输出时序	比较匹配
计数开始条件	将 TRCMR 寄存器的 TSTART 位置“1”（开始计数）
计数停止条件	将 TRCMR 寄存器的 TSTART 位置“0”（停止计数） 输出比较的输出引脚保持计数停止前的输出电平，TRC 寄存器保持停止前的值
中断请求发生时序	<ul style="list-style-type: none"> 比较匹配（TRC 寄存器和 TRCGRj 寄存器的内容相同） TRC 寄存器上溢
TRCIOA、TRCIOB、TRCIOC、TRCIOD 引脚功能	可编程输入 / 输出端口或者输出比较的输出引脚（能按引脚选择）
INT0 引脚功能	可编程输入 / 输出端口、脉冲输出强制截止的信号输入引脚或者 $\overline{\text{INT0}}$ 中断输入引脚
读定时器	如果读 TRC 寄存器，就读取计数值
写定时器	能写 TRC 寄存器
选择功能	<ul style="list-style-type: none"> 输出比较的输出引脚选择 TRCIOA、TRCIOB、TRCIOC 和 TRCIOD 引脚中的 1 个或者多个引脚 比较匹配时的输出电平选择 “L”输出、“H”输出或者交替输出 初始输出的电平选择 设定从计数开始到比较匹配前的电平 将 TRC 寄存器设定为“0000h”的时序 上溢或者 TRCGRA 寄存器的比较匹配 缓冲器运行（参照“17.3.3.2 缓冲器运行”） 脉冲输出强制截止的信号输入（参照“17.3.3.4 脉冲输出的强制截止”） 能将定时器 RC 作为内部定时器使用而不输出

j=A、B、C、D




图 17.48 输出比较功能的框图

定时器RC I/O控制寄存器0

符号	地址	复位后的值
TRCIOR0	地址0124h	10001000b

位符号	位名	功能	RW
IOA0	TRCGRA控制位	b1 b0 0 0: 禁止由比较匹配控制的引脚输出 (TRCIOA引脚为可编程输入/输出端口)	RW
IOA1		0 1: 在TRCGRA比较匹配时输出“L” 1 0: 在TRCGRA比较匹配时输出“H” 1 1: 在TRCGRA比较匹配时交替输出	RW
IOA2	TRCGRA模式选择位(注1)	在输出比较功能的情况下, 必须置“0” (输出比较)。	RW
IOA3	TRCGRA输入捕捉的输入转换位	必须置“1”	RW
IOB0	TRCGRB控制位	b5 b4 0 0: 禁止由比较匹配控制的引脚输出 (TRCIOB引脚为可编程输入/输出端口)	RW
IOB1		0 1: 在TRCGRB比较匹配时输出“L” 1 0: 在TRCGRB比较匹配时输出“H” 1 1: 在TRCGRB比较匹配时交替输出	RW
IOB2	TRCGRB模式选择位(注2)	在输出比较功能的情况下, 必须置“0” (输出比较)。	RW
— (b7)	什么也不指定。只能写“0”, 读时值为“1”。		—

注1. 在将TRCMR寄存器的BFC位置“1”(TRCGRA寄存器的缓冲寄存器)后, 必须对TRCIOR0寄存器的IOA2位和TRCIOR1寄存器的IOC2位进行相同的设定。

注2. 在将TRCMR寄存器的BFD位置“1”(TRCGRB寄存器的缓冲寄存器)后, 必须对TRCIOR0寄存器的IOB2位和TRCIOR1寄存器的IOD2位进行相同的设定。

图 17.49 输出比较功能时的 TRCIOR0 寄存器




图 17.50 输出比较功能时的 TRCIOR1 寄存器




图 17.51 输出比较功能时的 TRCCR1 寄存器

表 17.19 输出比较功能时的 TRCGRj 寄存器功能

寄存器	设定	寄存器功能	输出比较的输出引脚
TRCGRA	—	通用寄存器。必须写比较值。	TRCIOA
TRCGRB			TRCIOB
TRCGRC	BFC=0	通用寄存器。必须写比较值。	TRCIOC
TRCGRD	BFD=0		TRCIOD
TRCGRC	BFC=1	缓冲寄存器。必须写下一个比较值(参照“17.3.3.2 缓冲器运行”)。	TRCIOA
TRCGRD	BFD=1		TRCIOB

j=A、B、C、D

BFC 和 BFD: TRCMR 寄存器的位

17.3.6 PWM 模式

它是输出 PWM 波形的模式，最多能输出 3 个同周期的 PWM 波形。

能对各引脚选择是设定为 PWM 模式还是设定为定时器模式（但是，只要有 1 个引脚用于 PWM 模式就使用 TRCGRA 寄存器，所以 TRCGRA 寄存器不能用于定时器模式）。

PWM 模式的规格如表 17.20 所示，PWM 模式的框图和关联寄存器分别如图 17.53 和图 17.54 所示，PWM 模式时的 TRCGRj 寄存器功能如表 17.21 所示，PWM 模式的运行例子如图 17.55 ~ 图 17.56 所示。

表 17.20 PWM 模式的规格

项目	规格
计数源	f1、f2、f4、f8、f32、fOCO40M TRCCLK 引脚的外部输入信号（上升沿）
计数运行	递增计数
PWM 波形	PWM 周期: $1/fk \times (m+1)$ 有效电平宽度: $1/fk \times (m-n)$ 非有效电平宽度: $1/fk \times (n+1)$ fk: 计数源的频率 m: TRCGRA 寄存器的设定值 n: TRCGRj 寄存器的设定值 
计数开始条件	将 TRCMR 寄存器的 TSTART 位置“1”（开始计数）
计数停止条件	将 TRCMR 寄存器的 TSTART 位置“0”（停止计数） PWM 输出引脚保持计数停止前的输出电平，TRC 寄存器保持停止前的值
中断请求发生时序	<ul style="list-style-type: none"> 比较匹配（TRC 寄存器和 TRCGRh 寄存器的内容相同） TRC 寄存器上溢
TRCIOA 引脚功能	可编程输入 / 输出端口
TRCIOB、TRCIOC 和 TRCIOD 引脚功能	可编程输入 / 输出端口或者 PWM 输出引脚（能按引脚选择）
INT0 引脚功能	可编程输入 / 输出端口、脉冲输出强制截止的信号输入引脚或者 INT0 中断输入引脚
读定时器	如果读取 TRC 寄存器，就读取计数值
写定时器	能写 TRC 寄存器
选择功能	<ul style="list-style-type: none"> 各通道选择 1 ~ 3 个 PWM 输出引脚 TRCIOB、TRCIOC 和 TRCIOD 引脚中的 1 个或者多个引脚 各引脚的有效电平选择 缓冲器运行（参照“17.3.3.2 缓冲器运行”） 脉冲输出强制截止的信号输入（参照“17.3.3.4 脉冲输出的强制截止”）

j=B、C、D

h=A、B、C、D




图 17.53 PWM 模式的框图




图 17.54 PWM 模式时的 TRCCR1 寄存器

表 17.21 PWM 模式时的 TRCGRj 寄存器功能

寄存器	设定	寄存器功能	PWM 输出引脚
TRCGRA	—	通用寄存器。必须设定 PWM 周期。	—
TRCGRB	—	通用寄存器。必须设定 PWM 输出的变化点。	TRCIOB
TRCGRC	BFC=0	通用寄存器。必须设定 PWM 输出的变化点。	TRCIOC
TRCGRD	BFD=0		TRCIOD
TRCGRC	BFC=1	缓冲寄存器。必须设定下一个 PWM 周期 (参照 “17.3.3.2 缓冲器运行”)。	—
TRCGRD	BFD=1	缓冲寄存器。必须设定下一个 PWM 输出的变化点 (参照 “17.3.3.2 缓冲器运行”)。	TRCIOB

j=A、B、C、D

BFC 和 BFD: TRCMR 寄存器的位

注 1. 即使在 TRCGRA 寄存器的值 (PWM 周期) 与 TRCGRB、TRCGRC、TRCGRD 寄存器的值相同时发生比较匹配, 引脚的输出电平也不变。




图 17.56 PWM 模式的运行例子 (占空比 0% 和占空比 100%)

表 17.22 PWM2 模式的规格

项目	规格
计数源	f1、f2、f4、f8、f32、fOCO40M TRCCLK 引脚的外部输入信号（上升沿）
计数运行	TRC 寄存器进行递增计数
PWM 波形	<p>PWM 周期: $1/f_k \times (m+1)$（没有 TRCTRГ 输入时） 有效电平宽度: $1/f_k \times (n-p)$ 计数开始或者触发后的等待时间: $1/f_k \times (p+1)$ f_k: 计数源的频率 m: TRCGRA 寄存器的设定值 n: TRCGRB 寄存器的设定值 p: TRCGRC 寄存器的设定值</p>  <p>(TRCTRГ: 上升沿、有效电平为“H”时)</p>
计数开始条件	<ul style="list-style-type: none"> 当 TRCCR2 寄存器的 TCEG1 ~ TCEG0 位为 “00b”（禁止 TRCTRГ 触发输入）或者 TRCCR2 寄存器的 CSEL 位为 “0”（继续计数）时将 TRCMR 寄存器的 TSTART 位置 “1”（开始计数） 当 TRCCR2 寄存器的 TCEG1 ~ TCEG0 位为 “01b”、“10b” 或者 “11b”（允许 TRCTRГ 触发输入）并且 TRCMR 寄存器的 TSTART 位为 “1”（开始计数）时给 TRCTRГ 引脚输入触发信号
计数停止条件	<ul style="list-style-type: none"> 将 TRCMR 寄存器的 TSTART 位置 “0”（停止计数）（也包括 TRCCR2 寄存器的 CSEL 位为 “0” 或者为 “1” 的情况） TRCIOB 引脚根据 TRCCR1 寄存器的 TOB 位的内容输出初始电平，TRC 寄存器保持停止前的值。 在 TRCCR2 寄存器的 CSEL 位为 “1” 并且 TRCGRA 比较匹配时停止计数 TRCIOB 引脚输出初始电平。在 TRCCR1 寄存器的 CCLR 位为 “0” 时 TRC 寄存器保持停止前的值；在 TRCCR1 寄存器的 CCLR 位为 “1” 时 TRC 寄存器为 “0000h”。
中断请求发生时序	<ul style="list-style-type: none"> 比较匹配（TRC 寄存器和 TRCGR_j 寄存器的内容相同） TRC 寄存器上溢
TRCIOA/TRCTRГ 引脚功能	可编程输入 / 输出端口或者 TRCTRГ 输入引脚
TRCIOB 引脚功能	PWM 输出引脚
TRCIOC 和 TRCIOD 引脚功能	可编程输入 / 输出端口
INT0 引脚功能	可编程输入 / 输出端口、脉冲输出强制截止的信号输入引脚或者 INT0 中断输入引脚
读定时器	如果读 TRC 寄存器，就读取计数值
写定时器	能写 TRC 寄存器
选择功能	<ul style="list-style-type: none"> 外部触发和有效边沿的选择 能将 TRCTRГ 引脚输入边沿作为 PWM 输出的触发信号。 上升沿、下降沿或者双边沿。 缓冲器运行（参照 “17.3.3.2 缓冲器运行”） 脉冲输出强制截止的信号输入（参照 “17.3.3.4 脉冲输出的强制截止”） 数字滤波器（参照 “17.3.3.3 数字滤波器”）

j=A、B、C




图 17.58 PWM2 模式时的 TRCCR1 寄存器

表 17.23 PWM2 模式时的 TRCGRj 寄存器功能

寄存器	设定	寄存器功能	PWM2 输出引脚
TRCGRA	—	通用寄存器。必须设定 PWM 周期。	TRCIOB 引脚
TRCGRB	—	通用寄存器。必须设定 PWM 输出的变化点。	
TRCGRC	BFC=0	通用寄存器。必须设定 PWM 输出的变化点 (触发后的等待时间)。	
TRCGRD	BFD=0	(在 PWM2 模式中不使用)	—
TRCGRD	BFD=1	缓冲寄存器。必须设定下一个 PWM 输出的变化点 (参照“17.3.3.2 缓冲器运行”)。	TRCIOB 引脚

j=A、B、C、D

BFC 和 BFD: TRCMR 寄存器的位

注 1. 不能对 TRCGRB 寄存器和 TRCGRC 寄存器设定相同的值。

17.3.8 定时器 RC 中断

定时器 RC 根据 5 个中断源产生定时器 RC 中断请求。定时器 RC 中断有 1 个 TRCIC 寄存器（IR 位和 ILVL0 ~ ILVL2 位）和 1 个向量。

定时器 RC 中断的关联寄存器如表 17.24 所示，定时器 RC 中断的框图如图 17.62 所示。

表 17.24 定时器 RC 中断的关联寄存器

定时器 RC 状态寄存器	定时器 RC 中断允许寄存器	定时器 RC 中断控制寄存器
TRCSR	TRCIER	TRCIC




图 17.62 定时器 RC 中断的框图

定时器 RC 中断与其他可屏蔽中断相同，通过 I 标志、IR 位、ILVL0 ~ ILVL2 位和 IPL 的关系进行中断控制。但是，由于从多个中断请求源产生 1 个中断请求（定时器 RC 中断），所以和其他可屏蔽中断有以下不同点：

- 当 TRCSR 寄存器的位为“1”并且其对应的 TRCIER 寄存器的位为“1”（允许中断）时，TRCIC 寄存器的 IR 位就变为“1”（有中断请求）。
- 当 TRCSR 寄存器的位或者其对应的 TRCIER 寄存器的位为“0”时，IR 位就为“0”（无中断请求）。即，一旦 IR 位为“1”，即使没有接受中断也不保持中断请求。
- 在 IR 位为“1”后，即使发生其他的请求源，IR 位也保持“1”的状态。
- 如果 TRCIER 寄存器的多个位被置“1”，就必须用 TRCSR 寄存器判断是哪个请求源发生的中断。
- 即使接受中断，TRCSR 寄存器的各位也不会自动变为“0”，所以必须在中断程序内将其置“0”。有关置“0”的方法，请参照“图 17.32 TRCSR 寄存器”。

有关 TRCIER 寄存器，请参照“图 17.31 TRCIER 寄存器”。

TRCIC 寄存器请参照“13.1.6 中断控制”，中断向量请参照“13.1.5.2 可变向量表”。

17.3.9 定时器 RC 的使用注意事项

17.3.9.1 TRC 寄存器

- 将 TRCCR1 寄存器的 CCLR 位置 “1”（在与 TRCGRA 寄存器比较匹配时清除 TRC 寄存器）后，需要注意以下事项：
在 TRCMR 寄存器的 TSTART 位为 “1”（开始计数）的状态下，当通过程序写 TRC 寄存器时，不能与 TRC 寄存器变为 “0000h” 的时序重叠。
如果 TRC 寄存器变为 “0000h” 的时序与写 TRC 寄存器的时序重叠，值就无法被写入而 TRC 寄存器变为 “0000h”。
- 如果在写 TRC 寄存器后接着读 TRC 寄存器，就可能读取写入前的值。此时，必须在写和读之间执行 JMP.B 指令。

```

程序例          MOV.W  #XXXXh, TRC      ;写
                  JMP.B  L1          ;JMP.B 指令
                  L1:    MOV.W  TRC, DATA    ;读
  
```

17.3.9.2 TRCSR 寄存器

如果在写 TRCSR 寄存器后接着读 TRCSR 寄存器，就可能读取写入前的值。此时，必须在写和读之间执行 JMP.B 指令。

```

程序例          MOV.B  #XXh, TRCSR    ;写
                  JMP.B  L1          ;JMP.B 指令
                  L1:    MOV.B  TRCSR, DATA    ;读
  
```

17.3.9.3 计数源的转换

- 计数源的转换必须在停止计数后进行。
更改步骤：
 - 将 TRCMR 寄存器的 TSTART 位置 “0”（停止计数）
 - 更改 TRCCR1 寄存器的 TCK2 ~ TCK0 位
- 在将计数源从 fOCO40M 变为其他时钟并且停止 fOCO40M 时，必须在时钟转换设定后至少等待 2 个 f1 周期，然后停止 fOCO40M。
更改步骤：
 - 将 TRCMR 寄存器的 TSTART 位置 “0”（停止计数）
 - 更改 TRCCR1 寄存器的 TCK2 ~ TCK0 位
 - 至少等待 2 个 f1 周期
 - 将 FRA0 寄存器的 FRA00 位置 “0”（停止高速内部振荡器）

17.3.9.4 输入捕捉功能

- 必须将输入捕捉信号的脉宽至少设定为 3 个定时器 RC 的运行时钟周期（参照“表 17.11 定时器 RC 的运行时钟”）。
- 在给 TRCIOj（j=A、B、C、D）引脚输入了输入捕捉信号后，需要等待 1~2 个定时器 RC 的运行时钟周期，然后将 TRC 寄存器的值传送到 TRCGRj 寄存器（无数字滤波器时）。

17.3.9.5 PWM2 模式时的 TRCMR 寄存器

- 如果 TRCCR2 寄存器的 CSEL 位为 “1”（在与 TRCGRA 寄存器比较匹配时停止计数），就不能在 TRC 寄存器与 TRCGRA 寄存器发生比较匹配时写 TRCMR 寄存器。

17.4 定时器 RD

定时器 RD 是有 2 个通道（通道 0 和通道 1）的 16 位定时器，各通道有 4 个输入 / 输出引脚。
定时器 RD 的运行时钟是 f1 或者 fOCO40M，如表 17.25 所示。

表 17.25 定时器 RD 的运行时钟

条件	定时器 RD 的运行时钟
计数源为 f1、f2、f4、f8、f32、TRDCLK 输入 (TRDCR0 和 TRDCR1 寄存器的 TCK2 ~ TCK0 位为 “000b” ~ “101b”)	f1
计数源为 fOCO40M (TRDCR0 和 TRDCR1 寄存器的 TCK2 ~ TCK0 位为 “110b”)	fOCO40M

定时器 RD 的框图如图 17.63 所示。

定时器 RD 有 5 种模式。

- 定时器模式
 - 输入捕捉功能 以外部信号为触发信号，将计数器的值装入寄存器。
 - 输出比较功能 检测计数器的值是否与寄存器的值相同（可改变检测时的引脚输出）

以下 4 种模式用于输出比较功能：

- PWM 模式 连续输出任意宽度的脉冲
- 复位同步 PWM 模式 输出锯齿波调制、无死区时间的三相波形（6 个）
- 互补 PWM 模式 输出三角波调制、有死区时间的三相波形（6 个）
- PWM3 模式 输出相同周期的 PWM 波形（2 个）

在输入捕捉功能、输出比较功能和 PWM 模式时，通道 0 和通道 1 具有相同的功能，能按引脚选择功能和模式，并且能在 1 个通道中组合使用这些功能和模式。

在复位同步 PWM 模式、互补 PWM 模式和 PWM3 模式时，能通过通道 0 和通道 1 的计数器和寄存器的组合进行波形输出。引脚的功能根据模式而定。

定时器 RD 的引脚功能如表 17.26 ~ 表 17.34 所示。

表 17.26 TRDIOA0/TRDCLK(P2_0) 引脚功能

寄存器	TRDOER1	TRDFCR			TRDIORA0		功能
位	EA0	PWM3	STCLK	CMD1、CMD0	IOA3	IOA2 ~ IOA0	
设定值	0	0	0	00b	X	XXXb	PWM3 模式波形输出
	0	1	0	00b	1	001b、01Xb	定时器模式波形输出（输出比较功能）
	X	1	0	00b	X	1XXb	定时器模式触发输入（输入捕捉功能）（注 1）
		1	1	XXb	X	000b	外部时钟输入（TRDCLK）（注 1）
	上述以外						输入 / 输出端口

X: 不受“0”和“1”的影响

注 1. 在定时器模式触发输入（输入捕捉功能）和外部时钟输入（TRDCLK）时，必须将 PD2 寄存器的 PD2_0 位置“0”（输入模式）。

表 17.27 TRDIOB0(P2_1) 引脚功能

寄存器	TRDOER1	TRDFCR		TRDPMR	TRDIORA0	功能
位	EB0	PWM3	CMD1、CMD0	PWMB0	IOB2 ~ IOB0	
设定值	0	X	1Xb	X	XXXb	互补 PWM 模式波形输出
	0	X	01b	X	XXXb	复位同步 PWM 模式波形输出
	0	0	00b	X	XXXb	PWM3 模式波形输出
	0	1	00b	1	XXXb	PWM 模式波形输出
	0	1	00b	0	001b、01Xb	定时器模式波形输出（输出比较功能）
	X	1	00b	0	1XXb	定时器模式触发输入（输入捕捉功能）（注 1）
	上述以外					输入 / 输出端口

X: 不受“0”和“1”的影响

注 1. 在定时器模式触发输入（输入捕捉功能）时，必须将 PD2 寄存器的 PD2_1 位置“0”（输入模式）。

表 17.28 TRDIOC0(P2_2) 引脚功能

寄存器	TRDOER1	TRDFCR		TRDPMR	TRDIORC0	功能
位	EC0	PWM3	CMD1、CMD0	PWMC0	IOC2 ~ IOC0	
设定值	0	X	1Xb	X	XXXb	互补 PWM 模式波形输出
	0	X	01b	X	XXXb	复位同步 PWM 模式波形输出
	0	1	00b	1	XXXb	PWM 模式波形输出
	0	1	00b	0	001b、01Xb	定时器模式波形输出（输出比较功能）
	X	1	00b	0	1XXb	定时器模式触发输入（输入捕捉功能）（注 1）
	上述以外					输入 / 输出端口

X: 不受“0”和“1”的影响

注 1. 在定时器模式触发输入（输入捕捉功能）时，必须将 PD2 寄存器的 PD2_2 位置“0”（输入模式）。

表 17.29 TRDIOD0(P2_3) 引脚功能

寄存器	TRDOER1	TRDFCR		TRDPMR	TRDIORC0	功能
位	ED0	PWM3	CMD1,CMD0	PWMD0	IOD2 ~ IOD0	
设定值	0	X	1Xb	X	XXXb	互补 PWM 模式波形输出
	0	X	01b	X	XXXb	复位同步 PWM 模式波形输出
	0	1	00b	1	XXXb	PWM 模式波形输出
	0	1	00b	0	001b、01Xb	定时器模式波形输出（输出比较功能）
	X	1	00b	0	1XXb	定时器模式触发输入（输入捕捉功能）（注 1）
	上述以外					

X: 不受“0”和“1”的影响

注 1. 在定时器模式触发输入（输入捕捉功能）时，必须将 PD2 寄存器的 PD2_3 位置“0”（输入模式）。

表 17.30 TRDIOA1(P2_4) 引脚功能

寄存器	TRDOER1	TRDFCR		TRDIOA1	功能
位	EA1	PWM3	CMD1、CMD0	IOA2 ~ IOA0	
设定值	0	X	1Xb	XXXb	互补 PWM 模式波形输出
	0	X	01b	XXXb	复位同步 PWM 模式波形输出
	0	1	00b	001b、01Xb	定时器模式波形输出（输出比较功能）
	X	1	00b	1XXb	定时器模式触发输入（输入捕捉功能）（注 1）
	上述以外				

X: 不受“0”和“1”的影响

注 1. 在定时器模式触发输入（输入捕捉功能）时，必须将 PD2 寄存器的 PD2_4 位置“0”（输入模式）。

表 17.31 TRDIOB1(P2_5) 引脚功能

寄存器	TRDOER1	TRDFCR		TRDPMR	TRDIOA1	功能
位	EB1	PWM3	CMD1、CMD0	PWMB1	IOB2 ~ IOB0	
设定值	0	X	1Xb	X	XXXb	互补 PWM 模式波形输出
	0	X	01b	X	XXXb	复位同步 PWM 模式波形输出
	0	1	00b	1	XXXb	PWM 模式波形输出
	0	1	00b	0	001b、01Xb	定时器模式波形输出（输出比较功能）
	X	1	00b	0	1XXb	定时器模式触发输入（输入捕捉功能）（注 1）
	上述以外					

X: 不受“0”和“1”的影响

注 1. 在定时器模式触发输入（输入捕捉功能）时，必须将 PD2 寄存器的 PD2_5 位置“0”（输入模式）。

表 17.32 TRDIOC1(P2_6) 引脚功能

寄存器	TRDOER1	TRDFCR		TRDPMR	TRDIORC1	功能
位	EC1	PWM3	CMD1、CMD0	PWMC1	IOC2 ~ IOC0	
设定值	0	X	1Xb	X	XXXb	互补 PWM 模式波形输出
	0	X	01b	X	XXXb	复位同步 PWM 模式波形输出
	0	1	00b	1	XXXb	PWM 模式波形输出
	0	1	00b	0	001b、01Xb	定时器模式波形输出（输出比较功能）
	X	1	00b	0	1XXb	定时器模式触发输入（输入捕捉功能）（注 1）
	上述以外					

X: 不受“0”和“1”的影响

注 1. 在定时器模式触发输入（输入捕捉功能）时，必须将 PD2 寄存器的 PD2_6 位置“0”（输入模式）。

表 17.33 TRDIOD1(P2_7) 引脚功能

寄存器	TRDOER1	TRDFCR		TRDPMR	TRDIORC1	功能
位	ED1	PWM3	CMD1、CMD0	PWMD1	IOD2 ~ IOD0	
设定值	0	X	1Xb	X	XXXb	互补 PWM 模式波形输出
	0	X	01b	X	XXXb	复位同步 PWM 模式波形输出
	0	1	00b	1	XXXb	PWM 模式波形输出
	0	1	00b	0	001b、01Xb	定时器模式波形输出（输出比较功能）
	X	1	00b	0	1XXb	定时器模式触发输入（输入捕捉功能）（注 1）
	上述以外					

X: 不受“0”和“1”的影响

注 1. 在定时器模式触发输入（输入捕捉功能）时，必须将 PD2 寄存器的 PD2_7 位置“0”（输入模式）。

表 17.34 $\overline{\text{INT0}}$ (P4_5) 引脚功能

寄存器	TRDOER2	INTEN		PD4	功能
位	PTO	INT0PL	INT0EN	PD4_5	
设定值	1	0	1	0	脉冲输出强制截止信号输入
上述以外					输入 / 输出端口或者 $\overline{\text{INT0}}$ 中断输入




图 17.63 定时器 RD 的框图

17.4.1 计数源

计数源的选择方法是所有模式通用的，但是在 PWM3 模式时不能选择外部时钟。

表 17.35 计数源的选择

计数源	选择方法
f1、f2、f4、f8、f32	通过 TRDCR _i 寄存器的 TCK2 ~ TCK0 位选择计数源
fOCO40M (注 1)	FRA0 寄存器的 FRA00 位为 “1” (高速内部振荡器振荡) TRDCR _i 寄存器的 TCK2 ~ TCK0 位为 “110b” (fOCO40M)
TRDCLK 引脚输入的外部信号	TRDFCR 寄存器的 STCLK 位为 “1” (外部时钟输入有效) TRDCR _i 寄存器的 TCK2 ~ TCK0 位为 “101b” (计数源为外部时钟) 通过 TRDCR _i 寄存器的 CKEG1 ~ CKEG0 位选择有效边沿 PD2 寄存器的 PD2_0 位为 “0” (输入模式)

$i=0 \sim 1$

注 1. 计数源 fOCO40M 能用于 $V_{cc}=3.0 \sim 5.5V$ 的范围。




图 17.64 计数源的框图

TRDCLK 引脚输入的外部时钟脉宽不能少于 3 个定时器 RD 的运行时钟周期（参照“表 17.25 定时器 RD 的运行时钟”）。

要选择 fOCO40M 为计数源时，必须先将 FRA0 寄存器的 FRA00 位置 “1”（高速内部振荡器振荡），然后将 TRDCR_i 寄存器（ $i=0 \sim 1$ ）的 TCK2 ~ TCK0 位设定为 “110b”（fOCO40M）。

17.4.2 缓冲器运行

能通过 TRDMR 寄存器的 BFC_i (i=0 ~ 1) 位和 BFD_i 位, 将 TRDGRC_i 和 TRDGRD_i 寄存器设定为 TRDGRA_i 和 TRDGRB_i 寄存器的缓冲寄存器。

- TRDGRA_i 的缓冲寄存器: TRDGRC_i 寄存器
- TRDGRB_i 的缓冲寄存器: TRDGRD_i 寄存器

缓冲器运行根据模式而不同。各模式的缓冲器运行如表 17.36 所示。

表 17.36 各模式的缓冲器运行

功能和模式	传送时序	传送的寄存器
输入捕捉功能	输入捕捉信号输入	TRDGRA _i (TRDGRB _i) 寄存器的内容传送到缓冲寄存器
输出比较功能	TRD _i 寄存器和 TRDGRA _i (TRDGRB _i) 寄存器的比较匹配	缓冲寄存器的内容传送到 TRDGRA _i (TRDGRB _i) 寄存器
PWM 模式		
复位同步 PWM 模式	TRD ₀ 寄存器和 TRDGRA ₀ 寄存器的比较匹配	缓冲寄存器的内容传送到 TRDGRA _i (TRDGRB _i) 寄存器
互补 PWM 模式	<ul style="list-style-type: none"> • TRD₀ 寄存器和 TRDGRA₀ 寄存器的比较匹配 • TRD₁ 寄存器下溢 	缓冲寄存器的内容传送到 TRDGRB ₀ 、TRDGRA ₁ 和 TRDGRB ₁ 寄存器
PWM3 模式	TRD ₀ 寄存器和 TRDGRA ₀ 寄存器的比较匹配	寄存器的内容传送到 TRDGRA ₀ 、TRDGRB ₀ 、TRDGRA ₁ 和 TRDGRB ₁ 寄存器

i = 0 ~ 1




图 17.65 输入捕捉功能的缓冲器运行




图 17.66 输出比较功能的缓冲器运行

在定时器模式（输入捕捉功能和输出比较功能）时，必须进行以下的设定：

在将 TRDGRC_i ($i=0\sim 1$) 寄存器用作 TRDGRA_i 寄存器的缓冲寄存器时

- 必须将 TRDIORC_i 寄存器的 IOC3 位置 “1”（通用寄存器或者缓冲寄存器）
- TRDIORC_i 寄存器的 IOC2 位的设定必须与 TRDIORAi 寄存器的 IOA2 位相同。

在将 TRDGRD_i 寄存器用作 TRDGRB_i 寄存器的缓冲寄存器时

- 必须将 TRDIORD_i 寄存器的 IOD3 位置 “1”（通用寄存器或者缓冲寄存器）
- TRDIORC_i 寄存器的 IOD2 位的设定必须与 TRDIORAi 寄存器的 IOB2 位相同。

在输入捕捉功能中，即使将 TRDGRC_i 和 TRDGRD_i 寄存器用作缓冲寄存器，也能通过 TRDIOC_i 引脚的输入边沿，使 TRDSR_i 寄存器的 IMFC 和 IMFD 位变为 “1”。

在输出比较功能、PWM 模式、复位同步 PWM 模式、互补 PWM 模式和 PWM3 模式中，即使将 TRDGRC_i 和 TRDGRD_i 寄存器用作缓冲寄存器，也能通过与 TRDi 寄存器的比较匹配，使 TRDSR_i 寄存器的 IMFC 和 IMFD 位变为 “1”。

17.4.3 同步运行

使 TRD0 寄存器和 TRD1 寄存器同步。

- 同步预置

如果在 TRDMR 寄存器的 SYNC 位为 “1”（同步运行）时写 TRDi 寄存器，数据就被写到 TRD0 寄存器和 TRD1 寄存器。

- 同步清除

如果 TRDMR 寄存器的 SYNC 位为 “1” 并且 TRDCR0 寄存器的 CCLR2~CCLR0 位为 “011b”（同步清除），就在 TRD1 寄存器变为 “0000h” 的同时 TRD0 寄存器变为 “0000h”。

同样，如果 TRDMR 寄存器的 SYNC 位为 “1” 并且 TRDCR1 寄存器的 CCLR2~CCLR0 位为 “011b”（同步清除），就在 TRD0 寄存器变为 “0000h” 的同时 TRD1 寄存器变为 “0000h”。




图 17.67 同步运行

17.4.4 脉冲输出的强制截止

在输出比较功能、PWM 模式、复位同步 PWM 模式、互补 PWM 模式和 PWM3 模式时，能通过 $\overline{\text{INT0}}$ 引脚的输入，将 TRDIO_{ji} (i=0 ~ 1, j=A、B、C、D) 输出引脚强制设定为可编程输入 / 输出端口，截止脉冲的输出。

如果将 TRDOER1 寄存器的对应位置 “0” (允许定时器 RD 输出)，上述功能或者模式使用的输出引脚就能作为定时器 RD 的输出引脚使用。在 TRDOER2 寄存器的 PTO 位为 “1” (脉冲输出强制截止的信号输入 $\overline{\text{INT0}}$ 有效) 时，如果给 $\overline{\text{INT0}}$ 引脚输入 “L” 电平，TRDOER1 寄存器的所有位就变为 “1” (禁止定时器 RD 的输出，TRDIO_{ji} 输出引脚为可编程输入 / 输出端口)。在给 $\overline{\text{INT0}}$ 引脚输入 “L” 电平后经过 1 ~ 2 个定时器 RD 的运行时钟 (参照 “表 17.25 定时器 RD 的运行时钟”) 周期，TRDIO_{ji} 输出引脚变为可编程输入 / 输出端口。

在使用此功能时，必须进行以下的设定：

- 通过 P2 寄存器和 PD2 寄存器设定脉冲输出强制截止后的引脚状态 (高阻抗、“L” 输出或者 “H” 输出)。
- 将 INTEN 寄存器的 INT0EN 位置 “1” (允许 $\overline{\text{INT0}}$ 输入)，并且将 INT0PL 位置 “0” (单边沿)
- 将 PD4 寄存器的 PD4_5 位置 “0” (输入模式)
- 通过 INTF 寄存器的 INT0F1 ~ INT0F0 位设定 $\overline{\text{INT0}}$ 的数字滤波器。
- 将 TRDOER2 寄存器的 PTO 位置 “1” (脉冲输出强制截止的信号输入 $\overline{\text{INT0}}$ 有效)。

根据 INT0IC 寄存器的 POL 位的选择和 $\overline{\text{INT0}}$ 引脚的输入变化，INT0IC 寄存器的 IR 位变为 “1” (有中断请求)。

中断的详细内容请参照 “13. 中断”。




图 17.68 脉冲输出的强制截止

17.4.5 输入捕捉功能

它是测量外部信号的宽度和周期的功能。TRDIO_ji (i=0~1, j=A、B、C、D) 引脚的外部信号作为触发信号，将 TRDi 寄存器（计数器）的内容传送到 TRDGR_ji 寄存器（输入捕捉）。由于 TRDIO_ji 引脚和 TRDGR_ji 寄存器组合使用，所以能对各引脚选择是设定为输入捕捉功能还是设定为其他模式和功能。

另外，TRDGRA0 寄存器能将 fOCO128 选择为输入捕捉的触发输入。

输入捕捉功能的框图如图 17.69 所示，输入捕捉功能的规格如表 17.37 所示，输入捕捉功能的关联寄存器和运行例子分别如图 17.70 ~ 图 17.80 和图 17.81 所示。




图 17.69 输入捕捉功能的框图

表 17.37 输入捕捉功能的规格

项目	规格
计数源	f1、f2、f4、f8、f32、fOCO40M TRDCLK 引脚输入的外部信号（能通过程序选择有效边沿）
计数运行	递增计数
计数周期	在 TRDCRi 寄存器的 CCLR2 ~ CCLR0 位为“000b”（自由运行）时 $1/fk \times 65536$ fk: 计数源的频率
计数开始条件	将 TRDSTR 寄存器的 TSTARTi 位置“1”（开始计数）
计数停止条件	在 TRDSTR 寄存器的 CSELi 位为“1”时将 TSTARTi 位置“0”（停止计数）
中断请求发生时序	<ul style="list-style-type: none"> 输入捕捉（TRDIOj 输入的有效边沿或者 fOCO128 信号边沿） TRDi 上溢
TRDIOA0 引脚功能	可编程输入 / 输出端口、输入捕捉输入引脚或者 TRDCLK（外部时钟）输入引脚
TRDIOB0、TRDIOC0、TRDIOD0、 TRDIOA1 ~ TRDIOD1 引脚功能	可编程输入 / 输出端口或者输入捕捉输入引脚（能按引脚选择）
INT0 引脚功能	可编程输入 / 输出端口或者 INT0 中断输入引脚
读定时器	如果读 TRDi 寄存器，就读取计数值
写定时器	<ul style="list-style-type: none"> 在 TRDMR 寄存器的 SYNC 位为“0”（通道 0 和通道 1 独立运行）时能写 TRDi 寄存器 在 TRDMR 寄存器的 SYNC 位为“1”（通道 0 和通道 1 同步运行）时如果写 TRDi 寄存器，数据就被写到 TRD0 寄存器和 TRD1 寄存器
选择功能	<ul style="list-style-type: none"> 输入捕捉的输入引脚选择 TRDIOAi、TRDIOBi、TRDIOCi 和 TRDIODi 引脚中的 1 个或者多个引脚 输入捕捉的输入有效边沿选择 上升沿、下降沿或者双边沿 将 TRDi 设定为“0000h”的时序 在上溢或者输入捕捉时 缓冲器运行（参照“17.4.2 缓冲器运行”） 同步运行（参照“17.4.3 同步运行”） 数字滤波器 对 TRDIOj 输入进行采样，如果采样信号 3 次相同，就认为电平被确定 输入捕捉的触发选择 能将 fOCO128 选择为 TRDGRA0 寄存器的输入捕捉的触发输入

i=0 ~ 1, j=A、B、C、D




图 17.70 输入捕捉功能时的 TRDSTR 和 TRDMR 寄存器




图 17.71 输入捕捉功能时的 TRDPMR 寄存器




图 17.72 输入捕捉功能时的 TRDFCR 寄存器




图 17.73 输入捕捉功能时的 TRDDF0 ~ TRDDF1 寄存器




图 17.74 输入捕捉功能时的 TRDCR0 ~ TRDCR1 寄存器




图 17.75 输入捕捉功能时的 TRDIORA0 ~ TRDIORA1 寄存器

定时器RD I/O控制寄存器Ci(i=0~1)

符号	地址	复位后的值
TRDIORC0	地址0142h	10001000b
TRDIORC1	地址0152h	10001000b

位符号	位名	功能	RW
IOC0	TRDGRC控制位	b1 b0 0 0: 在上升沿对TRDGRCi输入捕捉 0 1: 在下降沿对TRDGRCi输入捕捉 1 0: 在双边沿对TRDGRCi输入捕捉 1 1: 不能设定	RW
IOC1			RW
IOC2	TRDGRC模式选择位(注1)	在输入捕捉功能的情况下, 必须置“1”(输入捕捉)。	RW
IOC3	TRDGRC寄存器功能选择位	在输入捕捉功能的情况下, 必须置“1”(通用寄存器或者缓冲寄存器)。	RW
IOD0	TRDGRD控制位	b5 b4 0 0: 在上升沿对TRDGRDi输入捕捉 0 1: 在下降沿对TRDGRDi输入捕捉 1 0: 在双边沿对TRDGRDi输入捕捉 1 1: 不能设定	RW
IOD1			RW
IOD2	TRDGRD模式选择位(注2)	在输入捕捉功能的情况下, 必须置“1”(输入捕捉)。	RW
IOD3	TRDGRD寄存器功能选择位	在输入捕捉功能的情况下, 必须置“1”(通用寄存器或者缓冲寄存器)。	RW

注1. 在通过TRDMR寄存器的BFCi位选择“1”(TRDGRAi寄存器的缓冲寄存器)后, 必须对TRDIORAi寄存器的IOA2位和TRDIORCi寄存器的IOC2位进行相同的设定。

注2. 在通过TRDMR寄存器的BFDi位选择“1”(TRDGRBi寄存器的缓冲寄存器)后, 必须对TRDIORAi寄存器的IOB2位和TRDIORCi寄存器的IOD2位进行相同的设定。

图 17.76 输入捕捉功能时的 TRDIORC0 ~ TRDIORC1 寄存器




图 17.77 输入捕捉功能时的 TRDSR0 ~ TRDSR1 寄存器




图 17.78 输入捕捉功能时的 TRDIER0 ~ TRDIER1 寄存器




图 17.79 输入捕捉功能时的 TRD0 ~ TRD1 寄存器




图 17.80 输入捕捉功能时的 TRDGRAi、TRDGRBi、TRDGRCi 和 TRDGRDi 寄存器

在输入捕捉功能中，以下的寄存器无效：

TRDOER1、TRDOER2、TRDOCR、TRDPOCR0、TRDPOCR1

表 17.38 输入捕捉功能时的 TRDGRji 寄存器功能

寄存器	设定	寄存器功能	输入捕捉的输入引脚
TRDGRAi	—	通用寄存器。能读取输入捕捉时的 TRDi 寄存器的值。	TRDIOAi
TRDGRBi			TRDIOBi
TRDGRCi	BFCi=0	通用寄存器。能读取输入捕捉时的 TRDi 寄存器的值。	TRDIOCi
TRDGRDi	BFDi=0		TRDIODi
TRDGRCi	BFCi=1	缓冲寄存器。能读取输入捕捉时的 TRDi 寄存器的值（请参照“17.4.2 缓冲器运行”）。	TRDIOAi
TRDGRDi	BFDi=1		TRDIOBi

i=0 ~ 1, j=A、B、C、D

BFCi 和 BFDi: TRDMR 寄存器的位

在无数字滤波器（TRDDFi 寄存器的 DFj 位为“0”）时，输入到 TRDIOji 引脚的输入捕捉信号的脉宽不能少于 3 个定时器 RD 的运行时钟周期（参照“表 17.25 定时器 RD 的运行时钟”）。




图 17.81 输入捕捉功能的运行例子

17.4.5.1 数字滤波器

对 TRDIO_j (i=0 ~ 1, j=A、B、C、D) 输入进行采样, 如果采样信号 3 次相同, 就认为电平被确定。必须通过 TRDDFi 寄存器选择数字滤波器的功能和采样时钟。

数字滤波器的框图如图 17.82 所示。




图 17.82 数字滤波器的框图

17.4.6 输出比较功能

它是检测 TRDi ($i=0 \sim 1$) 寄存器的内容和 TRDGRji ($j=A、B、C、D$) 寄存器的内容是否相同 (比较匹配) 的模式。在相同时从 TRDIOji 引脚输出任意的电平。由于 TRDIOji 引脚和 TRDGRji 寄存器组合使用, 所以能对各引脚选择是设定为输出比较功能还是设定为其他模式和功能。

输出比较功能的框图如图 17.83 所示, 输出比较功能的规格如表 17.39 所示, 输出比较功能的关联寄存器和运行例子分别如图 17.84 ~ 图 17.95 和图 17.96 所示。




图 17.83 输出比较功能的框图

表 17.39 输出比较功能的规格

项目	规格
计数源	f1、f2、f4、f8、f32、fOCO40M TRDCLK 引脚输入的外部信号（能通过程序选择有效边沿）
计数运行	递增计数
计数周期	<ul style="list-style-type: none"> 在 TRDCR_i 寄存器的 CCLR2 ~ CCLR0 位为“000b”（自由运行）时 $1/f_k \times 65536$ f_k: 计数源的频率 在 TRDCR_i 寄存器的 CCLR1 ~ CCLR0 位为“01b”或者“10b”（在 TRDGR_{ji} 比较匹配时将 TRD_i 设定为“0000h”）时 计数源的周期 $\times(n+1)$ n: TRDGR_{ji} 寄存器的设定值
波形输出时序	比较匹配
计数开始条件	将 TRDSTR 寄存器的 TSTART _i 位置“1”（开始计数）
计数停止条件	<ul style="list-style-type: none"> 在 TRDSTR 寄存器的 CSEL_i 位为“1”时，将 TSTART_i 位置“0”（停止计数） 输出比较的输出引脚保持计数停止前的输出电平 在 TRDSTR 寄存器的 CSEL_i 位为“0”并且 TRDGRA_i 比较匹配时计数停止 输出比较的输出引脚保持由比较匹配引起输出变化后的电平
中断请求发生时序	<ul style="list-style-type: none"> 比较匹配（TRD_i 寄存器和 TRDGR_{ji} 寄存器的内容相同） TRD_i 上溢
TRDIOA0 引脚功能	可编程输入 / 输出端口、输出比较输出引脚或者 TRDCLK（外部时钟）输入引脚
TRDIOB0、TRDIOC0、TRDIOD0、 TRDIOA1 ~ TRDIOD1 引脚功能	可编程输入 / 输出端口或者输出比较的输出引脚（能按引脚选择）
$\overline{\text{INT0}}$ 引脚功能	可编程输入 / 输出端口、脉冲输出强制截止的信号输入引脚或者 $\overline{\text{INT0}}$ 中断输入引脚
读定时器	如果读 TRD _i 寄存器，就读取计数值
写定时器	<ul style="list-style-type: none"> 在 TRDMR 寄存器的 SYNC 位为“0”（通道 0 和通道 1 独立运行）时 能写 TRD_i 寄存器 在 TRDMR 寄存器的 SYNC 位为“1”（通道 0 和通道 1 同步运行）时 如果写 TRD_i 寄存器，数据就被写到 TRD0 寄存器和 TRD1 寄存器
选择功能	<ul style="list-style-type: none"> 输出比较的输出引脚选择 TRDIOA_i、TRDIOB_i、TRDIOC_i 和 TRDIOD_i 引脚中的 1 个或者多个引脚 比较匹配时的输出电平选择 “L”电平输出、“H”电平输出或者电平反相输出 初始输出电平的选择 设定从计数开始到比较匹配前的电平 将 TRD_i 设定为“0000h”的时序 上溢或者 TRDGRA_i 寄存器的比较匹配 缓冲器运行（参照“17.4.2 缓冲器运行”） 同步运行（参照“17.4.3 同步运行”） TRDGRC_i 和 TRDGRD_i 的输出引脚的更改 TRDGRC_i 和 TRDGRD_i 能分别用于 TRCIOA_i 引脚和 TRCIOB_i 引脚的输出控制 脉冲输出强制截止的信号输入（参照“17.4.4 脉冲输出的强制截止”） 能将定时器 RD 作为内部定时器使用而不输出

i=0 ~ 1, j=A、B、C、D




图 17.84 输出比较功能时的 TRDSTR 和 TRDMR 寄存器




图 17.85 输出比较功能时的 TRDPMR 寄存器




图 17.86 输出比较功能时 TRDFCR 寄存器




图 17.87 输出比较功能时的 TRDOER1 ~ TRDOER2 寄存器




图 17.88 输出比较功能时的 TRDOCR 寄存器




图 17.89 输出比较功能时的 TRDCR0 ~ TRDCR1 寄存器




图 17.90 输出比较功能时的 TRDIORA0 ~ TRDIORA1 寄存器

定时器RD I/O控制寄存器Ci(i=0~1)

符号	地址	复位后的值
TRDIORC0	地址0142h	10001000b
TRDIORC1	地址0152h	10001000b

位符号	位名	功能	RW
IOC0	TRDGRC控制位	b1 b0 0 0: 禁止由比较匹配控制的引脚输出 0 1: 在TRDGRCi比较匹配时输出“L” 1 0: 在TRDGRCi比较匹配时输出“H” 1 1: 在TRDGRCi比较匹配时交替输出	RW
IOC1			RW
IOC2	TRDGRC模式选择位(注1)	在输出比较功能的情况下, 必须置“0”(输出比较)。	RW
IOC3	TRDGRC寄存器功能选择位	0: TRDIOA输出寄存器 (参照“17.4.6.1 TRDGRCi(i=0~1)和TRDGRDi寄存器的输出引脚的更改”) 1: 通用寄存器或者缓冲寄存器	RW
IOD0	TRDGRD控制位	b5 b4 0 0: 禁止由比较匹配控制的引脚输出 0 1: 在TRDGRDi比较匹配时输出“L” 1 0: 在TRDGRDi比较匹配时输出“H” 1 1: 在TRDGRDi比较匹配时交替输出	RW
IOD1			RW
IOD2	TRDGRD模式选择位(注2)	在输出比较功能的情况下, 必须置“0”(输出比较)。	RW
IOD3	TRDGRD寄存器功能选择位	0: TRDIOB输出寄存器 (参照“17.4.6.1 TRDGRCi(i=0~1)和TRDGRDi寄存器的输出引脚的更改”) 1: 通用寄存器或者缓冲寄存器	RW

注1. 在通过TRDMR寄存器的BFCi位选择“1”(TRDGRAi寄存器的缓冲寄存器)后, 必须对TRDIOAi寄存器的IOA2位和TRDIORCi寄存器的IOC2位进行相同的设定。

注2. 在通过TRDMR寄存器的BFDi位选择“1”(TRDGRBi寄存器的缓冲寄存器)后, 必须对TRDIOAi寄存器的IOB2位和TRDIORCi寄存器的IOD2位进行相同的设定。

图 17.91 输出比较功能时的 TRDIORC0 ~ TRDIORC1 寄存器




图 17.92 输出比较功能时的 TRDSR0 ~ TRDSR1 寄存器




图 17.93 输出比较功能时的 TRDIER0 ~ TRDIER1 寄存器




图 17.94 输出比较功能时的 TRD0 ~ TRD1 寄存器

定时器RD通用寄存器Ai、Bi、Ci、Di(i=0~1)(注1)				
(b15)	(b8)	b7	b0	
		符号	地址	复位后的值
		TRDGRA0	地址0149h-0148h	FFFFh
		TRDGRB0	地址014Bh-014Ah	FFFFh
		TRDGRC0	地址014Dh-014Ch	FFFFh
		TRDGRD0	地址014Fh-014Eh	FFFFh
		TRDGRA1	地址0159h-0158h	FFFFh
		TRDGRB1	地址015Bh-015Ah	FFFFh
		TRDGRC1	地址015Dh-015Ch	FFFFh
		TRDGRD1	地址015Fh-015Eh	FFFFh
功能				RW
请参照“表17.40 输出比较功能时的TRDGRji寄存器功能”。				RW

注1. 必须以16位为单位存取TRDGRAi~TRDGRDi寄存器。不能以8位为单位存取。

图 17.95 输出比较功能时的 TRDGRAi、TRDGRBi、TRDGRCi 和 TRDGRDi 寄存器

在输出比较功能中，以下寄存器无效：

TRDDF0、TRDDF1、TRDPOCR0、TRDPOCR1

表 17.40 输出比较功能时的 TRDGRji 寄存器功能

寄存器	设定		寄存器功能	输出比较的输出引脚
	BFji	IOj3		
TRDGRAi	—	—	通用寄存器。必须写比较值。	TRDIOAi
TRDGRBi				TRDIOBi
TRDGRCi	0	1	通用寄存器。必须写比较值。	TRDI0Ci
TRDGRDi				TRDI0Di
TRDGRCi	1	1	缓冲寄存器。必须写下一个比较值（参照“17.4.2 缓冲器运行”）。	TRDIOAi
TRDGRDi				TRDIOBi
TRDGRCi	0	0	TRDIOAi 输出控制（参照“17.4.6.1 TRDGRCi (i=0~1) 和 TRDGRDi 寄存器的输出引脚的更改”）。	TRDIOAi
TRDGRDi				TRDIOBi

i=0~1, j=A、B、C、D

BFji: TRDMR 寄存器的位 IOj3: TRDIORCi 寄存器的位

17.4.6.1 TRDGRC_i (i=0 ~ 1) 和 TRDGRD_i 寄存器的输出引脚的更改

TRDGRC_i 寄存器和 TRDGRD_i 寄存器能分别用于 TRDIOA_i 引脚和 TRDIOB_i 引脚的输出控制。各引脚的输出能进行如下控制：

- 能通过 TRDGRA_i 寄存器的值和 TRDGRC_i 寄存器的值控制 TRDIOA_i 输出
- 能通过 TRDGRB_i 寄存器的值和 TRDGRD_i 寄存器的值控制 TRDIOB_i 输出




图 17.97 TRDGRC_i 和 TRDGRD_i 的输出引脚的更改

在更改 TRDGRC_i 和 TRDGRD_i 寄存器的输出引脚时，必须进行以下的设定：

- 通过 TRDIORC_i 寄存器的 IOj₃ (j=C 或者 D) 位选择 “0” (更改 TRDGR_j 寄存器的输出引脚)。
- 将 TRDMR 寄存器的 BF_{ji} 位置 “0” (通用寄存器)。
- 给 TRDGRA_i 寄存器和 TRDGRC_i 寄存器设定不同的值，并且给 TRDGRB_i 寄存器和 TRDGRD_i 寄存器设定不同的值。

TRDGRC_i 寄存器和 TRDGRD_i 寄存器分别用于 TRDIOA_i 引脚和 TRDIOB_i 引脚的输出控制时的运行例子如图 17.98 所示。





图 17.98 TRDGRC_i 和 TRDGRD_i 分别用于 TRDIOA_i 引脚和 TRDIOB_i 引脚的输出控制时的运行例子

表 17.41 PWM 模式的规格

项目	规格
计数源	f1、f2、f4、f8、f32、fOCO40M TRDCLK 引脚输入的外部信号（能通过程序选择有效边沿）
计数运行	递增计数
PWM 波形	<p>PWM 周期: $1/fk \times (m+1)$ 有效电平宽度: $1/fk \times (m-n)$ 非有效电平宽度: $1/fk \times (n+1)$ fk: 计数源的频率 m: TRDGRAi (i=0 ~ 1) 寄存器的设定值 n: TRDGRj (j=B、C、D) 寄存器的设定值</p> 
计数开始条件	将 TRDSTR 寄存器的 TSTARTi 位置“1”（开始计数）
计数停止条件	<ul style="list-style-type: none"> 在 TRDSTR 寄存器的 CSELi 位为“1”时，将 TSTARTi 位置“0”（停止计数） PWM 输出引脚保持计数停止前的输出电平 在 TRDSTR 寄存器的 CSELi 位为“0”并且 TRDGRAi 比较匹配时停止计数 PWM 输出引脚保持由比较匹配引起输出变化后的电平
中断请求发生时序	<ul style="list-style-type: none"> 比较匹配（TRDi 寄存器和 TRDGRj 寄存器的内容相同） TRDi 上溢
TRDIOA0 引脚功能	可编程输入 / 输出端口或者 TRDCLK（外部时钟）输入引脚
TRDIOA1 引脚功能	可编程输入 / 输出端口
TRDIOB0、TRDIOC0、 TRDIOD0、TRDIOB1、 TRDIOC1 和 TRDIOD1 引脚功能	可编程输入 / 输出端口或者 PWM 输出引脚（能按引脚选择）
INT0 引脚功能	可编程输入 / 输出端口、脉冲输出强制截止的信号输入引脚或者 INT0 中断输入引脚
读定时器	如果读 TRDi 寄存器，就读取计数值
写定时器	能写 TRDi 寄存器
选择功能	<ul style="list-style-type: none"> 各通道选择 1 ~ 3 个 PWM 输出引脚 TRDIOBi、TRDIOCi 和 TRDIODi 引脚中的 1 个或者多个引脚 各引脚的有效电平选择 各引脚的初始输出电平选择 同步运行（参照“17.4.3 同步运行”） 缓冲器运行（参照“17.4.2 缓冲器运行”） 脉冲输出强制截止的信号输入（参照“17.4.4 脉冲输出的强制截止”）

i=0 ~ 1




图 17.100 PWM 模式时的 TRDSTR 和 TRDMR 寄存器



图 17.101 PWM 模式时的 TRDPMR 和 TRDFCR 寄存器




图 17.102 PWM 模式时的 TRDOER1 ~ TRDOER2 寄存器




图 17.103 PWM 模式时的 TRDOCR 和 TRDCR0 ~ TRDCR1 寄存器




图 17.104 PWM 模式时的 TRDSR0 ~ TRDSR1 寄存器




图 17.105 PWM 模式时的 TRDIER0 ~ TRDIER1 寄存器




图 17.106 PWM 模式时的 TRDPOCR0 ~ TRDPOCR1 寄存器





图 17.107 PWM 模式时的 TRD0 ~ TRD1 寄存器

图 17.108 PWM 模式时的 TRDGRA*i*、TRDGRB*i*、TRDGRC*i* 和 TRDGRD*i* 寄存器

在 PWM 模式中，以下寄存器无效：

TRDDF0、TRDDF1、TRDIORA0、TRDIORC0、TRDIORA1、TRDIORC1

表 17.42 PWM 模式时的 TRDGR*ji* 寄存器功能

寄存器	设定	寄存器功能	PWM 输出引脚
TRDGRA <i>i</i>	—	通用寄存器。必须设定 PWM 周期。	—
TRDGRB <i>i</i>	—	通用寄存器。必须设定 PWM 输出的变化点。	TRDIOB <i>i</i>
TRDGRC <i>i</i>	BFC <i>i</i> =0	通用寄存器。必须设定 PWM 输出的变化点。	TRDIOC <i>i</i>
TRDGRD <i>i</i>	BFD <i>i</i> =0		TRDIOD <i>i</i>
TRDGRC <i>i</i>	BFC <i>i</i> =1	缓冲寄存器。必须设定下一个 PWM 周期（参照“17.4.2 缓冲器运行”）。	—
TRDGRD <i>i</i>	BFD <i>i</i> =1	缓冲寄存器。必须设定下一个 PWM 输出的变化点（参照“17.4.2 缓冲器运行”）。	TRDIOB <i>i</i>

i=0 ~ 1

BFC*i* 和 BFD*i*: TRDMR 寄存器的位




图 17.110 PWM 模式时的运行例子 (占空比 0% 和占空比 100%)

17.4.8 复位同步 PWM 模式

输出 3 个正相和 3 个反相（共 6 个）的相同周期的 PWM 波形（三相、锯齿波调制、无死区时间）。

复位同步 PWM 模式的框图如图 17.111 所示，复位同步 PWM 模式的规格如表 17.43 所示，复位同步 PWM 模式的关联寄存器和运行例子分别如图 17.112 ~ 图 17.119 和图 17.120 所示。

占空比 0% 和 100% 的 PWM 运行例子请参照“图 17.110 PWM 模式时的运行例子（占空比 0% 和占空比 100%）”。





图 17.111 复位同步 PWM 模式的框图

表 17.43 复位同步 PWM 模式的规格

项目	规格
计数源	f1、f2、f4、f8、f32、fOCO40M TRDCLK 引脚输入的外部信号（能通过程序选择有效边沿）
计数运行	TRD0 递增计数（不使用 TRD1）
PWM 波形	<p>PWM 周期: $1/fk \times (m+1)$ 正相有效电平宽度: $1/fk \times (m-n)$ 反相有效电平宽度: $1/fk \times (n+1)$ fk: 计数源的频率 m: TRDGRA0 寄存器的设定值 n: TRDGRB0 寄存器的设定值（PWM 输出 1）、 TRDGRA1 寄存器的设定值（PWM 输出 2）、 TRDGRB1 寄存器的设定值（PWM 输出 3）</p>  <p style="text-align: right;">(有效电平为“L”时)</p>
计数开始条件	将 TRDSTR 寄存器的 TSTART0 位置“1”（开始计数）
计数停止条件	<ul style="list-style-type: none"> 在 TRDSTR 寄存器的 CSEL0 位为“1”时，将 TSTART0 位置“0”（停止计数） PWM 输出引脚保持停止计数前的输出电平 在 TRDSTR 寄存器的 CSEL0 位为“0”并且 TRDGRA0 比较匹配时停止计数 PWM 输出引脚保持由比较匹配引起输出变化后的电平
中断请求发生时序	<ul style="list-style-type: none"> 比较匹配（TRD0 寄存器和 TRDGRj0、TRDGRA1、TRDGB1 寄存器的内容相同） TRD0 上溢
TRDIOA0 引脚功能	可编程输入 / 输出端口或者 TRDCLK（外部时钟）输入引脚
TRDIOB0 引脚功能	PWM 输出 1 的正相输出
TRDIOD0 引脚功能	PWM 输出 1 的反相输出
TRDIOA1 引脚功能	PWM 输出 2 的正相输出
TRDIOC1 引脚功能	PWM 输出 2 的反相输出
TRDIOB1 引脚功能	PWM 输出 3 的正相输出
TRDIOD1 引脚功能	PWM 输出 3 的反相输出
TRDIOC0 引脚功能	在每个 PWM 周期进行反相输出
INT0 引脚功能	可编程输入 / 输出端口、脉冲输出强制截止的信号输入引脚或者 $\overline{\text{INT0}}$ 中断输入引脚
读定时器	如果读 TRD0 寄存器，就读取计数值
写定时器	能写 TRD0 寄存器
选择功能	<ul style="list-style-type: none"> 分别选择正反相的有效电平和初始输出电平 缓冲器运行（参照“17.4.2 缓冲器运行”） 脉冲输出强制截止的信号输入（参照“17.4.4 脉冲输出的强制截止”）

j=A、B、C、D




图 17.112 复位同步 PWM 模式时的 TRDSTR 和 TRDMR 寄存器




图 17.113 复位同步 PWM 模式时的 TRDFCR 寄存器




图 17.114 复位同步 PWM 模式时的 TRDOER1~TRDOER2 寄存器




图 17.115 复位同步 PWM 模式时的 TRDCR0 寄存器




图 17.116 复位同步 PWM 模式时的 TRDSR0 ~ TRDSR1 寄存器




图 17.117 复位同步 PWM 模式时的 TRDIER0 ~ TRDIER1 寄存器




图 17.118 复位同步 PWM 模式时的 TRD0 寄存器




图 17.120 复位同步 PWM 模式的运行例子

17.4.9 互补 PWM 模式

输出 3 个正相和 3 个反相（共 6 个）的相同周期的 PWM 波形（三相、三角波调制、有死区时间）。

互补 PWM 模式的框图如图 17.121 所示，互补 PWM 模式的规格如表 17.45 所示，互补 PWM 模式的关联寄存器、输出模型和运行例子分别如图 17.122 ~ 图 17.129、图 17.130 和图 17.131 所示。




图 17.121 互补 PWM 模式的框图

表 17.45 互补 PWM 模式的规格

项目	规格
计数源	f1、f2、f4、f8、f32、fOCO40M TRDCLK 引脚输入的外部信号（能通过程序选择有效边沿） 必须对 TRDCR0 寄存器的 TCK2 ~ TCK0 位和 TRDCR1 寄存器的 TCK2 ~ TCK0 位设定相同的值（相同计数源）。
计数运行	递增计数或者递减计数。 如果在递增计数中 TRD0 寄存器和 TRDGRA0 寄存器比较匹配，TRD0 和 TRD1 就都为递减计数；如果在递减计数中 TRD1 寄存器从“0000h”变为“FFFFh”，TRD0 和 TRD1 就都为递增计数。
PWM 波形	PWM 周期： $1/fk \times (m+2-p) \times 2$ （注 1） 死区时间： p 正相有效电平宽度： $1/fk \times (m-n-p+1) \times 2$ 反相有效电平宽度： $1/fk \times (n+1-p) \times 2$ fk：计数源的频率 m：TRDGRA0 寄存器的设定值 n：TRDGRB0 寄存器的设定值（PWM 输出 1） TRDGRA1 寄存器的设定值（PWM 输出 2） TRDGRB1 寄存器的设定值（PWM 输出 3） p：TRD0 寄存器的设定值
计数开始条件	将 TRDSTR 寄存器的 TSTART0 位和 TSTART1 位置“1”（开始计数）
计数停止条件	在 TRDSTR 寄存器的 CSEL0 位为“1”时，将 TSTART0 位和 TSTART1 位置“0”（停止计数） PWM 输出引脚保持计数停止前的输出电平
中断请求发生时序	<ul style="list-style-type: none"> 比较匹配（TRDi 寄存器和 TRDGRji 寄存器的内容相同） TRD1 上溢
TRDIOA0 引脚功能	可编程输入 / 输出端口或者 TRDCLK（外部时钟）输入引脚
TRDIOB0 引脚功能	PWM 输出 1 的正相输出
TRDIOD0 引脚功能	PWM 输出 1 的反相输出
TRDIOA1 引脚功能	PWM 输出 2 的正相输出
TRDIOC1 引脚功能	PWM 输出 2 的反相输出
TRDIOB1 引脚功能	PWM 输出 3 的正相输出
TRDIOD1 引脚功能	PWM 输出 3 的反相输出
TRDIOC0 引脚功能	在每 1/2 个 PWM 周期进行反相输出
INT0 引脚功能	可编程输入 / 输出端口、脉冲输出强制截止的信号输入引脚或者 INT0 中断输入引脚
读定时器	如果读 TRDi 寄存器，就读取计数值
写定时器	能写 TRDi 寄存器
选择功能	<ul style="list-style-type: none"> 脉冲输出强制截止的信号输入（参照“17.4.4 脉冲输出的强制截止”） 分别选择正反相的有效电平和初始输出电平 从缓冲寄存器传送的时序选择 A/D 触发的产生

i=0 ~ 1, j=A、B、C、D

注 1. 在开始计数后，PWM 周期固定。




图 17.122 互补 PWM 模式的 TRDSTR 和 TRDMR 寄存器




图 17.123 互补 PWM 模式时的 TRDFCR 寄存器




图 17.124 互补 PWM 模式时的 TRDOER1 ~ TRDOER2 寄存器




图 17.125 互补 PWM 模式时的 TRDCR0 ~ TRDCR1 寄存器




图 17.126 互补 PWM 模式时的 TRDSR0 ~ TRDSR1 寄存器




图 17.127 互补 PWM 模式时的 TRDIER0 ~ TRDIER1 寄存器

定时器RD计数器0(注1) (b15) (b8) b7 b0 b7 b0					
		符号 TRD0	地址 地址0147h-0146h	复位后的值 0000h	
功能				设定范围	RW
必须设定死区时间。 对计数源进行计数，计数运行方式为递增计数或者递减计数。 如果发生上溢，TRDSR0寄存器的OVF位就变为“1”。				0000h~FFFFh	RW
注1. 必须以16位为单位存取TRD0寄存器。不能以8位为单位存取。					
定时器RD计数器1(注1) (b15) (b8) b7 b0 b7 b0					
		符号 TRD1	地址 地址0157h-0156h	复位后的值 0000h	
功能				设定范围	RW
必须选择“0000h”。 对计数源进行计数，计数运行方式为递增计数或者递减计数。 如果发生下溢，TRDSR1寄存器的UDF位就变为“1”。				0000h~FFFFh	RW
注1. 必须以16位为单位存取TRD1寄存器。不能以8位为单位存取。					

图 17.128 互补 PWM 模式时的 TRD0 ~ TRD1 寄存器

定时器RD通用寄存器Ai、Bi、C1、Di(i=0~1)(注1、2) (b15) (b8) b7 b0 b7 b0				
		符号	地址	复位后的值
		TRDGRA0	地址0149h-0148h	FFFFh
		TRDGRB0	地址014Bh-014Ah	FFFFh
		TRDGRD0	地址014Fh-014Eh	FFFFh
		TRDGRA1	地址0159h-0158h	FFFFh
		TRDGRB1	地址015Bh-015Ah	FFFFh
		TRDGRC1	地址015Dh-015Ch	FFFFh
		TRDGRD1	地址015Fh-015Eh	FFFFh
功能				RW
请参照“表17.46 互补PWM模式时的TRDGRji寄存器功能”。				RW
注1. 必须以16位为单位存取TRDGRAi~TRDGRDi寄存器。不能以8位为单位存取。 注2. 在互补PWM模式时不使用TRDGRC0寄存器。				

图 17.129 互补 PWM 模式时的 TRDGRAi、TRDGRBi、TRDGRCi 和 TRDGRDi 寄存器

在互补 PWM 模式中，以下寄存器无效：

TRDPMR、TRDOCR、TRDDF0、TRDDF1、TRDIORA0、TRDIORC0、TRDPOCR0、TRDIORA1、TRDIORC1、TRDPOCR1

表 17.46 互补 PWM 模式时的 TRDGRji 寄存器功能

寄存器	设定	寄存器功能	PWM 输出引脚
TRDGRA0	—	通用寄存器。初始设定时必须设定 PWM 周期。 设定范围：TRD0 寄存器的值 ≤ 设定值 ≤ FFFFh-TRD0 寄存器的值 不能在 TRDSTR 寄存器的 TSTART0 和 TSTART1 位为“1”（开始计数）时设定。	（TRDIOC0 在每半个周期进行反相输出）
TRDGRB0	—	通用寄存器。初始设定时必须设定 PWM1 输出的变化点。 设定范围：TRD0 寄存器的值 ≤ 设定值 ≤ TRDGRA0 的值 -TRD0 寄存器的值 不能在 TRDSTR 寄存器的 TSTART0 和 TSTART1 位为“1”（开始计数）时设定。	TRDIOB0 TRDIOD0
TRDGRA1	—	通用寄存器。初始设定时必须设定 PWM2 输出的变化点。 设定范围：TRD0 寄存器的值 ≤ 设定值 ≤ TRDGRA0 的值 -TRD0 寄存器的值 不能在 TRDSTR 寄存器的 TSTART0 和 TSTART1 位为“1”（开始计数）时设定。	TRDIOA1 TRDIOC1
TRDGRB1	—	通用寄存器。初始设定时必须设定 PWM3 输出的变化点。 设定范围：TRD0 寄存器的值 ≤ 设定值 ≤ TRDGRA0 的值 -TRD0 寄存器的值 不能在 TRDSTR 寄存器的 TSTART0 和 TSTART1 位为“1”（开始计数）时设定。	TRDIOB1 TRDIOD1
TRDGRC0	—	（在互补 PWM 模式时不使用）	—
TRDGRD0	BFD0=1	缓冲寄存器。必须设定下一个 PWM1 输出的变化点（参照“17.4.2 缓冲器运行”）。 设定范围：TRD0 寄存器的值 ≤ 设定值 ≤ TRDGRA0 的值 -TRD0 寄存器的值 初始设定时必须设定为和 TRDGRB0 寄存器相同的值。	TRDIOB0 TRDIOD0
TRDGRC1	BFC1=1	缓冲寄存器。必须设定下一个 PWM2 输出的变化点（参照“17.4.2 缓冲器运行”）。 设定范围：TRD0 寄存器的值 ≤ 设定值 ≤ TRDGRA0 的值 -TRD0 寄存器的值 初始设定时必须设定为和 TRDGRA1 寄存器相同的值。	TRDIOA1 TRDIOC1
TRDGRD1	BFD1=1	缓冲寄存器。必须设定下一个 PWM3 输出的变化点（参照“17.4.2 缓冲器运行”）。 设定范围：TRD0 寄存器的值 ≤ 设定值 ≤ TRDGRA0 的值 -TRD0 寄存器的值 初始设定时必须设定为和 TRDGRB1 寄存器相同的值。	TRDIOB1 TRDIOD1

BFC0、BFD0、BFC1 和 BFD1：TRDMR 寄存器的位

由于不能在开始计数后直接写 TRDGRB0、TRDGRA1 和 TRDGRB1 寄存器（禁止事项），所以必须将 TRDGRD0、TRDGRC1 和 TRDGRD1 用作缓冲器。但是，在写 TRDGRD0、TRDGRC1 和 TRDGRD1 时，必须在先将 BFD0、BFC1 和 BFD1 位置“0”（通用寄存器）后再给这些寄存器写数据。此后，可以将 BFD0、BFC1 和 BFD1 位置“1”（缓冲寄存器）。




图 17.130 互补 PWM 模式的输出模型

17.4.9.1 从缓冲寄存器的数据传送时序

- 数据从 TRDGRD0、TRDGRC1、TRDGRD1 寄存器传送到 TRDGRB0、TRDGRA1、TRDGRB1 寄存器。如果 TRDFCR 寄存器的 CMD1~CMD0 位为 “10b”，就在 TRD1 下溢时传送。
如果 CMD1~CMD0 位为 “11b”，就在 TRD0 和 TRDGRA0 寄存器比较匹配时传送。

17.4.9.2 A/D 触发的产生

如果 TRD0 和 TRDGRA0 寄存器比较匹配，就能将 TRD1 的下溢作为 A/D 转换器开始转换的触发信号使用。必须通过 TRDFCR 寄存器的 ADEG 和 ADTRG 位选择。

另外，必须将 ADCON0 寄存器的 ADCAP 位置 “1”（用定时器 RD 开始）。

17.4.10 PWM3 模式

输出 2 个相同周期的 PWM 波形。

PWM3 模式的框图如图 17.132 所示，PWM3 模式的规格如表 17.47 所示，PWM3 模式的关联寄存器和运行例子分别如图 17.133 ~ 图 17.140 和图 17.141 所示。




图 17.132 PWM3 模式的框图

表 17.47 PWM3 模式的规格

项目	规格
计数源	f1、f2、f4、f8、f32、fOCO40M
计数运行	TRD0 为递增计数（不使用 TRD1）
PWM 波形	<p>PWM 周期: $1/fk \times (m+1)$ TRDIOA0 输出的有效电平宽度: $1/fk \times (m-n)$ TRDIOB0 输出的有效电平宽度: $1/fk \times (p-q)$ fk: 计数源的频率 m: TRDGRA0 寄存器的设定值 n: TRDGRA1 寄存器的设定值 p: TRDGRB0 寄存器的设定值 q: TRDGRB1 寄存器的设定值</p> <p style="text-align: right;">(有效电平为“H”时)</p>
计数开始条件	将 TRDSTR 寄存器的 TSTART0 位置“1”（开始计数）
计数停止条件	<ul style="list-style-type: none"> 在 TRDSTR 寄存器的 CSEL0 位为“1”时，将 TSTART0 位置“0”（停止计数） PWM 输出引脚保持计数停止前的输出电平 在 TRDSTR 寄存器的 CSEL0 位为“0”并且 TRDGRA0 比较匹配时停止计数 PWM 输出引脚保持由比较匹配引起输出变化后的电平
中断请求发生时序	<ul style="list-style-type: none"> 比较匹配（TRDi 寄存器和 TRDGRji 寄存器的内容相同） TRD0 上溢
TRDIOA0、TRDIOB0 引脚功能	PWM 输出
TRDIOC0、TRDIOD0、 TRDIOA1 ~ TRDIOD1 引脚功能	可编程输入 / 输出端口
$\overline{\text{INT0}}$ 引脚功能	可编程输入 / 输出端口、脉冲输出强制截止的信号输入引脚或者 $\overline{\text{INT0}}$ 中断输入引脚
读定时器	如果读 TRD0 寄存器，就读取计数值
写定时器	能写 TRD0 寄存器
选择功能	<ul style="list-style-type: none"> 脉冲输出强制截止的信号输入（参照“17.4.4 脉冲输出的强制截止”） 各引脚的有效电平选择 缓冲器运行（参照“17.4.2 缓冲器运行”）

i=0 ~ 1, j=A、B、C、D




图 17.133 PWM3 模式时的 TRDSTR 和 TRDMR 寄存器




图 17.134 PWM3 模式时的 TRDFCR 寄存器




图 17.135 PWM3 模式时的 TRDOER1 ~ TRDOER2 寄存器




图 17.136 PWM3 模式时的 TRDOCR 和 TRDCR0 寄存器

定时器RD状态寄存器i (i=0~1)

符号	地址	复位后的值
TRDSR0	地址0143h	11100000b
TRDSR1	地址0153h	11000000b

位符号	位名	功能	RW
IMFA	输入捕捉/比较匹配标志A	[置“0”的条件] 读后写“0”(注1)。 [置“1”的条件] 在TRDi和TRDGRAi的值相同时。	RW
IMFB	输入捕捉/比较匹配标志B	[置“0”的条件] 读后写“0”(注1)。 [置“1”的条件] 在TRDi和TRDGRBi的值相同时。	RW
IMFC	输入捕捉/比较匹配标志C	[置“0”的条件] 读后写“0”(注1)。 [置“1”的条件] 在TRDi和TRDGRCi的值相同时(注2)。	RW
IMFD	输入捕捉/比较匹配标志D	[置“0”的条件] 读后写“0”(注1)。 [置“1”的条件] 在TRDi和TRDGRDi的值相同时(注2)。	RW
OVF	上溢标志	[置“0”的条件] 读后写“0”(注1)。 [置“1”的条件] 在TRDi上溢时。	RW
UDF	下溢标志 (注1)	在PWM3模式时无效。	RW
— (b7-b6)	什么也不指定。只能写“0”，读时值为“1”。		—

注1. 写的结果如下：

- 在读的结果为“1”时，如果对相同位写“0”该位就变为“0”。
- 在读的结果为“0”时，即使对相同位写“0”该位也不变(如果在读后从“0”变为“1”，即使写“0”也不改变“1”的状态)。
- 即使写“1”也不变。

注2. 包括TRDMR寄存器的BFji位(j=C或者D)为“1”(TRDGRji为缓冲寄存器)的情况。

图 17.137 PWM3 模式时的 TRDSR0 ~ TRDSR1 寄存器




图 17.138 PWM3 模式时的 TRDIER0 ~ TRDIER1 寄存器




图 17.139 PWM3 模式时的 TRD0 寄存器

表 17.48 PWM3 模式时的 TRDGR_{ji} 寄存器功能

寄存器	设定	寄存器功能	PWM 输出引脚
TRDGRA0	—	通用寄存器。必须设定 PWM 周期。 设定范围：设定值 \geq TRDGRA1 寄存器的值	TRDIOA0
TRDGRA1		通用寄存器。必须设定 PWM 输出的变化点（变为有效电平的时序）。 设定范围：设定值 \leq TRDGRA0 寄存器的值	
TRDGRB0		通用寄存器。必须设定 PWM 输出的变化点（恢复初始输出电平的时序）。 设定范围：TRDGRB1 寄存器的值 \leq 设定值 \leq TRDGRA0 寄存器的值	TRDIOB0
TRDGRB1		通用寄存器。必须设定 PWM 输出的变化点（变为有效电平的时序）。 设定范围：设定值 \leq TRDGRB0 寄存器的值	
TRDGRC0	BFC0=0	（在 PWM3 模式时不使用）	—
TRDGRC1	BFC1=0		
TRDGRD0	BFD0=0		
TRDGRD1	BFD1=0		
TRDGRC0	BFC0=1	缓冲寄存器。必须设定下一个 PWM 的周期（参照“17.4.2 缓冲器运行”）。 设定范围：设定值 \geq TRDGRC1 寄存器的值	TRDIOA0
TRDGRC1	BFC1=1	缓冲寄存器。必须设定下一个 PWM 输出的变化点（参照“17.4.2 缓冲器运行”）。 设定范围：设定值 \leq TRDGRC0 寄存器的值	
TRDGRD0	BFD0=1	缓冲寄存器。必须设定下一个 PWM 输出的变化点（参照“17.4.2 缓冲器运行”）。 设定范围：TRDGRD1 寄存器的值 \leq 设定值 \leq TRDGRC0 寄存器的值	TRDIOB0
TRDGRD1	BFD1=1	缓冲寄存器。必须设定下一个 PWM 输出的变化点（参照“17.4.2 缓冲器运行”）。 设定范围：设定值 \leq TRDGRD0 寄存器的值	

BFC0、BFD0、BFC1 和 BFD1：TRDMR 寄存器的位

虽然在 PWM3 模式中不使用 TRDGRC0、TRDGRC1、TRDGRD0、TRDGRD1 寄存器，但是在将这些寄存器用作缓冲寄存器时，必须在先将 BFC0、BFC1、BFD0 和 BFD1 位置“0”（通用寄存器）后再给这些寄存器写数据。此后，可以将 BFC0、BFC1、BFD0 和 BFD1 位置“1”（缓冲寄存器）。




图 17.141 PWM3 模式的运行例子

17.4.11 定时器 RD 中断

定时器 RD 根据各通道的 6 个中断源产生定时器 RD 中断请求。对于各通道，定时器 RD 中断有 1 个 TRDiC ($i=0 \sim 1$) 寄存器 (IR 位和 ILVL0 ~ ILVL2 位) 和 1 个向量。

定时器 RD 中断的关联寄存器如表 17.49 所示，定时器 RD 中断的框图如图 17.142 所示。

表 17.49 定时器 RD 中断的关联寄存器

	定时器 RD 状态寄存器	定时器 RD 中断允许寄存器	定时器 RD 中断控制寄存器
通道 0	TRDSR0	TRDIER0	TRD0IC
通道 1	TRDSR1	TRDIER1	TRD1IC




图 17.142 定时器 RD 中断的框图

定时器 RD 中断与其他可屏蔽中断相同，通过 I 标志、IR 位、ILVL0 ~ ILVL2 位和 IPL 的关系进行中断控制。但是，由于从多个中断请求源产生 1 个中断请求（定时器 RD 中断），所以和其他可屏蔽中断有以下的不同点：

- 当 TRDSR i 寄存器的位为“1”并且其对应的 TRDIER i 寄存器的位为“1”（允许中断）时，TRDiC 寄存器的 IR 位就变为“1”（有中断请求）。
- 当 TRDSR i 寄存器的位或者其对应的 TRDIER i 寄存器的位为“0”时，IR 位就为“0”（无中断请求）。即，一旦 IR 位变为“1”，即使没有接受中断也不保持中断请求。
- 在 IR 位为“1”后，即使发生其他的请求源，IR 位也保持“1”的状态。
- 如果 TRDIER i 寄存器的多个位被置“1”，就必须用 TRDSR i 寄存器判断是哪个请求源发生的中断。
- 即使接受中断，TRDSR i 寄存器的各位也不会自动变为“0”，所以必须在中断程序内将其置“0”。有关置“0”的方法，请参照“各模式的 TRDSR0 ~ TRDSR1 寄存器（图 17.77、图 17.92、图 17.104、图 17.116、图 17.126 和图 17.137）”。

有关 TRDSR i 寄存器，请参照“各模式的 TRDSR0 ~ TRDSR1 寄存器（图 17.77、图 17.92、图 17.104、图 17.116、图 17.126 和图 17.137）”。有关 TRDIER i 寄存器，请参照“各模式的 TRDIER0 ~ TRDIER1 寄存器（图 17.78、图 17.93、图 17.105、图 17.117、图 17.127、图 17.138）”。

TRDiC 寄存器请参照“13.1.6 中断控制”，中断向量请参照“13.1.5.2 可变向量表”。

17.4.12 定时器 RD 的使用注意事项

17.4.12.1 TRDSTR 寄存器

- 必须通过MOV指令写TRDSTR寄存器。
- 在CSELi (i=0~1) 位为“0” (在TRDi寄存器和TRDGRAi寄存器比较匹配时停止计数) 时, 即使将TSTARTi位置“0” (停止计数) 也不停止计数, 并且TSTARTi位也不变。
因此, 在CSELi位为“0”时, 如果不改变TSTARTi位而改变其他位, 就必须将TSTARTi位置“0”。
另外, 当要通过程序停止计数时, 必须在将CSELi位置“1”后将TSTARTi位置“0”。即使同时 (通过1条指令) 将CSELi位和TSTARTi位分别置“1”和“0”, 也无法停止计数。
- 在通过定时器RD输出使用TRDIOji (j=A、B、C、D) 引脚时, 计数停止时的输出电平如表 17.50 所示。

表 17.50 计数器停止时的 TRDIOji (j=A、B、C、D) 引脚的输出电平

计数停止的方法	计数停止时的 TRDIOji 引脚输出
在 CSELi 位为“1”时, 如果将 TSTARTi 置“0”就停止计数	保持以前的输出电平
在 CSELi 位为“0”时, 如果 TRDi 寄存器和 TRDGRAi 寄存器比较匹配就停止计数	保持由比较匹配引起输出变化后的电平

17.4.12.2 TRDi 寄存器 (i=0 ~ 1)

- 在TRDSTR寄存器的TSTARTi位为“1” (开始计数) 的状态下, 当通过程序写TRDi寄存器时, 不能与TRDi寄存器变为“0000h”的时序重叠。
如果TRDi寄存器变为“0000h”的时序和与写TRDi寄存器的时序重叠, 值就无法被写入而TRDi寄存器变为“0000h”。
在通过TRDCRi寄存器的CCLR2~CCLR0位进行以下选择时, 需要注意本事项:
 - “001b” (在和TRDGRAi寄存器比较匹配时清除TRDi)
 - “010b” (在和TRDGRBi寄存器比较匹配时清除TRDi)
 - “011b” (同步清除)
 - “101b” (在和TRDGRCi寄存器比较匹配时清除TRDi)
 - “110b” (在和TRDGRDi寄存器比较匹配时清除TRDi)
- 如果在写TRDi寄存器后接着读相同的寄存器, 就可能读取写入前的值。此时, 必须在写和读之间执行JMP.B指令。

```

程序例          MOV.W  #XXXXh, TRD0    ;写
                  JMP.B  L1          ;JMP.B 指令
                  L1:    MOV.W  TRD0, DATA    ;读
  
```

17.4.12.3 TRDSRi 寄存器 (i=0 ~ 1)

如果在写 TRDSRi 寄存器后接着读相同的寄存器, 就可能读取写入前的值。此时, 必须在写和读之间执行 JMP.B 指令。

```

程序例          MOV.B  #XXh, TRDSR0    ;写
                  JMP.B  L1          ;JMP.B 指令
                  L1:    MOV.B  TRDSR0, DATA    ;读
  
```

17.4.12.4 计数源的转换

- 计数源的转换必须在停止计数后进行。
更改步骤
 1. 将 TRDSTR 寄存器的 TSTART_i (i=0~1) 位置 “0” (停止计数)
 2. 更改 TRDCR_i 寄存器的 TCK2~TCK0 位
- 在将计数源从 fOCO40M 变为其他时钟并且停止 fOCO40M 时, 必须在时钟转换设定后至少等待 2 个 f1 周期, 然后停止 fOCO40M。
更改步骤
 1. 将 TRDSTR 寄存器的 TSTART_i (i=0~1) 位置 “0” (停止计数)
 2. 更改 TRDCR_i 寄存器的 TCK2~TCK0 位
 3. 至少等待 2 个 f1 周期
 4. 将 FRA0 寄存器的 FRA00 位置 “0” (停止高速内部振荡器)

17.4.12.5 输入捕捉功能

- 必须将输入捕捉信号的脉宽至少设定为 3 个定时器 RD 的运行时钟周期 (参照 “表 17.25 定时器 RD 的运行时钟”)。
- 在给 TRDIO_{ji} (i=0~1, j=A、B、C、D) 引脚输入了输入捕捉信号后, 需要等待 2~3 个定时器 RD 的运行时钟周期, 然后将 TRDi 寄存器的值传送到 TRDGR_{ji} 寄存器 (无数字滤波器时)。

17.4.12.6 复位同步 PWM 模式

- 在用于马达控制时, 必须在 OLS0=OLS1 条件下使用。
- 在要设定为复位同步 PWM 模式时, 必须按照以下步骤进行:
更改步骤
 1. 将 TRDSTR 寄存器的 TSTART0 位置 “0” (停止计数)
 2. 将 TRDFCR 寄存器的 CMD1~CMD0 位设定为 “00b” (定时器模式、PWM 模式和 PWM3 模式)
 3. 将 CMD1~CMD0 位设定为 “01b” (复位同步 PWM 模式)
 4. 重新设定定时器 RD 的其他关联寄存器

17.4.12.7 互补 PWM 模式

- 在用于马达控制时, 必须在 OLS0=OLS1 条件下使用。
- 在要更改 TRDFCR 寄存器的 CMD1~CMD0 位时, 必须按照以下步骤进行:
更改步骤: 在设定为互补 PWM 模式时 (包括重新设定), 或者在互补 PWM 模式中改变数据从缓冲寄存器传送到通用寄存器的时序时
 1. 将 TRDSTR 寄存器的 TSTART0 位和 TSTART1 位都置 “0” (停止计数)
 2. 将 TRDFCR 寄存器的 CMD1~CMD0 位设定为 “00b” (定时器模式、PWM 模式和 PWM3 模式)
 3. 将 CMD1~CMD0 位设定为 “10b” 或者 “11b” (互补 PWM 模式)
 4. 重新设定定时器 RD 的其他关联寄存器

更改步骤: 在中止互补 PWM 模式时

1. 将 TRDSTR 寄存器的 TSTART0 位和 TSTART1 位都置 “0” (停止计数)
 2. 将 CMD1~CMD0 位设定为 “00b” (定时器模式、PWM 模式和 PWM3 模式)
- 不能在计数中写 TRDGRA0、TRDGRB0、TRDGRA1 和 TRDGRB1 寄存器。在要改变 PWM 波形时, 必须通过缓冲器运行, 将写入 TRDGRD0、TRDGRC1 和 TRDGRD1 寄存器的值传送到 TRDGRB0、TRDGRA1 和 TRDGRB1 寄存器。

但是，在写TRDGRD0、TRDGRC1和TRDGRD1时，必须在先将BFD0、BFC1和BFD1位置“0”（通用寄存器）后再给这些寄存器写数据。此后，可以将BFD0、BFC1和BFD1位置“1”（缓冲寄存器）。不能更改PWM周期。

- 假设TRDGRA0寄存器的设定值为 m ，TRD0寄存器在从递增计数变为递减计数时进行 $m-1 \rightarrow m \rightarrow m+1 \rightarrow m \rightarrow m-1$ 的计数。

在 $m \rightarrow m+1$ 计数时，IMFA位变为“1”。另外，在TRDFCR寄存器的CMD1~CMD0位为“11b”（互补PWM模式，在TRD0和TRDGRA0寄存器比较匹配时传送缓冲数据）时，缓冲寄存器（TRDGRD0、TRDGRC1和TRDGRD1）的内容传送到通用寄存器（TRDGRB0、TRDGRA1和TRDGRB1）。

在 $m+1 \rightarrow m \rightarrow m-1$ 计数时，IMFA位不变，并且数据也不传送到TRDGRA0寄存器等。




图 17.143 互补 PWM 模式，在 TRD0 和 TRDGRA0 寄存器比较匹配时的运行

- TRD1 在从递减计数变成递增计数时进行 $1 \rightarrow 0 \rightarrow \text{FFFFh} \rightarrow 0 \rightarrow 1$ 的计数。
在 $1 \rightarrow 0 \rightarrow \text{FFFFh}$ 计数时，UDF 位变为“1”。另外，在 TRDFCR 寄存器的 CMD1 ~ CMD0 位为“10b”（互补 PWM 模式，在 TRD1 下溢时传送缓冲数据）时，缓冲寄存器（TRDGRD0、TRDGRC1 和 TRDGRD1）的内容传送到通用寄存器（TRDGRB0、TRDGRA1 和 TRDGRB1）。
在 $\text{FFFFh} \rightarrow 0 \rightarrow 1$ 计数时，OVF 位不变，并且数据也不传送到 TRDGRB0 寄存器等。




图 17.144 互补 PWM 模式，在 TRD1 下溢时的运行

- 必须通过 TRDFCR 寄存器的 CMD1 ~ CMD0 位选择数据从缓冲寄存器传送到通用寄存器的时序。但是，在以下情况时与 CMD1 ~ CMD0 位的值无关，其传送时序如下：

在缓冲寄存器的值 \geq TRDGRA0 寄存器的值时

在 TRD1 寄存器下溢时传送。然后，如果给缓冲寄存器设定大于 “0000h” 并且小于 TRDGRA0 寄存器的值，就在设定后 TRD1 寄存器第 1 次下溢时将数据传送到通用寄存器。此后，以 CMD1 ~ CMD0 位选择的时序传送数据。




图 17.145 互补 PWM 模式，在缓冲寄存器的值 \geq TRDGRA0 寄存器的值时的运行例子

在缓冲寄存器的值为“0000h”时

在 TRD0 和 TRDGRA0 寄存器比较匹配时传送。然后，如果给缓冲寄存器设定大于“0000h”且小于 TRDGRA0 寄存器的值，就在设定后的 TRD0 和 TRDGRA0 寄存器第 1 次比较匹配时将数据传送到通用寄存器。此后，以 CMD1 ~ CMD0 位选择的时序传送数据。




图 17.146 互补 PWM 模式，在缓冲寄存器的值为“0000h”时的运行例子

17.4.12.8 计数源 fOCO40M

计数源 fOCO40M 能用于电源电压 VCC=3.0 ~ 5.5V 的范围。如果电源电压不在此范围时，就不能将 TRDCR0 和 TRDCR1 寄存器的 TCK2 ~ TCK0 位设定为“110b”（将 fOCO40M 选择为计数源）。

18. 串行接口

串行接口由 UART0 和 UART2 二个通道构成。UART0 和 UART2 分别具有产生传送时钟的专用定时器，独立运行。

UART_i (i=0、2) 的框图如图 18.1 所示，发送 / 接收部的框图如图 18.2 所示。

UART_i (i=0、2) 具有时钟同步串行 I/O 模式和时钟异步串行 I/O 模式（UART 模式）。

UART_i 的关联寄存器和 PINSR1 寄存器分别如图 18.3 ~ 图 18.5 和图 18.6 所示。




图 18.1 UART_i (i=0、2) 的框图




图 18.2 发送 / 接收部的框图




图 18.3 U0MR、U2MR、U0BRG 和 U2BRG 寄存器




图 18.4 U0TB、U2TB、U0C0 和 U2C0 寄存器




图 18.5 U0C1、U2C1、U0RB 和 U2RB 寄存器




图 18.6 PINSR1 寄存器

18.1 时钟同步串行 I/O 模式

时钟同步串行 I/O 模式是用传送时钟进行发送和接收的模式。

时钟同步串行 I/O 模式的规格如表 18.1 所示，时钟同步串行 I/O 模式时使用的寄存器和设定值如表 18.2 所示。

表 18.1 时钟同步串行 I/O 模式的规格

项目	规格
传送数据格式	<ul style="list-style-type: none"> 传送数据长 8 位
传送时钟	<ul style="list-style-type: none"> UiMR 寄存器的 CKDIR 位为 “0”（内部时钟）：$f_i/2(n+1)$ $f_i=f_1、f_8、f_{32}$ $n=UiBRG$ 寄存器的设定值 00h ~ FFh CKDIR 位为 “1”（外部时钟）：从 CLK_i 引脚输入
发送开始条件	<ul style="list-style-type: none"> 发送开始需要以下条件（注 1）： UiC1 寄存器的 TE 位为 “1”（允许发送） UiC1 寄存器的 TI 位为 “0”（UiTB 寄存器有数据）
接收开始条件	<ul style="list-style-type: none"> 接收开始需要以下条件（注 1）： UiC1 寄存器的 RE 位为 “1”（允许接收） UiC1 寄存器的 TE 位为 “1”（允许发送） UiC1 寄存器的 TI 位为 “0”（UiTB 寄存器有数据）
中断请求发生时序	<ul style="list-style-type: none"> 在发送时，能选择以下的任何一个条件： <ul style="list-style-type: none"> UiIRS 位为 “0”（发送缓冲器空）：数据从 UiTB 寄存器传送到 UART_i 发送寄存器时（在发送开始时） UiIRS 位为 “1”（发送结束）：从 UART_i 发送寄存器结束数据发送时 在接收时 数据从 UART_i 接收寄存器传送到 UiRB 寄存器时（在接收结束时）
错误检测	<ul style="list-style-type: none"> 溢出错误（注 2） 在读 UiRB 寄存器前开始接收下一个数据，在接收下一个数据的第 7 位时发生
选择功能	<ul style="list-style-type: none"> CLK 极性选择 传送数据的输出和输入时序能选择传送时钟的上升沿或者下降沿 LSB 先和 MSB 先的选择 选择是从 bit0 还是从 bit7 开始发送和接收 连续接收模式选择 在读 UiRB 寄存器的同时，进入接收允许状态

$i=0、2$

注 1. 在选择外部时钟的情况下，当 UiC0 寄存器的 CKPOL 位为 “0”（在传送时钟的下降沿输出发送数据，在上升沿输入接收数据）时，必须在外部时钟为 “H” 电平的状态下满足条件；当 CKPOL 位为 “1”（在传送时钟的上升沿输出发送数据，在下降沿输入接收数据）时，必须在外部时钟为 “L” 电平的状态下满足条件。

注 2. 当发生溢出错误时，UiRB 寄存器的接收数据（b0 ~ b8）不定，并且 SiRIC 寄存器的 IR 位也不变化。

表 18.2 时钟同步串行 I/O 模式时使用的寄存器和设定值（注 1）

寄存器	位	功能
UiTB	0 ~ 7	设定发送数据
UiRB	0 ~ 7	能读取接收数据
	OER	溢出错误标志
UiBRG	0 ~ 7	设定位送率
UiMR	SMD2 ~ SMD0	必须设定为“001b”
	CKDIR	选择内部时钟或者外部时钟
UiC0	CLK1 ~ CLK0	选择 UiBRG 寄存器的计数源
	TXEPT	发送寄存器空标志
	NCH	选择 TXDi 引脚的输出格式
	CKPOL	选择传送时钟的极性
	UFORM	选择 LSB 先或者 MSB 先
UiC1	TE	在允许发送 / 接收时，必须置“1”
	TI	发送缓冲器空标志
	RE	在允许接收时，必须置“1”
	RI	接收结束标志
	UiIRS	选择 UARTi 发送中断源
	UiRRM	在允许连续接收模式时，必须置“1”

i=0、2

注 1. 对此表没有记载的位，在时钟同步串行 I/O 模式时只能置“0”。

时钟同步串行 I/O 模式时的输入 / 输出引脚功能如表 18.3 所示。

选择 UARTi (i=0、2) 的运行模式后，在传送开始前 TXDi 引脚输出“H”电平（在 NCH 位为“1”（N 沟道漏极开路输出）时，为高阻抗状态）。

表 18.3 时钟同步串行 I/O 模式时的输入 / 输出引脚功能

引脚名称	功能	选择方法
TXD0 (P1_4)	输出串行数据	(在只进行接收时，进行虚设数据的输出)
RXD0 (P1_5)	输入串行数据	PD1 寄存器的 PD1_5 位 =0 (在只进行发送时，P1_5 能用作输入端口)
CLK0 (P1_6)	输出传送时钟	U0MR 寄存器的 CKDIR 位 =0
	输入传送时钟	U0MR 寄存器的 CKDIR 位 =1 PD1 寄存器的 PD1_6 位 =0
TXD2 (P0_1)	输出串行数据	(在只进行接收时，进行虚设数据的输出)
RXD2 (P0_2)	输入串行数据	PD0 寄存器的 PD0_2 位 =0 (在只进行发送时，P0_2 能用作输入端口)
CLK2 (P0_3)	输出传送时钟	U2MR 寄存器的 CKDIR 位 =0
	输入传送时钟	U2MR 寄存器的 CKDIR 位 =1 PD0 寄存器的 PD0_3 位 =0




图 18.7 时钟同步串行 I/O 模式时的发送 / 接收时序例子

18.1.1 极性选择功能

传送时钟的极性如图 18.8 所示。能通过 UiC0 寄存器 (i=0、2) 的 CKPOL 位选择传送时钟的极性。




图 18.8 传送时钟的极性

18.1.2 LSB 先或者 MSB 先的选择

传送格式如图 18.9 所示。能通过 UiC0 寄存器 (i=0、2) 的 UFORM 位选择传送格式。




图 18.9 传送格式

18.1.3 连续接收模式

通过将 UiC1 寄存器 (i=0、2) 的 UiRRM 位设定为 “1” (允许连续接收模式), 进入连续接收模式。在连续接收模式中, 如果读 UiRB 寄存器, UiC1 寄存器的 TI 位就变为 “0” (UiTB 有数据)。在 UiRRM 位为 “1” 时, 不能通过程序给 UiTB 寄存器写虚设数据。

18.2 时钟异步串行 I/O (UART) 模式

时钟异步串行 I/O 模式是在设定任意位速率和传送数据格式后进行发送和接收的模式。

时钟异步串行 I/O 模式的规格如表 18.4 所示, UART 模式时使用的寄存器和设定值如表 18.5 所示。

表 18.4 时钟异步串行 I/O 模式的规格

项目	规格
传送数据格式	<ul style="list-style-type: none"> • 字符位 (传送数据) 能选择 7 位、8 位、9 位 • 起始位 1 位 • 奇偶校验位 能选择奇校验、偶校验或者无校验 • 停止位 能选择 1 位、2 位
传送时钟	<ul style="list-style-type: none"> • UiMR 寄存器的 CKDIR 位为 “0” (内部时钟): $f_j/16(n+1)$ $f_j=f_1、f_8、f_{32}$ $n=UiBRG$ 寄存器的设定值 00h ~ FFh • CKDIR 位为 “1” (外部时钟): $f_{EXT}/16(n+1)$ f_{EXT} 为 CLKi 引脚的输入 $n=UiBRG$ 寄存器的设定值 00h ~ FFh
发送开始条件	<ul style="list-style-type: none"> • 发送开始需要以下条件: UiC1 寄存器的 TE 位为 “1” (允许发送) UiC1 寄存器的 TI 位为 “0” (UiTB 寄存器有数据)
接收开始条件	<ul style="list-style-type: none"> • 接收开始需要以下条件: UiC1 寄存器的 RE 位为 “1” (允许接收) 检测到起始位
中断请求发生时序	<ul style="list-style-type: none"> • 在发送时, 能选择以下的任何一个条件: <ul style="list-style-type: none"> — UiIRS 位为 “0” (发送缓冲器空): 数据从 UiTB 寄存器传送到 UARTi 传送寄存器时 (在发送开始时) — UiIRS 位为 “1” (发送结束): 从 UARTi 发送寄存器结束数据发送时 • 在接收时 数据从 UARTi 接收寄存器传送到 UiRB 寄存器时 (在接收结束时)
错误检测	<ul style="list-style-type: none"> • 溢出错误 (注 1) 在读 UiRB 寄存器前开始接收下一个数据, 在接收下一个数据的最后停止位的前一位时发生 • 帧错误 在未检测到设定的停止位个数时发生 • 奇偶校验错误 当允许奇偶校验时, 在奇偶校验位和字符位中的 “1” 的个数不等于设定的个数时发生 • 总错误标志 在发生溢出错误、帧错误或者奇偶校验错误时为 “1”

i=0、2

注 1. 当溢出错误发生时, UiRB 寄存器的接收数据 (b0 ~ b8) 不定, 并且 SiRIC 寄存器的 IR 位也不变化。

表 18.5 UART 模式时使用的寄存器和设定值

寄存器	位	功能
UiTB	0 ~ 8	设定发送数据 (注 1)
UiRB	0 ~ 8	能读取接收数据 (注 1、2)
	OER、FER、PER、SUM	错误标志
UiBRG	0 ~ 7	设定位速率
UiMR	SMD2 ~ SMD0	在传送数据为 7 位时, 设定 “100b” 在传送数据为 8 位时, 设定 “101b” 在传送数据为 9 位时, 设定 “110b”
	CKDIR	选择内部时钟或者外部时钟
	STPS	选择停止位
	PRY、PRYE	选择有无奇偶校验、偶数校验或者奇数校验
UiC0	CLK1 ~ CLK0	选择 UiBRG 寄存器的计数源
	TXEPT	发送寄存器空标志
	NCH	选择 TXDi 引脚的输出格式
	CKPOL	必须置 “0”
	UFORM	在传送数据长为 8 位时, 能选择是 LSB 先还是 MSB 先 在传送数据长为 7 位或者 9 位时, 必须置 “0”
UiC1	TE	在允许发送时, 必须置 “1”
	TI	发送缓冲器空标志
	RE	在允许接收时, 必须置 “1”
	RI	接收结束标志
	UiIRS	选择 UARTi 发送中断源
	UiRRM	必须置 “1”

i=0、2

注 1. 使用的位为: 当传送数据长为 7 位时, bit0 ~ 6; 当传送数据长为 8 位时, bit0 ~ 7; 当传送数据长为 9 位时, bit0 ~ 8

注 2. 传送数据长为 7 位时的 bit7 ~ 8 和传送数据长为 8 位时的 bit8 的内容不定。

UART 模式时的输入 / 输出引脚功能如表 18.6 所示。

选择 UARTi (i=0、2) 的运行模式后, 在传送开始前 TXDi 引脚输出 “H” 电平 (在 NCH 位为 “1” (N 沟道漏极开路输出) 时, 为高阻抗状态)。

表 18.6 UART 模式时的输入 / 输出引脚功能

引脚名称	功能	选择方法
TXD0 (P1_4)	输出串行数据	(在只进行接收时, 不能作为端口使用)
RXD0 (P1_5)	输入串行数据	PD1 寄存器的 PD1_5 位 =0 (在只进行发送时, P1_5 能用作输入端口)
CLK0 (P1_6)	可编程输入 / 输出端口	U0MR 寄存器的 CKDIR 位 =0
	输入传送时钟	U0MR 寄存器的 CKDIR 位 =1 PD1 寄存器的 PD1_6 位 =0
TXD2 (P0_1)	输出串行数据	(在只进行接收时, 不能作为端口使用)
RXD2 (P0_2)	输入串行数据	PD0 寄存器的 PD0_2 位 =0 (在只进行发送时, P0_2 能用作输入端口)
CLK2 (P0_3)	可编程输入 / 输出端口	U2MR 寄存器的 CKDIR 位 =0
	输入传送时钟	U2MR 寄存器的 CKDIR 位 =1 PD0 寄存器的 PD0_3 位 =0




图 18.10 UART 模式时的发送时序例子




图 18.11 UART 模式时的接收时序例子

18.2.1 位速率

在 UART 模式中, 由 UiBRG 寄存器 (i=0、2) 分频的频率的 16 分频为位速率。

UiBRG 寄存器 (i=0、2) 的设定值的计算式如图 18.12 所示, UART 模式时的位速率设定例子 (在选择内部时钟时) 如表 18.7 所示。




图 18.12 UiBRG 寄存器 (i=0、2) 的设定值的计算式

表 18.7 UART 模式时的位速率设定例（在选择内部时钟时）

位速率 (bps)	UiBRG 的计数源	系统时钟 =20MHz			系统时钟 =18.432MHz (注 1)			系统时钟 =8MHz		
		UiBRG 的设定值	实际时间 (bps)	设定误差 (%)	UiBRG 的设定值	实际时间 (bps)	设定误差 (%)	UiBRG 的 设定值	实际时间 (bps)	设定误差 (%)
1200	f8	129 (81h)	1201.92	0.16	119 (77h)	1200.00	0.00	51 (33h)	1201.92	0.16
2400	f8	64 (40h)	2403.85	0.16	59 (3Bh)	2400.00	0.00	25 (19h)	2403.85	0.16
4800	f8	32 (20h)	4734.85	-1.36	29 (1Dh)	4800.00	0.00	12 (0Ch)	4807.69	0.16
9600	f1	129 (81h)	9615.38	0.16	119 (77h)	9600.00	0.00	51 (33h)	9615.38	0.16
14400	f1	86 (56h)	14367.82	-0.22	79 (4Fh)	14400.00	0.00	34 (22h)	14285.71	-0.79
19200	f1	64 (40h)	19230.77	0.16	59 (3Bh)	19200.00	0.00	25 (19h)	19230.77	0.16
28800	f1	42 (2Ah)	29069.77	0.94	39 (27h)	28800.00	0.00	16 (10h)	29411.76	2.12
38400	f1	32 (20h)	37878.79	-1.36	29 (1Dh)	38400.00	0.00	12 (0Ch)	38461.54	0.16
57600	f1	21 (15h)	56818.18	-1.36	19 (13h)	57600.00	0.00	8 (08h)	55555.56	-3.55
115200	f1	10(0Ah)	113636.36	-1.36	9(09h)	115200.00	0.00	—	—	—

i=0、2

注 1. 对于高速内部振荡器，必须将 FRA7 寄存器的校正值写到 FRA1 寄存器。这是系统时钟选择高速内部振荡器并且将 FRA2 寄存器的 FRA22 ~ FRA20 位设定为“000b”（2 分频模式）的情况。有关高速内部振荡器的精度，请参照“23. 电特性”。

18.3 串行接口的使用注意事项

- 与时钟同步串行 I/O 模式和时钟异步串行 I/O 模式无关，在读取 UiRB（i=0、2）寄存器时必须以 16 位为单位进行。

在读取 UiRB 寄存器的高位字节时，UiRB 寄存器的 PER、FER 位和 UiC1 寄存器的 RI 位变为“0”。接收错误必须在读取 UiRB 寄存器后通过读取的值确认。

<读取接收缓冲寄存器的程序例子>

```
MOV.W    00A6H, R0    ; 读取 U0RB 寄存器
```

- 在传送数据位长为 9 位的时钟异步串行 I/O 模式中写 UiTB 寄存器时，必须以 8 位为单位按高位字节 → 低位字节的顺序进行。

<给发送缓冲寄存器写数据的程序例子>

```
MOV.B    #XXH, 00A3H    ; 写 U0TB 寄存器的高位字节
MOV.B    #XXH, 00A2H    ; 写 U0TB 寄存器的低位字节
```


19. 硬件 LIN

硬件 LIN 与定时器 RA 和 UATR0 联合进行 LIN 通信。

19.1 特点

硬件 LIN 有以下特点。硬件 LIN 的框图如图 19.1 所示。

【主模式】

- Synch Break 的产生
- 总线冲突的检测

【从属模式】

- Synch Break 的检测
- Synch Field 的测量
- Synch Break 和 Synch Field 信号的 UART0 输入控制功能
- 总线冲突的检测

注 1. 通过 INT1 检测 Wake Up 功能




图 19.1 硬件 LIN 的框图

19.2 输入 / 输出引脚

硬件 LIN 的引脚结构如表 19.1 所示。

表 19.1 引脚结构

名称	略称	输入 / 输出	功能
接收数据的输入	RXD0	输入	硬件 LIN 的接收数据的输入引脚
发送数据的输出	TXD0	输出	硬件 LIN 的发送数据的输出引脚

19.3 寄存器构成

硬件 LIN 有以下寄存器。

寄存器的详情内容如图 19.2 和图 19.3 所示。

- LIN 控制寄存器 2 (LINCR2)
- LIN 控制寄存器 (LINCR)
- LIN 状态寄存器 (LINST)




图 19.2 LINCR2 和 LINCR 寄存器




图 19.3 LINST 寄存器

19.4 运行说明

19.4.1 主模式

在主模式中，标题段的发送运行例子和发送流程图例子分别如图 19.4 和图 19.5 ~图 19.6 所示。

硬件 LIN 发送标题段时的运行如下：

1. 如果将定时器RA的TRACR寄存器的TSTART位置“1”，TXD0引脚就在定时器RA的TRAPRE和TRA寄存器所设定的时间内输出“L”电平。
2. 当定时器RA下溢时，TXD0引脚就反相输出，并且将LINST寄存器的SBDCT标志置“1”。此时，如果LINCR寄存器的SBIE位已被置“1”，就产生定时器RA中断。
3. 从UART0发送55h。
4. 在发送55h结束后，从UART0发送ID段。
5. 在ID段发送结束后，进行应答段的通信。




图 19.4 标题段的发送运行例子




图 19.5 标题段的发送流程图例子 (1)




图 19.6 标题段的发送流程图例子 (2)

19.4.2 从属模式

从属模式中的标题段的接收运行例子和接收流程例子分别如图 19.7 和图 19.8 ~ 图 19.10 所示。

硬件 LIN 接收标题段时的运行如下：

1. 如果将在硬件 LIN 的 LINCR 寄存器的 LSTART 位置 “1”，就能检测 Synch Break。
2. 如果 “L” 电平的输入时间 \geq 定时器 RA 所设定的时间，就认为是 Synch Break 而被检测，并且将 LINST 寄存器的 SBDCT 标志置 “1”。此时，如果 LINCR 寄存器的 SBIE 位已被置 “1”，就产生定时器 RA 中断，然后进行 Synch Field 的测量。
3. 接收 Synch Field (55h)。此时，通过定时器 RA 检测起始位和 bit0~6 之间的时间。此时，可通过 LINCR 的 SBE 位选择是否允许 Synch Field 信号输入到 UART0 的 RXD0。
4. 当 Synch Field 测量结束时，就将 LINST 寄存器的 SFDCT 标志置 “1”。此时，如果 LINCR 寄存器的 SFIE 位已被置 “1”，就产生定时器 RA 中断。
5. 在 Synch Field 测量结束后，根据定时器 RA 的计数值计算出传送速度，将该传送速度设定到 UART0，并且重新设定定时器 RA 的 TRAPRE 寄存器和 TRA 寄存器。然后，从 UART0 接收 ID 段。
6. 在 ID 段接收结束后，进行应答段的通信。




图 19.7 标题段的接收运行例子




图 19.8 标题段的接收流程图例子 (1)




图 19.9 标题段的接收流程图例子 (2)




图 19.10 标题段的接收流程图例子 (3)

19.4.3 总线冲突检测功能

在允许 UART0 发送 (U0C1 寄存器的 TE 位为 “1”) 时, 能使用总线冲突检测功能。要在发送 Synch Break 中进行总线冲突检测时, 必须将 LINCR2 寄存器的 BCE 位置 “1” (总线冲突检测有效)。

检测总线冲突时的运行例子如图 19.11 所示。




图 19.11 检测总线冲突时的运行例子

19.4.4 硬件 LIN 的结束处理

硬件 LIN 通信结束的流程图例子如图 19.12 所示。

必须在以下时序进行硬件 LIN 的结束处理：

- 使用总线冲突检测功能时：
在校验和发送结束后进行硬件 LIN 的结束处理
- 不使用总线冲突检测功能时：
在标题段发送和接收结束后进行硬件 LIN 的结束处理




图 19.12 硬件 LIN 通信结束的流程图例子

19.5 中断请求

硬件 LIN 产生的中断请求有 Synch Break 检测、Synch Break 产生结束、Synch Field 测量结束和检测总线冲突的 4 种中断请求。这些中断和定时器 RA 的中断共用。

硬件 LIN 的中断请求如表 19.2。

表 19.2 硬件 LIN 的中断请求

中断请求	状态标志	中断源
检测 Synch Break	SBDCT	在通过定时器 RA 测量 RXD0 的“L”电平输入时间中发生下溢时，或者在通信中“L”电平的输入时间长于 Synch Break 时间时。
Synch Break 产生结束		在定时器 RA 设定的期间内结束对 TXD0 输出“L”电平时
Synch Field 测量结束	SFDCT	在通过定时器 RA 测量到 Synch Field 的第 6 位时
检测总线冲突	BCDCT	在允许 UART0 发送的情况下，在数据锁存时序 RXD0 的输入值和 TXD0 的输出值不同时

19.6 硬件 LIN 的使用注意事项

有关标题段和应答段的超时处理，必须以 Synch Break 检测中断为起点，通过其他定时器进行时间测量。

20. A/D 转换器

A/D 转换器采用 10 位逐次逼近的 A/D 转换方式，由电容耦合放大器构成。模拟输入与 P0_0 ~ P0_3、P0_5 和 P1_0 ~ P1_3 引脚复用。在使用这些输入引脚时，必须将对应的端口方向位置“0”（输入模式）。另外，在不使用 A/D 转换器时，如果将 ADCON1 寄存器的 VCUT 位置“0”（不连接 Vref），从 VREF 引脚到梯形电阻就没有电流通过，能降低功耗。

A/D 转换的结果被保存到 AD 寄存器。

A/D 转换器的性能如表 20.1 所示，A/D 转换器的框图和关联寄存器分别如图 20.1 和图 20.2 ~ 图 20.3 所示。

表 20.1 A/D 转换器的性能

项目	性能
A/D 转换方式	逐次逼近方式（电容耦合放大器）
模拟输入电压（注 1）	0V ~ AVCC
运行时钟 ϕ AD（注 2）	在 $4.2V \leq AVCC \leq 5.5V$ 时，f1、f2、f4、fOCO-F 在 $2.7V \leq AVCC < 4.2V$ 时，f2、f4、fOCO-F
分辨率	能选择 8 位或者 10 位
绝对精度	在 $AVCC=V_{ref}=5V$ 、 $\phi AD=10MHz$ 时 <ul style="list-style-type: none"> 分辨率为 8 位时，$\pm 2LSB$ 分辨率为 10 位时，$\pm 3LSB$ 在 $AVCC=V_{ref}=3.3V$ 、 $\phi AD=10MHz$ 时 <ul style="list-style-type: none"> 分辨率为 8 位时，$\pm 2LSB$ 分辨率为 10 位时，$\pm 5LSB$
运行模式	单次模式、重复模式（注 3）
模拟输入引脚	9 个（AN2 和 AN4 ~ AN11）
A/D 转换开始条件	<ul style="list-style-type: none"> 软件触发 将 ADCON0 寄存器的 ADST 位置“1”（开始 A/D 转换） 捕捉 在 ADST 位为“1”的状态下发生定时器 RD 的中断请求
每个引脚的转换速度	<ul style="list-style-type: none"> 无采样 & 保持功能 在分辨率为 8 位时，为 49 个 ϕAD 周期；在分辨率为 10 位时，为 59 个 ϕAD 周期 有采样 & 保持功能 在分辨率为 8 位时，为 28 个 ϕAD 周期；在分辨率为 10 位时，为 33 个 ϕAD 周期

注 1. 不依存有无采样 & 保持功能。

当模拟输入电压超过基准电压时，在 10 位模式时 A/D 转换结果为 3FFh，在 8 位模式时 A/D 转换结果为 FFh。

注 2. 在 $2.7V \leq AVCC \leq 5.5V$ 时， ϕAD 频率不能超过 10MHz。

无采样 & 保持功能时， ϕAD 的频率不能低于 250kHz。

有采样 & 保持功能时， ϕAD 的频率不能低于 1MHz。

注 3. 重复模式只能在 8 位模式时使用。




图 20.1 A/D 转换器的框图




图 20.2 ADCON0 寄存器




图 20.3 ADCON1、ADCON2 和 AD 寄存器

20.1 单次模式

单次模式是对所选的 1 个引脚的输入电压进行 1 次 A/D 转换。

单次模式的规格如表 20.2 所示，单次模式时的 ADCON0 寄存器和 ADCON1 寄存器分别如图 20.4 所示和图 20.5 所示。

表 20.2 单次模式的规格

项目	规格
功能	对 CH2 ~ CH0 位和 ADGSEL0 位所选的引脚的输入电压进行 1 次 A/D 转换
开始条件	<ul style="list-style-type: none"> 在 ADCAP 位为“0”（软件触发）时将 ADST 位置“1”（A/D 转换开始） 在 ADCAP 位为“1”（通过定时器 RD（互补 PWM 模式）开始）时在 ADST 位为“1”的状态下 TRD0 和 TRDGRA0 寄存器比较匹配或者 TRD1 下溢
停止条件	<ul style="list-style-type: none"> 在 A/D 转换结束（ADCAP 位为“0”（软件触发））时 ADST 位变为“0” 将 ADST 位置“0”
中断请求发生时序	在 A/D 转换结束时
输入引脚	从 AN2 和 AN4 ~ AN11 中选择 1 个引脚
读 A/D 转换值	读 AD 寄存器




图 20.4 单次模式时的 ADCON0 寄存器



图 20.5 单次模式时的 ADCON1 寄存器

20.2 重复模式

重复模式是对所选的 1 个引脚的输入电压重复进行 A/D 转换的模式。

重复模式的规格如表 20.3 所示，重复模式时的 ADCON0 寄存器和 ADCON1 寄存器分别如图 20.6 和图 20.7 所示。

表 20.3 重复模式的规格

项目	规格
功能	对 CH2 ~ CH0 位和 ADGSEL0 位所选的引脚的输入电压重复进行 A/D 转换
开始条件	<ul style="list-style-type: none"> • 在 ADCAP 位为 “0”（软件触发）时将 ADST 位置 “1”（A/D 转换开始） • 在 ADCAP 位为 “1”（通过定时器 RD（互补 PWM 模式）开始）时在 ADST 位为 “1” 的状态下 TRD0 和 TRDGRA0 寄存器比较匹配或者 TRD1 下溢
停止条件	将 ADST 位置 “0”
中断请求发生时序	不发生
输入引脚	从 AN2 和 AN4 ~ AN11 中选择 1 个引脚
读 A/D 转换值	读 AD 寄存器




图 20.6 重复模式时的 ADCON0 寄存器



图 20.7 重复模式时的 ADCON1 寄存器

20.3 采样 & 保持

如果将 ADCON2 寄存器的 SMP 位置“1”（有采样 & 保持功能），就能提高每个引脚的转换速度。采样 & 保持功能对所有运行模式都有效。必须在选择有无采样 & 保持功能后启动 A/D 转换。

A/D 转换时序图如图 20.8 所示。




图 20.8 A/D 转换时序图

20.4 A/D 转换周期数

A/D 转换周期数如图 20.9 所示。

A/D转换模式		第1位的转换时间		第2位以后的转换时间		结束处理	
		转换时间	采样时间	比较时间	采样时间	比较时间	结束处理
无采样 & 保持	8位	49个φAD	4个φAD	2.0个φAD	2.5个φAD	2.5个φAD	8.0个φAD
无采样 & 保持	10位	59个φAD	4个φAD	2.0个φAD	2.5个φAD	2.5个φAD	8.0个φAD
有采样 & 保持	8位	28个φAD	4个φAD	2.5个φAD	0.0个φAD	2.5个φAD	4.0个φAD
有采样 & 保持	10位	33个φAD	4个φAD	2.5个φAD	0.0个φAD	2.5个φAD	4.0个φAD

图 20.9 A/D 转换周期数

20.5 模拟输入内部等效电路

模拟输入内部等效电路如图 20.10 所示。




图 20.10 模拟输入内部等效电路

20.6 A/D 转换时传感器的输出阻抗

为了保证 A/D 转换的正常进行，需要在规定时间内完成对图 20.11 的内部电容 C 充电。假设该规定时间（采样时间）设为 T，传感器等效电路的输出阻抗为 R0，单片机内部的电阻为 R，A/D 转换的精度（误差）为 X，分辨率为 Y（在 10 位模式时 Y 为 1024，在 8 位模式时 Y 为 256）。

$$\text{通常, } VC = VIN \left\{ 1 - e^{-\frac{1}{C(R0+R)}t} \right\}$$

$$\text{当 } t=T \text{ 时, 根据 } VC = VIN - \frac{X}{Y} \text{ 得 } VIN = VIN \left(1 - \frac{X}{Y} \right),$$

$$e^{-\frac{1}{C(R0+R)}T} = \frac{X}{Y}$$

$$-\frac{1}{C(R0+R)}T = \ln \frac{X}{Y}$$

$$\text{所以, } R0 = -\frac{T}{C \cdot \ln \frac{X}{Y}} - R$$

模拟输入引脚和外部传感器的等效电路例子如图 20.11 所示。在 VIN 和 VC 的差为 0.1LSB 时，求出在 T 时间内电容 C 引脚间电压 VC 从 0 变为 VIN - (0.1/1024)VIN 时的阻抗 R0。(0.1/1024) 表示在 10 位模式的 A/D 转换时，将电容充电不充分而引起的 A/D 精度的下降控制在 0.1LSB 内。但是，实际误差是 0.1LSB 加上绝对精度的值。

当 f(XIN)=10MHz 时，无采样 & 保持功能的 A/D 转换模式的 T=0.25μs。可通过以下方法求得在该 T 时间内能对电容 C 充分进行充电的输出阻抗 R0：

T=0.25μs、R=2.8kΩ、C=6.0pF、X=0.1、Y=1024，所以

$$R0 = -\frac{0.25 \times 10^{-6}}{6.0 \times 10^{-12} \cdot \ln \frac{0.1}{1024}} - 2.8 \times 10^3 \approx 1.7 \times 10^3$$

因此，A/D 转换精度（误差）在 0.1LSB 以内的传感器电路输出阻抗 R0 最大为 1.7kΩ。




图 20.11 模拟输入引脚和外部传感器的等效电路例子

20.7 A/D 转换器的使用注意事项

- 对ADCON0寄存器的各位（bit6除外）、ADCON1寄存器的各位以及ADCON2寄存器的SMP位的写操作，必须在A/D转换停止时（发生触发前）进行。
尤其在将VCUT位从“0”（未连接VREF）变为“1”（连接VREF）时，必须在至少经过1 μ s后开始A/D转换。
- 在改变A/D运行模式后，必须重新选择模拟输入引脚。
- 在单次模式使用时
必须在确认A/D转换结束后，读AD寄存器（能通过ADIC寄存器的IR位或者ADCON0寄存器的ADST位判断A/D转换的结束）。
- 在重复模式使用时
必须给A/D转换中的CPU时钟选择不低于A/D转换器运行时钟 ϕ_{AD} 的频率。
不能对 ϕ_{AD} 选择fOCO-F。
- 在A/D转换运行期间，当通过程序将ADCON0寄存器的ADST位置“0”（停止A/D转换）来强制结束时，A/D转换器的转换结果就不定。在通过程序将ADST位置“0”后，不能使用AD寄存器的值。
- 必须在P4_2/VREF引脚和AVSS引脚之间连接0.1 μ F的电容。
- 不能在A/D转换中转移到停止模式。
- A/D转换期间，不能在CM0寄存器的CM02位为“1”（在等待模式时停止外围功能时钟）的状态下转移到等待模式。

21. 闪存

21.1 概要

闪存具有 CPU 改写模式、标准串行输入 / 输出模式和并行输入 / 输出模式的 3 种改写模式。

闪存的性能概要如表 21.1 所示（有关表 21.1 以外的项目，请参照“表 1.1 ~ 表 1.4 规格概要”）。

表 21.1 闪存的性能概要

项目		性能
闪存的运行模式		3 种模式（CPU 改写、标准串行输入 / 输出和并行输入 / 输出模式）
擦除块分配		请参照图 21.1 和图 21.2。
编程方式		字节单位
擦除方式		块擦除
编程和擦除的控制方式		由软件命令控制编程和擦除
挂起功能		编程挂起和擦除挂起
保护方式		通过 FMR0 寄存器对程序 ROM 进行保护
命令数		5 个命令
编程 / 擦除次数 (注 1)	块 0、1（程序 ROM）	R8C/2K 群：100 次；R8C/2L 群：1,000 次
	块 A、B（数据闪存）(注 2)	10,000 次
编程和擦除电压		VCC=2.7 ~ 5.5V
ID 码检查功能		对应标准串行输入 / 输出模式
ROM 码保护		对应并行输入 / 输出模式

注 1. 编程 / 擦除次数的定义
编程 / 擦除次数是各块的擦除次数。

注 2. R8C/2L 群内置块 A、B。

表 21.2 闪存改写模式的概要

闪存改写模式	CPU 改写模式	标准串行输入 / 输出模式	并行输入 / 输出模式
功能概要	通过 CPU 执行软件命令改写用户 ROM 区	使用专用串行编程器改写用户 ROM 区	使用专用并行编程器改写用户 ROM 区
能改写的区域	用户 ROM 区	用户 ROM 区	用户 ROM 区
改写程序	用户程序	标准引导程序	—

21.2 存储器的配置

闪存分为用户 ROM 区和引导 ROM 区（保留区）。R8C/2K 群和 R8C/2L 群的闪存框图分别如图 21.1 和图 21.2 所示。

在用户 ROM 区中有程序 ROM 区，在 R8C/2L 群的用户 ROM 区中还有数据闪存。

用户 ROM 区被分为多个块。在 CPU 改写模式、标准串行输入 / 输出模式或者并行输入 / 输出模式中能改写用户 ROM 区。

在出货时，引导 ROM 区存有标准串行输入 / 输出模式的改写控制程序（标准引导程序）。虽然引导 ROM 区被分配在与用户 ROM 区重叠的地址，但是存在另外的存储器。




图 21.1 R8C/2K 群的闪存框图




图 21.2 R8C/2L 群的闪存框图

21.3 闪存改写的禁止功能

为了不能读、改写和擦除闪存，标准串行输入 / 输出模式有 ID 码的检查功能，并行输入 / 输出模式有 ROM 码的保护功能。

21.3.1 ID 码的检查功能

ID 码的检查功能用于标准串行输入 / 输出模式。当复位向量的 3 字节（地址 0FFFCh ~ 0FFFEh）不为“FFFFFFh”时，就判断串行编程器或者 on-chip 调试仿真器送来的 ID 码是否与写在闪存中的 7 字节 ID 码相同。如果不相同，就不接受串行编程器或者 on-chip 调试仿真器送来的命令。有关 ID 码的检查功能的详细内容，请参照“14. ID 码区”。

21.3.2 ROM 码的保护功能

ROM 码保护功能用于并行输入 / 输出模式，通过 OFS 寄存器禁止读、改写和擦除变更闪存的内容。

OFS 寄存器如图 21.3 所示。有关 OFS 寄存器的详细内容，请参照“15. 选项功能选择区”。

如果将 ROMCR 位置“1”并且将 ROMCP1 位置“0”，ROM 码保护就有效，禁止读和改写内部闪存的内容。

一旦将 ROM 码保护设定为有效，就无法在并行输入 / 输出模式中改写内部闪存的内容。要解除 ROM 码保护时，必须使用 CPU 改写模式或者标准串行输入 / 输出模式，擦除包括 OFS 寄存器的块。




图 21.3 OFS 寄存器

21.4 CPU 改写模式

在 CPU 改写模式中，能通过 CPU 执行软件命令改写用户 ROM 区。因此，能在不使用 ROM 编程器等而单片机安装于电路板上的状态下改写用户 ROM 区。必须对用户 ROM 区的各块区域执行软件命令。

在 CPU 改写模式的擦除运行中发生中断请求时，有暂时中断擦除运行而进行中断处理的擦除挂起功能。在擦除挂起中，能通过程序读用户 ROM 区。

在 CPU 改写模式的自动编程中发生中断请求时，有暂时中断自动编程而进行中断处理的编程挂起功能。在编程挂起中，能通过程序读用户 ROM 区。

CPU 改写模式有擦除编程 0 模式（EW0 模式）和擦除编程 1 模式（EW1 模式）。

EW0 模式和 EW1 模式的不同点如表 21.3 所示。

表 21.3 EW0 模式和 EW1 模式的不同点

项目	EW0 模式	EW1 模式
运行模式	单芯片模式	单芯片模式
能执行改写控制程序的区域	RAM（在将改写控制程序传送到 RAM 后执行）	用户 ROM 区或者 RAM
能改写的区域	用户 ROM 区	用户 ROM 区 但是，存有改写控制程序的块除外
软件命令的限制	无	<ul style="list-style-type: none"> 对于存有编程和块擦除命令的改写控制程序的块，禁止执行 禁止执行读状态寄存器命令
编程和擦除后的模式	读状态寄存器模式	读阵列模式
读状态寄存器后的模式	读状态寄存器模式	不能执行命令
自动编程和自动擦除时的 CPU 状态	运行	保持状态（输入 / 输出端口保持命令执行前的状态）
闪存的状态检测	<ul style="list-style-type: none"> 通过程序读 FMR0 寄存器的 FMR00、FMR06 和 FMR07 位 执行读状态寄存器命令，读取状态寄存器的 SR7、SR5 和 SR4 	通过程序读 FMR0 寄存器的 FMR00、FMR06 和 FMR07 位
擦除挂起的转移条件	通过程序将 FMR4 寄存器的 FMR40 和 FMR41 位置“1”	FMR4 寄存器的 FMR40 位为“1”并且发生被允许的可屏蔽中断的中断请求
编程挂起的转移条件	通过程序将 FMR4 寄存器的 FMR40 和 FMR42 位设定为“1”	FMR4 寄存器的 FMR40 位为“1”并且发生被允许的可屏蔽中断的中断请求
CPU 时钟	不超过 5MHz	无限制（使用的时钟频率）

21.4.1 寄存器的说明

以下说明用于 CPU 改写模式的寄存器。

21.4.1.1 FMR0 寄存器 (FMR0)

FMR0 寄存器如图 21.4 所示。




图 21.4 FMR0 寄存器

- **FMR00 位**
FMR00位是表示闪存运行状况的位。在编程和擦除运行中（包括挂起期间）为“0”，否则为“1”。
- **FMR01 位**
如果将FMR01位置“1”（CPU改写模式），就能接受命令。
- **FMR02 位**
在FMR02位为“0”（禁止改写）时，块0和块1不接受编程命令和块擦除命令。在FMR02位为“1”（允许改写）时，块0和块1由FMR15和FMR16位控制改写。
- **FMSTP 位**
FMSTP位是对闪存的控制电路进行初始化并且降低闪存功耗的位。如果将FMSTP位置“1”，就不能存取闪存。因此，必须通过传送到RAM中的程序设定FMSTP位。
在以下的情况下，必须将FMSTP位置“1”：
 - 在EW0模式的擦除和编程中闪存的存取发生异常（FMR00位无法恢复到“1”（就绪））时

— 在低速内部振荡器模式和低速时钟模式中设定为低功耗时在CPU改写模式无效的情况下转移到停止模式或者等待模式时，自动切断闪存的电源，在返回时自动连接，所以不需要设定FMR0寄存器。

- FMR06位

FMR06位是表示自动编程状态的只读位。如果发生编程错误，FMR06位就为“1”，否则为“0”。详细内容请参照“表21.4 错误和FMR0寄存器的状态”。

- FMR07位

FMR07位是表示自动擦除状态的只读位。如果发生擦除错误，FMR07位就为“1”，否则为“0”。详细内容请参照“表21.4 错误和FMR0寄存器的状态”。

表 21.4 错误和 FMR0 寄存器的状态

FMR0 寄存器 (状态寄存器) 的状态		错误	发生错误的条件
FMR07 (SR5)	FMR06 (SR4)		
1	1	命令顺序错误	<ul style="list-style-type: none"> • 没有正确写命令 • 在块擦除命令的第2字节没有写“D0h”或者“FFh”(注1) • 在使用FMR0寄存器的FMR02位、FMR1寄存器的FMR15位或者FMR16位设定为改写禁止的状态下，执行了编程命令或者块擦除命令 • 在输入擦除命令时，输入了没配置闪存的地址 • 在输入擦除命令时，对禁止改写的块执行了擦除命令 • 在输入编程命令时，输入了没配置闪存的地址 • 在输入编程命令时，对禁止改写的块执行了编程命令
1	0	擦除错误	<ul style="list-style-type: none"> • 执行块擦除命令，不能正确地自动擦除
0	1	编程错误	<ul style="list-style-type: none"> • 执行编程命令，不能正确地自动编程
0	0	正常结束	—

注 1. 如果在块擦除命令的第2字节写“FFh”，就进入读阵列模式，此时在第1字节写的命令码无效。

21.4.1.2 FMR1 寄存器 (FMR1)

FMR1 寄存器如图 21.5 所示。




图 21.5 FMR1 寄存器

- **FMR11 位**
如果将FMR11位置“1”(EW1模式), 就进入EW1模式。
- **FMR15 位**
在FMR02位为“1”(允许改写)并且FMR15位为“0”(允许改写)时, 块0能接受编程命令和块擦除命令。
- **FMR16 位**
在FMR02位为“1”(允许改写)并且FMR16位为“0”(允许改写)时, 块1能接受编程命令和块擦除命令。

21.4.1.3 FMR4 寄存器 (FMR4)

FMR4 寄存器如图 21.6 所示。




图 21.6 FMR4 寄存器

- FMR40 位
如果将FMR40位置“1”(允许)，就允许挂起功能。
- FMR41 位
如果在EW0模式中通过程序将FMR41位置“1”，就转移到擦除挂起模式。如果在EW1模式中发生被允许中断的中断请求，FMR41位就自动变为“1”(请求擦除挂起)，转移到擦除挂起模式。
要重新开始自动擦除运行时，必须将FMR41位置“0”(重新启动擦除)。
- FMR42 位
如果在EW0模式中通过程序将FMR42位置“1”，就转移到编程挂起模式。如果在EW1模式中发生被允许中断的中断请求，FMR42位就自动变为“1”(请求编程挂起)，转移到编程挂起模式。
要重新开始自动编程时，必须将FMR42位置“0”(重新启动编程)。

- **FMR43 位**
如果开始自动擦除，FMR43 位就变为 “1”（擦除执行中）。即使在擦除挂起中 FMR43 位也一直为 “1”（擦除执行中）。
如果结束自动擦除，FMR43 位就变为 “0”（未执行擦除）。
- **FMR44 位**
如果开始自动编程，FMR44 位就为 “1”（执行编程中）。即使在编程挂起中 FMR44 位也一直为 “1”（执行编程中）。
如果结束自动编程，FMR44 位就为 “0”（未执行编程）。
- **FMR46 位**
在自动编程执行中或者在自动擦除执行中 FMR46 位为 “0”（禁止读）。在挂起模式中 FMR46 位为 “1”（读允许）。在 FMR46 位为 “0” 期间，禁止存取闪存。
- **FMR47 位**
如果在低速时钟模式和低速内部振荡器模式时将 FMR47 位置 “1”（允许），就能降低读闪存时的消耗电流。

21.4.2 状态的检查方法

如果发生错误，FMR0 寄存器的 FMR06 ~ FMR07 位就变为“1”，表示发生的各种错误。因此，能通过检查这些状态（全状态检查）确认执行结果。全状态检查的流程图和发生各种错误时的处理方法如图 21.7 所示。




图 21.7 全状态检查流程图和发生各错误时的处理方法

21.4.3 EW0 模式

当将 FMR0 寄存器的 FMR01 位置“1”（CPU 改写模式有效）时，就进入 CPU 改写模式，能接受软件命令。此时，因为 FMR1 寄存器的 FMR11 位为“0”，所以进入 EW0 模式。

通过软件命令控制编程和擦除运行。能通过 FMR0 寄存器或者状态寄存器确认编程和擦除结束时的状态等。EW0 模式的设定和解除方法如图 21.8 所示。




图 21.8 EW0 模式的设定和解除方法

21.4.3.1 软件命令

软件命令有 5 种：

- 读阵列
- 读状态寄存器
- 清除状态寄存器
- 编程
- 块擦除

EW0 模式时的软件命令状态转移图如图 21.9 所示。




图 21.9 EW0 模式时的软件命令状态转移图

- 读阵列
它是读闪存的命令。
如果给用户 ROM 区的任意地址写“FFh”，就进入读阵列模式。在读阵列模式，能读取指定地址的内容。读阵列模式持续到写其他命令为止。另外，在复位解除后进入读阵列模式。
- 读状态寄存器
它是读状态寄存器的命令。状态寄存器如图 21.10 所示。
状态寄存器是表示闪存的运行状态、擦除和编程的结束（正常或者错误）状态等（参照“表 21.4 错误和 FMR0 寄存器的状态”）。如果给用户 ROM 区的任意地址写“70h”，就进入读状态寄存器模式。然后，如果读用户 ROM 区的任意地址，就能读取状态寄存器的内容。

读状态寄存器模式持续到下次写其他命令为止。

也能通过FMR0寄存器的FMR00、FMR06～FMR07位读取状态寄存器的状态。




图 21.10 状态寄存器

- 清除状态寄存器
它是将状态寄存器置“0”的命令。
如果给用户ROM区的任意地址写“50h”，FMR0寄存器的FMR07～FMR06位和状态寄存器的SR5～SR4就变为“00b”。
- 编程
它是1字节为单位将数据写到闪存的命令。
如果给编程地址写“40h”，然后在编程地址里写入数据，就开始自动编程（数据的编程和验证）。
能通过FMR0寄存器的FMR00位确认自动编程的结束。在禁止挂起功能时，FMR00位在自动编程期间为“0”，结束后为“1”。
在允许挂起功能时，FMR44位在自动编程期间为“1”，结束后为“0”。
在自动编程结束后，能通过FMR0寄存器的FMR06位得到自动编程的结果（参照“21.4.2 状态的检查方法”）。
不能对已编程的地址进行追加编程。
另外，当FMR0寄存器的FMR02位为“0”（禁止改写）时，或者当FMR02位为“1”（允许改写）并且FMR1寄存器的FMR15位为“1”（禁止改写）时，不接受块0的编程命令；而当FMR16位为“1”（禁止改写）时，不接受块1的编程命令。
禁止和允许挂起功能时的EW0模式的编程流程图分别如图21.11和图21.12所示。
在EW0模式中，自动编程开始的同时进入读状态寄存器模式，能读取状态寄存器的内容。此时的读状态寄存器模式持续到下次写读阵列命令为止。




图 21.11 EWO 模式的编程流程图（禁止挂起功能时）




图 21.12 EWO 模式的编程流程图（允许挂起功能时）

- 块擦除

如果给块的任意地址写“20h”，然后写入“D0h”，就对指定的块开始自动擦除（擦除和擦除验证）。

能通过FMR0寄存器的FMR00位确认自动擦除的结束。

FMR00位在自动擦除期间为“0”，结束后为“1”。

在自动擦除结束后，能通过FMR0寄存器的FMR07位得到自动擦除的结果（参照“21.4.2 状态的检查方法”）。

另外，当FMR0寄存器的FMR02位为“0”（禁止改写）时，或者当FMR02位为“1”（允许改写）并且FMR1寄存器的FMR15位为“1”（禁止改写）时，不接受块0的块擦除命令；而当FMR16位为“1”（禁止改写）时，不接受块1的块擦除命令。

在编程挂起中不能使用块擦除命令。

在EW0模式中，自动擦除开始的同时进入读状态寄存器模式，能读取状态寄存器的内容。此时的读状态寄存器模式持续到下次读写阵列命令为止。

禁止和允许挂起功能时的EW0模式的块擦除流程图分别如图21.13和图21.14所示。

在编程/擦除次数为n次（n=100、1000、10000次）的情况下，能逐块分别擦除n次。例如，如果对于1K的块A分1024次写1字节后擦除该块，编程/擦除次数就加1。在改写100次以上的情况下，为了减少实际的改写次数，编程必须进行到没有空区为止，然后进行擦除，并且避免只改写特定块，以平衡各块的编程/擦除次数。

另外，建议保存擦除次数等信息，设定限制次数。




图 21.13 EW0 模式的块擦除流程图（禁止挂起功能时）




图 21.14 EW0 模式的块擦除流程图（允许挂起功能时）

21.4.3.2 挂起功能

挂起功能是在自动擦除和自动编程的过程中暂停其运行的功能。因为在停止这些运行后能读取用户 ROM 区的内容，所以能利用中断处理。

要在 EW0 模式中使用擦除挂起和编程挂起时，必须在中断程序内检查闪存的状态，然后转移到擦除挂起或者编程挂起。EW0 模式时的挂起运行的相关时序如图 21.15 所示。

在自动擦除中转移到擦除挂起的步骤如下：

1. 将FMR40位置“1”（允许挂起）
2. 将FMR41位置“1”（请求擦除挂起）
3. 等待td(SR-SUS)的时间
4. 确认FMR46位为“1”（允许读）
5. 对用户ROM区进行存取
6. 当将FMR41位置“0”（重新开始擦除）时，重新开始自动擦除

在自动编程中转移到编程挂起的步骤如下：

1. 将FMR40位置“1”（允许挂起）
2. 将FMR42位置“1”（请求编程挂起）
3. 等待td(SR-SUS)的时间。
4. 确认FMR46位为“1”（允许读）
5. 对用户ROM区进行存取
6. 当将FMR42位置“0”（重新开始编程）时，重新开始自动编程




图 21.15 EW0 模式时的挂起运行的相关时序

EW0 模式时的擦除挂起中的编程流程图如图 21.16 所示。




图 21.16 EW0 模式时的擦除挂起中的编程流程图

21.4.3.3 EW0 模式时的中断

在 EW0 模式时，向量配置在 RAM 中，所以能使用可屏蔽中断。EW0 模式时的中断如表 21.5 所示，有关非屏蔽中断请参照“21.7.1.3 非屏蔽中断”

表 21.5 EW0 模式时的中断

状态	在接受可屏蔽的中断请求时
自动擦除中	进行中断处理。
自动编程	

21.4.4 EW1 模式

在将 FMR01 位置“1”（CPU 改写模式有效）后，如果将 FMR11 位置“1”（EW1 模式）时，就进入 EW1 模式。

能通过 FMR0 寄存器确认编程和擦除结束时的状态等。EW1 模式的设定和解除方法如图 21.17 所示。




图 21.17 EW1 模式的设定和解除方法

21.4.4.1 软件命令

软件命令有 4 种：

- 读阵列
- 清除状态寄存器
- 编程
- 块擦除

在 EW1 模式中，不能执行读状态寄存器命令。

EW1 模式时的软件命令状态转移图如图 21.18 所示。




图 21.18 EW1 模式时的软件命令状态转移图

- 读阵列
它是读闪存的命令。
如果给用户 ROM 区的任意地址写“FFh”，就进入读阵列模式。在读阵列模式，能读取指定地址的内容。
读阵列模式持续到写其他命令为止。另外，在复位解除后进入读阵列模式。
- 清除状态寄存器
它是将状态寄存器置“0”的命令。
如果给用户 ROM 区的任意地址写“50h”，FMR0 寄存器的 FMR07 ~ FMR06 位和状态寄存器的 SR5 ~ SR4 就变为“00b”。

- 编程

它是以1字节为单位将数据写到闪存的命令。

如果给编程地址写“40h”，然后在编程地址里写入数据，就开始自动编程（数据的编程和验证）。能通过FMR0寄存器的FMR00位确认自动编程的结束。在禁止挂起功能时，FMR00位在自动编程期间为“0”，结束后为“1”。

在允许挂起功能时，FMR44位在自动编程期间为“1”，结束后为“0”。

在自动编程结束后，能通过FMR0寄存器的FMR06位得到自动编程的结果（参照“21.4.2 状态的检查方法”）。

不能对已编程的地址进行追加编程。

另外，当FMR0寄存器的FMR02位为“0”（禁止改写）时，或者当FMR02位为“1”（允许改写）并且FMR1寄存器的FMR15位为“1”（禁止改写）时，不接受块0的编程命令；而当FMR16位为“1”（禁止改写）时，不接受块1的编程命令。

在EW1模式中，不能对配置改写控制程序的地址执行编程命令。

禁止和允许挂起功能时的EW1模式的编程流程图分别如图21.19和图21.20所示。




图 21.19 EW1 模式的编程流程图（禁止挂起功能时）




图 21.20 EW1 模式的编程流程图（允许挂起功能时）

- 块擦除

如果给块的任意地址写“20h”，然后写入“D0h”，就对指定的块开始自动擦除（擦除和擦除验证）。

能通过FMR0寄存器的FMR00位确认自动擦除的结束。

FMR00位在自动擦除期间为“0”，结束后为“1”。

在自动擦除结束后，能通过FMR0寄存器的FMR07位得到自动擦除的结果（参照“21.4.2 状态的检查方法”）。

另外，当FMR0寄存器的FMR02位为“0”（禁止改写）时，或者当FMR02位为“1”（允许改写）并且FMR1寄存器的FMR15位为“1”（禁止改写）时，不接受块0的块擦除命令；而当FMR16位为“1”（禁止改写）时，不接受块1的块擦除命令。

在编程挂起中不能使用块擦除命令。

另外，不能对配置改写控制程序的块执行块擦除命令。

禁止和允许挂起功能时的EW1模式的块擦除流程图分别如图21.21和图21.22所示。

在编程/擦除次数为n次（n=100、1000、10000次）的情况下，能逐块分别擦除n次。例如，如果对于1K的块A分1024次写1字节后擦除该块，编程/擦除次数就加1。在改写100次以上的情况下，为了减少实际的改写次数，编程必须进行到没有空区为止，然后进行擦除，并且避免只改写特定块，以平衡各块的编程/擦除次数。

另外，建议保存擦除次数等信息，设定限制次数。





图 21.21 EW1 模式的块擦除流程图（禁止挂起功能时）



注1. 从发生中断请求到接受中断请求，需要td(SR-SUS)的时间。必须预先将用于转移到挂起的中断设定为允许状态。

图 21.22 EW1 模式的块擦除流程图（允许挂起功能时）

21.4.4.2 挂起功能

挂起功能是在自动擦除和自动编程的过程中暂停其运行的功能。因为在停止这些运行后能读取用户 ROM 区的内容，所以能利用中断处理。

在 EW1 模式中使用挂起功能时，如果接受中断请求，就转移到擦除挂起或者编程挂起。

要使挂起功能有效时，必须将 FMR40 位置“1”（允许挂起），并且预先将用于转移到挂起的中断设定为中断允许状态。在发生中断请求后经过 td(DR-SUS) 时间，接受中断请求。

如果在自动擦除中发生中断请求，FMR41 位就自动变为“1”（请求擦除挂起），并且挂起自动擦除。在中断处理结束后，如果自动擦除还没有结束（FMR00 位为“0”），就将 FMR41 位置“0”（重新开始擦除），重新开始自动擦除。

如果在自动编程中发生中断请求，FMR42 位就自动变为“1”（请求编程挂起），并且挂起自动编程。在中断处理结束后，如果自动编程还没有结束（FMR00 位为“0”），就将 FMR42 位置“0”（重新开始擦除），重新开始自动编程。

EW1 模式时的挂起运行的相关时序如图 21.23 所示，EW1 模式时的擦除挂起中的编程流程图如图 21.24 所示。




图 21.23 EW1 模式时的挂起运行的相关时序




图 21.24 EW1 模式时的擦除挂起中的编程流程图

21.4.4.3 EW1 模式时的中断

在 EW1 模式时，能使用可屏蔽中断。EW1 模式时的中断如表 21.6 所示，有关非屏蔽中断请参照“21.7.1.3 非屏蔽中断”

表 21.6 EW1 模式时的中断

状态	在接受可屏蔽的中断请求时
自动擦除中（擦除挂起功能有效）	在经过 td(SR-SUS) 时间后，停止自动擦除，执行中断处理。能在结束中断处理后通过将 FMR4 寄存器的 FMR41 位置“0”（重新启动擦除），重新开始自动擦除。
自动擦除中（擦除挂起功能无效）	优先自动擦除，让中断请求等待。在自动擦除结束后，执行中断处理。
自动编程（编程挂起功能有效）	在经过 td(SR-SUS) 时间后，停止自动编程，执行中断处理。能在中断处理结束后通过将 FMR4 寄存器的 FMR42 位置“0”（重新启动编程），重新开始自动编程。
自动编程（编程挂起功能无效）	优先自动编程，让中断请求等待。在自动编程结束后，执行中断处理。

21.5 标准串行输入 / 输出模式

在标准串行输入 / 输出模式中，能使用与本单片机对应的串行编程器，在单片机安装于电路板上的状态下改写用户 ROM 区。

标准串行输入 / 输出模式有以下 3 种模式：

- 标准串行输入 / 输出模式 1 使用时钟同步串行 I/O 和串行编程器连接
- 标准串行输入 / 输出模式 2 使用时钟异步串行 I/O 和串行编程器连接
- 标准串行输入 / 输出模式 3 使用特殊的时钟异步串行 I/O 和串行编程器连接

本单片机能使用标准串行输入 / 输出模式 2 和标准串行输入 / 输出模式 3。

有关和串行编程器的连接例子，请参照“附录 2. 串行编程器和 on-chip 调试仿真器的连接例子”。有关串行编程器，请向各厂家询问；有关串行编程器的操作方法，请参照串行编程器的用户手册。

引脚的功能说明（闪存标准串行输入 / 输出模式 2）如表 21.7 所示，使用标准串行输入 / 输出模式 2 时的引脚处理例子如图 21.25 所示；引脚的功能说明（闪存标准串行输入 / 输出模式 3）如表 21.8 所示，使用标准串行输入 / 输出模式 3 时的引脚处理例子如图 21.26 所示。

另外，在进行如表 21.8 所示的引脚处理并且使用编程器改写闪存后，如果要通过单芯片模式执行闪存中的程序，就必须将“H”电平输入到 MODE 引脚，进行硬件复位。

21.5.1 ID 码的检查功能

判断串行编程器送来的 ID 码是否与写在闪存中的 ID 码相同。

有关 ID 码检查功能的详细内容，请参照“14. ID 码区”。

表 21.7 引脚的功能说明（闪存标准串行输入 / 输出模式 2）

引脚名	名称	输入 / 输出	功能
VCC、VSS	电源输入		必须将编程和擦除的保证电压输入到 Vcc 引脚、0V 输入到 Vss 引脚。
RESET	复位输入	输入	是复位输入引脚。
P4_6/XIN	P4_6 输入 / 时钟输入	输入	必须在 XIN 引脚和 XOUT 引脚之间连接陶瓷谐振器或者晶体振荡器。
P4_7/XOUT	P4_7 输入 / 时钟输出	输入 / 输出	
P0_1 ~ P0_3、 P0_5	输入端口 P0	输入	必须输入“H”电平、“L”电平或者开路。
P1_0 ~ P1_7	输入端口 P1	输入	
P2_0 ~ P2_7	输入端口 P2	输入	
P3_3 ~ P3_5	输入端口 P3	输入	
P4_2/VREF	输入端口 P4	输入	
MODE	MODE	输入 / 输出	必须输入“L”电平。
P0_0	TXD 输出	输出	是串行数据的输出引脚。
P4_5	RXD 输入	输入	是串行数据的输入引脚。




图 21.25 使用标准串行输入 / 输出模式 2 时的引脚处理例子

表 21.8 引脚的功能说明（闪存标准串行输入 / 输出模式 3）

引脚名	名称	输入 / 输出	功能
VCC、VSS	电源输入		必须将编程和擦除的保证电压输入到 Vcc 引脚、0V 输入到 Vss 引脚。
$\overline{\text{RESET}}$	复位输入	输入	是复位输入引脚。
P4_6/XIN	P4_6 输入 / 时钟输入	输入	在外接振荡器时，必须在 XIN 引脚和 XOUT 引脚之间连接陶瓷谐振器或者晶体振荡器。 在用作输入端口时，必须输入“H”电平、“L”电平或者开路。
P4_7/XOUT	P4_7 输入 / 时钟输出	输入 / 输出	
P0_0 ~ P0_3、P0_5	输入端口 P0	输入	必须输入“H”电平、“L”电平或者开路。
P1_0 ~ P1_7	输入端口 P1	输入	
P2_0 ~ P2_7	输入端口 P2	输入	
P3_3 ~ P3_5	输入端口 P3	输入	
P4_2/VREF、P4_5	输入端口 P4	输入	
MODE	MODE	输入 / 输出	是串行数据的输入 / 输出引脚，必须连接到闪存编程器。




图 21.26 使用标准串行输入 / 输出模式 3 时的引脚处理例子

21.6 并行输入 / 输出模式

并行输入 / 输出模式是将操作内部闪存（读、编程和擦除等）所需的软件命令、地址和数据进行并行输入 / 输出的模式。

必须使用与本单片机对应的并行编程器。有关并行编程器，请向各厂家询问；有关并行编程器的操作方法，请参照并行编程器的用户手册。

能在并行输入 / 输出模式中改写图 21.1 和图 21.2 所示的用户 ROM 区。

21.6.1 ROM 码的保护功能

ROM 码保护功能是禁止读和改写闪存的功能（参照“21.3.2 ROM 码的保护功能”）。

21.7 闪存的使用注意事项

21.7.1 CPU 改写模式

21.7.1.1 运行速度

在进入 CPU 改写模式（EW0 模式）前，必须通过 CM0 寄存器的 CM06 位和 CM1 寄存器的 CM16 ~ CM17 位设定 CPU 时钟，使 CPU 时钟不超过 5MHz。

在 EW1 模式时，不需要此注意事项。

21.7.1.2 禁止使用的指令

在 EW0 模式中，以下的指令参照闪存内的数据，所以不能使用：

UND 指令、INTO 指令、BRK 指令

21.7.1.3 非屏蔽中断

- EW0 模式

如果接受看门狗定时器、振荡停止检测、电压监视 1 和电压监视 2 的中断请求，就立即强制停止自动擦除或者自动编程，对闪存进行复位。在一定时间后重新启动闪存，然后开始中断处理。

因为强制停止，可能无法从自动擦除中的块或者自动编程中的地址读取正常值，所以必须在重新启动闪存后再次执行自动擦除，并且确认正常结束。

看门狗定时器即使在命令执行中也不停止，所以有可能发生中断请求。必须定期初始化看门狗定时器。

因为地址匹配的中断向量配置在 ROM 中，所以不能在命令执行中使用。

因为固定向量配置在块 0 中，所以不能在自动擦除块 0 中使用非屏蔽中断。

- EW1 模式

如果接受看门狗定时器、振荡停止检测、电压监视 1 和电压监视 2 的中断请求，就立即强制停止自动擦除或者自动编程，对闪存进行复位。在一定时间后重新启动闪存，然后开始中断处理。

因为强制停止，可能无法从自动擦除中的块或者自动编程中的地址读取正常值，所以必须在重新启动闪存后再次执行自动擦除，并且确认正常结束。

看门狗定时器即使在命令执行中也不停止，所以有可能发生中断请求。必须使用擦除挂起功能定期初始化看门狗定时器。

因为地址匹配的中断向量配置在 ROM 中，所以不能在命令执行中使用。

因为固定向量配置在块 0 中，所以不能在自动擦除块 0 中使用非屏蔽中断。

21.7.1.4 存取方法

在将 FMR0 寄存器的 FMR01 位、FMR02 位和 FMR1 寄存器的 FMR11 位置“1”时，必须在给对象位写“0”后继续写“1”。另外，在写“0”后和写“1”之间，不能发生中断。

21.7.1.5 用户 ROM 区的改写

如果在使用 EW0 模式对保存改写控制程序的块进行改写中电源电压下降，改写控制程序就不能被正常改写，此后就可能无法改写闪存。此块必须使用标准串行输入 / 输出模式进行改写。

21.7.1.6 编程

不能对已编程的地址进行追加写。

21.7.1.7 挂起

在编程挂起期间，不能使用块擦除命令。

21.7.1.8 转移到停止模式和等待模式

不能在擦除挂起中转移到停止或者等待模式。

21.7.1.9 闪存的编程电压和擦除电压

在执行编程和擦除时，必须在电源电压 $VCC=2.7 \sim 5.5V$ 的条件下进行。不能在低于 2.7V 时执行编程和擦除。

22. 功耗的减少

22.1 概要

本章说明功耗减少的要点和处理方法。

22.2 功耗减少的要点和处理方法

说明功耗减少的要点，请在系统设计和编程时参考。

22.2.1 电压检测电路

在不使用电压监视 1 时，必须将 VCA2 寄存器的 VCA26 位置“0”（电压检测 1 电路无效）；在不使用电压监视 2 时，必须将 VCA2 寄存器的 VCA27 位置“0”（电压检测 2 电路无效）。

在不使用上电复位和电压监视 0 复位时，必须将 VCA2 寄存器的 VCA25 位置“0”（电压检测 0 电路无效）。

22.2.2 端口

即使在转移到等待模式或者停止模式后，也保持输入 / 输出端口的状态。有效状态的输出端口有电流流过，高阻抗状态的输入端口有穿透电流流过。必须将不需要的端口设定为输入端口，使其固定为稳定的电位，然后转移到等待模式或者停止模式。

22.2.3 时钟

功耗通常与运行时钟的个数及其频率有关。运行时钟的个数越少或者频率越低功耗就越小，所以必须停止不需要的时钟。

XIN 时钟的停止：CM0 寄存器的 CM05 位

低速内部振荡器的振荡停止：CM1 寄存器的 CM14 位

高速内部振荡器的振荡停止：HRA0 寄存器的 HRA00 位

22.2.4 等待模式和停止模式

等待模式和停止模式能降低功耗。详细内容请参照“11.4 功率控制”。

22.2.5 外围功能时钟的停止

如果在等待模式时不需要外围功能时钟 f1、f2、f4、f8、f32，就必须将 CM0 寄存器 CM02 位置“1”（在等待模式时停止外围功能时钟），停止等待模式时的 f1、f2、f4、f8、f32。

22.2.6 定时器

在不使用定时器 RA 时，必须将 TRAMR 寄存器的 TCKCUT 位置“1”（截止计数源）；在不使用定时器 RB 时，必须将 TRBMR 寄存器的 TCKCUT 位置“1”（截止计数源）。

22.2.7 A/D 转换器

在不进行 A/D 转换时，必须将 ADCON1 寄存器的 VCUT 位置“0”（未连接 VREF）。另外，在进行 A/D 转换时，必须在将 VCUT 位置“1”（连接 VREF）后至少经过 1μs，然后开始 A/D 转换。

22.2.8 内部电源的功耗减少

在低速内部振荡器模式中转移到等待模式时，能通过 VCA2 寄存器的 VCA20 位降低内部电源的功耗。通过 VCA20 位降低内部电源功耗的操作步骤如图 22.1 所示。在通过 VCA20 位允许内部电源低功耗时，必须按照“图 22.1 通过 VCA20 位降低内部电源功耗的操作步骤”进行。




图 22.1 通过 VCA20 位降低内部电源功耗的操作步骤

22.2.9 闪存的停止

在低速内部振荡器模式时，能通过 FMR0 寄存器的 FMSTP 位停止闪存的运行，进一步降低功耗。如果将 FMSTP 位置“1”（闪存停止），就不能存取闪存。因此，必须通过传送到 RAM 中的程序设定 FMSTP 位。

在 CPU 改写模式无效时转移到停止模式或者等待模式的情况下，因为自动切断闪存的电源，返回时自动连接，所以不需要设定 FMR0 寄存器。

通过 FMSTP 位降低功耗的操作步骤例子如图 22.2 所示。




图 22.2 通过 FMSTP 位降低功耗的操作步骤例子

22.2.10 低消耗电流读模式

在低速内部振荡器模式时，如果将 FMR4 寄存器的 FMR47 位置“1”（允许），就能降低读闪存时的消耗电流。低消耗电流读模式的操作步骤例子如图 22.3 所示。




图 22.3 低消耗电流读模式的操作步骤例子

23. 电特性

本章表示 N 版 ($T_{opr}=-20^{\circ}\text{C} \sim 85^{\circ}\text{C}$) 和 D 版 ($T_{opr}=-40^{\circ}\text{C} \sim 85^{\circ}\text{C}$) 的电特性。有关 Y 版 ($T_{opr}=-20^{\circ}\text{C} \sim 105^{\circ}\text{C}$) 的电特性, 请向瑞萨科技的销售部门询问。

表 23.1 绝对最大额定值

符号	项目	测量条件	额定值	单位
V_{CC}/AV_{CC}	电源电压		$-0.3 \sim 6.5$	V
V_I	输入电压		$-0.3 \sim V_{CC}+0.3$	V
V_O	输出电压		$-0.3 \sim V_{CC}+0.3$	V
P_d	功耗	$T_{opr}=25^{\circ}\text{C}$	500	mW
T_{opr}	工作环境温度		$-20 \sim 85$ (N 版) / $-40 \sim 85$ (D 版)	$^{\circ}\text{C}$
T_{stg}	保存温度		$-65 \sim 150$	$^{\circ}\text{C}$

表 23.2 推荐运行条件

符号	项目		测量条件	规格值			单位	
				最小	典型	最大		
V_{CC}	电源电压			2.2	—	5.5	V	
AV_{CC}	电源电压			2.7	—	5.5		
V_{SS}/AV_{SS}	电源电压			—	0	—	V	
V_{IH}	“H”电平输入电压			$0.8V_{CC}$	—	V_{CC}	V	
V_{IL}	“L”电平输入电压			0	—	$0.2V_{CC}$	V	
$I_{OH(sum)}$	“H”电平总输出 峰值电流	全引脚的 $I_{OH(peak)}$ 总和		—	—	-160	mA	
$I_{OH(sum)}$	“H”电平总输出 平均电流	全引脚的 $I_{OH(avg)}$ 总和		—	—	-80	mA	
$I_{OH(peak)}$	“H”电平输出 峰值电流	P2_0 ~ P2_7 以外		—	—	-10	mA	
		P2_0 ~ P2_7		—	—	-40	mA	
$I_{OH(avg)}$	“H”电平输出平 均电流	P2_0 ~ P2_7 以外		—	—	-5	mA	
		P2_0 ~ P2_7		—	—	-20	mA	
$I_{OL(sum)}$	“L”电平总输出 峰值电流	全引脚的 $I_{OL(peak)}$ 总和		—	—	160	mA	
$I_{OL(sum)}$	“L”电平总输出 平均电流	全引脚的 $I_{OL(avg)}$ 总和		—	—	80	mA	
$I_{OL(peak)}$	“L”电平输出 峰值电流	P2_0 ~ P2_7 以外		—	—	10	mA	
		P2_0 ~ P2_7		—	—	40	mA	
$I_{OL(avg)}$	“L”电平输出平 均电流	P2_0 ~ P2_7 以外		—	—	5	mA	
		P2_0 ~ P2_7		—	—	20	mA	
$f_{(XIN)}$	XIN 时钟输入的振荡频率		$3.0V \leq V_{CC} \leq 5.5V$	0	—	20	MHz	
			$2.7V \leq V_{CC} < 3.0V$	0	—	10	MHz	
			$2.2V \leq V_{CC} < 2.7V$	0	—	5	MHz	
—	系统时钟	OCD2= “0” 选择 XIN 时钟时	$3.0V \leq V_{CC} \leq 5.5V$	0	—	20	MHz	
			$2.7V \leq V_{CC} < 3.0V$	0	—	10	MHz	
			$2.2V \leq V_{CC} < 2.7V$	0	—	5	MHz	
		OCD2= “1” 选择内部振荡器时钟时	FRA01= “0” 选择低速内部振荡器时	—	125	—	kHz	
			FRA01= “1” 选择高速内部振荡器时	—	—	20	MHz	
			FRA01= “1” 选择高速内部振荡器时	$3.0V \leq V_{CC} \leq 5.5V$	—	—	10	MHz
			FRA01= “1” 选择高速内部振荡器时	$2.7V \leq V_{CC} \leq 5.5V$	—	—	10	MHz
FRA01= “1” 选择高速内部振荡器时	$2.2V \leq V_{CC} \leq 5.5V$	—	—	5	MHz			

注 1. 在没有指定时, $V_{CC}=2.2V \sim 5.5V$ 、 $T_{opr}=-20^{\circ}C \sim 85^{\circ}C$ (N 版) / $-40^{\circ}C \sim 85^{\circ}C$ (D 版)。

注 2. 输出平均电流是 100ms 期间的平均值。

表 23.3 A/D 转换器特性

符号	项目		测量条件	规格值			单位
				最小	典型	最大	
—	分辨率		$V_{ref}=AV_{CC}$	—	—	10	Bit
—	绝对精度	10 位模式	$\phi AD=10\text{MHz}$ 、 $V_{ref}=AV_{CC}=5.0\text{V}$	—	—	± 3	LSB
		8 位模式	$\phi AD=10\text{MHz}$ 、 $V_{ref}=AV_{CC}=5.0\text{V}$	—	—	± 2	LSB
		10 位模式	$\phi AD=10\text{MHz}$ 、 $V_{ref}=AV_{CC}=3.3\text{V}$	—	—	± 5	LSB
		8 位模式	$\phi AD=10\text{MHz}$ 、 $V_{ref}=AV_{CC}=3.3\text{V}$	—	—	± 2	LSB
R_{ladder}	梯形电阻		$V_{ref}=AV_{CC}$	10	—	40	$k\Omega$
t_{conv}	转换时间	10 位模式	$\phi AD=10\text{MHz}$ 、 $V_{ref}=AV_{CC}=5.0\text{V}$	3.3	—	—	μs
		8 位模式	$\phi AD=10\text{MHz}$ 、 $V_{ref}=AV_{CC}=5.0\text{V}$	2.8	—	—	μs
V_{ref}	基准电压			2.2	—	AV_{CC}	V
V_{IA}	模拟输入电压 (注 2)			0	—	AV_{CC}	V
—	A/D 运行时钟 频率	无采样&保持	$V_{ref}=AV_{CC}=2.7 \sim 5.5\text{V}$	0.25	—	10	MHz
		有采样&保持	$V_{ref}=AV_{CC}=2.7 \sim 5.5\text{V}$	1	—	10	MHz

注 1. 在没有指定时, $AV_{CC}=2.7\text{V} \sim 5.5\text{V}$ 、 $T_{opr}=-20^{\circ}\text{C} \sim 85^{\circ}\text{C}$ (N 版) / $-40^{\circ}\text{C} \sim 85^{\circ}\text{C}$ (D 版)。

注 2. 当模拟输入电压超过基准电压时, A/D 转换结果在 10 位模式时为 3FFh, 在 8 位模式时为 FFh。




图 23.1 端口 P0 ~ P4 的时序测量电路

表 23.4 闪存（程序 ROM）的电特性

符号	项目	测量条件	规格值			单位
			最小	典型	最大	
—	编程 / 擦除次数（注 2）	R8C/2K 群	100（注 3）	—	—	次
		R8C/2L 群	1000（注 3）	—	—	次
—	字节编程时间		—	50	400	μs
—	块擦除时间		—	0.4	9	s
$t_{d(SR-SUS)}$	挂起的转移时间		—	—	97+CPU 时钟 ×6 个周期	μs
—	从开始或者重新开始擦除到下次挂起请求的间隔		650	—	—	μs
—	从开始或者重新开始编程到下次挂起请求的间隔		0	—	—	ns
—	从挂起到重新开始编程 / 擦除的时间		—	—	3+CPU 时钟 ×4 个周期	μs
—	编程和擦除电压		2.7	—	5.5	V
—	读电压		2.2	—	5.5	V
—	编程和擦除时的温度		0	—	60	°C
—	数据保持时间（注 7）	环境温度 =55°C	20	—	—	年

注 1. 在没有指定时， $V_{CC}=2.7V \sim 5.5V$ 、 $T_{opr}=0^{\circ}C \sim 60^{\circ}C$ 。

注 2. 编程 / 擦除次数的定义

编程 / 擦除次数是每块的擦除次数。

在编程 / 擦除次数为 n 次（n=100、1000、10000）的情况下，能逐块分别擦除 n 次。

例如，对于 1K 的块 A，如果分 1024 次将 1 字节写到各自不同的地址后擦除该块，编程 / 擦除次数就加 1。但是，对于 1 次的擦除，不能对相同地址进行多次编程（禁止重写）。

注 3. 是保证编程 / 擦除后全部电特性的次数（保证范围为 1 ~ “最小”值）。

注 4. 在进行多次改写的系统中，作为减少实际改写次数的方法，按顺序移动编程地址等，尽量不留空区，在编程（写）后进行 1 次性擦除。例如，在对一组 16 字节进行编程时，通过在最多 128 组的编程后进行 1 次擦除，就能减少实际的改写次数。建议按块保存擦除次数等信息，设定限制次数。

注 5. 如果在块擦除中发生擦除错误，就必须至少执行 3 次清除状态寄存器指令 → 块擦除指令，直到不发生擦除错误为止。

注 6. 有关故障率，请向瑞萨技术有关公司及特约经销商询问。

注 7. 包括没有外加电源电压或者时钟的时间。

表 23.5 闪存（数据闪存块 A、块 B）的电特性（注 4）

符号	项目	测量条件	规格值			单位
			最小	典型	最大	
—	编程 / 擦除次数（注 2）		10000（注 3）	—	—	次
—	字节编程时间 （编程 / 擦除次数 ≤ 1000 次）		—	50	400	μs
—	字节编程时间 （编程 / 擦除次数 > 1000 次）		—	65	—	μs
—	块擦除时间 （编程 / 擦除次数 ≤ 1000 次）		—	0.2	9	s
—	块擦除时间 （编程 / 擦除次数 > 1000 次）		—	0.3	—	s
t _d (SR-SUS)	挂起的转移时间		—	—	97+CPU 时钟 ×6 个周期	μs
—	从开始或者重新开始擦除到下次挂起请求的间隔		650	—	—	μs
—	从开始或者重新开始编程到下次挂起请求的间隔		0	—	—	ns
—	从挂起到重新开始编程 / 擦除的时间		—	—	3+CPU 时钟 ×4 个周期	μs
—	编程和擦除电压		2.7	—	5.5	V
—	读电压		2.2	—	5.5	V
—	编程和擦除时的温度		-20（注 8）	—	85	°C
—	数据保持时间（注 9）	环境温度 =55°C	20	—	—	年

注 1. 在没有指定时，V_{CC}=2.7V ~ 5.5V、T_{opr}=-20°C ~ 85°C（N 版）/-40°C ~ 85°C（D 版）。

注 2. 编程 / 擦除次数的定义

编程 / 擦除次数是每块的擦除次数。

在编程 / 擦除次数为 n 次（n=100、1000、10000）的情况下，能逐块分别擦除 n 次。

例如，对于 1K 的块 A，如果分 1024 次将 1 字节写到各自不同的地址后擦除该块，编程 / 擦除次数就加 1。但是，对于 1 次的擦除，不能对相同地址进行多次编程（禁止重写）。

注 3. 是保证编程 / 擦除后全部电特性的次数（保证范围为 1 ~ “最小”值）。

注 4. 是编程 / 擦除次数超过 1000 次时的块 A 和块 B 的规格。1000 次为止的字节编程时间与程序 ROM 相同。

注 5. 在进行多次改写的系统中，作为减少实际改写次数的方法，按顺序移动编程地址等，尽量不留空区，在编程（写）后进行 1 次性擦除。例如，在对一组 16 字节进行编程时，通过在最多 128 组的编程后进行 1 次擦除，就能减少实际的改写次数。另外，如果让块 A 和块 B 的擦除次数均一，就能更有效地减少改写次数。建议按块保存擦除次数等信息，设定限制次数。

注 6. 如果在块擦除中发生擦除错误，就必须至少执行 3 次清除状态寄存器指令 → 块擦除指令，直到不发生擦除错误为止。

注 7. 有关故障率，请向瑞萨技术有关公司及特约经销商询问。

注 8. D 版为 -40°C。

注 9. 包括没有外加电源电压或者时钟的时间。




图 23.2 挂起的转移时间

表 23.6 电压检测 0 电路的电特性

符号	项目	测量条件	规格值			单位
			最小	典型	最大	
V_{det0}	电压检测电平		2.2	2.3	2.4	V
—	电压检测电路的自消耗电流	VCA25=1、 $V_{CC}=5.0V$	—	0.9	—	μA
$t_{d(E-A)}$	电压检测电路开始工作前的等待时间 (注 2)		—	—	300	μs
V_{CCmin}	单片机工作电压的最小值		2.2	—	—	V

注 1. 测量条件为 $V_{CC}=2.2V \sim 5.5V$ 、 $T_{opr}=-20^{\circ}C \sim 85^{\circ}C$ (N 版) / $-40^{\circ}C \sim 85^{\circ}C$ (D 版)。

注 2. 在将 VCA2 寄存器的 VCA25 位置“0”后再次置“1”时，电压检测电路开始工作前所需的时间。

表 23.7 电压检测 1 电路的电特性

符号	项目	测量条件	规格值			单位
			最小	典型	最大	
V_{det1}	电压检测电平 (注 4)		2.7	2.85	3.00	V
—	电压监视 1 中断请求发生时间 (注 2)		—	40	—	μs
—	电压检测电路的自消耗电流	VCA26=1、 $V_{CC}=5.0V$	—	0.6	—	μA
$t_{d(E-A)}$	电压检测电路开始工作前的等待时间 (注 3)		—	—	100	μs

注 1. 测量条件为 $V_{CC}=2.2V \sim 5.5V$ 、 $T_{opr}=-20^{\circ}C \sim 85^{\circ}C$ (N 版) / $-40^{\circ}C \sim 85^{\circ}C$ (D 版)。

注 2. 从通过 V_{det1} 点到电压监视 1 中断请求发生前的时间。

注 3. 在将 VCA2 寄存器的 VCA26 位置“0”后再次置“1”时，电压检测电路开始工作前所需的时间。

注 4. 表示电源下降时的电压检测电平。电源上升时的检测电平为大于比电源下降时的电压检测电平 0.1V 左右的值。

表 23.8 电压检测 2 电路的电特性

符号	项目	测量条件	规格值			单位
			最小	典型	最大	
V_{det2}	电压检测电平		3.3	3.6	3.9	V
—	电压监视 2 中断请求发生时间 (注 2)		—	40	—	μs
—	电压检测电路的自消耗电流	VCA27=1、 $V_{CC}=5.0V$	—	0.6	—	μA
$t_{d(E-A)}$	电压检测电路开始工作前的等待时间 (注 3)		—	—	100	μs

注 1. 测量条件为 $V_{CC}=2.2V \sim 5.5V$ 、 $T_{opr}=-20^{\circ}C \sim 85^{\circ}C$ (N 版) / $-40^{\circ}C \sim 85^{\circ}C$ (D 版)。

注 2. 从通过 V_{det2} 点到电压监视 2 中断请求发生前的时间。

注 3. 在将 VCA2 寄存器的 VCA27 位置“0”后再次置“1”时，电压检测电路开始工作前所需的时间。

表 23.9 上电复位电路和电压监视 0 复位的电特性 (注 3)

符号	项目	测量条件	规格值			单位
			最小	典型	最大	
V_{por1}	上电复位的有效电压 (注 4)		—	—	0.1	V
V_{por2}	上电复位或者电压监视 0 复位的有效电压		0	—	V_{det0}	V
t_{rth}	外部电源 V_{CC} 的上升斜率 (注 2)		20	—	—	mV/msec

注 1. 没有指定时的测量条件为 $T_{opr} = -20^{\circ}\text{C} \sim 85^{\circ}\text{C}$ (N 版) / $-40^{\circ}\text{C} \sim 85^{\circ}\text{C}$ (D 版)。

注 2. 如果在 $V_{CC} \geq 1.0\text{V}$ 时使用, 就不需要此条件 (外部电源 V_{CC} 上升斜率)。

注 3. 在使用上电复位时, 必须将 OFS 寄存器的 LVD0ON 位置 “0”、VW0C 寄存器的 VW0C0 位置 “1”、VW0C6 位置 “1”、VCA2 寄存器的 VCA25 位置 “1”, 使电压监视 0 复位有效。

注 4. $t_{w(por1)}$ 是让外部电源 V_{CC} 不超过有效电压 (V_{por1}) 并且使上电复位有效所需的时间。在电源最初上升时, 如果 $-20^{\circ}\text{C} \leq T_{opr} \leq 85^{\circ}\text{C}$, 就必须将 $t_{w(por1)}$ 至少保持 30s; 如果 $-40^{\circ}\text{C} \leq T_{opr} < -20^{\circ}\text{C}$, 就必须将 $t_{w(por1)}$ 至少保持 3000s。




图 23.3 复位电路的电特性

表 23.10 高速内部振荡器振荡电路的电特性

符号	项目	测量条件	规格值			单位
			最小	典型	最大	
fOCO40M	高速内部振荡器振荡频率的温度和电压的依存性	$V_{CC}=2.7V \sim 5.5V$ $-20^{\circ}C \leq T_{opr} \leq 85^{\circ}C$ (注 2)	39.2	40	40.8	MHz
		$V_{CC}=2.7V \sim 5.5V$ $-40^{\circ}C \leq T_{opr} \leq 85^{\circ}C$ (注 2)	39.0	40	41.0	MHz
		$V_{CC}=2.2V \sim 5.5V$ $-20^{\circ}C \leq T_{opr} \leq 85^{\circ}C$ (注 3)	35.2	40	44.8	MHz
		$V_{CC}=2.2V \sim 5.5V$ $-40^{\circ}C \leq T_{opr} \leq 85^{\circ}C$ (注 3)	34.0	40	46.0	MHz
	将 FRA7 寄存器的校正值写到 FRA1 寄存器时的高速内部振荡器振荡频率 (注 4)	$V_{CC}=5.0V$ 、 $T_{opr}=25^{\circ}C$	—	36.864	—	MHz
		$V_{CC}=2.7V \sim 5.5V$ $-20^{\circ}C \leq T_{opr} \leq 85^{\circ}C$	-3%	—	3%	%
—	复位解除时的 FRA1 寄存器值		08h	—	F7h	—
—	高速内部振荡器振荡频率的调整单位	FRA1 寄存器 (复位解除时的值) 调整为 -1	—	+0.3	—	MHz
—	振荡稳定时间	$V_{CC}=5.0V$ 、 $T_{opr}=25^{\circ}C$	—	10	100	μs
—	振荡时的自消耗电流	$V_{CC}=5.0V$ 、 $T_{opr}=25^{\circ}C$	—	550	—	μA

注 1. 在没有指定时, $V_{CC}=2.2V \sim 5.5V$ 、 $T_{opr}=-20^{\circ}C \sim 85^{\circ}C$ (N 版) / $-40^{\circ}C \sim 85^{\circ}C$ (D 版)。

注 2. 是 FRA1 寄存器在复位解除后的值时的规格值。

注 3. 是在将 FRA6 寄存器的校正值写入 FRA1 寄存器时的规格值。

注 4. 在 UART 模式使用串行接口时, 能将 9600bps 和 38400bps 等位速率的设定误差控制在 0%。

表 23.11 低速内部振荡器振荡电路的电特性

符号	项目	测量条件	规格值			单位
			最小	典型	最大	
fOCO-S	低速内部振荡器振荡频率		30	125	250	kHz
—	振荡稳定时间		—	10	100	μs
—	振荡时的自消耗电流	$V_{CC}=5.0V$ 、 $T_{opr}=25^{\circ}C$	—	15	—	μA

注 1. 在没有指定时, $V_{CC}=2.2V \sim 5.5V$ 、 $T_{opr}=-20^{\circ}C \sim 85^{\circ}C$ (N 版) / $-40^{\circ}C \sim 85^{\circ}C$ (D 版)。

表 23.12 电源电路的时序特性

符号	项目	测量条件	规格值			单位
			最小	典型	最大	
$t_{d(P-R)}$	接通电源时的内部电源稳定时间 (注 2)		1	—	2000	μs
$t_{d(R-S)}$	STOP 解除时间 (注 3)		—	—	150	μs

注 1. 测量条件为 $V_{CC}=2.2V \sim 5.5V$ 、 $T_{opr}=25^{\circ}C$ 。

注 2. 在接通电源时, 内部电源发生电路稳定前的等待时间。

注 3. 是从接受停止模式的解除中断到开始供给系统时钟的时间。

表 23.13 电特性 (1) [$V_{CC}=5V$]

符号	项目		测量条件		规格值			单位
					最小	典型	最大	
V_{OH}	“H” 电平 输出电压	P2_0 ~ P2_7、 XOUT 以外	$I_{OH}=-5mA$		$V_{CC}-2.0$	—	V_{CC}	V
			$I_{OH}=-200\mu A$		$V_{CC}-0.5$	—	V_{CC}	V
		P2_0 ~ P2_7	HIGH 驱动能力	$I_{OH}=-20mA$	$V_{CC}-2.0$	—	V_{CC}	V
			LOW 驱动能力	$I_{OH}=-5mA$	$V_{CC}-2.0$	—	V_{CC}	V
		XOUT	HIGH 驱动能力	$I_{OH}=-1mA$	$V_{CC}-2.0$	—	V_{CC}	V
			LOW 驱动能力	$I_{OH}=-500\mu A$	$V_{CC}-2.0$	—	V_{CC}	V
V_{OL}	“L” 电平 输出电压	P2_0 ~ P2_7、 XOUT 以外	$I_{OL}=5mA$		—	—	2.0	V
			$I_{OL}=200\mu A$		—	—	0.45	V
		P2_0 ~ P2_7	HIGH 驱动能力	$I_{OL}=20mA$	—	—	2.0	V
			LOW 驱动能力	$I_{OL}=5mA$	—	—	2.0	V
		XOUT	HIGH 驱动能力	$I_{OL}=1mA$	—	—	2.0	V
			LOW 驱动能力	$I_{OL}=500\mu A$	—	—	2.0	V
$V_{T+}-V_{T-}$	滞后	$\overline{INT0}$ 、 $\overline{INT1}$ 、 $\overline{INT3}$ 、 $\overline{KI0}$ 、 $\overline{KI1}$ 、 $\overline{KI2}$ 、 $\overline{KI3}$ 、 TRAIO、RXD0、 RXD2、CLK0、CLK2			0.1	0.5	—	V
		\overline{RESET}			0.1	1.0	—	V
I_{IH}	“H” 电平输入电流		$V_I=5V$ 、 $V_{CC}=5V$		—	—	5.0	μA
I_{IL}	“L” 电平输入电流		$V_I=0V$ 、 $V_{CC}=5V$		—	—	-5.0	μA
R_{PULLUP}	上拉电阻		$V_I=0V$ 、 $V_{CC}=5V$		30	50	167	$k\Omega$
R_{FXIN}	反馈电阻	XIN			—	1.0	—	$M\Omega$
V_{RAM}	RAM 保持电压		停止模式时		1.8	—	—	V

注 1. 在没有指定时, $V_{CC}=4.2V \sim 5.5V$ 、 $T_{opr}=-20^{\circ}C \sim 85^{\circ}C$ (N 版) / $-40^{\circ}C \sim 85^{\circ}C$ (D 版)、 $f_{(XIN)}=20MHz$ 。

表 23.14 电特性 (2) [$V_{CC}=5V$](在没有指定时, $T_{opr}=-20^{\circ}C \sim 85^{\circ}C$ (N 版) / $-40^{\circ}C \sim 85^{\circ}C$ (D 版))

符号	项目	测量条件		规格值			单位
				最小	典型	最大	
I_{CC}	电源电流 ($V_{CC}=3.3V \sim 5.5V$) 在单芯片模式 时, 输出引脚为 开路, 其他引脚 为 V_{SS}	高速时钟 模式	XIN=20MHz (方波) 高速内部振荡器振荡停止 低速内部振荡器振荡 =125kHz 无分频	—	10	17	mA
			XIN=16MHz (方波) 高速内部振荡器振荡停止 低速内部振荡器振荡 =125kHz 无分频	—	9	15	mA
			XIN=10MHz (方波) 高速内部振荡器振荡停止 低速内部振荡器振荡 =125kHz 无分频	—	6	—	mA
			XIN=20MHz (方波) 高速内部振荡器振荡停止 低速内部振荡器振荡 =125kHz 8 分频	—	5	—	mA
			XIN=16MHz (方波) 高速内部振荡器振荡停止 低速内部振荡器振荡 =125kHz 8 分频	—	4	—	mA
			XIN=10MHz (方波) 高速内部振荡器振荡停止 低速内部振荡器振荡 =125kHz 8 分频	—	2.5	—	mA
			高速内部振 荡器模式	XIN 时钟停止 高速内部振荡器振荡 fOCO=20MHz 低速内部振荡器振荡 =125kHz 无分频	—	10	15
		XIN 时钟停止 高速内部振荡器振荡 fOCO=20MHz 低速内部振荡器振荡 =125kHz 8 分频	—	4	—	mA	
		XIN 时钟停止 高速内部振荡器振荡 fOCO=10MHz 低速内部振荡器振荡 =125kHz 无分频	—	5.5	10	mA	
		XIN 时钟停止 高速内部振荡器振荡 fOCO=10MHz 低速内部振荡器振荡 =125kHz 8 分频	—	2.5	—	mA	
		低速内部振 荡器模式	XIN 时钟停止 高速内部振荡器振荡停止 低速内部振荡器振荡 =125kHz 8 分频 FMR47= "1"	—	130	300	μA

表 23.15 电特性 (3) [$V_{CC}=5V$](在没有指定时, $T_{opr}=-20^{\circ}C \sim 85^{\circ}C$ (N 版) / $-40^{\circ}C \sim 85^{\circ}C$ (D 版))

符号	项目	测量条件	规格值			单位	
			最小	典型	最大		
I_{CC}	电源电流 ($V_{CC}=3.3V \sim 5.5V$) 在单芯片模式 时, 输出引脚为 开路, 其他引脚 为 V_{SS}	等待模式	XIN 时钟停止 高速内部振荡器振荡停止 低速内部振荡器振荡 =125kHz WAIT 指令执行中 外围时钟运行 $VCA27=VCA26=VCA25= "0"$ $VCA20= "1"$	—	25	75	μA
			XIN 时钟停止 高速内部振荡器振荡停止 低速内部振荡器振荡 =125kHz WAIT 指令执行中 外围时钟停止 $VCA27=VCA26=VCA25= "0"$ $VCA20= "1"$	—	23	60	μA
		停止模式	XIN 时钟停止、 $T_{opr}=25^{\circ}C$ 高速内部振荡器振荡停止 低速内部振荡器振荡停止 $CM10= "1"$ 外围时钟停止 $VCA27=VCA26=VCA25= "0"$	—	0.8	3.0	μA
			XIN 时钟停止、 $T_{opr}=85^{\circ}C$ 高速内部振荡器振荡停止 低速内部振荡器振荡停止 $CM10= "1"$ 外围时钟停止 $VCA27=VCA26=VCA25= "0"$	—	1.2	—	μA

时序必要条件（在没有指定时， $V_{CC}=5V$ 、 $V_{SS}=0V$ 、 $T_{opr}=25^{\circ}C$ ） [$V_{CC}=5V$]

表 23.16 XIN 输入

符号	项目	规格值		单位
		最小	最大	
$t_{C(XIN)}$	XIN 输入的周期时间	50	—	ns
$t_{WH(XIN)}$	XIN 输入“H”电平的脉宽	25	—	ns
$t_{WL(XIN)}$	XIN 输入“L”电平的脉宽	25	—	ns




图 23.4 $V_{CC}=5V$ 时的 XIN 输入时序

表 23.17 TRAIO 输入

符号	项目	规格值		单位
		最小	最大	
$t_{C(TRAIO)}$	TRAIO 输入的周期时间	100	—	ns
$t_{WH(TRAIO)}$	TRAIO 输入“H”电平的脉宽	40	—	ns
$t_{WL(TRAIO)}$	TRAIO 输入“L”电平的脉宽	40	—	ns





图 23.5 $V_{CC}=5V$ 时的 TRAIO 输入时序

表 23.18 串行接口

符号	项目	规格值		单位
		最小	最大	
$t_{c(CK)}$	CLK _i 输入的周期时间	200	—	ns
$t_{W(CKH)}$	CLK _i 输入“H”电平的脉宽	100	—	ns
$t_{W(CKL)}$	CLK _i 输入“L”电平的脉宽	100	—	ns
$t_{d(C-Q)}$	TXD _i 输出的延迟时间	—	50	ns
$t_{h(C-Q)}$	TXD _i 输出的保持时间	0	—	ns
$t_{su(D-C)}$	RXD _i 输入的准备时间	50	—	ns
$t_{h(C-D)}$	RXD _i 输入的保持时间	90	—	ns

i=0、2

图 23.6 V_{CC}=5V 时的串行接口时序表 23.19 外部中断 \overline{INTi} 输入 (i=0、1、3)

符号	项目	规格值		单位
		最小	最大	
$t_{W(INH)}$	\overline{INTi} 输入“H”电平的脉宽	250 (注 1)	—	ns
$t_{W(INL)}$	\overline{INTi} 输入“L”电平的脉宽	250 (注 2)	—	ns

注 1. 当通过 \overline{INTi} 输入滤波器选择位选择有滤波器时， \overline{INTi} 输入“H”电平脉宽的最小值为“1/数字滤波器采样频率×3”和最小值中的大的值。

注 2. 当通过 \overline{INTi} 输入滤波器选择位选择有滤波器时， \overline{INTi} 输入“L”电平脉宽的最小值为“1/数字滤波器采样频率×3”和最小值中的大的值。


图 23.7 V_{CC}=5V 时的外部中断 \overline{INTi} 输入时序

表 23.20 电特性 (1) [$V_{CC}=3V$]

符号	项目		测量条件		规格值			单位
					最小	典型	最大	
V_{OH}	“H” 电平 输出电压	P2_0 ~ P2_7、 XOUT 以外	$I_{OH}=-1mA$		$V_{CC}-0.5$	—	V_{CC}	V
		P2_0 ~ P2_7	HIGH 驱动能力	$I_{OH}=-5mA$	$V_{CC}-0.5$	—	V_{CC}	V
			LOW 驱动能力	$I_{OH}=-1mA$	$V_{CC}-0.5$	—	V_{CC}	V
		XOUT	HIGH 驱动能力	$I_{OH}=-0.1mA$	$V_{CC}-0.5$	—	V_{CC}	V
			LOW 驱动能力	$I_{OH}=-50\mu A$	$V_{CC}-0.5$	—	V_{CC}	V
V_{OL}	“L” 电平 输出电压	P2_0 ~ P2_7、 XOUT 以外	$I_{OL}=1mA$		—	—	0.5	V
		P2_0 ~ P2_7	HIGH 驱动能力	$I_{OL}=5mA$	—	—	0.5	V
			LOW 驱动能力	$I_{OL}=1mA$	—	—	0.5	V
		XOUT	HIGH 驱动能力	$I_{OL}=0.1mA$	—	—	0.5	V
			LOW 驱动能力	$I_{OL}=50\mu A$	—	—	0.5	V
$V_{T+}-V_{T-}$	滞后	$\overline{INT0}$ 、 $\overline{INT1}$ 、 $\overline{INT3}$ 、 $\overline{KI0}$ 、 $\overline{KI1}$ 、 $\overline{KI2}$ 、 $\overline{KI3}$ 、 TRAIO、RXD0、 RXD2、CLK0、CLK2			0.1	0.3	—	V
		\overline{RESET}			0.1	0.4	—	V
I_{IH}	“H” 电平输入电流		$V_I=3V$ 、 $V_{CC}=3V$		—	—	4.0	μA
I_{IL}	“L” 电平输入电流		$V_I=0V$ 、 $V_{CC}=3V$		—	—	-4.0	μA
R_{PULLUP}	上拉电阻		$V_I=0V$ 、 $V_{CC}=3V$		66	160	500	k Ω
R_{fXIN}	反馈电阻	XIN			—	3.0	—	M Ω
V_{RAM}	RAM 保持电压		停止模式时		1.8	—	—	V

注 1. 在没有指定时, $V_{CC}=2.7V \sim 3.3V$ 、 $T_{opr}=-20^{\circ}C \sim 85^{\circ}C$ (N 版) / $-40^{\circ}C \sim 85^{\circ}C$ (D 版)、 $f_{(XIN)}=10MHz$ 。

表 23.21 电特性 (2) [$V_{CC}=3V$](在没有指定时, $T_{opr}=-20^{\circ}C \sim 85^{\circ}C$ (N 版) / $-40^{\circ}C \sim 85^{\circ}C$ (D 版))

符号	项目	测量条件		规格值			单位
				最小	典型	最大	
I_{CC}	电源电流 ($V_{CC}=2.7V \sim 3.3V$) 在单芯片模式 时, 输出引脚为 开路, 其他引脚 为 V_{SS}	高速时钟 模式	XIN=10MHz (方波) 高速内部振荡器振荡停止 低速内部振荡器振荡 =125kHz 无分频	—	6	—	mA
			XIN=10MHz (方波) 高速内部振荡器振荡停止 低速内部振荡器振荡 =125kHz 8 分频	—	2	—	mA
		高速内部振 荡器模式	XIN 时钟停止 高速内部振荡器振荡 fOCO=10MHz 低速内部振荡器振荡 =125kHz 无分频	—	5	9	mA
			XIN 时钟停止 高速内部振荡器振荡 fOCO=10MHz 低速内部振荡器振荡 =125kHz 8 分频	—	2	—	mA
		低速内部振 荡器模式	XIN 时钟停止 高速内部振荡器振荡停止 低速内部振荡器振荡 =125kHz 8 分频 FMR47= “1”	—	130	300	μA
		等待模式	XIN 时钟停止 高速内部振荡器振荡停止 低速内部振荡器振荡 =125kHz WAIT 指令执行中 外围时钟运行 VCA27=VCA26=VCA25= “0” VCA20= “1”	—	25	70	μA
			XIN 时钟停止 高速内部振荡器振荡停止 低速内部振荡器振荡 =125kHz WAIT 指令执行中 外围时钟停止 VCA27=VCA26=VCA25= “0” VCA20= “1”	—	23	55	μA
			XIN 时钟停止、 $T_{opr}=25^{\circ}C$ 高速内部振荡器振荡停止 低速内部振荡器振荡停止 CM10= “1” 外围时钟停止 VCA27=VCA26=VCA25= “0”	—	0.7	3.0	μA
		停止模式	XIN 时钟停止、 $T_{opr}=85^{\circ}C$ 高速内部振荡器振荡停止 低速内部振荡器振荡停止 CM10= “1” 外围时钟停止 VCA27=VCA26=VCA25= “0”	—	1.1	—	μA

时序必要条件（在没有指定时， $V_{CC}=3V$ 、 $V_{SS}=0V$ 、 $T_{opr}=25^{\circ}C$ ） [$V_{CC}=3V$]

表 23.22 XIN 输入

符号	项目	规格值		单位
		最小	最大	
$t_{C(XIN)}$	XIN 输入的周期时间	100	—	ns
$t_{WH(XIN)}$	XIN 输入“H”电平的脉宽	40	—	ns
$t_{WL(XIN)}$	XIN 输入“L”电平的脉宽	40	—	ns




图 23.8 $V_{CC}=3V$ 时的 XIN 输入时序

表 23.23 TRAIO 输入

符号	项目	规格值		单位
		最小	最大	
$t_{C(TRAIO)}$	TRAIO 输入的周期时间	300	—	ns
$t_{WH(TRAIO)}$	TRAIO 输入“H”电平的脉宽	120	—	ns
$t_{WL(TRAIO)}$	TRAIO 输入“L”电平的脉宽	120	—	ns




图 23.9 $V_{CC}=3V$ 时的 TRAIO 输入时序

表 23.24 串行接口

符号	项目	规格值		单位
		最小	最大	
$t_{c(CK)}$	CLKi 输入的周期时间	300	—	ns
$t_{W(CKH)}$	CLKi 输入 “H” 电平的脉宽	150	—	ns
$t_{W(CKL)}$	CLKi 输入 “L” 电平的脉宽	150	—	ns
$t_{d(C-Q)}$	TXDi 输出的延迟时间	—	80	ns
$t_{h(C-Q)}$	TXDi 输出的保持时间	0	—	ns
$t_{su(D-C)}$	RXDi 输入的准备时间	70	—	ns
$t_{h(C-D)}$	RXDi 输入的保持时间	90	—	ns

$i=0、2$




图 23.10 $V_{CC}=3V$ 时的串行接口时序

表 23.25 外部中断 \overline{INTi} 输入 ($i=0、1、3$)

符号	项目	规格值		单位
		最小	最大	
$t_{W(INH)}$	\overline{INTi} 输入 “H” 电平的脉宽	380 (注 1)	—	ns
$t_{W(INL)}$	\overline{INTi} 输入 “L” 电平的脉宽	380 (注 2)	—	ns

注 1. 当通过 \overline{INTi} 输入滤波器选择位选择有滤波器时, \overline{INTi} 输入 “H” 电平脉宽的最小值为 “1/ 数字滤波器采样频率 $\times 3$ ” 和最小值中的大的值。

注 2. 当通过 \overline{INTi} 输入滤波器选择位选择有滤波器时, \overline{INTi} 输入 “L” 电平脉宽的最小值为 “1/ 数字滤波器采样频率 $\times 3$ ” 和最小值中的大的值。




图 23.11 $V_{CC}=3V$ 时的外部中断 \overline{INTi} 输入时序

表 23.26 电特性 (1) [$V_{CC}=2.2V$]

符号	项目		测量条件		规格值			单位
					最小	典型	最大	
V_{OH}	“H”电平 输出电压	P2_0 ~ P2_7、XOUT 以外	$I_{OH}=-1mA$		$V_{CC}-0.5$	—	V_{CC}	V
		P2_0 ~ P2_7	HIGH 驱动能力	$I_{OH}=-2mA$	$V_{CC}-0.5$	—	V_{CC}	V
			LOW 驱动能力	$I_{OH}=-1mA$	$V_{CC}-0.5$	—	V_{CC}	V
		XOUT	HIGH 驱动能力	$I_{OH}=-0.1mA$	$V_{CC}-0.5$	—	V_{CC}	V
			LOW 驱动能力	$I_{OH}=-50\mu A$	$V_{CC}-0.5$	—	V_{CC}	V
V_{OL}	“L”电平 输出电压	P2_0 ~ P2_7、XOUT 以外	$I_{OL}=1mA$		—	—	0.5	V
		P2_0 ~ P2_7	HIGH 驱动能力	$I_{OL}=2mA$	—	—	0.5	V
			LOW 驱动能力	$I_{OL}=1mA$	—	—	0.5	V
		XOUT	HIGH 驱动能力	$I_{OL}=0.1mA$	—	—	0.5	V
			LOW 驱动能力	$I_{OL}=50\mu A$	—	—	0.5	V
$V_{T+}-V_{T-}$	滞后	$\overline{INT0}$ 、 $\overline{INT1}$ 、 $\overline{INT3}$ 、 $\overline{KI0}$ 、 $\overline{KI1}$ 、 $\overline{KI2}$ 、 $\overline{KI3}$ 、 TRAIO、RXD0、 RXD2、CLK0、CLK2			0.05	0.3	—	V
		\overline{RESET}			0.05	0.15	—	V
I_{IH}	“H”电平输入电流		$V_I=2.2V$		—	—	4.0	μA
I_{IL}	“L”电平输入电流		$V_I=0V$		—	—	-4.0	μA
R_{PULLUP}	上拉电阻		$V_I=0V$		100	200	600	$k\Omega$
R_{FXIN}	反馈电阻	XIN			—	5	—	$M\Omega$
V_{RAM}	RAM 保持电压		停止模式时		1.8	—	—	V

注 1. 在没有指定时, $V_{CC}=2.2V$ 、 $T_{opr}=-20^{\circ}C \sim 85^{\circ}C$ (N 版) / $-40^{\circ}C \sim 85^{\circ}C$ (D 版)、 $f_{(XIN)}=5MHz$ 。

表 23.27 电特性 (2) [$V_{CC}=2.2V$](在没有指定时, $T_{opr}=-20^{\circ}C \sim 85^{\circ}C$ (N 版) $-40^{\circ}C \sim 85^{\circ}C$ (D 版))

符号	项目	测量条件		规格值			单位
				最小	典型	最大	
I_{CC}	电源电流 ($V_{CC}=2.2V \sim 2.7V$) 在单芯片模式 时, 输出引脚为 开路, 其他引脚 为 V_{SS}	高速时钟 模式	XIN=5MHz (方波) 高速内部振荡器振荡停止 低速内部振荡器振荡 =125kHz 无分频	—	3.5	—	mA
			XIN=5MHz (方波) 高速内部振荡器振荡停止 低速内部振荡器振荡 =125kHz 8 分频	—	1.5	—	mA
		高速内部振 荡器模式	XIN 时钟停止 高速内部振荡器振荡 fOCO=5MHz 低速内部振荡器振荡 =125kHz 无分频	—	3.5	—	mA
			XIN 时钟停止 高速内部振荡器振荡 fOCO=5MHz 低速内部振荡器振荡 =125kHz 8 分频	—	1.5	—	mA
		低速内部振 荡器模式	XIN 时钟停止 高速内部振荡器振荡停止 低速内部振荡器振荡 =125kHz 8 分频 FMR47= “1”	—	100	230	μA
		等待模式	XIN 时钟停止 高速内部振荡器振荡停止 低速内部振荡器振荡 =125kHz WAIT 指令执行中 外围时钟运行 VCA27=VCA26=VCA25= “0” VCA20= “1”	—	22	60	μA
			XIN 时钟停止 高速内部振荡器振荡停止 低速内部振荡器振荡 =125kHz WAIT 指令执行中 外围时钟停止 VCA27=VCA26=VCA25= “0” VCA20= “1”	—	20	55	μA
			XIN 时钟停止、 $T_{opr}=25^{\circ}C$ 高速内部振荡器振荡停止 低速内部振荡器振荡停止 CM10= “1” 外围时钟停止 VCA27=VCA26=VCA25= “0”	—	0.7	3.0	μA
		停止模式	XIN 时钟停止、 $T_{opr}=85^{\circ}C$ 高速内部振荡器振荡停止 低速内部振荡器振荡停止 CM10= “1” 外围时钟停止 VCA27=VCA26=VCA25= “0”	—	1.1	—	μA

时序必要条件（在没有指定时， $V_{CC}=2.2V$ 、 $V_{SS}=0V$ 、 $T_{opr}=25^{\circ}C$ ） [$V_{CC}=2.2V$]

表 23.28 XIN 输入

符号	项目	规格值		单位
		最小	最大	
$t_{c(XIN)}$	XIN 输入的周期时间	200	—	ns
$t_{WH(XIN)}$	XIN 输入“H”电平的脉宽	90	—	ns
$t_{WL(XIN)}$	XIN 输入“L”电平的脉宽	90	—	ns




图 23.12 $V_{CC}=2.2V$ 时的 XIN 输入时序

表 23.29 TRAIO 输入

符号	项目	规格值		单位
		最小	最大	
$t_{c(TRAIO)}$	TRAIO 输入的周期时间	500	—	ns
$t_{WH(TRAIO)}$	TRAIO 输入“H”电平的脉宽	200	—	ns
$t_{WL(TRAIO)}$	TRAIO 输入“L”电平的脉宽	200	—	ns





图 23.13 $V_{CC}=2.2V$ 时的 TRAIO 输入时序

表 23.30 串行接口

符号	项目	规格值		单位
		最小	最大	
$t_{c(CK)}$	CLK _i 输入的周期时间	800	—	ns
$t_{W(CKH)}$	CLK _i 输入“H”电平的脉宽	400	—	ns
$t_{W(CKL)}$	CLK _i 输入“L”电平的脉宽	400	—	ns
$t_{d(C-Q)}$	TXD _i 输出的延迟时间	—	200	ns
$t_{h(C-Q)}$	TXD _i 输出的保持时间	0	—	ns
$t_{su(D-C)}$	RXD _i 输入的准备时间	150	—	ns
$t_{h(C-D)}$	RXD _i 输入的保持时间	90	—	ns


i=0、2

图 23.14 V_{CC}=2.2V 时的串行接口时序表 23.31 外部中断 \overline{INTi} 输入 (i=0、1、3)

符号	项目	规格值		单位
		最小	最大	
$t_{W(INH)}$	\overline{INTi} 输入“H”电平的脉宽	1000 (注1)	—	ns
$t_{W(INL)}$	\overline{INTi} 输入“L”电平的脉宽	1000 (注2)	—	ns

注 1. 当通过 \overline{INTi} 输入滤波器选择位选择有滤波器时, \overline{INTi} 输入“H”电平脉宽的最小值为“1/数字滤波器采样频率×3”和最小值中的大的值。

注 2. 当通过 \overline{INTi} 输入滤波器选择位选择有滤波器时, \overline{INTi} 输入“L”电平脉宽的最小值为“1/数字滤波器采样频率×3”和最小值中的大的值。

图 23.15 V_{CC}=2.2V 时的外部中断 \overline{INTi} 输入时序

24. On-chip 调试器的注意事项

在使用 on-chip 调试器进行 R8C/2K 和 R8C/2L 群的程序开发和调试时，必须注意以下限制事项：


1. On-chip 调试器使用一部分用户闪存区和 RAM 区，所以用户不能使用该区域。
有关使用的区域，请参照各 on-chip 调试器手册。
2. 不能在用户系统设定地址匹配中断（AIER、RMAD0、RMAD1 寄存器和固定向量表）。
3. 不能在用户系统使用 BRK 指令。
4. 能在电源电压 VCC=2.7~5.5V 的条件下进行调试。在低于 2.7V 的条件下，不能用 on-chip 调试器进行调试。

On-chip 调试器的连接和使用方法有特殊的限制事项。关于 on-chip 调试器的详细内容，请参照各 on-chip 调试器手册。

附录


附录 1. 外形尺寸图

有关外形尺寸图的最新版和安装的信息，登载在瑞萨科技的主页的“封装”栏目中。




附录 2. 串行编程器和 on-chip 调试仿真器的连接例子

和 M16C Flash Starter (M3A-0806) 的连接例子如附图 2.1 所示, 和仿真器 E8 (R0E000080KCE00) 的连接例子如附图 2.2 所示。




附图 2.1 和 M16C Flash Starter (M3A-0806) 的连接例子



附图 2.2 和仿真器 E8 (R0E000080KCE00) 的连接例子

附录 3. 振荡评价电路例子

振荡评价电路例子如附图 3.1 所示。



附图 3.1 振荡评价电路例子

索引

A		电压监视 1 中断和电压监视 1 复位	59
A/D 转换器	337	电压监视 2 复位	48
A0、A1	31	电压监视 2 中断和电压监视 2 复位	61
AD	340	电源稳定的情况	45
ADCON0	339	调试标志	32
ADCON1	340	定时器	144
ADCON2	340	定时器模式	149, 166, 197, 202
ADIC	116	定时器 RA	146
AIER	129	定时器 RB	162
B		定时器 RC 中断	219
B 标志	32	定时器 RC	182
保护	111	定时器 RD	221
保留位	32	定时器 RD 中断	304
标志寄存器	32	对外围功能的影响	64
标准串行输入 / 输出模式	376	堆栈基址寄存器	31
标准运行模式	101	堆栈指针指定标志	32
并行输入 / 输出模式	378	E	
C		EW0 模式	361
C 标志	32	EW1 模式	369
CM0	91	F	
CM1	92	f1、f2、f4、f8、f32	100
CPU	30	FB	31
CPU 改写模式	354	FLG	32
CPU 时钟	99	FMR0	355
CPU 时钟和外围功能时钟	99	FMR1	357
CSPR	141	FMR4	358
采样 & 保持	347	fOCO	100
产品一览	6	fOCO128	100
程序计数器	31	fOCO40M	100
处理器模式	87	fOCO-F	100
处理器模式的种类	87	fOCO-S	100
处理器中断优先级	32	FRA0	94
串行编程器和 on-chip 调试仿真器的连接例子	408	FRA1	94
串行接口	311	FRA2	95
从属模式	331	FRA6	95
存储器	33	FRA7	95
存储器的配置	352	符号标志	32
D		复位	42
D 标志	32	复位同步 PWM 模式	271
单次模式	341	G	
等待模式	102	概要	1
低速内部振荡器时钟	99	高速内部振荡器时钟	99
地址寄存器	31	功耗的减少	381
地址匹配中断	128	功率控制	101
电特性	385	规格概要	2
电压检测电路	50		
电压监视 0 复位	48, 57		
电压监视 1 复位	48		

H		脉冲周期测量模式	158
互补 PWM 模式	281	脉宽测量模式	155
缓冲器运行	193, 227	N	
J		内部振荡器时钟	99
I 标志	32	O	
寄存器构成	327	O 标志	32
寄存器组指定标志	32	OCD	93
ID 码区	134	OFS	44, 136, 141, 353
ID 码的检查功能	353	on-chip 调试器的注意事项	406
INT0IC	118	P	
INT1IC	118	P2DRR	71
INT3IC	118	PC	31
INTB	31	PD _i (i=0 ~ 4)	70
INTEN	124	PINSR1	72, 316
INTF	125	PINSR2	72, 163
INT _i 输入滤波器 (i=0、1、3)	126	PINSR3	72, 185
INT _i 中断 (i=0、1、3)	124	P _i (i=0 ~ 4)	70
INT 中断	124	PM0	87
IPL	32	PM1	87
ISP	31	PMR	72, 124
计数源	192, 226	PRCR	111
计数源保护模式无效时	142	PWM2 模式	213
计数源保护模式有效时	143	PWM3 模式	293
极性选择功能	320	PWM 模式	208, 260
键输入中断	127	PUR0	73
接通电源的情况	45	PUR1	73
进位标志	32	R	
K		R0、R1、R2、R3	31
KIEN	128	RMAD0	129
KUPIC	116	RMAD1	129
看门狗定时器	138	ROM 码的保护功能	353
看门狗定时器复位	49	软件复位	49
可编程波形发生模式	169	软件命令	362, 370
可编程单触发发生模式	172	软件中断	112
可编程等待单触发发生模式	176	S	
可编程输入 / 输出端口	63	S0RIC	116
可编程输入 / 输出端口的功能	63	S0TIC	116
可编程输入 / 输出端口以外的引脚	64	S2RIC	116
L		S2TIC	116
LINCR	327	SB	31
LINCR2	327	S 标志	32
LINST	328	SFR	35
LSB 先或者 MSB 先的选择	320	闪存	351
连续接收模式	321	闪存改写的禁止功能	353
零标志	32	上电复位功能	47
M		上溢标志	32
脉冲输出的强制截止	195, 230		
脉冲输出模式	151		

事件计数器模式	153
使用注意事项	12
时钟发生电路	89
时钟同步串行 I/O 模式	317
时钟异步串行 I/O (UART) 模式	321
输出比较功能	202, 245
数据寄存器	31
输入 / 输出引脚	326
输入捕捉功能	197, 232

T

TRA	148
TRACR	147
TRAIC	116
TRAI0C	125, 147, 149, 152, 154, 156, 159
TRAMR	148
TRAPRE	148
TRBCR	163
TRBIC	116
TRBIOC	164, 166, 170, 173, 177
TRBMR	164
TRBOCR	163
TRBPR	165
TRBPPE	165
TRBSC	165
TRC	188
TRCCR1	186, 206, 210, 215
TRCCR2	188
TRCDF	189
TRCGRA	188
TRCGRB	188
TRCGRC	188
TRCGRD	188
TRCIC	117
TRCIER	186
TRCIOR0	191, 199, 204
TRCIOR1	191, 200, 205
TRCMR	185
TRCOER	190
TRCSR	187
TRD0	241, 255, 268, 278, 289, 300
TRD0IC	117
TRD1	241, 255, 268, 289
TRD1IC	117
TRDCR0	237, 251, 265, 276, 286, 298
TRDCR1	237, 251, 265, 286
TRDDF0	236
TRDDF1	236
TRDFCR	235, 248, 263, 274, 284, 296
TRDGRAi (i=0 ~ 1)	242, 256, 268, 279, 289, 301
TRDGRBi (i=0 ~ 1)	242, 256, 268, 279, 289, 301
TRDGRCi (i=0 ~ 1)	242, 256, 268, 279, 289, 301
TRDGRDi (i=0 ~ 1)	242, 256, 268, 279, 289, 301
TRDIER0	241, 255, 267, 278, 288, 300
TRDIER1	241, 255, 267, 278, 288, 300
TRDIORA0	238, 252

TRDIORA1	238, 252
TRDIORC0	239, 253
TRDIORC1	239, 253
TRDMR	234, 247, 262, 273, 283, 295
TRDOCR	250, 265, 298
TRDOER1	249, 264, 275, 285, 297
TRDOER2	249, 264, 275, 285, 297
TRDPMR	235, 248, 263
TRDPCR0	267
TRDPCR1	267
TRDSR0	240, 254, 266, 277, 287, 299
TRDSR1	240, 254, 266, 277, 287, 299
TRDSTR	234, 247, 262, 273, 283, 295
特点	326
特殊中断	113
停止模式	104
同步运行	229

W

U0BRG	313
U0C0	314
U0C1	315
U0MR	313
U0RB	315
U0TB	314
U2BRG	313
U2C0	314
U2C1	315
U2MR	313
U2RB	315
U2TB	314
UART	321
U 标志	32
VCA1	53
VCA2	53, 96
VCC 输入电压的监视	57
WDC	140
Vdet0 的监视	57
Vdet1 的监视	57
Vdet2 的监视	57
WDTR	140
WDTS	140
USP	31
VW0C	54
VW1C	55
VW2C	56
外围功能时钟	100
外围功能中断	114
外形尺寸图	407
未使用引脚的处理	86
位速率	324

X

XIN 时钟	98
--------	----

系统时钟	99
选项功能选择区	136

Y

引脚功能的说明	11
引脚配置图	9
硬件复位	45
硬件 LIN	326
硬件 LIN 的结束处理	335
用户堆栈指针	31
用途	1
运行说明	328

Z

Z 标志	32
振荡评价电路例子	409
振荡停止检测功能	107
振荡停止检测功能的使用方法	107
帧基址寄存器	31
中断	112
中断表寄存器	31
中断堆栈指针	31
中断分类	112
中断概要	112
中断和中断向量	114
中断控制	116
中断控制寄存器	116, 117
中断请求	336
中断允许标志	32
重复模式	344
中央处理器 (CPU)	30
主模式	328
总线冲突检测功能	334
总线控制	88

**瑞萨单片机
硬件手册
R8C/2K 群、R8C/2L 群**

Publication Date: Rev.1.00, Feb. 18, 2008
Published by: Sales Strategic Planning Div.
Renesas Technology Corp.
Edited by: Customer Support Department
Global Strategic Communication Div.
Renesas Solutions Corp.

Renesas Technology Corp. Sales Strategic Planning Div. Nippon Bldg., 2-6-2, Ohte-machi, Chiyoda-ku, Tokyo 100-0004, Japan



RENESAS SALES OFFICES

<http://www.renesas.com>

Refer to "<http://www.renesas.com/en/network>" for the latest and detailed information.

Renesas Technology America, Inc.

450 Holger Way, San Jose, CA 95134-1368, U.S.A
Tel: <1> (408) 382-7500, Fax: <1> (408) 382-7501

Renesas Technology Europe Limited

Dukes Meadow, Millboard Road, Bourne End, Buckinghamshire, SL8 5FH, U.K.
Tel: <44> (1628) 585-100, Fax: <44> (1628) 585-900

Renesas Technology (Shanghai) Co., Ltd.

Unit 204, 205, AZIACenter, No.1233 Lujiiazui Ring Rd, Pudong District, Shanghai, China 200120
Tel: <86> (21) 5877-1818, Fax: <86> (21) 6887-7858/7898

Renesas Technology Hong Kong Ltd.

7th Floor, North Tower, World Finance Centre, Harbour City, Canton Road, Tsimshatsui, Kowloon, Hong Kong
Tel: <852> 2265-6688, Fax: <852> 2377-3473

Renesas Technology Taiwan Co., Ltd.

10th Floor, No.99, Fushing North Road, Taipei, Taiwan
Tel: <886> (2) 2715-2888, Fax: <886> (2) 3518-3399

Renesas Technology Singapore Pte. Ltd.

1 Harbour Front Avenue, #06-10, Keppel Bay Tower, Singapore 098632
Tel: <65> 6213-0200, Fax: <65> 6278-8001

Renesas Technology Korea Co., Ltd.

Kukje Center Bldg. 18th Fl., 191, 2-ka, Hangang-ro, Yongsan-ku, Seoul 140-702, Korea
Tel: <82> (2) 796-3115, Fax: <82> (2) 796-2145

Renesas Technology Malaysia Sdn. Bhd

Unit 906, Block B, Menara Amcorp, Amcorp Trade Centre, No.18, Jln Persiaran Barat, 46050 Petaling Jaya, Selangor Darul Ehsan, Malaysia
Tel: <603> 7955-9390, Fax: <603> 7955-9510



R8C/2K群、R8C/2L群



瑞萨电子株式会社