

# R8C/3JT グループ

ユーザーズマニュアル ハードウェア編

ルネサスマイクロコンピュータ  
R8C ファミリ／R8C/3x シリーズ

本資料に記載の全ての情報は本資料発行時点のものであり、ルネサス エレクトロニクスは、  
予告なしに、本資料に記載した製品または仕様を変更することがあります。  
ルネサス エレクトロニクスのホームページなどにより公開される最新情報をご確認ください。

## ご注意書き

1. 本資料に記載されている内容は本資料発行時点のものであり、予告なく変更することがあります。当社製品のご購入およびご使用にあたりましては、事前に当社営業窓口で最新の情報をご確認いただきますとともに、当社ホームページなどを通じて公開される情報に常にご注意ください。
2. 本資料に記載された当社製品および技術情報の使用に関連し発生した第三者の特許権、著作権その他の知的財産権の侵害等に関し、当社は、一切その責任を負いません。当社は、本資料に基づき当社または第三者の特許権、著作権その他の知的財産権を何ら許諾するものではありません。
3. 当社製品を改造、改変、複製等しないでください。
4. 本資料に記載された回路、ソフトウェアおよびこれらに関する情報は、半導体製品の動作例、応用例を説明するものです。お客様の機器の設計において、回路、ソフトウェアおよびこれらに関する情報を使用する場合には、お客様の責任において行ってください。これらの使用に起因しお客様または第三者に生じた損害に関し、当社は、一切その責任を負いません。
5. 輸出に際しては、「外国為替及び外国貿易法」その他輸出関連法令を遵守し、かかる法令の定めるところにより必要な手続を行ってください。本資料に記載されている当社製品および技術を大量破壊兵器の開発等の目的、軍事利用の目的その他軍事用途の目的で使用しないでください。また、当社製品および技術を国内外の法令および規則により製造・使用・販売を禁止されている機器に使用することができません。
6. 本資料に記載されている情報は、正確を期すため慎重に作成したものですが、誤りがないことを保証するものではありません。万一、本資料に記載されている情報の誤りに起因する損害がお客様に生じた場合においても、当社は、一切その責任を負いません。
7. 当社は、当社製品の品質水準を「標準水準」、「高品質水準」および「特定水準」に分類しております。また、各品質水準は、以下に示す用途に製品が使われることを意図しておりますので、当社製品の品質水準をご確認ください。お客様は、当社の文書による事前の承諾を得ることなく、「特定水準」に分類された用途に当社製品を使用することができません。また、お客様は、当社の文書による事前の承諾を得ることなく、意図されていない用途に当社製品を使用することができません。当社の文書による事前の承諾を得ることなく、「特定水準」に分類された用途または意図されていない用途に当社製品を使用したことによりお客様または第三者に生じた損害等に関し、当社は、一切その責任を負いません。なお、当社製品のデータ・シート、データ・ブック等の資料で特に品質水準の表示がない場合は、標準水準製品であることを表します。

標準水準： コンピュータ、OA機器、通信機器、計測機器、AV機器、家電、工作機械、パソコン機器、産業用ロボット

高品質水準： 輸送機器（自動車、電車、船舶等）、交通用信号機器、防災・防犯装置、各種安全装置、生命維持を目的として設計されていない医療機器（厚生労働省定義の管理医療機器に相当）

特定水準： 航空機器、航空宇宙機器、海底中継機器、原子力制御システム、生命維持のための医療機器（生命維持装置、人体に埋め込み使用するもの、治療行為（患部切り出し等）を行うもの、その他直接人命に影響を与えるもの）（厚生労働省定義の高度管理医療機器に相当）またはシステム等

8. 本資料に記載された当社製品のご使用につき、特に、最大定格、動作電源電圧範囲、放熱特性、実装条件その他諸条件につきましては、当社保証範囲内でご使用ください。当社保証範囲を超えて当社製品をご使用された場合の故障および事故につきましては、当社は、一切その責任を負いません。
9. 当社は、当社製品の品質および信頼性の向上に努めておりますが、半導体製品はある確率で故障が発生したり、使用条件によっては誤動作したりする場合があります。また、当社製品は耐放射線設計については行っておりません。当社製品の故障または誤動作が生じた場合も、人身事故、火災事故、社会的損害などを生じさせないようお客様の責任において冗長設計、延焼対策設計、誤動作防止設計等の安全設計およびエーペンギング処理等、機器またはシステムとしての出荷保証をお願いいたします。特に、マイコンソフトウェアは、単独での検証は困難なため、お客様が製造された最終の機器・システムとしての安全検証をお願いいたします。
10. 当社製品の環境適合性等、詳細につきましては製品個別に必ず当社営業窓口までお問合せください。ご使用に際しては、特定の物質の含有・使用を規制する RoHS 指令等、適用される環境関連法令を十分調査のうえ、かかる法令に適合するようご使用ください。お客様がかかる法令を遵守しないことにより生じた損害に関して、当社は、一切その責任を負いません。
11. 本資料の全部または一部を当社の文書による事前の承諾を得ることなく転載または複製することを固くお断りいたします。
12. 本資料に関する詳細についてのお問い合わせその他お気付きの点等がございましたら当社営業窓口までご照会ください。

注 1. 本資料において使用されている「当社」とは、ルネサス エレクトロニクス株式会社およびルネサス エレクトロニクス株式会社がその総株主の議決権の過半数を直接または間接に保有する会社をいいます。

注 2. 本資料において使用されている「当社製品」とは、注 1 において定義された当社の開発、製造製品をいいます。

## 製品ご使用上の注意事項

ここでは、マイコン製品全体に適用する「使用上の注意事項」について説明します。個別の使用上の注意事項については、本文を参照してください。なお、本マニュアルの本文と異なる記載がある場合は、本文の記載が優先するものとします。

### 1. 未使用端子の処理

【注意】未使用端子は、本文の「未使用端子の処理」に従って処理してください。

CMOS 製品の入力端子のインピーダンスは、一般に、ハイインピーダンスとなっています。未使用端子を開放状態で動作させると、誘導現象により、LSI 周辺のノイズが印加され、LSI 内部で貫通電流が流れたり、入力信号と認識されて誤動作を起こす恐れがあります。未使用端子は、本文「未使用端子の処理」で説明する指示に従い処理してください。

### 2. 電源投入時の処置

【注意】電源投入時は、製品の状態は不定です。

電源投入時には、LSI の内部回路の状態は不確定であり、レジスタの設定や各端子の状態は不定です。

外部リセット端子でリセットする製品の場合、電源投入からリセットが有効になるまでの期間、端子の状態は保証できません。

同様に、内蔵パワーオンリセット機能を使用してリセットする製品の場合、電源投入からリセットのかかる一定電圧に達するまでの期間、端子の状態は保証できません。

### 3. リザーブアドレス（予約領域）のアクセス禁止

【注意】リザーブアドレス（予約領域）のアクセスを禁止します。

アドレス領域には、将来の機能拡張用に割り付けられているリザーブアドレス（予約領域）があります。これらのアドレスをアクセスしたときの動作については、保証できませんので、アクセスしないようにしてください。

### 4. クロックについて

【注意】リセット時は、クロックが安定した後、リセットを解除してください。

プログラム実行中のクロック切り替え時は、切り替え先クロックが安定した後に切り替えてください。

リセット時、外部発振子（または外部発振回路）を用いたクロックで動作を開始するシステムでは、クロックが十分安定した後、リセットを解除してください。また、プログラムの途中で外部発振子（または外部発振回路）を用いたクロックに切り替える場合は、切り替え先のクロックが十分安定してから切り替えてください。

### 5. 製品間の相違について

【注意】型名の異なる製品に変更する場合は、製品型名ごとにシステム評価試験を実施してください。

同じグループのマイコンでも型名が違うと、内部 ROM、レイアウトパターンの相違などにより、電気的特性の範囲で、特性値、動作マージン、ノイズ耐量、ノイズ輻射量などが異なる場合があります。型名が違う製品に変更する場合は、個々の製品ごとにシステム評価試験を実施してください。

# このマニュアルの使い方

## 1. 目的と対象者

このマニュアルは、本マイコンのハードウェア機能と電気的特性をユーザに理解していただくためのマニュアルです。本マイコンを用いた応用システムを設計するユーザを対象にしています。このマニュアルを使用するには、電気回路、論理回路、マイクロコンピュータに関する基本的な知識が必要です。

このマニュアルは、大きく分類すると、製品の概要、CPU、システム制御機能、周辺機能、電気的特性、使用上の注意で構成されています。

本マイコンは、注意事項を十分確認の上、使用してください。注意事項は、各章の本文中、各章の最後、注意事項の章に記載しています。

改訂記録は旧版の記載内容に対して訂正または追加した主な箇所をまとめたものです。改訂内容すべてを記載したものではありません。詳細は、このマニュアルの本文でご確認ください。

R8C/3JT グループでは次のドキュメントを用意しています。ドキュメントは最新版を使用してください。最新版はルネサスエレクトロニクスホームページに掲載されています。

ドキュメントの種類	記載内容	資料名	資料番号
データシート	ハードウェアの概要と電気的特性	R8C/3JT グループ データシート	RJJ03B0315
ユーザーズマニュアル ハードウェア編	ハードウェアの仕様(ピン配置、メモリマップ、周辺機能の仕様、電気的特性、タイミング)と動作説明 ※周辺機能の使用方法はアプリケーションノートを参照してください。	R8C/3JT グループ ユーザーズマニュアル ハードウェア編	本ユーザーズ マニュアル
ユーザーズマニュアル ソフトウェア編	CPU命令セットの説明	R8C/Tiny シリーズ ユーザーズマニュアル ソフトウェア編	RJJ09B0002
アプリケーションノート	周辺機能の使用方法、応用例 参考プログラム アセンブリ言語、C言語によるプログラムの作成方法	ルネサスエレクトロニクスホームページに掲載されています。	
RENESAS TECHNICAL UPDATE	製品の仕様、ドキュメント等に関する速報		

## 2. 数や記号の表記

このマニュアルで使用するレジスタ名やビット名、数字や記号の表記の凡例を以下に説明します。

(1) レジスタ名、ビット名、端子名

本文中では、シンボルで表記します。シンボルの後にレジスタ、ビット、端子を付けて区別します。

(例) PM0 レジスタのPM03 ビット

P3\_5 端子、VCC 端子

(2) 数の表記

2進数は数字の後に「b」を付けます。ただし、1ビットの値の場合は何も付けません。16進数は数字の後に「h」を付けます。10進数には数字の後に何も付けません。

(例) 2進数 : 11b

16進数 : EFA0h

10進数 : 1234

### 3. レジスタの表記

レジスタ図で使用する記号、用語を以下に説明します。

#### x.x.x . . . レジスタ(シンボル)

アドレス . . . h番地

ビット	b7	b6	b5	b4	b3	b2	b1	b0
シンボル	... 7	... 6	... 5	-	-	-	... 1	... 0
リセット後の値	0	0	0	0	0	0	0	0

\* 1

ビット	シンボル	ビット名	機能	R/W
b0	... 0	... ビット	b1 b0 00 : ... 01 : ... 10 : 設定しないでください 11 : ...	R/W
b1	... 1			R/W
b2	-	何も配置されていない。書く場合、“0”を書いてください。読んだ場合、その値は不定。	-	
b3	-	予約ビット	“0”にしてください。	W
b4	-			
b5	... 5	... ビット	動作モードによって機能が異なる	R/W
b6	... 6			R/W
b7	... 7	... ビット	0 : ... 1 : ...	R

\* 2

\* 3

\* 1

R/W : 読むとビットの状態が読みます。書くと有効データになります。

R : 読むとビットの状態が読みます。書いた値は無効になります。

W : 書くと有効データになります。ビットの状態は読みません。

- : 何も配置されていないビットです。

\* 2

- 予約ビット

予約ビットです。指定された値にしてください。

\* 3

- 何も配置されていない

該当ビットには何も配置されていません。将来、周辺展開により新しい機能を持つ可能性がありますので、書く場合は“0”を書いてください。

- 設定しないでください

設定した場合の動作は保証されません。

- 動作モードによって機能が異なる

周辺機能のモードによってビットの機能が変わります。各モードのレジスタ図を参照してください。

## 4. 略語および略称の説明

略語/略称	フルスペル	備考
ACIA	Asynchronous Communication Interface Adapter	調歩同期式通信アダプタ
bps	bits per second	転送速度を表す単位、ビット/秒
CRC	Cyclic Redundancy Check	巡回冗長検査
DMA	Direct Memory Access	CPUの命令を介さずに直接データ転送を行う方式
DMAC	Direct Memory Access Controller	DMAを行うコントローラ
GSM	Global System for Mobile Communications	FDD-TDMAの第二世代携帯電話の方式
Hi-Z	High Impedance	回路が電気的に接続されていない状態
IEBus	Inter Equipment Bus	—
I/O	Input/Output	入出力
IrDA	Infrared Data Association	赤外線通信の業界団体または規格
LSB	Least Significant Bit	最下位ビット
MSB	Most Significant Bit	最上位ビット
NC	Non-Connect	非接続
PLL	Phase Locked Loop	位相同期回路
PWM	Pulse Width Modulation	パルス幅変調
SIM	Subscriber Identity Module	ISO/IEC7816規格の接触型ICカード
UART	Universal Asynchronous Receiver/Transmitter	調歩同期式シリアルインタフェース
VCO	Voltage Controlled Oscillator	電圧制御発振器

# 目次

番地別ページ早見表 .....	B - 1
1. 概要 .....	1
1.1 特長 .....	1
1.1.1 用途 .....	1
1.1.2 仕様概要 .....	2
1.2 製品一覧 .....	4
1.3 ブロック図 .....	5
1.4 ピン配置図 .....	6
1.5 端子機能の説明 .....	8
2. 中央演算処理装置(CPU) .....	9
2.1 データレジスタ(R0、R1、R2、R3) .....	10
2.2 アドレスレジスタ(A0、A1) .....	10
2.3 フレームベースレジスタ(FB) .....	10
2.4 割り込みテーブルレジスタ(INTB) .....	10
2.5 プログラムカウンタ(PC) .....	10
2.6 ユーザstackoverflowポインタ(USP)、割り込みstackポインタ(ISP) .....	10
2.7 スタティックベースレジスタ(SB) .....	10
2.8 フラグレジスタ(FLG) .....	10
2.8.1 キャリフラグ(Cフラグ) .....	10
2.8.2 デバッグフラグ(Dフラグ) .....	10
2.8.3 ゼロフラグ(Zフラグ) .....	10
2.8.4 サインフラグ(Sフラグ) .....	10
2.8.5 レジスタバンク指定フラグ(Bフラグ) .....	10
2.8.6 オーバフローフラグ(Oフラグ) .....	11
2.8.7 割り込み許可フラグ(Iフラグ) .....	11
2.8.8 スタックポインタ指定フラグ(Uフラグ) .....	11
2.8.9 プロセッサ割り込み優先レベル(IPL) .....	11
2.8.10 予約ビット .....	11
3. メモリ .....	12
3.1 R8C/3JTグループ .....	12
4. SFR .....	13
5. リセット .....	25
5.1 レジスタの説明 .....	27
5.1.1 プロセッサモードレジスタ0(PM0) .....	27
5.1.2 リセット要因判別レジスタ(RSTFR) .....	27
5.1.3 オプション機能選択レジスタ(OFS) .....	28
5.1.4 オプション機能選択レジスタ2(OFS2) .....	29
5.2 ハードウェアリセット .....	30
5.2.1 電源が安定している場合 .....	30
5.2.2 電源投入時 .....	30
5.3 パワーオンリセット機能 .....	32
5.4 電圧監視0リセット .....	33
5.5 ウオッチドッグタイマリセット .....	34
5.6 ソフトウェアリセット .....	34

5.7	コールドスタート/ウォームスタート判定機能.....	35
5.8	リセット要因判別機能.....	35
6.	電圧検出回路.....	36
6.1	概要 .....	36
6.2	レジスタの説明 .....	40
6.2.1	電圧監視回路制御レジスタ(CMPA).....	40
6.2.2	電圧監視回路エッジ選択レジスタ(VCAC) .....	41
6.2.3	電圧検出レジスタ1 (VCA1).....	41
6.2.4	電圧検出レジスタ2 (VCA2).....	42
6.2.5	電圧検出1 レベル選択レジスタ(VD1LS) .....	43
6.2.6	電圧監視0回路制御レジスタ(VW0C) .....	44
6.2.7	電圧監視1回路制御レジスタ(VW1C) .....	45
6.2.8	電圧監視2回路制御レジスタ(VW2C) .....	46
6.2.9	オプション機能選択レジスタ(OFS).....	47
6.3	VCC入力電圧のモニタ .....	48
6.3.1	Vdet0のモニタ .....	48
6.3.2	Vdet1のモニタ .....	48
6.3.3	Vdet2のモニタ .....	48
6.4	電圧監視0リセット .....	49
6.5	電圧監視1割り込み .....	50
6.6	電圧監視2割り込み .....	52
7.	I/Oポート .....	54
7.1	I/Oポートの機能 .....	54
7.2	周辺機能への影響 .....	55
7.3	I/Oポート以外の端子 .....	55
7.4	レジスタの説明 .....	67
7.4.1	ポートPi方向レジスタ(PDi)(i = 0 ~ 4) .....	67
7.4.2	ポートPiレジスタ(Pi)(i = 0 ~ 4) .....	68
7.4.3	タイマRA端子選択レジスタ(TRASR) .....	69
7.4.4	タイマRB/RC端子選択レジスタ(TRBRCRSR) .....	70
7.4.5	タイマRC端子選択レジスタ0 (TRCPSR0) .....	71
7.4.6	タイマRC端子選択レジスタ1 (TRCPSR1) .....	72
7.4.7	UART0端子選択レジスタ(U0SR) .....	73
7.4.8	UART2端子選択レジスタ0 (U2SR0) .....	74
7.4.9	UART2端子選択レジスタ1 (U2SR1) .....	75
7.4.10	INT割り込み入力端子選択レジスタ(INTSR) .....	76
7.4.11	入出力機能端子選択レジスタ(PINSR) .....	77
7.4.12	低電圧信号モード制御レジスタ(TSMR) .....	78
7.4.13	プルアップ制御レジスタ0 (PUR0) .....	79
7.4.14	プルアップ制御レジスタ1 (PUR1) .....	79
7.4.15	ポートP1駆動能力制御レジスタ(P1DRR) .....	80
7.4.16	ポートP2駆動能力制御レジスタ(P2DRR) .....	80
7.4.17	駆動能力制御レジスタ0 (DRR0) .....	81
7.4.18	駆動能力制御レジスタ1 (DRR1) .....	82
7.4.19	入力しきい値制御レジスタ0 (VLT0) .....	83
7.4.20	入力しきい値制御レジスタ1 (VLT1) .....	84
7.5	ポートの設定 .....	85

7.6	低電圧信号モード .....	106
7.7	未使用端子の処理 .....	107
8.	バス制御 .....	108
9.	クロック発生回路 .....	109
9.1	概要 .....	109
9.2	レジスタの説明 .....	112
9.2.1	システムクロック制御レジスタ0 (CM0) .....	112
9.2.2	システムクロック制御レジスタ1 (CM1) .....	113
9.2.3	システムクロック制御レジスタ3 (CM3) .....	114
9.2.4	発振停止検出レジスタ (OCD) .....	115
9.2.5	高速オンチップオシレータ制御レジスタ7 (FRA7) .....	115
9.2.6	高速オンチップオシレータ制御レジスタ0 (FRA0) .....	116
9.2.7	高速オンチップオシレータ制御レジスタ1 (FRA1) .....	116
9.2.8	高速オンチップオシレータ制御レジスタ2 (FRA2) .....	117
9.2.9	時計用プリスケーラリセットフラグ (CPSRF) .....	117
9.2.10	高速オンチップオシレータ制御レジスタ4 (FRA4) .....	118
9.2.11	高速オンチップオシレータ制御レジスタ5 (FRA5) .....	118
9.2.12	高速オンチップオシレータ制御レジスタ6 (FRA6) .....	119
9.2.13	高速オンチップオシレータ制御レジスタ3 (FRA3) .....	119
9.2.14	電圧検出レジスタ2 (VCA2) .....	120
9.3	XINクロック .....	122
9.4	オンチップオシレータクロック .....	123
9.4.1	低速オンチップオシレータクロック .....	123
9.4.2	高速オンチップオシレータクロック .....	123
9.5	CPUクロックと周辺機能クロック .....	124
9.5.1	システムクロック .....	124
9.5.2	CPUクロック .....	124
9.5.3	周辺機能クロック (f1、f2、f4、f8、f32) .....	124
9.5.4	fOCO .....	124
9.5.5	fOCO40M .....	124
9.5.6	fOCO-F .....	124
9.5.7	fOCO-S .....	125
9.5.8	fOCO128 .....	125
9.5.9	fOCO-WDT .....	125
9.6	パワーコントロール .....	126
9.6.1	標準動作モード .....	126
9.6.2	ウェイトモード .....	128
9.6.3	ストップモード .....	132
9.7	発振停止検出機能 .....	135
9.7.1	発振停止検出機能の使用方法 .....	136
9.8	クロック発生回路使用上の注意 .....	139
9.8.1	ストップモード .....	139
9.8.2	ウェイトモード .....	139
9.8.3	発振停止検出機能 .....	140
9.8.4	発振回路定数 .....	140

10.	プロテクト .....	141
10.1	レジスタの説明 .....	141
10.1.1	プロテクトレジスタ (PRCR) .....	141
11.	割り込み .....	142
11.1	概要 .....	142
11.1.1	割り込みの分類 .....	142
11.1.2	ソフトウェア割り込み .....	143
11.1.3	特殊割り込み .....	144
11.1.4	周辺機能割り込み .....	144
11.1.5	割り込みと割り込みベクタ .....	145
11.2	レジスタの説明 .....	147
11.2.1	割り込み制御レジスタ (S2TIC、S2RIC、KUPIC、ADIC、S0TIC、S0RIC、TRAIC、TRBIC、U2BCNIC、SCUIC、 VCMP1IC、VCMP2IC) .....	147
11.2.2	割り込み制御レジスタ (FMRDYIC、TRCIC) .....	148
11.2.3	INT <i>i</i> 割り込み制御レジスタ (INT <i>i</i> IC)( <i>i</i> = 0 ~ 3) .....	149
11.3	割り込み制御 .....	150
11.3.1	I フラグ .....	150
11.3.2	IR ビット .....	150
11.3.3	ILVL2 ~ ILVL0 ビット、IPL .....	150
11.3.4	割り込みシーケンス .....	151
11.3.5	割り込み応答時間 .....	152
11.3.6	割り込み要求受付時の IPL の変化 .....	152
11.3.7	レジスタ退避 .....	153
11.3.8	割り込みルーチンからの復帰 .....	155
11.3.9	割り込み優先順位 .....	155
11.3.10	割り込み優先レベル判定回路 .....	156
11.4	<u>INT</u> 割り込み .....	157
11.4.1	INT <i>i</i> 割り込み( <i>i</i> = 0 ~ 3) .....	157
11.4.2	INT割り込み入力端子選択レジスタ (INTSR) .....	158
11.4.3	低電圧信号モード制御レジスタ (TSMR) .....	159
11.4.4	外部入力許可レジスタ 0 (INTEN) .....	160
11.4.5	INT入力フィルタ選択レジスタ 0 (INTF) .....	161
11.4.6	INT <i>i</i> 入力フィルタ ( <i>i</i> = 0 ~ 3) .....	162
11.5	低電圧信号モード .....	163
11.6	キー入力割り込み .....	164
11.6.1	キー入力許可レジスタ 0 (KIEN) .....	165
11.7	アドレス一致割り込み .....	166
11.7.1	アドレス一致割り込み許可レジスタ <i>i</i> (AIER <i>i</i> ) ( <i>i</i> = 0 ~ 1) .....	167
11.7.2	アドレス一致割り込みレジスタ <i>i</i> (RMADI) ( <i>i</i> = 0 ~ 1) .....	167
11.8	タイマRC割り込み、フラッシュメモリ割り込み(複数の割り込み要求要因を持つ割り込み)、 センサコントロールユニット割り込み(単数の割り込み要求要因を持つ割り込み) .....	168
11.9	割り込み使用上の注意 .....	170
11.9.1	00000h 番地の読み出し .....	170
11.9.2	SP の設定 .....	170
11.9.3	外部割り込み、キー入力割り込み .....	170
11.9.4	割り込み要因の変更 .....	171
11.9.5	割り込み制御レジスタの変更 .....	172

12. IDコード領域 .....	173
12.1 概要 .....	173
12.2 機能 .....	174
12.3 強制イレーズ機能 .....	175
12.4 標準シリアル入出力モード禁止機能 .....	175
12.5 IDコード領域使用上の注意 .....	176
12.5.1 IDコード領域の設定例 .....	176
13. オプション機能選択領域 .....	177
13.1 概要 .....	177
13.2 レジスタの説明 .....	178
13.2.1 オプション機能選択レジスタ(OFS) .....	178
13.2.2 オプション機能選択レジスタ2(OFS2) .....	179
13.3 オプション機能選択領域使用上の注意 .....	180
13.3.1 オプション機能選択領域の設定例 .....	180
14. ウオッチドッグタイマ .....	181
14.1 概要 .....	181
14.2 レジスタの説明 .....	183
14.2.1 プロセッサモードレジスタ1(PM1) .....	183
14.2.2 ウオッチドッグタイマリセットレジスタ(WDTR) .....	183
14.2.3 ウオッチドッグタイマスタートレジスタ(WDTS) .....	183
14.2.4 ウオッチドッグタイマ制御レジスタ(WDTC) .....	184
14.2.5 カウントソース保護モードレジスタ(CSPR) .....	184
14.2.6 オプション機能選択レジスタ(OFS) .....	185
14.2.7 オプション機能選択レジスタ2(OFS2) .....	186
14.3 動作説明 .....	187
14.3.1 複数モードに関する共通事項 .....	187
14.3.2 カウントソース保護モード無効時 .....	188
14.3.3 カウントソース保護モード有効時 .....	189
15. DTC .....	190
15.1 概要 .....	190
15.2 レジスタの説明 .....	191
15.2.1 DTC制御レジスタj(DTCCRj)(j=0~23) .....	192
15.2.2 DTCブロックサイズレジスタj(DTBLSj)(j=0~23) .....	192
15.2.3 DTC転送回数レジスタj(DTCCTj)(j=0~23) .....	193
15.2.4 DTC転送回数リロードレジスタj(DTRLDj)(j=0~23) .....	193
15.2.5 DTCソースアドレスレジスタj(DTSARj)(j=0~23) .....	193
15.2.6 DTCデスティネーションアドレスレジスタj(DTDARj)(j=0~23) .....	193
15.2.7 DTC起動許可レジスタi(DTCENi)(i=0~3、5、6) .....	194
15.2.8 DTC起動制御レジスタ(DTCTL) .....	195
15.3 動作説明 .....	196
15.3.1 概要 .....	196
15.3.2 起動要因 .....	196
15.3.3 コントロールデータの配置とDTCベクタテーブル .....	198
15.3.4 ノーマルモード .....	202
15.3.5 リピートモード .....	203
15.3.6 チェイン転送 .....	204

15.3.7	割り込み要因 .....	204
15.3.8	動作タイミング .....	205
15.3.9	DTC実行サイクル数 .....	206
15.3.10	DTC起動要因受付と割り込み要因フラグ .....	207
15.4	DTC使用上の注意.....	208
15.4.1	DTC起動要因 .....	208
15.4.2	DTCEN $i$ ( $i = 0 \sim 3, 5, 6$ ) レジスタ .....	208
15.4.3	周辺モジュール .....	208
15.4.4	割り込み要求 .....	208
16.	タイマ総論 .....	209
17.	タイマRA.....	211
17.1	概要 .....	211
17.2	レジスタの説明 .....	212
17.2.1	タイマRA制御レジスタ(TRACR).....	212
17.2.2	タイマRA I/O制御レジスタ(TRAIOC).....	212
17.2.3	タイマRAモードレジスタ(TRAMR).....	213
17.2.4	タイマRAプリスケーラレジスタ(TRAPRE).....	213
17.2.5	タイマRAレジスタ(TRA).....	214
17.2.6	タイマRA端子選択レジスタ(TRASR).....	214
17.3	タイマモード .....	215
17.3.1	タイマRA I/O制御レジスタ(TRAIOC)[タイマモード時] .....	215
17.3.2	カウント中のタイマ書き込み制御 .....	216
17.4	パルス出力モード .....	217
17.4.1	タイマRA I/O制御レジスタ(TRAIOC)[パルス出力モード時] .....	218
17.5	イベントカウンタモード .....	219
17.5.1	タイマRA I/O制御レジスタ(TRAIOC)[イベントカウンタモード時] .....	220
17.6	パルス幅測定モード .....	221
17.6.1	タイマRA I/O制御レジスタ(TRAIOC)[パルス幅測定モード時] .....	222
17.6.2	動作例 .....	223
17.7	パルス周期測定モード .....	224
17.7.1	タイマRA I/O制御レジスタ(TRAIOC)[パルス周期測定モード時] .....	225
17.7.2	動作例 .....	226
17.8	タイマRA使用上の注意 .....	227
18.	タイマRB.....	228
18.1	概要 .....	228
18.2	レジスタの説明 .....	229
18.2.1	タイマRB制御レジスタ(TRBCR) .....	229
18.2.2	タイマRBワンショット制御レジスタ(TRBOCR) .....	229
18.2.3	タイマRB I/O制御レジスタ(TRBIOC) .....	230
18.2.4	タイマRBモードレジスタ(TRBMR) .....	230
18.2.5	タイマRBプリスケーラレジスタ(TRBPREG) .....	231
18.2.6	タイマRBセカンダリレジスタ(TRBSC) .....	231
18.2.7	タイマRBプライマリレジスタ(TRBPR) .....	232
18.2.8	タイマRB/RC端子選択レジスタ(TRBRCRSR) .....	232
18.3	タイマモード .....	233
18.3.1	タイマRB I/O制御レジスタ(TRBIOC)[タイマモード時] .....	233

18.3.2	カウント中のタイマ書き込み制御 .....	234
18.4	プログラマブル波形発生モード .....	236
18.4.1	タイマRB I/O制御レジスタ(TRBIOC)[プログラマブル波形発生モード時].....	237
18.4.2	動作例 .....	238
18.5	プログラマブルワンショット発生モード .....	239
18.5.1	タイマRB I/O制御レジスタ(TRBIOC)[プログラマブルワンショット発生モード時].....	240
18.5.2	動作例 .....	241
18.5.3	ワンショットトリガ選択 .....	242
18.6	プログラマブルウェイトワンショット発生モード .....	243
18.6.1	タイマRB I/O制御レジスタ(TRBIOC)[プログラマブルウェイトワンショット発生モード時].....	244
18.6.2	動作例 .....	245
18.7	タイマRB 使用上の注意 .....	246
18.7.1	タイマモード .....	246
18.7.2	プログラマブル波形発生モード .....	246
18.7.3	プログラマブルワンショット発生モード .....	247
18.7.4	プログラマブルウェイトワンショット発生モード .....	247
19.	タイマRC .....	248
19.1	概要 .....	248
19.2	レジスタの説明 .....	250
19.2.1	モジュールスタンバイ制御レジスタ(MSTCR).....	251
19.2.2	タイマRCモードレジスタ(TRCMR) .....	251
19.2.3	タイマRC制御レジスタ1(TRCCR1) .....	252
19.2.4	タイマRC割り込み許可レジスタ(TRCIER) .....	252
19.2.5	タイマRCステータスレジスタ(TRCSR) .....	253
19.2.6	タイマRC I/O制御レジスタ0(TRCIOR0) .....	254
19.2.7	タイマRC I/O制御レジスタ1(TRCIOR1) .....	254
19.2.8	タイマRCカウンタ(TRC) .....	255
19.2.9	タイマRCジェネラルレジスタA、B、C、D (TRCGRA、TRCGRB、TRCGRC、TRCGRD) .....	255
19.2.10	タイマRC制御レジスタ2(TRCCR2) .....	256
19.2.11	タイマRCデジタルフィルタ機能選択レジスタ(TRCDF) .....	256
19.2.12	タイマRCアウトプットマスク許可レジスタ(TRCOER) .....	257
19.2.13	タイマRCトリガ制御レジスタ(TRCADCR) .....	257
19.2.14	タイマRB/RC端子選択レジスタ(TRBRCRSR) .....	258
19.2.15	タイマRC端子選択レジスタ0(TRCPSR0) .....	259
19.2.16	タイマRC端子選択レジスタ1(TRCPSR1) .....	260
19.3	複数モードに関わる共通事項 .....	261
19.3.1	カウントソース .....	261
19.3.2	バッファ動作 .....	262
19.3.3	デジタルフィルタ .....	264
19.3.4	パルス出力強制遮断 .....	265
19.4	タイマモード(インプットキャプチャ機能) .....	267
19.4.1	タイマRC I/O制御レジスタ0(TRCIOR0)[タイマモード(インプットキャプチャ機能)時] .....	269
19.4.2	タイマRC I/O制御レジスタ1(TRCIOR1)[タイマモード(インプットキャプチャ機能)時] .....	270
19.4.3	動作例 .....	271

19.5	タイマモード(アウトプットコンペア機能).....	272
19.5.1	タイマRC制御レジスタ1(TRCCR1)[タイマモード(アウトプットコンペア機能)時] .....	274
19.5.2	タイマRC I/O制御レジスタ0(TRCIOR0)[タイマモード(アウトプットコンペア機能)時] .....	275
19.5.3	タイマRC I/O制御レジスタ1(TRCIOR1)[タイマモード(アウトプットコンペア機能)時] .....	276
19.5.4	タイマRC制御レジスタ2(TRCCR2)[タイマモード(アウトプットコンペア機能)時] .....	277
19.5.5	動作例 .....	278
19.5.6	TRCGRC、TRCGRDレジスタの出力端子変更.....	279
19.6	PWMモード .....	281
19.6.1	タイマRC制御レジスタ1(TRCCR1)[PWMモード時] .....	283
19.6.2	タイマRC制御レジスタ2(TRCCR2)[PWMモード時] .....	284
19.6.3	動作例 .....	285
19.7	PWM2モード .....	287
19.7.1	タイマRC制御レジスタ1(TRCCR1)[PWM2モード時] .....	289
19.7.2	タイマRC制御レジスタ2(TRCCR2)[PWM2モード時] .....	290
19.7.3	タイマRCデジタルフィルタ機能選択レジスタ(TRCDF)[PWM2モード時] .....	291
19.7.4	動作例 .....	292
19.8	タイマRC割り込み.....	295
19.9	タイマRC使用上の注意.....	296
19.9.1	TRCレジスタ .....	296
19.9.2	TRCSRレジスタ .....	296
19.9.3	TRCCR1レジスタ .....	296
19.9.4	カウントソース切り替え .....	296
19.9.5	インプットキャプチャ機能 .....	297
19.9.6	PWM2モード時のTRCMRレジスタ .....	297
19.9.7	カウントソースfOCO40M.....	297
20.	シリアルインターフェース(UART0).....	298
20.1	概要 .....	298
20.2	レジスタの説明 .....	300
20.2.1	UART0送受信モードレジスタ(U0MR).....	300
20.2.2	UART0ビットレートレジスタ(U0BRG).....	300
20.2.3	UART0送信バッファレジスタ(U0TB).....	301
20.2.4	UART0送受信制御レジスタ0(U0C0).....	302
20.2.5	UART0送受信制御レジスタ1(U0C1).....	302
20.2.6	UART0受信バッファレジスタ(U0RB).....	303
20.2.7	UART0端子選択レジスタ(U0SR) .....	304
20.2.8	低電圧信号モード制御レジスタ(TSMR) .....	305
20.3	クロック同期形シリアルI/Oモード .....	306
20.3.1	通信エラー発生時の対処方法 .....	310
20.3.2	極性選択機能 .....	311
20.3.3	LSB ファースト、MSB ファースト選択.....	311
20.3.4	連続受信モード .....	312
20.4	クロック非同期形シリアルI/O(UART)モード .....	313
20.4.1	ビットレート .....	318
20.4.2	通信エラー発生時の対処方法 .....	319
20.5	低電圧信号モード .....	320
20.6	シリアルインターフェース(UART0)使用上の注意.....	321

21. シリアルインタフェース(UART2).....	322
21.1 概要 .....	322
21.2 レジスタの説明 .....	324
21.2.1 UART2送受信モードレジスタ(U2MR).....	324
21.2.2 UART2ビットレートレジスタ(U2BRG).....	324
21.2.3 UART2送信バッファレジスタ(U2TB).....	325
21.2.4 UART2送受信制御レジスタ0(U2C0).....	326
21.2.5 UART2送受信制御レジスタ1(U2C1).....	327
21.2.6 UART2受信バッファレジスタ(U2RB).....	328
21.2.7 UART2デジタルフィルタ機能選択レジスタ(URXDF).....	329
21.2.8 UART2特殊モードレジスタ5(U2SMR5).....	329
21.2.9 UART2特殊モードレジスタ4(U2SMR4).....	330
21.2.10 UART2特殊モードレジスタ3(U2SMR3).....	331
21.2.11 UART2特殊モードレジスタ2(U2SMR2).....	331
21.2.12 UART2特殊モードレジスタ(U2SMR).....	332
21.2.13 UART2端子選択レジスタ0(U2SR0).....	333
21.2.14 UART2端子選択レジスタ1(U2SR1).....	334
21.2.15 低電圧信号モード制御レジスタ(TSMR) .....	335
21.3 クロック同期形シリアルI/Oモード .....	336
21.3.1 通信エラー発生時の対処方法 .....	340
21.3.2 CLK極性選択 .....	340
21.3.3 LSBファースト、MSBファースト選択.....	341
21.3.4 連続受信モード .....	341
21.3.5 <u>シリアルデータ論理切り替え</u> .....	342
21.3.6 CTS/RTS機能 .....	342
21.4 クロック非同期形シリアルI/O(UART)モード .....	343
21.4.1 ビットレート .....	347
21.4.2 通信エラー発生時の対処方法 .....	348
21.4.3 LSBファースト、MSBファースト選択.....	348
21.4.4 シリアルデータ論理切り替え .....	349
21.4.5 TXD、RXD入出力極性切り替え機能 .....	349
21.4.6 CTS/RTS機能 .....	350
21.4.7 RXD2デジタルフィルタ選択機能.....	350
21.5 特殊モード1(I <sup>2</sup> Cモード).....	351
21.5.1 スタートコンディション、ストップコンディションの検出 .....	357
21.5.2 スタートコンディション、ストップコンディションの出力 .....	358
21.5.3 転送クロック .....	359
21.5.4 SDA出力 .....	359
21.5.5 SDA入力 .....	359
21.5.6 ACK、NACK.....	360
21.5.7 送受信初期化 .....	360
21.6 特殊モード2(SSUモード).....	361
21.6.1 クロック位相設定機能 .....	363
21.7 マルチプロセッサ通信機能 .....	365
21.7.1 マルチプロセッサ送信 .....	368
21.7.2 マルチプロセッサ受信 .....	369
21.7.3 RXD2デジタルフィルタ選択機能.....	371
21.8 低電圧信号モード .....	372
21.9 シリアルインタフェース(UART2)使用上の注意.....	373

21.9.1	クロック同期形シリアルI/Oモード .....	373
21.9.2	特殊モード1(I <sup>2</sup> Cモード) .....	374
22.	ハードウェアLIN .....	375
22.1	概要 .....	375
22.2	入出力端子 .....	376
22.3	レジスタの説明 .....	376
22.3.1	LINコントロールレジスタ2(LINCR2) .....	376
22.3.2	LINコントロールレジスタ(LINCR) .....	377
22.3.3	LINステータスレジスタ(LINST) .....	377
22.4	動作説明 .....	378
22.4.1	マスタモード .....	378
22.4.2	スレーブモード .....	381
22.4.3	バス衝突検出機能 .....	385
22.4.4	ハードウェアLIN終了処理 .....	386
22.5	割り込み要求 .....	387
22.6	ハードウェアLIN使用上の注意 .....	388
23.	A/Dコンバータ .....	389
23.1	概要 .....	389
23.2	レジスタの説明 .....	391
23.2.1	チップ内蔵基準電圧制御レジスタ(OCVREFCR) .....	391
23.2.2	A/Dレジスタi(ADi)(i=0~7) .....	392
23.2.3	A/Dモードレジスタ(ADMOD) .....	393
23.2.4	A/D入力選択レジスタ(ADINSEL) .....	394
23.2.5	A/D制御レジスタ0(ADCON0) .....	395
23.2.6	A/D制御レジスタ1(ADCON1) .....	396
23.3	複数モードに関わる共通事項 .....	397
23.3.1	入出力端子 .....	397
23.3.2	A/D変換サイクル数 .....	397
23.3.3	A/D変換開始条件 .....	399
23.3.4	A/D変換結果 .....	401
23.3.5	消費電流低減機能 .....	401
23.3.6	チップ内蔵基準電圧(OCVREF) .....	401
23.3.7	A/D断線検出アシスト機能 .....	401
23.4	単発モード .....	403
23.5	繰り返しモード0 .....	404
23.6	繰り返しモード1 .....	405
23.7	単掃引モード .....	407
23.8	繰り返し掃引モード .....	409
23.9	A/D変換時のセンサの出力インピーダンス .....	411
23.10	A/Dコンバータ使用上の注意 .....	412
24.	センサコントロールユニット .....	413
24.1	概要 .....	414
24.2	レジスタの説明 .....	416
24.2.1	SCU制御レジスタ0(SCUCR0) .....	416
24.2.2	SCUモードレジスタ(SCUMR) .....	418
24.2.3	SCUタイミング制御レジスタ0(SCTCR0) .....	418

24.2.4	SCUタイミング制御レジスタ1(SCTCR1).....	419
24.2.5	SCUタイミング制御レジスタ2(SCTCR2).....	421
24.2.6	SCUタイミング制御レジスタ3(SCTCR3).....	423
24.2.7	SCUチャネル制御レジスタ(SCHCR).....	424
24.2.8	SCUチャネル制御カウンタ(SCUCHC).....	425
24.2.9	SCUフラグレジスタ(SCUFR).....	426
24.2.10	SCUステータスカウンタ(SCUSTC).....	427
24.2.11	SCUセカンダリカウンタ設定レジスタ(SCSCSR) .....	427
24.2.12	SCUセカンダリカウンタ(SCUSCC).....	427
24.2.13	SCUディスティネーションアドレスレジスタ(SCUDAR).....	428
24.2.14	SCUデータバッファレジスタ(SCUDBR) .....	429
24.2.15	SCUプライマリカウンタ(SCUPRC).....	430
24.2.16	タッチセンサ入力許可レジスタ0(TSIER0) .....	431
24.2.17	タッチセンサ入力許可レジスタ1(TSIER1) .....	431
24.2.18	タッチセンサ入力許可レジスタ2(TSIER2) .....	432
24.3	動作説明 .....	433
24.3.1	複数モードに関わる共通事項 .....	433
24.3.2	センサコントロールユニットの仕様と動作例 .....	438
24.4	計測動作原理 .....	440
24.5	センサコントロールユニット使用上の注意 .....	443
24.5.1	A/Dコンバータ .....	443
24.5.2	検出データの格納先 .....	443
24.5.3	ウェイトモード .....	443
24.5.4	計測トリガ .....	443
24.5.5	充電時間 .....	443
25.	フラッシュメモリ .....	444
25.1	概要 .....	444
25.2	メモリ配置 .....	445
25.3	フラッシュメモリ書き換え禁止機能 .....	446
25.3.1	IDコードチェック機能 .....	446
25.3.2	ROMコードプロテクト機能 .....	447
25.3.3	オプション機能選択レジスタ(OFS) .....	447
25.4	CPU書き換えモード .....	448
25.4.1	フラッシュメモリステータスレジスタ(FST) .....	449
25.4.2	フラッシュメモリ制御レジスタ0(FMR0) .....	452
25.4.3	フラッシュメモリ制御レジスタ1(FMR1) .....	455
25.4.4	フラッシュメモリ制御レジスタ2(FMR2) .....	457
25.4.5	EW0モード .....	459
25.4.6	EW1モード .....	459
25.4.7	サスペンド動作 .....	460
25.4.8	各モードの設定と解除方法 .....	461
25.4.9	BGO(バックグラウンドオペレーション)機能 .....	462
25.4.10	データ保護機能 .....	463
25.4.11	ソフトウェアコマンド .....	464
25.4.12	フルステータスチェック .....	473
25.5	標準シリアル入出力モード .....	475
25.5.1	IDコードチェック機能 .....	475
25.6	パラレル入出力モード .....	478

25.6.1	ROMコードプロテクト機能	478
25.7	フラッシュメモリ使用上の注意	479
25.7.1	CPU書き換えモード	479
<b>26.</b>	<b>消費電力の低減</b>	<b>483</b>
26.1	概要	483
26.2	消費電力を小さくするためのポイントと処理方法	483
26.2.1	電圧検出回路	483
26.2.2	ポート	483
26.2.3	ロック	483
26.2.4	ウェイトモード、ストップモード	483
26.2.5	周辺機能ロックの停止	483
26.2.6	タイマ	483
26.2.7	A/Dコンバータ	484
26.2.8	内部電源の消費電力低減	484
26.2.9	フラッシュメモリの停止	485
26.2.10	低消費電流リードモード	486
26.2.11	その他	487
<b>27.</b>	<b>電気的特性</b>	<b>488</b>
<b>28.</b>	<b>使用上の注意事項</b>	<b>509</b>
28.1	ロック発生回路使用上の注意	509
28.1.1	ストップモード	509
28.1.2	ウェイトモード	509
28.1.3	発振停止検出機能	510
28.1.4	発振回路定数	510
28.2	割り込み使用上の注意	511
28.2.1	00000h番地の読み出し	511
28.2.2	SPの設定	511
28.2.3	外部割り込み、キー入力割り込み	511
28.2.4	割り込み要因の変更	512
28.2.5	割り込み制御レジスタの変更	513
28.3	IDコード領域使用上の注意	514
28.3.1	IDコード領域の設定例	514
28.4	オプション機能選択領域使用上の注意	514
28.4.1	オプション機能選択領域の設定例	514
28.5	DTC使用上の注意	515
28.5.1	DTC起動要因	515
28.5.2	DTCENi ( $i = 0 \sim 3, 5, 6$ ) レジスタ	515
28.5.3	周辺モジュール	515
28.5.4	割り込み要求	515
28.6	タイマRA使用上の注意	516
28.7	タイマRB使用上の注意	517
28.7.1	タイマモード	517
28.7.2	プログラマブル波形発生モード	517
28.7.3	プログラマブルワンショット発生モード	518
28.7.4	プログラマブルウェイトワンショット発生モード	518
28.8	タイマRC使用上の注意	519

28.8.1	TRC レジスタ .....	519
28.8.2	TRCSR レジスタ .....	519
28.8.3	TRCCR1 レジスタ .....	519
28.8.4	カウントソース切り替え .....	519
28.8.5	インプットキャプチャ機能 .....	520
28.8.6	PWM2 モード時の TRCMR レジスタ .....	520
28.8.7	カウントソース fOCO40M .....	520
28.9	シリアルインタフェース(UART0)使用上の注意 .....	521
28.10	シリアルインタフェース(UART2)使用上の注意 .....	522
28.10.1	クロック同期形シリアルI/Oモード .....	522
28.10.2	特殊モード1(I <sup>2</sup> C モード) .....	523
28.11	ハードウェア LIN 使用上の注意 .....	524
28.12	A/D コンバータ 使用上の注意 .....	524
28.13	センサコントロールユニット 使用上の注意 .....	525
28.13.1	A/D コンバータ .....	525
28.13.2	検出データの格納先 .....	525
28.13.3	ウェイトモード .....	525
28.13.4	計測トリガ .....	525
28.13.5	充電時間 .....	525
28.14	フラッシュメモリ 使用上の注意 .....	526
28.14.1	CPU 書き換えモード .....	526
28.15	ノイズに関する注意事項 .....	530
28.15.1	ノイズおよびラッチアップ対策として、VCC-VSS ライン間へのバイパスコンデンサ挿入 .....	530
28.15.2	ポート制御レジスタのノイズ誤動作対策 .....	530
28.16	電源電圧の変動に関する注意事項 .....	530
29.	オンチップデッキガの注意事項 .....	531
30.	エミュレータデッキガの注意事項 .....	532
付録1.	外形寸法図 .....	533
付録2.	シリアルライタとオンチップデッキギングエミュレータとの接続例 .....	534
付録3.	発振評価回路例 .....	535
索引 .....		536

## 番地別ページ早見表

番地	レジスタ	シンボル	掲載ページ
0000h			
0001h			
0002h			
0003h			
0004h	プロセッサモードレジスタ0	PM0	27
0005h	プロセッサモードレジスタ1	PM1	183
0006h	システムクロック制御レジスタ0	CM0	112
0007h	システムクロック制御レジスタ1	CM1	113
0008h	モジュールスタンバイ制御レジスタ	MSTCR	251
0009h	システムクロック制御レジスタ3	CM3	114
000Ah	プロテクトレジスタ	PRCR	141
000Bh	リセット要因判別レジスタ	RSTFR	27
000Ch	発振停止検出レジスタ	OCD	115
000Dh	ウォッチドッグタイマリセットレジスタ	WDTR	183
000Eh	ウォッチドッグタイマスタートレジスタ	WDTS	183
000Fh	ウォッチドッグタイマ制御レジスタ	WDTC	184
0010h			
0011h			
0012h			
0013h			
0014h			
0015h	高速オンチップオシレータ制御レジスタ7	FRA7	115
0016h			
0017h			
0018h			
0019h			
001Ah			
001Bh			
001Ch	カウントソース保護モードレジスタ	CSPR	184
001Dh			
001Eh			
001Fh			
0020h			
0021h			
0022h			
0023h	高速オンチップオシレータ制御レジスタ0	FRA0	116
0024h	高速オンチップオシレータ制御レジスタ1	FRA1	116
0025h	高速オンチップオシレータ制御レジスタ2	FRA2	117
0026h	チップ内蔵基準電圧制御レジスタ	OCVREFCR	391
0027h			
0028h	時計用ブリスケーラリセットフラグ	CPSRF	117
0029h	高速オンチップオシレータ制御レジスタ4	FRA4	118
002Ah	高速オンチップオシレータ制御レジスタ5	FRA5	118
002Bh	高速オンチップオシレータ制御レジスタ6	FRA6	119
002Ch			
002Dh			
002Eh			
002Fh	高速オンチップオシレータ制御レジスタ3	FRA3	119
0030h	電圧監視回路制御レジスタ	CMPA	40
0031h	電圧監視回路エッジ選択レジスタ	VCAC	41
0032h			
0033h	電圧検出レジスタ1	VCA1	41
0034h	電圧検出レジスタ2	VCA2	42、120
0035h			
0036h	電圧検出1レベル選択レジスタ	VD1LS	43
0037h			
0038h	電圧監視0回路制御レジスタ	VW0C	44
0039h	電圧監視1回路制御レジスタ	VW1C	45
003Ah	電圧監視2回路制御レジスタ	VW2C	46
003Bh			
003Ch			
003Dh			
003Eh			
003Fh			

注1. 空欄は予約領域です。アクセスしないでください。

番地	レジスタ	シンボル	掲載ページ
0040h			
0041h	フラッシュメモリディ割り込み制御レジスタ	FMRDYIC	148
0042h			
0043h			
0044h			
0045h			
0046h			
0047h	タイマRC割り込み制御レジスタ	TRCIC	148
0048h			
0049h			
004Ah			
004Bh	UART2送信割り込み制御レジスタ	S2TIC	147
004Ch	UART2受信割り込み制御レジスタ	S2RIC	147
004Dh	キー入力割り込み制御レジスタ	KUPIC	147
004Eh	A/D変換割り込み制御レジスタ	ADIC	147
004Fh			
0050h			
0051h	UART0送信割り込み制御レジスタ	S0TIC	147
0052h	UART0受信割り込み制御レジスタ	S0RIC	147
0053h			
0054h			
0055h	INT2割り込み制御レジスタ	INT2IC	149
0056h	タイマRA割り込み制御レジスタ	TRAIC	147
0057h			
0058h	タイマRB割り込み制御レジスタ	TRBIC	147
0059h	INT1割り込み制御レジスタ	INT1IC	149
005Ah	INT3割り込み制御レジスタ	INT3IC	149
005Bh			
005Ch			
005Dh	INT0割り込み制御レジスタ	INT0IC	149
005Eh	UART2バス衝突検出割り込み制御レジスタ	U2BCNIC	147
005Fh			
0060h			
0061h			
0062h			
0063h			
0064h			
0065h			
0066h			
0067h			
0068h			
0069h			
006Ah	センサコントロールユニット割り込み制御レジスタ	SCUIC	147
006Bh			
006Ch			
006Dh			
006Eh			
006Fh			
0070h			
0071h			
0072h	電圧監視1割り込み制御レジスタ	VCMP1IC	147
0073h	電圧監視2割り込み制御レジスタ	VCMP2IC	147
0074h			
0075h			
0076h			
0077h			
0078h			
0079h			
007Ah			
007Bh			
007Ch			
007Dh			
007Eh			
007Fh			

番地	レジスタ	シンボル	掲載ページ
0080h	DTC起動制御レジスタ	DTCTL	195
0081h			
0082h			
0083h			
0084h			
0085h			
0086h			
0087h			
0088h	DTC起動許可レジスタ0	DTCEN0	194
0089h	DTC起動許可レジスタ1	DTCEN1	194
008Ah	DTC起動許可レジスタ2	DTCEN2	194
008Bh	DTC起動許可レジスタ3	DTCEN3	194
008Ch			
008Dh	DTC起動許可レジスタ5	DTCEN5	194
008Eh	DTC起動許可レジスタ6	DTCEN6	194
008Fh			
0090h			
0091h			
0092h			
0093h			
0094h			
0095h			
0096h			
0097h			
0098h			
0099h			
009Ah			
009Bh			
009Ch			
009Dh			
009Eh			
009Fh			
00A0h	UART0送受信モードレジスタ	U0MR	300
00A1h	UART0ビットレートレジスタ	U0BRG	300
00A2h	UART0送信バッファレジスタ	U0TB	301
00A3h			
00A4h	UART0送受信制御レジスタ0	U0C0	302
00A5h	UART0送受信制御レジスタ1	U0C1	302
00A6h	UART0受信バッファレジスタ	U0RB	303
00A7h			
00A8h	UART2送受信モードレジスタ	U2MR	324
00A9h	UART2ビットレートレジスタ	U2BRG	324
00AAh	UART2送信バッファレジスタ	U2TB	325
00ABh			
00ACh	UART2送受信制御レジスタ0	U2C0	326
00ADh	UART2送受信制御レジスタ1	U2C1	327
00AEh	UART2受信バッファレジスタ	U2RB	328
00AFh			
00B0h	UART2デジタルフィルタ機能選択レジスタ	URXDF	329
00B1h			
00B2h			
00B3h			
00B4h			
00B5h			
00B6h			
00B7h			
00B8h			
00B9h			
00BAh			
00BBh	UART2特殊モードレジスタ5	U2SMR5	329
00BCh	UART2特殊モードレジスタ4	U2SMR4	330
00BDh	UART2特殊モードレジスタ3	U2SMR3	331
00BEh	UART2特殊モードレジスタ2	U2SMR2	331
00BFh	UART2特殊モードレジスタ	U2SMR	332

注1. 空欄は予約領域です。アクセスしないでください。

番地	レジスタ	シンボル	掲載ページ
00C0h	A/D レジスタ0	AD0	392
00C1h			
00C2h	A/D レジスタ1	AD1	392
00C3h			
00C4h	A/D レジスタ2	AD2	392
00C5h			
00C6h	A/D レジスタ3	AD3	392
00C7h			
00C8h	A/D レジスタ4	AD4	392
00C9h			
00CAh	A/D レジスタ5	AD5	392
00CBh			
00CCh	A/D レジスタ6	AD6	392
00CDh			
00CEh	A/D レジスタ7	AD7	392
00CFh			
00D0h			
00D1h			
00D2h			
00D3h			
00D4h	A/D モードレジスタ	ADMOD	393
00D5h	A/D 入力選択レジスタ	ADINSEL	394
00D6h	A/D 制御レジスタ0	ADCON0	395
00D7h	A/D 制御レジスタ1	ADCON1	396
00D8h			
00D9h			
00DAh			
00DBh			
00DCh			
00DDh			
00DEh			
00DFh			
00E0h	ポートP0レジスタ	P0	68
00E1h	ポートP1レジスタ	P1	68
00E2h	ポートP0方向レジスタ	PD0	67
00E3h	ポートP1方向レジスタ	PD1	67
00E4h	ポートP2レジスタ	P2	68
00E5h	ポートP3レジスタ	P3	68
00E6h	ポートP2方向レジスタ	PD2	67
00E7h	ポートP3方向レジスタ	PD3	67
00E8h	ポートP4レジスタ	P4	68
00E9h			
00EAh	ポートP4方向レジスタ	PD4	67
00EBh			
00ECh			
00EDh			
00EEh			
00EFh			
00F0h			
00F1h			
00F2h			
00F3h			
00F4h			
00F5h			
00F6h			
00F7h			
00F8h			
00F9h			
00FAh			
00FBh			
00FCCh			
00FDh			
00FEh			
00FFh			

番地	レジスタ	シンボル	掲載ページ
0100h	タイマRA制御レジスタ	TRACR	212
0101h	タイマRA I/O制御レジスタ	TRAIOC	212、215、218、220、222、225
0102h	タイマRAモードレジスタ	TRAMR	213
0103h	タイマRAプリスケーラレジスタ	TRAPRE	213
0104h	タイマRAレジスタ	TRA	214
0105h	LINコントロールレジスタ2	LINCR2	376
0106h	LINコントロールレジスタ	LINCR	377
0107h	LINステータスレジスタ	LINST	377
0108h	タイマRB制御レジスタ	TRBCR	229
0109h	タイマRBワンドット制御レジスタ	TRBOCR	229
010Ah	タイマRB I/O制御レジスタ	TRBIOC	230、233、237、240、244
010Bh	タイマRBモードレジスタ	TRBMR	230
010Ch	タイマRBプリスケーラレジスタ	TRBPRE	231
010Dh	タイマRBセカンダリレジスタ	TRBSC	231
010Eh	タイマRBプライマリレジスタ	TRBPR	232
010Fh			
0110h			
0111h			
0112h			
0113h			
0114h			
0115h			
0116h			
0117h			
0118h			
0119h			
011Ah			
011Bh			
011Ch			
011Dh			
011Eh			
011Fh			
0120h	タイマRCモードレジスタ	TRCMR	251
0121h	タイマRC制御レジスタ1	TRCCR1	252、274、283、289
0122h	タイマRC割り込み許可レジスタ	TRCIER	252
0123h	タイマRCステータスレジスタ	TRCSR	253
0124h	タイマRC I/O制御レジスタ0	TRCIOR0	254、269、275
0125h	タイマRC I/O制御レジスタ1	TRCIOR1	254、270、276
0126h	タイマRCカウンタ	TRC	255
0127h			
0128h	タイマRCジェネラルレジスタA	TRCGRA	255
0129h			
012Ah	タイマRCジェネラルレジスタB	TRCGRB	255
012Bh			
012Ch	タイマRCジェネラルレジスタC	TRCGRC	255
012Dh			
012Eh	タイマRCジェネラルレジスタD	TRCGRD	255
012Fh			

注1. 空欄は予約領域です。アクセスしないでください。

番地	レジスタ	シンボル	掲載ページ
0130h	タイマRC制御レジスタ2	TRCCR2	256、277、284、290
0131h	タイマRCデジタルフィルタ機能選択レジスタ	TRCDF	256、291
0132h	タイマRCアウトプットマスター許可レジスタ	TRCOER	257
0133h	タイマRCトリガ制御レジスタ	TRCADCR	257
0134h			
0135h			
0136h			
0137h			
0138h			
0139h			
013Ah			
013Bh			
013Ch			
013Dh			
013Eh			
013Fh			
0140h			
0141h			
0142h			
0143h			
0144h			
0145h			
0146h			
0147h			
0148h			
0149h			
014Ah			
014Bh			
014Ch			
014Dh			
014Eh			
014Fh			
0150h			
0151h			
0152h			
0153h			
0154h			
0155h			
0156h			
0157h			
0158h			
0159h			
015Ah			
015Bh			
015Ch			
015Dh			
015Eh			
015Fh			

番地	レジスタ	シンボル	掲載ページ
0160h			
0161h			
0162h			
0163h			
0164h			
0165h			
0166h			
0167h			
0168h			
0169h			
016Ah			
016Bh			
016Ch			
016Dh			
016Eh			
016Fh			
0170h			
0171h			
0172h			
0173h			
0174h			
0175h			
0176h			
0177h			
0178h			
0179h			
017Ah			
017Bh			
017Ch			
017Dh			
017Eh			
017Fh			
0180h	タイマRA端子選択レジスタ	TRASR	69、214
0181h	タイマRB/RC端子選択レジスタ	TRBRCSR	70、232、258
0182h	タイマRC端子選択レジスタ0	TRCPSR0	71、259
0183h	タイマRC端子選択レジスタ1	TRCPSR1	72、260
0184h			
0185h			
0186h			
0187h			
0188h	UART0端子選択レジスタ	U0SR	73、304
0189h			
018Ah	UART2端子選択レジスタ0	U2SR0	74、333
018Bh	UART2端子選択レジスタ1	U2SR1	75、334
018Ch			
018Dh			
018Eh	INT割り込み入力端子選択レジスタ	INTSR	76、158
018Fh	入出力機能端子選択レジスタ	PINSR	77
0190h	低電圧信号モード制御レジスタ	TSMR	78、159、305、335
0191h			
0192h			
0193h			
0194h			
0195h			
0196h			
0197h			
0198h			
0199h			
019Ah			
019Bh			
019Ch			
019Dh			
019Eh			
019Fh			

注1. 空欄は予約領域です。アクセスしないでください。

番地	レジスタ	シンボル	掲載ページ
01A0h			
01A1h			
01A2h			
01A3h			
01A4h			
01A5h			
01A6h			
01A7h			
01A8h			
01A9h			
01AAh			
01ABh			
01ACh			
01ADh			
01AEh			
01AFh			
01B0h			
01B1h			
01B2h	フラッシュメモリステータスレジスタ	FST	449
01B3h			
01B4h	フラッシュメモリ制御レジスタ0	FMR0	452
01B5h	フラッシュメモリ制御レジスタ1	FMR1	455
01B6h	フラッシュメモリ制御レジスタ2	FMR2	457
01B7h			
01B8h			
01B9h			
01BAh			
01BBh			
01BCh			
01BDh			
01BEh			
01BFh			
01C0h	アドレス一致割り込みレジスタ0	RMAD0	167
01C1h			
01C2h			
01C3h	アドレス一致割り込み許可レジスタ0	AIER0	167
01C4h	アドレス一致割り込みレジスタ1	RMAD1	167
01C5h			
01C6h			
01C7h	アドレス一致割り込み許可レジスタ1	AIER1	167
01C8h			
01C9h			
01CAh			
01CBh			
01CCh			
01CDh			
01CEh			
01CFh			
01D0h			
01D1h			
01D2h			
01D3h			
01D4h			
01D5h			
01D6h			
01D7h			
01D8h			
01D9h			
01DAh			
01DBh			
01DCh			
01DDh			
01DEh			
01DFh			

番地	レジスタ	シンボル	掲載ページ
01E0h	ブルアップ制御レジスタ0	PUR0	79
01E1h	ブルアップ制御レジスタ1	PUR1	79
01E2h			
01E3h			
01E4h			
01E5h			
01E6h			
01E7h			
01E8h			
01E9h			
01EAh			
01EBh			
01EcH			
01EDh			
01EEh			
01EFh			
01F0h	ポートP1駆動能力制御レジスタ	P1DRR	80
01F1h	ポートP2駆動能力制御レジスタ	P2DRR	80
01F2h	駆動能力制御レジスタ0	DRR0	81
01F3h	駆動能力制御レジスタ1	DRR1	82
01F4h			
01F5h	入力しきい値制御レジスタ0	VLT0	83
01F6h	入力しきい値制御レジスタ1	VLT1	84
01F7h			
01F8h			
01F9h			
01FAh	外部入力許可レジスタ0	INTEN	160
01FBh			
01FCh	INT入力フィルタ選択レジスタ0	INTF	161
01FDh			
01FEh	キー入力許可レジスタ0	KIEN	165
01FFh			

02C0h	SCU制御レジスタ0	SCUCR0	416
02C1h	SCUモードレジスタ	SCUMR	418
02C2h	SCUタイミング制御レジスタ0	SCTCR0	418
02C3h	SCUタイミング制御レジスタ1	SCTCR1	419
02C4h	SCUタイミング制御レジスタ2	SCTCR2	421
02C5h	SCUタイミング制御レジスタ3	SCTCR3	423
02C6h	SCUチャネル制御レジスタ	SCHCR	424
02C7h	SCUチャネル制御カウンタ	SCUCHC	425
02C8h	SCUフラグレジスタ	SCUFR	426
02C9h	SCUステータスカウンタ	SCUSTC	427
02CAh	SCUセカンダリカウンタ設定レジスタ	SCSCSR	427
02CBh	SCUセカンダリカウンタ	SCUSCC	427
02CCh			
02CDh			
02CEh	SCUデスティネーションアドレスレジスタ	SCUDAR	428
02CFh			
02D0h	SCUデータバッファレジスタ	SCUDBR	429
02D1h			
02D2h	SCUプライマリカウンタ	SCUPRC	430
02D3h			
02D4h			
02D5h			
02D6h			
02D7h			
02D8h			
02D9h			
02DAh			
02DBh			
02DCh	タッチセンサ入力許可レジスタ0	TSIER0	431
02DDh	タッチセンサ入力許可レジスタ1	TSIER1	431
02DEh	タッチセンサ入力許可レジスタ2	TSIER2	432
02DFh			

注1. 空欄は予約領域です。アクセスしないでください。

番地	レジスタ	シンボル	掲載ページ
2C00h	DTC転送ベクタ領域		
2C01h	DTC転送ベクタ領域		
2C02h	DTC転送ベクタ領域		
2C03h	DTC転送ベクタ領域		
2C04h	DTC転送ベクタ領域		
2C05h	DTC転送ベクタ領域		
2C06h	DTC転送ベクタ領域		
2C07h	DTC転送ベクタ領域		
2C08h	DTC転送ベクタ領域		
2C09h	DTC転送ベクタ領域		
2C0Ah	DTC転送ベクタ領域		

: DTC転送ベクタ領域

: DTC転送ベクタ領域

2C3Ah	DTC転送ベクタ領域		
2C3Bh	DTC転送ベクタ領域		
2C3Ch	DTC転送ベクタ領域		
2C3Dh	DTC転送ベクタ領域		
2C3Eh	DTC転送ベクタ領域		
2C3Fh	DTC転送ベクタ領域		
2C40h	DTCコントロールデータ0		DTCD0
2C41h			
2C42h			
2C43h			
2C44h			
2C45h			
2C46h			
2C47h			

2C48h DTCコントロールデータ1

DTCD1

2C50h DTCコントロールデータ2

DTCD2

2C58h DTCコントロールデータ3

DTCD3

2C60h DTCコントロールデータ4

DTCD4

2C68h DTCコントロールデータ5

DTCD5

番地	レジスタ	シンボル	掲載ページ
2C70h	DTCコントロールデータ6	DTCD6	
2C71h			
2C72h			
2C73h			
2C74h			
2C75h			
2C76h			
2C77h			
2C78h	DTCコントロールデータ7	DTCD7	
2C79h			
2C7Ah			
2C7Bh			
2C7Ch			
2C7Dh			
2C7Eh			
2C7Fh			
2C80h	DTCコントロールデータ8	DTCD8	
2C81h			
2C82h			
2C83h			
2C84h			
2C85h			
2C86h			
2C87h			
2C88h	DTCコントロールデータ9	DTCD9	
2C89h			
2C8Ah			
2C8Bh			
2C8Ch			
2C8Dh			
2C8Eh			
2C8Fh			
2C90h	DTCコントロールデータ10	DTCD10	
2C91h			
2C92h			
2C93h			
2C94h			
2C95h			
2C96h			
2C97h			
2C98h	DTCコントロールデータ11	DTCD11	
2C99h			
2C9Ah			
2C9Bh			
2C9Ch			
2C9Dh			
2C9Eh			
2C9Fh			
2CA0h	DTCコントロールデータ12	DTCD12	
2CA1h			
2CA2h			
2CA3h			
2CA4h			
2CA5h			
2CA6h			
2CA7h			
2CA8h	DTCコントロールデータ13	DTCD13	
2CA9h			
2CAAh			
2CABh			
2CACh			
2CADh			
2CAEh			
2CAFh			

注1. 空欄は予約領域です。アクセスしないでください。

番地	レジスタ	シンボル	掲載ページ
2CB0h	DTCコントロールデータ14	DTCD14	
2CB1h			
2CB2h			
2CB3h			
2CB4h			
2CB5h			
2CB6h			
2CB7h			
2CB8h	DTCコントロールデータ15	DTCD15	
2CB9h			
2CBAh			
2CBBh			
2CBCh			
2CBDh			
2CBEh			
2CBFh			
2CC0h	DTCコントロールデータ16	DTCD16	
2CC1h			
2CC2h			
2CC3h			
2CC4h			
2CC5h			
2CC6h			
2CC7h			
2CC8h	DTCコントロールデータ17	DTCD17	
2CC9h			
2CCAh			
2CCBh			
2CCCh			
2CCDh			
2CCEh			
2CCFh			
2CD0h	DTCコントロールデータ18	DTCD18	
2CD1h			
2CD2h			
2CD3h			
2CD4h			
2CD5h			
2CD6h			
2CD7h			
2CD8h	DTCコントロールデータ19	DTCD19	
2CD9h			
2CDAh			
2CDBh			
2CDCh			
2CDDh			
2CDEh			
2CDFh			
2CE0h	DTCコントロールデータ20	DTCD20	
2CE1h			
2CE2h			
2CE3h			
2CE4h			
2CE5h			
2CE6h			
2CE7h			
2CE8h	DTCコントロールデータ21	DTCD21	
2CE9h			
2CEAh			
2CEBh			
2CECh			
2CEDh			
2CEEh			
2CEFh			

番地	レジスタ	シンボル	掲載 ページ
2CF0h	DTCコントロールデータ 22	DTCD22	
2CF1h			
2CF2h			
2CF3h			
2CF4h			
2CF5h			
2CF6h			
2CF7h			
2CF8h	DTCコントロールデータ 23	DTCD23	
2CF9h			
2CFAh			
2CFBh			
2CFCh			
2CFDh			
2CFEh			
2CFFh			
2D00h			
:			
2FFFh			
:			
FFDBh	オプション機能選択レジスタ 2	OFS2	29、179、186
:			
FFFFh	オプション機能選択レジスタ	OFS	28、47、178、 185、447

注1. 空欄は予約領域です。アクセスしないでください。

## 1. 概要

### 1.1 特長

R8C/3JT グループは、R8C CPU コアを搭載したシングルチップマイクロコンピュータです。R8C CPU コアは、高機能命令を持ちながら高い命令効率を持ち、1M バイトのアドレス空間と、命令を高速に実行する能力を備え、さらに、乗算器があるため高速な演算処理が可能です。

消費電力が小さい上、動作モードによるパワーコントロールが可能です。また、これらのマイコンは、EMI/EMS 性能を最大限に考慮した設計を行っています。

多機能タイマ、シリアルインターフェースなど、多彩な周辺機能を内蔵しており、システムの部品点数を少なくできます。

また、センサコントローラユニットを搭載し、静電容量方式タッチ電極の浮遊容量を検出することができます。

R8C/3JT グループはBGO(バックグラウンドオペレーション)機能付データフラッシュ(1KB × 4 ブロック)を内蔵します。

#### 1.1.1 用途

家電、事務機器、オーディオ、民生機器、他

### 1.1.2 仕様概要

表1.1～表1.2にR8C/3JT グループの仕様概要を示します。

表1.1 R8C/3JT グループの仕様概要(1)

分類	機能	説明
CPU	中央演算処理装置	R8C CPUコア • 基本命令数：89命令 • 最小命令実行時間：50ns ( $f(XIN) = 20MHz$ 、VCC = 2.7V～5.5V) 200ns ( $f(XIN) = 5MHz$ 、VCC = 1.8V～5.5V) • 乗算器：16ビット×16ビット→32ビット • 積和演算命令：16ビット×16ビット+32ビット→32ビット • 動作モード：シングルチップモード(アドレス空間：1Mバイト)
メモリ	ROM、RAM、データフラッシュ	「表1.3 R8C/3JT グループの製品一覧表」を参照してください
電圧検出	電圧検出回路	• パワーオンリセット • 電圧検出3点(電圧検出0、電圧検出1は検出レベル選択可能)
I/Oポート	プログラマブル入出力ポート	• 入力専用：1 • CMOS入出力：31、プルアップ抵抗選択可能 • 大電流駆動ポート：31
クロック	クロック発生回路	• 3回路：XINクロック発振回路 高速オンチップオシレータ(周波数調整機能付) 低速オンチップオシレータ • 発振停止検出：XINクロック発振停止検出機能 • 周波数分周回路：1、2、4、8、16分周選択 • 低消費電力機構：標準動作モード(高速クロック、高速オンチップオシレータ、 低速オンチップオシレータ)、ウェイトモード、ストップモード
割り込み		• 割り込みペクタ数：69 • 外部割り込み入力：8 (INT × 4、キー入力 × 4) • 割り込み優先レベル：7レベル
ウォッチドッグタイマ		• 14ビット×1(プリスケーラ付) • リセットスタート機能選択可能 • ウォッチドッグタイマ用低速オンチップオシレータ選択可能
DTC(データトランസフアコントローラ)		• 1チャネル • 起動要因：22 • 転送モード：2(ノーマルモード、リピートモード)
タイマ	タイマRA	8ビット×1(8ビットプリスケーラ付) タイマモード(周期タイマ)、パルス出力モード(周期ごとのレベル反転出力)、 イベントカウンタモード、パルス幅測定モード、パルス周期測定モード
	タイマRB	8ビット×1(8ビットプリスケーラ付) タイマモード(周期タイマ)、プログラマブル波形発生モード(PWM出力)、 プログラマブルワンショット発生モード、プログラマブルウェイトワンショット発生モード
	タイマRC	16ビット×1(キャプチャ/コンペアレジスタ4本付) タイマモード(インプットキャプチャ機能、アウトプットコンペア機能)、 PWMモード(出力3本)、PWM2モード(PWM出力1本)

表1.2 R8C/3JT グループの仕様概要(2)

分類	機能	説明
シリアルインタフェース	UART0	クロック同期形シリアルI/O／非同期形シリアルI/O兼用
	UART2	クロック同期形シリアルI/O／非同期形シリアルI/O兼用、I <sup>2</sup> Cモード(I <sup>2</sup> Cバス)、SSUモード、マルチプロセッサ通信機能
LINモジュール	ハードウェアLIN : 1 (タイマRA、UART0を使用)	
A/Dコンバータ	分解能10ビット×12チャネル、サンプル&ホールドあり、掃引モードあり	
センサコントロールユニット	システムCH×3、静電容量接触検出×22	
フラッシュメモリ	<ul style="list-style-type: none"> <li>• プログラム、イレーズ電圧 : VCC = 2.7V～5.5V</li> <li>• プログラム、イレーズ回数 : 10,000回(データフラッシュ) 1,000回(プログラムROM)</li> <li>• プログラムセキュリティ : ROMコードプロテクト、IDコードチェック</li> <li>• デバッグ機能 : オンチップデバッグ、オンボードフラッシュ書き換え機能</li> <li>• BGO(バックグラウンドオペレーション)機能</li> </ul>	
動作周波数/電源電圧	$f(XIN) = 20\text{MHz}$ (VCC = 2.7V～5.5V) $f(XIN) = 5\text{MHz}$ (VCC = 1.8V～5.5V)	
消費電流	標準 6.5mA (VCC = 5.0V、 $f(XIN) = 20\text{MHz}$ ) 標準 3.5mA (VCC = 3.0V、 $f(XIN) = 10\text{MHz}$ ) 標準 3.5μA (VCC = 3.0V、ウェイトモード) 標準 2.0μA (VCC = 3.0V、ストップモード)	
動作周囲温度	−20°C～85°C (Nバージョン)	
パッケージ	40ピンHXQFN パッケージコード : PXQN0040LA-A	

## 1.2 製品一覧

表1.3にR8C/3JTグループの製品一覧表を、図1.1にR8C/3JTグループの型名とメモリサイズ・パッケージを示します。

表1.3 R8C/3JTグループの製品一覧表

2011年4月現在

型名	内部ROM容量		内部RAM 容量	パッケージ	備考
	プログラム ROM	データ フラッシュ			
R5F213J4TNNP	16Kバイト	1Kバイト×4	1.5Kバイト	PXQN0040LA-A	Nバージョン
R5F213J5TNNP	24Kバイト	1Kバイト×4	2Kバイト	PXQN0040LA-A	
R5F213J6TNNP	32Kバイト	1Kバイト×4	2.5Kバイト	PXQN0040LA-A	




図1.1 R8C/3JTグループの型名とメモリサイズ・パッケージ

### 1.3 ブロック図

図1.2にブロック図を示します。




図1.2 ブロック図

## 1.4 ピン配置図

図1.3にピン配置図(上面図)を、表1.4にピン番号別端子名一覧を示します。




図1.3 ピン配置図(上面図)

表1.4 ピン番号別端子名一覧

ピン番号	制御端子	ポート	周辺機能の入出力端子				
			割り込み	タイマ	シリアルインターフェース	A/Dコンバータ	センサコントロールユニット
1		P4_2				VREF	
2	MODE						
3	RESET						
4	XOUT	P4_7					
5	VSS/AVSS						
6	XIN	P4_6					
7	VCC/AVCC						
8		P3_7 (INT3)	TRAO/ (TRCCCLK)	(RXD2/SCL2/ TXD2/SDA2)			
9		P3_5 (INT1)	TRAIO/ (TRCIOD)	(CLK2)			
11		P3_4 INT2	(TRCIOC)	(RXD2/SCL2/ TXD2/SDA2)			
12		P3_3 INT3	TRBO/ (TRCCCLK)	(CTS2/RTS2)			SCUTRG
13		P2_6					CH21
14		P2_5					CH20
15		P2_4					CH19
16		P2_3					CH18
17		P2_2	(TRCIOD)	(RXD2/TXD2/ SCL2/SDA2)			CH17
18		P2_1	(TRCIOC)	(CLK2)			CH16
19		P2_0 (INT1)	(TRCIOB)	(RXD2/TXD2/ SCL2/SDA2)			CH15
21		P3_1	TRBO/ (TRCTRG/ TRCIOA)	(CTS2/RTS2)			CH14
22		P4_5 INT0		(RXD2/SCL2)	ADTRG		CH13
23		P1_7 INT1	(TRAIO)				CH12
24		P1_6		(CLK0)			CH11
25		P1_5 (INT1)	(TRAIO)	(RXD0)			CH10
26		P1_4	(TRCCCLK)	(TXD0)			CH9
27		P1_3 KI3	TRBO (TRCIOC)		AN11		CH8
28		P1_2 KI2	(TRCIOB)		AN10		CH7
29		P1_1 KI1	(TRCIOA/ TRCTRG)		AN9		CH6
30		P1_0 KI0	(TRCIOD)		AN8		CH5
32		P0_7	(TRCIOC)		AN0		CH4
33		P0_6	(TRCIOD)		AN1		CH3
34		P0_5	(TRCIOB)		AN2		CH2
35		P0_4	(TRCIOB)		AN3		CH1
36		P0_3	(TRCIOB)		AN4		CH0
37		P0_2	(TRCIOA/ TRCTRG)		AN5		CHxA
38		P0_1	(TRCIOA/ TRCTRG)		AN6		CHxB
39		P0_0	(TRCIOA/ TRCTRG)		AN7		CHxC

注1. プログラムで()の端子に配置できます。

## 1.5 端子機能の説明

表1.5に端子機能の説明を示します。

表1.5 端子機能の説明

分類	端子名	入出力	機能
電源入力	VCC VSS	—	VCCには、1.8V～5.5Vを入力してください。 VSSには、0Vを入力してください。
アナログ電源入力	AVCC、AVSS	—	A/Dコンバータの電源入力です。AVCCとAVSS間にはコンデンサを接続してください。
リセット入力	RESET	入力	この端子に“L”を入力すると、マイクロコンピュータはリセット状態になります。
MODE	MODE	入力	抵抗を介してVCCに接続してください。
XINクロック入力	XIN	入力	XINクロック発振回路の入出力です。XINとXOUTの間にセラミック共振子、または水晶発振子を接続してください(注1)。
XINクロック出力	XOUT	入出力	外部で生成したクロックを入力する場合は、XOUTからクロックを入力し、XINは開放にしてください。
INT割り込み入力	INT0～INT3	入力	INT割り込みの入力です。 INT0はタイマRB、RCの入力です。
キー入力割り込み入力	KI0～KI3	入力	キー入力割り込みの入力です。
タイマRA	TRAIO	入出力	タイマRAの入出力です。
	TRAO	出力	タイマRAの出力です。
タイマRB	TRBO	出力	タイマRBの出力です。
タイマRC	TRCCLK	入力	外部クロック入力です。
	TRCTRG	入力	外部トリガ入力です。
	TRCIOA、TRCIOB、 TRCIOC、TRCIOD	入出力	タイマRCの入出力です。
シリアルインタフェース	CLK0、CLK2	入出力	転送クロック入出力です。
	RXD0、RXD2	入力	シリアルデータ入力です。
	TXD0、TXD2	出力	シリアルデータ出力です。
	CTS2	入力	送信制御用入力です。
	RTS2	出力	受信制御用出力です。
	SCL2	入出力	I <sup>2</sup> Cモードのクロック入出力です。
	SDA2	入出力	I <sup>2</sup> Cモードのデータ入出力です。
基準電圧入力	VREF	入力	A/Dコンバータの基準電圧入力です。
A/Dコンバータ	AN0～AN11	入力	A/Dコンバータのアナログ入力です。
	ADTRG	入力	AD外部トリガ入力です。
センサコントロールユニット	CHxA、CHxB、CHxC	入出力	静電容量接触検出のための制御端子です。
	CH0～CH21	入力	静電容量接触検出端子です。
	SCUTRG	入力	センサコントロールユニット外部トリガ入力です。
入出力ポート	P0_0～P0_7、 P1_0～P1_7、 P2_0～P2_6、 P3_1、P3_3～P3_5、 P3_7、 P4_5～P4_7	入出力	CMOSの入出力ポートです。入出力を選択するための方向レジスタを持ち、1端子ごとに入力ポート、または出力ポートにできます。 入力ポートは、プログラムでプルアップ抵抗の有無を選択できます。 すべてのポートは、LED駆動ポートとして使用できます。
入力ポート	P4_2	入力	入力専用ポートです。

注1. 発振特性は発振子メーカーに問い合わせてください。

## 2. 中央演算処理装置(CPU)

図2.1にCPUのレジスタを示します。CPUには13個のレジスタがあります。これらのうち、R0、R1、R2、R3、A0、A1、FBはレジスタバンクを構成しています。レジスタバンクは2セットあります。




図2.1 CPUのレジスタ

## 2.1 データレジスタ(R0、R1、R2、R3)

R0は16ビットで構成されており、主に転送や算術、論理演算に使用します。R1～R3はR0と同様です。R0は、上位(R0H)と下位(R0L)を別々に8ビットのデータレジスタとして使用できます。R1H、R1LはR0H、R0Lと同様です。R2とR0を組合せて32ビットのデータレジスタ(R2R0)として使用できます。R3R1はR2R0と同様です。

## 2.2 アドレスレジスタ(A0、A1)

A0は16ビットで構成されており、アドレスレジスタ間接アドレッシング、アドレスレジスタ相対アドレッシングに使用します。また、転送や算術、論理演算に使用します。A1はA0と同様です。A1とA0を組合せて32ビットのアドレスレジスタ(A1A0)として使用できます。

## 2.3 フレームベースレジスタ(FB)

FBは16ビットで構成されており、FB相対アドレッシングに使用します。

## 2.4 割り込みテーブルレジスタ(INTB)

INTBは20ビットで構成されており、可変割り込みベクタテーブルの先頭番地を示します。

## 2.5 プログラムカウンタ(PC)

PCは20ビットで構成されており、次に実行する命令の番地を示します。

## 2.6 ユーザstackポインタ(USP)、割り込みstackポインタ(ISP)

stackポインタ(SP)は、USPとISPの2種類あり、共に16ビットで構成されています。USPとISPはFLGのUフラグで切り替えられます。

## 2.7 スタティックベースレジスタ(SB)

SBは16ビットで構成されており、SB相対アドレッシングに使用します。

## 2.8 フラグレジスタ(FLG)

FLGは11ビットで構成されており、CPUの状態を示します。

### 2.8.1 キャリフラグ(Cフラグ)

算術論理ユニットで発生したキャリ、ボロー、シフトアウトしたビット等を保持します。

### 2.8.2 デバッグフラグ(Dフラグ)

Dフラグはデバッグ専用です。“0”にしてください。

### 2.8.3 ゼロフラグ(Zフラグ)

演算の結果が0のとき“1”になり、それ以外のとき“0”になります。

### 2.8.4 サインフラグ(Sフラグ)

演算の結果が負のとき“1”になり、それ以外のとき“0”になります。

### 2.8.5 レジスタバンク指定フラグ(Bフラグ)

Bフラグが“0”的場合、レジスタバンク0が指定され、“1”的場合、レジスタバンク1が指定されます。

### 2.8.6 オーバフロー/フラグ(Oフラグ)

演算の結果がオーバフローしたときに“1”になります。それ以外では“0”になります。

### 2.8.7 割り込み許可フラグ(Iフラグ)

マスカブル割り込みを許可するフラグです。Iフラグが“0”的場合、マスカブル割り込みは禁止され、“1”的場合、許可されます。割り込み要求を受け付けると、Iフラグは“0”になります。

### 2.8.8 スタックポインタ指定フラグ(Uフラグ)

Uフラグが“0”的場合、ISPが指定され、“1”的場合、USPが指定されます。

ハードウェア割り込み要求を受け付けたとき、またはソフトウェア割り込み番号0～31のINT命令を実行したとき、Uフラグは“0”になります。

### 2.8.9 プロセッサ割り込み優先レベル(IPL)

IPLは3ビットで構成されており、レベル0～7までの8段階のプロセッサ割り込み優先レベルを指定します。

要求があった割り込みの優先レベルが、IPLより大きい場合、その割り込み要求は許可されます。

### 2.8.10 予約ビット

書く場合、“0”を書いてください。読んだ場合、その値は不定です。

### 3. メモリ

#### 3.1 R8C/3JT グループ

図3.1にR8C/3JT グループのメモリ配置図を示します。アドレス空間は00000h番地からFFFFFh番地までの1Mバイトあります。例えば32Kバイトの内部ROMは、08000h番地から0FFFFh番地に配置されます。

固定割り込みベクタテーブルは0FFDCh番地から0FFFFh番地に配置されます。ここに割り込みルーチンの先頭番地を格納します。

内部ROM(データフラッシュ)は03000h番地から03FFFh番地に配置されます。

内部RAMは00400h番地から上位方向に配置されます。例えば2.5Kバイトの内部RAMは、00400h番地から00DFFh番地に配置されます。内部RAMはデータ格納以外に、サブルーチン呼び出しや、割り込み時のスタックとしても使用します。

SFRは00000h番地から002FFh番地と、02C00h番地から02FFFh番地に配置されます。ここには、周辺機能の制御レジスタが配置されています。SFRのうち何も配置されていない領域はすべて予約領域のため、ユーザは使用できません。




図3.1 R8C/3JT グループのメモリ配置図

## 4. SFR

SFR(Special Function Register)は、周辺機能の制御レジスタです。表4.1～表4.12にSFR一覧表を、表4.13にIDコード領域、オプション機能選択領域を示します。

表4.1 SFR一覧(1)(注1)

番地	レジスタ	シンボル	リセット後の値
0000h			
0001h			
0002h			
0003h			
0004h	プロセッサモードレジスタ0	PM0	00h
0005h	プロセッサモードレジスタ1	PM1	00h
0006h	システムクロック制御レジスタ0	CM0	00101000b
0007h	システムクロック制御レジスタ1	CM1	00100000b
0008h	モジュールスタンバイ制御レジスタ	MSTCR	00h
0009h	システムクロック制御レジスタ3	CM3	00h
000Ah	プロテクトレジスタ	PRCR	00h
000Bh	リセット要因判別レジスタ	RSTFR	0XXXXXXXXb (注2)
000Ch	発振停止検出レジスタ	OCD	00000100b
000Dh	ウォッチドッグタイマリセットレジスタ	WDTR	XXh
000Eh	ウォッチドッグタイマスタートレジスタ	WDTS	XXh
000Fh	ウォッチドッグタイマ制御レジスタ	WDTC	00111111b
0010h			
0011h			
0012h			
0013h			
0014h			
0015h	高速オンチップオシレータ制御レジスタ7	FRA7	出荷時の値
0016h			
0017h			
0018h			
0019h			
001Ah			
001Bh			
001Ch	カウントソース保護モードレジスタ	CSPR	00h 10000000b (注3)
001Dh			
001Eh			
001Fh			
0020h			
0021h			
0022h			
0023h	高速オンチップオシレータ制御レジスタ0	FRA0	00h
0024h	高速オンチップオシレータ制御レジスタ1	FRA1	出荷時の値
0025h	高速オンチップオシレータ制御レジスタ2	FRA2	00h
0026h	チップ内蔵基準電圧制御レジスタ	OCVREFCR	00h
0027h			
0028h	時計用ブリスケーラリセットフラグ	CPSRF	00h
0029h	高速オンチップオシレータ制御レジスタ4	FRA4	出荷時の値
002Ah	高速オンチップオシレータ制御レジスタ5	FRA5	出荷時の値
002Bh	高速オンチップオシレータ制御レジスタ6	FRA6	出荷時の値
002Ch			
002Dh			
002Eh			
002Fh	高速オンチップオシレータ制御レジスタ3	FRA3	出荷時の値
0030h	電圧監視回路制御レジスタ	CMPA	00h
0031h	電圧監視回路エッジ選択レジスタ	VCAC	00h
0032h			
0033h	電圧検出レジスタ1	VCA1	00001000b
0034h	電圧検出レジスタ2	VCA2	00h (注4) 00100000b (注5)
0035h			
0036h	電圧検出1レベル選択レジスタ	VD1LS	00000111b
0037h			
0038h	電圧監視0回路制御レジスタ	VW0C	1100X010b (注4) 1100X011b (注5)
0039h	電圧監視1回路制御レジスタ	VW1C	10001010b

注1. 空欄は予約領域です。アクセスしないでください。

注2. RSTFRレジスタのCWRビットは電源投入後と、電圧監視0リセット後、“0”になります。ハードウェアリセット、ソフトウェアリセット、ウォッチドッグタイマリセットでは変化しません。

注3. OFSレジスタのCSPROINIビットが“0”的場合。

注4. OFSレジスタのLVDASビットが“1”的場合。

注5. OFSレジスタのLVDASビットが“0”的場合。

X : 不定です。

表4.2 SFR一覧(2)(注1)

番地	レジスタ	シンボル	リセット後の値
003Ah	電圧監視2回路制御レジスタ	VW2C	10000010b
003Bh			
003Ch			
003Dh			
003Eh			
003Fh			
0040h			
0041h	フラッシュメモリレディ割り込み制御レジスタ	FMRDYIC	XXXXXX000b
0042h			
0043h			
0044h			
0045h			
0046h			
0047h	タイマRC割り込み制御レジスタ	TRCIC	XXXXXX000b
0048h			
0049h			
004Ah			
004Bh	UART2送信割り込み制御レジスタ	S2TIC	XXXXXX000b
004Ch	UART2受信割り込み制御レジスタ	S2RIC	XXXXXX000b
004Dh	キー入力割り込み制御レジスタ	KUPIC	XXXXXX000b
004Eh	A/D変換割り込み制御レジスタ	ADIC	XXXXXX000b
004Fh			
0050h			
0051h	UART0送信割り込み制御レジスタ	S0TIC	XXXXXX000b
0052h	UART0受信割り込み制御レジスタ	S0RIC	XXXXXX000b
0053h			
0054h			
0055h	INT2割り込み制御レジスタ	INT2IC	XX00X000b
0056h	タイマRA割り込み制御レジスタ	TRAIC	XXXXXX000b
0057h			
0058h	タイマRB割り込み制御レジスタ	TRBIC	XXXXXX000b
0059h	INT1割り込み制御レジスタ	INT1IC	XX00X000b
005Ah	INT3割り込み制御レジスタ	INT3IC	XX00X000b
005Bh			
005Ch			
005Dh	INT0割り込み制御レジスタ	INT0IC	XX00X000b
005Eh	UART2バス衝突検出割り込み制御レジスタ	U2BCNIC	XXXXXX000b
005Fh			
0060h			
0061h			
0062h			
0063h			
0064h			
0065h			
0066h			
0067h			
0068h			
0069h			
006Ah	センサコントロールユニット割り込み制御レジスタ	SCUIC	XXXXXX000b
006Bh			
006Ch			
006Dh			
006Eh			
006Fh			
0070h			
0071h			
0072h	電圧監視1割り込み制御レジスタ	VCMP1IC	XXXXXX000b
0073h	電圧監視2割り込み制御レジスタ	VCMP2IC	XXXXXX000b
0074h			
0075h			
0076h			
0077h			
0078h			
0079h			
007Ah			
007Bh			
007Ch			
007Dh			
007Eh			
007Fh			

注1. 空欄は予約領域です。アクセスしないでください。

X : 不定です。

表4.3 SFR一覧(3)(注1)

番地	レジスタ	シンボル	リセット後の値
0080h	DTC起動制御レジスタ	DTCTL	00h
0081h			
0082h			
0083h			
0084h			
0085h			
0086h			
0087h			
0088h	DTC起動許可レジスタ0	DTCEN0	00h
0089h	DTC起動許可レジスタ1	DTCEN1	00h
008Ah	DTC起動許可レジスタ2	DTCEN2	00h
008Bh	DTC起動許可レジスタ3	DTCEN3	00h
008Ch			
008Dh	DTC起動許可レジスタ5	DTCEN5	00h
008Eh	DTC起動許可レジスタ6	DTCEN6	00h
008Fh			
0090h			
0091h			
0092h			
0093h			
0094h			
0095h			
0096h			
0097h			
0098h			
0099h			
009Ah			
009Bh			
009Ch			
009Dh			
009Eh			
009Fh			
00A0h	UART0送受信モードレジスタ	U0MR	00h
00A1h	UART0ビットレートレジスタ	U0BRG	XXh
00A2h	UART0送信バッファレジスタ	U0TB	XXh
00A3h			XXh
00A4h	UART0送受信制御レジスタ0	U0C0	00001000b
00A5h	UART0送受信制御レジスタ1	U0C1	00000010b
00A6h	UART0受信バッファレジスタ	U0RB	XXh
00A7h			XXh
00A8h	UART2送受信モードレジスタ	U2MR	00h
00A9h	UART2ビットレートレジスタ	U2BRG	XXh
00AAh	UART2送信バッファレジスタ	U2TB	XXh
00ABh			XXh
00ACh	UART2送受信制御レジスタ0	U2C0	00001000b
00ADh	UART2送受信制御レジスタ1	U2C1	00000010b
00AEh	UART2受信バッファレジスタ	U2RB	XXh
00AFh			XXh
00B0h	UART2デジタルフィルタ機能選択レジスタ	URXDF	00h
00B1h			
00B2h			
00B3h			
00B4h			
00B5h			
00B6h			
00B7h			
00B8h			
00B9h			
00BAh			
00BBh	UART2特殊モードレジスタ5	U2SMR5	00h
00BCh	UART2特殊モードレジスタ4	U2SMR4	00h
00BDh	UART2特殊モードレジスタ3	U2SMR3	000X0X0Xb
00BEh	UART2特殊モードレジスタ2	U2SMR2	X0000000b
00BFh	UART2特殊モードレジスタ	U2SMR	X0000000b

注1. 空欄は予約領域です。アクセスしないでください。

X : 不定です。

表4.4 SFR一覧(4)(注1)

番地	レジスタ	シンボル	リセット後の値
00C0h	A/D レジスタ 0	AD0	XXh 000000XXb
00C1h			
00C2h	A/D レジスタ 1	AD1	XXh 000000XXb
00C3h			
00C4h	A/D レジスタ 2	AD2	XXh 000000XXb
00C5h			
00C6h	A/D レジスタ 3	AD3	XXh 000000XXb
00C7h			
00C8h	A/D レジスタ 4	AD4	XXh 000000XXb
00C9h			
00CAh	A/D レジスタ 5	AD5	XXh 000000XXb
00CBh			
00CCh	A/D レジスタ 6	AD6	XXh 000000XXb
00CDh			
00CEh	A/D レジスタ 7	AD7	XXh 000000XXb
00CFh			
00D0h			
00D1h			
00D2h			
00D3h			
00D4h	A/D モードレジスタ	ADMOD	00h
00D5h	A/D 入力選択レジスタ	ADINSEL	11000000b
00D6h	A/D 制御レジスタ 0	ADCON0	00h
00D7h	A/D 制御レジスタ 1	ADCON1	00h
00D8h			
00D9h			
00DAh			
00DBh			
00DCh			
00DDh			
00DEh			
00DFh			
00E0h	ポート P0 レジスタ	P0	XXh
00E1h	ポート P1 レジスタ	P1	XXh
00E2h	ポート P0 方向レジスタ	PD0	00h
00E3h	ポート P1 方向レジスタ	PD1	00h
00E4h	ポート P2 レジスタ	P2	XXh
00E5h	ポート P3 レジスタ	P3	XXh
00E6h	ポート P2 方向レジスタ	PD2	00h
00E7h	ポート P3 方向レジスタ	PD3	00h
00E8h	ポート P4 レジスタ	P4	XXh
00E9h			
00EAh	ポート P4 方向レジスタ	PD4	00h
00EBh			
00ECb			
00EDh			
00EEh			
00EFh			
00F0h			
00F1h			
00F2h			
00F3h			
00F4h			
00F5h			
00F6h			
00F7h			
00F8h			
00F9h			
00FAh			
00FBh			
00FCb			
00FDh			
00FEh			
00FFh			

注1. 空欄は予約領域です。アクセスしないでください。

X : 不定です。

表4.5 SFR一覧(5)(注1)

番地	レジスタ	シンボル	リセット後の値
0100h	タイマRA制御レジスタ	TRACR	00h
0101h	タイマRA I/O制御レジスタ	TRAIOC	00h
0102h	タイマRAモードレジスタ	TRAMR	00h
0103h	タイマRAプリスケーラレジスタ	TRAPRE	FFh
0104h	タイマRAレジスタ	TRA	FFh
0105h	LINコントロールレジスタ2	LINCR2	00h
0106h	LINコントロールレジスタ	LINCR	00h
0107h	LINステータスレジスタ	LINST	00h
0108h	タイマRB制御レジスタ	TRBCR	00h
0109h	タイマRBワンドショット制御レジスタ	TRBOCR	00h
010Ah	タイマRB I/O制御レジスタ	TRBIOC	00h
010Bh	タイマRBモードレジスタ	TRBMR	00h
010Ch	タイマRBプリスケーラレジスタ	TRBPRE	FFh
010Dh	タイマRBセカンダリレジスタ	TRBSC	FFh
010Eh	タイマRBプライマリレジスタ	TRBPR	FFh
010Fh			
0110h			
0111h			
0112h			
0113h			
0114h			
0115h			
0116h			
0117h			
0118h			
0119h			
011Ah			
011Bh			
011Ch			
011Dh			
011Eh			
011Fh			
0120h	タイマRCモードレジスタ	TRCMR	01001000b
0121h	タイマRC制御レジスタ1	TRCCR1	00h
0122h	タイマRC割り込み許可レジスタ	TRCIER	01110000b
0123h	タイマRCステータスレジスタ	TRCSR	01110000b
0124h	タイマRC I/O制御レジスタ0	TRCIOR0	10001000b
0125h	タイマRC I/O制御レジスタ1	TRCIOR1	10001000b
0126h	タイマRCカウンタ	TRC	00h 00h
0127h			
0128h	タイマRCジェネラルレジスタA	TRCGRA	FFh FFh
0129h			
012Ah	タイマRCジェネラルレジスタB	TRCGRB	FFh FFh
012Bh			
012Ch	タイマRCジェネラルレジスタC	TRCGRC	FFh FFh
012Dh			
012Eh	タイマRCジェネラルレジスタD	TRCGRD	FFh FFh
012Fh			
0130h	タイマRC制御レジスタ2	TRCCR2	00011000b
0131h	タイマRCデジタルフィルタ機能選択レジスタ	TRCDF	00h
0132h	タイマRCアウトプットマスク許可レジスタ	TRCOER	01111111b
0133h	タイマRCトリガ制御レジスタ	TRCADCR	00h
0134h			
0135h			
0136h			
0137h			
0138h			
0139h			
013Ah			
013Bh			
013Ch			
013Dh			
013Eh			
013Fh			

注1. 空欄は予約領域です。アクセスしないでください。

表4.6 SFR一覧(6)(注1)

番地	レジスタ	シンボル	リセット後の値
0140h			
0141h			
0142h			
0143h			
0144h			
0145h			
0146h			
0147h			
0148h			
0149h			
014Ah			
014Bh			
014Ch			
014Dh			
014Eh			
014Fh			
0150h			
0151h			
0152h			
0153h			
0154h			
0155h			
0156h			
0157h			
0158h			
0159h			
015Ah			
015Bh			
015Ch			
015Dh			
015Eh			
015Fh			
0160h			
0161h			
0162h			
0163h			
0164h			
0165h			
0166h			
0167h			
0168h			
0169h			
016Ah			
016Bh			
016Ch			
016Dh			
016Eh			
016Fh			
0170h			
0171h			
0172h			
0173h			
0174h			
0175h			
0176h			
0177h			
0178h			
0179h			
017Ah			
017Bh			
017Ch			
017Dh			
017Eh			
017Fh			

注1. 空欄は予約領域です。アクセスしないでください。

表4.7 SFR一覧(7)(注1)

番地	レジスタ	シンボル	リセット後の値
0180h	タイマRA端子選択レジスタ	TRASR	00h
0181h	タイマRB/RC端子選択レジスタ	TRBRCSR	00h
0182h	タイマRC端子選択レジスタ0	TRCPSR0	00h
0183h	タイマRC端子選択レジスタ1	TRCPSR1	00h
0184h			
0185h			
0186h			
0187h			
0188h	UART0端子選択レジスタ	U0SR	00h
0189h			
018Ah	UART2端子選択レジスタ0	U2SR0	00h
018Bh	UART2端子選択レジスタ1	U2SR1	00h
018Ch			
018Dh			
018Eh	INT割り込み入力端子選択レジスタ	INTSR	00h
018Fh	入出力機能端子選択レジスタ	PINSR	00h
0190h	低電圧信号モード制御レジスタ	TSMR	00h
0191h			
0192h			
0193h			
0194h			
0195h			
0196h			
0197h			
0198h			
0199h			
019Ah			
019Bh			
019Ch			
019Dh			
019Eh			
019Fh			
01A0h			
01A1h			
01A2h			
01A3h			
01A4h			
01A5h			
01A6h			
01A7h			
01A8h			
01A9h			
01AAh			
01ABh			
01ACh			
01ADh			
01AEh			
01AFh			
01B0h			
01B1h			
01B2h	フラッシュメモリステータスレジスタ	FST	10000X00b
01B3h			
01B4h	フラッシュメモリ制御レジスタ0	FMR0	00h
01B5h	フラッシュメモリ制御レジスタ1	FMR1	00h
01B6h	フラッシュメモリ制御レジスタ2	FMR2	00h
01B7h			
01B8h			
01B9h			
01BAh			
01BBh			
01BCh			
01BDh			
01BEh			
01BFh			

注1. 空欄は予約領域です。アクセスしないでください。

X : 不定です。

表4.8 SFR一覧(8)(注1)

番地	レジスタ	シンボル	リセット後の値
01C0h	アドレス一致割り込みレジスタ0	RMAD0	XXh Xh 0000XXXXb
01C1h			
01C2h			
01C3h	アドレス一致割り込み許可レジスタ0	AIER0	00h
01C4h	アドレス一致割り込みレジスタ1	RMAD1	XXh Xh 0000XXXXb
01C5h			
01C6h			
01C7h	アドレス一致割り込み許可レジスタ1	AIER1	00h
01C8h			
01C9h			
01CAh			
01CBh			
01CCh			
01CDh			
01CEh			
01CFh			
01D0h			
01D1h			
01D2h			
01D3h			
01D4h			
01D5h			
01D6h			
01D7h			
01D8h			
01D9h			
01DAh			
01DBh			
01DCh			
01DDh			
01DEh			
01DFh			
01E0h	ブルアップ制御レジスタ0	PUR0	00h
01E1h	ブルアップ制御レジスタ1	PUR1	00h
01E2h			
01E3h			
01E4h			
01E5h			
01E6h			
01E7h			
01E8h			
01E9h			
01EAh			
01EBh			
01ECh			
01EDh			
01EEh			
01EFh			
01F0h	ポートP1駆動能力制御レジスタ	P1DRR	00h
01F1h	ポートP2駆動能力制御レジスタ	P2DRR	00h
01F2h	駆動能力制御レジスタ0	DRR0	00h
01F3h	駆動能力制御レジスタ1	DRR1	00h
01F4h			
01F5h	入力しきい値制御レジスタ0	VLT0	00h
01F6h	入力しきい値制御レジスタ1	VLT1	00h
01F7h			
01F8h			
01F9h			
01FAh	外部入力許可レジスタ0	INTEN	00h
01FBh			
01FCh	INT入力フィルタ選択レジスタ0	INTF	00h
01FDh			
01FEh	キー入力許可レジスタ0	KIEN	00h
01FFh			

注1. 空欄は予約領域です。アクセスしないでください。

X : 不定です。

表4.9 SFR一覧(9)(注1)

番地	レジスタ	シンボル	リセット後の値
02C0h	SCU制御レジスタ0	SCUCR0	00h
02C1h	SCUモードレジスタ	SCUMR	00h
02C2h	SCUタイミング制御レジスタ0	SCTCR0	00000011b
02C3h	SCUタイミング制御レジスタ1	SCTCR1	00000001b
02C4h	SCUタイミング制御レジスタ2	SCTCR2	00010000b
02C5h	SCUタイミング制御レジスタ3	SCTCR3	00h
02C6h	SCUチャネル制御レジスタ	SCHCR	00h
02C7h	SCUチャネル制御カウンタ	SCUCHC	00h
02C8h	SCUフラグレジスタ	SCUFR	00h
02C9h	SCUステータスカウンタ	SCUSTC	00h
02CAh	SCUセカンダリカウンタ設定レジスタ	SCSCSR	00000111b
02CBh	SCUセカンダリカウンタ	SCUSCC	00000111b
02CCh			
02CDh			
02CEh	SCUデスティネーションアドレスレジスタ	SCUDAR	00h 00001100b
02CFh			
02D0h	SCUデータバッファレジスタ	SCUDBR	00h 00h
02D1h			
02D2h	SCUプライマリカウンタ	SCUPRC	00h 00h
02D3h			
02D4h			
02D5h			
02D6h			
02D7h			
02D8h			
02D9h			
02DAh			
02DBh			
02DCh	タッチセンサ入力許可レジスタ0	TSIER0	00h
02DDh	タッチセンサ入力許可レジスタ1	TSIER1	00h
02DEh	タッチセンサ入力許可レジスタ2	TSIER2	00h
02DFh			
:			
2C00h	DTC転送ベクタ領域		XXh
2C01h	DTC転送ベクタ領域		XXh
2C02h	DTC転送ベクタ領域		XXh
2C03h	DTC転送ベクタ領域		XXh
2C04h	DTC転送ベクタ領域		XXh
2C05h	DTC転送ベクタ領域		XXh
2C06h	DTC転送ベクタ領域		XXh
2C07h	DTC転送ベクタ領域		XXh
2C08h	DTC転送ベクタ領域		XXh
2C09h	DTC転送ベクタ領域		XXh
2C0Ah	DTC転送ベクタ領域		XXh
:	DTC転送ベクタ領域		XXh
:	DTC転送ベクタ領域		XXh
2C3Ah	DTC転送ベクタ領域		XXh
2C3Bh	DTC転送ベクタ領域		XXh
2C3Ch	DTC転送ベクタ領域		XXh
2C3Dh	DTC転送ベクタ領域		XXh
2C3Eh	DTC転送ベクタ領域		XXh
2C3Fh	DTC転送ベクタ領域		XXh
2C40h	DTCコントロールデータ0	DTCD0	XXh
2C41h			XXh
2C42h			XXh
2C43h			XXh
2C44h			XXh
2C45h			XXh
2C46h			XXh
2C47h			XXh
2C48h	DTCコントロールデータ1	DTCD1	XXh
2C49h			XXh
2C4Ah			XXh
2C4Bh			XXh
2C4Ch			XXh
2C4Dh			XXh
2C4Eh			XXh
2C4Fh			XXh

注1. 空欄は予約領域です。アクセスしないでください。

X : 不定です。

表4.10 SFR一覧(10)(注1)

番地	レジスタ	シンボル	リセット後の値
2C50h	DTCコントロールデータ2	DTCD2	XXh
2C51h			XXh
2C52h			XXh
2C53h			XXh
2C54h			XXh
2C55h			XXh
2C56h			XXh
2C57h			XXh
2C58h			XXh
2C59h			XXh
2C5Ah	DTCコントロールデータ3	DTCD3	XXh
2C5Bh			XXh
2C5Ch			XXh
2C5Dh			XXh
2C5Eh			XXh
2C5Fh			XXh
2C60h			XXh
2C61h			XXh
2C62h	DTCコントロールデータ4	DTCD4	XXh
2C63h			XXh
2C64h			XXh
2C65h			XXh
2C66h			XXh
2C67h			XXh
2C68h			XXh
2C69h	DTCコントロールデータ5	DTCD5	XXh
2C6Ah			XXh
2C6Bh			XXh
2C6Ch			XXh
2C6Dh			XXh
2C6Eh			XXh
2C6Fh			XXh
2C70h			XXh
2C71h	DTCコントロールデータ6	DTCD6	XXh
2C72h			XXh
2C73h			XXh
2C74h			XXh
2C75h			XXh
2C76h			XXh
2C77h			XXh
2C78h	DTCコントロールデータ7	DTCD7	XXh
2C79h			XXh
2C7Ah			XXh
2C7Bh			XXh
2C7Ch			XXh
2C7Dh			XXh
2C7Eh			XXh
2C7Fh			XXh
2C80h	DTCコントロールデータ8	DTCD8	XXh
2C81h			XXh
2C82h			XXh
2C83h			XXh
2C84h			XXh
2C85h			XXh
2C86h			XXh
2C87h			XXh
2C88h	DTCコントロールデータ9	DTCD9	XXh
2C89h			XXh
2C8Ah			XXh
2C8Bh			XXh
2C8Ch			XXh
2C8Dh			XXh
2C8Eh			XXh
2C8Fh			XXh
2C90h	DTCコントロールデータ10	DTCD10	XXh
2C91h			XXh
2C92h			XXh
2C93h			XXh
2C94h			XXh
2C95h			XXh
2C96h			XXh
2C97h			XXh

注1. 空欄は予約領域です。アクセスしないでください。

X : 不定です。

表4.11 SFR一覧(11)(注1)

番地	レジスタ	シンボル	リセット後の値
2C98h	DTCコントロールデータ 11	DTCD11	XXh
2C99h			XXh
2C9Ah			XXh
2C9Bh			XXh
2C9Ch			XXh
2C9Dh			XXh
2C9Eh			XXh
2C9Fh			XXh
2CA0h	DTCコントロールデータ 12	DTCD12	XXh
2CA1h			XXh
2CA2h			XXh
2CA3h			XXh
2CA4h			XXh
2CA5h			XXh
2CA6h			XXh
2CA7h			XXh
2CA8h	DTCコントロールデータ 13	DTCD13	XXh
2CA9h			XXh
2CAAh			XXh
2CABh			XXh
2CACh			XXh
2CADh			XXh
2CAEh			XXh
2CAFh			XXh
2CB0h	DTCコントロールデータ 14	DTCD14	XXh
2CB1h			XXh
2CB2h			XXh
2CB3h			XXh
2CB4h			XXh
2CB5h			XXh
2CB6h			XXh
2CB7h			XXh
2CB8h	DTCコントロールデータ 15	DTCD15	XXh
2CB9h			XXh
2CBAh			XXh
2CBBh			XXh
2CBCh			XXh
2CBDh			XXh
2CBEh			XXh
2CBFh			XXh
2CC0h	DTCコントロールデータ 16	DTCD16	XXh
2CC1h			XXh
2CC2h			XXh
2CC3h			XXh
2CC4h			XXh
2CC5h			XXh
2CC6h			XXh
2CC7h			XXh
2CC8h	DTCコントロールデータ 17	DTCD17	XXh
2CC9h			XXh
2CCAh			XXh
2CCBh			XXh
2CCCh			XXh
2CCDh			XXh
2CCEh			XXh
2CCFh			XXh
2CD0h	DTCコントロールデータ 18	DTCD18	XXh
2CD1h			XXh
2CD2h			XXh
2CD3h			XXh
2CD4h			XXh
2CD5h			XXh
2CD6h			XXh
2CD7h			XXh
2CD8h	DTCコントロールデータ 19	DTCD19	XXh
2CD9h			XXh
2CDAh			XXh
2CDBh			XXh
2CDCh			XXh
2CDDh			XXh
2CDEh			XXh
2CDFh			XXh

注1. 空欄は予約領域です。アクセスしないでください。

X : 不定です。

表4.12 SFR一覧(12)(注1)

番地	レジスタ	シンボル	リセット後の値
2CE0h	DTCコントロールデータ 20	DTCD20	XXh
2CE1h			XXh
2CE2h			XXh
2CE3h			XXh
2CE4h			XXh
2CE5h			XXh
2CE6h			XXh
2CE7h			XXh
2CE8h	DTCコントロールデータ 21	DTCD21	XXh
2CE9h			XXh
2CEAh			XXh
2CEBh			XXh
2CECh			XXh
2CEDh			XXh
2CEEh			XXh
2CEFh			XXh
2CF0h	DTCコントロールデータ 22	DTCD22	XXh
2CF1h			XXh
2CF2h			XXh
2CF3h			XXh
2CF4h			XXh
2CF5h			XXh
2CF6h			XXh
2CF7h			XXh
2CF8h	DTCコントロールデータ 23	DTCD23	XXh
2CF9h			XXh
2CFAh			XXh
2CFBh			XXh
2CFCh			XXh
2CFDh			XXh
2CFEh			XXh
2CFFh			XXh
2D00h			
:			
2FFFh			

注1. 空欄は予約領域です。アクセスしないでください。

X : 不定です。

表4.13 IDコード領域、オプション機能選択領域

番地	領域名	シンボル	リセット後の値
FFDBh	オプション機能選択レジスタ 2	OFS2	(注1)
FFDFh	ID1		(注2)
FFE3h	ID2		(注2)
FFE Bh	ID3		(注2)
FFE Fh	ID4		(注2)
FFF3h	ID5		(注2)
FFF7h	ID6		(注2)
FFF Bh	ID7		(注2)
FFFFh	オプション機能選択レジスタ	OFS	(注1)

注1. オプション機能選択領域はフラッシュメモリ上にあり、SFRではありません。ROMデータとして、プログラムで適切な値を設定してください。  
オプション機能選択領域に追加書き込みをしないでください。オプション機能選択領域を含むブロックを消去すると、オプション機能選択領域は“FFh”になります。

ブランク出荷品の出荷時、オプション機能選択領域は“FFh”です。ユーザでの書き込み後は、書き込んだ値になります。  
書き込み出荷品の出荷時、オプション機能選択領域の値は、ユーザがプログラムで設定した値です。

注2. IDコード領域はフラッシュメモリ上にあり、SFRではありません。ROMデータとして、プログラムで適切な値を設定してください。  
IDコード領域に追加書き込みをしないでください。IDコード領域を含むブロックを消去すると、IDコード領域は“FFh”になります。  
ブランク出荷品の出荷時、IDコード領域は“FFh”です。ユーザでの書き込み後は、書き込んだ値になります。

書き込み出荷品の出荷時、IDコード領域の値は、ユーザがプログラムで設定した値です。

## 5. リセット

リセットにはハードウェアリセット、パワーオンリセット、電圧監視0リセット、ウォッチドッグタイマリセットおよびソフトウェアリセットがあります。

表5.1にリセットの名称と要因を、図5.1にリセット回路のブロック図を示します。

表5.1 リセットの名称と要因

リセットの名称	要因
ハードウェアリセット	RESET端子の入力電圧が“L”
パワーオンリセット	VCCの上昇
電圧監視0リセット	VCCの下降(監視電圧 : Vdet0)
ウォッチドッグタイマリセット	ウォッチドッグタイマのアンダフロー
ソフトウェアリセット	PM0レジスタのPM03ビットに“1”を書く




図5.1 リセット回路のブロック図

表5.2にRESET端子のレベルが“L”の期間の端子の状態を、図5.2にリセット後のCPUレジスタの状態を、図5.3にリセットシーケンスを示します。

表5.2 RESET端子のレベルが“L”の期間の端子の状態

端子名	端子の状態
P0、P1、P2_0～P2_6、P3_1、P3_3～P3_5、P3_7	入力ポート
P4_2、P4_5～P4_7	入力ポート




図5.2 リセット後のCPUレジスタの状態




図5.3 リセットシーケンス

## 5.1 レジスタの説明

### 5.1.1 プロセッサモードレジスタ0 (PM0)

アドレス 0004h番地

ビット	b7	b6	b5	b4	b3	b2	b1	b0
シンボル	—	—	—	—	PM03	—	—	—
リセット後の値	0	0	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b0	—	予約ビット	“0”にしてください	R/W
b1	—			
b2	—			
b3	PM03	ソフトウェアリセットビット	このビットを“1”にするとマイクロコンピュータはリセットされる。読んだ場合、その値は“0”。	R/W
b4	—	何も配置されていない。書く場合、“0”を書いてください。読んだ場合、その値は“0”。		—
b5	—			
b6	—			
b7	—			

PM0 レジスタは、PRCR レジスタのPRC1 ビットを“1”(書き込み許可)にした後で書き換えてください。

### 5.1.2 リセット要因判別レジスタ (RSTFR)

アドレス 000Bh番地

ビット	b7	b6	b5	b4	b3	b2	b1	b0
シンボル	—	—	—	—	WDR	SWR	HWR	CWR
リセット後の値	0	X	X	X	X	X	X	X (注1)

ビット	シンボル	ビット名	機能	R/W
b0	CWR	コールドスタート／ウォームスタート判定フラグ(注2、3)	0: コールドスタート 1: ウォームスタート	R/W
b1	HWR	ハードウェアリセット検出フラグ	0: 未検出 1: 検出	R
b2	SWR	ソフトウェアリセット検出フラグ	0: 未検出 1: 検出	R
b3	WDR	ウォッチドッグタイマリセット検出フラグ	0: 未検出 1: 検出	R
b4	—	予約ビット	読んだ場合、その値は不定。	R
b5	—			
b6	—			
b7	—	予約ビット	“0”にしてください	R/W

注1. CWR ビットは電源投入後と、電圧監視0リセット後、“0”(コールドスタート)になります。ハードウェアリセット、ソフトウェアリセット、ウォッチドッグタイマリセットでは変化しません。

注2. CWR ビットはプログラムで“1”を書くと“1”になります(“0”を書いても変化しません)。

注3. VW0C レジスタのVW0C0 ビットが“0”(電圧監視0リセット禁止)のとき、CWR ビットは不定です。

### 5.1.3 オプション機能選択レジスタ (OFS)

アドレス 0FFFFh 番地

ビット	b7	b6	b5	b4	b3	b2	b1	b0
シンボル	CSPROINI	LVDAS	VDSEL1	VDSEL0	ROMCP1	ROMCR	—	WDTON
リセット後の値	ユーザの設定値(注1)							

ビット	シンボル	ビット名	機能	R/W
b0	WDTON	ウォッチドッグタイマ起動選択ビット	0 : リセット後、ウォッチドッグタイマは自動的に起動 1 : リセット後、ウォッチドッグタイマは停止状態	R/W
b1	—	予約ビット	“1”にしてください	R/W
b2	ROMCR	ROMコードプロテクト解除ビット	0 : ROMコードプロテクト解除 1 : ROMCP1ビット有効	R/W
b3	ROMCP1	ROMコードプロテクトビット	0 : ROMコードプロテクト有効 1 : ROMコードプロテクト解除	R/W
b4	VDSEL0	電圧検出0レベル選択ビット(注2)	<sup>b5 b4</sup> 0 0 : 3.80Vを選択 (Vdet0_3) 0 1 : 2.85Vを選択 (Vdet0_2) 1 0 : 2.35Vを選択 (Vdet0_1) 1 1 : 1.90Vを選択 (Vdet0_0)	R/W
b5	VDSEL1			R/W
b6	LVDAS	電圧検出0回路起動ビット(注3)	0 : リセット後、電圧監視0リセット有効 1 : リセット後、電圧監視0リセット無効	R/W
b7	CSPROINI	リセット後カウントソース保護モード選択ビット	0 : リセット後、カウントソース保護モード有効 1 : リセット後、カウントソース保護モード無効	R/W

注1. OFS レジスタはフラッシュメモリ上にあり、SFRではありません。ROM データとして、プログラムで適切な値を設定してください。

OFS レジスタに追加書き込みをしないでください。OFS レジスタを含むブロックを消去すると、OFS レジスタは “FFh” になります。

ブランク出荷品の出荷時、OFS レジスタは “FFh” です。ユーザでの書き込み後は、書き込んだ値になります。  
書き込み出荷品の出荷時、OFS レジスタの値は、ユーザがプログラムで設定した値です。

注2. VDSEL0～VDSEL1ビットで選択した電圧検出0レベルは、電圧監視0リセットおよびパワーオンリセットの両機能に、同じレベルで設定されます。

注3. パワーオンリセット、電圧監視0リセットを使用する場合、LVDAS ビットを “0” (リセット後、電圧監視0リセット有効)にしてください。

OFS レジスタの設定例は、「13.3.1 オプション機能選択領域の設定例」を参照してください。

#### LVDAS ビット(電圧検出0回路起動ビット)

電圧検出0回路で監視する Vdet0 電圧は、VDSEL0～VDSEL1 ビットで選択されます。

### 5.1.4 オプション機能選択レジスタ2 (OFS2)

アドレス 0FFDBh 番地

ビット	b7	b6	b5	b4	b3	b2	b1	b0
シンボル	—	—	—	—	WDTRCS1	WDTRCS0	WDTUFS1	WDTUFS0

リセット後の値

ユーザの設定値(注1)

ビット	シンボル	ビット名	機能	R/W
b0	WDTUFS0	ウォッチドッグタイマアンダフロー 周期設定ビット	b1 b0 0 0 : 03FFh 0 1 : 0FFFh 1 0 : 1FFFh 1 1 : 3FFFh	R/W
b1	WDTUFS1			R/W
b2	WDTRCS0	ウォッチドッグタイマリフレッシュ 受付周期設定ビット	b3 b2 0 0 : 25% 0 1 : 50% 1 0 : 75% 1 1 : 100%	R/W
b3	WDTRCS1			R/W
b4	—	予約ビット	“1”にしてください	R/W
b5	—			
b6	—			
b7	—			

注1. OFS2 レジスタはフラッシュメモリ上にあり、SFR ではありません。ROM データとして、プログラムで適切な値を設定してください。

OFS2 レジスタに追加書き込みをしないでください。OFS2 レジスタを含むブロックを消去すると、OFS2 レジスタは “FFh” になります。

ブランク出荷品の出荷時、OFS2 レジスタは “FFh” です。ユーザでの書き込み後は、書き込んだ値になります。書き込み出荷品の出荷時、OFS2 レジスタの値は、ユーザがプログラムで設定した値です。

OFS2 レジスタの設定例は、「13.3.1 オプション機能選択領域の設定例」を参照してください。

#### WDTRCS0, WDTRCS1ビット(ウォッチドッグタイマリフレッシュ受付周期設定ビット)

ウォッチドッグタイマのカウント開始からアンダフローまでの期間を 100% として、ウォッチドッグタイマのリフレッシュ受付可能な期間を選択できます。

詳細は「14.3.1.1 リフレッシュ受付期間」を参照してください。

## 5.2 ハードウェアリセット

RESET端子によるリセットです。電源電圧が推奨動作条件を満たすとき、RESET端子に“L”を入力すると端子、CPU、SFRが初期化されます(「表5.2 RESET端子のレベルが“L”の期間の端子の状態」、「図5.2 リセット後のCPUレジスタの状態」、および「表4.1～表4.12 SFR一覧」を参照)。

RESET端子の入力レベルを“L”から“H”にすると、リセットベクタで示される番地からプログラムを実行します。リセット後のCPUクロックには、低速オンチップオシレータクロックの分周なしクロックが自動的に選択されます。

リセット後のSFRの状態は「4. SFR」を参照してください。

内部RAMは初期化されません。また、内部RAMへ書き込み中にRESET端子が“L”になると、内部RAMは不定となります。

図5.4にハードウェアリセット回路例と動作を、図5.5にハードウェアリセット回路例(外付け電源電圧検出回路の使用例)と動作を示します。

### 5.2.1 電源が安定している場合

- (1) RESET端子に“L”を入力する
- (2) 10μs待つ
- (3) RESET端子に“H”を入力する

### 5.2.2 電源投入時

- (1) RESET端子に“L”を入力する
- (2) 電源電圧を推奨動作条件を満たすレベルまで上昇させる
- (3) 内部電源が安定するまでtd(P-R)待つ(「27. 電気的特性」参照)
- (4) 10μs待つ
- (5) RESET端子に“H”を入力する




図5.4 ハードウェアリセット回路例と動作




図5.5 ハードウェアリセット回路例(外付け電源電圧検出回路の使用例)と動作

### 5.3 パワーオンリセット機能

抵抗を介してRESET端子をVCCに接続し、VCCを立ち上げるとパワーオンリセット機能が有効になります。RESET端子にコンデンサを接続する場合も、RESET端子の電圧が常に0.8VCC以上になるようにご注意ください。

VCC端子に入力する電圧がV<sub>det0</sub>以上になると、低速オンチップオシレータクロックのカウントを開始します。低速オンチップオシレータクロックを32回カウントすると、内部リセット信号が“H”になります。リセットシーケンス(図5.3参照)に移ります。リセット後のCPUクロックには、低速オンチップオシレータクロックの分周なしクロックが自動的に選択されます。

パワーオンリセット後のSFRの状態は「4. SFR」を参照してください。

パワーオンリセットを使用する場合には、OFSレジスタのLVDASビットを“0”にして電圧監視0リセットを有効にしてください。

図5.6にパワーオンリセット回路例と動作を示します。




図5.6 パワーオンリセット回路例と動作

## 5.4 電圧監視0リセット

マイクロコンピュータに内蔵している電圧検出0回路によるリセットです。電圧検出0回路はVCC端子に入力する電圧を監視します。監視する電圧はVdet0です。電圧監視0リセットを使用する場合は、OFSレジスタのLVDASビットを“0”(リセット後、電圧監視0リセット有効)にしてください。Vdet0の電圧検出レベルは、OFSレジスタのVDSEL0～VDSEL1ビットの設定により、変更できます。

VCC端子に入力する電圧がVdet0以下になると端子、CPU、SFRが初期化されます。

次にVCC端子に入力する電圧がVdet0以上になると、低速オンチップオシレータクロックのカウントを開始します。低速オンチップオシレータクロックを32回カウントすると、内部リセット信号が“H”になり、リセットシーケンス(図5.3参照)に移ります。リセット後のCPUクロックには、低速オンチップオシレータクロックの分周なしクロックが自動的に選択されます。

パワーオンリセットを使用する場合には、OFSレジスタのLVDASビットを“0”にして電圧監視0リセットを有効にしてください。


VDSEL0～VDSEL1ビット、LVDASビットはプログラムでは変更できません。これらのビットを設定する場合は、フラッシュライタで0FFFFh番地のb4～b6に値を書いてください。OFSレジスタの詳細は「5.1.3 オプション機能選択レジスタ(OFS)」を参照してください。

電圧監視0リセット後のSFRの状態は「4. SFR」を参照してください。

内部RAMは初期化されません。また、内部RAMへ書き込み中にVCC端子に入力する電圧がVdet0以下になると、内部RAMは不定となります。

電圧監視0リセットの詳細は「6. 電圧検出回路」を参照してください。

図5.7に電圧監視0リセット回路例と動作を示します。



注1. Vdet0は電圧検出0回路の電圧検出レベルを示します。 詳細は「6. 電圧検出回路」を参照してください。

注2. パワーオンリセットを使用する場合には、OFSレジスタのLVDASビットを“0”にして電圧監視0リセットを有効にしてください。

図5.7 電圧監視0リセット回路例と動作

## 5.5 ウオッチドッグタイマリセット

PM1レジスタのPM12ビットが“1”(ウォッチドッグタイマアンダフロー時リセット)の場合、ウォッチドッグタイマがアンダフローするとマイクロコンピュータは端子、CPU、SFRを初期化します。その後、リセットベクタで示される番地からプログラムを実行します。リセット後のCPUクロックには、低速オンチップオシレータクロックの分周なしクロックが自動的に選択されます。

ウォッチドッグタイマリセット後のSFRの状態は「4. SFR」を参照してください。

内部RAMは初期化されません。また、内部RAMへ書き込み中にウォッチドッグタイマがアンダフローすると、内部RAMは不定となります。

ウォッチドッグタイマのアンダフロー周期とリフレッシュ受付周期を、OFS2レジスタのWDTUFS0～WDTUFS1ビット、WDTRCS0～WDTRCS1ビットでそれぞれ設定することができます。

ウォッチドッグタイマの詳細は「14. ウォッチドッグタイマ」を参照してください。

## 5.6 ソフトウェアリセット

PM0レジスタのPM03ビットを“1”(マイクロコンピュータをリセット)にするとマイクロコンピュータは端子、CPU、SFRを初期化します。その後、リセットベクタで示される番地からプログラムを実行します。リセット後のCPUクロックには、低速オンチップオシレータクロックの分周なしクロックが自動的に選択されます。

ソフトウェアリセット後のSFRの状態は「4. SFR」を参照してください。

内部RAMは初期化されません。

## 5.7 コールドスタート/ウォームスタート判定機能

コールドスタート/ウォームスタート判定機能は、RSTFR レジスタのCWR ビットによって、電源が投入されたときのコールドスタート(リセット処理)と、動作中にリセットが発生したときのウォームスタート(リセット処理)を判定することができます。

CWR ビットは、電源投入時 “0” (コールドスタート)です。また、電圧監視0リセットでも “0” になります。CWR ビットはプログラムで “1” を書くと “1” になり、ハードウェアリセット、ソフトウェアリセット、ウォッチドッグタイマリセットでは変化しません。

コールドスタート/ウォームスタート判定機能は電圧監視0リセットを使用します。

図5.8にコールドスタート/ウォームスタート判定機能の動作例を示します。




図5.8 コールドスタート/ウォームスタート判定機能の動作例

## 5.8 リセット要因判別機能

ハードウェアリセット、ソフトウェアリセットおよびウォッチドッグタイマリセットの発生を、RSTFR レジスタで検出できます。

ハードウェアリセットが発生すると、HWR ビットが “1” (検出)になります。ソフトウェアリセットが発生すると、SWR ビットが “1” (検出)になります。ウォッチドッグタイマリセットが発生すると、WDR ビットが “1” (検出)になります。

## 6. 電圧検出回路

電圧検出回路はVCC端子に入力する電圧を監視する回路です。VCC入力電圧をプログラムで監視できます。

### 6.1 概要

電圧検出0はOFSレジスタで、検出電圧を4レベルから選択できます。

電圧検出1はVD1LSレジスタで、検出電圧を16レベルから選択できます。

また、電圧監視0リセット、電圧監視1割り込み、電圧監視2割り込みを使用できます。

表6.1 電圧検出回路の仕様

項目		電圧監視0	電圧監視1	電圧監視2
VCC監視	監視する電圧	Vdet0	Vdet1	Vdet2
	検出対象	上昇または下降してVdet0を通過したか	上昇または下降してVdet1を通過したか	上昇または下降してVdet2を通過したか
	検出電圧	OFSレジスタで4レベルから選択可能	VD1LSレジスタで16レベルから選択可能	固定レベル
	モニタ	なし	VW1CレジスタのVW1C3ビット Vdet1より高いか低いか	VCA1レジスタのVCA13ビット Vdet2より高いか低いか
電圧検出時の処理	リセット	電圧監視0リセット Vdet0 > VCCでリセット； VCC > Vdet0でCPU動作再開	なし	なし
	割り込み	なし	電圧監視1割り込み ノンマスカブルまたはマスカブルを選択可能	電圧監視2割り込み ノンマスカブルまたはマスカブルを選択可能
			Vdet1 > VCC、VCC > Vdet1の両方、またはどちらかで割り込み要求	Vdet2 > VCC、VCC > Vdet2の両方、またはどちらかで割り込み要求
デジタルフィルタ	有効/無効切り替え	デジタルフィルタ機能なし	あり	あり
	サンプリング時間	—	(fOCO-Sのn分周) × 2 n : 1, 2, 4, 8	(fOCO-Sのn分周) × 2 n : 1, 2, 4, 8




図6.1 電圧検出回路ブロック図




図 6.2 電圧監視0リセット発生回路のブロック図




図 6.3 電圧監視1割り込み発生回路のブロック図




図6.4 電圧監視2割り込み発生回路のブロック図

## 6.2 レジスタの説明

### 6.2.1 電圧監視回路制御レジスタ (CMPA)

アドレス 0030h 番地

ビット	b7	b6	b5	b4	b3	b2	b1	b0
シンボル	COMPSEL	—	IRQ2SEL	IRQ1SEL	—	—	—	—
リセット後の値	0	0	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b0	—	予約ビット	“0”にしてください	R/W
b1	—			
b2	—			
b3	—			
b4	IRQ1SEL	電圧監視1割り込み種類選択ビット(注1)	0: ノンマスカブル割り込み 1: マスカブル割り込み	R/W
b5	IRQ2SEL	電圧監視2割り込み種類選択ビット(注2)	0: ノンマスカブル割り込み 1: マスカブル割り込み	R/W
b6	—	予約ビット	“0”にしてください	R/W
b7	COMPSEL	電圧監視割り込み種類選択有効ビット (注1、2)	0: IRQ1SEL、IRQ2SEL ビット無効 1: IRQ1SEL、IRQ2SEL ビット有効	R/W

注1. VW1C レジスタのVW1C0 ビットが“1”(許可)のとき、IRQ1SEL ビットとCOMPSEL ビットを同時に(1命令で)設定しないでください。

注2. VW2C レジスタのVW2C0 ビットが“1”(許可)のとき、IRQ2SEL ビットとCOMPSEL ビットを同時に(1命令で)設定しないでください。

### 6.2.2 電圧監視回路エッジ選択レジスタ (VCAC)

アドレス 0031h 番地

ビット	b7	b6	b5	b4	b3	b2	b1	b0
シンボル	—	—	—	—	—	VCAC2	VCAC1	—
リセット後の値	0	0	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b0	—	何も配置されていない。書く場合、“0”を書いてください。読んだ場合、その値は“0”。	—	—
b1	VCAC1	電圧監視1回路エッジ選択ビット (注1)	0 : 片エッジ 1 : 両エッジ	R/W
b2	VCAC2	電圧監視2回路エッジ選択ビット (注2)	0 : 片エッジ 1 : 両エッジ	R/W
b3	—	何も配置されていない。書く場合、“0”を書いてください。読んだ場合、その値は“0”。	—	—
b4	—			
b5	—			
b6	—			
b7	—			

注1. VCAC1ビットが“0”(片エッジ)のとき、VW1CレジスタのVW1C7ビットが有効になります。VCAC1ビットを“0”にした後、VW1C7ビットを設定してください。

注2. VCAC2ビットが“0”(片エッジ)のとき、VW2CレジスタのVW2C7ビットが有効になります。VCAC2ビットを“0”にした後、VW2C7ビットを設定してください。

### 6.2.3 電圧検出レジスタ1 (VCA1)

アドレス 0033h 番地

ビット	b7	b6	b5	b4	b3	b2	b1	b0
シンボル	—	—	—	—	VCA13	—	—	—
リセット後の値	0	0	0	0	1	0	0	0

ビット	シンボル	ビット名	機能	R/W
b0	—	予約ビット	“0”にしてください	R/W
b1	—			
b2	—			
b3	VCA13	電圧検出2信号モニタフラグ(注1)	0 : VCC < Vdet2 1 : VCC ≥ Vdet2、または電圧検出2回路無効	R
b4	—	予約ビット	“0”にしてください	R/W
b5	—			
b6	—			
b7	—			

注1. VCA2レジスタのVCA27ビットが“1”(電圧検出2回路有効)のとき、VCA13ビットは有効です。

VCA2レジスタのVCA27ビットが“0”(電圧検出2回路無効)のとき、VCA13ビットは“1”( $VCC \geq Vdet2$ )になります。

### 6.2.4 電圧検出レジスタ2 (VCA2)

アドレス 0034h 番地

ビット	b7	b6	b5	b4	b3	b2	b1	b0
シンボル	VCA27	VCA26	VCA25	—	—	—	—	VCA20
リセット後の値	0	0	0	0	0	0	0	0

上記はOFSレジスタのLVDASビットが“1”的場合

リセット後の値	0	0	1	0	0	0	0	0
---------	---	---	---	---	---	---	---	---

上記はOFSレジスタのLVDASビットが“0”的場合

ビット	シンボル	ビット名	機能	R/W
b0	VCA20	内部電源低消費電力許可ビット(注1)	0: 低消費電力禁止 1: 低消費電力許可(注2)	R/W
b1	—	予約ビット	“0”にしてください	R/W
b2	—			
b3	—			
b4	—			
b5	VCA25	電圧検出0許可ビット(注3)	0: 電圧検出0回路無効 1: 電圧検出0回路有効	R/W
b6	VCA26	電圧検出1許可ビット(注4)	0: 電圧検出1回路無効 1: 電圧検出1回路有効	R/W
b7	VCA27	電圧検出2許可ビット(注5)	0: 電圧検出2回路無効 1: 電圧検出2回路有効	R/W

注1. VCA20ビットはウェイトモードへの移行時のみに使用してください。VCA20ビットの設定は「図9.3 VCA20ビットによる内部電源低消費操作手順」に従ってください。

注2. VCA20ビットが“1”(低消費電力許可)のとき、CM1レジスタのCM10ビットを“1”(ストップモード)にしないでください。

注3. VCA25ビットに書く場合は、リセット後の値を書いてください。

注4. 電圧検出1割り込みを使用する場合、またはVW1CレジスタのVW1C3ビットを使用する場合、VCA26ビットを“1”にしてください。

VCA26ビットを“0”から“1”にした後、td(E-A)経過してから電圧検出1回路が動作します。

注5. 電圧検出2割り込みを使用する場合、またはVCA1レジスタのVCA13ビットを使用する場合、VCA27ビットを“1”にしてください。

VCA27ビットを“0”から“1”にした後、td(E-A)経過してから電圧検出2回路が動作します。

VCA2レジスタはPRCRレジスタのPRC3ビットを“1”(書き込み許可)にした後で書き換えてください。

### 6.2.5 電圧検出1レベル選択レジスタ (VD1LS)

アドレス 0036h 番地

ビット	b7	b6	b5	b4	b3	b2	b1	b0
シンボル	—	—	—	—	VD1S3	VD1S2	VD1S1	VD1S0
リセット後の値	0	0	0	0	0	1	1	1

ビット	シンボル	ビット名	機能	R/W
b0	VD1S0	電圧検出1レベル選択ビット (電圧下降時の標準電圧)	<sup>b3 b2 b1 b0</sup> 0 0 0 0 : 2.20V (Vdet1_0) 0 0 0 1 : 2.35V (Vdet1_1) 0 0 1 0 : 2.50V (Vdet1_2) 0 0 1 1 : 2.65V (Vdet1_3) 0 1 0 0 : 2.80V (Vdet1_4) 0 1 0 1 : 2.95V (Vdet1_5) 0 1 1 0 : 3.10V (Vdet1_6) 0 1 1 1 : 3.25V (Vdet1_7) 1 0 0 0 : 3.40V (Vdet1_8) 1 0 0 1 : 3.55V (Vdet1_9) 1 0 1 0 : 3.70V (Vdet1_A) 1 0 1 1 : 3.85V (Vdet1_B) 1 1 0 0 : 4.00V (Vdet1_C) 1 1 0 1 : 4.15V (Vdet1_D) 1 1 1 0 : 4.30V (Vdet1_E) 1 1 1 1 : 4.45V (Vdet1_F)	R/W
b1	VD1S1			R/W
b2	VD1S2			R/W
b3	VD1S3			R/W
b4	—	予約ビット	“0”にしてください	R/W
b5	—			
b6	—			
b7	—			

VD1LS レジスタはPRCR レジスタのPRC3 ビットを “1” (書き込み許可)にした後で書き換えてください。

### 6.2.6 電圧監視0回路制御レジスタ (VW0C)

アドレス 0038h 番地

ビット	b7	b6	b5	b4	b3	b2	b1	b0
シンボル	—	—	—	—	—	—	—	VW0C0
リセット後の値	1	1	0	0	X	0	1	0

上記はOFSレジスタのLVDASビットが“1”的場合

リセット後の値	1	1	0	0	X	0	1	1
---------	---	---	---	---	---	---	---	---

上記はOFSレジスタのLVDASビットが“0”的場合

ビット	シンボル	ビット名	機能	R/W
b0	VW0C0	電圧監視0リセット許可ビット(注1)	0: 禁止 1: 許可	R/W
b1	—	予約ビット	“1”にしてください	R/W
b2	—	予約ビット	“0”にしてください	R/W
b3	—	予約ビット	読んだ場合、その値は不定。	R
b4	—	予約ビット	“0”にしてください	R/W
b5	—		“1”にしてください	R/W
b6	—	予約ビット	“1”にしてください	R/W
b7	—			

注1. VW0C0ビットはVCA2レジスタのVCA25ビットが“1”(電圧検出0回路有効)のとき有効になります。

VW0C0ビットに書く場合は、リセット後の値を書いてください。

VW0Cレジスタは、PRCRレジスタのPRC3ビットを“1”(書き込み許可)にした後で書き換えてください。

### 6.2.7 電圧監視1回路制御レジスタ (VW1C)

アドレス 0039h番地

ビット	b7	b6	b5	b4	b3	b2	b1	b0
シンボル	VW1C7	—	VW1F1	VW1F0	VW1C3	VW1C2	VW1C1	VW1C0
リセット後の値	1	0	0	0	1	0	1	0

ビット	シンボル	ビット名	機能	R/W
b0	VW1C0	電圧監視1割り込み許可ビット(注1)	0: 禁止 1: 許可	R/W
b1	VW1C1	電圧監視1デジタルフィルタ無効モード選択ビット(注2、6)	0: デジタルフィルタ有効モード (デジタルフィルタ回路有効) 1: デジタルフィルタ無効モード (デジタルフィルタ回路無効)	R/W
b2	VW1C2	電圧変化検出フラグ(注3、4)	0: 未検出 1: Vdet1通過検出	R/W
b3	VW1C3	電圧検出1信号モニタフラグ(注3)	0: VCC < Vdet1 1: VCC ≥ Vdet1 または電圧検出1回路無効	R
b4	VW1F0	サンプリングクロック選択ビット(注6)	<sup>b5 b4</sup> 0 0: fOCO-Sの1分周 0 1: fOCO-Sの2分周 1 0: fOCO-Sの4分周 1 1: fOCO-Sの8分周	R/W
b5	VW1F1			R/W
b6	—	予約ビット	“0”にしてください	R/W
b7	VW1C7	電圧監視1割り込み発生条件選択ビット(注5)	0: VCCがVdet1以上になるとき 1: VCCがVdet1以下になるとき	R/W

注1. VW1C0ビットはVCA2レジスタのVCA26ビットが“1”(電圧検出1回路有効)のとき有効になります。VCA26ビットが“0”(電圧検出1回路無効)のとき、VW1C0ビットを“0”(禁止)にしてください。VW1C0ビットを“1”(許可)にするとときは、「表6.2 電圧監視1割り込み関連ビットの設定手順」に従ってください。

注2. デジタルフィルタを使用する場合(VW1C1ビットが“0”)、CM1レジスタのCM14ビットを“0”(低速オンチップオシレータ発振)にしてください。

なお、電圧監視1割り込みをストップモードからの復帰に使用する場合は、VW1CレジスタのVW1C1ビットを“1”(デジタルフィルタ無効)にしてください。

注3. VW1C2ビットおよびVW1C3ビットはVCA2レジスタのVCA26ビットが“1”(電圧検出1回路有効)のとき有効になります。

注4. プログラムで“0”にしてください。プログラムで“0”を書くと“0”になります(“1”を書いても変化しません)。

注5. VW1C7ビットはVCACレジスタのVCAC1ビットが“0”(片エッジ)のとき有効になります。VCAC1ビットを“0”にした後、VW1C7ビットを設定してください。

注6. VW1C0ビットが“1”(許可)のとき、VW1C1ビットとVW1F1～VW1F0ビットを同時に(1命令で)設定しないでください。

VW1CレジスタはPRCRレジスタのPRC3ビットを“1”(書き込み許可)にした後で書き換えてください。

VW1Cレジスタを書き換えると、VW1C2ビットが“1”になる場合があります。VW1Cレジスタを書き換え後、VW1C2ビットを“0”にしてください。

### 6.2.8 電圧監視2回路制御レジスタ (VW2C)

アドレス 003Ah番地

ビット	b7	b6	b5	b4	b3	b2	b1	b0
シンボル	VW2C7	—	VW2F1	VW2F0	VW2C3	VW2C2	VW2C1	VW2C0
リセット後の値	1	0	0	0	0	0	1	0

ビット	シンボル	ビット名	機能	R/W
b0	VW2C0	電圧監視2割り込み許可ビット(注1)	0: 禁止 1: 許可	R/W
b1	VW2C1	電圧監視2デジタルフィルタ無効モード選択ビット(注2、6)	0: デジタルフィルタ有効モード (デジタルフィルタ回路有効) 1: デジタルフィルタ無効モード (デジタルフィルタ回路無効)	R/W
b2	VW2C2	電圧変化検出フラグ(注3、4)	0: 未検出 1: Vdet2通過検出	R/W
b3	VW2C3	WDT検出フラグ(注4)	0: 未検出 1: 検出	R/W
b4	VW2F0	サンプリングクロック選択ビット(注6)	<sup>b5 b4</sup> 0 0: fOCO-Sの1分周 0 1: fOCO-Sの2分周 1 0: fOCO-Sの4分周 1 1: fOCO-Sの8分周	R/W
b5	VW2F1			R/W
b6	—	予約ビット	“0”にしてください	R/W
b7	VW2C7	電圧監視2割り込み発生条件選択ビット(注5)	0: VCCがVdet2以上になるとき 1: VCCがVdet2以下になるとき	R/W

注1. VW2C0ビットはVCA2レジスタのVCA27ビットが“1”(電圧検出2回路有効)のとき有効になります。VCA27ビットが“0”(電圧検出2回路無効)のとき、VW2C0ビットを“0”(禁止)にしてください。VW2C0ビットを“1”(許可)にするとときは、「表6.3 電圧監視2割り込み関連ビットの設定手順」に従ってください。

注2. デジタルフィルタを使用する場合(VW2C1ビットが“0”)、CM1レジスタのCM14ビットを“0”(低速オンチップオシレータ発振)にしてください。

なお、電圧監視2割り込みをストップモードからの復帰に使用する場合は、VW2CレジスタのVW2C1ビットを“1”(デジタルフィルタ無効)にしてください。

注3. VW2C2ビットはVCA2レジスタのVCA27ビットが“1”(電圧検出2回路有効)のとき有効になります。

注4. プログラムで“0”してください。プログラムで“0”を書くと“0”になります(“1”を書いても変化しません)。

注5. VW2C7ビットはVCACレジスタのVCAC2ビットが“0”(片エッジ)のとき有効になります。VCAC2ビットを“0”にした後、VW2C7ビットを設定してください。

注6. VW2C0ビットが“1”(許可)のとき、VW2C1ビットとVW2F1～VW2F0ビットを同時に(1命令で)設定しないでください。

VW2CレジスタはPRCRレジスタのPRC3ビットを“1”(書き込み許可)にした後で書き換えてください。

VW2Cレジスタを書き換えると、VW2C2ビットが“1”になる場合があります。VW2Cレジスタを書き換え後、VW2C2ビットを“0”にしてください。

### 6.2.9 オプション機能選択レジスタ (OFS)

アドレス 0FFFFh 番地

ビット	b7	b6	b5	b4	b3	b2	b1	b0
シンボル	CSPROINI	LVDAS	VDSEL1	VDSEL0	ROMCP1	ROMCR	—	WDTON
リセット後の値	ユーザの設定値(注1)							

ビット	シンボル	ビット名	機能	R/W
b0	WDTON	ウォッチドッグタイマ起動選択ビット	0 : リセット後、ウォッチドッグタイマは自動的に起動 1 : リセット後、ウォッチドッグタイマは停止状態	R/W
b1	—	予約ビット	“1”にしてください	R/W
b2	ROMCR	ROMコードプロテクト解除ビット	0 : ROMコードプロテクト解除 1 : ROMCP1ビット有効	R/W
b3	ROMCP1	ROMコードプロテクトビット	0 : ROMコードプロテクト有効 1 : ROMコードプロテクト解除	R/W
b4	VDSEL0	電圧検出0レベル選択ビット(注2)	<sup>b5 b4</sup> 0 0 : 3.80Vを選択 (Vdet0_3) 0 1 : 2.85Vを選択 (Vdet0_2) 1 0 : 2.35Vを選択 (Vdet0_1) 1 1 : 1.90Vを選択 (Vdet0_0)	R/W
b5	VDSEL1			R/W
b6	LVDAS	電圧検出0回路起動ビット(注3)	0 : リセット後、電圧監視0リセット有効 1 : リセット後、電圧監視0リセット無効	R/W
b7	CSPROINI	リセット後カウントソース保護モード選択ビット	0 : リセット後、カウントソース保護モード有効 1 : リセット後、カウントソース保護モード無効	R/W

注1. OFS レジスタはフラッシュメモリ上にあり、SFRではありません。ROMデータとして、プログラムで適切な値を設定してください。

OFS レジスタに追加書き込みをしないでください。OFS レジスタを含むブロックを消去すると、OFS レジスタは “FFh” になります。

ブランク出荷品の出荷時、OFS レジスタは “FFh” です。ユーザでの書き込み後は、書き込んだ値になります。書き込み出荷品の出荷時、OFS レジスタの値は、ユーザがプログラムで設定した値です。

注2. VDSEL0～VDSEL1ビットで選択した電圧検出0レベルは、電圧監視0リセットおよびパワーオンリセットの両機能に、同じレベルで設定されます。

注3. パワーオンリセット、電圧監視0リセットを使用する場合、LVDAS ビットを “0” (リセット後、電圧監視0リセット有効)にしてください。

OFS レジスタの設定例は、「13.3.1 オプション機能選択領域の設定例」を参照してください。

#### LVDAS ビット(電圧検出0回路起動ビット)

電圧検出0回路で監視する Vdet0 電圧は、VDSEL0～VDSEL1 ビットで選択されます。

## 6.3 VCC入力電圧のモニタ

### 6.3.1 Vdet0のモニタ

Vdet0のモニタはできません。

### 6.3.2 Vdet1のモニタ

次の設定をした後、td(E-A)（「27. 電気的特性」参照）経過後、VW1C レジスタの VW1C3 ビットで電圧監視1の比較結果をモニタできます。

- (1) VD1LS レジスタの VD1S3～VD1S0 ビット(電圧検出1検出電圧)を設定する
- (2) VCA2 レジスタの VCA26 ビットを “1”(電圧検出1回路有効)にする

### 6.3.3 Vdet2のモニタ

次の設定をした後、td(E-A)（「27. 電気的特性」参照）経過後、VCA1 レジスタの VCA13 ビットで電圧監視2の比較結果をモニタできます。

- VCA2 レジスタの VCA27 ビットを “1”(電圧検出2回路有効)にする

## 6.4 電圧監視0リセット

電圧監視0リセットを使用する場合は、OFS レジスタのLVDAS ビットを “0”（リセット後、電圧監視0リセット有効）にしてください。

図6.5に電圧監視0リセット動作例を示します。




図6.5 電圧監視0リセット動作例

## 6.5 電圧監視1割り込み

表6.2に電圧監視1割り込み関連ビットの設定手順を、図6.6に電圧監視1割り込み動作例を示します。

なお、電圧監視1割り込みをストップモードからの復帰に使用する場合は、VW1CレジスタのVW1C1ビットを“1”(デジタルフィルタ無効)にしてください。

表6.2 電圧監視1割り込み関連ビットの設定手順

手順	デジタルフィルタを使用する場合	デジタルフィルタを使用しない場合
1	VD1LSレジスタのVD1S3～VD1S0ビットで電圧検出1検出電圧を選択する	
2	VCA2レジスタのVCA26ビットを“1”(電圧検出1回路有効)にする	
3	td(E-A)待つ	
4	CMPAレジスタのCOMPSELビットを“1”にする	
5(注1)	CMPAレジスタのIRQ1SELビットで割り込みの種類を選択する	
6	VW1CレジスタのVW1F1～VW1F0ビットでデジタルフィルタのサンプリングクロックを選択する	VW1CレジスタのVW1C1ビットを“1”(デジタルフィルタ無効)にする
7(注2)	VW1CレジスタのVW1C1ビットを“0”(デジタルフィルタ有効)にする	—
8	VCACレジスタのVCAC1ビットと、VW1CレジスタのVW1C7ビットで割り込み要求のタイミングを選択する	
9	VW1CレジスタのVW1C2ビットを“0”にする	
10	CM1レジスタのCM14ビットを“0”(低速オンチップオシレータ発振)にする	—
11	デジタルフィルタのサンプリングクロック×2サイクル待つ	—(待ち時間なし)
12(注3)	VW1CレジスタのVW1C0ビットを“1”(電圧監視1割り込み許可)にする	

注1. VW1C0ビットが“0”的とき、手順4と5は同時に(1命令で)実行可能です。

注2. VW1C0ビットが“0”的とき、手順6と7は同時に(1命令で)実行可能です。

注3. 電圧監視1割り込み禁止の状態でも、電圧検出1回路が有効であれば、電圧低下を検出し、VW1C2ビットは“1”になります。

電圧監視1割り込み関連ビットの設定手順において、電圧検出1回路を有効に設定してから、割り込みを許可に設定するまでに電圧低下を検出する場合がありますが、このとき、割り込みは発生しません。したがって、割り込みを許可に設定した後にVW1C2ビットを読み、“1”的場合は電圧低下検出時の処理を実行してください。




図6.6 電圧監視1割り込み動作例

## 6.6 電圧監視2割り込み

表6.3に電圧監視2割り込み関連ビットの設定手順を、図6.7に電圧監視2割り込み動作例を示します。

なお、電圧監視2割り込みをストップモードからの復帰に使用する場合は、VW2CレジスタのVW2C1ビットを“1”(デジタルフィルタ無効)にしてください。

表6.3 電圧監視2割り込み関連ビットの設定手順

手順	デジタルフィルタを使用する場合	デジタルフィルタを使用しない場合
1	VCA2レジスタのVCA27ビットを“1”(電圧検出2回路有効)にする	
2	td(E-A)待つ	
3	CMPAレジスタのCOMPSELビットを“1”にする	
4(注1)	CMPAレジスタのIRQ2SELビットで割り込みの種類を選択する	
5	VW2CレジスタのVW2F1～VW2F0ビットでデジタルフィルタのサンプリングクロックを選択する	VW2CレジスタのVW2C1ビットを“1”(デジタルフィルタ無効)にする
6(注2)	VW2CレジスタのVW2C1ビットを“0”(デジタルフィルタ有効)にする	—
7	VCACレジスタのVCAC2ビットと、VW2CレジスタのVW2C7ビットで割り込み要求のタイミングを選択する	
8	VW2CレジスタのVW2C2ビットを“0”にする	
9	CM1レジスタのCM14ビットを“0”(低速オンチップオシレータ発振)にする	—
10	デジタルフィルタのサンプリングクロック×2サイクル待つ	—(待ち時間なし)
11(注3)	VW2CレジスタのVW2C0ビットを“1”(電圧監視2割り込み許可)にする	

注1. VW2C0ビットが“0”的とき、手順3と4は同時に(1命令で)実行可能です。

注2. VW2C0ビットが“0”的とき、手順5と6は同時に(1命令で)実行可能です。

注3. 電圧監視2割り込み禁止の状態でも、電圧検出2回路が有効であれば、電圧低下を検出し、VW2C2ビットは“1”になります。

電圧監視2割り込み関連ビットの設定手順において、電圧検出2回路を有効に設定してから、割り込みを許可に設定するまでに電圧低下を検出する場合がありますが、このとき、割り込みは発生しません。したがって、割り込みを許可に設定した後にVW2C2ビットを読み、“1”的場合は電圧低下検出時の処理を実行してください。




図6.7 電圧監視2割り込み動作例

## 7. I/O ポート

I/O ポートは、P0、P1、P2\_0～P2\_6、P3\_1、P3\_3～P3\_5、P3\_7、P4\_5～P4\_7 の31本あります(P4\_6、P4\_7 はXINクロック発振回路を使用しない場合、I/O ポートとして使用できます)。

また、A/D コンバータを使用しない場合、P4\_2を入力専用ポートとして使用できます。

表7.1にI/O ポートの概要を示します。

表7.1 I/O ポートの概要

ポート名	入出力	出力形式	入出力設定	内部プルアップ 抵抗	駆動能力 切り替え	入力レベル 切り替え
P0	入出力	CMOS3 ステート	1ビット単位で 設定	4ビット単位で 設定(注1)	4ビット単位で 設定(注3)	8ビット単位で 設定(注4)
P1	入出力	CMOS3 ステート	1ビット単位で 設定	4ビット単位で 設定(注1)	1ビット単位で 設定(注2)	8ビット単位で 設定(注4)
P2_0～P2_3	入出力	CMOS3 ステート	1ビット単位で 設定	4ビット単位で 設定(注1)	1ビット単位で 設定(注2)	7ビット単位で 設定(注4)
P2_4～P2_6	入出力	CMOS3 ステート	1ビット単位で 設定	3ビット単位で 設定(注1)	1ビット単位で 設定(注2)	
P3_1、P3_3	入出力	CMOS3 ステート	1ビット単位で 設定	2ビット単位で 設定(注1)	2ビット単位で 設定(注3)	5ビット単位で 設定(注4)
P3_4、P3_5、P3_7	入出力	CMOS3 ステート	1ビット単位で 設定	3ビット単位で 設定(注1)	3ビット単位で 設定(注3)	
P4_5、P4_6(注5)、 P4_7(注5)	入出力	CMOS3 ステート	1ビット単位で 設定	3ビット単位で 設定(注1)	3ビット単位で 設定(注3)	4ビット単位で 設定(注4)
P4_2(注6)	入力	(出力機 能なし)	なし	なし	なし	

注1. 入力モード時、PUR0 レジスタおよびPUR1 レジスタで内部プルアップ抵抗を接続するか、しないかを選択できます。

注2. P1DRR レジスタおよびP2DRR レジスタで出力トランジスタの駆動能力を Low にするか、High にするかを選択できます。

注3. DRR0 レジスタおよびDRR1 レジスタで出力トランジスタの駆動能力を Low にするか、High にするかを選択できます。

注4. VLT0 レジスタおよびVLT1 レジスタで入力のしきい値を3種類の電圧レベル(0.35VCC、0.50VCC、0.70VCC)から選択できます。

注5. XINクロック発振回路を使用しない場合、I/O ポートとして使用できます。

注6. A/D コンバータを使用しない場合、入力専用ポートとして使用できます。

### 7.1 I/O ポートの機能

ポート P0、P1、P2\_0～P2\_2、P3\_1、P3\_3～P3\_5、P3\_7、P4\_5～P4\_7 の入出力は PDi ( $i = 0 \sim 4$ ) レジスタの PDi\_j ( $j = 0 \sim 7$ ) ビットで制御します。Pi レジスタは出力データを保持するポートラッチと、端子の状態を読む回路で構成されています。

図7.1～図7.10にI/O ポートの構成を、表7.2にI/O ポートの機能を示します。

表7.2 I/O ポートの機能

Pi レジスタをアクセス 時の動作	PDi レジスタの PDi_j ビットの値(注1)	
	“0”(入力モード)のとき	“1”(出力モード)のとき
読み出し	端子の入力レベルを読む	ポートラッチを読む
書き込み	ポートラッチに書く	ポートラッチに書く。ポートラッチに書いた値は、端子から出力される。

$i = 0 \sim 4$ 、 $j = 0 \sim 7$

注1. PD4\_0～PD4\_2 ビットには何も配置されていません。

## 7.2 周辺機能への影響

I/O ポートは、周辺機能の入出力として機能する場合があります(「表 1.4 ピン番号別端子名一覧」参照)。

表 7.3 に周辺機能の入出力として機能する場合の PDi\_j ビットの設定( $i = 0 \sim 4, j = 0 \sim 7$ )を示します。

周辺機能の設定方法は、各機能説明を参照してください。

表 7.3 周辺機能の入出力として機能する場合の PDi\_j ビットの設定( $i = 0 \sim 4, j = 0 \sim 7$ )

周辺機能の入出力	端子を共用しているポートの PDi_j ビットの設定
入力	“0”(入力モード)に設定してください
出力	“0”でも“1”でも良い(ポートの設定に関係なく、出力になる)

## 7.3 I/O ポート以外の端子

図 7.11 に端子の構成を示します。




図 7.1 I/O ポートの構成(1)




図 7.2 I/O ポートの構成(2)




図7.3 I/Oポートの構成(3)




図 7.4 I/O ポートの構成(4)




図 7.5 I/O ポートの構成(5)




図 7.6 I/O ポートの構成(6)




図 7.7 I/O ポートの構成(7)




図 7.8 I/O ポートの構成(8)




図 7.9 I/O ポートの構成(9)




図 7.10 I/O ポートの構成(10)




図 7.11 端子の構成

## 7.4 レジスタの説明

### 7.4.1 ポート Pi 方向レジスタ (PDi)(i = 0 ~ 4)

アドレス 00E2h 番地(PD0(注1))、00E3h 番地(PD1)、00E6h 番地(PD2(注2))、00E7h 番地(PD3(注3))、  
00EAh 番地(PD4(注4))

ビット	b7	b6	b5	b4	b3	b2	b1	b0
シンボル	PDi_7	PDi_6	PDi_5	PDi_4	PDi_3	PDi_2	PDi_1	PDi_0
リセット後の値	0	0	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b0	PDi_0	ポート Pi_0 方向ビット	0 : 入力モード(入力ポートとして機能) 1 : 出力モード(出力ポートとして機能)	R/W
b1	PDi_1	ポート Pi_1 方向ビット		R/W
b2	PDi_2	ポート Pi_2 方向ビット		R/W
b3	PDi_3	ポート Pi_3 方向ビット		R/W
b4	PDi_4	ポート Pi_4 方向ビット		R/W
b5	PDi_5	ポート Pi_5 方向ビット		R/W
b6	PDi_6	ポート Pi_6 方向ビット		R/W
b7	PDi_7	ポート Pi_7 方向ビット		R/W

- 注1. PD0 レジスタは、PRCR レジスタの PRC2 ビットを “1” (書き込み許可) にした次の命令で書いてください。
- 注2. PD2 レジスタの PD2\_7 ビットは予約ビットです。PD2\_7 ビットに書く場合、“0” を書いてください。読んだ場合、その値は “0” です。
- 注3. PD3 レジスタの PD3\_0 ビット、PD3\_2 ビット、PD3\_6 ビットは予約ビットです。PD3\_0 ビット、PD3\_2 ビット、PD3\_6 ビットに書く場合、“0” を書いてください。読んだ場合、その値は “0” です。
- 注4. PD4 レジスタの PD4\_0 ~ PD4\_2 ビットは何も配置されていません。PD4\_0 ~ PD4\_2 ビットに書く場合、“0” を書いてください。読んだ場合、その値は “0” です。  
PD4\_3 ビット、PD4\_4 ビットは予約ビットです。PD4\_3 ビット、PD4\_4 ビットに書く場合、“0” を書いてください。読んだ場合、その値は “0” です。

PDi レジスタは I/O ポートを入力に使用するか、出力に使用するか選択するためのレジスタです。  
PDi レジスタの各ビットは、ポート 1 本ずつに対応しています。

### 7.4.2 ポート Pi レジスタ (Pi)(i = 0 ~ 4)

アドレス 00E0h 番地(P0)、00E1h 番地(P1)、00E4h 番地(P2(注1))、00E5h 番地(P3(注2))、  
00E8h 番地(P4(注3))

ビット	b7	b6	b5	b4	b3	b2	b1	b0
シンボル	Pi_7	Pi_6	Pi_5	Pi_4	Pi_3	Pi_2	Pi_1	Pi_0
リセット後の値	X	X	X	X	X	X	X	X

ビット	シンボル	ビット名	機能	R/W
b0	Pi_0	ポート Pi_0 ビット	0 : “L” レベル 1 : “H” レベル	R/W
b1	Pi_1	ポート Pi_1 ビット		R/W
b2	Pi_2	ポート Pi_2 ビット		R/W
b3	Pi_3	ポート Pi_3 ビット		R/W
b4	Pi_4	ポート Pi_4 ビット		R/W
b5	Pi_5	ポート Pi_5 ビット		R/W
b6	Pi_6	ポート Pi_6 ビット		R/W
b7	Pi_7	ポート Pi_7 ビット		R/W

注1. P2 レジスタの P2\_7 ビットは予約ビットです。P2\_7 ビットに書く場合、“0”を書いてください。読んだ場合、その値は“0”です。

注2. P3 レジスタの P3\_0 ビット、P3\_2 ビット、P3\_6 ビットは予約ビットです。P3\_0 ビット、P3\_2 ビット、P3\_6 ビットに書く場合、“0”を書いてください。読んだ場合、その値は“0”です。

注3. P4 レジスタの P4\_0 ビット、P4\_1 ビットは何も配置されていません。P4\_0 ビット、P4\_1 ビットに書く場合、“0”を書いてください。読んだ場合、その値は“0”です。

P4\_3 ビット、P4\_4 ビットは予約ビットです。P4\_3 ビット、P4\_4 ビットに書く場合、“0”を書いてください。読んだ場合、その値は“0”です。

外部とのデータ入出力は、Pi レジスタへの読み出しと書き込みによって行います。Pi レジスタは、出力データを保持するポートラッチと、端子の状態を読む回路で構成されています。ポートラッチに書いた値は端子から出力されます。Pi レジスタの各ビットは、ポート1本ずつに対応しています。

#### Pi\_j ビット (i = 0 ~ 4, j = 0 ~ 7)(ポート Pi\_j ビット)

入力モードに設定した I/O ポートに対応するビットを読むと、端子のレベルが読みます。出力モードに設定した I/O ポートに対応するビットに書くと、端子のレベルを制御できます。

### 7.4.3 タイマRA端子選択レジスタ(TRASR)

アドレス 0180h番地

ビット	b7	b6	b5	b4	b3	b2	b1	b0
シンボル	—	—	—	—	—	TRAIOSEL2	TRAIOSEL1	TRAIOSEL0
リセット後の値	0	0	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b0	TRAIOSEL0	TRAIO端子選択ビット	b2 b1 b0 0 0 0 : TRAIO端子は使用しない 0 0 1 : P1_7に割り当てる 0 1 0 : P1_5に割り当てる 0 1 1 : 設定しないでください 1 0 0 : 設定しないでください 1 0 1 : P3_5に割り当てる 上記以外 : 設定しないでください	R/W
b1	TRAIOSEL1		R/W	
b2	TRAIOSEL2		R/W	
b3	—	予約ビット	“0”にしてください	R/W
b4	—	何も配置されていない。書く場合、“0”を書いてください。読んだ場合、その値は“0”。		—
b5	—			
b6	—			
b7	—			

TRASR レジスタは、タイマRAの入出力をどの端子に割り当てるかを選択するレジスタです。タイマRAの入出力端子を使用する場合は、TRASR レジスタを設定してください。

タイマ RA の関連レジスタを設定する前に、TRASR レジスタを設定してください。また、タイマ RA の動作中はTRASR レジスタの設定値を変更しないでください。

#### 7.4.4 タイマRB/RC端子選択レジスタ(TRBRCCSR)

アドレス 0181h番地

ビット	b7	b6	b5	b4	b3	b2	b1	b0
シンボル	—	—	TRCCLKSEL1	TRCCLKSEL0	—	—	TRBOSEL1	TRBOSEL0
リセット後の値	0	0	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b0	TRBOSEL0	TRBO端子選択ビット	b1 b0 00 : P1_3に割り当てる 01 : P3_1に割り当てる 10 : 設定しないでください 11 : P3_3に割り当てる	R/W
b1	TRBOSEL1			R/W
b2	—	予約ビット	“0”にしてください	R/W
b3	—	何も配置されていない。書く場合、“0”を書いてください。読んだ場合、その値は“0”。		—
b4	TRCCLKSEL0	TRCCLK端子選択ビット	b5 b4 00 : TRCCLK端子は使用しない 01 : P1_4に割り当てる 10 : P3_3に割り当てる 11 : P3_7に割り当てる	R/W
b5	TRCCLKSEL1			R/W
b6	—	予約ビット	“0”にしてください	R/W
b7	—	何も配置されていない。書く場合、“0”を書いてください。読んだ場合、その値は“0”。		—

TRBRCCSR レジスタはタイマRB、およびタイマRCの入出力をどの端子に割り当てるかを選択するレジスタです。タイマRB、およびタイマRCの入出力端子を使用する場合は、TRBRCCSR レジスタを設定してください。

タイマRB 関連レジスタを設定する前にTRBOSEL0～TRBOSEL1 ビットを、タイマRC 関連レジスタを設定する前にTRCCLKSEL0～TRCCLKSEL1 ビットを設定してください。また、タイマRB の動作中はTRBOSEL0～TRBOSEL1 ビットを、タイマRC の動作中はTRCCLKSEL0～TRCCLKSEL1 ビットの設定値を変更しないでください。

#### 7.4.5 タイマRC端子選択レジスタ0 (TRCPSR0)

アドレス 0182h 番地

ビット	b7	b6	b5	b4	b3	b2	b1	b0
シンボル	—	TRCIOBSEL2	TRCIOBSEL1	TRCIOBSEL0	—	TRCIOASEL2	TRCIOASEL1	TRCIOASEL0
リセット後の値	0	0	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b0	TRCIOASEL0	TRCIOA/TRCTRG 端子選択ビット	<sup>b2 b1 b0</sup> 000 : TRCIOA/TRCTRG 端子は使用しない 001 : P1_1に割り当てる 010 : P0_0に割り当てる 011 : P0_1に割り当てる 100 : P0_2に割り当てる 101 : 設定しないでください 110 : P3_1に割り当てる 111 : 設定しないでください	R/W
b1	TRCIOASEL1			R/W
b2	TRCIOASEL2			R/W
b3	—	何も配置されていない。書く場合、“0”を書いてください。読んだ場合、その値は“0”。		—
b4	TRCIOBSEL0	TRCIOB 端子選択ビット	<sup>b6 b5 b4</sup> 000 : TRCIOB 端子は使用しない 001 : P1_2に割り当てる 010 : P0_3に割り当てる 011 : P0_4に割り当てる 100 : P0_5に割り当てる 101 : P2_0に割り当てる 上記以外 : 設定しないでください	R/W
b5	TRCIOBSEL1			R/W
b6	TRCIOBSEL2			R/W
b7	—	予約ビット	“0”にしてください	R/W

TRCPSR0 レジスタは、タイマRCの入出力をどの端子に割り当てるかを選択するレジスタです。タイマRCの入出力端子を使用する場合は、TRCPSR0 レジスタを設定してください。

タイマRCの関連レジスタを設定する前に、TRCPSR0 レジスタを設定してください。また、タイマRCの動作中はTRCPSR0 レジスタの設定値を変更しないでください。

#### 7.4.6 タイマRC端子選択レジスタ1 (TRCPSR1)

アドレス 0183h 番地

ビット	b7	b6	b5	b4	b3	b2	b1	b0
シンボル	—	TRCIODSEL2	TRCIODSEL1	TRCIODSEL0	—	TRCIOCSEL2	TRCIOCSEL1	TRCIOCSEL0
リセット後の値	0	0	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b0	TRCIOCSEL0	TRCIOC端子選択ビット	b2 b1 b0 0 0 0 : TRCIOC端子は使用しない 0 0 1 : P1_3に割り当てる 0 1 0 : P3_4に割り当てる 0 1 1 : P0_7に割り当てる 1 0 0 : P2_1に割り当てる 上記以外 : 設定しないでください	R/W
b1	TRCIOCSEL1			R/W
b2	TRCIOCSEL2			R/W
b3	—	何も配置されていない。書く場合、“0”を書いてください。読んだ場合、その値は“0”。	—	—
b4	TRCIODSEL0	TRCIOD端子選択ビット	b6 b5 b4 0 0 0 : TRCIOD端子は使用しない 0 0 1 : P1_0に割り当てる 0 1 0 : P3_5に割り当てる 0 1 1 : P0_6に割り当てる 1 0 0 : P2_2に割り当てる 上記以外 : 設定しないでください	R/W
b5	TRCIODSEL1			R/W
b6	TRCIODSEL2			R/W
b7	—	何も配置されていない。書く場合、“0”を書いてください。読んだ場合、その値は“0”。	—	—

TRCPSR1 レジスタは、タイマRCの入出力をどの端子に割り当てるかを選択するレジスタです。タイマRCの入出力端子を使用する場合は、TRCPSR1 レジスタを設定してください。

タイマRCの関連レジスタを設定する前に、TRCPSR1 レジスタを設定してください。また、タイマRCの動作中はTRCPSR1 レジスタの設定値を変更しないでください。

#### 7.4.7 UART0 端子選択レジスタ (U0SR)

アドレス 0188h 番地

ビット	b7	b6	b5	b4	b3	b2	b1	b0
シンボル	—	—	—	CLK0SEL0	—	RXD0SEL0	—	TXD0SEL0
リセット後の値	0	0	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b0	TXD0SEL0	TXD0端子選択ビット	0 : TXD0端子は使用しない 1 : P1_4に割り当てる	R/W
b1	—	何も配置されていない。書く場合、“0”を書いてください。読んだ場合、その値は“0”。	—	—
b2	RXD0SEL0	RXD0端子選択ビット	0 : RXD0端子は使用しない 1 : P1_5に割り当てる	R/W
b3	—	何も配置されていない。書く場合、“0”を書いてください。読んだ場合、その値は“0”。	—	—
b4	CLK0SEL0	CLK0端子選択ビット	0 : CLK0端子は使用しない 1 : P1_6に割り当てる	R/W
b5	—	何も配置されていない。書く場合、“0”を書いてください。読んだ場合、その値は“0”。	—	—
b6	—			
b7	—			

U0SR レジスタは、UART0 の入出力をどの端子に割り当てるかを選択するレジスタです。UART0 の入出力端子を使用する場合は、U0SR レジスタを設定してください。

UART0 の関連レジスタを設定する前に、U0SR レジスタを設定してください。また、UART0 の動作中は U0SR レジスタの設定値を変更しないでください。

### 7.4.8 UART2端子選択レジスタ0 (U2SR0)

アドレス 018Ah番地

ビット	b7	b6	b5	b4	b3	b2	b1	b0
シンボル	—	RXD2SEL2	RXD2SEL1	RXD2SEL0	—	TXD2SEL2	TXD2SEL1	TXD2SEL0
リセット後の値	0	0	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b0	TXD2SEL0	TXD2/SDA2端子選択ビット	b <sub>2</sub> b <sub>1</sub> b <sub>0</sub> 0 0 0 : TXD2/SDA2端子は使用しない 0 0 1 : P3_7に割り当てる 0 1 0 : P3_4に割り当てる 0 1 1 : 設定しないでください 1 0 0 : P2_0に割り当てる 1 0 1 : 設定しないでください 1 1 0 : 設定しないでください 1 1 1 : P2_2に割り当てる	R/W
b1	TXD2SEL1		R/W	
b2	TXD2SEL2		R/W	
b3	—	予約ビット	“0”にしてください	R/W
b4	RXD2SEL0	RXD2/SCL2端子選択ビット	b <sub>6</sub> b <sub>5</sub> b <sub>4</sub> 0 0 0 : RXD2/SCL2端子は使用しない 0 0 1 : P3_4に割り当てる 0 1 0 : P3_7に割り当てる 0 1 1 : P4_5に割り当てる 1 0 0 : P2_0に割り当てる 1 0 1 : 設定しないでください 1 1 0 : 設定しないでください 1 1 1 : P2_2に割り当てる	R/W
b5	RXD2SEL1		R/W	
b6	RXD2SEL2		R/W	
b7	—	予約ビット	“0”にしてください	R/W

U2SR0 レジスタは、UART2の入出力をどの端子に割り当てるかを選択するレジスタです。UART2 の入出力端子を使用する場合は、U2SR0 レジスタを設定してください。

UART2の関連レジスタを設定する前に、U2SR0 レジスタを設定してください。また、UART2の動作中はU2SR0 レジスタの設定値を変更しないでください。

### 7.4.9 UART2端子選択レジスタ1 (U2SR1)

アドレス 018Bh番地

ビット	b7	b6	b5	b4	b3	b2	b1	b0
シンボル	—	—	CTS2SEL1	CTS2SEL0	—	CLK2SEL2	CLK2SEL1	CLK2SEL0
リセット後の値	0	0	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b0	CLK2SEL0	CLK2端子選択ビット	<sup>b2 b1 b0</sup> 0 0 0 : CLK2端子は使用しない 0 0 1 : P3_5に割り当てる 0 1 0 : 設定しないでください 0 1 1 : 設定しないでください 1 0 0 : P2_1に割り当てる 上記以外 : 設定しないでください	R/W
b1	CLK2SEL1			R/W
b2	CLK2SEL2			R/W
b3	—	何も配置されていない。書く場合、“0”を書いてください。読んだ場合、その値は“0”。	—	—
b4	CTS2SEL0	CTS2/RTS2端子選択ビット	<sup>b5 b4</sup> 0 0 : CTS2/RTS2端子は使用しない 0 1 : P3_3に割り当てる 1 0 : P3_1に割り当てる 1 1 : 設定しないでください	R/W
b5	CTS2SEL1			R/W
b6	—	何も配置されていない。書く場合、“0”を書いてください。読んだ場合、その値は“0”。	—	—
b7	—			—

U2SR1 レジスタは、UART2の入出力をどの端子に割り当てるかを選択するレジスタです。UART2 の入出力端子を使用する場合は、U2SR1 レジスタを設定してください。

UART2の関連レジスタを設定する前に、U2SR1 レジスタを設定してください。また、UART2の動作中はU2SR1 レジスタの設定値を変更しないでください。

#### 7.4.10 INT割り込み入力端子選択レジスタ (INTSR)

アドレス 018Eh番地

ビット	b7	b6	b5	b4	b3	b2	b1	b0
シンボル	—	INT3SEL0	—	—	INT1SEL2	INT1SEL1	INT1SEL0	—
リセット後の値	0	0	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b0	—	何も配置されていない。書く場合、“0”を書いてください。読んだ場合、その値は“0”。	—	—
b1	INT1SEL0	INT1端子選択ビット	b3 b2 b1 0 0 0 : P1_7に割り当てる 0 0 1 : P1_5に割り当てる 0 1 0 : P2_0に割り当てる 0 1 1 : 設定しないでください 1 0 0 : 設定しないでください 1 0 1 : P3_5に割り当てる 上記以外 : 設定しないでください	R/W
b2	INT1SEL1		R/W	
b3	INT1SEL2		R/W	
b4	—	予約ビット	“0”にしてください	R/W
b5	—	何も配置されていない。書く場合、“0”を書いてください。読んだ場合、その値は“0”。	—	—
b6	INT3SEL0	INT3端子選択ビット	0 : P3_3に割り当てる 1 : P3_7に割り当てる	R/W
b7	—	予約ビット	“0”にしてください	R/W

INTSR レジスタは、INT*i* (*i* = 1, 3) の入力をどの端子に割り当てるかを選択するレジスタです。INT*i*を使用する場合は、INTSR レジスタを設定してください。

INT*i* の関連レジスタを設定する前に、INTSR レジスタを設定してください。また、INT*i* の動作中は INTSR レジスタの設定値を変更しないでください。

#### 7.4.11 入出力機能端子選択レジスタ(PINSR)

アドレス 018Fh番地

ビット	b7	b6	b5	b4	b3	b2	b1	b0
シンボル	—	—	—	—	IOINSEL	—	—	—
リセット後の値	0	0	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b0	—	何も配置されていない。書く場合、“0”を書いてください。読んだ場合、その値は“0”。	—	—
b1	—	予約ビット	“0”にしてください	R/W
b2	—	何も配置されていない。書く場合、“0”を書いてください。読んだ場合、その値は“0”。	—	—
b3	IOINSEL	I/Oポート入力機能選択ビット	0 : I/Oポートの入力機能はPDi ( $i = 0 \sim 4$ ) レジスタに依存 PDiレジスタのPDi_j ( $j = 0 \sim 7$ ) ビットが“0”(入力モード)のとき、端子の入力レベルを読む。 PDiレジスタのPDi_j ビットが“1”(出力モード)のとき、ポートラッチを読む。 1 : I/Oポートの入力機能はPDi レジスタに関係なく、端子の入力レベルを読む	R/W
b4	—	何も配置されていない。書く場合、“0”を書いてください。読んだ場合、その値は“0”。		—
b5	—			
b6	—			
b7	—			

#### IOINSELビット(I/Oポート入力機能選択ビット)

IOINSELビットはPDi ( $i = 0 \sim 4$ ) レジスタのPDi\_j ( $j = 0 \sim 7$ ) ビットが“1”(出力モード)のときに、I/Oポートの端子の入力レベルを読むことを選択するためのビットです。“1”にするとI/Oポートの入力機能は、PDi レジスタに関係なく、端子の入力レベルを読みます。

表7.4にIOINSELビットによるI/Oポートの読み出し値を示します。IOINSELビットでP4\_2を除くすべてのI/Oポートの入力機能を変更できます。

表7.4 IOINSELビットによるI/Oポートの読み出し値

PDi レジスタのPDi_j ビット	“0”(入力モード)		“1”(出力モード)	
IOINSELビット	“0”	“1”	“0”	“1”
I/Oポート読み出し値	端子の入力レベル		ポートラッチの値	端子の入力レベル

#### 7.4.12 低電圧信号モード制御レジスタ (TSMR)

アドレス 0190h 番地

ビット	b7	b6	b5	b4	b3	b2	b1	b0
シンボル	I3LVM	I2LVM	I1LVM	I0LVM	U2LVM	—	U0LVM	LVMPR
リセット後の値	0	0	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b0	LVMPR	低電圧信号モードプロテクトビット	0 : 書き込み禁止 1 : 書き込み許可(注1)	R/W
b1	U0LVM	UART0低電圧信号モード制御ビット(注1)	0 : 低電圧信号モード禁止 1 : 低電圧信号モード許可(注2)	R/W
b2	—	予約ビット	“0”にしてください	R/W
b3	U2LVM	UART2低電圧信号モード制御ビット(注1)	0 : 低電圧信号モード禁止 1 : 低電圧信号モード許可(注2)	R/W
b4	I0LVM	INT0低電圧信号モード制御ビット(注1)	0 : 低電圧信号モード禁止 1 : 低電圧信号モード許可	R/W
b5	I1LVM	INT1低電圧信号モード制御ビット(注1)		R/W
b6	I2LVM	INT2低電圧信号モード制御ビット(注1)		R/W
b7	I3LVM	INT3低電圧信号モード制御ビット(注1)		R/W

注1. LVMPR ビットが “1” (書き込み許可) のとき、UiLVM ( $i = 0, 2$ )、IjLVM ( $j = 0 \sim 3$ ) ビットへの書き込みができます。LVMPR ビットを “1” にした後、UiLVM ( $i = 0, 2$ )、IjLVM ( $j = 0 \sim 3$ ) ビットを書き換えてください。LVMPR ビットに “1” を書き込む場合、“0” を書き込み、連続で “1” を書き込んでください。

注2. UiLVM ( $i = 0, 2$ ) ビットが “1” のとき、UiC0 ( $i = 0, 2$ ) レジスタのNCH ビットの設定にかかわらず、TxDi ( $i = 0, 2$ ) 端子はNチャネルオープンドレイン出力になります。

#### 7.4.13 プルアップ制御レジスタ0 (PUR0)

アドレス 01E0h番地

ビット	b7	b6	b5	b4	b3	b2	b1	b0
シンボル	PU07	PU06	PU05	PU04	PU03	PU02	PU01	PU00
リセット後の値	0	0	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b0	PU00	P0_0～P0_3のプルアップ	0 : プルアップなし 1 : プルアップあり(注1)	R/W
b1	PU01	P0_4～P0_7のプルアップ		R/W
b2	PU02	P1_0～P1_3のプルアップ		R/W
b3	PU03	P1_4～P1_7のプルアップ		R/W
b4	PU04	P2_0～P2_3のプルアップ		R/W
b5	PU05	P2_4～P2_6のプルアップ		R/W
b6	PU06	P3_1、P3_3のプルアップ	0 : プルアップなし 1 : プルアップあり(注1)	R/W
b7	PU07	P3_4、P3_5、P3_7のプルアップ		R/W

注1. このビットが“1”(プルアップあり)かつポート方向ビットが“0”(入力モード)の端子がプルアップされます。

入力として使用している端子は、PUR0 レジスタの設定値が有効になります。

#### 7.4.14 プルアップ制御レジスタ1 (PUR1)

アドレス 01E1h番地

ビット	b7	b6	b5	b4	b3	b2	b1	b0
シンボル	—	—	—	—	—	—	PU11	—
リセット後の値	0	0	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b0	—	何も配置されていない。書く場合、“0”を書いてください。読んだ場合、その値は不定。	—	—
b1	PU11	P4_5～P4_7のプルアップ	0 : プルアップなし 1 : プルアップあり(注1)	R/W
b2	—	何も配置されていない。書く場合、“0”を書いてください。読んだ場合、その値は不定。	—	—
b3	—			
b4	—			
b5	—			
b6	—			
b7	—			

注1. このビットが“1”(プルアップあり)かつポート方向ビットが“0”(入力モード)の端子がプルアップされます。

入力として使用している端子は、PUR1 レジスタの設定値が有効になります。

#### 7.4.15 ポートP1駆動能力制御レジスタ(P1DRR)

アドレス 01F0h番地

ビット	b7	b6	b5	b4	b3	b2	b1	b0
シンボル	P1DRR7	P1DRR6	P1DRR5	P1DRR4	P1DRR3	P1DRR2	P1DRR1	P1DRR0
リセット後の値	0	0	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b0	P1DRR0	P1_0の駆動能力	0 : Low 1 : High(注1)	R/W
b1	P1DRR1	P1_1の駆動能力		R/W
b2	P1DRR2	P1_2の駆動能力		R/W
b3	P1DRR3	P1_3の駆動能力		R/W
b4	P1DRR4	P1_4の駆動能力		R/W
b5	P1DRR5	P1_5の駆動能力		R/W
b6	P1DRR6	P1_6の駆動能力		R/W
b7	P1DRR7	P1_7の駆動能力		R/W

注1. “H”出力、“L”出力ともにHigh駆動能力に設定されます。

P1DRR レジスタはP1の出力トランジスタの駆動能力をLowにするか、Highにするかを選択するレジスタです。P1DRR*i* ビット(*i*=0~7)によって、1端子ごとに出力トランジスタの駆動能力をLowにするか、Highにするかを選択できます。

出力として使用している端子は、P1DRR レジスタの設定値が有効になります。

#### 7.4.16 ポートP2駆動能力制御レジスタ(P2DRR)

アドレス 01F1h番地

ビット	b7	b6	b5	b4	b3	b2	b1	b0
シンボル	—	P2DRR6	P2DRR5	P2DRR4	P2DRR3	P2DRR2	P2DRR1	P2DRR0
リセット後の値	0	0	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b0	P2DRR0	P2_0の駆動能力	0 : Low 1 : High(注1)	R/W
b1	P2DRR1	P2_1の駆動能力		R/W
b2	P2DRR2	P2_2の駆動能力		R/W
b3	P2DRR3	P2_3の駆動能力		R/W
b4	P2DRR4	P2_4の駆動能力		R/W
b5	P2DRR5	P2_5の駆動能力		R/W
b6	P2DRR6	P2_6の駆動能力		R/W
b7	—	何も配置されていない。書く場合、“0”を書いてください。読んだ場合、その値は不定。	—	—

注1. “H”出力、“L”出力ともにHigh駆動能力に設定されます。

P2DRR レジスタはP2\_0~P2\_6の出力トランジスタの駆動能力をLowにするか、Highにするかを選択するレジスタです。P2DRR*i* ビット(*i*=0~6)によって、1端子ごとに出力トランジスタの駆動能力をLowにするか、Highにするかを選択できます。

出力として使用している端子は、P2DRR レジスタの設定値が有効になります。

#### 7.4.17 駆動能力制御レジスタ0 (DRR0)

アドレス 01F2h番地

ビット	b7	b6	b5	b4	b3	b2	b1	b0
シンボル	DRR07	DRR06	—	—	—	—	DRR01	DRR00
リセット後の値	0	0	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b0	DRR00	P0_0～P0_3の駆動能力	0 : Low 1 : High(注1)	R/W
b1	DRR01	P0_4～P0_7の駆動能力		
b2	—	何も配置されていない。書く場合、“0”を書いてください。読んだ場合、その値は“0”。	—	—
b3	—			
b4	—			
b5	—			
b6	DRR06	P3_1、P3_3の駆動能力	0 : Low 1 : High(注1)	R/W
b7	DRR07	P3_4、P3_5、P3_7の駆動能力		

注1. “H”出力、“L”出力ともにHigh駆動能力に設定されます。

出力として使用している端子は、DRR0 レジスタの設定値が有効になります。

#### DRR00 ビット (P0\_0～P0\_3の駆動能力)

DRR00 ビットは、P0\_0～P0\_3の出力トランジスタの駆動能力をLowにするか、Highにするかを選択するビットです。DRR00 ビットによって、4端子の出力トランジスタの駆動能力をLowにするか、Highにするかを選択できます。

#### DRR01 ビット (P0\_4～P0\_7の駆動能力)

DRR01 ビットは、P0\_4～P0\_7の出力トランジスタの駆動能力をLowにするか、Highにするかを選択するビットです。DRR01 ビットによって、4端子の出力トランジスタの駆動能力をLowにするか、Highにするかを選択できます。

#### DRR06 ビット (P3\_1、P3\_3の駆動能力)

DRR06 ビットは、P3\_1、P3\_3の出力トランジスタの駆動能力をLowにするか、Highにするかを選択するビットです。DRR06 ビットによって、2端子の出力トランジスタの駆動能力をLowにするか、Highにするかを選択できます。

#### DRR07 ビット (P3\_4、P3\_5、P3\_7の駆動能力)

DRR07 ビットは、P3\_4、P3\_5、P3\_7の出力トランジスタの駆動能力をLowにするか、Highにするかを選択するビットです。DRR07 ビットによって、3端子の出力トランジスタの駆動能力をLowにするか、Highにするかを選択できます。

#### 7.4.18 駆動能力制御レジスタ1 (DRR1)

アドレス 01F3h番地

ビット	b7	b6	b5	b4	b3	b2	b1	b0
シンボル	—	—	—	—	—	—	DRR11	—
リセット後の値	0	0	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b0	—	何も配置されていない。書く場合、“0”を書いてください。読んだ場合、その値は不定。	—	—
b1	DRR11	P4_5～P4_7の駆動能力	0 : Low 1 : High(注1)	R/W
b2	—	何も配置されていない。書く場合、“0”を書いてください。読んだ場合、その値は“0”。	—	—
b3	—	予約ビット	“0”にしてください	R/W
b4	—			
b5	—			
b6	—	何も配置されていない。書く場合、“0”を書いてください。読んだ場合、その値は“0”。	—	—
b7	—			

注1. “H”出力、“L”出力ともにHigh駆動能力に設定されます。

出力として使用している端子は、DRR1レジスタの設定値が有効になります。

#### DRR11ビット(P4\_5～P4\_7の駆動能力)

DRR11ビットは、P4\_5～P4\_7の出力トランジスタの駆動能力をLowにするか、Highにするかを選択するビットです。DRR11ビットによって、3端子の出力トランジスタの駆動能力をLowにするか、Highにするかを選択できます。

#### 7.4.19 入力しきい値制御レジスタ0 (VLT0)

アドレス 01F5h番地

ビット	b7	b6	b5	b4	b3	b2	b1	b0
シンボル	VLT07	VLT06	VLT05	VLT04	VLT03	VLT02	VLT01	VLT00
リセット後の値	0	0	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b0	VLT00	P0の入力レベル選択ビット	b1 b0 00 : 0.50 × VCC 01 : 0.35 × VCC 10 : 0.70 × VCC 11 : 設定しないでください	R/W
b1	VLT01			R/W
b2	VLT02	P1の入力レベル選択ビット	b3 b2 00 : 0.50 × VCC 01 : 0.35 × VCC 10 : 0.70 × VCC 11 : 設定しないでください	R/W
b3	VLT03			R/W
b4	VLT04	P2_0～P2_6の入力レベル選択ビット	b5 b4 00 : 0.50 × VCC 01 : 0.35 × VCC 10 : 0.70 × VCC 11 : 設定しないでください	R/W
b5	VLT05			R/W
b6	VLT06	P3_1、P3_3～P3_5、P3_7の入力 レベル選択ビット	b7 b6 00 : 0.50 × VCC 01 : 0.35 × VCC 10 : 0.70 × VCC 11 : 設定しないでください	R/W
b7	VLT07			R/W

VLT0 レジスタはポート P0、P1、P2\_0～P2\_6、P3\_1、P3\_3～P3\_5、P3\_7 の入力しきい値の電圧レベルを選択するレジスタです。VLT00～VLT07 ビットによって、入力しきい値を 3 種類の電圧レベル (0.35VCC、0.50VCC、0.70VCC) から選択できます。

#### 7.4.20 入力しきい値制御レジスタ1 (VLT1)

アドレス 01F6h番地

ビット	b7	b6	b5	b4	b3	b2	b1	b0
シンボル	—	—	—	—	—	—	VLT11	VLT10
リセット後の値	0	0	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b0	VLT10	P4_2、P4_5～P4_7の入力しきい値選択ビット	<sup>b1 b0</sup> 0 0 : 0.50 × VCC 0 1 : 0.35 × VCC 1 0 : 0.70 × VCC 1 1 : 設定しないでください	R/W
b1	VLT11			R/W
b2	—	何も配置されていない。書く場合、“0”を書いてください。読んだ場合、その値は“0”。		—
b3	—			
b4	—			
b5	—			
b6	—			
b7	—			

VLT1 レジスタはポート P4\_2、P4\_5～P4\_7 の入力しきい値の電圧レベルを選択するレジスタです。VLT10～VLT11 ビットによって、入力しきい値を 3 種類の電圧レベル(0.35VCC、0.50VCC、0.70VCC)から選択できます。

## 7.5 ポートの設定

表7.5～表7.41にポートの設定を示します。

表7.5 ポート P0\_0/AN7/CHxC/TRCIOA/TRCTRG

レジスタ	PDO	ADINSEL				SCUCR0		U2SMR	TRCPSR0			タイマRC 設定	機能		
ビット	PD0_0	CH		ADGSEL		SCUE	BCSHORT	IICM	TRCIOASEL			—	機能		
		2	1	0	1				2	1	0				
設定値	0	X	X	X	X	X	0	X	X	010b以外			X	入力ポート(注1)	
	1	X	X	X	X	X	0	X	X	010b以外			X	出力ポート(注2)	
	0	1	1	1	0	0	0	X	X	010b以外			X	A/D コンバータ入力(AN7)(注1)	
	X	X	X	X	X	X	1	1	X	X	X	X	X	CHxC 入力、CHxC 強制 “H” 出力(注2、4、5)	
	X	X	X	X	X	X	1	0	X	X	X	X	X	CHxC 強制 “H” 出力(注2、4)	
	0	X	X	X	X	X	0	X	X	0	1	0	「表7.38 TRCIOA 端子設定」参照	TRCIOA 入力(注1)	
	X	X	X	X	X	X	0	X	X	0	1	0	「表7.38 TRCIOA 端子設定」参照	TRCIOA 出力(注2)	

X：“0”または“1”

注1. PUR0 レジスタの PU00 ビットを “1” にすると、プルアップありとなります。

注2. DRR0 レジスタの DRR00 ビットを “1” にすると、出力の駆動能力 High となります。

注3. U2C0 レジスタの NCH ビットを “1” にすると、N チャネルオープンドレイン出力になります。

注4. センサコントロールユニット動作後、ステータス2のときに、CHxC から “H” を強制出力します。

注5. センサコントロールユニット動作後、ステータス6～10、15～20 のときに、CHxC は入力になります。

表7.6 ポート P0\_1/AN6/CHxB/TRCIOA/TRCTRG

レジスタ	PDO	ADINSEL				SCUCR0		U2SMR	TRCPSR0			タイマRC 設定	機能
ビット	PD0_1	CH		ADGSEL		SCUE	BCSHORT	IICM	TRCIOASEL			—	機能
		2	1	0	1				2	1	0		
設定値	0	X	X	X	X	X	0	X	011b以外			X	入力ポート(注1)
	1	X	X	X	X	X	0	X	011b以外			X	出力ポート(注2)
	0	1	1	0	0	0	0	X	011b以外			X	A/D コンバータ入力(AN6)(注1)
	X	X	X	X	X	X	1	1	X	X	X	X	CHxB 入力、CHxB 強制 “L” 出力(注2、3、4)
	X	X	X	X	X	X	1	0	X	X	X	X	CHxB 強制 “L” 出力(注2、3)
	0	X	X	X	X	X	0	X	0	1	1	「表7.38 TRCIOA 端子設定」参照	TRCIOA 入力(注1)
	X	X	X	X	X	X	0	X	0	1	1	「表7.38 TRCIOA 端子設定」参照	TRCIOA 出力(注2)

X：“0”または“1”

注1. PUR0 レジスタの PU00 ビットを “1” にすると、プルアップありとなります。

注2. DRR0 レジスタの DRR00 ビットを “1” にすると、出力の駆動能力 High となります。

注3. センサコントロールユニット動作後、ステータス5、14のときに、CHxB から “L” を強制出力します。

注4. センサコントロールユニット動作後、ステータス6～10、15～20 のときに、CHxB は入力になります。

表7.7 ポート P0\_2/AN5/CHxA/TRCIOA/TRCTRG

レジスタ	PD0	ADINSEL					SCUCR0	TRCPSR0	タイマRC設定			機能	
		CH		ADGSEL			SCUE	TRCIOASEL					
		2	1	0	1	0			2	1	0		
設定値	0	X	X	X	X	X	0	100b以外			X	入力ポート(注1)	
	1	X	X	X	X	X	0	100b以外			X	出力ポート(注2)	
	0	1	0	1	0	0	0	100b以外			X	A/Dコンバータ入力(AN5)(注1)	
	X	X	X	X	X	X	1	X	X	X	X	CHxA入力、CHxA強制“L”出力(注2、3)	
	0	X	X	X	X	X	0	1	0	0	「表7.38 TRCIOA端子設定」参照		TRCIOA入力(注1)
	X	X	X	X	X	X	0	1	0	0	「表7.38 TRCIOA端子設定」参照		TRCIOA出力(注2)

X：“0”または“1”

注1. PUR0レジスタのPU00ビットを“1”にすると、プルアップありとなります。

注2. DRR0レジスタのDRR00ビットを“1”にすると、出力の駆動能力Highとなります。

注3. センサコントロールユニット動作後、ステータス4、5、13、14のときに、CHxAから“L”を強制出力します。

表7.8 ポート P0\_3/AN4/CH0/TRCIOB

レジスタ	PD0	ADINSEL					SCUCR0	TSIER0	SCHCR			TRCPSR0	タイマRC設定	機能		
		CH		ADGSEL			SCUE	CH00E	CHC			TRCIOBSEL				
		2	1	0	1	0			4	3	2	1	0			
設定値	0	X	X	X	X	X	0	X	X	X	X	X	010b以外	X	入力ポート(注1)	
	1	X	X	X	X	X	0	X	X	X	X	X	010b以外	X	出力ポート(注2)	
	0	1	0	0	0	0	0	X	X	X	X	X	010b以外	X	A/Dコンバータ入力(AN4)(注1)	
	X	X	X	X	X	X	1	1	0	0	0	0	0	X	CH0入力	
	X	X	X	X	X	X	1	1	00000b以外			X	X	X	CH0強制“H”出力(注2)	
	0	X	X	X	X	X	0	X	X	X	X	X	0	1	「表7.39 TRCIOB端子設定」参照	TRCIOB入力(注1)
	X	X	X	X	X	X	0	X	X	X	X	X	0	1	「表7.39 TRCIOB端子設定」参照	TRCIOB出力(注2)

X：“0”または“1”

注1. PUR0レジスタのPU00ビットを“1”にすると、プルアップありとなります。

注2. DRR0レジスタのDRR00ビットを“1”にすると、出力の駆動能力Highとなります。

表7.9 ポート P0\_4/AN3/CH1/TRCIOB

レジスタ	PD0	ADINSEL					SCUCR0	TSIER0	SCHCR				TRCPSR0				機能				
		CH		ADGSEL					SCUE	CH01E	CHC				TRCIOBSEL						
		2	1	0	1	0					4	3	2	1	0	2	1	0			
設定値	0	X	X	X	X	X	X	0	X	X	X	X	X	X	011b以外		X	入力ポート(注1)			
	1	X	X	X	X	X	X	0	X	X	X	X	X	X	011b以外		X	出力ポート(注2)			
	0	0	1	1	0	0	0	X	X	X	X	X	X	X	011b以外		X	A/Dコンバータ入力(AN3)(注1)			
	X	X	X	X	X	X	1	1	0	0	0	0	0	1	X	X	X	CH1入力			
	X	X	X	X	X	X	1	1	00001b以外				X	X	X		X	CH1強制“H”出力(注2)			
	0	X	X	X	X	X	X	0	X	X	X	X	X	X	0	1	1	「表7.39 TRCIOB端子設定」参照	TRCIOB入力(注1)		
	X	X	X	X	X	X	X	0	X	X	X	X	X	X	0	1	1	「表7.39 TRCIOB端子設定」参照	TRCIOB出力(注2)		

X：“0”または“1”

注1. PUR0レジスタのPU01ビットを“1”にすると、プルアップありとなります。

注2. DRR0レジスタのDRR01ビットを“1”にすると、出力の駆動能力Highとなります。

表7.10 ポート P0\_5/AN2/CH2/TRCIOB

レジスタ	PD0	ADINSEL					SCUCR0	TSIER0	SCHCR				TRCPSR0				機能				
		CH		ADGSEL					SCUE	CH02E	CHC				TRCIOBSEL						
		2	1	0	1	0					4	3	2	1	0	2	1	0			
設定値	0	X	X	X	X	X	X	0	X	X	X	X	X	X	100b以外		X	入力ポート(注1)			
	1	X	X	X	X	X	X	0	X	X	X	X	X	X	100b以外		X	出力ポート(注2)			
	0	0	1	0	0	0	0	X	X	X	X	X	X	X	100b以外		X	A/Dコンバータ入力(AN2)(注1)			
	X	X	X	X	X	X	1	1	0	0	0	0	1	0	X	X	X	CH2入力			
	X	X	X	X	X	X	1	1	00010b以外				X	X	X		X	CH2強制“H”出力(注2)			
	0	X	X	X	X	X	X	X	X	0	X	X	X	X	1	0	0	「表7.39 TRCIOB端子設定」参照	TRCIOB入力(注1)		
	X	X	X	X	X	X	X	X	X	0	X	X	X	X	1	0	0	「表7.39 TRCIOB端子設定」参照	TRCIOB出力(注2)		

X：“0”または“1”

注1. PUR0レジスタのPU01ビットを“1”にすると、プルアップありとなります。

注2. DRR0レジスタのDRR01ビットを“1”にすると、出力の駆動能力Highとなります。

表7.11 ポート P0\_6/AN1/CH3/TRCIOD

レジスタ	PDO	ADINSEL				SCUCR0	TSIER0	SCHCR				TRCPSR1				タイマRC設定	機能				
		CH		ADGSEL				CHC				TRCIODSEL									
		2	1	0	1			4	3	2	1	0	2	1	0						
設定値	0	X	X	X	X	X	X	0	X	X	X	X	X	011b以外		X	入力ポート(注1)				
	1	X	X	X	X	X	X	0	X	X	X	X	X	011b以外		X	出力ポート(注2)				
	0	0	0	1	0	0	0	X	X	X	X	X	X	011b以外		X	A/Dコンバータ 入力(AN1)(注1)				
	X	X	X	X	X	X	1	1	0	0	0	0	1	1	X	X	X	CH3入力			
	X	X	X	X	X	X	1	1	00011b以外				X	X	X	X	CH3強制“H” 出力(注2)				
	0	X	X	X	X	X	X	0	X	X	X	X	X	0	1	1	「表7.41 TRCIOD 端子設定」参照	TRCIOD入力(注1)			
	X	X	X	X	X	X	X	0	X	X	X	X	X	0	1	1	「表7.41 TRCIOD 端子設定」参照	TRCIOD出力(注2)			

X：“0”または“1”

注1. PUR0レジスタのPU01ビットを“1”にすると、プルアップありとなります。

注2. DRR0レジスタのDRR01ビットを“1”にすると、出力の駆動能力Highとなります。

表7.12 ポート P0\_7/AN0/CH4/TRCIOC

レジスタ	PDO	ADINSEL				SCUCR0	TSIER0	SCHCR				TRCPSR1				タイマRC設定	機能				
		CH		ADGSEL				CHC				TRCIOCSEL									
		2	1	0	1			4	3	2	1	0	2	1	0						
設定値	0	X	X	X	X	X	X	0	X	X	X	X	X	011b以外		X	入力ポート(注1)				
	1	X	X	X	X	X	X	0	X	X	X	X	X	011b以外		X	出力ポート(注2)				
	0	0	0	0	0	0	0	X	X	X	X	X	X	011b以外		X	A/Dコンバータ 入力(AN0)(注1)				
	X	X	X	X	X	X	1	1	0	0	1	0	0	X	X	X	CH4入力				
	X	X	X	X	X	X	1	1	00100b以外				X	X	X	X	CH4強制“H” 出力(注2)				
	0	X	X	X	X	X	X	0	X	X	X	X	X	0	1	1	「表7.40 TRCIOC 端子設定」参照	TRCIOC入力(注1)			
	X	X	X	X	X	X	X	0	X	X	X	X	X	0	1	1	「表7.40 TRCIOC 端子設定」参照	TRCIOC出力(注2)			

X：“0”または“1”

注1. PUR0レジスタのPU01ビットを“1”にすると、プルアップありとなります。

注2. DRR0レジスタのDRR01ビットを“1”にすると、出力の駆動能力Highとなります。

表7.13 ポート P1\_0/KI0/AN8/CH5/TRCIOD

レジスタ	PD1	KIEN	ADINSEL				SCUCR0	TSIER0	SCHCR				TRCPSR1				機能				
			CH		ADGSEL				SCUE	CH05E	CHC				TRCIODSEL						
			2	1	0	1					4	3	2	1	0	2	1	0			
設定値	0	X	X	X	X	X	X	X	X	0	X	X	X	X	X	001b以外	X	入力ポート (注1)			
	1	X	X	X	X	X	X	X	X	0	X	X	X	X	X	001b以外	X	出力ポート (注2)			
	0	1	X	X	X	X	X	X	X	0	X	X	X	X	X	001b以外	X	KI0入力(注1)			
	0	0	0	0	0	0	1	0	X	X	X	X	X	X	X	001b以外	X	A/Dコンバータ入力(AN8) (注1)			
	X	X	X	X	X	X	X	X	1	1	0	0	1	0	1	X	X	CH5入力			
	X	X	X	X	X	X	X	X	1	1	00101b以外				X	X	X	X	CH5強制“H”出力(注2)		
	0	X	X	X	X	X	X	X	X	0	X	X	X	X	X	0	0	1	「表7.41 TRCIOD端子設定」参照		
	X	X	X	X	X	X	X	X	X	0	X	X	X	X	X	0	0	1	「表7.41 TRCIOD端子設定」参照		

X：“0”または“1”

注1. PUR0 レジスタのPU02ビットを“1”にすると、プルアップありとなります。

注2. P1DRR レジスタのP1DRR0ビットを“1”にすると、出力の駆動能力Highとなります。

表7.14 ポート P1\_1/KI1/AN9/CH6/TRCIOA/TRCTRG

レジスタ	PD1	KIEN	ADINSEL				SCUCR0	TSIER0	SCHCR				TRCPSR0				機能				
			CH		ADGSEL				SCUE	CH06E	CHC				TRCIOASEL						
			2	1	0	1					4	3	2	1	0	2	1	0			
設定値	0	X	X	X	X	X	X	X	X	0	X	X	X	X	X	001b以外	X	入力ポート (注1)			
	1	X	X	X	X	X	X	X	X	0	X	X	X	X	X	001b以外	X	出力ポート (注2)			
	0	1	X	X	X	X	X	X	X	0	X	X	X	X	X	001b以外	X	KI1入力(注1)			
	0	0	0	0	1	0	1	0	X	X	X	X	X	X	X	001b以外	X	A/Dコンバータ入力(AN9) (注1)			
	X	X	X	X	X	X	X	X	1	1	0	0	1	1	0	X	X	CH6入力			
	X	X	X	X	X	X	X	X	1	1	00110b以外				X	X	X	X	CH6強制“H”出力(注2)		
	0	X	X	X	X	X	X	X	X	0	X	X	X	X	X	0	0	1	「表7.38 TRCIOA端子設定」参照		
	X	X	X	X	X	X	X	X	X	0	X	X	X	X	X	0	0	1	「表7.38 TRCIOA端子設定」参照		

X：“0”または“1”

注1. PUR0 レジスタのPU02ビットを“1”にすると、プルアップありとなります。

注2. P1DRR レジスタのP1DRR1ビットを“1”にすると、出力の駆動能力Highとなります。

表7.15 ポートP1\_2/KI2/AN10/CH7/TRCIOB

レジスタ	PD1	KIEN	ADINSEL			SCUCR0	TSIER0	SCHCR			TRCPSR0			タイマRC設定	機能			
			CH		ADGSEL			CHC			TRCIOBSEL							
			2	1				4	3	2	1	0	2	1				
設定値	0	X	X	X	X	X	X	0	X	X	X	X	X	001b以外	X	入力ポート(注1)		
	1	X	X	X	X	X	X	0	X	X	X	X	X	001b以外	X	出力ポート(注2)		
	0	1	X	X	X	X	X	0	X	X	X	X	X	001b以外	X	KI2入力(注1)		
	0	0	0	1	0	0	1	0	X	X	X	X	X	001b以外	X	A/Dコンバータ入力(AN10)(注1)		
	X	X	X	X	X	X	X	1	1	0	0	1	1	1	X	CH7入力		
	X	X	X	X	X	X	X	1	1	00111b以外			X	X	X	CH7強制“H”出力(注2)		
	0	X	X	X	X	X	X	X	0	X	X	X	X	0	0	1	「表7.39 TRCIOB端子設定」参照	
	X	X	X	X	X	X	X	X	0	X	X	X	X	0	0	1	「表7.39 TRCIOB端子設定」参照	

X：“0”または“1”

注1. PUR0レジスタのPU02ビットを“1”にすると、プルアップありとなります。

注2. P1DRRレジスタのP1DRR2ビットを“1”にすると、出力の駆動能力Highとなります。

表7.16 ポートP1\_3/KI3/AN11/CH8/TRBO/TRCIOC

レジスタ	PD1	Kien	ADINSEL					SCUCR0	TSIER1	SCHCR				TRBRCSR			TRCPSR1			タイマRB設定	タイマRC設定	機能	
			CH		ADGSEL					CHC		TRBOSEL		TRCIOCSEL									
ビット	PD1_3	KI3EN	2	1	0	1	0	SCUE	CH08E	4	3	2	1	0	1	0	2	1	0	—	—		
設定値	0	X		X	X	X	X			X	X	X	X	X	X	X	00b以外		001b以外	X	X	入力ポート(注1)	
	1	X		X	X	X	X			X	X	X	X	X	X	X	00b以外		001b以外	X	X	出力ポート(注2)	
	0	1	X	X	X	X	X			X	X	X	X	X	X	X	00b以外		001b以外	X	X	KI3入力(注1)	
	0	0	0	1	1	0	1			X	X	X	X	X	X	X	00b以外		001b以外	X	X	A/Dコンバータ入力(AN11)(注1)	
	X	X	X	X	X	X	X			1	1	0	1	0	0	0	X	X	X	X	X	CH8入力	
	X	X	X	X	X	X	X			1	1	01000b以外				X	X	X	X	X	X	CH8強制“H”出力(注2)	
	X	X	X	X	X	X	X			X	0	X	X	X	X	X	0	0	X	X	X	「表7.37 TRBO端子設定」参照	
	0	X	X	X	X	X	X			X	0	X	X	X	X	X	00b以外		0	0	1	「表7.40 TRCIOC端子設定」参照	TRCIOC入力(注1)
	X	X	X	X	X	X	X			X	0	X	X	X	X	X	00b以外		0	0	1	「表7.40 TRCIOC端子設定」参照	TRCIOC出力(注2)

X：“0”または“1”

注1. PUR0レジスタのPU02ビットを“1”にすると、プルアップありとなります。

注2. P1DRRレジスタのP1DRR3ビットを“1”にすると、出力の駆動能力Highとなります。

表7.17 ポートP1\_4/CH9/TXD0/TRCCLK

レジスタ	PD1	SCUCR0	TSIER1	SCHCR					TSMR	U0SR	U0MR			TRBRCSR			TRCCR1			機能				
				CHC							U0LVM	TXD0SEL0	SMD			TRCCLKSEL			TCK					
				4	3	2	1	0					2	1	0	1	0	2	1	0				
設定値	0	X	0	X	X	X	X	X	X	0	X	X	X	X	X	X	X	X	X	X	入力ポート(注1)			
	1	X	0	X	X	X	X	X	X	0	X	X	X	X	X	X	X	X	X	X	出力ポート(注2)			
	X	1	1	0	1	0	0	1	X	0	X	X	X	X	X	X	X	X	X	X	CH9入力			
	X	1	1	01001b以外					X	0	X	X	X	X	X	X	X	X	X	X	CH9強制“H”出力(注2)			
	X	X	0	X	X	X	X	X	0	1	0	1	0	1	0	1	0	1	0	X	TXD0出力(注2、3)			
	X	X	0	X	X	X	X	X	1	1	0	1	0	1	0	1	0	1	0	X	TXD0 Nチャネルオープンドレイン出力			
	0	X	0	X	X	X	X	X	X	0	X	X	X	0	1	1	0	1	0	1	TRCCLK入力(注1)			

X：“0”または“1”

注1. PUR0レジスタのPU03ビットを“1”にすると、プルアップありとなります。

注2. P1DRRレジスタのP1DRR4ビットを“1”にすると、出力の駆動能力Highとなります。

注3. U0C0レジスタのNCHビットを“1”にすると、Nチャネルオープンドレイン出力になります。ただし、TSMRレジスタのU0LVMビットを“1”（低電圧信号モード許可）にした場合、NCHビットの設定は無効になります。詳細は「7.6 低電圧信号モード」を参照してください。

表7.18 ポートP1\_5/CH10/RXD0/INT1/TRAIO

レジスタ	PD1	SCUCR0	TSIER1	SCHCR					TSMR	U0SR	TRASR			TRAI0C	TRAMR	INTSR	INTEN	機能				
				CHC							U0LVM	I1LVM	RXD0SEL0	TRAI0SEL			TOPCR	TMOD	INT1SEL			
				4	3	2	1	0						2	1	0						
設定値	0	X	0	X	X	X	X	X	X	0	X	010b以外			X	X	X	X	X	X	X	
	1	X	0	X	X	X	X	X	X	X	X	010b以外			X	X	X	X	X	X	X	
	X	1	1	0	1	0	1	0	X	X	X	X	X	X	X	X	X	X	X	X	CH10入力	
	X	1	1	01010b以外					X	X	X	X	X	X	X	X	X	X	X	X	CH10強制“H”出力(注2)	
	0	X	0	X	X	X	X	X	0	0	1	010b以外			X	X	X	X	X	X	X	
	0	X	0	X	X	X	X	X	1	X	1	010b以外			X	X	X	X	X	X	X	
	0	X	0	X	X	X	X	X	0	0	X	010b以外			X	X	X	0	0	1	INT1入力(注1)	
	0	X	0	X	X	X	X	X	0	1	X	010b以外			X	X	X	0	0	1	INT1 CMOS入力(注1、3)	
	0	X	0	X	X	X	X	X	0	0	X	010b以外			X	X	X	0	0	1	TRAIO入力(注1)	
	X	X	0	X	X	X	X	X	0	0	X	000b、001b以外			0	0	1	0	0	1	TRAIOパルス出力(注2)	

X：“0”または“1”

注1. PUR0レジスタのPU03ビットを“1”にすると、プルアップありとなります。

注2. P1DRRレジスタのP1DRR5ビットを“1”にすると、出力の駆動能力Highとなります。

注3. シュミット入力からCMOS入力になります。

表7.19 ポート P1\_6/CH11/CLK0

レジスタ ビット	PD1_6	SCUCR0	TSIER1	SCHCR					TSMR	U0SR			U0MR			機能	
				CHC						U0LVM	CLK0SEL0			SMD		CKDIR	
				4	3	2	1	0			2	1	0				
設定値	0	X	0	X	X	X	X	X	X	0	X	X	X	X	X	X	入力ポート(注1)
	1	X	0	X	X	X	X	X	X	0	X	X	X	X	X	X	出力ポート(注2)
	X	1	1	0	1	0	1	1	X	0	X	X	X	X	X	X	CH11入力
	X	1	1	01011b以外					X	0	X	X	X	X	X	X	CH11強制“H”出力(注2)
	0	X	0	X	X	X	X	X	0	1	X	X	X	1	1	1	CLK0(外部クロック)入力(注1)
	0	X	0	X	X	X	X	X	1	1	X	X	X	1	1	1	CLK0(外部クロック)CMOS入力(注1、3)
	X	X	0	X	X	X	X	X	0	1	0	0	1	0	0	0	CLK0(内部クロック)出力(注2)
	X	X	0	X	X	X	X	X	1	1	0	0	1	0	0	0	CLK0(内部クロック)Nチャネルオーブンドレイン出力

X：“0”または“1”

注1. PUR0 レジスタのPU03ビットを“1”にすると、プルアップありとなります。

注2. P1DRR レジスタのP1DRR6ビットを“1”にすると、出力の駆動能力Highとなります。

注3. シュミット入力からCMOS入力になります。

表7.20 ポート P1\_7/CH12/INT1/TRAIO

レジスタ ビット	PD1_7	SCUCR0	TSIER1	SCHCR					TSMR	TRASR			TRAI0C	TRAMR			INTEN	機能				
				CHC						I1LVM	TRAI0SEL			TOPCR	TMOD		INT1SEL					
				4	3	2	1	0		2	1	0		2	1	0						
設定値	0	X	0	X	X	X	X	X	0	001b以外			X	X	X	X	X	入力ポート(注1)				
	1	X	0	X	X	X	X	X	X	001b以外			X	X	X	X	X	出力ポート(注2)				
	X	1	1	0	1	1	0	0	X	X	X	X	X	X	X	X	X	CH12入力				
	X	1	1	01100b以外					X	X	X	X	X	X	X	X	X	CH12強制“H”出力(注2)				
	0	X	0	X	X	X	X	X	0	001b以外			X	X	X	0	0	INT1入力(注1)				
	0	X	0	X	X	X	X	X	1	001b以外			X	X	X	0	0	INT1 CMOS入力(注1、3)				
	0	X	0	X	X	X	X	X	0	0	0	1	0	0	0	1	TRAIO入力(注1)					
	X	X	0	X	X	X	X	X	X	0	0	1	0	0	1	X	X	TRAIOパルス出力(注2)				

X：“0”または“1”

注1. PUR0 レジスタのPU03ビットを“1”にすると、プルアップありとなります。

注2. P1DRR レジスタのP1DRR7ビットを“1”にすると、出力の駆動能力Highとなります。

注3. シュミット入力からCMOS入力になります。

表7.21 ポート P2\_0/CH15/INT1/TXD2/SDA2/RXD2/SCL2/TRCIOB

レジスタ	PD2	SCUCR0	TSIER1	SCHCR		TSMR		INTSR	INTEN	U2SR0		U2MR		U2SMR	TRCPsr0	タイマRC 設定	機能				
				CHC		U2 LVM	I1 LVM	INT1 SEL	INT1 EN	TXD2 SEL		RXD2 SEL		SMD	IICM	TRCIOB SEL		—			
ビット	PD2_0	SCUE	CH15E	4	3	2	1	0	2	1	0	2	1	0	2	1	0	2	1	0	
設定値	0	X	0	X	X	X	X	X	0	X	X	X	X	X	100b 以外	100b 以外	X	X	101b 以外	X	入力ポート(注1)
	1	X	0	X	X	X	X	X	X	X	X	X	X	X	100b 以外	100b 以外	X	X	101b 以外	X	出力ポート(注2)
	X	1	1	0	1	1	1	1	X	X	X	X	X	X	100b 以外	100b 以外	X	X	X	X	CH15入力
	X	1	1	01111b 以外			X	X	X	X	X	X	X	X	100b 以外	100b 以外	X	X	X	X	CH15強制“H”出力(注2)
	0	X	0	X	X	X	X	X	0	0	1	0	1	0	100b 以外	100b 以外	X	X	X	X	INT1入力(注1)
	0	X	0	X	X	X	X	X	1	0	1	0	1	0	100b 以外	100b 以外	X	X	101b 以外	X	INT1 CMOS入力(注1、4)
	X	X	0	X	X	X	X	X	0	X	X	X	X	X	1	0	0	0	1	0	TXD2出力(注2、3)
	X	X	0	X	X	X	X	X	1	X	X	X	X	X	1	0	0	0	1	0	TXD2 Nチャネルオープンドレイン出力
	0	X	0	X	X	X	X	X	0	0	X	X	X	X	1	0	0	0	1	0	SDA2出入力(注2、3)
	0	X	0	X	X	X	X	X	1	X	X	X	X	X	1	0	0	0	1	0	SDA2 CMOS入力、Nチャネルオープンドレイン出力(注4、5)
	0	X	0	X	X	X	X	X	0	0	X	X	X	X	100b 以外	1	0	0	X	X	RXD2入力(注1)
	0	X	0	X	X	X	X	X	1	X	X	X	X	X	100b 以外	1	0	0	X	X	RXD2 CMOS入力(注1、4)
	0	X	0	X	X	X	X	X	0	0	X	X	X	X	100b 以外	1	0	0	0	1	SCL2入出力(注2、3)
	0	X	0	X	X	X	X	X	1	X	X	X	X	X	100b 以外	1	0	0	0	1	SCL2 CMOS入力、Nチャネルオープンドレイン出力(注4、5)
	0	X	0	X	X	X	X	X	X	0	X	X	X	X	100b 以外	100b 以外	X	X	X	0	「表7.39 TRCIOB 端子設定」参照
	X	X	0	X	X	X	X	X	X	0	X	X	X	X	100b 以外	100b 以外	X	X	X	0	「表7.39 TRCIOB 端子設定」参照

X：“0”または“1”

注1. PUR0レジスタのPU04ビットを“1”にすると、プルアップありとなります。

注2. P2DRRレジスタのP2DRR0ビットを“1”にすると、出力の駆動能力Highとなります。

注3. U2C0レジスタのNCHビットを“1”にすると、Nチャネルオープンドレイン出力になります。ただし、TSMRレジスタのU2LVMビットを“1”(低電圧信号モード許可)にした場合、NCHビットの設定は無効になります。詳細は「7.6 低電圧信号モード」を参照してください。

注4. シュミット入力からCMOS入力になります。

注5. SDA2/SCL2 Nチャネルオープンドレイン出力になります。

表7.22 ポートP2\_1/CH16/CLK2/TRCIOC

レジスタ	PD2	SCUCR0	TSIER2	SCHCR					TSMR	U2SR1			U2MR			TRCPSR1			タイマRC 設定	機能
ビット	PD2_1	SCUE	CH16E	CHC					U2LVM	CLK2SEL			SMD		CKDIR	TRCIOCSEL			—	機能
				4	3	2	1	0		2	1	0	2	1	0	2	1	0		
設定値	0	X	0	X	X	X	X	X	X	100b 以外	X	X	X	X	100b 以外	X	入力ポート(注1)			
	1	X	0	X	X	X	X	X	X	100b 以外	X	X	X	X	100b 以外	X	出力ポート(注2)			
	X	1	1	1	0	0	0	0	X	100b 以外	X	X	X	X	X	X	CH16 入力			
	X	1	1	10000b 以外					X	100b 以外	X	X	X	X	X	X	CH16 強制 “H” 出力 (注2)			
	0	X	0	X	X	X	X	X	0	1	0	0	X	X	X	1	100b 以外	X	CLK2(外 部クロック) 入力 (注1)	
	0	X	0	X	X	X	X	X	1	1	0	0	X	X	X	1	100b 以外	X	CLK2 (外部ク ロック) CMOS 入力 (注1、4)	
	X	X	0	X	X	X	X	X	0	1	0	0	0	0	1	0	X	X	CLK2(内 部クロック) 出力 (注2、3)	
	X	X	0	X	X	X	X	X	1	1	0	0	0	0	1	0	X	X	CLK2(内 部クロック) Nチャネ ルオーブ ンドレイ ン出力	
	0	X	0	X	X	X	X	X	X	100b 以外	X	X	X	X	X	1	0	0	「表7.40 TRCIOC 端子設定」 参照	
	X	X	0	X	X	X	X	X	X	100b 以外	X	X	X	X	X	1	0	0	「表7.40 TRCIOC 端子設定」 参照	

X：“0”または“1”

注1. PUR0レジスタのPU04ビットを“1”にすると、プルアップありとなります。

注2. P2DRRレジスタのP2DRR1ビットを“1”にすると、出力の駆動能力Highとなります。

注3. U2SMR3レジスタのNODCビットを“1”にすると、Nチャネルオーブンドレイン出力になります。

注4. シュミット入力からCMOS入力になります。

表7.23 ポートP2\_2/CH17/TXD2/SDA2/RXD2/SCL2/TRCIOD

レジスタ	PD2	SCUCR0	TSIER2	SCHCR	TSMR	U2SR0			U2MR	U2SMR	TRCPSR1	タイマRC 設定	機能			
ビット	PD2_2	SCUE	CH17E	CHC		U2LVM	TXD2SEL		RXD2SEL		SMD		IICM	TRCIODSEL	—	機能
				4	3		2	1	0	2	1	0		2	1	
設定値	0	X	0	X X X X X	X	X	111b以外	111b以外	X X X	X	100b以外	X	入力ポート (注1)			
	1	X	0	X X X X X	X	X	111b以外	111b以外	X X X	X	100b以外	X	出力ポート (注2)			
	X	1	1	1 0 0 0 1	X	X	111b以外	111b以外	X X X	X	X X X	X	CH17入力			
	X	1	1	10001b 以外		X	111b以外	111b以外	X X X	X	X X X	X	CH17強制 "H" 出力 (注2)			
	X	X	0	X X X X X	0	1	1	1	X X	X	X X X	X	TXD2出力 (注2、3)			
	X	X	0	X X X X X	1	1	1	1	X X	X	X X X	X	TXD2 Nチャネル オープンド レイン出力			
	0	X	0	X X X X X	0	1	1	1	X X	X	0 1 0	1	SDA2入出 力(注2、3)			
	0	X	0	X X X X X	1	1	1	1	X X	X	0 1 0	1	SDA2 CMOS入 力、Nチャ ネルオープ ンドレイン 出力 (注4、5)			
	0	X	0	X X X X X	0	111b以外	1	1	1	X X	X	100b以外	X	RXD2入力 (注1)		
	0	X	0	X X X X X	1	111b以外	1	1	1	X X	X	100b以外	X	RXD2 CMOS入力 (注1、4)		
	0	X	0	X X X X X	0	111b以外	1	1	1	0 1 0	1	X X X	X	SCL2入出 力(注2、3)		
	0	X	0	X X X X X	1	111b以外	1	1	1	0 1 0	1	X X X	X	SCL2 CMOS入 力、Nチャ ネルオープ ンドレイン 出力 (注4、5)		
	0	X	0	X X X X X	X	111b以外	111b以外	X X X	X	1 0 0	「表7.41 TRCIOD 端子設定」 参照	「表7.41 TRCIOD 端子設定」 参照	TRCIOD 入力(注1)			
	X	X	0	X X X X X	X	111b以外	111b以外	X X X	X	1 0 0	「表7.41 TRCIOD 端子設定」 参照	「表7.41 TRCIOD 端子設定」 参照	TRCIOD 出力(注2)			

X：“0”または“1”

注1. PUR0レジスタのPU04ビットを“1”にすると、プルアップありとなります。

注2. P2DRRレジスタのP2DRR2ビットを“1”にすると、出力の駆動能力Highとなります。

注3. U2C0レジスタのNCHビットを“1”にすると、Nチャネルオープンドレイン出力になります。ただし、TSMRレジスタのU2LVMビットを“1”(低電圧信号モード許可)にした場合、NCHビットの設定は無効になります。詳細は「7.6 低電圧信号モード」を参照してください。

注4. シュミット入力からCMOS入力になります。

注5. SDA2/SCL2 Nチャネルオープンドレイン出力になります。

表7.24 ポート P2\_3/CH18

レジスタ ビット	PD2 PD2_3	SCUCR0 SCUE	TSIER2 CH18E	SCHCR					機能	
				CHC						
				4	3	2	1	0		
設定値	0	X	0	X	X	X	X	X	入力ポート(注1)	
	1	X	0	X	X	X	X	X	出力ポート(注2)	
	X	1	1	1	0	0	1	0	CH18入力	
	X	1	1	10010b以外				CH18強制 “H” 出力(注2)		

X : “0” または “1”

注1. PUR0 レジスタの PU04 ビットを “1” にすると、プルアップありとなります。

注2. P2DRR レジスタの P2DRR3 ビットを “1” にすると、出力の駆動能力 High となります。

表7.25 ポート P2\_4/CH19

レジスタ ビット	PD2 PD2_4	SCUCR0 SCUE	TSIER2 CH19E						機能
				4	3	2	1	0	
設定値	0	X	0	入力ポート(注1)					入力ポート(注1)
	1	X	0	出力ポート(注2)					
	X	1	1	CH19入力					CH19強制 “H” 出力(注2)
	X	1	1	CH19強制 “H” 出力(注2)					

X : “0” または “1”

注1. PUR0 レジスタの PU05 ビットを “1” にすると、プルアップありとなります。

注2. P2DRR レジスタの P2DRR4 ビットを “1” にすると、出力の駆動能力 High となります。

表7.26 ポート P2\_5/CH20

レジスタ ビット	PD2 PD2_5	SCUCR0 SCUE	TSIER2 CH20E						機能
				4	3	2	1	0	
設定値	0	X	0	入力ポート(注1)					入力ポート(注1)
	1	X	0	出力ポート(注2)					
	X	1	1	CH20入力					CH20強制 “H” 出力(注2)
	X	1	1	CH20強制 “H” 出力(注2)					

X : “0” または “1”

注1. PUR0 レジスタの PU05 ビットを “1” にすると、プルアップありとなります。

注2. P2DRR レジスタの P2DRR5 ビットを “1” にすると、出力の駆動能力 High となります。

表7.27 ポート P2\_6/CH21

レジスタ ビット	PD2 PD2_6	SCUCR0 SCUE	TSIER2 CH21E						機能
				4	3	2	1	0	
設定値	0	X	0	入力ポート(注1)					入力ポート(注1)
	1	X	0	出力ポート(注2)					
	X	1	1	CH21入力					CH21強制 “H” 出力(注2)
	X	1	1	CH21強制 “H” 出力(注2)					

X : “0” または “1”

注1. PUR0 レジスタの PU05 ビットを “1” にすると、プルアップありとなります。

注2. P2DRR レジスタの P2DRR6 ビットを “1” にすると、出力の駆動能力 High となります。

表7.28 ポート P3\_1/CH14/TRBO/CTS2/RTS2/TRCIOA/TRCTRG

レジスタ	PD3	SCUCR0	TSIER1	SCHCR		TSMR	TRBRCSR		TRCPSR0			U2SR1		U2MR		U2C0		タイマ RB 設定	タイマ RC 設定	機能				
				CHC			U2LVM		TRBOSEL		TRCIOASEL		CTS2SEL		SMD		CRS							
設定値	PD3_1	SCUE	CH14E	4	3	2	1	0	1	0	2	1	0	1	0	2	1	0	—	—				
				X	X	X	X	X	X	X	01b以外	110b以外		10b以外	X	X	X	X	X	X	入力 ポート (注1)			
				X	X	X	X	X	X	X	01b以外	110b以外		10b以外	X	X	X	X	X	X	出力 ポート (注2)			
				X	1	1	0	1	1	1	0	X	X	X	X	X	X	X	X	X	CH14 入力			
				X	1	1	01110b以外		X	X	X	X	X	X	10b以外	X	X	X	X	X	X	CH14強 制“H” 出力 (注2)		
				X	X	0	X	X	X	X	X	X	0	1	X	X	X	10b以外	X	X	「表7.37 TRBO端 子設定」 参照	TRBO 出力 (注2)		
				0	X	0	X	X	X	X	X	0	01b以外		110b以外		1	0	000b 以外	0	0	X	CTS2 入力 (注1)	
				X	X	0	X	X	X	X	X	0	X	X	X	X	1	0	000b 以外	1	0	X	RTS2 出力 (注2)	
				0	X	0	X	X	X	X	X	1	01b以外		110b以外		1	0	000b 以外	0	0	X	CTS2 CMOS 入力 (注1、3)	
				X	X	0	X	X	X	X	X	1	X	X	X	X	1	0	000b 以外	1	0	X	RTS2 Nチャネ ルオーバー ブンド レイン 出力	
				0	X	0	X	X	X	X	X	X	01b以外		1	1	0	10b以外	X	X	X	X	「表7.38 TRCIOA 端子設定」 参照	TRCIOA 入力 (注1)
				X	X	0	X	X	X	X	X	X	01b以外		1	1	0	10b以外	X	X	X	X	「表7.38 TRCIOA 端子設定」 参照	TRCIOA 出力 (注2)

X : “0” または “1”

注1. PUR0 レジスタの PU06 ビットを “1” にすると、プルアップありとなります。

注2. DRR0 レジスタの DRR06 ビットを “1” にすると、出力の駆動能力 High となります。

注3. シュミット入力から CMOS 入力になります。

表7.29 ポート P3\_3/INT3/TRBO/CTS2/RTS2/TRCCLK/SCUTRG

レジスタ	PD3	TSMR		INTSR	INTEN	TRBRCSR		TRCCR1		U2SR1		U2MR		U2CO		SCUMR	タイマ RB設定	機能	
ビット	PD3_3	U2LVM	I3LVM	INT3SEL0	INT3EN	TRCCLK SEL	TRBO SEL	TCK		CTS2SEL		SMD	CRS	CRD	SCCAP	—	機能		
						1	0	1	0	2	1	0	1	0	2	1	0		
設定値	0	X	0	X	X	X	X	11b 以外		X	X	X	01b 以外		X	X	X	X	X
	1	X	X	X	X	X	X	11b 以外		X	X	X	01b 以外		X	X	X	X	X
	0	X	0	0	1	X	X	11b 以外		X	X	X	01b 以外		X	X	X	X	X
	0	X	1	0	1	X	X	11b 以外		X	X	X	01b 以外		X	X	X	X	X
	X	X	X	X	X	X	X	1	1	X	X	X	01b 以外		X	X	X	X	「表7.37 TRBO端 子設定」 参照
	0	0	0	X	X	X	X	11b 以外		X	X	X	0	1	000b 以外		0	0	X
	X	0	0	X	X	X	X	X	X	X	X	X	0	1	000b 以外		1	0	X
	0	1	0	X	X	X	X	11b 以外		X	X	X	0	1	000b 以外		0	0	X
	X	1	0	X	X	X	X	X	X	X	X	X	0	1	000b 以外		1	0	X
	0	X	0	X	X	1	0	11b 以外		1	0	1	01b 以外		X	X	X	X	X
	X	X	0	0	1	X	X	11b 以外		X	X	X	01b 以外		X	X	X	1	1

X：“0”または“1”

注1. PUR0レジスタのPU06ビットを“1”にすると、プルアップありとなります。

注2. DRR0レジスタのDRR06ビットを“1”にすると、出力の駆動能力Highとなります。

注3. シュミット入力からCMOS入力になります。

表7.30 ポート P3\_4/INT2/TRCIOC/TXD2/SDA2/RXD2/SCL2

レジスタ	PD3	TSMR		INTEN	TRCPSR1			U2SR0			U2MR	U2SMR	タイマ RC 設定	機能					
		ビット	PD3_4		TRCIOCSEL			TXD2SEL		RXD2SEL		SMD		IICM	—				
					2	1	0	2	1	0	2	1	0						
設定値	0	X	0	X	010b 以外			010b 以外			001b 以外			X	X	X	X	X	入力ポート (注1)
	1	X	X	X	010b 以外			010b 以外			001b 以外			X	X	X	X	X	出力ポート (注2)
	0	X	0	1	010b 以外			010b 以外			001b 以外			X	X	X	X	X	INT2 入力 (注1)
	0	X	1	1	010b 以外			010b 以外			001b 以外			X	X	X	X	X	INT2 CMOS 入力 (注1、3)
	0	X	0	X	0	1	0	010b 以外			001b 以外			X	X	X	X	「表7.40 TRCIOC 端子設定」参照	TRCIOC 入力 (注1)
	X	X	X	X	0	1	0	010b 以外			001b 以外			X	X	X	X	「表7.40 TRCIOC 端子設定」参照	TRCIOC 出力 (注2)
	X	0	0	X	X	X	X	0	1	0	X	X	X	0	1	0	0	X	TXD2 出力 (注2、4)
	X	1	0	X	X	X	X	0	1	0	X	X	X	0	1	0	1	X	TXD2 N チャネルオーブンドレイン出力
	0	0	0	X	X	X	X	0	1	0	X	X	X	0	1	0	1	X	SDA2 入出力 (注2、4)
	0	1	0	X	X	X	X	0	1	0	X	X	X	0	1	0	1	X	SDA2 CMOS 入力、N チャネルオーブンドレイン出力 (注3、5)
	0	0	0	X	010b 以外			010b 以外			0	0	1	X	X	X	X	X	RXD2 入力 (注1)
	0	1	0	X	010b 以外			010b 以外			0	0	1	X	X	X	X	X	RXD2 CMOS 入力 (注1、3)
	0	0	0	X	X	X	X	010b 以外			0	0	1	0	1	0	1	X	SCL2 入出力 (注2、4)
	0	1	0	X	X	X	X	010b 以外			0	0	1	0	1	0	1	X	SCL2 CMOS 入力、N チャネルオーブンドレイン出力 (注3、5)

X：“0”または“1”

注1. PUR0 レジスタのPU07 ビットを “1” にすると、プルアップありとなります。

注2. DRR0 レジスタのDRR07 ビットを “1” にすると、出力の駆動能力Highとなります。

注3. シュミット入力からCMOS 入力になります。

注4. U2C0 レジスタのNCH ビットを “1” にすると、N チャネルオーブンドレイン出力になります。ただし、TSMR レジスタのU2LVM ビットを “1” (低電圧信号モード許可)にした場合、NCH ビットの設定は無効になります。詳細は「7.6 低電圧信号モード」を参照してください。

注5. SDA2/SCL2 N チャネルオーブンドレイン出力になります。

表7.31 ポート P3\_5/INT1/TRAIO/TRCIOD/CLK2

レジスタ	PD3	TSMR		TRASR		TRAI0C	TRAMR	INTSR		INTEN	TRCPMR1		U2SR1		U2MR		タイマRC 設定	機能				
		PD3_5	U2LVM	I2LVM	TRAIOSEL		TOPCR	TMOD		INT1SEL		INT1EN	TRCIODSEL		CLK2SEL		SMD	CKDIR				
					2	1	0	2	1	0	2	1	0	2	1	0	2	1	0	—		
設定値	0	X	0	101b以外		X	X	X	X	X	X	X	010b以外		001b以外		X	X	X	X	X	
	1	X	X	101b以外		X	X	X	X	X	X	X	010b以外		001b以外		X	X	X	X	X	
	0	X	0	101b以外		X	X	X	X	1	0	1	010b以外		001b以外		X	X	X	X	X	
	0	X	1	101b以外		X	X	X	X	1	0	1	010b以外		001b以外		X	X	X	X	X	
	0	X	0	1	0	1	0	000b、 001b 以外		X	X	X	X	X	010b以外		001b以外		X	X	X	X
	X	X	X	1	0	1	0	0	0	1	X	X	X	X	X	001b以外		X	X	X	X	
	0	X	0	101b以外		X	X	X	X	X	X	X	X	0	1	0	001b以外		X	X	X	X
	X	X	X	101b以外		X	X	X	X	X	X	X	X	0	1	0	001b以外		X	X	X	X
	0	0	0	101b以外		X	X	X	X	X	X	X	X	010b以外		0	0	1	X	X	X	
	0	1	0	101b以外		X	X	X	X	X	X	X	X	010b以外		0	0	1	X	X	X	
	X	0	0	X	X	X	X	X	X	X	X	X	X	X	X	0	0	1	0	0	1	
	X	1	0	X	X	X	X	X	X	X	X	X	X	X	X	0	0	1	0	0	1	

X：“0”または“1”

注1. PUR0レジスタのPU07ビットを“1”にすると、プルアップありとなります。

注2. DRR0レジスタのDRR07ビットを“1”にすると、出力の駆動能力Highとなります。

注3. シュミット入力からCMOS入力になります。

注4. U2SMR3レジスタのNODCビットを“1”にすると、Nチャネルオープンドレイン出力になります。

表7.32 ポート P3\_7/INT3/TRAO/TXD2/SDA2/RXD2/SCL2/TRCCLK

レジスタ	PD3	TSMR		U2SR0			U2MR	U2SMR	TRAI0C	INTSR	INTEN	TRBRCSR	TRCCR1	機能		
		ビット	PD3_7	U2LVM	I3LVM	TXD2SEL		RXD2SEL	SMD	IICM	TOENA	INT3SEL0	INT3EN	TRCCLKSEL	TCK	
						2	1	0	2							
設定値	0	X	0	001b以外	010b以外	X	X	X	X	0	X	X	11b以外	X	X	X 入力ポート (注1)
	1	X	X	001b以外	010b以外	X	X	X	X	0	X	X	11b以外	X	X	X 出力ポート (注2)
	0	X	0	001b以外	010b以外	X	X	X	X	0	1	1	X	X	X	X INT3入力(注1)
	0	X	1	001b以外	010b以外	X	X	X	X	0	1	1	X	X	X	X INT3 CMOS 入力(注1、3)
	X	X	X	001b以外	010b以外	X	X	X	X	1	X	X	X	X	X	TRAO出力(注2)
	X	0	X	0 0 1	X X X	0	1	0	0	X	X	X	X	X	X	TXD2出力 (注2、4)
	X	1	X	0 0 1	X X X	0	1	0	0	X	X	X	X	X	X	TXD2 N チャネルオープンドレイン出力
	0	0	0	0 0 1	X X X	0	1	0	1	1	X	X	X	X	X	SDA2入出力 (注2、4)
	0	1	0	0 0 1	X X X	0	1	0	1	X	X	X	X	X	X	SDA2 CMOS入力、Nチャネル オープンドレイン出力(注3、5)
	0	0	0	001b以外	0 1 0	X	X	X	X	0	X	X	X	X	X	RXD2入力(注1)
	0	1	0	001b以外	0 1 0	X	X	X	X	0	X	X	X	X	X	RXD2 CMOS 入力(注1、3)
	0	0	0	001b以外	0 1 0	0	1	0	1	X	X	X	X	X	X	SCL2入出力 (注2、4)
	0	1	0	001b以外	0 1 0	0	1	0	1	X	X	X	X	X	X	SCL2 CMOS入力、Nチャネル オープンドレイン出力(注3、5)
	0	X	X	001b以外	010b以外	X	X	X	X	0	X	X	1	1	1 0 1	TRCCLK入力 (注1)

X：“0”または“1”

注1. PUR0レジスタのPU07ビットを“1”にすると、プルアップありとなります。

注2. DRR0レジスタのDRR07ビットを“1”にすると、出力の駆動能力Highとなります。

注3. シュミット入力からCMOS入力になります。

注4. U2C0レジスタのNCHビットを“1”にすると、Nチャネルオープンドレイン出力になります。ただし、TSMRレジスタのU2LVMビットを“1”  
(低電圧信号モード許可)にした場合、NCHビットの設定は無効になります。詳細は「7.6 低電圧信号モード」を参照してください。

注5. SDA2/SCL2 Nチャネルオープンドレイン出力になります。

表7.33 ポートP4\_2/VREF

レジスタ ビット	ADCON1 ADSTBY	機能			
設定値	0	入力ポート			
	1	入力ポート/VREF入力			

表7.34 ポートP4\_5/CH13/INT0/RXD2/SCL2/ADTRG

レジスタ ビット	PD4 PD4_5	SCUCR0 SCUE	TSIER1 CH13E	SCHCR		TSMR		INTEN INTOEN	U2SR0		U2MR		U2SMR		ADMOD ADCAP		機能	
				CHC		U2LVM			RXD2SEL		SMD		IICM		ADCAP			
				4	3	2	1	0	2	1	0	2	1	0	1	0		
設定値	0	0	X	X	X	X	X	X	011b以外	X	X	X	X	X	X	X	入力ポート (注1)	
	1	0	X	X	X	X	X	X	011b以外	X	X	X	X	X	X	X	出力ポート (注2)	
	X	1	1	0	1	1	0	1	011b以外	X	X	X	X	X	X	X	CH13入力	
	X	1	1	01101b以外			X	X	X	X	X	X	X	X	X	X	CH13強制 “H”出力 (注2)	
	0	0	X	X	X	X	X	X	011b以外	X	X	X	X	X	X	X	INT0入力 (注1)	
	0	0	X	X	X	X	X	X	011b以外	X	X	X	X	X	X	X	INT0 CMOS 入力 (注1、4)	
	0	0	X	X	X	X	X	X	011b以外	0	1	1	X	X	X	X	RXD2入力 (注1)	
	0	0	X	X	X	X	X	X	011b以外	0	1	1	X	X	X	X	RXD2 CMOS 入力 (注1、4)	
	0	0	X	X	X	X	X	X	011b以外	0	1	1	0	1	0	1	SCL2 入出力 (注2、3)	
	0	0	X	X	X	X	X	X	011b以外	0	1	1	0	1	0	1	SCL2 CMOS入力、Nチャ ネルオーブ ンドレイン 出力 (注4、5)	
	0	0	X	X	X	X	X	X	011b以外	X	X	X	X	X	1	1	ADTRG 入力(注1)	

X : “0” または “1”

注1. PUR1 レジスタの PU11 ビットを “1” にすると、プルアップありとなります。

注2. DRR1 レジスタの DRR11 ビットを “1” にすると、出力の駆動能力 High となります。

注3. U2C0 レジスタの NCH ビットを “1” にすると、N チャネルオーブンドレイン出力になります。ただし、TSMR レジスタの U2LVM ビットを “1” (低電圧信号モード許可) にした場合、NCH ビットの設定は無効になります。詳細は「7.6 低電圧信号モード」を参照してください。

注4. シュミット入力から CMOS 入力になります。

注5. SCL2 N チャネルオーブンドレイン出力になります。

表7.35 ポートP4\_6/XIN

レジスタ ビット	PD4	CM0	CM1			回路仕様		機能
			PD4_6	CM05	CM10	CM11	CM13	
設定値	0	1	0	X	0	OFF	—	入力ポート(注1)
	1	1	0	X	0	OFF	—	出力ポート(注2)
	X	0	0	0	1	ON	ON	XIN-XOUT発振(内蔵帰還抵抗有効)
	X	0	0	1	1	ON	OFF	XIN-XOUT発振(内蔵帰還抵抗無効)
	X	1	0	0	1	OFF	ON	XIN-XOUT発振停止(内蔵帰還抵抗有効)
	X	1	0	1	1	OFF	OFF	XIN-XOUT発振停止(内蔵帰還抵抗無効)
	X	1	1	X	1	OFF	OFF	XIN-XOUT発振停止(STOPモード)

X：“0”または“1”

注1. PUR1レジスタのPU11ビットを“1”にすると、プルアップありとなります。

注2. DRR1レジスタのDRR11ビットを“1”にすると、出力の駆動能力Highとなります。

表7.36 ポートP4\_7/XOUT

レジスタ ビット	PD4	CM0	CM1			回路仕様		機能
			PD4_7	CM05	CM10	CM11	CM13	
設定値	0	1	0	X	0	OFF	—	入力ポート(注1)
	1	1	0	X	0	OFF	—	出力ポート(注2)
	X	0	0	0	1	ON	ON	XIN-XOUT発振(内蔵帰還抵抗有効)
	X	0	0	1	1	ON	OFF	XIN-XOUT発振(内蔵帰還抵抗無効)
	X	1	0	0	1	OFF	ON	XIN-XOUT発振停止(内蔵帰還抵抗有効)
	X	1	0	1	1	OFF	OFF	XIN-XOUT発振停止(内蔵帰還抵抗無効)
	X	1	1	X	1	OFF	OFF	XIN-XOUT発振停止(STOPモード)

X：“0”または“1”

注1. PUR1レジスタのPU11ビットを“1”にすると、プルアップありとなります。

注2. DRR1レジスタのDRR11ビットを“1”にすると、出力の駆動能力Highとなります。

表7.37 TRBO 端子設定

レジスタ ビット	TRBIOC	TRBMR			機能
		TOCNT	TMOD1	TMODO	
設定値	0	0	1	1	プログラマブル波形発生モード(パルス出力)
	1	0	1	1	プログラマブル波形発生モード(プログラマブル出力)
	0	1	0	0	プログラマブルワンショット発生モード
	0	1	1	1	プログラマブルウェイトワンショット発生モード

表7.38 TRCIOA 端子設定

レジスタ ビット	TRCOER	TRCMR	TRCIOR0			TRCCR2		機能
			EA	PWM2	IOA2	IOA1	IOA0	
設定値	0	1	0	0	1	X	X	タイマ波形出力(アウトプットコンペア機能)
				1	X			
	0	1	1	X	X	X	X	タイマモード(インプットキャプチャ機能)
	1							
	0	0	X	X	X	0	1	PWM2モード TRCTRG入力
	1		X	X	X	1	X	

X：“0” または “1”

表7.39 TRCIOB 端子設定

レジスタ ビット	TRCOER	TRCMR		TRCIOR0			機能	
		EB	PWM2	PWMB	IOB2	IOB1	IOB0	
設定値	0	0	X	X	X	X	X	PWM2モード波形出力
			1	1	X	X	X	PWMモード波形出力
	0	1	0	0	0	1	X	タイマ波形出力(アウトプットコンペア機能)
			X	X	1	X		
	0	1	0	1	X	X	X	タイマモード(インプットキャプチャ機能)
	1		X	X	X	X	X	

X：“0” または “1”

表7.40 TRCIOC 端子設定

レジスタ ビット	TRCOER	TRCMR		TRCIOR1			機能	
		EC	PWM2	PWMC	IOC2	IOC1	IOC0	
設定値	0	1	1	1	X	X	X	PWMモード波形出力
			0	0	0	1	X	タイマ波形出力(アウトプットコンペア機能)
	0	1	0	1	X	X	X	タイマモード(インプットキャプチャ機能)
			X	X	X	X	X	

X：“0” または “1”

表7.41 TRCIOD 端子設定

レジスタ ビット	TRCOER	TRCMR		TRCIOR1			機能	
		ED	PWM2	PWMD	IOD2	IOD1	IOD0	
設定値	0	1	1	1	X	X	X	PWMモード波形出力
			0	0	0	1	X	タイマ波形出力(アウトプットコンペア機能)
	0	1	0	1	X	X	X	タイマモード(インプットキャプチャ機能)
			X	X	X	X	X	

X：“0” または “1”

## 7.6 低電圧信号モード

シリアルインタフェース(UART0とUART2)の通信、およびINT割り込みのINT入力を、低電圧信号で行うことができます。表7.42に低電圧信号を入出力できる端子を示します。

TSMRレジスタの設定で、低電圧信号モードが許可されている端子は、入力時にシュミット入力からCMOS入力へ、切り替わります。また、出力時にはCMOS出力からNチャネルオープンドレイン出力へ、切り替わります。

CMOS入力の入力しきい値は、VLT0、VLT1レジスタで設定してください。

低電圧信号モードを使用する場合、入力はすべてCMOS入力となります。シュミット入力は無効となりますので、必ずノイズ対策を実施してください。

表7.42 低電圧信号を入出力できる端子

周辺機能名	端子
シリアルインタフェース	UART0 クロック同期形シリアルI/O クロック非同期形シリアルI/O
	UART2 クロック同期形シリアルI/O クロック非同期形シリアルI/O 特殊モード1(I <sup>2</sup> Cモード) 特殊モード2(SSUモード) マルチプロセッサ通信機能
INT	INT0～INT3

## 7.7 未使用端子の処理

表7.43に未使用端子の処理例を、図7.12に未使用端子の処理例を示します。

表7.43 未使用端子の処理例

端子名	処理内容
ポート P0、P1、P2_0～P2_6、 P3_1、P3_3～P3_5、P3_7、 P4_5～P4_7	• 入力モードに設定し、端子ごとに抵抗を介してVSSに接続(プルダウン)、または端子ごとに抵抗を介してVCCに接続(プルアップ)(注2) • 出力モードに設定し、端子を開放(注1、2)
ポート P4_2/VREF	VCCに接続
RESET(注3)	抵抗を介してVCCに接続(プルアップ)(注2)


注1. 出力モードに設定し、開放する場合、プログラムによってポートを出力モードに切り替えるまでは、ポートは入力になっています。そのため、端子の電圧レベルが不定になり、ポートが入力モードになっている期間、電源電流が増加する場合があります。

また、ノイズやノイズによって引き起こされる暴走などによって、方向レジスタの内容が変化する場合を考慮し、プログラムで定期的に方向レジスタの内容を再設定した方がプログラムの信頼性が高くなります。

注2. 未使用端子の処理は、マイクロコンピュータの端子からできるだけ短い配線(2cm以内)で処理してください。

注3. パワーオンリセット機能使用時。

マイクロコンピュータ



注1. パワーオンリセット機能使用時。

図7.12 未使用端子の処理例

## 8. バス制御

ROM、RAM、DTC ベクタ領域、DTC コントロールデータと SFR とはアクセス時のバスサイクルが異なります。


















表8.1にR8C/3JT グループのアクセス領域に対するバスサイクルを示します。

ROM、RAM、DTC ベクタ領域、DTC コントロールデータと SFR は8ビットバスでCPUと接続しています。このためワード(16ビット)単位でアクセスする場合、8ビット単位で2回アクセスします。表8.2にアクセス単位とバスの動作を示します。

表8.1 R8C/3JT グループのアクセス領域に対するバスサイクル

アクセス領域	バスサイクル
SFR、データフラッシュ	CPUクロックの2サイクル
プログラムROM、RAM	CPUクロックの1サイクル

表8.2 アクセス単位とバスの動作

領域	SFR、データフラッシュ	ROM(プログラムROM)、RAM、DTCベクタ領域、DTCコントロールデータ
偶数番地 バイトアクセス	CPU クロック  アドレス  データ 	CPU クロック  アドレス  データ 
奇数番地 バイトアクセス	CPU クロック  アドレス  データ 	CPU クロック  アドレス  データ 
偶数番地 ワードアクセス	CPU クロック  アドレス  データ 	CPU クロック  アドレス  データ 
奇数番地 ワードアクセス	CPU クロック  アドレス  データ 	CPU クロック  アドレス  データ 

ただし、次のSFRのみ16ビットバスでCPUと接続しています。

割り込み：各割り込み制御レジスタ

タイマRC : TRC、TRCGRA、TRCGRB、TRCGRC、TRCGRD レジスタ

UART2 : U2MR、U2BRG、U2TB、U2C0、U2C1、U2RB、U2SMR5、U2SMR4、U2SMR3、U2SMR2、U2SMR レジスタ

A/D コンバータ : AD0、AD1、AD2、AD3、AD4、AD5、AD6、AD7、ADMOD、ADINSEL、ADCON0、ADCON1 レジスタ

アドレス一致割り込み : RMAD0、AIER0、RMAD1、AIER1 レジスタ

このため、16ビット単位で1回アクセスします。バスの動作は「表8.2 アクセス単位とバスの動作」の「領域 : SFR、データフラッシュ、偶数番地バイトアクセス」と同じで、16ビットデータを1度にアクセスします。

## 9. クロック発生回路

クロック発生回路として、4つの回路が内蔵されています。

- XIN クロック発振回路
- 低速オンチップオシレータ
- 高速オンチップオシレータ
- ウオッヂドッグタイマ用低速オンチップオシレータ

### 9.1 概要

表9.1にクロック発生回路の概略仕様を、図9.1にクロック発生回路を、図9.2に周辺機能のクロックを、図9.3にVCA20ビットによる内部電源低消費操作手順を示します。

表9.1 クロック発生回路の概略仕様

項目	XIN クロック 発振回路	オンチップオシレータ		ウォッヂドッグ タイマ用低速オンチップ オシレータ
		高速オンチップ オシレータ	低速オンチップ オシレータ	
用途	<ul style="list-style-type: none"> <li>• CPUのクロック源</li> <li>• 周辺機能のクロック源</li> </ul>	<ul style="list-style-type: none"> <li>• CPUのクロック源</li> <li>• 周辺機能のクロック源</li> <li>• XIN クロック発振停止時のCPU、周辺機能のクロック源</li> </ul>	<ul style="list-style-type: none"> <li>• CPUのクロック源</li> <li>• 周辺機能のクロック源</li> <li>• XIN クロック発振停止時のCPU、周辺機能のクロック源</li> </ul>	<ul style="list-style-type: none"> <li>• ウオッヂドッグタイマのクロック源</li> </ul>
クロック周波数	0 ~ 20MHz	約40MHz (注3)	約125kHz	約125kHz
接続できる発振子	<ul style="list-style-type: none"> <li>• セラミック共振子</li> <li>• 水晶発振子</li> </ul>	—	—	—
発振子の接続端子	XIN、XOUT(注1)	— (注1)	— (注1)	—
発振の開始と停止	あり	あり	あり	あり
リセット後の状態	停止	停止	発振	停止(注4) 発振(注5)
その他	外部で生成されたクロックを入力可能 (注2)	—	—	—

注1. XIN クロック発振回路を使用せず、オンチップオシレータクロックをCPUクロックに使用する場合にはP4\_6、P4\_7として使うことができます。

注2. 外部クロック入力時には、CM0レジスタのCM05ビットを“1”(XINクロック停止)、CM1レジスタのCM11ビットを“1”(内蔵帰還抵抗無効)に、CM13ビットを“1”(XIN-XOUT端子)にしてください。

注3. CPUクロック源として使用する場合には、分周器により最大：約20MHzとなります。

注4. OFSレジスタのCSPROINIビットが“1”(リセット後、カウントソース保護モード無効)の場合です。

注5. OFSレジスタのCSPROINIビットが“0”(リセット後、カウントソース保護モード有効)の場合です。




図9.1 クロック発生回路




図9.2 周辺機能のクロック

## 9.2 レジスタの説明

### 9.2.1 システムクロック制御レジスタ0 (CM0)

アドレス 0006h番地

ビット	b7	b6	b5	b4	b3	b2	b1	b0
シンボル	—	CM06	CM05	—	—	CM02	—	—
リセット後の値	0	0	1	0	1	0	0	0

ビット	シンボル	ビット名	機能	R/W
b0	—	予約ビット	“0”にしてください	R/W
b1	—			
b2	CM02	ウェイトモード時周辺機能クロック停止ビット	0：ウェイトモード時、周辺機能クロックを停止しない 1：ウェイトモード時、周辺機能クロックを停止する	R/W
b3	—	予約ビット	“0”にしてください	R/W
b4	—			
b5	CM05	XINクロック(XIN-XOUT)停止ビット(注1、3)	0：発振 1：停止(注2)	R/W
b6	CM06	CPUクロック分周比選択ビット0(注4)	0：CM1レジスタのCM16、CM17ビット有効 1：8分周モード	R/W
b7	—	予約ビット	“0”にしてください	R/W

注1. CM05ビットは高速オンチップオシレータモード、低速オンチップオシレータモードにするとXINクロックを停止させるビットです。XINクロックが停止したかどうかの検出には使えません。XINクロックを停止させる場合、次のようにしてください。

(1) OCDレジスタのOCD1～OCD0ビットを“00b”にする。

(2) OCD2ビットを“1”(オンチップオシレータクロック選択)にする。

注2. 外部クロック入力時には、クロック発振バッファだけ停止し、クロック入力は受け付けられます。

注3. CM05ビットが“1”(XINクロック停止)かつCM1レジスタのCM13ビットが“0”(P4\_6、P4\_7)の場合のみ、P4\_6、P4\_7は出入力ポートとして使用できます。

注4. ストップモードへの移行時、CM06ビットは“1”(8分周モード)になります。

CM0レジスタは、PRCRレジスタのPRC0ビットを“1”(書き込み許可)にした後で書き換えてください。

### 9.2.2 システムクロック制御レジスタ1 (CM1)

アドレス 0007h番地

ビット	b7	b6	b5	b4	b3	b2	b1	b0
シンボル	CM17	CM16	—	CM14	CM13	—	CM11	CM10
リセット後の値	0	0	1	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b0	CM10	全クロック停止制御ビット(注2、6)	0 : クロック発振 1 : 全クロック停止(ストップモード)	R/W
b1	CM11	XIN-XOUT内蔵帰還抵抗選択ビット	0 : 内蔵帰還抵抗有効 1 : 内蔵帰還抵抗無効	R/W
b2	—	予約ビット	“0”にしてください	R/W
b3	CM13	ポート/XIN-XOUT切り替えビット(注5)	0 : 入出力ポートP4_6、P4_7 1 : XIN-XOUT端子	R/W
b4	CM14	低速オンチップオシレータ発振停止ビット(注3、4)	0 : 低速オンチップオシレータ発振 1 : 低速オンチップオシレータ停止	R/W
b5	—	予約ビット	“1”にしてください	R/W
b6	CM16	CPUクロック分周比選択ビット1(注1)	<sup>b7 b6</sup> 00 : 分周なしモード 01 : 2分周モード 10 : 4分周モード 11 : 16分周モード	R/W
b7	CM17			R/W

注1. CM06ビットが“0”(CM16、CM17ビット有効)の場合、CM16～CM17ビットは有効となります。

注2. CM10ビットが“1”(ストップモード)の場合、内蔵している帰還抵抗は無効となります。

注3. CM14ビットはOCD2ビットが“0”(XINクロック選択)のとき、“1”(低速オンチップオシレータ停止)にできます。OCD2ビットを“1”(オンチップオシレータクロック選択)にすると、CM14ビットは“0”(低速オンチップオシレータ発振)になります。“1”を書いても変化しません。

注4. 電圧監視1割り込み、電圧監視2割り込みを使用する場合(デジタルフィルタを使用する場合)、CM14ビットを“0”(低速オンチップオシレータ発振)にしてください。

注5. CM13ビットはプログラムで一度“1”にすると、“0”にはできません。

注6. VCA2レジスタのVCA20ビットが“1”(低消費電力許可)のとき、CM10ビットを“1”(ストップモード)にしないでください。

CM1レジスタはPRCRレジスタのPRC0ビットを“1”(書き込み許可)にした後で書き換えてください。

### 9.2.3 システムクロック制御レジスタ3 (CM3)

アドレス 0009h番地								
ビット	b7	b6	b5	b4	b3	b2	b1	b0
シンボル	CM37	CM36	CM35	—	—	—	—	CM30
リセット後の値	0	0	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b0	CM30	ウェイト制御ビット(注1)	0 : ウェイトモードではない 1 : ウェイトモードに移行する	R/W
b1	—	何も配置されていない。書く場合、“0”を書いてください。読んだ場合、その値は“0”。	—	—
b2	—	予約ビット	“0”にしてください。	R/W
b3	—	予約ビット	“0”にしてください。	R/W
b4	—	ウェイトモードから復帰時のCPUクロック分周比選択ビット(注2)	0 : CM0 レジスタの CM06 ビット、CM1 レジスタの CM16、CM17 ビットの設定有効 1 : 分周なし	R/W
b5	CM35	ウェイトモードから復帰時のCPUクロック分周比選択ビット(注2)	0 : CM0 レジスタの CM06 ビット、CM1 レジスタの CM16、CM17 ビットの設定有効 1 : 分周なし	R/W
b6	CM36	ウェイトモード、ストップモードから復帰時のシステムクロック選択ビット	<sup>b7 b6</sup> 00 : ウェイトモード、ストップモードに移行する直前のCPUクロックで復帰 01 : 設定しないでください 10 : 高速オンチップオシレータクロックを選択(注3) 11 : XINクロックを選択(注4)	R/W
b7	CM37	ウェイトモード、ストップモードから復帰時のシステムクロック選択ビット		R/W

注1. ウェイトモードから周辺機能割り込みで復帰時、CM30ビットは“0”(ウェイトモードではない)になります。

注2. ストップモード時はCM35ビットを“0”にしてください。ウェイトモードへ移行時、CM35ビットが“1”(分周なし)のとき、CM0レジスタのCM06ビットは“0”(CM16、CM17ビット有効)、CM1レジスタのCM17、CM16ビットは“00b”(分周なしモード)になります。

注3. CM37、CM36ビットが“10b”(高速オンチップオシレータクロックを選択)のとき、ウェイトモード、ストップモードから復帰時に次になります。

- OCD レジスタの OCD2 ビット = 1 (オンチップオシレータクロック選択)
- FRA0 レジスタの FRA00 ビット = 1 (高速オンチップオシレータ発振)
- FRA0 レジスタの FRA01 ビット = 1 (高速オンチップオシレータ選択)

注4. CM37、CM36ビットが“11b”(XINクロックを選択)のとき、ウェイトモード、ストップモードから復帰時に次になります。

- CM0 レジスタの CM05 ビット = 0 (XINクロック発振)
- CM1 レジスタの CM13 ビット = 1 (XIN-XOUT 端子)
- OCD レジスタの OCD2 ビット = 0 (XINクロック選択)

CM0 レジスタの CM05 ビットが“1”(XINクロック停止)で、ウェイトモードへ移行するとき、ウェイトモードから復帰時のCPUクロックにXINクロックを選択する場合は、CM06ビットを“1”(8分周モード)かつCM35ビットを“0”にしてください。

ただし、XINクロックに外部で生成されたクロックを使用する場合は、CM37～CM36ビットを“11b”(XINクロックを選択)にしないでください。

CM3レジスタは、PRCRレジスタのPRC0ビットを“1”(書き込み許可)にした後で書き換えてください。

#### CM30ビット(ウェイト制御ビット)

CM30ビットを“1”(ウェイトモードに移行する)にすると、CPUクロックが停止(ウェイトモード)します。XINクロックおよびオンチップオシレータクロックは停止しませんので、これらのクロックを使用する周辺機能は動作します。CM30ビットを“1”にするときは、Iフラグを“0”(マスカブル割り込み禁止)にしてください。

リセットまたは周辺機能割り込みにより、ウェイトモードから復帰します。ウェイトモードから周辺機能割り込みによる復帰時に、CM30ビットを“1”にした命令の直後の命令から、実行を再開します。

ただし、WAIT命令でウェイトモードに移行する場合、Iフラグを“1”(マスカブル割り込み許可)にしてください。このことで、ウェイトモードから復帰時に、CPUは割り込み処理を行います。

### 9.2.4 発振停止検出レジスタ (OCD)

アドレス 000Ch番地

ビット	b7	b6	b5	b4	b3	b2	b1	b0
シンボル	—	—	—	—	OCD3	OCD2	OCD1	OCD0
リセット後の値	0	0	0	0	0	1	0	0

ビット	シンボル	ビット名	機能	R/W
b0	OCD0	発振停止検出有効ビット(注6)	0 : 発振停止検出機能無効(注1) 1 : 発振停止検出機能有効	R/W
b1	OCD1	発振停止検出割り込み許可ビット	0 : 禁止(注1) 1 : 許可	R/W
b2	OCD2	システムクロック選択ビット(注3)	0 : XINクロック選択(注6) 1 : オンチップオシレータクロック選択(注2)	R/W
b3	OCD3	クロックモニタビット(注4、5)	0 : XINクロック発振 1 : XINクロック停止	R
b4	—	予約ビット	“0”にしてください	R/W
b5	—			
b6	—			
b7	—			

- 注1. ストップモード、高速オンチップオシレータモード、低速オンチップオシレータモード(XINクロック停止)に移行する前にOCD1～OCD0ビットを“00b”に設定してください。
- 注2. OCD2ビットを“1”(オンチップオシレータクロック選択)にすると、CM14ビットは“0”(低速オンチップオシレータ発振)になります。
- 注3. OCD2ビットは、OCD1～OCD0ビットが“11b”的ときにXINクロック発振停止を検出すると、自動的に“1”(オンチップオシレータクロック選択)に切り替わります。また、OCD3ビットが“1”(XINクロック停止)のとき、OCD2ビットに“0”(XINクロック選択)を書いても変化しません。
- 注4. OCD3ビットはOCD0ビットが“1”(発振停止検出機能有効)のとき有効です。また、XINクロックの発振安定確認には使用できません。
- 注5. OCD1～OCD0ビットが“00b”的ときOCD3ビットは“0”(XINクロック発振)になり、変化しません。
- 注6. 発振停止検出後、XINクロックが再発振した場合の切り替え手順は、「図9.9 発振停止を検出した場合の低速オンチップオシレータからXINクロックへの切り替え手順」を参照してください。

OCD レジスタは、PRCR レジスタのPRC0ビットを“1”(書き込み許可)にした後、書き換えてください。

### 9.2.5 高速オンチップオシレータ制御レジスタ7 (FRA7)

アドレス 0015h番地

ビット	b7	b6	b5	b4	b3	b2	b1	b0
シンボル	—	—	—	—	—	—	—	—
リセット後の値	出荷時の値							

ビット	機能	R/W
b7～b0	32MHzの周波数調整用データが格納されます。 この値をFRA3レジスタに転送し、かつ、FRA6レジスタの調整値をFRA1レジスタに転送することにより、調整ができます。	R

### 9.2.6 高速オンチップオシレータ制御レジスタ0 (FRA0)

アドレス 0023h 番地

ビット	b7	b6	b5	b4	b3	b2	b1	b0
シンボル	—	—	—	—	FRA03	—	FRA01	FRA00
リセット後の値	0	0	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b0	FRA00	高速オンチップオシレータ許可ビット	0 : 高速オンチップオシレータ停止 1 : 高速オンチップオシレータ発振	R/W
b1	FRA01	高速オンチップオシレータ選択ビット (注1)	0 : 低速オンチップオシレータ選択(注2) 1 : 高速オンチップオシレータ選択(注3)	R/W
b2	—	予約ビット	“0”にしてください	R/W
b3	FRA03	fOCO128クロック選択ビット	0 : fOCO-Sの128分周を選択 1 : fOCO-Fの128分周を選択	R/W
b4	—	何も配置されていない。書く場合、“0”を書いてください。読んだ場合、その値は“0”。 — — — —	—	
b5	—			
b6	—			
b7	—			

注1. FRA01ビットは次の条件のとき変更してください。

- FRA00 = 1 (高速オンチップオシレータ発振)
- CM1 レジスタの CM14 = 0 (低速オンチップオシレータ発振)
- FRA2 レジスタの FRA22 ~ FRA20 ビットが

VCC = 2.7V ~ 5.5V の場合は全分周モード設定可能 “000b” ~ “111b”

VCC = 1.8V ~ 5.5V の場合は8分周以上の分周比 “110b” ~ “111b” (8分周モード以上)

注2. FRA01ビットに“0”(低速オンチップオシレータ選択)を書くとき、同時にFRA00ビットに“0”(高速オンチップオシレータ停止)を書かないでください。FRA01ビットを“0”にした後、FRA00ビットを“0”にしてください。

注3. FRA01ビットに“1”(高速オンチップオシレータ選択)を設定し低速オンチップオシレータを停止する場合は、低速オンチップオシレータの1サイクル以上を待ってから、CM1 レジスタの CM14 ビットを“1”(低速オンチップオシレータ停止)にしてください。

FRA0 レジスタは、PRCR レジスタの PRC0 ビットを“1”(書き込み許可)にした後、書き換えてください。

### 9.2.7 高速オンチップオシレータ制御レジスタ1 (FRA1)

アドレス 0024h 番地

ビット	b7	b6	b5	b4	b3	b2	b1	b0
シンボル	—	—	—	—	—	—	—	—
リセット後の値	出荷時の値							

ビット	機能	R/W
b7 ~ b0	下記のように設定することで高速オンチップオシレータの周波数を変更することができます。 40MHz : FRA1 = リセット後の値、FRA3 = リセット後の値 36.864MHz : FRA4 レジスタの値を FRA1 レジスタに転送し、かつ、 FRA5 レジスタの値を FRA3 レジスタに転送。 32MHz :       FRA6 レジスタの値を FRA1 レジスタに転送し、かつ、 FRA7 レジスタの値を FRA3 レジスタに転送。	R/W

FRA1 レジスタは、PRCR レジスタの PRC0 ビットを“1”(書き込み許可)にした後、書き換えてください。

また、FRA1 レジスタは FRA0 レジスタの FRA00 ビットが“0”(高速オンチップオシレータ停止)のときに、書き換えてください。

### 9.2.8 高速オンチップオシレータ制御レジスタ2 (FRA2)

アドレス 0025h番地

ビット	b7	b6	b5	b4	b3	b2	b1	b0
シンボル	—	—	—	—	—	FRA22	FRA21	FRA20
リセット後の値	0	0	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b0	FRA20	高速オンチップオシレータ周波数切り替えビット	分周比選択 高速オンチップオシレータクロック分周比を選択します。 b2 b1 b0 0 0 0 : 2分周モード 0 0 1 : 3分周モード 0 1 0 : 4分周モード 0 1 1 : 5分周モード 1 0 0 : 6分周モード 1 0 1 : 7分周モード 1 1 0 : 8分周モード 1 1 1 : 9分周モード	R/W
b1	FRA21			R/W
b2	FRA22			R/W
b3	—	予約ビット	“0”にしてください	R/W
b4	—			
b5	—			
b6	—			
b7	—			

FRA2 レジスタは、PRCR レジスタのPRC0 ビットを “1” (書き込み許可)にした後、書き換えてください。

### 9.2.9 時計用プリスケーラリセットフラグ(CPSRF)

アドレス 0028h番地

ビット	b7	b6	b5	b4	b3	b2	b1	b0
シンボル	CPSR	—	—	—	—	—	—	—
リセット後の値	0	0	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b0	—	予約ビット	“0”にしてください	R/W
b1	—			
b2	—			
b3	—			
b4	—			
b5	—			
b6	—			
b7	CPSR	時計用プリスケーラリセットフラグ	このビットを “1” にすると時計用プリスケーラが初期化される(読んだ場合、その値は “0” )	R/W

### 9.2.10 高速オンチップオシレータ制御レジスタ4 (FRA4)

アドレス 0029h番地

ビット	b7	b6	b5	b4	b3	b2	b1	b0
シンボル	—	—	—	—	—	—	—	—
リセット後の値	出荷時の値							

ビット	機能	R/W
b7～b0	36.864MHzの周波数調整用データが格納されます。 この値をFRA1レジスタに転送し、かつ、FRA5レジスタの調整値をFRA3レジスタに転送することにより、調整ができます。	R

### 9.2.11 高速オンチップオシレータ制御レジスタ5 (FRA5)

アドレス 002Ah番地

ビット	b7	b6	b5	b4	b3	b2	b1	b0
シンボル	—	—	—	—	—	—	—	—
リセット後の値	出荷時の値							

ビット	機能	R/W
b7～b0	36.864MHzの周波数調整用データが格納されます。 この値をFRA3レジスタに転送し、かつ、FRA4レジスタの調整値をFRA1レジスタに転送することにより、調整ができます。	R

### 9.2.12 高速オンチップオシレータ制御レジスタ6 (FRA6)

アドレス 002Bh番地

ビット	b7	b6	b5	b4	b3	b2	b1	b0
シンボル	—	—	—	—	—	—	—	—
リセット後の値	出荷時の値							

ビット	機能	R/W
b7～b0	32MHzの周波数調整用データが格納されます。 この値をFRA1レジスタに転送し、かつ、FRA7レジスタの調整値をFRA3レジスタに転送することにより、調整ができます。	R

### 9.2.13 高速オンチップオシレータ制御レジスタ3 (FRA3)

アドレス 002Fh番地

ビット	b7	b6	b5	b4	b3	b2	b1	b0
シンボル	—	—	—	—	—	—	—	—
リセット後の値	出荷時の値							

ビット	機能	R/W
b7～b0	下記のように設定することで高速オンチップオシレータの周波数を変更することができます。 40MHz : FRA1 = リセット後の値、FRA3 = リセット後の値 36.864MHz : FRA4 レジスタの値をFRA1 レジスタに転送し、かつ、 FRA5 レジスタの値をFRA3 レジスタに転送。 32MHz : FRA6 レジスタの値をFRA1 レジスタに転送し、かつ、 FRA7 レジスタの値をFRA3 レジスタに転送。	R/W

FRA3 レジスタは、PRCR レジスタのPRC0 ビットを “1” (書き込み許可) にした後、書き換えてください。

また、FRA3 レジスタはFRA0 レジスタのFRA00 ビットが “0” (高速オンチップオシレータ停止) のときに、書き換えてください。

### 9.2.14 電圧検出レジスタ2 (VCA2)

アドレス 0034h 番地

ビット	b7	b6	b5	b4	b3	b2	b1	b0
シンボル	VCA27	VCA26	VCA25	—	—	—	—	VCA20
リセット後の値	0	0	0	0	0	0	0	0

上記はOFSレジスタのLVDASビットが“1”的場合

リセット後の値	0	0	1	0	0	0	0	0
---------	---	---	---	---	---	---	---	---

上記はOFSレジスタのLVDASビットが“0”的場合

ビット	シンボル	ビット名	機能	R/W
b0	VCA20	内部電源低消費電力許可ビット(注1)	0: 低消費電力禁止 1: 低消費電力許可(注2)	R/W
b1	—	予約ビット	“0”にしてください	R/W
b2	—			
b3	—			
b4	—			
b5	VCA25	電圧検出0許可ビット(注3)	0: 電圧検出0回路無効 1: 電圧検出0回路有効	R/W
b6	VCA26	電圧検出1許可ビット(注4)	0: 電圧検出1回路無効 1: 電圧検出1回路有効	R/W
b7	VCA27	電圧検出2許可ビット(注5)	0: 電圧検出2回路無効 1: 電圧検出2回路有効	R/W

注1. VCA20ビットはウェイトモードへの移行時のみに使用してください。VCA20ビットの設定は「図9.3 VCA20ビットによる内部電源低消費操作手順」に従ってください。

注2. VCA20ビットが“1”(低消費電力許可)のとき、CM1レジスタのCM10ビットを“1”(ストップモード)にしないでください。

注3. VCA25ビットに書く場合は、リセット後の値を書いてください。

注4. 電圧検出1割り込みを使用する場合、またはVW1CレジスタのVW1C3ビットを使用する場合、VCA26ビットを“1”にしてください。

VCA26ビットを“0”から“1”にした後、td(E-A)経過してから電圧検出1回路が動作します。

注5. 電圧検出2割り込みを使用する場合、またはVCA1レジスタのVCA13ビットを使用する場合、VCA27ビットを“1”にしてください。

VCA27ビットを“0”から“1”にした後、td(E-A)経過してから電圧検出2回路が動作します。

VCA2レジスタはPRCRレジスタのPRC3ビットを“1”(書き込み許可)にした後で書き換えてください。




図9.3 VCA20ビットによる内部電源低消費操作手順

クロック発生回路で生成するクロックを説明します。

### 9.3 XINクロック

XINクロック発振回路が供給するクロックです。CPUクロックと周辺機能クロックのクロック源になります。XINクロック発振回路はXIN-XOUT端子間に発振子を接続することで発振回路が構成されます。XINクロック発振回路には帰還抵抗が内蔵されており、ストップモード時には消費電力を低減するため、発振回路から切り離されます。XINクロック発振回路には、外部で生成されたクロックをXOUT端子へ入力することもできます。

図9.4にXINクロックの接続回路例を示します。


リセット中およびリセット後、XINクロックは停止しています。

CM1レジスタのCM13ビットを“1”(XIN-XOUT端子)にした後、CM0レジスタのCM05ビットを“0”(XINクロック発振)にするとXINクロックは発振を開始します。XINクロックの発振が安定した後、OCDレジスタのOCD2ビットを“0”(XINクロック選択)にするとXINクロックがCPUのクロック源になります。


OCD2ビットを“1”(オンチップオシレータクロック選択)にして使用する場合、CM0レジスタのCM05ビットを“1”(XINクロック停止)にすると、消費電力を低減できます。なお、外部で生成したクロックをXOUT端子に入力している場合、CM05ビットを“1”にしてもXINクロックは停止しませんので、必要な場合は外部でクロックを停止させてください。

ストップモード時は、XINクロックを含めたすべてのクロックが停止します。詳細は「9.6 パワーコントロール」を参照してください。

- CM0レジスタのCM05ビットが“0”(発振)、CM1レジスタのCM13ビットが“1”(XIN-XOUT端子)の場合



- CM0レジスタのCM05ビットが“1”(停止)、CM1レジスタのCM11ビットが“1”(内蔵帰還抵抗無効)、CM13ビットが“1”(XIN-XOUT端子)の場合



- 注1. 必要に応じてダンピング抵抗を挿入してください。抵抗値は発振子、発振駆動能力によって異なりますので、発振子メーカーの推奨する値に設定してください。  
また発振子メーカーから外部に帰還抵抗を追加する旨の指示があった場合は、その指示に従ってXIN、XOUT間に帰還抵抗を付加してください。
- 注2. オーバシュートが発生しないように、必要に応じてダンピング抵抗を挿入してください。

図9.4 XINクロックの接続回路例

## 9.4 オンチップオシレータクロック

オンチップオシレータが供給するクロックです。オンチップオシレータには、高速オンチップオシレータと低速オンチップオシレータがあります。FRA0 レジスタのFRA01 ビットで選択したオンチップオシレータのクロックが、オンチップオシレータクロックとなります。

### 9.4.1 低速オンチップオシレータクロック

低速オンチップオシレータで生成されたクロックはCPUクロック、周辺機能クロック、fOCO、fOCO-S、fOCO128のクロック源になります。

リセット後、低速オンチップオシレータで生成されたオンチップオシレータクロックの分周なしがCPUクロックになります。

また、OCD レジスタのOCD1～OCD0 ビットが“11b”の場合、XINクロックが停止したときに、自動的に低速オンチップオシレータが動作を開始し、クロックを供給します。

低速オンチップオシレータの周波数は電源電圧、動作周囲温度によって大きく変動しますので、応用製品設計の際には周波数変動に対して十分マージンを持ってください。

### 9.4.2 高速オンチップオシレータクロック

高速オンチップオシレータで生成されたクロックはCPUクロック、周辺機能クロック、fOCO、fOCO-F、fOCO40M、fOCO128のクロック源になります。

CPUクロック、周辺クロック、fOCO、fOCO-Fのクロック源として使用する場合には、FRA2 レジスタのFRA20～FRA22 ビットにより、以下のように設定してください。

- VCC = 2.7V～5.5V の場合、全分周モード設定可能 “000b”～“111b”
- VCC = 1.8V～5.5V の場合、8分周以上の分周比 “110b”～“111b” (8分周モード以上)

高速オンチップオシレータで生成されるオンチップオシレータクロックは、リセット後停止しています。FRA0 レジスタのFRA00 ビットを“1”(オンチップオシレータ発振)にすると発振を開始します。

また、FRA4～FRA7 レジスタには周波数調整用データが格納されています。

高速オンチップオシレータクロックの周波数を36.864MHzにするには、FRA4 レジスタの調整値をFRA1 レジスタへ、FRA5 レジスタの調整値をFRA3 レジスタに転送して使用してください。これにより、シリアルインターフェースをUARTモードで使用時に、9600bps、38400bpsなどのビットレートの設定誤差を、0%にすることができます(「表20.8、表21.8 UARTモード時のビットレート設定例(内部クロック選択時)」を参照)。

高速オンチップオシレータクロックの周波数を32MHzにするには、FRA6 レジスタの調整値をFRA1 レジスタへ、FRA7 レジスタの調整値をFRA3 レジスタに転送して使用してください。

## 9.5 CPUクロックと周辺機能クロック

CPUを動作させるCPUクロックと、周辺機能を動作させる周辺機能クロックがあります。（「図9.1 クロック発生回路」参照。）

### 9.5.1 システムクロック

CPUクロックと周辺機能クロックのクロック源です。XINクロックまたはオンチップオシレータクロックが選択できます。

### 9.5.2 CPUクロック

CPUとウォッチドッグタイマの動作クロックです。

システムクロックを1分周(分周なし)、または2、4、8、16分周したものがCPUのクロックになります。分周はCM0レジスタのCM06ビットとCM1レジスタのCM16、CM17ビットで選択できます。

リセット後、低速オンチップオシレータクロックの分周なしCPUクロックになります。

なお、ストップモードへの移行時、CM06ビットは“1”(8分周モード)になります。ストップモードへ移行するときは、CM3レジスタのCM35ビットを“0”(CM0レジスタのCM06ビット、CM1レジスタのCM16、CM17ビットの設定有効)にしてください。

### 9.5.3 周辺機能クロック(f1、f2、f4、f8、f32)

周辺機能の動作クロックです。

$f_i$  ( $i = 1, 2, 4, 8, 32$ )はシステムクロックを $i$ 分周したクロックです。 $f_i$ はタイマRA、タイマRB、タイマRC、シリアルインターフェース、A/Dコンバータで使用します。

CM0レジスタのCM02ビットを“1”(ウェイトモード時周辺機能クロックを停止する)にした後にウェイトモードに移行した場合、 $f_i$ は停止します。

### 9.5.4 fOCO

周辺機能の動作クロックです。

fOCOの周波数は、FRA0レジスタのFRA01ビットで選択したオンチップオシレータクロックの周波数です。高速オンチップオシレータの場合は、FRA2レジスタのFRA20～FRA22ビットで選択した分周比で分周された周波数です。タイマRAで使用します。fOCOはウェイトモード時、停止しません。

### 9.5.5 fOCO40M

タイマRCのカウントソースになります。

fOCO40Mは高速オンチップオシレータで生成したクロックで、FRA00ビットを“1”にすると供給されます。

fOCO40Mはウェイトモード時、停止しません。

このクロックは、電源電圧VCC=2.7V～5.5Vの範囲で使用することができます。

### 9.5.6 fOCO-F

タイマRC、A/Dコンバータのカウントソースになります。

fOCO-Fは高速オンチップオシレータで生成したクロックを $i$ 分周( $i = 2, 3, 4, 5, 6, 7, 8, 9$ ；FRA2レジスタで選択した分周比)したクロックで、FRA00ビットを“1”にすると供給されます。

fOCO-Fはウェイトモード時、停止しません。

### 9.5.7 fOCO-S

電圧検出回路の動作クロックです。

fOCO-Sは低速オンチップオシレータで生成したクロックで、CM14ビットを“0”(低速オンチップオシレータ発振)にすると供給されます。

fOCO-Sはウェイトモード時、停止しません。

### 9.5.8 fOCO128

fOCO-SまたはfOCO-Fを128分周したクロックです。FRA03ビットを“0”にするとfOCO-Sの128分周が選択され、“1”にするとfOCO-Fの128分周が選択されます。

タイマRCのTRCGRAレジスタで使用するキャプチャ信号になります。

### 9.5.9 fOCO-WDT

ウォッチドッグタイマの動作クロックです。

fOCO-WDTはウォッチドッグタイマ用低速オンチップオシレータで生成したクロックで、CSPRレジスタのCSPROビットを“1”(カウントソース保護モード有効)にすると供給されます。

fOCO-WDTはウォッチドッグタイマのカウントソース保護モード時、停止しません。

## 9.6 パワーコントロール

パワーコントロールには3つのモードがあります。なお、ここではウェイトモード、ストップモード以外の状態を、標準動作モードと呼びます。

### 9.6.1 標準動作モード

標準動作モードは、さらに4つのモードに分けられます。

標準動作モードでは、CPUクロック、周辺機能クロックが共に供給されていますので、CPUも周辺機能も動作します。CPUクロックの周波数を制御することで、パワーコントロールを行います。CPUクロックの周波数が高いほど処理能力は上がり、低いほど消費電力は小さくなります。また、不要な発振回路を停止させると更に消費電力は小さくなります。

CPUクロックのクロック源を切り替えるとき、切り替え先のクロックが安定して発振している必要があります。プログラムで発振が安定するまで待ち時間を取りながら、クロックを切り替えてください。

表9.2 クロック関連ビットの設定とモード

モード		OCDレジスタ	CM1レジスタ			CM0レジスタ		FRA0レジスタ	
		OCD2	CM17、CM16	CM14	CM13	CM06	CM05	FRA01	FRA00
高速クロックモード	分周なし	0	00b	—	1	0	0	—	—
	2分周	0	01b	—	1	0	0	—	—
	4分周	0	10b	—	1	0	0	—	—
	8分周	0	—	—	1	1	0	—	—
	16分周	0	11b	—	1	0	0	—	—
高速オンチップオシレータモード	分周なし	1	00b	—	—	0	—	1	1
	2分周	1	01b	—	—	0	—	1	1
	4分周	1	10b	—	—	0	—	1	1
	8分周	1	—	—	—	1	—	1	1
	16分周	1	11b	—	—	0	—	1	1
低速オンチップオシレータモード	分周なし	1	00b	0	—	0	—	0	—
	2分周	1	01b	0	—	0	—	0	—
	4分周	1	10b	0	—	0	—	0	—
	8分周	1	—	0	—	1	—	0	—
	16分周	1	11b	0	—	0	—	0	—

—：“0”でも“1”でも影響ない

### 9.6.1.1 高速クロックモード

XINクロックの1分周(分周なし)、2分周、4分周、8分周、または16分周がCPUクロックとなります。CM14ビットが“0”(低速オンチップオシレータ発振)のとき、またはFRA0レジスタのFRA00ビットが“1”(高速オンチップオシレータ発振)のとき、fOCOをタイマRAで使用できます。

また、FRA00ビットが“1”的とき、fOCO40MをタイマRCで使用できます。

CM14ビットが“0”(低速オンチップオシレータ発振)のとき、fOCO-Sを電圧検出回路で使用できます。

### 9.6.1.2 高速オンチップオシレータモード

FRA0レジスタのFRA00ビットが“1”(高速オンチップオシレータ発振)、かつFRA0レジスタのFRA01ビットが“1”的とき、高速オンチップオシレータがオンチップオシレータクロックになります。このとき、オンチップオシレータクロックの1分周(分周なし)、2分周、4分周、8分周、または16分周がCPUクロックになります。FRA00ビットが“1”的とき、fOCO40MをタイマRCで使用できます。

また、CM14ビットが“0”(低速オンチップオシレータ発振)のとき、fOCO-Sを電圧検出回路で使用できます。

### 9.6.1.3 低速オンチップオシレータモード

CM1レジスタのCM14ビットが“0”(低速オンチップオシレータ発振)、かつFRA0レジスタのFRA01ビットが“0”的とき、低速オンチップオシレータがオンチップオシレータクロックになります。このとき、オンチップオシレータクロックの1分周(分周なし)、2分周、4分周、8分周、または16分周がCPUクロックになります。また、オンチップオシレータクロックが周辺機能クロックのクロック源になります。FRA00ビットが“1”的とき、fOCO40MをタイマRCで使用できます。

また、CM14ビットが“0”(低速オンチップオシレータ発振)のとき、fOCO-Sを電圧検出回路で使用できます。

このモードにおいて、XINクロックおよび高速オンチップオシレータを停止させ、FMR2レジスタのFMR27ビットを“1”(低消費電流リードモード許可)にすることで、低消費動作が可能です。CPUクロックが低速オンチップオシレータクロックの4分周、8分周または16分周のいずれかで、低消費電流リードモードを使用できます。1分周(分周なし)、2分周では低消費電流リードモードを使用しないでください。CPUクロック分周比を設定した後、FMR27ビットを“1”にしてください。

また、このモードからウェイトモードに入る場合、VCA2レジスタのVCA20ビットを“1”(内部電源低消費電力許可)にすることで、ウェイトモード中の電流をさらに低消費することができます。

消費電力を低減する方法は、「26. 消費電力の低減」を参照してください。

### 9.6.2 ウエイトモード

ウェイトモードではCPUクロックが停止しますので、CPUクロックで動作するCPUと、カウントソース保護モード無効時のウォッチドッグタイマが停止します。XINクロックおよびオンチップオシレータクロックは停止しませんので、これらのクロックを使用する周辺機能は動作します。

#### 9.6.2.1 周辺機能クロック停止機能

CM02ビットが“1”(ウェイトモード時、周辺機能クロックを停止する)の場合、ウェイトモード時にf1、f2、f4、f8、f32が停止しますので、消費電力が低減できます。

#### 9.6.2.2 ウエイトモードへの移行

WAIT命令を実行、またはCM3レジスタのCM30ビットを“1”(ウェイトモードに移行する)にするとウェイトモードになります。

OCDレジスタのOCD2ビットが“1”(システムクロックにオンチップオシレータを選択)の場合は、OCDレジスタのOCD1ビットを“0”(発振停止検出割り込み禁止)にしてから、WAIT命令を実行、またはCM3レジスタのCM30ビットを“1”(ウェイトモードに移行する)にしてください。

OCD1ビットが“1”(発振停止検出割り込み許可)の状態で、ウェイトモードに移行すると、CPUクロックが停止しないため消費電流が減少しません。

ウェイトモードへ移行するときは、FMR2レジスタのFMR27ビットを“0”(低消費電流リードモード禁止)にした後、移行してください。FMR27ビットが“1”(低消費電流リードモード許可)の状態で、ウェイトモードへ移行しないでください。

#### 9.6.2.3 ウエイトモード時の端子の状態

入出力ポートはウェイトモードに入る直前の状態を保持します。

### 9.6.2.4 ウエイトモードからの復帰

リセット、または周辺機能割り込みにより、ウェイトモードから復帰します。

周辺機能割り込みはCM02ビットの影響を受けます。CM02ビットが“0”(ウェイトモード時、周辺機能クロックを停止しない)の場合は、A/D変換割り込み以外の周辺機能割り込みがウェイトモードから復帰に使用できます。CM02ビットが“1”(ウェイトモード時、周辺機能クロックを停止する)の場合は、周辺機能クロックを使用する周辺機能は停止しますので、外部信号またはオンチップオシレータクロックによって動作する周辺機能の割り込みがウェイトモードからの復帰に使用できます。表9.3にウェイトモードからの復帰に使用できる割り込みと使用条件を示します。

表9.3 ウエイトモードからの復帰に使用できる割り込みと使用条件

割り込み	CM02 = 0の場合	CM02 = 1の場合
シリアルインタフェース割り込み	内部クロック、外部クロックで使用可	外部クロックで使用可
キー入力割り込み	使用可	使用可
A/D変換割り込み	—(A/D変換中はウェイトモードに移行しないでください)	—(A/D変換中はウェイトモードに移行しないでください)
タイマRA割り込み	すべてのモードで使用可	フィルタなしの場合にイベントカウンタモードで使用可 カウントソースにfOC0を選択することで使用可
タイマRB割り込み	すべてのモードで使用可	タイマRAのカウントソースにfOC0を選択し、タイマRBのカウントソースにタイマRAのアンダフローを選択することで使用可
タイマRC割り込み	すべてのモードで使用可	—(使用しないでください)
INT割り込み	使用可	使用可(INT0～INT3はフィルタなしの場合に、使用可)
電圧監視1割り込み	使用可	使用可
電圧監視2割り込み	使用可	使用可
発振停止検出割り込み	使用可	—(使用しないでください)
センサコントロールユニット割り込み	使用可	—(使用しないでください)

図9.5にCM3レジスタのCM30ビットを“1”(ウェイトモードに移行する)にした後のウェイトモードから復帰後に最初の命令を実行するまでの時間を示します。

ウェイトモードからの復帰に周辺機能割り込みを使用する場合、CM30ビットを“1”にする前に次の設定をしてください。

- (1) Iフラグを“0”(マスカブル割り込み禁止)にする。
- (2) ウェイトモードからの復帰に使用する周辺機能割り込みの割り込み制御レジスタのILVL2～ILVL0ビットに割り込み優先レベルを設定する。また、ウェイトモードからの復帰に使用しない周辺機能割り込みのILVL2～ILVL0ビットをすべて“000b”(割り込み禁止)にする。
- (3) ウェイトモードからの復帰に使用する周辺機能を動作させる。

周辺機能割り込みで復帰する場合、割り込み要求が発生してから次の命令を実行するまでの時間(サイクル数)は、FMR0レジスタのFMSTPビットおよびVCA2レジスタのVCA20ビットの設定に応じて図9.5のとおりとなります。

周辺機能割り込みでウェイトモードから復帰したときのCPUクロックは、CM3レジスタのCM35、CM36、CM37ビットで設定したクロックとなります。このとき、CM0レジスタのCM06ビット、CM1レジスタのCM16、CM17ビットは自動的に変更されます。

FMR0レジスタ FMSTPビット	VCA2レジスタ VCA20ビット	内部電源 安定時間(T0)	フラッシュメモリ復帰まで の時間(T1)	CPUクロック 供給までの時間(T2)	備考
0 (フラッシュ メモリ動作)	0 (内部電源低消費電力禁止)	0μs	システムクロックの周期 ×1サイクル+60μs(最大)	CPUクロックの周期 ×2サイクル	左記の合計時間が ウェイトモードか ら復帰後に最初の 命令を実行するま での時間となります。
	1 (内部電源低消費電力許可)	100μs(最大)			
1 (フラッシュ メモリ停止)	0 (内部電源低消費電力禁止)	0μs	システムクロックの周期 ×1サイクル	同上	
	1 (内部電源低消費電力許可)	100μs(最大)			

△ 100μs(最大)  
割り込み要求発生

図9.5 CM3レジスタのCM30ビットを“1”(ウェイトモードに移行する)にした後のウェイトモードから復帰後に最初の命令を実行するまでの時間

図9.6にWAIT命令実行後のウェイトモードから割り込みルーチンを実行するまでの時間を示します。

ウェイトモードからの復帰に周辺機能割り込みを使用する場合、WAIT命令実行前に次の設定をしてください。

- (1) ウェイトモードからの復帰に使用する周辺機能割り込みの割り込み制御レジスタの ILVL2～ILVL0 ビットに割り込み優先レベルを設定する。また、ウェイトモードからの復帰に使用しない周辺機能割り込みの ILVL2～ILVL0 ビットをすべて“000b”(割り込み禁止)にする。
- (2) Iフラグを“1”にする。
- (3) ウェイトモードからの復帰に使用する周辺機能を動作させる。

周辺割り込みで復帰する場合、割り込み要求が発生してから割り込みルーチンを実行するまでの時間(サイクル数)は、FMR0レジスタのFMSTPビットおよびVCA2レジスタのVCA20ビットの設定に応じて図9.6のとおりとなります。

周辺機能割り込みでウェイトモードから復帰したときのCPUクロックは、CM3レジスタのCM35、CM36、CM37ビットで設定したクロックとなります。このとき、CM0レジスタのCM06ビット、CM1レジスタのCM16、CM17ビットは自動的に変更されます。




図9.6 WAIT命令実行後のウェイトモードから割り込みルーチンを実行するまでの時間

### 9.6.3 ストップモード

ストップモードでは、fOCO-WDT を除くすべての発振が停止します。したがって、CPU クロックと周辺機能クロックも停止し、これらのクロックで動作する CPU、周辺機能は停止します。消費電力がもっとも少ないモードです。なお、VCC 端子に印加する電圧が VRAM 以上のとき、内部 RAM は保持されます。

また、外部信号によって動作する周辺機能は動作します。

表9.4にストップモードからの復帰に使用できる割り込みと使用条件を示します。

表9.4 ストップモードからの復帰に使用できる割り込みと使用条件

割り込み	使用条件
キー入力割り込み	使用可
INT0～INT3割り込み	フィルタなしの場合に使用可
タイマRA割り込み	フィルタなしの場合にイベントカウンタモードで外部パルスをカウント時
シリアルインタフェースの割り込み	外部クロック選択時
電圧監視1割り込み	デジタルフィルタ無効モード(VW1C レジスタの VW1C1 ビットが“1”)の場合に使用可
電圧監視2割り込み	デジタルフィルタ無効モード(VW2C レジスタの VW2C1 ビットが“1”)の場合に使用可

#### 9.6.3.1 ストップモードへの移行

CM1 レジスタの CM10 ビットを“1”(全クロック停止)にすると、ストップモードになります。同時に CM0 レジスタの CM06 ビットは“1”(8分周モード)になります。

ストップモードを使用する場合、OCD レジスタの OCD1～OCD0 ビットを“00b”、CM3 レジスタの CM35 ビットを“0”(CM0 レジスタの CM06 ビット、CM1 レジスタの CM16、CM17 ビットの設定有効)にしてからストップモードにしてください。

ストップモードへ移行するときは、FMR2 レジスタの FMR27 ビットを“0”(低消費電流リードモード禁止)にした後、移行してください。FMR27 ビットが“1”(低消費電流リードモード許可)の状態で、ストップモードへ移行しないでください。

#### 9.6.3.2 ストップモード時の端子の状態

入出力ポートはストップモードに入る直前の状態を保持します。

ただし、CM1 レジスタの CM13 ビットが“1”(XIN-XOUT 端子)のとき、XOUT(P4\_7) 端子は“H”になります。CM13 ビットが“0”(入力ポート P4\_6、P4\_7)のとき、P4\_7(XOUT) は入力状態になります。

### 9.6.3.3 ストップモードからの復帰

リセット、または周辺機能割り込みにより、ストップモードから復帰します。

図9.7にストップモードから割り込みルーチンを実行するまでの時間を示します。

周辺機能割り込みで復帰する場合は、次の設定をした後、CM10ビットを“1”にしてください。

- (1) ストップモードからの復帰に使用する周辺機能割り込みのILVL2～ILVL0ビットに割り込み優先レベルを設定する。

また、ストップモードからの復帰に使用しない周辺機能割り込みのILVL2～ILVL0ビットをすべて“000b”(割り込み禁止)にする。

- (2) Iフラグを“1”にする。

- (3) ストップモードからの復帰に使用する周辺機能を動作させる。

周辺機能割り込みで復帰する場合、割り込み要求が発生して、CPUクロックの供給が開始されると割り込みシーケンスを実行します。

周辺機能割り込みでストップモードから復帰した場合のCPUクロックは、ストップモード直前に使用していたクロックの8分周になります。ストップモードへ移行するときは、CM3レジスタのCM35ビットを“0”(CM0レジスタのCM06ビット、CM1レジスタのCM16、CM17ビットの設定有効)にしてください。




図9.7 ストップモードから割り込みルーチンを実行するまでの時間

図9.8にパワーコントロールモード状態遷移を示します。




図9.8 パワーコントロールモード状態遷移

## 9.7 発振停止検出機能

発振停止検出機能は、XINクロック発振回路の停止を検出する機能です。

発振停止検出機能はOCDレジスタのOCD0ビットで有効、無効が選択できます。

表9.5に発振停止検出機能の仕様を示します。

XINクロックがCPUクロック源でOCD1～OCD0ビットが“11b”の場合、XINクロックが停止すると、次の状態になります。

- OCDレジスタのOCD2ビット = 1(オンチップオシレータクロック選択)
- OCDレジスタのOCD3ビット = 1(XINクロック停止)
- CM1レジスタのCM14ビット = 0(低速オンチップオシレータ発振)
- 発振停止検出割り込み要求が発生する

表9.5 発振停止検出機能の仕様

項目	仕様
発振停止検出可能クロックと周波数域	$f(XIN) \geq 2MHz$
発振停止検出機能有効条件	OCD1～OCD0ビットを“11b”にする
発振停止検出時の動作	発振停止検出割り込み発生

### 9.7.1 発振停止検出機能の使用方法

- ・発振停止検出割り込みは、ウォッチドッグタイマ割り込み、電圧監視1割り込み、電圧監視2割り込みとベクタを共用しています。発振停止検出割り込みとウォッチドッグタイマ割り込みの両方を使用する場合、要因の判別が必要となります。

表9.6に発振停止検出割り込み、ウォッチドッグタイマ割り込み、電圧監視1割り込み、電圧監視2割り込みの割り込み要因の判別を示します。図9.10に発振停止検出割り込み、ウォッチドッグタイマ割り込み、電圧監視1割り込みまたは電圧監視2割り込みの割り込み要因判別方法例を示します。

- ・発振停止後、XINクロックが再発振した場合は、プログラムでXINクロックをCPUクロックや周辺機能のクロック源に戻してください。

図9.9に発振停止を検出した場合の低速オンチップオシレータからXINクロックへの切り替え手順を示します。

- ・発振停止検出機能を使用中にウェイトモードへ移行する場合は、CM02ビットを“0”(ウェイトモード時周辺機能クロックを停止しない)にしてください。

- ・発振停止検出機能は外部要因によるXINクロック停止に備えた機能ですので、プログラムでXINクロックを停止または発振させる場合(ストップモードにする、またはCM05ビットを変更する)は、OCD1～OCD0ビットを“00b”にしてください。

- ・XINクロックの周波数が2MHz未満の場合、この機能は使用できませんので、OCD1～OCD0ビットを“00b”にしてください

- ・発振停止検出後に、CPUクロックと周辺機能のクロック源に低速オンチップオシレータクロックを使用する場合、FRA0レジスタのFRA01ビットを“0”(低速オンチップオシレータ選択)にした後、OCD1～OCD0ビットを“11b”にしてください。

発振停止検出後に、CPUクロックと周辺機能のクロック源に高速オンチップオシレータクロックを使用する場合、FRA00ビットを“1”(高速オンチップオシレータ発振)にし、FRA01ビットを“1”(高速オンチップオシレータ選択)にした後、OCD1～OCD0ビットを“11b”にしてください。

表9.6 発振停止検出割り込み、ウォッチドッグタイマ割り込み、電圧監視1割り込み、電圧監視2割り込みの割り込み要因の判別

発生した割り込み要因	割り込み要因を示すビット
発振停止検出 ((a)または(b)のとき)	(a) OCD レジスタの OCD3 = 1 (b) OCD レジスタの OCD1 ~ OCD0 = 11bかつ OCD2 = 1
ウォッチドッグタイマ	VW2C レジスタの VW2C3 = 1
電圧監視1	VW1C レジスタの VW1C2 = 1
電圧監視2	VW2C レジスタの VW2C2 = 1




図9.9 発振停止を検出した場合の低速オンチップオシレータからXINクロックへの切り替え手順




図9.10 発振停止検出割り込み、ウォッチドッグタイマ割り込み、電圧監視1割り込みまたは電圧監視2割り込みの割り込み要因判別方法例

## 9.8 クロック発生回路使用上の注意

### 9.8.1 ストップモード

ストップモードに移行する場合、FMR0レジスタのFMR01ビットを“0”(CPU書き換えモード無効)にした後、CM1レジスタのCM10ビットを“1”(ストップモード)にしてください。命令キューはCM10ビットを“1”(ストップモード)にする命令から、4バイト先読みしてプログラムが停止します。CM10ビットを“1”にする命令の直後にJMP.B命令を入れた後、NOP命令を最低4つ入れてください。

- ストップモードに移行するプログラム例

```

BCLR    1, FMR0      ; CPU書き換えモード無効
BCLR    7, FMR2      ; 低消費電流リードモード禁止
BSET    0, PRCR      ; CM1レジスタへの書き込み許可
FSET    I             ; 割り込み許可
BSET    0, CM1        ; ストップモード
JMP.B   LABEL_001

LABEL_001:
NOP
NOP
NOP
NOP

```

### 9.8.2 ウェイトモード

CM30ビットを“1”にしてウェイトモードに移行する場合、FMR0レジスタのFMR01ビットを“0”(CPU書き換えモード無効)にした後、CM30ビットを“1”にしてください。

WAIT命令でウェイトモードに移行する場合、FMR0レジスタのFMR01ビットを“0”(CPU書き換えモード無効)にした後、WAIT命令を実行してください。命令キューはCM30ビットを“1”(ウェイトモードに移行する)にする命令、またはWAIT命令から4バイト先読みしてプログラムが停止します。CM30ビットを“1”にする命令、またはWAIT命令の後にはNOP命令を最低4つ入れてください。

- WAIT命令を実行するプログラム例

```

BCLR    1, FMR0      ; CPU書き換えモード無効
BCLR    7, FMR2      ; 低消費電流リードモード禁止
FSET    I             ; 割り込み許可
WAIT
NOP
NOP
NOP
NOP

```

- CM30ビットを“1”を実行するプログラム例

```

BCLR    1, FMR0      ; CPU書き換えモード無効
BCLR    7, FMR2      ; 低消費電流リードモード禁止
BSET    0, PRCR      ; CM3レジスタへの書き込み許可
FCLR    I             ; 割り込み禁止
BSET    0, CM3        ; ウェイトモード
NOP
NOP
NOP
NOP
BCLR    0, PRCR      ; CM3レジスタへの書き込み禁止
FSET    I             ; 割り込み許可

```

### 9.8.3 発振停止検出機能

XIN クロックの周波数が 2MHz 未満の場合、発振停止検出機能は使用できませんので、OCD1～OCD0 ビットを “00b” にしてください。

### 9.8.4 発振回路定数

ユーザシステムにおける最適発振回路定数は、発振子メーカーにご相談の上、決定してください。

## 10. プロテクト

プロテクトはプログラムが暴走したときに備え、重要なレジスタは簡単に書き換えられないように保護する機能です。

PRCR レジスタが保護するレジスタは次です。

- PRC0 ビットで保護されるレジスタ : CM0、CM1、CM3、OCD、FRA0、FRA1、FRA2、FRA3 レジスタ
- PRC1 ビットで保護されるレジスタ : PM0、PM1 レジスタ
- PRC2 ビットで保護されるレジスタ : PD0 レジスタ
- PRC3 ビットで保護されるレジスタ : OCVREFCR、VCA2、VD1LS、VW0C、VW1C、VW2C レジスタ

### 10.1 レジスタの説明

#### 10.1.1 プロテクトレジスタ (PRCR)

アドレス 000Ah 番地

ビット	b7	b6	b5	b4	b3	b2	b1	b0
シンボル	—	—	—	—	PRC3	PRC2	PRC1	PRC0
リセット後の値	0	0	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b0	PRC0	プロテクトビット0	CM0、CM1、CM3、OCD、FRA0、FRA1、FRA2、FRA3 レジスタへの書き込み許可 0 : 書き込み禁止 1 : 書き込み許可(注2)	R/W
b1	PRC1	プロテクトビット1	PM0、PM1 レジスタへの書き込み許可 0 : 書き込み禁止 1 : 書き込み許可(注2)	R/W
b2	PRC2	プロテクトビット2	PD0 レジスタへの書き込み許可 0 : 書き込み禁止 1 : 書き込み許可(注1)	R/W
b3	PRC3	プロテクトビット3	OCVREFCR、VCA2、VD1LS、VW0C、VW1C、VW2C レジスタへの書き込み許可 0 : 書き込み禁止 1 : 書き込み許可(注2)	R/W
b4	—	予約ビット	“0”にしてください	R/W
b5	—			
b6	—			
b7	—	何も配置されていない。書く場合、“0”を書いてください。読んだ場合、その値は“0”。	—	—

注1. PRC2 ビットを “1” (書き込み許可) にした後、SFR 領域に書き込むと “0” になります。PRC2 ビットで保護されるレジスタは、PRC2 ビットを “1” にした次の命令で変更してください。なお、PRC2 ビットを “1” にする命令と次の命令の間に、割り込みや DTC 起動が実行されないようにしてください。


注2. PRC0、PRC1、PRC3 ビットを “1” (書き込み許可) にした後、SFR 領域に書き込んでも “0” なりませんので、プログラムで “0” にしてください。

## 11. 割り込み

### 11.1 概要

#### 11.1.1 割り込みの分類

図11.1に割り込みの分類を示します。



- マスカブル割り込み : 割り込み許可フラグ(Iフラグ)による割り込みの許可(禁止)や割り込み優先レベルによる割り込み優先順位の変更が可能
- ノンマスカブル割り込み : 割り込み許可フラグ(Iフラグ)による割り込みの許可(禁止)や割り込み優先レベルによる割り込み優先順位の変更が不可能

### 11.1.2 ソフトウェア割り込み

ソフトウェア割り込みは、命令の実行によって発生します。ソフトウェア割り込みはノンマスカブル割り込みです。

#### 11.1.2.1 未定義命令割り込み

未定義命令割り込みは、UND命令を実行すると発生します。

#### 11.1.2.2 オーバフロー割り込み

オーバフロー割り込みは、Oフラグが“1”(演算の結果がオーバフロー)の場合、INTO命令を実行すると発生します。演算によってOフラグが変化する命令は次のとおりです。

ABS、ADC、ADCF、ADD、CMP、DIV、DIVU、DIVX、NEG、RMPA、SBB、SHA、SUB

#### 11.1.2.3 BRK割り込み

BRK割り込みは、BRK命令を実行すると発生します。

#### 11.1.2.4 INT命令割り込み

INT命令割り込みは、INT命令を実行すると発生します。INT命令で指定できるソフトウェア割り込み番号は0～63です。周辺機能割り込みに割り当てられているソフトウェア割り込み番号は、INT命令を実行することで周辺機能割り込みと同じ割り込みルーチンを実行できます。

ソフトウェア割り込み番号0～31では、命令実行時にUフラグを退避し、Uフラグを“0”(ISPを選択)にした後、割り込みシーケンスを実行します。割り込みルーチンから復帰するときに退避しておいたUフラグを復帰します。ソフトウェア割り込み番号32～63では、命令実行時Uフラグは変化せず、そのとき選択されているSPを使用します。

### 11.1.3 特殊割り込み

特殊割り込みは、ノンマスカブル割り込みです。

#### 11.1.3.1 ウオッヂドッグタイマ割り込み

ウォッヂドッグタイマによる割り込みです。ウォッヂドッグタイマの詳細は、「14. ウォッヂドッグタイマ」を参照してください。

#### 11.1.3.2 発振停止検出割り込み

発振停止検出機能による割り込みです。発振停止検出機能の詳細は「9. クロック発生回路」を参照してください。

#### 11.1.3.3 電圧監視1割り込み

電圧検出回路による割り込みです。CMPA レジスタのIRQ1SEL ビットでノンマスカブル割り込み、またはマスカブル割り込みを選択できます。電圧検出回路の詳細は「6. 電圧検出回路」を参照してください。

#### 11.1.3.4 電圧監視2割り込み

電圧検出回路による割り込みです。CMPA レジスタのIRQ2SEL ビットでノンマスカブル割り込み、またはマスカブル割り込みを選択できます。電圧検出回路の詳細は「6. 電圧検出回路」を参照してください。

#### 11.1.3.5 シングルステップ割り込み、アドレスブレイク割り込み

開発ツール専用の割り込みですので、使用しないでください。

#### 11.1.3.6 アドレス一致割り込み

アドレス一致割り込みは、AIER0 レジスタのAIER00 ビット、AIER1 レジスタのAIER10 ビットのうち、いずれか1つが“1”(アドレス一致割り込み許可)の場合、対応するRMAD0～RMAD1 レジスタで示される番地の命令を実行する直前に発生します。

アドレス一致割り込みの詳細は「11.7 アドレス一致割り込み」を参照してください。

### 11.1.4 周辺機能割り込み

周辺機能割り込みは、マイクロコンピュータ内部の周辺機能による割り込みです。周辺機能割り込みは、マスカブル割り込みです。周辺機能割り込みの割り込み要因は「表 11.2 可変ベクタテーブル」に配置している割り込みとベクタテーブルの番地を参照してください。また、周辺機能の詳細は各周辺機能の説明を参照してください。

### 11.1.5 割り込みと割り込みベクタ

1ベクタは4バイトです。各割り込みベクタには、割り込みルーチンの先頭番地を設定してください。割り込み要求が受け付けられると、割り込みベクタに設定した番地へ分岐します。

図11.2に割り込みベクタを示します。




図11.2 割り込みベクタ

#### 11.1.5.1 固定ベクタテーブル

固定ベクタテーブルは、0FFDCh番地から0FFFFh番地に配置されています。

表11.1に固定ベクタテーブルを示します。固定ベクタのベクタ番地(H)はIDコードチェック機能で使用します。詳細は「25.3 フラッシュメモリ書き換え禁止機能」を参照してください。

表11.1 固定ベクタテーブル

割り込み要因	ベクタ番地 番地(L)～番地(H)	備考	参照先
未定義命令	0FFDCh～0FFDFh	UND命令で割り込み	R8C/Tinyシリーズソフト ウェアマニュアル
オーバフロー	0FFE0h～0FFE3h	INTO命令で割り込み	
BRK命令	0FFE4h～0FFE7h	0FFE6h番地の内容が FFhの場合は可変ベク タテーブル内のベクタ が示す番地から実行	
アドレス一致	0FFE8h～0FFEBh		11.7 アドレス一致割り込み
シングルステップ(注1)	0FFECh～0FFEKh		
ウォッチドッグタイマ、 発振停止検出、 電圧監視1(注2)、 電圧監視2(注3)	0FFF0h～0FFF3h		14. ウォッチドッグタイマ、 9. クロック発生回路、 6. 電圧検出回路
アドレスブレイク(注1)	0FFF4h～0FFF7h		
(予約)	0FFF8h～0FFF Bh		
リセット	0FFFCh～0FFFFh		5. リセット

注1. 開発ツール専用の割り込みですので、使用しないでください。

注2. 電圧監視1割り込みはCMPAレジスタのIRQ1SELビットが“0”(ノンマスカブル割り込み)の場合で  
す。

注3. 電圧監視2割り込みはCMPAレジスタのIRQ2SELビットが“0”(ノンマスカブル割り込み)の場合で  
す。

### 11.1.5.2 可変ベクタテーブル

INTB レジスタに設定された先頭番地から 256 バイトが可変ベクタテーブルの領域となります。

表 11.2 に可変ベクタテーブルを示します。

表 11.2 可変ベクタテーブル

割り込み要因	ベクタ番地(注1) 番地(L)～番地(H)	ソフトウェア 割り込み番号	割り込み制御 レジスタ	参照先
BRK 命令(注2)	+0～+3(0000h～0003h)	0	—	R8C/Tiny シリーズ ユーザーズ マニュアル ソフトウェア編
フラッシュメモリレディ	+4～+7(0004h～0007h)	1	FMRDYIC	25. フラッシュメモリ
—(予約)		2～5	—	—
—(予約)	+24～+27(0018h～001BFh)	6	—	—
タイマ RC	+28～+31(001Ch～001Fh)	7	TRCIC	19. タイマ RC
—(予約)	+32～+35(0020h～0023h)	8	—	—
—(予約)	+36～+39(0024h～0027h)	9	—	—
—(予約)	+40～+43(0028h～002Bh)	10	—	—
UART2 送信/NACK2	+44～+47(002Ch～002Fh)	11	S2TIC	21. シリアルインタフェース (UART2)
UART2 受信/ACK2	+48～+51(0030h～0033h)	12	S2RIC	
キー入力	+52～+55(0034h～0037h)	13	KUPIC	11.6 キー入力割り込み
A/D 変換	+56～+59(0038h～003Bh)	14	ADIC	23. A/D コンバータ
—(予約)	+60～+63(003Ch～003Fh)	15	—	—
—(予約)		16	—	—
UART0 送信	+68～+71(0044h～0047h)	17	S0TIC	20. シリアルインタフェース (UART0)
UART0 受信	+72～+75(0048h～004Bh)	18	S0RIC	
—(予約)		19	—	—
—(予約)		20	—	—
INT2	+84～+87(0054h～0057h)	21	INT2IC	11.4 INT 割り込み
タイマ RA	+88～+91(0058h～005Bh)	22	TRAIC	17. タイマ RA
—(予約)		23	—	—
タイマ RB	+96～+99(0060h～0063h)	24	TRBIC	18. タイマ RB
INT1	+100～+103(0064h～0067h)	25	INT1IC	11.4 INT 割り込み
INT3	+104～+107(0068h～006Bh)	26	INT3IC	
—(予約)		27	—	—
—(予約)		28	—	—
INT0	+116～+119(0074h～0077h)	29	INT0IC	11.4 INT 割り込み
UART2 バス衝突検出	+120～+123(0078h～007Bh)	30	U2BCNIC	21. シリアルインタフェース (UART2)
—(予約)		31	—	—
ソフトウェア(注2)	+128～+131(0080h～0083h)～ +164～+167(00A4h～00A7h)	32～41	—	R8C/Tiny シリーズ ユーザーズ マニュアル ソフトウェア編
センサコントロール ユニット	+168～+171(00A8h～00ABh)	42	SCUIC	24. センサコントロールユ ニット
—(予約)		43～49	—	—
電圧監視1(注3)	+200～+203(00C8h～00CBh)	50	VCMP1IC	6. 電圧検出回路
電圧監視2(注4)	+204～+207(00CCh～00CFh)	51	VCMP2IC	
—(予約)		52～55	—	—
ソフトウェア(注2)	+224～+227(00E0h～00E3h) ～ +252～+255(00FCh～00FFh)	56～63	—	R8C/Tiny シリーズ ユーザーズ マニュアル ソフトウェア編

注1. INTB レジスタが示す番地からの相対番地です。

注2. I フラグによる禁止はできません。

注3. 電圧監視1割り込みはCMPA レジスタのIRQ1SEL ビットが“1”(マスクブル割り込み)の場合です。

注4. 電圧監視2割り込みはCMPA レジスタのIRQ2SEL ビットが“1”(マスクブル割り込み)の場合です。

## 11.2 レジスタの説明

### 11.2.1 割り込み制御レジスタ

(S2TIC、S2RIC、KUPIC、ADIC、S0TIC、S0RIC、TRAIC、TRBIC、U2BCNIC、SCUIC、VCMP1IC、VCMP2IC)

アドレス 004Bh 番地(S2TIC)、004Ch 番地(S2RIC)、004Dh 番地(KUPIC)、004Eh 番地(ADIC)、  
0051h 番地(S0TIC)、0052h 番地(S0RIC)、0056h 番地(TRAIC)、0058h 番地(TRBIC)、  
005Eh 番地(U2BCNIC)、006Ah 番地(SCUIC)、0072h 番地(VCMP1IC)、0073h 番地(VCMP2IC)

ビット	b7	b6	b5	b4	b3	b2	b1	b0
シンボル	—	—	—	—	IR	ILVL2	ILVL1	ILVL0
リセット後の値	X	X	X	X	X	0	0	0

ビット	シンボル	ビット名	機能	R/W
b0	ILVL0	割り込み優先レベル選択ビット	b2 b1 b0 0 0 0 : レベル0 (割り込み禁止) 0 0 1 : レベル1 0 1 0 : レベル2 0 1 1 : レベル3 1 0 0 : レベル4 1 0 1 : レベル5 1 1 0 : レベル6 1 1 1 : レベル7	R/W
b1	ILVL1		R/W	
b2	ILVL2		R/W	
b3	IR	割り込み要求ビット	0 : 割り込み要求なし 1 : 割り込み要求あり	R/W (注1)
b4	—	何も配置されていない。書く場合、“0”を書いてください。読んだ場合、その値は不定。	—	—
b5	—			
b6	—			
b7	—			

注1. IR ビットは “0” のみ書けます( “1” を書かないでください)。

割り込み制御レジスタの変更は、そのレジスタに対応する割り込み要求が発生しない箇所で行ってください。「11.9.5 割り込み制御レジスタの変更」を参照してください。

### 11.2.2 割り込み制御レジスタ(FMRDYIC、TRCIC)

アドレス 0041h番地(FMRDYIC)、0047h番地(TRCIC)

ビット	b7	b6	b5	b4	b3	b2	b1	b0
シンボル	—	—	—	—	IR	ILVL2	ILVL1	ILVL0
リセット後の値	X	X	X	X	X	0	0	0

ビット	シンボル	ビット名	機能	R/W
b0	ILVL0	割り込み優先レベル選択ビット	b <sub>2</sub> b <sub>1</sub> b <sub>0</sub> 0 0 0 : レベル0(割り込み禁止) 0 0 1 : レベル1 0 1 0 : レベル2 0 1 1 : レベル3 1 0 0 : レベル4 1 0 1 : レベル5 1 1 0 : レベル6 1 1 1 : レベル7	R/W
b1	ILVL1			R/W
b2	ILVL2			R/W
b3	IR	割り込み要求ビット	0 : 割り込み要求なし 1 : 割り込み要求あり	R
b4	—	何も配置されていない。書く場合、“0”を書いてください。読んだ場合、その値は不定。		—
b5	—			
b6	—			
b7	—			

割り込み制御レジスタの変更は、そのレジスタに対応する割り込み要求が発生しない箇所で行ってください。「11.9.5 割り込み制御レジスタの変更」を参照してください。

### 11.2.3 INT*i*割り込み制御レジスタ (INT*i*C)(*i* = 0 ~ 3)

アドレス 0055h番地(INT2IC)、0059h番地(INT1IC)、005Ah番地(INT3IC)、005Dh番地(INT0IC)

ビット	b7	b6	b5	b4	b3	b2	b1	b0
シンボル	—	—	—	POL	IR	ILVL2	ILVL1	ILVL0
リセット後の値	X	X	0	0	X	0	0	0

ビット	シンボル	ビット名	機能	R/W
b0	ILVL0	割り込み優先レベル選択ビット <small>b2 b1 b0</small>	000 : レベル0(割り込み禁止) 001 : レベル1 010 : レベル2 011 : レベル3 100 : レベル4 101 : レベル5 110 : レベル6 111 : レベル7	R/W
b1	ILVL1			R/W
b2	ILVL2			R/W
b3	IR	割り込み要求ビット	0 : 割り込み要求なし 1 : 割り込み要求あり	R/W (注1)
b4	POL	極性切り替えビット(注3)	0 : 立ち下がりエッジを選択 1 : 立ち上がりエッジを選択(注2)	R/W
b5	—	予約ビット	"0"にしてください	R/W
b6	—	何も配置されていない。書く場合、“0”を書いてください。読んだ場合、その値は不定。		—
b7	—			

注1. IRビットは“0”のみ書けます(“1”を書かないでください)。

注2. INTENレジスタのINT*i*PLビットが“1”(両エッジ)の場合、POLビットを“0”(立ち下がりエッジを選択)にしてください。

注3. POLビットを変更すると、IRビットが“1”(割り込み要求あり)になることがあります。「11.9.4 割り込み要因の変更」を参照してください。

割り込み制御レジスタの変更は、そのレジスタに対応する割り込み要求が発生しない箇所で行ってください。「11.9.5 割り込み制御レジスタの変更」を参照してください。

### 11.3 割り込み制御

マスカブル割り込みの許可、禁止、受け付ける優先順位の設定について説明します。ここで説明する内容は、ノンマスカブル割り込みには該当しません。

マスカブル割り込みの許可、禁止は、FLG レジスタのIフラグ、IPL、各割り込み制御レジスタのILVL2～ILVL0ビットで行います。また、割り込み要求の有無は、各割り込み制御レジスタのIRビットに示されます。

#### 11.3.1 Iフラグ

Iフラグは、マスカブル割り込みを許可または禁止します。Iフラグを“1”(許可)にすると、マスカブル割り込みは許可され、“0”(禁止)にするとすべてのマスカブル割り込みは禁止されます。

#### 11.3.2 IRビット

IRビットは割り込み要求が発生すると、“1”(割り込み要求あり)になります。割り込み要求が受け付けられ、対応する割り込みベクタに分岐した後、IRビットは“0”(割り込み要求なし)になります。

IRビットはプログラムによって“0”にできます。“1”を書かないでください。

ただし、タイマRC割り込み、フラッシュメモリ割り込みでは、IRビットの動作が違います。「11.8 タイマRC割り込み、フラッシュメモリ割り込み(複数の割り込み要求要因を持つ割り込み)、センサコントロールユニット割り込み(単数の割り込み要求要因を持つ割り込み)」を参照してください。

#### 11.3.3 ILVL2～ILVL0ビット、IPL

割り込み優先レベルは、ILVL2～ILVL0ビットで設定できます。

表11.3に割り込み優先レベルの設定を、表11.4にIPLにより許可される割り込み優先レベルを示します。

割り込み要求が受け付けられる条件を次に示します。

- Iフラグ = 1
- IRビット = 1
- 割り込み優先レベル > IPL

Iフラグ、IRビット、ILVL2～ILVL0ビット、IPLはそれぞれ独立しており、互いに影響を与えることはありません。

表11.3 割り込み優先レベルの設定

ILVL2～ILVL0	割り込み優先レベル	優先順位
000b	レベル0(割り込み禁止)	—
001b	レベル1	↓ 低い → 高い
010b	レベル2	
011b	レベル3	
100b	レベル4	
101b	レベル5	
110b	レベル6	
111b	レベル7	

表11.4 IPLにより許可される割り込み優先レベル

IPL	許可される割り込み優先レベル
000b	レベル1以上を許可
001b	レベル2以上を許可
010b	レベル3以上を許可
011b	レベル4以上を許可
100b	レベル5以上を許可
101b	レベル6以上を許可
110b	レベル7以上を許可
111b	すべてのマスカブル割り込みを禁止

### 11.3.4 割り込みシーケンス

割り込み要求が受け付けられてから割り込みルーチンが実行されるまでの、割り込みシーケンスについて説明します。

命令実行中に割り込み要求が発生すると、その命令の実行終了後に優先順位が判定され、次のサイクルから割り込みシーケンスに移ります。ただし、SMOVF、SSTR、RMPAの各命令は、命令実行中に割り込み要求が発生すると、命令の動作を一時中断し割り込みシーケンスに移ります。

割り込みシーケンスでは、次のように動作します。

図11.3に割り込みシーケンスの実行時間を示します。

- (1) 00000h番地を読むことで、CPUは割り込み情報(割り込み番号、割り込み要求レベル)を獲得します。その後、該当する割り込みのIRビットが“0”(割り込み要求なし)になります(注2)。
- (2) 割り込みシーケンス直前のFLGレジスタをCPU内部の一時レジスタ(注1)に退避します。
- (3) FLGレジスタのうち、Iフラグ、Dフラグ、Uフラグは次のようになります。  
Iフラグは“0”(割り込み禁止)  
Dフラグは“0”(シングルステップ割り込みは割り込み禁止)  
Uフラグは“0”(ISPを指定)  
ただし、Uフラグは、ソフトウェア割り込み番号32～63のINT命令を実行した場合は変化しません。
- (4) CPU内部の一時レジスタ(注1)をスタックに退避します。
- (5) PCをスタックに退避します。
- (6) IPLに、受け付けた割り込みの割り込み優先レベルを設定します。
- (7) 割り込みベクタに設定された割り込みルーチンの先頭番地がPCに入ります。

割り込みシーケンス終了後は、割り込みルーチンの先頭番地から命令を実行します。

注1. ユーザは使用できません。

注2. タイマRC割り込みのIRビットの動作は「11.8 タイマRC割り込み、フラッシュメモリ割り込み(複数の割り込み要求要因を持つ割り込み)、センサコントロールユニット割り込み(単数の割り込み要求要因を持つ割り込み)」を参照してください。




図11.3 割り込みシーケンスの実行時間

### 11.3.5 割り込み応答時間

図11.4に割り込み応答時間を示します。割り込み応答時間は、割り込み要求が発生してから割り込みルーチン内の最初の命令を実行するまでの時間です。この時間は、割り込み要求発生時点から、そのとき実行している命令が終了するまでの時間(図11.4の(a))と割り込みシーケンスを実行する時間(20サイクル(b))で構成されます。




図11.4 割り込み応答時間

### 11.3.6 割り込み要求受付時のIPLの変化

マスカブル割り込みの割り込み要求が受け付けられると、IPLには受け付けた割り込み優先レベルが設定されます。

ソフトウェア割り込みと特殊割り込み要求が受け付けられると表11.5に示す値がIPLに設定されます。

表11.5にソフトウェア割り込み、特殊割り込み受け付け時のIPLの値を示します。

表11.5 ソフトウェア割り込み、特殊割り込み受け付け時のIPLの値

割り込み優先レベルを持たない割り込み要因	設定されるIPLの値
ウォッチドッグタイマ、発振停止検出、電圧監視1、電圧監視2、アドレスブレイク	7
ソフトウェア、アドレス一致、シングルステップ	変化しない

### 11.3.7 レジスタ退避

割り込みシーケンスでは、FLG レジスタと PC をスタックに退避します。

スタックへは PC の上位 4 ビットと FLG レジスタの上位 4 ビット (IPL)、下位 8 ビットの合計 16 ビットをまず退避し、次に PC の下位 16 ビットを退避します。

図 11.5 に割り込み要求受け付け前と後のスタックの状態を示します。

他の必要なレジスタは、割り込みルーチンの最初でプログラムによって退避してください。PUSHM 命令を用いると、現在使用しているレジスタバンクの複数のレジスタ(注1)を、1 命令で退避できます。

注1. R0、R1、R2、R3、A0、A1、SB、FB レジスタから選択できます。




図 11.5 割り込み要求受け付け前と後のスタックの状態

割り込みシーケンスで行われるレジスタ退避動作は、8ビットずつ4回に分けて退避されます。  
図11.6にレジスタ退避動作を示します。




図11.6 レジスタ退避動作

### 11.3.8 割り込みルーチンからの復帰

割り込みルーチンの最後でREIT命令を実行すると、スタックに退避していた割り込みシーケンス直前のFLGレジスタとPCが復帰します。その後、割り込み要求受け付け前に実行していたプログラムに戻ります。

割り込みルーチン内でプログラムによって退避したレジスタは、REIT命令実行前にPOPM命令などを使用して復帰してください。

### 11.3.9 割り込み優先順位

1命令実行中に2つ以上の割り込み要求が発生した場合は、優先順位の高い割り込みが受け付けられます。

マスクアブル割り込み(周辺機能)の優先レベルは、ILVL2～ILVL0ビットによって任意に選択できます。ただし、割り込み優先レベルが同じ設定値の場合は、ハードウェアで設定されている優先順位の高い割り込みが受け付けられます。

ウォッチドッグタイマ割り込みなど、特殊割り込みの優先順位はハードウェアで設定されています。

図11.7にハードウェア割り込みの割り込み優先順位を示します。

ソフトウェア割り込みは割り込み優先順位の影響を受けません。命令を実行すると割り込みルーチンを実行します。




図11.7 ハードウェア割り込みの割り込み優先順位

### 11.3.10 割り込み優先レベル判定回路

割り込み優先レベル判定回路は、最も優先順位の高い割り込みを選択するための回路です。

図11.8に割り込み優先レベルの判定回路を示します。




図11.8 割り込み優先レベルの判定回路

## 11.4 INT割り込み

### 11.4.1 INT<sub>i</sub>割り込み( $i = 0 \sim 3$ )

INT<sub>i</sub>割り込みはINT<sub>i</sub>入力による割り込みです。INT<sub>i</sub>割り込みを使用するときはINTENレジスタのINTiENビット“1”(許可)にしてください。極性をINTENレジスタのINTiPLビットとINTiICレジスタのPOLビットで選択できます。INT1、INT3入力は入力端子を選択できます。

また、3種類のサンプリングクロックを持つデジタルフィルタを通して入力することも可能です。INT0端子はタイマRCのパルス出力強制遮断入力と、タイマRBの外部トリガ入力と兼用です。INT2端子はタイマRAのイベント入力有効と兼用です。

表11.6にINT割り込みの端子構成を示します。

表11.6 INT割り込みの端子構成

端子名	割り当てる端子	入出力	機能
<u>INT0</u>	P4_5	入力	<u>INT0</u> 割り込み入力、タイマRBの外部トリガ入力、タイマRCのパルス出力強制遮断入力
<u>INT1</u>	P1_5、P1_7、P2_0またはP3_5	入力	<u>INT1</u> 割り込み入力
<u>INT2</u>	P3_4	入力	<u>INT2</u> 割り込み入力、タイマRAのイベント入力有効
<u>INT3</u>	P3_3またはP3_7	入力	<u>INT3</u> 割り込み入力

### 11.4.2 INT割り込み入力端子選択レジスタ (INTSR)

アドレス 018Eh番地

ビット	b7	b6	b5	b4	b3	b2	b1	b0
シンボル	—	INT3SEL0	—	—	INT1SEL2	INT1SEL1	INT1SEL0	—
リセット後の値	0	0	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b0	—	何も配置されていない。書く場合、“0”を書いてください。読んだ場合、その値は“0”。	—	—
b1	INT1SEL0	INT1端子選択ビット	b3 b2 b1 0 0 0 : P1_7に割り当てる 0 0 1 : P1_5に割り当てる 0 1 0 : P2_0に割り当てる 0 1 1 : 設定しないでください 1 0 0 : 設定しないでください 1 0 1 : P3_5に割り当てる 上記以外 : 設定しないでください	R/W
b2	INT1SEL1		R/W	
b3	INT1SEL2		R/W	
b4	—	予約ビット	“0”にしてください	R/W
b5	—	何も配置されていない。書く場合、“0”を書いてください。読んだ場合、その値は“0”。	—	—
b6	INT3SEL0	INT3端子選択ビット	0 : P3_3に割り当てる 1 : P3_7に割り当てる	R/W
b7	—	予約ビット	“0”にしてください	R/W

INTSR レジスタは、 $\overline{\text{INT}_i}$  ( $i = 1, 3$ ) の入力をどの端子に割り当てるかを選択するレジスタです。 $\overline{\text{INT}_i}$  を使用する場合は、INTSR レジスタを設定してください。

$\overline{\text{INT}_i}$  の関連レジスタを設定する前に、INTSR レジスタを設定してください。また、 $\overline{\text{INT}_i}$  の動作中は INTSR レジスタの設定値を変更しないでください。

### 11.4.3 低電圧信号モード制御レジスタ (TSMR)

アドレス 0190h 番地

ビット	b7	b6	b5	b4	b3	b2	b1	b0
シンボル	I3LVM	I2LVM	I1LVM	I0LVM	U2LVM	—	U0LVM	LVMPR
リセット後の値	0	0	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b0	LVMPR	低電圧信号モードプロテクトビット	0 : 書き込み禁止 1 : 書き込み許可(注1)	R/W
b1	U0LVM	UART0低電圧信号モード制御ビット(注1)	0 : 低電圧信号モード禁止 1 : 低電圧信号モード許可(注2)	R/W
b2	—	予約ビット	“0”にしてください	R/W
b3	U2LVM	UART2低電圧信号モード制御ビット(注1)	0 : 低電圧信号モード禁止 1 : 低電圧信号モード許可(注2)	R/W
b4	I0LVM	INT0低電圧信号モード制御ビット(注1)	0 : 低電圧信号モード禁止 1 : 低電圧信号モード許可	R/W
b5	I1LVM	INT1低電圧信号モード制御ビット(注1)		R/W
b6	I2LVM	INT2低電圧信号モード制御ビット(注1)		R/W
b7	I3LVM	INT3低電圧信号モード制御ビット(注1)		R/W

注1. LVMPR ビットが “1” (書き込み許可) のとき、UiLVM ( $i = 0, 2$ )、IjLVM ( $j = 0 \sim 3$ ) ビットへの書き込みができます。LVMPR ビットを “1” にした後、UiLVM ( $i = 0, 2$ )、IjLVM ( $j = 0 \sim 3$ ) ビットを書き換えてください。LVMPR ビットに “1” を書き込む場合、“0” を書き込み、連続で “1” を書き込んでください。

注2. UiLVM ( $i = 0, 2$ ) ビットが “1” のとき、UiC0 ( $i = 0, 2$ ) レジスタのNCH ビットの設定にかかわらず、TxDi ( $i = 0, 2$ ) 端子はNチャネルオープンドレイン出力になります。

#### 11.4.4 外部入力許可レジスタ0 (INTEN)

アドレス 01FAh番地

ビット	b7	b6	b5	b4	b3	b2	b1	b0
シンボル	INT3PL	INT3EN	INT2PL	INT2EN	INT1PL	INT1EN	INT0PL	INT0EN
リセット後の値	0	0	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b0	INT0EN	INT0入力許可ビット	0 : 禁止 1 : 許可	R/W
b1	INT0PL	INT0入力極性選択ビット(注1、2)	0 : 片エッジ 1 : 兩エッジ	R/W
b2	INT1EN	INT1入力許可ビット	0 : 禁止 1 : 許可	R/W
b3	INT1PL	INT1入力極性選択ビット(注1、2)	0 : 片エッジ 1 : 兩エッジ	R/W
b4	INT2EN	INT2入力許可ビット	0 : 禁止 1 : 許可	R/W
b5	INT2PL	INT2入力極性選択ビット(注1、2)	0 : 片エッジ 1 : 兩エッジ	R/W
b6	INT3EN	INT3入力許可ビット	0 : 禁止 1 : 許可	R/W
b7	INT3PL	INT3入力極性選択ビット(注1、2)	0 : 片エッジ 1 : 兩エッジ	R/W

注1. INTiPL ビット( $i = 0 \sim 3$ )を“1”(兩エッジ)にする場合、INTiIC レジスタのPOL ビットを“0”(立ち下がりエッジを選択)にしてください。

注2. INTEN レジスタを変更すると、INTiIC レジスタのIR ビットが“1”(割り込み要求あり)になることがあります。  
「11.9.4 割り込み要因の変更」を参照してください。

### 11.4.5 INT入力フィルタ選択レジスタ0 (INTF)

アドレス 01FC<sub>h</sub>番地

ビット	b7	b6	b5	b4	b3	b2	b1	b0
シンボル	INT3F1	INT3F0	INT2F1	INT2F0	INT1F1	INT1F0	INT0F1	INT0F0
リセット後の値	0	0	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b0	INT0F0	INT0入力フィルタ選択ビット	b1 b0 00 : フィルタなし 01 : フィルタあり、f1でサンプリング 10 : フィルタあり、f8でサンプリング 11 : フィルタあり、f32でサンプリング	R/W
b1	INT0F1			R/W
b2	INT1F0	INT1入力フィルタ選択ビット	b3 b2 00 : フィルタなし 01 : フィルタあり、f1でサンプリング 10 : フィルタあり、f8でサンプリング 11 : フィルタあり、f32でサンプリング	R/W
b3	INT1F1			R/W
b4	INT2F0	INT2入力フィルタ選択ビット	b5 b4 00 : フィルタなし 01 : フィルタあり、f1でサンプリング 10 : フィルタあり、f8でサンプリング 11 : フィルタあり、f32でサンプリング	R/W
b5	INT2F1			R/W
b6	INT3F0	INT3入力フィルタ選択ビット	b7 b6 00 : フィルタなし 01 : フィルタあり、f1でサンプリング 10 : フィルタあり、f8でサンプリング 11 : フィルタあり、f32でサンプリング	R/W
b7	INT3F1			R/W

### 11.4.6 $\overline{\text{INT}_i}$ 入力フィルタ ( $i = 0 \sim 3$ )

$\overline{\text{INT}_i}$  入力は、デジタルフィルタを持ちます。サンプリングクロックは INTF レジスタの INTIf0 ~ INTIf1 ビットで選択できます。サンプリングクロックごとに  $\overline{\text{INT}_i}$  のレベルをサンプリングし、レベルが3度一致した時点で、INTIIC レジスタの IR ビットが “1” (割り込み要求あり)になります。

図 11.9 に  $\overline{\text{INT}_i}$  入力フィルタの構成を、図 11.10 に  $\overline{\text{INT}_i}$  入力フィルタ動作例を示します。




図 11.9  $\overline{\text{INT}_i}$  入力フィルタの構成




図 11.10  $\overline{\text{INT}_i}$  入力フィルタ動作例

## 11.5 低電圧信号モード

シリアルインタフェース(UART0とUART2)の通信、およびINT割り込みのINT入力を、低電圧信号で行うことができます。表11.7に低電圧信号を入出力できる端子を示します。

TSMR レジスタの設定で、低電圧信号モードが許可されている端子は、入力時にシュミット入力からCMOS入力へ、切り替わります。また、出力時にはCMOS出力からNチャネルオーブンドレイン出力へ、切り替わります。

CMOS入力の入力しきい値は、VLT0、VLT1 レジスタで設定してください。

低電圧信号モードを使用する場合、入力はすべてCMOS入力となります。シュミット入力は無効となりますので、必ずノイズ対策を実施してください。

表11.7 低電圧信号を入出力できる端子

周辺機能名	端子
シリアルインタフェース	UART0 クロック同期形シリアルI/O クロック非同期形シリアルI/O
	UART2 クロック同期形シリアルI/O クロック非同期形シリアルI/O 特殊モード1 (I <sup>2</sup> Cモード) 特殊モード2 (SSUモード) マルチプロセッサ通信機能
INT	INT0～INT3

## 11.6 キー入力割り込み

$\overline{KI0} \sim \overline{KI3}$ 端子のうち、いずれかの入力エッジでキー入力割り込み要求が発生します。キー入力割り込みは、ウェイトモードやストップモードを解除するキーオンウェイクアップの機能としても使用できます。

KIENレジスタのKLiENビット( $i = 0 \sim 3$ )で、端子をKLi入力として使用するかどうかを選択できます。また、KIENレジスタのKLiPLビットで入力極性を選択できます。

なお、KLiPLビットを“0”(立ち下がりエッジ)にしている $\overline{KLi}$ 端子に“L”を入力していると、他の $\overline{KI0} \sim \overline{KI3}$ 端子の入力は割り込みとして検知されません。同様に、KLiPLビットを“1”(立ち上がりエッジ)にしている $\overline{KLi}$ 端子に“H”を入力していると、他の $\overline{KI0} \sim \overline{KI3}$ 端子の入力は割り込みとして検知されません。

図11.11にキー入力割り込みのブロック図を示します。表11.8にキー入力割り込みの端子構成を示します。




図11.11 キー入力割り込みのブロック図

表11.8 キー入力割り込みの端子構成

端子名	入出力	機能
KI0	入力	KI0割り込み入力
KI1	入力	KI1割り込み入力
KI2	入力	KI2割り込み入力
KI3	入力	KI3割り込み入力

### 11.6.1 キー入力許可レジスタ0 (KIEN)

アドレス 01FEh 番地

ビット	b7	b6	b5	b4	b3	b2	b1	b0
シンボル	KI3PL	KI3EN	KI2PL	KI2EN	KI1PL	KI1EN	KI0PL	KI0EN
リセット後の値	0	0	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b0	KI0EN	KI0入力許可ビット	0 : 禁止 1 : 許可	R/W
b1	KI0PL	KI0入力極性選択ビット	0 : 立ち下がりエッジ 1 : 立ち上がりエッジ	R/W
b2	KI1EN	KI1入力許可ビット	0 : 禁止 1 : 許可	R/W
b3	KI1PL	KI1入力極性選択ビット	0 : 立ち下がりエッジ 1 : 立ち上がりエッジ	R/W
b4	KI2EN	KI2入力許可ビット	0 : 禁止 1 : 許可	R/W
b5	KI2PL	KI2入力極性選択ビット	0 : 立ち下がりエッジ 1 : 立ち上がりエッジ	R/W
b6	KI3EN	KI3入力許可ビット	0 : 禁止 1 : 許可	R/W
b7	KI3PL	KI3入力極性選択ビット	0 : 立ち下がりエッジ 1 : 立ち上がりエッジ	R/W

KIEN レジスタを変更すると、KUPIC レジスタの IR ビットが “1” (割り込み要求あり) になることがあります。「11.9.4 割り込み要因の変更」を参照してください。

## 11.7 アドレス一致割り込み

RMAD<sub>i</sub> (*i* = 0 ~ 1) レジスタで示される番地の命令を実行する直前に、アドレス一致割り込み要求が発生します。デバッガのブレーク機能に使用します。なお、オンチップデバッガ使用時、ユーザシステムでアドレス一致割り込み(AIER0、AIER1、RMAD0、RMAD1 レジスタ、固定ベクタテーブル)を設定しないでください。

RMAD<sub>i</sub> (*i* = 0 ~ 1) には命令の先頭番地を設定してください。割り込みの禁止または許可は AIER<sub>i</sub> レジスタの AIER<sub>i0</sub> ビットで選択できます。アドレス一致割り込みは、I フラグや IPL の影響は受けません。

アドレス一致割り込み要求を受け付けたときに退避される PC の値(「11.3.7 レジスタ退避」参照)は、RMAD<sub>i</sub> レジスタで示される番地の命令によって異なります(正しい戻り先番地がスタックに積まれていません)。したがって、アドレス一致割り込みから復帰する場合、次のいずれかの方法で復帰してください。

- スタックの内容を書き換えて REIT 命令で復帰する
- スタックを POP 命令などを使用して、割り込み要求受け付け前の状態に戻してからジャンプ命令で復帰する

表 11.9 にアドレス一致割り込み要求受け付け時に退避される PC の値を、表 11.10 にアドレス一致割り込み要因と関連レジスタの対応を示します。

表 11.9 アドレス一致割り込み要求受け付け時に退避される PC の値

RMAD <sub>i</sub> レジスタ ( <i>i</i> = 0 ~ 1) で示される番地の命令	退避される PC の値(注 1)
• オペコードが 2 バイトの命令(注 2)	RMAD <sub>i</sub> レジスタで示される番地 +2
• オペコードが 1 バイトの命令(注 2)	
ADD.B:S #IMM8,dest SUB.B:S #IMM8,dest AND.B:S #IMM8,dest OR.B:S #IMM8,dest MOV.B:S #IMM8,dest STZ #IMM8,dest STNZ #IMM8,dest STZX #IMM81,#IMM82,dest CMP.B:S #IMM8,dest PUSHM src POPM dest JMPS #IMM8 JSRS #IMM8 MOV.B:S #IMM,dest (ただし、dest = A0 または A1)	
上記以外	RMAD <sub>i</sub> レジスタで示される番地 +1

注 1. 退避される PC の値 : 「11.3.7 レジスタ退避」参照。

注 2. オペコード : 「R8C/Tiny シリーズ ユーザーズマニュアル ソフトウェア編(RJJ09B0002)」参照。

「第 4 章 命令コード / サイクル数」の各構文の下に、命令コードを示す図があります。  
その図の太枠部分がオペコードです。

表 11.10 アドレス一致割り込み要因と関連レジスタの対応

アドレス一致割り込み要因	アドレス一致割り込み許可ビット	アドレス一致割り込みレジスタ
アドレス一致割り込み 0	AIER00	RMAD0
アドレス一致割り込み 1	AIER10	RMAD1

### 11.7.1 アドレス一致割り込み許可レジスタ*i* (AIER*i*) (*i* = 0 ~ 1)

アドレス 01C3h番地(AIER0)、01C7h番地(AIER1)

ビット	b7	b6	b5	b4	b3	b2	b1	b0	
シンボル	—	—	—	—	—	—	—	AIER00	AIER0 レジスタ
リセット後の値	0	0	0	0	0	0	0	0	

シンボル	—	—	—	—	—	—	—	AIER10	AIER1 レジスタ
リセット後の値	0	0	0	0	0	0	0	0	

ビット	シンボル	ビット名	機能	R/W
b0	AIER <i>i</i> 0	アドレス一致割り込み <i>i</i> 許可ビット	0 : 禁止 1 : 許可	R/W
b1	—	何も配置されていない。書く場合、“0”を書いてください。読んだ場合、その値は“0”。		—
b2	—			
b3	—			
b4	—			
b5	—			
b6	—			
b7	—			

### 11.7.2 アドレス一致割り込みレジスタ*i* (RMAD*i*) (*i* = 0 ~ 1)

アドレス 01C2h～01C0h番地(RMAD0)、01C6h～01C4h番地(RMAD1)

ビット	b7	b6	b5	b4	b3	b2	b1	b0	
シンボル	—	—	—	—	—	—	—	—	
リセット後の値	X	X	X	X	X	X	X	X	

ビット	b15	b14	b13	b12	b11	b10	b9	b8	
シンボル	—	—	—	—	—	—	—	—	
リセット後の値	X	X	X	X	X	X	X	X	

ビット	b23	b22	b21	b20	b19	b18	b17	b16	
シンボル	—	—	—	—	—	—	—	—	
リセット後の値	0	0	0	0	X	X	X	X	

ビット	シンボル	機能	設定可能値	R/W
b19～b0	—	アドレス一致割り込み用アドレス設定レジスタ	00000h～FFFFFh	R/W
b20	—	何も配置されていない。書く場合、“0”を書いてください。読んだ場合、その値は“0”。		—
b21	—			
b22	—			
b23	—			

### 11.8 タイマRC割り込み、フラッシュメモリ割り込み(複数の割り込み要求要因を持つ割り込み)、センサコントロールユニット割り込み(単数の割り込み要求要因を持つ割り込み)

タイマRC割り込み、フラッシュメモリ割り込みは、それぞれ複数の割り込み要求要因を持ち、それらの論理和が割り込み要求になり、割り込み制御レジスタのIRビットに反映されます。このため、これらの周辺機能はそれぞれ独自の割り込み要求要因のステータスレジスタ(以下、ステータスレジスタと称す)と、割り込み要求要因の許可レジスタ(以下、許可レジスタと称す)を持ち、割り込み要求の発生(割り込み制御レジスタのIRビットの変化)を制御しています。

センサコントロールユニットは、単数の割り込み要求要因を持ち、それらの論理和が割り込み要求になり、割り込み制御レジスタのIRビットに反映されます。このため、センサコントロールユニットは割り込み要求要因のステータスレジスタ(以下、ステータスレジスタと称す)と、割り込み要求要因の許可レジスタ(以下、許可レジスタと称す)を持ち、割り込み要求の発生(割り込み制御レジスタのIRビットの変化)を制御しています。

表11.11にタイマRC割り込み、センサコントロールユニット割り込み、フラッシュメモリ割り込み関連レジスタを示します。

表11.11 タイマRC割り込み、センサコントロールユニット割り込み、フラッシュメモリ割り込み関連レジスタ

周辺機能名	割り込み要求要因の ステータスレジスタ	割り込み要求要因の 許可レジスタ	割り込み制御レジスタ
タイマRC	TRCSR	TRCIER	TRCIC
センサコントロールユニット	SIF	SCUIE	SCUIC
フラッシュメモリ	RDYSTI	RDYSTIE	FMRDYIC
	BSYAEI	BSYAEIE	
		CMDERIE	

タイマRC割り込み、フラッシュメモリ割り込みが、Iフラグ、IRビット、ILVL0～ILVL2ビットとIPLの関係で割り込み制御を行うことは、他のマスカブル割り込みと同様です。しかし、複数の割り込み要求要因から、1つの割り込み要求を発生するため、他のマスカブル割り込みとは次のような違いがあります。

- ステータスレジスタのビットが“1”で、それに対応する許可レジスタのビットが“1”(割り込み許可)の場合、割り込み制御レジスタのIRビットが“1”(割り込み要求あり)になります。
- ステータスレジスタのビットと、それに対応する許可レジスタのビットのどちらか、または両方が“0”になるとIRビットが“0”(割り込み要求なし)になります。  
すなわち、IRビットは、一旦“1”になって、割り込みが受け付けられなかった場合も、割り込み要求を保持しません。  
また、IRビットに“0”を書いても“0”なりません。
- ステータスレジスタの各ビットは、割り込みが受け付けられても自動的に“0”なりません。  
このため、IRビットも割り込みが受け付けられたとき自動的に“0”なりません。  
ステータスレジスタの各ビットは割り込みルーチン内で“0”にしてください。ステータスレジスタの各ビットを“0”にする方法はステータスレジスタの図を参照してください。
- 許可レジスタの複数のビットを“1”にしている場合、IRビットが“1”になった後、別の要求要因が成立したとき、IRビットは“1”的ままで変化しません。
- 許可レジスタの複数のビットを“1”にしている場合、どの要求要因による割り込みかは、ステータスレジスタで判定してください。

ステータスレジスタと許可レジスタは各周辺機能の章(「19. タイマRC」、「25. フラッシュメモリ」)を参照してください。

割り込み制御レジスタは「11.3 割り込み制御」を参照してください。

## 11.9 割り込み使用上の注意

### 11.9.1 00000h番地の読み出し

プログラムで00000h番地を読まないでください。マスクアブル割り込みの割り込み要求を受け付けた場合、CPUは割り込みシーケンスの中で割り込み情報(割り込み番号と割り込み要求レベル)を00000h番地から読みます。このとき、受け付けられた割り込みのIRビットが“0”になります。

プログラムで00000h番地を読むと、許可されている割り込みのうち、最も優先順位の高い割り込みのIRビットが“0”になります。そのため、割り込みがキャンセルされたり、予期しない割り込みが発生することがあります。

### 11.9.2 SPの設定

割り込みを受け付ける前に、SPに値を設定してください。リセット後、SPは“0000h”です。そのため、SPに値を設定する前に割り込みを受け付けると、暴走の要因となります。

### 11.9.3 外部割り込み、キー入力割り込み


$\overline{\text{INT0}} \sim \overline{\text{INT3}}$ 端子、 $\overline{\text{KI0}} \sim \overline{\text{KI3}}$ 端子に入力する信号には、CPUの動作クロックに関係なく電気的特性の外部割り込みINT $i$ 入力( $i = 0 \sim 3$ )に示す“L”レベル幅、または“H”レベル幅が必要です。(詳細は「表27.18 (Vcc = 5V)、表27.24 (Vcc = 3V)、表27.30 (Vcc = 2.2V) 外部割り込みINT $i$ 入力( $i = 0 \sim 3$ )、キー入力割り込みK $i$  ( $i = 0 \sim 3$ )」を参照。)

#### 11.9.4 割り込み要因の変更

割り込み要因を変更すると、割り込み制御レジスタのIRビットが“1”(割り込み要求あり)になることがあります。割り込みを使用する場合は、割り込み要因を変更した後、IRビットを“0”(割り込み要求なし)にしてください。

なお、ここで言う割り込み要因の変更とは、各ソフトウェア割り込み番号に割り当てる割り込み要因・極性・タイミングを替えるすべての要素を含みます。したがって、周辺機能のモード変更などが割り込み要因・極性・タイミングに関与する場合は、これらを変更した後、IRビットを“0”(割り込み要求なし)にしてください。周辺機能の割り込みは各周辺機能を参照してください。

図11.12に割り込み要因の変更手順例を示します。



IRビット: 要因を変更する割り込みの、割り込み制御レジスタのビット

- 注1. 上記の設定は個々に実行してください。2つ以上の設定を同時に(1命令で)実行しないでください。
- 注2. 割り込み要求を発生させないために、割り込み要因となる周辺機能を停止させた後、割り込み要因を変更してください。この場合、マスカブル割り込みをすべて禁止にしてよい場合はIFラグを使用してください。  
マスカブル割り込みをすべて禁止にできない場合は、要因を変更する割り込みのILVL0～ILVL2ビットを使用してください。
- 注3. デジタルフィルタありの入力を割り込み要因とする場合は、デジタルフィルタのサンプリングクロックの3サイクル分以上待ってから、IRビットを“0”(割り込み要求なし)にしてください。使用する命令とそれに伴う注意は「11.9.5 割り込み制御レジスタの変更」を参照してください。

図11.12 割り込み要因の変更手順例

### 11.9.5 割り込み制御レジスタの変更

- (a) 割り込み制御レジスタは、そのレジスタに対応する割り込み要求が発生しない箇所で変更してください。割り込み要求が発生する可能性がある場合は、割り込みを禁止した後、割り込み制御レジスタを変更してください。
- (b) 割り込みを禁止して割り込み制御レジスタを変更する場合、使用する命令に注意してください。

#### IR ビット以外のビットの変更

命令の実行中に、そのレジスタに対応する割り込み要求が発生した場合、IR ビットが “1” (割り込み要求あり) にならず、割り込みが無視されることがあります。このことが問題になる場合は、次の命令を使用してレジスタを変更してください。

対象となる命令 ..... AND、OR、BCLR、BSET

#### IR ビットの変更

IR ビットを “0” (割り込み要求なし) にする場合、使用する命令によっては IR ビットが “0” にならないことがあります。IR ビットは MOV 命令を使用して “0” にしてください。

- (c) I フラグを使用して割り込みを禁止にする場合、次の参考プログラム例にしたがって I フラグの設定をしてください。(参考プログラム例の割り込み制御レジスタの変更は (b) を参照してください。)

例1～例3は内部バスと命令キューバッファの影響により割り込み制御レジスタが変更される前に I フラグが “1” (割り込み許可) になることを防ぐ方法です。

例1：NOP命令で割り込み制御レジスタが変更されるまで待たせる例

INT\_SWITCH1:

```
FCLR    I          ; 割り込み禁止
AND.B   #00H, 0056H ; TRAIC レジスタを “00h” にする
NOP
NOP
FSET    I          ; 割り込み許可
```

例2：ダミーリードでFSET命令を待たせる例

INT\_SWITCH2:

```
FCLR    I          ; 割り込み禁止
AND.B   #00H, 0056H ; TRAIC レジスタを “00h” にする
MOV.W   MEM, R0    ; ダミーリード
FSET    I          ; 割り込み許可
```

例3：POPC命令でIフラグを変更する例

INT\_SWITCH3:

```
PUSHC  FLG
FCLR   I          ; 割り込み禁止
AND.B   #00H, 0056H ; TRAIC レジスタを “00h” にする
POPC   FLG        ; 割り込み許可
```

## 12. ID コード領域

ID コード領域は、標準シリアル入出力モードでフラッシュメモリ書き換え禁止機能に使用します。フラッシュメモリ書き換え禁止機能は、フラッシュメモリの読み出し、書き換え、消去を禁止します。

### 12.1 概要

ID コード領域は固定ベクタテーブルの各ベクタ最上位番地のうち、0FFDFh、0FFE3h、0FFE8h、0FFFh、0FFF3h、0FFF7h、0FFF8h 番地です。図 12.1 に ID コード領域を示します。




図 12.1 ID コード領域

## 12.2 機能

ID コード領域は標準シリアル入出力モードで使用します。標準シリアル入出力モードでリセットベクタの3バイト(0FFFCh～0FFEh 番地)が“FFFFFh”ではない場合、ID コード領域に格納されている ID コードと、シリアルライタやオンラインチップデバッギングエミュレータから送られてくる ID コードの一一致を判定し、一致すれば送られてくるコマンドを受け付け、一致しなければ受け付けません。したがって、シリアルライタやオンラインチップデバッギングエミュレータを使用する予定がある場合は、ID コード領域にあらかじめ決めておいた ID コードを書き込んでください。

リセットベクタの3バイト(0FFFCh～0FFEh 番地)が“FFFFFh”的場合、ID コードの判定は行われず、すべてのコマンドが受け付けられます。

ID コード領域はフラッシュメモリ上にあり、SFR ではありません。ROM データとして、プログラムで適切な値を設定してください。

なお、ID コードが ASCII コードの“ALeRASE”になる組み合わせは、強制イレーズ機能で使用する予約語です。また、“Protect”になる組み合わせは標準シリアル入出力モード禁止機能で使用する予約語です。表 12.1 に ID コードの予約語を示します。ID コード格納番地のアドレスとデータがすべて表 12.1 と一致する場合が予約語です。強制イレーズ機能、標準シリアル入出力モード禁止機能を使用しない場合は、この組み合わせ以外の ID コードを使用してください。

表 12.1 ID コードの予約語

ID コード格納番地	ID コードの予約語(ASCII コード)(注 1)		
	ALeRASE	Protect	
0FFDFh	ID1	41h (“A” 大文字)	50h (“P” 大文字)
0FFE3h	ID2	4Ch (“L” 大文字)	72h (“r” 小文字)
0FFEKh	ID3	65h (“e” 小文字)	6Fh (“o” 小文字)
0FFEKh	ID4	52h (“R” 大文字)	74h (“t” 小文字)
0FFF3h	ID5	41h (“A” 大文字)	65h (“e” 小文字)
0FFF7h	ID6	53h (“S” 大文字)	63h (“c” 小文字)
0FFFKh	ID7	45h (“E” 大文字)	74h (“t” 小文字)

注 1. ID コード格納番地のアドレスとデータがすべて表 12.1 と一致する場合が予約語です。

### 12.3 強制イレーズ機能

強制イレーズ機能は、標準シリアル入出力モードで使用します。シリアルライタやオンチップデバッギングエミュレータから送られてくるIDコードが、ASCIIコードの“ALeRASE”の場合、ユーザROM領域をすべて消去します。ただし、IDコード格納番地の内容がASCIIコードの“ALeRASE”以外（「表12.1 IDコードの予約語」以外）、かつOFSレジスタのROMCRビットが“1”、ROMCP1ビットが“0”（ROMコードプロテクト有効）の場合は、強制イレーズを行わず、IDコードチェック機能によるIDコードの判定を行います。表12.2に強制イレーズ機能の条件と動作を示します。

なお、IDコード格納番地の内容をASCIIコードの“ALeRASE”にしておくと、シリアルライタやオンチップデバッギングエミュレータから送られてくるIDコードが“ALeRASE”ならばユーザROM領域を消し、“ALeRASE”以外ならばIDが一致せず、コマンドを受け付けないので、ユーザROM領域を操作できません。

表12.2 強制イレーズ機能の条件と動作

条件			動作
シリアルライタやオンチップデバッギングエミュレータから送られてくるIDコード	IDコード格納番地のIDコード	OFSレジスタのROMCP1、ROMCRビット	
ALeRASE	ALeRASE	—	ユーザROM領域をすべて消去 (強制イレーズ機能)
	ALeRASE以外 (注1)	“01b”以外 (ROMコードプロテクト解除)	IDコードの判定 (IDコードチェック機能)
		“01b” (ROMコードプロテクト有効)	IDコードの判定 (IDコードチェック機能)
ALeRASE以外	ALeRASE	—	IDコードの判定 (IDコードチェック機能。IDコード不一致になる)
	ALeRASE以外 (注1)	—	IDコードの判定 (IDコードチェック機能)

注1. “Protect” の場合は「12.4 標準シリアル入出力モード禁止機能」参照。

### 12.4 標準シリアル入出力モード禁止機能

標準シリアル入出力モード禁止機能は、標準シリアル入出力モードで使用します。IDコード格納番地のIDコードがASCIIコードの“Protect”になる組み合わせ（「表12.1 IDコードの予約語」参照）の場合、シリアルライタやオンチップデバッギングエミュレータとの通信を行いません。このため、シリアルライタやオンチップデバッギングエミュレータによるフラッシュメモリの読み出し、書き込み、消去を禁止できます。

なお、IDコードを“Protect”になる組み合わせにし、かつ、OFSレジスタのROMCRビットを“1”、ROMCP1ビットを“0”（ROMコードプロテクト有効）にしている場合は、シリアルライタやオンチップデバッギングエミュレータによるROMコードプロテクト解除ができません。したがって、シリアルライタやオンチップデバッギングエミュレータでもパラレルライタでも、フラッシュメモリの読み出し、書き込み、消去ができなくなります。

## 12.5 ID コード領域使用上の注意

### 12.5.1 ID コード領域の設定例

ID コード領域はフラッシュメモリ上にあり、SFR ではありません。ROM データとして、プログラムで適切な値を設定してください。次に設定例を示します。

- ID コード領域すべてに “55h” を設定する場合

```
.org 00FFDCH
.lword dummy | (55000000h)      ; UND
.lword dummy | (55000000h)      ; INTO
.lword dummy ; BREAK
.lword dummy | (55000000h)      ; ADDRESS MATCH
.lword dummy | (55000000h)      ; SET SINGLE STEP
.lword dummy | (55000000h)      ; WDT
.lword dummy | (55000000h)      ; ADDRESS BREAK
.lword dummy | (55000000h)      ; RESERVE
```

(プログラムの書式はコンパイラによって異なります。コンパイラのマニュアルで確認してください。)

## 13. オプション機能選択領域

### 13.1 概要

オプション機能選択領域は、リセット後のマイコンの状態や、パラレル入出力モードでの書き換えを禁止する機能を選択する領域です。固定ベクタテーブルのリセットベクタ最上位、0FFFFh 番地および0FFDBh 番地がオプション機能選択領域です。図13.1にオプション機能選択領域を示します。




図 13.1 オプション機能選択領域

## 13.2 レジスタの説明

OFS レジスタおよびOFS2 レジスタは、リセット後のマイコンの状態や、パラレル入出力モードでの書き換えを禁止する機能を選択するレジスタです。

### 13.2.1 オプション機能選択レジスタ (OFS)

アドレス 0FFFFh 番地								
ビット	b7	b6	b5	b4	b3	b2	b1	b0
シンボル	CSPROINI	LVDAS	VDSEL1	VDSEL0	ROMCP1	ROMCR	—	WDTON
リセット後の値	ユーザの設定値(注1)							

ビット	シンボル	ビット名	機能	R/W
b0	WDTON	ウォッチドッグタイマ起動選択ビット	0 : リセット後、ウォッチドッグタイマは自動的に起動 1 : リセット後、ウォッチドッグタイマは停止状態	R/W
b1	—	予約ビット	“1”にしてください	R/W
b2	ROMCR	ROMコードプロテクト解除ビット	0 : ROMコードプロテクト解除 1 : ROMCP1ビット有効	R/W
b3	ROMCP1	ROMコードプロテクトビット	0 : ROMコードプロテクト有効 1 : ROMコードプロテクト解除	R/W
b4	VDSEL0	電圧検出0レベル選択ビット(注2)	<sup>b5 b4</sup> 0 0 : 3.80Vを選択 (Vdet0_3) 0 1 : 2.85Vを選択 (Vdet0_2) 1 0 : 2.35Vを選択 (Vdet0_1) 1 1 : 1.90Vを選択 (Vdet0_0)	R/W
b5	VDSEL1			R/W
b6	LVDAS	電圧検出0回路起動ビット(注3)	0 : リセット後、電圧監視0リセット有効 1 : リセット後、電圧監視0リセット無効	R/W
b7	CSPROINI	リセット後カウントソース保護モード選択ビット	0 : リセット後、カウントソース保護モード有効 1 : リセット後、カウントソース保護モード無効	R/W

注1. OFS レジスタはフラッシュメモリ上にあり、SFRではありません。ROMデータとして、プログラムで適切な値を設定してください。

OFS レジスタに追加書き込みをしないでください。OFS レジスタを含むブロックを消去すると、OFS レジスタは “FFh” になります。

プランク出荷品の出荷時、OFS レジスタは “FFh” です。ユーザでの書き込み後は、書き込んだ値になります。  
書き込み出荷品の出荷時、OFS レジスタの値は、ユーザがプログラムで設定した値です。

注2. VDSEL0～VDSEL1ビットで選択した電圧検出0レベルは、電圧監視0リセットおよびパワーオンリセットの両機能に、同じレベルで設定されます。

注3. パワーオンリセット、電圧監視0リセットを使用する場合、LVDAS ビットを “0” (リセット後、電圧監視0リセット有効)にしてください。

OFS レジスタの設定例は、「13.3.1 オプション機能選択領域の設定例」を参照してください。

### LVDAS ビット(電圧検出0回路起動ビット)

電圧検出0回路で監視する Vdet0 電圧は、VDSEL0～VDSEL1 ビットで選択されます。

### 13.2.2 オプション機能選択レジスタ2 (OFS2)

アドレス 0FFDBh 番地

ビット	b7	b6	b5	b4	b3	b2	b1	b0
シンボル	—	—	—	—	WDTRCS1	WDTRCS0	WDTUFS1	WDTUFS0

リセット後の値

ユーザの設定値(注1)

ビット	シンボル	ビット名	機能	R/W
b0	WDTUFS0	ウォッチドッグタイマアンダフロー 周期設定ビット	b1 b0 0 0 : 03FFh 0 1 : 0FFFh 1 0 : 1FFFh 1 1 : 3FFFh	R/W R/W
b2	WDTRCS0	ウォッチドッグタイマリフレッシュ 受付周期設定ビット	b3 b2 0 0 : 25% 0 1 : 50% 1 0 : 75% 1 1 : 100%	R/W R/W
b3	WDTRCS1			
b4	—	予約ビット	“1”にしてください	R/W
b5	—			
b6	—			
b7	—			

注1. OFS2 レジスタはフラッシュメモリ上にあり、SFR ではありません。ROM データとして、プログラムで適切な値を設定してください。

OFS2 レジスタに追加書き込みをしないでください。OFS2 レジスタを含むブロックを消去すると、OFS2 レジスタは “FFh” になります。

ブランク出荷品の出荷時、OFS2 レジスタは “FFh” です。ユーザでの書き込み後は、書き込んだ値になります。書き込み出荷品の出荷時、OFS2 レジスタの値は、ユーザがプログラムで設定した値です。

OFS2 レジスタの設定例は、「13.3.1 オプション機能選択領域の設定例」を参照してください。

#### WDTRCS0, WDTRCS1ビット(ウォッチドッグタイマリフレッシュ受付周期設定ビット)

ウォッチドッグタイマのカウント開始からアンダフローまでの期間を 100% として、ウォッチドッグタイマのリフレッシュ受付可能な期間を選択できます。

詳細は「14.3.1.1 リフレッシュ受付期間」を参照してください。

### 13.3 オプション機能選択領域使用上の注意

#### 13.3.1 オプション機能選択領域の設定例

オプション機能選択領域はフラッシュメモリ上にあり、SFRではありません。ROMデータとして、プログラムで適切な値を設定してください。次に設定例を示します。

- OFS レジスタに “FFh” を設定する場合

```
.org 00FFFCH  
.lword reset | (OFF000000h)      ; RESET
```

(プログラムの書式はコンパイラによって異なります。コンパイラのマニュアルで確認してください。)

- OFS2 レジスタに “FFh” を設定する場合

```
.org 00FFDBH  
.byte OFFh
```

(プログラムの書式はコンパイラによって異なります。コンパイラのマニュアルで確認してください。)

## 14. ウオッヂドッグタイマ

ウォッヂドッグタイマは、プログラムの暴走を検知する機能です。したがって、システムの信頼性向上のために、ウォッヂドッグタイマを使用されることをお奨めします。

### 14.1 概要

ウォッヂドッグタイマは14ビットのカウンタを持ち、カウントソース保護モードの有効、無効を選択できます。

表14.1にウォッヂドッグタイマの仕様を示します。

ウォッヂドッグタイマリセットの詳細は「5.5 ウォッヂドッグタイマリセット」を参照してください。  
図14.1にウォッヂドッグタイマのブロック図を示します。

表14.1 ウォッヂドッグタイマの仕様

項目	カウントソース保護モード無効時	カウントソース保護モード有効時
カウントソース	CPUクロック	ウォッヂドッグタイマ用 低速オンチップオシレータクロック
カウント動作	ダウンカウント	
カウント開始条件	次のいずれかを選択可能 •リセット後、自動的にカウントを開始 •WDTRレジスタへの書き込みによりカウントを開始	
カウント停止条件	ストップモード、ウェイトモード	なし
ウォッヂドッグタイマ初期条件	•リセット •WDTRレジスタに“00h”、続いて“FFh”を書く(受付期間の設定あり)(注1) •アンダフロー	
アンダフロー時の動作	ウォッヂドッグタイマ割り込み、またはウォッヂドッグタイマリセット	ウォッヂドッグタイマリセット
選択機能	•プリスケーラの分周比 WDTCレジスタのWDTC7ビットで選択 •カウントソース保護モード リセット後に有効か無効かはOFSレジスタのCSPROINIビット(フラッシュメモリ)で選択、リセット後無効の場合はCSPRレジスタのCSPROビット(プログラム)で選択 •リセット後のウォッヂドッグタイマの起動または停止 OFSレジスタのWDTONビット(フラッシュメモリ)で選択 •ウォッヂドッグタイマの初期値 OFS2レジスタのWDTUFS0～WDTUFS1ビットで選択 •ウォッヂドッグタイマのリフレッシュ受付周期 OFS2レジスタのWDTRCS0～WDTRCS1ビットで選択	

注1. WDTRレジスタへは、ウォッヂドッグタイマのカウント動作中に書いてください。




図14.1 ウォッヂ ドッグタイマのブロック図

## 14.2 レジスタの説明

### 14.2.1 プロセッサモードレジスタ1 (PM1)

アドレス 0005h番地

ビット	b7	b6	b5	b4	b3	b2	b1	b0
シンボル	—	—	—	—	—	PM12	—	—
リセット後の値	0	0	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b0	—	予約ビット	“0”にしてください	R/W
b1	—			
b2	PM12	WDT割り込み/リセット切り替え ビット	0 : ウオッヂドッグタイマ割り込み 1 : ウオッヂドッグタイマリセット(注1)	R/W
b3	—	何も配置されていない。書く場合、“0”を書いてください。読んだ場合、その値は“0”。		—
b4	—			
b5	—			
b6	—			
b7	—	予約ビット	“0”にしてください	R/W

注1. PM12ビットはプログラムで“1”を書くと“1”になります(“0”を書いても変化しません)。

CSPRレジスタのCSPROビットが“1”(カウントソース保護モード有効)のとき、PM12ビットは自動的に“1”になります。

PM1レジスタは、PRCRレジスタのPRC1ビットを“1”(書き込み許可)にした後で書き換えてください。

### 14.2.2 ウオッヂドッグタイマリセットレジスタ(WDTR)

アドレス 000Dh番地

ビット	b7	b6	b5	b4	b3	b2	b1	b0
シンボル	—	—	—	—	—	—	—	—
リセット後の値	X	X	X	X	X	X	X	X

ビット	機能	R/W
b7～b0	“00h”を書いて、続いて“FFh”を書くと、ウォッヂドッグタイマは初期化される。 ウォッヂドッグタイマの初期値はOFS2レジスタのWDTUFS0、WDTUFS1ビットで指定される。 (注1)	W

注1. WDTRレジスタへは、ウォッヂドッグタイマのカウント動作中に書いてください。

### 14.2.3 ウォッヂドッグタイマスタートレジスタ(WDTS)

アドレス 000Eh番地

ビット	b7	b6	b5	b4	b3	b2	b1	b0
シンボル	—	—	—	—	—	—	—	—
リセット後の値	X	X	X	X	X	X	X	X

ビット	機能	R/W
b7～b0	このレジスタに対する書き込み命令で、ウォッヂドッグタイマはスタートする。	W

#### 14.2.4 ウオッヂドッグタイマ制御レジスタ(WDTC)

アドレス 000Fh番地

ビット	b7	b6	b5	b4	b3	b2	b1	b0
シンボル	WDTC7	—	—	—	—	—	—	—
出荷時の値	0	0	1	1	1	1	1	1

ビット	シンボル	ビット名	機能	R/W
b0	—	ウォッヂドッグタイマの次のビットが読める。		R
b1	—	OFS2レジスタのWDTUFS1～WDTUFS0ビットが		R
b2	—	“00b”(03FFh)のとき：b5～b0		R
b3	—	“01b”(0FFFh)のとき：b7～b2		R
b4	—	“10b”(1FFFh)のとき：b8～b3		R
b5	—	“11b”(3FFFh)のとき：b9～b4		R
b6	—	予約ビット	読んだ場合、その値は“0”	R
b7	WDTC7	プリスケーラ選択ビット	0：16分周 1：128分周	R/W

#### 14.2.5 カウントソース保護モードレジスタ(CSPR)

アドレス 001Ch番地

ビット	b7	b6	b5	b4	b3	b2	b1	b0
シンボル	CSPRO	—	—	—	—	—	—	—
リセット後の値	0	0	0	0	0	0	0	0

上記はOFSレジスタのCSPROINIビットが“1”的場合

リセット後の値	1	0	0	0	0	0	0	0
---------	---	---	---	---	---	---	---	---

上記はOFSレジスタのCSPROINIビットが“0”的場合

ビット	シンボル	ビット名	機能	R/W
b0	—	予約ビット	“0”にしてください	R/W
b1	—			
b2	—			
b3	—			
b4	—			
b5	—			
b6	—			
b7	CSPRO	カウントソース保護モード選択ビット(注1)	0：カウントソース保護モード無効 1：カウントソース保護モード有効	R/W

注1. CSPROビットを“1”にするためには、“0”を書いた後、続いて“1”を書いてください。プログラムでは“0”にできません。また、“0”を書いた後、“1”を書くまでの間は、割り込みとDTC起動を禁止してください。

### 14.2.6 オプション機能選択レジスタ (OFS)

アドレス 0FFFFh番地

ビット	b7	b6	b5	b4	b3	b2	b1	b0
シンボル	CSPROINI	LVDAS	VDSEL1	VDSEL0	ROMCP1	ROMCR	—	WDTON
リセット後の値	ユーザの設定値(注1)							

ビット	シンボル	ビット名	機能	R/W
b0	WDTON	ウォッヂドッグタイマ起動選択ビット	0 : リセット後、ウォッヂドッグタイマは自動的に起動 1 : リセット後、ウォッヂドッグタイマは停止状態	R/W
b1	—	予約ビット	“1”にしてください	R/W
b2	ROMCR	ROMコードプロテクト解除ビット	0 : ROMコードプロテクト解除 1 : ROMCP1ビット有効	R/W
b3	ROMCP1	ROMコードプロテクトビット	0 : ROMコードプロテクト有効 1 : ROMコードプロテクト解除	R/W
b4	VDSEL0	電圧検出0レベル選択ビット(注2)	<sup>b5 b4</sup> 0 0 : 3.80Vを選択 (Vdet0_3) 0 1 : 2.85Vを選択 (Vdet0_2) 1 0 : 2.35Vを選択 (Vdet0_1) 1 1 : 1.90Vを選択 (Vdet0_0)	R/W
b5	VDSEL1			R/W
b6	LVDAS	電圧検出0回路起動ビット(注3)	0 : リセット後、電圧監視0リセット有効 1 : リセット後、電圧監視0リセット無効	R/W
b7	CSPROINI	リセット後カウントソース保護モード選択ビット	0 : リセット後、カウントソース保護モード有効 1 : リセット後、カウントソース保護モード無効	R/W

注1. OFS レジスタはフラッシュメモリ上にあり、SFRではありません。ROMデータとして、プログラムで適切な値を設定してください。

OFS レジスタに追加書き込みをしないでください。OFS レジスタを含むブロックを消去すると、OFS レジスタは “FFh” になります。

ブランク出荷品の出荷時、OFS レジスタは “FFh” です。ユーザでの書き込み後は、書き込んだ値になります。  
書き込み出荷品の出荷時、OFS レジスタの値は、ユーザがプログラムで設定した値です。

注2. VDSEL0～VDSEL1ビットで選択した電圧検出0レベルは、電圧監視0リセットおよびパワーオンリセットの両機能に、同じレベルで設定されます。

注3. パワーオンリセット、電圧監視0リセットを使用する場合、LVDAS ビットを “0” (リセット後、電圧監視0リセット有効)にしてください。

OFS レジスタの設定例は、「13.3.1 オプション機能選択領域の設定例」を参照してください。

#### LVDAS ビット(電圧検出0回路起動ビット)

電圧検出0回路で監視する Vdet0 電圧は、VDSEL0～VDSEL1 ビットで選択されます。

### 14.2.7 オプション機能選択レジスタ2 (OFS2)

アドレス 0FFDBh番地

ビット	b7	b6	b5	b4	b3	b2	b1	b0
シンボル	—	—	—	—	WDTRCS1	WDTRCS0	WDTUFS1	WDTUFS0

リセット後の値

ユーザの設定値(注1)

ビット	シンボル	ビット名	機能	R/W
b0	WDTUFS0	ウォッヂドッグタイマアンダフロー 周期設定ビット	b1 b0 0 0 : 03FFh 0 1 : 0FFFh 1 0 : 1FFFh 1 1 : 3FFFh	R/W R/W
b2	WDTRCS0	ウォッヂドッグタイマリフレッシュ 受付周期設定ビット	b3 b2 0 0 : 25% 0 1 : 50% 1 0 : 75% 1 1 : 100%	R/W R/W
b3	WDTRCS1			
b4	—	予約ビット	“1”にしてください	R/W
b5	—			
b6	—			
b7	—			

注1. OFS2 レジスタはフラッシュメモリ上にあり、SFR ではありません。ROM データとして、プログラムで適切な値を設定してください。

OFS2 レジスタに追加書き込みをしないでください。OFS2 レジスタを含むブロックを消去すると、OFS2 レジスタは “FFh” になります。

ブランク出荷品の出荷時、OFS2 レジスタは “FFh” です。ユーザでの書き込み後は、書き込んだ値になります。書き込み出荷品の出荷時、OFS2 レジスタの値は、ユーザがプログラムで設定した値です。

OFS2 レジスタの設定例は、「13.3.1 オプション機能選択領域の設定例」を参照してください。

#### WDTRCS0,WDTRCS1ビット(ウォッヂドッグタイマリフレッシュ受付周期設定ビット)

ウォッヂドッグタイマのカウント開始からアンダフローまでの期間を 100% として、ウォッヂドッグタイマのリフレッシュ受付可能な期間を選択できます。

詳細は「14.3.1.1 リフレッシュ受付期間」を参照してください。

### 14.3 動作説明

#### 14.3.1 複数モードに関わる共通事項

##### 14.3.1.1 リフレッシュ受付期間

ウォッヂドッグタイマへのリフレッシュ動作(WDTR レジスタへの書き込み)を受付できる期間を、OFS2 レジスタの WDTRCS0 ~ WDTRCS1 ビットで選択できます。図 14.2 にウォッヂドッグタイマのリフレッシュ受付期間を示します。

ウォッヂドッグタイマのカウント開始からアンダフローまでの期間を 100% として、受付可能な期間内に実行されたリフレッシュ動作が受け付けられます。受付可能な期間以外に実行されたリフレッシュ動作は、不正な書き込みとして、ウォッヂドッグタイマ割り込みまたはウォッヂドッグタイマリセット(PM1 レジスタの PM12 ビットで選択)が発生します。

なお、ウォッヂドッグタイマのカウント停止中にリフレッシュ動作を実行しないでください。




図 14.2 ウォッヂドッグタイマのリフレッシュ受付期間

### 14.3.2 カウントソース保護モード無効時

カウントソース保護モード無効時、ウォッヂドッグタイマのカウントソースはCPUクロックです。

表14.2にウォッヂドッグタイマの仕様(カウントソース保護モード無効時)を示します。

表14.2 ウォッヂドッグタイマの仕様(カウントソース保護モード無効時)

項目	仕様
カウントソース	CPUクロック
カウント動作	ダウンカウント
周期	プリスケーラの分周比(n) × ウォッヂドッグタイマのカウント値(m) (注1) CPUクロック n : 16または128 (WDTCレジスタのWDTC7ビットで選択) m : OFS2レジスタのWDTUFS0～WDTUFS1ビットで設定した値 例: CPUクロックが20MHzで、プリスケーラが16分周し、WDTUFS1～WDTUFS0ビットが“11b” (“3FFFh”)の場合、周期は約13.1ms
ウォッヂドッグタイマ初期化条件	<ul style="list-style-type: none"> <li>• リセット</li> <li>• WDTRレジスタに“00h”、続いて“FFh”を書く(注3)</li> <li>• アンダフロー</li> </ul>
カウント開始条件	リセット後のウォッヂドッグタイマの動作を、OFSレジスタ(0FFFFh番地)のWDTONビット(注2)で選択 <ul style="list-style-type: none"> <li>• WDTONビットが“1”(リセット後、ウォッヂドッグタイマは停止状態)のとき リセット後、ウォッヂドッグタイマとプリスケーラは停止しており、WDTSレジスタに書くことにより、カウントを開始</li> <li>• WDTONビットが“0”(リセット後、ウォッヂドッグタイマは自動的に起動)のとき リセット後、自動的にウォッヂドッグタイマとプリスケーラがカウントを開始</li> </ul>
カウント停止条件	ストップモード、ウェイトモード(解除後、保持されていた値からカウントを継続)
アンダフロー時の動作	<ul style="list-style-type: none"> <li>• PM1レジスタのPM12ビットが“0”的とき ウォッヂドッグタイマ割り込み</li> <li>• PM1レジスタのPM12ビットが“1”的とき ウォッヂドッグタイマリセット(「5.5 ウォッヂドッグタイマリセット」参照)</li> </ul>

注1. ウォッヂドッグタイマはWDTRレジスタに“00h”、続いて“FFh”を書くと初期化されます。プリスケーラはリセット後、初期化されています。したがって、ウォッヂドッグタイマの周期には、プリスケーラによる誤差が生じます。

注2. WDTONビットはプログラムでは変更できません。WDTONビットを設定する場合は、フラッシュライタで0FFFFh番地のb0に“0”を書き込んでください。

注3. WDTRレジスタへは、ウォッヂドッグタイマのカウント動作中に書いてください。

### 14.3.3 カウントソース保護モード有効時

カウントソース保護モード有効時、ウォッヂドッグタイマのカウントソースはウォッヂドッグタイマ用低速オンチップオシレータクロックです。プログラムの暴走時にCPUクロックが停止しても、ウォッヂドッグタイマにクロックを供給できます。

表14.3にウォッヂドッグタイマの仕様(カウントソース保護モード有効時)を示します。

表14.3 ウォッヂドッグタイマの仕様(カウントソース保護モード有効時)

項目	仕様
カウントソース	低速オンチップオシレータクロック
カウント動作	ダウンカウント
周期	<p>ウォッヂドッグタイマのカウント値(m)            ウォッヂドッグタイマ用低速オンチップオシレータクロック            m : OFS2レジスタのWDTUFS0～WDTUFS1ビットで設定した値            例：ウォッヂドッグタイマ用低速オンチップオシレータクロックが125kHzで、            WDTUFS1～WDTUFS0ビットが“00b”(“03FFh”)の場合、周期は約8.2ms</p>
ウォッヂドッグタイマ初期化条件	<ul style="list-style-type: none"> <li>• リセット</li> <li>• WDTRレジスタに“00h”、続いて“FFh”を書く(注3)</li> <li>• アンダフロー</li> </ul>
カウント開始条件	<p>リセット後のウォッヂドッグタイマの動作を、OFSレジスタ(0FFFFh番地)のWDTONビット(注1)で選択</p> <ul style="list-style-type: none"> <li>• WDTONビットが“1”(リセット後、ウォッヂドッグタイマは停止状態)のとき            リセット後、ウォッヂドッグタイマとプリスケーラは停止しており、WDTSレジスタに書くことにより、カウントを開始</li> <li>• WDTONビットが“0”(リセット後、ウォッヂドッグタイマは自動的に起動)のとき            リセット後、自動的にウォッヂドッグタイマとプリスケーラがカウントを開始</li> </ul>
カウント停止条件	なし(カウント開始後はウェイトモード、ストップモードでも停止しない。)
アンダフロー時の動作	ウォッヂドッグタイマリセット(「5.5 ウォッヂドッグタイマリセット」参照)
レジスタ、ビット	<ul style="list-style-type: none"> <li>• CSPRレジスタのCSPROビットを“1”(カウントソース保護モード有効)にすると(注2)、次が自動的に設定される               <ul style="list-style-type: none"> <li>-ウォッヂドッグタイマ用低速オンチップオシレータが発振</li> <li>-PM1レジスタのPM12ビットを“1”(ウォッヂドッグタイマのアンダフロー時、ウォッヂドッグタイマリセット)</li> </ul> </li> </ul>

注1. WDTONビットはプログラムでは変更できません。WDTONビットを設定する場合は、フラッシュライタで0FFFFh番地のb0に“0”を書き込んでください。

注2. OFSレジスタのCSPROINIビットに“0”を書いても、CSPROビットは“1”になります。CSPROINIビットはプログラムでは変更できません。CSPROINIビットを設定する場合は、フラッシュライタで0FFFFh番地のb7に“0”を書き込んでください。

注3. WDTRレジスタへは、ウォッヂドッグタイマのカウント動作中に書いてください。

## 15. DTC

DTC(データトランスマニコントローラ)は、CPUを使わずにSFRと内蔵メモリの間でデータを転送する機能で、1チャネルを搭載しています。DTCは周辺機能割り込みによって起動し、データ転送します。DTCはCPUと同じデータバスを使用し、DTCのバス使用権はCPUよりも優先されます。

DTCのデータ転送を制御するコントロールデータ(転送元アドレス、転送先アドレス、動作モードなど)をDTCコントロールデータ領域上に配置します。DTCは起動するたびにコントロールデータを読み出し、データ転送します。

### 15.1 概要

表15.1にDTCの仕様を示します。

表15.1 DTCの仕様

項目		仕様
起動要因		22要因
配置可能なコントロールデータ		24通り
転送可能なアドレス空間		64Kバイト空間(00000h~0FFFFh)
最大転送回数	ノーマルモード	256回
	リピートモード	255回
最大転送 ブロックサイズ	ノーマルモード	256バイト
	リピートモード	255バイト
転送単位		バイト
転送モード	ノーマルモード	DTCCTjレジスタが“1”から“0”になる転送で終了する
	リピートモード	DTCCTjレジスタが“1”から“0”になる転送終了後、リピートエリアのアドレスを初期化し、DTRLDjレジスタの値がDTCCTjレジスタへリロードして転送を継続する
アドレス制御	ノーマルモード	固定、または加算
	リピートモード	リピートエリアでないアドレスを固定、または加算
起動要因優先度		「表15.5 DTC起動要因とDTCベクタアドレス」参照
割り込み要求	ノーマルモード	DTCCTjレジスタが“1”から“0”になるデータ転送時に、CPUへ起動要因となった割り込み要求が発生し、データ転送終了後に割り込み処理を行います
	リピートモード	DTCCRjレジスタのRPTINTビットが“1”(割り込み発生許可)のとき、DTCCTjレジスタが“1”から“0”になるデータ転送時に、CPUへ起動要因となった割り込み要求が発生し、データ転送終了後に割り込み処理を行います
転送開始		DTCENiレジスタのDTCENi0～DTCENi7ビットを“1”(起動許可)にすると、DTC起動要因が発生するたびにデータ転送を開始する
転送停止	ノーマルモード	<ul style="list-style-type: none"> <li>• DTCENi0～DTCENi7ビットを“0”(起動禁止)にする</li> <li>• DTCCTjレジスタが“1”から“0”になるデータ転送が終了したとき</li> </ul>
	リピートモード	<ul style="list-style-type: none"> <li>• DTCENi0～DTCENi7ビットを“0”(起動禁止)にする</li> <li>• RPTINTビットが“1”(割り込み発生許可)のとき、DTCCTjレジスタが“1”から“0”になるデータ転送が終了したとき</li> </ul>

i = 0 ~ 3, 5, 6, j = 0 ~ 23




図15.1 DTCのブロック図

## 15.2 レジスタの説明

DTCは起動するとコントロールデータ領域に配置したコントロールデータ(DTCCRj、DTBLSj、DTCCTj、DTRLDj、DTSARj、DTDARj, j = 0~23)を読み出し、DTC内の制御レジスタ(DTCCR、DTBLS、DTCCT、DTRLD、DTSAR、DTDAR)へ転送します。DTCのデータ転送終了後、DTC内の制御レジスタの内容をコントロールデータ領域へ書き戻します。

DTCCR、DTBLS、DTCCT、DTRLD、DTSAR、DTDARの各レジスタは直接アクセスできません。

DTCCRj、DTBLSj、DTCCTj、DTRLDj、DTSARj、DTDARjはDTCコントロールデータ領域の2C40h～2CFFh番地にコントロールデータとして配置し、直接アクセスできます。

また、DTCTL、DTCENi (i = 0~3, 5, 6) レジスタは直接アクセスできます。

### 15.2.1 DTC制御レジスタj(DTCCRj)(j=0~23)

アドレス「表15.4 コントロールデータの配置アドレス」参照

ビット	b7	b6	b5	b4	b3	b2	b1	b0
シンボル	—	—	RPTINT	CHNE	DAMOD	SAMOD	RPTSEL	MODE
リセット後の値	X	X	X	X	X	X	X	X

ビット	シンボル	ビット名	機能	R/W
b0	MODE	転送モード選択ビット	0: ノーマルモード 1: リピートモード	R/W
b1	RPTSEL	リピートエリア選択ビット(注1)	0: 転送先がリピートエリア 1: 転送元がリピートエリア	R/W
b2	SAMOD	ソースアドレス制御ビット(注2)	0: 固定 1: 加算	R/W
b3	DAMOD	デスティネーションアドレス制御ビット(注2)	0: 固定 1: 加算	R/W
b4	CHNE	チェイン転送許可ビット(注3)	0: チェイン転送禁止 1: チェイン転送許可	R/W
b5	RPTINT	リピートモード割り込み許可ビット(注1)	0: 割り込み発生禁止 1: 割り込み発生許可	R/W
b6	—	予約ビット	“0”にしてください	R/W
b7	—			

注1. MODEビットが“1”(リピートモード)のときに有効です。

注2. リピートエリアに対するSAMODビットとDAMODビットの設定は無効です。

注3. DTCCR23レジスタのCHNEビットは“0”(チェイン転送禁止)にしてください。

### 15.2.2 DTCブロックサイズレジスタj(DTBLSj)(j=0~23)

アドレス「表15.4 コントロールデータの配置アドレス」参照

ビット	b7	b6	b5	b4	b3	b2	b1	b0
シンボル	—	—	—	—	—	—	—	—
リセット後の値	X	X	X	X	X	X	X	X

ビット	機能	設定可能値	R/W
b7~b0	1回の起動で転送するデータブロックサイズを設定する	00h~FFh(注1)	R/W

注1. “00h”的ときブロックサイズは256バイトになります。

### 15.2.3 DTC転送回数レジスタj (DTCCTj)(j = 0 ~ 23)

アドレス「表15.4 コントロールデータの配置アドレス」参照

ビット	b7	b6	b5	b4	b3	b2	b1	b0
シンボル	—	—	—	—	—	—	—	—
リセット後の値	X	X	X	X	X	X	X	X

ビット	機能	設定可能値	R/W
b7~b0	DTCのデータ転送回数を設定する	00h~FFh(注1)	R/W

注1. “00h”のとき転送回数は256回になります。DTCが起動するたびに減算(-1)されます。

### 15.2.4 DTC転送回数リロードレジスタj (DTRLDj)(j = 0 ~ 23)

アドレス「表15.4 コントロールデータの配置アドレス」参照

ビット	b7	b6	b5	b4	b3	b2	b1	b0
シンボル	—	—	—	—	—	—	—	—
リセット後の値	X	X	X	X	X	X	X	X

ビット	機能	設定可能値	R/W
b7~b0	リピートモード動作でこのレジスタの値をDTCCTレジスタへリロードする	00h~FFh(注1)	R/W

注1. DTCCTレジスタの初期値を設定してください。

### 15.2.5 DTCソースアドレスレジスタj (DTSARj)(j = 0 ~ 23)

アドレス「表15.4 コントロールデータの配置アドレス」参照

ビット	b7	b6	b5	b4	b3	b2	b1	b0
シンボル	—	—	—	—	—	—	—	—
リセット後の値	X	X	X	X	X	X	X	X

ビット	b15	b14	b13	b12	b11	b10	b9	b8
シンボル	—	—	—	—	—	—	—	—
リセット後の値	X	X	X	X	X	X	X	X

ビット	機能	設定可能値	R/W
b15~b0	データ転送時の転送元アドレスを指定する	0000h~FFFFh	R/W

### 15.2.6 DTCデスティネーションアドレスレジスタj (DTDARj)(j = 0 ~ 23)

アドレス「表15.4 コントロールデータの配置アドレス」参照

ビット	b7	b6	b5	b4	b3	b2	b1	b0
シンボル	—	—	—	—	—	—	—	—
リセット後の値	X	X	X	X	X	X	X	X

ビット	b15	b14	b13	b12	b11	b10	b9	b8
シンボル	—	—	—	—	—	—	—	—
リセット後の値	X	X	X	X	X	X	X	X

ビット	機能	設定可能値	R/W
b15~b0	データ転送時の転送先アドレスを指定する	0000h~FFFFh	R/W

### 15.2.7 DTC起動許可レジスタ i (DTCENi)(i = 0 ~ 3、5、6)

アドレス 0088h番地(DTCEN0)、0089h番地(DTCEN1)、008Ah番地(DTCEN2)、008Bh番地(DTCEN3)、  
008Dh番地(DTCEN5)、008Eh番地(DTCEN6)

ビット	b7	b6	b5	b4	b3	b2	b1	b0
シンボル	DTCENi7	DTCENi6	DTCENi5	DTCENi4	DTCENi3	DTCENi2	DTCENi1	DTCENi0
リセット後の値	0	0	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b0	DTCENi0	DTC起動許可ビット(注1)	0 : 起動禁止 1 : 起動許可	R/W
b1	DTCENi1			R/W
b2	DTCENi2			R/W
b3	DTCENi3			R/W
b4	DTCENi4			R/W
b5	DTCENi5			R/W
b6	DTCENi6			R/W
b7	DTCENi7			R/W

注1. このビットの動作については「15.3.7 割り込み要因」を参照してください。

DTCENi レジスタは、各割り込み要因による DTC 起動の許可または禁止を制御します。表 15.2 に割り込み要因と DTCENi0～DTCENi7 (i = 0～3、5、6) ビットの対応を示します。

表 15.2 割り込み要因と DTCENi0～DTCENi7 (i = 0～3、5、6) ビットの対応

レジスタ	DTCENi7 ビット	DTCENi6 ビット	DTCENi5 ビット	DTCENi4 ビット	DTCENi3 ビット	DTCENi2 ビット	DTCENi1 ビット	DTCENi0 ビット
DTCEN0	INT0	INT1	INT2	INT3	—	—	—	—
DTCEN1	キー入力	A/D 変換	UART0 受信	UART0 送信	—	—	UART2 受信	UART2 送信
DTCEN2	—	—	電圧監視2	電圧監視1	センサ コントロール ユニット データ転送要求	—	タイマ RC インプット キャプチャ/ コンペア一致A	タイマ RC インプット キャプチャ/ コンペア一致B
DTCEN3	タイマ RC インプット キャプチャ/ コンペア一致C	タイマ RC インプット キャプチャ/ コンペア一致D	—	—	—	—	—	—
DTCEN5	—	—	—	—	—	—	—	—
DTCEN6	—	タイマ RA	—	タイマ RB	フラッシュ レディ ステータス	—	—	—

### 15.2.8 DTC起動制御レジスタ(DTCTL)

アドレス 0080h番地

ビット	b7	b6	b5	b4	b3	b2	b1	b0
シンボル	—	—	—	—	—	—	NMIF	—
リセット後の値	0	0	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b0	—	予約ビット	“0”にしてください	R/W
b1	NMIF	ノンマスカブル割り込み発生ビット (注1)	0：ノンマスカブル割り込みなし 1：ノンマスカブル割り込み発生	R/W
b2	—	何も配置されていない。書く場合、“0”を書いてください。読んだ場合、その値は“0”。 — — — — —	—	
b3	—			
b4	—			
b5	—			
b6	—			
b7	—			

注1. 読んだ結果が“1”的場合、同じビットに“0”を書くと“0”になります。読んだ結果が“0”的場合、同じビットに“0”を書いても変化しません。“1”を書いた場合は変化しません。

DTCTL レジスタは、ノンマスカブル割り込み(ウォッチドッグタイマ、発振停止検出、電圧監視1、電圧監視2)発生時のDTC起動を制御するレジスタです。

#### NMIFビット(ノンマスカブル割り込み発生ビット)

NMIF ビットは、ウォッチドッグタイマ割り込み、発振停止検出割り込み、電圧監視1割り込み、電圧監視2割り込みのいずれかが発生すると“1”になります。

NMIF ビットが“1”的場合、DTC起動を許可している割り込みが発生してもDTCは起動しません。DTC転送中にNMIF ビットが“1”になっても、その転送を終了するまで行います。

割り込み要因がウォッチドッグタイマのとき、WDTC レジスタの WDTC7 ビットを“0”(プリスクエーラが16分周)にしている場合は、割り込み要因発生からCPUクロックの16サイクル待ってから、WDTC7 ビットを“1”(プリスクエーラが128分周)にしている場合は割り込み要因発生からCPUクロックの128サイクル待ってから、NMIF ビットに“0”を書いてください。

割り込み要因が発振停止検出のとき、OCD レジスタの OCD1 ビットを“0”(発振停止検出割り込み禁止)にした後で、NMIF ビットに“0”を書いてください。

## 15.3 動作説明

### 15.3.1 概要

DTCが起動すると、DTCコントロールデータ領域からコントロールデータを読み出し、このコントロールデータに従ってデータ転送を行い、データ転送後のコントロールデータをDTCコントロールデータ領域へ書き戻します。24組のコントロールデータをDTCコントロールデータ領域へ格納でき、24通りのデータ転送ができます。

転送モードにはノーマルモードとリピートモードがあります。また、DTCCR<sub>j</sub> ( $j = 0 \sim 23$ ) レジスタのCHNEビットが“1”(チェイン転送許可)のとき、1つの起動要因に対して複数のコントロールデータを読み出し、連続してデータを転送します(チェイン転送)。

転送元アドレスは16ビット長のDTSAR<sub>j</sub> レジスタ、転送先アドレスは16ビット長のDTDAR<sub>j</sub> レジスタで指定します。DTSAR<sub>j</sub> レジスタとDTDAR<sub>j</sub> レジスタは、データ転送後、コントロールデータに従って独立に加算されるか固定されます。

### 15.3.2 起動要因

DTCは割り込み要因により起動します。図15.2にDTC起動要因の制御ブロック図を示します。

DTCを起動する割り込み要因は、DTCEN<sub>i</sub> ( $i = 0 \sim 3, 5, 6$ ) レジスタで選択します。

データ転送(チェイン転送の場合、連続して行う最初の転送)の設定が

- ノーマルモードでDTCC<sub>Tj</sub> ( $j = 0 \sim 23$ ) レジスタが“0”になる転送
- リピートモードでDTCCR<sub>j</sub> レジスタのRPTINTビットが“1”(割り込み発生許可)かつDTCC<sub>Tj</sub> レジスタが“0”になる転送

のとき、DTCは動作中にDTCEN<sub>i</sub> レジスタの対応するDTCEN<sub>i0</sub>～DTCEN<sub>i7</sub> ビットを“0”(起動禁止)にします。

データ転送の設定がどちらでもなく、起動要因がタイマRC、フラッシュメモリの割り込み要因である場合、DTCは動作中に起動要因となった割り込み要因フラグを“0”にします。

表15.3にDTC起動要因とDTC動作中に“0”にする割り込み要因フラグを示します。

複数の起動要因が同時に発生した場合には、DTC起動要因の優先順位に従ってDTCを起動します。

DTCの動作が終了した時点で複数のDTC起動要因が発生している場合には、優先順位に従って次の転送を行います。

DTC起動は割り込み要求動作と異なり、Iフラグや割り込み制御レジスタの影響を受けませんので、割り込みが禁止されているときなど、割り込み要求が受け付けられない場合でもDTC起動要求を受け付けることができます。DTC起動許可にした割り込み要因が発生しても割り込み制御レジスタのIRビットは変化しません。




図 15.2 DTC 起動要因の制御ブロック図

表 15.3 DTC 起動要因と DTC 動作中に “0” にする割り込み要因フラグ

DTC 起動要因	“0” にする割り込み要因フラグ
タイマ RC インプットキャプチャ / コンペア一致 A	TRCSR レジスタの IMFA ビット
タイマ RC インプットキャプチャ / コンペア一致 B	TRCSR レジスタの IMFb ビット
タイマ RC インプットキャプチャ / コンペア一致 C	TRCSR レジスタの IMFc ビット
タイマ RC インプットキャプチャ / コンペア一致 D	TRCSR レジスタの IMFd ビット
フラッシュレディステータス	FST レジスタの RDYSTI ビット

### 15.3.3 コントロールデータの配置とDTCベクターテーブル

コントロールデータは先頭アドレスから、DTCCRj、DTBLSj、DTCCTj、DTRLDj、DTSARj、DTDARj ( $j = 0 \sim 23$ ) レジスタの順に配置します。表15.4にコントロールデータの配置アドレスを示します。

表15.4 コントロールデータの配置アドレス

レジスタ シンボル	コントロール データ番号	アドレス	DTCCRj レジスタ	DTBLSj レジスタ	DTCCTj レジスタ	DTRLDj レジスタ	DTSARj レジスタ (下位 8ビット)	DTSARj レジスタ (上位 8ビット)	DTDARj レジスタ (下位 8ビット)	DTDARj レジスタ (上位 8ビット)
DTCD0	コントロール データ0	2C40h～ 2C47h	2C40h	2C41h	2C42h	2C43h	2C44h	2C45h	2C46h	2C47h
DTCD1	コントロール データ1	2C48h～ 2C4Fh	2C48h	2C49h	2C4Ah	2C4Bh	2C4Ch	2C4Dh	2C4Eh	2C4Fh
DTCD2	コントロール データ2	2C50h～ 2C57h	2C50h	2C51h	2C52h	2C53h	2C54h	2C55h	2C56h	2C57h
DTCD3	コントロール データ3	2C58h～ 2C5Fh	2C58h	2C59h	2C5Ah	2C5Bh	2C5Ch	2C5Dh	2C5Eh	2C5Fh
DTCD4	コントロール データ4	2C60h～ 2C67h	2C60h	2C61h	2C62h	2C63h	2C64h	2C65h	2C66h	2C67h
DTCD5	コントロール データ5	2C68h～ 2C6Fh	2C68h	2C69h	2C6Ah	2C6Bh	2C6Ch	2C6Dh	2C6Eh	2C6Fh
DTCD6	コントロール データ6	2C70h～ 2C77h	2C70h	2C71h	2C72h	2C73h	2C74h	2C75h	2C76h	2C77h
DTCD7	コントロール データ7	2C78h～ 2C7Fh	2C78h	2C79h	2C7Ah	2C7Bh	2C7Ch	2C7Dh	2C7Eh	2C7Fh
DTCD8	コントロール データ8	2C80h～ 2C87h	2C80h	2C81h	2C82h	2C83h	2C84h	2C85h	2C86h	2C87h
DTCD9	コントロール データ9	2C88h～ 2C8Fh	2C88h	2C89h	2C8Ah	2C8Bh	2C8Ch	2C8Dh	2C8Eh	2C8Fh
DTCD10	コントロール データ10	2C90h～ 2C97h	2C90h	2C91h	2C92h	2C93h	2C94h	2C95h	2C96h	2C97h
DTCD11	コントロール データ11	2C98h～ 2C9Fh	2C98h	2C99h	2C9Ah	2C9Bh	2C9Ch	2C9Dh	2C9Eh	2C9Fh
DTCD12	コントロール データ12	2CA0h～ 2CA7h	2CA0h	2CA1h	2CA2h	2CA3h	2CA4h	2CA5h	2CA6h	2CA7h
DTCD13	コントロール データ13	2CA8h～ 2CAFh	2CA8h	2CA9h	2CAAh	2CABh	2CACh	2CADh	2CAEh	2CAFh
DTCD14	コントロール データ14	2CB0h～ 2CB7h	2CB0h	2CB1h	2CB2h	2CB3h	2CB4h	2CB5h	2CB6h	2CB7h
DTCD15	コントロール データ15	2CB8h～ 2CBFh	2CB8h	2CB9h	2CBAh	2CBBh	2CBCh	2CBDh	2CBEh	2CBFh
DTCD16	コントロール データ16	2CC0h～ 2CC7h	2CC0h	2CC1h	2CC2h	2CC3h	2CC4h	2CC5h	2CC6h	2CC7h
DTCD17	コントロール データ17	2CC8h～ 2CCFh	2CC8h	2CC9h	2CCAh	2CCBh	2CCCh	2CCDh	2CCEh	2CCFh
DTCD18	コントロール データ18	2CD0h～ 2CD7h	2CD0h	2CD1h	2CD2h	2CD3h	2CD4h	2CD5h	2CD6h	2CD7h
DTCD19	コントロール データ19	2CD8h～ 2CDFh	2CD8h	2CD9h	2CDAh	2CDBh	2CDCh	2CDDh	2CDEh	2CDFh
DTCD20	コントロール データ20	2CE0h～ 2CE7h	2CE0h	2CE1h	2CE2h	2CE3h	2CE4h	2CE5h	2CE6h	2CE7h
DTCD21	コントロール データ21	2CE8h～ 2CEFh	2CE8h	2CE9h	2CEAh	2CEBh	2CECh	2CEDh	2CEEh	2CEFh
DTCD22	コントロール データ22	2CF0h～ 2CF7h	2CF0h	2CF1h	2CF2h	2CF3h	2CF4h	2CF5h	2CF6h	2CF7h
DTCD23	コントロール データ23	2CF8h～ 2CFFh	2CF8h	2CF9h	2CFAh	2CFBh	2CFCh	2CFDh	2CFEh	2CFFh

$j = 0 \sim 23$

DTCが起動すると、起動要因ごとに割り当てられているベクタテーブルから読み出したデータによりコントロールデータを決定し、DTCコントロールデータ領域上に配置されたコントロールデータを読み出します。

表15.5にDTC起動要因とDTCベクタアドレスを示します。起動要因ごとにDTCベクタテーブルが1バイトあり、“00000000b”～“00010111b”的データ(表15.4のコントロールデータ番号)を格納し、24組のコントロールデータから1つを選択します。

図15.3～図15.5にDTC内部動作のフローチャートを示します。

表15.5 DTC起動要因とDTCベクタアドレス

割り込み要因発生元	名称	要因番号	DTCベクタアドレス	優先順位
外部入力	INT0	0	2C00h	高 ↑
	INT1	1	2C01h	
	INT2	2	2C02h	
	INT3	3	2C03h	
	(予約)	4	2C04h	
キー入力	キー入力	8	2C08h	
A/D	A/D変換	9	2C09h	
UART0	UART0受信	10	2C0Ah	
	UART0送信	11	2C0Bh	
(予約)	—	12	2C0Ch	
	—	13	2C0Dh	
UART2	UART2受信	14	2C0Eh	
	UART2送信	15	2C0Fh	
電圧検出回路	電圧監視2	18	2C12h	
	電圧監視1	19	2C13h	
センサコントロールユニット	データ転送要求	20	2C14h	
タイマRC	インプットキャプチャ/コンペア一致A	22	2C16h	
	インプットキャプチャ/コンペア一致B	23	2C17h	
	インプットキャプチャ/コンペア一致C	24	2C18h	
	インプットキャプチャ/コンペア一致D	25	2C19h	
(予約)	—	26	2C1Ah	↓ 低
	—	27	2C1Bh	
	—	28	2C1Ch	
	—	29	2C1Dh	
	—	30	2C1Eh	
	—	31	2C1Fh	
	—	32	2C20h	
	—	33	2C21h	
タイマRA	タイマRA	49	2C31h	
タイマRB	タイマRB	51	2C33h	
フラッシュメモリ	フラッシュレディステータス	52	2C34h	




図 15.3 DTC 起動要因がタイマ RC、フラッシュメモリの割り込み要因でないときの DTC 内部動作フローチャート




図 15.4 DTC 起動要因がタイマ RC の割り込み要因であるときの DTC 内部動作フローチャート




図15.5 DTC起動要因がフラッシュレディステータスであるときのDTC内部動作フローチャート

### 15.3.4 ノーマルモード

1回の起動で1～256バイトをデータ転送します。転送回数は1～256回です。DTCCT<sub>j</sub> ( $j = 0 \sim 23$ ) レジスタが“0”になるデータ転送を行うとき、DTC動作中にCPUへの割り込み要求を発生します。

表15.6にノーマルモードでのレジスタ機能を示します。図15.6にノーマルモードでのデータ転送を示します。

表15.6 ノーマルモードでのレジスタ機能

レジスタ	シンボル	機能
DTC ブロックサイズレジスタ <sub>j</sub>	DTBLS <sub>j</sub>	1回の起動で転送するデータブロックサイズ
DTC 転送回数レジスタ <sub>j</sub>	DTCCT <sub>j</sub>	データ転送回数
DTC 転送回数リロードレジスタ <sub>j</sub>	DTRLD <sub>j</sub>	使用しません
DTC ソースアドレスレジスタ <sub>j</sub>	DTSAR <sub>j</sub>	データの転送元アドレス
DTC デスティネーションアドレスレジスタ <sub>j</sub>	DTDAR <sub>j</sub>	データの転送先アドレス

$j = 0 \sim 23$




図15.6 ノーマルモードでのデータ転送

### 15.3.5 リピートモード

1回の起動で1～255バイトをデータ転送します。転送元、転送先のいずれか一方をリピートエリアに指定します。転送回数は1～255回です。指定回数の転送が終了すると、DTCCCT<sub>j</sub> ( $j = 0 \sim 23$ ) レジスタおよびリピートエリアに指定したアドレスが初期化され、転送を繰り返します。DTCCR<sub>j</sub> レジスタのRPTINTビットが“1”(割り込み発生許可)でDTCCCT<sub>j</sub> レジスタが“0”になるデータ転送をDTCが行うとき、DTC動作中にCPUへの割り込み要求を発生します。

リピートエリアに指定したアドレスの初期値の下位8ビットを“00h”にしてください。また、指定回数の転送が終了するまでに、転送するデータサイズを255バイト以内にしてください。

表15.7にリピートモードでのレジスタ機能を示します。図15.7にリピートモードでのデータ転送を示します。

表15.7 リピートモードでのレジスタ機能

レジスタ	シンボル	機能
DTC ブロックサイズレジスタ <sub>j</sub>	DTBLS <sub>j</sub>	1回の起動で転送するデータブロックサイズ
DTC 転送回数レジスタ <sub>j</sub>	DTCCCT <sub>j</sub>	データ転送回数
DTC 転送回数リロードレジスタ <sub>j</sub>	DTRLD <sub>j</sub>	このレジスタの値をDTCCCTレジスタへリロード (データ転送回数を初期化)
DTC ソースアドレスレジスタ <sub>j</sub>	DTSAR <sub>j</sub>	データの転送元アドレス
DTC デスティネーションアドレスレジスタ <sub>j</sub>	DTDAR <sub>j</sub>	データの転送先アドレス

$j = 0 \sim 23$




図15.7 リピートモードでのデータ転送

### 15.3.6 チェイン転送

DTCCR $j$  ( $j = 0 \sim 22$ ) レジスタのCHNE ビットが “1” (チェイン転送許可) のとき、1つの起動要因で複数のデータ転送を連続してできます。図15.8にチェイン転送のフローを示します。

DTC が起動すると、起動要因に対応した DTC ベクタアドレスから読み出したデータによりコントロールデータを選択し、DTC コントロールデータ領域上に配置されたコントロールデータを読み出します。読み出したコントロールデータのCHNE ビットが “1” (チェイン転送許可) であれば、転送終了後、連続して配置した次のコントロールデータを読み出して転送します。この動作を CHNE ビットが “0” (チェイン転送禁止) のコントロールデータのデータ転送が終了するまで続けます。

DTCCR23 レジスタのCHNE ビットは “0” (チェイン転送禁止)にしてください。




図15.8 チェイン転送のフロー

### 15.3.7 割り込み要因

DTC がノーマルモードで DTCC $Tj$  ( $j = 0 \sim 23$ ) レジスタが “0” になるデータ転送を実行するとき、およびリピートモードで DTCCR $j$  レジスタのRPTINT ビットが “1” (割り込み発生許可)かつDTCC $Tj$  レジスタが “0” になるデータ転送を実行するとき、DTC動作中にCPUに対して起動要因となった割り込み要求を発生します。ただし、起動要因がフラッシュレディステータスであるとき、CPUに対して割り込み要求を発生しません。

このCPUに対する割り込み要求は、Iフラグや割り込み制御レジスタの影響を受けます。チェイン転送では、連続して行われる最初の転送の転送回数や、RPTINT ビットによって割り込み要求の発生の有無が決まります。CPUに対して割り込み要求が発生するとき、対応する起動要因のDTCE $Ni$  ( $i = 0 \sim 3, 5, 6$ ) レジスタのDTCE $Ni0$ ～DTCE $Ni7$  ( $i = 0 \sim 3, 5, 6$ ) ビットは “0” (起動禁止)になります。

### 15.3.8 動作タイミング

DTCコントロールデータ領域上に配置したコントロールデータの読み出しあは5サイクルかかります。コントロールデータ書き戻しはコントロールデータの設定によりサイクル数が異なります。

図15.9にDTCの動作タイミング例を、図15.10にチェイン転送時のDTCの動作タイミング例を示します。表15.8にコントロールデータ書き戻し仕様を示します。




図15.9 DTCの動作タイミング例




図15.10 チェイン転送時のDTCの動作タイミング例

表15.8 コントロールデータ書き戻し仕様

DTCCR レジスタの b3~b0	動作モード	アドレス制御		書き戻すコントロールデータ				サイクル数
		ソース	デスティ ネーション	DTCCTj レジスタ	DTRLDj レジスタ	DTSARj レジスタ	DTDARj レジスタ	
“00X0b”	ノーマル モード	固定	固定	書き戻す	書き戻す	書き戻さない	書き戻さない	1
“01X0b”		加算	固定	書き戻す	書き戻す	書き戻す	書き戻さない	2
“10X0b”		固定	加算	書き戻す	書き戻す	書き戻さない	書き戻す	2
“11X0b”		加算	加算	書き戻す	書き戻す	書き戻す	書き戻す	3
“0X11b”	リピート モード	リピート エリア	固定	書き戻す	書き戻す	書き戻す	書き戻さない	2
“1X11b”			加算	書き戻す	書き戻す	書き戻す	書き戻す	3
“X001b”		固定	リピート エリア	書き戻す	書き戻す	書き戻さない	書き戻す	2
“X101b”		加算		書き戻す	書き戻す	書き戻す	書き戻す	3

j = 0 ~ 23

X : 0または1

### 15.3.9 DTC実行サイクル数

表15.9にDTC起動時の実行状態と必要なサイクル数を示します。表15.10にデータ転送に必要なサイクル数を示します。

表15.9 DTC起動時の実行状態と必要なサイクル数

ペクタ読み出し	コントロールデータ		データ読み出し	データ書き込み	内部動作
	読み出し	書き戻し			
1	5	(注2)	(注1)	(注1)	2

注1. データ読み出し / データ書き込みに必要なサイクル数は「表 15.10 データ転送に必要なサイクル数」を参照してください。

注2. コントロールデータの書き戻しに必要なサイクル数は「表 15.8 コントロールデータ書き戻し仕様」を参照してください。

DTBLSj ( $j = 0 \sim 23$ ) レジスタ = N とすると、データ転送時、

- (1)  $N = 2n$  (偶数) のとき、n回の2バイト転送
- (2)  $N = 2n+1$  (奇数) のとき、n回の2バイト転送後、1回の1バイト転送を実行します。

表15.10 データ転送に必要なサイクル数

実行状態	転送単位	内部RAM (DTC転送中)		内部ROM (プログラム ROM)	内部ROM (データ フラッシュ)	SFR (ワードアクセス)		SFR (バイトアクセス)	SFR (DTCコントロール データ領域)	
		偶数番地	奇数番地			偶数番地	奇数番地		偶数番地	奇数番地
データ 読み出し	1バイトSK1	1	—	1	2	2	—	2	—	1
	2バイトSK2	1	2	2	4	2	4	4	1	2
データ 書き込み	1バイトSL1	1	—	—	—	2	—	2	—	1
	2バイトSL2	1	2	—	—	2	4	4	1	2

実行サイクル数は下記計算式で求められます。

$$\text{実行サイクル数} = 1 + \sum [\text{式A}] + 2$$

Σは1つの起動要因で転送する回数分(CHNEビットが“1”に設定されている数+1)の和

- (1)  $N = 2n$  (偶数) のとき

$$\text{式A} = J + n \cdot SK2 + n \cdot SL2$$

- (2)  $N = 2n + 1$  (奇数) のとき

$$\text{式A} = J + n \cdot SK2 + 1 \cdot SK1 + n \cdot SL2 + 1 \cdot SL1$$

J : コントロールデータ読み出しサイクル数(5サイクル)+書き戻しに必要なサイクル数

16ビット単位でアクセスする必要のあるレジスタに対して、データ読み出しちゃはデータ書き込みを行う場合は、DTBLSj ( $j = 0 \sim 23$ ) レジスタに2以上の偶数値を設定してください。

DTCは16ビット単位でアクセスします。

### 15.3.10 DTC起動要因受付と割り込み要因フラグ

#### 15.3.10.1 フラッシュメモリ、タイマRC以外の割り込み要因

DTC起動要因がフラッシュメモリ、タイマRC以外の割り込み要因であるとき、DTCは割り込み要因が発生してからCPUクロックの8～12サイクルの間、同じDTC起動要因を受け付けることができません。ソフトウェアコマンド実行時に割り込み要因が発生した場合、CPUクロックの9～16サイクルの間、同じDTC起動要因を受け付けることができません。また、DTC動作中にDTC起動要因が発生し、受け付けられた場合には、その要因によってDTCが起動する直前のDTC転送終了後からCPUクロックの8～12サイクルの間、同じDTC起動要因を受け付けることができません。DTCが起動する直前のDTC転送終了直後にソフトウェアコマンドが実行される場合には、CPUクロックの16サイクルの間、同じDTC起動要因を受け付けることができません。

#### 15.3.10.2 フラッシュメモリ

DTC起動要因がフラッシュレディステータスのとき、FSTレジスタのRDYSTIビットが“1”（フラッシュレディステータス割り込み要求あり）になってからDTCが“0”（フラッシュレディステータス割り込み要求なし）にするまで、フラッシュレディステータス割り込み要求が発生しても、DTC起動要因になりません。DTCがRDYSTIビットを“0”にした後、フラッシュレディステータス割り込み要求が発生すると、DTCは起動要因として受け付けます。RDYSTIビットが“1”になってから、DTCが割り込み要因フラグを“0”にするまで、CPUクロックの8～12サイクル必要です。ソフトウェアコマンド実行時にフラッシュレディステータス割り込みが発生した場合、DTCが割り込み要因フラグを“0”にするまで、CPUクロックの9～16サイクル必要です。また、DTC動作中にフラッシュレディステータス割り込み要求が発生し、DTC起動要因として受け付けられた場合には、その要因によってDTCが起動する直前のDTC転送終了後からCPUクロックの8～12サイクル後に、RDYSTIビットが“0”になります。DTCが起動する直前のDTC転送終了直後にソフトウェアコマンドが実行される場合には、CPUクロックの16サイクル後に、RDYSTIビットが“0”になります。

#### 15.3.10.3 タイマRC

DTC起動要因がタイマRCの割り込み要因であるとき、割り込み要因フラグが“1”になってからDTCが割り込み要因フラグを“0”にするまで、インプットキャプチャ/コンペア一致が発生しても、DTC起動要因なりません。DTCが割り込み要因フラグを“0”にした後、インプットキャプチャ/コンペア一致が発生すると、DTCは起動要因として受け付けます。割り込み要因フラグが“1”になってからDTCが割り込み要因フラグを“0”にするまで、CPUクロックの8～12サイクル+タイマ動作クロックの0.5～1.5サイクル必要です。ソフトウェアコマンド実行時に割り込み要因フラグが“1”になった場合、DTCが割り込み要因フラグを“0”にするまで、CPUクロックの9～16サイクル+タイマ動作クロックの0.5～1.5サイクル必要です。また、DTC起動中にタイマRCの各DTC起動要因が発生し、受け付けられた場合には、その要因によってDTCが起動する直前のDTC転送終了後からCPUクロックの8～12サイクル+タイマ動作クロックの0.5～1.5サイクル後に、割り込み要因フラグが“0”になります。DTCが起動する直前のDTC転送終了直後にソフトウェアコマンドが実行される場合には、CPUクロックの16サイクル+タイマ動作クロックの0.5～1.5サイクル後に、割り込み要因フラグが“0”になります。

## 15.4 DTC使用上の注意

### 15.4.1 DTC起動要因

- ウェイトモード移行前、またはウェイトモード中に、DTC起動要因を発生させないでください。
- ストップモード移行前、またはストップモード中に、DTC起動要因を発生させないでください。

### 15.4.2 DTCENi ( $i = 0 \sim 3, 5, 6$ ) レジスタ

- DTCENi0～DTCENi7 ビットは、そのビットに対応する割り込み要求が発生しない箇所で変更してください。
- 周辺機能のステータスレジスタの割り込み要因フラグが“1”的とき、対応する起動要因の DTCENi0～DTCENi7 ビットを変化させないでください。
- DTC転送でDTCENi レジスタをアクセスしないでください。

### 15.4.3 周辺モジュール

DTC転送で周辺機能のステータスレジスタのビットを“0”にしないでください。

### 15.4.4 割り込み要求

DTC起動要因がフラッシュリディステータスのとき、DTCがノーマルモードでDTCCCTj ( $j = 0 \sim 23$ ) レジスタが“0”になるデータ転送を実行するとき、およびリピートモードでDTCCRj レジスタの RPTINT ビットが“1”(割り込み発生許可)かつDTCCCTj レジスタが“0”になるデータ転送を実行するとき、DTC動作中にCPUに対して起動要因となった割り込み要求を発生しません。

## 16. タイマ総論

タイマは、8ビットプリスケーラ付き8ビットタイマを2本と、16ビットタイマを1本内蔵しています。8ビットプリスケーラ付き8ビットタイマは、タイマRA、およびタイマRBの2本です。これらのタイマはカウンタの初期値を記憶しておく、リロードレジスタを持ちます。16ビットタイマは、インプットキャプチャ、アウトプットコンペアを持ったタイマRCです。すべてのタイマは、それぞれ独立して動作します。

表16.1に各タイマの機能比較を示します。

表16.1 各タイマの機能比較

項目	タイマRA	タイマRB	タイマRC
構成	8ビットプリスケーラ付8ビットタイマ (リロードレジスタ付)	8ビットプリスケーラ付8ビットタイマ (リロードレジスタ付)	16ビットタイマ (インプットキャプチャ、アウトプットコンペア付)
カウント	ダウンカウント	ダウンカウント	アップカウント
カウントソース	• f1 • f2 • f8 • fOCO	• f1 • f2 • f8 • タイマRAアンダフロー	• f1 • f2 • f4 • f8 • f32 • fOCO40M • fOCO-F • TRCCLK
機能	内部のカウントソースのカウント	タイマモード	タイマモード (アウトプットコンペア機能)
	外部のカウントソースのカウント	イベントカウンタモード	—
	外部パルス幅/周期測定	パルス幅測定モード パルス周期測定モード	タイマモード (インプットキャプチャ機能；4本)
PWM出力	パルス出力モード(注1) イベントカウンタモード (注1)	プログラマブル波形発生モード	タイマモード (アウトプットコンペア機能；4本)(注1) PWMモード(3本) PWM2モード(1本)
	ワンショット波形出力	—	PWMモード(3本)
	三相波形出力	—	—
	時計	—	—
入力端子	TRAIO	INT0	INT0、TRCCLK、TRCTRG、 TRCIOA、TRCIQB、 TRCIQC、TRCIOD
出力端子	TRAO TRAIO	TRBO	TRCIOA、TRCIQB、 TRCIQC、TRCIOD
関連する割り込み	タイマRA割り込み	タイマRB割り込み INT0割り込み	コンペア一致/インプットキャプチャ A～D割り込み オーバフロー割り込み INT0割り込み
タイマ停止	あり	あり	あり

注1. 矩形波です。オーバフローごとの反転なので、パルスの“H”と“L”レベルの幅は同じです。

## 17. タイマRA

タイマRAは、8ビットプリスケーラ付き8ビットタイマです。

### 17.1 概要

プリスケーラとタイマはそれぞれリロードレジスタとカウンタから構成されます。リロードレジスタとカウンタは同じ番地に配置されており、TRAPREレジスタ、TRAレジスタにアクセスすると、リロードレジスタとカウンタにアクセスできます(表17.2～表17.6の各モードの仕様を参照)。

タイマRAのカウントソースは、カウント、リロードなどのタイマ動作の動作クロックになります。図17.1にタイマRAのブロック図を、表17.1にタイマRAの端子構成を示します。

タイマRAは、次の5種類のモードを持ちます。

- タイマモード 内部カウントソースをカウントするモード
- パルス出力モード 内部カウントソースをカウントし、タイマのアンダフローで極性を反転したパルスを出力するモード
- イベントカウンタモード 外部パルスをカウントするモード
- パルス幅測定モード 外部パルスのパルス幅を測定するモード
- パルス周期測定モード 外部パルスのパルス周期を測定するモード




図17.1 タイマRAのブロック図

表17.1 タイマRAの端子構成

端子名	割り当てる端子	入出力	機能
TRAIO	P1_5, P1_7またはP3_5	入出力	モードによって機能が異なります。
TRAO	P3_7	出力	詳細は各モードを参照してください。

## 17.2 レジスタの説明

### 17.2.1 タイマ RA制御レジスタ (TRACR)

アドレス 0100h番地

ビット	b7	b6	b5	b4	b3	b2	b1	b0
シンボル	—	—	TUNDF	TEDGF	—	TSTOP	TCSTF	TSTART
リセット後の値	0	0	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b0	TSTART	タイマ RAカウント開始ビット(注1)	0 : カウント停止 1 : カウント開始	R/W
b1	TCSTF	タイマ RAカウントステータスフラグ(注1)	0 : カウント停止 1 : カウント中	R
b2	TSTOP	タイマ RAカウント強制停止ビット(注2)	“1”を書くとカウントが強制停止します。 読んだ場合、その値は“0”。	R/W
b3	—	何も配置されていない。書く場合、“0”を書いてください。読んだ場合、その値は“0”。	—	—
b4	TEDGF	有効エッジ判定フラグ(注3、4)	0 : 有効エッジなし 1 : 有効エッジあり(測定期間終了)	R/W
b5	TUNDF	タイマ RAアンダフローフラグ(注3、4)	0 : アンダフローなし 1 : アンダフローあり	R/W
b6	—	何も配置されていない。書く場合、“0”を書いてください。読んだ場合、その値は“0”。	—	—
b7	—			

注1. TSTART、TCSTFビットの使用上の注意事項については、「17.8 タイマ RA使用上の注意」を参照してください。

注2. TSTOPビットに“1”を書くと、TSTARTビット、TCSTFビット、TRAPRE レジスタ、TRA レジスタがリセット後の値になります。

注3. プログラムで“0”を書くと、“0”になります(“1”を書いても変化しません)。

注4. タイマモード、パルス出力モード、イベントカウンタモードでは“0”にしてください。

パルス幅測定モード、パルス周期測定モードでは、TRACR レジスタにMOV命令を使用してください。このとき、TEDGFビット、TUNDFビットを変化させたくない場合は、これらのビットに“1”を書いてください。

### 17.2.2 タイマ RA I/O制御レジスタ (TRAIOC)

アドレス 0101h番地

ビット	b7	b6	b5	b4	b3	b2	b1	b0
シンボル	TIOGT1	TIOGT0	TIPF1	TIPF0	TIOSEL	TOENA	TOPCR	TEDGSEL
リセット後の値	0	0	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b0	TEDGSEL	TRAIO極性切り替えビット	動作モードによって機能が異なる	R/W
b1	TOPCR	TRAIO出力制御ビット		R/W
b2	TOENA	TRAO出力許可ビット		R/W
b3	TIOSEL	ハードウェアLIN機能選択ビット		R/W
b4	TIPF0	TRAIO入力フィルタ選択ビット		R/W
b5	TIPF1			R/W
b6	TIOGT0	TRAIOイベント入力制御ビット		R/W
b7	TIOGT1			R/W

### 17.2.3 タイマRAモードレジスタ (TRAMR)

アドレス 0102h番地

ビット	b7	b6	b5	b4	b3	b2	b1	b0
シンボル	TCKCUT	—	TCK1	TCK0	—	TMOD2	TMOD1	TMOD0
リセット後の値	0	0	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b0	TMOD0	タイマRA動作モード選択ビット	b2 b1 b0 0 0 0 : タイマモード 0 0 1 : パルス出力モード 0 1 0 : イベントカウンタモード 0 1 1 : パルス幅測定モード 1 0 0 : パルス周期測定モード 1 0 1 : 設定しないでください 1 1 0 : 設定しないでください 1 1 1 : 設定しないでください	R/W
b1	TMOD1			R/W
b2	TMOD2			R/W
b3	—	何も配置されていない。書く場合、“0”を書いてください。読んだ場合、その値は“0”。	—	—
b4	TCK0	タイマRAカウントソース選択ビット	b5 b4 0 0 : f1 0 1 : f8 1 0 : fOCO 1 1 : f2	R/W
b5	TCK1			R/W
b6	—	予約ビット	“0”にしてください	R/W
b7	TCKCUT	タイマRAカウントソース遮断ビット	0 : カウントソース供給 1 : カウントソース遮断	R/W

TRACR レジスタのTSTART ビットとTCSTF ビットがともに“0”(カウント停止)のときに、TRAMR レジスタを変更してください。

### 17.2.4 タイマRAプリスケーラレジスタ (TRAPRE)

アドレス 0103h番地

ビット	b7	b6	b5	b4	b3	b2	b1	b0
シンボル	—	—	—	—	—	—	—	—
リセット後の値	1	1	1	1	1	1	1	1

(注1)

ビット	モード	機能	設定範囲	R/W
b7～b0	タイマモード	内部カウントソースをカウント	00h～FFh	R/W
	パルス出力モード		00h～FFh	R/W
	イベントカウンタモード	外部カウントソースをカウント	00h～FFh	R/W
	パルス幅測定モード	外部からの入力パルスのパルス幅を測定 (内部カウントソースをカウント)	00h～FFh	R/W
	パルス周期測定モード	外部からの入力パルスのパルス周期を測定 (内部カウントソースをカウント)	00h～FFh	R/W

注1. TRACR レジスタのTSTOP ビットに“1”を書くとTRAPRE レジスタは“FFh”になります。

### 17.2.5 タイマRAレジスタ(TRA)

アドレス 0104h番地

ビット	b7	b6	b5	b4	b3	b2	b1	b0
シンボル	—	—	—	—	—	—	—	—
リセット後の値	1	1	1	1	1	1	1	1

(注1)

ビット	モード	機能	設定範囲	R/W
b7~b0	全モード	TRAPREレジスタのアンダフローをカウント	00h~FFh (注2)	R/W

注1. TRACRレジスタのTSTOPビットに“1”を書くとTRAレジスタは“FFh”になります。

注2. パルス幅測定モードおよびパルス周期測定モードでは、TRAレジスタに00hを設定しないでください。

### 17.2.6 タイマRA端子選択レジスタ(TRASR)

アドレス 0180h番地

ビット	b7	b6	b5	b4	b3	b2	b1	b0
シンボル	—	—	—	—	—	TRAIOSEL2	TRAIOSEL1	TRAIOSEL0
リセット後の値	0	0	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b0	TRAIOSEL0	TRAIO端子選択ビット	b2 b1 b0 0 0 0 : TRAIO端子は使用しない 0 0 1 : P1_7に割り当てる 0 1 0 : P1_5に割り当てる 0 1 1 : 設定しないでください 1 0 0 : 設定しないでください 1 0 1 : P3_5に割り当てる 上記以外 : 設定しないでください	R/W
b1	TRAIOSEL1			R/W
b2	TRAIOSEL2			R/W
b3	—	予約ビット	“0”にしてください	R/W
b4	—			
b5	—	何も配置されていない。書く場合、“0”を書いてください。読んだ場合、その値は“0”。		—
b6	—			
b7	—			

TRASRレジスタは、タイマRAの入出力をどの端子に割り当てるかを選択するレジスタです。タイマRAの入出力端子を使用する場合は、TRASRレジスタを設定してください。

タイマRAの関連レジスタを設定する前に、TRASRレジスタを設定してください。また、タイマRAの動作中はTRASRレジスタの設定値を変更しないでください。

### 17.3 タイマモード

内部で生成されたカウントソースをカウントするモードです(表17.2)。

表17.2 タイマモードの仕様

項目	仕様
カウントソース	f1、f2、f8、FOCO
カウント動作	・ダウンカウント ・アンダフロー時リロードレジスタの内容をリロードしてカウントを継続
分周比	$1/(n+1)(m+1)$ n : TRAPRE レジスタの設定値、m : TRA レジスタの設定値
カウント開始条件	TRACR レジスタのTSTART ビットへの “1” (カウント開始)書き込み
カウント停止条件	・TRACR レジスタのTSTOP ビットへの “0” (カウント停止)書き込み ・TRACR レジスタのTSTOP ビットへの “1” (カウント強制停止)書き込み
割り込み要求発生タイミング	タイマRAのアンダフロー時[タイマRA割り込み]
TRAIO 端子機能	プログラマブル入出力ポート
TRAO 端子機能	プログラマブル入出力ポート
タイマの読み出し	TRA レジスタ、TRAPRE レジスタを読み出すと、それぞれカウント値が読み出される
タイマの書き込み	・カウント停止中に、TRAPRE レジスタ、TRA レジスタに書き込むと、それぞれリロードレジスタとカウンタの両方に書き込まれる ・カウント中に、TRAPRE レジスタ、TRA レジスタに書き込むと、それぞれリロードレジスタとカウンタへ書き込まれる(「17.3.2 カウント中のタイマ書き込み制御」参照)

#### 17.3.1 タイマRA I/O制御レジスタ(TRAIOC)[タイマモード時]

アドレス 0101h番地

ビット	b7	b6	b5	b4	b3	b2	b1	b0
シンボル	TIOGT1	TIOGT0	TIPF1	TIPF0	TIOSEL	TOENA	TOPCR	TEDGSEL
リセット後の値	0	0	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b0	TEDGSEL	TRAIO極性切り替えビット	タイマモードでは“0”にしてください	R/W
b1	TOPCR	TRAIO出力制御ビット		R/W
b2	TOENA	TRAO出力許可ビット		R/W
b3	TIOSEL	ハードウェアLIN機能選択ビット	“0”にしてください。ただし、ハードウェアLIN機能を使用時は“1”にしてください。	R/W
b4	TIPF0	TRAIO入力フィルタ選択ビット	タイマモードでは“0”にしてください	R/W
b5	TIPF1			R/W
b6	TIOGT0	TRAIOイベント入力制御ビット		R/W
b7	TIOGT1			R/W

### 17.3.2 カウント中のタイマ書き込み制御

タイマRAはプリスケーラと、タイマ(プリスケーラのアンダフローをカウントする狭義のタイマ)を持ち、それぞれにリロードレジスタとカウンタがあります。プリスケーラやタイマに書き込む場合、リロードレジスタとカウンタの両方に値が書き込まれます。

しかし、プリスケーラのリロードレジスタからカウンタへは、カウントソースに同期して値を転送します。また、タイマのリロードレジスタからカウンタへは、プリスケーラのアンダフローに同期して値を転送します。このため、カウント中にプリスケーラやタイマに書き込むと、書き込み命令実行後すぐにはカウンタの値が更新されません。図17.2にタイマRAカウント中にカウント値を書き換えた場合の動作例を示します。




図17.2 タイマRAカウント中にカウント値を書き換えた場合の動作例

## 17.4 パルス出力モード

内部で生成されたカウントソースをカウントし、タイマがアンダフローするごとに、極性を反転したパルスをTRAIO端子から出力するモードです(表17.3)。

表17.3 パルス出力モードの仕様

項目	仕様
カウントソース	f1、f2、f8、FOCO
カウント動作	• ダウンカウント • アンダフロー時リロードレジスタの内容をリロードしてカウントを継続
分周比	$1/(n+1)(m+1)$ n : TRAPRE レジスタの設定値、m : TRA レジスタの設定値
カウント開始条件	TRACR レジスタのTSTART ビットへの “1” (カウント開始)書き込み
カウント停止条件	• TRACR レジスタのTSTOP ビットへの “0” (カウント停止)書き込み • TRACR レジスタのTSTOP ビットへの “1” (カウント強制停止)書き込み
割り込み要求発生タイミング	タイマ RA のアンダフロー時[タイマ RA 割り込み]
TRAIO 信号端子機能	パルス出力、またはプログラマブル出力ポート
TRAO 端子機能	プログラマブル入出力ポート、またはTRAIO 出力の反転出力
タイマの読み出し	TRA レジスタ、TRAPRE レジスタを読み出すと、それぞれカウント値が読み出される
タイマの書き込み	• カウント停止中に、TRAPRE レジスタ、TRA レジスタに書き込むと、それぞれリロードレジスタとカウンタの両方に書き込まれる • カウント中に、TRAPRE レジスタ、TRA レジスタに書き込むと、それぞれリロードレジスタとカウンタへ書き込まれる(「17.3.2 カウント中のタイマ書き込み制御」参照)
選択機能	• TRAIO 出力極性切り替え機能 TRAIOC レジスタのTEDGSEL ビットでパルス出力開始時のレベルを選択(注1) • TRAO 出力機能 TRAIO 出力の極性を反転したパルスをTRAO 端子から出力(TRAIROC レジスタのTOENA ビットで選択) • パルス出力停止機能 TRAIROC レジスタのTOPCR ビットでTRAIO 端子からのパルス出力を停止 • TRAIO 端子選択機能 TRASR レジスタのTRAIOSel0～TRAIOSel2 ビットでP1_5、P1_7 またはP3_5 を選択

注1. TRAMR レジスタへ書き込むことで、出力パルスは出力開始時のレベルになります。

### 17.4.1 タイマ RA I/O制御レジスタ (TRAIOC)[パルス出力モード時]

アドレス 0101h番地

ビット	b7	b6	b5	b4	b3	b2	b1	b0
シンボル	TIOGT1	TIOGT0	TIPF1	TIPF0	TIOSEL	TOENA	TOPCR	TEDGSEL
リセット後の値	0	0	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b0	TEDGSEL	TRAIO極性切り替えビット	0：“H”からTRAIO出力開始 1：“L”からTRAIO出力開始	R/W
b1	TOPCR	TRAIO出力制御ビット	0：TRAIO出力 1：TRAIO出力禁止	R/W
b2	TOENA	TRAO出力許可ビット	0：TRAO出力禁止 1：TRAO出力 (TRAIO出力の反転をポートから出力)	R/W
b3	TIOSEL	ハードウェアLIN機能選択ビット	“0”にしてください	R/W
b4	TIPF0	TRAIO入力フィルタ選択ビット	パルス出力モードでは“0”にしてください	R/W
b5	TIPF1			R/W
b6	TIOGT0	TRAIOイベント入力制御ビット		R/W
b7	TIOGT1			R/W

## 17.5 イベントカウンタモード

TRAIO端子から入力する外部信号をカウントするモードです(表17.4)。

表17.4 イベントカウンタモードの仕様

項目	仕様
カウントソース	TRAIO端子に入力された外部信号(プログラムで有効エッジを選択可能)
カウント動作	<ul style="list-style-type: none"> <li>・ダウンカウント</li> <li>・アンダフロー時リロードレジスタの内容をリロードしてカウントを継続</li> </ul>
分周比	$1/(n+1)(m+1)$ n : TRAPREレジスタの設定値、m : TRAレジスタの設定値
カウント開始条件	TRACRレジスタのTSTARTビットへの“1”(カウント開始)書き込み
カウント停止条件	<ul style="list-style-type: none"> <li>・TRACRレジスタのTSTARTビットへの“0”(カウント停止)書き込み</li> <li>・TRACRレジスタのTSTOPビットへの“1”(カウント強制停止)書き込み</li> </ul>
割り込み要求発生タイミング	タイマRAのアンダフロー時[タイマRA割り込み]
TRAIO信号端子機能	カウントソース入力
TRAO端子機能	プログラマブル入出力ポートまたはパルス出力(注1)
タイマの読み出し	TRAレジスタ、TRAPREレジスタを読み出すと、それぞれカウント値が読み出される
タイマの書き込み	<ul style="list-style-type: none"> <li>・カウント停止中に、TRAPREレジスタ、TRAレジスタに書き込むと、それぞれリロードレジスタとカウンタの両方に書き込まれる</li> <li>・カウント中に、TRAPREレジスタ、TRAレジスタに書き込むと、それぞれリロードレジスタとカウンタへ書き込まれる(「17.3.2 カウント中のタイマ書き込み制御」参照)</li> </ul>
選択機能	<ul style="list-style-type: none"> <li>・TRAIO入力極性切り替え機能 TRAIOCレジスタのTEDGSELビットでカウントソースの有効エッジを選択</li> <li>・カウントソース入力端子選択機能 TRASRレジスタのTRAIOSel0～TRAIOSel2ビットでP1_5、P1_7またはP3_5を選択</li> <li>・パルス出力機能 タイマがアンダフローするごとに、極性を反転したパルスをTRAO端子から出力(TRAIOCレジスタのTOENAビットで選択)(注1)</li> <li>・デジタルフィルタ機能 デジタルフィルタの有無とサンプリング周波数をTRAIOCレジスタのTIPF0～TIPF1ビットで選択</li> <li>・イベント入力制御機能 TRAIO端子へのイベント入力の有効期間をTRAIOCレジスタのTIOGT0～TIOGT1ビットで選択</li> </ul>

注1. TRAMRレジスタへ書き込むことで、出力パルスは出力開始時のレベルになります。

### 17.5.1 タイマ RA I/O 制御レジスタ (TRAIOC) [イベントカウンタモード時]

アドレス 0101h 番地

ビット	b7	b6	b5	b4	b3	b2	b1	b0
シンボル	TIOGT1	TIOGT0	TIPF1	TIPF0	TIOSEL	TOENA	TOPCR	TEDGSEL
リセット後の値	0	0	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b0	TEDGSEL	TRAIO極性切り替えビット	0 : TRAIO入力の立ち上がりエッジでカウント また、“L”からTRAO出力開始 1 : TRAIO入力の立ち下がりエッジでカウント また、“H”からTRAO出力開始	R/W
b1	TOPCR	TRAIO出力制御ビット	イベントカウンタモードでは“0”にしてください	R/W
b2	TOENA	TRAO出力許可ビット	0 : TRAO出力禁止 1 : TRAO出力	R/W
b3	TIOSEL	ハードウェア LIN 機能選択ビット	“0”にしてください	R/W
b4	TIPF0	TRAIO入力フィルタ選択ビット (注1)	<sup>b5 b4</sup> 00 : フィルタなし 01 : フィルタあり、f1でサンプリング 10 : フィルタあり、f8でサンプリング 11 : フィルタあり、f32でサンプリング	R/W
b5	TIPF1			R/W
b6	TIOGT0	TRAIOイベント入力制御ビット	<sup>b7 b6</sup> 00 : 常にイベント入力有効 01 : INT2のレベルでイベント入力有効(注2) 10 : TRCIOD(タイマ RC の出力)の“L”期間のイベント入力有効 11 : 設定しないでください	R/W
b7	TIOGT1			R/W

注1. TRAIO端子から同じ値を3回連続してサンプリングした時点で入力が確定します。

注2. INT2のイベント入力有効を使用する場合は、次の設定をしてください。

- INTENレジスタのINT2ENビットを“1”(INT2入力許可)、INT2PLビットを“0”(片エッジ)にする。
  - INT2の極性をINT2ICレジスタのPOLビットで選択する。  
POLビットを“0”(立ち下がりエッジを選択)にすると、INT2の“H”期間のイベント入力が有効になります。  
POLビットを“1”(立ち上がりエッジを選択)にすると、INT2の“L”期間のイベント入力が有効になります。
  - ポートP3\_2のPD3レジスタのPD3\_2ビットを“0”(入力モード)にする。
  - INT2のデジタルフィルタをINTFレジスタのINT2F1～INT2F0ビットで選択する。
- なお、INT2ICレジスタのPOLビットとINTENレジスタのINT2PLビットの選択と、INT2端子入力の変更にしたがって、INT2ICレジスタのIRビットが“1”(割り込み要求あり)になります。(「11.9 割り込み使用上の注意」参照)。割り込みの詳細は「11. 割り込み」を参照してください。

## 17.6 パルス幅測定モード

TRAIO端子から入力する外部信号のパルス幅を測定するモードです(表17.5)。

図17.3にパルス幅測定モード時の動作例を示します。

表17.5 パルス幅測定モードの仕様

項目	仕様
カウントソース	f1、f2、f8、FOCO
カウント動作	<ul style="list-style-type: none"> <li>・ダウンカウント</li> <li>・測定パルスの“H”レベルの期間、または“L”レベルの期間のみカウントを継続</li> <li>・アンダフロー時リロードレジスタの内容をリロードしてカウントを継続</li> </ul>
カウント開始条件	TRACRレジスタのTSTARTビットへの“1”(カウント開始)書き込み
カウント停止条件	<ul style="list-style-type: none"> <li>・TRACRレジスタのTSTOPビットへの“0”(カウント停止)書き込み</li> <li>・TRACRレジスタのTSTOPビットへの“1”(カウント強制停止)書き込み</li> </ul>
割り込み要求発生タイミング	<ul style="list-style-type: none"> <li>・タイマRAのアンダフロー時[タイマRA割り込み]</li> <li>・TRAIO入力の立ち上がり、または立ち下がり(測定期間終了)[タイマRA割り込み]</li> </ul>
TRAIO信号端子機能	測定パルス入力
TRAO端子機能	プログラマブル入出力ポート
タイマの読み出し	TRAレジスタ、TRAPREレジスタを読み出すと、それぞれカウント値が読み出される
タイマの書き込み	<ul style="list-style-type: none"> <li>・カウント停止中に、TRAPREレジスタ、TRAレジスタに書き込むと、それぞれリロードレジスタとカウンタの両方に書き込まれる</li> <li>・カウント中に、TRAPREレジスタ、TRAレジスタに書き込むと、それぞれリロードレジスタとカウンタへ書き込まれる(「17.3.2 カウント中のタイマ書き込み制御」参照)</li> </ul>
選択機能	<ul style="list-style-type: none"> <li>・測定レベル設定 TRAI0CレジスタのTEDGSELビットで“H”レベル期間、または“L”レベル期間を選択</li> <li>・測定パルス入力端子選択機能 TRASRレジスタのTRAI0SEL0～TRAI0SEL2ビットでP1_5、P1_7またはP3_5を選択</li> <li>・デジタルフィルタ機能 デジタルフィルタの有無とサンプリング周波数をTIPF0～TIPF1ビットで選択</li> </ul>

### 17.6.1 タイマRA I/O制御レジスタ(TRAIOC)[パルス幅測定モード時]

アドレス 0101h番地

ビット	b7	b6	b5	b4	b3	b2	b1	b0
シンボル	TIOGT1	TIOGT0	TIPF1	TIPF0	TIOSEL	TOENA	TOPCR	TEDGSEL
リセット後の値	0	0	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b0	TEDGSEL	TRAIO極性切り替えビット	0 : TRAIO入力の“L”レベル幅を測定 1 : TRAIO入力の“H”レベル幅を測定	R/W
b1	TOPCR	TRAIO出力制御ビット	パルス幅測定モードでは“0”にしてください	R/W
b2	TOENA	TRAO出力許可ビット		R/W
b3	TIOSEL	ハードウェアLIN機能選択ビット	“0”してください。ただし、ハードウェアLIN機能使用時は“1”してください。	R/W
b4	TIPF0	TRAIO入力フィルタ選択ビット (注1)	b5 b4 00 : フィルタなし	R/W
b5	TIPF1		01 : フィルタあり、f1でサンプリング 10 : フィルタあり、f8でサンプリング 11 : フィルタあり、f32でサンプリング	R/W
b6	TIOGT0	TRAIOイベント入力制御ビット	パルス幅測定モードでは“0”してください	R/W
b7	TIOGT1			R/W

注1. TRAIO端子から同じ値を3回連続してサンプリングした時点で入力が確定します。

## 17.6.2 動作例




図17.3 パルス幅測定モード時の動作例

## 17.7 パルス周期測定モード

TRAIO端子から入力する外部信号のパルス周期を測定するモードです(表17.6)。

図17.4にパルス周期測定モード時の動作例を示します。

表17.6 パルス周期測定モードの仕様

項目	仕様
カウントソース	f1、f2、f8、FOCO
カウント動作	<ul style="list-style-type: none"> <li>・ダウンカウント</li> <li>・測定パルスの有効エッジ入力後、1回目のタイマRAプリスケーラのアンダフロー時に読み出し用バッファの内容を保持し、2回目のタイマRAプリスケーラのアンダフロー時にタイマRAはリロードレジスタの内容をリロードしてカウントを継続</li> </ul>
カウント開始条件	TRACRレジスタのTSTARTビットへの“1”(カウント開始)書き込み
カウント停止条件	<ul style="list-style-type: none"> <li>・TRACRレジスタのTSTARTビットへの“0”(カウント停止)書き込み</li> <li>・TRACRレジスタのTSTOPビットへの“1”(カウント強制停止)書き込み</li> </ul>
割り込み要求発生タイミング	<ul style="list-style-type: none"> <li>・タイマRAのアンダフロー時、またはリロード時[タイマRA割り込み]</li> <li>・TRAIO入力の立ち上がり、または立ち下がり(測定期間終了)[タイマRA割り込み]</li> </ul>
TRAIO端子機能	測定パルス入力(注1)
TRAO端子機能	プログラマブル入出力ポート
タイマの読み出し	TRAレジスタ、TRAPREレジスタを読み出すと、それぞれカウント値が読み出される
タイマの書き込み	<ul style="list-style-type: none"> <li>・カウント停止中に、TRAPREレジスタ、TRAレジスタに書き込むと、それぞれリロードレジスタとカウンタの両方に書き込まれる</li> <li>・カウント中に、TRAPREレジスタ、TRAレジスタに書き込むと、それぞれリロードレジスタとカウンタへ書き込まれる(「17.3.2 カウント中のタイマ書き込み制御」参照)</li> </ul>
選択機能	<ul style="list-style-type: none"> <li>・測定期間選択 TRAI0CレジスタのTEDGSELビットで入力パルスの測定期間を選択</li> <li>・測定パルス入力端子選択機能 TRASRレジスタのTRAI0SEL0～TRAI0SEL2ビットでP1_5、P1_7またはP3_5を選択</li> <li>・デジタルフィルタ機能 デジタルフィルタの有無とサンプリング周波数をTIPF0～TIPF1ビットで選択</li> </ul>

注1. タイマRAプリスケーラの周期の2倍より長い周期のパルスを入力してください。また、“H”幅、“L”幅それぞれが、タイマRAプリスケーラの周期より長いパルスを入力してください。これより周期の短いパルスが入力された場合、その入力は無視されることがあります。

### 17.7.1 タイマ RA I/O制御レジスタ (TRAIOC)[パルス周期測定モード時]

アドレス 0101h番地

ビット	b7	b6	b5	b4	b3	b2	b1	b0
シンボル	TIOGT1	TIOGT0	TIPF1	TIPF0	—	TOENA	TOPCR	TEDGSEL
リセット後の値	0	0	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b0	TEDGSEL	TRAIO極性切り替えビット	0 : 測定パルスの立ち上がりから立ち上がり間測定 1 : 測定パルスの立ち下がりから立ち下がり間測定	R/W
b1	TOPCR	TRAIO出力制御ビット	パルス周期測定モードでは“0”にしてください	R/W
b2	TOENA	TRAO出力許可ビット		R/W
b3	—	予約ビット	“0”にしてください	R/W
b4	TIPF0	TRAIO入力フィルタ選択ビット (注1)	b5 b4 0 0 : フィルタなし 0 1 : フィルタあり、f1でサンプリング 1 0 : フィルタあり、f8でサンプリング 1 1 : フィルタあり、f32でサンプリング	R/W
b6	TIOGT0	TRAIOイベント入力制御ビット	パルス周期測定モードでは“0”にしてください	R/W
b7	TIOGT1			R/W

注1. TRAIO端子から同じ値を3回連続してサンプリングした時点で入力が確定します。

## 17.7.2 動作例




図17.4 パルス周期測定モード時の動作例

## 17.8 タイマRA使用上の注意

- リセット後、タイマはカウントを停止しています。タイマとプリスケーラに値を設定した後、カウントを開始してください。
- プリスケーラとタイマは16ビット単位で読み出しても、マイクロコンピュータ内部では1バイトずつ順に読み出します。そのため、この2つのレジスタを読み出す間にタイマ値が更新される可能性があります。
- パルス幅測定モードおよびパルス周期測定モードで使用する TRACR レジスタの TEDGF ビットと TUNDF ビットは、プログラムで “0” を書くと “0” になり、“1” を書いても変化しません。TRACR レジスタにリードモディファイライト命令を使用した場合、命令実行中に TEDGF ビット、TUNDF ビットが “1” になっても “0” にする場合があります。このとき、“0” にしたくないTEDGFビット、TUNDFビットにはMOV命令で “1” を書いてください。
- 他のモードからパルス幅測定モードおよびパルス周期測定モードに変更したとき、TEDGF ビットと TUNDF ビットは不定です。TEDGF ビットと TUNDF ビットに “0” を書いてから、タイマRAのカウントを開始してください。
- カウント開始後に初めて発生するタイマ RA プリスケーラのアンダーフロー信号で、TEDGF ビットが “1” になる場合があります。
- パルス周期測定モードを使用する場合は、カウント開始直後にタイマRAプリスケーラの2周期以上の時間を空けて、TEDGF ビットを “0” にしてから使用してください。
- カウント停止中にTSTARTビットに“1”を書いた後は、カウントソースの0～1サイクルの間、TCSTF ビットは “0” になっています。  
TCSTF ビットが “1” になるまで、TCSTF ビットを除くタイマ RA 関連レジスタ(注1)をアクセスしないでください。  
TCSTF ビットが “1” になった後の最初のカウントソースの有効エッジからカウントを開始します。カウント中にTSTARTビットに“0”を書いた後は、カウントソースの0～1サイクルの間、TCSTF ビットは “1” になっています。TCSTF ビットが “0” になったときカウントは停止します。  
TCSTF ビットが “0” になるまで、TCSTF ビットを除くタイマ RA 関連レジスタ(注1)をアクセスしないでください。

注1. タイマRA関連レジスタ：TRACR、TRAI0C、TRAMR、TRAPRE、TRA

- カウント中(TCSTFビットが “1” )にTRAPREレジスタに連続して書き込む場合は、それぞれの書き込みの間隔をカウントソースクロックの3周期以上空けてください。
- カウント中(TCSTFビットが “1” )にTRAレジスタに連続して書き込む場合は、それぞれの書き込みの間隔をプリスケーラのアンダーフローの3周期以上空けてください。
- パルス幅測定モードおよびパルス周期測定モードでは、TRA レジスタに 00h を設定しないでください。

## 18. タイマ RB

タイマRBは、8ビットプリスケーラ付き8ビットタイマです。

### 18.1 概要

プリスケーラとタイマはそれぞれリロードレジスタとカウンタから構成されます(リロードレジスタとカウンタへのアクセスは表18.2～表18.5の各モードの仕様を参照してください)。タイマRBは、リロードレジスタとしてタイマRBプライマリ、タイマRBセカンダリの2つのレジスタを持ちます。

タイマRBのカウントソースは、カウント、リロードなどのタイマ動作の動作クロックになります。

図18.1にタイマRBのブロック図を、表18.1にタイマRBの端子構成を示します。

タイマRBは、次の4種類のモードを持ちます。

- タイマモード
- プログラマブル波形発生モード
- プログラマブルワンショット発生モード
- プログラマブルウェイトワンショット発生モード

内部カウントソース(周辺機能クロックまたはタイマRAのアンダフロー)をカウントするモード  
任意のパルス幅を連続して出力するモード  
ワンショットパルスを出力するモード  
ディレイドワンショットパルスを出力するモード




図18.1 タイマRBのブロック図

表18.1 タイマRBの端子構成

端子名	割り当てる端子	入出力	機能
TRBO	P1_3、P3_1またはP3_3	出力	パルス出力(プログラマブル波形発生モード、プログラマブルワンショット発生モード、プログラマブルウェイトワンショット発生モード)

## 18.2 レジスタの説明

### 18.2.1 タイマRB制御レジスタ(TRBCR)

アドレス 0108h番地

ビット	b7	b6	b5	b4	b3	b2	b1	b0
シンボル	—	—	—	—	TSTOP	TCSTF	TSTART	
リセット後の値	0	0	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b0	TSTART	タイマRBカウント開始ビット(注1)	0 : カウント停止 1 : カウント開始	R/W
b1	TCSTF	タイマRBカウントステータスフラグ (注1)	0 : カウント停止 1 : カウント中(注3)	R
b2	TSTOP	タイマRBカウント強制停止ビット (注1, 2)	“1”を書くとカウントが強制停止します。 読んだ場合、その値は“0”。	R/W
b3	—	何も配置されていない。書く場合、“0”を書いてください。読んだ場合、その値は“0”。		—
b4	—			
b5	—			
b6	—			
b7	—			

- 注1. TSTART、TCSTF、TSTOPビットの使用上の注意事項については、「18.7 タイマRB使用上の注意」を参照してください。
- 注2. TSTOPビットに“1”を書くと、TRBPREGレジスタ、TRBSCレジスタ、TRBPRレジスタ、TSTARTビット、TCSTFビット、TRBOCRレジスタのTOSSTFビットがリセット後の値になります。
- 注3. タイマモード、プログラマブル波形発生モードでは、カウント中を示します。プログラマブルワンショット発生モード、プログラマブルウェイトワンショット発生モードでは、ワンショットパルスのトリガを受け付けられることを示します。

### 18.2.2 タイマRBワンショット制御レジスタ(TRBOCR)

アドレス 0109h番地

ビット	b7	b6	b5	b4	b3	b2	b1	b0
シンボル	—	—	—	—	—	TOSSTF	TOSSP	TOSS
リセット後の値	0	0	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b0	TOSS	タイマRBワンショット開始ビット	“1”を書くとワンショットトリガを発生します。 読んだ場合、その値は“0”。	R/W
b1	TOSSP	タイマRBワンショット停止ビット	“1”を書くとワンショットパルス(ウェイト含む) のカウントを停止します。 読んだ場合、その値は“0”。	R/W
b2	TOSSTF	タイマRBワンショットステータスフラグ(注1)	0 : ワンショット停止中 1 : ワンショット動作中(ウェイト期間含む)	R
b3	—	何も配置されていない。書く場合、“0”を書いてください。読んだ場合、その値は“0”。		—
b4	—			
b5	—			
b6	—			
b7	—			

- 注1. TRBCRレジスタのTSTOPビットに“1”を書くと、TOSSTFビットは“0”になります。

TRBOCRレジスタは、TRBMRレジスタのTMOD1～TMOD0ビットが“10b”(プログラマブルワンショット発生モード)または“11b”(プログラマブルウェイトワンショット発生モード)のとき有効です。

### 18.2.3 タイマ RB I/O 制御レジスタ (TRBIOC)

アドレス 010Ah 番地

ビット	b7	b6	b5	b4	b3	b2	b1	b0
シンボル	—	—	—	—	INOSEG	INOSTG	TOCNT	TOPL
リセット後の値	0	0	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b0	TOPL	タイマ RB アウトプットレベル選択ビット	動作モードによって機能が異なる	R/W
b1	TOCNT	タイマ RB 出力切り替えビット		R/W
b2	INOSTG	ワンショットトリガ制御ビット		R/W
b3	INOSEG	ワンショットトリガ極性選択ビット		R/W
b4	—	何も配置されていない。書く場合、“0”を書いてください。読んだ場合、その値は“0”。		—
b5	—			
b6	—			
b7	—			

### 18.2.4 タイマ RB モードレジスタ (TRBMR)

アドレス 010Bh 番地

ビット	b7	b6	b5	b4	b3	b2	b1	b0
シンボル	TCKCUT	—	TCK1	TCK0	TWRC	—	TMOD1	TMOD0
リセット後の値	0	0	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b0	TMOD0	タイマ RB 動作モード選択ビット	b1 b0 00 : タイマモード 01 : プログラマブル波形発生モード 10 : プログラマブルワンショット発生モード 11 : プログラマブルウェイトワンショット発生モード	R/W
b1	TMOD1	(注1)		R/W
b2	—	何も配置されていない。書く場合、“0”を書いてください。読んだ場合、その値は“0”。	—	
b3	TWRC	タイマ RB 書き込み制御ビット (注2)	0 : リロードレジスタとカウンタへの書き込み 1 : リロードレジスタのみ書き込み	R/W
b4	TCK0	タイマ RB カウントソース選択ビット (注1)	b5 b4 00 : f1 01 : f8 10 : タイマ RA のアンダフロー (注3) 11 : f2	R/W
b5	TCK1			R/W
b6	—	何も配置されていない。書く場合、“0”を書いてください。読んだ場合、その値は“0”。	—	
b7	TCKCUT	タイマ RB カウントソース遮断ビット (注1)	0 : カウントソース供給 1 : カウントソース遮断	R/W

注1. TMOD1 ~ TMOD0 ビット、TCK1 ~ TCK0 ビット、TCKCUT ビットは、TRBCR レジスタの TSTART ビットと TCSTF ビットが共に “0” (カウント停止) のとき変更してください。

注2. TWRC ビットは、タイマモードのとき “0” または “1” が選択できます。プログラマブル波形発生モード、プログラマブルワンショット発生モード、プログラマブルウェイトワンショット発生モードでは “1” (リロードレジスタのみ書き込み) にしてください。

注3. タイマ RA のアンダフロー信号をタイマ RB のカウントソースにする場合、タイマ RA はタイマモード、パルス出力モード、またはイベントカウントモードに設定してください。

### 18.2.5 タイマRBプリスケーラレジスタ(TRBPRE)

アドレス 010Ch番地

ビット	b7	b6	b5	b4	b3	b2	b1	b0
シンボル	—	—	—	—	—	—	—	—
リセット後の値	1	1	1	1	1	1	1	1

ビット	モード	機能	設定範囲	R/W
b7~b0	タイマモード	内部カウントソース、またはタイマRAアンダフローをカウント	00h~FFh	R/W
	プログラマブル波形発生モード		00h~FFh	R/W
	プログラマブルワンショット発生モード		00h~FFh	R/W
	プログラマブルウェイトワンショット発生モード		00h~FFh	R/W

TRBCR レジスタのTSTOP ビットに “1” を書くと、TRBPRE レジスタは “FFh” になります。

### 18.2.6 タイマRBセカンダリレジスタ(TRBSC)

アドレス 010Dh番地

ビット	b7	b6	b5	b4	b3	b2	b1	b0
シンボル	—	—	—	—	—	—	—	—
リセット後の値	1	1	1	1	1	1	1	1

ビット	モード	機能	設定範囲	R/W
b7~b0	タイマモード	無効	00h~FFh	—
	プログラマブル波形発生モード	タイマRBプリスケーラのアンダフローをカウント(注1)	00h~FFh	W (注2)
	プログラマブルワンショット発生モード	無効	00h~FFh	—
	プログラマブルウェイトワンショット発生モード	タイマRBプリスケーラのアンダフローをカウント(ワンショット幅をカウント)	00h~FFh	W (注2)

注1. TRBPR レジスタとTRBSC レジスタの値が交互にカウンタにリロードされ、カウントされます。

注2. カウント値は、セカンダリ期間カウント中でもTRBPR レジスタで読めます。

TRBCR レジスタのTSTOP ビットに “1” を書くと、TRBSC レジスタは “FFh” になります。

TRBSC レジスタに書き込むときは、次の手順で書いてください。

- (1) TRBSC レジスタに値を書く
- (2) TRBPR レジスタに値を書く(値を変更しない場合でも、前と同じ値を再度書く)

### 18.2.7 タイマ RB プライマリレジスタ (TRBPR)

アドレス 010Eh番地

ビット	b7	b6	b5	b4	b3	b2	b1	b0
シンボル	—	—	—	—	—	—	—	—
リセット後の値	1	1	1	1	1	1	1	1

ビット	モード	機能	設定範囲	R/W
b7~b0	タイマモード	タイマRBプリスケーラのアンダフローをカウント	00h~FFh	R/W
	プログラマブル波形発生モード	タイマRBプリスケーラのアンダフローをカウント(注1)	00h~FFh	R/W
	プログラマブルワンショット発生モード	タイマRBプリスケーラのアンダフローをカウント(ワンショット幅をカウント)	00h~FFh	R/W
	プログラマブルウェイトワンショット発生モード	タイマRBプリスケーラのアンダフローをカウント(ウェイト期間をカウント)	00h~FFh	R/W

注1. TRBPR レジスタと TRBSC レジスタの値が交互にカウンタにリロードされ、カウントされます。

TRBCR レジスタのTSTOP ビットに “1” を書くと、TRBPR レジスタは “FFh” になります。

### 18.2.8 タイマ RB/RC 端子選択レジスタ (TRBRCSR)

アドレス 0181h番地

ビット	b7	b6	b5	b4	b3	b2	b1	b0
シンボル	—	—	TRCCLKSEL1	TRCCLKSEL0	—	—	TRBOSEL1	TRBOSEL0
リセット後の値	0	0	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b0	TRBOSEL0	TRBO端子選択ビット	<sup>b1 b0</sup> 0 0 : P1_3に割り当てる 0 1 : P3_1に割り当てる 1 0 : 設定しないでください 1 1 : P3_3に割り当てる	R/W
				R/W
b2	—	予約ビット	“0”にしてください	R/W
b3	—	何も配置されていない。書く場合、“0”を書いてください。読んだ場合、その値は“0”。	—	—
b4	TRCCLKSEL0	TRCCLK端子選択ビット	<sup>b5 b4</sup> 0 0 : TRCCLK端子は使用しない 0 1 : P1_4に割り当てる 1 0 : P3_3に割り当てる 1 1 : P3_7に割り当てる	R/W
b5	TRCCLKSEL1			R/W
b6	—	予約ビット	“0”にしてください	R/W
b7	—	何も配置されていない。書く場合、“0”を書いてください。読んだ場合、その値は“0”。	—	—

TRBRCSR レジスタはタイマ RB、およびタイマ RC の入出力をどの端子に割り当てるかを選択するレジスタです。タイマ RB、およびタイマ RC の入出力端子を使用する場合は、TRBRCSR レジスタを設定してください。

タイマ RB 関連レジスタを設定する前に TRBOSEL0～TRBOSEL1 ビットを、タイマ RC 関連レジスタを設定する前に TRCCLKSEL0～TRCCLKSEL1 ビットを設定してください。また、タイマ RB の動作中は TRBOSEL0～TRBOSEL1 ビットを、タイマ RC の動作中は TRCCLKSEL0～TRCCLKSEL1 ビットの設定値を変更しないでください。

### 18.3 タイマモード

内部で生成されたカウントソースまたはタイマ RA のアンダフローをカウントするモードです(表 18.2)。タイマモード時、TRBOCR および TRBSC レジスタは使用しません。

表 18.2 タイマモードの仕様

項目	仕様
カウントソース	f1、f2、f8、タイマ RA のアンダフロー
カウント動作	<ul style="list-style-type: none"> <li>・ダウンカウント</li> <li>・アンダフロー時リロードレジスタの内容をリロードしてカウントを継続 (タイマ RB のアンダフロー時はタイマ RB プライマリリロードレジスタの内容をリロード)</li> </ul>
分周比	$1/(n+1)(m+1)$ n : TRBPRE レジスタの設定値、m : TRBPR レジスタの設定値
カウント開始条件	TRBCR レジスタの TSTART ビットへの “1” (カウント開始)書き込み
カウント停止条件	<ul style="list-style-type: none"> <li>・TRBCR レジスタの TSTART ビットへの “0” (カウント停止)書き込み</li> <li>・TRBCR レジスタの TSTOP ビットへの “1” (カウント強制停止)書き込み</li> </ul>
割り込み要求発生タイミング	タイマ RB のアンダフロー時[タイマ RB 割り込み]
TRBO 端子機能	プログラマブル入出力ポート
INT0 端子機能	プログラマブル入出力ポート、または INT0 割り込み入力
タイマの読み出し	TRBPR レジスタ、TRBPRE レジスタを読み出すと、それぞれカウント値が読み出される
タイマの書き込み	<ul style="list-style-type: none"> <li>カウント停止中に、TRBPRE レジスタ、TRBPR レジスタに書き込むと、それぞれリロードレジスタとカウンタの両方に書き込まれる</li> <li>カウント中に、TRBPRE レジスタ、TRBPR レジスタに書き込むと、TRBMR レジスタの TWRC ビットが “0” なら、それぞれリロードレジスタとカウンタへ書き込まれる。 TWRC ビットが “1” なら、それぞれリロードレジスタにのみ書き込まれる。 (「18.3.2 カウント中のタイマ書き込み制御」参照)</li> </ul>

#### 18.3.1 タイマ RB I/O 制御レジスタ (TRBIOC)[タイマモード時]

アドレス 010Ah 番地

ビット	b7	b6	b5	b4	b3	b2	b1	b0
シンボル	—	—	—	—	INOSEG	INOSTG	TOCNT	TOPL
リセット後の値	0	0	0	0	0	0	0	0


ビット	シンボル	ビット名	機能	R/W
b0	TOPL	タイマ RB アウトプットレベル選択ビット	タイマモードでは “0” にしてください	R/W
b1	TOCNT	タイマ RB 出力切り替えビット		R/W
b2	INOSTG	ワンショットトリガ制御ビット		R/W
b3	INOSEG	ワンショットトリガ極性選択ビット		R/W
b4	—	何も配置されていない。書く場合、“0” を書いてください。読んだ場合、その値は “0”。		—
b5	—			
b6	—			
b7	—			

### 18.3.2 カウント中のタイマ書き込み制御


タイマRBはプリスケーラと、タイマ(プリスケーラのアンダフローをカウントする狭義のタイマ)をもち、それぞれにリロードレジスタとカウンタがあります。タイマモードでは、カウント中のプリスケーラやタイマへの書き込む場合、TRBMRレジスタのTWRCビットで、リロードレジスタとカウンタへ書き込むか、リロードレジスタだけに書き込むかを選択できます。

しかし、プリスケーラのリロードレジスタからカウンタへは、カウントソースに同期して値を転送します。また、タイマのリロードレジスタからカウンタへは、プリスケーラのアンダフローに同期して値を転送します。このため、TWRCビットで、リロードレジスタとカウンタへ書き込む選択をしている場合も、書き込み命令実行後すぐにはカウンタの値が更新されません。また、リロードレジスタだけに書き込む選択をしている場合、プリスケーラの値を変更すると書き込んだときの周期がずれます。図18.2にタイマRBカウント中にカウント値を書き換えた場合の動作例を示します。

TWRCビットが“0”(リロードレジスタとカウンタへの書き込み)の場合



TWRCビットが“1”(リロードレジスタのみ書き込み)の場合



上図は次の条件の場合です。

TRBCRレジスタのTSTARTビット、TCSTFビットがともに“1”(カウント中)

図 18.2 タイマ RB カウント中にカウント値を書き換えた場合の動作例

## 18.4 プログラマブル波形発生モード

TRBPR レジスタと TRBSC レジスタの値を交互にカウントし、カウンタがアンダフローするごとに、TRBO 端子から出力する信号を反転するモードです(表 18.3)。カウント開始時は、TRBPR レジスタに設定した値からカウントを行います。プログラマブル波形発生モード時、TRBOCR レジスタは使用しません。

図 18.3 にプログラマブル波形発生モード時のタイマ RB の動作例を示します。

表 18.3 プログラマブル波形発生モードの仕様

項目	仕様
カウントソース	f1、f2、f8、タイマ RA のアンダフロー
カウント動作	<ul style="list-style-type: none"> <li>・ダウンカウント</li> <li>・アンダフロー時プライマリリロードレジスタとセカンダリリロードレジスタの内容を交互にリロードしてカウントを継続</li> </ul>
出力波形の幅、周期	プライマリ期間 : $(n+1)(m+1)/fi$ セカンダリ期間 : $(n+1)(p+1)/fi$ 周期 : $(n+1)\{(m+1)+(p+1)\}/fi$ fi : カウントソースの周波数 n : TRBPREG レジスタの設定値、m : TRBPR レジスタの設定値 p : TRBSC レジスタの設定値
カウント開始条件	TRBCR レジスタの TSTART ビットへの “1” (カウント開始)書き込み
カウント停止条件	<ul style="list-style-type: none"> <li>・TRBCR レジスタの TSTOP ビットへの “0” (カウント停止)書き込み</li> <li>・TRBCR レジスタの TSTOP ビットへの “1” (カウント強制停止)書き込み</li> </ul>
割り込み要求発生タイミング	セカンダリ期間のタイマ RB のアンダフローからカウントソースの 1/2 サイクル後 (TRBO 出力の変化と同時)[タイマ RB 割り込み]
TRBO 端子機能	プログラマブル出力ポート、またはパルス出力
INT0 端子機能	プログラマブル入出力ポート、または INT0 割り込み入力
タイマの読み出し	TRBPR レジスタ、TRBPREG レジスタを読み出すと、それぞれカウント値が読み出される(注1)
タイマの書き込み	<ul style="list-style-type: none"> <li>・カウント停止中に、TRBPREG レジスタ、TRBSC レジスタ、TRBPR レジスタに書き込むと、それぞれリロードレジスタとカウンタの両方に書き込まれる</li> <li>・カウント中に、TRBPREG レジスタ、TRBSC レジスタ、TRBPR レジスタに書き込むと、それぞれリロードレジスタのみ書き込まれる(注2)</li> </ul>
選択機能	<ul style="list-style-type: none"> <li>・アウトプットレベル選択機能 プライマリ期間、セカンダリ期間の出力レベルを TOPL ビットで選択</li> <li>・TRBO 端子出力切り替え機能 TRBIOC レジスタの TOCNT ビットでタイマ RB パルス出力または P3_1(P1_3) ラッチ出力を選択(注3)</li> </ul>

注1. セカンダリ期間をカウント中でも、TRBPR レジスタを読み出してください。

注2. 波形の出力は、TRBPR レジスタへの書き込み後、次のプライマリ期間から設定値が反映されます。

注3. TOCNT ビットに書いた値は、次のタイミングで有効になります。

- ・カウント開始時
- ・タイマ RB 割り込み要求発生時

したがって、TOCNT ビットを変更後、次のプライマリ期間の出力から反映されます。

### 18.4.1 タイマRB I/O制御レジスタ(TRBIOC)[ プログラマブル波形発生モード時 ]

アドレス 010Ah番地

ビット	b7	b6	b5	b4	b3	b2	b1	b0
シンボル	—	—	—	—	INOSEG	INOSTG	TOCNT	TOPL
リセット後の値	0	0	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b0	TOPL	タイマRBアウトプットレベル選択ビット	0 : プライマリ期間 “H” 出力、 セカンダリ期間 “L” 出力 タイマ停止時 “L” 出力 1 : プライマリ期間 “L” 出力、 セカンダリ期間 “H” 出力 タイマ停止時 “H” 出力	R/W
b1	TOCNT	タイマRB出力切り替えビット	0 : タイマRB波形出力 1 : P3_1(P1_3)ポートラッチの値を出力	R/W
b2	INOSTG	ワンショットトリガ制御ビット	プログラマブル波形発生モードでは “0” にして ください	R/W
b3	INOSEG	ワンショットトリガ極性選択ビット		R/W
b4	—	何も配置されていない。書く場合、“0”を書いてください。読んだ場合、その値は“0”。	—	—
b5	—			
b6	—			
b7	—			

## 18.4.2 動作例




図18.3 プログラマブル波形発生モード時のタイマ RB の動作例

## 18.5 プログラマブルワンショット発生モード

プログラムまたは外部トリガ(INT0端子の入力)により、ワンショットパルスをTRBO端子から出力するモードです(表18.4)。トリガが発生するとその時点から任意の時間(TRBPRレジスタの設定値)、1度だけタイマが動作します。プログラマブルワンショット発生モード時、TRBSCレジスタは使用しません。

図18.4にプログラマブルワンショット発生モード時の動作例を示します。

表18.4 プログラマブルワンショット発生モードの仕様

項目	仕様
カウントソース	f1、f2、f8、タイマRAのアンダフロー
カウント動作	<ul style="list-style-type: none"> <li>TRBPRレジスタの設定値をダウンカウント</li> <li>アンダフロー時プライマリリロードレジスタの内容をリロードしてカウントを終了し、TOSSTFビットが“0”(ワンショット停止)になる</li> <li>カウント停止時、リロードレジスタの内容をリロードし停止</li> </ul>
ワンショットパルス出力時間	(n+1)(m+1)/fi fi : カウントソースの周波数 n : TRBPREGISTRAの設定値、m : TRBPRレジスタの設定値
カウント開始条件	<ul style="list-style-type: none"> <li>TRBCRレジスタのTSTARTビットが“1”(カウント開始)で、かつ次のトリガが発生</li> <li>TRBOCRレジスタのTOSSPビットへの“1”(ワンショット開始)書き込み</li> <li>INT0端子へのトリガ入力</li> </ul>
カウント停止条件	<ul style="list-style-type: none"> <li>タイマRBプライマリカウント時のカウントの値がアンダフローし、リロードした後</li> <li>TRBOCRレジスタのTOSSPビットへの“1”(ワンショット停止)書き込み</li> <li>TRBCRレジスタのTSTOPビットへの“0”(カウント停止)書き込み</li> <li>TRBCRレジスタのTSTOPビットへの“1”(カウント強制停止)書き込み</li> </ul>
割り込み要求発生タイミング	アンダフローからカウントソースの1/2サイクル後 (TRBO端子からの波形出力の終了と同時)[タイマRB割り込み]
TRBO端子機能	パルス出力
INT0端子機能	<ul style="list-style-type: none"> <li>TRBIOCレジスタのINOSTGビットが“0”(INT0端子ワンショットトリガ無効)の場合 プログラマブル入出力ポート、またはINT0割り込み入力</li> <li>TRBIOCレジスタのINOSTGビットが“1”(INT0端子ワンショットトリガ有効)の場合 外部トリガ(INT0割り込み入力)</li> </ul>
タイマの読み出し	TRBPRレジスタ、TRBPREGISTRAを読み出すと、それぞれカウント値が読み出される
タイマの書き込み	<ul style="list-style-type: none"> <li>カウント停止中に、TRBPREGISTRA、TRBPRレジスタに書き込むと、それぞれリロードレジスタとカウンタの両方に書き込まれる</li> <li>カウント中に、TRBPREGISTRA、TRBPRレジスタに書き込むと、それぞれリロードレジスタのみに書き込まれる(注1)</li> </ul>
選択機能	<ul style="list-style-type: none"> <li>アウトプットレベル選択機能 ワンショットパルス波形の出力レベルをTOPLビットで選択</li> <li>ワンショットトリガ選択機能 「18.5.3 ワンショットトリガ選択」参照</li> </ul>

注1. TRBPRレジスタへ書き込んだ値は、次のワンショットパルスから反映されます。

## 18.5.1 タイマRB I/O制御レジスタ(TRBIOC)[プログラマブルワンショット発生モード時]

アドレス 010Ah番地

ビット	b7	b6	b5	b4	b3	b2	b1	b0
シンボル	—	—	—	—	INOSEG	INOSTG	TOCNT	TOPL
リセット後の値	0	0	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b0	TOPL	タイマRBアウトプットレベル選択ビット	0 : ワンショットパルス “H” 出力、 タイマ停止時 “L” 出力 1 : ワンショットパルス “L” 出力、 タイマ停止時 “H” 出力	R/W
b1	TOCNT	タイマRB出力切り替えビット	プログラマブルワンショット発生モードでは “0” にしてください	R/W
b2	INOSTG	ワンショットトリガ制御ビット (注1)	0 : INT0端子ワンショットトリガ無効 1 : INT0端子ワンショットトリガ有効	R/W
b3	INOSEG	ワンショットトリガ極性選択ビット (注1)	0 : 立ち下がりエッジトリガ 1 : 立ち上がりエッジトリガ	R/W
b4	—	何も配置されていない。書く場合、“0”を書いてください。読んだ場合、その値は“0”。	—	
b5	—			
b6	—			
b7	—			

注1. 「18.5.3 ワンショットトリガ選択」を参照してください。

## 18.5.2 動作例




図18.4 プログラマブルワンショット発生モード時の動作例

### 18.5.3 ワンショットトリガ選択

プログラマブルワンショット発生モードと、プログラマブルウェイトワンショット発生モードでは、TRBCR レジスタのTCSTF ビットが“1”(カウント開始)の状態で、ワンショットトリガが発生すると動作を開始します。

ワンショットトリガは、次のどちらかの要因で発生します。

- プログラムでTRBOCR レジスタのTOSST ビットに“1”を書く
- INT0端子からトリガ入力

ワンショットトリガ発生後、カウントソースの1～2サイクル経ってから TRBOCR レジスタの TOSSTF ビットが、“1”(ワンショット動作中)になります。その後カウントが始まり、プログラマブルワンショット発生モードでは、ワンショット波形出力を開始します(プログラマブルウェイトワンショット発生モードでは、ウェイト期間のカウントを開始します)。TOSSTF ビットが“1”的間に、ワンショットトリガが発生しても再トリガは発生しません。

INT0端子からトリガ入力を使用する場合は、次の設定をした後、トリガを入力してください。

- PD4 レジスタのPD4\_5 ビットを“0”(入力ポート)にする
- INT0のデジタルフィルタをINTF レジスタのINT0F1～INT0F0 ビットで選択
- INTEN レジスタのINTOPL ビットで両エッジまたは片エッジを選択する。片エッジを選択した場合はさらにTRBIOC レジスタのINOSEG ビットで立ち下がりまたは立ち上がりエッジを選択する
- INTEN レジスタのINT0EN を“1”(許可)にする
- 上記の設定後、TRBIOC レジスタのINOSTG ビットを“1”(INT0端子ワンショットトリガ有効)にする

なお、INT0端子からのトリガ入力で割り込み要求を発生させる場合は、次の点に注意してください。

- 割り込みを使用するための処理が必要ですので「11. 割り込み」を参照してください。
- 片エッジを選択した場合は、INT0IC レジスタのPOL ビットで立ち下がりまたは立ち上がりエッジを選択してください(TRBIOC レジスタのINOSEG ビットはINT0割り込みとは無関係です)。
- TOSSTF ビットが“1”的間に、ワンショットトリガが発生してもタイマRB の動作には影響ありませんが、INT0IC レジスタのIR ビットは変化します。

## 18.6 プログラマブルウェイトワンショット発生モード

プログラムまたは外部トリガ(INT0端子の入力)から、一定時間後にワンショットパルスをTRBO端子から出力するモードです(表18.5)。トリガが発生すると、その時点から任意の時間(TRBSCレジスタの設定値)後、一度だけ任意の時間(TRBPRレジスタの設定値)パルス出力を行います。

図18.5にプログラマブルウェイトワンショット発生モードの動作例を示します。

表18.5 プログラマブルウェイトワンショット発生モードの仕様

項目	仕様
カウントソース	f1、f2、f8、タイマRAのアンダフロー
カウント動作	<ul style="list-style-type: none"> <li>タイマRBプライマリの設定値をダウンカウント</li> <li>タイマRBプライマリのカウントがアンダフロー時、タイマRBセカンダリの内容をリロードしてカウントを継続</li> <li>タイマRBセカンダリのカウントがアンダフロー時、タイマRBプライマリの内容をリロードしてカウントを終了し、TOSSTFビットが“0”(ワンショット停止)になる</li> <li>カウント停止時、リロードレジスタの内容をリロードし停止</li> </ul>
ウェイト時間	(n+1)(m+1)/fi fi : カウントソースの周波数 n : TRBPREGレジスタの設定値、m : TRBPRレジスタの設定値
ワンショットパルス出力時間	(n+1)(p+1)/fi fi : カウントソースの周波数 n : TRBPREGレジスタの設定値、p : TRBSCレジスタの設定値
カウント開始条件	<ul style="list-style-type: none"> <li>TRBCRレジスタのTSTARTビットが“1”(カウント開始)でかつ、次のトリガが発生</li> <li>TRBOCRレジスタのTOSSSTビットへの“1”(ワンショット開始)書き込み</li> <li>INT0端子へのトリガ入力</li> </ul>
カウント停止条件	<ul style="list-style-type: none"> <li>タイマRBセカンダリカウント時のカウントの値がアンダフローし、リロードした後</li> <li>TRBOCRレジスタのTOSSSPビットへの“1”(ワンショット停止)書き込み</li> <li>TRBCRレジスタのTSTOPビットへの“0”(カウント停止)書き込み</li> <li>TRBCRレジスタのTSTOPビットへの“1”(カウント強制停止)書き込み</li> </ul>
割り込み要求発生タイミング	セカンダリ期間のタイマRBのアンダフローからカウントソースの1/2サイクル後(TRBO端子からの波形出力の終了と同時に)[タイマRB割り込み]
TRBO端子機能	パルス出力
INT0端子機能	<ul style="list-style-type: none"> <li>TRBIOCレジスタのINOSTGビットが“0”(INT0端子ワンショットトリガ無効)の場合 プログラマブル入出力ポート、またはINT0割り込み入力</li> <li>TRBIOCレジスタのINOSTGビットが“1”(INT0端子ワンショットトリガ有効)の場合 外部トリガ(INT0割り込み入力)</li> </ul>
タイマの読み出し	TRBPRレジスタ、TRBPREGレジスタを読み出すと、それぞれカウント値が読み出される
タイマの書き込み	<ul style="list-style-type: none"> <li>カウント停止中に、TRBPREGレジスタ、TRBSCレジスタ、TRBPRレジスタに書き込むと、それぞれリロードレジスタとカウンタの両方に書き込まれる</li> <li>カウント中に、TRBPREGレジスタ、TRBSCレジスタ、TRBPRレジスタに書き込むと、それぞれリロードレジスタのみ書き込まれる(注1)</li> </ul>
選択機能	<ul style="list-style-type: none"> <li>アウトプットレベル選択機能 ワンショットパルス波形の出力レベルをTOPLビットで選択</li> <li>ワンショットトリガ選択機能 「18.5.3 ワンショットトリガ選択」参照</li> </ul>

注1. TRBSCレジスタおよびTRBPRレジスタへ書き込んだ値は、次のワンショットパルスから反映されます。

### 18.6.1 タイマRB I/O制御レジスタ(TRBIOC)[プログラマブルウェイトワンショット発生モード時]

アドレス 010Ah番地

ビット	b7	b6	b5	b4	b3	b2	b1	b0
シンボル	—	—	—	—	INOSEG	INOSTG	TOCNT	TOPL
リセット後の値	0	0	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b0	TOPL	タイマRBアウトプットレベル選択ビット	0 : ワンショットパルス “H” 出力、 タイマ停止時とウェイト中は “L” 出力 1 : ワンショットパルス “L” 出力、 タイマ停止時とウェイト中は “H” 出力	R/W
b1	TOCNT	タイマRB出力切り替えビット	プログラマブルウェイトワンショット発生モードでは “0” にしてください。	R/W
b2	INOSTG	ワンショットトリガ制御ビット (注1)	0 : INT0端子ワンショットトリガ無効 1 : INT0端子ワンショットトリガ有効	R/W
b3	INOSEG	ワンショットトリガ極性選択ビット (注1)	0 : 立ち下がりエッジトリガ 1 : 立ち上がりエッジトリガ	R/W
b4	—	何も配置されていない。書く場合、“0”を書いてください。読んだ場合、その値は“0”。	—	
b5	—			
b6	—			
b7	—			

注1. 「18.5.3 ワンショットトリガ選択」を参照してください。

## 18.6.2 動作例




図18.5 プログラマブルウェイトワンショット発生モードの動作例

## 18.7 タイマRB使用上の注意

- リセット後、タイマはカウントを停止しています。タイマとプリスケーラに値を設定した後、カウントを開始してください。
- プリスケーラとタイマは16ビット単位で読み出しても、マイクロコンピュータ内部では1バイトずつ順に読み出します。そのため、この2つのレジスタを読み出す間にタイマ値が更新される可能性があります。
- プログラマブルワンショット発生モードおよびプログラマブルウェイトワンショット発生モード時、TRBCR レジスタのTSTART ビットを“0”にしてカウントを停止したとき、またはTRBOCR レジスタのTOSSP ビットを“1”にしてワンショット停止にしたとき、タイマはリロードレジスタの値をリロードし停止します。タイマのカウント値は、タイマ停止前に読み出してください。
- カウント停止中にTSTART ビットに“1”を書いた後は、カウントソースの1～2サイクルの間、TCSTF ビットは“0”になっています。

TCSTF ビットが“1”になるまで、TCSTF ビットを除くタイマRB 関連レジスタ(注1)をアクセスしないでください。

カウント中にTSTART ビットに“0”を書いた後は、カウントソースの1～2サイクルの間、TCSTF ビットは“1”になっています。TCSTF ビットが“0”になったときカウントは停止します。

TCSTF ビットが“0”になるまで、TCSTF ビットを除くタイマRB 関連レジスタ(注1)をアクセスしないでください。

注1. タイマRB 関連レジスタ：TRBCR、TRBOCR、TRBIOC、TRBMR、TRBPREG、TRBSC、TRBPR

- カウント中にTRBCR レジスタのTSTOP ビットに“1”を書くと、すぐにタイマRB は停止します。
- TRBOCR レジスタのTOSST ビットまたはTOSSP ビットに“1”を書くと、カウントソースの1～2サイクル後にTOSSTF ビットが変化します。TOSST ビットに“1”を書いてからTOSSTF ビットが“1”になるまでの期間にTOSSP ビットに“1”を書いた場合、内部の状態によってTOSSTF ビットが“0”になる場合と、“1”になる場合があります。TOSSP ビットに“1”を書いてからTOSSTF ビットが“0”になるまでの期間にTOSST ビットに“1”を書いた場合も同様に、TOSSTF ビットは“0”になるか“1”になるかわかりません。
- タイマRA のアンダフロー信号をタイマRB のカウントソースにする場合、タイマRA はタイマモード、パルス出力モード、またはイベントカウントモードに設定してください。

### 18.7.1 タイマモード

カウント中(TRBCR レジスタのTCSTF ビットが“1” )にTRBPREG レジスタ、TRBPR レジスタに書き込む場合は、下記の点に注意してください。

- TRBPREG レジスタに連続して書き込む場合は、それぞれの書き込みの間隔をカウントソースクロックの3周期以上空けてください。
- TRBPR レジスタに連続して書き込む場合は、それぞれの書き込みの間隔をプリスケーラのアンダフローの3周期以上空けてください。

### 18.7.2 プログラマブル波形発生モード

カウント中(TRBCR レジスタのTCSTF ビットが“1” )にTRBPREG レジスタ、TRBPR レジスタに書き込む場合は、下記の点に注意してください。

- TRBPREG レジスタに連続して書き込む場合は、それぞれの書き込みの間隔をカウントソースクロックの3周期以上空けてください。
- TRBPR レジスタに連続して書き込む場合は、それぞれの書き込みの間隔をプリスケーラのアンダフローの3周期以上空けてください。

### 18.7.3 プログラムブルワンショット発生モード

カウント中(TRBCR レジスタのTCSTF ビットが“1” )にTRBPRE レジスタ、TRBPR レジスタに書き込む場合は下記の点に注意してください。

- TRBPRE レジスタに連続して書き込む場合は、それぞれの書き込みの間隔をカウントソースクロックの3周期以上空けてください。
- TRBPR レジスタに連続して書き込む場合は、それぞれの書き込みの間隔をプリスケーラのアンダーフローの3周期以上空けてください。

### 18.7.4 プログラムブルウェイトワンショット発生モード

カウント中(TRBCR レジスタのTCSTF ビットが“1” )にTRBPRE レジスタ、TRBPR レジスタに書き込む場合は下記の点に注意してください。

- TRBPRE レジスタに連続して書き込む場合は、それぞれの書き込みの間隔をカウントソースクロックの3周期以上空けてください。
- TRBPR レジスタに連続して書き込む場合は、それぞれの書き込みの間隔をプリスケーラのアンダーフローの3周期以上空けてください。

## 19. タイマRC

タイマRCは、16ビットタイマで4本の入出力端子を持ちます。

### 19.1 概要

タイマRCの動作クロックはf1、fOCO40MまたはfOCO-Fです。表19.1にタイマRCの動作クロックを示します。

表19.1 タイマRCの動作クロック

条件	タイマRCの動作クロック
カウントソースがf1、f2、f4、f8、f32、TRCCCLK入力 (TRCCR1レジスタのTCK2～TCK0ビットが“000b”～“101b”)	f1
カウントソースがfOCO40M (TRCCR1レジスタのTCK2～TCK0ビットが“110b”)	fOCO40M
カウントソースがfOCO-F (TRCCR1レジスタのTCK2～TCK0ビットが“111b”)	fOCO-F

表19.2にタイマRCの端子構成を、図19.1にタイマRCのブロック図を示します。

タイマRCは3種類のモードを持ちます。

- タイマモード
  - インプットキャプチャ機能 外部信号をトリガにしてカウンタの値をレジスタに取り込む機能
  - アウトプットコンペア機能 カウンタとレジスタの値の一致を検出する機能(検出時に端子出力変更可能)

次の2つのモードは、アウトプットコンペア機能を用います。

- PWMモード 任意の幅のパルスを連続して出力するモード
- PWM2モード トリガからウェイト時間において、ワンショット波形またはPWM波形を出力するモード

インプットキャプチャ機能、アウトプットコンペア機能、PWMモードは、1端子ごとに機能とモードを選択できます。

PWM2モードは、カウンタやレジスタを組み合わせて波形を出力します。端子の機能はモードによって決まります。




図19.1 タイマRCのブロック図

表19.2 タイマRCの端子構成

端子名	割り当てる端子	入出力	機能
TRCIOA	P0_0、P0_1、P0_2、P1_1 またはP3_1	入出力	モードによって機能が異なります。詳細は各モードを参照してください。
TRCIOB	P0_3、P0_4、P0_5、P1_2 またはP2_0		
TRCIOC	P0_7、P1_3、P2_1またはP3_4		
TRCIOD	P0_6、P1_0、P2_2またはP3_5		
TRCCLK	P1_4、P3_3またはP3_7	入力	外部クロック入力
TRCTRG	P0_0、P0_1、P0_2、P1_1 またはP3_1	入力	PWM2モードの外部トリガ入力

## 19.2 レジスタの説明

表19.3にタイマRC関連レジスター一覧を示します。

表19.3 タイマRC関連レジスター一覧

番地	シンボル	モード			参照先
		タイマ インプット キャプチャ 機能	アウトプット トコンペア 機能	PWM	
0008h	MSTCR	有効	有効	有効	19.2.1 モジュールスタンバイ制御レジスタ(MSTCR)
0120h	TRCMR	有効	有効	有効	19.2.2 タイマRCモードレジスタ(TRCMR)
0121h	TRCCR1	有効	有効	有効	19.2.3 タイマRC制御レジスタ1(TRCCR1) 19.5.1 タイマRC制御レジスタ1(TRCCR1)[タイマモード(アウトプットコンペア機能)時] 19.6.1 タイマRC制御レジスタ1(TRCCR1)[PWMモード時] 19.7.1 タイマRC制御レジスタ1(TRCCR1)[PWM2モード時]
0122h	TRCIER	有効	有効	有効	19.2.4 タイマRC割り込み許可レジスタ(TRCIER)
0123h	TRCSR	有効	有効	有効	19.2.5 タイマRCステータスレジスタ(TRCSR)
0124h	TRCIOR0	有効	有効	—	19.2.6 タイマRC I/O制御レジスタ0、タイマRC I/O制御レジスタ1 19.2.7 タイマRC I/O制御レジスタ1(TRCIOR1) 19.4.1 タイマRC I/O制御レジスタ0(TRCIOR0)[タイマモード(インプットキャプチャ機能)時] 19.4.2 タイマRC I/O制御レジスタ1(TRCIOR1)[タイマモード(インプットキャプチャ機能)時] 19.5.2 タイマRC I/O制御レジスタ0(TRCIOR0)[タイマモード(アウトプットコンペア機能)時] 19.5.3 タイマRC I/O制御レジスタ1(TRCIOR1)[タイマモード(アウトプットコンペア機能)時]
0125h	TRCIOR1				
0126h	TRC	有効	有効	有効	19.2.8 タイマRCカウンタ(TRC)
0127h					
0128h	TRCGRA	有効	有効	有効	19.2.9 タイマRCジェネラルレジスタA、B、C、D(TRCGRA、TRCGRB、TRGRC、TRGRD)
0129h	TRCGRB				
012Ah	TRGRC				
012Bh	TRGRD				
012Ch					
012Dh					
012Eh					
012Fh					
0130h	TRCCR2	—	有効	有効	19.2.10 タイマRC制御レジスタ2(TRCCR2)
0131h	TRCDF	有効	—	有効	19.2.11 タイマRCデジタルフィルタ機能選択レジスタ(TRCDF)
0132h	TRCOER	—	有効	有効	19.2.12 タイマRCアウトプットマスタ許可レジスタ(TRCOER)
0133h	TRCADCR	—	有効	有効	19.2.13 タイマRCトリガ制御レジスタ(TRCADCR)
0181h	TRBRCSR	有効	有効	有効	19.2.14 タイマRB/RC端子選択レジスタ(TRBRCSR)
0182h	TRCPCSR0	有効	有効	有効	19.2.15 タイマRC端子選択レジスタ0(TRCPCSR0)
0183h	TRCPCSR1	有効	有効	有効	19.2.16 タイマRC端子選択レジスタ1(TRCPCSR1)

— : 無効

### 19.2.1 モジュールスタンバイ制御レジスタ(MSTCR)

アドレス 0008h番地

ビット	b7	b6	b5	b4	b3	b2	b1	b0
シンボル	—	—	MSTTRC	MSTTRD	—	—	—	—
リセット後の値	0	0	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b0	—	何も配置されていない。書く場合、“0”を書いてください。読んだ場合、その値は“0”。	—	—
b1	—			
b2	—			
b3	—	予約ビット	“0”にしてください	R/W
b4	MSTTRD	消費電力低減ビット	“1”にしてください。 消費電力を低減できます。	R/W
b5	MSTTRC	タイマRCスタンバイビット	0: アクティブ 1: スタンバイ(注1)	R/W
b6	—	何も配置されていない。書く場合、“0”を書いてください。読んだ場合、その値は“0”。	—	—
b7	—			

注1. スタンバイにする前に、タイマRC機能を停止してください。MSTTRCビットが“1”(スタンバイ)のとき、タイマRC関連レジスタ(0120h～0133h番地)へのアクセスは無効になります。

### 19.2.2 タイマRCモードレジスタ(TRCMR)

アドレス 0120h番地

ビット	b7	b6	b5	b4	b3	b2	b1	b0
シンボル	TSTART	—	BFD	BFC	PWM2	PWMD	PWMC	PWMB
リセット後の値	0	1	0	0	1	0	0	0

ビット	シンボル	ビット名	機能	R/W
b0	PWMB	TRCIOB PWMモード選択ビット (注1)	0: タイマモード 1: PWMモード	R/W
b1	PWMC	TRCIOC PWMモード選択ビット (注1)	0: タイマモード 1: PWMモード	R/W
b2	PWMD	TRCIOD PWMモード選択ビット (注1)	0: タイマモード 1: PWMモード	R/W
b3	PWM2	PWM2モード選択ビット	0: PWM2モード 1: タイマモードまたはPWMモード	R/W
b4	BFC	TRCGRC レジスタ機能選択ビット (注2)	0: ジェネラルレジスタ 1: TRCGRA レジスタのバッファレジスタ	R/W
b5	BFD	TRCGRD レジスタ機能選択ビット	0: ジェネラルレジスタ 1: TRCGRB レジスタのバッファレジスタ	R/W
b6	—	何も配置されていない。書く場合、“0”を書いてください。読んだ場合、その値は“1”。	—	—
b7	TSTART	TRCカウント開始ビット	0: カウント停止 1: カウント開始	R/W

注1. これらのビットはPWM2ビットが“1”(タイマモードまたはPWMモード)のとき有効です。

注2. PWM2モードではBFCビットを“0”(ジェネラルレジスタ)にしてください。

TRCMR レジスタのPWM2モード時の注意事項は「19.9.6 PWM2モード時のTRCMR レジスタ」を参照してください。

### 19.2.3 タイマ RC制御レジスタ1 (TRCCR1)

アドレス 0121h番地

ビット	b7	b6	b5	b4	b3	b2	b1	b0
シンボル	CCLR	TCK2	TCK1	TCK0	TOD	TOC	TOB	TOA
リセット後の値	0	0	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b0	TOA	TRCIOA出力レベル選択ビット(注1)	動作モード(機能)によって機能が異なる	R/W
b1	TOB	TRCIOB出力レベル選択ビット(注1)		R/W
b2	TOC	TRCIOC出力レベル選択ビット(注1)		R/W
b3	TOD	TRCIOD出力レベル選択ビット(注1)		R/W
b4	TCK0	カウントソース選択ビット(注1)	b6 b5 b4 0 0 0 : f1 0 0 1 : f2 0 1 0 : f4 0 1 1 : f8 1 0 0 : f32 1 0 1 : TRCCLK入力の立ち上がりエッジ 1 1 0 : fOCO40M 1 1 1 : fOCO-F(注2)	R/W
b5	TCK1			R/W
b6	TCK2			R/W
b7	CCLR	TRCカウンタクリア選択ビット	0 : クリア禁止(フリーランニング動作) 1 : インプットキャプチャまたはTRCGRAのコンペア一致でTRCカウンタをクリア	R/W

注1. TRCMR レジスタのTSTARTビットが“0”(カウント停止)のとき、書いてください。

注2. fOCO-Fを選択するときは、CPUクロックより速いクロック周波数にfOCO-Fを設定してください。

### 19.2.4 タイマ RC割り込み許可レジスタ (TRCIER)

アドレス 0122h番地

ビット	b7	b6	b5	b4	b3	b2	b1	b0
シンボル	OVIE	—	—	—	IMIED	IMIEC	IMIEB	IMIEA
リセット後の値	0	1	1	1	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b0	IMIEA	インプットキャプチャ/コンペア一致割り込み許可ビットA	0 : IMFAビットによる割り込み(IMIA)禁止 1 : IMFAビットによる割り込み(IMIA)許可	R/W
b1	IMIEB	インプットキャプチャ/コンペア一致割り込み許可ビットB	0 : IMFBビットによる割り込み(IMIB)禁止 1 : IMFBビットによる割り込み(IMIB)許可	R/W
b2	IMIEC	インプットキャプチャ/コンペア一致割り込み許可ビットC	0 : IMFCビットによる割り込み(IMIC)禁止 1 : IMFCビットによる割り込み(IMIC)許可	R/W
b3	IMIED	インプットキャプチャ/コンペア一致割り込み許可ビットD	0 : IMFIDビットによる割り込み(IMID)禁止 1 : IMFIDビットによる割り込み(IMID)許可	R/W
b4	—	何も配置されていない。書く場合、“0”を書いてください。読んだ場合、その値は“1”。	—	—
b5	—			
b6	—			
b7	OVIE	オーバフロー割り込み許可ビット	0 : OVFビットによる割り込み(OVI)禁止 1 : OVFビットによる割り込み(OVI)許可	R/W

### 19.2.5 タイマRCステータスレジスタ(TRCSR)

アドレス 0123h番地

ビット シンボル	b7 OVF	b6	b5	b4	b3 IMFD	b2 IMFC	b1 IMFB	b0 IMFA
リセット後の値	0	1	1	1	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b0	IMFA	インプットキャプチャ/コンペア一致フラグA	[ “0” になる要因] 読んだ後、“0”を書く(注1) [ “1” になる要因] 「表19.4 各フラグが“1”になる要因」を参照	R/W
b1	IMFB	インプットキャプチャ/コンペア一致フラグB	[ “0” になる要因] 「表19.4 各フラグが“1”になる要因」を参照	R/W
b2	IMFC	インプットキャプチャ/コンペア一致フラグC		R/W
b3	IMFD	インプットキャプチャ/コンペア一致フラグD		R/W
b4	—	何も配置されていない。書く場合、“0”を書いてください。読んだ場合、その値は“1”。	—	—
b5	—			
b6	—			
b7	OVF	オーバフローフラグ	[ “0” になる要因] 読んだ後、“0”を書く(注1) [ “1” になる要因] 「表19.4 各フラグが“1”になる要因」を参照	R/W

注1. 書き込み結果は次のようにになります。

- 読んだ結果が“1”的場合、同じビットに“0”を書くと“0”になります。
- 読んだ結果が“0”的場合、同じビットに“0”を書いても変化しません(読んだ後で、“0”から“1”に変化した場合、“0”を書いても“1”的ままで)。
- “1”を書いた場合は変化しません。

表19.4 各フラグが“1”になる要因

ビット シンボル	タイマモード		PWMモード	PWM2モード
	インプットキャプチャ機能	アウトプットコンペア機能		
IMFA	TRCI0A端子の入力エッジ(注1)	TRCとTRCGRAの値が一致したとき		
IMFB	TRCI0B端子の入力エッジ(注1)	TRCとTRCGRBの値が一致したとき		
IMFC	TRCI0C端子の入力エッジ(注1)	TRCとTRCGRCの値が一致したとき(注2)		
IMFD	TRCI0D端子の入力エッジ(注1)	TRCとTRCGRDの値が一致したとき(注2)		
OVF	TRCがオーバフローしたとき			

注1. TRCI0R0、TRCI0R1レジスタのIOj1～IOj0ビット(j=A、B、C、D)で選択したエッジ。

注2. TRCMRレジスタのBFC、BFDビットが“1”(TRCGRA、TRCGRBのバッファレジスタ)の場合を含む。

### 19.2.6 タイマ RC I/O 制御レジスタ 0 (TRCIOR0)

アドレス 0124h 番地

ビット	b7	b6	b5	b4	b3	b2	b1	b0
シンボル	—	IOB2	IOB1	IOB0	IOA3	IOA2	IOA1	IOA0
リセット後の値	1	0	0	0	1	0	0	0

ビット	シンボル	ビット名	機能	R/W
b0	IOA0	TRCGRA 制御ビット	動作モード(機能)によって機能が異なる	R/W
b1	IOA1			R/W
b2	IOA2	TRCGRA モード選択ビット(注1)	0 : アウトプットコンペア機能 1 : インプットキャプチャ機能	R/W
b3	IOA3			R/W
b4	IOB0	TRCGRB 制御ビット	動作モード(機能)によって機能が異なる	R/W
b5	IOB1			R/W
b6	IOB2	TRCGRB モード選択ビット(注2)	0 : アウトプットコンペア機能 1 : インプットキャプチャ機能	R/W
b7	—			—

注1. TRCMR レジスタの BFC ビットを “1” (TRCGRA レジスタのバッファレジスタ) にした場合、TRCIOR0 レジスタの IOA2 ビットと TRCIOR1 レジスタの IOC2 ビットの設定を同じにしてください。

注2. TRCMR レジスタの BFD ビットを “1” (TRCGRB レジスタのバッファレジスタ) にした場合、TRCIOR0 レジスタの IOB2 ビットと TRCIOR1 レジスタの IOD2 ビットの設定を同じにしてください。

注3. IOA2 ビットが “1” (インプットキャプチャ機能) のとき有効です。

TRCIOR0 レジスタはタイマモードのとき有効です。PWM モード、PWM2 モードでは無効です。

### 19.2.7 タイマ RC I/O 制御レジスタ 1 (TRCIOR1)

アドレス 0125h 番地

ビット	b7	b6	b5	b4	b3	b2	b1	b0
シンボル	IOD3	IOD2	IOD1	IOD0	IOC3	IOC2	IOC1	IOC0
リセット後の値	1	0	0	0	1	0	0	0

ビット	シンボル	ビット名	機能	R/W
b0	IOC0	TRCGRC 制御ビット	動作モード(機能)によって機能が異なる	R/W
b1	IOC1			R/W
b2	IOC2	TRCGRC モード選択ビット(注1)	0 : アウトプットコンペア機能 1 : インプットキャプチャ機能	R/W
b3	IOC3			R/W
b4	IOD0	TRCGRD 制御ビット	動作モード(機能)によって機能が異なる	R/W
b5	IOD1			R/W
b6	IOD2	TRCGRD モード選択ビット(注2)	0 : アウトプットコンペア機能 1 : インプットキャプチャ機能	R/W
b7	IOD3			R/W

注1. TRCMR レジスタの BFC ビットを “1” (TRCGRA レジスタのバッファレジスタ) にした場合、TRCIOR0 レジスタの IOA2 ビットと TRCIOR1 レジスタの IOC2 ビットの設定を同じにしてください。

注2. TRCMR レジスタの BFD ビットを “1” (TRCGRB レジスタのバッファレジスタ) にした場合、TRCIOR0 レジスタの IOB2 ビットと TRCIOR1 レジスタの IOD2 ビットの設定を同じにしてください。

TRCIOR1 レジスタはタイマモードのとき有効です。PWM モード、PWM2 モードでは無効です。

### 19.2.8 タイマRCカウンタ(TRC)

アドレス 0127h～0126h番地

ビット	b7	b6	b5	b4	b3	b2	b1	b0
シンボル	—	—	—	—	—	—	—	—
リセット後の値	0	0	0	0	0	0	0	0

ビット	b15	b14	b13	b12	b11	b10	b9	b8
シンボル	—	—	—	—	—	—	—	—
リセット後の値	0	0	0	0	0	0	0	0

ビット	機能								設定範囲	R/W
b15～b0	カウントソースをカウント。カウント動作はアップカウント。 オーバフローすると、TRCSRレジスタのOVFビットが“1”になる								0000h～FFFFh	R/W

TRCレジスタは16ビット単位でアクセスしてください。8ビット単位でアクセスしないでください。

### 19.2.9 タイマRCジェネラルレジスタA、B、C、D (TRCGRA、TRCGRB、TRCGRC、TRCGRD)

アドレス 0129h～0128h番地(TRCGRA)、012Bh～012Ah番地(TRCGRB)、  
012Dh～012Ch番地(TRCGRC)、012Fh～012Eh番地(TRCGRD)

ビット	b7	b6	b5	b4	b3	b2	b1	b0
シンボル	—	—	—	—	—	—	—	—
リセット後の値	1	1	1	1	1	1	1	1

ビット	b15	b14	b13	b12	b11	b10	b9	b8
シンボル	—	—	—	—	—	—	—	—
リセット後の値	1	1	1	1	1	1	1	1

ビット	機能								R/W
b15～b0	モードによって機能が異なる								R/W

TRCGRA～TRCGRD レジスタは16ビット単位でアクセスしてください。8ビット単位でアクセスしないでください。

### 19.2.10 タイマ RC 制御レジスタ 2 (TRCCR2)

アドレス 0130h 番地

ビット	b7	b6	b5	b4	b3	b2	b1	b0
シンボル	TCEG1	TCEG0	CSEL	—	—	POLD	POLC	POLB
リセット後の値	0	0	0	1	1	0	0	0

ビット	シンボル	ビット名	機能	R/W
b0	POLB	PWM モードアウトプット レベル制御ビット B (注1)	0 : TRCIOB の出力レベルは “L” アクティブ 1 : TRCIOB の出力レベルは “H” アクティブ	R/W
b1	POLC	PWM モードアウトプット レベル制御ビット C (注1)	0 : TRCIOC の出力レベルは “L” アクティブ 1 : TRCIOC の出力レベルは “H” アクティブ	R/W
b2	POLD	PWM モードアウトプット レベル制御ビット D (注1)	0 : TRCIOD の出力レベルは “L” アクティブ 1 : TRCIOD の出力レベルは “H” アクティブ	R/W
b3	—	何も配置されていない。書く場合、“0”を書いてください。読んだ場合、その値は“1”。	—	—
b4	—	—	—	—
b5	CSEL	TRC カウント動作選択ビット (注2)	0 : TRCGRA レジスタとのコンペア一致後もカウント継続 1 : TRCGRA レジスタとのコンペア一致でカウント停止	R/W
b6	TCEG0	TRCTRG 入力エッジ選択 ビット (注3)	<sup>b7 b6</sup> 0 0 : TRCTRG からのトリガ入力を禁止 0 1 : 立ち上がりエッジを選択 1 0 : 立ち下がりエッジを選択 1 1 : 立ち上がり / 立ち下がり両エッジを選択	R/W
b7	TCEG1	—		R/W

注1. PWM モードのとき有効です。

注2. アウトプットコンペア機能、PWM モード、PWM2 モードのとき有効です。

PWM2 モード時の注意事項は「19.9.6 PWM2 モード時の TRCMR レジスタ」を参照してください。

注3. PWM2 モードのとき有効です。

### 19.2.11 タイマ RC デジタルフィルタ機能選択レジスタ (TRCDF)

アドレス 0131h 番地

ビット	b7	b6	b5	b4	b3	b2	b1	b0
シンボル	DFCK1	DFCK0	—	DFTRG	DFD	DFC	DFB	DFA
リセット後の値	0	0	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b0	DFA	TRCIOA 端子デジタルフィルタ機能 選択ビット (注1)	0 : 機能なし 1 : 機能あり	R/W
b1	DFB	TRCIOB 端子デジタルフィルタ機能 選択ビット (注1)	—	R/W
b2	DFC	TRCIOC 端子デジタルフィルタ機能 選択ビット (注1)	—	R/W
b3	DFD	TRCIOD 端子デジタルフィルタ機能 選択ビット (注1)	—	R/W
b4	DFTRG	TRCTRG 端子デジタルフィルタ機能 選択ビット (注2)	—	R/W
b5	—	何も配置されていない。書く場合、“0”を書いてください。読んだ場合、その値は“0”。	—	—
b6	DFCK0	デジタルフィルタ機能用クロック 選択ビット (注1, 2)	<sup>b7 b6</sup> 0 0 : f32 0 1 : f8 1 0 : f1 1 1 : カウントソース(TRCCR1 レジスタの TCK2 ~ TCK0 ビットで選択したクロック)	R/W
b7	DFCK1	—		R/W

注1. インプットキャプチャ機能のとき有効です。

注2. PWM2 モードで、TRCCR2 レジスタの TCEG1 ~ TCEG0 ビットが “01b”、“10b”、“11b” (TRCTRG トリガ入力 許可) のとき有効です。

### 19.2.12 タイマRCアウトプットマスター許可レジスタ(TRCOER)

アドレス 0132h番地

ビット	b7	b6	b5	b4	b3	b2	b1	b0
シンボル	PTO	—	—	—	ED	EC	EB	EA
リセット後の値	0	1	1	1	1	1	1	1

ビット	シンボル	ビット名	機能	R/W
b0	EA	TRCIOA出力禁止ビット(注1)	0: 出力許可 1: 出力禁止(TRCIOA端子はプログラマブル入出力ポート)	R/W
b1	EB	TRCIOB出力禁止ビット(注1)	0: 出力許可 1: 出力禁止(TRCIOB端子はプログラマブル入出力ポート)	R/W
b2	EC	TRCIOC出力禁止ビット(注1)	0: 出力許可 1: 出力禁止(TRCIOC端子はプログラマブル入出力ポート)	R/W
b3	ED	TRCIOD出力禁止ビット(注1)	0: 出力許可 1: 出力禁止(TRCIOD端子はプログラマブル入出力ポート)	R/W
b4	—	何も配置されていない。書く場合、“0”を書いてください。読んだ場合、その値は“1”。		—
b5	—			
b6	—			
b7	PTO	パルス出力強制遮断信号入力INT0 有効ビット	0: パルス出力強制遮断入力無効 1: パルス出力強制遮断入力有効(INT0端子に“L”を入力すると、EA、EB、EC、EDビットが“1”(出力禁止)になる)	R/W

注1. 端子をインプットキャプチャ入力として使用するときは無効です。

### 19.2.13 タイマRCトリガ制御レジスタ(TRCADCR)

アドレス 0133h番地

ビット	b7	b6	b5	b4	b3	b2	b1	b0
シンボル	—	—	—	—	ADTRGDE	ADTRGCE	ADTRGBE	ADTRGAE
リセット後の値	0	0	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b0	ADTRGAE	A/D トリガA許可ビット	0: A/D トリガ禁止 1: TRC と TRCGRA レジスタのコンペア一致時に A/D トリガ発生	R/W
b1	ADTRGBE	A/D トリガB許可ビット	0: A/D トリガ禁止 1: TRC と TRCGRB レジスタのコンペア一致時に A/D トリガ発生	R/W
b2	ADTRGCE	A/D トリガC許可ビット	0: A/D トリガ禁止 1: TRC と TRCGRC レジスタのコンペア一致時に A/D トリガ発生	R/W
b3	ADTRGDE	A/D トリガD許可ビット	0: A/D トリガ禁止 1: TRC と TRCGRD レジスタのコンペア一致時に A/D トリガ発生	R/W
b4	—	何も配置されていない。書く場合、“0”を書いてください。読んだ場合、その値は“0”。		—
b5	—			
b6	—			
b7	—			

### 19.2.14 タイマ RB/RC端子選択レジスタ (TRBRCCSR)

アドレス 0181h番地

ビット	b7	b6	b5	b4	b3	b2	b1	b0
シンボル	—	—	TRCCLKSEL1	TRCCLKSEL0	—	—	TRBOSEL1	TRBOSEL0
リセット後の値	0	0	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b0	TRBOSEL0	TRBO端子選択ビット	b1 b0 00 : P1_3に割り当てる 01 : P3_1に割り当てる 10 : 設定しないでください 11 : P3_3に割り当てる	R/W
b1	TRBOSEL1			R/W
b2	—	予約ビット	“0”にしてください	R/W
b3	—	何も配置されていない。書く場合、“0”を書いてください。読んだ場合、その値は“0”。		—
b4	TRCCLKSEL0	TRCCLK端子選択ビット	b5 b4 00 : TRCCLK端子は使用しない 01 : P1_4に割り当てる 10 : P3_3に割り当てる 11 : P3_7に割り当てる	R/W
b5	TRCCLKSEL1			R/W
b6	—	予約ビット	“0”にしてください	R/W
b7	—	何も配置されていない。書く場合、“0”を書いてください。読んだ場合、その値は“0”。		—

TRBRCCSR レジスタはタイマRB、およびタイマRCの入出力をどの端子に割り当てるかを選択するレジスタです。タイマRB、およびタイマRCの入出力端子を使用する場合は、TRBRCCSR レジスタを設定してください。

タイマRB関連レジスタを設定する前にTRBOSEL0～TRBOSEL1ビットを、タイマRC関連レジスタを設定する前にTRCCLKSEL0～TRCCLKSEL1ビットを設定してください。また、タイマRBの動作中はTRBOSEL0～TRBOSEL1ビットを、タイマRCの動作中はTRCCLKSEL0～TRCCLKSEL1ビットの設定値を変更しないでください。

### 19.2.15 タイマ RC 端子選択レジスタ 0 (TRCPSR0)

アドレス 0182h 番地

ビット	b7	b6	b5	b4	b3	b2	b1	b0
シンボル	—	TRCIOBSEL2	TRCIOBSEL1	TRCIOBSEL0	—	TRCIOASEL2	TRCIOASEL1	TRCIOASEL0
リセット後の値	0	0	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b0	TRCIOASEL0	TRCIOA/TRCTRG 端子選択ビット	<sup>b2 b1 b0</sup> 000 : TRCIOA/TRCTRG 端子は使用しない 001 : P1_1に割り当てる 010 : P0_0に割り当てる 011 : P0_1に割り当てる 100 : P0_2に割り当てる 101 : 設定しないでください 110 : P3_1に割り当てる 111 : 設定しないでください	R/W
b1	TRCIOASEL1			R/W
b2	TRCIOASEL2			R/W
b3	—	何も配置されていない。書く場合、“0”を書いてください。読んだ場合、その値は“0”。		—
b4	TRCIOBSEL0	TRCIOB 端子選択ビット	<sup>b6 b5 b4</sup> 000 : TRCIOB 端子は使用しない 001 : P1_2に割り当てる 010 : P0_3に割り当てる 011 : P0_4に割り当てる 100 : P0_5に割り当てる 101 : P2_0に割り当てる 上記以外 : 設定しないでください	R/W
b5	TRCIOBSEL1			R/W
b6	TRCIOBSEL2			R/W
b7	—	予約ビット	“0”にしてください	R/W

TRCPSR0 レジスタは、タイマ RC の入出力をどの端子に割り当てるかを選択するレジスタです。タイマ RC の入出力端子を使用する場合は、TRCPSR0 レジスタを設定してください。

タイマ RC の関連レジスタを設定する前に、TRCPSR0 レジスタを設定してください。また、タイマ RC の動作中は TRCPSR0 レジスタの設定値を変更しないでください。

### 19.2.16 タイマRC端子選択レジスタ1 (TRCPSR1)

アドレス 0183h番地

ビット	b7	b6	b5	b4	b3	b2	b1	b0
シンボル	—	TRCIODSEL2	TRCIODSEL1	TRCIODSEL0	—	TRCIOCSEL2	TRCIOCSEL1	TRCIOCSEL0
リセット後の値	0	0	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b0	TRCIOCSEL0	TRCIOC端子選択ビット	b2 b1 b0 0 0 0 : TRCIOC端子は使用しない 0 0 1 : P1_3に割り当てる 0 1 0 : P3_4に割り当てる 0 1 1 : P0_7に割り当てる 1 0 0 : P2_1に割り当てる 上記以外 : 設定しないでください	R/W
b1	TRCIOCSEL1			R/W
b2	TRCIOCSEL2			R/W
b3	—	何も配置されていない。書く場合、“0”を書いてください。読んだ場合、その値は“0”。	—	—
b4	TRCIODSEL0	TRCIOD端子選択ビット	b6 b5 b4 0 0 0 : TRCIOD端子は使用しない 0 0 1 : P1_0に割り当てる 0 1 0 : P3_5に割り当てる 0 1 1 : P0_6に割り当てる 1 0 0 : P2_2に割り当てる 上記以外 : 設定しないでください	R/W
b5	TRCIODSEL1			R/W
b6	TRCIODSEL2			R/W
b7	—	何も配置されていない。書く場合、“0”を書いてください。読んだ場合、その値は“0”。	—	—

TRCPSR1 レジスタは、タイマRCの入出力をどの端子に割り当てるかを選択するレジスタです。タイマRCの入出力端子を使用する場合は、TRCPSR1 レジスタを設定してください。

タイマRCの関連レジスタを設定する前に、TRCPSR1 レジスタを設定してください。また、タイマRCの動作中はTRCPSR1 レジスタの設定値を変更しないでください。

### 19.3 複数モードに関わる共通事項

#### 19.3.1 カウントソース

カウントソースの選択方法は、すべてのモードに共通です。

表19.5にカウントソースの選択を、図19.2にカウントソースのブロック図を示します。

表19.5 カウントソースの選択

カウントソース	選択方法
f1、f2、f4、f8、f32	TRCCR1レジスタのTCK2～TCK0ビットでカウントソース選択
fOCO40M fOCO-F	FRA0レジスタのFRA00ビットが“1”(高速オンチップオシレータ発振) TRCCR1レジスタのTCK2～TCK0ビットが“110b”(fOCO40M) TRCCR1レジスタのTCK2～TCK0ビットが“111b”(fOCO-F)
TRCCLK端子に入力された外部信号	TRCCR1レジスタのTCK2～TCK0ビットが“101b”(カウントソースは外部クロックの立ち上がりエッジ) 対応する方向レジスタの方向ビットが“0”(入力モード)




図19.2 カウントソースのブロック図

TRCCLK端子に入力する外部クロックのパルス幅は、タイマRCの動作クロック(「表19.1 タイマRCの動作クロック」参照)の3サイクル以上にしてください。

カウントソースにfOCO40MまたはfOCO-Fを選択する場合は、FRA0レジスタのFRA00ビットを“1”(高速オンチップオシレータ発振)にしてから、TRCCR1レジスタのTCK2～TCK0ビットを“110b”(fOCO40M)または“111b”(fOCO-F)にしてください。

### 19.3.2 バッファ動作

TRCMR レジスタのBFC、BFD ビットで、TRCGRC、TRCGRD レジスタを TRCGRA、TRCGRB レジスタのバッファレジスタにできます。

- TRCGRA のバッファレジスタ : TRCGRC レジスタ
- TRCGRB のバッファレジスタ : TRCGRD レジスタ

バッファ動作は、モードによって違います。表 19.6 に各モードのバッファ動作を、図 19.3 にインプットキャプチャ機能のバッファ動作を、図 19.4 にアウトプットコンペア機能のバッファ動作を示します。

表 19.6 各モードのバッファ動作

機能、モード	転送タイミング	転送するレジスタ
インプットキャプチャ機能	インプットキャプチャ信号入力	TRCGRA(TRCGRB) レジスタの内容をバッファレジスタに転送
アウトプットコンペア機能	TRC レジスタと TRCGRA(TRCGRB) レジスタのコンペア一致	バッファレジスタの内容を TRCGRA(TRCGRB) レジスタに転送
PWM モード		
PWM2 モード	• TRC レジスタと TRCGRA レジスタのコンペア一致 • TRCTRG 端子トリガ入力	バッファレジスタ (TRCGRD) の内容を TRCGRB レジスタに転送




図 19.3 インプットキャプチャ機能のバッファ動作




図19.4 アウトプットコンペア機能のバッファ動作

タイマモードでは次のようにしてください。

- TRCGRC レジスタを TRCGRA レジスタのバッファレジスタに使用する場合  
TRCIOR1 レジスタの IOC2 ビットは、TRCIOR0 レジスタの IOA2 ビットと同じ設定にしてください。
- TRCGRD レジスタを TRCGRB レジスタのバッファレジスタに使用する場合  
TRCIOR1 レジスタの IOD2 ビットは、TRCIOR0 レジスタの IOB2 ビットと同じ設定にしてください。

アウトプットコンペア機能、PWMモード、PWM2モードで、TRCGRC、TRCGRD レジスタをバッファレジスタに使用している場合も、TRC レジスタとのコンペア一致で TRCSR レジスタの IMFC、IMFD ビットが“1”になります。

インプットキャプチャ機能で TRCGRC、TRCGRD レジスタをバッファレジスタに使用している場合も、TRCIOC、TRCIOD 端子の入力エッジで TRCSR レジスタの IMFC、IMFD ビットが“1”になります。

### 19.3.3 デジタルフィルタ

TRCTRG入力またはTRCIOj ( $j = A, B, C, D$ のいずれか)入力をサンプリングし、3回一致したらレベルが確定したとみなします。デジタルフィルタ機能、サンプリングクロックはTRCDFレジスタで選択してください。

図19.5にデジタルフィルタのブロック図を示します。




図19.5 デジタルフィルタのブロック図

### 19.3.4 パルス出力強制遮断

タイマモードのアウトプットコンペア機能、PWMモード、PWM2モードのとき、INT0端子の入力によってTRCIOj(j=A, B, C, Dのいずれか)出力端子を強制的にプログラマブル入出力ポートにし、パルス出力を遮断できます。

これらの機能/モードで出力に使用する端子は、TRCOERレジスタのEjビットを“0”(タイマRC出力許可)にすると、タイマRCの出力端子として機能します。TRCOERレジスタのPTOビットが“1”(パルス出力強制遮断信号入力INT0有効)のとき、INT0端子に“L”を入力すると、TRCOERレジスタのEA、EB、EC、EDビットがすべて“1”(タイマRC出力禁止、TRCIOj出力端子はプログラマブル入出力ポート)になります。INT0端子に“L”を入力してから、タイマRCの動作クロック(「表19.1

タイマRCの動作クロック」参照)の1~2サイクル後にTRCIOj出力端子がプログラマブル入出力ポートになります。

この機能を使用する場合は、次の設定をしてください。

- パルス出力を強制遮断したときの端子の状態(ハイインピーダンス(入力)、“L”出力、または“H”出力)を設定(「7. I/Oポート」参照)。
- INTENレジスタのINT0ENビットを“1”(INT0入力許可)、INT0PLビットを“0”(片エッジ)、INT0ICレジスタのPOLビットを“0”(立ち下がりエッジを選択)にする。
- PD4レジスタのPD4\_5ビットを“0”(入力モード)にする。
- INT0のデジタルフィルタをINTFレジスタのINT0F1~INT0F0ビットで選択する。
- TRCOERレジスタのPTOビットを“1”(パルス出力強制遮断信号入力INT0有効)にする。

なお、INT0ICレジスタのPOLビットとINTENレジスタのINT0PLビットの選択と、INT0端子入力の変更に従って、INT0ICレジスタのIRビットが“1”(割り込み要求あり)になります(「11.9 割り込み使用上の注意」参照)。

割り込みの詳細は「11. 割り込み」を参照してください。




図19.6 パルス出力強制遮断

## 19.4 タイマモード(インプットキャプチャ機能)

外部信号の幅や周期を測定する機能です。TRCIO<sub>j</sub> (<sub>j</sub> = A、B、C、D のいずれか) 端子の外部信号をトリガにして TRC レジスタ(カウンタ)の内容を TRCGR<sub>j</sub> レジスタに転送します(インプットキャプチャ)。端子1本ごとにインプットキャプチャ機能にするか、他のモード、機能にするかを選択できます。

なお、TRCGRA レジスタは fOCO128 をインプットキャプチャのトリガ入力として選択できます。

表 19.7 にインプットキャプチャ機能の仕様を、図 19.7 にインプットキャプチャ機能のブロック図を、表 19.8 にインプットキャプチャ機能時の TRCGR<sub>j</sub> レジスタの機能を、図 19.8 にインプットキャプチャ機能の動作例を示します。

表 19.7 インプットキャプチャ機能の仕様

項目	仕様
カウントソース	f1、f2、f4、f8、f32、fOCO40M、fOCO-F TRCCLK 端子に入力された外部信号(立ち上がりエッジ)
カウント動作	アップカウント
カウント周期	<ul style="list-style-type: none"> <li>• TRCCR1 レジスタの CCLR ビットが “0” (フリーランニング動作) の場合 <math>1/f_k \times 65536</math> <math>f_k</math> : カウントソースの周波数</li> <li>• TRCCR1 レジスタの CCLR ビットが “1” (TRCGRA のインプットキャプチャで TRC レジスタを “0000h” にする) の場合 <math>1/f_k \times (n+1)</math> <math>n</math> : TRCGRA レジスタ設定値</li> </ul>
カウント開始条件	TRCMR レジスタの TSTART ビットへの “1” (カウント開始)書き込み
カウント停止条件	TRCMR レジスタの TSTART ビットへの “0” (カウント停止)書き込み TRC レジスタは停止前の値を保持
割り込み要求発生タイミング	<ul style="list-style-type: none"> <li>• インプットキャプチャ (TRCIO<sub>j</sub> 入力の有効エッジ、または fOCO128 信号のエッジ)</li> <li>• TRC レジスタオーバフロー</li> </ul>
TRCIOA、TRCIOB、 TRCIOC、TRCIOD 端子機能	プログラマブル入出力ポート、またはインプットキャプチャ入力 (1 端子ごとに選択)
INT0 端子機能	プログラマブル入出力ポート、または INT0 割り込み入力
タイマの読み出し	TRC レジスタを読むと、カウント値が読める
タイマの書き込み	TRC レジスタに書きめる
選択機能	<ul style="list-style-type: none"> <li>• インプットキャプチャ入力端子選択 TRCIOA、TRCIOB、TRCIOC、TRCIOD 端子のいずれか1本または複数本</li> <li>• インプットキャプチャ入力の有効エッジ選択 立ち上がりエッジ、立ち下がりエッジ、または立ち上がりエッジと立ち下がりエッジの両方</li> <li>• バッファ動作(「19.3.2 バッファ動作」参照)</li> <li>• デジタルフィルタ(「19.3.3 デジタルフィルタ」参照)</li> <li>• TRC レジスタを “0000h” にするタイミング オーバフローまたはインプットキャプチャ</li> <li>• インプットキャプチャトリガ選択 TRCGRA レジスタのインプットキャプチャトリガ入力に fOCO128 を選択できる</li> </ul>

<sub>j</sub> = A、B、C、D のいずれか




図19.7 インプットキャプチャ機能のブロック図

### 19.4.1 タイマ RC I/O 制御レジスタ 0 (TRCIOR0)[タイマモード(インプットキャプチャ機能)時]

アドレス 0124h 番地

ビット	b7	b6	b5	b4	b3	b2	b1	b0
シンボル	—	IOB2	IOB1	IOB0	IOA3	IOA2	IOA1	IOA0
リセット後の値	1	0	0	0	1	0	0	0

ビット	シンボル	ビット名	機能	R/W
b0	IOA0	TRCGRA制御ビット	<sup>b1 b0</sup> 0 0 : 立ち上がりエッジでTRCGRAへインプットキャプチャ 0 1 : 立ち下がりエッジでTRCGRAへインプットキャプチャ 1 0 : 兩エッジでTRCGRAへインプットキャプチャ 1 1 : 設定しないでください	R/W
b1	IOA1			R/W
b2	IOA2	TRCGRAモード選択ビット(注1)	インプットキャプチャ機能では“1”(インプットキャプチャ)にしてください	R/W
b3	IOA3	TRCGRAインプットキャプチャ入力切り替えビット(注3)	0 : fOCO128信号 1 : TRCIOA端子入力	R/W
b4	IOB0	TRCGRB制御ビット	<sup>b5 b4</sup> 0 0 : 立ち上がりエッジでTRCGRBへインプットキャプチャ 0 1 : 立ち下がりエッジでTRCGRBへインプットキャプチャ 1 0 : 兩エッジでTRCGRBへインプットキャプチャ 1 1 : 設定しないでください	R/W
b5	IOB1			R/W
b6	IOB2	TRCGRBモード選択ビット(注2)	インプットキャプチャ機能では“1”(インプットキャプチャ)にしてください	R/W
b7	—	何も配置されていない。書く場合、“0”を書いてください。読んだ場合、その値は“1”。	—	—

注1. TRCMR レジスタの BFC ビットを “1” (TRCGRA レジスタのバッファレジスタ) にした場合、TRCIOR0 レジスタの IOA2 ビットと TRCIOR1 レジスタの IOC2 ビットの設定を同じにしてください。

注2. TRCMR レジスタの BFD ビットを “1” (TRCGRB レジスタのバッファレジスタ) にした場合、TRCIOR0 レジスタの IOB2 ビットと TRCIOR1 レジスタの IOD2 ビットの設定を同じにしてください。

注3. IOA2 ビットが “1” (インプットキャプチャ機能) のとき有効です。

### 19.4.2 タイマ RC I/O 制御レジスタ 1 (TRCIOR1)[タイマモード(インプットキャプチャ機能)時]

アドレス 0125h 番地

ビット	b7	b6	b5	b4	b3	b2	b1	b0
シンボル	IOD3	IOD2	IOD1	IOD0	IOC3	IOC2	IOC1	IOC0
リセット後の値	1	0	0	0	1	0	0	0

ビット	シンボル	ビット名	機能	R/W
b0	IOC0	TRCGRC 制御ビット	<sup>b1 b0</sup> 0 0 : 立ち上がりエッジで TRCGRC へインプット キャプチャ 0 1 : 立ち下がりエッジで TRCGRC へインプット キャプチャ 1 0 : 両エッジで TRCGRC へインプットキャプチャ 1 1 : 設定しないでください	R/W
b1	IOC1			R/W
b2	IOC2	TRCGRC モード選択ビット(注1)	インプットキャプチャ機能では “1” (インプット キャプチャ)にしてください	R/W
b3	IOC3	TRCGRC レジスタ機能選択ビット	“1” にしてください	R/W
b4	IOD0	TRCGRD 制御ビット	<sup>b5 b4</sup> 0 0 : 立ち上がりエッジで TRCGRD へインプット キャプチャ 0 1 : 立ち下がりエッジで TRCGRD へインプット キャプチャ 1 0 : 両エッジで TRCGRD へインプットキャプチャ 1 1 : 設定しないでください	R/W
b5	IOD1			R/W
b6	IOD2	TRCGRD モード選択ビット(注2)	インプットキャプチャ機能では “1” (インプット キャプチャ)にしてください	R/W
b7	IOD3	TRCGRD レジスタ機能選択ビット	“1” にしてください	R/W

注1. TRCMR レジスタの BFC ビットを “1” (TRCGRA レジスタのバッファレジスタ)にした場合、TRCIOR0 レジスタの IOA2 ビットと TRCIOR1 レジスタの IOC2 ビットの設定を同じにしてください。

注2. TRCMR レジスタの BFD ビットを “1” (TRCGRB レジスタのバッファレジスタ)にした場合、TRCIOR0 レジスタの IOB2 ビットと TRCIOR1 レジスタの IOD2 ビットの設定を同じにしてください。

表 19.8 インプットキャプチャ機能時の TRCGRj レジスタの機能

レジスタ	設定	レジスタの機能	インプットキャプチャ 入力端子
TRCGRA	—	ジェネラルレジスタ。インプットキャプチャ時の TRC レジスタの値が読みます。	TRCIOA
TRCGRB			TRCIOB
TRCGRC	BFC = 0	ジェネラルレジスタ。インプットキャプチャ時の TRC レジスタの値が読みます。	TRCIOC
TRCGRD	BFD = 0		TRCIOD
TRCGRC	BFC = 1	バッファレジスタ。ジェネラルレジスタからの転送 値を保持します(「19.3.2 バッファ動作」参照)。	TRCIOA
TRCGRD	BFD = 1		TRCIOB

j = A, B, C, D のいずれか

BFC, BFD : TRCMR レジスタのビット

## 19.4.3 動作例




図19.8 インプットキャプチャ機能の動作例

### 19.5 タイマモード(アウトプットコンペア機能)

TRC レジスタ(カウンタ)の内容と、TRCGRj ( $j = A, B, C, D$  のいずれか) レジスタの内容の一致(コンペア一致)を検出するモードです。一致したとき TRCIOj 端子から任意のレベルを出力します。端子1本ごとにアウトプットコンペア機能にするか、他のモード、機能にするかを選択できます。

表 19.9 にアウトプットコンペア機能の仕様を、図 19.9 にアウトプットコンペア機能のブロック図を、表 19.10 にアウトプットコンペア機能時の TRCGRj レジスタの機能を、図 19.10 にアウトプットコンペア機能の動作例を示します。

表 19.9 アウトプットコンペア機能の仕様

項目	仕様
カウントソース	f1、f2、f4、f8、f32、fOCO40M、fOCO-F TRCCLK 端子に入力された外部信号(立ち上がりエッジ)
カウント動作	アップカウント
カウント周期	<ul style="list-style-type: none"> <li>TRCCR1 レジスタの CCLR ビットが “0” (フリーランニング動作) の場合 <math>1/f_k \times 65536</math> <math>f_k</math> : カウントソースの周波数</li> <li>TRCCR1 レジスタの CCLR ビットが “1” (TRCGRA のコンペア一致で TRC レジスタを “0000h” にする) の場合 <math>1/f_k \times (n+1)</math> <math>n</math> : TRCGRA レジスタ設定値</li> </ul>
波形出力タイミング	コンペア一致
カウント開始条件	TRCMR レジスタの TSTART ビットへの “1” (カウント開始) 書き込み
カウント停止条件	<ul style="list-style-type: none"> <li>TRCCR2 レジスタの CSEL ビットが “0” (TRCGRA レジスタとのコンペア一致後もカウント継続) の場合 TRCMR レジスタの TSTART ビットへの “0” (カウント停止) 書き込み アウトプットコンペア出力端子はカウント停止前の出力レベルを保持、TRC レジスタは停止前の値を保持</li> <li>TRCCR2 レジスタの CSEL ビットが “1” (TRCGRA レジスタとのコンペア一致でカウント停止) の場合 TRCGRA レジスタとのコンペア一致でカウント停止、アウトプットコンペア出力端子はコンペア一致による出力変化後のレベルを保持</li> </ul>
割り込み要求発生タイミング	<ul style="list-style-type: none"> <li>コンペア一致(TRC レジスタと TRCGRj レジスタの内容が一致)</li> <li>TRC レジスタオーバフロー</li> </ul>
TRCIOA、TRCIOB、 TRCIOC、TRCIOD 端子機能	プログラムブル入出力ポート、またはアウトプットコンペア出力 (1 端子ごとに選択)
INT0 端子機能	プログラムブル入出力ポート、パルス出力強制遮断信号入力、または INT0 割り込み入力
タイマの読み出し	TRC レジスタを読むと、カウント値が読める
タイマの書き込み	TRC レジスタに書き込む
選択機能	<ul style="list-style-type: none"> <li>アウトプットコンペア出力端子選択 TRCIOA、TRCIOB、TRCIOC、TRCIOD 端子のいずれか 1 本または複数本</li> <li>コンペア一致時の出力レベル選択 “L” 出力、“H” 出力、またはトグル出力</li> <li>初期出力レベル選択 カウント開始からコンペア一致までの期間のレベルを設定</li> <li>TRC レジスタを “0000h” にするタイミング オーバフロー、または TRCGRA レジスタのコンペア一致</li> <li>バッファ動作(「19.3.2 バッファ動作」参照)</li> <li>パルス出力強制遮断信号入力(「19.3.4 パルス出力強制遮断」参照)</li> <li>タイマ RC は出力しないことで内部タイマとして使用できる</li> <li>TRCGRC、TRCGRD の出力端子変更 TRCGRC を TRCIOA 端子の、TRCGRD を TRCIOB 端子の出力制御に使用できる</li> <li>A/D トリガ発生</li> </ul>

$j = A, B, C, D$  のいずれか




図19.9 アウトプットコンペア機能のブロック図

## 19.5.1 タイマRC制御レジスタ1(TRCCR1)[タイマモード(アウトプットコンペア機能)時]

アドレス 0121h番地

ビット	b7	b6	b5	b4	b3	b2	b1	b0
シンボル	CCLR	TCK2	TCK1	TCK0	TOD	TOC	TOB	TOA
リセット後の値	0	0	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b0	TOA	TRCIOA出力レベル選択ビット(注1、2)	0 : 初期出力 “L” 1 : 初期出力 “H”	R/W
b1	TOB	TRCIOB出力レベル選択ビット(注1、2)		R/W
b2	TOC	TRCIOC出力レベル選択ビット(注1、2)		R/W
b3	TOD	TRCIOD出力レベル選択ビット(注1、2)		R/W
b4	TCK0	カウントソース選択ビット(注1)	b6 b5 b4 0 0 0 : f1 0 0 1 : f2 0 1 0 : f4 0 1 1 : f8 1 0 0 : f32 1 0 1 : TRCCLK入力の立ち上がりエッジ 1 1 0 : fOCO40M 1 1 1 : fOCO-F(注3)	R/W
b5	TCK1			R/W
b6	TCK2			R/W
b7	CCLR	TRCカウンタクリア選択ビット	0 : クリア禁止(フリーランニング動作) 1 : TRCGRAのコンペア一致でクリア	R/W

注1. TRCMR レジスタのTSTART ビットが “0” (カウント停止)のとき、書いてください。

注2. 端子の機能が波形出力の場合(「7.5 ポートの設定」参照)、TRCCR1 レジスタを設定したとき、初期出力レベルが 出力されます。

注3. fOCO-Fを選択するときは、CPUクロックより速いクロック周波数にfOCO-Fを設定してください。

表19.10 アウトプットコンペア機能時のTRCGRj レジスタの機能

レジスタ	設定	レジスタの機能	アウトプットコンペア出力端子
TRCGRA	—	ジェネラルレジスタ。コンペア値を書いてください。	TRCIOA
TRGRB			TRCIOB
TRGRC	BFC = 0	ジェネラルレジスタ。コンペア値を書いてください。	TRCIOC
TRGRD	BFD = 0		TRCIOD
TRGRC	BFC = 1	バッファレジスタ。次回のコンペア値を書いてください。(「19.3.2 バッファ動作」参照)	TRCIOA
TRGRD	BFD = 1		TRCIOB

j = A、B、C、Dのいずれか

BFC、BFD : TRCMR レジスタのビット

### 19.5.2 タイマ RC I/O 制御レジスタ 0 (TRCIOR0)[タイマモード(アウトプットコンペア機能)時]

アドレス 0124h 番地

ビット	b7	b6	b5	b4	b3	b2	b1	b0
シンボル	—	IOB2	IOB1	IOB0	IOA3	IOA2	IOA1	IOA0
リセット後の値	1	0	0	0	1	0	0	0

ビット	シンボル	ビット名	機能	R/W
b0	IOA0	TRCGRA 制御ビット	<sup>b1 b0</sup> 0 0 : コンペア一致による端子出力禁止 (TRCIOA 端子はプログラマブル入出力ポート) 0 1 : TRCGRA のコンペア一致で “L” 出力 1 0 : TRCGRA のコンペア一致で “H” 出力 1 1 : TRCGRA のコンペア一致でトグル出力	R/W
b1	IOA1			R/W
b2	IOA2	TRCGRA モード選択ビット(注1)	アウトプットコンペア機能では “0” (アウトプットコンペア)にしてください	R/W
b3	IOA3	TRCGRA インプットキャプチャ入力切り替えビット	“1” にしてください	R/W
b4	IOB0	TRCGRB 制御ビット	<sup>b5 b4</sup> 0 0 : コンペア一致による端子出力禁止 (TRCIOB 端子はプログラマブル入出力ポート) 0 1 : TRCGRB のコンペア一致で “L” 出力 1 0 : TRCGRB のコンペア一致で “H” 出力 1 1 : TRCGRB のコンペア一致でトグル出力	R/W
b5	IOB1			R/W
b6	IOB2	TRCGRB モード選択ビット(注2)	アウトプットコンペア機能では “0” (アウトプットコンペア)にしてください	R/W
b7	—	何も配置されていない。書く場合、“0” を書いてください。読んだ場合、その値は “1”。	—	—

注1. TRCMR レジスタの BFC ビットを “1” (TRCGRA レジスタのバッファレジスタ) にした場合、TRCIOR0 レジスタの IOA2 ビットと TRCIOR1 レジスタの IOC2 ビットの設定と同じにしてください。

注2. TRCMR レジスタの BFD ビットを “1” (TRCGRB レジスタのバッファレジスタ) にした場合、TRCIOR0 レジスタの IOB2 ビットと TRCIOR1 レジスタの IOD2 ビットの設定と同じにしてください。

### 19.5.3 タイマ RC I/O制御レジスタ1 (TRCIOR1)[タイマモード(アウトプットコンペア機能)時]

アドレス 0125h番地

ビット	b7	b6	b5	b4	b3	b2	b1	b0
シンボル	IOD3	IOD2	IOD1	IOD0	IOC3	IOC2	IOC1	IOC0
リセット後の値	1	0	0	0	1	0	0	0

ビット	シンボル	ビット名	機能	R/W
b0	IOC0	TRCGRC制御ビット	<sup>b1 b0</sup> 0 0 : コンペア一致による端子出力禁止 0 1 : TRCGRCのコンペア一致で “L” 出力 1 0 : TRCGRCのコンペア一致で “H” 出力 1 1 : TRCGRCのコンペア一致でトグル出力	R/W
b1	IOC1			R/W
b2	IOC2	TRCGRCモード選択ビット(注1)	アウトプットコンペア機能では “0” (アウトプットコンペア)にしてください	R/W
b3	IOC3	TRCGRC レジスタ機能選択ビット	0 : TRCIOA出力レジスタ 1 : ジェネラルレジスタまたはバッファレジスタ	R/W
b4	IOD0	TRCGRD制御ビット	<sup>b5 b4</sup> 0 0 : コンペア一致による端子出力禁止 0 1 : TRCGRDのコンペア一致で “L” 出力 1 0 : TRCGRDのコンペア一致で “H” 出力 1 1 : TRCGRDのコンペア一致でトグル出力	R/W
b5	IOD1			R/W
b6	IOD2	TRCGRDモード選択ビット(注2)	アウトプットコンペア機能では “0” (アウトプットコンペア)にしてください	R/W
b7	IOD3	TRCGRD レジスタ機能選択ビット	0 : TRCIOB出力レジスタ 1 : ジェネラルレジスタまたはバッファレジスタ	R/W

注1. TRCMR レジスタのBFC ビットを “1” (TRCGRA レジスタのバッファレジスタ)にした場合、TRCIOR0 レジスタのIOA2 ビットとTRCIOR1 レジスタのIOC2 ビットの設定を同じにしてください。

注2. TRCMR レジスタのBFD ビットを “1” (TRCGRB レジスタのバッファレジスタ)にした場合、TRCIOR0 レジスタのIOB2 ビットとTRCIOR1 レジスタのIOD2 ビットの設定を同じにしてください。

## 19.5.4 タイマRC制御レジスタ2(TRCCR2)[タイマモード(アウトプットコンペア機能)時]

アドレス 0130h番地

ビット	b7	b6	b5	b4	b3	b2	b1	b0
シンボル	TCEG1	TCEG0	CSEL	—	—	POLD	POLC	POLB
リセット後の値	0	0	0	1	1	0	0	0

ビット	シンボル	ビット名	機能	R/W
b0	POLB	PWMモードアウトプットレベル制御ビットB(注1)	0 : TRCIOBの出力レベルは“L”アクティブ 1 : TRCIOBの出力レベルは“H”アクティブ	R/W
b1	POLC	PWMモードアウトプットレベル制御ビットC(注1)	0 : TRCIOCの出力レベルは“L”アクティブ 1 : TRCIOCの出力レベルは“H”アクティブ	R/W
b2	POLD	PWMモードアウトプットレベル制御ビットD(注1)	0 : TRCIODの出力レベルは“L”アクティブ 1 : TRCIODの出力レベルは“H”アクティブ	R/W
b3	—	何も配置されていない。書く場合、“0”を書いてください。読んだ場合、その値は“1”。	—	—
b4	—			—
b5	CSEL	TRCカウント動作選択ビット(注2)	0 : TRCGRAレジスタとのコンペア一致後もカウント継続 1 : TRCGRAレジスタとのコンペア一致でカウント停止	R/W
b6	TCEG0	TRCTRG入力エッジ選択ビット(注3)	<sup>b7 b6</sup> 0 0 : TRCTRGからのトリガ入力を禁止 0 1 : 立ち上がりエッジを選択 1 0 : 立ち下がりエッジを選択 1 1 : 立ち上がり/立ち下がり両エッジを選択	R/W
b7	TCEG1			R/W

注1. PWMモードのとき有効です。

注2. アウトプットコンペア機能、PWMモード、PWM2モードのとき有効です。

PWM2モード時の注意事項は「19.9.6 PWM2モード時のTRCMRレジスタ」を参照してください。

注3. PWM2モードのとき有効です。

## 19.5.5 動作例




図19.10 アウトプットコンペア機能の動作例

### 19.5.6 TRCGRC、TRCGRD レジスタの出力端子変更

TRCGRC レジスタを TRCIOA 端子の、TRCGRD レジスタを TRCIOB 端子の出力制御に使用できます。したがって、各端子の出力は次のように制御できます。

- TRCIOA 出力は、TRCGRA レジスタの値と TRCGRC レジスタの値の2点で制御
- TRCIOB 出力は、TRCGRB レジスタの値と TRCGRD レジスタの値の2点で制御




図19.11 TRCGRC、TRCGRD の出力端子変更

TRCGRC、TRCGRD レジスタの出力端子を変更する場合は、次のようにしてください。

- TRCIOR1 レジスタの IOC3 ビットを “0” (TRCIOA 出力レジスタ)、IOD3 ビットを “0” (TRCIOB 出力レジスタ) にする。
- TRCMR レジスタの BFC、BFD ビットを “0” (ジェネラルレジスタ) にする。
- TRCGRA レジスタと TRCGRC レジスタは違う値を設定。また、TRCGRB レジスタと TRCGRD レジスタは違う値を設定。

図 19.12 に TRCGRC を TRCIOA 端子の、TRCGRD を TRCIOB 端子の出力制御に使用した場合の動作例を示します。




図 19.12 TRCGRC を TRCIOA 端子の、TRCGRD を TRCIOB 端子の出力制御に使用した場合の動作例


## 19.6 PWM モード

PWM 波形を出力するモードです。同周期の PWM 波形を最大3本出力できます。

端子1本ごとにPWMモードにするか、タイマモードにするかを選択できます。(ただし、いずれの端子を PWM モードに使用する場合も TRCGRA レジスタを使用しますので、TRCGRA レジスタはタイマモードに使用できません。)

表19.11にPWMモードの仕様を、図19.13にPWMモードのブロック図を、表19.12にPWMモード時のTRCGRhレジスタの機能を、図19.14～図19.15にPWMモードの動作例を示します。

表19.11 PWMモードの仕様

項目	仕様
カウントソース	f1、f2、f4、f8、f32、fOCO40M、fOCO-F TRCCLK端子に入力された外部信号(立ち上がりエッジ)
カウント動作	アップカウント
PWM波形	<p>PWM周期 : <math>1/f_k \times (m+1)</math>            アクティブルレベル幅 : <math>1/f_k \times (m-n)</math>            アクティブでないレベルの幅 : <math>1/f_k \times (n+1)</math>  <math>f_k</math> : カウントソースの周波数  <math>m</math> : TRCGRA レジスタ設定値  <math>n</math> : TRCGRj レジスタ設定値</p> 
カウント開始条件	TRCMR レジスタのTSTARTビットへの“1”(カウント開始)書き込み
カウント停止条件	<ul style="list-style-type: none"> <li>TRCCR2 レジスタのCSELビットが“0”(TRCGRA レジスタとのコンペア一致後もカウント継続)の場合 TRCMR レジスタのTSTARTビットへの“0”(カウント停止)書き込み PWM出力端子はカウント停止前の出力レベルを保持、TRC レジスタは停止前の値を保持</li> <li>TRCCR2 レジスタのCSELビットが“1”(TRCGRA レジスタとのコンペア一致でカウント停止)の場合 TRCGRA レジスタとのコンペア一致でカウント停止、PWM出力端子はコンペア一致による出力変化後のレベルを保持</li> </ul>
割り込み要求発生タイミング	<ul style="list-style-type: none"> <li>コンペア一致(TRC レジスタとTRCGRh レジスタの内容が一致)</li> <li>TRC レジスタオーバフロー</li> </ul>
TRCIOA 端子機能	プログラマブル入出力ポート
TRCIOD 端子機能	プログラマブル入出力ポート、またはPWM出力(1端子ごとに選択)
INT0端子機能	プログラマブル入出力ポート、パルス出力強制遮断信号入力、またはINT0割り込み入力
タイマの読み出し	TRC レジスタを読むと、カウント値が読める
タイマの書き込み	TRC レジスタに書き込む
選択機能	<ul style="list-style-type: none"> <li>PWM出力端子を1～3本選択 TRCIOD、TRCIOC、TRCIOB端子のいずれか1本または複数本。</li> <li>アクティブルレベルを1端子ごとに選択</li> <li>初期出力レベルを1端子ごとに選択</li> <li>バッファ動作(「19.3.2 バッファ動作」参照)</li> <li>パルス出力強制遮断信号入力(「19.3.4 パルス出力強制遮断」参照)</li> <li>A/Dトリガ発生</li> </ul>

j = B、C、Dのいずれか

h = A、B、C、Dのいずれか




図 19.13 PWM モードのブロック図

### 19.6.1 タイマ RC制御レジスタ1 (TRCCR1)[PWMモード時]

アドレス 0121h番地

ビット シンボル	b7 CCLR	b6 TCK2	b5 TCK1	b4 TCK0	b3 TOD	b2 TOC	b1 TOB	b0 TOA
リセット後の値	0	0	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b0	TOA	TRCIOA出力レベル選択ビット(注1)	PWMモードでは無効	R/W
b1	TOB	TRCIOB出力レベル選択ビット(注1、2)	0 : 初期出力はアクティブでないレベル 1 : 初期出力はアクティブレベル	R/W
b2	TOC	TRCIOC出力レベル選択ビット(注1、2)		R/W
b3	TOD	TRCIOD出力レベル選択ビット(注1、2)		R/W
b4	TCK0	カウントソース選択ビット(注1)	<sup>b6 b5 b4</sup> 0 0 0 : f1 0 0 1 : f2 0 1 0 : f4 0 1 1 : f8 1 0 0 : f32 1 0 1 : TRCCLK入力の立ち上がりエッジ 1 1 0 : fOCO40M 1 1 1 : fOCO-F(注3)	R/W
b5	TCK1			R/W
b6	TCK2			R/W
b7	CCLR	TRCカウンタクリア選択ビット	0 : クリア禁止(フリーランニング動作) 1 : TRCGRAのコンペア一致でクリア	R/W

注1. TRCMR レジスタのTSTARTビットが“0”(カウント停止)のとき、書いてください。

注2. 端子の機能が波形出力の場合(「7.5 ポートの設定」参照)、TRCCR1 レジスタを設定したとき、初期出力レベルが出力されます。

注3. fOCO-Fを選択するときは、CPUクロックより速いクロック周波数にfOCO-Fを設定してください。

### 19.6.2 タイマ RC 制御レジスタ 2 (TRCCR2)[PWM モード時]

アドレス 0130h 番地

ビット	b7	b6	b5	b4	b3	b2	b1	b0
シンボル	TCEG1	TCEG0	CSEL	—	—	POLD	POLC	POLB
リセット後の値	0	0	0	1	1	0	0	0

ビット	シンボル	ビット名	機能	R/W
b0	POLB	PWM モードアウトプット レベル制御ビット B (注1)	0 : TRCIOB の出力レベルは “L” アクティブ 1 : TRCIOB の出力レベルは “H” アクティブ	R/W
b1	POLC	PWM モードアウトプット レベル制御ビット C (注1)	0 : TRCIOC の出力レベルは “L” アクティブ 1 : TRCIOC の出力レベルは “H” アクティブ	R/W
b2	POLD	PWM モードアウトプット レベル制御ビット D (注1)	0 : TRCIOD の出力レベルは “L” アクティブ 1 : TRCIOD の出力レベルは “H” アクティブ	R/W
b3	—	何も配置されていない。書く場合、“0”を書いてください。読んだ場合、その値は“1”。	—	—
b4	—			
b5	CSEL	TRC カウント動作選択ビット (注2)	0 : TRCGRA レジスタとのコンペア一致後もカウント継続 1 : TRCGRA レジスタとのコンペア一致でカウント停止	R/W
b6	TCEG0	TRCTRG 入力エッジ選択 ビット (注3)	<sup>b7 b6</sup> 00 : TRCTRG からのトリガ入力を禁止 01 : 立ち上がりエッジを選択 10 : 立ち下がりエッジを選択 11 : 立ち上がり/立ち下がり両エッジを選択	R/W
b7	TCEG1			R/W

注1. PWM モードのとき有効です。

注2. アウトプットコンペア機能、PWM モード、PWM2 モードのとき有効です。

PWM2 モード時の注意事項は「19.9.6 PWM2 モード時の TRCMR レジスタ」を参照してください。

注3. PWM2 モードのとき有効です。

表 19.12 PWM モード時の TRCGRh レジスタの機能

レジスタ	設定	レジスタの機能	PWM 出力端子
TRCGRA	—	ジェネラルレジスタ。PWM 周期を設定してください。	—
TRCGRB	—	ジェネラルレジスタ。PWM 出力の変化点を設定してください。	TRCIOB
TRCGRC	BFC = 0	ジェネラルレジスタ。PWM 出力の変化点を設定してください	TRCIOC
TRCGRD	BFD = 0		TRCIOD
TRCGRC	BFC = 1	バッファレジスタ。次回の PWM 周期を設定してください（「19.3.2 バッファ動作」参照）。	—
TRCGRD	BFD = 1	バッファレジスタ。次回の PWM 出力の変化点を設定してください（「19.3.2 バッファ動作」参照）。	TRCIOB

h = A、B、C、D のいずれか

BFC、BFD : TRCMR レジスタのビット

注1. TRCGRA レジスタの値(PWM 周期)と TRCGRB、TRCGRC、TRCGRD レジスタの値が同じ場合、コンペア一致しても端子の出力レベルは変化しません。

## 19.6.3 動作例




図 19.14 PWM モードの動作例




図 19.15 PWM モードの動作例(デューティ 0%、デューティ 100%)

## 19.7 PWM2モード

PWM波形を1本出力します。トリガから任意のウェイト時間において、端子の出力がアクティブレベルになり、任意の時間後、非アクティブレベルに戻ります。また、非アクティブレベルに戻ると同時にカウンタを停止できるので、プログラマブルウェイトワンショット波形も出力できます。

PWM2モードでは、タイマRCの複数のジェネラルレジスタを組み合わせて使用しますので、他のモードと組み合わせて使用できません。

図19.16にPWM2モードのブロック図を、表19.13にPWM2モードの仕様を、表19.14にPWM2モード時のTRCGRjレジスタの機能を、図19.17～図19.19にPWM2モードの動作例を示します。




表 19.13 PWM2 モードの仕様

項目	仕様
カウントソース	f1、f2、f4、f8、f32、fOCO40M、fOCO-F TRCCLK 端子に入力された外部信号(立ち上がりエッジ)
カウント動作	TRC レジスタはアップカウント
PWM 波形	<p>PWM 周期 : <math>1/f_k \times (m+1)</math>(TRCTRG 入力がない場合)            アクティブルレベル幅 : <math>1/f_k \times (n-p)</math>            カウント開始またはトリガからのウェイト時間 : <math>1/f_k \times (p+1)</math>  <math>f_k</math> : カウントソースの周波数  <math>m</math> : TRCGRA レジスタ設定値、<math>n</math> : TRCGRB レジスタ設定値  <math>p</math> : TRCGRC レジスタ設定値</p> <p>(TRCTRG : 立ち上がりエッジ、アクティブルレベルが “H” の場合)</p>
カウント開始条件	<ul style="list-style-type: none"> <li>TRCCR2 レジスタの TCEG1 ~ TCEG0 ビットが “00b” (TRCTRG トリガ入力禁止) または TRCCR2 レジスタの CSEL ビットが “0” (カウント継続) の場合 TRCMR レジスタの TSTART ビットへの “1” (カウント開始)書き込み</li> <li>TRCCR2 レジスタの TCEG1 ~ TCEG0 ビットが “01b”、“10b”、“11b” (TRCTRG トリガ入力許可)かつ TRCMR レジスタの TSTART ビットが “1” (カウント開始) の場合 TRCTRG 端子にトリガ入力</li> </ul>
カウント停止条件	<ul style="list-style-type: none"> <li>TRCMR レジスタの TSTART ビットへの “0” (カウント停止)書き込み(TRCCR2 レジスタの CSEL ビットが “0”的場合も、“1”的場合も含む) TRCIOB 端子は TRCCR1 レジスタの TOB ビットの内容に従い、初期レベルを出力。TRC レジスタは停止前の値を保持。</li> <li>TRCCR2 レジスタの CSEL ビットが “1”的場合、TRCGRA コンペア一致でカウンタ停止 TRCIOB 端子は初期レベルを出力。TRCCR1 レジスタの CCLR ビットが “0”的とき、TRC レジスタは停止前の値を保持。TRCCR1 レジスタの CCLR ビットが “1”的とき、TRC レジスタは “0000h”。</li> </ul>
割り込み発生タイミング	<ul style="list-style-type: none"> <li>コンペア一致(TRC レジスタと TRCGRj レジスタの内容が一致)</li> <li>TRC レジスタオーバフロー</li> </ul>
TRCIOA/TRCTRG 端子機能	プログラマブル入出力ポート、または TRCTRG 入力
TRCIOB 端子機能	PWM 出力
TRCIOD 端子機能	プログラマブル入出力ポート
INT0 端子機能	プログラマブル入出力ポート、パルス出力強制遮断信号入力、または INT0 割り込み入力
タイマの読み出し	TRC レジスタを読むと、カウント値が読める
タイマの書き込み	TRC レジスタに書き込む
選択機能	<ul style="list-style-type: none"> <li>外部トリガと有効エッジ選択 TRCTRG 端子入力のエッジを PWM 出力のトリガにできる。 立ち上がりエッジ、立ち下がりエッジ、または立ち上がりエッジと立ち下がりエッジの両方。</li> <li>バッファ動作(「19.3.2 バッファ動作」参照)</li> <li>パルス出力強制遮断信号入力(「19.3.4 パルス出力強制遮断」参照)</li> <li>デジタルフィルタ(「19.3.3 デジタルフィルタ」参照)</li> <li>A/D トリガ発生</li> </ul>

 $j = A, B, C$  のいずれか

### 19.7.1 タイマ RC制御レジスタ1 (TRCCR1)[PWM2モード時]

アドレス 0121h番地

ビット シンボル	b7 CCLR	b6 TCK2	b5 TCK1	b4 TCK0	b3 TOD	b2 TOC	b1 TOB	b0 TOA
リセット後の値	0	0	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b0	TOA	TRCIOA出力レベル選択ビット(注1)	PWM2モードでは無効	R/W
b1	TOB	TRCIOB出力レベル選択ビット(注1、2)	0 : アクティブルベル “H” (初期出力 “L”) TRCGRCのコンペア一致で “H” 出力 TRCGRBのコンペア一致で “L” 出力 1 : アクティブルベル “L” (初期出力 “H”) TRCGRCのコンペア一致で “L” 出力 TRCGRBのコンペア一致で “H” 出力	R/W
b2	TOC	TRCIOC出力レベル選択ビット(注1)	PWM2モードでは無効	R/W
b3	TOD	TRCIOD出力レベル選択ビット(注1)		R/W
b4	TCK0	カウントソース選択ビット(注1)	b6 b5 b4 0 0 0 : f1	R/W
b5	TCK1		0 0 1 : f2	R/W
b6	TCK2		0 1 0 : f4 0 1 1 : f8 1 0 0 : f32 1 0 1 : TRCCLK入力の立ち上がりエッジ 1 1 0 : fOCO40M 1 1 1 : fOCO-F(注3)	R/W
b7	CCLR	TRCカウンタクリア選択ビット	0 : クリア禁止(フリーランニング動作) 1 : TRCGRAのコンペア一致でクリア	R/W

注1. TRCMR レジスタのTSTARTビットが “0” (カウント停止)のとき、書いてください。

注2. 端子の機能が波形出力の場合(「7.5 ポートの設定」参照)、TRCCR1 レジスタを設定したとき、初期出力レベルが出力されます。

注3. fOCO-Fを選択するときは、CPUクロックより速いクロック周波数にfOCO-Fを設定してください。

### 19.7.2 タイマ RC制御レジスタ2 (TRCCR2)[PWM2モード時]

アドレス 0130h番地

ビット シンボル	b7 TCEG1	b6 TCEG0	b5 CSEL	b4 —	b3 —	b2 POLD	b1 POLC	b0 POLB
リセット後の値	0	0	0	1	1	0	0	0

ビット	シンボル	ビット名	機能	R/W
b0	POLB	PWMモードアウトプット レベル制御ビットB(注1)	0 : TRCIOBの出力レベルは“L”アクティブ 1 : TRCIOBの出力レベルは“H”アクティブ	R/W
b1	POLC	PWMモードアウトプット レベル制御ビットC(注1)	0 : TRCIOCの出力レベルは“L”アクティブ 1 : TRCIOCの出力レベルは“H”アクティブ	R/W
b2	POLD	PWMモードアウトプット レベル制御ビットD(注1)	0 : TRCIODの出力レベルは“L”アクティブ 1 : TRCIODの出力レベルは“H”アクティブ	R/W
b3	—	何も配置されていない。書く場合、“0”を書いてください。読んだ場合、その値は“1”。	—	—
b4	—			
b5	CSEL	TRCカウント動作選択ビット (注2)	0 : TRCGRAレジスタとのコンペア一致後もカウント継続 1 : TRCGRAレジスタとのコンペア一致でカウント停止	R/W
b6	TCEG0	TRCTRG入力エッジ選択 ビット(注3)	<sup>b7 b6</sup> 0 0 : TRCTRGからのトリガ入力を禁止 0 1 : 立ち上がりエッジを選択 1 0 : 立ち下がりエッジを選択 1 1 : 立ち上がり/立ち下がり両エッジを選択	R/W
b7	TCEG1			

注1. PWMモードのとき有効です。

注2. アウトプットコンペア機能、PWMモード、PWM2モードのとき有効です。

PWM2モード時の注意事項は「19.9.6 PWM2モード時のTRCMRレジスタ」を参照してください。

注3. PWM2モードのとき有効です。

### 19.7.3 タイマ RC デジタルフィルタ機能選択レジスタ (TRCDF)[PWM2 モード時]

アドレス 0131h 番地

ビット	b7	b6	b5	b4	b3	b2	b1	b0
シンボル	DFCK1	DFCK0	—	DFTRG	DFD	DFC	DFB	DFA
リセット後の値	0	0	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b0	DFA	TRCIOA 端子デジタルフィルタ機能選択ビット(注1)	0 : 機能なし 1 : 機能あり	R/W
b1	DFB	TRCIOB 端子デジタルフィルタ機能選択ビット(注1)		R/W
b2	DFC	TRCIOC 端子デジタルフィルタ機能選択ビット(注1)		R/W
b3	DFD	TRCIOD 端子デジタルフィルタ機能選択ビット(注1)		R/W
b4	DFTRG	TRCTRG 端子デジタルフィルタ機能選択ビット(注2)		R/W
b5	—	何も配置されていない。書く場合、“0”を書いてください。読んだ場合、その値は“0”。	—	—
b6	DFCK0	デジタルフィルタ機能用クロック選択ビット(注1, 2)	<sup>b7 b6</sup> 0 0 : f32 0 1 : f8 1 0 : f1 1 1 : カウントソース(TRCCR1 レジスタの TCK2 ~ TCK0 ビットで選択したクロック)	R/W
b7	DFCK1			R/W

注1. インプットキャプチャ機能のとき有効です。

注2. PWM2 モードで、TRCCR2 レジスタの TCEG1 ~ TCEG0 ビットが “01b”、“10b”、“11b” (TRCTRG トリガ入力許可) のとき有効です。

表 19.14 PWM2 モード時の TRCGRj レジスタの機能

レジスタ	設定	レジスタの機能	PWM2 出力端子
TRCGRA	—	ジェネラルレジスタ。PWM 周期を設定してください。	TRCIOB 端子
TRCGRB (注1)	—	ジェネラルレジスタ。PWM 出力の変化点を設定してください。	
TRCGRC (注1)	BFC = 0	ジェネラルレジスタ。PWM 出力の変化点(トリガからのウェイト時間)を設定してください。	
TRCGRD	BFD = 0	(PWM2 モードでは使用しません)	—
TRCGRD	BFD = 1	バッファレジスタ。次回の PWM 出力の変化点を設定してください。(「19.3.2 バッファ動作」参照)	TRCIOB 端子

j = A, B, C, D のいずれか

BFC, BFD : TRCMR レジスタのビット

注1. TRCGRB レジスタと TRCGRC レジスタに同じ値を設定しないでください。

## 19.7.4 動作例




図 19.17 PWM2 モードの動作例(TRCTRG トリガ入力禁止の場合)




図 19.18 PWM2 モードの動作例 (TRCTRGRG トリガ入力許可の場合)




図 19.19 PWM2モードの動作例(デューティ 0%、デューティ 100%)

## 19.8 タイマRC割り込み

タイマRCは、5つの要因からタイマRC割り込み要求を発生します。タイマRC割り込みは1つのTRCICレジスタ(IRビット、ILVL0～ILVL2ビット)と1つのベクタを持ちます。

表19.15にタイマRC割り込み関連レジスタを、図19.20にタイマRC割り込みのブロック図を示します。

表19.15 タイマRC割り込み関連レジスタ

タイマRC ステータスレジスタ	タイマRC 割り込み許可レジスタ	タイマRC 割り込み制御レジスタ
TRCSR	TRCIER	TRCIC




図19.20 タイマRC割り込みのブロック図

タイマRC割り込みが、Iフラグ、IRビット、ILVL0～ILVL2ビットとIPLの関係で割り込み制御を行うことは、他のマスカブル割り込みと同様です。しかし、複数の割り込み要求要因から、1つの割り込み要因(タイマRC割り込み)を発生するため、他のマスカブル割り込みとは次のような違いがあります。

- TRCSRレジスタのビットが“1”で、それに対応するTRCIERレジスタのビットが“1”(割り込み許可)の場合、TRCICレジスタのIRビットが“1”(割り込み要求あり)になります。
- TRCSRレジスタのビットと、それに対応するTRCIERレジスタのビットのどちらか、または両方が“0”になるとIRビットが“0”(割り込み要求なし)になります。すなわち、IRビットは、一旦“1”になって、割り込みが受け付けられなかった場合も、割り込み要求を保持しません。
- IRビットが“1”になった後、別の要求要因が成立した場合、IRビットは“1”的ままで変化しません。
- TRCIERレジスタの複数のビットを“1”にしている場合、どの要求要因による割り込みかは、TRCSRレジスタで判定してください。
- TRCSRレジスタの各ビットは、割り込みが受け付けられても自動的に“0”になりませんので、割り込みルーチン内で“0”にしてください。“0”にする方法は「19.2.5 タイマRCステータスレジスタ(TRCSR)」を参照してください。

TRCIERレジスタは「19.2.4 タイマRC割り込み許可レジスタ(TRCIER)」を参照してください。

TRCICレジスタは「11.3 割り込み制御」、割り込みベクタは「11.1.5.2 可変ベクタテーブル」を参照してください。

## 19.9 タイマRC使用上の注意

### 19.9.1 TRC レジスタ

- TRCCR1 レジスタの CCLR ビットを “1” (TRCGRA レジスタとのコンペア一致で TRC レジスタをクリア) にしている場合に、次の注意事項が該当します。
 

TRCMR レジスタの TSTART ビットが “1” (カウント開始) の状態で、プログラムで TRC レジスタに値を書き込む場合は、TRC レジスタが “0000h” になるタイミングと重ならないように書いてください。

TRC レジスタが “0000h” になるタイミングと、TRC レジスタへの書き込むタイミングが重なると、値は書き込まれず、TRC レジスタが “0000h” になります。
- TRC レジスタに書いた後、TRC レジスタを続けて読み出すと、書く前の値を読み出すことがあります。この場合は書き込みと読み出しの間で、JMP.B 命令を実行してください。

プログラム例	MOV.W #XXXXh, TRC ; 書き込み
	JMP.B L1 ; JMP.B 命令
L1:	MOV.W TRC, DATA ; 読み出し

### 19.9.2 TRCSR レジスタ

TRCSR レジスタに書いた後、TRCSR レジスタを続けて読み出すと、書く前の値を読み出すことがあります。この場合は書き込みと読み出しの間で、JMP.B 命令を実行してください。

プログラム例	MOV.B #XXh, TRCSR ; 書き込み
	JMP.B L1 ; JMP.B 命令
L1:	MOV.B TRCSR, DATA ; 読み出し

### 19.9.3 TRCCR1 レジスタ

TRCCR1 レジスタの TCK2～TCK0 ビットを “111b” (fOCO-F) にするときは、CPU クロックより速いクロック周波数に fOCO-F を設定してください。

### 19.9.4 カウントソース切り替え

- カウントソースを切り替える際は、カウントを停止した後、切り替えてください。

変更手順

- (1) TRCMR レジスタの TSTART ビットを “0” (カウント停止) にする
- (2) TRCCR1 レジスタの TCK2～TCK0 ビットを変更する

- カウントソースを fOCO40M からその他のクロックに変更し、fOCO40M を停止させる場合は、クロック切り替え設定後、f1 の 2 サイクル以上待ってから fOCO40M を停止させてください。

変更手順

- (1) TRCMR レジスタの TSTART ビットを “0” (カウント停止) にする
- (2) TRCCR1 レジスタの TCK2～TCK0 ビットを変更する
- (3) f1 の 2 サイクル以上待つ
- (4) FRA0 レジスタの FRA00 ビットを “0” (高速オンチップオシレータ停止) にする

- カウントソースをfOCO-FからfOCO40Mに変更し、fOCO-Fを停止させる場合は、クロック切り替え設定後、fOCO-Fの2サイクル以上待ってからfOCO-Fを停止させてください。

変更手順

- (1) TRCMRレジスタのTSTARTビットを“0”(カウント停止)にする
- (2) TRCCR1レジスタのTCK2～TCK0ビットを変更する
- (3) fOCO-Fの2サイクル以上待つ
- (4) FRA0レジスタのFRA00ビットを“0”(高速オンチップオシレータ停止)にする

- カウントソースをfOCO-FからfOCO40M以外のクロックに変更し、fOCO-Fを停止させる場合は、クロック切り替え設定後、fOCO-Fの1サイクル+fOCO40Mの1サイクル以上待ってからfOCO-Fを停止させてください。

変更手順

- (1) TRCMRレジスタのTSTARTビットを“0”(カウント停止)にする
- (2) TRCCR1レジスタのTCK2～TCK0ビットを変更する
- (3) fOCO-Fの1サイクル+fOCO40Mの1サイクル以上待つ
- (4) FRA0レジスタのFRA00ビットを“0”(高速オンチップオシレータ停止)にする

### 19.9.5 インプットキャプチャ機能

- インプットキャプチャ信号のパルス幅については、次のように設定してください。  
[デジタルフィルタなしの場合]

タイマRCの動作クロックの3サイクル分以上(「表19.1 タイマRCの動作クロック」参照)

[デジタルフィルタありの場合]

デジタルフィルタのサンプリングクロックの5サイクル分+タイマRCの動作クロックの3サイクル分以上(「図19.5 デジタルフィルタのブロック図」参照)

- TRCIOj(j=A、B、C、Dのいずれか)端子にインプットキャプチャ信号が入力されてから、タイマRCの動作クロックの1～2サイクル後にTRCレジスタの値をTRCGRjレジスタに転送します(デジタルフィルタなしの場合)。

### 19.9.6 PWM2モード時のTRCMRレジスタ

TRCCR2レジスタのCSELビットが“1”(TRCGRAレジスタとのコンペア一致でカウント停止)のとき、TRCレジスタとTRCGRAレジスタのコンペア一致が発生するタイミングで、TRCMRレジスタに書かないでください。

### 19.9.7 カウントソースfOCO40M

カウントソースfOCO40Mについては、電源電圧VCC=2.7V～5.5Vの範囲で使用することができます。これ以外の電源電圧では、TRCCR1レジスタのTCK2～TCK0ビットを“110b”(fOCO40Mをカウントソースに選択)にしないでください。

## 20. シリアルインタフェース(UART0)

シリアルインタフェースはUART0とUART2の2チャネルで構成しています。本章はUART0について説明します。

### 20.1 概要

UART0は専用の転送クロック発生用タイマを持ちます。クロック同期形シリアルI/Oモード、クロック非同期形シリアルI/Oモード(UARTモード)の2種類のモードを持ちます。

図20.1にUART0のブロック図を、図20.2に送受信部のブロック図を、表20.1にUART0の端子構成を示します。




図20.1 UART0のブロック図




図20.2 送受信部のブロック図

表20.1 UART0の端子構成

端子名	割り当てる端子	入出力	機能
TXD0	P1_4	出力	シリアルデータ出力
RXD0	P1_5	入力	シリアルデータ入力
CLK0	P1_6	入出力	転送クロック入出力

## 20.2 レジスタの説明

### 20.2.1 UART0送受信モードレジスタ (U0MR)

アドレス 00A0h番地(U0MR)

ビット	b7	b6	b5	b4	b3	b2	b1	b0
シンボル	—	PRYE	PRY	STPS	CKDIR	SMD2	SMD1	SMD0
リセット後の値	0	0	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b0	SMD0	シリアルI/Oモード選択ビット	b2 b1 b0 0 0 0 : シリアルインタフェースは無効 0 0 1 : クロック同期形シリアルI/Oモード 1 0 0 : UARTモード転送データ長7ビット 1 0 1 : UARTモード転送データ長8ビット 1 1 0 : UARTモード転送データ長9ビット 上記以外 : 設定しないでください	R/W
b1	SMD1		R/W	
b2	SMD2		R/W	
b3	CKDIR	内/外部クロック選択ビット	0 : 内部クロック 1 : 外部クロック	R/W
b4	STPS	ストップビット長選択ビット	0 : 1ストップビット 1 : 2ストップビット	R/W
b5	PRY	parity奇/偶選択ビット	PRYE = 1のとき有効 0 : 奇数parity 1 : 偶数parity	R/W
b6	PRYE	parity許可ビット	0 : parity禁止 1 : parity許可	R/W
b7	—	予約ビット	"0"にしてください	R/W

### 20.2.2 UART0ビットレートレジスタ (U0BRG)

アドレス 00A1h番地(U0BRG)

ビット	b7	b6	b5	b4	b3	b2	b1	b0
シンボル	—	—	—	—	—	—	—	—
リセット後の値	X	X	X	X	X	X	X	X

ビット	機能	設定範囲	R/W
b7~b0	設定値をnとすると、U0BRGはカウントソースをn+1分周する	00h~FFh	W

U0BRG レジスタは、送受信停止中に書いてください。

U0BRG レジスタは、MOV命令を使用して書いてください。

U0C0 レジスタのCLK0～CLK1 ビットを設定した後、U0BRG レジスタに書いてください。

### 20.2.3 UART0送信バッファレジスタ (U0TB)

アドレス 00A3h～00A2h番地(U0TB)

ビット	b7	b6	b5	b4	b3	b2	b1	b0
シンボル	—	—	—	—	—	—	—	—
リセット後の値	X	X	X	X	X	X	X	X
ビット	b15	b14	b13	b12	b11	b10	b9	b8
シンボル	—	—	—	—	—	—	—	—
リセット後の値	X	X	X	X	X	X	X	X

ビット	シンボル	機能	R/W
b0	—	送信データ	W
b1	—		
b2	—		
b3	—		
b4	—		
b5	—		
b6	—		
b7	—		
b8	—		
b9	—	何も配置されていない。書く場合、“0”を書いてください。読んだ場合、その値は不定。	—
b10	—		
b11	—		
b12	—		
b13	—		
b14	—		
b15	—		

転送データ長が9ビットの場合、U0TB レジスタの上位バイト→下位バイトの順で書いてください。  
U0TB レジスタはMOV命令を使用して書いてください。

### 20.2.4 UART0送受信制御レジスタ0 (U0C0)

アドレス 00A4h番地(U0C0)

ビット	b7	b6	b5	b4	b3	b2	b1	b0
シンボル	UFORM	CKPOL	NCH	—	TXEPT	—	CLK1	CLK0
リセット後の値	0	0	0	0	1	0	0	0

ビット	シンボル	ビット名	機能	R/W
b0	CLK0	BRGカウントソース選択ビット(注1)	<sup>b1 b0</sup> 0 0 : f1を選択 0 1 : f8選択 1 0 : f32を選択 1 1 : 設定しないでください	R/W
b1	CLK1			R/W
b2	—	予約ビット	“0”にしてください	R/W
b3	TXEPT	送信レジスタ空フラグ	0 : 送信レジスタにデータあり(送信中) 1 : 送信レジスタにデータなし(送信完了)	R
b4	—	何も配置されていない。書く場合、“0”を書いてください。読んだ場合、その値は“0”。	—	—
b5	NCH	データ出力選択ビット	0 : TXD0端子はCMOS出力 1 : TXD0端子はNチャネルオーブンドレイン出力	R/W
b6	CKPOL	CLK極性選択ビット	0 : 転送クロックの立ち下がりで送信データ出力、 立ち上がりで受信データ入力 1 : 転送クロックの立ち上がりで送信データ出力、 立ち下がりで受信データ入力	R/W
b7	UFORM	転送フォーマット選択ビット	0 : LSBファースト 1 : MSBファースト	R/W

注1. BRGカウントソースを変更した場合は、U0BRGレジスタを再設定してください。

### 20.2.5 UART0送受信制御レジスタ1 (U0C1)

アドレス 00A5h番地(U0C1)

ビット	b7	b6	b5	b4	b3	b2	b1	b0
シンボル	—	—	U0RRM	U0IRS	RI	RE	TI	TE
リセット後の値	0	0	0	0	0	0	1	0

ビット	シンボル	ビット名	機能	R/W
b0	TE	送信許可ビット	0 : 送信禁止 1 : 送信許可	R/W
b1	TI	送信バッファ空フラグ	0 : U0TBにデータあり 1 : U0TBにデータなし	R
b2	RE	受信許可ビット	0 : 受信禁止 1 : 受信許可	R/W
b3	RI	受信完了フラグ(注1)	0 : U0RBにデータなし 1 : U0RBにデータあり	R
b4	U0IRS	UART0送信割り込み要因選択ビット	0 : 送信バッファ空(TI = 1) 1 : 送信完了(TXEPT = 1)	R/W
b5	U0RRM	UART0連続受信モード許可ビット (注2)	0 : 連続受信モード禁止 1 : 連続受信モード許可	R/W
b6	—	何も配置されていない。書く場合、“0”を書いてください。読んだ場合、その値は“0”。	—	—
b7	—			

注1. RIビットはU0RBレジスタの上位バイトを読み出したとき、“0”になります。

注2. UARTモード時、U0RRMビットは“0”(連続受信モード禁止)にしてください。

### 20.2.6 UART0受信バッファレジスタ (U0RB)

アドレス 00A7h～00A6h番地(U0RB)

ビット	b7	b6	b5	b4	b3	b2	b1	b0
シンボル	—	—	—	—	—	—	—	—
リセット後の値	X	X	X	X	X	X	X	X

ビット b15 b14 b13 b12 b11 b10 b9 b8

ビット	b15	b14	b13	b12	b11	b10	b9	b8
シンボル	SUM	PER	FER	OER	—	—	—	—
リセット後の値	X	X	X	X	X	X	X	X

ビット	シンボル	ビット名	機能	R/W
b0	—	—	受信データ (D7～D0)	R
b1	—	—		
b2	—	—		
b3	—	—		
b4	—	—		
b5	—	—		
b6	—	—		
b7	—	—		
b8	—	—	受信データ (D8)	R
b9	—	—	何も配置されていない。書く場合、“0”を書いてください。読んだ場合、その値は不定。	—
b10	—	—		
b11	—	—		
b12	OER	オーバランエラー flag(注1)	0 : オーバランエラーなし 1 : オーバランエラー発生	R
b13	FER	フレーミングエラー flag(注1、2)	0 : フレーミングエラーなし 1 : フレーミングエラー発生	R
b14	PER	パリティエラー flag(注1、2)	0 : パリティエラーなし 1 : パリティエラー発生	R
b15	SUM	エラーサム flag(注1、2)	0 : エラーなし 1 : エラー発生	R

注1. SUM、PER、FER、OER ビットは、U0MR レジスタの SMD2～SMD0 ビットを “000b” (シリアルインタフェースは無効)にしたとき、または U0C1 レジスタの RE ビットを “0” (受信禁止)にしたとき、“0” (エラーなし)になります(SUM ビットは、PER、FER、OER ビットがすべて “0” (エラーなし)になると、“0” (エラーなし)になります)。また、PER、FER ビットは U0RB レジスタの上位バイトを読み出したとき、“0”になります。

U0MR レジスタの SMD2～SMD0 ビットを “000b” にするときは、U0C1 レジスタの TE ビットを “0” (送信禁止)、RE ビットを “0” (受信禁止)にしてください。

注2. U0MR レジスタの SMD2～SMD0 ビットが “001b” (クロック同期形シリアル I/O モード) のとき、これらのエラーフラグは無効です。読んだ場合、その値は不定です。

U0RB レジスタは必ず 16 ビット単位で読み出してください。

### 20.2.7 UART0端子選択レジスタ (U0SR)

アドレス 0188h番地

ビット	b7	b6	b5	b4	b3	b2	b1	b0
シンボル	—	—	—	CLK0SEL0	—	RXD0SEL0	—	TXD0SEL0
リセット後の値	0	0	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b0	TXD0SEL0	TXD0端子選択ビット	0 : TXD0端子は使用しない 1 : P1_4に割り当てる	R/W
b1	—	何も配置されていない。書く場合、“0”を書いてください。読んだ場合、その値は“0”。	—	—
b2	RXD0SEL0	RXD0端子選択ビット	0 : RXD0端子は使用しない 1 : P1_5に割り当てる	R/W
b3	—	何も配置されていない。書く場合、“0”を書いてください。読んだ場合、その値は“0”。	—	—
b4	CLK0SEL0	CLK0端子選択ビット	0 : CLK0端子は使用しない 1 : P1_6に割り当てる	R/W
b5	—	何も配置されていない。書く場合、“0”を書いてください。読んだ場合、その値は“0”。	—	—
b6	—			
b7	—			

U0SR レジスタは、UART0 の入出力をどの端子に割り当てるかを選択するレジスタです。UART0 の入出力端子を使用する場合は、U0SR レジスタを設定してください。

UART0 の関連レジスタを設定する前に、U0SR レジスタを設定してください。また、UART0 の動作中はU0SR レジスタの設定値を変更しないでください。

### 20.2.8 低電圧信号モード制御レジスタ (TSMR)

アドレス 0190h 番地

ビット	b7	b6	b5	b4	b3	b2	b1	b0
シンボル	I3LVM	I2LVM	I1LVM	I0LVM	U2LVM	—	U0LVM	LVMPR
リセット後の値	0	0	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b0	LVMPR	低電圧信号モードプロテクトビット	0 : 書き込み禁止 1 : 書き込み許可(注1)	R/W
b1	U0LVM	UART0低電圧信号モード制御ビット(注1)	0 : 低電圧信号モード禁止 1 : 低電圧信号モード許可(注2)	R/W
b2	—	予約ビット	“0”にしてください	R/W
b3	U2LVM	UART2低電圧信号モード制御ビット(注1)	0 : 低電圧信号モード禁止 1 : 低電圧信号モード許可(注2)	R/W
b4	I0LVM	INT0低電圧信号モード制御ビット(注1)	0 : 低電圧信号モード禁止 1 : 低電圧信号モード許可	R/W
b5	I1LVM	INT1低電圧信号モード制御ビット(注1)		R/W
b6	I2LVM	INT2低電圧信号モード制御ビット(注1)		R/W
b7	I3LVM	INT3低電圧信号モード制御ビット(注1)		R/W

注1. LVMPR ビットが “1” (書き込み許可) のとき、UiLVM ( $i = 0, 2$ )、IjLVM ( $j = 0 \sim 3$ ) ビットへの書き込みができます。LVMPR ビットを “1” にした後、UiLVM ( $i = 0, 2$ )、IjLVM ( $j = 0 \sim 3$ ) ビットを書き換えてください。LVMPR ビットに “1” を書き込む場合、“0” を書き込み、連続で “1” を書き込んでください。

注2. UiLVM ( $i = 0, 2$ ) ビットが “1” のとき、UiC0 ( $i = 0, 2$ ) レジスタのNCH ビットの設定にかかわらず、TxDi ( $i = 0, 2$ ) 端子はNチャネルオープンドレイン出力になります。

### 20.3 クロック同期形シリアルI/Oモード

クロック同期形シリアルI/Oモードは、転送クロックを用いて送受信を行うモードです。

表20.2にクロック同期形シリアルI/Oモードの仕様を、表20.3にクロック同期形シリアルI/Oモード時の使用レジスタと設定値を示します。

表20.2 クロック同期形シリアルI/Oモードの仕様

項目	仕様
転送データフォーマット	<ul style="list-style-type: none"> <li>転送データ長 8ビット</li> </ul>
転送クロック	<ul style="list-style-type: none"> <li>U0MR レジスタのCKDIR ビットが “0” (内部クロック) : <math>fj/(2(n+1))</math>  <math>fj = f1, f8, f32 \quad n = U0BRG レジスタの設定値 00h \sim FFh</math></li> <li>CKDIR ビットが “1” (外部クロック) : CLK0 端子からの入力</li> </ul>
送信開始条件	<p>送信開始には、以下の条件が必要です(注1)。</p> <ul style="list-style-type: none"> <li>U0C1 レジスタのTE ビットが “1” (送信許可)</li> <li>U0C1 レジスタのTI ビットが “0” (U0TB レジスタにデータあり)</li> </ul>
受信開始条件	<p>受信開始には、以下の条件が必要です(注1)。</p> <ul style="list-style-type: none"> <li>U0C1 レジスタのRE ビットが “1” (受信許可)</li> <li>U0C1 レジスタのTE ビットが “1” (送信許可)</li> <li>U0C1 レジスタのTI ビットが “0” (U0TB レジスタにデータあり)</li> </ul>
割り込み要求発生タイミング	<p>送信する場合、次の条件のいずれかを選択できます。</p> <ul style="list-style-type: none"> <li>U0IRS ビットが “0” (送信バッファ空) : U0TB レジスタからUART0送信レジスタへデータ転送時(送信開始時)</li> <li>U0IRS ビットが “1” (送信完了) : UART0送信レジスタからデータ送信完了時受信する場合</li> <li>UART0受信レジスタから、U0RB レジスタへデータ転送時(受信完了時)</li> </ul>
エラー検出	<p>オーバランエラー(注2)</p> <p>U0RB レジスタを読む前に次のデータ受信を開始し、次データの7ビット目を受信すると発生</p>
選択機能	<ul style="list-style-type: none"> <li>CLK極性選択 転送データの出力と入力タイミングが、転送クロックの立ち上がりか立ち下がりかを選択</li> <li>LSBファースト、MSBファースト選択 ビット0から送受信するか、またはビット7から送受信するかを選択</li> <li>連続受信モード選択 U0RB レジスタを読み出す動作により、同時に受信許可状態になる</li> </ul>

注1. 外部クロックを選択している場合、U0C0 レジスタのCKPOL ビットが “0” (転送クロックの立ち下がりで送信データ出力、立ち上がりで受信データ入力) のときは外部クロックが “H” の状態で、CKPOL ビットが “1” (転送クロックの立ち上がりで送信データ出力、立ち下がりで受信データ入力) のときは外部クロックが “L” の状態で条件を満たしてください。

注2. オーバランエラーが発生した場合、U0RB レジスタの受信データ (b0 ~ b8) は不定になります。また S0RIC レジスタのIR ビットは変化しません。

表20.3 クロック同期形シリアルI/Oモード時の使用レジスタと設定値(注1)

レジスタ	ビット	機能
U0TB	b0～b7	送信データを設定してください
U0RB	b0～b7	受信データが読みます
	OER	オーバランエラーフラグ
U0BRG	b0～b7	ビットレートを設定してください
U0MR	SMD2～SMD0	“001b”にしてください
	CKDIR	内部クロック、外部クロックを選択してください
U0C0	CLK1～CLK0	U0BRG レジスタのカウントソースを選択してください
	TXEPT	送信レジスタ空フラグ
	NCH	TXD0端子の出力形式を選択してください
	CKPOL	転送クロックの極性を選択してください
	UFORM	LSB ファースト、または MSB ファーストを選択してください
U0C1	TE	送受信を許可する場合、“1”にしてください
	TI	送信バッファ空フラグ
	RE	受信を許可する場合、“1”にしてください
	RI	受信完了フラグ
	U0IRS	UART0送信割り込み要因を選択してください
	U0RRM	連続受信モードを使用する場合、“1”にしてください

注1. この表に記載していないビットは、クロック同期形シリアルI/Oモード時に書く場合、“0”を書いてください。

表20.4にクロック同期形シリアルI/Oモード時の入出力端子の機能を示します。

UART0の動作モード選択後、転送開始までは、TXD0端子は“H”レベルを出力します(NCHビットが“1”(Nチャネルオープンドレイン出力)の場合、ハイインピーダンス状態)。

表20.4 クロック同期形シリアルI/Oモード時の入出力端子の機能

端子名	機能	選択方法
TXD0(P1_4)	シリアルデータ出力	U0SR レジスタの TXD0SEL0 ビット = 1 (受信だけを行うときは TXD0SEL0 ビット = 0 と設定することで、P1_4 をポートとして使用可)
RXD0(P1_5)	シリアルデータ入力	U0SR レジスタの RXD0SEL0 ビット = 1 PD1 レジスタの PD1_5 ビット = 0 (送信だけを行うときは RXD0SEL0 ビット = 0 と設定することで、P1_5 をポートとして使用可)
CLK0(P1_6)	転送クロック出力	U0SR レジスタの CLK0SEL0 ビット = 1 U0MR レジスタの CKDIR ビット = 0
	転送クロック入力	U0SR レジスタの CLK0SEL0 ビット = 1 U0MR レジスタの CKDIR ビット = 1 PD1 レジスタの PD1_6 ビット = 0




図20.3 クロック同期形シリアルI/Oモード時の送受信タイミング例

### 20.3.1 通信エラー発生時の対処方法


クロック同期形シリアルI/Oモードで受信または送信時に通信を途中終了させた場合、または通信エラーが発生した場合、次の手順で設定してください。

- (1) U0C1 レジスタのTE ビットを “0” (送信禁止)、RE ビットを “0” (受信禁止)にする。
- (2) U0MR レジスタのSMD2～SMD0 ビットを “000b” (シリアルインタフェースは無効)にする。
- (3) U0MR レジスタのSMD2～SMD0 ビットを“001b”(クロック同期形シリアルI/Oモード)にする。
- (4) U0C1 レジスタのTE ビットを “1” (送信許可)、RE ビットを “1” (受信許可)にする。


### 20.3.2 極性選択機能

図20.4に転送クロックの極性を示します。U0C0レジスタのCKPOLビットによって転送クロックの極性を選択できます。

- U0C0レジスタのCKPOLビット = 0 (転送クロックの立ち下がりで送信データ出力、立ち上がりで受信データ入力)のとき



- U0C0レジスタのCKPOLビット = 1 (転送クロックの立ち上がりで送信データ出力、立ち下がりで受信データ入力)のとき



注1. 転送を行っていないときのCLK0端子のレベルは“H”です。


注2. 転送を行っていないときのCLK0端子のレベルは“L”です。

図20.4 転送クロックの極性


### 20.3.3 LSB ファースト、MSB ファースト選択

図20.5に転送フォーマットを示します。U0C0レジスタのUFORMビットで転送フォーマットを選択できます。

- U0C0レジスタのUFORMビット = 0 (LSBファースト)のとき(注1)



- U0C0レジスタのUF0RMビット = 1 (MSBファースト)のとき(注1)



注1. U0C0レジスタのCKPOLビット = 0 (転送クロックの立ち下がりで送信データ出力、立ち上がりで受信データ入力)の場合です。

図20.5 転送フォーマット

### 20.3.4 連続受信モード

U0C1 レジスタの U0RRM ビットを “1” (連続受信モード許可)に設定することによって、連続受信モードになります。連続受信モードでは、U0RB レジスタを読むことで U0C1 レジスタの TI ビットが “0” (U0TB にデータあり)になります。U0RRM ビットが “1” の場合、プログラムで U0TB レジスタにダミーデータを書かないでください。

## 20.4 クロック非同期形シリアルI/O(UART)モード

クロック非同期形シリアルI/Oモードは、任意のビットレート、転送データフォーマットを設定して送受信を行うモードです。

表20.5にクロック非同期形シリアルI/Oモードの仕様を、表20.6にUARTモード時の使用レジスタと設定値を示します。

表20.5 クロック非同期形シリアルI/Oモードの仕様

項目	仕様
転送データフォーマット	<ul style="list-style-type: none"> <li>キャラクタビット(転送データ) 7ビット、8ビット、9ビット選択可</li> <li>スタートビット 1ビット</li> <li>パリティビット 奇数、偶数、無し選択可</li> <li>ストップビット 1ビット、2ビット選択可</li> </ul>
転送クロック	<ul style="list-style-type: none"> <li>U0MRレジスタのCKDIRビットが“0”(内部クロック) : <math>f_j/(16(n+1))</math>  <math>f_j = f_1, f_8, f_{32}</math> <math>n = U0BRG</math> レジスタの設定値 <math>00h \sim FFh</math></li> <li>CKDIRビットが“1”(外部クロック) : <math>fEXT/(16(n+1))</math>  <math>fEXT</math> は CLK0端子からの入力 <math>n = U0BRG</math> レジスタの設定値 <math>00h \sim FFh</math></li> </ul>
送信開始条件	<p>送信開始には、以下の条件が必要です。</p> <ul style="list-style-type: none"> <li>U0C1レジスタのTEビットが“1”(送信許可)</li> <li>U0C1レジスタのTIビットが“0”(U0TBレジスタにデータあり)</li> </ul>
受信開始条件	<p>受信開始には、以下の条件が必要です。</p> <ul style="list-style-type: none"> <li>U0C1レジスタのREビットが“1”(受信許可)</li> <li>スタートビットの検出</li> </ul>
割り込み要求発生タイミング	<p>送信する場合、次の条件のいずれかを選択できます。</p> <ul style="list-style-type: none"> <li>U0IRSビットが“0”(送信バッファ空) : U0TBレジスタからUART0送信レジスタへデータ転送時(送信開始時)</li> <li>U0IRSビットが“1”(送信完了) : UART0送信レジスタからデータ送信完了時受信する場合</li> <li>UART0受信レジスタから、U0RBレジスタへデータ転送時(受信完了時)</li> </ul>
エラー検出	<ul style="list-style-type: none"> <li>オーバランエラー(注1)  U0RBレジスタを読む前に次のデータ受信を開始し、次のデータの最終ストップビットの1つ前のビットを受信すると発生</li> <li>フレーミングエラー  設定した個数のストップビットが検出されなかったときに発生(注2)</li> <li>パリティエラー  パリティ許可時にパリティビットとキャラクタビット中の“1”的個数が設定した個数でなかったときに発生(注2)</li> <li>エラーサムフラグ  オーバランエラー、フレーミングエラー、パリティエラーのうちいずれかが発生した場合“1”になる</li> </ul>

注1. オーバランエラーが発生した場合、U0RBレジスタの受信データ(b0～b8)は不定になります。

注2. フレーミングエラーフラグ、パリティエラーフラグは、UART0受信レジスタからU0RBレジスタにデータが転送されるときに“1”になります。

表20.6 UARTモード時の使用レジスタと設定値

レジスタ	ビット	機能
U0TB	b0～b8	送信データを設定してください(注1)
U0RB	b0～b8	受信データが読みます(注2)
	OER、FER、PER、SUM	エラーフラグ
U0BRG	b0～b7	ビットレートを設定してください
U0MR	SMD2～SMD0	転送データが7ビットの場合、“100b”を設定してください。 転送データが8ビットの場合、“101b”を設定してください。 転送データが9ビットの場合、“110b”を設定してください。
	CKDIR	内部クロック、外部クロックを選択してください。
	STPS	ストップビットを選択してください。
	PRY、PRYE	パリティの有無、偶数奇数を選択してください。
U0C0	CLK1～CLK0	U0BRG レジスタのカウントソースを選択してください。
	TXEPT	送信レジスタ空フラグ
	NCH	TXD0端子の出力形式を選択してください。
	CKPOL	“0”にしてください。
	UFORM	転送データ長8ビット時、 LSB ファースト、 MSB ファーストを選択できます。 転送データ長7ビットまたは9ビット時は “0” にしてください。
U0C1	TE	送信を許可する場合、“1”にしてください。
	TI	送信バッファ空フラグ
	RE	受信を許可する場合、“1”にしてください。
	RI	受信完了フラグ
	U0IRS	UART0送信割り込み要因を選択してください。
	U0RRM	“0”にしてください。

注1. 使用するビットは次のとおりです。転送データ長7ビット：ビットb0～b6、転送データ長8ビット：ビットb0～b7、転送データ長9ビット：ビットb0～b8

注2. 転送データ長7ビットの場合のビットb7～b8、転送データ長8ビットの場合のビットb8の内容は不定です。

表20.7にUARTモード時の入出力端子の機能を示します。なお、UART0の動作モード選択後、転送開始までは、TXD0端子は“H”レベルを出力します(NCHビットが“1”(Nチャネルオープンドレイン出力)の場合、ハイインピーダンス状態)。

表20.7 UARTモード時の入出力端子の機能

端子名	機能	選択方法
TXD0(P1_4)	シリアルデータ出力	U0SR レジスタのTXD0SEL0ビット = 1 (受信だけを行うときはTXD0SEL0ビット = 0と設定することで、P1_4をポートとして使用可)
RXD0(P1_5)	シリアルデータ入力	U0SR レジスタのRXD0SEL0ビット = 1 PD1 レジスタのPD1_5ビット = 0 (送信だけを行うときはRXD0SEL0ビット = 0と設定することで、P1_5をポートとして使用可)
CLK0(P1_6)	プログラマブル入出力ポート	U0SR レジスタのCLK0SEL0ビット = 0 (CLK0端子は使用しない)
	転送クロック入力	U0SR レジスタのCLK0SEL0ビット = 1 U0MR レジスタのCKDIRビット = 1 PD1 レジスタのPD1_6ビット = 0




図20.6 UARTモード時の送信タイミング




図20.7 UARTモード時の受信タイミング例

### 20.4.1 ビットレート

UARTモードではU0BRGレジスタで分周した周波数の16分周がビットレートになります。

<UARTモード>

- 内部クロック選択時

$$\text{U0BRGレジスタへの設定値} = \frac{f_j}{\text{ビットレート} \times 16} - 1$$

$f_j$  : U0BRGレジスタのカウントソースの周波数( $f_1$ 、 $f_8$ 、 $f_{32}$ )

- 外部クロック選択時

$$\text{U0BRGレジスタへの設定値} = \frac{f_{EXT}}{\text{ビットレート} \times 16} - 1$$

$f_{EXT}$  : U0BRGレジスタのカウントソースの周波数(外部クロック)

図20.8 U0BRGレジスタの設定値の算出式

表20.8 UARTモード時のビットレート設定例(内部クロック選択時)

ビット レート (bps)	U0BRG のカウン トソース	システムクロック = 20MHz			システムクロック = 18.432MHz (注1)			システムクロック = 8MHz		
		U0BRGの 設定値	実時間 (bps)	設定 誤差 (%)	U0BRGの 設定値	実時間 (bps)	設定 誤差 (%)	U0BRG の設定値	実時間 (bps)	設定 誤差 (%)
1200	f8	129 (81h)	1201.92	0.16	119 (77h)	1200.00	0.00	51 (33h)	1201.92	0.16
2400	f8	64 (40h)	2403.85	0.16	59 (3Bh)	2400.00	0.00	25 (19h)	2403.85	0.16
4800	f8	32 (20h)	4734.85	-1.36	29 (1Dh)	4800.00	0.00	12 (0Ch)	4807.69	0.16
9600	f1	129 (81h)	9615.38	0.16	119 (77h)	9600.00	0.00	51 (33h)	9615.38	0.16
14400	f1	86 (56h)	14367.82	-0.22	79 (4Fh)	14400.00	0.00	34 (22h)	14285.71	-0.79
19200	f1	64 (40h)	19230.77	0.16	59 (3Bh)	19200.00	0.00	25 (19h)	19230.77	0.16
28800	f1	42 (2Ah)	29069.77	0.94	39 (27h)	28800.00	0.00	16 (10h)	29411.76	2.12
38400	f1	32 (20h)	37878.79	-1.36	29 (1Dh)	38400.00	0.00	12 (0Ch)	38461.54	0.16
57600	f1	21 (15h)	56818.18	-1.36	19 (13h)	57600.00	0.00	8 (08h)	55555.56	-3.55
115200	f1	10 (0Ah)	113636.36	-1.36	9 (09h)	115200.00	0.00	—	—	—

注1. 高速オンチップオシレータに対して、FRA4レジスタの調整値をFRA1レジスタに、FRA5レジスタの調整値をFRA3レジスタに書き込んでください。

システムクロックに高速オンチップオシレータを選択し、FRA2レジスタのFRA22～FRA20ビットを“000b”(2分周モード)にした場合です。高速オンチップオシレータの精度は「27. 電気的特性」を参照してください。

### 20.4.2 通信エラー発生時の対処方法

UARTモードで、受信または送信時に通信を途中終了させた場合、または通信エラーが発生した場合、次の手順で設定してください。

- (1) U0C1 レジスタのTEビットを“0”(送信禁止)、REビットを“0”(受信禁止)にする。
- (2) U0MR レジスタのSMD2～SMD0ビットを“000b”(シリアルインタフェースは無効)にする。
- (3) U0MR レジスタのSMD2～SMD0ビットを“100b”(UARTモード転送データ長7ビット)、“101b”(UARTモード転送データ長8ビット)、“110b”(UARTモード転送データ長9ビット)のいずれかにする。
- (4) U0C1 レジスタのTEビットを“1”(送信許可)、REビットを“1”(受信許可)にする。

## 20.5 低電圧信号モード

シリアルインタフェース(UART0とUART2)の通信、およびINT割り込みのINT入力を、低電圧信号で行うことができます。表20.9に低電圧信号を入出力できる端子を示します。

TSMR レジスタの設定で、低電圧信号モードが許可されている端子は、入力時にシュミット入力からCMOS入力へ、切り替わります。また、出力時にはCMOS出力からNチャネルオーブンドレイン出力へ、切り替わります。

CMOS入力の入力しきい値は、VLT0、VLT1 レジスタで設定してください。

低電圧信号モードを使用する場合、入力はすべてCMOS入力となります。シュミット入力は無効となりますので、必ずノイズ対策を実施してください。

表20.9 低電圧信号を入出力できる端子

周辺機能名	端子
シリアルインタフェース	UART0 クロック同期形シリアルI/O クロック非同期形シリアルI/O
	UART2 クロック同期形シリアルI/O クロック非同期形シリアルI/O 特殊モード1 (I <sup>2</sup> Cモード) 特殊モード2 (SSUモード) マルチプロセッサ通信機能
INT	INT0～INT3

## 20.6 シリアルインタフェース(UART0)使用上の注意

- クロック同期形シリアルI/Oモード、クロック非同期形シリアルI/Oモードにかかわらず、U0RB レジスタを読み出すときは、必ず16ビット単位で読み出してください。
- U0RB レジスタのPER、FER ビットと U0C1 レジスタのRI ビットは、U0RB レジスタの上位バイトを読み出したとき、“0”になります。
- 受信エラーはU0RB レジスタを読み出し後、読み出した値で確認してください。

<受信バッファレジスタを読み出すプログラム例>

MOV.W 00A6H, R0 ; U0RB レジスタの読み出し

- 転送データビット長9ビットのクロック非同期形シリアルI/Oモードで、U0TB レジスタに書くときは、上位バイト→下位バイトの順で、8ビット単位で書いてください。

<送信バッファレジスタに書き込むプログラム例>

MOV.B #XXH, 00A3H ; U0TB レジスタの上位バイトへの書き込み  
MOV.B #XXH, 00A2H ; U0TB レジスタの下位バイトへの書き込み

## 21. シリアルインタフェース(UART2)

シリアルインタフェースはUART0とUART2の2チャネルで構成しています。本章はUART2について説明します。

### 21.1 概要

UART2は専用の転送クロック発生用タイマを持ちます。

図21.1にUART2のブロック図を、図21.2にUART2送受信部のブロック図を示します。表21.1にUART2の端子構成を示します。

UART2には、次のモードがあります。

- クロック同期形シリアルI/Oモード
- クロック非同期形シリアルI/Oモード(UARTモード)
- 特殊モード1(I<sup>2</sup>Cモード)
- 特殊モード2(SSUモード)
- マルチプロセッサ通信機能




図21.1 UART2のブロック図




図21.2 UART2送受信部のブロック図

表21.1 UART2の端子構成

端子名	割り当てる端子	入出力	機能
TXD2	P2_0、P2_2、P3_4またはP3_7	出力	シリアルデータ出力
RXD2	P2_0、P2_2、P3_4、P3_7またはP4_5	入力	シリアルデータ入力
CLK2	P2_1またはP3_5	入出力	転送クロック入出力
CTS2	P3_1またはP3_3	入力	送信制御用入力
RTS2	P3_1またはP3_3	出力	受信制御用出力
SCL2	P2_0、P2_2、P3_4、P3_7またはP4_5	入出力	I <sup>2</sup> Cモードのクロック入出力
SDA2	P2_0、P2_2、P3_4またはP3_7	入出力	I <sup>2</sup> Cモードのデータ入出力

## 21.2 レジスタの説明

### 21.2.1 UART2送受信モードレジスタ (U2MR)

アドレス 00A8h番地

ビット	b7	b6	b5	b4	b3	b2	b1	b0
シンボル	IOPOL	PRYE	PRY	STPS	CKDIR	SMD2	SMD1	SMD0
リセット後の値	0	0	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b0	SMD0	シリアルI/Oモード選択ビット	b2 b1 b0 0 0 0 : シリアルインタフェースは無効 0 0 1 : クロック同期形シリアルI/Oモード 0 1 0 : I <sup>2</sup> Cモード 1 0 0 : UARTモード転送データ長7ビット 1 0 1 : UARTモード転送データ長8ビット 1 1 0 : UARTモード転送データ長9ビット 上記以外 : 設定しないでください	R/W
b1	SMD1			R/W
b2	SMD2			R/W
b3	CKDIR	内/外部クロック選択ビット	0 : 内部クロック 1 : 外部クロック	R/W
b4	STPS	ストップビット長選択ビット	0 : 1ストップビット 1 : 2ストップビット	R/W
b5	PRY	パリティ奇/偶選択ビット	PRYE = 1のとき有効 0 : 奇数パリティ 1 : 偶数パリティ	R/W
b6	PRYE	パリティ許可ビット	0 : パリティ禁止 1 : パリティ許可	R/W
b7	IOPOL	TXD、RXD入出力極性切り替えビット	0 : 反転なし 1 : 反転あり	R/W

### 21.2.2 UART2ビットトレートレジスタ (U2BRG)

アドレス 00A9h番地

ビット	b7	b6	b5	b4	b3	b2	b1	b0
シンボル	—	—	—	—	—	—	—	—
リセット後の値	X	X	X	X	X	X	X	X

ビット	機能	設定範囲	R/W
b7～b0	設定値をnとすると、U2BRGはカウントソースをn+1分周する	00h～FFh	W

U2BRG レジスタは、送受信停止中に書いてください。

U2BRG レジスタは、MOV命令を使用して書いてください。

U2C0 レジスタのCLK1～CLK0 ビットを設定した後にU2BRG レジスタに書いてください。

### 21.2.3 UART2送信バッファレジスタ (U2TB)

アドレス 00ABh～00AAh 番地

ビット	b7	b6	b5	b4	b3	b2	b1	b0
シンボル	—	—	—	—	—	—	—	—
リセット後の値	X	X	X	X	X	X	X	X

ビット	b15	b14	b13	b12	b11	b10	b9	b8
シンボル	—	—	—	—	—	—	—	MPTB
リセット後の値	X	X	X	X	X	X	X	X

ビット	シンボル	機能	R/W
b0	—	送信データ (D7～D0)	W
b1	—		
b2	—		
b3	—		
b4	—		
b5	—		
b6	—		
b7	—		
b8	MPTB	送信データ (D8)(注1) [マルチプロセッサ通信機能を使用しない場合] 送信データ D8 [マルチプロセッサ通信機能を使用する場合] • ID を転送するときは、MPTB ビットを “1” にしてください • データを転送するときは、MPTB ビットを “0” にしてください	W
b9	—	何も配置されていない。書く場合、“0”を書いてください。読んだ場合、その値は“0”。	—
b10	—		
b11	—		
b12	—		
b13	—		
b14	—		
b15	—		

注1. MPTB ビットを設定した後、b0～b7 を設定してください。

### 21.2.4 UART2送受信制御レジスタ0 (U2C0)

アドレス 00ACh番地

ビット	b7	b6	b5	b4	b3	b2	b1	b0
シンボル	UFORM	CKPOL	NCH	CRD	TXEPT	CRS	CLK1	CLK0
リセット後の値	0	0	0	0	1	0	0	0

ビット	シンボル	ビット名	機能	R/W
b0	CLK0	U2BRGカウントソース選択ビット (注1)	<sup>b1 b0</sup> 0 0 : f1を選択 0 1 : f8選択 1 0 : f32を選択 1 1 : 設定しないでください	R/W
b1	CLK1			R/W
b2	CRS	CTS/RTS機能選択ビット	CRD = 0のとき有効 0 : CTS機能を選択 1 : RTS機能を選択	R/W
b3	TXEPT	送信レジスタ空フラグ	0 : 送信レジスタにデータあり(送信中) 1 : 送信レジスタにデータなし(送信完了)	R
b4	CRD	CTS/RTS禁止ビット	0 : CTS/RTS機能許可 1 : CTS/RTS機能禁止	R/W
b5	NCH	データ出力選択ビット	0 : TXD2/SDA2、SCL2端子はCMOS出力 1 : TXD2/SDA2、SCL2端子はNチャネルオープンドレイン出力	R/W
b6	CKPOL	CLK極性選択ビット	0 : 転送クロックの立ち下がりで送信データ出力、 立ち上がりで受信データ入力 1 : 転送クロックの立ち上がりで送信データ出力、 立ち下がりで受信データ入力	R/W
b7	UFORM	転送フォーマット選択ビット(注2)	0 : LSBファースト 1 : MSBファースト	R/W

注1. CLK1～CLK0ビットを変更した場合は、U2BRG レジスタを再設定してください。

注2. UFORMビットはU2MR レジスタのSMD2～SMD0ビットが“001b”(クロック同期形シリアルI/Oモード)、または“101b”(UARTモード転送データ長8ビット)のとき有効です。

SMD2～SMD0ビットが“010b”(I<sup>2</sup>Cモード)のときは“1”に、“100b”(UARTモード転送データ長7ビット)または“110b”(UARTモード転送データ長9ビット)のときは“0”にしてください。

### 21.2.5 UART2送受信制御レジスタ1 (U2C1)

アドレス 00ADh番地

ビット	b7	b6	b5	b4	b3	b2	b1	b0
シンボル	U2ERE	U2LCH	U2RRM	U2IRS	RI	RE	TI	TE
リセット後の値	0	0	0	0	0	0	1	0

ビット	シンボル	ビット名	機能	R/W
b0	TE	送信許可ビット	0 : 送信禁止 1 : 送信許可	R/W
b1	TI	送信バッファ空フラグ	0 : U2TB レジスタにデータあり 1 : U2TB レジスタにデータなし	R
b2	RE	受信許可ビット	0 : 受信禁止 1 : 受信許可	R/W
b3	RI	受信完了フラグ	0 : U2RB レジスタにデータなし 1 : U2RB レジスタにデータあり	R
b4	U2IRS	UART2送信割り込み要因選択ビット	0 : 送信バッファ空(TI = 1) 1 : 送信完了(TXEPT = 1)	R/W
b5	U2RRM	UART2連続受信モード許可ビット	0 : 連続受信モード禁止 1 : 連続受信モード許可	R/W
b6	U2LCH	データ論理選択ビット(注1)	0 : 反転なし 1 : 反転あり	R/W
b7	U2ERE	エラー信号出力許可ビット	0 : 出力しない 1 : 出力する	R/W

注1. U2MR レジスタのSMD2～SMD0ビットが“001b”(クロック同期形シリアルI/Oモード)、“100b”(UARTモード転送データ長7ビット)または“101b”(UARTモード転送データ長8ビット)のとき有効です。

SMD2～SMD0ビットが“010b”(I<sup>2</sup>Cモード)または“110b”(UARTモード転送データ長9ビット)のときは“0”にしてください。

### 21.2.6 UART2受信バッファレジスタ (U2RB)

アドレス 00AFh～00AEh番地

ビット	b7	b6	b5	b4	b3	b2	b1	b0
シンボル	—	—	—	—	—	—	—	—
リセット後の値	X	X	X	X	X	X	X	X

ビット	b15	b14	b13	b12	b11	b10	b9	b8
シンボル	SUM	PER	FER	OER	—	—	—	MPRB
リセット後の値	X	X	X	X	X	X	X	X

ビット	シンボル	ビット名	機能	R/W
b0	—	—	受信データ (D7～D0)	R
b1	—	—		
b2	—	—		
b3	—	—		
b4	—	—		
b5	—	—		
b6	—	—		
b7	—	—		
b8	MPRB	—	受信データ (D8)(注1) [マルチプロセッサ通信機能を使用しない場合] 受信データ (D8) [マルチプロセッサ通信機能を使用する場合] • MPRB ビットが “0” のとき、受信した D0～D7 はデータフィールド • MPRB ビットが “1” のとき、受信した D0～D7 はID フィールド	R
b9	—	何も配置されていない。書く場合、“0”を書いてください。読んだ場合、その値は不定。	—	—
b10	—	—	—	—
b11	—	予約ビット	“0”にしてください	R/W
b12	OER	オーバランエラーフラグ(注1)	0: オーバランエラーなし 1: オーバランエラー発生	R
b13	FER	フレーミングエラーフラグ(注1、2)	0: フレーミングエラーなし 1: フレーミングエラー発生	R
b14	PER	パリティエラーフラグ(注1、2)	0: パリティエラーなし 1: パリティエラー発生	R
b15	SUM	エラーサムフラグ(注1、2)	0: エラーなし 1: エラー発生	R

注1. U2MR レジスタの SMD2～SMD0 ビットを “000b” (シリアルインタフェースは無効)にしたとき、または U2C1 レジスタの RE ビットを “0” (受信禁止)にしたとき、SUM、PER、FER、OER ビットは、すべて “0” (エラーなし)になります。SUM ビットは PER、FER、OER ビットがすべて “0” (エラーなし)になると “0” (エラーなし)になります。また、PER、FER ビットは、U2RB レジスタの下位バイトを読んだとき、“0”になります。U2MR レジスタの SMD2～SMD0 ビットを “000b” にするときは、U2C1 レジスタの TE ビットを “0” (送信禁止)、RE ビットを “0” (受信禁止)にしてください。

注2. U2MR レジスタの SMD2～SMD0 ビットが “001b” (クロック同期形シリアル I/O モード) または “010b” (I<sup>2</sup>C モード) のとき、これらのエラーフラグは無効です。読んだ場合、その値は不定です。

U2RB レジスタは必ず 16 ビット単位で読み出してください。

### 21.2.7 UART2デジタルフィルタ機能選択レジスタ (URXDF)

アドレス 00B0h番地

ビット	b7	b6	b5	b4	b3	b2	b1	b0
シンボル	—	—	—	—	—	DF2EN	—	—
リセット後の値	0	0	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b0	—	何も配置されていない。書く場合、“0”を書いてください。読んだ場合、その値は“0”。	—	—
b1	—			
b2	DF2EN	RXD2デジタルフィルタ許可ビット (注1)	0 : RXD2デジタルフィルタ禁止 1 : RXD2デジタルフィルタ許可	R/W
b3	—	何も配置されていない。書く場合、“0”を書いてください。読んだ場合、その値は“0”。	—	—
b4	—			
b5	—			
b6	—			
b7	—			

注1. RXD2デジタルフィルタはクロック非同期形シリアルI/O(UART)モードでのみ、使用できます。U2MRレジスタのSMD2～SMD0ビットが“001b”(クロック同期形シリアルI/Oモード)、または“010b”(I<sup>2</sup>Cモード)のときは、DF2ENビットを“0”(RXD2デジタルフィルタ禁止)にしてください。

### 21.2.8 UART2特殊モードレジスタ5 (U2SMR5)

アドレス 00BBh番地

ビット	b7	b6	b5	b4	b3	b2	b1	b0
シンボル	—	—	—	MPIE	—	—	—	MP
リセット後の値	0	0	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b0	MP	マルチプロセッサ通信許可ビット	0 : マルチプロセッサ通信禁止 1 : マルチプロセッサ通信許可(注1)	R/W
b1	—	何も配置されていない。書く場合、“0”を書いてください。読んだ場合、その値は“0”。	—	—
b2	—			
b3	—			
b4	MPIE	マルチプロセッサ通信制御ビット	MPビットが“1”(マルチプロセッサ通信許可)のとき有効です。 MPIEビットが“1”的とき、次の状態になります。 • マルチプロセッサビットが“0”的受信データは無視し、U2C1レジスタのRIビット、U2RBレジスタのOER、FERビットが“1”になることを禁止します。 • マルチプロセッサビットが“1”的受信データを受信すると、MPIEビットは“0”になり、マルチプロセッサ通信以外の受信動作になります。	R/W
b5	—	何も配置されていない。書く場合、“0”を書いてください。読んだ場合、その値は“0”。	—	—
b6	—			
b7	—	予約ビット	“0”にしてください	R/W

注1. MPビットが“1”(マルチプロセッサ通信許可)のとき、U2MRレジスタのPRY、PRYEビットの設定は無効になります。U2MRレジスタのSMD2～SMD0ビットが“001b”(クロック同期形シリアルI/Oモード)では、MPビットを“0”(マルチプロセッサ通信禁止)にしてください。

### 21.2.9 UART2特殊モードレジスタ4 (U2SMR4)

アドレス 00BCh番地

ビット	b7	b6	b5	b4	b3	b2	b1	b0
シンボル	SWC9	SCLHI	ACKC	ACKD	STSPSEL	STPREQ	RSTAREQ	STAREQ
リセット後の値	0	0	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b0	STAREQ	スタートコンディション生成ビット (注1)	0 : クリア 1 : スタート	R/W
b1	RSTAREQ	リスタートコンディション生成ビット (注1)	0 : クリア 1 : スタート	R/W
b2	STPREQ	ストップコンディション生成ビット (注1)	0 : クリア 1 : スタート	R/W
b3	STSPSEL	SCL、SDA出力選択ビット	0 : スタートコンディション、ストップコンディション出力しない 1 : スタートコンディション、ストップコンディション出力する	R/W
b4	ACKD	ACKデータビット	0 : ACK 1 : NACK	R/W
b5	ACKC	ACKデータ出力許可ビット	0 : シリアルインタフェースデータ出力 1 : ACKデータ出力	R/W
b6	SCLHI	SCL出力停止許可ビット	0 : 禁止 1 : 許可	R/W
b7	SWC9	SCLウェイトビット3	0 : SCL “L” ホールド禁止 1 : SCL “L” ホールド許可	R/W

注1. 各コンディションが生成されたとき、“0”になります。

### 21.2.10 UART2特殊モードレジスタ3 (U2SMR3)

アドレス 00BDh番地

ビット	b7	b6	b5	b4	b3	b2	b1	b0
シンボル	DL2	DL1	DL0	—	NODC	—	CKPH	—
リセット後の値	0	0	0	X	0	X	0	X

ビット	シンボル	ビット名	機能	R/W
b0	—	何も配置されていない。書く場合、“0”を書いてください。読んだ場合、その値は不定。	—	—
b1	CKPH	クロック位相設定ビット	0 : クロック遅れなし 1 : クロック遅れあり	R/W
b2	—	何も配置されていない。書く場合、“0”を書いてください。読んだ場合、その値は不定。	—	—
b3	NODC	クロック出力選択ビット	0 : CLK2はCMOS出力 1 : CLK2はNチャネルオーブンドレイン出力	R/W
b4	—	何も配置されていない。書く場合、“0”を書いてください。読んだ場合、その値は不定。	—	—
b5	DL0	SDA2デジタル遅延値設定ビット (注1、2)	b7 b6 b5 0 0 0 : 遅延なし	R/W
b6	DL1		0 0 1 : U2BRG カウントソースの1~2サイクル 0 1 0 : U2BRG カウントソースの2~3サイクル 0 1 1 : U2BRG カウントソースの3~4サイクル 1 0 0 : U2BRG カウントソースの4~5サイクル 1 0 1 : U2BRG カウントソースの5~6サイクル 1 1 0 : U2BRG カウントソースの6~7サイクル 1 1 1 : U2BRG カウントソースの7~8サイクル	R/W
b7	DL2			R/W

注1. DL2～DL0 ビットはI<sup>2</sup>C モードで、SDA2 出力にデジタル的に遅延を発生させるものです。I<sup>2</sup>C モード以外の場合、“000b”(遅延なし)にしてください。

注2. 遅延量はSCL2端子、SDA2端子の負荷により変化します。また、外部クロックを使用した場合には、100ns程度、遅延が大きくなります。

### 21.2.11 UART2特殊モードレジスタ2 (U2SMR2)

アドレス 00BEh番地

ビット	b7	b6	b5	b4	b3	b2	b1	b0
シンボル	—	SDHI	SWC2	STAC	—	SWC	CSC	IICM2
リセット後の値	X	0	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b0	IICM2	I <sup>2</sup> C モード選択ビット2	「表21.12 I <sup>2</sup> C モード時の各機能」参照	R/W
b1	CSC	クロック同期化ビット	0 : 禁止 1 : 許可	R/W
b2	SWC	SCLウェイト出力ビット	0 : 禁止 1 : 許可	R/W
b3	—	予約ビット	“0”にしてください	R/W
b4	STAC	UART2初期化ビット	0 : 禁止 1 : 許可	R/W
b5	SWC2	SCLウェイト出力ビット2	0 : 転送クロック 1 : “L”出力	R/W
b6	SDHI	SDA出力禁止ビット	0 : 許可 1 : 禁止(ハイインピーダンス)	R/W
b7	—	何も配置されていない。書く場合、“0”を書いてください。読んだ場合、その値は不定。	—	—

### 21.2.12 UART2特殊モードレジスタ (U2SMR)

アドレス 00BFh番地

ビット	b7	b6	b5	b4	b3	b2	b1	b0
シンボル	—	—	—	—	—	BBS	—	IICM
リセット後の値	X	0	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b0	IICM	I <sup>2</sup> Cモード選択ビット	0 : I <sup>2</sup> Cモード以外 1 : I <sup>2</sup> Cモード	R/W
b1	—	予約ビット	“0”にしてください	R/W
b2	BBS	バスビージーフラグ(注1)	0 : ストップコンディション検出 1 : スタートコンディション検出(ビジー)	R/W
b3	—	予約ビット	“0”にしてください	R/W
b4	—			
b5	—			
b6	—			
b7	—	何も配置されていない。書く場合、“0”を書いてください。読んだ場合、その値は不定。	—	

注1. BBSビットはプログラムで“0”を書くと“0”になります(“1”を書いても変化しません)。

### 21.2.13 UART2端子選択レジスタ0 (U2SR0)

アドレス 018Ah番地

ビット	b7	b6	b5	b4	b3	b2	b1	b0
シンボル	—	RXD2SEL2	RXD2SEL1	RXD2SEL0	—	TXD2SEL2	TXD2SEL1	TXD2SEL0
リセット後の値	0	0	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b0	TXD2SEL0	TXD2/SDA2端子選択ビット	b <sub>2</sub> b <sub>1</sub> b <sub>0</sub> 0 0 0 : TXD2/SDA2端子は使用しない 0 0 1 : P3_7に割り当てる 0 1 0 : P3_4に割り当てる 0 1 1 : 設定しないでください 1 0 0 : P2_0に割り当てる 1 0 1 : 設定しないでください 1 1 0 : 設定しないでください 1 1 1 : P2_2に割り当てる	R/W
b1	TXD2SEL1		R/W	
b2	TXD2SEL2		R/W	
b3	—	予約ビット	“0”にしてください	R/W
b4	RXD2SEL0	RXD2/SCL2端子選択ビット	b <sub>6</sub> b <sub>5</sub> b <sub>4</sub> 0 0 0 : RXD2/SCL2端子は使用しない 0 0 1 : P3_4に割り当てる 0 1 0 : P3_7に割り当てる 0 1 1 : P4_5に割り当てる 1 0 0 : P2_0に割り当てる 1 0 1 : 設定しないでください 1 1 0 : 設定しないでください 1 1 1 : P2_2に割り当てる	R/W
b5	RXD2SEL1		R/W	
b6	RXD2SEL2		R/W	
b7	—	予約ビット	“0”にしてください	R/W

U2SR0 レジスタは、UART2の入出力をどの端子に割り当てるかを選択するレジスタです。UART2 の入出力端子を使用する場合は、U2SR0 レジスタを設定してください。

UART2の関連レジスタを設定する前に、U2SR0 レジスタを設定してください。また、UART2の動作中はU2SR0 レジスタの設定値を変更しないでください。

### 21.2.14 UART2端子選択レジスタ1 (U2SR1)

アドレス 018Bh番地

ビット	b7	b6	b5	b4	b3	b2	b1	b0
シンボル	—	—	CTS2SEL1	CTS2SEL0	—	CLK2SEL2	CLK2SEL1	CLK2SEL0
リセット後の値	0	0	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b0	CLK2SEL0	CLK2端子選択ビット	<sup>b2 b1 b0</sup> 0 0 0 : CLK2端子は使用しない 0 0 1 : P3_5に割り当てる 0 1 0 : 設定しないでください 0 1 1 : 設定しないでください 1 0 0 : P2_1に割り当てる 上記以外 : 設定しないでください	R/W
b1	CLK2SEL1			R/W
b2	CLK2SEL2			R/W
b3	—	何も配置されていない。書く場合、“0”を書いてください。読んだ場合、その値は“0”。	—	—
b4	CTS2SEL0	CTS2/RTS2端子選択ビット	<sup>b5 b4</sup> 0 0 : CTS2/RTS2端子は使用しない 0 1 : P3_3に割り当てる 1 0 : P3_1に割り当てる 1 1 : 設定しないでください	R/W
b5	CTS2SEL1			R/W
b6	—	何も配置されていない。書く場合、“0”を書いてください。読んだ場合、その値は“0”。	—	—
b7	—			—

U2SR1 レジスタは、UART2の入出力をどの端子に割り当てるかを選択するレジスタです。UART2 の入出力端子を使用する場合は、U2SR1 レジスタを設定してください。

UART2の関連レジスタを設定する前に、U2SR1 レジスタを設定してください。また、UART2の動作中はU2SR1 レジスタの設定値を変更しないでください。

### 21.2.15 低電圧信号モード制御レジスタ (TSMR)

アドレス 0190h番地

ビット	b7	b6	b5	b4	b3	b2	b1	b0
シンボル	I3LVM	I2LVM	I1LVM	I0LVM	U2LVM	—	U0LVM	LVMPR
リセット後の値	0	0	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b0	LVMPR	低電圧信号モードプロテクトビット	0 : 書き込み禁止 1 : 書き込み許可(注1)	R/W
b1	U0LVM	UART0低電圧信号モード制御ビット(注1)	0 : 低電圧信号モード禁止 1 : 低電圧信号モード許可(注2)	R/W
b2	—	予約ビット	“0”にしてください	R/W
b3	U2LVM	UART2低電圧信号モード制御ビット(注1)	0 : 低電圧信号モード禁止 1 : 低電圧信号モード許可(注2)	R/W
b4	I0LVM	INT0低電圧信号モード制御ビット(注1)	0 : 低電圧信号モード禁止 1 : 低電圧信号モード許可	R/W
b5	I1LVM	INT1低電圧信号モード制御ビット(注1)		R/W
b6	I2LVM	INT2低電圧信号モード制御ビット(注1)		R/W
b7	I3LVM	INT3低電圧信号モード制御ビット(注1)		R/W

注1. LVMPR ビットが “1” (書き込み許可) のとき、UiLVM ( $i = 0, 2$ )、IjLVM ( $j = 0 \sim 3$ ) ビットへの書き込みができます。LVMPR ビットを “1” にした後、UiLVM ( $i = 0, 2$ )、IjLVM ( $j = 0 \sim 3$ ) ビットを書き換えてください。LVMPR ビットに “1” を書き込む場合、“0” を書き込み、連続で “1” を書き込んでください。

注2. UiLVM ( $i = 0, 2$ ) ビットが “1” のとき、UiC0 ( $i = 0, 2$ ) レジスタのNCHビットの設定にかかわらず、TxDi ( $i = 0, 2$ ) 端子はNチャネルオープンドレイン出力になります。

### 21.3 クロック同期形シリアルI/Oモード

クロック同期形シリアルI/Oモードは、転送クロックを用いて送受信を行うモードです。

表21.2にクロック同期形シリアルI/Oモードの仕様を、表21.3にクロック同期形シリアルI/Oモード時の使用レジスタと設定値を示します。

表21.2 クロック同期形シリアルI/Oモードの仕様

項目	仕様
転送データフォーマット	転送データ長 8ビット
転送クロック	<ul style="list-style-type: none"> <li>U2MR レジスタの CKDIR ビットが “0” (内部クロック) : <math>fj/(2(n+1))</math>  <math>fj = f1, f8, f32 \quad n = U2BRG レジスタの設定値 00h \sim FFh</math></li> <li>CKDIR ビットが “1” (外部クロック) : CLK2 端子からの入力</li> </ul>
送信制御、受信制御	CTS 機能、RTS 機能、CTS/RTS 機能禁止を選択可
送信開始条件	送信開始には、以下の条件が必要(注1) <ul style="list-style-type: none"> <li>U2C1 レジスタの TE ビットが “1” (送信許可)</li> <li>U2C1 レジスタの TI ビットが “0” (U2TB レジスタにデータあり)</li> <li>CTS 機能を選択している場合、CTS2 端子の入力が “L”</li> </ul>
受信開始条件	受信開始には、以下の条件が必要(注1) <ul style="list-style-type: none"> <li>U2C1 レジスタの RE ビットが “1” (受信許可)</li> <li>U2C1 レジスタの TE ビットが “1” (送信許可)</li> <li>U2C1 レジスタの TI ビットが “0” (U2TB レジスタにデータあり)</li> </ul>
割り込み要求発生タイミング	送信する場合、次の条件のいずれかを選択可 <ul style="list-style-type: none"> <li>U2C1 レジスタの U2IRS ビットが “0” (送信バッファ空) : U2TB レジスタから UART2 送信レジスタへデータ転送時(送信開始時)</li> <li>U2IRS ビットが “1” (送信完了) : UART2 送信レジスタからデータ送信完了時受信する場合</li> <li>UART2 受信レジスタから、U2RB レジスタへデータ転送時(受信完了時)</li> </ul>
エラー検出	オーバランエラー(注2) U2RB レジスタを読む前に次のデータ受信を開始し、次データの 7 ビット目を受信すると発生
選択機能	<ul style="list-style-type: none"> <li>CLK 極性選択  転送データの出力と入力タイミングが、転送クロックの立ち上がりか立ち下がりかを選択</li> <li>LSB ファースト、MSB ファースト選択  ビット 0 から送受信するか、またはビット 7 から送受信するかを選択可</li> <li>連続受信モード選択  U2RB レジスタを読むことで、同時に受信許可状態になる</li> <li>シリアルデータ論理切り替え  送受信データの論理値を反転する機能</li> </ul>

注1. 外部クロックを選択している場合、U2C0 レジスタの CKPOL ビットが “0” (転送クロックの立ち下がりで送信データ出力、立ち上がりで受信データ入力) のときは外部クロックが “H” の状態で、CKPOL ビットが “1” (転送クロックの立ち上がりで送信データ出力、立ち下がりで受信データ入力) のときは外部クロックが “L” の状態で条件を満たしてください。

注2. オーバランエラーが発生した場合、U2RB レジスタの受信データは不定になります。また S2RIC レジスタの IR ビットは “1” (割りこみ要求あり) に変化しません。

表21.3 クロック同期形シリアルI/Oモード時の使用レジスタと設定値

レジスタ	ビット	機能
U2TB(注1)	b0～b7	送信データを設定してください
U2RB(注1)	b0～b7	受信データが読めます
	OER	オーバランエラーフラグ
U2BRG	b0～b7	転送速度を設定してください
U2MR(注1)	SMD2～SMD0	“001b”にしてください
	CKDIR	内部クロック、外部クロックを選択してください
	IOPOL	“0”にしてください
U2C0	CLK1～CLK0	U2BRGのカウントソースを選択してください
	CRS	CTSまたはRTSを使用する場合、どちらかを選択してください
	TXEPT	送信レジスタ空フラグ
	CRD	CTSまたはRTS機能の許可、または禁止を選択してください
	NCH	TXD2端子の出力形式を選択してください
	CKPOL	転送クロックの極性を選択してください
	UFORM	LSBファースト、またはMSBファーストを選択してください
U2C1	TE	送受信を許可する場合、“1”にしてください
	TI	送信バッファ空フラグ
	RE	受信を許可する場合、“1”にしてください
	RI	受信完了フラグ
	U2IRS	UART2送信割り込み要因を選択してください
	U2RRM	連続受信モードを使用する場合、“1”にしてください
	U2LCH	データ論理反転を使用する場合、“1”にしてください
	U2ERE	“0”にしてください
U2SMR	b0～b7	“0”にしてください
U2SMR2	b0～b7	“0”にしてください
U2SMR3	b0～b2	“0”にしてください
	NODC	クロック出力形式を選択してください
	b4～b7	“0”にしてください
U2SMR4	b0～b7	“0”にしてください
URXDF	DF2EN	“0”にしてください
U2SMR5	MP	“0”にしてください

注1. この表に記載していないビットは、クロック同期形シリアルI/Oモード時に書く場合、“0”を書いてください。

表21.4にクロック同期形シリアルI/Oモード時の入出力端子の機能(転送クロック複数端子出力機能を非選択の場合)を示します。

なお、UART2の動作モード選択後、転送開始までは、TXD2端子は“H”を出力します(Nチャネルオーブンドレイン出力選択時はハイインピーダンス状態)。

図21.3にクロック同期形シリアルI/Oモード時の送受信タイミング例を示します。

表21.4 クロック同期形シリアルI/Oモード時の入出力端子の機能(転送クロック複数端子出力機能を非選択の場合)

端子名	機能	選択方法
TXD2(P3_4またはP3_7)	シリアルデータ出力	<ul style="list-style-type: none"> <li>TXD2(P3_4)の場合 U2SR0レジスタのTXD2SEL1、TXD2SEL0ビット = 10b(P3_4)</li> <li>TXD2(P3_7)の場合 U2SR0レジスタのTXD2SEL1、TXD2SEL0ビット = 01b(P3_7)</li> <li>受信だけを行うときはTXD2SEL1、TXD2SEL0ビット = 00bと設定することで、P3_4、P3_7をポートとして使用可</li> </ul>
RXD2(P3_4、P3_7またはP4_5)	シリアルデータ入力	<ul style="list-style-type: none"> <li>RXD2(P3_4)の場合 U2SR0レジスタのRXD2SEL1、RXD2SEL0ビット = 01b(P3_4) PD3レジスタのPD3_4ビット = 0</li> <li>RXD2(P3_7)の場合 U2SR0レジスタのRXD2SEL1、RXD2SEL0ビット = 10b(P3_7) PD3レジスタのPD3_7ビット = 0</li> <li>RXD2(P4_5)の場合 U2SR0レジスタのRXD2SEL1、RXD2SEL0ビット = 11b(P4_5) PD4レジスタのPD4_5ビット = 0</li> <li>送信だけを行うときはRXD2SEL1、RXD2SEL0ビット = 00bと設定することで、P3_4、P3_7、P4_5をポートとして使用可</li> </ul>
CLK2(P3_5)	転送クロック出力	U2SR1レジスタのCLK2SEL0ビット = 1 U2MRレジスタのCKDIRビット = 0
	転送クロック入力	U2SR1レジスタのCLK2SEL0ビット = 1 U2MRレジスタのCKDIRビット = 1 PD3レジスタのPD3_5ビット = 0
CTS2/RTS2(P3_3)	CTS入力	U2SR1レジスタのCTS2SEL0ビット = 1 U2C0レジスタのCRDビット = 0 U2C0レジスタのCRSビット = 0 PD3レジスタのPD3_3ビット = 0
	RTS出力	U2SR1レジスタのCTS2SEL0ビット = 1 U2C0レジスタのCRDビット = 0 U2C0レジスタのCRSビット = 1
	入出力ポート	U2SR1レジスタのCTS2SEL0ビット = 0




図21.3 クロック同期形シリアルI/Oモード時の送受信タイミング例

### 21.3.1 通信エラー発生時の対処方法


クロック同期形シリアルI/Oモードで受信または送信時に通信を途中終了させた場合、または通信エラーが発生した場合、次の手順で設定してください。

- (1) U2C1レジスタのTEビットを“0”(送信禁止)、REビットを“0”(受信禁止)にする。
- (2) U2MRレジスタのSMD2～SMD0ビットを“000b”(シリアルインタフェースは無効)にする。
- (3) U2MRレジスタのSMD2～SMD0ビットを“001b”(クロック同期形シリアルI/Oモード)にする。
- (4) U2C1レジスタのTEビットを“1”(送信許可)、REビットを“1”(受信許可)にする。


### 21.3.2 CLK極性選択

U2C0レジスタのCKPOLビットで転送クロックの極性を選択できます。図21.4に転送クロックの極性を示します。

- (1) U2C0レジスタのCKPOLビットが“0”(転送クロックの立ち下がりで送信データ出力、立ち上がりで受信データ入力)のとき



- (2) U2C0レジスタのCKPOLビットが“1”(転送クロックの立ち上がりで送信データ出力、立ち下がりで受信データ入力)のとき



上図は次の条件の場合です。


- ・U2C0レジスタのUFORMビット = 0 ( LSBファースト )
- ・U2C1レジスタのU2LCHビット = 0 反転なし

図21.4 転送クロックの極性


### 21.3.3 LSB ファースト、MSB ファースト選択

U2C0 レジスタのUFORM ビットで転送フォーマットを選択できます。図 21.5 に転送フォーマットを示します。

(1) U2C0レジスタのUFORMビットが“0”(LSBファースト)のとき



(2) U2C0レジスタのUFORMビットが“1”(MSB ファースト)のとき



上図は次の条件の場合です。

- ・ U2C0レジスタのCKPOLビット = 0  
(転送クロックの立ち下がりで送信データ出力、立ち上がりで、受信データ入力)
- ・ U2C1レジスタのU2LCHビット = 0 (反転なし)

図 21.5 転送フォーマット

### 21.3.4 連続受信モード


連続受信モードは、受信バッファレジスタを読み出すことで受信許可状態になるモードです。このモードを選択すれば、受信許可状態にするために、送信バッファレジスタにダミーのデータを書き込む必要はありません。ただし、受信開始時には、ダミーで受信バッファレジスタを読み出す必要があります。

U2C1 レジスタのU2RRM ビットを“1”(連続受信モード)にすると、U2RB レジスタを読むことで U2C1 レジスタのTI ビットが“0”(U2TB レジスタにデータあり)になります。U2RRM ビットが“1”的場合、プログラムでU2TB レジスタにダミーデータを書かないでください。


### 21.3.5 シリアルデータ論理切り替え

U2C1 レジスタの U2LCH ビットが “1” (反転あり) の場合、U2TB レジスタに書いた値の論理を反転して送信します。U2RB レジスタを読むと、受信データの論理を反転した値が読めます。図 21.6 にシリアルデータ論理を示します。

#### (1) U2C1 レジスタの U2LCH ビット “0” (反転なし) のとき



#### (2) U2C1 レジスタの U2LCH ビット “1” (反転あり) のとき



上図は次の条件の場合です。

- U2C0 レジスタの CKPOL ビット = 0 (転送クロックの立ち下がりで送信データ出力)
- UF0RM ビット = 0 (LSB ファースト)

図 21.6 シリアルデータ論理

### 21.3.6 CTS/RTS 機能

CTS 機能は、CTS2/RTS2 端子に “L” を入力すると、送受信を開始させる機能です。CTS2/RTS2 端子の入力レベルが “L” になると、送受信を開始します。送受信の最中に入力レベルを “H” にした場合、次のデータから送受信を停止します。

RTS 機能は、受信準備が整ったとき、CTS2/RTS2 端子の出力レベルが “L” になります。CLK2 端子の最初の立ち下がりで出力レベルが “H” になります。

- U2C0 レジスタの CRD ビット = 1 (CTS/RTS 機能禁止)      CTS2/RTS2 端子はプログラマブル入出力機能
- CRD ビット = 0、CRS ビット = 0 (CTS 機能選択)      CTS2/RTS2 端子は CTS 機能
- CRD ビット = 0、CRS ビット = 1 (RTS 機能選択)      CTS2/RTS2 端子は RTS 機能

## 21.4 クロック非同期形シリアルI/O(UART)モード

UARTモードは任意の転送速度、転送データフォーマットを設定して送受信を行うモードです。表21.5にUARTモードの仕様を、表21.6にUARTモード時の使用レジスタと設定値を示します。

表21.5 UARTモードの仕様

項目	仕様
転送データフォーマット	<ul style="list-style-type: none"> <li>キャラクタビット(転送データ) 7ビット、8ビット、9ビットを選択可</li> <li>スタートビット 1ビット</li> <li>parityビット 奇数、偶数、なしを選択可</li> <li>ストップビット 1ビット、2ビットを選択可</li> </ul>
転送クロック	<ul style="list-style-type: none"> <li>U2MRレジスタのCKDIRビットが“0”(内部クロック) : <math>f_j/(16(n+1))</math>  <math>f_j = f_1, f_8, f_{32}</math> <math>n = U2BRG</math> レジスタの設定値 <math>00h \sim FFh</math></li> <li>CKDIRビットが“1”(外部クロック) : <math>fEXT/(16(n+1))</math>  <math>fEXT</math> はCLK2端子からの入力 <math>n = U2BRG</math> レジスタの設定値 <math>00h \sim FFh</math></li> </ul>
送信制御、受信制御	CTS機能、RTS機能、CTS/RTS機能禁止を選択可
送信開始条件	<p>送信開始には、次の条件が必要</p> <ul style="list-style-type: none"> <li>U2C1レジスタのTEビットが“1”(送信許可)</li> <li><u>U2C1</u> レジスタのTIビットが“0”(U2TBレジスタにデータあり)</li> <li>CTS機能を選択している場合、CTS2端子の入力が“L”</li> </ul>
受信開始条件	<p>受信開始には、次の条件が必要</p> <ul style="list-style-type: none"> <li>U2C1レジスタのREビットが“1”(受信許可)</li> <li>スタートビットの検出</li> </ul>
割り込み要求発生タイミング	<p>送信する場合、次の条件のいずれかを選択可</p> <ul style="list-style-type: none"> <li>U2C1レジスタのU2IRSビットが“0”(送信バッファ空) : U2TBレジスタからUART2送信レジスタへデータ転送時(送信開始時)</li> <li>U2IRSビットが“1”(送信完了) : UART2送信レジスタからデータ送信完了時受信する場合</li> <li>UART2受信レジスタからU2RBレジスタへデータ転送時(受信完了時)</li> </ul>
エラー検出	<ul style="list-style-type: none"> <li>オーバランエラー(注1)  U2RBレジスタを読む前に次のデータ受信を開始し、次のデータの最終ストップビットの1つ前のビットを受信すると発生</li> <li>フレーミングエラー(注2)  設定した個数のストップビットが検出されなかったときに発生</li> <li>parityエラー(注2)  parity許可時にparityビットとキャラクタビット中の“1”的個数が設定した個数でなかったときに発生</li> <li>エラーサムフラグ  オーバランエラー、フレーミングエラー、parityエラーのうちいずれかが発生した場合“1”になる</li> </ul>
選択機能	<ul style="list-style-type: none"> <li>LSBファースト、MSBファースト選択  ビット0から送信、受信するか、またはビット7から送信、受信するかを選択可</li> <li>シリアルデータ論理切り替え  送信するデータの論理値を反転する機能。スタートビット、ストップビットは反転しない。</li> <li>TXD、RXD入出力極性切り替え  TXD端子出力とRXD端子入力を反転する機能。入出力するデータのレベルがすべて反転する。</li> <li>RXD2デジタルフィルタ選択  RXD2入力信号はデジタルフィルタの有効、無効の選択可</li> </ul>

注1. オーバランエラーが発生した場合、U2RBレジスタの受信データは不定になります。

注2. フレーミングエラーフラグ、parityエラーフラグは、UART2受信レジスタからU2RBレジスタにデータが転送されるときに“1”になります。

表21.6 UARTモード時の使用レジスタと設定値

レジスタ	ビット	機能
U2TB	b0～b8	送信データを設定してください(注1)
U2RB	b0～b8	受信データが読みます(注1、2)
	OER、FER、PER、SUM	エラーフラグ
U2BRG	b0～b7	転送速度を設定してください
U2MR	SMD2～SMD0	転送データが7ビットの場合、“100b”を設定してください。
		転送データが8ビットの場合、“101b”を設定してください。
		転送データが9ビットの場合、“110b”を設定してください。
	CKDIR	内部クロック、外部クロックを選択してください
	STPS	ストップビットを選択してください
	PRY、PRYE	パリティの有無、偶数奇数を選択してください
	IOPOL	TXD/RXD入出力極性を選択してください
U2C0	CLK0、CLK1	U2BRGのカウントソースを選択してください
	CRS	CTSまたはRTS機能を使用する場合、どちらかを選択してください
	TXEPT	送信レジスタ空フラグ
	CRD	CTS/RTS機能の許可または禁止を選択してください
	NCH	TXD2端子の出力形式を選択してください
	CKPOL	“0”にしてください
	UFORM	転送データ長8ビット時、LSBファースト、MSBファーストを選択できます。 転送データ長7ビットまたは9ビット時は“0”にしてください。
U2C1	TE	送信を許可する場合、“1”にしてください
	TI	送信バッファ空フラグ
	RE	受信を許可するとき、“1”にしてください
	RI	受信完了フラグ
	U2IRS	UART2送信割り込み要因を選択してください
	U2RRM	“0”にしてください
	U2LCH	データ論理反転を使用する場合、“1”にしてください
	U2ERE	“0”にしてください
U2SMR	b0～b7	“0”にしてください
U2SMR2	b0～b7	“0”にしてください
U2SMR3	b0～b7	“0”にしてください
U2SMR4	b0～b7	“0”にしてください
URXDF	DF2EN	デジタルフィルタの無効、有効を選択してください
U2SMR5	MP	“0”にしてください

注1. 使用するビットは次のとおりです。転送データ長7ビット：ビットb0～b6、転送データ長8ビット：ビットb0～b7、転送データ長9ビット：ビットb0～b8

注2. 転送データ長7ビットの場合のビットb7～b8、転送データ長8ビットの場合のビットb8の内容は不定です。


表21.7にUARTモード時の入出力端子の機能を示します。なお、UART2の動作モード選択後、転送開始までは、TXD2端子は“H”レベルを出力します(Nチャネルオープンドレイン出力選択時は、ハイインピーダンス状態)。

図21.7にUARTモード時の送信タイミング例を、図21.8にUARTモード時の受信タイミング例を示します。

表21.7 UARTモード時の入出力端子の機能

端子名	機能	選択方法
TXD2(P3_4またはP3_7)	シリアルデータ出力	<ul style="list-style-type: none"> <li>TXD2(P3_4)の場合 U2SR0レジスタのTXD2SEL1、TXD2SEL0ビット = 10b(P3_4)</li> <li>TXD2(P3_7)の場合 U2SR0レジスタのTXD2SEL1、TXD2SEL0ビット = 01b(P3_7)</li> <li>受信だけを行うときはTXD2SEL1、TXD2SEL0ビット = 00bと設定することで、P3_4、P3_7をポートとして使用可</li> </ul>
RXD2(P3_4、P3_7またはP4_5)	シリアルデータ入力	<ul style="list-style-type: none"> <li>RXD2(P3_4)の場合 U2SR0レジスタのRXD2SEL1、RXD2SEL0ビット = 01b(P3_4) PD3レジスタのPD3_4ビット = 0</li> <li>RXD2(P3_7)の場合 U2SR0レジスタのRXD2SEL1、RXD2SEL0ビット = 10b(P3_7) PD3レジスタのPD3_7ビット = 0</li> <li>RXD2(P4_5)の場合 U2SR0レジスタのRXD2SEL1、RXD2SEL0ビット = 11b(P4_5) PD4レジスタのPD4_5ビット = 0</li> <li>送信だけを行うときはRXD2SEL1、RXD2SEL0ビット = 00bと設定することで、P3_4、P3_7、P4_5をポートとして使用可</li> </ul>
CLK2(P3_5)	入出力ポート	U2SR1レジスタのCLK2SEL0ビット = 0
	転送クロック入力	U2SR1レジスタのCLK2SEL0ビット = 1 U2MRレジスタのCKDIRビット = 1 PD3レジスタのPD3_5ビット = 0
CTS2/RTS2(P3_3)	CTS入力	U2SR1レジスタのCTS2SEL0ビット = 1 U2C0レジスタのCRDビット = 0 U2C0レジスタのCRSビット = 0 PD3レジスタのPD3_3ビット = 0
	RTS出力	U2SR1レジスタのCTS2SEL0ビット = 1 U2C0レジスタのCRDビット = 0 U2C0レジスタのCRSビット = 1
	入出力ポート	U2SR1レジスタのCTS2SEL0ビット = 0

## (1) 転送データ長8ビット時の送信タイミング例(parity許可、1トップビット)




上記タイミング図は次の設定条件の場合です。

- U2MRレジスタのPRYEビット = 1 (parity許可)
- U2MRレジスタのSTPSビット = 0 (1トップビット)
- U2C0レジスタのCRDビット = 0 (CTS/RTS機能許可)、CRSビット = 0 (CTS機能選択)
- U2C1レジスタのU2IRSビット = 1 (送信完了で割り込み要求発生)

$$TC = 16(n+1)/f_j \text{ または } 16(n+1)/f_{EXT}$$

$f_j$ : U2BRGカウントソースの周波数( $f_1, f_8, f_{32}$ )  
 $f_{EXT}$ : U2BRGカウントソースの周波数(外部クロック)  
 $n$ : U2BRGIに設定した値

## (2) 転送データ長9ビット時の送信タイミング例(parity禁止、2トップビット)



上記タイミング図は次の設定条件の場合です。

- U2MRレジスタのPRYEビット = 0 (parity禁止)
- U2MRレジスタのSTPSビット = 1 (2トップビット)
- U2C0レジスタのCRDビット = 1 (CTS/RTS機能禁止)
- U2C1レジスタのU2IRSビット = 0 (送信バッファ空で割り込み要求発生)

$$TC = 16(n+1)/f_j \text{ または } 16(n+1)/f_{EXT}$$

$f_j$ : U2BRGカウントソースの周波数( $f_1, f_8, f_{32}$ )  
 $f_{EXT}$ : U2BRGカウントソースの周波数(外部クロック)  
 $n$ : U2BRGIに設定した値

図21.7 UARTモード時の送信タイミング例




図21.8 UARTモード時の受信タイミング例

#### 21.4.1 ビットレート

UARTモードではU2BRGレジスタで分周した周波数の16分周がビットレートになります。表21.8にUARTモード時のビットレート設定例(内部クロック選択時)を示します。

表21.8 UARTモード時のビットレート設定例(内部クロック選択時)

ビット レート (bps)	U2BRGの カウント ソース	システムクロック = 20MHz			システムクロック = 18.432MHz (注1)			システムクロック = 8MHz		
		U2BRG の設定値	実時間 (bps)	設定 誤差 (%)	U2BRG の設定値	実時間 (bps)	設定 誤差 (%)	U2BRG の設定値	実時間 (bps)	設定 誤差 (%)
1200	f8	129 (81h)	1201.92	0.16	119 (77h)	1200.00	0.00	51 (33h)	1201.92	0.16
2400	f8	64 (40h)	2403.85	0.16	59 (3Bh)	2400.00	0.00	25 (19h)	2403.85	0.16
4800	f8	32 (20h)	4734.85	-1.36	29 (1Dh)	4800.00	0.00	12 (0Ch)	4807.69	0.16
9600	f1	129 (81h)	9615.38	0.16	119 (77h)	9600.00	0.00	51 (33h)	9615.38	0.16
14400	f1	86 (56h)	14367.82	-0.22	79 (4Fh)	14400.00	0.00	34 (22h)	14285.71	-0.79
19200	f1	64 (40h)	19230.77	0.16	59 (3Bh)	19200.00	0.00	25 (19h)	19230.77	0.16
28800	f1	42 (2Ah)	29069.77	0.94	39 (27h)	28800.00	0.00	16 (10h)	29411.76	2.12
38400	f1	32 (20h)	37878.79	-1.36	29 (1Dh)	38400.00	0.00	12 (0Ch)	38461.54	0.16
57600	f1	21 (15h)	56818.18	-1.36	19 (13h)	57600.00	0.00	8 (08h)	55555.56	-3.55
115200	f1	10 (0Ah)	113636.36	-1.36	9 (09h)	115200.00	0.00	—	—	—

注1. 高速オンチップオシレータに対して、FRA4レジスタの調整値をFRA1レジスタに、FRA5レジスタの調整値をFRA3レジスタに書き込んでください。

システムクロックに高速オンチップオシレータを選択し、FRA2レジスタのFRA22～FRA20ビットを“000b”(2分周モード)にした場合です。高速オンチップオシレータの精度は「27. 電気的特性」を参照してください。

### 21.4.2 通信エラー発生時の対処方法


UARTモードで、受信または送信時に通信を途中終了させた場合、または通信エラーが発生した場合、次の手順で設定してください。

- (1) U2C1レジスタのTEビットを“0”(送信禁止)、REビットを“0”(受信禁止)にする。
- (2) U2MRレジスタのSMD2～SMD0ビットを“000b”(シリアルインタフェースは無効)にする。
- (3) U2MRレジスタのSMD2～SMD0ビットを“100b”(UARTモード転送データ長7ビット)、“101b”(UARTモード転送データ長8ビット)、“110b”(UARTモード転送データ長9ビット)のいずれかにする。
- (4) U2C1レジスタのTEビットを“1”(送信許可)、REビットを“1”(受信許可)にする。


### 21.4.3 LSBファースト、MSBファースト選択

図21.9に示すように、U2C0レジスタのUFORMビットで転送フォーマットを選択できます。この機能は転送データ長8ビットのときに有効です。図21.9に転送フォーマットを示します。

#### (1) U2C0レジスタのUFORMビットが“0”(LSBファースト)のとき



#### (2) U2C0レジスタのUFORMビットが“1”(MSBファースト)のとき



上図は次の条件の場合です。

- ・U2C0レジスタのCKPOLビット = 0  
(転送クロックの立ち下がりで送信データ出力、立ち上がりで受信データの入力)
- ・U2C1レジスタのU2LCHビット = 0(反転なし)
- ・U2MRレジスタのSTPSビット = 0(1ストップビット)
- ・U2MRレジスタのPRYEビット = 1(parity許可)


ST : スタートビット  
P : パリティビット  
SP : ストップビット

図21.9 転送フォーマット


#### 21.4.4 シリアルデータ論理切り替え

U2TB レジスタに書いた値の論理を反転して送信します。U2RB レジスタを読むと、受信データの論理を反転した値が読みます。図21.10にシリアルデータ論理を示します。

(1) U2C1 レジスタのU2LCHビットが“0”(反転なし)のとき



(2) U2C1 レジスタのU2LCHビット“1”(反転あり)のとき



ST : スタートビット

P : パリティビット

SP : ストップビット

上図は次の条件の場合です。


- ・U2C0 レジスタのCKPOLビット = 0 (転送クロックの立ち下がりで送信データ出力)
- ・U2C0 レジスタのUFORMビット = 0 (LSBファースト)
- ・U2MR レジスタのSTPSビット = 0 (1ストップビット)
- ・U2MR レジスタのPRYEビット = 1 (パリティ許可)

図21.10 シリアルデータ論理


#### 21.4.5 TXD、RXD入出力極性切り替え機能

TXD2端子出力とRXD2端子入力を反転する機能です。入出力するデータのレベルがすべて(スタートビット、ストップビット、パリティビットを含む)反転します。図21.11にTXD、RXD入出力極性切り替えを示します。

(1) U2MR レジスタのIOPOLビットが“0”(反転なし)のとき



(2) U2MR レジスタのIOPOLビットが“1”(反転あり)のとき



上図は次の条件の場合です。

- ・U2C0 レジスタのUFORMビット = 0 (LSBファースト)
- ・U2MR レジスタのSTPSビット = 0 (1ストップビット)
- ・U2MR レジスタのPRYEビット = 1 (パリティ許可)

ST : スタートビット

P : パリティビット

SP : ストップビット

図21.11 TXD、RXD入出力極性切り替え

### 21.4.6 $\overline{\text{CTS}}/\overline{\text{RTS}}$ 機能

$\overline{\text{CTS}}$  機能は、 $\overline{\text{CTS2}}/\overline{\text{RTS2}}$  端子に “L” を入力すると、送信を開始させる機能です。 $\overline{\text{CTS2}}/\overline{\text{RTS2}}$  端子の入力レベルが “L” になると、送信を開始します。送信の最中に入力レベルを “H” にした場合、次のデータから送信を停止します。

$\overline{\text{RTS}}$  機能は、受信準備が整ったとき、 $\overline{\text{CTS2}}/\overline{\text{RTS2}}$  端子の出力レベルが “L” になります。

- U2C0 レジスタの CRD ビット = 1 ( $\overline{\text{CTS}}/\overline{\text{RTS}}$  機能禁止)  $\overline{\text{CTS2}}/\overline{\text{RTS2}}$  端子はプログラマブル入出力機能

- CRD ビット = 0、CRS ビット = 0 ( $\overline{\text{CTS}}$  機能選択)  $\overline{\text{CTS2}}/\overline{\text{RTS2}}$  端子は  $\overline{\text{CTS}}$  機能

- CRD ビット = 0、CRS ビット = 1 ( $\overline{\text{RTS}}$  機能選択)  $\overline{\text{CTS2}}/\overline{\text{RTS2}}$  端子は  $\overline{\text{RTS}}$  機能

### 21.4.7 RXD2 デジタルフィルタ選択機能

URXDF レジスタの DF2EN ビットが “1” (RXD2 デジタルフィルタ許可) のとき、RXD2 入力信号はノイズ除去のためのデジタルフィルタ回路を経由して内部に取り込まれます。ノイズ除去回路は、3 段直列に接続されたラッチ回路と一致検出回路で構成されます。RXD2 入力信号がビットレートの 16 倍の周波数の内部基本クロックでサンプリングされ、3 つのラッチ出力が一致すると信号として認識し、後段へそのレベルを伝えます。一致しないときは、前の値を保持します。

すなわち、3 クロック以下での信号変化はノイズとして判断し信号変化として認識しません。

図 21.12 に RXD2 デジタルフィルタ回路のブロック図を示します。




図 21.12 RXD2 デジタルフィルタ回路のブロック図

## 21.5 特殊モード1(I<sup>2</sup>Cモード)

I<sup>2</sup>Cモードは、簡易形I<sup>2</sup>Cインターフェースに対応したモードです。表21.9にI<sup>2</sup>Cモードの仕様を、表21.10～表21.11にI<sup>2</sup>Cモード時の使用レジスタと設定値を、表21.12にI<sup>2</sup>Cモード時の各機能を、図21.13にI<sup>2</sup>Cモードのブロック図を、図21.14にU2RBレジスタへの転送、割り込みのタイミングを示します。

表21.12に示すように、SMD2～SMD0ビットを“010b”に、IICMビットを“1”にするとI<sup>2</sup>Cモードになります。SDA2送信出力には遅延回路が付加されますので、SCL2が“L”になり安定した後、SDA2出力が変化します。

表21.9 I<sup>2</sup>Cモードの仕様

項目	仕様
転送データフォーマット	転送データ長 8ビット
転送クロック	<ul style="list-style-type: none"> <li>マスター時 U2MRレジスタのCKDIRビットが“0”(内部クロック) : <math>f_j/(2(n+1))</math> <math>f_j = f_1, f_8, f_{32}</math> <math>n = U2BRG</math> レジスタの設定値 <math>00h \sim FFh</math></li> <li>スレーブ時 CKDIRビットが“1”(外部クロック) : SCL2端子からの入力</li> </ul>
送信開始条件	送信開始には、以下の条件が必要(注1) <ul style="list-style-type: none"> <li>U2C1レジスタのTEビットが“1”(送信許可)</li> <li>U2C1レジスタのTIビットが“0”(U2TBレジスタにデータあり)</li> </ul>
受信開始条件	受信開始には、以下の条件が必要(注1) <ul style="list-style-type: none"> <li>U2C1レジスタのREビットが“1”(受信許可)</li> <li>U2C1レジスタのTEビットが“1”(送信許可)</li> <li>U2C1レジスタのTIビットが“0”(U2TBレジスタにデータあり)</li> </ul>
割り込み要求発生タイミング	スタートコンディション検出、ストップコンディション検出、アケノリッジ未検出、アケノリッジ検出
エラー検出	オーバランエラー(注2) U2RBレジスタを読む前に次のデータ受信を開始し、次のデータの8ビット目を受信すると発生
選択機能	<ul style="list-style-type: none"> <li>SDA2デジタル遅延 デジタル遅延なし、またはU2BRGカウントソースの2～8サイクルの遅延を選択可</li> <li>クロック位相設定 クロック遅れあり、なしを選択可</li> </ul>

注1. 外部クロックを選択している場合、外部クロックが“H”の状態で条件を満たしてください。

注2. オーバランエラーが発生した場合、U2RBレジスタ受信データは不定になります。またS2RICレジスタのIRビットは変化しません。


図21.13 I<sup>2</sup>Cモードのブロック図

表21.10 I<sup>2</sup>C モード時の使用レジスタと設定値(1)

レジスタ	ビット	機能	
		マスター時	スレーブ時
U2TB(注1)	b0～b7	送信データを設定してください	送信データを設定してください
U2RB(注1)	b0～b7	受信データが読めます	受信データが読めます
	b8	ACK、NACKが入ります	ACK、NACKが入ります
	OER	オーバランエラーフラグ	オーバランエラーフラグ
U2BRG	b0～b7	転送速度を設定してください	無効
U2MR(注1)	SMD2～SMD0	“010b”にしてください	“010b”にしてください
	CKDIR	“0”にしてください	“1”にしてください
	IOPOL	“0”にしてください	“0”にしてください
U2C0	CLK1～CLK0	U2BRGのカウントソースを選択してください	無効
	CRS	CRD = 1なので無効	CRD = 1なので無効
	TXEPT	送信レジスタ空フラグ	送信レジスタ空フラグ
	CRD	“1”にしてください	“1”にしてください
	NCH	“1”にしてください	“1”にしてください
	CKPOL	“0”にしてください	“0”にしてください
	UFORM	“1”にしてください	“1”にしてください
U2C1	TE	送信を許可する場合、“1”にしてください	送信を許可する場合、“1”にしてください
	TI	送信バッファ空フラグ	送信バッファ空フラグ
	RE	受信を許可する場合、“1”にしてください	受信を許可する場合、“1”にしてください
	RI	受信完了フラグ	受信完了フラグ
	U2IRS	“1”にしてください	“1”にしてください
	U2RRM、 U2LCH、U2ERE	“0”にしてください	“0”にしてください
U2SMR	IICM	“1”にしてください	“1”にしてください
	BBS	バスビジーフラグ	バスビジーフラグ
	b3～b7	“0”にしてください	“0”にしてください
U2SMR2	IICM2	「表21.12 I <sup>2</sup> C モード時の各機能」参照	「表21.12 I <sup>2</sup> C モード時の各機能」参照
	CSC	クロック同期化を許可する場合、“1”にしてください	“0”にしてください
	SWC	クロックの9ビット目の立ち下がりで SCL2出力を“L”出力固定にする場合、“1”にしてください	クロックの9ビット目の立ち下がりで SCL2出力を“L”出力固定にする場合、“1”にしてください
	STAC	“0”にしてください	スタートコンディション検出でUART2を初期化する場合、“1”にしてください
	SWC2	SCL2の出力を強制的に“L”にする場合、“1”にしてください	SCL2の出力を強制的に“L”にする場合、“1”にしてください
	SDHI	SDA2出力を禁止にする場合、“1”にしてください	SDA2出力を禁止にする場合、“1”にしてください
	b7	“0”にしてください	“0”にしてください
U2SMR3	b0、b2、b4 NODC	“0”にしてください	“0”にしてください
	CKPH	「表21.12 I <sup>2</sup> C モード時の各機能」参照	「表21.12 I <sup>2</sup> C モード時の各機能」参照
	DL2～DL0	SDA2のデジタル遅延値を設定してください	SDA2のデジタル遅延値を設定してください

注1. この表に記載していないビットは、I<sup>2</sup>C モード時に書く場合、“0”を書いてください。

表21.11 I<sup>2</sup>C モード時の使用レジスタと設定値(2)

レジスタ	ビット	機能	
		マスター時	スレーブ時
U2SMR4	STAREQ	スタートコンディションを生成する場合、“1”にしてください	“0”にしてください
	RSTAREQ	リスタートコンディションを生成する場合、“1”にしてください	“0”にしてください
	STPREQ	ストップコンディションを生成する場合、“1”にしてください	“0”にしてください
	STSPSEL	各コンディション出力時に“1”にしてください	“0”にしてください
	ACKD	ACK、NACKを選択してください	ACK、NACKを選択してください
	ACKC	ACKデータを出力する場合、“1”にしてください	ACKデータを出力する場合、“1”にしてください
	SCLHI	ストップコンディション検出時にSCL2出力を停止する場合、“1”にしてください	“0”にしてください
	SWC9	“0”にしてください	クロックの9ビット目の次の立ち下がりでSCL2を“L”ホールドにする場合、“1”にしてください
URXDF	DF2EN	“0”にしてください	“0”にしてください
U2SMR5	MP	“0”にしてください	“0”にしてください

表21.12 I<sup>2</sup>C モード時の各機能

機能	クロック同期シリアル I/Oモード (SMD2～SMD0 = 001b、 IICM = 0)	I <sup>2</sup> C モード(SMD2～SMD0 = 010b、IICM = 1)			
		IICM2 = 0 (NACK/ACK割り込み) CKPH = 0 (クロック遅れなし)	IICM2 = 1(UART送信/UART受信割り込み) CKPH = 1 (クロック遅れあり)	CKPH = 0 (クロック遅れなし)	CKPH = 1 (クロック遅れあり)
UART2バス衝突検出 割り込みの要因 (注1、5)	—	スタートコンディション検出、トップコンディション検出 (「表21.13 STSPSELビットの機能」参照)			
UART2送信/NACK2 割り込みの要因 (注1、6)	UART2送信 送信開始、または送信完了(U2IRSで選択)	アクノリッジ未検出(NACK) 9ビット目のSCL2の立ち上がり	UART2送信 9ビット目のSCL2の立ち上がり	UART2送信 9ビット目の次のSCL2の立ち下がり	
UART2受信/ACK2 割り込みの要因 (注1、6)	UART2受信 8ビット目の受信時 CKPOL = 0(立ち上がり) CKPOL = 1(立ち下がり)	アクノリッジ検出(ACK) 9ビット目のSCL2の立ち上がり	UART2受信 9ビット目のSCL2の立ち下がり		
UART受信シフト レジスタからU2RB レジスタへのデータ 転送タイミング	CKPOL = 0(立ち上がり) CKPOL = 1(立ち下がり)	9ビット目のSCL2の立ち上がり	9ビット目のSCL2の立ち下がり	9ビット目のSCL2の立ち下がりと、 立ち上がり	
UART2送信出力遅延	遅延なし	遅延あり			
TXD2/SDA2端子の機能	TXD2出力	SDA2入出力			
RXD2/SCL2端子の機能	RXD2入力	SCL2入出力			
CLK2端子の機能	CLK2入力または出力 ポート選択	—(I <sup>2</sup> C モードには使用しない)			
ノイズフィルターアンプ	15ns	200ns			
RXD2、SCL2端子 レベルの読み込み	対応するポート方向ビット が“0”の場合、可能	対応するポート方向ビットの内容に関係なく、可能			
TXD2、SDA2出力の 初期値	CKPOL = 0 (H) CKPOL = 1 (L)	I <sup>2</sup> C モード設定前に、ポートレジスタに設定した値(注2)			
SCL2の初期値、終了値	—	“H”	“L”	“H”	“L”
DTC要因番号14 (注6)	UART2受信 8ビット目の受信時 CKPOL = 0(立ち上がり) CKPOL = 1(立ち下がり)	アクノリッジ検出(ACK)		UART2受信 9ビット目のSCL2の立ち下がり	
DTC要因番号15 (注6)	UART2送信 送信開始、または送信完了(U2IRSビットで選択)	UART2送信 9ビット目のSCL2の立ち上がり	UART2送信 9ビット目の次のSCL2の立ち下がり	UART2送信 9ビット目のSCL2の立ち上がり	UART2送信 9ビット目の次のSCL2の立ち下がり
受信データ格納	1～8ビット目をU2RB レジスタのビットb0～ b7に格納	1～8ビット目をU2RBレジスタの ビットb7～b0に格納		1～7ビット目をU2RBレジスタのビット b6～b0に、8ビット目をU2RBレジ スタのビットb8に格納  1～8ビット目を U2RBレジスタの ビットb7～b0に 格納(注3)	
受信データ読み出し	U2RBレジスタの状態をそのまま読み出す				U2RBレジスタの ビットb6～b0は ビットb7～b1とし て、ビットb8は ビットb0として読 み出す(注4)

注1. 割り込み要因を変更すると、変更した割り込みの割り込み制御レジスタのIRビットが“1”(割り込み要求あり)になることがあります(「11.9 割り込み使用上の注意」参照)。次のビットを変更すると、割り込み要因、割り込みタイミング等が変化しますので、これらのビットを変更した後、IRビットを“0”(割り込み要求なし)にしてください。

U2MRレジスタのSMD2～SMD0ビット、U2SMRレジスタのIICMビット、U2SMR2レジスタのIICM2ビット、U2SMR3レジ  
スタのCKPHビット

注2. SDA2出力の初期値は、SMD2～SMD0ビットが“000b”(シリアルインタフェースが無効)の状態で設定してください。


注3. U2RBレジスタへのデータ転送2回目(9ビット目SCL2立ち上がり時)

注4. U2RBレジスタへのデータ転送1回目(9ビット目SCL2立ち下がり時)


注5. 「図21.16 STSPSELビットの機能」参照。

注6. 「図21.14 U2RBレジスタへの転送、割り込みのタイミング」参照。


## (1) IICM2が“0”(ACK、NACK割り込み)、CKPHが“0”(クロック遅れなし)の場合




## (2) IICM2が“0”、CKPHが“1”(クロック遅れあり)の場合



## (3) IICM2が“1”(UART送信、受信割り込み)、CKPHが“0”的場合



## (4) IICM2が“1”、CKPHが“1”的場合



この図は次の設定条件の場合です。  
・U2MRレジスタのCKDIRビット = 0 (マスター選択)

図21.14 U2RB レジスタへの転送、割り込みのタイミング

### 21.5.1 スタートコンディション、ストップコンディションの検出

スタートコンディション検出またはストップコンディション検出を判定します。

スタートコンディション検出割り込み要求は、SCL2端子が“H”の状態でSDA2端子が“H”から“L”に変化すると発生します。ストップコンディション検出割り込み要求は、SCL2端子が“H”的状態でSDA2端子が“L”から“H”に変化すると発生します。

スタートコンディション検出割り込みと、ストップコンディション検出割り込みは、割り込み制御レジスタ、ベクタを共用していますので、どちらの要求による割り込みかは、U2SMR レジスタのBBSビットで判定してください。

図21.15にスタートコンディション、ストップコンディションの検出を示します。




図21.15 スタートコンディション、ストップコンディションの検出

### 21.5.2 スタートコンディション、ストップコンディションの出力

U2SMR4 レジスタの STAREQ ビットを “1” (スタート)にするとスタートコンディションを生成します。

U2SMR4 レジスタの RSTAREQ ビットを “1” (スタート)にするとリスタートコンディションを生成します。

U2SMR4 レジスタの STPREQ ビットを “1” (スタート)にするとストップコンディションを生成します。出力の手順は次の通りです。


- (1) STAREQ ビット、RSTAREQ ビット、または STPREQ ビットを “1” (スタート)にする
- (2) U2SMR4 レジスタの STSPSEL ビットを “1” (出力)にする

表21.13に STSPSEL ビットの機能を、図21.16に STSPSEL ビットの機能を示します。

表21.13 STSPSEL ビットの機能

機能	STSPSEL = 0	STSPSEL = 1
SCL2、SDA2端子の出力	転送クロック、データを出力。 スタートコンディション、ストップコンディションの出力はポートを使ったプログラムで実現 (ハードウェアによる自動生成はしない)	STAREQ ビット、RSTAREQ ビット、 STPREQ ビットに従って、スタートコンディション、ストップコンディションを出力
スタートコンディション、 ストップコンディション割り込み要求発生タイミング	スタートコンディション、ストップコンディション検出	スタートコンディション、ストップコンディション生成終了

(1) スレーブ時  
CKDIRが “1” (外部クロック)



(2) マスター時  
CKDIRが “0” (内部クロック)、CKPHが “1” (クロック遅れあり)




図21.16 STSPSEL ビットの機能

### 21.5.3 転送クロック

「図21.14 U2RB レジスタへの転送、割り込みのタイミング」に示すような転送クロックで送受信を行います。

U2SMR2 レジスタの CSC ビットは内部で生成したクロック(内部SCL2)と、SCL2端子に入力される外部クロックの同期をとるためのビットです。CSC ビットを“1”(クロック同期化を許可)にすると、内部 SCL2 が“H”の場合、SCL2 端子に立ち下がりエッジがあれば内部 SCL2 を“L”とし、U2BRG レジスタの値をリロードして L 区間のカウントを開始します。また、SCL2 端子が“L”的とき、内部 SCL2 が“L”から“H”に変化するとカウントを停止し、SCL2 端子が“H”になるとカウントを再開します。したがって、UART2 の転送クロックは、内部 SCL2 と SCL2 端子の信号の論理積になります。なお、転送クロックは内部 SCL2 の 1 ビット目の立ち下がりの半周期前から 9 ビット目の立ち上がりまでの期間で動作します。この機能を使用する場合、転送クロックは内部クロックを選択してください。

U2SMR2 レジスタの SWC ビットでクロックの 9 ビット目の立ち下がりで、SCL2 端子は“L”出力固定になるか“L”出力固定を解除するかを選択できます。

U2SMR4 レジスタの SCLHI ビットを“1”(許可)にすると、ストップコンディション検出時に SCL2 出力を停止します(ハイインピーダンス状態)。

U2SMR2 レジスタの SWC2 ビットを“1”(“L”出力)にすると、送受信中でも SCL2 端子から強制的に“L”を出力できます。SWC2 ビットを“0”(転送クロック)にすると、SCL2 端子からの“L”出力は解除され、転送クロックが入出力されます。

U2SMR3 レジスタの CKPH ビットが“1”的とき、U2SMR4 レジスタの SWC9 ビットを“1”(SCL “L” ホールド許可)にすると、クロックの 9 ビット目の次の立ち下がりで SCL2 端子は“L”出力固定になります。SWC9 ビットを“0”(SCL “L” ホールド禁止)にすると“L”出力固定は解除されます。

### 21.5.4 SDA 出力

U2TB レジスタのビット b7～b0 (D7～D0) に書いた値を、D7 から順に出力します。9 ビット目 (D8) は ACK または NACK です。

SDA2 送信出力の初期値は、IICM = 1 (I<sup>2</sup>C モード) で、U2MR レジスタの SMD2～SMD0 ビットが“000b”(シリアルインタフェースは無効)の状態で設定してください。

U2SMR3 レジスタの DL2～DL0 ビットにより SDA2 の出力を遅延なし、または U2BRG カウントソースの 2～8 サイクルの遅延を設定できます。

U2SMR2 レジスタの SDHI ビットを“1”(SDA 出力禁止)にすると、SDA2 端子が強制的にハイインピーダンス状態になります。なお、SDHI ビットは UART2 の転送クロックの立ち上がりのタイミングで書かないでください。

### 21.5.5 SDA 入力

IICM2 ビットが“0”的とき、受信したデータの 1～8 ビット目 (D7～D0) を U2RB レジスタのビット b7～b0 に格納します。9 ビット目 (D8) は ACK または NACK です。

IICM2 ビットが“1”的とき、受信したデータの 1～7 ビット目 (D7～D1) を U2RB レジスタのビット b6～b0 に、8 ビット目 (D0) を U2RB レジスタのビット b8 に格納します。IICM2 ビットが“1”的ときでも、CKPH ビットが“1”であれば、9 ビット目のクロックの立ち上がり後に U2RB レジスタを読み出すことにより、IICM2 ビットが“0”的ときと同様のデータが読みます。

### 21.5.6 ACK、NACK

U2SMR4 レジスタの STSPSEL ビットが “0” (スタートコンディション、ストップコンディションを生成しない)で U2SMR4 レジスタの ACKC ビットが “1” (ACKデータ出力)の場合、U2SMR4 レジスタの ACKD ビットの値が SDA2 端子から出力されます。

IICM2 ビットが “0” の場合、NACK 割り込み要求は、送信クロックの 9 ビット目の立ち上がり時に SDA2 端子が “H” のままであると発生します。ACK 割り込み要求は、送信クロックの 9 ビット目の立ち上がり時に SDA2 端子が “L” ならば発生します。

DTC 要求要因に ACK2 (UART2 受信) を選択すると、アクノリッジ検出によって DTC 転送を起動できます。

### 21.5.7 送受信初期化

STAC ビットを “1” (UART2 初期化許可) にし、スタートコンディションを検出すると次のように動作します。

- 送信シフトレジスタは初期化され、U2TB レジスタの内容が送信シフトレジスタに転送されます。これにより、次に入力されたクロックを 1 ビット目として送信を開始します。ただし、UART2 出力値はクロックが入って 1 ビット目のデータが出力されるまでの間は変化せず、スタートコンディションを検出した時点の値のままでです。
- 受信シフトレジスタは初期化され、次に入力されたクロックを 1 ビット目として受信が開始されます。
- SWC ビットが “1” (SCL ウェイト出力許可) になります。これにより、クロックの 9 ビット目の立ち下がりで SCL2 端子が “L” になります。

なお、この機能を使用し UART2 の送受信を開始した場合、TI ビットは変化しません。また、この機能を使用する場合、転送クロックは外部クロックを選択してください。

## 21.6 特殊モード2(SSUモード)

1つのマスタから、複数のスレーブへシリアル通信できます。また、転送クロックの極性と位相を選択できます。表21.14に特殊モード2の仕様を、表21.15に特殊モード2時の使用レジスタと設定値を、図21.17に特殊モード2の通信制御例(UART2)を示します。

表21.14 特殊モード2の仕様

項目	仕様
転送データフォーマット	転送データ長 8ビット
転送クロック	<ul style="list-style-type: none"> <li>マスタモード U2MR レジスタのCKDIR ビットが “0” (内部クロック) : <math>fj/(2(n+1))</math> <math>fj = f1, f2, f8, f32</math> <math>n = U2BRG</math> レジスタの設定値 <math>00h \sim FFh</math></li> <li>スレーブモード CKDIR ビットが “1” (外部クロック) : CLK2 端子からの入力</li> </ul>
送信制御、受信制御	入出力ポートで制御
送信開始条件	送信開始には、以下の条件が必要(注1) <ul style="list-style-type: none"> <li>U2C1 レジスタのTE ビットが “1” (送信許可)</li> <li>U2C1 レジスタのTI ビットが “0” (U2TB レジスタにデータあり)</li> </ul>
受信開始条件	受信開始には、以下の条件が必要(注1) <ul style="list-style-type: none"> <li>U2C1 レジスタのRE ビットが “1” (受信許可)</li> <li>U2C1 レジスタのTE ビットが “1” (送信許可)</li> <li>U2C1 レジスタのTI ビットが “0” (U2TB レジスタにデータあり)</li> </ul>
割り込み要求発生タイミング	送信時、次の条件のいずれかを選択可 <ul style="list-style-type: none"> <li>U2C1 レジスタのU2IRS ビットが “0” (送信バッファ空) : U2TB レジスタからUART2送信レジスタへデータ転送時(送信開始時)</li> <li>U2IRS ビットが “1” (送信完了) : UART2送信レジスタからデータ送信完了時受信時</li> <li>UART2受信レジスタからU2RB レジスタへデータ転送時(受信完了時)</li> </ul>
エラー検出	オーバランエラー(注2) U2RB レジスタを読む前に次のデータ受信を開始し、次のデータの7ビット目を受信すると発生
選択機能	クロック位相選択 転送クロックの極性と相の4つの組み合わせを選択可

注1. 外部クロックを選択している場合、U2C0 レジスタのCKPOL ビットが “0” (転送クロックの立ち下がりで送信データ出力、立ち上がりで受信データ入力)のときは外部クロックが “H” の状態で、CKPOL ビットが “1” (転送クロックの立ち上がりで送信データ出力、立ち下がりで受信データ入力)のときは外部クロックが “L” の状態で条件を満たしてください。

注2. オーバランエラーが発生した場合、U2RB レジスタ受信データは不定になります。またS2RIC レジスタのIR ビットは変化しません。




図21.17 特殊モード2の通信制御例(UART2)

表21.15 特殊モード2時の使用レジスタと設定値

レジスタ	ビット	機能
U2TB(注1)	b0～b7	送信データを設定してください
U2RB(注1)	b0～b7	受信データが読めます
	OER	オーバランエラーフラグ
U2BRG	b0～b7	転送速度を設定してください
U2MR(注1)	SMD2～SMD0	“001b”にしてください
	CKDIR	マスター モードの場合 “0”に、スレーブ モードの場合 “1”にしてください
	IOPOL	“0”にしてください
U2C0	CLK0、CLK1	U2BRG のカウントソースを選択してください
	CRS	CRD= “1”なので無効
	TXEPT	送信レジスタ空フラグ
	CRD	“1”にしてください
	NCH	TXD2 端子の出力形式を選択してください
	CKPOL	U2SMR3 レジスタの CKPH ビットとの組み合わせでクロック位相が設定できます
	UFORM	“0”にしてください
U2C1	TE	送受信許可する場合、“1”にしてください
	TI	送信バッファ空フラグ
	RE	受信を許可する場合、“1”にしてください
	RI	受信完了フラグ
	U2IRS	UART2送信割り込み要因を選択してください
	U2RRM、 U2LCH、U2ERE	“0”にしてください
U2SMR	b0～b7	“0”にしてください
U2SMR2	b0～b7	“0”にしてください
U2SMR3	CKPH	U2C0 レジスタの CKPOL ビットとの組み合わせでクロック位相が設定できます
	NODC	“0”にしてください
	b0、b2、b4～b7	“0”にしてください
U2SMR4	b0～b7	“0”にしてください
URXDF	DF2EN	デジタルフィルタの無効、有効を選択してください
U2SMR5	MP	“0”にしてください

注1. この表に記載していないビットは特殊モード2時に書く場合、“0”を書いてください。

### 21.6.1 クロック位相設定機能

U2SMR3 レジスタのCKPH ビットと U2C0 レジスタのCKPOL ビットで転送クロックの相と極性の4つの組み合わせを選択できます。

転送クロックの極性と相は、転送を行うマスターとスレーブで同じにしてください。

図21.18にマスター(内部クロック)の場合の送受信のタイミングを示します。

図21.19にスレーブ(外部クロック)の場合の送受信のタイミング(CKPH = 0)を、図21.20にスレーブ(外部クロック)の場合の送受信のタイミング(CKPH = 1)を示します。




図21.18 マスター(内部クロック)の場合の送受信のタイミング




図21.19 スレーブ(外部クロック)の場合の送受信のタイミング(CKPH = 0)




図21.20 スレーブ(外部クロック)の場合の送受信のタイミング(CKPH = 1)

## 21.7 マルチプロセッサ通信機能

マルチプロセッサ通信機能を使用すると、マルチプロセッサビットを付加した調歩同期式シリアル通信により、複数のプロセッサ間で通信回線を共有してデータの送受信を行うことができます。マルチプロセッサ通信では受信局に各々固有のIDコードを割り付けます。シリアル通信サイクルは、受信局を指定するID送信サイクルと指定された受信局に対するデータ送信サイクルで構成されます。ID送信サイクルとデータ送信サイクルの区別はマルチプロセッサビットで行います。マルチプロセッサビットが“1”的ときID送信サイクル、“0”的ときデータ送信サイクルとなります。図21.21にマルチプロセッサフォーマットを使用したプロセッサ間通信の例(受信局AへのデータAAhの送信の例)を示します。送信局は、まず受信局のIDコードにマルチプロセッサビット1を付加した通信データを送信します。続いて、送信データにマルチプロセッサビット0を付加した通信データを送信します。受信局は、マルチプロセッサビットが“1”的通信データを受信すると自局のIDと比較し、一致した場合は続いて送信される通信データを受信します。一致しなかった場合は、再びマルチプロセッサビットが“1”的通信データを受信するまで、通信データを読みとばします。

UART2はこの機能をサポートするため、U2SMR5レジスタにMPIEビットが設けてあります。MPIEビットを“1”にセットすると、マルチプロセッサビットが“1”的データを受け取るまでUART2受信レジスタからU2RBレジスタの転送、および受信エラーの検出とU2C1レジスタのRIビット、U2RBレジスタのFER、OERビットの各ステータスフラグのセットを禁止します。マルチプロセッサビットが“1”的受信キャラクタを受け取ると、U2RBレジスタのMPRBビットが“1”にセットされるとともに、U2SMR5レジスタのMPIEビットが“0”になり、通常の受信動作に戻ります。

マルチプロセッサフォーマットを指定した場合は、パリティビットの指定は無効です。それ以外は通常の調歩同期式モード(UARTモード)と変わりません。マルチプロセッサ通信を行うときのクロックも、通常の調歩同期式モード(UARTモード)と同一です。

図21.22にマルチプロセッサ通信機能のブロック図を、表21.16にマルチプロセッサ通信機能時の使用レジスタと設定値を示します。




図21.21 マルチプロセッサフォーマットを使用したプロセッサ間通信の例(受信局AへのデータAAhの送信の例)




図21.22 マルチプロセッサ通信機能のブロック図

表21.16 マルチプロセッサ通信機能時の使用レジスタと設定値

レジスタ	ビット	機能
U2TB(注1)	b0～b7	送信データを設定してください
	MPTB	“0”または“1”を設定してください
U2RB(注2)	b0～b7	受信データが読めます
	MPRB	マルチプロセッサビット
	OER、FER、SUM	エラーフラグ
U2BRG	b0～b7	転送速度を設定してください
U2MR	SMD2～SMD0	転送データが7ビットの場合、“100b”を設定してください
		転送データが8ビットの場合、“101b”を設定してください
	CKDIR	内部クロック、外部クロックを選択してください
	STPS	ストップビットを選択してください
	PRY、PRYE	パリティ検出機能無効
	IOPOL	“0”にしてください
U2C0	CLK0、CLK1	U2BRGのカウントソースを選択してください
	CRS	CTSまたはRTS機能無効
	TXEPT	送信レジスタ空フラグ
	CRD	“0”にしてください
	NCH	TXD2端子出力形式を選択してください
	CKPOL	“0”にしてください
	UFORM	“0”にしてください
U2C1	TE	送信を許可する場合、“1”にしてください
	TI	送信バッファ空フラグ
	RE	受信を許可するとき、“1”にしてください
	RI	受信完了フラグ
	U2IRS	UART2の送信割り込み要因を選択してください
	U2LCH	“0”にしてください
	U2ERE	“0”にしてください
U2SMR	b0～b7	“0”にしてください
U2SMR2	b0～b7	“0”にしてください
U2SMR3	b0～b7	“0”にしてください
U2SMR4	b0～b7	“0”にしてください
U2SMR5	MP	“1”にしてください
	MPIE	“1”にしてください
URXDF	DF2EN	デジタルフィルタの有効、無効を選択してください

注1. IDデータフレームを送信したとき、MPTBビットを“1”にしてください。データフレームを送信したとき、MPTBビットを“0”にしてください。

注2. MPRBビットが“1”的場合、受信したD7～D0はIDフィールドです。MPRBビットが“0”的場合、受信したD7～D0はデータフィールドです。

### 21.7.1 マルチプロセッサ送信

図21.23にマルチプロセッサデータ送信のフローチャートの例を示します。ID送信サイクルでは、U2TBレジスタのMPBTビットを“1”にして送信してください。データ送信サイクルでは、U2TBレジスタのMPBTを“0”にして送信してください。その他の動作は調歩同期モード(UARTモード)の動作と同じです。




図21.23 マルチプロセッサデータ送信のフローチャートの例

### 21.7.2 マルチプロセッサ受信

図21.24にマルチプロセッサデータ受信のフローチャートの例を示します。U2SMR5レジスタのMPIEビットを“1”にすると、マルチプロセッサビットが“1”的通信データを受信するまで、通信データを読みとばします。マルチプロセッサビットが“1”的通信データを、受信データとしてU2RBレジスタに転送します。このとき、受信完了割り込み要求を発生します。その他の動作は調歩同期式モード(UARTモード)の動作と同じです。図21.25にマルチプロセッサ通信の受信時の動作例(8ビットデータ/マルチプロセッサビットあり/1ビットトップビットの例)を示します。




図21.24 マルチプロセッサデータ受信のフローチャートの例




図21.25 マルチプロセッサ通信の受信時の動作例(8ビットデータ/マルチプロセッサビットあり/1ビットストップビットの例)

### 21.7.3 RXD2デジタルフィルタ選択機能

URXDFレジスタのDF2ENビットが“1”(RXD2デジタルフィルタ許可)のとき、RXD2入力信号はノイズ除去のためのデジタルフィルタ回路を経由して内部に取り込まれます。ノイズ除去回路は、3段直列に接続されたラッチ回路と一致検出回路で構成されます。RXD2入力信号がビットレートの16倍の周波数の内部基本クロックでサンプリングされ、3つのラッチ出力が一致すると信号として認識し、後段へそのレベルを伝えます。一致しないときは、前の値を保持します。

すなわち、3クロック以下の信号変化はノイズとして判断し信号変化として認識しません。

図21.26にRXD2デジタルフィルタ回路のブロック図を示します。




図21.26 RXD2デジタルフィルタ回路のブロック図

## 21.8 低電圧信号モード

シリアルインタフェース(UART0とUART2)の通信、およびINT割り込みのINT入力を、低電圧信号で行うことができます。表21.17に低電圧信号を入出力できる端子を示します。

TSMR レジスタの設定で、低電圧信号モードが許可されている端子は、入力時にシュミット入力からCMOS入力へ、切り替わります。また、出力時にはCMOS出力からNチャネルオーブンドレイン出力へ、切り替わります。

CMOS入力の入力しきい値は、VLT0、VLT1 レジスタで設定してください。

低電圧信号モードを使用する場合、入力はすべてCMOS入力となります。シュミット入力は無効となりますので、必ずノイズ対策を実施してください。

表21.17 低電圧信号を入出力できる端子

周辺機能名	端子
シリアルインタフェース	UART0 クロック同期形シリアルI/O クロック非同期形シリアルI/O
	UART2 クロック同期形シリアルI/O クロック非同期形シリアルI/O 特殊モード1 (I <sup>2</sup> Cモード) 特殊モード2 (SSUモード) マルチプロセッサ通信機能
INT	INT0～INT3

## 21.9 シリアルインタフェース(UART2)使用上の注意

### 21.9.1 クロック同期形シリアルI/Oモード

#### 21.9.1.1 送受信

外部クロック選択時、RTS機能を選択した場合は、受信可能状態になるとRTS2端子の出力レベルが“L”になり、受信が可能になったことを送信側に知らせます。受信が開始されるとRTS2端子の出力レベルは“H”になります。このため、RTS2端子を送信側のCTS2端子に結線すると、送受信のタイミングを合わせることができます。内部クロック選択時はRTS機能は無効です。

#### 21.9.1.2 送信

外部クロックを選択している場合、U2C0レジスタのCKPOLビットが“0”(転送クロックの立ち下がりで送信データ出力、立ち上がりで受信データ入力)のときは外部クロックが“H”的状態で、CKPOLビットが“1”(転送クロックの立ち上がりで送信データ出力、立ち下がりで受信データ入力)のときは外部クロックが“L”的状態で次の条件を満たしてください。

- U2C1レジスタのTEビットが“1”(送信許可)
- U2C1レジスタのTIビットが“0”(U2TBレジスタにデータあり)
- CTS機能を選択している場合、CTS2端子の入力が“L”

#### 21.9.1.3 受信

クロック同期形シリアルI/Oでは送信器を動作させることにより、シフトクロックを発生します。したがって、受信だけで使用する場合も送信のための設定をしてください。受信時TXD2端子からはダミーデータが外部に出力されます。

内部クロック選択時はU2C1レジスタのTEビットを“1”(送信許可)にし、ダミーデータをU2TBレジスタに設定するとシフトクロックが発生します。外部クロック選択時はTEビットを“1”にし、ダミーデータをU2TBレジスタに設定し、外部クロックがCLK2端子に入力されたときシフトクロックを発生します。

連続してデータを受信する場合、U2C1レジスタのREビットが“1”(U2RBレジスタにデータあり)でUART2受信レジスタに次の受信データが揃ったときオーバランエラーが発生し、U2RBレジスタのOERビットが“1”(オーバランエラー発生)になります。この場合、U2RBレジスタは不定ですので、オーバランエラーが発生したときは以前のデータを再送信するように送信と受信側のプログラムで対処してください。また、オーバランエラーが発生したときはS2RICレジスタのIRビットは変化しません。

連続してデータを受信する場合は、1回の受信ごとにU2TBレジスタの下位バイトへダミーデータを設定してください。

外部クロックを選択している場合、CKPOLビットが“0”的ときは外部クロックが“H”的状態で、CKPOLビットが“1”的ときは外部クロックが“L”的状態で次の条件を満たしてください。

- U2C1レジスタのREビットが“1”(受信許可)
- U2C1レジスタのTEビットが“1”(送信許可)
- U2C1レジスタのTIビットが“0”(U2TBレジスタにデータあり)

### 21.9.2 特殊モード1(I<sup>2</sup>Cモード)

スタートコンディション、ストップコンディション、リスタートコンディションを生成する場合、U2SMR4 レジスタの STSPSEL ビットを “0” にした後、転送クロックの半サイクル以上待ってから、各コンディション生成ビット(STAREQ、RSTAREQ、STPREQ)を “0” から “1” にしてください。

## 22. ハードウェアLIN

ハードウェアLINは、タイマRAおよびUART0と連携し、LIN通信を行うものです。

### 22.1 概要

ハードウェアLINには、以下の特長があります。

図22.1にハードウェアLINのブロック図を示します。

各モードでのWake Up機能はINT1より検出します。

#### 【マスタモード】

- Synch Break発生
- バス衝突検出

#### 【スレーブモード】

- Synch Break検出
- Synch Field計測
- Synch BreakおよびSynch Field信号のUART0入力制御機能
- バス衝突検出




図22.1 ハードウェアLINのブロック図

## 22.2 入出力端子

表22.1にハードウェアLINの端子構成を示します。

表22.1 ハードウェアLINの端子構成

名称	端子名	割り当てる端子	入出力	機能
レシーブデータ入力	RXD0	P1_5 (注1)	入力	ハードウェアLINの受信データ入力端子
トランスマットデータ出力	TXD0	P1_4 (注2)	出力	ハードウェアLINの送信データ出力端子

注1. ハードウェアLINを使用するときは、表7.18を参照してください。

注2. ハードウェアLINを使用するときは、U0SRレジスタのTXD0SEL0ビットを“1”にしてください。

## 22.3 レジスタの説明

ハードウェアLINには以下のレジスタがあります。

- LINコントロールレジスタ2 (LINCER2)
- LINコントロールレジスタ (LINCER)
- LINステータスレジスタ (INST)

### 22.3.1 LINコントロールレジスタ2 (LINCER2)

アドレス 0105h番地

ビット	b7	b6	b5	b4	b3	b2	b1	b0
シンボル	—	—	—	—	—	—	—	BCE
リセット後の値	0	0	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b0	BCE	Synch Break送信時、バス衝突検出有効ビット	0 : バス衝突検出禁止 1 : バス衝突検出有効	R/W
b1	—	予約ビット	“0”にしてください	R/W
b2	—			
b3	—			
b4	—	何も配置されていない。書く場合、“0”を書いてください。読んだ場合、その値は“0”。		—
b5	—			
b6	—			
b7	—			

### 22.3.2 LINコントロールレジスタ (LINCR)

アドレス 0106h番地

ビット	b7	b6	b5	b4	b3	b2	b1	b0
シンボル	LINE	MST	SBE	LSTART	RXDSF	BCIE	SBIE	SFIE
リセット後の値	0	0	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b0	SFIE	Synch Field計測完了割り込み許可ビット	0 : Synch Field計測完了割り込み禁止 1 : Synch Field計測完了割り込み許可	R/W
b1	SBIE	Synch Break検出割り込み許可ビット	0 : Synch Break検出割り込み禁止 1 : Synch Break検出割り込み許可	R/W
b2	BCIE	バス衝突検出割り込み許可ビット	0 : バス衝突検出割り込み禁止 1 : バス衝突検出割り込み許可	R/W
b3	RXDSF	RXD0入力ステータスフラグ	0 : RXD0入力許可状態 1 : RXD0入力禁止状態	R
b4	LSTART	Synch Break検出開始ビット(注1)	“1”を書くとタイマRA入力許可、RXD0入力禁止になります。読んだ場合、その値は“0”。	R/W
b5	SBE	RXD0入力マスク解除タイミングセレクトビット (スレーブモードのみ有効)	0 : Synch Break検出後に解除 1 : Synch Field計測完了後に解除	R/W
b6	MST	LIN動作モード設定ビット(注2)	0 : スレーブモード (Synch Break検出回路動作) 1 : マスター mode (タイマRAの出力をTXD0とORする)	R/W
b7	LINE	LIN動作開始ビット	0 : LINは動作停止 1 : LINは動作開始(注3)	R/W

注1. LSTARTビット設定後、RXDSFフラグが“1”になる事を確認してからSynch Breakを入力開始してください。

注2. LIN動作モードを切り替える場合は、一度、LIN動作を停止(LINEビット = 0)してください。

注3. LINEビットを“1”(LINは動作開始)にした直後は、タイマRAおよびUART0への入力は禁止です。(図22.3 ヘッダフィールド送信フローチャート例(1)、図22.7 ヘッダフィールド受信フローチャート例(2)を参照してください。)

### 22.3.3 LINステータスレジスタ (LINST)

アドレス 0107h番地

ビット	b7	b6	b5	b4	b3	b2	b1	b0
シンボル	—	—	B2CLR	B1CLR	B0CLR	BCDCT	SBDCT	SFDCT
リセット後の値	0	0	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b0	SFDCT	Synch Field計測完了フラグ	“1”的ときSynch Field計測完了	R
b1	SBDCT	Synch Break検出フラグ	“1”的ときSynch Break検出、またはSynch Break発生完了	R
b2	BCDCT	バス衝突検出フラグ	“1”的ときバス衝突検出	R
b3	B0CLR	SFDCTフラグクリアビット	“1”を書くとSFDCTビットを“0”にします。 読んだ場合、その値は“0”。	R/W
b4	B1CLR	SBDCTフラグクリアビット	“1”を書くとSBDCTビットを“0”にします。 読んだ場合、その値は“0”。	R/W
b5	B2CLR	BCDCTフラグクリアビット	“1”を書くとBCDCTビットを“0”にします。 読んだ場合、その値は“0”。	R/W
b6	—	何も配置されていない。書く場合、“0”を書いてください。読んだ場合、その値は“0”。	—	—
b7	—			

## 22.4 動作説明

### 22.4.1 マスタモード

図22.2にマスタモードでの、ヘッダフィールドの送信時の動作例を、図22.3～図22.4にヘッダフィールドの送信を行うためのフローチャート例を示します。

ハードウェアLINは、ヘッダフィールド送信時、以下のように動作します。

- (1) タイマRAのTRACRレジスタのTSTARTビットに“1”を書き込むと、タイマRAのTRAPRE、TRAレジスタに設定された期間、TXD0端子から“L”レベルを出力します。
- (2) タイマRAがアンダフローすると、TXD0端子の出力を反転し、LINSTレジスタのSBDCTフラグが“1”にセットされます。また、LINCRレジスタのSBIEビットを“1”に設定している場合は、タイマRA割り込みが発生します。
- (3) UART0により、“55h”を送信します。
- (4) UART0により、“55h”的送信が完了後、IDフィールドを送信します。
- (5) IDフィールドの送信完了後、レスポンスフィールドの通信を行います。




図22.2 ヘッダフィールドの送信時の動作例




図22.3 ヘッダフィールド送信フローチャート例(1)




図22.4 ヘッダフィールド送信フローチャート例(2)

### 22.4.2 スレーブモード

図22.5にスレーブモードでの、ヘッダフィールドの受信時の動作例を、図22.6～図22.8にヘッダフィールドの受信を行うためのフローチャート例を示します。

ハードウェアLINは、ヘッダフィールド受信時、以下のように動作します。

- (1) ハードウェアLINのLINCRレジスタのLSTARTビットに“1”を書き込むと、Synch Break検出が可能になります。
- (2) タイマRAに設定した期間以上の“L”レベルが入力されるとSynch Breakとして検出します。このとき、LINSTレジスタのSBDCTフラグが“1”にセットされます。また、LINCRレジスタのSBIEビットを“1”に設定している場合は、タイマRA割り込みが発生します。そして、Synch Field計測に遷移します。
- (3) Synch Field(55h)を受信します。このとき、タイマRAにより、スタートビットおよび0～6ビットまでの期間を測定します。このとき、Synch Fieldの信号をUART0のRXD0に入力するか禁止にするかをLINCRのSBEビットにより選択できます。
- (4) Synch Field計測が完了するとLINSTレジスタのSFDCTフラグが“1”にセットされます。また、LINCRレジスタのSFIEビットを“1”に設定している場合は、タイマRA割り込みが発生します。
- (5) Synch Field計測完了後、タイマRAのカウント値から転送速度を算出し、UART0に設定およびタイマRAのTRAPREレジスタとTRAレジスタを再設定します。そして、UART0により、IDフィールドを受信します。
- (6) IDフィールドの受信完了後、レスポンスフィールドの通信を行います。




図22.5 ヘッダフィールドの受信時の動作例




図22.6 ヘッダフィールド受信フローチャート例(1)





図22.7 ヘッダフィールド受信フローチャート例(2)



### 22.4.3 バス衝突検出機能

UART0が送信許可(U0C1レジスタのTEビットが“1” )の場合、バス衝突検出機能を使用することができます。Synch Break送信中にバス衝突検出を行う場合は、LINCR2レジスタのBCEビットを“1”(バス衝突検出有効)にしてください。

図22.9にバス衝突検出時の動作例を示します。




図22.9 バス衝突検出時の動作例

#### 22.4.4 ハードウェアLIN終了処理

図22.10にハードウェアLIN通信終了のフローチャート例を示します。


ハードウェアLINの終了処理は、以下のタイミングで実施してください。

- バス衝突検出機能を使用する場合 :

チェックサム送信終了後、ハードウェアLINの終了処理を実施

- バス衝突検出機能を使用しない場合 :

ヘッダフィールド送受信終了後、ハードウェアLINの終了処理を実施



## 22.5 割り込み要求

ハードウェアLINが生成する割り込み要求には、Synch Break検出、Synch Break発生完了、Synch Field計測完了およびバス衝突検出の計4種類があります。これらの割り込みは、タイマRAの割り込みと兼用となっています。

表22.2にハードウェアLINの割り込み要求を示します。

表22.2 ハードウェアLINの割り込み要求

割り込み要求	ステータスフラグ	割り込み要因
Synch Break検出	SBDCT	タイマRAによりRXD0入力の“L”レベルの期間を計測し、アンダフローしたとき。また、通信中にSynch Breakの期間より長い“L”レベルが入力されたとき
Synch Break発生完了		タイマRAにより設定された期間、TXD0へ“L”レベルの出力を完了したとき
Synch Field計測完了	SFDCT	タイマRAによりSynch Fieldの6ビット目の計測が完了したとき
バス衝突検出	BCDCT	UART0が送信許可の場合、データラッシュタイミングでRXD0入力とTXD0出力の値が異なったとき

## 22.6 ハードウェアLIN使用上の注意

ヘッダフィールドおよびレスポンスフィールドのタイムアウト処理は、Synch Break検出割り込みを起點に他のタイマで時間計測を行ってください。

## 23. A/D コンバータ

容量結合増幅器で構成された、10ビットの逐次比較変換方式のA/Dコンバータが1回路あります。アナログ入力は、P0\_0～P0\_7、P1\_0～P1\_3と端子を共用しています。

### 23.1 概要

表23.1にA/Dコンバータの性能を、図23.1にA/Dコンバータのブロック図を示します。

表23.1 A/D コンバータの性能

項目	性能
A/D 変換方式	逐次比較変換方式(容量結合増幅器)
アナログ入力電圧(注1)	0V～AVCC
動作クロック $\phi_{AD}$ (注2)	fAD、fADの2分周、fADの4分周、fADの8分周 (fAD = f1またはfOCO-F)
分解能	8ビットまたは10ビット選択可能
絶対精度	AVCC = Vref = 5V、 $\phi_{AD}$ = 20MHzのとき • 分解能8ビットの場合 ± 2LSB • 分解能10ビットの場合 ± 3LSB  AVCC = Vref = 3.3V、 $\phi_{AD}$ = 16MHzのとき • 分解能8ビットの場合 ± 2LSB • 分解能10ビットの場合 ± 5LSB  AVCC = Vref = 3.0V、 $\phi_{AD}$ = 10MHzのとき • 分解能8ビットの場合 ± 2LSB • 分解能10ビットの場合 ± 5LSB  AVCC = Vref = 2.2V、 $\phi_{AD}$ = 5MHzのとき • 分解能8ビットの場合 ± 2LSB • 分解能10ビットの場合 ± 5LSB
動作モード	単発モード、繰り返しモード0、繰り返しモード1、単掃引モード、 繰り返し掃引モード
アナログ入力端子	12本(AN0～AN11)
A/D 変換開始条件	• ソフトウェアトリガ • タイマRC • 外部トリガ (「23.3.3 A/D 変換開始条件」参照)
1端子あたりの変換速度(注3) ( $\phi_{AD}=fAD$ のとき)	最短44 $\phi_{AD}$ サイクル

注1. アナログ入力電圧が基準電圧を超えた場合、A/D変換結果は10ビットモードでは3FFh、8ビットモードではFFhになります。

注2. 動作クロック  $\phi_{AD}$ は「表27.3 A/Dコンバータ特性」を参照してください。

注3. 分解能8ビット、10ビット共に1端子あたりの変換速度は最短44 $\phi_{AD}$ サイクルになります。




図23.1 A/Dコンバータのブロック図

## 23.2 レジスタの説明

### 23.2.1 チップ内蔵基準電圧制御レジスタ (OCVREFCR)

アドレス 0026h 番地

ビット	b7	b6	b5	b4	b3	b2	b1	b0
シンボル	—	—	—	—	—	—	—	OCVREFAN
リセット後の値	0	0	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b0	OCVREFAN	チップ内蔵基準電圧—アナログ入力接続ビット(注1)	0 : チップ内蔵基準電圧とアナログ入力を切断 1 : チップ内蔵基準電圧とアナログ入力を接続	R/W
b1	—	予約ビット	“0”にしてください	R/W
b2	—			
b3	—			
b4	—			
b5	—			
b6	—			
b7	—			

注1. チップ内蔵基準電圧をアナログ入力として使用する場合、ADCON1 レジスタのADEX0 ビットを “1” (チップ内蔵基準電圧を選択)にした後に、OCVREFAN ビットを “1” (チップ内蔵基準電圧とアナログ入力を接続)にしてください。

また、チップ内蔵基準電圧をアナログ入力として使用しない場合、OCVREFAN ビットを “0” (チップ内蔵基準電圧とアナログ入力を切断)にした後に、ADEX0 ビットを “0” (拡張アナログ入力端子を非選択)にしてください。

OCVREFCR レジスタは、PRCR レジスタのPRC3 ビットを “1” (書き込み許可)にした後で書き換えてください。

A/D 変換中にOCVREFCR レジスタの内容を書き換えた場合、変換結果は不定になります。

### 23.2.2 A/D レジスタ i (ADi)(i = 0 ~ 7)

アドレス 00C1h ~ 00C0h 番地(AD0)、00C3h ~ 00C2h 番地(AD1)、00C5h ~ 00C4h 番地(AD2)、  
00C7h ~ 00C6h 番地(AD3)、00C9h ~ 00C8h 番地(AD4)、00CBh ~ 00CAh 番地(AD5)、  
00CDh ~ 00CCh 番地(AD6)、00CFh ~ 00CEh 番地(AD7)

ビット	b7	b6	b5	b4	b3	b2	b1	b0
シンボル	—	—	—	—	—	—	—	—
リセット後の値	X	X	X	X	X	X	X	X

ビット	b15	b14	b13	b12	b11	b10	b9	b8
シンボル	—	—	—	—	—	—	—	—
リセット後の値	0	0	0	0	0	0	X	X

ビット	機能		R/W
	10ビットモードの場合 (ADCON1 レジスタのBITS ビット = “1” )	8ビットモードの場合 (ADCON1 レジスタのBITS ビット = “0” )	
b0	A/D 変換結果の下位8ビット	A/D 変換結果	R
b1			
b2			
b3			
b4			
b5			
b6			
b7			
b8	A/D 変換結果の上位2ビット	読んだ場合、その値は“0”。	R
b9			
b10	何も配置されていない。書く場合、“0”を書いてください。読んだ場合、その値は“0”。		—
b11			
b12			
b13			
b14			
b15	予約ビット	読んだ場合、その値は不定。	R

A/D 変換中に ADCON1、ADMOD、ADINSEL、OCVREFCR レジスタのいずれかの内容を書き換えた場合、変換結果は不定になります。

10ビットモードかつ繰り返しモード0、繰り返しモード1、繰り返し掃引モードで使用する場合、ADi レジスタは16ビット単位でアクセスしてください。8ビット単位でアクセスしないでください。

### 23.2.3 A/D モードレジスタ (ADMOD)

アドレス 00D4h 番地

ビット	b7	b6	b5	b4	b3	b2	b1	b0
シンボル	ADCAP1	ADCAP0	MD2	MD1	MD0	CKS2	CKS1	CKS0
リセット後の値	0	0	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b0	CKS0	分周選択ビット	b1 b0 0 0 : fAD の 8 分周 0 1 : fAD の 4 分周 1 0 : fAD の 2 分周 1 1 : fAD の 1 分周(分周なし)	R/W
b1	CKS1			R/W
b2	CKS2	クロック源選択ビット(注1)	0 : f1 を選択 1 : fOCO-F を選択	R/W
b3	MD0	A/D動作モード選択ビット	b5 b4 b3 0 0 0 : 単発モード 0 0 1 : 設定しないでください 0 1 0 : 繰り返しモード0 0 1 1 : 繰り返しモード1 1 0 0 : 単掃引モード 1 0 1 : 設定しないでください 1 1 0 : 繰り返し掃引モード 1 1 1 : 設定しないでください	R/W
b4	MD1			R/W
b5	MD2			R/W
b6	ADCAP0	A/D変換トリガ選択ビット	b7 b6 0 0 : ソフトウェアトリガ(ADCON0レジスタのADST ビット)によるA/D変換開始 0 1 : 設定しないでください 1 0 : タイマRCからの <u>変換</u> トリガによるA/D変換開始 1 1 : 外部トリガ(ADTRG)によるA/D変換開始	R/W
b7	ADCAP1			R/W

注1. CKS2ビットを変更したときは、 $\phi_{AD}$ の3サイクル以上経過した後にA/D変換を開始してください。

A/D変換中にADMODレジスタの内容を書き換えた場合、変換結果は不定になります。

### 23.2.4 A/D 入力選択レジスタ (ADINSEL)

アドレス 00D5h 番地

ビット	b7	b6	b5	b4	b3	b2	b1	b0
シンボル	ADGSEL1	ADGSEL0	SCAN1	SCAN0	—	CH2	CH1	CH0
リセット後の値	1	1	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b0	CH0	アナログ入力端子選択ビット	「表23.2 アナログ入力端子選択」参照	R/W
b1	CH1			R/W
b2	CH2			R/W
b3	—	予約ビット	“0”にしてください	R/W
b4	SCAN0	A/D 掃引端子数選択ビット	b5 b4 00 : 2端子 01 : 4端子 10 : 6端子 11 : 8端子	R/W
b5	SCAN1			R/W
b6	ADGSEL0	A/D 入力グループ選択ビット	b7 b6 00 : ポートP0グループを選択 01 : ポートP1グループを選択 10 : 設定しないでください 11 : ポートグループを非選択	R/W
b7	ADGSEL1			R/W

A/D 変換中に ADINSEL レジスタの内容を書き換えた場合、変換結果は不定になります。

表23.2 アナログ入力端子選択

CH2～CH0 ビット	ADGSEL1～ADGSEL0 ビット = 00b	ADGSEL1～ADGSEL0 ビット = 01b
000b	AN0	AN8
001b	AN1	AN9
010b	AN2	AN10
011b	AN3	AN11
100b	AN4	設定しないでください
101b	AN5	
110b	AN6	
111b	AN7	

### 23.2.5 A/D 制御レジスタ 0 (ADCON0)

アドレス 00D6h 番地

ビット シンボル	b7	b6	b5	b4	b3	b2	b1	b0
リセット後の値	—	—	—	—	—	—	—	ADST

ビット	シンボル	ビット名	機能	R/W
b0	ADST	A/D 変換開始フラグ	0 : A/D 変換停止 1 : A/D 変換開始	R/W
b1	—	何も配置されていない。書く場合、“0”を書いてください。読んだ場合、その値は“0”。		—
b2	—			
b3	—			
b4	—			
b5	—			
b6	—			
b7	—			

#### ADST ビット (A/D 変換開始フラグ)

【“1”になる条件】 A/D 変換開始時および A/D 変換中

【“0”になる条件】 A/D 変換停止時

### 23.2.6 A/D 制御レジスタ 1 (ADCON1)

アドレス 00D7h 番地

ビット	b7	b6	b5	b4	b3	b2	b1	b0
シンボル	ADDDAEL	ADDDAEN	ADSTBY	BITS	—	—	—	ADEX0
リセット後の値	0	0	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b0	ADEX0	拡張アナログ入力端子選択ビット (注1)	0 : 拡張アナログ入力端子を非選択 1 : チップ内蔵基準電圧を選択(注2、6、7)	R/W
b1	—	予約ビット	“0”にしてください	R/W
b2	—			
b3	—			
b4	BITS	8/10ビットモード選択ビット	0 : 8ビットモード 1 : 10ビットモード	R/W
b5	ADSTBY	A/Dスタンバイビット(注3)	0 : A/D動作停止(スタンバイ)(注4) 1 : A/D動作可能	R/W
b6	ADDDAEN	A/D断線検出アシスト機能許可ビット (注5、7)	0 : 禁止 1 : 許可	R/W
b7	ADDDAEL	A/D断線検出アシスト方式選択ビット (注5)	0 : 変換前ディスチャージ 1 : 変換前プリチャージ	R/W

注1. チップ内蔵基準電圧をアナログ入力として使用する場合、ADEX0ビットを“1”(チップ内蔵基準電圧を選択)にした後に、OCVREFCR レジスタのOCVREFAN ビットを“1”(チップ内蔵基準電圧とアナログ入力を接続)にしてください。

また、チップ内蔵基準電圧をアナログ入力として使用しない場合、OCVREFAN ビットを“0”(チップ内蔵基準電圧とアナログ入力を切断)にした後に、ADEX0ビットを“0”(拡張アナログ入力端子を非選択)にしてください。

注2. 単掃引モード、繰り返し掃引モードでは設定しないでください。

注3. ADSTBY ビットを“0”(A/D動作停止)から“1”(A/D動作可能)にしたときは、 $\phi$ AD の1サイクル以上経過した後にA/D変換を開始してください。

注4. スタンバイにする前に、A/D機能を停止してください。ADSBY ビットが“1”(スタンバイ)のとき、A/D関連レジスタ(00C0h～00CFh, 00D4h～00D7h番地)へのアクセスは無効になります。

注5. A/D断線検出アシスト機能を許可にするためには、ADDDAEN ビットを“1”(許可)にした後、ADDDAEL ビットで変換開始状態を選択してください。

断線時の変換結果は、外付け回路によって変化します。本機能はシステムに合わせた評価を十分に行った上で、使用してください。

注6. チップ内蔵基準電圧を使用する場合(ADEX0 = 1)、ADINSEL レジスタのCH2～CH0 ビットを“000b”にしてください。

注7. チップ内蔵基準電圧を使用する場合(ADEX0 = 1)、ADDDAEN ビットを“0”(A/D断線検出アシスト機能を禁止)にしてください。

A/D変換中にADCON1 レジスタの内容を書き換えた場合、変換結果は不定になります。

### 23.3 複数モードに関わる共通事項

#### 23.3.1 入出力端子

アナログ入力はAN0～AN11で、P0\_0～P0\_7、P1\_0～P1\_3と端子を共用しています。

AN<sub>i</sub> ( $i = 0 \sim 11$ )端子を入力で使用する場合、端子に対応するポート方向ビットを“0”(入力モード)にしてください。

A/D動作モードを変更する場合は、アナログ入力端子を再選択してください。

#### 23.3.2 A/D変換サイクル数

図23.2にA/D変換タイミング図を、図23.3にA/D変換サイクル数( $\phi AD = fAD$ のとき)を示します。




図23.2 A/D変換タイミング図




図23.3 A/D変換サイクル数( $\phi AD = fAD$ のとき)

表23.3に各A/D変換項目のサイクル数を示します。A/D変換時間は次のとおりです。

開始処理時間は $\phi_{AD}$ の選択によって変わります。

ADCON0レジスタのADSTビットに“1”(A/D変換開始)を書くと、開始処理時間経過後にA/D変換を始めます。A/D変換を始めるまでにADSTビットを読むと“0”(A/D変換停止)を読み出します。

複数端子または複数回A/D変換を実行するモードでは、1端子のA/D変換実行時間と、次のA/D変換実行時間の間に、実行間処理時間が入ります。

単発モード、単掃引モードでは、終了処理時間にADSTビットが“0”になり、最後のA/D変換結果がADiレジスタに入ります。

- 単発モードの場合

開始処理時間 + A/D変換実行時間 + 終了処理時間

- 単掃引モードで2端子を選択した場合

開始処理時間 + (A/D変換実行時間 + 実行間処理時間 + A/D変換実行時間) + 終了処理時間

表23.3 各A/D変換項目のサイクル数

A/D変換項目		サイクル数
開始処理時間	$\phi_{AD} = f_{AD}$	$f_{AD}$ の1~2サイクル
	$\phi_{AD} = f_{AD}$ の2分周	$f_{AD}$ の2~3サイクル
	$\phi_{AD} = f_{AD}$ の4分周	$f_{AD}$ の3~4サイクル
	$\phi_{AD} = f_{AD}$ の8分周	$f_{AD}$ の5~6サイクル
A/D変換実行時間	断線検出禁止	$\phi_{AD}$ の40サイクル + $f_{AD}$ の1~3サイクル
	断線検出許可	$\phi_{AD}$ の42サイクル + $f_{AD}$ の1~3サイクル
実行間処理時間		$\phi_{AD}$ の1サイクル
終了処理時間		$f_{AD}$ の2~3サイクル

### 23.3.3 A/D 変換開始条件

A/D 変換開始トリガはソフトウェアトリガと、タイマRCからのトリガと、外部トリガがあります。

図23.4にA/D変換開始制御部のブロック図を示します。




図23.4 A/D変換開始制御部のブロック図

#### 23.3.3.1 ソフトウェアトリガ

ADMOD レジスタのADCAP1～ADCAP0 ビットが “00b” (ソフトウェアトリガ) の場合です。

ADCON0 レジスタのADST ビットを “1” (A/D 変換開始) にすると A/D 変換を開始します。

#### 23.3.3.2 タイマRCからのトリガ

ADMOD レジスタのADCAP1～ADCAP0 ビットが “10b” (タイマRC) の場合です。

この機能を使用する場合は次のようにしてください。

- ADMOD レジスタのADCAP1～ADCAP0 ビットが “10b” (タイマRC)
- タイマRCをアウトプットコンペア機能(タイマモード、PWMモード、PWM2モード)で使用
- TRCADCR レジスタのADTRGjE ビット(j=A, B, C, D)が “1” (TRCGRj レジスタのコンペア一致でA/D トリガ発生)
- ADCON0 レジスタのADST ビットが “1” (A/D 変換開始)

上記の状態で、TRCSR レジスタのIMFj ビットが “0” から “1” になると、A/D 変換を開始します。タイマRC、アウトプットコンペア機能(タイマモード、PWMモード、PWM2モード)の詳細は「19. タイマRC」、「19.5 タイマモード(アウトプットコンペア機能)」、「19.6 PWM モード」、「19.7 PWM2 モード」を参照してください。

### 23.3.3.3 外部トリガ

ADMOD レジスタの ADCAP1～ADCAP0 ビットが “11b” (外部トリガ(ADTRG)) の場合です。  
この機能を使用する場合は次のようにしてください。

- ADMOD レジスタの ADCAP1～ADCAP0 ビットを “11b” (外部トリガ(ADTRG)) にする。
- INTEN レジスタの INT0EN ビットを “1” (INT0 入力許可)、INT0PL ビットを “0” (片エッジ)、  
INT0IC レジスタの POL ビットを “0” (立ち下がりエッジを選択) にする。
- PD4 レジスタの PD4\_5 ビットを “0” (入力モード) にする。
- INT0 のデジタルフィルタを INTF レジスタの INT0F1～INT0F0 ビットで選択する。
- ADCON0 レジスタの ADST ビットを “1” (A/D 変換開始) にする。

なお、INT0IC レジスタの POL ビットと INTEN レジスタの INT0PL ビットの選択と、ADTRG 端子入力の変更に従って、INT0IC レジスタの IR ビットが “1” (割り込み要求あり) になります (「11.9 割り込み使用上の注意」参照)。

割り込みの詳細は「11. 割り込み」を参照してください。

上記の状態で、ADTRG 端子の入力を “H” から “L” になると A/D 変換を開始します。

### 23.3.4 A/D 変換結果

A/D 変換した結果は AD<sub>i</sub> レジスタ (*i* = 0 ~ 7) に格納されます。使用する A/D 動作モードによって、格納される AD<sub>i</sub> レジスタは違います。AD<sub>i</sub> レジスタはリセット後不定です。値は書き込めません。

繰り返しモード 0 では割り込み要求は発生しません。1 回目の A/D 変換終了は、A/D 変換時間が経過したことをプログラムで判定してください。

単発モード、繰り返しモード 1、単掃引モード、繰り返し掃引モードでは、A/D 変換終了などのタイミングで割り込み要求が発生します(ADIC レジスタの IR ビットが “1” になります)。

ただし、繰り返しモード 1、繰り返し掃引モードでは、割り込み要求発生後も A/D 変換を続けます。次の A/D 変換が終了すると AD<sub>i</sub> レジスタに値を上書きしますので、それまでに AD<sub>i</sub> レジスタを読み出してください。

単発モード、単掃引モードで、ADMOD レジスタの ADCAP1 ~ ADCAP0 ビットが “00b” (ソフトウェアトリガ) の場合は、ADCON0 レジスタの ADST ビットでも A/D 変換終了、掃引終了を判定できます。

A/D 変換動作中に、プログラムで ADCON0 レジスタの ADST ビットを “0” (A/D 変換停止) にして強制終了した場合、A/D コンバータの変換結果は不定となり、割り込み要求は発生しません。また、A/D 変換していない AD<sub>i</sub> レジスタも、不定になる場合があります。

プログラムで ADST ビットを “0” にした場合は、すべての AD<sub>i</sub> レジスタの値を使用しないでください。

### 23.3.5 消費電流低減機能

A/D コンバータを使用しないとき、ADCON1 レジスタの ADSTBY ビットを “0” (A/D 動作停止(スタンバイ)) にすると、アナログ回路電流が流れないので、消費電力が少くなります。

A/D コンバータを使用する場合は、ADSTBY ビットを “1” (A/D 動作可能) にして、φAD の 1 サイクル以上経過した後で、ADCON0 レジスタの ADST ビットを “1” (A/D 変換開始) にしてください。ADST ビットと ADSTBY ビットは、同時に “1” を書かないでください。

また、A/D 変換中に ADSTBY ビットを “0” (A/D 動作停止(スタンバイ)) にしないでください。

### 23.3.6 チップ内蔵基準電圧(OCVREF)

単発モード、繰り返しモード 0、繰り返しモード 1 では、チップ内蔵基準電圧(OCVREF)をアナログ入力として使用できます。

チップ内蔵基準電圧を使用することにより、VREF の変動を確認することができます。ADCON1 レジスタの ADEX0 ビットと OCVREFCR レジスタの OCVREFAN ビットで選択してください。

単発モード、繰り返しモード 0 でのチップ内蔵基準電圧の A/D 変換結果は、AD0 レジスタに格納されます。

### 23.3.7 A/D 断線検出アシスト機能

A/D 変換の動作時に、前に変換したチャネルのアナログ入力電圧の回り込みによる影響を抑制するため、変換開始前にチョッパアンプキャパシタの電荷を所定の状態(AVCC または GND)に固定する機能を内蔵しています。この機能により、アナログ入力端子に接続した配線の、より確実な断線検出が可能になります。

図 23.5 に AVCC 側での A/D 断線検出例(変換前プリチャージを選択)を示し、図 23.6 に AVSS 側での A/D 断線検出例(変換前ディスチャージを選択)を示します。




図23.5 AVCC側でのA/D断線検出例(変換前プリチャージを選択)




図23.6 AVSS側でのA/D断線検出例(変換前ディスチャージを選択)

### 23.4 単発モード

AN0～AN11、またはOCVREFから選択した1本の端子の入力電圧を、1回A/D変換するモードです。表23.4に単発モードの仕様を示します。

表23.4 単発モードの仕様

項目	仕様
機能	ADINSELレジスタのCH2～CH0ビットとADGSEL1～ADGSEL0ビット、またはADCON1レジスタのADEX0ビットで選択した端子の入力電圧を1回A/D変換する
分解能	8ビットまたは10ビット
A/D変換開始条件	<ul style="list-style-type: none"> <li>• ソフトウェアトリガ</li> <li>• タイマRC</li> <li>• 外部トリガ (「23.3.3 A/D変換開始条件」参照)</li> </ul>
A/D変換停止条件	<ul style="list-style-type: none"> <li>• A/D変換終了(ADMODレジスタのADCAP1～ADCAP0ビットが“00b”(ソフトウェアトリガ)の場合、ADCON0レジスタのADSTビットが“0”になる)</li> <li>• ADSTビットを“0”にする</li> </ul>
割り込み要求発生タイミング	A/D変換終了時
アナログ入力端子	AN0～AN11、またはOCVREFから1端子を選択
A/D変換結果の格納レジスタ	AD0レジスタ : AN0、AN8、OCVREF AD1レジスタ : AN1、AN9 AD2レジスタ : AN2、AN10 AD3レジスタ : AN3、AN11 AD4レジスタ : AN4 AD5レジスタ : AN5 AD6レジスタ : AN6 AD7レジスタ : AN7
A/D変換値の読み出し	選択した端子に対応したAD0レジスタ～AD7レジスタの読み出し

### 23.5 繰り返しモード0

AN0～AN11、またはOCVREFから選択した1本の端子の入力電圧を、繰り返しA/D変換するモードです。

表23.5に繰り返しモード0の仕様を示します。

表23.5 繰り返しモード0の仕様

項目	仕様
機能	ADINSEL レジスタのCH2～CH0 ビットと ADGSEL1～ADGSEL0 ビット、またはADCON1 レジスタのADEX0で選択した端子の入力電圧を繰り返しA/D変換する
分解能	8ビットまたは10ビット
A/D 変換開始条件	<ul style="list-style-type: none"> <li>• ソフトウェアトリガ</li> <li>• タイマRC</li> <li>• 外部トリガ (「23.3.3 A/D 変換開始条件」参照)</li> </ul>
A/D 変換停止条件	ADCON0 レジスタのADST ビットを“0”にする
割り込み要求発生タイミング	発生しない
アナログ入力端子	AN0～AN11、またはOCVREFから1端子を選択
A/D 変換結果の格納レジスタ	AD0 レジスタ : AN0、AN8、OCVREF AD1 レジスタ : AN1、AN9 AD2 レジスタ : AN2、AN10 AD3 レジスタ : AN3、AN11 AD4 レジスタ : AN4 AD5 レジスタ : AN5 AD6 レジスタ : AN6 AD7 レジスタ : AN7
A/D 変換値の読み出し	選択した端子に対応したAD0 レジスタ～AD7 レジスタの読み出し

### 23.6 繰り返しモード1

AN0～AN11、またはOCVREFから選択した1本の端子の入力電圧を、繰り返しA/D変換するモードです。

表23.6に繰り返しモード1の仕様を、図23.7に繰り返しモード1時の動作例を示します。

表23.6 繰り返しモード1の仕様

項目	仕様
機能	ADINSEL レジスタのCH2～CH0 ビットと ADGSEL1～ADGSEL0 ビット、またはADCON1 レジスタのADEX0 ビットで選択した端子の入力電圧を繰り返しA/D変換する
分解能	8ビットまたは10ビット
A/D変換開始条件	<ul style="list-style-type: none"> <li>• ソフトウェアトリガ</li> <li>• タイマRC</li> <li>• 外部トリガ (「23.3.3 A/D変換開始条件」参照)</li> </ul>
A/D変換停止条件	ADCON0 レジスタのADST ビットを“0”にする
割り込み要求発生タイミング	AD7 レジスタにA/D変換結果が格納されたとき
アナログ入力端子	AN0～AN11、またはOCVREFから1端子を選択
A/D変換結果の格納レジスタ	AD0 レジスタ：1回目のA/D変換結果、9回目のA/D変換結果... AD1 レジスタ：2回目のA/D変換結果、10回目のA/D変換結果... AD2 レジスタ：3回目のA/D変換結果、11回目のA/D変換結果... AD3 レジスタ：4回目のA/D変換結果、12回目のA/D変換結果... AD4 レジスタ：5回目のA/D変換結果、13回目のA/D変換結果... AD5 レジスタ：6回目のA/D変換結果、14回目のA/D変換結果... AD6 レジスタ：7回目のA/D変換結果、15回目のA/D変換結果... AD7 レジスタ：8回目のA/D変換結果、16回目のA/D変換結果...
A/D変換値の読み出し	AD0 レジスタ～AD7 レジスタの読み出し




図23.7 繰り返しモード1時の動作例

### 23.7 単掃引モード

AN0～AN11から選択した2本、4本、6本または8本の端子の入力電圧を、1回ずつA/D変換するモードです。

表23.7に単掃引モードの仕様を、図23.8に単掃引モード時の動作例を示します。

表23.7 単掃引モードの仕様

項目	仕様
機能	ADINSELレジスタのADGSEL1～ADGSEL0ビットとSCAN1～SCAN0ビットで選択した端子の入力電圧を1回ずつA/D変換する
分解能	8ビットまたは10ビット
A/D変換開始条件	<ul style="list-style-type: none"> <li>・ソフトウェアトリガ</li> <li>・タイマRC</li> <li>・外部トリガ (「23.3.3 A/D変換開始条件」参照)</li> </ul>
A/D変換停止条件	<ul style="list-style-type: none"> <li>・2端子を選択している場合、選択した2端子のA/D変換終了(ADCON0レジスタのADSTビットが“0”になる)</li> <li>・4端子を選択している場合、選択した4端子のA/D変換終了(ADSTビットが“0”になる)</li> <li>・6端子を選択している場合、選択した6端子のA/D変換終了(ADSTビットが“0”になる)</li> <li>・8端子を選択している場合、選択した8端子のA/D変換終了(ADSTビットが“0”になる)</li> <li>・ADSTビットを“0”にする</li> </ul>
割り込み要求発生タイミング	<ul style="list-style-type: none"> <li>・2端子を選択している場合、選択した2端子のA/D変換終了時</li> <li>・4端子を選択している場合、選択した4端子のA/D変換終了時</li> <li>・6端子を選択している場合、選択した6端子のA/D変換終了時</li> <li>・8端子を選択している場合、選択した8端子のA/D変換終了時</li> </ul>
アナログ入力端子	AN0～AN1(2端子)、AN8～AN9(2端子)、 AN0～AN3(4端子)、AN8～AN11(4端子)、 AN0～AN5(6端子)、 AN0～AN7(8端子) (SCAN1～SCAN0ビットとADGSEL1～ADGSEL0ビットで選択)
A/D変換結果の格納レジスタ	AD0レジスタ : AN0、AN8 AD1レジスタ : AN1、AN9 AD2レジスタ : AN2、AN10 AD3レジスタ : AN3、AN11 AD4レジスタ : AN4 AD5レジスタ : AN5 AD6レジスタ : AN6 AD7レジスタ : AN7
A/D変換値の読み出し	選択した端子に対応したAD0レジスタ～AD7レジスタの読み出し




図 23.8 単掃引モード時の動作例

### 23.8 繰り返し掃引モード

AN0～AN11から選択した2本、4本、6本または8本の端子の入力電圧を、繰り返しA/D変換するモードです。

表23.8に繰り返し掃引モードの仕様を、図23.9に繰り返し掃引モード時の動作例を示します。

表23.8 繰り返し掃引モードの仕様

項目	仕様
機能	ADINSELレジスタのADGSEL1～ADGSEL0ビットとSCAN1～SCAN0ビットで選択した端子の入力電圧を繰り返しA/D変換する
分解能	8ビットまたは10ビット
A/D変換開始条件	<ul style="list-style-type: none"> <li>・ソフトウェアトリガ</li> <li>・タイマRC</li> <li>・外部トリガ (「23.3.3 A/D変換開始条件」参照)</li> </ul>
A/D変換停止条件	ADCON0レジスタのADSTビットを“0”にする
割り込み要求発生タイミング	<ul style="list-style-type: none"> <li>・2端子を選択している場合、選択した2端子のA/D変換終了時</li> <li>・4端子を選択している場合、選択した4端子のA/D変換終了時</li> <li>・6端子を選択している場合、選択した6端子のA/D変換終了時</li> <li>・8端子を選択している場合、選択した8端子のA/D変換終了時</li> </ul>
アナログ入力端子	AN0～AN1(2端子)、AN8～AN9(2端子)、 AN0～AN3(4端子)、AN8～AN11(4端子)、 AN0～AN5(6端子)、 AN0～AN7(8端子) (SCAN1～SCAN0ビットとADGSEL1～ADGSEL0ビットで選択)
A/D変換結果の格納レジスタ	AD0レジスタ：AN0、AN8 AD1レジスタ：AN1、AN9 AD2レジスタ：AN2、AN10 AD3レジスタ：AN3、AN11 AD4レジスタ：AN4 AD5レジスタ：AN5 AD6レジスタ：AN6 AD7レジスタ：AN7
A/D変換値の読み出し	選択した端子に対応したAD0レジスタ～AD7レジスタの読み出し




図23.9 繰り返し掃引モード時の動作例

### 23.9 A/D変換時のセンサの出力インピーダンス

A/D変換を正しく行うためには、図23.10の内部コンデンサCへの充電が所定の時間内に終了することが必要です。この所定の時間(サンプリング時間)をTとします。また、センサ等価回路の出力インピーダンスをR0、マイコン内部の抵抗をR、A/Dコンバータの精度(誤差)をX、分解能をY(Yは10ビットモード時1024、8ビットモード時256)とします。

$$VC \text{ は一般に } VC = VIN \left\{ 1 - e^{-\frac{1}{C(R0+R)}t} \right\}$$

$$t=T \text{ のとき、} VC = VIN - \frac{X}{Y} VIN = VIN \left( 1 - \frac{X}{Y} \right) \text{ より、}$$

$$e^{-\frac{1}{C(R0+R)}T} = \frac{X}{Y}$$

$$-\frac{1}{C(R0+R)}T = \ln \frac{X}{Y}$$

$$\text{よって、} R0 = -\frac{T}{C \cdot \ln \frac{X}{Y}} - R$$

図23.10にアナログ入力端子と外部センサの等価回路例を示します。VINとVCの差が0.1LSBとなるとき、時間TでコンデンサCの端子間電圧VCが0からVIN-(0.1/1024)VINになるインピーダンスR0を求めます。(0.1/1024)は10ビットモードでのA/D変換時に、コンデンサ充電不十分によるA/D精度低下を0.1LSBにおさえることを意味します。ただし、実際の誤差は0.1LSBに絶対精度が加わった値です。

φ AD = 20MHzのとき、T = 0.8μsとなります。この時間T内にコンデンサCの充電を十分に行える出力インピーダンスR0は以下のように求められます

T = 0.8μs、R = 10kΩ、C = 6.0pF、X = 0.1、Y = 1024だから、

$$R0 = -\frac{0.8 \times 10^{-6}}{6.0 \times 10^{-12} \cdot \ln \frac{0.1}{1024}} - 10 \times 10^3 \approx 4.4 \times 10^3$$

したがって、A/Dコンバータの精度(誤差)を0.1LSB以下にするセンサ回路の出力インピーダンスR0は最大4.4kΩになります。




図23.10 アナログ入力端子と外部センサの等価回路例

### 23.10 A/Dコンバータ使用上の注意

- ADMOD レジスタ、ADINSEL レジスタ、ADCON0 レジスタ(ADST ビットを除く)、ADCON1 レジスタ、OCVREFCR レジスタに対する書き込みは、A/D 変換停止時(トリガ発生前)に行ってください。
- 繰り返しモード0、繰り返しモード1、繰り返し掃引モードで使用する場合、A/D 変換中のCPUクロックには、A/D コンバータの動作クロック  $\phi_{AD}$ 以上の周波数を選択してください。  
 $\phi_{AD}$ にfOCO-Fを選択しないでください。
- VREF端子とAVSS端子間に $0.1\mu F$ のコンデンサを接続してください。
- A/D 変換中はストップモードに移行しないでください。
- A/D 変換中はCM0 レジスタのCM02ビットの状態(“1”(ウェイトモード時、周辺機能クロックを停止する)、“0”(ウェイトモード時、周辺機能クロックを停止しない))にかかわらず、ウェイトモードに移行しないでください。
- A/D 変換中はFMR0 レジスタのFMSTP ビットを“1”(フラッシュメモリ停止)、およびFMR27 ビットを“1”(低消費電流リードモード許可)にすると、A/D 変換結果が不定になるため、この設定をしないでください。
- fOCO-Fが停止しているときは、ADMOD レジスタのCKS2 ビットを変更しないでください。
- A/D 変換動作中に、プログラムでADCON0 レジスタのADST ビットを“0”(A/D 変換停止)にして強制終了した場合、A/D コンバータの変換結果は不定となり、割り込み要求は発生しません。また、A/D 変換していないADi レジスタも、不定になる場合があります。  
プログラムでADST ビットを“0”にした場合は、すべてのADi レジスタの値を使用しないでください。

## 24. センサコントロールユニット

センサコントロールユニット(SCU)は、静電容量方式タッチ電極を制御する機能です。

計測端子に接続されたタッチ電極の浮遊容量を計測します。

図24.1に示すように、電極と周囲の導電体との間には静電容量(浮遊容量)が存在します。人体も導電体ですので、電極に指(人体)が近づくと、浮遊容量の値が増加します。

センサコントロールユニットは、この浮遊容量の増加を検出し、接触の判定をします。

センサコントロールユニットの静電容量方式タッチ電極の計測動作原理については、「24.4 計測動作原理」を参照してください。




図24.1 指による浮遊容量の増加

## 24.1 概要

図24.2にセンサコントロールユニットのブロック図を示します。

センサコントロールユニットは図24.2に示すようにステータスカウンタ、セカンダリカウンタ、プライマリカウンタで構成されます。

センサコントロールユニットは静電容量方式タッチ電極の浮遊容量を検出するためのポート、カウンタ、データ転送を制御します。

センサコントロールユニットの動作クロックは、カウントソースとして選択したf1、f2またはf4です。カウントソースは各カウンタに供給されます。

センサコントロールユニットは、次の2種類の動作モードを持ちます。

- シングルモード 任意の1チャネルの接触を検出する。
- スキャンモード 任意の複数チャネルの接触を検出する。




図24.2 センサコントロールユニットのブロック図

表24.1 センサコントロールユニットの端子構成

端子名	割り当てる端子	入出力	機能
CHxA	P0_2	入出力	接触検出
CHxB	P0_1		静電容量接触検出制御信号入力
CHxC	P0_0	入力	静電容量接触検出端子
CH0	P0_3		
CH1	P0_4		
CH2	P0_5		
CH3	P0_6		
CH4	P0_7		
CH5	P1_0		
CH6	P1_1		
CH7	P1_2		
CH8	P1_3		
CH9	P1_4		
CH10	P1_5		
CH11	P1_6		
CH12	P1_7		
CH13	P4_5		
CH14	P3_1		
CH15	P2_0		
CH16	P2_1		
CH17	P2_2		
CH18	P2_3		
CH19	P2_4		
CH20	P2_5		
CH21	P2_6		
SCUTRG	P3_3		外部トリガ入力

## 24.2 レジスタの説明

### 24.2.1 SCU制御レジスタ0 (SCUCR0)

アドレス 02C0h番地

ビット	b7	b6	b5	b4	b3	b2	b1	b0
シンボル	SCUIE	BCSHORT	SCCLK1	SCCLK0	—	SCINIT	SCUE	SCSTRT
リセット後の値	0	0	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b0	SCSTRT	計測開始ビット	0 : 計測停止 1 : 計測開始	R/W
b1	SCUE	SCU動作許可ビット	0 : 動作禁止(注1) 1 : 動作許可	R/W
b2	SCINIT	SCU制御部初期化ビット	このビットに“1”を書くと、SCU制御部とレジスタが初期化されます(注2)。	R/W
b3	—	予約ビット	“0”にしてください	R/W
b4	SCCLK0	カウントソース選択ビット	<sup>b5 b4</sup> 0 0 : f1 0 1 : f2 1 0 : f4 1 1 : 設定しないでください	R/W
b5	SCCLK1			R/W
b6	BCSHORT	CHxB-CHxC間短絡選択ビット	0 : 短絡なし(短絡スイッチが常にOFF) 1 : 短絡あり(Status 7、14で短絡スイッチON、Status 4、11、18で短絡スイッチOFF。Status 6、15で短絡スイッチON、Status 11で短絡スイッチOFF。)	R/W
b7	SCUIE	SCU割り込み許可ビット	0 : SCU割り込み禁止 1 : SCU割り込み許可	R/W

注1. SCSTRTビットを“0”(計測停止)にしても、SCUEビットは“0”(動作禁止)になりません。SCINITビットを“1”(初期化)にしても、SCUEビットは“0”になります。計測が終了し、割り込み要求が発生したときも、SCUEビットは“0”になります。プログラムで“0”にしてください。

注2. 次が初期化されます。

- SCUSTC、SCUCHC、SCUPRC、SCUSCC、SCUDBR、SCUFRの各レジスタ
- SCUCR0レジスタのSCSTRTビット
- SCU制御部(データ転送先アドレスレジスタ、SCUタイミング制御カウンタ)

#### SCSTRTビット(計測開始ビット)

[“0”になる条件]

- プログラムで“0”にしてください(強制停止)。
- 計測が終了し、割り込み要求を発生したとき。
- SCINITビットに“1”を書いたとき。

[“1”になる条件]

プログラムで“1”にしてください。

SCUMRレジスタのSCCAP1～SCCAP0ビットが“0”(ソフトウェアトリガ)で、SCSTRTビットを“0”(計測停止)にしたとき、各カウンタの値は保持されます。“1”(計測開始)にすると、停止した状態から計測を再開します。

タイマRCからのトリガ、外部トリガ(SCUTRG)を選択時、SCSTRTビットを“0”(計測停止)にした後にトリガが発生すると、Status 1から計測を開始します。

### SCUE ビット(SCU動作許可ビット)

SCUE ビットを “1” (動作許可)にすると、次の状態になります。

- CHxB-CHxC 経路のアナログ経路分離(分離スイッチがOFF)
- アナログチャネル制御デコーダがセンサコントロールユニット用に切り替わる
- CHxA のアナログスイッチが強制ON

### 24.2.2 SCU モードレジスタ (SCUMR)

アドレス 02C1h番地

ビット	b7	b6	b5	b4	b3	b2	b1	b0
シンボル	SCCAP1	SCCAP0	—	—	—	—	—	—
リセット後の値	0	0	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b0	—	予約ビット	“0”にしてください	R/W
b1	—			
b2	—			
b3	—			
b4	—			
b5	—			
b6	SCCAP0	タッチセンサ計測開始トリガ選択ビット	b <sup>7</sup> b <sup>6</sup> 0 0 : ソフトウェアトリガ(SCUCR0レジス タのSCSTRTビット) 0 1 : 設定しないでください 1 0 : タイマRCからの計測開始トリガ 1 1 : 外部トリガ(SCUTRG)	R/W
b7	SCCAP1		R/W	

### 24.2.3 SCU タイミング制御レジスタ 0 (SCTCR0)

アドレス 02C2h番地

ビット	b7	b6	b5	b4	b3	b2	b1	b0
シンボル	TCS2C	TCS16	TCS15	TCS14	TCS13	TCS12	TCS11	TCS10
リセット後の値	0	0	0	0	0	0	1	1

ビット	シンボル	ビット名	機能	R/W
b0	TCS10	区間1サイクル数選択ビット	b <sup>6</sup> b <sup>5</sup> b <sup>4</sup> b <sup>3</sup> b <sup>2</sup> b <sup>1</sup> b <sup>0</sup> 0 0 0 0 0 0 0 : 1サイクル 0 0 0 0 0 0 1 : 2サイクル ⋮ ⋮ 1 1 1 1 1 1 1 : 128サイクル	R/W
b1	TCS11		R/W	
b2	TCS12		R/W	
b3	TCS13		R/W	
b4	TCS14		R/W	
b5	TCS15		R/W	
b6	TCS16		R/W	
b7	TCS2C	区間2制御ビット	0 : 区間2のサイクル数をSCTCR1レジスタの TCS20～TCS23ビットで選択 1 : 区間2のサイクル数は0(スキップする)	R/W

#### TCS10～TCS16ビット(区間1サイクル数選択ビット)

区間1 (CHxA = “Hi-Z”、CHxB = “Hi-Z”、CHxC = “H” 区間) のサイクル数を設定するビットです。  
1～128サイクルを選択できます。リセット後は “00000011b” (4サイクル)になります。

- 区間1周期例

カウントソースの周波数 4MHz : 250ns～32μs

カウントソースの周波数 5MHz : 200ns～25.6μs

#### 24.2.4 SCUタイミング制御レジスタ1 (SCTCR1)

アドレス 02C3h番地

ビット	b7	b6	b5	b4	b3	b2	b1	b0
シンボル	—	—	TCS31	TCS30	TCS23	TCS22	TCS21	TCS20
リセット後の値	0	0	0	0	0	0	0	1

ビット	シンボル	ビット名	機能	R/W	
b0	TCS20	区間2サイクル数選択ビット(注1)	b3 b2 b1 b0 0 0 0 0 : 1サイクル	R/W	
b1	TCS21		0 0 0 1 : 2サイクル(リセット後の値)	R/W	
b2	TCS22		0 0 1 0 : 3サイクル	R/W	
b3	TCS23		0 0 1 1 : 4サイクル	R/W	
			0 1 0 0 : 5サイクル		
			0 1 0 1 : 6サイクル		
			0 1 1 0 : 7サイクル		
			0 1 1 1 : 8サイクル		
			1 0 0 0 : 9サイクル		
			1 0 0 1 : 10サイクル		
			1 0 1 0 : 11サイクル		
			1 0 1 1 : 12サイクル		
			1 1 0 0 : 13サイクル		
			1 1 0 1 : 14サイクル		
			1 1 1 0 : 15サイクル		
			1 1 1 1 : 16サイクル		
b4	TCS30	区間3サイクル数選択ビット	b5 b4 0 0 : 1サイクル(リセット後の値)	R/W	
b5	TCS31		0 1 : 2サイクル	R/W	
			1 0 : 3サイクル		
			1 1 : 4サイクル		
b6	—	何も配置されていない。書く場合、“0”を書いてください。読んだ場合、その値は“0”。	—	—	
b7	—				

注1. SCTCR0 レジスタの TCS2C ビットが “0” (区間2のサイクル数を SCTCR1 レジスタの TCS20～TCS23 ビットで選択) のとき、TCS20～TCS23 ビットが有効になります。

## TCS20～TCS23 ビット(区間2サイクル数選択ビット)

区間2 (CHxA = “L”、 CHxB = “Hi-Z”、 CHxC = “Hi-Z” 区間)のサイクル数を設定するビットです。

表24.2 区間2周期例(1)

カウントソースの周波数	1サイクル	2サイクル (注1)	3サイクル	4サイクル	5サイクル	6サイクル	7サイクル	8サイクル
4MHz	250ns	500ns	750ns	1.0μs	1.25μs	1.5μs	1.75μs	2.0μs
5MHz	200ns	400ns	600ns	800ns	1.0μs	1.2μs	1.4μs	1.6μs

注1. リセット後の値です。

表24.3 区間2周期例(2)

カウントソースの周波数	9サイクル	10サイクル	11サイクル	12サイクル	13サイクル	14サイクル	15サイクル	16サイクル
4MHz	2.25μs	2.5μs	2.75μs	3.0μs	3.25μs	3.5μs	3.75μs	4.0μs
5MHz	1.8μs	2.0μs	2.2μs	2.4μs	2.6μs	2.8μs	3.0μs	3.2μs

## TCS30～TCS31 ビット(区間3サイクル数選択ビット)

区間3 (CHxA = “L”、 CHxB = “L”、 CHxC = “Hi-Z” 区間)のサイクル数を設定するビットです。

表24.4 区間3周期例

カウントソースの周波数	1サイクル(注1)	2サイクル	3サイクル	4サイクル
4MHz	250ns	500ns	750ns	1.0μs
5MHz	200ns	400ns	600ns	800ns

注1. リセット後の値です。

### 24.2.5 SCUタイミング制御レジスタ2 (SCTCR2)

アドレス 02C4h番地

ビット	b7	b6	b5	b4	b3	b2	b1	b0
シンボル	TCS53	TCS52	TCS51	TCS50	TCS5C	TCS42	TCS41	TCS40
リセット後の値	0	0	0	1	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b0	TCS40	区間4サイクル数選択ビット	b2 b1 b0 0 0 0 : 1サイクル(リセット後の値) 0 0 1 : 2サイクル 0 1 0 : 3サイクル 0 1 1 : 4サイクル 1 0 0 : 5サイクル 1 0 1 : 6サイクル 1 1 0 : 7サイクル 1 1 1 : 8サイクル	R/W
b1	TCS41		R/W	
b2	TCS42		R/W	
b3	TCS5C	区間5制御ビット	0 : 区間5のサイクル数を TCS50～TCS53 ビットで選択 1 : 区間5のサイクル数は0(スキップする)	R/W
b4	TCS50	区間5サイクル数選択ビット(注1)	b7 b6 b5 b4 0 0 0 0 : 1サイクル 0 0 0 1 : 2サイクル(リセット後の値) 0 0 1 0 : 3サイクル 0 0 1 1 : 4サイクル 0 1 0 0 : 5サイクル 0 1 0 1 : 6サイクル 0 1 1 0 : 7サイクル 0 1 1 1 : 8サイクル 1 0 0 0 : 9サイクル 1 0 0 1 : 10サイクル 1 0 1 0 : 11サイクル 1 0 1 1 : 12サイクル 1 1 0 0 : 13サイクル 1 1 0 1 : 14サイクル 1 1 1 0 : 15サイクル 1 1 1 1 : 16サイクル	R/W
b5	TCS51		R/W	
b6	TCS52		R/W	
b7	TCS53			

注1. TCS5C ビットが “0” (区間5のサイクル数を TCS50～TCS53 ビットで選択) のとき、TCS50～TCS53 ビットが有効になります。

**TCS40～TCS42 ビット(区間4サイクル数選択ビット)**

区間4のサイクル数を設定するビットです。

表24.5 区間4周期例

カウントソースの周波数	1サイクル (注1)	2サイクル	3サイクル	4サイクル	5サイクル	6サイクル	7サイクル	8サイクル
4MHz	250ns	500ns	750ns	1.0μs	1.25μs	1.5μs	1.75μs	2.0μs
5MHz	200ns	400ns	600ns	800ns	1.0μs	1.2μs	1.4μs	1.6μs

注1. リセット後の値です。

**TCS50～TCS53 ビット(区間5サイクル数選択ビット)**

区間5のサイクル数を設定するビットです。

表24.6 区間5周期例(1)

カウントソースの周波数	1サイクル (注1)	2サイクル	3サイクル	4サイクル	5サイクル	6サイクル	7サイクル	8サイクル
4MHz	250ns	500ns	750ns	1.0μs	1.25μs	1.5μs	1.75μs	2.0μs
5MHz	200ns	400ns	600ns	800ns	1.0μs	1.2μs	1.4μs	1.6μs

注1. リセット後の値です。

表24.7 区間5周期例(2)

カウントソースの周波数	9サイクル	10サイクル	11サイクル	12サイクル	13サイクル	14サイクル	15サイクル	16サイクル
4MHz	2.25μs	2.5μs	2.75μs	3.0μs	3.25μs	3.5μs	3.75μs	4.0μs
5MHz	1.8μs	2.0μs	2.2μs	2.4μs	2.6μs	2.8μs	3.0μs	3.2μs

### 24.2.6 SCUタイミング制御レジスタ3 (SCTCR3)

アドレス 02C5h番地

ビット	b7	b6	b5	b4	b3	b2	b1	b0
シンボル	—	—	—	—	TCS63	TCS62	TCS61	TCS60
リセット後の値	0	0	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W	
b0	TCS60	区間6サイクル数選択ビット b3 b2 b1 b0	0 0 0 0 : 1サイクル(リセット後の値)	R/W	
b1	TCS61		0 0 0 1 : 2サイクル	R/W	
b2	TCS62		0 0 1 0 : 3サイクル	R/W	
b3	TCS63		0 0 1 1 : 4サイクル	R/W	
			0 1 0 0 : 5サイクル		
			0 1 0 1 : 6サイクル		
			0 1 1 0 : 7サイクル		
			0 1 1 1 : 8サイクル		
			1 0 0 0 : 9サイクル		
			1 0 0 1 : 10サイクル		
			1 0 1 0 : 11サイクル		
			1 0 1 1 : 12サイクル		
			1 1 0 0 : 13サイクル		
			1 1 0 1 : 14サイクル		
			1 1 1 0 : 15サイクル		
			1 1 1 1 : 16サイクル		
b4	—	何も配置されていない。書く場合、“0”を書いてください。読んだ場合、その値は“0”。	—	—	
b5	—				
b6	—				
b7	—				

#### TCS60～TCS63ビット(区間6サイクル数選択ビット)

区間6(Main計測後)のサイクル数を設定するビットです。

表24.8 区間6周期例(1)

カウントソースの周波数	1サイクル (注1)	2サイクル	3サイクル	4サイクル	5サイクル	6サイクル	7サイクル	8サイクル
4MHz	250ns	500ns	750ns	1.0μs	1.25μs	1.5μs	1.75μs	2.0μs
5MHz	200ns	400ns	600ns	800ns	1.0μs	1.2μs	1.4μs	1.6μs

注1. リセット後の値です。

表24.9 区間6周期例(2)

カウントソースの周波数	9サイクル	10サイクル	11サイクル	12サイクル	13サイクル	14サイクル	15サイクル	16サイクル
4MHz	2.25μs	2.5μs	2.75μs	3.0μs	3.25μs	3.5μs	3.75μs	4.0μs
5MHz	1.8μs	2.0μs	2.2μs	2.4μs	2.6μs	2.8μs	3.0μs	3.2μs

### 24.2.7 SCUチャネル制御レジスタ (SCHCR)

アドレス 02C6h番地

ビット	b7	b6	b5	b4	b3	b2	b1	b0
シンボル	SCUMD	UPDOWN	—	CHC4	CHC3	CHC2	CHC1	CHC0
リセット後の値	0	0	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b0	CHC0	チャネル選択 ビット	<シングルモード時> b4 b3 b2 b1 b0 0 0 0 0 : CH0 0 0 0 1 : CH1 0 0 0 1 0 : CH2 0 0 0 1 1 : CH3 0 0 1 0 0 : CH4 0 0 1 0 1 : CH5 0 0 1 1 0 : CH6 0 0 1 1 1 : CH7 0 1 0 0 0 : CH8 0 1 0 0 1 : CH9 0 1 0 1 0 : CH10 0 1 0 1 1 : CH11 0 1 1 0 0 : CH12 0 1 1 0 1 : CH13 0 1 1 1 0 : CH14 0 1 1 1 1 : CH15 1 0 0 0 0 : CH16 1 0 0 0 1 : CH17 1 0 0 1 0 : CH18 1 0 0 1 1 : CH19 1 0 1 0 0 : CH20 1 0 1 0 1 : CH21 上記以外 : 設定しないでください	R/W
b1	CHC1		<スキャンモード時> b4 b3 b2 b1 b0 0 0 0 0 0 : 設定しないでください 0 0 0 0 1 : CH0~CH1 0 0 0 1 0 : CH0~CH2 0 0 0 1 1 : CH0~CH3 0 0 1 0 0 : CH0~CH4 0 0 1 0 1 : CH0~CH5 0 0 1 1 0 : CH0~CH6 0 0 1 1 1 : CH0~CH7 0 1 0 0 0 : CH8 0 1 0 0 1 : CH9 0 1 0 1 0 : CH10 0 1 0 1 1 : CH11 0 1 1 0 0 : CH12 0 1 1 0 1 : CH13 0 1 1 1 0 : CH14 0 1 1 1 1 : CH15 1 0 0 0 0 : CH16 1 0 0 0 1 : CH17 1 0 0 1 0 : CH18 1 0 0 1 1 : CH19 1 0 1 0 0 : CH20 1 0 1 0 1 : CH21 上記以外 : 設定しないでください	R/W
b2	CHC2			R/W
b3	CHC3			R/W
b4	CHC4			R/W
b5	—	何も配置されていない。書く場合、“0”を書いてください。読んだ場合、その値は“0”。		—
b6	UPDOWN	スキャン昇順/ 降順選択ビット	0 : 昇順 1 : 降順	R/W
b7	SCUMD	計測モード選択 ビット	0 : シングルモード 1 : スキャンモード	R/W

### 24.2.8 SCU チャネル制御カウンタ (SCUCHC)

アドレス 02C7h 番地

ビット	b7	b6	b5	b4	b3	b2	b1	b0
シンボル	—	—	—	SCUCHC4	SCUCHC3	SCUCHC2	SCUCHC1	SCUCHC0
リセット後の値	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
b0	SCUCHC0	チャネル制御用カウンタです。 SCHCR レジスタの CHC0～CHC4 ビットの値が、Status 2 で転送されます。	R
b1	SCUCHC1		R
b2	SCUCHC2		R
b3	SCUCHC3		R
b4	SCUCHC4		R
b5	—	何も配置されていない。書く場合、“0”を書いてください。読んだ場合、その値は“0”。	—
b6	—		
b7	—		

### 24.2.9 SCU フラグレジスタ(SCUFR)

アドレス 02C8h番地

ビット	b7	b6	b5	b4	b3	b2	b1	b0
シンボル	SIF	—	—	—	MVF	EWMER	OVFER	DTSR
リセット後の値	0	0	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b0	DTSR	データ転送ステータスフラグ	[ “0” になる条件] • データがRAMに転送完了したとき • SCUCR0 レジスタのSCUINIT ビットに “1” を書く(注1) [ “1” になる条件] データAをバッファに取り込んだとき	R
b1	OVFER	オーバフローエラーフラグ	[ “0” になる条件] • SCUCR0 レジスタのSCUINIT ビットに “1” を書く(注1) • プログラムで “0” を書く(注1) [ “1” になる条件] プライマリカウンタがオーバフローしたとき	R/W
b2	EWMER	ウェイトモード復帰エラーフラグ	[ “0” になる条件] • SCUCR0 レジスタのSCUINIT ビットに “1” を書く(注1) • プログラムで “0” を書く(注1) [ “1” になる条件] ウェイトモードでタッチセンサ計測中に、ウェイトモードから復帰したとき	R/W
b3	MVF	SCU動作フラグ	0 : センサコントロールユニット停止中 1 : センサコントロールユニット動作中	R
b4	—	何も配置されていない。書く場合、“0”を書いてください。読んだ場合、その値は“0”。		—
b5	—			
b6	—			
b7	SIF	SCU割り込み要求フラグ	[ “0” になる要因] 読んだ後、“0”を書く(注2) [ “1” になる要因] タッチセンサ計測完了時	R/W

注1. SCUCR0 レジスタのSCSTRT ビットを “0” (計測停止)にしたとき、DTSR ビットは “0” なりません。

注2. 書き込み結果は次のようにになります。

- 読んだ結果が “1” の場合、同じビットに “0” を書くと “0” になります。
- 読んだ結果が “0” の場合、同じビットに “0” を書いても変化しません(読んだ後で、“0” から “1” に変化した場合、“0” を書いても “1” のままで)。
- “1” を書いた場合は変化しません。

#### EWMER ビット(ウェイトモード復帰エラーフラグ)

ウェイトモードでタッチセンサ計測中に、ウェイトモードから復帰した場合のエラーフラグです。

### 24.2.10 SCUステータスカウンタ(SCUSTC)

アドレス 02C9h番地

ビット	b7	b6	b5	b4	b3	b2	b1	b0
シンボル	—	—	—	SSQ4	SSQ3	SSQ2	SSQ1	SSQ0
リセット後の値	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
b0	SSQ0	センサコントロールユニットのステータスカウンタです。	R/W
b1	SSQ1	次のとき、値は“00000b”になります。	R/W
b2	SSQ2	• タッチセンサ計測が終了し、割り込み要求が受け付けられたとき	R/W
b3	SSQ3	• SCUCR0レジスタのSCUINITビットに“1”を書く	R/W
b4	SSQ4	SCUCR0レジスタのSCSTRTビットを“0”(計測停止)にしたとき、値は変化しません ("00000b"になりません)。	R/W
b5	—	何も配置されていない。書く場合、“0”を書いてください。読んだ場合、その値は“0”。	—
b6	—		
b7	—		

### 24.2.11 SCUセカンダリカウンタ設定レジスタ(SCSCSR)

アドレス 02CAh番地

ビット	b7	b6	b5	b4	b3	b2	b1	b0
シンボル	—	—	—	SCSCS4	SCSCS3	SCSCS2	SCSCS1	SCSCS0
リセット後の値	0	0	0	0	0	1	1	1

ビット	シンボル	機能	R/W
b0	SCSCS0	セカンダリカウンタの設定値を格納するレジスタです。	R/W
b1	SCSCS1		R/W
b2	SCSCS2		R/W
b3	SCSCS3		R/W
b4	SCSCS4		R/W
b5	—	何も配置されていない。書く場合、“0”を書いてください。読んだ場合、その値は“0”。	—
b6	—		
b7	—		

### 24.2.12 SCUセカンダリカウンタ(SCUSCC)

アドレス 02CBh番地

ビット	b7	b6	b5	b4	b3	b2	b1	b0
シンボル	—	—	—	SCUSCC4	SCUSCC3	SCUSCC2	SCUSCC1	SCUSCC0
リセット後の値	0	0	0	0	0	1	1	1

ビット	シンボル	機能	R/W
b0	SCUSCC0	5ビットのアップダウンカウンタです。	R
b1	SCUSCC1	SCSCSRレジスタの値が、Status 3で転送されます。	R
b2	SCUSCC2		R
b3	SCUSCC3		R
b4	SCUSCC4		R
b5	—	何も配置されていない。書く場合、“0”を書いてください。読んだ場合、その値は“0”。	—
b6	—		
b7	—		

### 24.2.13 SCUディスティネーションアドレスレジスタ (SCUDAR)

アドレス 02CFh～02CEh 番地

ビット	b7	b6	b5	b4	b3	b2	b1	b0
シンボル	SCUDAR7	SCUDAR6	SCUDAR5	SCUDAR4	SCUDAR3	SCUDAR2	SCUDAR1	SCUDAR0
リセット後の値	0	0	0	0	0	0	0	0

ビット	b15	b14	b13	b12	b11	b10	b9	b8
シンボル	—	—	—	—	SCUDAR11	SCUDAR10	SCUDAR9	SCUDAR8
リセット後の値	0	0	0	0	1	1	0	0

ビット	シンボル	機能	R/W
b0	SCUDAR0	転送先の先頭アドレスを設定してください。	R/W
b1	SCUDAR1		R/W
b2	SCUDAR2		R/W
b3	SCUDAR3		R/W
b4	SCUDAR4		R/W
b5	SCUDAR5		R/W
b6	SCUDAR6		R/W
b7	SCUDAR7		R/W
b8	SCUDAR8		R/W
b9	SCUDAR9		R/W
b10	SCUDAR10		R/W
b11	SCUDAR11		R/W
b12	—	何も配置されていない。書く場合、“0”を書いてください。読んだ場合、その値は“0”。	—
b13	—		—
b14	—		—
b15	—		—

### 24.2.14 SCUデータバッファレジスタ (SCUDBR)

アドレス 02D1h～02D0h 番地

ビット	b7	b6	b5	b4	b3	b2	b1	b0
シンボル	SCUDBR7	SCUDBR6	SCUDBR5	SCUDBR4	SCUDBR3	SCUDBR2	SCUDBR1	SCUDBR0
リセット後の値	0	0	0	0	0	0	0	0

ビット	b15	b14	b13	b12	b11	b10	b9	b8
シンボル	—	—	—	—	—	—	—	SCUDBR8
リセット後の値	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
b0	SCUDBR0	データ1格納用バッファレジスタです。	R
b1	SCUDBR1	データ1確定後、プライマリカウンタ値が格納されます。	R
b2	SCUDBR2		R
b3	SCUDBR3		R
b4	SCUDBR4		R
b5	SCUDBR5		R
b6	SCUDBR6		R
b7	SCUDBR7		R
b8	SCUDBR8		R
b9	—	何も配置されていない。書く場合、“0”を書いてください。読んだ場合、その値は“0”。	—
b10	—		
b11	—		
b12	—		
b13	—		
b14	—		
b15	—		

### 24.2.15 SCU プライマリカウンタ(SCUPRC)

アドレス 02D3h～02D2h 番地

ビット	b7	b6	b5	b4	b3	b2	b1	b0
シンボル	SCUPRC7	SCUPRC6	SCUPRC5	SCUPRC4	SCUPRC3	SCUPRC2	SCUPRC1	SCUPRC0
リセット後の値	0	0	0	0	0	0	0	0

ビット	b15	b14	b13	b12	b11	b10	b9	b8
シンボル	—	—	—	—	—	—	—	SCUPRC8
リセット後の値	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
b0	SCUPRC0	9ビットのカウンタです。 上限値は1FFh。	R
b1	SCUPRC1		R
b2	SCUPRC2	オーバフローした場合は、SCUFRレジスタのOVFERビットが“1”になり、次の Status 21に進む。	R
b3	SCUPRC3		R
b4	SCUPRC4		R
b5	SCUPRC5		R
b6	SCUPRC6		R
b7	SCUPRC7		R
b8	SCUPRC8		R
b9	—	何も配置されていない。書く場合、“0”を書いてください。読んだ場合、その値は “0”。	—
b10	—		
b11	—		
b12	—		
b13	—		
b14	—		
b15	—		

### 24.2.16 タッチセンサ入力許可レジスタ0 (TSIER0)

アドレス 02DCh番地

ビット	b7	b6	b5	b4	b3	b2	b1	b0
シンボル	CH07E	CH06E	CH05E	CH04E	CH03E	CH02E	CH01E	CH00E
リセット後の値	0	0	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b0	CH00E	CH0許可ビット	0 : 禁止(I/Oポートとして使用できる) 1 : 許可(タッチセンサ入力端子)	R/W
b1	CH01E	CH1許可ビット		
b2	CH02E	CH2許可ビット		
b3	CH03E	CH3許可ビット		
b4	CH04E	CH4許可ビット		
b5	CH05E	CH5許可ビット		
b6	CH06E	CH6許可ビット		
b7	CH07E	CH7許可ビット		

TSIER0 レジスタは、SCUCR0 レジスタの SCUE ビットが “1” (動作許可) のときに有効です。

スキャンモード時、SCHCR レジスタの CHCi ビット ( $i = 0 \sim 4$ ) で設定した CH 範囲に関して、対象許可ビットを禁止にしても対象ビットを計測し、データを格納します。ただし、そのデータは無効です。

### 24.2.17 タッチセンサ入力許可レジスタ1 (TSIER1)

アドレス 02DDh番地

ビット	b7	b6	b5	b4	b3	b2	b1	b0
シンボル	CH15E	CH14E	CH13E	CH12E	CH11E	CH10E	CH09E	CH08E
リセット後の値	0	0	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b0	CH08E	CH8許可ビット	0 : 禁止(I/Oポートとして使用できる) 1 : 許可(タッチセンサ入力端子)	R/W
b1	CH09E	CH9許可ビット		
b2	CH10E	CH10許可ビット		
b3	CH11E	CH11許可ビット		
b4	CH12E	CH12許可ビット		
b5	CH13E	CH13許可ビット		
b6	CH14E	CH14許可ビット		
b7	CH15E	CH15許可ビット		

TSIER1 レジスタは、SCUCR0 レジスタの SCUE ビットが “1” (動作許可) のときに有効です。

### 24.2.18 タッチセンサ入力許可レジスタ2 (TSIER2)

アドレス 02DEh番地

ビット	b7	b6	b5	b4	b3	b2	b1	b0
シンボル	—	—	CH21E	CH20E	CH19E	CH18E	CH17E	CH16E
リセット後の値	0	0	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b0	CH16E	CH16許可ビット	0 : 禁止(I/Oポートとして使用できる) 1 : 許可(タッチセンサ入力端子)	R/W
b1	CH17E	CH17許可ビット		R/W
b2	CH18E	CH18許可ビット		R/W
b3	CH19E	CH19許可ビット		R/W
b4	CH20E	CH20許可ビット		R/W
b5	CH21E	CH21許可ビット		R/W
b6	—	何も配置されていない。書く場合、“0”を書いてください。読んだ場合、その値は“0”。		—
b7	—			

TSIER2 レジスタは、SCUCR0 レジスタの SCUE ビットが “1”(動作許可)のときに有効です。

スキャンモード時、SCHCR レジスタの CHCi ビット(i=0~4)で設定した CH 範囲に関して、対象許可ビットを禁止にしても対象ビットを計測し、データを格納します。ただし、そのデータは無効です。

## 24.3 動作説明

### 24.3.1 複数モードに関わる共通事項

#### 24.3.1.1 ステータスカウンタ

ステータスカウンタ動作は計測 STEP1 と、計測 STEP2 に分かれています。計測 STEP1 で CHxA の “L” を検出すると、計測 STEP2 へ移行します。計測精度を向上するために、可変区間を持ちます。各チャネルの計測ごとに、このステータスカウンタは動作します(Status 0～23 を繰り返します)。

表24.10にステータスを示します。

表24.10 ステータス

ステータスカウンタ					Status	端子状態			繰り 返し	動作
SSQ4	SSQ3	SSQ2	SSQ1	SSQ0		CHxC	CHxB	CHxA		
0	0	0	0	0	0	Hi-Z	Hi-Z	Hi-Z	↑ 計測 STEP1	停止状態、初期設定
0	0	0	0	1	1	Hi-Z	Hi-Z	Hi-Z		各種設定値の転送
0	0	0	1	0	2	"H"	Hi-Z	Hi-Z		TCS10～TCS16ビットによる可変区間1(1～128サイクル)、充電区間
0	0	0	1	1	3	Hi-Z	Hi-Z	Hi-Z		初期化
0	0	1	0	0	4	Hi-Z	Hi-Z	"L"		TCS20～TCS23ビットによる可変区間2(1～16サイクル) TCS2Cビットによりスキップ可能
0	0	1	0	1	5	Hi-Z	"L"	"L"		TCS30～TCS31ビットによる可変区間3(1～4サイクル)
0	0	1	1	0	6	Hi-Z	Hi-Z	Hi-Z		TCS40～TCS42ビットによる可変区間4(1～8サイクル) BCSHORTビットによってCHxB-CHxC短絡ON可能
0	0	1	1	1	7	Hi-Z	Hi-Z	Hi-Z		ダミーサイクル
0	1	0	0	0	8	Hi-Z	Hi-Z	Hi-Z		TCS50～TCS53ビットによる可変区間5(1～16サイクル) TCS5Cビットによりスキップ可能
0	1	0	0	1	9	Hi-Z	Hi-Z	Hi-Z		Main計測区間
0	1	0	1	0	10	Hi-Z	Hi-Z	Hi-Z	↓ 計測 STEP2	Main計測判定区間
0	1	0	1	1	11	Hi-Z	Hi-Z	Hi-Z		TCS60～TCS63ビットによる可変区間6(1～16サイクル) BCSHORTビットによってCHxB-CHxC短絡OFF可能
0	1	1	0	0	12	Hi-Z	Hi-Z	Hi-Z		ダミーサイクル
0	1	1	0	1	13	Hi-Z	Hi-Z	"L"		TCS20～TCS23ビットによる可変区間2(1～16サイクル) TCS2Cビットによりスキップ可能
0	1	1	1	0	14	Hi-Z	"L"	"L"		TCS30～TCS31ビットによる可変区間3(1～4サイクル)
0	1	1	1	1	15	Hi-Z	Hi-Z	Hi-Z		TCS40～TCS42ビットによる可変区間4(1～8サイクル) BCSHORTビットによってCHxB-CHxC短絡ON可能
1	0	0	0	0	16	Hi-Z	Hi-Z	Hi-Z		ダミーサイクル
1	0	0	0	1	17	Hi-Z	Hi-Z	Hi-Z		TCS50～TCS53ビットによる可変区間5(1～16サイクル) TCS5Cビットによりスキップ可能
1	0	0	1	0	18	Hi-Z	Hi-Z	Hi-Z		Main計測区間
1	0	0	1	1	19	Hi-Z	Hi-Z	Hi-Z		Main計測判定区間
1	0	1	0	0	20	Hi-Z	Hi-Z	Hi-Z		セカンダリカウンタ値判定( $n = 0?$ ) TCS60～TCS63ビットによる可変区間6(1～16サイクル) BCSHORTビットによってCHxB-CHxC短絡OFF可能
1	0	1	0	1	21	Hi-Z	Hi-Z	Hi-Z		DTC起動要求またはSDMA転送要求
1	0	1	1	0	22	Hi-Z	Hi-Z	Hi-Z		
1	0	1	1	1	23	Hi-Z	Hi-Z	Hi-Z		CHC0～CHC4ビットで選択したチャネルすべてを 計測したか分岐
1	1	0	0	0	24	Hi-Z	Hi-Z	Hi-Z		RAMへのデータ転送完了待ち
1	1	0	0	1	25	Hi-Z	Hi-Z	Hi-Z		センサコントロールユニット割り込み発生
0	0	0	0	0	0	Hi-Z	Hi-Z	Hi-Z		終了

BCSHORT : SCUCR0レジスタのビット

TCS10～TCS16、TCS2C : SCTCR0レジスタのビット

TCS20～TCS23、TCS30～TCS31 : SCTCR1レジスタのビット

TCS40～TCS42、TCS5C、TCS50～TCS53 : SCTCR2レジスタのビット

TCS60～TCS63 : SCTCR3レジスタのビット

CHC0～CHC4 : SCHCRレジスタのビット

### 24.3.1.2 ステータス区間調整

図24.3に示すようにステータス区間のタイミング調整をすることができます。




図24.3 ステータス区間調整

### 24.3.1.3 カウンタ動作

プライマリカウンタは16ビットアップカウンタ、セカンダリカウンタは5ビットアップダウンカウンタです。

プライマリカウンタは各チャネルで測定された“H”のカウンタ値、セカンダリカウンタはSCSCSRレジスタのSCSCS0～SCSCS4ビットで設定された値から、“L”を検出するごとにダウンカウントします。

計測データは1回目の“L”検出時のプライマリカウンタ値と、セカンダリカウンタ値が“0”になったときのプライマリカウンタ値を示します。このセカンダリカウンタは計測STEP2から起動し、“L”検出時にダウンカウント、“H”検出時にアップカウントします。ただし、SCSCS0～SCSCS4ビットで設定された値から、アップカウントによってオーバフローしません。

表24.11にカウンタ動作と計測データのイメージを示します。

### 24.3.1.4 計測データ

表24.11にカウンタ動作と計測データのイメージを示します。

1回目の“L”検出時のプライマリカウンタ値と、セカンダリカウンタ値が“0”になった時点でのプライマリカウンタ値を任意のRAMアドレスに格納します。1回の測定完了時に、データ1とデータ2を合わせて4バイトデータとして、計測データは転送されます。

CPU動作時は、DTCを使用してデータ転送します。ウェイトモード時は、センサコントロールユニット内蔵のSDMAを使用し、データを転送します。格納先RAMアドレスはDTDAR<sub>j</sub> (<sub>j</sub>=0～23) レジスタと、SCUDARレジスタに格納してください。DTCの設定については、「15. DTC」を参照してください。

表24.11 カウンタ動作と計測データのイメージ

	判定値	プライマリカウンタ値	セカンダリカウンタ値
計測STEP1	H	95	7
	H	96	7
	H	97	7
	H	98	7
	H	99	7
	L	100	7
計測STEP2	L	100	6
	H	101	7
	H	102	7
	H	103	7
	H	104	7
	H	105	7
	H	106	7
	H	107	7
	L	107	6
	L	107	5
	L	107	4
	L	107	3
	L	107	2
	L	107	1
	H	108	2
	L	108	1
	L	108	0

### 24.3.1.5 計測チャネルについて

CHxA、CHxB、CHxC、CH0～CH17の検出対象チャネルは、PDi ( $i = 0 \sim 4$ ) レジスタの対応する方向ビットを、“0”(入力モード)にしてください。ただし、Pi レジスタの対応するポートビット内容は不定です。

接触検出はCHxA (P0\_2)端子で行われます。接触検出しきい値は、VLT0 レジスタのVLT00～VLT01ビットで、設定してください。I/Oポートの設定については、「7. I/Oポート」を参照してください。

### 24.3.1.6 接触検出の開始条件

- ソフトウェアトリガ

SCUMR レジスタのSCCAP1～SCCAP0ビットが“00b”的とき、ソフトウェアトリガが選択されます。SCUCR0 レジスタのSCSTRT ビットを“1”(計測開始)にすると、検出を開始します。

- タイマRCからのトリガ

SCUMR レジスタのSCCAP1～SCCAP0ビットが“10b”的とき、タイマRCからの計測開始トリガが選択されます。

タイマRCからの計測開始トリガを使用する場合は、次の設定をしてください。

- SCUMR レジスタのSCCAP1～SCCAP0ビットを“10b”(タイマRCからの計測開始トリガ)にする。
- タイマRCをアウトプットコンペア機能(タイマモード、PWMモード、PWM2モード)で使用する。
- TRCADCR レジスタのADTRGjEビット(j=A、B、C、D)を“1”(TRCとTRCGRj レジスタのコンペア一致時にSCU トリガ発生)にする。
- SCUCR0 レジスタのSCSTRT ビットを“1”(計測開始)にする。

上記の設定後、TRCSR レジスタのIMFj ビットが“0”から“1”になると、接触検出を開始します。タイマRCのアウトプットコンペア機能(タイマモード、PWMモード、PWM2モード)の詳細は「19. タイマRC」、「19.5 タイマモード(アウトプットコンペア機能)」、「19.6 PWM モード」、「19.7 PWM2モード」を参照してください。

- 外部トリガ

SCUMR レジスタのSCCAP1～SCCAP0ビットが“11b”的とき、外部トリガ(SCUTRG)が選択されます。

外部トリガ(SCUTRG)を使用する場合は、次の設定をしてください。

- SCUMR レジスタのSCCAP1～SCCAP0ビットを“11b”(外部トリガ(SCUTRG))にする。
- INTEN レジスタのINT3EN ビットを“1”(許可)にする。
- PD3 レジスタのPD3\_3 ビットを“0”(入力モード)にする。
- SCUCR0 レジスタのSCSTRT ビットを“1”(計測開始)にする。

上記の設定後、SCUTRG端子の入力を“H”から“L”にすると、接触検出を開始します。

### 24.3.2 センサコントロールユニットの仕様と動作例

表24.12にセンサコントロールユニットの仕様を示します。

表24.12 センサコントロールユニットの仕様

項目		仕様
動作クロック(カウントソース)		f1、f2、f4(センサコントロールユニット動作クロックは、4MHzまたは5MHzに設定してください。)
端子	接触検出	18チャネル(CH0～CH17)
	システム端子	3チャネル(CHxA、CHxB、CHxC)
動作モード	シングルモード	<p>任意の1チャネルの接触検出を行う。</p> <ul style="list-style-type: none"> <li>SCHCR レジスタの SCUMD ビットを “0” に設定</li> <li>SCHCR レジスタの CHC0～CHC4 ビットで任意のチャネルを選択</li> <li>計測したい任意のチャネルを TSIERi (i = 0～2) レジスタの対応する許可ビットで “1” (許可) に設定</li> </ul>
	スキャンモード	<p>任意の複数チャネルの接触検出を行う。</p> <p>チャネルスキャン順については昇順と、降順を選択可能。</p> <ul style="list-style-type: none"> <li>SCHCR レジスタの SCUMD ビットを “1” に設定</li> <li>SCHCR レジスタの UPDOWN ビットで “0” (昇順)、 “1” (降順) を選択</li> <li>SCHCR レジスタの CHC0～CHC4 ビットで任意に選択する最大のチャネルを選択</li> <li>計測したい任意のチャネルを TSIERi (i = 0～2) レジスタの対応する許可ビットで “1” (許可) に設定</li> </ul>
検出回数		1回
検出しきい値		<p>CHxA (P0_2) 端子で接触検出する。</p> <ul style="list-style-type: none"> <li>検出しきい値は VLT0 レジスタの VLT00～VLT01 ビットで設定</li> </ul>
検出データの転送方法	CPU動作時	DTCによる転送 設定は「15. DTC」を参照してください。
	ウェイトモード時	センサコントロールユニット内の SDMA による転送
検出データの格納先		<p>RAM領域</p> <ul style="list-style-type: none"> <li>SCUDAR レジスタに先頭アドレスを設定</li> <li>DTC の DTDARj (j = 0～23) レジスタにも、同じ先頭アドレスを設定</li> </ul>
検出開始条件		<ul style="list-style-type: none"> <li>ソフトウェアトリガ</li> <li>タイマ RC からの計測開始トリガ</li> <li>外部トリガ(SCUTRG)</li> </ul>
検出停止条件		<ul style="list-style-type: none"> <li>検出、データ転送が完了し、割り込み要求を発生したとき。</li> <li>SCUCR0 レジスタの SCSTRT ビットをプログラムで “0” にする。 (プログラムで検出停止した場合、各カウンタの値は保持されます(リセット後の値になりません)。)</li> </ul>

### 24.3.2.1 動作例

図24.4にセンサコントロールユニットの検出動作例を示します。

CHxAで初回の“L”を検出することによって、計測STEP1からSTEP2へ移行します。計測STEP2へ移行後、セカンダリカウンタが動作します。




図24.4 センサコントロールユニットの検出動作例

## 24.4 計測動作原理

図24.5に計測部回路を示し、センサコントロールユニットの静電容量方式タッチ電極の計測動作原理を、以下に説明します。

動作原理は図24.5のとおりに抵抗、コンデンサを挿入した状態での説明となります。




図24.5 計測部回路

タッチ電極の容量計測は、Ccに充電した電荷を徐々に放電させ、その間にCHxAの電圧を計測することで行います。計測は次の手順で実行します。

- (1) CHxC端子を電源電圧(VCC)にして、Ccを充電します。
- (2) Ccの充電完了後、CHxA端子、CHxB端子をグランドレベル(VSS)にして、放電します。
- (3) 短時間放電した後、CHxA端子、CHxB端子、CHxC端子をハイインピーダンス(Hi-Z)にして、CHxA端子の電圧を計測します。このとき、図24.5のようにCHxA端子電圧をVa、CHxC端子電圧をVcとすると、電圧計測時のVaは、下記の(A)式で表されます。

図24.6にVa、Vcの時間変化を示します。

$$Va = \frac{Cr}{Cr + Cx} Vc \dots \dots \dots \text{(A)式}$$

- (4) 手順(2)、(3)を繰り返します。
- (5) VLT0レジスタ(入力しきい値制御レジスタ0)を使用し、CHxA端子の入力レベルを設定します。Vaが入力しきい値を下回るまでの放電回数をカウントします。セカンダリカウンタが“0”になるまでカウントします。
- (6) カウント値は、データ1とデータ2のプライマリカウンタ値となります。




図24.6 Va、Vcの時間変化

指がタッチ電極に近づくと、 $\Delta Cx$ の変化分が発生し、下記の(B)式のようになります。

$$Va = \frac{Cr}{Cr + Cx + \Delta Cx} Vc \dots \dots \dots \text{(B)式}$$

その結果、図24.7のようにCHxA端子の電圧レベルが変化し、カウント値が小さくなります。センサコントロールユニットはこの差分を検出することで、接触判定をします。




図24.7 接触／非接触による計測値の変化

## 24.5 センサコントロールユニット使用上の注意

### 24.5.1 A/Dコンバータ

センサコントロールユニットが動作中は、A/Dコンバータを使用(ADCON0 レジスタのADST ビットが“1”)しないでください。

### 24.5.2 検出データの格納先

SCUDAR レジスタに先頭アドレスを設定してください。

DCT の DTDAR<sub>j</sub> ( $j = 0 \sim 23$ ) レジスタにも、同じ先頭アドレスを設定してください。

DTC の設定については、「15. DTC」をご覧ください。

### 24.5.3 ウエイトモード

- ウエイトモードでセンサコントロールユニットを使用する場合、SCUCR0 レジスタのSCSTRT ビットを“1”(計測開始)にした直後、ウェイトモードに設定してください。  
接触検出中にウェイトモードから復帰した場合、SCUFR レジスタのEWMER ビットが“1”になります。そのときの検出データは、不定です。
- センサコントロールユニットが動作中(SCUCR0 レジスタのSCUE ビットが“1”)にウェイトモードへ移行する場合、CM3 レジスタのCM30 ビット(ウェイト制御ビット)を使用しないでください。WAIT 命令を使用してください。
- ウェイトモードでセンサコントロールユニットを使用する場合、FMR1 レジスタのWTFMACT ビットを“1”(ウェイトモード中フラッシュ動作)にしてください。

### 24.5.4 計測トリガ

- 強制停止中に計測開始トリガが発生した場合、すべてのカウンタ値が“0”になります。
- 計測動作中、SCUMR レジスタのSCCAP1 ~ SCCAP0 ビットを“10b”(タイマRCからの計測開始トリガ)から“11b”(外部トリガ(SCUTRG))にしたとき、SCUTRG 端子が“L”的場合、計測開始トリガとして認識されます。

### 24.5.5 充電時間

測定データが次の測定データに上書きされるのを防ぐため、センサコントロールユニットはDTC転送もしくは内蔵SDMA転送が終了するまで充電を維持します。

## 25. フラッシュメモリ

フラッシュメモリは、CPU書き換えモード、標準シリアル入出力モード、パラレル入出力モードの3つの書き換えモードがあります。

### 25.1 概要

表25.1にフラッシュメモリの性能概要を示します(表25.1に示す以外の項目は「表1.1および表1.2 R8C/3JTグループの仕様概要」を参照してください)。表25.2にフラッシュメモリ書き換えモードの概要を示します。

表25.1 フラッシュメモリの性能概要

項目	性能	
フラッシュメモリの動作モード	3モード(CPU書き換え、標準シリアル入出力、パラレル入出力)	
消去ブロック分割	図25.1を参照してください。	
プログラム方式	バイト単位	
イレーズ方式	ブロック消去	
プログラム、イレーズ制御方式(注1)	ソフトウェアコマンドによるプログラム、イレーズ制御	
書き換え制御方式	ブロック0~3 (プログラムROM)(注3)	ロックビットによるブロック単位の書き換えプロテクト制御
	ブロックA、B、C、D (データフラッシュ)	FMR1レジスタのFMR14、FMR15、FMR16、FMR17ビットによる ブロックA、B、C、Dに対する個別の書き換え制御
コマンド数	7コマンド	
プログラム、 イレーズ回数(注2)	ブロック0~3 (プログラムROM)(注3)	1,000回
	ブロックA、B、C、D (データフラッシュ)	10,000回
IDコードチェック機能	標準シリアル入出力モード対応	
ROMコードプロテクト	パラレル入出力モード対応	

注1. プログラム、イレーズを実行する場合は、電源電圧  $VCC = 2.7V \sim 5.5V$  の条件で行ってください。2.7V未満では、プログラム、イレーズを実行しないでください。

注2. プログラム、イレーズ回数の定義

プログラム、イレーズ回数はブロックごとのイレーズ回数です。

プログラム、イレーズ回数がn回( $n = 1,000, 10,000$ 回)の場合、ブロックごとにそれぞれn回ずつイレーズすることができます。例えば、1KBバイトブロックのブロックAについて、それぞれ異なる番地に1バイト書き込みを1024回に分けて行った場合、そのブロックをイレーズするとプログラム/イレーズ回数は1回と数えます。100回以上の書き換えを実施する場合は、実質的な書き換え回数を減少させるために、空き領域がなくなるまでプログラムを実施してからイレーズを行うようにすることと、特定ブロックのみの書き換えは避け、各ブロックへのプログラム、イレーズ回数を平準化するように書き換えを実施してください。また、ブロックごとに何回イレーズを実施したかを情報として残していただき、制限回数を設けていただくことをお勧めします。

注3. 製品によってブロック数およびブロックの分割が異なります。詳細は「図25.1 R8C/3JTグループのフラッシュメモリのブロック図」を参照してください。

表25.2 フラッシュメモリ書き換えモードの概要

フラッシュメモリ 書き換えモード	CPU書き換えモード	標準シリアル入出力モード	パラレル入出力モード
機能概要	CPUがソフトウェアコマンドを実行することにより、ユーザROM領域を書き換える	専用シリアルライタを使用して、ユーザROM領域を書き換える	専用パラレルライタを使用してユーザROM領域を書き換える
書き換えるできる領域	ユーザROM	ユーザROM	ユーザROM
書き換えプログラム	ユーザプログラム	標準ブートプログラム	—

## 25.2 メモリ配置

フラッシュメモリは、ユーザROM領域とブートROM領域(予約領域)に分けられます。

図25.1にR8C/3JTグループのフラッシュメモリのブロック図を示します。

ユーザROM領域にはプログラムROMとデータフラッシュがあります。

プログラムROM： 主にプログラムを格納するためのフラッシュメモリ

データフラッシュ： 主に書き換えが必要なデータを格納するためのフラッシュメモリ

ユーザROM領域はいくつかのブロックに分割されています。ユーザROM領域は、CPU書き換えモード、標準シリアル入出力モード、またはパラレル入出力モードで書き換えられます。

ブートROM領域は出荷時に標準シリアル入出力モードの書き換え制御プログラム(標準ブートプログラム)が格納されています。ブートROM領域は、ユーザROM領域とは別に存在します。




図25.1 R8C/3JTグループのフラッシュメモリのブロック図

### 25.3 フラッシュメモリ書き換え禁止機能

フラッシュメモリを簡単に読んだり書き換えることができないように、標準シリアル入出力モードにはIDコードチェック機能が、パラレル入出力モードにはROMコードプロテクト機能があります。

#### 25.3.1 IDコードチェック機能

IDコードチェック機能は、標準シリアル入出力モードで使用します。リセットベクタの3バイト(0FFFCh～0FFFFEh番地)が“FFFFFFh”ではない場合、シリアルライタやオンラインチップデバッグギングエミュレータから送られてくるIDコードと、フラッシュメモリに書かれている7バイトのIDコードが一致するか判定します。コードが一致しなければ、シリアルライタやオンラインチップデバッグギングエミュレータから送られてくるコマンドは受け付けません。IDコードチェック機能の詳細は、「12. IDコード領域」を参照してください。

### 25.3.2 ROMコードプロテクト機能

ROM コードプロテクトはパラレル入出力モード使用時、OFS レジスタを使用して、フラッシュメモリの内容の読み出し、書き換え、消去を禁止する機能です。

オプション機能選択領域の詳細は「13. オプション機能選択領域」を参照してください。

ROMCR ビットに “1”、ROMCP1 ビットに “0” を書くと、ROM コードプロテクトが有効になり、内蔵フラッシュメモリの内容の読み出し、書き換えが禁止されます。

一度、ROM コードプロテクトを有効にすると、パラレル入出力モードでは、内蔵フラッシュメモリの内容を書き換えできません。ROM コードプロテクトを解除する場合は、CPU 書き換えモードまたは標準シリアル入出力モードを使用して、OFS レジスタを含むブロックを消去してください。

### 25.3.3 オプション機能選択レジスタ (OFS)

アドレス 0FFFFh 番地

ビット	b7	b6	b5	b4	b3	b2	b1	b0
シンボル	CSPROINI	LVDAS	VDSEL1	VDSEL0	ROMCP1	ROMCR	—	WDTON
リセット後の値	ユーザの設定値(注1)							

ビット	シンボル	ビット名	機能	R/W
b0	WDTON	ウォッチドッグタイマ起動選択ビット	0 : リセット後、ウォッチドッグタイマは自動的に起動 1 : リセット後、ウォッチドッグタイマは停止状態	R/W
b1	—	予約ビット	“1”にしてください	R/W
b2	ROMCR	ROMコードプロテクト解除ビット	0 : ROMコードプロテクト解除 1 : ROMCP1 ビット有効	R/W
b3	ROMCP1	ROMコードプロテクトビット	0 : ROMコードプロテクト有効 1 : ROMコードプロテクト解除	R/W
b4	VDSEL0	電圧検出0レベル選択ビット(注2)	<sup>b5 b4</sup> 0 0 : 3.80Vを選択 (Vdet0_3) 0 1 : 2.85Vを選択 (Vdet0_2) 1 0 : 2.35Vを選択 (Vdet0_1) 1 1 : 1.90Vを選択 (Vdet0_0)	R/W
b5	VDSEL1			R/W
b6	LVDAS	電圧検出0回路起動ビット(注3)	0 : リセット後、電圧監視0リセット有効 1 : リセット後、電圧監視0リセット無効	R/W
b7	CSPROINI	リセット後カウントソース保護モード選択ビット	0 : リセット後、カウントソース保護モード有効 1 : リセット後、カウントソース保護モード無効	R/W

注1. OFS レジスタはフラッシュメモリ上にあり、SFR ではありません。ROM データとして、プログラムで適切な値を設定してください。

OFS レジスタに追加書き込みをしないでください。OFS レジスタを含むブロックを消去すると、OFS レジスタは “FFh” になります。

プランク出荷品の出荷時、OFS レジスタは “FFh” です。ユーザでの書き込み後は、書き込んだ値になります。書き込み出荷品の出荷時、OFS レジスタの値は、ユーザがプログラムで設定した値です。

注2. VDSEL0～VDSEL1 ビットで選択した電圧検出0レベルは、電圧監視0リセットおよびパワーオンリセットの両機能に、同じレベルで設定されます。

注3. パワーオンリセット、電圧監視0リセットを使用する場合、LVDAS ビットを “0” (リセット後、電圧監視0リセット有効)にしてください。

OFS レジスタの設定例は、「13.3.1 オプション機能選択領域の設定例」を参照してください。

#### LVDAS ビット(電圧検出0回路起動ビット)

電圧検出0回路で監視する Vdet0 電圧は、VDSEL0～VDSEL1 ビットで選択されます。

## 25.4 CPU書き換えモード

CPU書き換えモードでは、CPUがソフトウェアコマンドを実行することにより、ユーザROM領域を書き換えることができます。したがって、ROMライタなどを使用せずにマイクロコンピュータを基板に実装した状態で、ユーザROM領域を書き換えることができます。ソフトウェアコマンドは、ユーザROM領域の各ブロック領域のみに対して実行してください。

また、CPU書き換えモードで消去動作中に、消去動作を一時中断するイレーズサスペンド機能を持ちます。イレーズサスペンド中は、フラッシュメモリの読み出しままたはプログラムができます。

CPU書き換えモードには、イレーズライト0モード(EW0モード)とイレーズライト1モード(EW1モード)があります。

表25.3にEW0モードとEW1モードの違いを示します。

表25.3 EW0モードとEW1モードの違い

項目	EW0モード	EW1モード
動作モード	シングルチップモード	シングルチップモード
書き換え制御プログラムを配置できる領域	ユーザROM	ユーザROM
書き換え制御プログラムを実行できる領域	RAM(書き換え制御プログラムを転送して実行) ただし、データフラッシュ領域を書き換える場合は、プログラムROM領域上で実行可能。	ユーザROMまたはRAM
書き換えられる領域	ユーザROM	ユーザROM ただし、書き換え制御プログラムがあるブロックを除く
ソフトウェアコマンドの制限	—	プログラム、ブロックイレーズコマンド書き換え制御プログラムがあるブロックに対して実行禁止
プログラム、ブロックイレーズ後、イレーズサスペンド移行後のモード	リードアレイモード	リードアレイモード
プログラム、ブロックイレーズ実行中のCPUの状態	動作	<ul style="list-style-type: none"> <li>データフラッシュ領域をプログラム、ブロックイレーズ実行中、CPUは動作</li> <li>プログラムROM領域をプログラム、ブロックイレーズ実行中、CPUはホールド状態(入出力ポートはコマンド実行前の状態を保持)</li> </ul>
フラッシュメモリのステータス検知	プログラムでFSTレジスタのFST7、FST5、FST4ビットを読む	プログラムでFSTレジスタのFST7、FST5、FST4ビットを読む
イレーズサスペンドへの移行条件	<ul style="list-style-type: none"> <li>プログラムでFMR2レジスタのFMR20、FMR21ビットを“1”にする</li> <li>FMR2レジスタのFMR20とFMR22ビットが“1”かつ許可されたマスクブル割り込み要求が発生</li> </ul>	<ul style="list-style-type: none"> <li>プログラムでFMR2レジスタのFMR20、FMR21ビットを“1”にする (データフラッシュ領域を書き換え中)</li> <li>FMR2レジスタのFMR20とFMR22ビットが“1”かつ許可されたマスクブル割り込み要求が発生</li> </ul>
CPUクロック	最大20MHz	最大20MHz

### 25.4.1 フラッシュメモリステータスレジスタ(FST)

アドレス 01B2h番地

ビット	b7	b6	b5	b4	b3	b2	b1	b0
シンボル	FST7	FST6	FST5	FST4	—	LBDATA	BSYAEI	RDYSTI
リセット後の値	1	0	0	0	0	X	0	0

ビット	シンボル	ビット名	機能	R/W
b0	RDYSTI	フラッシュレディステータス割り込み要求フラグ(注1、4)	0 : フラッシュレディステータス割り込み要求なし 1 : フラッシュレディステータス割り込み要求あり	R/W
b1	BSYAEI	フラッシュアクセスエラー割り込み要求フラグ(注2、4)	0 : フラッシュアクセスエラー割り込み要求なし 1 : フラッシュアクセスエラー割り込み要求あり	R/W
b2	LBDATA	LBDATA モニタフラグ	0 : ロック状態 1 : 非ロック状態	R
b3	—	何も配置されていない。書く場合、“0”を書いてください。読んだ場合、その値は“0”。	—	—
b4	FST4	プログラムエラーフラグ(注3)	0 : プログラムエラーなし 1 : プログラムエラーあり	R
b5	FST5	イレーズエラー/ブランクチェックエラーフラグ(注3)	0 : イレーズエラー/ブランクチェックエラーなし 1 : イレーズエラー/ブランクチェックエラーあり	R
b6	FST6	イレーズサスペンドステータスフラグ	0 : イレーズサスペンド以外 1 : イレーズサスペンド中	R
b7	FST7	レディ/ビジーステータスフラグ	0 : ビジー 1 : レディ	R

注1. プログラムでRDYSTIビットを“1”(フラッシュレディステータス割り込み要求あり)にできません。

RDYSTIビットに“0”(フラッシュレディステータス割り込み要求なし)を書く場合は、書く前に読んでください(ダミーリード)。読んでから書くまでの間はフラッシュレディステータス要因によるDTC起動を禁止してください。

このビットを確認する場合には、FMR0レジスタのRDYSTIEビットを“1”(フラッシュレディステータス割り込み許可)にしてください。

注2. プログラムでBSYAEIビットを“1”(フラッシュアクセスエラー割り込み要求あり)にできません。

BSYAEIビットに“0”(フラッシュアクセスエラー割り込み要求なし)を書く場合は、書く前に読んでください(ダミーリード)。

このビットを確認する場合には、FMR0レジスタのBSYAEIEビットを“1”(フラッシュアクセスエラー割り込み許可)あるいはFMR0レジスタのCMDERIEビットを“1”(イレーズ/ライトエラー割り込み許可)にしてください。

注3. コマンドエラー時にも“1”(エラーあり)になります。

注4. このビットが“1”的とき、FMR0レジスタのFMR01ビットを“0”(CPU書き換えモード無効)にしないでください。

### RDYSTI ビット(フラッシュレディステータス割り込み要求フラグ)

FMR0 レジスタの RDYSTIE ビットが “1” (フラッシュレディステータス割り込み許可) で、自動書き込みまたは自動消去が終了、もしくはイレーズサスペンドモードに移行したときに RDYSTI ビットが “1” (フラッシュレディステータス割り込み要求あり) になります。

割り込み処理の中で、RDYSTI ビットを “0” (フラッシュレディステータス割り込み要求なし) にしてください。

#### [ “0” になる条件 ]

割り込み処理のプログラムで “0” にしてください。

#### [ “1” になる条件 ]

FMR0 レジスタの RDYSTIE ビットが “1” のときに、ビジーからレディに遷移すると、RDYSTI ビットは “1” になります。

ビジーからレディに変化するのは、次の状態のときです。

- フラッシュメモリのイレーズ／プログラム終了
- サスペンド受付
- 強制終了完了
- ロックビットプログラム終了
- リードロックビットステータス終了
- ブロックブランクチェック終了
- フラッシュメモリ停止が解除され、フラッシュメモリ読み出し可能となったとき

### BSYAEI ビット(フラッシュアクセスエラー割り込み要求フラグ)

FMR0 レジスタの BSYAEIE ビットが “1” (フラッシュアクセスエラー割り込み許可) で、自動書き込みまたは自動消去状態のブロックへアクセスした場合、または FMR0 レジスタの CMDERIE ビットが “1” (イレーズ／ライトエラー割り込み許可) のときに、イレーズエラーまたはプログラムエラーが発生した場合に、BSYAEI ビットが “1” (フラッシュアクセスエラー割り込み要求あり) になります。

割り込み処理の中で、BSYAEI ビットを “0” (フラッシュアクセスエラー割り込み要求なし) にしてください。

#### [ “0” になる条件 ]

- (1) 割り込み処理のプログラムで “0” にしてください。
- (2) クリアステータスレジスタコマンドを実行してください。

#### [ “1” になる条件 ]

- (1) FMR0 レジスタの BSYAEIE ビットが “1” のときに、フラッシュメモリがビジー状態で、イレーズ／ライトを実行している領域を読み／書きする。  
または、プログラム ROM 領域をイレーズ／ライト中にデータフラッシュ領域をリードする。  
(ただし、両者共に読み出し値は不定。書き込みは無効。)
- (2) FMR0 レジスタの CMDERIE ビットが “1” (イレーズ／ライトエラー割り込み許可) のときに、コマンドシーケンスエラー、イレーズエラー、ブランクチェックエラーまたはプログラムエラーが発生した場合。

### LBDATA ビット(LBDATA モニタフラグ)

ロックビットの状態を示す読み出し専用ビットです。ロックビットの状態を確認するためには、リードロックビットステータスコマンドを実行し、FST7 ビットが “1” (レディ) になった後で、LBDATA ビットを読んでください。

更新条件は、プログラム、イレーズ、リードロックビットステータスのコマンド発行時です。  
リードロックビットステータスコマンドを入力すると、FST7 ビットが “0” (ビジー) になります。

FST7 ビットが “1” (レディ) になった時点での LBDATA ビットにロックビットの状態が格納されます。  
次のコマンドが入力されるまで、LBDATA ビットのデータは保持されます。

### FST4ビット(プログラムエラーフラグ)

自動書き込みの状況を示す読み出し専用のビットです。プログラムエラーが発生すると“1”、それ以外のときは“0”となります。詳細は「25.4.12 フルステータスチェック」を参照してください。

### FST5ビット(イレーズエラー/ブランクチェックエラーフラグ)

自動消去またはブロックブランクチェックコマンドの状況を示す読み出し専用のビットです。イレーズエラーまたはブランクチェックエラーが発生すると“1”、それ以外のときは“0”となります。詳細は「25.4.12 フルステータスチェック」を参照してください。

### FST6ビット(イレーズサスペンドステータスフラグ)

サスペンドの状態を示す読み出し専用のビットです。イレーズサスペンドリクエストを受け付け、サスペンド状態に移行すると“1”になります。それ以外のときは“0”になります。

### FST7ビット(レディ/ビジーステータスフラグ)

FST7ビットが“0”(ビジー)のとき、フラッシュメモリは次の状態です。

- プログラム中
- イレーズ中
- ロックビットプログラム中
- リードロックビットステータス中
- ブロックブランクチェック中
- 強制停止動作中
- フラッシュメモリ停止中
- フラッシュメモリ復帰中

それ以外の場合は、FST7ビットが“1”(レディ)になります。

### 25.4.2 フラッシュメモリ制御レジスタ0 (FMR0)

アドレス 01B4h番地

ビット	b7	b6	b5	b4	b3	b2	b1	b0
シンボル	RDYSTIE	BSYAEIE	CMDERIE	CMDRST	FMSTP	FMR02	FMR01	—
リセット後の値	0	0	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b0	—	予約ビット	“0”にしてください	R/W
b1	FMR01	CPU書き換えモード選択ビット (注1、4)	0 : CPU書き換えモード無効 1 : CPU書き換えモード有効	R/W
b2	FMR02	EW1モード選択ビット(注1)	0 : EW0モード 1 : EW1モード	R/W
b3	FMSTP	フラッシュメモリ停止ビット(注2)	0 : フラッシュメモリ動作 1 : フラッシュメモリ停止 (低消費電力状態、フラッシュメモリ初期化)	R/W
b4	CMDRST	イレーズ/ライトシーケンスリセットビット(注3)	CMDRSTビットを“1”にすると、イレーズ/ライトシーケンスはリセットされ、イレーズ/ライトを強制停止させることができます。 読み出した場合は、“0”が読み出されます。	R/W
b5	CMDERIE	イレーズ/ライトエラー割り込み許可ビット	0 : イレーズ/ライトエラー割り込み禁止 1 : イレーズ/ライトエラー割り込み許可	R/W
b6	BSYAEIE	フラッシュアクセスエラー割り込み許可ビット	0 : フラッシュアクセスエラー割り込み禁止 1 : フラッシュアクセスエラー割り込み許可	R/W
b7	RDYSTIE	フラッシュレディステータス割り込み許可ビット	0 : フラッシュレディステータス割り込み禁止 1 : フラッシュレディステータス割り込み許可	R/W

注1. このビットを“1”にするときは、“0”を書いた後、続けて“1”を書いてください。また、“0”を書いた後、“1”を書くまでの間は、割り込みとDTC起動を禁止してください。

注2. FMSTPビットはRAMに転送したプログラムで書いてください。FMSTPビットはFMR01ビットが“1”(CPU書き換えモード有効)のとき、有効です。FMSTPビットを“1”(フラッシュメモリ停止)にする場合は、FSTレジスタのFST7ビットが“1”(レディ)のとき、設定してください。

注3. CMDRSTビットはFMR01ビットが“1”(CPU書き換えモード有効)かつFSTレジスタのFST7ビットが“0”(ビジー)のとき、有効です。

注4. FMR01ビットを“0”(CPU書き換えモード無効)にする場合は、FSTレジスタのRDYSTIビットが“0”(フラッシュレディステータス割り込み要求なし)、かつBSYAEIビットが“0”(フラッシュアクセスエラー割り込み要求なし)のとき、設定してください。

#### FMR01ビット(CPU書き換えモード選択ビット)

FMR01ビットを“1”(CPU書き換えモード有効)にすると、ソフトウェアコマンドの受け付けが可能になります。

#### FMR02ビット(EW1モード選択ビット)

FMR02ビットを“1”(EW1モード)にすると、EW1モードになります。

### FMSTPビット(フラッシュメモリ停止ビット)

フラッシュメモリの制御回路を初期化し、かつフラッシュメモリの消費電流を低減するためのビットです。FMSTPビットを“1”にすると、フラッシュメモリをアクセスできなくなります。したがって、FMSTPビットはRAMに転送したプログラムで書いてください。

高速オンチップオシレータモード、低速オンチップオシレータモード(XINクロック停止)でさらに低消費電力にする場合、FMSTPビットを“1”にしてください。詳細は「26.2.9 フラッシュメモリの停止」を参照してください。

なお、CPU書き換えモードが無効時にストップモードまたはウェイトモードに移行する場合は、自動的にフラッシュメモリの電源が切れ、復帰時に接続しますので、FMR0レジスタを設定する必要はありません。

また、FMSTPビットが“1”的とき(FMSTPビットを“1”から“0”へ変更直後のビジー中(FST7ビットが“0”的期間)も含む)は、同時に低消費電流リードモードにしないでください。




図25.2 低消費電流リードモードへの移行

### CMDRSTビット(イレーズ/ライトシーケンスリセットビット)

フラッシュメモリのシーケンスを初期化し、プログラム、ブロックイレーズコマンドを強制停止させるためのビットです。データフラッシュ領域へのプログラム/イレーズ中のシーケンスリセットの場合は、プログラムROM領域を読み出すことは可能です。

FMR0レジスタのCMDRSTビットによりプログラム、ブロックイレーズコマンドを強制停止した場合、FSTレジスタのFST7ビットが“1”(レディ)に復帰後、クリアステータスレジスタコマンドを実行してください。再度同じアドレスにプログラムする場合は、ブロックイレーズコマンドを再度実行し、ブロックイレーズが正常に終わったことを確認した上で、プログラムを行ってください。プログラム、ブロックイレーズコマンドを強制停止したアドレスおよびブロックがプログラム領域の場合、FMR1レジスタのFMR13ビットを“1”(ロックビット無効)にした後で、ブロックイレーズコマンドを再度実行してください。

また、イレーズサスペンド中にCMDRSTビットを“1”(イレーズ/ライト停止)にすると、サスペンドの状態も初期化されるため、ブロックイレーズをサスペンドしていたブロックに対しても、ブロックイレーズを再度実行してください。

CMDRSTビットを“1”(イレーズ/ライト停止)にしてから、td(CMDRST-READY)後に、実行中のコマンドが強制停止され、フラッシュメモリが読み出し可能になります。

### CMDERIE ビット(イレーズ/ライトエラー割り込み許可ビット)

次のエラーが発生したときに、フラッシュコマンドエラー割り込みを発生させることを許可するビットです。

- プログラムエラー
- ブロックイレーズエラー
- コマンドシーケンスエラー
- ブロックブランクチェックエラー

CMDERIE ビットを “1”(イレーズ/ライトエラー割り込み許可)にし、上記エラーが発生すると割り込みが発生します。

フラッシュコマンドエラー割り込みが発生した場合は、割り込み処理の中でクリアステータスレジスタコマンドを実行してください。

CMDERIE ビットを “0”(イレーズ/ライトエラー割り込み禁止)から “1”(イレーズ/ライトエラー割り込み許可)にする場合には、次のようにしてください。

- (1) クリアステータスレジスタコマンドを実行する。
- (2) CMDERIE ビットを “1” にする。

### BSYAEIE ビット(フラッシュアクセスエラー割り込み許可ビット)

書き換え中のフラッシュメモリに対して、アクセスした場合に、フラッシュアクセスエラー割り込みを発生させることを許可するビットです。

BSYAEIE ビットを “0”(フラッシュアクセスエラー割り込み禁止)から “1”(フラッシュアクセスエラー割り込み許可)にする場合には、次のようにしてください。

- (1) FST レジスタのBSYAEI ビットを読む(ダミーリード)。
- (2) BSYAEI ビットに “0”(フラッシュアクセスエラー割り込み要求なし)を書く。
- (3) BSYAEIE ビットを “1”(フラッシュアクセスエラー割り込み許可)にする。

### RDYSTIE ビット(フラッシュレディステータス割り込み許可ビット)

フラッシュシーケンスがビジーからレディ状態になったときに、フラッシュレディステータス割り込みを発生させることを許可するビットです。

RDYSTIE ビットを “0”(フラッシュレディステータス割り込み禁止)から “1”(フラッシュレディステータス割り込み許可)にする場合には、次のようにしてください。

- (1) FST レジスタのRDYSTI ビットを読む(ダミーリード)。
- (2) RDYSTI ビットに “0”(フラッシュレディステータス割り込み要求なし)を書く。
- (3) RDYSTIE ビットを “1”(フラッシュレディステータス割り込み許可)にする。

### 25.4.3 フラッシュメモリ制御レジスタ1 (FMR1)

アドレス 01B5h番地								
ビット	b7	b6	b5	b4	b3	b2	b1	b0
シンボル	FMR17	FMR16	FMR15	FMR14	FMR13	—	WTFMACT	—
リセット後の値	0	0	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b0	—	何も配置されていない。書く場合、“0”を書いてください。読んだ場合、その値は“0”。	—	—
b1	WTFMACT	ウェイトモードフラッシュメモリ停止ビット	0: ウェイトモード中フラッシュメモリ停止 1: ウェイトモード中フラッシュメモリ動作	R/W
b2	—	何も配置されていない。書く場合、“0”を書いてください。読んだ場合、その値は“0”。	—	—
b3	FMR13	ロックビット無効選択ビット(注1)	0: ロックビット有効 1: ロックビット無効	R/W
b4	FMR14	データフラッシュブロックA書き換え禁止ビット(注2、3)	0: 書き換え許可(ソフトウェアコマンド受付可能) 1: 書き換え禁止(ソフトウェアコマンドを受付ない、エラーにもならない)	R/W
b5	FMR15	データフラッシュブロックB書き換え禁止ビット(注2、3)	0: 書き換え許可(ソフトウェアコマンド受付可能) 1: 書き換え禁止(ソフトウェアコマンドを受付ない、エラーにもならない)	R/W
b6	FMR16	データフラッシュブロックC書き換え禁止ビット(注2、3)	0: 書き換え許可(ソフトウェアコマンド受付可能) 1: 書き換え禁止(ソフトウェアコマンドを受付ない、エラーにもならない)	R/W
b7	FMR17	データフラッシュブロックD書き換え禁止ビット(注2、3)	0: 書き換え許可(ソフトウェアコマンド受付可能) 1: 書き換え禁止(ソフトウェアコマンドを受付ない、エラーにもならない)	R/W

注1. FMR13ビットを“1”にするときは、“0”を書いた後、続けて“1”を書いてください。また、“0”を書いた後、“1”を書くまでの間は、割り込みとDTC起動を禁止してください。

注2. このビットを“0”にするときは、“1”を書いた後、続けて“0”を書いてください。また、“1”を書いた後、“0”を書くまでの間は、割り込みとDTC起動を禁止してください。

注3. FMR0レジスタのFMR01ビットを“0”(CPU書き換えモード無効)にすると“0”になります。

#### FMR13ビット(ロックビット無効選択ビット)

FMR13ビットを“1”(ロックビット無効)にすると、ロックビットを無効にできます。“0”にすると、ロックビットが有効になります。ロックビットについては「25.4.10 データ保護機能」を参照してください。

FMR13ビットは、ロックビット機能を無効にするだけであり、ロックビットデータは変化しません。ただし、FMR13ビットを“1”にした状態でブロックイレーズコマンドを実行すると、“0”(ロック状態)であったロックビットデータは、消去終了後には“1”(非ロック状態)になります。

##### [“0”になる条件]

次の条件が成立した時点で“0”になります。

- プログラムコマンド終了時点
- イレーズコマンド終了時点
- コマンドシーケンスエラー発生時点
- イレーズサスペンド移行時点
- FMR0レジスタのFMR01ビットが“0”(CPU書き換えモード無効)になった場合
- FMR0レジスタのFMSTPビットが“1”(フラッシュメモリ停止)になった場合
- FMR0レジスタのCMDRSTビットが“1”(イレーズ/ライト停止)になった場合

##### [“1”になる条件]

プログラムで“1”にしてください。

**FMR14ビット(データフラッシュブロックA書き換え禁止ビット)**

FMR14ビットが“0”的き、データフラッシュのブロックAはプログラムコマンド、ブロックイレーズコマンドを受け付けます。

**FMR15ビット(データフラッシュブロックB書き換え禁止ビット)**

FMR15ビットが“0”的き、データフラッシュのブロックBはプログラムコマンド、ブロックイレーズコマンドを受け付けます。

**FMR16ビット(データフラッシュブロックC書き換え禁止ビット)**

FMR16ビットが“0”的き、データフラッシュのブロックCはプログラムコマンド、ブロックイレーズコマンドを受け付けます。

**FMR17ビット(データフラッシュブロックD書き換え禁止ビット)**

FMR17ビットが“0”的き、データフラッシュのブロックDはプログラムコマンド、ブロックイレーズコマンドを受け付けます。

#### 25.4.4 フラッシュメモリ制御レジスタ2 (FMR2)

アドレス 01B6h番地								
ビット	b7	b6	b5	b4	b3	b2	b1	b0
シンボル	FMR27	—	—	—	—	FMR22	FMR21	FMR20
リセット後の値	0	0	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b0	FMR20	イレーズサスPEND許可ビット (注1)	0 : イレーズサスPEND禁止 1 : イレーズサスPEND許可	R/W
b1	FMR21	イレーズサスPENDリクエスト ビット(注2)	0 : イレーズリストート 1 : イレーズサスPENDリクエスト	R/W
b2	FMR22	割り込み要求サスPENDリクエ スト許可ビット(注1)	0 : 割り込み要求でイレーズサスPENDリクエスト禁止 1 : 割り込み要求でイレーズサスPENDリクエスト許可	R/W
b3	—	何も配置されていない。書く場合、“0”を書いてください。読んだ場合、その値は“0”。	—	—
b4	—	予約ビット	“0”にしてください	R/W
b5	—			
b6	—			
b7	FMR27	低消費電流リードモード許可 ビット(注1、3)	0 : 低消費電流リードモード禁止 1 : 低消費電流リードモード許可	R/W

注1. このビットを“1”にするときは、“0”を書いた後、続けて“1”を書いてください。また、“0”を書いた後、“1”を書くまでの間は、割り込みとDTC起動を禁止してください。

注2. FMR21ビットを“0”(イレーズリストート)にする場合は、FMR0レジスタのFMR01ビットが“1”(CPU書き換えモード有効)のとき、設定してください。

注3. CPUクロックを低速オンチップオシレータクロックの4分周、8分周または16分周のいずれかに設定した後、FMR27ビットを“1”にしてください。1分周(分周なし)、2分周では低消費電流リードモードを使用しないでください。

ウェイトモードまたはストップモードへ移行するときは、FMR27ビットを“0”(低消費電流リードモード禁止)にした後、移行してください。FMR27ビットが“1”(低消費電流リードモード許可)の状態で、ウェイトモードまたはストップモードへ移行しないでください。

#### FMR20ビット(イレーズサスPEND許可ビット)

FMR20ビットを“1”(許可)にすると、イレーズサスPEND機能が許可されます。

#### FMR21ビット(イレーズサスPENDリクエストビット)

FMR21ビットを“1”にすると、イレーズサスPENDモードに移行します。FMR22ビットが“1”(割り込み要求でイレーズサスPENDリクエスト許可)の場合、許可された割り込みの割り込み要求が発生すると、FMR21ビットは自動的に“1”(イレーズサスPENDリクエスト)になり、イレーズサスPENDモードに移行します。自動消去を再開するときは、FMR21ビットを“0”(イレーズリストート)にしてください。

##### [“0”になる条件]

プログラムで“0”にしてください。

##### [“1”になる条件]

- 割り込み要求発生時に、FMR22ビットが“1”(割り込み要求でイレーズサスPENDリクエスト許可)のとき。
- プログラムで“1”にしてください。

#### FMR22ビット(割り込み要求サスPENDリクエスト許可ビット)

FMR22ビットを“1”(割り込みでイレーズサスPENDリクエスト許可)にすると、自動消去中に、割り込み要求が発生したときに、自動的にFMR21ビットを“1”(イレーズサスPENDリクエスト)にします。

EW1モードでユーザROM領域を書き換え中にイレーズサスPENDを使用するときに、“1”にしてください。

## FMR27ビット(低消費電流リードモード許可ビット)

低速オンチップオシレータモード(XINクロック停止)のときに、FMR27ビットを“1”(低消費電流リードモード許可)にすると、フラッシュメモリ読み出し時の消費電流を低減できます。詳細は「26.2.10 低消費電流リードモード」を参照してください。

CPUクロックが低速オンチップオシレータクロックの4分周、8分周または16分周のいずれかで、低消費電流リードモードを使用できます。1分周(分周なし)、2分周では低消費電流リードモードを使用しないでください。CPUクロック分周比を設定した後、FMR27ビットを“1”にしてください。

ウェイトモードまたはストップモードへ移行するときは、FMR27ビットを“0”(低消費電流リードモード禁止)にした後、移行してください。FMR27ビットが“1”(低消費電流リードモード許可)の状態で、ウェイトモードまたはストップモードへ移行しないでください。

なお、FMR27ビットが“1”(低消費電流リードモード許可)のとき、プログラム、ブロックイレイズ、ロックビットプログラムコマンドを実行しないでください。また、FMSTPビットを“1”(フラッシュメモリ停止)から“0”(フラッシュメモリ動作)にする場合は、FMR27ビットが“0”(低消費電流リードモード禁止)のときに行ってください。

#### 25.4.5 EW0モード

FMR0レジスタのFMR01ビットを“1”(CPU書き換えモード有効)にするとCPU書き換えモードになり、ソフトウェアコマンドの受け付けが可能となります。このとき、FMR0レジスタのFMR02ビットが“0”なので、EW0モードになります。

プログラム、イレーズ動作の制御はソフトウェアコマンドで行います。プログラム、イレーズの終了時の状態などは、FSTレジスタで確認できます。

自動消去中にイレーズサスペンドに移行する場合は、FMR20ビットを“1”(イレーズサスペンド許可)、FMR21ビットを“1”(イレーズサスペンドリクエスト)にしてください。次に、FSTレジスタのFST7ビットが“1”(レディ)になったことを確認し、FST6ビットが“1”(イレーズサスペンド中)になったことを確認後、フラッシュメモリにアクセスしてください。(FST6ビットが“0”になったとき、消去終了です。)

FMR2レジスタのFMR21ビットを“0”(イレーズリストート)にすると、自動消去を再開します。また、自動消去の再開を確認する場合は、FSTレジスタのFST7ビットが“0”になったことを確認し、FST6ビットが“0”(イレーズサスペンド以外)になったことを確認してください。

#### 25.4.6 EW1モード

FMR0レジスタのFMR01ビットを“1”(CPU書き換えモード有効)にした後、FMR02ビットを“1”(EW1モード)にするとEW1モードになります。

プログラム、イレーズの終了時の状態などは、FSTレジスタで確認できます。

自動消去時、イレーズサスペンド機能を有効にする場合には、FMR2レジスタのFMR20ビットを“1”(サスペンド許可)にしてからロックイレーズコマンドを実行してください。ユーザROM領域を自動消去中にイレーズサスペンドに移行する場合は、FMR2レジスタのFMR22ビットを“1”(割り込み要求でイレーズサスペンドリクエスト許可)にしてください。また、イレーズサスペンドに移行するための割り込みはあらかじめ割り込み許可状態にしてください。

割り込み要求が発生すると、FMR2レジスタのFMR21ビットは自動的に“1”(イレーズサスペンドリクエスト)になり、td(SR-SUS)後に、自動消去が中断されます。割り込み処理終了後、FMR21ビットを“0”(イレーズリストート)にして自動消去を再開させてください。

### 25.4.7 サスPEND動作

サスPEND機能は自動消去の途中で、その動作を一時中断する機能です。

自動消去を中断したとき、次の動作が実行できます。(「表25.4 サスPEND中に実行できる動作」参照)

- データフラッシュの任意のブロックの自動消去をサスPENDした場合、データフラッシュの別のブロックへの自動書き込み、および読み出しが実行できます。
- データフラッシュの自動消去をサスPENDした場合、プログラムROMへの自動書き込みおよび読み出しが実行できます。
- プログラムROMの任意のブロックの自動消去をサスPENDした場合、プログラムROMの別のブロックへの自動書き込み、および読み出しが実行できます。
- プログラムROMの自動消去をサスPENDした場合、データフラッシュへの自動書き込みおよび読み出しが実行できます。
- サスPENDを確認する場合、FST7ビットが“1”(レディ)となったことを確認後、FST6ビットが“1”(イレーズサスPEND中)になったことで、サスPENDしたことを確認してください。(FST6ビットが“0”(イレーズサスPEND以外)となったときは、消去終了です。)

図25.3にサスPEND動作に関するタイミングを示します。

表25.4 サスPEND中に実行できる動作

		サスPEND中の動作											
		データフラッシュ (サスPEND移行前の イレーズ実行ブロック)			データフラッシュ (サスPEND移行前の イレーズ未実行ブロック)			プログラムROM (サスPEND移行前の イレーズ実行ブロック)			プログラムROM (サスPEND移行前の イレーズ未実行ブロック)		
		イレーズ	プログラム	リード	イレーズ	プログラム	リード	イレーズ	プログラム	リード	イレーズ	プログラム	リード
サスPEND 移行前の イレーズ 実行領域	データ フラッシュ	×	×	×	×	○	○	—	—	—	×	○	○(注5)
	プログラム ROM	—	—	—	×	○	○	×	×	×	×	○	○

注1. ○はサスPEND機能を使用することで動作可能、×は動作禁止、—は組み合わせなし

注2. プログラム中はサスPENDできません。

注3. イレーズはブロックイレーズを、プログラムはプログラム、ロックビットプログラム、リードロックビットステータスの各コマンドを実行できます。

クリアステータスレジスタコマンドは、FSTレジスタのFST7ビットが“1”(レディ)で実行できます。

サスPEND中、ブロックプランクチェックは動作禁止です。

注4. イレーズサスPEND移行直後は、リードアレイモードになります。

注5. データフラッシュをプログラムあるいはブロックイレーズ動作中に、BGO機能によりプログラムROM領域を読み出すことができます。




図25.3 サスPEND動作に関するタイミング

### 25.4.8 各モードの設定と解除方法

図25.4にEW0モードの設定と解除方法を、図25.5にEW0モード(データフラッシュを書き換える場合)、EW1モードの設定と解除方法を示します。




図25.4 EW0モードの設定と解除方法




図25.5 EW0モード(データフラッシュを書き換える場合)、EW1モードの設定と解除方法

### 25.4.9 BGO (バックグラウンドオペレーション)機能

データフラッシュをプログラムあるいはブロックイレーズ動作中に、プログラムROM領域を指定するとアレイデータを読み出すことができます。このためにソフトウェアコマンドをライトする必要がありません。アクセス時間は通常のリード動作と同じです。

なお、データフラッシュのプログラムあるいはブロックイレーズ動作中に、他のデータフラッシュのブロックの読み出しができません。

図25.6にBGO機能を示します。




図25.6 BGO機能

### 25.4.10 データ保護機能

フラッシュメモリのプログラムROMの各ブロックは、不揮発性のロックビットを持っています。ロックビットは、FMR1レジスタのFMR13ビットが“0”(ロックビット有効)のときに有効です。ロックビットにより、ブロックごとにプログラム、イレーズを禁止(ロック)できます。したがって、誤ってデータを書いたり、消したりすることを防げます。ロックビットによるブロックの状態を次に示します。

- ロックビットデータが“0”的とき：ロック状態(そのブロックはプログラム、イレーズできない)
- ロックビットデータが“1”的とき：非ロック状態(そのブロックはプログラム、イレーズできる)

ロックビットデータは、ロックビットプログラムコマンドを実行すると、“0”(ロック状態)に、ブロックを消去すると“1”(非ロック状態)になります。ロックビットデータだけをコマンドで“1”にすることはできません。

ロックビットデータは、リードロックビットステータスコマンドで読みます。

FMR13ビットを“1”(ロックビット無効)にすると、ロックビットの機能が無効になり、全ブロックが非ロック状態になります(各ロックビットデータは変化しません)。FMR13ビットを“0”にすると、ロックビットの機能が有効になります(ロックビットデータは保持されています)。

FMR13ビットが“1”的状態で、ブロックイレーズコマンドを実行すると、ロックビットにかかわらず、対象となるブロックが消去されます。消去終了後、イレーズ対象のブロックのロックビットは“1”になります。

各コマンドの詳細は、「25.4.11 ソフトウェアコマンド」を参照してください。

FMR13ビットは自動消去終了後、“0”になります。FMR13ビットは以下のいずれかの条件が成立した場合に“0”になります。別のロック状態のブロックをイレーズまたは、プログラムする場合は、再度、FMR13ビットを“1”にし、ブロックイレーズコマンドまたは、プログラムコマンドを実行して下さい。

- FSTレジスタのFST7ビットが“0”(ビジー)から“1”(レディ)になった場合
- コマンドシーケンスエラーが発生した場合
- FMR0レジスタのFMR01ビットが“0”(CPU書き換えモード無効)になった場合
- FMR0レジスタのFMSTPビットが“1”(フラッシュメモリ停止)になった場合
- FMR0レジスタのCMDRSTビットが“1”(イレーズ/ライト停止)になった場合

図25.7にFMR13ビットの動作に関するタイミングを示します。




図25.7 FMR13ビットの動作に関するタイミング

### 25.4.11 ソフトウェアコマンド

ソフトウェアコマンドについて次に説明します。コマンド、データの読み出し、書き込みは8ビット単位で行ってください。

なお、ソフトウェアコマンド一覧で示されるコマンド以外を、入力しないようにしてください。

表25.5 ソフトウェアコマンド一覧表

ソフトウェアコマンド	第1バスサイクル			第2バスサイクル		
	モード	アドレス	データ	モード	アドレス	データ
リードアレイ	ライト	×	FFh			
クリアステータスレジスタ	ライト	×	50h			
プログラム	ライト	WA	40h	ライト	WA	WD
ロックイレーズ	ライト	×	20h	ライト	BA	D0h
ロックビットプログラム	ライト	BT	77h	ライト	BT	D0h
リードロックビットステータス	ライト	×	71h	ライト	BT	D0h
ロックブランクチェック	ライト	×	25h	ライト	BA	D0h

WA : 書き込み番地

WD : 書き込みデータ

BA : ブロックの任意の番地

BT : ブロックの先頭番地

× : ユーザROM領域内の任意の番地

#### 25.4.11.1 リードアレイ

フラッシュメモリを読むコマンドです。

第1バスサイクルで “FFh” を書くと、リードアレイモードになります。次のバスサイクル以降で読む番地を入力すると、指定した番地の内容が8ビット単位で読みます。

リードアレイモードは他のコマンドが書かれるまで保持されるので、複数の番地の内容を続けて読みます。

また、リセット解除後、プログラム、ロックイレーズ、ロックブランクチェック、リードロックビットステータス、クリアステータスレジスタコマンド後、もしくはイレーズサスペンド移行後はリードアレイモードになります。

#### 25.4.11.2 クリアステータスレジスタ

FST レジスタのFST4～FST5ビットを “0” にするコマンドです。

第1バスサイクルで “50h” を書くと、FST レジスタのFST4～FST5ビットが “0” になります。

### 25.4.11.3 プログラム

1バイト単位でフラッシュメモリにデータを書くコマンドです。

書き込み番地に第1バスサイクルで“40h”を書き、第2バスサイクルでデータを書くと自動書き込み(データのプログラムとベリファイ)を開始します。第1バスサイクルにおけるアドレス値は、第2バスサイクルで指定する書き込み番地と同一番地にしてください。

自動書き込み終了はFSTレジスタのFST7ビットで確認できます。FST7ビットは、自動書き込み期間中は“0”、終了後は“1”になります。

自動書き込み終了後、FSTレジスタのFST4ビットで自動書き込みの結果を知ることができます。  
(「25.4.12 フルステータスチェック」参照)

既にプログラムされた番地に対する追加書き込みはしないでください。

プログラムROMの各ブロックはロックビットによりプログラムコマンドを禁止できます。

また、FMR1レジスタのFMR14ビットが“1”(書き換え禁止)のときはデータフラッシュブロックAに対するプログラムコマンド、FMR15ビットが“1”(書き換え禁止)のときはデータフラッシュブロックBに対するプログラムコマンド、FMR16ビットが“1”(書き換え禁止)のときはデータフラッシュブロックCに対するプログラムコマンド、FMR17ビットが“1”(書き換え禁止)のときはデータフラッシュブロックDに対するプログラムコマンドが受け付けられません。

図25.8にプログラムフローチャート(フラッシュレディステータス割り込み禁止)を、図25.9にプログラムフローチャート(フラッシュレディステータス割り込み許可)を示します。

EW1モードでは、書き換え制御プログラムが配置されている番地に対して、このコマンドを実行しないでください。

FMR0レジスタのRDYSTIEビットが“1”(フラッシュレディステータス割り込み許可)のときは、自動書き込み終了でフラッシュレディステータス割り込みを発生させることができます。割り込みルーチンの中でFSTレジスタを読み出すことにより、自動書き込みの結果を知ることができます。




図25.8 プログラムフローチャート(フラッシュレディステータス割り込み禁止)




図25.9 プログラムフローチャート(フラッシュレディステータス割り込み許可)

#### 25.4.11.4 ブロックイレーズ

第1バスサイクルで“20h”、第2バスサイクルで“D0h”をブロックの任意の番地に書くと指定されたブロックに対し、自動消去(イレーズとイレーズペリファイ)を開始します。

自動消去の終了は、FSTレジスタのFST7ビットで確認できます。FST7ビットは、自動消去期間中は、“0”、終了後は“1”になります。また、自動消去の終了後、ブロック内のデータはすべて“FFh”になります。

自動消去終了後、FSTレジスタのFST5ビットで、自動消去の結果を知ることができます。(「25.4.12 フルステータスチェック」参照)

プログラムROMの各ブロックはロックビットによりブロックイレーズコマンドを禁止できます。

また、FMR1レジスタのFMR14ビットが“1”(書き換え禁止)のときはデータフラッシュブロックAに対するブロックイレーズコマンド、FMR15ビットが“1”(書き換え禁止)のときはデータフラッシュブロックBに対するブロックイレーズコマンド、FMR16ビットが“1”(書き換え禁止)のときはデータフラッシュブロックCに対するブロックイレーズコマンド、FMR17ビットが“1”(書き換え禁止)のときはデータフラッシュブロックDに対するブロックイレーズコマンドが受け付けられません。

図25.10にブロックイレーズフローチャート(フラッシュレディステータス割り込み禁止)を、図25.11にブロックイレーズフローチャート(フラッシュレディステータス割り込み禁止かつサスPEND許可)を、図25.12にブロックイレーズフローチャート(フラッシュレディステータス割り込み許可かつサスPEND許可)を示します。

EW1モードでは、書き換え制御プログラムが配置されているブロックに対して、このコマンドを実行しないでください。

FMR0レジスタのRDYSTIEビットが“1”(フラッシュレディステータス割り込み許可)のときは、自動消去終了でフラッシュレディステータス割り込みを発生させることができます。RDYSTIEビットが“1”かつFMR2レジスタのFMR20ビットが“1”(イレーズサスPEND許可)のときは、FMR21ビットを“1”(イレーズサスPENDリクエスト)にし、自動消去が中断されるとフラッシュレディステータス割り込みが発生します。割り込みルーチンの中でFSTレジスタを読み出すことにより、自動消去の結果を知ることができます。




図25.10 ブロックイレーズフローチャート(フラッシュレディステータス割り込み禁止)




図25.11 ブロックイレーズフローチャート(フラッシュレディステータス割り込み禁止かつサスペンド許可)




図25.12 ブロックイレーズフローチャート(フラッシュレディステータス割り込み許可かつサスPEND許可)

### 25.4.11.5 ロックビットプログラム

プログラムROM領域内の任意のブロックのロックビットを“0”(ロック状態)にするコマンドです。

第1バスサイクルで“77h”、第2バスサイクルで“D0h”をロックの先頭番地に書くと、指定されたブロックのロックビットに“0”が書かれます。第1バスサイクルにおけるアドレス値は、第2バスサイクルで指定するブロックの先頭番地と同一番地にしてください。

図25.13にロックビットプログラムフローチャートを示します。ロックビットの状態(ロックビットデータ)は、リードロックビットステータスコマンドで読みます。

ロックビットの書き込みの終了は、FSTレジスタのFST7ビットで確認できます。

なお、ロックビットの機能、ロックビットを“1”(非ロック状態)にする方法については「25.4.10 データ保護機能」を参照してください。




図25.13 ロックビットプログラムフローチャート

### 25.4.11.6 リードロックビットステータス

プログラムROM領域内の任意のブロックのロックビットの状態を読むコマンドです。

第1バスサイクルで“71h”、第2バスサイクルでブロックの先頭番地に“D0h”を書くと、指定されたブロックのロックビットの状態が、FSTレジスタのLBDATAビットに格納されます。FSTレジスタのFST7ビットが“1”(レディ)になった後、LBDATAビットを読んでください。

図25.14にリードロックビットステータスフローチャートを示します。




図25.14 リードロックビットステータスフローチャート

### 25.4.11.7 ブロックブランクチェック

任意のブロック内のすべての番地が、ブランクデータ “FFh” であることを確認するコマンドです。

第1バスサイクルで “25h”、第2バスサイクルでブロックの任意の番地に “D0h” を書くと、指定されたブロック内のブランクチェックを開始します。ブランクチェックの終了は、FST レジスタの FST7 ビットで確認できます。FST7 ビットは、ブランクチェック期間中は “0”、終了後は “1” になります。

ブランクチェック終了後、FST レジスタの FST5 ビットで、ブランクチェックの結果を知ることができます。（「25.4.12 フルステータスチェック」参照）。なお、このコマンドはチェックしたいブロックが書き込みされていないことをチェックするためのものであり、イレーズの正常終了の確認にはフルステータスチェックを行ってください。

FST6 ビットが “1”（イレーズサスペンド中）のときは、ブロックブランクチェックコマンドを実行しないでください。

図25.15にブロックブランクチェックフローチャートを示します。




図25.15 ブロックブランクチェックフローチャート

なお、本コマンドはライタメーカー向けを想定したものであり、一般ユーザ向けのコマンドではありません。

### 25.4.12 フルステータスチェック

エラーが発生すると、FST レジスタの FST4～FST5 ビットが “1” になり、各エラーの発生を示します。したがって、これらのステータスをチェック(フルステータスチェック)することにより、実行結果を確認できます。

表 25.6 にエラーと FST レジスタの状態を、図 25.16 にフルステータスチェックフローチャート、各エラー発生時の対処方法を示します。

表 25.6 エラーと FST レジスタの状態

FST レジスタの状態		エラー	エラー発生条件
FST5	FST4		
1	1	コマンドシーケンスエラー	<ul style="list-style-type: none"> <li>コマンドを正しく書かなかったとき</li> <li>ブロックイレーズコマンドの第2バスサイクルのデータに書いても良い値(“D0h”または“FFh”)以外のデータを書いたとき(注1)</li> <li>サスPEND中のイレーズコマンドを実行</li> <li>サスPEND中のブロックへのコマンドを実行</li> </ul>
1	0	イレーズエラー	ブロックイレーズコマンドを実行し、正しく自動消去されなかったとき
		ブランクチェックエラー	ブロックブランクチェックコマンドを実行し、ブランクデータ “FFh” 以外のデータを読み出したとき
0	1	プログラムエラー	プログラムコマンドを実行し、正しく自動書き込みされなかったとき
		ロックビットプログラムエラー	ロックビットコマンドを実行し、ロックビットが “0” (ロック状態)にならなかったとき

注1. これらのコマンドの第2バスサイクルで “FFh” を書くと、リードアレイモードになり、同時に、第1バスサイクルで書いたコマンドコードは無効になります。




図25.16 フルステータスチェックフローチャート、各エラー発生時の対処方法

## 25.5 標準シリアル入出力モード

標準シリアル入出力モードでは、本マイコンに対応したシリアルライタを使用して、マイコンを基板に実装した状態で、ユーザROM領域を書き換えることができます。

標準シリアル入出力モードには3つのモードがあります。

- 標準シリアル入出力モード1.....クロック同期形シリアルI/Oを用いてシリアルライタと接続
- 標準シリアル入出力モード2.....クロック非同期形シリアルI/Oを用いてシリアルライタと接続
- 標準シリアル入出力モード3.....特別なクロック非同期形シリアルI/Oを用いてシリアルライタと接続

本マイコンは標準シリアル入出力モード2と標準シリアル入出力モード3を使用できます。

シリアルライタとの接続例は「付録2. シリアルライタとオンチップデバッグエミュレータとの接続例」を参照してください。シリアルライタについては、各メーカにお問い合わせください。また、シリアルライタの操作方法については、シリアルライタのユーザーズマニュアルを参照してください。

表25.7に端子の機能説明(フラッシュメモリ標準シリアル入出力モード2)を、図25.17に標準シリアル入出力モード2を使用する場合の端子処理例を、表25.8に端子の機能説明(フラッシュメモリ標準シリアル入出力モード3)を、図25.18に標準シリアル入出力モード3を使用する場合の端子処理例を示します。

なお、表25.8に示した端子処理を行い、ライタを使ってフラッシュメモリを書き換えた後、シングルチップモードでフラッシュメモリ上のプログラムを動作させる場合は、MODE端子に“H”を入力して、ハードウェアリセットしてください。

### 25.5.1 IDコードチェック機能

シリアルライタから送られてくるIDコードと、フラッシュメモリに書かれているIDコードが一致するかどうかを判定します。

IDコードチェック機能の詳細は、「12. IDコード領域」を参照してください。

表25.7 端子の機能説明(フラッシュメモリ標準シリアル入出力モード2)

端子名	名称	入出力	機能
VCC、VSS	電源入力		VCC端子にはプログラム、イレーズの保証電圧を、VSSには0Vを入力してください。
RESET	リセット入力	入力	リセット入力端子です。
P4_6/XIN	P4_6入力/クロック入力	入力	XIN端子とXOUT端子の間にはセラミック共振子、または水晶発振子を接続してください。
P4_7/XOUT	P4_7入力/クロック出力	入出力	
P0_0～P0_7	入力ポートP0	入力	“H”を入力、“L”を入力、または開放してください。
P1_0～P1_3、P1_6、P1_7	入力ポートP1	入力	“H”を入力、“L”を入力、または開放してください。
P2_0～P2_6	入力ポートP2	入力	“H”を入力、“L”を入力、または開放してください。
P3_1、P3_3～P3_5、P3_7	入力ポートP3	入力	“H”を入力、“L”を入力、または開放してください。
P4_2/VREF、P4_5	入力ポートP4	入力	“H”を入力、“L”を入力、または開放してください。
MODE	MODE	入出力	“L”を入力してください。
P1_4	TXD出力	出力	シリアルデータの出力端子です。
P1_5	RXD入力	入力	シリアルデータの入力端子です。





図25.17 標準シリアル入出力モード2を使用する場合の端子処理例

表25.8 端子の機能説明(フラッシュメモリ標準シリアル入出力モード3)

端子名	名称	入出力	機能
VCC、VSS	電源入力		VCC端子にはプログラム、イレーズの保証電圧を、VSSには0Vを入力してください。
RESET	リセット入力	入力	リセット入力端子です。
P4_6/XIN	P4_6入力/クロック入力	入力	外付けの発振子を接続する場合、XIN端子とXOUT端子の間にはセラミック共振子、または水晶発振子を接続してください。
P4_7/XOUT	P4_7入力/クロック出力	入出力	入力ポートとして使用する場合、“H”を入力、“L”を入力、または開放してください。
P0_0～P0_7	入力ポートP0	入力	“H”を入力、“L”を入力、または開放してください。
P1_0～P1_7	入力ポートP1	入力	“H”を入力、“L”を入力、または開放してください。
P2_0～P2_6	入力ポートP2	入力	“H”を入力、“L”を入力、または開放してください。
P3_1、P3_3～P3_5、P3_7	入力ポートP3	入力	“H”を入力、“L”を入力、または開放してください。
P4_2/VREF、P4_5	入力ポートP4	入力	“H”を入力、“L”を入力、または開放してください。
MODE	MODE	入出力	シリアルデータの入出力端子です。フラッシュライタに接続してください。



- 注1. ライタによって制御する端子、外付け回路が違います。詳しくは、ライタのマニュアルを参照してください。
- 注2. この例では、ライタを接続することによって、シングルチップモードと標準シリアル入出力モードを切り替えています。
- 注3. オンチップオシレータクロックで動作させる場合、発振回路を接続する必要はありません。

図25.18 標準シリアル入出力モード3を使用する場合の端子処理例

## 25.6 パラレル入出力モード

パラレル入出力モードは内蔵フラッシュメモリに対する操作(リード、プログラム、イレーズなど)に必要なソフトウェアコマンド、アドレス、データをパラレルに入出力するモードです。

本マイコンに対応したパラレルライタを使用してください。パラレルライタについては、各メーカーにお問い合わせください。また、パラレルライタの操作方法については、パラレルライタのユーザーズマニュアルを参照してください。

パラレル入出力モードでは、図25.1に示すユーザROM領域の書き換えができます。

### 25.6.1 ROMコードプロテクト機能

ROMコードプロテクトはフラッシュメモリの読み出し、書き換えを禁止する機能です(「25.3.2 ROMコードプロテクト機能」参照)。

## 25.7 フラッシュメモリ使用上の注意

### 25.7.1 CPU書き換えモード

#### 25.7.1.1 使用禁止命令

EW0モードでプログラムROM領域を書き換え中は、次の命令はフラッシュメモリ内部のデータを参照するため、使用できません。

UND命令、INTO命令、BRK命令

#### 25.7.1.2 割り込み

表25.9～表25.11にCPU書き換えモード時の割り込みを示します。

表25.9 CPU書き換えモード時の割り込み(1)

モード	イレーズ/ ライト対象	状態	マスカブル割り込み
EW0	データ フラッシュ	自動消去中 (suspend有効)	割り込み要求を受け付けると、割り込み処理を実行します。 FMR22ビットが“1”(割り込み要求でイレーズサスペンドリクエスト許可)の場合は、自動でFMR21ビットが“1”(イレーズサスペンドリクエスト)になります。フラッシュメモリは、td(SR-SUS)時間後に自動消去を中断します。 FMR22ビットが“0”(割り込み要求でイレーズサスペンドリクエスト禁止)でイレーズサスペンドが必要な場合は、割り込み処理内でFMR21ビットを“1”にしてください。フラッシュメモリは、td(SR-SUS)時間後に自動消去します。 自動消去中断中は自動消去実行ブロック以外のブロックの読み出し、書き込みができます。FMR21ビットを“0”(イレーズリスタート)にすることで、自動消去を再開することができます。
		自動消去中 (suspend無効またはFMR22 = “0”)	自動消去、自動書き込みは実行したまま、割り込み処理を実行します。
		自動書き込み中	
	プログラム ROM	自動消去中 (suspend有効)	ベクタをRAMに配置することで使用できます。
		自動消去中 (suspend無効)	
		自動書き込み中	
EW1	データ フラッシュ	自動消去中 (suspend有効)	割り込み要求を受け付けると、割り込み処理を実行します。 FMR22ビットが“1”的場合は、自動でFMR21ビットが“1”になります。フラッシュメモリは、td(SR-SUS)時間後に自動消去を中断します。 FMR22ビットが“0”でイレーズサスペンドが必要な場合は、割り込み処理内でFMR21ビットを“1”にしてください。フラッシュメモリは、td(SR-SUS)時間後に自動消去を中断します。 自動消去中断中は自動消去実行ブロック以外のブロックの読み出し、書き込みができます。FMR21ビットを“0”にすることで、自動消去を再開することができます。
		自動消去中 (suspend無効またはFMR22 = “0”)	自動消去、自動書き込みは実行したまま、割り込み処理を実行します。
		自動書き込み中	
	プログラム ROM	自動消去中 (suspend有効)	td(SR-SUS)時間後に自動消去を中断し、割り込み処理を実行します。割り込み処理終了後にFMR21ビットを“0”にすることで、自動消去を再開することができます。 自動消去中断中は自動消去実行ブロック以外のブロックの読み出し、書き込みができます。
		自動消去中 (suspend無効またはFMR22 = “0”)	自動消去、自動書き込みが優先され、割り込み要求が待たれます。自動消去、自動書き込みが終了した後、割り込み処理を実行します。
		自動書き込み中	

FMR21、FMR22 : FMR2レジスタのビット

表25.10 CPU書き換えモード時の割り込み(2)

モード	イレーズ/ ライト対象	状態	<ul style="list-style-type: none"> <li>・ウォッチドッグタイマ</li> <li>・発振停止検出</li> <li>・電圧監視2</li> <li>・電圧監視1</li> </ul> <p>(注1)</p>	<ul style="list-style-type: none"> <li>・未定義命令</li> <li>・INTO命令</li> <li>・BRK命令</li> <li>・シングルステップ</li> <li>・アドレス一致</li> <li>・アドレスブレイク (注1)</li> </ul>
EWO	データ フラッシュ	自動消去中 (サスPEND有効)	<p>割り込み要求を受け付けると、割り込み処理を実行します。</p> <p>FMR22ビットが“1”(割り込み要求でイレーズサスペンドリクエスト許可)の場合は、自動でFMR21ビットが“1”(イレーズサスペンドリクエスト)になります。フラッシュメモリは、td(SR-SUS)時間後に自動消去を中断します。</p> <p>FMR22ビットが“0”(割り込み要求でイレーズサスペンドリクエスト禁止)でイレーズサスペンドが必要な場合は、割り込み処理内でFMR21ビットを“1”にしてください。フラッシュメモリは、td(SR-SUS)時間後に自動消去を中断します。</p> <p>自動消去中断中は自動消去実行ブロック以外のブロックの読み出し、書き込みができます。FMR21ビットを“0”(イレーズリストア)にすることで、自動消去を再開することができます。</p>	<p>割り込み要求を受け付けると、割り込み処理を実行します。</p> <p>イレーズサスペンドが必要な場合は、割り込み処理内でFMR21ビットを“1”にしてください。フラッシュメモリは、td(SR-SUS)時間後に自動消去を中断します。</p> <p>自動消去中断中は自動消去実行ブロック以外のブロックの読み出し、書き込みができます。FMR2レジスタのFMR21ビットを“0”にすることで、自動消去を再開することができます。</p>
		自動消去中 (サスPEND無効ま たはFMR22 = “0”)	自動消去、自動書き込みは実行したまま、割り込み処理を実行します。	
		自動書き込み中		
プログラム ROM		自動消去中 (サスPEND有効)	割り込み要求を受け付けると、すぐに自動消去または自動書き込みは強制停止し、フラッシュメモリをリセットします。一定時間後にフラッシュメモリが再起動した後、割り込み処理を開始します。	自動消去、自動書き込み中は使用しないでください。
		自動消去中 (サスPEND無効)	自動消去中のブロックまたは自動書き込み中のアドレスは、強制停止されるために正常値が読み出せなくなる場合がありますので、フラッシュメモリが再起動した後、再度自動消去を実行し、正常終了することを確認してください。ウォッチドッグタイマはコマンド動作中も停止しないため、割り込み要求が発生する可能性があります。イレーズサスペンド機能を使用して、定期的にウォッチドッグタイマを初期化してください。	
		自動書き込み中		

FMR21、FMR22 : FMR2レジスタのビット

注1. ブロック0には固定ベクタが配置されているので、ブロック0を自動消去中はノンマスカブル割り込みを使用しないでください。

表25.11 CPU書き換えモード時の割り込み(3)

モード	イレーズ/ ライト対象	状態	<ul style="list-style-type: none"> <li>・ウォッチドッグタイマ</li> <li>・発振停止検出</li> <li>・電圧監視2</li> <li>・電圧監視1</li> </ul> <p>(注1)</p>	<ul style="list-style-type: none"> <li>・未定義命令</li> <li>・INTO命令</li> <li>・BRK命令</li> <li>・シングルステップ</li> <li>・アドレス一致</li> <li>・アドレスブレイク (注1)</li> </ul>
EW1	データ フラッシュ	自動消去中 (サスPEND有効)	<p>割り込み要求を受け付けると、割り込み処理を実行します。</p> <p>FMR22ビットが“1”(割り込み要求でイレーズサスペンドリクエスト許可)の場合は、自動でFMR21ビットが“1”(イレーズサスペンドリクエスト)になります。フラッシュメモリは、td(SR-SUS)時間後に自動消去を中断します。</p> <p>FMR22ビットが“0”(割り込み要求でイレーズサスペンドリクエスト禁止)でイレーズサスPENDが必要な場合は、割り込み処理内でFMR21ビットを“1”にしてください。フラッシュメモリは、td(SR-SUS)時間後に自動消去を中断します。</p> <p>自動消去中断中は自動消去実行ブロック以外のブロックの読み出し、書き込みができます。FMR21ビットを“0”(イレーズリストア)にすることで、自動消去を再開することができます。</p>	<p>割り込み要求を受け付けると、割り込み処理を実行します。</p> <p>イレーズサスPENDが必要な場合は、割り込み処理内でFMR21ビットを“1”にしてください。フラッシュメモリは、td(SR-SUS)時間後に自動消去を中断します。</p> <p>自動消去中断中は自動消去実行ブロック以外のブロックの読み出し、書き込みができます。FMR2レジスタのFMR21ビットを“0”にすることで、自動消去を再開することができます。</p>
		自動消去中 (サスPEND無効ま たはFMR22 = “0”)	自動消去、自動書き込みは実行したまま、割り込み処理を実行します。	
		自動書き込み中		
	プログラム ROM	自動消去中 (サスPEND有効)	割り込み要求を受け付けると、すぐに自動消去または自動書き込みは強制停止し、フラッシュメモリをリセットします。一定時間後にフラッシュメモリが再起動した後、割り込み処理を開始します。	自動消去、自動書き込み中は使用できません。
		自動消去中 (サスPEND無効ま たはFMR22 = “0”)	自動消去中のブロックまたは自動書き込み中のアドレスは、強制停止されるために正常値が読み出せなくなる場合がありますので、フラッシュメモリが再起動した後、再度自動消去を実行し、正常終了することを確認してください。ウォッチドッグタイマはコマンド動作中も停止しないため、割り込み要求が発生する可能性があります。イレーズサスPEND機能を使用して、定期的にウォッチドッグタイマを初期化してください。	
		自動書き込み中		

FMR21、FMR22 : FMR2レジスタのビット

注1. ブロック0には固定ベクタが配置されているので、ブロック0を自動消去中はノンマスカブル割り込みを使用しないでください。

### 25.7.1.3 アクセス方法

次のビットを“1”にするときは、対象となるビットに“0”を書いた後、続けて“1”を書いてください。“0”を書いた後、“1”を書くまでの間は、割り込みとDTC起動を禁止してください。

- FMR0レジスタのFMR01、FMR02ビット
- FMR1レジスタのFMR13ビット
- FMR2レジスタのFMR20、FMR22、FMR27ビット

また、次のビットを“0”にするときは、対象となるビットに“1”を書いた後、続けて“0”を書いてください。“1”を書いた後、“0”を書くまでの間は、割り込みとDTC起動を禁止してください。

- FMR1レジスタのFMR14、FMR15、FMR16、FMR17ビット

### 25.7.1.4 ユーザROM領域の書き換え

EW0モードを使用し、書き換え制御プログラムが格納されているブロックを書き換えている最中に電源電圧が低下すると、書き換え制御プログラムが正常に書き換えられないため、その後フラッシュメモリの書き換えができなくなる可能性があります。このブロックの書き換えは、標準シリアル入出力モードを使用してください。

### 25.7.1.5 プログラム

既にプログラムされた番地に対する追加書き込みはしないでください。

### 25.7.1.6 ストップモード、ウェイトモードへの移行

イレーズサスペンド中に、ストップモード、ウェイトモードに移行しないでください。

FSTレジスタのFST7ビットが“0”(ビジー(書き込み、消去実行中))の場合、ストップモード、ウェイトモードに移行しないでください。

FMR27ビットが“1”(低消費電流リードモード許可)の状態で、ストップモード、ウェイトモードへ移行しないでください。

### 25.7.1.7 フラッシュメモリのプログラム電圧、イレーズ電圧

プログラム、イレーズを実行する場合は、電源電圧 VCC = 2.7V ~ 5.5V の条件で行ってください。  
2.7V未満では、プログラム、イレーズを実行しないでください。

### 25.7.1.8 ブロックブランクチェック

イレーズサスペンド中にブロックブランクチェックコマンドを実行しないでください。

### 25.7.1.9 低消費電流リードモード

低速オンチップオシレータモードのときに、FMR2レジスタのFMR27ビットを“1”(低消費電流リードモード許可)にすると、フラッシュメモリ読み出し時の消費電流を低減できます。

CPUクロックが低速オンチップオシレータクロックの4分周、8分周または16分周のいずれかで、低消費電流リードモードを使用できます。1分周(分周なし)、2分周では低消費電流リードモードを使用しないでください。CPUクロック分周比を設定した後、FMR27ビットを“1”にしてください。

消費電力を低減する方法は、「26. 消費電力の低減」を参照してください。

ウェイトモードまたはストップモードへ移行するときは、FMR27ビットを“0”(低消費電流リードモード禁止)にした後、移行してください。FMR27ビットが“1”(低消費電流リードモード許可)の状態で、ウェイトモードまたはストップモードへ移行しないでください。

## 26. 消費電力の低減

### 26.1 概要

この章では消費電力を小さくするためのポイント、処理方法について説明します。

### 26.2 消費電力を小さくするためのポイントと処理方法

消費電力を小さくするためのポイントを示します。システム設計やプログラムを作成するときに参考にしてください。

#### 26.2.1 電圧検出回路

電圧監視1を使用しない場合、VCA2レジスタのVCA26ビットを“0”(電圧検出1回路無効)に、電圧監視2を使用しない場合、VCA2レジスタのVCA27ビットを“0”(電圧検出2回路無効)にしてください。

パワーオンリセット、電圧監視0リセットを使用しない場合、VCA2レジスタのVCA25ビットを“0”(電圧検出0回路無効)にしてください。

#### 26.2.2 ポート

ウェイトモードまたはストップモードに移行しても入出力ポートの状態は保持します。アクティブ状態の出力ポートは電流が流れます。ハイインピーダンス状態になる入力ポートは、貫通電流が流れます。不要なポートは入力に設定し、安定した電位に固定してからウェイトモードまたはストップモードに移行してください。

#### 26.2.3 クロック

消費電力は一般的に動作しているクロックの数や、その周波数に関係があります。動作しているクロックの数が少ないほど、また周波数は低いほど消費電力は小さくなります。

そのため、不要なクロックを停止させてください。

低速オンチップオシレータの発振停止： CM1レジスタのCM14ビットを“1”(低速オンチップオシレータ停止)、OCDレジスタのOCD2ビットを“0”(XINクロック選択)にしてください。

高速オンチップオシレータの発振停止： FRA0レジスタのFRA00ビットを“0”にしてください。

#### 26.2.4 ウェイトモード、ストップモード

ウェイトモード、およびストップモードでは消費電力が低減できます。詳細は「9.6 パワーコントロール」を参照してください。

#### 26.2.5 周辺機能クロックの停止

ウェイトモード時に周辺機能クロックf1、f2、f4、f8、f32が不要の場合、CM0レジスタのCM02ビットを“1”(ウェイトモード時、周辺機能クロックを停止する)にして、ウェイトモード時のf1、f2、f4、f8、f32を停止させてください。

#### 26.2.6 タイマ

タイマRAを使用しない場合、TRAMRレジスタのTCKCUTビットを“1”(カウントソース遮断)にしてください。

タイマRBを使用しない場合、TRBMRレジスタのTCKCUTビットを“1”(カウントソース遮断)にしてください。

タイマRCを使用しない場合、MSTCRレジスタのMSTTRCビットを“1”(スタンバイ)にしてください。

### 26.2.7 A/Dコンバータ

A/Dコンバータを使用しないとき、ADCON1レジスタのADSTBYビットを“0”(A/D動作停止(スタンバイ))になると、アナログ回路電流が流れないので、消費電力が少なくなります。

### 26.2.8 内部電源の消費電力低減

低速オンチップオシレータモードでウェイトモードへ移行する場合、VCA2レジスタのVCA20ビットにより、内部電源の消費電力を低減できます。図26.1にVCA20ビットによる内部電源低消費操作手順を示します。VCA20ビットにより内部電源低消費電力を許可する場合は、「図26.1 VCA20ビットによる内部電源低消費操作手順」に従ってください。




図26.1 VCA20ビットによる内部電源低消費操作手順

### 26.2.9 フラッシュメモリの停止

低速オンチップオシレータモードの場合、FMR0 レジスタの FMSTP ビットによってフラッシュメモリを停止させ、さらに低消費電力にすることができます。

FMSTP ビットを “1” (フラッシュメモリ停止) にすると、フラッシュメモリをアクセスできなくなります。したがって、FMSTP ビットは RAM に転送したプログラムで書いてください。

なお、CPU 書き換えモードが無効時にストップモードまたはウェイトモードに移行する場合は、自動的にフラッシュメモリの電源が切れ、復帰時に接続しますので、FMR0 レジスタを設定する必要はありません。

図 26.2 に FMSTP ビットによる低消費電力操作手順例を示します。




図 26.2 FMSTP ビットによる低消費電力操作手順例

### 26.2.10 低消費電流リードモード

低速オンチップオシレータモードのときに、FMR2 レジスタの FMR27 ビットを “1” (低消費電流リードモード許可)にすると、フラッシュメモリ読み出し時の消費電流を低減できます。

CPU クロックが低速オンチップオシレータクロックの4分周、8分周または16分周のいずれかで、低消費電流リードモードを使用できます。1分周(分周なし)、2分周では低消費電流リードモードを使用しないでください。CPU クロック分周比を設定した後、FMR27 ビットを “1” にしてください。

ウェイトモードまたはストップモードへ移行するときは、FMR27 ビットを “0” (低消費電流リードモード禁止)にした後、移行してください。FMR27 ビットが “1” (低消費電流リードモード許可)の状態で、ウェイトモードまたはストップモードへ移行しないでください。

図26.3に低消費電流リードモードの操作手順例を示します。




図26.3 低消費電流リードモードの操作手順例

### 26.2.11 その他

MSTCR レジスタのMSTTRD ビットを “1” にしてください。  
周辺機能の消費電力を低減できます。

## 27. 電気的特性

表27.1 絶対最大定格

記号	項目	測定条件	定格値	単位
Vcc/AVcc	電源電圧		-0.3 ~ 6.5	V
Vi	入力電圧		-0.3 ~ Vcc + 0.3	V
Vo	出力電圧		-0.3 ~ Vcc + 0.3	V
Pd	消費電力	-20°C ≤ Topr ≤ 85°C	500	mW
Topr	動作周囲温度		-20 ~ 85 (Nバージョン)	°C
Tstg	保存温度		-65 ~ 150	°C

表27.2 推奨動作条件

記号	項目	測定条件	規格値			単位
			最小	標準	最大	
Vcc/AVcc	電源電圧		1.8	—	5.5	V
Vss/AVss	電源電圧		—	0	—	V
VIH	“H” 入力電圧	CMOS 入力以外 CMOS 入力 入力レベル切り替え機能 (I/O ポート)	入力レベル選択 : 0.35Vcc 4.0V ≤ Vcc ≤ 5.5V	0.5Vcc	—	Vcc V
			2.7V ≤ Vcc < 4.0V	0.55Vcc	—	Vcc V
			1.8V ≤ Vcc < 2.7V	0.65Vcc	—	Vcc V
			入力レベル選択 : 0.5Vcc 4.0V ≤ Vcc ≤ 5.5V	0.65Vcc	—	Vcc V
			2.7V ≤ Vcc < 4.0V	0.7Vcc	—	Vcc V
			1.8V ≤ Vcc < 2.7V	0.8Vcc	—	Vcc V
			入力レベル選択 : 0.7Vcc 4.0V ≤ Vcc ≤ 5.5V	0.85Vcc	—	Vcc V
			2.7V ≤ Vcc < 4.0V	0.85Vcc	—	Vcc V
			1.8V ≤ Vcc < 2.7V	0.85Vcc	—	Vcc V
			外部クロック入力(XOUT)	1.2	—	Vcc V
VIL	“L” 入力電圧	CMOS 入力以外 CMOS 入力 入力レベル切り替え機能 (I/O ポート)	入力レベル選択 : 0.35Vcc 4.0V ≤ Vcc ≤ 5.5V	0	—	0.2Vcc V
			2.7V ≤ Vcc < 4.0V	0	—	0.2Vcc V
			1.8V ≤ Vcc < 2.7V	0	—	0.2Vcc V
			入力レベル選択 : 0.5Vcc 4.0V ≤ Vcc ≤ 5.5V	0	—	0.4Vcc V
			2.7V ≤ Vcc < 4.0V	0	—	0.3Vcc V
			1.8V ≤ Vcc < 2.7V	0	—	0.2Vcc V
			入力レベル選択 : 0.7Vcc 4.0V ≤ Vcc ≤ 5.5V	0	—	0.55Vcc V
			2.7V ≤ Vcc < 4.0V	0	—	0.45Vcc V
			1.8V ≤ Vcc < 2.7V	0	—	0.35Vcc V
			外部クロック入力(XOUT)	0	—	0.4Vcc V
IOH(sum)	“H” 尖頭総出力電流	全端子の IOH(peak) の総和		—	—	-160 mA
IOH(sum)	“H” 平均総出力電流	全端子の IOH(avg) の総和		—	—	-80 mA
IOH(peak)	“H” 尖頭出力電流	駆動能力 Low 時		—	—	-10 mA
		駆動能力 High 時		—	—	-40 mA
IOH(avg)	“H” 平均出力電流	駆動能力 Low 時		—	—	-5 mA
		駆動能力 High 時		—	—	-20 mA
IOL(sum)	“L” 尖頭総出力電流	全端子の IOL(peak) の総和		—	—	160 mA
IOL(sum)	“L” 平均総出力電流	全端子の IOL(avg) の総和		—	—	80 mA
IOL(peak)	“L” 尖頭出力電流	駆動能力 Low 時		—	—	10 mA
		駆動能力 High 時		—	—	40 mA
IOL(avg)	“L” 平均出力電流	駆動能力 Low 時		—	—	5 mA
		駆動能力 High 時		—	—	20 mA
f(XIN)	XIN クロック入力発振周波数	2.7V ≤ Vcc ≤ 5.5V	—	—	20	MHz
		1.8V ≤ Vcc < 2.7V	—	—	5	MHz
fOCO40M	タイマ RC のカウントソース(注3)	2.7V ≤ Vcc ≤ 5.5V	32	—	40	MHz
fOCO-F	fOCO-F 周波数	2.7V ≤ Vcc ≤ 5.5V	—	—	20	MHz
		1.8V ≤ Vcc < 2.7V	—	—	5	MHz
—	システムクロック周波数	2.7V ≤ Vcc ≤ 5.5V	—	—	20	MHz
		1.8V ≤ Vcc < 2.7V	—	—	5	MHz
f(BCLK)	CPU クロック周波数	2.7V ≤ Vcc ≤ 5.5V	—	—	20	MHz
		1.8V ≤ Vcc < 2.7V	—	—	5	MHz

注1. 指定のない場合は、Vcc = 1.8V ~ 5.5V、Topr = -20°C ~ 85°C (Nバージョン)です。

注2. 平均出力電流は100msの期間内での平均値です。

注3. fOCO40MはVcc = 2.7V ~ 5.5Vの範囲で、タイマ RC のカウントソースとして使用することができます。




図27.1 ポートP0～P4のタイミング測定回路

表27.3 A/Dコンバータ特性

記号	項目		測定条件	規格値			単位
				最小	標準	最大	
—	分解能		Vref = AVcc	—	—	10	Bit
—	絶対精度	10ビットモード	Vref = AVcc = 5.0V AN0～AN7入力 AN8～AN11入力	—	—	±3	LSB
			Vref = AVcc = 3.3V AN0～AN7入力 AN8～AN11入力	—	—	±5	LSB
			Vref = AVcc = 3.0V AN0～AN7入力 AN8～AN11入力	—	—	±5	LSB
			Vref = AVcc = 2.2V AN0～AN7入力 AN8～AN11入力	—	—	±5	LSB
		8ビットモード	Vref = AVcc = 5.0V AN0～AN7入力 AN8～AN11入力	—	—	±2	LSB
			Vref = AVcc = 3.3V AN0～AN7入力 AN8～AN11入力	—	—	±2	LSB
			Vref = AVcc = 3.0V AN0～AN7入力 AN8～AN11入力	—	—	±2	LSB
			Vref = AVcc = 2.2V AN0～AN7入力 AN8～AN11入力	—	—	±2	LSB
φAD	A/D変換クロック		4.0V ≤ Vref = AVcc ≤ 5.5V (注2)	2	—	20	MHz
			3.2V ≤ Vref = AVcc ≤ 5.5V (注2)	2	—	16	MHz
			2.7V ≤ Vref = AVcc ≤ 5.5V (注2)	2	—	10	MHz
			2.2V ≤ Vref = AVcc ≤ 5.5V (注2)	2	—	5	MHz
—	許容信号源インピーダンス				3		kΩ
tCONV	変換時間	10ビットモード	Vref = AVcc = 5.0V、φAD = 20MHz	2.2	—	—	μs
		8ビットモード	Vref = AVcc = 5.0V、φAD = 20MHz	2.2	—	—	μs
tSAMP	サンプリング時間		φAD = 20MHz	0.75	—	—	μs
Ivref	Vref電流		Vcc = 5.0V、XIN = f1 = φAD = 20MHz	—	45	—	μA
Vref	基準電圧			2.2	—	AVcc	V
VIA	アナログ入力電圧(注3)			0	—	Vref	V
OCVREF	チップ内蔵基準電圧		2MHz ≤ φAD ≤ 4MHz	1.19	1.34	1.49	V

注1. 指定のない場合は、Vcc/AVcc = Vref = 2.2V～5.5V、Vss = 0V、Topr = -20°C～85°C (Nバージョン)です。

注2. ウェイトモード時、ストップモード時、フラッシュメモリの停止時、および低消費電流リードモード時では、A/D変換結果が不定になります。(これらの状態のときのA/D変換処理、およびA/D変換中のこれらの状態への遷移はしないでください。)

注3. アナログ入力電圧が基準電圧を超えた場合、A/D変換結果は10ビットモードでは3FFh、8ビットモードではFFhになります。

表27.4 フラッシュメモリ(プログラムROM)の電気的特性

記号	項目	測定条件	規格値			単位
			最小	標準	最大	
—	プログラム、イレーズ回数(注2)		1,000(注3)	—	—	回
—	バイトプログラム時間		—	80	500	μs
—	ブロックイレーズ時間		—	0.3	—	s
td(SR-SUS)	サスペンドへの遷移時間		—	—	5 + CPUクロック × 3サイクル	ms
—	イレーズ開始または再開から次のサスペンド要求までの間隔		0	—	—	μs
—	サスペンドからイレーズの再開までの時間		—	—	30 + CPUクロック × 1サイクル	μs
td(CMDRST-READY)	コマンド強制停止実行から読み出し可能になるまでの時間		—	—	30 + CPUクロック × 1サイクル	μs
—	書き込み、消去電圧		2.7	—	5.5	V
—	読み出し電圧		1.8	—	5.5	V
—	書き込み、消去時の温度		0	—	60	°C
—	データ保持時間(注7)	周囲温度 = 55°C	20	—	—	年

注1. 指定のない場合は、Vcc = 2.7V ~ 5.5V、Topr = 0°C ~ 60°Cです。

注2. プログラム/イレーズ回数の定義

プログラム/イレーズ回数はブロックごとのイレーズ回数です。

プログラム/イレーズ回数がn回( $n = 1,000$ )の場合、ブロックごとにそれぞれn回ずつイレーズすることができます。

例えば、1KバイトブロックのブロックAについて、それぞれ異なる番地に1バイト書き込みを1024回に分けて行った後に、そのブロックをイレーズした場合も、プログラム/イレーズ回数は1回と数えます。ただし、イレーズ1回に対して、同一番地に複数回の書き込みをしないでください(上書き禁止)。

注3. プログラム/イレーズ後のすべての電気的特性を保証する回数です。(保証は1~“最小”値の範囲です。)

注4. 多数回の書き換えを実施するシステムの場合は、実効的な書き換え回数を減少させる工夫として、書き込み番地を順にずらしていくなどして、ブランク領域ができるだけ残らないようにプログラム(書き込み)を実施した上で1回のイレーズを行ってください。例えば一組16バイトをプログラムする場合、最大128組の書き込みを実施した上で1回のイレーズをすることで、実効的な書き換え回数を少なくすることができます。ブロックごとに何回イレーズを実施したかを情報として残し、制限回数を設けていただくことをお勧めします。

注5. ブロックイレーズでイレーズエラーが発生した場合は、イレーズエラーが発生しなくなるまでクリアステータスレジスタコマンド→ブロックイレーズコマンドを少なくとも3回実行してください。

注6. 不良率につきましては、ルネサスエレクトロニクス、ルネサスエレクトロニクス販売または特約店にお問い合わせください。

注7. 電源電圧またはクロックが印加されていない時間を含みます。

表27.5 フラッシュメモリ(データフラッシュ ブロックA～ブロックD)の電気的特性

記号	項目	測定条件	規格値			単位
			最小	標準	最大	
—	プログラム、イレーズ回数(注2)		10,000(注3)	—	—	回
—	バイトプログラム時間 (プログラム/イレーズ回数≤1,000回)		—	160	1,500	μs
—	バイトプログラム時間 (プログラム/イレーズ回数>1,000回)		—	300	1,500	μs
—	ブロックイレーズ時間 (プログラム/イレーズ回数≤1,000回)		—	0.2	1	s
—	ブロックイレーズ時間 (プログラム/イレーズ回数>1,000回)		—	0.3	1	s
td(SR-SUS)	サスPENDへの遷移時間		—	—	5 + CPUクロック × 3サイクル	ms
—	イレーズ開始または再開から次のサスペン ド要求までの間隔		0	—	—	μs
—	サスPENDからイレーズの再開までの時間		—	—	30 + CPUクロック × 1サイクル	μs
td(CMDRST -READY)	コマンド強制停止実行から読み出し可能に なるまでの時間		—	—	30 + CPUクロック × 1サイクル	μs
—	書き込み、消去電圧		2.7	—	5.5	V
—	読み出し電圧		1.8	—	5.5	V
—	書き込み、消去時の温度		-20	—	85	°C
—	データ保持時間(注7)	周囲温度 = 55°C	20	—	—	年

注1. 指定のない場合は、Vcc = 2.7V ~ 5.5V、Topr = -20°C ~ 85°C (Nバージョン)です。

注2. プログラム/イレーズ回数の定義

プログラム/イレーズ回数はブロックごとのイレーズ回数です。

プログラム/イレーズ回数がn回( $n = 10,000$ )の場合、ブロックごとにそれぞれn回ずつイレーズすることができます。

例えば、1KバイトブロックのブロックAについて、それぞれ異なる番地に1バイト書き込みを1024回に分けて行った後に、そのブロックをイレーズした場合も、プログラム/イレーズ回数は1回と数えます。ただし、イレーズ1回に対して、同一番地に複数回の書き込みをしないでください(上書き禁止)。

注3. プログラム/イレーズ後のすべての電気的特性を保証する回数です。(保証は1～“最小”値の範囲です。)

注4. 多数回の書き換えを実施するシステムの場合は、実効的な書き換え回数を減少させる工夫として、書き込み番地を順にずらしていくなどして、ブランク領域ができるだけ残らないようにプログラム(書き込み)を実施した上で1回のイレーズを行ってください。例えば一組16バイトをプログラムする場合、最大128組の書き込みを実施した上で1回のイレーズをすることで、実効的な書き換え回数を少なくすることができます。加えてブロックA～ブロックDのイレーズ回数が均等になるようにすると、さらに実効的な書き換え回数を少なくすることができます。また、ブロックごとに何回イレーズを実施したかを情報として残し、制限回数を設けていただくことをお勧めします。

注5. ブロックイレーズでイレーズエラーが発生した場合は、イレーズエラーが発生しなくなるまでクリアステータスレジスタコマンド→ブロックイレーズコマンドを少なくとも3回実行してください。

注6. 不良率につきましては、ルネサスエレクトロニクス、ルネサスエレクトロニクス販売または特約店にお問い合わせください。

注7. 電源電圧またはクロックが印加されていない時間を含みます。




図27.2 サスPENDへの遷移時間

表27.6 電圧検出0回路の電気的特性

記号	項目	測定条件	規格値			単位
			最小	標準	最大	
V <sub>det0</sub>	電圧検出レベルV <sub>det0_0</sub> (注2)		1.80	1.90	2.05	V
	電圧検出レベルV <sub>det0_1</sub> (注2)		2.15	2.35	2.50	V
	電圧検出レベルV <sub>det0_2</sub> (注2)		2.70	2.85	3.05	V
	電圧検出レベルV <sub>det0_3</sub> (注2)		3.55	3.80	4.05	V
—	電圧検出0回路反応時間(注4)	V <sub>cc</sub> = 5V → (V <sub>det0_0</sub> - 0.1)V に下げたとき	—	6	150	μs
—	電圧検出回路の自己消費電流	VCA25 = 1、V <sub>cc</sub> = 5.0V	—	1.5	—	μA
td(E-A)	電圧検出回路動作開始までの待ち時間(注3)		—	—	100	μs

注1. 測定条件はV<sub>cc</sub> = 1.8V～5.5V、Topr = -20°C～85°C (Nバージョン)です。

注2. 電圧検出レベルはOFSレジスタのVDSEL0～VDSEL1ビットで選択してください。

注3. VCA2レジスタのVCA25ビットを“0”にした後、再度“1”にした場合の、電圧検出回路が動作するまでに必要な時間です。

注4. V<sub>det0</sub>を通過した時点から、電圧監視0リセットが発生するまでの時間です。

表27.7 電圧検出1回路の電気的特性

記号	項目	測定条件	規格値			単位
			最小	標準	最大	
V <sub>det1</sub>	電圧検出レベルV <sub>det1_0</sub> (注2)	V <sub>cc</sub> 立ち下がり時	2.00	2.20	2.40	V
	電圧検出レベルV <sub>det1_1</sub> (注2)	V <sub>cc</sub> 立ち下がり時	2.15	2.35	2.55	V
	電圧検出レベルV <sub>det1_2</sub> (注2)	V <sub>cc</sub> 立ち下がり時	2.30	2.50	2.70	V
	電圧検出レベルV <sub>det1_3</sub> (注2)	V <sub>cc</sub> 立ち下がり時	2.45	2.65	2.85	V
	電圧検出レベルV <sub>det1_4</sub> (注2)	V <sub>cc</sub> 立ち下がり時	2.60	2.80	3.00	V
	電圧検出レベルV <sub>det1_5</sub> (注2)	V <sub>cc</sub> 立ち下がり時	2.75	2.95	3.15	V
	電圧検出レベルV <sub>det1_6</sub> (注2)	V <sub>cc</sub> 立ち下がり時	2.85	3.10	3.40	V
	電圧検出レベルV <sub>det1_7</sub> (注2)	V <sub>cc</sub> 立ち下がり時	3.00	3.25	3.55	V
	電圧検出レベルV <sub>det1_8</sub> (注2)	V <sub>cc</sub> 立ち下がり時	3.15	3.40	3.70	V
	電圧検出レベルV <sub>det1_9</sub> (注2)	V <sub>cc</sub> 立ち下がり時	3.30	3.55	3.85	V
	電圧検出レベルV <sub>det1_A</sub> (注2)	V <sub>cc</sub> 立ち下がり時	3.45	3.70	4.00	V
	電圧検出レベルV <sub>det1_B</sub> (注2)	V <sub>cc</sub> 立ち下がり時	3.60	3.85	4.15	V
	電圧検出レベルV <sub>det1_C</sub> (注2)	V <sub>cc</sub> 立ち下がり時	3.75	4.00	4.30	V
	電圧検出レベルV <sub>det1_D</sub> (注2)	V <sub>cc</sub> 立ち下がり時	3.90	4.15	4.45	V
	電圧検出レベルV <sub>det1_E</sub> (注2)	V <sub>cc</sub> 立ち下がり時	4.05	4.30	4.60	V
	電圧検出レベルV <sub>det1_F</sub> (注2)	V <sub>cc</sub> 立ち下がり時	4.20	4.45	4.75	V
—	電圧検出1回路のV <sub>cc</sub> 立ち上がり時のヒステリシス幅	V <sub>det1_0</sub> ～V <sub>det1_5</sub> 選択時	—	0.07	—	V
		V <sub>det1_6</sub> ～V <sub>det1_F</sub> 選択時	—	0.10	—	V
—	電圧検出1回路反応時間(注3)	V <sub>cc</sub> = 5V → (V <sub>det1_0</sub> - 0.1)V に下げたとき	—	60	150	μs
—	電圧検出回路の自己消費電流	VCA26 = 1、V <sub>cc</sub> = 5.0V	—	1.7	—	μA
td(E-A)	電圧検出回路動作開始までの待ち時間(注4)		—	—	100	μs

注1. 測定条件はV<sub>cc</sub> = 1.8V～5.5V、Topr = -20°C～85°C (Nバージョン)です。

注2. 電圧検出レベルはVD1LSレジスタのVD1S0～VD1S3ビットで選択してください。

注3. V<sub>det1</sub>を通過した時点から、電圧監視1割り込み要求が発生するまでの時間です。

注4. VCA2レジスタのVCA26ビットを“0”にした後、再度“1”にした場合の、電圧検出回路が動作するまでに必要な時間です。

表27.8 電圧検出2回路の電気的特性

記号	項目	測定条件	規格値			単位
			最小	標準	最大	
Vdet2	電圧検出レベルVdet2_0	Vcc立ち下がり時	3.70	4.00	4.30	V
—	電圧検出2回路のVcc立ち上がり時のヒステリシス幅		—	0.10	—	V
—	電圧検出2回路反応時間(注2)	Vcc = 5V → (Vdet2_0 - 0.1)Vに下げたとき	—	20	150	μs
—	電圧検出回路の自己消費電流	VCA27 = 1、Vcc = 5.0V	—	1.7	—	μA
td(E-A)	電圧検出回路動作開始までの待ち時間(注3)		—	—	100	μs

注1. 測定条件はVcc = 1.8V～5.5V、Topr = -20°C～85°C (Nバージョン)です。

注2. Vdet2を通過した時点から、電圧監視2割り込み要求が発生するまでの時間です。

注3. VCA2レジスタのVCA27ビットを“0”にした後、再度“1”にした場合の、電圧検出回路が動作するまでに必要な時間です。

表27.9 パワーオンリセット回路(注2)

記号	項目	測定条件	規格値			単位
			最小	標準	最大	
trh	外部電源Vccの立ち上がり傾き	(注1)	0	—	50000	mV/msec

注1. 指定のない場合測定条件は、Topr = -20°C～85°C (Nバージョン)です。

注2. パワーオンリセットを使用する場合には、OFSレジスタのLVDASビットを“0”にして電圧監視0リセットを有効にしてください。




図27.3 パワーオンリセット回路の電気的特性

表27.10 高速オンチップオシレータ発振回路の電気的特性

記号	項目	測定条件	規格値			単位
			最小	標準	最大	
—	リセット解除時の高速オンチップオシレータ発振周波数	Vcc = 1.8V ~ 5.5V −20°C ≤ Topr ≤ 85°C	37.8	40	42.6	MHz
	FRA4 レジスタの補正值を FRA1 レジスタに、かつ FRA5 レジスタの補正值を FRA3 レジスタに書き込んだときの高速オンチップオシレータ発振周波数(注2)	Vcc = 1.8V ~ 5.5V −20°C ≤ Topr ≤ 85°C	34.836	36.864	39.261	MHz
	FRA6 レジスタの補正值を FRA1 レジスタに、かつ FRA7 レジスタの補正值を FRA3 レジスタに書き込んだときの高速オンチップオシレータ発振周波数	Vcc = 1.8V ~ 5.5V −20°C ≤ Topr ≤ 85°C	30.24	32	34.08	MHz
—	発振安定時間	Vcc = 5.0V、Topr = 25°C	—	0.5	3	μs
—	発振時の自己消費電流	Vcc = 5.0V、Topr = 25°C	—	400	—	μA

注1. 指定のない場合は、Vcc = 1.8V ~ 5.5V、Topr = −20°C ~ 85°C (Nバージョン)です。

注2. シリアルインターフェースをUARTモードで使用時に、9600bps、38400bpsなどのピットレートの設定誤差を、0%にすることができます。

表27.11 低速オンチップオシレータ発振回路の電気的特性

記号	項目	測定条件	規格値			単位
			最小	標準	最大	
fOCO-S	低速オンチップオシレータ発振周波数		60	125	250	kHz
—	発振安定時間	Vcc = 5.0V、Topr = 25°C	—	30	100	μs
—	発振時の自己消費電流	Vcc = 5.0V、Topr = 25°C	—	2	—	μA

注1. 指定のない場合は、Vcc = 1.8V ~ 5.5V、Topr = −20°C ~ 85°C (Nバージョン)です。

表27.12 電源回路のタイミング特性

記号	項目	測定条件	規格値			単位
			最小	標準	最大	
td(P-R)	電源投入時の内部電源安定時間(注2)		—	—	2000	μs

注1. 測定条件はVcc = 1.8V ~ 5.5V、Topr = 25°Cです。

注2. 電源投入時に、内部電源発生回路が安定するまでの待ち時間です。

表27.13 電気的特性(1) [4.2V ≤ Vcc ≤ 5.5V]

記号	項目	測定条件		規格値		単位
		最小	標準	最大		
VOH	“H”出力電圧 XOUT以外	駆動能力 High Vcc = 5V	I <sub>OH</sub> = -20mA	Vcc - 2.0	—	Vcc V
		駆動能力 Low Vcc = 5V	I <sub>OH</sub> = -5mA	Vcc - 2.0	—	Vcc V
	XOUT	Vcc = 5V	I <sub>OH</sub> = -200μA	1.0	—	Vcc V
VOL	“L”出力電圧 XOUT以外	駆動能力 High Vcc = 5V	I <sub>OL</sub> = 20mA	—	—	2.0 V
		駆動能力 Low Vcc = 5V	I <sub>OL</sub> = 5mA	—	—	2.0 V
	XOUT	Vcc = 5V	I <sub>OL</sub> = 200μA	—	—	0.5 V
V <sub>T+</sub> -V <sub>T-</sub>	ヒステリシス IINT0、INT1、 INT2、INT3、 KI0、KI1、KI2、KI3、 TRAIO、TRBO、 TRCIOA、TRCIQB、 TRCIQC、TRCIOD、 TRCTRQ、TRCCLK、 ADTRG、 RXD0、RXD2、 CLK0、CLK2、 SCL2、SDA2 RESET			0.1	1.2	— V
				0.1	1.2	— V
I <sub>IH</sub>	“H”入力電流	Vi = 5V、Vcc = 5.0V		—	—	5.0 μA
I <sub>IL</sub>	“L”入力電流	Vi = 0V、Vcc = 5.0V		—	—	-5.0 μA
R <sub>PULLUP</sub>	プルアップ抵抗	Vi = 0V、Vcc = 5.0V		25	50	100 kΩ
R <sub>XIN</sub>	帰還抵抗	XIN			—	0.3 MΩ
V <sub>RAM</sub>	RAM保持電圧	ストップモード時		1.8	—	— V

注1. 指定のない場合は、4.2V ≤ Vcc ≤ 5.5V、Topr = -20°C~85°C (Nバージョン)、f(XIN) = 20MHz です。

表27.14 電気的特性(2) [3.3V ≤ Vcc ≤ 5.5V] (指定のない場合は、Topr = -20°C~85°C (Nバージョン))

記号	項目	測定条件	規格値			単位	
			最小	標準	最大		
I <sub>CC</sub>	電源電流 (V <sub>CC</sub> = 3.3V ~ 5.5V) シングルチップモードで、出力端子は開放、その他の端子はV <sub>SS</sub>	高速クロックモード	XIN = 20MHz (方形波) 高速オンチップオシレータ発振停止 低速オンチップオシレータ発振 = 125kHz 分周なし	—	6.5	15	mA
			XIN = 16MHz (方形波) 高速オンチップオシレータ発振停止 低速オンチップオシレータ発振 = 125kHz 分周なし	—	5.3	12.5	mA
			XIN = 10MHz (方形波) 高速オンチップオシレータ発振停止 低速オンチップオシレータ発振 = 125kHz 分周なし	—	3.6	—	mA
			XIN = 20MHz (方形波) 高速オンチップオシレータ発振停止 低速オンチップオシレータ発振 = 125kHz 8分周	—	3	—	mA
			XIN = 16MHz (方形波) 高速オンチップオシレータ発振停止 低速オンチップオシレータ発振 = 125kHz 8分周	—	2.2	—	mA
			XIN = 10MHz (方形波) 高速オンチップオシレータ発振停止 低速オンチップオシレータ発振 = 125kHz 8分周	—	1.5	—	mA
		高速オンチップオシレータモード	XINクロック停止 高速オンチップオシレータ発振f <sub>OCO-F</sub> = 20MHz 低速オンチップオシレータ発振 = 125kHz 分周なし	—	7	15	mA
			XINクロック停止 高速オンチップオシレータ発振f <sub>OCO-F</sub> = 20MHz 低速オンチップオシレータ発振 = 125kHz 8分周	—	3	—	mA
			XINクロック停止 高速オンチップオシレータ発振f <sub>OCO-F</sub> = 4MHz 低速オンチップオシレータ発振 = 125kHz 16分周 MSTTRD = MSTTRC = "1"	—	1	—	mA
		低速オンチップオシレータモード	XINクロック停止 高速オンチップオシレータ発振停止 低速オンチップオシレータ発振 = 125kHz 8分周 FMR27 = "1"、VCA20 = "0"	—	90	400	μA
		ウェイトモード	XINクロック停止 高速オンチップオシレータ発振停止 低速オンチップオシレータ発振 = 125kHz WAIT命令実行中 周辺クロック動作 VCA27 = VCA26 = VCA25 = "0"、VCA20 = "1"	—	15	100	μA
			XINクロック停止 高速オンチップオシレータ発振停止 低速オンチップオシレータ発振 = 125kHz WAIT命令実行中 周辺クロック停止 VCA27 = VCA26 = VCA25 = "0"、VCA20 = "1"	—	4	90	μA
			XINクロック停止 高速オンチップオシレータ発振停止 低速オンチップオシレータ発振停止 WAIT命令実行中 VCA27 = VCA26 = VCA25 = "0"、VCA20 = "1"	—	3.5	—	μA
		ストップモード	XINクロック停止、Topr = 25°C 高速オンチップオシレータ発振停止 低速オンチップオシレータ発振停止 CM10 = "1" 周辺クロック停止 VCA27 = VCA26 = VCA25 = "0"	—	2	5.0	μA
			XINクロック停止、Topr = 85°C 高速オンチップオシレータ発振停止 低速オンチップオシレータ発振停止 CM10 = "1" 周辺クロック停止 VCA27 = VCA26 = VCA25 = "0"	—	5	—	μA

タイミング必要条件(指定のない場合は、 $V_{cc} = 5V$ 、 $V_{ss} = 0V$ 、 $T_{opr} = 25^{\circ}C$ )

表27.15 外部クロック入力(XOUT)

記号	項目	規格値		単位
		最小	最大	
$t_c(XOUT)$	XOUT入力サイクル時間	50	—	ns
$t_{WH}(XOUT)$	XOUT入力“H”パルス幅	24	—	ns
$t_{WL}(XOUT)$	XOUT入力“L”パルス幅	24	—	ns




図27.4  $V_{cc} = 5V$ 時の外部クロック入力のタイミング

表27.16 TRAIO入力

記号	項目	規格値		単位
		最小	最大	
$t_c(TRAIO)$	TRAIO入力サイクル時間	100	—	ns
$t_{WH}(TRAIO)$	TRAIO入力“H”パルス幅	40	—	ns
$t_{WL}(TRAIO)$	TRAIO入力“L”パルス幅	40	—	ns





図27.5  $V_{cc} = 5V$ 時のTRAIO入力のタイミング

表27.17 シリアルインタフェース

記号	項目	規格値		単位
		最小	最大	
$t_c(CK)$	CLK <i>i</i> 入力サイクル時間	200	—	ns
$t_w(CKH)$	CLK <i>i</i> 入力 "H" パルス幅	100	—	ns
$t_w(CKL)$	CLK <i>i</i> 入力 "L" パルス幅	100	—	ns
$t_d(C-Q)$	TXD <i>i</i> 出力遅延時間	—	50	ns
$t_h(C-Q)$	TXD <i>i</i> ホールド時間	0	—	ns
$t_{su}(D-C)$	RXD <i>i</i> 入力セットアップ時間	50	—	ns
$t_h(C-D)$	RXD <i>i</i> 入力ホールド時間	90	—	ns

 $i = 0, 2$ 図27.6  $V_{CC} = 5V$ 時のシリアルインタフェースのタイミング表27.18 外部割り込みINT*i*入力( $i = 0 \sim 3$ )、キー入力割り込みK*i*入力( $i = 0 \sim 3$ )

記号	項目	規格値		単位
		最小	最大	
$t_w(INH)$	INT <i>i</i> 入力 "H" パルス幅、K <i>i</i> 入力 "H" パルス幅	250(注1)	—	ns
$t_w(INL)$	INT <i>i</i> 入力 "L" パルス幅、K <i>i</i> 入力 "L" パルス幅	250(注2)	—	ns

注1. INT*i*入力フィルタ選択ビットでフィルタありを選択した場合、INT*i*入力 "H" パルス幅の最小値は(1/デジタルフィルタサンプリング周波数×3)と最小値のいずれか値の大きい方となります。

注2. INT*i*入力フィルタ選択ビットでフィルタありを選択した場合、INT*i*入力 "L" パルス幅の最小値は(1/デジタルフィルタサンプリング周波数×3)と最小値のいずれか値の大きい方となります。


図27.7  $V_{CC} = 5V$ 時の外部割り込みINT*i*およびキー入力割り込みK*i*入力のタイミング

表27.19 電気的特性(3) [ $2.7V \leq V_{cc} < 4.2V$ ]

記号	項目	測定条件		規格値			単位
		最小	標準	最大			
V <sub>OH</sub>	“H”出力電圧 XOUT以外	駆動能力 High	I <sub>OH</sub> = -5mA	V <sub>cc</sub> - 0.5	—	V <sub>cc</sub>	V
		駆動能力 Low	I <sub>OH</sub> = -1mA	V <sub>cc</sub> - 0.5	—	V <sub>cc</sub>	V
	XOUT		I <sub>OH</sub> = -200μA	1.0	—	V <sub>cc</sub>	V
V <sub>OL</sub>	“L”出力電圧 XOUT以外	駆動能力 High	I <sub>OL</sub> = 5mA	—	—	0.5	V
		駆動能力 Low	I <sub>OL</sub> = 1mA	—	—	0.5	V
	XOUT		I <sub>OL</sub> = 200μA	—	—	0.5	V
V <sub>T+</sub> -V <sub>T-</sub>	ヒステリシス INT0、INT1、 INT2、INT3、 KI0、KI1、KI2、KI3、 TRAIO、TRBO、 TRCIOA、TRCIQB、 TRCIQC、TRCIOD、 TRCTRG、TRCCLK、 ADTRG、 RXD0、RXD2、 CLK0、CLK2、 SCL2、SDA2	V <sub>cc</sub> = 3.0V		0.1	0.4	—	V
		RESET		V <sub>cc</sub> = 3.0V	0.1	0.5	—
I <sub>IH</sub>	“H”入力電流	V <sub>i</sub> = 3V、V <sub>cc</sub> = 3.0V		—	—	4.0	μA
I <sub>IL</sub>	“L”入力電流	V <sub>i</sub> = 0V、V <sub>cc</sub> = 3.0V		—	—	-4.0	μA
R <sub>PULLUP</sub>	プルアップ抵抗	V <sub>i</sub> = 0V、V <sub>cc</sub> = 3.0V		42	84	168	kΩ
R <sub>XIN</sub>	帰還抵抗	XIN		—	0.3	—	MΩ
V <sub>RAM</sub>	RAM保持電圧	ストップモード時		1.8	—	—	V

注1. 指定のない場合は、 $2.7V \leq V_{cc} < 4.2V$ 、Topr =  $-20^{\circ}\text{C} \sim 85^{\circ}\text{C}$  (Nバージョン)、f(XIN) = 10MHz です。

表27.20 電気的特性(4) [2.7V ≤ Vcc &lt; 3.3V] (指定のない場合は、Topr = -20°C~85°C (Nバージョン))

記号	項目	測定条件	規格値			単位	
			最小	標準	最大		
Icc	電源電流 (Vcc = 2.7V ~ 3.3V) シングルチップモードで、出力端子は開放、その他の端子はVss	高速クロックモード	XIN = 10MHz (方形波) 高速オンチップオシレータ発振停止 低速オンチップオシレータ発振 = 125kHz 分周なし	—	3.5	10	mA
			XIN = 10MHz (方形波) 高速オンチップオシレータ発振停止 低速オンチップオシレータ発振 = 125kHz 8分周	—	1.5	7.5	mA
		高速オンチップオシレータモード	XINクロック停止 高速オンチップオシレータ発振fOCO-F = 20MHz 低速オンチップオシレータ発振 = 125kHz 分周なし	—	7	15	mA
			XINクロック停止 高速オンチップオシレータ発振fOCO-F = 20MHz 低速オンチップオシレータ発振 = 125kHz 8分周	—	3	—	mA
			XINクロック停止 高速オンチップオシレータ発振fOCO-F = 10MHz 低速オンチップオシレータ発振 = 125kHz 分周なし	—	4	—	mA
			XINクロック停止 高速オンチップオシレータ発振fOCO-F = 10MHz 低速オンチップオシレータ発振 = 125kHz 8分周	—	1.5	—	mA
			XINクロック停止 高速オンチップオシレータ発振fOCO-F = 4MHz 低速オンチップオシレータ発振 = 125kHz 16分周 MSTTRD = MSTTRC = "1"	—	1	—	mA
		低速オンチップオシレータモード	XINクロック停止 高速オンチップオシレータ発振停止 低速オンチップオシレータ発振 = 125kHz 8分周 FMR27 = "1"、VCA20 = "0"	—	90	390	μA
			XINクロック停止 高速オンチップオシレータ発振停止 低速オンチップオシレータ発振 = 125kHz WAIT命令実行中 周辺クロック動作 VCA27 = VCA26 = VCA25 = "0"、VCA20 = "1"	—	15	90	μA
		ウェイトモード	XINクロック停止 高速オンチップオシレータ発振停止 低速オンチップオシレータ発振 = 125kHz WAIT命令実行中 周辺クロック停止 VCA27 = VCA26 = VCA25 = "0"、VCA20 = "1"	—	4	80	μA
			XINクロック停止 高速オンチップオシレータ発振停止 低速オンチップオシレータ発振停止 WAIT命令実行中 VCA27 = VCA26 = VCA25 = "0"、VCA20 = "1"	—	3.5	—	μA
			XINクロック停止、Topr = 25°C 高速オンチップオシレータ発振停止 低速オンチップオシレータ発振停止 CM10 = "1" 周辺クロック停止 VCA27 = VCA26 = VCA25 = "0"	—	2	5.0	μA
		ストップモード	XINクロック停止、Topr = 85°C 高速オンチップオシレータ発振停止 低速オンチップオシレータ発振停止 CM10 = "1" 周辺クロック停止 VCA27 = VCA26 = VCA25 = "0"	—	5	—	μA

タイミング必要条件(指定のない場合は、 $V_{cc} = 3V$ 、 $V_{ss} = 0V$ 、 $T_{opr} = 25^{\circ}C$ )

表27.21 外部クロック入力(XOUT)

記号	項目	規格値		単位
		最小	最大	
$t_c(XOUT)$	XOUT入力サイクル時間	50	—	ns
$t_{WH}(XOUT)$	XOUT入力“H”パルス幅	24	—	ns
$t_{WL}(XOUT)$	XOUT入力“L”パルス幅	24	—	ns




図27.8  $V_{cc} = 3V$ 時の外部クロック入力のタイミング

表27.22 TRAIO入力

記号	項目	規格値		単位
		最小	最大	
$t_c(TRAIO)$	TRAIO入力サイクル時間	300	—	ns
$t_{WH}(TRAIO)$	TRAIO入力“H”パルス幅	120	—	ns
$t_{WL}(TRAIO)$	TRAIO入力“L”パルス幅	120	—	ns





図27.9  $V_{cc} = 3V$ 時のTRAIO入力のタイミング

表27.23 シリアルインタフェース

記号	項目	規格値		単位
		最小	最大	
$t_c(CK)$	CLK <i>i</i> 入力サイクル時間	300	—	ns
$t_w(CKH)$	CLK <i>i</i> 入力 "H" パルス幅	150	—	ns
$t_w(CKL)$	CLK <i>i</i> 入力 "L" パルス幅	150	—	ns
$t_d(C-Q)$	TXDi出力遅延時間	—	80	ns
$t_h(C-Q)$	TXDiホールド時間	0	—	ns
$t_{su}(D-C)$	RXDi入力セットアップ時間	70	—	ns
$t_h(C-D)$	RXDi入力ホールド時間	90	—	ns

 $i = 0, 2$ 図27.10  $V_{CC} = 3V$ 時のシリアルインタフェースのタイミング表27.24 外部割り込み  $\overline{INT_i}$  入力 ( $i = 0 \sim 3$ )、キー入力割り込み  $\overline{Kli}$  ( $i = 0 \sim 3$ )

記号	項目	規格値		単位
		最小	最大	
$t_w(INH)$	$\overline{INT_i}$ 入力 "H" パルス幅、 $\overline{Kli}$ 入力 "H" パルス幅	380(注1)	—	ns
$t_w(INL)$	$\overline{INT_i}$ 入力 "L" パルス幅、 $\overline{Kli}$ 入力 "L" パルス幅	380(注2)	—	ns

注1.  $\overline{INT_i}$ 入力フィルタ選択ビットでフィルタありを選択した場合、 $\overline{INT_i}$ 入力 "H" パルス幅の最小値は(1/デジタルフィルタサンプリング周波数 × 3)と最小値のいずれか値の大きい方となります。

注2.  $\overline{INT_i}$ 入力フィルタ選択ビットでフィルタありを選択した場合、 $\overline{INT_i}$ 入力 "L" パルス幅の最小値は(1/デジタルフィルタサンプリング周波数 × 3)と最小値のいずれか値の大きい方となります。


図27.11  $V_{CC} = 3V$ 時の外部割り込み  $\overline{INT_i}$  およびキー入力割り込み  $\overline{Kli}$  入力のタイミング

表27.25 電気的特性(5) [ $1.8V \leq V_{cc} < 2.7V$ ]

記号	項目	測定条件		規格値		単位
		最小	標準	最大		
V <sub>OH</sub>	“H”出力電圧 XOUT以外	駆動能力 High	I <sub>OH</sub> = -2mA	V <sub>cc</sub> - 0.5	—	V <sub>cc</sub>
		駆動能力 Low	I <sub>OH</sub> = -1mA	V <sub>cc</sub> - 0.5	—	V <sub>cc</sub>
	XOUT		I <sub>OH</sub> = -200μA	1.0	—	V <sub>cc</sub>
V <sub>OL</sub>	“L”出力電圧 XOUT以外	駆動能力 High	I <sub>OL</sub> = 2mA	—	—	0.5
		駆動能力 Low	I <sub>OL</sub> = 1mA	—	—	0.5
	XOUT		I <sub>OL</sub> = 200μA	—	—	0.5
V <sub>T+</sub> -V <sub>T-</sub>	ヒステリシス INT0、INT1、 INT2、INT3、 KI0、KI1、KI2、KI3、 TRAIO、TRBO、 TRCIOA、TRCIQB、 TRCIQC、TRCIOD、 TRCTRG、TRCCLK、 ADTRG、 RXD0、RXD2、 CLK0、CLK2、 SCL2、SDA2			0.05	0.20	—
	RESET			0.05	0.20	—
I <sub>IIH</sub>	“H”入力電流	V <sub>i</sub> = 2.2V、V <sub>cc</sub> = 2.2V		—	—	4.0 μA
I <sub>IIL</sub>	“L”入力電流	V <sub>i</sub> = 0V、V <sub>cc</sub> = 2.2V		—	—	-4.0 μA
R <sub>PULLUP</sub>	プルアップ抵抗	V <sub>i</sub> = 0V、V <sub>cc</sub> = 2.2V		70	140	300 kΩ
R <sub>XIN</sub>	帰還抵抗	XIN		—	0.3	— MΩ
V <sub>RAM</sub>	RAM保持電圧	ストップモード時		1.8	—	—

注1. 指定のない場合は、 $1.8V \leq V_{cc} < 2.7V$ 、Topr = -20°C~85°C (Nバージョン)、f(XIN) = 5MHz です。

表27.26 電気的特性(6) [1.8V ≤ Vcc &lt; 2.7V] (指定のない場合は、Topr = -20°C~85°C (Nバージョン))

記号	項目	測定条件	規格値			単位	
			最小	標準	最大		
I <sub>CC</sub>	電源電流 (V <sub>CC</sub> = 1.8V ~ 2.7V) シングルチップモードで、出力端子は開放、その他の端子はV <sub>SS</sub>	高速クロックモード	XIN = 5MHz (方形波) 高速オンチップオシレータ発振停止 低速オンチップオシレータ発振 = 125kHz 分周なし	—	2.2	—	mA
			XIN = 5MHz (方形波) 高速オンチップオシレータ発振停止 低速オンチップオシレータ発振 = 125kHz 8分周	—	0.8	—	mA
		高速オンチップオシレータモード	XINクロック停止 高速オンチップオシレータ発振f <sub>OCO-F</sub> = 5MHz 低速オンチップオシレータ発振 = 125kHz 分周なし	—	2.5	10	mA
			XINクロック停止 高速オンチップオシレータ発振f <sub>OCO-F</sub> = 5MHz 低速オンチップオシレータ発振 = 125kHz 8分周	—	1.7	—	mA
			XINクロック停止 高速オンチップオシレータ発振f <sub>OCO-F</sub> = 4MHz 低速オンチップオシレータ発振 = 125kHz 16分周 MSTTRD = MSTTRC = "1"	—	1	—	mA
		低速オンチップオシレータモード	XINクロック停止 高速オンチップオシレータ発振停止 低速オンチップオシレータ発振 = 125kHz 8分周 FMR27 = "1"、VCA20 = "0"	—	90	300	μA
		ウェイトモード	XINクロック停止 高速オンチップオシレータ発振停止 低速オンチップオシレータ発振 = 125kHz WAIT命令実行中 周辺クロック動作 VCA27 = VCA26 = VCA25 = "0"、VCA20 = "1"	—	15	90	μA
			XINクロック停止 高速オンチップオシレータ発振停止 低速オンチップオシレータ発振 = 125kHz WAIT命令実行中 周辺クロック停止 VCA27 = VCA26 = VCA25 = "0"、VCA20 = "1"	—	4	80	μA
			XINクロック停止 高速オンチップオシレータ発振停止 低速オンチップオシレータ発振停止 WAIT命令実行中 VCA27 = VCA26 = VCA25 = "0"、VCA20 = "1"	—	3.5	—	μA
		ストップモード	XINクロック停止、Topr = 25°C 高速オンチップオシレータ発振停止 低速オンチップオシレータ発振停止 CM10 = "1" 周辺クロック停止 VCA27 = VCA26 = VCA25 = "0"	—	2	5	μA
			XINクロック停止、Topr = 85°C 高速オンチップオシレータ発振停止 低速オンチップオシレータ発振停止 CM10 = "1" 周辺クロック停止 VCA27 = VCA26 = VCA25 = "0"	—	5	—	μA

タイミング必要条件(指定のない場合は、 $V_{CC} = 2.2V$ 、 $V_{SS} = 0V$ 、 $T_{OPR} = 25^{\circ}C$ )

表27.27 外部クロック入力(XOUT)

記号	項目	規格値		単位
		最小	最大	
$t_C(XOUT)$	XOUT入力サイクル時間	200	—	ns
$t_{WH}(XOUT)$	XOUT入力“H”パルス幅	90	—	ns
$t_{WL}(XOUT)$	XOUT入力“L”パルス幅	90	—	ns




図27.12  $V_{CC} = 2.2V$  時の外部クロック入力のタイミング

表27.28 TRAIO入力

記号	項目	規格値		単位
		最小	最大	
$t_C(TRAIO)$	TRAIO入力サイクル時間	500	—	ns
$t_{WH}(TRAIO)$	TRAIO入力“H”パルス幅	200	—	ns
$t_{WL}(TRAIO)$	TRAIO入力“L”パルス幅	200	—	ns





図27.13  $V_{CC} = 2.2V$  時のTRAIO入力のタイミング

表27.29 シリアルインタフェース


記号	項目	規格値		単位
		最小	最大	
$t_c(CK)$	CLK <i>i</i> 入力サイクル時間	800	—	ns
$t_w(CKH)$	CLK <i>i</i> 入力“H”パルス幅	400	—	ns
$t_w(CKL)$	CLK <i>i</i> 入力“L”パルス幅	400	—	ns
$t_d(C-Q)$	TXDi出力遅延時間	—	200	ns
$t_h(C-Q)$	TXDiホールド時間	0	—	ns
$t_{su}(D-C)$	RXDi入力セットアップ時間	150	—	ns
$t_h(C-D)$	RXDi入力ホールド時間	90	—	ns

 $i = 0, 2$ 図27.14  $V_{CC} = 2.2V$  時のシリアルインタフェースのタイミング表27.30 外部割り込み  $\overline{INT_i}$  入力 ( $i = 0 \sim 3$ )、キー入力割り込み  $\overline{Kli}$  ( $i = 0 \sim 3$ )

記号	項目	規格値		単位
		最小	最大	
$t_w(INH)$	$\overline{INT_i}$ 入力“H”パルス幅、 $\overline{Kli}$ 入力“H”パルス幅	1000(注1)	—	ns
$t_w(INL)$	$\overline{INT_i}$ 入力“L”パルス幅、 $\overline{Kli}$ 入力“L”パルス幅	1000(注2)	—	ns

注1.  $\overline{INT_i}$ 入力フィルタ選択ビットでフィルタありを選択した場合、 $\overline{INT_i}$ 入力“H”パルス幅の最小値は(1/デジタルフィルタサンプリング周波数×3)と最小値のいずれか値の大きい方となります。

注2.  $\overline{INT_i}$ 入力フィルタ選択ビットでフィルタありを選択した場合、 $\overline{INT_i}$ 入力“L”パルス幅の最小値は(1/デジタルフィルタサンプリング周波数×3)と最小値のいずれか値の大きい方となります。

図27.15  $V_{CC} = 2.2V$  時の外部割り込み  $\overline{INT_i}$  およびキー入力割り込み  $\overline{Kli}$  入力のタイミング

## 28. 使用上の注意事項

### 28.1 クロック発生回路使用上の注意

#### 28.1.1 ストップモード

ストップモードに移行する場合、FMR0 レジスタの FMR01 ビットを “0” (CPU書き換えモード無効) にした後、CM1 レジスタの CM10 ビットを “1” (ストップモード)にしてください。命令キューは CM10 ビットを “1” (ストップモード)にする命令から、4 バイト先読みしてプログラムが停止します。 CM10 ビットを “1” にする命令の直後に JMP.B 命令を入れた後、NOP 命令を最低4つ入れてください。

- ストップモードに移行するプログラム例

```

BCLR      1, FMR0          ; CPU書き換えモード無効
BCLR      7, FMR2          ; 低消費電流リードモード禁止
BSET      0, PRCR          ; CM1レジスタへの書き込み許可
FSET      I                 ; 割り込み許可
BSET      0, CM1           ; ストップモード
JMP.B    LABEL_001

LABEL_001:
NOP
NOP
NOP
NOP

```

#### 28.1.2 ウェイトモード

CM30 ビットを “1” にしてウェイトモードに移行する場合、FMR0 レジスタの FMR01 ビットを “0” (CPU書き換えモード無効) にした後、CM30 ビットを “1” にしてください。

WAIT 命令でウェイトモードに移行する場合、FMR0 レジスタの FMR01 ビットを “0” (CPU書き換えモード無効) にした後、WAIT 命令を実行してください。命令キューは CM30 ビットを “1” (ウェイトモードに移行する) にする命令、または WAIT 命令から 4 バイト先読みしてプログラムが停止します。 CM30 ビットを “1” にする命令、または WAIT 命令の後には NOP 命令を最低4つ入れてください。

- WAIT 命令を実行するプログラム例

```

BCLR      1, FMR0          ; CPU書き換えモード無効
BCLR      7, FMR2          ; 低消費電流リードモード禁止
FSET      I                 ; 割り込み許可
WAIT
NOP
NOP
NOP
NOP

```

- CM30 ビットを “1” を実行するプログラム例

```

BCLR      1, FMR0          ; CPU書き換えモード無効
BCLR      7, FMR2          ; 低消費電流リードモード禁止
BSET      0, PRCR          ; CM3レジスタへの書き込み許可
FCLR      I                 ; 割り込み禁止
BSET      0, CM3           ; ウェイトモード
NOP
NOP
NOP
NOP
BCLR      0, PRCR          ; CM3レジスタへの書き込み禁止
FSET      I                 ; 割り込み許可

```

### 28.1.3 発振停止検出機能

XIN クロックの周波数が 2MHz 未満の場合、発振停止検出機能は使用できませんので、OCD1～OCD0 ビットを “00b” にしてください。

### 28.1.4 発振回路定数

ユーザシステムにおける最適発振回路定数は、発振子メーカーにご相談の上、決定してください。

## 28.2 割り込み使用上の注意

### 28.2.1 00000h番地の読み出し

プログラムで00000h番地を読まないでください。マスクアブル割り込みの割り込み要求を受け付けた場合、CPUは割り込みシーケンスの中で割り込み情報(割り込み番号と割り込み要求レベル)を00000h番地から読みます。このとき、受け付けられた割り込みのIRビットが“0”になります。

プログラムで00000h番地を読むと、許可されている割り込みのうち、最も優先順位の高い割り込みのIRビットが“0”になります。そのため、割り込みがキャンセルされたり、予期しない割り込みが発生することがあります。

### 28.2.2 SPの設定

割り込みを受け付ける前に、SPに値を設定してください。リセット後、SPは“0000h”です。そのため、SPに値を設定する前に割り込みを受け付けると、暴走の要因となります。

### 28.2.3 外部割り込み、キー入力割り込み


$\overline{\text{INT0}} \sim \overline{\text{INT3}}$ 端子、 $\overline{\text{KI0}} \sim \overline{\text{KI3}}$ 端子に入力する信号には、CPUの動作クロックに関係なく電気的特性の外部割り込みINT $i$ 入力( $i = 0 \sim 3$ )に示す“L”レベル幅、または“H”レベル幅が必要です。(詳細は「表27.18 (Vcc = 5V)、表27.24 (Vcc = 3V)、表27.30 (Vcc = 2.2V) 外部割り込みINT $i$ 入力( $i = 0 \sim 3$ )、キー入力割り込みK $i$  ( $i = 0 \sim 3$ )」を参照。)

### 28.2.4 割り込み要因の変更

割り込み要因を変更すると、割り込み制御レジスタのIRビットが“1”(割り込み要求あり)になることがあります。割り込みを使用する場合は、割り込み要因を変更した後、IRビットを“0”(割り込み要求なし)にしてください。

なお、ここで言う割り込み要因の変更とは、各ソフトウェア割り込み番号に割り当てる割り込み要因・極性・タイミングを替えるすべての要素を含みます。したがって、周辺機能のモード変更などが割り込み要因・極性・タイミングに関与する場合は、これらを変更した後、IRビットを“0”(割り込み要求なし)にしてください。周辺機能の割り込みは各周辺機能を参照してください。

図28.1に割り込み要因の変更手順例を示します。



IRビット: 要因を変更する割り込みの、割り込み制御レジスタのビット

- 注1. 上記の設定は個々に実行してください。2つ以上の設定を同時に(1命令で)実行しないでください。
- 注2. 割り込み要求を発生させないために、割り込み要因となる周辺機能を停止させた後、割り込み要因を変更してください。この場合、マスカブル割り込みをすべて禁止にしてよい場合はIFラグを使用してください。  
マスカブル割り込みをすべて禁止にできない場合は、要因を変更する割り込みのILVL0～ILVL2ビットを使用してください。
- 注3. デジタルフィルタありの入力を割り込み要因とする場合は、デジタルフィルタのサンプリングクロックの3サイクル分以上待ってから、IRビットを“0”(割り込み要求なし)にしてください。使用する命令とそれに伴う注意は「11.9.5 割り込み制御レジスタの変更」を参照してください。

図28.1 割り込み要因の変更手順例

### 28.2.5 割り込み制御レジスタの変更

- (a) 割り込み制御レジスタは、そのレジスタに対応する割り込み要求が発生しない箇所で変更してください。割り込み要求が発生する可能性がある場合は、割り込みを禁止した後、割り込み制御レジスタを変更してください。
- (b) 割り込みを禁止して割り込み制御レジスタを変更する場合、使用する命令に注意してください。

#### IR ビット以外のビットの変更

命令の実行中に、そのレジスタに対応する割り込み要求が発生した場合、IR ビットが “1” (割り込み要求あり)にならず、割り込みが無視されることがあります。このことが問題になる場合は、次の命令を使用してレジスタを変更してください。

対象となる命令 ..... AND、OR、BCLR、BSET

#### IR ビットの変更

IR ビットを “0” (割り込み要求なし)にする場合、使用する命令によってはIR ビットが “0” にならないことがあります。IR ビットはMOV命令を使用して “0” にしてください。

- (c) I フラグを使用して割り込みを禁止にする場合、次の参考プログラム例にしたがってI フラグの設定をしてください。(参考プログラム例の割り込み制御レジスタの変更は(b)を参照してください。)

例1～例3は内部バスと命令キューバッファの影響により割り込み制御レジスタが変更される前にI フラグが “1” (割り込み許可)になることを防ぐ方法です。

例1：NOP命令で割り込み制御レジスタが変更されるまで待たせる例

INT\_SWITCH1:

```
FCLR    I          ; 割り込み禁止
AND.B   #00H, 0056H ; TRAIC レジスタを “00h” にする
NOP
NOP
FSET    I          ; 割り込み許可
```

例2：ダミーリードでFSET命令を待たせる例

INT\_SWITCH2:

```
FCLR    I          ; 割り込み禁止
AND.B   #00H, 0056H ; TRAIC レジスタを “00h” にする
MOV.W   MEM, R0    ; ダミーリード
FSET    I          ; 割り込み許可
```

例3：POPC命令でIフラグを変更する例

INT\_SWITCH3:

```
PUSHC  FLG
FCLR   I          ; 割り込み禁止
AND.B   #00H, 0056H ; TRAIC レジスタを “00h” にする
POPC   FLG        ; 割り込み許可
```

## 28.3 IDコード領域使用上の注意

### 28.3.1 IDコード領域の設定例

IDコード領域はフラッシュメモリ上にあり、SFRではありません。ROMデータとして、プログラムで適切な値を設定してください。次に設定例を示します。

- IDコード領域すべてに“55h”を設定する場合

```
.org 00FFDCH
.lword dummy | (55000000h)      ; UND
.lword dummy | (55000000h)      ; INTO
.lword dummy ; BREAK
.lword dummy | (55000000h)      ; ADDRESS MATCH
.lword dummy | (55000000h)      ; SET SINGLE STEP
.lword dummy | (55000000h)      ; WDT
.lword dummy | (55000000h)      ; ADDRESS BREAK
.lword dummy | (55000000h)      ; RESERVE
```

(プログラムの書式はコンパイラによって異なります。コンパイラのマニュアルで確認してください。)

## 28.4 オプション機能選択領域使用上の注意

### 28.4.1 オプション機能選択領域の設定例

オプション機能選択領域はフラッシュメモリ上にあり、SFRではありません。ROMデータとして、プログラムで適切な値を設定してください。次に設定例を示します。

- OFSレジスタに“FFh”を設定する場合

```
.org 00FFFCH
.lword reset | (OFF000000h)      ; RESET
```

(プログラムの書式はコンパイラによって異なります。コンパイラのマニュアルで確認してください。)

- OFS2レジスタに“FFh”を設定する場合

```
.org 00FFDBH
.byte 0FFh
```

(プログラムの書式はコンパイラによって異なります。コンパイラのマニュアルで確認してください。)

## 28.5 DTC使用上の注意

### 28.5.1 DTC起動要因

- ・ウェイトモード移行前、またはウェイトモード中に、DTC起動要因を発生させないでください。
- ・ストップモード移行前、またはストップモード中に、DTC起動要因を発生させないでください。

### 28.5.2 DTCENi ( $i = 0 \sim 3, 5, 6$ ) レジスタ

- ・DTCENi0～DTCENi7 ビットは、そのビットに対応する割り込み要求が発生しない箇所で変更してください。
- ・周辺機能のステータスレジスタの割り込み要因フラグが“1”的とき、対応する起動要因の DTCENi0～DTCENi7 ビットを変化させないでください。
- ・DTC転送でDTCENi レジスタをアクセスしないでください。

### 28.5.3 周辺モジュール

DTC転送で周辺機能のステータスレジスタのビットを“0”にしないでください。

### 28.5.4 割り込み要求

DTC起動要因がフラッシュリディステータスのとき、DTCがノーマルモードでDTCCCTj ( $j = 0 \sim 23$ ) レジスタが“0”になるデータ転送を実行するとき、およびリピートモードでDTCCRj レジスタの RPTINT ビットが“1”(割り込み発生許可)かつDTCCCTj レジスタが“0”になるデータ転送を実行するとき、DTC動作中にCPUに対して起動要因となった割り込み要求を発生しません。

## 28.6 タイマRA使用上の注意

- リセット後、タイマはカウントを停止しています。タイマとプリスケーラに値を設定した後、カウントを開始してください。
- プリスケーラとタイマは16ビット単位で読み出しても、マイクロコンピュータ内部では1バイトずつ順に読み出します。そのため、この2つのレジスタを読み出す間にタイマ値が更新される可能性があります。
- パルス幅測定モードおよびパルス周期測定モードで使用する TRACR レジスタの TEDGF ビットと TUNDF ビットは、プログラムで “0” を書くと “0” になり、“1” を書いても変化しません。TRACR レジスタにリードモディファイライト命令を使用した場合、命令実行中に TEDGF ビット、TUNDF ビットが “1” になっても “0” にする場合があります。このとき、“0” にしたくないTEDGFビット、TUNDFビットにはMOV命令で “1” を書いてください。
- 他のモードからパルス幅測定モードおよびパルス周期測定モードに変更したとき、TEDGF ビットと TUNDF ビットは不定です。TEDGF ビットと TUNDF ビットに “0” を書いてから、タイマRAのカウントを開始してください。
- カウント開始後に初めて発生するタイマ RA プリスケーラのアンダーフロー信号で、TEDGF ビットが “1” になる場合があります。
- パルス周期測定モードを使用する場合は、カウント開始直後にタイマRAプリスケーラの2周期以上の時間を空けて、TEDGF ビットを “0” にしてから使用してください。
- カウント停止中にTSTARTビットに“1”を書いた後は、カウントソースの0～1サイクルの間、TCSTF ビットは “0” になっています。  
TCSTF ビットが “1” になるまで、TCSTF ビットを除くタイマ RA 関連レジスタ(注1)をアクセスしないでください。  
TCSTF ビットが “1” になった後の最初のカウントソースの有効エッジからカウントを開始します。  
カウント中にTSTARTビットに“0”を書いた後は、カウントソースの0～1サイクルの間、TCSTF ビットは “1” になっています。TCSTF ビットが “0” になったときカウントは停止します。  
TCSTF ビットが “0” になるまで、TCSTF ビットを除くタイマ RA 関連レジスタ(注1)をアクセスしないでください。

注1. タイマRA関連レジスタ：TRACR、TRAI0C、TRAMR、TRAPRE、TRA

- カウント中(TCSTFビットが “1” )にTRAPREレジスタに連続して書き込む場合は、それぞれの書き込みの間隔をカウントソースクロックの3周期以上空けてください。
- カウント中(TCSTFビットが “1” )にTRAレジスタに連続して書き込む場合は、それぞれの書き込みの間隔をプリスケーラのアンダーフローの3周期以上空けてください。
- パルス幅測定モードおよびパルス周期測定モードでは、TRA レジスタに 00h を設定しないでください。

## 28.7 タイマRB使用上の注意

- リセット後、タイマはカウントを停止しています。タイマとプリスケーラに値を設定した後、カウントを開始してください。
- プリスケーラとタイマは16ビット単位で読み出しても、マイクロコンピュータ内部では1バイトずつ順に読み出します。そのため、この2つのレジスタを読み出す間にタイマ値が更新される可能性があります。
- プログラマブルワンショット発生モードおよびプログラマブルウェイトワンショット発生モード時、TRBCR レジスタのTSTART ビットを“0”にしてカウントを停止したとき、またはTRBOCR レジスタのTOSSP ビットを“1”にしてワンショット停止にしたとき、タイマはリロードレジスタの値をリロードし停止します。タイマのカウント値は、タイマ停止前に読み出してください。
- カウント停止中にTSTART ビットに“1”を書いた後は、カウントソースの1～2サイクルの間、TCSTF ビットは“0”になっています。

TCSTF ビットが“1”になるまで、TCSTF ビットを除くタイマ RB 関連レジスタ(注1)をアクセスしないでください。

カウント中にTSTART ビットに“0”を書いた後は、カウントソースの1～2サイクルの間、TCSTF ビットは“1”になっています。TCSTF ビットが“0”になったときカウントは停止します。

TCSTF ビットが“0”になるまで、TCSTF ビットを除くタイマ RB 関連レジスタ(注1)をアクセスしないでください。

注1. タイマRB関連レジスタ：TRBCR、TRBOCR、TRBIOC、TRBMR、TRBPREG、TRBSC、TRBPR

- カウント中にTRBCR レジスタのTSTOP ビットに“1”を書くと、すぐにタイマ RB は停止します。
- TRBOCR レジスタのTOSST ビットまたはTOSSP ビットに“1”を書くと、カウントソースの1～2サイクル後にTOSSTF ビットが変化します。TOSST ビットに“1”を書いてからTOSSTF ビットが“1”になるまでの期間にTOSSP ビットに“1”を書いた場合、内部の状態によってTOSSTF ビットが“0”になる場合と、“1”になる場合があります。TOSSP ビットに“1”を書いてからTOSSTF ビットが“0”になるまでの期間にTOSST ビットに“1”を書いた場合も同様に、TOSSTF ビットは“0”になるか“1”になるかわかりません。
- タイマ RA のアンダフロー信号をタイマ RB のカウントソースにする場合、タイマ RA はタイマモード、パルス出力モード、またはイベントカウントモードに設定してください。

### 28.7.1 タイマモード

カウント中(TRBCR レジスタのTCSTF ビットが“1” )にTRBPREG レジスタ、TRBPR レジスタに書き込む場合は、下記の点に注意してください。

- TRBPREG レジスタに連続して書き込む場合は、それぞれの書き込みの間隔をカウントソースクロックの3周期以上空けてください。
- TRBPR レジスタに連続して書き込む場合は、それぞれの書き込みの間隔をプリスケーラのアンダフローの3周期以上空けてください。

### 28.7.2 プログラマブル波形発生モード

カウント中(TRBCR レジスタのTCSTF ビットが“1” )にTRBPREG レジスタ、TRBPR レジスタに書き込む場合は、下記の点に注意してください。

- TRBPREG レジスタに連続して書き込む場合は、それぞれの書き込みの間隔をカウントソースクロックの3周期以上空けてください。
- TRBPR レジスタに連続して書き込む場合は、それぞれの書き込みの間隔をプリスケーラのアンダフローの3周期以上空けてください。

### 28.7.3 プログラマブルワンショット発生モード

カウント中(TRBCR レジスタの TCSTF ビットが “1” )にTRBPRE レジスタ、 TRBPR レジスタに書き込む場合は下記の点に注意してください。

- TRBPRE レジスタに連続して書き込む場合は、それぞれの書き込みの間隔をカウントソースクロックの3周期以上空けてください。
- TRBPR レジスタに連続して書き込む場合は、それぞれの書き込みの間隔をプリスケーラのアンダーフローの3周期以上空けてください。

### 28.7.4 プログラマブルウェイトワンショット発生モード

カウント中(TRBCR レジスタの TCSTF ビットが “1” )にTRBPRE レジスタ、 TRBPR レジスタに書き込む場合は下記の点に注意してください。

- TRBPRE レジスタに連続して書き込む場合は、それぞれの書き込みの間隔をカウントソースクロックの3周期以上空けてください。
- TRBPR レジスタに連続して書き込む場合は、それぞれの書き込みの間隔をプリスケーラのアンダーフローの3周期以上空けてください。

## 28.8 タイマRC使用上の注意

### 28.8.1 TRC レジスタ

- TRCCR1 レジスタの CCLR ビットを “1” (TRCGRA レジスタとのコンペア一致で TRC レジスタをクリア) にしている場合に、次の注意事項が該当します。
 

TRCMR レジスタの TSTART ビットが “1” (カウント開始) の状態で、プログラムで TRC レジスタに値を書き込む場合は、TRC レジスタが “0000h” になるタイミングと重ならないように書いてください。

TRC レジスタが “0000h” になるタイミングと、TRC レジスタへの書き込むタイミングが重なると、値は書き込まれず、TRC レジスタが “0000h” になります。
- TRC レジスタに書いた後、TRC レジスタを続けて読み出すと、書く前の値を読み出すことがあります。この場合は書き込みと読み出しの間で、JMP.B 命令を実行してください。

プログラム例	MOV.W #XXXXh, TRC ; 書き込み
	JMP.B L1 ; JMP.B 命令
L1:	MOV.W TRC, DATA ; 読み出し

### 28.8.2 TRCSR レジスタ

TRCSR レジスタに書いた後、TRCSR レジスタを続けて読み出すと、書く前の値を読み出すことがあります。この場合は書き込みと読み出しの間で、JMP.B 命令を実行してください。

プログラム例	MOV.B #XXh, TRCSR ; 書き込み
	JMP.B L1 ; JMP.B 命令
L1:	MOV.B TRCSR, DATA ; 読み出し

### 28.8.3 TRCCR1 レジスタ

TRCCR1 レジスタの TCK2～TCK0 ビットを “111b” (fOCO-F) にするときは、CPU クロックより速いクロック周波数に fOCO-F を設定してください。

### 28.8.4 カウントソース切り替え

- カウントソースを切り替える際は、カウントを停止した後、切り替えてください。

変更手順

- (1) TRCMR レジスタの TSTART ビットを “0” (カウント停止) にする
- (2) TRCCR1 レジスタの TCK2～TCK0 ビットを変更する

- カウントソースを fOCO40M からその他のクロックに変更し、fOCO40M を停止させる場合は、クロック切り替え設定後、f1 の 2 サイクル以上待ってから fOCO40M を停止させてください。

変更手順

- (1) TRCMR レジスタの TSTART ビットを “0” (カウント停止) にする
- (2) TRCCR1 レジスタの TCK2～TCK0 ビットを変更する
- (3) f1 の 2 サイクル以上待つ
- (4) FRA0 レジスタの FRA00 ビットを “0” (高速オンチップオシレータ停止) にする

- カウントソースをfOCO-FからfOCO40Mに変更し、fOCO-Fを停止させる場合は、クロック切り替え設定後、fOCO-Fの2サイクル以上待ってからfOCO-Fを停止させてください。

変更手順

- (1) TRCMRレジスタのTSTARTビットを“0”(カウント停止)にする
- (2) TRCCR1レジスタのTCK2～TCK0ビットを変更する
- (3) fOCO-Fの2サイクル以上待つ
- (4) FRA0レジスタのFRA00ビットを“0”(高速オンチップオシレータ停止)にする

- カウントソースをfOCO-FからfOCO40M以外のクロックに変更し、fOCO-Fを停止させる場合は、クロック切り替え設定後、fOCO-Fの1サイクル+fOCO40Mの1サイクル以上待ってからfOCO-Fを停止させてください。

変更手順

- (1) TRCMRレジスタのTSTARTビットを“0”(カウント停止)にする
- (2) TRCCR1レジスタのTCK2～TCK0ビットを変更する
- (3) fOCO-Fの1サイクル+fOCO40Mの1サイクル以上待つ
- (4) FRA0レジスタのFRA00ビットを“0”(高速オンチップオシレータ停止)にする

### 28.8.5 インプットキャプチャ機能

- インプットキャプチャ信号のパルス幅については、次のように設定してください。

[デジタルフィルタなしの場合]

タイマRCの動作クロックの3サイクル分以上(「表19.1 タイマRCの動作クロック」参照)

[デジタルフィルタありの場合]

デジタルフィルタのサンプリングクロックの5サイクル分+タイマRCの動作クロックの3サイクル分以上(「図19.5 デジタルフィルタのブロック図」参照)

- TRCIOj(j=A、B、C、Dのいずれか)端子にインプットキャプチャ信号が入力されてから、タイマRCの動作クロックの1～2サイクル後にTRCレジスタの値をTRCGRjレジスタに転送します(デジタルフィルタなしの場合)。

### 28.8.6 PWM2モード時のTRCMRレジスタ

TRCCR2レジスタのCSELビットが“1”(TRCGRAレジスタとのコンペア一致でカウント停止)のとき、TRCレジスタとTRCGRAレジスタのコンペア一致が発生するタイミングで、TRCMRレジスタに書かないでください。

### 28.8.7 カウントソースfOCO40M

カウントソースfOCO40Mについては、電源電圧VCC=2.7V～5.5Vの範囲で使用することができます。これ以外の電源電圧では、TRCCR1レジスタのTCK2～TCK0ビットを“110b”(fOCO40Mをカウントソースに選択)にしないでください。

## 28.9 シリアルインタフェース(UART0)使用上の注意

- クロック同期形シリアルI/Oモード、クロック非同期形シリアルI/Oモードにかかわらず、U0RB レジスタを読み出すときは、必ず16ビット単位で読み出してください。
- U0RB レジスタのPER、FER ビットと U0C1 レジスタのRI ビットは、U0RB レジスタの上位バイトを読み出したとき、“0”になります。
- 受信エラーはU0RB レジスタを読み出し後、読み出した値で確認してください。

<受信バッファレジスタを読み出すプログラム例>

```
MOV.W 00A6H, R0 ; U0RB レジスタの読み出し
```

- 転送データビット長9ビットのクロック非同期形シリアルI/Oモードで、U0TB レジスタに書くときは、上位バイト→下位バイトの順で、8ビット単位で書いてください。

<送信バッファレジスタに書き込むプログラム例>

```
MOV.B #XXH, 00A3H ; U0TB レジスタの上位バイトへの書き込み  
MOV.B #XXH, 00A2H ; U0TB レジスタの下位バイトへの書き込み
```

## 28.10 シリアルインタフェース(UART2)使用上の注意

### 28.10.1 クロック同期形シリアルI/Oモード

#### 28.10.1.1 送受信

外部クロック選択時、RTS機能を選択した場合は、受信可能状態になるとRTS2端子の出力レベルが“L”になり、受信が可能になったことを送信側に知らせます。受信が開始されるとRTS2端子の出力レベルは“H”になります。このため、RTS2端子を送信側のCTS2端子に結線すると、送受信のタイミングを合わせることができます。内部クロック選択時はRTS機能は無効です。

#### 28.10.1.2 送信

外部クロックを選択している場合、U2C0レジスタのCKPOLビットが“0”(転送クロックの立ち下がりで送信データ出力、立ち上がりで受信データ入力)のときは外部クロックが“H”的状態で、CKPOLビットが“1”(転送クロックの立ち上がりで送信データ出力、立ち下がりで受信データ入力)のときは外部クロックが“L”的状態で次の条件を満たしてください。

- U2C1レジスタのTEビットが“1”(送信許可)
- U2C1レジスタのTIビットが“0”(U2TBレジスタにデータあり)
- CTS機能を選択している場合、CTS2端子の入力が“L”

#### 28.10.1.3 受信

クロック同期形シリアルI/Oでは送信器を動作させることにより、シフトクロックを発生します。したがって、受信だけで使用する場合も送信のための設定をしてください。受信時TXD2端子からはダミーデータが外部に出力されます。

内部クロック選択時はU2C1レジスタのTEビットを“1”(送信許可)にし、ダミーデータをU2TBレジスタに設定するとシフトクロックが発生します。外部クロック選択時はTEビットを“1”にし、ダミーデータをU2TBレジスタに設定し、外部クロックがCLK2端子に入力されたときシフトクロックを発生します。

連続してデータを受信する場合、U2C1レジスタのREビットが“1”(U2RBレジスタにデータあり)でUART2受信レジスタに次の受信データが揃ったときオーバランエラーが発生し、U2RBレジスタのOERビットが“1”(オーバランエラー発生)になります。この場合、U2RBレジスタは不定ですので、オーバランエラーが発生したときは以前のデータを再送信するように送信と受信側のプログラムで対処してください。また、オーバランエラーが発生したときはS2RICレジスタのIRビットは変化しません。

連続してデータを受信する場合は、1回の受信ごとにU2TBレジスタの下位バイトへダミーデータを設定してください。

外部クロックを選択している場合、CKPOLビットが“0”的状態で、外部クロックが“H”的状態で、CKPOLビットが“1”的状態で次の条件を満たしてください。

- U2C1レジスタのREビットが“1”(受信許可)
- U2C1レジスタのTEビットが“1”(送信許可)
- U2C1レジスタのTIビットが“0”(U2TBレジスタにデータあり)

### 28.10.2 特殊モード1(I<sup>2</sup>Cモード)

スタートコンディション、ストップコンディション、リスタートコンディションを生成する場合、U2SMR4 レジスタの STSPSEL ビットを “0” にした後、転送クロックの半サイクル以上待ってから、各コンディション生成ビット(STAREQ、RSTAREQ、STPREQ)を “0” から “1” にしてください。

## 28.11 ハードウェアLIN使用上の注意

ヘッダフィールドおよびレスポンスフィールドのタイムアウト処理は、Synch Break検出割り込みを起點に他のタイマで時間計測を行ってください。

## 28.12 A/Dコンバータ使用上の注意

- ADMODレジスタ、ADINSELレジスタ、ADCON0レジスタ(ADSTビットを除く)、ADCON1レジスタ、OCVREFCRレジスタに対する書き込みは、A/D変換停止時(トリガ発生前)に行ってください。
- 繰り返しモード0、繰り返しモード1、繰り返し掃引モードで使用する場合、A/D変換中のCPUクロックには、A/Dコンバータの動作クロック  $\phi_{AD}$ 以上の周波数を選択してください。  
 $\phi_{AD}$ にfOCO-Fを選択しないでください。
- VREF端子とAVSS端子間に $0.1\mu F$ のコンデンサを接続してください。
- A/D変換中はストップモードに移行しないでください。
- A/D変換中はCM0レジスタのCM02ビットの状態(“1”(ウェイトモード時、周辺機能クロックを停止する)、“0”(ウェイトモード時、周辺機能クロックを停止しない))にかかわらず、ウェイトモードに移行しないでください。
- A/D変換中はFMR0レジスタのFMSTPビットを“1”(フラッシュメモリ停止)、およびFMR27ビットを“1”(低消費電流リードモード許可)にすると、A/D変換結果が不定になるため、この設定をしないでください。
- fOCO-Fが停止しているときは、ADMODレジスタのCKS2ビットを変更しないでください。
- A/D変換動作中に、プログラムでADCON0レジスタのADSTビットを“0”(A/D変換停止)にして強制終了した場合、A/Dコンバータの変換結果は不定となり、割り込み要求は発生しません。また、A/D変換していないADiレジスタも、不定になる場合があります。

プログラムでADSTビットを“0”にした場合は、すべてのADiレジスタの値を使用しないでください。

## 28.13 センサコントロールユニット使用上の注意

### 28.13.1 A/Dコンバータ

センサコントロールユニットが動作中は、A/Dコンバータを使用(ADCON0レジスタのADSTビットが“1”)しないでください。

### 28.13.2 検出データの格納先

SCUDARレジスタに先頭アドレスを設定してください。

DCTのDTDAR<sub>j</sub>(j=0~23)レジスタにも、同じ先頭アドレスを設定してください。

DTCの設定については、「15. DTC」をご覧ください。

### 28.13.3 ウエイトモード

- ウエイトモードでセンサコントロールユニットを使用する場合、SCUCR0レジスタのSCSTRTビットを“1”(計測開始)にした直後、ウェイトモードに設定してください。  
接触検出中にウェイトモードから復帰した場合、SCUFRレジスタのEWMERビットが“1”になります。そのときの検出データは、不定です。
- センサコントロールユニットが動作中(SCUCR0レジスタのSCUEビットが“1”)にウェイトモードへ移行する場合、CM3レジスタのCM30ビット(ウェイト制御ビット)を使用しないでください。WAIT命令を使用してください。
- ウェイトモードでセンサコントロールユニットを使用する場合、FMR1レジスタのWTFMACTビットを“1”(ウェイトモード中フラッシュ動作)にしてください。

### 28.13.4 計測トリガ

- 強制停止中に計測開始トリガが発生した場合、すべてのカウンタ値が“0”になります。
- 計測動作中、SCUMRレジスタのSCCAP1～SCCAP0ビットを“10b”(タイマRCからの計測開始トリガ)から“11b”(外部トリガ(SCUTRG))にしたとき、SCUTRG端子が“L”的場合、計測開始トリガとして認識されます。

### 28.13.5 充電時間

測定データが次の測定データに上書きされるのを防ぐため、センサコントロールユニットはDTC転送もしくは内蔵SDMA転送が終了するまで充電を維持します。

## 28.14 フラッシュメモリ使用上の注意

### 28.14.1 CPU書き換えモード

#### 28.14.1.1 使用禁止命令

EW0モードでプログラムROM領域を書き換え中は、次の命令はフラッシュメモリ内部のデータを参照するため、使用できません。

UND命令、INTO命令、BRK命令

#### 28.14.1.2 割り込み

表28.1～表28.3にCPU書き換えモード時の割り込みを示します。

表28.1 CPU書き換えモード時の割り込み(1)

モード	イレーズ/ ライト対象	状態	マスカブル割り込み
EW0	データ フラッシュ	自動消去中 (suspend有効)	割り込み要求を受け付けると、割り込み処理を実行します。 FMR22ビットが“1”(割り込み要求でイレーズサスペンドリクエスト許可)の場合は、自動でFMR21ビットが“1”(イレーズサスペンドリクエスト)になります。フラッシュメモリは、td(SR-SUS)時間後に自動消去を中断します。 FMR22ビットが“0”(割り込み要求でイレーズサスペンドリクエスト禁止)でイレーズサスペンドが必要な場合は、割り込み処理内でFMR21ビットを“1”にしてください。フラッシュメモリは、td(SR-SUS)時間後に自動消去します。 自動消去中断中は自動消去実行ブロック以外のブロックの読み出し、書き込みができます。FMR21ビットを“0”(イレーズリスタート)にすることで、自動消去を再開することができます。
		自動消去中 (suspend無効またはFMR22 = “0”)	自動消去、自動書き込みは実行したまま、割り込み処理を実行します。
		自動書き込み中	
	プログラム ROM	自動消去中 (suspend有効)	ベクタをRAMに配置することで使用できます。
		自動消去中 (suspend無効)	
		自動書き込み中	
EW1	データ フラッシュ	自動消去中 (suspend有効)	割り込み要求を受け付けると、割り込み処理を実行します。 FMR22ビットが“1”的場合は、自動でFMR21ビットが“1”になります。フラッシュメモリは、td(SR-SUS)時間後に自動消去を中断します。 FMR22ビットが“0”でイレーズサスペンドが必要な場合は、割り込み処理内でFMR21ビットを“1”にしてください。フラッシュメモリは、td(SR-SUS)時間後に自動消去を中断します。 自動消去中断中は自動消去実行ブロック以外のブロックの読み出し、書き込みができます。FMR21ビットを“0”にすることで、自動消去を再開することができます。
		自動消去中 (suspend無効またはFMR22 = “0”)	自動消去、自動書き込みは実行したまま、割り込み処理を実行します。
		自動書き込み中	
	プログラム ROM	自動消去中 (suspend有効)	td(SR-SUS)時間後に自動消去を中断し、割り込み処理を実行します。割り込み処理終了後にFMR21ビットを“0”にすることで、自動消去を再開することができます。 自動消去中断中は自動消去実行ブロック以外のブロックの読み出し、書き込みができます。
		自動消去中 (suspend無効またはFMR22 = “0”)	自動消去、自動書き込みが優先され、割り込み要求が待たれます。自動消去、自動書き込みが終了した後、割り込み処理を実行します。
		自動書き込み中	

FMR21、FMR22 : FMR2レジスタのビット

表28.2 CPU書き換えモード時の割り込み(2)

モード	イレーズ/ ライト対象	状態	<ul style="list-style-type: none"> <li>・ウォッチドッグタイマ</li> <li>・発振停止検出</li> <li>・電圧監視2</li> <li>・電圧監視1</li> </ul> <p>(注1)</p>	<ul style="list-style-type: none"> <li>・未定義命令</li> <li>・INTO命令</li> <li>・BRK命令</li> <li>・シングルステップ</li> <li>・アドレス一致</li> <li>・アドレスブレイク (注1)</li> </ul>
EWO	データ フラッシュ	自動消去中 (サスPEND有効)	<p>割り込み要求を受け付けると、割り込み処理を実行します。</p> <p>FMR22ビットが“1”(割り込み要求でイレーズサスペンドリクエスト許可)の場合は、自動でFMR21ビットが“1”(イレーズサスペンドリクエスト)になります。フラッシュメモリは、td(SR-SUS)時間後に自動消去を中断します。</p> <p>FMR22ビットが“0”(割り込み要求でイレーズサスペンドリクエスト禁止)でイレーズサスペンドが必要な場合は、割り込み処理内でFMR21ビットを“1”にしてください。フラッシュメモリは、td(SR-SUS)時間後に自動消去を中断します。</p> <p>自動消去中断中は自動消去実行ブロック以外のブロックの読み出し、書き込みができます。FMR21ビットを“0”(イレーズリストア)にすることで、自動消去を再開することができます。</p>	<p>割り込み要求を受け付けると、割り込み処理を実行します。</p> <p>イレーズサスペンドが必要な場合は、割り込み処理内でFMR21ビットを“1”にしてください。フラッシュメモリは、td(SR-SUS)時間後に自動消去を中断します。</p> <p>自動消去中断中は自動消去実行ブロック以外のブロックの読み出し、書き込みができます。FMR2レジスタのFMR21ビットを“0”にすることで、自動消去を再開することができます。</p>
		自動消去中 (サスPEND無効ま たはFMR22 = “0”)	自動消去、自動書き込みは実行したまま、割り込み処理を実行します。	
		自動書き込み中		
プログラム ROM		自動消去中 (サスPEND有効)	割り込み要求を受け付けると、すぐに自動消去または自動書き込みは強制停止し、フラッシュメモリをリセットします。一定時間後にフラッシュメモリが再起動した後、割り込み処理を開始します。	自動消去、自動書き込み中は使用しないでください。
		自動消去中 (サスPEND無効)	自動消去中のブロックまたは自動書き込み中のアドレスは、強制停止されるために正常値が読み出せなくなる場合がありますので、フラッシュメモリが再起動した後、再度自動消去を実行し、正常終了することを確認してください。ウォッチドッグタイマはコマンド動作中も停止しないため、割り込み要求が発生する可能性があります。イレーズサスペンド機能を使用して、定期的にウォッチドッグタイマを初期化してください。	
		自動書き込み中		

FMR21、FMR22 : FMR2レジスタのビット

注1. ブロック0には固定ベクタが配置されているので、ブロック0を自動消去中はノンマスカブル割り込みを使用しないでください。

表28.3 CPU書き換えモード時の割り込み(3)

モード	イレーズ/ ライト対象	状態	・ウォッチドッグタイマ ・発振停止検出 ・電圧監視2 ・電圧監視1 (注1)	・未定義命令 ・INTO命令 ・BRK命令 ・シングルステップ ・アドレス一致 ・アドレスブレイク (注1)
EW1	データ フラッシュ	自動消去中 (サスPEND有効)	割り込み要求を受け付けると、割り込み処理を実行します。 FMR22ビットが“1”(割り込み要求でイレーズサスPENDリクエスト許可)の場合は、自動でFMR21ビットが“1”(イレーズサスPENDリクエスト)になります。フラッシュメモリは、td(SR-SUS)時間後に自動消去を中断します。 FMR22ビットが“0”(割り込み要求でイレーズサスPENDリクエスト禁止)でイレーズサスPENDが必要な場合は、割り込み処理内でFMR21ビットを“1”にしてください。フラッシュメモリは、td(SR-SUS)時間後に自動消去を中断します。 自動消去中断中は自動消去実行ブロック以外のブロックの読み出し、書き込みができます。FMR21ビットを“0”(イレーズリストア)にすることで、自動消去を再開することができます。	割り込み要求を受け付けると、割り込み処理を実行します。 イレーズサスPENDが必要な場合は、割り込み処理内でFMR21ビットを“1”にしてください。フラッシュメモリは、td(SR-SUS)時間後に自動消去を中断します。 自動消去中断中は自動消去実行ブロック以外のブロックの読み出し、書き込みができます。FMR2レジスタのFMR21ビットを“0”にすることで、自動消去を再開することができます。
		自動消去中 (サスPEND無効ま たはFMR22 = “0” )	自動消去、自動書き込みは実行したまま、割り込み処理を実行します。	
		自動書き込み中		
プログラム ROM		自動消去中 (サスPEND有効)	割り込み要求を受け付けると、すぐに自動消去または自動書き込みは強制停止し、フラッシュメモリをリセットします。一定時間後にフラッシュメモリが再起動した後、割り込み処理を開始します。	自動消去、自動書き込み中は使用できません。
		自動消去中 (サスPEND無効ま たはFMR22 = “0” )	自動消去中のブロックまたは自動書き込み中のアドレスは、強制停止されるために正常値が読み出せなくなる場合がありますので、フラッシュメモリが再起動した後、再度自動消去を実行し、正常終了することを確認してください。ウォッチドッグタイマはコマンド動作中も停止しないため、割り込み要求が発生する可能性があります。イレーズサスPEND機能を使用して、定期的にウォッチドッグタイマを初期化してください。	
		自動書き込み中		

FMR21、FMR22 : FMR2レジスタのビット

注1. ブロック0には固定ペクタが配置されているので、ブロック0を自動消去中はノンマスカブル割り込みを使用しないでください。

### 28.14.1.3 アクセス方法

次のビットを“1”にするときは、対象となるビットに“0”を書いた後、続けて“1”を書いてください。“0”を書いた後、“1”を書くまでの間は、割り込みとDTC起動を禁止してください。

- FMR0 レジスタのFMR01、FMR02 ビット
- FMR1 レジスタのFMR13 ビット
- FMR2 レジスタのFMR20、FMR22、FMR27 ビット

また、次のビットを“0”にするときは、対象となるビットに“1”を書いた後、続けて“0”を書いてください。“1”を書いた後、“0”を書くまでの間は、割り込みとDTC起動を禁止してください。

- FMR1 レジスタのFMR14、FMR15、FMR16、FMR17 ビット

### 28.14.1.4 ユーザROM領域の書き換え

EW0 モードを使用し、書き換え制御プログラムが格納されているブロックを書き換えている最中に電源電圧が低下すると、書き換え制御プログラムが正常に書き換えられないため、その後フラッシュメモリの書き換えができなくなる可能性があります。このブロックの書き換えは、標準シリアル入出力モードを使用してください。

### 28.14.1.5 プログラム

既にプログラムされた番地に対する追加書き込みはしないでください。

### 28.14.1.6 ストップモード、ウェイトモードへの移行

イレーズサスペンド中に、ストップモード、ウェイトモードに移行しないでください。

FST レジスタのFST7 ビットが“0”(ビジー(書き込み、消去実行中))の場合、ストップモード、ウェイトモードに移行しないでください。

FMR27 ビットが“1”(低消費電流リードモード許可)の状態で、ストップモード、ウェイトモードへ移行しないでください。

### 28.14.1.7 フラッシュメモリのプログラム電圧、イレーズ電圧

プログラム、イレーズを実行する場合は、電源電圧 VCC = 2.7V ~ 5.5V の条件で行ってください。  
2.7V未満では、プログラム、イレーズを実行しないでください。

### 28.14.1.8 ブロックブランクチェック

イレーズサスペンド中にブロックブランクチェックコマンドを実行しないでください。

### 28.14.1.9 低消費電流リードモード

低速オンチップオシレータモードのときに、FMR2 レジスタのFMR27 ビットを“1”(低消費電流リードモード許可)にすると、フラッシュメモリ読み出し時の消費電流を低減できます。

CPU クロックが低速オンチップオシレータクロックの4分周、8分周または16分周のいずれかで、低消費電流リードモードを使用できます。1分周(分周なし)、2分周では低消費電流リードモードを使用しないでください。CPU クロック分周比を設定した後、FMR27 ビットを“1”にしてください。

消費電力を低減する方法は、「26. 消費電力の低減」を参照してください。

ウェイトモードまたはストップモードへ移行するときは、FMR27 ビットを“0”(低消費電流リードモード禁止)にした後、移行してください。FMR27 ビットが“1”(低消費電流リードモード許可)の状態で、ウェイトモードまたはストップモードへ移行しないでください。

## 28.15 ノイズに関する注意事項

### 28.15.1 ノイズおよびラッチアップ対策として、VCC-VSS ライン間へのバイパスコンデンサ挿入

VCC 端子と VSS 端子間にバイパスコンデンサ ( $0.1\mu\text{F}$  程度) を最短距離でかつ、比較的太い配線を使って接続してください。

### 28.15.2 ポート制御レジスタのノイズ誤動作対策

過酷なノイズ試験等で外来ノイズ(主に電源系ノイズ)を受けると、IC 内部のノイズ対策回路でも対策しきれない場合があります。この場合、ポート関連のレジスタ値が変化する可能性があります。

このような場合のプログラム対策として、ポートレジスタ、ポート方向レジスタ、およびプルアップ制御レジスタを定期的に再設定することを推奨します。ただし、割り込み処理の中でポート出力を切り替えるような制御を行う場合は、再設定処理との間で競合が発生する可能性もありますので、制御処理を十分にご検討の上、再設定処理を導入してください。

## 28.16 電源電圧の変動に関する注意事項

リセット解除後、VCC 端子に入力する電源電圧は、図 28.2 に示す許容電源リップル電圧  $V_r(\text{vcc})$  および電源リップル立ち下がり勾配  $dV_r(\text{vcc})/dt$  のどちらか一方または両方を満たしてください。




図 28.2 電源リップルの定義

## 29. オンチップデバッガの注意事項

オンチップデバッガを使用して本マイコンのプログラム開発、デバッグを行う場合、以下の制限事項がありますのでご注意ください。

- (1) オンチップデバッガでは、ユーザのフラッシュメモリ領域およびRAM領域を一部使用します。ユーザはこの領域を使用しないでください。  
使用領域につきましては、各オンチップデバッガのマニュアルを参照してください。
- (2) アドレス一致割り込み(AIER0、AIER1、RMAD0、RMAD1 レジスタ、固定ベクタテーブル)をユーザシステムで設定しないでください。
- (3) BRK命令をユーザシステムで使用しないでください。
- (4) 電源電圧 VCC = 1.8V ~ 5.5V の条件でデバッグ可能です。フラッシュメモリの書き換えが発生する場合の電源電圧は、2.7V以上にしてください。


オンチップデバッガの接続や使用法には、固有の制限事項があります。オンチップデバッガの詳細は各オンチップデバッガのマニュアルを参照してください。

## 30. エミュレータデバッグの注意事項

エミュレータデバッグの接続や使用法には、固有の制限事項があります。エミュレータデバッグの詳細は各エミュレータデバッグのマニュアルを参照してください。


## 付録1. 外形寸法図

外形寸法図の最新版や実装に関する情報は、ルネサスエレクトロニクスホームページの「パッケージ」に掲載されています。




## 付録2. シリアルライタとオンチップデバッグエミュレータとの接続例

付図2.1にM16C Flash Starterとの接続例(M3A-0806)を、付図2.2にエミュレータE8a(R0E00008AKCE00)との接続例を示します。




付図2.1 M16C Flash Starterとの接続例 (M3A-0806)



付図2.2 エミュレータE8a(R0E00008AKCE00)との接続例

### 付録3. 発振評価回路例

付図3.1に発振評価回路例を示します。



付図3.1 発振評価回路例

## 索引

### 【 A 】

A/D コンバータ	389, 484
A/D 断線検出アシスト機能	401
A/D 変換開始条件	399
A/D 変換結果	401
A/D 変換サイクル数	397
A/D 変換時のセンサの出力インピーダンス	411
A0、A1	10
ACK、NACK	360
ADCON0	395
ADCON1	396
ADI ( $i = 0 \sim 7$ )	392
ADIC	147
ADINSEL	394
ADMOD	393
AIERi ( $i = 0 \sim 1$ )	167

### 【 B 】

BGO (バックグラウンドオペレーション) 機能	462
B フラグ	10

### 【 C 】

CLK 極性選択	340
CM0	112
CM1	113
CM3	114
CMPA	40
CPSRF	117
CPU	9
CPU 書き換えモード	448
CPU クロック	124
CPU クロックと周辺機能クロック	124
CSPR	184
CTS/RTS 機能	342, 350
C フラグ	10

### 【 D 】

DRR0	81
DRR1	82
DTBLSj ( $j = 0 \sim 23$ )	192
DTC	190
DTCCRj ( $j = 0 \sim 23$ )	192
DTCCCTj ( $j = 0 \sim 23$ )	193
DTCENi ( $i = 0 \sim 3, 5, 6$ )	194
DTCTL	195
DTC 実行サイクル数	206
DTDARj ( $j = 0 \sim 23$ )	193
DTRLDj ( $j = 0 \sim 23$ )	193
DTSARj ( $j = 0 \sim 23$ )	193
D フラグ	10

### 【 E 】

EW0 モード	459
EW1 モード	459

### 【 F 】

f1、f2、f4、f8、f32	124
FB	10
FLG	10

FMR0	452
FMR1	455
FMR2	457
FMRDYIC	148
fOCO	124
fOCO128	125
fOCO40M	124
fOCO-F	124
fOCO-S	125
fOCO-WDT	125
FRA0	116
FRA1	116
FRA2	117
FRA3	119
FRA4	118
FRA5	118
FRA6	119
FRA7	115
FST	449

### 【 I 】

I/O ポート	54
I/O ポート以外の端子	55
I/O ポートの機能	54
ID コードチェック機能	446, 475
ID コード領域	173
ILVL2～ILVL0 ビット、IPL	150
INTB	10
INTEN	160
INTF	161
INTIC ( $i = 0 \sim 3$ )	149
INTi 入力フィルタ ( $i = 0 \sim 3$ )	162
INTi 割り込み ( $i = 0 \sim 3$ )	157
INTSR	76, 158
INT 割り込み	157
IPL	11
IR ビット	150
ISP	10
I フラグ	11, 150

### 【 K 】

KIEN	165
KUPIC	147

### 【 L 】

LINCR	377
LINCR2	376
LINST	377
LSB ファースト、MSB ファースト選択	311, 341, 348

### 【 M 】

MSTCR	251
-------	-----

### 【 O 】

OCD	115
OCVREFCR	391
OFS	28, 47, 178, 185, 447
OFS2	29, 179, 186
O フラグ	11

## 【 P 】

P1DRR .....	80
P2DRR .....	80
PC .....	10
PDi (i = 0 ~ 4) .....	67
Pi (i = 0 ~ 4) .....	68
PINSR .....	77
PM0 .....	27
PM1 .....	183
PRCR .....	141
PUR0 .....	79
PUR1 .....	79
PWM2モード .....	287
PWMモード .....	281

## 【 R 】

R0、R1、R2、R3 .....	10
RMADI (i = 0 ~ 1) .....	167
ROMコードプロテクト機能 .....	447, 478
RSTFR .....	27
RXD2デジタルフィルタ選択機能 .....	350, 371

## 【 S 】

S0RIC .....	147
S0TIC .....	147
S2RIC .....	147
S2TIC .....	147
SB .....	10
SCHCR .....	424
SCCSR .....	427
SCTCR0 .....	418
SCTCR1 .....	419
SCTCR2 .....	421
SCTCR3 .....	423
SCUCHC .....	425
SCUCR0 .....	416
SCUDAR .....	428
SCUDBR .....	429
SCUFR .....	426
SCUIC .....	147
SCUMR .....	418
SCUPRC .....	430
SCUSCC .....	427
SCUSTC .....	427
SDA出力 .....	359
SDA入力 .....	359
SFR .....	13
Sフラグ .....	10

## 【 T 】

TRA .....	214
TRACR .....	212
TRAIC .....	147
TRAIOC .....	212, 215, 218, 220, 222, 225
TRAMR .....	213
TRAPRE .....	213
TRASR .....	.69, 214
TRBCR .....	229
TRBIC .....	147
TRBIOC .....	230, 233, 237, 240, 244
TRBMR .....	230
TRBOCR .....	229
TRBPR .....	232

TRBPRE .....	231
TRBRCSR .....	70, 232, 258
TRBSC .....	231
TRC .....	255
TRCADCR .....	257
TRCCR1 .....	252, 274, 283, 289
TRCCR2 .....	256, 277, 284, 290
TRCDF .....	256, 291
TRCGRA .....	255
TRCGRB .....	255
TRCGRC .....	255
TRCGRC、TRCGRD レジスタの出力端子変更 .....	279
TRCGRD .....	255
TRCIC .....	148
TRCIER .....	252
TRCIOR0 .....	254, 269, 275
TRCIOR1 .....	254, 270, 276
TRCMR .....	251
TRCOER .....	257
TRCPSR0 .....	71, 259
TRCPSR1 .....	72, 260
TRCSR .....	253
TSIER0 .....	431
TSIER1 .....	431
TSIER2 .....	432
TSMR .....	78, 159, 305, 335
TXD、RXD入出力極性切り替え機能 .....	349

## 【 U 】

U0BRG .....	300
U0C0 .....	302
U0C1 .....	302
U0MR .....	300
U0RB .....	303
U0SR .....	73, 304
U0TB .....	301
U2BCNIC .....	147
U2BRG .....	324
U2C0 .....	326
U2C1 .....	327
U2MR .....	324
U2RB .....	328
U2SMR .....	332
U2SMR2 .....	331
U2SMR3 .....	331
U2SMR4 .....	330
U2SMR5 .....	329
U2SR0 .....	74, 333
U2SR1 .....	75, 334
U2TB .....	325
UART .....	313, 343
URXDF .....	329
USP .....	10
Uフラグ .....	11

## 【 V 】

VCA1 .....	41
VCA2 .....	42, 120
VCAC .....	41
VCC入力電圧のモニタ .....	48
VCMP1IC .....	147
VCMP2IC .....	147
VD1LS .....	43
Vdet0のモニタ .....	48

Vdet1のモニタ .....	48	キャリフラグ .....	10
Vdet2のモニタ .....	48	強制イレーズ機能 .....	175
VLT0 .....	83	極性選択機能 .....	311
VLT1 .....	84		
VW0C .....	44		
VW1C .....	45		
VW2C .....	46		
<b>【 W 】</b>			
WDTC .....	184	繰り返し掃引モード .....	409
WDTR .....	183	繰り返しモード0 .....	404
WDTS .....	183	繰り返しモード1 .....	405
<b>【 X 】</b>			
XINクロック .....	122	クロック .....	483
<b>【 Z 】</b>			
Zフラグ .....	10	クロック位相設定機能 .....	363
<b>【あ】</b>			
アウトプットコンペア機能 .....	272	クロック同期形シリアルI/Oモード .....	306, 336
アドレス一致割り込み .....	166	クロック発生回路 .....	109
アドレスレジスタ .....	10	クロック非同期形シリアルI/O(UART)モード .....	313, 343
<b>【い】</b>			
イベントカウンタモード .....	219		
インプットキャプチャ機能 .....	267		
<b>【う】</b>			
ウェイトモード .....	128	システムクロック .....	124
ウェイトモード、ストップモード .....	483	周辺機能クロック .....	124
ウォッチドッグタイマ .....	181	周辺機能クロックの停止 .....	483
ウォッチドッグタイマリセット .....	34	周辺機能への影響 .....	55
<b>【え】</b>			
エミュレータデバッガの注意事項 .....	532	周辺機能割り込み .....	144
<b>【お】</b>			
オーバフローフラグ .....	11	仕様概要 .....	2
オプション機能選択領域 .....	177	使用上の注意事項 .....	509
オンチップオシレータクロック .....	123	消費電流低減機能 .....	401
オンチップデバッガの注意事項 .....	531	消費電力の低減 .....	483
<b>【か】</b>			
外形寸法図 .....	533	消費電力を小さくするためのポイントと処理方法 .....	483
概要 .....	1	シリアルインタフェース(UART0)) .....	298
カウントソース .....	261	シリアルインタフェース(UART2) .....	322
カウントソース保護モード無効時 .....	188	シリアルデータ論理切り替え .....	342, 349
カウントソース保護モード有効時 .....	189	シリアルライタとオンチップデバッギングエミュレータとの接続例 .....	534
カウント中のタイマ書き込み制御 .....	216, 234		
各モードの設定と解除方法 .....	461		
<b>【き】</b>			
キー入力割り込み .....	164		
起動要因 .....	196		
機能 .....	174		
<b>【す】</b>			
スタートコンディション、ストップコンディションの検出 .....	357		
スタートコンディション、ストップコンディションの出力 .....	358		
スタッキポイント指定フラグ .....	11		
ステティックベースレジスタ .....	10		
ストップモード .....	132		
スレーブモード .....	381		
<b>【せ】</b>			
製品一覧 .....	4		
ゼロフラグ .....	10		
センサコントロールユニット .....	413		
センサコントロールユニットの仕様と動作例 .....	438		

【そ】	
送受信初期化	360
ソフトウェアコマンド	464
ソフトウェアリセット	34
ソフトウェア割り込み	143
【た】	
タイマ	483
タイマRA	211
タイマRB	228
タイマRC	248
タイマRC割り込み	295
タイマRC割り込み、フラッシュメモリ割り込み(複数の割り込み要求要因を持つ割り込み)	168
タイマ総論	209
タイマモード	215, 233, 267, 272
端子機能の説明	8
単掃引モード	407
単発モード	403
【ち】	
チェイン転送	204
チップ内蔵基準電圧(OCVREF)	401
中央演算処理装置(CPU)	9
【つ】	
通信エラー発生時の対処方法	310, 319, 340, 348
【て】	
低消費電流リードモード	486
低速オンチップオシレータクロック	123
低電圧信号モード	106, 163, 320, 372
データ保護機能	463
データレジスタ	10
デジタルフィルタ	264
デバッグフラグ	10
電圧監視0リセット	33, 49
電圧監視1割り込み	50
電圧監視2割り込み	52
電圧検出回路	36, 483
電気的特性	488
電源が安定している場合	30
電源投入時	30
転送クロック	359
【と】	
動作タイミング	205
特殊モード1(I <sup>2</sup> Cモード)	351
特殊モード2(SSUモード)	361
特殊割り込み	144
特長	1
【な】	
内部電源の消費電力低減	484
【に】	
入出力端子	376, 397
【】	
ノーマルモード	202
【は】	
ハードウェアLIN	375
ハードウェアLIN終了処理	386
ハードウェアリセット	30
バス衝突検出機能	385
バス制御	108
発振停止検出機能	135
発振停止検出機能の使用方法	136
発振評価回路例	535
パッファ動作	262
パラレル入出力モード	478
パルス周期測定モード	224
パルス出力強制遮断	265
パルス出力モード	217
パルス幅測定モード	221
パワーオンリセット機能	32
パワーコントロール	126
【ひ】	
ビットレート	318, 347
標準シリアル入出力モード	475
標準シリアル入出力モード禁止機能	175
標準動作モード	126
ピン配置図	6
【ふ】	
フラグレジスタ	10
フラッシュメモリ	444
フラッシュメモリ書き換え禁止機能	446
フラッシュメモリの停止	485
フルステータスチェック	473
フレームベースレジスタ	10
プログラマブルウェイトワンショット発生モード	243
プログラマブル波形発生モード	236
プログラマブルワンショット発生モード	239
プログラムカウンタ	10
プロセッサ割り込み優先レベル	11
ブロック図	5
プロジェクト	141
【ほ】	
ポート	483
ポートの設定	85
【ま】	
マスタモード	378
マルチプロセッサ受信	369
マルチプロセッサ送信	368
マルチプロセッサ通信機能	365
【み】	
未使用端子の処理	107

**【め】**

メモリ .....	12
メモリ配置 .....	445

**【ゆ】**

ユーザystack ポインタ .....	10
----------------------	----

**【よ】**

用途 .....	1
予約ビット .....	11

**【り】**

リセット .....	25
リセット要因判別機能 .....	35
リピートモード .....	203

**【れ】**

レジスタ退避 .....	153
レジスタバンク指定フラグ .....	10
連続受信モード .....	312, 341

**【わ】**

割り込み .....	142
割り込み応答時間 .....	152
割り込み許可フラグ .....	11
割り込みシーケンス .....	151
割り込みstack ポインタ .....	10
割り込み制御 .....	150
割り込みテーブルレジスタ .....	10
割り込みと割り込みベクタ .....	145
割り込みの分類 .....	142
割り込み優先順位 .....	155
割り込み優先レベル判定回路 .....	156
割り込み要因 .....	204
割り込み要求 .....	387
割り込み要求受付時の IPL の変化 .....	152
割り込みルーチンからの復帰 .....	155
ワンショットトリガ選択 .....	242

改訂記録	R8C/3JT グループ ユーザーズマニュアル ハードウェア編
------	---------------------------------

Rev.	発行日	改訂内容	
		ページ	ポイント
0.10	2010.06.30	—	初版発行
1.00	2011.04.22	全ページ — 4 12 36 115 124 129 137 140、510 145 146 168 214 227、516 251 267 328 396 411 443、525 472 473 476 483	「暫定版」、「開発中」 削除 「Dバージョン」 削除 図1.1 「ROM番号」 削除 3.1 「内部ROM・・・に配置されます。」 削除 表6.1 「電圧監視0」 変更 9.2.4 注4 変更 9.5.4 変更 表9.3 「A/D変換割り込み」 変更 図9.9 タイトル変更 9.8.4、28.1.4 「電源電圧VCC = 2.7V 未満・・・推奨します。」 削除 表11.1 注2、注3 追記 表11.2 注3、注4 追記 11.8、表11.11 変更 17.2.5 注2 追記 17.8、28.6 「・パルス幅測定モード・・・しないでください。」 追記 19.2.1 注1 変更 表19.7 カウント周期：仕様 変更 21.2.6 「U2RBレジスタは・・・出してください。」 追記 23.2.6 注4 追記 23.9 「T = 0.75μs」 → 「T = 0.8μs」、「3.5kΩ」 → 「4.4kΩ」 24.5.3 A/Dコンバータ → 24.5.1 A/Dコンバータ 28.13.3 A/Dコンバータ → 28.13.1 A/Dコンバータ 図25.15 「ブロックの先頭番地に・・・」 → 「ブロックの任意の番地に・・・」 表25.6 変更 図25.17 変更 26.2.3 変更

---

R8C/3JTグループ ユーザーズマニュアル ハードウェア編

発行年月日 2010年6月30日 Rev.0.10  
2011年4月22日 Rev.1.00

発行 ルネサス エレクトロニクス株式会社  
〒211-8668 神奈川県川崎市中原区下沼部 1753

---



ルネサス エレクトロニクス株式会社

■ 営業お問合せ窓口

<http://www.renesas.com>

※営業お問合せ窓口の住所・電話番号は変更になることがあります。最新情報につきましては、弊社ホームページをご覧ください。

ルネサス エレクトロニクス販売株式会社 〒100-0004 千代田区大手町2-6-2（日本ビル）

(03)5201-5307

■技術的なお問合せおよび資料のご請求は下記へどうぞ。  
総合お問合せ窓口：<http://japan.renesas.com/inquiry>

R8C/3JT グループ<sup>®</sup>



ルネサス エレクトロニクス株式会社

R01UH0154JJ0100  
(旧番号 : RJJ09B0654-0010)