

お客様各位

カタログ等資料中の旧社名の扱いについて

2010 年 4 月 1 日を以って NEC エレクトロニクス株式会社及び株式会社ルネサステクノロジが合併し、両社の全ての事業が当社に承継されております。従いまして、本資料中には旧社名での表記が残っておりますが、当社の資料として有効ですので、ご理解の程宜しくお願い申し上げます。

ルネサスエレクトロニクス ホームページ (<http://www.renesas.com>)

2010 年 4 月 1 日

ルネサスエレクトロニクス株式会社

【発行】ルネサスエレクトロニクス株式会社 (<http://www.renesas.com>)

【問い合わせ先】 <http://japan.renesas.com/inquiry>

ご注意書き

1. 本資料に記載されている内容は本資料発行時点のものであり、予告なく変更することがあります。当社製品のご購入およびご使用にあたりましては、事前に当社営業窓口で最新の情報をご確認いただきますとともに、当社ホームページなどを通じて公開される情報に常にご注意ください。
2. 本資料に記載された当社製品および技術情報の使用に関連し発生した第三者の特許権、著作権その他の知的財産権の侵害等に関し、当社は、一切その責任を負いません。当社は、本資料に基づき当社または第三者の特許権、著作権その他の知的財産権を何ら許諾するものではありません。
3. 当社製品を改造、改変、複製等しないでください。
4. 本資料に記載された回路、ソフトウェアおよびこれらに関連する情報は、半導体製品の動作例、応用例を説明するものです。お客様の機器の設計において、回路、ソフトウェアおよびこれらに関連する情報を使用する場合には、お客様の責任において行ってください。これらの使用に起因しお客様または第三者に生じた損害に関し、当社は、一切その責任を負いません。
5. 輸出に際しては、「外国為替及び外国貿易法」その他輸出関連法令を遵守し、かかる法令の定めるところにより必要な手続を行ってください。本資料に記載されている当社製品および技術を大量破壊兵器の開発等の目的、軍事利用の目的その他軍事用途の目的で使用しないでください。また、当社製品および技術を国内外の法令および規則により製造・使用・販売を禁止されている機器に使用することができません。
6. 本資料に記載されている情報は、正確を期すため慎重に作成したのですが、誤りが無いことを保証するものではありません。万一、本資料に記載されている情報の誤りに起因する損害がお客様に生じた場合においても、当社は、一切その責任を負いません。
7. 当社は、当社製品の品質水準を「標準水準」、「高品質水準」および「特定水準」に分類しております。また、各品質水準は、以下に示す用途に製品が使われることを意図しておりますので、当社製品の品質水準をご確認ください。お客様は、当社の文書による事前の承諾を得ることなく、「特定水準」に分類された用途に当社製品を使用することができません。また、お客様は、当社の文書による事前の承諾を得ることなく、意図されていない用途に当社製品を使用することができません。当社の文書による事前の承諾を得ることなく、「特定水準」に分類された用途または意図されていない用途に当社製品を使用したことによりお客様または第三者に生じた損害等に関し、当社は、一切その責任を負いません。なお、当社製品のデータ・シート、データ・ブック等の資料で特に品質水準の表示がない場合は、標準水準製品であることを表します。
標準水準： コンピュータ、OA 機器、通信機器、計測機器、AV 機器、家電、工作機械、パーソナル機器、産業用ロボット
高品質水準： 輸送機器（自動車、電車、船舶等）、交通用信号機器、防災・防犯装置、各種安全装置、生命維持を目的として設計されていない医療機器（厚生労働省定義の管理医療機器に相当）
特定水準： 航空機器、航空宇宙機器、海底中継機器、原子力制御システム、生命維持のための医療機器（生命維持装置、人体に埋め込み使用するもの、治療行為（患部切り出し等）を行うもの、その他直接人命に影響を与えるもの）（厚生労働省定義の高度管理医療機器に相当）またはシステム等
8. 本資料に記載された当社製品のご使用につき、特に、最大定格、動作電源電圧範囲、放熱特性、実装条件その他諸条件につきましては、当社保証範囲内でご使用ください。当社保証範囲を超えて当社製品をご使用された場合の故障および事故につきましては、当社は、一切その責任を負いません。
9. 当社は、当社製品の品質および信頼性の向上に努めておりますが、半導体製品はある確率で故障が発生したり、使用条件によっては誤動作したりする場合があります。また、当社製品は耐放射線設計については行っておりません。当社製品の故障または誤動作が生じた場合も、人身事故、火災事故、社会的損害などを生じさせないようお客様の責任において冗長設計、延焼対策設計、誤動作防止設計等の安全設計およびエージング処理等、機器またはシステムとしての出荷保証をお願いいたします。特に、マイコンソフトウェアは、単独での検証は困難なため、お客様が製造された最終の機器・システムとしての安全検証をお願いいたします。
10. 当社製品の環境適合性等、詳細につきましては製品個別に必ず当社営業窓口までお問合せください。ご使用に際しては、特定の物質の含有・使用を規制する RoHS 指令等、適用される環境関連法令を十分調査のうえ、かかる法令に適合するようご使用ください。お客様がかかる法令を遵守しないことにより生じた損害に関し、当社は、一切その責任を負いません。
11. 本資料の全部または一部を当社の文書による事前の承諾を得ることなく転載または複製することを固くお断りいたします。
12. 本資料に関する詳細についてのお問い合わせその他お気付きの点等がございましたら当社営業窓口までご照会ください。

注 1. 本資料において使用されている「当社」とは、ルネサスエレクトロニクス株式会社およびルネサスエレクトロニクス株式会社がその総株主の議決権の過半数を直接または間接に保有する会社をいいます。

注 2. 本資料において使用されている「当社製品」とは、注 1 において定義された当社の開発、製造製品をいいます。

M16C/1Nグループ

ハードウェアマニュアル

ルネサス16ビットシングルチップマイクロコンピュータ
M16Cファミリ／ M16C/10シリーズ

本資料に記載の全ての情報は本資料発行時点のものであり、ルネサスエレクトロニクスは、予告なしに、本資料に記載した製品または仕様を変更することがあります。
ルネサスエレクトロニクスのホームページなどにより公開される最新情報をご確認ください。

安全設計に関するお願い

1. 弊社は品質、信頼性の向上に努めておりますが、半導体製品は故障が発生したり、誤動作する場合があります。弊社の半導体製品の故障又は誤動作によって結果として、人身事故火災事故、社会的損害などを生じさせないような安全性を考慮した冗長設計、延焼対策設計、誤動作防止設計などの安全設計に十分ご留意ください。

本資料ご利用に際しての留意事項

1. 本資料は、お客様が用途に応じた適切なルネサス テクノロジ製品をご購入いただくための参考資料であり、本資料中に記載の技術情報についてルネサス テクノロジが所有する知的財産権その他の権利の実施、使用を許諾するものではありません。
2. 本資料に記載の製品データ、図、表、プログラム、アルゴリズムその他応用回路例の使用に起因する損害、第三者所有の権利に対する侵害に関し、ルネサス テクノロジは責任を負いません。
3. 本資料に記載の製品データ、図、表、プログラム、アルゴリズムその他全ての情報は本資料発行時点のものであり、ルネサス テクノロジは、予告なしに、本資料に記載した製品または仕様を変更することがあります。ルネサス テクノロジ半導体製品のご購入に当たりましては、事前にルネサス テクノロジ、ルネサス販売または特約店へ最新の情報をご確認頂きますとともに、ルネサス テクノロジホームページ (<http://www.renesas.com>) などを通じて公開される情報に常にご注意ください。
4. 本資料に記載した情報は、正確を期すため、慎重に制作したものです。万一本資料の記述誤りに起因する損害がお客様に生じた場合には、ルネサス テクノロジはその責任を負いません。
5. 本資料に記載の製品データ、図、表に示す技術的な内容、プログラム及びアルゴリズムを流用する場合は、技術内容、プログラム、アルゴリズム単位で評価するだけでなく、システム全体で十分に評価し、お客様の責任において適用可否を判断してください。ルネサス テクノロジは、適用可否に対する責任を負いません。
6. 本資料に記載された製品は、人命にかかわるような状況の下で使用される機器あるいはシステムに用いられることを目的として設計、製造されたものではありません。本資料に記載の製品を運輸、移動体用、医療用、航空宇宙用、原子力制御用、海底中継用機器あるいはシステムなど、特殊用途へのご利用をご検討の際には、ルネサス テクノロジ、ルネサス販売または特約店へご照会ください。
7. 本資料の転載、複製については、文書によるルネサス テクノロジの事前の承諾が必要です。
8. 本資料に関し詳細についてのお問い合わせ、その他お気づきの点がございましたらルネサス テクノロジ、ルネサス販売または特約店までご照会ください。

このマニュアルの使い方

1. 対象


このマニュアルはM16C/1Nグループのハードウェアマニュアルです。

このマニュアルを使用する上で、電気回路、論理回路、およびマイクロコンピュータの基本的な知識が必要です。

2. レジスタ図の見方

レジスタ図で使用する記号、用語を説明します。

・・・レジスタ



*1

- 空白 : 用途に応じて“0”または“1”にしてください。
- 0 : “0”にしてください。
- 1 : “1”にしてください。
- × : 何も配置されていないビットです。

*2

- RW : 読むとビットの状態が読めます。書くと有効データになります。
- RO : 読むとビットの状態が読めます。書いた値は無効になります。
- WO : 書くと有効データになります。ビットの状態は読めません。
- : 何も配置されていないビットです。

*3

・予約ビット

予約ビットです。指定された値にしてください。

*4

・何も配置されていない

該当ビットには何も配置されていません。将来、周辺展開により新しい機能を持つ可能性がありますので、書く場合は“0”を書いてください。

・設定しないでください

設定した場合の動作は保証されません。

・動作モードによって機能が異なる

周辺機能のモードによってビットの機能が変わります。各モードのレジスタ図を参照してください。

*5

2進数、16進数の表記法は、各マニュアルの本文に従ってください。

3. M16Cファミリ関連ドキュメント

M16Cファミリでは次のドキュメントを用意しています。(注1)

ドキュメントの種類	記載内容
ショートシート	ハードウェアの概要
データシート	ハードウェアの概要と電気的特性
ハードウェアマニュアル	ハードウェアの仕様(ピン配置、メモリマップ、周辺機能の仕様、電気的特性、タイミング)
ソフトウェアマニュアル	命令 (アセンブリ言語) の動作の詳細
アプリケーションノート	周辺機能の応用例 参考プログラム M16Cファミリ入門用基本機能説明 アセンブリ言語、C言語によるプログラムの作成方法
RENESAS TECHNICAL UPDATE	製品の仕様、ドキュメント等に関する速報

注1. 最新版を使用してください。最新版はルネサステクノロジホームページに掲載されています。

目次

番地別ページ早見表	B1
1. 概要	1
1.1 応用	1
1.2 性能概要	2
1.3 ブロック図	3
1.4 製品一覧	4
1.5 ピン接続図	5
1.6 端子の機能説明	6
2. 中央演算処理装置(CPU)	7
2.1 データレジスタ(R0、R1、R2、R3)	7
2.2 アドレスレジスタ(A0、A1)	7
2.3 フレームベースレジスタ(FB)	8
2.4 割り込みテーブルレジスタ(INTB)	8
2.5 プログラムカウンタ(PC)	8
2.6 ユーザスタックポインタ(USP)、割り込みスタックポインタ(ISP)	8
2.7 スタティックベースレジスタ(SB)	8
2.8 フラグレジスタ(FLG)	8
2.8.1 キャリフラグ(Cフラグ)	8
2.8.2 デバッグフラグ(Dフラグ)	8
2.8.3 ゼロフラグ(Zフラグ)	8
2.8.4 サインフラグ(Sフラグ)	8
2.8.5 レジスタバンク指定フラグ(Bフラグ)	8
2.8.6 オーバフローフラグ(Oフラグ)	8
2.8.7 割り込み許可フラグ(Iフラグ)	8
2.8.8 スタックポインタ指定フラグ(Uフラグ)	8
2.8.9 プロセッサ割り込み優先レベル(IPL)	8
2.8.10 予約領域	8
3. メモリ	9
4. SFR	10
5. リセット	20
5.1 ハードウェアリセット	20
5.2 ソフトウェアリセット	22
6. クロック発生回路	23
6.1 メインクロック	27
6.2 サブクロック	28
6.3 オンチップオシレータクロック	28
6.4 CPUクロックと周辺機能クロック	29
6.4.1 BCLK	29
6.4.2 周辺機能クロック	29
6.4.3 fRING	29

6.5	パワーコントロール	30
6.5.1	通常動作モード	30
6.5.2	ウェイトモード	32
6.5.3	ストップモード	32
6.6	発振停止検出機能	35
6.6.1	発振停止検出有効ビット(CM20)	37
6.6.2	発振停止検出割り込み許可ビット(CM21)	37
6.6.3	メインクロック切替ビット(CM22)	37
6.6.4	クロックモニタービット(CM23)	37
7.	プロテクト	39
8.	プロセッサモード	40
8.1	プロセッサモードの種類	40
9.	バス制御	41
10.	割り込み	43
10.1	割り込みの概要	43
10.1.1	割り込みの分類	43
10.1.2	ソフトウェア割り込み	44
10.1.3	ハードウェア割り込み	45
10.1.4	割り込みと割り込みベクタテーブル	47
10.1.5	割り込み制御	49
10.2	INT割り込み	58
10.2.1	INT0割り込み	58
10.2.2	INT0入力フィルタ	59
10.3	CNTR0割り込み	60
10.4	TCIN割り込み	61
10.5	キー入力割り込み	62
10.6	アドレス一致割り込み	63
10.7	割り込みの注意事項	64
11.	ウォッチドッグタイマ	66
12.	タイマ	68
12.1	タイマ1	69
12.2	タイマX	71
12.2.1	タイマモード	73
12.2.2	パルス出力モード	74
12.2.3	イベントカウンタモード	75
12.2.4	パルス幅測定モード	76
12.2.5	パルス周期測定モード	78
12.3	タイマY	80
12.3.1	タイマモード	83
12.3.2	プログラマブル波形発生モード	85
12.4	タイマZ	88
12.4.1	タイマモード	92
12.4.2	プログラマブル波形発生モード	94
12.4.3	プログラマブルワンショット発生モード	96
12.4.4	プログラマブルウェイトワンショット発生モード	99

12.5	タイマC	102
13.	シリアルI/O	105
13.1	クロック同期形シリアルI/Oモード	110
13.1.1	極性選択機能	113
13.1.2	LSBファースト、MSBファースト選択機能	113
13.1.3	転送クロック複数端子出力機能(UART1)	114
13.1.4	連続受信モード	114
13.1.5	RxD1入力端子選択機能(UART1)	114
13.2	クロック非同期形シリアルI/O(UART)モード	115
13.2.1	RxD1入力端子選択機能(UART1)	118
14.	A/Dコンバータ	119
14.1	単発モード	123
14.2	繰り返しモード	124
14.3	サンプル&ホールド	125
14.4	拡張アナログ入力端子	125
14.5	外部オペアンプ接続モード	125
15.	D/Aコンバータ	126
16.	CANモジュール	128
16.1	CANモジュール関連レジスタ	129
16.2	CAN0メッセージボックス	130
16.3	アクセプタンスマスクレジスタ	132
16.4	CAN SFRレジスタ	133
16.4.1	CAN0メッセージ制御レジスタ _i (i = 0 ~ 15)	133
16.4.2	CAN0制御レジスタ	134
16.4.4	CAN0スロットステータスレジスタ	136
16.4.5	CAN0割り込み制御レジスタ	137
16.4.6	CAN0拡張IDレジスタ	137
16.4.7	CAN0バスタイミング制御レジスタ	138
16.4.8	CAN0受信エラーカウントレジスタ	139
16.4.9	CAN0送信エラーカウントレジスタ	139
16.4.10	CAN0アクセプタンスフィルタサポートレジスタ	140
16.5	動作モード	141
16.5.1	CANリセット/初期化モード	141
16.5.2	CAN動作モード	142
16.5.3	CANスリープモード	142
16.5.4	バスオフステート	143
16.6	CANモジュールシステムクロックの設定	144
16.6.1	ビットタイミングの設定	144
16.6.2	転送速度	145
16.7	アクセプタンスフィルタ機能とマスク機能	146
16.8	アクセプタンスフィルタサポートユニット(ASU)	147
16.9	Basic CANモード	148
16.10	リターンフロムバスオフ機能	148
16.11	リッスンオンリーモード	148
16.12	CAN受信とCAN送信	149

16.12.1	受信	150
16.12.2	送信	151
16.13	CAN割り込み	152
17.	プログラマブル入出力ポート	153
17.1	機能説明	153
17.1.1	ポートPi方向レジスタ	153
17.1.2	ポートPiレジスタ	153
17.1.3	プルアップ制御レジスタ	153
17.1.4	ポートP1駆動能力制御レジスタ	153
17.1.5	CAN0入出力端子選択レジスタ	153
17.2	未使用端子の処理	161
18.	電気的特性	162
19.	フラッシュメモリ版	171
19.1	概要	171
19.2	メモリ配置	172
19.3	フラッシュメモリ書き換え禁止機能	173
19.3.1	ROMコードプロテクト機能	173
19.3.2	IDコードチェック機能	173
19.4	ブートモード	175
19.5	CPU書き換えモード	175
19.5.1	EW0モード	176
19.5.2	EW1モード	176
19.5.3	CPU書き換えモードの注意事項	182
19.5.4	ソフトウェアコマンド	184
19.5.5	ステータスレジスタ	188
19.5.6	フルステータスチェック	189
19.6	パラレル入出力モード	191
19.6.1	ROMコードプロテクト機能	191
19.7	標準シリアル入出力モード	192
19.7.1	IDコードチェック機能	192
19.8	CAN入出力モード	197
19.8.1	IDコードチェック機能	197
20.	使用上の注意	200
20.1	クロックに関する注意事項	200
20.1.1	外部クロックの使用	200
20.1.2	パワーコントロール	200
20.1.3	ストップモード、ウェイトモード	202
20.2	割り込みに関する注意事項	204
20.2.1	00000 ₁₆ 番地の読み出し	204
20.2.2	スタックポインタの設定	204
20.2.3	外部割り込み	204
20.2.4	割り込み制御レジスタの変更	204
20.2.5	割り込み要求ビットの変更	205
20.3	タイマに関する注意事項	206
20.3.1	タイマ1	206

20.3.2	タイマX、タイマY、タイマZ	206
20.3.3	タイマX	206
20.3.4	タイマY	206
20.3.5	タイマZ	207
20.3.6	タイマC	207
20.4	シリアルI/Oに関する注意事項	208
20.5	A/Dコンバータに関する注意事項	209
20.6	CANモジュールに関する注意事項	211
20.6.1	C0STRレジスタの読み出し	211
20.6.2	CAN動作モードとCANリセットモードの移行	213
20.6.2	標準ブートプログラム使用時のCANトランシーバの制御	214
20.7	ノイズに関する注意事項	215
20.8	フラッシュメモリ版とマスクROM版の相違点に関する注意事項	216
20.9	フラッシュメモリ版に関する注意事項	217
20.9.1	フラッシュメモリ書き換え禁止機能	217
20.9.2	ストップモード	217
20.9.3	ウェイトモード	217
20.9.4	低消費電力モード、オンチップオシレータ低消費電力モード	217
20.9.5	コマンド、データの書き込み	217
20.9.6	プログラムコマンド	217
20.9.7	動作速度	217
20.9.8	使用禁止命令	218
20.9.9	割り込み	218
20.9.10	アクセス方法	218
20.9.11	ユーザROM領域の書き換え	218

付録1. 外形寸法図	219
------------------	-----

SFRレジスタ図索引	220
------------------	-----

M16C/1Nグループ注意事項集

M16C/1Nグループ注意事項集の最新版はルネサステクノロジのホームページに掲載されています。
必ず最新版をご参照ください。

本資料はできる限り正確を期すよう努力をしておりますが、誤記がありましたときはご容赦ください。
また、機能向上や性能向上のために仕様を変更する場合がありますので、最新版をご使用ください。

番地別ページ早見表

番地	レジスタ	シンボル	掲載ページ
0000 ₁₆			
0001 ₁₆			
0002 ₁₆			
0003 ₁₆			
0004 ₁₆	プロセッサモードレジスタ0	PM0	22、40
0005 ₁₆	プロセッサモードレジスタ1	PM1	22、40、67
0006 ₁₆	システムクロック制御レジスタ0	CM0	24
0007 ₁₆	システムクロック制御レジスタ1	CM1	24
0008 ₁₆			
0009 ₁₆	アドレス一致割り込み許可レジスタ	AIER	63
000A ₁₆	プロテクトレジスタ	PRCR	39
000B ₁₆			
000C ₁₆	発振停止検出レジスタ	CM2	25、36
000D ₁₆			
000E ₁₆	ウォッチドッグタイマスタートレジスタ	WDTS	67
000F ₁₆	ウォッチドッグタイマ制御レジスタ	WDC	
0010 ₁₆			
0011 ₁₆	アドレス一致割り込みレジスタ0	RMAD0	63
0012 ₁₆			
0013 ₁₆			
0014 ₁₆			
0015 ₁₆	アドレス一致割り込みレジスタ1	RMAD1	63
0016 ₁₆			
0017 ₁₆			
0018 ₁₆			
0019 ₁₆			
001A ₁₆			
001B ₁₆			
001C ₁₆			
001D ₁₆			
001E ₁₆	INT0入力フィルタ選択レジスタ	INT0F	58、91
001F ₁₆			
0020 ₁₆			
0021 ₁₆			
0022 ₁₆			
0023 ₁₆			
0024 ₁₆			
0025 ₁₆			
0026 ₁₆			
0027 ₁₆			
0028 ₁₆			
0029 ₁₆			
002A ₁₆			
002B ₁₆			
002C ₁₆			
002D ₁₆			
002E ₁₆			
002F ₁₆			
0030 ₁₆			
0031 ₁₆			
0032 ₁₆			
0033 ₁₆			
0034 ₁₆			
0035 ₁₆			
0036 ₁₆			
0037 ₁₆			
0038 ₁₆			
0039 ₁₆			
003A ₁₆			
003B ₁₆			
003C ₁₆			
003D ₁₆			
003E ₁₆			
003F ₁₆			

注1．空欄はすべて予約領域です。

番地	レジスタ	シンボル	掲載ページ
0040 ₁₆			
0041 ₁₆			
0042 ₁₆			
0043 ₁₆			
0044 ₁₆			
0045 ₁₆	CAN0ウェイクアップ割り込み制御レジスタ	C01WKIC	50
0046 ₁₆	CAN0ステート/エラー割り込み制御レジスタ	C01ERRIC	
0047 ₁₆			
0048 ₁₆	CAN0受信完了割り込み制御レジスタ	C0RECIC	50
0049 ₁₆	CAN0送信完了割り込み制御レジスタ	C0TRMIC	
004A ₁₆			
004B ₁₆			
004C ₁₆			
004D ₁₆	キー入力割り込み制御レジスタ	KUPIC	50
004E ₁₆	A/D変換割り込み制御レジスタ	ADIC	
004F ₁₆			
0050 ₁₆			
0051 ₁₆	UART0送信割り込み制御レジスタ	S0TIC	50
0052 ₁₆	UART0受信割り込み制御レジスタ	S0RIC	
0053 ₁₆	UART1送信割り込み制御レジスタ	S1TIC	
0054 ₁₆	UART1受信制御割り込みレジスタ	S1RIC	
0055 ₁₆	タイマ1割り込み制御レジスタ	T1IC	
0056 ₁₆	タイマX割り込み制御レジスタ	TXIC	
0057 ₁₆	タイマY割り込み制御レジスタ	TYIC	
0058 ₁₆	タイマZ割り込み制御レジスタ	TZIC	
0059 ₁₆	CNTR0割り込み制御レジスタ	CNTR0IC	
005A ₁₆	TCIN割り込み制御レジスタ	TCINIC	
005B ₁₆	タイマC割り込み制御レジスタ	TCIC	
005C ₁₆	INT3割り込み制御レジスタ	INT3IC	
005D ₁₆	INT0割り込み制御レジスタ	INT0IC	
005E ₁₆	INT1割り込み制御レジスタ	INT1IC	
005F ₁₆	INT2割り込み制御レジスタ	INT2IC	
0060 ₁₆			
0061 ₁₆			
0062 ₁₆			
0063 ₁₆			
0064 ₁₆			
0065 ₁₆			
0066 ₁₆			
0067 ₁₆			
0068 ₁₆			
0069 ₁₆			
006A ₁₆			
006B ₁₆			
006C ₁₆			
006D ₁₆			
006E ₁₆			
006F ₁₆			
0070 ₁₆			
0071 ₁₆			
0072 ₁₆			
0073 ₁₆			
0074 ₁₆			
0075 ₁₆			
0076 ₁₆			
0077 ₁₆			
0078 ₁₆			
0079 ₁₆			
007A ₁₆			
007B ₁₆			
007C ₁₆			
007D ₁₆			
007E ₁₆			
007F ₁₆			

番地	レジスタ	シンボル	掲載ページ
0080 ₁₆	タイマY、Zモードレジスタ	TYZMR	81
0081 ₁₆	プリスケラY	PREY	
0082 ₁₆	タイマYセカンダリ	TYSC	
0083 ₁₆	タイマYプライマリ	TYPR	
0084 ₁₆	タイマY、Z波形出力制御レジスタ	PUM	89
0085 ₁₆	プリスケラZ	PREZ	
0086 ₁₆	タイマZセカンダリ	TZSC	
0087 ₁₆	タイマZプライマリ	TZPR	
0088 ₁₆	プリスケラ1	PRE1	70
0089 ₁₆	タイマ1	T1	
008A ₁₆	タイマY、Z出力制御レジスタ	TYZOC	81、91
008B ₁₆	タイマXモードレジスタ	TXMR	72
008C ₁₆	プリスケラX	PREX	
008D ₁₆	タイマX	TX	
008E ₁₆	タイマカウントソース設定レジスタ	TCSS	70、72、82、90
008F ₁₆	時計用プリスケラリセットフラグ	CPSRF	25
0090 ₁₆	タイマC	TC	103
0091 ₁₆			
0092 ₁₆			
0093 ₁₆			
0094 ₁₆			
0095 ₁₆			
0096 ₁₆	外部入力許可レジスタ	INTEN	58、91
0097 ₁₆			
0098 ₁₆	キー入力許可レジスタ	KIEN	62
0099 ₁₆			
009A ₁₆	タイマC制御レジスタ0	TCC0	61、103
009B ₁₆	タイマC制御レジスタ1	TCC1	
009C ₁₆	時間計測レジスタ	TM	103
009D ₁₆			
009E ₁₆			
009F ₁₆			
00A0 ₁₆	UART0送受信モ - ドレジスタ	U0MR	108、111、116
00A1 ₁₆	UART0転送速度レジスタ	U0BRG	107
00A2 ₁₆	UART0送信バッファレジスタ	U0TB	
00A3 ₁₆			
00A4 ₁₆	UART0送受信制御レジスタ0	U0C0	108
00A5 ₁₆	UART0送受信制御レジスタ1	U0C1	109
00A6 ₁₆	UART0受信バッファレジスタ	U0RB	107
00A7 ₁₆			
00A8 ₁₆	UART1送受信モ - ドレジスタ	U1MR	108、111、116
00A9 ₁₆	UART1転送速度レジスタ	U1BRG	107
00AA ₁₆	UART1送信バッファレジスタ	U1TB	
00AB ₁₆			
00AC ₁₆	UART1送受信制御レジスタ0	U1C0	108
00AD ₁₆	UART1送受信制御レジスタ1	U1C1	109
00AE ₁₆	UART1受信バッファレジスタ	U1RB	107
00AF ₁₆			
00B0 ₁₆	UART送受信制御レジスタ2	UCON	109
00B1 ₁₆			
00B2 ₁₆			
00B3 ₁₆			
00B4 ₁₆			
00B5 ₁₆			
00B6 ₁₆			
00B7 ₁₆			
00B8 ₁₆			
00B9 ₁₆			
00BA ₁₆			
00BB ₁₆			
00BC ₁₆			
00BD ₁₆			
00BE ₁₆			
00BF ₁₆			

番地	レジスタ	シンボル	掲載ページ
00C0 ₁₆	A/Dレジスタ	AD	122
00C1 ₁₆			
00C2 ₁₆			
00C3 ₁₆			
00C4 ₁₆			
00C5 ₁₆			
00C6 ₁₆			
00C7 ₁₆			
00C8 ₁₆			
00C9 ₁₆			
00CA ₁₆			
00CB ₁₆			
00CC ₁₆			
00CD ₁₆			
00CE ₁₆			
00CF ₁₆			
00D0 ₁₆			
00D1 ₁₆			
00D2 ₁₆			
00D3 ₁₆			
00D4 ₁₆	A/D制御レジスタ2	ADCON2	122
00D5 ₁₆			
00D6 ₁₆	A/D制御レジスタ0	ADCON0	121、123、124
00D7 ₁₆	A/D制御レジスタ1	ADCON1	
00D8 ₁₆	D/Aレジスタ	DA	127
00D9 ₁₆			
00DA ₁₆			
00DB ₁₆			
00DC ₁₆	D/A制御レジスタ	DACON	127
00DD ₁₆			
00DE ₁₆			
00DF ₁₆			
00E0 ₁₆	ポートP0レジスタ	P0	158
00E1 ₁₆	ポートP1レジスタ	P1	
00E2 ₁₆	ポートP0方向レジスタ	PD0	
00E3 ₁₆	ポートP1方向レジスタ	PD1	
00E4 ₁₆	ポートP2レジスタ	P2	
00E5 ₁₆	ポートP3レジスタ	P3	
00E6 ₁₆	ポートP2方向レジスタ	PD2	
00E7 ₁₆	ポートP3方向レジスタ	PD3	
00E8 ₁₆	ポートP4レジスタ	P4	
00E9 ₁₆	ポートP5レジスタ	P5	
00EA ₁₆	ポートP4方向レジスタ	PD4	
00EB ₁₆	ポートP5方向レジスタ	PD5	
00EC ₁₆			
00ED ₁₆			
00EE ₁₆			
00EF ₁₆			
00F0 ₁₆			
00F1 ₁₆			
00F2 ₁₆			
00F3 ₁₆			
00F4 ₁₆			
00F5 ₁₆			
00F6 ₁₆			
00F7 ₁₆			
00F8 ₁₆	CAN0入出力端子選択レジスタ	CIOSR	160
00F9 ₁₆			
00FA ₁₆			
00FB ₁₆			
00FC ₁₆	ブルアップ制御レジスタ0	PUR0	159
00FD ₁₆	ブルアップ制御レジスタ1	PUR1	
00FE ₁₆	ポートP1駆動能力制御レジスタ	DRR	
00FF ₁₆			

注1．空欄はすべて予約領域です。

番地	レジスタ	シンボル	掲載ページ
0100 ₁₆			
0101 ₁₆			
0102 ₁₆			
0103 ₁₆			
0104 ₁₆			
01B0 ₁₆			
01B1 ₁₆			
01B2 ₁₆			
01B3 ₁₆	フラッシュメモリ制御レジスタ4	FMR4	179
01B4 ₁₆			
01B5 ₁₆	フラッシュメモリ制御レジスタ1	FMR1	179
01B6 ₁₆			
01B7 ₁₆	フラッシュメモリ制御レジスタ0	FMR0	178
01B8 ₁₆			
01B9 ₁₆			
01BA ₁₆			
01BB ₁₆			
01BC ₁₆			
01BD ₁₆			
01BE ₁₆			
01BF ₁₆			
0215 ₁₆			
0216 ₁₆			
0217 ₁₆			
0218 ₁₆			
0219 ₁₆			
021A ₁₆			
021B ₁₆			
021C ₁₆			
021D ₁₆			
021E ₁₆			
021F ₁₆			
0220 ₁₆	CAN0メッセージ制御レジスタ0	C0MCTL0	133
0221 ₁₆	CAN0メッセージ制御レジスタ1	C0MCTL1	
0222 ₁₆	CAN0メッセージ制御レジスタ2	C0MCTL2	
0223 ₁₆	CAN0メッセージ制御レジスタ3	C0MCTL3	
0224 ₁₆	CAN0メッセージ制御レジスタ4	C0MCTL4	
0225 ₁₆	CAN0メッセージ制御レジスタ5	C0MCTL5	
0226 ₁₆	CAN0メッセージ制御レジスタ6	C0MCTL6	
0227 ₁₆	CAN0メッセージ制御レジスタ7	C0MCTL7	
0228 ₁₆	CAN0メッセージ制御レジスタ8	C0MCTL8	
0229 ₁₆	CAN0メッセージ制御レジスタ9	C0MCTL9	
022A ₁₆	CAN0メッセージ制御レジスタ10	C0MCTL10	
022B ₁₆	CAN0メッセージ制御レジスタ11	C0MCTL11	
022C ₁₆	CAN0メッセージ制御レジスタ12	C0MCTL12	
022D ₁₆	CAN0メッセージ制御レジスタ13	C0MCTL13	
022E ₁₆	CAN0メッセージ制御レジスタ14	C0MCTL14	
022F ₁₆	CAN0メッセージ制御レジスタ15	C0MCTL15	
0230 ₁₆	CAN0制御レジスタ	C0CTLR	134
0231 ₁₆			
0232 ₁₆	CAN0ステータスレジスタ	C0STR	135
0233 ₁₆			
0234 ₁₆	CAN0スロットステータスレジスタ	C0SSTR	136
0235 ₁₆			
0236 ₁₆	CAN0割り込み制御レジスタ	C0ICR	137
0237 ₁₆			
0238 ₁₆	CAN0拡張IDレジスタ	C0IDR	138
0239 ₁₆			
023A ₁₆	CAN0バスタイミング制御レジスタ	C0CONR	139
023B ₁₆			
023C ₁₆	CAN0受信エラーカウントレジスタ	C0RECR	139
023D ₁₆	CAN0送信エラーカウントレジスタ	C0TECR	
023E ₁₆			
023F ₁₆			

注1．空欄はすべて予約領域です。

番地	レジスタ	シンボル	掲載ページ
0240 ₁₆			
0241 ₁₆			
0242 ₁₆			
0243 ₁₆			
0244 ₁₆	CAN0アクセプタンスフィルタ サポートレジスタ	C0AFS	140
0245 ₁₆			
0246 ₁₆			
0247 ₁₆			
0248 ₁₆			
0249 ₁₆			
024A ₁₆			
024B ₁₆			
024C ₁₆			
024D ₁₆			
024E ₁₆			
024F ₁₆			
0250 ₁₆			
0251 ₁₆			
0252 ₁₆			
0253 ₁₆			
0254 ₁₆			
0255 ₁₆			
0256 ₁₆			
0257 ₁₆			
0258 ₁₆			
0259 ₁₆			
025A ₁₆			
025B ₁₆			
025C ₁₆			
025D ₁₆			
025E ₁₆			
025F ₁₆	CAN0クロック選択レジスタ	CCLKR	26
0260 ₁₆	CAN0スロット0: メッセージ識別子/DLC		
0261 ₁₆			
0262 ₁₆			
0263 ₁₆			
0264 ₁₆	CAN0スロット0: データフィールド		
0265 ₁₆			
0266 ₁₆			
0267 ₁₆			
0268 ₁₆			
0269 ₁₆	CAN0スロット0: タイムスタンプ		
026A ₁₆			
026B ₁₆	CAN0スロット1: メッセージ識別子/DLC		
026C ₁₆			
026D ₁₆			
026E ₁₆			
026F ₁₆	CAN0スロット1: データフィールド		
0270 ₁₆			
0271 ₁₆			
0272 ₁₆			
0273 ₁₆			
0274 ₁₆	CAN0スロット1: タイムスタンプ		
0275 ₁₆			
0276 ₁₆			
0277 ₁₆			
0278 ₁₆	CAN0スロット1: データフィールド		
0279 ₁₆			
027A ₁₆			
027B ₁₆			
027C ₁₆	CAN0スロット1: タイムスタンプ		
027D ₁₆			
027E ₁₆			
027F ₁₆			

番地	レジスタ	シンボル	掲載ページ
0280 ₁₆	CAN0スロット2: メッセージ識別子/DLC		130 131
0281 ₁₆			
0282 ₁₆			
0283 ₁₆			
0284 ₁₆			
0285 ₁₆	CAN0スロット2: データフィールド		
0286 ₁₆			
0287 ₁₆			
0288 ₁₆			
0289 ₁₆			
028A ₁₆	CAN0スロット2: タイムスタンプ		
028B ₁₆			
028C ₁₆			
028D ₁₆			
028E ₁₆	CAN0スロット3: メッセージ識別子/DLC		
028F ₁₆			
0290 ₁₆			
0291 ₁₆			
0292 ₁₆			
0293 ₁₆	CAN0スロット3: データフィールド		
0294 ₁₆			
0295 ₁₆			
0296 ₁₆			
0297 ₁₆			
0298 ₁₆			
0299 ₁₆	CAN0スロット3: タイムスタンプ		
029A ₁₆			
029B ₁₆			
029C ₁₆			
029D ₁₆	CAN0スロット4: メッセージ識別子/DLC		
029E ₁₆			
029F ₁₆			
02A0 ₁₆			
02A1 ₁₆			
02A2 ₁₆	CAN0スロット4: データフィールド		
02A3 ₁₆			
02A4 ₁₆			
02A5 ₁₆			
02A6 ₁₆			
02A7 ₁₆			
02A8 ₁₆	CAN0スロット4: タイムスタンプ		
02A9 ₁₆			
02AA ₁₆			
02AB ₁₆			
02AC ₁₆	CAN0スロット5: メッセージ識別子/DLC		
02AD ₁₆			
02AE ₁₆			
02AF ₁₆			
02B0 ₁₆			
02B1 ₁₆	CAN0スロット5: データフィールド		
02B2 ₁₆			
02B3 ₁₆			
02B4 ₁₆			
02B5 ₁₆			
02B6 ₁₆			
02B7 ₁₆	CAN0スロット5: タイムスタンプ		
02B8 ₁₆			
02B9 ₁₆			
02BA ₁₆			
02BB ₁₆	CAN0スロット6: メッセージ識別子/DLC		
02BC ₁₆			
02BD ₁₆			
02BE ₁₆			
02BF ₁₆			

注1．空欄はすべて予約領域です。

番地	レジスタ	シンボル	掲載ページ
02C0 ₁₆	CAN0スロット6: メッセージ識別子/DLC		130 131
02C1 ₁₆			
02C2 ₁₆			
02C3 ₁₆			
02C4 ₁₆			
02C5 ₁₆	CAN0スロット6: データフィールド		
02C6 ₁₆			
02C7 ₁₆			
02C8 ₁₆			
02C9 ₁₆			
02CA ₁₆			
02CB ₁₆	CAN0スロット6: タイムスタンプ		
02CC ₁₆			
02CD ₁₆			
02CE ₁₆			
02CF ₁₆	CAN0スロット7: メッセージ識別子/DLC		
02D0 ₁₆			
02D1 ₁₆			
02D2 ₁₆			
02D3 ₁₆			
02D4 ₁₆	CAN0スロット7: データフィールド		
02D5 ₁₆			
02D6 ₁₆			
02D7 ₁₆			
02D8 ₁₆			
02D9 ₁₆			
02DA ₁₆	CAN0スロット7: タイムスタンプ		
02DB ₁₆			
02DC ₁₆			
02DD ₁₆			
02DE ₁₆	CAN0スロット8: メッセージ識別子/DLC		
02DF ₁₆			
02E0 ₁₆			
02E1 ₁₆			
02E2 ₁₆			
02E3 ₁₆	CAN0スロット8: データフィールド		
02E4 ₁₆			
02E5 ₁₆			
02E6 ₁₆			
02E7 ₁₆			
02E8 ₁₆			
02E9 ₁₆	CAN0スロット8: タイムスタンプ		
02EA ₁₆			
02EB ₁₆			
02EC ₁₆			
02ED ₁₆	CAN0スロット9: メッセージ識別子/DLC		
02EE ₁₆			
02EF ₁₆			
02F0 ₁₆			
02F1 ₁₆			
02F2 ₁₆	CAN0スロット9: データフィールド		
02F3 ₁₆			
02F4 ₁₆			
02F5 ₁₆			
02F6 ₁₆			
02F7 ₁₆			
02F8 ₁₆	CAN0スロット9: タイムスタンプ		
02F9 ₁₆			
02FA ₁₆			
02FB ₁₆			
02FC ₁₆	CAN0スロット9: タイムスタンプ		
02FD ₁₆			
02FE ₁₆			
02FF ₁₆			

番地	レジスタ	シンボル	掲載ページ
0300 ₁₆	CAN0スロット10: メッセージ識別子/DLC		130 131
0301 ₁₆			
0302 ₁₆			
0303 ₁₆			
0304 ₁₆			
0305 ₁₆	CAN0スロット10: データフィールド		
0306 ₁₆			
0307 ₁₆			
0308 ₁₆			
0309 ₁₆			
030A ₁₆			
030B ₁₆	CAN0スロット10: タイムスタンプ		
030C ₁₆			
030D ₁₆			
030E ₁₆			
030F ₁₆	CAN0スロット11: メッセージ識別子/DLC		
0310 ₁₆			
0311 ₁₆			
0312 ₁₆			
0313 ₁₆			
0314 ₁₆	CAN0スロット11: データフィールド		
0315 ₁₆			
0316 ₁₆			
0317 ₁₆			
0318 ₁₆			
0319 ₁₆			
031A ₁₆	CAN0スロット11: タイムスタンプ		
031B ₁₆			
031C ₁₆			
031D ₁₆	CAN0スロット12: メッセージ識別子/DLC		
031E ₁₆			
031F ₁₆			
0320 ₁₆			
0321 ₁₆			
0322 ₁₆	CAN0スロット12: データフィールド		
0323 ₁₆			
0324 ₁₆			
0325 ₁₆			
0326 ₁₆			
0327 ₁₆			
0328 ₁₆	CAN0スロット12: タイムスタンプ		
0329 ₁₆			
032A ₁₆			
032B ₁₆			
032C ₁₆	CAN0スロット13: メッセージ識別子/DLC		
032D ₁₆			
032E ₁₆			
032F ₁₆			
0330 ₁₆			
0331 ₁₆	CAN0スロット13: データフィールド		
0332 ₁₆			
0333 ₁₆			
0334 ₁₆			
0335 ₁₆			
0336 ₁₆			
0337 ₁₆	CAN0スロット13: タイムスタンプ		
0338 ₁₆			
0339 ₁₆			
033A ₁₆			
033B ₁₆			
033C ₁₆			
033D ₁₆			
033E ₁₆			
033F ₁₆			

注1．空欄はすべて予約領域です。

番地	レジスタ	シンボル	掲載ページ
0340 ₁₆	CAN0スロット14: メッセージ識別子/DLC		130 131
0341 ₁₆			
0342 ₁₆			
0343 ₁₆			
0344 ₁₆			
0345 ₁₆	CAN0スロット14: データフィールド		
0346 ₁₆			
0347 ₁₆			
0348 ₁₆			
0349 ₁₆			
034A ₁₆			
034B ₁₆	CAN0スロット14: タイムスタンプ		
034C ₁₆			
034D ₁₆			
034E ₁₆			
0350 ₁₆	CAN0スロット15: メッセージ識別子/DLC		
0351 ₁₆			
0352 ₁₆			
0353 ₁₆			
0354 ₁₆			
0355 ₁₆	CAN0スロット15: データフィールド		
0356 ₁₆			
0357 ₁₆			
0358 ₁₆			
0359 ₁₆			
035A ₁₆			
035B ₁₆	CAN0スロット15: タイムスタンプ		
035C ₁₆			
035D ₁₆			
035E ₁₆			
0360 ₁₆	CAN0グローバルマスク		132
0361 ₁₆			
0362 ₁₆			
0363 ₁₆			
0364 ₁₆			
0365 ₁₆	CAN0ローカルマスクA		
0366 ₁₆			
0367 ₁₆			
0368 ₁₆			
0369 ₁₆			
036A ₁₆			
036B ₁₆	CAN0ローカルマスクB		
036C ₁₆			
036D ₁₆			
036E ₁₆			
036F ₁₆			
0370 ₁₆			
0371 ₁₆			
03B4 ₁₆			
03B5 ₁₆			
03B6 ₁₆			
03B7 ₁₆			
03B8 ₁₆			
03B9 ₁₆			
03FA ₁₆			
03FB ₁₆			
03FC ₁₆			
03FD ₁₆			
03FE ₁₆			
03FF ₁₆			

M16C/1Nグループ

SINGLE-CHIP 16-BIT CMOS MICROCOMPUTER

1. 概要

M16C/1Nグループは、高性能シリコンゲートCMOSプロセスを採用しM16C/60シリーズ CPUコアを搭載したシングルチップマイクロコンピュータで、48ピンプラスチックモールドQFPに収められています。このシングルチップマイクロコンピュータは、高機能命令を持ちながら高い命令効率を持ち、1Mバイトのアドレス空間と、命令を高速に実行する能力を備えています。

1.1 応用

自動車、他

1.2 性能概要

表1.1にM16C/1Nグループの性能概要を示します。

表1.1 性能概要

項 目		性 能
基本命令数		91命令
最短命令実行時間		62.5ns($f(X_{IN})=16\text{MHz}$ 時)
メモリ容量	ROM	「表1.2 製品一覧表」を参照してください
	RAM	「表1.2 製品一覧表」を参照してください
入出力ポート		P0～P5：37本
多機能タイマ	T1	8ビット×1
	TX、TY、TZ	8ビット×3
	TC	16ビット×1
シリアルI/O(UARTまたはクロック同期形)		×2
A/Dコンバータ (最大分解能:10ビット)		×12チャンネル (最大14チャンネル拡張可能)
D/Aコンバータ		8ビット×1チャンネル
CANコントローラ		1チャンネル、2.0B準拠
ウォッチドッグタイマ		15ビット×1(プリスケアラ付)
割り込み		内部15要因、外部8要因、ソフトウェア4要因
クロック発生回路		3回路内蔵
電源電圧		4.2V～5.5V($f(X_{IN})=16\text{MHz}$ 時)
消費電力		70mW($V_{CC}=5.0\text{V}$ 、 $f(X_{IN})=16\text{MHz}$)
入出力特性	入出力耐電圧	5V
	出力電流	5mA(10mA:LED駆動ポート)
素子構造		CMOSシリコンゲート
パッケージ		48ピンLQFP

1.3 ブロック図

図1.1にM16C/1Nグループのブロック図を示します。




図1.1 ブロック図

1.4 製品一覧

表1.2に製品一覧表を示します。

表1.2 製品一覧表

2004年11月現在

型名	ROM容量	RAM容量	パッケージ	備考
M301N2M4T-XXXXFP(開)	32Kバイト	1Kバイト	48P6Q-A	マスクROM版
M301N2M8T-XXXXFP(開)	64Kバイト	3Kバイト		フラッシュメモリ版
M301N2F8TFP(開)				
M301N2F8FP(開)				

(開)：開発中




図1.2 型名とメモリサイズ・パッケージ

1.5 ピン接続図

図1.3にM16C/1Nグループのピン接続図(上面図)を示します。




図1.3 ピン接続図(上面図)

1.6 端子の機能説明

表1.3にM16C/1Nグループの端子の機能説明を示します。

表1.3 端子の機能説明

端子名	名 称	入出力	機 能
Vcc, Vss	電源入力	入力	Vcc端子には、4.2V～5.5Vを印加してください。Vss端子には、0Vを印加してください。
IVcc	IVcc	入力	Vssとの間にコンデンサ(0.1 μ F)を接続してください。
CNVss	CNVss	入力	抵抗(5k Ω 程度)を介してVss端子に接続してください。
RESET	リセット入力	入力	この端子に“L”レベルを入力すると、マイクロコンピュータはリセット状態になります。
XIN	クロック入力	入力	メインクロック発振回路の入出力端子です。XIN端子とXOUT端子の間にはセラミック共振子または水晶発振子を接続してください。 外部で生成したクロックを入力する場合は、XIN端子からクロックを入力し、XOUT端子は開放にしてください。
XOUT	クロック出力	出力	
VREF	基準電圧入力	入力	A/Dコンバータ、D/Aコンバータの基準電圧入力端子です。
P00～P07	入出力ポートP0	入出力	CMOSの8ビット入出力ポートです。 入出力を選択するための方向レジスタを持ち、1端子ごとに入力または出力ポートに設定できます。入力ポート時、ソフトウェアで4ビット単位でプルアップ抵抗の有無を設定できます。アナログ入力端子と兼用しています。 P02、P03はソフトウェアで選択してCAN0の入出力端子として機能します。
P10～P17	入出力ポートP1	入出力	P0と同等の機能を持つ8ビット入出力ポートです。 P10～P13はアナログ入力、キー入力割り込みと兼用しています。 P14～P16はシリアルI/O入出力端子と兼用しています。P17はタイマ入力と兼用しています。LED駆動ポートとしても使用できます。
P20, P21	入出力ポートP2	入出力	P0と同等の機能を持つ2ビット入出力ポートです。
P30～P37	入出力ポートP3	入出力	P0と同等の機能を持つ8ビット入出力ポートです。 P30～P33はタイマ入出力と兼用しています。P34～P37はシリアルI/O入出力と兼用しています。P34はアナログ出力と兼用しています。
P40～P47	入出力ポートP4	入出力	P0と同等の機能を持つ8ビット入出力ポートです。 P40、P41はアナログ入力と兼用しています。P42～P45は割り込み入力と兼用しています。P46、P47は時計用クロック発振回路の入出力端子と兼用しています。
P50～P52	入出力ポートP5	入出力	P0と同等の機能を持つ3ビット入出力ポートです。 P50、P51はソフトウェアで選択してCAN0の入出力端子として機能します。

2. 中央演算処理装置(CPU)

図2.1にCPUのレジスタを示します。CPUには13個のレジスタがあります。これらのうち、R0、R1、R2、R3、A0、A1、FBはレジスタバンクを構成しています。レジスタバンクは2セットあります。




図2.1 CPUのレジスタ

2.1 データレジスタ(R0、R1、R2、R3)

R0は16ビットで構成されており、主に転送や算術、論理演算に使用します。R1～R3はR0と同様です。R0は、上位(R0H)と下位(R0L)を別々に8ビットのデータレジスタとして使用できます。R1H、R1LはR0H、R0Lと同様です。R2とR0を組み合わせると32ビットのデータレジスタ(R2R0)として使用できます。R3R1はR2R0と同様です。

2.2 アドレスレジスタ(A0、A1)

A0は16ビットで構成されており、アドレスレジスタ間接アドレッシング、アドレスレジスタ相対アドレッシングに使用します。また、転送や算術、論理演算にも使用します。A1はA0と同様です。

A1とA0を組み合わせると32ビットのアドレスレジスタ(A1A0)として使用できます。

2.3 フレームベースレジスタ(FB)

FBは16ビットで構成されており、FB相対アドレッシングに使用します。

2.4 割り込みテーブルレジスタ(INTB)

INTBは20ビットで構成されており、可変割り込みベクタテーブルの先頭番地を示します。

2.5 プログラムカウンタ(PC)

PCは20ビットで構成されており、次に実行する命令の番地を示します。

2.6 ユーザスタックポインタ(USP)、割り込みスタックポインタ(ISP)

スタックポインタ(PS)は、USPとISPの2種類あり、ともに16ビットで構成されています。

USPとISPはFLGのUフラグで切り替えられます。

2.7 スタティックベースレジスタ(SB)

SBは16ビットで構成されており、SB相対アドレッシングに使用します。

2.8 フラグレジスタ(FLG)

FLGは11ビットで構成されており、CPUの状態を示します。

2.8.1 キャリフラグ(Cフラグ)

算術論理ユニットで発生したキャリ、ボロー、シフトアウトしたビットなどを保持します。

2.8.2 デバッグフラグ(Dフラグ)

Dフラグはデバッグ専用です。“0”にしてください。

2.8.3 ゼロフラグ(Zフラグ)

演算の結果が0のとき“1”になり、それ以外のとき“0”になります。

2.8.4 サインフラグ(Sフラグ)

演算の結果が負のとき“1”になり、それ以外のとき“0”になります。

2.8.5 レジスタバンク指定フラグ(Bフラグ)

Bフラグが“0”の場合、レジスタバンク0が指定され、“1”の場合、レジスタバンク1が指定されます。

2.8.6 オーバフローフラグ(Oフラグ)

演算の結果がオーバーフローしたときに“1”になります。それ以外では“0”になります。

2.8.7 割り込み許可フラグ(Iフラグ)

マスカブル割り込みを許可するフラグです。

Iフラグが“0”の場合、マスカブル割り込みは禁止され、“1”の場合、許可されます。

割り込み要求を受け付けると、Iフラグは“0”になります。

2.8.8 スタックポインタ指定フラグ(Uフラグ)

Uフラグが“0”の場合、ISPが指定され、“1”の場合、USPが指定されます。

ハードウェア割り込み要求を受け付けたとき、またはソフトウェア割り込み番号0～31のINT命令を実行したとき、Uフラグは“0”になります。

2.8.9 プロセッサ割り込み優先レベル(IPL)

IPLは3ビットで構成されており、レベル0～7までの8段階のプロセッサ割り込み優先レベルを指定

します。要求があった割り込みの優先レベルがIPLより大きい場合、その割り込み要求は許可されます。

2.8.10 予約領域

書く場合、“0”を書いてください。読んだ場合、その値は不定です。

3. メモリ

図3.1にメモリ配置図を示します。アドレス空間は00000₁₆番地からFFFFF₁₆番地までの1Mバイトあります。

FFFFF₁₆番地から番地の小さい方向にROMが内蔵されています(例えばM301N2M4T-XXXXFPではF8000₁₆番地からFFFFF₁₆番地までは内部ROMで、32Kバイト内蔵されています)。FFFDC₁₆番地からFFFFF₁₆番地はリセットなどの固定割り込みベクタテーブルの番地で、ここに割り込みルーチンの先頭アドレスを格納します。また、タイマ割り込みなどのベクタテーブルの番地は、内部レジスタ(INTB)により任意に設定することができます(「10. 割り込み」参照)。

00400₁₆番地から番地の大きい方向にRAMが配置されています。例えばM301N2M4T-XXXXFPでは、00400₁₆番地から007FF₁₆番地まで1Kバイトの内部RAMが配置されています。RAMはデータ格納以外にサブルーチン呼び出しや、割り込み時のスタックとしても使用します。

00000₁₆番地から003FF₁₆番地は入出力ポート、A/Dコンバータ、シリアルI/O、タイマなどの周辺装置の制御レジスタが割り付けられているSFR領域です。SFR領域のうち何も配置されていない領域はすべて予約領域のため、使用できません。

FFE00₁₆番地からFFFD₁₆番地はスペシャルページベクタテーブルで、ここにサブルーチンの先頭番地またはジャンプ先の番地を格納すれば、サブルーチンコール命令やジャンプ命令を2バイトで使用でき、プログラムステップ数の節減に役立ちます。




図3.1 メモリ配置図

4. SFR

番 地	レジスタ	シンボル	リセット後の値
0000 ₁₆			
0001 ₁₆			
0002 ₁₆			
0003 ₁₆			
0004 ₁₆	プロセッサモードレジスタ0	PM0	XXXX0X00 ₂
0005 ₁₆	プロセッサモードレジスタ1	PM1	00XXX0X0 ₂
0006 ₁₆	システムクロック制御レジスタ0	CM0	48 ₁₆
0007 ₁₆	システムクロック制御レジスタ1	CM1	20 ₁₆
0008 ₁₆			
0009 ₁₆	アドレス一致割り込み許可レジスタ	AIER	XXXXXX00 ₂
000A ₁₆	プロテクトレジスタ	PRCR	XXXXX000 ₂
000B ₁₆			
000C ₁₆	発振停止検出レジスタ	CM2	04 ₁₆
000D ₁₆			
000E ₁₆	ウォッチドッグタイマスタートレジスタ	WDTS	XX ₁₆
000F ₁₆	ウォッチドッグタイマ制御レジスタ	WDC	000XXXXX ₂
0010 ₁₆	アドレス一致割り込みレジスタ0	RMAD0	00000000 ₂
0011 ₁₆			00000000 ₂
0012 ₁₆			XXXX0000 ₂
0013 ₁₆			
0014 ₁₆	アドレス一致割り込みレジスタ1	RMAD1	00000000 ₂
0015 ₁₆			00000000 ₂
0016 ₁₆			XXXX0000 ₂
0017 ₁₆			
0018 ₁₆			
0019 ₁₆			
001A ₁₆			
001B ₁₆			
001C ₁₆			
001D ₁₆			
001E ₁₆	INT0入力フィルタ選択レジスタ	INT0F	XXXXX000 ₂
001F ₁₆			
0020 ₁₆			
0021 ₁₆			
0022 ₁₆			
0023 ₁₆			
0024 ₁₆			
0025 ₁₆			
0026 ₁₆			
0027 ₁₆			
0028 ₁₆			
0029 ₁₆			
002A ₁₆			
002B ₁₆			
002C ₁₆			
002D ₁₆			
002E ₁₆			
002F ₁₆			
0030 ₁₆			
0031 ₁₆			
0032 ₁₆			
0033 ₁₆			
0034 ₁₆			
0035 ₁₆			
0036 ₁₆			
0037 ₁₆			
0038 ₁₆			
0039 ₁₆			
003A ₁₆			
003B ₁₆			
003C ₁₆			
003D ₁₆			
003E ₁₆			
003F ₁₆			

注1．空欄は予約領域です。アクセスしないでください。

X：不定です。

番 地	レジスタ	シンボル	リセット後の値
0040 ₁₆			
0041 ₁₆			
0042 ₁₆			
0043 ₁₆			
0044 ₁₆			
0045 ₁₆	CAN0ウェイクアップ割り込み制御レジスタ	C01WKIC	XXXXX000 ₂
0046 ₁₆	CAN0ステート/エラー割り込み制御レジスタ	C01ERRIC	XXXXX000 ₂
0047 ₁₆			
0048 ₁₆	CAN0受信完了割り込み制御レジスタ	C0RECIC	XXXXX000 ₂
0049 ₁₆	CAN0送信完了割り込み制御レジスタ	C0TRMIC	XXXXX000 ₂
004A ₁₆			
004B ₁₆			
004C ₁₆			
004D ₁₆	キー入力割り込み制御レジスタ	KUPIC	XXXXX000 ₂
004E ₁₆	A/D変換割り込み制御レジスタ	ADIC	XXXXX000 ₂
004F ₁₆			
0050 ₁₆			
0051 ₁₆	UART0送信割り込み制御レジスタ	S0TIC	XXXXX000 ₂
0052 ₁₆	UART0受信割り込み制御レジスタ	S0RIC	XXXXX000 ₂
0053 ₁₆	UART1送信割り込み制御レジスタ	S1TIC	XXXXX000 ₂
0054 ₁₆	UART1受信制御割り込みレジスタ	S1RIC	XXXXX000 ₂
0055 ₁₆	タイマ1割り込み制御レジスタ	T1IC	XXXXX000 ₂
0056 ₁₆	タイマX割り込み制御レジスタ	TXIC	XXXXX000 ₂
0057 ₁₆	タイマY割り込み制御レジスタ	TYIC	XXXXX000 ₂
0058 ₁₆	タイマZ割り込み制御レジスタ	TZIC	XXXXX000 ₂
0059 ₁₆	CNTR0割り込み制御レジスタ	CNTR0IC	XXXXX000 ₂
005A ₁₆	TCIN割り込み制御レジスタ	TCINIC	XXXXX000 ₂
005B ₁₆	タイマC割り込み制御レジスタ	TCIC	XXXXX000 ₂
005C ₁₆	INT3割り込み制御レジスタ	INT3IC	XXXXX000 ₂
005D ₁₆	INT0割り込み制御レジスタ	INT0IC	XX00X000 ₂
005E ₁₆	INT1割り込み制御レジスタ	INT1IC	XX00X000 ₂
005F ₁₆	INT2割り込み制御レジスタ	INT2IC	XX00X000 ₂
0060 ₁₆			
0061 ₁₆			
0062 ₁₆			
0063 ₁₆			
0064 ₁₆			
0065 ₁₆			
0066 ₁₆			
0067 ₁₆			
0068 ₁₆			
0069 ₁₆			
006A ₁₆			
006B ₁₆			
006C ₁₆			
006D ₁₆			
006E ₁₆			
006F ₁₆			
0070 ₁₆			
0071 ₁₆			
0072 ₁₆			
0073 ₁₆			
0074 ₁₆			
0075 ₁₆			
0076 ₁₆			
0077 ₁₆			
0078 ₁₆			
0079 ₁₆			
007A ₁₆			
007B ₁₆			
007C ₁₆			
007D ₁₆			
007E ₁₆			
007F ₁₆			

注1. 空欄は予約領域です。アクセスしないでください。

X: 不定です。

番 地	レジスタ	シンボル	リセット後の値
0080 ₁₆	タイマY、Zモードレジスタ	TYZMR	000000X0 ₂
0081 ₁₆	プリスケアラY	PREY	FF ₁₆
0082 ₁₆	タイマYセカンダリ	TYSC	FF ₁₆
0083 ₁₆	タイマYプライマリ	TYPR	FF ₁₆
0084 ₁₆	タイマY、Z波形出力制御レジスタ	PUM	00 ₁₆
0085 ₁₆	プリスケアラZ	PREZ	FF ₁₆
0086 ₁₆	タイマZセカンダリ	TZSC	FF ₁₆
0087 ₁₆	タイマZプライマリ	TZPR	FF ₁₆
0088 ₁₆	プリスケアラ1	PRE1	XX ₁₆
0089 ₁₆	タイマ1	T1	XX ₁₆
008A ₁₆	タイマY、Z出力制御レジスタ	TYZOC	XXXXXX000 ₂
008B ₁₆	タイマXモードレジスタ	TXMR	00000000 ₂
008C ₁₆	プリスケアラX	PREX	FF ₁₆
008D ₁₆	タイマX	TX	FF ₁₆
008E ₁₆	タイマカウントソース設定レジスタ	TCSS	00 ₁₆
008F ₁₆	時計用プリスケアラリセットフラグ	CPSRF	0XXXXXXX ₂
0090 ₁₆	タイマC	TC	XX ₁₆
0091 ₁₆			XX ₁₆
0092 ₁₆			
0093 ₁₆			
0094 ₁₆			
0095 ₁₆			
0096 ₁₆	外部入力許可レジスタ	INTEN	00 ₁₆
0097 ₁₆			
0098 ₁₆	キー入力許可レジスタ	KIEN	00 ₁₆
0099 ₁₆			
009A ₁₆	タイマC制御レジスタ0	TCC0	0XX00000 ₂
009B ₁₆	タイマC制御レジスタ1	TCC1	XXXXXX11 ₂
009C ₁₆	時間計測レジスタ	TM	XX ₁₆
009D ₁₆			XX ₁₆
009E ₁₆			
009F ₁₆			
00A0 ₁₆	UART0送受信モ - ドレジスタ	U0MR	00 ₁₆
00A1 ₁₆	UART0転送速度レジスタ	U0BRG	XX ₁₆
00A2 ₁₆	UART0送信バッファレジスタ	U0TB	XX ₁₆
00A3 ₁₆			XX ₁₆
00A4 ₁₆	UART0送受信制御レジスタ0	U0C0	08 ₁₆
00A5 ₁₆	UART0送受信制御レジスタ1	U0C1	XXXX0010 ₂
00A6 ₁₆	UART0受信バッファレジスタ	U0RB	XX ₁₆
00A7 ₁₆			XX ₁₆
00A8 ₁₆	UART1送受信モ - ドレジスタ	U1MR	00 ₁₆
00A9 ₁₆	UART1転送速度レジスタ	U1BRG	XX ₁₆
00AA ₁₆	UART1送信バッファレジスタ	U1TB	XX ₁₆
00AB ₁₆			XX ₁₆
00AC ₁₆	UART1送受信制御レジスタ0	U1C0	08 ₁₆
00AD ₁₆	UART1送受信制御レジスタ1	U1C1	XXXX0010 ₂
00AE ₁₆	UART1受信バッファレジスタ	U1RB	XX ₁₆
00AF ₁₆			XX ₁₆
00B0 ₁₆	UART送受信制御レジスタ2	UCON	X0000000 ₂
00B1 ₁₆			
00B2 ₁₆			
00B3 ₁₆			
00B4 ₁₆			
00B5 ₁₆			
00B6 ₁₆			
00B7 ₁₆			
00B8 ₁₆			
00B9 ₁₆			
00BA ₁₆			
00BB ₁₆			
00BC ₁₆			
00BD ₁₆			
00BE ₁₆			
00BF ₁₆			

注1. 空欄は予約領域です。アクセスしないでください。

X: 不定です。

番 地	レジスタ	シンボル	リセット後の値
00C0 ₁₆	A/Dレジスタ	AD	XX ₁₆
00C1 ₁₆			XX ₁₆
00C2 ₁₆			
00C3 ₁₆			
00C4 ₁₆			
00C5 ₁₆			
00C6 ₁₆			
00C7 ₁₆			
00C8 ₁₆			
00C9 ₁₆			
00CA ₁₆			
00CB ₁₆			
00CC ₁₆			
00CD ₁₆			
00CE ₁₆			
00CF ₁₆			
00D0 ₁₆			
00D1 ₁₆			
00D2 ₁₆			
00D3 ₁₆			
00D4 ₁₆	A/D制御レジスタ2	ADCON2	XXXX0000 ₂
00D5 ₁₆			
00D6 ₁₆	A/D制御レジスタ0	ADCON0	00000XXX ₂
00D7 ₁₆	A/D制御レジスタ1	ADCON1	00 ₁₆
00D8 ₁₆	D/Aレジスタ	DA	XX ₁₆
00D9 ₁₆			
00DA ₁₆			
00DB ₁₆			
00DC ₁₆	D/A制御レジスタ	DACON	XXXXXX0X0 ₂
00DD ₁₆			
00DE ₁₆			
00DF ₁₆			
00E0 ₁₆	ポートP0レジスタ	P0	XX ₁₆
00E1 ₁₆	ポートP1レジスタ	P1	XX ₁₆
00E2 ₁₆	ポートP0方向レジスタ	PD0	00 ₁₆
00E3 ₁₆	ポートP1方向レジスタ	PD1	00 ₁₆
00E4 ₁₆	ポートP2レジスタ	P2	XX ₁₆
00E5 ₁₆	ポートP3レジスタ	P3	XX ₁₆
00E6 ₁₆	ポートP2方向レジスタ	PD2	XXXXXXXX00 ₂
00E7 ₁₆	ポートP3方向レジスタ	PD3	00 ₁₆
00E8 ₁₆	ポートP4レジスタ	P4	XX ₁₆
00E9 ₁₆	ポートP5レジスタ	P5	XX ₁₆
00EA ₁₆	ポートP4方向レジスタ	PD4	00 ₁₆
00EB ₁₆	ポートP5方向レジスタ	PD5	XXXXXX000 ₂
00EC ₁₆			
00ED ₁₆			
00EE ₁₆			
00EF ₁₆			
00F0 ₁₆			
00F1 ₁₆			
00F2 ₁₆			
00F3 ₁₆			
00F4 ₁₆			
00F5 ₁₆			
00F6 ₁₆			
00F7 ₁₆			
00F8 ₁₆	CAN0入出力端子選択レジスタ	CIO SR	XXXXXXXX0 ₂
00F9 ₁₆			
00FA ₁₆			
00FB ₁₆			
00FC ₁₆	プルアップ制御レジスタ0	PUR0	00X00000 ₂
00FD ₁₆	プルアップ制御レジスタ1	PUR1	XXXXXX000 ₂
00FE ₁₆	ポートP1駆動能力制御レジスタ	DRR	00 ₁₆
00FF ₁₆			

注1. 空欄は予約領域です。アクセスしないでください。

X: 不定です。

番 地	レジスタ	シンボル	リセット後の値
0100 ₁₆			
0101 ₁₆			
0102 ₁₆			
0103 ₁₆			
0104 ₁₆			
01B0 ₁₆			
01B1 ₁₆			
01B2 ₁₆			
01B3 ₁₆	フラッシュメモリ制御レジスタ4 (注2)	FMR4	01000000 ₂
01B4 ₁₆			
01B5 ₁₆	フラッシュメモリ制御レジスタ1 (注2)	FMR1	0000XX0X ₂
01B6 ₁₆			
01B7 ₁₆	フラッシュメモリ制御レジスタ0 (注2)	FMR0	XX000001 ₂
01B8 ₁₆			
01B9 ₁₆			
01BA ₁₆			
01BB ₁₆			
01BC ₁₆			
01BD ₁₆			
01BE ₁₆			
01BF ₁₆			
0215 ₁₆			
0216 ₁₆			
0217 ₁₆			
0218 ₁₆			
0219 ₁₆			
021A ₁₆			
021B ₁₆			
021C ₁₆			
021D ₁₆			
021E ₁₆			
021F ₁₆			
0220 ₁₆	CAN0メッセージ制御レジスタ0	COMCTL0	00 ₁₆
0221 ₁₆	CAN0メッセージ制御レジスタ1	COMCTL1	00 ₁₆
0222 ₁₆	CAN0メッセージ制御レジスタ2	COMCTL2	00 ₁₆
0223 ₁₆	CAN0メッセージ制御レジスタ3	COMCTL3	00 ₁₆
0224 ₁₆	CAN0メッセージ制御レジスタ4	COMCTL4	00 ₁₆
0225 ₁₆	CAN0メッセージ制御レジスタ5	COMCTL5	00 ₁₆
0226 ₁₆	CAN0メッセージ制御レジスタ6	COMCTL6	00 ₁₆
0227 ₁₆	CAN0メッセージ制御レジスタ7	COMCTL7	00 ₁₆
0228 ₁₆	CAN0メッセージ制御レジスタ8	COMCTL8	00 ₁₆
0229 ₁₆	CAN0メッセージ制御レジスタ9	COMCTL9	00 ₁₆
022A ₁₆	CAN0メッセージ制御レジスタ10	COMCTL10	00 ₁₆
022B ₁₆	CAN0メッセージ制御レジスタ11	COMCTL11	00 ₁₆
022C ₁₆	CAN0メッセージ制御レジスタ12	COMCTL12	00 ₁₆
022D ₁₆	CAN0メッセージ制御レジスタ13	COMCTL13	00 ₁₆
022E ₁₆	CAN0メッセージ制御レジスタ14	COMCTL14	00 ₁₆
022F ₁₆	CAN0メッセージ制御レジスタ15	COMCTL15	00 ₁₆
0230 ₁₆	CAN0制御レジスタ	C0CTLR	X0000001 ₂
0231 ₁₆			XX0X0000 ₂
0232 ₁₆	CAN0ステータスレジスタ	C0STR	00 ₁₆
0233 ₁₆			X0000001 ₂
0234 ₁₆	CAN0スロットステータスレジスタ	C0SSTR	0000 ₁₆
0235 ₁₆			0000 ₁₆
0236 ₁₆	CAN0割り込み制御レジスタ	C0ICR	0000 ₁₆
0237 ₁₆			0000 ₁₆
0238 ₁₆	CAN0拡張IDレジスタ	C0IDR	0000 ₁₆
0239 ₁₆			0000 ₁₆
023A ₁₆	CAN0バスタイミング制御レジスタ	C0CONR	XX ₁₆
023B ₁₆			XX ₁₆
023C ₁₆	CAN0受信エラーカウントレジスタ	C0RECR	00 ₁₆
023D ₁₆	CAN0送信エラーカウントレジスタ	C0TECR	00 ₁₆
023E ₁₆			
023F ₁₆			

注1．空欄は予約領域です。アクセスしないでください。

注2．このレジスタはフラッシュメモリ版にあります。

X：不定です。

番 地	レジスタ	シンボル	リセット後の値
0240 ₁₆			
0241 ₁₆			
0242 ₁₆			
0243 ₁₆			
0244 ₁₆	CAN0アクセプタンスフィルタサポートレジスタ	C0AFS	XX ₁₆
0245 ₁₆			XX ₁₆
0246 ₁₆			
0247 ₁₆			
0248 ₁₆			
0249 ₁₆			
024A ₁₆			
024B ₁₆			
024C ₁₆			
024D ₁₆			
024E ₁₆			
024F ₁₆			
0250 ₁₆			
0251 ₁₆			
0252 ₁₆			
0253 ₁₆			
0254 ₁₆			
0255 ₁₆			
0256 ₁₆			
0257 ₁₆			
0258 ₁₆			
0259 ₁₆			
025A ₁₆			
025B ₁₆			
025C ₁₆			
025D ₁₆			
025E ₁₆			
025F ₁₆	CAN0クロック選択レジスタ	CCLKR	X000XXXX ₂
0260 ₁₆	CAN0スロット0: メッセージ識別子/DLC		XX ₁₆
0261 ₁₆			XX ₁₆
0262 ₁₆			XX ₁₆
0263 ₁₆			XX ₁₆
0264 ₁₆			XX ₁₆
0265 ₁₆	CAN0スロット0: データフィールド		XX ₁₆
0266 ₁₆			XX ₁₆
0267 ₁₆			XX ₁₆
0268 ₁₆			XX ₁₆
0269 ₁₆			XX ₁₆
026A ₁₆			XX ₁₆
026B ₁₆			XX ₁₆
026C ₁₆			XX ₁₆
026D ₁₆			XX ₁₆
026E ₁₆	CAN0スロット0: タイムスタンプ		XX ₁₆
026F ₁₆			XX ₁₆
0270 ₁₆	CAN0スロット1: メッセージ識別子/DLC		XX ₁₆
0271 ₁₆			XX ₁₆
0272 ₁₆			XX ₁₆
0273 ₁₆			XX ₁₆
0274 ₁₆			XX ₁₆
0275 ₁₆	CAN0スロット1: データフィールド		XX ₁₆
0276 ₁₆			XX ₁₆
0277 ₁₆			XX ₁₆
0278 ₁₆			XX ₁₆
0279 ₁₆			XX ₁₆
027A ₁₆			XX ₁₆
027B ₁₆			XX ₁₆
027C ₁₆			XX ₁₆
027D ₁₆			XX ₁₆
027E ₁₆	CAN0スロット1: タイムスタンプ		XX ₁₆
027F ₁₆			XX ₁₆

注1. 空欄は予約領域です。アクセスしないでください。

X: 不定です。

番 地	レジスタ	シンボル	リセット後の値
0280 ₁₆	CAN0スロット2: メッセージ識別子/DLC		XX ₁₆
0281 ₁₆			XX ₁₆
0282 ₁₆			XX ₁₆
0283 ₁₆			XX ₁₆
0284 ₁₆			XX ₁₆
0285 ₁₆			XX ₁₆
0286 ₁₆	CAN0スロット2: データフィールド		XX ₁₆
0287 ₁₆			XX ₁₆
0288 ₁₆			XX ₁₆
0289 ₁₆			XX ₁₆
028A ₁₆			XX ₁₆
028B ₁₆			XX ₁₆
028C ₁₆			XX ₁₆
028D ₁₆			XX ₁₆
028E ₁₆	CAN0スロット2: タイムスタンプ		XX ₁₆
028F ₁₆			XX ₁₆
0290 ₁₆	CAN0スロット3: メッセージ識別子/DLC		XX ₁₆
0291 ₁₆			XX ₁₆
0292 ₁₆			XX ₁₆
0293 ₁₆			XX ₁₆
0294 ₁₆			XX ₁₆
0295 ₁₆			XX ₁₆
0296 ₁₆	CAN0スロット3: データフィールド		XX ₁₆
0297 ₁₆			XX ₁₆
0298 ₁₆			XX ₁₆
0299 ₁₆			XX ₁₆
029A ₁₆			XX ₁₆
029B ₁₆			XX ₁₆
029C ₁₆			XX ₁₆
029D ₁₆			XX ₁₆
029E ₁₆	CAN0スロット3: タイムスタンプ		XX ₁₆
029F ₁₆			XX ₁₆
02A0 ₁₆	CAN0スロット4: メッセージ識別子/DLC		XX ₁₆
02A1 ₁₆			XX ₁₆
02A2 ₁₆			XX ₁₆
02A3 ₁₆			XX ₁₆
02A4 ₁₆			XX ₁₆
02A5 ₁₆			XX ₁₆
02A6 ₁₆	CAN0スロット4: データフィールド		XX ₁₆
02A7 ₁₆			XX ₁₆
02A8 ₁₆			XX ₁₆
02A9 ₁₆			XX ₁₆
02AA ₁₆			XX ₁₆
02AB ₁₆			XX ₁₆
02AC ₁₆			XX ₁₆
02AD ₁₆			XX ₁₆
02AE ₁₆	CAN0スロット4: タイムスタンプ		XX ₁₆
02AF ₁₆			XX ₁₆
02B0 ₁₆	CAN0スロット5: メッセージ識別子/DLC		XX ₁₆
02B1 ₁₆			XX ₁₆
02B2 ₁₆			XX ₁₆
02B3 ₁₆			XX ₁₆
02B4 ₁₆			XX ₁₆
02B5 ₁₆			XX ₁₆
02B6 ₁₆	CAN0スロット5: データフィールド		XX ₁₆
02B7 ₁₆			XX ₁₆
02B8 ₁₆			XX ₁₆
02B9 ₁₆			XX ₁₆
02BA ₁₆			XX ₁₆
02BB ₁₆			XX ₁₆
02BC ₁₆			XX ₁₆
02BD ₁₆			XX ₁₆
02BE ₁₆	CAN0スロット5: タイムスタンプ		XX ₁₆
02BF ₁₆			XX ₁₆

注1. 空欄は予約領域です。アクセスしないでください。

X: 不定です。

番 地	レジスタ	シンボル	リセット後の値
02C0 ₁₆	CAN0スロット6: メッセージ識別子/DLC		XX ₁₆
02C1 ₁₆			XX ₁₆
02C2 ₁₆			XX ₁₆
02C3 ₁₆			XX ₁₆
02C4 ₁₆			XX ₁₆
02C5 ₁₆			XX ₁₆
02C6 ₁₆	CAN0スロット6: データフィールド		XX ₁₆
02C7 ₁₆			XX ₁₆
02C8 ₁₆			XX ₁₆
02C9 ₁₆			XX ₁₆
02CA ₁₆			XX ₁₆
02CB ₁₆			XX ₁₆
02CC ₁₆			XX ₁₆
02CD ₁₆			XX ₁₆
02CE ₁₆	CAN0スロット6: タイムスタンプ		XX ₁₆
02CF ₁₆			XX ₁₆
02D0 ₁₆	CAN0スロット7: メッセージ識別子/DLC		XX ₁₆
02D1 ₁₆			XX ₁₆
02D2 ₁₆			XX ₁₆
02D3 ₁₆			XX ₁₆
02D4 ₁₆			XX ₁₆
02D5 ₁₆			XX ₁₆
02D6 ₁₆	CAN0スロット7: データフィールド		XX ₁₆
02D7 ₁₆			XX ₁₆
02D8 ₁₆			XX ₁₆
02D9 ₁₆			XX ₁₆
02DA ₁₆			XX ₁₆
02DB ₁₆			XX ₁₆
02DC ₁₆			XX ₁₆
02DD ₁₆			XX ₁₆
02DE ₁₆	CAN0スロット7: タイムスタンプ		XX ₁₆
02DF ₁₆			XX ₁₆
02E0 ₁₆	CAN0スロット8: メッセージ識別子/DLC		XX ₁₆
02E1 ₁₆			XX ₁₆
02E2 ₁₆			XX ₁₆
02E3 ₁₆			XX ₁₆
02E4 ₁₆			XX ₁₆
02E5 ₁₆			XX ₁₆
02E6 ₁₆	CAN0スロット8: データフィールド		XX ₁₆
02E7 ₁₆			XX ₁₆
02E8 ₁₆			XX ₁₆
02E9 ₁₆			XX ₁₆
02EA ₁₆			XX ₁₆
02EB ₁₆			XX ₁₆
02EC ₁₆			XX ₁₆
02ED ₁₆			XX ₁₆
02EE ₁₆	CAN0スロット8: タイムスタンプ		XX ₁₆
02EF ₁₆			XX ₁₆
02F0 ₁₆	CAN0スロット9: メッセージ識別子/DLC		XX ₁₆
02F1 ₁₆			XX ₁₆
02F2 ₁₆			XX ₁₆
02F3 ₁₆			XX ₁₆
02F4 ₁₆			XX ₁₆
02F5 ₁₆			XX ₁₆
02F6 ₁₆	CAN0スロット9: データフィールド		XX ₁₆
02F7 ₁₆			XX ₁₆
02F8 ₁₆			XX ₁₆
02F9 ₁₆			XX ₁₆
02FA ₁₆			XX ₁₆
02FB ₁₆			XX ₁₆
02FC ₁₆			XX ₁₆
02FD ₁₆			XX ₁₆
02FE ₁₆	CAN0スロット9: タイムスタンプ		XX ₁₆
02FF ₁₆			XX ₁₆

注1. 空欄は予約領域です。アクセスしないでください。

X: 不定です。

番 地	レジスタ	シンボル	リセット後の値
0300 ₁₆	CAN0スロット10: メッセージ識別子/DLC		XX ₁₆
0301 ₁₆			XX ₁₆
0302 ₁₆			XX ₁₆
0303 ₁₆			XX ₁₆
0304 ₁₆			XX ₁₆
0305 ₁₆			XX ₁₆
0306 ₁₆	CAN0スロット10: データフィールド		XX ₁₆
0307 ₁₆			XX ₁₆
0308 ₁₆			XX ₁₆
0309 ₁₆			XX ₁₆
030A ₁₆			XX ₁₆
030B ₁₆			XX ₁₆
030C ₁₆			XX ₁₆
030D ₁₆			XX ₁₆
030E ₁₆	CAN0スロット10: タイムスタンプ		XX ₁₆
030F ₁₆			XX ₁₆
0310 ₁₆	CAN0スロット11: メッセージ識別子/DLC		XX ₁₆
0311 ₁₆			XX ₁₆
0312 ₁₆			XX ₁₆
0313 ₁₆			XX ₁₆
0314 ₁₆			XX ₁₆
0315 ₁₆			XX ₁₆
0316 ₁₆	CAN0スロット11: データフィールド		XX ₁₆
0317 ₁₆			XX ₁₆
0318 ₁₆			XX ₁₆
0319 ₁₆			XX ₁₆
031A ₁₆			XX ₁₆
031B ₁₆			XX ₁₆
031C ₁₆			XX ₁₆
031D ₁₆			XX ₁₆
031E ₁₆	CAN0スロット11: タイムスタンプ		XX ₁₆
031F ₁₆			XX ₁₆
0320 ₁₆	CAN0スロット12: メッセージ識別子/DLC		XX ₁₆
0321 ₁₆			XX ₁₆
0322 ₁₆			XX ₁₆
0323 ₁₆			XX ₁₆
0324 ₁₆			XX ₁₆
0325 ₁₆			XX ₁₆
0326 ₁₆	CAN0スロット12: データフィールド		XX ₁₆
0327 ₁₆			XX ₁₆
0328 ₁₆			XX ₁₆
0329 ₁₆			XX ₁₆
032A ₁₆			XX ₁₆
032B ₁₆			XX ₁₆
032C ₁₆			XX ₁₆
032D ₁₆			XX ₁₆
032E ₁₆	CAN0スロット12: タイムスタンプ		XX ₁₆
032F ₁₆			XX ₁₆
0330 ₁₆	CAN0スロット13: メッセージ識別子/DLC		XX ₁₆
0331 ₁₆			XX ₁₆
0332 ₁₆			XX ₁₆
0333 ₁₆			XX ₁₆
0334 ₁₆			XX ₁₆
0335 ₁₆			XX ₁₆
0336 ₁₆	CAN0スロット13: データフィールド		XX ₁₆
0337 ₁₆			XX ₁₆
0338 ₁₆			XX ₁₆
0339 ₁₆			XX ₁₆
033A ₁₆			XX ₁₆
033B ₁₆			XX ₁₆
033C ₁₆			XX ₁₆
033D ₁₆			XX ₁₆
033E ₁₆	CAN0スロット13: タイムスタンプ		XX ₁₆
033F ₁₆			XX ₁₆

注1. 空欄は予約領域です。アクセスしないでください。

X: 不定です。

番 地	レジスタ	シンボル	リセット後の値
0340 ₁₆	CAN0スロット14: メッセージ識別子/DLC		XX ₁₆
0341 ₁₆			XX ₁₆
0342 ₁₆			XX ₁₆
0343 ₁₆			XX ₁₆
0344 ₁₆			XX ₁₆
0345 ₁₆			XX ₁₆
0346 ₁₆	CAN0スロット14: データフィールド		XX ₁₆
0347 ₁₆			XX ₁₆
0348 ₁₆			XX ₁₆
0349 ₁₆			XX ₁₆
034A ₁₆			XX ₁₆
034B ₁₆			XX ₁₆
034C ₁₆			XX ₁₆
034D ₁₆			XX ₁₆
034E ₁₆	CAN0スロット14: タイムスタンプ		XX ₁₆
034F ₁₆			XX ₁₆
0350 ₁₆	CAN0スロット15: メッセージ識別子/DLC		XX ₁₆
0351 ₁₆			XX ₁₆
0352 ₁₆			XX ₁₆
0353 ₁₆			XX ₁₆
0354 ₁₆			XX ₁₆
0355 ₁₆			XX ₁₆
0356 ₁₆	CAN0スロット15: データフィールド		XX ₁₆
0357 ₁₆			XX ₁₆
0358 ₁₆			XX ₁₆
0359 ₁₆			XX ₁₆
035A ₁₆			XX ₁₆
035B ₁₆			XX ₁₆
035C ₁₆			XX ₁₆
035D ₁₆			XX ₁₆
035E ₁₆	CAN0スロット15: タイムスタンプ		XX ₁₆
035F ₁₆			XX ₁₆
0360 ₁₆	CAN0グローバルマスク	COGMR	XX ₁₆
0361 ₁₆			XX ₁₆
0362 ₁₆			XX ₁₆
0363 ₁₆			XX ₁₆
0364 ₁₆			XX ₁₆
0365 ₁₆			XX ₁₆
0366 ₁₆	CAN0ローカルマスクA	COLMAR	XX ₁₆
0367 ₁₆			XX ₁₆
0368 ₁₆			XX ₁₆
0369 ₁₆			XX ₁₆
036A ₁₆			XX ₁₆
036B ₁₆			XX ₁₆
036C ₁₆	CAN0ローカルマスクB	COLMBR	XX ₁₆
036D ₁₆			XX ₁₆
036E ₁₆			XX ₁₆
036F ₁₆			XX ₁₆
0370 ₁₆			XX ₁₆
0371 ₁₆			XX ₁₆
03B4 ₁₆			
03B5 ₁₆			
03B6 ₁₆			
03B7 ₁₆			
03B8 ₁₆			
03B9 ₁₆			
03FA ₁₆			
03FB ₁₆			
03FC ₁₆			
03FD ₁₆			
03FE ₁₆			
03FF ₁₆			

注1. 空欄は予約領域です。アクセスしないでください。

X: 不定です。

5. リセット

リセットは、ハードウェアによるリセットとソフトウェアによるリセットの2種類あります。ソフトウェアリセット、ハードウェアリセットともリセット解除後の動作は同じです。

5.1 ハードウェアリセット

$\overline{\text{RESET}}$ 端子によるリセットです。電源電圧が動作保証電圧であるとき、 $\overline{\text{RESET}}$ 端子を“L”レベル(0.2V_{CC}以下)に保つとリセット状態になります。その後、メインクロックが十分に安定しているときに $\overline{\text{RESET}}$ 端子を“H”レベルに戻すとリセットが解除され、リセットベクタテーブルで示される番地からプログラムを実行します(注1)。電源投入後、RAMは不定ですので、初期値を設定してください。また、RAMに書き込みを行っているときにリセット信号が入ると、RAMへの書き込みが中断されるため、書き込みを行っていたRAMが意図しない値に変化する場合があります。

注1 . M16C/10グループ製品と比較して、リセット解除からプログラム実行開始までに約2ms程度遅延しますので、ご注意ください。

図5.1および図5.2にリセット回路例を、図5.3にリセットシーケンスを示します。

- 電源が安定している場合

- (1) $\overline{\text{RESET}}$ 端子に200 μs 以上“L”を入力する
- (2) $\overline{\text{RESET}}$ 端子に“H”を入力する

- 電源投入時

- (1) $\overline{\text{RESET}}$ 端子に“L”を入力する
- (2)電源電圧を推奨動作条件を満たすレベルまで上昇させる
- (3)内部電源が安定するまで $t_d(P-R) + 200 \mu\text{s}$ 待つ
- (4) $\overline{\text{RESET}}$ 端子に“H”を入力する




図5.1 リセット回路例




図5.2 リセット回路例(電圧監視回路例)




図5.3 リセットシーケンス

5.2 ソフトウェアリセット

プロセッサモードレジスタ0のPM03ビットを“1”にするとマイクロコンピュータにリセットをかけることができます(ソフトウェアリセット)。CPUクロック源にオンチップオシレータクロックを選択後、PM03ビットを“1”にしてください。ソフトウェアリセットは、マイコンのハードウェアリセットと同様の動作を行います。ただし、内部RAM領域の内容は保持します。

図5.4にプロセッサモードレジスタ0、1を示します。




図5.4 プロセッサモードレジスタ0、1

6. クロック発生回路

クロック発生回路として、3つの回路を内蔵します。

- ・メインクロック発振回路
- ・サブクロック発振回路
- ・オンチップオシレータ

表6.1にクロック発生回路の概略仕様を、図6.1にシステムクロック発生回路のブロック図を、図6.2、6.3、6.5にクロック関連レジスタを、図6.4にfc32の構成を示します。

表6.1 クロック発生回路の概略仕様

	メインクロック発振回路	サブクロック発振回路	オンチップオシレータ
クロックの用途	・CPUの動作クロック源 ・内蔵周辺装置の動作クロック源	・CPUの動作クロック源 ・タイマ1、X、Y、Zのカウントクロック源	・CPUの動作クロック源 ・内蔵周辺装置の動作クロック源 ・タイマYのカウントクロック源
接続できる発振子 (注1)	セラミック発振子 水晶発振子	水晶発振子	-
発振子の接続端子	XIN、XOUT	XCIN、XCOUT	なし(内蔵)
発振停止/再開機能	あり	あり	あり
リセット直後の 発振子の状態	発振	停止	発振
その他	外部で生成されたクロックを入力することが可能		-

注1．メインクロック発振回路を使用しない場合、XIN端子をプルアップし、XOUT端子は開放してください。
また、メインクロック停止ビット(000616番地のビット5)を“1”(停止)に設定してください。




図6.1 システムクロック発生回路のブロック図

システムクロック制御レジスタ0 (注1)

b7	b6	b5	b4	b3	b2	b1	b0	シンボル CM0	アドレス 0006 ₁₆ 番地	リセット時 01001000 ₂
						0	0			
								ビットシンボル	ビット名	機 能
								予約ビット		“0”を設定してください
								CM02	ウェイトモード時 周辺機能クロック停止ビット	0: ウェイトモード時、周辺機能 クロック停止しない 1: ウェイトモード時、周辺機能 クロック停止する (注2)
								CM03	Xcin-Xcout駆動能力 選択ビット (注3)	0: LOW 1: HIGH
								CM04	ポートXc切り替えビット	0: 入出力ポート機能 1: Xcin-Xcout発振機能
								CM05	メインクロック (Xin-Xout) 停止ビット (注4、5、6)	0: 発振 1: 停止
								CM06	メインクロック分周比 選択ビット0 (注7)	0: CM16、CM17有効 1: 8分周モード
								CM07	システムクロック 選択ビット (注8)	0: Xin、Xout選択 1: Xcin、Xcout選択

- 注1. このレジスタを書き換える場合、プロテクトレジスタ(000A₁₆番地)のビット0を“1”にしてください。
 注2. fc32は含みません。低速モード、低消費電力モードおよびオンチップオシレータモード時は“1”にしないでください。
 注3. ストップモードへの移行時、“1”になります。
 注4. このビットは低消費電力モードにするとときに、メインクロックを停止させるためのビットです。
 ストップモードから復帰後、Xinで動作させる場合、このビットは“0”にしてください。
 自動発振で使用している場合は、システムクロック選択ビット(CM07)を“1”にしてからこのビットを、“1”にしてください。
 注5. 外部クロック入力時には、クロック発振バッファだけ停止し、クロック入力は受け付けられるモードとなります。
 注6. このビットが“1”の場合、Xoutは“H”レベルになります。また、内蔵している帰還抵抗はオンしたままです。Xin
 は帰還抵抗を介してXout (“H”レベル)にプルアップされた状態となります。
 注7. 高速モード、中速モードからストップモードへの移行時およびリセット時、このビットは“1”になります。
 低速モード、低消費電力モードでは保持されます。
 注8. このビットを“1”にする場合、ポートXc切り替えビット(CM04)を“1”にしてから行ってください。
 同時に書き込むことはできません。

システムクロック制御レジスタ1 (注1)

b7	b6	b5	b4	b3	b2	b1	b0	シンボル CM1	アドレス 0007 ₁₆ 番地	リセット時 00100000 ₂
						0	0			
								ビットシンボル	ビット名	機 能
								CM10	全クロック停止制御ビット (注2)	0: クロック発振 1: 全クロック停止(ストップモード)
								予約ビット		“0”を設定してください
								CM14	オンチップオシレータ発振 停止ビット	0: 発振許可 1: 発振停止 (注3)
								CM15	Xin-Xout駆動能力選択ビット (注4)	0: LOW 1: HIGH
								CM16	メインクロック分周比	0 0: 分周なしモード 0 1: 2分周モード
								CM17	選択ビット1 (注5)	1 0: 4分周モード 1 1: 16分周モード

- 注1. このレジスタを書き換える場合、プロテクトレジスタ(000A₁₆番地)のビット0を“1”にしてください。
 注2. オンチップオシレータモードからは直接ストップモードへ移行できません。
 このビットが“1”の場合、Xoutは“H”レベルとなり、内蔵している帰還抵抗は無効となります。
 注3. このビットはメインクロック切り替えビット(CM22)が“0”でかつクロックモニタービット(CM23)が“0”のときのみ、“1”を
 設定できます。またメインクロック切り替えビット(CM22)を“1”に設定すると、このビットは自動的に“0”になります。
 注4. 高速モード、中速モードからストップモードへの移行時およびリセット時、“1”になります。
 低速モード、低消費電力モードでは保持されます。
 注5. システムクロック制御レジスタ0 (0006₁₆番地)のビット6が“0”の場合、有効となります。
 “1”の場合、8分周モードに固定です。

図6.2 システムクロック制御レジスタ0、1

発振停止検出レジスタ(注1)

b7	b6	b5	b4	b3	b2	b1	b0	シンボル CM2	アドレス 000C ₁₆ 番地	リセット時 00000100 ₂
0	0	0	0							
ビットシンボル		ビット名		機 能		RW				
CM20		発振停止検出有効ビット		0: 発振停止検出機能無効 1: 発振停止検出機能有効 (注2)		RW				
CM21		発振停止検出割り込み 許可ビット		0: 禁止 1: 許可 (注3)		RW				
CM22		メインクロック切替ビット		0: X _{IN} クロック選択 1: オンチップオシレータ選択 (注4)		RW				
CM23		クロックモニタービット(注5)		0: X _{IN} クロック正常発振中 1: X _{IN} クロック異常停止中		RO				
予約ビット				“0”を設定してください		RW				

注1. このレジスタを書き換える場合、プロテクトレジスタ(000A₁₆番地)のビット0を“1”にしてください。

注2. メインクロック(X_{IN}-X_{OUT})発振を停止する前に“0”に設定してください。

(ストップモード、低消費電力モード、オンチップオシレータモード)

発振停止検出機能が有効の状態、かつCM21=1の状態ではメインクロック(X_{IN}-X_{OUT})発振を停止すると発振停止を検出します。

注3. CM20ビットが“1”のとき有効。

注4. CM22ビットは、CM20とCM21が“1”のときに発振停止を検出した場合、自動的に“1”に切り替わります。

またCM23ビットが“1”の間はCM22ビットのクリアはできません。

注5. このビットはCM20が“1”のとき有効となります。このビットは発振停止検出割り込み処理の中でX_{IN}動作確認のために使用してください。

時計用プリスケアラリセットフラグ

b7	b6	b5	b4	b3	b2	b1	b0	シンボル CPSRF	アドレス 008F ₁₆ 番地	リセット時 0XXXXXXX ₂
ビットシンボル		ビット名		機 能		RW				
				何も配置されていない。 書き込む場合、“0”を書き込んでください。読み出した場合、その値は不定。		—				
CPSR		時計用プリスケアラ リセットフラグ		0: 何もおこなない 1: プリスケアラリセット (読み出し時は“0”)		RW				

図6.3 発振停止検出レジスタ、時計用プリスケアラリセットフラグ




図6.4 fc32の構成




図6.5 CAN0クロック選択レジスタ

クロック発生回路で生成するクロックを説明します。

6.1 メインクロック

メインクロック発振回路が供給するクロックです。リセット後、発振を開始します。メインクロック停止ビット(0006₁₆番地のビット5)によってこのクロックの供給を停止できます。このクロックの供給を停止すると消費電力は低減します。

メインクロック発振回路の発振が安定した後は、XIN-XOUT駆動能力選択ビット(0007₁₆番地のビット5)によってXOUT端子の駆動能力を弱めることができます。XOUT端子の駆動能力を弱めると消費電力は低減します。このビットは、高速モード、中速モードからストップモードへの移行時およびリセット時、“1”になります。低速モード、低消費電力モードでは保持されます。

図6.6にメインクロックの接続回路例を示します。




図6.6 メインクロックの接続回路例

6.2 サブクロック

サブクロック発振回路が供給するクロックです。リセット直後は、このクロックは供給されていません。ポートXc切り替えビット(0006₁₆番地のビット4)で発振を開始した後、システムクロック選択ビット(0006₁₆番地のビット7)によって、サブクロックをBCLKにすることができます。ただし、サブクロックの発振が十分に安定してから切り替えるようにしてください。

サブクロック発振回路の発振が安定した後は、XCIN-XCOUT駆動能力選択ビット(0006₁₆番地のビット3)によってXCOUT端子の駆動能力を弱めることができます。XCOUT端子の駆動能力を弱めると消費電力はさらに低減します。このビットは、ストップモードへの移行時およびリセット時、“1”になります。

図6.7にサブクロックの接続回路例を示します。




図6.7 サブクロックの接続回路例

6.3 オンチップオシレータクロック

オンチップオシレータ回路が供給するクロックです。メインクロック切り替えビット(000C₁₆番地のビット2)の設定により、XINの代わりにオンチップオシレータ発振をBCLKとして使用できます。オンチップオシレータ発振の周波数はXINに比べて十分に小さいため、低消費電力を実現できます。

オンチップオシレータの周波数は、電源電圧および動作周囲温度によって大きく変動しますので、応用製品設計の際には周波数変動に対し十分なマージンが得られるよう注意してください。

6.4 CPUクロックと周辺機能クロック

6.4.1 BCLK

メインクロック、メインクロックの2、4、8、16分周、fCまたはオンチップオシレータの供給するクロック(fRING)の1、2、4、8、16分周をクロック源とするCPUの動作クロックです。リセット直後は、fRINGの8分周がBCLKになります。

高速モード、中速モードからストップモードへの移行時およびリセット時、メインクロック分周比選択ビット(0006₁₆番地のビット6)は“1”になります。低速モード、低消費電力モードでは保持されます。

6.4.2 周辺機能クロック

(1) f₁、f₈、f₃₂

メインクロックを分周なし、8、32分周した内蔵周辺装置の動作クロックです。このクロックは、メインクロックを停止させるか、またはWAIT時周辺機能クロック停止ビット(0006₁₆番地のビット2)を“1”にした後、WAIT命令を実行すると供給が停止します。

(2) f_{AD}

メインクロックと同一周波数のクロックでA/D変換に使用します。

(3) f_{CAN0}

CAN0の専用クロックです。CAN0クロック選択レジスタの設定でメインクロックの分周なし、2、4、8、16分周が選択できます。このクロックは、メインクロックを停止させるか、またはWAIT時周辺機能クロック停止ビット(0006₁₆番地のビット2)を“1”にした後、WAIT命令を実行すると供給が停止します。

このクロックはCAN0のスリープモードのとき“H”レベルで停止します。

(4) f_{C32}

サブクロックを32分周したクロックです。タイマ1、タイマX、タイマY、タイマZのカウントに使用します。

(5) f_C

サブクロックと同一周波数のクロックです。BCLKやウォッチドッグタイマに使用します。

6.4.3 fRING

オンチップオシレータが供給するクロックです。オンチップオシレータモード時、メインクロック分周比選択ビット(0006₁₆番地のビット6)およびメインクロック分周比選択ビット1(0007₁₆番地のビット6、7)で選択された分周比で分周したクロックがBCLKとして供給されます。リセット直後はこのクロックの8分周がBCLKとなります。発振停止検出またはメインクロック切り替えビット(000C₁₆番地のビット2)によってオンチップオシレータクロックをBCLKにすることができます。

6.5 パワーコントロール

パワーコントロールには3つのモードがあります。なお、適宜上ここではウェイトモード、ストップモード以外の状態を通常動作モードと呼びます。

6.5.1 通常動作モード

通常動作モードは、さらに5つのモードに分けられます。

通常動作モードでは、CPUクロック、周辺機能クロックがともに供給されていますので、CPUも周辺機能も動作します。CPUの動作クロックの周波数を制御することでパワーコントロールを行います。CPUの動作クロックの周波数が高いほど処理能力は上がり、低いほど消費電力は小さくなります。また、不要な発振回路を停止させるとさらに消費電力は小さくなります。

BCLKのカウントソースをXINからXCIN、XCINからXINに切り替えるとき、切り替え先のクロックは安定して発振している必要があります。プログラムで発振が安定するまで待ち時間を取ってから移るようにしてください。また、オンチップオシレータモードへ切り替えるときには、必ず8分周モードから移行してください。オンチップオシレータモードから他のモードへ切り替えるときも、必ず8分周モードに移行した後、他のモードに切り替えてください。

- 高速モード

メインクロックの1分周がBCLKとなるモードです。CPUはBCLKで動作します。周辺機能は、各周辺機能で設定したクロックで動作します。

- 中速モード

メインクロックの2、4、8分周、または16分周がBCLKとなるモードです。CPUはBCLKで動作します。周辺機能は、周辺機能ごとに設定したクロックで動作します

8分周から分周なし、2分周または4分周へ移行する場合、メインクロックの発振が安定している必要があります。また、8分周から低速モード、低消費電力モードへ移行する場合、サブクロックが安定している必要があります。

- 低速モード

fcがBCLKとなるモードです。CPUは、fcのクロックで動作します。fcとは、サブクロックが供給するクロックです。周辺機能は、周辺機能ごとに設定したクロックで動作します。

他のモードからこのモードへ、またはこのモードから他のモードへ移行する場合は、メインクロックおよびサブクロックとも発振が安定している必要があります。特にサブクロックの発振立ち上がりは時間(2~3秒程度)を要しますので、電源投入直後やストップモード解除時は、安定するまでプログラムで待ち時間をとってから移行するようにしてください。

- 低消費電力モード

低速モードからメインクロックを停止させたモードです。CPUは、fcのクロックで動作します。fcとは、サブクロックが供給するクロックです。カウントソースとしてサブクロックを選択している周辺機能だけ動作します。

- オンチップオシレータモード

オンチップオシレータクロックがBCLKとなるモードです。CM06、CM16、CM17の設定により、オンチップオシレータクロックの分周なし、2、4、8、16分周が設定できます。分周比を上げるほど低消費電力がはかれます。また、オンチップオシレータ発振により動作しているときにはメインクロック停止ビットを"1"にすることによりXINのクロックドライバを停止することができます。これにより一層の低消費電力をはかることができます。

表6.2にクロック関連ビットの設定とモードを示します。

表6.2 クロック関連ビットの設定とモード

モード		CM2レジスタ	CM1レジスタ	CM0レジスタ			
		CM22	CM17、CM16	CM07	CM06	CM05	CM04
高速モード		0	002	0	0	0	-
中速モード	2分周	0	012	0	0	0	-
	4分周	0	102	0	0	0	-
	8分周	0	-	0	1	0	-
	16分周	0	112	0	0	0	-
低速モード		0	-	1	-	0	1
低消費電力モード		0	-	1	-	1	1
オンチップオシレータモード	分周なし	1	002	0	0	-	-
	2分周	1	012	0	0	-	-
	4分周	1	102	0	0	-	-
	8分周	1	-	0	1	-	-
	16分周	1	112	0	0	-	-

6.5.2 ウェイトモード

WAIT命令を実行するとBCLKが停止し、マイクロコンピュータはウェイトモードに入ります。ウェイトモードでは、発振は停止しませんが、BCLKおよびウォッチドッグタイマは停止します。WAIT時周辺機能クロック停止ビットに“1”を書いて、WAIT命令を実行すると、内蔵周辺機能へ供給しているクロックが停止し、消費電力を低減することができます。

表6.3にウェイトモード時のポートの状態を示します。

ウェイトモードはハードウェアリセットまたは割り込みによって解除されます。ウェイトモードの解除に割り込みを使用した場合、マイクロコンピュータはWAIT命令を実行したときのクロックをBCLKとして動作を再開します。

表6.3 ウェイトモード時のポートの状態

端 子	状 態
ポート	ウェイトモードに入る直前の状態を保持

6.5.3 ストップモード

全クロック停止制御ビット(0007₁₆番地のビット0)に“1”を書き込むと、すべての発振が停止し、CPUや内蔵の周辺機能はすべて停止します。消費電力がもっとも少ないモードです。ストップモード時、V_{CC}が2V以上であれば内部RAMの内容を保持することができます。

ストップモードでは、発振、BCLK、f₁～f₃₂、f_c、f_{c32}、f_{AD}、f_{CAN0}は停止しますのでA/Dコンバータ、ウォッチドッグタイマ等の内蔵周辺機能は動作しません。ただし、タイマXは外部パルスをカウントするイベントカウンタモードだけ、UART0およびUART1は、外部クロック選択時だけ動作します。

表6.4にストップモード時のポートの状態を示します。

ストップモードはハードウェアリセットまたは割り込みによって解除されます。ストップモードの解除に割り込みを使用する場合、対象となる割り込みは、あらかじめ割り込み許可状態に、解除に使用しない割り込みは優先レベルを0にしてからストップモードに移行してください。割り込みで復帰した場合、対象となる割り込みルーチンを実行します。

ストップモードの解除にハードウェアリセットのみを使用する場合、すべての割り込み優先レベルを0にしてから、ストップモードに移行してください。

高速モード、中速モードからストップモードへの移行時およびリセット時、メインクロック分周比選択ビット0(0006₁₆番地のビット6)は“1”になります。低速モード、低消費電力モードでは保持されます。

オンチップオシレータモード時は、ストップモードを使用しないでください。

表6.4 ストップモード時のポートの状態

端 子	状 態
ポート	ストップモードに入る直前の状態を保持

図6.8に通常モードからのストップモード、ウェイトモードへの状態遷移を、図6.9に通常動作モードの状態遷移を示します。




図6.8 ストップモード、ウェイトモード状態遷移




図6.9 通常動作モード状態遷移

6.6 発振停止検出機能

発振停止検出機能は、XIN発振回路のオープン・ショートなどによるメインクロックの異常停止を検出する機能です。発振停止検出時には発振停止検出割り込みを発生します。発振停止検出割り込み発生時にはマイクロコンピュータに内蔵されたオンチップオシレータが自動的に稼働し、XINクロックの代わりにメインクロックとして使用されます。これにより割り込み処理を可能にします。

発振停止検出機能は発振停止検出レジスタのビット0、ビット1で有効、無効が選択できます。このビットに“112”設定時、発振停止検出機能は有効となります。なお、リセット解除後はこのビット値は“002”であるため発振停止検出機能は無効となっています。

表6.5に発振停止検出機能の仕様を、図6.10に発振停止検出回路を、図6.11に発振停止検出レジスタを示します。

表6.5 発振停止検出機能の仕様

項 目	仕 様
発振停止検出可能クロックと周波数域	XIN 2MHz
発振停止検出機能有効条件	発振停止検出有効ビット(000C16番地のビット0)および発振停止検出割り込み許可ビット(000C16番地のビット1)に“1”設定時
発振停止検出時の動作	発振停止検出割り込み発生
ストップモード/低消費電力モード/ オンチップオシレータモード時の注意	メインクロック(XIN-XOUT)発振を停止する前には発振停止検出有効ビットに“0”を設定し、発振停止検出機能は無効にしてください。メインクロック(XIN-XOUT)発振許可して発振が安定した後に、改めてこのビットに“1”を設定してください。
ウェイトモード時の注意	ウェイトモード時周辺機能クロック停止ビット(000616番地のビット2)によりウェイトモード時に周辺機能クロックを停止させると発振停止を検出します。ウェイトモード時には周辺機能クロックを停止させないでください。




図6.10 発振停止検出回路




図6.11 発振停止検出レジスタ

6.6.1 発振停止検出有効ビット(CM20)

CM20 = “1”かつCM21 = “1”(発振停止検出割り込みを許可)に設定することにより発振停止検出を開始します。リセット状態またはこのビットが“0”に設定されているとき発振停止検出は行いません。ストップモード設定前には、このビットに必ず“0”を設定し、ストップモード解除後、改めて“1”を設定してください。またメインクロック停止ビット(0006₁₆番地のビット5)に“1”を設定する前にも、このビットに必ず“0”を設定してください。

なお、XINの周波数が2MHz未満である場合にはこのビットに“1”を設定しないでください。

CM02 = “1”(ウェイトモード時周辺機能クロック停止する)設定のままウェイトモードに移行すると発振停止を検出します。

6.6.2 発振停止検出割り込み許可ビット(CM21)

CM20 = “1”かつCM21 = “1”のときにXINの異常停止を検出した場合、発振停止検出割り込みを発生します。このとき、異常停止したXINクロックの代わりにオンチップオシレータが稼働します。以後の動作はこのオンチップオシレータがメインクロックを供給することで行います。発振停止検出割り込みは、ウォッチドッグタイマ割り込みと割り込みベクタテーブルを共有しているため割り込み要因の判別が必要となります。

図6.12に発振停止検出割り込み処理プログラムでの要因判別方法を示します。

6.6.3 メインクロック切替ビット(CM22)

CM22 = “1”に設定するとオンチップオシレータが発振を開始すると同時に、メインクロックとして選択されます。このとき、オンチップオシレータが停止していた場合(CM14 = “1”)、同時にオンチップオシレータが発振を開始します。このビットをクリアするにはCM23が“0”(XIN発振中)の場合のみ可能です。

なお、このビットは、CM20 = “1”かつCM21 = “1”のときに発振停止を検出した場合、自動的に“1”に切り替わります。

CM22 = “1”に設定すると、オンチップオシレータ発振停止ビット(0007₁₆番地のビット4)が自動的に“0”に設定されます。

6.6.4 クロックモニタービット(CM23)

このビットは、XINクロックの動作状態を表します。このビットが“0”のときXINは正常に動作していることを示します。発振停止検出割り込み発生時やリセット後にXINの発振状態を確認することができます。

なお、発振停止検出が無効(CM20 = “0”)の場合、クロックモニタービットは“0”になります。

図6.12に発振停止検出割り込みとウォッチドッグタイマ割り込みの割り込み要因判別方法を示します。




図6.12 発振停止検出割り込みとウォッチドッグタイマ割り込みの割り込み要因判別方法

7. プロテクト

プログラムが暴走したときに備え、重要なレジスタは、簡単に書き換えることができないようにプロテクトする機能を持ちます。

図7.1にプロテクトレジスタを示します。プロセッサモードレジスタ0(0004₁₆番地)、プロセッサモードレジスタ1(0005₁₆番地)、システムクロック制御レジスタ0(0006₁₆番地)、システムクロック制御レジスタ1(0007₁₆番地)、発振停止検出レジスタ(000C₁₆番地)、ポートP0方向レジスタ(00E2₁₆番地)およびCAN0クロック選択レジスタ(025F₁₆番地)は、プロテクトレジスタの対応するビットが“1”のときだけ書き換えることができます。したがって、ポートP0には重要な出力を配置することができます。ポートP0方向レジスタ書き込み許可ビット(000A₁₆番地のビット2)は“1”(書き込み許可状態)を書き込んだあと、任意の番地に書き込みを実行すると“0”(書き込み禁止状態)になります。RRC2ビットを“1”にする命令と次の命令の間に割り込みが入らないようにしてください。

システムクロック制御レジスタ0、1、発振停止検出レジスタへの書き込み許可ビット(000A₁₆番地のビット0)およびプロセッサモードレジスタ0、1への書き込み許可ビット(000A₁₆番地のビット1)は任意の番地に書き込みを実行しても“0”になりませんのでプログラムで“0”にしてください。




図7.1 プロテクトレジスタ

8. プロセッサモード

8.1 プロセッサモードの種類

プロセッサモードはシングルチップモードとなります。

表8.1にプロセッサモードの特長を、図8.1にプロセッサモードレジスタ0、1を示します。

表8.1 プロセッサモードの特長

プロセッサモード	アクセス空間	入出力ポートが割り当てられている端子
シングルチップモード	SFR、内部 RAM、内部 ROM	全端子が入出力ポートまたは周辺機能入出力端子

プロセッサモードレジスタ0 (注1)

b7 b6 b5 b4 b3 b2 b1 b0 0 0	シンボル PM0	アドレス 0004 ₁₆ 番地	リセット時 XXXX0X00 ₂	
	ビットシンボル	ビット名	機 能	RW
	予約ビット		“0”を設定してください	RW
	何も配置されていない。 書き込む場合、“0”を書き込んでください。読み出した場合、その値は不定。			—
	PM03	ソフトウェアリセットビット	このビットに“1”を書き込むとマイクロコンピュータはリセットされる。 読み出し時の値は“0”。	RW
	何も配置されていない。 書き込む場合、“0”を書き込んでください。読み出した場合、その値は不定。			—

注1. このレジスタを書き換える場合、プロテクトレジスタ(000A₁₆番地)のビット1を“1”にしてください。

プロセッサモードレジスタ1(注1)

b7b6b5b4b3b2b1b0		シンボル PM1	アドレス 0005 ₁₆ 番地	リセット時 00XXX0X0 ₂
0				

注1. このレジスタを書き換える場合、プロテクトレジスタ(000A₁₆番地)のビット1を“1”にしてください。

注2. 一度“1”にするとソフトウェアでは“0”に変更できません。

注3. このビットはフラッシュメモリ版でのみ有効です。マスクROM版では“0”にしてください。

図8.1 プロセッサモードレジスタ0、1

9. バス制御

メモリ領域とSFR領域ではアクセス時のバスサイクルが異なります。メモリ領域はCPUの動作クロックBCLKの1サイクルでアクセスできます。SFR領域はBCLKの2サイクルでアクセスできます。

プロセッサモードレジスタ1(0005₁₆番地)(注1)のウェイトビット(ビット7)によって、メモリ領域に対してソフトウェアウェイトを挿入することができます。このビットが“0”のときバスサイクルはBCLKの1サイクルに、“1”のときBCLKの2サイクルになります。リセット解除後、このビットは“0”になっています。SFR領域はこの制御ビットの影響を受けず、常にBCLKの2サイクルでアクセスされます。

表9.1にソフトウェアウェイトとバスサイクルを、図9.1にSFR領域とメモリ領域を示します。

注1．プロセッサモードレジスタ1を書き換える場合、プロテクトレジスタ(000A₁₆番地)のビット1を“1”にしてください。

表9.1 ソフトウェアウェイトとバスサイクル

領 域	ウェイトビット	バスサイクル
SFR	無 効	BCLKの2サイクル
内部 ROM/RAM	0	BCLKの1サイクル
	1	BCLKの2サイクル




図9.1 SFR領域とメモリ領域

また、メモリ領域とSFR領域はバス幅が異なります。メモリ領域は16ビット、SFR領域は8ビットのバス幅をもっています。このためワード(16ビット)単位で各領域にアクセスする場合に動作が異なってきます。表9.2にSFR領域とメモリ領域をアクセスする時に必要なバスサイクルを示します。

表9.2 アクセス領域に対するサイクル

領 域	SFR領域	メモリ領域 (ウェイトなし時)
偶数アドレス バイトアクセス		
奇数アドレス バイトアクセス		
偶数アドレス ワードアクセス		
奇数アドレス ワードアクセス		

10. 割り込み

10.1 割り込みの概要

10.1.1 割り込みの分類

図10.1に割り込みの分類を示します。




図10.1 割り込みの分類

- マスカブル割り込み : 割り込み許可フラグ(Iフラグ)による割り込みの許可(禁止)や割り込み優先レベルによる割り込み優先順位の変更が**可能**
- ノンマスカブル割り込み : 割り込み許可フラグ(Iフラグ)による割り込みの許可(禁止)や割り込み優先レベルによる割り込み優先順位の変更が**不可能**

10.1.2 ソフトウェア割り込み

ソフトウェア割り込みは、命令の実行によって発生します。ソフトウェア割り込みはノンマスカブル割り込みです。

- 未定義命令割り込み

未定義命令割り込みは、UND命令を実行すると発生します。

- オーバフロー割り込み

オーバフロー割り込みは、オーバフローフラグ(Oフラグ)が 1 のときINTO命令を実行すると発生します。演算によってOフラグが変化する命令を以下に示します。

ABS、ADC、ADCF、ADD、CMP、DIV、DIVU、DIVX、NEG、RMPA、SBB、SHA、SUB

- BRK割り込み

BRK割り込みは、BRK命令を実行すると発生します。

- INT命令割り込み

INT命令割り込みは、ソフトウェア割り込み番号0~63を指定し、INT命令を実行すると発生します。

なお、ソフトウェア割り込み番号0~31は周辺I/O割り込みに割り当てられますので、INT命令を実行することで周辺I/O割り込みと同じ割り込みルーチンを実行できます。

INT命令割り込みに使用するスタックポインタ(SP)は、ソフトウェア割り込み番号によって異なります。ソフトウェア割り込み番号0~31では、割り込み要求受け付け時にスタックポインタ指定フラグ(Uフラグ)を退避し、Uフラグを 0 にして割り込みスタックポインタ(ISP)を選択した後、割り込みシーケンスを実行します。割り込みルーチンから復帰するときに割り込み要求受け付け前のUフラグが復帰されます。ソフトウェア割り込み番号32~63では、スタックポインタは切り替わりません。

10.1.3 ハードウェア割り込み

ハードウェア割り込みには、特殊割り込みと周辺I/O割り込みがあります。

- 特殊割り込み

特殊割り込みは、ノンマスカブル割り込みです。

- (1) リセット

リセットは、 $\overline{\text{RESET}}$ 端子に“L”を入力すると発生します。

- (2) UART0受信割り込み

UART0受信時に発生する割り込みです。INT0入力フィルタ選択レジスタ(001E16番地)のビット2により許可できます。デバッグ専用割り込みですので、通常は使用しないでください。

- (3) $\overline{\text{DBC}}$ 割り込み

デバッグ専用割り込みですので、通常は使用しないでください。

- (4) 発振停止検出/ウォッチドッグタイマ割り込み

発振停止検出またはウォッチドッグタイマによる割り込みです。

- (5) シングルステップ割り込み

デバッグ専用割り込みですので、通常は使用しないでください。シングルステップ割り込みは、デバッグフラグ(Dフラグ)を“1”にすると、命令を1つ実行した後に発生します。

- (6) アドレス一致割り込み

アドレス一致割り込みは、アドレス一致割り込み許可ビットを“1”にしたとき、アドレス一致割り込みレジスタで示される番地の命令を実行する直前に発生します。

アドレス一致レジスタに命令の先頭番地以外の番地を設定した場合は、アドレス一致割り込みは発生しません。

- 周辺I/O割り込み

周辺I/O割り込みは内蔵される周辺機能による割り込みです。割り込みベクタテーブルはINT命令で使用するソフトウェア割り込み番号0～31と同一です。周辺I/O割り込みは、マスカブル割り込みです。

- (1) CAN0エラー割り込み

CANエラー発生による割り込みです。

- (2) CAN0ウェイクアップ割り込み

CRx端子に立ち下がりエッジが入力されると発生します。

- (3) CAN0受信完了割り込み

CANの受信による割り込みです。

- (4) CAN0送信完了割り込み

CANの送信による割り込みです。

- (5) キー入力割り込み

キー入力割り込みはKI端子に立ち下がりエッジまたは立ち上がりエッジが入力されると発生します。

- (6) A/D変換割り込み

A/Dコンバータによる割り込みです。

- (7) UART0、UART1送信割り込み

シリアルI/Oの送信による割り込みです。

- (8) UART0、UART1受信割り込み

シリアルI/Oの受信による割り込みです。

- (9) タイマ1割り込み

タイマ1による割り込みです。

(10) タイマX割り込み

タイマXによる割り込みです。

(11) タイマY割り込み

タイマYによる割り込みです。

(12) タイマZ割り込み

タイマZによる割り込みです。

(13) タイマC割り込み

タイマCによる割り込みです。

(14) CNTR0割り込み

CNTR0端子に立ち下がりエッジまたは立ち上がりエッジが入力されると発生します。

(15) TCIN割り込み

TCIN端子に立ち下がりエッジ、立ち上がりエッジまたは両エッジが入力されると発生します。またfRING256でも発生します。

(16) INT0 ~ INT3割り込み

INT0 ~ INT2割り込みは、 $\overline{\text{INT}}$ 端子に立ち下がりエッジ、立ち上がりエッジまたは両エッジが入力されると発生します。

INT3割り込みは、 $\overline{\text{INT}}$ 端子に立ち下がりエッジまたは両エッジが入力されると発生します。

10.1.4 割り込みと割り込みベクタテーブル

割り込み要求が受け付けられると、割り込みベクタテーブルに設定した割り込みルーチンへ分岐します。各割り込みベクタテーブルには、割り込みルーチンの先頭番地を設定してください。

図10.2に割り込みベクタを示します。

割り込みベクタテーブルには、アドレスが固定されている固定ベクタテーブルと設定によってベクタテーブルの番地を変更できる可変ベクタテーブルがあります。

	MSB	LSB
ベクタアドレス+0	アドレスの下位	
ベクタアドレス+1	アドレスの中位	
ベクタアドレス+2	0 0 0 0	アドレスの上位
ベクタアドレス+3	0 0 0 0	0 0 0 0

図10.2 割り込みベクタ

● 固定ベクタテーブル

固定ベクタテーブルは、アドレスが固定のベクタテーブルで、FFFDC₁₆番地からFFFFF₁₆番地に配置されています。1ベクタテーブルに対して4バイトで構成されています。各ベクタテーブルには割り込みルーチンの先頭番地を設定します。

表10.1に固定ベクタテーブルを示します。

表10.1 固定ベクタテーブル

割り込み要因	ベクタテーブル番地 アドレス(L)～アドレス(H)	備 考
未定義命令	FFFDC ₁₆ ～ FFFDF ₁₆	UND命令で割り込み
オーバフロー	FFFE0 ₁₆ ～ FFFE3 ₁₆	INTO命令で割り込み
BRK命令	FFFE4 ₁₆ ～ FFFE7 ₁₆	ベクタの内容がすべてFF ₁₆ の場合は可変ベクタテーブル内のベクタが示す番地から実行
アドレス一致	FFFE8 ₁₆ ～ FFFE _B ₁₆	アドレス一致割り込み許可ビットあり
シングルステップ(注1)	FFFE _C ₁₆ ～ FFFE _F ₁₆	通常は使用禁止
発振停止検出/ウォッチドッグタイマ	FFFF0 ₁₆ ～ FFFF3 ₁₆	
DBC(注1)	FFFF4 ₁₆ ～ FFFF7 ₁₆	通常は使用禁止
UART0受信(注1)	FFFF8 ₁₆ ～ FFFF _B ₁₆	通常は使用禁止
リセット	FFFF _C ₁₆ ～ FFFFF ₁₆	

注1．デバッガ専用割り込み

- 可変ベクタテーブル

可変ベクタテーブルは、設定によってアドレスを変更することができるベクタテーブルです。ベクタテーブルの先頭番地を、割り込みテーブルレジスタ(INTB)で示してください。INTBで示された先頭番地から256バイトが可変ベクタテーブルの領域となります。1ベクタテーブルに対して4バイトで構成されています。各ベクタテーブルには割り込みルーチンの先頭番地を設定してください。

表10.2に可変ベクタテーブルに配置している割り込みとベクタテーブルの番地を示します。

表10.2 可変ベクタテーブルに配置している割り込みとベクタテーブルの番地

ソフトウェア割り込み番号	ベクタテーブル番地(注1) アドレス(L) ~ アドレス(H)	割り込み要因	備 考
0	+0 ~ +3	BRK命令	Iフラグによるマスク不可
1	+4 ~ +7	-	
2	+8 ~ +11	-	
3	+12 ~ +15	-	
4	+16 ~ +19	-	
5	+20 ~ +23	CAN0ウェイクアップ	
6	+24 ~ +27	CAN0エラー	
7	+28 ~ +31	-	
8	+32 ~ +35	CAN0受信完了	
9	+36 ~ +39	CAN0送信完了	
10	+40 ~ +43	-	
11	+44 ~ +47	-	
12	+48 ~ +51	-	
13	+52 ~ +55	キー入力	
14	+56 ~ +59	A/D	
15	+60 ~ +63	-	
16	+64 ~ +67	-	
17	+68 ~ +71	UART0送信	
18	+72 ~ +75	UART0受信	
19	+76 ~ +79	UART1送信	
20	+80 ~ +83	UART1受信	
21	+84 ~ +87	タイマ1	
22	+88 ~ +91	タイマX	
23	+92 ~ +95	タイマY	
24	+96 ~ +99	タイマZ	
25	+100 ~ +103	CNTR0	
26	+104 ~ +107	TCIN	
27	+108 ~ +111	タイマC	
28	+112 ~ +115	$\overline{\text{INT}}_3$	
29	+116 ~ +119	$\overline{\text{INT}}_0$	
30	+120 ~ +123	$\overline{\text{INT}}_1$	
31	+124 ~ +127	$\overline{\text{INT}}_2$	
32 }	+128 ~ +131 }	ソフトウェア割り込み	Iフラグによるマスク不可
63	+252 ~ +255		

注1．割り込みテーブルレジスタが示すアドレスからの相対アドレスです。

10.1.5 割り込み制御

マスカブル割り込みの許可/禁止、受け付ける優先順位の設定について説明します。ここで説明する内容は、ノンマスカブル割り込みには該当しません。

マスカブル割り込みの許可および禁止は、割り込み許可フラグ(Iフラグ)、割り込み優先レベル選択ビット、およびプロセッサ割り込み優先レベル(IPL)によって行います。また、割り込み要求の有無は、割り込み要求ビットに示されます。割り込み要求ビットおよび割り込み優先レベル選択ビットは、各割り込みの割り込み制御レジスタに配置されています。また、割り込み許可フラグ(Iフラグ)、およびプロセッサ割り込み優先レベル(IPL)は、フラグレジスタ(FLG)に配置されています。

図10.3に割り込み制御レジスタを示します。




図10.3 割り込み制御レジスタ

10.1.5.1 割り込み許可フラグ(Iフラグ)

割り込み許可フラグ(Iフラグ)は、マスカブル割り込みの禁止/許可の制御を行います。このフラグを“1”にすると、すべてのマスカブル割り込みは許可され、“0”にすると禁止されます。このフラグはリセット解除後“0”になります。

10.1.5.2 割り込み要求ビット

割り込み要求ビットは割り込み要求が発生すると、ハードウェアによって“1”になります。割り込み要求が受け付けられ、対応する割り込みベクタに分岐した後、このビットはハードウェアによって“0”になります。

また、このビットはソフトウェアによって“0”にできます(“1”を書き込まないでください)。

10.1.5.3 割り込み優先レベル選択ビット、およびプロセッサ割り込み優先レベル(IPL)

割り込み優先レベルは、割り込み制御レジスタの中の割り込み優先レベル選択ビットで設定します。

割り込み要求発生時、割り込み優先レベルは、プロセッサ割り込み優先レベル(IPL)と比較され、割り込みの優先レベルがプロセッサ割り込み優先レベル(IPL)より大きい場合だけ、その割り込みは許可されます。したがって、割り込み優先レベルにレベル0を設定すれば、その割り込みは禁止されます。

表10.3に割り込み優先レベルの設定を、表10.4にIPLにより許可される割り込み優先レベルを示します。

割り込み要求が受け付けられる条件を以下に示します。

- ・ 割り込み許可フラグ(Iフラグ) = “1”
- ・ 割り込み要求ビット = “1”
- ・ 割り込み優先レベル > プロセッサ割り込み優先レベル(IPL)

割り込み許可フラグ(Iフラグ)、割り込み要求ビット、割り込み優先レベル選択ビット、およびプロセッサ割り込み優先レベル(IPL)はそれぞれ独立しており、互いに影響を与えることはありません。

表10.3 割り込み優先レベルの設定

割り込み優先レベル 選択ビット	割り込み優先レベル	優先順位
b2 b1 b0 0 0 0	レベル0 (割り込み禁止)	———
0 0 1	レベル1	低い ↓ 高い
0 1 0	レベル2	
0 1 1	レベル3	
1 0 0	レベル4	
1 0 1	レベル5	
1 1 0	レベル6	
1 1 1	レベル7	

表10.4 IPLにより許可される割り込み優先レベル

プロセッサ割り込み 優先レベル(IPL)	許可される割り込み優先レベル
IPL2 IPL1 IPL0 0 0 0	レベル1以上を許可
0 0 1	レベル2以上を許可
0 1 0	レベル3以上を許可
0 1 1	レベル4以上を許可
1 0 0	レベル5以上を許可
1 0 1	レベル6以上を許可
1 1 0	レベル7以上を許可
1 1 1	すべてのマスカブル割り込みを禁止

10.1.5.4 割り込み制御レジスタの変更

割り込み制御レジスタの変更は、そのレジスタに対応する割り込み要求が発生しない箇所で行ってください。割り込み要求が発生する可能性がある場合は、割り込みを禁止状態にしてから変更してください。参考プログラム例を以下に示します。

< 割り込み制御レジスタを書き換えるプログラム例 >

例1：

```
INT_SWITCH1 :
  FCLR      I          ; 割り込み禁止状態
  AND.B     #00H , 0055H ; タイマ1割り込み制御レジスタに “ 0016 ” を設定
  NOP
  NOP
  FSET      I          ; 割り込み許可状態
```

例2：

```
INT_SWITCH2 :
  FCLR      I          ; 割り込み禁止状態
  AND.B     #00H , 0055H ; タイマ1割り込み制御レジスタに “ 0016 ” を設定
  MOV.W     MEM , R0    ; ダミーリード
  FSET      I          ; 割り込み許可状態
```

例3：

```
INT_SWITCH3 :
  PUSHC     FLG
  FCLR      I          ; 割り込み禁止状態
  AND.B     #00H , 0055H ; タイマ1割り込み制御レジスタに “ 0016 ” を設定
  POPC      FLG        ; 割り込み許可状態
```

例1と例2でFSET I命令の前にNOP命令2個やダミーリードがあるのは、命令キューの影響により割り込み許可フラグ(Iフラグ)のセットが割り込み制御レジスタの書き込みより先に実行されるのを防ぐためです。

割り込みが禁止状態で、割り込み制御レジスタを書き換える命令を実行しているときに、そのレジスタに対応する割り込み要求が発生した場合、命令によっては割り込み要求ビットがセットされないことがあります。このことが問題になる場合は、以下の命令を使用してレジスタを変更するようにしてください。

対象となる命令・・・AND、OR、BCLR、BSET

割り込み要求ビットの変更

割り込み制御レジスタの割り込み要求ビットをクリアするとき、使用する命令によっては割り込み要求ビットがクリアされないことがあります。このことが問題になる場合は、以下の命令を使用してレジスタの変更を行ってください。

対象となる命令・・・MOV

10.1.5.5 割り込みシーケンス

割り込み要求が受け付けられてから割り込みルーチンが実行されるまでの、割り込みシーケンスについて説明します。

命令実行中に割り込み要求が発生すると、その命令の実行終了後に優先順位が判定され、次のサイクルから割り込みシーケンスに移ります。ただし、SMOVB、SMOVF、SSTR、RMPAの各命令は、命令実行中に割り込み要求が発生すると、命令の動作を一時中断し割り込みシーケンスに移ります。

割り込みシーケンスでは、次の動作を順次行います。

- (1) 00000₁₆番地を読むことで、CPUは割り込み情報(割り込み番号、割り込み要求レベル)を獲得する。
その後、該当する割り込みの要求ビットが^a0になる。
- (2) 割り込みシーケンス直前のフラグレジスタ(FLG)の内容をCPU内部の一時レジスタ(注1)に退避する。
- (3) 割り込み許可フラグ(Iフラグ)、デバッグフラグ(Dフラグ)、およびスタックポインタ指定フラグ(Uフラグ)を“0”にする(ただしUフラグは、ソフトウェア割り込み番号32～63のINT命令を実行した場合は変化しません)。
- (4) CPU内部の一時レジスタ(注1)の内容をスタック領域に退避する。
- (5) プログラムカウンタ(PC)の内容をスタック領域に退避する。
- (6) プロセッサ割り込み優先レベル(IPL)に、受け付けた割り込みの割り込み優先レベルを設定する。

割り込みシーケンス終了後は、割り込みルーチンの先頭番地から命令を実行します。

注1．ユーザは使用できません。

図10.4に割り込みシーケンスの実行時間を示します。




図10.4 割り込みシーケンスの実行時間

10.1.5.6 割り込み応答時間

割り込み応答時間とは、割り込み要求が発生してから割り込みルーチン内の最初の命令を実行するまでの時間を示します。この時間は、割り込み要求発生時点から、そのとき実行している命令が終了するまでの時間(a)と割り込みシーケンスを実行する時間(b)で構成されます。

図10.5に割り込み応答時間を示します。




図10.5 割り込み応答時間

10.1.5.7 割り込み要求受付時のプロセッサ割り込み優先レベル(IPL)の変化

割り込み要求が受け付けられると、プロセッサ割り込み優先レベル(IPL)には受け付けた割り込みの割り込み優先レベルが設定されます。

割り込み優先レベルをもたない割り込み要求が受け付けられたときは、表10.6に示す値がIPLに設定されます。

表10.6に割り込み優先レベルをもたない割り込みとIPLの関係を示します。

表10.6 割り込み優先レベルをもたない割り込みとIPLの関係

割り込み優先レベルをもたない割り込み要因	設定される IPL の値
ウォッチドッグタイマ	7
リセット	0
その他	変化しない

10.1.5.8 レジスタ退避

割り込みシーケンスでは、フラグレジスタ(FLG)とプログラムカウンタ(PC)の内容だけがスタック領域に退避されます。

退避する順番は、スタック領域へはプログラムカウンタの上位4ビットとFLGレジスタの上位4ビットおよび下位8ビットの合計16ビットをまず退避し、次にプログラムカウンタの下位16ビットを退避します。

図10.6に割り込み要求受付前と後のスタックの状態を示します。

その他の必要なレジスタは、割り込みルーチンの最初でソフトウェアによって退避してください。PUSHM命令を用いると、1命令でスタックポインタ(SP)を除くすべてのレジスタを退避することができます。




図10.6 割り込み要求受付前と後のスタックの状態

割り込みシーケンスで行われるレジスタ退避動作は、割り込み要求受付時のスタックポインタ(注1)の内容が偶数の場合と奇数の場合で異なります。スタックポインタ(注1)の内容が偶数の場合は、フラグレジスタ(FLG)およびプログラムカウンタ(PC)の内容がそれぞれ16ビット同時に退避されます。奇数の場合は、8ビットずつ2回に分けて退避されます。

注1. Uフラグが示すスタックポインタです。

図10.7にレジスタ退避動作を示します。




図10.7 レジスタ退避動作

10.1.5.9 割り込みルーチンからの復帰

割り込みルーチンの最後でREIT命令を実行すると、スタック領域に退避されていた割り込みシーケンス直前のフラグレジスタ(FLG)、およびプログラムカウンタ(PC)の内容が復帰されます。その後、割り込み要求受付前に実行していたプログラムに戻り、中断されていた処理が継続して実行されます。

割り込みルーチン内でソフトウェアによって退避したレジスタは、REIT命令実行前にPOPM命令などを使用して復帰してください。

10.1.5.10 割り込み優先順位

同一サンプリング時点(割り込みの要求があるかどうかを調べるタイミング)で2つ以上の割り込み要求が存在した場合は、優先順位の高い割り込みが受け付けられます。

マスカブル割り込み(周辺I/O割り込み)の優先順位は、割り込み優先レベル選択ビットによって任意の優先順位を設定することができます。ただし、割り込み優先レベルが同じ設定値の場合は、ハードウェアで設定されている優先度の高い割り込みが受け付けられます。

リセット(リセットは優先順位が一番高い割り込みとして扱われます)、ウォッチドッグタイマ割り込みなど、特殊割り込みの優先順位はハードウェアで設定されています。

図10.8にハードウェア割り込みの割り込み優先順位を示します。

ソフトウェア割り込みは割り込み優先順位の影響を受けません。命令を実行すると必ず割り込みルーチンへ分岐します。




図10.8 ハードウェア割り込みの割り込み優先順位

10.1.5.11 割り込み優先レベル判定回路

割り込み優先レベル判定回路は、同一サンプリング時点で要求のある割り込みから、最も優先順位の高い割り込みを選択するための回路です。

図10.9に割り込み優先レベルの判定回路を示します。




図10.9 割り込み優先レベルの判定回路

10.2 INT割り込み

10.2.1 INT₀割り込み

INT₀ ~ INT₃は外部入力による割り込みです。INT₀ ~ INT₂は極性を極性切り替えビット(005D₁₆、005E₁₆、005F₁₆番地のビット4)で選択できます。INT₀のみは3種類の周波数のクロックによりサンプリングするフィルタを通して入力することができます。

外部割り込み入力は、外部割り込み許可レジスタ(0096₁₆番地)のINT_i(i = 0 ~ 3)入力極性選択ビットを“1”に設定することによって、立ち上がり、立ち下がり両方のエッジで割り込みを発生させることができます。両エッジを選択する場合は、対応する割り込み制御レジスタの極性切り替えビットは、“0”(立ち下がりエッジ)に設定してください。片エッジを選択する場合は、対応する割り込み制御レジスタの極性切り替えビットで、“1”(立ち上がりエッジ)または“0”(立ち下がりエッジ)を選択してください。なお、INT₃で片エッジを選択する場合は、立ち下がりエッジとなります。

外部入力許可レジスタを設定して割り込み要求ビットをクリアした後に、対応する割り込みが発生するように設定してください。また外部入力許可レジスタへの書き込みは、対応する割り込みを禁止した状態で実行してください。

図10.10に外部入力関連レジスタを示します。




図10.10 外部入力関連レジスタ

10.2.2 $\overline{\text{INT0}}$ 入力フィルタ

$\overline{\text{INT0}}$ の入力は、デジタルフィルタを持ちます。 $\overline{\text{INT0}}$ 入力フィルタ選択ビット(001E16番地のビット0、1)で選択したf1、f8、f32のいずれかのクロックにより入力をサンプリングし、レベルが3度一致した時点で $\overline{\text{INT0}}$ 割り込み要求が発生します。『デジタルフィルタあり』を選択した場合、ポートP45の読み出しを行うとフィルタ後の値が読み込まれます。

図10.11に $\overline{\text{INT0}}$ 入力フィルタを示します。




図10.11 $\overline{\text{INT0}}$ 入力フィルタ

10.3 CNTR0割り込み

CNTR0割り込みは、CNTR0端子への入力による割り込みです。CNTR0端子に立ち上がりエッジまたは立ち下がりエッジが入力されると、CNTR0割り込みが発生します。極性は、タイマXモードレジスタのCNTR0極性切り替えビット(008B16番地のビット2)で選択できます。CNTR0割り込みを使用するときには、P17の方向レジスタを入力に設定してください。

タイマXのパルス出力モードを選択したときは、CNTR0端子は、パルス出力端子になります。その場合、CNTR0端子から出力される立ち下がりエッジまたは立ち上がりエッジによってCNTR0割り込みが発生します。このときも、P17の方向レジスタは入力に設定してください。

図10.12にタイマXモードレジスタを示します。




図10.12 タイマXモードレジスタ

10.4 TCIN割り込み

TCIN割り込みは、TCIN端子への入力による割り込みまたはfRING256による割り込みです。タイマC制御レジスタ0の時計計測入力ソース切り替えビット(009A16番地のビット7)で、“0”(TCIN)を選択すると、TCIN端子への入力による割り込みとなります。TCIN端子の入力は、デジフィルクロック選択ビット(009B16番地のビット0、1)で選択したf1、f8、f32のいずれかのクロックにより入力レベルをサンプリングし、3度一致した時点で入力レベルが確定されます(ポートP33を読み出したときは、フィルタを通さない値が読み出されます)。割り込みの極性は、時計計測エッジトリガ選択ビット(009A16番地のビット3、4)によって、立ち上がりエッジ、立ち下がりエッジまたは両エッジが選択できます。

また、時計計測ソース切り替えビット(009A16番地のビット7)で“1”(fRING256)を選択すると、fRING256による割り込みとなります。

図10.13にタイマC制御レジスタ0、1を示します。




図10.13 タイマC制御レジスタ0、1

10.5 キー入力割り込み

P10～P13のうち、方向レジスタを入力に設定しており、かつ $\overline{KIi}$ ($i=0\sim3$)入力許可ビットが許可になっている端子のいずれかに立ち下がりエッジまたは立ち上がりエッジが入力されると、キー入力割り込み要求が発生します。キー入力割り込みは、ウェイトモードやストップモードを解除するキーオンウェイクアップの機能としても使用することができます。

図10.14にキー入力割り込みのブロック図を、図10.15にキー入力許可レジスタを示します。なお、入力禁止の処理を行っていない端子のいずれかに立ち下がりエッジを選択している端子は“L”レベル、立ち上がりエッジを選択している端子は“H”レベルが入力されていると、他の端子の入力は割り込みとして検知されません。

$\overline{KIi}$ ($i=0\sim3$)入力極性選択ビット、 $\overline{KIi}$ ($i=0\sim3$)入力許可ビットの書き換えはキー入力割り込みを禁止した状態で実行してください。また、 $\overline{KIi}$ ($i=0\sim3$)入力極性選択ビット、 $\overline{KIi}$ ($i=0\sim3$)入力許可ビットを書き換え、割り込み要求ビットをクリアした後に、キー入力割り込みが発生するように設定してください。




図10.14 キー入力割り込みのブロック図

キー入力許可レジスタ							
b7	b6	b5	b4	b3	b2	b1	b0
シンボル KIEN							
アドレス 0098 ₁₆ 番地							
リセット時 00 ₁₆							
ビットシンボル	ビット名		機能		RW		
KI0EN	$\overline{KI0}$ 入力許可ビット		0: 禁止 1: 許可		RW		
KI0PL	$\overline{KI0}$ 入力極性選択ビット		0: 立ち下がりエッジ 1: 立ち上がりエッジ		RW		
KI1EN	$\overline{KI1}$ 入力許可ビット		0: 禁止 1: 許可		RW		
KI1PL	$\overline{KI1}$ 入力極性選択ビット		0: 立ち下がりエッジ 1: 立ち上がりエッジ		RW		
KI2EN	$\overline{KI2}$ 入力許可ビット		0: 禁止 1: 許可		RW		
KI2PL	$\overline{KI2}$ 入力極性選択ビット		0: 立ち下がりエッジ 1: 立ち上がりエッジ		RW		
KI3EN	$\overline{KI3}$ 入力許可ビット		0: 禁止 1: 許可		RW		
KI3PL	$\overline{KI3}$ 入力極性選択ビット		0: 立ち下がりエッジ 1: 立ち上がりエッジ		RW		

図10.15 キー入力許可レジスタ

10.6 アドレス一致割り込み

アドレス一致割り込みレジスタで示される番地の命令を実行する直前に、アドレス一致割り込みが発生します。アドレス一致割り込みは2カ所に設定することができ、割り込みの禁止/許可は、各々のアドレス一致割り込み許可ビットで選択することができます。アドレス一致割り込みは、割り込み許可フラグ(Iフラグ)やプロセッサ割り込み優先レベル(IPL)の影響は受けません。また、アドレス一致割り込みは、実行している命令により退避するプログラムカウンタ(PC)の値が異なります。

図10.16にアドレス一致割り込み関連レジスタを示します。




図10.16 アドレス一致割り込み関連レジスタ

10.7 割り込みの注意事項

(1) 00000₁₆番地の読み出し

マスカブル割り込みが発生した場合、割り込みシーケンスの中でCPUは、割り込み情報(割り込み番号と割り込み要求レベル)を00000₁₆番地から読み出します。

それを読み出すことでその割り込みが発生する割り込み要求ビットが“0”になります。

ソフトウェアで00000₁₆番地を読み出しても、許可されている最も優先度の高い割り込み要因の要求ビットが“0”になります。そのため、割り込みがキャンセルされたり、予期しない割り込みが発生することがあります。

したがって、ソフトウェアで00000₁₆番地に対して読み出しを行わないでください。

(2) スタックポインタの設定

リセット直後スタックポインタの値は、“0000₁₆”に初期化されています。そのため、スタックポインタに値を設定する前に割り込みを受け付けると、暴走の要因となります。割り込みを受け付ける前に、必ずスタックポインタに値を設定してください。

リセット直後の先頭の1命令に限り、すべての割り込みが禁止されます。

(3) 外部割り込み

INT₀ ~ INT₃端子に入力する信号には、CPUの動作クロックに関係なく250ns以上の“L”レベル幅、または“H”レベル幅が必要です。

INT₀ ~ INT₃端子およびCNTR₀端子の極性を切り替えるときに割り込み要求ビットが“1”になることがあります。切り替えを行った後、割り込み要求ビットを“0”にしてください。

図10.17に外部割り込み発生要因の切り替えの手順例を示します。




図10.17 外部割り込み発生要因の切り替え

(4) 割り込み制御レジスタの変更

割り込み制御レジスタの変更は、そのレジスタに対応する割り込み要求が発生しない箇所で行ってください。割り込み要求が発生する可能性がある場合は、割り込みを禁止状態にしてから変更してください。参考プログラム例を以下に示します。

< 割り込み制御レジスタを書き換えるプログラム例 >

例1 :

```
INT_SWITCH1 :
  FCLR    I           ; 割り込み禁止状態
  AND.B   #00H, 0055H ; タイマ1割り込み制御レジスタに " 0016 " を設定
  NOP
  NOP
  FSET    I           ; 割り込み許可状態
```

例2 :

```
INT_SWITCH2 :
  FCLR    I           ; 割り込み禁止状態
  AND.B   #00H, 0055H ; タイマ1割り込み制御レジスタに " 0016 " を設定
  MOV.W   MEM, R0     ; ダミーリード
  FSET    I           ; 割り込み許可状態
```

例3 :

```
INT_SWITCH3 :
  PUSHC   FLG
  FCLR    I           ; 割り込み禁止状態
  AND.B   #00H, 0055H ; タイマ1割り込み制御レジスタに " 0016 " を設定
  POPC    FLG         ; 割り込み許可状態
```

例1と例2でFSET I命令の前にNOP命令2個やダミーリードがあるのは、命令キューの影響により割り込み許可フラグ(Iフラグ)のセットが割り込み制御レジスタの書き込みより先に実行されるのを防ぐためです。

割り込みが禁止状態で、割り込み制御レジスタを書き換える命令を実行しているときに、そのレジスタに対応する割り込み要求が発生した場合、命令によっては割り込み要求ビットがセットされないことがあります。このことが問題になる場合は、以下の命令を使用してレジスタを変更するようにしてください。

対象となる命令・・・AND、OR、BCLR、BSET

割り込み要求ビットの変更

割り込み制御レジスタの割り込み要求ビットをクリアするとき、使用する命令によっては割り込み要求ビットがクリアされないことがあります。このことが問題になる場合は、以下の命令を使用してレジスタの変更を行ってください。

対象となる命令・・・MOV

11. ウォッチドッグタイマ

ウォッチドッグタイマは、プログラムの暴走を検知する機能を持ちます。したがって、システムの信頼性向上のために、ウォッチドッグタイマを使用されることをお奨めします。ウォッチドッグタイマは15ビットのカウンタを持ち、BCLKをプリスケアラで分周したクロックをダウンカウントします。ウォッチドッグタイマがアンダフローすると、ウォッチドッグタイマ割り込みまたはリセットが発生します。ウォッチドッグタイマ割り込みとリセットの発生の切り替えは、プロセッサモードレジスタ1のビット2で制御されます。一度、“1”にするとソフトウェアでは“0”にできません。BCLKにXINを選択している場合、ウォッチドッグタイマ制御レジスタ(000F16番地)のビット7でプリスケアラの分周比に16分周か128分周を選択することができます。BCLKにXCINを選択している場合、ウォッチドッグタイマ制御レジスタ(000F16番地)のビット7に関係なくプリスケアラの分周比は2分周になります。

BCLKにXINを選択している場合

$$\text{ウォッチドッグタイマの周期} = \frac{\text{プリスケアラの分周比(16または128)} \times \text{ウォッチドッグタイマのカウント値(32768)}}{\text{BCLK}}$$

BCLKにXCINを選択している場合

$$\text{ウォッチドッグタイマの周期} = \frac{\text{プリスケアラの分周比(2)} \times \text{ウォッチドッグタイマのカウント値(32768)}}{\text{BCLK}}$$

例えば、BCLKが10MHzで、プリスケアラの分周比として16分周を選択している場合、ウォッチドッグタイマの周期は、約52.4msとなります。

ウォッチドッグタイマは、ウォッチドッグタイマスタートレジスタ(000E16番地)への書き込み動作時、およびウォッチドッグタイマ割り込み要求発生時に初期化されます。プリスケアラは、リセット時だけ初期化されます。なお、リセット解除後はウォッチドッグタイマおよびプリスケアラは停止しており、ウォッチドッグタイマスタートレジスタ(000E16番地)への書き込み動作によりカウントを開始します。

図11.1にウォッチドッグタイマのブロック図を、図11.2にウォッチドッグタイマ関連レジスタを示します。






図11.1 ウォッチドッグタイマのブロック図

ウォッチドッグタイマ制御レジスタ

シンボル
WDCアドレス
000F₁₆番地リセット時
000XXXXX₂


ビットシンボル	ビット名	機 能	RW
ウォッチドッグタイマの上位ビット			RO
予約ビット		“0”を設定してください	RW
WDC7	プリスケラ選択ビット	0: 16分周 1: 128分周	RW

ウォッチドッグタイマスタートレジスタ

シンボル
WDTSアドレス
000E₁₆番地リセット時
不定

機 能	RW
このレジスタに対する書き込み命令で、ウォッチドッグタイマは初期化されスタートする。ウォッチドッグタイマの初期値は、書き込む値にかかわらず“7FFF ₁₆ ”が設定される。	WO

プロセッサモードレジスタ1(注1)

シンボル
PM1アドレス
0005₁₆番地リセット時
00XXX0X0₂

ビットシンボル	ビット名	機 能	RW
PM10	DATAROM領域 アクセスビット(注3)	0: 禁止 1: 許可	RW
何も配置されていない。 書き込む場合、“0”を書き込んでください。読み出した場合、その値は不定。			—
PM12	WDT割り込み/リセット 切り替えビット	0: ウォッチドッグタイマ割り込み 1: リセット(注2)	RW
何も配置されていない。 書き込む場合、“0”を書き込んでください。読み出した場合、その値は不定。			—
予約ビット		“0”を設定してください	RW
PM17	ウェイトビット	0: ウェイトなし 1: ウェイトあり	RW

注1. このレジスタを書き換える場合、プロテクトレジスタ(000A₁₆番地)のビット1を“1”にしてください。

注2. 一度“1”にするとソフトウェアでは“0”に変更できません。

注3. このビットはフラッシュメモリ版でのみ有効です。マスクROM版では“0”にしてください。

図11.2 ウォッチドッグタイマ関連レジスタ

12. タイマ

タイマは、8ビットプリスケアラ付き8ビットタイマを4本と、16ビットタイマを1本内蔵しています。8ビットプリスケアラ付き8ビットタイマは、タイマ1、タイマX、タイマY、およびタイマZの4本です。16ビットタイマは、時間計測機能を持ったタイマCです。すべてのタイマは、それぞれ独立して動作します。各タイマのカウントソースは、カウント、リロードなどのタイマ動作の動作クロックになります。

表12.1に各タイマの機能比較を示します。

表12.1 各タイマの機能比較

		タイマ1	タイマX	タイマY	タイマZ	タイマC
構 成		8ビット プリスケアラ付 8ビットタイマ	8ビット プリスケアラ付 8ビットタイマ	8ビット プリスケアラ付 8ビットタイマ	8ビット プリスケアラ付 8ビットタイマ	16ビット フリーラン タイマ
カウント		ダウンカウント	ダウンカウント	ダウンカウント	ダウンカウント	アップカウント
カウントソース		・ f1 ・ f8 ・ f32 ・ fc32	・ f1 ・ f8 ・ f32 ・ fc32	・ f1 ・ f8 ・ fRING ・ fc32	・ f1 ・ f8 ・ タイマY アンダフロー ・ fc32	・ f1 ・ f8 ・ f32
機 能	タイマモード	○	○	○	○	-
	パルス出力モード	-	○	-	-	-
	イベントカウンタモード	-	○	-	-	-
	パルス幅測定モード	-	○	-	-	-
	パルス周期測定モード	-	○	-	-	-
	プログラマブル 波形発生モード	-	-	○	○	-
	プログラマブル ワンショット発生モード	-	-	-	○	-
	プログラマブルウェイト ワンショット発生モード	-	-	-	○	-
	時間計測機能	-	-	-	-	○
入力端子		-	CNTR0	-	INT0	TCIN
出力端子		-	CNTR0 TXOUT	TYOUT	TZOUT	-
関連する割り込み		タイマ1割込	タイマX割込 CNTR0割込	タイマY割込	タイマZ割込	タイマC割込 TCIN割込
タイマ停止		-	○	○	○	○

12.1 タイマ1

タイマ1は、8ビットプリスケアラ付き8ビットタイマです。タイマ1は、内部で生成されたカウントソース(クロック源)を常時カウントします。リセット直後のカウントソースは、f₁が選択されています。本タイマは、カウントを停止することはできません。

図12.1にタイマ1のブロック図を、表12.2にタイマ1の仕様を、図12.2にタイマ1関連のレジスタを示します。





図12.1 タイマ1のブロック図

表12.2 タイマ1の仕様(タイマモード)

項 目	仕 様
カウントソース	f ₁ 、f ₈ 、f ₃₂ 、fc ₃₂
カウント動作	● ダウンカウント ● アンダフロー時リロードレジスタの内容をリロードしてカウントを継続
分周比	$\frac{1}{(n+1) \times (m+1)}$ n: プリスケアラ1の設定値、m: タイマ1の設定値
カウント開始条件	リセット後、カウント開始
カウント停止条件	カウント停止不可
割り込み要求発生タイミング	タイマ1のアンダフロー時
タイマの読み出し	タイマ1レジスタ、プリスケアラ1レジスタを読み出すと、それぞれカウント値が読み出される
タイマの書き込み	タイマ1レジスタ、プリスケアラ1レジスタに書き込むと、それぞれリロードレジスタおよびカウンタの両方に書き込まれる


プリスケアラ1



シンボル アドレス リセット時
PRE1 0088₁₆番地 不定

機 能	設定可能値	RW
設定値をnとすると、プリスケアラ1は内部カウントソースをn+1分周する	00 ₁₆ ~ FF ₁₆	RW


タイマ1



シンボル アドレス リセット時
T1 0089₁₆番地 不定

機 能	設定可能値	RW
設定値をmとすると、タイマ1はプリスケアラ1のアンダフローをm+1分周する	00 ₁₆ ~ FF ₁₆	RW

タイマカウントソース設定レジスタ



シンボル アドレス リセット時
TCSS 008E₁₆番地 00₁₆

ビットシンボル	ビット名	機 能	RW
TXCK0	タイマXカウント ソース選択ビット (注1)	b1 b0 0 0 : f1 0 1 : f8 1 0 : f32 1 1 : fc32	RW
TXCK1			RW
TYCK0	タイマYカウント ソース選択ビット (注1、2)	b3 b2 0 0 : f1 0 1 : f8 1 0 : オンチップオシレータ出力(注3) 1 1 : fc32	RW
TYCK1			RW
TZCK0	タイマZカウント ソース選択ビット (注1、4)	b5 b4 0 0 : f1 0 1 : f8 1 0 : タイマYアンダフロー 1 1 : fc32	RW
TZCK1			RW
T1CK0	タイマ1カウント ソース選択ビット	b7 b6 0 0 : f1 0 1 : f8 1 0 : f32 1 1 : fc32	RW
T1CK1			RW

注1. カウント動作中にカウントソースを切り替えないでください。

カウントソースを切り替える場合は、一度タイマのカウントを停止してください。

注2. カウントソースにf1を選択する場合は、波形拡張機能は使用できません。


注3. オンチップオシレータ出力を選択する場合は、システムクロック制御レジスタ 1 (0007₁₆番地)のオンチップオシレータ発振許可ビット(CM14)を発振許可に設定してください。

注4. カウントソースにタイマYアンダフローおよびf1を選択する場合は、波形拡張機能は使用できません。

タイマYアンダフローは、タイマYプライマリアンダフロー、タイマYセカンダリアンダフローの両方をカウントします。

図12.2 タイマ1関連のレジスタ


プリスケラX



シンボル アドレス リセット時
PREX 008C₁₆番地 FF₁₆

機 能	設定可能値	RW
• タイマモード 内部カウントソースをカウント	00 ₁₆ ~ FF ₁₆	RW
• パルス出力モード 内部カウントソースをカウント	00 ₁₆ ~ FF ₁₆	RW
• イベントカウンタモード 外部からの入力パルスをカウント	00 ₁₆ ~ FF ₁₆	RW
• パルス幅測定モード 外部からの入力パルスのパルス幅を測定 (内部カウントソースをカウント)	00 ₁₆ ~ FF ₁₆	RW
• パルス周期測定モード 外部からの入力パルスのパルス周期を測定 (内部カウントソースをカウント)	00 ₁₆ ~ FF ₁₆	RW


タイマX



シンボル アドレス リセット時
TX 008D₁₆番地 FF₁₆

機 能	設定可能値	RW
• タイマモード、パルス出力モード、イベントカウンタモード、パルス幅測定モード プリスケラXのアンダフローをカウント	00 ₁₆ ~ FF ₁₆	RW
• パルス周期測定モード プリスケラXのアンダフローをカウント	01 ₁₆ ~ FF ₁₆	RW

タイマカウントソース設定レジスタ



シンボル アドレス リセット時
TCSS 008E₁₆番地 00₁₆

ビットシンボル	ビット名	機 能	RW
TXCK0	タイマXカウント ソース選択ビット (注1)	b1 b0 0 0 : f ₁ 0 1 : f ₈ 1 0 : f ₃₂ 1 1 : f _{C32}	RW
TXCK1			RW
TYCK0	タイマYカウント ソース選択ビット (注1、2)	b3 b2 0 0 : f ₁ 0 1 : f ₈ 1 0 : オンチップオシレータ出力(注3) 1 1 : f _{C32}	RW
TYCK1			RW
TZCK0	タイマZカウント ソース選択ビット (注1、4)	b5 b4 0 0 : f ₁ 0 1 : f ₈ 1 0 : タイマYアンダフロー 1 1 : f _{C32}	RW
TZCK1			RW
T1CK0	タイマ1カウント ソース選択ビット	b7 b6 0 0 : f ₁ 0 1 : f ₈ 1 0 : f ₃₂ 1 1 : f _{C32}	RW
T1CK1			RW

注1. カウント動作中にカウントソースを切り替えないでください。

カウントソースを切り替える場合は、一度タイマのカウントを停止してください。

注2. カウントソースにf₁を選択する場合は、波形拡張機能は使用できません。

注3. オンチップオシレータ出力を選択する場合は、システムクロック制御レジスタ 1 (0007₁₆番地)のオンチップオシレータ発振許可ビット(CM14)を発振許可に設定してください。

注4. カウントソースにタイマYアンダフローおよびf₁を選択する場合は、波形拡張機能は使用できません。

タイマYアンダフローは、タイマYプライマリのアンダフロー、タイマYセカンダリのアンダフローの両方をカウントします。

図12.5 タイマX関連のレジスタ(2)

12.2.1 タイマモード

内部で生成されたカウントソースをカウントするモードです。

表12.3にタイマモードの仕様を、図12.6にタイマモード時のタイマXモードレジスタを示します。

表12.3 タイマモードの仕様

項 目	仕 様
カウントソース	f1, f8, f32, fC32
カウント動作	● ダウンカウント ● アンダフロー時リロードレジスタの内容をリロードしてカウントを継続
分周比	$\frac{1}{(n+1) \times (m+1)}$ n:プリスケラXの設定値、m:タイマXの設定値
カウント開始条件	カウント開始フラグへの'1'書き込み
カウント停止条件	カウント開始フラグへの'0'書き込み
割り込み要求発生タイミング	タイマXのアンダフロー時 [タイマX割り込み]
CNTR0端子機能	プログラマブル入出力ポートまたはCNTR0割り込み入力端子
TXOUT端子機能	プログラマブル入出力ポート
タイマの読み出し	タイマXレジスタ、プリスケラXレジスタを読み出すと、それぞれカウント値が読み出される
タイマの書き込み	タイマXレジスタ、プリスケラXレジスタに書き込むと、それぞれリロードレジスタおよびカウンタの両方に書き込まれる




図12.6 タイマモード時のタイマXモードレジスタ

12.2.2 パルス出力モード

内部で生成されたカウントソースをカウントし、タイマがアンダフローするごとに、極性を反転したパルスをCNTR0端子から出力するモードです。

表12.4にパルス出力モードの仕様を、図12.7にパルス出力モード時のタイマXモードレジスタを示します。

表12.4 パルス出力モードの仕様

項 目	仕 様
カウントソース	f1, f8, f32, fc32
カウント動作	● ダウンカウント ● アンダフロー時リロードレジスタの内容をリロードしてカウントを継続
分周比	$\frac{1}{(n+1) \times (m+1)}$ n:プリスケアラXの設定値、m:タイマXの設定値
カウント開始条件	カウント開始フラグへの'1'書き込み
カウント停止条件	カウント開始フラグへの'0'書き込み
割り込み要求発生タイミング	● タイマXのアンダフロー時 [タイマX割り込み] ● CNTR0出力の立ち上がり(R0EDG=0)、または立ち下がり(R0EDG=1) [CNTR0割り込み]
CNTR0端子機能	パルス出力
TXOUT端子機能	プログラマブル入出力ポート、またはパルス出力(CNTR0端子が出力するパルスの反転パルス)
タイマの読み出し	タイマXレジスタ、プリスケアラXレジスタを読み出すと、それぞれカウント値が読み出される
タイマの書き込み	タイマXレジスタ、プリスケアラXレジスタに書き込むと、それぞれリロードレジスタおよびカウンタの両方に書き込まれる
選択機能	● パルス出力機能 アンダフローするごとにTXOUT端子の極性が反転 ● CNTR0極性切り替え機能 パルス出力開始時のレベルは、“H”または“L”をソフトウェアにより選択可能

タイマXモードレジスタ									
b7	b6	b5	b4	b3	b2	b1	b0	シンボル	アドレス
		0				0	1	TXMR	008B16番地
								リセット時	0016
ビットシンボル	ビット名		機 能					RW	
TXMOD0	動作モード選択ビット0、1 (注3)		b1 b0 0 1 : パルス出力モード(注1)					RW	
TXMOD1								RW	
R0EDG	CNTR0極性切り替えビット (注3)		0 : “H” から出力開始(立ち上がり割り込み) 1 : “L” から出力開始(立ち下がり割り込み)					RW	
TXS	タイマXカウント開始フラグ		0 : カウント停止 1 : カウント開始					RW	
TXOCNT	P30/TXOUT選択ビット		0 : ポートP30 1 : TXOUT出力(注2)					RW	
TXMOD2	動作モード選択ビット2		0 : パルス出力モードでは“0”を設定してください。					RW	
TXEDG	有効エッジ判定フラグ		パルス出力モードでは無効。 書き込む場合、“0”を書き込んでください。読み出した場合、その値は不定。					RW	
TXUND	タイマXアンダフローフラグ		パルス出力モードでは無効。 書き込む場合、“0”を書き込んでください。読み出した場合、その値は不定。					RW	

注1 . パルス出力モード時、P17の方向レジスタは入力設定にしてください。

注2 . P30の方向レジスタの設定に無関係に出力になります。

注3 . このビットの変更は、CNTR0割り込みを禁止した状態で行ってください。また割り込みを使用する場合は、CNTR0割り込み要求ビットをMOV命令でクリアした後、割り込みを許可してください。

図12.7 パルス出力モード時のタイマXモードレジスタ

12.2.3 イベントカウンタモード

CNTR0端子から入力する外部信号をカウントするモードです。

表12.5にイベントカウンタモードの仕様を、図12.8にイベントカウンタモード時のタイマXモードレジスタを示します。

表12.5 イベントカウンタモードの仕様

項 目	仕 様
カウントソース	CNTR0端子に入力された外部信号(ソフトウェアにて有効エッジを選択可能)
カウント動作	●ダウンカウント ●アンダフロー時リロードレジスタの内容をリロードしてカウントを継続
分周比	$\frac{1}{(n+1) \times (m+1)}$ n:プリスケアラXの設定値、m:タイマXの設定値
カウント開始条件	カウント開始フラグへの'1'書き込み
カウント停止条件	カウント開始フラグへの'0'書き込み
割り込み要求発生タイミング	●タイマXのアンダフロー時 [タイマX割り込み] ●CNTR0入力の立ち上がり(R0EDG=0)、または立ち下がり(R0EDG=1) [CNTR0割り込み]
CNTR0端子機能	カウントソース入力
TXOUT端子機能	プログラマブル入出力ポート
タイマの読み出し	タイマXレジスタ、プリスケアラXレジスタを読み出すと、それぞれカウント値が読み出される
タイマの書き込み	タイマXレジスタ、プリスケアラXレジスタに書き込むと、それぞれリロードレジスタおよびカウンタの両方に書き込まれる
選択機能	●CNTR0極性切り替え機能 カウントソースの有効エッジは、立ち上がりまたは立ち下がりソフトウェアにより選択可

タイマXモードレジスタ

b7

b6

b5

b4

b3

b2

b1

b0

0

0

1

0

シンボル

TXMR

アドレス

008B16番地

リセット時

0016

ビットシンボル	ビット名	機 能	RW
TXMOD0	動作モード選択ビット0、1 (注1)	b1 b0 1 0 : イベントカウンタモード	RW
TXMOD1			RW
R0EDG	CNTR0極性切り替えビット (注1)	0 : 立ち上がりカウント(立ち上がり割り込み) 1 : 立ち下がりカウント(立ち下がり割り込み)	RW
TXS	タイマXカウント開始フラグ	0 : カウント停止 1 : カウント開始	RW
TXOCNT	P30/TXOut選択ビット	0 : イベントカウンタモードでは " 0 " を設定してください。	RW
TXMOD2	動作モード選択ビット2	0 : イベントカウンタモードでは " 0 " を設定してください。	RW
TXEDG	有効エッジ判定フラグ	イベントカウンタモードでは無効。 書き込む場合、 " 0 " を書き込んでください。読み出した場合、その値は不定。	RW
TXUND	タイマXアンダフローフラグ	イベントカウンタモードでは無効。 書き込む場合、 " 0 " を書き込んでください。読み出した場合、その値は不定。	RW

注1 . このビットの変更は、CNTR0割り込みを禁止した状態で行ってください。また割り込みを使用する場合は、CNTR0割り込み要求ビットをMOV命令でクリアした後、割り込みを許可してください。

図12.8 イベントカウンタモード時のタイマXモードレジスタ

12.2.4 パルス幅測定モード

CNTR0端子から入力する外部信号のパルス幅を測定するモードです。

表12.6にパルス幅測定モードの仕様を、図12.9にパルス幅測定モード時のタイマXモードレジスタを、図12.10にパルス幅測定モード時の動作例を示します。

表12.6 パルス幅測定モードの仕様

項 目	仕 様
カウントソース	f1、f8、f32、fC32
カウント動作	● ダウンカウント ● 測定パルスの"H"レベルの期間、または"L"レベルの期間のみカウントを継続 ● アンドアフロー時リロードレジスタの内容をリロードしてカウントを継続
カウント開始条件	カウント開始フラグへの'1'書き込み
カウント停止条件	カウント開始フラグへの'0'書き込み
割り込み要求発生タイミング	● タイマXのアンドアフロー時 [タイマX割り込み] ● CNTR0入力の立ち上がり(R0EDG=0)、または立ち下がり(R0EDG=1) [CNTR0割り込み]
CNTR0端子機能	測定パルス入力
TXOUT端子機能	プログラマブル入出力ポート
タイマの読み出し	タイマXレジスタ、プリスケールXレジスタを読み出すと、それぞれカウント値が読み出される
タイマの書き込み	タイマXレジスタ、プリスケールXレジスタに書き込むと、それぞれリロードレジスタおよびカウンタの両方に書き込まれる
選択機能	● CNTR0極性切り替え機能 入力パルスの測定は、“H”レベル期間または“L”レベル期間をソフトウェアにより選択可




図12.9 パルス幅測定モード時のタイマXモードレジスタ




図12.10 パルス幅測定モード時の動作例

12.2.5 パルス周期測定モード

CNTR0端子から入力する外部信号のパルス周期を測定するモードです。

表12.7にパルス周期測定モードの仕様を、図12.11にパルス周期測定モード時のタイマXモードレジスタを、図12.12に動作例を示します。

表12.7 パルス周期測定モードの仕様

項 目	仕 様
カウントソース	f1、f8、f32、fC32
カウント動作	●ダウンカウント ●測定パルスの有効エッジ入力後、2回目のプリスケアラXのアンダーフロー時にタイマXはリロードレジスタの内容をリロードしてカウントを継続
カウント開始条件	カウント開始フラグへの'1'書き込み
カウント停止条件	カウント開始フラグへの'0'書き込み
割り込み要求発生タイミング	●タイマXのアンダフロー時 [タイマX割り込み] ●CNTR0入力の立ち上がり(R0EDG=0)、または立ち下がり(R0EDG=1)[CNTR0割り込みおよびタイマX割り込み]
CNTR0端子機能	測定パルス入力(注1)
TXOUT端子機能	プログラマブル入出力ポート
タイマの読み出し	タイマXレジスタを読み出すと、読み出し用バッファの内容が読み出される。読み出し用バッファは、測定パルスの有効エッジ入力によりタイマXレジスタの値を保持し、タイマXレジスタの読み出しにより値の保持を解除する
タイマの書き込み	タイマXレジスタ、プリスケアラXレジスタに書き込むと、それぞれリロードレジスタおよびカウンタの両方に書き込まれる
選択機能	●CNTR0極性切り替え機能 入力パルスの測定は、立ち上がりエッジ - 立ち上がりエッジ、または立ち下がりエッジ - 立ち下がりエッジを、ソフトウェアにより選択可

注1．プリスケアラXの周期の2倍より短い周期のパルスは入力しないでください。CNTR0端子には、H幅およびL幅それぞれが、プリスケアラXの周期より長いパルスを入力してください。CNTR0端子に周期の短いパルスが入力された場合、その入力は無視されることがあります。

タイマXモードレジスタ									
b7	b6	b5	b4	b3	b2	b1	b0	シンボル	アドレス
		1	0			0	0	TXMR	008B16番地
									リセット時
									0016
ビットシンボル		ビット名		機 能		RW			
TXMOD0		動作モード選択ビット0、1 (注1)		b1 b0 0 0 : パルス周期測定モード		RW			
TXMOD1						RW			
R0EDG		CNTR0極性切り替えビット (注1)		0 : 測定パルスの立ち上がり - 立ち上がり間測定 (立ち上がり割り込み) 1 : 測定パルスの立ち下がり - 立ち下がり間測定 (立ち下がり割り込み)		RW			
TXS		タイマXカウント開始フラグ (注3)		0 : カウント停止 1 : カウント開始		RW			
TXOCNT		P30/TXOUT選択ビット		0 : パルス周期測定モードでは 0 を設定してください。		RW			
TXMOD2		動作モード選択ビット2(注1)		1 : パルス周期測定モード		RW			
TXEDG		有効エッジ判定フラグ(注2)		0 : 有効エッジなし 1 : 有効エッジあり		RW			
TXUND		タイマXアンダフローフラグ (注2)		0 : アンダフローなし 1 : アンダフローあり		RW			

注1．このビットの変更は、CNTR0割り込みを禁止した状態で行ってください。またCNTR0割り込み要求ビットをクリアした後に割り込みを許可してください。

注2．プログラムで“0”を書くと、“0”になります(“1”を書いても変化しません)。
M16C/1Nグループエミュレータポッドプロープ(M301N2T-PRB)製品では、このビットは何も配置されていません。

注3．パルス周期測定モード時、タイマを停止するときはMOV命令を使用してください。
例：MOV.B #11100X00B, 008BH

図12.11 パルス周期測定モード時のタイマXモードレジスタ




図12.12 パルス周期測定モード時の動作例

12.3 タイマY

タイマYは、8ビットプリスケアラ付き8ビットタイマです。タイマYは、リロードレジスタとしてタイマYプライマリ、およびタイマYセカンダリの2つのレジスタを持ちます。タイマYは、次の2種類のモードがあります。

- ・タイマモード 内部カウントソース(クロック源)をカウントするモード
- ・プログラマブル波形発生モード 任意のパルス幅を連続して出力するモード

図12.13にタイマYのブロック図を、図12.14～図12.16にタイマY関連のレジスタを示します。




図12.13 タイマYのブロック図





図12.14 タイマY関連のレジスタ(1)

プリスケラY



シンボル アドレス リセット時
PREY 008116番地 FF16

機 能	設定可能値	RW
• タイマモード 内部カウントソースをカウント	0016 ~ FF16	RW
• プログラマブル波形発生モード 内部カウントソースをカウント	0016 ~ FF16 (注1)	RW

注1. 波形拡張機能を使用するときは、“0016”を設定してください。

タイマYセカンダリ



シンボル アドレス リセット時
TYSC 008216番地 FF16

機 能	設定可能値	RW
• タイマモード 無効	—	-
• プログラマブル波形発生モード プリスケラYのアンダフローをカウント(注1)	0016 ~ FF16	WO (注2)

注1. タイマYプライマリとタイマYセカンダリは交互にタイマYにリロードされ、カウントを行います。

注2. カウント値は、セカンダリ期間カウント中でもタイマYプライマリを読み出すことで読み出し可能です。

タイマYプライマリ




シンボル アドレス リセット時
TYPR 008316番地 FF16

機 能	設定可能値	RW
• タイマモード プリスケラYのアンダフローをカウント	0016 ~ FF16	RW
• プログラマブル波形発生モード プリスケラYのアンダフローをカウント(注1)	0016 ~ FF16	RW

注1. タイマYプライマリとタイマYセカンダリと交互にタイマYにリロードされ、カウントを行います。

タイマY、Z出力制御レジスタ



シンボル アドレス リセット時
TZOC 008A16番地 XXXXX0002

ビットシンボル	ビット名	機 能	RW
TZOS	タイマZワンショット 開始ビット(注1)	0: ワンショット停止 1: ワンショット開始	RW
TYOCNT	タイマYプログラマブル 波形発生出力切替ビット(注2)	0: プログラマブル波形出力 1: P32ポートレジスタの値を出力	RW
TZOCNT	タイマZプログラマブル 波形発生出力切替ビット(注2)	0: プログラマブル波形出力 1: P31ポートレジスタの値を出力	RW
何も配置されていない。 書き込む場合、“0”を書き込んでください。読み出した場合、その値は“0”。			-

注1. ワンショット波形出力終了後、自動的に“0”にクリアされます。ワンショット波形中に、カウント開始フラグをクリアすることで波形出力を停止した場合、その後プログラムでこのビットを“0”にしてください。

注2. プログラマブル波形発生モード時のみ有効です。

図12.15 タイマY関連のレジスタ(2)

タイマY、Z波形出力制御レジスタ

シンボル PUM								アドレス 0084 ₁₆ 番地		リセット時 00 ₁₆	
b7	b6	b5	b4	b3	b2	b1	b0	ビットシンボル	ビット名	機 能	RW
								TYPUM0	タイマYプライマリ 波形拡張制御ビット	0：波形拡張なし 1：波形拡張あり(注1)	RW
								TYPUM1	タイマYセカンダリ 波形拡張制御ビット	0：波形拡張なし 1：波形拡張あり(注1)	RW
								TZPUM0	タイマZプライマリ 波形拡張制御ビット	0：波形拡張なし 1：波形拡張あり(注2)	RW
								TZPUM1	タイマZセカンダリ 波形拡張制御ビット	0：波形拡張なし 1：波形拡張あり(注2)	RW
								TYOPL	タイマYアウトプット レベルラッチ	動作モードによって機能が異なる	RW
								TZOPL	タイマZアウトプット レベルラッチ	動作モードによって機能が異なる	RW
								INOSTG	INT ₀ 端子ワンショット トリガ制御ビット (タイマZ)	0：INT ₀ 端子ワンショットトリガ無効 1：INT ₀ 端子ワンショットトリガ有効 (注3)	RW
								INOSEG	INT ₀ 端子ワンショット トリガ極性選択ビット (タイマZ) (注4)	0：立ち下がりエッジトリガ 1：立ち上がりエッジトリガ	RW

注1. このビットを“1”にするときは、必ずプリスケアラYレジスタに“0016”を設定してください。

注2. このビットを“1”にするときは、必ずプリスケアラZレジスタに“0016”を設定してください。

注3. このビットを“1”にするときは、INT₀入力許可ビット(0096₁₆番地、ビット0)、INT₀入力極性選択ビット(0096₁₆番地、ビット1)、INT₀入力フィルタ選択ビット(001E₁₆番地、ビット0、1)およびINT₀端子ワンショットトリガ極性選択ビットを設定後に“1”にしてください。

注4. このビットはINT₀入力極性選択ビット(0096₁₆番地、ビット1)が“0”(片エッジ)のときのみ有効です。

タイマカウントソース設定レジスタ

シンボル TCSS								アドレス 008E ₁₆ 番地		リセット時 00 ₁₆	
b7	b6	b5	b4	b3	b2	b1	b0				

注1. カウント動作中にカウントソースを切り替えないでください。

カウントソースを切り替える場合は、一度タイマのカウントを停止してください。

注2. カウントソースにf₁を選択する場合は、波形拡張機能は使用できません。

注3. オンチップオシレータ出力を選択する場合は、システムクロック制御レジスタ 1 (0007₁₆番地)のオンチップオシレータ発振許可ビット(CM14)を発振許可に設定してください。

注4. カウントソースにタイマYアンダフローおよびf₁を選択する場合は、波形拡張機能は使用できません。

タイマYアンダフローはタイマYプライマリのアンダフロー、タイマYセカンダリのアンダフローの両方をカウントします。

図12.16 タイマY関連のレジスタ(3)

12.3.1 タイマモード

内部で生成されたカウントソースをカウントするモードです。タイマモード時、タイマYセカンダリは使用しません。

表12.8にタイマモードの仕様を、図12.17にタイマモード時のタイマY、ZモードレジスタおよびタイマY、Z波形出力制御レジスタを示します。

表12.8 タイマモードの仕様

項 目	仕 様
カウントソース	f ₁ 、f ₈ 、オンチップオシレータ出力、fc ₃₂
カウント動作	● ダウンカウント ● アンダフロー時リロードレジスタの内容をリロードしてカウントを継続 (タイマYのアンダフロー時はタイマYプライマリリロードレジスタの内容をリロード) ● カウント停止時、リロードレジスタの内容をリロードし停止
分周比	$\frac{1}{(n+1) \times (m+1)}$ n:プリスケアラYの設定値、m:タイマYプライマリの設定値
カウント開始条件	カウント開始フラグへの'1'書き込み
カウント停止条件	カウント開始フラグへの'0'書き込み(注1)
割り込み要求発生タイミング	タイマYのアンダフロー時
TYOUT端子機能	プログラマブル入出力ポート
タイマの読み出し	タイマYプライマリレジスタ、プリスケアラYレジスタを読み出すと、それぞれカウント値が読み出される
タイマの書き込み	タイマYプライマリレジスタ、プリスケアラYレジスタに書き込むと、それぞれリロードレジスタおよびカウンタの両方に書き込まれるか、またはリロードレジスタのみに書き込まれる(ソフトウェアで選択)
選択機能	● タイマY書き込み制御機能(注2) タイマYプライマリレジスタ、プリスケアラYレジスタに書き込んだ時、それぞれリロードレジスタおよびカウンタの両方に書き込まれるか、またはリロードレジスタのみに書き込まれるかを選択可

注1．カウント停止時、タイマY割り込み要求ビットが'1'になり、割り込みが発生する可能性があります。カウント停止前に、割り込みを禁止してください。また、カウントを再度開始する前にタイマY割り込み要求ビットを'0'にしてください。

注2．下記2項の条件が重なった状態でタイマYまたはプリスケアラYに書き込みを行うと、タイマY割り込み要求ビットが'1'になり、割り込みが発生します。

- ・タイマY書き込み制御ビット(0080₁₆番地のビット2)が'0' (リロードレジスタおよびカウンタへの同時書き込み)
- ・タイマYカウント開始フラグ(0080₁₆番地のビット3)が'1' (カウント開始)

上記の状態でタイマYまたはプリスケアラYに書き込みを行う場合は、書き込む前に割り込みを禁止してください。

タイマY、Zモードレジスタ

b7	b6	b5	b4	b3	b2	b1	b0
						0	0

シンボル
TYZMR

アドレス
0080₁₆番地

リセット時
000000X0₂

ビットシンボル	ビット名	機 能	RW
TYMOD0	タイマY動作モードビット	0: タイマモード	RW
何も配置されていない。 書き込む場合、“0”を書き込んでください。読み出した場合、その値は不定。			-
TYWC	タイマY書き込み 制御ビット	0: リロードレジスタおよびカウンタへ 同時書き込み(注1) 1: リロードレジスタのみ書き込み	RW
TYS	タイマYカウント 開始フラグ	0: カウント停止(注2) 1: カウント開始	RW
TZMOD0	タイマZ関連ビット		RW
TZMOD1			RW
TZWC			RW
TZS			RW

注1. このビットが“0”の場合、タイマYカウント中にプリスケラYに書き込みを行うと、同時にタイマYはリロードレジスタの内容をリロードします。

注2. このビットを“0”にクリアした時、タイマはリロードレジスタの内容をリロードし停止します。
タイマのカウント値は、タイマ停止前に読み出してください。

タイマY、Z波形出力制御レジスタ

b7	b6	b5	b4	b3	b2	b1	b0

シンボル
PUM

アドレス
0084₁₆番地

リセット時
00₁₆

ビットシンボル	ビット名	機 能	RW
TYPUM0	タイマYプライマリ 波形拡張制御ビット	タイマモードでは無効	RW
TYPUM1	タイマYセカンダリ 波形拡張制御ビット	タイマモードでは無効	RW
TZPUM0	タイマZ関連ビット		RW
TZPUM1			RW
TYOPL	タイマYアウトプット レベルラッチ	タイマモードでは無効	RW
TZOPL	タイマZ関連ビット		RW
INOSTG			RW
INOSEG			RW

図12.17 タイマモード時のタイマY、ZモードレジスタおよびタイマY、Z波形出力制御レジスタ

12.3.2 プログラマブル波形発生モード

タイマYプライマリとタイマYセカンダリの設定値を交互にカウントし、タイマYプライマリまたはタイマYセカンダリがアンダフローするごとに、極性を反転したパルスをTYOUT端子から出力するモードです。カウント開始時は、タイマYプライマリに設定した値からカウントを行います。

表12.9にプログラマブル波形発生モードの仕様を、図12.18にプログラマブル波形発生モード時のタイマY、ZモードレジスタおよびタイマY、Z波形出力制御レジスタを、図12.19に動作例を示します。

表12.9 プログラマブル波形発生モードの仕様

項 目	仕 様
カウントソース	f1、f8、オンチップオシレータ出力、fc32
カウント動作	● ダウンカウント ● アンダフロー時プライマリリロードレジスタとセカンダリリロードレジスタの内容を交互にリロードしてカウントを継続 ● カウント停止時、リロードレジスタの内容をリロードし停止
周波数	f_i $\frac{(n+1) \times ((m+1)+(l+1))}{(n+1) \times ((m+1)+(l+1))}$ n:プリスケラYの設定値、m:タイマYプライマリの設定値、l:タイマYセカンダリの設定値
カウント開始条件	カウント開始フラグへの'1'書き込み
カウント停止条件	カウント開始フラグへの'0'書き込み(注1)
割り込み要求発生タイミング	セカンダリ期間のタイマYのアンダフロー時
TYOUT端子機能	パルス出力(注2)
タイマの読み出し	タイマYプライマリレジスタ、プリスケラYレジスタを読み出すと、それぞれカウント値が読み出される(注3)
タイマの書き込み	タイマYプライマリレジスタ、タイマYセカンダリレジスタ、プリスケラYレジスタに書き込むと、それぞれリロードレジスタのみに書き込まれる(注4)
選択機能	● アウトプットレベルラッチ選択機能 プライマリ期間、セカンダリ期間のカウント中の波形の出力レベルを選択可能 ● プログラマブル波形発生出力切り替え機能(注5) プログラマブル波形出力またはポートP32レジスタの出力を切り替え可能 ● 波形拡張機能(注6) 波形出力のプライマリ期間、セカンダリ期間をそれぞれカウントソースの0.5サイクル分拡張可能 波形拡張時の周波数：$2 \times f_i / ((2 \times (m+1)) + (2 \times (l+1)) + TYPUM0 + TYPUM1)$ デューティ：$(2 \times (m+1) + TYPUM0) / ((2 \times (m+1) + TYPUM0) + (2 \times (l+1) + TYPUM1))$ m:タイマYプライマリの設定値、l:タイマYセカンダリの設定値 TYPUM0:タイマYプライマリ波形拡張制御ビット TYPUM1:タイマYセカンダリ波形拡張制御ビット

注1．カウント停止時、タイマY割り込み要求ビットが'1'になり、割り込みが発生する可能性があります。カウント停止前に割り込みを禁止してください。また、カウントを再度開始する前にタイマY割り込み要求ビットを'0'にしてください。

注2．カウント停止時の端子出力は、セカンダリ期間の出力レベルです。

注3．セカンダリ期間をカウント中でも、タイマYプライマリレジスタを読み出してください。

注4．タイマYプライマリレジスタへの書き込み動作より、タイマYプライマリレジスタ、タイマYセカンダリレジスタ、および波形拡張ビットに設定した値が有効になります。波形の出力は、タイマYプライマリレジスタへの書き込み後、次のプライマリ期間から設定値が反映されます。

注5．出力が切り替わるタイミングは、タイマYセカンダリのアンダフローに同期します。

注6．波形拡張機能を使用するときは、プリスケラYレジスタには'0016'を設定してください。

タイマY、Zモードレジスタ

b7	b6	b5	b4	b3	b2	b1	b0
					1	1	1

シンボル
TYZMR

アドレス
0080₁₆番地

リセット時
000000X0₂

ビットシンボル	ビット名	機 能	RW
TYMOD0	タイマY動作モードビット	1: プログラマブル波形発生モード (注1)	RW
	何も配置されていない。 書き込む場合、“0”を書き込んでください。読み出した場合、その値は不定。		-
TYWC	タイマY書き込み制御ビット	1: プログラマブル波形発生モードでは “1”に設定してください。	RW
TYS	タイマYカウント 開始フラグ	0: カウント停止(注2) 1: カウント開始	RW
TZMOD0	タイマZ関連ビット		RW
TZMOD1			RW
TZWC			RW
TZS			RW

注1. P3₂は方向レジスタの値に無関係に出力になります。

注2. このビットを“0”にクリアした時、タイマはリロードレジスタの内容をリロードし停止します。
タイマのカウント値は、タイマ停止前に読み出してください。

タイマY、Z波形出力制御レジスタ

b7	b6	b5	b4	b3	b2	b1	b0

シンボル
PUM

アドレス
0084₁₆番地

リセット時
00₁₆

ビットシンボル	ビット名	機 能	RW
TYPUM0	タイマYプライマリ 波形拡張制御ビット	0: 波形拡張なし 1: 波形拡張あり(注1, 2)	RW
TYPUM1	タイマYセカンダリ 波形拡張制御ビット	0: 波形拡張なし 1: 波形拡張あり(注1, 2)	RW
TZPUM0	タイマZ関連ビット		RW
TZPUM1			RW
TYOPL	タイマYアウトプット レベルラッチ	0: タイマYプライマリによる“H”期間とタイマYセカンダリによる“L”期間を出力、 タイマ停止時は“L”を出力 1: タイマYプライマリによる“L”期間とタイマYセカンダリによる“H”期間を出力、 タイマ停止時は“H”を出力	RW
TZOPL	タイマZ関連ビット		RW
INOSTG			RW
INOSEG			RW

注1. このビットを“1”にするときは、必ずプリスケアラYレジスタに“00₁₆”を設定してください。

注2. カウントソースにf₁を選択する場合は、波形拡張機能は使用できません。

図12.18 プログラマブル波形発生モード時のタイマY、ZモードレジスタおよびタイマY、Z波形出力制御レジスタ




図12.19 プログラマブル波形発生モード時のタイマYの動作例

■ プログラマブル波形発生出力切り替え機能

タイマYプログラマブル波形出力切替ビット(008A₁₆番地のビット1)を“0”に設定すると、タイマYセカンダリのアンダフローに同期してTYOUTの出力を反転します。

“1”に設定すると、タイマYセカンダリのアンダフローに同期して、ポートP32レジスタの値をTYOUTから出力します。

12.4 タイマZ

タイマZは、8ビットプリスケラ付き8ビットタイマです。タイマZは、リロードレジスタとしてタイマZプライマリ、タイマZセカンダリの2つのレジスタを持ちます。タイマZは、次の4種類のモードがあります。

- ・ タイマモード

・ プログラマブル波形発生モード

・ プログラマブルワンショット発生モード

・ プログラマブルウェイトワンショット発生モード
- 内部カウントソース(クロック源)またはタイマYのアンダフローをカウントするモード

任意のパルス幅を連続して出力するモード

ワンショットパルスを出力するモード

ディレイドワンショットパルスを出力するモード

図12.20にタイマZのブロック図を、図12.21～図12.24にタイマZ関連のレジスタを示します。




図12.20 タイマZのブロック図

タイマY、Zモードレジスタ									
b7	b6	b5	b4	b3	b2	b1	b0	シンボル	アドレス
								TYZMR	008016番地
								リセット時	000000X02
								ビットシンボル	ビット名
								機能	RW
								TYMOD0	タイマY動作モードビット
									0: タイマモード 1: プログラマブル波形発生モード(注1)
									何も配置されていない。 書き込む場合、"0"を書き込んでください。読み出した場合、その値は不定。
								TYWC	タイマY書き込み 制御ビット
									動作モードによって機能が異なる
								TYS	タイマYカウント 開始フラグ
									0: カウント停止(注2) 1: カウント開始
								TZMOD0	タイマZ動作モードビット (注3)
									b5 b4 00: タイマモード 01: プログラマブル波形発生モード 10: プログラマブルワンショット 発生モード 11: プログラマブルウェイト ワンショット発生モード
								TZMOD1	
								TZWC	タイマZ書き込み 制御ビット
									動作モードによって機能が異なる
								TZS	タイマZカウント 開始フラグ
									0: カウント停止(注2) 1: カウント開始

注1. プログラマブル波形発生モード選択時、P32は方向レジスタの値に無関係に出力になります。
注2. このビットを"0"にクリアした時、タイマはリロードレジスタの内容をリロードし停止します。
タイマのカウント値は、タイマ停止前に読み出してください。
注3. タイマZ動作モードビットを"01"、"10"、"11"選択時は、P31は方向レジスタの値に無関係に出力になります。

図12.21 タイマZ関連のレジスタ(1)

プリスケアラZ

b7	b0

シンボル
PREZアドレス
0085₁₆番地リセット時
FF₁₆

機 能	設定可能値	RW
タイマモード 内部カウントソース、またはタイマYアングフローをカウント	00 ₁₆ ~ FF ₁₆	RW
プログラマブル波形発生モード 内部カウントソース、またはタイマYアングフローをカウント	00 ₁₆ ~ FF ₁₆ (注1)	RW
プログラマブルワンショット発生モード 内部カウントソース、またはタイマYアングフローをカウント	00 ₁₆ ~ FF ₁₆ (注1)	RW
プログラマブルウェイトワンショット発生モード 内部カウントソース、またはタイマYアングフローをカウント	00 ₁₆ ~ FF ₁₆ (注1)	RW

注1. 波形拡張機能を使用するときは、“00₁₆”を設定してください。

タイマZセカンダリ

b7	b0

シンボル
TZSCアドレス
0086₁₆番地リセット時
FF₁₆

機 能	設定可能値	RW
タイマモード 無効	—	-
プログラマブル波形発生モード プリスケアラZのアングフローをカウント(注1)	00 ₁₆ ~ FF ₁₆	WO (注2)
プログラマブルワンショット発生モード 無効	—	-
プログラマブルウェイトワンショット発生モード プリスケアラZのアングフローをカウント (ワンショット幅をカウント)	00 ₁₆ ~ FF ₁₆	WO

注1. タイマZプライマリとタイマZセカンダリは交互にタイマZにリロードされ、カウントを行います。

注2. カウント値は、セカンダリ期間カウント中でもタイマZプライマリを読み出すことで読み出し可能です。

タイマZプライマリ

b7	b0

シンボル
TZPRアドレス
0087₁₆番地リセット時
FF₁₆

機 能	設定可能値	RW
タイマモード プリスケアラZのアングフローをカウント	00 ₁₆ ~ FF ₁₆	RW
プログラマブル波形発生モード プリスケアラZのアングフローをカウント(注1)	00 ₁₆ ~ FF ₁₆	RW
プログラマブルワンショット発生モード プリスケアラZのアングフローをカウント (ワンショット幅をカウント)	00 ₁₆ ~ FF ₁₆	RW
プログラマブルウェイトワンショット発生モード プリスケアラZのアングフローをカウント (ウェイト期間をカウント)	00 ₁₆ ~ FF ₁₆	RW

注1. タイマZプライマリとタイマZセカンダリと交互にタイマZにリロードされ、カウントを行います。

図12.22 タイマZ関連のレジスタ(2)

タイマY、Z波形出力制御レジスタ

b7b6b5b4b3b2b1b0								シンボル PUM	アドレス 0084 ₁₆ 番地	リセット時 00 ₁₆	
								ビットシンボル	ビット名	機 能	RW
								TYPUM0	タイマYプライマリ 波形拡張制御ビット	0: 波形拡張なし 1: 波形拡張あり(注1)	RW
								TYPUM1	タイマYセカンダリ 波形拡張制御ビット	0: 波形拡張なし 1: 波形拡張あり(注1)	RW
								TZPUM0	タイマZプライマリ 波形拡張制御ビット	0: 波形拡張なし 1: 波形拡張あり(注2)	RW
								TZPUM1	タイマZセカンダリ 波形拡張制御ビット	0: 波形拡張なし 1: 波形拡張あり(注2)	RW
								TYOPL	タイマYアウトプット レベルラッチ	動作モードによって機能が異なる	RW
								TZOPL	タイマZアウトプット レベルラッチ	動作モードによって機能が異なる	RW
								INOSTG	INT ₀ 端子ワンショット トリガ制御ビット (タイマZ)	0: INT ₀ 端子ワンショットトリガ無効 1: INT ₀ 端子ワンショットトリガ有効 (注3)	RW
								INOSEG	INT ₀ 端子ワンショット トリガ極性選択ビット (タイマZ) (注4)	0: 立ち下がりエッジトリガ 1: 立ち上がりエッジトリガ	RW

注1. このビットを“1”にするときは、必ずプリスケアラレジスタに“0016”を設定してください。

注2. このビットを“1”にするときは、必ずプリスケアラレジスタに“0016”を設定してください。

注3. このビットを“1”にするときは、INT₀入力許可ビット(0096₁₆番地、ビット0)、INT₀入力極性選択ビット(0096₁₆番地、ビット1)、INT₀入力フィルタ選択ビット(001E₁₆番地、ビット0、1)およびINT₀端子ワンショットトリガ極性選択ビットを設定後に“1”にしてください。

注4. このビットはINT₀入力極性選択ビット(0096₁₆番地、ビット1)が“0”(片エッジ)のときのみ有効です。

タイマカウントソース設定レジスタ

シンボル TCSS								アドレス 008E ₁₆ 番地		リセット時 00 ₁₆		
ビットシンボル								ビット名		機 能		RW
b7 b6 b5 b4 b3 b2 b1 b0 </												

注1. カウント動作中にカウントソースを切り替えないでください。

カウントソースを切り替える場合は、一度タイマのカウントを停止してください。

注2. カウントソースにf₁を選択する場合は、波形拡張機能は使用できません。


注3. オンチップオシレータ出力を選択する場合は、システムクロック制御レジスタ 1 (0007₁₆番地)のオンチップオシレータ発振許可ビット(CM14)を発振許可に設定してください。

注4. カウントソースにタイマYアンダフローおよびf₁を選択する場合は、波形拡張機能は使用できません。

タイマYアンダフローはタイマYプライマリのアンダフロー、タイマYセカンダリのアンダフローの両方をカウントします。

図12.23 タイマZ関連のレジスタ(3)

タイマY、Z出力制御レジスタ


シンボル
TYZOCアドレス
008A₁₆番地リセット時
XXXXX000₂

ビットシンボル	ビット名	機 能	RW
TZOS	タイマZワンショット 開始ビット(注1)	0: ワンショット停止 1: ワンショット開始	RW
TYOCNT	タイマYプログラマブル 波形発生出力切替ビット(注2)	0: プログラマブル波形出力 1: P3 ₂ ポートレジスタの値を出力	RW
TZOCNT	タイマZプログラマブル 波形発生出力切替ビット(注2)	0: プログラマブル波形出力 1: P3 ₁ ポートレジスタの値を出力	RW
何も配置されていない。 書き込む場合、“0”を書き込んでください。読み出した場合、その値は“0”。			-

注1. ワンショット波形出力終了後、自動的に“0”にクリアされます。ワンショット波形出力中に、カウント開始フラグをクリアして波形出力を停止した場合は、その後プログラムでこのビットを“0”にしてください。


注2. プログラマブル波形発生モード時のみ有効です。

外部入力許可レジスタ

シンボル
INTENアドレス
0096₁₆番地リセット時
00₁₆

ビットシンボル	ビット名	機 能	RW
INT0EN	INT ₀ 入力許可ビット(注1)	0: 禁止 1: 許可	RW
INT0PL	INT ₀ 入力極性選択ビット(注1)	0: 片エッジ 1: 両エッジ	RW
INT1EN	INT ₁ 入力許可ビット	0: 禁止 1: 許可	RW
INT1PL	INT ₁ 入力極性選択ビット	0: 片エッジ 1: 両エッジ	RW
INT2EN	INT ₂ 入力許可ビット	0: 禁止 1: 許可	RW
INT2PL	INT ₂ 入力極性選択ビット	0: 片エッジ 1: 両エッジ	RW
INT3EN	INT ₃ 入力許可ビット	0: 禁止 1: 許可	RW
INT3PL	INT ₃ 入力極性選択ビット	0: 片エッジ 1: 両エッジ	RW

注1. このビットはINT₀端子ワンショットトリガ制御ビット(0084₁₆番地、ビット6)が“0”(INT₀端子ワンショットトリガ無効)の状態書き換えてください。

INT₀入力フィルタ選択レジスタシンボル
INT0Fアドレス
001E₁₆番地リセット時
XXXXX000₂

ビットシンボル	ビット名	機 能	RW
INT0F0	INT ₀ 入力フィルタ選択ビット	b ₁ b ₀ 00: フィルタなし	RW
INT0F1		01: f ₁ サンプリングでフィルタあり 10: f ₀ サンプリングでフィルタあり 11: f ₃₂ サンプリングでフィルタあり	RW
INT0F2	UART0受信ハードウェア 割り込み許可ビット(注1)	0: 禁止 1: 許可	RW
何も配置されていない。 書き込む場合、書き込めない。読み出した場合、その内容は不明。			-

注1. デバッガ専用割り込みです。

図12.24 タイマZ関連のレジスタ(4)

12.4.1 タイマモード

内部で生成されたカウントソースまたはタイマYのアンダフローをカウントするモードです。タイマモード時、タイマZセカンダリは使用しません。

表12.10にタイマモードの仕様を、図12.25にタイマモード時のタイマY、ZモードレジスタおよびタイマY、Z波形出力制御レジスタを示します。

表12.10 タイマモードの仕様

項 目	仕 様
カウントソース	f1、f8、タイマYアンダフロー、fc32
カウント動作	● ダウンカウント ● アンダフロー時リロードレジスタの内容をリロードしてカウントを継続 (タイマZのアンダフロー時はタイマZプライマリリロードレジスタの内容をリロード) ● カウント停止時、リロードレジスタの内容をリロードし停止
分周比	$\frac{1}{(n+1) \times (m+1)}$ n:プリスケアラZの設定値、m:タイマZプライマリの設定値
カウント開始条件	カウント開始フラグへの'1'書き込み
カウント停止条件	カウント開始フラグへの'0'書き込み(注1)
割り込み要求発生タイミング	タイマZのアンダフロー時
TZOUT端子機能	プログラマブル入出力ポート
INT0端子機能	プログラマブル入出力ポート、または外部割り込み入力端子
タイマの読み出し	タイマZプライマリレジスタ、プリスケアラZレジスタを読み出すと、それぞれカウント値が読み出される
タイマの書き込み	タイマZプライマリレジスタ、プリスケアラZレジスタに書き込むと、それぞれリロードレジスタおよびカウンタの両方に書き込まれるか、またはリロードレジスタのみに書き込まれる(ソフトウェアで選択)
選択機能	● タイマZ書き込み制御機能(注2) タイマZプライマリレジスタ、プリスケアラZレジスタに書き込んだ時、それぞれリロードレジスタおよびカウンタの両方に書き込まれるか、またはリロードレジスタのみに書き込まれるかを選択可

注1．カウント停止時、タイマZ割り込み要求ビットが'1'になり、割り込みが発生する可能性があります。カウント停止前に、割り込みを禁止してください。また、カウントを再度開始する前にタイマZ割り込み要求ビットを'0'にしてください。

注2．下記2項の条件が重なった状態でタイマZまたはプリスケアラZに書き込みを行うと、タイマZ割り込み要求ビットが'1'になり、割り込みが発生します。

- ・タイマZ書き込み制御ビット(0080₁₆番地のビット6)が'0' (リロードレジスタおよびカウンタへの同時書き込み)
- ・タイマZカウント開始フラグ(0080₁₆番地のビット7)が'1' (カウント開始)

上記の状態でタイマZまたはプリスケアラZに書き込みを行う場合は、書き込む前に割り込みを禁止してください。

タイマY、Zモードレジスタ

b7	b6	b5	b4	b3	b2	b1	b0
		0	0				X

シンボル
TYZMRアドレス
0080₁₆番地リセット時
000000X0₂

ビットシンボル	ビット名	機 能	RW
TYMOD0	タイマY関連ビット		RW
何も配置されていない。 書き込む場合、“0”を書き込んでください。読み出した場合、その値は不定。			-
TYWC	タイマY関連ビット		RW
TYS			RW
TZMOD0	タイマZ動作モードビット	b5 b4 00: タイマモード	RW
TZMOD1			RW
TZWC	タイマZ書き込み 制御ビット	0: リロードレジスタおよびカウンタへ 同時書き込み(注1) 1: リロードレジスタのみ書き込み	RW
TZS	タイマZカウント 開始フラグ	0: カウント停止(注2) 1: カウント開始	RW

注1. このビットが“0”の場合、タイマZカウント中にプリスケアラZに書き込みを行うと、同時にタイマZはリロードレジスタの内容をリロードします。

注2. このビットを“0”にクリアした時、タイマはリロードレジスタの内容をリロードし停止します。タイマのカウント値は、タイマ停止前に読み出してください。

タイマY、Z波形出力制御レジスタ

b7	b6	b5	b4	b3	b2	b1	b0

シンボル
PUMアドレス
0084₁₆番地リセット時
00₁₆

ビットシンボル	ビット名	機 能	RW
TYPUM0	タイマY関連ビット		RW
TYPUM1			RW
TZPUM0	タイマZプライマリ 波形拡張制御ビット	タイマモードでは無効	RW
TZPUM1	タイマZセカンダリ 波形拡張制御ビット	タイマモードでは無効	RW
TYOPL	タイマY関連ビット		RW
TZOPL	タイマZアウトプット レベルラッチ	タイマモードでは無効	RW
INOSTG	$\overline{\text{INT}}_0$ 端子ワンショット トリガ制御ビット	タイマモードでは無効	RW
INOSTG	$\overline{\text{INT}}_0$ 端子ワンショット トリガ極性制御ビット	タイマモードでは無効	RW

図12.25 タイマモード時のタイマY、ZモードレジスタおよびタイマY、Z波形出力制御レジスタ

12.4.2 プログラマブル波形発生モード

タイマZプライマリとタイマZセカンダリの設定値を交互にカウントし、タイマZプライマリまたはタイマZセカンダリがアンダフローするごとに、極性を反転したパルス TZOUT 端子から出力するモードです。カウント開始時は、タイマZプライマリに設定した値からカウントを行います。

表12.11にプログラマブル波形発生モードの仕様を、図12.26にプログラマブル波形発生モード時のタイマY、ZモードレジスタおよびタイマY、Z波形出力制御レジスタを示します。

タイマZのプログラマブル波形発生モードは、タイマYのプログラマブル波形発生モードと同様の動作を行いますので、動作例は「図12.19 プログラマブル波形発生モード時のタイマYの動作例」を参照してください。

表12.11 プログラマブル波形発生モードの仕様

項 目	仕 様
カウントソース	f ₁ 、f ₈ 、タイマYアンダフロー、fc32
カウント動作	● ダウンカウント ● アンダフロー時プライマリリロードレジスタとセカンダリリロードレジスタの内容を交互にリロードしてカウントを継続 ● カウント停止時、リロードレジスタの内容をリロードし停止
周波数	f_i $\frac{1}{(n+1) \times ((m+1)+(l+1))}$ n: プリスケアラZの設定値、m: タイマZプライマリの設定値、l: タイマZセカンダリの設定値
カウント開始条件	カウント開始フラグへの '1' 書き込み
カウント停止条件	カウント開始フラグへの '0' 書き込み(注1)
割り込み要求発生タイミング	セカンダリ期間のタイマZのアンダフロー時
TZOUT端子機能	パルス出力(注2)
INT0端子機能	プログラマブル入出力ポート、または外部割り込み入力端子
タイマの読み出し	タイマZプライマリレジスタ、プリスケアラZレジスタを読み出すと、それぞれカウント値が読み出される(注3)
タイマの書き込み	タイマZプライマリレジスタ、タイマZセカンダリレジスタ、プリスケアラZレジスタに書き込むと、それぞれリロードレジスタのみに書き込まれる(注4)
選択機能	● アウトプットレベルラッチ選択機能 プライマリ期間、セカンダリ期間のカウント中の波形の出力レベルを選択可能 ● プログラマブル波形発生切り替え機能(注5) プログラマブル波形出力またはポートP32レジスタの出力を切り替え可能 ● 波形拡張機能(注6) 波形出力のプライマリ期間、セカンダリ期間をそれぞれカウントソースの0.5サイクル分拡張可能 波形拡張時の周波数: $2 \times f_i / ((2 \times (m+1)) + (2 \times (l+1)) + TZPUM0 + TZPUM1)$ デューティ: $(2 \times (m+1) + TZPUM0) / ((2 \times (m+1) + TZPUM0) + (2 \times (l+1) + TZPUM1))$ m: タイマZプライマリの設定値、l: タイマZセカンダリの設定値 TZPUM0: タイマZプライマリ波形拡張制御ビット TZPUM1: タイマZセカンダリ波形拡張制御ビット

注1．カウント停止時、タイマZ割り込み要求ビットが '1' になり、割り込みが発生する可能性があります。カウント停止前に割り込みを禁止してください。また、カウントを再度開始する前にタイマZ割り込み要求ビットを '0' にしてください。

注2．カウント停止時の端子出力は、セカンダリ期間の出力レベルです。

注3．セカンダリ期間をカウント中でも、タイマZプライマリレジスタを読み出してください。

注4．タイマZプライマリレジスタへの書き込み動作より、タイマZプライマリレジスタ、タイマZセカンダリレジスタ、および波形拡張ビットに設定した値が有効になります。波形の出力は、タイマZプライマリレジスタへの書き込み後、次のプライマリ期間から設定値が反映されます。

注5．出力が切り替わるタイミングはタイマZセカンダリのアンダフローに同期します。

注6．波形拡張機能を使用するときは、プリスケアラZレジスタには '0016' を設定してください。

カウントソースにタイマYアンダフローまたは f₁ を選択する場合、波形拡張機能は使用できません。

タイマY、Zモードレジスタ

b7	b6	b5	b4	b3	b2	b1	b0
	1	0	1			X	

シンボル
TYZMR

アドレス
0080₁₆番地

リセット時
000000X0₂

ビットシンボル	ビット名	機 能	RW
TYMOD0	タイマY関連ビット		RW
何も配置されていない。 書き込む場合、“0”を書き込んでください。読み出した場合、その値は不定。			-
TYWC	タイマY関連ビット		RW
TYS			RW
TZMOD0	タイマZ動作モードビット	b5 b4 0 1：プログラマブル波形発生モード (注1)	RW
TZMOD1			RW
TZWC	タイマZ書き込み制御ビット	1：プログラマブル波形発生モードでは “1”に設定してください。	RW
TZS	タイマZカウント 開始フラグ	0：カウント停止(注2) 1：カウント開始	RW

注1 . プログラマブル波形発生モード選択時、P3₁は方向レジスタの値に無関係に出力になります。

注2 . このビットを“0”にクリアした時、タイマはリロードレジスタの内容をリロードし停止します。タイマのカウント値は、タイマ停止前に読み出してください。

タイマY、Z波形出力制御レジスタ

b7	b6	b5	b4	b3	b2	b1	b0

シンボル
PUM

アドレス
0084₁₆番地

リセット時
00₁₆

ビットシンボル	ビット名	機 能	RW
TYPUM0	タイマY関連ビット		RW
TYPUM1			RW
TZPUM0	タイマZプライマリ 波形拡張制御ビット	0 : 波形拡張なし 1 : 波形拡張あり(注1)	RW
TZPUM1	タイマZセカンダリ 波形拡張制御ビット	0 : 波形拡張なし 1 : 波形拡張あり(注1)	RW
TYOPL	タイマY関連ビット		RW
TZOPL	タイマZアウトプット レベルラッチ	0 : タイマZプライマリによる“H”期間とタイマZセカンダリによる“L”期間を出力、 タイマ停止時は“L”を出力 1 : タイマZプライマリによる“L”期間とタイマZセカンダリによる“H”期間を出力、 タイマ停止時は“H”を出力	RW
INOSTG	INT ₀ 端子ワンショット トリガ制御ビット	プログラマブル波形発生モードでは 無効	RW
INOSEG	INT ₀ 端子ワンショット トリガ極性制御ビット	プログラマブル波形発生モードでは 無効	RW

注1 . このビットを“1”にするときは、必ずプリスケアラZレジスタに“00₁₆”を設定してください。

図12.26 プログラマブル波形発生モード時のタイマY、ZモードレジスタおよびタイマY、Z波形出力制御レジスタ

12.4.3 プログラマブルワンショット発生モード

ソフトウェアまたは外部トリガ(INT0端子の入力)により、ワンショットパルスをTZOUT端子から出力するモードです。トリガが発生するとその時点から任意の時間(タイマZプライマリの設定値)、1度だけタイマが動作します。プログラマブルワンショット発生モード時、タイマZセカンダリは使用しません。

表12.12にプログラマブルワンショット発生モードの仕様を、図12.27にプログラマブルワンショット発生モード時のタイマY、ZモードレジスタおよびタイマY、Z波形出力制御レジスタを、図12.28に動作例を示します。

表12.12 プログラマブルワンショット発生モードの仕様

項 目	仕 様
カウントソース	f1、f8、タイマYアンダフロー、fc32
カウント動作	●タイマZプライマリの設定値をダウンカウント ●アンダフロー時リロードレジスタの内容をリロードしてカウントを停止 ●カウント停止時、リロードレジスタの内容をリロードし停止
分周比	$\frac{1}{(n+1) \times (m+1)}$ n:プリスケアラZの設定値、m:タイマZプライマリの設定値
カウント開始条件	●タイマZワンショット開始ビットへの'1'書き込み(注1) ●INT0端子への有効トリガ入力(注2)
カウント停止条件	●カウントの値が0016になりリロードした後 ●カウント開始フラグへの'0'書き込み ●タイマZワンショット開始ビットへの'0'書き込み(注3)
割り込み要求発生タイミング	カウントの値が0016になるタイミング
TZOUT端子機能	パルス出力
INT0端子機能	プログラマブル入出力ポート、外部割り込み入力端子、または外部トリガ入力端子
タイマの読み出し	タイマZプライマリレジスタ、プリスケアラZレジスタを読み出すと、それぞれカウント値が読み出される
タイマの書き込み	タイマZプライマリレジスタ、プリスケアラZレジスタに書き込むと、それぞれリロードレジスタのみに書き込まれる(注4)
選択機能	●アウトプットレベルラッチ選択機能 ワンショットパルス波形の出力レベルを選択可能 ●INT0端子ワンショットトリガ制御機能および極性選択機能 INT0端子からのトリガ入力に対し有効/無効を選択可能、かつ有効トリガの極性を選択可能(立ち上がり、立ち下がり、両エッジ) ●波形拡張機能(注5) ワンショットパルス波形を、カウントソースの0.5サイクル分拡張可能 波形拡張時の分周比: $2/(n+1)/(2 \times (m+1)) + \text{TZPUM0}$ n:プリスケアラZの設定値、m:タイマZプライマリの設定値 TZPUM0:タイマZプライマリ波形拡張制御ビット

注1. カウント開始フラグが'1'に設定されている必要があります。

注2. カウント開始フラグが'1'、INT0入力許可ビット[INT0EN]が'1'、およびINT0端子ワンショットトリガ制御ビットが'1'に設定されている必要があります。

注3. カウント開始フラグまたはタイマZワンショット開始ビットへの'0'書き込みによるカウント停止時、タイマZ割り込み要求ビットが'1'になり、割り込みが発生する可能性があります。カウント停止前に、割り込みを禁止してください。また、カウントを再度開始する前にタイマZ割り込み要求ビットを'0'にしてください。

注4. 各設定値は、タイマZプライマリレジスタへの書き込み動作によって有効となり、タイマZプライマリレジスタへ書き込んだ次のワンショットパルスから一括して反映されます。

注5. 波形拡張機能を使用するときは、プリスケアラZレジスタには'0016'を設定してください。カウントソースにタイマYアンダフローまたはf1を選択する場合、波形拡張機能は使用できません。

タイマY、Zモードレジスタ

b7	b6	b5	b4	b3	b2	b1	b0
1	1	0				X	

シンボル
TYZMRアドレス
0080₁₆番地リセット時
000000X02

ビットシンボル	ビット名	機 能	RW
TYMOD0	タイマY関連ビット		RW
	何も配置されていない。 書き込む場合、“0”を書き込んでください。読み出した場合、その値は不定。		-
TYWC	タイマY関連ビット		RW
TYS			RW
TZMOD0	タイマZ動作モードビット	b5 b4 10: プログラマブルワンショット 発生モード (注1)	RW
TZMOD1			RW
TZWC	タイマZ書き込み制御ビット	1: プログラマブルワンショット発生 モードでは“1”に設定してください。	RW
TZS	タイマZカウント 開始フラグ	0: カウント停止 (注2) 1: カウント開始	RW

注1. プログラマブルワンショット発生モード選択時、P3₁は方向レジスタの値に無関係に出力になります。注2. このビットを“0”にクリアした時、タイマはリロードレジスタの内容をリロードし停止します。タイマのカウント値は、
タイマ停止前に読み出してください。

タイマY、Z波形出力制御レジスタ

b7	b6	b5	b4	b3	b2	b1	b0

シンボル
PUMアドレス
0084₁₆番地リセット時
00₁₆

ビットシンボル	ビット名	機 能	RW
TYPUM0	タイマY関連ビット		RW
TYPUM1			RW
TZPUM0	タイマZプライマリ 波形拡張制御ビット	0: 波形拡張なし 1: 波形拡張あり (注1)	RW
TZPUM1	タイマZセカンダリ 波形拡張制御ビット	プログラマブルワンショット発生モード では無効	RW
TYOPL	タイマY関連ビット		RW
TZOPL	タイマZアウトプット レベルラッチ	0: “H”レベルのワンショットパルス を出力、タイマ停止時は“L”を出力 1: “L”レベルのワンショットパルスを 出力、タイマ停止時は“H”を出力	RW
INOSTG	$\overline{\text{INT0}}$ 端子ワンショット トリガ制御ビット	0: $\overline{\text{INT0}}$ 端子ワンショットトリガ無効 1: $\overline{\text{INT0}}$ 端子ワンショットトリガ有効 (注2)	RW
INOSEG	$\overline{\text{INT0}}$ 端子ワンショット トリガ極性選択ビット (注3)	0: 立ち下がりエッジトリガ 1: 立ち上がりエッジトリガ	RW

注1. このビットを“1”にするときは、必ずプリスケアラZレジスタに“00₁₆”を設定してください。注2. このビットを“1”にするときは、 $\overline{\text{INT0}}$ 入力許可ビット(0096₁₆番地、ビット0)、 $\overline{\text{INT0}}$ 入力極性選択ビット(0096₁₆番地、ビット1)、 $\overline{\text{INT0}}$ 入力フィルタ選択ビット(001E₁₆番地、ビット0、1)および $\overline{\text{INT0}}$ 端子ワンショットトリガ極性選択ビットを設定後に“1”にしてください。注3. このビットは $\overline{\text{INT0}}$ 入力極性選択ビット(0096₁₆番地、ビット1)が“0”(片エッジ)のときのみ有効です。

図12.27 プログラマブルワンショット発生モード時のタイマY、ZモードレジスタおよびタイマY、Z波形出力制御レジスタ




図12.28 プログラマブルワンショット発生モード時の動作例

12.4.4 プログラマブルウェイトワンショット発生モード

ソフトウェアまたは外部トリガ($\overline{\text{INT0}}$ 端子の入力)により、一定時間後にワンショットパルスをTZOUT端子から出力するモードです。トリガが発生すると、その時点から任意の時間(タイマZプライマリの設定値)後、一度だけ任意の時間(タイマZセカンダリの設定値)パルス出力を行います。

表12.13にプログラマブルウェイトワンショット発生モードの仕様を、図12.29にプログラマブルウェイトワンショット発生モード時のタイマY、ZモードレジスタおよびタイマY、Z波形出力制御レジスタを、図12.30に動作例を示します。

表12.13 プログラマブルウェイトワンショット発生モードの仕様

項 目	仕 様
カウントソース	f1、f8、タイマYアンダフロー、fc32
カウント動作	● タイマZプライマリの設定値をダウンカウント ● タイマZプライマリのカウントがアンダフロー時、タイマZセカンダリの内容をリロードしてカウントを継続 ● タイマZセカンダリのカウントがアンダフロー時、タイマZプライマリの内容をリロードしてカウントを停止 ● カウント停止時、リロードレジスタの内容をリロードし停止
ウェイト時間	$(n+1) \times (m+1)/f_i$ n:プリスケアラZの設定値、m:タイマZプライマリの設定値
ワンショットパルス出力時間	$(n+1) \times (l+1)/f_i$ n:プリスケアラZの設定値、l:タイマZセカンダリの設定値
カウント開始条件	● タイマZワンショット開始ビットへの'1'書き込み(注1) ● $\overline{\text{INT0}}$端子への有効トリガ入力(注2)
カウント停止条件	● タイマZセカンダリカウント時のカウントの値が00₁₆になりリロードした後 ● カウント開始フラグへの'0'書き込み ● タイマZワンショット開始ビットへの'0'書き込み(注3)
割り込み要求発生タイミング	タイマZセカンダリカウント時のカウント値が00 ₁₆ になるタイミング
TZOUT端子機能	パルス出力
INT0端子機能	プログラマブル入出力ポート、外部割り込み入力端子、または外部トリガ入力端子
タイマの読み出し	タイマZプライマリレジスタ、プリスケアラZレジスタを読み出すと、それぞれカウント値が読み出される
タイマの書き込み	タイマZプライマリレジスタ、プリスケアラZレジスタに書き込むと、それぞれリロードレジスタのみに書き込まれる(注4)
選択機能	● アウトプットレベルラッチ選択機能 ワンショットパルス波形の出力レベルを選択可能 ● $\overline{\text{INT0}}$端子ワンショットトリガ制御機能および極性選択機能 $\overline{\text{INT0}}$端子からのトリガ入力に対し有効/無効を選択可能、かつ有効トリガの極性を選択可能(立ち上がり、立ち下がり、両エッジ) ● 波形拡張機能(注5) ウェイト期間およびワンショットパルス波形を、それぞれカウントソースの0.5サイクル分拡張可能 波形拡張時のウェイト時間：$(n+1) \times ((2 \times (m+1)) + \text{TZPUM0})/2f_i$ 波形拡張時のワンショットパルス出力時間：$(n+1) \times ((2 \times (l+1)) + \text{TZPUM1})/2f_i$ n:プリスケアラZの設定値、m:タイマZプライマリの設定値、l:タイマZセカンダリの設定値 TZPUM0:タイマZプライマリ波形拡張制御ビット、TZPUM1:タイマZセカンダリ波形拡張制御ビット

注1．カウント開始フラグが'1'に設定されている必要があります。

注2．カウント開始フラグが'1'、 $\overline{\text{INT0}}$ 入力許可ビット(INT0EN)が'1'、および $\overline{\text{INT0}}$ ワンショットトリガ制御ビットが'1'に設定されている必要があります。

注3．カウント開始フラグまたはタイマZワンショット開始ビットへの'0'書き込みによるカウント停止時、タイマZ割り込み要求ビットが'1'になり、割り込みが発生する可能性があります。カウント停止前に、割り込みを禁止してください。また、カウントを再度開始する前にタイマZ割り込み要求ビットを'0'にしてください。

注4．各設定値は、タイマZプライマリレジスタへの書き込み動作によって有効となり、タイマZプライマリレジスタへ書き込んだ次のワンショットパルスから一括して反映されます。

注5．波形拡張機能を使用するときは、プリスケアラZレジスタには"00₁₆"を設定してください。

カウントソースにタイマYアンダフローまたはf1を選択する場合、波形拡張機能は使用できません。

タイマY、Zモードレジスタ

b7	b6	b5	b4	b3	b2	b1	b0
	1	1	1			X	

シンボル
TYZMRアドレス
0080₁₆番地リセット時
000000X0₂

ビットシンボル	ビット名	機 能	RW
TYMOD0	タイマY関連ビット		RW
	何も配置されていない。 書き込む場合、“0”を書き込んでください。読み出した場合、その値は不定。		-
TYWC	タイマY関連ビット		RW
TYS	タイマY関連ビット		RW
TZMOD0	タイマZ動作モードビット	b5 b4 11: プログラブルウェイト ワンショット発生モード (注1)	RW
TZMOD1	タイマZ動作モードビット		RW
TZWC	タイマZ書き込み制御ビット	1: プログラブルウェイトワンショット 発生モードでは、“1”に設定して ください。	RW
TZS	タイマZカウント 開始フラグ	0: カウント停止 (注2) 1: カウント開始	RW

注1. プログラブルウェイトワンショット発生モード選択時、P3₁は方向レジスタの値に無関係に出力になります。注2. このビットを“0”にクリアした時、タイマはリロードレジスタの内容をリロードし停止します。タイマのカウント値は、
タイマ停止前に読み出してください。

タイマY、Z波形出力制御レジスタ

b7	b6	b5	b4	b3	b2	b1	b0

シンボル
PUMアドレス
0084₁₆番地リセット時
00₁₆

ビットシンボル	ビット名	機 能	RW
TYPUM0	タイマY関連ビット		RW
TYPUM1	タイマY関連ビット		RW
TZPUM0	タイマZプライマリ 波形拡張制御ビット	0: 波形拡張なし 1: 波形拡張あり (注1)	RW
TZPUM1	タイマZセカンダリ 波形拡張制御ビット	0: 波形拡張なし 1: 波形拡張あり (注1)	RW
TYOPL	タイマY関連ビット		RW
TZOPL	タイマZアウトプット レベルラッチ	0: “H”レベルのワンショットパルスを 出力、タイマ停止時は“L”を出力 1: “L”レベルのワンショットパルスを 出力、タイマ停止時は“H”を出力	RW
INOSTG	INT ₀ 端子ワンショット トリガ制御ビット	0: INT ₀ 端子ワンショットトリガ無効 1: INT ₀ 端子ワンショットトリガ有効 (注2)	RW
INOSEG	INT ₀ 端子ワンショット トリガ極性選択ビット (注3)	0: 立ち下がりエッジトリガ 1: 立ち上がりエッジトリガ	RW

注1. このビットを“1”にするときは、必ずプリスケアラZレジスタに“00₁₆”を設定してください。注2. このビットを“1”にするときは、INT₀入力許可ビット(0096₁₆番地、ビット0)、INT₀入力極性選択ビット(0096₁₆番地、ビット1)、INT₀入力フィルタ選択ビット(001E₁₆番地、ビット0、1)およびINT₀端子ワンショットトリガ極性選択ビットを設定後に“1”にしてください。注3. このビットはINT₀入力極性選択ビット(0096₁₆番地、ビット1)が“0”(片エッジ)のときのみ有効です。

図12.29 プログラブルウェイトワンショット発生モード時のタイマY、ZモードレジスタおよびタイマY、Z波形出力制御レジスタ




図12.30 プログラマブルウェイトワンショット発生モード時の動作例

12.5 タイマC

タイマCは、16ビットのフリーランタイマです。タイマCは、TCIN端子へのエッジ入力、またはfRINGの256分周の出力をトリガとしてタイマの値をラッチし、割り込み要求を発生します。またTCIN入力はデジタルフィルタをもちますので、ノイズ等による誤動作を防止できます。

図12.31にタイマCのブロック図を、表12.14にタイマCの仕様を、図12.32にタイマC関連のレジスタを、図12.33にタイマCおよび時間計測レジスタの動作例を示します。




図12.31 タイマCのブロック図

表12.14 タイマCの仕様

項 目	仕 様
カウントソース	f1、f8、f32
カウント動作	● アップカウント ● 測定パルスの有効エッジ入力時、タイマCのカウンタ値を時間計測レジスタに転送 ● カウント停止時、タイマCのカウンタ値は“0000₁₆”にリセットされる
カウント開始条件	時間計測制御ビットへの“1”書き込み
カウント停止条件	時間計測制御ビットへの“0”書き込み
割り込み要求発生タイミング	● 測定パルスの有効エッジ入力時 [TCIN割り込み] ● タイマCのオーバフロー時 [タイマC割り込み]
TCIN端子機能	測定パルス入力
カウンタ値リセットタイミング	時間計測制御ビットへの“0”書き込み時
タイマの読み出し(注1)	● タイマCを読み出すと、カウンタ値が読み出される ● 時間計測レジスタを読み出すと、測定パルス有効エッジ入力時のカウンタ値が読み出される
タイマの書き込み	タイマC、および時間計測レジスタへの書き込み不可
選択機能	● 測定パルスの有効エッジ選択可能(立ち上がり/立ち下がり/両エッジ) ● 測定パルスは、TCIN端子からの入力とfRINGの256分周との選択可能 ● デジタルフィルタサンプリング周波数選択可能(f1/f8/f32)

注1．タイマCおよび時間計測レジスタの読み出しは、ワードサイズで行ってください。




図12.32 タイマC関連のレジスタ




図12.33 タイマCおよび時間計測レジスタ動作例

13. シリアルI/O

シリアルI/Oは、UART0およびUART1の2チャンネルで構成しています。UART0、UART1はそれぞれ専用の転送クロック発生用タイマを持ち、独立して動作します。

図13.1にUARTi(i=0, 1)のブロック図を、図13.2に送受信部のブロック図を示します。

UART0は、クロック同期形シリアルI/Oモード、クロック非同期形シリアルI/Oモード(UARTモード)の2種類のモードを持ちます。シリアルI/Oモード選択ビット(00A0₁₆番地、00A8₁₆番地のビット0~2)の内容で、クロック同期形シリアルI/Oとして使用するか、クロック非同期形シリアルI/Oとして使用するかを選択します。UART0とUART1は、一部の機能が異なることを除いてはほぼ同一の機能を持ちます。

図13.3 ~ 図13.5にUARTi関連のレジスタを示します。




図13.1 UARTi(i=0, 1)のブロック図




図13.2 送受信部のブロック図




図13.4 UARTi関連のレジスタ(2)

UARTi 送受信制御レジスタ1

b7b6b5b4b3b2b1b0								シンボル UiC1(i=0, 1)	アドレス 00A516,00AD16番地	リセット時 XXXX00102		
								ビット シンボル	ビット名	機 能 (クロック同期形シリアルI/Oモード時)	機 能 (クロック非同期形シリアルI/Oモード時)	RW
								TE	送信許可ビット	0: 送信禁止 1: 送信許可	0: 送信禁止 1: 送信許可	RW
								TI	送信バッファ空フラグ	0: 送信バッファレジスタに データあり 1: 送信バッファレジスタに データなし	0: 送信バッファレジスタに データあり 1: 送信バッファレジスタに データなし	RO
								RE	受信許可ビット(注1)	0: 受信禁止 1: 受信許可	0: 受信禁止 1: 受信許可	RW
								RI	受信完了フラグ	0: 受信バッファレジスタに データなし 1: 受信バッファレジスタに データあり	0: 受信バッファレジスタに データなし 1: 受信バッファレジスタに データあり	RO
								何も配置されていない。				
								書き込む場合、“0”を書き込んでください。読み出した場合、その値は“0”。				

注1. UART1は、RxD1入力端子選択ビットの設定を行ってから受信許可にしてください。

UART 送受信制御レジスタ2

b7b6b5b4b3b2b1b0								シンボル UCON	アドレス 00B016番地	リセット時 X00000002
ビット シンボル	ビット名		機 能 (クロック同期形シリアルI/Oモード時)		機 能 (クロック非同期形シリアルI/Oモード時)		RW			
U0IRS	UART0送信割り込み 要因選択ビット		0: 送信バッファ空 (TI=1) 1: 送信完了(TXEPT=1)		0: 送信バッファ空 (TI=1) 1: 送信完了(TXEPT=1)		RW			
U1IRS	UART1送信割り込み 要因選択ビット		0: 送信バッファ空 (TI=1) 1: 送信完了(TXEPT=1)		0: 送信バッファ空 (TI=1) 1: 送信完了(TXEPT=1)		RW			
U0RRM	UART0連続受信 モード許可ビット		0: 連続受信モード禁止 1: 連続受信モード許可		無効		RW			
U1RRM	UART1連続受信 モード許可ビット		0: 連続受信モード禁止 1: 連続受信モード許可		無効		RW			
CLKMD0	CLK、CLKS 選択ビット0		ビット5が 1 のとき有効 0: CLK1にクロックを出力 1: CLKS1にクロックを出力		無効		RW			
CLKMD1	CLK、CLKS 選択ビット1 (注1)		0: 通常モード (CLK出力はCLK1) 1: 転送クロック複数端子 出力機能選択		“ 0 ”を設定してください		RW			
RXD1EN	RxD1入力端子 選択ビット (注2)		0 : P37 1 : P35		0 : P37 1 : P35		RW			
何も配置されていない。								-		
書き込む場合、“ 0 ”を書き込んでください。読み出した場合、その値は“ 0 ”。										

注1. 複数の転送クロック出力端子を使用するときは、以下に示す条件を満たしてください。

・UART1内/外部クロック選択ビット(00A816番地のビット3)=0

注2. ポートP37で受信を行うときは“0”を、送信を行うときは“1”を選択してください。
また、受信時は、ポートP3の方向レジスタを入力(“0”)にしてください。

図13.5 UARTi関連のレジスタ(3)

13.1 クロック同期形シリアルI/Oモード

クロック同期形シリアルI/Oモードは、転送クロックを用いて送受信を行うモードです。

表13.1にクロック同期形シリアルI/Oモードの仕様を、図13.6にクロック同期形シリアルI/Oモード時のUARTi送受信モードレジスタを示します。

表13.1 クロック同期形シリアルI/Oモードの仕様

項 目	仕 様
転送データフォーマット	●転送データ長 8ビット
転送クロック	●内部クロック選択時(00A0 ₁₆ 、00A8 ₁₆ 番地のビット3≠ 0) : $f_i/2(n+1)$ (注1) $f_i=f_1, f_8, f_{32}, f_c$ ●外部クロック選択時(00A0 ₁₆ 、00A8 ₁₆ 番地のビット3≠ 1) : CLKi端子からの入力
送信開始条件	●送信開始には、以下の条件が必要です。 ・送信許可ビット(00A5 ₁₆ 、00AD ₁₆ 番地のビット0)≠ 1" ・送信バッファ空フラグ(00A5 ₁₆ 、00AD ₁₆ 番地のビット1)≠ 0" ●さらに、外部クロック選択時には次の条件も必要です。 ・CLKi極性選択ビット(00A4 ₁₆ 、00AC ₁₆ 番地のビット6)≠ 0 : CLKi端子の入力が H "レベル ・CLKi極性選択ビット(00A4 ₁₆ 、00AC ₁₆ 番地のビット6)≠ 1 : CLKi端子の入力が L "レベル
受信開始条件	●受信開始には、以下の条件が必要です。 ・受信許可ビット(00A5 ₁₆ 、00AD ₁₆ 番地のビット2)≠ 1" ・送信許可ビット(00A5 ₁₆ 、00AD ₁₆ 番地のビット0)≠ 1" ・送信バッファ空フラグ(00A5 ₁₆ 、00AD ₁₆ 番地のビット1)≠ 0" ●さらに、外部クロック選択時には次の条件も必要です。 ・CLKi極性選択ビット(00A4 ₁₆ 、00AC ₁₆ 番地のビット6)≠ 0 : CLKi端子の入力が H "レベル ・CLKi極性選択ビット(00A4 ₁₆ 、00AC ₁₆ 番地のビット6)≠ 1 : CLKi端子の入力が L "レベル
割り込み要求発生タイミング	●送信時 ・送信割り込み要因選択ビット(00B0 ₁₆ 番地のビット0、1)≠ 0 : UARTi送信バッファレジスタからUARTi送信レジスタへデータ転送完了時 ・送信割り込み要因選択ビット(00B0 ₁₆ 番地のビット0、1)≠ 1 : UARTi送信レジスタからデータ送信完了時 ●受信時 ・UARTi受信レジスタから、UARTi受信バッファレジスタへデータ転送完了時
エラー検出	●オーバランエラー(注2) UARTi受信バッファレジスタの内容を読み出す前に次のデータ受信を開始し、次のデータの7ビット目を受信すると発生
選択機能	●CLK極性選択 送信データ出力/入力タイミングが、転送クロックの立ち上がりか立ち下がりかを選択可 ●LSBファースト/MSBファースト 選択 ビット0から送信/受信するか、またはビット7から送信/受信するかを選択可 ●連続受信モード選択 受信バッファレジスタを読み出す動作により、同時に受信許可状態になる ●転送クロック複数端子出力選択 UART1の転送クロック端子を2本設定し、ソフトウェアによって出力端子を選択可 ●RxD1入力端子選択 UART1のRxD1端子を2本設定し、ソフトウェアによって入力端子を選択可

注1 . n はUARTi転送速度レジスタに設定した00₁₆ ~ FF₁₆の値です。

注2 . オーバランエラーが発生した場合は、UARTi受信バッファレジスタは不定になります。

またUARTi受信割り込み要求ビットは変化しません。





図13.6 クロック同期形シリアルI/Oモード時のUARTi送受信モードレジスタ

表13.2にクロック同期形シリアルI/Oモード時の入出力端子の機能を示します。これは、転送クロック複数端子出力選択機能は非選択時です。なお、UARTiの動作モード選択後、転送開始までは、TxDi端子は" H "レベルを出力します(Nチャンネルオープンドレイン出力選択時はフローティング状態)。

表13.2 クロック同期形シリアルI/Oモード時の入出力端子の機能

機 能	端子名	選択方法	備 考
シリアルデータ出力	TxD0 (P14)	-	シリアルデータ出力が不要で、シリアルデータ入力のみを行う場合でも、P14は入出力ポートとして使用できません。
	TxD1 (P37)	RxD1入力端子選択ビット (00B016番地のビット6) = 1	シリアルデータ出力が不要で、シリアルデータ入力のみを行う場合でも、P37は入出力ポートとして使用できません。
シリアルデータ入力	RxD0 (P15)	ポートP15の方向レジスタ (00E316番地のビット5) = 0	シリアルデータ入力が必要で、シリアルデータ出力のみを行う場合、P15は入出力ポートとして使用できます。
	RxD1 (P35)	ポートP35の方向レジスタ (00E716番地のビット5) = 0 RxD1入力端子選択ビット (00B016番地のビット6) = 1	シリアルデータ入力が必要で、シリアルデータ出力のみを行う場合、P35は入出力ポートとして使用できます。
	RxD1 (P37)	ポートP37の方向レジスタ (00E716番地のビット7) = 0 RxD1入力端子選択ビット (00B016番地のビット6) = 0	P37をRxD1として選択した場合、シリアルデータ出力は行えません。P35は入出力ポートとして使用できます。
転送クロック出力	CLKi (P16, P36)	内/外部クロック選択ビット (00A016, 00A816番地のビット3) = 0	-
転送クロック入力	CLKi (P16, P36)	内/外部クロック選択ビット (00A016, 00A816番地のビット3) = 1 ポートP16, ポートP36の方向レジスタ (00E316, 00E716番地のビット6) = 0	-

●送信タイミング例(内部クロック選択時)



()内はビットシンボルです。


上記タイミング図は次の設定条件の場合です。

- 内部クロック選択
- CLK極性選択ビット = 0
- 送信割り込み要因選択ビット = 0

$$Tc = TCLK = 2(n+1) / f_i$$

f_i : BRGiのカウンタソースの周波数(f_1 , f_8 , f_{32} , f_c)
 n : BRGiに設定した値

●受信タイミング例(外部クロック選択時)



()内はビットシンボルです。

上記タイミング図は次の設定条件の場合です。

- 外部クロック選択
- CLK極性選択ビット = 0

f_{EXT} : 外部クロックの周波数

データ受信前のCLKi端子の入力が "H" レベルのときに、以下の条件が揃うようにしてください。

- 送信許可ビット → "1"
- 受信許可ビット → "1"
- UARTi送信バッファレジスタへのダミーデータの書き込み

図13.7 クロック同期形シリアルI/Oモード時の送信/受信タイミング例

13.1.1 極性選択機能

図13.8に示すように、CLK極性選択ビット(00A4₁₆、00AC₁₆番地のビット6)によって転送クロックの極性を選択できます。




図13.8 転送クロックの極性

13.1.2 LSBファースト、MSBファースト選択機能

図13.9に示すように、転送フォーマット選択ビット(00A4₁₆、00AC₁₆番地のビット7)の内容が“0”のとき転送フォーマットはLSBファースト、“1”のとき転送フォーマットはMSBファーストになります。




図13.9 転送フォーマット

13.1.3 転送クロック複数端子出力機能(UART1)

転送クロック出力端子を2本設定し、CLK、CLKS選択ビット(00B0₁₆番地のビット4、ビット5)の切り替えによって1本を選択し、クロックを出力します。この機能は、UART1で内部クロック選択時だけ有効な機能です。

図13.10に転送クロック複数端子出力機能の使用例を示します。




図13.10 転送クロック複数端子出力機能の使用例

13.1.4 連続受信モード

連続受信モード許可ビット(00B0₁₆番地のビット2、ビット3)を“1”に設定することによって、連続受信モードになります。連続受信モードでは、送信バッファレジスタにダミーデータを再設定する必要がなく、受信バッファレジスタを読み出すことで受信許可状態になります。

13.1.5 RxD1入力端子選択機能(UART1)

RxD1入力端子を2本設定し、RxD1入力端子選択ビット(00B0₁₆番地のビット6)の切り替えによって1本を選択し、シリアルデータの入力を行います。

RxD1入力端子選択ビットに“1”(P35)を選択した場合、P37はTxD1出力端子となります。

“0”(P37)を選択した場合、シリアルデータ出力は行えません。ただしP35は入出力ポートとして使用できます。

13.2 クロック非同期形シリアルI/O(UART)モード

クロック非同期形シリアルI/Oモードは、任意の転送速度、転送データフォーマットを設定して送受信を行うモードです。

表13.3にクロック非同期形シリアルI/Oモードの仕様を、図13.11にクロック非同期形シリアルI/Oモード時のUARTi送受信モードレジスタを示します。

表13.3 クロック非同期形シリアルI/Oモードの仕様

項 目	仕 様
転送データフォーマット	● キャラクタビット(転送データ) 7ビット/8ビット/9ビット選択可 ● スタートビット 1ビット ● パリティビット 奇数/偶数/無 選択可 ● ストップビット 1ビット/2ビット 選択可
転送クロック	● 内部クロック選択時(00A0₁₆、00A8₁₆番地のビット3rd 0th) : $f_i/16(n+1)$ (注1) $f_i=f_1, f_8, f_{32}, f_c$ ● 外部クロック選択時(00A0₁₆番地のビット3rd 1st) : $f_{EXT}/16(n+1)$ (注1、2)
送信開始条件	● 送信開始には、以下の条件が必要です。 ・ 送信許可ビット(00A5₁₆、00AD₁₆番地のビット0)st = 1 ・ 送信バッファ空フラグ(00A5₁₆、00AD₁₆番地のビット1)st = 0
受信開始条件	● 受信開始には、以下の条件が必要です。 ・ 受信許可ビット(00A5₁₆、00AD₁₆番地のビット2)st = 1 ・ スタートビットの検出
割り込み要求発生タイミング	● 送信時 ・ 送信割り込み要因選択ビット(00B0₁₆番地のビット0、1)st = 0 : UARTi送信バッファレジスタからUARTi送信レジスタへデータ転送完了時 ・ 送信割り込み要因選択ビット(00B0₁₆番地のビット0、1)st = 1 : UARTi送信レジスタからデータ送信完了時 ● 受信時 ・ UARTi受信レジスタから、UARTi受信バッファレジスタへデータ転送完了時
エラー検出	● オーバーランエラー(注3) UARTi受信バッファレジスタの内容を読み出す前に次のデータが受信を開始し、次のデータの最終ストップビットの1つ前のビットを受信すると発生 ● フレーミングエラー 設定した個数のストップビットが検出されなかったときに発生 ● パリティエラー パリティ許可時に、パリティビットとキャラクタビット中の“1”の個数が設定した個数でなかったときに発生 ● エラーサムフラグ オーバーランエラー、フレーミングエラー、パリティエラーのうちいずれかが発生した場合“1”になる
選択機能	● RxD1入力端子選択 UART1のRxD1端子を2本設定し、ソフトウェアによって入力端子を選択可

注1．n はUART転送速度レジスタに設定した00₁₆～FF₁₆の値です。

注2．f_{EXT}はCLKi端子からの入力です。

注3．オーバーランエラーが発生した場合は、UARTi受信バッファレジスタは不定になります。
またUARTi 受信割り込み要求ビットは変化しません。





図13.11 クロック非同期形シリアルI/Oモード時のUARTi送受信モードレジスタ

表13.4にクロック非同期形シリアルI/Oモード時の入出力端子の機能を示します。なお、UARTiの動作モード選択後、転送開始までは、TxDi端子は“H”レベルを出力します(Nチャネルオープンドレイン出力選択時はフローティング状態)。

表13.4 クロック非同期形シリアルI/Oモード時の入出力端子の機能

機 能	端子名	選択方法	備 考
シリアルデータ出力	TxD0 (P14)	-	シリアルデータ出力が不要で、シリアルデータ入力のみを行う場合でも、P14は入出力ポートとして使用できません。
	TxD1 (P37)	RxD1入力端子選択ビット (00B0 ₁₆ 番地のビット6) = 1	シリアルデータ出力が不要で、シリアルデータ入力のみを行う場合でも、P37は入出力ポートとして使用できません。
シリアルデータ入力	RxD0 (P15)	ポートP15の方向レジスタ (00E3 ₁₆ 番地のビット5) = 0	シリアルデータ入力が必要で、シリアルデータ出力のみを行う場合、P15は入出力ポートとして使用できます。
	RxD1 (P35)	ポートP35の方向レジスタ (00E7 ₁₆ 番地のビット5) = 0 RxD1入力端子選択ビット (00B0 ₁₆ 番地のビット6) = 1	シリアルデータ入力が必要で、シリアルデータ出力のみを行う場合、P35は入出力ポートとして使用できます。
	RxD1 (P37)	ポートP37の方向レジスタ (00E7 ₁₆ 番地のビット7) = 0 RxD1入力端子選択ビット (00B0 ₁₆ 番地のビット6) = 0	P37はRxD1として選択した場合、シリアルデータ出力は行えません。P35は入出力ポートとして使用できます。
転送クロック入力	CLKi (P16, P36)	内/外部クロック選択ビット (00A0 ₁₆ , 00A8 ₁₆ 番地のビット3) = 1 ポートP16、ポートP36の方向レジスタ (00E3 ₁₆ , 00E7 ₁₆ 番地のビット6) = 0	転送クロック入力を行わない場合、P16、P36は入出力ポートとして使用できます。その場合、内/外部クロック選択ビットを“0”に設定してください。

● 転送データ長8ビット時の送信タイミング例(パリティ許可、1ストップビット)



● 転送データ長9ビット時の送信タイミング例(パリティ禁止、2ストップビット)




図13.12 クロック非同期形シリアルI/Oモード時の送信タイミング例




図13.13 クロック非同期形シリアルI/Oモード時の受信タイミング例

13.2.1 RxD1入力端子選択機能(UART1)

RxD1入力端子を2本設定し、RxD1入力端子選択ビット(00B0₁₆番地のビット6)の切り替えによって1本を選択し、シリアルデータの入力を行います。

RxD1入力端子選択ビットに“1”(P35)を選択した場合、P37はTxD1出力端子となります。

“0”(P37)を選択した場合、シリアルデータ出力は行えません。ただしP35は入出力ポートとして使用できます。

14. A/Dコンバータ

容量結合増幅器で構成され、10ビットの逐次比較変換方式のA/Dコンバータを1回路内蔵しています。アナログ信号入力端子は、P00～P07、P10～P13、P40、P41と共用していますのでA/D変換を行う端子に対応する方向レジスタは入力に設定してください。また、VREF接続ビット(00D7₁₆番地のビット5)によりA/Dコンバータを使用しないとき、A/Dコンバータの抵抗ラダーと基準電圧入力端子(VREF)を切り離すことができます。切り離すことにより、VREF端子から抵抗ラダーには電流が流れなくなり、消費電力を少なくすることができます。A/Dコンバータを使用する場合は、VREFを接続してからA/D変換をスタートさせてください。

A/D変換した結果は、A/Dレジスタに格納されます。変換精度を10ビットに設定した場合は、下位8ビットが偶数番地に、上位2ビットが奇数番地に格納され、8ビットに設定した場合は、下位8ビットだけが偶数番地に格納されます。

表14.1にA/Dコンバータの性能を、図14.1にA/Dコンバータのブロック図を、図14.2および図14.3にA/Dコンバータ関連のレジスタを示します。

表14.1 A/Dコンバータの性能

項 目	性 能
A/D変換方式	逐次比較変換方式(容量結合増幅器)
アナログ入力電圧(注1)	0V～V _{CC}
動作クロック ϕ_{AD} (注2)	V _{CC} = 5Vのとき f_{AD}/f_{AD} の2分周/ f_{AD} の4分周、 $f_{AD}=f(XIN)$
分解能	8/10ビット選択可能
絶対精度	V _{CC} = 5Vのとき ● サンプル&ホールド機能なし ±3LSB ● サンプル&ホールド機能あり(分解能8ビット) ±2LSB ● サンプル&ホールド機能あり(分解能10ビット) AN₀～AN₁₁入力の場合 ±3LSB ANEX₀、ANEX₁入力の場合(外部オペアンプ接続モードを含む) ±7LSB
動作モード	単発モード/繰り返しモード(注3)
アナログ入力端子	12本(AN ₀ ～AN ₁₁)+2本(ANEX ₀ ～ANEX ₁)
A/D変換開始条件	● ソフトウェアトリガ A/D変換開始フラグを“1”にするとA/D変換を開始
1端子あたりの変換速度	● サンプル&ホールドなし 分解能8ビットの場合49 ϕ_{AD} サイクル、分解能10ビットの場合59 ϕ_{AD} サイクル ● サンプル&ホールドあり 分解能8ビットの場合28 ϕ_{AD} サイクル、分解能10ビットの場合33 ϕ_{AD} サイクル

注1．サンプル&ホールド機能の有無に依存しません。

注2． $f(XIN)$ が10MHzを超える場合は f_{AD} を分周し、A/D動作クロック周波数(ϕ_{AD})が10MHz以下になるようにしてください。サンプル&ホールド機能なしのとき ϕ_{AD} の周波数は250kHz以上にしてください。

サンプル&ホールド機能ありのとき ϕ_{AD} の周波数は1MHz以上にしてください。

注3．繰り返しモードは8ビットモード時のみ使用可能です。




図14.1 A/Dコンバータのブロック図

A/D制御レジスタ0 (注1)

シンボル: ADCON0 アドレス: 00D6₁₆番地 リセット時: 00000XXX₂

レジスタビット: b7 b6 b5 b4 b3 b2 b1 b0

ビットシンボル	ビット名	機 能	RW
CH0	アナログ入力端子選択ビット	b2 b1 b0 000: AN ₀ を選択 001: AN ₁ を選択 010: AN ₂ を選択 011: AN ₃ を選択	RW
CH1		100: AN ₄ 、AN ₈ を選択 101: AN ₅ 、AN ₉ を選択	RW
CH2		110: AN ₆ 、AN ₁₀ を選択 111: AN ₇ 、AN ₁₁ を選択 (注2、3)	RW
MD	A/D動作モード選択ビット	0: 単発モード 1: 繰り返しモード (注2)	RW
ADGSEL0	A/D入力グループ選択ビット	0: ポートP0グループを選択 1: ポートP1グループを選択	RW
予約ビット		"0"を設定してください	RW
ADST	A/D変換開始フラグ	0: A/D変換停止 1: A/D変換開始	RW
CKS0	周波数選択ビット0	0: f _{AD} /4を選択 1: f _{AD} /2を選択	RW

注1. A/D変換中にA/D制御レジスタの内容を書き換えた場合、変換結果は不定となります。

注2. A/D動作モードを変更した場合は、あらためてアナログ入力端子の設定を行う必要があります。

注3. AN₄ ~ AN₇、AN₈ ~ AN₁₁はA/D入力グループ選択ビットにより選択されます。

A/D制御レジスタ1(注1)

シンボル: ADCON1 アドレス: 00D7₁₆番地 リセット時: 00₁₆

レジスタビット: b7 b6 b5 b4 b3 b2 b1 b0


ビットシンボル	ビット名	機 能	RW
予約ビット		"0"を設定してください	RW
BITS	8/10ビットモード選択ビット (注2)	0: 8ビットモード 1: 10ビットモード	RW
CKS1	周波数選択ビット1 (注3)	0: f _{AD} /2または f _{AD} /4を選択 1: f _{AD} を選択	RW
VCUT	V _{REF} 接続ビット	0: V _{REF} 未接続 1: V _{REF} 接続	RW
OPA0	外部オペアンプ接続 モードビット	b1 b0 00: ANEX0、ANEX1は使用しない 01: ANEX0入力をA/D変換	RW
OPA1		10: ANEX1入力をA/D変換 11: 外部オペアンプ接続モード	RW

注1. A/D変換中にA/D制御レジスタの内容を書き換えた場合、変換結果は不定となります。

注2. 繰り返しモード時は、8ビットモードのみ使用可能です。

注3. f(X_{IN})が10MHzを越える場合は分周し、φ_{AD}の周波数を10MHz以下にしてください。

図14.2 A/Dコンバータ関連のレジスタ(1)



14.1 単発モード

アナログ入力端子選択ビットで選択した1本の端子を1回A/D変換するモードです。

表14.2に単発モードの仕様を、図14.4に単発モード時のA/D制御レジスタを示します。

表14.2 単発モードの仕様

項 目	仕 様
機能	アナログ入力端子選択ビットで選択した1本の端子を1回A/D変換する
開始条件	A/D変換開始フラグへの“1”書き込み
停止条件	● A/D変換終了(A/D変換開始フラグは“0”になる) ● A/D変換開始フラグへの“0”書き込み
割り込み要求発生タイミング	A/D変換終了時
入力端子	AN0 ~ AN11より1端子を選択
A/D変換値の読み出し	A/Dレジスタの読み出し




図14.4 単発モード時のA/D制御レジスタ

14.2 繰り返しモード

アナログ入力端子選択ビットで選択した1本の端子を繰り返しA/D変換するモードです。

表14.3に繰り返しモードの仕様を、図14.5に繰り返しモード時のA/D制御レジスタを示します。

表14.3 繰り返しモードの仕様

項 目	仕 様
機能	アナログ入力端子選択ビットで選択した1本の端子を繰り返しA/D変換する
開始条件	A/D変換開始フラグへの“1”書き込み
停止条件	A/D変換開始フラグへの“0”書き込み
割り込み要求発生タイミング	発生しない
入力端子	AN0～AN11より1端子を選択(注1)
A/D変換値の読み出し	A/Dレジスタの読み出し(常時読み出し可能)

注1．AN4～AN7と同様にAN8～AN11を使用できます。

A/D制御レジスタ0(注1)								シンボル	アドレス	リセット時	
b7	b6	b5	b4	b3	b2	b1	b0	ADCON0	00D616番地	00000XXX2	
		0		1							
								ビットシンボル	ビット名	機能	RW
								CH0	アナログ入力端子選択ビット	b2 b1 b0 0 0 0 : AN0を選択 0 0 1 : AN1を選択 0 1 0 : AN2を選択 0 1 1 : AN3を選択 1 0 0 : AN4、AN8を選択 1 0 1 : AN5、AN9を選択 1 1 0 : AN6、AN10を選択 1 1 1 : AN7、AN11を選択 (注2、3)	RW
								CH1		RW	
								CH2		RW	
								MD	A/D動作モード選択ビット	1 : 繰り返しモード (注2)	RW
								ADGSEL0	A/D入力グループ選択ビット	0 : ポートP0グループを選択 1 : ポートP1グループを選択	RW
								予約ビット		" 0 " を設定してください	RW
								ADST	A/D変換開始フラグ	0 : A/D変換停止 1 : A/D変換開始	RW
								CKS0	周波数選択ビット0	0 : fAD/4を選択 1 : fAD/2を選択	RW

注1 . A/D変換中にA/D制御レジスタの内容を書き換えた場合、変換結果は不定となります。

注2 . A/D動作モードを変更した場合は、あらためてアナログ入力端子の設定を行う必要があります。

注3 . AN4 ~ AN7、AN8 ~ AN11はA/D入力グループ選択ビットにより選択されます。

A/D制御レジスタ1(注1)								シンボル	アドレス	リセット時	
b7	b6	b5	b4	b3	b2	b1	b0	ADCON1	00D716番地	0016	
		1		0	0	0	0				
								ビットシンボル	ビット名	機能	RW
								予約ビット		" 0 " を設定してください	RW
								BITS	8/10ビットモード 選択ビット(注2)	0 : 8ビットモード	RW
								CKS1	周波数選択ビット1(注3)	0 : fAD/2または fAD/4を選択 1 : fADを選択	RW
								VCUT	VREF接続ビット	1 : VREF接続	RW
								OPA1	外部オペアンプ接続 モードビット	b1 b0 0 0 : ANEX0,ANEX1は使用しない 0 1 : ANEX0入力をA/D変換 1 0 : ANEX1入力をA/D変換 1 1 : 外部オペアンプ接続モード	RW
								OPA0		RW	

注1 . A/D変換中にA/D制御レジスタの内容を書き換えた場合、変換結果は不定となります。

注2 . 繰り返しモード時は、8ビットモードのみ使用可能です。

注3 . f(XIN)が10MHzを越える場合は分周し、φADの周波数を10MHz以下にしてください。

図14.5 繰り返しモード時のA/D制御レジスタ

14.3 サンプル&ホールド

A/D制御レジスタ2(00D4₁₆番地)のビット0の内容を“1”にすることによって、サンプル&ホールドを選択できます。サンプル&ホールドを選択したときは1端子あたりの変換速度も向上し、分解能8ビットの場合28φADサイクル、分解能10ビットの場合33φADサイクルです。サンプル&ホールドは、すべての動作モードに対して有効です。ただし、いずれの動作モードにおいても、サンプル&ホールドの有無を選択してからA/D変換を開始してください。

14.4 拡張アナログ入力端子

単発モード、繰り返しモードでは、拡張アナログ入力端子ANEX0、ANEX1の2端子からの入力をA/D変換することができます。

A/D制御レジスタ1(00D7₁₆番地)のビット6の内容が“1”、ビット7の内容が“0”のとき、ANEX0からの入力をA/D変換します。

A/D制御レジスタ1(00D7₁₆番地)のビット6の内容が“0”、ビット7の内容が“1”のとき、ANEX1からの入力をA/D変換します。

14.5 外部オペアンプ接続モード

拡張アナログ入力端子ANEX0、ANEX1を用いて外部からの複数のアナログ入力を1個のオペアンプで共通に増幅して、A/D変換入力として使用することができます。

A/D制御レジスタ1(00D7₁₆番地)のビット6の内容が“1”、ビット7の内容が“1”のとき、AN₀～AN₁₁からの入力をANEX0から出力します。A/D変換はANEX1からの入力に対して行われ、A/D変換結果はA/Dレジスタに格納されます。A/D変換速度は外付けのオペアンプの応答特性に依存します。なお、ANEX0端子とANEX1端子を直結して使用しないでください。

図14.6に外部オペアンプ接続モードの接続例を示します。




図14.6 外部オペアンプ接続モードの接続例

15. D/Aコンバータ

8ビットのR-2R方式によるD/Aコンバータです。独立した1つのD/Aコンバータを内蔵しています。

D/A変換は、対応したD/Aレジスタに値を書き込むことで行われます。変換結果を出力するかどうかはD/A制御レジスタのビット0(D/A出力許可ビット)によって設定します。D/A変換を使用する場合は、対象となるポートは出力モードに設定しないでください。D/A出力を許可状態にすると対応するポートのプルアップは禁止されます。

出力されるアナログ電圧Vは、D/Aレジスタに設定した値n(nは10進数)で決まります。

$$V = V_{REF} \times n / 256 (n=0 \sim 255)$$

V_{REF} :基準電圧

表15.1にD/Aコンバータの性能を、図15.1にD/Aコンバータのブロック図を、図15.2にD/A制御レジスタを、図15.3にD/Aコンバータの等価回路を示します。

表15.1 D/Aコンバータの性能

項 目	性 能
変換方式	R-2R方式
分解能	8ビット
アナログ出力端子	1チャンネル




図15.1 D/Aコンバータのブロック図




図15.2 D/A制御レジスタ




図15.3 D/Aコンバータの等価回路

16. CANモジュール

M16C/1NグループはCAN2.0B仕様に対応したCAN(Controller Area Network)モジュールを1チャネル搭載しています。CANモジュールは標準(11ビット)IDentifier(以下IDと略す)と拡張(29ビット)IDの両フォーマットのメッセージを送受信することができます。

図16.1にCANモジュールのブロック図を示します。なお、CANバスドライバレシーバは外付けしてください。




図16.1 CANモジュールのブロック図

- CTx/CRx : CANの入出力端子です。プログラムによってP02、P03またはP50、P51のどちらかをCAN入出力端子に選択してください。
- プロトコルコントローラ : バスアービトレーションや送受信時のビットタイミング、スタッフ処理、エラー処理などのCANプロトコル処理を行います。
- メッセージボックス : 送信または受信スロットとして使用可能な16個のスロットで構成されています。固有のID、データ長コード、8バイトのデータおよびタイムスタンプを含みます。
- アクセプタンスフィルタ : 受信メッセージのフィルタ処理を行います。このフィルタ処理には、CAN0グローバルマスクレジスタ、CAN0ローカルマスクレジスタA、またはCAN0ローカルマスクレジスタBを使用します。
- タイマ : タイムスタンプ機能に使用します。メッセージメモリに受信メッセージを格納するとき、このタイマ値はタイムスタンプとして格納されます。
- ウェイクアップ機能 : CANバスからの受信メッセージでCAN0ウェイクアップ割り込みを発生します。
- 割り込み発生機能 : CANモジュールによって割り込み要求が発生します。CAN0受信完了割り込み、CAN0送信完了割り込み、CAN0エラー割り込み、CAN0ウェイクアップ割り込みの4種類があります。

16.1 CANモジュール関連レジスタ

CANモジュールの関連レジスタを以下に示します。

(1) CANメッセージボックス

16バイト(または8ワード)の16個の-slotで構成されています。Slot14、15はBasic CAN仕様として使用できます。

- ・ Slotの優先順位は、送信および受信時ともSlot番号の小さいものが優先度が高くなっています(昇順)。
- ・ Slotはプログラムで受信または送信Slotを選択できます。

(2) アクセプタンスマスクレジスタ

3つのアクセプタンスフィルタで構成されています。

- ・ CAN0グローバルマスクレジスタ(C0GMRレジスタ：6バイト)
Slot0～13に対するアクセプタンスフィルタ処理時のマスク条件を設定します。
- ・ CAN0ローカルマスクレジスタA(C0LMARレジスタ：6バイト)
Slot14に対するアクセプタンスフィルタ処理時のマスク条件を設定します。
- ・ CAN0ローカルマスクレジスタB(C0LMBRレジスタ：6バイト)
Slot15に対するアクセプタンスフィルタ処理時のマスク条件を設定します。

(3) CAN 専用レジスタ(SFR)

- ・ CAN0メッセージ制御レジスタ*i*(*i*=0～15)(C0MCTL*i*レジスタ：8ビット×16)
各Slotの送受信制御を行います。
- ・ CAN0制御レジスタ(C0CTLRレジスタ：16ビット)
CANプロトコルの制御レジスタです。
- ・ CAN0ステータスレジスタ(C0STRレジスタ：16ビット)
CANプロトコルの動作状態を表します。
- ・ CAN0Slotステータスレジスタ(C0SSTRレジスタ：16ビット)
各Slotの通信状態を表します。
- ・ CAN0割り込み制御レジスタ(C0ICRレジスタ：16ビット)
各Slotの割り込み許可または禁止を設定します。
- ・ CAN0拡張IDレジスタ(C0IDRレジスタ：16ビット)
各SlotのIDフォーマット(標準・拡張)を設定します。
- ・ CAN0バスタイミング制御レジスタ(C0CONRレジスタ：16ビット)
バスタイミングを設定します。
- ・ CAN0受信エラーカウントレジスタ(C0RECRレジスタ：8ビット)
CANモジュールの受信時のエラー状態を表します。エラーの発生状態によって、カウンタ値を増減させます。
- ・ CAN0送信エラーカウントレジスタ(C0TECRレジスタ：8ビット)
CANモジュールの送信時のエラー状態を表します。エラーの発生状態によってカウンタ値を増減させます。
- ・ CAN0アクセプタンスフィルタサポートレジスタ(C0AFSレジスタ：16ビット)
アクセプタンスフィルタサポートユニットで使用するために受信IDをデコードします。

次に各レジスタについて説明します。

16.2 CAN0メッセージボックス

表16.1にCAN0メッセージボックスのメモリ配置を示します。

メッセージボックスへは、バイトまたはワードアクセスができます。バイトアクセスとワードアクセスではメッセージ内容の配置が異なります。バイトアクセスまたはワードアクセスは、C0CTLRレジスタのMsgOrderビットで設定します。

表16.1 CAN0メッセージボックスのメモリ配置(n = スロット番号、n = 0 ~ 15)

アドレス	メッセージ内容(メモリ配置)	
	バイトアクセス(8ビット)	ワードアクセス(16ビット)
CAN0		
$0260_{16} + n \cdot 16 + 0$	SID ₁₀ to SID ₆	SID ₅ to SID ₀
$0260_{16} + n \cdot 16 + 1$	SID ₅ to SID ₀	SID ₁₀ to SID ₆
$0260_{16} + n \cdot 16 + 2$	EID ₁₇ to EID ₁₄	EID ₁₃ to EID ₆
$0260_{16} + n \cdot 16 + 3$	EID ₁₃ to EID ₆	EID ₁₇ to EID ₁₄
$0260_{16} + n \cdot 16 + 4$	EID ₅ to EID ₀	データ長コード(DLC)
$0260_{16} + n \cdot 16 + 5$	データ長コード(DLC)	EID ₅ to EID ₀
$0260_{16} + n \cdot 16 + 6$	データバイト0	データバイト1
$0260_{16} + n \cdot 16 + 7$	データバイト1	データバイト0
$\vdots$	$\vdots$	$\vdots$
$0260_{16} + n \cdot 16 + 13$	データバイト7	データバイト6
$0260_{16} + n \cdot 16 + 14$	タイムスタンプ上位バイト	タイムスタンプ下位バイト
$0260_{16} + n \cdot 16 + 15$	タイムスタンプ下位バイト	タイムスタンプ上位バイト

図16.2、16.3にバイトアクセスおよびワードアクセス時の各スロット内のビット配置を示します。各スロットの内容は、新たなメッセージの送受信が行われない限り、以前の値を保持します。




図16.2 バイトアクセス時の各スロット内のビット配置




図16.3 ワードアクセス時の各スロット内のビット配置

16.3 アクセプタンスマスクレジスタ

図16.4、16.5にバイトアクセスおよびワードアクセス時のC0GMRレジスタ、C0LMARレジスタおよびC0LMBRレジスタのビット配置を示します。




図16.4 バイトアクセス時の各マスクレジスタのビット配置




図16.5 ワードアクセス時の各マスクレジスタのビット配置

16.4 CAN SFR レジスタ

16.4.1 CAN0メッセージ制御レジスタ*i* (*i* = 0 ~ 15)

図16.6にCOMCTL*i*レジスタを示します。




図16.6 CAN0メッセージ制御レジスタ

16.4.2 CAN0制御レジスタ

図16.7にC0CTRLレジスタを示します。




図16.7 CAN0制御レジスタ

16.4.3 CAN0ステータスレジスタ

図16.8にC0STRレジスタを示します。




図16.8 CAN0ステータスレジスタ

16.4.4 CAN0スロットステータスレジスタ

図16.9にC0SSTRレジスタを示します。




図16.9 CAN0スロットステータスレジスタ

16.4.5 CAN0割り込み制御レジスタ

図16.10にC0ICRレジスタを示します。




図16.10 CAN0割り込み制御レジスタ

16.4.6 CAN0拡張IDレジスタ

図16.11にC0IDRレジスタを示します。




図16.11 CAN0拡張IDレジスタ

16.4.7 CAN0バスタイミング制御レジスタ

図16.12にC0CONRレジスタを示します。




図16.12 CAN0バスタイミング制御レジスタ

16.4.8 CAN0受信エラーカウントレジスタ

図16.13にC0RECRレジスタを示します。




図16.13 CAN0受信エラーカウントレジスタ

16.4.9 CAN0送信エラーカウントレジスタ

図16.14にC0TECRレジスタを示します。




図16.14 CAN0送信エラーカウントレジスタ

16.4.10 CAN0アクセプタンスフィルタサポートレジスタ

図16.15にC0AFSレジスタを示します。




図16.15 CAN0アクセプタンスフィルタサポートレジスタ

16.5 動作モード

CANモジュールには、次の3つの動作モードがあります。

- ・CANリセット/初期化モード
- ・CANスリープモード
- ・CAN動作モード

図16.16に動作モードの遷移を示します。




図16.16 動作モードの遷移

16.5.1 CANリセット/初期化モード

CPUをリセットまたはC0CTLRレジスタのResetビットを“1”にすると、CANモジュールはCANリセット/初期化モードになります。Resetビットを“1”にした場合は、C0STRレジスタのState_Resetビットが“1”になるのを確認してください。

CANリセット/初期化モード中では、CANモジュールは次の状態になります。

- ・CAN通信ができません。
- ・メッセージを送信中にCANリセット/初期化モードにした場合、送信完了、アービトレーション負け、またはエラーを検知するまでCAN動作モードを維持します。その後C0STRレジスタのState_Resetビットは“1”になり、CANリセット/初期化モードに遷移します。
- ・C0IDRレジスタ、C0MCTLiレジスタ(i=0~15)、C0ICRレジスタ、C0STRレジスタ、C0RECRレジスタ、C0TECRレジスタは初期化され、CPUはアクセスできません。
- ・C0CTLRレジスタ、C0CONRレジスタ、C0GMRレジスタ、C0LMARレジスタ、C0LMBRレジスタ、CAN0メッセージボックスは以前の値を保持し、CPUはアクセスできます。

16.5.2 CAN動作モード

C0CTLRレジスタのResetビットを“0”にすると、CANモジュールはCAN動作モードになります。

Resetビットを“0”にした場合、C0STRレジスタのState_Resetビットが“0”になるのを確認してください。CAN動作モード遷移後、連続した11ビットのレセッシブビットを検出すると、CANモジュールは次の状態になります。

- ・メッセージの送受信ができます。
- ・送信エラー、受信エラーのカウンタを始め、CANモジュールのエラーステータスを管理します。エラーステータスによって、CANモジュールはCAN通信ができない状態になります。

CANモジュールは、CAN動作モード中に次の3つのサブモードになっています。

- ・アイドルモード：送受信を行っていない状態です。
- ・受信モード：他ノードが送信するメッセージを受信している状態です。
- ・送信モード：自ノードがメッセージを送信している状態です。C0CTLRレジスタのLooBackビットが“1”の時、自身が送信しているメッセージを同時に受信します。

図16.17にCAN動作モードのサブモードを示します。




図16.17 CAN動作モードのサブモード

16.5.3 CANスリープモード

C0CTLRレジスタのSleepビットを“1”、Resetビットを“0”にすると、CANモジュールはスリープモードになります。

CAN動作モードからCANスリープモードへ遷移する場合は、CANリセット/初期化モードを経由して、CANスリープモードにしてください。

CANスリープモードになると、ただちにCANモジュールへのクロック供給が停止されるため、消費電流を低減することができます。

16.5.4 バスオフステート

CAN通信エラーを繰り返すと、CANプロトコルのエラー制御の規制にしたがって、CANモジュールはバスオフステートへ遷移し、CAN通信ができなくなります。バスオフステートへ遷移後にCAN動作モードに復帰するには次の2つの場合があります。なお、このときC0STRレジスタ、C0RECRレジスタ、C0TECRレジスタ以外のCANモジュール関連レジスタの値は変化しません。

- (1) 連続した11ビットのレセッシブビットを128回検出時、CANモジュールはただちにエラーアクティブ状態に遷移し、すぐにCAN通信ができるようになります。
- (2) C0STRレジスタのRetBusOffビット=1(バスオフからの強制復帰)時、CANモジュールはただちにエラーアクティブ状態に遷移し、連続した11ビットのレセッシブビットを検出した後、再びCAN通信ができるようになります。

16.6 CANモジュールシステムクロックの設定

CANモジュールは、専用のCANモジュールシステムクロック選択回路を備えています。

CANモジュールシステムクロックの設定は、CCLKRとレジスタC0CONRレジスタのBRPビットで行います。CCLKRレジスタについては「6. クロック発生回路」を参照してください。

図16.18にCANモジュールシステムクロック発生回路ブロック図を示します。




図16.18 CANモジュールシステムクロック発生回路ブロック図

16.6.1 ビットタイミングの設定

ビットタイムは次の4つのセグメントで構成されています。

- ・シンクロナイゼーションセグメント(SS)

ビットの立ち下がりエッジをモニタして同期をあわせるセグメントです。

- ・プロパゲーションタイムセグメント(PTS)

CANネットワーク上の物理的な遅延を吸収するセグメントです。ネットワーク上の物理的な遅延は、CANバス上の遅延、入力コンパレータ遅延、出力ドライバ遅延の総和の2倍になります。

- ・フェーズバッファセグメント1(PBS1)

周波数の誤差によるフェーズエラーを補償するためのセグメントです。ビットの立ち下がりエッジが期待値より遅い場合は、PBS1は最大SJW設定値分だけ長くなります。

- ・フェーズバッファセグメント2(PBS2)

PBS1と同様な機能を持つセグメントです。ビットの立ち下がりエッジが期待値より早い場合は、最大SJW設定値分だけ短くなります。

図16.19にビットタイミング図を示します。




図16.19 ビットタイミング図

16.6.2 転送速度

転送速度は、メインクロック、CANモジュールシステムクロック分周値、ボーレートプリスケアラ分周値、1ビットのTq数で決まります。

表16.2に転送速度の実現例を示します。

表16.2 転送速度の実現例

転送速度	16MHz	10MHz	8MHz
1Mbps	8Tq (1)	——	——
500kbps	8Tq (2) 16Tq (1)	10Tq (1) ——	8Tq (1) ——
125kbps	8Tq (8) 16Tq (4)	10Tq (4) 20Tq (2)	8Tq (4) 16Tq (2)
83.3kbps	8Tq (12) 18Tq (6)	10Tq (6) 20Tq (3)	8Tq (6) 16Tq (3)
33.3kbps	8Tq (30) 16Tq (15)	10Tq (15) ——	8Tq (15) ——

注1. ()内の数字はfCAN分周 × ボーレートプリスケアラ分周値を示します。

■ 転送速度の算出式

$$\frac{X_{IN}}{2 \times f_{CAN} \text{分周値}^{(注1)} \times \text{ボーレートプリスケアラ分周値}^{(注2)} \times 1 \text{ビットのTq数}}$$

注1. fCAN分周値 = 1、2、4、8、16

fCAN分周値：CCLKRレジスタの選定値

注2. ボーレート用プリスケアラ分周値 = P+1 (P = 0 ~ 15)

P：COCONRレジスタのBRPビットの選定値

16.7 アクセプタンスフィルタ機能とマスク機能

ユーザが任意のメッセージを選択受信する機能です。COGMRレジスタ、COLMARレジスタ、COLMBRレジスタは、標準IDと拡張IDの29ビットに対してマスクができます。COGMRレジスタはスロット0～13、COLMARレジスタはスロット14、COLMBRレジスタはスロット15に対応しています。マスク機能は、アクセプタンスフィルタ処理のときC0IDRレジスタの対応するスロットの設定値によって、受信IDの11ビットまたは29ビットに対して有効になります。マスク機能を使用するとある範囲のIDを受信できるようになります。

図16.20に各マスクレジスタとスロットの対応を、図16.21にアクセプタンス機能を示します。




図16.20 各マスクレジスタとスロットの対応




図16.21 アクセプタンス機能

アクセプタンス機能を使用する時は、次の点に注意してください。

- (1) 異なるスロットに同じのIDを設定して受信した場合、スロット番号の小さい方が有効になります。
- (2) Basic CANモードでスロット14、15にすべてのID(メッセージ)を受信するように設定した場合、スロット14、15はスロット0～13が受信しなかったすべてのIDを受信します。

16.8 アクセプタンスフィルタサポートユニット(ASU)

アクセプタンスフィルタサポートユニットは、受信IDの有効、無効をテーブル検索で判断する機能です。受信するIDをデータテーブルに登録し、受信したIDをC0AFSレジスタに格納した後、デコードされた受信IDを使用してテーブル検索を行います。このアクセプタンスフィルタサポートユニットは、標準フレームのIDに対してのみ使用できます。

アクセプタンスフィルタサポートユニットは、次の場合に有効です。

- ・アクセプタンスフィルタで受信するIDにマスクができない場合
例) 受信するID 078₁₆、087₁₆、111₁₆
- ・受信するIDが非常に多く、ソフトウェアでフィルタリングすると時間がかかりすぎる場合

図 16.22にワードアクセス時のC0AFSレジスタの書き込み時と読み出し時の状態を示します。




図16.22 ワードアクセス時のC0AFSレジスタの書き込み時と読み出し時の状態

16.9 Basic CANモード

C0CTLRレジスタのBasic CANビットを“1”(Basic CANモード)にすると、スロット14、15はBasic CANモードに対応します。通常、各スロットはCPUからの設定でデータフレームかリモートフレームのどちらか一方しか扱うことができませんが、Basic CANモードでは両方のフレームを同時に扱うことができます。

Basic CANモードでスロット14、15を受信許可にすると、受信したデータフレームまたはリモートフレームがスロット14からスロット15と交互に格納されます。

受信したメッセージタイプは、C0MCTLiレジスタのRemActiveビットで判別できます。

図16.23にBasic CANモード時のスロット14とスロット15の動作を示します。




図16.23 Basic CAN モード時のスロット14 とスロット15 の動作

Basic CANモードを使用するときは、次の点に注意してください。

- (1) Basic CANモードの設定はCANリセット/初期化モード時に行ってください。
- (2) スロット14とスロット15は、受信スロットとして設定してください。
- (3) スロット14とスロット15には、同じIDを設定してください。また、C0LMARレジスタ、C0LMBRレジスタの設定も同一にしてください。
- (4) メッセージのオーバーライトに対する保護機能はありません。各スロットは新メッセージによってオーバーライトされます。
- (5) スロット0～13の動作に変わりはありません。

16.10 リターンフロムバスオフ機能

プロトコルコントローラがバスオフ状態になったとき、C0CTLRレジスタのリターンフロムバスオフ機能を使用すると、バスオフ状態から強制復帰できます。このとき、エラー状態は、バスオフ状態からエラーアクティブ状態になります。この機能を実行するとC0TECRレジスタ、C0RECRレジスタは初期化されますが、C0CONRレジスタなどのCANモジュールの各レジスタとスロットの内容は初期化されません。

16.11 リッスンオンリーモード

C0CTLRレジスタのRXonlyビットを“1”にすると、リッスンオンリーモードになります。

リッスンオンリーモードでは、データフレーム、エラーフレーム、オーバーロードフレームの送信やACKを行いません。リッスンオンリーモード選択時は、送信要求をしないでください。

16.12 CAN受信とCAN送信

表16.3にCAN受信モードと送信モードの設定方法を示します。

表16.3 CAN受信モードとCAN送信モードの設定方法

TrmReq	RecReq	Remote	RspLock	スロットの通信モード設定内容
0	0	—	—	通信環境設定モード。 CPUでこのスロットの通信環境を設定してください。
0	1	0	0	データフレームの受信スロットに設定されます。
1	0	1	0	リモートフレームの送信スロットに設定されます(このとき、RemActiveビット=1)。 送信後、データフレームの受信スロットとして機能します(このとき、RemActiveビット=0)。 ただし、リモートフレーム送信前にCANバス上で一致するIDを検出した場合は、ただちにデータフレームの受信スロットとして機能します。
1	0	0	0	データフレームの送信スロットに設定されます。
0	1	1	1/0	リモートフレームの受信スロットとして設定されます(このとき、RemActiveビット=1)。 受信後は、データフレームの送信スロットとして機能します(このとき、RemActiveビット=0)。 ただし、RspLockビット=1である限り送信はスタートせず、リモートフレームは自動的に応答しません。 RspLockビット=0にすると応答(送信)をスタートします。

TrmReq、RecReq、Remote、RspLock、RemActive、RspLock : COMCTLjレジスタ(j=0～15)のビット

受信モードでは次の点に注意してください。

- (1) COMCTLiレジスタを“0016”にしてから、スロットの受信設定をしてください。
- (2) 受信メッセージは、受信のモード設定とアクセプタンスフィルタ処理の結果、最初に条件のあったスロットに格納されます。格納スロット決定時にスロット番号が小さい方が優先順位が高くなります。
- (3) 通常のCAN動作モード時は、自ノードが送信したメッセージはIDが一致しても自ノードは受信しません。しかしループバックモード時は、IDが一致した場合にそのメッセージを受信します。ただし、この場合、ACKは返しません。

送信モードでは次の点に注意してください。

- (1) COMCTLiレジスタを“0016”にしてから、スロットの送信設定をしてください。
- (2) TrmReqビットを“0”(送信スロットではない)にしてから、送信スロットを書き換えてください。
- (3) TrmActiveビットが“1”(送信中)のときは、送信スロットは書き換えないでください。書き換えると不定データが出力されます。

16.12.1 受信

図16.24にデータフレーム受信時の動作例を示します。この例では、2つの連続したメッセージを受信しているときのCANモジュールの動作を示します。




図16.24 データフレーム受信時の動作例

- (1) CANバス上にSOFを検知すると、RecStateビットがただちに“1”になり、メッセージの受信を開始します(「16.12.2 送信」参照)。
- (2) メッセージの受信を完了すると、受信スロットのNewDataビットが“1”になります。同時にInvalDataビットが“1”になり、そのスロットへメッセージが完全に格納された後、InvalDataビットは“0”に戻ります。
- (3) 受信したスロットのC0ICRレジスタの割り込み許可ビットが“1”(割り込み許可)の場合、CAN0受信完了割り込みが発生し、C0STRレジスタのMBOXビット(メッセージを受信したロット番号)とRecSuccビットが変化します。
- (4) プログラムでNew Dataビットを“0”にした後、スロットからメッセージを読み出してください。
- (5) プログラムでNew Dataビットを“0”にするか、スロットへの受信要求をキャンセルする前に次のメッセージを受信した場合、MsgLostビットが“1”(メッセージはオーバライトされた)になります。そして、新しく受信されたメッセージがそのスロットに格納されます。割り込み要求とC0STRレジスタは(3)と同様に変化します。

16.12.2 送信

図16.25にデータフレーム送信時の動作例を示します。




図16.25 データフレーム送信時の動作例

- (1) バスアイドル時にC0MCTLiレジスタのTrmReqビットを“1”(送信スロット)にすると、C0MCTLiレジスタのTrmActiveビットおよびC0STRレジスタのTrmStateビットが“1”(送信中)になり、送信を開始します。
- (2) 送信開始後にアービトレーション負けが発生すると、TrmActiveビットおよびTrmStateビットは“0”になります。
- (3) アービトレーション負けが発生せずに送信を完了すると、C0MCTLiレジスタのSentDataビットが“1”(送信が完了した)に、TrmActiveビットが“0”(バスアイドル待ちまたはアービトレーション完了待ち)になります。そして、C0ICRレジスタの割り込み許可ビットが“1”(割り込み許可)の場合、CAN0送信完了割り込み要求が発生し、C0STRレジスタのMBOXビット(メッセージを送信したスロット番号)とTrmSuccビットが変化します。
- (4) 次の送信を行う場合は、TrmReqビットおよびSentDataビットを“0”にして、TrmReqビットおよびSentDataビットが“0”になるのを確認した後、TrmReqビットを“1”にしてください。

16.13 CAN割り込み

CANモジュールは次のCAN割り込みがあります。

- ・ CAN0受信完了割り込み
- ・ CAN0送信完了割り込み
- ・ CAN0エラー割り込み
 - エラーパッシブステート
 - バスオフステート
 - バスエラー
- ・ CAN0ウェイクアップ割り込み

CAN受信完了割り込み、CAN送信完了割り込みが発生した場合、C0STRレジスタのMBOXビットを読むと割り込みが発生したスロットを判別できます。

17. プログラマブル入出力ポート

17.1 機能説明

プログラマブル入出力ポートは、P0～P5の37本あります。各ポートの入出力は、方向レジスタによって1ポートごとに設定できます。また、4ポートごとに、プルアップ抵抗の有無を設定できます。ポートP1はNch出力トランジスタの駆動能力を設定できます。駆動能力を[HIGH]に設定することで、LED駆動ポートとして使用できます。

図17.1～図17.4にプログラマブル入出力ポートの構成を示します。

各端子は、プログラマブル入出力ポートと内蔵周辺装置の入出力として機能します。

内蔵周辺装置の入力端子として使用する場合は、各端子の方向レジスタを入力モードに設定してください。D/Aコンバータ以外の内蔵周辺装置の出力端子として使用する場合は、方向レジスタの内容に関係なく内蔵周辺装置の出力となります。D/Aコンバータとして使用する場合は、端子の方向レジスタを出力モードに設定しないでください。内蔵周辺装置の設定方法は、各機能説明を参照してください。

17.1.1 ポートPi方向レジスタ

図17.5にポートPi方向レジスタを示します。

プログラマブル入出力ポートの方向を選択するためのレジスタです。このレジスタの各ビットは、それぞれ端子1本ずつに対応しています。

17.1.2 ポートPiレジスタ

図17.6にポートPiレジスタを示します。

外部とのデータ入出力は、ポートレジスタへの書き込みおよび読み出しによって行います。ポートレジスタは、出力データを保持するポートラッチ、および端子の状態を読み込む回路で構成されています。ポートレジスタの各ビットは、それぞれ端子1本ずつに対応しています。

17.1.3 プルアップ制御レジスタ

図17.7にプルアップ制御レジスタを示します。

プルアップ制御レジスタによって、4ポートごとに、プルアップ抵抗の有無を設定できます。プルアップ抵抗ありに設定したポートは、方向レジスタを入力に設定したときにだけプルアップ抵抗が接続されます。

17.1.4 ポートP1駆動能力制御レジスタ

図17.7にポートP1駆動能力制御レジスタを示します。

ポートP1のnチャネル出力トランジスタの駆動能力を制御するためのレジスタです。このレジスタの各ビットは、それぞれ端子1本ずつに対応しています。

17.1.5 CAN0入出力端子選択レジスタ

図17.8にCAN0入出力端子選択レジスタを示します。

CAN0入出力端子選択レジスタはCAN0の入出力端子を選択するためのレジスタです。




図17.1 プログラマブル入出力ポートの構成(1)




図17.2 プログラマブル入出力ポートの構成(2)




図17.3 プログラマブル入出力ポートの構成(3)




図17.4 プログラマブル入出力ポートの構成(4)

ポートPi方向レジスタ(注1、2、3)

シンボル	アドレス	リセット時
PD _i (i=0 ~ 5)	00E2 ₁₆ 、00E3 ₁₆ 番地	00 ₁₆
	00E6 ₁₆ 番地	XXXXXX00 ₂
	00E7 ₁₆ 、00EA ₁₆ 番地	00 ₁₆
	00EB ₁₆ 番地	XXXXXX00 ₂

ビットシンボル	ビット名	機 能	RW
b7	PD _i _0	ポートPi ₀ 方向レジスタ	RW
b6	PD _i _1	ポートPi ₁ 方向レジスタ	RW
b5	PD _i _2	ポートPi ₂ 方向レジスタ	RW
b4	PD _i _3	ポートPi ₃ 方向レジスタ	RW
b3	PD _i _4	ポートPi ₄ 方向レジスタ	RW
b2	PD _i _5	ポートPi ₅ 方向レジスタ	RW
b1	PD _i _6	ポートPi ₆ 方向レジスタ	RW
b0	PD _i _7	ポートPi ₇ 方向レジスタ	RW

注1. ポートP0方向レジスタを書き換える場合、プロテクトレジスタ(000A₁₆番地)のビット2を“1”にしてください。

注2. ポートP2方向レジスタのビット2～7には、何も配置されていません。このビットに書き込む場合、“0”を書き込んでください。読み出した場合、その内容は“0”です。

注3. ポートP5方向レジスタのビット3～7には、何も配置されていません。このビットに書き込む場合、“0”を書き込んでください。読み出した場合、その内容は“0”です。

図17.5 ポートPi方向レジスタ

ポートPiレジスタ(注1、2)

シンボル	アドレス	リセット時
Pi (i = 0 ~ 5)	00E0 ₁₆ 、00E1 ₁₆ 、00E4 ₁₆ 、00E5 ₁₆ 番地	不定
	00E8 ₁₆ 、00E9 ₁₆ 番地	不定


ビットシンボル	ビット名	機 能	RW
b7	Pi_0	ポートPi ₀ レジスタ	RW
b6	Pi_1	ポートPi ₁ レジスタ	RW
b5	Pi_2	ポートPi ₂ レジスタ	RW
b4	Pi_3	ポートPi ₃ レジスタ	RW
b3	Pi_4	ポートPi ₄ レジスタ	RW
b2	Pi_5	ポートPi ₅ レジスタ	RW
b1	Pi_6	ポートPi ₆ レジスタ	RW
b0	Pi_7	ポートPi ₇ レジスタ	RW

注1. ポートP2レジスタのビット2～7には、何も配置されていません。このビットに書き込む場合、“0”を書き込んでください。読み出した場合、その内容は“0”です。

注2. ポートP5レジスタのビット3～7には、何も配置されていません。このビットに書き込む場合、“0”を書き込んでください。読み出した場合、その内容は“0”です。


図17.6 ポートPiレジスタ

プルアップ制御レジスタ0

シンボル
PUR0アドレス
00FC16番地リセット時
00X000002


ビットシンボル	ビット名	機 能	RW
PU00	P0 ₀ ~ P0 ₃ のプルアップ	対応するポートのプルアップの設定 を行う 0：プルアップなし 1：プルアップあり	RW
PU01	P0 ₄ ~ P0 ₇ のプルアップ		RW
PU02	P1 ₀ ~ P1 ₃ のプルアップ		RW
PU03	P1 ₄ ~ P1 ₇ のプルアップ		RW
PU04	P2 ₀ 、P2 ₁ のプルアップ		RW
何も配置されていません。 書き込む場合、“0”を書き込んでください。読み出した場合、その内容は不定。			-
PU06	P3 ₀ ~ P3 ₃ のプルアップ	対応するポートのプルアップの設定を行う 0：プルアップなし 1：プルアップあり	RW
PU07	P3 ₄ ~ P3 ₇ のプルアップ		RW

プルアップ制御レジスタ1

シンボル
PUR1アドレス
00FD16番地リセット時
XXXXX0002


ビットシンボル	ビット名	機 能	RW
PU10	P40～P43のプルアップ	対応するポートのプルアップの設定を行う 0：プルアップなし 1：プルアップあり	RW
PU11	P44～P47のプルアップ		RW
PU12	P50～P52のプルアップ		RW
何も配置されていません。 書き込む場合、“0”を書き込んでください。読み出した場合、その内容は不定。			-

ポートP1駆動能力制御レジスタ

シンボル
DDRアドレス
00FE16番地リセット時
0016

ビットシンボル	ビット名	機 能	RW
DDR0	P10の駆動能力	P1のnチャンネル出力トランジスタの 駆動能力設定を行う 0: Low 1: High	RW
DDR1	P11の駆動能力		RW
DDR2	P12の駆動能力		RW
DDR3	P13の駆動能力		RW
DDR4	P14の駆動能力		RW
DDR5	P15の駆動能力		RW
DDR6	P16の駆動能力		RW
DDR7	P17の駆動能力		RW

図17.7 プルアップ制御レジスタ、ポートP1駆動能力制御レジスタ



17.2 未使用端子の処理

表17.1に未使用端子の処理例を示します。

表17.1 未使用端子の処理例

端 子 名	処 理 内 容
ポートP0～P5 (注1)	入力モードに設定し、端子ごとに抵抗を介してVssに接続(プルダウン)するか、または出力モードに設定し、端子を開放
XOUT(注2)	開放
VREF	Vssに接続
XIN(注3)	抵抗を介して、Vccに接続(プルアップ)

注1．未使用端子処理を行わない場合、ポート内部のシュミット回路で貫通電流が流れ、電源電流が増えることがあります。必ず未使用端子処理を行ってください。

注2．XIN端子に外部クロックを入力しているとき。

注3．メインクロック発振回路を使用しない場合には、XIN端子をプルアップしXOUT端子を開放してください。また、メインクロック停止ビット(0006₁₆番地のビット5)を“1”(停止)に設定してください。

18. 電気的特性

表18.1 絶対最大定格

記 号	項 目	条 件	定 格 値	単位
V_{CC}	電源電圧		-0.3 ~ 6.5	V
V_i	入力電圧	RESET, V_{REF} , X_{IN} P0 ₀ ~P0 ₇ , P1 ₀ ~P1 ₇ , P2 ₀ , P2 ₁ , P3 ₀ ~P3 ₇ , P4 ₀ ~P4 ₇ , P5 ₀ ~P5 ₂ , CNV _{SS} (注1)	-0.3 ~ $V_{CC}+0.3$	V
V_o	出力電圧	P0 ₀ ~P0 ₇ , P1 ₀ ~P1 ₇ , P2 ₀ , P2 ₁ , P3 ₀ ~P3 ₇ , P4 ₀ ~P4 ₇ , P5 ₀ ~P5 ₂ , X_{OUT}	-0.3 ~ $V_{CC}+0.3$	V
		I_{VCC}	-0.3 ~ 2.8V	V
P_d	消費電力	$T_{opr}=25$	300	mW
T_{opr}	動作周囲温度		-40 ~ 85 (注2)	
T_{stg}	保存温度		-65 ~ 150	

注1．フラッシュメモリ版でのCNV_{SS}端子の絶対最大定格値は-0.3 ~ 6.5Vになります。

注2．フラッシュ書き込み/消去時は0 ~ 60 です。

表18.2 推奨動作条件(指定のない場合は、 $V_{CC}=4.2 \sim 5.5V$ 、 $T_{opr}=-40 \sim 85$)

記 号	項 目		規 格 値			単位
			最 小	標 準	最 大	
V _{CC}	電源電圧		4.2	5.0	5.5	V
V _{SS}	電源電圧			0		V
V _{IH}	“ H ”入力電圧	P0 ₀ ~P0 ₇ , P1 ₀ ~P1 ₇ , P2 ₀ , P2 ₁ , P3 ₀ ~P3 ₇ , P4 ₀ ~P4 ₇ , P5 ₀ ~P5 ₂ , X _{IN} , RESET, CNV _{SS}	0.8V _{CC}		V _{CC}	V
V _{IL}	“ L ”入力電圧	P0 ₀ ~P0 ₇ , P1 ₀ ~P1 ₇ , P2 ₀ , P2 ₁ , P3 ₀ ~P3 ₇ , P4 ₀ ~P4 ₇ , P5 ₀ ~P5 ₂ , X _{IN} , RESET, CNV _{SS}	0		0.2V _{CC}	V
I _{OH} (peak)	“ H ”尖頭出力電流	P0 ₀ ~P0 ₇ , P1 ₀ ~P1 ₇ , P2 ₀ , P2 ₁ , P3 ₀ ~P3 ₇ , P4 ₀ ~P4 ₇ , P5 ₀ ~P5 ₂			-10.0	mA
I _{OH} (avg)	“ H ”平均出力電流	P0 ₀ ~P0 ₇ , P1 ₀ ~P1 ₇ , P2 ₀ , P2 ₁ , P3 ₀ ~P3 ₇ , P4 ₀ ~P4 ₇ , P5 ₀ ~P5 ₂			-5.0	mA
I _{OL} (peak)	“ L ”尖頭出力電流	P0 ₀ ~P0 ₇ , P2 ₀ , P2 ₁ , P3 ₀ ~P3 ₇ , P4 ₀ ~P4 ₇ , P5 ₀ ~P5 ₂			10.0	mA
		P1 ₀ ~P1 ₇	HIGH POWER		20.0	mA
			LOW POWER		10.0	mA
I _{OL} (avg)	“ L ”平均出力電流	P0 ₀ ~P0 ₇ , P2 ₀ , P2 ₁ , P3 ₀ ~P3 ₇ , P4 ₀ ~P4 ₇ , P5 ₀ ~P5 ₂			5.0	mA
		P1 ₀ ~P1 ₇	HIGH POWER		10.0	mA
			LOW POWER		5.0	mA
f(X _{IN})	メインクロック入力発振周波数(注3)		V _{CC} =4.2V~5.5V	0	16	MHz
f(X _{CIN})	サブクロック発振周波数			32.768	50	kHz

注1．平均出力電流は100msの期間内での平均値です。

注2．ポート $P0_0 \sim P0_3, P1_3 \sim P1_7, P2_1, P3_4 \sim P3_7, P4_6, P4_7, P5_0 \sim P5_2$ の $I_{OL}(peak)$ の合計は60mA以下、
 ポート $P0_0 \sim P0_3, P1_3 \sim P1_7, P2_1, P3_4 \sim P3_7, P4_6, P4_7, P5_0 \sim P5_2$ の $I_{OH}(peak)$ の合計は60mA以下、
 ポート $P0_4 \sim P0_7, P1_0 \sim P1_2, P2_0, P3_0 \sim P3_3, P4_0 \sim P4_5$ の $I_{OL}(peak)$ の合計は60mA以下、
 ポート $P0_4 \sim P0_7, P1_0 \sim P1_2, P2_0, P3_0 \sim P3_3, P4_0 \sim P4_5$ の $I_{OH}(peak)$ の合計は60mA以下
 にしてください。

注3．メインクロック入力周波数と電源電圧の関係を以下に示します。




表18.3 電気的特性(1) (指定のない場合は、V_{CC}=5V, V_{SS}=0V, T_{opr}=-40 ~ 85 , f(X_{IN})=16MHz)

記 号	項 目	測定条件	規 格 値			単 位
			最 小	標 準	最 大	
V _{OH}	“ H ”出力電圧 P0 ₀ ~P0 ₇ , P1 ₀ ~P1 ₇ , P2 ₀ , P2 ₁ , P3 ₀ ~P3 ₇ , P4 ₀ ~P4 ₇ , P5 ₀ ~P5 ₂	I _{OH} =-5mA	3.0			V
		I _{OH} =-200μA	4.7			
V _{OH}	“ H ”出力電圧 X _{OUT}	HIGH POWER I _{OH} =-1mA	3.0			V
		LOW POWER I _{OH} =-0.5mA	3.0			
V _{OH}	“ H ”出力電圧 X _{COUT}	HIGH POWER 無負荷時		2.5		V
		LOW POWER 無負荷時		1.6		
V _{OL}	“ L ”出力電圧 P0 ₀ ~P0 ₇ , P2 ₀ , P2 ₁ , P3 ₀ ~P3 ₇ , P4 ₀ ~P4 ₇ , P5 ₀ ~P5 ₂	I _{OL} =5mA			2.0	V
		I _{OL} =200μA			0.45	
V _{OL}	“ L ”出力電圧 P1 ₀ ~P1 ₇	HIGH POWER I _{OL} =10mA			2.0	V
		LOW POWER I _{OL} =5mA			2.0	
V _{OL}	“ L ”出力電圧 X _{OUT}	HIGH POWER I _{OL} =1mA			2.0	V
		LOW POWER I _{OL} =0.5mA			2.0	
V _{OL}	“ L ”出力電圧 X _{COUT}	HIGH POWER 無負荷時		0		V
		LOW POWER 無負荷時		0		
V _{T+} - V _{T-}	ヒステリシス CNTR ₀ , TCIN, INT ₀ ~INT ₃ , CLK ₀ , CLK ₁ , P4 ₅ , RxD ₀ , RxD ₁ , K _{I0} ~K _{I3} , CRX ₀		0.2		0.8	V
V _{T+} - V _{T-}	ヒステリシス RESET		0.2		1.8	V
I _{IH}	“ H ”入力電流 P0 ₀ ~P0 ₇ , P1 ₀ ~P1 ₇ , P2 ₀ , P2 ₁ , P3 ₀ ~P3 ₇ , P4 ₀ ~P4 ₇ , P5 ₀ ~P5 ₂ , X _{IN} , RESET, CNV _{SS}	V _I =5V			5.0	μA
I _{IL}	“ L ”入力電流 P0 ₀ ~P0 ₇ , P1 ₀ ~P1 ₇ , P2 ₀ , P2 ₁ , P3 ₀ ~P3 ₇ , P4 ₀ ~P4 ₇ , P5 ₀ ~P5 ₂ , X _{IN} , RESET, CNV _{SS}	V _I =0V			-5.0	μA
R _{PULLUP}	プルアップ抵抗 P0 ₀ ~P0 ₇ , P1 ₀ ~P1 ₇ , P2 ₀ , P2 ₁ , P3 ₀ ~P3 ₇ , P4 ₀ ~P4 ₇ , P5 ₀ ~P5 ₂	V _I =0V	30.0	50.0	167.0	kΩ
R _{IXIN}	帰還抵抗 X _{IN}			1.0		MΩ
R _{IXCIN}	帰還抵抗 X _{CIN}			15.0		MΩ
V _{RAM}	RAM保持電圧	クロック停止時	2.0			V
R _{OSC}	オンチップオシレータ 発振周波数	マスクROM版 フラッシュ メモリ版	300	600	1200	kHz

表18.4 電気的特性(2) (指定のない場合は、 $V_{CC}=5V$, $V_{SS}=0V$, $T_{opr}=25$, $f(X_{IN})=16MHz$)

記 号	項 目		測定条件		規 格 値			単 位
					最 小	標 準	最 大	
Icc	電源電流	入出力端子は無負荷	マスクROM版	f(X _{IN})=16MHz 方形波、分周なし		12.0	22.0	mA
			フラッシュメモリ版			14.0	24.0	mA
			マスクROM版	オンチップオシレータモード		300		μA
			フラッシュメモリ版	分周なし		800		μA
			マスクROM版	オンチップオシレータモード		60		μA
			フラッシュメモリ版	ウェイト時		100		μA
			マスクROM版	f(X _{CIN})=32kHz 方形波		20		μA
			フラッシュメモリ版			450		μA
			マスクROM版	f(X _{CIN})=32kHz ウェイト時		2		μA
			フラッシュメモリ版			2		μA
			マスクROM版	クロック停止時 T _{opr} =25		0.8	3	μA
			フラッシュメモリ版			0.8	3	μA

表18.5 電源回路のタイミング特性

記 号	項 目	測定条件	規 格 値			単 位
			最 小	標 準	最 大	
td(P-R)	電源投入時内部電源安定時間	V _{CC} = 4.2 ~ 5.5 V			2	ms
td(R-S)	STOP解除時間				150	μs
td(W-S)	低消費電力モードウェイト解除時間				150	μs
td(M-L)	メインクロック発振開始時内部電源安定時間				150	μs




表18.6 フラッシュメモリの電気的特性(指定のない場合は、 $V_{CC}=4.2 \sim 5.5V$, $T_{opr}=0 \sim 60$)

記 号	項 目	規 格 値			単 位
		最 小	標準(注1)	最 大	
—	プログラム、イレーズ回数(注2)	100(注3)			回
—	ワードプログラム時間($V_{CC}=5.0V$ 、 $T_{opr}=25$)		75	600	μs
—	ブロックイレーズ時間	2Kバイトブロック	0.2	9	s
		8Kバイトブロック	0.4	9	s
		16Kバイトブロック	0.7	9	s
		32Kバイトブロック	1.2	9	s
td(SR-ES)	消去動作→イレーズサスペンド遷移時間			20	ms
—	データ保持時間	10			年

注1 . $V_{CC}=5.0V$ 、 $T_{opr}=25$ の時

注2 . プログラム、イレーズ回数の定義

プログラム、イレーズ回数は、ブロックごとのイレーズ回数です。

例えば2Kバイトブロックについて、それぞれ異なる番地に1ワード書き込みを1,024回に分けて行った後に、そのブロックをイレーズした場合も、プログラム/イレーズ回数は1回と数えます。ただし、イレーズ1回に対して、同一番地に複数回の書き込みを行うことはできません(上書き禁止)。

注3 . プログラム/イレーズ後の全ての電気的特性を保証する最小回数です(保証は1 ~ “最小”値の範囲)。




表18.7 A/D変換特性(指定のない場合は、 $V_{CC}=V_{REF}=5V$, $V_{SS}=0V$, $T_{opr}=25$, $f(X_{IN})=16MHz$)

記 号	項 目	測定条件	規 格 値			単 位
			最 小	標 準	最 大	
—	分解能	$V_{REF}=V_{CC}$			10	Bits
—	絶対精度	サンプル&ホールド機能なし	$V_{REF}=V_{CC}=5V$		± 3	LSB
		サンプル&ホールド機能あり(10bit)	$V_{REF}=V_{CC}=5V$	AN ₀ ~ AN ₁₁ 入力	± 3	LSB
				ANEX0, ANEX1入力, 外部オペアンプ接続モード	± 7	LSB
		サンプル&ホールド機能あり(8bit)	$V_{REF}=V_{CC}=5V$		± 2	LSB
R _{LADDER}	ラダー抵抗	$V_{REF}=V_{CC}$	10		40	k Ω
t _{CONV}	変換時間(10bit)	$f(X_{IN})=10MHz$, $\phi_{AD}=f_{AD}=10MHz$	3.3			μs
	変換時間(8bit)	$f(X_{IN})=10MHz$, $\phi_{AD}=f_{AD}=10MHz$	2.8			μs
t _{SAMP}	サンプリング時間	$f(X_{IN})=10MHz$, $\phi_{AD}=f_{AD}=10MHz$	0.3			μs
V _{REF}	基準電圧	$f(X_{IN})=10MHz$, $\phi_{AD}=f_{AD}=10MHz$	2		V _{CC}	V
V _{IA}	アナログ入力電圧	$f(X_{IN})=10MHz$, $\phi_{AD}=f_{AD}=10MHz$	0		V _{REF}	V

注1 . $f(X_{IN})$ が10MHzをこえる時は f_{AD} を分周し、A/D動作クロック周波数(ϕ_{AD})が10MHz以下になるようにしてください。

表18.8 D/A変換特性(指定のない場合は、 $V_{CC}=V_{REF}=5V$, $V_{SS}=0V$, $T_{opr}=25$, $f(X_{IN})=16MHz$)

記 号	項 目	測定条件	規 格 値			単 位
			最 小	標 準	最 大	
—	分解能				8	Bits
—	絶対精度				1.0	%
t _{SU}	設定時間				3	μs
R _O	出力抵抗		4	10	20	k Ω
I _{VREF}	基準電源入力電流	(注1)			1.5	mA

注1 . A/Dコンバータのラダー抵抗分は除きます。

D/Aレジスタの内容が^a 00₁₆ *以外の場合、A/D制御レジスタでV_{REF}未接続としてもI_{VREF}は流れます。

タイミング必要条件(指定のない場合は、 $V_{CC}=5V$, $V_{SS}=0V$, $T_{opr}= -40 \sim 85$)

表18.8 X_{IN} 入力

記 号	項 目	規 格 値		単 位
		最 小	最 大	
$t_{c(XIN)}$	X_{IN} 入力サイクル時間	62.5		ns
$t_{WH(XIN)}$	X_{IN} 入力“H”パルス幅	30		ns
$t_{WL(XIN)}$	X_{IN} 入力“L”パルス幅	30		ns

表18.9 $CNTR_0$ 入力

記 号	項 目	規 格 値		単 位
		最 小	最 大	
$t_{c(CNTR_0)}$	$CNTR_0$ 入力サイクル時間	100		ns
$t_{WH(CNTR_0)}$	$CNTR_0$ 入力“H”パルス幅	40		ns
$t_{WL(CNTR_0)}$	$CNTR_0$ 入力“L”パルス幅	40		ns

表18.10 $TCIN$ 入力

記 号	項 目	規 格 値		単 位
		最 小	最 大	
$t_{c(TCIN)}$	$TCIN$ 入力サイクル時間	400(注1)		ns
$t_{WH(TCIN)}$	$TCIN$ 入力“H”パルス幅	200(注2)		ns
$t_{WL(TCIN)}$	$TCIN$ 入力“L”パルス幅	200(注2)		ns

注1 . (1/デジタルフィルタクロック周波数 $\times 6$)といずれか値の大きい方となります。

注2 . (1/デジタルフィルタクロック周波数 $\times 3$)といずれか値の大きい方となります。

表18.11 シリアルI/O

記 号	項 目	規 格 値		単 位
		最 小	最 大	
$t_{c(CK)}$	CLK_i 入力サイクル時間	200		ns
$t_{w(CKH)}$	CLK_i 入力“H”パルス幅	100		ns
$t_{w(CKL)}$	CLK_i 入力“L”パルス幅	100		ns
$t_{d(C-Q)}$	TxD_i 出力遅延時間		80	ns
$t_{h(C-Q)}$	TxD_i ホールド時間	0		ns
$t_{su(D-C)}$	RxD_i 入力セットアップ時間	30		ns
$t_{h(C-D)}$	RxD_i 入力ホールド時間	90		ns

表18.12 外部割り込み $\overline{INT}_i$ 入力

記 号	項 目	規 格 値		単 位
		最 小	最 大	
$t_{w(INH)}$	$\overline{INT}_i$ 入力“H”パルス幅	250(注1)		ns
$t_{w(INL)}$	$\overline{INT}_i$ 入力“L”パルス幅	250(注2)		ns

注1 . $\overline{INT}_0$ 入力フィルタ選択ビットでフィルタありを選択した場合、 $\overline{INT}_0$ 入力“H”パルス幅の最小値は(1/デジタルフィルタ サンプル周波数 $\times 3$)といずれか値の大きい方となります。

注2 . $\overline{INT}_0$ 入力フィルタ選択ビットでフィルタありを選択した場合、 $\overline{INT}_0$ 入力“L”パルス幅の最小値は(1/デジタルフィルタ サンプル周波数 $\times 3$)といずれか値の大きい方となります。





図18.1 ポートP0～P5の測定回路

図18.2 $V_{CC}=5V$ 時のタイミング

19. フラッシュメモリ版

19.1 概要

フラッシュメモリ版は、CPU書き換えモード、標準シリアル入出力モード、パラレル入出力モード、CAN入出力モードの4つの書き換えモードで、フラッシュメモリを操作できます。

表19.1にフラッシュメモリ版の性能概要を、表19.2にフラッシュメモリ書き換えモードを示します(表19.1に示す以外の項目は「表1.1 性能概要」を参照してください)。

表19.1 フラッシュメモリ版の性能概要

項 目		性 能
フラッシュメモリの動作モード		4モード(CPU書き換え、パラレル入出力、標準シリアル入出力、CAN入出力)
消去ブロック分割		「図19.1 フラッシュメモリのブロック図」を参照してください
プログラム方式		ワード単位/バイト単位(注1)
イレース方式		ブロック消去
プログラム、イレース制御方式		ソフトウェアコマンドによるプログラム、イレース制御
プロテクト方式		ブロック0、1書き換え許可ビット(FMR02)によるブロック0およびブロック1に対するプロテクト ブロック0～3書き換え許可ビット(FMR16)によるブロック0～3に対するプロテクト
コマンド数		5コマンド
プログラム、イレース回数	ブロック0～ブロック3	100回
	ブロックA、ブロックB(データ領域)	100回
データ保持		10年間
ROMコードプロテクト		パラレル入出力モード、標準シリアル入出力モード、CAN入出力モード対応

注1．パラレル入出力モードでのみバイト単位のプログラムができます。

表19.2 フラッシュメモリ書き換えモードの概要

フラッシュメモリ書き換えモード	CPU書き換えモード	パラレル入出力モード	標準シリアル入出力モード	CAN入出力モード
機能概要	CPUがソフトウェアコマンドを実行することにより、ユーザROM領域を書き換える。 EW0モード：フラッシュメモリ以外の領域で書き換え可能 EW1モード：フラッシュメモリ上で書き換え可能	専用パラレルライタを使用してユーザROM領域を書き換える。	専用シリアルライタを使用して、ユーザROM領域を書き換える。 標準シリアル入出力モード1： クロック同期形シリアルI/O 標準シリアル入出力モード2：(注1) クロック非同期形シリアルI/O	専用CANライタを使用して、ユーザROM領域を書き換える。
書き換えできる領域	ユーザROM領域	ユーザROM領域、ブートROM領域	ユーザROM領域	ユーザROM領域
動作モード	シングルチップモード	パラレル入出力モード	ブートモード	ブートモード
ROMライタ	-	パラレルライタ	シリアルライタ	CANライタ

注1．標準シリアル入出力モード2では、メインクロックの入力発振周波数は10MHzまたは16MHzにしてください。

19.2 メモリ配置

フラッシュメモリ版のROMは、ユーザROM領域とブートROM領域(予約領域)に分けられます。

図19.1にフラッシュメモリのブロック図を示します。

ユーザROM領域には、シングルチップモード時のマイコン動作プログラムを格納する領域とは別に、2KバイトのブロックAおよび2KバイトのブロックBがあります。ユーザROM領域はいくつかのブロックに分割されています。ユーザROM領域は、CPU書き換えモード、標準シリアル入出力モード、パラレル入出力モードまたはCAN入出力モードで書き換えられます。ただし、ブロック0およびブロック1は、CPU書き換えモードでのみ、FMR0レジスタのFMR02ビットを“1”、FMR1レジスタのFMR16ビットを“1”にすることで書き換えが許可されます。ブロック2、ブロック3はFMR1レジスタのFMR16ビットを“1”にすることで書き換えが許可されます。またブロックAおよびブロックBは、PM1レジスタのPM10ビットを“1”にすると使用できます。

ブートROM領域は、予約領域です。出荷時には標準シリアル入出力モードおよびCAN入出力モードの書き換え制御プログラムが格納されており、パラレル入出力モードでのみ書き換えられます。




図19.1 フラッシュメモリのブロック図

19.3 フラッシュメモリ書き換え禁止機能

フラッシュメモリを簡単に読んだり書き換えたりできないように、パラレル入出力モードにはROMコードプロテクト、標準シリアル入出力モードおよびCAN入出力モードにはIDコードチェック機能があります。

19.3.1 ROMコードプロテクト機能

ROMコードプロテクトは、パラレル入出力モード使用時、フラッシュメモリの読み出しや書き換えを禁止する機能です。

図19.2にROMCPレジスタを示します。ROMCPレジスタは、ユーザROM領域に存在します。

ROMCP1ビットは2ビットで構成されています。ROMCRビットが“002”以外の場合、ROMCP1ビットの2ビットのうちどちらか一方または両方を“0”にすると、ROMコードプロテクトが有効になり、フラッシュメモリの読み出しや書き換えが禁止されます。ただし、ROMCRビットを“002”(ROMコードプロテクト解除)にすると、フラッシュメモリを読んだり書き換えたりできます。一度ROMコードプロテクトを有効にすると、パラレル入出力モードでは、ROMCRビットを変更できませんので、標準シリアル入出力モードなど、他のモードで書き換えてください。

19.3.2 IDコードチェック機能

標準シリアル入出力モードおよびCAN入出力モードで使用します。フラッシュメモリがブランクではない場合、ライターから送られてくるIDコードとフラッシュメモリに書かれている7バイトのIDコードが一致するか判定します。コードが一致しなければ、ライターから送られてくるコマンドは受け付けません。IDコードは各8ビットのデータで、その領域は、1バイト目から0FFFD₁₆、0FFFE₃₁₆、0FFFEB₁₆、0FFFEF₁₆、0FFFF₃₁₆、0FFFF₇₁₆、0FFFFB₁₆番地です。これらの番地にあらかじめIDコードを設定したプログラムをフラッシュメモリに書いてください。

図19.3にIDコードの格納番地を示します。

ROMコードプロテクト制御番地

b7	b6	b5	b4	b3	b2	b1	b0
				1	1	1	1

シンボル
ROMCPアドレス
0FFFFF₁₆番地出荷時の値
FF₁₆ (注1)

ビットシンボル	ビット名	機 能	RW
(b3-b0)	予約ビット	“ 1 ” にしてください	RW
ROMCR	ROMコードプロテクト 解除ビット (注1、2)	b5 b4 00: プロテクト解除 01: } ROMCP1ビット有効 10: } 11: }	RW RW
ROMCP1	ROMコードプロテクト レベル1設定ビット (注1、3、4)	b7 b6 00: } プロテクト有効 01: } 10: } 11: プロテクト無効	RW RW

注1. 一度“ 0 ”にしたビットは、“ 1 ”にできません。ROMCPレジスタを含むブロックを消去すると、ROMCPレジスタは“ FF₁₆ ”になります。

注2. ROMCRビットが“ 00₂ ”以外、かつROMCP1ビットが“ 11₂ ”以外の場合、ROMCRビットを“ 00₂ ”にすると、ROMコードプロテクト・レベル1が解除されます。ただし、ROMCRビットをパラレル入出力モードでは変更できないため、標準シリアル入出力モードなどで変更してください。

注3. ROMCRビットを“ 00₂ ”以外、かつROMCP1ビットを“ 11₂ ”以外(ROMコードプロテクトを有効)にすると、パラレル入出力モードでのフラッシュメモリの読み出しや書き換えが禁止されます。

注4. ROMCP1ビットはROMCRビットが“ 01₂ ”、“ 10₂ ”、“ 11₂ ”のとき有効です。

図19.2 ROMCPレジスタ

アドレス	
0FFFD ₁₆ ~ 0FFFD ₁₆	ID1 未定義命令ベクタ
0FFFE ₁₆ ~ 0FFFE ₁₆	ID2 オーバフローベクタ
0FFFE ₁₆ ~ 0FFFE ₁₆	BRK命令ベクタ
0FFFE ₁₆ ~ 0FFFE ₁₆	ID3 アドレス一致ベクタ
0FFFE ₁₆ ~ 0FFFE ₁₆	ID4 シングルステップベクタ
0FFFF ₁₆ ~ 0FFFF ₁₆	ID5 ウォッチドッグタイマベクタ
0FFFF ₁₆ ~ 0FFFF ₁₆	ID6 DBCベクタ
0FFFF ₁₆ ~ 0FFFF ₁₆	ID7 UART0受信ベクタ
0FFFF ₁₆ ~ 0FFFF ₁₆	リセットベクタ
4バイト	

図19.3 IDコードの格納番地

19.4 ブートモード

CNVss端子に“H”、 $\overline{\text{CE}}$ 端子に“H”を入力してリセットすると、ブートモードになり、ブートROM領域に格納されている書き換え制御プログラムを実行します。

ブートモード時、ブートROM領域とユーザROM領域は、FMR0レジスタのFMR05ビットで切り替えられます。

19.5 CPU書き換えモード

CPU書き換えモードでは、CPUがソフトウェアコマンドを実行することにより、ユーザROM領域を書き換えることができます。したがって、ROMライターなどを使用せずにマイクロコンピュータを基板に実装した状態で、ユーザROM領域を書き換えることができます。プログラム、ブロックイレーズのコマンドは、ユーザROM領域の各ブロック領域のみに対して実行してください。

また、CPU書き換えモードで消去動作中に割り込み要求が発生した場合に、消去動作を一時中断して割り込み処理を行うイレーズサスペンド機能を持ちます。イレーズサスペンド中は、プログラムでユーザROM領域を読み出すことが可能です。

CPU書き換えモードには、イレーズライト0モード(EW0モード)とイレーズライト1モード(EW1モード)があります。表19.3にEW0モードとEW1モードの違いを示します。

表19.3 EW0モードとEW1モードの違い

項目	EW0モード	EW1モード
動作モード	シングルチップモード	シングルチップモード
書き換え制御プログラムを配置できる領域	ユーザROM領域	ユーザROM領域
書き換え制御プログラムを実行できる領域	フラッシュメモリ以外(RAMなど)へ転送してから実行する必要あり	ユーザROM領域上で実行可能
書き換えられる領域	ユーザROM領域(注1)	ユーザROM領域(注1) ただし、書き換え制御プログラムがあるブロックを除く
ソフトウェアコマンドの制限	なし	・プログラム、ブロックイレーズコマンド 書き換え制御プログラムがあるブロックに対して実行禁止 ・リードステータスレジスタコマンド 実行禁止
プログラム、イレーズ後のモード	リードステータスレジスタモード	リードアレイモード
自動書き込み、自動消去時のCPUの状態	動作	ホールド状態(入出力ポートはコマンド実行前の状態を保持)
フラッシュメモリのステータス検知	・プログラムでFMR0レジスタのFMR00、FMR06、FMR07ビットを読む ・リードステータスレジスタコマンドを実行し、ステータスレジスタのSR7、SR5、SR4を読む	プログラムでFMR0レジスタのFMR00、FMR06、FMR07ビットを読む
イレーズサスペンドへの移行条件(注3)	プログラムでFMR4レジスタのFMR40、およびFMR41ビットを“1”にする	FMR4レジスタのFMR40ビットが“1”、かつ許可された割り込みの割り込み要求が発生

注1．ブロック0、ブロック1は、FMR0レジスタのFMR02ビットを“1”、FMR1レジスタのFMR16ビットを“1”にすると書き換えが許可されます。ブロック2、ブロック3は、FMR1レジスタのFMR16ビットを“1”にすると書き換えが許可されます。

注2．条件成立後、イレーズサスペンドに移行しフラッシュメモリの読み出しが可能となるまでの時間は、最大td(SR-ES)です。

19.5.1 EW0モード

FMR0レジスタのFMR01ビットを“1”(CPU書き換えモード有効)にするとCPU書き換えモードになり、ソフトウェアコマンドの受け付けが可能となります。このとき、FMR1レジスタのFMR11ビットが“0”になり、EW0モードになります。FMR01ビットを“1”にするときには“0”を書いた後、続けて“1”を書いてください。

プログラム、イレーズ動作の制御はソフトウェアコマンドで行います。プログラム、イレーズの終了時の状態などはFMR0レジスタまたはステータスレジスタで確認できます。

自動消去中に、イレーズサスペンドに移行する場合は、FMR40ビットを“1”(イレーズサスペンド許可)、およびFMR41ビットを“1”(サスペンドリクエスト)にしてください。そして、td(SR-ES)待ち、FMR46ビットが“1”(自動消去停止)になったことを確認後、ユーザROM領域にアクセスしてください。FMR41ビットを“0”(イレーズリスタート)にすると、自動消去を再開します。

19.5.2 EW1モード

FMR01ビットを“1”にした後(“0”を書いた後、続けて“1”を書く)、FMR11ビットを“1”する(“0”を書いた後、続けて“1”を書く)とEW1モードになります。

プログラム、イレーズの終了時の状態などは、FMR0レジスタで確認できます。EW1モードでは、リードステータスレジスタのソフトウェアコマンドを実行しないでください。

イレーズサスペンド機能を有効にする場合には、FMR40ビットを“1”(イレーズサスペンド許可)にしてからブロックイレーズのコマンドを実行してください。またイレーズサスペンドに移行するための割り込みはあらかじめ割り込み許可状態にしてください。割り込み要求からtd(SR-ES)後、イレーズサスペンドに移行すると、割り込みが受け付けられます。

割り込み要求が発生すると、FMR41ビットは自動的に“1”(サスペンドリクエスト)になり自動消去が中断されます。割り込み処理終了後、自動消去が完了していないとき(FMR00ビットが“0”)は、FMR41ビットを“0”(イレーズリスタート)にして再度ブロックイレーズのコマンドを実行してください。

図19.4にFMR0レジスタを、図19.5にFMR1、FMR4レジスタを示します。

- FMR00ビット

フラッシュメモリの動作状況を示すビットです。プログラム、イレーズ動作中は“0”、それ以外のときには“1”になります。

- FMR01ビット

FMR01ビットを“1”(CPU書き換えモード)にすると、コマンドの受け付けが可能になります。なお、ブートモード時はFMR05ビットも“1”(ユーザROM領域アクセス)にしてください。

- FMR02ビット

FMR02ビットが“0”(書き換え禁止)のとき、ブロック0およびブロック1はプログラムおよびブロックイレーズのコマンドを受け付けません。

- FMSTPビット

フラッシュメモリの制御回路を初期化し、かつフラッシュメモリの消費電流を低減するためのビットです。FMSTPビットを“1”にすると、内蔵フラッシュメモリをアクセスできなくなります。したがって、FMSTPビットはフラッシュメモリ以外の領域のプログラムで書いてください。

次の場合、FMSTPビットを“1”にしてください。

- ・EW0モードで消去、書き込み中にフラッシュメモリのアクセスが異常になった(FMR00ビットが“1”(レディ)に戻らなくなった)場合
- ・低消費電力モードまたはオンチップオシレータ低消費電力モードにする場合

図19.7に低消費電力モード前後の処理を示します。このフローチャートに従って操作してください。なお、CPU書き換えモードが無効時にストップモードまたはウェイトモードに移行する場合は、自動的に内蔵フラッシュメモリの電源が切れ、復帰時に接続しますので、FMR0レジスタを設定する必要はありません。

- FMR05ビット

ブートモード時、ブートROM領域とユーザROM領域を切り替えるビットです。ブートROM領域をアクセス(読み出し)するときは“0”に、ユーザROM領域をアクセス(読み出し、書き込み、消去)するときは“1”(ユーザROMアクセス)にしてください。

- FMR06ビット

自動書き込みの状況を示す読み出し専用ビットです。プログラムエラーが発生すると“1”、それ以外の場合は“0”になります。詳細は「19.5.6 フルスステータスチェック」を参照してください。

- FMR07ビット

自動消去の状況を示す読み出し専用ビットです。イレーズエラーが発生すると“1”、それ以外の場合は“0”になります。詳細は「19.5.6 フルスステータスチェック」を参照してください。

- FMR11ビット

FMR11ビットを“1”(EW1モード)にすると、EW1モードになります。このビットはFMR01ビットが“1”のとき有効です。

- FMR16ビット

FMR16ビットが“0”(書き換え禁止)のとき、ブロック0～3はプログラムおよびブロックイレーズのコマンドを受け付けません。このビットはFMR01ビットが“1”のとき有効です。

- FMR40ビット

FMR40ビットを“1”(許可)にすると、イレーズサスペンド機能が許可されます。

- FMR41ビット

EW0モードでは、自動消去中にプログラムでFMR41ビットを“1”にすると、イレーズサスペンドモードに移行します。EW1モードでは、許可された割り込みの割り込み要求が発生すると、FMR41ビットは自動的に“1”(サスペンドリクエスト)になり、イレーズサスペンドモードに移行します。

自動消去動作を再開するときは、FMR41ビットを“0”(イレーズリスタート)にしてください。

- FMR46ビット

自動消去実行中は、FMR46ビットが“0”になります。イレーズサスペンドモード中は“1”になります。“0”の間は、フラッシュメモリへのアクセスは禁止です。

フラッシュメモリ制御レジスタ0

b7b6b5b4b3b2b1b0

0

0

シンボル

FMR0

アドレス

01B716番地

リセット後の値

XX0000012

ビットシンボル	ビット名	機能	RW
FMR00	RY/BYステータスフラグ	0: ビジー(書き込み、消去実行中) 1: レディ	RO
FMR01	CPU書き換えモード選択ビット (注1)	0: CPU書き換えモード無効 1: CPU書き換えモード有効	RW
FMR02	ブロック0、1書き換え許可ビット (注2)	0: 書き換え禁止 1: 書き換え許可	RW
FMSTP	フラッシュメモリ停止ビット (注3、4)	0: フラッシュメモリ動作 1: フラッシュメモリ停止 (低消費電力状態、フラッシュメモリ初期化)	RW
(b4)	予約ビット	“0” にしてください	RW
FMR05	ユーザROM領域選択ビット (ブートモード時のみ有効)(注3)	0: ブートROM領域アクセス 1: ユーザROM領域アクセス	RW
FMR06	プログラムステータスフラグ(注5)	0: 正常終了 1: エラー終了	RO
FMR07	イレースステータスフラグ(注5)	0: 正常終了 1: エラー終了	RO

注1. “1” にするときは、“0” を書いた後、続けて “1” を書いてください。“0” を書いた後、“1” を書くまでに割り込みが入らないようにしてください。
また、EW0モード時はフラッシュメモリ以外の領域のプログラムで書いてください。
このビットはリードアレイモードにしてから “0” にしてください。

注2. “1” にするときは、FMR01ビットが “1” の状態で、このビットに “0” を書いた後、続けて “1” を書いてください。“0” を書いた後、“1” を書くまでに割り込みが入らないようにしてください。

注3. このビットは、フラッシュメモリ以外の領域のプログラムで書いてください。

注4. FMR01ビットが “1” (CPU書き換えモード)のとき有効です。FMR01ビットが “0” のとき、FMSTPビットに “1” を書くとFMSTPビットは “1” になりますが、フラッシュメモリは低消費電力状態にはならず、初期化もされません。

注5. クリアステータスコマンドを実行すると “0” になります。

図19.4 FMR0レジスタ

Rev.2.00 2004.11.30 page 178 of 220
RJJ09B0004-0200Z

RENESAS

フラッシュメモリ制御レジスタ1

b7	b6	b5	b4	b3	b2	b1	b0
0		0	0	X	X	X	X

シンボル
FMR1アドレス
01B5₁₆番地リセット後の値
0000XX0X₂

ビットシンボル	ビット名	機 能	RW
(b0)	予約ビット	読んだ場合、不定	RO
FMR11	EW1モード選択ビット (注1)	0:EW0モード 1:EW1モード	RW
(b3-b2)	予約ビット	読んだ場合、不定	RO
(b5-b4)	予約ビット	“0”にしてください	RW
FMR16	ブロック0～3書き換え 許可ビット(注2)	0:書き換え禁止 1:書き換え許可	RW
(b7)	予約ビット	“0”にしてください	RW

注1. “1”にするときは、FMR01ビットが“1”の状態、このビットに“0”を書いた後、続けて“1”を書いてください。“0”を書いた後、“1”を書くまでに割り込みが入らないようにしてください。

FMR01ビットを“0”にすると、FMR01ビットとFMR11ビットは、いずれも“0”になります。

注2. “1”にするときは、FMR01ビットが“1”の状態、このビットに“0”を書いた後、続けて“1”を書いてください。“0”を書いた後、“1”を書くまでに割り込みが入らないようにしてください。

フラッシュメモリ制御レジスタ4

b7	b6	b5	b4	b3	b2	b1	b0
0		0	0	0	0		

シンボル
FMR4アドレス
01B3₁₆番地リセット後の値
01000000₂

ビットシンボル	ビット名	機 能	RW
FMR40	イレーズサスペンド機能 許可ビット(注1)	0:禁止 1:許可	RW
FMR41	イレーズサスペンド リクエストビット(注2)	0:イレーズリスタート 1:サスペンドリクエスト	RW
(b5-b2)	予約ビット	“0”にしてください	RO
FMR46	イレーズステータス	0:自動消去動作中 1:自動消去停止(イレーズサスペンドモード)	RO
(b7)	予約ビット	“0”にしてください	RW

注1. “1”にするときは、このビットに“0”を書いた後、続けて“1”を書いてください。

“0”を書いた後、“1”を書くまでに割り込みが入らないようにしてください。

注2. このビットはイレーズサスペンド許可ビット(FMR40)が“1”のときのみ有効になり、イレーズコマンド発行からイレーズ終了までの期間のみ書き込みが可能となります(上記期間以外は“1”になります)。

EW0モードではこのビットはプログラムによって“0”、“1”書き込みが可能となります。

EW1モードではFMR40ビットが“1”のとき消去中にマスカブル割り込みが発生すると自動的に“1”になります。プログラムによって“1”を書き込むことはできません(“0”書き込みは可能)。

図19.5 FMR1、FMR4レジスタ

図19.6にEW0モードの設定と解除方法を、図19.7にEW1モードの設定と解除方法を、図19.8に低消費電力モード前後の処理を示します。




図19.6 EW0モードの設定と解除方法




図19.7 EW1モードの設定と解除方法




図19.8 低消費電力モード前後の処理

19.5.3 CPU書き換えモードの注意事項

(1)動作速度

CPU書き換えモード(EW0、EW1モード)に入る前に、CM0レジスタのCM06ビット、CM1レジスタのCM17～6ビットで、CPUクロックを10MHz以下にしてください。また、PM1レジスタのPM17ビットは“1”(ウェイトあり)にしてください。

(2)使用禁止命令

EW0モードでは、次の命令はフラッシュメモリ内部のデータを参照するため使用できません。

UND命令、INTO命令、JMPS命令、JSRS命令、BRK命令

(3)割り込み

EW0モード

- ・可変ベクタテーブルにベクタを持つ割り込みは、ベクタをRAM領域に移すことで使用できます。
- ・ウォッチドッグタイマ割り込みは、割り込み発生時に強制的にFMR0レジスタ、FMR1レジスタが初期化されるので使用できます。ただし、固定ベクタテーブルに各割り込みの飛び先番地が設定されており、割り込みプログラムが存在することが必要です。ウォッチドッグタイマ割り込み発生時は、書き換え動作が中止されるので、割り込みルーチン終了後、再度、FMR01ビットを“1”にし、消去またはプログラムの動作が必要です。
- ・アドレス一致割り込みはフラッシュメモリ内部のデータを参照するため使用できません。

EW1モード

- ・自動書き込み、自動消去の期間に、可変ベクタテーブルにベクタを持つ割り込みや、アドレス一致割り込みが受け付けられないようにしてください。

(4)アクセス方法

FMR01ビット、FMR02ビット、FMR11ビットを“1”にする場合、対象となるビットに“0”を書いた後、続けて“1”を書いてください。なお、“0”を書いた後、“1”を書くまでに割り込みが入らないようにしてください。

(5)ユーザROM領域の書き換え

EW0モードを使用し、書き換え制御プログラムが格納されているブロックを書き換えている最中に電源電圧が低下すると、書き換え制御プログラムが正常に書き換えられないため、その後フラッシュメモリの書き換えができなくなる可能性があります。このブロックの書き換えは、標準シリアル入出力モード、CAN入出力モードまたはパラレル入出力モードを使用することを推奨します。

(6)コマンド、データの書き込み

コマンドコード、データは偶数番地に書いてください。

(7)ウェイトモード

ウェイトモードに移行する場合は、FMR01ビットを“0”(CPU書き換えモード無効)にした後、WAIT命令を実行してください。

(8)ストップモード

ストップモードに移行する場合は、次のようにしてください。

- ・ FMR01ビットを“0”(CPU書き換えモード無効)にし、CM10ビットを“1”(ストップモード)にする
- ・ CM10ビットを“1”にする命令の次にJMP.B命令を実行する

プログラム例 BSET 0, CM1 ; ストップモード
 JMP.B L1

L1 :

ストップモード復帰後のプログラム

(9)低消費電力モード、オンチップオシレータ低消費電力モード

CM05ビットが^{*}1(メインクロック停止)のときは、次のコマンドを実行しないでください。

- ・ プログラム
- ・ ブロックイレイズ

19.5.4 ソフトウェアコマンド

ソフトウェアコマンドについて次に説明します。コマンド、データの読み出し、書き込みは16ビット単位で、ユーザROM領域内の偶数番地に行ってください。コマンドコード書き込み時、上位8ビット(D15～D8)は無視されます。

表19.4にソフトウェアコマンド一覧を示します。

表19.4 ソフトウェアコマンド一覧表

ソフトウェアコマンド	第1バスサイクル			第2バスサイクル		
	モード	アドレス	データ (D15～D0)	モード	アドレス	データ (D15～D0)
リードアレイ	ライト	×	XXFF ₁₆			
リードステータスレジスタ	ライト	×	XX70 ₁₆	リード	×	SRD
クリアステータスレジスタ	ライト	×	XX50 ₁₆			
プログラム	ライト	WA	XX40 ₁₆	ライト	WA	WD
ブロックイレース	ライト	×	XX20 ₁₆	ライト	BA	XXD0 ₁₆

SRD：ステータスレジスタデータ(D7～D0)

WA：書き込み番地(ただし、偶数番地)

WD：書き込みデータ(16ビット)

BA：ブロックの最上位番地(ただし、偶数番地)

×：ユーザROM領域内の任意の偶数番地

XX：コマンドコード上位8ビット(無視されます)

- リードアレイ

フラッシュメモリを読むコマンドです。

第1バスサイクルで“XXFF₁₆”を書くと、リードアレイモードになります。次のバスサイクル以降で読む番地を入力すると、指定した番地の内容が16ビット単位で読めます。

リードアレイモードは、他のコマンドが書かれるまで保持されるので、複数の番地の内容を続けて読めます。

- リードステータスレジスタ

ステータスレジスタを読むコマンドです。

第1バスサイクルで“XX70₁₆”を書くと、第2バスサイクルでステータスレジスタが読めます(「19.5.5 ステータスレジスタ」参照)。なお、読むときもユーザROM領域内の偶数番地を読んでください。

EW1モードでは、このコマンドを実行しないでください。

- クリアステータスレジスタ

ステータスレジスタを“0”にするコマンドです。

第1バスサイクルで“XX50₁₆”を書くと、FMR0レジスタのFMR06～7ビットとステータスレジスタのSR4～5が“0”になります。

● プログラム

1ワード(2バイト)単位でフラッシュメモリにデータを書くコマンドです。

第1バスサイクルで“XX40₁₆”を書き、第2バスサイクルで書き込み番地にデータを書くと自動書き込み(データのプログラムとペリファイ)を開始します。第1バスサイクルにおけるアドレス値は、第2バスサイクルで指定する書き込み番地と同一かつ偶数番地にしてください。

自動書き込み終了はFMR0レジスタのFMR00ビットで確認できます。FMR00ビットは、自動書き込み期間中は“0”、終了後は“1”になります。

自動書き込み終了後、FMR0レジスタのFMR06ビットで自動書き込みの結果を知ることができます(「19.5.6 フルスステータスチェック」参照)。

図19.9にプログラムのフローチャートを示します。

既にプログラムされた番地に対する追加書き込みは禁止します。

また、FMR1レジスタのFMR16ビットが“0”(書き換え禁止)、FMR0レジスタのFMR02ビットが“0”(書き換え禁止)のときは、ブロック0～3に対するプログラムコマンドは受け付けられません。

プログラムコマンドの直後に、プログラムコマンド以外のコマンドを実行する場合、プログラムコマンドの第2バスサイクルで指定した書き込み番地と同じ番地を、次のコマンドの第1バスサイクルで指定するアドレス値にしてください。

EW1モードでは、書き換え制御プログラムが配置されている番地に対して、このコマンドを実行しないでください。

EW0モードでは、自動書き込み開始とともにリードステータスレジスタモードとなり、ステータスレジスタが読めます。ステータスレジスタのビット7(SR7)は自動書き込み開始とともに“0”となり、終了とともに“1”に戻ります。この場合のリードステータスレジスタモードは、次にリードコマンドを書くまで継続されます。また、自動書き込み終了後、ステータスレジスタを読み出すことにより、自動書き込みの結果を知ることができます。




図19.9 プログラムのフローチャート

● ブロックイレース

第1バスサイクルで“XX20₁₆”、第2バスサイクルで“XXD0₁₆”をブロックの最上位番地(ただし、偶数番地)に書くと指定されたブロックに対し、自動消去(イレースとイレースベリファイ)を開始します。

自動消去の終了は、FMR0レジスタのFMR00ビットで確認できます。

FMR00ビットは、自動消去期間中は“0”、終了後は“1”になります。

EW0モードでイレースサスペンド機能を使用するときは、イレースサスペンドへの移行をFMR4レジスタのFMR46ビットで確認してください。FMR46ビットは、自動消去動作中は“0”、自動消去停止(イレースサスペンドに移行)後“1”になります。

自動消去終了後、FMR0レジスタのFMR07ビットで、自動消去の結果を知ることができます(「19.5.6 フルステータスチェック」参照)。

また、FMR0レジスタのFMR02ビットが“0”(書き換え禁止)のときは、ブロック0、およびブロック1に対するブロックイレースコマンドは受け付けられません。

図19.10にイレースサスペンド機能を使用しないときのブロックイレースのフローチャート例を、図19.11にイレースサスペンド機能を使用するときのブロックイレースのフローチャート例を示します。

EW1モードでは、書き換え制御プログラムが配置されているブロックに対して、このコマンドを実行しないでください。

EW0モードでは、自動消去開始とともにリードステータスレジスタモードとなり、ステータスレジスタが読めます。ステータスレジスタのビット7(SR7)は自動消去の開始とともに“0”になり、終了とともに“1”に戻ります。この場合のリードステータスレジスタモードは、次にリードアレイコマンドを書くまで継続されます。なお、イレースエラーが発生した場合は、イレースエラーが発生しなくなるまで、クリアステータスレジスタコマンド→ブロックイレースコマンドを少なくとも3回実行してください。




図19.10 ブロックイレースのフローチャート(イレースサスペンド機能不使用時)




図19.11 ブロックイレーズのフローチャート(イレーズサスペンド機能使用時)

19.5.5 ステータスレジスタ

ステータスレジスタは、フラッシュメモリの動作状態やイレーズ、プログラムの正常、エラー終了などの状態を示すレジスタです。ステータスレジスタの状態はFMR0レジスタのFMR00、FMR06、FMR07ビットで読めます。

表19.5にステータスレジスタを示します。

なお、EW0モードでは次のときステータスレジスタを読めます。

- (1) リードステータスレジスタコマンドを書いた後、ユーザROM領域内の任意の偶数番地を読んだとき
- (2) プログラムコマンド、またはブロックイレーズコマンド実行後、リードアレイコマンドを実行するまでの期間に、ユーザROM領域内の任意の偶数番地を読んだとき

- シーケンサステータス(SR7、FMR00ビット)

シーケンサステータスはフラッシュメモリの動作状況を示します。自動書き込み、自動消去中は“0”(ビジー)になり、これらの動作終了とともに“1”(レディ)になります。

- イレーズステータス(SR5、FMR07ビット)

「19.5.6 フルスステータスチェック」を参照してください。

- プログラムステータス(SR4、FMR06ビット)

「19.5.6 フルスステータスチェック」を参照してください。

表19.5 ステータスレジスタ

ステータス レジスタの ビット	FMR0 レジスタの ビット	ステータス名	内容		リセット後 の値
			“0”	“1”	
SR7 (D ₇)	FMR00	シーケンサステータス	ビジー	レディ	1
SR6 (D ₆)	-	リザーブ	-	-	-
SR5 (D ₅)	FMR07	イレーズステータス	正常終了	エラー終了	0
SR4 (D ₄)	FMR06	プログラムステータス	正常終了	エラー終了	0
SR3 (D ₃)	-	リザーブ	-	-	-
SR2 (D ₂)	-	リザーブ	-	-	-
SR1 (D ₁)	-	リザーブ	-	-	-
SR0 (D ₀)	-	リザーブ	-	-	-

FMR07ビット(SR5)、FMR06ビット(SR4)は、クリアステータスレジスタコマンドを実行すると“0”になります。
FMR07ビット(SR5)またはFMR06ビット(SR4)が“1”の場合、プログラム、ブロックイレーズ、コマンドは受け付けられません。
D₀～D₇：リードステータスレジスタコマンドを実行したときに読み出されるデータバス

19.5.6 フルスステータスチェック

エラーが発生すると、FMR0レジスタのFMR06～7ビットが“1”(エラー終了)になり、各エラーの発生を示します。したがって、これらのステータスをチェック(フルステータスチェック)することにより、実行結果を確認できます。

表19.6にエラーとFMR0レジスタの状態を、図19.12にフルステータスチェックのフローチャートと各エラー発生時の対処方法を示します。

表19.6 エラーとFMR0レジスタの状態

FMR0レジスタ(ステータスレジスタ)の状態		エラー	エラー発生条件
FMR07 (SR5)	FMR06 (SR4)		
1	1	コマンドシーケンスエラー	・ コマンドを正しく書かなかったとき ・ ブロックイレーズコマンドの第2バスサイクルのデータに書いてもよい値(“XXD0 ₁₆ ”または“XXFF ₁₆ ”)以外のデータを書いたとき(注1)
1	0	イレーズエラー	・ ブロックイレーズコマンドを実行し、正しく自動消去されなかったとき
0	1	プログラムエラー	・ プログラムコマンドを実行し、正しく自動書き込みされなかったとき

注1．第2バスサイクルで“XXFF₁₆”を書くと、リードアレイモードになり、同時に、第1バスサイクルで書いたコマンドコードは無効になります。




図19.12 フルステータスチェックのフロチャート、各エラー発生時の対処方法

19.6 パラレル入出力モード

パラレル入出力モードでは、M16C/1Nグループに対応したパラレルライタを使用して、ユーザROM領域を書き換えられます。パラレルライタについては、各メーカーにお問い合わせください。また、パラレルライタの操作方法については、「パラレルライタのマニュアル」を参照してください。

19.6.1 ROMコードプロテクト機能

フラッシュメモリの読み出しや書き換えを禁止する機能です(「19.3 フラッシュメモリ書き換え禁止機能」参照)。

19.7 標準シリアル入出力モード

標準シリアル入出力モードでは、M16C/1Nグループに対応したシリアルライタを使用して、マイクロコンピュータを基板に実装した状態で、ユーザROM領域を書き換えることができます。シリアルライタについては、各メーカーにお問い合わせください。また、シリアルライタの操作方法については、「シリアルライタのマニュアル」を参照してください。

標準シリアル入出力モードには、クロック同期形シリアルI/Oを用いる標準シリアル入出力モード1と、クロック非同期形I/Oを用いる標準シリアル入出力モード2があります。

表19.7に端子の機能説明(フラッシュメモリ標準シリアル入出力モード)を、図19.13～図19.15に標準シリアル入出力モード時の端子結線図を示します。

19.7.1 IDコードチェック機能

シリアルライタから送られてくるIDコードと、フラッシュメモリに書かれているIDコードが一致するかどうかを判定します(「19.3 フラッシュメモリ書き換え禁止機能」参照)。

表19.7 端子の機能説明(フラッシュメモリ標準シリアル入出力モード)

端子名	名 称	入出力	機 能
V _{CC} 、V _{SS}	電源入力	入力	V _{CC} 端子にはプログラム、イレーズの保証電圧を、V _{SS} 端子には0Vを入力してください。
IV _{CC}	IV _{CC} 入力	入力	V _{SS} 端子との間にコンデンサ(0.1 μ F)を接続してください。
CNV _{SS}	CNV _{SS} 入力	入力	V _{CC} に接続してください。
RESET	リセット入力	入力	リセット入力端子です。RESET端子が“L”の間、X _{IN} 端子には20サイクル以上のクロックを入力してください。
X _{IN}	クロック入力	入力	X _{IN} 端子とX _{OUT} 端子の間にはセラミック共振子、または水晶発振子を接続してください。外部で生成したクロックを入力するときは、X _{IN} 端子から入力し、X _{OUT} 端子は開放してください。
X _{OUT}	クロック出力	出力	
V _{REF}	基準電圧入力	入力	A/Dコンバータの基準電圧入力端子です。V _{CC} またはV _{SS} に接続してください。
P0 ₀ ~ P0 ₇	入力ポートP0	入力	“H”を入力、“L”を入力、または開放してください。
P1 ₀ ~ P1 ₃	入力ポートP1	入力	“H”を入力、“L”を入力、または開放してください。
P1 ₄	TxD出力	出力	シリアルデータの出力端子です。(注1)
P1 ₅	RxD入力	入力	シリアルデータの入力端子です。
P1 ₆	SCLK入力	入力	・標準シリアル入出力モード1：シリアルクロックの入力端子です。 ・標準シリアル入出力モード2：“L”を入力してください。
P1 ₇	BUSY出力	出力	・標準シリアル入出力モード1：BUSY信号の出力端子です。 ・標準シリアル入出力モード2：ブートプログラム動作チェック用モニタ信号出力端子です。
P2 ₀ 、P2 ₁	入力ポートP2	入力	“H”を入力、“L”を入力、または開放してください。
P3 ₀	SEL入力	入力	SEL信号の入力端子です。“L”を入力してください。
P3 ₁	CE入力	入力	CE信号の入力端子です。“H”を入力してください。
P3 ₂ ~ P3 ₇	入力ポートP3	入力	“H”を入力、“L”を入力、または開放してください。
P4 ₀ ~ P4 ₇	入力ポートP4	入力	“H”を入力、“L”を入力、または開放してください。
P5 ₀ ~ P5 ₂	入力ポートP5	入力	“H”を入力、“L”を入力、または開放してください。

注1．標準シリアル入出力モード1を使用する場合、RESET端子が“L”の期間中、TxD端子に“H”を入力する必要があります。そのため、この端子の抵抗を介してV_{CC}に接続してください。リセット後、この端子はデータ出力端子になりますので、データ転送に影響を与えないようプルアップ抵抗値をシステム上で調整してください。




図19.13 標準シリアル入出力モード時の端子結線図

● 標準シリアル入出力モード時の端子処理例

図19.14に標準シリアル入出力モード1を使用する場合の端子処理例を、図19.15に標準シリアル入出力モード2を使用する場合の端子処理例を示します。ライタによって制御するピンなどが異なりますので、詳細は「シリアルライタのマニュアル」を参照してください。

なお、標準シリアル入出力モード2を使用する場合は、メインクロックの入力発振周波数は10MHzまたは16MHzにしてください。




図19.14 標準シリアル入出力モード1を使用する場合の端子処理例




図19.15 標準シリアル入出力モード2を使用する場合の端子処理例

19.8 CAN入出力モード

CAN入出力モードでは、M16C/1Nグループに対応したCANライタを使用して、マイクロコンピュータを基板に実装した状態で、ユーザROM領域を書き換えることができます。CANライタについては、各メーカーにお問い合わせください。また、CANライタの操作手法については、「CANライタのマニュアル」を参照してください。

表19.8にCAN入出力モードの端子の機能説明を、図19.16にCAN入出力モード時の端子結線図を示します。

19.8.1 IDコードチェック機能

CANライタから送られてくるIDコードと、フラッシュメモリに書かれているIDコードが一致するかどうかを判定します(「19.3 フラッシュメモリ書き換え禁止機能」参照)。

表19.8 端子の機能説明(CAN入出力モード)

端子名	名 称	入出力	機 能
V _{CC} 、V _{SS}	電源入力	入力	V _{CC} 端子にはプログラム、イレーズの保証電圧を、V _{SS} 端子には0Vを入力してください。
IV _{CC}	IV _{CC} 入力	入力	V _{SS} 端子との間にコンデンサ(0.1μF)を接続してください。
CNV _{SS}	CNV _{SS} 入力	入力	V _{CC} に接続してください。
RESET	リセット入力	入力	リセット入力端子です。RESET端子が“L”の間、X _{IN} 端子には20サイクル以上のクロックを入力してください。
X _{IN}	クロック入力	入力	X _{IN} 端子とX _{OUT} 端子の間にはセラミック共振子、または水晶発振子を接続してください。外部で生成したクロックを入力するときは、X _{IN} 端子から入力し、X _{OUT} 端子は開放してください。
X _{OUT}	クロック出力	出力	
V _{REF}	基準電圧入力	入力	A/Dコンバータの基準電圧入力端子です。V _{CC} またはV _{SS} に接続してください。
P0 ₀ 、P0 ₁ 、 P0 ₄ ～P0 ₇	入力ポートP0	入力	“H”を入力、“L”を入力、または開放してください。
P0 ₂	CTx出力	出力	CANの出力端子です。CANトランシーバに接続してください。
P0 ₃	CRx入力	入力	CANの入力端子です。CANトランシーバに接続してください。
P1 ₀ ～P1 ₅ 、P1 ₇	入力ポートP1	入力	“H”を入力、“L”を入力、または開放してください。
P1 ₆	SCLK入力	入力	SCLK信号の入力端子です。“L”を入力してください。
P2 ₀ 、P2 ₁	入力ポートP2	入力	“H”を入力、“L”を入力、または開放してください。
P3 ₀	SEL入力	入力	SEL信号の入力端子です。“H”を入力してください。
P3 ₁	CE入力	入力	CE信号の入力端子です。“H”を入力してください。
P3 ₂ ～P3 ₇	入力ポートP3	入力	“H”を入力、“L”を入力、または開放してください。
P4 ₀ ～P4 ₇	入力ポートP4	入力	“H”を入力、“L”を入力、または開放してください。
P5 ₀ ～P5 ₂	入力ポートP5	入力	“H”を入力、“L”を入力、または開放してください。




図19.16 CAN入出力モード時の端子結線図

- CAN入出力モード時の端子処理例

図19.17にCAN入出力モードを使用する場合の端子処理例を示します。ライターによって制御するピンなどが異なりますので、詳細は「CANライターのマニュアル」を参照してください。




図19.17 CAN入出力モードを使用する場合の端子処理例

20. 使用上の注意

20.1 クロックに関する注意事項

20.1.1 外部クロックの使用

X_{IN}端子に外部で生成したクロックを入力し、CPUクロックにメインクロックを選択している場合、外部で生成したクロックを停止させないでください。

20.1.2 パワーコントロール

1. ストップモードからリセットによって復帰する場合、RESET端子に200 μ s以上“L”を入力してください。
2. WAIT命令またはCM1レジスタのCM10ビットを“1”(全クロック停止)にする命令の後には、NOP命令を4つ以上入れてください。ウェイトモードまたはストップモードに移行する場合、命令キューはWAIT命令やCM10ビットを“1”にする命令より後の命令まで先読みしてプログラムが停止するため、命令の組み合わせや実行のタイミングによっては、ウェイトモードやストップモードに入る前に次の命令を実行する場合があります。
3. メインクロック発振または低消費電力モードの時は、CM02ビットを“0”(ウェイトモード時、周辺機能クロックを停止しない)にして、ウェイトモードへ移行してください。
4. CPUクロックのクロック源をメインクロックに切り替えるときは、 $t_{\text{d}}(\text{M-L})$ とメインクロック発振安定時間のうち、長い方を待ってから切り替えてください。
CPUクロックのクロック源をサブクロックに切り替えるときは、サブクロックの発振が安定してから切り替えてください。

5. 消費電力を小さくするためのポイント

消費電力を小さくするため、ポイントを示します。システム設計やプログラムを作成するときに参考にしてください。

●ポート

ウェイトモードまたはストップモードに移行しても入出力ポートの状態は保持します。アクティブ状態の出力ポートは電流が流れます。ハイインピーダンス状態になる入力ポートは貫通電流が流れます。不要なポートは入力に設定し、安定した電位に固定してからウェイトモードまたはストップモードに移行してください。

●A/Dコンバータ

A/D変換を行わない場合、ADCON1レジスタのVCUTビットを“0”(V_{REF}未接続)にしてください。

なお、A/D変換を行う場合、VCUTビットを“1”(V_{REF}接続)にしてから1μs以上経過した後、A/D変換を開始させてください。

●D/Aコンバータ

D/A変換を行わない場合、DACONレジスタのDAEビットを“0”(出力禁止)にし、D/Aレジスタを“00₁₆”にしてください。

●発振駆動能力の切り替え

発振が安定している場合、駆動能力を“LOW”にしてください。

●外部クロック


CPUのクロックに外部クロック入力を使用している場合、CM0レジスタのCM05ビットを“1”(停止)にしてください。CM05ビットを“1”にすることでX_{OUT}端子が動作しなくなり、消費電流が小さくなります(外部クロック入力を使用している場合、CM05ビットにかかわらず、クロックは入力されます)。

20.1.3 ストップモード、ウェイトモード


1. ストップモードからハードウェアリセットによって復帰する場合、メインクロックの発振が十分に安定するまで、リセット端子を“L”レベルにする必要があります。
2. ウェイトモードおよびストップモードに移行する場合、命令キューは、WAIT命令および全クロック停止ビットを“1”にする命令から4バイト先読みしてプログラムが停止します。したがって、WAIT命令および全クロック停止制御ビットを“1”にする命令の後には、NOPを最低4つ入れてください。
3. ウェイトモードとストップモードの解除には、割り込みおよびハードウェアリセットを使用することができます。解除のための割り込みはあらかじめ許可状態に、解除に使用しない割り込みは優先レベルを0(割り込み禁止)にしてから各モードに移行する必要があります。特に、解除にハードウェアリセットのみを使用する場合は、必ずすべての割り込み優先レベルを0にしてから各モードに移行してください。

< ウェイトモードの解除に割り込みを使用する場合 >

- ・ハードウェアリセットおよびINT0割り込みでウェイトモードを解除



< ウェイトモードの解除にハードウェアリセットのみを使用する場合 >



4. ストップモードからの復帰後、未定義命令割り込みおよびBRK命令割り込みなど、予期しない動作をすることがあります。

全クロック停止制御ビットへの書き込み命令の後に、JMP.B命令を実行してください。プログラム例を以下に示します。

< プログラム例 >

例1 :

```
      BSET      0,CM1      ; 全クロック停止制御ビットを"1"にする (ストップモード)
      JMP.B     L1
L1 :
      NOP
      NOP
      NOP
      NOP
```

例2 :

```
      MOV.B:S   #21h, CM1  ; 全クロック停止制御ビットを"1"にする (ストップモード)
      JMP.B     L1
L1 :
      NOP
      NOP
      NOP
      NOP
```

20.2 割り込みに関する注意事項

20.2.1 00000₁₆番地の読み出し

マスカブル割り込みが発生した場合、割り込みシーケンスの中でCPUは、割り込み情報(割り込み番号と割り込み要求レベル)を00000₁₆番地から読み出します。

それを読み出すことでその割り込みが発生する割り込み要求ビットが“0”になります。

ソフトウェアにより00000₁₆番地を読み出しても、許可されている最も優先度の高い割り込み要因の要求ビットが“0”になります。そのため、割り込みがキャンセルされたり、予期しない割り込みが発生することがあります。

したがって、ソフトウェアで00000₁₆番地に対して読み出しを行わないでください。

20.2.2 スタックポインタの設定

リセット直後、スタックポインタの値は“0000₁₆”に初期化されています。そのため、スタックポインタに値を設定する前に割り込みを受け付けると、暴走の要因となります。割り込みを受け付ける前に、必ずスタックポインタに値を設定してください。

20.2.3 外部割り込み

INT₀ ~ INT₃端子およびCNTR₀端子の極性を切り替えるときに割り込み要求ビットが“1”になることがあります。切り替え後、割り込み要求ビットを“0”にしてください。

20.2.4 割り込み制御レジスタの変更

割り込み制御レジスタの変更は、そのレジスタに対応する割り込み要求が発生しない箇所で行ってください。割り込み要求が発生する可能性がある場合は、割り込みを禁止状態にしてから変更してください。割り込み制御レジスタを書き換えるプログラム例を以下に示します。

< プログラム例 >

例1 : INT_SWITCH1 :

```
FCLR    I                ; 割り込み禁止状態
AND.B   #00H, 0055H     ; タイマ1割り込み制御レジスタに"0016"を設定
NOP
NOP
FSET     I                ; 割り込み許可状態
```

例2 : INT_SWITCH2 :

```
FCLR    I                ; 割り込み禁止状態
AND.B   #00H, 0055H     ; タイマ1割り込み制御レジスタに"0016"を設定
MOV.W   MEM, R0         ; ダミーリード
FSET     I                ; 割り込み許可状態
```

例3 : INT_SWITCH3 :

```
PUSHC   FLG
FCLR    I                ; 割り込み禁止状態
AND.B   #00H, 0055H     ; タイマ1割り込み制御レジスタに"0016"を設定
POPC    FLG              ; 割り込み許可状態
```

例1と例2でFSET I命令の前にNOP命令2個やダミーリードがあるのは、命令キューの影響により割り込み許可フラグ(Iフラグ)のセットが割り込み制御レジスタの書き込みより先に実行されるのを防ぐためです。

割り込みが禁止状態で、割り込み制御レジスタを書き換える命令を実行中に、そのレジスタに対応する割り込み要求が発生した場合、命令によっては割り込み要求ビットが設定されないことがあります。このことが問題になる場合は、以下の命令を使用してレジスタの変更を行ってください。

対象となる命令・・・AND、OR、BCLR、BSET

20.2.5 割り込み要求ビットの変更

割り込み制御レジスタの割り込み要求ビットをクリアするとき、使用する命令によっては割り込み要求ビットがクリアされないことがあります。このことが問題になる場合は、以下の命令を使用してレジスタの変更を行ってください。

対象となる命令・・・MOV

20.3 タイマに関する注意事項

20.3.1 タイマ1

1. プリスケアラ1とタイマ1をワードサイズで同時に読み出しても、マイクロコンピュータ内部では、1バイトずつ順に読み出します。そのため、この2つのレジスタを読み出す間にタイマ値が更新される可能性があります。

20.3.2 タイマX、タイマY、タイマZ

1. リセット後、タイマはカウントを停止しています。タイマ(X、Y、Z)およびプリスケアラ(X、Y、Z)に値を設定した後、カウントを開始してください。
2. プリスケアラ(X、Y、Z)とタイマ(X、Y、Z)をワードサイズで同時に読み出しても、マイクロコンピュータ内部では1バイトずつ順に読み出します。そのため、この2つのレジスタを読み出す間にタイマ値が更新される可能性があります。

20.3.3 タイマX

1. パルス周期測定モードで使用する有効エッジ判定フラグおよびタイマXアンダフローフラグは、プログラムで“0”を書くど“0”になり、“1”を書くとは変化しません。プログラムでいずれかのフラグを“0”にする場合、MOV命令を用いて他方のフラグには“1”を書き込んでください(意図しないフラグのクリアを防ぐことができます)。

< 有効エッジ判定フラグを“0”にするプログラム例 >

```
MOV.B    #10XXXXXXB, 008BH
```

2. 他のモードからパルス周期測定モードに変更したとき、有効エッジ判定フラグおよびタイマXアンダフローフラグの値は不定です。タイマXのカウントを開始する前に有効エッジ判定フラグおよびタイマXアンダフローフラグに“0”を書き込んでください。
3. パルス周期測定モード時、タイマを停止するときはMOV命令を使用してください。

< プログラム例 >

```
MOV.B    #11100X00B, 008BH
```

20.3.4 タイマY

1. タイマYカウント開始フラグを“0”にしてカウントを停止したとき、タイマはリロードレジスタの値をリロードし停止します。タイマのカウント値は、タイマ停止前に読み出してください。
2. タイマYカウント開始フラグを“0”にしてカウントを停止したとき、タイマY割り込み要求ビットが“1”になり、割り込みが発生する可能性があります。タイマを停止する前に、割り込みを禁止してください。また、カウントを再度開始する前にタイマY割り込み要求ビットを“0”にしてください。

20.3.5 タイマZ

1. タイマZカウント開始フラグを“0”にしてカウントを停止したとき、タイマはリロードレジスタの値をリロードし停止します。タイマのカウント値は、タイマ停止前に読み出してください。
2. タイマZカウント開始フラグを“0”にしてカウントを停止したとき(全モード)、およびワンショット開始ビットを“0”にしてカウントを停止したとき(プログラマブルワンショット発生モード/プログラマブルウェイトワンショット発生モード)、タイマZ割り込み要求ビットが“1”になり、割り込みが発生する可能性があります。タイマを停止する前に、割り込みを禁止してください。また、カウントを再度開始する前にタイマZ割り込み要求ビットを“0”にしてください。

20.3.6 タイマC

1. タイマCおよび時間計測レジスタを読み出すときは、ワードサイズで読み出してください。タイマCはワードサイズで読み出すことで、下位バイトと上位バイトを読み出す間にタイマ値が更新されることはありません。タイマCを読み出すプログラム例を以下に示します。

< プログラム例 >

```
MOV.W    0091H,R0      ; タイマCの読み出し
```

20.4 シリアルI/Oに関する注意事項

1. クロック非同期形シリアルI/Oモード時に、UARTi受信バッファレジスタを読み出す時は、上位バイト→下位バイトの順で、バイトサイズで読み出してください。
下位バイト→上位バイトの順で読み出した場合、またはワードサイズで読み出した場合は、フレーミングエラーフラグおよびパリティエラーフラグはクリアされます。

<受信バッファレジスタを読み出すプログラム例>

```
MOV.B    00A7H, R0H    ; UART0受信バッファレジスタの上位バイトの読み出し
MOV.B    00A6H, R0L    ; UART0受信バッファレジスタの下位バイトの読み出し
```

2. 転送データビット長9ビットのクロック非同期形シリアルI/Oモードで、UARTi送信バッファレジスタに書き込みを行う時は、上位バイト→下位バイトの順で、バイトサイズで書き込んでください。

<送信バッファレジスタに書き込むプログラム例>

```
MOV.B    #XXH, 00A3H, ; UART0送信バッファレジスタの上位バイトへの書き込み
MOV.B    #XXH, 00A2H, ; UART0送信バッファレジスタの下位バイトへの書き込み
```

20.5 A/Dコンバータに関する注意事項

1. A/D制御レジスタ0の各ビット(ビット6を除く)、A/D制御レジスタ1の各ビット、およびA/D制御レジスタ2のビット0に対する書き込みは、A/D変換停止時(トリガ発生前)に行ってください。
特に V_{REF} 接続ビットを“0”から“1”にしたときは、 $1\mu s$ 以上経過した後にA/D変換を開始させてください。
2. ノイズによる誤動作やラッチアップの防止、また変換誤差を低減するため、 V_{CC} 端子、 V_{REF} 端子、アナログ入力端子(AN_i)と V_{SS} 端子の間には、それぞれコンデンサを挿入してください。
図20.1に各端子の処理例を示します。




図20.1 各端子の処理例

3. アナログ入力端子として使用する端子に対応するポート方向ビットは“0”(入力モード)にしてください。
4. キー入力割り込みとして $\overline{KI}$ 入力許可ビットを“1”(許可)にし、かつ $AN_8 \sim AN_{11}$ をアナログ入力端子として使用する場合は、次の点に注意してください。
 - ・ A/D入力電圧が“L”になると、キー入力割り込みが発生します。
 - ・ A/D入力電圧が $1/2V_{CC}$ 付近になると、キー入力割り込みのシュミット回路で貫通電流が流れ、電源電流が増えることがあります($\overline{KI}$ 入力許可ビットを“0”(禁止)にした場合は流れません)。
5. ϕ_{AD} の周波数を10MHz以下にしてください。サンプル&ホールド機能なしの場合、 ϕ_{AD} の周波数は250KHz以上にしてください。サンプル&ホールド機能ありの場合、 ϕ_{AD} の周波数は1MHz以上にしてください。
6. A/D動作モードを変更する場合は、アナログ入力端子選択ビットでアナログ入力端子を再選択してください。

7. 単発モードで使用する場合、A/D変換が完了したことを確認してから、A/Dレジスタを読み出してください(A/D変換の完了はA/D変換割り込み要求ビットで判定できます)。
8. 繰り返しモードで使用する場合、CPUの内部クロックは、メインクロックを分周せずに使用してください。
9. A/D変換動作中にプログラムでA/D制御レジスタ0のA/D変換開始フラグを“0”(A/D変換停止)にして強制終了した場合、A/Dコンバータの変換結果は不定となります。プログラムでA/D変換開始フラグを“0”にした場合は、A/Dレジスタの値を使用しないでください。

20.6 CANモジュールに関する注意事項

20.6.1 C0STRレジスタの読み出し

M16C/1NグループのCANモジュールは、C0STRレジスタに対して一定の周期でステータス更新を行っています。CPUとCANモジュールが同一タイミングでC0STRレジスタにアクセスした場合、CPUからのアクセスが優先され、CANモジュールからのアクセスを禁止する仕様になっています。このため、CANモジュールのステータス更新周期とCPUからのアクセス周期が常に一致した場合、CANモジュールのステータスが更新されなくなります(図20.2参照)。

したがって、CPUからのアクセス周期がCANモジュールの更新周期と一致しないように、以下の点に注意してください。

1. CPUがC0STRレジスタを読み出す前に、 $3f_{CAN}$ 以上(表20.1参照)の待機時間を持たせる(図20.3参照)。

2. CPUがC0STRレジスタをポーリングする場合、 $3f_{CAN}$ より長い周期にする(図20.4参照)。

表20.1 CANモジュールステータス更新周期

$3f_{CAN}\text{時間} = 3 \times X_{IN}(\text{源発振時間}) \times \text{CANクロック用分周値(CCLK)}$	
(例1) 条件 X_{IN} 16MHz CCLK : 1分周	$3f_{CAN}\text{時間} = 3 \times 62.5\text{ns} \times 1 = 187.5\text{ns}$
(例2) 条件 X_{IN} 16MHz CCLK : 2分周	$3f_{CAN}\text{時間} = 3 \times 62.5\text{ns} \times 2 = 375\text{ns}$
(例3) 条件 X_{IN} 16MHz CCLK : 4分周	$3f_{CAN}\text{時間} = 3 \times 62.5\text{ns} \times 4 = 750\text{ns}$
(例4) 条件 X_{IN} 16MHz CCLK : 8分周	$3f_{CAN}\text{時間} = 3 \times 62.5\text{ns} \times 8 = 1.5\text{ }\mu\text{s}$
(例5) 条件 X_{IN} 16MHz CCLK : 16分周	$3f_{CAN}\text{時間} = 3 \times 62.5\text{ns} \times 16 = 3\text{ }\mu\text{s}$




図20.2 CANモジュールの更新周期とCPUからのアクセス周期が一致した場合




図20.3 CPUの読み出し前に3fCAN分待機した場合




図20.4 CPUのポーリング周期を3fCANより長くした場合

20.6.2 CAN動作モードとCANリセットモードの移行

CAN動作モードからCANリセットモードに移行するために、C0CTLRレジスタのResetビットを“0”(動作モード)から“1”(リセット/初期化モード)にした場合は、C0STRレジスタのState_Resetビットが“1”(リセットモード)になるのを確認してください。

CANリセットモードからCAN動作モードに移行するために、Resetビットを“1”から“0”にした場合は、State_Resetビットが“0”(動作モード)になるのを確認してください。

以下に手順を示します。

- ・CAN動作モードからCANリセットモードに移行する場合
 - ・Resetビットを“0”から“1”にする
 - ・State_Resetビットが“1”になっているのを確認する
- ・CANリセットモードからCAN動作モードに移行する場合
 - ・Resetビットを“1”から“0”にする
 - ・State_Resetビットが“0”になっているのを確認する

20.6.3 標準ブートプログラム使用時のCANトランシーバの制御

標準ブートプログラムを用いてCAN経由のフラッシュメモリ書き込みを行う場合、CANトランシーバの動作モードをhigh-speed modeまたはnormal operation modeに設定してください。CANトランシーバの動作モードをフラッシュマイコンから制御している場合は、図20.5に示すようにスイッチ等によってCANトランシーバの動作モードを設定した後、書き込みを行う必要があります。




図20.5 CANトランシーバ接続図

20.7 ノイズに関する注意事項

1. ノイズおよびラッチアップ対策として、 V_{CC} - V_{SS} ライン間へのバイパスコンデンサ挿入
 V_{CC} 端子と V_{SS} 端子間にバイパスコンデンサ(0.1 μ F程度)を最短距離でかつ、比較的太い配線を使って接続してください。
2. ポート制御レジスタのノイズ誤動作対策
過酷なノイズ試験などで外来ノイズ(主に電源系ノイズ)を受けると、IC内部のノイズ対策回路でも対策しきれない場合があります。この場合、ポート関連のレジスタ値が変化する可能性があります。このような場合のソフトウェア対策として、ポートレジスタ、ポート方向レジスタ、およびプルアップ制御レジスタを定期的に再設定することを推奨します。ただし、割り込み処理の中でポート出力を切り替えるような制御を行う場合は、再設定処理との間で競合が発生する可能性もありますので、制御処理を十分にご検討の上、再設定処理を導入してください。
3. CNV_{SS} 端子配線
 CNV_{SS} 端子は、出荷試験モードへの切り替え端子として、またフラッシュメモリ版では、フラッシュメモリの書き換えモードへの切り替え端子として機能します。そのため、ノイズ誤動作耐量向上のために、5k Ω 程度の抵抗をできるだけ端子に近い位置に挿入して V_{SS} と接続(プルダウン)してください。

20.8 フラッシュメモリ版とマスクROM版の相違点に関する注意事項

フラッシュメモリ版とマスクROM版は、内部ROMレイアウトパターンの相違などにより、電気的特性の範囲で特性値、動作マージン、ノイズ耐量、ノイズ幅射量などが異なる場合があります。マスクROM版への切り替え時は、フラッシュメモリ版で実施したシステム評価試験を実施してください。

20.9 フラッシュメモリ版に関する注意事項

20.9.1 フラッシュメモリ書き換え禁止機能

0FFFD_{F16}、0FFFE₃₁₆、0FFFE_{B16}、0FFFE_{F16}、0FFFF₃₁₆、0FFFF₇₁₆、0FFFF_{B16}番地は、IDコードを格納する番地です。これらの番地に誤ったデータを書くと、標準シリアル入出力モードによるフラッシュメモリの読み出し書き込みができなくなります。

また、0FFFF₁₆番地はROMCPレジスタです。この番地に誤ったデータを書くと、パラレル入出力モードによるフラッシュメモリの読み出し書き込みができなくなります。

これらの番地は固定ベクタのベクタ番地(H)に当たります。

20.9.2 ストップモード

ストップモードに移行する場合は、次のようにしてください。

- ・ FMR01ビットを“0”(CPU書き換えモード無効)にして、CM10ビットを“1”(ストップモード)にする
- ・ CM10ビットを“1”にする命令の次にJMP.B 命令を実行する

プログラム例 BSET 0, CM1 ; ストップモード
 JMP.B L1

L1 :

ストップモード復帰後のプログラム

20.9.3 ウェイトモード

ウェイトモードに移行する場合は、FMR01ビットを“0”(CPU書き換えモード無効)にした後、WAIT命令を実行してください。

20.9.4 低消費電力モード、オンチップオシレータ低消費電力モード

CM05ビットが“1”(メインクロック停止)のときは、次のコマンドを実行しないでください。

- ・ プログラム
- ・ ブロックイレーズ
- ・ イレーズ全アンロックブロック
- ・ ロックビットプログラム

20.9.5 コマンド、データの書き込み

コマンドコード、データは偶数番地に書いてください。

20.9.6 プログラムコマンド

第1バスサイクルで“xx40₁₆”を書き、第2バスサイクルで書き込み番地にデータを書くと自動書き込み(データのプログラムとベリファイ)を開始します。第1バスサイクルにおけるアドレス値は、第2バスサイクルで指定する書き込み番地と同一かつ偶数番地にしてください。

20.9.7 動作速度

CPU書き換えモード(EW0、EW1モード)に入る前に、CM0レジスタのCM06ビット、CM1レジスタのCM17~CM16ビットで、CPUクロックを10MHz以下にしてください。また、PM1レジスタのPM17ビットは“1”(ウェイトあり)にしてください。

20.9.8 使用禁止命令

EW0モードでは、次の命令はフラッシュメモリ内部のデータを参照するため使用できません。

UND命令、INTO命令、JMPS命令、JSRS命令、BRK命令

20.9.9 割り込み

EW0モード

- ・ 可変ベクタテーブルにベクタを持つ割り込みは、ベクタをRAM領域に移すことで使用できます。
- ・ ウォッチドッグタイマ割り込みは、割り込み発生時に強制的にFMR0レジスタ、FMR1レジスタが初期化されるので使用できます。固定ベクタテーブルに各割り込みルーチンの飛び先番地を設定してください。ウォッチドッグタイマ割り込み発生時は、書き換え動作が中止されるので、割り込みルーチン終了後、再度、書き換えプログラムを実行してください。
- ・ アドレス一致割り込みはフラッシュメモリ内部のデータを参照するため使用できません。

EW1モード

- ・ 自動書き込み、自動消去の期間に、可変ベクタテーブルにベクタを持つ割り込みや、アドレス一致割り込みが受け付けられないようにしてください。
- ・ ウォッチドッグタイマ割り込みは使用しないでください。

20.9.10 アクセス方法

FMR01ビット、FMR02ビット、FMR11ビットを“1”にする場合、対象となるビットに“0”を書いた後、続けて“1”を書いてください。なお、“0”を書いた後、“1”を書くまでに割り込みが入らないようにしてください。

20.9.11 ユーザROM領域の書き換え

EW0モード

- ・ 書き換え制御プログラムが格納されているブロックを書き換えている最中に電源電圧が低下すると、書き換え制御プログラムが正常に書き換えられないため、その後フラッシュメモリの書き換えができなくなる可能性があります。この場合、標準シリアル入出力モード、パラレル入出力モード、またはCAN入出力モードを使用してください。


EW1モード

- ・ 書き換え制御プログラムが格納されているブロックを書き換えしないでください。


付録1. 外形寸法図

48P6Q-A Recommended

EIAJ Package Code	JEDEC Code	Weight(g)	Lead Material
LQFP48-P-77-0.50	—	—	Cu Alloy



Plastic 48pin 7X7mm body LQFP



SFR レジスタ図索引

A		R	
AD	122	RMAD0	63
ADCON0	121,123,124	RMAD1	63
ADCON1	121,123,124	S	
ADCON2	122	S0RIC	50
ADIC	50	S0TIC	50
AIER	63	S1RIC	50
C		S1TIC	50
C01ERRIC	50	T	
C01WKIC	50	T1	70
C0AFS	140	T1IC	50
C0CONR	138	TC	103
C0CTLR	134	TCC0	61,103
C0ICR	137	TCC1	61,103
C0IDR	137	TCIC	50
C0MCTL0	133	TCINIC	50
C0MCTL1	133	TCSS	70,72,82,90
C0MCTL2	133	TM	103
C0MCTL3	133	TX	72
C0MCTL4	133	TXIC	50
C0MCTL5	133	TXMR	60,71,73-76,78
C0MCTL6	133	TYIC	50
C0MCTL7	133	TYPR	81
C0MCTL8	133	TYSC	81
C0MCTL9	133	TYZMR	80,84,86,88,93,95,97,100
C0MCTL10	133	TYZOC	81,91
C0MCTL11	133	TZIC	50
C0MCTL12	133	TZPR	89
C0MCTL13	133	TZSC	89
C0MCTL14	133	U	
C0MCTL15	133	U0BRG	107
C0RECIC	50	U0C0	108
C0RECR	139	U0C1	109
C0SSTR	136	U0MR	108,111,116
C0STR	135	U0RB	107
C0TECR	139	U0TB	107
C0TRMIC	50	U1BRG	107
CAN0スロット0~15		U1C0	108
: タイムスタンプ	130,131	U1C1	109
: データフィールド	130,131	U1MR	108,111,116
: メッセージ識別子	130,131	U1RB	107
C0GMR	132	U1TB	107
C0LMAR	132	UCON	109
C0LMBR	132	W	
CCLKR	26	WDC	67
CIO SR	160	WDTS	67
CM0	24		
CM1	24		
CM2	25,36		
CNTR0IC	50		
CPSRF	25		
D			
DA	127		
DACON	127		
DRR	159		
F			
FMR0	178		
FMR1	179		
FMR4	179		
I			
INT0F	58,91		
INT0IC	50		
INT1IC	50		
INT2IC	50		
INT3IC	50		
INTEN	58,91		
K			
KIEN	62		
KUPIC	50		
P			
P0	158		
P1	158		
P2	158		
P3	158		
P4	158		
P5	158		
PD0	158		
PD1	158		
PD2	158		
PD3	158		
PD4	158		
PD5	158		
PM0	22,40		
PM1	22,40,67		
PRCR	39		
PRE1	70		
PREX	72		
PREY	81		
PREZ	89		
PUM	82,84,86,90,93,95,97,100		
PUR0	159		
PUR1	159		

改訂記録	M16C/1N グループハードウェアマニュアル
------	-------------------------

Rev.	発行日	改訂内容	
		ページ	ポイント
1.00	2004.04.20		PDF ファイル初版発行
2.00	2004.11.30		改訂版発行 用語統一(統一用語：オンチップオシレータ、ウォッチドッグタイマ、A/D コンバータ、D/A コンバータ) 注意事項集を使用上の注意として 20 章に追加 改訂箇所・内容は下記のとおりです(章構成、レイアウトの変更、表現のみの変更は除く)。
		5	図 1.3 CNVss 端子の入力方向を変更
		6	表 1.3 Ivcc を入出力「出力」を「入力」を変更
		39	7. プロテクト 本文 9 行目「RRC ビット」を「PRC2 ビット」に変更
		61	10.4 TCIN 割り込み 本文中の「RING512」を「fRING256」に変更 図 10.13 TCC0 レジスタの TCC07 ビット「1:RING512」を「fRING256」に変更
		85	表 12.9 「周期」を「周波数」に変更
		94	表 12.11 「周期」を「周波数」に変更
		99	表 12.13 ウェイト時間「 $f_i \times (n+1) \times (m+1)$ 」を「 $(n+1) \times (m+1)/f_i$ 」に変更 ワンショットパルス出力時間「 $f_i \times (n+1) \times (l+1)$ 」を「 $(n+1) \times (l+1)/f_i$ 」に変更 選択機能：波形拡張時のウェイト時間 「 $f_i \times (n+1) \times ((2 \times (m+1)) + T_{ZPUM0})/2$ 」を 「 $(n+1) \times ((2 \times (m+1)) + T_{ZPUM0})/2f_i$ 」に変更 選択機能：波形拡張時のワンショットパルス出力時間 「 $f_i \times (n+1) \times ((2 \times (l+1)) + T_{ZPUM1})/2$ 」を 「 $(n+1) \times ((2 \times (l+1)) + T_{ZPUM1})/2f_i$ 」に変更
		103	図 12.32 TCC0 レジスタの TCC07 ビット「1:RING512」を「fRING256」に変更
		132	16.3 アクセプタンスマスクレジスタ 本文 1 行目「COLMBR レジスタ」を「COLMBR レジスタ」に変更
		133	図 16.6 注 2 を変更「となります(「16.9 Basic CAN モード」参照。)」を「になります。データフレームを受信したとき"0"に、リモートフレームを受信したとき"1"になります。」
		141	16.5.1 CAN リセット/初期化モード 本文 9 行目「C0TSR レジスタ」を削除
		144	図 16.18 「メインクロック」を「f1」に変更
		147	図 16.22 アドレス「244 ₁₆ 」を「0245 ₁₆ 、0244 ₁₆ 番地」に変更
		148	16.11 リスンオンリーモード 本文 2 行目「データフレームやエラーフレームの送信、ACK の応答など、バスに対していかなる設定も行いません。」を「、データフレーム、エラーフレーム、オーバーロードフレームの送信や ACK を行いません。」に変更
		150	図 16.24 RecState ビットのタイミングを変更
		153	17.1 機能説明 本文 9 行目「各端子の方向レジスタ」を「端子の方向レジスタ」に変更
		154	図 17.1 入出力ポートの構成を変更、注 1 を追加

M16C/1Nグループハードウェアマニュアル

発行年月日 2004年4月20日 Rev. 1.00
2004年11月30日 Rev. 2.00

発行 株式会社 ルネサス テクノロジ 営業企画統括部
〒100-0004 東京都千代田区大手町2-6-2

© 2004. Renesas Technology Corp., All rights reserved. Printed in Japan.

M16C/1N グループ ハードウェアマニュアル



ルネサスエレクトロニクス株式会社
神奈川県川崎市中原区下沼部1753 〒211-8668

RJJ09B0004-0200Z