

RL78/G14

R01AN0870JJ0110

Rev.1.10

タイマRG PWMモード(バッファ動作)

2013.06.01

要旨

本アプリケーションノートでは、RL78/G14 のタイマRG PWMモード(バッファ動作)を使用して、PWM波形を出力する方法を説明します。

対象デバイス

RL78/G14

本アプリケーションノートを他のマイコンへ適用する場合、そのマイコンの使用にあわせて変更し、十分評価してください。

目次

1. 仕様.....	3
2. 動作確認条件	4
3. ハードウェア説明	5
3.1 ハードウェア構成例	5
3.2 使用端子一覧	5
4. ソフトウェア説明	6
4.1 動作概要	6
4.1.1 PWM波形のデューティについて	7
4.2 オプション・バイトの設定一覧	12
4.3 定数一覧	12
4.4 変数一覧	12
4.5 関数一覧	13
4.6 関数仕様	13
4.7 フローチャート.....	15
4.7.1 全体フローチャート	15
4.7.2 初期設定	15
4.7.3 周辺機能初期設定	16
4.7.4 CPU初期設定	16
4.7.5 タイマRJ初期設定	17
4.7.6 タイマRG初期設定	22
4.7.7 メイン処理.....	29
4.7.8 タイマRJカウント開始設定	30
4.7.9 タイマRGカウント開始設定	31
4.7.10 PWMデューティ変更処理	33
5. サンプルコード.....	34
6. 参考ドキュメント	34

1. 仕様

周期100 μ sのPWM波形を1本出力します。PWM波形は、一定周期ごとにデューティを変更します。
本アプリケーションノートでは、アクティブレベルは“L”、非アクティブレベルは“H”としています。

表 1.1に使用する周辺機能と用途を、図 1.1にPWMの出力波形を示します。

表 1.1 使用する周辺機能と用途

周辺機能	用途
タイマRG	PWM波形出力
タイマRJ	デューティ変更周期生成




図 1.1 PWMの出力波形

2. 動作確認条件

本アプリケーションノートのサンプルコードは、下記の条件で動作を確認しています。

表 2.1 動作確認条件

項目	内容
使用マイコン	RL78/G14(R5F104LEA)
動作周波数	• 高速内蔵発振クロック (f_{HOCO}) : 64MHz(標準) • CPU/周辺ハードウェア・クロック (f_{CLK}) : 32MHz
動作電圧	5.0V(2.9V ~ 5.5Vで動作可能) LVD動作(V_{LVI}) : リセット・モード 立ち上がり 2.81V/立ち下がり 2.75V
統合開発環境	ルネサス エレクトロニクス製 CubeSuite+ V1.01.00
Cコンパイラ	ルネサス エレクトロニクス製 CA78K0R V1.30
RL78/G14 コードライブラリ	ルネサス エレクトロニクス製 CodeGenerator for RL78/G14 V1.01.01

3. ハードウェア説明

3.1 ハードウェア構成例

図 3.1に本アプリケーションノートで使用するハードウェア構成例を示します。




図 3.1 ハードウェア構成

3.2 使用端子一覧

表 3.1に使用端子と機能を示します。

表 3.1 使用端子と機能

端子名	入出力	内容
P50/TRGIOA	出力	PWM出力

4. ソフトウェア説明

4.1 動作概要

PWMモードを使用し、TRGIOA 端子から周期100usのPWM波形を出力します。

PWM波形のデューティは90%→80%→...→10%→0%→10%→...→90%と10ms ごとに変更します。

デューティの変更周期はタイマRJのタイマモードを使用して生成します。

設定を以下に示します。

<設定>

- タイマRGのカウントソースはfCLK(32MHz)を使用します。
- TRGレジスタは、TRGGRAレジスタとのコンペア一致でクリアします。
- TRGGRDレジスタは、バッファレジスタとして使用します。
- TRGGRCレジスタは、バッファレジスタとして使用しません。
- INTTRG割り込みは使用しません。
- タイマRJのカウントソースはfCLK(32MHz)の8分周を使用します。
- TRJO出力禁止にします。
- INTTRJO割り込みは使用しません。

図 4.1にバッファ動作タイミング図を示します。




図 4.1 バッファ動作タイミング図

4.1.1 PWM 波形のデューティについて

PWM周期と、TRGIOA端子から出力されるPWM波形のデューティを以下に示します。

- (1) PWM周期
- $$\begin{aligned}\text{PWM周期} &: 100\mu\text{s} = 1/32\text{MHz} \times (\text{TRGGRA} + 1) \\ &= 31.25\text{ns} \times (3199 + 1)\end{aligned}$$

(2) 初期出力→デューティ 90%

$$\begin{aligned}\text{アクティブレベルL} &: 90\mu\text{s} = 1/32\text{MHz} \times (\text{TRGGRA} - \text{TRGGRB}) \\ &= 31.25\text{ns} \times 2880\end{aligned}$$

$$\begin{aligned}\text{非アクティブレベルH} &: 10\mu\text{s} = 1/32\text{MHz} \times (\text{TRGGRB} + 1) \\ &= 31.25\text{ns} \times (319 + 1)\end{aligned}$$

図 4.2に初期出力→デューティ 90%出力タイミングを示します。




図 4.2 初期出力→デューティ 90%出力タイミング

- (3) デューティ 90%→80%→・・・10%
 アクティブレベルL : $(100 - N)\mu s = 1/32MHz \times (TRGGRA - M)$
 非アクティブレベルH : $N\mu s = 1/32MHz \times (TRGGRB + 1)$
 $= 31.25ns \times (M + 1)$

表 4.1にデューティと TRGGRB レジスタ設定値を示します。

表 4.1 デューティと TRGGRB レジスタ設定値

デューティ (%)	90	80	70	60	50	40	30	20	10
非アクティブレベル H(N μ s)	10	20	30	40	50	60	70	80	90
TRGGRB レジスタ設定値 M	319	639	959	1279	1599	1919	2239	2559	2879

図 4.3にデューティ XX%→デューティ YY%出力タイミング(デューティ 90%から10%刻みで減少時)を示します。




図 4.3 デューティ XX%→デューティ YY%出力タイミング(デューティ 90%から10%刻みで減少時)

(4) デューティ 10%→0%

$$\begin{aligned}\text{アクティブレベルL} &: 10\mu\text{s} = 1/32\text{MHz} \times (\text{TRGGRA} - \text{TRGGRB}) \\ &= 31.25\text{ns} \times 320\end{aligned}$$

$$\begin{aligned}\text{非アクティブレベルH} &: 90\mu\text{s} = 1/32\text{MHz} \times (\text{TRGGRB} + 1) \\ &= 31.25\text{ns} \times (2879 + 1)\end{aligned}$$

図 4.4にデューティ 10%→デューティ 0%出力タイミングを示します。




図 4.4 デューティ 10%→デューティ 0%出力タイミング

- (5) デューティ 0%→10%

$$\begin{aligned} \text{アクティブレベルL} : 10\mu\text{s} &= 1/32\text{MHz} \times (\text{TRGGRA} - \text{TRGGRB}) \\ &= 31.25\text{ns} \times 320 \end{aligned}$$

$$\begin{aligned} \text{非アクティブレベルH: } 90\mu\text{s} &= 1/32\text{MHz} \times (\text{TRGGRB} + 1) \\ &= 31.25\text{ns} \times (2879 + 1) \end{aligned}$$

図 4.5 にデューティ 0%→デューティ 10%出力タイミングを示します。




図 4.5 デューティ 0%→デューティ 10%出力タイミング

4.2 オプション・バイトの設定一覧

表 4.2にオプション・バイト設定を示します。必要に応じて、お客様のシステムに最適な値を設定してください。

表 4.2 オプション・バイト設定

アドレス	設定値	内容
000C0H/010C0H	11101111B	ウォッチドッグ・タイマ動作停止 (リセット解除後、カウント停止)
000C1H/010C1H	01111111B	LVD リセット・モード 検出電圧：立ち上がり2.81V/立ち下がり2.75V
000C2H/010C2H	11111000B	高速内蔵発振 HSモード 64MHz
000C3H/010C3H	10000100B	オンチップ・デバッグ許可

4.3 定数一覧

表 4.3にサンプルコードで使用する定数を示します。

表 4.3 サンプルコードで使用する定数

定数名	設定値	内容
Duty_dec	0	デューティ減少モード(10%刻みで減少)
Duty_inc	10	デューティ増加モード(10%刻みで増加)
Duty_inc_end	18	デューティ増加モード終了

4.4 変数一覧

表 4.4にグローバル変数を、表 4.5にconst型変数を示します。

表 4.4 グローバル変数

型	変数名	内容	使用関数
unsigned char	duty_mode	デューティモード設定	pwm_duty_chg

表 4.5 const型変数

型	変数名	内容	使用関数
const unsigned short	TRGGRD_TBL[]	デューティ変更テーブルデータ	pwm_duty_chg

4.5 関数一覧

表 4.6に関数を示します。

表 4.6 関数

関数名	概要
hdwinit	初期設定
R_Systeminit	周辺機能初期設定
R_CGC_Create	CPU初期設定
R_TMR_RJ0_Create	タイマRJ初期設定
R_TMR_RG0_Create	タイマRG初期設定
main	メイン処理
R_TMR_RJ0_Start	タイマRJカウント開始設定
timer_rg_start	タイマRGカウント開始設定
pwm_duty_chg	PWMデューティ変更処理

4.6 関数仕様

サンプルコードの関数仕様を示します。

hdwinit

概 要	初期設定
ヘッダ	なし
宣 言	void hdwinit(void)
説 明	周辺機能の初期設定を行います。
引 数	なし
リターン値	なし

R_Systeminit

概 要	周辺機能初期設定
ヘッダ	なし
宣 言	void R_Systeminit(void)
説 明	本アプリケーションノートで使用する周辺機能の初期設定を行います。
引 数	なし
リターン値	なし

R_CGC_Create

概 要	CPU初期設定
ヘッダ	なし
宣 言	void R_CGC_Create(void)
説 明	CPU初期設定を行います。
引 数	なし
リターン値	なし

R_TMR_RJ0_Create

概 要	タイマRJ初期設定
ヘッダ	なし
宣 言	void R_TMR_RJ0_Create(void)
説 明	タイマRJのタイマモードで、デューティ変更を10msごとに行うための初期設定を行います。
引 数	なし
リターン値	なし

R_TMR_RG0_Create

概 要	タイマRG初期設定
ヘッダ	なし
宣 言	void R_TMR_RG0_Create(void)
説 明	タイマRGのPWMモード(バッファ動作)を使用するための初期設定を行います。
引 数	なし
リターン値	なし

main

概 要	メイン処理
ヘッダ	なし
宣 言	void main(void)
説 明	メイン処理を行います。
引 数	なし
リターン値	なし

R_TMR_RJ0_Start

概 要	タイマRJカウント開始設定
ヘッダ	なし
宣 言	void R_TMR_RJ0_Start(void)
説 明	タイマRJカウント開始設定を行います。
引 数	なし
リターン値	なし

timer_rg_start

概 要	タイマRGカウント開始設定
ヘッダ	なし
宣 言	void timer_rg_start(void)
説 明	タイマRGカウント開始設定を行います。
引 数	なし
リターン値	なし

pwm_duty_chg

概 要	PWM デューティ 変更処理
ヘッダ	なし
宣 言	void pwm_duty_chg(void)
説 明	デューティ 変更を行います。
引 数	なし
リターン値	なし

4.7 フローチャート

4.7.1 全体フローチャート

図 4.6 に全体フローチャートを示します。




図 4.6 全体フローチャート

4.7.2 初期設定

図 4.7 に初期設定のフローチャートを示します。




図 4.7 初期設定

4.7.3 周辺機能初期設定

図 4.8に周辺機能初期設定のフローチャートを示します。




図 4.8 周辺機能初期設定

4.7.4 CPU 初期設定

図 4.9にCPU 初期設定のフローチャートを示します。




図 4.9 CPU 初期設定

4.7.5 タイマRJ初期設定

図 4.10にタイマRJ初期設定のフローチャートを示します。




図 4.10 タイマRJ初期設定

タイマRJへのクロック供給許可

- ・周辺イネーブル・レジスタ1(PER1)

タイマRJへのクロック供給を許可にします。

略号	7	6	5	4	3	2	1	0
PER1	DACEN	TRGEN	CMPEN	TRD0EN	DTCEN	0	0	TRJ0EN
設定値	x		x	x	x	—	—	1

ビット0

TRJ0EN	タイマ RJ0 の入カクロック供給の制御
0	入カクロック供給停止 ・タイマ RJ0 で使用する SFR へのライト不可 ・タイマ RJ0 はリセット状態
1	入カクロック供給 ・タイマ RJ0 で使用する SFR へのリード／ライト可

タイマRJカウント停止

- ・タイマRJ制御レジスタ0(TRJCR0)

タイマRJのカウントを停止します。

略号	7	6	5	4	3	2	1	0
TRJCR0	—	—	TUNDF	TEDGF	—	TSTOP	TCSTF	TSTART
設定値	—	—	x	x	—	x	x	0

ビット0

TSTART	タイマ RJ カウント開始
0	カウント停止
1	カウント開始
TSTART ビットに 1 を書くことによりカウントを開始し, 0 を書くことによりカウントを停止します。TSTART ビットを 1 (カウント開始) にすると, カウントソースに同期して TCSTF ビットが 1 (カウント中) になります。また, TSTART ビットに 0 を書き込み後, カウントソースに同期して TCSTF ビットが 0 (カウント停止) になります。	

レジスタ設定の詳細については、RL78/G14ユーザーズマニュアルハードウェア編を参照してください。

レジスタ図の設定値

x: 使用しないビット、空白: 変更しないビット、—: 予約ビットまたは、何も配置されていないビット

タイマRJ割り込み禁止

- 割り込みマスク・フラグ・レジスタ (MK1H)
INTTRJ割り込み禁止に設定します。

略号	7	6	5	4	3	2	1	0
MK1H	TMMK10	TRJMK0	SRMK3 CSIMK31 IICMK31	STMK3 CSIMK30 IICMK30	KRMK	ITMK	RTCMK	ADMK
設定値	x	1	x	x	x	x	x	x

ビット6

TRJMK0	割り込み処理の制御
0	割り込み処理許可
1	割り込み処理禁止

- 割り込み要求フラグ・レジスタ (IF1H)

INTTRJ0割り込み要求フラグをクリアします。

略号	7	6	5	4	3	2	1	0
IF1H	TMIF10	TRJIF0	SRIF3 CSIF31 IICIF31	STIF3 CSIF30 IICIF30	KRIF	ITIF	RTCIF	ADIF
設定値	x	0	x	x	x	x	x	x

ビット6

TRJIF0	割り込み要求フラグ
0	割り込み要求信号が発生していない
1	割り込み要求信号が発生し、割り込み要求状態

レジスタ設定の詳細については、RL78/G14ユーザーズマニュアルハードウェア編を参照してください。

レジスタ図の設定値

x: 使用しないビット、空白: 変更しないビット、-: 予約ビットまたは、何も配置されていないビット

タイマRJモードレジスタ0設定

- ・タイマRJモードレジスタ0 (TRJMR0)

カウントソースに $f_{CLK}/8$ を設定し、動作モードにタイマモードを選択します。

略号	7	6	5	4	3	2	1	0
TRJMR0	—	TCK2	TCK1	TCK0	TEDGPL	TMOD2	TMOD1	TMOD0
設定値	—	0	0	1	x	0	0	0

ビット6-4

TCK2	TCK1	TCK0	タイマRJ カウントソース選択
0	0	0	f_{CLK}
0	0	1	$f_{CLK}/8$
0	1	0	設定しないでください
0	1	1	$f_{CLK}/2$
1	0	0	f_{IL}
1	0	1	イベントリンクコントローラ (ELC) からのイベント入力
1	1	0	f_{SUB}
1	1	1	設定しないでください

ビット2-0

TMOD2	TMOD1	TMOD0	タイマRJ 動作モード選択
0	0	0	タイマモード
0	0	1	パルス出力モード
0	1	0	イベントカウンタモード
0	1	1	パルス幅測定モード
1	0	0	パルス周期測定モード
1	0	1	設定しないでください
1	1	0	設定しないでください
1	1	1	設定しないでください

タイマRJ I/O制御レジスタ0設定

- ・タイマRJ I/O制御レジスタ0 (TRJIOC0)

TRJO 出力禁止に設定します。

略号	7	6	5	4	3	2	1	0
TRJIOC0	TIOGT1	TIOGT0	TIPF1	TIPF0	—	TOENA	—	TEDGSEL
設定値	x	x	x	x	—	0	—	x

ビット2

TOENA	TRJO 出力許可
0	TRJO 出力禁止 (ポート)
1	TRJO 出力許可

レジスタ設定の詳細については、RL78/G14ユーザーズマニュアルハードウェア編を参照してください。

レジスタ図の設定値

x: 使用しないビット、空白: 変更しないビット、—: 予約ビットまたは、何も配置されていないビット

10ms周期設定

- タイマRJカウンタレジスタ0 (TRJ0) , タイマRJリロードレジスタ
タイマRJカウンタレジスタ0に“9C3FH”を設定します。

略号	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
TRJ0	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—
設定値	1	0	0	1	1	1	0	0	0	0	1	1	1	1	1	1

—	機能	設定範囲
ビット 15 ~ 0	16 ビットのカウンタおよびリロードレジスタです。	0001H ~ FFFFH

レジスタ設定の詳細については、RL78/G14ユーザーズマニュアルハードウェア編を参照してください。

レジスタ図の設定値

×: 使用しないビット、空白: 変更しないビット、—: 予約ビットまたは、何も配置されていないビット

4.7.6 タイマRG 初期設定

図 4.11 にタイマRG 初期設定のフローチャートを示します。




図 4.11 タイマRG 初期設定

タイマRGへのクロック供給許可

- ・周辺イネーブル・レジスタ1(PER1)

タイマRGへのクロック供給を許可にします。

略号	7	6	5	4	3	2	1	0
PER1	DACEN	TRGEN	CMPEN	TRD0EN	DTCEN	0	0	TRJ0EN
設定値	x	1	x	x	x	—	—	

ビット6

TRGEN	タイマRGの入カクロック供給の制御
0	入カクロック供給停止 ・タイマRGで使用するSFRへのライト不可 ・タイマRGはリセット状態
1	入カクロック供給 ・タイマRGで使用するSFRへのリード／ライト可

タイマRGカウント停止

- ・タイマRGモードレジスタ (TRGMR)

タイマRGのカウントを停止します。

略号	7	6	5	4	3	2	1	0
TRGMR	TRGSTART	TRGELCICE	TRGDFCK1	TRGDFCK0	TRGDFB	TRGDFA	TRGMDF	TRGPWM
設定値	0	x	x	x	x	x		

ビット7

TRGSTART	TRG カウント開始フラグ
0	カウント停止, PWM 出力信号 (TRGIOA 端子) を初期化 (PWM モード時)
1	カウント開始

タイマRG割り込み禁止

- ・割り込みマスク・フラグ・レジスタ (MK2H)

INTTRG割り込み禁止に設定します。

略号	7	6	5	4	3	2	1	0
MK2H	FLMK	IICAMK1	1	SREMK3 TMMK13H	TRGMK	TRDMK1	TRDMK0	PMK11 CMPMK1
設定値	x	x	—	x	1	x	x	x

ビット3

TRGMK	割り込み処理の制御
0	割り込み処理許可
1	割り込み処理禁止

レジスタ設定の詳細については、RL78/G14ユーザーズマニュアルハードウェア編を参照してください。

レジスタ図の設定値

x: 使用しないビット、空白: 変更しないビット、—: 予約ビットまたは、何も配置されていないビット

• 割り込み要求フラグ・レジスタ (IF2H)

INTTRG 割り込み要求フラグをクリアします。

略号	7	6	5	4	3	2	1	0
IF2H	FLIF	IICAIF1	0	SREIF3 TMIF13H	TRGIF	TRDIF1	TRDIF0	PIF11 CMPIF1
設定値	x	x	—	x	0	x	x	x

ビット3

TRGIF	割り込み要求フラグ
0	割り込み要求信号が発生していない
1	割り込み要求信号が発生し、割り込み要求状態

タイマRG制御レジスタ設定

• タイマRG制御レジスタ (TRGCR)

TRG レジスタを TRGGRA レジスタのコンペアー一致でクリアします。カウントソースに f_{CLK} を設定します。

略号	7	6	5	4	3	2	1	0
TRGCR	—	TRGCCLR1	TRGCCLR0	TRGCKEG1	TRGCKEG0	TRGTCK2	TRGTCK1	TRGTCK0
設定値	—	0	1	x	x	0	0	0

ビット6-5

TRGCCLR1	TRGCCLR0	TRG レジスタクリア要因選択
0	0	クリア禁止
0	1	TRGGRA のインプットキャプチャ/コンペアー一致でクリア
1	0	TRGGRB のインプットキャプチャ/コンペアー一致でクリア
1	1	設定しないでください

ビット2-0

TRGTCK2	TRGTCK1	TRGTCK0	カウントソース選択
0	0	0	f_{CLK}
0	0	1	$f_{CLK}/2$
0	1	0	$f_{CLK}/4$
0	1	1	$f_{CLK}/8$
1	0	0	$f_{CLK}/32$
1	0	1	TRGCLKA 入力
1	1	0	設定しないでください
1	1	1	TRGCLKB 入力

レジスタ設定の詳細については、RL78/G14 ユーザーズマニュアルハードウェア編を参照してください。
レジスタ図の設定値

x: 使用しないビット、空白: 変更しないビット、—: 予約ビットまたは、何も配置されていないビット

PWM周期設定

- タイマRGジェネラルレジスタA (TRGGRA)

タイマRGジェネラルレジスタAに“0C7FH”を設定します。

略号	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
TRGGRA	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—
設定値	0	0	0	0	1	1	0	0	0	1	1	1	1	1	1	1

—	機能
ビット	モード, 機能によって機能が異なる。
15 ~ 0	表 4.7 に TRGGRA レジスタ機能を示します。

PWM変化点設定

- タイマRGジェネラルレジスタB (TRGGRB)

タイマRGジェネラルレジスタBに“013FH”を設定します。

略号	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
TRGGRB	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—
設定値	0	0	0	0	0	0	0	1	0	0	1	1	1	1	1	1

—	機能
ビット	モード, 機能によって機能が異なる。
15 ~ 0	表 4.7 に TRGGRB レジスタ機能を示します。

バッファレジスタ設定

- タイマRGジェネラルレジスタD (TRGGRD)

タイマRGジェネラルレジスタDに“013FH”を設定します。

略号	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
TRGGRD	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—
設定値	0	0	0	0	0	0	0	1	0	0	1	1	1	1	1	1

—	機能
ビット	モード, 機能によって機能が異なる。
15 ~ 0	表 4.7 に TRGGRD レジスタ機能を示します。

レジスタ設定の詳細については、RL78/G14ユーザーズマニュアルハードウェア編を参照してください。

レジスタ図の設定値

×: 使用しないビット、空白: 変更しないビット、—: 予約ビットまたは、何も配置されていないビット

表 4.7 ジェネラルレジスタ機能

モード, 機能	レジスタ	設定	機能
インプット キャプチャ	TRGGRA	TRGIOR (TRGIOA2 = 1) TRGMR (TRGPWM = 0)	インプットキャプチャレジスタ (TRG レジスタの値を格納)
	TRGGRB	TRGIOR (TRGIOB2 = 1) TRGMR (TRGPWM = 0)	インプットキャプチャレジスタ (TRG レジスタの値を格納)
アウトプット コンペア	TRGGRA	TRGIOR (TRGIOA2 = 0) TRGMR (TRGPWM = 0)	アウトプットコンペアレジスタ (TRG レジスタとのコンペア値を格納, コンペア一致で TRGIOA に 設定値を出力)
	TRGGRB	TRGIOR (TRGIOB2 = 0) TRGMR (TRGPWM = 0)	アウトプットコンペアレジスタ (TRG レジスタとのコンペア値を格納, コンペア一致で TRGIOB に 設定値を出力)
PWM	TRGGRA	TRGMR (TRGPWM = 1)	アウトプットコンペアレジスタ (コンペア一致で TRGIOA に H 出力)
	TRGGRB		アウトプットコンペアレジスタ (コンペア一致で TRGIOA に L 出力)
共通	TRGGRC	TRGIOR (TRGBUFA = 0)	使用しない
	TRGGRD	TRGIOR (TRGBUFB = 0)	使用しない
	TRGGRC	TRGIOR (TRGBUFA = 1)	TRGGRA のバッファレジスタ (TRGGRA との転送あり) ・ TRGIOA2 = 1 の場合 インプットキャプチャ信号により, TRGGRA から前回のイン プットキャプチャ値を受け取る ・ TRGIOA2 = 0 の場合 TRG と TRGGRA のコンペア一致により, 次のコンペア期待値を TRGGRA へ転送する
	TRGGRD	TRGIOR (TRGBUFB = 1)	TRGGRB のバッファレジスタ (TRGGRB との転送あり) ・ TRGIOB2 = 1 の場合 インプットキャプチャ信号により, TRGGRB から前回のイン プットキャプチャ値を受け取る ・ TRGIOB2 = 0 の場合 TRG と TRGGRB のコンペア一致により, 次のコンペア期待値を TRGGRB へ転送する

タイマRGモード設定

- タイマRGモードレジスタ (TRGMR)

カウントをアップカウント、タイマRGをPWMモード設定します。

略号	7	6	5	4	3	2	1	0
TRGMR	TRGSTART	TRGELCICE	TRGDFCK1	TRGDFCK0	TRGDFB	TRGDFA	TRGMDF	TRGPWM
設定値		x	x	x	x	x	0	1

ビット1

TRGMDF	位相計数モード選択
0	アップカウント
1	位相計数モード
TRGMDF ビットが0のとき、カウンタはTRGCR レジスタの TRGTCK0 ~ TRGTCK2 ビットで設定したカウントソースをカウントします。	

ビット0

TRGPWM	PWM モード選択
0	タイマモード
1	PWM モード

ジェネラルレジスタ機能設定

- タイマRG I/O制御レジスタ (TRGIOR)

TRGGRD レジスタ機能を TRGGRB レジスタのバッファレジスタとして使用、TRGGRC レジスタ機能を TRGGRA レジスタのバッファレジスタとして使用しないを設定します。

略号	7	6	5	4	3	2	1	0
TRGIOR	TRGBUFB	TRGIOB2	TRGIOB1	TRGIOB0	TRGBUFA	TRGIOA2	TRGIOA1	TRGIOA0
設定値	1	x	x	x	0	x	x	x

ビット7

TRGBUFB	TRGGRD レジスタ機能選択
0	TRGGRB レジスタのバッファレジスタとして使用しない
1	TRGGRB レジスタのバッファレジスタとして使用する

ビット3

TRGBUFA	TRGGRC レジスタ機能選択
0	TRGGRA レジスタのバッファレジスタとして使用しない
1	TRGGRA レジスタのバッファレジスタとして使用する

レジスタ設定の詳細については、RL78/G14ユーザーズマニュアルハードウェア編を参照してください。

レジスタ図の設定値

x: 使用しないビット、空白: 変更しないビット、-: 予約ビットまたは、何も配置されていないビット

タイマRG割り込み許可設定

- タイマRG割り込み許可レジスタ (TRGIER)
- タイマRG割り込みを禁止に設定します。

略号	7	6	5	4	3	2	1	0
TRGIER	—	—	—	—	TRGOVIE	TRGUDIE	TRGIMIEB	TRGIMIEA
設定値	—	—	—	—	0	x	0	0

ビット3

TRGOVIE	オーバフロー割り込み許可
0	TRGOVF ビットによる割り込みを禁止
1	TRGOVF ビットによる割り込みを有効

ビット1

TRGIMIEB	インプットキャプチャ/コンペアー一致割り込み許可 B
0	TRGIMFB ビットによる割り込みを禁止
1	TRGIMFB ビットによる割り込みを有効

ビット0

TRGIMIEA	インプットキャプチャ/コンペアー一致割り込み許可 A
0	TRGIMFA ビットによる割り込みを禁止
1	TRGIMFA ビットによる割り込みを有効

ポートレジスタ設定

- ポート・レジスタ5(P5)
- ポート・レジスタ5を設定します。

略号	7	6	5	4	3	2	1	0
P5	P57	P56	P55	P54	P53	P52	P51	P50
設定値	x	x	x	x	x	x	x	0

ビット0

P50	出力データの制御
0	0 を出力
1	1 を出力

レジスタ設定の詳細については、RL78/G14ユーザーズマニュアルハードウェア編を参照してください。
 レジスタ図の設定値
 x: 使用しないビット、空白: 変更しないビット、—: 予約ビットまたは、何も配置されていないビット

- ポート・モード・レジスタ5(PM5)
P50端子を出力モードに設定します。

略号	7	6	5	4	3	2	1	0
PM5	PM57	PM56	PM55	PM54	PM53	PM52	PM51	PM50
設定値	x	x	x	x	x	x	x	0

ビット0

PM50	P50 端子の入出力モードの選択
0	出力モード (出力バッファ・オン)
1	入力モード (出力バッファ・オフ)

4.7.7 メイン処理

図 4.12にメイン処理のフローチャートを示します。




図 4.12 メイン処理

レジスタ設定の詳細については、RL78/G14ユーザーズマニュアルハードウェア編を参照してください。

レジスタ図の設定値

×: 使用しないビット、空白: 変更しないビット、-: 予約ビットまたは、何も配置されていないビット

4.7.8 タイマRJカウント開始設定

図 4.13 にタイマRJカウント開始設定のフローチャートを示します。




図 4.13 タイマRJカウント開始設定

タイマRJカウント開始

- タイマRJ制御レジスタ0(TRJCR0)
タイマRJのカウントを開始します。

略号	7	6	5	4	3	2	1	0
TRJCR0	—	—	TUNDF	TEDGF	—	TSTOP	TCSTF	TSTART
設定値	—	—	x	x	—	x	x	1

ビット0

TSTART	タイマRJカウント開始
0	カウント停止
1	カウント開始

TSTART ビットに 1 を書くことによりカウントを開始し、0 を書くことによりカウントを停止します。TSTART ビットを 1 (カウント開始) にすると、カウントソースに同期して TCSTF ビットが 1 (カウント中) になります。また、TSTART ビットに 0 を書き込み後、カウントソースに同期して TCSTF ビットが 0 (カウント停止) になります。

レジスタ設定の詳細については、RL78/G14 ユーザーズマニュアルハードウェア編を参照してください。
 レジスタ図の設定値
 ×：使用しないビット、空白：変更しないビット、—：予約ビットまたは、何も配置されていないビット

4.7.9 タイマRGカウント開始設定

図 4.14にタイマRGカウント開始設定のフローチャートを示します。




図 4.14 タイマRGカウント開始設定

タイマRGステータスフラグクリア

- タイマRGステータスレジスタ (TRGSR)

読んだ後、オーバフローフラグ、コンペアー一致フラグB、コンペアー一致フラグAをクリアします。

略号	7	6	5	4	3	2	1	0
TRGSR	—	—	—	TRGDIRF	TRGOVF	TRGUDF	TRGIMFB	TRGIMFA
設定値	—	—	—	x	0	x	0	0

ビット3

TRGOVF	オーバフローフラグ
[0 になる条件]	
読んだ後, 0 を書く	
[1 になる条件]	
表 4.8 各フラグが 1 になる条件参照	

ビット1

TRGIMFB	インプットキャプチャ/コンペアー一致フラグ B
[0 になる条件]	
読んだ後, 0 を書く	
[1 になる条件]	
表 4.8 各フラグが 1 になる条件参照	

ビット0

TRGIMFA	インプットキャプチャ/コンペアー一致フラグ A
[0 になる条件]	
読んだ後, 0 を書く	
[1 になる条件]	
表 4.8 各フラグが 1 になる条件参照	

レジスタ設定の詳細については、RL78/G14ユーザーズマニュアルハードウェア編を参照してください。

レジスタ図の設定値

x: 使用しないビット、空白: 変更しないビット、—: 予約ビットまたは、何も配置されていないビット

表 4.8 各フラグが1になる条件

ビットシンボル	タイマモード		PWM モード
	インプットキャプチャ機能	アウトプットコンペア機能	
TRGOVF	TRG がオーバーフローしたとき		
TRGUDF	TRG がアンダフローしたとき		
TRGIMFB	TRGIOB 端子の入力エッジ	TRG と TRGGRB の値が一致したとき	
TRGIMFA	TRGIOA 端子の入力エッジ	TRG と TRGGRA の値が一致したとき	

タイマRGカウント開始

- タイマRGモードレジスタ (TRGMR)
タイマRGのカウントを開始します。

略号	7	6	5	4	3	2	1	0
TRGMR	TRGSTART	TRGELCICE	TRGDFCK1	TRGDFCK0	TRGDFOB	TRGDFA	TRGMDF	TRGPWM
設定値	1	x	x	x	x	x		

ビット7

TRGSTART	TRG カウント開始フラグ
0	カウント停止, PWM 出力信号 (TRGIOA 端子) を初期化 (PWM モード時)
1	カウント開始

レジスタ設定の詳細については、RL78/G14 ユーザーズマニュアルハードウェア編を参照してください。
 レジスタ図の設定値
 ×: 使用しないビット、空白: 変更しないビット、-: 予約ビットまたは、何も配置されていないビット

4.7.10 PWM デューティ変更処理

図 4.15にPWMデューティ変更処理のフローチャートを示します。




図 4.15 PWM デューティ変更処理

5. サンプルコード

サンプルコードは、ルネサス エレクトロニクスホームページから入手してください。

6. 参考ドキュメント

RL78/G14 ユーザーズマニュアル ハードウェア編 Rev.0.02

RL78 ファミリ ユーザーズマニュアル ソフトウェア編 Rev.1.00

(最新版をルネサス エレクトロニクスホームページから入手してください。)

テクニカルアップデート

(最新の情報をルネサス エレクトロニクスホームページから入手してください。)

ホームページとサポート窓口

ルネサス エレクトロニクスホームページ

<http://japan.renesas.com/>

お問合せ先

<http://japan.renesas.com/contact/>

改訂記録	RL78/G14 タイマRG PWMモード(バッファ動作)
------	----------------------------------

Rev.	発行日	改訂内容	
		ページ	ポイント
1.00	2012.04.02	－	初版発行
1.10	2013.06.01	4	表 2.1 誤記修正
		5	図 3.1 誤記修正

すべての商標および登録商標は、それぞれの所有者に帰属します。

製品ご使用上の注意事項

ここでは、マイコン製品全体に適用する「使用上の注意事項」について説明します。個別の使用上の注意事項については、本ドキュメントおよびテクニカルアップデートを参照してください。

1. 未使用端子の処理

【注意】未使用端子は、本文の「未使用端子の処理」に従って処理してください。

CMOS 製品の入力端子のインピーダンスは、一般に、ハイインピーダンスとなっています。未使用端子を開放状態で動作させると、誘導現象により、LSI 周辺のノイズが印加され、LSI 内部で貫通電流が流れたり、入力信号と認識されて誤動作を起こす恐れがあります。未使用端子は、本文「未使用端子の処理」で説明する指示に従い処理してください。

2. 電源投入時の処置

【注意】電源投入時は、製品の状態は不定です。

電源投入時には、LSI の内部回路の状態は不確定であり、レジスタの設定や各端子の状態は不定です。

外部リセット端子でリセットする製品の場合、電源投入からリセットが有効になるまでの期間、端子の状態は保証できません。

同様に、内蔵パワーオンリセット機能を使用してリセットする製品の場合、電源投入からリセットのかかる一定電圧に達するまでの期間、端子の状態は保証できません。

3. リザーブアドレス（予約領域）のアクセス禁止

【注意】リザーブアドレス（予約領域）のアクセスを禁止します。

アドレス領域には、将来の機能拡張用に割り付けられているリザーブアドレス（予約領域）があります。これらのアドレスをアクセスしたときの動作については、保証できませんので、アクセスしないようにしてください。

4. クロックについて

【注意】リセット時は、クロックが安定した後、リセットを解除してください。

プログラム実行中のクロック切り替え時は、切り替え先クロックが安定した後に切り替えてください。

リセット時、外部発振子（または外部発振回路）を用いたクロックで動作を開始するシステムでは、クロックが十分安定した後、リセットを解除してください。また、プログラムの途中で外部発振子（または外部発振回路）を用いたクロックに切り替える場合は、切り替え先のクロックが十分安定してから切り替えてください。

5. 製品間の相違について

【注意】型名の異なる製品に変更する場合は、製品型名ごとにシステム評価試験を実施してください。

同じグループのマイコンでも型名が違うと、内部 ROM、レイアウトパターンの相違などにより、電気的特性の範囲で、特性値、動作マージン、ノイズ耐量、ノイズ輻射量などが異なる場合があります。型名が違う製品に変更する場合は、個々の製品ごとにシステム評価試験を実施してください。

ご注意書き

1. 本資料に記載された回路、ソフトウェアおよびこれらに関連する情報は、半導体製品の動作例、応用例を説明するものです。お客様の機器・システムの設計において、回路、ソフトウェアおよびこれらに関連する情報を使用する場合には、お客様の責任において行ってください。これらの使用に起因して、お客様または第三者に生じた損害に関し、当社は、一切その責任を負いません。
2. 本資料に記載されている情報は、正確を期すため慎重に作成したのですが、誤りがないことを保証するものではありません。万一、本資料に記載されている情報の誤りに起因する損害がお客様に生じた場合においても、当社は、一切その責任を負いません。
3. 本資料に記載された製品データ、図、表、プログラム、アルゴリズム、応用回路例等の情報の使用に起因して発生した第三者の特許権、著作権その他の知的財産権に対する侵害に関し、当社は、何らの責任を負うものではありません。当社は、本資料に基づき当社または第三者の特許権、著作権その他の知的財産権を何ら許諾するものではありません。
4. 当社製品を改造、改変、複製等しないでください。かかる改造、改変、複製等により生じた損害に関し、当社は、一切その責任を負いません。
5. 当社は、当社製品の品質水準を「標準水準」および「高品質水準」に分類しており、各品質水準は、以下に示す用途に製品が使用されることを意図しております。
標準水準： コンピュータ、OA機器、通信機器、計測機器、AV機器、家電、工作機械、パーソナル機器、産業用ロボット等
高品質水準： 輸送機器（自動車、電車、船舶等）、交通用信号機器、防災・防犯装置、各種安全装置等
当社製品は、直接生命・身体に危害を及ぼす可能性のある機器・システム（生命維持装置、人体に埋め込み使用するもの等）もしくは多大な物的損害を発生させるおそれのある機器・システム（原子力制御システム、軍事機器等）に使用されることを意図しておらず、使用することはできません。たとえ、意図しない用途に当社製品を使用したことによりお客様または第三者に損害が生じて、当社は一切その責任を負いません。なお、ご不明点がある場合は、当社営業にお問い合わせください。
6. 当社製品をご使用の際は、当社が指定する最大定格、動作電源電圧範囲、放熱特性、実装条件その他の保証範囲内でご使用ください。当社保証範囲を超えて当社製品をご使用された場合の故障および事故につきましては、当社は、一切その責任を負いません。
7. 当社は、当社製品の品質および信頼性の向上に努めていますが、半導体製品はある確率で故障が発生したり、使用条件によっては誤動作したりする場合があります。また、当社製品は耐放射線設計については行っておりません。当社製品の故障または誤動作が生じた場合も、人身事故、火災事故、社会的損害等を生じさせないよう、お客様の責任において、冗長設計、延焼対策設計、誤動作防止設計等の安全設計およびエージング処理等、お客様の機器・システムとしての出荷保証を行ってください。特に、マイコンソフトウェアは、単独での検証は困難なため、お客様の機器・システムとしての安全検証をお客様の責任で行ってください。
8. 当社製品の環境適合性等の詳細につきましては、製品個別に必ず当社営業窓口までお問い合わせください。ご使用に際しては、特定の物質の含有・使用を規制するRoHS指令等、適用される環境関連法令を十分調査のうえ、かかる法令に適合するようご使用ください。お客様がかかる法令を遵守しないことにより生じた損害に関して、当社は、一切その責任を負いません。
9. 本資料に記載されている当社製品および技術を国内外の法令および規則により製造・使用・販売を禁止されている機器・システムに使用することはできません。また、当社製品および技術を大量破壊兵器の開発等の目的、軍事利用の目的その他軍事情報に使用しないでください。当社製品または技術を輸出する場合は、「外国為替及び外国貿易法」その他輸出関連法令を遵守し、かかる法令の定めるところにより必要な手続を行ってください。
10. お客様の転売等により、本ご注意書き記載の諸条件に抵触して当社製品が使用され、その使用から損害が生じた場合、当社は何らの責任も負わず、お客様にてご負担して頂きますのでご了承ください。
11. 本資料の全部または一部を当社の文書による事前の承諾を得ることなく転載または複製することを禁じます。

注1. 本資料において使用されている「当社」とは、ルネサスエレクトロニクス株式会社およびルネサスエレクトロニクス株式会社がその総株主の議決権の過半数を直接または間接に保有する会社をいいます。
注2. 本資料において使用されている「当社製品」とは、注1において定義された当社の開発、製造製品をいいます。



■ 営業お問合せ窓口

<http://www.renesas.com>

営業お問合せ窓口の住所は変更になることがあります。最新情報につきましては、弊社ホームページをご覧ください。

ルネサス エレクトロニクス販売株式会社 〒100-0004 千代田区大手町 2-6-2（日本ビル）

■ 技術的なお問合せおよび資料のご請求は下記へどうぞ。
総合お問合せ窓口： <http://japan.renesas.com/contact/>