

お客様各位

---

## カタログ等資料中の旧社名の扱いについて

---

2010年4月1日を以ってNECエレクトロニクス株式会社及び株式会社ルネサステクノロジが合併し、両社の全ての事業が当社に承継されております。従いまして、本資料中には旧社名での表記が残っておりますが、当社の資料として有効ですので、ご理解の程宜しくお願い申し上げます。

ルネサスエレクトロニクス ホームページ (<http://www.renesas.com>)

2010年4月1日  
ルネサスエレクトロニクス株式会社

【発行】ルネサスエレクトロニクス株式会社 (<http://www.renesas.com>)

【問い合わせ先】 <http://japan.renesas.com/inquiry>

## ご注意書き

1. 本資料に記載されている内容は本資料発行時点のものであり、予告なく変更することがあります。当社製品のご購入およびご使用にあたりましては、事前に当社営業窓口で最新の情報をご確認いただきますとともに、当社ホームページなどを通じて公開される情報に常にご注意ください。
2. 本資料に記載された当社製品および技術情報の使用に関連し発生した第三者の特許権、著作権その他の知的財産権の侵害等に関し、当社は、一切その責任を負いません。当社は、本資料に基づき当社または第三者の特許権、著作権その他の知的財産権を何ら許諾するものではありません。
3. 当社製品を改造、改変、複製等しないでください。
4. 本資料に記載された回路、ソフトウェアおよびこれらに関連する情報は、半導体製品の動作例、応用例を説明するものです。お客様の機器の設計において、回路、ソフトウェアおよびこれらに関連する情報を使用する場合には、お客様の責任において行ってください。これらの使用に起因しお客様または第三者に生じた損害に関し、当社は、一切その責任を負いません。
5. 輸出に際しては、「外国為替及び外国貿易法」その他輸出関連法令を遵守し、かかる法令の定めるところにより必要な手続を行ってください。本資料に記載されている当社製品および技術を大量破壊兵器の開発等の目的、軍事利用の目的その他軍事用途の目的で使用しないでください。また、当社製品および技術を国内外の法令および規則により製造・使用・販売を禁止されている機器に使用することができません。
6. 本資料に記載されている情報は、正確を期すため慎重に作成したのですが、誤りが無いことを保証するものではありません。万一、本資料に記載されている情報の誤りに起因する損害がお客様に生じた場合においても、当社は、一切その責任を負いません。
7. 当社は、当社製品の品質水準を「標準水準」、「高品質水準」および「特定水準」に分類しております。また、各品質水準は、以下に示す用途に製品が使われることを意図しておりますので、当社製品の品質水準をご確認ください。お客様は、当社の文書による事前の承諾を得ることなく、「特定水準」に分類された用途に当社製品を使用することができません。また、お客様は、当社の文書による事前の承諾を得ることなく、意図されていない用途に当社製品を使用することができません。当社の文書による事前の承諾を得ることなく、「特定水準」に分類された用途または意図されていない用途に当社製品を使用したことによりお客様または第三者に生じた損害等に関し、当社は、一切その責任を負いません。なお、当社製品のデータ・シート、データ・ブック等の資料で特に品質水準の表示がない場合は、標準水準製品であることを表します。  
標準水準： コンピュータ、OA 機器、通信機器、計測機器、AV 機器、家電、工作機械、パーソナル機器、産業用ロボット  
高品質水準： 輸送機器（自動車、電車、船舶等）、交通用信号機器、防災・防犯装置、各種安全装置、生命維持を目的として設計されていない医療機器（厚生労働省定義の管理医療機器に相当）  
特定水準： 航空機器、航空宇宙機器、海底中継機器、原子力制御システム、生命維持のための医療機器（生命維持装置、人体に埋め込み使用するもの、治療行為（患部切り出し等）を行うもの、その他直接人命に影響を与えるもの）（厚生労働省定義の高度管理医療機器に相当）またはシステム等
8. 本資料に記載された当社製品のご使用につき、特に、最大定格、動作電源電圧範囲、放熱特性、実装条件その他諸条件につきましては、当社保証範囲内でご使用ください。当社保証範囲を超えて当社製品をご使用された場合の故障および事故につきましては、当社は、一切その責任を負いません。
9. 当社は、当社製品の品質および信頼性の向上に努めておりますが、半導体製品はある確率で故障が発生したり、使用条件によっては誤動作したりする場合があります。また、当社製品は耐放射線設計については行っておりません。当社製品の故障または誤動作が生じた場合も、人身事故、火災事故、社会的損害などを生じさせないようお客様の責任において冗長設計、延焼対策設計、誤動作防止設計等の安全設計およびエージング処理等、機器またはシステムとしての出荷保証をお願いいたします。特に、マイコンソフトウェアは、単独での検証は困難なため、お客様が製造された最終の機器・システムとしての安全検証をお願いいたします。
10. 当社製品の環境適合性等、詳細につきましては製品個別に必ず当社営業窓口までお問合せください。ご使用に際しては、特定の物質の含有・使用を規制する RoHS 指令等、適用される環境関連法令を十分調査のうえ、かかる法令に適合するようご使用ください。お客様がかかる法令を遵守しないことにより生じた損害に関し、当社は、一切その責任を負いません。
11. 本資料の全部または一部を当社の文書による事前の承諾を得ることなく転載または複製することを固くお断りいたします。
12. 本資料に関する詳細についてのお問い合わせその他お気付きの点等がございましたら当社営業窓口までご照会ください。

注 1. 本資料において使用されている「当社」とは、ルネサスエレクトロニクス株式会社およびルネサスエレクトロニクス株式会社とその総株主の議決権の過半数を直接または間接に保有する会社をいいます。

注 2. 本資料において使用されている「当社製品」とは、注 1 において定義された当社の開発、製造製品をいいます。

---

## M16C/29、M16C/5LD グループ

### M16C/29 と M16C/5LD の相違点

---

#### 1. 要約

この資料は、M16C/29 と M16C/5LD の機能の相違点を確認する際の参考資料です。各機能の詳細については、ハードウェアマニュアルを参照してください。

#### 2. はじめに

この資料で説明する応用例は、次のマイコンに適用されます。

- ・マイコン : M16C/29   80 ピン版  
          M16C/5LD   80 ピン版

このアプリケーションのご利用に際しては、ハードウェアマニュアル、テクニカルアップデートの最新版を参照してください。

### 3. 概要比較

#### 3.1 機能の概要比較

表 3.1.1～表 3.1.2に機能の相違点を示します。

表 3.1.1 機能の相違点 (1) (注 1)

項目		M16C/29	M16C/5LD
最小命令実行時間		50ns(f(BCLK)=20MHz、VCC=3.0~5.5V) (Normal-ver./T-ver.) 100ns(f(BCLK)=10MHz、VCC=2.7~5.5V) (Normal-ver.) 50ns(f(BCLK)=20MHz、VCC=4.2~5.5V -40~105°C) (V-ver.) 62.5ns(f(BCLK)=16MHz、VCC=4.2~5.5V -40~125°C) (V-ver.)	31.25 ns (f(BCLK) = 32 MHz、VCC = 3.0~5.5 V) 40ns (f(BCLK) = 25MHz、VCC = 2.7~5.5 V)
電圧検出	電圧検出回路	あり (Normal-ver.)なし (T-ver./V-ver.)	2点
	パワーオンリセット	なし	あり
クロック発生回路		4回路 メインクロック発振回路(*), サブクロック発振回路(*), オンチップオシレータ、PLL周波数シンセサイザ (*発振回路には帰還抵抗内蔵)	4回路 メインクロック、サブクロック、 PLL周波数シンセサイザ、 125kHzオンチップオシレータ
リセット解除後のCPUクロック		オンチップオシレータクロックf2(ROC)の16分周	125kHzオンチップオシレータ (fOCO-S)の8分周
パワーコントロール	スローリードモード	なし	あり
	低消費リードモード	なし	あり
電源電圧		VCC=3.0~5.5V(f(BCLK)=20MHz) VCC=2.7~5.5V(f(BCLK)=10MHz) (Normal-ver.) VCC=3.0~5.5V (T-ver.) VCC=4.2~5.5V (V-ver.)	32MHz/3.0V~5.5V 25MHz/2.7V~5.5V
消費電流		18mA(VCC=5V、f(BCLK)=20MHz) 25μA(f(XCIN)=32kHz、RAM上) 3.0μA(VCC=5V、f(XCIN)=32kHz、ウェイトモード時) 0.8μA(VCC=5V、ストップモード時)	TBD
ウォッチドッグタイマ	カウントソース	CPUクロック、オンチップオシレータ	CPUクロック、ウォッチドッグタイマ専用125kHzオンチップオシレータ
	リセットスタート機能	なし	起動または停止を選択可能
	リフレッシュ可能期間	100%のみ(常にリフレッシュ可)	25%、50%、75%、100%から選択可
DMA	DMAC	2チャンネル 起動要因数：23	4チャンネル 起動要因数：42

注 1. 詳細と電気的特性についてはハードウェアマニュアルを参照してください。

表 3.1.2 機能の相違点 (2) (注 1)

項目		M16C/29		M16C/5LD	
タイマ	タイマ A、タイマ B カウントソース	f1,f2,f8,f32,fC32		f1TIMAB,f2TIMAB,f8TIMAB,f32TIMAB,f64TIMAB, fOCO-S,fC32	
	タイマ A モード	タイマモード イベントカウンタモード ワンショットタイマモード パルス幅変調モード		タイマモード イベントカウンタモード ワンショットタイマモード パルス幅変調モード(PWM モード) プログラマブル出力モード	
	タスク監視タイマ	なし		16ビットタイマ×1チャンネル	
	リアルタイムクロック	なし		秒、分、時、曜日をカウント	
シリアル インタ フェース	チャンネル数	クロック同期形/非同期形兼用×3チャンネル クロック同期形専用×2チャンネル		クロック同期形/非同期形兼用×5チャンネル	
マルチマスタ I <sup>2</sup> C-busインタ フェース	スレーブアドレスの 設定	1つ		最大3つ	
CAN モジュール		16 スロット		32スロット	
A/D コンバータ	1 回路(A/D 回路のみ)		2 回路(A/D 回路、A/D1 回路)		
	分解能	8 ビット/10 ビット選択		10 ビットのみ	
	サンプル&ホールド	あり/なし選択		ありのみ	
	アナログ入力端子	8本(AN0~AV7)+8本(AN0_0~AN0_7) +8本(AN2_0~2_7)+3本(AN3_0~3_2)		A/D 回路: 8 本(AN0~AV7)+8 本(AN0_0~AN0_7) +8 本(AN2_0~2_7)+3 本(AN3_0~3_2) A/D1 回路: 4 本(AN0~AN3)	
フラッシュ メモリ	プログラム、 イレーズ電圧	2.7V~5.5V(Normal-ver.) 3.0V~5.5V(T-ver.) 4.2V~5.5V(V-ver.)		2.7V~5.5V	
	プログラム、 イレーズ回数	ブロック0~ブロッ ク5(プログラム領域)	100回または1,000回 (注1)	プログラムROM1 プログラムROM2	1,000回
		ブロックA、ブロック B(データ領域)	100回または10,000 回(注1)	データフラッシュ	10,000回

注1. 詳細と電気的特性についてはハードウェアマニュアルを参照してください。

### 3.2 端子機能比較

表 3.2.1に端子機能の相違点を示します。

表 3.2.1 端子機能の相違点

M16C/29	M16C/5LD	M16C/29 からの変更点
P9_3/CTX/AN2_4	P9_3/CTX0/AN2_4	【追加】 CTX0 【削除】 CTX
P9_2/TB2IN/CRX/AN3_2	P9_2/TB2IN/CRX0/AN3_2	【追加】 CRX0 【削除】 CRX
P7_0/TA0OUT/TXD2/SDA2/RTS1/CTS1 /CTS0/CLKS1	P7_0/TA0OUT/TXD2/SDA2/RTS1/CTS1	【削除】 CTS0/CLKS1
P6_4/RTS1/CTS1/CTS0/CLKS1	P6_4/RTS1/CTS1	【削除】 CTS0/CLKS1
P3_3	P3_3/CTS3/RTS3	【追加】 CTS3/RTS3
P3_2/SOUT3	P3_2/TXD3	【追加】 TXD3 【削除】 SOUT3
P3_1/SIN3	P3_1/RXD3	【追加】 RXD3 【削除】 SIN3
P6_0/RTS0/CTS0	P6_0/RTCOUT/RTS0/CTS0	【追加】 RTCOUT
P9_7/SIN4/AN2_7	P9_7/RXD4/AN2_7	【追加】 RXD4 【削除】 SIN4
P9_6/SOUT4/AN2_6	P9_6/TXD4/AN2_6	【追加】 TXD4 【削除】 SOUT4

## 4. 詳細比較

### 4.1 プロテクトの相違点

表 4.1.1 にプロテクト関連SFRの相違点を示します。

表 4.1.1 プロテクト関連 SFR の相違点

シンボル	アドレス		bit	相違箇所	
	M16C/29	M16C/5LD		M16C/29	M16C/5LD
PRCR	000Ah		0	プロテクトビット 0 CM0、CM1、CM2、 <u>ROCR</u> 、PLC0、PCLKR、 <u>CCLKR</u> レジスタへの書き込み許可	プロテクトビット 0 CM0、CM1、CM2、PLC0、PCLKR レジスタへの書き込み許可
			2	プロテクトビット 2 PD9、PACR、 <u>S4C</u> 、NDDRレジスタへの書き込み許可	プロテクトビット 2 PD9、 <u>U4MR</u> 、NDDR、PACRレジスタへの書き込み許可
			3	プロテクトビット 3 VCR2、 <u>D4INT</u> レジスタへの書き込み許可	プロテクトビット 3 VCR2、 <u>VWCE</u> 、 <u>VD2LS</u> 、 <u>VW0C</u> 、 <u>VW2C</u> レジスタへの書き込み許可
			6	—	プロテクトビット 6 <u>PRG2C</u> レジスタへの書き込み許可

注. 下線が引いてあるレジスタが相違箇所になります。

### 4.2 リセットの相違点

表 4.2.1 にリセットの相違点、表 4.2.2 にリセット関連SFRの相違点を示します。

表 4.2.1 リセットの相違点

項目	M16C/29	M16C/5LD
リセットの種類	ハードウェアリセット 1 ソフトウェアリセット ウォッチドッグタイマリセット 発振停止検出リセット ハードウェアリセット 2 (電圧低下検出リセット) ※ ※T-ver.と V-ver.では使えません	ハードウェアリセット ソフトウェアリセット ウォッチドッグタイマリセット 発振停止検出リセット 電圧監視 0 リセット 電圧監視 2 リセット パワーオンリセット

表 4.2.2 リセット関連 SFR の相違点

シンボル	アドレス		bit	相違箇所	
	M16C/29	M16C/5LD		M16C/29	M16C/5LD
RSTFR	—	0018h	1	—	ハードウェアリセット検出フラグ 0: 未検出 1: 検出
			2	—	ソフトウェア検出リセットフラグ 0: 未検出 1: 検出
			3	—	ウォッチドッグタイマリセット検出フラグ 0: 未検出 1: 検出
			5	—	電圧監視 2 リセット検出フラグ 0: 未検出 1: 検出
			6	—	発振停止検出リセット検出フラグ 0: 未検出 1: 検出

### 4.3 電圧検出回路の相違点

表 4.3.1に電圧検出回路の相違点を、表 4.3.2に電圧検出回路関連SFRの相違点を示します。

表 4.3.1 電圧検出回路の相違点

項目	M16C/29	M16C/5LD
電圧検出割り込み監視レベル	Vdet4	Vdet2(電圧検出 2 回路)
電圧検出リセット監視レベル	Vdet3	Vdet2(電圧検出 2 回路) Vdet0(電圧検出 0 回路)
サンプリングクロック	CPU クロック	fOCO-S

検出電圧はハードウェアマニュアルの電気的特性を参照してください。

表 4.3.2 電圧検出回路関連 SFR の相違点

シンボル	アドレス		bit	相違箇所	
	M16C/29	M16C/5LD		M16C/29	M16C/5LD
VCR1	0019h		3	電圧低下モニタフラグ 0 : VCC < Vdet4 1 : VCC ≥ Vdet4	電圧低下モニタフラグ 0 : VCC < Vdet2 1 : VCC ≥ Vdet2、または 電圧検出 2 回路無効
VCR2	001Ah		5	予約ビット	電圧検出 0 許可ビット 0 : 電圧検出 0 回路無効 1 : 電圧検出 0 回路有効
			6	リセット領域監視ビット 0 : リセット領域検出回路無効 1 : リセット領域検出回路有効	予約ビット
			7	電圧低下監視ビット 0 : 電圧低下検出回路無効 1 : 電圧低下検出回路有効	電圧検出 2 許可ビット 0 : 電圧検出 2 回路無効 1 : 電圧検出 2 回路有効
VWCE	—	0026h	—	—	M16C/5LD のみ
VD2LS	—	0028h	—	—	M16C/5LD のみ
VW0C	—	002Ah	—	—	M16C/5LD のみ
VW2C	—	002Ch	—	—	M16C/5LD のみ
D4INT	001Fh	—	0	電圧低下検出割り込み許可ビット 0 : 禁止 1 : 許可	—
			1	STOP 解除制御ビット 0 : 無効(電圧低下検出割り込みを ストップモードからの復帰に 使用しない) 1 : 有効(電圧低下検出割り込みを ストップモードからの復帰に 使用する)	
			2	電圧変化検出フラグ 0 : 未検出 1 : Vdet4 通過検出	
			3	WDT オーバフロー検出フラグ 0 : 未検出 1 : 検出	
			5-4	サンプリングクロック選択ビット 00 : CPU クロックの 8 分周 01 : CPU クロックの 16 分周 10 : CPU クロックの 32 分周 11 : CPU クロックの 64 分周	
OFS1	—	FFFFh	6	—	電圧検出 0 回路起動ビット 0 : ハードウェアリセット後、 電圧監視 0 リセット有効 1 : ハードウェアリセット後、 電圧監視 0 リセット無効

#### 4.4 クロックの相違点

表 4.4.1にクロックの相違点を、表 4.4.2にクロック関連SFRの相違点を示します。

表 4.4.1 クロックの相違点

項目	M16C/29	M16C/5LD
リセット後のCPUクロック	オンチップオシレータクロック f2(ROC)の 16 分周	fOCO-S の 8 分周
周辺機能クロック fC 供給	常に供給	PM2 レジスタの PM25 ビットで供給する/しない選択可
オンチップオシレータの種類と周波数	3種類 オンチップオシレータ発振周波数1(f1(ROC)) : 1MHz オンチップオシレータ発振周波数2(f2(ROC)) : 2MHz オンチップオシレータ発振周波数3(f3(ROC)) : 16MHz	2種類 125kHz オンチップオシレータ (fOCO-S) : 約 125kHz ウォッチドッグタイム専用 125kHz オンチップオシレータ (fWDT) : 約 125kHz
PLL 周波数 シンセサイザの クロック周波数	10~20MHz	10~32MHz(VCC=3.0V~5.5V) 10~25MHz(VCC=2.7V~5.5V)
PLL クロック周波数の計算方法	$f(XIN) \times n$	$f(XIN) \div m \times n$

n : PLC0 レジスタの PLC02~PLC00 ビットで設定した通倍率

m : PLC0 レジスタの PLC05~PLC04 ビットで設定した分周比

表 4.4.2 クロック関連 SFR の相違点

シンボル	アドレス		bit	相違箇所	
	M16C/29	M16C/5LD		M16C/29	M16C/5LD
CM1	0007h		3	予約ビット	XIN-XOUT 帰還抵抗選択ビット 0 : 内蔵帰還抵抗接続 1 : 内蔵帰還抵抗未接続
			4		125kHz オンチップオシレータ発振停止ビット 0 : 125kHz オンチップオシレータ発振 1 : 125kHz オンチップオシレータ停止
PCLKR	025Eh	0012h	—	アドレス変更	
PLC0	001Ch		2-0	PLL 通倍率選択ビット 000 : 設定しないでください 001 : 2 通倍 010 : 4 通倍 011 : 設定しないでください 100 : 設定しないでください 101 : 設定しないでください 110 : 設定しないでください 111 : 設定しないでください	PLL 通倍率選択ビット 000 : 設定しないでください 001 : 2 通倍 010 : 4 通倍 011 : 6 通倍 100 : 8 通倍 101 : 設定しないでください 110 : 設定しないでください 111 : 設定しないでください
			4	予約ビット “1” にしてください	基準周波数カウンタ設定ビット 00 : 分周なし 01 : 2 分周 10 : 4 分周 11 : 設定しないでください
			5	予約ビット	
PM2	001Eh		0	PLL 動作時の SFR アクセスのウェイト指定 0 : 2 ウェイト 1 : 1 ウェイト	予約ビット “1” にしてください
			2	WDT カウントソース保護ビット 0: ウォッチドッグタイムのカウントソースは CPU クロック 1: ウォッチドッグタイムのカウントソースはオンチップオシレータクロック	何も配置されていない
			5	何も配置されていない	周辺機能クロック fC 供給許可ビット 0 : 供給禁止 1 : 供給許可
ROCR	025Ch	—	—	M16C/29 のみ	—
CCLKR	025Fh	—	—	M16C/29 のみ	—

#### 4.5 パワーコントロールの相違点

表 4.5.1 にパワーコントロールの相違点を、表 4.5.2 にパワーコントロール関連SFRの相違点を示します。

表 4.5.1 パワーコントロールの相違点

項目	M16C/29	M16C/5LD
スローリードモード	なし	あり
低消費リードモード	なし	あり

表 4.5.2 パワーコントロール関連 SFR の相違点

シンボル	アドレス		bit	相違箇所	
	M16C/29	M16C/5LD		M16C/29	M16C/5LD
FMR2	—	0222h	—	—	M16C/5LD のみ

#### 4.6 プロセッサモードの相違点

表 4.6.1 にプロセッサモード関連SFRの相違点を示します。

表 4.6.1 プロセッサモード関連 SFR の相違点

シンボル	アドレス		bit	相違箇所	
	M16C/29	M16C/5LD		M16C/29	M16C/5LD
PRG2C	—	0010h	—	—	M16C/5LD のみ

#### 4.7 プログラマブル入出力ポートの相違点

表 4.7.1にプログラマブル入出力ポート関連SFRの相違点を示します。

表 4.7.1 プログラマブル入出力ポート関連 SFR の相違点

シンボル	アドレス		bit	相違箇所	
	M16C/29	M16C/5LD		M16C/29	M16C/5LD
NDDR	033Eh	02FEh	—	アドレス変更	
P17DDR	033Fh	02FFh	—	アドレス変更	
PUR0	03FCh	0360h	—	アドレス変更	
PUR1	03FDh	0361h	—	アドレス変更	
PUR2	03FEh	0362h	—	アドレス変更	
PCR	03FFh	0366h	—	アドレス変更	
PACR	025Dh	0370h	—	アドレス変更	

#### 4.8 割り込みの相違点

表 4.8.1～表 4.8.2に割り込みベクタの相違点を、表 4.8.3に割り込み関連SFRの相違点を、表 4.8.4に割り込み要因選択レジスタの相違点を示します。

表 4.8.1 割り込みベクタの相違点 (1)

ソフトウェア 割り込み番号	ベクタ番地	M16C/29	M16C/5LD
0	+0～+3(0000h～0003h)	BRK 命令	BRK 命令
1	+4～+7(0004h～0007h)	CAN0 ウェイクアップ	-(予約)
2	+8～+11(0008h～000Bh)	CAN0 受信完了	-(予約)
3	+12～+15(000Ch～000Fh)	CAN0 送信完了	-(予約)
4	+16～+19(0010h～0013h)	INT3	INT3
5	+20～+23(0014h～0017h)	IC/OC 割り込み 0	-(予約)
6	+24～+27(0018h～001Bh)	IC/OC 割り込み 1、 I <sup>2</sup> C-busインタフェース	-(予約)
7	+28～+31(001Ch～001Fh)	IC/OC ベースタイム、SCL/SDA	-(予約)
8	+32～+35(0020h～0023h)	SI/O4、INT5	INT5
9	+36～+39(0024h～0027h)	SI/O3、INT4	INT4
10	+40～+43(0028h～002Bh)	UART2 スタート/ストップコンディショ ン検出、バス衝突検出	UART2 スタート/ストップコンディショ ン検出、バス衝突検出、タスク監視タイマ
11	+44～+47(002Ch～002Fh)	DMA0	DMA0
12	+48～+51(0030h～0033h)	DMA1	DMA1
13	+52～+55(0034h～0037h)	CAN0 エラー	キー入力割り込み、A/D1
14	+56～+59(0038h～003Bh)	A/D、キー入力割り込み	A/D
15	+60～+63(003Ch～003Fh)	UART2 送信、NACK2	UART2 送信、NACK2
16	+64～+67(0040h～0043h)	UART2 受信、ACK2	UART2 受信、ACK2
17	+68～+71(0044h～0047h)	UART0 送信	UART0 送信
18	+72～+75(0048h～004Bh)	UART0 受信	UART0 受信
19	+76～+79(004Ch～004Fh)	UART1 送信	UART1 送信
20	+80～+83(0050h～0053h)	UART1 受信	UART1 受信
21	+84～+87(0054h～0057h)	タイマ A0	タイマ A0
22	+88～+91(0058h～005Bh)	タイマ A1	タイマ A1
23	+92～+95(005Ch～005Fh)	タイマ A2	タイマ A2
24	+96～+99(0060h～0063h)	タイマ A3	タイマ A3
25	+100～+103(0064h～0067h)	タイマ A4	タイマ A4
26	+104～+107(0068h～006Bh)	タイマ B0	タイマ B0

表 4.8.2 割り込みベクタの相違点 (2)

ソフトウェア 割り込み番号	ベクタ番地	M16C/29	M16C/5LD
27	+108~+111(006Ch~006Fh)	タイマ B1	タイマ B1
28	+112~+115(0070h~0073h)	タイマ B2	タイマ B2
29	+116~+119(0074h~0077h)	INT0	INT0
30	+120~+123(0078h~007Bh)	INT1	INT1
31	+124~+127(007Ch~007Fh)	INT2	INT2
32 ~ 40	+128~+131(0080h~0083h) ~ +160~+163(00A0h~00A3h)	ソフトウェア割り込み	INT 命令割り込み
41	+164~+167(00A4h~00A7h)		DMA2
42	+168~+171(00A8h~00ABh)		DMA3
43	+172~+175(00ACh~00AFh)		-(予約)
44	+176~+179(00B0h~00B3h)		-(予約)
45	+180~+183(00B4h~00B7h)		-(予約)
46	+184~+187(00B8h~00BBh)		-(予約)
47	+188~+191(00BCh~00BFh)		UART4 送信、 リアルタイムクロックコンペア
48	+192~+195(00C0h~00C3h)		UART4 受信
49	+196~+199(00C4h~00C7h)		CAN0 ウェイクアップ
50	+200~+203(00C8h~00CBh)		UART3 送信、CAN0 エラー
51	+204~+207(00CCh~00CFh)		UART3 受信
52	+208~+211(00D0h~00D3h)		リアルタイムクロック周期
53	+212~+215(00D4h~00D7h)		CAN0 受信完了
54	+216~+219(00D8h~00DBh)		CAN0 送信完了
55	+220~+223(00DCh~00DFh)		CAN0 受信 FIFO
56	+224~+227(00E0h~00E3h)		CAN0 送信 FIFO
57	+228~+231(00E4h~00E7h)		IC/OC 割り込み 0(0~7)
58	+232~+235(00E8h~00EBh)		IC/OC チャンネル 0
59	+236~+239(00ECh~00EFh)		IC/OC割り込み 1(0~7)、I <sup>2</sup> C-bus割り込み
60	+240~+243(00F0h~00F3h)		IC/OC チャンネル 1、SCL/SDA 割り込み
61	+244~+247(00F4h~00F7h)		IC/OC チャンネル 2
62	+248~+251(00F8h~00FBh)		IC/OC チャンネル 3
63	+252~+255(00FCh~00FFh)		IC/OC ベースタイマ

表 4.8.3 割り込み関連 SFR の相違点

シンボル	アドレス		相違箇所	
	M16C/29	M16C/5LD	M16C/29	M16C/5LD
AIER	0009h	020Eh	アドレス変更	
AIER2	—	020Fh	—	M16C/5LD のみ
RMAD0	0010h~0012h	0210h~0212h	アドレス変更	
RMAD1	0014h~0016h	0214h~0216h	アドレス変更	
RMAD2	—	0218h~021Ah	—	M16C/5LD のみ
RMAD3	—	021Ch~021Eh	—	M16C/5LD のみ
M16C/29 : C01WKIC M16C/5LD : C0WIC	0041h	0071h	レジスタシンボル変更、アドレス変更	
M16C/29 : C0RECIC M16C/5LD : C0RIC	0042h	0075h	レジスタシンボル変更、アドレス変更	
M16C/29 : C0TRMIC M16C/5LD : C0TIC	0043h	0076h	レジスタシンボル変更、アドレス変更	
C0FRIC	—	0077h	—	M16C/5LD のみ
C0FTIC	—	0078h	—	M16C/5LD のみ
ICOC0IC	0045h	0079h	アドレス変更	
ICOCH0IC	—	007Ah	—	M16C/5LD のみ
ICOC1IC、IICIC	0046h	007Bh	アドレス変更	
BTIC	0047h	007Fh	アドレス変更	
SCLDAIC	0047h	007Ch	アドレス変更	
ICOCH1IC	—	007Ch	—	M16C/5LD のみ
ICOCH2IC	—	007Dh	—	M16C/5LD のみ
ICOCH3IC	—	007Eh	—	M16C/5LD のみ
S4IC	0048h	—	M16C/29 のみ	—
S4TIC	—	006Fh	—	M16C/5LD のみ
S4RIC	—	0070h	—	M16C/5LD のみ
S3IC	0049h	—	M16C/29 のみ	—
S3TIC	—	0072h	—	M16C/5LD のみ
S3RIC	—	0073h	—	M16C/5LD のみ
M16C/29 : C01ERRIC M16C/5LD : C0EIC	004Dh	0072h	レジスタシンボル変更、アドレス変更	
KUPIC	004Eh	004Dh	アドレス変更	
ADEIC	—	004Dh	—	M16C/5LD のみ
IFSR3A	—	0205h	—	M16C/5LD のみ
IFSR2A	035Eh	0206h	アドレス変更 内容変更(表 4.8.4 参照)	
IFSR	035Fh	0207h	アドレス変更 内容変更(表 4.8.4 参照)	
G1IR	0330h	02F0h	アドレス変更	
G1IE0	0331h	02F1h	アドレス変更	
G1IE1	0332h	02F2h	アドレス変更	
NDDR	033Eh	02FEh	アドレス変更	
TMOSIC	—	004Ah	—	M16C/5LD のみ
DM2IC	—	0069h	—	M16C/5LD のみ
DM3IC	—	006Ah	—	M16C/5LD のみ
RTCCIC	—	006Fh	—	M16C/5LD のみ
RTCTIC	—	0074h	—	M16C/5LD のみ
C0ICR	0216h~0217h	—	M16C/29 のみ	—

表 4.8.4 割り込み要因選択レジスタの相違点

シンボル	アドレス		bit	相違箇所	
	M16C/29	M16C/5LD		M16C/29	M16C/5LD
IFSR3A	—	0205h	6	—	0 : UART4 送信 1 : リアルタイムクロックコンペア
IFSR2A	035Eh	0206h	0	予約ビット 必ず“0”を設定してください	0 : UART2 バス衝突検出 1 : タスク監視タイマ
			1	0 : A/D 変換 1 : キー入力	0 : キー入力割り込み 1 : A/D1 変換割り込み
			2	0 : CAN0 ウェイクアップ/エラー 1 : 設定しないでください	0 : IC/OC 割り込み 1 1 : I <sup>2</sup> C-bus インタフェース
			3	何も配置されていない	0 : IC/OC チャネル 1 割り込み 1 : SCL/SDA
			4	何も配置されていない	0 : 予約 1 : CAN0 ウェイクアップ
			5	何も配置されていない	0 : UART3 送信 1 : CAN0 エラー
			6	0 : IC/OC ベースタイマ 1 : SCL/SDA	予約ビット
			7	0 : IC/OC 割り込み 1 1 : I <sup>2</sup> C-bus インタフェース	予約ビット
IFSR	035Fh	0207h	6	0 : SI/O3 1 : INT4	0 : 予約 1 : INT4
			7	0 : SI/O4 1 : INT5	0 : 予約 1 : INT5

#### 4.9 ウォッチドッグタイマの相違点

表 4.9.1にウォッチドッグタイマの相違点を、表 4.9.2にウォッチドッグタイマ関連SFRの相違点を示します。

表 4.9.1 ウォッチドッグタイマの相違点

項目	M16C/29	M16C/5LD
カウントソース 保護モード時の カウントソース	オンチップオシレータクロック	ウォッチドッグタイマ専用オンチップオシレータクロック
カウントソース 保護モード有効設定	PM2 レジスタの PM22 ビットを“1”にする	CSPR レジスタの CSPRO ビットを“1”にする (注 1)
カウントソース 保護モード時の 周期	$\frac{\text{ウォッチドッグタイマのカウント値}(32768)}{\text{オンチップオシレータクロック}}$  オンチップオシレータクロックは ROCR レジスタで設定できます。	$\frac{\text{ウォッチドッグタイマのカウント値}(m)}{f\text{WDT}(\text{約 } 125\text{kHz})}$  m: OFS2 番地の WDTUFS1~WDTUFS0 ビットで 設定した値
ウォッチドッグタイマ に設定できる値	7FFFh	03FFh、0FFFh、1FFFh、3FFFh
ウォッチドッグタイマ 制御レジスタで読める ウォッチドッグタイマ の値	ウォッチドッグタイマの上位ビット	<ul style="list-style-type: none"> <li>・ カウントソース保護モード無効の場合 b10~b5</li> <li>・ カウントソース保護モード有効の場合 OFS2 レジスタの WDTUFS1~WDTUFS0 ビットが “00b” (03FFh)のとき b5~b0 “01b” (0FFFh)のとき b8~b3 “10b” (1FFFh)のとき b9~b4 “11b” (3FFFh)のとき b10~b5</li> </ul>
ウォッチドッグタイマ の初期化	WDTS レジスタに対する書き込み命令を実行する ことで初期化およびカウントを開始する	WDTR レジスタに“00h”を書いて続いて“FFh”を書く
カウント開始条件		<ul style="list-style-type: none"> <li>・ OFS1 番地の WDTON ビットを“0”にしてリセット解除 すると、自動的にカウントを開始する</li> <li>・ WDTS レジスタに対する書き込み命令を実行することで カウントを開始する</li> </ul>
ウォッチドッグタイマ リフレッシュ可能期間	100%のみ(常にリフレッシュ可)	25%、50%、75%、100%から選択可
WDT 検出フラグ	D4INT レジスタの D43 ビット (WDT オーバフロー検出フラグ) 0: 未検出 1: 検出	VW2C レジスタの VW2C3 ビット (WDT 検出フラグ) 0: 未検出 1: ウォッチドッグタイマアンダフロー検出

注 1. OFS1 番地の CSPROINI ビットが“0”の時、リセット解除後の値は“1”になります。

表 4.9.2 ウォッチドッグタイマ関連 SFR の相違点

シンボル	アドレス		bit	相違箇所	
	M16C/29	M16C/5LD		M16C/29	M16C/5LD
WDTS	000Eh	037Eh	—	アドレス変更	このレジスタに対する書き込みで、ウォッチドッグタイマはカウント開始する。
				このレジスタに対する書き込み命令で、ウォッチドッグタイマは初期化されスタートします。ウォッチドッグタイマの初期値は、書き込む値にかかわらず“7FFFh”が設定されます	
WDC	000Fh	037Fh	—	アドレス変更	ウォッチドッグタイマカウンタの次のビットが読める。 カウントソース保護モード無効の場合、b10~b5 カウントソース保護モード有効の場合、OFS2 レジスタの WDTUFS1~WDTUFS0 ビットが “00b” (03FFh)のとき : b5~b0 “01b” (0FFFh)のとき : b8~b3 “10b” (1FFFh)のとき : b9~b4 “11b” (3FFFh)のとき : b10~b5
			0	ウォッチドッグタイマの	
			1	上位ビット	
			2		
			3		
			4		
5	予約ビット				
VW2C	—	002Ch	3	—	WDT 検出フラグ 0 : 未検出 1 : ウォッチドッグタイマアンダフロー検出
CSPR	—	037Ch	7	—	カウントソース保護モード選択ビット 0 : カウントソース保護モード無効 1 : カウントソース保護モード有効
WDTR	—	037Dh	7-0	—	“00h” を書いて、“FFh” を書くと、ウォッチドッグタイマのカウンタはリフレッシュされる。ウォッチドッグタイマカウンタの初期値はOFS2 番地の WDTUFS0、WDTUFS1 ビットで指定される。
OFS2	—	FFFDBh	1-0	—	ウォッチドッグタイマ初期値設定ビット 00 : 03FFh 01 : 0FFFh 10 : 1FFFh 11 : 3FFFh
			3-2	—	ウォッチドッグタイマリフレッシュ 可能期間設定ビット 00 : 25% 01 : 50% 10 : 75% 11 : 100%
			7-4	—	予約ビット “1” にしてください
OFS1	—	FFFFh	0	—	ウォッチドッグタイマ起動選択ビット 0 : リセット後、ウォッチドッグタイマは自動的に起動 1 : リセット後、ウォッチドッグタイマは停止状態

### 4.10 DMAC の相違点

表 4.10.1にDMACの相違点を、表 4.10.2～表 4.10.5にDMA要求要因の相違点を、表 4.10.6にDMAC関連SFRの相違点を示します。

表 4.10.1 DMAC の相違点

項目	M16C/29	M16C/5LD
チャンネル数	2 チャンネル	4 チャンネル
起動要因数	23	42

表 4.10.2 DMAO 要求要因の相違点

DSEL4~ DSEL0	M16C/29		M16C/5LD	
	DMS=0	DMS=1	DMS=0	DMS=1
00000b	INT0端子の立ち下がリエッジ	IC/OC ベースタイマ	INT0端子の立ち下がリエッジ	IC/OC ベースタイマ
00001b	ソフトウェアトリガ	—	ソフトウェアトリガ	A/D1 変換
00010b	タイマ A0	IC/OC チャンネル 0	タイマ A0	IC/OC チャンネル 0
00011b	タイマ A1	IC/OC チャンネル 1	タイマ A1	IC/OC チャンネル 1
00100b	タイマ A2	—	タイマ A2	—
00101b	タイマ A3	—	タイマ A3	—
00110b	タイマ A4	INT0端子の両エッジ	タイマ A4	INT0端子の両エッジ
00111b	タイマ B0	—	タイマ B0	—
01000b	タイマ B1	—	タイマ B1	—
01001b	タイマ B2	—	タイマ B2	—
01010b	UART0 送信	IC/OC チャンネル 2	UART0 送信	IC/OC チャンネル 2
01011b	UART0 受信	IC/OC チャンネル 3	UART0 受信	IC/OC チャンネル 3
01100b	UART2 送信	IC/OC チャンネル 4	UART2 送信	IC/OC チャンネル 4
01101b	UART2 受信	IC/OC チャンネル 5	UART2 受信	IC/OC チャンネル 5
01110b	A/D 変換	IC/OC チャンネル 6	A/D 変換	IC/OC チャンネル 6
01111b	UART1 送信	IC/OC チャンネル 7	UART1 送信	IC/OC チャンネル 7
10000b	X		UART1 受信	INT4端子の立ち下がリエッジ
10001b			—	INT4端子の両エッジ
10010b			—	—
10011b			UART4 送信	—
10100b			UART4 受信	—
10101b			UART3 送信	—
10110b			UART3 受信	—
10111b			—	—

表 4.10.3 DMA1 要求要因の相違点

DSEL4~ DSEL0	M16C/29		M16C/5LD	
	DMS=0	DMS=1	DMS=0	DMS=1
00000b	INT1端子の立ち下がリエッジ	IC/OC ベースタイマ	INT1端子の立ち下がリエッジ	IC/OC ベースタイマ
00001b	ソフトウェアトリガ	—	ソフトウェアトリガ	A/D1 変換
00010b	タイマ A0	IC/OC チャンネル 0	タイマ A0	IC/OC チャンネル 0
00011b	タイマ A1	IC/OC チャンネル 1	タイマ A1	IC/OC チャンネル 1
00100b	タイマ A2	—	タイマ A2	—
00101b	タイマ A3	SI/O3	タイマ A3	—
00110b	タイマ A4	SI/O4	タイマ A4	—
00111b	タイマ B0	INT1端子の両エッジ	タイマ B0	INT1端子の両エッジ
01000b	タイマ B1	—	タイマ B1	—
01001b	タイマ B2	—	タイマ B2	—
01010b	UART0 送信	IC/OC チャンネル 2	UART0 送信	IC/OC チャンネル 2
01011b	UART0 受信	IC/OC チャンネル 3	UART0 受信	IC/OC チャンネル 3
01100b	UART2 送信	IC/OC チャンネル 4	UART2 送信	IC/OC チャンネル 4
01101b	UART2 受信/ACK2	IC/OC チャンネル 5	UART2 受信/ACK2	IC/OC チャンネル 5
01110b	A/D 変換	IC/OC チャンネル 6	A/D 変換	IC/OC チャンネル 6
01111b	UART1 受信	IC/OC チャンネル 7	UART1 受信	IC/OC チャンネル 7
10000b	X		UART1 送信	INT5端子の立ち下がリエッジ
10001b			—	INT5端子の両エッジ
10010b			—	—
10011b			UART4 送信	—
10100b			UART4 受信	—
10101b			UART3 送信	—
10110b			UART3 受信	—

表 4.10.4 DMA2 要求要因の相違点

DSEL4~ DSEL0	M16C/29		M16C/5LD	
	DMS=0	DMS=1	DMS=0	DMS=1
00000b	X	X	INT2端子の立ち下がリエッジ	IC/OC ベースタイマ
00001b			ソフトウェアトリガ	A/D1 変換
00010b			タイマ A0	IC/OC チャンネル 0
00011b			タイマ A1	IC/OC チャンネル 1
00100b			タイマ A2	—
00101b			タイマ A3	—
00110b			タイマ A4	INT2端子の両エッジ
00111b			タイマ B0	—
01000b			タイマ B1	—
01001b			タイマ B2	—
01010b			UART0 送信	IC/OC チャンネル 2
01011b			UART0 受信	IC/OC チャンネル 3
01100b			UART2 送信	IC/OC チャンネル 4
01101b			UART2 受信	IC/OC チャンネル 5
01110b			A/D 変換	IC/OC チャンネル 6
01111b			UART1 送信	IC/OC チャンネル 7
10000b			UART1 受信	—
10001b			—	—
10010b			—	—
10011b			UART4 送信	—
10100b	UART4 受信	—		
10101b	UART3 送信	—		
10110b	UART3 受信	—		

表 4.10.5 DMA3 要求要因の相違点

DSEL4~ DSEL0	M16C/29		M16C/5LD	
	DMS=0	DMS=1	DMS=0	DMS=1
00000b	X	X	INT3端子の立ち下がリエッジ	IC/OC ベースタイマ
00001b			ソフトウェアトリガ	A/D1 変換
00010b			タイマ A0	IC/OC チャンネル 0
00011b			タイマ A1	IC/OC チャンネル 1
00100b			タイマ A2	—
00101b			タイマ A3	—
00110b			タイマ A4	—
00111b			タイマ B0	INT3端子の両エッジ
01000b			タイマ B1	—
01001b			タイマ B2	—
01010b			UART0 送信	IC/OC チャンネル 2
01011b			UART0 受信	IC/OC チャンネル 3
01100b			UART2 送信	IC/OC チャンネル 4
01101b			UART2 受信/ACK2	IC/OC チャンネル 5
01110b			A/D 変換	IC/OC チャンネル 6
01111b			UART1 受信	IC/OC チャンネル 7
10000b			UART1 送信	—
10001b			—	—
10010b			—	—
10011b			UART4 送信	—
10100b			UART4 受信	—
10101b			UART3 送信	—
10110b			UART3 受信	—

表 4.10.6 DMAC 関連 SFR の相違点

シンボル	アドレス		bit	相違箇所	
	M16C/29	M16C/5LD		M16C/29	M16C/5LD
SAR0	0020h 0021h 0022h	0180h 0181h 0182h	—	アドレス変更	
DAR0	0024h 0025h 0026h	0184h 0185h 0186h	—	アドレス変更	
TCR0	0028h 0029h	0188h 0189h	—	アドレス変更	
DM0CON	002Ch	018Ch	—	アドレス変更	
SAR1	0030h 0031h 0032h	0190h 0191h 0192h	—	アドレス変更	
DAR1	0034h 0035h 0036h	0194h 0195h 0196h	—	アドレス変更	
TCR1	0038h 0039h	0198h 0199h	—	アドレス変更	
DM1CON	003Ch	019Ch	—	アドレス変更	
SAR2	—	01A0h 01A1h 01A2h	—	—	M16C/5LD のみ
DAR2	—	01A4h 01A5h 01A6h	—	—	M16C/5LD のみ
TCR2	—	01A8h 01A9h	—	—	M16C/5LD のみ
DM2CON	—	01ACh	—	—	M16C/5LD のみ
SAR3	—	01B0h 01B1h 01B2h	—	—	M16C/5LD のみ
DAR3	—	01B4h 01B5h 01B6h	—	—	M16C/5LD のみ
TCR3	—	01B8h 01B9h	—	—	M16C/5LD のみ
DM3CON	—	01BCh	—	—	M16C/5LD のみ
DM2SL	—	0390h	—	—	M16C/5LD のみ 表 4.10.4 DMA2 要求要因の相違点を参照
DM3SL	—	0392h	—	—	M16C/5LD のみ 表 4.10.5 DMA3 要求要因の相違点を参照
DM0SL	03B8h	0398h	—	アドレス変更 表 4.10.2 DMA0 要求要因の相違点を参照	表 4.10.2 DMA0 要求要因の相違点を参照
DM1SL	03BAh	039Ah	—	アドレス変更 表 4.10.3 DMA1 要求要因の相違点を参照	表 4.10.3 DMA1 要求要因の相違点を参照

#### 4.11 タイマ A の相違点

表 4.11.1 にタイマ A の相違点を、表 4.11.2～表 4.11.3 にタイマ A 関連 SFR の相違点を示します。

表 4.11.1 タイマ A の相違点

項目	M16C/29	M16C/5LD
カウントソース	f1,f2,f8,f32,fC32	f1TIMAB,f2TIMAB,f8TIMAB,f32TIMAB,f64TIMAB,fOCO-S,fC32
出力極性反転機能	なし	あり
プログラマブル出力モード	なし	あり
TAiOUT 端子 (i=0~4) による アップダウン切り替え	あり	なし

表 4.11.2 タイマ A 関連の SFR の相違点 (1)

シンボル	アドレス		bit	相違箇所	
	M16C/29	M16C/5LD		M16C/29	M16C/5LD
PCLKR	025Eh	0012h	—	アドレス変更	
TACS0	—	01D0h	2-0	—	TA0 カウントソース選択ビット 000 : f1TIMAB または f2TIMAB 001 : f8TIMAB 010 : f32TIMAB 011 : f64TIMAB 100 : 設定しないでください 101 : fOCO-S 110 : fC32 111 : 設定しないでください
			3		TA0 カウントソース選択肢指定ビット 0 : TCK0~TCK1 有効、TCS0~TCS2 無効 1 : TCK0~TCK1 無効、TCS0~TCS2 有効
			6-4		TA1 カウントソース選択ビット 000 : f1TIMAB または f2TIMAB 001 : f8TIMAB 010 : f32TIMAB 011 : f64TIMAB 100 : 設定しないでください 101 : fOCO-S 110 : fC32 111 : 設定しないでください
			7		TA1 カウントソース選択肢指定ビット 0 : TCK0~TCK1 有効、TCS4~TCS6 無効 1 : TCK0~TCK1 無効、TCS4~TCS6 有効
TACS1	—	01D1h	2-0	—	TA2 カウントソース選択ビット 000 : f1TIMAB または f2TIMAB 001 : f8TIMAB 010 : f32TIMAB 011 : f64TIMAB 100 : 設定しないでください 101 : fOCO-S 110 : fC32 111 : 設定しないでください
			3		TA2 カウントソース選択肢指定ビット 0 : TCK0~TCK1 有効、TCS0~TCS2 無効 1 : TCK0~TCK1 無効、TCS0~TCS2 有効
			6-4		TA3 カウントソース選択ビット 000 : f1TIMAB または f2TIMAB 001 : f8TIMAB 010 : f32TIMAB 011 : f64TIMAB 100 : 設定しないでください 101 : fOCO-S 110 : fC32 111 : 設定しないでください
			7		TA3 カウントソース選択肢指定ビット 0 : TCK0~TCK1 有効、TCS4~TCS6 無効 1 : TCK0~TCK1 無効、TCS4~TCS6 有効

表 4.11.3 タイマ A 関連の SFR の相違点 (2)

シンボル	アドレス		bit	相違箇所	
	M16C/29	M16C/5LD		M16C/29	M16C/5LD
TACS2	-	01D2h	2-0	-	TA4 カウントソース選択ビット 000 : f1TIMAB または f2TIMAB 001 : f8TIMAB 010 : f32TIMAB 011 : f64TIMAB 100 : 設定しないでください 101 : fOCO-S 110 : fC32 111 : 設定しないでください
			3	-	TA4 カウントソース選択肢指定ビット 0 : TCK0~TCK1 有効、TCS0~TCS2 無効 1 : TCK0~TCK1 無効、TCS0~TCS2 有効
PWMFS	-	01D4h	1	-	タイマ A1 プログラマブル出力モード選択ビット 0 : PWM モード 16 ビット PWM 1 : プログラマブル出力モード
			2	-	タイマ A2 プログラマブル出力モード選択ビット 0 : PWM モード 16 ビット PWM 1 : プログラマブル出力モード
			4	-	タイマ A4 プログラマブル出力モード選択ビット 0 : PWM モード 16 ビット PWM 1 : プログラマブル出力モード
TAPOFS	-	01D5h	0	-	TA0OUT 出力極性制御ビット 0 : 出力波形 "H" アクティブ 1 : 出力波形 "L" アクティブ(出力反転)
			1	-	TA1OUT 出力極性制御ビット 0 : 出力波形 "H" アクティブ 1 : 出力波形 "L" アクティブ(出力反転)
			2	-	TA2OUT 出力極性制御ビット 0 : 出力波形 "H" アクティブ 1 : 出力波形 "L" アクティブ(出力反転)
			3	-	TA3OUT 出力極性制御ビット 0 : 出力波形 "H" アクティブ 1 : 出力波形 "L" アクティブ(出力反転)
			4	-	TA4OUT 出力極性制御ビット 0 : 出力波形 "H" アクティブ 1 : 出力波形 "L" アクティブ(出力反転)
TAOW	-	01D8h	1	-	タイマ A1 出力波形変更許可ビット 0 : 変更禁止 1 : 変更許可
			2	-	タイマ A2 出力波形変更許可ビット 0 : 変更禁止 1 : 変更許可
			4	-	タイマ A4 出力波形変更許可ビット 0 : 変更禁止 1 : 変更許可
TA11	-	0302h~0303h	15-0	-	TAi レジスタ設定値を m、TAi1 レジスタ設定値を n とすると、次の波形を出力する "H" 幅 : m/fj "L" 幅 : n/fj  fj : カウントソースの周波数
TA21	-	0304h~0305h			
TA41	-	0306h~0307h			
TABSR	0380h	0320h	-	アドレス変更	
CPSRF	0381h	0015h	-	アドレス変更	
ONSF	0382h	0322h	-	アドレス変更	
TRGSR	0383h	0323h	-	アドレス変更	
UDF	0384h	0324h	-	アドレス変更	
TA0MR	0396h	0336h	4	イベントカウンタモード(二相パルス信号処理を使用しない場合)のみ	
TA1MR	0397h	0337h		アップ/ダウン	イベントカウンタモードでは "0" にしてください
TA2MR	0398h	0338h		切り替え要因選択ビット	
TA3MR	0399h	0339h		0 : UDF レジスタ	
TA4MR	039Ah	033Ah		1 : TAIOUT 端子の入力信号	

## 4.12 タイマ B の相違点

表 4.12.1 にタイマ B の相違点を、表 4.12.2 ～表 4.12.3 にタイマ B 関連 SFR の相違点を示します。

表 4.12.1 タイマ B の相違点

項目	M16C/29	M16C/5LD
カウントソース	f1,f2,f8,f32,fC32	f1TIMAB,f2TIMAB,f8TIMAB,f32TIMAB,f64TIMAB,fOCO-S,fC32
動作モード	タイマモード イベントカウンタモード パルス周期測定モード、パルス幅測定モード A/D トリガモード	タイマモード イベントカウンタモード パルス周期測定モード、パルス幅測定モード
パルス周期測定モード、 パルス幅測定モード時の タイマの読み出し	TBi レジスタを読むと、リロードレジスタの内容 (測定結果) が読める	<ul style="list-style-type: none"> <li>PPWFS1 レジスタの PPWFS12～PPWFS10 ビットが“0”の場合 TBi レジスタを読むと、リロードレジスタの内容 (測定結果) が読める</li> <li>PPWFS1 レジスタの PPWFS12～PPWFS10 ビットが“1”の場合 TBi レジスタを読むとカウンタの内容 (カウント中の値) が読める。 TBi1 レジスタを読むと、リロードレジスタの 内容(測定結果) が読める。</li> </ul>
パルス周期測定モード、 パルス幅測定モード時の タイマの書き込み	TBi レジスタに書いた値は、 リロードレジスタにもカウンタにも書かれない	<ul style="list-style-type: none"> <li>カウント停止中に TBi レジスタに書くと、 リロードレジスタ、カウンタの両方に書かれる</li> <li>カウント中に TBi レジスタに書くと、 リロードレジスタに書かれる (次のリロード時に転送)</li> </ul>

表 4.12.2 タイマ B 関連 SFR の相違点 (1)

シンボル	アドレス		bit	相違箇所		
	M16C/29	M16C/5LD		M16C/29	M16C/5LD	
PCLKR	025Eh	0012h	—	アドレス変更		
TB0MR	039Bh	033Bh	—	アドレス変更		
TB1MR	039Ch	033Ch	1-0	動作モード選択ビット 00: タイマモード、 または A/D トリガモード		
TB2MR	039Dh	033Dh		3-2	タイマモードでは無効。 “0” または “1” いずれでも可	
				4	TB0MR レジスタの場合 タイマモードでは “0” にしてください。 TB1MR、TB2MR レジスタの場合 何も配置されていない。	
TB0	0390h~ 0391h	0330h~ 0331h	—	アドレス変更		
TB1	0392h~ 0393h	0332h~ 0333h	15-0	パルス周期測定モード、パルス幅測定モード		
TB2	0394h~ 0395h	0334h~ 0335h		初期値を設定する パルス周期またはパルス幅を測定する カウント中の値を読み出す		
				A/D トリガモード 設定値を n とすると、カウントソースを n+1 分周し、停止する		
TABSR	0380h	0320h	—	アドレス変更		
CPSRF	0381h	0015h	—	アドレス変更		
TB2SC	039Eh	033Eh	—	アドレス変更		
TB01	—	01C0h~ 01C1h	15-0	パルス周期測定モード パルス幅測定モード		
TB11	—	01C2h~ 01C3h		パルス周期またはパルス幅を測定する		
TB21	—	01C4h~ 01C5h				
PPWFS1	—	01C6h	0	タイマ B0 パルス周期/幅測定モード 機能選択ビット 0: TB0 レジスタに測定結果格納、 TB01 レジスタを使わない 1: TB0 レジスタでカウント値読み出し、 TB01 レジスタに測定結果格納		
			1	タイマ B1 パルス周期/幅測定モード 機能選択ビット 0: TB1 レジスタに測定結果格納、 TB11 レジスタを使わない 1: TB1 レジスタでカウント値読み出し、 TB11 レジスタに測定結果格納		
			2	タイマ B2 パルス周期/幅測定モード 機能選択ビット 0: TB2 レジスタに測定結果格納、 TB21 レジスタを使わない 1: TB2 レジスタでカウント値読み出し、 TB21 レジスタに測定結果格納		

表 4.12.3 タイマ B 関連 SFR の相違点 (2)

シンボル	アドレス		bit	相違箇所		
	M16C/29	M16C/5LD		M16C/29	M16C/5LD	
TBCS0	-	01C8h	2-0	-	TB0 カウントソース選択ビット 000 : f1TIMAB または f2TIMAB 001 : f8TIMAB 010 : f32TIMAB 011 : f64TIMAB 100 : 設定しないでください 101 : fOCO-S 110 : fC32 111 : 設定しないでください	
			3			TB0 カウントソース選択肢指定ビット 0 : TCK0~TCK1 有効、TCS0~TCS2 無効 1 : TCK0~TCK1 無効、TCS0~TCS2 有効
			6-4			TB1 カウントソース選択ビット 000 : f1TIMAB または f2TIMAB 001 : f8TIMAB 010 : f32TIMAB 011 : f64TIMAB 100 : 設定しないでください 101 : fOCO-S 110 : fC32 111 : 設定しないでください
			7			TB1 カウントソース選択肢指定ビット 0 : TCK0~TCK1 有効、TCS4~TCS6 無効 1 : TCK0~TCK1 無効、TCS4~TCS6 有効
TBCS1	-	01C9h	2-0	-	TB2 カウントソース選択ビット 000 : f1TIMAB または f2TIMAB 001 : f8TIMAB 010 : f32TIMAB 011 : f64TIMAB 100 : 設定しないでください 101 : fOCO-S 110 : fC32 111 : 設定しないでください	
			3		TB2 カウントソース選択肢指定ビット 0 : TCK0~TCK1 有効、TCS0~TCS2 無効 1 : TCK0~TCK1 無効、TCS0~TCS2 有効	

### 4.13 三相モータ制御用タイマ機能の相違点

表 4.13.1 に三相モータ制御用タイマ機能の相違点を、表 4.13.2 に三相モータ制御用タイマ機能関連SFRの相違点を示します。

表 4.13.1 三相モータ制御用タイマ機能の相違点

項目	M16C/29	M16C/5LD
カウントソース	f1,f2,f8,f32,fc32	f1TIMAB,f2TIMAB,f8TIMAB,f32TIMAB,f64TIMAB, fOCO-S,fc32

表 4.13.2 三相モータ制御用タイマ機能関連 SFR の相違点

シンボル	アドレス		bit	相違箇所	
	M16C/29	M16C/5LD		M16C/29	M16C/5LD
DTT	034Ch	030Ch	—	アドレス変更	
ICTB2	034Dh	030Dh	—	アドレス変更	
IDB0	034Ah	030Ah	—	アドレス変更	
IDB1	034Bh	030Bh	—	アドレス変更	
INVC0	0348h	0308h	—	アドレス変更	
INVC1	0349h	0309h	—	アドレス変更	
TA1	0388h~ 0389h	0328h~ 0329h	—	アドレス変更	
TA2	038Ah~ 038Bh	032Ah~ 032Bh	—	アドレス変更	
TA4	038Eh~ 038Fh	032Eh~ 032Fh	—	アドレス変更	
TA11	0342h~ 0343h	0302h~ 0303h	—	アドレス変更	
TA21	0344h~ 0345h	0304h~ 0305h	—	アドレス変更	
TA41	0346h~ 0347h	0306h~ 0307h	—	アドレス変更	
TB2SC	039Eh	033Eh	—	アドレス変更	
TB2	0394h~ 0395h	0334h~ 0335h	—	アドレス変更	
TRGSR	0383h	0323h	—	アドレス変更	
TABSR	0380h	0320h	—	アドレス変更	
TA1MR	0397h	0337h	—	アドレス変更	
TA2MR	0398h	0338h	—	アドレス変更	
TA4MR	039Ah	033Ah	—	アドレス変更	
TB2MR	039Dh	033Dh	—	アドレス変更	
PDRF	034Eh	030Eh	—	アドレス変更	
PFCR	0358h	0318h	—	アドレス変更	
TPRC	025Ah	01DAh	—	アドレス変更	

#### 4.14 タイマ S の相違点

表 4.14.1 にタイマ S の相違点を、表 4.14.2 ～ 表 4.14.3 にタイマ S 関連 SFR の相違点を示します。

表 4.14.1 タイマ S の相違点

項目	M16C/29	M16C/5LD
タイマの読み出し	ベースタイマ動作中、G1BT レジスタを読むとカウント値+1 が読める	ベースタイマ動作中に G1BT レジスタを読むと現在のカウント値が読める
タイマの書き込み	ベースタイマ動作中に値を書き込んだ場合、書いた直後に書いた値からカウントされる	ベースタイマ動作中に値を書いた場合、ベースタイマのカウントソース fBT1 に同期して反映され、書いた値からカウントされる
G1IR レジスタのクリア方法	“0” を書くと “0” になります。AND、BCLR 命令を使用して “0” (割り込み要求なし) を書いてください。	G1IR レジスタの各ビットが “1” (割り込み要求あり) となってから、fBT1 の 1 サイクル以上経過した後に、AND、BCLR 命令を使用して “0” (割り込み要求なし) を書いてください。
波形生成機能時のコンペアー一致出力機能	なし	あり
波形生成機能時の出力禁止機能	なし	あり

表 4.14.2 タイマ S 関連 SFR の相違点 (1)

シンボル	アドレス		bit	相違箇所	
	M16C/29	M16C/5LD		M16C/29	M16C/5LD
G1BT	0320h~ 0321h	02E1h~ 02E0h	— 15-0	アドレス変更 ・ ベースタイマ動作時 読み出した場合、カウント値+1 の 値が読めます。	・ ベースタイマ動作時 読み出した場合、現在のカウント値が 読めます。
G1BCR0	0322h	02E2h	—	アドレス変更	
G1BCR1	0323h	02E3h	—	アドレス変更	
G1BTRR	0328h~ 0329h	02E8h~ 02E9h		アドレス変更	
G1DV	032Ah	02EAh	—	アドレス変更	
G1TMCR0	0318h	02D8h	—	アドレス変更	
G1TMCR1	0319h	02D9h	—	アドレス変更	
G1TMCR2	031Ah	02DAh	—	アドレス変更	
G1TMCR3	031Bh	02DBh	—	アドレス変更	
G1TMCR4	031Ch	02DCh	—	アドレス変更	
G1TMCR5	031Dh	02DDh	—	アドレス変更	
G1TMCR6	031Eh	02DEh	—	アドレス変更	
G1TMCR7	031Fh	02DFh	—	アドレス変更	
G1TPR6	0324h	02E4h	—	アドレス変更	
G1TPR7	0325h	02E5h	—	アドレス変更	
G1TM0	0300h~ 0301h	02C0h~ 02C1h	—	アドレス変更	
G1TM1	0302h~ 0303h	02C2h~ 02C3h	—	アドレス変更	
G1TM2	0304h~ 0305h	02C4h~ 02C5h	—	アドレス変更	
G1TM3	0306h~ 0307h	02C6h~ 02C7h	—	アドレス変更	
G1TM4	0308h~ 0309h	02C8h~ 02C9h	—	アドレス変更	
G1TM5	030Ah~ 030Bh	02CAh~ 02CBh	—	アドレス変更	
G1TM6	030Ch~ 030Dh	02CCh~ 02CDh	—	アドレス変更	
G1TM7	030Eh~ 030Fh	02CEh~ 02CFh	—	アドレス変更	
G1POCR0	0310h	02D0h	—	アドレス変更	
G1POCR1	0311h	02D1h	—	アドレス変更	
G1POCR2	0312h	02D2h	—	アドレス変更	
G1POCR3	0313h	02D3h	—	アドレス変更	
G1POCR4	0314h	02D4h	—	アドレス変更	
G1POCR5	0315h	02D5h	—	アドレス変更	
G1POCR6	0316h	02D6h	—	アドレス変更	
G1POCR7	0317h	02D7h	—	アドレス変更	
G1PO0	0300h~ 0301h	02C0h~ 02C1h	—	アドレス変更	
G1PO1	0302h~ 0303h	02C2h~ 02C3h	—	アドレス変更	
G1PO2	0304h~ 0305h	02C4h~ 02C5h	—	アドレス変更	
G1PO3	0306h~ 0307h	02C6h~ 02C7h	—	アドレス変更	
G1PO4	0308h~ 0309h	02C8h~ 02C9h	—	アドレス変更	
G1PO5	030Ah~ 030Bh	02CAh~ 02CBh	—	アドレス変更	
G1PO6	030Ch~ 030Dh	02CCh~ 02CDh	—	アドレス変更	
G1PO7	030Eh~ 030Fh	02CEh~ 02CFh	—	アドレス変更	

表 4.14.3 タイマ S 関連 SFR の相違点 (2)

シンボル	アドレス		bit	相違箇所	
	M16C/29	M16C/5LD		M16C/29	M16C/5LD
G1FE	0326h	02E6h	—	アドレス変更	
G1FS	0327h	02E7h	—	アドレス変更	
G1IR	0330h	02F0h	—	アドレス変更	
G1IE0	0331h	02F1h	—	アドレス変更	
G1IE1	0332h	02F2h	—	アドレス変更	
G1OER	—	02ECh	—	—	M16C/5LD のみ
G1IOR0	—	02EEh	—	—	M16C/5LD のみ
G1IOR1	—	02EFh	—	—	M16C/5LD のみ

#### 4.15 シリアルインタフェースの相違点

表 4.15.1 にシリアルインタフェースの相違点を、表 4.15.2～表 4.15.3 にシリアルインタフェース関連SFRの相違点を示します。

表 4.15.1 シリアルインタフェースの相違点

項目	M16C/29	M16C/5LD
チャンネル数	クロック同期形/非同期形兼用×3チャンネル クロック同期形専用×2チャンネル	クロック同期形/非同期形兼用×5チャンネル
シリアルデータ論理切り替え機能	1チャンネル(UART2のみ可能)	5チャンネル(UART0～UART4で可能)
パリティエラー信号出力機能	1チャンネル(UART2のみ可能)	5チャンネル(UART0～UART4で可能)
転送クロック複数端子出力選択機能	1チャンネル(UART1のみ可能)	なし
CTS/RTS分離機能	1チャンネル(UART0のみ可能)	なし
TXD、RXD 入出力極性切り替え機能	1チャンネル(UART2のみ可能)	5チャンネル(UART0～UART4で可能)

表 4.15.2 シリアルインタフェース関連 SFR の相違点(1)

シンボル	アドレス		bit	相違箇所	
	M16C/29	M16C/5LD		M16C/29	M16C/5LD
PACR	025Dh	0370h	—	アドレス変更	
U0MR	03A0h	0248h	—	アドレス変更	
			7	予約ビット	TXD、RXD 入出力極性切り替えビット 0: 反転なし 1: 反転あり
U0BRG	03A1h	0249h	—	アドレス変更	
U0TB	03A2h	024Ah	—	アドレス変更	
	03A3h	024Bh			
U0C0	03A4h	024Ch	—	アドレス変更	
U0C1	03A5h	024Dh	—	アドレス変更	
			4	何も配置されていない。	UART0 送信割り込み要因選択ビット 0: U0TB レジスタ空(TI=1) 1: 送信完了(TXEPT=1)
			5		UART0 連続受信モード許可ビット 0: 連続受信モード禁止 1: 連続受信モード許可
			6		データ論理選択ビット 0: 反転なし 1: 反転あり
			7		エラー信号出力許可ビット 0: 出力しない 1: 出力する
U0RB	03A6h	024Eh	—	アドレス変更	
	03A7h	024Fh			
U1MR	03A8h	0258h	—	アドレス変更	
			7	予約ビット	TXD、RXD 入出力極性切り替えビット 0: 反転なし 1: 反転あり
U1BRG	03A9h	0259h	—	アドレス変更	
U1TB	03AAh	025Ah	—	アドレス変更	
	03ABh	025Bh			
U1C0	03ACh	025Ch	—	アドレス変更	
U1C1	03ADh	025Dh	—	アドレス変更	
			4	何も配置されていない。	UART1 送信割り込み要因選択ビット 0: U1TB レジスタ空(TI=1) 1: 送信完了(TXEPT=1)
			5		UART1 連続受信モード許可ビット 0: 連続受信モード禁止 1: 連続受信モード許可
			6		データ論理選択ビット 0: 反転なし 1: 反転あり
U1RB	03AEh	025Eh	—	アドレス変更	
	03AFh	025Fh			
U2SMR4	0374h	0264h	—	アドレス変更	
U2SMR3	0375h	0265h	—	アドレス変更	
U2SMR2	0376h	0266h	—	アドレス変更	
U2SMR	0377h	0267h	—	アドレス変更	
U2MR	0378h	0268h	—	アドレス変更	
U2BRG	0379h	0269h	—	アドレス変更	
U2TB	037Ah	026Ah	—	アドレス変更	
	037Bh	026Bh			
U2C0	037Ch	026Ch	—	アドレス変更	
U2C1	037Dh	026Dh	—	アドレス変更	
U2RB	037Eh	026Eh	—	アドレス変更	
	037Fh	026Fh			
UCON	03B0h	—	—	M16C/29 のみ	—

表 4.15.3 シリアルインタフェース関連 SFR の相違点 (2)

シンボル	アドレス		bit	相違箇所	
	M16C/29	M16C/5LD		M16C/29	M16C/5LD
U3MR	—	02A8h	—	—	M16C/5LD のみ
U3BRG	—	02A9h	—	—	M16C/5LD のみ
U3TB	—	02AAh 02ABh	—	—	M16C/5LD のみ
U3C0	—	02ACh	—	—	M16C/5LD のみ
U3C1	—	02ADh	—	—	M16C/5LD のみ
U3RB	—	02AEh 02AFh	—	—	M16C/5LD のみ
U4MR	—	0298h	—	—	M16C/5LD のみ
U4BRG	—	0299h	—	—	M16C/5LD のみ
U4TB	—	029Ah 029Bh	—	—	M16C/5LD のみ
U4C0	—	029Ch	—	—	M16C/5LD のみ
U4C1	—	029Dh	—	—	M16C/5LD のみ
U4RB	—	029Eh 029Fh	—	—	M16C/5LD のみ

#### 4.16 マルチマスタI<sup>2</sup>C-busインタフェースの相違点

表 4.16.1にマルチマスタI<sup>2</sup>C-busの相違点を、表 4.16.2にマルチマスタI<sup>2</sup>C-bus関連SFRの相違点を示します。

表 4.16.1 マルチマスタI<sup>2</sup>C-busインタフェースの相違点

項目	M16C/29	M16C/5LD
スレーブアドレスの設定	1つ	最大3つ
SDA/ポート機能切り替え SCL/ポート機能切り替え	あり	なし

表 4.16.2 マルチマスタI<sup>2</sup>C-busインタフェース関連SFRの相違点

シンボル	アドレス		bit	相違箇所	
	M16C/29	M16C/5LD		M16C/29	M16C/5LD
S0D0	02E2h	02B2h	—	アドレス変更	
S0D1	—	02BAh	—	—	M16C/5LDのみ
S0D2	—	02BBh	—	—	M16C/5LDのみ
S00	02E0h	02B0h	—	アドレス変更	
S20	02E4h	02B4h	—	アドレス変更	
S1D0	02E3h	02B3h	—	アドレス変更	
S10	02E8h	02B8h	—	アドレス変更	
S3D0	02E6h	02B6h	—	アドレス変更	
			2	SDA/ポート機能切り替えビット 0 : SDA 入出力端子 1 : ポート出力端子	予約ビット
S4D0	02E7h	02B7h	—	アドレス変更	
			6	予約ビット	スレーブアドレス比較ビット 0 : S0D0 レジスタのみ有効 1 : S0D0~S0D2 レジスタ有効
S2D0	02E5h	02B5h	—	アドレス変更	
S11	—	02B9h	—	—	M16C/5LDのみ

#### 4.17 CAN モジュールの相違点

表 4.17.1にCANモジュールの相違点を、表 4.17.2～表 4.17.7にCANモジュール関連SFRの相違点を示します

表 4.17.1 CAN モジュールの相違点

項目	M16C/29	M16C/5LD
メッセージボックス	16メールボックス	32 メールボックス
メールボックスモード	なし	・通常メールボックスモード ・FIFO メールボックスモード
アクセプタンスフィルタ	3アクセプタンスフィルタ	8 アクセプタンスフィルタ (マスク有効/無効選択機能付き)
割り込み要因	4種類 ・CAN0受信完了割り込み ・CAN0送信完了割り込み ・CAN0エラー割り込み ・CAN0ウェイクアップ割り込み	6種類(i=0,1) ・CANi 受信完了割り込み ・CANi 送信完了割り込み ・CANi 受信 FIFO 割り込み ・CANi 送信 FIFO 割り込み ・CANi エラー割り込み ・CANi ウェイクアップ割り込み
クロック選択機能	あり	なし
ループバック機能	あり	なし
Basic CAN モード	あり	なし
インタフェーススリープ機能	あり	なし
メッセージオーダ選択機能	あり(ワードアクセスとバイトアクセス選択可)	なし(バイトアクセスのみ)
リモートフレーム自動応答機能	あり	なし
サンプリング回数選択	あり	なし
ID 優先送信/メールボックス番号優先送信選択	なし	あり
FIFO 送受信モード	なし	あり
送受信 ID フォーマット選択	なし	あり
ワンショット送信/ワンショット受信機能	なし	あり
メールボックス番号サーチ機能	なし	あり
チャンネル検索サポート機能	なし	あり
バスオフ復帰モード選択	なし	あり
Halt モード(通信停止モード)	なし	あり
自己診断モード	なし	あり
PLL バイパスクロックモード	なし	あり

注1. ハードウェアマニュアルの製品一覧表を参照してください。

表 4.17.2 CAN 関連 SFR の相違点 (1)

シンボル	アドレス		bit	相違箇所	
	M16C/29	M16C/5LD		M16C/29	M16C/5LD
29 : CCLKR 5LD:COCLKR	025Fh	D7C7h	0	CAN0 クロック選択ビット 000 : 分周なし 001 : 2 分周モード 010 : 4 分周モード 011 : 8 分周モード 100 : 16 分周モード 上記以外使用禁止	CAN クロックソース選択ビット 0 : BCLK 1 : メインクロック
			1		予約ビット
			2		何も配置されていない
			3	CAN0CPU インタフェーススリープビット 0 : CAN0CPU インタフェース動作 1 : CAN0CPU インタフェーススリープ	予約ビット
COCTRL	0210h 0211h	D7C0h D7C1h	0	CAN モジュールリセットビット 0 : 動作モード 1 : リセット/初期化モード	CAN 動作モードビット 00 : CAN オペレーションモード 01 : CAN リセットモード 10 : CAN Halt モード 11 : 設定しないでください
			1	ループバックモード選択ビット 0 : ループバックモード無効 1 : ループバックモード有効	
			2	メッセージオーダ選択ビット 0 : ワードアクセス対応 1 : バイドアクセス対応	CAN スリープモードビット 0 : CAN スリープモードではない 1 : CAN スリープモード
			3	Basic CAN モード選択ビット 0 : Basic CAN モード無効 1 : Basic CAN モード有効	バスオフ復帰モード選択ビット 00 : ノーマルモード 01 : バスオフ開始で自動的に CAN Halt モードへ遷移 10 : バスオフ終了で自動的に CAN Halt モードへ遷移 11 : プログラムによる要求で CAN Halt モードへ遷移
			4	バスエラー割り込み許可ビット 0 : バスエラー割り込み禁止 1 : バスエラー割り込み許可	
			5	スリープモード選択ビット 0 : 動作モード 1 : スリープモード	バスオフ強制復帰ビット 0 : 何もしない 1 : バスオフからの強制復帰
			6	CAN ポート許可ビット 0 : 入出力ポートとして機能 1 : CTX/CRX として機能	予約ビット
			7	何も配置されていない	CAN ポート許可ビット 0 : 入出力ポートとして機能 1 : CAN 入出力として機能
			8	タイムスタンプ用プリスケアラ 00 : 1bit time の周期 01 : 1bit time の周期の 2 分周 10 : 1bit time の周期の 4 分周 11 : 1bit time の周期の 8 分周	CAN メールボックスモード選択ビット 0 : 通常メールボックスモード 1 : FIFO メールボックスモード
			9		ID フォーマットモード設定ビット 00 : 標準 ID モード 01 : 拡張 ID モード 10 : ミックス ID モード 11 : 設定しないでください
			10	タイムスタンプカウンタ用リセットビット 0 : 何もしない 1 : タイムスタンプカウンタの強制リセット	
			11	バスオフからの強制復帰命令ビット 0 : 何もしない 1 : バスオフからの強制復帰	メッセージロストモード選択ビット 0 : オーバライトモード 1 : オーバランモード
			12	予約ビット	送信優先順位モード選択ビット 0 : ID 優先送信モード 1 : メールボックス番号優先送信モード
			13	リッスンオンリーモード選択ビット 0 : リッスンオンリーモード無効 1 : リッスンオンリーモード有効	タイムスタンプカウンタリセットビット 0 : リセットしない 1 : リセットする
			14	何も配置されていない	タイムスタンププリスケアラ選択ビット 00 : 1 ビットタイムごと 01 : 2 ビットタイムごと 10 : 4 ビットタイムごと 11 : 8 ビットタイムごと
15					

表 4.17.3 CAN 関連 SFR の相違点 (2)

シンボル	アドレス		bit	相違箇所	
	M16C/29	M16C/5LD		M16C/29	M16C/5LD
C0STR	0212h 0213h	D7C2h D7C3h	0	アクティブスロット判別ビット 0000: スロット 0 0001: スロット 1	CAN リセットステータスフラグ 0: CAN リセットモードではない 1: CAN リセットモード
			1	.	CAN Halt ステータスフラグ 0: CAN Halt モードではない 1: CAN Halt モード
			2	1110: スロット 14 1111: スロット 15	CAN スリープステータスフラグ 0: CAN スリープモードではない 1: CAN スリープモード
			3		エラーパッシブステータスフラグ 0: エラーパッシブ状態ではない 1: エラーパッシブ状態
			4	送信完了フラグ 0: 送信なし 1: 送信完了	バスオフステータスフラグ 0: バスオフ状態ではない 1: バスオフ状態
			5	受信完了フラグ 0: 受信なし 1: 受信完了	送信ステータスフラグ 0: バスアイドルまたは受信中 1: 送信中またはバスオフ状態
			6	送信フラグ 0: バスアイドルまたは受信中 1: 送信中	受信ステータスフラグ 0: バスアイドルまたは送信中 1: 受信中
			7	受信フラグ 0: バスアイドルまたは送信中 1: 受信中	何も配置されていない
			8	リセットステートフラグ 0: 動作モード 1: リセットモード	NEWDATA ステータスフラグ 0: NEWDATA ビットが“1”の メールボックスなし 1: NEWDATA ビットが“1”の メールボックスあり
			9	ループバックステートフラグ 0: ループバックモードではない 1: ループバックモード	SENTDATA ステータスフラグ 0: SENTDATA ビットが“1”の メールボックスなし 1: SENTDATA ビットが“1”の メールボックスあり
			10	メッセージオーダーステートフラグ 0: ワードアクセス対応 1: バイトアクセス対応	受信 FIFO ステータスフラグ 0: 受信 FIFO にメッセージなし(空) 1: 受信 FIFO にメッセージあり
			11	Basic CAN モードステートフラグ 0: Basic CAN モードではない 1: Basic CAN モード	送信 FIFO ステータスフラグ 0: 送信 FIFO はフル 1: 送信 FIFO はフルではない
			12	バスエラーステートフラグ 0: バスエラー発生なし 1: バスエラー発生	通常メールボックスメッセージロスト ステータスフラグ 0: MSGLOST ビットが“1”の メールボックスなし 1: MSGLOST ビットが“1”の メールボックスあり
			13	エラーパッシブステートフラグ 0: エラーパッシブではない 1: エラーパッシブステート	FIFO メールボックスメッセージロスト ステータスフラグ 0: RFMLF ビットが“0” 1: RFMLF ビットが“1”
			14	エラーバスオフステートフラグ 0: エラーバスオフではない 1: エラーバスオフステート	送信アポートステータスフラグ 0: TRMABT ビットが“1”の メールボックスなし 1: TRMABT ビットが“1”の メールボックスあり
15	予約ビット	エラーステータスフラグ 0: エラーなし 1: エラー発生			
C0SSTR	0214h 0215h	—	—	M16C/29 のみ	—

表 4.17.4 CAN 関連 SFR の相違点 (3)

シンボル	アドレス		bit	相違箇所		
	M16C/29	M16C/5LD		M16C/29	M16C/5LD	
29 : C0ICR 5LD : C0MIER	0216h 0217h	D72Ch ~ D72Fh	29 : 15-0 5LD : 31-0	割り込み許可ビット	割り込み許可ビット 0 : 割り込み禁止 1 : 割り込み許可	
C0IDR	0218h 0219h	—	15-0	29 のみ	—	
29 : C0CONR 5LD : C0BCR	021Ah 021Bh	D7C4h~ D7C6h	0	プリスケラ分周比選択ビット	プリスケラ分周比設定ビット (10 ビット) 設定値を P(0~1023)とすると、 ポーレートプリスケラは fCAN を P+1 で分周します。	
			1	0000 : fCAN の 1 分周		
			2	0001 : fCAN の 2 分周		
			3	⋮		
				1111 : fCAN の 16 分周		
			4	サンプリング回数設定ビット 0 : 1 回サンプリング 1 : 3 回サンプリング		
			5	Propagation Time Segment 制御ビット		
			6	000 : 1Tq		
			7	001 : 2Tq ⋮ 111 : 8Tq		
			8	Phase Buffer Segment 1 制御ビット		
			9	000 : 設定しないでください		
			10	001 : 2Tq 010 : 3Tq ⋮ 111 : 8Tq		予約ビット
			11	Phase Buffer Segment 2 制御ビット		
			12	000 : 設定しないでください		
			13	001 : 2Tq 010 : 3Tq ⋮ 111 : 8Tq		タイムセグメント 1 制御ビット 0000 : } 0001 : } 設定しないでください 0010 : }
			14	Re Synchronization Jump Width 制御ビット		0011 : 4Tq 0100 : 5Tq 0101 : 6Tq ⋮ 1110 : 15Tq 1111 : 16Tq
15	00 : 1Tq 01 : 2Tq 10 : 3Tq 11 : 4Tq					
18-16		タイムセグメント 2 制御ビット 000 : 設定しないでください 001 : 2Tq 010 : 3Tq 011 : 4Tq 100 : 5Tq 101 : 6Tq 110 : 7Tq 111 : 8Tq				
19		何も配置されていない				
21-20		再同期ジャンプ幅制御ビット 00 : 1Tq 01 : 2Tq 10 : 3Tq 11 : 4Tq				
23-22		何も配置されていない				
C0RECR	021Ch	D7CEh	—	アドレス変更		
C0TECR	021Dh	D7CFh	—	アドレス変更		
C0TSR	021Eh 021Fh	D7D4h D7D5h	—	アドレス変更		
29 : C0AFS 5LD : CiAFSR	0242h 0243h	D7D6h D7D7h	—	アドレス変更		

表 4.17.5 CAN 関連 SFR の相違点 (4)

シンボル	アドレス		bit	相違箇所	
	M16C/29	M16C/5LD		M16C/29	M16C/5LD
COMCTLj 29 : j=0~15 5LD:j=0~31	0200h~ 020Fh	D7A0h~ D7BFh	2	オーバーライトフラグ 0 : メッセージは オーバーライトされていない 1 : メッセージはオーバーライトされた	(TRMREQ=0、RECREQ=1 の場合) メッセージロストフラグ 0 : メッセージは オーバーライトされていない 1 : メッセージはオーバーライトされた  (TRMREQ=1、RECREQ=0 の場合) 送信アボート完了フラグ 0 : 送信が開始された、 または送信アボートが 送信完了により失敗、 または送信アボートが 要求されていない 1 : 送信アボート完了
			3	リモートフレーム送受信ステータスフラグ 0 : データフレーム送受信ステータス 1 : リモートフレーム転送ステータス	何も配置されていない
			4	自動応答ロックモード選択ビット 0 : リモートフレーム受信後、 ただちに応答(送信)する 1 : リモートフレーム受信後も “1” に 設定されている間は 応答(送信)しない	ワンショット許可ビット 0 : ワンショット受信、 およびワンショット送信禁止 1 : ワンショット受信、 またはワンショット送信許可
			5	リモートフレーム対応スロット設定ビット 0 : リモートフレーム非対応スロット 1 : リモートフレーム対応スロット	何も配置されていない

表 4.17.6 CAN 関連 SFR の相違点 (5)

シンボル	アドレス		bit	相違箇所	
	M16C/29	M16C/5LD		M16C/29	M16C/5LD
29: CAN0 スロット 0~15 5LD : COMB0~31	0060h ~ 015Fh	D500h ~ D6FFh	0	標準 ID 11bit	拡張 ID 18bit
			1		
			2		
			3		
			4		
			5	—	
			6	—	
			7	—	
			8	標準 ID 11bit	
			9		
			10		
			11		
			12		
			13		
			14	—	
			15	—	
			16	拡張 ID 18bit	
			17		
			18		
			19	標準 ID 11bit	
			20	—	
			21	—	
			22	—	
			23	—	
			24	拡張 ID 18bit	
			25		
			26		
			27		
			28		
			29		
			30	予約ビット	
			31	RTR ビット	
			32	IDE ビット	
			33	予約ビット	
			34		
			35		
			36		
			37		
119	タイムスタンプ上位バイト	TSL			
-112					
127	タイムスタンプ下位バイト	TSH			
-120					



#### 4.18 A/D コンバータの相違点

表 4.18.1にA/Dコンバータの相違点を、表 4.18.2にA/Dコンバータ関連SFRの相違点を示します。

表 4.18.1 A/D コンバータの相違点

項目	M16C/29	M16C/5LD
回路数	1 回路	2 回路
分解能	8ビットまたは10ビット	10 ビット
積分非直線性誤差	AVCC=VREF=5Vのとき ・分解能8ビットの場合 $\pm 2$ LSB ・分解能10ビットの場合 $\pm 3$ LSB AVCC=VREF=3.3Vのとき ・分解能8ビットの場合 $\pm 2$ LSB ・分解能10ビットの場合 $\pm 5$ LSB	AVCC=VREF=5Vのとき $\pm 3$ LSB AVCC=VREF=3.0Vのとき $\pm 3$ LSB
動作モード	単発モード 繰り返しモード 単掃引モード 繰り返し掃引モード0 繰り返し掃引モード1 同時サンプル掃引モード 遅延トリガモード0 遅延トリガモード1	単発モード 繰り返しモード 単掃引モード 繰り返し掃引モード 0
1 端子あたりの 変換速度	サンプル&ホールドなし ・分解能8ビットの場合 49 $\Phi$ ADサイクル ・分解能10ビットの場合 59 $\Phi$ ADサイクル サンプル&ホールドあり ・分解能8ビットの場合 28 $\Phi$ ADサイクル ・分解能10ビットの場合 33 $\Phi$ ADサイクル	最短 43 $\Phi$ AD サイクル
アナログ入力端子	8本(AN0~AN7)+8本(AN0_0~AN0_7) +8本(AN2_0~AN2_7)+3本(AN3_0~AN3_2)	A/D 回路 : 8 本(AN0~AN7)+8 本(AN0_0~AN0_7) +8 本(AN2_0~AN2_7)+3 本(AN3_0~AN3_2) A/D1 回路 : 4 本(AN0~AN3)

表 4.18.2 A/D コンバータ関連 SFR の相違点

シンボル	アドレス		bit	相違箇所	
	M16C/29	M16C/5LD		M16C/29	M16C/5LD
TB2SC	039Eh	033Eh	—	アドレス変更	
ADTRGCON	03D2h		0	A/D 動作モード選択ビット 2 0: 同時サンプル掃引モードおよび 遅延トリガモード 0、1 以外 1: 同時サンプル掃引モードまたは 遅延トリガモード 0、1	何も配置されていない
			1	A/D 動作モード選択ビット 3 0: 遅延トリガモード 0、1 以外 1: 遅延トリガモード 0、1	
ADSTAT0	03D3h	—	—	M16C/29 のみ	—
ADCON2	03D4h		0	A/D 変換方式選択ビット 0: サンプル&ホールドなし 1: サンプル&ホールドあり	何も配置されていない
			5	トリガ選択ビット 1 動作モードによって機能が異なる	予約ビット
ADCON0	03D6h		4-3	A/D 動作モード選択ビット 0 00: 単発モード、 または遅延トリガモード 0、1 01: 繰り返しモード 10: 単掃引モード、 または同時サンプル掃引モード 11: 繰り返し掃引モード 0 または繰り返し掃引モード 1	A/D 動作モード選択ビット 0 00: 単発モード 01: 繰り返しモード 10: 単掃引モード 11: 繰り返し掃引モード 0
			5	トリガ選択ビット 0: ソフトウェアトリガ 1: ハードウェアトリガ	トリガ選択ビット 0: ソフトウェアトリガ 1: ADTRG または タイマによるトリガ
ADCON1	03D7h		2	A/D 動作モード選択ビット 1 0: 繰り返し掃引モード 1 以外 1: 繰り返し掃引モード 1	予約ビット
			3	8/10 ビットモード選択ビット 0: 8 ビットモード 1: 10 ビットモード	何も配置されていない
			5	Vref 接続ビット (VCUT) 0: Vref 未接続 1: Vref 接続	A/D スタンバイビット (ADSTBY) 0: A/D 動作停止 (スタンバイ) 1: A/D 動作可能
AD10	—	0140h~ 0141h	—	—	5LD のみ
AD11	—	0142h~ 0143h	—	—	5LD のみ
AD12	—	0144h~ 0145h	—	—	5LD のみ
AD13	—	0146h~ 0147h	—	—	5LD のみ
AD1TRGCON	—	0152h	—	—	5LD のみ
AD1CON2	—	0154h	—	—	5LD のみ
AD1CON0	—	0156h	—	—	5LD のみ
AD1CON1	—	0157h	—	—	5LD のみ

## 4.19 フラッシュメモリ版の相違点

表 4.19.1にフラッシュメモリ版の相違点を、表 4.19.2にソフトウェアコマンドの相違点を、表 4.19.3にフラッシュメモリ関連SFRの相違点を示します。

表 4.19.1 フラッシュメモリの相違点

項目	M16C/29		M16C/5LD	
	動作モード (書き換えモード)	4モード(CPU書き換え、標準シリアル入出力、 パラレル入出力、CAN入出力)		3モード(CPU書き換え、標準シリアル入出力、 パラレル入出力)
プログラム方法 (プログラム方式)	ワード単位		2ワード単位	
プロテクト方式	FMR16ビットにより、 ブロック0~ブロック5をプロテクト FMR02ビットにより、 ブロック0~ブロック1をプロテクト		ロックビットによるブロック単位のプロテクト	
コマンド数	5コマンド		8コマンド	
プログラム、イレーズ回数	ブロック0~ブロック5 (プログラム領域)	100回または1,000回(注1)	プログラムROM1 プログラムROM2	1,000回
	ブロックA、ブロックB (データ領域)	100回または10,000回(注1)	データフラッシュ	10,000回
ROMコードプロテクト	ROMCP番地のビット7~ビット6を“11b”以外に設定		OFS1番地のROMCP1ビットを“0”に設定	
ユーザブート機能	なし		あり	
強制イレーズ機能	なし		あり	
標準シリアル入出力モード 禁止機能	なし		あり	
サスペンド機能	イレーズサスペンド		イレーズサスペンド プログラムサスペンド	

注1. 詳細と電気的特性についてはハードウェアマニュアルを参照してください。

表 4.19.2 ソフトウェアコマンドの相違点

ソフトウェア コマンド	M16C/29				M16C/5LD					
	第1バスサイクル		第2バスサイクル		第1バスサイクル		第2バスサイクル		第3バスサイクル	
	アドレス	データ	アドレス	データ	アドレス	データ	アドレス	データ	アドレス	データ
プログラム	WA	xx40h	WA	WD	WA	xx41h	WA	WD0	WA	WD1
ロックビット プログラム	-	-	-	-	BA	xx77h	BA	xxD0h		
リードロック ビットステータス	-	-	-	-	x	xx71h	BA	xxD0h		
ブロックブランク チェック	-	-	-	-	x	xx25h	BA	xxD0h		

WA : 書き込み番地(偶数。ただし、M16C/5LDの場合、番地の末尾は、0、4、8またはC(16進数)にしてください)

WD : 書き込みデータ(16ビット)

WD0 : 書き込みデータ下位ワード(16ビット)

WD1 : 書き込みデータ上位ワード(16ビット)

BA : ブロックの最上位番地(ただし、偶数番地)

x : ユーザROM領域内の任意の偶数番地(M16C/29)

: プログラムROM1、プログラムROM2、またはデータフラッシュ内の任意の偶数番地(M16C/5LD)

xx : コマンドコードの上位8ビット(無視されます)

表 4.19.3 フラッシュメモリ関連の SFR

シンボル	アドレス		bit	相違箇所	
	M16C/29	M16C/5LD		M16C/29	M16C/5LD
FMR4	01B3h	—	—	M16C/29 のみ	—
FMR1	01B5h	0221h	—	アドレス変更	
			1	EW1 モード選択ビット 0: EW0 モード 1: EW1 モード	FMR6 レジスタへの書き込み許可ビット 0: 禁止 1: 許可
			6	ブロック 0~5 書き換え許可ビット ユーザ ROM 領域に対する ライトプロテクトを設定 0: 禁止 1: 許可	ロックビットステータスフラグ 0: ロック 1: 非ロック
FMR0	01B7h	0220h	—	アドレス変更	
			2	ブロック 0、1 書き換え許可ビット ユーザ ROM 領域に対するライトプロテクトを設定	ロックビット無効選択ビット 0: ロックビット有効 1: ロックビット無効
FMR2	—	0222h	—	—	M16C/5LD のみ
FMR3	—	0223h	—	—	M16C/5LD のみ
FMR6	—	0230h	—	—	M16C/5LD のみ
OFS1	—	FFFFh	—	—	M16C/5LD のみ

## 4.20 フラッシュメモリのブロック構成の相違点

M16C/29 と M16C/5LD は、フラッシュ ROM のブロック分割が異なります。

図 4.1にM16C/29 とM16C/5LDのフラッシュメモリのブロック構成の相違点を示します。




図 4.1 M16C/29 と M16C/5LD のフラッシュメモリのブロック構成の相違点

#### 4.21 M16C/5LD で追加された機能

M16C/5LD で追加された周辺機能は以下のとおりです。

- ・タスク監視タイマ
- ・リアルタイムクロック

#### 4.22 開発ツールの相違点

表 4.22.1に開発ツールの相違点を示します。

表 4. 22. 1 開発ツールの相違点

ツール種類名	M16C/29	M16C/5LD
C コンパイラ	M3T-NC30WA	M3T-NC30WA
リアルタイム OS	M3T-MR30	M3T-MR30
エミュレータデバッガ	PC7501	E100
MCU ユニット	—	R0E535M00MCU00
エミュレーションプローブ	M3028BT-EPB-4	—
コンパクトエミュレータ	M3028BT2-CPE	—
オンチップデバッグエミュレータ	E8 E8a	E8a

## 5. 参考ドキュメント

ハードウェアマニュアル

M16C/29 グループハードウェアマニュアル Rev.1.13

M16C/5LD グループハードウェアマニュアル Rev.0.70

(最新版をルネサス テクノロジホームページから入手してください。)

テクニカルアップデート/テクニカルニュース

(最新の情報をルネサス テクノロジホームページから入手してください。)

## ホームページとサポート窓口

ルネサス テクノロジM16Cホームページ

<http://japan.renesas.com/m16c>

ルネサス製品全般に関するお問い合わせ先

<http://japan.renesas.com/inquiry>

E-mail : [csc@renesas.com](mailto:csc@renesas.com)

## 改訂記録

Rev.	発行日	改訂内容	
		ページ	ポイント
1.00	2009.10.31	—	初版発行

すべての商標および登録商標は、それぞれの所有者に帰属します。

### 本資料ご利用に際しての留意事項

1. 本資料は、お客様に用途に応じた適切な弊社製品をご購入いただくための参考資料であり、本資料中に記載の技術情報について弊社または第三者の知的財産権その他の権利の実施、使用を許諾または保証するものではありません。
2. 本資料に記載の製品データ、図、表、プログラム、アルゴリズムその他応用回路例など全ての情報の使用に起因する損害、第三者の知的財産権その他の権利に対する侵害に関し、弊社は責任を負いません。
3. 本資料に記載の製品および技術を大量破壊兵器の開発等の目的、軍事利用の目的、あるいはその他軍事情報の目的で使用しないでください。また、輸出に際しては、「外国為替および外国貿易法」その他輸出関連法令を遵守し、それらの定めるところにより必要な手続を行ってください。
4. 本資料に記載の製品データ、図、表、プログラム、アルゴリズムその他応用回路例などの全ての情報は本資料発行時点のものであり、弊社は本資料に記載した製品または仕様等を予告なしに変更することがあります。弊社の半導体製品のご購入およびご使用に当たりましては、事前に弊社営業窓口で最新の情報をご確認いただきますとともに、弊社ホームページ (<http://www.renesas.com>) などを通じて公開される情報に常にご注意ください。
5. 本資料に記載した情報は、正確を期すため慎重に制作したのですが、万一本資料の記述の誤りに起因する損害がお客様に生じた場合においても、弊社はその責任を負いません。
6. 本資料に記載の製品データ、図、表などに示す技術的な内容、プログラム、アルゴリズムその他応用回路例などの情報を流用する場合は、流用する情報を単独で評価するだけでなく、システム全体で十分に評価し、お客様の責任において適用可否を判断してください。弊社は、適用可否に対する責任を負いません。
7. 本資料に記載された製品は、各種安全装置や運輸・交通用、医療用、燃焼制御用、航空宇宙用、原子力、海中継用の機器・システムなど、その故障や誤動作が直接人命を脅かしあるいは人体に危害を及ぼすおそれのある機器・システムや特に高度な品質・信頼性が要求される機器・システムでの使用を意図して設計、製造されたものではありません（弊社が自動車用と指定する製品を自動車に使用する場合を除きます）。これらの用途に利用されることをご検討の際には、必ず事前に弊社営業窓口へご照会ください。なお、上記用途に使用されたことにより発生した損害等について弊社はその責任を負いかねますのでご了承願います。
8. 第7項にかかわらず、本資料に記載された製品は、下記の用途には使用しないでください。これらの用途に使用されたことにより発生した損害等につきましては、弊社は一切の責任を負いません。
  - 1) 生命維持装置。
  - 2) 人体に埋め込み使用するもの。
  - 3) 治療行為（患部切り出し、薬剤投与等）を行うもの。
  - 4) その他、直接人命に影響を与えるもの。
9. 本資料に記載された製品のご使用につき、特に最大定格、動作電源電圧範囲、放熱特性、実装条件およびその他諸条件につきましては、弊社保証範囲内でご使用ください。弊社保証値を越えて製品をご使用された場合の故障および事故につきましては、弊社はその責任を負いません。
10. 弊社は製品の品質および信頼性の向上に努めておりますが、特に半導体製品はある確率で故障が発生したり、使用条件によっては誤動作したりする場合があります。弊社製品の故障または誤動作が生じた場合も人身事故、火災事故、社会的損害などを生じさせないよう、お客様の責任において冗長設計、延焼対策設計、誤動作防止設計などの安全設計（含むハードウェアおよびソフトウェア）およびエージング処理等、機器またはシステムとしての出荷保証をお願いいたします。特にマイコンソフトウェアは、単独での検証は困難なため、お客様が製造された最終の機器・システムとしての安全検証をお願いいたします。
11. 本資料に記載の製品は、これを搭載した製品から剥がれた場合、幼児が口に入れて誤飲する等の事故の危険性があります。お客様の製品への実装後に容易に本製品が剥がれることがなきよう、お客様の責任において十分な安全設計をお願いします。お客様の製品から剥がれた場合の事故につきましては、弊社はその責任を負いません。
12. 本資料の全部または一部を弊社の文書による事前の承諾なしに転載または複製することを固くお断りいたします。
13. 本資料に関する詳細についてのお問い合わせ、その他お気付きの点等がございましたら弊社営業窓口までご照会ください。

D039444