基于嵌入式AI的高速图像处理设备具有动态可重配置处理器(DRP)技术

概述

RZ/A2M MPU设计用于需要高速e-AI图像处理的智能电器,网络摄像机,服务机器人,扫描仪产品和工业机械。 它采用独特的图像识别和机器视觉混合方法,结合了专有的DRP技术,对图像数据进行快速预处理和特征提取,与ARM®Cortex®A9 CPU紧密结合,用于人工智能推理。

DRP技术与应用

RZ/A2M启动

主要特性:

项目 RZ/A2M
器件名称/用途/封装 176 引脚 R7S921040VCBG
工业用途等
176 引脚 BGA (13mm x 13mm)
0.8mm 间距
256 引脚 R7S921041VCBG
工业用途等
256 引脚 BGA (11mm x 11mm)
0.5mm 间距
R7S921051VCBG
工业用途等
256 引脚 BGA (11mm x 11mm)
0.5mm 间距
272 引脚 R7S921042VCBG
工业用途等
272 引脚 BGA (17mm x 17mm)
0.8mm 间距
R7S921052VCBG
工业用途等
272 引脚 BGA (17mm x 17mm)
0.8mm 间距
324 引脚 R7S921043VCBG
工业用途等
324 引脚 BGA (19mm x 19mm)
0.8mm 间距
R7S921053VCBG
工业用途等
324 引脚 BGA (19mm x 19mm)
0.8mm 间距
电源电压 3.3V/1.8V/1.2V
最高工作频率 528MHz
CPU 內核 Arm® Cortex®-A9 (带有 Jazelle® 和 NEON)
片上 RAM 大容量内存: 4MB
(用于视频显示/工作区域:128KB共享与数据保留)
高速缓存存储器 主缓存:64KB(分开32K指令/ 32K数据,TLB128条目)
二级缓存:128KB(使用 CoreLink™ 2级缓存控制器 L2C-310)
外部存储器 总线时钟:最高 132MHz
使用总线状态控制器直接连接到SRAM,字节选择SRAM,SDRAM和突发ROM(时钟同步/时钟异步)。
支持地址/数据多路复用器I/O(MPX)接口。
地址空间:64MB x 6
数据总线宽度:外部8/16位
图形功能 视频显示控制器(1路视频输入和1路面板输出支持LVDS)
精灵引擎
捕获引擎单元(CMOS相机接口)
失真校正引擎 x 1通道(需要保密协议)
2D 绘图引擎
MIPI CSI-2 接口
JPEG 编解码器单元
音频功能 串行声音接口 x 4通道
瑞萨SPDIF接口
计时器功能 多功能16位计时器(MTU3)x 8通道,32位计时器 x 1通道
32位OS计时器 x 3通道
电机控制PWM定时器 x 8通道
看门狗定时器
实时时钟
连接功能 USB 2.0主机/功能模块 x 2个通道(主机或功能可选)
SD/MMC主机接口 x 2 通道(必须获得SD卡许可证)
NAND 闪存接口
以太网控制器(10Mbps/100Mbps传输,IEEE802.3 PHY接口MII和RMII)
SPI多I / O总线控制器x 1通道(最多可将两个具有多个I / O总线大小(单个/四个)的串行闪存连接到1通道/可与一个HyperFlash 存储器连接,直接从CPU支持)
HyperBus 控制器
Octa 内存控制器
具有16级FIFO(SCIF)x 5通道的串行通信接口(可以进行异步和时钟同步串行通信)
串行通信接口 x 2通道(智能卡接口,IrDA 1.0)
瑞萨串行外设接口 x 3通道
I2C 总线接口 x 4通道
控制器局域网(CAN)x 2通道(支持CAN-FD)
系统模拟功能 时钟脉冲发生器(CPG):内置PLL,最大32倍乘法,内置SSCG电路
直接内存访问控制器 x 16通道
中断控制器(使用® PrimeCell® 通用中断控制器[GIC-400])
A/D转换器(12位分辨率)x 8通道
调试界面
CoreSight 架构
JTAG 标准引脚布局
选配功能 动态可重新配置处理器(DRP)
安全功能(需要保密协议)
启动模式 启动模式0:从连接到CS0空间的内存(总线宽度:16位)启动
启动模式1:使用SD控制器从NAND闪存启动
启动模式2:使用MMC控制器从NAND闪存启动
启动模式3:从连接到SPI多I/O总线空间的串行NOR闪存(3.3V)启动
启动模式4:从连接到SPI多I/O总线空间的 OctaFlash 启动
启动模式5:从连接到SPI多I/O总线空间的 HyperFlash 启动
启动模式6:从连接到 OctaFlash 空间的 OctaFlash 启动
启动模式7:从连接到 HyperFlash 空间的 HyperFlash 启动
掉电模式 睡眠模式
软件待机模式
深度待机模式
模块待机模式

引脚数/内存大小阵容:

SRAM

4096KB
引脚
封装
176
LFBGA
256
LFBGA
272
LFBGA
324
FBGA

框图:

Block Diagram

*Arm,Cortex,CoreLink和CoreSight是Arm Limited的注册商标或商标。

CAN(控制器局域网):由德国Robert Bosch GmbH开发的汽车网络规范。

此处提及的产品或服务的所有其他名称均为其各自所有者的商标或注册商标。


DRP 技术与应用

瑞萨电子的DRP技术是内置于所选RZ系列MPU中的专用硬件,可将图像处理算法显着加速多达10倍以上。 该技术同时结合了硬件解决方案的高性能以及CPU的灵活性和扩展能力。

了解更多有关DRP技术的信息

用于RZ/A2M MPU的DRP库

1:51
DRP协处理器可加速实时视频串流中的二维条形码检测,提取,数据矩阵插值和URL解码。
2:17
DRP协处理器可通过预先验证的DRP库来加速虹膜检测和提取,以实现更快,更可靠的身份验证。
2:05
仅在RZ / A2M MPU中处理与CPU相比,DRP协处理器将Canny边缘检测的速度提高了十倍以上。
1:51
DRP协处理器可加速实时视频串流中的二维条形码检测,提取,数据矩阵插值和URL解码。
2:17
DRP协处理器可通过预先验证的DRP库来加速虹膜检测和提取,以实现更快,更可靠的身份验证。
2:05
仅在RZ / A2M MPU中处理与CPU相比,DRP协处理器将Canny边缘检测的速度提高了十倍以上。
1:51
DRP协处理器可加速实时视频串流中的二维条形码检测,提取,数据矩阵插值和URL解码。
2:17
DRP协处理器可通过预先验证的DRP库来加速虹膜检测和提取,以实现更快,更可靠的身份验证。
2:05
仅在RZ / A2M MPU中处理与CPU相比,DRP协处理器将Canny边缘检测的速度提高了十倍以上。

相关视频

4:41
瑞萨RZ/A2M微处理器基于ARMCortex®-A9处理器和业界领先的4MB片上存储器提供了创新的架构。
4:27
DRP结合了软件可重新编程性和硬件速度。
4:41
瑞萨RZ/A2M微处理器基于ARMCortex®-A9处理器和业界领先的4MB片上存储器提供了创新的架构。
4:27
DRP结合了软件可重新编程性和硬件速度。
4:41
瑞萨RZ/A2M微处理器基于ARMCortex®-A9处理器和业界领先的4MB片上存储器提供了创新的架构。
4:27
DRP结合了软件可重新编程性和硬件速度。

You can find an explanation of orderable part numbers here.

 

Resources for Software and Hardware

Title Description
My Renesas Create a My Renesas account to use our tool download services, receive e-newsletter/update notifications, and take advantage of our other services.
e-learning Information for studying and learning about microcontrollers and microprocessors.
FAQ Frequently asked questions and useful hints for development.
Forum A forum and community site to share technical information, questions and opinions with others who use Renesas products.

 

Resources for Software and Hardware

Title Description
e2 studio Renesas eclipse embedded studio, known as e² studio, is a complete development and debug environment based on the popular Eclipse CDT project.

Resources for Software

Title Description
Register definition To be able to use as specified variables, this iodefine.h is defined the peripheral I/O registers.

 

Hardware Design Support

Title Description
IBIS/BSDL IBIS standard simulation data is required for high-speed board design and can be used to run simulations to examine and troubleshoot issues such as waveform reflection, ringing, and so on, before producing the actual board. BSDL is a data input format supported by most IEEE 1149.1 (JTAG)-compliant tools. The automatic test pattern generation (ATPG) and automatic test equipment functions of these tools facilitate testing.
Oscillation circuit characteristics Please search for your resonator on its manufacturer's site linked below. If you require optimal oscillation circuit constants for your particular system, please ask the manufacturer of the oscillator.

For main clock resonators:
KYOCERA: Click for oscillation evaluation result.
Circuit CAD data, board CAD data Circuit diagram CAD data and substrate CAD data are offered. Please use it by all means.
您可以使用下方的筛选器来筛选样例程序和应用手册。

Action Needed

Disclaimer:

The information contained herein has been provided by a member of Renesas Partners. This information is provided on the Renesas website provided for convenience and informational purposes only. Renesas is not responsible for the contents of this page or any changes or updates to the information posted on this page. Certain links provided herein permit you to leave this site and enter non-Renesas sites. These linked sites are not under control of Renesas. Renesas is not responsible for the contents of any linked site or any changes or updates to such sites. These links are provided for convenience and informational purposes only. The inclusion of any link does not imply endorsement by Renesas of any linked site.

Renesas's Publication of information regarding third-party products or services does not constitute an endorsement regarding the suitability of such products or services or a warranty, representation or endorsement of such products or services either alone or in combination with any of Renesas's product or service.