瑞萨电子领先的射频计时产品组合包括为超低相位噪声和杂散性能量身打造的器件。 此类基于射频锁相环的器件支持射频单元同步、抖动衰减、符合 JESD204B/C 标准的时钟信号的生成,以及本地振荡器时钟的合成。 射频缓冲器具有超低附加相位噪声,是对具有信号分布功能的锁相环型器件的补充。

下载: RF Timing Family Product Overview (PDF)

单芯片射频同步器件

业界首款单芯片射频同步器件整合了数字锁相环 (DPLL) 和高性能射频锁相环。 此类器件支持精确计时协议 (PTP、IEEE 1588)、同步以太网和 JESD204B/C,简化了无线基础设施射频的高精度频率和相位同步设计。 此类器件可实现多个独立频域的频率生成和时钟抖动衰减(例如物理层以太网以及符合 JESD204B/C 的射频时钟)。 支持的同步标准包括 IEEE 1588-2019 和作为电信级从时钟 (T-TSC) 一部分的符合 ITU-T G.8273.2 C 类的 ITU-T 同步以太网 (SyncE),以及 G8262.1 增强型同步器件时钟 (eSEC)。 其集成式锁相环会产生多个低相位噪声和低杂散时钟来作为 DAC/ADC 电路的参考,以实现最佳 ADC/DAC 转换。 为了使频率、相位和当天的时间同步,可使用 1PPS 输入信号。 当相位由外部 IEEE 1588 软件堆栈设定或或由软件伺服作为 DCO 直接控制时,此类器件也可用作 PTP 硬件时钟。 其频率转换能力包括大范围的输入和输出频率。

行业领先的 JESD204B/C 时钟抖动衰减器

瑞萨电子针对需要低相位噪声时钟的生成和相位管理的应用,提供高性能 JESD204B/C 抖动衰减器。 此类器件通常作为集成式和独立式 A/D 和 D/C 转换器电路的中央、符合 JESD204B/C 要求的时钟源和 SYSREF 信号使用。 双级锁相环架构支持抖动衰减和频率的生成。 凭借高达 6GHz 的时钟频率、小于 80fs RMS 的相位噪声和 90dB 的杂散衰减,此类器件可在任何数据采样应用中实现最佳的系统性能。 高信号扇出、灵活的差分 I/O、信号相位操作函数,以及输入监控/切换功能是对出色的 AC 性能的补充。

射频合成器

射频合成器会在宽泛、可配置和连续的频率范围内生成一到两个射频参考时钟信号。 内部锁相环使用分数或整数反馈来支持不同时钟频率所需的应用。 所需的输出频率由串行接口进行数字化设定。 输出相位噪声低至 35fsRMS(整数反馈)和 66fsRMS(分数反馈)。 支持的最高输出频率为 18GHz。 射频合成器通常在射频应用中作为上/下转换器电路的参考时钟器件,并作为 ADC/DAC 设备的灵活频率源在数据采样应用中使用。

低加性相位噪声射频缓冲器

瑞萨电子的 RF 缓冲器支持高达 3000MHz 的频率,能够扩展射频同步器、JESD204B/C 时钟抖动衰减器和 RF 合成器的扇出。 单通道和双通道射频缓冲器使用硅锗 (SiGe) 技术,能够最大限度地减少加性相位噪声和传播延迟随温度变化的问题。 瑞萨电子可提供全球首款完全支持高速 JESD204B/C 时钟的射频缓冲器。 射频缓冲器可为器件时钟和同步信号 (SYSREF) 提供独立的信号路径。 可配置的相位延迟、分频器以及多芯片相位同步能够为系统和板设计提供最大的灵活性。 其它特性还包括超低加性相位噪声、高频性能、低输出偏差和出色的通道隔离。

关于 JESD204B/C 时钟

JESD204B/C 时钟被用于采用 JESD204B 和 JESD204C 高速串行接口的系统中。 如今,在第四次迭代中,JESD204C 标准定义了每通道最高 32Gbps 的通道速率,并支持谐波帧时钟和确定的延迟。 在之前的多个 JESD204 版本中,帧时钟是系统中的绝对计时参考。 通常情况下,帧时钟和数据转换器采样时钟相同,而这会限制系统的灵活性,使多器件同步变得异常复杂。 在 JESD204B/C 中,器件时钟是系统中每个器件的计时参考。 瑞萨电子 JESD204B/C 时钟抖动衰减器和射频同步器可为这些计时信号提供高质量的信号源,从而实现出色的系统性能和可靠性。

description文档

文档标题 language 类型 降序排列 文档格式 文件大小 日期
其他
RF Timing Family Product Overview 概览 PDF 331 KB
Timing Solutions Products Overview 概览 PDF 906 KB