発行日: 2016年9月27日

# **RENESAS TECHNICAL UPDATE**

〒135-0061 東京都江東区豊洲 3-2-24 豊洲フォレシア ルネサス エレクトロニクス株式会社

問合せ窓口 http://japan.renesas.com/contact/

E-mail: csc@renesas.com

製品	品分類	システムLSI	発行番号	TN-RIN-A	011B/J	Rev.	第2版	
題名	(Rev.8.0	M3 シリーズ ユーザーズ・マニュアル 周: 00→Rev.9.00) T内容:誤記訂正、新規機能追加など	情報分類	技術情報				
適用			対象ロット等		R-IN32M3 シリーズ ユーザーズ・マニュア	ル周辺機能	七編	
製品	下記参照	Z.	全ロット	関連資料	• R-IN32M3-EC • R-IN32M3-CL Rev.9.00 (R18UZ0006JJ0900)			

R-IN32M3 シリーズ ユーザーズ・マニュアル周辺機能編・R-IN32M3-EC・R-IN32M3-CL Rev.9.00 (R18UZ0006JJ0900) をリリースいたしました。その改定内容を第 2 版として全て記載し直しました。詳細については「2. 改訂内容」を参照願います。なお、"※要注意"マークがついている項目は、デバイスを動作させる上で重要な項目ですので、ご確認をお願い致します。

#### 1 適用製品

V=7114X HH			
製品分類		マーク型名	<b>製品型名</b>
	旧製品	MC-10287F1	MC-10287F1-HN4-A
R-IN32M3-EC		WC-10207F1	MC-10287F1-HN4-M1-A
R-INSZIVIS-EC	現行品	MC-10287BF1	MC-10287BF1-HN4-A
		WC-10207 BF 1	MC-10287BF1-HN4-M1-A
	旧製品	D60510F1	UPD60510F1-HN4-A
R-IN32M3-CL		D00310F1	UPD60510F1-HN4-M1-A
R-IN32IVI3-CL	現行品	D60510BF1	UPD60510BF1-HN4-A
		D00310Bi 1	UPD60510BF1-HN4-M1-A

#### 2 改訂内容

(1/5)

No	訂正箇所(Rev9.00 見出し番号)	該当ページ (Rev9.00 番号)	内容	2 版 追加
1	2. クロック機能/リセット機能	p.2-1	補足	*
2	2.1.1 内部クロックの定義	p.2-1	補足	*
3	2.1.2 クロック構成図	p.2-2	誤記訂正	*
4	2.2.2 クロック制御レジスタ (CLKGTD0, CLKGTD1)	p.2-4	誤記訂正	*
5	2.3.2 (5) リセット出力 (RSTOUTZ 出力)	p.2-7	誤記訂正	*
6	2.3.4 (1) ソフトウェア・リセット・レジスタ (SFTRES1)	p.2-10	表記変更	*
7	3. CPU/内蔵 RAM	p.3.1	補足	*
8	3.4.2 リード・バッファ機能	p.3-3	誤記訂正	
9	3.5 内蔵データ RAM	p.3-4	補足	*
10	3.6 バッファ RAM	p.3-5	誤記訂正	*
11	4. バス構成	p.4-1	誤記訂正	
12	6.2 セマフォ	p.6-1	誤記訂正	*
13	6.6 サービス・コール	<b>-</b> .	表記変更	*
14	7. ギガビット・イーサネット MAC	p.7-1.	表記変更	*
15	7.1.1 イーサネット・インタフェースの構成	p.7-2	表記変更	*
16	7.3.1 (3) ギガビット・イーサネット MAC 制御レジスタ	p.7-4, 7-5	誤記訂正	*
17	7.3.1 (3) ギガビット・イーサネット MAC 制御レジスタ	p.7-5	表記変更	*
18	7.3.1 (4) ハードウェア・ファンクション・コール・レジスタ	p.7-5	表記変更	
19	7.3.2.1 MAC セレクト・レジスタ	p.7-6	誤記訂正	
20	7.3.3.1 MDC クロック選択レジスタ(MDCCFG)	p.7-7	誤記訂正	*
21	7.3.4.1 MIIM レジスタ(GMAC_MIIM)	p.7-9	表記変更	*
22	7.3.4.2 TX ID レジスタ(GMAC_TXID)	p.7-10	補足	*
23	7.3.4.3 TX RESULT レジスタ(GMAC_TXRESULT)	p.7-10	表記変更	*
24	7.3.4.4 MODE レジスタ(GMAC_MODE)	p.7-11	補足	*
25	7.3.4.5 RX MODE レジスタ(GMAC_RXMODE)	p.7-11	表記変更	*
26	7.3.4.6 TX MODE レジスタ(GMAC_TXMODE)	p.7-13	誤記訂正	
27	7.3.4.6 TX MODE レジスタ(GMAC_TXMODE)	p.7-14	表記変更	*
28	7.3.4.7 RESET レジスタ(GMAC_RESET)	p.7-15	補足	*



No	訂正箇所(Rev9.00 見出し番号)	該当ページ	内容	(2
INO		(Rev9.00 番号)	四谷	追
29	7.3.4.8 PAUSE パケットデータレジスタ(GMAC_PAUSEn)	p.7-15	補足	1
30	7.3.4.9 RX FLOW CONTROL レジスタ(GMAC_FLWCTL)	p.7-17	補足	1
31	7.3.4.10 PAUSE パケットレジスタ(GMAC_PAUSPKT)	p.7-17	補足	7
32	7.3.4.11 MAC アドレス・レジスタ(GMAC_ADRnA, GMAC_ADRnB)	p.7-18	誤記訂正	7
33	7.3.4.12 RX FIFO ステータス・レジスタ(GMAC_RXFIFO)	p.7-19	補足	7
34	7.3.4.13 TX FIFO ステータス・レジスタ(GMAC_TXFIFO)	p.7-20	誤記訂正	7
35	7.3.4.14 TCPIPACC レジスタ(GMAC_ACC)	p.7-21	補足	7
36	7.3.4.15 RX MAC ENABLE レジスタ(GMAC_RXMAC_ENA)	p.7-21	補足	7
37	7.3.4.16 LPI モード制御レジスタ(GMAC_LPI_MODE)	p.7-22	補足	7
38	7.3.4.17 LPI CLIENT タイミング制御レジスタ(GMAC_LPI_TIMING)	p.7-22	誤記訂正	7
39	7.3.4.18 受信 Buffer 情報レジスタ(BUFID)	p.7-23	誤記訂正	7
40	7.3.5 ハードウェア・ファンクション・コールレジスタ	p.7-24	表記変更	
41	7.3.5.1 ハードウェア・ファンクション・システム・コールレジスタ (SYSC)	p.7-24	機能追加	
42	7.3.5.1 ハードウェア・ファンクション・システム・コールレジスタ (SYSC)	p.7-24	誤記訂正	٦,
43	7.3.5.2 ハードウェア・ファンクション・引数レジスタ(R4-7)	p.7-25	<u> </u>	Ť
44	7.3.5.3 ハードウェア・ファンクション・動作モード制御レジスタ (CMD)	p.7-26	機能追加	
45	7.3.5.4 ハードウェア・ファンクション・戻り値レジスタ(R0, R1)	p.7-26	補足	
10	7.3.5.5 ハードウェア・ファンクション・タイプレジスタ(CNTX TYPE0)	p.1-20	THIAC	+
46	7.3.5.6 ハードウェア・ファンケション・状態レジスタ (CNTX_STATO)	p.7-27,28	機能追加	
-0	7.3.5.6 ハードウェア・ファングション・状態レジスタ (CNTX_STATO) 7.4.1 ハードウェア・ファンクション	ρ. ι - Ζ ι , Ζ Ο	汲化坦川	
47	7.4.1.1 初期設定	p.7-29	機能追加	+-
47 48		p.7-29		7
+0	7.4.1.2 ハードウェア・ファンクション・コール発行処理フロー 7.4.1.3 Buffer Allocator	p.1-29	<b>识記訂止</b>	7
	7.4.1.3 Bullet Allocator 7.4.1.4 MAC DMA コントローラ			7
49	7.4.1.4 MAC DMA コントローラ 7.4.1.5 バッファ RAM DMA コントローラ	p.7-30~50	機能追加	
	7.4.2 割り込み機能			
50	7.4.1.1 初期設定	p.7-53	表記変更	+
51	7.4.3.1 送信処理用バッファの獲得	p.7-54	表記发史 誤記訂正	7
				_
52	7.4.3.2 送信データの作成	p.7-55	表記変更	7
53	7.4.2.1 初期設定	p.7-59	誤記訂正	
54	7.4.4.5 受信データ・フォーマット ※要注意	p.7-60	誤記訂正	-
55	7.4.4.5 受信データ・フォーマット <u>※要注意</u>	p.7-61	機能追加	-
56	8.3.1 (2) スイッチ・コンフィギュレーション・レジスタ	p.8-3	誤記訂正	
57	8.3.1(3) ラーニング・インタフェース・レジスタ	p.8-4	誤記訂正	7
58	8.3.2.1 イーサネット PHY LINK モード・レジスタ(ETHPHYLNK)	p.8-6	補足	7
59	8.3.2.1 イーサネット PHY LINK モード・レジスタ(ETHPHYLNK)	p.8-6	表記変更	7
60	8.3.3.5 入力ラーニング・ブロッキング・レジスタ (INPUT_LEARN_BLOCK)	p.8-14	誤記訂正	7
61	8.5.2 イーサネット・スイッチの初期化	p.8-98	誤記訂正	-
62	8.5.2 イーサネット・スイッチの初期化	p.8-99	誤記訂正	7
33	9. 非同期 SRAM MEMC(ROM/SRAM)	p.9-1	補足	7
64	9.2 (1) (a) SRAM, 外部 I/O 接続機能	p.9-2	誤記訂正	
65	9.2 (1) (b) ページ ROM 接続機能	p.9-2	誤記訂正	1
36	9.3.3 スタティック・メモリ制御レジスタ 0-3 (SMC0-SMC3)	p.9-8	誤記訂正	١,
67	9.3.5 ライト・イネーブル切り替えレジスタ(WREN)	p.9-12	表記変更	7
38	9.7 メモリ・アクセス・タイミング例	p.9-18~22	誤記訂正	Τ,
69	9.7 メモリ・アクセス・タイミング例	p.9-18	誤記訂正	-
70	9.7 メモリ・アクセス・タイミング例	p.9-22	<u> </u>	7
71	10. 同期式バースト・アクセス MEMC	p.10-1	誤記訂正	7
72	10.1 特徴	p.10-1 p.10-1	誤記訂正	+
73	10.1 特徴	p.10-1		_
		p.10-2 p.10-3	誤記訂正	7
74	10.2 制御レジスタ		誤記訂正	7
75 70	10.2.1 WAITZ選択レジスタ(WAITZSEL)	p.10-4	誤記訂正	
76	10.2.1 WAITZ選択レジスタ(WAITZSEL)	p.10-4	補足	
77	10.2.2 同期式バースト・アクセス MEMC 領域選択レジスタ(SMADSEL0-3)	p.10-7	誤記訂正	
78	10.2.4 同期式 バースト・アクセス MEMC 動作設定レジスタ(SMC352MD) ※要注意	p.10-9	誤記訂正	7
79	10.2.6 サイクル設定レジスタ(SET_CYCLE)	p.10-11	誤記訂正	7
80	10.2.8 同期式バースト・アクセス MEMC リフレッシュ設定レジスタ(REF_PERIOD0) <mark>※要注意</mark>	p.10-15	誤記訂正	7
31	10.2.10 同期式バースト・アクセス MEMC CSn モード・レジスタ (OPMODE0_n)	p.10-17	誤記訂正	7
32		p.10-18	誤記訂正	7
	10.3.1 バス・クロック選択機能 10.2.11 レジスタ設定手順	p.10-19	誤記訂正	7
33	10.3.1 ハス・プロック選択機能 10.2.11 レンスグ設定于順	p. 10 10	ᅈᅼᄓᄓ	,

**発行日**: 2016年9月27日

				(3/5)
No	訂正箇所(Rev9.00 見出し番号)	該当ページ (Rev9.00 番号)	内容	2 版 追加
85	10.3.4 ライト・イネーブル(WRZn)信号拡張機能	p.10-21	誤記訂正	*
86	10.3.5 リード・データ・タイミング制御	p.10-22	誤記訂正	*
87	10.3.6 (1) 接続例 1	p.10-23	誤記訂正	*
88	10.3.6 (2) 接続例 2	p.10-24	誤記訂正	*
89	10.3.6 (3) 接続例 3	p.10-25	表記変更	*
90	10.4.2 同期アクセス・タイミング	p.10-44	補足	
91	11. 外部マイコン・インタフェース	p.11-1	補足	
92	11.2.5 (2) HOSTIF バス制御レジスタ(HIFBCC)	p.11-18	表記変更	*
93	11.3.2 動作モードの選択	p.11-27	補足	*
94	11.3.4 (2) HOSTIF 同期 SRAM 制御レジスタ 0(HIFEXT0)	p.11-29	補足	
95	11.3.4 (3) HOSTIF 同期式 SRAM 制御レジスタ 1(HIFEXT1)	p.11-30	補足	
96	11.3.5 (1) 外部マイコンからのライト・アクセス(同期 SRAM シングル転送、 Address/Data 多重、ライト・ステータス)	p.11-31	誤記訂正	*
97	11.3.5 (2) 外部マイコンからのライト・アクセス(同期 SRAM シングル転送、 Address/Data 多重、ライト・ストローブ)	p.11-32	誤記訂正	*
98	11.3.5 (3) 外部マイコンからのリード・アクセス(同期 SRAM シングル転送、 Address/Data 多重)	p.11-33	誤記訂正	*
99	12.2.1 転送モード制御レジスタ(SFMSMD)	p.12-3	誤記訂正	*
100	12 章全体	p.12-1~29	誤記訂正	*
101	12.4.4 (1) 個別変換による ROM 読み出し	p.12-25	補足	*
102	12.4.4 (2) SPI バス・サイクル延長機能を用いた ROM 読み出し	p.12-26		*
103	12.4.4 (4) SPI バス・サイクル延長機能を用いた ROM 読み出し	p.12-27	補足	*
104	12.4.5 Deep Power-Down の自動解除	p.12-28		*
105	12.4.6 (3) 直接通信での SPI バス・サイクル生成	p.12-29		
106	13.1.1 概要	p.13-4	補足	
107	13.4.3.2 (4) チャネル・レジスタ・セット	p.13-21	補足	*
108	13.4.3.2 (4) チャネル・レジスタ・セット	p.13-25	誤記訂正	*
109	13.4.3.2 (4) チャネル・レジスタ・セット	p.13-32		<del>*</del>
110	13.4.3.2 (4) チャネル・レジスタ・セット	p.13-33	表記変更	*
111	13.4.4.2 (4) チャネル・レジスタ・セット	p.13-59	誤記訂正	*
112	13.4.5 DMA 転送インタフェース信号制御レジスタ (DMAIFC0,DMAIFC1,RTDMAIFC)	p.13-80	誤記訂正	<del>  ^</del>
113	13.4.5 DMA 転送インタフェース信号制御レジスタ (DMAIFC0,DMAIFC1,RTDMAIFC)	p.13-81	誤記訂正	<del> </del> ★
114	13.4.5 DMA 転送インタフェース信号制御レジスタ (DMAIFC0,DMAIFC1,RTDMAIFC)	p.13-82	誤記訂正	<del>*</del>
115	13.4.6 DMA トリガ要因選択レジスタ(DTFRn, RTDTFR)	p.13-85	誤記訂正	<del>  ^</del>
116	13.4.6 DMA トリガ要因選択レジスタ(DTFRn, RTDTFR)	p.13-88	誤記訂正	<del>*</del>
117	13.5.1 BUSCLK 同期	p.13-89	誤記訂正	<b>★</b>
118	13.5.2 転送要求とアクノリッジ	p.13-89	表記変更	<b>★</b>
119	13.7.1 レジスタ・モードとリンク・モードの選択	p.13-09 p.13-91	誤記訂正	*
120	13.7.2 (1) レジスタ・モードとりファ・モードの医療	p.13-91		
121	13.7.2 (1) レンスタ・モートの動TFフロー   13.7.2 (2) レジスタの設定	p.13-94 p.13-96	誤記訂正	<b>★</b>
			誤記訂正	-
122 123	13.7.2 (3) レジスタの設定例	p.13-98 p.13-99	誤記訂正	*
123	13.7.2 (3) レジスタの設定例   13.7.3 (1) リンク・エードの動作フロー		誤記訂正	*
124	13.7.3 (1) リンク・モードの動作フロー   13.7.3 (2) レジスタ設定	p.13-102		_
	` '	p.13-103		*
126	13.8.3 (2) エッジ検出   13.8.3 (2) エッジ検出   13.8.3 (2) エッジ検出	p.13-122	誤記訂正	*
127	13.8.3 (3) レベル検出   13.8.4 DMA スカノリッジ出力機能	p.13-123	誤記訂正	*
128	13.8.4 DMA アクノリッジ出力機能	p.13-124	表記変更	*
129	13.8.4 (1) DMA 転送要求の要因ごとのアクノリッジ信号モード指定	p.13-125	誤記訂正	*
130	13.8.4 (2) パルス出力	p.13-126	表記変更	*
131	13.8.4 (3) レベル出力	p.13-127	補足 # D	*
132	13.8.4 (4) バス・サイクル出力	p.13-128	補足	*
133	13.8.7 強制掃き出し機能	p.13-134	誤記訂正	*
134	13.9.1 設定例 1 (レジスタ・モード、シングル転送モード、ハードウエア・トリガ)	p.13-142	誤記訂正	*
135	13.9.2 設定例 2 (レジスタ・モード、ブロック転送モード、ソフトウェア・トリガ)	p.13-145	誤記訂正	*
136	13.9.2 設定例 2 (レジスタ・モード、ブロック転送モード、ソフトウェア・トリガ)	p.13-146	誤記訂正	*
137	13.9.3 設定例3 (レジスタ・モード:連続実行、ブロック転送モード、ソフトウェア・トリガ)	p.13-148	誤記訂正	*
138	14.1 TAUJ2 の特徴	p.14-1	表記変更	*
139	14.1 TAUJ2 の特徴	p.14-2	誤記訂正	*
140	14.3.2 (1) TAUJ2 プリスケーラ・クロック選択レジスタ(TAUJ2TPS)	p.14-12	表記変更	*
141	14.3.3 (2) TAUJ2 チャネル・カウンタ・レジスタ(TAUJ2CNTm)	p.14-15	表記変更	*
142	14.3.3 (3) TAUJ2 チャネル・モード OS レジスタ(TAUJ2CMORm)	p.14-19	補足	*



**発行日**: 2016 年 9 月 27 日

No	訂正箇所(Rev9.00 見出し番号)	該当ページ (Rev9.00 番号)	内容	2 版 追力
143	14.5.1 チャネル連動動作ルール	p.14-31	表記変更	*
144	14.7.5 (8) オーバフロー割り込みの出力方法 (b) ブロック図	p.14-71	表記変更	*
145	15. ウインドウ・ウォッチドッグ・タイマ A(WDTA)	p.15-1	表記変更	*
146	15.1 WDTA の特徴	p.15-1	表記変更	*
147	15.2 機能概要	p.15-2	表記変更	*
148	16. アシンクロナス・シリアル・インタフェース J(UARTJ)	p.16-1	表記変更	*
149	16.1 UARTJn の特徴	p.16-1	表記変更	*
150	16.1 UARTJn の特徴	p.16-2	誤記訂正	*
151	16.4 (2) UARTJn 制御レジスタ 1(URTJnCTL1)	p.16-9	誤記訂正	
152	16.4 (5) UARTJn ステータス・レジスタ 0(URTJnSTR0)	p.16-15	補足	
153	16.4 (6) UARTJn ステータス・レジスタ 1(URTJnSTR1)	p.16-16	補足	
154	16.4 (6) UARTJn ステータス・レジスタ 1(URTJnSTR1)	p.16-17	補足	
155	16.5.2 (1) 受信エラー発生時の INTUAJnTIR	p.16-29	誤記訂正	*
156	16.5.3 ステータス割り込み要求 INTUAJnTIS ※要注意	p.16-31	誤記訂正	
157	16.6.6 (2) 受信の開始と停止	p.16-47	補足	
158	16.7 ボー・レート・ジェネレータ	p.16-54	補足	
159	17. クロック同期シリアル・インタフェース H (CSIH)	p.17-1	表記変更	*
60	17.1 CSIH の特徴	p.17-1	表記変更	*
61	17.1 CSIH の特徴	p.17-2	誤記訂正	*
62	17.3 CSIH 制御レジスタ	p.17-14	誤記訂正	*
63	17.3 (4) CSIH ステータス・レジスタ 0(CSIHnSTR0)	p.17-16	表記変更	*
64	17.3 (6) CSIH メモリ制御レジスタ 0(CSIHnMCTL0)	p.17-19	誤記訂正	*
65	17.3 (10) CSIH コンフィギュレーション・レジスタ x(CSIHnCFGx)	p.17-27	表記変更	*
166	17.3 (10) CSIH コンフィギュレーション・レジスタ x(CSIHnCFGx)	p.17-28	補足	*
167	17.3 (10) CSIH コンフィギュレーション・レジスタ x(CSIHnCFGx)	p.17-29	表記変更	*
68	17.3 (10) CSIH コンフィギュレーション・レジスタ x(CSIHnCFGx)	p.17-30	表記変更	*
69	17.3 (10) CSIH コンフィギュレーション・レジスタ x(CSIHnCFGx)	p.17-31	補足	7
70	17.3 (14) CSIH ハーフ・ワード・アクセス用受信データ・レジスタ 0 (CSIHnRX0H)	p.17-36	誤記訂正	4
71	17.4.2 (2) マスタ 1、スレーブ 2 の場合	p.17-40	表記変更	4
72	17.4.3 (1) コンフィギュレーション・レジスタ	p.17-42	誤記訂正	*
73	17.4.14 ループ・バック・モード	p.17-81	誤記訂正	*
74	18. I2C バス(IICB)	p.18-1	表記変更	4
75	18.1 IICB の特徴	p.18-1	表記変更	4
176	18.1 IICB の特徴	p.18-1	誤記訂正	4
177	18.3 (6) (a) IICBnWL, IICBnWH レジスタによる転送クロック設定方法	p.18-16	誤記訂正	
178	18.4.1 端子構成	p.18-30	誤記訂正	*
79	18.6.1(4) シングル転送モード(スレーブ送信)の通信例	p.18-44	補足	4
80	18.9.1 (1) シングル転送モード時のマスタ動作設定手順	p.18-119	誤記訂正	
81	18.9.1 (2) シングル転送モード時のスレーブ動作設定手順	p.18-120	誤記訂正	7
82	18.9.2 (1) 通信予約機能中可 (ICBnCTL1.IICBnSLRS ビット=0) 時のシングル転送モード設定手順	p.18-123	誤記訂正	
83	18.9.2 (1) 通信予約機能中可 (ICBnCTL1.IICBnSLRS ビット=0) 時のシングル転送モード設定手順	p.18-124	誤記訂正	
84	18.9.2 (2) 通信予約機能禁止 (ICBnCTL1.IICBnSLRS ビット=1) 時のシングル南送モート設定手順	p.18-125	補足	
85	18.9.2 (3) 通信予約機能中可 (IICBnCTL1.IICBnSLRS ビット=0) 時の連続送モード設定手順	p.18-127	補足	
86	18.9.2 (3) 通信予約機能中可 (IICBnCTL1.IICBnSLRS ビット=0) 時の連続送モード設定手順	p.18-128	補足	
87	18.9.2 (4) 通信予約機能禁止 (IICBnCTL1.IICBnSLRS ビット=1) 時の連続設士―下設定手順	p.18-129	補足	
88	18.9.2 (4) 通信予約機能禁止 (IICBnCTL1.IICBnSLRS ビット=1) 時の連続送モード設定手順	p.18-130	誤記訂正	
89	19. CAN コントローラ(FCN)	p.19-1	表記変更	+
90	19.1 FCN の特徴	p.19-1	表記変更	1
91	19.1 R-IN32M3 の FCN の特徴	p.19-2	誤記訂正	+
92	19.3.2 (1) FCNn グローバル・レジスタと FCNn モジュール・レジスタ	p.19-12	誤記訂正	1
93	19.5.2 (1) FCNn モジュール・マスク制御レジスタ(FCNnCMMKCTLaH, FCNnCMMKCTLaW)	p.19-32	誤記訂正	1
94	19.5.2 (3) FCNn モジュール最終エラー情報レジスタ(FCNnCMLCSTR)	p.19-41	誤記訂正	7
95	19.13.1 ボー・レートの設定条件	p.19-109	誤記訂正	7
96	19.14.1 初期化	p.19-116	補足	
97	19.14.2 メッセージの送信	p.19-132	補足	
98	20. CC-Link インタフェース	p.20-1	表記変更	7
99	20.1.2 CC-Link バス・サイズ制御レジスタ(CCBSC)	p.20-2	誤記訂正	+
	20.1.3 CC-Link バス・ブリッジ制御レジスタ 0(CCSMC0)	p.20-2	表記変更	4
200				_
201	20.1.4 CC-Link バス・ブリッジ制御レジスタ 1(CCSMC1)	p.20-2	表記変更	*
				_



**発行日**: 2016年9月27日

				(5/5
No	訂正箇所(Rev9.00 見出し番号)	該当ページ (Rev9.00 番号)	内容	2 版 追加
204	21.1 レジスター覧	p.21-2	表記変更	
205	21.3 IDCODE レジスタ(IDCODE)	p.21-3	表記変更	*
206	21.7 システム・プロテクト・コマンド・レジスタ (SYSPCMD)	p.21-7	表記変更	*
207	21.9.1 タイマ入力機能選択レジスタ (SELCNT)	p.21-10	表記変更	*
208	21.9.1 タイマ入力機能選択レジスタ (SELCNT)	p.21-11	表記変更	*
209	21.9.2 タイマ・トリガ要因レジスタ(TMTFR0-3)	p.21-15	誤記訂正	*
210	21.10.1 ノイズ・フィルタ設定レジスタ 0-3 (NFC0-3)	p.21-17	補足	*
211	21.11 外部割り込みモード・レジスタ 0, 1, 2 (INTM0, INTM1, INTM2)	p.21-21	誤記訂正	*
212	21.11 外部割り込みモード・レジスタ 0, 1, 2 (INTM0, INTM1, INTM2)	p.21-22	誤記訂正	*
213	21.12.2 トリガ同期式ポート要因レジスタ(RP0TFR-RP3TFR)	p.21-29	誤記訂正	*
214	21.14 CPU バス動作モード・レジスタ(CPUBUSMD)	p.21-31	表記変更	*
215	21.15 SRAM ブリッジ選択レジスタ(SRAMBRSEL)	p.21-32	機能追加	
216	22.1 JTAG インタフェース	p.22-1	誤記訂正	*
217	22.1 JTAG インタフェース	p.22-2	誤記訂正	*
218	22.1 JTAG インタフェース	p.22-3	誤記訂正	*

**発行日**: 2016 年 9 月 27 日

#### No.1 <u>2. クロック機能</u>

# 2章タイトルを変更

	V8.00	V9.00					
ページ	記載内容	ページ	改訂内容				
2	【2. クロック機能】	2-1	【2. クロック機能/リセット機能】				


# No.2 2.1.1 内部クロックの定義

#### LKOUT25M0-1 に注 3 を追加

	V8.00	V9.00				
ページ	記載内容	ページ	改訂内容			
2	【2.1.1 内部クロックの定義】 ・クロック信号 : CLKOUT25M0-1	2-1	【2.1.1 内部クロックの定義】 ・クロック信号 : CLKOUT25M0-1 <sup>注3</sup>			
2	注 1 2	2-1	注 1 2 3. CLKOUT25M0-1 端子は、R-IN32M3-CL 版のみ搭載しています。			

#### No.3 2.1.2 クロック構成図

#### 図 2.1 クロック構成図の内容を修正



#### No.4 <u>2.2.2 クロック制御レジスタ(CLKGTD0, CLKGTD1)</u>

#### bit13 のビット名を修正

	V8.00	V9.00				
ページ	記載内容	ページ	改訂内容			
	【2.2.2 クロック制御レジスタ(CLKGTD0, CLKGTD1)】 ・ビットフィールド図(13): GC2C0		【2.2.2 クロック制御レジスタ(CLKGTD0, CLKGTD1)】 ・ビットフィールド図(13): GCI2C0			
5	[13: GC2C0] I2C バス(I2C0)機能(1:動作 / 0:停止)	2–4	[13: GCI2C0] I2C バス(I2C0)機能(1:動作 / 0:停止)			

#### No.5 <u>2.3.2 (5) リセット出力(RSTOUTZ 出力)</u>

# 「表 2.1 リセット発生要因とリセット対象」の内容を修正

	V8.00									V9.00							
ページ				記載内容					ページ	改訂内容							
	【2.3.2 (5) リセット出力(RSTOUTZ 出力)】 [表 2.1 リセット発生要因とリセット対象]									【2.3.2 (5) リセット出 [表 2.1 リセット発生			- · <del>-</del>				
				リセ	ット対象	_					リセット対象						
	リセット発生要因	命令 RAM	PLL	CC-Link IE	CC-Link	EtherCAT	CPU の	その他の		リセット発生要因	命令 RAM	PLL	CC-Link IE	CC-Link	EtherCAT	CPU の	その他の
8	りセット光生委囚	データ RAM		Field Network <sup>注 1</sup>		2 2	デバッグ・	周辺回路	2-7		データ RAM		Field Network <sup>注 1</sup>		注2	デバッグ・	周辺回路
٥		バッファ RAM		パワーオンリセット			ユニット		2 /		バッファ RAM		パワーオンリセット			ユニット	
	PONRZ 端子	0	0	0	0	0	-	0		PONRZ 端子	0	0	0	0	0	_	0
	RESETZ 端子	-	0	0	0	0	-	0		RESETZ 端子	_	0	0	0	0	_	0
	HOTRESETZ 端子 <sup>注1</sup>	-	-	-	0	0	-	0		HOTRESETZ 端子 <sup>注1</sup>	_	-	_	0	_	-	0
						•				-			-	-			

#### No.6 <u>2.4 (1) ソフトウェア・リセット・レジスタ(SFTRES1)</u>

#### RSWDT の説明を修正

	V8.00	V9.00				
ページ	記載内容	ページ	改訂内容			
11	【2.3.4 (1) ソフトウェア・リセット・レジスタ(SFTRES1)】 [4: RSWDT] Watch Dog Timer 機能	2-10	【2.4 (1) ソフトウェア・リセット・レジスタ(SFTRES1)】 [4:RSWDT] Watch Dog Timer 機能用ソフトウェアリセット			

#### No.7 <u>3. CPU</u>

#### 表題の変更、説明を修正

	V8.00	V9.00			
ページ	記載内容	ページ 改訂内容			
12	【3. CPU】 <mark>ここ</mark> では、R-IN32M3 <mark>製品固有の情報</mark> について説明します。	3-1	【3. CPU/内蔵 RAM】 本章では、R-IN32M3 に内蔵している CPU および、内蔵 RAM の概要について説明します。		

# No.8 <u>3.4.2 リード・バッファ機能</u> リード・バッファ機能の説明を修正

	V8.00	V9.00			
ページ	記載内容	ページ	改訂内容		
14	【3.4.2 リード・バッファ機能】 リード応答時の 2bit ECC エラーは、AHB のエラー応答として扱うのと同時に、ECC エラー割り込みを 発生させる。		【3.4.2 リード・バッファ機能】 リード応答時の 2bit ECC エラーは、ECC エラー割り込みを発生させる。★		

#### No.9 3.5 内蔵データ RAM

# 内蔵データ RAM の説明を修正

	V8.00	V9.00			
ページ	記載内容	ページ	改訂内容		
15	【3.5 内蔵データRAM】 内蔵データ RAM は、512k バイトの RAM です。Header Endec と AHB の双方からのアクセスが可能 です。	3-4	【3.5 内蔵データRAM】 内蔵データ RAM は、512k バイトの RAM です。Header Endec (Communication-BUS)と AHB の双方 からのアクセスが可能です。		

#### No.10 <u>3.6 バッファ RAM</u>

#### バッファ RAM の説明を修正

	V8.00	V9.00				
ページ	記載内容	ページ	改訂内容			
16	【3.6 <b>バッファ RAM】</b> バッファ RAM は、64k バイトの RAM です。AHB および Communication-BUS からのアクセスが可能 です。		【3.6 <b>バッファ RAM】</b> バッファ RAM は、64k バイトの RAM です。Communication-BUS からのアクセスが可能です。			

### No.11 <u>4. バス構成</u>

#### 「表 4.1 R-IN32M3 の AHB 内部バス」に CC-Link を追加

	V8.00						V9.00											
ページ				記載	战内容				ページ				改訂	丁内容				
	【4. バス構成】 [表 4.1 R-IN32M3 の AHB 内部バス]							【4. バス構成】 [表 4.1 R-IN32M3 の AHB 内部バス]										
47	Ether MAC <sup>独 6</sup>	0	0	-	0	0	-	ラウンドロビン (alternate) <sup>注3</sup>	4-1	Ether MAC 12 6	0	0	-	0	0	-	ラウンドロビン (alternate) <sup>注3</sup>	
17	APB 内蔵 周辺機能 <sup>注 1</sup>	0	0	-	0	0	-	ラウンドロビン (alternate) <sup>注3</sup>		4-1	4-1	CC-Link <b>★</b>	0	0	-	0	0	_
								,		APB 内蔵 周辺機能 <sup>注1</sup>	0	0	-	0	0	-	ラウンドロビン (alternate) <sup>注3</sup>	
																	'	

#### No.12 <u>6.2 セマフォ</u>

#### セマフォの識別子数を修正

	V8.00	V9.00				
ページ	記載内容	ページ	改訂内容			
24	【 <b>6.2 セマフォ】</b> セマフォの識別子数は <mark>125</mark> 個搭載しています。		【6.2 セマフォ】 セマフォの識別子数は 128 個搭載しています。			

### No.13 <u>6.6 サービス・コール</u>

#### サービス・コールを削除

	V8.00	V9.00				
ページ	記載内容	ページ	改訂内容			
27	【6.6 サービス・コール】		(削除)			
~		_				
29						


# No.14 7. ギガビット・イーサネット MAC

#### 「R-IN32M3-CL」の CC-Link IE Field の機能説明を修正

	V8.00	V9.00		
ページ	記載内容	ページ	改訂内容	
30	【7. ギガビット・イーサネット MAC】 「R-IN32M3-EC」の EtherCAT スレーブ機能と、「R-IN32M3-CL」の CC-Link IE Field スレーブ機能に関しては、それぞれ「R-IN32M3-EC ユーザーズ・マニュアル」、「R-IN32M3-CL ユーザーズ・マニュアル」を参照してください。	7-1	【7. ギガビット・イーサネット MAC】 「R-IN32M3-EC」の EtherCAT スレーブ機能と、「R-IN32M3-CL」の CC-Link IE Field 機能に関しては、それぞれ「R-IN32M3-EC ユーザーズ・マニュアル」、「R-IN32M3-CL ユーザーズ・マニュアル」を 参照してください。	

#### No.15 7.1.1 イーサネット・インタフェースの構成

# 「図 7.2 イーサネット・インタフェース周辺構成図(R-IN32M3-CL)」の CC-Link IE Filed と Selector 間の I/F 機能を修正



# No.16 <u>7.3.1 (3) ギガビット・イーサネット MAC 制御レジスタ</u> MAC アドレス・レジスタのレジスタ名を修正

		V8.00				V9.00	
-ジ	記載内容					改訂内容	
	【7.3.1 (3) ギガビット・イーサネット MAC	: 制御レジスタ】			【7.3.1 (3) ギガビット・イーサネット MA(	C 制御レジスタ】	
	MAC アドレス・レジスタ 0A	GMAC_ADI 0A	4009 0100H		MAC アドレス・レジスタ 1A	GMAC_ADF:1A	4009 0100H
	MAC アドレス・レジスタ 0B	GMAC_ADI:0B	4009 0104H		MAC アドレス・レジスタ 1B	GMAC_ADF 1B	4009 0104H
	MAC アドレス・レジスタ 1A	GMAC_ADIR1A	4009 0108H		MAC アドレス・レジスタ 2A	GMAC_ADF 2A	4009 0108H
	MAC アドレス・レジスタ 1B	GMAC_ADI:1B	4009 010cH		MAC アドレス・レジスタ 2B	GMAC_ADF 2B	4009 010CH
	MAC アドレス・レジスタ 2A	GMAC_ADI 2A	4009 0110H		MAC アドレス・レジスタ 3A	GMAC_ADF3A	4009 0110H
	MAC アドレス・レジスタ 2B	GMAC_ADI 2B	4009 0114H		MAC アドレス・レジスタ 3B	GMAC_ADF:3B	4009 0114H
	MAC アドレス・レジスタ 3A	GMAC_ADI:3A	4009 0118H		MAC アドレス・レジスタ 4A	GMAC_ADF4A	4009 0118H
	MAC アドレス・レジスタ 3B	GMAC_ADI:3B	4009 011cH		MAC アドレス・レジスタ 4B	GMAC_ADF 4B	4009 011CH
	MAC アドレス・レジスタ 4A	GMAC_ADR4A	4009 0120H		MAC アドレス・レジスタ 5A	GMAC_ADF 5A	4009 0120H
	MAC アドレス・レジスタ 4B	GMAC_ADR4B	4009 0124H		MAC アドレス・レジスタ 5B	GMAC_ADF:5B	4009 0124H
	MAC アドレス・レジスタ 5A	GMAC_ADI:5A	4009 0128H		MAC アドレス・レジスタ 6A	GMAC_ADF 6A	4009 0128H
	MAC アドレス・レジスタ 5B	GMAC_ADR5B	4009 012cH		MAC アドレス・レジスタ 6B	GMAC_ADF:6B	4009 012CH
							<del></del>
	MAC アドレス・レジスタ 6A	GMAC_ADR6A	4009 0130H		MAC アドレス・レジスタ 7A	GMAC_ADI 7A	4009 0130H
	MAC アドレス・レジスタ 6B	GMAC_ADR6B	4009 0134H		MAC アドレス・レジスタ 7B	GMAC_ADI 7B	4009 0134H
34	MAC アドレス・レジスタ 7A	GMAC_ADR7A	4009 0138H	7-4	MAC アドレス・レジスタ 8A	GMAC_ADI 8A	4009 0138H
35	MAC アドレス・レジスタ 7B	GMAC_ADR7B	4009 013CH	7-5	MAC アドレス・レジスタ 8B	GMAC_ADI 8B	4009 013CH
00	MAC アドレス・レジスタ 8A	GMAC_ADR8A	4009 0140H	, ,	MAC アドレス・レジスタ 9A	GMAC_ADI 9A	4009 0140H
	MAC アドレス・レジスタ 8B	GMAC_ADR8B	4009 0144H		MAC アドレス・レジスタ 9B	GMAC_ADI 9B	4009 0144H
	MAC アドレス・レジスタ 9A	GMAC_ADR9A	4009 0148H		MAC アドレス・レジスタ 10A	GMAC_ADI 10A	4009 0148H
	MAC アドレス・レジスタ 9B	GMAC_ADR9B	4009 014CH		MAC アドレス・レジスタ 10B	GMAC_ADI 10B	4009 014CH
	MAC アドレス・レジスタ 10A	GMAC_ADR10A	4009 0150H		MAC アドレス・レジスタ 11A	GMAC_ADI 11A	4009 0150H
	MAC アドレス・レジスタ 10B	GMAC_ADR10B	4009 0154H		MAC アドレス・レジスタ 11B	GMAC_ADI 11B	4009 0154H
	MAC アドレス・レジスタ 11A	GMAC_ADR11A	4009 0158H		MAC アドレス・レジスタ 12A	GMAC_ADI 12A	4009 0158H
	MAC アドレス・レジスタ 11B	GMAC_ADI:11B	4009 015cH		MAC アドレス・レジスタ 12B	GMAC_ADI 12B	4009 015cH
	MAC アドレス・レジスタ 12A	GMAC_ADR12A	4009 0160H		MAC アドレス・レジスタ 13A	GMAC_ADI 13A	4009 0160H
	MAC アドレス・レジスタ 12B	GMAC_ADR12B	4009 0164H		MAC アドレス・レジスタ 13B	GMAC_ADI 13B	4009 0164H
	MAC アドレス・レジスタ 13A	GMAC_ADR13A	4009 0168H		MAC アドレス・レジスタ 14A	GMAC_ADI 14A	4009 0168H
	MAC アドレス・レジスタ 13B	GMAC_ADR13B	4009 016CH		MAC アドレス・レジスタ 14B	GMAC_ADI 14B	4009 016CH
	MAC アドレス・レジスタ 14A	GMAC_ADR14A	4009 0170H		MAC アドレス・レジスタ 15A	GMAC_ADI 15A	4009 0170H
	MAC アドレス・レジスタ 14B	GMAC_ADR14B	4009 0174H		MAC アドレス・レジスタ 15B	GMAC_ADI 15B	4009 0174H
	MAC アドレス・レジスタ 15A	GMAC_ADR15A	4009 0178H		MAC アドレス・レジスタ 16A	GMAC_ADI 16A	4009 0178H
	MAC アドレス・レジスタ 15B	GMAC_ADR 15B	4009 017CH		MAC アドレス・レジスタ 16B	GMAC_ADI 16B	4009 017CH

#### No.17 7.3.1 (3) ギガビット・イーサネット MAC 制御レジスタ

#### LPI モード制御レジスタ、LPI CLIENT タイミング制御レジスタ用の注削除

	V8.00	V9.00				
ページ	記載内容	ページ	改訂内容			
35	【7.3.1 (3) ギガビット・イーサネット MAC 制御レジスタ】 LPI モード制御レジスタ <sup>注</sup> LIP CLIENT タイミング制御レジスタ <sup>注</sup> 注 イーサネット・スイッチが LPI モードに対応していないため、MACSEL の値が"0000 0002H"の場合のみ有効です。	7–5	【7.3.1 (3) ギガビット・イーサネット MAC 制御レジスタ】 LPI モード制御レジスタ LPI CLIENT タイミング制御レジスタ (削除)			

# No.18 <u>7.3.1 (4) ハードウェア・ファンクション・コール・レジスタ</u>

#### レジスタ名の修正、レジスタの追加

	V8.00			V9.00							
ページ	記載は	内容		ページ	改訂内	改訂内容					
	【7.3.1 (4) ハードウェア・ファンクション・コール・レ	ジスタ】			【7.3.1 (4) ハードウェア・ファンクション・コール・レジ	ジスタ】					
	レジスタ名	略号	アドレス		レジスタ名	略号	アドレス				
	ハードウェア・ファンクション・コマンドレジスタ	SYSC	4008 F000H		ハードウェア・ファンクション・システムコールレジスタ	SYSC	4008 F000H				
	ハードウェア・ファンクション・引数レジスタ 4	R4	4008 F004H		ハードウェア・ファンクション・引数レジスタ 4	R4	4008 F004H				
	ハードウェア・ファンクション・引数レジスタ 5	R5	4008 F008H		ハードウェア・ファンクション・引数レジスタ 5	R5	4008 F008H				
	ハードウェア・ファンクション・引数レジスタ 6	R6	4008 F00CH		ハードウェア・ファンクション・引数レジスタ 6	R6	4008 F00CH				
35	ハードウェア・ファンクション・引数レジスタ 7	R7	4008 F010H	7–5	ハードウェア・ファンクション・引数レジスタ7	R7	4008 F010H				
	ハードウェア・ファンクション・戻り値レジスタ 0	R0	4008 F020H		ハードウェア・ファンクション・動作モード制御レジスタ	CMD	4008 F014H				
	ハードウェア・ファンクション・戻り値レジスタ 1	R1	4008 F024H		ハードウェア・ファンクション・戻り値レジスタ 0	R0	4008 F020H				
					ハードウェア・ファンクション・戻り値レジスタ 1	R1	4008 F024H				
					ハードウェア・ファンクション・タイプレジスタ	CNTX_TYPE0	04008 0000H				
					ハードウェア・ファンクション・状態レジスタ	CNTX STATO	04008 0008H				
						•					

# No.19 <u>7.3.2.1 MAC セレクト・レジスタ</u>

#### 選択値を修正

	V8.00	V9.00			
ページ	記載内容	ページ	改訂内容		
	【 <b>7.3.2.1 MAC セレクト・レジスタ】</b> [2-0: MAC2-MAC0] <mark>010</mark> 注3	7–6	【7.3.2.1 MAC セレクト・レジスタ】 [2-0: MAC2-MAC0] 011 注 3★		

### No.20 <u>7.3.3.1 MDC クロック選択レジスタ(MDCCFG)</u>

# 注意 2 の説明を修正

	V8.00		V9.00	
ページ	記載内容	ページ	改訂内容	
37	【7.3.3.1 MDC クロック選択レジスタ(MDCCFG)】 注意 2. 本レジスタの設定は、MACSEL レジスタの値が"0000 0000H"または"0000 0002H"の時の み有効です。	7-7	【7.3.3.1 MDC クロック選択レジスタ(MDCCFG)】 注意 2. 本レジスタの設定は、MACSEL レジスタの値が"0000 0000H"または"0000 0003H"の時の み有効です。	

#### No.21 <u>7.3.4.1 MIIM レジスタ(GMAC\_MIIM)</u>

#### Write 時、Read 時、注意、注の説明を修正

	V8.00		V9.00	
ページ	記載内容	ページ	改訂内容	
	【7.3.4.1 MIIM レジスタ(GMAC_MIIM)】 1. Write オペレーションの開始: bit26 = 1、bit25-21 に PHY アドレス、bit20-16 に PHY のレジスタアドレス、bit15-0 に Write データを設定		【7.3.4.1 MIIM レジスタ(GMAC_MIIM)】  1. Write オペレーションの開始: RWDV ビット = 1、PHYADDR4-0 ビットに PHY アドレス、REGADDR4-0 ビットに PHY のレジスタアドレス、DATA15-0 ビットに Write データを設定	
39	4. Read オペレーションの開始: bit26 = 0、bit25-21 に PHY アドレス、bit20-16 に PHY のレジスタアドレスを設定	7-9	4. Read オペレーションの開始: RWDV ビット = 0、PHYADDR4-0 ビットに PHY アドレス、REGADDR4-0 ビットに PHY のレジスタアドレスを設定 注意 本レジスタは、MAC セレクト・レジスタ(MACSEL) で設定されたマネージメントインタフェースに	
	注意 MIIM レジスタは、MAC セレクト・レジスタ(MACSEL)の値が"0000 0000H"または"0000 0002H"の場合のみ有効です。その他の場合、書き込みは無効で読み出す値は不定です。		おいて有効です。その他の場合、書き込みは無効で読み出す値は不定になります。	
	注1 リセット <mark>直後の</mark> RWDV ビットは1 <mark>を示していますが、DATA15-0 ビットが</mark> 有効な値 <mark>を示しているわけ</mark> ではありません。オペレーションの開始処理(レジスタへの Write)を行うことで、正常なステータスを示すようになります。		注 リセット解除後は RWDV ビット = 1 になりますが、このときの DATA15-0 ビットは有効な値ではありません。RWDV ビットでステータスを確認する場合は、必ずオペレーションの開始処理を行うことで、正常なステータスを確認できます。	

#### No.22 <u>7.3.4.2 TX ID レジスタ(GMAC\_TXID)</u>

# TX ID レジスタの説明を追加

	V8.00		V9.00	
ページ	記載内容	ページ	改訂内容	
40	【7.3.4.2 TX ID レジスタ(GMAC_TXID)】 (記載なし)		【7.3.4.2 TX ID レジスタ(GMAC_TXID)】 本レジスタは、GMAC_TXRESULT レジスタに対応した送信フレームの ID を示すレジスタです。 送信フレーム結果 ID を確認する場合は、必ず GMAC_TXRESULT レジスタの読み出しより前に本レジスタの読み出しを行ってください。GMAC_TXRESULT レジスタを先に読み出した場合は、送信フレーム結果が更新されるため、本レジスタでは更新後の送信フレーム ID を読み出します。	

#### No.23 <u>7.3.4.3 TX RESULT レジスタ(GMAC\_TXRESULT)</u>

#### TX RESULT レジスタの説明を追加、注意を削除

	V8.00		V9.00	
ページ	記載内容	ページ	改訂内容	
40	【7.3.4.3 TX RESULT レジスタ(GMAC_TXRESULT)】 (記載なし) 注意 TX ID と TX RESULT レジスタはいずれも送信フレームの結果を示すレジスタです。これら 2 つのレジスタは TX RESULT レジスタを Read した際に更新され、次のフレームの送信結果を読み出すことができます。したがって、読み出す順序として、必ず TX ID レジスタを先に読み出す必要があります。 (TX RESULT レジスタを先に Read した場合、TX ID レジスタで読み出されるフレーム ID は次の送信結果に対する TX ID を示しています)	7-10	【7.3.4.3 TX RESULT レジスタ(GMAC_TXRESULT)】 本レジスタは、送信フレーム結果を示すレジスタです。 送信フレーム結果は本レジスタを読み出すことで更新され、次の読み出しで更新後の送信フレーム 結果を読み出すことが可能です。  (削除)	

#### No.24 <u>7.3.4.4 MODE レジスタ(GMAC\_MODE)</u>

#### MODE レジスタの説明、ETHMODE、DUPMODE の意味を追加

	V8.00		V9.00	
ページ	記載内容	ページ	改訂内容	
	【7.3.4.4 MODE レジスタ(GMAC_MODE)】 (記載なし) [31: ETHMODE]		【7.3.4.4 MODE レジスタ(GMAC_MODE)】 本レジスタは、ギガビット・イーサネット MAC の動作モードを制御するレジスタです。 [31: ETHMODE]	
41	Ethernet Mode 1: Giga bit Ethernet モードで動作します	7–11	Ethernet Mode 1: Giga bit Ethernet モードで動作します。 イーサネット・スイッチと接続して使用する時は、このモードを使用してください。	
	[30 : DUPMODE] Duplex Mode 1:Full Duplex モードで動作します		[30: DUPMODE] Duplex Mode 1: Full Duplex モードで動作します。 イーサネット・スイッチと接続して使用する時は、このモードを使用してください。	

#### No.25 7.3.4.5 RX MODE レジスタ(GMAC\_RXMODE)

#### RX MODE レジスタ、 MFILLTEREN の意味を追加

	V8.00		V9.00	
ページ	記載内容	ページ	改訂内容	
	【7.3.4.5 RX MODE レジスタ(GMAC_RXMODE)】 (記載なし)		【7.3.4.5 RX MODE レジスタ(GMAC_RXMODE)】 本レジスタは、フレーム受信動作を制御するレジスタです。	
41	[30 : MFILLTEREN] Multicast Filtering Enable 1:MAC アドレス・レジスタ(GMAC_ADRnA, GMAC_ADRnB)に登録されたマルチキャスト以外のマルチキャストアドレスフレームを破棄します	7-11	[30: MFILLTEREN] Multicast Filtering Enable 1:MAC アドレス・レジスタ(GMAC_ADRnA, GMAC_ADRnB)に登録されたマルチキャスト以外のマルチキャストアドレスフレームを破棄します(n = 1-16)	

#### No.26 7.3.4.6 TX MODE レジスタ(GMAC\_TXMODE)

#### TX MODE レジスタの説明を追加、SFOP を削除、LPTXEN の意味に注を追加

	V8.00	V9.00	
ページ	記載内容	ページ	改訂内容
43	【7.3.4.6 TX MODE レジスタ(GMAC_TXMODE)】 (記載なし) ・ビットフィールド図(26): SFOP ・R/W 属性(26): R/W  [30: LPTXEN] Long Packet TX Enable 1:IEEE802.3 の規格を超えた長さのフレームの送信を可能にします  [26: SFOP] Store & Forward Option 1: TX FIFO において、フレームカウンタを使用します 0: TX FIFO において、フレームカウンタを使用しません	7–13	【7.3.4.6 TX MODE レジスタ(GMAC_TXMODE)】 本レジスタは、フレーム送信動作を制御するレジスタです。 ・ビットフィールド図(26): 0 ・R/W 属性(26): 0  [30: LPTXEN] Long Packet TX Enable 1:IEEE802.3 の規格を超えた長さのフレームの送信を可能にします注 (削除)
	(記載なし)		注 イーサネット・スイッチのマネージメント・タグ挿入機能を有効にしている場合(ETHSWMTC レジスタ SWTAGEN ビット="1")、フレームの最大サイズ 1518 バイトを超える可能性があるため、 LPTXEN を"1"に設定する必要があります。★

#### No.27 7.3.4.6 TX MODE レジスタ(GMAC\_TXMODE)

#### TRBMODE1-0 の意味を修正

V8.00		V9.00	
ページ	記載内容	ページ	改訂内容
44	【7.3.4.6 TX MODE レジスタ(GMAC_TXMODE)】 [7-6: TRBMODE1-0] Transmission Result Buffer Mode TX RESULT レジスタへ送信結果を書き込む方法を制御します。 00:常時書き込み 01:エラー時のみ書き込み 10:書き込みを行わない	7–14	【7.3.4.6 TX MODE レジスタ(GMAC_TXMODE)】 [7-6: TRBMODE1-0] Transmission Result Buffer Mode GMAC_TXRESULT レジスタへ送信結果を書き込む方法を制御します。 00:常時書き込み 01:エラー時のみ書き込み 10:書き込みを行わない 11:設定禁止

#### No.28 <u>7.3.4.7 RESET レジスタ(GMAC\_RESET)</u>

# RESET レジスタの説明を追加、ALLRST, TXRST, RXRST の意味の修正

	V8.00	V9.00	
ページ	記載内容	ページ	改訂内容
44	【7.3.4.7 RESET レジスタ(GMAC_RESET)】 (記載なし)  [31: ALLRST] 全ての Ethernet MAC モジュールをリセットします。このビットは自動的に 0 に戻ります。	7–15	【7.3.4.7 RESET レジスタ(GMAC_RESET)】 本レジスタは、ソフトウェアでギガビット・イーサネット MAC をリセットするトリガレジスタです。各ビットに1をセットすることでモジュールにリセットをかけることが可能です。1をセットしリセット処理完了後に各ビットは自動的に0に戻ります。  [31: ALLRST] 全ての Ethernet MAC モジュールをリセットします。 0:リセット完了後 1:リセット中
	[15:TXRST] TX MAC, TX FIFO, TX DMA モジュールをリセットします。このビットは自動的に 0 に戻ります。 [13:RXRST] RX MAC, RX FIFO, RX DMA モジュールをリセットします。このビットは自動的に 0 に戻ります。		[15: TXRST] TX MAC, TX FIFO, TX DMA モジュールをリセットします。 0:リセット完了後 1:リセット中 [13: RXRST] RX MAC, RX FIFO, RX DMA モジュールをリセットします。
	TOO MINO, TOO I II O, TOO DIMIN E フェールとうピクロしよう。 COVE フロは自動は別にいて大きよう。		の:リセット完了後 1:リセット中

#### No.29 <u>7.3.4.8 PAUSE パケットデータレジスタ(GMAC\_PAUSEn)</u>

#### PAUSE レジスタの説明を追加

V8.00		V9.00	
ページ	記載内容	ページ 改訂内容	
45	【7.3.4.8 PAUSE パケットデータレジスタ(GMAC_PAUSEn)】 (記載なし)	7-15	【7.3.4.8 PAUSE パケットデータレジスタ(GMAC_PAUSEn)】 本レジスタは、送信されるポーズパケットの指定を行うレジスタです。

### No.30 7.3.4.9 RX FLOW CONTROL レジスタ(GMAC\_FLWCTL)

#### RX FLOW CONTROL レジスタの説明を追加

V8.00		V9.00	
ページ	記載内容	ページ 改訂内容	
46	【7.3.4.9 RX FLOW CONTROL レジスタ(GMAC_FLWCTL)】 (記載なし)	7-17	【7.3.4.9 RX FLOW CONTROL レジスタ(GMAC_FLWCTL)】 本レジスタは、ポーズパケットの受信機能を制御するレジスタです。

#### No.31 <u>7.3.4.10 PAUSE パケットレジスタ(GMAC\_PAUSPKT)</u>

#### PAUSE パケットレジスタの説明を追加、PPR の意味を修正

	V8.00		V9.00	
ページ	記載内容	ページ	改訂内容	
46	【7.3.4.10 PAUSE パケットレジスタ(GMAC_PAUSPKT)】 (記載なし)	7-17	【7.3.4.10 PAUSE パケットレジスタ(GMAC_PAUSPKT)】 本レジスタは、ポーズパケットの送信を制御するレジスタです。 PPR ビットに 1 を書き込むとポーズパケットの送信を開始できます。送信開始後、ポーズパケットの 送信が完了すると自動的に 0 になります。	
40	[31:PPR] '1'を書き込むことにより、ポーズパケットを送出します。ポーズパケットの送信が終わると'0'に戻ります。	7-17	[31: PPR] ポーズパケットの送信を制御します。 0: 何もしない 1:ポーズパケットの送信開始	

#### No.32 7.3.4.11 MAC アドレス・レジスタ(GMAC\_ADRnA, GMAC\_ADRnB)

#### MAC アドレス・レジスタの説明、BITMSK7-0 の意味を修正

	V8.00		V9.00	
ページ	記載内容	ページ	改訂内容	
47	【7.3.4.11 MAC アドレス・レジスタ(GMAC_ADRnA, GMAC_ADRnB)】 MAC アドレスを設定するレジスタです。 全 16 アドレスを登録することができ、GMAC_ADRnB レジスタの 23~16 ビットにより、複数アドレスのフィルタリングを行うことも可能です。(n = 0, 1,, 15)  [23-16: BITMSK7-0] DA[7:0]の一致比較にビットごとにマスクします。bit[23:16]が DA[7:0]のビット位置に対応し、0 の立っているビットは一致比較の対象から外します。 例えば、マスクレジスタのビット BITMSK2-0 が 0 のとき、DA[2:0]は一致比較の対象から外します。すなわち DA[47:3]が一致していればこのフレームを取り込みます。	7-18	【7.3.4.11 MAC アドレス・レジスタ(GMAC_ADRnA, GMAC_ADRnB)】 本レジスタは、MAC アドレスを設定するレジスタです。 全 16 アドレスを登録することが可能で、GMAC_ADRnB レジスタの BITMSK7-0 ビットにより、複数アドレスのフィルタリングを行うことも可能です。(n = 1, 2,, 16)  [23-16: BITMSK7-0] Destination MAC Address[7:0]の一致比較にビットごとにマスクします。bit[23:16]が Destination MAC Address[7:0]のビット位置に対応し、0 の立っているビットは一致比較の対象から外します。例えば、マスクレジスタのビット BITMSK2-0 が 0 のとき、Destination MAC Address[2:0]は一致比較の対象から外します。すなわち Destination MAC Address[47:3]が一致していればこのフレームを取り込みます。	

#### No.33 <u>7.3.4.12 RX FIFO ステータス・レジスタ(GMAC\_RXFIFO)</u>

#### RX FIFO ステータス・レジスタの説明を追加

	V8.00		V9.00		
ページ	記載内容	ページ	改訂内容		
	【7.3.4.12 RX FIFO ステータス・レジスタ(GMAC_RXFIFO)】 (記載なし)		【7.3.4.12 RX FIFO ステータス・レジスタ(GMAC_RXFIFO)】 本レジスタは、受信 FIFO の状態を示すステータスレジスタです。		
	[31 : RFULL] RX FIFO Almost Full RX FIFO内のデータがReceive Almost Full Threshold以上になったとき '1' となります。(この閾値は RX MODE レジスタで設定します)		[31: RFULL] RX FIFO Almost Full RX FIFO 内のデータが Receive Almost Full Threshold 以上になったとき '1' となります。 (Receive Almost Full Threshold は GMAC_RXMODE レジスタで設定します)		
48	[30 : REMP] RX FIFO Almost Empty RX FIFO 内のデータが Receive Almost Empty Threshold 以下になったとき '1' となります。 (この閾値は RX MODE レジスタで設定します)	7–19	[30: REMP] RX FIFO Almost Empty RX FIFO 内のデータが Receive Almost Empty Threshold 以下になったとき '1' となります。 (Receive Almost Empty Threshold は GMAC_RXMODE レジスタで設定します)		
	[29 : RRT] RX FIFO Read Trigger RX FIFO 内のデータが RX FIFO Read Threshold 以下になったとき '1' となります。 (この閾値は RX MODE レジスタで設定します)		[29 : RRT] RX FIFO Read Trigger RX FIFO 内のデータが RX FIFO Read Threshold 以下になったとき '1' となります。 (RX FIFO Read Threshold は GMAC_RXMODE レジスタで設定します)		

#### No.34 <u>7.3.4.13 TX FIFO ステータス・レジスタ(GMAC\_TXFIFO)</u>

#### TX FIFO ステータス・レジスタの説明を追加、TFULL を削除

	V8.00		V9.00	
ページ	記載内容	ページ	改訂内容	
	【7.3.4.13 TX FIFO ステータス・レジスタ(GMAC_TXFIFO)】 (記載なし)		【7.3.4.13 TX FIFO ステータス・レジスタ(GMAC_TXFIFO)】 本レジスタは、送信 FIFO の状態を示すステータスレジスタです。	
49	・ビットフィールド図(31): TFULL ・R/W 属性(31): R	7–20	・ビットフィールド図(31): 0 ・R/W 属性(31): 0	
	[31 : TFULL] TX TCPIP ACC Almost Full 送信側 TCP/IP アクセラレータ内の FIFO 内のデータが 32 ワード以上になったとき '1' となります。		(削除)	

#### No.35 7.3.4.14 TCPIPACC レジスタ (GMAC\_ACC)

#### TCPIPACC レジスタの説明を追加、RTCPIPACC の説明を修正

	V8.00		V9.00	
ページ	記載内容	ページ	改訂内容	
50	【7.3.4.14 TCPIPACC レジスタ(GMAC_ACC)】 (記載なし)  [2:RTCPIPACC]  1:RX TCPIPACC Off RX TCPIP アクセラレータの Checksum 支援を Off にします。MAC ヘッダ部の Padding は挿入されます。	7-21	【7.3.4.14 TCPIPACC レジスタ(GMAC_ACC)】 本レジスタは、TCPIP アクセラレータの動作を制御するレジスタです。  [2:RTCPIPACC] 1:RX TCPIPACC Off RX TCPIP アクセラレータの Checksum 支援を Off にします。 MAC ヘッダ部の Padding は挿入されます。 0:RX TCPIP アクセラレータの Checksum 支援は On のままです。	

#### No.36 7.3.4.15 RX MAC ENABLE レジスタ(GMAC\_RXMAC\_ENA)

#### RX MAC ENABLE レジスタの説明を追加

V8.00		V9.00	
ページ	記載内容	ページ	改訂内容
50.1	【7.3.4.15 RX MAC ENABLE レジスタ(GMAC_RXMAC_ENA)】 (記載なし)	7-21	【7.3.4.15 RX MAC ENABLE レジスタ(GMAC_RXMAC_ENA)】 本レジスタは、受信用 MAC の動作を制御するレジスタです。

#### No.37 <u>7.3.4.16 LPI モード制御レジスタ(GMAC\_LPI\_MODE)</u>

#### LPI モード制御レジスタの説明を追加

	V8.00		V9.00	
ページ	記載内容	ページ	改訂内容	
	【7.3.4.16 LPI モード制御レジスタ(GMAC_LPI_MODE)】		【7.3.4.16 LPI モード制御レジスタ(GMAC_LPI_MODE)】	
51	(記載なし)	7-22	本レジスタは、LPI(Low Power Idle)モードの制御をするレジスタです。	
			イーサネット・スイッチを経由した場合は、本レジスタでLPIモードに設定することは禁止です。	

# No.38 <u>7.3.4.17 LPI CLIENT タイミング制御レジスタ(GMAC\_LPI\_TIMING)</u>

#### LPI CLIENT タイミング制御レジスタの説明を追加、注意の説明を修正

	V8.00		V9.00	
ページ	記載内容	ページ	改訂内容	
51	【7.3.4.17 LPI CLIENT タイミング制御レジスタ(GMAC_LPI_TIMING)】 (記載なし)	7-22	【7.3.4.17 LPI CLIENT タイミング制御レジスタ(GMAC_LPI_TIMING)】 本レジスタは、LPI モードの信号タイミングを制御するレジスタです。 イーサネット・スイッチを経由した場合は、本レジスタを使用しません。	
	注意 GMAC_LPI_MODE レジスタ、GMAC_PLI_TIMING レジスタは、MACSEL レジスタの値が 0000 0002H の場合のみ有効です。		注意 GMAC_LPI_MODE レジスタ、GMAC_LPI_TIMING レジスタは、MACSEL レジスタの値が 0000 0003H の場合のみ有効です。	

#### No.39 7.3.4.18 受信 Buffer 情報レジスタ(BUFID)

#### 受信 Buffer 情報レジスタの説明を追加、属性を修正、備考を追加、受信フレーム情報の先頭アドレス算出方法の説明を修正

	V8.00		V9.00	
ページ	記載内容	ページ	改訂内容	
	【7.3.4.18 <b>受信 Buffer 情報レジスタ(BUFID)】</b> 受信データが格納されたパッファのアドレス情報と、データのワード数を <mark>示します</mark> 。	7–23	【7.3.4.18 受信 Buffer 情報レジスタ(BUFID)】	
	·R/W 属性(31-0) : R/W 0 0 R/W		•R/W 属性(31-0) : R 0 0 R R R R R R R R R R R R	
52	(記載なし)		備考 本レジスタはリードされるたび、次の受信データの情報が新たに格納されるため、リードする たびに値が変化します。	
	3. 受信バッファアドレスに上記 2. で <mark>取得した</mark> ワード数をオフセット		6. 受信バッファアドレスに上記 2. でシフト済みのワード数をオフセットとして加える	

#### No.40 7.3.5 ハードウェア・ファンクション・コールレジスタ

ハードウェア・ファンクション・コールレジスタの説明を修正、備考を追加

	V8.00		V9.00	
ページ	記載内容	ページ	改訂内容	
53	【7.3.5 ハードウェア・ファンクション・コールレジスタ】 バッファの獲得と送受信の開始(ハードウェア・ファンクション)には、ハードウェア・ファンクション・コールレジスタを使用します。引数レジスタ(R4-R7)を設定後、コマンドレジスタ(SYSC)にコマンドを書き込む事で、ハードウェア・ファンクションが実行されます。	7–24	【7.3.5 ハードウェア・ファンクション・コールレジスタ】 バッファの獲得と送受信の開始(ハードウェア・ファンクション)には、ハードウェア・ファンクション・コールレジスタを使用します。引数レジスタ(R4-R7)を設定後、システム・コールレジスタ(SYSC)にコマンドを書き込む事で、ハードウェア・ファンクションが実行されます。ハードウェア・ファンクション・コールレジスタの設定については「7.4.1 ハードウェア・ファンクション」を参照してください。  備考 ハードウェア・ファンクション関連レジスタは、ハードウェア OS アクセラレータの制御でも使用されます。	

### No.41 7.3.5.1 ハードウェア・ファンクション・システム・コールレジスタ (SYSC)

#### ハードウェア・ファンクション・システム・コールレジスタの機能を追加・修正

	V8.00		V9.00	
ページ	記載内容	ページ	改訂内容	
53	【7.3.5.1 ハードウェア・ファンクション・システム・コールレジスタ(SYSC)】 [15-0:SYSC15-0] 0x5000 バッファの獲得 0x5100 送信動作の開始 0x5101 受信動作の開始 上記以外 設定禁止	7-24	【7.3.5.1 ハードウェア・ファンクション・システム・コールレジスタ(SYSC)】 [15-0: SYSC15-0] 0x5000 Long Buffer の獲得 0x5006 Short Buffer の獲得 0x5001 バッファの全開放 0x5002 バッファの一部開放 0x5101 受信 MACDMA 機能の有効化 0x5102 受信 MACDMA 機能の無効化 0x510B 受信 MACDMA の割り込み制御 0x510B 受信 MACDMA の割り込み制御 0x510D 送信 MACDMA の転送開始 0x510C 送信 MACDMA のエラー要因取得 0x510C 送信 MACDMA のエラー要因取得 0x5211 バッファ RAM ー データ RAM 間の DMA 転送開始 0x5212 バッファ RAM またはデータ RAM のデータ置換開始 0x5104 バッファ RAM ー バッファ RAM 間の DMA 転送開始 0x5114 バッファ RAM ー バッファ RAM 間の DMA 転送開始 0x5114 バッファ RAM ー バッファ RAM 間の DMA 転送開始	

#### No.42 7.3.5.1 ハードウェア・ファンクション・システム・コールレジスタ (SYSC)

#### 備考の削除

_	M19 6 - 6	• • • • • • • • • • • • • • • • • • • •			
	V8.00		V9.00		
	ページ	記載内容	ページ	改訂内容	
		【7.3.5.1 ハードウェア・ファンクション・システム・コールレジスタ(SYSC)】 備考 ハードウェア・ファンクション関連レジスタは、ハードウェア OS アクセラレータの制御でも使用 されます。	7-24	【7.3.5.1 ハードウェア・ファンクション・システム・コールレジスタ(SYSC)】 (削除)	

#### No.43 <u>7.3.5.2 ハードウェア・ファンクション・引数レジスタ(R4-7)</u>

#### ハードウェア・ファンクション・引数レジスタの説明を修正

	V8.00		V9.00	
ページ	記載内容	ページ	改訂内容	
54	【7.3.5.2 ハードウェア・ファンクション・引数レジスタ(R4-7)】 ハードウェア・ファンクションに渡す引数を書き込みます。使用される引数レジスタは、ハードウェア・ファンクションにより異なります。	7-25	【7.3.5.2 ハードウェア・ファンクション・引数レジスタ(R4-7)】 本レジスタは、ハードウェア・ファンクションに渡す引数を書き込むためのレジスタです。使用される引数レジスタは、ハードウェア・ファンクションにより異なります。詳細については「7.4 機能説明」を参照してください。	

#### No.44 7.3.5.3 ハードウェア・ファンクション・動作モード制御レジスタ (CMD)

# ハードウェア・ファンクション・動作モード制御レジスタを追加

	V8.00		V9.00	
ページ	記載内容	ページ	改訂内容	
55	(記載なし)	7–26	【7.3.5.3 ハードウェア・ファンクション・動作モード制御レジスタ(CMD)】 本レジスタは、ハードウェア・ファンクションの動作モードを制御します。 [31-0: CMDB31-0] ハードウェア・ファンクションの動作モードを制御します。 0x0000 8004: ハードウェア・ファンクション、ハードウェア・リアルタイム OS を起動	

### No.45 7.3.5.4 ハードウェア・ファンクション・戻り値レジスタ (R0, R1)

#### ハードウェア・ファンクション・戻り値レジスタの説明を修正

	V8.00		V9.00	
ページ	記載内容	ページ	改訂内容	
	【7.3.5.3 ハードウェア・ファンクション・戻り値レジスタ(R0, R1)】		【7.3.5.4 ハードウェア・ファンクション・戻り値レジスタ(R0, R1)】	
55	ハードウェア・ファンクションからの戻り値が格納 <mark>されます</mark> 。戻り値 <mark>の意味</mark> はハードウェア・ファンクシ	7-26	本レジスタは、ハードウェア・ファンクションからの戻り値が格納されるレジスタです。戻り値はハード	
	ョンに依存します。		ウェア・ファンクションに依存します。詳細については「7.4 機能説明」を参照してください。	

No.46 <u>7.3.5.5 ハードウェア・ファンクション・タイプレジスタ(CNTX\_TYPE0)</u> <u>7.3.5.6 ハードウェア・ファンクション・状態レジスタ(CNTX\_STAT0)</u> 7.4.1 ハードウェア・ファンクション

ハードウェア・ファンクション・タイプレジスタ、ハードウェア・ファンクション・状態レジスタ、ハードウェア・ファンクションを追加

	V8.00		V9.00	
ページ	記載内容	ページ	改訂内容	
_	(記載なし)	7-27	【7.3.5.5 ハードウェア・ファンクション・タイプレジスタ(CNTX_TYPE0)】 【7.3.5.6 ハードウェア・ファンクション・状態レジスタ(CNTX_STAT0)】 【7.4.1 ハードウェア・ファンクション★】	


#### No.47 7.4.1.1 初期設定

#### 初期設定を追加

		,- <del> </del>		
	V8.00		V9.00	
	ページ	記載内容	ページ	改訂内容
ĺ	_	(記載なし)	7-29	【7.4.1.1 初期設定】

#### No.48 7.4.1.2 ハードウェア・ファンクション・コール発行処理フロー

「図 7.4 ハードウェア・ファンクション・コール発行処理フロー」の処理を修正



#### No.49 7.4.1.3 Buffer Allocator

7.4.1.4 MAC DMA コントローラ

7.4.1.5 バッファ RAM DMA コントローラ

7.4.2 割り込み機能

#### Buffer Allocator、MAC DMA コントローラ、バッファ RAM DMA コントローラ、割り込み機能を追加

	V8.00		V9.00	
<b>~</b> −:	記載内容	ページ	改訂内容	
_	(記載なし)	7-30 ~ 7-52	【7.4.1.3 Buffer Allocator】 【7.4.1.4 MAC DMA コントローラ】 【7.4.1.5 パッファ RAM DMA コントローラ】 【7.4.2 割り込み機能★】	

#### No.50 7.4.1.1 初期設定

#### 初期設定を削除

	V8.00		V9.00	
ページ	記載内容	ページ	改訂内容	
57	【7.4.1.1 初期設定】 最初に RESET レジスタ(→7.3.4.7)に 0x8000 0000 を書き込み、MAC のリセットを行います。また下記の各レジスタの初期設定を行います。 ・ MAC アドレス・レジスタ(→7.3.4.11) ・ TX MODE レジスタ(→7.3.4.6) ・ RX MODE レジスタ(→7.3.4.5)	7–53	(削除)	

### No.51 7.4.3.1 送信処理用バッファの獲得

#### R0 の説明を修正

	V8.00		V9.00	
ページ	記載内容	ページ	改訂内容	
58	【7.4.1.2 送信処理用パッファの獲得】 [R0(bit15 -bit0)] 0x0000, 0x0001 :メモリ確保完了, 上記以外: エラー(メモリ・ブロック確保失敗)	7–54	【 <b>7.4.3.1 送信処理用バッファの獲得】</b> [R0] 0xb かつ R0[29] = 1 のとき: 成功 2' b10: Invalid System Call 2' b11: バッファ不足	

#### No.52 <u>7.4.3.2 送信データの作成</u>

#### 注意を追加して内容を修正

V8.00		V9.00	
ページ	記載内容	ページ	改訂内容
59	【7.4.1.3 送信データの作成】 ・この形式を守らない場合の動作は不定です。 ・ Padding(2Byte)はどのようなデータでも構いません。 ・ Padding(2Byte)は Ethernet フレームの指定サイズ(TX_WORD[12:0], TX_EOB[1:0])には含まれません。	7–55	【7.4.3.2 送信データの作成】 注意 1 必ずこの送信データ・フォーマットの形式に合わせて使用してください。 2 Padding (2Byte)はどの様なデータでも構いません。 また Padding (2Byte)は Ethernet フレームの指定サイズ (TX_WORD[12:0], TX_EOB[1:0]) には含まれません。

#### No.53 7.4.2.1 初期設定

#### 初期設定を削除

	V8.00		V9.00	
ページ	記載内容	ページ	改訂内容	
63	【7.4.2.1 初期設定】 7.4.1.1 と同様に MAC のリセットおよび各レジスタの初期設定を行います。	7–59	(削除)	

#### No.54 7.4.4.5 受信データ・フォーマット

# Padding 部の Byte 数を修正、定義(TCP/IP、UDP/IP パケットではないフレームの場合)を追加

	311 - 31 21 21 2 3 4 2 3 4 3 4 3 4 3 4 3 4 3 4 3 4 3 4			
	V8.00		V9.00	
ページ	記載内容	ページ	改訂内容	
64	【7.4.2.6 受信データ・フォーマット】 Padding (0~3Byte)	7-60	【7.4.4.5 受信データ・フォーマット】 Padding (0~7Byte)	
	図 7.6 受信データ・フォーマット		図 7.16 受信データ・フォーマット(TCP/IP、UDP/IP パケットではないフレームの場合)	

#### No.55 <u>7.4.4.5</u> 受信データ・フォーマット

# TCP/IP、UDP/IP パケットを含むフレームの場合を追加

	V8.00		V9.00
ページ	記載内容	ページ	改訂内容
64	【7.4.2.6 受信データ・フォーマット】 (記載なし)	7-61	Seesangle (always (byte)   Padding (2Byte)   Padding (2Byte)

# No.56 <u>8.3.1 (2) スイッチ・コンフィギュレーション・レジスタ</u>

#### 入力ラーニング・ブロッキング・レジスタの名称を修正

V8.00		V9.00	
ページ	記載内容	ページ	改訂内容
71	【8.3.1 (2) スイッチ・コンフィギュレーション・レジスタ】 入力ラーニング・ブロッキング・レジスタ INPUT_LERAN_BLOCK	8-3	【8.3.1 (2) スイッチ・コンフィギュレーション・レジスタ】 入力ラーニング・ブロッキング・レジスタ INPUT_LEARN_BLOCK

#### No.57 <u>8.3.1 (3) ラーニング・インタフェース・レジスタ</u>

#### アドレステーブルのアドレスを修正

	V8.00	V9.00		
ページ	記載内容	ページ	改訂内容	
72	【8.3.1 (3) ラーニング・インタフェース・レジスタ】 アドレステーブル: ADR_TABLE: 4007 4000H~4007 47FC		【8.3.1 (3) ラーニング・インタフェース・レジスタ】 アドレステーブル: ADR_TABLE: 4007 4000H~4007 47FCH	

#### No.58 <u>8.3.2.1 イーサネット PHY LINK モード・レジスタ(ETHPHYLNK)</u>

#### イーサネット PHY LINK モード・レジスタの説明を追加、注意 2 を追加

	V8.00	V9.00			
ページ	記載内容	ページ	改訂内容		
74	【8.3.2.1 イーサネット PHY LINK モード・レジスタ(ETHPHYLNK)】 イーサネット・インタフェースの LINK 信号のアクティブ・レベルを設定します。32/16 ビット単位でリード/ライト・アクセス可能です。  注意 本レジスタは、システム・プロテクト・コマンド・レジスタ(SYSPCMD)を用いた特定のシーケンスで プロテクトを解除したときのみライト可能です。プロテクト解除手順はシステム・プロテクト・コマンド・レジスタ(SYSPCMD)を参照してください。なお、レジスタの内容を読み出す場合は、特別なシーケンスは必要ありません。	8-6	【8.3.2.1 イーサネット PHY LINK モード・レジスタ(ETHPHYLNK)】 イーサネット・インタフェースの LINK 信号のアクティブ・レベルを設定します。接続する外付け PHY の PHYLINK 信号のアクティブ・レベルに合わせ、当レジスタの設定を行います。32/16 ビット単位でリードンライト・アクセス可能です。 注意 1. 本レジスタは、システム・プロテクト・コマンド・レジスタ(SYSPCMD)を用いた特定のシーケンスで プロテクトを解除したときのみライト可能です。プロテクト解除手順はシステム・プロテクト・コマンド・レジスタ(SYSPCMD)を参照してください。なお、レジスタの内容を読み出す場合は、特別なシーケンスは必要ありません。 注意 2. R-IN32M3-EC に内蔵のイーサネット PHY は初期値の設定で動作するため、初期値から変更しないでください。		

#### No.59 <u>8.3.2.1 イーサネット PHY LINK モード・レジスタ(ETHPHYLNK)</u>

#### CATLINK1、CATLINK0、SWLINK1、SWLINK0 の説明を修正

	V8.00	V9.00				
ページ	記載内容	ページ	改訂内容			
	【8.3.2.1 イーサネット PHY LINK モード・レジスタ(ETHPHYLNK)】 [3: CATLINK1] EtherCAT インタフェースの PHYLINK1 端子のアクティブ・レベルを切り替えます。 0:アクティブ・ハイの PHYLNK 信号を接続 1:アクティブ・ローの PHYLINK 信号を接続(初期値)		【8.3.2.1 イーサネット PHY LINK モード・レジスタ(ETHPHYLNK)】 [3 CATLINK1] EtherCAT インタフェース Port1 用 PHYLINK 信号のアクティブレベル設定です。 0:PHYLINK 信号がアクティブ・ハイ 1:PHYLINK 信号がアクティブ・ロー(初期値)			
74	[2 CATLINK0] EtherCAT インタフェースの PHYLINKO 端子のアクティブ・レベルを切り替えます。 0:アクティブ・ハイの PHYLNK 信号を接続 1:アクティブ・ローの PHYLINK 信号を接続(初期値)	8-6	[2 CATLINK0] EtherCAT インタフェース Port0 用 PHYLINK 信号のアクティブレベル設定です。 0: PHYLINK 信号がアクティブ・ハイ 1: PHYLINK 信号がアクティブ・ロー(初期値)			
	[1 SWLINK1] イーサネット・スイッチ・インタフェースの LINK1 端子のアクティブ・レベルを切り替えます。 0:アクティブ・ハイの PHYLINK 信号を接続(初期値) 1:アクティブ・ローの PHYLINK 信号を接続		[1 SWLINK1] イーサネット・スイッチ・インタフェースの Port1 用 PHYLINK 信号のアクティブレベル設定です。 0:PHYLINK 信号がアクティブ・ロー(初期値) 1:PHYLINK 信号がアクティブ・ハイ			
	[0 SWLINK0] イーサネット・スイッチ・インタフェースの LINKO 端子のアクティブ・レベルを切り替えます。 0:アクティブ・ハイの PHYLINK 信号を接続(初期値) 1:アクティブ・ローの PHYLINK 信号を接続		[0 SWLINK0] イーサネット・スイッチ・インタフェースの Port0 用 PHYLINK 信号のアクティブレベル設定です。 0:PHYLINK 信号がアクティブ・ロー(初期値) 1:PHYLINK 信号がアクティブ・ハイ			

# No.60 <u>8.3.3.5</u> 入力ラーニング・ブロッキング・レジスタ(INPUT\_LEARN\_BLOCK)

# 入力ラーニング・ブロッキング・レジスタの名称を修正

	V8.00	V9.00		
ページ	記載内容	ページ	改訂内容	
	【8.3.3.5 入力ラーニング・ブロッキング・レジスタ(INPUT_LERAN_BLOCK)】		【8.3.3.5 入力ラーニング・ブロッキング・レジスタ(INPUT_LEARN_BLOCK)】	
82	(レジスタ名)	8-14	(レジスタ名)	
	INPUT_LERAN_BLOCK		INPUT_LEARN_BLOCK	

#### No.61 <u>8.5.2 イーサネット・スイッチの初期化</u>

#### 「表 8.19 アドレステーブルの初期設定例」のアドレス、設定例を修正

	V8.00					V9.00				
ページ	ページ 記載内容				ページ	改訂内容			内容	
	[表 8.19 ア 4007 4000H	サ <b>ネット・スイッチの初期</b> ドレステーブルの初期設 ADR_TABLE	_	アドレステーブルの全エントリを0に初期化します。		【8.5.2 イーサネット・フ [表 8.19 アドレステー 4007 4000H ~ 4007 47FCH	ブルの初期設		アドレステーブルの全エントリを 0 に初期化します。	
166	~400 <sup>1</sup> 47FC (4 パイト単位) 4007 4000H + Unicast MAC アドレスの		0403 0201H	ユニキャストアドレスを静的エントリとして設定します。設定例は MAC アドレスが 01-02-03-04-05-06 の場合です。優先度は 0 でポート 2 のみマスクしています。	8-98	(4 パイト単位) 4007 4000H + Unicast MAC アドレスの Hash 値×8H 上記アドレスの+4H	ADR_TABLE  ADR_TABLE	0403 0201H 008 0605H	ユニキャストアドレスを静的エントリとして設定します。設定例は MAC アドレスが 01-02-03-04-05-06 の場合です。優先度は 0 でポート 2 のみマスクしています。動的に設定する場合、本設定は不要です。	
	Hash 値×8H 上記アドレス の+4H	ADR_TABLE	0083 0605	動的に設定する場合、本設定は不要です。						

#### No.62 <u>8.5.2 イーサネット・スイッチの初期化</u>

#### 「表 8.20 スイッチ・エンジンの初期設定例」のアドレス、設定例を修正

	V8.00						V9.00			
ページ	記載内容							改訂	内容	
	-	8.5.2 イーサネット・スイッチの初期化】 表 8.20 スイッチ・エンジンの初期設定例]				【8.5.2 イーサネット・スイッチの初期化】 [表 8.20 スイッチ・エンジンの初期設定例]				
	4007 0020H	MGMT_CONFIG	000 0042H	BPDU フレームの受信を有効 (ビット 6=1) にしてマネージメントボート (ボート 2) に転送させます。 もしマネージメントフレームを破棄させる必要がある 場合、ビット 7 を 1 に設定して下さい。	8-99	4007 0020H	MGMT_CONFIG	0000 0042H	BPDU フレームの受信を有効 (ビット 6=1) にしてマネージメントポート (ポート 2) に転送させます。 もしマネージメントフレームを破棄させる必要がある 場合、ビット 7 を 1 に設定して下さい。	
167	4007 0100H 4007 0104H 4007 0108H	VLAN_PRIORITY0 VLAN_PRIORITY1 VLAN_PRIORITY2	006D B688H	ボート毎に、VLAN ブライオリティを 4 つのキューにマッピングします。本設定では VLAN ブライオリティの 0 ~3 は、キュー0~3 に、4~7 は 3 にマッピングしています。		4007 0100H 4007 0104H 4007 0108H	VLAN_PRIORITY0 VLAN_PRIORITY1 VLAN_PRIORITY2	006D B688H	ポート毎に、VLAN ブライオリティを 4 つのキューにマッピングします。本設定では VLAN ブライオリティの 0 ~3 は、キュー0~3 に、4~7 は 3 にマッピングしています。	
	4007 0180H 4007 0184H 4007 0188H	PRIORITY_CFG0 PRIORITY_CFG1 PRIORITY_CFG2	000 0001H	ポート毎に、VLAN プライオリティによる出力キューの マッピングを有効にします。またデフォルトのプライ オリティを 0 に設定します。		4007 0180H 4007 0184H 4007 0188H	PRIORITY_CFG0 PRIORITY_CFG1 PRIORITY_CFG2	0000 0001H	ポート毎に、VLAN プライオリティによる出力キューの マッピングを有効にします。またデフォルトのプライ オリティを 0 に設定します。	

# No.63 <u>9. 非同期 SRAM MEMC(ROM/SRAM)</u>

#### 注意の説明を修正

	V8.00	V9.00		
ページ	記載内容	ページ	改訂内容	
	【9. 非同期 SRAM MEMC(ROM/SRAM)】		【9. 非同期 SRAM MEMC(ROM/SRAM)】	
174	注意. MEMCSEL 端子は、動作モード設定端子は、動作中に変更しないでください。リセット解除前	9-1	注意. MEMIFSEL 端子や MEMCSEL 端子等の動作モード設定端子は、動作中に変更しないでくだ	
	に確定させてください。		さい。リセット解除前に確定させてください。	

#### No.64 9.2 (1) (a) SRAM, 外部 I/O 接続機能

#### アイドル・ウエイトの最大挿入可能数を修正

	V8.00	V9.00		
ページ	記載内容	ページ	改訂内容	
175	【9.2 (1) (a) SRAM, 外部 I/O 接続機能】 ・レジスタ設定により、最大 15×BUSCLK のアイドル・ウエイトを挿入可能		【9.2 (1) (a) SRAM, 外部 I/O 接続機能】 ・レジスタ設定により、最大 16×BUSCLK のアイドル・ウエイトを挿入可能★	

#### No.65 <u>9.2 (1) (b) ページ ROM 接続機能</u>

# アイドル・ウエイトの最大挿入可能数を修正

	V8.00	V9.00			
ページ	記載内容	ページ	ページ 改訂内容		
175	【9.2 (1) (b) ページ ROM 接続機能】 ・レジスタ設定により、最大 15×BUSCLK のアイドル・ウエイトを挿入可能	9-2	【9.2 (1) (b) ページ ROM 接続機能】 ・レジスタ設定により、最大 16×BUSCLK のアイドル・ウエイトを挿入可能★		

#### No.66 <u>9.3.3 スタティック・メモリ制御レジスタ 0-3 (SMC0-SMC3)</u>

#### WWn3-WWn0、DWn3-DWn0 の信号を修正

	V8.00	V9.00			
ページ	記載内容	ページ	改訂内容		
181	【9.3.3 スタティック・メモリ制御レジスタ 0-3(SMC0-SMC3)】  [11-8: WWn3-WWn0]  CSZn ごとにライト・リカバリ・ウェイトを設定します。 ライト・リカバリ・ウェイトとは、WRSTBZ と WRZn のディアサート(WEZ:L→H)から、CSZn がディアサート(CSZn:L→H)されるまでのサイクルです。  [7-4: DWn3-DWn0]  CSZn ごとにデータ・ウェイトを設定します。 ノー・ウェイトでは、1×BUSCLK幅の REZ, WEZ は、データ・ウェイトで設定したウェイト数分延長されます。	9–8	【9.3.3 スタティック・メモリ制御レジスタ 0-3 (SMC0-SMC3)】 [11-8: WWn3-WWn0] CSZn ごとにライト・リカバリ・ウエイトを設定します。 ライト・リカバリ・ウエイトとは、WRSTBZ と WRZn のディアサート(WRZn: L→H) から、CSZn がディアサート(CSZn: L→H) されるまでのサイクルです。  [7-4: DWn3-DWn0] ノー・ウェイトでは、1×BUSCLK 幅の RDZ, WRZn は、データ・ウエイトで設定したウェイト数分延長されます。		

#### No.67 <u>9.3.5 ライト・イネーブル切り替えレジスタ (WREN)</u>

# [3:0]を 0-3 に修正

	V8.00	V9.00			
ページ	記載内容	ページ	改訂内容		
185	【9.3.5 ライト・イネーブル切り替えレジスタ(WREN)】 BENZ [3:0]端子の機能において、WRZ [3:0]と BENZ [3:0]とを選択するレジスタです。 WREN レジスタは、32ビット単位でリード/ライト可能です。リセットで0000 0001Hになり、BENZ [3:0] 端子は WRZ [3:0]として動作します。	9-12	【9.3.5 ライト・イネーブル切り替えレジスタ(WREN)】 BENZO-BENZ3 端子の機能において、WRZO-WRZ3 と BENZO-BENZ3 とを選択するレジスタです。 WREN レジスタは、32 ビット単位でリード/ライト可能です。リセットで 0000 0001H になり、 BENZO-BENZ3 端子は WRZO-WRZ3 として動作します。		


## No.68 9.7 メモリ・アクセス・タイミング例

## 図 9.8, 9.9, 9.10, 9.10 のステートをウエイトに修正

	V8.00		V9.00	
ページ	記載内容	ページ	改訂内容	
191 ~	【9.7 メモリ・アクセス・タイミング例】 [図 9.8 SRAM リード・サイクル] の枠上 BSC: SBS3−SBS0 = 1111B(32 ビット), SMCn: IWn3−IWn0 = 0000B(1 ステート) [図 9.9 SRAM リード・サイクル(ウェイト設定あり)] の枠上 BSC: SBS3−SBS0 = 1111B(32 ビット), SMCn: IWn3−IWn0 = 0001B(2 ステート)	9-18 ~	【9.7 メモリ・アクセス・タイミング例】 [図 9.8 SRAM リード・サイクル] の枠上 BSC: SBS3-SBS0 = 1111B(32 ビット), SMCn: IWn3-IWn0 = 0000B(1 ウエイト) [図 9.9 SRAM リード・サイクル(ウェイト設定あり)] の枠上 BSC: SBS3-SBS0 = 1111B(32 ビット), SMCn: IWn3-IWn0 = 0001B(2 ウエイト)	
195	<ul> <li>[図 9.10 SRAM リード・サイクル(外部ウェイト挿入)] の枠上]</li> <li>BSC: SBS3-SBS0 = 1111B(32 ビット), SMCn: IWn3-IWn0 = 0000B(1 ステート)</li> <li>[図 9.15 ページ ROM リード・サイクル(4 バースト転送)] の枠上</li> <li>BSC: SBS3-SBS0 = 1111B(32 ビット), SMC0: IW03-IW00 = 0001B(2 ステート)</li> </ul>	9-22	[図 9.10 SRAM リード・サイクル(外部ウェイト挿入)]の枠上 BSC: SBS3-SBS0 = 1111B(32 ビット), SMCn: IWn3-IWn0 = 0000B(1 ウエイト) [図 9.15 ページ ROM リード・サイクル(4 バースト転送)]の枠上 BSC: SBS3-SBS0 = 1111B(32 ビット), SMCn: WWn3-WWn0 = 0010B(2 ウエイト)	


## No.69 <u>9.7 メモリ・アクセス・タイミング例</u>

## 「図 9.9 SRAM リード・サイクル(ウェイト設定あり)」のステートをウエイトに修正



#### No.70 9.7 メモリ・アクセス・タイミング例

## 「図 9.15 ページ ROM リード・サイクル (4 パースト転送)」のステートをウエイトに修正



## No.71 <u>10. 同期式パースト・アクセス MEMC</u>

#### 注意の説明を修正

	V8.00		V9.00	
ページ	記載内容	ページ	改訂内容	
	【10. <b>同期式パースト・アクセス MEMC】</b> 注意. MEMCSEL、ADMUXMODE <mark>端子は、</mark> 動作モード設定端子は, 動作中に変更しないでください。リセット解除前に確定させてください。		【10. 同期式バースト・アクセス MEMC】 注意. MEMCSEL、ADMUXMODE 等の動作モード設定端子は、動作中に変更しないでください。 リセット解除前に確定させてください。	

## No.72 <u>10.1 特徴</u>

## ウェイト信号の名称を修正

V8.00		V9.00	
ページ	記載内容	ページ	改訂内容
196	【10.1 特徴】 ○ スタティック・メモリ制御機能 ・最大4本のウェイト信号を使用可能(WAITZ0~WAITZ3)	10-1	【10.1 特徴】 ○ スタティック・メモリ制御機能 ・最大4本のウェイト信号を使用可能(WAITZ、WAITZ1~WAITZ3)

## No.73 <u>10.1 特徴</u>

## BUSCLK、ライト・イネーブル制御機能、リード・タイミング制御機能の修正

	V8.00	V9.00	
ページ	記載内容	ページ	改訂内容
197	【10.1 特徴】  ○CLK_OUT マスク機能  ・CLK_OUT 信号を出力  ○ ライト・イネーブル制御機能 ・WE_n 信号を出力 ・WE_n 信号を CS アクティブ期間中はアクティブ状態を保持  ○ リード・タイミング制御機能:リード・データおよび WAIT 信号 ・CLK_OUT の立上りでリード・データおよび WAIT 信号をラッチ ・CLK_OUT の立下りでリード・データおよび WAIT 信号をラッチ	10-2	【10.1 特徴】  ○BUSCLK 信号マスク機能 ・CSZ× 信号がアクティブ時のみ BUSCLK 信号出力  ○ライト・イネーブル制御機能 (削除) ・WRZ×信号を CSZ×信号アクティブ期間中はアクティブ状態を保持  ○リード・タイミング制御機能:リード・データおよび WAIT 信号 ・BUSCLK の立上りでリード・データおよび WAITZ× 信号を取り込み ・BUSCLK の立下りでリード・データおよび WAITZ× 信号を取り込み

## No.74 <u>10.2</u> 制御レジスタ

「表 10.1 同期式パースト・アクセス MEMC の制御レジスタ」にて略号を修正

	V8.00				V9.00			
ページ	ページ 記載内容			ページ	ページ 改訂内容			
	【10.2 制御レジスタ】 [表 10.1 同期式バースト・アクセス MEMC の制御レジスタ	<b>ጛ</b> ]			【10.2 制御レジスタ】 [表 10.1 同期式バースト・アクセス MEMC の制御レ	ジスタ] 		
	SMC 動作モード設定レジスタ	SMCMD	4001 0124H		SMC 動作モード設定レジスタ	SMC352MD	4001 0124H	
198	SMC ダイレクト・コマンド・レジスタ	DIRECTOMD	400A 8010H	10-3	SMC ダイレクト・コマンド・レジスタ	DIRECT_CMD	400A 8010H	
, , , ,	SMC サイクル設定レジスタ	SETCYCLES	400A 8014H	,,,,	SMC サイクル設定レジスタ	SET_CYCLES	400A 8014H	
	SMC モード設定レジスタ	SETOPMODE	400A 8018H		SMC モード設定レジスタ	SET_OPMODE	400A 8018H	
	SMC リフレッシュ設定レジスタ	REFRESH_0	400A 8020H		SMC リフレッシュ設定レジスタ	REF_PERIOD0	400A 8020H	
			<u> </u>					

注)誤ってレジスタ名称の変更が行われています。次版にて元の名称に戻します。

## No.75 <u>10.2.1 WAITZ 選択レジスタ(WAITZSEL)</u>

WAITZ0-3 端子を WAITZ 端子、WAITZ1-3 端子に修正

	V8.00		V9.00	
ページ	記載内容	ページ	改訂内容	
199	【10.2.1 WAITZ 選択レジスタ(WAITZSEL)】 WAITZ0-3 端子からの入力信号に対し、各 CSZ0-3 領域への割り当てを選択するレジスタです。	10-4	【10.2.1 WAITZ 選択レジスタ(WAITZSEL)】 WAITZ 端子、WAITZ1-3 端子からの入力信号に対し、各 CSZ0-3 領域への割り当てを選択するレジスタです。	

## No.76 <u>10.2.1 WAITZ 選択レジスタ(WAITZSEL)</u>

## WSELmn を WSEL3n~WSEL0n に修正

	V8.00	V9.00	
ページ	記載内容	ページ	改訂内容
199	【10.2.1 WAITZ 選択レジスタ(WAITZSEL)】 [15-0: WSELmn] 各 WAITZ 端子において・チップ・セレクト(CSZ)毎に有効 / 無効を設定します。 0000: WAITZm 端子は WAIT 端子として未使用	10-4	【10.2.1 WAITZ 選択レジスタ(WAITZSEL)】 [15-12: WSEL3n] WAITZ3 端子において・チップ・セレクト(CSZ)毎に有効 / 無効を設定します。 0000: WAITZ3 端子は WAIT 端子として未使用 [11-8: WSEL2n] WAITZ2 端子において・チップ・セレクト(CSZ)毎に有効 / 無効を設定します。 0000: WAITZ2 端子は WAIT 端子として未使用 [7-4: WSEL1n] WAITZ1 端子において・チップ・セレクト(CSZ)毎に有効 / 無効を設定します。 0000: WAITZ1 端子は WAIT 端子として未使用 [3-0: WSEL0n] WAITZ0 端子において・チップ・セレクト(CSZ)毎に有効 / 無効を設定します。 0000: WAITZ0 端子において・チップ・セレクト(CSZ)毎に有効 / 無効を設定します。 0000: WAITZ0 端子は WAIT 端子として未使用
	備考 m=0-3, n=0-3		備考 n=0-3

## No.77 <u>10.2.2</u> 同期式パースト・アクセス MEMC 領域選択レジスタ(SMADSEL0-3)

## bit3-0 のビット名及び備考を修正

	V8.00		V9.00	
ページ	記載内容	ページ	改訂内容	
001	【10.2.2 同期式バースト・アクセス MEMC 領域選択レジスタ(SMADSEL0-3)】 [3-0: SMCSnMASK3-SMCSnMASK0]	10.7	【10.2.2 同期式バースト・アクセス MEMC 領域選択レジスタ(SMADSEL0-3)】 [3-0:SMCSnSIZE3-SMCSnSIZE0]	
201	備考 アドレス領域の計算例: ベース・アドレス([31:24]) = アクセス・アドレス[31:24] & マスク値[7:0]	10–7	備考 アドレス領域の計算例: ベース・アドレス([31:24]) = アクセス・アドレス[31:24] & サイズ値[7:0]	

## No.78 10.2.4 同期式パースト・アクセス MEMC 動作設定レジスタ (SMC352MD)

#### レジスタ名称、bit1 SMCWETH の説明、注1の端子名を修正

	V8.00		V9.00	
ページ	記載内容	ページ	改訂内容	
	【10.2.4 同期式バースト・アクセス MEMC 動作設定レジスタ(SMCMD)】 ・レジスタ名 : SMCMD  「1:SMCWETH]		【10.2.4 同期式バースト・アクセス MEMC 動作設定レジスタ(SMC352MD)】 ・レジスタ名 : SMC352MD  「1:SMCWETH]	
203	SRAM WE_n 出力モード選択 0:SMC スルー出力 1:WE_n アクティブ後、CS 期間中はアクティブ保持	10-9	SRAM WRZn 出力モード選択 0:SET_CYCLE レジスタの T_WP ビットで設定した期間アクティブ保持 1:WRZn アクティブ後、CS 期間中はアクティブ保持	
	注 1. 本レジスタは ADMAXMODE 端子がハイ・レベルのときのみ有効になります。		注 1. 本レジスタは ADMUXMODE 端子がハイ・レベルのときのみ有効になります。	

注)誤ってレジスタ名称の変更が行われています。次版にて元の名称に戻します(レジスタ名を引用している箇所の修正も含む)。

#### No.79 <u>10.2.6 サイクル設定レジスタ(SET\_CYCLE)</u>

#### T WPの説明を修正

	V8.00		V9.00	
ページ	記載内容	ページ	改訂内容	
205	【10.2.6 サイクル設定レジスタ(SET_CYCLE)】  [13-11: T_WP]  SMCMD レジスタの SMCWETH ビットが1の場合には T_WP ビットの値にかかわらず WRSTBZ アサート後は、CS アサート期間中、WRSTBZ 信号を保持します。	10-11	【10.2.6 サイクル設定レジスタ(SET_CYCLE)】 [13-11: T_WP] SMC352MD レジスタの SMCWETH ビットが1の場合には T_WP ビットの値にかかわらず WRSTBZ アサート後は、CS アサート期間中、WRSTBZ 信号を保持します。	

## No.80 <u>10.2.8</u> 同期式パースト・アクセス MEMC リフレッシュ設定レジスタ(REF\_PERIOD0)

#### アドレス値を修正

V8.00		V9.00				
ページ	記載内容	ページ	改訂内容			
209	【10.2.8 同期式バースト・アクセス MEMC リフレッシュ設定レジスタ(REF_PERIODO)】 ・アドレス : 400A 8018H	10-15	【10.2.8 同期式バースト・アクセス MEMC リフレッシュ設定レジスタ(REF_PERIODO)】 ・アドレス : 400A 8020H			


## No.81 <u>10.2.10 同期式バースト・アクセス MEMC CSn モード・レジスタ(OPMODE0\_n)</u>

#### bit15-0 の説明を修正

	V8.00		V9.00	
ページ	記載内容	ページ	改訂内容	
	【10.2.10 同期式バースト・アクセス MEMC CSn モード・レジスタ(OPMODEO_n)】		【10.2.10 同期式バースト・アクセス MEMC CSn モード・レジスタ(OPMODEO_n)】	
211	[15-0: -]	10-17	[15-0: -]	
	SETOPMODE にて設定した値をリードすることができます。		SET_OPMODE にて設定した値をリードすることができます。	


#### No.82 10.2.11 レジスタ設定手順

#### 「図 10.1 レジスタ設定手順」のレジスタ名称を修正



## No.83 10.3.1 バス・クロック選択機能

## 機能説明及び「図 10.2 バス・クロックのマスク動作」のレジスタ名称を修正



## No.84 <u>10.3.3 アドレス/データ・マルチプレクス機能</u> アドレス/データ・マルチプレクス機能のマトリクスを削除


<i>/</i>   <i>/</i>	ファレス// ア マル/フレノス/IXHEOV ドラノス & Files								
	V8.00							V9.00	
ページ				記載内容			ページ	改訂内容	
	【10.3.3	アドレス/デー	タ・マルチプレク:	ス機能】				【10.3.3 アドレス/データ・マルチプレクス機能】	
	外部 SRAM端子	セパレート・モード ADMUXMODE=0の時		マルチプレクス・モード ADMUXMODE=1の時		備考		(削除)	
		18ビット・バス幅	32ビット・バス幅	16ビット・バス幅	32ビット・バス幅				
214		アドレス信号はモード に関係なく出力します。	10-20						
	D31-16	-	Data31-16	Address31-16	{2'b0,Address29-2}	マルチプレクス・モード時			
	D15-0	Data15-0	Data15-0	Address16-1 Data15-0	Data31-0	のアドレス出カタイミング は図10.7を参照してくだ さい。			
						٥٠٠٥			

## No.85 <u>10.3.4 ライト・イネーブル(WRZn)信号拡張機能</u> 機能説明及び図のレジスタ名称、ライト・イネーブル表記の修正

	V8.00	V9.00		
ページ	記載内容	ページ	改訂内容	
215	【10.3.4 ライト・イネーブル(WEZn)信号拡張機能】 同期式パースト・アクセス MEMC のライト・イネーブル(WEZn)端子は、同期モード場合、チップセレクト (CSZn)が有効になった最初の 1 サイクルのみ出力します。外部周辺デバイスによっては、1 サイクルではライト・イネーブル信号(WEZn)を受け取れない場合があるため、チップ・セレクト(CSZn)が有効の間、ライト・イネーブル信号(WEZn)を延長できる機能を付加しています。本機能を有効にする場合には、SMCMD レジスタの SMCWETH ビットをセット(1)します。  システム・クロック (HCLK)  CSZn  SMCMD WETH  マットが1の場合 WEZn 保持)  保持区間		【10.3.4 ライト・イネーブル(WRZn)信号拡張機能】 同期式パースト・アクセス MEMC のライト・イネーブル(WRZn)端子は、同期モード場合、チップセレクト (CSZn)が有効になった最初の 1 サイクルのみ出力します。外部周辺デパイスによっては、1 サイクル ではライト・イネーブル信号(WRZn)を受け取れない場合があるため、チップ・セレクト(CSZn)が有効の間、ライト・イネーブル信号(WRZn)を延長できる機能を付加しています。本機能を有効にする場合には、SMC352MD レジスタの SMCWETH ビットをセット(1)します。  システム・クロック (HCLK)  CSZn  BUSCLK  SMC352MD WETH  ビットが1の場合 WRZn 保持)	


## No.86 <u>10.3.5 リード・データ・タイミング制御</u>

## 図のレジスタ名称を修正




## No.87 <u>10.3.6 (1) 接続例 1</u>

## 接続例1の説明及び図を修正




No.88 <u>10.3.6 (2) 接続例 2</u>

接続例2の図を修正



No.89 <u>10.3.6 (3) 接続例 3</u>

## 接続例3の説明及び図を修正



## No.90 <u>10.4.2 同期アクセス・タイミング</u>

## 注意を追加

	V8.00	V9.00		
ページ	記載内容	ページ	改訂内容	
238	【10.4.2 同期アクセス・タイミング】 (記載なし)	10-44	【10.4.2 同期アクセス・タイミング】 注意. MEMIFSEL 端子、MEMCSEL 端子等の動作モード設定端子は、動作中に変更しないでください。 リセット解除前に確定させてください。★	

## No.91 <u>11. 外部マイコン・インタフェース</u>

## 注意を追加

	V8.00	V9.00	
ページ	記載内容	ページ	改訂内容
239	【11. <b>外部マイコン・インタフェース】</b> (記載なし)	11-1	【11. 外部マイコン・インタフェース】 注意. MEMIFSEL 端子、MEMCSEL 端子等の動作モード設定端子は、動作中に変更しないでください。リセット解除前に確定させてください。★

## No.92 <u>11.2.5 (2) HOSTIF パス制御レジスタ(HIFBCC)</u>

## 備考を削除して、注意を追加

_							
	V8.00			V9.00			
	ページ	記載内容	ページ	改訂内容			
	256	【11.2.5 (2) HOSTIF パス制御レジスタ(HIFBCC)】 備考 上記領域内で、一部先読み対象外の領域があります。	11-18	【11.2.5 (2) HOSTIF パス制御レジスタ(HIFBCC)】 注意. 対象マクロに応じて、先読み機能を有効に設定しても先読みできない領域があります。			

## No.93 <u>11.3.2</u> 動作モードの選択

## 注意を追加

	V8.00		V9.00	
ページ	記載内容	ページ	改訂内容	
265	【11.3.2 動作モードの選択】 (記載なし)	11-27	【11.3.2 動作モードの選択】 注意. 同期式 SRAM タイプ転送モードでは、非同期インタフェースを選択することはできません。	

## No.94 <u>11.3.4 (2) HOSTIF 同期 SRAM 制御レジスタ 0(HIFEXT0)</u>

## 注意を追加


	V8.00	V9.00		
ページ	記載内容	ページ	改訂内容	
267	【11.3.4 (2) HOSTIF 同期 SRAM 制御レジスタ 0 (HIFEXTO)】 (記載なし)	11-29	【11.3.4 (2) HOSTIF 同期 SRAM 制御レジスタ O(HIFEXTO)】 注意. 0 固定表記のビットには O 以外を書き込まないで下さい。 O 以外を書き込んだ場合、誤動作の原因となる可能性があります。★	

## No.95 <u>11.3.4 (3) HOSTIF 同期式 SRAM 制御レジスタ 1(HIFEXT1)</u>

## 注意を追加

	V8.00	V9.00		
ページ	記載内容	ページ	改訂内容	
	【11.3.4 (3) HOSTIF 同期式 SRAM 制御レジスタ1(HIFEXT1)】		【11.3.4 (3) HOSTIF 同期式 SRAM 制御レジスタ 1 (HIFEXT1)】	
268	(記載なし)	11-30	注意. 0 固定表記のビットには 0 以外を書き込まないで下さい。	
			0 以外を書き込んだ場合、誤動作の原因となる可能性があります。	

## No.96 <u>11.3.5 (1) 外部マイコンからのライト・アクセス(同期 SRAM シングル転送、Address/Data 多重、ライト・ステータス)</u> 図中の KESAVI を KESWTO に修正




#### No.97 <u>11.3.5 (2) 外部マイコンからのライト・アクセス(同期 SRAM シングル転送、Address/Data 多重、ライト・ストローブ)</u> 図中の KESAVI を KESWTO に修正

	V8.00	V9.00		
ページ	記載内容	ページ	改訂内容	
	【11.3.5 (2) 外部マイコンからのライト・アクセス (同期 SRAM シングル転送、Address/Data 多重、ライト・ストローブ)】		【11.3.5 (2) 外部マイコンからのライト・アクセス(同期 SRAM シングル転送、Address/Data 多重、ライト・ストローブ)】	
270	HD31-HD0 input KESAVI = 0 KESAVI = 1 KESAVI = 1 KESAVI = 1 KESAVI = 0	11-32	HD31-HD0 input KESAVI = 0 KESAVI = 1 KESAVI = 1 KESAVI = 1 KESAVI = 0	
	HWAITZ CNDWEO = 1 KESAVI = 0 KESAVI = 1		HWAITZ CNDWEO = 1 KESWTO = 0	

## No.98 11.3.5 (3) 外部マイコンからのリード・アクセス(同期 SRAM シングル転送、Address/Data 多重)

## 図中の KESAVI を KESWTO に修正



## No.99 <u>12.2.1 転送モード制御レジスタ(SFMSMD)</u>

#### レジスタ名称を修正

	V8.00		V9.00	
ページ	記載内容	ページ	改訂内容	
276	【12.2.1 転送モード制御レジスタ(SFMSMD)】 ・レジスタ名 : SFMSMD0	12-3	【12.2.1 転送モード制御レジスタ(SFMSMD)】 ・レジスタ名 : SFMSMD	


## No.100 <u>12 章全体</u>

#### 12 章全体で、SMCLK を SMSCK に修正

	V8.00		V9.00		
ページ	記載内容	ページ	改訂内容		
274	【12 章全体】	12-1	【12 章全体】		
~301	SMCLK	~29	SMSCK		

## No.101 12.4.4 (1) 個別変換による ROM 読み出し

「図 12.14 個別変換による連続データ読み出し」を追加



## No.102 <u>12.4.4 (2)</u> プリフェッチ機能を用いた ROM 読み出し

「図 12.15 プリフェッチ機能を用いた連続データ読み出し」を追加

V8.00		V9.00		
ページ	記載内容	ページ	改訂内容	
	【12.4.4 (2) プリフェッチ機能を用いた ROM 読み出し】 (記載なし)	12-26	【12.4.4 (2) プリフェッチ機能を用いた ROM 読み出し】 [図 12.15 プリフェッチ機能を用いた連続データ読み出し]    SMESC (3.75)	

## No.103 12.4.4 (4) SPI バス・サイクル延長機能を用いた ROM 読み出し

「図 12.16 SPI バス・サイクル延長を用いた連続データ読み出し」を追加

	V8.00		V9.00	
ページ	記載内容	ページ	改訂内容	
	【12.4.4 (4) SPI パス・サイクル延長機能を用いた ROM 読み出し】 (記載なし)		【12.4.4 (4) SPI バス・サイクル延長機能を用いた ROM 読み出し】 [図 12.16 SPI バス・サイクル延長を用いた連続データ読み出し]	
299		12-27	Test claim   2+64 Actives   6-64 claim   2   6-64 claim	
			SMSI (A.2)	

## No.104 <u>12.4.5 Deep Power-Down の自動解除</u>

「図 12.17 Deep Power-Down の自動解除動作」を追加

	V8.00		V9.00
ページ	記載内容	ページ	改訂内容
300	【12.4.5 Deep Power-Down の自動解除】 (記載なし)	12-28	【12.4.5 Deep Power—Down の自動解除】  [図 12.17 Deep Power—Down の自動解除動作]    Deep Power—Down on Deep

## No.105 12.4.6 (3) 直接通信での SPI バス・サイクル生成

## 注意 2 を追加

	V8.00		V9.00	
ページ	記載内容	ページ	改訂内容	
30	【12.4.6 (3) 直接通信での SPI バス・サイクル生成】 (記載なし)		【12.4.6 (3) 直接通信での SPI パス・サイクル生成】 注意 2. SFMCMD 以外のレジスタ領域への書き込みによる SPI バス・サイクルの終了は、正式な機能としては保障されません。	

## No.106 <u>13.1.1 概要</u>

## 注意を追加

	V8.00		V9.00	
ページ	記載内容	ページ	改訂内容	
305	【13.1.1 概要】 (記載なし)	13-4	【13.1.1 概要】 注意 2 転送バイト数は 32 ビット(= 1 ワード= 4 バイト)で割り切れるバイト数を設定してください。	

## No.107 13.4.3.2 (4) チャネル・レジスタ・セット

## 注の説明を修正

	V8.00		V9.00	
ページ	記載内容	ページ	改訂内容	
322	【13.4.3.2 (4) チャネル・レジスタ・セット】 (a) チャネル・ステータス・レジスタ(CHSTATn)(3/6) 注 未定義領域へのアクセスなどでバス・エラーが発生します。CHCTRLn.SWRST ビットをセット(1) することで、このビットをクリア(0)できます。	13-21	【13.4.3.2 (4) チャネル・レジスタ・セット】 (a) チャネル・ステータス・レジスタ(CHSTATn)(3/6) 注 メモリマップ上の予約領域をアクセス先として指定した場合 内部バス(AHB)がバス・エラー(アドレスデコードエラー)を発生します。 CHCTRLn.SWRST ビットをセット(1)することで、このビットをクリア(0)できます。	

## No.108 <u>13.4.3.2 (4) チャネル・レジスタ・セット</u> SETSSWPRQ の属性の修正

	V8.00		V9.00	
ページ	記載内容	ページ	改訂内容	
	【13.4.3.2 (4) チャネル・レジスタ・セット】 (b) チャネル・コントロール・レジスタ(CHCTRLn)(1/3) ・R/W 属性(14:SETSSWPRQ): 0	13-25	【13.4.3.2 (4) チャネル・レジスタ・セット】 (b) チャネル・コントロール・レジスタ(CHCTRLn)(1/3) ・R/W 属性(14:SETSSWPRQ): W	

## No.109 <u>13.4.3.2 (4) チャネル・レジスタ・セット</u>

## 注意 1 を追加

	V8.00		V9.00	
ページ	記載内容	ページ	改訂内容	
333	【13.4.3.2 (4) チャネル・レジスタ・セット】 (c) チャネル・コンフィギュレーション・レジスタ(CHCFGn)(5/7) [10-8: AM2-AM0] 注意. AM2-AM0 の設定と、DMAIFCp レジスタは重複設定も可能ですが、一般的な利用方法では、AM2-AM0 を用いて DMAACKZp 信号の動作をレベル・モードに設定している場合は、DMAIFCp レジスタは初期値のままで使用してください。逆に DMAIFCp レジスタを用いて DMAACKZp のパルス幅拡張や、DMAREQZp のマスク機能を利用している場合は、AM2-AM0 はパルス・モードを選択してください。	13-32	【13.4.3.2 (4) チャネル・レジスタ・セット】 (c) チャネル・コンフィギュレーション・レジスタ(CHCFGn)(5/7) [10-8: AM2-AM0] 注意 1. 内蔵周辺機能の割り込み要求信号、外部割り込み入力を選択している場合は、AM2-AM0 の設定は動作に影響しません。 2. AM2-AM0の設定と、DMAIFCpレジスタは重複設定も可能ですが、一般的な利用方法では、 AM2-AM0を用いて DMAACKZp 信号の動作をレベル・モードに設定している場合は、DMAIFCpレジスタは初期値のままで使用してください。逆に DMAIFCp レジスタを用いて DMAACKZp のパルス幅拡張や、DMAREQZp のマスク機能を利用している場合は、AM2-AM0 はパルス・モードを選択してください。	

## No.110 13.4.3.2 (4) チャネル・レジスタ・セット

## 説明文中のレジスタの添え字 n→p の修正

	V8.00		V9.00	
ページ	記載内容	ページ	改訂内容	
334	【13.4.3.2 (4) チャネル・レジスタ・セット】 (c) チャネル・コンフィギュレーション・レジスタ(CHCFGn)(6/7) [6-4: LVL, HEN, LEN] 【DMA 転送要求信号が外部端子の DMA リクエスト信号の場合】 内部の DMA インタフェースは正論理です。DMA インタフェース端子(DMAREQZn,DMAACKZn,DMATCZn:n=0-3)は負論理です。	13-33	【13.4.3.2 (4) チャネル・レジスタ・セット】 (c) チャネル・コンフィギュレーション・レジスタ(CHCFGn)(6/7) [6-4: LVL, HEN, LEN] 【DMA 転送要求信号が外部端子の DMA リクエスト信号の場合】 内部の DMA インタフェースは正論理です。 DMA インタフェース端子(DMAREQZp, DMAACKZp, DMATCZp)は負論理です。	

## No.111 13.4.4.2 (4) チャネル・レジスタ・セット

#### SETSSWPRQ の属性を修正

V8.00		V9.00	
ページ	記載内容	ページ	改訂内容
	【13.4.4.2 (4) チャネル・レジスタ・セット】 (b) チャネル・コントロール・レジスタ(RTCHCTRL)(1/3) ・R/W 属性(14:SETSSWPRQ): 0	13-59	【13.4.4.2 (4) チャネル・レジスタ・セット】 (b) チャネル・コントロール・レジスタ(RTCHCTRL)(1/3) ・R/W 属性(14:SETSSWPRQ): W

## No.112 <u>13.4.5 DMA 転送インタフェース信号制御レジスタ(DMAIFC0,DMAIFC1,RTDMAIFC)</u>

## RQMK4-RQMK0、注意 1,2、備考,の添え字 n→p の修正

V8.00		V9.00	
ページ	記載内容	ページ	改訂内容
381	【13.4.5 DMA 転送インタフェース信号制御レジスタ(DMAIFC0,DMAIFC1,RTDMAIFC)】 [12-8: RQMK4-RQMK0] DMA 転送要求信号(DMAREQZn)のマスク幅注 1 を BUSCLK 単位で設定します。  [4-0: AKWD4-AKWD0] DMA アクノリッジ信号(DMAACKZn)のアクティブ・レベル幅注 2 を BUSCLK 単位で設定します。  注 1. マスクは DMAACKZn の立ち上がり(インアクティブに変化)から開始されます。 2 MAACKZn のアクティブ・レベル幅は、CHCFGn レジスタの AM2-AM0 ビットで指定したアクノリッジ信号が基準となります。CHCFGn レジスタの AM0 ビットでは DMAACKZn の出力モードをパルス・モードノレベル・モードから選択できます。  備考 n = 0-3	13-80	【13.4.5 DMA 転送インタフェース信号制御レジスタ(DMAIFC0,DMAIFC1,RTDMAIFC)】 [12-8: RQMK4-RQMK0] DMA 転送要求信号(DMAREQZp)のマスク幅注 1 を BUSCLK 単位で設定します。  [4-0: AKWD4-AKWD0] DMA アクノリッジ信号(DMAREQZp)のアクティブ・レベル幅注 2 を BUSCLK 単位で設定します。  注 1. マスクは DMAACKZp の立ち上がり(インアクティブに変化)から開始されます。 2 DMAACKZp のアクティブ・レベル幅は、CHCFGn レジスタの AM2-AM0 ビットで指定したアクノリッジ信号が基準となります。CHCFGn レジスタの AM0 ビットでは DMAACKZp の出力モードをパルス・モードノレベル・モードから選択できます。  備者 p=0.1


## No.113 13.4.5 DMA 転送インタフェース信号制御レジスタ(DMAIFC0,DMAIFC1,RTDMAIFC)

## AKWD4-AKWD0 のアクノリッジ信号の修正

	V8.00		V9.00	
ページ	記載内容	ページ	改訂内容	
	【13.4.5 DMA 転送インタフェース信号制御レジスタ(DMAIFC0,DMAIFC1,RTDMAIFC)】		【13.4.5 DMA 転送インタフェース信号制御レジスタ(DMAIFC0,DMAIFC1,RTDMAIFC)】	
382	[4-0 : AKWD4-AKWD0]		[4-0 : AKWD4-AKWD0]	
	DMA アクノリッジ信号(DMAACKZn)のアクティブ・レベル幅注 2 を BUSCLK 単位で設定します。		DMA アクノリッジ信号(RTDMAACKZ)のアクティブ・レベル幅注 2 を BUSCLK 単位で設定します。	

## No.114 13.4.5 DMA 転送インタフェース信号制御レジスタ(DMAIFC0,DMAIFC1,RTDMAIFC)

注意の削除、図タイトル及び図中の添え字 n→p の修正



## No.115 13.4.6 DMA トリガ要因選択レジスタ(DTFRn, RTDTFR)

## 備考にpを追加

	V8.00		V9.00	
ページ	記載内容	ページ 改訂内容		
386	【13.4.6 DMA トリガ要因選択レジスタ n(DTFRn, RTDTFR)】 備考 n = 0-3	13-85	【13.4.6 DMA トリガ要因選択レジスタ(DTFRn, RTDTFR)】 備考 n = 0-3, p = 0,1	

## No.116 13.4.6 DMA トリガ要因選択レジスタ(DTFRn, RTDTFR)

## DMA 転送トリガ要因の修正

	V8.00		V9.00	
ページ	記載内容	ページ	改訂内容	
389	【13.4.6 DMA トリガ要因選択レジスタ n(DTFRn, RTDTFR)】 [6-0 : IFC6-IFC0] 78H : CC-Link RFSTB 割り込み		【13.4.6 DMA トリガ要因選択レジスタ(DTFRn, RTDTFR)】 [6-0 IFC6-IFC0] 78H: CC-Link REFSTB 割り込み	

## No.117 <u>13.5.1 BUSCLK 同期</u>

## 添え字 n→p の修正、備考を追加

	V8.00		V9.00	
ページ	記載内容	ページ	改訂内容	
390	【13.5.1 BUSCLK 同期】 DMA インタフェース信号は、すべて BUSCLK 出力に同期しています。BUSCLK は内部システム・バス・クロックの HCLK と同相の信号です。DMA 転送要求入力(DMAREQZn, RTDMARQZ)BUSCLKに対するセットアップ、ホールドを満足するタイミングで入力してください。 (記載なし)	13-89	【13.5.1 BUSCLK 同期】 DMA インタフェース信号は、すべて BUSCLK 出力に同期しています。BUSCLK は内部システム・バス・クロックの HCLK と同相の信号です。DMA 転送要求入力(DMAREQZp, RTDMARQZ)BUSCLKに対するセットアップ、ホールドを満足するタイミングで入力してください。  備考 p=0.1	

## No.118 13.5.2 転送要求とアクノリッジ

## 添え字 n→p の修正

	V8.00		V9.00	
ページ	記載内容	ページ	改訂内容	
390	【13.5.2 転送要求とアクノリッジ】 DMA 転送要求(DMAREQZn, RTDMARQZ)の検出モードは下記に対応しています。 ・マスク(起動要因として DMAREQZn、RTDMAREQZ を使用しない) ・マスク(DMAACKZn, RTDMAACKZ を出力しない)	13-89	【13.5.2 転送要求とアクノリッジ】 DMA 転送要求(DMAREQZp、RTDMARQZ)の検出モードは下記に対応しています。 ・マスク(起動要因として DMAREQZp、RTDMAREQZ を使用しない) ・マスク(DMAACKZp、RTDMAACKZ を出力しない)	
	備考 n = 0, 1.		備考 p = 0,1	

## No.119 <u>13.7.1 レジスタ・モードとリンク・モードの選択</u>

## 備考の修正

V8.00		V9.00	
ページ	記載内容	ページ	改訂内容
	【13.7.1 レジスタ・モードとリンク・モードの選択】 備考 n = 0, 1.	13-91	【13.7.1 レジスタ・モードとリンク・モードの選択】 備考 n = 0-3

## No.120 <u>13.7.2 (1) レジスタ・モードの動作フロー</u>

## 添え字 n→p の修正、備考に p を追加

	V8.00		V9.00	
ページ	記載内容	ページ	改訂内容	
395	【13.7.2 (1) レジスタ・モードの動作フロー】 〈5〉 DMATCZn 発行処理 CHCFGn.TCM に設定された値に従って、DMATCZn 出力のマスクが行われます。 TCM = 1 の場合は、DMATCZn は出力されません。また、その直後に自動的に TCM がクリア(0)されます。 備考 n = 0-3		【13.7.2 (1) レジスタ・モードの動作フロー】 〈5〉 DMATCZp 発行処理 CHCFGn.TCM に設定された値に従って、DMATCZp 出力のマスクが行われます。 TCM = 1 の場合は、DMATCZp は出力されません。また、その直後に自動的に TCM がクリア(0)されます。 備考 n = 0-3, p = 0,1	

## No.121 <u>13.7.2 (2) レジスタの設定</u>

## 添え字 n→p の修正、備考に p を追加

	V8.00		V9.00	
ページ	記載内容	ページ	改訂内容	
397	【13.7.2 (2) レジスタの設定】 (c) ターミナル・カウント出力 (DMATCZn) のマスク設定 (CHCFGn.TCM) チャネル・コンフィギュレーション・レジスタ (CHCFGn) の TCM ビットで、レジスタ・モード時の DMAトランザクション (一連の DMA 転送) 完了時のターミナル・カウント DMATCZn 出力のマスク設定を行います。	13-96	【13.7.2 (2) レジスタの設定】 (c) ターミナル・カウント出力 (DMATCZp) のマスク設定 (CHCFGn.TCM) チャネル・コンフィギュレーション・レジスタ (CHCFGn) の TCM ビットで、レジスタ・モード時の DMAトランザクション (一連の DMA 転送) 完了時のターミナル・カウント DMATCZp 出力のマスク設定を行います。	
	(表 13.14 も同様に n→p に修正)		(表 13.14 も同様に n→p に修正)	
	備考 n = 0−3		備考 n = 0−3, p = 0,1	

## No.122 <u>13.7.2 (3) レジスタの設定例</u>

## 添え字 n→p の修正、備考に p を追加

	V8.00		V9.00	
ページ	記載内容	ページ	改訂内容	
399	【13.7.2 (3) レジスタの設定例】 (a) Next0 レジスタ・セットのみを使用する場合 <4> CHCFGn.TCM = 0 なので、DMA トランザクション(一連の DMA 転送)完了後に DMATCZn が発行されます。  備考 n = 0-3	13-98	【13.7.2 (3) レジスタの設定例】 (a) Next0 レジスタ・セットのみを使用する場合 <4> CHCFGn.TCM = 0 なので、DMA トランザクション(一連の DMA 転送)完了後に DMATCZp が発行されます。  備考 n = 0-3, p = 0,1	

## No.123 <u>13.7.2 (3) レジスタの設定例</u>

## 添え字 n→p の修正、備考に p を追加

	V8.00		V9.00	
ページ	記載内容	ページ	改訂内容	
400	【13.7.2 (3) レジスタの設定例】 (b) 2 つのレジスタ・セットを用いて連続実行する場合 <9> CHCFGn.TCM = 0 なので、DMA トランザクション(一連の DMA 転送)完了後に DMATCZn が発行されます。  備考 n = 0-3	13-99	【13.7.2 (3) レジスタの設定例】 (b) 2 つのレジスタ・セットを用いて連続実行する場合 <9> CHCFGn.TCM = 0 なので、DMA トランザクション(一連の DMA 転送)完了後に DMATCZp が発行されます。  備考 n = 0-3, p = 0,1	

## No.124 13.7.3 (1) リンク・モードの動作フロー

## 添え字 n→p の修正、備考に p を追加

	V8.00		V9.00	
ページ	記載内容	ページ	改訂内容	
403	【13.7.3 (1) リンク・モードの動作フロー】  <8> DMATCZn 発行処理 CHCFGn.TCM(CHCFGn.TCM)に設定された値に従って、DMATCZn 出力がマスクされます。 TCM = 1 の場合は、DMATCZn は出力されません。  備考 n = 0-3	13-102	【13.7.3 (1) リンク・モードの動作フロー】  〈8〉 DMATCZn 発行処理 CHCFGn.TCM(CHCFGn.TCM)に設定された値に従って、DMATCZp 出力がマスクされます。 TCM = 1 の場合は、DMATCZp は出力されません。  備考 n = 0-3, p = 0,1	

## No.125 <u>13.7.3 (2) レジスタ設定</u>

## 添え字 n→p の修正、備考に p を追加

WALL TO BE A SIE OF BE CHANGE				
V8.00		V9.00		
~-	に	記載内容	ページ	改訂内容
		【13.7.3 (2) レジスタ設定】 (b) リンク・アドレスの設定(NXLAn) 注意 リンク・モードでは、ディスクリプタ・リードにより設定を変更できますが、設定の変更タイミングとハードウェアによる DMA 転送要求(DMAREQZn や割り込み信号)との同期が取れません。 備考 n = 0-3	13-103	【13.7.3 (2) レジスタ設定】 (b) リンク・アドレスの設定(NXLAn) 注意 リンク・モードでは、ディスクリプタ・リードにより設定を変更できますが、設定の変更タイミングとハードウェアによる DMA 転送要求(DMAREQZp や割り込み信号)との同期が取れません。  備考 n = 0-3, p = 0,1

## No.126 <u>13.8.3 (2) エッジ検出</u>

## チャネル数の修正、動作例にレジスタの設定値を追加、備考の削除

	V8.00		V9.00	
ページ	記載内容	ページ	改訂内容	
423	【13.8.3 (2) エッジ検出】 DMA 転送要求に、DMAREQZ0-DMAREQZ1 信号を用いる場合は、DMA アクノリッジ信号 (DMAACKZ0-DMAACKZ2)を検出してから次の DMA 転送要求(DMAREQZ0-DMAREQZ1)を出すようにしてください。  [図 13.22 エッジ検出モードの動作例 1] DMA 転送要求:立ち上がりエッジ検出、転送元からの要求  [図 13.23 エッジ検出モードの動作例 2] DMA 転送要求:立ち上がりエッジ検出、転送先からの要求	13-122	【13.8.3 (2) エッジ検出】  DMA 転送要求に、DMAREQZ0-DMAREQZ1 信号を用いる場合は、DMA アクノリッジ信号 (DMAACKZ0-DMAACKZ1)を検出してから次の DMA 転送要求(DMAREQZ0-DMAREQZ1)を出すようにしてください。  [図 13.22 エッジ検出モードの動作例 1]  DMA 転送要求:立ち上がりエッジ検出  転送元からの要求(CHCFGn.REQD=0)  [図 13.23 エッジ検出モードの動作例 2]  DMA 転送要求:立ち上がりエッジ検出  転送先からの要求(CHCFGn.REQD=1)	
	備考 n = 0−3		(削除)	

## No.127 <u>13.8.3 (3) レベル検出</u>

## 添え字 n→p の修正、動作例にレジスタの設定値を追加、備考に p を追加

	V8.00		V9.00	
ページ	記載内容	ページ	改訂内容	
424	【13.8.3 (3) レベル検出】 CHCFGn レジスタの LVL ビットを 1 に設定すると、レベル検出が選択されます。 DMA 転送要求に、DMAREQZn 信号を用いる場合は、BUSCLK×2 の幅の有効レベル(CHCFGn レジスタの HEN, LEN で指定)が入力されると DMA 転送要求として認識されます。 DMA アクノリッジ信号にレベル・モードを選択した場合は、DMAACKZn は DMAREQZn がディアサートされるまで、ハイ・レベルになります。パルス・モードを選択した場合は 1×BUSCLK のパルスで DMAACKZn が出力されます。 DMA 転送要求に、DMAREQZn 信号を用いる場合は、DMA アクノリッジ信号(DMAACKZn)を検出してから次の DMA 転送要求(DMAREQZn)を出すようにしてください。	13-123	【13.8.3 (3) レベル検出】 CHCFGn レジスタの LVL ビットを 1 に設定すると、レベル検出が選択されます。 DMA 転送要求に、DMAREQZp 信号を用いる場合は、BUSCLK×2 の幅の有効レベル(CHCFGn レジスタの HEN, LEN で指定)が入力されると DMA 転送要求として認識されます。 DMA アクノリッジ信号にレベル・モードを選択した場合は、DMAACKZp は DMAREQZp がディアサートされるまで、ハイ・レベルになります。パルス・モードを選択した場合は 1×BUSCLK のパルスで DMAACKZp が出力されます。 DMA 転送要求に、DMAREQZp 信号を用いる場合は、DMA アクノリッジ信号(DMAACKZp)を検出してから次の DMA 転送要求(DMAREQZp)を出すようにしてください。	
	[図 13.24 エッジ検出モードの動作例 1] DMA 転送要求:ハイ・レベル検出、転送元からの要求		[図 13.24 エッジ検出モードの動作例 1]         DMA 転送要求:ハイ・レベル検出         転送元からの要求(CHCFGn.REQD=0)	
	[図 13.25 エッジ検出モードの動作例 2] DMA 転送要求:ハイ・レベル検出、転送先からの要求		[図 13.25 エッジ検出モードの動作例 2]DMA 転送要求: 立ち上がりエッジ検出転送先からの要求(CHCFGn.REQD=1)	
	備考 n = 0−3		備考 n = 0−3, p = 0,1	

# No.128 <u>13.8.4 DMA アクノリッジ出力機能</u> 添え字 n→p の修正、備考に p を追加

	V8.00		V9.00			
ページ	記載内容	ページ	改訂内容			
425	【13.8.4 DMA アクノリッジ出力機能】 DMA 転送要求に、DMAREQZn 信号を用いる場合は、DMA アクノリッジ信号として、DMAACKZn を使用します。DMA ユニットから出力します。チャネル・コンフィギュレーション・レジスタ(CHCFGn)のAM2-AM0 ビットで出力モードを設定します。	13-124	【13.8.4 DMA アクノリッジ出力機能】 DMA 転送要求に、DMAREQZp 信号を用いる場合は、DMA アクノリッジ信号として、DMAACKZp を使用します。DMA ユニットから出力します。チャネル・コンフィギュレーション・レジスタ(CHCFGn)のAM2-AM0 ビットで出力モードを設定します。 備考 n = 0-3, p = 0,1			

## No.129 <u>13.8.4 (1) DMA 転送要求の要因ごとのアクノリッジ信号モード指定</u> アクノリッジ信号モード指定の修正、添え字 n→p の修正、備考に p を追加

(CHCFGn LVL, LEN, HEN) (CHCFGn LVL, LEN, HE			V8.00						V9.00	
表 13.27 DMA 転送要求の要因ごとのアクノリッジ信号モード指定    DMA アクノリッジ信号の程度	ページ		記載内容		ページ				改訂内容	
1		表 13.27 DMA 転送要求の要因ごとの   DMA 転送要求要因	とのアクノリッジ信号モード指定 のアクノリッジ信号モード指定 DMA 転送要求の検出動作指定 (CHCFGn.LVL, LEN, HEN) がりエッジ検出 がりエッジ検出	DMA アクノリッジ信号の指定 (CHCFGn.AM2-AM0) DMA 転送要求元の仕様にあわせて任 意設定。 DMAACKZ0-1,RTDMAACKZ 端子は使用 できません DMA 転送要求元の仕様にあわせて任		大部端子 (INTPZ( 内蔵周辺 外部端子 (DMARI	DMA 転送要求 MA 転送要求 からの割り込 D-INTPZ31) 機能からの割 からの DMA I	要求の要要因 み要求 リ込み要求 転送要求 IAREQZ)	BCとのアクノリッジ信号モード指定 因ごとのアクノリッジ信号モード指定 DMA 転送要求の検出動作指定 (CHCFGn.LVL, LEN, HEN) 立ち上がりエッジ検出 立ち上がりエッジ検出	DMA アクノリッジ信号の指定 (CHCFGn.AM2-AM0) DMAACKZp, RTDMAACKZ 端子は使 用できません DMAACKZp, RTDMAACKZ 端子は使 用できません DMA 転送要求元の仕様にあわせて任
		0     0     0     バルス・モード <sup>2+1</sup> (DMA 転送要求 (DMA 転送要求 (DMA 転送のバス・+ DMA 転送のバス・+ 1 X X DMA アクノリッジが       注 1. 1×BUSCLK 周期のパルスが注意 2. AM2-AM0 の設定と、DMAIF AM2-AM0 を用いて DMAACKZn 信号タは初期値のままで使用してください	(初期値)  JART (CSI) 送信/受信 FIFO DMA 連  MAREQ In がインアクティブになるま モード <sup>注2</sup> サイクルの間、アクティブ・レベルを 信号 (DMAACK In の出力禁止  FCn レジスタは重複設定も可能  号の動作をレベル・モードに設  N。逆に DMAIFCn レジスタを用	を保持します。  を保持します。  されます。  とですが、一般的な利用方法では、定している場合は、DMAIFCn レジス		0 0 0 1 注 1. 1; 注意 2. / AM2-AM9 与は初期	0 0 1 1 X X X X X X X X X X X X X X X X	パルス・モ レベルモー DMA 転送 パス・サイ DMA 転送 DMA アクク 周期のパ の設定と、 DMAACK で使用してく	ード <sup>準1</sup> (初期値) ド 要求 (DMAREO か がインアクティブになるで クル・モード <sup>準2</sup> Dバス・サイクルの間、アクティブ・レベルを ノリッジ信号 (DMAACK か の出力禁止 グルスが DMAACKZp 信号として出力 DMAIFCn レジスタは重複設定も可能 Zp 信号の動作をレベル・モードに設 ください。逆に DMAIFCn レジスタを月	まで、アクティブ・レベルを保持します。 保持します。 されます。 能ですが、一般的な利用方法で 定している場合は、DMAIFCn レ 引いて DMAACKZp のパルス幅打

## No.130 13.8.4 (2) パルス出力

## 添え字 n→p の修正、動作例にレジスタの設定値を追加、備考に p を追加

	V8.00		V9.00
ページ	記載内容	ページ	改訂内容
427	【13.8.4 (2) パルス出力】 チャネル・コンフィギュレーション・レジスタ(CHCFGn)のAM2-AM0ビットを000Bに設定すると、DMAアクノリッジ信号(DMAACKZn)は、パルス出力が選択されます。 1×BUSCLKのハイ・レベルのパルスが出力されます。 DMA 転送要求元でパルス幅が不足する場合は、DMA 転送インタフェース信号制御レジスタ0-3 (DMAIFC0-DMAIFC3)のAKWD4-AKWD0ビットで、DMAACKZnの幅を1×BUSCLK~32×BUSCLKまで設定できます。  [図 13.26 パルス出力モードの動作例1] DMA 転送要求:立ち上がりエッジ検出、転送元からの要求  [図 13.27 パルス出力モードの動作例 2] DMA 転送要求:立ち上がりエッジ検出、転送先からの要求	13–126	【13.8.4 (2) パルス出力】 チャネル・コンフィギュレーション・レジスタ(CHCFGn)の AM2-AM0 ビットを 000B に設定すると、DMA アクノリッジ信号 (DMAACKZp) は、パルス出力が選択されます。 1×BUSCLK のハイ・レベルのパルスが出力されます。 DMA 転送要求元でパルス幅が不足する場合は、DMA 転送インタフェース信号制御レジスタ 0-3 (DMAIFC0-DMAIFC3)の AKWD4-AKWD0 ビットで、DMAACKZp の幅を 1×BUSCLK ~32×BUSCLK まで設定できます。  [図 13.26 パルス出力モードの動作例 1] DMA 転送要求:立ち上がりエッジ検出 転送元からの要求 (CHCFGn.REQD=0)  [図 13.27 パルス出力モードの動作例 2] DMA 転送要求:立ち上がりエッジ検出 転送先からの要求 (CHCFGn.REQD=1)
	備考 n = 0−3		備考 n = 0-3, p = 0,1

## No.131 <u>13.8.4 (3) レベル出力</u>

## 動作例にレジスタの設定値を追加

	V8.00		V9.00		
ページ	記載内容	ページ	改訂内容		
428	【13.8.4 (3) レベル出力】 [図 13.28 レベル出力モードの動作例 1] DMA 転送要求:ハイ・レベル検出、転送元からの要求、	13-127	【13.8.4 (3) レベル出力】 [図 13.28 レベル出力モードの動作例 1] DMA 転送要求:ハイ・レベル検出 転送元からの要求(CHCFGn.REQD=0)		
	[図 13.29 レベル出力モードの動作例 2] DMA 転送要求: ハイ・レベル検出、転送元からの要求、		<ul><li>[図 13.29 レベル出力モードの動作例 2]</li><li>DMA 転送要求:ハイ・レベル検出</li><li>転送先からの要求(CHCFGn.REQD=1)</li></ul>		

## No.132 <u>13.8.4 (4) バス・サイクル出力</u>

## 動作例にレジスタの設定値を追加

	V8.00		V9.00		
ページ	記載内容	ページ	改訂内容		
429	【13.8.4 (4) バス・サイクル出力】 [図 13.30 バス・サイクル出力モードの動作例 1] DMA 転送要求:立ち上がりエッジ検出、転送元からの要求、	13-128	【13.8.4 (4) パス・サイクル出力】 [図 13.30 バス・サイクル出力モードの動作例 1] DMA 転送要求: 立ち上がりエッジ検出 転送元からの要求(CHCFGn.REQD=0)		
	[図 13.31 バス・サイクル出力モードの動作例 2] DMA 転送要求: ハイ・レベル検出、転送元からの要求、		<ul><li>[図 13.31 バス・サイクル出力モードの動作例 2]</li><li>DMA 転送要求:ハイ・レベル検出</li><li>転送先からの要求(CHCFGn.REQD=1)</li></ul>		

## No.133 <u>13.8.7 強制掃き出し機能</u>

## 添え字 n→p の修正、備考に p を追加

	V8.00		V9.00		
ページ	記載内容	ページ	改訂内容		
435	【13.8.7 強制掃き出し機能】 チャネル・コンフィギュレーション・レジスタ(CHCFGn)の REQD ビットをセット(1)し、DMAACKZn をライト時にアクティブとなる設定の場合は、強制掃き出し機能は利用できません。 転送先が DMA 転送 要求(DMAREQZn)をアサートしていない状態でデータ転送が行われることで、転送先で誤動作が 発生する可能性があるためです。 備考 n = 0-3	13-134	【13.8.7 強制掃き出し機能】 チャネル・コンフィギュレーション・レジスタ(CHCFGn)の REQD ビットをセット(1)し、DMAACKZp をライト時にアクティブとなる設定の場合は、強制掃き出し機能は利用できません。転送先が DMA 転送要求(DMAREQZp)をアサートしていない状態でデータ転送が行われることで、転送先で誤動作が発生する可能性があるためです。  備者 n=0-3,p=0,1		

RENESAS TECHNICAL UPDATE TN-RIN-A011B/J 発行日: 2016年9月27日

## No.134 <u>13.9.1 設定例 1(レジスタ・モード、シングル転送モード、ハードウエア・トリガ)</u>

## 信号名の修正

	V8.00		V9.00		
ページ	記載内容	ページ	改訂内容		
443	【13.9.1 設定例 1(レジスタ・モード、シングル転送モード、ハードウエア・トリガ)】 [表 13.35 設定例 1 のチャネル・コンフィギュレーション・レジスタ(CHCFG1) 設定] [29: RSW]  0: DMA トランザクション(一連の DMA 転送)完了後に RSEL3 を反転しない [26: RSEL]  0: リンク・モードで LV = 0 の場合、INTDMA をマスクしない [25: TCM]  0: マスクしない(ターミナル・カウント出力(DMATCZ2)許可) [24: DEM]  0: DMA トランザクション完了時の INTDMA 出力許可 [11: DRRP]  0: リンク・モードで LV = 0 の場合、CHSTAT_33.DER ビットをセット(1)し動作停止 [10-8: AM2-AM0] DMA アクノリッジ信号(DMAACKZ2)の出力モード	13–142	【13.9.1 設定例 1 (レジスタ・モード、シングル転送モード、ハードウエア・トリガ)】 [表 13.35 設定例 1 のチャネル・コンフィギュレーション・レジスタ(CHCFG1)設定] [29: RSW] 0: DMA トランザクション(一連の DMA 転送)完了後に RSEL を反転しない [26: RSEL] 0: リンク・モードで LV = 0 の場合、INTDERRO をマスクしない [25: TCM] 0: マスクしない(ターミナル・カウント出力(DMATCZ1)許可) [24: DEM] 0: DMA トランザクション完了時の INTDMA01 出力許可 [11: DRRP] 0: リンク・モードで LV = 0 の場合、CHSTAT1.DER ビットをセット(1)し動作停止 [10-8: AM2-AM0] DMA アクノリッジ信号(DMAACKZ1)の出力モード		

## No.135 13.9.2 設定例 2(レジスタ・モード、ブロック転送モード、ソフトウェア・トリガ)

## 信号名の修正

	V8.00	V9.00		
ページ	記載内容	ページ	改訂内容	
446	【13.9.2 設定例 2(レジスタ・モード、ブロック転送モード、ソフトウェア・トリガ)】 [表 13.38 設定例 2 のチャネル・コンフィギュレーション・レジスタ(CHCFG2) 設定] ・R/W 属性 (25: TCM): 0  [26: DIM] 0: リンク・モードで LV = 0 の場合、INTDMA をマスクしない [25: TCM] 0: マスクしない(ターミナル・カウント出力(DMATCZ2)許可) [24: DEM] 0: DMA トランザクション完了時の INTDMA 出力許可 [11: DRRP] 0: リンク・モードで LV = 0 の場合、CHSTAT_32.DER ビットをセット(1)し動作停止	13-145	【13.9.2 設定例 2(レジスタ・モード、ブロック転送モード、ソフトウェア・トリガ)】 [表 13.38 設定例 2 のチャネル・コンフィギュレーション・レジスタ(CHCFG2) 設定] ・R/W 属性 (25: TCM): 1  [26: DIM] 0: リンク・モードで LV = 0 の場合、INTDERRO をマスクしない [25: TCM] 1: マスクする(ターミナル・カウント出力をマスク) [24: DEM] 0: DMA トランザクション完了時の INTDMA02 出力許可 [11: DRRP] 0: リンク・モードで LV = 0 の場合、CHSTAT2.DER ビットをセット(1)し動作停止	

RENESAS TECHNICAL UPDATE TN-RIN-A011B/J 発行日: 2016年9月27日

## No.136 13.9.2 設定例 2(レジスタ・モード、ブロック転送モード、ソフトウェア・トリガ)

#### 設定値の修正

	V8.00		V9.00		
ページ	記載内容	ページ	改訂内容		
447	【13.9.2 設定例 2(レジスタ・モード、ブロック転送モード、ソフトウェア・トリガ)】 [図 13.39 設定例 2 の動作フロー] CHCFG2←1045 0402H		【13.9.2 設定例 2(レジスタ・モード、ブロック転送モード、ソフトウェア・トリガ)】 [図 13.39 設定例 2 の動作フロー] CHCFG2←1245 0402H		

## No.137 <u>13.9.3</u> 設定例 3(レジスタ・モード:連続実行、ブロック転送モード、ソフトウェア・トリガ)

#### 信号名の修正

	V8.00		V9.00		
ページ	記載内容	ページ	改訂内容		
449	【13.9.3 設定例 3(レジスタ・モード:連続実行、ブロック転送モード、ソフトウェア・トリガ)】 [表 13.41 設定例 3 のチャネル・コンフィギュレーション・レジスタ(CHCFG1) 設定] [30: REN] 1:連続実行する(RSEL1 ビットで選択されている Next レジスタ・セットを使う) [26: DIM] 0:リンク・モードで LV = 0 の場合、INTDMA をマスクしない [24: DEM] 1:DMA トランザクション完了時の INTDMA 出力をマスクする [11: DRRP] 0:リンク・モードで LV = 0 の場合、CHSTAT_31.DER ビットをセット(1)し動作停止	13-148	【13.9.3 設定例 3(レジスタ・モード:連続実行、ブロック転送モード、ソフトウェア・トリガ)】 [表 13.41 設定例 3 のチャネル・コンフィギュレーション・レジスタ(CHCFG1)設定] [30: REN] 1:連続実行する(RSEL ビットで選択されている Next レジスタ・セットを使う) [26: DIM] 0:リンク・モードで LV = 0 の場合、INTDERRO をマスクしない [24: DEM] 1: DMA トランザクション完了時の INTDMA01 出力をマスクする [11: DRRP] 0:リンク・モードで LV = 0 の場合、CHSTAT1.DER ビットをセット(1)し動作停止		

## No.138 14.1 TAUJ2 の特徴

## 表題の変更、クロック供給に関する説明及び表 14.1 の削除

	V8.00		V9.00		
ページ	記載内容	ページ	改訂内容		
	【14.1 R-IN32M3 の TAUJ2 の特長】		【14.1 TAUJ2 の特徴】		
455	〇 クロック供給: TAUJ2 には次の 1 つのクロック入力があります。	14-1	(削除)		
	表 14.1 TAUJ2 クロック供給		(削除)		

## No.139 14.1 TAUJ2 の特徴

#### 割り込みと周辺機能の説明に修正、注意の追加

	V8.00		V9.00		
ページ	記載内容	ページ	改訂内容		
456	【14.1 R-IN32M3 の TAUJ2 の特長】 ○ 割り込みと周辺機能: TAUJ2 は次の割り込み要求で DMA 要求やタイマのキャプチャ・トリガ入力、リアルタイム・ポートの更新トリガ入力としても利用できます。  [表 14.2 TAUJ2 の割り込みと周辺機能への要求] [TAUJ2I0-TAUJ2I3] ・DMA コントローラ・トリガ (DTFR/RTDFTR)  (記載なし)	14-2	【14.1 TAUJ2 の特徴】 ○ 割り込みと周辺機能: TAUJ2 の下記割り込み要求は、割り込み処理や Hardware ISR 以外にも、DMA 転送(汎用 DMAC、リアルタイムポート DMAC)、タイマ・キャプチャ・トリガ(TAUJ2)、リアルタイム・ポート(RP00-RP37)の更新に利用可能です。  [表 14.2 TAUJ2 の割り込みと周辺機能への要求] [TAUJ210-TAUJ213] ・DMA コントローラ・トリガ(DTFR/RTDTFR)  注意. TINm/TOUTm は、同じポートで兼用しているため、TINm/TOUTmを同時に使用する場合は、TINm への入力信号をポート端子以外に設定する必要があります(m = 0 − 3)。 詳細は「21.9.1 タイマ入力選択レジスタ(SELCNT)」を参照して下さい。		

## No.140 <u>14.3.2 (1) TAUJ2 プリスケーラ・クロック選択レジスタ(TAUJ2TPS)</u>

## 備考の削除

V8.00		V9.00	
ページ	記載内容	ページ	改訂内容
466	【14.3.2 (1) TAUJ2 プリスケーラ・クロック選択レジスタ(TAUJ2TPS)】 備考 TAUJ2 クロック入力 PCLK については、この章の最初の節内「クロック供給」で定義しています。	14-12	【14.3.2 (1) TAUJ2 プリスケーラ・クロック選択レジスタ(TAUJ2TPS)】 (削除)

## No.141 <u>14.3.3 (2) TAUJ2 チャネル・カウンタ・レジスタ(TAUJ2CNTm)</u>

## 注を追加

	V8.00		V9.00	
ページ	記載内容	ページ	改訂内容	
468	【14.3.3 (2) TAUJ2 チャネル・カウンタ・レジスタ(TAUJ2CNTm)】 (記載なし)	14-15	【14.3.3 (2) TAUJ2 チャネル・カウンタ・レジスタ(TAUJ2CNTm)】 注 初期値は、TAUJ2 チャネル・モード OS レジスタにて設定された動作モードによって変わります。インターバル・タイマモードもしくはワンカウント・モードの場合、初期値 FFFF_FFFFH となり、その他のモードの場合、初期値 0000_0000H となります。 動作モード設定の詳細は「14.3.3(3) TAUJ2 チャネル・モード OS レジスタ(TAUJ2CMORm)」を参照して下さい。	

## No.142 14.3.3 (3) TAUJ2 チャネル・モード OS レジスタ(TAUJ2CMORm)

### 説明の補完

	V8.00		V9.00	
ページ	記載内容	ページ	改訂内容	
472	【14.3.3 (3) TAUJ2 チャネル・モード OS レジスタ(TAUJ2CMORm)★】 [4-0: TAUJ2MD[4:0]] 動作モードを指定します。	14-19	【14.3.3 (3) TAUJ2 チャネル・モード OS レジスタ(TAUJ2CMORm)】 [4-0: TAUJ2MD[4:0]] 動作モードを指定します。下表に記載されていない設定は設定禁止です。	


## No.143 14.5.1 チャネル連動動作ルール

## 説明の修正

V8.00		V9.00	
ページ	記載内容	ページ 改訂内容	
404	11 チャネル連動動作ルール】		【14.5.1 チャネル連動動作ルール】
404	(4) 例: CH2 がマスタ・チャネルの場合、CH3 をスレーブ・チャネルに設定できます。		(4) 例:CHO がマスタ・チャネルの場合、CH1、CH2、CH3 をスレーブ・チャネルとして設定できます。

### No.144 14.7.5 (8) オーパフロー割り込みの出力方法 (b) ブロック図

#### 「図 14.24 オーバフロー割り込み出力のブロック図(TAUJ2TTINm 幅測定時)」の内容を修正



#### No.145 15. ウインドウ・ウォッチドッグ・タイマ A(WDTA)

#### 説明の修正・削除

	V8.00		V9.00	
ページ	記載内容	ページ	改訂内容	
560	【15. ウインドウ・ウォッチドッグ・タイマ A(WDTA)】 この章では、ウインドウ・ウォッチドッグ・タイマ A の一般的な内容について説明します。 15.1 節でチャネル数、レジスタのベース・アドレス、入出力信号名など、R-IN32M3 に固有の特徴について説明します。15.2 節以降で、WDTA 搭載製品に共通の特徴について説明します。 使用上の注意事項は「15.5 機能説明」を参照してください。	15-1	【15. ウインドウ・ウォッチドッグ・タイマ A(WDTA)】 本章では、ウィンドウ・ウォッチドッグ・タイマ A(WDTA)について説明します。 (削除)	

### No.146 <u>15.1 WDTA の特徴</u>

## 表題の変更、クロック供給に関する説明及び「表 15.2 ウインドウ・ウォッチドッグ・タイマ A のクロック」の削除

V8.00		V9.00	
ページ	記載内容	ページ	改訂内容
	【15.1 R-IN32M3 の WDTA の特徴】		【15.1 WDTA の特徴】
560	○ クロック供給 ウインドウ・ウォッチドッグ・タイマ A は、クロック入力として WDTATCKI を使用します。WDTATCKI は クロック発生回路に接続されています。	15–1	(削除)
	表 15.2 ウインドウ・ウォッチドッグ・タイマ A のクロック		(削除)

### No.147 15.2 機能概要

## オーバフロー時間条件の修正

	V8.00		V9.00	
ページ	記載内容	ページ	改訂内容	
561	【15.2 機能概要】 ○ オーバフロー時間	15-2	【15.2 機能概要】 ○ オーバフロー時間	
	•25MHz 動作時:163 ょ~5.36s		·163 µs∼5.36s	

## No.148 16. アシンクロナス・シリアル・インタフェース J(UARTJ)

### 説明の修正

V8.00		V9.00	
ページ	記載内容	ページ	改訂内容
572	【16. <b>アシンクロナス・シリアル・インタフェース J(UARTJn)】</b> この章では、アシンクロナス・シリアル・インタフェース J 全般について説明します。	16-1	【16. アシンクロナス・シリアル・インタフェース J(UARTJ)】 本章では、アシンクロナス・シリアル・インタフェース J(UARTJ)について説明します。

### No.149 16.1 UARTJn の特徴

## 表題の変更、クロック供給及び「表 16.2 UARTJn のクロック供給」の削除

V8.00		V9.00	
ページ	記載内容	ページ	改訂内容
	【16.1 R-IN32M3 UARTJn の機能】		【16.1 UARTJn の特徴】
572	○ クロック供給:UARTJn には次の1つのクロック入力があります。UARTJn は PCLK を接続しています。	16-1	(削除)
	表 16.2 UARTJn のクロック供給		(削除)

## No.150 <u>16.1 UARTJn の特徴</u>

## 割り込みと周辺機能の説明に修正、「表 16.3 UARTJn の割り込みと周辺機能の要求」の修正

	V8.00		V9.00	
ページ	記載内容	ページ	改訂内容	
573	【16.1 R-IN32M3 UARTJn の機能】 ○割り込み: UARTJ の割り込みを次の表に示します。  [表 16.3 UARTJn の割り込みと周辺機能の要求★] [INTUAJOTIT, INTUAJOTIR, INTUAJITIT, INTUAJITIR] ・DMA コントローラ・トリガ (DTFR/RTDFTR)	16-2	【16.1 UARTJn の特徴】     ○割り込みと周辺機能:     UARTJ の下記割り込み要求は、割り込み処理や Hardware ISR 以外にも、DMA 転送(汎用 DMAC、リアルタイムポート DMAC)、タイマ・キャプチャ・トリガ(TAUJ2)、リアルタイム・ポート(RP00-RP37)の更新に利用可能です。  [表 16.3 UARTJn の割り込みと周辺機能の要求] [INTUAJ0TIT, INTUAJ1TIT, INTUAJ1TIR] ・DMA コントローラ・トリガ(DTFR/RTDTFR)	

# No.151 <u>16.4 (2) UARTJn 制御レジスタ 1(URTJnCTL1)</u>

# URTJnBLG[2:0]の選択値を修正

	V8.00		V9.00	
ページ	記載内容	ページ	改訂内容	
	【16.4 (2) UARTJn 制御レジスタ1(URTJnCTL1)】		【16.4(2) UARTJn 制御レジスタ1(URTJnCTL1)】	
580	[14-12 : URTJnBLG[2:0]]	16-9	[14-12 : URTJnBLG[2:0]]	
	送信中の BF ビット長 110: 15 ビット		送信中の BF ビット長 111★:15 ビット	

## No.152 <u>16.4 (5) UARTJn ステータス・レジスタ 0(URTJnSTR0)</u>

### 注 1,2 を追加

	V8.00		V9.00	
ページ	記載内容	ページ	改訂内容	
586	【16.4 (5) UARTJn ステータス・レジスタ 0 (URTJnSTR0) 】 (記載なし)	16-15	【16.4 (5) UARTJn ステータス・レジスタ 0 (URTJnSTR0) ★】 注 1. このビットは、URTJnCTL0.URTJnRXE = 0 によって受信が禁止されたときにも初期化されます。 2. これらのビットは、URTJnCTL0.URTJnTXE = 0 によって送信が禁止されたときにも初期化されます。	

## No.153 <u>16.4 (6) UARTJn ステータス・レジスタ 1(URTJnSTR1)</u>

## 注 1,2 を追加

	V8.00		V9.00	
ページ	記載内容	ページ	改訂内容	
587	【16.4 (6) UARTJn ステータス・レジスタ 1 (URTJnSTR1)】 (記載なし)	16-16	【16.4 (6) UARTJn ステータス・レジスタ 1 (URTJnSTR1) ★】 注 1. これらのビットは、URTJnCTL0.URTJnRXE = 0 によって受信が禁止されたときも初期化されます。 2. このビットは、URTJnCTL0.URTJnTXE = 0 によって送信が禁止されたときも初期化されます。	

## No.154 16.4 (6) UARTJn ステータス・レジスタ 1 (URTJnSTR1)

## 注1を追加

	V8.00		V9.00		
ページ	記載内容	ページ	改訂内容		
	【16.4 (6) UARTJn ステータス・レジスタ 1 (URTJnSTR1) 】		【16.4 (6) UARTJn ステータス・レジスタ 1 (URTJnSTR1) ★】		
588	(記載なし)	16-17	注 1. このビットは、URTJnCTL0.URTJnRXE = 0 によって受信が禁止されたときにも初期化されま		
			す。		


# No.155 <u>16.5.2 (1) 受信エラー発生時の INTUAJnTIR</u>

## 注意の説明を修正

	V8.00	V9.00			
ページ	ページ 記載内容		改訂内容		
600	【16.5.2 (1) 受信エラー発生時の INTUAJnTIR】 注意 送信割り込みが発生した後、FIFO が空の状態で1フレーム分以上、送信を待つシステムでは、再び送信割り込みが発生している可能性があるため、割り込みルーチン内で割り込み要求フラグ(EICn.EIRFn)をクリア(0) してください。	16-29	【16.5.2 (1) 受信エラ一発生時の INTUAJnTIR】 注意 受信割り込みが発生した後、FIFO フル状態で 1 フレーム分以上、受信を待つシステムでは、 再び受信割り込みが発生している可能性があるため、割り込みルーチン内で割り込み要求フラグ (EICn.EIRFn)をクリア (0) してください。		

### No.156 <u>16.5.3 ステータス割り込み要求 INTUAJnTIS</u>

「図 16.4 オーパラン・エラー判定フロー」の"URTJnDCE = 1"判定後のフローを修正



### No.157 16.6.6 (2) 受信の開始と停止

### 「図 16.15 データ受信のフロー(URTJnSLBM = 0, URTJnSSBR = 1)」に補足を追加

V8.00		V9.00		
ページ	記載内容	ページ	改訂内容	
618	【16.6.6 (2) 受信の開始と停止】 [図 16.15 データ受信のフロー(URTJnSLBM = 0, URTJnSSBR = 1)] (記載なし)		【16.6.6 (2) 受信の開始と停止】 [図 16.15 データ受信のフロー(URTJnSLBM = 0, URTJnSSBR = 1)] c) BF 受信後にデータを受信する場合には、設定してください。	

### No.158 <u>16.7 ボー・レート・ジェネレータ</u>

## ボーレート誤差算出方法を追加

	V8.00		V9.00		
ページ	記載内容	ページ	改訂内容		
_	【16.7 ボー・レート・ジェネレータ】 (記載なし)	16-54	【16.7 ボー・レート・ジェネレータ】 ボーレートのクロック設定は、下記の式で算出します。レジスタの詳細は「16.4(3) UARTJn 制御レジスタ 2 (URTJnCTL2)」を参照してください。★  ペ  備考. URTJnCTL2.URTJnBRS[11:0] = "2125"に設定した場合、±4.75%となります。		

## No.159 <u>17. クロック同期シリアル・インタフェース H(CSIH)</u>

#### 説明の修正

	V8.00	V9.00			
ページ		ページ 改訂内容			
626	【17. クロック同期シリアル・インタフェース H(CSIH)】 この章では、クロック同期シリアル・インタフェース H(CSIH)全般について説明します。 最初のセクションでは、チャネル、レジスタ・ベース・アドレス、入出力信号名など、すべての R-IN32M3 に固有の特性について説明します。 それ以降のセクションでは、すべてのバージョンに共通の特徴について説明します。	17-1	【17. <b>クロック同期シリアル・インタフェース H(CSIH)</b> 】 本章では、クロック同期シリアル・インタフェース(CSIH)について説明します。		

### No.160 <u>17.1 CSIH の特徴</u>

## 表題の変更、クロック供給に関する説明及び「表 17.3 CSIHn のクロック・ソース」の削除

	V8.00		V9.00
ページ	記載内容	ページ	改訂内容
	【17.1 R-IN32M3 の CSIH の特徴】		【17.1 CSIH の特徴】
626	○ クロック供給 クロック同期シリアル・インタフェース H は 1 つのクロック入力を供給します。	17-1	(削除)
	表 17.3 CSIHn のクロック・ソース		(削除)

## No.161 <u>17.1 CSIH の特徴</u>

## 割り込みと周辺機能の説明に修正、「表 17.4 CSIHn の割り込みと周辺機能の要求」の修正

AT VICE V CONTINUE V MARKET DE CONTINUE V PARTIE V V PA					
	V8.00	V9.00			
ページ	ページ 記載内容		改訂内容		
	【17.1 R-IN32M3 の CSIH の特徴】 ○ 割り込み クロック同期シリアル・インタフェース H は以下の割り込み要求を発生することができます。		【17.1 CSIH の特徴】 ○ 割り込みと周辺機能: CSIH の下記割り込み要求は、割り込み処理や Hardware ISR 以外にも、 DMA 転送(汎用 DMAC、リアルタイムポート DMAC)、タイマ・キャプチャ・トリガ(TAUJ2)、リアルタイム・ポート(RP00-RP37)の更新に利用可能です。		
628	[表 17.5 CSIHn の割り込みと周辺機能の要求★] [CSI0/CSIHTIC, CSI0/CSIHTIR, CSI0/CSIHTIJC, CSI1/CSIHTIC, CSI1/CSIHTIR, CSI1/CSIHTIJC,] ・DMA コントローラ・トリガ (DTFR/RTDFTR)	17-2	[表 17.4 CSIHn の割り込みと周辺機能の要求] [CSI0/CSIHTIC, CSI0/CSIHTIR, CSI0/CSIHTIJC, CSI1/CSIHTIC, CSI1/CSIHTIR, CSI1/CSIHTIJC,] ・DMA コントローラ・トリガ (DTFR/RTDTFR)		

# No.162 <u>17.3 CSIH 制御レジスタ</u>

# CSIHnTSF のセットされる条件とクリアされる条件をを修正

		V8.00				V9.00			
ページ		記載内容 改訂内容							
	【17.3 (4) CSIH ステータス・レジスタ 0 (CSIHnSTR0) 】 [7: CSIHnTSF]				【17.3 CSIH 制御レジスタ】 [7: CSIHnTSF]				
			セットされる条件				セットさ	れる条件	
	マスタ・モード	ダイレクト・ アクセス・モード、 FIFO モード	デュアル・ バッファ・モード、 送信オンリー・ バッファ・モード	クリアされる条件		マスタ・モード	ダイレクト・ アクセス・モード、 FIFO モード	デュアル・ バッファ・モード、 送信オンリー・ バッファ・モード	クリアされる条件
	送信モード 送受信モード 受信モード	送信データ・レジスタ へのライト	CSIHnMCTL2. CSIHnBTST の セット	最後の CSIHnTSCK エッジから 0.5 クロ ック以内		送信モード 送受信モード 受信モード	送信データ・レジスタ - へのライト	CSIHnMCTL2. CSIHnBTSTの セット	最後の CSIHnTSCK エッジから 0.5 クロ ック以内
640					17-14				
		セットされる条件					セットされる条件		
	スレーブ・モード	ダイレクト・ アクセス・モード、 FIFO モード	デュアル・ パッファ・モード、 送信オンリー・ バッファ・モード	クリアされる条件		スレーブ・モード	ダイレクト・ アクセス・モード、 FIFO モード	デュアル・ バッファ・モード、 送信オンリー・ バッファ・モード	クリアされる条件
	送信モード	送信データ・レジスタ		<b>3</b> // <b>3 3 3 3 3 3 3 3 3 3</b>		送信モード	送信データ・レジスタ		<b>-</b> (* <b>-</b> 00)   - <b>T</b> 00) (
	送受信モード	へのライト	CSIHnMCTL2.	最後の CSIHnTSCK		送受信モード	へのライト	CSIHnMCTL2.	最後の CSIHnTSCK エッジから 0.5 クロ
	受信モード	CSIHnTSCK 入力 タイミング	CSIHnBTST の エッジから 0.5 クロ セット ック以内		受信モード	CSIHnTSCK 入力 タイミング	セット ック以内		

## No.163 <u>17.3 (4) CSIH ステータス・レジスタ 0(CSIHnSTR0)</u>

## 備考を追加

	V8.00		V9.00		
ページ	記載内容	ページ	改訂内容		
642	【17.3 (4) CSIH ステータス・レジスタ 0 (CSIHnSTR0) 】 (記載なし)	17–16	【17.3 (4) CSIH ステータス・レジスタ 0 (CSIHnSTR0) 】 備考 n = 0,1		


# No.164 <u>17.3 (6) CSIH メモリ制御レジスタ 0(CSIHnMCTL0)</u>

# CSIHnTO[4:0]の説明を修正

	V8.00		V9.00		
ページ	記載内容	ページ	改訂内容		
645	【17.3 (6) CSIH メモリ制御レジスタ 0 (CSIHnMCTL0)】 [4-0: CSIHnTO[4:0]] ボー・レートを選択します。	17-10	【17.3 (6) CSIH メモリ制御レジスタ 0 (CSIHnMCTL0)】 [4-0: CSIHnTO[4:0]] タイムアウトするまでのクロック数を選択します。		

# No.165 <u>17.3 (10) CSIH コンフィギュレーション・レジスタ x(CSIHnCFGx)</u>

### CSIHnCKPx/CSIHnDAPx の表記の修正



# No.166 <u>17.3 (10) CSIH コンフィギュレーション・レジスタ x(CSIHnCFGx)</u>

CSIHnIDx[2:0]で省略していた設定を追加

		V8.00			V9.00		
ページ		記載内容	ページ	ページ 改訂内容			
	【17.3 (10) CSIH コンフィギュレーション・レジスタ x (CSIHnCFGx)】 [14-12 : CSIHnIDx[2:0]]			【17.3 (10) CSIH コンフィキ [14-12 : CSIHnIDx[2:0]]	デュレーション・レジスタ x (CSIHnCFGx) 】		
	CSIHnIDx[2:0]	アイドル時間	17-28	CSIHnIDx[2:0]	アイドル時間		
	000B	0.5 シリアル・クロック周期		000B	0.5 シリアル・クロック周期		
	001B	1.0 シリアル・クロック周期		001B	1.0 シリアル・クロック周期		
654	010B	1.5 シリアル・クロック周期		010B	1.5 シリアル・クロック周期		
001		(2.5, 3.5, 4.5, 6.5)		011B	2.5 シリアル・クロック周期		
	111B	8.5 シリアル・クロック周期		100B	3.5 シリアル・クロック周期		
				101B	4.5 シリアル・クロック周期		
				110B	6.5 シリアル・クロック周期		
				111B	8.5 シリアル・クロック周期		

# No.167 17.3 (10) CSIH コンフィギュレーション・レジスタ x (CSIHnCFGx)

CSIHnHDx[3:0]で省略していた設定を追加

		V8.00			V9.00			
ページ		記載内容				改訂内容		
	【17.3 (10) CSIH コンフィギュレーション・レジスタ x (CSIHnCFGx)】 [11-8:CSIHnHDx[3:0]]				[17.3 (10) CSIH = [11-8 : CSIHnHD>	コンフィギュレーション・レジスタ x(CSII 、[3:0]]	InCFGx) ]	
	CSIHnHDx[3:0]	CSIHnCTL1.CSIHnSIT = 0 のときのホールド時間	CSIHnCTL1.CSIHnSIT = 1 のときのホールド時間		CSIHnHDx[3:0]	CSIHnCTL1.CSIHnSIT = 0 のときのホールド時間	CSIHnCTL1.CSIHnSIT = 1 のときのホールド時間	
	0000B	0.5 シリアル・クロック周期	1.0 シリアル・クロック周期		0000B	0.5 シリアル・クロック周期	1.0 シリアル・クロック周期	
	0001B	1シリアル・クロック周期	1.5 シリアル・クロック周期		0001B	1シリアル・クロック周期	1.5 シリアル・クロック周期	
	0010B	1.5 シリアル・クロック周期	2.0 シリアル・クロック周期		0010B	1.5 シリアル・クロック周期	2.0 シリアル・クロック周期	
		(2.5, 3.5, 4.5, 6.5, 8.5, 9.5	(3.0, 4.0, 5.0, 7.0, 9.0, 10.0,		0011B	2.5 シリアル・クロック周期	3.0 シリアル・クロック周期	
	4445		11.0, 12.0, 13.0, 15.0, 17.0, 19.0)		0100B	3.5 シリアル・クロック周期	4.0 シリアル・クロック周期	
	1111B	20.5 シリアル・クロック周期	21.0 シリアル・クロック周期		0101B	4.5 シリアル・クロック周期	5.0 シリアル・クロック周期	
654				17-29	0110B	6.5 シリアル・クロック周期	7.0 シリアル・クロック周期	
					0111B	8.5 シリアル・クロック周期	9.0 シリアル・クロック周期	
					1000B	9.5 シリアル・クロック周期	10.0 シリアル・クロック周期	
					1001B	10.5 シリアル・クロック周期	11.0 シリアル・クロック周期	
					1010B	11.5 シリアル・クロック周期	12.0 シリアル・クロック周期	
					1011B	12.5 シリアル・クロック周期	13.0 シリアル・クロック周期	
					1100B	14.5 シリアル・クロック周期	15.0 シリアル・クロック周期	
					1101B	16.5 シリアル・クロック周期	17.0 シリアル・クロック周期	
					1110B	18.5 シリアル・クロック周期	19.0 シリアル・クロック周期	
					1111B	20.5 シリアル・クロック周期	21.0 シリアル・クロック周期	

# No.168 <u>17.3 (10) CSIH コンフィギュレーション・レジスタ x(CSIHnCFGx)</u>

# CSIHnINx[3:0]で省略していた設定を追加

		V8.00				V9.00	
ニージ		記載内容		ページ		改訂内容	
	【17.3 (10) CSIH コンフィギュレーション・レジスタ x (CSIHnCFGx)】 [7-4:CSIHnINx[3:0]]				[17.3 (10) CSIH = [7-4 : CSIHnINx[3	コンフィギュレーション・レジスタ x(CSI 3:0]]	HnCFGx) ]
	CSIHnINx[3:0]	CSIHnCTL1.CSIHnSIT = 0 のときのデータ間時間	CSIHnCTL1.CSIHnSIT = 1 のときのデータ間時間		CSIHnINx[3:0]	CSIHnCTL1.CSIHnSIT = 0 のときのデータ間時間	CSIHnCTL1.CSIHnSIT = 1 のときのデータ間時間
	0000B	0.0 シリアル・クロック周期	0.5 シリアル・クロック周期		0000B	0.0 シリアル・クロック周期	0.5 シリアル・クロック周期
	0001B	0.5 シリアル・クロック周期	1.0 シリアル・クロック周期		0001B	0.5 シリアル・クロック周期	1.0 シリアル・クロック周期
	0010B	1.0 シリアル・クロック周期	1.5 シリアル・クロック周期		0010B	1.0 シリアル・クロック周期	1.5 シリアル・クロック周期
	0011B	2.0 シリアル・クロック周期	2.5 シリアル・クロック周期	17-30	0011B	2.0 シリアル・クロック周期	2.5 シリアル・クロック周期
		··· (3.0, 4.0, 6.0, 8.0, 9.0, 10.0, 11.0, 12.0, 14.0, 16.0, 18.0)	··· (3.5, 4.5, 6.5, 8.5, 9.5, 10.5, 11.5 12.5, 14.5, 16.5, 18.5)		0100B 0101B	3.0 シリアル・クロック周期 4.0 シリアル・クロック周期	3.5 シリアル・クロック周期 4.5 シリアル・クロック周期
655	1111B	20.0 シリアル・クロック周期	20.5 シリアル・クロック周期		0110B	6.0 シリアル・クロック周期	6.5 シリアル・クロック周期
000				17 30	0111B	8.0 シリアル・クロック周期	8.5 シリアル・クロック周期
					1000B	9.0 シリアル・クロック周期	9.5 シリアル・クロック周期
					1001B	10.0 シリアル・クロック周期	10.5 シリアル・クロック周期
					1010B	11.0 シリアル・クロック周期	11.5 シリアル・クロック周期
					1011B	12.0 シリアル・クロック周期	12.5 シリアル・クロック周期
					1100B	14.0 シリアル・クロック周期	14.5 シリアル・クロック周期
					1101B	16.0 シリアル・クロック周期	16.5 シリアル・クロック周期
					1110B	18.0 シリアル・クロック周期	18.5 シリアル・クロック周期
					1111B	20.0 シリアル・クロック周期	20.5 シリアル・クロック周期

# No.169 <u>17.3 (10) CSIH コンフィギュレーション・レジスタ x(CSIHnCFGx)</u>

CSIHnSPx[3:0]で省略していた設定を追加

		V8.00			V9.00
ページ		記載内容	ページ		改訂内容
	【17.3 (10) CSIH コンフィギュレーション・レジスタ x (CSIHnCFGx)】 [3-0: CSIHnSPx[3:0]]			[17.3 (10) CSIH = [3-0 : CSIHnSPx[	コンフィギュレーション・レジスタ x(CSIHnCFGx)] 3:0]]
	CSIHnSPx[3:0]	セットアップ時間		CSIHnSPx[3:0]	セットアップ時間
	0000B	0.5 シリアル・クロック周期		0000B	0.5 シリアル・クロック周期
	0001B	1.0 シリアル・クロック周期		0001B	1.0 シリアル・クロック周期
	0010B	1.5 シリアル・クロック周期		0010B	1.5 シリアル・クロック周期
		··· (2.5, 3.5, 4.5, 6.5, 8.5, 9.5 10.5, 11.5, 12.5, 14.5, 16.5, 18.5)		0011B	2.5 シリアル・クロック周期
	1111B	20.5 シリアル・クロック周期		0100B	3.5 シリアル・クロック周期
				0101B	4.5 シリアル・クロック周期
655			17-31	0110B	6.5 シリアル・クロック周期
			., .,	0111B	8.5 シリアル・クロック周期
				1000B	9.5 シリアル・クロック周期
				1001B	10.5 シリアル・クロック周期
				1010B	11.5 シリアル・クロック周期
				1011B	12.5 シリアル・クロック周期
				1100B	14.5 シリアル・クロック周期
				1101B	16.5 シリアル・クロック周期
				1110B	18.5 シリアル・クロック周期
				1111B	20.5 シリアル・クロック周期


# No.170 <u>17.3 (14) CSIH ハーフ・ワード・アクセス用受信データ・レジスタ 0(CSIHnRX0H)</u>

#### CSIHnSPx[3:0]で省略していた設定を追加

V8.00		V9.00	
ページ	記載内容	ページ	改訂内容
660	【17.3 (14) CSIH ハーフ・ワード・アクセス用受信データ・レジスタ 0 (CSIHnRX0H)】 ・R/W 属性(31-24): R/W	17-36	【17.3 (14) CSIH ハーフ・ワード・アクセス用受信データ・レジスタ 0(CSIHnRX0H)】 ・R/W 属性(31-24): 0

#### No.171 17.4.2 (2) マスタ 1、スレーブ 2 の場合

説明及び「図 17.5 1 つのマスタと 2 つのスレーブの間の接続」の修正



# No.172 17.4.3 (1) コンフィギュレーション・レジスタ

### 説明の修正

	V8.00		V9.00	
ページ	記載内容	ページ	改訂内容	
666	【17.4.3 (1) コンフィギュレーション・レジスタ】 CS1 信号と CS2 信号がデフォルトのアクティブ・ロー(CSIHnCTL1.CSIHnCSL1 = 0, CSIHnCTL1.CSIHnCSL2 = 0)に設定した場合の例を図 17.6 に示します。アクティブ・レベルは CS ごとに個別に指定することができます。	17-42	【17.4.3 (1) コンフィギュレーション・レジスタ】 CSO 信号と CS1 信号がデフォルトのアクティブ・ロー(CSIHnCTL1.CSIHnCSL0 = 0, CSIHnCTL1.CSIHnCSL1 = 0)に設定した場合の例を図 17.6 に示します。アクティブ・レベルは CS ごとに個別に指定することができます。	

# No.173 <u>17.4.14 ループ・バック・モード</u>

# CSIHnCTL1.CSIHnCLS bit 幅の修正

	V8.00		V9.00	
ページ	記載内容	ページ	改訂内容	
705	【17.4.14 ループ・バック・モード】 CSIHnTSCK 信号、CSIHnTSO 信号、CSIHnTSI 信号、CSIHnTCSSn[1:0]信号はポートから切り離されます。CSIHnTSO 信号の出力レベルはローに固定され、CSIHnTSCK 信号およびCSIHnTCSSn[1:0]信号はインアクティブ・レベル(CSIHnTSCK 信号の場合はCSIHnCFGx.CSIHnCKPx ビットで設定したレベル、CSIHnTCSSn[1:0]信号の場合はCSIHnCTL1.CSIHnCLS[7:0]ビットで設定したレベル)に設定されます。	17-81	【17.4.14 ループ・バック・モード】 CSIHnTSCK 信号、CSIHnTSO 信号、CSIHnTSI 信号、CSIHnTCSSn[1:0]信号はポートから切り離されます。CSIHnTSO 信号の出力レベルはローに固定され、CSIHnTSCK 信号およびCSIHnTCSSn[1:0]信号はインアクティブ・レベル(CSIHnTSCK 信号の場合はCSIHnCFGx.CSIHnCKPx ビットで設定したレベル、CSIHnTCSSn[1:0]信号の場合はCSIHnCTL1.CSIHnCLS[1:0]ビットで設定したレベル)に設定されます。	

## No.174 <u>18. I2C パス (IICB)</u>

### 説明の修正・削除

	V8.00		V9.00			
ページ	記載内容	ページ	改訂内容			
759	【18. I2C パス(IICB)】 この章では、I2C バス(I2CB)について説明します。 18.1 節でチャネル数、レジスタのベース・アドレス、入出力信号名など、R-IN32M3 に固有の特徴について説明します。 18.2 節以降で、I2CB 搭載製品に共通の特徴について説明します。	18-1	【18.12C バス(IICB)】 本章では、12C バス(I2CB)について説明します。 (削除)			

### No.175 18.1 IICB の特徴

## 表題の変更、クロック供給及び「表 18.2 IICBn のクロック」の削除

V8.00		V9.00	
ページ	記載内容	ページ	改訂内容
	【18.1 R-IN32M3 の IICB の特徴】		【18.1 IICB の特徴】
759	○ クロック供給: IICBn は、クロック入力として PCLK を使用します。 PCLK は、fPCLK に接続されています。	18-1	(削除)
	表 18.2 IICBn のクロック		(削除)

### No.176 <u>18.1 IICB の特徴</u>

### 割り込みと周辺機能の説明に修正、「表 18.2 IICBn の割り込みと周辺機能の要求」の修正

	V8.00		V9.00	
ページ	記載内容	ページ	改訂内容	
760	【18.1 R-IN32M3 の IICB の特徴】 ○ 割り込み: IICBn は、割り込み要求信号として、データ送受信割り込み要求信号(IICBTIAn)、ステータス割り込み要求信号(IICBTISn)があります。	18-1	【18.1 IICB の特徴】 ○ 割り込みと周辺機能: IICB の下記割り込み要求は、割り込み処理や Hardware ISR 以外にも、 DMA 転送(汎用 DMAC、リアルタイムポート DMAC)、タイマ・キャプチャ・トリガ(TAUJ2)、リアルタイム・ポート(RP00-RP37)の更新に利用可能です。	
	[表 18.3 IICBn の割り込みと周辺機能の要求★] [IICBO/IICBTIA, IICB1/IICBTIA] ・DMA コントローラ・トリガ (DTFR/RTDFTR)		[表 18.2 IICBn の割り込みと周辺機能の要求] [IICBO/IICBTIA, IICB1/IICBTIA] ・DMA コントローラ・トリガ (DTFR/RTDTFR)	


## No.177 <u>18.3 (6) (a) IICBnWL, IICBnWH レジスタによる転送クロック設定方法</u>

割り込みと周辺機能の説明に修正、「表 18.2 IICBn の割り込みと周辺機能の要求」の修正

	V8.00		V9.00		
ページ	記載内容	ページ	改訂内容		
	【18.3 (6) (a) IICBnWL, IICBnWH レジスタによる転送クロック設定方法】		【18.3 (6) (a) IICBnWL, IICBnWH レジスタによる転送クロック設定方法】		
775	転送クロック(Hz)= PCLK/(IICBnWL+IICBnWH)+PCLK(t <sub>R</sub> +t <sub>F</sub> )	18-16	転送クロック[Hz] = $\frac{\text{PCLK}}{\left(\text{IICBnWL} + \text{IICBnWH}\right) + \text{PCLK}\left(t_R + t_F\right)} \star$		

### No.178 18.4.1 端子構成

「図 18.2 端子構成図」の電源電圧表記を修正




# No.179 <u>18.6.1 (4) シングル転送モード(スレーブ送信)の通信例</u>

# 備考を追加

	V8.00		V9.00
ページ	記載内容	ページ	改訂内容
803	【18.6.1 (4) シングル転送モード(スレーブ送信)の通信例】 (記載なし)	18-44	【18.6.1 (4) シングル転送モード(スレーブ送信)の通信例】 備考 データ送信時は 9 クロック目の立ち下がりでウエイト状態とするため、IICBnCTL0.IICBnSLWT ビットをセット(1)してください。


### No.180 18.9.1 (1) シングル転送モード時のマスタ動作設定手順

「図 18.14 シングル転送モード時のマスタ動作設定手順(シングルマスタ環境)」の"最終データ送信完了"において No 判定後の分岐先を修正




#### No.181 18.9.1 (2) シングル転送モード時のスレーブ動作設定手順

「図 18.15 シングル転送モード時のスレーブ動作設定手順(シングルマスタ環境)」のスタートコンディション未検出("IICBnSSST(IICBnSTR0) = 1 ? "が"No" 判定)時、"データ処理"表記を追加




## No.182 18.9.2 (1) 通信予約機能許可 (IICBnCTL1.IICBnSLRS ビット= 0) 時のシングル転送モード設定手順

「図 18.18 通信予約機能許可(IICBnCTL1.IICBnSLRS ビット= 0)時のシングル転送モード設定手順(マルチマスタ環境)(1/2)」のフローの結合子記号(B~G)を見直し




## No.183 18.9.2 (1) 通信予約機能許可 (IICBnCTL1.IICBnSLRS ビット= 0) 時のシングル転送モード設定手順

「図 18.18 通信予約機能許可(IICBnCTL1.IICBnSLRS ビット= 0)時のシングル転送モード設定手順(マルチマスタ環境)(2/2)」のフローの結合子記号(B~G)を見直し




### No.184 18.9.2 (2) 通信予約機能禁止(IICBnCTL1.IICBnSLRS ビット= 1)時のシングル転送モード設定手順

「図 18.19 通信予約機能禁止 (IICBnCTL1.IICBnSLRS ビット= 1) 時のシングル転送モード設定手順 (マルチマスタ環境) (1/2)」の通信開始判定処理("通信を開始する?")の分岐先に"No"を追記




## No.185 18.9.2 (3) 通信予約機能許可 (IICBnCTL1.IICBnSLRS ビット= 0) 時の連続転送モード設定手順

「図 18.20 通信予約機能許可 (IICBnCTL1.IICBnSLRS ビット= 0) 時の連続転送モード設定手順 (マルチマスタ環境) (1/2)」の通信開始判定処理("通信を開始する?")の分岐先に"No"を追記




### No.186 18.9.2 (3) 通信予約機能許可 (IICBnCTL1.IICBnSLRS ビット= 0) 時の連続転送モード設定手順

「図 18.20 通信予約機能許可 (IICBnCTL1.IICBnSLRS ビット= 0) 時の連続転送モード設定手順 (マルチマスタ環境) (2/2)」の受信/送信割り込み発生("IICBTIAn発生?")後の分岐先に"Yes"を追記



### No.187 18.9.2 (4) 通信予約機能禁止 (IICBnCTL1.IICBnSLRS ビット= 1) 時の連続転送モード設定手順


「図 18.21 通信予約機能禁止(IICBnCTL1.IICBnSLRS ビット= 1)時の連続転送モード設定手順(マルチマスタ環境)(1/2)」のフローの結合子記号(A~G)を見直し



#### No.188 18.9.2 (4) 通信予約機能禁止 (IICBnCTL1.IICBnSLRS ビット= 1) 時の連続転送モード設定手順

「図 18.21 通信予約機能禁止(IICBnCTL1.IICBnSLRS ビット= 1)時の連続転送モード設定手順(マルチマスタ環境)(2/2)」の

- ①フローの結合子記号(A~G)を見直し
- ②拡張コード/アドレス一致判定("拡張コード検出?or アドレス一致?")前の処理を削除



## No.189 <u>19. CAN コントローラ (FCN)</u>

## 説明の追加・修正

	V8.00		V9.00	
ページ	記載内容	ページ	改訂内容	
890	【19. CAN コントローラ(FCN)】 この製品は ISO 11898 で標準化されている CAN プロトコルに準拠したオンチップの CAN(Controller Area Network)コントローラを搭載しています。 この章では、CAN コントローラ(FCN)全般について説明します。 最初のセクションでは、チャネル、レジスタ・ベース・アドレス、入出力信号名など、すべての R-IN32M3 に固有の特性について説明します。	19-1	【19. CAN コントローラ(FCN)】 本章では、ISO11898で標準化されている CAN プロトコルに準拠した CAN コントローラ(FCN)について説明します。	

# No.190 <u>19.1 FCN の特徴</u>

### 表題の変更、クロック供給及び「表 19.3 CAN コントローラのクロック供給」の削除

	NICH PROPERTY OF THE PROPERTY					
	V8.00		V9.00			
ページ	記載内容	ページ	改訂内容			
	【19.1 R-IN32M3 の FCN 機能】		【19.1 FCN の特徴】			
890	○ クロック供給: CANコントローラは1つのクロック入力を使用します。CANコントローラはAPBバス・クロック PCLK に接続されています。	19-1	(削除)			
	表 19.3 CAN コントローラのクロック供給		(削除)			

#### No.191 19.1 R-IN32M3 の FCN の特徴

## 割り込みと周辺機能の説明に修正、「表 19.3 FCN の割り込みと周辺機能の要求」の修正

	1) y 20 C (A 2 Million May) ( - My 1010 ; or or 1) y 20 C (A 2 Million X ()) 1 Or y 2				
	V8.00		V9.00		
ページ	記載内容	ページ	改訂内容		
891	【19.1 R-IN32M3 の FCN 機能】 ○ 割り込み: CAN コントローラの割り込みを表 19.4 に示します。  [表 19.4 FCN の割り込みと周辺機能の要求★] [INTCOREC, INTCOTRX, INTCOWUP INTC1REC, INTC1TRX, INTC1WUP] ・DMA コントローラ・トリガ (DTFR/RTDFTR)	19-2	【19.1 R-IN32M3 の FCN の特徴】  〇 割り込みと周辺機能: FCN の下記割り込み要求は、割り込み処理や Hardware ISR 以外にも、DMA 転送(汎用 DMAC、リアルタイムポート DMAC)、タイマ・キャプチャ・トリガ (TAUJ2)、リアルタイム・ポート (RP00-RP37) の更新に利用可能です。  [表 19.3 FCN の割り込みと周辺機能の要求] [INTCOREC, INTCOTRX, INTCOWUP INTC1REC, INTC1TRX, INTC1WUP] ・DMA コントローラ・トリガ (DTFR/RTDTFR)		

### No.192 19.3.2 (1) FCNn グローバル・レジスタと FCNn モジュール・レジスタ

「表 19.8 FCN1 グローバル・レジスタと FCN1 モジュール・レジスタ(2/2)」のレジスタ名を修正

V8.00		V9.00	
ページ	記載内容	ページ	改訂内容
901	【19.3.2 (1) FCNn グローバル・レジスタと FCNn モジュール・レジスタ】 [表 19.9 FCN1 グローバル・レジスタと FCN1 モジュール・レジスタ(2/2)]	19-12	【19.3.2 (1) FCNn グローバル・レジスタと FCNn モジュール・レジスタ】 [表 19.8 FCN1 グローバル・レジスタと FCN1 モジュール・レジスタ (2/2)]
	レジスタ名: FCN <mark>0****レジス</mark> タ		レジスタ名:FCN1****レジスタ

# No.193 19.5.2 (1) FCNn モジュール・マスク制御レジスタ(FCNnCMMKCTLaH, FCNnCMMKCTLaW)

## 表題に FCNnCMMKCTLaW を追加

	V8.00		V9.00	
~-	記載内容	ページ 改訂内容		
9	【19.5.2 (1) FCNn モジュール・マスク制御レジスタ(FCNnCMMKCTLaH)】	19-32	【19.5.2 (1) FCNn モジュール・マスク制御レジスタ(FCNnCMMKCTLaH, FCNnCMMKCTLaW)】	

## No.194 <u>19.5.2 (3) FCNn モジュール最終エラー情報レジスタ(FCNnCMLCSTR)</u>

## FCNnCMLCSSLC[2:0]に関するビットを修正

	V8.00		V9.00	
ページ	記載内容	ページ	改訂内容	
930	【19.5.2 (3) FCNn モジュール最終エラー情報レジスタ(FCNnCMLCSTR)】 ・ビットフィールド図:FCNnCMLCSSLC[2:0] ・ビット位置:3-0	19-41	【19.5.2 (3) FCNn モジュール最終エラー情報レジスタ(FCNnCMLCSTR)】 ・ビットフィールド図 : 0, FCNnCMLCSSLC[2:0] ・ビット位置 : 2-0	

## No.195 <u>19.13.1 ボー・レートの設定条件</u>


# ボー・レートの設定条件を修正

	V8.00		V9.00	
ページ	記載内容	ページ	改訂内容	
	【19.13.1 ボー・レートの設定条件】 ·4 ≦ TSEG1 ≦ 16 [3 ≦ FCNnCMBTS1LG[3:0] ≦ 15]		【19.13.1 ボー・レートの設定条件】 ・4 TQ ≦ TSEG1 ≦ 16 TQ [3 ≦ FCNnCMBTS1LG[3:0] ≦ 15]	

#### No.196 19.14.1 初期化

「図 19.14 ソフトウエア・リセット機能を利用しない再初期化」のフローを修正


① FCNnGMCLPWOM レジスタのクリア確認後の再設定を追加 ② FCNnCMCLERCF レジスタの設定を追加



#### No.197 19.14.2 メッセージの送信

#### 「図 19.28 送信完了フラグを利用した ABT 送信要求中断処理 (ABT 付き通常動作モード)」のフローを修正

① 送信中断に成功可否を判定する処理を追加



### No.198 <u>20. CC-Link インタフェース</u>

## 「表 20.1 CC-Link 概略仕様」の対応局種類の T.B.D を削除

	V8.00		V9.00	
ページ	記載内容	ページ	改訂内容	
	【20. CC-Link インタフェース】 [表 20.1 CC-Link 概略仕様] 対応局種類:インテリジェントデバイス局(T.B.D.)、リモートデバイス局		【20. CC-Link インタフェース】 [表 20.1 CC-Link 概略仕様] 対応局種類:インテリジェントデバイス局、リモートデバイス局	

## No.199 <u>20.1.2 CC-Link バス・サイズ制御レジスタ(CCBSC)</u>

#### bit15-0 を CCBSC15-CCBSC0 に変更、注 1 を削除

	V8.00		V9.00	
ページ	記載内容	ページ	改訂内容	
1038	【20.1.2 CC-Link バス・サイズ制御レジスタ(CCBSC)】 ・ビットフィールド図(15-0): 0 or 1 ・R/W 属性(15-0]): 0 or 1 ・ビット位置: 31-0 ・ビット名: - ・意味: 0000 5575 に設定してください。  注 1. R-IN32M3-CL のみ本機能は使用可能です。R-IN32M3-CL 以外では、ライトは 0 を書き込んでください。リードは 0 が読み出されます。	20-2	【20.1.2 CC-Link パス・サイズ制御レジスタ(CCBSC)】 ・ビットフィールド図(15-0): CCBSC15-CCBSC0 ・R/W 属性 (15-0]): R/W ・ビット位置: 15-0 ・ビット名: CCBSC15-0 ・意味: 5575H に設定してください。	

# No.200 <u>20.1.3 CC-Link パス・ブリッジ制御レジスタ 0(CCSMC0)</u>

### bit15-0 を CCSMC15-CCSMC0 に変更

	V8.00		V9.00	
ページ	記載内容	ページ	改訂内容	
1038	【20.1.3 CC-Link バス・ブリッジ制御レジスタ 0 (CCSMCO)】 ・ビットフィールド図(15-0): 0 or 1 ・R/W 属性(15-0): 0 or 1 ・ビット位置: 31-0 ・ビット名: — ・意味: 0000 11b1H に設定してください。	20-2	【20.1.3 CC-Link バス・ブリッジ制御レジスタ 0 (CCSMC0)】 ・ビットフィールド図(15-0) : CCSMC15-CCSMC0 ・R/W 属性(15-0) : R/W ・ビット位置 : 15-0 ・ビット名 : CCSMC15-0 ・意味 : 11B1H に設定してください。	

## No.201 <u>20.1.4 CC-Link パス・ブリッジ制御レジスタ 1(CCSMC1)</u>

### bit15-0 を CCSMC115-CCSMC10 に変更

	V8.00		V9.00	
ページ	記載内容	ページ	改訂内容	
1039	【20.1.4 CC-Link バス・ブリッジ制御レジスタ 1 (CCSMC1)】 ・ビットフィールド図(15-0) : 0 or 1 ・R/W 属性(15-0) : 0 or 1 ・ビット位置 : 31-0 ・ビット名 : - ・意味 : 0000 1131H に設定してください。	20-2	【20.1.4 CC-Link バス・ブリッジ制御レジスタ 1 (CCSMC1)】 ・ビットフィールド図 : CCSMC115-CCSMC10 ・R/W 属性 : R/W ・ビット位置 : 15-0 ・ビット名 : CCSMC115-0 ・意味 : 1131H に設定してください。	

### No.202 <u>20.1.6 CC-Link Slave RUN LED 制御レジスタ(CCSRUN)</u>

### 「図 20.1 CCSRUN レジスタと CC-Link (インテリジェントデバイス局、リモートデバイス局) RUN 信号の構成」を追加

	V8.00		V9.00	
ページ	記載内容	ページ	改訂内容	
1040	【20.1.6 CC-Link Slave RUN LED 制御レジスタ(CCSRUN)】 (記載なし)		【20.1.6 CC-Link Slave RUN LED 制御レジスタ(CCSRUN)】 CCSRUN レジスタ及び CC-Link(インテリジェントデバイス局、リモートデバイス局) RUN 信号とポート端子の回路構成を下図に示します。	
	(記載なし)	[図 20.1 CCSRUN レジスタと CC-Link(インテリジェントデバイス局、リモートデバイス局) RUN 信号の構成]		

## No.203 <u>21. システム・レジスタ(APB 周辺レジスタ領域)</u>

### 表題の変更

	V8.00		V9.00	
ページ	記載内容	ページ	改訂内容	
1043	【21. その他のインタフェース制御】	21-1	【21. システム・レジスタ(APB 周辺レジスタ領域)】	

## No.204 <u>21.1 レジスター覧</u>

## SRAMBRSEL レジスタを追加

	V8.00		V9.00	
ページ	記載内容	ページ	改訂内容	
1044	【21.1 <b>レジスター覧</b> 】 (記載なし)		【21.1 レジスタ一覧】 SRAM ブリッジ選択レジスタ SRAMBRSEL BASE+0804H 〇〇〇〇	

#### No.205 21.3 IDCODE レジスタ(IDCODE)

### IDCODE31-IDCODE0 に変更

	V8.00		V9.00	
ページ	記載内容	ページ	改訂内容	
1045	【21.3 IDCODE レジスタ】 ・ビットフィールド図 : 0 or 1 ・R/W 属性 : 0 or 1 ・ビット名 : -	21-3	【21.3 IDCODE レジスタ(IDCODE)】 ・ビットフィールド図 : IDCODE31-IDCODE0 ・R/W 属性 : R ・ビット名 : IDCODE31-0	

# No.206 <u>21.7 システム・プロテクト・コマンド・レジスタ(SYSPCMD)</u>

## 注意 1 に<1>を追加

V8.00		V9.00	
ページ	記載内容	ページ 改訂内容	
1049	【21.7 システム・プロテクト・コマンド・レジスタ(SYSPCMD)】 注意 1 〈2〉、〈3〉では、レジスタへの書き込みは行われていません。	21-7	【21.7 システム・プロテクト・コマンド・レジスタ(SYSPCMD)】 注意 1 〈1〉、〈2〉、〈3〉では、レジスタへの書き込みは行われていません。

# No.207 <u>21.9.1 タイマ入力機能選択レジスタ(SELCNT)</u>

### ISEL31, ISEL30, ISEL21, ISEL20 の "意味"を修正

	V8.00		V9.00	
ページ	記載内容	ページ	改訂内容	
1052	【21.9.1 タイマ入力機能選択レジスタ(SELCNT)】 [7,6:ISEL31,ISEL30] TIN3(TAUJ2 3)入力信号選択を指定します。 TIN3 入力信号選択(TAU3)	21-10	【21.9.1 タイマ入力機能選択レジスタ(SELCNT)】 [7,6: ISEL31,ISEL30] TIN3(TAUJ2 ch3)入力信号選択を指定します。 TIN3 入力信号選択(TAUJ ch3)	
	[5,4 : ISEL21, ISEL20] TIN2(TAUJ22)入力信号選択を指定します。 TIN2 入力信号選択(TAU2)		[5,4 : ISEL21, ISEL20] TIN2(TAUJ2 ch 2)入力信号選択を指定します。 TIN2 入力信号選択(TAUJ ch2)	

## No.208 <u>21.9.1 タイマ入力機能選択レジスタ(SELCNT)</u>

ISEL11, ISEL10, ISEL01, ISEL00 の"意味"を修正

	V8.00		V9.00	
ページ	記載内容	ページ	改訂内容	
1053	【21.9.1 タイマ入力機能選択レジスタ(SELCNT)】 [3,2:ISEL11,ISEL10] TIN1(TAUJ21)入力信号選択を指定します。 TIN1 入力信号選択(TAU1)	21-11	【21.9.1 タイマ入力機能選択レジスタ(SELCNT)】 [3,2:ISEL11,ISEL10] TIN1(TAUJ2 ch1)入力信号選択を指定します。 TIN1 入力信号選択(TAUJ ch1)	
	[1,0 : ISEL01, ISEL00] TIN0(TAUJ2) 入力信号選択を指定します。 TIN0 入力信号選択(TAU0)		[1,0:ISEL01, ISEL00] TIN0(TAUJ2 ch0)入力信号選択を指定します。 TIN0 入力信号選択(TAUJ ch0)	

## No.209 21.9.2 タイマ・トリガ要因レジスタ(TMTFR0-3)

### IFC6-IFC0 の"意味"を修正

V8.00		V9.00	
ページ	記載内容	ページ	改訂内容
1057	【21.9.2 タイマ・トリガ要因レジスタ(TMTFR0-3)】 [6-0: IFC6-IFC0] 70H: CC-Link IE Field Network UDL WDTZ 割り込み 78H: CC-Link スレーブ RFSTB 割り込み 79H: CC-Link スレーブ MON3 割り込み	21-15	【21.9.2 タイマ・トリガ要因レジスタ(TMTFRO-3)】 [6-0: IFC6-IFC0] 70H: CC-Link IE Field WDTZ 割り込み 78H: CC-Link REFSTB 割り込み 79H: CC-Link MON3 割り込み

#### No.210 21.10.1 ノイズ・フィルタ設定レジスタ 0-3(NFC0-3)

## NFPET11, NFPET10, NFPET01, NFPET00 の "意味"を修正

	V8.00		V9.00	
ページ	記載内容	ページ	改訂内容	
1059	【21.10.1 ノイズ・フィルタ設定レジスタ 0-3(NFC0-3)】 [15,14:NFPET11,NFPET10] ETH1_GE_INT 入力のノイズ・フィルタ段数を、内部システム・クロック基準で設定します。	21-17	【21.10.1 ノイズ・フィルタ設定レジスタ 0-3(NFC0-3)】 [15,14: NFPET11,NFPET10] Ether PHY Port1 割り込み (ETH1_GE_INT) 入力のノイズ・フィルタ段数を、内部システム・クロック基準で設定します。	
	[13,12: NFPET01,NFPET00] ETHO_GE_INT 入力のノイズ・フィルタ段数を、内部システム・クロック基準で設定します。		[13,12:NFPET01,NFPET00] Ether PHY Port0 割り込み(ETH1_GE_INT) 入力のノイズ・フィルタ段数を、内部システム・クロック基準で設定します。	

## No.211 21.11 外部割り込みモード・レジスタ 0, 1, 2 (INTM0, INTM1, INTM2)

## 章番号の変更、外部端子による外部割り込み要求の追加、 INTMO: NMIZ の修正

V8.00		V9.00	
ページ	記載内容	ページ	改訂内容
1063	【21.10.3 <b>外部割り込みモード・レジスタ 0, 1, 2(INTM0, INTM1, INTM2)】</b> 外部端子による外部割り込み要求(NMIZ, INTPZ0-INTPZ28)のトリガ・モードを指定するレジスタです。	21-21	【21.11 <b>外部割り込みモード・レジスタ 0, 1, 2(INTM0, INTM1, INTM2)</b> 】 外部端子による外部割り込み要求 (NMIZ, INTPZ0-INTPZ28, ETH1_GE_INT, ETH0_GE_INT) のトリ ガ・モードを指定するレジスタです。
	O INTMO:NMIZ, INTPHY1, INTPHY0		O INTMO:NMIZ, ETH1_GE_INT, ETH0_GE_INT

## No.212 <u>21.11 外部割り込みモード・レジスタ 0, 1, 2(INTM0, INTM1, INTM2)</u>

## 章番号の変更、ESE11, ESE10, ESE01, ESE00、注 1,2 の削除

V8.00		V9.00	
ページ	記載内容	ページ	改訂内容
1064	【21.10.3 外部割り込みモード・レジスタ 0, 1, 2(INTM0, INTM1, INTM2)】 [15,14:ESE11,ESE10] INTPHY1、トリガ・モードを指定します。 INTPHY1 のトリガ・モード指定  [13,12:ESE01,ESE00] INTPHY0 のトリガ・モードを指定します。 INTPHY0 のトリガ・モードを指定します。 INTPHY0 のトリガ・モード指定  注 1. INTPZ0-INTPZ28 端子のレベルは、アクティブ・レベル(ロー・レベル)が入力されていると、内部システム・バス・クロック(HCLK)の立ち上がりごとにトグルする連続パルスとして、割り込み要求が発生します。なお、外部割り込みをサンプリングする HCLK は、スタンバイ・モードでも停止しません。  2. NMIZ はレベル検出時には、NMIZ 端子の反転信号が割り込みコントローラに接続されます。	21-22	【21.11 外部割り込みモード・レジスタ 0, 1, 2(INTM0, INTM1, INTM2)】 [15,14: ESE11,ESE10] Ether PHY Port1 割り込み(ETH1_GE_INT)トリガ・モードを指定します。 ETH1_GE_INT のトリガ・モード指定  [13,12: ESE01,ESE00] Ether PHY Port0 割り込み(ETH0_GE_INT)トリガ・モードを指定します。 ETH0_GE_INT のトリガ・モード指定  (削除)

## No.213 <u>21.12.2 トリガ同期式ポート要因レジスタ(RP0TFR-RP3TFR)</u>

## 章番号の変更、IFC6-IFC0の"意味"を修正

	V8.00		V9.00	
ページ	記載内容	ページ	改訂内容	
1071	【21.11.2 トリガ同期式ポート要因レジスタ(RP0TFR-RP3TFR)】 [6-0: IFC6-IFC0] 70H: CC-Link IE Field Network UDL WDTZ 割り込み 78H: CC-Link スレーブ RFSTB 割り込み 79H: CC-Link スレーブ MON3 割り込み	21–29	【21.12.2 トリガ同期式ポート要因レジスタ(RP0TFR-RP3TFR)】 [6-0:IFC6-IFC0] 70H:CC-Link IE Field WDTZ 割り込み 78H:CC-Link REFSTB 割り込み 79H:CC-Link MON3 割り込み	

## No.214 <u>21.14 CPU バス動作モード・レジスタ(CPUBUSMD)</u>

#### 章番号の変更

V8.00		V9.00	
ページ	記載内容	ページ	改訂内容
1073	【21.12 CPU バス動作モード・レジスタ(CPUBUSMD)★】	21-31	【21.14 CPU パス動作モード・レジスタ(CPUBUSMD)】


# No.215 <u>21.15 SRAM ブリッジ選択レジスタ(SRAMBRSEL)</u>

「21.15 SRAM ブリッジ選択レジスタ (SRAMBRSEL)」を追加

	V8.00		V9.00	
ページ	記載内容	ページ	改訂内容	
_	(記載なし)	21-32	【21.15 SRAM ブリッジ選択レジスタ(SRAMBRSEL)】	


#### No.216 <u>22.1 JTAG インタフェース</u>

### 「図 22.1 JTAG インタフェース接続例」の nRESET への接続を修正



#### No.217 <u>22.1 JTAG インタフェース</u>

### 「図 22.2 JTAG インタフェース接続例」の nRESET への接続を修正



#### No.218 <u>22.1 JTAG インタフェース</u>

### 「図 22.3 JTAG インタフェース接続例」の n SRST への接続を修正、注を削除

