

2A/1.7A デュアル出力、低待機時電流、2.25MHz 動作、高効率同期整流降圧型レギュレータ

ISL8022

ISL8022 は、チャンネルごとに最大で 2A/1.7A の連続出力電流を供給可能な高効率のデュアル同期整流降圧型 DC/DC レギュレータです。入力 RMS 電流と EMI を抑えるために、2 系統のチャンネルは 180° 異なる位相で動作します。入力電圧範囲は 2.8V ~ 5.5V で、シングルセルの Li イオンバッテリー、3セルの NiMH バッテリー、または 5V レギュレート電源が使えます。電流モード制御アーキテクチャの採用により、高周波でもきわめて低いデューティサイクルで動作し、高速負荷変動応答と優れたループ安定性を実現しています。ISL8022 は 2.25MHz のスイッチング周波数で動作し、小型で低コストのインダクタやコンデンサを使用できます。両方のチャンネルともに 0.6V を下限とする低電圧出力に最適化されています。

ISL8022 は、ユーザーが選択可能な 2 つの動作モード (強制 PWM モードと PFM/PWM モード) を備えています。強制 PWM モードの動作ではノイズや RF 干渉を低減し、PFM モードの動作では軽負荷時のスイッチング損失を抑えて高効率を実現します。PFM 動作モードの場合、両方のチャンネルの合計待機時電流はわずか 40 μ A なので、軽負荷時の効率を高めてバッテリー動作時間を最大限に伸ばせます。

ISL8022 は、パワーアップ時に両方の出力をモニタする 1ms のパワーグッド (PG) を備えています。また、シャットダウン時に動作する出力コンデンサの放電回路も内蔵しています。そのほか、デジタル制御のソフトスタート機能、パワーシーケンスを実現するイネーブル機能、過電流保護機能、サーマル・シャットダウン機能を備えています。ISL8022 は 4mm \times 3mm サイズで最大高さ 1mm の 12 リード DFN パッケージで供給されます。コンバータ回路は 1.8cm² 未満のサイズで構成可能です。

特長

- 最高効率 97%、低待機時電流 (40 μ A) の 2A/1.7A デュアル出力同期整流降圧型レギュレータ
- 180° 異なる位相スイッチング
- プリバイアス出力対応のスタートアップ
- 強制 PWM モードまたは PFM モードを選択可能
- 最高 8MHz まで外部同期可能
- 負極性電流検出 / 保護
- 超低ドロップアウトで最大 100% のデューティサイクル
- 電流モード補償回路内蔵
- ピーク電流リミットとヒックアップモードによる短絡/過熱保護
- 鉛フリー (RoHS 準拠)

アプリケーション

- DC/DC POL モジュール
- マイクロコントローラ / マイクロプロセッサ、FPGA や DSP の電源
- ルータや交換機用のプラグイン DC/DC モジュール
- 計測機器
- リチウムイオン・バッテリーで動作するモバイル機器
- バーコード・リーダー

関連ドキュメント

- アプリケーションノート [AN1554](#)、「ISL8022EVAL1Z Dual 2A/1.7A Low Quiescent Current 2.25MHz High Efficiency Synchronous Buck Regulator」
- アプリケーションノート [AN1587](#)、「ISL8022EVAL2Z Dual 2A/1.7A Low Quiescent Current 2.25MHz High Efficiency Synchronous Buck Regulator」




図 1. 特性曲線

アプリケーション回路例





図 2. アプリケーション回路例 - 独立したデュアル出力

表 1. 部品定数

V _{OUT}	0.8V	1.2V	1.5V	1.8V	2.5V	3.3V
C1	2x10 μ F	2x10 μ F	2x10 μ F	2x10 μ F	2x10 μ F	2x10 μ F
C2 (or C4)	22 μ F	22 μ F	22 μ F	22 μ F	22 μ F	22 μ F
C3 (or C5)	10pF	10pF	10pF	10pF	10pF	10pF
L1 (or L2)	1.0~2.2 μ H	1.0~2.2 μ H	1.0~2.2 μ H	1.5~3.3 μ H	1.5~3.3 μ H	1.5~4.7 μ H
R2 (or R5)	33k	100k	150k	200k	316k	450k
R3 (or R6)	100k	100k	100k	100k	100k	100k

表 1 に、コンバータ・システム全体の安定動作に必要な出力コンデンサの最小容量値を、それぞれの出力電圧に対応させて示しています。より高速の負荷変動応答要件を満たすには、出力コンデンサの容量値を増やす必要があります。

ブロック図




注文情報

PART NUMBER (Notes 1, 2, 3)	PART MARKING	TEMP. RANGE (°C)	PACKAGE (Pb-Free)	PKG. DWG. #
ISL8022IRZ	8022	-40 to +85	12 Ld 4x3 DFN	L12.4x3
ISL8022EVAL1Z	Evaluation Board			
ISL8022EVAL2Z	Evaluation Board			

Note :

- テープ&リールは製品型番の末尾に「T」を付加してください。リールの詳細仕様についてはテクニカル・ブリーフ「Tape and Reel Specification for Integrated Circuit (TB347)」を参照してください。
- これら鉛フリーのプラスチック・パッケージ製品には、専用の鉛フリー素材、モールド素材、ダイ・アタッチ素材を採用するとともに、端子には亜鉛100%の梨地メッキとアニーリングを実施しています (RoHS 指令に準拠するとともに SnPb ハンダ付け作業と鉛フリーハンダ付け作業とも互換性のある e3 端子仕上げ)。インターシルの鉛フリー製品は鉛フリー・ピークリフロー温度で MSL 分類に対応し、この仕様は IPC/JEDEC J STD-020 の鉛フリー要件と同等か上回るものです。
- 湿度感受性レベル (MSL) については [ISL8022](#) のデバイス情報ページを参照してください。MSL の詳細についてはテクニカル・ブリーフ「Guidelines for Handling and Processing Moisture Sensitive Surface Mount Devices (TB363)」を参照してください。

ピン配置



ピンの説明

ピン番号	名称	説明
1	FB1	チャンネル1レギュレータの帰還ネットワーク入力です。FB1はトランスコンダクタンス誤差アンプの負入力(反転入力)に内部で接続されています。レギュレータの出力電圧はFB1に接続した抵抗分圧回路によって設定します。分圧比を適切に選択すれば、電源レール(コンバータ損失を引いた電圧)を上限とし、0.6Vを下限とする範囲で、出力電圧を任意の電圧に設定可能です。一般的なアプリケーションでは内蔵の補償回路のままで問題ありません。FB1ピンは、チャンネル1のレギュレータ出力電圧をモニタする目的で、レギュレータのパワーグッド回路とアンダーボルテージ保護回路によっても参照されます。
2	EN1	チャンネル1のイネーブルピンです。Highを与えるると出力 V_{OUT1} が有効になります。Lowを与えるると V_{OUT1} をシャットダウンし出力コンデンサを放電します。開放のまま使用しないでください。
3	PG	1ms タイマの出力です。パワーアップまたはEN_HIのとき、PGピンには V_{OUT1} 電圧と V_{OUT2} 電圧の状態を示すパワーグッド信号が1msだけ遅延して出力されます。1M Ω のプルアップ抵抗が内蔵されています。
4	VIN1	チャンネル1の電源入力です。PGND1との間に10 μ Fのセラミック・コンデンサを接続してください。
5	LX1	チャンネル1のスイッチング・ノードです。 V_{OUT1} の出カインダクタの一方の端子に接続してください。
6	PGND1	パワーステージ1用の電源グラウンドです。
7	PGND2	パワーステージ2とシステムグラウンド用の電源グラウンドです。
8	LX2	チャンネル2のスイッチング・ノードです。 V_{OUT2} の出カインダクタの一方の端子に接続してください。
9	VIN2	チャンネル2の電源入力であり、ロジックバイアスを供給します。 V_{IN2} が V_{IN1} 以上になることを確認してください。PGND2との間に10 μ Fのセラミック・コンデンサを接続してください。
10	SYNC	モード選択ピンです。PFMモードにする場合はSYNCピンにロジックHighレベルを与えるか入力電圧VINを接続し、強制PWMモードにする場合はロジックLowレベルを与えるかグラウンドを接続します。同期を行うにはSYNCピンに外部クロックを与えます。立ち下がりがエッジトリガです。開放のまま使用しないでください。
11	EN2	チャンネル2のイネーブルピンです。Highを与えるると出力 V_{OUT2} が有効になります。Lowを与えるると V_{OUT2} をシャットダウンし出力コンデンサを放電します。開放のまま使用しないでください。
12	FB2	チャンネル2レギュレータの帰還ネットワーク入力です。FB2はトランスコンダクタンス誤差アンプの負入力(反転入力)に内部で接続されています。レギュレータの出力電圧はFB2に接続した抵抗分圧回路によって設定します。分圧比を適切に選択すれば、電源レール(コンバータ損失を引いた電圧)を上限とし、0.6Vを下限とする範囲で、出力電圧を任意の電圧に設定可能です。一般的なアプリケーションでは内蔵の補償回路のままで問題ありません。FB2ピンは、チャンネル2のレギュレータ出力電圧をモニタする目的で、レギュレータのパワーグッド回路とアンダーボルテージ保護回路によっても参照されます。
-	EXPOSED PAD	適切な電気的特性を得るために、エキスポーズド・パッドはSGNDに接続してください。また、放熱性能を最大限に高めるために、パッドを実装するランドにはできるだけ多くのサーマルビアを設けてください。

絶対最大定格 (GND 基準)

電源電圧 (V_{IN})	-0.3V ~ 6V (DC) または 7V (20ms)
EN1、EN2、PG、SYNC	-0.3V ~ $V_{IN} + 0.3V$
LX1、LX2	-1.5V (100ns)/-0.3V (DC) ~ 6.5V (DC) または 7V (20ms)
FB1、FB2	-0.3V ~ 2.7V
ESD 定格	
人体モデル	3kV
機械モデル	250V
デバイス帯電モデル (JESD22-C101E に従ってテスト済み)	2k
ラッチアップ定格	
(JESD-78B; Class 2, Level A に従ってテスト済み)	100mA

温度情報

熱抵抗 (代表値)	θ_{JA} ($^{\circ}C/W$)	θ_{JC} ($^{\circ}C/W$)
4x3 DFN パッケージ (Note 4、5)	41	3
ジャンクション温度範囲	-55 $^{\circ}C$ ~ +150 $^{\circ}C$	
保存温度範囲	-65 $^{\circ}C$ ~ +150 $^{\circ}C$	
鉛フリー・リフロープロファイル	以下の URL を参照 http://www.intersil.com/pbfree/Pb-FreeReflow.asp	

推奨動作条件

V_{IN} 電源電圧範囲	2.8V ~ 5.5V
チャンネル 1 の負荷電流範囲	0A ~ 2A
チャンネル 2 の負荷電流範囲	0A ~ 1.7A
周囲温度範囲	-40 $^{\circ}C$ ~ +85 $^{\circ}C$

注意：過度に長い時間にわたって最大定格点または最大定格付近で動作させないでください。そのような動作条件を課すと製品の信頼性に影響が及ぶ恐れがあるとともに、保証の対象とはならない可能性があります。

Note :

- θ_{JA} はデバイスを放熱効率の高い「ダイレクト・アタッチ」機能対応の試験基板に実装し、自由大気中で測定した値です。詳細はテクニカル・ブリーフ「Thermal Characterization of Packaged Semiconductor Devices (TB379)」を参照してください。
- θ_{JC} の測定における「ケース温度」位置は、パッケージ下面のエキスポーズド金属パッドの中心です。

電気的特性 特記のない限り、すべてのパラメータは以下の推奨動作条件で規定しています。

$T_A = -40^{\circ}C \sim +85^{\circ}C$ 、 $V_{IN} = 2.8V \sim 5.5V$ 、 $EN1 = EN2 = V_{IN}$ 、 $SYNC = 0V$ 、 $L = 1.2\mu H$ 、 $C1 = 2 \times 10\mu F$ 、 $C2 = C4 = 22\mu F$ 、 $I_{OUT1} = 0A \sim 2A$ 、 $I_{OUT2} = 0A \sim 1.7A$ 。代表値は $T_A = +25^{\circ}C$ 、 $V_{IN} = 3.6V$ における値です。**太字のリミット値は動作温度範囲 -40 $^{\circ}C$ から +85 $^{\circ}C$ に対して適用されます。**

PARAMETER	SYMBOL	TEST CONDITIONS	MIN (Note 6)	TYP	MAX (Note 6)	UNITS
INPUT SUPPLY						
V_{IN} Undervoltage Lock-out Threshold	V_{UVLO}	Rising		2.5	2.8	V
		Falling	2.0	2.4		V
Quiescent Supply Current	I_{VIN}	$SYNC = V_{IN}$, $EN1 = EN2 = V_{IN}$, no switches switching		40	55	μA
		$SYNC = GND$, $EN1 = EN2 = V_{IN}$, $F_S = 2.25MHz$, no load at the output		0.86	1	mA
ShutDown Supply Current	I_{SD}	$V_{IN} = 5.5V$, $EN1 = EN2 = GND$		6.5	12	μA
OUTPUT REGULATION						
FB1, FB2 Regulation Voltage	$V_{FB_}$		0.590	0.6	0.610	V
FB1, FB2 Bias Current	$I_{FB_}$	$V_{FB} = 0.55V$		0.1		μA
Output Voltage Accuracy		$SYNC = V_{IN}$, $I_o = 0A$ to 2A		± 1.5		%
		$SYNC = GND$, $I_o = 0A$ to 2A		± 1		%
Line Regulation		$V_{IN} = V_O + 0.5V$ to 5.5V (minimal 2.8V)		0.2		%/V
Soft-Start Ramp Time Cycle				1.3		ms
OVERCURRENT PROTECTION						
Dynamic Current limit ON-time	t_{OCON}			17		Clock pulses
Dynamic Current Limit OFF-time	$t_{O这里OFF}$			4		SS cycle
Peak Overcurrent Limit	I_{pk1}		2.7	3.2	3.6	A
			2.3	2.8	3.2	A
Peak SKIP Limit	I_{skip1}		520	610	730	mA
		I_{skip2}	520	610	730	mA

ISL8022

電気的特性 特記のない限り、すべてのパラメータは以下の推奨動作条件で規定しています。

$T_A = -40\text{ }^\circ\text{C} \sim +85\text{ }^\circ\text{C}$ 、 $V_{IN} = 2.8\text{V} \sim 5.5\text{V}$ 、 $EN1 = EN2 = V_{IN}$ 、 $SYNC = 0\text{V}$ 、 $L = 1.2\mu\text{H}$ 、 $C1 = 2 \times 10\mu\text{F}$ 、 $C2 = C4 = 22\mu\text{F}$ 、 $I_{OUT1} = 0\text{A} \sim 2\text{A}$ 、 $I_{OUT2} = 0\text{A} \sim 1.7\text{A}$ 。代表値は $T_A = +25\text{ }^\circ\text{C}$ 、 $V_{IN} = 3.6\text{V}$ における値です。太字のリミット値は動作温度範囲 $-40\text{ }^\circ\text{C}$ から $+85\text{ }^\circ\text{C}$ に対して適用されます。(続き)

PARAMETER	SYMBOL	TEST CONDITIONS	MIN (Note 6)	TYP	MAX (Note 6)	UNITS
Negative Current Limit	$I_{valley1}$		-2.2	-1.6	-1	A
	$I_{valley2}$		-2.2	-1.6	-1	A
LX1, LX2						
P-Channel MOSFET ON-Resistance		$V_{IN} = 5.5\text{V}$, $I_O = 200\text{mA}$ Channel 1		90	115	$\text{m}\Omega$
		$V_{IN} = 5.5\text{V}$, $I_O = 200\text{mA}$ Channel 2		100	125	$\text{m}\Omega$
N-Channel MOSFET ON-Resistance		$V_{IN} = 5.5\text{V}$, $I_O = 200\text{mA}$ Channel 1		80	103	$\text{m}\Omega$
		$V_{IN} = 5.5\text{V}$, $I_O = 200\text{mA}$ Channel 2		90	112	$\text{m}\Omega$
LX_ Maximum Duty Cycle				100		%
PWM Switching Frequency	F_S		1.8	2.25	2.7	MHz
Synchronization Range		(Note 7)	5.4		8	MHz
Channel 1 to Channel 2 Phase Shift		Rising edge to rising edge timing		180		$^\circ$
LX Minimum On Time		$SYNC = \text{High}$ (forced PWM mode)		65		ns
Soft Discharge Resistance	$R_{DIS_}$	$EN = \text{LOW}$	80	100	130	Ω
PG						
Output Low Voltage		Sinking 1mA, $V_{FB} = 0.5\text{V}$			0.4	V
PG Pin Leakage Current		$PG = V_{IN} = 3.6\text{V}$		0.01	0.1	μA
PG Pull-up Resistor				1		$\text{M}\Omega$
Internal PGOOD Low Rising Threshold		Percentage of nominal regulation voltage	85	91	97	%
Internal PGOOD Low Falling Threshold		Percentage of nominal regulation voltage	78	85	92	%
Delay Time (Rising Edge)				0.76		ms
Internal PGOOD Delay Time (Falling Edge)				2	4	μs
EN1, EN2, SYNC						
Logic Input Low					0.4	V
Logic Input High			1.4			V
SYNC Logic Input Leakage Current	I_{SYNC}	Pulled up to 5.5V		0.1	1	μA
Enable Logic Input Leakage Current	$I_{EN_}$			0.1	1	μA
Thermal Shutdown				150		$^\circ\text{C}$
Thermal Shutdown Hysteresis				25		$^\circ\text{C}$

Note :

- MIN パラメータと MAX パラメータは特記のない限り $+25\text{ }^\circ\text{C}$ で全数試験を行っています。温度リミットは特性評価によって得ており、製造時試験は行っていません。
- スイッチング・チャンネルあたりの動作周波数は SYNC 周波数の 1/2 の周波数になります。

動作性能特性 特記のない限り動作条件は次のとおりです。T_A = +25 °C、V_{VIN} = 2.8V ~ 5.5V、EN = V_{IN}、L1 = L2 = 1.2μH、C1 = 10μF、C2 = C4 = 22μF、I_{OUT1} = 0A ~ 2A、I_{OUT2} = 0A ~ 1.7A。




図 3. 効率 vs 負荷電流、2.25MHz、3.3V_{IN} PWM




図 4. 効率 vs 負荷電流、2.25MHz、5V_{IN} PWM




図 5. 効率 vs 負荷電流、2.25MHz、3.3V_{IN} PFM




図 6. 効率 vs 負荷電流、2.25MHz、5V_{IN} PFM




図 7. 電力損失 vs 負荷電流、2.25MHz、1.8V、チャンネル 2




図 8. V_{OUT} レギュレーション vs 負荷電流、2.25MHz、1.2V、チャンネル 1

動作性能特性 特記のない限り動作条件は次のとおりです。T_A = +25 °C、V_{VIN} = 2.8V ~ 5.5V、EN = V_{IN}、L1 = L2 = 1.2μH、C1 = 10μF、C2 = C4 = 22μF、I_{OUT1} = 0A ~ 2A、I_{OUT2} = 0A ~ 1.7A。(続き)




図 9. V_{OUT} レギュレーション vs 負荷電流、2.25MHz、1.5V、チャンネル 2




図 10. V_{OUT} レギュレーション vs 負荷電流、2.25MHz、2.5V、チャンネル 1




図 11. V_{OUT} レギュレーション vs 負荷電流、2.25MHz、1.8V、チャンネル 2




図 12. V_{OUT} レギュレーション vs V_{IN}、2.5V、チャンネル 1




図 13. V_{OUT} レギュレーション vs V_{IN}、1.8V、チャンネル 2

動作性能特性 特記のない限り動作条件は次のとおりです。T_A = +25 °C、V_{VIN} = 2.8V ~ 5.5V、EN = V_{IN}、L1 = L2 = 1.2μH、C1 = 10μF、C2 = C4 = 22μF、I_{OUT1} = 0A ~ 2A、I_{OUT2} = 0A ~ 1.7A。(続き)




図 14. 無負荷時の安定状態動作、チャンネル 1 (PWM)




図 15. 無負荷時の安定状態動作、チャンネル 2 (PWM)




図 16. 無負荷時の安定状態動作、チャンネル 1 (PFM)




図 17. 無負荷時の安定状態動作、チャンネル 2 (PFM)




図 18. フル負荷時の安定状態動作、チャンネル 1




図 19. フル負荷時の安定状態動作、チャンネル 2

動作性能特性 特記のない限り動作条件は次のとおりです。T_A = +25 °C、V_{VIN} = 2.8V ~ 5.5V、EN = V_{IN}、L1 = L2 = 1.2μH、C1 = 10μF、C2 = C4 = 22μF、I_{OUT1} = 0A ~ 2A、I_{OUT2} = 0A ~ 1.7A。(続き)




図 20. 負荷変動応答、チャンネル 1 (PWM)




図 21. 負荷変動応答、チャンネル 2 (PWM)




図 22. 負荷変動応答、チャンネル 1 (PFM)




図 23. 負荷変動応答、チャンネル 2 (PFM)




図 24. 無負荷時のソフトスタート、チャンネル 1 (PWM)




図 25. 無負荷時のソフトスタート、チャンネル 2 (PWM)

動作性能特性 特記のない限り動作条件は次のとおりです。T_A = +25 °C、V_{VIN} = 2.8V ~ 5.5V、EN = V_{IN}、L1 = L2 = 1.2μH、C1 = 10μF、C2 = C4 = 22μF、I_{OUT1} = 0A ~ 2A、I_{OUT2} = 0A ~ 1.7A。(続き)




図 26. 無負荷時のソフトスタート、チャンネル 1 (PFM)




図 27. 無負荷時のソフトスタート、チャンネル 2 (PFM)




図 28. フル負荷時のソフトスタート、チャンネル 1




図 29. フル負荷時のソフトスタート、チャンネル 2




図 30. ソフト放電シャットダウン、チャンネル 1




図 31. ソフト放電シャットダウン、チャンネル 2

動作性能特性 特記のない限り動作条件は次のとおりです。T_A = +25 °C、V_{VIN} = 2.8V ~ 5.5V、EN = V_{IN}、L1 = L2 = 1.2μH、C1 = 10μF、C2 = C4 = 22μF、I_{OUT1} = 0A ~ 2A、I_{OUT2} = 0A ~ 1.7A。(続き)




図 32. 無負荷時の安定状態動作、周波数 = 8MHz、チャンネル 1 (PFM)




図 33. 無負荷時の安定状態動作、周波数 = 8MHz、チャンネル 2 (PFM)




図 34. フル負荷時の安定状態動作、周波数 = 8MHz、チャンネル 1 (PFM)




図 35. フル負荷時の安定状態動作、周波数 = 8MHz、チャンネル 2 (PFM)




図 36. VOUT1 を VIN にハード短絡させた場合の負極性電流の波形、High ライン、チャンネル 1




図 37. ハード短絡からの復帰時における負極性電流の波形、VOUT1、チャンネル 1

動作性能特性 特記のない限り動作条件は次のとおりです。T_A = +25 °C、V_{VIN} = 2.8V ~ 5.5V、EN = V_{IN}、L1 = L2 = 1.2μH、C1 = 10μF、C2 = C4 = 22μF、I_{OUT1} = 0A ~ 2A、I_{OUT2} = 0A ~ 1.7A。(続き)




図 38. VOUT2 を VIN にハード短絡させた場合の負極性電流の波形、High ライン、チャンネル 2




図 39. ハード短絡からの復帰時における負極性電流の波形、VOUT2、チャンネル 2




図 40. 出力短絡、チャンネル 1




図 41. 出力短絡からの復帰、チャンネル 1




図 42. 出力短絡、チャンネル 2




図 43. 出力短絡からの復帰、チャンネル 2

動作の仕組み

ISL8022 は、バッテリー駆動アプリケーションやモバイル・アプリケーションに最適な、定格 2A/1.7A のデュアル出力が可能な降圧型スイッチング・レギュレータです。負荷が重い条件下では、2.25MHz の一定スイッチング周波数で動作するので、小型の外付けインダクタやコンデンサを使用すると、プリント基板 (PCB) の面積を最小限に抑えられます。負荷が軽い条件下では、強制的に一定周波数にした場合を除いて、スイッチング周波数が減少するため、スイッチング損失の低減とバッテリー動作時間の延長が可能です。2 系統のチャンネルは 180° 異なる位相で動作します。出力負荷がないときの待機時電流はわずか 40 μ A です。レギュレータがシャットダウンしているときの電源電流はわずか 6.5 μ A です。

PWM 制御方式

SYNC ピンに Low (<0.4V) を与えると、負荷電流に関わらず、コンバータは次のサイクルから PWM モードに移行します。3 ページの「ブロック図」に示すように、ISL8022 の各チャンネルともに電流モードのパルス幅変調 (PWM) 制御方式を採用し、高速な負荷変動応答とパルス単位での電流リミットを実現しています。コンバータ回路の電流ループは、発振回路、PWM コンパレータ COMP、電流センス回路、ループ安定性を維持するスロープ補償回路で構成されます。電流センス回路は、P チャンネル MOSFET のオン抵抗と、電流センスアンプ CSA1 (チャンネル 2 は CSA2) とで構成されます。電流センス回路のゲインは代表値で 0.32V/A です。電流ループの制御リファレンス信号は、電圧ループ内の誤差アンプ EAMP で生成しています。

PWM 動作は発振回路のクロックによって始まります。P チャンネル MOSFET は PWM サイクルの開始時にターンオンし、MOSFET の電流は上昇を始めます。電流アンプ CSA1 (または CSA2) と、スロープ補償信号 (0.9V/ μ s) の和が電流ループの制御リファレンスに達すると、P チャンネル MOSFET をターンオフし、かつ、N チャンネル MOSFET をターンオンするように、PWM コンパレータ COMP は PWM ロジックに信号を送出します。N チャンネル MOSFET は PWM サイクルが終わるまでオンの状態を維持します。図 44 に PWM 動作中の動作波形の一例を示します。点線はスロープ補償信号と電流センスアンプ CSA₁ の出力の和を表しています。

電流ループに与えるリファレンス電圧を制御して、出力電圧のレギュレーションを行っています。バンドギャップ回路から 0.6V リファレンス電圧が電圧制御ループに出力されます。帰還信号は V_{FB} ピンから与えられます。ソフトスタート・ブロックはスタートアップ時のみ動作し、詳細は後述します。誤差アンプはトランスコンダクタンス・アンプで、電圧誤差信号を電流出力へと変換します。電圧ループは 27pF と 250k Ω で構成される内蔵 RC ネットワークで補償されています。EAMP 出力の最大電圧は 1.8V で高精度にクランプされます。




図 44. PWM 動作波形

スキップモード

SYNC ピンに High (>1.5V) を与えると、軽負荷時にコンバータを PFM モードに移行できます。ISL8022 は、軽負荷時にはパルス・スキップモードに移行し、スイッチング周波数を減らし、スイッチング損失を最小限に抑えます。図 45 に、スキップモードの動作を示します。ブロック図に示されたゼロクロス・センス回路は、N チャンネル MOSFET 電流のゼロクロスをモニタします。16 サイクル連続して N チャンネル MOSFET のゼロクロスが検出されると、レギュレータはスキップモードに移行します。16 サイクルの間、インダクタの電流は負極性です。電流のゼロクロスが発生しないサイクルがあれば、カウンタは 0 にリセットされます。

スキップモードへの移行後は、3 ページの「ブロック図」のスキップ・コンパレータによって制御されたパルス変調が開始されます。各パルス・サイクルの同期は、引き続き PWM クロックによって行われます。P チャンネル MOSFET はそのクロックでターンオンし、電流が 600mA のスレッシュホールドに達するとターンオフします。各サイクルの平均インダクタ電流は負荷の平均電流より高いため、出力電圧がサイクルごとに上昇します。出力電圧が公称電圧を 1.5% 上回ると即座に、P チャンネル MOSFET がターンオフします。そうすると、インダクタ電流が 0A まで完全に放電され、0A の状態が維持されます。負荷電流による出力コンデンサの放電に伴い、出力電圧は徐々に低下します。出力電圧が公称電圧まで低下すると、P チャンネル MOSFET がそのクロックで再度ターンオンし、前述の動作を繰り返します。

出力電圧が公称電圧を 1.5% 下回ると、レギュレータは通常の PWM モード動作を再開します。

外部同期制御

動作周波数は SYNC ピンに与える最高 8MHz の外部信号に同期できます。SYNC の先頭の立ち下がりエッジによって、チャンネル 1 の PWM オンパルスの立ち上がりエッジがトリガされます。SYNC 信号の 2 番目の立ち下がりエッジによって、チャンネル 2 の PWM オンパルスの立ち上がりエッジがトリガされます。このようにして両チャンネルは 180° 異なる位相で動作します。分割された外部 SYNC が 2.25MHz を下回ると、制御が内部周波数に移ります。SYNC の立ち下がりエッジによって、PWM オンパルスの立ち上がりエッジがトリガされます。




図 45. スキップモード動作波形

正 / 負極性過電流保護

チャンネル1の負荷電流とチャンネル2の負荷電流は、それぞれ CSA1 と CSA2 でモニタされます。3 ページの「ブロック図」に示すように、CSA_ 出力は過電流保護 (OCP) スレッシュホールド・ロジックを使いモニタして、過電流保護を実現しています。電流センス回路の P チャンネル MOSFET 電流から CSA_ 出力までのゲインは 0.32V/A です。CSA_ 出力が OCP スレッシュホールド (チャンネル1は 1.25V、チャンネル2は 1.1V) に達すると、OCP コンパレータがトリップして即座に P チャンネル MOSFET をターンオフします。このように過電流保護は、ハイサイド MOSFET を流れる電流をモニタすると、スイッチング・コンバータ回路を出力短絡から保護します。

過電流状態が検出されるとハイサイド MOSFET は即座にターンオフし、次のスイッチング・サイクルが始まるまではターンオンしません。過電流状態が初めて検出されると、過電流フォルト・カウンタが1にセットされるとともに、過電流状態フラグが Low から High にセットされます。続くサイクルでも過電流状態が検出されると過電流フォルト・カウンタはインクリメントされます。17 サイクル連続して過電流フォルトが検出されると、レギュレータは過電流フォルト状態とみなしシャットダウンします。続いて、ソフトスタート4回分に相当する遅延ののち、ヒカップモードでのリスタートを試みます。ソフトスタート4回分の時間が経過すると、フォルト・カウンタはリセットされ、ソフトスタートがもう一度試みられます。過電流フォルト・カウンタが4に達する前に過電流状態が解消されると、過電流状態フラグは Low に戻ります。

インダクタ電流が -1.6A に達すると、デバイスは負極性過電流保護状態に移行します。この時点ですべてのスイッチング動作は停止し、デバイスはハイ・インピーダンス・モードに入ると同時に、内蔵プルダウン FET によって通常のレギュレーション電圧になるまで出力を放電し、その後デバイスはスイッチング動作を再開します。

パワーグッド (PG)

パワーグッド信号 (PG) は両方の出力チャンネルをモニタします。オープンコレクタの PG 出力は、電源投入後に V_{O1} と V_{O2} が設定電圧に達したあとも、およそ 1ms にわたって Low を維持します。PG 出力は 1ms だけ遅延したパワーグッド信号とみなすこともできます。いずれかの出力がディスエーブルの場合、PG はアクティブのチャンネルのみモニタします。1M Ω のプルアップ抵抗が内蔵されています。

アンダーボルテージ・ロックアウト (UVLO)

入力電圧がアンダーボルテージ・ロックアウト (UVLO) スレッシュホールドを下回ると、レギュレータはディスエーブル状態になります。

イネーブル

パワーアップ・シーケンスを行うには、イネーブル (EN1、EN2) 入力を使って、レギュレータのイネーブルとディスエーブルを制御します。レギュレータがイネーブル状態になったあと、バンドギャップ・リファレンスの起動に代表値で 600 μ s を要します。その後ソフトスタートが始まります。

ソフトスタート

ソフトスタートはスタートアップ時の突入電流を抑える機能です。ソフトスタート・ブロックによって、電圧ループと電流ループの両方に対しランプ・リファレンスが出力されます。インダクタ電流の立ち上がり速度と出力電圧の立ち上がり速度が制限されるため、出力電圧は制御された状態で上昇します。スタートアップが開始した直後、帰還電圧は 0.2V 未満で、そのため PWM 動作周波数は通常の周波数の 1/3 に下がります。強制 PWM モードの場合、デバイスは PFM モードでスタートアップを続行するので、プリバイアス負荷アプリケーションに対応できます。

放電モード (ソフトストップ)

シャットダウンモードへの移行が発生したとき、または、出力アンダーボルテージ・フォルトラッチがセットされたとき、出力は内蔵の 100 Ω スイッチを介して GND レベルに放電されます。

パワー MOSFET

パワー MOSFET は最大限の効率が得られるように最適化されています。P チャンネル MOSFET のオン抵抗は代表値で 100m Ω 、N チャンネル MOSFET のオン抵抗は代表値で 90m Ω です。

100% デューティサイクル

ISL8022 は、機器のバッテリー動作時間を最大限に確保できるように、100% デューティサイクル動作に対応しています。ISL8022 が出力レギュレーションを維持できないレベルにまでバッテリー電圧が低下すると、レギュレータは P チャンネル MOSFET を完全にターンオフします。100% デューティサイクル動作における最大ドロップアウト電圧は、負荷電流と P チャンネル MOSFET のオン抵抗の積で求められます。

サーマル・シャットダウン

ISL8022にはサーマル保護機能が内蔵されています。内部温度が +150 °Cに達するとレギュレータは完全にシャットダウンします。温度が +130 °Cにまで下がると ISL8022 はソフトスタート・サイクルを経て通常動作に復帰します。

アプリケーション情報

出力インダクタと出力コンデンサの選択

安定状態動作と過渡応答動作を考慮して、ISL8022 の出力インダクタには 1.2μH を一般に使用します。コンバータ全体のシステム性能を高めるためにこれ以外のインダクタンス値を使用してもかまいません。たとえば、出力電圧が 3.3V と高めのアプリケーションの場合、大きめのインダクタを使用するとインダクタ電流と出力電圧リップルの抑制が図れます。インダクタ・リップル電流は式 1 で表されます。

$$\Delta I = \frac{V_O \cdot \left(1 - \frac{V_O}{V_{IN}}\right)}{L \cdot f_s} \quad (\text{式 1})$$

インダクタの飽和電流定格はピーク電流よりも大きくなければなりません。ISL8022 は代表値で 3.2A/2.8A 以上のピーク電流に対して保護機能が働きます。したがって、最大出力電流を必要とするアプリケーションの場合で、飽和電流定格は 3.6A 以上が必要です。

ISL8022 は補償ネットワークを内蔵していますが、出力コンデンサの容量は出力電圧によって決定します。推奨品は X5R または X7R タイプのセラミック・コンデンサです。出力コンデンサの推奨最小容量を 2 ページの表 1 に示します。

出力電圧の選択

レギュレータの出力電圧は外付けの抵抗分圧回路で設定します。この分圧回路は、内部リファレンス電圧を基準とする出力電圧の比を定めて、誤差アンプの反転入力に帰還する役割を担います。2 ページの「アプリケーション回路例」の図 2 を参照してください。

レギュレータの所望の電圧から出力設定抵抗 R_2 (チャンネル 2 は R_5) を選択します。帰還抵抗の抵抗値は一般に 0Ω から 750kΩ の範囲です。

$R_3 = 100\text{k}\Omega$ としたとき、 R_2 は式 2 で求められます。

$$R_2 = R_3 \left(\frac{V_{OUT}}{V_{FB}} - 1 \right) \quad (\text{式 2})$$

出力電圧として 0.6V を得たい場合は、 R_3 を未実装とし、 R_2 を短絡してください。適切な性能を得るために、 R_2 には並列に 10pF を接続してください。

入力コンデンサの選択

入力コンデンサの主な機能は、寄生インダクタンスとのデカップリングと、スイッチング電流がバッテリー・レールに逆流しないようにフィルタすることです。入力コンデンサの選択にあたっては、スタートポイントとして、X5R または X7R タイプの 10μF セラミック・コンデンサをチャンネルあたり 1 個設けてください。オプションとして、セラミック・コンデンサの前に入力インダクタを接続してスイッチング・ノイズを抑えられます。インダクタンスを 0.15μH 未満に制限することを推奨します。

プリント基板のレイアウト設計指針

設計したコンバータから所望の性能を得るには、プリント基板のレイアウト設計がきわめて重要な役割を担います。推奨事項については、ISL8022 の設計手順を参照してください。ISL8022 のパワーロープは、出力インダクタ L、出力コンデンサ C_{OUT1} と C_{OUT2} 、LX ピン、GND ピンで構成されています。このパワーロープをできるだけ小さく設計する必要がありますとともに、それらを接続しているトレースは迂回させずに最短かつ幅広で設計してください。コンバータのスイッチング・ノード LX_{-} ピンと、 LX_{-} ピンに接続されているトレースは、多くのノイズを含んでいるため、電圧帰還トレースはこれからできるだけ離して配線してください。入力コンデンサは V_{IN} ピンのできるだけ近くに配置します。同様に、入力コンデンサのグラウンドと出力コンデンサのグラウンドもできるだけ近くに配置します。IC の発熱は主にサーマルパッドから拡散していきます。そのため、サーマルパッドを実装するランドをできるだけ広くしてください。また、EMI 性能を高めるにはベタグラウンド層が有効です。放熱を高めるために、少なくとも 5 個以上のビアをパッドのランド内に設けてください。

改訂履歴

この改訂履歴は参考情報として掲載するものであり、正確を期すように努めていますが、内容を保証するものではありません。最新のデータシートについてはインターシルのウェブサイトをご覧ください。

日付	レビジョン	変更点
2011/4/7	FN7650.2	新しいインターシル・テンプレートに変更。 1 ページの「関連ドキュメント」に第 2 の行頭文字を追加。 法令に従い 1 ページ下部の著作権表記を変更。 「電気的特性」: <ul style="list-style-type: none"> - 5 ページの「Soft-Start Ramp Time Cycle」で、TYP を 2ms から 1.3ms に変更。 - 5 ページの「Output Voltage Accuracy」で、Note 7 への参照を削除。 - 6 ページの「Delay Time (Rising Edge)」で、TYP を 1ms から 0.76ms に変更。 - 6 ページの「Internal PGOOD Delay Time (Falling Edge)」で、TYP を 1μs から 2μs に変更。 - 6 ページの「Synchronization Range」で、Note 8 への参照を Note 7 に変更。 - Note 8 の「リミット値は特性評価によって得ており、製造時試験は行っていません。」を削除。 15 ページの「ソフトスタート」で、「スタートアップが開始した直後、出力電圧は 0.2V 未満で ..」を「スタートアップが開始した直後、帰還電圧は 0.2V 未満で ..」に変更。
2010/7/26	FN7650.1	18 ページの「パッケージ寸法図」を更新。更新箇所は以下のとおり。 ランドパターンを追加。 新しい POD 規格に従い、表を削除し、寸法を図に追加。 Note 4 を「寸法 b は ..」から「寸法は ..」に変更。
2010/6/9	FN7650.0	初版

製品

インターシルは、高性能アナログ、ミクストシグナルおよびパワーマネジメント半導体の設計、製造で世界をリードする企業です。インターシルの製品は、産業用機器、インフラ、パーソナル・コンピューティング、ハイエンド・コンシューマの分野で特に急速な成長を遂げている市場向けに開発されています。製品ファミリの詳細は、www.intersil.com/product_tree/ をご覧ください。

*ISL8022 に関するアプリケーション情報、関連ドキュメント、関連部品は、www.intersil.com 内の [ISL8022](#) のページを参照してください。

本データシートに関するご意見は www.intersil.com/askourstaff へお寄せください。

信頼性に関するデータは rel.intersil.com/reports/search.php を参照してください。

そのほかの製品については www.intersil.com/product_tree/ を参照してください。

インターシルは、www.intersil.com/design/quality/ に記載の品質保証のとおり、ISO9000 品質システムに基づいて、製品の製造、組み立て、試験を行っています。

インターシルは、製品を販売するにあたって、製品情報のみを提供します。インターシルは、いかなる時点においても、予告なしに、回路設計、ソフトウェア、仕様を変更する権利を有します。製品を購入されるお客様は、必ず、データシートが最新であることをご確認くださいますようお願いいたします。インターシルは正確かつ信頼に足る情報を提供できるよう努めていますが、その使用に関して、インターシルおよび関連子会社は責を負いません。また、その使用に関して、第三者が所有する特許または他の知的所有権の非侵害を保証するものではありません。インターシルおよび関連子会社が所有する特許の使用権を暗黙的または他の方法によって与えるものではありません。




インターシルの会社概要については www.intersil.com をご覧ください。

パッケージ寸法図



L12.4x3

12 LEAD DUAL FLAT NO-LEAD PLASTIC PACKAGE

Rev 2, 7/10



推奨ランドパターンの例



"X" の詳細

NOTE:

1. 寸法の単位は mm です。
() 内の寸法は参考値です。
2. 寸法と公差は ASME Y14.5m-1994 に従っています。
3. 特記のない限り、公差は DECIMAL ± 0.05 です。
4. 寸法は金属端子に適用され、端子先端から 0.15mm ~ 0.30mm のポイントで計測した値です。
5. タイパー(示されている場合) は非機能性です。
6. 1 ピンの識別子はオプションですが、表示されているゾーン内に配置されます。1 ピンの識別子はモールドまたはマーキングで示されます。
7. JEDEC MO-229 V4030D-4 issue E に準拠しています。