
RX66T グループ RX24T グループ

R01AN4366JJ0100

Rev.1.00

RX66T グループと RX24T グループの相違点

2018.09.20

要旨

本アプリケーションノートは、主に RX66T グループ、RX24T グループにおける周辺機能の概要、I/O レジスタ、端子機能の相違点、および移行の際の留意点を確認することを目的とした参考資料です。

本アプリケーションノートでは、特に記載のない箇所については、それぞれのマイコンの最大仕様として、RX66T グループの 144 ピンパッケージ(プログラマブルゲインアンプ(PGA)疑似差動入力あり、USB 端子あり)と RX24T グループの 100 ピンパッケージ(発注型名末尾 #31、チップバージョン B)について記載しています。電気的特性、注意事項、設定手順等の詳細な仕様差分についてはユーザーズマニュアルをご確認ください。

対象デバイス

RX66T グループ、RX24T グループ

目次

1. RX66T グループと RX24T グループの搭載機能比較	4
2. 仕様の概要比較	6
2.1 CPU	6
2.2 動作モード	7
2.3 リセット	8
2.4 オプション設定メモリ	9
2.5 電圧検出回路	10
2.6 クロック発生回路	22
2.7 消費電力低減機能	26
2.8 レジスタライトプロテクション機能	29
2.9 割り込みコントローラ	30
2.10 バス	33
2.11 データトランスファコントローラ	36
2.12 I/O ポート	37
2.13 マルチファンクションピンコントローラ	40
2.14 マルチファンクションタイマパルスユニット 3	41
2.15 ポートアウトプットイネーブル 3	43
2.16 汎用 PWM タイマ	59
2.17 8 ビットタイマ	72
2.18 コンペアマッチタイマ	74
2.19 独立ウォッチドッグタイマ	75
2.20 シリアルコミュニケーションインタフェース	78
2.21 I ² C バスインタフェース	84
2.22 CAN モジュール	87
2.23 シリアルペリフェラルインタフェース	94
2.24 CRC 演算器	97
2.25 12 ビット A/D コンバータ	99
2.26 D/A コンバータ	112
2.27 コンパレータ C	113
2.28 データ演算回路	116
2.29 RAM	117
2.30 フラッシュメモリ	119
3. 端子機能の比較	124
3.1 100 ピンパッケージ(RX24T : チップバージョン B、RX66T : PGA 疑似差動入力あり USB 端子あり)	124
3.2 100 ピンパッケージ(RX24T : チップバージョン B、RX66T : PGA 疑似差動入力あり USB 端子なし)	129
3.3 100 ピンパッケージ(RX24T : チップバージョン B、RX66T : PGA 疑似差動入力なし USB 端子なし)	134
3.4 100 ピンパッケージ(RX24T : チップバージョン A、RX66T : PGA 疑似差動入力あり USB 端子あり)	139
3.5 100 ピンパッケージ(RX24T : チップバージョン A、RX66T : PGA 疑似差動入力あり USB 端子なし)	144
3.6 100 ピンパッケージ(RX24T : チップバージョン A、RX66T : PGA 疑似差動入力なし USB 端子なし)	149

3.7	80 ピンパッケージ	154
3.8	64 ピンパッケージ	157
4.	移行の際の留意点	160
4.1	端子設計の留意点	160
4.2	機能設計の留意点	162
5.	参考ドキュメント	165

1. RX66T グループと RX24T グループの搭載機能比較

RX66T グループと RX24T グループの搭載機能比較を以下に示します。機能の詳細については「2.仕様の概要比較」および「5.参考ドキュメント」を参照してください。

表 1.1 に RX24T/RX66T 搭載機能比較を示します。

表 1.1 RX24T/RX66T 搭載機能比較

機能名	RX24T	RX66T
CPU		△
動作モード		△
リセット		△
オプション設定メモリ		△
電圧検出回路(LVDAb):RX24T、(LVDA):RX66T		△
クロック発生回路		△
クロック周波数精度測定回路(CAC)		○
消費電力低減機能		△
レジスタライトプロテクション機能		△
例外処理		○
割り込みコントローラ(ICUb):RX24T、(ICUC):RX66T		△
バス		△
メモリプロテクションユニット(MPU)		○
DMA コントローラ(DMACAa)	×	○
データトランスファコントローラ(DTCa)		△
イベントリンクコントローラ(ELC)	×	○
I/O ポート		△
マルチファンクションピンコントローラ(MPC)		△
マルチファンクションタイムパルスユニット 3(MTU3d)		△
ポートアウトプットイネーブル 3(POE3b、POE3A):RX24T、(POE3B):RX66T		△
汎用 PWM タイマ(GPTB):RX24T、(GPTW):RX66T		△
高分解能 PWM 波形生成回路(HRPWM)	×	○
GPTW 用ポートアウトプットイネーブル(POEG)	×	○
8 ビットタイマ(TMR)		△
コンペアマッチタイマ(CMT)		△
ウォッチドッグタイマ(WDTA)	×	○
独立ウォッチドッグタイマ(IWDTa)		△
USB2.0FS ホスト/ ファンクションモジュール(USBb)	×	○
シリアルコミュニケーションインターフェース(SCIg):RX24T		△
シリアルコミュニケーションインターフェース(SCIj、SCIi、SCIh):RX66T		△
I2C バスインターフェース(RIICa)		△
CAN モジュール(RSCAN):RX24T、(CAN):RX66T		△
シリアルペリフェラルインターフェース(RSPIb):RX24T、(RSPIc):RX66T		△
CRC 演算器(CRC):RX24T、(CRCA):RX66T		△
Trusted Secure IP(TSIP-Lite)	×	○
12 ビット A/D コンバータ(S12ADF):RX24T、(S12ADH):RX66T		△
D/A コンバータ(DA、DAa):RX24T、12 ビット D/A コンバータ(R12DAb):RX66T		△
温度センサ(TEMPS)	×	○
コンパレータ C (CMPC)		△

機能名	RX24T	RX66T
データ演算回路(DOC)		△
RAM		△
フラッシュメモリ(ROM(コード格納用フラッシュメモリ)、 E2 データフラッシュ(データ格納用フラッシュメモリ)):RX24T フラッシュメモリ(コードフラッシュメモリ、 データフラッシュメモリ):RX66T		△
パッケージ		○

○:機能搭載、×:機能未搭載、△:RX24T と RX66T 間に機能相違点あり

2. 仕様の概要比較

以下に概要の比較、レジスタの比較を示します。

概要の比較では、いずれかのグループにしか存在しない、または両方のグループに存在するが相違点がある項目は赤字にしています。

レジスタの比較では、両方のグループに存在するが相違点がある項目は赤字に、いずれかのグループにしか存在しない項目は黒字でレジスタ名のみ記載しています。レジスタ仕様に相違点がない項目は記載していません。

2.1 CPU

表 2.1 に CPU の概要比較を示します。

表 2.1 CPU の概要比較

項目	RX24T	RX66T
中央演算処理装置	<ul style="list-style-type: none"> 最大動作周波数：80MHz 32 ビット RX CPU (RXv2) 最小命令実行時間：1 命令 1 クロック アドレス空間： 4G バイト・リニアアドレス レジスタ <ul style="list-style-type: none"> —汎用レジスタ：32 ビット × 16 本 —制御レジスタ：32 ビット × 10 本 —アキュムレータ：72 ビット × 2 本 基本命令：75 種類 可変長命令形式 浮動小数点演算命令：11 種類 DSP 機能命令：23 種類 アドレッシングモード：11 種類 データ配置 <ul style="list-style-type: none"> —命令：リトルエンディアン —データ：リトルエンディアン/ ビッグエンディアンを選択可能 32 ビット乗算器： 32 ビット × 32 ビット → 64 ビット 除算器： 32 ビット ÷ 32 ビット → 32 ビット バレルシフタ：32 ビット メモリプロテクションユニット(MPU) ROM キャッシュ 2KB 	<ul style="list-style-type: none"> 最大動作周波数：160MHz 32 ビット RX CPU (RXv3) 最小命令実行時間：1 命令 1 クロック アドレス空間： 4G バイト・リニアアドレス レジスタ <ul style="list-style-type: none"> —汎用レジスタ：32 ビット × 16 本 —制御レジスタ：32 ビット × 10 本 —アキュムレータ：72 ビット × 2 本 基本命令：77 種類 可変長命令形式 単精度浮動小数点演算命令：11 種類 DSP 機能命令：23 種類 アドレッシングモード：11 種類 データ配置 <ul style="list-style-type: none"> —命令：リトルエンディアン —データ：リトルエンディアン/ ビッグエンディアンを選択可能 32 ビット乗算器： 32 ビット × 32 ビット → 64 ビット 除算器： 32 ビット ÷ 32 ビット → 32 ビット バレルシフタ：32 ビット メモリプロテクションユニット(MPU) ROM キャッシュ 8KB
FPU	<ul style="list-style-type: none"> 単精度浮動小数点数(32 ビット) IEEE754 に準拠したデータタイプ、および例外 	<ul style="list-style-type: none"> 単精度浮動小数点数(32 ビット) IEEE754 に準拠したデータタイプ、および例外

2.2 動作モード

表 2.2 に動作モードの概要比較を、表 2.3 に動作モードのレジスタ比較を示します。

表 2.2 動作モードの概要比較

項目	RX24T	RX66T
モード設定端子による動作モード	シングルチップモード	シングルチップモード
	ブートモード(SCI インタフェース)	ブートモード(SCI インタフェース)
	-	ブートモード(USB インタフェース)
	-	ブートモード(FINE インタフェース)
	-	ユーザブートモード
レジスタによる動作モード	-	シングルチップモード
	-	ユーザブートモード
	-	内蔵 ROM 無効拡張モード
	-	内蔵 ROM 有効拡張モード
エンディアンの選択	MDE レジスタ	MDE レジスタ

表 2.3 動作モードのレジスタ比較

レジスタ	ビット	RX24T	RX66T
MDSR	-	-	モードステータスレジスタ
SYSCR0	-	-	システムコントロールレジスタ 0
SYSCR1	ECCRAME	-	ECCRAM 有効ビット
VOLSR	-	-	電圧レベル設定レジスタ

2.3 リセット

表 2.4 にリセットの概要比較を、表 2.5 にリセットのレジスタ比較を示します。

表 2.4 リセットの概要比較

項目	RX24T	RX66T
RES#端子リセット	RES#端子の入力電圧が Low	RES#端子の入力電圧が Low
パワーオンリセット	VCC の上昇(監視電圧 : VPOR)	VCC の上昇(監視電圧 : VPOR)
電圧監視 0 リセット	VCC の下降(監視電圧 : Vdet0)	VCC の下降(監視電圧 : Vdet0)
電圧監視 1 リセット	VCC の下降(監視電圧 : Vdet1)	VCC の下降(監視電圧 : Vdet1)
電圧監視 2 リセット	VCC の下降(監視電圧 : Vdet2)	VCC の下降(監視電圧 : Vdet2)
ディープソフトウェアスタンバイリセット	-	割り込みによるディープソフトウェアスタンバイモードの解除
独立ウォッチドッグタイマリセット	独立ウォッチドッグタイマのアンダフローまたはリフレッシュエラー	独立ウォッチドッグタイマのアンダフローまたはリフレッシュエラー
ウォッチドッグタイマリセット	-	ウォッチドッグタイマのアンダフローまたはリフレッシュエラー
ソフトウェアリセット	レジスタ設定	レジスタ設定

表 2.5 リセットのレジスタ比較

レジスタ	ビット	RX24T	RX66T
RSTSR0	DPSRSTF	-	ディープソフトウェアスタンバイリセットフラグ
RSTSR2	WDTRF	-	ウォッチドッグタイマリセット検出フラグ

2.4 オプション設定メモリ

表 2.6 にオプション設定メモリのレジスタ比較を示します。

表 2.6 オプション設定メモリのレジスタ比較

レジスタ	ビット	RX24T	RX66T(OFSM)
SPCC	-	-	シリアルプログラマコマンド制御レジスタ
OSIS	-	-	OCD/ シリアルプログラマ ID 設定レジスタ
OFS0	IWDTTOPS [1:0]	IWDT タイムアウト期間選択ビット b3 b2 0 0 : 128 サイクル (007Fh) 0 1 : 512 サイクル (01FFh) 1 0 : 1024 サイクル (03FFh) 1 1 : 2048 サイクル (07FFh)	IWDT タイムアウト期間選択ビット b3 b2 0 0 : 1024 サイクル (03FFh) 0 1 : 4096 サイクル (0FFFh) 1 0 : 8192 サイクル (1FFFh) 1 1 : 16384 サイクル (3FFFh)
	IWDTIRSTIRQS	IWDT リセット割り込み要求選択ビット 0 : ノンマスクابل割り込み要求を許可 1 : リセットを許可	IWDT リセット割り込み要求選択ビット 0 : ノンマスクابل割り込み要求、 または割り込み要求 を許可 1 : リセットを許可
	IWDTSLCSTP	IWDT スリープモードカウント停止制御ビット 0 : カウント停止無効 1 : スリープモード、ソフトウェアスタンバイモード、およびディープスリープモード移行時のカウント停止有効	IWDT スリープモードカウント停止制御ビット 0 : カウント停止無効 1 : スリープモード、ソフトウェアスタンバイモード、 ディープソフトウェアスタンバイモード 、および 全モジュールクロックストップモード 移行時のカウント停止有効
	WDTSTRT	-	WDT スタートモード選択ビット
	WDTTOPS[1:0]	-	WDT タイムアウト期間選択ビット
	WDTCKS[3:0]	-	WDT クロック分周比選択ビット
	WDTRPES[1:0]	-	WDT ウィンドウ終了位置選択ビット
	WDTRPSS[1:0]	-	WDT ウィンドウ開始位置選択ビット
	WDTRSTIRQS	-	WDT リセット割り込み要求選択ビット
OFS1	VDSEL[1:0]	電圧検出 0 レベル選択ビット b1 b0 0 0 : 3.84V を選択 0 1 : 2.82V を選択 1 0 : 2.51V を選択 電圧検出 0 回路を使用する場合は、上記以外は設定しないでください	電圧検出 0 レベル選択ビット b1 b0 0 0 : 予約 0 1 : 予約 1 0 : 2.83V を選択 1 1 : 4.22V を選択
TMEF	-	-	TM イネーブルフラグレジスタ
TMINF	-	-	TM 識別データレジスタ
ROMCODE	-	-	ROM コードプロテクトレジスタ

2.5 電圧検出回路

表 2.7 に電圧検出回路の概要比較を、表 2.8 に電圧検出回路のレジスタ比較を示します。

また、表 2.9 に Vdet1 のモニタの設定手順比較を、表 2.10 に Vdet2 のモニタの設定手順比較を、表 2.11 に電圧監視 1 割り込み、電圧監視 1 リセット関連ビットの動作設定手順比較を、表 2.12 に電圧監視 2 割り込み、電圧監視 2 リセット関連ビットの動作設定手順比較を示します。

表 2.7 電圧検出回路の概要比較

項目		RX24T(LVDAb)			RX66T(LVDA)		
		電圧監視 0	電圧監視 1	電圧監視 2	電圧監視 0	電圧監視 1	電圧監視 2
VCC 監視	監視する電圧	Vdet0	Vdet1	Vdet2	Vdet0	Vdet1	Vdet2
	検出対象	下降して Vdet0 を通過した場合	上昇または下降して Vdet1 を通過した場合	上昇または下降して Vdet2 を通過した場合	下降して Vdet0 を通過した場合	上昇または下降して Vdet1 を通過した場合	上昇または下降して Vdet2 を通過した場合
	検出電圧	OFS1.VDSEL [1:0]ビットで 3 レベルから選択可能	LVDLVLR. LVD1LVL[3:0] ビットで 9 レベルから選択可能	LVDLVLR. LVD2LVL[1:0] ビットで 4 レベルから選択可能	OFS1.VDSEL [1:0]ビットで 2 レベルから選択可能	LVDLVLR. LVD1LVL[3:0] ビットで 5 レベルから選択可能	LVDLVLR. LVD2LVL[3:0] ビットで 5 レベルから選択可能
	モニタフラグ	なし	LVD1SR.LVD1 MON フラグ : Vdet1 より高いか低いかをモニタ	LVD2SR.LVD2 MON フラグ : Vdet2 より高いか低いかをモニタ	なし	LVD1SR.LVD1 MON フラグ : Vdet1 より高いか低いかをモニタ	LVD2SR.LVD2 MON フラグ : Vdet2 より高いか低いかをモニタ
電圧検出時の処理	リセット	電圧監視 0 リセット	電圧監視 1 リセット	電圧監視 2 リセット	電圧監視 0 リセット	電圧監視 1 リセット	電圧監視 2 リセット
		Vdet0 > VCC でリセット : VCC > Vdet0 の一定時間後に CPU 動作再開	Vdet1 > VCC でリセット : VCC > Vdet1 の一定時間後に CPU 動作再開、または Vdet1 > VCC の一定時間後に CPU 動作再開を選択可能	Vdet2 > VCC でリセット : VCC > Vdet2 の一定時間後に CPU 動作再開、または Vdet2 > VCC の一定時間後に CPU 動作再開を選択可能	Vdet0 > VCC でリセット : VCC > Vdet0 の一定時間後に CPU 動作再開	Vdet1 > VCC でリセット : VCC > Vdet1 の一定時間後に CPU 動作再開、または Vdet1 > VCC の一定時間後に CPU 動作再開を選択可能	Vdet2 > VCC でリセット : VCC > Vdet2 の一定時間後に CPU 動作再開、または Vdet2 > VCC の一定時間後に CPU 動作再開を選択可能
	割り込み	なし	電圧監視 1 割り込み ノンマスクابلまたはマスクابلを選択可能	電圧監視 2 割り込み ノンマスクابلまたはマスクابلを選択可能	なし	電圧監視 1 割り込み ノンマスクابل割り込み、またはマスクابل割り込みを選択可能	電圧監視 2 割り込み ノンマスクابل割り込み、またはマスクابل割り込みを選択可能
		Vdet1 > VCC、VCC > Vdet1 の両方、またはどちらかで割り込み要求	Vdet2 > VCC、VCC > Vdet2 の両方、またはどちらかで割り込み要求		Vdet1 > VCC、VCC > Vdet1 の両方、またはどちらかで割り込み要求	Vdet2 > VCC、VCC > Vdet2 の両方、またはどちらかで割り込み要求	

項目		RX24T(LVDAb)			RX66T(LVDA)		
		電圧監視 0	電圧監視 1	電圧監視 2	電圧監視 0	電圧監視 1	電圧監視 2
デジタル フィルタ	有効/無 効切り替 え	-	-	-	デジタルフィ ルタ機能なし	あり	あり
	サンプリ ング時間	-	-	-	-	LOCO の n 分 周 × 2 (n : 2,4,8,16)	LOCO の n 分 周 × 2 (n : 2,4,8,16)
イベントリンク機能		-	-	-	なし	あり Vdet 通過検出 イベント出力	あり Vdet 通過検出 イベント出力

表 2.8 電圧検出回路のレジスタ比較

レジスタ	ビット	RX24T(LVDAb)	RX66T(LVDA)
LVDLVL	LVD1LVL[3:0]	電圧検出 1 レベル選択ビット (電圧下降時の標準電圧) b3 b0 0 0 0 0 : 4.29V 0 0 0 1 : 4.14V 0 0 1 0 : 4.02V 0 0 1 1 : 3.84V 0 1 0 0 : 3.10V 0 1 0 1 : 3.00V 0 1 1 0 : 2.90V 0 1 1 1 : 2.79V 1 0 0 0 : 2.68V 上記以外は設定しないでください	電圧検出 1 レベル選択ビット (電圧下降時の標準電圧) b3 b0 0 1 0 0 : 4.57V (Vdet1_0) 0 1 0 1 : 4.47V (Vdet1_1) 0 1 1 0 : 4.32V (Vdet1_2) 1 0 1 0 : 2.93V (Vdet1_3) 1 0 1 1 : 2.88V (Vdet1_4) 上記以外は設定しないでください
	LVD2LVL[1:0] (RX24T) LVD2LVL[3:0] (RX66T)	電圧検出 2 レベル選択ビット (電圧下降時の標準電圧) b5 b4 0 0 : 4.29V 0 1 : 4.14V 1 0 : 4.02V 1 1 : 3.84V	電圧検出 2 レベル選択ビット (電圧下降時の標準電圧) b7 b4 0 1 0 0 : 4.57V (Vdet2_0) 0 1 0 1 : 4.47V (Vdet2_1) 0 1 1 0 : 4.32V (Vdet2_2) 1 0 1 0 : 2.93V (Vdet2_3) 1 0 1 1 : 2.88V (Vdet2_4) 上記以外は設定しないでください
LVD1CR0	LVD1DFDIS	-	電圧監視 1 デジタルフィルタ無効 モード選択ビット
	LVD1FSAMP [1:0]	-	サンプリングクロック選択ビット
LVD2CR0	LVD2DFDIS	-	電圧監視 2 デジタルフィルタ無効 モード選択ビット
	LVD2FSAMP [1:0]	-	サンプリングクロック選択ビット

表 2.9 Vdet1 のモニタの設定手順比較

項目		RX24T(LVDAb)	RX66T(LVDA)
Vdet1 のモニタの設定手順	1	LVDLVLRL.VLD1LVL[3:0]ビット(電圧検出 1 検出電圧)を設定する	LVDLVLRL.VLD1LVL[3:0]ビットで検出電圧を選択する
	2	LVCMPCLR.VLD1E ビットを“1”(電圧検出 1 回路有効)にする	LVCMPCLR.VLD1E = 1 (電圧検出 1 回路有効)にする
	3	Td(E-A) 以上待つ	td(E-A) : LVD 動作安定時間(LVD 有効切り替え時)以上待つ
	4	- (デジタルフィルタがないため、手順なし)	<ul style="list-style-type: none"> デジタルフィルタを使用する場合 LVD1CR0.VLD1FSAMP[1:0]ビットでデジタルフィルタのサンプリングクロックを選択する デジタルフィルタを使用しない場合 - (手順なし)
	5	- (デジタルフィルタがないため、手順なし)	<ul style="list-style-type: none"> デジタルフィルタを使用する場合 LVD1CR0.VLD1DFDIS = 0 (デジタルフィルタ有効)にする デジタルフィルタを使用しない場合 - (手順なし)
	6	- (デジタルフィルタがないため、手順なし)	<ul style="list-style-type: none"> デジタルフィルタを使用する場合 LOCO の 2n+3 サイクル以上待つ (n = 2, 4, 8, 16 : デジタルフィルタのサンプリングクロック = LOCO の n 分周) デジタルフィルタを使用しない場合 - (手順なし)
	7	LVD1CR0.VLD1CMPE ビットを“1”(電圧監視 1 回路比較結果出力許可)にする。	LVD1CR0.VLD1CMPE = 1 (電圧監視 1 回路比較結果出力許可)にする

表 2.10 Vdet2 のモニタの設定手順比較

項目		RX24T(LVDAb)	RX66T(LVDA)
Vdet2 のモニタの設定手順	1	LVDLVL.R.LVD2LVL [1:0]ビット(電圧検出 2 検出電圧)を設定する	LVDLVL.R.LVD2LVL[3:0]ビットで検出電圧を選択する
	2	LVCMP.R.LVD2E ビットを“1”(電圧検出 2 回路有効)にする	LVCMP.R.LVD2E = 1 (電圧検出 2 回路有効)にする
	3	Td(E-A) 以上待つ	td(E-A) : LVD 動作安定時間(LVD 有効切り替え時)以上待つ
	4	- (デジタルフィルタがないため、手順なし)	<ul style="list-style-type: none"> デジタルフィルタを使用する場合 LVD2CR0.LVD2FSAMP[1:0]ビットでデジタルフィルタのサンプリングクロックを選択する デジタルフィルタを使用しない場合 - (手順なし)
	5	- (デジタルフィルタがないため、手順なし)	<ul style="list-style-type: none"> デジタルフィルタを使用する場合 LVD2CR0.LVD2DFDIS = 0 (デジタルフィルタ有効)にする デジタルフィルタを使用しない場合 - (手順なし)
	6	- (デジタルフィルタがないため、手順なし)	<ul style="list-style-type: none"> デジタルフィルタを使用する場合 LOCO の 2n+3 サイクル以上待つ (n = 2, 4, 8, 16 : デジタルフィルタのサンプリングクロック = LOCO の n 分周) デジタルフィルタを使用しない場合 - (手順なし)
	7	LVD2CR0.LVD2CMPE ビットを“1”(電圧監視 2 回路比較結果出力許可)にする。	LVD2CR0.LVD2CMPE = 1 (電圧監視 2 回路比較結果出力許可)にする

表 2.11 電圧監視 1 割り込み、電圧監視 1 リセット関連ビットの動作設定手順比較

項目		RX24T(LVDAb)	RX66T(LVDA)
電圧監視 1 割り込み関連ビットの動作設定手順	1	LVDLVL.R.LVD1LVL[3:0]ビットで検出電圧を選択する	LVDLVL.R.LVD1LVL[3:0]ビットで検出電圧を選択する
	2	LVD1CR0.LVD1RI ビットを“0” (電圧監視 1 割り込み)にする	LVCMP.R.LVD1E = 1 (電圧検出 1 回路有効)にする
	3	LVD1CR1.LVD1IDTSEL[1:0]ビットで割り込み要求のタイミングを選択する。 LVD1CR1.LVD1IRQSEL ビットで割り込みの種類を選択する	td(E-A): LVD 動作安定時間(LVD 有効切り替え時)以上待つ
	4	- (デジタルフィルタがないため、手順なし)	<ul style="list-style-type: none"> デジタルフィルタを使用する場合 LVD1CR0.LVD1FSAMP[1:0]ビットでデジタルフィルタのサンプリングクロックを選択する デジタルフィルタを使用しない場合 - (手順なし)
	5	- (デジタルフィルタがないため、手順なし)	<ul style="list-style-type: none"> デジタルフィルタを使用する場合 LVD1CR0.LVD1DFDIS = 0 (デジタルフィルタ有効)にする デジタルフィルタを使用しない場合 - (手順なし)
	6	- (デジタルフィルタがないため、手順なし)	<ul style="list-style-type: none"> デジタルフィルタを使用する場合 LOCO の 2n+3 サイクル以上待つ (n = 2, 4, 8, 16 : デジタルフィルタのサンプリングクロック = LOCO の n 分周) デジタルフィルタを使用しない場合 - (手順なし)
	7	LVCMP.R.LVD1E ビットを“1” (電圧検出 1 回路有効)にする	LVD1CR0.LVD1RI = 0 (電圧監視 1 割り込み)にする
	8	Td(E-A)以上待つ	<ul style="list-style-type: none"> LVD1CR1.LVD1IDTSEL[1:0]ビットで割り込み要求のタイミングを選択する LVD1CR1.LVD1IRQSEL ビットで割り込みの種類を選択する
	9	LVD1CR0.LVD1CMPE ビットを“1” (電圧監視 1 回路比較結果出力許可)にする	LVD1SR.LVD1DET = 0 にする
	10	2 μ s 以上待つ	-
	11	LVD1SR.LVD1DET ビットを“0”にする	LVD1CR0.LVD1RIE = 1 (電圧監視 1 割り込み/リセット許可)にする
	12	LVD1CR0.LVD1RIE ビットを“1” (電圧監視 1 割り込み/リセット許可)にする	LVD1CR0.LVD1CMPE = 1 (電圧監視 1 回路比較結果出力許可)にする

項目		RX24T(LVDAb)	RX66T(LVDA)
電圧監視 1 リセット関連ビットの動作設定手順	1	LVDLVLRL.VLD1LVL[3:0]ビットで検出電圧を選択する	LVDLVLRL.VLD1LVL[3:0]ビットで検出電圧を選択する
	2	<ul style="list-style-type: none"> LVD1CR0.VLD1RI ビットを“1”(電圧監視 1 リセット)にする LVD1CR0.VLD1RN ビットでリセットネゲートの種類を選択する 	LVCMPCLR.VLD1E = 1 (電圧検出 1 回路有効)にする
	3	LVD1CR0.VLD1RIE ビットを“1”(電圧監視 1 割り込み/リセット許可)にする。	td(E-A):LVD 動作安定時間(LVD 有効切り替え時)以上待つ
	4	- (デジタルフィルタがないため、手順なし)	<ul style="list-style-type: none"> デジタルフィルタを使用する場合 LVD1CR0.VLD1FSAMP[1:0] ビットでデジタルフィルタのサンプリングクロックを選択する デジタルフィルタを使用しない場合 - (手順なし)
	5	- (デジタルフィルタがないため、手順なし)	<ul style="list-style-type: none"> デジタルフィルタを使用する場合 LVD1CR0.VLD1DFDIS = 0 (デジタルフィルタ有効)にする デジタルフィルタを使用しない場合 - (手順なし)
	6	- (デジタルフィルタがないため、手順なし)	<ul style="list-style-type: none"> デジタルフィルタを使用する場合 LOCO の 2n+3 サイクル以上待つ (n = 2, 4, 8, 16 : デジタルフィルタのサンプリングクロック = LOCO の n 分周) デジタルフィルタを使用しない場合 - (手順なし)
	7	-	<ul style="list-style-type: none"> LVD1CR0.VLD1RI = 1 (電圧監視 1 リセット)にする LVD1CR0.VLD1RN ビットでリセットネゲートの種類を選択する
	8	LVCMPCLR.VLD1E ビットを“1”(電圧検出 1 回路有効)にする	LVD1SR.VLD1DET = 0 にする
	9	Td(E-A)以上待つ	LVD1CR0.VLD1RIE = 1 (電圧監視 1 割り込み/リセット許可)にする
	10	LVD1CR0.VLD1CMPE ビットを“1”(電圧監視 1 回路比較結果出力許可)にする	LVD1CR0.VLD1CMPE = 1 (電圧監視 1 回路比較結果出力許可)にする

項目		RX24T(LVDAb)	RX66T(LVDA)
電圧監視 1 割り込み関連ビットの停止設定手順	1	LVD1CR0.LVD1RIE ビットを“0” (電圧監視 1 割り込み/リセット禁止)にする	LVD1CR0.LVD1CMPE = 0 (電圧監視 1 回路比較結果出力禁止)にする
	2	- (デジタルフィルタがないため、手順なし)	<ul style="list-style-type: none"> デジタルフィルタを使用する場合 LOCO の 2n + 3 サイクル以上待つ (n = 2, 4, 8, 16 : デジタルフィルタのサンプリングクロック = LOCO の n 分周) デジタルフィルタを使用しない場合 - (手順なし)
	3	LVD1CR0.LVD1CMPE ビットを“0” (電圧監視 1 回路比較結果出力禁止)にする	LVD1CR0.LVD1RIE = 0 (電圧監視 1 割り込み/リセット禁止)にする
	4	- (デジタルフィルタがないため、手順なし)	<ul style="list-style-type: none"> デジタルフィルタを使用する場合 LVD1CR0.LVD1DFDIS = 1 (デジタルフィルタ無効)にする デジタルフィルタを使用する場合 - (手順なし)
	5	LVCMPCR.LVD1E ビットを“0” (電圧検出 1 回路無効)にする	LVCMPCR.LVD1E = 0 (電圧検出 1 回路無効)にする
	6	LVCMPCR.LVD1E、 LVD1CR0.LVD1RIE、 LVD1CR0.LVD1CMPE を除く電圧検出回路関連レジスタの設定を変更する	-

項目		RX24T(LVDAb)	RX66T(LVDA)
電圧監視 1 リセット関連ビットの停止設定手順	1	LVD1CR0.LVD1CMPE ビットを“0” (電圧監視 1 回路比較結果出力禁止)にする	LVD1CR0.LVD1CMPE = 0 (電圧監視 1 回路比較結果出力禁止)にする
	2	- (デジタルフィルタがないため、手順なし)	<ul style="list-style-type: none"> デジタルフィルタを使用する場合 LOCO の 2n + 3 サイクル以上待つ (n = 2, 4, 8, 16 : デジタルフィルタのサンプリングクロック = LOCO の n 分周) デジタルフィルタを使用しない場合 - (手順なし)
	3	LVCMPCR.LVD1E ビットを“0” (電圧検出 1 回路無効)にする	LVD1CR0.LVD1RIE = 0 (電圧監視 1 割り込み/リセット禁止)にする
	4	- (デジタルフィルタがないため、手順なし)	<ul style="list-style-type: none"> デジタルフィルタを使用する場合 LVD1CR0.LVD1DFDIS = 1 (デジタルフィルタ無効)にする デジタルフィルタを使用する場合 - (手順なし)
	5	LVD1CR0.LVD1RIE ビットを“0” (電圧監視 1 割り込み/リセット禁止)にする	LVCMPCR.LVD1E = 0 (電圧検出 1 回路無効)にする
	6	LVCMPCR.LVD1E、 LVD1CR0.LVD1RIE、 LVD1CR0.LVD1CMPE を除く電圧検出回路関連レジスタの設定を変更する	-

表 2.12 電圧監視 2 割り込み、電圧監視 2 リセット関連ビットの動作設定手順比較

項目		RX24T(LVDAb)	RX66T(LVDA)
電圧監視 2 割り込み 関連ビットの 動作設定手順	1	LVDLVLR.LVD2LVL[1:0]ビットで検出電圧を設定する	LVDLVLR.LVD2LVL[3:0]ビットで検出電圧を選択する
	2	LVD2CR0.LVD2RI ビットを“0” (電圧監視 2 割り込み)にする	LVCMPCR.LVD2E = 1 (電圧検出 2 回路有効)にする
	3	<ul style="list-style-type: none"> LVD2CR1.LVD2IDTSEL[1:0] ビットで割り込み要求のタイミングを選択する。 LVD2CR1.LVD2IRQSEL ビットで割り込みの種類を選択する 	td(E-A):LVD 動作安定時間(LVD 有効切り替え時)以上待つ
	4	- (デジタルフィルタがないため、手順なし)	<ul style="list-style-type: none"> デジタルフィルタを使用する場合 LVD2CR0.LVD2FSAMP[1:0] ビットでデジタルフィルタのサンプリングクロックを選択する デジタルフィルタを使用しない場合 - (手順なし)
	5	- (デジタルフィルタがないため、手順なし)	<ul style="list-style-type: none"> デジタルフィルタを使用する場合 LVD2CR0.LVD2DFDIS = 0 (デジタルフィルタ有効)にする デジタルフィルタを使用しない場合 - (手順なし)
	6	- (デジタルフィルタがないため、手順なし)	<ul style="list-style-type: none"> デジタルフィルタを使用する場合 LOCO の 2n+3 サイクル以上待つ (n = 2, 4, 8, 16 : デジタルフィルタのサンプリングクロック = LOCO の n 分周) デジタルフィルタを使用しない場合 - (手順なし)
	7	LVCMPCR.LVD2E ビットを“1” (電圧検出 2 回路有効)にする	LVD2CR0.LVD2RI = 0 (電圧監視 2 割り込み)にする
	8	Td(E-A)以上待つ	<ul style="list-style-type: none"> LVD2CR1.LVD2IDTSEL[1:0] ビットで割り込み要求のタイミングを選択する LVD2CR1.LVD2IRQSEL ビットで割り込みの種類を選択する
	9	LVD2CR0.LVD2CMPE ビットを“1” (電圧監視 2 回路比較結果出力許可)にする	LVD2SR.LVD2DET = 0 にする
	10	2 μ s 以上待つ	-
	11	LVD2SR.LVD2DET ビットを“0”にする	LVD2CR0.LVD2RIE = 1 (電圧監視 2 割り込み/リセット許可)にする
	12	LVD2CR0.LVD2RIE ビットを“1” (電圧監視 2 割り込み/リセット許可)にする	LVD2CR0.LVD2CMPE = 1 (電圧監視 2 回路比較結果出力許可)にする

項目		RX24T(LVDAb)	RX66T(LVDA)
電圧監視 2 リセット 関連ビットの 動作設定手順	1	LVDLVLRL.VLD2LVL[1:0]ビットで 検出電圧を設定する	LVDLVLRL.VLD2LVL[3:0]ビットで 検出電圧を選択する
	2	<ul style="list-style-type: none"> LVD2CR0.LVD2RI ビットを “1” (電圧監視 2 リセット)に する LVD2CR0.LVD2RN ビットでリ セットネゲートの種類を選択 する 	LVCMPCR.LVD2E = 1 (電圧検出 2 回路有効)にする
	3	LVD2CR0.LVD2RIE ビットを “1” (電圧監視 2 割り込み/リセッ ト許可)にする	td(E-A) : LVD 動作安定時間(LVD 有 効切り替え時)以上待つ
	4	- (デジタルフィルタがないため、手順な し)	<ul style="list-style-type: none"> デジタルフィルタを使用する 場合 LVD2CR0.LVD2FSAMP[1:0] ビットでデジタルフィルタのサ ンプリングクロックを選択する デジタルフィルタを使用しない 場合 - (手順なし)
	5	- (デジタルフィルタがないため、手順な し)	<ul style="list-style-type: none"> デジタルフィルタを使用する 場合 LVD2CR0.LVD2DFDIS = 0 (デ ジタルフィルタ有効)にする デジタルフィルタを使用しない 場合 - (手順なし)
	6	- (デジタルフィルタがないため、手順な し)	<ul style="list-style-type: none"> デジタルフィルタを使用する 場合 LOCO の 2n+3 サイクル以上待 つ (n = 2, 4, 8, 16 : デジタル フィルタのサンプリング クロック = LOCO の n 分周) デジタルフィルタを使用しない 場合 - (手順なし)
	7	-	<ul style="list-style-type: none"> LVD2CR0.LVD2RI = 1 (電圧監 視 2 リセット)にする LVD2CR0.LVD2RN ビットでリ セットネゲートの種類を選択す る
	8	LVCMPCR.LVD2E ビットを “1” (電圧検出 2 回路有効)にする	LVD2SR.LVD2DET = 0 にする
	9	Td(E-A)以上待つ	LVD2CR0.LVD2RIE = 1 (電圧監視 2 割り込み/リセット許可)にする
	10	LVD2CR0.LVD2CMPE ビットを “1” (電圧監視 2 回路比較結果出 力許可)にする	LVD2CR0.LVD2CMPE = 1 (電圧監 視 2 回路比較結果出力許可)にする

項目		RX24T(LVDAb)	RX66T(LVDA)
電圧監視 2 割り込み 関連ビットの停止設 定手順	1	LVD2CR0.LVD2RIE ビットを “0” (電圧監視 2 割り込み/リセット禁 止)にする	LVD2CR0.LVD2CMPE = 0 (電圧監 視 2 回路比較結果出力禁止)にする
	2	- (デジタルフィルタがないため、手順な し)	<ul style="list-style-type: none"> デジタルフィルタを使用する 場合 LOCO の 2n + 3 サイクル以上待つ (n = 2, 4, 8, 16 : デジタルフィルタ のサンプリングクロック = LOCO の n 分周) デジタルフィルタを使用しない場 合 - (手順なし)
	3	LVD2CR0.LVD2CMPE ビットを “0” (電圧監視 2 回路比較結果出 力禁止)にする	LVD2CR0.LVD2RIE = 0 (電圧監視 2 割り込み/リセット禁止)にする
	4	- (デジタルフィルタがないため、手順な し)	<ul style="list-style-type: none"> デジタルフィルタを使用する 場合 LVD2CR0.LVD2DFDIS = 1 (デジタ ルフィルタ無効)にする デジタルフィルタを使用する 場合 - (手順なし)
	5	LVCMPPCR.LVD2E ビットを “0” (電圧検出 2 回路無効)にする	LVCMPPCR.LVD2E = 0 (電圧検出 2 回路無効)にする
	6	LVCMPPCR.LVD2E、 LVD2CR0.LVD2RIE、 LVD2CR0.LVD2CMPE を除く電圧 検出回路関連レジスタの設定を変 更する	-

項目		RX24T(LVDAb)	RX66T(LVDA)
電圧監視 2 リセット 関連ビットの停止設 定手順	1	LVD2CR0.LVD2CMPE ビットを “0” (電圧監視 2 回路比較結果出 力禁止)にする	LVD2CR0.LVD2CMPE = 0 (電圧監視 2 回路比較結果出力禁止)にする
	2	- (デジタルフィルタがないため、手順な し)	<ul style="list-style-type: none"> デジタルフィルタを使用する 場合 LOCO の 2n + 3 サイクル以上待つ (n = 2, 4, 8, 16 : デジタルフィルタ のサンプリングクロック = LOCO の n 分周) デジタルフィルタを使用しない場 合 - (手順なし)
	3	LVCMPPCR.LVD2E ビットを “0” (電圧検出 2 回路無効)にする	LVD2CR0.LVD2RIE = 0 (電圧監視 2 割り込み/リセット禁止)にする
	4	- (デジタルフィルタがないため、手順な し)	<ul style="list-style-type: none"> デジタルフィルタを使用する 場合 LVD2CR0.LVD2DFDIS = 1 (デジタ ルフィルタ無効)にする デジタルフィルタを使用する 場合 - (手順なし)
	5	LVD2CR0.LVD2RIE ビットを “0” (電圧監視 2 割り込み/リセット禁 止)にする	LVCMPPCR.LVD2E = 0 (電圧検出 2 回路無効)にする
	6	LVCMPPCR.LVD2E、 LVD2CR0.LVD2RIE、 LVD2CR0.LVD2CMPE を除く電圧 検出回路関連レジスタの設定を変 更する	-

2.6 クロック発生回路

表 2.13 にクロック発生回路の概要比較を、表 2.14 にクロック発生回路のレジスタ比較を示します。

表 2.13 クロック発生回路の概要比較

項目	RX24T	RX66T
用途	<ul style="list-style-type: none"> ● CPU、DTC、ROM および RAM に供給されるシステムクロック (ICLK) の生成 ● 周辺モジュールに供給される周辺モジュールクロック (PCLKA, PCLKB, PCLKD) の生成 周辺モジュールクロック (PCLKA) は MTU、GPT 用、周辺モジュールクロック (PCLKD) は S12AD 用、周辺モジュールクロック (PCLKB) はそれ以外の周辺モジュール用の動作クロックです。 ● FlashIF に供給される FlashIF クロック (FCLK) の生成 ● CAC に供給される CAC クロック (CACCLK) の生成 ● RSCAN に供給される CAN クロック (CANMCLK) の生成 ● IWDT に供給される IWDT 専用クロック (IWDTCLK) の生成 	<ul style="list-style-type: none"> ● CPU、DMAC、DTC、コードフラッシュメモリおよび RAM に供給されるシステムクロック (ICLK) の生成 ● RSPI, SCLi, MTU3 (内部周辺バス), GPTW (内部周辺バス), HRPWM (内部周辺バス) に供給される周辺モジュールクロック (PCLKA) の生成 ● 周辺モジュールに供給される周辺モジュールクロック (PCLKB) の生成 ● MTU3 と GPTW に供給される周辺モジュールのカウンタ基準クロック、HRPWM の基準クロック (PCLKC) の生成 ● S12AD に供給される周辺モジュール (アナログ変換用) クロック (PCLKD) の生成 ● FlashIF に供給される FlashIF クロック (FCLK) の生成 ● 外部バスに供給される外部バスクロック (BCLK) の生成 ● USBb に供給される USB クロック (UCLK) の生成 ● CAC に供給される CAC クロック (CACCLK) の生成 ● CAN に供給される CAN クロック (CANMCLK) の生成 ● IWDT に供給される IWDT 専用クロック (IWDTCLK) の生成
動作周波数	<ul style="list-style-type: none"> ● ICLK : 80MHz (max) ● PCLKA : 80MHz (max) ● PCLKB : 40MHz (max) ● PCLKD : 40MHz (max) ● FCLK : —1MHz~32MHz(ROM) ● CACCLK : 各発振器のクロックと同じ ● CANMCLK : 20MHz (max) ● IWDTCLK : 15kHz 	<ul style="list-style-type: none"> ● ICLK : 160MHz (max) ● PCLKA : 120MHz (max) ● PCLKB : 60MHz (max) ● PCLKC : 160MHz (max) ● PCLKD : 8MHz~60MHz (12ビット A/D コンバータ変換時) ● FCLK : —4MHz~60MHz (コードフラッシュメモリ、データフラッシュメモリ P/E 時) —60MHz (max) (データフラッシュメモリ読み出し時) ● BCLK : 60MHz (max) ● BCLK 端子出力 : 40MHz (max) ● UCLK : 48MHz (max) ● CACCLK : 各発振器のクロックと同じ ● CANMCLK : 24MHz (max) ● IWDTCLK : 120kHz

項目	RX24T	RX66T
メインクロック 発振器	<ul style="list-style-type: none"> 発振子周波数：1MHz~20MHz 外部クロック入力周波数：20MHz (max) 接続できる発振子、または付加回路： セラミック共振子、水晶振動子 接続端子：EXTAL, XTAL 発振停止検出機能：メインクロックの発振停止検出時、LOCO に切り替える機能、MTU、GPT の端子出力を停止する機能、割り込みはノンマスカブル割り込み ドライブ能力を切り替える機能 	<ul style="list-style-type: none"> 発振子周波数：8MHz~24MHz 外部クロック入力周波数：24MHz (max) 接続できる発振子または付加回路： セラミック共振子、水晶振動子 接続端子：EXTAL、XTAL 発振停止検出機能：メインクロックの発振停止検出時、LOCO に切り替える機能、MTU3、GPTW の端子をハイインピーダンスにする機能、割り込みはマスカブル割り込み/ノンマスカブル割り込みの選択が可能 ドライブ能力を切り替える機能
PLL 周波数 シンセサイザ	<ul style="list-style-type: none"> 入力クロックソース： メインクロック、HOCO(32MHz)の 4 分周クロック 入力分周比：1, 2, 4 分周から選択可能 入力周波数：4MHz~12.5MHz 逡倍比：4~15.5 逡倍(0.5 刻み)から選択可能 発振周波数：40MHz~80MHz 	<ul style="list-style-type: none"> 入力クロックソース： メインクロック、HOCO 入力分周比：1, 2, 3 分周から選択可能 入力周波数：8MHz~24MHz 逡倍比：10~30 逡倍(0.5 刻み)から選択可能 PLL 周波数シンセサイザ出力クロック周波数：120MHz~240MHz
高速オンチップオシレータ(HOCO)	発振周波数：32MHz, 64MHz から選択可能	<ul style="list-style-type: none"> 発振周波数： 16MHz, 18MHz, 20MHz から選択可能 HOCO 電源制御
低速オンチップオシレータ(LOCO)	発振周波数：4MHz	発振周波数：240kHz
IWDT 専用 オンチップ オシレータ	発振周波数：15kHz	発振周波数：120kHz
BCLK 端子の 出力制御機能	-	<ul style="list-style-type: none"> BCLK クロック出力または High 出力の選択が可能 出力するクロックは BCLK または BCLK の 2 分周の選択が可能
イベントリンク機能 (出力)	-	メインクロック発振器の発振停止検出
イベントリンク機能 (入力)	-	低速オンチップオシレータへのクロックソース切り替え

表 2.14 クロック発生回路のレジスタ比較

レジスタ	ビット	RX24T	RX66T
SCKCR (注1)	PCKC[3:0]	-	周辺モジュールクロック C (PCLKC) 選択ビット
	BCK[3:0]	-	外部バスクロック (BCLK) 選択ビット
	PSTOP1	-	BCLK 端子出力制御ビット
PLLCR	PLLDIV[1:0]	PLL 入力分周比選択ビット b1 b0 00: 1分周 01: 2分周 10: 4分周 11: 設定しないでください	PLL 入力分周比選択ビット b1 b0 00: 1分周 01: 2分周 10: 3分周 11: 設定しないでください
	PLLSRCSEL	PLL クロックソース選択ビット (b2)	PLL クロックソース選択ビット (b4)
	STC[5:0]	周波数通倍率設定ビット b13 b8 0001111: ×4 001000: ×4.5 001001: ×5 001010: ×5.5 001011: ×6 001100: ×6.5 . . . 011100: ×14.5 011101: ×15 011110: ×15.5 上記以外は設定しないでください	周波数通倍率設定ビット b13 b8 010011: ×10.0 010100: ×10.5 010101: ×11.0 010110: ×11.5 010111: ×12.0 011000: ×12.5 . . . 111001: ×29.0 111010: ×29.5 111011: ×30.0 上記以外は設定しないでください
		リセット後の初期値が異なります	
BCKCR	-	-	外部バスクロックコントロールレジスタ
HOCO2	HCFRQ[1:0]	HOCO 周波数設定ビット b1 b0 00: 32MHz 11: 64MHz 上記以外は設定しないでください	HOCO 周波数設定ビット b1 b0 00: 16MHz 01: 18MHz 10: 20MHz 上記以外は設定しないでください
HOCOWTCR	-	高速オンチップオシレータウェイトコントロールレジスタ	-
OSCOVFSR	ILCOVF	-	IWDT 専用クロック発振安定フラグ

レジスタ	ビット	RX24T	RX66T
MOSCWTCR	MSTS[4:0] (RX24T) MSTS[7:0] (RX66T)	メインクロック発振器ウェイト 時間設定ビット b4 b0 00000: 待ち時間 = 2 サイクル(0.5 μ s) 00001: 待ち時間 = 1024 サイクル (256 μ s) 00010: 待ち時間 = 2048 サイクル (512 μ s) 00011: 待ち時間 = 4096 サイクル (1.024ms) 00100: 待ち時間 = 8192 サイクル (2.048ms) 00101: 待ち時間 = 16384 サイクル (4.096ms) 00110: 待ち時間 = 32768 サイクル (8.192ms) 00111: 待ち時間 = 65536 サイクル (16.384ms) 上記以外は設定しないでください 待ち時間は LOCO = 4.0MHz(0.25 μ s, TYP)の場合	メインクロック発振器の出力を内部回 路に供給するまでの待機時間 MSTS[7:0] > [tMAINOSC \times (fLOCO_max) + 16] / 32 (tMAINOSC: メインクロック発振安定 時間、fLOCO_max: fLOCO 最大周波 数)
MOFCR	MODRV21 (RX24T) MODRV2 [1:0](RX66T)	メインクロック発振器ドライブ 能力切り替えビット 0: 1MHz~10MHz 未満 1: 10MHz~20MHz	メインクロック発振器ドライブ 能力 2 切り替えビット b5 b4 00: 20.1~24MHz 01: 16.1~20MHz 10: 8.1~16MHz 11: 8MHz
MEMWAIT	MEMWAIT [1:0](RX24T) MEMWAIT (RX66T)	メモリウェイトサイクル設定ビット b1 b0 00: ウェイトなし 01: ウェイトあり(ICLK \leq 64MHz) 10: ウェイトあり(ICLK \leq 80MHz) 上記以外設定しないでください	メモリウェイトサイクル設定ビット 0: 0 ウェイト 1: 1 ウェイト
SCKCR2	-	-	システムクロックコントロール レジスタ 2
HOCOPCR	-	-	高速オンチップオシレータ電源 コントロールレジスタ

注 1. リセット後の初期値が異なります

2.7 消費電力低減機能

表 2.15 に消費電力低減機能の概要比較を、表 2.16 に消費電力低減機能のレジスタ比較を示します。

表 2.15 消費電力低減機能の概要比較

項目	RX24T	RX66T
クロックの切り替えによる消費電力の低減	<ul style="list-style-type: none"> システムクロック (ICLK)、高速周辺モジュールクロック (PCLKA)、周辺モジュールクロック (PCLKB)、S12AD 用クロック (PCLKD)、FlashIF クロック (FCLK) に対し、個別に分周比を設定することが可能 	<ul style="list-style-type: none"> システムクロック (ICLK)、周辺モジュールクロック (PCLKA, PCLKB, PCLKC, PCLKD)、外部バスクロック (BCLK)、フラッシュインタフェースクロック (FCLK) に対し、個別に分周比を設定することが可能
BCLK 出力制御機能	-	<ul style="list-style-type: none"> BCLK 出力または High 出力の選択が可能
モジュールストップ機能	周辺モジュールごとに機能を停止させることが可能	周辺モジュールごとに機能を停止させることが可能
低消費電力状態への遷移機能	CPU、周辺モジュール、発振器を停止させる低消費電力状態にすることが可能	CPU、周辺モジュール、発振器を停止させる低消費電力状態にすることが可能
低消費電力状態	<ul style="list-style-type: none"> スリープモード - ソフトウェアスタンバイモード ディープスリープモード - 	<ul style="list-style-type: none"> スリープモード 全モジュールクロックストップモード ソフトウェアスタンバイモード - ディープソフトウェアスタンバイモード
動作電力低減機能	<ul style="list-style-type: none"> 動作周波数、動作電圧範囲に応じて動作電力制御モードを選択することにより、通常動作時、スリープモード時、およびディープスリープモード時の消費電力を低減することが可能 動作電力制御状態：2 種類 高速動作モード 中速動作モード 	-

表 2.16 消費電力低減機能のレジスタ比較

レジスタ	ビット	RX24T	RX66T
SBYCR	OPE	-	出力ポート許可ビット
	SSBY	ソフトウェアスタンバイビット 0 : WAIT 命令実行後、スリープモードまたはディープスリープモードに遷移 1 : WAIT 命令実行後、ソフトウェアスタンバイモードに遷移	ソフトウェアスタンバイビット 0 : WAIT 命令実行後、スリープモードまたは 全モジュールクロックストップモード に移行 1 : WAIT 命令実行後、ソフトウェアスタンバイモードに移行
MSTPCRA	MSTPA7	汎用 PWM タイマモジュールストップ設定ビット	汎用 PWM タイマ/ 高分解能 PWM/GPTW 専用ポートアウトプットイネーブル 設定ビット
	MSTPA19	8 ビット D/A コンバータモジュールストップ設定ビット	12 ビット D/A コンバータモジュールストップ設定ビット
	MSTPA24	-	モジュールストップ A24 設定ビット
	MSTPA27	-	モジュールストップ A27 設定ビット
	MSTPA28	データトランスファコントローラモジュールストップ設定ビット	DMA コントローラ /データトランスファコントローラモジュールストップ設定ビット
	MSTPA29	-	モジュールストップ A29 設定ビット
	ACSE	-	全モジュールクロックストップモード許可ビット
MSTPCRB	MSTPB0	RSCAN モジュールストップ設定ビット	CAN モジュール 0 モジュールストップ設定ビット
	MSTPB4	-	シリアルコミュニケーションインタフェース 12 モジュールストップ設定ビット
	MSTPB9	-	イベントリンクコントローラモジュールストップ設定ビット
	MSTPB19	-	ユニバーサルシリアルバス 2.0 FS インタフェースモジュールストップ設定ビット
MSTPCRC	MSTPC6	-	ECCRAM モジュールストップ設定ビット
	MSTPC24	-	シリアルコミュニケーションインタフェース 11 モジュールストップ設定ビット
	MSTPC26	-	シリアルコミュニケーションインタフェース 9 モジュールストップ設定ビット
	MSTPC27	-	シリアルコミュニケーションインタフェース 8 モジュールストップ設定ビット
	DSLPE	ディープスリープモード許可ビット	-
MSTPCRD	-	-	モジュールストップコントロールレジスタ D
RSTCKCR	-	-	スリープモード復帰クロックソース切り替えレジスタ

レジスタ	ビット	RX24T	RX66T
DPSBYCR	-	-	ディープスタンバイコントロールレジスタ
DPSIER0	-	-	ディープスタンバイインタラプトイネーブルレジスタ 0
DPSIER1	-	-	ディープスタンバイインタラプトイネーブルレジスタ 1
DPSIER2	-	-	ディープスタンバイインタラプトイネーブルレジスタ 2
DPSIFR0	-	-	ディープスタンバイインタラプトフラグレジスタ 0
DPSIFR1	-	-	ディープスタンバイインタラプトフラグレジスタ 1
DPSIFR2	-	-	ディープスタンバイインタラプトフラグレジスタ 2
DPSIEGR0	-	-	ディープスタンバイインタラプトエッジレジスタ 0
DPSIEGR1	-	-	ディープスタンバイインタラプトエッジレジスタ 1
DPSIEGR2	-	-	ディープスタンバイインタラプトエッジレジスタ 2
DPSBKRY	-	-	ディープスタンバイバックアップレジスタ (y = 0~31)
OPCCR	-	動作電力コントロールレジスタ	-

2.8 レジスタライトプロテクション機能

表 2.17 に レジスタライトプロテクション機能の概要比較を、表 2.18 にレジスタライトプロテクション機能のレジスタ比較を示します。

表 2.17 レジスタライトプロテクション機能の概要比較

項目	RX24T	RX66T
PRC0 ビット	<ul style="list-style-type: none"> クロック発生回路関連レジスタ SCKCR, SCKCR3, PLLCR, PLLCR2, MOSCCR, LOCOCR, ILOCOCR, HOCOGR, HOCOGR2, OSTDCR, OSTDSR, MEMWAIT 	<ul style="list-style-type: none"> クロック発生回路関連レジスタ SCKCR, SCKCR2, SCKCR3, PLLCR, PLLCR2, BCKCR, MOSCCR, LOCOCR, ILOCOCR, HOCOGR, HOCOGR2, OSTDCR, OSTDSR
PRC1 ビット	<ul style="list-style-type: none"> 動作モード関連レジスタ SYSCR1 消費電力低減機能関連レジスタ SBYCR, MSTPCRA, MSTPCRB, MSTPCRC, OPCCR クロック発生回路関連レジスタ MOFCR, MOSCWTCR ソフトウェアリセットレジスタ SWRR 	<ul style="list-style-type: none"> 動作モード関連レジスタ SYSCR0, SYSCR1, VOLSR 消費電力低減機能関連レジスタ SBYCR, MSTPCRA, MSTPCRB, MSTPCRC, MSTPCRD, RSTCKCR, DPSBYCR, DPSIER0, DPSIER1, DPSIER2, DPSIFR0, DPSIFR1, DPSIFR2, DPSIEGR0, DPSIEGR1, DPSIEGR2 クロック発生回路関連レジスタ MOSCWTCR, MOFCR, HOCOPCR ソフトウェアリセットレジスタ SWRR
PRC2 ビット	<ul style="list-style-type: none"> クロック発生回路関連レジスタ HOCOWTCR 	-
PRC3 ビット	<ul style="list-style-type: none"> LVD 関連レジスタ LVCMPCR, LVDLVLRL, LVD1CR0, LVD1CR1, LVD1SR, LVD2CR0, LVD2CR1, LVD2SR 	<ul style="list-style-type: none"> LVD 関連レジスタ LVCMPCR, LVDLVLRL, LVD1CR0, LVD1CR1, LVD1SR, LVD2CR0, LVD2CR1, LVD2SR

表 2.18 レジスタライトプロテクション機能のレジスタ比較

レジスタ	ビット	RX24T	RX66T
PRCR	PRC2	プロテクトビット 2	-

2.9 割り込みコントローラ

表 2.19 に割り込みコントローラの概要比較を、表 2.20 に割り込みコントローラのレジスタ比較を示します。

表 2.19 割り込みコントローラの概要比較

項目	RX24T(ICUb)	RX66T(ICUC)
割り込み	周辺機能割り込み	周辺機能割り込み
	<ul style="list-style-type: none"> ● 周辺モジュールからの割り込み ● 要因数:163 ● 割り込み検出:エッジ検出/レベル検出 接続している周辺モジュール要因ごとの検出方法は固定 	<ul style="list-style-type: none"> ● 周辺モジュールからの割り込み ● 要因数:256 割り込みの検出方法: エッジ検出またはレベル検出 (割り込み要因ごとに検出方法は固定) ● グループ割り込み: 複数の割り込み要因をグループ化し、1つの割り込み要因として扱う機能 —グループ BE0 割り込み: PCLKB を動作クロックとする 周辺モジュールの割り込み要因 (エッジ検出) —グループ BL0/BL1 割り込み: PCLKB を動作クロックとする 周辺モジュールの割り込み要因 (レベル検出) —グループ AL0 割り込み: PCLKA を動作クロックとする 周辺モジュールの割り込み要因 (レベル検出) ● 選択型割り込み A: 割り込みベクタ番号 208~255 に、PCLKA を動作クロックとする周辺モジュールの割り込み要因からそれぞれ任意の1つを割り当てるが可能
	外部端子割り込み	外部端子割り込み
	<ul style="list-style-type: none"> ● IRQ7~IRQ0 端子からの割り込み —要因数:8 —割り込み検出: Low/立ち下りエッジ/ 立ち上がりエッジ/両エッジを要因 ごとに設定可能 —デジタルフィルタ機能: あり 	<ul style="list-style-type: none"> ● IRQi 端子(i = 0~15)への入力信号による割り込み —要因数:16 —割り込み検出: Low レベル、立ち下がりエッジ、立ち上がりエッジ、両エッジを要因ごとに設定可能 —デジタルフィルタを使用することにより、ノイズを除去することが可能
	ソフトウェア割り込み	ソフトウェア割り込み
	<ul style="list-style-type: none"> ● レジスタ書き込みによる割り込み ● 要因数 1 	<ul style="list-style-type: none"> ● レジスタへの書き込みにより、割り込み要求を発生させることが可能 ● 要因数: 2
	割り込み優先順位	割り込み優先順位
	レジスタにより優先順位を設定	割り込み要因プライオリティレジスタ r (IPRr)により優先レベルを設定
	高速割り込み機能	高速割り込み機能
	CPU の割り込み応答時間を短縮可能。 1つの割り込み要因にのみ設定可能	CPU の割り込み応答時間を短縮可能。 1つの割り込み要因にのみ設定可能
	DTC 制御	DTC 制御
	<ul style="list-style-type: none"> ● 割り込み要因により DTC を起動可能 ● DTC 起動要因:118 (周辺機能割り込み 109 + 外部端子割り込み 8 + ソフトウェア割り込み 1) 	<ul style="list-style-type: none"> ● 割り込み要因により DTC の起動が可能 ● DTC 起動要因:129(周辺機能割り込み 111 + 外部端子割り込み 16 + ソフトウェア割り込み 2)
	DMAC 制御	DMAC 制御
	-	割り込み要因により DMAC を起動可能

項目		RX24T(ICUb)	RX66T(ICUC)
ノンマスクابل割り込み	NMI 端子割り込み	<ul style="list-style-type: none"> NMI 端子からの割り込み —割り込み検出：立ち下りエッジ/立ち上がりエッジ —デジタルフィルタ機能：あり 	<ul style="list-style-type: none"> NMI 端子への入力信号による割り込み —割り込み検出：立ち下がりエッジまたは立ち上がりエッジ —デジタルフィルタを使用することにより、ノイズを除去することが可能
	発振停止検出割り込み	発振停止検出時の割り込み	メインクロック発振器の停止を検出したときの割り込み
	WDT アンダフロー/リフレッシュエラー割り込み	-	ウォッチドッグタイマがアンダフローしたとき、またはリフレッシュエラーが発生したときの割り込み
	IWDT アンダフロー/リフレッシュエラー割り込み	ダウンカウンタがアンダフローしたとき、もしくはリフレッシュエラーが発生したときの割り込み	ウォッチドッグタイマがアンダフローしたとき、またはリフレッシュエラーが発生したときの割り込み
	電圧監視割 1 割り込み	電圧検出回路 1(LVD1)の電圧監視割り込み	電圧検出 1 回路(LVD1)からの割り込み
	電圧監視割 2 割り込み	電圧検出回路 2(LVD2)の電圧監視割り込み	電圧検出 2 回路(LVD2)からの割り込み
	RAM エラー割り込み	-	RAM のパリティチェックエラー、または ECCRAM の ECC エラーを検出したときの割り込み
低消費電力状態からの復帰	スリープモード	ノンマスクابل割り込み、全割り込み要因で復帰	すべての割り込み要因で復帰
	全モジュールクロックストップモード	-	NMI 端子割り込み、外部端子割り込み、周辺機能割り込み(電圧監視 1、電圧監視 2、発振停止検出、USB レジューム、IWDT、TMR0~3)で復帰
	ディープスリープモード	ノンマスクابل割り込み、全割り込み要因で復帰	-
	ソフトウェアスタンバイモード	ノンマスクابل割り込み、IRQ0~IRQ7 割り込み、周辺機能割り込み(電圧監視 1、電圧監視 2、IWDT)で復帰	NMI 端子割り込み、外部端子割り込み、周辺機能割り込み(電圧監視 1、電圧監視 2、USB レジューム、IWDT)で復帰
	ディープソフトウェアスタンバイモード	-	NMI 端子割り込み、一部の外部端子割り込み、周辺機能割り込み(電圧監視 1、電圧監視 2)で復帰

表 2.20 割り込みコントローラのレジスタ比較

レジスタ	ビット	RX24T(ICUb)	RX66T(ICUC)
IPRn	-	割り込み要因プライオリティレジスタ n (n = 000~249)	割り込み要因プライオリティレジスタ n (n = 000~ 255)
SWINT2R	-	-	ソフトウェア割り込み 2 起動レジスタ
DTCERn	-	DTC 転送要求許可レジスタ n (n = 27~248)	DTC 転送要求許可レジスタ n (n = 26 ~ 255)
DMRSRm	-	-	DMAC 起動要因選択レジスタ m (m = 0~7)
IRQCRi	-	IRQ コントロールレジスタ i (i = 0~7)	IRQ コントロールレジスタ i (i = 0~ 15)
IRQFLTE1	-	-	IRQ 端子デジタルフィルタ許可レジスタ 1
IRQFLTC1	-	-	IRQ 端子デジタルフィルタ設定レジスタ 1
NMISR	WDTST	-	WDT アンダフロー/リフレッシュエラーステータスフラグ
	RAMST	-	RAM エラー割り込みステータスフラグ
NMIER	WDTEN	-	WDT アンダフロー/リフレッシュエラー許可ビット
	RAMEN	-	RAM エラー割り込み許可ビット
NMICLR	WDTCLR	-	WDT クリアビット
GRPBE0、GRPBL0/ GRPBL1、GRPALO	-	-	グループ BE0、BL0/1、AL0 割り込み要求レジスタ
GENBE0、GENBL0/ GENBL1、GENALO	-	-	グループ BE0、BL0/1、AL0 割り込み要求許可レジスタ
GCRBE0	-	-	グループ BE0 割り込みクリアレジスタ
PIARk	-	-	選択型割り込み A 要求レジスタ k (k = 0h~12h)
SLIARn	-	-	選択型割り込み A 要因選択レジスタ n (n = 208~255)
SLIPRCR	-	-	選択型割り込み要因選択レジスタ 書き込み保護レジスタ

2.10 バス

表 2.21 にバスの概要比較を、表 2.22 に外部バスの概要比較を、表 2.23 にバスのレジスタ比較を示します。

表 2.21 バスの概要比較

項目		RX24T	RX66T
CPU バス	命令バス	<ul style="list-style-type: none"> ● CPU(命令)を接続 ● 内蔵メモリを接続(RAM、ROM) ● システムクロック(ICLK)に同期して動作 	<ul style="list-style-type: none"> ● CPU(命令)を接続 ● 内蔵メモリを接続(RAM、コードフラッシュメモリ) ● システムクロック(ICLK)に同期して動作
	オペランドバス	<ul style="list-style-type: none"> ● CPU(オペランド)を接続 ● 内蔵メモリを接続(RAM、ROM) ● システムクロック(ICLK)に同期して動作 	<ul style="list-style-type: none"> ● CPU(オペランド)を接続 ● 内蔵メモリを接続(RAM、コードフラッシュメモリ) ● システムクロック(ICLK)に同期して動作
メモリバス	メモリバス 1	RAM を接続	RAM を接続
	メモリバス 2	ROM を接続	コードフラッシュメモリを接続
	メモリバス 3	-	ECCRAM を接続
内部メインバス	内部メインバス 1	<ul style="list-style-type: none"> ● CPU を接続 ● システムクロック(ICLK)に同期して動作 	<ul style="list-style-type: none"> ● CPU を接続 ● システムクロック(ICLK)に同期して動作
	内部メインバス 2	<ul style="list-style-type: none"> ● DTC を接続 ● 内蔵メモリを接続(RAM、ROM) ● システムクロック(ICLK)に同期して動作 	<ul style="list-style-type: none"> ● DTC、DMAC を接続 ● 内蔵メモリを接続(RAM、コードフラッシュメモリ) ● システムクロック(ICLK)に同期して動作
内部周辺バス	内部周辺バス 1	<ul style="list-style-type: none"> ● 周辺機能(DTC、割り込みコントローラ、バスエラー監視部)を接続 ● システムクロック(ICLK)に同期して動作 	<ul style="list-style-type: none"> ● 周辺機能(DTC、DMAC、割り込みコントローラ、バスエラー監視部)を接続 ● システムクロック(ICLK)に同期して動作
	内部周辺バス 2	<ul style="list-style-type: none"> ● 周辺機能(内部周辺バス 1、3、4 以外の周辺機能)を接続 ● 周辺モジュールクロック(PCLKB)に同期して動作 	<ul style="list-style-type: none"> ● 周辺機能(内部周辺バス 1、3、4、5 以外の周辺機能)を接続 ● 周辺モジュールクロック(PCLKB)に同期して動作
	内部周辺バス 3	<ul style="list-style-type: none"> ● 周辺機能(RSCAN、CMPC)を接続 ● 周辺モジュールクロック(PCLKB)に同期して動作 	<ul style="list-style-type: none"> ● 周辺機能(USBb、CMPC)を接続 ● 周辺モジュールクロック(PCLKB)に同期して動作
	内部周辺バス 4	<ul style="list-style-type: none"> ● 周辺機能(MTU3、GPT)を接続 ● 周辺モジュールクロック(PCLKA)に同期して動作 	<ul style="list-style-type: none"> ● 周辺機能(MTU3、GPTW、HRPWM、RSPI、SCIi)を接続 ● 周辺モジュールクロック(PCLKA)に同期して動作
	内部周辺バス 5	-	予約領域
	内部周辺バス 6	<ul style="list-style-type: none"> ● フラッシュ制御モジュール、E2 データフラッシュを接続 ● FlashIF クロック(FCLK)に同期して動作 	<ul style="list-style-type: none"> ● コードフラッシュメモリ(P/E 時)、データフラッシュメモリを接続 ● FlashIF クロック(FCLK)に同期して動作
外部バス	CS 領域	-	<ul style="list-style-type: none"> ● 外部デバイスを接続 ● 外部バスクロック(BCLK : 最大 40MHz)に同期して動作

表 2.22 外部バスの概要比較

項目	RX24T	RX66T
外部アドレス空間	-	<ul style="list-style-type: none"> 外部アドレス空間を4つのCS領域 (CS0: 2MB, CS1: 2MB, CS2: 2MB, CS3: 2MB) に分割して管理 領域ごとにチップセレクトを出力可能 領域ごとにバス幅を選択可能 <ul style="list-style-type: none"> セパレートバス: 8ビットバス空間/16ビットバス空間を選択可能 アドレスデータマルチプレクスバス: 8ビットバス空間/16ビットバス空間を選択可能 領域ごとにエンディアンを設定可能
CS領域コントローラ	-	<ul style="list-style-type: none"> リカバリサイクル挿入可能 <ul style="list-style-type: none"> リードリカバリ最大15サイクル挿入 ライトリカバリ最大15サイクル挿入 サイクルウェイト機能: 最大31サイクルウェイト (ページアクセス最大7サイクルウェイト) ウェイト制御 <ul style="list-style-type: none"> チップセレクト信号 (CS0#~CS3#) のアサート/ネゲートタイミング設定可能 リード信号 (RD#)、ライト信号 (WR0#/WR#、WR1#) のアサートタイミング設定可能 データ出力の開始/終了タイミング設定可能 ライトアクセスモード: 1ライトストロープモード/バイトストロープモード セパレートバス/アドレスデータマルチプレクスバスを領域ごとに設定可能
ライトバッファ機能	-	バスマスタからのライトデータをライトバッファに書き込んだ時点で、バスマスタ側のライトアクセスを終了
周波数		<ul style="list-style-type: none"> CS領域コントローラ (CSC) は、BCLKに同期して動作
アドレスバス	-	A20~A0

表 2.23 バスのレジスタ比較

レジスタ	ビット	RX24T	RX66T
CSnCR	-	-	CSn 制御レジスタ (n = 0~3)
CSnREC	-	-	CSn リカバリサイクル設定レジスタ (n = 0~3)
CSRECEEN	-	-	CS リカバリサイクル挿入許可レジスタ
CSnMOD	-	-	CSn モードレジスタ (n = 0~3)
CSnWCR1	-	-	CSn ウェイト制御レジスタ 1 (n = 0~3)

レジスタ	ビット	RX24T	RX66T
CSnWCR2	-	-	CSn ウェイト制御レジスタ 2 (n = 0~3)
BUSPRI	BPRA[1:0]	メモリバス 1 (RAM) プライオリ ティ制御ビット	メモリバス 1, 3 (RAM/ECCRAM) プ ライオリティ制御ビット
	BPEB[1:0]	-	外部バスプライオリティ制御ビット

2.11 データトランスファコントローラ

表 2.24 にデータトランスファコントローラの概要比較を示します。

表 2.24 データトランスファコントローラの概要比較

項目	RX24T(DTCa)	RX66T(DTCa)
転送モード	<ul style="list-style-type: none"> ノーマル転送モード —1回の起動で1つのデータを転送する リピート転送モード —1回の起動で1つのデータを転送する —リピートサイズ分データを転送すると転送開始アドレスに復帰 —リピート回数は最大 256 回設定可能で、256 × 32 ビットで、最大 1024 バイト転送可能 ブロック転送モード —1回の起動で1ブロックのデータを転送する —ブロックサイズは、最大 256 × 32 ビット= 1024 バイト設定可能 	<ul style="list-style-type: none"> ノーマル転送モード —1回の起動で1つのデータを転送する リピート転送モード —1回の起動で1つのデータを転送する —リピートサイズ分データを転送すると転送開始アドレスに復帰 —リピート回数は最大 256 回設定可能で、256 × 32 ビットで、最大 1024 バイト転送可能 ブロック転送モード —1回の起動で1ブロックのデータを転送する —ブロックサイズは、最大 256 × 32 ビット= 1024 バイト設定可能
転送チャンネル数	DTC 起動が可能なすべての割り込み要因の数と同数	DTC 起動が可能なすべての割り込み要因の数と同数
チェーン転送機能	<ul style="list-style-type: none"> 1回の転送要求に対して複数種類のデータ転送を連続して実行可能 「転送カウンタが“0”になったときのみ実施」/「毎回実施」のいずれかを選択可能 	<ul style="list-style-type: none"> 1回の転送要求に対して複数種類のデータ転送を連続して実行可能 「転送カウンタが“0”になったときのみ実施」/「毎回実施」のいずれかを選択可能
転送空間	<ul style="list-style-type: none"> ショートアドレスモードのとき 16M バイト(“0000 0000h” ~ “007F FFFFh”と “FF80 0000h” ~ “FFFF FFFFh”のうち、予約領域以外の領域) フルアドレスモードのとき 4G バイト (“0000 0000h” ~ “FFFF FFFFh”のうち、予約領域以外の領域) 	<ul style="list-style-type: none"> ショートアドレスモードのとき 16M バイト(“0000 0000h” ~ “007F FFFFh”と “FF80 0000h” ~ “FFFF FFFFh”のうち、予約領域以外の領域) フルアドレスモードのとき 4G バイト (“0000 0000h” ~ “FFFF FFFFh”のうち、予約領域以外の領域)
データ転送単位	<ul style="list-style-type: none"> 1データ:1バイト(8ビット)、1ワード(16ビット)、1ロングワード(32ビット) 1ブロックサイズ:1~256データ 	<ul style="list-style-type: none"> 1データ:1バイト(8ビット)、1ワード(16ビット)、1ロングワード(32ビット) 1ブロックサイズ:1~256データ
CPU 割り込み要求	<ul style="list-style-type: none"> DTC を起動した割り込みで CPU への割り込み要求を発生可能 1回のデータ転送終了後に CPU への割り込み要求を発生可能 指定したデータ数のデータ転送終了後に CPU への割り込み要求を発生可能 	<ul style="list-style-type: none"> DTC を起動した割り込みで CPU への割り込み要求を発生可能 1回のデータ転送終了後に CPU への割り込み要求を発生可能 指定したデータ数のデータ転送終了後に CPU への割り込み要求を発生可能
イベントリンク機能	-	1回のデータ転送後(ブロックの場合は1ブロック転送後)、イベントリンク要求を発生
リードスキップ	同一転送が連続したときの転送情報の読み出しを省略する設定が可能	同一転送が連続したときの転送情報の読み出しを省略する設定が可能
ライトバックスキップ	転送元アドレスまたは転送先アドレスが固定の場合、更新されない転送情報の書き戻しを省略	転送元アドレスまたは転送先アドレスが固定の場合、更新されない転送情報の書き戻しを省略
消費電力低減機能	モジュールストップ状態への遷移が可能	モジュールストップ状態への遷移が可能

2.12 I/O ポート

表 2.25～表 2.28 にパッケージごとの概要比較を、表 2.29 に I/O ポートのレジスタ比較を示します。

表 2.25 I/O ポート 100 ピン(RX66T:PGA 疑似差動入力あり)の概要比較

項目	RX24T(100 ピン) チップバージョン A, B 共通	RX66T(100 ピン)	
		PGA 疑似差動入力あり USB 端子あり	PGA 疑似差動入力あり USB 端子なし
PORT0	P00~P02	P00, P01	P00, P01
PORT1	P10, P11	P10, P11	P10, P11
PORT2	P20~P24	P20~P24, P27	P20~P24, P27
PORT3	P30~P33, P36, P37	P30~P33, P36, P37	P30~P33, P36, P37
PORT4	P40~P47	P40~P47	P40~P47
PORT5	P50~P55	P52~P55	P52~P55
PORT6	P60~P65	P60~P65	P60~P65
PORT7	P70~P76	P70~P76	P70~P76
PORT8	P80~P82	P80~P82	P80~P82
PORT9	P90~P96	P90~P96	P90~P96
PORTA	PA0~PA5	PA0~PA5	PA0~PA5
PORTB	PB0~PB7	PB0~PB6	PB0~PB7
PORTC	-	-	-
PORTD	PD0~PD7	PD2~PD7	PD0~PD7
PORTE	PE0~PE5	PE0~PE5	PE0~PE5
PORTF	-	-	-
PORTG	-	-	-
PORTH	-	PH0, PH4	PH0, PH4
PORTK	-	-	-

表 2.26 I/O ポート 100 ピン(RX66T:PGA 疑似差動入力なし)の概要比較

項目	RX24T(100 ピン) チップバージョン A, B 共通	RX66T(100 ピン)
		(PGA 疑似差動入力なし USB 端子なし)
PORT0	P00~P02	P00, P01
PORT1	P10, P11	P10, P11
PORT2	P20~P24	P20~P24
PORT3	P30~P33, P36, P37	P30~P33, P36, P37
PORT4	P40~P47	P40~P47
PORT5	P50~P55	P50~P55
PORT6	P60~P65	P60~P65
PORT7	P70~P76	P70~P76
PORT8	P80~P82	P80~P82
PORT9	P90~P96	P90~P96
PORTA	PA0~PA5	PA0~PA5
PORTB	PB0~PB7	PB0~PB7
PORTC	-	-
PORTD	PD0~PD7	PD0~PD7
PORTE	PE0~PE5	PE0~PE5
PORTF	-	-
PORTG	-	-
PORTH	-	-
PORTK	-	-

表 2.27 I/O ポート 80 ピンの概要比較

項目	RX24T(80 ピン)	RX66T(80 ピン) (PGA 疑似差動入力あり USB 端子なし)
PORT0	P00~P02	P00, P01
PORT1	P10, P11	P10, P11
PORT2	P20~P24	P20~P22, P27
PORT3	P30, P31, P36, P37	P30, P31, P36, P37
PORT4	P40~P47	P40~P47
PORT5	P50~P55	P52~P55
PORT6	P62	P62, P64, P65
PORT7	P70~P76	P70~P76
PORT8	-	-
PORT9	P90~P96	P90~P96
PORTA	PA3, PA5	PA3, PA5
PORTB	PB0~PB6	PB0~PB6
PORTC	-	-
PORTD	PD2~PD7	PD2~PD7
PORTE	PE2~PE4	PE2~PE4
PORTF	-	-
PORTG	-	-
PORTH	-	PH0, PH4
PORTK	-	-

表 2.28 I/O ポート 64 ピンの概要比較

項目	RX24T(64 ピン)	RX66T(64 ピン) (PGA 疑似差動入力あり USB 端子なし)
PORT0	P00~P02	P00, P01
PORT1	P11	P11
PORT2	P21~P24	P20~P22
PORT3	P30, P31, P36, P37	P36, P37
PORT4	P40~P42, P44~P46	P40~P42, P44~P46
PORT5	P50~P54	P52~P54
PORT6	-	P64, P65
PORT7	P70~P76	P70~P76
PORT8	-	-
PORT9	P90~P96	P90~P96
PORTA	-	-
PORTB	PB1~PB6	PB0~PB6
PORTC	-	-
PORTD	PD3~PD7	PD3~PD7
PORTE	PE2	PE2
PORTF	-	-
PORTG	-	-
PORTH	-	PH0, PH4
PORTK	-	-

表 2.29 I/O ポートのレジスタ比較

レジスタ	ビット	RX24T	RX66T
PDR	-	Pm0~7 方向制御ビット (m = 0~9, A, B, D, E)	Pm0~7 方向制御ビット (m = 0~9, A~H, K)
PODR	-	Pm0~7 出力データ格納ビット (m = 0~9, A, B, D, E)	Pm0~7 出力データ格納ビット (m = 0~9, A~H, K)
PIDR	-	Pm0~7 ビット (m = 0~9, A, B, D, E)	Pm0~7 ビット (m = 0~9, A~H, K)
PMR	-	Pm0~7 端子モード制御ビット (m = 0~3, 7~9, A, B, D, E)	Pm0~7 端子モード制御ビット (m = 0~9, A~H, K)
ODR0	B0	Pm0 出力形態指定ビット (m = 0~3, 7~9, A, B, D, E)	Pm0 出力形態指定ビット (m = 0~9, A~H, K)
	B2	Pm1 出力形態指定ビット (m = 0~3, 7~9, A, B, D, E)	Pm1 出力形態指定ビット (m = 0~9, A~H, K)
	B4	Pm2 出力形態指定ビット (m = 0~3, 7~9, A, B, D, E)	Pm2 出力形態指定ビット (m = 0~9, A~H, K)
	B6	Pm3 出力形態指定ビット (m = 0~3, 7~9, A, B, D, E)	Pm3 出力形態指定ビット (m = 0~9, A~H, K)
ODR1	B0	Pm4 出力形態指定ビット (m = 2, 7, 9, A, B, D, E)	Pm4 出力形態指定ビット (m = 1~7, 9, A~E, H)
	B2	Pm5 出力形態指定ビット (m = 2, 7, 9, A, B, D, E)	Pm5 出力形態指定ビット (m = 1~7, 9, A~E, H)
	B4	Pm6 出力形態指定ビット (m = 2, 7, 9, A, B, D, E)	Pm6 出力形態指定ビット (m = 1~7, 9, A~E, H)
	B6	Pm7 出力形態指定ビット (m = 2, 7, 9, A, B, D, E)	Pm7 出力形態指定ビット (m = 1~7, 9, A~E, H)
PCR	-	Pm0~7 入力プルアップ抵抗制御 ビット (m = 0~9, A, B, D, E)	Pm0~7 入力プルアップ抵抗制御 ビット (m = 0~9, A~H, K)
DSCR	-	Pm0~7 駆動能力制御ビット (m = 0~3, 7~9, A, B, D, E)	Pm0~7 駆動能力制御ビット (m = 0~3, 7~9, A~G, K)
DSCR2	-	-	駆動能力制御レジスタ 2

2.13 マルチファンクションピンコントローラ

表 2.30 にマルチファンクションピンコントローラのレジスタ比較を示します。

表 2.30 マルチファンクションピンコントローラのレジスタ比較

レジスタ	ビット	RX24T(MPC)	RX66T(MPC)
PmnPFS	-	端子機能制御レジスタについては、ユーザズマニュアルを参照してください	
PFCSE	-	-	CS 出力許可レジスタ
PFCSS0	-	-	CS 出力端子選択レジスタ 0
PFAOE0	-	-	アドレス出力許可レジスタ 0
PFAOE1	-	-	アドレス出力許可レジスタ 1
PFBCR0	-	-	外部バス制御レジスタ 0
PFBCR1	-	-	外部バス制御レジスタ 1
PFBCR2	-	-	外部バス制御レジスタ 2
PFBCR3	-	-	外部バス制御レジスタ 3
PFBCR4	-	-	外部バス制御レジスタ 4

2.14 マルチファンクションタイマパルスユニット 3

表 2.31 にマルチファンクションタイマパルスユニット 3 の概要比較を、表 2.32 にマルチファンクションタイマパルスユニット 3 のレジスタ比較を示します。

表 2.31 マルチファンクションタイマパルスユニット 3 の概要比較

項目	RX24T(MTU3d)	RX66T(MTU3d)
パルス入出力	最大 28 本	最大 28 本
パルス入力	3 本	3 本
カウントクロック	チャンネルごとに 11 種類(MTU0、MTU9 は 14 種類、MTU2 は 12 種類、MTU5 は 10 種類、MTU1 & MTU2 (LWA = 1 のとき)は 4 種類)	チャンネルごとに 11 種類(MTU0、MTU9 は 14 種類、MTU2 は 12 種類、MTU5 は 10 種類、MTU1 & MTU2 (LWA = 1 のとき)は 4 種類)
動作周波数	~80MHz	~160MHz
設定可能動作	【MTU0~MTU4、MTU6、MTU7、MTU9】 <ul style="list-style-type: none"> コンペアマッチによる波形出力 インプットキャプチャ機能(ノイズフィルタ設定可能) カウンタクリア動作 複数のタイマカウンタ(TCNT)への同時書き込み コンペアマッチ/インプットキャプチャによる同時クリア カウンタの同期動作による各レジスタの同期入出力 同期動作と組み合わせることによる最大 14 相の PWM 出力 	【MTU0~MTU4、MTU6、MTU7、MTU9】 <ul style="list-style-type: none"> コンペアマッチによる波形出力 インプットキャプチャ機能(ノイズフィルタ設定可能) カウンタクリア動作 複数のタイマカウンタ(TCNT)への同時書き込み コンペアマッチ/インプットキャプチャによる同時クリア カウンタの同期動作による各レジスタの同期入出力 同期動作と組み合わせることによる最大 14 相の PWM 出力
	【MTU0、MTU3、MTU4、MTU6、MTU7、MTU9】 バッファ動作を設定可能	【MTU0、MTU3、MTU4、MTU6、MTU7、MTU9】 バッファ動作を設定可能
	【MTU3、MTU4、MTU6、MTU7】 <ul style="list-style-type: none"> MTU3/MTU4、および MTU6/MTU7 の連動動作による相補 PWM、リセット PWM 動作で、6 相のポジ/ネガ計 12 相の出力が可能 相補 PWM モード時、タイマカウンタの山/谷もしくはバッファレジスタ (MTU4.TGRD、MTU7.TGRD)への書き込み時に、バッファレジスタからテンポラリレジスタへデータ転送可能 相補 PWM モードでダブルバッファ機能を設定可能 	【MTU3、MTU4、MTU6、MTU7】 <ul style="list-style-type: none"> MTU3/MTU4、および MTU6/MTU7 の連動動作による相補 PWM、リセット同期 PWM 動作で、6 相のポジ/ネガ計 12 相の出力が可能 相補 PWM モード時、タイマカウンタの山または谷のとき、またはバッファレジスタ (MTU4.TGRD、MTU7.TGRD)への書き込み時に、バッファレジスタからテンポラリレジスタへデータ転送可能 相補 PWM モードでダブルバッファ機能を設定可能
	【MTU1、MTU2】 <ul style="list-style-type: none"> 独立に位相計数モードを設定可能 MTU1、MTU2 連動の 32 ビット位相 計数モードを設定可能(TMDR3.LWA = 1 設定時) カスケード接続動作が可能 	【MTU1、MTU2】 <ul style="list-style-type: none"> 独立に位相計数モードを設定可能 MTU1、MTU2 連動の 32 ビット位相計数モードを設定可能(TMDR3.LWA = 1 設定時) カスケード接続動作が可能
	【MTU3、MTU4】 <ul style="list-style-type: none"> MTU0 と連動させて、相補 PWM、リセット PWM を用いた AC 同期モータ (ブラシレス DC モータ)駆動モードが設定可能で、2 種類(チョッピング、レベル)の波形出力が選択可能 	【MTU3、MTU4】 <ul style="list-style-type: none"> MTU0 と連動させて、相補 PWM、リセット同期 PWM を用いた AC 同期モータ (ブラシレス DC モータ)駆動モードが設定可能で、2 種類(チョッピング、レベル)の波形出力が選択可能

項目	RX24T(MTU3d)	RX66T(MTU3d)
設定可能動作	<p>【MTU5】</p> <ul style="list-style-type: none"> デッドタイム補償用カウンタとして使用することが可能 <p>【MTU6, MTU7】</p> <ul style="list-style-type: none"> MTU9 と連動させて、相補 PWM、リセット PWM を用いた AC 同期モータ(ブラシレス DC モータ)駆動モードが設定可能で、2 種類(チョッピング、レベル)の波形出力が選択可能 	<p>【MTU5】</p> <ul style="list-style-type: none"> デッドタイム補償用カウンタとして使用することが可能 <p>【MTU6, MTU7】</p> <ul style="list-style-type: none"> MTU9 と連動させて、相補 PWM、リセット同期 PWM を用いた AC 同期モータ(ブラシレス DC モータ)駆動モードが設定可能で、2 種類(チョッピング、レベル)の波形出力が選択可能
割り込み間引き機能	相補 PWM モード時に、カウンタの山/谷での割り込み、および A/D コンバータの変換スタートトリガを間引くことが可能	相補 PWM モード時に、カウンタの山、谷での割り込み、および A/D コンバータの変換スタートトリガを間引くことが可能
割り込み要因	45 種類	45 種類
バッファ動作	レジスタデータの自動転送(バッファレジスタからタイマレジスタへの転送)	レジスタデータの自動転送(バッファレジスタからタイマレジスタへの転送)
トリガ生成	<p>A/D コンバータの変換開始トリガを生成可能</p> <p>A/D 変換開始要求のディレイド機能により、任意のタイミングで A/D 変換開始が可能。また PWM 出力との同期動作が可能</p>	<p>A/D コンバータの変換開始トリガを生成可能</p> <p>A/D 変換開始要求のディレイド機能により、任意のタイミングで A/D 変換開始が可能。また PWM 出力との同期動作が可能</p>
消費電力低減機能	モジュールストップ状態への設定が可能	モジュールストップ状態への設定が可能

表 2.32 マルチファンクションタイマパルスユニット 3 のレジスタ比較

レジスタ	ビット	RX24T(MTU3d)	RX66T(MTU3d)
TADSTRGR0	TADSMEN0	-	ADSM0 端子出力許可ビット
TADSTRGR1	TADSMEN1	-	ADSM1 端子出力許可ビット

2.15 ポートアウトプットイネーブル 3

表 2.33 にポートアウトプットイネーブル 3 の概要比較を、表 2.34 にポートアウトプットイネーブル 3 レジスタ比較を示します。

表 2.33 ポートアウトプットイネーブル 3 の概要比較

項目	RX24T(POE3b, POE3A)	RX66T(POE3B)
機能	<ul style="list-style-type: none"> POE0#, POE4#, POE8#, POE10#, POE11#, POE12#の各入力端子に立ち下がリエッジ、PCLK/8×16回、PCLK/16×16回、PCLK/128×16回の Low サンプリングの設定が可能です。 POE0#, POE4#, POE8#, POE10#, POE11#, POE12#端子の立ち下がリエッジ、または Low サンプリングによって、すべての制御対象端子の出力を停止できます クロック発生回路の発振停止を検出した場合、すべての制御対象端子の出力を停止できます MTU 相補 PWM 出力端子の出力レベルを比較し、同時にアクティブレベル出力が1サイクル以上続いた場合、MTU 相補 PWM 出力端子の出力を停止できます GPT 出力端子(GPT0/1/2)の出力レベルを比較し、同時にアクティブレベル出力が1サイクル以上続いた場合、GPT 出力端子の出力を停止できます コンパレータ C (CMPC)出力の検出によって、すべての制御対象端子の出力を停止できます POE のレジスタの設定により、すべての制御対象端子の出力を停止できます 入力レベルのサンプリングまたは出力レベルの比較結果により、それぞれ割り込みの発生が可能です 	<ul style="list-style-type: none"> POE0#, POE4#, POE8#, POE9#, POE10#, POE11#, POE12#, POE13#, POE14#端子のそれぞれに立ち下がリエッジ検出または Low レベル検出の設定が可能です。Low レベル検出の場合、サンプリングクロックは PCLK/1、PCLK/2、PCLK/4、PCLK/8、PCLK/16、PCLK/128 から、サンプリング回数は 4回、8回、16回から選択できます POE0#, POE4#, POE8#, POE9#, POE10#, POE11#, POE12#, POE13#, POE14#端子への入力立ち下がリエッジ検出、または Low レベル検出によって、すべての制御対象端子の出力を停止できます クロック発生回路の発振停止を検出した場合、すべての制御対象端子の出力を停止できます MTU 相補 PWM 出力端子の出力レベルを比較し、同時にアクティブレベル出力が1サイクル以上続いた場合、MTU 相補 PWM 出力端子の出力を停止できます GPTW 出力端子(GPTW0~2、GPTW4~6、GPTW7~9 端子)の出力レベルを比較し、同時にアクティブレベル出力が1サイクル以上続いた場合、GPTW 出力端子の出力を停止できます コンパレータ C (CMPC)出力の検出によって、すべての制御対象端子の出力を停止できます POE のレジスタの設定により、すべての制御対象端子の出力を停止できます 入力レベルのサンプリングまたは出力レベルの比較結果により、それぞれ割り込みの発生が可能です
出力停止時の端子の状態	<ul style="list-style-type: none"> ハイインピーダンス 汎用入出力ポート(チップバージョン B のみ) 	<ul style="list-style-type: none"> ハイインピーダンス 汎用入出力ポート

項目	RX24T(POE3b, POE3A)	RX66T(POE3B)
出力停止制御対象端子	<ul style="list-style-type: none"> ● MTU の出力端子 <ul style="list-style-type: none"> —MTU0 端子(MTIOC0A, MTIOC0B, MTIOC0C, MTIOC0D) —MTU3 端子(MTIOC3B, MTIOC3D) —MTU4 端子(MTIOC4A, MTIOC4B, MTIOC4C, MTIOC4D) —MTU6 端子(MTIOC6B, MTIOC6D) —MTU7 端子(MTIOC7A, MTIOC7B, MTIOC7C, MTIOC7D) —MTU9 端子(MTIOC9A, MTIOC9B, MTIOC9C, MTIOC9D) ● GPT の出力端子(チップバージョン B のみ) <ul style="list-style-type: none"> —GPT0 端子(GTIOC0A, GTIOC0B) —GPT1 端子(GTIOC1A, GTIOC1B) —GPT2 端子(GTIOC2A, GTIOC2B) —GPT3 端子(GTIOC3A, GTIOC3B) 	<ul style="list-style-type: none"> ● MTU の出力端子 <ul style="list-style-type: none"> —MTU0 端子(MTIOC0A, MTIOC0B, MTIOC0C, MTIOC0D) —MTU3 端子(MTIOC3B, MTIOC3D) —MTU4 端子(MTIOC4A, MTIOC4B, MTIOC4C, MTIOC4D) —MTU6 端子(MTIOC6B, MTIOC6D) —MTU7 端子(MTIOC7A, MTIOC7B, MTIOC7C, MTIOC7D) —MTU9 端子(MTIOC9A, MTIOC9B, MTIOC9C, MTIOC9D) ● GPTW の出力端子 <ul style="list-style-type: none"> —GPTW0 端子(GTIOC0A, GTIOC0B) —GPTW1 端子(GTIOC1A, GTIOC1B) —GPTW2 端子(GTIOC2A, GTIOC2B) —GPTW3 端子(GTIOC3A, GTIOC3B) —GPTW4 端子(GTIOC4A, GTIOC4B) —GPTW5 端子(GTIOC5A, GTIOC5B) —GPTW6 端子(GTIOC6A, GTIOC6B) —GPTW7 端子(GTIOC7A, GTIOC7B) —GPTW8 端子(GTIOC8A, GTIOC8B) —GPTW9 端子(GTIOC9A, GTIOC9B)
出力停止要求発生条件	<ul style="list-style-type: none"> ● 入力端子の変化 <ul style="list-style-type: none"> —POE0#, POE4#, POE8#, POE10#, POE11#, POE12#端子に信号が入力されたとき ● 出力端子の短絡：以下の組み合わせの出力信号レベル(アクティブレベル)が1サイクル以上一致(短絡)したとき <ul style="list-style-type: none"> 【MTU 相補 PWM 出力端子】 —MTIOC3B と MTIOC3D —MTIOC4A と MTIOC4C —MTIOC4B と MTIOC4D —MTIOC6B と MTIOC6D —MTIOC7A と MTIOC7C —MTIOC7B と MTIOC7D 【GPT 出力端子】 —GTIOC0A と GTIOC0B —GTIOC1A と GTIOC1B —GTIOC2A と GTIOC2B ● SPOER レジスタを設定したとき ● メインロック発生回路の発振停止を検出したとき ● コンパレータ C (CMPC)の出力を検出したとき 	<ul style="list-style-type: none"> ● 入力端子の変化 <ul style="list-style-type: none"> —POE0#, POE4#, POE8#, POE9#, POE10#, POE11#, POE12#, POE13#, POE14#端子に信号が入力されたとき ● 出力端子の短絡：以下の組み合わせの出力信号レベル(アクティブレベル)が1サイクル以上一致(短絡)したとき <ul style="list-style-type: none"> 【MTU 相補 PWM 出力端子】 —MTIOC3B と MTIOC3D —MTIOC4A と MTIOC4C —MTIOC4B と MTIOC4D —MTIOC6B と MTIOC6D —MTIOC7A と MTIOC7C —MTIOC7B と MTIOC7D 【GPTW 出力端子】 —GTIOC0A と GTIOC0B —GTIOC1A と GTIOC1B —GTIOC2A と GTIOC2B —GTIOC4A と GTIOC4B —GTIOC5A と GTIOC5B —GTIOC6A と GTIOC6B —GTIOC7A と GTIOC7B —GTIOC8A と GTIOC8B —GTIOC9A と GTIOC9B ● SPOER レジスタを設定したとき ● メインロック発生回路の発振停止を検出したとき ● コンパレータ C (CMPC)の出力を検出したとき

表 2.34 ポートアウトプットイネーブル 3 レジスタ比較

レジスタ	ビット	RX24T(POE3b, POE3A)	RX66T(POE3B)
ICSR1	POE0M[1:0](RX24T) POE0M[3:0](RX66T)	POE0 モード選択ビット b1 b0 00 : POE0#端子入力の立ち下がりエッジで要求を受け付け 01 : POE0#端子入力の Low を PCLK/8 クロックごとに 16 回サンプリングし、すべて Low だった場合、要求を受け付け 10 : POE0#端子入力の Low を PCLK/16 クロックごとに 16 回サンプリングし、すべて Low だった場合、要求を受け付け 11 : POE0#端子入力の Low を PCLK/128 クロックごとに 16 回サンプリングし、すべて Low だった場合、要求を受け付け	POE0 モード選択ビット b3 b0 0000 : POE0#端子入力の立ち下がりエッジで要求を受け付け 0001 : POE0#端子入力のレベルを PCLK/8 でサンプリングし、 指定回数連続 で Low だった場合、要求を受け付け 0010 : POE0#端子入力のレベルを PCLK/16 でサンプリングし、 指定回数連続 で Low だった場合、要求を受け付け 0011 : POE0#端子入力のレベルを PCLK/128 でサンプリングし、 指定回数連続 で Low だった場合、要求を受け付け 0100 : POE0#端子入力のレベルを PCLK でサンプリングし、指定回数連続で Low だった場合、要求を受け付け 0101 : POE0#端子入力のレベルを PCLK/2 でサンプリングし、指定回数連続で Low だった場合、要求を受け付け 0110 : POE0#端子入力のレベルを PCLK/4 でサンプリングし、指定回数連続で Low だった場合、要求を受け付け 上記以外は設定しないでください
	POE0M2[3:0]	-	POE0 サンプリング回数 選択ビット

レジスタ	ビット	RX24T(POE3b, POE3A)	RX66T(POE3B)
ICSR1	POE0F	<p>POE0 フラグ</p> <p>[“1” になる条件] POE0# 端子に POE0M[1:0]ビットで設定した入力が発生したとき</p> <p>[“0” になる条件] “1” の状態を読んだ後、“0” を書いたとき POE0M[1:0] ビットで Low サンプリングを設定している場合、“0” を書くには、POE0# 端子に High を入力する必要があります。</p>	<p>POE0 フラグ</p> <p>[“1” になる条件] POE0# 端子に POE0M[3:0] ビット、POE0M2[3:0] ビットで設定した入力が発生したとき</p> <p>[“0” になる条件] “1” の状態を読んだ後、“0” を書いたとき POE0M[3:0]ビットで Low サンプリングを設定している場合、“0” を書くには、POE0#端子に High を入力する必要があります。</p>
ICSR2	<p>POE4M[1:0](RX24T) POE4M[3:0](RX66T)</p>	<p>POE4 モード選択ビット</p> <p>b1 b0</p> <p>00 : POE4#端子入力の立ち下がりエッジで要求を受け付け</p> <p>01 : POE4#端子入力の Low を PCLK/8 クロックごとに 16 回サンプリングし、すべて Low だった場合、要求を受け付け</p> <p>10 : POE4#端子入力の Low を PCLK/16 クロックごとに 16 回サンプリングし、すべて Low だった場合、要求を受け付け</p> <p>11 : POE4#端子入力の Low を PCLK/128 クロックごとに 16 回サンプリングし、すべて Low だった場合、要求を受け付け</p>	<p>POE4 モード選択ビット</p> <p>b3 b0</p> <p>0000 : POE4#端子入力の立ち下がりエッジで要求を受け付け</p> <p>0001 : POE4#端子入力のレベルを PCLK/8 でサンプリングし、指定回数連続で Low だった場合、要求を受け付け</p> <p>0010 : POE4#端子入力のレベルを PCLK/16 でサンプリングし、指定回数連続で Low だった場合、要求を受け付け</p> <p>0011 : POE4#端子入力のレベルを PCLK/128 でサンプリングし、指定回数連続で Low だった場合、要求を受け付け</p> <p>0100 : POE4#端子入力のレベルを PCLK でサンプリングし、指定回数連続で Low だった場合、要求を受け付け</p> <p>0101 : POE4#端子入力のレベルを PCLK/2 でサンプリングし、指定回数連続で Low だった場合、要求を受け付け</p> <p>0110 : POE4#端子入力のレベルを PCLK/4 でサンプリングし、指定回数連続で Low だった場合、要求を受け付け</p> <p>上記以外は設定しないでください</p>
	POE4M2[3:0]	-	POE4 サンプリング回数 選択ビット

レジスタ	ビット	RX24T(POE3b, POE3A)	RX66T(POE3B)
ICSR2	POE4F	POE4 フラグ [“1” になる条件] POE4# 端子に POE4M[1:0] ビットで設定した入力が発生したとき [“0” になる条件] “1” の状態を読んだ後、“0” を書いたとき POE4M[1:0] ビットで Low サンプリングを設定している場合、“0” を書くには、POE4# 端子に High を入力する必要があります。	POE4 フラグ [“1” になる条件] POE4# 端子に POE4M[3:0] ビット、POE4M2[3:0] ビットで設定した入力が発生したとき [“0” になる条件] “1” の状態を読んだ後、“0” を書いたとき POE4M[3:0] ビットで Low サンプリングを設定している場合、“0” を書くには、POE4#端子に High を入力する必要があります
ICSR3	POE8M[1:0](RX24T) POE8M[3:0](RX66T)	POE8 モード選択ビット b1 b0 00 : POE8#端子入力の立ち下がりがエッジで要求を受け付け 01 : POE8#端子入力の Low を PCLK/8 クロックごとに 16 回サンプリングし、すべて Low だった場合、要求を受け付け 10 : POE8#端子入力の Low を PCLK/16 クロックごとに 16 回サンプリングし、すべて Low だった場合、要求を受け付け 11 : POE8#端子入力の Low を PCLK/128 クロックごとに 16 回サンプリングし、すべて Low だった場合、要求を受け付け	POE8 モード選択ビット b3 b0 0000 : POE8#端子入力の立ち下がりがエッジで要求を受け付け 0001 : POE8#端子入力のレベルを PCLK/8 でサンプリングし、指定回数連続で Low だった場合、要求を受け付け 0010 : POE8#端子入力のレベルを PCLK/16 でサンプリングし、指定回数連続で Low だった場合、要求を受け付け 0011 : POE8#端子入力のレベルを PCLK/128 でサンプリングし、指定回数連続で Low だった場合、要求を受け付け 0100 : POE8#端子入力のレベルを PCLK でサンプリングし、指定回数連続で Low だった場合、要求を受け付け 0101 : POE8#端子入力のレベルを PCLK/2 でサンプリングし、指定回数連続で Low だった場合、要求を受け付け 0110 : POE8#端子入力のレベルを PCLK/4 でサンプリングし、指定回数連続で Low だった場合、要求を受け付け 上記以外は設定しないでください
	POE8M2[3:0]	-	POE8 サンプリング回数 選択ビット

レジスタ	ビット	RX24T(POE3b, POE3A)	RX66T(POE3B)
ICSR3	POE8F	<p>POE8 フラグ</p> <p>[“1” になる条件] POE8# 端子に POE8M[1:0] ビットで設定した入力が発生したとき</p> <p>[“0” になる条件] “1” の状態を読んだ後、“0” を書いたとき POE8M[1:0] ビットで Low サンプリングを設定している場合、“0” を書くには、POE8# 端子に High を入力する必要があります。</p>	<p>POE8 フラグ</p> <p>[“1” になる条件] POE8# 端子に POE8M[3:0] ビット、POE8M2[3:0] ビットで設定した入力が発生したとき</p> <p>[“0” になる条件] “1” の状態を読んだ後、“0” を書いたとき POE8M[3:0] ビットで Low サンプリングを設定している場合、“0” を書くには、POE8#端子に High を入力する必要があります。</p>
ICSR4	POE10M[1:0](RX24T) POE10M[3:0](RX66T)	<p>POE10 モード選択ビット</p> <p>b1 b0</p> <p>00 : POE10#端子入力の立ち下がりエッジで要求を受け付け</p> <p>01 : POE10#端子入力の Low を PCLK/8 クロックごとに 16 回サンプリングし、すべて Low だった場合、要求を受け付け</p> <p>10 : POE10#端子入力の Low を PCLK/16 クロックごとに 16 回サンプリングし、すべて Low だった場合、要求を受け付け</p> <p>11 : POE10#端子入力の Low を PCLK/128 クロックごとに 16 回サンプリングし、すべて Low だった場合、要求を受け付け</p>	<p>POE10 モード選択ビット</p> <p>b3 b0</p> <p>0000 : POE10#端子入力の立ち下がりエッジで要求を受け付け</p> <p>0001 : POE10#端子入力のレベルを PCLK/8 でサンプリングし、指定回数連続で Low だった場合、要求を受け付け</p> <p>0010 : POE10#端子入力のレベルを PCLK/16 でサンプリングし、指定回数連続で Low だった場合、要求を受け付け</p> <p>0011 : POE10#端子入力のレベルを PCLK/128 でサンプリングし、指定回数連続で Low だった場合、要求を受け付け</p> <p>0100 : POE10#端子入力のレベルを PCLK でサンプリングし、指定回数連続で Low だった場合、要求を受け付け</p> <p>0101 : POE10#端子入力のレベルを PCLK/2 でサンプリングし、指定回数連続で Low だった場合、要求を受け付け</p> <p>0110 : POE10#端子入力のレベルを PCLK/4 でサンプリングし、指定回数連続で Low だった場合、要求を受け付け</p> <p>上記以外は設定しないでください</p>
	POE10M2[3:0]	-	POE10 サンプリング回数選択ビット

レジスタ	ビット	RX24T(POE3b, POE3A)	RX66T(POE3B)
ICSR4	POE10F	<p>POE10 フラグ</p> <p>[“1” になる条件] POE10# 端子に POE10M[1:0] ビットで設定した入力が発生したとき</p> <p>[“0” になる条件] “1” の状態を読んだ後、“0” を書いたとき POE10M[1:0] ビットで Low サンプリングを設定している場合、“0” を書くには、POE10# 端子に High を入力する必要があります。</p>	<p>POE10 フラグ</p> <p>[“1” になる条件] POE10# 端子に POE10M[3:0] ビット、POE10M2[3:0] ビットで設定した入力が発生したとき</p> <p>[“0” になる条件] “1” の状態を読んだ後、“0” を書いたとき POE10M[3:0] ビットで Low サンプリングを設定している場合、“0” を書くには、POE10#端子に High を入力する必要があります。</p>
ICSR5	POE11M[1:0](RX24T) POE11M[3:0](RX66T)	<p>POE11 モード選択ビット</p> <p>b1 b0</p> <p>00 : POE11#端子入力の立ち下がりがエッジ要求を受け付け</p> <p>01 : POE11#端子入力の Low を PCLK/8 クロックごとに 16 回サンプリングし、すべて Low だった場合、要求を受け付け</p> <p>10 : POE11#端子入力の Low を PCLK/16 クロックごとに 16 回サンプリングし、すべて Low だった場合、要求を受け付け</p> <p>11 : POE11#端子入力の Low を PCLK/128 クロックごとに 16 回サンプリングし、すべて Low だった場合、要求を受け付け</p>	<p>POE11 モード選択ビット</p> <p>b3 b0</p> <p>0000 : POE11#端子入力の立ち下がりがエッジで要求を受け付け</p> <p>0001 : POE11#端子入力のレベルを PCLK/8 でサンプリングし、指定回数連続で Low だった場合、要求を受け付け</p> <p>0010 : POE11#端子入力のレベルを PCLK/16 でサンプリングし、指定回数連続で Low だった場合、要求を受け付け</p> <p>0011 : POE11#端子入力のレベルを PCLK/128 でサンプリングし、指定回数連続で Low だった場合、要求を受け付け</p> <p>0100 : POE11#端子入力のレベルを PCLK でサンプリングし、指定回数連続で Low だった場合、要求を受け付け</p> <p>0101 : POE11#端子入力のレベルを PCLK/2 でサンプリングし、指定回数連続で Low だった場合、要求を受け付け</p> <p>0110 : POE11#端子入力のレベルを PCLK/4 でサンプリングし、指定回数連続で Low だった場合、要求を受け付け</p> <p>上記以外は設定しないでください</p>
	POE11M2[3:0]	-	POE11 サンプリング回数選択ビット

レジスタ	ビット	RX24T(POE3b, POE3A)	RX66T(POE3B)
ICSR5	POE11F	POE11 フラグ [“1” になる条件] POE11# 端子に POE11M[1:0] ビットで設定した入力が発生したとき [“0” になる条件] “1” の状態を読んだ後、“0” を書いたとき POE11M[1:0] ビットで Low サンプリングを設定している場合、“0” を書くには、POE11# 端子に High を入力する必要があります。	POE11 フラグ [“1” になる条件] POE11# 端子に POE11M[3:0] ビット、POE11M2[3:0] ビットで設定した入力が発生したとき [“0” になる条件] “1” の状態を読んだ後、“0” を書いたとき POE11M[3:0] ビットで Low サンプリングを設定している場合、“0” を書くには、POE11#端子に High を入力する必要があります。
ICSR7	POE12M[1:0](RX24T) POE12M[3:0](RX66T)	POE12 モード選択ビット b1 b0 00 : POE12#端子入力の立ち下がりエッジで要求を受け付け 01 : POE12#端子入力の Low を PCLK/8 クロックごとに 16 回サンプリングし、すべて Low だった場合、要求を受け付け 10 : POE12#端子入力の Low を PCLK/16 クロックごとに 16 回サンプリングし、すべて Low だった場合、要求を受け付け 11 : POE12#端子入力の Low を PCLK/128 クロックごとに 16 回サンプリングし、すべて Low だった場合、要求を受け付け	POE12 モード選択ビット b3 b0 0000 : POE12#端子入力の立ち下がりエッジで要求を受け付け 0001 : POE12#端子入力のレベルを PCLK/8 でサンプリングし、指定回数連続で Low だった場合、要求を受け付け 0010 : POE12#端子入力のレベルを PCLK/16 でサンプリングし、指定回数連続で Low だった場合、要求を受け付け 0011 : POE12#端子入力のレベルを PCLK/128 でサンプリングし、指定回数連続で Low だった場合、要求を受け付け 0100 : POE12#端子入力のレベルを PCLK でサンプリングし、指定回数連続で Low だった場合、要求を受け付け 0101 : POE12#端子入力のレベルを PCLK/2 でサンプリングし、指定回数連続で Low だった場合、要求を受け付け 0110 : POE12#端子入力のレベルを PCLK/4 でサンプリングし、指定回数連続で Low だった場合、要求を受け付け 上記以外は設定しないでください
	POE12M2[3:0]	-	POE12 サンプリング回数選択ビット

レジスタ	ビット	RX24T(POE3b, POE3A)	RX66T(POE3B)
ICSR7	POE12F	<p>POE12 フラグ</p> <p>[“1” になる条件] POE12# 端子に POE12M[1:0] ビットで設定した入力が発生したとき</p> <p>[“0” になる条件] “1” の状態を読んだ後、“0” を書いたとき POE12M[1:0] ビットで Low サンプリングを設定している場合、“0” を書くには、POE12# 端子に High を入力する必要があります。</p>	<p>POE12 フラグ</p> <p>[“1” になる条件] POE12# 端子に POE12M[3:0] ビット、POE12M2[3:0] ビットで設定した入力が発生したとき</p> <p>[“0” になる条件] “1” の状態を読んだ後、“0” を書いたとき POE12M[3:0] ビットで Low サンプリングを設定している場合、“0” を書くには、POE12#端子に High を入力する必要があります。</p>
ICSR8	-	-	入力レベルコントロール/ステータスレジスタ 8
ICSR9	-	-	入力レベルコントロール/ステータスレジスタ 9
ICSR10	-	-	入力レベルコントロール/ステータスレジスタ 10
M0SELR1	-	-	MTU0 端子選択レジスタ 1
M0SELR2	-	-	MTU0 端子選択レジスタ 2
M3SELR	-	-	MTU3 端子選択レジスタ
M4SELR1	-	-	MTU4 端子選択レジスタ 1
M4SELR2	-	-	MTU4 端子選択レジスタ 2
M6SELR	-	-	MTU6 端子選択レジスタ
M7SELR1	-	-	MTU7 端子選択レジスタ 1
M7SELR2	-	-	MTU7 端子選択レジスタ 2
M9SELR1	-	-	MTU9 端子選択レジスタ 1
M9SELR2	-	-	MTU9 端子選択レジスタ 2
G0SELR	-	-	GPTW0 端子選択レジスタ
G1SELR	-	-	GPTW1 端子選択レジスタ
G2SELR	-	-	GPTW2 端子選択レジスタ
G3SELR	-	-	GPTW3 端子選択レジスタ
G4SELR	-	-	GPTW4 端子選択レジスタ
G5SELR	-	-	GPTW5 端子選択レジスタ
G6SELR	-	-	GPTW6 端子選択レジスタ
G7SELR	-	-	GPTW7 端子選択レジスタ
G8SELR	-	-	GPTW8 端子選択レジスタ
G9SELR	-	-	GPTW9 端子選択レジスタ
OCSR1	OSF1	<p>出力短絡フラグ 1</p> <p>ポート P71 ~ P76 にアサインされた MTU 相補 PWM 出力端子(MTU3, MTU4 端子) または GPT 出力端子(GPT0 ~ GPT2 端子) の比較する 3 組の 2 相出力のうち、1 組以上が同時にアクティブレベルになったことを示すフラグです。ただし、当該端子の出力停止制御が許可されていない場合、OSF1 フラグは “1” になりません。</p>	<p>出力短絡フラグ 1</p> <p>MTU 相補 PWM 出力端子 (MTU3、MTU4 端子) の比較する 3 組の 2 相出力のうち、1 組以上が同時にアクティブレベルになったことを示すフラグです。ただし、当該端子の出力停止制御が許可されていない場合、OSF1 フラグは “1” になりません。</p>

レジスタ	ビット	RX24T(POE3b, POE3A)	RX66T(POE3B)
OCSR1	OSF1	<p>[“1” になる条件]</p> <ul style="list-style-type: none"> POE2R2.MTU3BDZE ビットが“1”、または PMMCR1.MTU3BME ビット、PMMCR1.MTU3DME ビットの少なくとも一方が“1”の場合に、MTIOC3B/GTIOC0A 端子と MTIOC3D/GTIOC0B 端子が同時にアクティブレベルになったとき POE2R2.MTU4ACZE ビットが“1”、または PMMCR1.MTU4AME ビット、PMMCR1.MTU4CME ビットの少なくとも一方が“1”の場合に、MTIOC4A/GTIOC1A 端子と MTIOC4C/GTIOC1B 端子が同時にアクティブレベルになったとき POE2R2.MTU4BDZE ビットが“1”、または PMMCR1.MTU4BME ビット、PMMCR1.MTU4DME ビットの少なくとも一方が“1”の場合に、MTIOC4B/GTIOC2A 端子と MTIOC4D/GTIOC2B 端子が同時にアクティブレベルになったとき <p>[“0” になる条件] “1” の状態を読んだ後、“0” を書いたとき “0” を書くには、MTU 相補 PWM 出力端子または GPT 出力端子から非アクティブレベルを出力する必要があります。</p>	<p>[“1” になる条件]</p> <ul style="list-style-type: none"> POE2R2.MTU3BDZE ビットが“1”、または PMMCR1.MTU3BME ビット、PMMCR1.MTU3DME ビットの少なくとも一方が“1”の場合に、MTIOC3B 端子と MTIOC3D 端子が PCLK の 1 サイクル以上同時にアクティブレベルになったとき POE2R2.MTU4ACZE ビットが“1”、または PMMCR1.MTU4AME ビット、PMMCR1.MTU4CME ビットの少なくとも一方が“1”の場合に、MTIOC4A 端子と MTIOC4C 端子が PCLK の 1 サイクル以上同時にアクティブレベルになったとき POE2R2.MTU4BDZE ビットが“1”、または PMMCR1.MTU4BME ビット、PMMCR1.MTU4DME ビットの少なくとも一方が“1”の場合に、MTIOC4B 端子と MTIOC4D 端子が PCLK の 1 サイクル以上同時にアクティブレベルになったとき <p>[“0” になる条件] “1” の状態を読んだ後、“0” を書いたとき “0” を書くには、MTU 相補 PWM 出力端子から非アクティブレベルを出力する必要があります。</p>
OCSR3	-	-	出力レベルコントロール/ステータスレジスタ 3
OCSR4	-	-	出力レベルコントロール/ステータスレジスタ 4
OCSR5	-	-	出力レベルコントロール/ステータスレジスタ 5
ALR1	OLSG0A	MTIOC3B/GTIOC0A (P71) 端子アクティブレベル設定ビット	MTIOC3B 端子 アクティブレベル設定ビット
	OLSG0B	MTIOC3D/GTIOC0B (P74) 端子アクティブレベル設定ビット	MTIOC3D 端子 アクティブレベル設定ビット
	OLSG1A	MTIOC4A/GTIOC1A (P72) 端子アクティブレベル設定ビット	MTIOC4A 端子 アクティブレベル設定ビット

レジスタ	ビット	RX24T(POE3b, POE3A)	RX66T(POE3B)
ALR1	OLSG1B	MTIOC4C/GTIOC1B (P75) 端子アクティブレベル設定ビット	MTIOC4C 端子アクティブレベル設定ビット
	OLSG2A	MTIOC4B/GTIOC2A (P73) 端子アクティブレベル設定ビット	MTIOC4B 端子アクティブレベル設定ビット
	OLSG2B	MTIOC4D/GTIOC2B (P76) 端子アクティブレベル設定ビット	MTIOC4D 端子アクティブレベル設定ビット
ALR3	-	-	アクティブレベルレジスタ 3
ALR4	-	-	アクティブレベルレジスタ 4
ALR5	-	-	アクティブレベルレジスタ 5
SPOER	MTUCH34HIZ (注1)	MTU3, MTU4/GPT0~GPT2 端子出力停止許可ビット	MTU3、MTU4 端子出力停止許可ビット
	GPT01HIZ	-	GPTW0、GPTW1 端子出力停止許可ビット
	GPT03HIZ	GPT0~GPT3 端子出力停止許可ビット	-
	GPT23HIZ	-	GPTW2、GPTW3 端子出力停止許可ビット
	GPT02HIZ	-	GPTW0~GPTW2 端子出力停止許可ビット
	GPT46HIZ	-	GPTW4~GPTW6 端子出力停止許可ビット
	GPT79HIZ	-	GPTW7~GPTW9 端子出力停止許可ビット
POECR1	MTU0A1ZE	MTIOC0A (P31)端子ハイインピーダンス許可ビット	-
	MTU0B1ZE	MTIOC0B (P30)端子ハイインピーダンス許可ビット	-
POECR3	GPT0A1ZE	GTIOC0A (PD2)端子ハイインピーダンス許可ビット	-
	GPT0B1ZE	GTIOC0B (PD1)端子ハイインピーダンス許可ビット	-
	GPT1A1ZE	GTIOC1A (PD0)端子ハイインピーダンス許可ビット	-
	GPT1B1ZE	GTIOC1B (PB7)端子ハイインピーダンス許可ビット	-
	GPT2A1ZE	GTIOC2A (PB6)端子ハイインピーダンス許可ビット	-
	GPT2B1ZE	GTIOC2B (PB5)端子ハイインピーダンス許可ビット	-
	GPT3A1ZE	GTIOC3A ハイインピーダンス許可ビット	-
	GPT3B1ZE	GTIOC3B ハイインピーダンス許可ビット	-

レジスタ	ビット	RX24T(POE3b, POE3A)	RX66T(POE3B)
POECR3	GPT0ABZE	-	GTIOC0A/GTIOC0B 端子 ハイインピーダンス 許可ビット
	GPT1ABZE	-	GTIOC1A/GTIOC1B 端子 ハイインピーダンス 許可ビット
	GPT2ABZE	-	GTIOC2A/GTIOC2B 端子 ハイインピーダンス 許可ビット
	GPT3ABZE	-	GTIOC3A/GTIOC3B 端子 ハイインピーダンス 許可ビット
	GPT4ABZE	-	GTIOC4A/GTIOC4B 端子 ハイインピーダンス 許可ビット
	GPT5ABZE	-	GTIOC5A/GTIOC5B 端子 ハイインピーダンス 許可ビット
	GPT6ABZE	-	GTIOC6A/GTIOC6B 端子 ハイインピーダンス 許可ビット
	GPT7ABZE	-	GTIOC7A/GTIOC7B 端子 ハイインピーダンス 許可ビット
	GPT8ABZE	-	GTIOC8A/GTIOC8B 端子 ハイインピーダンス 許可ビット
	GPT9ABZE	-	GTIOC9A/GTIOC9B 端子 ハイインピーダンス 許可ビット
POECR4	IC1ADDMT34ZE	-	MTU3、MTU4 出力停止条件 POE0F 追加ビット
	CMADDMT67ZE	MTU6, MTU7 出力停止条件 CFLAG 追加ビット	-
	IC1ADDMT67ZE	MTU6, MTU7 出力停止条件 POE0F 追加ビット	-
	IC8ADDMT34ZE	-	MTU3、MTU4 出力停止条件 POE9F 追加ビット
	IC9ADDMT34ZE	-	MTU3、MTU4 出力停止条件 POE13F 追加ビット
	IC10ADDMT34ZE	-	MTU3、MTU4 出力停止条件 POE14F 追加ビット
	IC3ADDMT67ZE	MTU6, MTU7 出力停止条件 POE8F 追加ビット	-
	IC4ADDMT67ZE	MTU6, MTU7 出力停止条件 POE10F 追加ビット	-
	IC5ADDMT67ZE	MTU6, MTU7 出力停止条件 POE11F 追加ビット	-
	IC6ADDMT67ZE	MTU6, MTU7 出力停止条件 POE12F 追加ビット	-
POECR4B	-	-	ポートアウトプットイネーブル コントロールレジスタ 4B
POECR5	IC3ADDMT0ZE	-	MTU0 出力停止条件 POE8F 追加ビット

レジスタ	ビット	RX24T(POE3b, POE3A)	RX66T(POE3B)
POECR5	IC8ADDMT0ZE	-	MTU0 出力停止条件 POE9F 追加ビット
	IC9ADDMT0ZE	-	MTU0 出力停止条件 POE13F 追加ビット
	IC10ADDMT0ZE	-	MTU0 出力停止条件 POE14F 追加ビット
POECR6	CMADDGPT01ZE	-	GPTW0、GPTW1 出力停止 条件 CFLAG 追加ビット
	IC1ADDGPT01ZE	-	GPTW0、GPTW1 出力停止 条件 POE0F 追加ビット
	IC2ADDGPT01ZE	-	GPTW0、GPTW1 出力停止 条件 POE4F 追加ビット
	IC3ADDGPT01ZE	-	GPTW0、GPTW1 出力停止 条件 POE8F 追加ビット
	IC4ADDGPT01ZE	-	GPTW0、GPTW1 出力停止 条件 POE10F 追加ビット
	IC5ADDGPT01ZE	-	GPTW0、GPTW1 出力停止 条件 POE11F 追加ビット
	IC6ADDGPT01ZE	-	GPTW0、GPTW1 出力停止 条件 POE12F 追加ビット
	IC8ADDGPT01ZE	-	GPTW0、GPTW1 出力停止 条件 POE9F 追加ビット
	IC9ADDGPT01ZE	-	GPTW0、GPTW1 出力停止 条件 POE13F 追加ビット
	IC10ADDGPT01ZE	-	GPTW0、GPTW1 出力停止 条件 POE14F 追加ビット
	CMADDGPT03ZE	GPT0~GPT3 出力停止条件 CFLAG 追加ビット	-
	IC1ADDGPT03ZE	GPT0~GPT3 出力停止条件 POE0F 追加ビット	-
	IC2ADDGPT03ZE	GPT0~GPT3 出力停止条件 POE4F 追加ビット	-
	IC3ADDGPT03ZE	GPT0~GPT3 出力停止条件 POE8F 追加ビット	-
	IC4ADDGPT03ZE	GPT0~GPT3 出力停止条件 POE10F 追加ビット	-
	IC6ADDGPT03ZE	GPT0~GPT3 出力停止条件 POE12F 追加ビット	-
POECR6B	-	-	ポートアウトプットイネーブル コントロールレジスタ 6B
POECR7	MTU9A1ZE	MTIOC9A (P21)端子 ハイインピーダンス 許可ビット	-
	MTU9B1ZE	MTIOC9B (P10)端子 ハイインピーダンス 許可ビット	-
	MTU9C1ZE	MTIOC9C (P20)端子 ハイインピーダンス 許可ビット	-
	MTU9D1ZE	MTIOC9D (P02)端子 ハイインピーダンス 許可ビット	-
POECR8	IC6ADDMT9ZE	-	MTU9 出力停止条件 POE12F 追加ビット

レジスタ	ビット	RX24T(POE3b, POE3A)	RX66T(POE3B)
POECR8	IC8ADDMT9ZE	-	MTU9 出力停止条件 POE9F 追加ビット
	IC9ADDMT9ZE	-	MTU9 出力停止条件 POE13F 追加ビット
	IC10ADDMT9ZE	-	MTU9 出力停止条件 POE14F 追加ビット
POECR9	-	-	ポートアウトプットイネーブル コントロールレジスタ 9
POECR10	-	-	ポートアウトプットイネーブル コントロールレジスタ 10
POECR11	-	-	ポートアウトプットイネーブル コントロールレジスタ 11
PMMCR0	MTU0A1ME	MTIOC0A (P31)端子ポート モードマスク許可ビット	-
	MTU0B1ME	MTIOC0B (P30)端子ポート モードマスク許可ビット	-
	MTU9AME	-	MTIOC9A 端子ポートモード マスク許可ビット
	MTU9BME	-	MTIOC9B 端子ポートモード マスク許可ビット
	MTU9CME	-	MTIOC9C 端子ポートモード マスク許可ビット
	MTU9DME	-	MTIOC9D 端子ポートモード マスク許可ビット
PMMCR1	MTU4BME	MTIOC4B/GTIOC2A (P73)端子 ポートモードマスク 許可ビット	MTIOC4B 端子ポートモード マスク許可ビット
	MTU4AME	MTIOC4A/GTIOC1A (P72)端子 ポートモードマスク 許可ビット	MTIOC4A 端子ポートモード マスク許可ビット
	MTU3BME	MTIOC3B/GTIOC0A (P71)端子 ポートモードマスク 許可ビット	MTIOC3B 端子ポートモード マスク許可ビット
	MTU4DME	MTIOC4D/GTIOC2B (P76)端 子ポートモードマスク 許可ビット	MTIOC4D 端子ポートモード マスク許可ビット
	MTU4CME	MTIOC4C/GTIOC1B (P75)端 子ポートモードマスク 許可ビット	MTIOC4C 端子ポートモード マスク許可ビット
PMMCR1	MTU3DME	MTIOC3D/GTIOC0B (P74)端 子ポートモードマスク許可 ビット	MTIOC3D 端子ポートモード マスク許可ビット
PMMCR2	GPT0A1ME(RX24T) GPT0AME(RX66T)	GTIOC0A (PD2)端子ポート モードマスク許可ビット(b8)	GTIOC0A 端子ポートモード マスク許可ビット(b0)
	GPT0B1ME(RX24T) GPT0BME(RX66T)	GTIOC0B (PD1)端子ポート モードマスク許可ビット(b9)	GTIOC0B 端子ポートモード マスク許可ビット(b1)
	GPT1A1ME(RX24T) GPT1AME(RX66T)	GTIOC1A (PD0)端子ポート モードマスク許可ビット(b10)	GTIOC1A 端子ポートモード マスク許可ビット(b2)
	GPT1B1ME(RX24T) GPT1BME(RX66T)	GTIOC1B (PB7)端子ポート モードマスク許可ビット(b11)	GTIOC1B 端子ポートモード マスク許可ビット(b3)
	GPT2A1ME(RX24T) GPT2AME(RX66T)	GTIOC2A (PB6)端子ポート モードマスク許可ビット(b12)	GTIOC2A 端子ポートモード マスク許可ビット(b4)

レジスタ	ビット	RX24T(POE3b, POE3A)	RX66T(POE3B)
PMMCR2	GPT2B1ME(RX24T) GPT2BME(RX66T)	GTIOC2B (PB5)端子ポート モードマスク許可ビット(b13)	GTIOC2B 端子ポートモード マスク許可ビット(b5)
	GPT3A1ME(RX24T) GPT3AME(RX66T)	GTIOC3A/MTIOC9A (PD7)端 子ポートモードマスク許可 ビット(b14)	GTIOC3A 端子ポートモード マスク許可ビット(b6)
	GPT3B1ME(RX24T) GPT3BME(RX66T)	GTIOC3B/MTIOC9C (PD6)端 子ポートモードマスク許可 ビット(b15)	GTIOC3B 端子ポートモード マスク許可ビット(b7)
	GPT4AME	-	GTIOC4A 端子ポートモード マスク許可ビット
	GPT4BME	-	GTIOC4B 端子ポートモード マスク許可ビット
	GPT5AME	-	GTIOC5A 端子ポートモード マスク許可ビット
	GPT5BME	-	GTIOC5B 端子ポートモード マスク許可ビット
	GPT6AME	-	GTIOC6A 端子ポートモード マスク許可ビット
	GPT6BME	-	GTIOC6B 端子ポートモード マスク許可ビット
	GPT7AME	-	GTIOC7A 端子ポートモード マスク許可ビット
GPT7BME	-	GTIOC7B 端子ポートモード マスク許可ビット	
PMMCR3	MTU9AME	MTIOC9A/GTIOC3A (PD7)端 子ポートモードマスク許可 ビット	-
	MTU9BME	MTIOC9B (PE0)端子ポート モードマスク許可ビット	-
	MTU9CME	MTIOC9C/GTIOC3B (PD6)端 子ポートモードマスク許可 ビット	-
	MTU9DME	MTIOC9D (PE1)端子ポート モードマスク許可ビット	-
	MTU9A1ME	MTIOC9A (P21)端子ポート モードマスク許可ビット	-
	MTU9B1ME	MTIOC9B (P10)端子ポート モードマスク許可ビット	-
	MTU9C1ME	MTIOC9C (P20)端子ポート モードマスク許可ビット	-
PMMCR3	MTU9D1ME	MTIOC9D (P02)端子ポート モードマスク許可ビット	-
	GPT8AME	-	GTIOC8A 端子ポートモード マスク許可ビット
	GPT8BME	-	GTIOC8B 端子ポートモード マスク許可ビット
	GPT9AME	-	GTIOC9A 端子ポートモード マスク許可ビット
	GPT9BME	-	GTIOC9B 端子ポートモード マスク許可ビット
POECMPFR	C4FLAG	-	コンパレータチャンネル 4 出力 検出フラグ
	C5FLAG	-	コンパレータチャンネル 5 出力 検出フラグ

レジスタ	ビット	RX24T(POE3b, POE3A)	RX66T(POE3B)
POECMPSEL	POEREQ4	-	コンパレータチャンネル 4 出力停止許可ビット
	POEREQ5	-	コンパレータチャンネル 5 出力停止許可ビット
POECMPEXm	-	ポートアウトプットイネーブルコンパレータ要求拡張選択レジスタ m (m=0~2, 4, 5)	ポートアウトプットイネーブルコンパレータ要求拡張選択レジスタ m (m=0~8)
	POEREQ4	-	コンパレータチャンネル 4 出力停止許可ビット
	POEREQ5	-	コンパレータチャンネル 5 出力停止許可ビット

注 1. RX24T では GPT 端子・MTU 端子を制御しますが、RX66T では GPT 端子・MTU 端子を別々のレジスタで制御します。

2.16 汎用 PWM タイマ

表 2.35 に汎用 PWM タイマの概要比較を、表 2.36 に汎用 PWM タイマのレジスタ比較を示します。

表 2.35 汎用 PWM タイマの概要比較

項目	RX24T(GPTB)	RX66T(GPTW)
機能	<ul style="list-style-type: none"> ● 16ビット×4チャンネル、16ビット×2チャンネル+32×1チャンネル、32×2チャンネルのいずれか ● 各カウンタは、アップカウントもしくはダウンカウント(のこぎり波)、アップダウンカウント(三角波) ● 動作モード のこぎり波 PWM モード のこぎり波ワンショットパルスモード 三角波 PWM モード 1 三角波 PWM モード 2 三角波 PWM モード 3 ● チャンネルごとに独立したクロックソース(内部クロック 9種、外部クロック 4種)を選択可能 ● チャンネルごとに2本の入出力端子 ● 端子入力経路にノイズフィルタを選択可能(注1) ● チャンネルごとにアウトプットコンペア/インプットキャプチャ用レジスタが2本 ● 各チャンネル2本のアウトプットコンペア/インプットキャプチャレジスタに対し、それぞれバッファレジスタとして4本のレジスタがあり、バッファ動作しないときにはコンペアレジスタとしても動作可能 ● アウトプットコンペア動作時に山/谷それぞれバッファ動作可能で左右非対称な PWM 波形を生成 ● チャンネルごとにフレーム周期用レジスタを搭載(オーバフロー/アンダフローで割り込み可能) ● それぞれのカウンタを同期動作可能 ● 同期動作のモード(同時または任意のタイミングでずらす位相シフトに対応) ● PWM 動作の際にデッドタイム生成が可能 	<ul style="list-style-type: none"> ● 32ビット×10チャンネル ● 各カウンタは、アップカウントもしくはダウンカウント(のこぎり波)、アップダウンカウント(三角波) ● 動作モード のこぎり波 PWM モード のこぎり波ワンショットパルスモード 三角波 PWM モード 1 三角波 PWM モード 2 三角波 PWM モード 3 ● チャンネルごとに独立したクロックソースを選択可能 ● チャンネルごとに2本の入出力端子 ● 端子入力経路にノイズフィルタを選択可能(注1) ● チャンネルごとにアウトプットコンペア/インプットキャプチャ用レジスタが2本 ● 各チャンネル2本のアウトプットコンペア/インプットキャプチャレジスタに対し、それぞれバッファレジスタとして4本のレジスタがあり、バッファ動作しないときにはコンペアレジスタとしても動作可能 ● アウトプットコンペア動作時に山/谷それぞれバッファ動作可能で左右非対称な PWM 波形を生成 ● チャンネルごとにフレーム周期用レジスタを搭載(オーバフロー/アンダフローで割り込み可能) ● 任意のチャンネルのカウンタを同時スタート/ストップ/クリア可能 ● 同期動作のモード(同時または任意のタイミングでずらす位相シフトに対応) ● PWM 動作の際にデッドタイム生成が可能

項目	RX24T(GPTB)	RX66T(GPTW)
機能	<ul style="list-style-type: none"> ● 外部/内部トリガ（ハードウェア要因）によりカウントスタート/カウントストップ/カウンタクリアが可能 ● 内部トリガ要因として、コンパレータ出力、MTU のカウントスタート、ソフトウェア、コンペアマッチ ● A/D 変換開始トリガ生成機能 ● 3つのカウンタを組み合わせ、デッドタイム付きの3相PWM波形を生成可能 ● メインクロック発振器、高速オンチップオシレータ、低速オンチップオシレータ、PLL周波数シンセサイザ、IWDT専用オンチップオシレータ、およびPCLKBにおける出カクロック周波数の異常を監視可能(クロック周波数精度測定回路(CAC)章参照) 	<ul style="list-style-type: none"> ● ELC設定により、最大8つのELCイベントによるカウントスタート/カウントストップ/カウンタクリア/アップカウント/ダウンカウント/インプットキャプチャ動作が可能 ● 2本の入力信号の状態を検出し、カウントスタート/カウントストップ/カウンタクリア/アップカウント/ダウンカウント/インプットキャプチャ動作が可能 ● 最大4本の外部トリガにより、カウントスタート/カウントストップ/カウンタクリア/アップカウント/ダウンカウント/インプットキャプチャ動作が可能 ● POEGからの出力停止要求による出力ネゲート制御機能 ● A/D変換開始トリガ生成機能 ● コンペアマッチA~Fイベント信号、オーバフロー/アンダフローイベント信号をELCへ出力可能 ● インプットキャプチャ入力はノイズフィルタ機能を選択可能 ● バスクロック：PCLKA、GPTW カウント基準クロック：PCLKC 周波数比 PCLKA：PCLKC = 1：N (N = 1/2) ● 3つのカウンタを組み合わせ、デッドタイム付きの3相PWM波形を生成可能 ● メインクロック発振器、低速および高速オンチップオシレータ、PLL周波数シンセサイザ、IWDT専用オンチップオシレータ、およびPCLKBにおける出カクロック周波数の異常を監視可能(クロック周波数精度測定回路(CAC)章参照) ● 最大4チャンネルの相補PWM出力端子に対し、PCLKC周期の1/32の分解能で立ち上がり/立ち下がりタイミングの制御が可能(高分解能PWM波形生成回路(HRPWM)章参照)

項目		RX24T(GPTB)	RX66T(GPTW)
同期動作	同期チャンネル対象	チャンネル 0~3 で同期動作が可能	チャンネル 0~9 で同期動作が可能
	同期クリア方法	ソフトウェア要因： GTHCCR.CCSW0~3 の複数ビットを同時に“1”に設定 ハードウェア要因： GTSYNC.SYNCn[1:0]ビットで、どのチャンネルのクリア要因でクリアするかを設定	ソフトウェア要因： GTCLR レジスタの複数ビットを同時に“1”に設定 ハードウェア要因： GTCSR レジスタで同期クリアするチャンネルのクリア要因を同じ要因に設定 (外部トリガ、ELC イベント入力のいずれか)
	同期スタート方法	ソフトウェア要因： GTSTR レジスタの複数ビットを同時に“1”に設定 ハードウェア要因： GTHSSR レジスタ、GTHSCR レジスタで同期スタートするチャンネルのスタート要因を同じ要因に設定 (COMPC0/1/2/3 コンパレータ出力、MTU0/1/2/4/7/9 カウントスタート、GTIOC3A/GTIOC3B/GTETRIG 端子入力、GTIOC3A/GTIOC3B 内部出力 (アウトプットコンペア) のいずれか)	ソフトウェア要因： GTSTR レジスタの複数ビットを同時に“1”に設定 ハードウェア要因： GTSSR レジスタで同期スタートするチャンネルのスタート要因を同じ要因に設定 (外部トリガ、ELC イベント入力のいずれか)
	同期ストップ方法	ソフトウェア要因： GTSTR レジスタの複数ビットを同時に“0”に設定 ハードウェア要因： GTHPSR レジスタ、GTHSCR レジスタで同期ストップするチャンネルのストップ要因を同じ要因に設定 (COMPC0/1/2/3 コンパレータ出力、GTIOC3A/GTIOC3B/GTETRIG 端子入力、GTIOC3A/GTIOC3B 内部出力 (アウトプットコンペア) のいずれか)	ソフトウェア要因： GTSTP レジスタの複数ビットを同時に“1”に設定 ハードウェア要因： GTPSR レジスタで同期ストップするチャンネルのストップ要因を同じ要因に設定 (外部トリガ、ELC イベント入力のいずれか)

注 1. RX24T はインプットキャプチャ入力端子、外部トリガ入力端子、外部クロック入力端子が、RX66T はインプットキャプチャ入力端子、外部トリガ入力端子がノイズフィルタありになります。

表 2.36 汎用 PWM タイマのレジスタ比較

レジスタ	ビット	RX24T(GPTB)	RX66T(GPTW)
GTSTR	CST0(RX24T) CSTRT0(RX66T)	GPT0.GTCNT カウントスタート ビット	チャンネル 0 カウントスタートビット
	CST1(RX24T) CSTRT1(RX66T)	GPT1.GTCNT/GPT01.GTCNTLW カウントスタートビット	チャンネル 1 カウントスタートビット
	CST2(RX24T) CSTRT2(RX66T)	GPT2.GTCNT カウントスタート ビット	チャンネル 2 カウントスタートビット
	CST3(RX24T) CSTRT3(RX66T)	GPT3.GTCNT/GPT23.GTCNTLW カウントスタートビット	チャンネル 3 カウントスタートビット
	CSTRT4~CSTRT9	-	チャンネル 4~9 カウントスタート ビット
NFCR	-	ノイズフィルタ制御レジスタ	-
GTHSCR	-	汎用 PWM タイマハードウェア要 因スタート/ストップ制御レジスタ	-
GTHCCR	-	汎用 PWM タイマハードウェア要 因クリア制御レジスタ	-
GTHSSR	-	汎用 PWM タイマハードウェア スタート要因セレクトレジスタ	-
GTHPSR	-	汎用 PWM タイマハードウェア ストップ/クリア要因セレクト レジスタ	-
GTWP	WP0~WP3(RX24T) WP(RX66T)	GPT0、GPT1/GPT01、GPT2、 GPT3/GPT23 レジスタ書き込み禁 止ビット	レジスタ書き込み禁止ビット
	STRWP	-	GTSTR.CSTRT ビット書き込み 禁止ビット
	STPWP	-	GTSTP.CSTOP ビット書き込み 禁止ビット
	CLRWP	-	GTCLR.CCLR ビット書き込み禁 止ビット
	CMNWP	-	共通レジスタ書き込み禁止ビット
	PRKEY[7:0]	-	GTWP キーコードビット
GTSYNC	-	汎用 PWM タイマシンクロレジス タ	-
GTETINT	-	汎用 PWM タイマ外部トリガ入力 割り込みレジスタ	-
GTBDR	-	汎用 PWM タイマバッファ動作禁 止レジスタ	-
GTSWP	-	汎用 PWM タイマスタート 書き込み保護レジスタ	-
GTCWP	-	汎用 PWM タイマクリア 書き込み保護レジスタ	-
GTCMNWP	-	汎用 PWM タイマ共通レジスタ書 き込み保護レジスタ	-
GTMDR	-	汎用 PWM タイマモードレジスタ	-
GTECNFCR	-	汎用 PWM タイマ外部クロックノ イズフィルタコントロールレジス タ	-

レジスタ	ビット	RX24T(GPTB)	RX66T(GPTW)
GTADSMR	ADSMS0[3:0](RX24T) ADSMS0[1:0](RX66T)	A/D 変換開始要求信号モニタ 0 選択ビット b3 b0 0 0 0 0 : GPT0.GTADTRA によるアップカウント時の A/D 変換開始要求信号 0 0 0 1 : GPT0.GTADTRA によるダウンカウント時の A/D 変換開始要求信号 0 0 1 0 : GPT0.GTADTRB によるアップカウント時の A/D 変換開始要求信号 0 0 1 1 : GPT0.GTADTRB によるダウンカウント時の A/D 変換開始要求信号 0 1 0 0 : GPT1.GTADTRA/GPT01.GTADTRALW によるアップカウント時の A/D 変換開始要求信号 0 1 0 1 : GPT1.GTADTRA/GPT01.GTADTRALW によるダウンカウント時の A/D 変換開始要求信号 0 1 1 0 : GPT1.GTADTRB/GPT01.GTADTRBLW によるアップカウント時の A/D 変換開始要求信号 0 1 1 1 : GPT1.GTADTRB/GPT01.GTADTRBLW によるダウンカウント時の A/D 変換開始要求信号 1 0 0 0 : GPT2.GTADTRA によるアップカウント時の A/D 変換開始要求信号 1 0 0 1 : GPT2.GTADTRA によるダウンカウント時の A/D 変換開始要求信号 1 0 1 0 : GPT2.GTADTRB によるアップカウント時の A/D 変換開始要求信号 1 0 1 1 : GPT2.GTADTRB によるダウンカウント時の A/D 変換開始要求信号 1 1 0 0 : GPT3.GTADTRA/GPT23.GTADTRALW によるアップカウント時の A/D 変換開始要求信号 1 1 0 1 : GPT3.GTADTRA/GPT23.GTADTRALW によるダウンカウント時の A/D 変換開始要求信号	A/D 変換開始要求信号モニタ 0 選択ビット b1 b0 0 0 : GTADTRA によるアップカウント時の A/D 変換開始要求信号 0 1 : GTADTRA によるダウンカウント時の A/D 変換開始要求信号 1 0 : GTADTRB によるアップカウント時の A/D 変換開始要求信号 1 1 : GTADTRB によるダウンカウント時の A/D 変換開始要求信号

レジスタ	ビット	RX24T(GPTB)	RX66T(GPTW)
GTADSMR	ADSMS0[3:0](RX24T) ADSMS0[1:0](RX66T)	1 1 1 0 : GPT3.GTADTRB/GPT23.GTADTRBLW によるアップカウント時の A/D 変換開始要求信号 1 1 1 1 : GPT3.GTADTRB/GPT23.GTADTRBLW によるダウンカウント時の A/D 変換開始要求信号	
	ADSMS1[3:0](RX24T) ADSMS1[1:0](RX66T)	A/D 変換開始要求信号モニタ 1 選択ビット b19 b16 0 0 0 0 : GPT0.GTADTRA によるアップカウント時の A/D 変換開始要求信号 0 0 0 1 : GPT0.GTADTRA によるダウンカウント時の A/D 変換開始要求信号 0 0 1 0 : GPT0.GTADTRB によるアップカウント時の A/D 変換開始要求信号 0 0 1 1 : GPT0.GTADTRB によるダウンカウント時の A/D 変換開始要求信号 0 1 0 0 : GPT1.GTADTRA/GPT01.GTADTRALW によるアップカウント時の A/D 変換開始要求信号 0 1 0 1 : GPT1.GTADTRA/GPT01.GTADTRALW によるダウンカウント時の A/D 変換開始要求信号 0 1 1 0 : GPT1.GTADTRB/GPT01.GTADTRBLW によるアップカウント時の A/D 変換開始要求信号 0 1 1 1 : GPT1.GTADTRB/GPT01.GTADTRBLW によるダウンカウント時の A/D 変換開始要求信号 1 0 0 0 : GPT2.GTADTRA によるアップカウント時の A/D 変換開始要求信号 1 0 0 1 : GPT2.GTADTRA によるダウンカウント時の A/D 変換開始要求信号 1 0 1 0 : GPT2.GTADTRB によるアップカウント時の A/D 変換開始要求信号 1 0 1 1 : GPT2.GTADTRB によるダウンカウント時の A/D 変換開始要求信号	A/D 変換開始要求信号モニタ 1 選択ビット b17 b16 0 0 : GTADTRA によるアップカウント時の A/D 変換開始要求信号 0 1 : GTADTRA によるダウンカウント時の A/D 変換開始要求信号 1 0 : GTADTRB によるアップカウント時の A/D 変換開始要求信号 1 1 : GTADTRB によるダウンカウント時の A/D 変換開始要求信号

レジスタ	ビット	RX24T(GPTB)	RX66T(GPTW)
GTADSMR	ADSMS1[3:0](RX24T) ADSMS1[1:0](RX66T)	1100 : GPT3.GTADTRA/GPT23.GTADTRALW によるアップカウント時の A/D 変換開始要求信号 1101 : GPT3.GTADTRA/GPT23.GTADTRALW によるダウンカウント時の A/D 変換開始要求信号 1110 : GPT3.GTADTRB/GPT23.GTADTRBLW によるアップカウント時の A/D 変換開始要求信号 1111 : GPT3.GTADTRB/GPT23.GTADTRBLW によるダウンカウント時の A/D 変換開始要求信号	
GTIOR	GTIOA[5:0](RX24T) GTIOA[4:0](RX66T)	GTIOcNA 端子機能選択ビット (b5-b0) 詳細はユーザーズマニュアルを参照してください。	GTIOcNA 端子機能選択ビット (b4-b0) 詳細はユーザーズマニュアルを参照してください。
	OAE	-	GTIOcNA 端子出カインーブルビット
	OADF[1:0]	-	GTIOcNA 端子ネゲート値設定ビット
	NFAEN	-	GTIOcNA 端子入力ノイズフィルタイネーブルビット
	NFCSA[1:0]	-	GTIOcNA 端子入力ノイズフィルタサンプリングクロック選択ビット
	GTIOB[5:0](RX24T) GTIOB[4:0](RX66T)	GTIOcNB 端子機能選択ビット (b13-b8) 詳細はユーザーズマニュアルを参照してください。	GTIOcNB 端子機能選択ビット (b20-b16) 詳細はユーザーズマニュアルを参照してください。
	OBDFLT	GTIOcNB 端子カウント停止時の出力値ビット(b14)	GTIOcNB 端子カウントストップ時の出力値ビット(b22)
	OBHLD	GTIOcNB 端子カウント開始停止時の出力保持ビット(b15)	GTIOcNB 端子カウントスタート/ストップ時の出力保持ビット(b23)
	OBE	-	GTIOcNB 端子出カインーブルビット
	OBDF[1:0]	-	GTIOcNB 端子ネゲート値設定ビット
	NFBEN	-	GTIOcNB 端子入力ノイズフィルタイネーブルビット
	NFCSB[1:0]	-	GTIOcNB 端子入力ノイズフィルタサンプリングクロック選択ビット

レジスタ	ビット	RX24T(GPTB)	RX66T(GPTW)
GTCR	CST	-	カウントスタートビット
	ICDS	-	カウント停止時インプット キャプチャ動作選択ビット
	MD[2:0]	モード選択ビット(b2-b0) b2 b0 000: のこぎり波 PWM モード (シングル/ダブルバッファ可) 001: のこぎり波ワンショット パルスモード (バッファ動作固定) 010: 設定しないでください 011: 設定しないでください 100: 三角波 PWM モード 1 (谷 16 ビット転送) (シングル/ダブルバッファ可) 101: 三角波 PWM モード 2 (山/谷 16 ビット転送) (シングル/ダブルバッファ可) 110: 三角波 PWM モード 3 (谷 32 ビット転送) (バッファ動作固定) 111: 設定しないでください	モード選択ビット (b18-b16) b18 b16 000: のこぎり波 PWM モード (シングル/ダブルバッファ可能) 001: のこぎり波ワンショット パルスモード (バッファ動作固定) 010: 設定しないでください 011: 設定しないでください 100: 三角波 PWM モード 1 (谷 32 ビット転送) (シングル/ダブルバッファ可能) 101: 三角波 PWM モード 2 (山/谷 32 ビット転送) (シングル/ダブルバッファ可) 110: 三角波 PWM モード 3 (谷 64 ビット転送) (バッファ動作固定) 111: 設定しないでください
TPCS[3:0]	タイマプリスケラ選択ビット (b11-b8) b11 b8 0000: PCLKA 0001: PCLKA/2 0010: PCLKA/4 0011: PCLKA/8 0100: PCLKA/16 0101: PCLKA/32 0110: PCLKA/64 0111: PCLKA/256 1000: PCLKA/1024 1001: 設定しないでください 1010: 設定しないでください 1011: 設定しないでください 1100: GTECLKA 1101: GTECLKB 1110: GTECLKC 1111: GTECLKD	タイマプリスケラ選択ビット (b26-b23) b26 b23 0000: PCLKC 0001: PCLKC/2 0010: PCLKC/4 0011: PCLKC/8 0100: PCLKC/16 0101: PCLKC/32 0110: PCLKC/64 0111: 設定しないでください 1000: PCLKC/256 1001: 設定しないでください 1010: PCLKC/1024 1011: 設定しないでください 1100: GTETRGA (POEG 経由) 1101: GTETRGB (POEG 経由) 1110: GTETRGC (POEG 経由) 1111: GTETRGD (POEG 経由)	
	CCLR[1:0]	カウンタクリア要因選択ビット	-

レジスタ	ビット	RX24T(GPTB)	RX66T(GPTW)
GTINTAD	EINT	デッドタイムエラー割り込み許可ビット	-
	ADTRAUEN	GTADTRA(LW)コンペアマッチ(アップカウント)A/D 変換開始要求許可ビット(b12)	GTADTRA レジスタコンペアマッチ(アップカウント) A/D 変換開始要求許可ビット(b16)
	ADTRADEN	GTADTRA(LW)コンペアマッチ(ダウンカウント)A/D 変換開始要求許可ビット(b13)	GTADTRA レジスタコンペアマッチ(ダウンカウント) A/D 変換開始要求許可ビット(b17)
	ADTRBUEN	GTADTRB(LW)コンペアマッチ(アップカウント)A/D 変換開始要求許可ビット(b14)	GTADTRB レジスタコンペアマッチ(アップカウント) A/D 変換開始要求許可ビット(b18)
	ADTRBDEN	GTADTRB(LW)コンペアマッチ(ダウンカウント)A/D 変換開始要求許可ビット(b15)	GTADTRB レジスタコンペアマッチ(ダウンカウント) A/D 変換開始要求許可ビット(b19)
	GRP[1:0]	-	出力停止グループ選択ビット
	GRPDTE	-	デッドタイムエラー出力停止検出許可ビット
	GRPABH	-	同時 High 出力停止検出許可ビット
	GRPABL	-	同時 Low 出力停止検出許可ビット
GTBER	BD[0]	-	GTCCRA/GTCCRB レジスタのバッファ動作禁止ビット
	BD[1]	-	GTPR レジスタのバッファ動作禁止ビット
	BD[2]	-	GTADTRA/GTADTRB レジスタのバッファ動作禁止ビット
	BD[3]	-	GTDVU/GTDVD レジスタのバッファ動作禁止ビット
	DBRTECA	-	GTCCRA レジスタのダブルバッファリピート動作許可ビット
	DBRTECB	-	GTCCRB レジスタのダブルバッファリピート動作許可ビット
	CCRA[1:0]	GTCCRA(LW)バッファ動作ビット(b1-b0)	GTCCRA レジスタのバッファ動作ビット(b17-b16)
	CCRB[1:0]	GTCCRB(LW)バッファ動作ビット(b3-b2)	GTCCRB レジスタのバッファ動作ビット(b19-b18)
	PR[1:0]	GTPR(LW)バッファ動作ビット(b5-b4)	GTPR レジスタのバッファ動作ビット(b21-b20)
	CCRSWT	GTCCRA(LW)・GTCCRB(LW)強制バッファ動作ビット(b6)	GTCCRA/GTCCRB レジスタの強制バッファ動作ビット(b22)
	ADTTA[1:0]	GTADTRA(LW)バッファ転送タイミング選択ビット(b9-b8)	GTADTRA レジスタのバッファ転送タイミング選択ビット(b25-b24)
	ADTDA	GTADTRA(LW)ダブルバッファ動作ビット(b10)	GTADTRA レジスタのダブルバッファ動作ビット(b26)
	ADTTB[1:0]	GTADTRB(LW)バッファ転送タイミング選択ビット(b13-b12)	GTADTRB レジスタのバッファ転送タイミング選択ビット(b29-b28)
	ADTDB	GTADTRB(LW)ダブルバッファ動作ビット(b14)	GTADTRB レジスタのダブルバッファ動作ビット(b30)
GTUDC	-	汎用 PWM タイマカウント方向レジスタ	-

レジスタ	ビット	RX24T(GPTB)	RX66T(GPTW)
GTST	DTEF	デッドタイムエラーフラグ(b11)	デッドタイムエラーフラグ (b28)
	ADTRAUF	-	GTADTRA レジスタコンペアマッチ(アップカウント)A/D 変換開始要求フラグ
	ADTRADF	-	GTADTRA レジスタコンペアマッチ(ダウンカウント)A/D 変換開始要求フラグ
	ADTRBUF	--	GTADTRB レジスタコンペアマッチ(アップカウント)A/D 変換開始要求フラグ
	ADTRBDF	-	GTADTRB レジスタコンペアマッチ(ダウンカウント)A/D 変換開始要求フラグ
	ODF	-	出力停止要求フラグ
	OABHF	-	同時 High 出力フラグ
	OABLF	-	同時 Low 出力フラグ
GTCNT	-	汎用 PWM タイマカウンタ GTCNT は、16 ビットレジスタです。8 ビット単位でのアクセスは禁止です。常に 16 ビット単位でアクセスしてください。	汎用 PWM タイマカウンタ GTCNT は、 32 ビットレジスタです。 8/16 ビット単位でのアクセスは禁止です。 32 ビット単位でアクセスしてください。 GTCNT カウンタは、$0 \leq \text{GTCNT カウンタ} \leq \text{GTPR レジスタの範囲内に設定してください。}$
GTCNTLW	-	汎用 PWM タイマロングワードカウンタレジスタ	-
GTCCRm	-	汎用 PWM タイマコンペアキャプチャレジスタ m (m = A~F) GTCCRm は、16 ビットレジスタです。	汎用 PWM タイマコンペアキャプチャレジスタ m (m = A~F) GTCCRm は、 32 ビットレジスタです。 8/16 ビット単位でのアクセスは禁止です。32 ビット単位でアクセスしてください。
GTCCRmLW	-	汎用 PWM タイマロングワードコンペアキャプチャレジスタ m (m = A~F)	-
GTPR	-	汎用 PWM タイマ周期設定レジスタ GTPR は、16 ビットレジスタです。	汎用 PWM タイマ周期設定レジスタ GTPR は、 32 ビットレジスタです。 8/16 ビット単位でのアクセスは禁止です。32 ビット単位でアクセスしてください。
GTPRLW	-	汎用 PWM タイマロングワード周期設定レジスタ	-

レジスタ	ビット	RX24T(GPTB)	RX66T(GPTW)
GTPBR	-	汎用 PWM タイマ周期設定 バッファレジスタ GTPBR は、16 ビットレジスタです。	汎用 PWM タイマ周期設定 バッファレジスタ GTPBR は、 32 ビットレジスタです。 8/16 ビット単位でのアクセスは禁止です。32 ビット単位でアクセスしてください。
GTPBRLW	-	汎用 PWM タイマロングワード 周期設定バッファレジスタ	-
GTPDBR	-	汎用 PWM タイマ周期設定 ダブルバッファレジスタ GTPBR は、16 ビットレジスタです。	汎用 PWM タイマ周期設定 ダブルバッファレジスタ GTPBR は、 32 ビットレジスタです。 8/16 ビット単位でのアクセスは禁止です。32 ビット単位でアクセスしてください。
GTPDBRLW	-	汎用 PWM タイマロングワード 周期設定ダブルバッファレジスタ	-
GTADTRm	-	A/D 変換開始要求タイミング レジスタ m (m = A, B) GTADTRm は、16 ビットレジスタ です。 8 ビット単位でのアクセスは禁止で す。16 ビット単位でアクセスしてく ださい。	A/D 変換開始要求タイミング レジスタ m (m = A, B) GTADTRm は、 32 ビットレジスタ です。 8/16 ビット単位でのアクセスは禁 止です。32 ビット単位でアクセス してください。
GTADTRmLW	-	ロングワード A/D 変換開始要求 タイミングレジスタ m (m = A, B)	-
GTADTBRm	-	A/D 変換開始要求タイミング バッファレジスタ m (m = A, B) GTADTBRm は、16 ビットレジスタ です。 8 ビット単位でのアクセスは禁止で す。16 ビット単位でアクセスしてく ださい。	A/D 変換開始要求タイミング バッファレジスタ m (m = A, B) GTADTBRm は、 32 ビットレジ スタです。 8/16 ビット単位でのアクセスは禁 止です。32 ビット単位でアクセス してください。
GTADTBRmLW	-	ロングワード A/D 変換開始要求 タイミングバッファレジスタ m (m = A, B)	-
GTADTDBRm	-	A/D 変換開始要求タイミング ダブルバッファレジスタ m (m = A, B) GTADTDBRm は、16 ビットレジ スタです。 8 ビット単位でのアクセスは禁止で す。16 ビット単位でアクセスしてく ださい。	A/D 変換開始要求タイミング ダブルバッファレジスタ m (m = A, B) GTADTDBRm は、 32 ビットレジ スタです。 8/16 ビット単位でのアクセスは禁 止です。32 ビット単位でアクセス してください。

レジスタ	ビット	RX24T(GPTB)	RX66T(GPTW)
GTADTDBRmLW	-	ロングワード A/D 変換開始要求 タイミングダブルバッファ レジスタ m (m = A, B)	-
GTONCR	-	汎用 PWM タイマ出力ネゲート 制御レジスタ	-
GTDVm	-	汎用 PWM タイマデッドタイム値 レジスタ m (m = U, D) GTDVm は、16 ビットレジスタです。 8 ビット単位でのアクセスは禁止で す。16 ビット単位でアクセスしてく ださい。	汎用 PWM タイマデッドタイム値 レジスタ m (m = U, D) GTDVm は、 32 ビットレジスタで す。 8/16 ビット単位でのアクセスは禁 止です。 32 ビット単位でアクセス してください。
GTDVmLW	-	汎用 PWM タイマロングワード デッドタイム値レジスタ m	-
GTDBm	-	汎用 PWM タイマデッドタイム バッファレジスタ m (m = U, D) GTDBm は、16 ビットレジスタです。	汎用 PWM タイマデッドタイム バッファレジスタ m (m = U, D) GTDBm は、 32 ビットレジスタで す。 8/16 ビット単位でのアクセスは禁 止です。 32 ビット単位でアクセス してください。
GTDBmLW	-	汎用 PWM タイマロングワード デッドタイムバッファレジスタ m (m = U, D)	-
GTSTP	-	-	汎用 PWM タイマソフトウェア ストップレジスタ
GTCLR	-	-	汎用 PWM タイマソフトウェア クリアレジスタ
GTSSR	-	-	汎用 PWM タイマスタート要因 セレクトレジスタ
GTPSR	-	-	汎用 PWM タイマストップ要因 セレクトレジスタ
GTCSR	-	-	汎用 PWM タイマクリア要因 セレクトレジスタ
GTUPSR	-	-	汎用 PWM タイマカウントアップ 要因セレクトレジスタ
GTDNSR	-	-	汎用 PWM タイマカウントダウン 要因セレクトレジスタ
GTICASR	-	-	汎用 PWM タイマインプット キャプチャ要因セレクトレジスタ A
GTICBSR	-	-	汎用 PWM タイマインプット キャプチャ要因セレクトレジスタ B
GTUDDTYC	-	-	汎用 PWM タイマカウント方向、 デューティ設定レジスタ
GTEITC	-	-	汎用 PWM タイマ拡張割り込み 間引きカウンタ制御レジスタ

レジスタ	ビット	RX24T(GPTB)	RX66T(GPTW)
GTEITL1	-	-	汎用 PWM タイマ拡張割り込み 間引き設定レジスタ 1
GTEITL2	-	-	汎用 PWM タイマ拡張割り込み 間引き設定レジスタ 2
GTEITLB	-	-	汎用 PWM タイマ拡張バッファ 転送間引き設定レジスタ
GTSECSR	-	-	汎用 PWM タイマ動作許可ビット 同時制御チャンネル選択レジスタ
GTSECR	-	-	汎用 PWM タイマ動作許可ビット 同時制御レジスタ

2.17 8ビットタイマ

表 2.37 に 8 ビットタイマの概要比較を、表 2.38 に 8 ビットタイマのレジスタ比較を示します。

表 2.37 8ビットタイマの概要比較

項目	RX24T(TMR)	RX66T(TMR)
カウントクロック	<ul style="list-style-type: none"> 内部クロック：PCLK/1、PCLK/2、PCLK/8、PCLK/32、PCLK/64、PCLK/1024、PCLK/8192 外部クロック：外部カウントクロック 	<ul style="list-style-type: none"> 内部クロック：PCLK/1、PCLK/2、PCLK/8、PCLK/32、PCLK/64、PCLK/1024、PCLK/8192 外部クロック：外部カウントクロック
チャンネル数	(8ビット×2チャンネル) × 4ユニット	(8ビット×2チャンネル) × 4ユニット
コンペアマッチ	<ul style="list-style-type: none"> 8ビットモード (コンペアマッチ A、コンペアマッチ B) 16ビットモード (コンペアマッチ A、コンペアマッチ B) 	<ul style="list-style-type: none"> 8ビットモード (コンペアマッチ A、コンペアマッチ B) 16ビットモード (コンペアマッチ A、コンペアマッチ B)
カウンタクリア	コンペアマッチ A、コンペアマッチ B、外部カウンタリセット信号から選択	コンペアマッチ A、コンペアマッチ B、外部カウンタリセット信号から選択
タイマ出力	任意のデューティ比のパルス出力、PWM 出力	任意のデューティ比のパルス出力、PWM 出力
2チャンネルのカスケード接続	<ul style="list-style-type: none"> 16ビットカウントモード TMR0 を上位、TMR1 を下位 (TMR2 を上位、TMR3 を下位、TMR4 を上位、TMR5 を下位、TMR6 を上位、TMR7 を下位) とする 16ビットタイマ コンペアマッチカウントモード TMR1 は TMR0 のコンペアマッチをカウント (TMR3 は TMR2 のコンペアマッチをカウント、TMR5 は TMR4 のコンペアマッチをカウント、TMR7 は TMR6 のコンペアマッチをカウント) 	<ul style="list-style-type: none"> 16ビットカウントモード TMR0 を上位、TMR1 を下位 (TMR2 を上位、TMR3 を下位、TMR4 を上位、TMR5 を下位、TMR6 を上位、TMR7 を下位) とする 16ビットタイマ コンペアマッチカウントモード TMR1 は TMR0 のコンペアマッチをカウント (TMR3 は TMR2 のコンペアマッチをカウント、TMR5 は TMR4 のコンペアマッチをカウント、TMR7 は TMR6 のコンペアマッチをカウント)
割り込み要因	コンペアマッチ A、コンペアマッチ B、オーバーフロー	コンペアマッチ A、コンペアマッチ B、オーバーフロー
イベントリンク機能(出力)	-	コンペアマッチ A、コンペアマッチ B、オーバーフロー (TMR0~3)
イベントリンク機能(入力)	-	イベント受付により、3種類のうち1つの動作が可能 (1)カウントスタート動作(TMR0~3) (2)イベントカウンタ動作(TMR0~3) (3)カウントリスタート動作(TMR0~3)
DTC の起動	コンペアマッチ A 割り込み、コンペアマッチ B 割り込みにより起動可能	コンペアマッチ A 割り込み、コンペアマッチ B 割り込みにより起動可能
A/D コンバータの変換開始トリガ	TMR0、TMR2、TMR4、TMR6 のコンペアマッチ A	TMR0、TMR2、TMR4、TMR6 のコンペアマッチ A
SCI のポーレートクロック生成	SCI のポーレートクロックを生成	SCI のポーレートクロックを生成
消費電力低減機能	ユニットごとにモジュールストップ状態への設定が可能	ユニットごとにモジュールストップ状態への遷移が可能

表 2.38 8ビットタイマのレジスタ比較

レジスタ	ビット	RX24T(TMR)	RX66T(TMR)
TCSTR	-	-	タイマカウンタスタートレジスタ

2.18 コンペアマッチタイマ

表 2.39 にコンペアマッチタイマの概要比較を示します。

表 2.39 コンペアマッチタイマの概要比較

項目	RX24T(CMT)	RX66T(CMT)
カウントクロック	<ul style="list-style-type: none"> 4 種類の分周クロック —PCLK/8、PCLK/32、PCLK/128、 PCLK/512 の中からチャンネルごとに 選択可能 	<ul style="list-style-type: none"> 4 種類の分周クロック —PCLK/8、PCLK/32、PCLK/128、 PCLK/512 の中からチャンネルごとに 選択可能
割り込み	コンペアマッチ割り込みをチャンネルごとに要求することが可能	コンペアマッチ割り込みをチャンネルごとに要求することが可能
イベントリンク機能(出力)	-	CMT1 のコンペアマッチによりイベント信号出力
イベントリンク機能(入力)	-	<ul style="list-style-type: none"> 設定したモジュールに対してリンク動作が可能 CMT1 のカウントスタート、イベントカウンタ、カウントリスタート動作が可能
消費電力低減機能	ユニットごとにモジュールストップ状態への設定が可能	ユニットごとにモジュールストップ状態への設定が可能

2.19 独立ウォッチドッグタイマ

表 2.40 に独立ウォッチドッグタイマの概要比較を、表 2.41 に独立ウォッチドッグタイマのレジスタ比較を示します。

表 2.40 独立ウォッチドッグタイマの概要比較

項目	RX24T(IWDTa)	RX66T(IWDTa)
カウントソース	IWDT 専用クロック(IWDTCLK)	IWDT 専用クロック(IWDTCLK)
カウント分周比	1 分周/16 分周/32 分周/64 分周/128 分周/256 分周	1 分周/16 分周/32 分周/64 分周/128 分周/256 分周
カウント動作	14 ビットのダウンカウンタによるダウンカウント	14 ビットのダウンカウンタによるダウンカウント
カウント開始条件	<ul style="list-style-type: none"> リセット後、自動的にカウント開始 (オートスタートモード) リフレッシュ(IWDTRR レジスタに“00h”を書き込み後、“FFh”を書き込む)により、カウント開始 (レジスタスタートモード) 	<ul style="list-style-type: none"> オートスタートモード: リセット解除後、自動的にカウント開始 レジスタスタートモード: リフレッシュ動作(IWDTRR レジスタに“00h”を書き込み後、“FFh”を書き込む)により、カウント開始
カウント停止条件	<ul style="list-style-type: none"> リセット(ダウンカウンタ、レジスタは初期値に戻る) 低消費電力状態(レジスタ設定による) アンダフロー、リフレッシュエラー発生時 カウント再開(オートスタートモード: リセットもしくはノンマスクابل割り込み要求を出力後に自動でカウント再開、レジスタスタートモード: リフレッシュ後にカウント再開) 	<ul style="list-style-type: none"> リセット(ダウンカウンタ、レジスタは初期値に戻る) 低消費電力状態(レジスタ設定による) アンダフロー、リフレッシュエラー発生時 (レジスタスタートモード時のみ)
ウィンドウ機能	<ul style="list-style-type: none"> ウィンドウ開始/終了位置を設定可能(リフレッシュ許可/禁止期間) 	<ul style="list-style-type: none"> ウィンドウ開始/終了位置を設定可能(リフレッシュ許可/禁止期間)
リセット出力要因	<ul style="list-style-type: none"> ダウンカウンタがアンダフローしたとき リフレッシュ許可期間以外でリフレッシュを行った場合(リフレッシュエラー) 	<ul style="list-style-type: none"> ダウンカウンタがアンダフローしたとき リフレッシュ許可期間以外でリフレッシュを行った場合(リフレッシュエラー)
ノンマスクابل割り込み/割り込み要因	<ul style="list-style-type: none"> ダウンカウンタがアンダフローしたとき ノンマスクابل割り込みを発生 リフレッシュ許可期間以外でリフレッシュを行った場合(リフレッシュエラー) 	<ul style="list-style-type: none"> ダウンカウンタがアンダフローしたとき ノンマスクابل割り込み、または割り込み(WUNI)を発生 リフレッシュ許可期間以外でリフレッシュを行った場合(リフレッシュエラー)
カウンタの読み出し	IWDTSR レジスタを読み出すことで、ダウンカウンタのカウント値の読み出しが可能	IWDTSR レジスタを読み出すことで、ダウンカウンタのカウント値の読み出しが可能
出力信号(内部信号)	<ul style="list-style-type: none"> リセット出力 割り込み要求出力 スリープモードカウント停止制御出力 	<ul style="list-style-type: none"> リセット出力 割り込み要求出力 スリープモードカウント停止制御出力
イベントリンク機能(出力)	-	<ul style="list-style-type: none"> ダウンカウンタのアンダフローイベント出力 リフレッシュエラーイベント出力

項目	RX24T(IWDTa)	RX66T(IWDTa)
オートスタートモード (オプション機能選択 レジスタ 0 (OFS0)制御)	<ul style="list-style-type: none"> リセット後のクロック分周比の選択 (OFS0.IWDTCKS[3:0]ビット) 独立ウォッチドッグタイマのタイムアウト期間の選択(OFS0.IWDTTOPS[1:0]ビット) 独立ウォッチドッグタイマのウィンドウ開始位置の選択(OFS0.IWDRPSS[1:0]ビット) 独立ウォッチドッグタイマのウィンドウ終了位置の選択(OFS0.IWDRPES[1:0]ビット) リセット出力、または割り込み要求出力の選択(OFS0.IWDRSTIRQS ビット) スリープモード、ソフトウェアスタンバイモード、またはディープスリープモード遷移時のダウンカウント停止の選択 (OFS0.IWDTSLCSTP ビット) 	<ul style="list-style-type: none"> リセット後のクロック分周比の選択 (OFS0.IWDTCKS[3:0]ビット) 独立ウォッチドッグタイマのタイムアウト期間の選択(OFS0.IWDTTOPS[1:0]ビット) 独立ウォッチドッグタイマのウィンドウ開始位置の選択(OFS0.IWDRPSS[1:0]ビット) 独立ウォッチドッグタイマのウィンドウ終了位置の選択(OFS0.IWDRPES[1:0]ビット) リセット出力、または割り込み要求出力の選択(OFS0.IWDRSTIRQS ビット) スリープモード、ソフトウェアスタンバイモード、ディープソフトウェアスタンバイモード、または全モジュールクロックストップモード遷移時のダウンカウント停止の選択(OFS0.IWDTSLCSTP ビット)
レジスタスタートモード (IWDT レジスタ制御)	<ul style="list-style-type: none"> リフレッシュ動作後のクロック分周比の選択(IWDTCR.CKS[3:0]ビット) 独立ウォッチドッグタイマのタイムアウト期間の選択(IWDTCR.TOPS[1:0]ビット) 独立ウォッチドッグタイマのウィンドウ開始位置の選択(IWDTCR.RPSS[1:0]ビット) 独立ウォッチドッグタイマのウィンドウ終了位置の選択(IWDTCR.RPES[1:0]ビット) リセット出力、または割り込み要求出力の選択(IWDTCCR.RSTIRQS ビット) スリープモード、ソフトウェアスタンバイモード、またはディープスリープモード遷移時のダウンカウント停止の選択 (IWDTCSTPR.SLCSTP ビット) 	<ul style="list-style-type: none"> リフレッシュ動作後のクロック分周比の選択(IWDTCR.CKS[3:0]ビット) 独立ウォッチドッグタイマのタイムアウト期間の選択(IWDTCR.TOPS[1:0]ビット) 独立ウォッチドッグタイマのウィンドウ開始位置の選択(IWDTCR.RPSS[1:0]ビット) 独立ウォッチドッグタイマのウィンドウ終了位置の選択(IWDTCR.RPES[1:0]ビット) リセット出力、または割り込み要求出力の選択(IWDTCCR.RSTIRQS ビット) スリープモード、ソフトウェアスタンバイモード、ディープソフトウェアスタンバイモード、または全モジュールクロックストップモード遷移時のダウンカウント停止の選択(IWDTCSTPR.SLCSTP ビット)

表 2.41 独立ウォッチドッグタイマのレジスタ比較

レジスタ	ビット	RX24T(IWDTa)	RX66T(IWDTa)
IWDTCR	TOPS[1:0]	タイムアウト期間選択ビット b1 b0 0 0 : 128 サイクル (007Fh) 0 1 : 512 サイクル (01FFh) 1 0 : 1024 サイクル (03FFh) 1 1 : 2048 サイクル (07FFh)	タイムアウト期間選択ビット b1 b0 0 0 : 1024 サイクル (03FFh) 0 1 : 4096 サイクル (0FFFh) 1 0 : 8192 サイクル (1FFFh) 1 1 : 16384 サイクル (3FFFh)
IWDTRCR	RSTIRQS	リセット割り込み要求選択ビット 0 : ノンマスカブル割り込み要求出力を許可 1 : リセット出力を許可	リセット割り込み要求選択ビット 0 : ノンマスカブル割り込み要求、 または割り込み要求出力を許可 (注1) 1 : リセット出力を許可
IWDCSTPR	SLCSTP	スリープモードカウント停止制御ビット 0 : カウント停止無効 1 : スリープモード、ソフトウェアスタンバイモード、およびディープスリープモード遷移時のカウント停止有効	スリープモードカウント停止制御ビット 0 : カウント停止無効 1 : スリープモード、ソフトウェアスタンバイモード、ディープソフトウェアスタンバイモード、および全モジュールクロックストップモード遷移時のカウント停止有効

注 1. NMIEI.IWDTEN ビットの値が、1 の時はノンマスカブル割り込み、0 の時はマスカブル割り込みを発生します。

2.20 シリアルコミュニケーションインタフェース

表 2.42 にシリアルコミュニケーションインタフェースの概要比較を、表 2.43 にシリアルコミュニケーションインタフェースのチャンネル比較を表 2.44 シリアルコミュニケーションインタフェースのレジスタ比較を示します。

表 2.42 シリアルコミュニケーションインタフェースの概要比較

項目		RX24T(SCIg)	RX66T(SCIj, SCII, SCIH)
シリアル通信方式		<ul style="list-style-type: none"> 調歩同期式 クロック同期式 スマートカードインタフェース 簡易 I²C バス 簡易 SPI バス 	<ul style="list-style-type: none"> 調歩同期式 クロック同期式 スマートカードインタフェース 簡易 I²C バス 簡易 SPI バス
転送速度		ポーレートジェネレータ内蔵により任意のビットレートを設定可能	ポーレートジェネレータ内蔵により任意のビットレートを設定可能
全二重通信		<ul style="list-style-type: none"> 送信部：ダブルバッファ構成による連続送信が可能 受信部：ダブルバッファ構成による連続受信が可能 	<ul style="list-style-type: none"> 送信部：ダブルバッファ構成による連続送信が可能 受信部：ダブルバッファ構成による連続受信が可能
データ転送		LSB ファースト/MSB ファースト選択可能	LSB ファースト/MSB ファースト選択可能
割り込み要因		<ul style="list-style-type: none"> 送信終了、送信データエンプティ、受信データフル、受信エラー 開始条件/再開条件/停止条件生成終了 (簡易 I²C モード用) 	<ul style="list-style-type: none"> 送信終了、送信データエンプティ、受信データフル、受信エラー、受信データレディ (SCI11)、データ一致(SCI1, SCI5, SCI6, SCI8, SCI9, SCI11) 開始条件/再開条件/停止条件生成終了 (簡易 I²C モード用)
消費電力低減機能		チャンネルごとにモジュールストップ状態への遷移が可能	チャンネルごとにモジュールストップ状態への遷移が可能
調歩同期式モード	データ長	7 ビット/8 ビット/9 ビット	7 ビット/8 ビット/9 ビット
	送信ストップビット	1 ビット/2 ビット	1 ビット/2 ビット
	パリティ機能	偶数パリティ/奇数パリティ/パリティなし	偶数パリティ/奇数パリティ/パリティなし
	受信エラー検出機能	パリティエラー、オーバランエラー、フレーミングエラー	パリティエラー、オーバランエラー、フレーミングエラー
	ハードウェアフロー制御	CTS#端子、RTSn#端子を用いた送受信制御が可能	CTS#端子、RTSn#端子を用いた送受信制御が可能
	送受信 FIFO	-	送信 16 段、受信 16 段の FIFO を利用可能 (SCI11)
	データ一致検出	-	受信データと比較データレジスタの内容を比較して、値が一致すると割り込み要求を生成可能(SCI1, SCI5, SCI6, SCI8, SCI9, SCI11)
	スタートビット検出	Low または立ち下がリエッジを選択可能	Low または立ち下がリエッジを選択可能
	ブ레이크検出	フレーミングエラー発生時、RXDn 端子のレベルを直接リードすることでブ레이크を検出可能	フレーミングエラー発生時、RXDn 端子のレベルを直接読み出す、または SPTR.RXDMON フラグを読み出す ことでブ레이크を検出可能
	クロックソース	<ul style="list-style-type: none"> 内部クロック/外部クロックの選択が可能 TMR からの転送レートクロック入力が可能(SCI5, SCI6) 	<ul style="list-style-type: none"> 内部クロック/外部クロックの選択が可能 TMR からの転送レートクロック入力が可能(SCI5, SCI6, SCI12)
倍速モード	ポーレートジェネレータ倍速モードを選択可能	ポーレートジェネレータ倍速モードを選択可能	

項目		RX24T(SCI _g)	RX66T(SCI _j , SCI _i , SCI _h)
調歩同期式モード	マルチプロセッサ通信機能	複数のプロセッサ間のシリアル通信機能	複数のプロセッサ間のシリアル通信機能
調歩同期式モード	ノイズ除去機能	RXDn 端子入力経路にデジタルノイズフィルタを内蔵	RXDn 端子入力経路にデジタルノイズフィルタを内蔵
クロック同期式モード	データ長	8 ビット	8 ビット
	受信エラーの検出	オーバランエラー	オーバランエラー
	ハードウェアフロー制御	CTS _n #端子、RTS _n #端子を用いた送受信制御が可能	CTS _n #端子、RTS _n #端子を用いた送受信制御が可能
	送受信 FIFO	-	送信 16 段、受信 16 段の FIFO を利用可能 (SCI11)
スマートカードインタフェースモード	エラー処理	<ul style="list-style-type: none"> 受信時パリティエラーを検出するとエラーシグナルを自動送出 送信時エラーシグナルを受信するとデータを自動再送信 	<ul style="list-style-type: none"> 受信時パリティエラーを検出するとエラーシグナルを自動送出 送信時エラーシグナルを受信するとデータを自動再送信
	データタイプ	ダイレクトコンベンション/インバースコンベンションをサポート	ダイレクトコンベンション/インバースコンベンションをサポート
簡易 I ² C モード	通信フォーマット	I ² C バスフォーマット	I ² C バスフォーマット
	動作モード	マスタ(シングルマスタ動作のみ)	マスタ(シングルマスタ動作のみ)
	転送速度	ファストモード対応(転送速度はビットレートレジスタ(BRR)を参照して設定してください)	ファストモード対応(転送速度はビットレートレジスタ(BRR)を参照して設定してください)
	ノイズ除去	<ul style="list-style-type: none"> SSCL_n、SSDA_n 入力経路にデジタルノイズフィルタを内蔵 ノイズ除去幅調整可能 	<ul style="list-style-type: none"> SSCL_n、SSDA_n 入力経路にデジタルノイズフィルタを内蔵 ノイズ除去幅調整可能
簡易 SPI モード	データ長	8 ビット	8 ビット
	エラーの検出	オーバランエラー	オーバランエラー
	SS 入力端子機能	SS _n #端子が High のとき、出力端子をハイインピーダンスにすることが可能	SS _n #端子が High のとき、出力端子をハイインピーダンスにすることが可能
	クロック設定	クロック位相、クロック極性の設定を 4 種類から選択可能	クロック位相、クロック極性の設定を 4 種類から選択可能
イベントリンク機能 (SCI5 のみ対応)		-	エラー(受信エラー・エラーシグナル検出) イベント出力
		-	受信データフルイベント出力
		-	送信データエンプティイベント出力
		-	送信終了イベント出力
拡張シリアルモード (SCI12 のみ対応)	Start Frame 送信	-	<ul style="list-style-type: none"> Break Field Low width の出力が可能/出力完了割り込み機能あり バス衝突検出機能あり/検出割り込み機能あり

項目		RX24T(SCI _g)	RX66T(SCI _j , SCI _i , SCI _h)
拡張シリアルモード (SCI12のみ対応)	Start Frame 受信	-	<ul style="list-style-type: none"> ● Break Field Low width の検出が可能/検出完了割り込み機能あり ● Control Field 0、Control Field 1 のデータ比較/一致割り込み機能あり ● Control Field 1 にはプライマリ/セカンダリの2種類の比較データを設定可能 ● Control Field 1 にプライオリティインタラプトビットを設定可能 ● Break Field がない Start Frame にも対応可能 ● Control Field 0 がない Start Frame にも対応可能 ● ビットレート測定機能あり
拡張シリアルモード (SCI12のみ対応)	入出力制御機能	-	<ul style="list-style-type: none"> ● TXDX12/RXDX12 信号の極性選択が可能 ● RXDX12 信号にデジタルフィルタ機能を設定可能 ● RXDX12 端子と TXDX12 端子を兼用した半二重通信が可能 ● RXDX12 端子受信データサンプリングタイミング選択可能
	タイマ機能	-	リロードタイマ機能として使用可能
ビットレートモジュレーション機能		内蔵ポーレートジェネレータの出力補正により誤差を低減可能	内蔵ポーレートジェネレータの出力補正により誤差を低減可能

表 2.43 シリアルコミュニケーションインタフェースのチャネル比較

項目	RX24T(SCI _g)	RX66T(SCI _j , SCI _i , SCI _h)
調歩同期式モード	SCI1, SCI5, SCI6	SCI1, SCI5, SCI6, SCI8, SCI9, SCI11, SCI12
クロック同期式モード	SCI1, SCI5, SCI6	SCI1, SCI5, SCI6, SCI8, SCI9, SCI11, SCI12
スマートカードインタフェースモード	SCI1, SCI5, SCI6	SCI1, SCI5, SCI6, SCI8, SCI9, SCI11, SCI12
簡易 I2C モード	SCI1, SCI5, SCI6	SCI1, SCI5, SCI6, SCI8, SCI9, SCI11, SCI12
簡易 SPI モード	SCI1, SCI5, SCI6	SCI1, SCI5, SCI6, SCI8, SCI9, SCI11, SCI12
FIFO モード	-	SCI11
データ一致検出	-	SCI1, SCI5, SCI6, SCI8, SCI9, SCI11
拡張シリアルモード	-	SCI12
TMR クロック入力	SCI5, SCI6	SCI5, SCI6, SCI12
イベントリンク機能	-	SCI5
周辺モジュールクロック	PCLKB	PCLKB : SCI1, SCI5, SCI6, SCI8, SCI9, SCI12 PCLKA : SCI11

表 2.44 シリアルコミュニケーションインタフェースのレジスタ比較

レジスタ	ビット	RX24T(SCI _g)	RX66T(SCI _l , SCI _i , SCI _h)
FRDR	-	-	受信FIFO データレジスタ
FTDR	-	-	送信FIFO データレジスタ
SCR	CKE[1:0]	<p>クロックイネーブルビット SCMR.SMIF ビット=0 のとき</p> <ul style="list-style-type: none"> • SCI1 の場合 (調歩同期式の場合) <p>b1 b0 00: 内蔵ポーレートジェネレータ I/O ポートの設定によって、 SCK_n 端子は入出力ポートとして 使用できます</p> <p>01: 内蔵ポーレートジェネレータ SCK_n 端子からビットレートと 同じ周波数のクロックを出力し ます</p> <p>1x: 外部クロック SCK_n 端子からビットレートの 16 倍の周波数のクロックを入 力してください。SEMR.ABCS ビットが“1”のときは 8 倍の周波 数のクロックを入力してくださ い</p> <p>(クロック同期式の場合)</p> <p>b1 b0 0x: 内部クロック SCK_n 端子はクロック出力端子 となります</p> <p>1x: 外部クロック SCK_n 端子はクロック入力端子 となります</p> <ul style="list-style-type: none"> • SCI5、SCI6 の場合 (調歩同期式の場合) <p>b1 b0 00: 内蔵ポーレートジェネレータ I/O ポートの設定によって、SCK_n 端子は入出力ポートとして使用で きます</p> <p>01: 内蔵ポーレートジェネレータ SCK_n 端子からビットレートと同 じ周波数のクロックを出力します</p>	<p>クロックイネーブルビット SCMR.SMIF ビット=0 のとき</p> <ul style="list-style-type: none"> • SCI1、SCI8、SCI9、SCI11 の場合 (調歩同期式の場合) <p>b1 b0 00: 内蔵ポーレートジェネレータ SCK_n 端子はハイインピーダン スになります</p> <p>01: 内蔵ポーレートジェネレータ SCK_n 端子からビットレートと 同じ周波数のクロックを出力し ます</p> <p>1x: 外部クロック SCK_n 端子からビットレートの 16 倍の周波数のクロックを入力 してください。SEMR.ABCS ビ ットが“1”のときは 8 倍の周波数 のクロックを入力してください</p> <p>(クロック同期式の場合)</p> <p>b1 b0 0x: 内部クロック SCK_n 端子はクロック出力端子 となります</p> <p>1x: 外部クロック SCK_n 端子はクロック入力端子 となります</p> <ul style="list-style-type: none"> • SCI5、SCI6、SCI12 の場合 (調歩同期式の場合) <p>b1 b0 00: 内蔵ポーレートジェネレータ SCK_n 端子はハイインピーダン スになります</p> <p>01: 内蔵ポーレートジェネレータ SCK_n 端子からビットレートと同 じ周波数のクロックを出力します</p>

レジスタ	ビット	RX24T(SCI _g)	RX66T(SCI _j ,SCI _i ,SCI _h)
SCR	CKE[1:0]	<p>1 x : 外部クロックまたは TMR クロック</p> <p>—外部クロック使用時は、SCKn 端子からビットレートの 16 倍の周波数のクロックを入力してください。</p> <p>SEMR.ABCS ビットが“1”のときは 8 倍の周波数のクロックを入力してください</p> <p>—TMR クロックを使用可能</p> <p>TMR クロック使用時は、I/O ポートの設定によって、SCKn 端子は入出力ポートとして使用できません。</p> <p>(クロック同期式の場合)</p> <p>b1 b0</p> <p>0 x : 内部クロック</p> <p>SCKn 端子はクロック出力端子となります</p> <p>1 x : 外部クロック</p> <p>SCKn 端子はクロック入力端子となります</p> <p>SCMR.SMIF ビット= 1 のとき</p> <ul style="list-style-type: none"> SSMR.GM ビット= 0 の場合 <p>b1 b0</p> <p>0 0 : 出力ディスエーブル</p> <p>I/O ポートの設定によって、SCKn 端子は入出力ポートとして使用できません</p> <p>0 1 : クロック出力</p> <p>1 x : 設定しないでください</p> <ul style="list-style-type: none"> SSMR.GM ビット= 1 の場合 <p>b1 b0</p> <p>0 0 : Low 出力固定</p> <p>x 1 : クロック出力</p> <p>1 0 : High 出力固定</p>	<p>1 x : 外部クロックまたは TMR クロック</p> <p>外部クロック使用時は、SCKn 端子からビットレートの 16 倍の周波数のクロックを入力してください。</p> <p>SEMR.ABCS ビットが“1”のときは 8 倍の周波数のクロックを入力してください</p> <p>TMR クロック使用時は、SCKn 端子はハイインピーダンスになります。</p> <p>(クロック同期式の場合)</p> <p>b1 b0</p> <p>0 x : 内部クロック</p> <p>SCKn 端子はクロック出力端子となります</p> <p>1 x : 外部クロック</p> <p>SCKn 端子はクロック入力端子となります</p> <p>SCMR.SMIF ビット= 1 のとき</p> <ul style="list-style-type: none"> SSMR.GM ビット= 0 の場合 <p>b1 b0</p> <p>0 0 : 出力ディスエーブル</p> <p>SCKn 端子はハイインピーダンスになります</p> <p>0 1 : クロック出力</p> <p>1 x : 設定しないでください</p> <ul style="list-style-type: none"> SSMR.GM ビット= 1 の場合 <p>b1 b0</p> <p>0 0 : Low 出力固定</p> <p>x 1 : クロック出力</p> <p>1 0 : High 出力固定</p>
SSR (SCMR.SMIF = 0、 FCR.FM = 1 の時)	DR	-	受信データレディフラグ
	TEND	-	トランスミットエンドフラグ
	PER	-	パリティエラーフラグ
	FER	-	フレーミングエラーフラグ
	ORER	-	オーバランエラーフラグ
	RDF	-	受信FIFOフルフラグ
	TDFE	-	送信FIFOエンptyフラグ
SSRFIFO	-	-	シリアルステータスレジスタ

レジスタ	ビット	RX24T(SCI _g)	RX66T(SCI _j ,SCI _i ,SCI _h)
SEMR	ACS0	調歩同期クロックソースセレクトビット (調歩同期式モードのみ有効) 0 : 外部クロック 1 : TMR から出力される 2 つのコンペアマッチ出力の論理積(SCI5、SCI6のみ有効) SCI のチャンネルごとに使用できるコンペアマッチ出力が異なります	調歩同期クロックソースセレクトビット (調歩同期式モードのみ有効) 0 : 外部クロック 1 : TMR から出力される 2 つのコンペアマッチ出力の論理積(SCI5、SCI6、 SCI12 のみ有効) SCI のチャンネルごとに使用できるコンペアマッチ出力が異なります
	ABCSE	-	調歩同期基本クロックセレクト拡張ビット
FCR	-	-	FIFO コントロールレジスタ
FDR	-	-	FIFO データカウントレジスタ
LSR	-	-	ラインステータスレジスタ
CDR	-	-	比較データレジスタ
DCCR	-	-	データ比較制御レジスタ
SPTR	-	-	シリアルポートレジスタ
ESMER	-	-	拡張シリアルモード有効レジスタ
CR0	-	-	コントロールレジスタ 0
CR1	-	-	コントロールレジスタ 1
CR2	-	-	コントロールレジスタ 2
CR3	-	-	コントロールレジスタ 3
PCR	-	-	ポートコントロールレジスタ
ICR	-	-	割り込みコントロールレジスタ
STR	-	-	ステータスレジスタ
STCR	-	-	ステータスクリアレジスタ
CF0DR	-	-	Control Field 0 データレジスタ
CF0CR	-	-	Control Field 0 コンペアイネーブルレジスタ
CF0RR	-	-	Control Field 0 受信データレジスタ
PCF1DR	-	-	プライマリ Control Field 1 データレジスタ
SCF1DR	-	-	セカンダリ Control Field 1 データレジスタ
CF1CR	-	-	Control Field 1 コンペアイネーブルレジスタ
CF1RR	-	-	Control Field 1 受信データレジスタ
TCR	-	-	タイマコントロールレジスタ
TMR	-	-	タイマモードレジスタ
TPRE	-	-	タイマプリスケアラレジスタ
TCNT	-	-	タイマカウントレジスタ

2.21 I²C バスインタフェース

表 2.45 に I²C バスインタフェースの概要比較を示します。

表 2.45 I²C バスインタフェースの概要比較

項目	RX24T(RIICa)	RX66T(RIICa)
チャンネル数	1 チャンネル	1 チャンネル
通信フォーマット	<ul style="list-style-type: none"> I²C バスフォーマット/SMBus フォーマット マスタ/スレーブ選択可能 設定した転送速度に応じた各種セットアップ時間、ホールド時間、バスフリー時間を自動確保 	<ul style="list-style-type: none"> I²C バスフォーマット/SMBus フォーマット マスタ/スレーブ選択可能 設定した転送速度に応じた各種セットアップ時間、ホールド時間、バスフリー時間を自動確保
転送速度	ファストモード対応(~400 kbps)	ファストモード対応(~400 kbps)
SCL クロック	マスタ時、SCL クロックのデューティ比を 4%~96%の範囲で設定可能	マスタ時、SCL クロックのデューティ比を 4%~96%の範囲で設定可能
コンディション発行・コンディション検出	<ul style="list-style-type: none"> スタートコンディション/リスタートコンディション/ストップコンディションの自動生成、 スタートコンディション(リスタートコンディション含む)/ストップコンディション検出可能 	<ul style="list-style-type: none"> スタートコンディション/リスタートコンディション/ストップコンディションの自動生成、 スタートコンディション(リスタートコンディション含む)/ストップコンディション検出可能
スレーブアドレス	<ul style="list-style-type: none"> 異なるスレーブアドレスを 3 種類まで設定可能 7ビット/10ビットアドレスフォーマット対応(混在可能) ジェネラルコールアドレス検出、デバイス ID アドレス検出、SMBus のホストアドレス検出可能 	<ul style="list-style-type: none"> 異なるスレーブアドレスを 3 種類まで設定可能 7ビット/10ビットアドレスフォーマット対応(混在可能) ジェネラルコールアドレス検出、デバイス ID アドレス検出、SMBus のホストアドレス検出可能
アクノリッジ応答	<ul style="list-style-type: none"> 送信時、アクノリッジビットの自動ロード — ノットアクノリッジ受信時に次送信データ転送の自動中断が可能 受信時、アクノリッジビットの自動送出 — 8クロック目と 9クロック目の間にウェイトありを選択すると、受信データ内容に応じたアクノリッジビット応答のソフトウェア制御が可能 	<ul style="list-style-type: none"> 送信時、アクノリッジビットの自動ロード — ノットアクノリッジ受信時に次送信データ転送の自動中断が可能 受信時、アクノリッジビットの自動送出 — 8クロック目と 9クロック目の間にウェイトありを選択すると、受信データ内容に応じたアクノリッジビット応答のソフトウェア制御が可能
ウェイト機能	<ul style="list-style-type: none"> 受信時、SCL クロックの Low ホールドによるウェイトが可能 8クロック目と 9クロック目の間をウェイト 9クロック目と 1クロック目の間をウェイト 	<ul style="list-style-type: none"> 受信時、SCL クロックの Low ホールドによるウェイトが可能 8クロック目と 9クロック目の間をウェイト 9クロック目と 1クロック目の間をウェイト
SDA 出力遅延機能	アクノリッジ送信を含むデータ送信の出力タイミングを遅延させることが可能	アクノリッジ送信を含むデータ送信の出力タイミングを遅延させることが可能

項目	RX24T(RIICa)	RX66T(RIICa)
アービトレーション	<ul style="list-style-type: none"> マルチマスタ対応 <ul style="list-style-type: none"> —他のマスタとの SCL クロック衝突時、SCL クロックの同期動作可能 —スタートコンディション発行競合時、SDA ライン上の信号の状態が不一致ならアービトレーションロスト検出可能 —マスタ時、送信データ不一致でアービトレーションロスト検出可能 バスビジー中のスタートコンディション発行でアービトレーションロスト検出可能(スタートコンディションの二重発行防止) ノットアクノリッジ送信時、SDA ライン上の信号の状態が不一致ならアービトレーションロスト検出可能 スレーブ送信時、データ不一致でアービトレーションロスト検出可能 	<ul style="list-style-type: none"> マルチマスタ対応 <ul style="list-style-type: none"> —他のマスタとの SCL クロック衝突時、SCL クロックの同期動作可能 —スタートコンディション発行競合時、SDA ライン上の信号の状態が不一致ならアービトレーションロスト検出可能 —マスタ時、送信データ不一致でアービトレーションロスト検出可能 バスビジー中のスタートコンディション発行でアービトレーションロスト検出可能(スタートコンディションの二重発行防止) ノットアクノリッジ送信時、SDA ライン上の信号の状態が不一致ならアービトレーションロスト検出可能 スレーブ送信時、データ不一致でアービトレーションロスト検出可能
タイムアウト検出機能	内蔵タイムアウト検出機能により SCL クロックの長時間停止を検出可能	内蔵タイムアウト検出機能により SCL クロックの長時間停止を検出可能
ノイズ除去	SCL、SDA 入力にデジタルノイズフィルタを内蔵、ノイズ除去幅をソフトウェアで調整可能	SCL、SDA 入力にデジタルノイズフィルタを内蔵、ノイズ除去幅をソフトウェアで調整可能
割り込み要因	<ul style="list-style-type: none"> 4 種類 <ul style="list-style-type: none"> —通信エラー/通信イベント発生、アービトレーション検出、NACK 検出、タイムアウト検出、スタートコンディション検出(リスタートコンディション含む)、ストップコンディション検出 —受信データフル(スレーブアドレス一致時含む) —送信データエンプティ(スレーブアドレス一致時含む) —送信終了 	<ul style="list-style-type: none"> 4 種類 <ul style="list-style-type: none"> —通信エラー/通信イベント発生、アービトレーション検出、NACK 検出、タイムアウト検出、スタートコンディション検出(リスタートコンディション含む)、ストップコンディション検出 —受信データフル(スレーブアドレス一致時含む) —送信データエンプティ(スレーブアドレス一致時含む) —送信終了
消費電力低減機能	モジュールストップ状態への遷移が可能	モジュールストップ状態への遷移が可能
RIIC の動作モード	<ul style="list-style-type: none"> 4 種類 <ul style="list-style-type: none"> —マスタ送信モード、マスタ受信モード、スレーブ送信モード、スレーブ受信モード 	<ul style="list-style-type: none"> 4 種類 <ul style="list-style-type: none"> —マスタ送信モード、マスタ受信モード、スレーブ送信モード、スレーブ受信モード

項目	RX24T(RIICa)	RX66T(RIICa)
イベントリンク機能 (出力)	-	<ul style="list-style-type: none">● 4種類(RIIC0)<ul style="list-style-type: none">—通信エラー/通信イベント発生、—アービトレーション検出、—NACK 検出、—タイムアウト検出、—スタートコンディション検出(リスタートコンディション含む)、—ストップコンディション検出—受信データフル(スレーブアドレス一致時含む)—送信データエンプティ(スレーブアドレス一致時含む)—送信終了

2.22 CAN モジュール

表 2.46 に CAN モジュールの概要比較を、表 2.47 に CAN モジュールのレジスタ比較を示します。

表 2.46 CAN モジュールの概要比較

項目	RX24T(RSCAN)	RX66T(CAN)
チャンネル数	1 チャンネル	1 チャンネル
プロトコル	ISO 11898-1 規格準拠	ISO 11898-1 規格準拠(標準フレーム/拡張フレーム)
ビットレート	<ul style="list-style-type: none"> 最大 1Mbps 	<ul style="list-style-type: none"> 1Mbps 以下のビットレートをプログラム可能(fCAN\geq8MHz) fCAN : CAN クロックソース
メッセージボックス	<p>合計 20 バッファ</p> <ul style="list-style-type: none"> 各チャンネル専用 : 4 バッファ (4 バッファ\times1 チャンネル) 送信バッファ : 4 バッファ / 1 チャンネル チャンネル間共用 : 16 バッファ 受信バッファ : 0~16 バッファ 受信 FIFO バッファ : 2 本 (1 本あたり最大 16 バッファ割り当て可能) 送受信 FIFO バッファ : 1 本 / 1 チャンネル (1 本あたり最大 16 バッファ割り当て可能) 	<ul style="list-style-type: none"> 32 メールボックス : 2 種類のメールボックスモードを選択可能 通常メールボックスモード : —32 メールボックスを送信または受信用に設定可能 FIFO メールボックスモード : —24 メールボックスを送信または受信用に設定可能 —残りのメールボックスを送信用に 4 段、受信用に 4 段の FIFO を設定可能
受信	<ul style="list-style-type: none"> データフレームとリモートフレームを受信可能 受信する ID フォーマット(標準 ID、拡張 ID、両方)を選択可能 FIFO ごとの割り込み許可/禁止設定可能 ミラー機能(自送信メッセージの受信機能) タイムスタンプ機能(メッセージの受信時間を 16 ビットタイマ値で記録) 	<ul style="list-style-type: none"> データフレームとリモートフレームを受信可能 受信する ID フォーマット(標準 ID のみ、拡張 ID のみ、標準と拡張両方の ID)を選択可能 ワンショット受信機能を選択可能 オーバーライトモード(メッセージ上書き)かオーバーランモード(メッセージ破棄)を選択可能 受信完了割り込みの許可/禁止をメールボックスごとに個別に設定可能

項目	RX24T(RSCAN)	RX66T(CAN)
アクセプタンスフィルタ	受信フィルタ機能を参照	<ul style="list-style-type: none"> ● 8つのアクセプタンスマスク(4メールボックスごとに個別のマスク) ● メールボックスはマスクの有効/無効を個別に設定可能
受信フィルタ機能	<ul style="list-style-type: none"> ● 合計 16 個の受信ルールで受信メッセージを選別可能 ● チャンネルごとに 0~16 個の範囲で受信ルール数を設定可能 ● アクセプタンスフィルタ処理：受信ルールごとに ID、マスク設定可能 ● DLC フィルタ処理：受信ルールごとに DLC フィルタチェック可能 	-
受信メッセージ転送機能	<ul style="list-style-type: none"> ● ルーティング機能 <ul style="list-style-type: none"> —受信メッセージを任意のバッファへ転送する機能(転送可能バッファ数：2) —転送先：受信バッファ、受信 FIFO バッファ、送受信 FIFO バッファ ● ラベル付加機能 <ul style="list-style-type: none"> —受信バッファおよび FIFO バッファへメッセージを格納時、ラベル情報も同時に格納可能 	-
送信	<ul style="list-style-type: none"> ● データフレームとリモートフレームを送信可能 ● 送信する ID フォーマット(標準 ID、拡張 ID、両方)を選択可能 ● 送信バッファ、送受信 FIFO バッファごとに割り込み許可/禁止設定可能 ● ワンショット送信機能 ● ID 優先送信または送信バッファ番号優先送信を選択可能 ● 送信アポート機能(フラグでアポート完了を確認可能) 	<ul style="list-style-type: none"> ● データフレームとリモートフレームを送信可能 ● 送信する ID フォーマット(標準 ID のみ、拡張 ID のみ、標準と拡張両方の ID)を選択可能 ● ワンショット送信機能を選択可能 ● ID 優先送信モードかメールボックス番号優先送信モードを選択可能 ● 送信要求をアポート可能(フラグでアポート完了を確認可能) ● 送信完了割り込みの許可/禁止をメールボックスごとに個別に設定可能
インターバル送信機能	メッセージの送信間隔を設定可能(送受信 FIFO バッファの送信モード)	-
送信履歴機能	送信完了したメッセージの履歴情報を格納する機能	-
バスオフ復帰方法	バスオフ状態からの復帰方法を選択可能 <ul style="list-style-type: none"> ● ISO11898-1 規格準拠 ● バスオフ開始でチャンネル待機モードへ自動遷移 ● バスオフ終了でチャンネル待機モードへ自動遷移 ● プログラムによるチャンネル待機モードへの遷移 ● プログラムによるエラーアクティブ状態への遷移(バスオフ強制復帰機能) 	バスオフ状態からの復帰方法を選択可能 <ul style="list-style-type: none"> ● ISO11898-1 規格準拠 ● バスオフ開始で自動的に CAN Halt モードへ移行 ● バスオフ終了で自動的に CAN Halt モードへ移行 ● プログラムにより CAN Halt モードへ移行 ● プログラムによりエラーアクティブ状態へ遷移

項目	RX24T(RSCAN)	RX66T(CAN)
エラー状態の監視	<ul style="list-style-type: none"> CAN プロトコルエラー(スタッフエラー、フォームエラー、ACK エラー、CRC エラー、ビットエラー、ACK デリミタエラー、バスドミナントロック)を監視 エラー状態の遷移を検出(エラーワーニング、エラーパッシブ、バスオフ開始、バスオフ復帰) エラーカウンタの読み出し DLC エラーを監視 	<ul style="list-style-type: none"> CAN バスエラー(スタッフエラー、フォームエラー、ACK エラー、CRC エラー、ビットエラー、ACK デリミタエラー)を監視可能 エラー状態の遷移を検出可能(エラーワーニング、エラーパッシブ、バスオフ開始、バスオフ復帰) エラーカウンタを読み出し可能
タイムスタンプ機能	受信機能を参照	<ul style="list-style-type: none"> 16ビットカウンタによるタイムスタンプ機能 基準クロックは、1, 2, 4, 8 ビットタイムから選択可能
割り込み機能	5本 <ul style="list-style-type: none"> グローバル(2本) グローバル受信 FIFO 割り込み グローバルエラー割り込み チャンネル(3本) チャンネル送信割り込み —送信完了割り込み —送信アポート割り込み —送受信 FIFO 送信完了割り込み —送信履歴割り込み 送受信 FIFO 受信割り込み チャンネルエラー割り込み 	5種類の割り込み要因(受信完了割り込み、送信完了割り込み、受信 FIFO 割り込み、送信 FIFO 割り込み、エラー割り込み)
CAN スリープモード	-	CAN クロックを停止することで消費電流を低減可能
ソフトウェアサポートユニット	-	<ul style="list-style-type: none"> 3つのソフトウェアサポートユニット —アクセプタンスフィルタサポート —メールボックス検索サポート(受信メールボックス検索、送信メールボックス検索、メッセージロスト検索) —チャンネル検索サポート
CAN クロックソース	周辺モジュールクロック(PCLK)、CANMCLK	周辺モジュールクロック(PCLKB)、CANMCLK
テストモード	<ul style="list-style-type: none"> ユーザ評価用テスト機能 —リッスンオンリモード —セルフテストモード0 (外部ループバック) —セルフテストモード1 (内部ループバック) —RAM テスト(読み書きテスト) 	<ul style="list-style-type: none"> ユーザ評価用に3つのテストモードを用意 —リッスンオンリモード —セルフテストモード0 (外部ループバック) —セルフテストモード1 (内部ループバック)
消費電力低減機能	モジュールストップ状態への設定が可能	モジュールストップ状態への設定が可能

表 2.47 CAN モジュールのレジスタ比較

レジスタ	ビット	RX24T(RSCAN)	RX66T(CAN)
CFGL	-	ビットコンフィギュレーションレジスタ L	-
CFGH	-	ビットコンフィギュレーションレジスタ H	-
CTRL	-	制御レジスタ L	-
CTRH	-	制御レジスタ H	-
STSL	-	ステータスレジスタ L	-
STSH	-	ステータスレジスタ H	-
ERFLL	-	エラーフラグレジスタ L	-
ERFLH	-	エラーフラグレジスタ H	-
GCFGL	-	グローバル設定レジスタ L	-
GCFGH	-	グローバル設定レジスタ H	-
GCTRL	-	グローバル制御レジスタ L	-
GCTRH	-	グローバル制御レジスタ H	-
GSTS	-	グローバルステータスレジスタ	-
GERFLL	-	グローバルエラーフラグレジスタ	-
GTINTSTS	-	グローバル送信割り込みステータスレジスタ	-
GTSC	-	タイムスタンプレジスタ	-
GAFLCFG	-	受信ルール数設定レジスタ	-
GAFLIDLj	-	受信ルール登録レジスタ jAL (j = 0~15)	-
GAFLIDHj	-	受信ルール登録レジスタ jAH (j = 0~15)	-
GAFLMLj	-	受信ルール登録レジスタ jBL (j = 0~15)	-
GAFLMHj	-	受信ルール登録レジスタ jBH (j = 0~15)	-
GAFLPLj	-	受信ルール登録レジスタ jCL (j = 0~15)	-
GAFLPHj	-	受信ルール登録レジスタ jCH (j = 0~15)	-
RMNB	-	受信バッファ数設定レジスタ	-
RMND0	-	受信バッファ受信完了フラグレジスタ	-
RMIDLn	-	受信バッファレジスタ nAL (n = 0~15)	-
RMIDHn	-	受信バッファレジスタ nAH (n = 0~15)	-
RMTSn	-	受信バッファレジスタ nBL (n = 0~15)	-
RMPTRn	-	受信バッファレジスタ nBH (n = 0~15)	-
RMDF0n	-	受信バッファレジスタ nCL (n = 0~15)	-
RMDF1n	-	受信バッファレジスタ nCH (n = 0~15)	-
RMDF2n	-	受信バッファレジスタ nDL (n = 0~15)	-

レジスタ	ビット	RX24T(RSCAN)	RX66T(CAN)
RMDF3n	-	受信バッファレジスタ nDH (n = 0~15)	-
RFCCm	-	受信 FIFO 制御レジスタ m (m = 0, 1)	-
RFSTSm	-	受信 FIFO ステータスレジスタ m (m = 0, 1)	-
RFPCRm	-	受信 FIFO ポインタ制御レジスタ m (m = 0, 1)	-
RFIDLm	-	受信 FIFO アクセスレジスタ mAL (m = 0, 1)	-
RFIDHm	-	受信 FIFO アクセスレジスタ mAH (m = 0, 1)	-
RFTSm	-	受信 FIFO アクセスレジスタ mBL (m = 0, 1)	-
RFPTRm	-	受信 FIFO アクセスレジスタ mBH (m = 0, 1)	-
RFDF0m	-	受信 FIFO アクセスレジスタ mCL (m = 0, 1)	-
RFDF1m	-	受信 FIFO アクセスレジスタ mCH (m = 0, 1)	-
RFDF2m	-	受信 FIFO アクセスレジスタ mDL (m = 0, 1)	-
RFDF3m	-	受信 FIFO アクセスレジスタ mDH (m = 0, 1)	-
CFCCLO	-	送受信 FIFO 制御レジスタ 0L	-
CFCH0	-	送受信 FIFO 制御レジスタ 0H	-
CFSTS0	-	送受信 FIFO ステータスレジスタ 0	-
CFPCR0	-	送受信 FIFO ポインタ制御レジスタ 0	-
CFIDL0	-	送受信 FIFO アクセスレジスタ 0AL	-
CFIDH0	-	送受信 FIFO アクセスレジスタ 0AH	-
CFTS0	-	送受信 FIFO アクセスレジスタ 0BL	-
CFPTR0	-	送受信 FIFO アクセスレジスタ 0BH	-
CFDF00	-	送受信 FIFO アクセスレジスタ 0CL	-
CFDF10	-	送受信 FIFO アクセスレジスタ 0CH	-
CFDF20	-	送受信 FIFO アクセスレジスタ 0DL	-

レジスタ	ビット	RX24T(RSCAN)	RX66T(CAN)
CFDF30	-	送受信 FIFO アクセスレジスタ 0DH	-
RFMSTS	-	受信 FIFO メッセージロスステータスレジスタ	-
CFMSTS	-	送受信 FIFO メッセージロスステータスレジスタ	-
RFISTS	-	受信 FIFO 割り込みステータスレジスタ	-
CFISTS	-	送受信 FIFO 受信割り込みステータスレジスタ	-
TMCp	-	送信バッファ制御レジスタ p (p = 0~3)	-
TMSTSp	-	送信バッファステータスレジスタ p (p = 0~3)	-
TMTRSTS	-	送信バッファ送信要求ステータスレジスタ	-
TMTCSTS	-	送信バッファ送信完了ステータスレジスタ	-
TMTASTS	-	送信バッファ送信アボートステータスレジスタ	-
TMIEC	-	送信バッファ割り込み許可レジスタ	-
TMIDLp	-	送信バッファレジスタ pAL (p = 0~3)	-
TMIDHp	-	送信バッファレジスタ pAH (p = 0~3)	-
TMPTRp	-	送信バッファレジスタ pBH (p = 0~3)	-
TMDf0p	-	送信バッファレジスタ pCL (p = 0~3)	-
TMDf1p	-	送信バッファレジスタ pCH (p = 0~3)	-
TMDf2p	-	送信バッファレジスタ pDL (p = 0~3)	-
TMDf3p	-	送信バッファレジスタ pDH (p = 0~3)	-
THLCC0	-	送信履歴バッファ制御レジスタ	-
THLSTS0	-	送信履歴バッファステータスレジスタ	-
THLACC0	-	送信履歴バッファアクセスレジスタ	-
THLPCTR0	-	送信履歴バッファポインタ制御レジスタ	-
GRWCR	-	グローバル RAM ウィンドウ制御レジスタ	-
GTSTCFG	-	グローバルテスト設定レジスタ	-
GTSTCTRL	-	グローバルテスト制御レジスタ	-
GLOCKK	-	グローバルテストプロテクト解除レジスタ	-
RPGACCr	-	RAM テストレジスタ r (r = 0~127)	-
CTRL	-	-	制御レジスタ

レジスタ	ビット	RX24T(RSCAN)	RX66T(CAN)
BCR	-	-	ビットコンフィギュレーションレジスタ
MKRk	-	-	マスクレジスタ k (k = 0~7)
FIDCR0	-	-	FIFO 受信 ID 比較レジスタ 0
FIDCR1	-	-	FIFO 受信 ID 比較レジスタ 1
MKIVLR	-	-	マスク無効レジスタ
MBj	-	-	メールボックスレジスタ j (j = 0~31)
MIER	-	-	メールボックス割り込み許可レジスタ
MCTLj	-	-	メッセージ制御レジスタ j (j = 0~31)
RFCR	-	-	受信 FIFO 制御レジスタ
RFPCR	-	-	受信 FIFO ポインタ制御レジスタ
TFCR	-	-	送信 FIFO 制御レジスタ
TFPCR	-	-	送信 FIFO ポインタ制御レジスタ
STR	-	-	ステータスレジスタ
MSMR	-	-	メールボックスサーチモードレジスタ
MSSR	-	-	メールボックスサーチステータスレジスタ
CSSR	-	-	チャネルサーチサポートレジスタ
AFSR	-	-	アクセプタンスフィルタサポートレジスタ
EIER	-	-	エラー割り込み許可レジスタ
EIFR	-	-	エラー割り込み要因判定レジスタ
RECR	-	-	受信エラーカウントレジスタ
TECR	-	-	送信エラーカウントレジスタ
ECSR	-	-	エラーコード格納レジスタ
TSR	-	-	タイムスタンプレジスタ
TCR	-	-	テスト制御レジスタ

2.23 シリアルペリフェラルインタフェース

表 2.48 にシリアルペリフェラルインタフェースの概要比較を、表 2.49 にシリアルペリフェラルインタフェースのレジスタ比較を示します。

表 2.48 シリアルペリフェラルインタフェースの概要比較

項目	RX24T(RSPIb)	RX66T(RSPIC)
チャンネル数	1 チャンネル	1 チャンネル
RSPI 転送機能	<ul style="list-style-type: none"> MOSI (Master Out Slave In)、MISO (Master In Slave Out)、SSL (Slave Select)、RSPCK (RSPIClock)信号を使用して、SPI 動作(4 線式)/クロック同期式動作(3 線式)でシリアル通信が可能 送信のみの動作が可能 マスタ/スレーブモードでのシリアル通信が可能 通信モード：全二重または送信のみを選択可能 RSPCK の極性を変更可能 RSPCK の位相を変更可能 	<ul style="list-style-type: none"> MOSI (Master Out Slave In)、MISO (Master In Slave Out)、SSL (Slave Select)、RSPCK (RSPIClock)信号を使用して、SPI 動作(4 線式)/クロック同期式動作(3 線式)でシリアル通信が可能 送信のみの動作が可能 マスタ/スレーブモードでのシリアル通信が可能 通信モード：全二重または送信のみを選択可能 RSPCK の極性を変更可能 RSPCK の位相を変更可能
データフォーマット	<ul style="list-style-type: none"> MSB ファースト/LSB ファーストの切り替え可能 転送ビット長を 8、9、10、11、12、13、14、15、16、20、24、32 ビットに変更可能 送信/受信バッファは 128 ビット 一度の送受信で最大 4 フレームを転送 (1 フレームは最大 32 ビット) 	<ul style="list-style-type: none"> MSB ファースト/LSB ファーストの切り替え可能 転送ビット長を 8、9、10、11、12、13、14、15、16、20、24、32 ビットから選択可能 送信/受信バッファは 128 ビット 一度の送受信で最大 4 フレームを転送 (1 フレームは最大 32 ビット) 送信データ、受信データをバイト単位でスワップ可能
ビットレート	<ul style="list-style-type: none"> マスタモード時、内蔵ポーレートジェネレータで PCLK を分周して RSPCK を生成(分周比は 2~4096 分周) スレーブ時は、PCLK の最小 6 分周のクロックを、RSPCK として入力可能(RSPCK の最大周波数は PCLK の 6 分周) —High 幅:PCLK の 3 サイクル、Low 幅:PCLK の 3 サイクル 	<ul style="list-style-type: none"> マスタモード時、内蔵ポーレートジェネレータで PCLK を分周して RSPCK を生成(分周比は 2~4096 分周) スレーブ時は、PCLK の最小 4 分周のクロックを、RSPCK として入力可能(RSPCK の最高周波数は PCLK の 4 分周) —High 幅:PCLK の 2 サイクル、Low 幅:PCLK の 2 サイクル
バッファ構成	<ul style="list-style-type: none"> 送信および受信バッファはそれぞれダブルバッファ構造 送信および受信バッファは 128 ビット 	<ul style="list-style-type: none"> 送信および受信バッファはそれぞれダブルバッファ構造 送信および受信バッファは 128 ビット
エラー検出	<ul style="list-style-type: none"> モードフォルトエラー検出 オーバランエラー検出 パリティエラー検出 アンダランエラー検出 	<ul style="list-style-type: none"> モードフォルトエラー検出 オーバランエラー検出 パリティエラー検出 アンダランエラー検出
割り込み要因	<ul style="list-style-type: none"> 割り込み要因 —受信バッファフル割り込み —送信バッファエンプティ割り込み —RSPI エラー割り込み(モードフォルト、オーバラン、アンダラン、パリティエラー) —RSPI アイドル割り込み(RSPI アイドル) 	<ul style="list-style-type: none"> 割り込み要因 —受信バッファフル割り込み —送信バッファエンプティ割り込み —RSPI エラー割り込み(モードフォルト、オーバラン、アンダラン、パリティエラー) —RSPI アイドル割り込み(RSPI アイドル)

項目	RX24T(RSPIb)	RX66T(RSPIc)
SSL 制御機能	<ul style="list-style-type: none"> 1 チャンネルあたり 4 本の SSL 端子(SSLA0~SSLA3) シングルマスタ設定時には、SSLA0~SSLA3 端子を出力 マルチマスタ設定時：SSLA0 端子は入力、SSLA1~SSLA3 端子は出力または未使用 スレーブ設定時：SSLA0 端子は入力、SSLA1~SSLA3 端子は未使用 SSL 出力のアサートから RSPCK 動作までの遅延(RSPCK 遅延)を設定可能 —設定範囲：1~8 RSPCK —設定単位：1 RSPCK RSPCK 停止から SSL 出力のネゲートまでの遅延(SSL ネゲート遅延)を設定可能 —設定範囲：1~8 RSPCK —設定単位：1 RSPCK 次アクセスの SSL 出力アサートのウェイト(次アクセス遅延)を設定可能 —設定範囲：1~8 RSPCK —設定単位：1 RSPCK SSL 極性変更機能 	<ul style="list-style-type: none"> 1 チャンネルあたり 4 本の SSL 端子(SSLA0~SSLA3) シングルマスタ設定時には、SSLA0~SSLA3 端子を出力 マルチマスタ設定時：SSLA0 端子は入力、SSLA1~SSLA3 端子は出力または未使用 スレーブ設定時：SSLA0 端子は入力、SSLA1~SSLA3 端子は未使用 SSL 出力のアサートから RSPCK 動作までの遅延(RSPCK 遅延)を設定可能 —設定範囲：1~8 RSPCK —設定単位：1 RSPCK RSPCK 停止から SSL 出力のネゲートまでの遅延(SSL ネゲート遅延)を設定可能 —設定範囲：1~8 RSPCK —設定単位：1 RSPCK 次アクセスの SSL 出力アサートのウェイト(次アクセス遅延)を設定可能 —設定範囲：1~8 RSPCK —設定単位：1 RSPCK SSL 極性変更機能
マスタ転送時の制御方式	<ul style="list-style-type: none"> 最大 8 コマンドで構成された転送を連続してループ実行可能 各コマンドに以下の項目を設定可能 —SSL 信号値、ビットレート、RSPCK 極性/位相、転送データ長、LSB/MSB ファースト、バースト、RSPCK 遅延、SSL ネゲート遅延、次アクセス遅延 送信バッファへのライトで転送を起動可能 SSL ネゲート時の MOSI 信号値を設定可能 RSPCK 自動停止機能 	<ul style="list-style-type: none"> 最大 8 コマンドで構成された転送を連続してループ実行可能 各コマンドに以下の項目を設定可能 —SSL 信号値、ビットレート、RSPCK 極性/位相、転送データ長、LSB/MSB ファースト、バースト、RSPCK 遅延、SSL ネゲート遅延、次アクセス遅延 送信バッファへのライトで転送を起動可能 SSL ネゲート時の MOSI 信号値を設定可能 RSPCK 自動停止機能
イベントリンク機能(出力)	-	<ul style="list-style-type: none"> 以下のイベントをイベントリンクコントローラへ出力可能(RSPI0) —受信バッファフルイベント信号 —送信バッファエンptyイベント信号 —モードフォルト/オーバラン/アンダラン/パリティエラーのイベント信号 —RSPI アイドルイベント信号 —送信完了イベント信号
その他の機能	<ul style="list-style-type: none"> CMOS/オープンドレイン出力切り替え機能(ODRn.Bi ビットで切り替え) RSPI 初期化機能 ループバックモード機能 	<ul style="list-style-type: none"> CMOS/オープンドレイン出力切り替え機能(ODRn.Bi ビットで切り替え) RSPI 初期化機能 ループバックモード機能
消費電力低減機能	モジュールストップ状態への設定が可能	モジュールストップ状態への設定が可能

表 2.49 シリアルペリフェラルインタフェースのレジスタ比較

レジスタ	ビット	RX24T(RSPIb)	RX66T(RSPIc)
SPDR	-	RSPI データレジスタ 可能アクセスサイズ ● ロングワード (SPDCR.SPLW=1) ● ワードアクセス (SPDCR.SPLW=0)	RSPI データレジスタ 可能アクセスサイズ ● ロングワード (SPDCR.SPLW=1, SPDCR.SPBYT=0) ● ワードアクセス (SPDCR.SPLW=0, SPDCR.SPBYT=0) ● バイトアクセス (SPDCR.SPBYT=1)
SPDCR	SPBYT	-	RSPI バイトアクセス設定ビット
SPDCR2	-	-	RSPI データコントロールレジスタ 2

2.24 CRC 演算器

表 2.50 に CRC 演算器の概要比較を、表 2.51 に CRC 演算器のレジスタ比較を示します。

表 2.50 CRC 演算器の概要比較

項目	RX66T(CRCA)		
	RX24T(CRC)	8ビット	32ビット
データサイズ	8ビット	8ビット	32ビット
CRC 演算対象データ	8n ビットのデータに対して CRC コード生成(n = 自然数)	8n ビットのデータに対して CRC コード生成(n = 自然数)	32n ビットのデータに対して CRC コード生成(n = 自然数)
CRC 演算処理方式	8ビット並列実行	8ビット並列実行	32ビット並列実行
CRC 生成多項式	<ul style="list-style-type: none"> 3つの多項式から選択可能 —8ビットCRC $X^8 + X^2 + X + 1$ —16ビットCRC $X^{16} + X^{15} + X^2 + 1,$ $X^{16} + X^{12} + X^5 + 1$ 	<ul style="list-style-type: none"> 3つの多項式から選択可能 —8ビットCRC $X^8 + X^2 + X + 1$ —16ビットCRC $X^{16} + X^{15} + X^2 + 1,$ $X^{16} + X^{12} + X^5 + 1$ 	<ul style="list-style-type: none"> 2つの多項式から選択可能 —32ビットCRC $X^{32} + X^{26} + X^{23} + X^{22} + X^{16}$ $+ X^{12} + X^{11} + X^{10} + X^8 + X^7$ $+ X^5 + X^4 + X^2 + X + 1,$ $X^{32} + X^{28} + X^{27} + X^{26} + X^{25}$ $+ X^{23} + X^{22} + X^{20} + X^{19}$ $+ X^{18} + X^{14} + X^{13} + X^{11}$ $+ X^{10} + X^9 + X^8 + X^6 + 1$
CRC 演算切り替え	LSB ファーストまたは MSB ファーストでの通信用に、 CRC 演算結果のビットオーダ を切り替えることが可能	LSB ファーストまたは MSB ファーストでの通信用に、CRC 演算結果のビットオーダを切り替えることが可能	
消費電力低減機能	モジュールストップ状態への 設定が可能	モジュールストップ状態への遷移が可能	

表 2.51 CRC 演算器のレジスタ比較

レジスタ	ビット	RX24T(CRC)	RX66T(CRCA)
CRCCR	GPS[1:0]:RX24T GPS[2:0]:RX66T	CRC 生成多項式切り替えビット b1 b0 00 : 計算しません 01 : 8 ビット CRC ($X^8 + X^2 + X + 1$) 10 : 16 ビット CRC ($X^{16} + X^{15} + X^2 + 1$) 11 : 16 ビット CRC ($X^{16} + X^{12} + X^5 + 1$)	CRC 生成多項式切り替え ビット b2 b0 000 : 計算しません 001 : 8 ビット CRC ($X^8 + X^2 + X + 1$) 010 : 16 ビット CRC ($X^{16} + X^{15} + X^2 + 1$) 011 : 16 ビット CRC ($X^{16} + X^{12} + X^5 + 1$) 100 : 32 ビット CRC ($X^{32} + X^{26} + X^{23} + X^{22} +$ $X^{16} + X^{12} + X^{11} + X^{10} +$ $X^8 + X^7 + X^5 + X^4 +$ $X^2 + X + 1$) 101 : 32 ビット CRC ($X^{32} + X^{28} + X^{27} + X^{26} +$ $X^{25} + X^{23} + X^{22} + X^{20} +$ $X^{19} + X^{18} + X^{14} + X^{13} +$ $X^{11} + X^{10} + X^9 + X^8 + X^6$ $+ 1$) 110 : 計算しません 111 : 計算しません
	LMS	CRC 演算切り替えビット(b2)	CRC 演算切り替えビット(b6)
CRCDIR	-	CRC データ入力レジスタ 可能アクセスサイズ ● バイトアクセス	CRC データ入力レジスタ 可能アクセスサイズ ● ロングワードアクセス (32 ビット CRC 生成時) ● バイトアクセス (16 ビット CRC、8 ビット CRC 生成時)
CRCDOR	-	CRC データ出力レジスタ 可能アクセスサイズ ● ワードアクセス 8 ビット CRC 生成時は、 下位バイト(b7~b0)を使用	CRC データ出力レジスタ 可能アクセスサイズ ロングワードアクセス (32 ビット CRC 生成時) ● ワードアクセス (16 ビット CRC 生成時) ● バイトアクセス (8 ビット CRC 生成時)

2.25 12 ビット A/D コンバータ

表 2.52 に 12 ビット A/D コンバータの概要比較を、表 2.53 に 12 ビット A/D コンバータのレジスタ比較を示します。

表 2.52 12 ビット A/D コンバータの概要比較

項目	RX24T(S12ADF)	RX66T(S12ADH)
ユニット数	3 ユニット (S12AD, S12AD1, S12AD2)	3 ユニット (S12AD, S12AD1, S12AD2)
入力チャンネル	S12AD : 5 チャンネル、 S12AD1 : 5 チャンネル、 S12AD2 : 12 チャンネル	S12AD : 8 チャンネル、 S12AD1 : 8 チャンネル、 S12AD2 : 14 チャンネル
拡張アナログ機能	内部基準電圧(S12AD2のみ)	温度センサ出力、内部基準電圧(S12AD2のみ)
A/D 変換方式	逐次比較方式	逐次比較方式
分解能	12 ビット	12 ビット
変換時間	<ul style="list-style-type: none"> 1 チャンネルあたり 1μs (A/D 変換クロック ADCLK = 40MHz 動作時) 	<ul style="list-style-type: none"> 1 チャンネルあたり 0.9μs (A/D 変換クロック ADCLK = 60MHz 動作時)
A/D 変換クロック	<ul style="list-style-type: none"> 周辺モジュールクロック PCLK と A/D 変換クロック ADCLK を以下の周波数比で設定可能 —PCLK : ADCLK 周波数比 = 1 : 1、1 : 2、2 : 1、4 : 1、8 : 1 ADCLK の設定はクロック発生回路で行います。 	<ul style="list-style-type: none"> 周辺モジュールクロック PCLK と A/D 変換クロック ADCLK を以下の周波数比で設定可能 —PCLK : ADCLK 周波数比 = 1 : 1、1 : 2、2 : 1、4 : 1 ADCLK の設定はクロック発生回路で行います。 A/D 変換クロック ADCLK は最大 60MHz、最低 8MHz まで動作可能
データレジスタ	<ul style="list-style-type: none"> アナログ入力用 22 本(S12AD : 5 本、S12AD1 : 5 本、S12AD2 : 12 本)、ダブルトリガモードでの A/D 変換データ二重化用 1 本、ダブルトリガモード拡張動作時の A/D 変換データ二重化用 2 本/ユニット 内部基準電圧用 1 本(S12AD2) 自己診断用 1 本/ユニット A/D 変換結果を 12 ビット A/D データレジスタに保持 A/D 変換結果の 12 ビット精度出力に対応 加算モード時は A/D 変換結果の加算値を変換精度ビット数 + 2 ビット/4 ビットで A/D データレジスタに保持 ダブルトリガモード(シングルスキャンとグループスキャンモードで選択可能) —選択した 1 つのチャンネルのアナログ入力の A/D 変換データを 1 回目は対象チャンネルのデータレジスタに保持、2 回目の A/D 変換データは二重化レジスタに保持 ダブルトリガモード拡張動作(特定トリガ種別で有効) —選択した 1 つのチャンネルのアナログ入力の A/D 変換データをトリガ種別毎に準備した二重化レジスタに保持 	<ul style="list-style-type: none"> アナログ入力用 30 本(S12AD : 8 本、S12AD1 : 8 本、S12AD2 : 14 本)、ダブルトリガモードでの A/D 変換データ二重化用 1 本/各ユニット、ダブルトリガモード拡張動作時の A/D 変換データ二重化用 2 本/各ユニット 温度センサ用 1 本(S12AD2) 内部基準電圧用 1 本(S12AD2) 自己診断用 1 本/ユニット A/D 変換結果を 12 ビット A/D データレジスタに保持 加算モード時は A/D 変換結果の加算値を変換精度ビット数 + 2 ビット/4 ビットで A/D データレジスタに保持 ダブルトリガモード(シングルスキャンとグループスキャンモードで選択可能) —選択した 1 つのチャンネルのアナログ入力の A/D 変換データを 1 回目は対象チャンネルのデータレジスタに保持、2 回目の A/D 変換データは二重化レジスタに保持 ダブルトリガモード拡張動作(特定トリガ種別で有効) —選択した 1 つのチャンネルのアナログ入力の A/D 変換データをトリガ種別毎に準備した二重化レジスタに保持

項目	RX24T(S12ADF)	RX66T(S12ADH)
動作モード	<p>動作モードは3ユニット個別で設定可能です。</p> <ul style="list-style-type: none"> シングルスキャンモード： <ul style="list-style-type: none"> —任意に選択したチャンネルのアナログ入力を1回のみ A/D 変換 —内部基準電圧を1回のみ A/D 変換 (S12AD2) 連続スキャンモード： <ul style="list-style-type: none"> —任意に選択したチャンネルのアナログ入力を繰り返し A/D 変換 グループスキャンモード： <ul style="list-style-type: none"> —使用するグループの数は2つ(グループ A、B)と3つ(グループ A、B、C)が選択可能(グループの数が2つの場合、グループ A、グループ B の組み合わせのみ選択可能) —任意に選択したチャンネルのアナログ入力をグループ A とグループ B またはグループ A、B、C に分け、グループ単位で選択したアナログ入力を1回のみ A/D 変換 —グループ A とグループ B とグループ C は、各々の変換開始条件(同期トリガ)を選択することで異なるタイミングで変換開始可能 グループスキャンモード(グループ優先制御選択時) <ul style="list-style-type: none"> —低優先グループのスキャン中に優先グループのトリガがあった場合、低優先グループのスキャンを中断し、優先グループのスキャンを開始。優先順位は、グループ A (高) > グループ B > グループ C (低)。優先グループのスキャン終了後、低優先グループのスキャンを再実行(再スキャン)する/しないを設定可能。また再スキャンは、選択チャンネルの最初からか、A/D 変換未終了のチャンネルからかを設定可能 	<p>動作モードは3ユニット個別で設定可能です。</p> <ul style="list-style-type: none"> シングルスキャンモード： <ul style="list-style-type: none"> —任意に選択したチャンネルのアナログ入力を1回のみ A/D 変換 —温度センサ出力(S12AD2)を1回のみ A/D 変換 —内部基準電圧を1回のみ A/D 変換 (S12AD2) 連続スキャンモード： <ul style="list-style-type: none"> —任意に選択したチャンネルのアナログ入力を繰り返し A/D 変換 グループスキャンモード： <ul style="list-style-type: none"> —使用するグループの数は2つ(グループ A、B)と3つ(グループ A、B、C)が選択可能(グループの数が2つの場合、グループ A、グループ B の組み合わせのみ選択可能) —任意に選択したチャンネルのアナログ入力、温度センサ出力(S12AD2)、内部基準電圧(S12AD2)をグループ A とグループ B またはグループ A、B、C に分け、グループ単位で選択したアナログ入力を1回のみ A/D 変換 —グループ A とグループ B とグループ C は、各々の変換開始条件(同期トリガ)を選択することで異なるタイミングで変換開始可能 グループスキャンモード(グループ優先制御選択時) <ul style="list-style-type: none"> —低優先グループのスキャン中に優先グループのトリガがあった場合、低優先グループのスキャンを中断し、優先グループのスキャンを開始。優先順位は、グループ A (高) > グループ B > グループ C (低)。優先グループのスキャン終了後、低優先グループのスキャンを再実行(再スキャン)する/しないを設定可能。また再スキャンは、選択チャンネルの最初からか、A/D 変換未終了のチャンネルからかを設定可能
A/D 変換開始条件	<ul style="list-style-type: none"> ソフトウェアトリガ 同期トリガ <ul style="list-style-type: none"> —マルチファンクションタイムパルスユニット(MTU)、汎用 PWM タイマ (GPT)、8 ビットタイマ(TMR)からのトリガ 非同期トリガ <ul style="list-style-type: none"> —外部トリガ ADTRG0#(S12AD)、ADTRG1# (S12AD1)、ADTRG2# (S12AD2)端子による A/D 変換動作の開始が可能(3 ユニット個別) 	<ul style="list-style-type: none"> ソフトウェアトリガ 同期トリガ <ul style="list-style-type: none"> —マルチファンクションタイムパルスユニット(MTU)、8 ビットタイマ(TMR)、イベントリンクコントローラ(ELC)からのトリガ 非同期トリガ <ul style="list-style-type: none"> —外部トリガ ADTRG0#(S12AD)、ADTRG1# (S12AD1)、ADTRG2# (S12AD2)端子による A/D 変換動作の開始が可能(3 ユニット個別)

項目	RX24T(S12ADF)	RX66T(S12ADH)
機能	<ul style="list-style-type: none"> ● チャンネル専用サンプル&ホールド機能 (3ch : S12AD1 のみ) ● サンプリング時間可変機能 (チャンネルごとに設定可能) ● 12 ビット A/D コンバータの自己診断機能 ● A/D 変換値加算モードと平均モードが選択可能 ● アナログ入力断線検出アシスト機能(ディスチャージ機能/プリチャージ機能) ● ダブルトリガモード(A/D 変換データ二重化機能) ● A/D データレジスタオートクリア機能 ● プログラマブルゲインアンプによる入力信号増幅機能(1ch/S12AD, 3ch/S12AD1) 	<ul style="list-style-type: none"> ● チャンネル専用サンプル&ホールド機能(3チャンネル : S12AD、3チャンネル : S12AD1) (常時サンプリング設定可能) ● サンプリング時間可変機能 (チャンネルごとに設定可能) ● 12 ビット A/D コンバータの自己診断機能 ● A/D 変換値加算モードと平均モードが選択可能 ● アナログ入力断線検出アシスト機能(ディスチャージ機能/プリチャージ機能) ● ダブルトリガモード(A/D 変換データ二重化機能) ● A/D データレジスタオートクリア機能 ● コンペア機能(ウィンドウ A、ウィンドウ B) ● 各ユニットでのチャンネル変換順序を設定可能 ● プログラマブルゲインアンプによる入力信号増幅機能(ユニットごとにそれぞれ3チャンネル、シングルエンド入力または疑似差動入力を選択可能)
割り込み要因	<ul style="list-style-type: none"> ● ダブルトリガモードとグループスキャンモードを除き、1 回のスキャン終了でスキャン終了割り込み要求(S12ADI, S12ADI1, S12ADI2)が発生(3 ユニット個別) ● ダブルトリガモードの設定では、2 回のスキャン終了でスキャン終了割り込み要求(S12ADI, S12ADI1, S12ADI2)が発生(3 ユニット個別) ● グループスキャンモードの設定では、グループ A のスキャン終了でスキャン終了割り込み要求(S12ADI, S12ADI1, S12ADI2)が発生。グループ B のスキャン終了でグループ B 専用のスキャン終了割り込み要求(GBADI, GBADI1, GBADI2)が発生。グループ C のスキャン終了でグループ C 専用のスキャン終了割り込み要求(GCADI, GCADI1, GCADI2)が発生 ● グループスキャンモードでダブルトリガモード選択時は、グループ A の 2 回のスキャン終了でスキャン終了割り込み要求(S12ADI, S12ADI1, S12ADI2)が発生。グループ B とグループ C のスキャン終了で、それぞれ専用のスキャン終了割り込み要求(GBADI / GCADI, GBADI1 / GCADI1, GBADI2 / GCADI2)が発生 ● S12ADI / S12ADI1 / S12ADI2, GBADI / GBADI1 / GBADI2, GCADI / GCADI1 / GCADI2 割り込みでデータトランスファコントローラ(DTC)を起動可能 	<ul style="list-style-type: none"> ● ダブルトリガモードとグループスキャンモードを除き、1 回のスキャン終了でスキャン終了割り込み要求(S12ADI, S12ADI1, S12ADI2)が発生(3 ユニット個別) ● ダブルトリガモードの設定では、2 回のスキャン終了でスキャン終了割り込み要求(S12ADI, S12ADI1, S12ADI2)が発生(3 ユニット個別) ● グループスキャンモードの設定では、グループ A のスキャン終了でスキャン終了割り込み要求(S12ADI, S12ADI1, S12ADI2)が発生。グループ B のスキャン終了でグループ B スキャン終了割り込み要求(S12GBADI, S12GBADI1, S12GBADI2)が発生。グループ C のスキャン終了でグループ C スキャン終了割り込み要求(S12GCADI, S12GCADI1, S12GCADI2)が発生 ● グループスキャンモードでダブルトリガモード選択時は、グループ A の 2 回のスキャン終了でスキャン終了割り込み要求(S12ADI, S12ADI1, S12ADI2)が発生。グループ B とグループ C のスキャン終了で、それぞれ専用のスキャン終了割り込み要求(S12GBADI / S12GCADI, S12GBADI1 / S12GCADI1, S12GBADI2 / S12GCADI2)が発生 ● デジタルコンペア機能の比較条件成立で、コンペア割り込み要求(S12CMPAI, S12CMPAI1, S12CMPAI2, S12CMPBI, S12CMPBI1, S12CMPBI2)が発生 ● S12ADI / S12ADI1 / S12ADI2, S12GBADI / S12GBADI1 / S12GBADI2, S12GCADI / S12GCADI1 / S12GCADI2 割り込みで DMA コントローラ(DMAC)、データトランスファコントローラ(DTC)を起動可能

項目	RX24T(S12ADF)	RX66T(S12ADH)
イベントリンク機能	-	<ul style="list-style-type: none">● すべてのスキャン終了時にイベント出力● シングルスキャンモードでのコンペア機能ウィンドウの条件に応じてイベント出力● ELCからのトリガによりスキャン開始可能
消費電力低減機能	モジュールストップ状態への設定が可能	モジュールストップ状態への遷移が可能

表 2.53 12 ビット A/D コンバータのレジスタ比較

レジスタ	ビット	RX24T(S12ADF)	RX66T(S12ADH)
ADDRy	-	A/D データレジスタ y (y = 0~3, 16 : S12AD, y = 0~3, 16 : S12AD1, y = 0~11 : S12AD2)	A/D データレジスタ y (y = 0~7 : S12AD, y = 0~7 : S12AD1, y = 0~11, 16, 17 : S12AD2)
ADTSDR	-	-	A/D 温度センサデータレジスタ
ADANSA0	[S12AD.ADANSA0] ANSA000~003 (RX24T) ANSA000~ 007 (RX66T) [S12AD1.ADANSA0] ANSA000~003 (RX24T) ANSA000~ 007 (RX66T)	A/D 変換チャンネル選択ビット	A/D 変換チャンネル選択ビット
ADANSA1	[S12AD.ADANSA1] ANSA100 (RX24T) - (RX66T) [S12AD1.ADANSA1] ANSA100 (RX24T) - (RX66T) [S12AD2.ADANSA1] - (RX24T) ANSA100, 101 (RX66T)	A/D 変換チャンネル選択ビット	A/D 変換チャンネル選択ビット
ADANSB0	[S12AD.ADANSB0] ANSB000~003 (RX24T) ANSB000~ 007 (RX66T) [S12AD1.ADANSB0] ANSB000~003 (RX24T) ANSB000~ 007 (RX66T)	A/D 変換チャンネル選択ビット	A/D 変換チャンネル選択ビット
ADANSB1	[S12AD.ADANSB1] ANSB100 (RX24T) - (RX66T) [S12AD1.ADANSB1] ANSB100 (RX24T) - (RX66T) [S12AD2.ADANSB1] - (RX24T) ANSB100, 101 (RX66T)	A/D 変換チャンネル選択ビット	A/D 変換チャンネル選択ビット

レジスタ	ビット	RX24T(S12ADF)	RX66T(S12ADH)
ADANSC0	[S12AD.ADANSC0] ANSC000~003 (RX24T) ANSC000~007 (RX66T) [S12AD1.ADANSC0] ANSC000~003 (RX24T) ANSC000~007 (RX66T)	A/D 変換チャンネル選択ビット	A/D 変換チャンネル選択ビット
ADANSC1	[S12AD.ADANSC1] ANSC100 (RX24T) - (RX66T) [S12AD1.ADANSC1] ANSC100 (RX24T) - (RX66T) [S12AD2.ADANSC1] - (RX24T) ANSC100, 101 (RX66T)	A/D 変換チャンネル選択ビット	A/D 変換チャンネル選択ビット
ADSCSn	-	-	A/D チャンネル変換順序設定レジスタ n (n=0~13)
ADADS0	[S12AD.ADADS0] ADS000~003 (RX24T) ADS000~007 (RX66T) [S12AD1.ADADS0] ADS000~003 (RX24T) ADS000~007 (RX66T)	A/D 変換値加算/平均チャンネル選択ビット	A/D 変換値加算/平均チャンネル選択ビット
ADADS1	[S12AD.ADADS1] ADS100 (RX24T) - (RX66T) [S12AD1.ADADS1] ADS100 (RX24T) - (RX66T) [S12AD2.ADADS1] - (RX24T) ADS100, 101 (RX66T)	A/D 変換値加算/平均チャンネル選択ビット	A/D 変換値加算/平均チャンネル選択ビット
ADSTRGR	TRSA[5:0]	A/D 変換開始トリガ選択ビット グループスキャンモードまたはダブルトリガモードでスキャンを実行する場合は、ADCSR.TRGE ビットを“1”に設定	A/D 変換開始トリガ選択ビット グループスキャンモードまたはダブルトリガモードでスキャンを実行する場合は、ADCSR.TRGE ビットを“1”かつ ADCSR.EXTRG ビットを“0”に設定
ADEXICR	TSSAD	-	温度センサ出力A/D変換値加算/平均モード選択ビット
	TSSA	-	温度センサ出力A/D変換選択ビット
	TSSB	-	グループB温度センサ出力A/D変換選択ビット

レジスタ	ビット	RX24T(S12ADF)	RX66T(S12ADH)
ADEXICR	OCSB	-	グループB内部基準電圧A/D変換選択ビット
ADGCEXCR	-	-	A/D グループC 拡張入カコントロールレジスタ
ADSSTRn	-	A/D サンプリングステートレジスタ n (n=0~11, L, O)	A/D サンプリングステートレジスタ n (n=0~11, L, T, O)
		設定値は PCLK : ADCLK 周波数比 = 1 : 1, 2 : 1, 4 : 1, 8 : 1 の場合、5 ステート以上の値 PCLK : ADCLK 周波数比 = 1 : 2 の場合、6 ステート以上の値	設定値は 12~252 クロックの間でかつ3の倍数の値
		リセット後の初期値が異なります	
ADSHCR	SSTSH[7:0]	設定値は 4~255 ステートの間の値	設定値は12~252クロックの間の値
		リセット後の初期値が異なります	
ADSHMSR	-	-	A/D サンプル& ホールド動作モード選択レジスタ
ADDISCR	ADNDIS[4:0]	A/D 断線検出アシスト設定ビット	A/D 断線検出アシスト設定ビット
		ADNDIS[3:0] : ディスチャージ / プリチャージ期間 設定値は0000b, 0001b以外。	ADNDIS[3:0] : ディスチャージ / プリチャージ期間を ADCLK のクロック数で指定 設定値は以下のいずれか。 b3 b0 0 0 0 0 : チャージなし(断線検出アシスト機能無効) 0 0 1 1 : チャージ期間 3 クロック 0 1 1 0 : チャージ期間 6 クロック 1 0 0 1 : チャージ期間 9 クロック 1 1 0 0 : チャージ期間 12 クロック 1 1 1 1 : チャージ期間 15 クロック
ADELCCR	-	-	A/D イベントリンクコントロールレジスタ

レジスタ	ビット	RX24T(S12ADF)	RX66T(S12ADH)
ADPGACR [S12AD. ADPGACR]	b0	“1”としてください	(P000CR[3:0]) P000アンプコントロールビット
	b1	(P000SEL1) PGA P000 用アンプ経由イネーブルビット	
	b2	(P000ENAMP) PGA P000 用アンプイネーブルビット	
	b3	“1”としてください	(P001CR[3:0]) P001アンプコントロールビット
	b4		
	b5	“0”としてください	
	b6		(P002CR[3:0]) P002アンプコントロールビット
	b7	“1”としてください	
	b8		
	b9	“0”としてください	“0”としてください
	b10		
	b11	“1”としてください	
	b12		(P100CR[3:0]) P100アンプコントロールビット
	b13	“0”としてください	
	b14		
b15	“1”としてください	(P101CR[3:0]) P101アンプコントロールビット	
ADPGACR [S12AD1. ADPGACR]	b0		“1”としてください
	b1		(P100SEL1) PGA P100 用アンプ経由イネーブルビット
	b2	(P100ENAMP) PGA P100 用アンプイネーブルビット	
	b3	“1”としてください	(P102CR[3:0]) P102アンプコントロールビット
	b4		
	b5	(P101SEL1) PGA P101 用アンプ経由イネーブルビット	
	b6	(P101ENAMP) PGA P101 用アンプイネーブルビット	“0”としてください
	b7	“1”としてください	
	b8		
	b9	(P102SEL1) PGA P102 用アンプ経由イネーブルビット	(P101CR[3:0]) P101アンプコントロールビット
	b10	(P102ENAMP) PGA P102 用アンプイネーブルビット	
	b11	“1”としてください	
	b12		“0”としてください
	b13	“0”としてください	
	b14		
b15	“1”としてください		

レジスタ	ビット	RX24T(S12ADF)	RX66T(S12ADH)
ADPGAGS0 [S12AD. ADPGAGS0]	P000GAIN[3:0]	PGA P000 ゲイン設定ビット b3 b0 0 0 0 0 : × 2.000 0 0 0 1 : × 2.500 0 1 0 0 : × 3.077 0 1 1 0 : × 3.636 0 1 1 1 : × 4.000 1 0 0 0 : × 4.444 上記以外は設定しないでください	P000アンプゲイン設定ビット 疑似差動入力が無効 (ADPGADCR0.PxDENビット=0)の場合 b3 b0 0 0 0 0 : × 2.000 0 0 0 1 : × 2.500 0 0 1 1 : × 3.077 0 1 0 1 : × 3.636 0 1 1 0 : × 4.000 0 1 1 1 : × 4.444 1 0 0 0 : × 5.000 1 0 1 0 : × 6.667 1 0 1 1 : × 8.000 1 1 0 0 : × 10.000 1 1 0 1 : × 13.333 1 1 1 0 : × 20.000 上記以外は設定しないでください 疑似差動入力の有効 (ADPGADCR0.PxDENビット=1かつADPGACR.PxCR[2]ビット=1)の場合 b3 b0 0 0 0 1 : × 1.500 1 0 0 0 : × 4.000 1 0 1 1 : × 7.000 1 1 0 1 : × 12.333 上記以外は設定しないでください
	P001GAIN[3:0]	-	P001アンプゲイン設定ビット
	P002GAIN[3:0]	-	P002アンプゲイン設定ビット

レジスタ	ビット	RX24T(S12ADF)	RX66T(S12ADH)
ADPGAGS0 [S12AD1. ADPGAGS0]	P100GAIN[3:0]	PGA P100 ゲイン設定ビット b3 b0 0 0 0 0 : × 2.000 0 0 0 1 : × 2.500 0 1 0 0 : × 3.077 0 1 1 0 : × 3.636 0 1 1 1 : × 4.000 1 0 0 0 : × 4.444 上記以外は設定しないでください	P100アンプゲイン設定ビット 疑似差動入力が無効 (ADPGADCR0.PxDENビット=0)の場合 b3 b0 0 0 0 0 : × 2.000 0 0 0 1 : × 2.500 0 0 1 1 : × 3.077 0 1 0 1 : × 3.636 0 1 1 0 : × 4.000 0 1 1 1 : × 4.444 1 0 0 0 : × 5.000 1 0 1 0 : × 6.667 1 0 1 1 : × 8.000 1 1 0 0 : × 10.000 1 1 0 1 : × 13.333 1 1 1 0 : × 20.000 上記以外は設定しないでください 疑似差動入力の有効 (ADPGADCR0.PxDENビット=1かつADPGACR.PxCR[2]ビット=1)の場合 b3 b0 0 0 0 1 : × 1.500 1 0 0 0 : × 4.000 1 0 1 1 : × 7.000 1 1 0 1 : × 12.333 上記以外は設定しないでください

レジスタ	ビット	RX24T(S12ADF)	RX66T(S12ADH)
ADPGAGS0 [S12AD1. ADPGAGS0]	P101GAIN[3:0]	PGA P101 ゲイン設定ビット b3 b0 0 0 0 0 : × 2.000 0 0 0 1 : × 2.500 0 1 0 0 : × 3.077 0 1 1 0 : × 3.636 0 1 1 1 : × 4.000 1 0 0 0 : × 4.444 上記以外は設定しないでください	P101アンプゲイン設定ビット 疑似差動入力が無効 (ADPGADCR0.PxDENビット=0)の場合 b3 b0 0 0 0 0 : × 2.000 0 0 0 1 : × 2.500 0 0 1 1 : × 3.077 0 1 0 1 : × 3.636 0 1 1 0 : × 4.000 0 1 1 1 : × 4.444 1 0 0 0 : × 5.000 1 0 1 0 : × 6.667 1 0 1 1 : × 8.000 1 1 0 0 : × 10.000 1 1 0 1 : × 13.333 1 1 1 0 : × 20.000 上記以外は設定しないでください 疑似差動入力の有効 (ADPGADCR0.PxDENビット=1かつADPGACR.PxCR[2]ビット=1)の場合 b3 b0 0 0 0 1 : × 1.500 1 0 0 0 : × 4.000 1 0 1 1 : × 7.000 1 1 0 1 : × 12.333 上記以外は設定しないでください

レジスタ	ビット	RX24T(S12ADF)	RX66T(S12ADH)
ADPGAGS0 [S12AD1. ADPGAGS0]	P102GAIN[3:0]	PGA P102 ゲイン設定ビット b3 b0 0 0 0 0 : × 2.000 0 0 0 1 : × 2.500 0 1 0 0 : × 3.077 0 1 1 0 : × 3.636 0 1 1 1 : × 4.000 1 0 0 0 : × 4.444 上記以外は設定しないでください	P102アンプゲイン設定ビット 疑似差動入力が無効 (ADPGADCR0.PxDENビット=0)の場合 b3 b0 0 0 0 0 : × 2.000 0 0 0 1 : × 2.500 0 0 1 1 : × 3.077 0 1 0 1 : × 3.636 0 1 1 0 : × 4.000 0 1 1 1 : × 4.444 1 0 0 0 : × 5.000 1 0 1 0 : × 6.667 1 0 1 1 : × 8.000 1 1 0 0 : × 10.000 1 1 0 1 : × 13.333 1 1 1 0 : × 20.000 上記以外は設定しないでください 疑似差動入力の有効 (ADPGADCR0.PxDENビット=1かつADPGACR.PxCR[2]ビット=1)の場合 b3 b0 0 0 0 1 : × 1.500 1 0 0 0 : × 4.000 1 0 1 1 : × 7.000 1 1 0 1 : × 12.333 上記以外は設定しないでください
ADCMPCR	-	-	A/D コンペア機能コントロールレジスタ
ADCMANSR0	-	-	A/D コンペア機能ウィンドウ A チャンネル選択レジスタ 0
ADCMANSR1	-	-	A/D コンペア機能ウィンドウ A チャンネル選択レジスタ 1
ADCMANSER	-	-	A/D コンペア機能ウィンドウ A 拡張入力選択レジスタ
ADCMPLR0	-	-	A/D コンペア機能ウィンドウ A 比較条件設定レジスタ 0
ADCMPLR1	-	-	A/D コンペア機能ウィンドウ A 比較条件設定レジスタ 1
ADCMPLER	-	-	A/D コンペア機能ウィンドウ A 拡張入力比較条件設定レジスタ

レジスタ	ビット	RX24T(S12ADF)	RX66T(S12ADH)
ADCMPDR0	-	-	A/D コンペア機能ウィンドウ A 下位側レベル設定レジスタ
ADCMPDR1	-	-	A/D コンペア機能ウィンドウ A 上位側レベル設定レジスタ
ADCMPSR0	-	-	A/D コンペア機能ウィンドウ A チャンネルステータスレジスタ 0
ADCMPSR1	-	-	A/D コンペア機能ウィンドウ A チャンネルステータスレジスタ 1
ADCMPSER	-	-	A/D コンペア機能ウィンドウ A 拡張入力チャンネルステータス レジスタ
ADWINMON	-	-	A/Dコンペア機能ウィンドウ A/B ステータスマニタレジスタ
ADCMPBNSR	-	-	A/D コンペア機能ウィンドウ B チャンネル選択レジスタ
ADWINLLB	-	-	A/D コンペア機能ウィンドウ B 下位側レベル設定レジスタ
ADWINULB	-	-	A/D コンペア機能ウィンドウ B 上位側レベル設定レジスタ
ADCMPBSR	-	-	A/D コンペア機能ウィンドウ B チャンネルステータスレジスタ
ADPGADCR0	-	-	A/D プログラマブルゲイン アンプ差動入力コントロール レジスタ
ADVMONCR	-	-	A/D 内部基準電圧モニタ回路 許可レジスタ
ADVMONO	-	-	A/D 内部基準電圧モニタ回路 出力許可レジスタ

2.26 D/A コンバータ

表 2.54 に D/A コンバータの概要比較を、表 2.55 に D/A コンバータのレジスタ比較を示します。

表 2.54 D/A コンバータの概要比較

項目	RX24T(DA, DAa)	RX66T(R12DAb)
分解能	8 ビット	12 ビット
出力チャンネル	1 チャンネル(チップバージョン A) 2 チャンネル(チップバージョン B)	2 チャンネル
アナログモジュールの 干渉対策	<ul style="list-style-type: none"> D/A 変換と A/D 変換の干渉対策 12 ビット A/D コンバータ (ユニット 2) が出力する 12 ビット A/D コンバータ同期 D/A 変換許可信号により、D/A 変換データの更新タイミングを制御する。 これにより、8 ビット D/A コンバータのラッシュカレント発生タイミングを許可信号で制御し、干渉による A/D 変換精度劣化を低減する。 	<ul style="list-style-type: none"> D/A 変換と A/D 変換の干渉対策 12 ビット A/D コンバータ (ユニット 2) が出力する 12 ビット A/D コンバータ同期 D/A 変換許可信号により、D/A 変換データの更新タイミングを制御する。 これにより、12 ビット D/A コンバータのラッシュカレント発生タイミングを許可信号で制御し、干渉による A/D 変換精度劣化を低減する。
消費電力低減機能	モジュールストップ状態への遷移が可能	モジュールストップ状態への遷移が可能
イベントリンク機能 (入力)	-	イベント信号の入力により、 チャンネル 0 の D/A 変換を開始可能
出力先切り替え	-	外部端子への出力と、コンパレータ C への出力を独立して制御可能

表 2.55 D/A コンバータのレジスタ比較

レジスタ	ビット	RX24T(DA, DAa)	RX66T(R12DAb)
DACR	DAE	-	D/A許可ビット
DADSELR	-	-	D/A出力先選択レジスタ

2.27 コンパレータ C

表 2.56 にコンパレータ C の概要比較を、表 2.57 にコンパレータ C のレジスタ比較を示します。

表 2.56 コンパレータ C の概要比較

項目	RX24T(CMPC)	RX66T(CMPC)
チャンネル数	4 チャンネル (コンパレータ C0~コンパレータ C3)	6 チャンネル (コンパレータ C0~コンパレータ C5)
アナログ入力電圧	CMPCnm 端子(n = チャンネル番号、m = 0~3) への入力電圧	CMPCnm 端子(n = チャンネル番号、m = 0~3) からの入力電圧
リファレンス入力電圧	<p>【チップバージョン A の場合】 CVREFC0、CVREFC1 端子への入力電圧または内蔵 D/A コンバータ 0 の出力電圧</p> <p>【チップバージョン B の場合】 内蔵 D/A コンバータ 0 出力電圧または内蔵 D/A コンバータ 1 出力電圧</p>	<p>内蔵 D/A コンバータ 0 の出力電圧、内蔵 D/A コンバータ 1 出力電圧、CVREFC0 端子からの入力電圧、または CVREFC1 端子からの入力電圧</p> <p>内蔵 D/A コンバータ 0 の出力電圧、内蔵 D/A コンバータ 1 出力電圧、CVREFC0 端子からの入力電圧、または CVREFC1 端子からの入力電圧</p>
比較結果	比較結果を外部出力可能	比較結果を外部出力可能
デジタルフィルタ機能	<ul style="list-style-type: none"> 3 種類のサンプリング周期の選択可能 フィルタ未使用も可能 ノイズフィルタを通した信号から割り込み要求出力、POE 要因出力の生成、GPT 内部トリガ要因出力の生成、およびレジスタを介して比較結果を読み出し可能 	<ul style="list-style-type: none"> 3 種類のサンプリング周期の選択可能 フィルタ未使用も可能 ノイズフィルタを通した信号から割り込み要求出力、ELC へのイベント出力の生成、POE 要因出力の生成、およびレジスタを介して比較結果を読み出し可能
割り込み要求	<ul style="list-style-type: none"> 比較結果の有効エッジを検出して割り込み要求を発生 比較結果の立ち上がりエッジ/立ち下がりエッジ/両エッジを選択可能 	<ul style="list-style-type: none"> 比較結果の有効エッジを検出して割り込み要求を発生 有効エッジは、比較結果の立ち上がりエッジ/立ち下がりエッジ/両エッジから選択可能
消費電力低減機能	モジュールストップ状態への遷移が可能	モジュールストップ状態への遷移が可能
12 ビット A/D コンバータがモジュールストップ中の注意点	<p>プログラマブルゲインアンプ(PGA)と 12 ビット A/D コンバータは同じモジュールストップ信号で制御されているので、以下の PGA 出力の比較は不可。</p> <ul style="list-style-type: none"> AN000 端子 PGA 出力 AN100 端子 PGA 出力 AN101 端子 PGA 出力 AN102 端子 PGA 出力 <p>以下のアナログ端子は直接コンパレータに接続されているので、比較は可能。</p> <ul style="list-style-type: none"> AN000 端子 AN100 端子 AN101 端子 AN102 端子 	<p>プログラマブルゲインアンプ(PGA)と 12 ビット A/D コンバータは同じモジュールストップ信号で制御されているので、以下の PGA 出力の比較は不可。</p> <ul style="list-style-type: none"> AN000 端子 PGA 出力 AN001 端子 PGA 出力 AN002 端子 PGA 出力 AN100 端子 PGA 出力 AN101 端子 PGA 出力 AN102 端子 PGA 出力 <p>以下のアナログ端子の比較は不可。</p> <ul style="list-style-type: none"> AN000 端子 AN001 端子 AN002 端子 AN100 端子 AN101 端子 AN102 端子

表 2.57 コンパレータ C のレジスタ比較

レジスタ	ビット	RX24T(CMPC)	RX66T(CMPC)
CMPSEL0	CMPSEL[3:0]	<p>コンパレータ入力切り替えビット</p> <ul style="list-style-type: none"> コンパレータ C0 の場合 b3 b0 0 0 0 0 : 入力なし 0 0 0 1 : CMPC00 を選択 0 0 1 0 : CMPC01 を選択 0 1 0 0 : CMPC02 を選択 1 0 0 0 : CMPC03 を選択 上記以外は設定しないでください コンパレータ C1 の場合 b3 b0 0 0 0 0 : 入力なし 0 0 0 1 : CMPC10 を選択 0 0 1 0 : CMPC11 を選択 0 1 0 0 : CMPC12 を選択 1 0 0 0 : CMPC13 を選択 上記以外は設定しないでください コンパレータ C2 の場合 b3 b0 0 0 0 0 : 入力なし 0 0 0 1 : CMPC20 を選択 0 0 1 0 : CMPC21 を選択 0 1 0 0 : CMPC22 を選択 1 0 0 0 : CMPC23 を選択 上記以外は設定しないでください コンパレータ C3 の場合 b3 b0 0 0 0 0 : 入力なし 0 0 0 1 : CMPC30 を選択 0 0 1 0 : CMPC31 を選択 0 1 0 0 : CMPC32 を選択 1 0 0 0 : CMPC33 を選択 上記以外は設定しないでください 	<p>コンパレータ入力切り替えビット</p> <ul style="list-style-type: none"> コンパレータ C0 の場合 b3 b0 0 0 0 0 : 入力なし 0 0 0 1 : CMPC00 を選択 0 0 1 0 : CMPC01 を選択 0 1 0 0 : CMPC02 を選択 1 0 0 0 : CMPC03 を選択 上記以外は設定しないでください コンパレータ C1 の場合 b3 b0 0 0 0 0 : 入力なし 0 0 0 1 : CMPC10 を選択 0 0 1 0 : CMPC11 を選択 0 1 0 0 : CMPC12 を選択 1 0 0 0 : CMPC13 を選択 上記以外は設定しないでください コンパレータ C2 の場合 b3 b0 0 0 0 0 : 入力なし 0 0 0 1 : CMPC20 を選択 0 0 1 0 : CMPC21 を選択 0 1 0 0 : CMPC22 を選択 1 0 0 0 : CMPC23 を選択 上記以外は設定しないでください コンパレータ C3 の場合 b3 b0 0 0 0 0 : 入力なし 0 0 0 1 : CMPC30 を選択 0 0 1 0 : CMPC31 を選択 0 1 0 0 : CMPC32 を選択 1 0 0 0 : CMPC33 を選択 上記以外は設定しないでください コンパレータ C4 の場合 b3 b0 0 0 0 0 : 入力なし 0 0 0 1 : CMPC40 を選択 0 0 1 0 : CMPC41 を選択 0 1 0 0 : CMPC42 を選択 1 0 0 0 : CMPC43 を選択 上記以外は設定しないでください コンパレータ C5 の場合 b3 b0 0 0 0 0 : 入力なし 0 0 0 1 : CMPC50 を選択 0 0 1 0 : CMPC51 を選択 0 1 0 0 : CMPC52 を選択 1 0 0 0 : CMPC53 を選択 上記以外は設定しないでください

レジスタ	ビット	RX24T(CMPC)	RX66T(CMPC)
CMPSEL1	CVRS[1:0](RX24T) CVRS[3:0](RX66T)	<p>リファレンス入力電圧選択ビット</p> <p>【チップバージョンAの場合】</p> <ul style="list-style-type: none"> コンパレータ C0 の場合 <ul style="list-style-type: none"> b1 b0 00: 入力なし 01: リファレンス入力電圧に CVREFC0 入力を選択 10: リファレンス入力電圧に内蔵 D/A コンバータ 0 の出力を選択 <p>上記以外は設定しないでください</p> <ul style="list-style-type: none"> コンパレータ C1~C3 の場合 <ul style="list-style-type: none"> b1 b0 00: 入力なし 01: リファレンス入力電圧に CVREFC1 入力を選択 10: リファレンス入力電圧に内蔵 D/A コンバータ 0 の出力を選択 <p>上記以外は設定しないでください</p> <p>【チップバージョンBの場合】</p> <ul style="list-style-type: none"> b1 b0 00: 入力なし 01: リファレンス入力電圧に内蔵 D/A コンバータ 1 の出力を選択 10: リファレンス入力電圧に内蔵 D/A コンバータ 0 の出力を選択 <p>上記以外は設定しないでください</p>	<p>リファレンス入力電圧選択ビット</p> <p>b3 b0</p> <p>0000: 入力なし</p> <p>0001: リファレンス入力電圧に内蔵 D/A コンバータ 1 の出力を選択</p> <p>0010: リファレンス入力電圧に内蔵 D/A コンバータ 0 の出力を選択</p> <p>0100: リファレンス入力電圧に CVREFC1 入力を選択</p> <p>1000: リファレンス入力電圧に CVREFC0 入力を選択</p> <p>上記以外は設定しないでください</p> <p>b3 b0</p> <p>0000: 入力なし</p> <p>0001: リファレンス入力電圧に内蔵 D/A コンバータ 1 の出力を選択</p> <p>0010: リファレンス入力電圧に内蔵 D/A コンバータ 0 の出力を選択</p> <p>0100: リファレンス入力電圧に CVREFC1 入力を選択</p> <p>1000: リファレンス入力電圧に CVREFC0 入力を選択</p> <p>上記以外は設定しないでください</p> <p>b3 b0</p> <p>0000: 入力なし</p> <p>0001: リファレンス入力電圧に内蔵 D/A コンバータ 1 の出力を選択</p> <p>0010: リファレンス入力電圧に内蔵 D/A コンバータ 0 の出力を選択</p> <p>0100: リファレンス入力電圧に CVREFC1 入力を選択</p> <p>1000: リファレンス入力電圧に CVREFC0 入力を選択</p> <p>上記以外は設定しないでください</p>

2.28 データ演算回路

表 2.58 にデータ演算回路の概要比較を示します。

表 2.58 データ演算回路の概要比較

項目	RX24T(DOC)	RX66T(DOC)
データ演算機能	16 ビットデータの比較、加算、または減算	16 ビットデータの比較、加算、または減算
消費電力低減機能	モジュールストップ状態への設定が可能	モジュールストップ状態への設定が可能
割り込み	<ul style="list-style-type: none"> データ比較の結果が一致または不一致のとき データ加算の結果が"FFFFh"より大きくなったとき データ減算の結果が"0000h"より小さくなったとき 	<ul style="list-style-type: none"> データ比較の結果が一致または不一致のとき データ加算の結果が"FFFFh"より大きくなったとき データ減算の結果が"0000h"より小さくなったとき
イベントリンク機能(出力)	-	<ul style="list-style-type: none"> データ比較の結果が一致または不一致のとき データ加算の結果が"FFFFh"より大きくなったとき データ減算の結果が"0000h"より小さくなったとき

2.29 RAM

表 2.59 に RAM の概要比較を、表 2.60 に RAM のレジスタ比較を示します。

表 2.59 RAM の概要比較

項目	RX24T(RAM)	RX66T	
		ECC 誤り訂正機能なし (RAM)	ECC 誤り訂正機能あり (ECCRAM)
容量	<ul style="list-style-type: none"> 32K バイト 16K バイト 	<ul style="list-style-type: none"> 64K バイト 128K バイト 	<ul style="list-style-type: none"> 16K バイト
メモリバス	メモリバス 1	メモリバス 1	メモリバス 3
アクセス	<ul style="list-style-type: none"> 読み出し、書き込みともに 1 サイクルで動作 RAM 有効/無効選択可能 	<ul style="list-style-type: none"> リード/ライトともに 1 サイクルで動作 RAM 有効/無効選択可能 	<ul style="list-style-type: none"> ECC 機能有効/無効選択可能 <p>【MEMWAIT = 0 を設定したとき】</p> <ul style="list-style-type: none"> ECC 機能無効の場合 —リード/ライトともに 2 サイクルで動作 ECC 機能有効の場合(エラーなしのとき) —リード/ライトともに 2 サイクルで動作 ECC 機能有効の場合(エラーありのとき) —リード /ライトともに 3 サイクルで動作 <p>【MEMWAIT = 1 を設定したとき】</p> <ul style="list-style-type: none"> ECC 機能無効の場合 —リード/ライトともに 3 サイクルで動作 ECC 機能有効の場合(エラーなしのとき) —リードは 3 サイクル、ライトは 4 サイクルで動作 ECC 機能有効の場合(エラー発生時) —リード/ライトともに 5 サイクルで動作
アドレス	<ul style="list-style-type: none"> 0000 0000h~0000 7FFFh (32K バイト) 0000 0000h~0000 3FFFh (16K バイト) 	<ul style="list-style-type: none"> RAM 容量が 64K バイトの場合 —0000 0000h~0000 FFFFh RAM 容量が 128K バイトの場合 —0000 0000h~0001 FFFFh 	00FF C000h~00FF FFFFh

項目	RX24T(RAM)	RX66T	
		ECC 誤り訂正機能なし (RAM)	ECC 誤り訂正機能あり (ECCRAM)
データ保持機能	-	ディープソフトウェアスタンバイモード時のデータ保持機能なし	
消費電力低減機能	RAM0 をモジュールストップ状態への設定が可能	RAM、ECCRAM 個別にモジュールストップ状態への遷移が可能	
エラーチェック機能	-	<ul style="list-style-type: none"> 1 ビット誤り検出 エラー発生時、ノンマスクブル割り込み、または割り込みを発生 	<ul style="list-style-type: none"> ECC 誤り訂正機能 —1 ビット誤り訂正、2 ビット誤り検出 エラー発生時、ノンマスクブル割り込み、または割り込みを発生

表 2.60 RAM のレジスタ比較

レジスタ	ビット	RX24T(RAM)	RX66T(RAM,ECCRAM)
ECCRAMMODE	-	-	ECCRAM 動作モード制御レジスタ
ECCRAM2STS	-	-	ECCRAM 2 ビットエラーステータスレジスタ
ECCRAM1STSEN	-	-	ECCRAM 1 ビットエラー情報更新許可レジスタ
ECCRAM1STS	-	-	ECCRAM 1 ビットエラーステータスレジスタ
ECCRAMPRCR	-	-	ECCRAM プロテクトレジスタ
ECCRAM2ECAD	-	-	ECCRAM 2 ビットエラーアドレスキャプチャレジスタ
ECCRAM1ECAD	-	-	ECCRAM 1 ビットエラーアドレスキャプチャレジスタ
ECCRAMPRCR2	-	-	ECCRAM プロテクトレジスタ2
ECCRAMETST	-	-	ECCRAM テスト制御レジスタ
RAMMODE	-	-	RAM 動作モード制御レジスタ
RAMSTS	-	-	RAM エラーステータスレジスタ
RAMECAD	-	-	RAM エラーアドレスキャプチャレジスタ
RAMPRCR	-	-	RAM プロテクトレジスタ

2.30 フラッシュメモリ

表 2.61 にフラッシュメモリの概要比較を、表 2.62 にフラッシュメモリのレジスタ比較を示します。

表 2.61 フラッシュメモリの概要比較

項目	RX24T		RX66T	
	ROM	E2 データフラッシュ	コード フラッシュメモリ	データ フラッシュメモリ
メモリ空間	<ul style="list-style-type: none"> ユーザ領域：512K バイト/384K バイト/256K バイト/128K バイト 	データ領域：8K バイト	<ul style="list-style-type: none"> ユーザ領域：1M バイト/512K バイト/256K バイト ユーザブート領域：32K バイト 	データ領域：32K バイト
ROM キャッシュ	<ul style="list-style-type: none"> 容量：2K バイト 		<ul style="list-style-type: none"> 容量：8K バイト マッピング方式：ダイレクトマップ ラインサイズ：16 バイト 	-
リード サイクル	ICLK \leq 32MHz 時 ROM のウェイトサイ クルなし、 ICLK $>$ 32MHz 時 ROM のウェイトサイ クルあり	-	<ul style="list-style-type: none"> ROM キャッシュ動作許可時： キャッシュヒット時、1 サイクル キャッシュミス時、 —ICLK\leq120MHz のとき、1~2 サイクル —ICLK$>$120MHz のとき、2~3 サイクル ROM キャッシュ動作禁止時： —ICLK\leq120MHz のとき、1 サイクル —ICLK$>$120MHz のとき、2 サイクル 	ワード、バイトアクセス時には FCLK 8 サイクルでのリード
イレーズ後の 値	FFh	FFh	FFh	不定値
割り込み	ソフトウェアコマンド処理の完了、または強制停止処理の完了により割り込み(FRDYI)が発生		<ul style="list-style-type: none"> FACI コマンドの実行の完了によりフラッシュレディ割り込み要求(FRDYI)が発生 フラッシュシーケンサがコマンドロック状態に遷移したことによる割り込み、またはコードフラッシュメモリアccessエラー割り込み(FIFERR)が発生 	<ul style="list-style-type: none"> FACI コマンドの実行の完了によりフラッシュレディ割り込み要求(FRDYI)が発生 フラッシュシーケンサがコマンドロック状態に遷移したことによる割り込み、またはデータフラッシュメモリアccessエラー割り込み(FIFERR)が発生

項目	RX24T		RX66T	
	ROM	E2 データフラッシュ	コード フラッシュメモリ	データ フラッシュメモリ
プログラム/ イレース方式	ソフトウェアコマンドによる書き換え <ul style="list-style-type: none"> 以下のソフトウェアコマンドを実装 <ul style="list-style-type: none"> プログラム、ブランクチェック、ブロックイレース、全ブロックイレース エクストラ領域のプログラム用に以下のコマンドを実装 <ul style="list-style-type: none"> スタートアップ領域情報プログラム アクセスウィンドウ情報プログラム 		<ul style="list-style-type: none"> フラッシュメモリの書き換えを行う専用のシーケンサ(FCU)を内蔵 FACI コマンド発行領域(007E 0000h)に設定した FACI コマンドで、コードフラッシュメモリ/データフラッシュメモリのプログラム/イレースが可能 フラッシュメモリプログラムによるシリアルインタフェース通信を介したプログラム/イレース(シリアルプログラミング) ユーザプログラムによるフラッシュメモリのプログラム/イレース(セルフプログラミング) 	
セキュリティ機能	フラッシュメモリの不正改ざん/不正リードを防止		フラッシュメモリの不正改ざん/不正リードを防止	
プロテクション機能	フラッシュメモリの誤書き換えを防止		フラッシュメモリの誤書き換えを防止	
Trusted Memory (TM)機能	-		コードフラッシュメモリのブロック 8, 9 に対する不正リードを防止	
BGO(バックグラウンドオペレーション)機能	<ul style="list-style-type: none"> E2 データフラッシュの書き換え中に、ROM 上に配置されたプログラムを実行可能 		<ul style="list-style-type: none"> データ領域プログラム/イレース中のユーザ領域リードが可能 	
プログラム/ イレース単位	<ul style="list-style-type: none"> ユーザ領域の書き込み単位：8 バイト ユーザ領域の消去単位：ブロック単位 	<ul style="list-style-type: none"> データ領域の書き込み単位：1 バイト データ領域の消去単位：ブロック単位 	<ul style="list-style-type: none"> ユーザ領域およびユーザブート領域へのプログラム：256 バイト ユーザ領域のイレース：ブロック単位 	<ul style="list-style-type: none"> データ領域へのプログラム：4 バイト データ領域のイレース：ブロック単位
その他の機能	-		セルフプログラミング中の割り込み受け付け可能	

項目	RX24T		RX66T	
	ROM	E2 データフラッシュ	コード フラッシュメモリ	データ フラッシュメモリ
オンボードプログラミング (シリアルプログラミング/ セルフプログラミング)	<ul style="list-style-type: none"> ブートモード (SCI インタフェース) <ul style="list-style-type: none"> —調歩同期式シリアルインターフェース (SCI1)を使用 —通信速度は自動調整 —ユーザ領域とデータ領域を書き換え可能 ブートモード (FINE インタフェース) <ul style="list-style-type: none"> —FINE を使用 —ユーザ領域とデータ領域を書き換え可能 セルフプログラミング (シングルチップモード) <ul style="list-style-type: none"> —ユーザプログラム内のフラッシュ書き換えルーチンによるユーザ領域とデータ領域の書き換えが可能 		<ul style="list-style-type: none"> ブートモード (SCI インタフェース) によるプログラム/イレーズ <ul style="list-style-type: none"> —調歩同期式シリアルインターフェース (SCI1)を使用 —通信速度は自動調整 —ユーザブート領域もプログラム/イレーズ可能 ブートモード (FINE インタフェース) によるプログラム/イレーズ <ul style="list-style-type: none"> —FINE を使用 ブートモード (USB インタフェース) によるプログラム/イレーズ <ul style="list-style-type: none"> —USBb を使用 —特別なハードウェアが不要で、PC と直結可能 ユーザブートモードによるプログラム/イレーズ <ul style="list-style-type: none"> —ユーザ独自のブートプログラムを作成可能 セルフプログラミングによるプログラム/イレーズ <ul style="list-style-type: none"> —システムをリセットすることなくユーザ領域/データ領域のプログラム/イレーズが可能 	
オフボードプログラミング (パラレルプログラムによるプログラム/イレーズ)	本 MCU に対応したフラッシュプログラマ(シリアルプログラマ、パラレルプログラマ)を使用して、ユーザ領域とデータ領域の書き換えが可能		パラレルプログラマを使用して、ユーザ領域/ユーザブート領域のプログラム/イレーズが可能	パラレルプログラマを使用したデータ領域のプログラム/イレーズはできません
ユニーク ID	本 MCU 個体ごとの 16 バイト長の ID コード		本 MCU 個体ごとの 12 バイト長の ID コード	

表 2.62 フラッシュメモリのレジスタ比較

レジスタ	ビット	RX24T	RX66T
DFLCTL	-	E2 データフラッシュ制御レジスタ	-
FENTRYR	FENTRY0(RX24T) FENTRYC(RX66T)	ROM P/E モードエントリビット 0	コードフラッシュメモリ P/E モード エントリビット
	FEKEY[7:0](RX24T) KEY[7:0](RX66T)	キーコード	キーコードビット
FPR	-	プロテクト解除レジスタ	-
FPSR	-	プロテクト解除ステータスレジスタ	-
FPMCR	-	フラッシュ P/E モード制御レジスタ	-
FISR	-	フラッシュ初期設定レジスタ	-
FRESETR	-	フラッシュリセットレジスタ	-
FASR	-	フラッシュ領域選択レジスタ	-
FCR	-	フラッシュ制御レジスタ	-
FEXCR	-	フラッシュエクストラ領域制御レジスタ	-
FSARH	-	フラッシュ処理開始アドレスレジスタ H	-
FSARL	-	フラッシュ処理開始アドレスレジスタ L	-
FEARH	-	フラッシュ処理終了アドレスレジスタ H	-
FEARL	-	フラッシュ処理終了アドレスレジスタ L	-
FWBn	-	フラッシュライトバッファ n レジスタ (n = 0~3)	-
FSTATR0 (RX24T) FSTATR (RX66T)	ERERR (RX24T) ERSERR (RX66T)	イレーズエラーフラグ(b0)	イレーズエラーフラグ(b13)
	PRGERR	プログラムエラーフラグ(b1)	プログラムエラーフラグ(b12)
	BCERR	ブランクチェックエラーフラグ	-
	ILGLERR	イリーガルコマンドエラーフラグ (b4)	イリーガルコマンドエラーフラグ (b14)
	EILGLERR	エクストラ領域イリーガルコマンド エラーフラグ	-
	FLWEERR	-	フラッシュライトイレーズプロテクト エラーフラグ
	PRGSPD	-	プログラムサスペンドステータスフラ グ
	ERSSPD	-	イレーズサスペンドステータスフラ グ
	DBFULL	-	データバッファフルフラグ
	SUSRDY	-	サスペンドレディフラグ
	FRDY	-	フラッシュレディフラグ
FSTATR1	-	フラッシュステータスレジスタ 1	-
FEAMH	-	フラッシュエラーアドレスモニタレ ジスタ H	-
FEAML	-	フラッシュエラーアドレスモニタレ ジスタ L	-
FSCMR	-	フラッシュスタートアップ設定モニ タレジスタ	-
FAWSMR	-	フラッシュアクセスウィンドウ開始 アドレスモニタレジスタ	-

レジスタ	ビット	RX24T	RX66T
FAWEMR	-	フラッシュアクセスウィンドウ終了 アドレスモニタレジスタ	-
UIDRn	-	ユニーク ID レジスタ n (n = 0~3)	ユニーク ID レジスタ n (n = 0~2)
NCRGn	-	-	ノンキャッシュ領域 n アドレスレジスタ (n = 0, 1)
NCRCn	-	-	ノンキャッシュ領域 n 設定レ ジスタ (n = 0, 1)
FWEPROR	-	-	フラッシュ P/E プロテクトレジ スタ
FASTAT	-	-	フラッシュアクセスステータスレ ジスタ
FAEINT	-	-	フラッシュアクセスエラー割り込み 許可レジスタ
FRDYIE	-	-	フラッシュレディ割り込み許可レ ジスタ
FSADDR	-	-	FACI コマンド処理開始アドレスレ ジスタ
FEADDR	-	-	FACI コマンド処理終了アドレスレ ジスタ
FPROTR	-	-	フラッシュプロテクトレジスタ
FSUINTR	-	-	フラッシュシーケンサ設定初期化レ ジスタ
FLKSTAT	-	-	ロックビットステータスレジスタ
FCMDR	-	-	FACI コマンドレジスタ
FPESTAT	-	-	フラッシュ P/E ステータスレジ スタ
FBCCNT	-	-	データフラッシュブランクチェック 制御レジスタ
FBCSTAT	-	-	データフラッシュブランクチェック ステータスレジスタ
FPSADDR	-	-	データフラッシュ書き込み開始アド レスレジスタ
FCPSR	-	-	フラッシュシーケンサ処理切り替え レジスタ
FPCRAR	-	-	フラッシュシーケンサ処理クロック 周波数通知レジスタ

3. 端子機能の比較

以下に端子機能の比較、および電源、クロック、システム制御端子の比較を示します。いずれかのグループにしか存在しない項目は青字に、両方のグループに存在するが相違点がある項目は赤字にしています。仕様に相違点がない項目は黒字にしています。

3.1 100 ピンパッケージ(RX24T : チップバージョン B、RX66T : PGA 疑似差動入力あり USB 端子あり)

表 3.1 に 100 ピンパッケージ端子機能の比較(RX24T : チップバージョン B、RX66T : PGA 疑似差動入力あり USB 端子あり)を示します。

表 3.1 100 ピンパッケージ端子機能の比較
(RX24T : チップバージョン B、RX66T : PGA 疑似差動入力あり USB 端子あり)

100 ピン	RX24T (チップバージョン B)	RX66T (PGA 疑似差動入力あり USB 端子あり)
1	PE5/IRQ0	PE5/BCLK/MTIOC9D/MTIOC9D#/GTIOC3A/GTETRGB/GTIOC3A#/GTETRGD/SCK9/CTS9#/RTS9#/SS9#/IRQ0/ADST0
2	P02/MTIOC9D/MTIOC9D#/CTS1#/RTS1#/SS1#/IRQ5/ADST0	EMLE
3	VSS	VSS
4	P00/IRQ2/ADST1	UB/P00/A11/MTIOC9A/MTIOC9A#/CACREF/RXD9/SMISO9/SSCL9/RXD12/SMISO12/SSCL12/RDX12/IRQ2/ADST1/COMP0
5	VCL	VCL
6	MD/FINED	MD/FINED
7	P01/POE12#/IRQ4/ADST2	P01/A10/MTIOC9C/MTIOC9C#/GTETRGA/GTETRGB/GTETRGC/GTETRGD/POE12#/TXD9/SMOSI9/SSDA9/TXD12/SMOSI12/SSDA12/TDX12/SIOX12/IRQ4/ADST2/COMP1
8	PE4/MTCLKC/MTCLKC#/POE10#/IRQ1	PE4/A9/MTCLKC/MTCLKC#/GTETRGA/GTETRGB/GTETRGC/GTETRGD/POE10#/SCK9/IRQ1
9	PE3/MTCLKD/MTCLKD#/POE11#/IRQ2	PE3/A8/MTCLKD/MTCLKD#/GTETRGA/GTETRGB/GTETRGC/GTETRGD/POE11#/CTS9#/RTS9#/SS9#/IRQ2_DS
10	RES#	RES#
11	XTAL/P37	XTAL/P37
12	VSS	VSS
13	EXTAL/P36	EXTAL/P36
14	VCC	VCC
15	PE2/POE10#/NMI	UPSEL/PE2/POE10#/NMI
16	PE1/MTIOC9D/MTIOC9D#/TMO5/CTS5#/RTS5#/SS5#/SSLA3	PE1/WR0#/WR#/MTIOC9D/MTIOC9D#/TMO5/CTS5#/RTS5#/SS5#/CTS12#/RTS12#/SS12#/SSLA3/IRQ15
17	PE0/MTIOC9B/MTIOC9B#/TMCI1/TMCI5/RXD5/SMISO5/SSCL5/SSLA2	PE0/WR1#/BC1#/WAIT#/MTIOC9B/MTIOC9B#/TMCI1/TMCI5/RXD5/SMISO5/SSCL5/SSLA2/CRX0/USB0_OVRCURB/IRQ7
18	PD7/MTIOC9A/MTIOC9A#/TMRI1/TMRI5/GTIOC3A/GTIOC3A#/TXD5/SMOSI5/SSDA5/SSLA1	TRST#/PD7/MTIOC9A/MTIOC9A#/GTIOC0A/GTIOC3A/GTIOC0A#/GTIOC3A#/TMRI1/TMRI5/TXD5/SMOSI5/SSDA5/SSLA1/CTX0/IRQ8

100 ピン	RX24T (チップバージョン B)	RX66T (PGA 疑似差動入力あり USB 端子あり)
19	PD6/MTIOC9C/MTIOC9C#/TMO1/ GTIOC3B/GTIOC3B#/CTS1#/RTS1#/SS1#/ SSLA0/IRQ5/ADST0	TMS/PD6/MTIOC9C/MTIOC9C#/GTIOC0B/ GTIOC3B/GTIOC0B#/GTIOC3B#/TMO1/ CTS1#/RTS1#/SS1#/CTS11#/RTS11#/ SS11#/SSLA0/IRQ5/ADST0
20	PD5/TMRI0/TMRI6/GTECLKA/RXD1/ SMISO1/SSCL1/IRQ3	TDI/PD5/GTIOC1A/GTETRGA/GTIOC1A#/ TMRI0/TMRI6/RXD1/SMISO1/SSCL1/ RXD11/SMISO11/SSCL11/IRQ6
21	PD4/TMCI0/TMCI6/GTECLKB/SCK1/IRQ2	TCK/PD4/GTIOC1B/GTETRGB/ GTIOC1B#/TMCI0/TMCI6/SCK1/SCK11/IRQ2
22	PD3/TMO0/GTECLKC/TXD1/SMOSI1/ SSDA1	TD0/PD3/GTIOC2A/GTETRGC/GTIOC2A#/ TMO0/TXD1/SMOSI1/SSDA1/TXD11/ SMOSI11/SSDA11
23	PD2/TMCI1/TMO4/GTIOC0A/GTIOC0A#/ SCK5/MOSIA	TRCLK/PD2/A7/GTIOC2B/GTIOC0A/ GTIOC2B#/GTIOC0A#/TMCI1/TMO4/ SCK5/SCK8/MOSIA/USB0_VBUS
24	PD1/TMO2/GTIOC0B/GTIOC0B#/MISOA	USB0_DM
25	PD0/TMO6/GTIOC1A/GTIOC1A#/RSPCKA	USB0_DP
26	PB7/GTIOC1B/GTIOC1B#/SCK5	VCC_USB
27	PB6/GTIOC2A/GTIOC2A#/RXD5/SMISO5/ SSCL5/IRQ5	TRDATA0/PB6/A3/GTIOC2A/GTIOC2A#/ RXD5/SMISO5/SSCL5/RXD11/SMISO11/ SSCL11/RXD12/SMISO12/SSCL12/ RXDX12/CRX0/USB0_OVRCURA/IRQ2
28	PB5/GTIOC2B/GTIOC2B#/TXD5/SMOSI5/ SSDA5	TRSYNC/PB5/A2/GTIOC2B/GTIOC2B#/ TXD5/SMOSI5/SSDA5/TXD11/SMOSI11/ SSDA11/TXD12/SMOSI12/SSDA12/ TXDX12/SIOX12/CTX0/USB0_VBUSEN
29	VCC	VCC
30	PB4/POE8#/GTETRG/GTECLKD/CTS5#/ RTS5#/SS5#/IRQ3	PB4/A1/GTETRGA/GTETRGB/GTETRGC/ GTETRGD/POE8#/CTS5#/RTS5#/SS5#/ SCK11/CTS11#/RTS11#/SS11#/ USB0_OVRCURB/IRQ3_DS
31	VSS	VSS/VSS_USB
32	PB3/MTIOC0A/MTIOC0A#/CACREF/SCK6/ RSPCKA	PB3/A7/MTIOC0A/MTIOC0A#/CACREF/ SCK6/RSPCKA/IRQ9
33	PB2/MTIOC0B/MTIOC0B#/TMRI0/ADSM0/ TXD6/SMOSI6/SSDA6/SDA0	PB2/A6/MTIOC0B/MTIOC0B#/GTADSM0/ TMRI0/TXD6/SMOSI6/SSDA6/SDA/ADSM0
34	PB1/MTIOC0C/MTIOC0C#/TMCI0/ADSM1/ RXD6/SMISO6/SSCL6/SCL0	PB1/A5/MTIOC0C/MTIOC0C#/GTADSM1/ TMCI0/RXD6/SMISO6/SSCL6/SCL/IRQ4/ ADSM1
35	PB0/MTIOC0D/MTIOC0D#/TMO0/TXD6/ SMOSI6/SSDA6/MOSIA/ADTRG2#	PB0/A0/A4/BC0#/MTIOC0D/MTIOC0D#/ TMO0/TXD6/SMOSI6/SSDA6/CTS11#/ RTS11#/SS11#/MOSIA/IRQ8/ADTRG2#
36	PA5/MTIOC1A/MTIOC1A#/TMCI3/RXD6/ SMISO6/SSCL6/MISOA/IRQ1/ADTRG1#	PA5/A3/MTIOC1A/MTIOC1A#/TMCI3/ RXD6/SMISO6/SSCL6/RXD8/SMISO8/ SSCL8/MISOA/IRQ1/ADTRG1#
37	PA4/MTIOC1B/MTIOC1B#/TMCI7/SCK6/ RSPCKA/ADTRG0#	PA4/A2/MTIOC1B/MTIOC1B#/TMCI7/ SCK6/TXD8/SMOSI8/SSDA8/RSPCKA/ ADTRG0#
38	PA3/MTIOC2A/MTIOC2A#/TMRI7/ GTADSM0/SSLA0	PA3/A1/MTIOC2A/MTIOC2A#/GTADSM0/ TMRI7/TXD9/SMOSI9/SSDA9/SCK8/SSLA0
39	PA2/MTIOC2B/MTIOC2B#/TMO7/ GTADSM1/CTS6#/RTS6#/SS6#/SSLA1	PA2/A0/BC0#/MTIOC2B/MTIOC2B#/ GTADSM1/TMO7/CTS6#/RTS6#/SS6#/ RXD9/SMISO9/SSCL9/SCK11/SSLA1

100 ピン	RX24T (チップバージョン B)	RX66T (PGA 疑似差動入力あり USB 端子あり)
40	PA1/MTIOC6A/MTIOC6A#/TMO4/SSLA2/ CRXD0/ADTRG0#	PA1/MTIOC6A/MTIOC6A#/TMO4/TXD9/ SMOSI9/SSDA9/RXD11/SMISO11/SSCL11/ SSLA2/CRX0/USB0_ID/USB0_OVRCURA/ IRQ14_DS/ADTRG0#
41	PA0/MTIOC6C/MTIOC6C#/TMO2/SSLA3/ CTXD0	PA0/MTIOC6C/MTIOC6C#/TMO2/SCK9/ TXD11/SMOSI11/SSDA11/SSLA3/CTX0/ USB0_EXICEN/USB0_VBUSEN
42	VCC	VCC
43	P96/POE4#/IRQ4	P96/CS0#/WAIT#/GTETRG/ GTETRGA/GTETRGB/ GTETRGC/GTETRGD/POE4#/CTS8#/ RTS8#/SS8#/IRQ4_DS
44	VSS	VSS
45	P95/MTIOC6B/MTIOC6B#	P95/MTIOC6B/MTIOC6B#/GTIOC4A/ GTIOC7A/GTIOC4A#/GTIOC7A#
46	P94/MTIOC7A/MTIOC7A#	P94/MTIOC7A/MTIOC7A#/GTIOC5A/ GTIOC8A/GTIOC5A#/GTIOC8A#
47	P93/MTIOC7B/MTIOC7B#	P93/MTIOC7B/MTIOC7B#/GTIOC6A/ GTIOC9A/GTIOC6A#/GTIOC9A#
48	P92/MTIOC6D/MTIOC6D#	P92/MTIOC6D/MTIOC6D#/GTIOC4B/ GTIOC7B/GTIOC4B#/GTIOC7B#
49	P91/MTIOC7C/MTIOC7C#	P91/MTIOC7C/MTIOC7C#/GTIOC5B/ GTIOC8B/GTIOC5B#/GTIOC8B#
50	P90/MTIOC7D/MTIOC7D#	P90/MTIOC7D/MTIOC7D#/GTIOC6B/ GTIOC9B/GTIOC6B#/GTIOC9B#
51	P76/MTIOC4D/MTIOC4D#/GTIOC2B/ GTIOC2B#	P76/D0[A0/D0]/MTIOC4D/MTIOC4D#/ GTIOC2B/GTIOC6B/GTIOC2B#/GTIOC6B#
52	P75/MTIOC4C/MTIOC4C#/GTIOC1B/ GTIOC1B#	P75/D1[A1/D1]/MTIOC4C/MTIOC4C#/ GTIOC1B/GTIOC5B/GTIOC1B#/GTIOC5B#
53	P74/MTIOC3D/MTIOC3D#/GTIOC0B/ GTIOC0B#	P74/D2[A2/D2]/MTIOC3D/MTIOC3D#/ GTIOC0B/GTIOC4B/GTIOC0B#/GTIOC4B#
54	P73/MTIOC4B/MTIOC4B#/GTIOC2A/ GTIOC2A#	P73/D3[A3/D3]/MTIOC4B/MTIOC4B#/ GTIOC2A/GTIOC6A/GTIOC2A#/GTIOC6A#
55	P72/MTIOC4A/MTIOC4A#/GTIOC1A/ GTIOC1A#	P72/D4[A4/D4]/MTIOC4A/MTIOC4A#/ GTIOC1A/GTIOC5A/GTIOC1A#/GTIOC5A#
56	P71/MTIOC3B/MTIOC3B#/GTIOC0A/ GTIOC0A#	P71/D5[A5/D5]/MTIOC3B/MTIOC3B#/ GTIOC0A/GTIOC4A/GTIOC0A#/GTIOC4A#
57	P70/POE0#/IRQ5	P70/D6[A6/D6]/GTETRG/ GTETRGA/GTETRGB/ GTETRGC/GTETRGD/POE0#/CTS9#/ RTS9#/SS9#/IRQ5_DS
58	P33/MTIOC3A/MTIOC3A#/MTCLKA/ MTCLKA#/TMO0/SSLA3	P33/D7[A7/D7]/MTIOC3A/MTCLKA/ MTIOC3A#/MTCLKA#/GTIOC3B/ GTIOC3B#/TMO0/SSLA3/IRQ13_DS
59	P32/MTIOC3C/MTIOC3C#/MTCLKB/ MTCLKB#/TMO6/SSLA2	P32/D8[A8/D8]/MTIOC3C/MTCLKB/ MTIOC3C#/MTCLKB#/GTIOC3A/ GTIOC3A#/TMO6/SSLA2/IRQ12_DS
60	VCC	VCC
61	P31/MTIOC0A/MTIOC0A#/MTCLKC/ MTCLKC#/TMRI6/SSLA1/IRQ6	P31/D9[A9/D9]/MTIOC0A/MTCLKC/ MTIOC0A#/MTCLKC#/TMRI6/SSLA1/IRQ6
62	VSS	VSS
63	P30/MTIOC0B/MTIOC0B#/MTCLKD/ MTCLKD#/TMCI6/SSLA0/IRQ7/COMP3	P30/D10[A10/D10]/MTIOC0B/MTCLKD/ MTIOC0B#/MTCLKD#/TMCI6/SCK8/ CTS8#/RTS8#/SS8#/SSLA0/IRQ7/COMP3
64	P24/MTIC5U/MTIC5U#/TMCI2/TMO6/ RSPCKA/COMP0/DA0	P27/CS3#/MTIOC1A/MTIOC0C/ MTIOC1A#/MTIOC0C#/POE9#/IRQ15

100 ピン	RX24T (チップバージョン B)	RX66T (PGA 疑似差動入力あり USB 端子あり)
65	P23/MTIC5V/MTIC5V#/TMO2/CACREF/ MOSIA/COMP1/DA1	P24/D11[A11/D11]/MTIC5U/MTIC5U#/ TMCI2/TMO6/CTS8#/RTS8#/SS8#/SCK8/ RSPCKA/IRQ4/COMP0
66	P22/MTIC5W/MTIC5W#/TMRI2/TMO4/ MISOA/ADTRG2#/COMP2	P23/D12[A12/D12]/MTIC5V/MTIC5V#/ TMO2/CACREF/TXD8/SMOSI8/SSDA8/ TXD12/SMOSI12/SSDA12/TXDX12/ SIOX12/MOSIA/CTX0/IRQ11/COMP1
67	P21/MTCLKA/MTCLKA#/MTIOC9A/ MTIOC9A#/TMCI4/IRQ6/ADTRG1#/AN116	P22/D13[A13/D13]/MTIC5W/MTCLKD/ MTIC5W#/MTCLKD#/MTIOC9B/TMRI2/ TMO4/RXD8/SMISO8/SSCL8/RXD12/ SMISO12/SSCL12/RDX12/MISOA/CRX0/ IRQ10/ADTRG2#/COMP2
68	P20/MTCLKB/MTCLKB#/MTIOC9C/ MTIOC9C#/TMRI4/IRQ7/ADTRG0#/AN016	P21/D14[A14/D14]/MTIOC9A/MTCLKA/ MTIOC9A#/MTCLKA#/TMCI4/TXD8/ SMOSI8/SSDA8/TXD12/SMOSI12/ SSDA12/TXDX12/SIOX12/MOSIA/ IRQ6_DS/AN217/ADTRG1#/COMP5
69	P65/AN205	P20/D15[A15/D15]/MTIOC9C/MTCLKB/ MTIOC9C#/MTCLKB#/TMRI4/CTS8#/ RTS8#/SS8#/SCK8/RSPCKA/IRQ7_DS/ AN216/ADTRG0#/COMP4
70	P64/AN204	P65/A12/IRQ9/AN211/CMPC53/DA1
71	AVCC2	P64/A13/IRQ8/AN210/CMPC33/DA0
72	VREF	AVCC2
73	AVSS2	AVSS2
74	P63/AN203/IRQ7	P63/A12/A14/IRQ7/AN209/CMPC23
75	P62/AN202/IRQ6	P62/A13/A15/IRQ6/AN208/CMPC43
76	P61/AN201/IRQ5	P61/A14/A16/IRQ5/AN207/CMPC13
77	P60/AN200/IRQ4	P60/A15/A17/IRQ4/AN206/CMPC03
78	P55/AN211/IRQ3	P55/A16/A18/IRQ3/AN203/CMPC32
79	P54/AN210/IRQ2	P54/A17/A19/IRQ2/AN202/CMPC22
80	P53/AN209/IRQ1	P53/A18/A20/IRQ1/AN201/CMPC12
81	P52/AN208/IRQ0	P52/IRQ0/AN200/CMPC02
82	P51/AN207	P47/AN103
83	P50/AN206	P46/AN102/CMPC50/CMPC51
84	P47/AN103	P45/AN101/CMPC40/CMPC41
85	P46/AN102/CMPC12/CMPC13/CMPC30/ CMPC31	P44/AN100/CMPC30/CMPC31
86	P45/AN101/CMPC02/CMPC03/CMPC20/ CMPC21	PH4/AN107/PGAVSS1
87	P44/AN100/CMPC10/CMPC11/CMPC32/ CMPC33	P43/AN003
88	P43/AN003	P42/AN002/CMPC20/CMPC21
89	P42/AN002	P41/AN001/CMPC10/CMPC11
90	P41/AN001	P40/AN000/CMPC00/CMPC01
91	P40/AN000/CMPC00/CMPC01/CMPC22/ CMPC23	PH0/AN007/PGAVSS0
92	AVCC1	AVCC1
93	AVCC0	AVCC0
94	AVSS0	AVSS0
95	AVSS1	AVSS1
96	P82/MTIC5U/MTIC5U#/TMO4/SCK6	P82/ALE/WAIT#/MTIC5U/MTIC5U#/ TMO4/SCK6/SCK12/IRQ3/COMP5

100 ピン	RX24T (チップバージョン B)	RX66T (PGA 疑似差動入力あり USB 端子あり)
97	P81/MTIC5V/MTIC5V#/TMCI4/TXD6/ SMOSI6/SSDA6	P81/ CS2# /MTIC5V/MTIC5V#/TMCI4/ TXD6/SMOSI6/SSDA6/ TXD12/SMOSI12/ SSDA12/TXDX12/SIOX12/COMP4
98	P80/MTIC5W/MTIC5W#/TMRI4/RXD6/ SMISO6/SSCL6	P80/ CS1# /MTIC5W/MTIC5W#/TMRI4/ RXD6/SMISO6/SSCL6/ RXD12/SMISO12/ SSCL12/RXDX12/IRQ5/COMP3
99	P11/MTIOC3A/MTIOC3A#/MTCLKC/ MTCLKC#/TMO3/ IRQ1	P11/ RD# /MTIOC3A/MTCLKC/ MTIOC3A#/MTCLKC#/ MTIOC9D/ GTIOC3B/GTETRGA/GTIOC3B#/ GTETRGC/TMO3/POE9#/IRQ1_DS
100	P10/MTIOC9B/MTIOC9B#/MTCLKD/ MTCLKD#/TMRI3/POE12#/CTS6#/RTS6#/ SS6#/ IRQ0	P10/MTIOC9B/MTCLKD/MTIOC9B#/ MTCLKD#/ GTETRGB/GTETRGD/TMRI3/ POE12#/CTS6#/RTS6#/SS6#/IRQ0_DS

3.2 100 ピンパッケージ(RX24T : チップバージョン B、RX66T : PGA 疑似差動入力あり USB 端子なし)

表 3.2 に 100 ピンパッケージ端子機能の比較 (RX24T : チップバージョン B、RX66T : PGA 疑似差動入力あり USB 端子なし) を示します。

表 3.2 100 ピンパッケージ端子機能の比較
(RX24T : チップバージョン B、RX66T : PGA 疑似差動入力あり USB 端子なし)

100 ピン	RX24T (チップバージョン B)	RX66T (PGA 疑似差動入力あり USB 端子なし)
1	PE5/IRQ0	PE5/BCLK/MTIOC9D/MTIOC9D#/GTIOC3A/ GTETRGB/GTIOC3A#/GTETRGD/SCK9/ CTS9#/RTS9#/SS9#/IRQ0/ADST0
2	P02/MTIOC9D/MTIOC9D#/CTS1#/RTS1#/ SS1#/IRQ5/ADST0	EMLE
3	VSS	VSS
4	P00/IRQ2/ADST1	UB/P00/A11/MTIOC9A/MTIOC9A#/CACREF/ RXD9/SMISO9/SSCL9/RXD12/SMISO12/ SSCL12/RDX12/IRQ2/ADST1/COMP0
5	VCL	VCL
6	MD/FINED	MD/FINED
7	P01/POE12#/IRQ4/ADST2	P01/A10/MTIOC9C/MTIOC9C#/GTETRGA/ GTETRGB/GTETRGC/GTETRGD/POE12#/ TXD9/SMOSI9/SSDA9/TXD12/SMOSI12/ SSDA12/TXDX12/SIOX12/IRQ4/ADST2/ COMP1
8	PE4/MTCLKC/MTCLKC#/POE10#/IRQ1	PE4/A9/MTCLKC/MTCLKC#/GTETRGA/ GTETRGB/GTETRGC/GTETRGD/POE10#/ SCK9/IRQ1
9	PE3/MTCLKD/MTCLKD#/POE11#/IRQ2	PE3/A8/MTCLKD/MTCLKD#/GTETRGA/ GTETRGB/GTETRGC/GTETRGD/POE11#/ CTS9#/RTS9#/SS9#/IRQ2_DS
10	RES#	RES#
11	XTAL/P37	XTAL/P37
12	VSS	VSS
13	EXTAL/P36	EXTAL/P36
14	VCC	VCC
15	PE2/POE10#/NMI	PE2/POE10#/NMI
16	PE1/MTIOC9D/MTIOC9D#/TMO5/CTS5#/ RTS5#/SS5#/SSLA3	PE1/WR0#/WR#/MTIOC9D/MTIOC9D#/ TMO5/CTS5#/RTS5#/SS5#/CTS12#/ RTS12#/SS12#/SSLA3/IRQ15
17	PE0/MTIOC9B/MTIOC9B#/TMC11/TMC15/ RXD5/SMISO5/SSCL5/SSLA2	PE0/WR1#/BC1#/WAIT#/MTIOC9B/ MTIOC9B#/TMC11/TMC15/RXD5/SMISO5/ SSCL5/SSLA2/CRX0/IRQ7
18	PD7/MTIOC9A/MTIOC9A#/TMRI1/TMRI5/ GTIOC3A/GTIOC3A#/TXD5/SMOSI5/ SSDA5/SSLA1	TRST#/PD7/MTIOC9A/MTIOC9A#/ GTIOC0A/GTIOC3A/GTIOC0A#/ GTIOC3A#/TMRI1/TMRI5/TXD5/SMOSI5/ SSDA5/SSLA1/CTX0/IRQ8
19	PD6/MTIOC9C/MTIOC9C#/TMO1/ GTIOC3B/GTIOC3B#/CTS1#/RTS1#/SS1#/ SSLA0/IRQ5/ADST0	TMS/PD6/MTIOC9C/MTIOC9C#/GTIOC0B/ GTIOC3B/GTIOC0B#/GTIOC3B#/TMO1/ CTS1#/RTS1#/SS1#/CTS11#/RTS11#/ SS11#/SSLA0/IRQ5/ADST0
20	PD5/TMRI0/TMRI6/GTECLKA/RXD1/ SMISO1/SSCL1/IRQ3	TDI/PD5/GTIOC1A/GTETRGA/GTIOC1A#/ TMRI0/TMRI6/RXD1/SMISO1/SSCL1/ RXD11/SMISO11/SSCL11/IRQ6

100 ピン	RX24T (チップバージョン B)	RX66T (PGA 疑似差動入力あり USB 端子なし)
21	PD4/TMCI0/TMCI6/GTECLKB/SCK1/IRQ2	TCK/PD4/GTIOC1B/GTETRGB/ GTIOC1B#/TMCI0/TMCI6/SCK1/SCK11/IRQ2
22	PD3/TMO0/GTECLKC/TXD1/SMOSI1/ SSDA1	TDO/PD3/GTIOC2A/GTETRGC/GTIOC2A#/ TMO0/TXD1/SMOSI1/SSDA1/TXD11/ SMOSI11/SSDA11
23	PD2/TMCI1/TMO4/GTIOC0A/GTIOC0A#/ SCK5/MOSIA	TRCLK/PD2/A7/GTIOC2B/GTIOC0A/ GTIOC2B#/GTIOC0A#/TMCI1/TMO4/ SCK5/SCK8/MOSIA
24	PD1/TMO2/GTIOC0B/GTIOC0B#/MISOA	TRDATA3/PD1/A6/GTIOC3A/GTIOC0B/ GTIOC3A#/GTIOC0B#/TMO2/RXD8/ SMISO8/SSCL8/MISOA
25	PD0/TMO6/GTIOC1A/GTIOC1A#/RSPCKA	TRDATA2/PD0/A5/GTIOC3B/GTIOC1A/ GTIOC3B#/GTIOC1A#/TMO6/TXD8/ SMOSI8/SSDA8/RSPCKA
26	PB7/GTIOC1B/GTIOC1B#/SCK5	TRDATA1/PB7/A4/GTIOC1B/GTIOC1B#/ SCK5/SCK11/SCK12
27	PB6/GTIOC2A/GTIOC2A#/RXD5/SMISO5/ SSCL5/IRQ5	TRDATA0/PB6/A3/GTIOC2A/GTIOC2A#/ RXD5/SMISO5/SSCL5/RXD11/SMISO11/ SSCL11/RXD12/SMISO12/SSCL12/ RXDX12/CRX0/IRQ2
28	PB5/GTIOC2B/GTIOC2B#/TXD5/SMOSI5/ SSDA5	TRSYNC/PB5/A2/GTIOC2B/GTIOC2B#/ TXD5/SMOSI5/SSDA5/TXD11/SMOSI11/ SSDA11/TXD12/SMOSI12/SSDA12/ TXDX12/SIOX12/CTX0
29	VCC	VCC
30	PB4/POE8#/GTETRGA/GTECLKD/CTS5#/ RTS5#/SS5#/IRQ3	PB4/A1/GTETRGA/GTETRGB/GTETRGC/ GTETRGD/POE8#/CTS5#/RTS5#/SS5#/ SCK11/CTS11#/RTS11#/SS11#/IRQ3_DS
31	VSS	VSS
32	PB3/MTIOC0A/MTIOC0A#/CACREF/SCK6/ RSPCKA	PB3/A7 ^(注1) /MTIOC0A/MTIOC0A#/CACREF/ SCK6/RSPCKA/IRQ9
33	PB2/MTIOC0B/MTIOC0B#/TMRI0/ADSM0/ TXD6/SMOSI6/SSDA6/SDA0	PB2/A6 ^(注1) /MTIOC0B/MTIOC0B#/GTADSM0/ TMRI0/TXD6/SMOSI6/SSDA6/SDA/ADSM0
34	PB1/MTIOC0C/MTIOC0C#/TMCI0/ADSM1/ RXD6/SMISO6/SSCL6/SCL0	PB1/A5 ^(注1) /MTIOC0C/MTIOC0C#/GTADSM1/ TMCI0/RXD6/SMISO6/SSCL6/SCL/IRQ4/ ADSM1
35	PB0/MTIOC0D/MTIOC0D#/TMO0/TXD6/ SMOSI6/SSDA6/MOSIA/ADTRG2#	PB0/A0/A4 ^(注1) /BC0#/MTIOC0D/MTIOC0D#/ TMO0/TXD6/SMOSI6/SSDA6/CTS11#/ RTS11#/SS11#/MOSIA/IRQ8/ADTRG2#
36	PA5/MTIOC1A/MTIOC1A#/TMCI3/RXD6/ SMISO6/SSCL6/MISOA/IRQ1/ADTRG1#	PA5/A3 ^(注1) /MTIOC1A/MTIOC1A#/TMCI3/ RXD6/SMISO6/SSCL6/RXD8/SMISO8/ SSCL8/MISOA/IRQ1/ADTRG1#
37	PA4/MTIOC1B/MTIOC1B#/TMCI7/SCK6/ RSPCKA/ADTRG0#	PA4/A2 ^(注1) /MTIOC1B/MTIOC1B#/TMCI7/ SCK6/TXD8/SMOSI8/SSDA8/RSPCKA/ ADTRG0#
38	PA3/MTIOC2A/MTIOC2A#/TMRI7/ GTADSM0/SSLA0	PA3/A1 ^(注1) /MTIOC2A/MTIOC2A#/GTADSM0/ TMRI7/TXD9/SMOSI9/SSDA9/SCK8/SSLA0
39	PA2/MTIOC2B/MTIOC2B#/TMO7/ GTADSM1/CTS6#/RTS6#/SS6#/SSLA1	PA2/A0/BC0#/MTIOC2B/MTIOC2B#/ GTADSM1/TMO7/CTS6#/RTS6#/SS6#/ RXD9/SMISO9/SSCL9/SCK11 ^(注1) /SSLA1
40	PA1/MTIOC6A/MTIOC6A#/TMO4/SSLA2/ CRXD0/ADTRG0#	PA1/MTIOC6A/MTIOC6A#/TMO4/TXD9/ SMOSI9/SSDA9/RXD11/SMISO11/SSCL11/ SSLA2/CRX0/IRQ14_DS/ADTRG0#
41	PA0/MTIOC6C/MTIOC6C#/TMO2/SSLA3/ CTXD0	PA0/MTIOC6C/MTIOC6C#/TMO2/SCK9/ TXD11/SMOSI11/SSDA11/SSLA3/CTX0

100 ピン	RX24T (チップバージョン B)	RX66T (PGA 疑似差動入力あり USB 端子なし)
42	VCC	VCC
43	P96/POE4#/IRQ4	P96/CS0#/WAIT#/GTETRGA/GTETRGB/ GTETRGC/GTETRGD/POE4#/CTS8#/ RTS8#/SS8#/IRQ4_DS
44	VSS	VSS
45	P95/MTIOC6B/MTIOC6B#	P95/MTIOC6B/MTIOC6B#/GTIOC4A/ GTIOC7A/GTIOC4A#/GTIOC7A#
46	P94/MTIOC7A/MTIOC7A#	P94/MTIOC7A/MTIOC7A#/GTIOC5A/ GTIOC8A/GTIOC5A#/GTIOC8A#
47	P93/MTIOC7B/MTIOC7B#	P93/MTIOC7B/MTIOC7B#/GTIOC6A/ GTIOC9A/GTIOC6A#/GTIOC9A#
48	P92/MTIOC6D/MTIOC6D#	P92/MTIOC6D/MTIOC6D#/GTIOC4B/ GTIOC7B/GTIOC4B#/GTIOC7B#
49	P91/MTIOC7C/MTIOC7C#	P91/MTIOC7C/MTIOC7C#/GTIOC5B/ GTIOC8B/GTIOC5B#/GTIOC8B#
50	P90/MTIOC7D/MTIOC7D#	P90/MTIOC7D/MTIOC7D#/GTIOC6B/ GTIOC9B/GTIOC6B#/GTIOC9B#
51	P76/MTIOC4D/MTIOC4D#/GTIOC2B/ GTIOC2B#	P76/D0[A0/D0]/MTIOC4D/MTIOC4D#/ GTIOC2B/GTIOC6B/GTIOC2B#/GTIOC6B#
52	P75/MTIOC4C/MTIOC4C#/GTIOC1B/ GTIOC1B#	P75/D1[A1/D1]/MTIOC4C/MTIOC4C#/ GTIOC1B/GTIOC5B/GTIOC1B#/GTIOC5B#
53	P74/MTIOC3D/MTIOC3D#/GTIOC0B/ GTIOC0B#	P74/D2[A2/D2]/MTIOC3D/MTIOC3D#/ GTIOC0B/GTIOC4B/GTIOC0B#/GTIOC4B#
54	P73/MTIOC4B/MTIOC4B#/GTIOC2A/ GTIOC2A#	P73/D3[A3/D3]/MTIOC4B/MTIOC4B#/ GTIOC2A/GTIOC6A/GTIOC2A#/GTIOC6A#
55	P72/MTIOC4A/MTIOC4A#/GTIOC1A/ GTIOC1A#	P72/D4[A4/D4]/MTIOC4A/MTIOC4A#/ GTIOC1A/GTIOC5A/GTIOC1A#/GTIOC5A#
56	P71/MTIOC3B/MTIOC3B#/GTIOC0A/ GTIOC0A#	P71/D5[A5/D5]/MTIOC3B/MTIOC3B#/ GTIOC0A/GTIOC4A/GTIOC0A#/GTIOC4A#
57	P70/POE0#/IRQ5	P70/D6[A6/D6]/GTETRGA/GTETRGB/ GTETRGC/GTETRGD/POE0#/CTS9#/ RTS9#/SS9#/IRQ5_DS
58	P33/MTIOC3A/MTIOC3A#/MTCLKA/ MTCLKA#/TMO0/SSLA3	P33/D7[A7/D7]/MTIOC3A/MTCLKA/ MTIOC3A#/MTCLKA#/GTIOC3B/ GTIOC3B#/TMO0/SSLA3/IRQ13_DS
59	P32/MTIOC3C/MTIOC3C#/MTCLKB/ MTCLKB#/TMO6/SSLA2	P32/D8[A8/D8]/MTIOC3C/MTCLKB/ MTIOC3C#/MTCLKB#/GTIOC3A/ GTIOC3A#/TMO6/SSLA2/IRQ12_DS
60	VCC	VCC
61	P31/MTIOC0A/MTIOC0A#/MTCLKC/ MTCLKC#/TMRI6/SSLA1/IRQ6	P31/D9[A9/D9]/MTIOC0A/MTCLKC/ MTIOC0A#/MTCLKC#/TMRI6/SSLA1/IRQ6
62	VSS	VSS
63	P30/MTIOC0B/MTIOC0B#/MTCLKD/ MTCLKD#/TMCI6/SSLA0/IRQ7/COMP3	P30/D10[A10/D10]/MTIOC0B/MTCLKD/ MTIOC0B#/MTCLKD#/TMCI6/SCK8/ CTS8#/RTS8#/SS8#/SSLA0/IRQ7/COMP3
64	P24/MTIC5U/MTIC5U#/TMCI2/TMO6/ RSPCKA/COMP0/DA0	P27/CS3# ^(注1) /MTIOC1A/MTIOC0C/ MTIOC1A#/MTIOC0C#/POE9#/IRQ15
65	P23/MTIC5V/MTIC5V#/TMO2/CACREF/ MOSIA/COMP1/DA1	P24/D11[A11/D11]/MTIC5U/MTIC5U#/ TMCI2/TMO6/CTS8#/RTS8#/SS8#/SCK8/ RSPCKA/IRQ4/COMP0
66	P22/MTIC5W/MTIC5W#/TMRI2/TMO4/ MISOA/ADTRG2#/COMP2	P23/D12[A12/D12]/MTIC5V/MTIC5V#/ TMO2/CACREF/TXD8/SMOSI8/SSDA8/ TXD12/SMOSI12/SSDA12/TXDX12/ SIOX12/MOSIA/CTX0/IRQ11/COMP1

100 ピン	RX24T (チップバージョン B)	RX66T (PGA 疑似差動入力あり USB 端子なし)
67	P21/MTCLKA/MTCLKA#/MTIOC9A/ MTIOC9A#/TMCI4/IRQ6/ADTRG1#/AN116	P22/D13[A13/D13]/MTIC5W/MTCLKD/ MTIC5W#/MTCLKD#/MTIOC9B/TMR12/ TMO4/RXD8/SMISO8/SSCL8/RXD12/ SMISO12/SSCL12/RDX12/MISOA/CRX0/ IRQ10/ADTRG2#/COMP2
68	P20/MTCLKB/MTCLKB#/MTIOC9C/ MTIOC9C#/TMR14/IRQ7/ADTRG0#/AN016	P21/D14[A14/D14]/MTIOC9A/MTCLKA/ MTIOC9A#/MTCLKA#/TMCI4/TXD8/ SMOSI8/SSDA8/TXD12/SMOSI12/ SSDA12/TDX12/SIOX12/MOSIA/ IRQ6_DS/AN217/ADTRG1#/COMP5
69	P65/AN205	P20/D15[A15/D15]/MTIOC9C/MTCLKB/ MTIOC9C#/MTCLKB#/TMR14/CTS8#/ RTS8#/SS8#/SCK8/RSPCKA/IRQ7_DS/ AN216/ADTRG0#/COMP4
70	P64/AN204	P65/A12/IRQ9/AN211/CMPC53/DA1
71	AVCC2	P64/A13/IRQ8/AN210/CMPC33/DA0
72	VREF	AVCC2
73	AVSS2	AVSS2
74	P63/AN203/IRQ7	P63/A12 ^(注1) /A14/IRQ7/AN209/CMPC23
75	P62/AN202/IRQ6	P62/A13 ^(注1) /A15/IRQ6/AN208/CMPC43
76	P61/AN201/IRQ5	P61/A14 ^(注1) /A16/IRQ5/AN207/CMPC13
77	P60/AN200/IRQ4	P60/A15 ^(注1) /A17/IRQ4/AN206/CMPC03
78	P55/AN211/IRQ3	P55/A16 ^(注1) /A18/IRQ3/AN203/CMPC32
79	P54/AN210/IRQ2	P54/A17 ^(注1) /A19/IRQ2/AN202/CMPC22
80	P53/AN209/IRQ1	P53/A18 ^(注1) /A20/IRQ1/AN201/CMPC12
81	P52/AN208/IRQ0	P52/IRQ0/AN200/CMPC02
82	P51/AN207	P47/AN103
83	P50/AN206	P46/AN102/CMPC50/CMPC51
84	P47/AN103	P45/AN101/CMPC40/CMPC41
85	P46/AN102/CMPC12/CMPC13/CMPC30/ CMPC31	P44/AN100/CMPC30/CMPC31
86	P45/AN101/CMPC02/CMPC03/CMPC20/ CMPC21	PH4/AN107/PGAVSS1
87	P44/AN100/CMPC10/CMPC11/CMPC32/ CMPC33	P43/AN003
88	P43/AN003	P42/AN002/CMPC20/CMPC21
89	P42/AN002	P41/AN001/CMPC10/CMPC11
90	P41/AN001	P40/AN000/CMPC00/CMPC01
91	P40/AN000/CMPC00/CMPC01/CMPC22/ CMPC23	PH0/AN007/PGAVSS0
92	AVCC1	AVCC1
93	AVCC0	AVCC0
94	AVSS0	AVSS0
95	AVSS1	AVSS1
96	P82/MTIC5U/MTIC5U#/TMO4/SCK6	P82/ALE/WAIT#/MTIC5U/MTIC5U#/ TMO4/SCK6/SCK12/IRQ3/COMP5
97	P81/MTIC5V/MTIC5V#/TMCI4/TXD6/ SMOSI6/SSDA6	P81/CS2#/MTIC5V/MTIC5V#/TMCI4/ TXD6/SMOSI6/SSDA6/TXD12/SMOSI12/ SSDA12/TDX12/SIOX12/COMP4
98	P80/MTIC5W/MTIC5W#/TMR14/RXD6/ SMISO6/SSCL6	P80/CS1#/MTIC5W/MTIC5W#/TMR14/ RXD6/SMISO6/SSCL6/RXD12/SMISO12/ SSCL12/RDX12/IRQ5/COMP3

100 ピン	RX24T (チップバージョン B)	RX66T (PGA 疑似差動入力あり USB 端子なし)
99	P11/MTIOC3A/MTIOC3A#/MTCLKC/ MTCLKC#/TMO3/IRQ1	P11/RD#/MTIOC3A/MTCLKC/ MTIOC3A#/MTCLKC#/MTIOC9D/ GTIOC3B/GTETRGA/GTIOC3B#/ GTETRGC/TMO3/POE9#/IRQ1_DS
100	P10/MTIOC9B/MTIOC9B#/MTCLKD/ MTCLKD#/TMRI3/POE12#/CTS6#/RTS6#/ SS6#/IRQ0	P10/MTIOC9B/MTCLKD/MTIOC9B#/ MTCLKD#/GTETRGB/GTETRGD/TMRI3/ POE12#/CTS6#/RTS6#/SS6#/IRQ0_DS

注 1. RAM 容量が 128K バイトの製品のみ

3.3 100 ピンパッケージ(RX24T : チップバージョン B、RX66T : PGA 疑似差動入力なし USB 端子なし)

表 3.3 に 100 ピンパッケージ端子機能の比較 (RX24T : チップバージョン B、RX66T : PGA 疑似差動入力なし USB 端子なし) を示します。

表 3.3 100 ピンパッケージ端子機能の比較
(RX24T : チップバージョン B、RX66T : PGA 疑似差動入力なし USB 端子なし)

100 ピン	RX24T (チップバージョン B)	RX66T (PGA 疑似差動入力なし USB 端子なし)
1	PE5/IRQ0	PE5/BCLK/MTIOC9D/MTIOC9D#/GTIOC3A/ GTETRGB/GTIOC3A#/GTETRGD/SCK9/ CTS9#/RTS9#/SS9#/IRQ0/ADST0
2	P02/MTIOC9D/MTIOC9D#/CTS1#/RTS1#/ SS1#/IRQ5/ADST0	EMLE
3	VSS	VSS
4	P00/IRQ2/ADST1	UB/P00/A11/MTIOC9A/MTIOC9A#/CACREF/ RXD9/SMISO9/SSCL9/RXD12/SMISO12/ SSCL12/RDX12/IRQ2/ADST1/COMP0
5	VCL	VCL
6	MD/FINED	MD/FINED
7	P01/POE12#/IRQ4/ADST2	P01/A10/MTIOC9C/MTIOC9C#/GTETRGA/ GTETRGB/GTETRGC/GTETRGD/POE12#/ TXD9/SMOSI9/SSDA9/TXD12/SMOSI12/ SSDA12/TDX12/SIOX12/IRQ4/ADST2/ COMP1
8	PE4/MTCLKC/MTCLKC#/POE10#/IRQ1	PE4/A9/MTCLKC/MTCLKC#/GTETRGA/ GTETRGB/GTETRGC/GTETRGD/POE10#/ SCK9/IRQ1
9	PE3/MTCLKD/MTCLKD#/POE11#/IRQ2	PE3/A8/MTCLKD/MTCLKD#/GTETRGA/ GTETRGB/GTETRGC/GTETRGD/POE11#/ CTS9#/RTS9#/SS9#/IRQ2_DS
10	RES#	RES#
11	XTAL/P37	XTAL/P37
12	VSS	VSS
13	EXTAL/P36	EXTAL/P36
14	VCC	VCC
15	PE2/POE10#/NMI	PE2/POE10#/NMI
16	PE1/MTIOC9D/MTIOC9D#/TMO5/CTS5#/ RTS5#/SS5#/SSLA3	PE1/WR0#/WR#/MTIOC9D/MTIOC9D#/ TMO5/CTS5#/RTS5#/SS5#/CTS12#/ RTS12#/SS12#/SSLA3/IRQ15
17	PE0/MTIOC9B/MTIOC9B#/TMC11/TMC15/ RXD5/SMISO5/SSCL5/SSLA2	PE0/WR1#/BC1#/WAIT#/MTIOC9B/ MTIOC9B#/TMC11/TMC15/RXD5/SMISO5/ SSCL5/SSLA2/CRX0/IRQ7
18	PD7/MTIOC9A/MTIOC9A#/TMRI1/TMRI5/ GTIOC3A/GTIOC3A#/TXD5/SMOSI5/ SSDA5/SSLA1	TRST#/PD7/MTIOC9A/MTIOC9A#/ GTIOC0A/GTIOC3A/GTIOC0A#/ GTIOC3A#/TMRI1/TMRI5/TXD5/SMOSI5/ SSDA5/SSLA1/CTX0/IRQ8
19	PD6/MTIOC9C/MTIOC9C#/TMO1/ GTIOC3B/GTIOC3B#/CTS1#/RTS1#/SS1#/ SSLA0/IRQ5/ADST0	TMS/PD6/MTIOC9C/MTIOC9C#/GTIOC0B/ GTIOC3B/GTIOC0B#/GTIOC3B#/TMO1/ CTS1#/RTS1#/SS1#/CTS11#/RTS11#/ SS11#/SSLA0/IRQ5/ADST0

100 ピン	RX24T (チップバージョン B)	RX66T (PGA 疑似差動入力なし USB 端子なし)
20	PD5/TMRI0/TMRI6/GTECLKA/RXD1/ SMISO1/SSCL1/IRQ3	TDI/PD5/GTIOC1A/GTETRGA/GTIOC1A#/ TMRI0/TMRI6/RXD1/SMISO1/SSCL1/ RXD11/SMISO11/SSCL11/IRQ6
21	PD4/TMCI0/TMCI6/GTECLKB/SCK1/IRQ2	TCK/PD4/GTIOC1B/GTETRGA/ GTIOC1B#/TMCI0/TMCI6/SCK1/SCK11/IRQ2
22	PD3/TMO0/GTECLKC/TXD1/SMOSI1/ SSDA1	TDO/PD3/GTIOC2A/GTETRGC/GTIOC2A#/ TMO0/TXD1/SMOSI1/SSDA1/TXD11/ SMOSI11/SSDA11
23	PD2/TMCI1/TMO4/GTIOC0A/GTIOC0A#/ SCK5/MOSIA	TRCLK/PD2/A7/GTIOC2B/GTIOC0A/ GTIOC2B#/GTIOC0A#/TMCI1/TMO4/ SCK5/SCK8/MOSIA
24	PD1/TMO2/GTIOC0B/GTIOC0B#/MISOA	TRDATA3/PD1/A6/GTIOC3A/GTIOC0B/ GTIOC3A#/GTIOC0B#/TMO2/RXD8/ SMISO8/SSCL8/MISOA
25	PD0/TMO6/GTIOC1A/GTIOC1A#/RSPCKA	TRDATA2/PD0/A5/GTIOC3B/GTIOC1A/ GTIOC3B#/GTIOC1A#/TMO6/TXD8/ SMOSI8/SSDA8/RSPCKA
26	PB7/GTIOC1B/GTIOC1B#/SCK5	TRDATA1/PB7/A4/GTIOC1B/GTIOC1B#/ SCK5/SCK11/SCK12
27	PB6/GTIOC2A/GTIOC2A#/RXD5/SMISO5/ SSCL5/IRQ5	TRDATA0/PB6/A3/GTIOC2A/GTIOC2A#/ RXD5/SMISO5/SSCL5/RXD11/SMISO11/ SSCL11/RXD12/SMISO12/SSCL12/ RXDX12/CRX0/IRQ2
28	PB5/GTIOC2B/GTIOC2B#/TXD5/SMOSI5/ SSDA5	TRSYNC/PB5/A2/GTIOC2B/GTIOC2B#/ TXD5/SMOSI5/SSDA5/TXD11/SMOSI11/ SSDA11/TXD12/SMOSI12/SSDA12/ TXDX12/SIOX12/CTX0
29	VCC	VCC
30	PB4/POE8#/GTETRG/GTECLKD/CTS5#/ RTS5#/SS5#/IRQ3	PB4/A1/GTETRGA/GTETRGA/GTETRGC/ GTETRGD/POE8#/CTS5#/RTS5#/SS5#/ SCK11/CTS11#/RTS11#/SS11#/IRQ3_DS
31	VSS	VSS
32	PB3/MTIOC0A/MTIOC0A#/CACREF/SCK6/ RSPCKA	PB3/A7 ^(注1) /MTIOC0A/MTIOC0A#/CACREF/ SCK6/RSPCKA/IRQ9
33	PB2/MTIOC0B/MTIOC0B#/TMRI0/ADSM0/ TXD6/SMOSI6/SSDA6/SDA0	PB2/A6 ^(注1) /MTIOC0B/MTIOC0B#/GTADSM0/ TMRI0/TXD6/SMOSI6/SSDA6/SDA/ADSM0
34	PB1/MTIOC0C/MTIOC0C#/TMCI0/ADSM1/ RXD6/SMISO6/SSCL6/SCL0	PB1/A5 ^(注1) /MTIOC0C/MTIOC0C#/GTADSM1/ TMCI0/RXD6/SMISO6/SSCL6/SCL/IRQ4/ ADSM1
35	PB0/MTIOC0D/MTIOC0D#/TMO0/TXD6/ SMOSI6/SSDA6/MOSIA/ADTRG2#	PB0/A0/A4 ^(注1) /BC0#/MTIOC0D/MTIOC0D#/ TMO0/TXD6/SMOSI6/SSDA6/CTS11#/ RTS11#/SS11#/MOSIA/IRQ8/ADTRG2#
36	PA5/MTIOC1A/MTIOC1A#/TMCI3/RXD6/ SMISO6/SSCL6/MISOA/IRQ1/ADTRG1#	PA5/A3 ^(注1) /MTIOC1A/MTIOC1A#/TMCI3/ RXD6/SMISO6/SSCL6/RXD8/SMISO8/ SSCL8/MISOA/IRQ1/ADTRG1#
37	PA4/MTIOC1B/MTIOC1B#/TMCI7/SCK6/ RSPCKA/ADTRG0#	PA4/A2 ^(注1) /MTIOC1B/MTIOC1B#/TMCI7/ SCK6/TXD8/SMOSI8/SSDA8/RSPCKA/ ADTRG0#
38	PA3/MTIOC2A/MTIOC2A#/TMRI7/ GTADSM0/SSLA0	PA3/A1 ^(注1) /MTIOC2A/MTIOC2A#/GTADSM0/ TMRI7/TXD9/SMOSI9/SSDA9/SCK8/SSLA0
39	PA2/MTIOC2B/MTIOC2B#/TMO7/ GTADSM1/CTS6#/RTS6#/SS6#/SSLA1	PA2/A0/BC0#/MTIOC2B/MTIOC2B#/ GTADSM1/TMO7/CTS6#/RTS6#/SS6#/ RXD9/SMISO9/SSCL9/SCK11 ^(注1) /SSLA1

100 ピン	RX24T (チップバージョン B)	RX66T (PGA 疑似差動入力なし USB 端子なし)
40	PA1/MTIOC6A/MTIOC6A#/TMO4/SSLA2/ CRXD0/ADTRG0#	PA1/MTIOC6A/MTIOC6A#/TMO4/TXD9/ SMOSI9/SSDA9/RXD11/SMISO11/SSCL11/ SSLA2/CRX0/IRQ14_DS/ADTRG0#
41	PA0/MTIOC6C/MTIOC6C#/TMO2/SSLA3/ CTXD0	PA0/MTIOC6C/MTIOC6C#/TMO2/SCK9/ TXD11/SMOSI11/SSDA11/SSLA3/CTX0
42	VCC	VCC
43	P96/POE4#/IRQ4	P96/CS0#/WAIT#/GTETRGA/ GTETRGA/GTETRGC/GTETRGD/ POE4#/CTS8#/RTS8#/SS8#/IRQ4_DS
44	VSS	VSS
45	P95/MTIOC6B/MTIOC6B#	P95/MTIOC6B/MTIOC6B#/GTIOC4A/ GTIOC7A/GTIOC4A#/GTIOC7A#
46	P94/MTIOC7A/MTIOC7A#	P94/MTIOC7A/MTIOC7A#/GTIOC5A/ GTIOC8A/GTIOC5A#/GTIOC8A#
47	P93/MTIOC7B/MTIOC7B#	P93/MTIOC7B/MTIOC7B#/GTIOC6A/ GTIOC9A/GTIOC6A#/GTIOC9A#
48	P92/MTIOC6D/MTIOC6D#	P92/MTIOC6D/MTIOC6D#/GTIOC4B/ GTIOC7B/GTIOC4B#/GTIOC7B#
49	P91/MTIOC7C/MTIOC7C#	P91/MTIOC7C/MTIOC7C#/GTIOC5B/ GTIOC8B/GTIOC5B#/GTIOC8B#
50	P90/MTIOC7D/MTIOC7D#	P90/MTIOC7D/MTIOC7D#/GTIOC6B/ GTIOC9B/GTIOC6B#/GTIOC9B#
51	P76/MTIOC4D/MTIOC4D#/GTIOC2B/ GTIOC2B#	P76/D0[A0/D0]/MTIOC4D/MTIOC4D#/ GTIOC2B/GTIOC6B/GTIOC2B#/GTIOC6B#
52	P75/MTIOC4C/MTIOC4C#/GTIOC1B/ GTIOC1B#	P75/D1[A1/D1]/MTIOC4C/MTIOC4C#/ GTIOC1B/GTIOC5B/GTIOC1B#/GTIOC5B#
53	P74/MTIOC3D/MTIOC3D#/GTIOC0B/ GTIOC0B#	P74/D2[A2/D2]/MTIOC3D/MTIOC3D#/ GTIOC0B/GTIOC4B/GTIOC0B#/GTIOC4B#
54	P73/MTIOC4B/MTIOC4B#/GTIOC2A/ GTIOC2A#	P73/D3[A3/D3]/MTIOC4B/MTIOC4B#/ GTIOC2A/GTIOC6A/GTIOC2A#/GTIOC6A#
55	P72/MTIOC4A/MTIOC4A#/GTIOC1A/ GTIOC1A#	P72/D4[A4/D4]/MTIOC4A/MTIOC4A#/ GTIOC1A/GTIOC5A/GTIOC1A#/GTIOC5A#
56	P71/MTIOC3B/MTIOC3B#/GTIOC0A/ GTIOC0A#	P71/D5[A5/D5]/MTIOC3B/MTIOC3B#/ GTIOC0A/GTIOC4A/GTIOC0A#/GTIOC4A#
57	P70/POE0#/IRQ5	P70/D6[A6/D6]/GTETRGA/GTETRGA/ GTETRGC/GTETRGD/POE0#/CTS9#/ RTS9#/SS9#/IRQ5_DS
58	P33/MTIOC3A/MTIOC3A#/MTCLKA/ MTCLKA#/TMO0/SSLA3	P33/D7[A7/D7]/MTIOC3A/MTCLKA/ MTIOC3A#/MTCLKA#/GTIOC3B/ GTIOC3B#/TMO0/SSLA3/IRQ13_DS
59	P32/MTIOC3C/MTIOC3C#/MTCLKB/ MTCLKB#/TMO6/SSLA2	P32/D8[A8/D8]/MTIOC3C/MTCLKB/ MTIOC3C#/MTCLKB#/GTIOC3A/ GTIOC3A#/TMO6/SSLA2/IRQ12_DS
60	VCC	VCC
61	P31/MTIOC0A/MTIOC0A#/MTCLKC/ MTCLKC#/TMRI6/SSLA1/IRQ6	P31/D9[A9/D9]/MTIOC0A/MTCLKC/ MTIOC0A#/MTCLKC#/TMRI6/SSLA1/IRQ6
62	VSS	VSS
63	P30/MTIOC0B/MTIOC0B#/MTCLKD/ MTCLKD#/TMC16/SSLA0/IRQ7/COMP3	P30/D10[A10/D10]/MTIOC0B/MTCLKD/ MTIOC0B#/MTCLKD#/TMC16/SCK8/ CTS8#/RTS8#/SS8#/SSLA0/IRQ7/COMP3
64	P24/MTIC5U/MTIC5U#/TMC12/TMO6/ RSPCKA/COMP0/DA0	P24/D11[A11/D11]/MTIC5U/MTIC5U#/ TMC12/TMO6/CTS8#/RTS8#/SS8#/SCK8/ RSPCKA/IRQ4/COMP0

100 ピン	RX24T (チップバージョン B)	RX66T (PGA 疑似差動入力なし USB 端子なし)
65	P23/MTIC5V/MTIC5V#/TMO2/CACREF/ MOSIA/COMP1/DA1	P23/D12[A12/D12]/MTIC5V/MTIC5V#/ TMO2/CACREF/TXD8/SMOSI8/SSDA8/ TXD12/SMOSI12/SSDA12/TXDX12/ SIOX12/MOSIA/CTX0/IRQ11/COMP1
66	P22/MTIC5W/MTIC5W#/TMRI2/TMO4/ MISOA/ADTRG2#/COMP2	P22/D13[A13/D13]/MTIC5W/MTCLKD/ MTIC5W#/MTCLKD#/MTIOC9B/TMRI2/ TMO4/RXD8/SMISO8/SSCL8/RXD12/ SMISO12/SSCL12/RXDX12/MISOA/CRX0/ IRQ10/ADTRG2#/COMP2
67	P21/MTCLKA/MTCLKA#/MTIOC9A/ MTIOC9A#/TMC14/IRQ6/ADTRG1#/AN116	P21/D14[A14/D14]/MTIOC9A/MTCLKA/ MTIOC9A#/MTCLKA#/TMC14/TXD8/ SMOSI8/SSDA8/TXD12/SMOSI12/ SSDA12/TXDX12/SIOX12/MOSIA/ IRQ6_DS/AN217/ADTRG1#/COMP5
68	P20/MTCLKB/MTCLKB#/MTIOC9C/ MTIOC9C#/TMRI4/IRQ7/ADTRG0#/AN016	P20/D15[A15/D15]/MTIOC9C/MTCLKB/ MTIOC9C#/MTCLKB#/TMRI4/CTS8#/ RTS8#/SS8#/SCK8/RSPCKA/IRQ7_DS/ AN216/ADTRG0#/COMP4
69	P65/AN205	P65/A12/IRQ9/AN211/CMPC53/DA1
70	P64/AN204	P64/A13/IRQ8/AN210/CMPC33/DA0
71	AVCC2	AVCC2
72	VREF	AVCC2
73	AVSS2	AVSS2
74	P63/AN203/IRQ7	P63/A12 ^(注1) /A14/IRQ7/AN209/CMPC23
75	P62/AN202/IRQ6	P62/A13 ^(注1) /A15/IRQ6/AN208/CMPC43
76	P61/AN201/IRQ5	P61/A14 ^(注1) /A16/IRQ5/AN207/CMPC13
77	P60/AN200/IRQ4	P60/A15 ^(注1) /A17/IRQ4/AN206/CMPC03
78	P55/AN211/IRQ3	P55/A16 ^(注1) /A18/IRQ3/AN203/CMPC32
79	P54/AN210/IRQ2	P54/A17 ^(注1) /A19/IRQ2/AN202/CMPC22
80	P53/AN209/IRQ1	P53/A18 ^(注1) /A20/IRQ1/AN201/CMPC12
81	P52/AN208/IRQ0	P52/IRQ0/AN200/CMPC02
82	P51/AN207	P51/AN205/CMPC52
83	P50/AN206	P50/AN204/CMPC42
84	P47/AN103	P47/AN103
85	P46/AN102/CMPC12/CMPC13/CMPC30/ CMPC31	P46/AN102/CMPC50/CMPC51
86	P45/AN101/CMPC02/CMPC03/CMPC20/ CMPC21	P45/AN101/CMPC40/CMPC41
87	P44/AN100/CMPC10/CMPC11/CMPC32/ CMPC33	P44/AN100/CMPC30/CMPC31
88	P43/AN003	P43/AN003
89	P42/AN002	P42/AN002/CMPC20/CMPC21
90	P41/AN001	P41/AN001/CMPC10/CMPC11
91	P40/AN000/CMPC00/CMPC01/CMPC22/ CMPC23	P40/AN000/CMPC00/CMPC01
92	AVCC1	AVCC1
93	AVCC0	AVCC0
94	AVSS0	AVSS0
95	AVSS1	AVSS1
96	P82/MTIC5U/MTIC5U#/TMO4/SCK6	P82/ALE/WAIT#/MTIC5U/MTIC5U#/ TMO4/SCK6/SCK12/IRQ3/COMP5

100 ピン	RX24T (チップバージョン B)	RX66T (PGA 疑似差動入力なし USB 端子なし)
97	P81/MTIC5V/MTIC5V#/TMC14/TXD6/ SMOSI6/SSDA6	P81/CS2#/MTIC5V/MTIC5V#/TMC14/ TXD6/SMOSI6/SSDA6/TXD12/SMOSI12/ SSDA12/TXDX12/SIOX12/COMP4
98	P80/MTIC5W/MTIC5W#/TMRI4/RXD6/ SMISO6/SSCL6	P80/CS1#/MTIC5W/MTIC5W#/TMRI4/ RXD6/SMISO6/SSCL6/RXD12/SMISO12/ SSCL12/RXDX12/IRQ5/COMP3
99	P11/MTIOC3A/MTIOC3A#/MTCLKC/ MTCLKC#/TMO3/IRQ1	P11/RD#/MTIOC3A/MTCLKC/ MTIOC3A#/MTCLKC#/MTIOC9D/ GTIOC3B/GTETRGA/GTIOC3B#/ GTETRGC/TMO3/POE9#/IRQ1_DS
100	P10/MTIOC9B/MTIOC9B#/MTCLKD/ MTCLKD#/TMRI3/POE12#/CTS6#/RTS6#/ SS6#/IRQ0	P10/MTIOC9B/MTCLKD/MTIOC9B#/ MTCLKD#/GTETRGB/GTETRGD/TMRI3/ POE12#/CTS6#/RTS6#/SS6#/IRQ0_DS

注 1. RAM 容量が 128K バイトの製品のみ

3.4 100 ピンパッケージ(RX24T : チップバージョン A、RX66T : PGA 疑似差動入力あり USB 端子あり)

表 3.4 に 100 ピンパッケージ端子機能の比較 (RX24T : チップバージョン A、RX66T : PGA 疑似差動入力あり USB 端子あり) を示します。

表 3.4 100 ピンパッケージ端子機能の比較
(RX24T : チップバージョン A、RX66T : PGA 疑似差動入力あり USB 端子あり)

100 ピン	RX24T (チップバージョン A)	RX66T (PGA 疑似差動入力あり USB 端子あり)
1	PE5/IRQ0	PE5/BCLK/MTIOC9D/MTIOC9D#/GTIOC3A/ GTETRGB/GTIOC3A#/GTETRGD/SCK9/ CTS9#/RTS9#/SS9#/IRQ0/ADST0
2	P02/MTIOC9D/CTS1#/RTS1#/SS1#/IRQ5/ ADST0	EMLE
3	VSS	VSS
4	P00/IRQ2/ADST1	UB/P00/A11/MTIOC9A/MTIOC9A#/CACREF/ RXD9/SMISO9/SSCL9/RXD12/SMISO12/ SSCL12/RDX12/IRQ2/ADST1/COMP0
5	VCL	VCL
6	MD/FINED	MD/FINED
7	P01/POE12#/IRQ4/ADST2	P01/A10/MTIOC9C/MTIOC9C#/GTETRGA/ GTETRGB/GTETRGC/GTETRGD/POE12#/ TXD9/SMOSI9/SSDA9/TXD12/SMOSI12/ SSDA12/TXDX12/SIOX12/IRQ4/ADST2/ COMP1
8	PE4/MTCLKC/POE10#/IRQ1	PE4/A9/MTCLKC/MTCLKC#/GTETRGA/ GTETRGB/GTETRGC/GTETRGD/POE10#/ SCK9/IRQ1
9	PE3/MTCLKD/POE11#/IRQ2	PE3/A8/MTCLKD/MTCLKD#/GTETRGA/ GTETRGB/GTETRGC/GTETRGD/POE11#/ CTS9#/RTS9#/SS9#/IRQ2_DS
10	RES#	RES#
11	XTAL/P37	XTAL/P37
12	VSS	VSS
13	EXTAL/P36	EXTAL/P36
14	VCC	VCC
15	PE2/POE10#/NMI	UPSEL/PE2/POE10#/NMI
16	PE1/MTIOC9D/TMO5/CTS5#/RTS5#/SS5#/ SSLA3	PE1/WR0#/WR#/MTIOC9D/MTIOC9D#/ TMO5/CTS5#/RTS5#/SS5#/CTS12#/ RTS12#/SS12#/SSLA3/IRQ15
17	PE0/MTIOC9B/TMC11/TMC15/SSLA2	PE0/WR1#/BC1#/WAIT#/MTIOC9B/ MTIOC9B#/TMC11/TMC15/RXD5/SMISO5/ SSCL5/SSLA2/CRX0/USB0_OVRCURB/IRQ7
18	PD7/MTIOC9A/TMRI1/TMRI5/SSLA1	TRST#/PD7/MTIOC9A/MTIOC9A#/ GTIOC0A/GTIOC3A/GTIOC0A#/ GTIOC3A#/TMRI1/TMRI5/TXD5/SMOSI5/ SSDA5/SSLA1/CTX0/IRQ8
19	PD6/MTIOC9C/TMO1/CTS1#/RTS1#/SS1#/ SSLA0/IRQ5/ADST0	TMS/PD6/MTIOC9C/MTIOC9C#/GTIOC0B/ GTIOC3B/GTIOC0B#/GTIOC3B#/TMO1/ CTS1#/RTS1#/SS1#/CTS11#/RTS11#/ SS11#/SSLA0/IRQ5/ADST0
20	PD5/TMRI0/TMRI6/RXD1/SMISO1/SSCL1/ IRQ3	TDI/PD5/GTIOC1A/GTETRGA/GTIOC1A#/ TMRI0/TMRI6/RXD1/SMISO1/SSCL1/ RXD11/SMISO11/SSCL11/IRQ6

100 ピン	RX24T (チップバージョン A)	RX66T (PGA 疑似差動入力あり USB 端子あり)
21	PD4/TMCI0/TMCI6/SCK1/IRQ2	TCK/PD4/GTIOC1B/GTETRGB/ GTIOC1B#/TMCI0/TMCI6/SCK1/SCK11/IRQ2
22	PD3/TMO0/TXD1/SMOSI1/SSDA1	TDO/PD3/GTIOC2A/GTETRGC/GTIOC2A#/ TMO0/TXD1/SMOSI1/SSDA1/TXD11/ SMOSI11/SSDA11
23	PD2/TMCI1/TMO4/SCK5/MOSIA	TRCLK/PD2/A7/GTIOC2B/GTIOC0A/ GTIOC2B#/GTIOC0A#/TMCI1/TMO4/ SCK5/SCK8/MOSIA/USB0_VBUS
24	PD1/TMO2/MISOA	USB0_DM
25	PD0/TMO6/RSPCKA	USB0_DP
26	PB7/SCK5	VCC_USB
27	PB6/RXD5/SMISO5/SSCL5/IRQ5	TRDATA0/PB6/A3/GTIOC2A/GTIOC2A#/ RXD5/SMISO5/SSCL5/RXD11/SMISO11/ SSCL11/RXD12/SMISO12/SSCL12/ RXDX12/CRX0/USB0_OVRCURA/IRQ2
28	PB5/TXD5/SMOSI5/SSDA5	TRSYNC/PB5/A2/GTIOC2B/GTIOC2B#/ TXD5/SMOSI5/SSDA5/TXD11/SMOSI11/ SSDA11/TXD12/SMOSI12/SSDA12/ TXDX12/SIOX12/CTX0/USB0_VBUSEN
29	VCC	VCC
30	PB4/POE8#/CTS5#/RTS5#/SS5#/IRQ3	PB4/A1/GTETRGA/GTETRGB/GTETRGC/ GTETRGD/POE8#/CTS5#/RTS5#/SS5#/ SCK11/CTS11#/RTS11#/SS11#/ USB0_OVRCURB/IRQ3_DS
31	VSS	VSS/VSS_USB
32	PB3/MTIOC0A/CACREF/SCK6/RSPCKA	PB3/A7/MTIOC0A/MTIOC0A#/CACREF/ SCK6/RSPCKA/IRQ9
33	PB2/MTIOC0B/TMRI0/ADSM0/TXD6/ SMOSI6/SSDA6/SDA0	PB2/A6/MTIOC0B/MTIOC0B#/GTADSM0/ TMRI0/TXD6/SMOSI6/SSDA6/SDA/ADSM0
34	PB1/MTIOC0C/TMCI0/ADSM1/RXD6/ SMISO6/SSCL6/SCL0	PB1/A5/MTIOC0C/MTIOC0C#/GTADSM1/ TMCI0/RXD6/SMISO6/SSCL6/SCL/IRQ4/ ADSM1
35	PB0/MTIOC0D/TMO0/TXD6/SMOSI6/ SSDA6/MOSIA/ADTRG2#	PB0/A0/A4/BC0#/MTIOC0D/MTIOC0D#/ TMO0/TXD6/SMOSI6/SSDA6/CTS11#/ RTS11#/SS11#/MOSIA/IRQ8/ADTRG2#
36	PA5/MTIOC1A/TMCI3/RXD6/SMISO6/ SSCL6/MISOA/IRQ1/ADTRG1#	PA5/A3/MTIOC1A/MTIOC1A#/TMCI3/ RXD6/SMISO6/SSCL6/RXD8/SMISO8/ SSCL8/MISOA/IRQ1/ADTRG1#
37	PA4/MTIOC1B/TMCI7/SCK6/RSPCKA/ ADTRG0#	PA4/A2/MTIOC1B/MTIOC1B#/TMCI7/ SCK6/TXD8/SMOSI8/SSDA8/RSPCKA/ ADTRG0#
38	PA3/MTIOC2A/TMRI7/SSLA0	PA3/A1/MTIOC2A/MTIOC2A#/GTADSM0/ TMRI7/TXD9/SMOSI9/SSDA9/SCK8/SSLA0
39	PA2/MTIOC2B/TMO7/CTS6#/RTS6#/SS6#/ SSLA1	PA2/A0/BC0#/MTIOC2B/MTIOC2B#/ GTADSM1/TMO7/CTS6#/RTS6#/SS6#/ RXD9/SMISO9/SSCL9/SCK11/SSLA1
40	PA1/MTIOC6A/TMO4/SSLA2/ADTRG0#	PA1/MTIOC6A/MTIOC6A#/TMO4/TXD9/ SMOSI9/SSDA9/RXD11/SMISO11/SSCL11/ SSLA2/CRX0/USB0_ID/USB0_OVRCURA/ IRQ14_DS/ADTRG0#
41	PA0/MTIOC6C/TMO2/SSLA3	PA0/MTIOC6C/MTIOC6C#/TMO2/SCK9/ TXD11/SMOSI11/SSDA11/SSLA3/CTX0/ USB0_EXICEN/USB0_VBUSEN
42	VCC	VCC

100 ピン	RX24T (チップバージョン A)	RX66T (PGA 疑似差動入力あり USB 端子あり)
43	P96/POE4#/IRQ4	P96/CS0#/WAIT#/GTETRGA/GTETRGA/ GTETRGC/GTETRGC/POE4#/CTS8#/ RTS8#/SS8#/IRQ4_DS
44	VSS	VSS
45	P95/MTIOC6B	P95/MTIOC6B/MTIOC6B#/GTIOC4A/ GTIOC7A/GTIOC4A#/GTIOC7A#
46	P94/MTIOC7A	P94/MTIOC7A/MTIOC7A#/GTIOC5A/ GTIOC8A/GTIOC5A#/GTIOC8A#
47	P93/MTIOC7B	P93/MTIOC7B/MTIOC7B#/GTIOC6A/ GTIOC9A/GTIOC6A#/GTIOC9A#
48	P92/MTIOC6D	P92/MTIOC6D/MTIOC6D#/GTIOC4B/ GTIOC7B/GTIOC4B#/GTIOC7B#
49	P91/MTIOC7C	P91/MTIOC7C/MTIOC7C#/GTIOC5B/ GTIOC8B/GTIOC5B#/GTIOC8B#
50	P90/MTIOC7D	P90/MTIOC7D/MTIOC7D#/GTIOC6B/ GTIOC9B/GTIOC6B#/GTIOC9B#
51	P76/MTIOC4D	P76/D0[A0/D0]/MTIOC4D/MTIOC4D#/ GTIOC2B/GTIOC6B/GTIOC2B#/GTIOC6B#
52	P75/MTIOC4C	P75/D1[A1/D1]/MTIOC4C/MTIOC4C#/ GTIOC1B/GTIOC5B/GTIOC1B#/GTIOC5B#
53	P74/MTIOC3D	P74/D2[A2/D2]/MTIOC3D/MTIOC3D#/ GTIOC0B/GTIOC4B/GTIOC0B#/GTIOC4B#
54	P73/MTIOC4B	P73/D3[A3/D3]/MTIOC4B/MTIOC4B#/ GTIOC2A/GTIOC6A/GTIOC2A#/GTIOC6A#
55	P72/MTIOC4A	P72/D4[A4/D4]/MTIOC4A/MTIOC4A#/ GTIOC1A/GTIOC5A/GTIOC1A#/GTIOC5A#
56	P71/MTIOC3B	P71/D5[A5/D5]/MTIOC3B/MTIOC3B#/ GTIOC0A/GTIOC4A/GTIOC0A#/GTIOC4A#
57	P70/POE0#/IRQ5	P70/D6[A6/D6]/GTETRGA/GTETRGA/ GTETRGC/GTETRGC/POE0#/CTS9#/ RTS9#/SS9#/IRQ5_DS
58	P33/MTIOC3A/MTCLKA/TMO0/SSLA3	P33/D7[A7/D7]/MTIOC3A/MTCLKA/ MTIOC3A#/MTCLKA#/GTIOC3B/ GTIOC3B#/TMO0/SSLA3/IRQ13_DS
59	P32/MTIOC3C/MTCLKB/TMO6/SSLA2	P32/D8[A8/D8]/MTIOC3C/MTCLKB/ MTIOC3C#/MTCLKB#/GTIOC3A/ GTIOC3A#/TMO6/SSLA2/IRQ12_DS
60	VCC	VCC
61	P31/MTIOC0A/MTCLKC/TMRI6/SSLA1/ IRQ6	P31/D9[A9/D9]/MTIOC0A/MTCLKC/ MTIOC0A#/MTCLKC#/TMRI6/SSLA1/IRQ6
62	VSS	VSS
63	P30/MTIOC0B/MTCLKD/TMCI6/SSLA0/ IRQ7/COMP3	P30/D10[A10/D10]/MTIOC0B/MTCLKD/ MTIOC0B#/MTCLKD#/TMCI6/SCK8/ CTS8#/RTS8#/SS8#/SSLA0/IRQ7/COMP3
64	P24/MTIC5U/TMCI2/TMO6/RSPCKA/ COMP0	P27/CS3#/MTIOC1A/MTIOC0C/ MTIOC1A#/MTIOC0C#/POE9#/IRQ15
65	P23/MTIC5V/TMO2/CACREF/MOSIA/ COMP1	P24/D11[A11/D11]/MTIC5U/MTIC5U#/ TMCI2/TMO6/CTS8#/RTS8#/SS8#/SCK8/ RSPCKA/IRQ4/COMP0
66	P22/MTIC5W/TMRI2/TMO4/MISOA/ ADTRG2#/COMP2	P23/D12[A12/D12]/MTIC5V/MTIC5V#/ TMO2/CACREF/TXD8/SMOSI8/SSDA8/ TXD12/SMOSI12/SSDA12/TXDX12/ SIOX12/MOSIA/CTX0/IRQ11/COMP1

100 ピン	RX24T (チップバージョン A)	RX66T (PGA 疑似差動入力あり USB 端子あり)
67	P21/MTCLKA/MTIOC9A/TMCI4/IRQ6/ ADTRG1#/AN116/CVREFC1	P22/D13[A13/D13]/MTIC5W/MTCLKD/ MTIC5W#/MTCLKD#/MTIOC9B/TMRI2/ TMO4/RXD8/SMISO8/SSCL8/RXD12/ SMISO12/SSCL12/RDX12/MISOA/CRX0/ IRQ10/ADTRG2#/COMP2
68	P20/MTCLKB/MTIOC9C/TMRI4/IRQ7/ ADTRG0#/AN016/CVREFC0	P21/D14[A14/D14]/MTIOC9A/MTCLKA/ MTIOC9A#/MTCLKA#/TMCI4/TXD8/ SMOSI8/SSDA8/TXD12/SMOSI12/ SSDA12/TDX12/SIOX12/MOSIA/ IRQ6_DS/AN217/ADTRG1#/COMP5
69	P65/AN205	P20/D15[A15/D15]/MTIOC9C/MTCLKB/ MTIOC9C#/MTCLKB#/TMRI4/CTS8#/ RTS8#/SS8#/SCK8/RSPCKA/IRQ7_DS/ AN216/ADTRG0#/COMP4
70	P64/AN204	P65/A12/IRQ9/AN211/CMPC53/DA1
71	AVCC2	P64/A13/IRQ8/AN210/CMPC33/DA0
72	VREF	AVCC2
73	AVSS2	AVSS2
74	P63/AN203/IRQ7	P63/A12/A14/IRQ7/AN209/CMPC23
75	P62/AN202/IRQ6	P62/A13/A15/IRQ6/AN208/CMPC43
76	P61/AN201/IRQ5	P61/A14/A16/IRQ5/AN207/CMPC13
77	P60/AN200/IRQ4	P60/A15/A17/IRQ4/AN206/CMPC03
78	P55/AN211/IRQ3	P55/A16/A18/IRQ3/AN203/CMPC32
79	P54/AN210/IRQ2	P54/A17/A19/IRQ2/AN202/CMPC22
80	P53/AN209/IRQ1	P53/A18/A20/IRQ1/AN201/CMPC12
81	P52/AN208/IRQ0	P52/IRQ0/AN200/CMPC02
82	P51/AN207	P47/AN103
83	P50/AN206	P46/AN102/CMPC50/CMPC51
84	P47/AN103	P45/AN101/CMPC40/CMPC41
85	P46/AN102/CMPC12/CMPC13/CMPC30/ CMPC31	P44/AN100/CMPC30/CMPC31
86	P45/AN101/CMPC02/CMPC03/CMPC20/ CMPC21	PH4/AN107/PGAVSS1
87	P44/AN100/CMPC10/CMPC11/CMPC32/ CMPC33	P43/AN003
88	P43/AN003	P42/AN002/CMPC20/CMPC21
89	P42/AN002	P41/AN001/CMPC10/CMPC11
90	P41/AN001	P40/AN000/CMPC00/CMPC01
91	P40/AN000/CMPC00/CMPC01/CMPC22/ CMPC23	PH0/AN007/PGAVSS0
92	AVCC1	AVCC1
93	AVCC0	AVCC0
94	AVSS0	AVSS0
95	AVSS1	AVSS1
96	P82/MTIC5U/TMO4/SCK6	P82/ALE/WAIT#/MTIC5U/MTIC5U#/ TMO4/SCK6/SCK12/IRQ3/COMP5
97	P81/MTIC5V/TMCI4/TXD6/SMOSI6/SSDA6	P81/CS2#/MTIC5V/MTIC5V#/TMCI4/ TXD6/SMOSI6/SSDA6/TXD12/SMOSI12/ SSDA12/TDX12/SIOX12/COMP4
98	P80/MTIC5W/TMRI4/RXD6/SMISO6/SSCL6	P80/CS1#/MTIC5W/MTIC5W#/TMRI4/ RXD6/SMISO6/SSCL6/RXD12/SMISO12/ SSCL12/RDX12/IRQ5/COMP3

100 ピン	RX24T (チップバージョン A)	RX66T (PGA 疑似差動入力あり USB 端子あり)
99	P11/MTIOC3A/MTCLKC/TMO3/IRQ1	P11/RD#/MTIOC3A/MTCLKC/ MTIOC3A#/MTCLKC#/MTIOC9D/ GTIOC3B/GTETRGA/GTIOC3B#/ GTETRGC/TMO3/POE9#/IRQ1_DS
100	P10/MTIOC9B/MTCLKD/TMRI3/POE12#/ CTS6#/RTS6#/SS6#/IRQ0	P10/MTIOC9B/MTCLKD/MTIOC9B#/ MTCLKD#/GTETRGB/GTETRGD/TMRI3/ POE12#/CTS6#/RTS6#/SS6#/IRQ0_DS

3.5 100 ピンパッケージ(RX24T : チップバージョン A、RX66T : PGA 疑似差動入力あり USB 端子なし)

表 3.5 に 100 ピンパッケージ端子機能の比較 (RX24T : チップバージョン A、RX66T : PGA 疑似差動入力あり USB 端子なし) を示します。

表 3.5 100 ピンパッケージ端子機能の比較
(RX24T : チップバージョン A、RX66T : PGA 疑似差動入力あり USB 端子なし)

100 ピン	RX24T (チップバージョン A)	RX66T (PGA 疑似差動入力あり USB 端子なし)
1	PE5/IRQ0	PE5/BCLK/MTIOC9D/MTIOC9D#/GTIOC3A/ GTETRGB/GTIOC3A#/GTETRGD/SCK9/ CTS9#/RTS9#/SS9#/IRQ0/ADST0
2	P02/MTIOC9D/CTS1#/RTS1#/SS1#/IRQ5/ ADST0	EMLE
3	VSS	VSS
4	P00/IRQ2/ADST1	UB/P00/A11/MTIOC9A/MTIOC9A#/CACREF/ RXD9/SMISO9/SSCL9/RXD12/SMISO12/ SSCL12/RDX12/IRQ2/ADST1/COMP0
5	VCL	VCL
6	MD/FINED	MD/FINED
7	P01/POE12#/IRQ4/ADST2	P01/A10/MTIOC9C/MTIOC9C#/GTETRGA/ GTETRGB/GTETRGC/GTETRGD/POE12#/ TXD9/SMOSI9/SSDA9/TXD12/SMOSI12/ SSDA12/TXDX12/SIOX12/IRQ4/ADST2/ COMP1
8	PE4/MTCLKC/POE10#/IRQ1	PE4/A9/MTCLKC/MTCLKC#/GTETRGA/ GTETRGB/GTETRGC/GTETRGD/POE10#/ SCK9/IRQ1
9	PE3/MTCLKD/POE11#/IRQ2	PE3/A8/MTCLKD/MTCLKD#/GTETRGA/ GTETRGB/GTETRGC/GTETRGD/POE11#/ CTS9#/RTS9#/SS9#/IRQ2_DS
10	RES#	RES#
11	XTAL/P37	XTAL/P37
12	VSS	VSS
13	EXTAL/P36	EXTAL/P36
14	VCC	VCC
15	PE2/POE10#/NMI	PE2/POE10#/NMI
16	PE1/MTIOC9D/TMO5/CTS5#/RTS5#/SS5#/ SSLA3	PE1/WR0#/WR#/MTIOC9D/MTIOC9D#/ TMO5/CTS5#/RTS5#/SS5#/CTS12#/ RTS12#/SS12#/SSLA3/IRQ15
17	PE0/MTIOC9B/TMC11/TMC15/SSLA2	PE0/WR1#/BC1#/WAIT#/MTIOC9B/ MTIOC9B#/TMC11/TMC15/RXD5/SMISO5/ SSCL5/SSLA2/CRX0/IRQ7
18	PD7/MTIOC9A/TMRI1/TMRI5/SSLA1	TRST#/PD7/MTIOC9A/MTIOC9A#/ GTIOC0A/GTIOC3A/GTIOC0A#/ GTIOC3A#/TMRI1/TMRI5/TXD5/SMOSI5/ SSDA5/SSLA1/CTX0/IRQ8
19	PD6/MTIOC9C/TMO1/CTS1#/RTS1#/SS1#/ SSLA0/IRQ5/ADST0	TMS/PD6/MTIOC9C/MTIOC9C#/GTIOC0B/ GTIOC3B/GTIOC0B#/GTIOC3B#/TMO1/ CTS1#/RTS1#/SS1#/CTS11#/RTS11#/ SS11#/SSLA0/IRQ5/ADST0
20	PD5/TMRI0/TMRI6/RXD1/SMISO1/SSCL1/ IRQ3	TDI/PD5/GTIOC1A/GTETRGA/GTIOC1A#/ TMRI0/TMRI6/RXD1/SMISO1/SSCL1/ RXD11/SMISO11/SSCL11/IRQ6

100 ピン	RX24T (チップバージョン A)	RX66T (PGA 疑似差動入力あり USB 端子なし)
21	PD4/TMCI0/TMCI6/SCK1/IRQ2	TCK/PD4/GTIOC1B/GTETRGB/ GTIOC1B#/TMCI0/TMCI6/SCK1/SCK11/IRQ2
22	PD3/TMO0/TXD1/SMOSI1/SSDA1	TDO/PD3/GTIOC2A/GTETRGC/GTIOC2A#/ TMO0/TXD1/SMOSI1/SSDA1/TXD11/ SMOSI11/SSDA11
23	PD2/TMCI1/TMO4/SCK5/MOSIA	TRCLK/PD2/A7/GTIOC2B/GTIOC0A/ GTIOC2B#/GTIOC0A#/TMCI1/TMO4/ SCK5/SCK8/MOSIA
24	PD1/TMO2/MISOA	TRDATA3/PD1/A6/GTIOC3A/GTIOC0B/ GTIOC3A#/GTIOC0B#/TMO2/RXD8/ SMISO8/SSCL8/MISOA
25	PD0/TMO6/RSPCKA	TRDATA2/PD0/A5/GTIOC3B/GTIOC1A/ GTIOC3B#/GTIOC1A#/TMO6/TXD8/ SMOSI8/SSDA8/RSPCKA
26	PB7/SCK5	TRDATA1/PB7/A4/GTIOC1B/GTIOC1B#/ SCK5/SCK11/SCK12
27	PB6/RXD5/SMISO5/SSCL5/IRQ5	TRDATA0/PB6/A3/GTIOC2A/GTIOC2A#/ RXD5/SMISO5/SSCL5/RXD11/SMISO11/ SSCL11/RXD12/SMISO12/SSCL12/ RXDX12/CRX0/IRQ2
28	PB5/TXD5/SMOSI5/SSDA5	TRSYNC/PB5/A2/GTIOC2B/GTIOC2B#/ TXD5/SMOSI5/SSDA5/TXD11/SMOSI11/ SSDA11/TXD12/SMOSI12/SSDA12/ TXDX12/SIOX12/CTX0
29	VCC	VCC
30	PB4/POE8#/CTS5#/RTS5#/SS5#/IRQ3	PB4/A1/GTETRGA/GTETRGB/GTETRGC/ GTETRGD/POE8#/CTS5#/RTS5#/SS5#/ SCK11/CTS11#/RTS11#/SS11#/IRQ3_DS
31	VSS	VSS
32	PB3/MTIOC0A/CACREF/SCK6/RSPCKA	PB3/A7 ^(注1) /MTIOC0A/MTIOC0A#/CACREF/ SCK6/RSPCKA/IRQ9
33	PB2/MTIOC0B/TMRI0/ADSM0/TXD6/ SMOSI6/SSDA6/SDA0	PB2/A6 ^(注1) /MTIOC0B/MTIOC0B#/GTADSM0/ TMRI0/TXD6/SMOSI6/SSDA6/SDA/ADSM0
34	PB1/MTIOC0C/TMCI0/ADSM1/RXD6/ SMISO6/SSCL6/SCL0	PB1/A5 ^(注1) /MTIOC0C/MTIOC0C#/GTADSM1/ TMCI0/RXD6/SMISO6/SSCL6/SCL/IRQ4/ ADSM1
35	PB0/MTIOC0D/TMO0/TXD6/SMOSI6/ SSDA6/MOSIA/ADTRG2#	PB0/A0/A4 ^(注1) /BC0#/MTIOC0D/MTIOC0D#/ TMO0/TXD6/SMOSI6/SSDA6/CTS11#/ RTS11#/SS11#/MOSIA/IRQ8/ADTRG2#
36	PA5/MTIOC1A/TMCI3/RXD6/SMISO6/ SSCL6/MISOA/IRQ1/ADTRG1#	PA5/A3 ^(注1) /MTIOC1A/MTIOC1A#/TMCI3/ RXD6/SMISO6/SSCL6/RXD8/SMISO8/ SSCL8/MISOA/IRQ1/ADTRG1#
37	PA4/MTIOC1B/TMCI7/SCK6/RSPCKA/ ADTRG0#	PA4/A2 ^(注1) /MTIOC1B/MTIOC1B#/TMCI7/ SCK6/TXD8/SMOSI8/SSDA8/RSPCKA/ ADTRG0#
38	PA3/MTIOC2A/TMRI7/SSLA0	PA3/A1 ^(注1) /MTIOC2A/MTIOC2A#/GTADSM0/ TMRI7/TXD9/SMOSI9/SSDA9/SCK8/SSLA0
39	PA2/MTIOC2B/TMO7/CTS6#/RTS6#/SS6#/ SSLA1	PA2/A0/BC0#/MTIOC2B/MTIOC2B#/ GTADSM1/TMO7/CTS6#/RTS6#/SS6#/ RXD9/SMISO9/SSCL9/SCK11 ^(注1) /SSLA1
40	PA1/MTIOC6A/TMO4/SSLA2/ADTRG0#	PA1/MTIOC6A/MTIOC6A#/TMO4/TXD9/ SMOSI9/SSDA9/RXD11/SMISO11/SSCL11/ SSLA2/CRX0/IRQ14_DS/ADTRG0#
41	PA0/MTIOC6C/TMO2/SSLA3	PA0/MTIOC6C/MTIOC6C#/TMO2/SCK9/ TXD11/SMOSI11/SSDA11/SSLA3/CTX0

100 ピン	RX24T (チップバージョン A)	RX66T (PGA 疑似差動入力あり USB 端子なし)
42	VCC	VCC
43	P96/POE4#/IRQ4	P96/CS0#/WAIT#/GTETRGA/GTETRGB/ GTETRGC/GTETRGD/POE4#/CTS8#/ RTS8#/SS8#/IRQ4_DS
44	VSS	VSS
45	P95/MTIOC6B	P95/MTIOC6B/MTIOC6B#/GTIOC4A/ GTIOC7A/GTIOC4A#/GTIOC7A#
46	P94/MTIOC7A	P94/MTIOC7A/MTIOC7A#/GTIOC5A/ GTIOC8A/GTIOC5A#/GTIOC8A#
47	P93/MTIOC7B	P93/MTIOC7B/MTIOC7B#/GTIOC6A/ GTIOC9A/GTIOC6A#/GTIOC9A#
48	P92/MTIOC6D	P92/MTIOC6D/MTIOC6D#/GTIOC4B/ GTIOC7B/GTIOC4B#/GTIOC7B#
49	P91/MTIOC7C	P91/MTIOC7C/MTIOC7C#/GTIOC5B/ GTIOC8B/GTIOC5B#/GTIOC8B#
50	P90/MTIOC7D	P90/MTIOC7D/MTIOC7D#/GTIOC6B/ GTIOC9B/GTIOC6B#/GTIOC9B#
51	P76/MTIOC4D	P76/D0[A0/D0]/MTIOC4D/MTIOC4D#/ GTIOC2B/GTIOC6B/GTIOC2B#/GTIOC6B#
52	P75/MTIOC4C	P75/D1[A1/D1]/MTIOC4C/MTIOC4C#/ GTIOC1B/GTIOC5B/GTIOC1B#/GTIOC5B#
53	P74/MTIOC3D	P74/D2[A2/D2]/MTIOC3D/MTIOC3D#/ GTIOC0B/GTIOC4B/GTIOC0B#/GTIOC4B#
54	P73/MTIOC4B	P73/D3[A3/D3]/MTIOC4B/MTIOC4B#/ GTIOC2A/GTIOC6A/GTIOC2A#/GTIOC6A#
55	P72/MTIOC4A	P72/D4[A4/D4]/MTIOC4A/MTIOC4A#/ GTIOC1A/GTIOC5A/GTIOC1A#/GTIOC5A#
56	P71/MTIOC3B	P71/D5[A5/D5]/MTIOC3B/MTIOC3B#/ GTIOC0A/GTIOC4A/GTIOC0A#/GTIOC4A#
57	P70/POE0#/IRQ5	P70/D6[A6/D6]/GTETRGA/GTETRGB/ GTETRGC/GTETRGD/POE0#/CTS9#/ RTS9#/SS9#/IRQ5_DS
58	P33/MTIOC3A/MTCLKA/TMO0/SSLA3	P33/D7[A7/D7]/MTIOC3A/MTCLKA/ MTIOC3A#/MTCLKA#/GTIOC3B/ GTIOC3B#/TMO0/SSLA3/IRQ13_DS
59	P32/MTIOC3C/MTCLKB/TMO6/SSLA2	P32/D8[A8/D8]/MTIOC3C/MTCLKB/ MTIOC3C#/MTCLKB#/GTIOC3A/ GTIOC3A#/TMO6/SSLA2/IRQ12_DS
60	VCC	VCC
61	P31/MTIOC0A/MTCLKC/TMRI6/SSLA1/ IRQ6	P31/D9[A9/D9]/MTIOC0A/MTCLKC/ MTIOC0A#/MTCLKC#/TMRI6/SSLA1/IRQ6
62	VSS	VSS
63	P30/MTIOC0B/MTCLKD/TMCI6/SSLA0/ IRQ7/COMP3	P30/D10[A10/D10]/MTIOC0B/MTCLKD/ MTIOC0B#/MTCLKD#/TMCI6/SCK8/ CTS8#/RTS8#/SS8#/SSLA0/IRQ7/COMP3
64	P24/MTIC5U/TMCI2/TMO6/RSPCKA/ COMP0	P27/CS3# ^(注1) /MTIOC1A/MTIOC0C/ MTIOC1A#/MTIOC0C#/POE9#/IRQ15
65	P23/MTIC5V/TMO2/CACREF/MOSIA/ COMP1	P24/D11[A11/D11]/MTIC5U/MTIC5U#/ TMCI2/TMO6/CTS8#/RTS8#/SS8#/SCK8/ RSPCKA/IRQ4/COMP0
66	P22/MTIC5W/TMRI2/TMO4/MISOA/ ADTRG2#/COMP2	P23/D12[A12/D12]/MTIC5V/MTIC5V#/ TMO2/CACREF/TXD8/SMOSI8/SSDA8/ TXD12/SMOSI12/SSDA12/TXDX12/ SIOX12/MOSIA/CTX0/IRQ11/COMP1

100 ピン	RX24T (チップバージョン A)	RX66T (PGA 疑似差動入力あり USB 端子なし)
67	P21/MTCLKA/MTIOC9A/TMCI4/IRQ6/ ADTRG1#/AN116/CVREFC1	P22/D13[A13/D13]/MTIC5W/MTCLKD/ MTIC5W#/MTCLKD#/MTIOC9B/TMR12/ TMO4/RXD8/SMISO8/SSCL8/RXD12/ SMISO12/SSCL12/RDX12/MISOA/CRX0/ IRQ10/ADTRG2#/COMP2
68	P20/MTCLKB/MTIOC9C/TMRI4/IRQ7/ ADTRG0#/AN016/CVREFC0	P21/D14[A14/D14]/MTIOC9A/MTCLKA/ MTIOC9A#/MTCLKA#/TMCI4/TXD8/ SMOSI8/SSDA8/TXD12/SMOSI12/ SSDA12/TDX12/SIOX12/MOSIA/ IRQ6_DS/AN217/ADTRG1#/COMP5
69	P65/AN205	P20/D15[A15/D15]/MTIOC9C/MTCLKB/ MTIOC9C#/MTCLKB#/TMRI4/CTS8#/ RTS8#/SS8#/SCK8/RSPCKA/IRQ7_DS/ AN216/ADTRG0#/COMP4
70	P64/AN204	P65/A12/IRQ9/AN211/CMPC53/DA1
71	AVCC2	P64/A13/IRQ8/AN210/CMPC33/DA0
72	VREF	AVCC2
73	AVSS2	AVSS2
74	P63/AN203/IRQ7	P63/A12 ^(注1) /A14/IRQ7/AN209/CMPC23
75	P62/AN202/IRQ6	P62/A13 ^(注1) /A15/IRQ6/AN208/CMPC43
76	P61/AN201/IRQ5	P61/A14 ^(注1) /A16/IRQ5/AN207/CMPC13
77	P60/AN200/IRQ4	P60/A15 ^(注1) /A17/IRQ4/AN206/CMPC03
78	P55/AN211/IRQ3	P55/A16 ^(注1) /A18/IRQ3/AN203/CMPC32
79	P54/AN210/IRQ2	P54/A17 ^(注1) /A19/IRQ2/AN202/CMPC22
80	P53/AN209/IRQ1	P53/A18 ^(注1) /A20/IRQ1/AN201/CMPC12
81	P52/AN208/IRQ0	P52/IRQ0/AN200/CMPC02
82	P51/AN207	P47/AN103
83	P50/AN206	P46/AN102/CMPC50/CMPC51
84	P47/AN103	P45/AN101/CMPC40/CMPC41
85	P46/AN102/CMPC12/CMPC13/CMPC30/ CMPC31	P44/AN100/CMPC30/CMPC31
86	P45/AN101/CMPC02/CMPC03/CMPC20/ CMPC21	PH4/AN107/PGAVSS1
87	P44/AN100/CMPC10/CMPC11/CMPC32/ CMPC33	P43/AN003
88	P43/AN003	P42/AN002/CMPC20/CMPC21
89	P42/AN002	P41/AN001/CMPC10/CMPC11
90	P41/AN001	P40/AN000/CMPC00/CMPC01
91	P40/AN000/CMPC00/CMPC01/CMPC22/ CMPC23	PH0/AN007/PGAVSS0
92	AVCC1	AVCC1
93	AVCC0	AVCC0
94	AVSS0	AVSS0
95	AVSS1	AVSS1
96	P82/MTIC5U/TMO4/SCK6	P82/ALE/WAIT#/MTIC5U/MTIC5U#/ TMO4/SCK6/SCK12/IRQ3/COMP5
97	P81/MTIC5V/TMCI4/TXD6/SMOSI6/SSDA6	P81/CS2#/MTIC5V/MTIC5V#/TMCI4/ TXD6/SMOSI6/SSDA6/TXD12/SMOSI12/ SSDA12/TDX12/SIOX12/COMP4
98	P80/MTIC5W/TMRI4/RXD6/SMISO6/SSCL6	P80/CS1#/MTIC5W/MTIC5W#/TMRI4/ RXD6/SMISO6/SSCL6/RXD12/SMISO12/ SSCL12/RDX12/IRQ5/COMP3

100 ピン	RX24T (チップバージョン A)	RX66T (PGA 疑似差動入力あり USB 端子なし)
99	P11/MTIOC3A/MTCLKC/TMO3/IRQ1	P11/RD#/MTIOC3A/MTCLKC/ MTIOC3A#/MTCLKC#/MTIOC9D/ GTIOC3B/GTETRGA/GTIOC3B#/ GTETRGC/TMO3/POE9#/IRQ1_DS
100	P10/MTIOC9B/MTCLKD/TMRI3/POE12#/ CTS6#/RTS6#/SS6#/IRQ0	P10/MTIOC9B/MTCLKD/MTIOC9B#/ MTCLKD#/GTETRGB/GTETRGD/TMRI3/ POE12#/CTS6#/RTS6#/SS6#/IRQ0_DS

注 1. RAM 容量が 128K バイトの製品のみ

3.6 100 ピンパッケージ(RX24T : チップバージョン A、RX66T : PGA 疑似差動入力なし USB 端子なし)

表 3.6 に 100 ピンパッケージ端子機能の比較 (RX24T : チップバージョン A、RX66T : PGA 疑似差動入力なし USB 端子なし) を示します。

表 3.6 100 ピンパッケージ端子機能の比較
(RX24T : チップバージョン A、RX66T : PGA 疑似差動入力なし USB 端子なし)

100 ピン	RX24T (チップバージョン A)	RX66T (PGA 疑似差動入力なし USB 端子なし)
1	PE5/IRQ0	PE5/BCLK/MTIOC9D/MTIOC9D#/GTIOC3A/ GTETRQB/GTIOC3A#/GTETRGD/SCK9/ CTS9#/RTS9#/SS9#/IRQ0/ADST0
2	P02/MTIOC9D/CTS1#/RTS1#/SS1#/IRQ5/ ADST0	EMLE
3	VSS	VSS
4	P00/IRQ2/ADST1	UB/P00/A11/MTIOC9A/MTIOC9A#/CACREF/ RXD9/SMISO9/SSCL9/RXD12/SMISO12/ SSCL12/RDX12/IRQ2/ADST1/COMP0
5	VCL	VCL
6	MD/FINED	MD/FINED
7	P01/POE12#/IRQ4/ADST2	P01/A10/MTIOC9C/MTIOC9C#/GTETRGA/ GTETRQB/GTETRGC/GTETRGD/POE12#/ TXD9/SMOSI9/SSDA9/TXD12/SMOSI12/ SSDA12/TDX12/SIOX12/IRQ4/ADST2/ COMP1
8	PE4/MTCLKC/POE10#/IRQ1	PE4/A9/MTCLKC/MTCLKC#/GTETRGA/ GTETRQB/GTETRGC/GTETRGD/POE10#/ SCK9/IRQ1
9	PE3/MTCLKD/POE11#/IRQ2	PE3/A8/MTCLKD/MTCLKD#/GTETRGA/ GTETRQB/GTETRGC/GTETRGD/POE11#/ CTS9#/RTS9#/SS9#/IRQ2_DS
10	RES#	RES#
11	XTAL/P37	XTAL/P37
12	VSS	VSS
13	EXTAL/P36	EXTAL/P36
14	VCC	VCC
15	PE2/POE10#/NMI	PE2/POE10#/NMI
16	PE1/MTIOC9D/TMO5/CTS5#/RTS5#/SS5#/ SSLA3	PE1/WR0#/WR#/MTIOC9D/MTIOC9D#/ TMO5/CTS5#/RTS5#/SS5#/CTS12#/ RTS12#/SS12#/SSLA3/IRQ15
17	PE0/MTIOC9B/TMCI1/TMCI5/SSLA2	PE0/WR1#/BC1#/WAIT#/MTIOC9B/ MTIOC9B#/TMCI1/TMCI5/RXD5/SMISO5/ SSCL5/SSLA2/CRX0/IRQ7
18	PD7/MTIOC9A/TMRI1/TMRI5/SSLA1	TRST#/PD7/MTIOC9A/MTIOC9A#/ GTIOC0A/GTIOC3A/GTIOC0A#/ GTIOC3A#/TMRI1/TMRI5/TXD5/SMOSI5/ SSDA5/SSLA1/CTX0/IRQ8
19	PD6/MTIOC9C/TMO1/CTS1#/RTS1#/SS1#/ SSLA0/IRQ5/ADST0	TMS/PD6/MTIOC9C/MTIOC9C#/GTIOC0B/ GTIOC3B/GTIOC0B#/GTIOC3B#/TMO1/ CTS1#/RTS1#/SS1#/CTS11#/RTS11#/ SS11#/SSLA0/IRQ5/ADST0

100 ピン	RX24T (チップバージョン A)	RX66T (PGA 疑似差動入力なし USB 端子なし)
20	PD5/TMRI0/TMRI6/RXD1/SMISO1/SSCL1/ IRQ3	TDI/PD5/GTIOC1A/GTETRGA/GTIOC1A#/ TMRI0/TMRI6/RXD1/SMISO1/SSCL1/ RXD11/SMISO11/SSCL11/IRQ6
21	PD4/TMCI0/TMCI6/SCK1/IRQ2	TCK/PD4/GTIOC1B/GTETRGA/ GTIOC1B#/TMCI0/TMCI6/SCK1/SCK11/IRQ2
22	PD3/TMO0/TXD1/SMOSI1/SSDA1	TDO/PD3/GTIOC2A/GTETRGC/GTIOC2A#/ TMO0/TXD1/SMOSI1/SSDA1/TXD11/ SMOSI11/SSDA11
23	PD2/TMCI1/TMO4/SCK5/MOSIA	TRCLK/PD2/A7/GTIOC2B/GTIOC0A/ GTIOC2B#/GTIOC0A#/TMCI1/TMO4/ SCK5/SCK8/MOSIA
24	PD1/TMO2/MISOA	TRDATA3/PD1/A6/GTIOC3A/GTIOC0B/ GTIOC3A#/GTIOC0B#/TMO2/RXD8/ SMISO8/SSCL8/MISOA
25	PD0/TMO6/RSPCKA	TRDATA2/PD0/A5/GTIOC3B/GTIOC1A/ GTIOC3B#/GTIOC1A#/TMO6/TXD8/ SMOSI8/SSDA8/RSPCKA
26	PB7/SCK5	TRDATA1/PB7/A4/GTIOC1B/GTIOC1B#/ SCK5/SCK11/SCK12
27	PB6/RXD5/SMISO5/SSCL5/IRQ5	TRDATA0/PB6/A3/GTIOC2A/GTIOC2A#/ RXD5/SMISO5/SSCL5/RXD11/SMISO11/ SSCL11/RXD12/SMISO12/SSCL12/ RXDX12/CRX0/IRQ2
28	PB5/TXD5/SMOSI5/SSDA5	TRSYNC/PB5/A2/GTIOC2B/GTIOC2B#/ TXD5/SMOSI5/SSDA5/TXD11/SMOSI11/ SSDA11/TXD12/SMOSI12/SSDA12/ TXDX12/SIOX12/CTX0
29	VCC	VCC
30	PB4/POE8#/CTS5#/RTS5#/SS5#/IRQ3	PB4/A1/GTETRGA/GTETRGA/GTETRGC/ GTETRGA/POE8#/CTS5#/RTS5#/SS5#/ SCK11/CTS11#/RTS11#/SS11#/IRQ3_DS
31	VSS	VSS
32	PB3/MTIOC0A/CACREF/SCK6/RSPCKA	PB3/A7 ^(注1) /MTIOC0A/MTIOC0A#/CACREF/ SCK6/RSPCKA/IRQ9
33	PB2/MTIOC0B/TMRI0/ADSM0/TXD6/ SMOSI6/SSDA6/SDA0	PB2/A6 ^(注1) /MTIOC0B/MTIOC0B#/GTADSM0/ TMRI0/TXD6/SMOSI6/SSDA6/SDA/ADSM0
34	PB1/MTIOC0C/TMCI0/ADSM1/RXD6/ SMISO6/SSCL6/SCL0	PB1/A5 ^(注1) /MTIOC0C/MTIOC0C#/GTADSM1/ TMCI0/RXD6/SMISO6/SSCL6/SCL/IRQ4/ ADSM1
35	PB0/MTIOC0D/TMO0/TXD6/SMOSI6/ SSDA6/MOSIA/ADTRG2#	PB0/A0/A4 ^(注1) /BC0#/MTIOC0D/MTIOC0D#/ TMO0/TXD6/SMOSI6/SSDA6/CTS11#/ RTS11#/SS11#/MOSIA/IRQ8/ADTRG2#
36	PA5/MTIOC1A/TMCI3/RXD6/SMISO6/ SSCL6/MISOA/IRQ1/ADTRG1#	PA5/A3 ^(注1) /MTIOC1A/MTIOC1A#/TMCI3/ RXD6/SMISO6/SSCL6/RXD8/SMISO8/ SSCL8/MISOA/IRQ1/ADTRG1#
37	PA4/MTIOC1B/TMCI7/SCK6/RSPCKA/ ADTRG0#	PA4/A2 ^(注1) /MTIOC1B/MTIOC1B#/TMCI7/ SCK6/TXD8/SMOSI8/SSDA8/RSPCKA/ ADTRG0#
38	PA3/MTIOC2A/TMRI7/SSLA0	PA3/A1 ^(注1) /MTIOC2A/MTIOC2A#/GTADSM0/ TMRI7/TXD9/SMOSI9/SSDA9/SCK8/SSLA0
39	PA2/MTIOC2B/TMO7/CTS6#/RTS6#/SS6#/ SSLA1	PA2/A0/BC0#/MTIOC2B/MTIOC2B#/ GTADSM1/TMO7/CTS6#/RTS6#/SS6#/ RXD9/SMISO9/SSCL9/SCK11 ^(注1) /SSLA1

100 ピン	RX24T (チップバージョン A)	RX66T (PGA 疑似差動入力なし USB 端子なし)
40	PA1/MTIOC6A/TMO4/SSLA2/ADTRG0#	PA1/MTIOC6A/MTIOC6A#/TMO4/TXD9/ SMOSI9/SSDA9/RXD11/SMISO11/SSCL11/ SSLA2/CRX0/IRQ14_DS/ADTRG0#
41	PA0/MTIOC6C/TMO2/SSLA3	PA0/MTIOC6C/MTIOC6C#/TMO2/SCK9/ TXD11/SMOSI11/SSDA11/SSLA3/CTX0
42	VCC	VCC
43	P96/POE4#/IRQ4	P96/CS0#/WAIT#/GTETRGA/ GTETRGB/GTETRGC/GTETRGD/ POE4#/CTS8#/RTS8#/SS8#/IRQ4_DS
44	VSS	VSS
45	P95/MTIOC6B	P95/MTIOC6B/MTIOC6B#/GTIOC4A/ GTIOC7A/GTIOC4A#/GTIOC7A#
46	P94/MTIOC7A	P94/MTIOC7A/MTIOC7A#/GTIOC5A/ GTIOC8A/GTIOC5A#/GTIOC8A#
47	P93/MTIOC7B	P93/MTIOC7B/MTIOC7B#/GTIOC6A/ GTIOC9A/GTIOC6A#/GTIOC9A#
48	P92/MTIOC6D	P92/MTIOC6D/MTIOC6D#/GTIOC4B/ GTIOC7B/GTIOC4B#/GTIOC7B#
49	P91/MTIOC7C	P91/MTIOC7C/MTIOC7C#/GTIOC5B/ GTIOC8B/GTIOC5B#/GTIOC8B#
50	P90/MTIOC7D	P90/MTIOC7D/MTIOC7D#/GTIOC6B/ GTIOC9B/GTIOC6B#/GTIOC9B#
51	P76/MTIOC4D	P76/D0[A0/D0]/MTIOC4D/MTIOC4D#/ GTIOC2B/GTIOC6B/GTIOC2B#/GTIOC6B#
52	P75/MTIOC4C	P75/D1[A1/D1]/MTIOC4C/MTIOC4C#/ GTIOC1B/GTIOC5B/GTIOC1B#/GTIOC5B#
53	P74/MTIOC3D	P74/D2[A2/D2]/MTIOC3D/MTIOC3D#/ GTIOC0B/GTIOC4B/GTIOC0B#/GTIOC4B#
54	P73/MTIOC4B	P73/D3[A3/D3]/MTIOC4B/MTIOC4B#/ GTIOC2A/GTIOC6A/GTIOC2A#/GTIOC6A#
55	P72/MTIOC4A	P72/D4[A4/D4]/MTIOC4A/MTIOC4A#/ GTIOC1A/GTIOC5A/GTIOC1A#/GTIOC5A#
56	P71/MTIOC3B	P71/D5[A5/D5]/MTIOC3B/MTIOC3B#/ GTIOC0A/GTIOC4A/GTIOC0A#/GTIOC4A#
57	P70/POE0#/IRQ5	P70/D6[A6/D6]/GTETRGA/GTETRGB/ GTETRGC/GTETRGD/POE0#/CTS9#/ RTS9#/SS9#/IRQ5_DS
58	P33/MTIOC3A/MTCLKA/TMO0/SSLA3	P33/D7[A7/D7]/MTIOC3A/MTCLKA/ MTIOC3A#/MTCLKA#/GTIOC3B/ GTIOC3B#/TMO0/SSLA3/IRQ13_DS
59	P32/MTIOC3C/MTCLKB/TMO6/SSLA2	P32/D8[A8/D8]/MTIOC3C/MTCLKB/ MTIOC3C#/MTCLKB#/GTIOC3A/ GTIOC3A#/TMO6/SSLA2/IRQ12_DS
60	VCC	VCC
61	P31/MTIOC0A/MTCLKC/TMRI6/SSLA1/ IRQ6	P31/D9[A9/D9]/MTIOC0A/MTCLKC/ MTIOC0A#/MTCLKC#/TMRI6/SSLA1/IRQ6
62	VSS	VSS
63	P30/MTIOC0B/MTCLKD/TMCI6/SSLA0/ IRQ7/COMP3	P30/D10[A10/D10]/MTIOC0B/MTCLKD/ MTIOC0B#/MTCLKD#/TMCI6/SCK8/ CTS8#/RTS8#/SS8#/SSLA0/IRQ7/COMP3
64	P24/MTIC5U/TMCI2/TMO6/RSPCKA/ COMP0	P24/D11[A11/D11]/MTIC5U/MTIC5U#/ TMCI2/TMO6/CTS8#/RTS8#/SS8#/SCK8/ RSPCKA/IRQ4/COMP0

100 ピン	RX24T (チップバージョン A)	RX66T (PGA 疑似差動入力なし USB 端子なし)
65	P23/MTIC5V/TMO2/CACREF/MOSIA/ COMP1	P23/D12[A12/D12]/MTIC5V/MTIC5V#/ TMO2/CACREF/TXD8/SMOSI8/SSDA8/ TXD12/SMOSI12/SSDA12/TXDX12/ SIOX12/MOSIA/CTX0/IRQ11/COMP1
66	P22/MTIC5W/TMRI2/TMO4/MISOA/ ADTRG2#/COMP2	P22/D13[A13/D13]/MTIC5W/MTCLKD/ MTIC5W#/MTCLKD#/MTIOC9B/TMRI2/ TMO4/RXD8/SMISO8/SSCL8/RXD12/ SMISO12/SSCL12/RXDX12/MISOA/CRX0/ IRQ10/ADTRG2#/COMP2
67	P21/MTCLKA/MTIOC9A/TMCI4/IRQ6/ ADTRG1#/AN116/CVREFC1	P21/D14[A14/D14]/MTIOC9A/MTCLKA/ MTIOC9A#/MTCLKA#/TMCI4/TXD8/ SMOSI8/SSDA8/TXD12/SMOSI12/ SSDA12/TXDX12/SIOX12/MOSIA/ IRQ6_DS/AN217/ADTRG1#/COMP5
68	P20/MTCLKB/MTIOC9C/TMRI4/IRQ7/ ADTRG0#/AN016/CVREFC0	P20/D15[A15/D15]/MTIOC9C/MTCLKB/ MTIOC9C#/MTCLKB#/TMRI4/CTS8#/ RTS8#/SS8#/SCK8/RSPCKA/IRQ7_DS/ AN216/ADTRG0#/COMP4
69	P65/AN205	P65/A12/IRQ9/AN211/CMPC53/DA1
70	P64/AN204	P64/A13/IRQ8/AN210/CMPC33/DA0
71	AVCC2	AVCC2
72	VREF	AVCC2
73	AVSS2	AVSS2
74	P63/AN203/IRQ7	P63/A12 ^(注1) /A14/IRQ7/AN209/CMPC23
75	P62/AN202/IRQ6	P62/A13 ^(注1) /A15/IRQ6/AN208/CMPC43
76	P61/AN201/IRQ5	P61/A14 ^(注1) /A16/IRQ5/AN207/CMPC13
77	P60/AN200/IRQ4	P60/A15 ^(注1) /A17/IRQ4/AN206/CMPC03
78	P55/AN211/IRQ3	P55/A16 ^(注1) /A18/IRQ3/AN203/CMPC32
79	P54/AN210/IRQ2	P54/A17 ^(注1) /A19/IRQ2/AN202/CMPC22
80	P53/AN209/IRQ1	P53/A18 ^(注1) /A20/IRQ1/AN201/CMPC12
81	P52/AN208/IRQ0	P52/IRQ0/AN200/CMPC02
82	P51/AN207	P51/AN205/CMPC52
83	P50/AN206	P50/AN204/CMPC42
84	P47/AN103	P47/AN103
85	P46/AN102/CMPC12/CMPC13/CMPC30/ CMPC31	P46/AN102/CMPC50/CMPC51
86	P45/AN101/CMPC02/CMPC03/CMPC20/ CMPC21	P45/AN101/CMPC40/CMPC41
87	P44/AN100/CMPC10/CMPC11/CMPC32/ CMPC33	P44/AN100/CMPC30/CMPC31
88	P43/AN003	P43/AN003
89	P42/AN002	P42/AN002/CMPC20/CMPC21
90	P41/AN001	P41/AN001/CMPC10/CMPC11
91	P40/AN000/CMPC00/CMPC01/CMPC22/ CMPC23	P40/AN000/CMPC00/CMPC01
92	AVCC1	AVCC1
93	AVCC0	AVCC0
94	AVSS0	AVSS0
95	AVSS1	AVSS1
96	P82/MTIC5U/TMO4/SCK6	P82/ALE/WAIT#/MTIC5U/MTIC5U#/ TMO4/SCK6/SCK12/IRQ3/COMP5

100 ピン	RX24T (チップバージョン A)	RX66T (PGA 疑似差動入力なし USB 端子なし)
97	P81/MTIC5V/TMC14/TXD6/SMOSI6/SSDA6	P81/CS2#/MTIC5V/MTIC5V#/TMC14/ TXD6/SMOSI6/SSDA6/TXD12/SMOSI12/ SSDA12/TXDX12/SIOX12/COMP4
98	P80/MTIC5W/TMRI4/RXD6/SMISO6/SSCL6	P80/CS1#/MTIC5W/MTIC5W#/TMRI4/ RXD6/SMISO6/SSCL6/RXD12/SMISO12/ SSCL12/RXDX12/IRQ5/COMP3
99	P11/MTIOC3A/MTCLKC/TMO3/IRQ1	P11/RD#/MTIOC3A/MTCLKC/ MTIOC3A#/MTCLKC#/MTIOC9D/ GTIOC3B/GTETRGA/GTIOC3B#/ GTETRGC/TMO3/POE9#/IRQ1_DS
100	P10/MTIOC9B/MTCLKD/TMRI3/POE12#/ CTS6#/RTS6#/SS6#/IRQ0	P10/MTIOC9B/MTCLKD/MTIOC9B#/ MTCLKD#/GTETRGA/GTETRGD/TMRI3/ POE12#/CTS6#/RTS6#/SS6#/IRQ0_DS

注 1. RAM 容量が 128K バイトの製品のみ

3.7 80 ピンパッケージ

表 3.7 に 80 ピンパッケージ端子機能の比較を示します。

表 3.7 80 ピンパッケージ端子機能の比較

80 ピン	RX24T	RX66T (PGA 疑似差動入力あり USB 端子なし)
1	P02/MTIOC9D/CTS1#/RTS1#/SS1#/IRQ5/ ADST0	EMLE
2	VSS	VSS
3	P00/IRQ2/ADST1	UB/P00/MTIOC9A/MTIOC9A#/CACREF/ RXD9/SMISO9/SSCL9/RXD12/SMISO12/ SSCL12/RDX12/IRQ2/ADST1/COMP0
4	VCL	VCL
5	MD/FINED	MD/FINED
6	P01/POE12#/IRQ4/ADST2	P01/MTIOC9C/MTIOC9C#/GTETRGA/ GTETRGB/GTETRGC/GTETRGD/ POE12#/TXD9/SMOSI9/SSDA9/TXD12/ SMOSI12/SSDA12/TDX12/SIOX12/ IRQ4/ADST2/COMP1
7	PE4/MTCLKC/POE10#/IRQ1	PE4/MTCLKC/MTCLKC#/GTETRGA/ GTETRGB/GTETRGC/GTETRGD/POE10#/ SCK9/IRQ1
8	PE3/MTCLKD/POE11#/IRQ2	PE3/MTCLKD/MTCLKD#/GTETRGA/ GTETRGB/GTETRGC/GTETRGD/POE11#/ CTS9#/RTS9#/SS9#/IRQ2_DS
9	RES#	RES#
10	XTAL/P37	XTAL/P37
11	VSS	VSS
12	EXTAL/P36	EXTAL/P36
13	VCC	VCC
14	PE2/POE10#/NMI	PE2/POE10#/NMI
15	PD7/MTIOC9A/TMRI1/TMRI5/SSLA1	TRST#/PD7/MTIOC9A/MTIOC9A#/ GTIOC0A/GTIOC3A/GTIOC0A#/GTIOC3A#/ TMRI1/TMRI5/TXD5/SMOSI5/SSDA5/ SSLA1/CTX0/IRQ8
16	PD6/MTIOC9C/TMO1/CTS1#/RTS1#/SS1#/ SSLA0/IRQ5/ADST0	TMS/PD6/MTIOC9C/MTIOC9C#/GTIOC0B/ GTIOC3B/GTIOC0B#/GTIOC3B#/TMO1/ CTS1#/RTS1#/SS1#/CTS11#/RTS11#/ SS11#/SSLA0/IRQ5/ADST0
17	PD5/TMRI0/TMRI6/RXD1/SMISO1/SSCL1/ IRQ3	TDI/PD5/GTIOC1A/GTETRGA/GTIOC1A#/ TMRI0/TMRI6/RXD1/SMISO1/SSCL1/ RXD11/SMISO11/SSCL11/IRQ6
18	PD4/TMCI0/TMCI6/SCK1/IRQ2	TCK/PD4/GTIOC1B/GTETRGB/ GTIOC1B#/TMCI0/TMCI6/SCK1/SCK11/IRQ2
19	PD3/TMO0/TXD1/SMOSI1/SSDA1	TDO/PD3/GTIOC2A/GTETRGC/GTIOC2A#/ TMO0/TXD1/SMOSI1/SSDA1/TXD11/ SMOSI11/SSDA11
20	PD2/TMCI1/TMO4/SCK5/MOSIA	PD2/GTIOC2B/GTIOC0A/GTIOC2B#/ GTIOC0A#/TMCI1/TMO4/SCK5/SCK8/MOSIA
21	PB6/RXD5/SMISO5/SSCL5/IRQ5	PB6/GTIOC2A/GTIOC2A#/RXD5/SMISO5/ SSCL5/RXD11/SMISO11/SSCL11/RXD12/ SMISO12/SSCL12/RDX12/CRX0/IRQ2
22	PB5/TXD5/SMOSI5/SSDA5	PB5/GTIOC2B/GTIOC2B#/TXD5/SMOSI5/ SSDA5/TXD11/SMOSI11/SSDA11/TXD12/ SMOSI12/SSDA12/TDX12/SIOX12/CTX0

80 ピン	RX24T	RX66T (PGA 疑似差動入力あり USB 端子なし)
23	VCC	VCC
24	PB4/POE8#/CTS5#/RTS5#/SS5#/IRQ3	PB4/GTETRGA/GTETRGB/GTETRGC/ GTETRGD/POE8#/CTS5#/RTS5#/SS5#/ SCK11/CTS11#/RTS11#/SS11#/IRQ3_DS
25	VSS	VSS
26	PB3/MTIOC0A/CACREF/SCK6/RSPCKA	PB3/MTIOC0A/MTIOC0A#/CACREF/SCK6/ RSPCKA/IRQ9
27	PB2/MTIOC0B/TMRI0/ADSM0/TXD6/ SMOSI6/SSDA6/SDA0	PB2/MTIOC0B/MTIOC0B#/GTADSM0/ TMRI0/TXD6/SMOSI6/SSDA6/SDA/ADSM0
28	PB1/MTIOC0C/TMCI0/ADSM1/RXD6/ SMISO6/SSCL6/SCL0	PB1/MTIOC0C/MTIOC0C#/GTADSM1/TMCI0/ RXD6/SMISO6/SSCL6/SCL/IRQ4/ADSM1
29	PB0/MTIOC0D/TMO0/TXD6/SMOSI6/ SSDA6/MOSIA/ADTRG2#	PB0/MTIOC0D/MTIOC0D#/TMO0/TXD6/ SMOSI6/SSDA6/CTS11#/RTS11#/SS11#/ MOSIA/IRQ8/ADTRG2#
30	PA5/MTIOC1A/TMCI3/RXD6/SMISO6/ SSCL6/MISOA/IRQ1/ADTRG1#	PA5/MTIOC1A/MTIOC1A#/TMCI3/RXD6/ SMISO6/SSCL6/RXD8/SMISO8/SSCL8/ MISOA/IRQ1/ADTRG1#
31	PA3/MTIOC2A/TMRI7/SSLA0	PA3/MTIOC2A/MTIOC2A#/GTADSM0/ TMRI7/TXD9/SMOSI9/SSDA9/SCK8/SSLA0
32	VCC	VCC
33	P96/POE4#/IRQ4	P96/GTETRGA/GTETRGB/GTETRGC/ GTETRGD/POE4#/CTS8#/RTS8#/SS8#/ IRQ4_DS
34	VSS	VSS
35	P95/MTIOC6B	P95/MTIOC6B/MTIOC6B#/GTIOC4A/ GTIOC7A/GTIOC4A#/GTIOC7A#
36	P94/MTIOC7A	P94/MTIOC7A/MTIOC7A#/GTIOC5A/ GTIOC8A/GTIOC5A#/GTIOC8A#
37	P93/MTIOC7B	P93/MTIOC7B/MTIOC7B#/GTIOC6A/ GTIOC9A/GTIOC6A#/GTIOC9A#
38	P92/MTIOC6D	P92/MTIOC6D/MTIOC6D#/GTIOC4B/ GTIOC7B/GTIOC4B#/GTIOC7B#
39	P91/MTIOC7C	P91/MTIOC7C/MTIOC7C#/GTIOC5B/ GTIOC8B/GTIOC5B#/GTIOC8B#
40	P90/MTIOC7D	P90/MTIOC7D/MTIOC7D#/GTIOC6B/ GTIOC9B/GTIOC6B#/GTIOC9B#
41	P76/MTIOC4D	P76/MTIOC4D/MTIOC4D#/GTIOC2B/ GTIOC6B/GTIOC2B#/GTIOC6B#
42	P75/MTIOC4C	P75/MTIOC4C/MTIOC4C#/GTIOC1B/ GTIOC5B/GTIOC1B#/GTIOC5B#
43	P74/MTIOC3D	P74/MTIOC3D/MTIOC3D#/GTIOC0B/ GTIOC4B/GTIOC0B#/GTIOC4B#
44	P73/MTIOC4B	P73/MTIOC4B/MTIOC4B#/GTIOC2A/ GTIOC6A/GTIOC2A#/GTIOC6A#
45	P72/MTIOC4A	P72/MTIOC4A/MTIOC4A#/GTIOC1A/ GTIOC5A/GTIOC1A#/GTIOC5A#
46	P71/MTIOC3B	P71/MTIOC3B/MTIOC3B#/GTIOC0A/ GTIOC4A/GTIOC0A#/GTIOC4A#
47	P70/POE0#/IRQ5	P70/GTETRGA/GTETRGB/GTETRGC/ GTETRGD/POE0#/CTS9#/RTS9#/SS9#/ IRQ5_DS
48	VCC	VCC
49	P31/MTIOC0A/MTCLKC/TMRI6/SSLA1/IRQ6	P31/MTIOC0A/MTCLKC/MTIOC0A#/ MTCLKC#/TMRI6/SSLA1/IRQ6
50	VSS	VSS

80 ピン	RX24T	RX66T (PGA 疑似差動入力あり USB 端子なし)
51	P30/MTIOC0B/MTCLKD/TMCI6/SSLA0/ IRQ7/COMP3	P30/MTIOC0B/MTCLKD/MTIOC0B#/ MTCLKD#/TMCI6/SCK8/CTS8#/RTS8#/ SS8#/SSLA0/IRQ7/COMP3
52	P24/MTIC5U/TMCI2/TMO6/RSPCKA/ COMP0	P27/MTIOC1A/MTIOC0C/MTIOC1A#/ MTIOC0C#/POE9#/IRQ15
53	P23/MTIC5V/TMO2/CACREF/MOSIA/ COMP1	P22/MTIC5W/MTCLKD/MTIC5W#/MTCLKD#/ MTIOC9B/TMRI2/TMO4/RXD8/SMISO8/ SSCL8/RXD12/SMISO12/SSCL12/RDX12/ MISOA/CRX0/IRQ10/ADTRG2#/COMP2
54	P22/MTIC5W/TMRI2/TMO4/MISOA/ ADTRG2#/COMP2	P21/MTIOC9A/MTCLKA/MTIOC9A#/ MTCLKA#/TMCI4/TXD8/SMOSI8/SSDA8/ TXD12/SMOSI12/SSDA12/TXDX12/SIOX12/ MOSIA/IRQ6_DS/AN217/ADTRG1#/COMP5
55	P21/MTCLKA/MTIOC9A/TMCI4/IRQ6/ ADTRG1#/AN116/CVREFC1	P20/MTIOC9C/MTCLKB/MTIOC9C#/ MTCLKB#/TMRI4/CTS8#/RTS8#/SS8#/ SCK8/RSPCKA/IRQ7_DS/AN216/ ADTRG0#/COMP4
56	P20/MTCLKB/MTIOC9C/TMRI4/IRQ7/ ADTRG0#/AN016/CVREFC0	P65/IRQ9/AN211/CMPC53/DA1
57	AVCC2	P64/IRQ8/AN210/CMPC33/DA0
58	VREF	AVCC2
59	AVSS2	AVSS2
60	P62/AN202/IRQ6	P62/IRQ6/AN208/CMPC43
61	P55/AN211/IRQ3	P55/IRQ3/AN203/CMPC32
62	P54/AN210/IRQ2	P54/IRQ2/AN202/CMPC22
63	P53/AN209/IRQ1	P53/IRQ1/AN201/CMPC12
64	P52/AN208/IRQ0	P52/IRQ0/AN200/CMPC02
65	P51/AN207	P47/AN103
66	P50/AN206	P46/AN102/CMPC50/CMPC51
67	P47/AN103	P45/AN101/CMPC40/CMPC41
68	P46/AN102/CMPC12/CMPC13/CMPC30/ CMPC31	P44/AN100/CMPC30/CMPC31
69	P45/AN101/CMPC02/CMPC03/CMPC20/ CMPC21	PH4/AN107/PGAVSS1
70	P44/AN100/CMPC10/CMPC11/CMPC32/ CMPC33	P43/AN003
71	P43/AN003	P42/AN002/CMPC20/CMPC21
72	P42/AN002	P41/AN001/CMPC10/CMPC11
73	P41/AN001	P40/AN000/CMPC00/CMPC01
74	P40/AN000/CMPC00/CMPC01/CMPC22/ CMPC23	PH0/AN007/PGAVSS0
75	AVCC1	AVCC1
76	AVCC0	AVCC0
77	AVSS0	AVSS0
78	AVSS1	AVSS1
79	P11/MTIOC3A/MTCLKC/TMO3/IRQ1	P11/MTIOC3A/MTCLKC/MTIOC3A#/ MTCLKC#/MTIOC9D/GTIOC3B/GTETRGA/ GTIOC3B#/GTETRGC/TMO3/POE9#/ IRQ1_DS
80	P10/MTIOC9B/MTCLKD/TMRI3/POE12#/ CTS6#/RTS6#/SS6#/IRQ0	P10/MTIOC9B/MTCLKD/MTIOC9B#/ MTCLKD#/GTETRGA/GTETRGC/TMRI3/ POE12#/CTS6#/RTS6#/SS6#/IRQ0_DS

3.8 64 ピンパッケージ

表 3.8 に 64 ピンパッケージ端子機能の比較を示します。

表 3.8 64 ピンパッケージ端子機能の比較

64 ピン	RX24T	RX66T (PGA 疑似差動入力あり USB 端子なし)
1	P02/MTIOC9D/CTS1#/RTS1#/SS1#/IRQ5/ ADST0	EMLE
2	P00/IRQ2/ADST1	UB/P00/MTIOC9A/MTIOC9A#/CACREF/ RXD9/SMISO9/SSCL9/RXD12/SMISO12/ SSCL12/RDX12/IRQ2/ADST1/COMP0
3	VCL	VCL
4	MD/FINED	MD/FINED
5	P01/POE12#/IRQ4/ADST2	P01/MTIOC9C/MTIOC9C#/GTETRGA/ GTETRGA/GTETRGC/GTETRGD/ POE12#/TXD9/SMOSI9/SSDA9/TXD12/ SMOSI12/SSDA12/TDX12/SIOX12/ IRQ4/ADST2/COMP1
6	RES#	RES#
7	XTAL/P37	XTAL/P37
8	VSS	VSS
9	EXTAL/P36	EXTAL/P36
10	VCC	VCC
11	PE2/POE10#/NMI	PE2/POE10#/NMI
12	PD7/MTIOC9A/TMRI1/TMRI5/SSLA1	TRST#/PD7/MTIOC9A/MTIOC9A#/ GTIOC0A/GTIOC3A/GTIOC0A#/ GTIOC3A#/TMRI1/TMRI5/TXD5/ SMOSI5/SSDA5/SSLA1/CTX0/IRQ8
13	PD6/MTIOC9C/TMO1/CTS1#/RTS1#/SS1#	TMS/PD6/MTIOC9C/MTIOC9C#/GTIOC0B/ GTIOC3B/GTIOC0B#/GTIOC3B#/TMO1/ CTS1#/RTS1#/SS1#/CTS11#/RTS11#/ SS11#/SSLA0/IRQ5/ADST0
14	PD5/TMRI0/TMRI6/RXD1/SMISO1/SSCL1	TDI/PD5/GTIOC1A/GTETRGA/GTIOC1A#/ TMRI0/TMRI6/RXD1/SMISO1/SSCL1/ RXD11/SMISO11/SSCL11/IRQ6
15	PD4/TMCI0/TMCI6/SCK1/IRQ2	TCK/PD4/GTIOC1B/GTETRGA/ GTIOC1B#/TMCI0/TMCI6/SCK1/SCK11/IRQ2
16	PD3/TMO0/TXD1/SMOSI1/SSDA1	TDO/PD3/GTIOC2A/GTETRGC/ GTIOC2A#/TMO0/TXD1/SMOSI1/ SSDA1/TXD11/SMOSI11/SSDA11
17	PB6/RXD5/SMISO5/SSCL5/IRQ5	PB6/GTIOC2A/GTIOC2A#/RXD5/SMISO5/ SSCL5/RXD11/SMISO11/SSCL11/RXD12/ SMISO12/SSCL12/RDX12/CRX0/IRQ2
18	PB5/TXD5/SMOSI5/SSDA5	PB5/GTIOC2B/GTIOC2B#/TXD5/SMOSI5/ SSDA5/TXD11/SMOSI11/SSDA11/TXD12/ SMOSI12/SSDA12/TDX12/SIOX12/CTX0
19	PB4/POE8#/CTS5#/RTS5#/SS5#/IRQ3	PB4/GTETRGA/GTETRGA/GTETRGC/ GTETRGC/POE8#/CTS5#/RTS5#/SS5#/ SCK11/CTS11#/RTS11#/SS11#/IRQ3_DS
20	PB3/MTIOC0A/CACREF/SCK6/RSPCKA	PB3/MTIOC0A/MTIOC0A#/CACREF/SCK6/ RSPCKA/IRQ9
21	PB2/MTIOC0B/TMRI0/ADSM0/TXD6/ SMOSI6/SSDA6/SDA0	PB2/MTIOC0B/MTIOC0B#/GTADSM0/ TMRI0/TXD6/SMOSI6/SSDA6/SDA/ADSM0

64 ピン	RX24T	RX66T (PGA 疑似差動入力あり USB 端子なし)
22	PB1/MTIOC0C/TMCI0/ADSM1/RXD6/ SMISO6/SSCL6/SCL0	PB1/MTIOC0C/MTIOC0C#/GTADSM1/ TMCI0/RXD6/SMISO6/SSCL6/SCL/ IRQ4/ADSM1
23	VCC	PB0/MTIOC0D/MTIOC0D#/TMO0/TXD6/ SMOSI6/SSDA6/CTS11#/RTS11#/SS11#/ MOSIA/IRQ8/ADTRG2#
24	P96/POE4#/IRQ4	VCC
25	VSS	P96/GTETRGA/GTETRGB/GTETRGC/ GTETRGD/POE4#/CTS8#/RTS8#/ SS8#/IRQ4_DS
26	P95/MTIOC6B	VSS
27	P94/MTIOC7A	P95/MTIOC6B/MTIOC6B#/GTIOC4A/ GTIOC7A/GTIOC4A#/GTIOC7A#
28	P93/MTIOC7B	P94/MTIOC7A/MTIOC7A#/GTIOC5A/ GTIOC8A/GTIOC5A#/GTIOC8A#
29	P92/MTIOC6D	P93/MTIOC7B/MTIOC7B#/GTIOC6A/ GTIOC9A/GTIOC6A#/GTIOC9A#
30	P91/MTIOC7C	P92/MTIOC6D/MTIOC6D#/GTIOC4B/ GTIOC7B/GTIOC4B#/GTIOC7B#
31	P90/MTIOC7D	P91/MTIOC7C/MTIOC7C#/GTIOC5B/ GTIOC8B/GTIOC5B#/GTIOC8B#
32	P76/MTIOC4D	P90/MTIOC7D/MTIOC7D#/GTIOC6B/ GTIOC9B/GTIOC6B#/GTIOC9B#
33	P75/MTIOC4C	P76/MTIOC4D/MTIOC4D#/GTIOC2B/ GTIOC6B/GTIOC2B#/GTIOC6B#
34	P74/MTIOC3D	P75/MTIOC4C/MTIOC4C#/GTIOC1B/ GTIOC5B/GTIOC1B#/GTIOC5B#
35	P73/MTIOC4B	P74/MTIOC3D/MTIOC3D#/GTIOC0B/ GTIOC4B/GTIOC0B#/GTIOC4B#
36	P72/MTIOC4A	P73/MTIOC4B/MTIOC4B#/GTIOC2A/ GTIOC6A/GTIOC2A#/GTIOC6A#
37	P71/MTIOC3B	P72/MTIOC4A/MTIOC4A#/GTIOC1A/ GTIOC5A/GTIOC1A#/GTIOC5A#
38	P70/POE0#/IRQ5	P71/MTIOC3B/MTIOC3B#/GTIOC0A/ GTIOC4A/GTIOC0A#/GTIOC4A#
39	VCC	P70/GTETRGA/GTETRGB/GTETRGC/ GTETRGD/POE0#/CTS9#/RTS9#/ SS9#/IRQ5_DS
40	P31/MTIOC0A/MTCLKC/TMRI6/SSLA1/IRQ6	VCC
41	VSS	VSS
42	P30/MTIOC0B/MTCLKD/TMCI6/SSLA0/ IRQ7/COMP3	P22/MTIC5W/MTCLKD/MTIC5W#/ MTCLKD#/MTIOC9B/TMRI2/TMO4/ RXD8/SMISO8/SSCL8/RXD12/SMISO12/ SSCL12/RDX12/MISOA/CRX0/IRQ10/ ADTRG2#/COMP2
43	P24/MTIC5U/TMCI2/TMO6/RSPCKA/ COMP0	P21/MTIOC9A/MTCLKA/MTIOC9A#/ MTCLKA#/TMCI4/TXD8/SMOSI8/SSDA8/ TXD12/SMOSI12/SSDA12/TXD12/SIOX12/ MOSIA/IRQ6_DS/AN217/ADTRG1#/COMP5
44	P23/MTIC5V/TMO2/CACREF/MOSIA/ COMP1	P20/MTIOC9C/MTCLKB/MTIOC9C#/ MTCLKB#/TMRI4/CTS8#/RTS8#/SS8#/ SCK8/RSPCKA/IRQ7_DS/AN216/ ADTRG0#/COMP4
45	P22/MTIC5W/TMRI2/TMO4/MISOA/ ADTRG2#/COMP2	P65/IRQ9/AN211/CMPC53/DA1

64 ピン	RX24T	RX66T (PGA 疑似差動入力あり USB 端子なし)
46	P21/MTCLKA/MTIOC9A/TMCI4/IRQ6/ ADTRG1#/AN116/CVREFC1	P64/IRQ8/AN210/CMPC33/DA0
47	AVCC2/VREF	AVCC2
48	AVSS2	AVSS2
49	P54/AN210/IRQ2	P54/IRQ2/AN202/CMPC22
50	P53/AN209/IRQ1	P53/IRQ1/AN201/CMPC12
51	P52/AN208/IRQ0	P52/IRQ0/AN200/CMPC02
52	P51/AN207	P46/AN102/CMPC50/CMPC51
53	P50/AN206	P45/AN101/CMPC40/CMPC41
54	P46/AN102/CMPC12/CMPC13/CMPC30/ CMPC31	P44/AN100/CMPC30/CMPC31
55	P45/AN101/CMPC02/CMPC03/CMPC20/ CMPC21	PH4/AN107/PGAVSS1
56	P44/AN100/CMPC10/CMPC11/CMPC32/ CMPC33	P42/AN002/CMPC20/CMPC21
57	P42/AN002	P41/AN001/CMPC10/CMPC11
58	P41/AN001	P40/AN000/CMPC00/CMPC01
59	P40/AN000/CMPC00/CMPC01/CMPC22/ CMPC23	PH0/AN007/PGAVSS0
60	AVCC1	AVCC1
61	AVCC0	AVCC0
62	AVSS0	AVSS0
63	AVSS1	AVSS1
64	P11/MTIOC3A/MTCLKC/TMO3/IRQ1	P11/MTIOC3A/MTCLKC/MTIOC3A#/ MTCLKC#/MTIOC9D/GTIOC3B/ GTETRGA/GTIOC3B#/GTETRGC/ TMO3/POE9#/IRQ1_DS

4. 移行の際の留意点

RX24T グループと RX66T グループの相違について、いくつかの留意点があります。

ハードウェアに関する留意点を「4.1 端子設計の留意点」で説明します。また、ソフトウェアに関する留意点を「4.2 機能設計の留意点」で説明します。

4.1 端子設計の留意点

RX24T グループ(100 ピン:チップバージョン B)と RX66T グループ(100 ピン:PGA 疑似差動入力なし USB 端子なし)ではピンコンパチブルとなり、移行し易い端子設計としておりますが、グループが異なるため、端子の扱いが一部異なります。詳細は「表 3.3 100 ピンパッケージ端子機能の比較 (RX24T: チップバージョン B、RX66T: PGA 疑似差動入力なし USB 端子なし)」を参照してください。

4.1.1 VCL 端子(外付け容量)

VCL 端子に接続する内部電源安定用の平滑コンデンサは、RX24T グループでは 4.7 μ F の容量を、RX66T グループでは 0.47 μ F の容量を使用してください。

4.1.2 モード設定端子

リセット解除時のモード設定端子は、RX24T グループでは MD 端子ですが、RX66T グループでは MD 端子と UB 端子(P00 と兼用)となっています。

4.1.3 汎用入出力ポート

RX24T グループではポート 4~6 が、RX66T グループではポート 4~6、H(PH0、PH4 を除く)が AVCC 依存の入出力ポートのため注意が必要です。これらの端子を使用しない場合は、入力に設定して 1 端子ごとに抵抗を介して AVCC に接続(プルアップ)するか、1 端子ごとに抵抗を介して AVSS に接続(プルダウン)してください。または、出力に設定して端子を開放してください。

出力に設定して端子を開放する場合、リセット解除直後は端子が入力設定になっていますので、入力になっている間は端子電圧のレベルが不定となり、電源電流が増加する場合があります。

4.1.4 PGA 疑似差動入力関連端子(P40~42、P44~46、PH0、PH4)

RX66T グループは、リセット状態から PGA 疑似差動入力の端子へ負電圧の入力が可能になっています。


このため、リセット解除後、P40~42、P44~46、PH0、PH4 の端子機能を使用するためには、PGA 使用の有無に関わらず PGA に関するレジスタの設定変更が必要です。

詳細は、「RX66T グループ ユーザーズマニュアル ハードウェア編」で VOLSR.PGAVLS ビット、A/D コンバータの初期設定フロー、および PIDR レジスタを参照してください。


なお、PGA 疑似差動入力なしの製品でも設定変更が必要です。

4.1.5 AVCC 端子と AVSS 端子間のデカップリング容量挿入方法

過大なサージなど異常電圧によるアナログ入力端子(AN000 ~ AN007, AN100 ~ AN107, AN200 ~ AN211, AN216, AN217) の破壊を防ぐために、下図に示すように AVCCn と AVSSn 間にコンデンサを、またアナログ入力端子(AN000 ~ AN007, AN100 ~ AN107, AN200 ~ AN211, AN216, AN217) を基準に保護回路を接続してください。



注1. 数値は、参考値です。



注2. Rin : 信号源インピーダンス

注3. AVCC0、AVSS0、AVCC1、AVSS1、AVCC2、AVSS2電源間に挿入するコンデンサは、A/D変換精度向上のために、できるだけ電源端子の近くに配置してください。

A/Dコンバータを40MHzより高い周波数で使用する場合は、電気的特性を満たすために下記を実施してください。

- ① 0.1µFに1000pFのコンデンサを追加してください。
- ② 0.1µFより、1000pFの方をMCUに近接配置してください。
- ③ AVCC0より、AVCC1側のコンデンサをMCUに近接配置してください。

4.2 機能設計の留意点

RX24T グループで動作するソフトウェアは RX66T グループの一部のソフトウェアに対し、互換性があります。しかし、動作タイミングや電気的特性などが異なるため、十分に評価してください。

以下は RX66T グループと RX24T グループで異なる機能の設定に関し、ソフトウェアでの留意点について掲載しております。

モジュールおよび機能の相違点については「2 仕様の概要比較」を参照してください。詳細は「5 参考ドキュメント」のユーザーズマニュアルハードウェア編を参照してください。

4.2.1 RIIC 動作電圧設定

RX66T グループで RIIC を使用する場合、スロープ特性を保つために、電源電圧範囲を指定する必要があります。

初期値は VCC が 4.5V 以上の設定になっています。4.5V 未満で使用する場合、RIIC を動作させる前に電圧範囲を変更してください。

詳細は、「RX66T グループ ユーザーズマニュアル ハードウェア編」で、VOLSR.RICVLS ビットを参照してください。

4.2.2 USB 動作電圧設定

RX66T グループで USB を使用する場合、USB を動作させる前に USB 電源制御ビットを 1 にする必要があります。

詳細は、「RX66T グループ ユーザーズマニュアル ハードウェア編」で、VOLSR.USBVON ビットを参照してください。

4.2.3 電圧レベル設定

RX66T グループでは、動作電圧に応じて動作モードの電圧レベル設定レジスタ(VOLSR)、電圧検出回路の電圧検出レベル選択レジスタ(LVDLVLRL)、オプション設定メモリのオプション機能選択レジスタ 1(OFS1)を適切な値に変更する必要があります。**プログラムで必ず設定してください。**

4.2.4 オプション設定メモリ

RX24T グループでは、ID コードプロテクト、オンチップデバッガの ID コードプロテクトは ROM に配置されていますが、RX66T グループではオプション設定メモリに配置されています。設定方法が異なるため、注意してください。

4.2.5 クロック周波数設定

RX24T グループではクロック周波数設定制限は $ICLK \geq PCLK$ ですが、RX66T グループでは以下のよう

に設定してください。

クロック周波数設定制限 : $ICLK \geq BCLK$ 、 $PCLKC \geq PCLKA \geq PCLKB$

クロック周波数比制限 : (N は整数)

$ICLK : FCLK = N : 1$ or $1 : N$ 、

$ICLK : PCLKA = N : 1$ or $1 : N$ 、

$ICLK : PCLKB = N : 1$ or $1 : N$ 、

$ICLK : PCLKC = N : 1$ or $1 : N$ 、

$ICLK : PCLKD = N : 1$ or $1 : N$ 、

$PCLKA : PCLKC = 1 : 1$ or $1 : 2$ 、

$PCLKB : PCLKD = 1 : 1$ or $2 : 1$ or $4 : 1$ or $1 : 2$

また、RX66T グループでは ICLK を 120MHz より速くする場合は、MEMWAIT レジスタの変更が必要です。

4.2.6 メインクロック発振器

RX24T グループでは、リセット解除後にメインクロックが発振開始しますが、RX66T グループでは、リセット解除後は LOCO クロックで動作するため、プログラムでメインクロックを発振させる必要があります。

4.2.7 PLL 回路

PLL 回路の通倍率は、RX24T グループで 4~15.5 通倍(0.5 刻み)、RX66T グループで 10~30 通倍(0.5 刻み)です。PLL 回路を使用するには、設定値を適切な値に変更してください。また、RX66T グループでは、PLL クロックの切り替えはプログラムで実施してください。

4.2.8 全モジュールクロックストップモード

RX24T グループでは、全モジュールクロックストップモードはありません。

RX66T グループでは、全モジュールクロックストップモードへ移行させる場合、MSTPA24、MSTPA27、MSTPA29、MSTPD0~MSTPD7 に“1”を書き込んでおく必要があります。

4.2.9 選択型割り込み

RX24T グループでは、割り込み要因は固定のベクタ番号ですが、RX66T グループでは MTU/GPTW の割り込み要因は選択型割り込み A となり、選択型割り込み A 要因選択レジスタ n (SLIARn)を設定することで、割り込み要因を割り込みベクタテーブル 208~255 に配置することができます。

4.2.10 MTU3d/GPTW 動作周波数

RX66T グループでは、MTU3d/GPTW のカウントクロックは PCLKC ですが、使用するバスのクロックは PCLKA です。使用する周波数の組み合わせによっては制限がありますので、注意してください。

4.2.11 MTU による DMAC 起動

RX66T グループでは、MTU による DMAC 起動時は、DMAC が内部バス権を要求するときに起動要因がクリアされます。したがって、内部バスの状態によっては、起動要因がクリアされても DMAC 転送が開始待ち状態になる期間が発生します。

4.2.12 ポートアウトプットイネーブル

RX66T グループでは、RX24T グループからポートアウトプットイネーブルのレジスタが大幅に変更されています。ソフトウェアの互換性が低くなっていますので注意してください。

4.2.13 汎用 PWM タイマ

RX66T グループでは、RX24T グループから汎用 PWM タイマのレジスタが大幅に変更されています。ソフトウェアの互換性が低くなっていますので注意してください。

4.2.14 CAN モジュール

RX66T グループでは、RX24T グループから CAN モジュールのレジスタが大幅に変更されています。ソフトウェアの互換性が低くなっていますので注意してください。

4.2.15 12 ビット A/D コンバータ

RX66T グループでは、RX24T グループから 12 ビット A/D コンバータのレジスタが大幅に変更されています。ソフトウェアの互換性が低くなっていますので注意してください。

4.2.16 ROM キャッシュ

RX66T グループは 8K バイトの ROM キャッシュがありますが、リセット解除後の ROM キャッシュ動作は禁止です。

ROM キャッシュを使用する場合は、ROMCE.ROMCEN ビットを 1 にしてください。

4.2.17 フラッシュメモリのコマンド使用方法

RX24T グループでは、ROM のプログラム/イレーズ用の専用シーケンサのモードへ移行して、ソフトウェアコマンドを発行することにより、フラッシュメモリのプログラム/イレーズ等を行います。RX66T グループでは、FACI コマンド発行領域に FACI コマンドを設定することにより、FCU を制御してフラッシュメモリのプログラム/イレーズ等を行います。

表 4.1 にソフトウェアコマンドと FACI コマンドの仕様比較を示します。

表 4.1 ソフトウェアコマンドと FACI コマンドの仕様比較

項目	ソフトウェアコマンド(RX24T)	FACI コマンド(RX66T)
使用可能コマンド	<ul style="list-style-type: none"> ● プログラム ● ブロックイレーズ ● 全ブロックイレーズ ● ブランクチェック ● スタートアップ領域情報プログラム ● アクセスウィンドウ情報プログラム 	<ul style="list-style-type: none"> ● プログラム ● ブロックイレーズ ● P/E サスペンド ● P/E レジューム ● ステータスクリア ● 強制終了 ● ロックビットリード ● ブランクチェック ● コンフィギュレーション設定 ● ロックビットプログラム

5. 参考ドキュメント

ユーザーズマニュアル:ハードウェア

RX24T グループ ユーザーズマニュアル ハードウェア編 Rev2.00(R01UH0576)
(最新版をルネサス エレクトロニクスホームページから入手してください。)

RX66T グループ ユーザーズマニュアル ハードウェア編 Rev1.00(R01UH0749)
(最新版をルネサス エレクトロニクスホームページから入手してください。)

テクニカルアップデート/テクニカルニュース

(最新の情報をルネサス エレクトロニクスホームページから入手してください。)

テクニカルアップデートの対応について

本アプリケーションノートは以下のテクニカルアップデートの内容を反映しています。

- TN-RX*-A173A/J
- TN-RX*-A175A/J
- TN-RX*-A193A/J
- TN-RX*-A194A/J
- TN-RX*-A200A/J

ホームページとサポート窓口

ルネサスエレクトロニクスホームページ

<https://www.renesas.com>

お問合せ先

<http://www.renesas.com/contact/>

すべての商標および登録商標は、それぞれの所有者に帰属します。

改訂記録

Rev.	発行日	改訂内容	
		ページ	ポイント
1.00	2018.9.20	—	初版発行

製品ご使用上の注意事項

ここでは、マイコン製品全体に適用する「使用上の注意事項」について説明します。個別の使用上の注意事項については、本ドキュメントおよびテクニカルアップデートを参照してください。

1. 未使用端子の処理

【注意】未使用端子は、本文の「未使用端子の処理」に従って処理してください。

CMOS 製品の入力端子のインピーダンスは、一般に、ハイインピーダンスとなっています。未使用端子を開放状態で動作させると、誘導現象により、LSI 周辺のノイズが印加され、LSI 内部で貫通電流が流れたり、入力信号と認識されて誤動作を起こす恐れがあります。未使用端子は、本文「未使用端子の処理」で説明する指示に従い処理してください。

2. 電源投入時の処置

【注意】電源投入時は、製品の状態は不定です。

電源投入時には、LSI の内部回路の状態は不確定であり、レジスタの設定や各端子の状態は不定です。

外部リセット端子でリセットする製品の場合、電源投入からリセットが有効になるまでの期間、端子の状態は保証できません。

同様に、内蔵パワーオンリセット機能を使用してリセットする製品の場合、電源投入からリセットのかかる一定電圧に達するまでの期間、端子の状態は保証できません。

3. リザーブアドレス（予約領域）のアクセス禁止

【注意】リザーブアドレス（予約領域）のアクセスを禁止します。

アドレス領域には、将来の機能拡張用に割り付けられているリザーブアドレス（予約領域）がありません。これらのアドレスをアクセスしたときの動作については、保証できませんので、アクセスしないようにしてください。

4. クロックについて

【注意】リセット時は、クロックが安定した後、リセットを解除してください。

プログラム実行中のクロック切り替え時は、切り替え先クロックが安定した後に切り替えてください。

リセット時、外部発振子（または外部発振回路）を用いたクロックで動作を開始するシステムでは、クロックが十分安定した後、リセットを解除してください。また、プログラムの途中で外部発振子（または外部発振回路）を用いたクロックに切り替える場合は、切り替え先のクロックが十分安定してから切り替えてください。

5. 製品間の相違について

【注意】型名の異なる製品に変更する場合は、製品型名ごとにシステム評価試験を実施してください。

同じグループのマイコンでも型名が違っていると、内部 ROM、レイアウトパターンの相違などにより、電気的特性の範囲で、特性値、動作マージン、ノイズ耐量、ノイズ輻射量などが異なる場合があります。型名が異なる製品に変更する場合は、個々の製品ごとにシステム評価試験を実施してください。

ご注意書き

1. 本資料に記載された回路、ソフトウェアおよびこれらに関連する情報は、半導体製品の動作例、応用例を説明するものです。お客様の機器・システムの設計において、回路、ソフトウェアおよびこれらに関連する情報を使用する場合には、お客様の責任において行ってください。これらの使用に起因して生じた損害（お客様または第三者いずれに生じた損害も含まれます。以下同じです。）に関し、当社は、一切その責任を負いません。
2. 当社製品、本資料に記載された製品データ、図、表、プログラム、アルゴリズム、応用回路例等の情報の使用に起因して発生した第三者の特許権、著作権その他の知的財産権に対する侵害またはこれらに関する紛争について、当社は、何らの保証を行うものではなく、また責任を負うものではありません。
3. 当社は、本資料に基づき当社または第三者の特許権、著作権その他の知的財産権を何ら許諾するものではありません。
4. 当社製品を、全部または一部を問わず、改造、改変、複製、リバースエンジニアリング、その他、不適切に使用しないでください。かかる改造、改変、複製、リバースエンジニアリング等により生じた損害に関し、当社は、一切その責任を負いません。
5. 当社は、当社製品の品質水準を「標準水準」および「高品質水準」に分類しており、各品質水準は、以下に示す用途に製品が使用されることを意図しております。

標準水準： コンピュータ、OA機器、通信機器、計測機器、AV機器、
家電、工作機械、パーソナル機器、産業用ロボット等

高品質水準： 輸送機器（自動車、電車、船舶等）、交通制御（信号）、大規模通信機器、
金融端末基幹システム、各種安全制御装置等

- 当社製品は、データシート等により高信頼性、Harsh environment向け製品と定義しているものを除き、直接生命・身体に危害を及ぼす可能性のある機器・システム（生命維持装置、人体に埋め込み使用するもの等）、もしくは多大な物的損害を発生させるおそれのある機器・システム（宇宙機器と、海底中継器、原子力制御システム、航空機制御システム、プラント基幹システム、軍事機器等）に使用されることを意図しておらず、これらの用途に使用することは想定していません。たとえ、当社が想定していない用途に当社製品を使用したことにより損害が生じて、当社は一切その責任を負いません。
6. 当社製品をご使用の際は、最新の製品情報（データシート、ユーザーズマニュアル、アプリケーションノート、信頼性ハンドブックに記載の「半導体デバイスの使用上の一般的な注意事項」等）をご確認の上、当社が指定する最大定格、動作電源電圧範囲、放熱特性、実装条件その他指定条件の範囲内でご使用ください。指定条件の範囲を超えて当社製品をご使用された場合の故障、誤動作の不具合および事故につきましては、当社は、一切その責任を負いません。
 7. 当社は、当社製品の品質および信頼性の向上に努めていますが、半導体製品はある確率で故障が発生したり、使用条件によっては誤動作したりする場合があります。また、当社製品は、データシート等において高信頼性、Harsh environment向け製品と定義しているものを除き、耐放射線設計を行っておりません。仮に当社製品の故障または誤動作が生じた場合であっても、人身事故、火災事故その他社会的損害等を生じさせないよう、お客様の責任において、冗長設計、延焼対策設計、誤動作防止設計等の安全設計およびエージング処理等、お客様の機器・システムとしての出荷保証を行ってください。特に、マイコンソフトウェアは、単独での検証は困難なため、お客様の機器・システムとしての安全検証をお客様の責任で行ってください。
 8. 当社製品の環境適合性等の詳細につきましては、製品個別に必ず当社営業窓口までお問合せください。ご使用に際しては、特定の物質の含有・使用を規制するRoHS指令等、適用される環境関連法令を十分調査のうえ、かかる法令に適合するようご使用ください。かかる法令を遵守しないことにより生じた損害に関して、当社は、一切その責任を負いません。
 9. 当社製品および技術を国内外の法令および規則により製造・使用・販売を禁止されている機器・システムに使用することはできません。当社製品および技術を輸出、販売または移転等する場合は、「外国為替及び外国貿易法」その他日本国および適用される外国の輸出管理関連法規を遵守し、それらの定めるところに従い必要な手続きを行ってください。
 10. お客様が当社製品を第三者に転売等される場合には、事前に当該第三者に対して、本ご注意書き記載の諸条件を通知する責任を負うものといたします。
 11. 本資料の全部または一部を当社の文書による事前の承諾を得ることなく転載または複製することを禁じます。
 12. 本資料に記載されている内容または当社製品についてご不明な点がございましたら、当社の営業担当者までお問合せください。
- 注1. 本資料において使用されている「当社」とは、ルネサス エレクトロニクス株式会社およびルネサス エレクトロニクス株式会社が直接的、間接的に支配する会社をいいます。
- 注2. 本資料において使用されている「当社製品」とは、注1において定義された当社の開発、製造製品をいいます。

(Rev.4.0-1 2017.11)



ルネサスエレクトロニクス株式会社

■営業お問合せ窓口

<http://www.renesas.com>

営業お問合せ窓口の住所は変更になることがあります。最新情報につきましては、弊社ホームページをご覧ください。

ルネサス エレクトロニクス株式会社 〒135-0061 東京都江東区豊洲3-2-24（豊洲フォレシア）

■技術的なお問合せおよび資料のご請求は下記へどうぞ。
総合お問合せ窓口：<https://www.renesas.com/contact/>