

# RX13Tグループ

ユーザーズマニュアル ハードウェア編

ルネサス32ビットマイクロコンピュータ RXファミリ/RX100シリーズ

本資料に記載の全ての情報は本資料発行時点のものであり、ルネサスエレクトロニクスは、 予告なしに、本資料に記載した製品または仕様を変更することがあります。 ルネサスエレクトロニクスのホームページなどにより公開される最新情報をご確認ください。

#### ご注意書き

- 1. 本資料に記載された回路、ソフトウェアおよびこれらに関連する情報は、半導体製品の動作例、応用例を説明するものです。回路、ソフトウェアおよびこれらに関連する情報を使用する場合、お客様の責任において、お客様の機器・システムを設計ください。これらの使用に起因して生じた損害(お客様または第三者いずれに生じた損害も含みます。以下同じです。)に関し、当社は、一切その責任を負いません。
- 2. 当社製品または本資料に記載された製品データ、図、表、プログラム、アルゴリズム、応用回路例等の情報の使用に起因して発生した第三者の特許権、 著作権その他の知的財産権に対する侵害またはこれらに関する紛争について、当社は、何らの保証を行うものではなく、また責任を負うものではありません。
- 3. 当社は、本資料に基づき当社または第三者の特許権、著作権その他の知的財産権を何ら許諾するものではありません。
- 4. 当社製品を組み込んだ製品の輸出入、製造、販売、利用、配布その他の行為を行うにあたり、第三者保有の技術の利用に関するライセンスが必要となる場合、当該ライセンス取得の判断および取得はお客様の責任において行ってください。
- 5. 当社製品を、全部または一部を問わず、改造、改変、複製、リバースエンジニアリング、その他、不適切に使用しないでください。かかる改造、改変、 複製、リバースエンジニアリング等により生じた損害に関し、当社は、一切その責任を負いません。
- 6. 当社は、当社製品の品質水準を「標準水準」および「高品質水準」に分類しており、各品質水準は、以下に示す用途に製品が使用されることを意図しております。

標準水準: コンピュータ、OA 機器、通信機器、計測機器、AV 機器、家電、工作機械、パーソナル機器、産業用ロボット等

高品質水準:輸送機器(自動車、電車、船舶等)、交通制御(信号)、大規模通信機器、金融端末基幹システム、各種安全制御装置等

当社製品は、データシート等により高信頼性、Harsh environment 向け製品と定義しているものを除き、直接生命・身体に危害を及ぼす可能性のある機器・システム(生命維持装置、人体に埋め込み使用するもの等)、もしくは多大な物的損害を発生させるおそれのある機器・システム(宇宙機器と、海底中継器、原子力制御システム、航空機制御システム、プラント基幹システム、軍事機器等)に使用されることを意図しておらず、これらの用途に使用することは想定していません。たとえ、当社が想定していない用途に当社製品を使用したことにより損害が生じても、当社は一切その責任を負いません。

- 7. あらゆる半導体製品は、外部攻撃からの安全性を 100%保証されているわけではありません。当社ハードウェア/ソフトウェア製品にはセキュリティ 対策が組み込まれているものもありますが、これによって、当社は、セキュリティ脆弱性または侵害(当社製品または当社製品が使用されているシステムに対する不正アクセス・不正使用を含みますが、これに限りません。)から生じる責任を負うものではありません。当社は、当社製品または当社製品が使用されたあらゆるシステムが、不正な改変、攻撃、ウイルス、干渉、ハッキング、データの破壊または窃盗その他の不正な侵入行為(「脆弱性問題」といいます。)によって影響を受けないことを保証しません。当社は、脆弱性問題に起因しまたはこれに関連して生じた損害について、一切責任を負いません。また、法令において認められる限りにおいて、本資料および当社ハードウェア/ソフトウェア製品について、商品性および特定目的との合致に関する保証ならびに第三者の権利を侵害しないことの保証を含め、明示または黙示のいかなる保証も行いません。
- 8. 当社製品をご使用の際は、最新の製品情報(データシート、ユーザーズマニュアル、アプリケーションノート、信頼性ハンドブックに記載の「半導体デバイスの使用上の一般的な注意事項」等)をご確認の上、当社が指定する最大定格、動作電源電圧範囲、放熱特性、実装条件その他指定条件の範囲内でご使用ください。指定条件の範囲を超えて当社製品をご使用された場合の故障、誤動作の不具合および事故につきましては、当社は、一切その責任を負いません。
- 9. 当社は、当社製品の品質および信頼性の向上に努めていますが、半導体製品はある確率で故障が発生したり、使用条件によっては誤動作したりする場合があります。また、当社製品は、データシート等において高信頼性、Harsh environment 向け製品と定義しているものを除き、耐放射線設計を行っておりません。仮に当社製品の故障または誤動作が生じた場合であっても、人身事故、火災事故その他社会的損害等を生じさせないよう、お客様の責任において、冗長設計、延焼対策設計、誤動作防止設計等の安全設計およびエージング処理等、お客様の機器・システムとしての出荷保証を行ってください。特に、マイコンソフトウェアは、単独での検証は困難なため、お客様の機器・システムとしての安全検証をお客様の責任で行ってください。
- 10. 当社製品の環境適合性等の詳細につきましては、製品個別に必ず当社営業窓口までお問合せください。ご使用に際しては、特定の物質の含有・使用を規制する RoHS 指令等、適用される環境関連法令を十分調査のうえ、かかる法令に適合するようご使用ください。かかる法令を遵守しないことにより生じた損害に関して、当社は、一切その責任を負いません。
- 11. 当社製品および技術を国内外の法令および規則により製造・使用・販売を禁止されている機器・システムに使用することはできません。当社製品および技術を輸出、販売または移転等する場合は、「外国為替及び外国貿易法」その他日本国および適用される外国の輸出管理関連法規を遵守し、それらの定めるところに従い必要な手続きを行ってください。
- 12. お客様が当社製品を第三者に転売等される場合には、事前に当該第三者に対して、本ご注意書き記載の諸条件を通知する責任を負うものといたします。
- 13. 本資料の全部または一部を当社の文書による事前の承諾を得ることなく転載または複製することを禁じます。
- 14. 本資料に記載されている内容または当社製品についてご不明な点がございましたら、当社の営業担当者までお問合せください。
- 注 1. 本資料において使用されている「当社」とは、ルネサス エレクトロニクス株式会社およびルネサス エレクトロニクス株式会社が直接的、間接的に 支配する会社をいいます。
- 注 2. 本資料において使用されている「当社製品」とは、注1において定義された当社の開発、製造製品をいいます。

(Rev.5.0-1 2020.10)

#### 本社所在地

〒 135-0061 東京都江東区豊洲 3-2-24 (豊洲フォレシア)

www.renesas.com

## 商標について

ルネサスおよびルネサスロゴはルネサス エレクトロニクス株式会社の 商標です。すべての商標および登録商標は、それぞれの所有者に帰属し ます。

#### お問合せ窓口

弊社の製品や技術、ドキュメントの最新情報、最寄の営業お問合せ窓口に関する情報などは、弊社ウェブサイトをご覧ください。

www.renesas.com/contact/

#### 製品ご使用上の注意事項

ここでは、マイコン製品全体に適用する「使用上の注意事項」について説明します。個別の使用上の注意事項については、本ドキュメントおよびテクニカルアップデートを参照してください。

#### 1. 静電気対策

CMOS 製品の取り扱いの際は静電気防止を心がけてください。CMOS 製品は強い静電気によってゲート絶縁破壊を生じることがあります。運搬や保存の際には、当社が出荷梱包に使用している導電性のトレーやマガジンケース、導電性の緩衝材、金属ケースなどを利用し、組み立て工程にはアースを施してください。プラスチック板上に放置したり、端子を触ったりしないでください。また、CMOS 製品を実装したボードについても同様の扱いをしてください。

#### 2. 電源投入時の処置

電源投入時は、製品の状態は不定です。電源投入時には、LSIの内部回路の状態は不確定であり、レジスタの設定や各端子の状態は不定です。外部リセット端子でリセットする製品の場合、電源投入からリセットが有効になるまでの期間、端子の状態は保証できません。同様に、内蔵パワーオンリセット機能を使用してリセットする製品の場合、電源投入からリセットのかかる一定電圧に達するまでの期間、端子の状態は保証できません。

#### 3. 電源オフ時における入力信号

当該製品の電源がオフ状態のときに、入力信号や入出力プルアップ電源を入れないでください。入力信号や入出力プルアップ電源からの電流注入により、誤動作を引き起こしたり、異常電流が流れ内部素子を劣化させたりする場合があります。資料中に「電源オフ時における入力信号」についての記載のある製品は、その内容を守ってください。

#### 4. 未使用端子の処理

未使用端子は、「未使用端子の処理」に従って処理してください。CMOS製品の入力端子のインピーダンスは、一般に、ハイインピーダンスとなっています。未使用端子を開放状態で動作させると、誘導現象により、LSI周辺のノイズが印加され、LSI内部で貫通電流が流れたり、入力信号と認識されて誤動作を起こす恐れがあります。

#### 5. クロックについて

リセット時は、クロックが安定した後、リセットを解除してください。プログラム実行中のクロック切り替え時は、切り替え先クロックが安定した後に切り替えてください。リセット時、外部発振子(または外部発振回路)を用いたクロックで動作を開始するシステムでは、クロックが十分安定した後、リセットを解除してください。また、プログラムの途中で外部発振子(または外部発振回路)を用いたクロックに切り替える場合は、切り替え先のクロックが十分安定してから切り替えてください。

#### 6. 入力端子の印加波形

入力ノイズや反射波による波形歪みは誤動作の原因になりますので注意してください。CMOS 製品の入力がノイズなどに起因して、 $V_{\rm IL}$  (Max.) から  $V_{\rm IH}$  (Min.) までの領域にとどまるような場合は、誤動作を引き起こす恐れがあります。入力レベルが固定の場合はもちろん、 $V_{\rm IL}$  (Max.) から  $V_{\rm IH}$  (Min.) までの領域を通過する遷移期間中にチャタリングノイズなどが入らないように使用してください。

#### 7. リザーブアドレス (予約領域) のアクセス禁止

リザーブアドレス (予約領域) のアクセスを禁止します。アドレス領域には、将来の拡張機能用に割り付けられている リザーブアドレス (予約領域) があります。これらのアドレスをアクセスしたときの動作については、保証できませんので、アクセスしないようにしてください。

#### 8. 製品間の相違について

型名の異なる製品に変更する場合は、製品型名ごとにシステム評価試験を実施してください。同じグループのマイコンでも型名が違うと、フラッシュメモリ、レイアウトパターンの相違などにより、電気的特性の範囲で、特性値、動作マージン、ノイズ耐量、ノイズ幅射量などが異なる場合があります。型名が違う製品に変更する場合は、個々の製品ごとにシステム評価試験を実施してください。

## このマニュアルの使い方

## 1. 目的と対象者

このマニュアルは、本マイコンのハードウェア機能と電気的特性をユーザに理解していただくためのマニュアルです。本マイコンを用いた応用システムを設計するユーザを対象にしています。このマニュアルを使用するには、電気回路、論理回路、マイクロコンピュータに関する基本的な知識が必要です。

このマニュアルは、大きく分類すると、製品の概要、CPU、システム制御機能、周辺機能、電気的特性、 使用上の注意で構成されています。

本マイコンは、注意事項を十分確認の上、使用してください。注意事項は、各章の本文中、各章の最後、 注意事項の章に記載しています。

改訂記録は旧版の記載内容に対して訂正または追加した主な箇所をまとめたものです。改訂内容すべて を記録したものではありません。詳細は、このマニュアルの本文でご確認ください。

RX13Tグループでは次のドキュメントを用意しています。ドキュメントは最新版を使用してください。 最新版はルネサスエレクトロニクスのホームページに掲載されています。

ドキュメントの種類	記載内容	資料名	資料番号
データシート	ハードウェアの概要と電気的特性	RX13Tグループ データシート	R01DS0341JJ
ユーザーズマニュアル ハードウェア編	ハードウェアの仕様(ピン配置、 メモリマップ、周辺機能の仕様、 電気的特性、タイミング)と動作 説明	RX13Tグループ ユーザーズマニュアル ハードウェア編	本ユーザーズマニュアル
ユーザーズマニュアル ソフトウェア編	CPU・命令セットの説明	RXファミリ RXv1命令セットアーキテクチャ ユーザーズマニュアル ソフトウェア編	R01US0032JJ
アプリケーションノート	基板設計上の注意事項	RX ファミリ ハードウェアデザインガイド	R01AN1411JJ
	レジスタ初期設定例	RX13T グループ 初期設定例	_
	応用例参考プログラムなど	_	_
RENESAS TECHNICAL UPDATE	製品の仕様、ドキュメント等に 関する速報	_	_

## 2. レジスタの表記

各章において「レジスタの説明」には、ビットの並びを示すビット配置図とビットに設定する内容を 説明するビット機能表があります。使用する記号、用語を以下に説明します。

### X.X.X •••• レジスタ

アドレス xxxx xxxxh



x:不定

ビット	シンボル	ビット名	機能	R/W
b0	••••0	・・・・ビット (2)	0: ······ 1 <b>(</b> 設定しないでください <b>)</b> (3)	(R/W)
b3-b1	_	(予約ビット)	読むと"0"が読めます。書く場合、"0"としてください	R/W
b4	••••4	・・・・ビット	0: • • • • • 1: • • • •	R
b6-b5	••••[1:0]	・・・・ビット	00:・・・・・ 01:・・・・・ 上記以外は設定しないでください	R/(W) (注1)
b7	_	予約ビット	読んだ場合、その値は不定。書き込みは無効になります	R

(1) R/W : 読み出し/書き込みともに有効です。

R/(W) : 読み出し/書き込みともに有効ですが、書き込みには制限があります。

制限の内容については、各レジスタの説明や注記を参照ください。

R: 読み出しのみ有効です。書き込みは無効になります。

(2) 予約ビットです。書き込みを行う場合には、指定された値を書き込んでください。指定外の値を書き込んだ場合の動作は保証されません。

(3) 設定しないでください。設定した場合の動作は保証されません。

## 3. 略語および略称の説明

略語/略称	フルスペル	備考
ACIA	Asynchronous Communications Interface Adapter	調歩同期式通信アダプタ
bps	bits per second	転送速度を表す単位、ビット/秒
CRC	Cyclic Redundancy Check	巡回冗長検査
DMA	Direct Memory Access	CPUの命令を介さずに直接データ転送を 行う方式
DMAC	Direct Memory Access Controller	DMA を行うコントローラ
GSM	Global System for Mobile Communications	FDD-TDMAの第二世代携帯電話の方式
Hi-Z	High Impedance	回路が電気的に接続されていない状態
IEBus	Inter Equipment Bus	_
I/O	Input / Output	入出力
IrDA	Infrared Data Association	赤外線通信の業界団体または規格
LSB	Least Significant Bit	最下位ビット
MSB	Most Significant Bit	最上位ビット
NC	Non-Connect	非接続
PLL	Phase Locked Loop	位相同期回路
PWM	Pulse Width Modulation	パルス幅変調
SIM	Subscriber Identity Module	ISO/IEC 7816規格の接触型ICカード
UART	Universal Asynchronous Receiver / Transmitter	調歩同期式シリアルインタフェース
VCO	Voltage Controlled Oscillator	電圧制御発振器

すべての商標および登録商標は、それぞれの所有者に帰属します。 SuperFlash®は、米国Silicon Storage Technology, Inc.の米国、日本などの国における登録商標です。

注意:本製品はSilicon Storage Technology, Inc. からライセンスを受けたSuperFlash®を使用しています。

## 目次

特	長		32
1.	概要		33
	1.1 仕	様概要	33
	1.2 製	品一覧	37
	1.3 ブ	ロック図	39
	1.4 端	子機能	40
	1.5 Ľ	ン配置図	43
	1.5.1	48 ピン LFQFP	43
	1.5.2	48 ピン HWQFN	44
	1.5.3	32 ピン LQFP	45
	1.5.4	32 ピン HWQFN	46
	1.6 機	能別端子一覧	47
	1.6.1	48 ピン LFQFP/HWQFN	47
	1.6.2	32 ピン LQFP/HWQFN	49
2.	CPU		50
	2.1 特	長	50
	2.2 CI	PU レジスタセット	51
	2.2.1	汎用レジスタ (R0 $\sim$ R15)	52
	2.2.2	制御レジスタ	52
	2.2.2	.1 割り込みスタックポインタ (ISP)/ ユーザスタックポインタ (USP)	53
	2.2.2	.2 割り込みテーブルレジスタ (INTB)	53
	2.2.2		
	2.2.2	.4 プロセッサステータスワード (PSW)	54
	2.2.2		
	2.2.2		
	2.2.2	,	
	2.2.2		
	2.2.3	<b>DSP</b> 機能命令関連レジスタ	
	2.2.3		
		ロセッサモード	
	2.3.1	スーパバイザモード	
	2.3.2	ユーザモード	
	2.3.3	特権命令	
	2.3.4	プロセッサモード間の移行	
		ータタイプ	
		ンディアン	
	2.5.1	エンディアンの設定	
	2.5.2	I/O レジスタアクセス	
	2.5.3	I/O レジスタアクセスの注意事項	
	2.5.4	データ配置	65

	2.5.4.1	レジスタのデータ配置	65
	2.5.4.2	メモリ上のデータ配置	66
	2.5.5	命令コード配置の注意事項	66
	2.6 ベク	タテーブル	67
	2.6.1	固定ベクタテーブル	67
	2.6.2	可変ベクタテーブル	68
	2.7 命令	動作	69
	2.7.1	RMPA 命令、ストリング操作命令のデータプリフェッチ	69
	2.8 パイ	プライン	69
	2.8.1	概要	69
	2.8.2	命令とパイプライン処理	
	2.8.2.1	, , , , , , , , , , , , , , , , , , , ,	
	2.8.2.2	複数のマイクロオペレーションに変換される命令とパイプライン処理	73
	2.8.2.3		
	2.8.3	命令処理時間の計算方法	78
	2.8.4	割り込み応答サイクル数	79
3.	動作モート	9	80
	3.1 動作	モードの種類と選択	80
	3.2 レジ	シスタの説明	81
	3.2.1	モードモニタレジスタ (MDMONR)	81
	3.2.2	システムコントロールレジスタ 1 (SYSCR1)	
	3.3 動作	モードの説明	
	3.3.1	シングルチップモード	
	3.3.2	ブートモード	
	3.3.2.1		
		モード遷移	
	3.4.1	モード設定端子による動作モード遷移	83
4.	アドレス空	2間	84
	4.1 アド	`レス空間	84
5.		タ	
	5.1 I/O	レジスタアドレス一覧(アドレス順)	88
6.	リセット.		99
	6.1 概要	·	99
	6.2 レジ	スタの説明	101
	6.2.1	リセットステータスレジスタ 0 (RSTSR0)	101
	6.2.2	リセットステータスレジスタ 1 (RSTSR1)	102
	6.2.3	リセットステータスレジスタ 2 (RSTSR2)	103
	6.2.4	ソフトウェアリセットレジスタ (SWRR)	104
	6.3 動作	説明	105
	6.3.1	RES# 端子リセット	105

	6.3.2	パワーオンリセット、電圧監視 0 リセット	105
	6.3.3	電圧監視1リセット、電圧監視2リセット	107
	6.3.4	独立ウォッチドッグタイマリセット	109
	6.3.5	ソフトウェアリセット	109
	6.3.6	コールドスタート / ウォームスタート判定機能	110
	6.3.7	リセット発生要因の判定	111
7.	オプシ	vョン設定メモリ (OFSM)	112
	7.1	概要	112
	7.2	レジスタの説明	113
	7.2.1	オプション機能選択レジスタ 0 (OFS0)	113
	7.2.2	オプション機能選択レジスタ 1 (OFS1)	115
	7.2.3	エンディアン選択レジスタ (MDE)	116
	7.3	使用上の注意事項	117
	7.3.1	オプション設定メモリの設定例	117
8.	電圧板	食出回路 (LVDAb)	118
	8.1	概要	118
	8.2	レジスタの説明	121
	8.2.1	電圧監視 1 回路制御レジスタ 1 (LVD1CR1)	121
	8.2.2	電圧監視 1 回路ステータスレジスタ (LVD1SR)	122
	8.2.3	電圧監視 2 回路制御レジスタ 1 (LVD2CR1)	123
	8.2.4	電圧監視 2 回路ステータスレジスタ (LVD2SR)	124
	8.2.5	電圧監視回路制御レジスタ (LVCMPCR)	125
	8.2.6	電圧検出レベル選択レジスタ (LVDLVLR)	126
	8.2.7	電圧監視 1 回路制御レジスタ 0 (LVD1CR0)	127
	8.2.8	電圧監視 2 回路制御レジスタ 0 (LVD2CR0)	128
	8.3	VCC 入力電圧のモニタ	129
	8.3.1	Vdet0 のモニタ	129
	8.3.2	Vdet1 のモニタ	129
	8.3.3	Vdet2 のモニタ	129
	8.4	電圧監視 0 リセット	130
	8.5	電圧監視1割り込み、電圧監視1リセット	131
	8.6	電圧監視2割り込み、電圧監視2リセット	133
9.	クロッ	ック発生回路	135
	9.1	概要	135
	9.2	レジスタの説明	
	9.2.1	システムクロックコントロールレジスタ (SCKCR)	
	9.2.2	システムクロックコントロールレジスタ 3 (SCKCR3)	139
	9.2.3	PLL コントロールレジスタ (PLLCR)	
	9.2.4	PLL コントロールレジスタ 2 (PLLCR2)	
	9.2.5	メインクロック発振器コントロールレジスタ (MOSCCR)	142

	9.2.6	低速オンチップオシレータコントロールレジスタ (LOCOCR)	143
	9.2.7	IWDT 専用オンチップオシレータコントロールレジスタ (ILOCOCR)	144
	9.2.8	高速オンチップオシレータコントロールレジスタ (HOCOCR)	145
	9.2.9	発振安定フラグレジスタ (OSCOVFSR)	146
	9.2.10	発振停止検出コントロールレジスタ (OSTDCR)	148
	9.2.11	発振停止検出ステータスレジスタ (OSTDSR)	149
	9.2.12	メインクロック発振器ウェイトコントロールレジスタ (MOSCWTCR)	150
	9.2.13	メインクロック発振器強制発振コントロールレジスタ (MOFCR)	151
	9.2.14	低速オンチップオシレータトリミングレジスタ (LOCOTRR)	152
	9.2.15	IWDT 専用オンチップオシレータトリミングレジスタ (ILOCOTRR)	152
	9.2.16	高速オンチップオシレータトリミングレジスタ n (HOCOTRRn) (n = 0)	153
	9.3	メインクロック発振器	154
	9.3.1	発振子を接続する方法	154
	9.3.2	外部クロックを入力する方法	155
	9.3.3	外部クロック入力に関する注意事項	155
	9.4	発振停止検出機能	156
	9.4.1	発振停止検出と検出後の動作	156
	9.4.2	発振停止検出割り込み	157
	9.5	PLL 回路	158
	9.6	内部クロック	158
	9.6.1	システムクロック	158
	9.6.2	周辺モジュールクロック	158
	9.6.3	FlashIF クロック	158
	9.6.4	CAC クロック	158
	9.6.5	IWDT 専用クロック	159
	9.7	使用上の注意事項	160
	9.7.1	クロック発生回路に関する注意事項	160
	9.7.2	SCKCR3 レジスタ書き換え時の注意事項	160
	9.7.3	発振子に関する注意事項	160
	9.7.4	ボード設計上の注意	160
	9.7.5	発振子接続端子に関する注意事項	162
0.	クロぃ	・ ク周波数精度測定回路 (CAC)	163
٠.	10.1	概要	
	10.2	レジスタの説明	
	10.2.1		
	10.2.2		
	10.2.3		
	10.2.4		
	10.2.5		
	10.2.6		
	10.2.0		1 / 0

	10.2.7	CAC 下限値設定レジスタ (CALLVR)	170
	10.2.8	CAC カウンタバッファレジスタ (CACNTBR)	170
	10.3 動	作説明	171
	10.3.1	クロック周波数測定	171
	10.3.2	CACREF 端子のデジタルフィルタ機能	172
	10.4 害	り込み要求	172
	10.5 使	三用上の注意事項	173
	10.5.1	モジュールストップ機能の設定	173
11.	消費電力	]低減機能	174
	11.1 櫻	要	174
	11.2 レ	ジスタの説明	178
	11.2.1	スタンバイコントロールレジスタ (SBYCR)	178
	11.2.2	モジュールストップコントロールレジスタ A (MSTPCRA)	179
	11.2.3	モジュールストップコントロールレジスタ B (MSTPCRB)	180
	11.2.4	モジュールストップコントロールレジスタ C (MSTPCRC)	181
	11.2.5	動作電力コントロールレジスタ (OPCCR)	182
	11.3 ク	ロックの切り替えによる消費電力の低減	184
	11.4 ₹	ジュールストップ機能	184
	11.5 動	作電力低減機能	185
	11.5.1	動作電力制御モード設定方法	185
	11.6 但	消費電力状態	
	11.6.1	スリープモード	
	11.6	1.1 スリープモードへの移行	186
	11.6	1.2 スリープモードの解除	
	11.6.2	ディープスリープモード	
	11.6	· · · · · · · · · · · · · · · · · · ·	
	11.6	/ / / / / / / / / / / / / / / / / /	
	11.6.3	ソフトウェアスタンバイモード	
	11.6		
	11.6		
	11.6	3.3 ソフトウェアスタンバイモードの応用例	192
	11.7 使	[用上の注意事項	
	11.7.1	I/O ポートの状態	
	11.7.2	DTC のモジュールストップ	
	11.7.3	内蔵周辺モジュールの割り込み	
	11.7.4	MSTPCRA、MSTPCRB、MSTPCRC レジスタの書き込み	
	11.7.5	<b>WAIT</b> 命令の実行タイミング	
	11.7.6	スリープモード中の DTC によるレジスタの書き換えについて	
12.		ワライトプロテクション機能	
	12.1 V	ジスタの説明	195

	12.1.1	プロテクトレジスタ (PRCR)	195
13.	例外処	理	196
1	13.1	列外事象	196
	13.1.1	未定義命令例外	197
	13.1.2	特権命令例外	197
	13.1.3	浮動小数点例外	197
	13.1.4	リセット	197
	13.1.5	ノンマスカブル割り込み	197
	13.1.6	割り込み	197
	13.1.7	無条件トラップ	197
1	13.2	列外の処理手順	198
1	13.3	列外事象の受け付け	200
	13.3.1	受け付けタイミングと退避される PC 値	200
	13.3.2	ベクタと PC、PSW の退避場所	200
1	13.4	列外の受け付け / 復帰時のハードウェア処理	201
1	13.5	ハードウェア前処理	202
	13.5.1	未定義命令例外	202
	13.5.2	特権命令例外	202
	13.5.3	浮動小数点例外	202
	13.5.4	リセット	202
	13.5.5	ノンマスカブル割り込み	203
	13.5.6	割り込み	203
	13.5.7	無条件トラップ	203
1	13.6	列外処理ルーチンからの復帰	204
1	13.7	列外事象の優先順位	204
14.	割り込	みコントローラ (ICUb)	205
1	14.1	既要	205
1	14.2	レジスタの説明	207
	14.2.1	割り込み要求レジスタ n (IRn) (n = 割り込みベクタ番号 )	207
	14.2.2	割り込み要求許可レジスタ m (IERm) (m = $02h\sim1$ Fh)	208
	14.2.3	割り込み要因プライオリティレジスタ n (IPRn) (n = 割り込みベクタ番号)	209
	14.2.4	高速割り込み設定レジスタ (FIR)	210
	14.2.5	ソフトウェア割り込み起動レジスタ (SWINTR)	211
	14.2.6	DTC 転送要求許可レジスタ n (DTCERn) (n = 割り込みベクタ番号)	212
	14.2.7	IRQ コントロールレジスタ i (IRQCRi) (i = 0 $\sim$ 5)	213
	14.2.8	IRQ 端子デジタルフィルタ許可レジスタ 0 (IRQFLTE0)	214
	14.2.9	IRQ 端子デジタルフィルタ設定レジスタ 0 (IRQFLTC0)	215
	14.2.10	) ノンマスカブル割り込みステータスレジスタ (NMISR)	216
	14.2.11	ノンマスカブル割り込み許可レジスタ (NMIER)	218
	14.2.12	2 ノンマスカブル割り込みステータスクリアレジスタ (NMICLR)	219

	14.2.13	NMI 端子割り込みコントロールレジスタ (NMICR)	220
	14.2.14	NMI 端子デジタルフィルタ許可レジスタ (NMIFLTE)	220
	14.2.15	NMI 端子デジタルフィルタ設定レジスタ (NMIFLTC)	221
	14.3 べク	カタテーブル	222
	14.3.1	割り込みのベクタテーブル	222
	14.3.2	高速割り込みのベクタテーブル	228
	14.3.3	ノンマスカブル割り込みのベクタテーブル	228
	14.4 割り	) 込みの動作説明	229
	14.4.1	割り込み検出	229
	14.4.1	.1 エッジ検出の割り込みステータスフラグ	229
	14.4.1	.2 レベル検出の割り込みステータスフラグ	231
	14.4.2	割り込み要求の許可 / 禁止	232
	14.4.3	割り込み要求先の選択	233
	14.4.4	優先順位の判定	234
	14.4.5	多重割り込み	234
	14.4.6	高速割り込み	234
	14.4.7	デジタルフィルタ	235
	14.4.8	外部端子割り込み	236
	14.5	/マスカブル割り込みの動作説明	237
	14.6 低剂	肖費電力状態からの復帰	238
	14.6.1	スリープモードおよびディープスリープモードからの復帰	238
	14.6.2	ソフトウェアスタンバイモードからの復帰	238
	14.7 使月	用上の注意事項	239
	14.7.1	ノンマスカブル割り込み使用時の WAIT 命令の注意事項	239
15.	バス		240
	15.1 概要	要	240
	15.2 バン	スの説明	242
	15.2.1	CPU バス	242
	15.2.2	メモリバス	242
	15.2.3	内部メインバス	242
	15.2.4	内部周辺バス	243
	15.2.5	ライトバッファ機能 (内部周辺バス)	244
	15.2.6	並列動作	245
	15.2.7	制約事項	245
	15.3 レミ	ブスタの説明	246
	15.3.1	バスエラーステータスクリアレジスタ (BERCLR)	246
	15.3.2	バスエラー監視許可レジスタ (BEREN)	246
	15.3.3	バスエラーステータスレジスタ 1 (BERSR1)	247
	15.3.4	バスエラーステータスレジスタ 2 (BERSR2)	247
	15.3.5	バスプライオリティ制御レジスタ (BUSPRI)	248

15.4	ヾスエラー監視部	250
15.4.1	バスエラーの種類	250
15.4	.1.1 不正アドレスアクセス	250
15.4	-1.2 タイムアウト	250
15.4.2	バスエラー発生時の動作	250
15.4.3	バスエラーの発生条件	251
15.5 售	削り込み	252
15.5.1	割り込み要因	252
16. データ	トランスファコントローラ (DTCb)	253
16.1 相	既要	253
16.2	/ジスタの説明	255
16.2.1	DTC モードレジスタ A (MRA)	255
16.2.2	DTC モードレジスタ B (MRB)	257
16.2.3	DTC モードレジスタ C (MRC)	259
16.2.4	DTC 転送元レジスタ (SAR)	260
16.2.5	DTC 転送先レジスタ (DAR)	260
16.2.6	DTC 転送カウントレジスタ A (CRA)	261
16.2.7	DTC 転送カウントレジスタ B (CRB)	262
16.2.8	DTC コントロールレジスタ (DTCCR)	262
16.2.9	DTC ベクタベースレジスタ (DTCVBR)	263
16.2.10	DTC アドレスモードレジスタ (DTCADMOD)	263
16.2.11	DTC モジュール起動レジスタ (DTCST)	264
16.2.12	DTC ステータスレジスタ (DTCSTS)	265
16.2.13	DTC インデックステーブルベースレジスタ (DTCIBR)	266
16.2.14	DTC オペレーションレジスタ (DTCOR)	267
16.2.15	DTC シーケンス転送許可レジスタ (DTCSQE)	268
16.2.16	DTC アドレスディスプレースメントレジスタ (DTCDISP)	268
16.3 走	💵 要因	269
16.3.1	転送情報の配置と DTC ベクタテーブル	269
16.4 重	协作説明	271
16.4.1	転送情報リードスキップ機能	273
16.4.2	転送情報ライトバックスキップ機能	
16.4		
16.4		
16.4.3	ノーマル転送モード	275
16.4.4	リピート転送モード	276
16.4.5	ブロック転送モード	277
16.4.6	チェーン転送	278
16.4.7	動作タイミング	279
16.4.8	DTC の実行サイクル	282

	16.4.9	)	DTC のバス権解放タイミング	282
	16.4.1	0	シーケンス転送	283
	16.4.1	1	DTC インデックステーブル	285
	16.4.1	2	シーケンス転送の動作例	287
	16.5	DTC	の設定手順	293
	16.6	DTC	使用例	294
	16.6.1		ノーマル転送	294
	16.6.2		カウンタが "0" のときのチェーン転送	295
	16.6.3	;	シーケンス転送	296
	16.7	割り	込み要因	297
	16.8	消費	電力低減機能	298
	16.9	使用	上の注意事項	299
	16.9.1		転送情報先頭アドレス	299
	16.9.2		転送情報の配置	299
	16.9.3	;	シーケンス転送使用時の注意事項	300
17.	I/O ポ·	<b>-</b>		301
	17.1	概要		301
	17.2	入出	カポートの構成	303
	17.3	レジ	スタの説明	305
	17.3.1		ポート方向レジスタ (PDR)	305
	17.3.2		ポート出力データレジスタ (PODR)	306
	17.3.3	;	ポート入力データレジスタ (PIDR)	307
	17.3.4	Ļ	ポートモードレジスタ (PMR)	308
	17.3.5	;	オープンドレイン制御レジスタ 0 (ODR0)	309
	17.3.6		オープンドレイン制御レジスタ 1 (ODR1)	310
	17.3.7		プルアップ制御レジスタ (PCR)	311
	17.3.8	;	駆動能力制御レジスタ (DSCR)	312
	17.4	ポー	ト方向レジスタ (PDR) の初期化	313
	17.5	未使	用端子の処理	314
18.	マルチ	・ファ	· ンクションピンコントローラ (MPC)	315
	18.2	レジ	スタの説明	318
	18.2.1		書き込みプロテクトレジスタ (PWPR)	318
	18.2.2		Pln 端子機能制御レジスタ (PlnPFS) (n = 0, 1)	319
	18.2.3	;	P2n 端子機能制御レジスタ (P2nPFS) (n = 2 ~ 4)	320
	18.2.4	ļ	P4n 端子機能制御レジスタ (P4nPFS) (n = 0 ~ 7)	
	18.2.5	;	P7n 端子機能制御レジスタ (P7nPFS) (n = 0 ~ 6)	
	18.2.6	<u>,</u>	P9n 端子機能制御レジスタ (P9nPFS) (n = 3, 4)	323
	18.2.7	,	PAn 端子機能制御レジスタ (PAnPFS) (n = 2, 3)	
	18.2.8	;	PBn 端子機能制御レジスタ (PBnPFS) (n = 0 ~ 7)	325

	18.2.9	PDn 端子機能制御レジスタ (PDnPFS) (n = 3 $\sim$ 6)	326
	18.2.10	PEn 端子機能制御レジスタ (PE2PFS)	327
	18.3 使月	月上の注意事項	328
	18.3.1	端子入出力機能設定手順	328
	18.3.2	MPC レジスタ設定する場合の注意事項	328
	18.3.3	アナログ機能を使う場合の注意事項	329
	18.3.4	PB1 端子の入力レベルについての注意事項	329
19.	マルチフラ	ァンクションタイマパルスユニット 3 (MTU3c)	330
	19.1 概要	Ŧ	330
	19.2 レミ	ブスタの説明	335
	19.2.1	タイマコントロールレジスタ (TCR)	335
	19.2.2	タイマコントロールレジスタ 2 (TCR2)	337
	19.2.3	タイマモードレジスタ 1 (TMDR1)	341
	19.2.4	タイマモードレジスタ 2 (TMDR2A)	343
	19.2.5	タイマモードレジスタ 3 (TMDR3)	344
	19.2.6	タイマ I/O コントロールレジスタ (TIOR)	346
	19.2.7	タイマコンペアマッチクリアレジスタ (TCNTCMPCLR)	357
	19.2.8	タイマインタラプトイネーブルレジスタ (TIER)	358
	19.2.9	タイマステータスレジスタ (TSR)	361
	19.2.10	タイマバッファ動作転送モードレジスタ (TBTM)	362
	19.2.11	タイマインプットキャプチャコントロールレジスタ (TICCR)	363
	19.2.12	タイマカウンタ (TCNT)	364
	19.2.13	タイマロングワードカウンタ (TCNTLW)	364
	19.2.14	タイマジェネラルレジスタ (TGR)	365
	19.2.15	タイマロングワードジェネラルレジスタ (TGRALW, TGRBLW)	366
	19.2.16	タイマスタートレジスタ (TSTRA, TSTR)	367
	19.2.17	タイマシンクロレジスタ (TSYRA)	369
	19.2.18	タイマカウンタシンクロスタートレジスタ (TCSYSTR)	370
	19.2.19	タイマリードライトイネーブルレジスタ (TRWERA)	371
	19.2.20	タイマアウトプットマスタイネーブルレジスタ (TOERA)	372
	19.2.21	タイマアウトプットコントロールレジスタ 1 (TOCR1A)	373
	19.2.22	タイマアウトプットコントロールレジスタ 2 (TOCR2A)	375
	19.2.23	タイマアウトプットレベルバッファレジスタ (TOLBRA)	378
	19.2.24	タイマゲートコントロールレジスタ A (TGCRA)	379
	19.2.25	タイマサブカウンタ (TCNTSA)	381
	19.2.26	タイマ周期データレジスタ (TCDRA)	381
	19.2.27	タイマ周期バッファレジスタ (TCBRA)	382
	19.2.28	タイマデッドタイムデータレジスタ (TDDRA)	382
	19.2.29	タイマデッドタイムイネーブルレジスタ (TDERA)	383
	19.2.30	タイマバッファ転送設定レジスタ (TBTERA)	

	19.2.31	タイマ波形コントロールレジスタ (TWCRA)	385
	19.2.32	ノイズフィルタコントロールレジスタ n (NFCRn) (n = 0 $\sim$ 4, C)	386
	19.2.33	ノイズフィルタコントロールレジスタ 5 (NFCR5)	389
	19.2.34	タイマ A/D 変換開始要求コントロールレジスタ (TADCR)	390
	19.2.35	タイマ A/D 変換開始要求周期設定レジスタ (TADCORA, TADCORB)	392
	19.2.36	タイマ A/D 変換開始要求周期設定バッファレジスタ (TADCOBRA, TADCOBRB).	392
	19.2.37	タイマ割り込み間引きモードレジスタ (TITMRA)	393
	19.2.38	タイマ割り込み間引き設定レジスタ 1 (TITCR1A)	394
	19.2.39	タイマ割り込み間引き回数カウンタ 1 (TITCNT1A)	395
	19.2.40	タイマ割り込み間引き設定レジスタ 2 (TITCR2A)	396
	19.2.41	タイマ割り込み間引き回数カウンタ 2 (TITCNT2A)	397
	19.2.42	A/D 変換開始要求選択レジスタ 0 (TADSTRGR0)	398
19.	3 動作	説明	399
	19.3.1	基本動作	399
	19.3.2	同期動作	405
	19.3.3	バッファ動作	407
	19.3.4	カスケード接続動作	412
	19.3.5	PWM モード	417
	19.3.6	位相計数モード	422
	19.3.6.1	16 ビット位相計数モード	422
	19.3.6.2	2 カスケード接続 32 ビット位相計数モード	434
	19.3.7	リセット同期 PWM モード	435
	19.3.8	相補 PWM モード	438
	19.3.9	A/D 変換開始要求ディレイド機能	473
	19.3.10	MTU0~MTU4の同期動作	480
	19.3.11	外部パルス幅測定機能	481
	19.3.12	デッドタイム補償用機能	482
	19.3.13	相補 PWM モード時の山と谷での TCNTU, TCNTV, TCNTW キャプチャ動作	484
	19.3.14	ノイズフィルタ機能	485
	19.3.15	A/D 変換開始要求フレーム同期信号	485
19.	4 割り	込み要因	486
	19.4.1	割り込み要因と優先順位	486
	19.4.2	DTC の起動	487
	19.4.3	A/D コンバータの起動	488
19.	5 動作	:タイミング	490
	19.5.1	入出力タイミング	490
	19.5.2	割り込み信号タイミング	496
19.	6 使用	上の注意事項	
	19.6.1	モジュールストップ機能の設定	499
	19.6.2	カウントクロックの制限事項	499

19.6.3	周期設定上の注意事項	499
19.6.4	TCNT への書き込みとクリアの競合	500
19.6.5	TCNT への書き込みとカウントアップの競合	500
19.6.6	TGR レジスタへの書き込みとコンペアマッチの競合	501
19.6.7	バッファレジスタへの書き込みとコンペアマッチの競合	501
19.6.8	バッファレジスタへの書き込みと TCNT クリアの競合	502
19.6.9	TGR レジスタの読み出しとインプットキャプチャの競合	502
19.6.10	TGR レジスタへの書き込みとインプットキャプチャの競合	503
19.6.11	バッファレジスタへの書き込みとインプットキャプチャの競合	504
19.6.12	カスケード接続における MTU2.TCNT への書き込みとオーバフロー / アンダフローの競合	505
19.6.13	相補 PWM モードでのカウント動作停止時のカウンタ値	506
19.6.14	相補 PWM モードでのバッファ動作の設定	506
19.6.15	リセット同期 PWM モードのバッファ動作とコンペアマッチ	507
19.6.16	リセット同期 PWM モードのオーバフロー	508
19.6.17	オーバフロー / アンダフローとカウンタクリアの競合	509
19.6.18	TCNT への書き込みとオーバフロー / アンダフローの競合	509
19.6.19	ノーマルモードまたは PWM モード 1 からリセット同期 PWM モードへ遷移する 場合の注意事項	
19.6.20	相補 PWM モード、リセット同期 PWM モードの出力レベル	510
19.6.21	カスケード接続における MTU1.TCNT、MTU2.TCNT 同時インプットキャプチャ	510
19.6.22	割り込み間引き機能 2	511
19.6.23	相補 PWM モードの出力保護機能未使用時の注意事項	511
19.6.24	タイマカウンタ (MTU5.TCNT) とタイマジェネラルレジスタ (MTU5.TGR) の 注意事項	511
19.6.25	相補 PWM モード同期クリアするときの異常動作防止の注意事項	512
19.6.26	コンペアマッチによる割り込み信号の連続出力	514
19.6.27	相補 PWM モードにおける A/D 変換ディレイド機能の注意事項	514
19.7 M	TU 出力端子の初期化方法	516
19.7.1	動作モード	516
19.7.2	動作中の異常などによる再設定時の動作	516
19.7.3	動作中の異常などによる端子の初期化手順、モード移行の概要	517
20. ポートア	'ウトプットイネーブル 3 (POE3C)	547
20.1 概	要	547
20.2 V	ジスタの説明	550
20.2.1	入力レベルコントロール/ステータスレジスタ 1 (ICSR1)	550
20.2.2	入力レベルコントロール / ステータスレジスタ 3 (ICSR3)	
20.2.3	入力レベルコントロール / ステータスレジスタ 4 (ICSR4)	
20.2.4	入力レベルコントロール / ステータスレジスタ 6 (ICSR6)	
20.2.5	出力レベルコントロール / ステータスレジスタ 1 (OCSR1)	554
20.2.6	アクティブレベルレジスタ 1 (ALR1)	555

	20.2.7	ソフトウェアポートアウトプットイネーブルレジスタ (SPOER)	557
	20.2.8	ポートアウトプットイネーブルコントロールレジスタ 1 (POECR1)	558
	20.2.9	ポートアウトプットイネーブルコントロールレジスタ 2 (POECR2)	560
	20.2.10	ポートアウトプットイネーブルコントロールレジスタ 4 (POECR4)	561
	20.2.11	ポートアウトプットイネーブルコントロールレジスタ 5 (POECR5)	562
	20.2.12	ポートアウトプットイネーブルコンパレータ出力検出フラグレジスタ (POECMPFR)	563
	20.2.13	ポートアウトプットイネーブルコンパレータ要求選択レジスタ (POECMPSEL)	564
	20.3 動作	=説明	565
	20.3.1	入力レベル検出動作	572
	20.3.2	出力レベル比較動作	573
	20.3.3	レジスタによるハイインピーダンス制御	574
	20.3.4	発振停止検出検知によるハイインピーダンス制御	574
	20.3.5	コンパレータ出力検出によるハイインピーダンス制御	574
	20.3.6	ハイインピーダンス制御条件の追加機能	574
	20.3.7	ハイインピーダンス状態の解除	574
	20.4 POE	3 設定手順	576
	20.5 割り	込み	576
	20.6 使用	上の注意事項	577
	20.6.1	低消費電力モードへの遷移	577
	20.6.2	MTU 端子非選択時のハイインピーダンス制御	577
	20.6.3	POE を使用しない場合について	577
21	. コンペアマ	マッチタイマ (CMT)	578
	21.1 概要	· · · · · · · · · · · · · · · · · · ·	578
	21.2 レジ	ジスタの説明	579
	21.2.1	コンペアマッチタイマスタートレジスタ 0 (CMSTR0)	579
	21.2.2	コンペアマッチタイマコントロールレジスタ (CMCR)	580
	21.2.3	コンペアマッチタイマカウンタ (CMCNT)	581
	21.2.4	コンペアマッチタイマコンスタントレジスタ (CMCOR)	581
	21.3 動作	=説明	582
	21.3.1	周期カウント動作	582
	21.3.2	CMCNT カウンタのカウントタイミング	582
	21.4 割り	込み	583
	21.4.1	割り込み要因	583
	21.4.2	コンペアマッチ割り込みの発生タイミング	583
	21.5 使用	上の注意事項	584
	21.5.1	モジュールストップ機能の設定	584
	21.5.2	CMCNT カウンタへの書き込みとコンペアマッチの競合	584
	21.5.3	CMCNT カウンタへの書き込みとカウントアップの競合	584

22.	独立ウォ	ッチドッグタイマ (IWDTa)	585
	22.1 概要	₹	585
	22.2 レミ	ジスタの説明	587
	22.2.1	IWDT リフレッシュレジスタ (IWDTRR)	587
	22.2.2	IWDT コントロールレジスタ (IWDTCR)	588
	22.2.3	IWDT ステータスレジスタ (IWDTSR)	591
	22.2.4	IWDT リセットコントロールレジスタ (IWDTRCR)	592
	22.2.5	IWDT カウント停止コントロールレジスタ (IWDTCSTPR)	593
	22.2.6	オプション機能選択レジスタ 0 (OFS0)	593
	22.3 動作	乍説明	594
	22.3.1	カウント開始条件別の各動作	594
	22.3.1	1 レジスタスタートモード	594
	22.3.1	2 オートスタートモード	596
	22.3.2	IWDTCR レジスタ、IWDTRCR レジスタ、IWDTCSTPR レジスタ書き込み制御	598
	22.3.3	リフレッシュ動作	599
	22.3.4	ステータスフラグ	601
	22.3.5	リセット出力	601
	22.3.6	割り込み要因	601
	22.3.7	カウンタ値の読み出し	602
	22.3.8	オプション機能選択レジスタ 0 (OFS0) と IWDT レジスタの対応	603
	22.4 使月	月上の注意事項	603
	22.4.1	リフレッシュ動作について	603
	22.4.2	クロック分周比の設定	603
23.	シリアル:	コミュニケーションインタフェース (SCIg, SCIh)	604
	23.1 概要	포	604
	23.2 レミ	ジスタの説明	610
	23.2.1	レシーブシフトレジスタ (RSR)	610
	23.2.2	レシーブデータレジスタ (RDR)	610
	23.2.3	レシーブデータレジスタ H、L、HL (RDRH, RDRL, RDRHL)	611
	23.2.4	トランスミットデータレジスタ (TDR)	612
	23.2.5	トランスミットデータレジスタ H、L、HL (TDRH, TDRL, TDRHL)	613
	23.2.6	トランスミットシフトレジスタ (TSR)	613
	23.2.7	シリアルモードレジスタ (SMR)	614
	23.2.8	シリアルコントロールレジスタ (SCR)	618
	23.2.9	シリアルステータスレジスタ (SSR)	622
	23.2.10	スマートカードモードレジスタ (SCMR)	627
	23.2.11	ビットレートレジスタ (BRR)	629
	23.2.12	モジュレーションデューティレジスタ (MDDR)	636
	23.2.13	シリアル拡張モードレジスタ (SEMR)	637
	23.2.14	ノイズフィルタ設定レジスタ (SNFR)	640

23.2.15	I <sup>2</sup> C モードレジスタ 1 (SIMR1)	641
23.2.16	I <sup>2</sup> C モードレジスタ 2 (SIMR2)	642
23.2.17	I <sup>2</sup> C モードレジスタ 3 (SIMR3)	643
23.2.18	I <sup>2</sup> C ステータスレジスタ (SISR)	645
23.2.19	SPI モードレジスタ (SPMR)	646
23.2.20	拡張シリアルモード有効レジスタ (ESMER)	647
23.2.21	コントロールレジスタ 0 (CR0)	648
23.2.22	コントロールレジスタ 1 (CR1)	648
23.2.23	コントロールレジスタ 2 (CR2)	649
23.2.24	コントロールレジスタ 3 (CR3)	650
23.2.25	ポートコントロールレジスタ (PCR)	650
23.2.26	割り込みコントロールレジスタ (ICR)	651
23.2.27	ステータスレジスタ (STR)	652
23.2.28	ステータスクリアレジスタ (STCR)	653
23.2.29	Control Field 0 データレジスタ (CF0DR)	653
23.2.30	Control Field 0 コンペアイネーブルレジスタ (CF0CR)	654
23.2.31	Control Field 0 受信データレジスタ (CF0RR)	654
23.2.32	プライマリ Control Field 1 データレジスタ (PCF1DR)	654
23.2.33	セカンダリ Control Field 1 データレジスタ (SCF1DR)	655
23.2.34	Control Field 1 コンペアイネーブルレジスタ (CF1CR)	655
23.2.35	Control Field 1 受信データレジスタ (CF1RR)	655
23.2.36	タイマコントロールレジスタ (TCR)	656
23.2.37	タイマモードレジスタ (TMR)	656
23.2.38	タイマプリスケーラレジスタ (TPRE)	657
23.2.39	タイマカウントレジスタ (TCNT)	657
23.3 調	歩同期式モードの動作	658
23.3.1	シリアル送信 / 受信フォーマット	658
23.3.2	調歩同期式モードの受信データサンプリングタイミングと受信マージン	660
23.3.3	クロック	661
23.3.4	倍速モード	661
23.3.5	CTS、RTS 機能	662
23.3.6	SCI の初期化 (調歩同期式モード)	663
23.3.7	シリアルデータの送信 (調歩同期式モード)	665
23.3.8	シリアルデータの受信(調歩同期式モード)	669
23.4	ルチプロセッサ通信機能	673
23.4.1	マルチプロセッサシリアルデータ送信	674
23.4.2	マルチプロセッサシリアルデータ受信	675
23.5 ク	ロック同期式モードの動作	678
23.5.1	クロック	678
23.5.2	CTS、RTS 機能	679

23.5.3	SCI の初期化 (クロック同期式モード)	680
23.5.4	シリアルデータの送信 (クロック同期式モード)	681
23.5.5	シリアルデータの受信 (クロック同期式モード)	685
23.5.6	シリアルデータの送受信同時動作(クロック同期式モード)	688
23.6 スマ	アートカードインタフェースモードの動作	689
23.6.1	接続例	689
23.6.2	データフォーマット(ブロック転送モード時を除く)	690
23.6.3	ブロック転送モード	691
23.6.4	受信データサンプリングタイミングと受信マージン	692
23.6.5	SCI の初期化(スマートカードインタフェースモード)	693
23.6.6	シリアルデータの送信 (ブロック転送モードを除く)	695
23.6.7	シリアルの受信 (ブロック転送モードを除く)	698
23.6.8	クロック出力制御	700
23.7 簡易	占 I <sup>2</sup> C モードの動作	701
23.7.1	開始条件、再開始条件、停止条件の生成	702
23.7.2	クロック同期化	704
23.7.3	SSDA 出力遅延	705
23.7.4	SCI の初期化 ( 簡易 I <sup>2</sup> C モード )	706
23.7.5	マスタ送信動作 ( 簡易 I <sup>2</sup> C モード )	707
23.7.6	マスタ受信動作(簡易 I <sup>2</sup> C モード)	709
23.7.7	バスハングアップからの回復	711
23.8 簡易	号 SPI モードの動作	712
23.8.1	マスタモード、スレーブモードと各端子の状態	713
23.8.2	マスタモード時の <b>SS</b> 機能	713
23.8.3	スレーブモード時の <b>SS</b> 機能	713
23.8.4	クロックと送受信データの関係	714
23.8.5	SCI の初期化 ( 簡易 SPI モード )	714
23.8.6	シリアルデータの送受信 ( 簡易 SPI モード )	715
23.9 ビッ	・トレートモジュレーション機能	715
23.10 拡張	<ul><li>シリアルモード制御部の動作説明</li></ul>	716
23.10.1	シリアル通信プロトコル	716
23.10.2	Start Frame 送信	716
23.10.3	Start Frame 受信	720
23.10.3	3.1 プライオリティインタラプトビット	725
23.10.4	バス衝突検出機能	726
23.10.5	RXDX12 端子入力デジタルフィルタ機能	
23.10.6	ビットレート測定機能	
23.10.7	RXDX12 受信データサンプリングタイミング選択機能	729
23.10.8	タイマ	730
23.11 ノイ	`ズ除去機能	732

23.12 害	り込み要因	733
23.12.1	TXI 割り込みおよび RXI 割り込みバッファ動作	733
23.12.2	調歩同期式モード、クロック同期式モードおよび 簡易 SPI モードにおける割り込み	733
23.12.3	スマートカードインタフェースモードにおける割り込み	734
23.12.4	簡易 I <sup>2</sup> C モードにおける割り込み	735
23.12.5	拡張シリアルモード制御部の割り込み要求	736
23.13 (		737
23.13.1	モジュールストップ機能の設定	737
23.13.2	ブレークの検出と処理について	737
23.13.3	マーク状態とブレークの送出	737
23.13.4	受信エラーフラグと送信動作について (クロック同期式モードおよび簡易 SPI モード)	737
23.13.5	TDR レジスタへのライトについて	737
23.13.6	クロック同期送信時の制約事項 ( クロック同期式モードおよび簡易 SPI モード )	738
23.13.7	DTC 使用上の制約事項	739
23.13.8	通信の開始に関する注意事項	739
23.13.9	低消費電力状態時の動作について	739
23.13.10	クロック同期式モードおよび簡易 SPI モードにおける外部クロック入力	741
23.13.11	簡易 SPI モードの制約事項	742
23.13.12	. 拡張シリアルモード制御部の使用上の制約事項 1	743
23.13.13	拡張シリアルモード制御部の使用上の制約事項 2	743
23.13.14	トランスミットイネーブルビット (TE ビット ) に関する注意事項	744
23.13.15	調歩同期式モードにおける RTS 機能使用時の受信停止に関する注意事項	744
24. I <sup>2</sup> C バス	インタフェース (RIICa)	745
24.1 栂	要	745
24.2 レ	ジスタの説明	748
24.2.1	I <sup>2</sup> C バスコントロールレジスタ 1 (ICCR1)	748
24.2.2	I <sup>2</sup> C バスコントロールレジスタ 2 (ICCR2)	750
24.2.3	I <sup>2</sup> C バスモードレジスタ 1 (ICMR1)	753
24.2.4	I <sup>2</sup> C バスモードレジスタ 2 (ICMR2)	754
24.2.5	I <sup>2</sup> C バスモードレジスタ 3 (ICMR3)	756
24.2.6	I <sup>2</sup> C バスファンクション許可レジスタ (ICFER)	758
24.2.7	I <sup>2</sup> C バスステータス許可レジスタ (ICSER)	760
24.2.8	I <sup>2</sup> C バス割り込み許可レジスタ (ICIER)	762
24.2.9	I <sup>2</sup> C バスステータスレジスタ 1 (ICSR1)	764
24.2.10	I <sup>2</sup> C バスステータスレジスタ 2 (ICSR2)	766
24.2.11	スレーブアドレスレジスタ Ly (SARLy) (y = 0 $\sim$ 2)	769
24.2.12	スレーブアドレスレジスタ Uy (SARUy) (y = 0 $\sim$ 2)	770
24.2.13	I <sup>2</sup> C バスビットレート Low レジスタ (ICBRL)	771

24	1.2.14	I <sup>2</sup> C バスビットレート High レジスタ (ICBRH)	772
24	1.2.15	I <sup>2</sup> C バス送信データレジスタ (ICDRT)	773
24	1.2.16	I <sup>2</sup> C バス受信データレジスタ (ICDRR)	774
24	1.2.17	I <sup>2</sup> C バスシフトレジスタ (ICDRS)	774
24.3	動作	乍説明	775
24	1.3.1	通信データフォーマット	775
24	1.3.2	初期設定	776
24	1.3.3	マスタ送信動作	777
24	1.3.4	マスタ受信動作	780
24	1.3.5	スレーブ送信動作	786
24	1.3.6	スレーブ受信動作	789
24.4	SCI	L 同期回路	791
24.5	SD	A 出力遅延機能	792
24.6	デミ	ブタルノイズフィルタ回路	793
24.7	ア	ドレス一致検出機能	794
24	1.7.1	スレーブアドレス一致検出機能	794
24	1.7.2	ジェネラルコールアドレス検出機能	796
24	1.7.3	デバイス ID アドレス検出機能	797
24	1.7.4	ホストアドレス検出機能	799
24.8	SCI	L の自動 Low ホールド機能	800
24	1.8.1	送信データ誤送信防止機能	800
24	1.8.2	NACK 受信転送中断機能	801
24	1.8.3	受信データ取りこぼし防止機能	802
24.9	アー	ービトレーションロスト検出機能	804
24	1.9.1	マスタアービトレーションロスト検出機能 (MALE ビット)	804
24	1.9.2	NACK 送信アービトレーションロスト検出機能 (NALE ビット)	806
24	1.9.3	スレーブアービトレーションロスト検出機能 (SALE ビット)	807
24.10		タートコンディション、リスタートコンディション、	
		トップコンディション発行機能	
		スタートコンディション発行動作	
24		リスタートコンディション発行動作	
		ストップコンディション発行動作	
24.11		スハングアップ	
24	1.11.1	タイムアウト検出機能	
24	1.11.2	SCL 追加出力機能	
24	1.11.3	RIIC リセット、内部リセット	
24.12	SM	Bus 動作	
24	1.12.1	SMBus タイムアウト測定	
24	1.12.2	パケットエラーコード (PEC)	
	1.12.3	SMBus ホスト通知プロトコル (Notify ARP master コマンド)	
24.13	割	り込み要因	816

24.13.1	TXI 割り込みおよび RXI 割り込みバッファ動作	816
24.14 リセ	アット時 / コンディション検出時のレジスタおよび機能の初期化	817
24.15 使用	上の注意事項	818
24.15.1	モジュールストップ機能の設定	818
24.15.2	通信の開始に関する注意事項	818
25. CRC 演算:	器(CRC)	819
25.1 概要		819
25.2 レジ	ジスタの説明	820
25.2.1	CRC コントロールレジスタ(CRCCR)	820
25.2.2	CRC データ入力レジスタ(CRCDIR)	820
25.2.3	CRC データ出力レジスタ(CRCDOR)	821
25.3 CRC	こ演算器の動作説明	822
25.4 使用	上の注意事項	825
25.4.1	モジュールストップ機能の設定	825
25.4.2	転送時の注意事項	825
26. 12 ビット	A/D コンバータ(S12ADF)	826
26.1 概要		826
26.2 レジ	ジスタの説明	831
26.2.1	A/D データレジスタ y(ADDRy)(y = 0 ~ 7)、 A/D データ二重化レジスタ(ADDBLDR)、 A/D データ二重化レジスタ A(ADDBLDRA)、 A/D データ二重化レジスタ B(ADDBLDRB)、 A/D 内部基準電圧データレジスタ(ADOCDR)	831
26.2.2	A/D 自己診断データレジスタ (ADRD)	833
26.2.3	A/D コントロールレジスタ (ADCSR)	834
26.2.4	A/D チャネル選択レジスタ A0 (ADANSA0)	838
26.2.5	A/D チャネル選択レジスタ B0(ADANSB0)	839
26.2.6	A/D チャネル選択レジスタ C0(ADANSC0)	840
26.2.7	A/D 変換値加算 / 平均機能チャネル選択レジスタ 0(ADADS0)	841
26.2.8	A/D 変換値加算 / 平均回数選択レジスタ(ADADC)	842
26.2.9	A/D コントロール拡張レジスタ (ADCER)	843
26.2.10	A/D 変換開始トリガ選択レジスタ (ADSTRGR)	845
26.2.11	A/D 変換拡張入力コントロールレジスタ(ADEXICR)	847
26.2.12	A/D グループ C トリガ選択レジスタ(ADGCTRGR)	848
26.2.13	A/D サンプリングステートレジスタ n(ADSSTRn) (n = 0 $\sim$ 7, O)	850
26.2.14	A/D サンプル & ホールド回路コントロールレジスタ (ADSHCR)	851
26.2.15	A/D 断線検出コントロールレジスタ(ADDISCR)	852
26.2.16	A/D グループスキャン優先コントロールレジスタ (ADGSPCR)	853
26.2.17	A/D プログラマブルゲインアンプコントロールレジスタ (ADPGACR)	855
26.2.18	A/D プログラマブルゲインアンプゲイン設定レジスタ 0 (ADPGAGS0)	856
26.3 動作	=説明	857

26.3.1	スキャンの動作説明	857
26.3.2	シングルスキャンモード	858
26.3.	2.1 基本動作 (チャネル専用サンプル & ホールドなし)	858
26.3.	2.2 基本動作(チャネル専用サンプル & ホールドあり)	859
26.3.2	2.3 チャネル選択と自己診断(チャネル専用サンプル & ホールドなし)	860
26.3.2	2.4 チャネル選択と自己診断(チャネル専用サンプル & ホールドあり)	861
26.3.2	2.5 内部基準電圧選択時の A/D 変換動作	862
26.3.	2.6 ダブルトリガモード選択時の動作	863
26.3.	2.7 ダブルトリガ拡張モードの動作	864
26.3.3	連続スキャンモード	866
26.3.	3.1 基本動作 (チャネル専用サンプル & ホールドなし)	866
26.3.	3.2 基本動作 (チャネル専用サンプル & ホールドあり)	867
26.3.	3.3 チャネル選択と自己診断(チャネル専用サンプル & ホールドなし)	868
26.3.	3.4 チャネル選択と自己診断(チャネル専用サンプル & ホールドあり)	869
26.3.4	グループスキャンモード	870
26.3.4	4.1 基本動作	870
26.3.4	4.2 ダブルトリガモード選択時の動作	871
26.3.4	4.3 グループ優先制御動作	873
26.3.5	アナログ入力のサンプリング時間とスキャン変換時間	891
26.3.6	A/D データレジスタの自動クリア機能の使用例	893
26.3.7	A/D 変換値加算 / 平均機能	893
26.3.8	断線検出アシスト機能	893
26.3.9	非同期トリガによる A/D 変換の開始	895
26.3.10	周辺モジュールからの同期トリガによる A/D 変換の開始	895
26.3.11	プログラマブルゲインアンプ	895
5.4 割	り込み要因と DTC 転送要求	896
26.4.1	割り込み要求	896
5.5 許	容信号源インピーダンスについて	897
5.6 使	用上の注意事項	898
26.6.1	データレジスタの読み出し注意事項	898
26.6.2	A/D 変換停止時の注意事項	898
26.6.3	A/D 変換強制停止と開始時の動作タイミング	900
26.6.4	スキャン終了割り込み処理の注意事項	900
26.6.5	モジュールストップ機能の設定	900
26.6.6	低消費電力状態への遷移時の注意	900
26.6.7	ソフトウェアスタンバイモード解除時の注意	900
26.6.8	断線検出アシスト機能使用時の絶対精度誤差	900
26.6.9	アナログ電源端子他の設定範囲	901
26.6.10	ボード設計上の注意	901
26.6.11	ノイズ対策上の注意	901

27.	コンパ	レータ C 用リファレンス電圧生成専用 D/A コンバータ (DA)	903
	27.1	概要	903
	27.2	レジスタの説明	904
	27.2.1	D/A データレジスタ 0 (DADR0)	904
	27.2.2	D/A 制御レジスタ (DACR)	905
	27.2.3	データレジスタフォーマット選択レジスタ (DADPR)	905
	27.3	動作説明	906
	27.4	使用上の注意事項	907
	27.4.1	モジュールストップ機能の設定	907
	27.4.2	モジュールストップ時の D/A コンバータの動作	907
	27.4.3	ソフトウェアスタンバイモード時の D/A コンバータの動作	907
	27.4.4	D/A コンバータの設定について	907
28.	コンパ	レータ C (CMPC)	908
	28.1	概要	908
	28.2	レジスタの説明	911
	28.2.1	コンパレータ制御レジスタ (CMPCTL)	911
	28.2.2	コンパレータ入力切り替えレジスタ (CMPSEL0)	912
	28.2.3	コンパレータ基準電圧選択レジスタ (CMPSEL1)	913
	28.2.4	コンパレータ出力モニタレジスタ (CMPMON)	914
	28.2.5	コンパレータ外部出力許可レジスタ (CMPIOC)	914
	28.3	動作説明	915
	28.3.1	コンパレータ動作例	915
	28.3.2	ノイズフィルタ	916
	28.3.3	割り込み	917
	28.3.4	コンパレータの端子出力	917
	28.3.5	コンパレータの設定手順	918
	28.4	使用上の注意事項	919
	28.4.1	モジュールストップ機能の設定	919
	28.4.2	モジュールストップ時のコンパレータ C の動作	919
	28.4.3	ソフトウェアスタンバイモード時のコンパレータ C の動作	919
	28.4.4	12 ビット A/D コンバータがモジュールストップ中のコンパレータ C の動作	919
	28.4.5	リファレンス電圧生成に使用する D/A コンバータの設定について	920
29.	データ	演算回路 (DOC)	921
		概要	
	29.2	レジスタの説明	922
	29.2.1	DOC コントロールレジスタ (DOCR)	922
	29.2.2	DOC データインプットレジスタ (DODIR)	
	29.2.3	DOC データセッティングレジスタ (DODSR)	
		動作説明	
	29.3.1	データ比較モード	
			'

	29.3.2	データ加算モード	925
	29.3.3	データ減算モード	926
	29.4 割	り込み要求	926
	29.5 使	用上の注意事項	926
	29.5.1	モジュールストップ機能の設定	926
30.	RAM		927
	30.1 概	要	927
	30.2 動	作説明	927
	30.2.1	消費電力低減機能	927
31.	フラッシ	ュメモリ (FLASH)	928
	31.1 概	要	928
	31.2 RC	DM の領域とブロックの構成	929
	31.3 E2	データフラッシュの領域とブロックの構成	930
	31.4 V	ジスタの説明	931
	31.4.1	E2 データフラッシュ制御レジスタ (DFLCTL)	931
	31.4.2	フラッシュ P/E モードエントリレジスタ (FENTRYR)	932
	31.4.3	プロテクト解除レジスタ (FPR)	933
	31.4.4	プロテクト解除ステータスレジスタ (FPSR)	933
	31.4.5	フラッシュ P/E モード制御レジスタ (FPMCR)	934
	31.4.6	フラッシュ初期設定レジスタ (FISR)	935
	31.4.7	フラッシュリセットレジスタ (FRESETR)	937
	31.4.8	フラッシュ領域選択レジスタ (FASR)	937
	31.4.9	フラッシュ制御レジスタ (FCR)	938
	31.4.10	フラッシュエクストラ領域制御レジスタ (FEXCR)	940
	31.4.11	フラッシュ処理開始アドレスレジスタ H (FSARH)	941
	31.4.12	フラッシュ処理開始アドレスレジスタ L (FSARL)	941
	31.4.13	フラッシュ処理終了アドレスレジスタ H (FEARH)	942
	31.4.14	フラッシュ処理終了アドレスレジスタ L (FEARL)	942
	31.4.15	フラッシュリードバッファレジスタ H (FRBH)	943
	31.4.16	フラッシュリードバッファレジスタ L (FRBL)	943
	31.4.17	フラッシュライトバッファレジスタ H (FWBH)	943
	31.4.18	フラッシュライトバッファレジスタ L (FWBL)	944
	31.4.19	フラッシュステータスレジスタ 0 (FSTATR0)	
	31.4.20	フラッシュステータスレジスタ 1 (FSTATR1)	947
	31.4.21	フラッシュエラーアドレスモニタレジスタ H (FEAMH)	948
	31.4.22	フラッシュエラーアドレスモニタレジスタ L (FEAML)	
	31.4.23	フラッシュスタートアップ設定モニタレジスタ (FSCMR)	
	31.4.24	フラッシュアクセスウィンドウ開始アドレスモニタレジスタ (FAWSMR)	
	31.4.25	フラッシュアクセスウィンドウ終了アドレスモニタレジスタ (FAWEMR)	
	31.4.26	ユニーク ID レジスタ n (UIDRn) (n = 0 $\sim$ 31)	950

31.5	スタ	ート	アッププログラム保護機能	951
31.6	エリ	アプ	ロテクション	952
31.7	プロ	グラ、	ム/イレーズ	953
31.7.	1	シー	ケンサのモード	953
3	1.7.1.1		E2 データフラッシュアクセス禁止モード	953
3	1.7.1.2		リードモード	954
3	1.7.1.3		P/E モード	954
31.7.	2	モー	ド遷移	954
3	1.7.2.1		E2 データフラッシュアクセス禁止モードからリードモードへの遷移	954
3	1.7.2.2		リードモードから P/E モードへの遷移	955
3	1.7.2.3		P/E モードからリードモードへの遷移	957
31.7.	3	ソフ	トウェアコマンド一覧	959
31.7.	4	ソフ	トウェアコマンド使用方法	960
3	1.7.4.1		プログラム	960
3	1.7.4.2		ブロックイレーズ	962
3	1.7.4.3		ブランクチェック	964
3	1.7.4.4		スタートアップ領域情報プログラム/アクセスウィンドウ情報プログラム	966
3	1.7.4.5		ユニーク ID リード	967
3	1.7.4.6	i	ソフトウェアコマンドの強制停止	968
31.7.	5	割り	込み	968
31.8	ブー	トモ	- k	969
31.8.	1	ブー	トモード (SCI インタフェース)	970
3	1.8.1.1		ブートモード (SCI インタフェース) の動作条件	970
3	1.8.1.2	,	ブートモード (SCI インタフェース) の起動方法	971
31.8.	2	ブー	トモード (FINE インタフェース )	972
3	1.8.2.1		ブートモード (FINE インタフェース) の動作条件	972
31.9	フラ	ッシ	ュメモリプロテクト機能	973
31.9.	1	ID =	ɪードプロテクト	973
3	1.9.1.1		ブートモード ID コードプロテクト	
3	1.9.1.2	,	オンチップデバッギングエミュレータ ID コードプロテクト	975
31.10	通信	プロ	トコル	976
31.10	).1	ブー	トモード (SCI インタフェース ) の状態遷移	976
31.10	0.2	コマ	ンドとレスポンスの構成	977
31.10	).3	未定	義コマンドに対するレスポンス	977
31.10	).4	ブー	トモードステータス問い合わせ	978
31.10	).5	問い	合わせコマンド	979
3	1.10.5.	1	サポートデバイス問い合わせ	979
3	1.10.5.	2	データ領域有無問い合わせ	980
3	1.10.5.	3	ユーザ領域情報問い合わせ	980
3	1.10.5.	4	データ領域情報問い合わせ	981

	31.10.	5.5 ブロック情報問い合わせ	981
	31.10.6	設定コマンド	982
	31.10.0	5.1 デバイス選択	982
	31.10.0	5.2 動作周波数選択	983
	31.10.0	5.3 プログラム / イレーズホストコマンド待ちステート遷移	984
	31.10.7	ID コード認証コマンド	985
	31.10.7	7.1 ID コードチェック	985
	31.10.8	プログラム / イレーズコマンド	986
	31.10.8	3.1 ユーザ/データ領域プログラム準備	986
	31.10.8	3.2 プログラム	987
	31.10.8	3.3 データ領域プログラム	988
	31.10.8	3.4 イレーズ準備	989
	31.10.8	3.5 ブロックイレーズ	989
	31.10.9	リードチェックコマンド	
	31.10.9	<b>9.1</b> メモリリード	990
	31.10.9		
	31.10.9		
	31.10.9	9.4 ユーザ領域ブランクチェック	992
	31.10.9	9.5 データ領域ブランクチェック	993
	31.10.9	9.6 アクセスウィンドウ情報プログラム	993
	31.10.9		
	31.11 ブー	-トモード(SCIインタフェース)でのシリアルプログラマ動作説明	
	31.11.1	ビットレート自動調整	
	31.11.2	MCU の情報取得	
	31.11.3	デバイスの指定、ビットレートの変更	
	31.11.4	プログラム / イレーズホストコマンド待ちステートへの遷移	999
	31.11.5	ブートモード ID コードプロテクトの解除	
	31.11.6	ユーザ領域、データ領域のイレーズ	
		ユーザ領域、データ領域のプログラム	
		ユーザ領域のデータ確認	
	31.11.9	データ領域のデータ確認	
	31.11.10	ユーザ領域のアクセスウィンドウ設定	1005
	31.12 セル	レフプログラミングでの書き換え	
	31.12.1	概要	
		上の注意事項	
	31.14 使月	上の注意事項 ( ブートモード )	1008
32	. 電気的特性	±	1009
	32.1 絶対	t最大定格	1009
	32.2 推步	動作条件	1009
	32.3 DC	特性	1010

32.3.1	標準 I/O 端子出力電圧特性	1017
32.4 AC	特性	1019
32.4.1	クロックタイミング	1019
32.4.2	リセットタイミング	1023
32.4.3	低消費電力状態からの復帰タイミング	1024
32.4.4	制御信号タイミング	1026
32.4.5	内蔵周辺モジュールタイミング	1027
32.4.5	.1 I/O ポート	1027
32.4.5	.2 MTU	1028
32.4.5	.3 POE	1029
32.4.5	.4 SCI	1032
32.4.5	.5 A/D コンバータ	1038
32.4.5	.6 CAC	1038
32.4.5	.7 RIIC	1039
32.5 A/I	) 変換特性	1041
32.6 プ	コグラマブルゲインアンプ特性	1045
32.7	ンパレータ特性	1046
32.8 D//	A 変換特性	1047
32.9	フーオンリセット回路、電圧検出回路特性	1048
32.10 発	辰停止検出タイミング	1052
32.11 RC	M(コードフラッシュメモリ)特性	1053
32.12 E2	データフラッシュ (データフラッシュメモリ)特性	1055
32.13 使	用上の注意事項	1056
32.13.1	VCL コンデンサ、バイパスコンデンサ接続方法	1056
付録 1. 各処理	2状態におけるポートの状態	1061
付録 2. 外形寸	-法図	1062
改訂記録		1066



## RX13T グループ ルネサスマイクロコンピュータ

R01UH0822JJ0110 Rev.1.10 2021.03.16

32 MHz、32ビットRX MCU、FPU内蔵、50 DMIPS、電源5 V対応 12ビットADC (3 ch 同時 S/H 回路、3 ch プログラマブルゲインアンプ、コンパレータ) 32 MHz PWM (三相相補1 ch)、データフラッシュメモリ内蔵

## 特長

#### ■ 32 ビット RX CPU コア内蔵

- 最大動作周波数 32 MHz50 DMIPS の性能 (32 MHz 動作時 )
- 32×32→64 ビット演算結果(1命令)のアキュムレータ
- 乗除算器 32×32 ビット (乗算命令は 1 CPU クロック)
- FPU 搭載:32 ビット単精度浮動小数点 (IEEE754 に準拠)
- 高速割り込み
- 5 段パイプラインの CISC ハーバードアーキテクチャ
- 可変長命令形式:コードを大幅に短縮
- オンチップデバッグ回路内蔵

#### ■消費電力低減機能

- 2.7 V ~ 5.5 V 動作の単一電源
- 3種類の低消費電力モード

#### ■内蔵コードフラッシュメモリ(ウェイトなし)

- 64 K/128 K バイトの容量
- オンボード及びオフボードによるユーザ書き込み
- 命令、オペランド用

#### ■内蔵データフラッシュメモリ

- 4 K バイト (プログラム / イレーズ回数: 1,000,000 回 (typ))
- BGO (Back Ground Operation)

## ■内蔵 SRAM (ウェイトなし)

• 12 K バイト SRAM

#### **■** DMA

● DTCb: 5 種類の転送モード

#### ■リセットおよび電源電圧制御

- パワーオンリセット (POR) など7種類のリセットに対応
- 低電圧検出機能 (LVD) の設定可能

#### ■クロック機能

- 外部クロック入力周波数:~20 MHz
- メインクロック発振子周波数:1~20 MHz
- PLL 回路入力: 4 MHz ~ 8 MHz
- 低速オンチップオシレータ:4 MHz
- 高速オンチップオシレータ:32 MHz±1%
- IWDT 専用オンチップオシレータ内蔵: 15 kHz
- クロック周波数精度測定回路 (CAC) 内蔵

#### ■独立ウォッチドッグタイマ内蔵

● 15 kHz IWDT 専用オンチップオシレータクロック動作

#### ■ IEC60730 対応機能内蔵

A/D コンバータ自己診断機能/断線検出アシスト機能、クロック周波数精度測定回路、独立ウォッチドッグタイマ、DOCによるRAMテストアシスト機能など

#### ■ MPC

● 周辺機能の入出力端子を複数個所から選択可能



PLQP0048KB-B 7x7 mm、0.5 mm ピッチ PLQP0032GB-A 7x7 mm、0.8 mm ピッチ

PWQN0048KE-A 7×7 mm、0.5 mm ピッチ PWQN0032KE-A 5×5 mm、0.5 mm ピッチ

#### ■最大4本の通信機能を内蔵

- 多彩な機能に対応した SCI (3 ch) 調歩同期式モード/クロック同期式モード/スマートカードインタフェースモード/簡易 SPI/ 簡易 I<sup>2</sup>C/ 拡張シリアルモードから選択
- I<sup>2</sup>C バスインタフェース 最大 400 kbps 転送 (1 ch)

#### ■最大8本の16ビット拡張タイマ機能

- 16 ビット MTU3 (6 ch): 32 MHz 動作、インプットキャプチャ、アウトプットコンペア、三相相補 PWM 波形 1 ch 出力、CPU に負担をかけない相補 PWM、位相計数モード(2 ch)
- 16 ビット CMT (2 ch)

#### ■ 12 ビット A/D コンパータ 8 ch 内蔵

- サンプル & ホールド回路内蔵 12 ビット×最大 3 ch
- チャネルごとにサンプリング時間を設定可能
- グループスキャン優先制御モード搭載(3 レベル)
- 自己診断機能 / アナログ入力断線検出アシスト機能内蔵 (IEC60730 対応)
- プログラマブルゲインアンプによる入力信号増幅機能 (3 ch)
- ADC:3 ch 同時サンプル & ホールド回路 (3 shunt 方式)、ダブルデータレジスタ (1 shunt 方式)、アンプ (3 ch)、コンパレータ (3 ch)

## ■重要なレジスタの書き換え保護が可能なレジスタライトプロテクト機能

### ■最大 39 本の GPIO 内蔵

5 V トレラント、オープンドレイン、入力プルアップ

#### ■動作周囲温度

- -40°C ~ +85°C
- $-40^{\circ}\text{C} \sim +105^{\circ}\text{C}$

#### ■用途

● 一般産業、民生機器



## 1. 概要

## 1.1 仕様概要

表 1.1 に仕様概要を、表 1.2 にパッケージ別機能比較一覧を示します。

表 1.1 の仕様概要には最大仕様を掲載しており、周辺モジュールのチャネル数はパッケージのピン数によって異なります。詳細は、「表 1.2 パッケージ別機能比較一覧」を参照してください。

表 1.1 仕様概要 (1/3)

表 1.1	仕様概要 (1/3) <del>1 − − − − − − − − − − − − − − − − − − −</del>	
分類	モジュール/機能	説明
CPU	中央演算処理装置	<ul> <li>最大動作周波数: 32MHz</li> <li>32ビットRX CPU</li> <li>最小命令実行時間: 1命令1クロック</li> <li>アドレス空間: 4Gバイト・リニアアドレス</li> <li>レジスタ 汎用レジスタ: 32ビット×16本 制御レジスタ: 32ビット×9本 アキュムレータ: 64ビット×1本</li> <li>基本命令: 73種類 可変長命令形式</li> <li>DSP機能命令: 9種類</li> <li>アドレッシングモード: 10種類</li> <li>データ配置 命令: リトルエンディアン データ: リトルエンディアン/ビッグエンディアンを選択可能</li> <li>32ビット乗算器: 32ビット×32ビット→64ビット</li> <li>除算器: 32ビット÷32ビット→32ビット</li> <li>バレルシフタ: 32ビット</li> </ul>
_	FPU	<ul><li>● 単精度浮動小数点(32ビット)</li><li>● IEEE754に準拠したデータタイプ、および例外</li></ul>
メモリ	ROM	<ul> <li>容量:64K/128Kバイト</li> <li>32MHz以下、ノーウェイトアクセス</li> <li>書き換え方法:シリアルライタプログラミング(調歩同期式シリアル通信)、 セルフプログラミング</li> </ul>
	RAM	<ul><li>容量:12Kバイト</li><li>32MHz以下、ノーウェイトアクセス</li></ul>
	E2データフラッ シュ	<ul><li>容量:4Kバイト</li><li>プログラム/イレーズ回数:1,000,000回(typ)</li></ul>
MCU動作モ	- <b>г</b>	シングルチップモード
クロック	クロック発生回路	<ul> <li>メインクロック発振器、低速および高速オンチップオシレータ、PLL 周波数シンセサイザ、IWDT専用オンチップオシレータ</li> <li>発振停止検出:あり</li> <li>クロック周波数精度測定回路(CAC):あり</li> <li>システムクロック (ICLK)、周辺モジュールクロック (PCLK)、FlashIF クロック (FCLK) を個別に設定可能</li> <li>CPU、バスマスタなどのシステム系はICLK同期: Max 32MHz 周辺モジュールはPCLKB同期: Max 32MHz フラッシュ周辺回路はFCLK同期: Max 32MHz ICLKの周波数は、FCLK、PCLKB、PCLKDのn倍(n:1,2,4,8,16,32,64)のみ設定可能</li> </ul>
リセット		RES#端子リセット、パワーオンリセット、電圧監視リセット、独立ウォッチドッグタイマリセット、ソフトウェアリセット
電圧検出	電圧検出回路 (LVDAb)	VCC が電圧検出レベル以下になると、内部リセットまたは内部割り込みを発生 電圧検出0は検出電圧を3レベルから選択可能 電圧検出1は検出電圧を9レベルから選択可能 電圧検出2は検出電圧を4レベルから選択可能      でいる。      では、これでは、これでは、これでは、これでは、これでは、これでは、これでは、これ
低消費電力	消費電力低減機能	<ul><li>モジュールストップ機能</li><li>3種類の低消費電カモード</li><li>スリープモード、ディープスリープモード、ソフトウェアスタンバイモード</li></ul>
	動作電力低減機能	• 動作電力制御モード 高速動作モード、中速動作モード

## 表 1.1 仕様概要 (2/3)

	11水1処女 (2/5)	
分類	モジュール/機能	説明
割り込み	割り込み コントローラ(ICUb)	<ul> <li>割り込みベクタ数: 256</li> <li>外部割り込み: 要因数 7 (NMI、IRQ0~IRQ5端子)</li> <li>ノンマスカブル割り込み: 要因数 5 (NMI端子、発振停止検出割り込み、電圧監視1割り込み、電圧監視2割り込み、IWDT割り込み)</li> <li>16 レベルの割り込み優先順位を設定可能</li> </ul>
DMA	データトランスファ コントローラ (DTCb)	<ul><li>転送モード:ノーマル転送モード、リピート転送モード、ブロック転送モード</li><li>起動要因:割り外部割り込み、周辺機能割り込み</li><li>シーケンス転送が可能</li></ul>
1/0ポート	汎用入出力ポート	48 ピン/32 ピン      入出力: 38/22      入力: 1/1      プルアップ抵抗: 38/22      オープンドレイン出力: 30/18      5Vトレラント: 2/2
マルチファンコントローラ	ックションピン ラ (MPC)	入出力機能を複数の端子から選択可能
タイマ	マルチファンク ションタイマパルス ユニット3 (MTU3c)	<ul> <li>● 6チャネル(16ビット×6チャネル)</li> <li>● 最大16本のパルス入出力と3本のパルス入力が可能</li> <li>● 14種類のカウントクロック(PCLK/1, PCLK/2, PCLK/4, PCLK/8, PCLK/16, PCLK/32, PCLK/64, PCLK/256, PCLK/1024, MTCLKA, MTCLKB, MTCLKC, MTCLKD, MTIOC1A)を選択可能(チャネル1、3、4は11種類、チャネル2は12種類、チャネル5は10種類)</li> <li>● 26本のアウトブットコンペアレジスタ兼インプットキャプチャレジスタ</li> <li>● カウンタクリア動作(コンペアマッチ/インプットキャプチャによる同時クリア可能)</li> <li>● 複数のタイマカウンタ(TCNT)への同時書き込み</li> <li>● カウンタの同期動作による各レジスタの同期入出力</li> <li>● バッファ動作</li> <li>● カスケード接続動作</li> <li>● 28種類の割込み要因</li> <li>● レジスタデータの自動転送</li> <li>● パルス出力モード</li> <li>トグル/PWM/相補PWM/リセット同期PWM</li> <li>● 相補PWM出力モード</li> <li>3 相のインバータ制御用ノンオーバラップ波形を出力デッドタイム自動設定</li> <li>PWM のデューディ比を0~100%任意に設定可能A/D変換要求ディレイド機能山/谷割り込み間引き機能ダブルバッファ機能</li> <li>● リセット同期PWMモード</li> <li>任意のデューティ比の正相・逆相PWM 波形を3 相出力</li> <li>● 位相計数モード: 16ビットモード(チャネル1、2)/32ビットモード(チャネル1、2)</li> <li>● デッドタイム補償用カウンタ機能</li> <li>A/Dコンバータの変換開始トリガを生成可能</li> <li>A/Dコンバータの変換開始トリガを生成可能</li> <li>A/Dコンバータ開始間引き機能</li> <li>・インプットキャプチャ、外部カウントクロック端子にデジタルフィルタあり</li> </ul>
	ポートアウト プットイネーブル3 (POE3C)	MTU波形出力端子のハイインピーダンス制御
	コンペアマッチ タイマ(CMT) 独立ウォッチドッグ タイマ(IWDTa)	<ul> <li>(16 ビット×2チャネル)×1ユニット</li> <li>4種類のクロック (PCLK/8, PCLK/32, PCLK/128, PCLK/512)を選択可能</li> <li>14 ビット×1チャネル</li> <li>カウントクロック: IWDT専用低速オンチップオシレータ 1分周、16分周、32分周、64分周、128分周、256分周</li> </ul>

## 表 1.1 仕様概要 (3/3)

表 1.1	5X op	
分類 モジュール/機能	説明	
通信機能 シリアルコミュニケーションインタフェース (SCIg, SCIh)	<ul> <li>● 3チャネル(チャネル1、5: SCIg、チャネル12: SCIh)</li> <li>● SCIg         シリアル通信方式:調歩同期式/クロック同期式/スマートカードインタフェース         マルチプロセッサ機能         内蔵ボーレートジェネレータで任意のビットレートを選択可能         LSBファースト/MSBファーストを選択可能         MTUからの平均転送レートクロック入力が可能         スタートビット検出:レベルおよびエッジを選択可能         簡易I<sup>2</sup>Cサポート         簡易SPIサポート         9ビット転送モードをサポート         ビットレートモジュレーション機能をサポート         SCIh (SCIgに以下の機能を付加)         スタートフレーム、インフォメーションフレームから構成されるシリアル通信プロトコルをサポート         LINフォーマットをサポート</li> </ul>	
l <sup>2</sup> Cバスインタ フェース (RIICa)	<ul> <li>1チャネル</li> <li>通信フォーマット: I<sup>2</sup>Cバスフォーマット/SMBusフォーマット</li> <li>マスタ/スレーブを選択可能</li> <li>ファストモード対応</li> </ul>	
12ビットA/Dコンバータ (S12ADF)	<ul> <li>12 ビット(8チャネル×1ユニット)</li> <li>分解能: 12 ビット</li> <li>最小変換時間: 1チャネル当たり1.4μs (ADCLK = 32MHz動作時)</li> <li>動作モード</li> </ul>	
	スキャンモード(シングルスキャンモード、連続スキャンモード、3グループスキャンモード) グループA優先制御動作(3グループスキャンモードのみ)  ・ サンプリング可変機能 チャネルごとにサンプリング時間が設定可能  ・ 自己診断機能  ・ ダブルトリガモード(A/D変換データニ重化機能)  ・ アナログ入力断線検出アシスト機能  ・ A/D変換開始条件 ソフトウェアトリガ、タイマ(MTU)のトリガ、外部トリガ  ・ サンプルホールド機能 サンプル&ホールド回路を搭載(3チャネル)  ・ プログラマブルゲインアンプによる入力信号増幅機能(3チャネル) 増幅率: 2.000倍、2.500倍、3.077倍、5.000倍、8.000倍、10.000倍(計6ステップ)	
コンパレータ C (CMPC)	<ul> <li>3チャネル</li> <li>リファレンス電圧とアナログ入力電圧の比較機能</li> <li>リファレンス電圧:2種類から選択可能</li> <li>アナログ入力電圧:4種類入力</li> </ul>	
コンパレータC用リファレンス電 圧生成専用D/A コンバータ(DA)	<ul> <li>1チャネル</li> <li>分解能:8ビット</li> <li>出力電圧:0V~AVCC0</li> <li>コンパレータC用リファレンス電圧生成専用回路</li> </ul>	
CRC演算器(CRC)	<ul> <li>8ビット単位の任意のデータ長に対してCRCコードを生成</li> <li>3つの多項式から選択可能         X<sup>8</sup> + X<sup>2</sup> + X + 1、X<sup>16</sup> + X<sup>15</sup> + X<sup>2</sup> + 1、X<sup>16</sup> + X<sup>12</sup> + X<sup>5</sup> + 1</li> <li>LSBファースト/MSBファースト通信用CRCコード生成の選択が可能</li> </ul>	
データ演算回路(DOC)	16ビットのデータを比較、加算、減算する機能	
電源電圧/動作周波数	VCC = 2.7 ~ 5.5V : 32MHz	
消費電流	11mA@32MHz (typ)	
動作周囲温度	Dバージョン:-40~+85°C、Gバージョン:-40~+105°C	
パッケージ	48 ピン LFQFP (PLQP0048KB-B) 7 × 7mm、0.5mm ピッチ 32 ピン LQFP (PLQP0032GB-A) 7 × 7mm、0.8mm ピッチ 48 ピン HWQFN (PWQN0048KE-A) 7 × 7mm、0.5mm ピッチ 32 ピン HWQFN (PWQN0032KE-A) 5 × 5mm、0.5mm ピッチ	
デバッグインタフェース	FINEインタフェース	

## 表 1.2 パッケージ別機能比較一覧

エジュー 1 / 1機会		RX13T	
	モジュール/機能	48ピン	32ピン
割り込み外部割り込み		NMI, IRQ0~IRQ5	NMI, IRQ0∼IRQ2, IRQ5
DTC	データトランスファコントローラ	あり	
タイマ	マルチファンクションタイマ パルスユニット3	6チャネル	
	ポートアウトプットイネーブル3	POE0#, POE8#, POE10#	POE8#, POE10#
	コンペアマッチタイマ	2チャネル×1ユニット	
	独立ウォッチドッグタイマ	あり	
通信機能	シリアルコミュニケーションインタフェース (SCIg)	2チャネル (SCI1, SCI5)	
	シリアルコミュニケーションインタフェース (SCIh)	1チャネル (SCI12)	
	I <sup>2</sup> Cバスインタフェース	1チャネル	
12ビットA/Dコンバータ		8チャネル	5チャネル
コンパレー	タC	35+	·ネル
CRC演算器	!	あ	Ŋ
データ演算	回路	あ	Ŋ
クロック周	波数精度測定回路	あり	
パッケージ		48ピンLFQFP (0.5mm) 48ピンHWQFN (0.5mm)	32ピンLQFP (0.8mm) 32ピンHWQFN (0.5mm)

## 1.2 製品一覧

表 1.3 に製品一覧表を、図 1.1 に型名とメモリサイズ・パッケージを示します。

表 1.3 製品一覧表

グループ	型名	発注型名	パッケージ	ROM容量	RAM容量	E2 データ フラッシュ	動作周波数 (max)	動作周囲温度	
RX13T	R5F513T5ADFL	R5F513T5ADFL#30	PLQP0048KB-B						
(Dバージョン)	R5F513T5ADNE	R5F513T5ADNE#20	PWQN0048KE-A	40016 3 4 1					
	R5F513T5ADFJ	R5F513T5ADFJ#30	PLQP0032GB-A	128Kバイト		4Kバイト	32MHz		
	R5F513T5ADNH	R5F513T5ADNH#20	PWQN0032KE-A		- 12Kバイト			40 0500	
	R5F513T3ADFL	R5F513T3ADFL#30	PLQP0048KB-B					-40 <b>~</b> +85°C	
	R5F513T3ADNE	R5F513T3ADNE#20	PWQN0048KE-A	0.414 . \$ 4 . 1					
	R5F513T3ADFJ	R5F513T3ADFJ#30	PLQP0032GB-A	64Kバイト					
	R5F513T3ADNH	R5F513T3ADNH#20	PWQN0032KE-A						
RX13T	R5F513T5AGFL	R5F513T5AGFL#30	PLQP0048KB-B						
(Gバージョン)	R5F513T5AGNE	R5F513T5AGNE#20	PWQN0048KE-A	40014 . * 4 . 1					
	R5F513T5AGFJ	R5F513T5AGFJ#30	PLQP0032GB-A	128Kバイト					
	R5F513T5AGNH	R5F513T5AGNH#20	PWQN0032KE-A					40 40 50	
	R5F513T3AGFL	R5F513T3AGFL#30	PLQP0048KB-B					-40 <b>~</b> +105°C	
F	R5F513T3AGNE	R5F513T3AGNE#20	PWQN0048KE-A	0446					
	R5F513T3AGFJ	R5F513T3AGFJ#30	PLQP0032GB-A	64Kバイト					
	R5F513T3AGNH	R5F513T3AGNH#20	PWQN0032KE-A						

注. 発注型名は、本マニュアル発行時に量産もしくは開発中のものです。 最新の発注型名は弊社ホームページでご確認ください。




図 1.1 型名とメモリサイズ・パッケージ

#### 1.3 ブロック図

図 1.2 にブロック図を示します。




図 1.2 ブロック図

## 1.4 端子機能

表 1.4 に端子機能一覧を示します。

表 1.4 端子機能一覧 (1/3)

分類	端子名	入出力	機能				
電源	VCC	入力	電源端子。システムの電源に接続してください				
	VCL	_	内部電源安定用の平滑コンデンサ(4.7μF)を介してVSSに接続してください。コンデンサは端子近くに配置してください				
	VSS	入力	グランド端子。システムの電源(OV)に接続してください				
クロック	XTAL	出力	水晶発振子接続端子。また、EXTAL端子は外部クロックを入力する				
	EXTAL	入力	こともできます				
動作モードコントロール	MD	入力	動作モードを設定。この端子は、動作中には変化させないでください				
システム制御	RES#	入力	リセット端子。この端子がLowになると、リセット状態となります				
CAC	CACREF	入力	クロック周波数精度測定回路の入力端子				
オンチップエミュレータ	FINED	入出力	FINEインタフェース端子				
割り込み	NMI	入力	ノンマスカブル割り込み要求端子				
	IRQ0~IRQ5	入力	割り込み要求端子				
マルチファンクション タイマパルスユニット3	MTIOCOA, MTIOCOB, MTIOCOC, MTIOCOD	入出力	TGRA0~TGRD0のインプットキャプチャ入力/アウトプットコンペア 出力/PWM出力端子				
	MTIOC1A, MTIOC1B	入出力	TGRA1、TGRB1のインプットキャプチャ入力/アウトプットコンペア 出力/PWM出力端子				
	MTIOC2A, MTIOC2B	入出力	TGRA2、TGRB2のインプットキャプチャ入力/アウトプットコンペア 出力/PWM出力端子				
	MTIOC3A, MTIOC3B, MTIOC3C, MTIOC3D	入出力	TGRA3~TGRD3のインプットキャプチャ入力/アウトプットコンペア 出力/PWM出力端子				
	MTIOC4A, MTIOC4B, MTIOC4C, MTIOC4D	入出力	TGRA4~TGRD4のインプットキャプチャ入力/アウトプットコンペア 出力/PWM出力端子				
	MTIC5U, MTIC5V, MTIC5W	入力	TGRU5、TGRV5、TGRW5のインプットキャプチャ入力/外部パルス 入力端子				
	MTCLKA, MTCLKB, MTCLKC, MTCLKD	入力	外部クロックの入力端子				
	ADSM0	出力	A/Dトリガ出力端子				
ポートアウトプット イネーブル3	POE0#, POE8#, POE10#	入力	MTU用の端子をハイインピーダンスにする要求信号の入力端子				
イネーブル3 シリアル	● 調歩同期式モード/クロ	コック同期	-  式モード				
コミュニケーション インタフェース(SClg)	SCK1, SCK5	入出力	クロック入出力端子				
1 7 7 7 ± 1 × (30 lg)	RXD1, RXD5	入力	受信データ入力端子				
	TXD1, TXD5	出力	送信データ出力端子				
	CTS1#, CTS5#	入力	送受信開始制御用入力端子				
	RTS1#, RTS5#	出力	送受信開始制御用出力端子				
	<ul><li>簡易I<sup>2</sup>Cモード</li></ul>	ı					
	SSCL1, SSCL5	入出力	I <sup>2</sup> Cクロック入出力端子				
	SSDA1, SSDA5	入出力	I <sup>2</sup> Cデータ入出力端子				
	● 簡易SPIモード	I.	1				
	SCK1, SCK5	入出力	クロック入出力端子				
	SMISO1, SMISO5	入出力	スレーブ送出データ入出力端子				
	SMOSI1, SMOSI5						
	SS1#, SS5#	入力	チップセレクト入力端子				

## 表 1.4 端子機能一覧 (2/3)

分類	端子名	入出力	機能						
シリアル	<ul><li>調歩同期式モード/クロ</li></ul>	コック同其	別式モード						
コミュニケーション インタフェース(SCIh)	SCK12	入出力	クロック入出力端子						
1 2 7 7 ± X (00m)	RXD12	入力	受信データ入力端子						
	TXD12	出力	送信データ出力端子						
	CTS12#	入力	送受信開始制御用入力端子						
	RTS12#	出力	送受信開始制御用出力端子						
	<ul><li>簡易I<sup>2</sup>Cモード</li></ul>								
	SSCL12	入出力	I <sup>2</sup> Cクロック入出力端子						
	SSDA12	入出力	I <sup>2</sup> C データ入出力端子						
	● 簡易SPIモード	_							
	SCK12	入出力	クロック入出力端子						
	SMISO12	入出力	スレーブ送出データ入出力端子						
	SMOSI12	入出力	マスタ送出データ入出力端子						
	SS12#	入力	チップセレクト入力端子						
	• 拡張シリアルモード								
	RXDX12	入力	SCIf受信データ入力端子						
	TXDX12	出力	SCIf送信データ出力端子						
	SIOX12	入出力	SCIf送受信データ入出力端子						
l <sup>2</sup> Cバスインタフェース	SCL0	入出力	I <sup>2</sup> Cバスインタフェースのクロック入出力端子。Nチャネルオープンドレインでバスを直接駆動できます						
	SDA0	入出力	I <sup>2</sup> Cバスインタフェースのデータ入出力端子。Nチャネルオープンドレインでバスを直接駆動できます						
12ビットA/Dコンバータ	AN000 ~ AN007	入力	A/Dコンバータのアナログ入力端子						
	ADTRG0#	入力	A/D変換開始のための外部トリガ入力端子						
	ADST0	出力	A/D変換中を示すステータス出力端子						
コンパレータC	CMPC00, CMPC02, CMPC03	入力	CMPC0用アナログ入力端子						
	CMPC10, CMPC12, CMPC13	入力	CMPC1用アナログ入力端子						
	CMPC20, CMPC22	入力	CMPC2用アナログ入力端子						
	COMP0~COMP2	出力	コンパレータ検出結果出力端子						
	CVREFC0	入力	コンパレータC用のリファレンス電圧端子						
アナログ電源	AVCC0	入力	12ビットA/DコンバータとコンパレータCとコンパレータC用リファ						
			レンス電圧生成専用8ビットD/Aコンバータのアナログ電源端子。12 ビットA/DコンバータとコンパレータCとコンパレータC用リファレ						
			ンス電圧生成専用8ビットD/Aコンバータを使用しない場合は、VCC						
			に接続してください						
	AVSS0	入力	12ビットA/DコンバータとコンパレータCとコンパレータC用リファ						
			レンス電圧生成専用8ビットD/Aコンバータのアナロググランド端子。						
			12ビットA/DコンバータとコンパレータCとコンパレータC用リファ						
			レンス電圧生成専用8ビットD/Aコンバータを使用しない場合は、						
			VSSに接続してください						

## 表 1.4 端子機能一覧 (3/3)

分類	端子名	入出力	機能
1/0ポート	P10, P11	入出力	2ビットの入出力端子
	P22~P24	入出力	3ビットの入出力端子
	P36, P37	入出力	2ビットの入出力端子
	P40~P47	入出力	8ビットの入出力端子
	P70~P76	入出力	7ビットの入出力端子
	P93, P94	入出力	2ビットの入出力端子
	PA2, PA3	入出力	2ビットの入出力端子
	PB0∼PB7	入出力	8ビットの入出力端子
	PD3~PD6	入出力	4ビットの入出力端子
	PE2	入力	1ビットの入力端子

## 1.5 ピン配置図

## 1.5.1 48 ピン LFQFP




図 1.3 48 ピン LFQFP ピン配置図

#### 1.5.2 48 ピン HWQFN




図 1.4 48 ピン HWQFN ピン配置図

## 1.5.3 32 ピン LQFP




図 1.5 32 ピン LQFP ピン配置図

## 1.5.4 32 ピン HWQFN




図 1.6 32 ピン HWQFN ピン配置図

## 1.6 機能別端子一覧

## 1.6.1 48 ピン LFQFP/HWQFN

## 表 1.5 機能別端子一覧 (48 ピンLFQFP/HWQFN) (1/2)

ピン 番号	電源、クロック、 システム制御	1/0ポート	タイマ (MTU, POE, CAC)	通信 (SCI, RIIC)	その他
1	VCL				
2	MD				FINED
3	RES#				
4	XTAL	P37			
5	VSS				
6	EXTAL	P36			
7	VCC				
8		PE2	POE10#		NMI/IRQ0
9		PD6	MTIOC0D	CTS1#/RTS1#/SS1#	IRQ5/ADST0
10		PD5	MTIOC0C	RXD1/SMISO1/SSCL1	IRQ3
11		PD4	MTIOC0B	SCK1	IRQ2
12		PD3	MTIOC0A	TXD1/SMOSI1/SSDA1	
13		PB7	MTIOC3C/MTCLKD	RXD1/SMISO1/SSCL1/RXD5/ SMISO5/SSCL5	IRQ5
14		PB6	MTIOC1B/MTIOC3A	TXD1/SMOSI1/SSDA1/TXD5/ SMOSI5/SSDA5	
15		PB5			ADTRG0#
16		PB4	POE8#		IRQ3
17		PB3	MTIOC0A/CACREF	SCK5/SCK12	
18		PB2	MTIOC0B/MTCLKC/ADSM0	TXD5/SMOSI5/SSDA5/SDA0	
19		PB1	MTIOC0C/MTIC5W/MTCLKA	RXD5/SMISO5/SSCL5/SCL0	IRQ2
20		PB0	MTIOC0D/MTIOC2A/MTCLKB	TXD12/TXDX12/SIOX12/SMOSI12/ SSDA12	
21		PA3	MTIOC1B/MTIOC2A	CTS12#/RTS12#/SS12#	
22		PA2	MTIOC1A/MTIOC2B	CTS5#/RTS5#/SS5#	IRQ4
23		P94	MTIOC2B/MTIC5U/MTCLKA	RXD12/RXDX12/SMISO12/SSCL12	IRQ1
24		P93	MTIOC1A/MTIC5V	SCK5/SCK12	IRQ0/ADTRG0#
25		P76	MTIOC4D		
26		P75	MTIOC4C		
27		P74	MTIOC3D		
28		P73	MTIOC4B		
29		P72	MTIOC4A		
30		P71	MTIOC3B		
31		P70	POE0#		IRQ5
32	VCC				
33	VSS				
34		P24	MTIC5U	RXD5/SMISO5/SSCL5	IRQ3/COMP0
35		P23	MTIC5V/CACREF	TXD5/SMOSI5/SSDA5	IRQ4/COMP1
36		P22	MTIC5W		IRQ2/COMP2
37		P47 <sup>(注1)</sup>			AN007/CMPC13
38		P46 <sup>(注1)</sup>			AN006/CMPC03
39		P45 <sup>(注1)</sup>			AN005/CMPC22

## 表 1.5 機能別端子一覧 (48ピンLFQFP/HWQFN) (2/2)

ピン 番号	電源、クロック、 システム制御	l/Oポート	タイマ (MTU, POE, CAC)	通信 (SCI, RIIC)	その他
40		P44 <sup>(注1)</sup>			AN004/CMPC12
41		P43 <sup>(注1)</sup>			AN003/CMPC02
42		P42 <sup>(注1)</sup>			AN002/CMPC20
43		P41 <sup>(注1)</sup>			AN001/CMPC10
44		P40 <sup>(注1)</sup>			AN000/CMPC00
45	AVCC0				
46	AVSS0				
47		P11	MTIOC3A/MTCLKA/POE8#		IRQ1/CVREFC0
48		P10	MTCLKB		IRQ0

注1. これら端子の入出力バッファの電源はAVCCOです。

## 1.6.2 32 ピン LQFP/HWQFN

## 表 1.6 機能別端子一覧 (32 ピンLQFP/HWQFN)

ピン 番号	電源、クロック、 システム制御	l/Oポート	タイマ (MTU, POE, CAC)	通信 (SCI, RIIC)	その他
1	VCL				
2	MD				FINED
3	RES#				
4	XTAL	P37			
5	VSS				
6	EXTAL	P36			
7	VCC				
8		PE2	POE10#		NMI/IRQ0
9		PB7	MTIOC3C/MTCLKD	RXD1/SMISO1/SSCL1/RXD5/ SMISO5/SSCL5	IRQ5
10		PB6	MTIOC1B/MTIOC3A	TXD1/SMOSI1/SSDA1/TXD5/ SMOSI5/SSDA5	
11		PB3	MTIOC0A/CACREF	SCK5/SCK12	
12		PB2	MTIOC0B/MTCLKC/ADSM0	TXD5/SMOSI5/SSDA5/SDA0	
13		PB1	MTIOC0C/MTIC5W/MTCLKA	RXD5/SMISO5/SSCL5/SCL0	IRQ2
14		PB0	MTIOC0D/MTIOC2A/MTCLKB	TXD12/TXDX12/SIOX12/SMOSI12/ SSDA12	
15		P94	MTIOC2B/MTIC5U/MTCLKA	RXD12/RXDX12/SMISO12/SSCL12	IRQ1
16		P93	MTIOC1A/MTIC5V	SCK5/SCK12	IRQ0/ADTRG0#
17		P76	MTIOC4D		
18		P75	MTIOC4C		
19		P74	MTIOC3D		
20		P73	MTIOC4B		
21		P72	MTIOC4A		
22		P71	MTIOC3B		
23	VCC				
24	VSS				
25		P44 <sup>(注1)</sup>			AN004/CMPC12
26		P43 <sup>(注1)</sup>			AN003/CMPC02
27		P42 <sup>(注1)</sup>			AN002/CMPC20
28		P41 <sup>(注1)</sup>			AN001/CMPC10
29		P40 <sup>(注1)</sup>			AN000/CMPC00
30	AVCC0				
31	AVSS0				
32		P11	MTIOC3A/MTCLKA/POE8#		IRQ1/CVREFC0

注1. これら端子の入出力バッファの電源はAVCCOです。

#### 2. CPU

本 MCU は、RX CPU を搭載するプロセッサです。

RX CPU は、可変長命令形式を採用しています。使用頻度の高い命令をより短い命令長に割り付けており、少ないメモリ容量で効率の良いプログラムを開発できます。

73 種類の基本命令、8 種類の浮動小数点演算命令、9 種類の DSP 機能命令の合計 90 種類の命令と、10 種類のアドレッシングモードを持ち、レジスターレジスタ間、レジスターメモリ間、即値ーレジスタ、即値ーメモリの演算をはじめ、ビット操作、メモリーメモリ間の転送を行います。レジスタ間演算命令だけでなく、いくつかの複合命令を 1 クロックで実行することで、高速な演算処理を実現しました。乗算器、除算器を内蔵していますので、高速な乗算処理、除算処理を行うことができます。

RX CPU は、命令フェッチ、デコード、実行、メモリアクセス、ライトバックの5ステージのパイプライン処理により、命令を処理します。メモリアクセスによりパイプラインが延びた場合、後続の演算が先に実行される場合があります。RX CPU は、このような「Out-of-Order Completion」の採用により、クロックサイクル数を無駄にしない命令実行制御を行います。

## 2.1 特長

- 最小命令実行時間:1命令1クロックで実行
- アドレス空間: 4G バイト・リニアアドレス
- CPU レジスタセット

汎用レジスタ:32 ビット×16 本 制御レジスタ:32 ビット×9 本 アキュムレータ:64 ビット×1 本

• 浮動小数点演算命令:8種類

• 基本命令:73種類(算術/論理命令、転送命令、分岐命令、ビット操作命令、ストリング操作命令、 システム操作命令)

分岐距離に応じた相対分岐命令 可変長命令形式(1バイト長~8バイト長) 頻出命令に短縮フォーマットを用意

 DSP機能命令:9種類
 16 ビット×16 ビットの乗算、積和命令に対応 アキュムレータの丸め命令に対応

- アドレッシングモード:10種類
- 5段パイプライン

「Out-of-Order Completion」の採用

- プロセッサモードスーパバイザモード、ユーザモード
- 浮動小数点演算ユニット 単精度浮動小数点数 (32 ビット) に対応 IEEE754 に準拠したデータタイプ、および例外に対応
- データ配置 リトルエンディアン/ビッグエンディアン選択可能

## 2.2 CPU レジスタセット

RX CPU のレジスタには、汎用レジスタ (16 本 ) と、制御レジスタ (9 本 )、および DSP 機能命令で使用するアキュムレータ (1 本 ) があります。

	汎用レジスタ
	b31
	R0 (SP) <sup>(注1)</sup>
	R1
	R2
	R3
	R4
	R5
	R6 R7
	R8
	R9
	R10
	R11
	R12
	R13
	R14
	R15
	ISP (割り込みスタックポインタ) USP (ユーザスタックポインタ)
	INTB (割り込みテーブルレジスタ)
	PC (プログラムカウンタ)
	PSW (プロセッサステータスワード)
	BPC (バックアップPC)
	BPSW (バックアップPSW)
	FINTV (高速割り込みベクタレジスタ)
	FPSW (浮動小数点ステータスワード)
DSP機能命令関連レジスタ h63	
DSP機能命令関連レジスタ b63	ACC (アキュムレータ)

図 2.1 CPU レジスタセット

## 2.2.1 汎用レジスタ (R0 ~ R15)

汎用レジスタは、16本 (R0  $\sim$  R15) あります。汎用レジスタ R0  $\sim$  R15 は、データレジスタやアドレスレジスタとして使用します。


汎用レジスタ R0 には、汎用レジスタとしての機能に加えて、スタックポインタ (SP) としての機能が割り 当てられています。SP は、プロセッサステータスワード (PSW) のスタックポインタ指定ビット (U) によっ て、割り込みスタックポインタ (ISP)、またはユーザスタックポインタ (USP) に切り替わります。

## 2.2.2 制御レジスタ

制御レジスタには、以下の9本のレジスタがあります。

- 割り込みスタックポインタ (ISP)
- ユーザスタックポインタ (USP)
- 割り込みテーブルレジスタ (INTB)
- プログラムカウンタ (PC)
- プロセッサステータスワード (PSW)
- バックアップ PC (BPC)
- バックアップ PSW (BPSW)
- 高速割り込みベクタレジスタ (FINTV)
- 浮動小数点ステータスワード (FPSW)


## 2.2.2.1 割り込みスタックポインタ (ISP)/ ユーザスタックポインタ (USP)



スタックポインタ (SP) には、割り込みスタックポインタ (ISP) と、ユーザスタックポインタ (USP) の 2 種類があります。使用するスタックポインタ (ISP/USP) は、プロセッサステータスワード (PSW) のスタックポインタ指定ビット (U) によって切り替えられます。


ISP、USPに4の倍数を設定すると、スタック操作を伴う命令や、割り込みシーケンスのサイクル数が短くなります。

## 2.2.2.2 割り込みテーブルレジスタ (INTB)



割り込みテーブルレジスタ (INTB) には、可変ベクタテーブルの先頭番地を設定してください。

## 2.2.2.3 プログラムカウンタ (PC)



プログラムカウンタ (PC) は、実行中の命令の番地を示します。

## 2.2.2.4 プロセッサステータスワード (PSW)

_	b31	b30	b29	b28	b27	b26	b25	b24	b23	b22	b21	b20	b19	b18	b17	b16
	_	_	_	_		IPL	[3:0]	1	_	_	_	PM	_	_	U	ı
リセット後の値	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
_	b15	b14	b13	b12	b11	b10	b9	b8	b7	b6	b5	b4	b3	b2	b1	b0
	_	_	_	_	_	_	_	_	_	_	_	_	0	S	Z	С
リセット後の値	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b0	С	キャリフラグ	0: キャリの発生なし 1: キャリの発生あり	R/W
b1	Z	ゼロフラグ	0: 演算結果は0でなかった 1: 演算結果は0であった	R/W
b2	S	サインフラグ	0: 演算結果は正または0であった 1: 演算結果は負であった	R/W
b3	0	オーバフローフラグ	0:オーバフローの発生なし 1:オーバフローの発生あり	R/W
b15-b4	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W
b16	(注1)	割り込み許可ビット	0:割り込み禁止 1:割り込み許可	R/W
b17	⋃(注1)	スタックポインタ指定ビット	0:割り込みスタックポインタ (ISP)を指定 1:ユーザスタックポインタ (USP)を指定	R/W
b19-b18	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W
b20	PM (注1、注2、注3)	プロセッサモード設定ビット	0:スーパバイザモードに設定 1:ユーザモードに設定	R/W
b23-b21	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W
b27-b24	IPL[3:0] (注1)	プロセッサ割り込み優先レベル	b27 b24 0 0 0 0 : 優先レベル0 (最低) 0 0 0 1 : 優先レベル1 0 0 1 0 : 優先レベル2 0 0 1 1 : 優先レベル3 0 1 0 0 : 優先レベル4 0 1 0 1 : 優先レベル5 0 1 1 0 : 優先レベル6 0 1 1 1 : 優先レベル7 1 0 0 0 : 優先レベル8 1 0 0 1 : 優先レベル9 1 0 1 0 : 優先レベル10 1 0 1 1 : 優先レベル11 1 1 0 0 : 優先レベル12 1 1 0 1 : 優先レベル13 1 1 1 0 : 優先レベル15 (最高)	R/W
b31-b28	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W

- 注1. ユーザモードのときは、MVTC、POPC命令によるIPL[3:0]、PM、U、I ビットへの書き込みは無視されます。 また、MVTIPL命令でIPL[3:0] ビットへの書き込みを行った場合は、特権命令例外が発生します。
- 注2. スーパバイザモードのときは、MVTC、POPC命令によるPMビットへの書き込みは無視されます。それ以外のビットへの書き込みはできます。
- 注3. スーパバイザモードからユーザモードに切り替える場合は、スタックに退避されたPSW.PMビットを"1"にした後、RTE命令を実行するか、BPSW.PMビットを"1"にした後、RTFI命令を実行してください。

プロセッサステータスワード (PSW) は、命令実行の結果や、CPU の状態を示します。

#### C フラグ(キャリフラグ)

演算結果にキャリ、ボロー、シフトアウトが発生したことを示します。

#### Z フラグ(ゼロフラグ)

演算結果が0であったことを示します。

#### Sフラグ(サインフラグ)

演算結果が負であったことを示します。

#### Ο フラグ (オーパフローフラグ)

演算中にオーバフローしたことを示します。

#### Iビット(割り込み許可ビット)

割り込み要求の受け付けを許可するビットです。例外を受け付けると、このビットは"0"になります。

#### U ビット(スタックポインタ指定ビット)

使用するスタックポインタ (ISP/USP) を指定するビットです。例外を受け付けると、このビットは "0" になります。スーパバイザモードからユーザモードに移行すると、このビットは "1" になります。


## PM ビット(プロセッサモード設定ビット)

プロセッサモードを設定するビットです。例外を受け付けると、このビットは"0"になります。

#### IPL[3:0] ビット(プロセッサ割り込み優先レベル)


IPL[3:0] ビットは、優先レベル 0 (最低) ~ 優先レベル 15 (最高) までの 16 段階のプロセッサ割り込み優先レベルを指定します。要求があった割り込みの優先レベルが、プロセッサ割り込み優先レベルより高い場合、その割り込みが許可されます。IPL[3:0] ビットをレベル 15 (Fh) に設定したとき、すべての割り込みが禁止されます。IPL[3:0] ビットは、ノンマスカブル割り込みが発生したとき、レベル 15 (Fh) になります。割り込みが発生したとき、受け付けた割り込みの優先レベルになります。

## 2.2.2.5 バックアップ PC (BPC)



バックアップ PC (BPC) は、割り込み応答を高速化するために設けられたレジスタです。高速割り込みが発生すると、プログラムカウンタ (PC) の内容が BPC に退避されます。


## 2.2.2.6 バックアップ PSW (BPSW)



バックアップ PSW (BPSW) は、割り込み応答を高速化するために設けられたレジスタです。

高速割り込みが発生すると、プロセッサステータスワード (PSW) の内容が BPSW に退避されます。BPSW のビットの割り当ては、PSW に対応しています。

## 2.2.2.7 高速割り込みベクタレジスタ (FINTV)



高速割り込みベクタレジスタ (FINTV) は、割り込み応答を高速化するために設けられたレジスタです。高速割り込み発生時の分岐先番地を設定してください。

# 2.2.2.8 浮動小数点ステータスワード (FPSW)

_	b31	b30	b29	b28	b27	b26	b25	b24	b23	b22	b21	b20	b19	b18	b17	b16
	FS	FX	FU	FZ	FO	FV	_	_	_	_	_	_	_	_	_	-
リセット後の値	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
	b15	b14	b13	b12	b11	b10	b9	b8	b7	b6	b5	b4	b3	b2	b1	b0
	טוט	014	มเจ	DIZ	ווט	טוט	มษ	DO	υı	טט	มอ	D4	มอ	DZ	וט	DU
	-	EX	EU	EZ	EO	EV	_	DN	CE	СХ	CU	CZ	со	CV	RM	[1:0]
リセット後の値	0	0	0	0	0	0	0	1	0	0	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b1-b0	RM[1:0]	浮動小数点丸めモード設定ビット	b1 b0 0 0:最近値への丸め 0 1:0方向への丸め 1 0:+∞方向への丸め 1 1:-∞方向への丸め	R/W
b2	CV	無効演算要因フラグ	0:無効演算の発生なし 1:無効演算の発生あり	R/(W) (注1)
b3	СО	オーバフロー要因フラグ	0:オーバフローの発生なし 1:オーバフローの発生あり	R/(W) (注1)
b4	CZ	ゼロ除算要因フラグ	0:ゼロ除算の発生なし 1:ゼロ除算の発生あり	R/(W) (注1)
b5	CU	アンダフロー要因フラグ	0:アンダフローの発生なし 1:アンダフローの発生あり	R/(W) (注1)
b6	СХ	精度異常要因フラグ	0:精度異常の発生なし 1:精度異常の発生あり	R/(W) (注1)
b7	CE	非実装処理要因フラグ	0:非実装処理の発生なし 1:非実装処理の発生あり	R/(W) (注1)
b8	DN	非正規化数の0フラッシュビット	0:非正規化数を非正規化数として扱う 1:非正規化数を0として扱う <sup>(注2)</sup>	R/W
b9	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W
b10	EV	無効演算例外処理許可ビット	0:無効演算発生による例外処理を禁止 1:無効演算発生による例外処理を許可	R/W
b11	EO	オーバフロー例外処理許可ビット	0:オーバフロー発生による例外処理を禁止 1:オーバフロー発生による例外処理を許可	R/W
b12	EZ	ゼロ除算例外処理許可ビット	0:ゼロ除算発生による例外処理を禁止 1:ゼロ除算発生による例外処理を許可	R/W
b13	EU	アンダフロー例外処理許可ビット	0:アンダフロー発生による例外処理を禁止 1:アンダフロー発生による例外処理を許可	R/W
b14	EX	精度異常例外処理許可ビット	0:精度異常発生による例外処理を禁止 1:精度異常発生による例外処理を許可	R/W
b25-b15	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W
b26	FV (注3)	無効演算フラグ	0:無効演算の発生なし 1:無効演算の発生あり <sup>(注8)</sup>	R/W
b27	FO (注4)	オーバフローフラグ	0:オーバフローの発生なし 1:オーバフローの発生あり <sup>(注8)</sup>	R/W
b28	FZ <sup>(注5)</sup>	ゼロ除算フラグ	0:ゼロ除算の発生なし 1:ゼロ除算の発生あり <sup>(注8)</sup>	R/W
b29	FU (注6)	アンダフローフラグ	0: アンダフローの発生なし 1: アンダフローの発生あり <sup>(注8)</sup>	R/W
b30	FX <sup>(注7)</sup>	精度異常フラグ	0:精度異常の発生なし 1:精度異常の発生あり <sup>(注8)</sup>	R/W
b31	FS	浮動小数点エラーサマリフラグ	FU、FZ、FO、FVフラグの論理和を反映	R

- 注1. "0"を書いた場合、"0"になります。"1"を書いた場合、前の値を保持します。
- 注2. 正の非正規化数は+0、負の非正規化数は-0として扱います。
- 注3. EVビットが"0"のときに、FVフラグは有効となります。
- 注4. EOビットが"0"のときに、FOフラグは有効となります。 注5. EZビットが"0"のときに、FZフラグは有効となります。
- 注6. EUビットが"0"のときに、FUフラグは有効となります。
- 注7. EXビットが"0"のときに、FXフラグは有効となります。
- 注8. 当該ビットが一度"1"になると、ソフトウェアで"0"にするまで"1"を保持します。

浮動小数点ステータスワード (FPSW) は、浮動小数点演算結果を示します。

例外処理許可ビット Ei で例外処理を許可 (Ei = 1) した場合は、例外処理ルーチンで該当する Ci フラグを チェックし、例外発生の要因を判断することができます。例外処理を禁止(Ej = 0)した場合は、一連の処理 の最後に Fi フラグをチェックし、例外発生の有無を確認することができます。Fi フラグは蓄積フラグです。 (j = X, U, Z, O, V)

#### RM[1:0] フラグ (浮動小数点丸めモード設定ビット)

浮動小数点丸めモードを設定します。

#### 【浮動小数点丸めモードの説明】

: 無限の有効桁を持つとして計算した場合の結果と近い方の値へ丸める 最近値への丸め(デフォルト)

中間時は結果が偶数になる方向へ丸める

0方向への丸め : 結果の絶対値が小さくなる方向へ丸める(単純な切り捨て)

+∞方向への丸め : 結果の値が大きくなる方向へ丸める -∞方向への丸め : 結果の値が小さくなる方向へ丸める

- (1) 「最近値への丸め」はデフォルトのモードであり、最も正確な値を返します。
- (2) 「0 方向への丸め」、「+∞方向への丸め」、「ー∞方向への丸め」は、区間演算 (Interval arithmetic) を使用した精度保証を行 うときに使用します。
- CV フラグ (無効演算要因フラグ)、CO フラグ (オーバフロー要因フラグ)、
- CZ フラグ(ゼロ除算要因フラグ)、CU フラグ(アンダフロー要因フラグ)、
- CX フラグ (精度異常要因フラグ)、CE フラグ (非実装処理要因フラグ)

IEEE754 規格で規定された5つの例外(オーバフロー、アンダフロー、精度異常、ゼロ除算、無効演算) の他、非実装処理が発生した場合に該当するフラグが"1"になります。

- "1" の場合、FPU 演算命令実行時に "0" になります。
- MVTC、POPC 命令で "0" を書いた場合、"0" になります。"1" を書いた場合、前の値を保持します。

## DN ビット (非正規化数の 0 フラッシュビット)

"0"のとき非正規化数を非正規化数として扱います。"1"のとき非正規化数を0として扱います。

EV ビット(無効演算例外処理許可ビット)、EO ビット(オーバフロー例外処理許可ビット)、 EZ ビット(ゼロ除算例外処理許可ビット)、EU ビット(アンダフロー例外処理許可ビット)、 EX ビット(精度異常例外処理許可ビット)

浮動小数点演算命令実行により、IEEE754 規格で規定された 5 つの例外が発生したときに、CPU が例外処 理に移行するかどうかを制御します。

"0"の場合、例外処理は禁止されます。"1"の場合、例外処理が許可されます。

FV フラグ (無効演算フラグ)、FO フラグ (オーバフローフラグ)、FZ フラグ (ゼロ除算フラグ)、 FU フラグ (アンダフローフラグ)、FX フラグ (精度異常フラグ)

例外処理許可ビット Ej が "0" (例外処理を禁止)の場合、IEEE754 規格で規定された 5 つの例外が発生す

ると、該当するフラグが"1"になります。

- Ej=1(例外処理を許可)のときは、このフラグは変化しません。
- 当該フラグが "1" になると、ソフトウェアで "0" にするまで "1" を保持します。(蓄積フラグ)

#### FS フラグ(浮動小数点エラーサマリフラグ)

FU、FZ、FO、FV フラグの論理和を反映します。

#### 2.2.3 DSP 機能命令関連レジスタ

#### 2.2.3.1 アキュムレータ (ACC)



リセット後の値 不定

アキュムレータ (ACC) は、64 ビットのレジスタです。DSP 機能命令で使用されます。また、ACC は乗算命令 (EMUL, EMULU, FMUL, MUL)、積和演算命令 (RMPA) でも使用され、これらの命令実行の際は ACC の値が変更されます。

ACC への書き込みには、MVTACHI 命令と MVTACLO 命令を使用します。MVTACHI 命令は上位側 32 ビット (b63  $\sim$  b32) に、MVTACLO 命令は下位側 32 ビット (b31  $\sim$  b0) にデータを書きます。

読み出しには MVFACHI 命令、MVFACMI 命令を使用します。 MVFACHI 命令で上位側 32 ビット (b63  $\sim$  b32)、MVFACMI 命令で中央の 32 ビット (b47  $\sim$  b16) のデータをそれぞれ読みます。

### 2.3 プロセッサモード

RX CPU には、スーパバイザモード、およびユーザモードの2つのプロセッサモードがあります。プロセッサモードを使用して、CPU リソースに対する階層的な保護機構を実現することができます。

各プロセッサモードには、実行可能な命令、アクセス可能な CPU リソースに対する権限を規定しており、スーパバイザモードはユーザモードより高い権限を持っています。

リセット後は、スーパバイザモードで動作します。

#### 2.3.1 スーパバイザモード

スーパバイザモードでは、すべての CPU リソースにアクセスすることができ、また、すべての命令を実行することができます。ただし、MVTC、POPC 命令によるプロセッサステータスワード (PSW) のプロセッサモード設定ビット (PM) への書き込みは無視されます。PM ビットへの書き込み方法については、「2.2.2.4 プロセッサステータスワード (PSW)」を参照してください。

#### 2.3.2 ユーザモード

ユーザモードでは、一部の CPU リソースへのライトアクセスが制限されます。ライトアクセスが制限される CPU リソースは以下のとおりです。この制限はすべての命令からのアクセスが対象になります。

- プロセッサステータスワード (PSW) の一部のビット (IPL[3:0], PM, U, I)
- 割り込みスタックポインタ (ISP)
- 割り込みテーブルレジスタ (INTB)
- バックアップ PSW (BPSW)
- バックアップ PC (BPC)
- 高速割り込みベクタレジスタ (FINTV)

#### 2.3.3 特権命令

特権命令は、スーパバイザモードでのみ実行可能な命令です。ユーザモードで特権命令を実行すると、特権命令例外が発生します。特権命令には、RTFI、MVTIPL、RTE、WAIT 命令があります。

## 2.3.4 プロセッサモード間の移行

プロセッサモードは、プロセッサステータスワード (PSW) のプロセッサモード設定ビット (PM) によって切り替えられます。ただし、MVTC、POPC 命令による PM ビットの書き換えは無効です。以下に示す方法で切り替えてください。

(1) ユーザモードからスーパバイザモードへの移行

例外が発生すると PSW.PM ビットが "0" になり、CPU はスーパバイザモードへ移行します。ハードウェア前処理は、スーパバイザモードで実行されます。例外が発生する直前のプロセッサモードは、退避された PSW.PM ビットに保持されます。

(2) スーパバイザモードからユーザモードへの移行

スタック上に退避されている PSW.PM ビットを "1" にした後 RTE 命令を実行する、あるいはバックアップ PSW (BPSW) に退避されている PSW.PM ビットを "1" にした後 RTFI 命令を実行することにより、ユーザモードへ移行します。ユーザモードへ移行すると、PSW のスタックポインタ指定ビット (U) が "1" になります。

## 2.4 データタイプ

RX CPU は、整数、浮動小数点数、ビット、ストリングの4種類のデータを扱うことができます。 詳細は「RX ファミリユーザーズマニュアルソフトウェア編」を参照してください。

#### 2.5 エンディアン

RX CPU の命令は、リトルエンディアン固定です。 データ配置は、リトルエンディアンとビッグエンディアンから選択できます。

#### 2.5.1 エンディアンの設定

本 MCU では、バイトデータの並び方を、上位バイト (MSB) が 0 番地になるビッグエンディアン、下位バイト (LSB) が 0 番地になるリトルエンディアンのいずれも使用できます。

エンディアンの設定については、「3. 動作モード」を参照してください。

命令によって 8/16/32 ビットアクセスが選択され、リトルエンディアン、ビッグエンディアンの設定によってアクセス動作が異なります。それぞれのアクセス動作を表 2.1 ~表 2.12 に示します。

#### 表中の

LL は、汎用レジスタの D7  $\sim$  D0

LH は、汎用レジスタの D15 ~ D8

HL は、汎用レジスタの D23 ~ D16

HH は、汎用レジスタの D31  $\sim$  D24 を示します。

	D31 ~ D24	D23 ~ D16	D15 ~ D8	D7 ~ D0
汎用レジスタ Rm	HH	HL	LH	LL

#### 表2.1 リトルエンディアン設定時の32ビットリード動作

動作 src番地	0番地を 32ビットでリード	1番地を 32ビットでリード	2番地を 32ビットでリード	3番地を 32ビットでリード	4番地を 32ビットでリード
0番地	LLに転送	_	_		_
1番地	LHに転送	LLに転送	_	_	_
2番地	HLに転送	LHに転送	LLに転送	_	_
3番地	HHに転送	HLに転送	LHに転送	LLに転送	_
4番地	_	HHに転送	HLに転送	LHに転送	LLに転送
5番地	_	ĺ	HHに転送	HLに転送	LHに転送
6番地	_	_	_	HHに転送	HLに転送
7番地	_	_	_	_	HHに転送

#### 表 2.2 ビッグエンディアン設定時の 32 ビットリード動作

動作src番地	0番地を 32ビットでリード	1番地を 32ビットでリード	2番地を 32ビットでリード	3番地を 32ビットでリード	4番地を 32ビットでリード
0番地	HHに転送	_	_	_	_
1番地	HLに転送	HHに転送	_	_	_
2番地	LHに転送	HLに転送	HHに転送	_	_
3番地	LLに転送	LHに転送	HLに転送	HHに転送	_
4番地	_	LLに転送	LHに転送	HLに転送	HHに転送
5番地	_		LLに転送	LHに転送	HLに転送
6番地	_	_	_	LLに転送	LHに転送
7番地	_	_	_	_	LLに転送

#### 表2.3 リトルエンディアン設定時の32ビットライト動作

動作dest番地	0番地に 32ビットでライト	1番地に 32ビットでライト	2番地に 32ビットでライト	3番地に 32 ビットでライト	4番地に 32ビットでライト
0番地	LLを転送	_	_	_	_
1番地	LHを転送	LLを転送	_	_	_
2番地	HLを転送	LHを転送	LLを転送	_	_
3番地	HHを転送	HLを転送	LHを転送	LLを転送	_
4番地	_	HHを転送	HLを転送	LHを転送	LLを転送
5番地	_	_	HHを転送	HLを転送	LHを転送
6番地	_	_	_	HHを転送	HLを転送
7番地	_	_	_	_	HHを転送

#### 表2.4 ビッグエンディアン設定時の32ビットライト動作

動作dest番地	0番地に 32ビットでライト	1番地に 32 ビットでライト	2番地に 32ビットでライト	3番地に 32 ビットでライト	4番地に 32ビットでライト
0番地	HHを転送	_	_	_	_
1番地	HLを転送	HHを転送	_	_	_
2番地	LHを転送	HLを転送	HHを転送	_	_
3番地	LLを転送	LHを転送	HLを転送	HHを転送	_
4番地	_	LLを転送	LHを転送	HLを転送	HHを転送
5番地	_	_	LLを転送	LHを転送	HLを転送
6番地	_	_	_	LLを転送	LHを転送
7番地	_	_	_	_	LLを転送

表 2.5 リトルエンディアン設定時の 16 ビットリード動作

動作 src番地	0番地を 16ビットで リード	1番地を 16ビットで リード	2番地を 16ビットで リード	3番地を 16ビットで リード	4番地を 16ビットで リード	5番地を 16ビットで リード	6番地を 16ビットで リード
0番地	LLに転送						_
1番地	LHに転送	LLに転送	_	_	_	_	_
2番地	_	LHに転送	LLに転送	_	_	_	_
3番地	_	_	LHに転送	LLに転送	_	_	_
4番地	_	_	_	LHに転送	LLに転送	_	_
5番地	_				LHに転送	LLに転送	_
6番地	_					LHに転送	LLに転送
7番地	_	_	_	_	_	_	LHに転送

## 表 2.6 ビッグエンディアン設定時の 16 ビットリード動作

動作 src番地	0番地を 16ビットで リード	1番地を 16ビットで リード	2番地を 16ビットで リード	3番地を 16ビットで リード	4番地を 16ビットで リード	5番地を 16ビットで リード	6番地を 16ビットで リード
0番地	LHに転送	_	_	_			_
1番地	LLに転送	LHに転送	_	_	_	_	_
2番地	_	LLに転送	LHに転送	_	_	_	_
3番地	_	_	LLに転送	LHに転送	_	_	_
4番地	_	_	_	LLに転送	LHに転送	_	_
5番地	_	_	_	_	LLに転送	LHに転送	_
6番地	_	_	_	_		LLに転送	LHに転送
7番地		_	_				LLに転送

## 表 2.7 リトルエンディアン設定時の 16 ビットライト動作

動作 dest番地	0番地に 16ビットで ライト	1番地に 16ビットで ライト	2番地に 16ビットで ライト	3番地に 16 ビットで ライト	4番地に 16ビットで ライト	5番地に 16ビットで ライト	6番地に 16ビットで ライト
0番地	LLを転送	_	_		_		
1番地	LHを転送	LLを転送	_		_		
2番地	_	LHを転送	LLを転送	_	_	_	_
3番地	_	_	LHを転送	LLを転送	_	_	_
4番地	_	_	_	LHを転送	LLを転送	_	_
5番地	_	_	_	_	LHを転送	LLを転送	_
6番地	_	_	_	_	_	LHを転送	LLを転送
7番地	_	_	_	_	_	_	LHを転送

## 表2.8 ビッグエンディアン設定時の16ビットライト動作

動作dest番地	0番地に 16ビットで ライト	1番地に 16ビットで ライト	2番地に 16ビットで ライト	3番地に 16ビットで ライト	4番地に 16 ビットで ライト	5番地に 16ビットで ライト	6番地に 16ビットで ライト
0番地	LHを転送	_	_	_	_	_	_
1番地	LLを転送	LHを転送	_	_			_
2番地	_	LLを転送	LHを転送	_	_	_	_
3番地	_	_	LLを転送	LHを転送	_	_	_
4番地	_	_	_	LLを転送	LHを転送	_	_
5番地	_	_	_	_	LLを転送	LHを転送	_
6番地	_		_	_		LLを転送	LHを転送
7番地	_	_	_	_	_	_	LLを転送

#### 表2.9 リトルエンディアン設定時の8ビットリード動作

動作 src番地	0番地を 8ビットでリード	1番地を 8ビットでリード	2番地を 8ビットでリード	3番地を 8ビットでリード
0番地	LLに転送	_	_	_
1番地	_	LLに転送	_	_
2番地	_	_	LLに転送	_
3番地	_	_	_	LLに転送

#### 表2.10 ビッグエンディアン設定時の8ビットリード動作

動作 src番地	0番地を 8ビットでリード	1番地を 8ビットでリード	2番地を 8ビットでリード	3番地を 8ビットでリード
0番地	LLに転送	_	_	_
1番地	_	LLに転送	_	_
2番地	_	_	LLに転送	_
3番地	_	_	_	LLに転送

#### 表2.11 リトルエンディアン設定時の8ビットライト動作

動作dest番地	0番地に 8ビットでライト	1番地に 8ビットでライト	2番地に 8ビットでライト	3番地に 8ビットでライト
0番地	LLを転送			
1番地	_	LLを転送	_	_
2番地	_	_	LLを転送	_
3番地	_			LLを転送

#### 表2.12 ビッグエンディアン設定時の8ビットライト動作

動作dest番地	0番地に 8ビットでライト	1番地に 8ビットでライト	2番地に 8ビットでライト	3番地に 8ビットでライト
0番地	LLを転送	_	_	_
1番地	_	LLを転送	_	_
2番地	_	_	LLを転送	_
3番地				LLを転送

### 2.5.2 I/O レジスタアクセス

I/O レジスタはビッグエンディアン、リトルエンディアン設定に関わらず、固定アドレスに配置されています。したがってI/O レジスタへのアクセスは、エンディアン変更の影響を受けません。I/O レジスタの配置については、各章のレジスタの説明を参照してください。

#### 2.5.3 I/O レジスタアクセスの注意事項

I/O レジスタは、以下の規則に従ってアクセスしてください。

- 8ビットバス幅指定のI/Oレジスタは、サイズ指定子(.size)が.Bであるか、サイズ拡張指定子(.memex)が.B または.UBである命令を使用してアクセスしてください。
- 16 ビットバス幅指定の I/O レジスタは、サイズ指定子(.size) が.W であるか、サイズ拡張指定子(.memex) が.W または.UW である命令を使用してアクセスしてください。
- 32 ビットバス幅指定の I/O レジスタは、サイズ指定子(.size) が.L であるか、サイズ拡張指定子(.memex) が.L である命令を使用してアクセスしてください。

#### 2.5.4 データ配置

#### 2.5.4.1 レジスタのデータ配置

レジスタのデータサイズと、ビット番号の関係を図 2.2 に示します。




図 2.2 レジスタのデータ配置

#### 2.5.4.2 メモリ上のデータ配置

メモリ上のデータサイズは、バイト (8 ビット)、ワード (16 ビット)、ロングワード (32 ビット) の 3 種類です。データ配置は、リトルエンディアンか、ビッグエンディアンかを選択することができます。メモリ上のデータ配置を図 2.3 に示します。

データタイプ	アドレス	データイメージ データイメージ (リトルエンディアン) (ビッグエンディアン)
1ビットデータ	L番地	b7
バイトデータ	L番地	MSB LSB MSB LSB
ワードデータ	M番地 M+1番地	
ロングワードデータ	N番地 N+1番地	LSB MSB
	N+2番地 N+3番地	MSB LSB

図 2.3 メモリ上のデータ配置

## 2.5.5 命令コード配置の注意事項

外部空間のエンディアン設定がチップのエンディアン設定と異なる設定を行った領域に命令コードは配置できません。命令コードを外部空間に配置する場合は、チップのエンディアンと同じエンディアン設定の領域に配置してください。

## 2.6 ベクタテーブル

ベクタテーブルには、固定ベクタテーブルと可変ベクタテーブルがあります。ベクタテーブルは、1ベクタあたり4バイトで構成されており、各ベクタに対応する例外処理ルーチンの先頭アドレスを設定します。

## 2.6.1 固定ベクタテーブル

固定ベクタテーブルは、テーブルの配置アドレスが固定されたベクタテーブルです。FFFFF80h~FFFFFFFh番地に、特権命令例外、未定義命令例外、浮動小数点例外、ノンマスカブル割り込み、リセットの各ベクタを配置しています。図 2.4 に固定ベクタテーブルを示します。

_	MSB <sub>L</sub>		l LSB
FFFFFF80h		(予約領域)	
:		:	
FFFFFCCh		(予約領域)	
FFFFFD0h		特権命令例外	
FFFFFD4h		(予約領域)	
FFFFFD8h		(予約領域)	
FFFFFDCh		未定義命令例外	
FFFFFE0h		(予約領域)	
FFFFFE4h		浮動小数点例外	
FFFFFE8h		(予約領域)	
FFFFFECh		(予約領域)	
FFFFFF0h		(予約領域)	
FFFFFFF4h		(予約領域)	
FFFFFF8h		ノンマスカブル割り込み	<del>'</del>
FFFFFFCh		リセット	

図 2.4 固定ベクタテーブル

#### 2.6.2 可変ベクタテーブル

可変ベクタテーブルは、テーブルの配置アドレスを変えることができるベクタテーブルです。割り込みテーブルレジスタ (INTB) の内容で示された値を先頭アドレス (IntBase) とする 1,024 バイトの領域に、無条件トラップ、割り込みの各ベクタを配置しています。図 2.5 に可変ベクタテーブルを示します。

可変ベクタテーブルには、ベクタごとに番号  $(0\sim255)$  が付けられています。無条件トラップ発生要因の INT 命令ではオペランドで指定した番号  $(0\sim255)$  に対応したベクタが、BRK 命令では番号  $(0\sim255)$  が割り当てられています。また、割り込み要因では、製品ごとに決められたベクタ番号  $(0\sim255)$  が割り当てられています。割り込みのベクタ番号については、「14.3.1 割り込みのベクタテーブル」を参照してください。




図 2.5 可変ベクタテーブル

## 2.7 命令動作

### 2.7.1 RMPA 命令、ストリング操作命令のデータプリフェッチ

RMPA 命令、および SSTR 命令を除くストリング操作命令 (SCMPU, SMOVB, SMOVF, SMOVU, SUNTIL, SWHILE) は、メモリからのデータ読み出し処理を高速化するため、データプリフェッチを行う場合があります。データ読み出し位置に対して、最大で 3 バイト先までデータプリフェッチを行います。各命令のデータ読み出し位置は、以下のとおりです。

- RMPA 命令: R1 で指定される被乗数番地、および R2 で指定される乗数番地
- SCMPU 命令: R1 で指定される比較元番地、および R2 で指定される比較先番地
- SUNTIL、SWHILE 命令: R1 で指定される比較先番地
- SMOVB、SMOVF、SMOVU 命令: R2 で指定される転送元番地

#### 2.8 パイプライン

#### 2.8.1 概要

RX CPU は 5 段のパイプラインステージで構成されています。RX CPU の命令は、1 つまたは、複数のマイクロオペレーションに変換され、RX CPU はマイクロオペレーションをパイプライン処理します。パイプラインステージは、IF ステージは命令単位、D ステージ以降は、マイクロオペレーション単位で動作します。

以下にパイプラインの動作と各ステージの概要を示します。

#### (1) IF ステージ (命令フェッチステージ)

命令フェッチを行うステージです。メモリから命令をフェッチします。RX CPU は 4 バイト  $\times 4$  本の命令キューを備えており、D(デコード)ステージのデコード処理完了とは無関係に、命令キューがいっぱいになるまでフェッチを続けます。

## (2) D ステージ (デコードステージ)

D ステージは命令のデコード処理 (DEC) を行い、命令をマイクロオペレーションに変換します。このステージでは、レジスタの読み出し (RF) を行い、先行する命令の演算結果を参照する処理の場合は、バイパス (BYP) を行います。バイパスにより、演算結果のレジスタへの書き込み (RW) と同時に、D ステージでのレジスタ参照が可能です。

#### (3) Eステージ(実行ステージ)

演算やアドレス計算など(OP)を行います。

## (4) M ステージ (メモリアクセスステージ)

オペランドのメモリアクセス (OA1, OA2) を行います。メモリアクセス時のみ、このステージを使用します。このステージはさらに M1、M2 の 2 段のサブステージに分かれます。RX CPU では、M1、M2 の各ステージに 1 個のメモリアクセスが存在することができます。

• M1 ステージ(メモリアクセスステージ1)

オペランドのメモリアクセス (OA1) を行います。

ストア動作時: ライト要求がバスに受け付けられると、パイプライン処理は終了します。

ロード動作時: リード要求がバスに受け付けられると、M2 ステージに進みます。要求受け付けとロード データ到着が同時(ノーウェイトのメモリアクセス)の場合は、WB ステージに進みます。

• M2 ステージ (メモリアクセスステージ 2)

オペランドのメモリアクセス (OA2) を行います。ロードデータの到着を待つステージです。ロードデータが到着すると、WB ステージに進みます。

#### (5) WB ステージ(ライトバックステージ)

演算結果やメモリから読み出したデータをレジスタに書きます (RW)。メモリからの読み出しデータとそれ以外の演算結果は同時(同じサイクル)にレジスタに書けます。

#### 図 2.6 にパイプライン構成とその動作を示します。




図 2.6 パイプライン構成と動作

## 2.8.2 命令とパイプライン処理

表中のオペランド表記は、以下に従います。

#IMM:即值

flag: ビット、フラグ

Rs, Rs2, Rd, Rd2, Ri, Rb: 汎用レジスタ

CR:制御レジスタ

dsp:ディスプレースメント pcdsp:ディスプレースメント

## 2.8.2.1 単一のマイクロオペレーションに変換される命令とパイプライン処理

単一のマイクロオペレーションに変換される命令を以下に示します。サイクル数は、ノーウェイトメモリアクセス時のサイクル数を示します。

表2.13 単一マイクロオペレーションに変換される命令

命令	ニーモニック(サイズ省略時は、全サイズ共通の動作)	参照図	サイクル数
算術/論理演算命令 (レジスタ間、即値ーレジスタ) DIV、DIVU、EMUL、EMULU、 RMPA、SATR を除く	<ul> <li>{ABS, NEG, NOT} "Rd"/"Rs, Rd"</li> <li>{ADC, MAX, MIN, ROTL, ROTR, XOR} "#IMM, Rd"/"Rs, Rd"</li> <li>ADD "#IMM, Rd"/"Rs, Rd"/"#IMM, Rs, Rd"/"Rs, Rs2, Rd"</li> <li>{AND, MUL, OR, SUB} "#IMM, Rd"/"Rs, Rd"/"Rs, Rs2, Rd"</li> <li>{CMP, TST} "#IMM, Rs"/"Rs, Rs2"</li> <li>NOP</li> <li>{ROLC, RORC, SAT} "Rd"</li> <li>SBB "Rs, Rd"</li> <li>{SHAR, SHLL, SHLR} "#IMM, Rd"/"Rs, Rd"/"#IMM, Rs, Rd"</li> </ul>	図2.7	1
算術/論理演算命令(除算)	DIV "#IMM, Rd"/"Rs, Rd"	図2.7	3~20 (注1)
	DIVU "#IMM, Rd"/"Rs, Rd"	図2.7	2~18 (注1)
転送命令 (レジスタ間、即値ーレジスタ)	<ul> <li>MOV "#IMM, Rd"/"Rs, Rd"</li> <li>{MOVU, REVL, REVW} "Rs, Rd"</li> <li>SC Cnd "Rd"</li> <li>{STNZ, STZ} "#IMM, Rd"</li> </ul>	図2.7	1
転送命令(ロード動作)	<ul> <li>{MOV, MOVU} "[Rs], Rd"/"dsp[Rs], Rd"/"[Rs+], Rd"</li> <li>/"[-Rs], Rd"/"[Ri, Rb], Rd"</li> <li>POP "Rd"</li> </ul>	図2.8	スループット:1 レイテンシ:2 <sup>(注2)</sup>
転送命令(ストア動作)	<ul> <li>MOV "Rs, [Rd]"/"Rs, dsp[Rd]"/"Rs, [Rd+]" /"Rs, [-Rd]"/"Rs, [Ri, Rb]"/"#IMM, dsp[Rd]"/"#IMM, [Rd]"</li> <li>PUSH "Rs"</li> <li>PUSHC "CR"</li> <li>SC Cnd "[Rd]"/"dsp[Rd]"</li> </ul>	図2.9	1
ビット操作命令(レジスタ)	{BCLR, BNOT, BSET} "#IMM, Rd"/"Rs, Rd"     BMCnd "#IMM, Rd"     BTST "#IMM, Rs"/"Rs, Rs2"	図2.7	1
分岐命令	BCnd "pcdsp"  BRA, BSR} "pcdsp"/"Rs"  JMP, JSR} "Rs"	図2.18	分岐成立:3 分岐不成立:1
浮動小数点演算命令 (レジスタ間、即値-レジスタ)	FCMP "#IMM, Rs"/"Rs, Rs2"	図2.7	1
システム操作命令	{CLRPSW, SETPSW} "flag"     MVTC "#IMM, CR"/"Rs, CR"     MVFC "CR, Rd"     MVTIPL"#IMM"	_	1
DSP機能命令	{MACHI, MACLO, MULHI, MULLO} "Rs, Rs2"     {MVFACHI, MVFACMI} "Rd"     {MVTACHI, MVTACLO} "Rs"     RACW"#IMM"	図2.7	1

注1. 除算命令のサイクル数は、除数、被除数の値により変動します。

注2. スループット、レイテンシ表記のサイクル数については「2.8.3 命令処理時間の計算方法」を参照してください。

基本的な単一のマイクロオペレーションに変換される命令動作を以下の図2.7~図2.9に示します。




図 2.7 レジスタ間、即値ーレジスタ演算




図 2.8 ロード動作




図 2.9 ストア動作

RX13Tグループ 2. CPU

## 2.8.2.2 複数のマイクロオペレーションに変換される命令とパイプライン処理

複数のマイクロオペレーションに変換される命令を以下に示します。サイクル数は、ノーウェイトメモリアクセス時のサイクル数を示します。

## 表2.14 複数マイクロオペレーションに変換される命令 (1/2)

命令	ニーモニック(サイズ省略時は、全サイズ共通の動作)	参照図	サイクル数
算術/論理演算命令 (メモリソースオペランド)	<ul> <li>{ADC, ADD, AND, MAX, MIN, MUL, OR, SBB, SUB, XOR} "[Rs], Rd"/"dsp[Rs], Rd"</li> <li>{CMP, TST} "[Rs], Rs2"/"dsp[Rs], Rs2"</li> </ul>	図2.10	3
算術/論理演算命令(除算)	DIV "[Rs],Rd / dsp[Rs],Rd"	_	5~22
	DIVU"[Rs],Rd / dsp[Rs],Rd"	_	4~20
算術/論理演算命令 (乗算 32bit×32bit → 64bit) (レジスタ間、レジスター即値)	• {EMUL, EMULU} "#IMM, Rd"/"Rs, Rd"	図2.12	2
算術/論理演算命令 (乗算 32bit×32bit → 64bit) (メモリソースオペランド)	• {EMUL, EMULU} "[Rs], Rd"/"dsp[Rs], Rd"	_	4
算術/論理演算命令(積和演算)	• RMPA.B	_	6+7×floor(n/4)+4×(n%4) nは処理バイト数 <sup>(注1)</sup>
	• RMPA.W	_	6+5×floor(n/2)+4×(n%2) nは処理ワード数 <sup>(注1)</sup>
	RMPA.L	_	6+4n nは処理ロングワード数 <sup>(注1)</sup>
算術/論理演算命令(RMPA命令 用64ビット符号付き飽和処理)	• SATR	_	3
転送命令(メモリ間転送)	<ul> <li>MOV "[Rs], [Rd]"/"dsp[Rs], [Rd]"/"[Rs], dsp[Rd]"     /"dsp[Rs], dsp[Rd]"</li> <li>PUSH "[Rs]"/"dsp[Rs]"</li> </ul>	図2.11	3
ビット操作命令 (メモリソースオペランド)	<ul> <li>{BCLR, BNOT, BSET} "#IMM, [Rd]"/"#IMM, dsp[Rd]" /"Rs, [Rd]"/"Rs, dsp[Rd]"</li> <li>BMCnd "#IMM, [Rd]"/"#IMM, dsp[Rd]"</li> <li>BTST "#IMM, [Rs]"/"#IMM, dsp[Rs]"/"Rs, [Rs2]"/"Rs, dsp[Rs2]"</li> </ul>	図2.11	3
転送命令(ロード命令)	POPC "CR"	_	スループット:3 レイテンシ:4 <sup>(注2)</sup>
転送命令(複数レジスタの退避)	PUSHM "Rs-Rs2"	_	n nはレジスタ数 <sup>(注3)</sup>
転送命令(複数レジスタの復帰)	POPM "Rs-Rs2"	_	スループット: n レイテンシ: n+1 nはレジスタ数 <sup>(注2、注4)</sup>
転送命令(レジスタ間の交換)	XCHG "Rs, Rd"	図2.13	2
転送命令 (メモリーレジスタの交換)	XCHG "[Rs], Rd"/"dsp[Rs], Rd"	図2.14	2
分岐命令	• RTS	_	5
	RTSD "#IMM"	_	5
	RTSD "#IMM, Rd-Rd2"		スループット: n<5?5:1+n レイテンシ: n<4?5:2+n nはレジスタ数 <sup>(注2)</sup>

RX13Tグループ 2. CPU

#### 表 2.14 複数マイクロオペレーションに変換される命令 (2/2)

命令	ニーモニック(サイズ省略時は、全サイズ共通の動作)	参照図	サイクル数
ストリング操作命令 <sup>(注5)</sup>	• SCMPU	_	2+4×floor(n/4)+4×(n%4)
	211212	1	nは比較バイト数 <sup>(注1)</sup>
	• SMOVB	_	n>3?
			6+3×floor(n/4)+3×(n%4): 2+3n
			n は転送バイト数 <sup>(注1)</sup>
	SMOVF, SMOVU	_	2+3×floor(n/4)+3×(n%4)
			nは転送バイト数 <sup>(注1)</sup>
	• SSTR.B	_	2+floor(n/4)+n%4
			nは転送バイト数 <sup>(注1)</sup>
	• SSTR.W	_	2+floor(n/2)+n%2
			nは転送ワード数 <sup>(注1)</sup>
	SSTR.L	_	2+n
			nは転送ロングワード数
	SUNTIL.B, SWHILE.B	-	3+3×floor(n/4)+3×(n%4)
			nは比較バイト数 <sup>(注1)</sup>
	SUNTIL.W, SWHILE.W	_	3+3×floor(n/2)+3×(n%2)
			nは比較ワード数 <sup>(注1)</sup>
	SUNTIL.L, SWHILE.L	_	3+3×n
			nは比較ロングワード数
浮動小数点演算命令	• {FADD, FSUB} "#IMM, Rd"/ "Rs, Rd"	図2.15	4
(レジスタ間、即値ーレジスタ)	FMUL "#IMM, Rd"/"Rs, Rd"	-	3
	FDIV "#IMM, Rd"/"Rs, Rd"	_	16
	• {FTOI, ROUND, ITOF} "Rs, Rd"	T —	2
浮動小数点演算命令	• {FADD, FSUB} "[Rs], Rd"/"dsp[Rs], Rd"	_	6
(メモリソースオペランド)	• FCMP "[Rs], Rs2"/"dsp[Rs], Rs2"	<u> </u>	3
	FMUL "[Rs], Rd"/"dsp[Rs], Rd"	<u> </u>	5
	• FDIV "[Rs], Rd"/"dsp[Rs], Rd"	_	18
	{FTOI, ROUND, ITOF} "[Rs], Rd"     /"dsp[Rs], Rd"	_	4
システム操作命令	• RTE	_	6
	• RTFI	<b> </b>	3

#### ?:条件演算子

- 注1. floor(x): x以下の最大の整数 注2. z2. z3. z4. z5. z6. z7. z7. z8. z8. z9. z
- 注3. PUSHM命令は、複数のストア動作に変換されます。MOV命令のストア動作が、指定したレジスタ分繰り返されるのと同じパ イプライン処理です。
- 注4. POPM命令は、複数のロード動作に変換されます。MOV命令のロード動作が、指定したレジスタ分繰り返されるのと同じパ イプライン処理です。
- 注5. SCMPU, SMOVU, SWHILE, SUNTILの各命令は、実行中に終了条件を満たした場合は、記載サイクルによらず実行を終了し ます。

RX13Tグループ 2. CPU

基本的な複数のマイクロオペレーションに変換される命令動作を以下の図 2.10 ~図 2.14 に示します。

注. mop:マイクロオペレーション、stall:パイプラインストール



図 2.10 算術論理演算命令 (メモリソースオペランド)




図 2.11 MOV 命令 (メモリ間転送)、ビット操作命令 (メモリソースオペランド)




図 2.12 EMUL, EMULU 命令 (レジスタ間、レジスター即値)

```
XCHG R1, R2 IF D E WB (mop1) xchg-1 レジスタ読み出し/書き込み (mop2) xchg-2 レジスタ書き込み
```

図 2.13 XCHG 命令(レジスタ)




図 2.14 XCHG 命令 (メモリソースオペランド)




図 2.15 浮動小数点演算命令(レジスタ間、即値-レジスタ)

RX13Tグループ 2. CPU

### 2.8.2.3 パイプラインの基本動作

理想的なパイプライン処理では、各ステージの実行サイクル数は1ですが、各ステージでの処理や分岐実行などによりパイプライン処理が乱れることがあります。

CPU は、IF ステージは命令単位、D ステージ以降は、マイクロオペレーション単位でパイプラインステージ制御を行います。

以下に代表的なケースについてパイプライン処理の状況を示します。

注. mop:マイクロオペレーション、stall:パイプラインストール

## (1) パイプライン処理が乱れるケース




図 2.16 E ステージの実行に複数サイクルを要する命令の実行時




図 2.17 オペランドアクセスが 1 サイクルで終了しない場合




図 2.18 分岐 (無条件分岐または、条件分岐で条件が成立した場合)




図 2.19 メモリから読み出したオペランドを後続命令が使用する場合

RX13T グループ 2. CPU

### (2) パイプライン処理が乱れないケース

## (a) バイパス

先行命令が書き込んだレジスタを後続命令が使用する場合であっても、レジスタ間演算の場合はバイパスにより、パイプライン処理は乱れません。




図 2.20 バイパス

## (b) メモリロードと演算の WB ステージが重なっている場合

メモリロードと演算のWBステージが重なっている場合であっても、ロードデータと演算結果はレジスタに同時に書けますので、パイプライン処理は乱れません。




図 2.21 メモリロードと演算の WB ステージが重なっている場合

#### (c) メモリロードを終了する前に後続命令が同じレジスタへ書き込みを行った場合

メモリロードを終了する前に、後続命令が同じレジスタへ書き込みを行った場合であっても、メモリロードのWBステージはキャンセルされますので、パイプライン処理は乱れません。




図 2.22 メモリロードを終了する前に、後続命令が同じレジスタへ書き込みを行った場合

RX13Tグループ 2. CPU

#### (d) メモリロードしたデータを後続命令が参照しない場合

メモリロードしたデータを後続命令が参照しない場合、後続の命令が先に実行されて完了します。 (Out-of-Order Completion)




図 2.23 メモリロードしたデータを後続命令が参照しない場合

## 2.8.3 命令処理時間の計算方法

CPU の命令処理時間は、パイプライン処理によって変動しますが、次のような計算方法で命令処理時間を概算することができます。

- サイクル数をカウントします (表 2.13、表 2.14 を参照)。
- メモリロード結果を後続命令が参照する場合は、メモリロードを行う命令のサイクル数は"レイテンシ" として記載されているサイクル数をカウントします。それ以外は"スループット"として記載されてい るサイクル数をカウントします。
- 命令フェッチストールが起きた場合は、さらにサイクル数が追加されます。
- システム構成によっては、メモリアクセスに複数サイクルかかります。

RX13Tグループ 2. CPU

#### 2.8.4 割り込み応答サイクル数

表 2.15 に割り込み応答処理のサイクル数を示します。

表2.15 割り込み応答サイクル数

割り込み要求の種類/処理内容	高速割り込み	高速割り込み以外の割り込み
ICU 優先順位判定	2サイクル	
CPU 割り込み要求通知から割り込み受け付けまでのサイクル数	Nサイクル (実行している命令によって異なる)	
CPU ハードウェア前処理PC、PSWのRAMへの退避(高速割り込みは、制御レジスタへ退避)ベクタの読み出し例外処理ルーチンへ分岐	4サイクル	6サイクル

表 2.15 は、CPU からのメモリアクセスがすべてノーウェイトで処理をされた場合の割り込み応答時間です。本 MCU は、ノーウェイトアクセス可能な ROM、RAM を搭載しています。プログラム(含むベクタ)は ROM、スタック領域は RAM に配置することにより、割り込み応答サイクル数を最短にできます。また、例外処理ルーチンの先頭アドレスは、8 バイトアライメントを指定してください。

割り込み要求通知から割り込み受け付けまでのサイクル数 N は、「表 2.13 単一マイクロオペレーションに変換される命令」、「表 2.14 複数マイクロオペレーションに変換される命令」を参照してください。

割り込み受け付けタイミングはパイプラインの状態に依存します。割り込み受け付けタイミングについては、「13.3.1 受け付けタイミングと退避される PC 値」を参照してください。

## 3. 動作モード

## 3.1 動作モードの種類と選択

動作モードには、リセット解除時の端子のレベルによって選択できるものと、リセット解除後にソフトウェアで選択できるものがあります。

リセット解除時のモード設定端子 (MD) のレベルと、そのとき選択される動作モードの関係を表 3.1 に示します。各動作モードの詳細は「3.3 動作モードの説明」を参照してください。

表3.1 モード設定端子による動作モードの選択

モード設定端子 MD <sup>(注1)</sup>	動作モード
Low	ブートモード(SCIインタフェース)
High	シングルチップモード

注1. MCU動作中にMD端子を変化させないください。

シングルチップモードでは、エンディアンを選択することができます。エンディアンの設定は、オプション設定メモリの MDE.MDE[2:0] ビットで設定します。設定値は**表 3.2** を参照してください。


#### 表3.2 エンディアンの選択

MDE.MDE[2:0] ビットの設定値	選択されるエンディアン
000b	ビッグエンディアン
111b	リトルエンディアン

## 3.2 レジスタの説明

## 3.2.1 モードモニタレジスタ (MDMONR)

アドレス 0008 0000h



ビット	シンボル	ビット名	機能	R/W
b0	MD	MD端子ステータスフラグ	0:MD端子は"Low" 1:MD端子は"High"	R
b7-b1	_	予約ビット	読むと"0"が読めます	R
b8	_	予約ビット	読んだ場合、その値は不定です	R
b15-b9	_	予約ビット	読むと"0"が読めます	R

注1. リセット解除時のMD端子のレベルが反映されます。

## 3.2.2 システムコントロールレジスタ 1 (SYSCR1)

アドレス 0008 0008h

	b15	b14	b13	b12	b11	b10	b9	b8	b7	b6	b5	b4	b3	b2	b1	b0	
	_	_	_	_	_	_	_	_	_	_	_	_	_	_	_	RAME	
リセット後の値	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	1	

ビット	シンボル	ビット名	機能	R/W
b0	RAME	RAM有効ビット	0:RAM無効 1:RAM有効	R/W
b15-b1		予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W

注. このレジスタはPRCR.PRC1ビットを"1" (書き込み許可)にした後で書き換えてください。

#### RAME ビット (RAM 有効ビット)

RAM の有効/無効を選択するビットです。

RAM をアクセスしているときは、"0" にしないでください。また、RAME ビットを"0" から"1" に書き換えた後は、RAME ビットが"1" になったことを確認してから RAM をアクセスするようにしてください。

## 3.3 動作モードの説明

## 3.3.1 シングルチップモード

シングルチップモードは、すべての I/O ポートを汎用入出力ポート、周辺機能入出力、または割り込み入力端子として使用できるモードです。

MD 端子を High にしてリセットを解除すると、シングルチップモードで起動します。

## 3.3.2 ブートモード

MCU 内部の専用領域に格納された、内蔵フラッシュメモリ書き換えプログラム (ブートプログラム) が動作するモードです。調歩同期式シリアルインタフェース (SCII) を使用して、MCU 外部から内蔵 ROM (ROM) を書き換えることができます。詳細は、「31. フラッシュメモリ (FLASH)」を参照してください。 MD 端子を Low にしてリセットを解除すると、ブートモードで起動します。

## 3.3.2.1 ブートモード (SCI インタフェース)

MD 端子を Low にしてリセットを解除すると、ブートモード (SCI インタフェース) で起動します。ブートモード (SCI インタフェース) については、「31.8.1 ブートモード (SCI インタフェース)」を参照してください。

## 3.4 動作モード遷移

## 3.4.1 モード設定端子による動作モード遷移

MD 端子の設定による動作モード遷移について、図 3.1 に状態遷移図を示します。




図 3.1 モード設定端子のレベルと動作モード

RX13Tグループ 4. アドレス空間

# 4. アドレス空間


## 4.1 アドレス空間

アドレス空間は、 $0000\ 0000h$  番地から FFFF FFFFh 番地までの 4G バイトあります。プログラム領域およびデータ領域合計最大 4G バイトをリニアにアクセス可能です。

図 4.1 にメモリマップを示します。



RX13Tグループ 4. アドレス空間



注1. ブートモードは、シングルチップモードと同じアドレス空間となります。

注2. 製品によりROM容量が異なります。

	ROM (バイト)		RAM (バイト)
容量	アドレス	容量	アドレス
128K	FFFE 0000h~FFFF FFFFh	12K	0000 0000h ~ 0000 2FFFh
64K	FFFF 0000h ~ FFFF FFFFh		

注. 製品型名については「表1.3 製品一覧表」を参照してください。

注3. 予約領域は、アクセスしないでください。

図 4.1 各動作モードのメモリマップ

## 5. I/O レジスタ

I/O レジスタ一覧では、内蔵レジスタのアドレス、およびビット構成に関する情報をまとめています。表記方法は以下のとおりです。また、レジスタ書き込み時の注意事項についても以下に示します。

#### (1) I/O レジスタアドレス一覧(アドレス順)

- 割り付けアドレスの小さいレジスタから順に記載しています。
- モジュールシンボルによる分類をしています。
- アクセスサイクル数については、指定の基準クロックのサイクル数を示しています。
- 内部 I/O レジスタの領域で、レジスタ一覧に記載のないアドレスの領域は、予約領域です。予約領域の アクセスは禁止します。これらのレジスタをアクセスしたときの動作および継続する動作については保 証できませんので、アクセスしないようにしてください。

#### (2) I/O レジスタ書き込み時の注意事項

CPU が I/O レジスタに書き込む際、CPU は書き込み完了を待たずに後続の命令を実行します。そのため、I/O レジスタ書き込みによる設定変更が、動作に反映されるより前に、後続の命令が実行されることがあります。

以下の例のように、I/O レジスタの設定変更が反映された状態で後続の命令を実行させなければならないときには、注意が必要です。

#### [注意が必要な動作の例]

- 割り込み要求許可ビット (ICU.IERn.IENj ビット) のクリアを行い、割り込み要求を禁止とした状態で 後続の命令を実行させたい場合
- 低消費電力状態へ遷移するための前処理に続いて WAIT 命令を実行する場合

このような場合には、I/O レジスタの書き込みを行った後、以下の手順で書き込みの完了を待ってから、後続の命令を実行するようにしてください。

- (a) I/Oレジスタの書き込み
- (b) 書き込んだI/Oレジスタの値を汎用レジスタに読み出し
- (c) 読み出し値を使って演算を実行
- (d) 後続の命令を実行

#### [命令例]

• I/O レジスタがバイトサイズの場合

MOV.L #SFR\_ADDR, R1 MOV.B #SFR\_DATA, [R1] CMP [R1].UB, R1

;; 次処理

• I/O レジスタがワードサイズの場合

MOV.L #SFR\_ADDR, R1 MOV.W #SFR\_DATA, [R1] CMP [R1].W, R1

;; 次処理

• I/O レジスタがロングワードサイズの場合

MOV.L #SFR\_ADDR, R1 MOV.L #SFR\_DATA, [R1] CMP [R1].L, R1 ;; 次処理

なお、複数のレジスタに書き込みを行った後、それら書き込みの完了を待ってから後続の命令を実行させたい場合は、最後に書き込みを行った I/O レジスタを対象に読み出しと演算を実行してください。書き込みを行ったすべてのレジスタを対象にして実行する必要はありません。

#### (3) I/O レジスタアクセスサイクル数

I/O レジスタアクセスサイクル数は、「表 5.1 I/O レジスタアドレス一覧」を参照してください。 I/O レジスタヘアクセスした場合のアクセスサイクル数は、以下の計算式によって表されます。(注 1)

I/O レジスタアクセスサイクル数=内部メインバス 1 のバスサイクル数+ 分周クロック同期化サイクル数+ 内部周辺バス  $1 \sim 3$ 、6 のバスサイクル数

内部周辺バス1~3、6のバスサイクル数は、アクセス先のレジスタによって異なります。

内部周辺バス 2、3、6 に接続されている周辺機能のレジスタ (バスエラー関連のレジスタは除く) ヘアクセスする場合には、分周クロック同期化サイクルが追加されます。

分周クロック同期化サイクル数は、ICLK と PCLK(または FCLK)の周波数比やバスアクセスのタイミングによって異なります。

周辺機能部では ICLK  $\geq$  PCLK(または FCLK)の周波数関係の場合、内部メインバス 1 のバスサイクル数と分周クロック同期化サイクル数を合わせると、PCLK(または FCLK)で最大 1 サイクルとなるため、表 5.1 では 1 PCLK(または FCLK)の幅を持たせて記載しています。

また、ICLK < PCLK (または FCLK) の周波数関係の場合、次のバスアクセスが周辺機能が終了した次の ICLK サイクルから開始されるため、ICLK 単位の記載となっています。

注 1. CPU からのレジスタアクセスが、外部メモリへの命令フェッチや、異なるバスマスタ(DTC)のバスアクセス と競合せずに実行された場合のサイクル数です。

#### (4) RMPA 命令、ストリング操作命令に関する制約事項

RMPA 命令、ストリング操作命令の操作対象データを I/O レジスタに配置することは禁止しており、その場合の動作は保証していません。

#### (5) スリープモード時およびモード遷移時の注意事項

スリープモード中、またはモード遷移中は、システム制御関連のレジスタ (「表 5.1 I/O レジスタアドレス一覧」のモジュールシンボル欄に SYSTEM と記載のレジスタ) への書き込みは禁止です。

## 5.1 I/O レジスタアドレス一覧 (アドレス順)

## 表5.1 I/O レジスタアドレス一覧 (1/11)

アドレス	モジュール シンボル	レジスタ名	レジスタシンボル	ビット数	アクセス サイズ	アクセスサイクル数	参照章
0008 0000h	SYSTEM	モードモニタレジスタ	MDMONR	16	16	3ICLK	3章
0008 0008h	SYSTEM	システムコントロールレジスタ1	SYSCR1	16	16	3ICLK	3章
0008 000Ch	SYSTEM	スタンバイコントロールレジスタ	SBYCR	16	16	3ICLK	11 章
0008 0010h	SYSTEM	モジュールストップコントロールレジスタA	MSTPCRA	32	32	3ICLK	11 章
0008 0014h	SYSTEM	モジュールストップコントロールレジスタB	MSTPCRB	32	32	3ICLK	11 章
0008 0018h	SYSTEM	モジュールストップコントロールレジスタC	MSTPCRC	32	32	3ICLK	11 章
0008 0020h	SYSTEM	システムクロックコントロールレジスタ	SCKCR	32	32	3ICLK	9章
0008 0026h	SYSTEM	システムクロックコントロールレジスタ3	SCKCR3	16	16	3ICLK	9章
0008 0028h	SYSTEM	PLLコントロールレジスタ	PLLCR	16	16	3ICLK	9章
0008 002Ah	SYSTEM	PLLコントロールレジスタ2	PLLCR2	8	8	3ICLK	9章
0008 0032h	SYSTEM	メインクロック発振器コントロールレジスタ	MOSCCR	8	8	3ICLK	9章
0008 0034h	SYSTEM	低速オンチップオシレータコントロールレジスタ	LOCOCR	8	8	3ICLK	9章
0008 0035h	SYSTEM	IWDT専用オンチップオシレータコントロールレジスタ	ILOCOCR	8	8	3ICLK	9章
0008 0036h	SYSTEM	高速オンチップオシレータコントロールレジスタ	HOCOCR	8	8	3ICLK	9章
0008 003Ch	SYSTEM	発振安定フラグレジスタ	OSCOVFSR	8	8	3ICLK	9章
0008 0040h	SYSTEM	発振停止検出コントロールレジスタ	OSTDCR	8	8	3ICLK	9章
0008 0041h	SYSTEM	発振停止検出ステータスレジスタ	OSTDSR	8	8	3ICLK	9章
0008 0060h	SYSTEM	低速オンチップオシレータトリミングレジスタ	LOCOTRR	8	8	3ICLK	9章
0008 0064h	SYSTEM	IWDT専用オンチップオシレータトリミングレジスタ	ILOCOTRR	8	8	3ICLK	9章
0008 0068h	SYSTEM	高速オンチップオシレータトリミングレジスタ0	HOCOTRR0	8	8	3ICLK	9章
0008 00A0h	SYSTEM	動作電力コントロールレジスタ	OPCCR	8	8	3ICLK	11 章
0008 00A2h	SYSTEM	メインクロック発振器ウェイトコントロールレジスタ	MOSCWTCR	8	8	3ICLK	9章
0008 00C0h	SYSTEM	リセットステータスレジスタ2	RSTSR2	8	8	3ICLK	6章
0008 00C2h	SYSTEM	ソフトウェアリセットレジスタ	SWRR	16	16	3ICLK	6章
0008 00E0h	SYSTEM	電圧監視1回路制御レジスタ1	LVD1CR1	8	8	3ICLK	8章
0008 00E1h	SYSTEM	電圧監視1回路ステータスレジスタ	LVD1SR	8	8	3ICLK	8章
0008 00E2h	SYSTEM	電圧監視2回路制御レジスタ1	LVD2CR1	8	8	3ICLK	8章
0008 00E3h	SYSTEM	電圧監視2回路ステータスレジスタ	LVD2SR	8	8	3ICLK	8章
0008 03FEh	SYSTEM	プロテクトレジスタ	PRCR	16	16	3ICLK	12 章
0008 1300h	BSC	バスエラーステータスクリアレジスタ	BERCLR	8	8	2ICLK	15 章
0008 1304h	BSC	バスエラー監視許可レジスタ	BEREN	8	8	2ICLK	15 章
0008 1308h	BSC	バスエラーステータスレジスタ1	BERSR1	8	8	2ICLK	15 章
0008 130Ah	BSC	バスエラーステータスレジスタ2	BERSR2	16	16	2ICLK	15 章
0008 1310h	BSC		BUSPRI	16	16	2ICLK	15 章
0008 2400h	DTC	DTCコントロールレジスタ	DTCCR	8	8	2ICLK	16 章
0008 2404h	DTC	DTCベクタベースレジスタ	DTCVBR	32	32	2ICLK	16 章
0008 2408h	DTC	DTCアドレスモードレジスタ	DTCADMOD	8	8	2ICLK	16章
0008 240Ch	DTC	DTCモジュール起動レジスタ	DTCST	8	8	2ICLK	16章
0008 240Eh	DTC	DTCステータスレジスタ	DTCSTS	16	16	2ICLK	16章
0008 2410h	DTC	DTCインデックステーブルベースレジスタ	DTCIBR	32	32	2ICLK	16章
0008 2414h	DTC	DTCオペレーションレジスタ	DTCOR	8	8	2ICLK	16章
0008 2416h	DTC	DTCシーケンス転送許可レジスタ	DTCSQE	16	16	2ICLK	16章
0008 2418h	DTC	DTCアドレスディスプレースメントレジスタ	DTCDISP	32	32	2ICLK	16章
0008 7010h~ 0008 70FFh	ICU	割り込み要求レジスタ016~割り込み要求レジスタ255	IR016~IR255	8	8	2ICLK	14章
0008 711Bh~ 0008 71FFh	ICU	DTC転送要求許可レジスタ027~DTC転送要求許可レジスタ255	DTCER027~ DTCER255	8	8	2ICLK	14 章
0008 7202h~ 0008 721Fh	ICU	割り込み要求許可レジスタ02~割り込み要求許可レジスタ1F	IER02∼IER1F	8	8	2ICLK	14 章
0008 72E0h	ICU	ソフトウェア割り込み起動レジスタ	SWINTR	8	8	2ICLK	14 章

表 5.1 I/O レジスタアドレス一覧 (2/11)

アドレス	モジュール	レジスタ名	レジスタシンボル	ビット	アクセス	アクセスサイクル数	参照
	シンボル			数	サイズ		
0008 72F0h	ICU	高速割り込み設定レジスタ	FIR	16	16	2ICLK	14 耷
0008 7300h ~ 0008 73FFh	ICU	割り込み要因プライオリティレジスタ000~ 割り込み要因プライオリティレジスタ255	IPR000 ~ IPR255	8	8	2ICLK	14 耷
0008 7500h ~ 0008 7505h	ICU	IRQコントロールレジスタ0~IRQコントロールレジスタ5	IRQCR0~ IRQCR5	8	8	2ICLK	14 章
0008 7510h	ICU	IRQ端子デジタルフィルタ許可レジスタ0	IRQFLTE0	8	8	2ICLK	14 1
0008 7514h	ICU	IRQ端子デジタルフィルタ設定レジスタ0	IRQFLTC0	16	16	2ICLK	14 1
0008 7580h	ICU	ノンマスカブル割り込みステータスレジスタ	NMISR	8	8	2ICLK	14 i
0008 7581h	ICU	ノンマスカブル割り込み許可レジスタ	NMIER	8	8	2ICLK	14
0008 7582h	ICU	ノンマスカブル割り込みステータスクリアレジスタ	NMICLR	8	8	2ICLK	14 i
0008 7583h	ICU	NMI端子割り込みコントロールレジスタ	NMICR	8	8	2ICLK	14
0008 7590h	ICU	NMI端子デジタルフィルタ許可レジスタ	NMIFLTE	8	8	2ICLK	14 :
0008 7594h	ICU	NMI端子デジタルフィルタ設定レジスタ	NMIFLTC	8	8	2ICLK	14
0008 8000h	CMT	コンペアマッチタイマスタートレジスタ0	CMSTR0	16	16	2 ~ 3PCLKB	21 :
0008 8002h	CMT0	コンペアマッチタイマコントロールレジスタ	CMCR	16	16	2 ~ 3PCLKB	21 :
0008 8004h	CMT0	コンペアマッチタイマカウンタ	CMCNT	16	16	2 ~ 3PCLKB	21
0008 8006h	CMT0	コンペアマッチタイマコンスタントレジスタ	CMCOR	16	16	2 ~ 3PCLKB	21
0008 8008h	CMT1	コンペアマッチタイマコントロールレジスタ	CMCR	16	16	2 ~ 3PCLKB	21
0008 800Ah	CMT1	コンペアマッチタイマカウンタ	CMCNT	16	16	2 ~ 3PCLKB	21
0008 800Ch	CMT1	コンペアマッチタイマコンスタントレジスタ	CMCOR	16	16	2 ~ 3PCLKB	21
0008 8030h	IWDT	IWDT リフレッシュレジスタ	IWDTRR	8	8	2 ~ 3PCLKB	22
0008 8032h	IWDT	IWDTコントロールレジスタ	IWDTCR	16	16	2 ~ 3PCLKB	22
0008 8034h	IWDT	IWDTステータスレジスタ	IWDTSR	16	16	2 ~ 3PCLKB	22
0008 8036h	IWDT	IWDT リセットコントロールレジスタ	IWDTRCR	8	8	2 ~ 3PCLKB	22
0008 8038h	IWDT	IWDTカウント停止コントロールレジスタ	IWDTCSTPR	8	8	2 ~ 3PCLKB	22
0008 80C0h	DA		DADR0	16	16		
0008 80C4h	DA	D/A データレジスタ 0	DACR	8	8	2 ~ 3PCLKB	27
		D/A制御レジスタ				2 ~ 3PCLKB	27
0008 80C5h	DA	データレジスタフォーマット選択レジスタ	DADPR	8	8	2 ~ 3PCLKB	27
0008 80C6h	DA	D/A A/D同期スタート制御レジスタ	DAADSCR	8	8	2 ~ 3PCLKB	27
0008 8280h	CRC	CRCコントロールレジスタ	CRCCR	8	8	2 ~ 3PCLKB	25
0008 8281h	CRC	CRC データ入力レジスタ	CRCDIR	8	8	2 ~ 3PCLKB	25
0008 8282h	CRC	CRC データ出カレジスタ	CRCDOR	16	16	2 ~ 3PCLKB	25
0008 8300h	RIIC0	I <sup>2</sup> Cバスコントロールレジスタ1	ICCR1	8	8	2 ~ 3PCLKB	24
0008 8301h	RIIC0	I <sup>2</sup> Cバスコントロールレジスタ2	ICCR2	8	8	2 ~ 3PCLKB	24
0008 8302h	RIIC0	I <sup>2</sup> Cパスモードレジスタ1	ICMR1	8	8	2 ~ 3PCLKB	24
0008 8303h	RIIC0	I <sup>2</sup> Cパスモードレジスタ2	ICMR2	8	8	2 ~ 3PCLKB	24
0008 8304h	RIIC0	I <sup>2</sup> Cパスモードレジスタ3	ICMR3	8	8	2 ~ 3PCLKB	24
0008 8305h	RIIC0	I <sup>2</sup> Cバスファンクション許可レジスタ	ICFER	8	8	2 ~ 3PCLKB	24
0008 8306h	RIIC0	I <sup>2</sup> Cバスステータス許可レジスタ	ICSER	8	8	2 ~ 3PCLKB	24
0008 8307h	RIIC0	I <sup>2</sup> Cバス割り込み許可レジスタ	ICIER	8	8	2 ~ 3PCLKB	24
0008 8308h	RIIC0	I <sup>2</sup> Cバスステータスレジスタ1	ICSR1	8	8	2 ~ 3PCLKB	24
0008 8309h	RIIC0	I <sup>2</sup> Cバスステータスレジスタ2	ICSR2	8	8	2 ~ 3PCLKB	24
0008 830Ah	RIIC0	スレーブアドレスレジスタLO	SARL0	8	8	2 ~ 3PCLKB	24
0008 830Bh	RIIC0	スレーブアドレスレジスタU0	SARU0	8	8	2 ~ 3PCLKB	24
0008 830Ch	RIIC0	スレーブアドレスレジスタL1	SARL1	8	8	2 ~ 3PCLKB	24
0008 830Dh	RIIC0	スレーブアドレスレジスタU1	SARU1	8	8	2 ~ 3PCLKB	24
0008 830Eh	RIIC0	スレーブアドレスレジスタL2	SARL2	8	8	2 ~ 3PCLKB	24
0008 830Fh	RIIC0	スレーブアドレスレジスタU2	SARU2	8	8	2 ~ 3PCLKB	24
0008 8310h	RIIC0	I <sup>2</sup> C バスビットレートLow レジスタ	ICBRL	8	8	2 ~ 3PCLKB	24
0008 8311h	RIIC0	I <sup>2</sup> CバスビットレートHigh レジスタ	ICBRH	8	8	2 ~ 3PCLKB	24
0008 8312h	RIIC0	I <sup>2</sup> Cバス送信データレジスタ	ICDRT	8	8	2 ~ 3PCLKB	24
	RIIC0		ICDRR	8	8	_ 5. 5510	

表 5.1 I/O レジスタアドレス一覧 (3/11)

アドレス	モジュール	レジスタ名	レジスタシンボル	ビット	アクセス	アクセスサイクル数	参照章
	シンボル			数	サイズ		
0008 9000h	S12AD	A/Dコントロールレジスタ	ADCSR	16	16	2 ~ 3PCLKB	26 章
0008 9004h	S12AD	A/Dチャネル選択レジスタA0	ADANSA0	16	16	2 ~ 3PCLKB	26 章
0008 9008h	S12AD	A/D変換値加算/平均機能チャネル選択レジスタ 0	ADADS0	16	16	2 ~ 3PCLKB	26 章
0008 900Ch	S12AD	A/D変換値加算/平均回数選択レジスタ	ADADC	8	8	2 ~ 3PCLKB	26 章
0008 900Eh	S12AD	A/Dコントロール拡張レジスタ	ADCER	16	16	2 ~ 3PCLKB	26 章
0008 9010h	S12AD	A/D変換開始トリガ選択レジスタ	ADSTRGR	16	16	2 ~ 3PCLKB	26 章
0008 9012h	S12AD	A/D変換拡張入力コントロールレジスタ	ADEXICR	16	16	2 ~ 3PCLKB	26 章
0008 9014h	S12AD	A/Dチャネル選択レジスタB0	ADANSB0	16	16	2 ~ 3PCLKB	26 章
0008 9018h	S12AD	A/D データニ重化レジスタ	ADDBLDR	16	16	2 ~ 3PCLKB	26 章
0008 901Ch	S12AD	A/D内部基準電圧データレジスタ	ADOCDR	16	16	2 ~ 3PCLKB	26 章
0008 901Eh	S12AD	A/D自己診断データレジスタ	ADRD	16	16	2 ~ 3PCLKB	26 章
0008 9020h	S12AD	A/Dデータレジスタ 0	ADDR0	16	16	2 ~ 3PCLKB	26 章
0008 9022h	S12AD	A/Dデータレジスタ1	ADDR1	16	16	2 ~ 3PCLKB	26 章
0008 9024h	S12AD	A/Dデータレジスタ2	ADDR2	16	16	2 ~ 3PCLKB	26 章
0008 9026h	S12AD	A/Dデータレジスタ3	ADDR3	16	16	2 ~ 3PCLKB	26 章
0008 9028h	S12AD	A/Dデータレジスタ4	ADDR4	16	16	2 ~ 3PCLKB	26 章
0008 902Ah	S12AD	A/Dデータレジスタ5	ADDR5	16	16	2 ~ 3PCLKB	26 章
0008 902Ch	S12AD	A/Dデータレジスタ6	ADDR6	16	16	2 ~ 3PCLKB	26 章
0008 902Eh	S12AD	A/Dデータレジスタ7	ADDR7	16	16	2 ~ 3PCLKB	26 章
0008 9066h	S12AD	A/Dサンプル&ホールド回路コントロールレジスタ	ADSHCR	16	16	2 ~ 3PCLKB	26 章
0008 907Ah	S12AD	A/D 断線検出コントロールレジスタ	ADDISCR	8	8	2 ~ 3PCLKB	26 章
0008 9080h	S12AD	A/D グループスキャン優先コントロールレジスタ	ADGSPCR	16	16	2 ~ 3PCLKB	26 章
0008 9084h	S12AD	A/Dデータニ重化レジスタ A	ADDBLDRA	16	16	2 ~ 3PCLKB	26 1
0008 9086h	S12AD	A/Dデータ二重化レジスタB	ADDBLDRB	16	16	2 ~ 3PCLKB	26 1
0008 90D4h	S12AD	A/Dチャネル選択レジスタC0	ADANSC0	16	16	2 ~ 3PCLKB	26 章
0008 90D9h	S12AD	A/DグループCトリガ選択レジスタ	ADGCTRGR	8	8	2 ~ 3PCLKB	26 章
0008 90DFh	S12AD	A/DサンプリングステートレジスタO	ADSSTRO	8	8	2 ~ 3PCLKB	26 1
0008 90E0h	S12AD	A/Dサンプリングステートレジスタ0	ADSSTR0	8	8	2 ~ 3PCLKB	26 1
0008 90E1h	S12AD	A/Dサンプリングステートレジスタ1	ADSSTR1	8	8	2 ~ 3PCLKB	26 1
0008 90E2h	S12AD	A/Dサンプリングステートレジスタ2	ADSSTR2	8	8	2 ~ 3PCLKB	26 1
0008 90E3h	S12AD	A/Dサンプリングステートレジスタ3	ADSSTR3	8	8	2 ~ 3PCLKB	26 1
0008 90E4h	S12AD	A/Dサンプリングステートレジスタ4	ADSSTR4	8	8	2 ~ 3PCLKB	26 1
0008 90E5h	S12AD	A/Dサンプリングステートレジスタ5	ADSSTR5	8	8	2 ~ 3PCLKB	26 1
0008 90E6h	S12AD	A/Dサンプリングステートレジスタ6	ADSSTR6	8	8	2 ~ 3PCLKB	26 1
0008 90E7h	S12AD	A/Dサンプリングステートレジスタ7	ADSSTR7	8	8	2 ~ 3PCLKB	26 1
0008 91A0h	S12AD		ADPGACR	16	16		
0008 91A0H	S12AD S12AD	A/D プログラマブルゲインアンブコントロールレジスタ A/D プログラマブルゲインアンプゲイン設定レジスタ 0	ADPGAGS0	16	16	2 ~ 3PCLKB	26 1
	SCI1		SMR	8	8	2 ~ 3PCLKB	26 1
0008 A020h	SMCI1	シリアルモードレジスタ	SMR	8	8	2 ~ 3PCLKB	23 1
0008 A020h	+	シリアルモードレジスタ				2 ~ 3PCLKB	23 1
0008 A021h	SCI1	ビットレートレジスタ	BRR	8	8	2 ~ 3PCLKB	23 1
0008 A022h	SCI1	シリアルコントロールレジスタ	SCR	8	8	2 ~ 3PCLKB	23 1
0008 A022h	SMCI1	シリアルコントロールレジスタ	SCR	8	8	2 ~ 3PCLKB	23 1
0008 A023h	SCI1	トランスミットデータレジスタ	TDR	8	8	2 ~ 3PCLKB	23 🗓
0008 A024h	SCI1	シリアルステータスレジスタ	SSR	8	8	2 ~ 3PCLKB	23 🗓
0008 A024h	SMCI1	シリアルステータスレジスタ	SSR	8	8	2 ~ 3PCLKB	23 1
0008 A025h	SCI1	レシーブデータレジスタ	RDR	8	8	2 ~ 3PCLKB	23 1
0008 A026h	SCI1	スマートカードモードレジスタ	SCMR	8	8	2 ~ 3PCLKB	23
0008 A026h	SMCI1	スマートカードモードレジスタ	SCMR	8	8	2 ~ 3PCLKB	23 1
0008 A027h	SCI1	シリアル拡張モードレジスタ	SEMR	8	8	2 ~ 3PCLKB	23 i
0008 A028h	SCI1	ノイズフィルタ設定レジスタ	SNFR	8	8	2 ~ 3PCLKB	23 1
0008 A029h	SCI1	I <sup>2</sup> Cモードレジスタ1	SIMR1	8	8	2 ~ 3PCLKB	23 :

表5.1 I/O レジスタアドレス一覧 (4/11)

表 5.1	1/0 0 0 0 0	、タアトレス一覧 (4/11)					T
アドレス	モジュール シンボル	レジスタ名	レジスタシンボル	ビット数	アクセス サイズ	アクセスサイクル数	参照章
0008 A02Ah	SCI1	I <sup>2</sup> Cモードレジスタ2	SIMR2	8	8	2 ~ 3PCLKB	23 章
0008 A02Bh	SCI1	I <sup>2</sup> Cモードレジスタ3	SIMR3	8	8	2 ~ 3PCLKB	23 章
0008 A02Ch	SCI1	I <sup>2</sup> Cステータスレジスタ	SISR	8	8	2 ~ 3PCLKB	23 章
0008 A02Dh	SCI1	SPIモードレジスタ	SPMR	8	8	2 ~ 3PCLKB	23 章
0008 A02Eh	SCI1	トランスミットデータレジスタHL	TDRHL	16	16	2 ~ 3PCLKB	23 章
0008 A02Eh	SCI1	トランスミットデータレジスタH	TDRH	8	8	2 ~ 3PCLKB	23 章
0008 A02Fh	SCI1	トランスミットデータレジスタL	TDRL	8	8	2 ~ 3PCLKB	23 章
0008 A030h	SCI1	レシーブデータレジスタHL	RDRHL	16	16	2 ~ 3PCLKB	23 章
0008 A030h	SCI1	レシーブデータレジスタH	RDRH	8	8	2 ~ 3PCLKB	23 章
0008 A031h	SCI1	レシーブデータレジスタL	RDRL	8	8	2 ~ 3PCLKB	23 章
0008 A032h	SCI1	モジュレーションデューティレジスタ	MDDR	8	8	2 ~ 3PCLKB	23 章
0008 A0A0h	SCI5	シリアルモードレジスタ	SMR	8	8	2 ~ 3PCLKB	23 章
0008 A0A0h	SMCI5	シリアルモードレジスタ	SMR	8	8	2 ~ 3PCLKB	23 章
0008 A0A1h	SCI5	ビットレートレジスタ	BRR	8	8	2 ~ 3PCLKB	23 章
0008 A0A2h	SCI5	シリアルコントロールレジスタ	SCR	8	8	2 ~ 3PCLKB	23 章
0008 A0A2h	SMCI5	シリアルコントロールレジスタ	SCR	8	8	2 ~ 3PCLKB	23 章
0008 A0A3h	SCI5	トランスミットデータレジスタ	TDR	8	8	2 ~ 3PCLKB	23 章
0008 A0A4h	SCI5	シリアルステータスレジスタ	SSR	8	8	2 ~ 3PCLKB	23 章
0008 A0A4h	SMCI5	シリアルステータスレジスタ	SSR	8	8	2 ~ 3PCLKB	23 章
0008 A0A5h	SCI5	レシーブデータレジスタ	RDR	8	8	2 ~ 3PCLKB	23 章
0008 A0A6h	SCI5	スマートカードモードレジスタ	SCMR	8	8	2 ~ 3PCLKB	23 章
0008 A0A6h	SMCI5	スマートカードモードレジスタ	SCMR	8	8	2 ~ 3PCLKB	23 章
0008 A0A7h	SCI5	シリアル拡張モードレジスタ	SEMR	8	8	2 ~ 3PCLKB	23 章
0008 A0A8h	SCI5	ノイズフィルタ設定レジスタ	SNFR	8	8	2 ~ 3PCLKB	23章
0008 A0A9h	SCI5	I <sup>2</sup> Cモードレジスタ1	SIMR1	8	8	2 ~ 3PCLKB	23章
0008 A0AAh	SCI5	12Cモードレジスタ2	SIMR2	8	8	2 ~ 3PCLKB	23章
0008 A0ABh	SCI5	12Cモードレジスタ3	SIMR3	8	8	2 ~ 3PCLKB	23章
0008 A0ACh	SCI5	I <sup>2</sup> Cステータスレジスタ	SISR	8	8	2 ~ 3PCLKB	23章
0008 A0ADh	SCI5	SPIモードレジスタ	SPMR	8	8	2 ~ 3PCLKB	23章
0008 A0AEh	SCI5	トランスミットデータレジスタHL	TDRHL	16	16	2 ~ 3PCLKB	23章
0008 A0AEh	SCI5	トランスミットデータレジスタH	TDRH	8	8	2 ~ 3PCLKB	23章
0008 A0AFh	SCI5	トランスミットデータレジスタL	TDRL	8	8	2 ~ 3PCLKB	23章
0008 A0B0h	SCI5	レシーブデータレジスタHL	RDRHL	16	16	2 ~ 3PCLKB	23章
0008 A0B0h	SCI5	レシーブデータレジスタH	RDRH	8	8	2 ~ 3PCLKB	23章
0008 A0B1h	SCI5	レシーブデータレジスタL	RDRL	8	8	2 ~ 3PCLKB	23章
0008 A0B2h	SCI5	モジュレーションデューティレジスタ	MDDR	8	8	2 ~ 3PCLKB	23章
0008 B000h	CAC	CACコントロールレジスタ0	CACR0	8	8	2 ~ 3PCLKB	10章
0008 B001h	CAC	CACコントロールレジスタ1	CACR1	8	8	2 ~ 3PCLKB	10 章
0008 B002h	CAC	CACコントロールレジスタ2	CACR2	8	8	2 ~ 3PCLKB	10 章
0008 B003h	CAC	CAC割り込み要求許可レジスタ	CAICR	8	8	2 ~ 3PCLKB	10 章
0008 B004h	CAC	CACステータスレジスタ	CASTR	8	8	2 ~ 3PCLKB	10 章
0008 B006h	CAC	CACAリーテスレンステ	CAULVR	16	16		
0008 B008h	CAC		CALLVR	16	16	2 ~ 3PCLKB	10章
0008 B008h	CAC	CACも内には、ジャファー・ジスク	CACNTBR	16	16	2 ~ 3PCLKB	10章
0008 B080h	DOC	CACカウンタバッファレジスタ	DOCR	8	8	2 ~ 3PCLKB	10章
0008 B080h	DOC	DOCコントロールレジスタ	DODIR	16	16	2 ~ 3PCLKB	29章
	DOC	DOCデータインブットレジスタ				2 ~ 3PCLKB	29章
0008 B084h		DOCデータセッティングレジスタ	DODSR	16	16	2 ~ 3PCLKB	29 章
0008 B300h	SCI12	シリアルモードレジスタ	SMR	8	8	2 ~ 3PCLKB	23 章
0008 B300h	SMCI12	シリアルモードレジスタ	SMR	8	8	2 ~ 3PCLKB	23章
0008 B301h	SCI12	ビットレートレジスタ	BRR	8	8	2 ~ 3PCLKB	23 章
0008 B302h	SCI12	シリアルコントロールレジスタ	SCR	8	8	2 ~ 3PCLKB	23 章

表 5.1 I/O レジスタアドレス一覧 (5/11)

アドレス	モジュール シンボル	レジスタ名	レジスタシンボル	ビット	アクセス サイズ	アクセスサイクル数	参照章
				数			
0008 B302h	SMCI12	シリアルコントロールレジスタ	SCR	8	8	2 ~ 3PCLKB	23 章
0008 B303h	SCI12	トランスミットデータレジスタ	TDR	8	8	2 ~ 3PCLKB	23 章
0008 B304h	SCI12	シリアルステータスレジスタ	SSR	8	8	2 ~ 3PCLKB	23 章
0008 B304h	SMCI12	シリアルステータスレジスタ	SSR	8	8	2 ~ 3PCLKB	23 章
0008 B305h	SCI12	レシーブデータレジスタ	RDR	8	8	2 ~ 3PCLKB	23 章
0008 B306h	SCI12	スマートカードモードレジスタ	SCMR	8	8	2 ~ 3PCLKB	23 章
0008 B306h	SMCI12	スマートカードモードレジスタ	SCMR	8	8	2 ~ 3PCLKB	23 章
0008 B307h	SCI12	シリアル拡張モードレジスタ	SEMR	8	8	2 ~ 3PCLKB	23 章
0008 B308h	SCI12	ノイズフィルタ設定レジスタ	SNFR	8	8	2 ~ 3PCLKB	23 章
0008 B309h	SCI12	I <sup>2</sup> Cモードレジスタ1	SIMR1	8	8	2 ~ 3PCLKB	23 章
0008 B30Ah	SCI12	I <sup>2</sup> Cモードレジスタ2	SIMR2	8	8	2 ~ 3PCLKB	23 章
0008 B30Bh	SCI12	I <sup>2</sup> Cモードレジスタ3	SIMR3	8	8	2 ~ 3PCLKB	23 章
0008 B30Ch	SCI12	I <sup>2</sup> Cステータスレジスタ	SISR	8	8	2 ~ 3PCLKB	23 奪
0008 B30Dh	SCI12	SPIモードレジスタ	SPMR	8	8	2 ~ 3PCLKB	23 奪
0008 B30Eh	SCI12	トランスミットデータレジスタHL	TDRHL	16	16	2 ~ 3PCLKB	23 章
0008 B30Eh	SCI12	トランスミットデータレジスタH	TDRH	8	8	2 ~ 3PCLKB	23 章
0008 B30Fh	SCI12	トランスミットデータレジスタL	TDRL	8	8	2 ~ 3PCLKB	23 章
0008 B310h	SCI12	レシーブデータレジスタHL	RDRHL	16	16	2 ~ 3PCLKB	23 🗈
0008 B310h	SCI12	レシーブデータレジスタH	RDRH	8	8	2 ~ 3PCLKB	23 1
0008 B311h	SCI12	レシーブデータレジスタL	RDRL	8	8	2 ~ 3PCLKB	23 🗓
0008 B312h	SCI12	モジュレーションデューティレジスタ	MDDR	8	8	2 ~ 3PCLKB	23 i
0008 B320h	SCI12	拡張シリアルモード有効レジスタ	ESMER	8	8	2 ~ 3PCLKB	23 1
0008 B321h	SCI12	コントロールレジスタ0	CR0	8	8	2 ~ 3PCLKB	23 i
0008 B322h	SCI12	コントロールレジスタ1	CR1	8	8	2 ~ 3PCLKB	23 i
0008 B323h	SCI12	コントロールレジスタ2	CR2	8	8	2 ~ 3PCLKB	23 1
0008 B324h	SCI12	コントロールレジスタ3	CR3	8	8	2 ~ 3PCLKB	23 i
0008 B325h	SCI12	ポートコントロールレジスタ	PCR	8	8	2 ~ 3PCLKB	23 i
0008 B326h	SCI12	割り込みコントロールレジスタ	ICR	8	8	2 ~ 3PCLKB	23 i
0008 B327h	SCI12	ステータスレジスタ	STR	8	8	2 ~ 3PCLKB	23 i
0008 B328h	SCI12	ステータスクリアレジスタ	STCR	8	8	2 ~ 3PCLKB	23 1
0008 B329h	SCI12	Control Field 0 データレジスタ	CF0DR	8	8	2 ~ 3PCLKB	23 1
0008 B32Ah	SCI12	Control Field 0コンペアイネーブルレジスタ	CF0CR	8	8	2 ~ 3PCLKB	23 i
0008 B32Bh	SCI12	Control Field 0受信データレジスタ	CF0RR	8	8	2 ~ 3PCLKB	23 i
0008 B32Ch	SCI12	プライマリ Control Field 1 データレジスタ	PCF1DR	8	8	2 ~ 3PCLKB	23 i
0008 B32Dh	SCI12	セカンダリ Control Field 1 データレジスタ	SCF1DR	8	8	2 ~ 3PCLKB	23 i
0008 B32Eh	SCI12	Control Field 1コンペアイネーブルレジスタ	CF1CR	8	8	2 ~ 3PCLKB	23 1
0008 B32Fh	SCI12	Control Field 1受信データレジスタ	CF1RR	8	8	2 ~ 3PCLKB	23 i
0008 B330h	SCI12	タイマコントロールレジスタ	TCR	8	8	2 ~ 3PCLKB	23 1
0008 B331h	SCI12	タイマモードレジスタ	TMR	8	8	2 ~ 3PCLKB	23 1
0008 B332h	SCI12	タイマプリスケーラレジスタ	TPRE	8	8	2 ~ 3PCLKB	23 1
0008 B333h	SCI12	タイマカウントレジスタ	TCNT	8	8	2 ~ 3PCLKB	23 1
0008 C001h	PORT1	ポート方向レジスタ	PDR	8	8	2 ~ 3PCLKB	17 1
0008 C002h	PORT2	ポート方向レジスタ	PDR	8	8	2 ~ 3PCLKB	17 :
0008 C003h	PORT3	ポート方向レジスタ	PDR	8	8	2 ~ 3PCLKB	17
0008 C004h	PORT4	ポート方向レジスタ	PDR	8	8	2 ~ 3PCLKB	17 :
0008 C007h	PORT7	ポート方向レジスタ	PDR	8	8	2 ~ 3PCLKB	17 :
0008 C007H	PORT9	ポート方向レジスタ	PDR	8	8	2 ~ 3PCLKB	17 :
0008 C009H	PORTA		PDR	8	8		
0008 C00Ah	PORTB	ポート方向レジスタ	PDR	8	8	2 ~ 3PCLKB	17
0008 C00Bh	PORTD	ポート方向レジスタ	PDR		8	2 ~ 3PCLKB	17 1
JUUG CUUDII	LOKID	ポート方向レジスタ	PODR	8	8	2 ~ 3PCLKB 2 ~ 3PCLKB	17 :

表5.1 I/O レジスタアドレス一覧 (6/11)

表 5.1	1/0 0 0 0 7	スタアドレス一覧 (6/11)					
アドレス	モジュール シンボル	レジスタ名	レジスタシンボル	ビット数	アクセス サイズ	アクセスサイクル数	参照章
0008 C022h	PORT2	ポート出力データレジスタ	PODR	8	8	2 ~ 3PCLKB	17 章
0008 C023h	PORT3	ポート出力データレジスタ	PODR	8	8	2 ~ 3PCLKB	17 章
0008 C024h	PORT4	ポート出力データレジスタ	PODR	8	8	2 ~ 3PCLKB	17 章
0008 C027h	PORT7	ポート出力データレジスタ	PODR	8	8	2 ~ 3PCLKB	17 章
0008 C029h	PORT9	ポート出力データレジスタ	PODR	8	8	2 ~ 3PCLKB	17 章
0008 C02Ah	PORTA	ポート出力データレジスタ	PODR	8	8	2 ~ 3PCLKB	17 章
0008 C02Bh	PORTB	ポート出力データレジスタ	PODR	8	8	2 ~ 3PCLKB	17 章
0008 C02Dh	PORTD	ポート出力データレジスタ	PODR	8	8	2 ~ 3PCLKB	17 章
0008 C041h	PORT1	ポート入力データレジスタ	PIDR	8	8	リード時 ; 3 ~ 4PCLKB ライト時 ; 2 ~ 3PCLKB	17 章
0008 C042h	PORT2	ポート入力データレジスタ	PIDR	8	8	リード時 ; 3 ~ 4PCLKB ライト時 ; 2 ~ 3PCLKB	17 章
0008 C043h	PORT3	ポート入力データレジスタ	PIDR	8	8	リード時 ; 3 ~ 4PCLKB ライト時 ; 2 ~ 3PCLKB	17 章
0008 C044h	PORT4	ポート入力データレジスタ	PIDR	8	8	リード時;3~4PCLKB ライト時;2~3PCLKB	17 章
0008 C047h	PORT7	ポート入力データレジスタ	PIDR	8	8	リード時 ; 3 ~ 4PCLKB	17 章
0008 C049h	PORT9	ポート入力データレジスタ	PIDR	8	8	ライト時; 2 ~ 3PCLKB リード時; 3 ~ 4PCLKB	17 章
0008 C04Ah	PORTA	ポート入力データレジスタ	PIDR	8	8	ライト時; 2 ~ 3PCLKB リード時; 3 ~ 4PCLKB	17 章
0008 C04Bh	PORTB	ポート入力データレジスタ	PIDR	8	8	ライト時; 2 ~ 3PCLKB リード時; 3 ~ 4PCLKB	17 章
0008 C04Dh	PORTD	ポート入力データレジスタ	PIDR	8	8	ライト時; 2 ~ 3PCLKB リード時; 3 ~ 4PCLKB	17 章
0008 C04Eh	PORTE	ポート入力データレジスタ	PIDR	8	8	ライト時; 2 ~ 3PCLKB リード時; 3 ~ 4PCLKB	17 章
0008 C061h	PORT1	ポートモードレジスタ	PMR	8	8	ライト時;2~3PCLKB 2~3PCLKB	17章
0008 C062h	PORT2	ポートモードレジスタ	PMR	8	8	2 ~ 3PCLKB	17章
0008 C063h	PORT3	ポートモードレジスタ	PMR	8	8	2 ~ 3PCLKB	17章
0008 C067h	PORT7	ポートモードレジスタ	PMR	8	8	2 ~ 3PCLKB	17 章
0008 C069h	PORT9	ポートモードレジスタ	PMR	8	8	2 ~ 3PCLKB	17 章
0008 C06Ah	PORTA	ポートモードレジスタ	PMR	8	8	2 ~ 3PCLKB	17 章
0008 C06Bh	PORTB	ポートモードレジスタ	PMR	8	8	2 ~ 3PCLKB	17 章
0008 C06Dh	PORTD		PMR	8	8		-
0008 C06Eh	PORTE	ポートモードレジスタ	PMR	8	8	2 ~ 3PCLKB	17章
0008 C082h	PORTE PORT1		ODR0	8	8	2 ~ 3PCLKB	17章
		オープンドレイン制御レジスタ0				2 ~ 3PCLKB	17章
0008 C084h	PORT2	オープンドレイン制御レジスタの	ODR0	8	8	2 ~ 3PCLKB	17章
0008 C085h	PORT2	オープンドレイン制御レジスタ1	ODR1	8	8	2 ~ 3PCLKB	17章
0008 C087h	PORT3	オープンドレイン制御レジスタ1	ODR1	8	8	2 ~ 3PCLKB	17章
0008 C08Eh	PORT7	オープンドレイン制御レジスタ 0	ODR0	8	8	2 ~ 3PCLKB	17章
0008 C08Fh	PORT7	オープンドレイン制御レジスタ1	ODR1	8	8	2 ~ 3PCLKB	17章
0008 C092h	PORT9	│ オープンドレイン制御レジスタ O	ODR0	8	8	2 ~ 3PCLKB	17 章
0008 C093h	PORT9	オープンドレイン制御レジスタ 1	ODR1	8	8	2 ~ 3PCLKB	17 章
0008 C094h	PORTA	オープンドレイン制御レジスタ 0	ODR0	8	8	2 ~ 3PCLKB	17 章
0008 C096h	PORTB	オープンドレイン制御レジスタ0	ODR0	8	8	2 ~ 3PCLKB	17 章
0008 C097h	PORTB	オープンドレイン制御レジスタ1	ODR1	8	8	2 ~ 3PCLKB	17 章
0008 C09Ah	PORTD	オープンドレイン制御レジスタ0	ODR0	8	8	2 ~ 3PCLKB	17 章
0008 C09Bh	PORTD	オープンドレイン制御レジスタ1	ODR1	8	8	2 ~ 3PCLKB	17 章
0008 C0C1h	PORT1	プルアップ制御レジスタ	PCR	8	8	2 ~ 3PCLKB	17 章
0008 C0C2h	PORT2	プルアップ制御レジスタ	PCR	8	8	2 ~ 3PCLKB	17 章
0008 C0C3h	PORT3	プルアップ制御レジスタ	PCR	8	8	2 ~ 3PCLKB	17 章
0008 C0C4h	PORT4	プルアップ制御レジスタ	PCR	8	8	2 ~ 3PCLKB	17 章
0008 C0C7h	PORT7	プルアップ制御レジスタ	PCR	8	8	2 ~ 3PCLKB	17 章
	1	1	1				

表 5.1 I/O レジスタアドレス一覧 (7/11)

アドレス	モジュール	レジスタ名	レジスタシンボル	ビッ	アクセス	アクセスサイクル数	参照章
7,500	シンボル	レンスラム	レンスタンフホル	ト数	サイズ	アクセスリイクル数	参照早
0008 C0CAh	PORTA	プルアップ制御レジスタ	PCR	8	8	2 ~ 3PCLKB	17 章
0008 C0CBh	PORTB	プルアップ制御レジスタ	PCR	8	8	2 ~ 3PCLKB	17 章
0008 C0CDh	PORTD	プルアップ制御レジスタ	PCR	8	8	2 ~ 3PCLKB	17 章
0008 C0E1h	PORT1	駆動能力制御レジスタ	DSCR	8	8	2 ~ 3PCLKB	17 章
0008 C0E2h	PORT2	駆動能力制御レジスタ	DSCR	8	8	2 ~ 3PCLKB	17 章
0008 C0E7h	PORT7	駆動能力制御レジスタ	DSCR	8	8	2 ~ 3PCLKB	17 章
0008 C0E9h	PORT9	駆動能力制御レジスタ	DSCR	8	8	2 ~ 3PCLKB	17 章
0008 C0EAh	PORTA	駆動能力制御レジスタ	DSCR	8	8	2 ~ 3PCLKB	17 章
0008 C0EBh	PORTB	駆動能力制御レジスタ	DSCR	8	8	2 ~ 3PCLKB	17 章
0008 C0EDh	PORTD	駆動能力制御レジスタ	DSCR	8	8	2 ~ 3PCLKB	17 章
0008 C11Fh	MPC	書き込みプロテクトレジスタ	PWPR	8	8	2 ~ 3PCLKB	18 章
0008 C148h	MPC	P10端子機能制御レジスタ	P10PFS	8	8	2 ~ 3PCLKB	18 章
0008 C149h	MPC	P11 端子機能制御レジスタ	P11PFS	8	8	2 ~ 3PCLKB	18 章
0008 C152h	MPC	P22端子機能制御レジスタ	P22PFS	8	8	2 ~ 3PCLKB	18 章
0008 C153h	MPC	P23端子機能制御レジスタ	P23PFS	8	8	2 ~ 3PCLKB	18 章
0008 C154h	MPC	P24端子機能制御レジスタ	P24PFS	8	8	2 ~ 3PCLKB	18 章
0008 C160h	MPC	P40端子機能制御レジスタ	P40PFS	8	8	2 ~ 3PCLKB	18 章
0008 C161h	MPC	P41端子機能制御レジスタ	P41PFS	8	8	2 ~ 3PCLKB	18章
0008 C162h	MPC	P42端子機能制御レジスタ	P42PFS	8	8	2 ~ 3PCLKB	18章
0008 C163h	MPC	P43端子機能制御レジスタ	P43PFS	8	8	2 ~ 3PCLKB	18章
0008 C164h	MPC	P44端子機能制御レジスタ	P44PFS	8	8	2 ~ 3PCLKB	18章
0008 C165h	MPC	P45端子機能制御レジスタ	P45PFS	8	8	2 ~ 3PCLKB	18章
0008 C166h	MPC		P46PFS	8	8		
0008 C167h	MPC	P46端子機能制御レジスタ	P47PFS	8	8	2 ~ 3PCLKB	18章
0008 C107H	MPC	P47端子機能制御レジスタ	P70PFS	8	8	2 ~ 3PCLKB	18章
0008 C179h	MPC	P70端子機能制御レジスタ	P71PFS	8	8	2 ~ 3PCLKB	18章
		P71端子機能制御レジスタ				2 ~ 3PCLKB	18章
0008 C17Ah	MPC MPC	P72端子機能制御レジスタ	P72PFS	8	8	2 ~ 3PCLKB	18章
0008 C17Bh		P73端子機能制御レジスタ	P73PFS			2 ~ 3PCLKB	18章
0008 C17Ch	MPC	P74端子機能制御レジスタ	P74PFS	8	8	2 ~ 3PCLKB	18章
0008 C17Dh	MPC	P75端子機能制御レジスタ	P75PFS	8	8	2 ~ 3PCLKB	18 章
0008 C17Eh	MPC	P76端子機能制御レジスタ	P76PFS	8	8	2 ~ 3PCLKB	18 章
0008 C18Bh	MPC	P93端子機能制御レジスタ	P93PFS	8	8	2 ~ 3PCLKB	18 章
0008 C18Ch	MPC	P94端子機能制御レジスタ	P94PFS	8	8	2 ~ 3PCLKB	18 章
0008 C192h	MPC	PA2端子機能制御レジスタ	PA2PFS	8	8	2 ~ 3PCLKB	18 章
0008 C193h	MPC	PA3端子機能制御レジスタ	PA3PFS	8	8	2 ~ 3PCLKB	18 章
0008 C198h	MPC	PB0端子機能制御レジスタ	PB0PFS	8	8	2 ~ 3PCLKB	18 章
0008 C199h	MPC	PB1端子機能制御レジスタ	PB1PFS	8	8	2 ~ 3PCLKB	18 章
0008 C19Ah	MPC	PB2端子機能制御レジスタ	PB2PFS	8	8	2 ~ 3PCLKB	18 章
0008 C19Bh	MPC	PB3端子機能制御レジスタ	PB3PFS	8	8	2 ~ 3PCLKB	18 章
0008 C19Ch	MPC	PB4端子機能制御レジスタ	PB4PFS	8	8	2 ~ 3PCLKB	18 章
0008 C19Dh	MPC	PB5端子機能制御レジスタ	PB5PFS	8	8	2 ~ 3PCLKB	18 章
0008 C19Eh	MPC	PB6端子機能制御レジスタ	PB6PFS	8	8	2 ~ 3PCLKB	18 章
0008 C19Fh	MPC	PB7端子機能制御レジスタ	PB7PFS	8	8	2 ~ 3PCLKB	18 章
0008 C1ABh	MPC	PD3端子機能制御レジスタ	PD3PFS	8	8	2 ~ 3PCLKB	18 章
0008 C1ACh	MPC	PD4端子機能制御レジスタ	PD4PFS	8	8	2 ~ 3PCLKB	18 章
0008 C1ADh	MPC	PD5端子機能制御レジスタ	PD5PFS	8	8	2 ~ 3PCLKB	18 章
0008 C1AEh	MPC	PD6端子機能制御レジスタ	PD6PFS	8	8	2 ~ 3PCLKB	18 章
0008 C1B2h	MPC	PE2端子機能制御レジスタ	PE2PFS	8	8	2 ~ 3PCLKB	18 章
0008 C290h	SYSTEM	リセットステータスレジスタ0	RSTSR0	8	8	4 ~ 5PCLKB	6章
0008 C291h	SYSTEM	リセットステータスレジスタ1	RSTSR1	8	8	4 ∼ 5PCLKB	6章
0008 C293h	SYSTEM	メインクロック発振器強制発振コントロールレジスタ	MOFCR	8	8	4 ~ 5PCLKB	9章

表 5.1 I/O レジスタアドレス一覧 (8/11)

アドレス	モジュール シンボル	レジスタ名	レジスタシンボル	ビット数	アクセス サイズ	アクセスサイクル数	参照章
0008 C297h	SYSTEM	電圧監視回路制御レジスタ	LVCMPCR	8	8	4 ∼ 5PCLKB	8章
0008 C298h	SYSTEM	電圧検出レベル選択レジスタ	LVDLVLR	8	8	4 ~ 5PCLKB	8章
0008 C29Ah	SYSTEM	電圧監視1回路制御レジスタ0	LVD1CR0	8	8	4 ~ 5PCLKB	8章
0008 C29Bh	SYSTEM	電圧監視2回路制御レジスタ0	LVD2CR0	8	8	4 ~ 5PCLKB	8章
0008 C4C0h	POE	入力レベルコントロール/ステータスレジスタ1	ICSR1	16	8, 16	2 ~ 3PCLKB	20 章
0008 C4C2h	POE	出力レベルコントロール/ステータスレジスタ1	OCSR1	16	8, 16	2 ~ 3PCLKB	20 章
0008 C4C8h	POE	入力レベルコントロール/ステータスレジスタ3	ICSR3	16	8, 16	2 ~ 3PCLKB	20 章
0008 C4CAh	POE	ソフトウェアポートアウトプットイネーブルレジスタ	SPOER	8	8	2 ~ 3PCLKB	20 章
0008 C4CBh	POE	ポートアウトプットイネーブルコントロールレジスタ1	POECR1	8	8	2 ~ 3PCLKB	20 章
0008 C4CCh	POE	ポートアウトプットイネーブルコントロールレジスタ2	POECR2	16	16	2 ~ 3PCLKB	20 章
0008 C4D0h	POE	ポートアウトプットイネーブルコントロールレジスタ4	POECR4	16	16	2 ~ 3PCLKB	20 章
0008 C4D2h	POE	ポートアウトプットイネーブルコントロールレジスタ5	POECR5	16	16	2 ~ 3PCLKB	20 章
0008 C4D6h	POE	入力レベルコントロール/ステータスレジスタ4	ICSR4	16	8, 16	2 ~ 3PCLKB	20 章
0008 C4DAh	POE	アクティブレベルレジスタ1	ALR1	16	8, 16	2 ~ 3PCLKB	20 章
0008 C4DCh	POE	入力レベルコントロール/ステータスレジスタ6	ICSR6	16	16	2 ~ 3PCLKB	20 章
0008 C4E6h	POE	ポートアウトプットイネーブルコンパレータ出力検出フラグレジス タ	POECMPFR	16	16	2 ~ 3PCLKB	20 章
0008 C4E8h	POE	ポートアウトプットイネーブルコンパレータ要求選択レジスタ	POECMPSEL	16	16	2 ~ 3PCLKB	20 章
0009 5200h	MTU3	タイマコントロールレジスタ	TCR	8	8, 16, 32	4 ~ 5PCLKB	19 章
0009 5201h	MTU4	タイマコントロールレジスタ	TCR	8	8	4 ~ 5PCLKB	19 章
0009 5202h	MTU3	タイマモードレジスタ1	TMDR1	8	8, 16	4 ~ 5PCLKB	19 章
0009 5203h	MTU4	タイマモードレジスタ1	TMDR1	8	8	4 ~ 5PCLKB	19 章
0009 5204h	MTU3	タイマI/OコントロールレジスタH	TIORH	8	8, 16, 32	4 ~ 5PCLKB	19 章
0009 5205h	MTU3	タイマI/OコントロールレジスタL	TIORL	8	8	4 ∼ 5PCLKB	19 章
0009 5206h	MTU4	タイマI/OコントロールレジスタH	TIORH	8	8, 16	4 ~ 5PCLKB	19 章
0009 5207h	MTU4	タイマI/OコントロールレジスタL	TIORL	8	8	4 ∼ 5PCLKB	19 章
0009 5208h	MTU3	タイマインタラプトイネーブルレジスタ	TIER	8	8, 16	4 ~ 5PCLKB	19 章
0009 5209h	MTU4	タイマインタラプトイネーブルレジスタ	TIER	8	8	4 ~ 5PCLKB	19 章
0009 520Ah	MTU	タイマアウトプットマスタイネーブルレジスタ A	TOERA	8	8	4 ∼ 5PCLKB	19 章
0009 520Dh	MTU	タイマゲートコントロールレジスタ A	TGCRA	8	8	4 ∼ 5PCLKB	19 章
0009 520Eh	MTU	タイマアウトプットコントロールレジスタ1A	TOCR1A	8	8, 16	4 ~ 5PCLKB	19 章
0009 520Fh	MTU	タイマアウトプットコントロールレジスタ 2A	TOCR2A	8	8	4 ~ 5PCLKB	19 章
0009 5210h	MTU3	タイマカウンタ	TCNT	16	16, 32	4 ∼ 5PCLKB	19 章
0009 5212h	MTU4	タイマカウンタ	TCNT	16	16	4 ∼ 5PCLKB	19 章
0009 5214h	MTU	タイマ周期データレジスタA	TCDRA	16	16, 32	4 ∼ 5PCLKB	19 章
0009 5216h	MTU	タイマデッドタイムデータレジスタA	TDDRA	16	16	4 ∼ 5PCLKB	19 章
0009 5218h	MTU3	タイマジェネラルレジスタA	TGRA	16	16, 32	4 ~ 5PCLKB	19 章
0009 521Ah	MTU3	タイマジェネラルレジスタB	TGRB	16	16	4 ~ 5PCLKB	19章
0009 521Ch	MTU4	タイマジェネラルレジスタA	TGRA	16	16, 32	4 ~ 5PCLKB	19章
0009 521Eh	MTU4	タイマジェネラルレジスタB	TGRB	16	16	4 ~ 5PCLKB	19章
0000 5212H	MTU	タイマサブカウンタA	TCNTSA	16	16, 32	4 ~ 5PCLKB	19章
0009 5222h	MTU	タイマ周期バッファレジスタ A	TCBRA	16	16	4 ~ 5PCLKB	19章
0000 5222h	MTU3	タイマジェネラルレジスタC	TGRC	16	16, 32	4 ~ 5PCLKB	19章
0009 5226h	MTU3	タイマジェネラルレジスタD	TGRD	16	16	4 ~ 5PCLKB	19章
0009 5228h	MTU4	タイマジェネラルレジスタロ タイマジェネラルレジスタC	TGRC	16	16, 32	4 ~ 5PCLKB	19 章
0009 522Ah	MTU4	タイマジェネラルレジスタD	TGRD	16	16	4 ~ 5PCLKB	19 章
0009 522AH	MTU3	タイマステータスレジスタ	TSR	8	8, 16	4 ~ 5PCLKB	19 章
0009 522Dh	MTU4	タイマステータスレジスタ	TSR	8	8	4 ~ 5PCLKB	19章
0009 522DH 0009 5230h	MTU		TITCR1A	8	8, 16		
		タイマ割り込み間引き設定レジスタ1A		8	8	4 ~ 5PCLKB	19章
0009 5231h	MTU	タイマ割り込み間引き回数カウンタ1A	TITCNT1A			4 ~ 5PCLKB	19章
0009 5232h	MTU	タイマバッファ転送設定レジスタA	TBTERA	8	8	4 ~ 5PCLKB	19章
0009 5234h	MTU	タイマデッドタイムイネーブルレジスタA	TDERA	8	8	4 ~ 5PCLKB	19 章

表 5.1 I/O レジスタアドレス一覧 (9/11)

表 5.1 ————	1	、タアトレス一覧 (9/11) 		Ľ			
アドレス	モジュール シンボル	レジスタ名	レジスタシンボル	レット数	アクセス サイズ	アクセスサイクル数	参照章
0009 5236h	MTU	タイマアウトプットレベルバッファレジスタA	TOLBRA	8	8	4 ~ 5PCLKB	19 章
0009 5238h	MTU3	タイマバッファ動作転送モードレジスタ	ТВТМ	8	8, 16	4 ~ 5PCLKB	19 章
0009 5239h	MTU4	タイマバッファ動作転送モードレジスタ	ТВТМ	8	8	4 ~ 5PCLKB	19 章
0009 523Ah	MTU	タイマ割り込み間引きモードレジスタA	TITMRA	8	8	4 ~ 5PCLKB	19 章
0009 523Bh	MTU	タイマ割り込み間引き設定レジスタ2A	TITCR2A	8	8	4 ~ 5PCLKB	19 章
0009 523Ch	MTU	タイマ割り込み間引き回数カウンタ2A	TITCNT2A	8	8	4 ~ 5PCLKB	19 章
0009 5240h	MTU4	タイマA/D変換開始要求コントロールレジスタ	TADCR	16	16	4 ~ 5PCLKB	19 章
0009 5244h	MTU4	タイマA/D変換開始要求周期設定レジスタA	TADCORA	16	16, 32	4 ~ 5PCLKB	19 章
0009 5246h	MTU4	タイマA/D変換開始要求周期設定レジスタB	TADCORB	16	16	4 ~ 5PCLKB	19 章
0009 5248h	MTU4	タイマA/D変換開始要求周期設定バッファレジスタA	TADCOBRA	16	16, 32	4 ~ 5PCLKB	19 章
0009 524Ah	MTU4	タイマA/D変換開始要求周期設定バッファレジスタB	TADCOBRB	16	16	4 ~ 5PCLKB	19 章
0009 524Ch	MTU3	タイマコントロールレジスタ2	TCR2	8	8	4 ~ 5PCLKB	19 章
0009 524Dh	MTU4	タイマコントロールレジスタ2	TCR2	8	8	4 ~ 5PCLKB	19 章
0009 5260h	MTU	タイマ波形コントロールレジスタ A	TWCRA	8	8	4 ~ 5PCLKB	19 章
0009 5270h	MTU	タイマモードレジスタ 2A	TMDR2A	8	8	4 ~ 5PCLKB	19 章
0009 5272h	MTU3	タイマジェネラルレジスタE	TGRE	16	16	4 ~ 5PCLKB	19 章
0009 5274h	MTU4	タイマジェネラルレジスタE	TGRE	16	16	4 ~ 5PCLKB	19 章
0009 5276h	MTU4	タイマジェネラルレジスタF	TGRF	16	16	4 ∼ 5PCLKB	19章
0009 5280h	MTU	タイマスタートレジスタA	TSTRA	8	8, 16	4 ~ 5PCLKB	19章
0009 5281h	MTU	タイマシンクロレジスタA	TSYRA	8	8	4 ~ 5PCLKB	19章
0009 5282h	MTU	タイマカウンタシンクロスタートレジスタ	TCSYSTR	8	8	4 ~ 5PCLKB	19章
0009 5284h	MTU	タイマリードライトイネーブルレジスタA	TRWERA	8	8	4 ~ 5PCLKB	19章
0009 5290h	MTU0		NFCR0	8	8		
0009 5291h	MTU1	ノイズフィルタコントロールレジスタ0	NFCR1	8	8	4 ~ 5PCLKB	19章
0009 5291h	MTU2	ノイズフィルタコントロールレジスタ1	NFCR2	8		4 ~ 5PCLKB	19章
0009 5292H	MTU3	ノイズフィルタコントロールレジスタ2	NFCR3	8	8	4 ~ 5PCLKB	19章
0009 5293h	MTU4	ノイズフィルタコントロールレジスタ3	NFCR4	8	8	4 ~ 5PCLKB	19章
0009 5294H	MTU5	ノイズフィルタコントロールレジスタ4	NFCR5	8	8	4 ~ 5PCLKB	19章
	+	ノイズフィルタコントロールレジスタ5		8	8	4 ~ 5PCLKB	19章
0009 5299h	MTU0	ノイズフィルタコントロールレジスタC	NFCRC			4 ~ 5PCLKB	19章
0009 5300h	MTU0	タイマコントロールレジスタ	TCR TMDR1	8	8, 16, 32	4 ~ 5PCLKB	19章
0009 5301h	MTU0	タイマモードレジスタ1			8	4 ~ 5PCLKB	19章
0009 5302h	MTU0	タイマI/OコントロールレジスタH	TIORH	8	8, 16	4 ~ 5PCLKB	19章
0009 5303h	MTU0	タイマI/OコントロールレジスタL	TIORL	8	8	4 ~ 5PCLKB	19 章
0009 5304h	MTU0	タイマインタラプトイネーブルレジスタ 	TIER	8	8, 16, 32	4 ~ 5PCLKB	19章
0009 5306h	MTU0	タイマカウンタ 	TCNT	16	16	4 ~ 5PCLKB	19 章
0009 5308h	MTU0	│ タイマジェネラルレジスタA │	TGRA	16	16, 32	4 ~ 5PCLKB	19 章
0009 530Ah	MTU0	タイマジェネラルレジスタB	TGRB	16	16	4 ~ 5PCLKB	19章
0009 530Ch	MTU0	タイマジェネラルレジスタ C	TGRC	16	16, 32	4 ∼ 5PCLKB	19 章
0009 530Eh	MTU0	タイマジェネラルレジスタ D	TGRD	16	16	4 ~ 5PCLKB	19 章
0009 5320h	MTU0	タイマジェネラルレジスタE	TGRE	16	16, 32	4 ∼ 5PCLKB	19 章
0009 5322h	MTU0	タイマジェネラルレジスタF	TGRF	16	16	4 ~ 5PCLKB	19 章
0009 5324h	MTU0	タイマインタラプトイネーブルレジスタ2	TIER2	8	8, 16	4 ~ 5PCLKB	19 章
0009 5326h	MTU0	タイマバッファ動作転送モードレジスタ	ТВТМ	8	8	4 ~ 5PCLKB	19 章
0009 5328h	MTU0	タイマコントロールレジスタ2	TCR2	8	8	4 ~ 5PCLKB	19 章
0009 5380h	MTU1	タイマコントロールレジスタ	TCR	8	8, 16	4 ~ 5PCLKB	19 章
0009 5381h	MTU1	タイマモードレジスタ1	TMDR1	8	8	4 ~ 5PCLKB	19 章
0009 5382h	MTU1	タイマI/Oコントロールレジスタ	TIOR	8	8	4 ~ 5PCLKB	19 章
0009 5384h	MTU1	タイマインタラプトイネーブルレジスタ	TIER	8	8, 16, 32	4 ~ 5PCLKB	19 章
0009 5385h	MTU1	タイマステータスレジスタ	TSR	8	8	4 ~ 5PCLKB	19 章
0009 5386h	MTU1	タイマカウンタ	TCNT	16	16	4 ~ 5PCLKB	19 章
0009 5388h	MTU1	タイマジェネラルレジスタA	TGRA	16	16, 32	4 ~ 5PCLKB	19 章

表 5.1 I/O レジスタアドレス一覧 (10/11)

表 5.1	1/0 0 0 0 0	、タアトレス一覧 (10/11)					
アドレス	モジュール シンボル	レジスタ名	レジスタシンボル	ビット数	アクセス サイズ	アクセスサイクル数	参照章
0009 538Ah	MTU1	タイマジェネラルレジスタB	TGRB	16	16	4 ~ 5PCLKB	19章
0009 5390h	MTU1	タイマインプットキャプチャコントロールレジスタ	TICCR	8	8	4 ~ 5PCLKB	19章
0009 5391h	MTU1	タイマモードレジスタ3	TMDR3	8	8	4 ~ 5PCLKB	19 章
0009 5394h	MTU1	タイマコントロールレジスタ2	TCR2	8	8	4 ~ 5PCLKB	19 章
0009 53A0h	MTU1	タイマロングワードカウンタ	TCNTLW	32	32	4 ~ 5PCLKB	19 章
0009 53A4h	MTU1	タイマロングワードジェネラルレジスタ	TGRALW	32	32	4 ~ 5PCLKB	19 章
0009 53A8h	MTU1	タイマロングワードジェネラルレジスタ	TGRBLW	32	32	4 ~ 5PCLKB	19 章
0009 5400h	MTU2	タイマコントロールレジスタ	TCR	8	8, 16	4 ~ 5PCLKB	19章
0009 5401h	MTU2	タイマモードレジスタ1	TMDR1	8	8	4 ~ 5PCLKB	19 章
0009 5402h	MTU2	タイマI/Oコントロールレジスタ	TIOR	8	8	4 ~ 5PCLKB	19 章
0009 5404h	MTU2	タイマインタラプトイネーブルレジスタ	TIER	8	8, 16, 32	4 ~ 5PCLKB	19 章
0009 5405h	MTU2	タイマステータスレジスタ	TSR	8	8	4 ~ 5PCLKB	19 章
0009 5406h	MTU2	タイマカウンタ	TCNT	16	16	4 ~ 5PCLKB	19 章
0009 5408h	MTU2	タイマジェネラルレジスタ A	TGRA	16	16, 32	4 ~ 5PCLKB	19 章
0009 540Ah	MTU2	タイマジェネラルレジスタB	TGRB	16	16	4 ~ 5PCLKB	19 章
0009 540Ch	MTU2	タイマコントロールレジスタ2	TCR2	8	8	4 ~ 5PCLKB	19 章
0009 5480h	MTU5	タイマカウンタU	TCNTU	16	16, 32	4 ~ 5PCLKB	19 章
0009 5482h	MTU5	タイマジェネラルレジスタU	TGRU	16	16	4 ∼ 5PCLKB	19 章
0009 5484h	MTU5	タイマコントロールレジスタ U	TCRU	8	8	4 ∼ 5PCLKB	19 章
0009 5485h	MTU5	タイマコントロールレジスタ 2U	TCR2U	8	8	4 ∼ 5PCLKB	19 章
0009 5486h	MTU5	タイマ1/0コントロールレジスタU	TIORU	8	8	4 ∼ 5PCLKB	19 章
0009 5490h	MTU5	タイマカウンタV	TCNTV	16	16, 32	4 ~ 5PCLKB	19 章
0009 5492h	MTU5	タイマジェネラルレジスタV	TGRV	16	16	4 ~ 5PCLKB	19 章
0009 5494h	MTU5	タイマコントロールレジスタ V	TCRV	8	8	4 ~ 5PCLKB	19章
0009 5495h	MTU5	タイマコントロールレジスタ 2V	TCR2V	8	8	4 ~ 5PCLKB	19 章
0009 5496h	MTU5	タイマI/OコントロールレジスタV	TIORV	8	8	4 ~ 5PCLKB	19章
0009 54A0h	MTU5	タイマカウンタW	TCNTW	16	16, 32	4 ~ 5PCLKB	19章
0009 54A2h	MTU5	タイマジェネラルレジスタ W	TGRW	16	16	4 ~ 5PCLKB	19章
0009 54A4h	MTU5	タイマコントロールレジスタw	TCRW	8	8	4 ~ 5PCLKB	19章
0009 54A5h	MTU5	タイマコントロールレジスタ 2W	TCR2W	8	8	4 ~ 5PCLKB	19章
0009 54A6h	MTU5	タイマI/OコントロールレジスタW	TIORW	8	8	4 ~ 5PCLKB	19章
0009 54B2h	MTU5	タイマインタラプトイネーブルレジスタ	TIER	8	8	4 ~ 5PCLKB	19章
0009 54B4h	MTU5	タイマスタートレジスタ	TSTR	8	8	4 ~ 5PCLKB	19章
0009 54B6h	MTU5	タイマコンペアマッチクリアレジスタ	TCNTCMPCLR	8	8	4 ~ 5PCLKB	19章
0009 5D30h	MTU	A/D変換開始要求選択レジスタ0	TADSTRGR0	8	8	4 ~ 5PCLKB	19章
000A 0C80h	CMPC0	コンパレータ制御レジスタ	CMPCTL	8	8	1 ~ 2PCLKB	28章
000A 0C84h	CMPC0	コンパレータ入力切り替えレジスタ	CMPSEL0	8	8	1 ~ 2PCLKB	28章
000A 0C88h	CMPC0	コンパレータ基準電圧選択レジスタ	CMPSEL1	8	8	1 ~ 2PCLKB	28章
000A 0C8Ch	CMPC0	コンパレータ出力モニタレジスタ	CMPMON	8	8	1 ~ 2PCLKB	28章
000A 0C90h	CMPC0	コンパレータ外部出力許可レジスタ	CMPIOC	8	8	1 ~ 2PCLKB	28章
000A 0CA0h	CMPC1	コンパレータ制御レジスタ	CMPCTL	8	8	1 ~ 2PCLKB	28章
000A 0CA4h	CMPC1	コンパレータ入力切り替えレジスタ	CMPSEL0	8	8	1 ~ 2PCLKB	28章
000A 0CA8h	CMPC1	コンパレータ基準電圧選択レジスタ	CMPSEL1	8	8	1 ~ 2PCLKB	28章
000A 0CACh	CMPC1	コンパレータ出力モニタレジスタ	CMPMON	8	8	1 ~ 2PCLKB	28章
000A 0CB0h	CMPC1	コンパレータ外部出力許可レジスタ	CMPIOC	8	8	1 ~ 2PCLKB	28章
000A 0CC0h	CMPC2	コンパレータ制御レジスタ	CMPCTL	8	8	1 ~ 2PCLKB	28章
000A 0CC4h	CMPC2	コンパレータ入力切り替えレジスタ	CMPSEL0	8	8	1 ~ 2PCLKB	28章
000A 0CC8h	CMPC2	コンパレータ基準電圧選択レジスタ	CMPSEL1	8	8	1 ~ 2PCLKB	28章
000A 0CCCh	CMPC2	コンパレータ出力モニタレジスタ	CMPMON	8	8	1 ~ 2PCLKB	28章
000A 0CD0h	CMPC2	コンパレータ外部出力許可レジスタ	CMPIOC	8	8	1 ~ 2PCLKB	28章
007F C090h	FLASH		DFLCTL	8	8		· ·
OUT CUBUII	ILASH	E2データフラッシュ制御レジスタ	DILOIL	٥	0	2 ~ 3FCLK	31 章

## 表5.1 I/O レジスタアドレス一覧 (11/11)

アドレス	モジュール シンボル	レジスタ名	レジスタシンボル	ビット数	アクセス サイズ	アクセスサイクル数	参照章
007F C0B0h	FLASH	フラッシュスタートアップ設定モニタレジスタ	FSCMR	16	16	2 ~ 3FCLK	31 章
007F C0B2h	FLASH	フラッシュアクセスウィンドウ開始アドレスモニタレジスタ	FAWSMR	16	16	2 ~ 3FCLK	31 章
007F C0B4h	FLASH	フラッシュアクセスウィンドウ終了アドレスモニタレジスタ	FAWEMR	16	16	2 ~ 3FCLK	31 章
007F C0B6h	FLASH	フラッシュ初期設定レジスタ	FISR	8	8	2 ~ 3FCLK	31 章
007F C0B7h	FLASH	フラッシュエクストラ領域制御レジスタ	FEXCR	8	8	2 ~ 3FCLK	31 章
007F C0B8h	FLASH	フラッシュエラーアドレスモニタレジスタL	FEAML	16	16	2 ~ 3FCLK	31 章
007F C0BAh	FLASH	フラッシュエラーアドレスモニタレジスタH	FEAMH	8	8	2 ~ 3FCLK	31 章
007F C0C0h	FLASH	プロテクト解除レジスタ	FPR	8	8	2 ~ 3FCLK	31 章
007F C0C1h	FLASH	プロテクト解除ステータスレジスタ	FPSR	8	8	2 ~ 3FCLK	31 章
007F C0C2h	FLASH	フラッシュリードバッファレジスタL	FRBL	16	16	2 ~ 3FCLK	31 章
007F C0C4h	FLASH	フラッシュリードバッファレジスタH	FRBH	16	16	2 ~ 3FCLK	31 章
007F FF80h	FLASH	フラッシュ P/Eモード制御レジスタ	FPMCR	8	8	2 ~ 3FCLK	31 章
007F FF81h	FLASH	フラッシュ領域選択レジスタ	FASR	8	8	2 ~ 3FCLK	31 章
007F FF82h	FLASH	フラッシュ処理開始アドレスレジスタL	FSARL	16	16	2 ~ 3FCLK	31 章
007F FF84h	FLASH	フラッシュ処理開始アドレスレジスタH	FSARH	8	8	2 ~ 3FCLK	31 章
007F FF85h	FLASH	フラッシュ制御レジスタ	FCR	8	8	2 ~ 3FCLK	31 章
007F FF86h	FLASH	フラッシュ処理終了アドレスレジスタL	FEARL	16	16	2 ~ 3FCLK	31 章
007F FF88h	FLASH	フラッシュ処理終了アドレスレジスタH	FEARH	8	8	2 ~ 3FCLK	31 章
007F FF89h	FLASH	フラッシュリセットレジスタ	FRESETR	8	8	2 ~ 3FCLK	31 章
007F FF8Ah	FLASH	フラッシュステータスレジスタ0	FSTATR0	8	8	2 ~ 3FCLK	31 章
007F FF8Bh	FLASH	フラッシュステータスレジスタ1	FSTATR1	8	8	2 ~ 3FCLK	31 章
007F FF8Ch	FLASH	フラッシュライトバッファレジスタL	FWBL	16	16	2 ~ 3FCLK	31 章
007F FF8Eh	FLASH	フラッシュライトバッファレジスタH	FWBH	16	16	2 ~ 3FCLK	31 章
007F FFB2h	FLASH	フラッシュ P/E モードエントリレジスタ	FENTRYR	16	16	2 ~ 3FCLK	31 章

## 6. リセット

## 6.1 概要

リセットには、RES#端子リセット、パワーオンリセット、電圧監視 0 リセット、電圧監視 1 リセット、電圧監視 2 リセット、独立ウォッチドッグタイマリセット、ソフトウェアリセットがあります。

表 6.1 にリセットの名称と要因を示します。

表6.1 リセットの名称と要因

リセットの名称	要因
RES#端子リセット	RES#端子の入力電圧がLow
パワーオンリセット	VCCの上昇(監視電圧:VPOR) <sup>(注1)</sup>
電圧監視0リセット	VCCの下降(監視電圧:Vdet0) <sup>(注1)</sup>
電圧監視1リセット	VCCの下降(監視電圧:Vdet1) <sup>(注1)</sup>
電圧監視2リセット	VCCの下降(監視電圧:Vdet2) <sup>(注1)</sup>
独立ウォッチドッグタイマリセット	独立ウォッチドッグタイマのアンダフロー、またはリフレッシュエラー
ソフトウェアリセット	レジスタ設定

注1. 監視電圧(VPOR, Vdet0, Vdet1, Vdet2)については、「8. 電圧検出回路(LVDAb)」、「32. 電気的特性」を参照してください。

リセットによって内部状態は初期化され、端子は初期状態になります。 **表 6.2** にリセット種別ごとの初期化対象を示します。

表 6.2 リセット種別ごとの初期化対象

				リセット要因			
リセット対象	RES#端子 リセット	パワーオン リセット	電圧監視0 リセット	独立ウォッチ ドッグタイマ リセット	電圧監視1 リセット	電圧監視2 リセット	ソフトウェア リセット
パワーオンリセット検出フラグ (RSTSR0.PORF)	0	_	-	_	_	_	_
コールドスタート/ウォームスタート判別 フラグ (RSTSR1.CWSF)	— (注 1)	0		_	_		ı
電圧監視0リセット検出フラグ (RSTSR0.LVD0RF)	0	0	1	_	_	_	_
独立ウォッチドッグタイマリセット検出 フラグ (RSTSR2.IWDTRF)	0	0	0	_	_		ı
独立ウォッチドッグタイマのレジスタ (IWDTRR, IWDTCR, IWDTSR, IWDTRCR, IWDTCSTPR, ILOCOCR)	0	0	0	_	_	_	_
電圧監視1リセット検出フラグ (RSTSR0.LVD1RF)	0	0	0	0	_	_	_
電圧監視機能1のレジスタ (LVD1CR0, LVCMPCR.LVD1E, LVDLVLR.LVD1LVL[3:0])	0	0	0	0	_		П
(LVD1CR1, LVD1SR)	0	0	0	0	_	_	_
電圧監視2リセット検出フラグ (RSTSR0.LVD2RF)	0	0	0	0	0	_	_
電圧監視機能2のレジスタ (LVD2CR0, LVD2E, LVDLVLR.LVD2LVL[1:0])	0	0	0	0	0	_	_
(LVD2CR1, LVD2SR)	0	0	0	0	0	_	_
ソフトウェアリセット検出フラグ (RSTSR2.SWRF)	0	0	0	0	0	0	_
上記以外のレジスタ、CPUおよび内部状態	0	0	0	0	0	0	0

#### 〇:初期化されます。 —:変化しない

リセットが解除されると、リセット例外処理を開始します。リセット例外処理については、「13. **例外処理**」を参照してください。

表 6.3 にリセットに関連する入出力端子を示します。

表 6.3 リセット関連の入出力端子

端子名	入出力	機能
RES#	入力	リセット端子

注1. 電源投入時は初期化されます。

### 6.2 レジスタの説明

## 6.2.1 リセットステータスレジスタ 0 (RSTSR0)

アドレス 0008 C290h

_	b7	b6	b5	b4	b3	b2	b1	b0	
	_	1	1	_	LVD2R F	LVD1R F	LVD0R F	PORF	
リセット後の値	0	0	0	0	0 (注1)	0 (注1)	0 (注1)	0 (注1)	

ビット	シンボル	ビット名	機能	R/W
b0	PORF	パワーオンリセット検出フラグ	0:パワーオンリセット未検出 1:パワーオンリセット検出	R/(W) (注2)
b1	LVD0RF	電圧監視0リセット検出フラグ	0:電圧監視0リセット未検出 1:電圧監視0リセット検出	R/(W) (注2)
b2	LVD1RF	電圧監視1リセット検出フラグ	0:電圧監視1リセット未検出 1:電圧監視1リセット検出	R/(W) (注2)
b3	LVD2RF	電圧監視2リセット検出フラグ	0:電圧監視2リセット未検出 1:電圧監視2リセット検出	R/(W) (注2)
b7-b4	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W

注1. リセット後の値は、リセット要因で異なります。

注2. フラグをクリアするための"0"書き込みのみ可能です。

### PORF フラグ (パワーオンリセット検出フラグ)

パワーオンリセットが発生したことを示します。 ["1"になる条件]

• パワーオンリセットが発生したとき

["0"になる条件]

- **表 6.2** に示すリセットを行ったとき
- "1" を読んだ後、"0" を書いたとき

### LVD0RF フラグ(電圧監視 0 リセット検出フラグ)

VCC 電圧が Vdet0 レベル以下を検知したことを示します。 ["1"になる条件]

• Vdet0 レベルの VCC 電圧を検知したとき

["0"になる条件]

- **表 6.2** に示すリセットを行ったとき
- "1" を読んだ後、"0" を書いたとき

#### LVD1RF フラグ (電圧監視 1 リセット検出フラグ)

VCC 電圧が Vdet1 レベル以下を検知したことを示します。 ["1" になる条件]

• Vdet1 レベルの VCC 電圧を検知したとき

["0"になる条件]

- 表 6.2 に示すリセットを行ったとき
- "1" を読んだ後、"0" を書いたとき

## LVD2RF フラグ (電圧監視 2 リセット検出フラグ)

VCC 電圧が Vdet2 レベル以下を検知したことを示します。

["1"になる条件]

• Vdet2 レベルの VCC 電圧を検知したとき

["0"になる条件]

- 表 6.2 に示すリセットを行ったとき
- "1" を読んだ後、"0" を書いたとき

## 6.2.2 リセットステータスレジスタ 1 (RSTSR1)

アドレス 0008 C291h

_	b7	b6	b5	b4	b3	b2	b1	b0
	_	1	1	1	1	ı	_	CWSF
リセット後の値	0	0	0	0	0	0	0	0/1 (注1)

ビット	シンボル	ビット名	機能	R/W
b0	CWSF	コールドスタート/ウォームスタート判別 フラグ	0:コールドスタート 1:ウォームスタート	R/(W) (注2)
b7-b1	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W

注1. リセット後の値は、リセット要因で異なります。

注2. フラグをセットするための"1"書き込みのみ可能です。

RSTSR1 レジスタは、電源が投入されたときのリセット処理(コールドスタート)か、動作中にリセット信号が入力されたときのリセット処理(ウォームスタート)かを判定するレジスタです。

## CWSF フラグ (コールドスタート/ウォームスタート判別フラグ)

コールドスタートかウォームスタートかを示します。

CWSFフラグは、電源投入時に初期化されます。

["1"になる条件]

• プログラムで"1"を書いたとき。"0"を書いても変化しません。

["0"になる条件]

• 表 6.2 に示すリセットを行ったとき

## 6.2.3 リセットステータスレジスタ 2 (RSTSR2)

アドレス 0008 00C0h

_	b7	b6	b5	b4	b3	b2	b1	b0
		_			_	SWRF	_	IWDTR F
リセット後の値	0	0	0	0	0	0 (注1)	0	0 (注1)

ビット	シンボル	ビット名	機能	R/W
b0	IWDTRF	独立ウォッチドッグタイマリセット検出 フラグ	0:独立ウォッチドッグタイマリセット未検出 1:独立ウォッチドッグタイマリセット検出	R/(W) (注2)
b1	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W
b2	SWRF	ソフトウェアリセット検出フラグ	0:ソフトウェアリセット未検出 1:ソフトウェアリセット検出	R/(W) (注2)
b7-b3	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W

注1. リセット後の値は、リセット要因で異なります。

注2. フラグをクリアするための"0"書き込みのみ可能です。

#### IWDTRF フラグ (独立ウォッチドッグタイマリセット検出 フラグ)

独立ウォッチドッグタイマリセットが発生したことを示します。 ["1" になる条件]

• 独立ウォッチドッグタイマリセットが発生したとき ["0" になる条件]

- 表 6.2 に示すリセットを行ったとき
- "1" を読んだ後、"0" を書いたとき


### SWRF フラグ (ソフトウェアリセット検出フラグ)

ソフトウェアリセットが発生したことを示します。 ["1"になる条件]

- ソフトウェアリセットを行ったとき
- ["0"になる条件]
  - 表 6.2 に示すリセットを行ったとき
  - "1" を読んだ後、"0" を書いたとき

# 6.2.4 ソフトウェアリセットレジスタ (SWRR)

アドレス 0008 00C2h



ビット	シンボル	ビット名	機能	R/W
b15-b0	SWRR[15:0]	ソフトウェアリセットビット	"A501h"を書くとLSIがリセットされます。読むと"0000h"が読めます	R/W

注. このレジスタはPRCR.PRC1ビットを"1" (書き込み許可)にした後で書き換えてください。

#### 6.3 動作説明

#### 6.3.1 RES# 端子リセット

RES# 端子によるリセットです。

RES# 端子が Low になると実行中の処理はすべて打ち切られ、リセット状態になります。

確実にリセットするために、電源投入時は規定の電源安定時間に従い、RES#端子がLowを保持するようにしてください。

RES# 端子を Low から High にした後、RES# 解除後待機時間 (tRESWT) 経過後に内部リセットが解除され、CPU はリセット例外処理を開始します。

詳細は、「32. 電気的特性」を参照してください。

#### 6.3.2 パワーオンリセット、電圧監視 0 リセット

パワーオンリセットは、パワーオンリセット回路による内部リセットです。

RES# 端子に抵抗を介して VCC に接続した状態で電源を投入すると、パワーオンリセットが発生します。 RES# 端子にコンデンサを接続する場合も、RES# 端子の電圧が常に VIH 以上になるようにしてください。 VIH は、「32. 電気的特性」を参照してください。 VCC が VPOR を超えると、ある一定時間(パワーオンリセット時間)が経過後、内部リセットが解除され、CPU がリセット例外処理を開始します。パワーオンリセット時間は、外部電源および MCU が安定するための時間です。

また、パワーオンリセットが発生すると、RSTSRO.PORF フラグが "1" になります。PORF フラグは、RES# 端子リセットによって初期化されます。

電圧監視 0 リセットは、電圧監視回路による内部リセットです。

オプション機能選択レジスタ 1 (OFS1) の電圧検出 0 回路起動ビット (LVDAS) が "0" (リセット後、電圧監視 0 リセット有効) の状態で、VCC が Vdet0 以下になると、RSTSR0.LVD0RF フラグが "1" になり、電圧検出回路は電圧監視 0 リセットを発生します。電圧監視 0 リセットを使用する場合は、OFS1.LVDAS ビットを "0" にしてください。VCC が Vdet0 を超えると、LVD0 リセット時間 (tLVD0) 経過後、内部リセットが解除され、CPU がリセット例外処理を開始します。

図 6.1 にパワーオンリセット、および電圧監視 0 リセットの動作例を示します。

電圧監視 0 リセットの詳細は、「8. 電圧検出回路 (LVDAb)」を参照してください。




図 6.1 パワーオンリセット、電圧監視 0 リセット動作例

#### 6.3.3 電圧監視 1 リセット、電圧監視 2 リセット

電圧監視回路による内部リセットです。

電圧監視 1 回路制御レジスタ 0 (LVD1CR0) の電圧監視 1 割り込み / リセット許可ビット (LVD1RIE) が "1" (電圧検出回路によるリセット / 割り込み有効) で、かつ電圧監視 1 回路モード選択ビット (LVD1RI) が "1" (低電圧検出時、リセット発生) の状態で、VCC が Vdet1 以下になると、RSTSR0.LVD1RF フラグが "1" になり、電圧検出回路は電圧監視 1 リセットを発生します。

同様に、電圧監視 2 回路制御レジスタ 0 (LVD2CR0) の電圧監視 2 割り込み / リセット許可ビット (LVD2RIE) が "1" (電圧検出回路によるリセット / 割り込み有効) で、かつ電圧監視 2 回路モード選択ビット (LVD2RI) が "1" (低電圧検出時、リセット発生) の状態で、VCC が Vdet2 以下になると、RSTSR0.LVD2RF フラグが "1" になり、電圧検出回路は電圧監視 2 リセットを発生します。

電圧監視 1 リセットの解除タイミングは、LVD1CR0 レジスタの電圧監視 1 リセットネゲート選択ビット (LVD1RN) で選択可能です。LVD1CR0.LVD1RN ビットが "0" のとき、VCC が Vdet1 以下になり、その後 Vdet1 を超えてから LVD1 リセット時間 (tLVD1) が経過すると内部リセットが解除され、CPU がリセット例外処理を開始します。また、LVD1CR0.LVD1RN ビットが "1" のとき、VCC が Vdet1 以下になってから LVD1 リセット時間 (tLVD1) 経過後に内部リセットが解除され、CPU がリセット例外処理を開始します。

電圧監視 2 リセットの解除タイミングも同様で、LVD2CR0 レジスタの電圧監視 2 リセットネゲート選択 ビット (LVD2RN) の設定により選択可能です。

Vdet1、および Vdet2 の電圧検出レベルは、電圧検出レベル選択レジスタ (LVDLVLR) の設定によって変更できます。

図 6.2 に電圧監視 1 リセット、および電圧監視 2 リセットの動作例を示します。

電圧監視1リセット、および電圧監視2リセットの詳細は、「8. 電圧検出回路(LVDAb)」を参照してください。




図 6.2 電圧監視 1 リセット、電圧監視 2 リセット動作例

RX13Tグループ 6. リセット

## 6.3.4 独立ウォッチドッグタイマリセット

独立ウォッチドッグタイマによる内部リセットです。

IWDT リセットコントロールレジスタ (IWDTRCR)、あるいはオプション機能選択レジスタ 0 (OFS0) の設定により、独立ウォッチドッグタイマから独立ウォッチドッグタイマリセットを出力するかどうかを選択できます。

独立ウォッチドッグタイマリセット出力を選択した場合、独立ウォッチドッグタイマがアンダフローしたとき、あるいはリフレッシュ許可期間以外で書き込みを行った場合に、独立ウォッチドッグタイマリセットが発生します。独立ウォッチドッグタイマリセット発生後、内部リセット時間 (tRESW2) 経過後に内部リセットは解除され、CPU がリセット例外処理を開始します。

独立ウォッチドッグタイマリセットの詳細は「22. 独立ウォッチドッグタイマ (IWDTa)」を参照してください。

## 6.3.5 ソフトウェアリセット

ソフトウェアリセット回路による内部リセットです。

SWRR レジスタに "A501h" を書くと、ソフトウェアリセットが発生します。ソフトウェアリセット発生後、内部リセット時間 (tRESW2) 経過後に内部リセットは解除され、CPU がリセット例外処理を開始します。

RX13Tグループ 6. リセット

## 6.3.6 コールドスタート/ウォームスタート判定機能

RSTSR1.CWSF フラグにより、電源が投入されたときのリセット処理(コールドスタート)か、動作中にリセット信号が入力されたときのリセット処理(ウォームスタート)かの判定をすることができます。

RSTSR1.CWSFフラグはパワーオンリセットが発生すると"0"(コールドスタート)になります。その他のリセットを行っても"0"になりません。また、プログラムで"1"を書くと、"1"になります。"0"を書いても変化しません。

図 6.3 にコールドスタート/ウォームスタート判定機能の動作例を示します。




図 6.3 コールドスタート/ウォームスタート判定機能の動作例

RX13Tグループ 6. リセット

### 6.3.7 リセット発生要因の判定

RSTSR0 レジスタと RSTSR2 レジスタを読むことで、いずれのリセット発生によってリセット例外処理が実行されたかを確認することができます。

図 6.4 にリセット発生要因判定フロー例を示します。




図 6.4 リセット発生要因判定フロー例

# 7. オプション設定メモリ (OFSM)

# 7.1 概要

オプション設定メモリ (OFSM) は、リセット後のマイコンの状態を選択するレジスタを備えています。オプション設定メモリは、ROM 上にあります。

図7.1にオプション設定メモリ領域を示します。




図 7.1 オプション設定メモリ領域

## 7.2 レジスタの説明

# 7.2.1 オプション機能選択レジスタ 0 (OFS0)

アドレス OFSM.OFS0 FFFF FF8Ch

b31	b30	b29	b28	b27	b26	b25	b24	b23	b22	b21	b20	b19	b18	b17	b16
_	_	_	_	_		ı	_	_	ı	_	_	_		_	-
				•		ュ-	ーザの部	定値(注	<b>主</b> 1)	•			•	•	
b15	b14	b13	b12	b11	b10	b9	b8	b7	b6	b5	b4	b3	b2	b1	b0
_	IWDTS LCSTP		IWDTR STIRQS	IWDTRF	PSS[1:0]	IWDTRF	PES[1:0]		IWDTC	KS[3:0]		IWDTTC	PS[1:0]	IWDTS TRT	_
	b15	_ IWDTS	_ IWDTS _	_ IWDTS _ IWDTR	_ IWDTS _ IWDTR	_ IWDTS _ IWDTR IWDTRPSS[1:0]	b15 b14 b13 b12 b11 b10 b9	b15 b14 b13 b12 b11 b10 b9 b8  _   IWDTS	b15         b14         b13         b12         b11         b10         b9         b8         b7           —         IWDTS LCSTP         —         IWDTR STIRQS         IWDTRPSS[1:0]         IWDTRPES[1:0]         IWDTRPES[1:0]	_ IWDTS _ IWDTR IWDTRPSSI1:01 IWDTRPESI1:01 IWDTC	b15         b14         b13         b12         b11         b10         b9         b8         b7         b6         b5           —         IWDTS LCSTP         —         IWDTRPSS[1:0]         IWDTRPES[1:0]         IWDTCKS[3:0]	b15         b14         b13         b12         b11         b10         b9         b8         b7         b6         b5         b4           —         IWDTS LCSTP         —         IWDTRPSS[1:0]         IWDTRPES[1:0]         IWDTCKS[3:0]         IWDTCKS[3:0]	b15         b14         b13         b12         b11         b10         b9         b8         b7         b6         b5         b4         b3           —         IWDTS LCSTP         —         IWDTRPSS[1:0]         IWDTRPES[1:0]         IWDTCKS[3:0]         IWDTTC	b15         b14         b13         b12         b11         b10         b9         b8         b7         b6         b5         b4         b3         b2           —         IWDTS LCSTP         —         IWDTR STIRQS         IWDTRPSS[1:0]         IWDTRPES[1:0]         IWDTCKS[3:0]         IWDTTOPS[1:0]	b15         b14         b13         b12         b11         b10         b9         b8         b7         b6         b5         b4         b3         b2         b1           —         IWDTS LCSTP         —         IWDTRPSS[1:0]         IWDTRPES[1:0]         IWDTCKS[3:0]         IWDTTOPS[1:0]         IWDTS TRT

リセット後の値 ユーザの設定値 (注1)

ビット	シンボル	ビット名	機能	R/W
b0	_	予約ビット	読んだ場合は、プログラムした値が読めます。プログラムする場合は、"1"にしてください	R
b1	IWDTSTRT	IWDTスタートモード選択ビット	0: リセット後、IWDTはオートスタートモードにて自動 的に起動 1: リセット後、IWDTは停止状態	R
b3-b2	IWDTTOPS[1:0]	IWDTタイムアウト期間選択ビット	b3 b2 0 0: 128サイクル(007Fh) 0 1: 512サイクル(01FFh) 1 0: 1024サイクル(03FFh) 1 1: 2048サイクル(07FFh)	R
b7-b4	IWDTCKS[3:0]	IWDTクロック分周比選択ビット	b7 b4 0000:分周なし 0010:16分周 0011:32分周 0100:64分周 1111:128分周 0101:256分周 上記以外は設定しないでください	R
b9-b8	IWDTRPES[1:0]	IWDTウィンドウ終了位置選択 ビット	b9 b8 0 0:75% 0 1:50% 1 0:25% 1 1:0% (ウィンドウの終了位置設定なし)	R
b11-b10	IWDTRPSS[1:0]	IWDTウィンドウ開始位置選択 ビット	b11 b10 0 0: 25% 0 1: 50% 1 0: 75% 1 1: 100% (ウィンドウの開始位置設定なし)	R
b12	IWDTRSTIRQS	IWDTリセット割り込み要求選択 ビット	0: ノンマスカブル割り込み要求を許可 1: リセットを許可	R
b13	_	予約ビット	読んだ場合は、プログラムした値が読めます。プログラムする場合は、"1"にしてください	R
b14	IWDTSLCSTP	IWDTスリープモードカウント停 止制御ビット	0:カウント停止無効 1:スリープモード、ソフトウェアスタンバイモード、お よびディープスリープモード移行時のカウント停止有 効	R
b31-b15	_	予約ビット	読んだ場合は、プログラムした値が読めます。プログラムする場合は、"1"にしてください	R

注1. ブランク品では、"FFFF FFFFh"です。ユーザプログラムを書いた後は、設定した値になります。

OFS0 レジスタは ROM 上にあります。プログラムと一緒に書いてください。書いた後、OFS0 レジスタに 追加書き込みをしないでください。

OFS0 レジスタを含むブロックを消去すると、OFS0 レジスタは "FFFF FFFFh" になります。

ブートモード時は OFSO レジスタの値は無視され、"FFFF FFFFh" が設定されているときと同じ動作になります。

#### IWDTSTRT ビット (IWDT スタートモード選択ビット)

リセット後の IWDT の起動モード (停止状態、またはオートスタートモードでの起動)が選択できます。 オートスタートモードでの起動の場合、IWDT の設定は、OFSO レジスタの設定が有効となります。

#### IWDTTOPS[1:0] ビット (IWDT タイムアウト期間選択ビット)

ダウンカウンタがアンダフローするまでのタイムアウト期間を IWDTCKS[3:0] ビットで設定した分周クロックを 1 サイクルとして、128 サイクル/512 サイクル/1024 サイクル/2048 サイクルから選択します。リフレッシュ後、アンダフローするまでの時間 (IWDT 専用クロック数)は、IWDTCKS[3:0] ビットと IWDTTOPS[1:0] ビットの組み合わせにより決定します。

詳細は「22. 独立ウォッチドッグタイマ (IWDTa)」を参照してください。

#### IWDTCKS[3:0] ビット (IWDT クロック分周比選択ビット)

IWDT 専用クロックを分周するプリスケーラの分周比設定を 1 分周 /16 分周 /32 分周 /64 分周 /128 分周 /256 分周から選択します。IWDTTOPS[1:0] ビットと組み合わせて、IWDT のカウント期間を IWDT 専用クロックの  $128 \sim 524288$  クロックの間で設定できます。

詳細は「22. 独立ウォッチドッグタイマ (IWDTa)」を参照してください。

#### IWDTRPES[1:0] ビット (IWDT ウィンドウ終了位置選択ビット)

ダウンカウンタのウィンドウ終了位置を、カウント期間の75%、50%、25%、0%から選択します。選択するウィンドウ終了位置は、ウィンドウ開始位置より小さい値を選択します(ウィンドウ開始位置>ウィンドウ終了位置)。ウィンドウ終了位置をウィンドウ開始位置よりも大きい値に設定した場合、ウィンドウ開始位置の設定のみが有効となります。

IWDTRPSS[1:0]、IWDTRPES[1:0] ビットで設定したウィンドウ開始 / 終了位置のカウンタ値は、IWDTTOPS[1:0] ビットの設定により変わります。

詳細は「22. 独立ウォッチドッグタイマ (IWDTa)」を参照してください。

#### IWDTRPSS[1:0] ビット (IWDT ウィンドウ開始位置選択ビット)

ダウンカウンタのウィンドウ開始位置を、カウント期間 (カウント開始を 100%、アンダフロー発生時を 0%)の 100%、75%、50%、25% から選択します。ウィンドウ開始位置からウィンドウ終了位置までの期間 がリフレッシュ許可期間となり、それ以外はリフレッシュ禁止期間となります。

詳細は「22. 独立ウォッチドッグタイマ (IWDTa)」を参照してください。

#### IWDTRSTIRQS ビット (IWDT リセット割り込み要求選択ビット)

ダウンカウンタのアンダフロー、またはリフレッシュエラー発生時の動作を設定します。独立ウォッチドッグタイマリセットもしくは、ノンマスカブル割り込み要求のいずれかが選択できます。

詳細は「22. 独立ウォッチドッグタイマ (IWDTa)」を参照してください。

#### IWDTSLCSTP ビット (IWDT スリープモードカウント停止制御ビット)

スリープモード、ソフトウェアスタンバイモード、およびディープスリープモード移行時のカウント停止 を選択します。

詳細は「22. 独立ウォッチドッグタイマ (IWDTa)」を参照してください。



## 7.2.2 オプション機能選択レジスタ 1 (OFS1)

アドレス OFSM.OFS1 FFFF FF88h

_	b31	b30	b29	b28	b27	b26	b25	b24	b23	b22	b21	b20	b19	b18	b17	b16
	l		1	1	ı	1	ı	_			ı	1	I	_		_
リセット後の値 ユーザの設定値 <sup>(注1)</sup>																
_	b15	b14	b13	b12	b11	b10	b9	b8	b7	b6	b5	b4	b3	b2	b1	b0
	ı	_	1	1	-		ı	HOCO EN	_	_	-	1	l	LVDAS	VDSE	L[1:0]

リセット後の値

ユーザの設定値<sup>(注1)</sup>

ビット	シンボル	ビット名	機能	R/W
b1-b0	VDSEL[1:0]	電圧検出0レベル選択ビット	b1 b0 0 0:3.84Vを選択 0 1:2.82Vを選択 1 0:2.51Vを選択 電圧検出0回路を使用する場合は、上記以外は設定しない でください	R
b2	LVDAS	電圧検出0回路起動ビット	0:リセット後、電圧監視0リセット有効 1:リセット後、電圧監視0リセット無効	R
b7-b3	_	予約ビット	読んだ場合は、プログラムした値が読めます。プログラム する場合は、"1"にしてください	R
b8	HOCOEN	HOCO発振有効ビット	0:リセット後、HOCO発振が有効 1:リセット後、HOCO発振が無効	R
b31-b9	_	予約ビット	読んだ場合は、プログラムした値が読めます。プログラム する場合は、"1"にしてください	R

注1. ブランク品では、"FFFF FFFFh"です。ユーザプログラムを書いた後は、設定した値になります。

OFS1 レジスタは ROM 上にあります。プログラムと一緒に書いてください。書いた後、OFS1 レジスタに 追加書き込みをしないでください。

OFS1 レジスタを含むブロックを消去すると、OFS1 レジスタは "FFFF FFFFh" となります。

ブートモード時は OFS1 レジスタの値は無視され、"FFFF FFFFh" が設定されているときと同じ動作になります。

#### VDSEL[1:0] ビット (電圧検出 0 レベル選択ビット)

電圧検出0回路の電圧検出レベルを選択します。

#### LVDAS ビット(電圧検出 0 回路起動ビット)

リセット後、電圧監視 0 リセットを有効にするか無効にするかを選択します。 電圧検出 0 回路で監視する Vdet0 電圧は、VDSEL[1:0] ビットで選択します。

# HOCOEN ビット (HOCO 発振有効ビット)

リセット後、HOCO 用発振を有効にするか無効にするかを選択します。

HOCOEN ビットを"0"にすることにより、CPU が動作する前に HOCO の発振を開始することができ、発振安定の待ち時間を減らすことができます。

なお、HOCOEN ビットを"0"にしても、システムクロックソースは HOCO に切り替わりません。CPU からクロックソース選択ビット (SCKCR3.CKSEL[2:0]) を書き換えることにより、切り替わります。

また、HOCOEN ビットに"0"を設定している場合、HOCO 発振安定時間(tHOCO)はハードウェアで確保

されているため、CPU リセット解除後から電気的特性に記載の HOCO 発振周波数 (fHOCO) の精度のクロックが供給されます。

# 7.2.3 エンディアン選択レジスタ (MDE)

アドレス OFSM.MDE FFFF FF80h

	b31	b30	b29	b28	b27	b26	b25	b24	b23	b22	b21	b20	b19	b18	b17	b16
	l	l		ı	l	l	l	ı	l	l	l	l	l	l	ı	_
リセット後の値 ユーザの設定値 (注1)																
	b15	b14	b13	b12	b11	b10	b9	b8	b7	b6	b5	b4	b3	b2	b1	b0
	_		_		_		_	_	_		_	_	_	-	MDE[2:0]	1

リセット後の値

ユーザの設定値<sup>(注1)</sup>

ビット	シンボル	ビット名	機能	R/W
b2-b0	MDE[2:0]	エンディアン選択ビット	b2 b0 000:ビッグエンディアン 111:リトルエンディアン 上記以外は設定しないでください	R
b31-b3		予約ビット	読んだ場合は、プログラムした値が読めます。プログラム する場合は、"1"にしてください	R

注1. ブランク品では、"FFFF FFFFh"です。ユーザプログラムを書いた後は、設定した値になります。

MDE レジスタは、CPU のエンディアンを選択するレジスタです。MDE レジスタは ROM 上にあります。 プログラムと一緒に書いてください。書いた後、MDE レジスタに追加書き込みをしないでください。 MDE レジスタを含むブロックを消去すると、MDE レジスタは "FFFF FFFFh" になります。

#### MDE[2:0] ビット(エンディアン選択ビット)

リトルエンディアン / ビッグエンディアンを選択します。

## 7.3 使用上の注意事項

# 7.3.1 オプション設定メモリの設定例

オプション設定メモリは ROM 上にありますので、命令の実行では書き換えられません。プログラム作成時に適切な値を書いてください。以下に設定例を示します。

• OFSO レジスタに "FFFF FFF8h" を設定する場合

.ORG 0FFFFF8CH .LWORD 0FFFFFF8H

注. プログラムの書式はコンパイラによって異なります。コンパイラのマニュアルで確認してください。

# 8. 電圧検出回路 (LVDAb)

電圧検出回路は VCC 端子に入力する電圧を監視する回路です。 VCC 入力電圧をプログラムで監視できます。

#### 8.1 概要

電圧検出 0 はオプション機能選択レジスタ 1 (OFS1) で、検出電圧を 3 レベルから選択できます。電圧検出 1 は、電圧検出レベル選択レジスタ (LVDLVLR) で、検出電圧を 9 レベルから選択できます。電圧検出 2 は、LVDLVLR レジスタで検出電圧を 4 レベルから選択できます。

電圧監視 0 リセット、電圧監視 1 リセット / 割り込み、電圧監視 2 リセット / 割り込みを使用できます。 表 8.1 に電圧検出回路の仕様を示します。 図 8.1 に電圧検出回路ブロック図を、図 8.2 に電圧監視 1 割り込み / リセット発生回路のブロック図を、図 8.3 に電圧監視 2 割り込み / リセット発生回路のブロック図を示します。

表8.1 電圧検出回路の仕様

	項目	電圧監視0	電圧監視1	電圧監視2
VCC監視	監視する電圧	Vdet0	Vdet1	Vdet2
	検出対象	下降してVdet0を通過した場合	上昇または下降してVdet1を通過 した場合	上昇または下降してVdet2を通過 した場合
	検出電圧	OFS1 レジスタで3 レベルから選 択可能	LVDLVLR.LVD1LVL[3:0] ビットで 9 レベルから選択可能	LVDLVLR.LVD2LVL[1:0] ビットで 4 レベルから選択可能
	モニタフラグ	なし	LVD1SR.LVD1MONフラグ: Vdet1より高いか低いかをモニタ	LVD2SR.LVD2MONフラグ: Vdet2より高いか低いかをモニタ
			LVD1SR.LVD1DETフラグ: Vdet1通過検出	LVD2SR.LVD2DETフラグ: Vdet2通過検出
電圧検出	リセット	電圧監視0リセット	電圧監視1リセット	電圧監視2リセット
時の処理		Vdet0 > VCCでリセット: VCC > Vdet0の一定時間後に CPU動作再開	Vdet1 > VCCでリセット: VCC > Vdet1の一定時間後に CPU動作再開、またはVdet1 > VCCの一定時間後にCPU動作再 開を選択可能	Vdet2 > VCCでリセット: VCC > Vdet2の一定時間後に CPU動作再開、またはVdet2 > VCCの一定時間後にCPU動作再 開を選択可能
	割り込み	なし	電圧監視1割り込み	電圧監視2割り込み
			ノンマスカブルまたはマスカブ ルを選択可能	ノンマスカブルまたはマスカブ ルを選択可能
			Vdet1 > VCC、VCC > Vdet1の 両方、またはどちらかで割り込 み要求	Vdet2 > VCC、VCC > Vdet2の両 方、またはどちらかで割り込み 要求




図 8.1 電圧検出回路ブロック図

RX13Tグループ 8. 電圧検出回路(LVDAb)




図 8.2 電圧監視 1 割り込み / リセット発生回路のブロック図




図8.3 電圧監視2割り込み/リセット発生回路のブロック図

# 8.2 レジスタの説明

# 8.2.1 電圧監視 1 回路制御レジスタ 1 (LVD1CR1)

アドレス 0008 00E0h



ビット	シンボル	ビット名	機能	R/W
b1-b0	LVD1IDTSEL [1:0]	電圧監視1割り込み発生条件選択ビット	b1 b0 0 0 : VCC≧Vdet1 (上昇)検出時 0 1 : VCC < Vdet1 (下降)検出時 1 0 : 下降および上昇検出時 1 1 : 設定しないでください	R/W
b2	LVD1IRQSEL	電圧監視1割り込み種類選択ビット	0:ノンマスカブル割り込み 1:マスカブル割り込み	R/W
b7-b3	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W

注. このレジスタはPRCR.PRC3ビットを"1" (書き込み許可)にした後で書き換えてください。

## 8.2.2 電圧監視 1 回路ステータスレジスタ (LVD1SR)

アドレス 0008 00E1h



ビット	シンボル	ビット名	機能	R/W
b0	LVD1DET	電圧監視1電圧変化検出フラグ	0:未検出 1:Vdet1通過検出	R/(W) (注1)
b1	LVD1MON	電圧監視1信号モニタフラグ	0:VCC < Vdet1 1:VCC≧ Vdet1またはLVD1MON無効	R
b7-b2	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W

- 注. このレジスタはPRCR.PRC3ビットを"1" (書き込み許可)にした後で書き換えてください。
- 注1. "0"のみ書けます。"0"を書いた後、LVD1DETビットの読み出し値に反映されるまでにシステムクロック2サイクルかかります。

#### LVD1DET フラグ(電圧監視1電圧変化検出フラグ)

LVD1DET フラグは、LVCMPCR.LVD1E ビットが "1" (電圧検出 1 回路有効)、かつ LVD1CR0.LVD1CMPE ビットが "1" (電圧監視 1 回路比較結果出力許可) のとき有効になります。

LVD1DET フラグを "0" にするときは、LVD1CR0.LVD1RIE を "0" (禁止)にしてから行ってください。再度、LVD1CR0.LVD1RIE を "1" (許可)にする場合は、PCLKB2 サイクル以上経過してから行ってください。アクセスサイクル数が PCLKB で定義されている I/O レジスタを読み出すことによって、PCLKB2 サイクル以上の待ち時間を確保することが可能です。

#### LVD1MON フラグ(電圧監視1信号モニタフラグ)

LVD1MON フラグは、LVCMPCR.LVD1E ビットが "1" (電圧検出 1 回路有効)、かつ LVD1CR0.LVD1CMPE ビットが "1" (電圧監視 1 回路比較結果出力許可) のとき有効になります。

# 8.2.3 電圧監視 2 回路制御レジスタ 1 (LVD2CR1)

アドレス 0008 00E2h



ビット	シンボル	ビット名	機能	R/W
b1-b0	LVD2IDTSEL [1:0]	電圧監視2割り込み発生条件選択ビット	b1 b0 0 0: VCC≧Vdet2 (上昇)検出時 0 1: VCC < Vdet2 (下降)検出時 1 0: 下降および上昇検出時 1 1: 設定しないでください	R/W
b2	LVD2IRQSEL	電圧監視2割り込み種類選択ビット	0:ノンマスカブル割り込み 1:マスカブル割り込み	R/W
b7-b3	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W

注. このレジスタはPRCR.PRC3ビットを"1" (書き込み許可)にした後で書き換えてください。

## 8.2.4 電圧監視 2 回路ステータスレジスタ (LVD2SR)

アドレス 0008 00E3h



ビット	シンボル	ビット名	機能	R/W
b0	LVD2DET	電圧監視2電圧変化検出フラグ	0:未検出 1:Vdet2通過検出	R/(W) (注1)
b1	LVD2MON	電圧監視2信号モニタフラグ	0:VCC < Vdet2 1:VCC≧ Vdet2またはLVD2MON無効	R
b7-b2	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W

- 注. このレジスタはPRCR.PRC3ビットを"1" (書き込み許可)にした後で書き換えてください。
- 注1. "0"のみ書けます。"0"を書いた後、LVD2DETビットの読み出し値に反映されるまでにシステムクロック2サイクルかかります。

#### LVD2DET フラグ(電圧監視2電圧変化検出フラグ)

LVD2DET フラグは、LVCMPCR.LVD2E ビットが "1" (電圧検出 2 回路有効)、かつ LVD2CR0.LVD2CMPE ビットが "1" (電圧監視 2 回路比較結果出力許可) のとき有効になります。


LVD2DET フラグを "0" にするときは、LVD2CR0.LVD2RIE を "0" (禁止)にしてから行ってください。再度、LVD2CR0.LVD2RIE を "1" (許可)にする場合は、PCLKB2 サイクル以上経過してから行ってください。 アクセスサイクル数が PCLKB で定義されている I/O レジスタを読み出すことによって、PCLKB2 サイクル以上の待ち時間を確保することが可能です。

### LVD2MON フラグ(電圧監視2信号モニタフラグ)

LVD2MON フラグは、LVCMPCR.LVD2E ビットが "1" (電圧検出 2 回路有効)、かつ LVD2CR0.LVD2CMPE ビットが "1" (電圧監視 2 回路比較結果出力許可) のとき有効になります。

# 8.2.5 電圧監視回路制御レジスタ (LVCMPCR)

アドレス 0008 C297h



ビット	シンボル	ビット名	機能	R/W
b4-b0	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W
b5	LVD1E	電圧検出1許可ビット	0:電圧検出1回路無効 1:電圧検出1回路有効	R/W
b6	LVD2E	電圧検出2許可ビット	0:電圧検出2回路無効 1:電圧検出2回路有効	R/W
b7	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W

注. このレジスタはPRCR.PRC3ビットを"1" (書き込み許可)にした後で書き換えてください。

## LVD1E ビット(電圧検出1許可ビット)


電圧検出 1 の割り込み / リセットを使用する場合、または LVD1SR.LVD1MON フラグを使用する場合、LVD1E ビットを "1" にしてください。LVD1E ビットを "0" から "1" にした後、 $Td_{(E-A)}$  経過してから電圧検出 1 回路が動作します。

#### LVD2E ビット (電圧検出 2 許可ビット)

電圧検出 2 の割り込み / リセットを使用する場合、または LVD2SR.LVD2MON フラグを使用する場合、LVD2E ビットを "1" にしてください。LVD2E ビットを "0" から "1" にした後、 $Td_{(E-A)}$  経過してから電圧検出 2 回路が動作します。

# 8.2.6 電圧検出レベル選択レジスタ (LVDLVLR)

アドレス 0008 C298h



ビット	シンボル	ビット名	機能	R/W
b3-b0	LVD1LVL[3:0]	電圧検出1レベル選択ビット (電圧下降時の標準電圧)	b3 b0 0 0 0 0: 4.29V 0 0 0 1: 4.14V 0 0 1 0: 4.02V 0 0 1 1: 3.84V 0 1 0 0: 3.10V 0 1 0 1: 3.00V 0 1 1 0: 2.90V 0 1 1 1: 2.79V 1 0 0 0: 2.68V 上記以外は設定しないでください	R/W
b5-b4	LVD2LVL[1:0]	電圧検出2レベル選択ビット (電圧下降時の標準電圧)	b5 b4 0 0 : 4.29V 0 1 : 4.14V 1 0 : 4.02V 1 1 : 3.84V	R/W
b7-b6	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W

注. このレジスタはPRCR.PRC3ビットを"1" (書き込み許可)にした後で書き換えてください。

LVDLVLR レジスタを変更するときは、LVCMPCR.LVD1E ビットおよび LVCMPCR.LVD2E ビットを共に "0" (電圧検出 n 回路無効) (n=1,2) にしてから行ってください。

また、LVD1LVL[3:0] ビットで設定の電圧検出レベルの範囲と LVD2LVL[1:0] ビットで設定の電圧検出レベルの範囲とがオーバラップする設定をした場合、LVD1、LVD2 のどちらで電圧検出動作するかは特定できません。電圧検出レベルの範囲については、「32. 電気的特性」を参照してください。

## 8.2.7 電圧監視 1 回路制御レジスタ 0 (LVD1CR0)

アドレス 0008 C29Ah



x:不定

ビット	シンボル	ビット名	機能	R/W
b0	LVD1RIE	電圧監視1割り込み/リセット許可ビット	0:禁止 1:許可	R/W
b1	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W
b2	LVD1CMPE	電圧監視1回路比較結果出力許可ビット	0:電圧監視1回路比較結果出力禁止 1:電圧監視1回路比較結果出力許可	R/W
b3		予約ビット	読んだ場合、その値は不定。書く場合、"0"としてく ださい	R/W
b5-b4	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W
b6	LVD1RI	電圧監視1回路モード選択ビット	0: Vdet1通過時に電圧監視1割り込み 1:下降してVdet1通過時に電圧監視1リセット	R/W
b7	LVD1RN	電圧監視1リセットネゲート選択ビット	0: VCC > Vdet1 検出から一定時間(tLVD1) 経過後に ネゲート 1:電圧監視1リセットアサートから一定時間(tLVD1) 経過後にネゲート	R/W

注. このレジスタはPRCR.PRC3ビットを"1" (書き込み許可)にした後で書き換えてください。

#### LVD1RIE ビット (電圧監視 1 割り込み / リセット許可ビット)

LVD1RIE ビットは、LVCMPCR.LVD1E ビットが "1" (電圧検出 1 回路有効)かつ LVD1CMPE ビットが "1" (電圧検出 1 回路比較結果出力許可)のとき有効になります。

フラッシュメモリの書き込み / 消去中は、電圧監視 1 リセットおよび電圧監視 1 ノンマスカブル割り込みを発生させないでください。

#### LVD1RN ビット(電圧監視1リセットネゲート選択ビット)

LVD1RN ビットを "1"(電圧監視 1 リセットアサートから一定時間経過後にネゲート)にする場合は、LOCOCR.LCSTP ビットは "0" (LOCO 動作)にしてください。また、ソフトウェアスタンバイモードへ移行する場合は、LVD1RN ビットを "0" (VCC > Vdet1 検出から一定時間経過後にネゲート)にすることのみ可能です。LVD1RN ビットを "1"(電圧監視 1 リセットアサートから一定時間経過後にネゲート)にしないでください。

## 8.2.8 電圧監視 2 回路制御レジスタ 0 (LVD2CR0)

アドレス 0008 C29Bh



x:不定

ビット	シンボル	ビット名	機能	R/W
b0	LVD2RIE	電圧監視2割り込み/リセット許可ビット	0:禁止 1:許可	R/W
b1	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W
b2	LVD2CMPE	電圧監視2回路比較結果出力許可ビット	0:電圧監視2回路比較結果出力禁止 1:電圧監視2回路比較結果出力許可	R/W
b3		予約ビット	読んだ場合、その値は不定。書く場合、"0"としてく ださい	R/W
b5-b4	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W
b6	LVD2RI	電圧監視2回路モード選択ビット	0: Vdet2通過時に電圧監視2割り込み 1:下降してVdet2通過時に電圧監視2リセット	R/W
b7	LVD2RN	電圧監視2リセットネゲート選択ビット	0: VCC > Vdet2検出から一定時間(tLVD2)経過後に ネゲート 1: 電圧監視2リセットアサートから一定時間(tLVD2) 経過後にネゲート	R/W

注. このレジスタはPRCR.PRC3ビットを"1" (書き込み許可)にした後で書き換えてください。

#### LVD2RIE ビット (電圧監視 2 割り込み / リセット許可ビット)

LVD2RIE ビットは、LVCMPCR.LVD2E ビットが "1" (電圧検出 2 回路有効)かつ LVD2CMPE ビットが "1" (電圧検出 2 回路比較結果出力許可)のとき有効になります。

フラッシュメモリの書き込み / 消去中は、電圧監視 2 リセットおよび電圧監視 2 ノンマスカブル割り込みを発生させないでください。

#### LVD2RN ビット(電圧監視2リセットネゲート選択ビット)

LVD2RN ビットを "1"(電圧監視 2 リセットアサートから一定時間経過後にネゲート)にする場合は、LOCOCR.LCSTP ビットは "0"(LOCO 動作)にしてください。また、ソフトウェアスタンバイモードへ移行する場合は、LVD2RN ビットを "0"(VCC > Vdet2 検出から一定時間経過後にネゲート)にすることのみ可能です。LVD2RN ビットを "1"(電圧監視 2 リセットアサートから一定時間経過後にネゲート)にしないでください。

#### 8.3 VCC 入力電圧のモニタ

#### 8.3.1 Vdet0 のモニタ

Vdet0 のモニタはできません。

#### 8.3.2 Vdet1 のモニタ

以下の設定をした後、LVD1SR.LVD1MONフラグで電圧監視1の比較結果をモニタできます。

- (1) LVDLVLR.LVD1LVL[3:0] ビット(電圧検出1検出電圧)を設定する
- (2) LVCMPCR.LVD1E ビットを "1" (電圧検出 1 回路有効) にする
- (3)  $Td_{(E-A)}$  待ってから、LVD1CR0.LVD1CMPE ビットを "1" (電圧監視 1 回路比較結果出力許可)にする。

#### 8.3.3 Vdet2 のモニタ


以下の設定をした後、LVD2SR.LVD2MON フラグで電圧監視 2 の比較結果をモニタできます。

- (1) LVDLVLR.LVD2LVL[1:0] ビット(電圧検出2検出電圧)を設定する
- (2) LVCMPCR.LVD2E ビットを "1" (電圧検出 2 回路有効) にする
- (3)  $Td_{(E-A)}$  待ってから、LVD2CR0.LVD2CMPE ビットを "1" (電圧監視 2 回路比較結果出力許可)にする。

#### 8.4 電圧監視 0 リセット

電圧監視 0 リセットを使用する場合は、OFS1.LVDAS ビットを "0" (リセット後、電圧監視 0 リセット有効)にしてください。

図8.4 に電圧監視0リセット動作例を示します。



- 注2. tPORはパワーオンリセット期間を、tLVD0は電圧監視0リセット期間を示しています。
- 注3. 電源立ち上がり時、PORリセットが解除されるまでにVCCが最低保証電圧以上まで上昇している必要があります。

図8.4 電圧監視0リセット動作例

#### 8.5 電圧監視1割り込み、電圧監視1リセット

表 8.2 に電圧監視 1 割り込み、電圧監視 1 リセット関連ビットの動作設定手順を、表 8.3 に電圧監視 1 割り込み、電圧監視 1 リセット関連ビットの停止設定手順を、図 8.5 に電圧監視 1 割り込み動作例を示します。電圧監視 1 リセットの動作例については、「6. リセット」の図 6.2 を参照してください。

表8.2 電圧監視1割り込み、電圧監視1リセット関連ビットの動作設定手順

手順	電圧監視1割り込み	電圧監視1リセット
1(注1)	LVDLVLR.LVD1LVL[3:0] ビットで検出電圧を選択する	
2(注1)	LVD1CR0.LVD1RIビットを"0" (電圧監視1割り込み)にする	LVD1CR0.LVD1RI ビットを"1" (電圧監視1リセット)にする。 LVD1CR0.LVD1RN ビットでリセットネゲートの種類を選択する
3	LVD1CR1.LVD1IDTSEL[1:0] ビットで割り込み要求のタイミングを選択する。 LVD1CR1.LVD1IRQSEL ビットで割り込みの種類を選択する。	_
4	_	LVD1CR0.LVD1RIE ビットを"1" (電圧監視1割り込み/ リセット許可)にする。
5(注1)	LVCMPCR.LVD1Eビットを"1" (電圧検出1回路有効)にする	
6 <sup>(注1)</sup>	Td <sub>(E-A)</sub> 以上待つ	
7	LVD1CR0.LVD1CMPE ビットを"1" (電圧監視1回路比較結果	出力許可)にする
8	2μs以上待つ	_
9	LVD1SR.LVD1DETビットを"0"にする	_
10	LVD1CR0.LVD1RIE ビットを"1" (電圧監視1割り込み/ リセット許可)にする	_

注1. 電圧監視1割り込み設定(LVD1CR0.LVD1RI = 0)で動作させている場合で、停止後にLVD1CR1.LVD1IRQSEL、LVD1IDTSEL[1:0]ビットの設定のみ変更して再動作させる場合、あるいは、停止後に電圧検出回路関連の設定を変更せずに再動作させる場合は、手順1、2、5、6は不要です。電圧監視1リセット設定(LVD1CR0.LVD1RI = 1)で動作させている場合の変更は、上記手順1~10で設定してください。

表8.3 電圧監視1割り込み、電圧監視1リセット関連ビットの停止設定手順

手順	電圧監視1割り込み	電圧監視1リセット	
1	LVD1CR0.LVD1RIEビットを"0" (電圧監視1割り込み/ リセット禁止)にする	_	
2	LVD1CR0.LVD1CMPE ビットを"0" (電圧監視1回路比較結果	出力禁止)にする	
3(注1)	LVCMPCR.LVD1E ビットを"0" (電圧検出1回路無効)にする		
4	_	LVD1CR0.LVD1RIE ビットを"0" (電圧監視1割り込み/ リセット禁止)にする	
5	LVCMPCR.LVD1E、LVD1CR0.LVD1RIE、LVD1CR0.LVD1C	MPEを除く電圧検出回路関連レジスタの設定を変更する	

注1. 電圧監視1割り込み設定(LVD1CR0.LVD1RI = 0)で動作させている場合で、停止後にLVD1CR1.LVD1IRQSEL、LVD1IDTSEL[1:0]ビットの設定のみ変更して再動作させる場合、あるいは、停止後に電圧検出回路関連の設定を変更せずに再動作させる場合は、手順3は不要です。電圧監視1リセット設定(LVD1CR0.LVD1RI = 1)で動作させている場合の変更は、上記手順1~5で設定してください。




図 8.5 電圧監視 1 割り込み動作例

### 8.6 電圧監視2割り込み、電圧監視2リセット

表 8.4 に電圧監視 2 割り込み、電圧監視 2 リセット関連ビットの動作設定手順を、表 8.5 に電圧監視 2 割り込み、電圧監視 2 リセット関連ビットの停止設定手順を、図 8.6 に電圧監視 2 割り込み動作例を示します。電圧監視 2 リセットの動作例については、「6. リセット」の図 6.2 を参照してください。

表8.4 電圧監視2割り込み、電圧監視2リセット関連ビットの動作設定手順

手順	電圧監視2割り込み	電圧監視2リセット	
1(注1)	LVDLVLR.LVD2LVL[1:0] ビットで検出電圧を選択する		
2(注1)	LVD2CR0.LVD2RIビットを"0" (電圧監視2割り込み)にする	LVD2CR0.LVD2RIビットを"1" (電圧監視2リセット)にする。 LVD2CR0.LVD2RNビットでリセットネゲートの種類を選択する。	
3	LVD2CR1.LVD2IDTSEL[1:0]ビットで割り込み要求のタイミングを選択する。 LVD2CR1.LVD2IRQSELビットで割り込みの種類を選択する	_	
4	_	LVD2CR0.LVD2RIE ビットを"1" (電圧監視2割り込み/ リセット許可)にする	
5(注1)	LVCMPCR.LVD2E ビットを"1" (電圧検出2回路有効)にする		
6(注1)	Td <sub>(E-A)</sub> 以上待つ		
7	LVD2CR0.LVD2CMPE ビットを"1" (電圧監視2回路比較結果	出力許可)にする	
8	2µs以上待つ	-	
9	LVD2SR.LVD2DETビットを"0"にする	-	
10	LVD2CR0.LVD2RIEビットを"1" (電圧監視2割り込み/ リセット許可)にする	_	

注1. 電圧監視2割り込み設定(LVD2CR0.LVD2RI = 0)で動作させている場合で、停止後にLVD2CR1.LVD2IRQSEL、LVD2IDTSEL[1:0]ビットの設定のみ変更して再動作させる場合、あるいは、停止後に電圧検出回路関連の設定を変更せずに再動作させる場合は、手順1、2、5、6は不要です。電圧監視2リセット設定(LVD2CR0.LVD2RI = 1)で動作させている場合の変更は、上記手順1~10で設定してください。

表8.5 電圧監視2割り込み、電圧監視2リセット関連ビットの停止設定手順

手順	電圧監視2割り込み	電圧監視2リセット	
1	LVD2CR0.LVD2RIEビットを"0" (電圧監視2割り込み/ リセット禁止)にする	_	
2	LVD2CR0.LVD2CMPE ビットを"0" (電圧監視2回路比較結果出力禁止)にする		
3 <sup>(注1)</sup>	LVCMPCR.LVD2E ビットを"0" (電圧検出2回路無効)にする		
4	_	LVD2CR0.LVD2RIE ビットを"0" (電圧監視2割り込み/ リセット禁止)にする	
5	LVCMPCR.LVD2E、LVD2CR0.LVD2RIE、LVD2CR0.LVD2C	MPE を除く電圧検出回路関連レジスタの設定を変更する	

注1. 電圧監視2割り込み設定(LVD2CR0.LVD2RI = 0)で動作させている場合で、停止後にLVD2CR1.LVD2IRQSEL、LVD2IDTSEL[1:0]ビットの設定のみ変更して再動作させる場合、あるいは、停止後に電圧検出回路関連の設定を変更せずに再動作させる場合は、手順3は不要です。電圧監視2リセット設定(LVD2CR0.LVD2RI = 1)で動作させている場合の変更は、上記手順1~5で設定してください。




図 8.6 電圧監視 2 割り込み動作例

# 9. クロック発生回路

#### 9.1 概要

本 MCU には、クロック発生回路を内蔵しています。

表 9.1 にクロック発生回路の仕様を、図 9.1 にクロック発生回路のブロック図を示します。

#### 表 9.1 クロック発生回路の仕様

項目	仕様
用途	<ul> <li>CPU、DTC、ROMおよびRAMIに供給されるシステムクロック (ICLK)の生成</li> <li>周辺モジュールに供給される周辺モジュールクロック (PCLKB, PCLKD)の生成 周辺モジュールクロック (PCLKD)はS12AD用、周辺モジュールクロック (PCLKB)はそれ以外の周辺モジュール用の動作クロックです。</li> <li>FlashIFに供給されるFlashIFクロック (FCLK)の生成</li> <li>CACに供給されるIWDT専用クロック (IWDTCLK)の生成</li> </ul>
動作周波数 <sup>(注1)</sup>	<ul> <li>ICLK: 32MHz (max)(注2)</li> <li>PCLKB: 32MHz (max)</li> <li>PCLKD: 32MHz (max)</li> <li>FCLK: 1MHz~32MHz (ROM、E2データフラッシュ P/E時) 32MHz (max) (E2データフラッシュ読み出し時)</li> <li>CACCLK: 各発振器のクロックと同じ</li> <li>IWDTCLK: 15kHz</li> </ul>
メインクロック発振器 <sup>(注3)</sup>	<ul> <li>発振子周波数: 1MHz~20MHz</li> <li>外部クロック入力周波数: 20MHz (max)</li> <li>接続できる発振子、または付加回路: セラミック共振子、水晶振動子</li> <li>接続端子: EXTAL, XTAL</li> <li>発振停止検出機能:メインクロックの発振停止検出時、LOCOに切り替える機能、MTUの端子をハイインピーダンスにする機能</li> <li>ドライブ能力を切り替える機能</li> </ul>
PLL回路	<ul> <li>入力クロック源:メインクロック</li> <li>入力分周比:1、2、4分周から選択可能</li> <li>入力周波数:4MHz~8MHz</li> <li>逓倍比:4~8逓倍(0.5刻み)から選択可能</li> <li>発振周波数:24MHz~32MHz</li> </ul>
高速オンチップオシレータ (HOCO)	発振周波数:32MHz
低速オンチップオシレータ (LOCO)	発振周波数:4MHz
IWDT専用オンチップ オシレータ	発振周波数:15kHz

- 注1. 高速動作モードでの最大動作周波数です。その他の動作電力モードにおける最大動作周辺数については、「11.2.5 動作電力 コントロールレジスタ(OPCCR)」を参照してください。
- 注2. ICLK:FCLK, PCLKB, PCLKD = 1:N (Nは整数)の分周比関係になるように設定してください。
- 注3. PLLを32MHzで発振する場合、メインクロック発振器は8MHzまたは16MHzにしてください。




図 9.1 クロック発生回路のブロック図

表 9.2 にクロック発生回路の入出力端子を示します。


表 9.2 クロック発生回路の入出力端子

端子名	入出力	機能
XTAL	出力	発振子接続端子。また、EXTAL端子は外部クロックを入力することもできます。詳細
EXTAL	入力	は、「9.3.2 外部クロックを入力する方法」参照

#### 9.2 レジスタの説明

# 9.2.1 システムクロックコントロールレジスタ (SCKCR)

アドレス 0008 0020h



ビット	シンボル	ビット名	機能	R/W
b3-b0	PCKD[3:0]	周辺モジュールクロック D (PCLKD)選択ビット	b3 b0 0000:1分周 0001:2分周 0010:4分周 0011:8分周 0100:16分周 0101:32分周 0110:64分周 上記以外は設定しないでください	R/W
b7-b4	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W
b11-b8	PCKB[3:0]	周辺モジュールクロックB (PCLKB)選択ビット	b11 b8 0000:1分周 0001:2分周 0010:4分周 0011:8分周 0100:16分周 0101:32分周 0110:64分周 上記以外は設定しないでください	R/W
b19-b12	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W
b23-b20	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W
b27-b24	ICK[3:0]	システムクロック (ICLK)選択ビット	b27 b24 0000:1分周 0001:2分周 0010:4分周 0011:8分周 0100:16分周 0101:32分周 0110:64分周 上記以外は設定しないでください	R/W
b31-b28	FCK[3:0]	FlashIFクロック(FCLK)選択ビット	b31 b28 0000:1分周 0001:2分周 0010:4分周 0011:8分周 0100:16分周 0101:32分周 0110:64分周 上記以外は設定しないでください	R/W

注. このレジスタはPRCR.PRCOビットを"1" (書き込み許可)にした後で書き換えてください。

フラッシュメモリが P/E 中はこのレジスタへの書き込みができません。書き込みは無効になります。 SCKCR レジスタへの書き込み後、後続の命令で SCKCR レジスタ、SCKCR3 レジスタのいずれかのレジ

スタへ書き込みをする場合、以下の手順に従ってください。

- 1. SCKCR レジスタへの書き込み
- 2. SCKCR レジスタに値が書かれたことを確認する
- 3. 次のステップに進む

# PCKD[3:0] ビット ( 周辺モジュールクロック D (PCLKD) 選択ビット )

周辺モジュールクロック D (PCLKD) の周波数を選択します。

#### PCKB[3:0] ビット ( 周辺モジュールクロック B (PCLKB) 選択ビット )

周辺モジュールクロック B (PCLKB) の周波数を選択します。

## ICK[3:0] ビット (システムクロック (ICLK) 選択ビット)

システムクロック (ICLK) の周波数を選択します。

## FCK[3:0] ビット (FlashIF クロック (FCLK) 選択ビット)

FlashIF クロック (FCLK) の周波数を選択します。

## 9.2.2 システムクロックコントロールレジスタ 3 (SCKCR3)

アドレス 0008 0026h



ビット	シンボル	ビット名	機能	R/W
b7-b0	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W
b10-b8	CKSEL[2:0]	クロックソース選択ビット	b10 b8 000: LOCO選択 001: HOCO選択 010: メインクロック発振器選択 100: PLL回路選択 上記以外は設定しないでください	R/W
b15-b11	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W

注. このレジスタはPRCR.PRC0ビットを"1" (書き込み許可)にした後で書き換えてください。

フラッシュメモリが P/E 中はこのレジスタへの書き込みができません。書き込みは無効になります。


#### CKSEL[2:0] ビット(クロックソース選択ビット)

システムクロック (ICLK)、周辺モジュールクロック (PCLKB, PCLKD)、FlashIF クロック (FCLK) のクロックソースを低速オンチップオシレータ (LOCO)、高速オンチップオシレータ (HOCO)、メインクロック発振器、PLL 回路から選択します。

停止しているクロックソースへの切り替えは禁止です。

# 9.2.3 PLL コントロールレジスタ (PLLCR)

アドレス 0008 0028h



ビット	シンボル	ビット名	機能	R/W
b1-b0	PLIDIV[1:0]	PLL入力分周比選択ビット	b1 b0 0 0:1分周 0 1:2分周 1 0:4分周 1 1:設定しないでください	R/W
b7-b2	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W
b13-b8	STC[5:0]	周波数逓倍率設定ビット	b13 b8 000111:x4 001000:x4.5 001001:x5 001010:x5.5 001011:x6 001100:x6.5 001101:x7 001110:x7.5 001111:x8 上記以外は設定しないでください	R/W
b15-b14	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W

注. このレジスタはPRCR.PRCOビットを"1" (書き込み許可)にした後で書き換えてください。

PLLCR2.PLLEN ビットが "0" (PLL 動作) のとき、PLLCR レジスタへの書き込みは禁止です。

## PLIDIV[1:0] ビット (PLL 入力分周比選択ビット)

PLL のクロックソースの入力分周比を選択します。

PLIDIV[1:0] ビットは、PLL の入力周波数 (4MHz ~ 8MHz) の範囲に入るように設定してください。

### STC[5:0] ビット (周波数逓倍率設定ビット)

PLL の周波数逓倍率を設定します。

STC[5:0] ビットは、PLL の発振周波数 (24MHz ~ 32MHz) の範囲に入るように設定してください。

## 9.2.4 PLL コントロールレジスタ 2 (PLLCR2)

アドレス 0008 002Ah



ビット	シンボル	ビット名	機能	R/W
b0	PLLEN	PLL停止制御ビット	0 : PLL動作 1 : PLL停止	R/W
b7-b1	-	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W

注. このレジスタはPRCR.PRCOビットを"1" (書き込み許可)にした後で書き換えてください。

#### PLLEN ビット (PLL 停止制御ビット)

PLL の動作 / 停止を制御します。

PLLEN ビットで PLL を動作設定に変更後、OSCOVFSR.PLOVF フラグが "1" になっていることを確認してから、システムクロックを PLL クロックに切り替えてください。


PLL は、動作設定後発振が安定するまでに一定の時間を要します。また、停止設定後も、発振が停止するまでに一定の時間を要します。そのため、動作の開始および停止に関して以下の制限がありますので注意してください。

- PLL を停止設定後、再度動作設定にする場合、OSCOVFSR.PLOVF フラグの "0" を確認してから設定してください。
- PLL の停止設定は、PLL 動作かつ OSCOVFSR.PLOVF フラグの "1" を確認してから設定してください。
- システムクロックとして選択しているかどうかに関わらず、PLL を動作設定にしてソフトウェアスタンバイモードに遷移する場合は、OSCOVFSR.PLOVF フラグの"1"を確認してから WAIT 命令を実行してください。
- PLL を停止設定後、ソフトウェアスタンバイモードに遷移する場合は、OSCOVFSR.PLOVF フラグの"0" を確認してから WAIT 命令を実行してください。

SCKCR3.CKSEL[2:0] ビットで PLL を選択しているときは、PLLEN ビットを "1" (PLL 停止 ) にする書き込みは禁止です。

### 9.2.5 メインクロック発振器コントロールレジスタ (MOSCCR)

アドレス 0008 0032h



ビット	シンボル	ビット名	機能	R/W
b0	MOSTP	メインクロック発振器停止ビット	0:メインクロック発振器動作 1:メインクロック発振器停止	R/W
b7-b1	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W

注. このレジスタはPRCR.PRC0ビットを"1" (書き込み許可)にした後で書き換えてください。

メインクロック発振器ウェイトコントロールレジスタを設定してから本レジスタを設定してください。

#### MOSTP ビット(メインクロック発振器停止ビット)

メインクロック発振器の動作/停止を制御します。

MOSTP ビットにてメインクロックを動作設定に変更後、OSCOVFSR.MOOVF フラグが "1" になっていることを確認してから、メインクロックの使用を開始してください。

メインクロック発振器は、動作設定後発振が安定するまでに一定の時間を要します。また、停止設定後も、発振が停止するまでに一定の時間を要します。そのため、動作の開始および停止に関して以下の制限がありますので注意してください。

- メインクロック発振器を停止設定後、再度動作設定にする場合、OSCOVFSR.MOOVF フラグの "0" を確認してから設定してください。
- メインクロック発振器の停止設定は、メインクロック発振器動作かつ OSCOVFSR.MOOVF フラグの "1" を確認してから設定してください。
- システムクロックとして選択しているかどうかに関わらず、メインクロック発振器を動作設定にしてソフトウェアスタンバイモードに遷移する場合は、OSCOVFSR.MOOVFフラグの"1"を確認してからWAIT命令を実行してください。
- メインクロック発振器を停止設定後、ソフトウェアスタンバイモードに遷移する場合は、OSCOVFSR.MOOVF フラグの "0" を確認してから WAIT 命令を実行してください。

以下のいずれかの条件を満たす場合、MOSTPビットを"1"にしないでください。

- システムクロックのクロックソースにメインクロックを選択しているとき (SCKCR3.CKSEL[2:0] = 010b)
- システムクロックのクロックソースに PLL クロックを選択しているとき (SCKCR3.CKSEL[2:0] = 100b)
- PLL を動作させているとき (PLLCR2.PLLEN = 0)

## 9.2.6 低速オンチップオシレータコントロールレジスタ (LOCOCR)

アドレス 0008 0034h



ビット	シンボル	ビット名	機能	R/W
b0	LCSTP	LOCO停止ビット	0 : LOCO動作 1 : LOCO停止	R/W
b7-b1	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W

注. このレジスタはPRCR.PRC0ビットを"1" (書き込み許可)にした後で書き換えてください。

#### LCSTP ビット (LOCO 停止ビット)

LOCO の動作 / 停止を制御します。

LCSTP ビットにて LOCO を停止設定から動作設定に変更後、LOCO クロックを使用する場合は、LOCO クロック発振安定時間 (troco) が経過した後、使用開始してください。


LOCO は、動作設定後発振が安定するまでに一定の時間を要します。また、停止設定後も、発振が停止するまでに一定の時間を要します。そのため、動作の開始および停止に関して以下の制限がありますので注意してください。

- LOCO を停止設定後、再度動作設定にする場合、停止期間は LOCO クロックで 5 サイクル以上の時間となるようにしてください。
- LOCO の停止設定は、LOCO の発振が安定している状態で行ってください。
- システムクロックとして選択しているかどうかに関わらず、LOCO を動作設定にしてソフトウェアスタンバイモードに移行する場合は、LOCO の発振が安定した状態で WAIT 命令を実行してください。
- LOCO を停止設定後、ソフトウェアスタンバイモードに移行する場合は、LOCO 停止設定後、LOCO クロック 3 サイクル以上待ってから WAIT 命令を実行してください。

システムクロックコントロールレジスタ 3 のクロックソース選択ビット (SCKCR3.CKSEL[2:0]) で LOCO を選択しているとき、LCSTP ビットを "1" (LOCO 停止) にする書き込みは禁止です。

## 9.2.7 IWDT 専用オンチップオシレータコントロールレジスタ (ILOCOCR)

アドレス 0008 0035h



ビット	シンボル	ビット名	機能	R/W
b0	ILCSTP	IWDT専用オンチップオシレータ停止 ビット	0:IWDT専用オンチップオシレータ動作 1:IWDT専用オンチップオシレータ停止	R/W
b7-b1	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W

注. このレジスタはPRCR.PRC0ビットを"1" (書き込み許可)にした後で書き換えてください。

オプション機能選択レジスタ 0 の IWDT スタートモード選択ビット (OFS0.IWDTSTRT) が "0" (IWDT 動作)のとき、ILOCOCR レジスタの設定は無効です。OFS0.IWDTSTRT ビットが "1" (IWDT 停止)のとき、ILOCOCR レジスタの設定は有効です。ILOCOCR レジスタが有効、かつ ILCSTP ビットが "0" (IWDT 専用オンチップオシレータ動作)の後、"1" (IWDT 専用オンチップオシレータ停止)に設定することはできません。

#### ILCSTP ビット (IWDT 専用オンチップオシレータ停止ビット)


IWDT 専用オンチップオシレータの動作 / 停止を制御します。

ILCSTP ビットで、IWDT 専用オンチップオシレータを停止設定から動作設定に変更した場合、IWDT 専用クロック発振安定時間 (t<sub>ILOCO</sub>) に相当する一定時間経過後、MCU 内部にクロックが供給開始されます。 IWDT 専用クロックを使用する場合は、この待ち時間が経過した後、使用開始してください。

IWDT 専用オンチップオシレータを動作設定にしてソフトウェアスタンバイモードに移行する場合は、発振が安定した状態で WAIT 命令を実行してください。

## 9.2.8 高速オンチップオシレータコントロールレジスタ (HOCOCR)

アドレス 0008 0036h



ビット	シンボル	ビット名	機能	R/W
b0	HCSTP	HOCO停止ビット	0 : HOCO動作 1 : HOCO停止	R/W
b7-b1	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W

注. このレジスタはPRCR.PRCOビットを"1" (書き込み許可)にした後で書き換えてください。

注1. オプション機能選択レジスタ1のHOCO発振有効ビット(OFS1.HOCOEN)が"0"のとき、HCSTPビットのリセット後の値は "0"になります。OFS1.HOCOENビットが"1"のとき、HCSTPビットのリセット後の値は"1"になります。

高速オンチップオシレータウェイトコントロールレジスタを設定してから本レジスタを設定してください。

#### HCSTP ビット (HOCO 停止ビット)

HOCO の動作 / 停止を制御します。

HCSTP ビットで HOCO を停止設定から動作設定に変更した場合、OSCOVFSR.HCOVF フラグが "1" になっていることを確認してからシステムクロックを HOCO クロックに切り替えてください。


HOCO は、動作設定後発振が安定するまでに一定の時間を要します。また、停止設定後も、発振が停止するまでに一定の時間を要します。そのため、動作の開始および停止に関して以下の制限がありますので注意してください。

- HOCO を停止設定後、再度動作設定にする場合、OSCOVFSR.HCOVF フラグの "0" を確認してから設定してください。
- HOCO の停止設定は、HOCO 動作かつ OSCOVFSR.HCOVF フラグの "1" を確認してから設定してください。
- システムクロックとして選択しているかどうかに関わらず、HOCO を動作設定にしてソフトウェアスタンバイモードに遷移する場合は、OSCOVFSR.HCOVF フラグの"I"を確認してから WAIT 命令を実行してください。
- HOCO を停止設定後、ソフトウェアスタンバイモードに遷移する場合は、OSCOVFSR.HCOVF フラグの "0" を確認してから WAIT 命令を実行してください。

SCKCR3.CKSEL[2:0] ビットで HOCO を選択しているとき、HCSTP ビットを "1" (HOCO 停止 ) にする書き込みは禁止です。

## 9.2.9 発振安定フラグレジスタ (OSCOVFSR)

アドレス 0008 003Ch



ビット	シンボル	ビット名	機能	R/W
b0	MOOVF	メインクロック発振安定フラグ	0:メインクロック停止 1:発振安定、システムクロックとして使用可能 <sup>(注2)</sup>	R
b1	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W
b2	PLOVF	PLLクロック発振安定フラグ	0:PLL停止、または発振安定待ち中 1:発振安定、システムクロックとして使用可能	R
b3	HCOVF	HOCOクロック発振安定フラグ	0: HOCO停止、または発振安定待ち中 1: 発振安定、システムクロックとして使用可能 <sup>(注2)</sup>	R
b7-b4	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W

- 注1. オプション機能選択レジスタ1のHOCO発振有効ビット(OFS1.HOCOEN)が"0"のとき、HCOVFビットのリセット後の値は "1"になります。OFS1.HOCOENビットが"1"のとき、HCOVFビットのリセット後の値は"0"になります。
- 注2. 各発振器のウェイトコントロールレジスタに適切な値を設定した場合。設定値(待ち時間)が不足している場合は、発振が安定 する前にクロックの供給が開始されます。

OSCOVFSR レジスタは各発振器の発振が安定したかどうかをモニタするレジスタです。

それぞれの発振器にウェイトコントロールレジスタがある場合は、発振回路の安定時間以上になるように 待ち時間を設定してください。

#### MOOVF フラグ (メインクロック発振安定フラグ)

メインクロックの発振安定の状態を示します。

["1"になる条件]

• MOSCCR.MOSTP ビットが "1" (メインクロック発振器停止)のときに、MOSTP ビットを "0" (メインクロック発振器動作)にした後、MOSCWTCR レジスタの設定値に応じた時間が経過し、MCU 内部にメインクロックの供給が開始されたとき

["0"になる条件]

• MOSCCR.MOSTP ビットを "1" にした後、メインクロック発振器の発振停止処理が完了したとき

#### PLOVF フラグ (PLL クロック発振安定フラグ)

PLL クロックの発振安定の状態を示します。

["1"になる条件]

• PLLCR2.PLLEN ビットが"1" (PLL 停止) のときに、PLLEN ビットを"0" (PLL 動作) にした後、MOOVF フラグが"1" になり、かつ PLL クロック発振安定時間 (t<sub>PLL</sub>) が経過し、MCU 内部に PLL クロックの供給が開始されたとき

["0"になる条件]

• PLLCR2.PLLEN ビットを"1"にした後、PLL の発振停止処理が完了したとき

#### HCOVF フラグ (HOCO クロック発振安定フラグ)

**HOCO** クロックの発振安定の状態を示します。 ["1" になる条件 ]

• HOCOCR.HCSTPビットが"1" (HOCO停止)のときに、HCSTPビットを"0" (HOCO動作)にした後、MCU内部に HOCO クロックの供給が開始されたとき

["0"になる条件]

• HOCOCR.HCSTP ビットを "1" にした後、HOCO の発振停止処理が完了したとき

## 9.2.10 発振停止検出コントロールレジスタ (OSTDCR)

アドレス 0008 0040h



ビット	シンボル	ビット名	機能	R/W
b0	OSTDIE	発振停止検出割り込み許可 ビット	0:発振停止検出割り込みを禁止、POEへの発振停止検出通知なし 1:発振停止検出割り込みを許可、POEへの発振停止検出通知あり	R/W
b6-b1	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W
b7	OSTDE	発振停止検出機能許可ビット	0:発振停止検出機能は無効 1:発振停止検出機能は有効	R/W

注. このレジスタはPRCR.PRC0ビットを"1" (書き込み許可)にした後で書き換えてください。

#### OSTDIE ビット(発振停止検出割り込み許可ビット)

発振停止検出ステータスレジスタの発振停止検出フラグ (OSTDSR.OSTDF) のクリアは、OSTDIE ビットを "0" にした後に行ってください。その後、OSTDIE ビットを再度 "1" にする場合は、PCLKB で 2 サイクル以上待ってから行ってください。アクセスサイクル数が PCLKB で定義されている I/O レジスタを読み出すことによって、PCLKB2 サイクル以上の待ち時間を確保することが可能です。

#### OSTDE ビット (発振停止検出機能許可ビット)

発振停止検出機能の有効/無効を設定します。

OSTDE ビットを "1" (発振停止検出機能有効)にすると、LOCO 停止ビット (LOCOCR.LCSTP)も "0"となり、LOCO が動作します。発振停止検出機能が有効である間は、LOCO を停止させることはできません。 LOCOCR.LCSTP ビットへ "1" (LOCO 停止)を書いても、その書き込みは無効になります。

発振停止検出ステータスレジスタの発振停止検出フラグ (OSTDSR.OSTDF) が "1" (メインクロック発振停止検出)のとき、OSTDE ビットへの "0" 書き込みは無効になります。

OSTDE ビットが "1" の場合、ソフトウェアスタンバイモードに移行できません。ソフトウェアスタンバイモードへ移行する場合は、OSTDE ビットを "0" にして、WAIT 命令を実行してください。

## 9.2.11 発振停止検出ステータスレジスタ (OSTDSR)

アドレス 0008 0041h



ビット	シンボル	ビット名	機能	R/W
b0	OSTDF	発振停止検出フラグ	0:メインクロックの発振停止を未検出 1:メインクロックの発振停止を検出	R/(W) (注1)
b7-b1	_	予約ビット	読むと"0"が読めます。書き込みは無効になります	R

注. このレジスタはPRCR.PRC0ビットを"1" (書き込み許可)にした後で書き換えてください。

注1. "0"のみ書けます。

#### OSTDF フラグ(発振停止検出フラグ)

メインクロックの状態を示すステータスフラグです。OSTDF フラグが "1" のときメインクロックの発振 停止を検出したことを示します。

メインクロックの発振停止を検出した後で、メインクロックの発振が再開しても、OSTDF フラグは "0" になりません。OSTDF フラグは "1" を読んだ後、"0" を書くことによって "0" になります。OSTDF = 0 が読み出し値に反映されるまで ICLK3 サイクル以上待つ必要があります。メインクロックの発振を停止している状態で OSTDF フラグを "0" にした場合、OSTDF フラグは一度 "0" になった後、再度 "1" になります。


また、システムクロックコントロールレジスタ 3 のクロックソース選択ビット (SCKCR3.CKSEL[2:0]) でメインクロック発振器 ("010b") または PLL ("100b") を選択している場合は、OSTDF フラグを "0" にすることはできません。クロックソースをメインクロック発振器、PLL 以外に切り替えてから OSTDF フラグを "0" にしてください。

#### ["1"になる条件]

- OSTDCR.OSTDE ビットが "1" (発振停止検出機能有効)の状態で、メインクロックの発振が停止したとき ["0" になる条件]
  - SCKCR3.CKSEL[2:0] ビットが "010b"、または "100b" 以外の場合に、"1" を読んだ後、"0" を書いたとき

## 9.2.12 メインクロック発振器ウェイトコントロールレジスタ (MOSCWTCR)

アドレス 0008 00A2h



ビット	シンボル	ビット名	機能	R/W
b4-b0	MSTS[4:0]	メインクロック発振器ウェイト 時間設定ビット	b4 b0 0000: 待ち時間 = 2 サイクル(0.5μs) 00001: 待ち時間 = 1024 サイクル(256μs) 00010: 待ち時間 = 1024 サイクル(512μs) 00011: 待ち時間 = 2048 サイクル(512μs) 00011: 待ち時間 = 4096 サイクル(1.024ms) 00100: 待ち時間 = 8192 サイクル(2.048ms) 00101: 待ち時間 = 16384 サイクル(4.096ms) 00110: 待ち時間 = 32768 サイクル(8.192ms) 00111: 待ち時間 = 65536 サイクル(16.384ms) 上記以外は設定しないでください 待ち時間はLOCO = 4.0MHz(0.25μs, TYP)の場合	R/W
b7-b5	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W

注. このレジスタはPRCR.PRC1 ビットを"1" (書き込み許可)にした後で書き換えてください。

#### MSTS[4:0] ビット (メインクロック発振器ウェイト時間設定ビット)

メインクロック発振器の発振安定待ち時間を選択します。

メインクロック発振安定待ち時間は、発振子メーカが推奨する発振安定時間以上になるように設定してください。メインクロックを外部入力で使用している場合は、発振安定待ち時間は必要ないため、"00000b"を設定してください。

MSTS[4:0] ビットで設定した待ち時間は、LOCO クロックを使用して計測されます。LOCO は、LOCOCR.LCSTP ビットの値にかかわらず、必要なときに自動で発振します。

設定した待ち時間が経過した後、MCU内部へのメインクロック供給が開始され、OSCOVFSR.MOOVFフラグが"1"になります。なお、設定した待ち時間が短かった場合は、メインクロックの発振が安定する前にクロックの供給が開始されます。

MOSCWTCR レジスタは、MOSCCR.MOSTP ビットが "1" で、OSCOVFSR.MOOVF フラグが "0" のときに書き換えてください。これ以外のときは書き換えないでください。

## 9.2.13 メインクロック発振器強制発振コントロールレジスタ (MOFCR)

アドレス 0008 C293h

_	b7	b6	b5	b4	b3	b2	b1	b0
	_	MOSEL	MODR V21	1	l			ı
リセット後の値	0	0	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b4-b0	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W
b5	MODRV21	メインクロック発振器ドライブ 能力切り替えビット	0 : 1MHz~10MHz未満 1 : 10MHz~20MHz	R/W
b6	MOSEL	メインクロック発振器切り替え ビット	0:発振子 1:外部発振入力	R/W
b7	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W

注. このレジスタはPRCR.PRC1ビットを"1" (書き込み許可)にした後で書き換えてください。

## MODRV21 ビット(メインクロック発振器ドライブ能力切り替えビット)


メインクロック発振器のドライブ能力の切り替えをします。

## MOSEL ビット (メインクロック発振器切り替えビット)

メインクロック発振器の発振源の切り替えを行います。

## 9.2.14 低速オンチップオシレータトリミングレジスタ (LOCOTRR)

アドレス 0008 0060h



ビット	シンボル	ビット名	機能	R/W
b4-b0	LOCOTRD[4:0]	低速オンチップオシレータ周波数 補正ビット	b4 b0 10000:-16(周波数:低) 10001:-15 : : 01110:14 01111:15(周波数:高)	R/W
b7-b5	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W

注. 本レジスタはPRCR.PRC0ビットを"1" (書き込み許可)にした後で書き換えてください。

注1. チップごとの固定値

## LOCOTRD[4:0] ビット(低速オンチップオシレータ周波数補正ビット)


低速オンチップオシレータの周波数補正値を設定してください。

設定値は2の補数(-16(10h)から15(0Fh))で、値を大きくすると周波数が高くなります。

工場出荷時に一定の条件で調整していますので、リセット後の値はチップごとに異なります。リセットすることにより工場出荷時に調整した発振周波数に戻ります。

# 9.2.15 IWDT 専用オンチップオシレータトリミングレジスタ (ILOCOTRR)

アドレス 0008 0064h



ビット	シンボル	ビット名	機能	R/W
b4-b0	ILOCOTRD[4:0]	IWDT専用オンチップオシレータ 周波数補正ビット	b4 b0 00000:0(周波数:低) 00001:1 : : 11110:30 11111:31(周波数:高)	R/W
b7-b5	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W

注. 本レジスタはPRCR.PRC0ビットを"1" (書き込み許可)にした後で書き換えてください。

注1. チップごとの固定値

#### ILOCOTRD[4:0] ビット (IWDT 専用オンチップオシレータ周波数補正ビット)


IWDT 専用オンチップオシレータの周波数補正値を設定してください。

設定値は通常の2進数(0(00h)から31(1Fh))で、値を大きくすると周波数が高くなります。

工場出荷時に一定の条件で調整していますので、リセット後の値はチップごとに異なります。リセットすることにより工場出荷時に調整した発振周波数に戻ります。

## 9.2.16 高速オンチップオシレータトリミングレジスタ n (HOCOTRRn) (n = 0)

アドレス HOCOTRR0 0008 0068h



ビット	シンボル	ビット名	機能	R/W
b5-b0	HOCOTRD[5:0]	高速オンチップオシレータ周波 数補正ビット	b5 b0 000000:0(周波数:低) 000001:1 : : 111110:62 111111:63(周波数:高)	R/W
b7-b6	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W

注. 本レジスタはPRCR.PRC0ビットを"1"(書き込み許可)にした後で書き換えてください。

注1. チップごとの固定値

HOCOTRR0 は 32MHz に対応しています。

## HOCOTRD[5:0] ビット(高速オンチップオシレータ周波数補正ビット)

高速オンチップオシレータの周波数補正値を設定してください。

設定値は通常の2進数(0(00h)から63(3Fh))で、値を大きくすると周波数が高くなります。

工場出荷時に一定の条件で調整していますので、リセット後の値はチップごとに異なります。リセットすることにより工場出荷時に調整した発振周波数に戻ります。

#### 9.3 メインクロック発振器

メインクロック発振器へクロックを供給する方法には、発振子を接続する方法と外部クロックを入力する 方法があります。

## 9.3.1 発振子を接続する方法

発振子を接続する場合の接続例を図9.2に示します。

必要に応じてダンピング抵抗  $(R_d)$  を挿入してください。抵抗値は発振子、発振駆動能力によって異なりますので発振子メーカの推奨する値に設定してください。また、発振子メーカから外部に帰還抵抗  $(R_f)$  を追加するよう指示があった場合は、その指示に従って EXTAL、XTAL 間に  $R_f$  を挿入してください。

発振子を接続してクロックを供給する場合、接続する発振子は**表 9.1** のメインクロック発振器の発振子周波数の範囲内としてください。




図 9.2 水晶振動子の接続例

#### 表9.3 ダンピング抵抗(参考値)

周波数(MHz)	2	8	16	20
$R_{d}(\Omega)$	0	0	0	0

水晶振動子の等価回路を**図 9.3** に示します。水晶振動子は**表 9.4** に示す特性のものを参考として使用してください。




図 9.3 水晶振動子の等価回路

表 9.4 水晶振動子の特性(参考値)

周波数(MHz)	8	12	16
R <sub>S</sub> max (Ω)	200	120	56
C <sub>0</sub> max (pF)	1.3	1.3	1.4

## 9.3.2 外部クロックを入力する方法

外部クロック入力の接続例を**図 9.4** に示します。外部クロックを入力して動作させる場合には、MOFCR.MOSEL ビットを "1" にし、XTAL 端子をオープンにしてください。




図 9.4 外部クロックの接続例

## 9.3.3 外部クロック入力に関する注意事項

外部クロック入力周波数の変更は、メインクロック発振器が動作を停止しているときのみ可能です。メインクロック発振器停止ビット (MOSCCR.MOSTP) に "0" (メインクロック発振器動作) が設定されている間は、外部クロック入力周波数を変更しないでください。

#### 9.4 発振停止検出機能

#### 9.4.1 発振停止検出と検出後の動作

発振停止検出機能は、メインクロック発振器の停止を検出し、システムクロックのクロックソースとしてメインクロックの代わりに低速オンチップオシレータが出力する低速クロックを供給する機能です。

発振停止検出時には発振停止検出割り込み要求を発生させることができます。また、発振停止検出時に、MTU の出力を強制的にハイインピーダンスとすることも可能です。詳細は、「19. マルチファンクションタイマパルスユニット 3 (MTU3c)」、「20. ポートアウトプットイネーブル 3 (POE3C)」を参照してください。

本 MCU は、メインクロック発振器の異常などによって入力クロックが一定期間 "0" または "1" となった場合に、(「32. 電気的特性」の発振停止検出回路特性参照)、メインクロックの発振停止を検出します。

発振停止を検出すると、クロックソース選択ビット (SCKCR3.CKSEL[2:0]) で選択されるメインクロックが、前段のセレクタにて LOCO クロックに切り替わります。そのため、システムクロックのクロックソースにメインクロックを選択した状態で発振停止を検出すると、CKSEL[2:0] ビットの設定値は変わらないまま、システムクロックのクロックソースが LOCO クロックへと切り替わります。

システムクロックコントロールレジスタ 3 のクロックソース選択ビット (SCKCR3.CKSEL[2:0]) で PLL クロックが選択されている場合に発振停止を検出すると、SCKCR3.CKSEL[2:0] の設定値は変わらないまま、システムクロックのクロックソースは PLL クロックのままです。ただし、固有の周波数 (自励発振周波数)になります。

メインクロックと LOCO クロックの切り替えは、発振停止検出フラグ (OSTDSR.OSTDF) によって制御されます。OSTDF フラグが "1" になると LOCO クロックへ切り替わり、OSTDF フラグを "0" にするとメインクロックに戻ります。ただし、CKSEL[2:0] ビットでメインクロックあるいは PLL クロックを選択している場合は、OSTDF フラグを "0" にできません。発振停止検出後にクロックソースをメインクロックあるいは PLL クロックに戻したい場合は、一度 CKSEL[2:0] ビットの設定をメインクロックおよび PLL クロック以外に変更し、OSTDF フラグを "0" にしてください。その後、OSTDF フラグが "1" になっていないことを確認し、所定の発振安定時間経過後に CKSEL[2:0] ビットの設定をメインクロックまたは PLL クロックに変更してください。

リセット解除後、メインクロック発振器は停止、発振停止検出機能は無効です。発振停止検出機能を有効にする場合は、メインクロック発振器を動作させ、所定の発振安定時間経過後に発振停止検出機能許可ビット (OSTDCR.OSTDE) への書き込みを行ってください。

発振停止検出機能は、外部要因によるメインクロックの停止に備えた機能であるため、ソフトウェアでメインクロック発振器を停止させる場合や、ソフトウェアスタンバイモードに移行する場合は、あらかじめ発振停止検出機能を無効にしてください。

発振停止検出によって LOCO クロックに切り替わるのは、システムクロックソースとしてメインクロックを選択した場合のシステムクロックおよび CAC メインクロック (CACMCLK) を選択していた場合です。 LOCO クロック動作時のシステムクロック (ICLK) の周波数については、LOCO 発振周波数とシステムクロック (ICLK) 選択ビット (SCKCR.ICK[3:0]) の分周比の設定で決まります。

発振停止検出によって PLL の自励発振周波数で動作するのは、システムクロックソースとして PLL クロックを選択した場合のシステムクロックです。




図 9.5 発振停止検出からの復帰のフローチャート例

#### 9.4.2 発振停止検出割り込み

発振停止検出割り込み許可ビット (OSTDCR.OSTDIE) が"1"(発振停止検出割り込みを許可)のとき、発振停止検出フラグ (OSTDSR.OSTDF) が"1"になると発振停止検出割り込み (OSTDI) 要求が発生します。また、このときポートアウトプットイネーブル (POE) ヘメインクロック発振器の停止を通知します。POE は、発振停止の通知を受けて入力レベルコントロール/ステータスレジスタ 6 の OSTST ハイインピーダンスフラグ (ICSR6.OSTSTF) を"1"にします。この ICSR6.OSTSTF フラグは、発振停止を検出後、PCLKB で 10 サイクル経過するまで書き込みできませんので注意してください。OSTDSR.OSTDF フラグのクリアは、発振停止検出割り込み許可ビット (OSTDCR.OSTDIE) を"0"にした後に行ってください。その後、

OSTDCR.OSTDIE ビットを再度 "1" にする場合は、PCLKB で 2 サイクル以上待ってから行ってください。 アクセスサイクル数が PCLKB で定義されている I/O レジスタを読み出すことによって、PCLKB2 サイクル 以上の待ち時間を確保することが可能です。

発振停止検出割り込みはノンマスカブル割り込みです。リセット解除後の初期状態では、「ノンマスカブル割り込み禁止」となっていますので、発振停止検出割り込みを使用する場合は、ソフトウェアでノンマスカブル割り込みを有効にしてください。詳細は「14. 割り込みコントローラ (ICUb)」を参照してください。発振停止を検出して PLL が自励発振周波数で動作している状態は、システムとして何らかの異常が発生している状態です。異常に対する応急処置のみ実施するようにしてください。

### 9.5 PLL 回路

PLL 回路は、発振器からの周波数を逓倍する機能を持っています。

## 9.6 内部クロック

内部クロックは、クロック源としてメインクロック、HOCO クロック、LOCO クロック、PLL クロック、IWDT 専用クロックがあり、これらのクロックから以下に示す内部クロックを生成します。

- (1) CPU、DTC、ROM および RAM の動作クロック:システムクロック (ICLK)
- (2) 周辺モジュールの動作クロック:周辺モジュールクロック(PCLKB, PCLKD)
- (3) FlashIF の動作クロック: FlashIF クロック (FCLK)
- (4) CAC モジュール用の動作クロック: CAC クロック (CACCLK)
- (5) IWDT モジュール用の動作クロック: IWDT 専用クロック (IWDTCLK)

内部クロックの周波数は、分周比を選択する SCKCR.FCK[3:0]、ICK[3:0]、PCKB[3:0]、PCKD[3:0] ビット、クロック源を選択する SCKCR3.CKSEL[2:0] ビット、PLL 回路の周波数を選択する PLLCR.STC[5:0]、PLIDIV[1:0] ビットの組み合わせで設定します。各ビットの書き換え後に、変更後の周波数で動作します。

#### 9.6.1 システムクロック

システムクロック (ICLK) は、CPU、DTC、ROM および RAM の動作クロックです。 ICLK の周波数は、SCKCR.ICK[3:0] ビット、SCKCR3.CKSEL[2:0] ビット、PLLCR.STC[5:0]、PLIDIV[1:0] ビットで設定します。

#### 9.6.2 周辺モジュールクロック

周辺モジュールクロック (PCLKB, PCLKD) は、周辺モジュール用の動作クロックです。

PCLKB、PCLKDの周波数は、SCKCR.PCKB[3:0]、PCKD[3:0] ビット、SCKCR3.CKSEL[2:0] ビット、PLLCR.STC[5:0]、PLIDIV[1:0] ビットで設定します。

周辺モジュールクロック (PCLKD) は S12AD 用、周辺モジュールクロック (PCLKB) は、S12AD 以外の周辺モジュール用の動作クロックです。

#### 9.6.3 FlashIF クロック

FlashIF クロック (FCLK) は、FlashIF 用の動作クロックです。 FCLK の周波数は、SCKCR.FCK[3:0] ビット、SCKCR3.CKSEL[2:0] ビット、PLLCR.STC[5:0]、 PLIDIV[1:0] ビットで設定します。

#### 9.6.4 CAC クロック

CAC クロック (CACCLK) は、CAC モジュール用の動作クロックです。

CACCLKにはメインクロック発振器で生成される CACMCLK、高速オンチップオシレータで生成される CACHCLK、低速オンチップオシレータで生成される CACLCLK、IWDT 専用オンチップオシレータで生成される CACILCLK があります。



# 9.6.5 IWDT 専用クロック

IWDT 専用クロック (IWDTCLK) は、IWDT モジュールの動作クロックです。
IWDTCLK は、IWDT 専用オンチップオシレータで内部発振によって生成されたクロックです。

#### 9.7 使用上の注意事項

#### 9.7.1 クロック発生回路に関する注意事項

(1) SCKCR レジスタで、各モジュールに供給されるシステムクロック (ICLK)、周辺モジュールクロック (PCLKB, PCLKD)、FlashIF クロック (FCLK) の周波数を選択します。各周波数は、以下のようにしてください。

各周波数は電気的特性の AC タイミングのクロックサイクル時間 ( $t_{cyc}$ ) の動作保証範囲内に収まるように選択してください。

周波数は表 9.1 の周波数範囲内に収まるように設定してください。

周辺モジュールは、基本的に PCLKB、PCLKD を基準に動作します。このため、周波数変更の前後でタイマや SCI などの動作速度が変わりますので注意してください。

(2) システムクロック (ICLK)、周辺モジュールクロック B、D (PCLKB, PCLKD)、FlashIF クロック (FCLK) との間には下記の周波数関係が必要です。

ICLK:FCLK = N:1 (N は整数) の周波数関係

ICLK:PCLKB、PCLKD = N:1 (N は整数)の周波数関係

(3) クロック周波数を変更後、確実に次の処理を実行するためには、周波数変更の書き込みをした後、同レジスタの読み出しを行ってから次の処理を実行してください。

### 9.7.2 SCKCR3 レジスタ書き換え時の注意事項

SCKCR3 レジスタが書き換えられた場合、クロックソースの切り替え時に短いクロックパルス(グリッチ)が発生しないよう、一時的にクロック出力を停止させています。この期間内に下記の条件を満たす信号が入力された場合、割り込みコントローラで検出できないことがあります。

- (1) PCLKB の分周比が 1 分周 (SCKCR.PCKB[3:0] ビットが "0000b") の場合、切り替え後の PCLKB の 4 サイクルより短いパルス幅の外部端子割り込み、NMI 端子割り込み
- (2) PCLKB の分周比が 2 分周 (SCKCR.PCKB[3:0] ビットが "0001b") の場合、切り替え後の PCLKB の 2.5 サイクルより短いパルス幅の外部端子割り込み、NMI 端子割り込み

外部端子割り込み、NMI 端子割り込みを使用する場合は、上記 (1)、(2) の条件が満たされないように、十分にパルス幅の広い信号を入力してください。

#### 9.7.3 発振子に関する注意事項

発振子に関する諸特性は、ユーザのボード設計に密接に関係しますので、本章で案内する発振子の接続例を参考に、ユーザ側での十分な評価を実施してご使用願います。発振子の回路定数は発振子、実装回路の浮遊容量などによって異なるため、発振子メーカと十分ご相談の上決定してください。発振端子に印加される電圧が最大定格を超えないようにしてください。

#### 9.7.4 ボード設計上の注意

発振子を使用する場合は、発振子およびコンデンサはできるだけ発振子接続端子の近くに配置してください。図 9.6 に示すように発振回路の近くには信号線を通過させないでください。電磁誘導によって正常に発振しなくなることがあります。




図 9.6 発振回路部のボード設計に関する注意事項

## 9.7.5 発振子接続端子に関する注意事項

メインクロックを使用しない場合、EXTAL 端子、XTAL 端子を汎用ポート P36、P37 として使用することができます。汎用ポートとして使用する場合は、メインクロック停止設定 (MOSCCR.MOSTP = 1) で使用してください。ただし、メインクロックを使用するシステムにおいては EXTAL 端子、XTAL 端子を汎用ポートとして使用しないでください。

メインクロックを使用する場合は、P36、P37を出力に設定しないでください。



# 10. クロック周波数精度測定回路 (CAC)

## 10.1 概要

クロック周波数精度測定回路 (CAC) は、測定の対象となるクロック (測定対象クロック)に対して、測定の基準となるクロック (測定基準クロック)で生成した時間内のクロックのパルスを数え、それが許容範囲内にあるか否かで精度を判定します。

測定の終了または測定基準クロックで生成した時間内のクロックのパルス数が許容範囲外の場合、割り込み要求を発生します。

表 10.1 に CAC の仕様を、図 10.1 に CAC のブロック図を示します。

#### 表 10.1 CAC の仕様

項目	内容
測定対象クロック	以下のクロックの周波数を測定可能
測定基準クロック	<ul> <li>外部からCACREF端子に入力したクロック</li> <li>メインクロック</li> <li>HOCOクロック</li> <li>LOCOクロック</li> <li>IWDT専用クロック(IWDTCLK)</li> <li>周辺モジュールクロックB (PCLKB)</li> </ul>
選択機能	デジタルフィルタ機能
割り込み要因	<ul><li> 測定終了割り込み</li><li> 周波数エラー割り込み</li><li> オーバフロー割り込み</li></ul>
消費電力低減機能	モジュールストップ状態への遷移が可能




図 10.1 CAC のブロック図

表 10.2 に CAC の入出力端子を示します。

表 10.2 CAC の入出力端子

端子名	入出力	機能
CACREF	入力	測定基準クロックの入力端子

#### 10.2 レジスタの説明

## 10.2.1 CAC コントロールレジスタ 0 (CACR0)

アドレス CAC.CACR0 0008 B000h



ビット	シンボル	ビット名	機能	R/W
b0	CFME	クロック周波数測定有効ビット	0:クロック周波数測定無効 1:クロック周波数測定有効	R/W
b7-b1		予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W


## CFME ビット(クロック周波数測定有効ビット)

クロック周波数測定の有効/無効を指定するビットです。

このビットを書き換えても内部回路に反映されるまでは時間がかかります。前値が内部回路に反映されていない状態でこのビットを書き換えると無視されます。書き換えが反映されたかはビットの読み出しで確認できます。

## 10.2.2 CAC コントロールレジスタ 1 (CACR1)

アドレス CAC.CACR1 0008 B001h



ビット	シンボル	ビット名	機能	R/W
b0	CACREFE	CACREF端子入力有効ビット	0:CACREF端子入力無効 1:CACREF端子入力有効	R/W
b3-b1	FMCS[2:0]	測定対象クロック選択ビット	b3 b1 000:メインクロック 010:HOCOクロック 011:LOCOクロック 100:IWDT専用クロック(IWDTCLK) 101:周辺モジュールクロックB(PCLKB) 上記以外は設定しないでください	R/W
b5-b4	TCSS[1:0]	タイマカウントクロックソース 選択ビット	b5 b4 0 0:分周なしクロック 0 1:4分周クロック 1 0:8分周クロック 1 1:32分周クロック	R/W
b7-b6	EDGES[1:0]	有効エッジ選択ビット	b7 b6 0 0: 立ち上がりエッジ 0 1: 立ち下がりエッジ 1 0: 立ち上がり/立ち下がり両エッジ 1 1: 設定しないでください	R/W

注. CACR1 レジスタは、CACR0.CFME ビットが"0"のときに設定してください。

### CACREFE ビット (CACREF 端子入力有効ビット)

CACREF 端子入力の有効/無効を指定するビットです。

#### FMCS[2:0] ビット(測定対象クロック選択ビット)

周波数を測定する測定対象クロックを選択します。

## TCSS[1:0] ビット (タイマカウントクロックソース選択ビット)


このビットの設定によりクロック周波数精度測定回路のカウントクロックソースを選択します。

### EDGES[1:0] ビット (有効エッジ選択ビット)

このビットの設定により基準信号の有効エッジを選択します。

## 10.2.3 CAC コントロールレジスタ 2 (CACR2)

アドレス CAC.CACR2 0008 B002h



ビット	シンボル	ビット名	機能	R/W
b0	RPS	基準信号選択ビット	0:CACREF端子入力 1:内部クロック (内部生成信号)	R/W
b3-b1	RSCS[2:0]	測定基準クロック選択ビット	b3 b1 000:メインクロック 010:HOCOクロック 011:LOCOクロック 100:IWDT専用クロック(IWDTCLK) 101:周辺モジュールクロックB(PCLKB) 上記以外は設定しないでください	R/W
b5-b4	RCDS[1:0]	測定基準クロック分周比選択ビット	b5 b4 0 0:32分周クロック 0 1:128分周クロック 1 0:1024分周クロック 1 1:8192分周クロック	R/W
b7-b6	DFS[1:0]	デジタルフィルタ機能選択ビット	b7 b6 0 0: デジタルフィルタ機能無効 0 1: 測定対象クロック 1 0: 測定対象クロックの4分周クロック 1 1: 測定対象クロックの16分周クロック	R/W

注. CACR2 レジスタは、CACR0.CFME ビットが"0"のときに設定してください。

## RPS ビット(基準信号選択ビット)

このビットの設定により基準信号として CACREF 端子入力か内部クロック (内部生成信号) のどちらを使用するか選択します。

#### RSCS[2:0] ビット(測定基準クロック選択ビット)

このビットの設定により測定基準クロックを生成するクロックソースを選択します。

#### RCDS[1:0] ビット (測定基準クロック分周比選択ビット)

このビットの設定により測定基準クロックの分周比を選択します。


### DFS[1:0] ビット(デジタルフィルタ機能選択ビット)

このビットの設定により、デジタルフィルタの有効/無効、サンプリングクロックを選択します。



## 10.2.4 CAC 割り込み要求許可レジスタ (CAICR)

アドレス CAC.CAICR 0008 B003h



ビット	シンボル	ビット名	機能	R/W
b0	FERRIE	周波数エラー割り込み要求許可 ビット	0:周波数エラー割り込み要求無効 1:周波数エラー割り込み要求有効	R/W
b1	MENDIE	測定終了割り込み要求許可ビット	0:測定終了割り込み要求無効 1:測定終了割り込み要求有効	R/W
b2	OVFIE	オーバフロー割り込み要求許可 ビット	0:オーバフロー割り込み要求無効 1:オーバフロー割り込み要求有効	R/W
b3	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W
b4	FERRFCL	FERRFフラグクリアビット	このビットを"1"にするとCASTR.FERRFフラグがクリアされます。読むと"0"が読めます	R/W
b5	MENDFCL	MENDF フラグクリアビット	このビットを"1"にするとCASTR.MENDFフラグがクリアされます。読むと"0"が読めます	R/W
b6	OVFFCL	OVFFフラグクリアビット	このビットを"1"にするとCASTR.OVFF フラグがクリアされます。読むと"0"が読めます	R/W
b7	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W

#### FERRIE ビット(周波数エラー割り込み要求許可ビット)

周波数エラー割り込み要求の有効/無効を指定するビットです。

#### MENDIE ビット(測定終了割り込み要求許可ビット)

測定終了割り込み要求の有効/無効を指定するビットです。

#### OVFIE ビット(オーパフロー割り込み要求許可ビット)

オーバフロー割り込み要求の有効/無効を指定するビットです。

#### FERRFCL ビット (FERRF フラグクリアビット)

このビットを"1"にすると CASTR.FERRF フラグがクリアされます。

## MENDFCL ビット (MENDF フラグクリアビット)

このビットを"1"にすると CASTR.MENDF フラグがクリアされます。

#### OVFFCL ビット(OVFF フラグクリアビット)

このビットを"1"にすると CASTR.OVFF フラグがクリアされます。

## 10.2.5 CAC ステータスレジスタ (CASTR)

アドレス CAC.CASTR 0008 B004h



ビット	シンボル	ビット名	機能	R/W
b0	FERRF	周波数エラーフラグ	0:クロックの周波数が設定値内 1:クロックの周波数が設定値を外れた(周波数エラー)	R
b1	MENDF	測定終了フラグ	0:測定中 1:測定が終了	R
b2	OVFF	オーバフローフラグ	0: カウンタがオーバフローしていない 1: カウンタがオーバフロー	R
b7-b3	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W

## FERRF フラグ(周波数エラーフラグ)

クロックの周波数が設定値を外れた(周波数エラー)ことを示します。

["1"になる条件]

• クロック周波数が設定値を外れたとき

["0"になる条件]

• CAICR.FERRFCL ビットに "1" を書き込んだとき

#### MENDF フラグ(測定終了フラグ)

測定が終了したことを示します。

["1"になる条件]

• 測定終了したとき

["0"になる条件]

• CAICR.MENDFCL ビットに "1" を書き込んだとき

## OVFF フラグ (オーパフローフラグ)

カウンタがオーバフローしたことを示します。

["1"になる条件]


• カウンタがオーバフローしたとき

["0"になる条件]

• CAICR.OVFFCL ビットに"1"を書き込んだとき

## 10.2.6 CAC 上限値設定レジスタ (CAULVR)

アドレス CAC.CAULVR 0008 B006h




CAULVR レジスタは、周波数の測定に用いるカウンタの上限値を指定する 16 ビットの読み出し/書き込み可能なレジスタです。このレジスタに指定された値を上回った場合、周波数の異常を検出します。

CACRO.CFME ビットが "0" のときに設定してください。

デジタルフィルタ、エッジ検出回路と CACREF 端子入力信号の位相差により CACNTBR レジスタに保持されるカウンタ値がずれることがありますので余裕をもった値を設定してください。

## 10.2.7 CAC 下限値設定レジスタ (CALLVR)

アドレス CAC.CALLVR 0008 B008h



CALLVR レジスタは、周波数の測定に用いるカウンタの下限値を指定する 16 ビットの読み出し/書き込み可能なレジスタです。このレジスタに指定された値を下回った場合、周波数の異常を検出します。

CACRO.CFME ビットが "0" のときに設定してください。

デジタルフィルタ、エッジ検出回路と CACREF 端子入力信号の位相差により CACNTBR レジスタに保持されるカウンタ値がずれることがありますので余裕をもった値を設定してください。

## 10.2.8 CAC カウンタバッファレジスタ (CACNTBR)

アドレス CAC.CACNTBR 0008 B00Ah



基準信号の有効エッジが入力されたときのカウンタ値を保持する16ビットの読み出し専用レジスタです。

#### 10.3 動作説明

#### 10.3.1 クロック周波数測定

クロック周波数精度測定回路は、CACREF端子入力または内部クロックを基準にクロック周波数を測定します。図 10.2 にクロック周波数精度測定回路の動作例を示します。

クロック周波数精度測定回路は、クロック周波数測定時、以下のように動作します。




図 10.2 クロック周波数精度測定回路の動作例

- (1) CACREF 端子入力を基準とした場合 (CACR1.CACREFE ビット=1) は、CACR2.RPS ビットを "0"、 CACR1.CACREFE ビットを "1" にした状態で、CACR0.CFME ビットに "1" を書き込むとクロック周波 数測定が有効になります。
  - 一方、内部クロックを基準とした場合 (CACR1.CACREFE ビット = 0) は、CACR2.RPS ビットを "1" にした状態で、CACR0.CFME ビットに "1" を書き込むとクロック周波数測定が有効になります。
- (2) CACREF 端子入力を基準とした場合は、CFME ビットに "1" を書き込み後、CACREF 端子から CACR1.EDGES[1:0] ビットで選択した有効エッジ(図 10.2 では立ち上がりエッジ(CACR1.EDGES[1:0] ビット = 00b)) が入力されるとタイマのカウントアップが開始されます。 内部クロックを基準とした場合は、CFME ビットに "1" を書き込み後、CACR2.RSCS[2:0] ビットで選択したクロックソースを元に CACR1.EDGES[1:0] ビットで選択した有効エッジ(図 10.2 では立ち上がりエッジ(CACR1.EDGES[1:0] ビット = 00b)) が入力されるとタイマのカウントアップが開始されます。
- (3) 次の有効エッジが入力されると、カウンタ値を CACNTBR レジスタに転送し、CAULVR レジスタおよび CALLVR レジスタと比較します。CALLVR レジスタ≦ CACNTBR レジスタ≦ CAULVR レジスタのときは、クロック周波数が正常なので CASTR.MENDF フラグだけが "1" になります。また、CAICR.MENDIE ビットを "1" にしている場合は、測定終了割り込みが発生します。

- (4) 次の有効エッジが入力されると、カウンタ値を CACNTBR レジスタに転送し、CAULVR レジスタおよび CALLVR レジスタと比較します。CACNTBR レジスタ > CAULVR レジスタのときはクロック周波数が異常なので CASTR.FERRF フラグが "1" になります。また、CAICR.FERRIE ビットを "1" にしている場合は、周波数エラー割り込みが発生します。さらに CASTR.MENDF フラグも "1" になります。また、CAICR.MENDIE ビットを "1" にしている場合は、測定終了割り込みが発生します。
- (5) 次の有効エッジが入力されると、カウンタ値を CACNTBR レジスタに転送し、CAULVR レジスタおよび CALLVR レジスタと比較します。CACNTBR レジスタ < CALLVR レジスタのときはクロック周波数が異常なので CASTR.FERRF フラグが "1" になります。また、CAICR.FERRIE ビットを "1" にしている場合は、周波数エラー割り込みが発生します。さらに CASTR.MENDF フラグも "1" になります。また、CAICR.MENDIE ビットを "1" にしている場合は、測定終了割り込みが発生します。
- (6) CACR0.CFME ビットが "1" の間は、有効エッジが入力されるたびにカウンタ値を CACNTBR レジスタ に転送し、CAULVR レジスタおよび CALLVR レジスタと比較します。CACR0.CFME ビットに "0" を書き込むと、カウンタをクリアしカウントアップが停止します。

#### 10.3.2 CACREF 端子のデジタルフィルタ機能

CACREF 端子はデジタルフィルタ機能を持っています。デジタルフィルタ機能は、設定したサンプリング周期に応じてサンプリングした端子のレベルが3回連続で一致した場合、内部に一致したレベルを伝達し、再度サンプリングした端子のレベルが3回連続で一致するまで内部へは同じレベルを伝達し続けます。

デジタルフィルタ機能はデジタルフィルタ機能の有効/無効とサンプリングクロックが設定できます。 デジタルフィルタと CACREF 端子入力信号の位相差により CACNTBR レジスタに転送されるカウンタ値は、最大サンプリングクロック 1 周期分の誤差があります。

カウントソースクロックに分周クロックを選択している場合は、以下の計算式でカウント値誤差を表すことができます。

カウント値誤差=(カウントソースクロック1周期)/(サンプリングクロック1周期)

#### 10.4 割り込み要求

CAC が要求する割り込み要因には、周波数エラー割り込み、測定終了割り込みおよびオーバフロー割り込みの3種類があります。各割り込み要因が発生すると各ステータスフラグが"1"になります。表 10.3 にクロック周波数精度測定回路割り込み要求を示します。

表10.3 クロック周波数精度測定回路割り込み要求

割り込み要求	割り込み許可ビット	ステータスフラグ	割り込み要因
周波数エラー割り込み	CAICR.FERRIE	CASTR.FERRF	CACNTBR レジスタと CAULVR レジスタおよび CALLVR レジスタとを比較した結果が CACNTBR レジスタ > CAULVR レジスタまたは CACNTBR レジスタ < CALLVR レジスタのとき
測定終了割り込み	CAICR.MENDIE	CASTR.MENDF	基準信号の有効エッジが入力されたとき ただし、CACRO.CFME ビットを"1"に書き込み後、1回目の有効 エッジでは測定終了割り込みは発生しない
オーバフロー割り込み	CAICR.OVFIE	CASTR.OVFF	カウンタがオーバフローしたとき

## 10.5 使用上の注意事項

## 10.5.1 モジュールストップ機能の設定

モジュールストップコントロールレジスタ C (MSTPCRC) により、クロック周波数精度測定回路の動作禁止/許可を設定することが可能です。初期値では、クロック周波数精度測定回路の動作は停止します。モジュールストップ状態を解除することにより、レジスタのアクセスが可能になります。詳細は「11. 消費電力低減機能」を参照してください。

## 11. 消費電力低減機能

## 11.1 概要

本 MCU には、消費電力低減機能としてクロックの切り替えによる消費電力の低減、モジュールストップ機能、通常動作時の低消費電力機能、および低消費電力状態への遷移機能があります。

表 11.1 に消費電力低減機能の仕様を、表 11.2 に低消費電力状態への遷移条件と CPU や周辺モジュールなどの状態および各モードの解除方法を示します。

リセット後は、通常のプログラム動作で DTC、RAM 以外のモジュールは停止状態になります。

表11.1 消費電力低減機能の仕様

項目	内容
クロックの切り替えによる消費 電力の低減	システムクロック (ICLK)、周辺モジュールクロック (PCLKB)、S12AD用クロック (PCLKD)、 FlashIF クロック (FCLK) に対し、個別に分周比を設定することが可能 (注1)
モジュールストップ機能	周辺モジュールごとに機能を停止させることが可能
低消費電力状態への遷移機能	CPU、周辺モジュール、発振器を停止させる低消費電力状態にすることが可能
低消費電力状態	<ul><li>スリープモード</li><li>ディープスリープモード</li><li>ソフトウェアスタンバイモード</li></ul>
動作電力低減機能	<ul> <li>動作周波数、動作電圧範囲に応じて動作電力制御モードを選択することにより、通常動作時、スリープモード時、およびディープスリープモード時の消費電力を低減することが可能</li> <li>動作電力制御状態:2種類高速動作モード中速動作モード</li> </ul>


注1. 詳細は「9. クロック発生回路」を参照してください。

表11.2 各モードにおける遷移および解除方法と動作状態

遷移および解除方法と動作状態	スリープモード	ディープスリープモード	ソフトウェア スタンバイモード
遷移方法	制御レジスタ+命令	制御レジスタ+命令	制御レジスタ+命令
リセット以外の解除方法	割り込み	割り込み	割り込み(注1)
解除後の状態(注2)	プログラム実行状態 (割り込み処理)	プログラム実行状態 (割り込み処理)	プログラム実行状態 (割り込み処理)
メインクロック発振器	動作可能	動作可能	停止
高速オンチップオシレータ	動作可能	動作可能	停止
低速オンチップオシレータ	動作可能	動作可能	停止
IWDT専用オンチップオシレータ	動作可能 <sup>(注3)</sup>	動作可能(注3)	動作可能(注3)
PLL	動作可能	動作可能	停止
CPU	停止(保持)	停止(保持)	停止(保持)
RAM0 (0000 0000h~0000 2FFFh)	動作可能(保持)	停止(保持)	停止(保持)
DTC	動作可能(注5)	停止(保持)	停止(保持)
フラッシュメモリ	動作	停止(保持)	停止(保持)
独立ウォッチドッグタイマ(IWDT)	動作可能(注3)	動作可能(注3)	動作可能(注3)
電圧検出回路(LVD)	動作可能	動作可能	動作可能
パワーオンリセット回路	動作	動作	動作
周辺モジュール	動作可能	動作可能	停止(保持) <sup>(注4)</sup>
l/Oポート	動作	動作	保持
コンパレータC	動作可能	動作可能	動作可能(注6)

動作可能は、制御レジスタ設定によって動作/停止を制御可能であることを示します。 停止(保持)は、内部レジスタ値保持、内部状態は動作中断を示します。

- 注1. 外部端子割り込み(NMI, IRQ0~IRQ5)、周辺機能割り込み(IWDT、電圧監視)
- 注2. RES#端子リセット、パワーオンリセット、電圧監視リセット、独立ウォッチドッグタイマリセットによる解除は除きます。 RES#端子リセット、パワーオンリセット、電圧監視リセット、独立ウォッチドッグタイマリセットによる解除の場合は、リセット状態に遷移します。
- 注3. IWDTオートスタートモード時、オプション機能選択レジスタ0のIWDTスリープモードカウント停止制御ビット (OFS0.IWDTSLCSTP)の設定により、動作/停止を選択することができます。IWDTオートスタートモードではないとき、 IWDTカウント停止コントロールレジスタのスリープモードカウント停止制御ビット(IWDTCSTPR.SLCSTP)の設定により、動作/停止を選択することができます。
- 注4. 周辺モジュールは状態を保持します。
- 注5. スリープモード中は、システム制御関連のレジスタ(「表5.1 I/Oレジスタアドレス一覧」のモジュールシンボル欄に SYSTEMと記載のレジスタ)への書き込みは禁止です。
- 注6. デジタルフィルタ機能は使用禁止です。比較結果のCOMPn端子への出力のみ動作可能です。



- 注1. WAIT命令実行時、プログラム停止状態へ移行中に解除要因となる割り込みが受け付けられると、プログラム停止状態へ 移行せず、割り込み例外処理を実行します。
- 注2. 外部端子割り込み(NMI, IRQ0~IRQ5)、周辺機能割り込み(IWDT、電圧監視)。
- 注3. RESET状態からの遷移はノーマルモードのLOCOクロックソースとなります。
- 注4. スリープモード、ディープスリープモード、ソフトウェアスタンバイモードから割り込みにより通常動作モードへ移行し ます。

また、ディープスリープモードおよびソフトウェアスタンバイモードに関しては復帰時と復帰前は同じクロックソースと なります。

すべての状態において、RES#端子リセット、パワーオンリセット、電圧監視リセット、IWDTリセットおよびソフトウェアリセッ トが発生するとリセット状態に遷移します。

図 11.1 モード遷移




図 11.2 動作モード

- スリープモードからはスリープモードへ遷移する前の動作状態に戻ることができます。
- リセット解除後は中速動作モードで動作開始します。

## 11.2 レジスタの説明

## 11.2.1 スタンバイコントロールレジスタ (SBYCR)

アドレス 0008 000Ch

	b15	b14	b13	b12	b11	b10	b9	b8	b7	b6	b5	b4	b3	b2	b1	b0	
	SSBY	_	_	_	_	_	_	_	_	_	_	_	_	_	_	_	
リセット後の値	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	

ビット	シンボル	ビット名	機能	R/W
b14-b0	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W
b15	SSBY	ソフトウェアスタンバイ ビット	0:WAIT命令実行後、スリープモードまたはディープスリープモードに 遷移 1:WAIT命令実行後、ソフトウェアスタンバイモードに遷移	R/W

注. このレジスタはPRCR.PRC1ビットを"1" (書き込み許可)にした後で書き換えてください。

#### SSBY ビット(ソフトウェアスタンパイビット)

WAIT 命令実行後の遷移先を設定します。

SSBY ビットが "1" の状態で WAIT 命令を実行すると、ソフトウェアスタンバイモードへ遷移します。 なお、割り込みによってソフトウェアスタンバイモードが解除され通常モードに遷移したときは、SSBY ビットは "1" のままです。 SSBY ビットを "0" にするときは "0" を書いてください。

発振停止検出コントロールレジスタの発振停止検出機能許可ビット (OSTDCR.OSTDE) が "1" のときは、SSBY ビットに設定された値は無効になります。SSBY ビットが "1" のときも、WAIT 命令実行後は、スリープモードまたはディープスリープモードに遷移します。

# 11.2.2 モジュールストップコントロールレジスタ A (MSTPCRA)

アドレス 0008 0010h

	b31	b30	b29	b28	b27	b26	b25	b24	b23	b22	b21	b20	b19	b18	b17	b16
	_	_	_	MSTPA 28	_	_	_	_	_	_	_	_	MSTPA 19	_	MSTPA 17	_
リセット後の値	1	1	1	0	1	1	1	1	1	1	1	1	1	1	1	1
	b15	b14	b13	b12	b11	b10	b9	b8	b7	b6	b5	b4	b3	b2	b1	b0
	MSTPA 15	_	-	_	_	-	MSTPA 9		1	_	_		_	_	_	-
リセット後の値	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1

ビット	シンボル	ビット名	機能	R/W
b8-b0	_	予約ビット	読むと"1"が読めます。書く場合、"1"としてください	R/W
b9	MSTPA9	マルチファンクションタイマパルス ユニット3モジュール ストップ設定ビット	対象モジュール:MTU (MTU0~MTU5) 0:モジュールストップ状態の解除 1:モジュールストップ状態へ遷移	R/W
b14-b10	_	予約ビット	読むと"1"が読めます。書く場合、"1"としてください	R/W
b15	MSTPA15	コンペアマッチタイマ(ユニット0) モジュールストップ設定ビット	対象モジュール:CMTユニット0 (CMT0, CMT1) 0:モジュールストップ状態の解除 1:モジュールストップ状態へ遷移	R/W
b16	_	予約ビット	読むと"1"が読めます。書く場合、"1"としてください	R/W
b17	MSTPA17	12ビットA/Dコンバータモジュール ストップ設定ビット	対象モジュール: S12AD 0: モジュールストップ状態の解除 1: モジュールストップ状態へ遷移	R/W
b18	_	予約ビット	読むと"1"が読めます。書く場合、"1"としてください	R/W
b19	MSTPA19	コンパレータC用リファレンス電圧 生成専用D/Aコンバータモジュール ストップ設定ビット	対象モジュール: DA 0: モジュールストップ状態の解除 1: モジュールストップ状態へ遷移	R/W
b27-b20	_	予約ビット	読むと"1"が読めます。書く場合、"1"としてください	R/W
b28	MSTPA28	データトランスファコントローラモ ジュールストップ設定ビット	対象モジュール:DTC 0:モジュールストップ状態の解除 1:モジュールストップ状態へ遷移	R/W
b31-b29	_	予約ビット	読むと"1"が読めます。書く場合、"1"としてください	R/W

注. このレジスタはPRCR.PRC1ビットを"1" (書き込み許可)にした後で書き換えてください。

# 11.2.3 モジュールストップコントロールレジスタ B (MSTPCRB)

アドレス 0008 0014h

	b31	b30	b29	b28	b27	b26	b25	b24	b23	b22	b21	b20	b19	b18	b17	b16
	_	MSTPB 30	_	_	_	MSTPB 26	_	_	MSTPB 23	_	MSTPB 21	_	_	_	_	-
リセット後の値	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1
	b15	b14	b13	b12	b11	b10	b9	b8	b7	b6	b5	b4	b3	b2	b1	b0
		_	_	_	-	MSTPB 10	_	_	_	MSTPB 6	_	MSTPB 4	_	_	_	-
リセット後の値	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1

ビット	シンボル	ビット名	機能	R/W
b3-b0	_	予約ビット	読むと"1"が読めます。書く場合、"1"としてください	R/W
b4	MSTPB4	シリアルコミュニケーション インタフェース SCIh モジュール ストップ設定ビット	対象モジュール:SCIh (SCI12) 0:モジュールストップ状態の解除 1:モジュールストップ状態へ遷移	R/W
b5	_	予約ビット	読むと"1"が読めます。書く場合、"1"としてください	R/W
b6	MSTPB6	DOCモジュールストップ設定ビット	対象モジュール: DOC 0: モジュールストップ状態の解除 1: モジュールストップ状態へ遷移	R/W
b9-b7	_	予約ビット	読むと"1"が読めます。書く場合、"1"としてください	R/W
b10	MSTPB10	コンパレータCモジュールストップ設定 ビット	対象モジュール:CMPC 0:モジュールストップ状態の解除 1:モジュールストップ状態へ遷移	R/W
b20-b11	_	予約ビット	読むと"1"が読めます。書く場合、"1"としてください	R/W
b21	MSTPB21	I <sup>2</sup> Cバスインタフェース0モジュール ストップ設定ビット	対象モジュール: RIIC0 0: モジュールストップ状態の解除 1: モジュールストップ状態へ遷移	R/W
b22	_	予約ビット	読むと"1"が読めます。書く場合、"1"としてください	R/W
b23	MSTPB23	CRC演算器モジュールストップ設定 ビット	対象モジュール: CRC 0: モジュールストップ状態の解除 1: モジュールストップ状態へ遷移	R/W
b25-b24	_	予約ビット	読むと"1"が読めます。書く場合、"1"としてください	R/W
b26	MSTPB26	シリアルコミュニケーション インタフェース5モジュールストップ設定 ビット	対象モジュール: SCI5 0: モジュールストップ状態の解除 1: モジュールストップ状態へ遷移	R/W
b29-b27	_	予約ビット	読むと"1"が読めます。書く場合、"1"としてください	R/W
b30	MSTPB30	シリアルコミュニケーション インタフェース1モジュールストップ設定 ビット	対象モジュール: SCI1 0: モジュールストップ状態の解除 1: モジュールストップ状態へ遷移	R/W
b31	_	予約ビット	読むと"1"が読めます。書く場合、"1"としてください	R/W

注. このレジスタはPRCR.PRC1 ビットを"1" (書き込み許可)にした後で書き換えてください。

# 11.2.4 モジュールストップコントロールレジスタ C (MSTPCRC)

アドレス 0008 0018h

	b31	b30	b29	b28	b27	b26	b25	b24	b23	b22	b21	b20	b19	b18	b17	b16
	DSLPE	_	_	_	-	_	_	_	_	_	_	_	MSTPC 19	_	_	
リセット後の値	0	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1
	b15	b14	b13	b12	b11	b10	b9	b8	b7	b6	b5	b4	b3	b2	b1	b0
	_	_	_	_	_	_	_	_	_	_	_	_	_	_	_	MSTPC 0
リセット後の値	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b0	MSTPC0	RAM0 モジュールストップ設定ビット <sup>(注1)</sup>	対象モジュール:RAM0 (0000 0000h~0000 2FFFh) 0:RAM0動作 1:RAM0停止	R/W
b15-b1	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W
b18-b16	_	予約ビット	読むと"1"が読めます。書く場合、"1"としてください	R/W
b19	MSTPC19	クロック周波数精度測定回路 モジュールストップ設定ビット <sup>(注2)</sup>	対象モジュール: CAC 0: モジュールストップ状態の解除 1: モジュールストップ状態へ遷移	R/W
b30-b20	_	予約ビット	読むと"1"が読めます。書く場合、"1"としてください	R/W
b31	DSLPE	ディープスリープモード許可ビット	0:ディープスリープモード禁止 1:ディープスリープモード許可	R/W


- 注. このレジスタはPRCR.PRC1ビットを"1"(書き込み許可)にした後で書き換えてください。
- 注1. RAMアクセス中に該当するMSTPC0ビットを"1"にしないでください。また、MSTPC0ビットが"1"の状態で、該当するRAMにアクセスしないでください。
- 注2. MSTPC19 ビットの書き換えは、本ビットによって制御するクロックの発振が安定しているときに行ってください。本ビットを書き換えた後、ソフトウェアスタンバイモードに遷移する場合は、書き換え後、そのときに発振している発振器のうち、最も遅いクロックを出力する発振器の出力クロックで2サイクル経過したのち、WAIT命令を実行してください。

### DSLPE ビット(ディープスリープモード許可ビット)

DSLPE ビットにて、ディープスリープモードへの移行の許可または禁止を設定します。DSLPE ビットを "1" にし、SBYCR.SSBY ビットおよび MSTPCRA.MSTPA28 ビットが所定の条件を満たした状態で、CPU が WAIT 命令を実行した場合、ディープスリープモードに移行します。詳細は「11.6.2 ディープスリープモード」を参照してください。

# 11.2.5 動作電力コントロールレジスタ (OPCCR)

アドレス 0008 00A0h



ビット	シンボル	ビット名	機能	R/W
b2-b0	OPCM[2:0]	動作電力制御モード 選択ビット	b2 b0 0 0 0: 高速動作モード 0 1 0: 中速動作モード 上記以外は設定しないでください	R/W
b3	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W
b4	OPCMTSF	動作電力制御モード 遷移状態フラグ	0:遷移完了 1:遷移中	R
b7-b5	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W

注. このレジスタはPRCR.PRC1ビットを"1" (書き込み許可)にした後で書き換えてください。

OPCCR レジスタは、通常動作モード、スリープモード、ディープスリープモード時の消費電力を低減させるためのレジスタです。

OPCCR レジスタの設定によって、使用する動作周波数、動作電圧に応じて消費電力を低減させることができます。

以下に該当する場合、OPCCR レジスタの書き換えは無効になります。

- OPCCR.OPCMTSF フラグが "1" (遷移中) のとき
- スリープモードへ移行するための WAIT 命令実行から、スリープモードから通常動作へ復帰するまでの期間
- ディープスリープモードへ移行するための WAIT 命令実行から、ディープスリープモードから通常動作 へ復帰するまでの期間

フラッシュメモリがプログラム / イレーズ (P/E) 中は、OPCCR レジスタのライトアクセスはできません。 書き込みは無効になります。

動作電力制御モードへの遷移手順は、「11.5 動作電力低減機能」を参照してください。

なお、動作電力制御モードへの遷移中 (OPCCR.OPCMTSF フラグが"1") は、E2 データフラッシュから正 しい値が読み出せません。DTC 転送を使用して E2 データフラッシュを読み出す設定をしている場合は、 OPCCR.OPCM[2:0] ビットを書き換える前に DTC モジュールを停止させてください。

スリープモード中、またはモード遷移中は、システム制御関連のレジスタ (「表 5.1 I/O レジスタアドレス一覧」のモジュールシンボル欄に SYSTEM と記載のレジスタ ) への書き込みは禁止です。

### OPCM[2:0] ビット(動作電力制御モード選択ビット)

通常動作モード、スリープモード、ディープスリープモード時の動作電力制御モードを選択します。 **表 11.3** に動作電力制御モードと OPCM[2:0] ビットの設定値と動作周波数範囲・動作電圧範囲の関係を示します。

#### OPCMTSF フラグ (動作電力制御モード遷移状態フラグ)

動作電力制御モード切り替え時の切り替え制御状態を表します。

OPCM[2:0] ビットの値を書き換えると "1" になり、モード遷移が完了すると "0" になります。このフラグ

が "0" になったことを確認してから次の処理を行ってください。また、OPCM[2:0] ビットの書き換えは、このフラグが "0" のときに行ってください。

表 11.3 動作電力制御モードと動作周波数範囲・動作電圧範囲の関係

			動作周波数範囲					
動作電力 制御 モード	OPCM [2:0] ビット	動作電圧 範囲		フラッシュ メモリ P/E時				
			ICLK	FCLK	PCLKD	PCLKB	FCLK	
高速動作 モード	000b	2.7 ~ 5.5V	∼ 32MHz	∼ 32MHz	∼ 32MHz	∼ 32MHz	1MHz ~ 32MHz	
中速動作モード	010b	2.7 ~ 5.5V	~ 12MHz	~ 12MHz	~ 12MHz	~ 12MHz	1MHz ~ 12MHz	

注. フラッシュメモリP/E時、FCLKを4MHz未満で使用する場合は、設定可能な周波数は1MHz、2MHz、3MHzです。

各動作電力制御モードについて以下に説明します。

• 高速動作モード

FLASH リード時の最高動作周波数は、ICLK、FCLK、PCLKB、PCLKD が 32MHz です。 P/E 時は、動作周波数範囲が  $1\sim32$ MHz となります。

- 注. フラッシュメモリ P/E 時、FCLK を 4MHz 未満で使用する場合は、設定可能な周波数は 1MHz、2MHz、3MHz です。
- 中速動作モード

高速動作モードよりも低速動作向けに消費電力を低減したモードです。

FLASH リード時の最高動作周波数は、ICLK、FCLK、PCLKB、PCLKD が 12MHz です。

P/E 時は、動作周波数範囲が  $1 \sim 12MHz$  となります。

同条件(周波数・電圧)で同じ動作をさせる場合、高速動作モードよりも消費電力を低減できます。 リセット解除後は、本モードで起動します。

注. フラッシュメモリ P/E 時、FCLK を 4MHz 未満で使用する場合は、設定可能な周波数は 1MHz、2MHz、3MHz です。

# 11.3 クロックの切り替えによる消費電力の低減

SCKCR.FCK[3:0]、ICK[3:0]、PCKB[3:0]、PCKD[3:0] ビットを設定すると、クロック周波数が切り替わります。CPU、DTC、ROM、RAM は、ICK[3:0] ビットで設定した動作クロックで動作します。

周辺モジュールは、PCKB[3:0]、PCKD[3:0] ビットで設定した動作クロックで動作します。フラッシュインタフェースは FCK[3:0] ビットで設定した動作クロックで動作します。 詳細は「9. **クロック発生回路**」を参照してください。

### 11.4 モジュールストップ機能

モジュールストップ機能は、内蔵周辺モジュール単位で設定することができます。

MSTPCRA  $\sim$  MSTPCRC レジスタに対応する MSTPmi ビット ( $m=A\sim C$ ,  $i=31\sim 0$ ) を "1" にすると、モジュールは動作を停止してモジュールストップ状態へ遷移します。このとき CPU は独立して動作を継続します。対応する MSTPmi ビットを "0" にすることによって、モジュールストップ状態は解除され、バスサイクルの終了時点でモジュールは動作を再開します。モジュールストップ状態では、モジュールの内部状態が保持されています。

リセット解除後は、DTC、RAM を除くすべてのモジュールがモジュールストップ状態になっています。 モジュールストップ状態に設定されたモジュールのレジスタは、読み出し、書き込みともにできません が、モジュールストップ設定直後に書き込みを行った場合、書き込める場合がありますので注意してください。

### 11.5 動作電力低減機能

動作周波数、動作電圧に応じて動作電力制御モードを選択することにより、通常動作時、スリープモード時、ディープスリープモード時の消費電力を低減することができます。

# 11.5.1 動作電力制御モード設定方法

動作電力制御モードの遷移手順を以下に示します。

- (1) 消費電力が大きいモードから消費電力が小さいモードへ切り替える場合
  - 高速動作モードから中速動作モードへの切り替え

(高速動作モードで高速動作)

↓ 各クロックの周波数を中速動作モードの最大動作周波数以下に設定
↓ OPCCR.OPCMTSF フラグが "0" (遷移完了) であることを確認
↓ OPCCR.OPCM[2:0] ビットを "010b" (中速動作モード) に設定
↓ OPCCR.OPCMTSF フラグが "0" (遷移完了) であることを確認

(2) 消費電力が小さいモードから消費電力が大きいモードへ切り替える場合

中速動作モードから高速動作モードへの切り替え

中速動作モードで中速動作

(中速動作モードで中速動作)

OPCCR.OPCMTSF フラグが "0" (遷移完了) であることを確認

\* OPCCR.OPCM[2:0] ビットを "000b" (高速動作モード) に設定

OPCCR.OPCMTSF フラグが "0" (遷移完了) であることを確認

各クロックの周波数を高速動作モードの最大動作周波数以下に設定

高速動作モードでの高速動作

# 11.6 低消費電力状態

# 11.6.1 スリープモード

# 11.6.1.1 スリープモードへの移行

SBYCR.SSBY ビットが "0" の状態で WAIT 命令を実行すると、スリープモードになります。スリープモード時、CPU の動作は停止しますが、CPU の内部レジスタは値を保持します。CPU 以外の周辺機能は停止しません。

IWDT をオートスタートモードで使用している場合、OFSO.IWDTSLCSTP ビットが"1"のときにスリープモードへ移行すると、IWDT はカウントを停止します。同様に、レジスタスタートモードで使用している場合、IWDTCSTPR.SLCSTP ビットが"1"のときにスリープモードへ移行すると、IWDT はカウントを停止します。

また、IWDT をオートスタートモードで使用している場合、OFSO.IWDTSLCSTP ビットが "0" (低消費電力モード遷移時 IWDT カウント継続)のときは、スリープモードへ移行後も IWDT はカウントを継続します。同様に、レジスタスタートモードで使用している場合、IWDTCSTPR.SLCSTP ビットが "0" のときは、スリープモードへ移行後も IWDT はカウントを継続します。

スリープモードを使用する場合、以下の設定を行った後、WAIT 命令を実行してください。

- (1) CPUのPSW.Iビット(注1)を"0"にする。
- (2) スリープモードからの復帰に使用する割り込みの要求先(注2)を CPU に設定する。
- (3) スリープモードからの復帰に使用する割り込みの優先レベル (注3) を、CPU の PSW.IPL[3:0] ビット (注1) よりも高く設定する。
- (4) スリープモードからの復帰に使用する割り込みの IERm.IENj ビット(注3)を"1"にする。
- (5) 最後に書き込みを行った I/O レジスタを読み出し、書き込み値が反映されていることを確認する。
- (6) WAIT 命令の実行 (WAIT 命令の実行により CPU の PSW.I ビット (注1) は自動的に "1" になります)。
  - 注 1. 詳細は「2. CPU」を参照してください。
  - 注 2. 詳細は「14.4.3 割り込み要求先の選択」を参照してください。
  - 注 3. 詳細は「14. 割り込みコントローラ (ICUb)」を参照してください。

### 11.6.1.2 スリープモードの解除

スリープモードの解除は、すべての割り込み、RES#端子リセット、パワーオンリセット、電圧監視リセット、IWDTのアンダフローによるリセットによって行われます。

• 割り込みによる解除

割り込みが発生すると、スリープモードは解除され、割り込み例外処理を開始します。マスカブル割り込みが CPU でマスクされている場合 (割り込み優先レベルが (注1)CPU の PSW.IPL[3:0] ビット (注2) 以下に設定されている場合)には、スリープモードは解除されません。

• RES# 端子リセットによる解除

RES# 端子を Low にすると、リセット状態になります。規定のリセット入力期間が経過した後、RES# 端子を High にすると、CPU はリセット例外処理を開始します。

- パワーオンリセットによる解除 パワーオンリセットによって、スリープモードが解除されます。
- 電圧監視リセットによる解除 電圧検出回路の電圧監視リセットによって、スリープモードが解除されます。
- 独立ウォッチドッグタイマリセットによる解除 IWDT のアンダフローの内部リセットによって、スリープモードが解除されます。ただし、スリープモード時に IWDT がカウントを停止する条件 (OFS0.IWDTSTRT = 0 かつ OFS0.IWDTSLCSTP = 1、または OFS0.IWDTSTRT = 1 かつ IWDTCSTPR.SLCSTP = 1)では、IWDT が停止しますので、独立ウォッチドッグタイマリセットによる解除はできません。
- 注 1. 詳細は「14. 割り込みコントローラ (ICUb)」を参照してください。
- 注 2. 詳細は「2. CPU」を参照してください。

### 11.6.2 ディープスリープモード

# 11.6.2.1 ディープスリープモードへの遷移

MSTPCRC.DSLPE ビットを "1" に設定し、かつ MSTPCRA.MSTPA28 ビットを "1" に設定し SBYCR.SSBY ビットを "0" にクリアした状態で WAIT 命令を実行すると、ディープスリープモードに遷移します (注 1)。 ディープスリープモードでは、CPU に加え、DTC、ROM、RAM のクロックも停止します。周辺機能は停止しません。

IWDT をオートスタートモードで使用している場合、OFSO.IWDTSLCSTP ビットが"1"のときに、ディープスリープモードへ遷移すると、IWDT はカウントを停止します。同様に、レジスタスタートモードで使用している場合、IWDTCSTPR.SLCSTP ビットが"1"のときに、ディープスリープモードへ遷移すると、IWDT はカウントを停止します。

また、IWDT をオートスタートモードで使用している場合、OFS0.IWDTSLCSTP ビットが "0" (低消費電力モード遷移時 IWDT カウント継続)のときは、ディープスリープモードへ遷移後も、IWDT はカウントを継続します。同様にレジスタスタートモードで使用している場合、IWDTCSTPR.SLCSTP ビットが "0" のときは、ディープスリープモードへ遷移後、IWDT はカウントを継続します。

ディープスリープモードを使用する場合、以下の設定を行った後、WAIT 命令を実行してください。

- (1) CPU.PSW.I ビット(注2)を"0"にする。
- (2) ディープスリープモードからの復帰に使用する割り込みの要求先(注3)を CPU に設定する。
- (3) ディープスリープモードからの復帰に使用する割り込みの優先レベル (注4) を、CPU の PSW.IPL[3:0] ビット (注2) よりも高く設定する。
- (4) ディープスリープモードからの復帰に使用する割り込みの IERm.IENn(注4)を"1"にする。
- (5) 最後に書きこみを行った I/O レジスタを読み出し、書き込み値が反映されていることを確認する。
- (6) WAIT 命令を実行する (WAIT 命令の実行により CPU の PSW.I(注2) は自動的に "1" になります)。
  - 注 1. DTC の動作状態によっては、ディープスリープモードに移行できない場合があります。 MSTPCRA.MSTPA28 ビットを "1" にする前に、DTC の DTCST.DTCST ビットを "0" にして、DTC が起動して いない状態で行ってください。
  - 注 2. 詳細は「2. CPU」を参照してください。
  - 注3. 詳細は「14.4.3 割り込み要求先の選択」を参照してください。
  - 注 4. 詳細は「14. 割り込みコントローラ (ICUb)」を参照してください。

# 11.6.2.2 ディープスリープモードの解除

ディープスリープモードの解除は、すべての割り込み、RES#端子リセット、パワーオンリセット、電圧 監視リセット、IWDTのアンダフローによるリセットによって行われます。

- 割り込みによる解除
  - 割り込みが発生すると、ディープスリープモードは解除され、割り込み例外処理を開始します。マスカブル割り込みが CPU でマスクされている場合 (割り込みの優先レベル ( ) が CPU の PSW.IPL[3:0] ビット ( ) 以下に設定されている場合 )には、ディープスリープモードは解除されません。
- RES# 端子リセットによる解除 RES# 端子を Low にすると、リセット状態になります。規定のリセット入力期間が経過した後、RES# 端子を High にすると、CPU はリセット例外処理を開始します。
- パワーオンリセットによる解除 パワーオンリセットによって、ディープスリープモードが解除されます。
- 電圧監視リセットによる解除 電圧検出回路の電圧監視リセットにより、ディープスリープモードが解除されます。
- 独立ウォッチドッグタイマによる解除
  IWDT のアンダフローの内部リセットによって、ディープスリープモードが解除されます。ただし、
  ディープスリープモード時に IWDT がカウントを停止する条件 (OFS0.IWDTSTRT = 0 かつ
  OFS0.IWDTSLCSTP = 1、または OFS0.IWDTSTRT = 1 かつ IWDTCSTPR.SLCSTP = 1) では、IWDT が停止しますので、独立ウォッチドッグタイマリセットによる解除はできません。
- 注 1. 詳細は「14. 割り込みコントローラ (ICUb)」を参照してください。
- 注 2. 詳細は「2. CPU」を参照してください。

# 11.6.3 ソフトウェアスタンバイモード

### 11.6.3.1 ソフトウェアスタンバイモードへの移行

SBYCR.SSBY ビットを"1"にした状態で WAIT 命令を実行すると、ソフトウェアスタンバイモードに移行します。このモードでは、CPU、内蔵周辺機能以外のすべての機能が停止します。ただし、CPU の内部レジスタの値と RAM のデータ、内蔵周辺機能と I/O ポートの状態は保持されます。ソフトウェアスタンバイモードでは、発振器が停止するため、消費電力は著しく低減されます。

WAIT 命令を実行する前に DTC の DTCST.DTCST ビットを "0" にしてください。

IWDT をオートスタートモードで使用している場合、OFS0.IWDTSLCSTP ビットが"1"のときに、ソフトウェアスタンバイモードへ移行すると、IWDT はカウントを停止します。同様に、レジスタスタートモードで使用している場合、IWDTCSTPR.SLCSTP ビットが"1"のときにソフトウェアスタンバイモードへ移行すると、IWDT はカウントを停止します。

また、IWDT をオートスタートモードで使用している場合、OFS0.IWDTSLCSTP ビットが "0"(低消費電力モード遷移時 IWDT カウント継続)のときは、ソフトウェアスタンバイモードへ移行後も IWDT はカウントを継続します。同様に、レジスタスタートモードで使用している場合、IWDTCSTPR.SLCSTP ビットが "0"のときは、ソフトウェアスタンバイモードへ移行後も IWDT はカウントを継続します。

ソフトウェアスタンバイモードを使用する場合、以下の設定を行った後、WAIT 命令を実行してください。

- (1) CPU の PSW.I ビット (注 1) を "0" にする。
- (2) ソフトウェアスタンバイモードからの復帰に使用する割り込みの要求先(注2)を CPU に設定する。
- (3) ソフトウェアスタンバイモードからの復帰に使用する割り込みの優先レベル (注3) を CPU の PSW.IPL[3:0] ビット (注1) よりも高く設定する。
- (4) ソフトウェアスタンバイモードからの復帰に使用する割り込みの IERm.IENj ビット <sup>(注3)</sup> を "1" にする。
- (5) 最後に書き込みを行った I/O レジスタを読み出し、書いた値が反映されていることを確認する。
- (6) WAIT 命令を実行する (WAIT 命令の実行によって CPU の PSW.I ビット (注  $^{1})$  は自動的に "1" になります )。
  - 注 1. 詳細は「2. CPU」を参照してください。
  - 注 2. 詳細は「14.4.3 割り込み要求先の選択」を参照してください。
  - 注 3. 詳細は「14. 割り込みコントローラ (ICUb)」を参照してください。

### 11.6.3.2 ソフトウェアスタンバイモードの解除

ソフトウェアスタンバイモードの解除は、外部端子割り込み (NMI, IRQ0 ~ IRQ5)、周辺機能割り込み (IWDT、電圧監視)、RES#端子リセット、パワーオンリセット、電圧監視リセット、独立ウォッチドッグタイマリセットによって行われます。ソフトウェアスタンバイモードの解除要因が発生すると、ソフトウェアスタンバイモード移行前に動作していた各発振器は動作を再開します。その後、これらすべての発振器の発振が安定するのを待ってソフトウェアスタンバイモードから復帰します。

• 割り込みによる解除

NMI、IRQ0~IRQ5、IWDT、電圧監視の割り込み要求が発生すると、ソフトウェアスタンバイモード移行前に動作していた各発振器は動作を再開します。その後、MOSCWTCR.MSTS[4:0] ビットで設定した各発振器の発振安定待ち時間が経過したところで、ソフトウェアスタンバイモードは解除され、割り込み例外処理を開始します。

• RES# 端子リセットによる解除

RES# 端子を Low にすると、クロックは発振を開始します。クロックの発振開始と同時に、MCU にクロックを供給します。このとき RES# 端子はクロックの発振が安定するまで Low を保持するようにしてください。RES# 端子を High にすると、CPU はリセット例外処理を開始します。

- パワーオンリセットによる解除 電源電圧の低下によってパワーオンリセットが発生すると、ソフトウェアスタンバイモードは解除され ます。
- 電圧監視リセットによる解除 電源電圧の低下によって電圧監視リセットが発生すると、ソフトウェアスタンバイモードは解除されます。
- 独立ウォッチドッグタイマリセットによる解除
  IWDT のアンダフローの内部リセットによって、ソフトウェアスタンバイモードが解除されます。
  ただし、ソフトウェアスタンバイモード時に独立ウォッチドッグタイマがカウントを停止する条件
  (OFS0.IWDTSTRT = 0 かつ OFS0.IWDTSLCSTP = 1、または OFS0.IWDTSTRT = 1 かつ
  IWDTCSTPR.SLCSTP = 1) では、独立ウォッチドッグタイマが停止しますので、独立ウォッチドッグタイマリセットによる解除はできません。

# 11.6.3.3 ソフトウェアスタンバイモードの応用例

IRQn 端子の立ち下がりエッジでソフトウェアスタンバイモードに移行し、IRQn 端子の立ち上がりエッジでソフトウェアスタンバイモードの解除を行う例を図 11.3 に示します。

この例では、ICU の IRQCRi.IRQMD[1:0] ビットが "01b" (立ち下がりエッジ)の状態で、IRQn 割り込みを受け付けた後、IRQCRi.IRQMD[1:0] ビットを "10b" (立ち上がりエッジ)に設定し、SBYCR.SSBY ビットを "1"にした後、WAIT 命令を実行してソフトウェアスタンバイモードに移行しています。その後、IRQn 端子の立ち上がりエッジでソフトウェアスタンバイモードが解除されます。

なお、ソフトウェアスタンバイモードからの復帰には、割り込みコントローラ (ICU) の設定も必要となります。詳細は、「14. 割り込みコントローラ (ICUb)」を参照してください。




図 11.3 ソフトウェアスタンバイモードの応用例

### 11.7 使用上の注意事項

### 11.7.1 I/O ポートの状態

ソフトウェアスタンバイモードでは、I/O ポートの状態を保持します。したがって、High を出力している場合は出力電流分の消費電流は低減されません。

# 11.7.2 DTC のモジュールストップ

MSTPCRA.MSTPA28 ビットを "1" にする前に、DTC の DTCST.DTCST ビットを "0" にして、DTC が起動していない状態にしてください。

詳細は、「16. データトランスファコントローラ (DTCb)」を参照してください。

#### 11.7.3 内蔵周辺モジュールの割り込み

モジュールストップ状態では当該割り込みの動作ができません。したがって、割り込み要求が発生した状態でモジュールストップとすると、CPUの割り込み要因または DTC の起動要因のクリアができません。事前に割り込みを禁止してからモジュールストップ状態にしてください。

#### 11.7.4 MSTPCRA、MSTPCRB、MSTPCRC レジスタの書き込み

MSTPCRA、MSTPCRB、および MSTPCRC レジスタへの書き込みは、CPU のみで行ってください。

#### 11.7.5 WAIT 命令の実行タイミング

WAIT 命令は、先行して実行されたレジスタへの書き込みの完了を待たずに実行されます。レジスタへの書き込みによる設定変更が反映される前に WAIT 命令が実行される場合があり、意図していない動作を起す恐れがあります。最後のレジスタへの書き込みが完了していることを確認してから WAIT 命令を実行してください。

### 11.7.6 スリープモード中の DTC によるレジスタの書き換えについて

スリープモード中は OFS0.IWDTSLCSTP ビット、IWDTCSTPR.SLCSTP ビットの設定によって IWDT が停止します。その場合、スリープモード中に DTC によって IWDT 関連のレジスタを書き換えないでください。

# 12. レジスタライトプロテクション機能

レジスタライトプロテクション機能は、プログラムが暴走したときに備え、重要なレジスタを書き換えられないように保護します。保護するレジスタは、プロテクトレジスタ (PRCR) で設定します。

表 12.1 に PRCR レジスタと保護されるレジスタの対応を示します。


表 12.1 PRCR レジスタと保護されるレジスタの対応

PRCR レジスタ	保護されるレジスタ
PRC0ビット	● クロック発生回路関連レジスタ SCKCR, SCKCR3, PLLCR, PLLCR2, MOSCCR, LOCOCR, ILOCOCR, HOCOCR, OSTDCR, OSTDSR, LOCOTRR, ILOCOTRR, HOCOTRR0
PRC1ビット	<ul> <li>動作モード関連レジスタ SYSCR1</li> <li>消費電力低減機能関連レジスタ SBYCR, MSTPCRB, MSTPCRC, OPCCR</li> <li>クロック発生回路関連レジスタ MOFCR, MOSCWTCR</li> <li>ソフトウェアリセットレジスタ SWRR</li> </ul>
PRC3ビット	● LVD関連レジスタ LVCMPCR, LVDLVLR, LVD1CR0, LVD1CR1, LVD1SR, LVD2CR0, LVD2CR1, LVD2SR

# 12.1 レジスタの説明

# 12.1.1 プロテクトレジスタ (PRCR)

アドレス 0008 03FEh



ビット	シンボル	ビット名	機能	R/W
b0	PRC0	プロテクトビット0	クロック発生回路関連レジスタへの書き込み許可 0:書き込み禁止 1:書き込み許可	R/W
b1	PRC1	プロテクトビット1	動作モード、消費電力低減機能、クロック発生回路関連レジスタ、ソフトウェアリセットレジスタへの書き込み許可 0:書き込み禁止 1:書き込み許可	R/W
b2	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W
b3	PRC3	プロテクトビット3	LVD関連レジスタへの書き込み許可 0:書き込み禁止 1:書き込み許可	R/W
b7-b4	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W
b15-b8	PRKEY[7:0]	PRCキーコードビット	PRCR レジスタの書き換えの可否を制御します。 PRCR レジスタを書き換える場合、上位8 ビットに"A5h"、下位8 ビット に任意の値を、16 ビット単位で書いてください	R/W (注1)

注1. 書き込みデータは保持されません。

# PRCi ビット (プロテクトビット i) (i = 0, 1, 3)

保護するレジスタへの書き込み許可/禁止を選択します。

PRCi ビットが "1" のとき、保護されるレジスタへの書き込みができます。PRCi ビットが "0" のとき、レジスタへの書き込みができません。

# 13. 例外処理

# 13.1 例外事象

CPU が通常のプログラムを実行している途中で、ある事象の発生によってそのプログラムの実行を中断し、別のプログラムを実行する必要が生じる場合があります。このような事象を総称して例外事象と呼びます。

RX CPU は、7 種類の例外に対応します。 **図 13.1** に例外事象の種類を示します。 例外が発生すると、プロセッサモードはスーパバイザモードに移行します。




図 13.1 例外事象の種類

#### 13.1.1 未定義命令例外

未定義命令例外は、未定義命令(実装されていない命令)の実行を検出した場合に発生します。

### 13.1.2 特権命令例外

特権命令例外は、ユーザモードで特権命令の実行を検出した場合に発生します。特権命令はスーパバイザモードでのみ実行可能です。

### 13.1.3 浮動小数点例外

浮動小数点例外は、IEEE754 規格で規定された 5 つの例外事象(オーバフロー、アンダフロー、精度異常、ゼロ除算、無効演算)の他、非実装処理を検出した場合に発生します。浮動小数点例外は、FPSW の EX、EU、EZ、EO、EV ビットが "0" のとき、例外処理が禁止されます。

### 13.1.4 リセット

CPU にリセット信号を入力することによって発生します。リセットは最高度の優先順位を持ち、常に受け付けられます。

### 13.1.5 ノンマスカブル割り込み

CPU にノンマスカブル割り込み信号を入力することによって発生します。システムに致命的な障害が発生したと考えられる場合にのみ使用します。例外処理ルーチン処理後、例外発生時に実行していた元のプログラムに復帰しない条件で使用してください。

### 13.1.6 割り込み

CPU に割り込み信号を入力することによって発生します。割り込みのうち1つの要因を、高速割り込みとして割り当てることが可能です。高速割り込みは、通常の割り込みに比べ、ハードウェア前処理とハードウェア後処理が高速です。高速割り込みの優先レベルは15(最高)です。

PSW の I ビットが "0" のとき、割り込みの受け付けは禁止されます。

### 13.1.7 無条件トラップ

INT 命令、および BRK 命令を実行すると無条件トラップが発生します。

# 13.2 例外の処理手順

例外処理には、ハードウェアが自動的に処理する部分と、ユーザが記述したプログラム(例外処理ルーチン)によって処理される部分があります。リセットを除く、例外受け付け時の処理手順を**図 13.2** に示します。




図 13.2 例外の処理手順の概要

例外が受け付けられると、RX CPU はハードウェア処理を行った後、ベクタにアクセスし、分岐先アドレスを取得します。ベクタには各例外ごとにベクタアドレスが割り当てられており、そこに例外処理ルーチンへの分岐先アドレスを書きます。

RX CPU のハードウェア前処理では、高速割り込みの場合は、プログラムカウンタ (PC) の内容をバックアップ PC (BPC) に、プロセッサステータスワード (PSW) の内容をバックアップ PSW (BPSW) へ退避します。高速割り込み以外の例外では、PC、PSW をスタック領域に退避します。例外処理ルーチン中で使用する汎用レジスタ、および PC、PSW 以外の制御レジスタについては、例外処理ルーチンの先頭でユーザプログラムによってスタックに退避してください。

例外処理ルーチン完了後、スタックに退避したレジスタを復帰して RTE 命令を実行することで、例外処理から元のプログラムに復帰します。高速割り込みの場合のみ、RTFI 命令を実行します。ただし、ノンマスカブル割り込みの場合には、元のプログラムに復帰せず、プログラムを終了、またはシステムリセットを行ってください。

RX CPU のハードウェア後処理では、高速割り込みの場合は BPC を PC に、また、BPSW の値を PSW に 戻します。高速割り込み以外の例外では、スタック領域から PC、PSW の値を復帰します。

# 13.3 例外事象の受け付け

例外事象が発生すると、それまで実行していたプログラムを中断して、例外処理ルーチンに分岐します。

# 13.3.1 受け付けタイミングと退避される PC 値

各例外事象の受け付けタイミングと退避されるプログラムカウンタ (PC) の値を表 13.1 に示します。

表13.1 受け付けタイミングと退避されるPC値

	例外事象	処理型	受け付け タイミング	BPC /スタックに退避されるPC値
未定義命令例外		命令処理取消型	命令実行中	例外が発生した命令のPC値
特権命令例外		命令処理取消型	命令実行中	例外が発生した命令のPC値
浮動小数点例外		命令処理取消型	命令実行中	例外が発生した命令のPC値
リセット		命令処理放棄型	各マシンサイクル	なし
ノンマスカブル 割り込み	RMPA、SCMPU、SMOVB、 SMOVF、SMOVU、SSTR、 SUNTIL、SWHILE命令実行中	命令処理中断型	命令実行中	実行中の命令のPC値
	上記以外の状態	命令処理完了型	命令の区切り	次の命令のPC値
割り込み	RMPA、SCMPU、SMOVB、 SMOVF、SMOVU、SSTR、 SUNTIL、SWHILE命令実行中	命令処理中断型	命令実行中	実行中の命令のPC値
	上記以外の状態	命令処理完了型	命令の区切り	次の命令のPC値
無条件トラップ		命令処理完了型	命令の区切り	次の命令のPC値

# 13.3.2 ベクタと PC、PSW の退避場所

各例外事象のベクタとプログラムカウンタ (PC)、プロセッサステータスワード (PSW) の退避場所を**表 13.2** に示します。

表 13.2 ベクタと PC、PSW の退避場所

	例外事象	ベクタ	PC、PSWの退避場所
未定義命令例外		固定ベクタテーブル	スタック
特権命令例外		固定ベクタテーブル	
浮動小数点例外		固定ベクタテーブル	スタック
リセット		固定ベクタテーブル	なし
ノンマスカブル害	り込み	固定ベクタテーブル	スタック
割り込み	高速割り込み	FINTV	BPC, BPSW
	高速割り込み以外	可変ベクタテーブル(INTB)	スタック
無条件トラップ		可変ベクタテーブル(INTB)	スタック

### 13.4 例外の受け付け/復帰時のハードウェア処理

リセットを除く、例外の受け付けおよび復帰時のハードウェア処理について説明します。

- (1) 例外受け付け時のハードウェア前処理
- (a) PSW の退避

(高速割り込みの場合)

 $PSW \rightarrow BPSW$ 

(高速割り込み以外の例外の場合)

PSW → スタック領域

- 注. FPSW は、ハードウェア前処理では退避されません。浮動小数点演算命令を例外処理ルーチン内で使用する場合は、例外処理ルーチン内でユーザがスタックへ退避してください。
- (b) PSW の PM、U、I ビットの更新

I: 0にするU: 0にするPM: 0にする

(c) PC の退避

(高速割り込みの場合)

 $PC \rightarrow BPC$ 

(高速割り込み以外の例外の場合)

PC→スタック領域

(d) PC に例外処理ルーチン分岐先アドレスをセット

各例外に対応したベクタを取得し分岐することにより、例外処理ルーチン処理へ移行します。

- (2) RTE 命令、RTFI 命令実行時のハードウェア後処理
- (a) PSW の復帰

(高速割り込みの場合)

 $\mathsf{BPSW} \to \mathsf{PSW}$ 

(高速割り込み以外の例外の場合)

スタック領域 → PSW

(b) PC の復帰

(高速割り込みの場合)

 $BPC \rightarrow PC$ 

(高速割り込み以外の例外の場合)

スタック領域→PC

#### 13.5 ハードウェア前処理

例外要求が受け付けられてから例外処理ルーチンが実行されるまでのハードウェア前処理について説明します。

### 13.5.1 未定義命令例外

- 1. プロセッサステータスワード (PSW) の内容をスタック領域 (ISP) に退避します。
- 2. PSW のプロセッサモード設定ビット (PM)、スタックポインタ指定ビット (U)、割り込み許可ビット (I) を "0" にします。
- 3. プログラムカウンタ (PC) の内容をスタック領域 (ISP) に退避します。
- 4. FFFFFDCh 番地からベクタを取得します。
- 5. 取得したベクタを PC にセットし、例外処理ルーチンへ分岐します。

#### 13.5.2 特権命令例外

- 1. プロセッサステータスワード (PSW) の内容をスタック領域 (ISP) に退避します。
- 2. PSW のプロセッサモード設定ビット (PM)、スタックポインタ指定ビット (U)、割り込み許可ビット (I) を "0" にします。
- 3. プログラムカウンタ (PC) の内容をスタック領域 (ISP) に退避します。
- 4. FFFFFFD0h 番地からベクタを取得します。
- 5. 取得したベクタを PC にセットし、例外処理ルーチンへ分岐します。

### 13.5.3 浮動小数点例外

- 1. プロセッサステータスワード (PSW) の内容をスタック領域 (ISP) に退避します。
- 2. PSW のプロセッサモード設定ビット (PM)、スタックポインタ指定ビット (U)、割り込み許可ビット (I) を "0" にします。
- 3. プログラムカウンタ (PC) の内容をスタック領域 (ISP) に退避します。
- 4. FFFFFE4h 番地からベクタを取得します。
- 5. 取得したベクタを PC にセットし、例外処理ルーチンへ分岐します。

#### 13.5.4 リセット

- 1. 制御を初期化します。
- 2. FFFFFFCh 番地からベクタを取得します。
- 3. 取得したベクタをプログラムカウンタ (PC) にセットします。

#### 13.5.5 ノンマスカブル割り込み

- 1. プロセッサステータスワード (PSW) の内容をスタック領域 (ISP) に退避します。
- 2. PSW のプロセッサモード設定ビット (PM)、スタックポインタ指定ビット (U)、割り込み許可ビット (I) を "0" にします。
- 3. RMPA、SCMPU、SMOVB、SMOVF、SMOVU、SSTR、SUNTIL、SWHILE 命令を実行中は、実行中の命令のプログラムカウンタ (PC) の内容を、それ以外の状態では次の命令の PC の内容をスタック領域 (ISP) に退避します。
- 4. PSW のプロセッサ割り込み優先レベル (IPL[3:0]) を "Fh" にします。
- 5. FFFFFF8h 番地からベクタを取得します。
- 6. 取得したベクタを PC にセットし、例外処理ルーチンへ分岐します。

#### 13.5.6 割り込み

- 1. プロセッサステータスワード (PSW) の内容をスタック領域 (ISP) に退避します。高速割り込みの場合は、バックアップ PSW (BPSW) に退避します。
- 2. PSW のプロセッサモード設定ビット (PM)、スタックポインタ指定ビット (U)、割り込み許可ビット (I) を "0" にします。
- 3. RMPA、SCMPU、SMOVB、SMOVF、SMOVU、SSTR、SUNTIL、SWHILE 命令を実行中は、実行中の命令のプログラムカウンタ (PC) の内容を、それ以外の状態では次の命令の PC の内容をスタック領域 (ISP) に退避します。高速割り込みの場合は、バックアップ PC (BPC) に退避します。
- 4. PSW のプロセッサ割り込み優先レベル (IPL[3:0]) に、受け付けた割り込みの割り込み優先レベルを設定します。
- 5. 可変ベクタテーブルから受け付けた割り込み要因のベクタを取得します。高速割り込みの場合は、高速割り込みベクタレジスタ (FINTV) からベクタを取得します。
- 6. 取得したベクタを PC にセットし、例外処理ルーチンへ分岐します。

### 13.5.7 無条件トラップ

- 1. プロセッサステータスワード (PSW) の内容をスタック領域 (ISP) に退避します。
- 2. PSW のプロセッサモード設定ビット (PM)、スタックポインタ指定ビット (U)、割り込み許可ビット (I) を "0" にします。
- 3. 次の命令のプログラムカウンタ (PC) の内容をスタック領域 (ISP) に退避します。
- 4. INT 命令の場合は、可変ベクタテーブルから INT 命令番号に対応したベクタを取得します。 BRK 命令の場合は、可変ベクタテーブルの先頭番地からベクタを取得します。
- 5. 取得したベクタを PC にセットし、例外処理ルーチンへ分岐します。

# 13.6 例外処理ルーチンからの復帰

例外処理ルーチンの最後で**表 13.3** に示す命令を実行すると、例外処理シーケンス直前にスタック領域または制御レジスタ (BPC, BPSW) に退避されていたプログラムカウンタ (PC) とプロセッサステータスワード (PSW) の内容が復帰されます。

表 13.3 例外処理ルーチンからの復帰命令

	例外事象	復帰命令		
未定義命令例外		RTE		
特権命令例外		RTE		
浮動小数点例外		RTE		
リセット		復帰不可能		
ノンマスカブル割り込み		復帰不可能		
割り込み	高速割り込み	RTFI		
	高速割り込み以外	RTE		
無条件トラップ		RTE		

# 13.7 例外事象の優先順位

例外事象の優先順位を**表 13.4** に示します。複数の例外が同時に発生した場合は、より優先度の高い事象が先に受け付けられます。

表13.4 例外事象の優先順位

優先順	i位	例外事象
高い	1	リセット
<b>↑</b>	2	ノンマスカブル割り込み
	3	割り込み
	4	未定義命令例外 特権命令例外
	5	無条件トラップ
低い	6	浮動小数点例外

# 14. 割り込みコントローラ (ICUb)

# 14.1 概要

割り込みコントローラは、周辺モジュール、外部端子からの割り込みを受け付け、CPU への割り込みおよび DTC への転送要求を行います。

表 14.1 に割り込みコントローラの仕様を、図 14.1 に割り込みコントローラのブロック図を示します。

表14.1 割り込みコントローラの仕様

	項目	内容		
割り込み	周辺機能割り込み	<ul><li>● 周辺モジュールからの割り込み</li><li>● 割り込み検出: エッジ検出/レベル検出 接続している周辺モジュールの要因ごとの検出方法は固定</li></ul>		
	外部端子割り込み	<ul> <li>IRQ0~IRQ5端子からの割り込み</li> <li>要因数:6</li> <li>割り込み検出:Low/立ち下がりエッジ/立ち上がりエッジ/両エッジを要因ごとに設定可能</li> <li>デジタルフィルタ機能:あり</li> </ul>		
	ソフトウェア割り込み	<ul><li>レジスタ書き込みによる割り込み</li><li>要因数:1</li></ul>		
	割り込み優先順位	レジスタにより優先順位を設定		
	高速割り込み機能	CPUの割り込み処理を高速化可能。1要因にのみ設定		
	DTC制御	割り込み要因によりDTCの起動が可能(注1)		
ノンマスカブル 割り込み	NMI端子割り込み	<ul><li>NMI端子からの割り込み</li><li>割り込み検出:立ち下がりエッジ/立ち上がりエッジ</li><li>デジタルフィルタ機能:あり</li></ul>		
	発振停止検出割り込み	発振停止検出時の割り込み		
	IWDTアンダフロー / リフレッシュエラー	ダウンカウンタがアンダフローしたとき、もしくはリフレッシュエラーが発生したと きの割り込み		
	電圧監視1割り込み	電圧検出回路1 (LVD1)の電圧監視割り込み		
	電圧監視2割り込み	電圧検出回路2 (LVD2)の電圧監視割り込み		
低消費電力状態からの復帰		<ul> <li>スリープモード、ディープスリープモード:ノンマスカブル割り込み、全割り込み要因で復帰</li> <li>ソフトウェアスタンバイモード:ノンマスカブル割り込み、IRQ0~IRQ5割り込みで復帰</li> </ul>		

注1. DTCの起動要因については、「表14.3 割り込みのベクタテーブル」を参照してください。

図 14.1 割り込みコントローラのブロック図 ·割り込みコントローラ 電圧監視2割り込み 🏻 電圧監視1割り込み 🗅 クロック クロック復帰要求 IWDTアンダフロー/リフレッシュエラー □ 発生回路 発振停止検出割り込み□ クロック 復帰判定 - CPU -NMI端子 D→ (デジタル) → (検出) クロック復帰許可レベル ノンマスカブル割り込み要求 NMI NMI NMI NMI FITE FITC CR CLR NMI ER DTCER IPR FIR 割り込み要求 CPU 優先レベル判定 \* \* IRQFLTE IRQFLTC IRQCR IER 割り込み受け付け IRクリア DTC-クリア IRQ0 IRQ5 DTC転送要求 DTC 起動制御 検出 CPUへ出力先変更 DTC応答 IRQ0~IRQ5検出 IRクリフ 周辺 モジュ ール 割り込み要因 割り込みステータス、伝達先切り替え IRQFLTE0:IRO端子デジタルフィルタ許可レジスタ0 IRQFLTC0:IRQ端子デジタルフィルタ設定レジスタ0 NMIFLTE:NMI端子デジタルフィルタ許可レジスタ NMIFLTC:NMI端子デジタルフィルタ設定レジスタ NMIER ノンマスカブル割り込み許可レジスタ 割り込み要求レジスタ Nomica : ハノ、ハカノル町7粒の8寸リレンクス NMICR : NMIS書割り込みコントロールレジスタ NMICR: ノンマスカブル割り込みステータスクリアレジスタ NMISR: ノンマスカブル割り込みステータスレジスタ IRQCR: IRQコントロールレジスタ

表 14.2 に割り込みコントローラで使用する入出力端子を示します。

表14.2 割り込みコントローラの入出力端子

端子名	入出力	機能
NMI	入力	ノンマスカブル割り込み要求端子
IRQ0~IRQ5	入力	外部割り込み要求端子

### 14.2 レジスタの説明

### 14.2.1 割り込み要求レジスタ n (IRn) (n = 割り込みベクタ番号)

アドレス ICU.IR016 0008 7010h~ICU.IR255 0008 70FFh



ビット	シンボル	ビット名	機能	R/W
b0	IR	割り込みステータスフラグ	0:割り込み要求なし 1:割り込み要求あり	R/(W) (注1)
b7-b1	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W

注1. エッジ検出要因の場合、"0"のみ書けます。"1"を書かないでください。 レベル検出要因の場合、書き込みできません。

IRn レジスタは割り込み要因ごとに存在し、n は割り込みベクタ番号に対応しています。

割り込み要因と割り込みベクタ番号の対応は、「表 14.3 割り込みのベクタテーブル」を参照してください。

### IR フラグ(割り込みステータスフラグ)

割り込み要求のステータスフラグです。割り込み要求が発生すると"1"になります。割り込み要求を検出するためには、周辺モジュールの割り込みイネーブルビットで割り込み要求の出力を許可する必要があります。割り込み要求の検出方法は、エッジ検出とレベル検出があります。周辺モジュールからの割り込みは、要因ごとにエッジ検出/レベル検出が決まっています。IRQi 端子 (i = 0 ~ 5) からの割り込みは、

IRQCRi.IRQMD[1:0] ビットの設定によって、エッジ検出とレベル検出が切り替わります。各要因の検出方法については、「表 14.3 割り込みのベクタテーブル」を参照してください。

#### (1) エッジ検出の場合

["1"になる条件]

• 周辺モジュール、IRQi 端子の割り込み要求が発生すると"1"になります。周辺モジュールごとの割り込み要求発生については、各周辺モジュールの章を参照してください。

["0"になる条件]

- 割り込み要求先が割り込み要求を受け付けると"0"になります。
- IR フラグに "0" を書くと "0" になります。ただし、割り込み要求先を DTC に設定している場合、IR フラグ への "0" 書き込みは禁止です。

#### (2) レベル検出の場合

["1"になる条件]

• 周辺モジュール、IRQi 端子の割り込み要求が発生している間は"1"になります。周辺モジュールごとの割り込み要求発生については、各周辺モジュールの章を参照してください。


["0"になる条件]

• 割り込み要求の出力元をクリアすると "0" になります。(割り込み要求先が割り込み要求を受け付けても "0" になりません。)周辺モジュールごとの割り込み要求クリアについては、各周辺モジュールの章を 参照してください。

IRQi 端子をレベル検出で使用する場合に、割り込みを取り下げるには IRQi 端子を High にしてください。 レベル検出時は、IR フラグへの "0"、"1" ともに書き込みは禁止です。

# 14.2.2 割り込み要求許可レジスタ m (IERm) (m = 02h ~ 1Fh)

アドレス ICU.IER02 0008 7202h~ICU.IER1F 0008 721Fh



ビット	シンボル	ビット名	機能	R/W
b0	IEN0	割り込み要求許可ビット0	0:割り込み要求禁止	R/W
b1	IEN1	割り込み要求許可ビット1	1:割り込み要求許可	R/W
b2	IEN2	割り込み要求許可ビット2		R/W
b3	IEN3	割り込み要求許可ビット3		R/W
b4	IEN4	割り込み要求許可ビット4		R/W
b5	IEN5	割り込み要求許可ビット5		R/W
b6	IEN6	割り込み要求許可ビット6		R/W
b7	IEN7	割り込み要求許可ビット7		R/W

注. 予約となっているベクタ番号に対応するビットへの書き込みは"0"としてください。読むと"0"が読み出されます。

#### IENi ビット(割り込み要求許可ビット)(j=0~7)

IENj ビットが"1"のとき、割り込み要求先に割り込み要求を出力します。

IENj ビットが"0"のとき、割り込み要求先に割り込み要求を出力しません。

IRn.IR フラグ (n =割り込みベクタ番号 ) は、IENj ビットの影響を受けません。IENj ビットが "0" であっても、「14.2.1 割り込み要求レジスタ n (IRn) (n =割り込みベクタ番号 )」に示す条件で IR フラグは変化します。

IERm.IENj ビットは、割り込み要因(ベクタ番号)ごとに存在します。

割り込み要因と IERm.IENj ビットの対応は、「表 14.3 割り込みのベクタテーブル」を参照してください。

割り込み要求先の選択における IERm.IENj ビットの設定手順は、「14.4.3 割り込み要求先の選択」を参照してください。

# 14.2.3 割り込み要因プライオリティレジスタ n (IPRn) (n = 割り込みベクタ番号)

アドレス ICU.IPR000 0008 7300h~ICU.IPR255 0008 73FFh



ビット	シンボル	ビット名	機能	R/W
b3-b0	IPR[3:0]	割り込み優先レベル設定ビット	b3 b0 0 0 0 : レベル0 (割り込み禁止) (注1) 0 0 0 1 : レベル1 0 0 1 0 : レベル2 0 0 1 1 : レベル3 0 1 0 0 : レベル4 0 1 0 1 : レベル5 0 1 1 0 : レベル6 0 1 1 1 : レベル7 1 0 0 0 : レベル8 1 0 0 1 : レベル9 1 0 1 0 : レベル10 1 0 1 1 : レベル11 1 1 0 0 : レベル12 1 1 0 1 : レベル13 1 1 1 0 : レベル14 1 1 1 1 : レベル14 (最高)	R/W
b7-b4	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W

注1. 高速割り込みに設定している場合は、レベル0であっても割り込みの発行が可能です。

割り込み要因と IPRn レジスタの対応は、「表 14.3 割り込みのベクタテーブル」を参照してください。

#### IPR[3:0] ビット(割り込み優先レベル設定ビット)

対応する割り込み要因の優先レベルを選択するビットです。

IPR[3:0] ビットで選択した優先レベルは、CPU への割り込み要求の優先順位判定にのみ参照され、DTC への転送要求には影響を与えません。

CPU は、PSW.IPL[3:0] ビットが示すレベルより高いレベルの割り込み要求のみを受け付け、割り込み処理を行います。

複数の割り込み要求が同時に発生した場合、IPR[3:0] ビットの設定値で優先順位比較を行います。同一レベルの割り込み要求が同時に発生した場合には、ベクタ番号の小さい割り込み要因が優先となります。

書き込みは、割り込み要求を禁止 (IERm.IENj ビット = 0 (m = 02h  $\sim$  1Fh, j = 0  $\sim$  7)) した状態で行ってください。

# 14.2.4 高速割り込み設定レジスタ (FIR)

アドレス ICU.FIR 0008 72F0h



ビット	シンボル	ビット名	機能	R/W
b7-b0	FVCT[7:0]	高速割り込みベクタ設定ビット	高速割り込みにするベクタ番号を指定します	R/W
b14-b8	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W
b15	FIEN	高速割り込み許可ビット	0: 高速割り込みを禁止 1: 高速割り込みを許可	R/W

FIR レジスタの設定による高速化の機能は、CPU への割り込みにのみ有効です。DTC への転送要求には影響を与えません。

書き込みは、割り込み要求を禁止 (IERm.IENj ビット = 0 (m = 02h  $\sim$  1Fh, j = 0  $\sim$  7)) した状態で行ってください。

### FVCT[7:0] ビット(高速割り込みベクタ設定ビット)

高速割り込み機能を使用する割り込みのベクタ番号を指定するビットです。

### FIEN ビット(高速割り込み許可ビット)

高速割り込みを許可するビットです。

FIEN ビットを "1" にすると、FVCT[7:0] ビットに設定したベクタ番号の割り込みが高速割り込みになります。

FIEN ビットが "1" のとき、割り込み要求先が CPU で、かつ FVCT[7:0] ビットで指定したベクタ番号の割り込み要求が発生すると、IPRn レジスタ (n = 割り込みベクタ番号) の設定に関係なく、高速割り込みとして CPU に要求を出力します。ただし、高速割り込みをソフトウェアスタンバイモードからの復帰に使用する場合については「14.6.2 ソフトウェアスタンバイモードからの復帰」を参照してください。


IERm.IENj ビットで割り込み要求が禁止されている割り込み要因は、CPU に割り込み要求が出力されません。

設定できるベクタ番号は、「表 14.3 割り込みのベクタテーブル」を参照してください。 FVCT[7:0] ビットには、予約のベクタ番号を指定しないでください。

高速割り込みの詳細は、「13. 例外処理」および「14.4.6 高速割り込み」を参照してください。

# 14.2.5 ソフトウェア割り込み起動レジスタ (SWINTR)

アドレス ICU.SWINTR 0008 72E0h



ビット	シンボル	ビット名	機能	R/W
b0	SWINT	ソフトウェア割り込み起動ビット	読むと"0"が読み出されます。"1"書き込みでソフトウェア割り 込み要求を発行します。"0"書き込みは無効です	R/(W) (注1)
b7-b1	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W

注1. "1"のみ書けます。

# SWINT ビット(ソフトウェア割り込み起動ビット)

SWINT ビットに "1" を書くと、割り込み要求レジスタ 027 (IR027) が "1" になります。

DTC 転送要求許可レジスタ 027 (DTCER027) を "0" にして、SWINT ビットに "1" を書くと CPU への割り込みが発生します。

DTC 転送要求許可レジスタ 027 (DTCER027) を "1" にして、SWINT ビットに "1" を書くと DTC 転送要求 を発行します。

# 14.2.6 DTC 転送要求許可レジスタ n (DTCERn) (n = 割り込みベクタ番号)

アドレス ICU.DTCER027 0008 711Bh~ICU.DTCER255 0008 71FFh



ビット	シンボル	ビット名	機能	R/W
b0	DTCE	DTC転送要求許可ビット	0: CPUへの割り込み要因に設定する 1: DTCの起動要因に設定する	R/W
b7-b1	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W

割り込み要因との対応は「表 14.3 割り込みのベクタテーブル」を参照してください。

# DTCE ビット (DTC 転送要求許可ビット)

DTCE ビットを "1" にすると、対応する割り込み要因が DTC 起動要因として選択されます。 ["1" になる条件 ]

• DTCE ビットに "1" を書いたとき

["0"になる条件]

- 指定した回数のデータ転送が終了したとき (チェーン転送の場合は、最後のチェーン転送の指定した回数のデータ転送が終了したとき)
- DTCE ビットに "0" を書いたとき

# 14.2.7 IRQ コントロールレジスタ i (IRQCRi) (i = 0 ~ 5)

アドレス ICU.IRQCR0 0008 7500h~ICU.IRQCR5 0008 7505h



ビット	シンボル	ビット名	機能	R/W
b1-b0	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W
b3-b2	IRQMD[1:0]	IRQ検出設定ビット	b3 b2 0 0: Low 0 1: 立ち下がりエッジ 1 0: 立ち上がりエッジ 1 1: 両エッジ	R/W
b7-b4	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W

該当する割り込み要求許可ビットが割り込み要求禁止 (IERm.IENj ビット ( $m=02h\sim1$ Fh,  $j=0\sim7$ ) が "0") の状態でこのレジスタの設定変更を行ってください。レジスタ変更後は IR フラグをクリアし、その後割り込み要求許可ビットを許可に設定してください。ただし、Low に変更する場合は、IR フラグをクリアする必要はありません。


### IRQMD[1:0] ビット (IRQ 検出設定ビット)

IRQi 端子の割り込み検出方法を設定します。

外部端子割り込みの検出設定手順は、「14.4.8 外部端子割り込み」を参照してください。

# 14.2.8 IRQ 端子デジタルフィルタ許可レジスタ 0 (IRQFLTE0)

アドレス ICU.IRQFLTE0 0008 7510h



ビット	シンボル	ビット名	機能	R/W
b0	FLTEN0	IRQ0デジタルフィルタ許可ビット	0: デジタルフィルタ無効	R/W
b1	FLTEN1	IRQ1 デジタルフィルタ許可ビット	1:デジタルフィルタ有効	R/W
b2	FLTEN2	IRQ2デジタルフィルタ許可ビット		R/W
b3	FLTEN3	IRQ3デジタルフィルタ許可ビット		R/W
b4	FLTEN4	IRQ4デジタルフィルタ許可ビット		R/W
b5	FLTEN5	IRQ5デジタルフィルタ許可ビット		R/W
b7-b6	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W

### FLTENi ビット (IRQi デジタルフィルタ許可ビット) (i = 0 ~ 5)

IRQi 端子のデジタルフィルタの使用を許可するビットです。


FLTENi ビットが "1" のとき、デジタルフィルタが有効になります。FLTENi ビットが "0" のとき、デジタルフィルタ機能は無効です。

IRQFLTC0.FCLKSELi[1:0] ビットで設定したサンプリングクロックごとに IRQi 端子のレベルをサンプリングし、レベルが3回一致したときにデジタルフィルタからの出力レベルを変更します。

デジタルフィルタの詳細は、「14.4.7 **デジタルフィルタ」**を参照してください。

# 14.2.9 IRQ 端子デジタルフィルタ設定レジスタ 0 (IRQFLTC0)

アドレス ICU.IRQFLTC0 0008 7514h



ビット	シンボル	ビット名	機能	R/W
b1-b0	FCLKSEL0[1:0]	IRQ0デジタルフィルタサンプ リングクロック設定ビット	0 0 : PCLK 0 1 : PCLK/8	R/W
b3-b2	FCLKSEL1[1:0]	IRQ1 デジタルフィルタサンプ リングクロック設定ビット	1 0 : PCLK/32 1 1 : PCLK/64	R/W
b5-b4	FCLKSEL2[1:0]	IRQ2デジタルフィルタサンプ リングクロック設定ビット		R/W
b7-b6	FCLKSEL3[1:0]	IRQ3デジタルフィルタサンプ リングクロック設定ビット		R/W
b9-b8	FCLKSEL4[1:0]	IRQ4デジタルフィルタサンプ リングクロック設定ビット		R/W
b11-b10	FCLKSEL5[1:0]	IRQ5 デジタルフィルタサンプ リングクロック設定ビット		R/W
b15-b12	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W

# FCLKSELi[1:0] ビット (IRQi デジタルフィルタサンプリングクロック設定ビット) (i = 0 ~ 5)


IRQi 端子のデジタルフィルタのサンプリングクロックを選択するビットです。

サンプリングクロックは、PCLK (毎クロック)、PCLK/8 (8 クロックに1回)、PCLK/32 (32 クロックに1回)、PCLK/64 (64 クロックに1回) より選択します。

デジタルフィルタの詳細は、「14.4.7 **デジタルフィルタ」**を参照してください。

# 14.2.10 ノンマスカブル割り込みステータスレジスタ (NMISR)

アドレス ICU.NMISR 0008 7580h



ビット	シンボル	ビット名	機能	R/W
b0	NMIST	NMIステータスフラグ	0:NMI端子割り込み要求なし 1:NMI端子割り込み要求あり	R
b1	OSTST	発振停止検出割り込みステータス フラグ	0:発振停止検出割り込み要求なし 1:発振停止検出割り込み要求あり	R
b2	_	予約ビット	読むと"0"が読めます。書き込みは無効になります	R
b3	IWDTST	IWDTアンダフロー / リフレッシュ エラーステータスフラグ	0:IWDTアンダフロー/リフレッシュエラー割り込み要求なし 1:IWDTアンダフロー/リフレッシュエラー割り込み要求あり	R
b4	LVD1ST	電圧監視1割り込みステータスフ ラグ	0:電圧監視1割り込み要求なし 1:電圧監視1割り込み要求あり	R
b5	LVD2ST	電圧監視2割り込みステータスフ ラグ	0:電圧監視2割り込み要求なし 1:電圧監視2割り込み要求あり	R
b7-b6	_	予約ビット	読むと"0"が読めます。書き込みは無効になります	R

NMISR レジスタは、ノンマスカブル割り込み要因のステータスをモニタするレジスタです。NMISR レジスタへの書き込みは無視されます。

ノンマスカブル割り込み許可レジスタ (NMIER) の設定はこれらステータスフラグには影響しません。 ノンマスカブル割り込みハンドラが終了する前に NMISR レジスタを読み出し、他のノンマスカブル割り 込みの発生状況を確認してください。NMISR レジスタの全ビットが "0" であることを確認してから、ハン ドラを終了してください。

# NMIST フラグ (NMI ステータスフラグ)

NMI 端子割り込み要求を示します。

NMIST フラグは読み出しのみ可能で、クリアは NMICLR.NMICLR ビットによって行います。 ["1" になる条件 ]

- NMI 端子に NMICR.NMIMD ビットに設定したエッジが入力されたとき ["0" になる条件]
  - NMICLR.NMICLR ビットに"1"を書いたとき

#### OSTST フラグ(発振停止検出割り込みステータスフラグ)

発振停止検出割り込み要求を示します。

OSTST フラグは読み出しのみ可能で、クリアは NMICLR.OSTCLR ビットによって行います。

["1"になる条件]

• 発振停止検出割り込みが発生したとき

["0"になる条件]

• NMICLR.OSTCLR ビットに "1" を書いたとき

#### IWDTST フラグ (IWDT アンダフロー/リフレッシュエラーステータスフラグ)

IWDT アンダフロー/リフレッシュエラー割り込み要求を示します。

IWDTST フラグは読み出しのみ可能で、クリアは NMICLR.IWDTCLR ビットによって行います。 ["1" になる条件 ]

- 発生元が割り込み発生許可で、IWDT アンダフロー / リフレッシュエラー割り込みが発生したとき ["0" になる条件]
  - NMICLR.IWDTCLR ビットに "1" を書いたとき

### LVD1ST フラグ(電圧監視1割り込みステータスフラグ)

電圧監視1割り込み要求を示します。

LVD1ST フラグは読み出しのみ可能で、クリアは NMICLR.LVD1CLR ビットによって行います。 ["1" になる条件]

- 発生元が割り込み発生許可で、電圧監視1割り込みが発生したとき ["0"になる条件]
  - NMICLR.LVD1CLR ビットに "1" を書いたとき

#### LVD2ST フラグ(電圧監視2割り込みステータスフラグ)


電圧監視2割り込み要求を示します。

LVD2ST フラグは読み出しのみ可能で、クリアは NMICLR.LVD2CLR ビットによって行います。 ["1" になる条件 ]

- 発生元が割り込み発生許可で、電圧監視2割り込みが発生したとき ["0" になる条件]
  - NMICLR.LVD2CLR ビットに "1" を書いたとき

# 14.2.11 ノンマスカブル割り込み許可レジスタ (NMIER)

アドレス ICU.NMIER 0008 7581h



ビット	シンボル	ビット名	機能	R/W
b0	NMIEN	NMI端子割り込み許可ビット	0:NMI端子割り込み禁止 1:NMI端子割り込み許可	R/(W) (注1)
b1	OSTEN	発振停止検出割り込み許可ビット	0:発振停止検出割り込み禁止 1:発振停止検出割り込み許可	R/(W) (注1)
b2	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W
b3	IWDTEN	IWDTアンダフロー / リフレッシュエ ラー許可ビット	0:IWDTアンダフロー/リフレッシュエラー割り込み禁止 1:IWDTアンダフロー/リフレッシュエラー割り込み許可	R/(W) (注1)
b4	LVD1EN	電圧監視1割り込み許可ビット	0:電圧監視1割り込み禁止 1:電圧監視1割り込み許可	R/(W) (注1)
b5	LVD2EN	電圧監視2割り込み許可ビット	0:電圧監視2割り込み禁止 1:電圧監視2割り込み許可	R/(W) (注1)
b7-b6	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W

注1. 1回だけ"1"を書くことができます。以後の書き込みは無効です。

#### NMIEN ビット (NMI 端子割り込み許可ビット)

NMI 端子割り込みの使用を許可するビットです。 1 回だけ "1" を書くことができます。以後の書き込みは無効です。 "0" を書くことはできません。

#### OSTEN ビット(発振停止検出割り込み許可ビット)

発振停止検出割り込みの使用を許可するビットです。 1回だけ"1"を書くことができます。以後の書き込みは無効です。 "0"を書くことはできません。

#### IWDTEN ビット (IWDT アンダフロー/リフレッシュエラー許可ビット)

IWDT アンダフロー / リフレッシュエラー割り込みの使用を許可するビットです。 1 回だけ "1" を書くことができます。以後の書き込みは無効です。 "0" を書くことはできません。

## LVD1EN ビット(電圧監視1割り込み許可ビット)

電圧監視 1 割り込みの使用を許可するビットです。 1 回だけ "1" を書くことができます。以後の書き込みは無効です。 "0" を書くことはできません。

#### LVD2EN ビット(電圧監視2割り込み許可ビット)

電圧監視2割り込みの使用を許可するビットです。 1回だけ"1"を書くことができます。以後の書き込みは無効です。 "0"を書くことはできません。



## 14.2.12 ノンマスカブル割り込みステータスクリアレジスタ (NMICLR)

アドレス ICU.NMICLR 0008 7582h

_	b7	b6	b5	b4	b3	b2	b1	b0
		_	LVD2C LR	LVD1C LR	IWDTC LR	_	OSTCL R	NMICL R
リセット後の値	0	0	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b0	NMICLR	NMIクリアビット	読むと"0"が読み出されます。"1"書き込みで、NMISR.NMISTフラグを クリアします。"0"書き込みは無効です	R/(W) (注1)
b1	OSTCLR	OSTクリアビット	読むと"0"が読み出されます。"1"書き込みで、NMISR.OSTSTフラグをクリアします。"0"書き込みは無効です	R/(W) (注1)
b2	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W
b3	IWDTCLR	IWDTクリアビット	読むと"0"が読み出されます。"1"書き込みで、NMISR.IWDTSTフラグをクリアします。"0"書き込みは無効です	R/(W) (注1)
b4	LVD1CLR	LVD1クリアビット	読むと"0"が読み出されます。"1"書き込みで、NMISR.LVD1STフラグをクリアします。"0"書き込みは無効です	R/(W) (注1)
b5	LVD2CLR	LVD2クリアビット	読むと"0"が読み出されます。"1"書き込みで、NMISR.LVD2STフラグをクリアします。"0"書き込みは無効です	R/(W) (注1)
b7-b6	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W

注1. "1"のみ書けます。

#### NMICLR ビット (NMI クリアビット)

"1"を書くと、NMISR.NMIST フラグは"0"になります。読むと"0"が読めます。

#### OSTCLR ビット(OST クリアビット)

"1"を書くと、NMISR.OSTST フラグは"0"になります。読むと"0"が読めます。

#### IWDTCLR ビット(IWDT クリアビット)

"1"を書くと、NMISR.IWDTSTフラグは"0"になります。読むと"0"が読めます。

#### LVD1CLR ビット(LVD1 クリアビット)


"1"を書くと、NMISR.LVD1ST フラグは"0"になります。読むと"0"が読めます。

### LVD2CLR ビット(LVD2 クリアビット)

"1"を書くと、NMISR.LVD2ST フラグは"0"になります。読むと"0"が読めます。

## 14.2.13 NMI 端子割り込みコントロールレジスタ (NMICR)

アドレス ICU.NMICR 0008 7583h



ビット	シンボル	ビット名	機能	R/W
b2-b0	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W
b3	NMIMD	NMI検出設定ビット	0:立ち下がりエッジ 1:立ち上がりエッジ	R/W
b7-b4	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W


NMICR レジスタによる設定変更は、NMI 端子割り込みの使用を許可 (NMIER.NMIEN ビットを"1" にする) する前に行ってください。

#### NMIMD ビット (NMI 検出設定ビット)

NMI 端子割り込みの検出方法を設定します。

## 14.2.14 NMI 端子デジタルフィルタ許可レジスタ (NMIFLTE)

アドレス ICU.NMIFLTE 0008 7590h



ビット	シンボル	ビット名	機能	R/W
b0	NFLTEN	NMIデジタルフィルタ許可ビット	0: デジタルフィルタ無効 1: デジタルフィルタ有効	R/W
b7-b1	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W

#### NFLTEN ビット (NMI デジタルフィルタ許可ビット)

NMI 端子割り込みのデジタルフィルタの使用を許可するビットです。


NFLTEN ビットが "1" のとき、デジタルフィルタが有効になります。NFLTEN ビットが "0" のとき、デジタルフィルタ機能は無効です。

NMIFLTC.NFCLKSEL[1:0] ビットで設定したサンプリングクロックごとに NMI 端子のレベルをサンプリングし、レベルが 3 回一致したときにデジタルフィルタからの出力レベルを変更します。

デジタルフィルタの詳細は、「14.4.7 **デジタルフィルタ」**を参照してください。

## 14.2.15 NMI 端子デジタルフィルタ設定レジスタ (NMIFLTC)

アドレス ICU.NMIFLTC 0008 7594h



ビット	シンボル	ビット名	機能	R/W
b1-b0	NFCLKSEL[1:0]	NMI デジタルフィルタサンプリング クロック設定ビット	b1 b0 0 0 : PCLK 0 1 : PCLK/8 1 0 : PCLK/32 1 1 : PCLK/64	R/W
b7-b2	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W

## NFCLKSEL[1:0] ビット (NMI デジタルフィルタサンプリングクロック設定ビット)

NMI 端子割り込みのデジタルフィルタのサンプリングクロックを選択するビットです。

サンプリングクロックは、PCLK (毎クロック)、PCLK/8 (8 クロックに 1 回 )、PCLK/32 (32 クロックに 1 回 )、PCLK/64 (64 クロックに 1 回 ) より選択します。

デジタルフィルタの詳細は、「14.4.7 **デジタルフィルタ」**を参照してください。

# 14.3 ベクタテーブル

割り込みコントローラで検出する例外事象には、割り込みとノンマスカブル割り込みがあります。 CPU が割り込み、またはノンマスカブル割り込みを受け付けた場合は、ベクタテーブルから 4 バイトのベクタアドレスを取得します。

# 14.3.1 割り込みのベクタテーブル

割り込みのベクタテーブルは、CPU の割り込みテーブルレジスタ (INTB) に設定した番地から、1024 バイト (4 バイト  $\times$  256 要因分)の領域に連続に配置されます。INTB レジスタは割り込みを許可する前に設定してください。INTB レジスタに 4 の倍数を設定してください。

なお、INT 命令、および BRK 命令を実行すると無条件トラップが発生します。無条件トラップのベクタは、**表 14.3** の割り込みのベクタテーブルと同じ領域を利用します。BRK 命令はベクタ番号 0 のみ、INT 命令は指定した番号  $(0\sim255)$  のベクタとなります。

表 14.3 に割り込みのベクタテーブルを示します。表 14.3 の各項目の内容は以下のとおりです。

項目	内容
割り込み要求発生元	割り込み要求発生元の名称を示します
名称	割り込み名称を示します
ベクタ番号	ベクタ番号を示します
ベクタアドレスオフセット	ベクタベースアドレスオフセット値を示します
割り込み検出方法	割り込みの検出方法を"エッジ"、"レベル"で示します
CPU割り込み	CPU割り込み要因を"〇"で示します
DTC起動	DTC起動要因を"〇"で示します
SSBY復帰	ソフトウェアスタンバイモードからの復帰要因を"O"で示します
IER	ベクタ番号に対応するIERレジスタ、ビット名を示します
IPR	割り込み要因に対応するIPRレジスタを示します
DTCER	DTC起動要因に対応するDTCERレジスタを示します

表 14.3 割り込みのベクタテーブル (1/6)

割り込み 要求発生元	名称	ベクタ 番号 <sup>(注1)</sup>	ベクタ アドレス オフセッ ト	割り込み 検出方法	CPU割り込み	DTC起動	SSBY復帰	IER	IPR	DTCER
_	無条件トラップ専用	0	0000h	_	×	×	×	_	_	_
_	無条件トラップ専用	1	0004h	_	×	×	×	_	_	_
_	無条件トラップ専用	2	0008h	_	×	×	×	_	_	_
_	無条件トラップ専用	3	000Ch	_	×	×	×	_	_	_
_	無条件トラップ専用	4	0010h		×	×	×	_	_	_
_	無条件トラップ専用	5	0014h		×	×	×	_	_	_
_	無条件トラップ専用	6	0018h	_	×	×	×	_	_	_
_	無条件トラップ専用	7	001Ch	_	×	×	×	_	_	_
_	無条件トラップ専用	8	0020h	_	×	×	×	_	_	_
_	無条件トラップ専用	9	0024h		×	×	×	_	_	_
_	無条件トラップ専用	10	0028h		×	×	×	_	_	_
_	無条件トラップ専用	11	002Ch		×	×	×	_	_	_
_	無条件トラップ専用	12	0030h		×	×	×	_	_	_
_	無条件トラップ専用	13	0034h	_	×	×	×	_	_	_
_	無条件トラップ専用	14	0038h		×	×	×	_	_	_
_	無条件トラップ専用	15	003Ch		×	×	×	_	_	_
BSC	BUSERR	16	0040h	レベル	0	×	×	IER02.IEN0	IPR000	_
_	予約	17	0044h		×	×	×	_	_	_
_	予約	18	0048h	_	×	×	×	_	_	_
_	予約	19	004Ch		×	×	×	_	_	_
_	予約	20	0050h	_	×	×	×	_	_	_
_	予約	21	0054h		×	×	×	_	_	_
_	予約	22	0058h		×	×	×	_	_	_
FCU	FRDYI	23	005Ch	エッジ	0	×	×	IER02.IEN7	IPR002	_
_	予約	24	0060h		×	×	×	_	_	_
_	予約	25	0064h		×	×	×	_	_	_
_	予約	26	0068h		×	×	×	_	_	_
ICU	SWINT	27	006Ch	エッジ	0	0	×	IER03.IEN3	IPR003	DTCER027
CMT0	CMI0	28	0070h	エッジ	0	0	×	IER03.IEN4	IPR004	DTCER028
CMT1	CMI1	29	0074h	エッジ	0	0	×	IER03.IEN5	IPR005	DTCER029
_	予約	30	0078h	_	×	×	×	_	_	_
_	予約	31	007Ch	_	×	×	×	_	_	_
CAC	FERRF	32	0080h	レベル	0	×	×	IER04.IEN0	IPR032	_
	MENDF	33	0084h	レベル	0	×	×	IER04.IEN1	IPR033	_
	OVFF	34	0088h	レベル	0	×	×	IER04.IEN2	IPR034	_
_	予約	35	008Ch	_	×	×	×	_	_	_
_	予約	36	0090h	_	×	×	×	_	_	_
_	予約	37	0094h	_	×	×	×	_	_	_
_	予約	38	0098h	_	×	×	×	_	_	_
_	予約	39	009Ch	_	×	×	×	_	_	_
_	予約	40	00A0h	_	×	×	×	_	_	_
_	予約	41	00A4h	_	×	×	×	_	_	_
_	予約	42	00A8h	_	×	×	×	_	<u> </u>	<u> </u>
_	予約	43	00ACh	_	×	×	×	_	_	_
_	予約	44	00B0h	_	×	×	×	_	_	_
_	予約	45	00B4h	_	×	×	×	_	_	1_

表 14.3 割り込みのベクタテーブル (2/6)

割り込み 要求発生元	名称	ベクタ 番号 <sup>(注1)</sup>	ベクタ アドレス オフセッ ト	割り込み 検出方法	CPU割り込み	DTC起動	SSBY復帰	IER	IPR	DTCER
_	予約	46	00B8h	_	×	×	×	_	_	_
_	予約	47	00BCh	_	×	×	×	_	_	_
_	予約	48	00C0h	_	×	×	×	_	_	_
_	予約	49	00C4h	_	×	×	×	_	_	_
_	予約	50	00C8h	_	×	×	×	_	_	_
_	予約	51	00CCh	_	×	×	×	_	_	_
_	予約	52	00D0h	_	×	×	×	_	_	_
	予約	53	00D4h	_	×	×	×	_	_	_
_	予約	54	00D8h	_	×	×	×	_	_	_
_	予約	55	00DCh	_	×	×	×	_	_	_
_	予約	56	00E0h	_	×	×	×	_	_	_
DOC	DOPCF	57	00E4h	レベル	0	×	×	IER07.IEN1	IPR057	_
	予約	58	00E8h	_	×	×	×	_	_	_
	予約	59	00ECh	_	×	×	×	_	_	_
	予約	60	00F0h	_	×	×	×	_	_	
_	予約	61	00F4h	<u> </u>	×	×	×	_	_	1
	予約	62	00F8h	_	×	×	×	_	_	_
_	予約	63	00FCh	_	×	×	×	_		
ICU	IRQ0	64	0100h					IER08.IEN0	IPR064	DTCER064
ico	IRQ1	65	0100H	エッジ/レベル	0	0	0	IER08.IEN0	IPR065	DTCER065
	IRQ2	66	0104H	エッジ/レベル	0	0	0	IER08.IEN2	IPR066	DTCER066
	IRQ3	67	0106H	エッジ/レベル	0	0	0	IER08.IEN3	IPR067	DTCER067
	IRQ4			エッジ/レベル	0	0	0		IPR067	
	IRQ5	68	0110h	エッジ/レベル	0	0	0	IER08.IEN4 IER08.IEN5		DTCER068
		69 70	0114h 0118h	エッジ/レベル	0	0	0		IPR069	DTCER069
_	予約			_	×	×	×	_	_	_
_	予約	71	011Ch	_	×	×	×	_	_	-
_	予約	72	0120h	_	×	×	×	_	_	_
_	予約	73	0124h	_	×	×	×	_	_	_
	予約	74	0128h	_	×	×	×	_	_	_
_	予約	75	012Ch	_	×	×	×	_	_	_
_	予約	76	0130h	_	×	×	×	_	_	_
_	予約	77	0134h	_	×	×	×	_	_	_
_	予約	78	0138h	_	×	×	×	_	_	<u> </u>
_	予約	79	013Ch	_	×	×	×	_	_	_
_	予約	80	0140h	_	×	×	×	_	_	_
_	予約	81	0144h	_	×	×	×	_	_	_
_	予約	82	0148h	_	×	×	×	_	_	_
	予約	83	014Ch	_	×	×	×	_	_	_
_	予約	84	0150h	_	×	×	×	_	_	-
_	予約	85	0154h	_	×	×	×	_	_	_
<del>_</del>	予約	86	0158h	_	×	×	×	_	_	_
_	予約	87	015Ch	_	×	×	×	_	_	-
LVD	LVD1	88	0160h	エッジ	0	×	0	IER0B.IEN0	IPR088	_
	LVD2	89	0164h	エッジ	0	×	0	IER0B.IEN1	IPR089	_
	予約	90	0168h	_	×	×	×	_	_	_
_	予約	91	016Ch		×	×	×	_	-	-

表 14.3 割り込みのベクタテーブル (3/6)

割り込み 要求発生元	名称	ベクタ 番号 <sup>(注1)</sup>	ベクタ アドレス オフセッ ト	割り込み 検出方法	CPU割り込み	DTC起動	SSBY復帰	IER	IPR	DTCER
1	予約	92	0170h	_	×	×	×	_	_	
	予約	93	0174h	_	×	×	×	_	_	
_	予約	94	0178h	_	×	×	×	_	_	_
_	予約	95	017Ch	_	×	×	×	_	_	_
_	予約	96	0180h	_	×	×	×	_	_	_
_	予約	97	0184h	_	×	×	×	_	_	_
_	予約	98	0188h	_	×	×	×	_	_	_
_	予約	99	018Ch	_	×	×	×	_	_	_
_	予約	100	0190h	_	×	×	×	_	_	_
_	予約	101	0194h	_	×	×	×	_	_	_
S12AD	S12ADI	102	0198h	エッジ	0	0	×	IER0C.IEN6	IPR102	DTCER102
	GBADI	103	019Ch	エッジ	0	0	×	IER0C.IEN7	IPR103	DTCER103
	GCADI	104	01A0h	エッジ	0	0	×	IER0D.IEN0	IPR104	DTCER104
_	予約	105	01A4h	_	×	×	×	_	_	_
_	予約	106	01A8h	_	×	×	×	_	_	_
_	予約	107	01ACh	_	×	×	×	_	_	_
CMPC0	CMPC0	108	01B0h	エッジ	0	0	×	IER0D.IEN4	IPR108	DTCER108
CMPC1	CMPC1	109	01B4h	エッジ	0	0	×	IER0D.IEN5	IPR109	DTCER109
CMPC2	CMPC2	110	01B8h	エッジ	0	0	×	IER0D.IEN6	IPR110	DTCER110
_	予約	111	01BCh	_	×	×	×	_	_	_
_	予約	112	01C0h	_	×	×	×	_	_	_
_	予約	113	01C4h	_	×	×	×	_	_	_
MTU0	TGIA0	114	01C8h	エッジ	0	0	×	IER0E.IEN2	IPR114	DTCER114
	TGIB0	115	01CCh	エッジ	0	0	×	IER0E.IEN3		DTCER115
	TGIC0	116	01D0h	エッジ	0	0	×	IER0E.IEN4		DTCER116
	TGID0	117	01D4h	エッジ	0	0	×	IER0E.IEN5		DTCER117
	TCIV0	118	01D8h	エッジ	0	×	×	IER0E.IEN6	IPR118	_
	TGIE0	119	01DCh	エッジ	0	×	×	IER0E.IEN7		_
	TGIF0	120	01E0h	エッジ	0	×	×	IER0F.IEN0		_
MTU1	TGIA1	121	01E4h	エッジ	0	0	×	IER0F.IEN1	IPR121	DTCER121
	TGIB1	122	01E8h	エッジ	0	0	×	IER0F.IEN2		DTCER122
	TCIV1	123	01ECh	エッジ	0	×	×	IER0F.IEN3	IPR123	_
	TCIU1	124	01F0h	エッジ	0	×	×	IER0F.IEN4		_
MTU2	TGIA2	125	01F4h	エッジ	0	0	×	IER0F.IEN5	IPR125	DTCER125
	TGIB2	126	01F8h	エッジ	0	0	×	IER0F.IEN6		DTCER126
	TCIV2	127	01FCh	エッジ	0	×	×	IER0F.IEN7	IPR127	_
	TCIU2	128	0200h	エッジ	0	×	×	IER10.IEN0		_
MTU3	TGIA3	129	0204h	エッジ	0	0	×	IER10.IEN1	IPR129	DTCER129
	TGIB3	130	0208h	エッジ	0	0	×	IER10.IEN2		DTCER130
	TGIC3	131	020Ch	エッジ	0	0	×	IER10.IEN3		DTCER131
	TGID3	132	0210h	エッジ	0	0	×	IER10.IEN4		DTCER132
	TCIV3	133	0214h	エッジ	0	×	×	IER10.IEN5	IPR133	_

表 14.3 割り込みのベクタテーブル (4/6)

	割り込みのヘクタテー		ベクタ	dul 11 5 mm	ኢን	重	10000000000000000000000000000000000000			
割り込み 要求発生元	名称	ベクタ 番号 <sup>(注1)</sup>	アドレス オフセッ ト	割り込み 検出方法	CPU割り込み	DTC起動	SSBY復帰	IER	IPR	DTCER
MTU4	TGIA4	134	0218h	エッジ	0	0	×	IER10.IEN6	IPR134	DTCER134
	TGIB4	135	021Ch	エッジ	0	0	×	IER10.IEN7		DTCER135
	TGIC4	136	0220h	エッジ	0	0	×	IER11.IEN0		DTCER136
	TGID4	137	0224h	エッジ	0	0	×	IER11.IEN1		DTCER137
	TCIV4	138	0228h	エッジ	0	0	×	IER11.IEN2	IPR138	DTCER138
MTU5	TGIU5	139	022Ch	エッジ	0	0	×	IER11.IEN3	IPR139	DTCER139
	TGIV5	140	0230h	エッジ	0	0	×	IER11.IEN4		DTCER140
	TGIW5	141	0234h	エッジ	0	0	×	IER11.IEN5		DTCER141
1	予約	142	0238h	_	×	×	×	_	_	_
_	予約	143	023Ch	_	×	×	×	_	_	_
_	予約	144	0240h	_	×	×	×	_	_	_
	予約	145	0244h	_	×	×	×	_	_	_
	予約	146	0248h	_	×	×	×	_		
_	予約	147	024Ch	_	×	×	×	_	_	_
	予約	148	0250h	_	×	×	×	_	_	_
1	予約	149	0254h	_	×	×	×	_	_	_
ı	予約	150	0258h	_	×	×	×	_	_	_
1	予約	151	025Ch	_	×	×	×	_	_	_
	予約	152	0260h	_	×	×	×	_	_	_
_	予約	153	0264h	_	×	×	×	_	_	_
_	予約	154	0268h	_	×	×	×	_	_	_
_	予約	155	026Ch	_	×	×	×	_	_	_
_	予約	156	0270h	_	×	×	×	_	_	_
_	予約	157	0274h	_	×	×	×	_	_	_
_	予約	158	0278h	_	×	×	×	_	_	_
	予約	159	027Ch	_	×	×	×	_	_	_
_	予約	160	0280h	_	×	×	×	_	_	_
_	予約	161	0284h	_	×	×	×	_	_	_
1	予約	162	0288h	_	×	×	×	_	_	_
1	予約	163	028Ch	_	×	×	×	_	_	_
1	予約	164	0290h	_	×	×	×	_	_	_
	予約	165	0294h	_	×	×	×	_	_	_
-	予約	166	0298h	_	×	×	×	_	_	_
	予約	167	029Ch	_	×	×	×	_	_	_
POE	OEI1	168	02A0h	レベル	0	×	×	IER15.IEN0	IPR168	_
1	予約	169	02A4h	_	×	×	×	_	_	_
POE	OEI3	170	02A8h	レベル	0	×	×	IER15.IEN2	IPR168	_
	OEI4	171	02ACh	レベル	0	×	×	IER15.IEN3		_
_	予約	172	02B0h	_	×	×	×	_	_	_
	予約	173	02B4h	_	×	×	×			
	予約	174	02B8h	_	×	×	×			
	予約	175	02BCh	_	×	×	×	_		
	予約	176	02C0h	_	×	×	×		_	
_	予約	177	02C4h	_	×	×	×	_	_	_
_	予約	178	02C8h	_	×	×	×	_	_	_
_	予約	179	02CCh	_	×	×	×	_	<u> </u>	_

表 14.3 割り込みのベクタテーブル (5/6)

割り込み 要求発生元	名称	ベクタ 番号 <sup>(注1)</sup>	ベクタ アドレス オフセッ ト	割り込み 検出方法	CPU割り込み	DTC起動	SSBY復帰	IER	IPR	DTCER
_	予約	180	02D0h	_	×	×	×	_	_	_
_	予約	181	02D4h	_	×	×	×	_	_	_
_	予約	182	02D8h	_	×	×	×	_	_	_
_	予約	183	02DCh	_	×	×	×	_	_	_
_	予約	184	02E0h	_	×	×	×	_	_	_
_	予約	185	02E4h	_	×	×	×	_	_	_
_	予約	186	02E8h	_	×	×	×	_	_	_
_	予約	187	02ECh	_	×	×	×	_	_	_
_	予約	188	02F0h	_	×	×	×	_	_	_
_	予約	189	02F4h	_	×	×	×	_	_	_
_	予約	190	02F8h	_	×	×	×	_	_	_
_	予約	191	02FCh	_	×	×	×	_	_	_
_	予約	192	0300h	_	×	×	×	_	_	<u> </u>
_	予約	193	0304h	_	×	×	×	_	_	_
_	予約	194	0308h	_	×	×	×	_	_	_
_	予約	195	030Ch	_	×	×	×	_	_	_
_	予約	196	0310h		×	×	×	_	_	_
_	予約	197	0314h		×	×	×	_	_	_
_	予約	198	0318h	_	×	×	×	_	_	_
_	予約	199	031Ch	_	×	×	×	_	_	_
_	予約	200	0320h		×	×	×	_	_	_
_	予約	201	0324h	_	×	×	×	_	_	_
_	予約	202	0328h	_	×	×	×	_	_	_
_	予約	203	032Ch	_	×	×	×	_	_	_
_	予約	204	0330h	_	×	×	×	_	_	_
_	予約	205	0334h	_	×	×	×	_	_	_
_	予約	206	0338h	_	×	×	×	_	_	_
_	予約	207	033Ch	_	×	×	×	_	_	_
_	予約	208	0340h	_	×	×	×	_	_	_
_	予約	209	0344h	_	×	×	×	_	_	_
_	予約	210	0348h	_	×	×	×	_	_	_
_	予約	211	034Ch	_	×	×	×	_	_	_
_	予約	212	0350h	_	×	×	×	_	_	_
_	予約	213	0354h	_	×	×	×	_	_	_
_	予約	214	0358h	_	×	×	×	_	_	_
_	予約	215	035Ch	_	×	×	×	_	_	_
_	予約	216	0360h	_	×	×	×	_	_	_
_	予約	217	0364h	_	×	×	×	_	_	_
SCI1	ERI1	218	0368h	レベル	0	×	×	IER1B.IEN2	IPR218	_
	RXI1	219	036Ch	エッジ	0	0	×	IER1B.IEN3	1	DTCER219
	TXI1	220	0370h	エッジ	0	0	×	IER1B.IEN4	]	DTCER220
	TEI1	221	0374h	レベル	0	×	×	IER1B.IEN5	1	_
SCI5	ERI5	222	0378h	レベル	0	×	×	IER1B.IEN6	IPR222	_
	RXI5	223	037Ch	エッジ	0	0	×	IER1B.IEN7	1	DTCER223
	TXI5	224	0380h	エッジ	0	0	×	IER1C.IEN0	1	DTCER224
	TEI5	225	0384h	レベル	0	×	×	IER1C.IEN1		_

表 14.3 割り込みのベクタテーブル (6/6)

割り込み 要求発生元	名称	ベクタ 番号 <sup>(注1)</sup>	ベクタ アドレス オフセッ ト	割り込み 検出方法	CPU割り込み	DTC起動	SSBY復帰	IER	IPR	DTCER
_	予約	226	0388h	_	×	×	×	_	_	_
_	予約	227	038Ch	_	×	×	×	_	_	_
_	予約	228	0390h	_	×	×	×	_	_	_
_	予約	229	0394h	_	×	×	×	_	_	_
_	予約	230	0398h	_	×	×	×	_	_	_
_	予約	231	039Ch	_	×	×	×	_	_	_
_	予約	232	03A0h	_	×	×	×	_	_	_
_	予約	233	03A4h	_	×	×	×	_	_	_
_	予約	234	03A8h	_	×	×	×	_	_	_
_	予約	235	03ACh	_	×	×	×	_	_	_
_	予約	236	03B0h	_	×	×	×	_	_	_
_	予約	237	03B4h	_	×	×	×	_	_	_
SCI12	ERI12	238	03B8h	レベル	0	×	×	IER1D.IEN6	IPR238	_
	RXI12	239	03BCh	エッジ	0	0	×	IER1D.IEN7		DTCER239
	TXI12	240	03C0h	エッジ	0	0	×	IER1E.IEN0		DTCER240
	TEI12	241	03C4h	レベル	0	×	×	IER1E.IEN1		_
	SCIX0	242	03C8h	レベル	0	×	×	IER1E.IEN2	IPR242	_
	SCIX1	243	03CCh	レベル	0	×	×	IER1E.IEN3	IPR243	_
	SCIX2	244	03D0h	レベル	0	×	×	IER1E.IEN4	IPR244	_
	SCIX3	245	03D4h	レベル	0	×	×	IER1E.IEN5	IPR245	_
RIIC0	EEI0	246	03D8h	レベル	0	×	×	IER1E.IEN6	IPR246	_
	RXI0	247	03DCh	エッジ	0	0	×	IER1E.IEN7	IPR247	DTCER247
	TXI0	248	03E0h	エッジ	0	0	×	IER1F.IEN0	IPR248	DTCER248
	TEI0	249	03E4h	レベル	0	×	×	IER1F.IEN1	IPR249	_
_	予約	250	03E8h	_	×	×	×	_	_	_
_	予約	251	03ECh	_	×	×	×	_	_	_
_	予約	252	03F0h	_	×	×	×	_	_	_
_	予約	253	03F4h	_	×	×	×	_	_	_
_	予約	254	03F8h	_	×	×	×	_	_	_
_	予約	255	03FCh	_	×	×	×	_	_	_

注1. ベクタ番号が小さいほど、優先順位は高くなります。

## 14.3.2 高速割り込みのベクタテーブル

高速割り込みに設定された割り込みのベクタテーブルは、CPU の高速割り込みベクタレジスタ (FINTV)です。

## 14.3.3 ノンマスカブル割り込みのベクタテーブル

ノンマスカブル割り込みのベクタテーブルは "FFFF FFF8h" です。

## 14.4 割り込みの動作説明

割り込みコントローラは次の処理を行います。

- 割り込み検出
- 割り込み許可/禁止制御
- 割り込み要求先 (CPU 割り込み、DTC 起動)の選択
- 割り込み優先順位判定

#### 14.4.1 割り込み検出

割り込み要求の検出方法は、レベル検出とエッジ検出の2種類があります。

IRQi 端子 ( $i = 0 \sim 5$ ) からの外部割り込み要求は、IRQCRi.IRQMD[1:0] ビットの設定によってエッジ検出とレベル検出を切り替えることができます。

周辺モジュールからの割り込み要求は、要因ごとにエッジ検出 / レベル検出が決まっています。

各要因に対応する検出方法は、「表 14.3 割り込みのベクタテーブル」を参照してください。

### 14.4.1.1 エッジ検出の割り込みステータスフラグ

周辺機能割り込みと、外部端子割り込みのエッジ検出の IRn.IR フラグ (n =割り込みベクタ番号) の動作を 図 14.2 に示します。

割り込み要求が発生したときの割り込み信号の変化点で IRn.IR フラグが "1" になります。割り込み要求先が CPU の場合、割り込みを受け付けると IRn.IR フラグは自動的に "0" になります。割り込み要求先が DTC の場合は、DTC の転送設定、転送回数によって異なります。詳細は「表 14.4 DTC 起動時の動作」を参照してください。ソフトウェアで IRn.IR フラグをクリアする必要はありません。




図 14.2 エッジ検出の IRn.IR フラグ (n = 割り込みベクタ番号) の動作

図 14.3~図 14.5 の割り込み信号は、割り込みコントローラの信号です。割り込みベクタ番号  $64 \sim 95$  の割り込みでは、タイミングが他の割り込みと異なります。割り込みベクタ番号  $64 \sim 79$  の IRQ 端子割り込みの場合、IRQ 端子入力から内部遅延 + 2PCLK 分の遅延が増加します。割り込みベクタ番号  $80 \sim 95$  の割り込みの場合、2PCLK 分の遅延が増加します。

毎サイクル割り込み信号が発生した場合、後続する割り込みの検出はできません。連続する割り込み要求はシステムクロックで2サイクル以上間隔をあけてください。

割り込み要求が発生し IRn.IR フラグが "1" の状態では、再度発生した割り込み要求は無視されます。(注 1) IRn.IR フラグの再セットのタイミングを**図 14.3** に示します。

注 1. ただし、SCI、RIIC の各送信割り込み/受信割り込みの場合、IRn.IR フラグが "1" の状態で発生した割り込み要求は保持され、IRn.IR フラグが "0" になった後、保持された要求によって再度 IRn.IR フラグが "1" になります。詳細は、「23. シリアルコミュニケーションインタフェース (SCIg, SCIh)」、「24. I<sup>2</sup>C バスインタフェース (RIICa)」の各割り込みの説明を参照してください。




図 14.3 IRn.IR フラグの再セットのタイミング

IRn.IR フラグが "1" になった後、割り込みを禁止(周辺モジュールの割り込み許可ビットで割り込み要求の出力を禁止)としても、IRn.IR フラグは影響を受けず保持されます。割り込みを禁止した場合の動作を図14.4 に示します。




図 14.4 割り込み要求の禁止と IRn.IR フラグの関係

## 14.4.1.2 レベル検出の割り込みステータスフラグ

周辺機能割り込みと外部端子割り込みのレベル検出時の IRn.IR フラグ (n = 1 割り込みベクタ番号) の動作を 図 14.5 に示します。

割り込み信号がアサートされている間、IRn.IR フラグを"1"にし続けます。IRn.IR フラグを"0"にするためには、割り込み発生元の割り込み要求を"0"にしてください。割り込み要求発生元の割り込み要求フラグが"0"になったことを確認、およびIRn.IR フラグが"0"になったことを確認してから、割り込みハンドラを終了してください。




図 14.5 レベル検出時の IRn.IR フラグ (n = 割り込みベクタ番号) の動作

レベル検出割り込みの処理手順を図14.6に示します。




図 14.6 レベル検出割り込み処理手順

#### 14.4.2 割り込み要求の許可 / 禁止

割り込み要求を許可するためには、以下の設定が必要です。

- 1. 周辺機能割り込みの場合、周辺モジュールの割り込み許可ビットで割り込み要求の出力を許可
- 2. IERm.IENj ビット ( $m = 02h \sim 1$ Fh,  $j = 0 \sim 7$ ) によって割り込み要求を許可

割り込み発生元で割り込み出力が許可された割り込み要求が発生すると、対応する IRn.IR フラグ (n= 割り込みベクタ番号) が "1" になります。

IERm.IENj ビットで割り込み要求を許可することで、IRn.IR フラグが"1"である割り込み要求が割り込み要求先へ出力されます。また、IERm.IENj ビットで割り込み要求を禁止することで、IRn.IR フラグが"1"になった割り込み要求は保留されます。

IRn.IR フラグは、IERm.IENj ビットの影響を受けません。

割り込み要求を禁止にする手順は以下のとおりです。

- 1. IERm.IENj ビットを割り込み要求禁止に設定する。
- 2. 周辺モジュールの割り込み出力許可ビットを禁止に設定し、書き込みを行ったレジスタを読んで、書き込み完了を確認する。
- 3. 必要に応じて、IRn.IR フラグを確認、もしくは IRn.IR フラグを "0" にする。(注 1)
  - 注 1. SCI、RIIC の各送信割り込み / 受信割り込みを許可状態から禁止状態に変更する場合、上記の手順で IRn.IR フラグを "0" にしてください。詳細は、「23. シリアルコミュニケーションインタフェース (SCIg, SCIh)」、「24. I<sup>2</sup>C バスインタフェース (RIICa)」の各割り込みの説明を参照してください。

### 14.4.3 割り込み要求先の選択

割り込み要因ごとに設定できる割り込み要求先は決められており、「表 14.3 割り込みのベクタテーブル」に示された要求先が設定できます。表 14.3 に「〇」の記載がない割り込み要求先を選択しないでください。 IRQi 端子 ( $i=0\sim5$ ) で DTC を割り込み要求先に設定する場合は、IRQCRi.IRQMD[1:0] ビットをエッジ検出に設定してください。

割り込み要求先の設定方法を以下に示します。

## (1) DTC 起動

各要因ごとに、IERm.IENj ビット  $(m=02h\sim1Fh,\ j=0\sim7)$  が "0" のときに以下の設定を行ってください。

1. 当該要因の DTC 転送要求許可レジスタの DTC 転送要求許可ビット (DTCERn.DTCE (n = 割り込みべク タ番号)) を "1" に設定する

上記の状態で、IERm.IENi ビットを"1"にしてください。

また、DTC モジュール起動ビット (DTCST.DTCST) を "1" にしてください。各要因ごとの設定と DTC モジュール起動ビットの設定はどちらを先に行っても構いません。

DTC の設定手順は、「16. データトランスファコントローラ (DTCb)」の「16.5 DTC の設定手順」を参照してください。

### (2) CPU 割り込み要求

割り込み要求先が DTC ではない要因は、CPU 割り込み対象となります。

上記の DTC 起動の設定がされていない状態で、IERm.IENj ビット ( $m=02h\sim1$ Fh,  $j=0\sim7$ ) を "1" にしてください。

DTC を割り込み要求先に設定した場合の動作は、表 14.4 に示すとおりになります。

割り込み 要求先	DISEL (注1)	残り 転送回数	1要求ごとの動作	IR <sup>(注2)</sup>	転送後の割り込み要求先
DTC	1	≠ 0	DTC転送→CPU割り込み	CPU割り込み受け付け時にクリア	DTC
(注3)		= 0	DTC転送→CPU割り込み	CPU割り込み受け付け時にクリア	DTCERn.DTCEビットがクリアされCPUに切り替え
	0	≠ 0	DTC転送	DTC転送情報読み出し後のDTCデータ 転送開始時にクリア	DTC
		= 0	DTC転送→ CPU割り込み	CPU割り込み受け付け時にクリア	DTCERn.DTCE ビットがクリ

表 14.4 DTC 起動時の動作

- 注1. DTCのDISELはDTC.MRB.DISELビットで設定します。
- 注2. IRn.IR フラグが"1"のとき、再度発生した割り込み要求(DTC転送要求)は無視されます。
- 注3. チェーン転送の場合は、チェーン最終転送までDTC転送を継続します。チェーン最終転送時のCPU割り込みの有無、IRn.IR フラグのクリア、転送後の割り込み要求先の各動作は、チェーン最終転送のDISEL、および残り転送回数によって決まります。チェーン転送については、「16. データトランスファコントローラ(DTCb)」の「表 16.4 チェーン転送の条件」を参照してください。

割り込み要求先を変更する場合は IERm.IENj ビットが "0" のときに行ってください。

- 「(1) DTC 起動」を設定してから転送が完了していない状態 (DTCERn.DTCE ビット (n = 割り込みベクタ 番号) がクリアされていない状態) で、割り込み要求先を変更する場合、または DTC 転送設定内容を変更する場合は、以下の手順で行ってください。
- 1. 取り下げる要因、および新たに起動対象とする要因の IERm.IENj ビットを "0" にする。
- 2. DTC 転送状況を確認する。転送中であれば、転送完了を待つ。
- 3. 「(1) DTC 起動」の設定を行う。



アされCPUに切り替え

#### 14.4.4 優先順位の判定

割り込みコントローラは、割り込み要求先ごとに優先順位の判定を行います。それぞれの割り込み要求先に対する優先順位判定方法は以下のとおりです。

#### (1) 割り込み要求先が CPU の場合の優先順位判定

高速割り込みに設定された要因が最も優先されます。その次に割り込み優先レベル設定ビット (IPRn.IPR[3:0] (n = 割り込みベクタ番号)) の値が大きい要因が優先されます。IPRn.IPR[3:0] ビットの値が同 ーレベルの要因が複数ある場合には、ベクタ番号が小さい要因が優先されます。

#### (2) 割り込み要求先が DTC の場合の優先順位判定

IPRn.IPR[3:0] ビットの影響を受けません。ベクタ番号が小さい要因が優先されます。

#### 14.4.5 多重割り込み

CPU の多重割り込みを許可するには、受け付けた割り込みの処理ルーチン内で PSW.I ビットを "1" (割り込み許可)にしてください。

割り込み処理ルーチンに分岐した直後の PSW.IPL[3:0] ビットは、受け付けた割り込み要求の割り込み優先レベルと同じ値になっています。このとき、PSW.IPL[3:0] ビットより高い割り込み優先レベルの割り込み要求が発生すると、この割り込み要求の受け付け(多重割り込み)が行われます。

受け付けた割り込み要求の割り込み優先レベルが 15(高速割り込み、IPR[3:0]を "1111b" に設定した割り込み)の場合は、多重割り込みは発生しません。

#### 14.4.6 高速割り込み

高速割り込みは、CPUの割り込み応答を高速に実行できる割り込みで、割り込み要因のうちの1つだけを割り当てることができます。

高速割り込みの割り込み優先レベルは、IPRn.IPR[3:0] ビット (n =割り込みベクタ番号)の設定にかかわらず、15 (最高)です。また、他のレベル 15 の割り込み要因よりも優先的に受け付けられます。ただし、PSW.IPL[3:0] ビットの値が "1111b" (優先レベル 15) の場合は、高速割り込みも受け付けられません。

割り込み要因を高速割り込みに割り当てるには、FIR.FVCT[7:0] ビットにその要因のベクタ番号を設定し、FIR.FIEN ビットを"1"(高速割り込みを許可)にしてください。

高速割り込みについては「2. CPU」や「13. **例外処理**」も参照してください。

#### 14.4.7 デジタルフィルタ

外部割り込み要求端子 IRQi ( $i=0\sim5$ ) と NMI 端子割り込みには、デジタルフィルタ機能を持っています。 デジタルフィルタは入力信号をフィルタ用サンプリングクロック (PCLK) でサンプリングし、サンプリング周期3回に満たないパルスを除去します。

IRQi 端子のデジタルフィルタを使用する場合、IRQFLTC0.FCLKSELi[1:0] ビットでサンプリング周波数 (PCLK, PCLK/8, PCLK/32, PCLK/64) を設定し、IRQFLTE0.FLTENi ビットを "1" (デジタルフィルタ有効) にしてください。

NMI 端子割り込みのデジタルフィルタを使用する場合、NMIFLTC.NFCLKSEL[1:0] ビットでサンプリング 周波数 (PCLK, PCLK/8, PCLK/32, PCLK/64) を設定し、NMIFLTE.NFLTEN ビットを "1" (デジタルフィルタ有効)にしてください。

図 14.7 にデジタルフィルタの動作例を示します。




図 14.7 デジタルフィルタ動作例

ソフトウェアスタンバイモードに移行する際は、IRQFLTEO.FLTENi ビット、および NMIFLTE.NFLTEN ビットを "0" (デジタルフィルタ無効)にしてください。ソフトウェアスタンバイモードからの復帰後に再度デジタルフィルタを使用する場合は、IRQFLTEO.FLTENi ビット、もしくは NMIFLTE.NFLTEN ビットを "1" (デジタルフィルタ有効)にしてください。

#### 14.4.8 外部端子割り込み

外部端子割り込みを使用する手順は以下のとおりです。

- 1. IERm.IENj ビット ( $m = 02h \sim 1$ Fh,  $j = 0 \sim 7$ ) を "0" (割り込み要求禁止)にする。
- 2. IROFLTE0.FLTENi ビット ( $i=0\sim5$ ) を "0" (デジタルフィルタ無効)にする。(注1)
- 3. IRQFLTC0.FCLKSELi[1:0] ビットでデジタルフィルタのサンプリングクロックを設定する。(注1)
- 4. I/O ポートの設定、および確認を行う。
- 5. IRQCRi.IRQMD[1:0] ビットで検出方法を設定する。
- 6. IRn.IR フラグ (n = 割り込みベクタ番号) を "0" にする (エッジ検出の場合)。
- 7. IRQFLTE0.FLTENi ビットを "1" (デジタルフィルタ有効)にする。(注1)
- 8. DTC 起動の場合 DTCERn.DTCE ビットを設定する(設定しない場合は CPU 割り込み)。
- 9. IERm.IENj ビットを "1" (割り込み要求許可) にする。

注 1. デジタルフィルタを使用する場合、設定が必要です。

#### 14.5 ノンマスカブル割り込みの動作説明

ノンマスカブル割り込みには NMI 端子割り込み、発振停止検出割り込み、IWDT アンダフロー/リフレッシュエラー、電圧監視 1 割り込み、電圧監視 2 割り込みがあります。ノンマスカブル割り込みは CPU への割り込みのみであり、DTC の起動はできません。高速割り込みを含むすべての割り込みの中で最優先の割り込みです。

ノンマスカブル割り込み要求は、CPUのPSW.I ビット(割り込み許可ビット)、PSW.IPL[3:0] ビット(プロセッサ割り込み優先レベル)の状態にかかわらず受け付けられます。ノンマスカブル割り込みの有無はノンマスカブル割り込みステータスレジスタ(NMISR)で確認できます。

ノンマスカブル割り込みハンドラでは、NMISR レジスタの全ビットが "0" であることを確認してから、 ハンドラを終了してください。

初期状態では「ノンマスカブル割り込み禁止」となっています。ノンマスカブル割り込みを使用するシステムでは、プログラム処理の先頭で以下の手順に従ってください。

ノンマスカブル割り込み使用手順

- 1. スタックポインタ (SP) を設定する。
- 2. NMI 端子を使用する場合は、NMIFLTE.NFLTEN ビットを "0" (デジタルフィルタ無効)にする。(注1)
- 3. NMI 端子を使用する場合は、NMIFLTC.NFCLKSEL[1:0] ビットでデジタルフィルタのサンプリングクロックを設定する。(注1)
- 4. NMI 端子を使用する場合は、NMICR.NMIMD ビットで NMI 端子の検出センスを設定する。
- 5. NMI 端子を使用する場合は、NMICLR.NMICLR ビットに "1" を書いて、NMISR.NMIST フラグを "0" に する。
- 6. NMI 端子を使用する場合は、NMIFLTE.NFLTEN ビットを "1" (デジタルフィルタ有効)にする。(注1)
- 7. ノンマスカブル割り込み許可レジスタ (NMIER) の許可する割り込みに対応するビットを "1" にして、 ノンマスカブル割り込みの使用を許可する。

#### 注 1. デジタルフィルタを使用する場合、設定が必要です。

NMIER レジスタに "1" を書くと、以後の NMIER レジスタへの書き込みは無視されます。 ノンマスカブル 割り込みを禁止することはできません。 リセットでのみ禁止になります。

ノンマスカブル割り込みの処理の流れは、「13. 例外処理」を参照してください。

NMI ステータスフラグ (NMISR.NMIST) は、NMICLR.NMICLR ビットに "1" を書くことで "0" になりま

発振停止検出割り込みステータスフラグ (NMISR.OSTST) は、NMICLR.OSTCLR ビットに "1" を書くことで "0" になります。

IWDT アンダフロー / リフレッシュエラーステータスフラグ (NMISR.IWDTST) は、NMICLR.IWDTCLR ビットに "1" を書くことで "0" になります。

電圧監視 1 割り込みステータスフラグ (NMISR.LVD1ST) は、NMICLR.LVD1CLR ビットに "1" を書くことで "0" になります。

電圧監視 2 割り込みステータスフラグ (NMISR.LVD2ST) は、NMICLR.LVD2CLR ビットに "1" を書くことで "0" になります。

#### 14.6 低消費電力状態からの復帰

スリープモード、ディープスリープモード、ソフトウェアスタンバイモードからの復帰割り込みとして使用可能な割り込み要因を「表 14.3 割り込みのベクタテーブル」に示します。

詳細は「11. 消費電力低減機能」を参照してください。各低消費電力モードにおける、復帰対象割り込みの設定方法は以下のとおりです。

### 14.6.1 スリープモードおよびディープスリープモードからの復帰

ノンマスカブル割り込み、および全要因の割り込みによって復帰することができます。復帰するための条件は以下のとおりです。

- 割り込み
- (1) 割り込み要求先が CPU であること
- (2) IERm.IENj ビット ( $m=02h\sim1$ Fh,  $j=0\sim7$ ) によって該当する割り込み要求が許可されていること
- (3) CPU.PSW.IPL[3:0] ビットよりも高い割り込み優先レベルであること
- ノンマスカブル割り込み

NMIER レジスタによって該当する割り込み要求が許可されていること

#### 14.6.2 ソフトウェアスタンバイモードからの復帰

ノンマスカブル割り込み、およびソフトウェアスタンバイモードからの復帰可能な割り込みによって復帰することができます。復帰するための条件は以下のとおりです。

- 割り込み
- (1) ソフトウェアスタンバイモードから復帰可能な要因であること
- (2) 割り込み要求先が CPU であること
- (3) IERm.IENj ビット ( $m = 02h \sim 1$ Fh,  $j = 0 \sim 7$ ) によって該当する割り込み要求が許可されていること
- (4) CPU.PSW.IPL[3:0] ビットよりも高い割り込み優先レベルであること (高速割り込みに設定した要因には高速割り込み設定レジスタ (FIR) だけでなく、対応する割り込み優 先レベル (IPRn (n = 割り込みベクタ番号)) も CPU.PSW.IPL より高い設定にしてください。)

上記条件を満たさないIRQ端子では、ソフトウェアスタンバイモードでクロック停止期間中に発生した割り込み要因は検出されません。

• ノンマスカブル割り込み

NMIER レジスタによって該当する割り込み要求が許可されていること

- ソフトウェアスタンバイモードへの移行/復帰の手順
- (1) ソフトウェアスタンバイモードに移行する前に、復帰対象の割り込み要因のデジタルフィルタを無効 (IRQFLTE0.FLTENi ビットを "0"、NMIFLTE.NFLTEN ビットを "0") にしてください。
- (2) ソフトウェアスタンバイモードから復帰後に再度デジタルフィルタを使用する場合は、デジタルフィルタを有効 (IROFLTEO,FLTENi ビットを"1"、NMIFLTE.NFLTEN ビットを"1") にしてください。

## 14.7 使用上の注意事項

# 14.7.1 ノンマスカブル割り込み使用時の WAIT 命令の注意事項

WAIT 命令を実行する場合は、NMISR レジスタのすべてのステータスフラグが "0" であることを確認した 後で行ってください。

# 15. バス

## 15.1 概要

表 15.1 にバスの仕様を、図 15.1 にバスの構成図を、表 15.2 にバス種類別アドレス対応表を示します。

表 15.1 バスの仕様

バ	スの種類	内容
CPUバス	命令バス	<ul><li>◆ CPU (命令)を接続</li><li>◆ 内蔵メモリを接続(RAM, ROM)</li><li>◆ システムクロック (ICLK) に同期して動作</li></ul>
	オペランドバス	<ul> <li>◆ CPU (オペランド)を接続</li> <li>◆ 内蔵メモリを接続(RAM, ROM)</li> <li>◆ システムクロック (ICLK) に同期して動作</li> </ul>
メモリバス	メモリバス1	● RAMを接続
	メモリバス2	● ROMを接続
内部メインバス	内部メインバス1	<ul><li>◆ CPUを接続</li><li>◆ システムクロック (ICLK) に同期して動作</li></ul>
	内部メインバス2	<ul> <li>● DTC を接続</li> <li>● 内蔵メモリを接続(RAM, ROM)</li> <li>● システムクロック (ICLK) に同期して動作</li> </ul>
内部周辺バス	内部周辺バス1	<ul><li>● 周辺機能(DTC、割り込みコントローラ、バスエラー監視部)を接続</li><li>● システムクロック(ICLK)に同期して動作</li></ul>
	内部周辺バス2	<ul><li>● 周辺機能を接続</li><li>● 周辺モジュールクロック (PCLKB, PCLKD) に同期して動作</li></ul>
	内部周辺バス3	<ul><li>● 周辺機能(CMPC) を接続</li><li>● 周辺モジュールクロック (PCLKB) に同期して動作</li></ul>
	内部周辺バス6	<ul> <li>ROM (P/E時)、E2データフラッシュを接続</li> <li>FlashIFクロック (FCLK) に同期して動作</li> </ul>

P/E: プログラム / イレーズ




図 15.1 バスの構成図

表 15.2 バス種類別アドレス対応表

アドレス	バス	内容
0000 0000h ~ 0000 FFFFh	メモリバス1	RAM
0008 0000h ~ 0008 7FFFh	内部周辺バス 1	周辺 I/O レジスタ
0008 8000h ~ 0009 FFFFh	内部周辺バス 2	
000A 0000h ~ 000B FFFFh	内部周辺バス 3	
0010 0000h ~ 00FF FFFFh	内部周辺バス6	E2データフラッシュ、ROM (プログラム/イレーズ用)
8000 0000h ~ FEFF FFFFh	メモリバス2	ROM
FF00 0000h ~ FFFF FFFFh		(読み出し専用)

### 15.2 バスの説明

#### 15.2.1 CPU バス

CPU バスには、命令バスとオペランドバスがあり、内部メインバス1に接続されています。命令バスは CPU の命令フェッチに、オペランドバスは CPU のオペランドアクセスに使用されます。

命令バスとオペランドバスは、RAM、ROMに接続しており、内部メインバス1を介さずに CPU から直接アクセスすることが可能です。ただし、ROM は読み出しのみ CPU からの直接アクセスが可能であり、書き込み/消去は内部周辺バスを介して行います。

内部メインバス1は、命令フェッチとオペランドのバス権要求を調停します。優先順位は、オペランド>命令フェッチの順となります。

命令フェッチとオペランドアクセスからの要求が異なるバス(メモリバス 1、メモリバス 2、内部メインバス 1)に対するものであれば、それぞれのバスアクセスを同時に行うことが可能です。たとえば、ROM と RAM などの並列動作が可能となります。

#### 15.2.2 メモリバス

メモリバスには、メモリバス 1 とメモリバス 2 があり、メモリバス 1 には RAM、メモリバス 2 には ROM が接続されています。メモリバス 1 とメモリバス 2 は、CPU バス (命令フェッチとオペランド)、内部メインバス 2 からのバス権要求を調停します。

2本のバスの優先順位は、それぞれバスプライオリティ制御レジスタのメモリバス 1 (RAM) プライオリティ制御ビット (BUSPRI.BPRA[1:0])、メモリバス 2 (ROM) プライオリティ制御ビット (BUSPRI.BPRO[1:0]) により設定可能です。優先順位固定の場合は、2本のバスの優先順位は、内部メインバス 2 > CPU バス (オペランド>命令フェッチ) の順となります。優先順位トグルの場合は、内部メインバス 2 と CPU バスとでバス要求を受け付けられた方の優先順位が低くなります。

#### 15.2.3 内部メインバス

内部メインバスは、CPU が使用するバス (内部メインバス 1) と、CPU 以外のバスマスタ (DTC) が使用するバス (内部メインバス 2) の 2 本で構成されます。

内部メインバス 1 は、命令フェッチとオペランドのバス権要求を調停します。優先順位は、オペランド> 命令フェッチの順となります。

内部メインバス 2 では、DTC のバス権要求を調停します。優先順位は、表 15.3 に示すようになります。 CPU と CPU 以外のバスマスタからの要求が異なるバス (内蔵メモリ、内部周辺バス 1 ~内部周辺バス 3、内部周辺バス 6) に対するものであれば、それぞれのバスアクセスを同時に行うことが可能です。

ただし、CPU により XCHG 命令が実行された場合には、バスプライオリティ制御レジスタ (BUSPRI) の設定にかかわらず、XCHG 命令によるバスアクセスが完了するまで、CPU 以外のバスアクセスは受け付けません。また、DTC の転送情報リードおよびライトバック中も DTC 以外のバスアクセスは受け付けません。

表15.3 バスマスタ優先順位

優先度	バスマスタ
高	DTC
<b>↑</b> 低	CPU

#### 15.2.4 内部周辺バス

表 15.4 に内部周辺バスに接続される周辺機能を示します。

表 15.4 内部周辺バスに接続される周辺機能

バスの種類	周辺機能
内部周辺バス1	DTC、割り込みコントローラ、バスエラー監視部
内部周辺バス2	内部周辺バス1、3以外の周辺機能
内部周辺バス3	CMPC
内部周辺バス6	ROM (P/E時) / E2 データフラッシュ

内部周辺バス  $1 \sim 3$ 、6 は、それぞれ、CPU (内部メインバス 1) と CPU 以外のバスマスタ (内部メインバス 2) からのバス権要求を調停します。

2本の内部メインバスの優先順位は、バスプライオリティ制御レジスタ (BUSPRI) により設定可能です。 優先順位は、内部周辺バス1プライオリティ制御ビット (BUSPRI.BPIB[1:0])、内部周辺バス2、3プライオ リティ制御ビット (BUSPRI.BPGB[1:0])、内部周辺バス6プライオリティ制御ビット (BUSPRI.BPFB[1:0]) に よりバスごとに設定できます。優先順位固定の場合は、内部メインバス2>内部メインバス1の順となりま す。優先順位トグルの場合は、内部メインバス1と内部メインバス2とでバス要求を受け付けられた方の優 先順位が低くなります。

BUSPRI レジスタの設定の違いにより、受け付けられる要求の順番が変わることがありますので注意してください。図 15.2 に示すとおり、受け付けられたバス要求の優先順位が低い場合は、その優先順位は変わりません。




図 15.2 内部周辺バス優先順位

## 15.2.5 ライトバッファ機能(内部周辺バス)

内部周辺バスはライトバッファ機能を持っており、ライトアクセスの場合は、動作の終了を待たずに、次のアクセスを受け付けることができます。ただし、同じバスマスタからのアクセスの場合、ライトアクセスの次のアクセスが異なる内部周辺バスに対するものであれば、ライトアクセスが終了するまで次のアクセスは、待たされます。CPU から内部周辺バスのライトアクセス後に内蔵メモリへのリードアクセスがある場合には、動作の終了を待たずに次のアクセスが受け付けられるため、アクセスの順番が入れ替わることがありますので注意してください。




図 15.3 ライトバッファ機能

### 15.2.6 並列動作

それぞれのバスマスタが異なるスレーブにアクセスする場合、並列に動作することが可能です。たとえば、CPU の命令フェッチが ROM を、オペランドが RAM をアクセス中に、DTC は周辺-周辺バス間の転送を行うことができます。図 15.4 に並列動作の例を示します。この例の場合、CPU は命令バスとオペランドバスを使って、それぞれ ROM と RAM を同時にアクセスすることが可能です。また、CPU が ROM と RAMをアクセス中に、DTC は内部メインバス 2 を使って、周辺バスを同時にアクセスすることができます。




図 15.4 並列動作の例

#### 15.2.7 制約事項

#### (1) アドレス空間の複数領域にまたがるアクセスの禁止

1つのアクセスでアドレス空間の複数領域をまたがるアクセスは禁止しており、その場合の動作は保証していません。1つのワード、ロングワードアクセスがアドレス空間の各領域境界を挟んで2つの領域にまたがらないようにしてください。

#### (2) RMPA 命令、ストリング操作命令に関する制約事項

(a) RMPA命令、ストリング操作命令の操作対象データをI/Oレジスタに配置することは禁止しており、 その場合の動作は保証していません。

## 15.3 レジスタの説明

## 15.3.1 バスエラーステータスクリアレジスタ (BERCLR)

アドレス 0008 1300h

_	b7	b6	b5	b4	b3	b2	b1	b0
	_	_			_			STSCL R
」セット後の値	0	0	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b0	STSCLR	ステータスクリアビット	0:無効 1:バスエラーステータスレジスタクリア	(W) (注1)
b7-b1	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W

注1. "1"書き込みのみ有効で、"0"書き込みは無効です。

## STSCLR ビット(ステータスクリアビット)

"1" を書き込むと、バスエラーステータスレジスタ 1 (BERSR1) とバスエラーステータスレジスタ 2 (BERSR2) がクリアされます。

"0" 書き込みは無効です。読むと"0" が読み出されます。

## 15.3.2 バスエラー監視許可レジスタ (BEREN)

アドレス 0008 1304h




ビット	シンボル	ビット名	機能	R/W
b0	IGAEN	不正アドレスアクセス検出許可ビット	0: 不正アドレスアクセス検出禁止 1: 不正アドレスアクセス検出許可	R/W
b1	TOEN	タイムアウト検出許可ビット <sup>(注1、注2)</sup>	0:バスタイムアウト検出禁止 1:バスタイムアウト検出許可	R/W
b7-b2	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W

- 注1. 検出禁止(TOENビット=0)にしてバスアクセスを行った場合、バスがフリーズすることがあります。
- 注2. タイムアウトエラー検出中にTOENビットを"0" (検出禁止)にしないようにしてください。

# 15.3.3 バスエラーステータスレジスタ 1 (BERSR1)

アドレス 0008 1308h




ビット	シンボル	ビット名	機能	R/W
b0	IA	不正アドレスアクセスビット	0:不正アドレスアクセスの発生なし 1:不正アドレスアクセスの発生あり	R
b1	ТО	タイムアウトビット	0:タイムアウトの発生なし 1:タイムアウトの発生あり	R
b3-b2	_	予約ビット	読むと"0"が読めます。書き込みは無効になります	R
b6-b4	MST[2:0]	バスマスタコードビット	b6 b4 0 0 0 : CPU 0 0 1 : 予約 0 1 0 : 予約 0 1 1 : DTC 1 0 0 : 予約 1 0 1 : 予約 1 1 0 : 予約 1 1 1 : 予約	R
b7	_	予約ビット	読むと"0"が読めます。書き込みは無効になります	R

## MST[2:0] ビット(バスマスタコードビット)

バスエラーを発生させたアクセスのバスマスタを示します。

## 15.3.4 バスエラーステータスレジスタ 2 (BERSR2)

アドレス 0008 130Ah



ビット	シンボル	ビット名	機能	R/W
b2-b0	_	予約ビット	読むと"0"が読めます。書き込みは無効になります	R
b15-b3	ADDR[12:0]	バスエラー発生アド レスビット	バスエラーが発生したアクセスのアドレスの上位13ビット(512Kバイト 単位)	R

## 15.3.5 バスプライオリティ制御レジスタ (BUSPRI)

アドレス 0008 1310h



ビット	シンボル	ビット名	機能	R/W
b1-b0	BPRA[1:0]	メモリバス 1 (RAM) プライオリティ制御 ビット	b1 b0 0 0: 優先順位固定 0 1: 優先順位トグル 1 0: 設定しないでください 1 1: 設定しないでください	R/(W) (注1)
b3-b2	BPRO[1:0]	メモリバス 2 (ROM) プライオリティ制御 ビット	b3 b2 0 0:優先順位固定 0 1:優先順位トグル 1 0:設定しないでください 1 1:設定しないでください	R/(W) (注1)
b5-b4	BPIB[1:0]	内部周辺バス1プライオリティ制御ビット	b5 b4 0 0:優先順位固定 0 1:優先順位トグル 1 0:設定しないでください 1 1:設定しないでください	R/(W) (注1)
b7-b6	BPGB[1:0]	内部周辺バス2、3プライオリティ制御 ビット	b7 b6 0 0: 優先順位固定 0 1: 優先順位トグル 1 0: 設定しないでください 1 1: 設定しないでください	R/(W) (注1)
b9-b8	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W
b11-b10	BPFB[1:0]	内部周辺バス6プライオリティ制御ビット	b11 b10 0 0:優先順位固定 0 1:優先順位トグル 1 0:設定しないでください 1 1:設定しないでください	R/(W) (注1)
b15-b12	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W

注1. DTCが停止した状態で、1回のみ書き込みできます。2回以上、書き込んだ場合、動作は保証されません。

#### BPRA[1:0] ビット (メモリバス 1 (RAM) プライオリティ制御ビット)

メモリバス 1 (RAM) に対する優先順位を設定します。

優先順位固定の場合は、内部メインバス2>CPUバスとなります。

優先順位トグルの場合は、内部メインバス2とCPUバスとでバス要求を受け付けられた方の優先順位が低くなります。

#### BPRO[1:0] ビット (メモリバス 2 (ROM) プライオリティ制御ビット)

メモリバス 2 (ROM) に対する優先順位を設定します。

優先順位固定の場合は、内部メインバス2>CPUバスとなります。

優先順位トグルの場合は、内部メインバス1とCPUバスとでバス要求を受け付けられた方の優先順位が低くなります。

### BPIB[1:0] ビット(内部周辺バス1プライオリティ制御ビット)

内部周辺バス1に対する優先順位を設定します。

優先順位固定の場合は、内部メインバス2>内部メインバス1となります。

優先順位トグルの場合は、内部メインバス1と内部メインバス2とでバス要求を受け付けられた方の優先順位が低くなります。

## BPGB[1:0] ビット (内部周辺パス 2、3 プライオリティ制御ビット)

内部周辺バス2と内部周辺バス3に対する優先順位を設定します。

優先順位固定の場合は、内部メインバス2>内部メインバス1となります。

優先順位トグルの場合は、内部メインバス 1 と内部メインバス 2 とでバス要求を受け付けられた方の優先順位が低くなります。

#### BPFB[1:0] ビット(内部周辺バス6プライオリティ制御ビット)

内部周辺バス6に対する優先順位を設定します。

優先順位固定の場合は、内部メインバス2>内部メインバス1となります。

優先順位トグルの場合は、内部メインバス1と内部メインバス2とでバス要求を受け付けられた方の優先順位が低くなります。

#### 15.4 バスエラー監視部

バスエラー監視部は、領域ごとのバスエラーを監視し、バスエラーが発生した場合、バスマスタへ通知します。

### 15.4.1 バスエラーの種類

バスエラーには、不正アドレスアクセス、タイムアウトの2種類のバスエラーがあります。

不正アドレスアクセスは不正な領域へのアクセスがあった場合に検出し、タイムアウトはバスアクセスが 768 サイクル以内に終了しない場合に検出します。

#### 15.4.1.1 不正アドレスアクセス

不正アドレスアクセスは、バスエラー監視許可レジスタの不正アドレスアクセス検出許可ビットが有効 (BEREN.IGAEN = 1) に設定された場合で、不正アドレス領域にアクセスしたときに発生します。

どの領域が不正アドレスアクセスエラーを発生するかを表 15.5 に示します。

#### 15.4.1.2 タイムアウト

タイムアウトは、バスエラー監視許可レジスタのタイムアウト検出許可ビットが有効 (BEREN.TOEN = 1) に設定された場合で、バスアクセスが 768 サイクル以内に終了しない場合に発生します。

- 内部周辺バス (2,3): バスアクセス開始後、周辺モジュールクロック (PCLKB) で 768 サイクル以内にバス アクセスが終了しない場合
   タイムアウトが発生すると PCLKB で 256 サイクル間、バスマスタからのアクセスは受け付けられませ
- 内部周辺バス (6): バスアクセス開始後、FlashIF クロック (FCLK) で 768 サイクル以内にバスアクセスが 終了しない場合

タイムアウトが発生すると FCLK で 256 サイクル間、バスマスタからのアクセスは受け付けられません。

### 15.4.2 バスエラー発生時の動作

バスエラーが発生すると、CPU にバスエラーを通知します。バスエラーが発生した場合には、その動作を保証していません。

CPU へのバスエラー発生通知:
 割り込みが発生します。割り込みを発生させるかどうかは、ICU.IERn レジスタで制御できます。

## 15.4.3 バスエラーの発生条件

表 15.5 にアドレス空間の領域ごとに発生するバスエラーの種類を示します。

バスエラーが発生していない状態 (バスエラーステータスレジスタ n (BERSRn) (n=1,2) がクリアされている場合) で、不正アドレスアクセスエラー、あるいはタイムアウトが検出されると、BERSRn レジスタにその時点の状態が記憶されます。一度バスエラーが発生すると、その後バスエラーが発生しても BERSRn がクリアされていない場合はその状態を記憶しません。

2つ以上のバスマスタについてバスエラーが同時に発生する場合は、1つのバスマスタの情報のみ記憶します。バスエラーの発生後は、BERSRn レジスタがクリアされるまで状態を保持します。

表15.5 発生するバスエラーの種類

アドレス	内容	種類	
		不正アドレスアクセス	タイムアウト
0000 0000h ~ 0007 FFFFh	メモリバス1	_	_
0008 0000h ~ 0008 7FFFh	内部周辺バス1	_	
0008 8000h ~ 0009 FFFFh	内部周辺バス2	Δ	Δ
000A 0000h ~ 000B FFFFh	内部周辺バス3	Δ	_
000C 0000h ~ 000F FFFFh	予約領域	0	_
0010 0000h ~ 00FF FFFFh	内部周辺バス6	Δ	_
0100 0000h ~ 07FF FFFFh	予約領域	0	
0800 0000h ~ 0FFF FFFFh	予約領域	_	_
1000 0000h ~ 7FFF FFFFh	予約領域	0	_
8000 0000h ~ FFFF FFFFh	メモリバス2	_	_

<sup>—:</sup>バスエラーは発生しません。

<sup>△:</sup>バスエラーは不定です。

〇:バスエラーを発生します。

注. 実装される RAM、データフラッシュ、ROMの容量は製品により異なります。製品ごとの仕様については、「30. RAM」、「31. フラッシュメモリ(FLASH)」を参照してください。

# 15.5 割り込み

## 15.5.1 割り込み要因

バスは、不正アドレスアクセスエラー、あるいはタイムアウトが検出されると割り込みコントローラにバスエラーが発生します。

#### 表15.6 割り込み要因

名称	割り込み要因	DTC起動
BUSERR	不正アドレスアクセスエラーまたはタイムアウト	不可能

# 16. データトランスファコントローラ (DTCb)

本 MCU は、データトランスファコントローラ (DTC) を内蔵しています。

DTC は、割り込み要求によって起動し、データ転送を行うことができます。

DTCbでは、従来のDTCの転送方式(ノーマル転送、リピート転送、ブロック転送、チェーン転送)に加え、これらを組み合わせて一連の転送として実行するシーケンス転送をサポートしています。シーケンス転送では、最初に転送したデータの値によって、最大256のシーケンスの中から1つを選択して実行できます。また、シーケンスの組み方によって、1つのシーケンスを複数回に分けて実行することもできます。

#### 16.1 概要

表 16.1 に DTC の仕様を、図 16.1 に DTC のブロック図を示します。

表 16.1 DTC の仕様

項目	内容
転送チャネル数	• DTC起動が可能なすべての割り込み要因の数と同数
転送モード	<ul> <li>ノーマル転送モード 1回の起動で1つのデータを転送する</li> <li>リピート転送モード 1回の起動で1つのデータを転送する リピートサイズ分データを転送すると転送開始アドレスに復帰 リピート回数は最大256回設定可能で、256×32ビットで、最大1024バイト転送可能</li> <li>ブロック転送モード 1回の起動で1ブロックのデータを転送する ブロックサイズは、最大256×32ビット=1024バイト設定可能</li> </ul>
チェーン転送機能	1回の転送要求に対して複数種類のデータ転送を連続して実行可能     「転送カウンタが"0"になったときのみ実施」/「毎回実施」のいずれかを選択可能
シーケンス転送	複雑な一連の転送をシーケンスとして登録し、転送データにより任意のシーケンスを選択して実行可能  ・ シーケンス転送の起動要因は同時に1つのみ選択可能 ・ シーケンスは、1つの起動要因に対し最大256通り ・ 転送要求によって最初に転送されたデータがシーケンスを決定 ・ シーケンスは、1回の転送要求で最後まで実行することも、途中で止めて次の転送要求で再開する(シーケンス分割)ことも可能
転送空間	<ul> <li>ショートアドレスモードのとき16Mバイト ("0000 0000h"~"007F FFFFh"と"FF80 0000h"~"FFFF FFFFh"のうち、予約領域以外の領域)</li> <li>フルアドレスモードのとき4Gバイト ("0000 0000h"~"FFFF FFFFh"のうち、予約領域以外の領域)</li> </ul>
データ転送単位	<ul> <li>1データ: 1バイト(8ビット)、1ワード(16ビット)、1ロングワード(32ビット)</li> <li>1ブロックサイズ: 1~256データ</li> </ul>
CPU割り込み要求	DTC を起動した割り込みでCPUへの割り込み要求を発生可能     1回のデータ転送終了後にCPUへの割り込み要求を発生可能     指定したデータ数のデータ転送終了後にCPUへの割り込み要求を発生可能
リードスキップ	同一転送が連続したときの転送情報の読み出しを省略する設定が可能
ライトバックスキップ	転送元アドレスまたは転送先アドレスが固定の場合、更新されない転送情報の書き戻しを省略
ライトバックディスエーブル	転送情報のライトバックを実行しない設定が可能
ディスプレースメント加算	転送元アドレスにディスプレースメントを加算可能(転送情報ごとに選択)
消費電力低減機能	モジュールストップ状態への遷移が可能





図 16.1 DTC のブロック図

#### 16.2 レジスタの説明

MRA、MRB、MRC、SAR、DAR、CRA、CRB レジスタは DTC の内部レジスタです。CPU から直接アクセスすることはできません。これら内部レジスタの設定値は RAM 領域に転送情報として配置します。DTC は転送要求を受け付けると、RAM 領域から転送情報を読み出し、内部レジスタに設定します。データ転送が行われた後、更新された内部レジスタの値は転送情報として RAM 領域にライトバックされます。

## 16.2.1 DTC モードレジスタ A (MRA)

アドレス (CPUから直接アクセス不可)



x:不定

ビット	シンボル	ビット名	機能	R/W
b0	WBDIS	ライトバックディスエーブルビット	0:データ転送終了時、転送情報をライトバックする 1:データ転送終了時、転送情報をライトバックしない	
b1	_	予約ビット	"0"にしてください	_
b3-b2	SM[1:0]	転送元アドレスアドレッシングモードビット	b3 b2 0 0: SAR レジスタはアドレス固定 (SAR レジスタのライトバックはスキップされます) 0 1: SAR レジスタはアドレス固定 (SAR レジスタのライトバックはスキップされます) 1 0: 転送後 SAR レジスタをインクリメント (SZ[1:0] ビットが"00b"のとき+1、 "01b"のとき+2、"10b"のとき+4) 1 1: 転送後 SAR レジスタをデクリメント (SZ[1:0] ビットが"00b"のとき-1、 "01b"のとき-2、"10b"のとき-4)	
b5-b4	SZ[1:0]	DTCデータトランスファサイズビット	b5 b4 0 0 : バイト(8ビット)転送 0 1 : ワード(16ビット)転送 1 0 : ロングワード(32ビット)転送 1 1 : 設定しないでください	_
b7-b6	MD[1:0]	DTC転送モード選択ビット	b7 b6 0 0: ノーマル転送モード 0 1: リピート転送モード 1 0: ブロック転送モード 1 1: 設定しないでください	_

MRA レジスタは、DTC の動作モードを選択するレジスタです。CPU から直接アクセスすることはできません。

#### WBDIS ビット(ライトバックディスエーブルビット)

データ転送終了時、転送情報をライトバックするかどうかを選択します。

WBDIS ビットが"0"の場合は、更新された転送情報をライトバックします。

WBDIS ビットが"1"の場合は、転送後にアドレスがインクリメントされるような設定をしていても転送情報のライトバックは行わず、転送要求ごとに毎回同じデータ転送を行います。転送情報がライトバックされないので、転送情報を ROM 上に配置することができます。

WBDIS ビットが"1"の場合、転送モードごとに下記の動作を行います。




- (1) ノーマル転送モード、リピート転送モード 1回の転送要求で、1バイト、1ワード、1ロングワードの転送を行います。転送アドレス、転送回数は 更新しませんので、転送要求ごとに同じ転送を繰り返します。転送回数が1の場合も ICU.DTCERn.DTCE ビットを"0"にせず、次の転送要求でデータ転送を継続します。
- (2) ブロック転送モード 1回の転送要求で、1ブロックの転送を行います。転送アドレス、ブロック転送回数は更新しませんの で、転送要求ごとに同じブロック転送を繰り返します。ブロック転送回数が1の場合も ICU.DTCERn.DTCE ビットを"0"にせず、次の転送要求でデータ転送を継続します。

なお、MRC.DISPE ビットを "1" にする場合、WBDIS ビットも "1" (ライトバックしない) にしてください。また、WBDIS ビットを "1" にした転送情報が 1 つでもある場合は、DTCCR.RRS ビットを "0" (リードスキップを行わない) にしてください。

## 16.2.2 DTC モードレジスタ B (MRB)

アドレス (CPUから直接アクセス不可)



x:不定

ビット	シンボル	ビット名	機能	R/W
b0	SQEND	シーケンス転送終了ビット	0:シーケンス転送を継続 1:シーケンス転送を終了	_
b1	INDX	インデックステーブル参照ビッ ト	0:インデックステーブルを参照しない 1:転送したデータを元にインデックステーブルを参照する <sup>(注1)</sup>	_
b3-b2	DM[1:0]	転送先アドレスアドレッシング モードビット	b3 b2 0 0: DAR レジスタはアドレス固定 (DAR レジスタのライトバックはスキップされます) 0 1: DAR レジスタはアドレス固定 (DAR レジスタのライトバックはスキップされます) 1 0: 転送後、DAR レジスタをインクリメント (MRA.SZ[1:0] ビットが"00b"のとき+1、 "01b"のとき+2、"10b"のとき+4) 1 1: 転送後 DAR レジスタをデクリメント (MRA.SZ[1:0] ビットが"00b"のとき-1、 "01b"のとき-2、"10b"のとき-4)	
b4	DTS	DTC転送モード選択ビット	0:転送先がリピート領域またはブロック領域 1:転送元がリピート領域またはブロック領域	
b5	DISEL	DTC割り込み選択ビット	0:指定した回数のデータ転送が終了したとき、CPUへの割り込み要求が発生 1:データ転送のたびに、CPUへの割り込み要求が発生	
b6	CHNS	DTCチェーン転送選択ビット	0:転送が終了するたびにチェーン転送を行う 1:転送カウンタが1→0、または1→ CRAHとなったとき、 チェーン転送を行う	_
b7	CHNE	DTCチェーン転送許可ビット	0:チェーン転送禁止 1:チェーン転送許可	_

注1. INDXビットを"1"にする場合、MRA.MD[1:0]ビットを"00b" (ノーマル転送モード)にしてください。

MRB レジスタは、DTC の動作モードを選択するレジスタです。CPU から直接アクセスすることはできません。

## SQEND ビット(シーケンス転送終了ビット)

シーケンス転送を継続するか、終了するかを選択します。詳細は**表 16.2** を参照してください。 DTC インデックステーブルにより参照される転送情報でのみ "1" にできます。 DTC ベクタテーブルにより参照される転送情報では "0" にしてください。

#### INDX ビット (インデックステーブル参照ビット)

INDX ビットが "1" になった転送情報が読み込まれると、シーケンス転送が開始されます。詳細は表 16.2 を参照してください。

シーケンス転送と関係のない転送情報、シーケンス転送を開始しない転送情報では"0"にしてください。 また、DTCSQE レジスタに設定した要因と異なる要因の転送情報で INDX ビットを"1"にしている場合、そ の要因からの転送要求が発生しないようにしてください。

CHNEビット	SQENDビット	INDXビット	動作	使用場所
0	0	1	シーケンス転送を開始	DTCSQE レジスタに設定した要因からの転送要求 によって、最初に読み込まれる転送情報で使用
1	0	0	シーケンス転送を継続	シーケンス内の最初または途中の転送情報で使用
0	0	0	シーケンス転送を一時中断	シーケンス内の最初または途中の転送情報で使用
0	1	0	シーケンス転送を終了	シーケンス内の最後の転送情報で使用
0	1	1	シーケンス転送を終了し、新 たなシーケンス転送を開始	シーケンス内の最後の転送情報で使用

表16.2 シーケンス転送におけるCHNE、SQEND、INDXビットの設定値とDTCの動作

#### DTS ビット (DTC 転送モード選択ビット)

リピート転送モードまたはブロック転送モードのとき、転送元と転送先のいずれをリピート領域またはブロック領域にするかを指定します。

## CHNS ビット (DTC チェーン転送選択ビット)

チェーン転送の条件を選択します。

CHNE ビットが "0" のときは CHNS ビットの設定は無視されます。チェーン転送が選択される条件の詳細は、「表 16.4 チェーン転送の条件」を参照してください。

次の転送がチェーン転送の場合、指定した転送回数の終了判定、割り込みステータスフラグのクリアは行われず、CPU への割り込み要求は発生しません。

#### CHNE ビット (DTC チェーン転送許可ビット)

チェーン転送を指定します。


チェーン転送の条件の選択は、CHNS ビットで行います。チェーン転送の詳細は、「16.4.6 チェーン転送」を参照してください。

シーケンス転送で使用する場合の設定値については、表 16.2 を参照してください。

注. 上記以外の設定は使用しないでください。

# 16.2.3 DTC モードレジスタ C (MRC)

アドレス (CPUから直接アクセス不可)



x:不定

ビット	シンボル	ビット名	機能	R/W
b0	DISPE		0:転送元アドレスにディスプレースメント値を加算しない 1:転送元アドレスにディスプレースメント値を加算する	
b7-b1	_	予約ビット	"0"にしてください	_

MRC レジスタは、DTC の動作モードを選択するレジスタです。CPU から直接アクセスすることはできません。

フルアドレスモード時のみ使用できます。ショートアドレスモードでは使用できませんので、ディスプレースメント加算機能を使う場合は DTCADMOD.SHORT ビットを "0" (フルアドレスモード) にしてください。


## DISPE ビット(ディスプレースメント加算ビット)

転送元アドレスとして SAR + DTCDISP の値を使用するかどうかを指定します。

DISPE ビットを "1" にする場合は、MRA.WBDIS ビットを "1"(ライトバックしない)、DTCCR.RRS ビットを "0"(リードスキップを行わない)にしてください。

## 16.2.4 DTC 転送元レジスタ (SAR)

アドレス (CPUから直接アクセス不可)



SAR レジスタは、転送元の開始アドレスを設定するレジスタです。


フルアドレスモードでは32ビットが有効となります。

ショートアドレスモードでは下位 24 ビットが有効で、上位 8 ビット (b31-b24) の設定は無視され、b23 で指定した値でビット拡張を行います。

SAR レジスタは CPU から直接アクセスすることはできません。

### 16.2.5 DTC 転送先レジスタ (DAR)

アドレス (CPUから直接アクセス不可)



DAR レジスタは、転送先の開始アドレスを設定するレジスタです。

フルアドレスモードでは32ビットが有効となります。


ショートアドレスモードでは下位 24 ビットが有効で、上位 8 ビット (b31-b24) の設定は無視され、b23 で指定した値でビット拡張を行います。

DAR レジスタは CPU から直接アクセスすることはできません。

## 16.2.6 DTC 転送カウントレジスタ A (CRA)


• ノーマル転送モード

アドレス (CPUから直接アクセス不可)



• リピート転送モード、ブロック転送モード

アドレス (CPUから直接アクセス不可)



シンボル	レジスタ名	機能	R/W
CRAL	転送カウンタA下位レジスタ	転送回数を設定します。転送中はカウンタとして動作します	_
CRAH	転送カウンタA上位レジスタ	転送回数を設定します。転送中はリロードレジスタとして動作します	_

注. 転送モードによって機能が異なります。

注. リピート転送モード時およびブロック転送モード時は、CRAH、CRALレジスタには同じ値を設定してください。

CRA レジスタは転送回数をカウントするレジスタです。CPU から直接アクセスすることはできません。

#### (1) ノーマル転送モードの場合 (MRA.MD[1:0] ビット = 00b)

ノーマル転送モードでは、CRAレジスタは16ビットの転送カウンタとして機能します。

転送回数は、設定値が "0001h" のときは 1 回、"FFFFh" のときは 65535 回、"0000h" のときは 65536 回となります。

データ転送を1回行うたびにデクリメント(-1)されます。

#### (2) リピート転送モードの場合 (MRA.MD[1:0] ビット = 01b)

CRAH レジスタは転送回数を保持し、CRAL レジスタは 8 ビットの転送カウンタとして機能します。 転送回数は、設定値が "01h" のときは 1 回、"FFh" のときは 255 回、"00h" のときは 256 回となります。

CRAL レジスタはデータ転送を 1 回行うたびにデクリメント (-1) され、"00h" になると CRAH レジスタの値がリロードされます。


#### (3) ブロック転送モードの場合 (MRA.MD[1:0] ビット = 10b)

CRAH レジスタはブロックサイズを保持し、CRAL レジスタは 8 ビットのブロックサイズカウンタとして機能します。

転送回数は、設定値が "01h" のときは 1 回、"FFh" のときは 255 回、"00h" のときは 256 回となります。 CRAL レジスタはデータ転送を 1 回行うたびにデクリメント (-1) され、"00h" になると CRAH レジスタの値がリロードされます。

# 16.2.7 DTC 転送カウントレジスタ B (CRB)

アドレス (CPUから直接アクセス不可)



CRB レジスタは、ブロック転送モード時のブロック転送回数を指定するレジスタです。CPU から直接アクセスすることはできません。

転送回数は、設定値が "0001h" のときは 1 回、"FFFFh" のときは 65535 回、"0000h" のときは 65536 回となります。

1 ブロックサイズの最終データ転送時にデクリメント (-1) されます。

ノーマル転送モードおよびリピート転送モード設定時は、CRB レジスタを使用しません。設定値は無視されます。

#### 16.2.8 DTC コントロールレジスタ (DTCCR)

アドレス DTC.DTCCR 0008 2400h

	b7	b6	b5	b4	b3	b2	b1	b0
	-		_	RRS	_	_	_	
リセット後の値	0	0	0	0	1	0	0	0

ビット	シンボル	ビット名	機能	R/W
b2-b0	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W
b3	_	予約ビット	読むと"1"が読めます。書く場合、"1"としてください	R/W
b4	RRS	DTC 転送情報リードスキップ 許可ビット <sup>(注1)</sup>	0:転送情報リードスキップを行わない 1:ベクタ番号の値が一致したとき、転送情報リードスキップを 行う	R/W
b7-b5	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W

注1. シーケンス転送を使用するときは、"0"にしてください。

DTCCR レジスタは、DTC の動作を制御するレジスタです。

#### RRS ビット (DTC 転送情報リードスキップ許可ビット)

DTC ベクタ番号は、前回起動のベクタ番号と比較されます。

ベクタ番号が一致しRRS ビットが"1"のとき、転送情報リードを行わずDTCのデータ転送を行います。 ただし、前回の起動がチェーン転送のときは、RRS ビットの値に関わらず転送情報リードが行われます。


また、前回の転送が、ノーマル転送で転送カウンタ (CRA レジスタ)が "0" になった場合と、ブロック転送で転送カウンタ (CRB レジスタ)が "0" になった場合も、RRS ビットの値に関わらず転送情報リードが行われます。

MRA.WBDIS ビットを "1" にした転送情報が 1 つでもある場合は、RRS ビットを "0" にしてください。なお、MRC.DISPE ビットを "1" にする場合は、MRA.WBDIS ビットも "1" にする必要があります。

また、シーケンス転送は、チェーン転送と同様に複数のデータ転送を実行しますので、前回行った最後の転送を繰り返さないように、RRS ビットを"0"にして使用してください。

# 16.2.9 DTC ベクタベースレジスタ (DTCVBR)

アドレス DTC.DTCVBR 0008 2404h



DTCVBR レジスタは、DTC ベクタの配置アドレスを算出するためのベースアドレスを設定するレジスタです。上位 4 ビットへの書き込みは無視され、b27 の値が拡張されて設定されます。また、下位 10 ビットは予約ビットで、値は "0" 固定です。書く場合、"0" を書いてください。

0000 0000h ~ 07FF FC00h、および F800 0000h ~ FFFF FC00h の範囲で、1K バイト単位で設定可能です。

## 16.2.10 DTC アドレスモードレジスタ (DTCADMOD)

アドレス DTC.DTCADMOD 0008 2408h



ビット	シンボル	ビット名	機能	R/W
b0	SHORT	ショートアドレスモード設定ビット <sup>(注1)</sup>	0: フルアドレスモード 1: ショートアドレスモード	R/W
b7-b1	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W

注1. シーケンス転送を使用するときは、"0" (フルアドレスモード)にしてください。

DTCADMOD レジスタは、DTC がアクセス可能な領域を設定するレジスタです。

#### SHORT ビット(ショートアドレスモード設定ビット)

SAR レジスタ、DAR レジスタのアドレスモードを選択するビットです。

フルアドレスモードでは、4G バイト空間 (0000 0000h ~ FFFF FFFFh) のアクセスが可能です。

ショートアドレスモードでは、16M バイト空間 (0000 0000h  $\sim$  007F FFFFh と FF80 0000h  $\sim$  FFFF FFFFh) のアクセスが可能です。



## 16.2.11 DTC モジュール起動レジスタ (DTCST)

アドレス DTC.DTCST 0008 240Ch



ビット	シンボル	ビット名	機能	R/W
b0	DTCST	· — · · ·	0 : DTC モジュール停止 1 : DTC モジュール動作	R/W
b7-b1	1	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W

#### DTCST ビット (DTC モジュール起動ビット)

DTC を転送要求受け付け可能にするためには、DTCST ビットを "1" にしてください。DTCST ビットを "0" にすると新たな転送要求を受け付けません。

動作中に"0"に書き換えた場合、受け付け済みの転送要求は処理が終わるまで動作します。

モジュールストップ状態、ディープスリープモード、ソフトウェアスタンバイモードへ移行する際は、 DTCST ビットを "0" にしてください。

モジュールストップ状態、ディープスリープモード、ソフトウェアスタンバイモードから復帰した後、DTCST ビットを"1"にすると、データ転送が再開できます。

モジュールストップ状態、ディープスリープモード、ソフトウェアスタンバイモードへの移行については 「16.8 消費電力低減機能」、および「11. 消費電力低減機能」を参照してください。

## 16.2.12 DTC ステータスレジスタ (DTCSTS)

アドレス DTC.DTCSTS 0008 240Eh



ビット	シンボル	ビット名	機能	R/W
b7-b0	VECN[7:0]	DTC アクティブベクタ番号モニタ フラグ	データ転送実行中にその起動要因をベクタ番号で示します データ転送実行中(ACTフラグが"1"のとき)にのみ有効値を示 します	R
b14-b8	_	予約ビット	読むと"0"が読めます。書き込みは無効になります	R
b15	ACT	DTCアクティブフラグ	0 : データ転送は実行していない 1 : データ転送実行中	R

#### VECN[7:0] フラグ (DTC アクティブベクタ番号モニタフラグ)

データ転送を実行中に、その転送の起動要因をベクタ番号で示します。

DTCSTS レジスタを読んだときに、ACT フラグが "1" (データ転送実行中) であれば、VECN[7:0] フラグ の値は有効値を示しています。DTCSTS レジスタを読んだときに ACT フラグが "0" (データ転送は実行していない) であれば、VECN[7:0] フラグの値は無効値です。

DTC 起動要因とベクタアドレスの関係は、「14. 割り込みコントローラ (ICUb)」の「14.3.1 割り込みのベクタテーブル」を参照してください。

#### ACT フラグ (DTC アクティブフラグ)

データ転送の実行状態を示します。

["1"になる条件]


- 転送要求に対して DTC が起動したとき
- シーケンス転送が再開されたとき

["0"になる条件]

- 1回の転送要求に対するデータ転送が終了したとき
- シーケンス転送が一時中断したとき

# 16.2.13 DTC インデックステーブルベースレジスタ (DTCIBR)

アドレス DTC.DTCIBR 0008 2410h




DTCIBR レジスタは DTC インデックスの配置アドレスを算出するためのベースアドレスを設定するレジスタです。上位 4 ビットへの書き込みは無視され、b27 の値が拡張されて設定されます。また、下位 10 ビットは予約ビットで、値は "0" 固定です。書く場合、"0" を書いてください。

0000 0000h ~ 07FF FC00h、および、F800 0000h ~ FFFF FC00h の範囲で、1K バイト単位で設定可能です。

## 16.2.14 DTC オペレーションレジスタ (DTCOR)

アドレス DTC.DTCOR 0008 2414h



ビット	シンボル	ビット名	機能	R/W
b0	SQTFRL	シーケンス転送終了ビット	"1"を書くと実行中のシーケンス転送を強制的に終了させること ができます。読むと"0"が読めます	R/W
b7-b1	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R

DTCOR レジスタは、DTC モジュールのオペレーションを設定するレジスタです。

#### SQTFRL ビット(シーケンス転送終了ビット)

SQTFRL ビットを"1"にすると、実行中のシーケンス転送が終了します。

DTCSQE.ESPSEL ビットが "1" (シーケンス転送を使用する)の場合、図 16.2 の手順でシーケンス転送を終了させてください。

シーケンス転送が実行されていない場合にSOTFRLビットに"1"を書いても、何も起こりません。





図 16.2 シーケンス転送強制終了手順

# 16.2.15 DTC シーケンス転送許可レジスタ (DTCSQE)

アドレス DTC.DTCSQE 0008 2416h



ビット	シンボル	ビット名	機能	R/W
b7-b0	VECN[7:0]	シーケンス転送ベクタ番号指定 ビット	シーケンス転送を許可するベクタ番号を指定します。 ESPSELビットが"1"の時のみ有効です。	R/W
b14-b8	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R
b15	ESPSEL	シーケンス転送許可ビット	0:シーケンス転送を使用しない 1:シーケンス転送を使用する	R/W

DTCSQE レジスタは、DTC のシーケンス転送を指定するレジスタです。設定手順は**図 16.24** に従ってください。

#### VECN[7:0] ビット(シーケンス転送ベクタ番号指定ビット)

シーケンス転送を使用するベクタ番号を選択します。シーケンス転送は1つの起動要因でのみ動作可能です。

起動要因とベクタ番号の関係は「14. 割り込みコントローラ (ICUb)」の「14.3.1 割り込みのベクタテーブル」を参照してください。


#### ESPSEL ビット(シーケンス転送許可ビット)

シーケンス転送を使用するかどうかを指定します。

ESPSEL ビットを "1" にする場合、DTCADMOD.SHORT ビットを "0" (フルアドレスモード) にしてください。

# 16.2.16 DTC アドレスディスプレースメントレジスタ (DTCDISP)

アドレス DTC.DTCDISP 0008 2418h



DTCDISP レジスタは、DTC の転送元アドレスに加算するディスプレースメント値を指定するレジスタです。

MRC.DISPE ビットが"1"の場合、転送元アドレスとして SAR + DTCDISP の値を使用します。

## 16.3 起動要因

DTC は割り込み要求によって起動します。 DTC を起動する割り込み要求に対応する ICU.DTCERn.DTCE ビット (n=1) 割り込みベクタ番号) を "1" にすると DTC の起動要因になります。

DTC 起動要因とベクタアドレスの関係は、「14. 割り込みコントローラ (ICUb)」の「14.3.1 割り込みのベクタテーブル」を参照してください。また、ソフトウェア起動については、「14. 割り込みコントローラ (ICUb)」の「14.2.5 ソフトウェア割り込み起動レジスタ (SWINTR)」を参照してください。

DTC が一度、転送要求を受け付けると、その1要求分の転送が終わるまでは、優先順位に関わりなく新たな転送要求を受け付けません。DTC のデータ転送中に複数の転送要求が発生した場合、その転送が終わった時点で最も優先順位の高い要求が受け付けられます。DTCST.DTCST ビットが "0" (DTC モジュール停止)の状態で複数の転送要求が発生した場合も、その後、DTCST.DTCST ビットを "1" (DTC モジュール動作)にした時点で最も優先順位の高い要求が受け付けられます。

1回のデータ転送(チェーン転送の場合、連続した最後の転送)を行うごとに、DTC は以下の動作を行います。

- 指定した総転送数の最終終了時は、データ転送後にICU.DTCERn.DTCE ビットを"0"にしてCPUに割り込みを要求します。
- MRB.DISEL ビットが "1" のときは、データ転送後に CPU に割り込みを要求します。
- 上記のいずれでもない場合は、データ転送開始時に起動要因となった割り込みステータスフラグを"0" にします。

## 16.3.1 転送情報の配置と DTC ベクタテーブル

DTC は起動要因別に DTC ベクタテーブルから転送情報の先頭アドレスをリードし、この先頭アドレスから転送情報を読みます。

DTC ベクタテーブルは、ベースアドレス (先頭アドレス)の下位 10 ビットが "0" になるように、1K バイト境界に配置してください。DTC ベクタテーブルのベースアドレスは、DTC ベクタベースレジスタ (DTCVBR) に設定してください。

転送情報は、RAM 領域に配置します。ただし、MRA.WBDIS ビットを"1"(ライトバックしない)にした場合は、ROM 領域に配置することもできます。ベクタ番号 n に対する転送情報 n の先頭アドレスは、DTCVBR + + n 番地に格納してください。

転送情報は、4 バイト境界に配置してください。ショートアドレスモードの場合、12 バイト、フルアドレスモード場合、16 バイト使用します。DTCADMOD.SHORT ビットで、ショートアドレスモード (SHORT ビット=1)、フルアドレスモード (SHORT ビット=0) の設定を行います。

DTC ベクタテーブルと転送情報の対応を図 16.3 に示します。

RAM 領域上の転送情報の配置を図 16.4 に示します。配置領域のエンディアンによって下位アドレスが異なります。詳細は、「16.9.2 転送情報の配置」を参照してください。




図 16.3 DTC ベクタテーブルと転送情報の対応




図 16.4 RAM 領域上の転送情報の配置

## 16.4 動作説明

DTC は、転送情報を元にデータを転送します。DTC を動作させるためには、あらかじめ転送情報を RAM 領域に格納しておく必要があります。

DTC が起動すると、ベクタ番号に対応する DTC ベクタを読み出します。次に DTC ベクタが示すアドレスから転送情報を読み出してデータ転送を行い、データ転送後の転送情報をライトバックします。転送情報を RAM 領域に格納することで、任意のチャネル数のデータ転送を行うことができます。

転送モードには、ノーマル転送モード、リピート転送モード、ブロック転送モードがあります。 転送元アドレスは SAR レジスタ、転送先アドレスは DAR レジスタで指定します。SAR レジスタ、DAR レジスタは、それぞれの設定(インクリメント/デクリメント/固定)に従って、転送後に更新されます。 DTC の転送モードを表 16.3 に示します。

表 16.3 DTC の転送モード

転送モード	1回の転送要求で転送可能なデータサイズ	メモリアドレスの増減	指定可能な転送回数
ノーマル転送モード	1バイト/1ワード/1ロングワード	1、2または4増減あるいは アドレス固定	1~65536回
リピート転送モード <sup>(注1)</sup>	1バイト/1ワード/1ロングワード	1、2または4増減あるいは アドレス固定	1~256回(注3)
ブロック転送モード <sup>(注2)</sup>	CRAHレジスタで指定したブロックサイズ (1~256バイト/1~256ワード/1~256ロング ワード)	1、2または4増減あるいは アドレス固定	1~65536回

- 注1. 転送元または転送先のいずれかをリピート領域に設定
- 注2. 転送元または転送先のいずれかをブロック領域に設定
- 注3. 指定回数の転送終了後は、初期状態を回復し動作を継続(リピート)する。

また、MRB.CHNE ビットを "1" にしておくことにより、1 回の転送要求で複数の転送を行うことができます (チェーン転送)。MRB.CHNS ビットの設定で、指定された回数のデータ転送が終了したときにチェーン 転送を行う設定も可能です。

DTC 動作フローチャートを図 16.5 に示します。チェーン転送の条件を表 16.4 に示します。




図 16.5 DTC 動作フローチャート

表 16.4	チェーン転送の条件

		第1の転	送			第2の転送	(注3)	
CHNE ビット	CHNS ビット	DISEL ビット	転送カウンタ (注1、注2)	CHNE ビット	CHNS ビット	DISEL ビット	転送カウンタ (注1、注2)	データ転送
0	_	0	(1 → 0) 以外	_	_	_	_	第1転送で終了
0	_	0	(1 → 0)	_	_	_	_	第1転送で終了
0	_	1	_	_	_	_	_	CPUへ割り込み要求
1	0	_	_	0	_	0	(1 → 0) 以外	第2転送で終了
				0	_	0	(1 → 0)	第2転送で終了
				0	_	1	_	CPUへ割り込み要求
1	1	0	(1 → *) 以外	_	_	_	_	第1転送で終了
1	1	_	(1 → *)	0	_	0	(1 → 0) 以外	第2転送で終了
				0	_	0	(1 → 0)	第2転送で終了
				0	_	1	_	CPUへ割り込み要求
1	1	1	(1→*) 以外	_	_	_	_	第1転送で終了 CPUへ割り込み要求

- 注1. 転送カウンタは各転送モードで異なります。各転送モードでの転送カウンタは以下のとおりです。 ノーマル転送モード:CRAレジスタ、リピート転送モード:CRALレジスタ、ブロック転送モード:CRBレジスタ
- 注2. 転送終了時のカウンタ動作は、ノーマル転送モード、ブロック転送モードでは $(1 \to 0)$ 、リピート転送モードでは $(1 \to CRAH)$ となります。表中の $(1 \to *)$ はこの両方を指しています。
- 注3. 第2の転送、またはそれ以降の転送でチェーン転送を選択することは可能ですが、第2の転送でCHNE ビットが"1"の組み合わせを省略しています。

#### 16.4.1 転送情報リードスキップ機能

DTCCR.RRS ビットの設定で、DTC ベクタのリードと転送情報のリードをスキップすることができます。 DTC 転送要求が入力されたとき、今回起動する DTC ベクタ番号と前回起動した DTC ベクタ番号が比較されます。比較結果が一致し、DTCCR.RRS ビットが"1"のとき、DTC ベクタのリードと転送情報のリードを行わず、DTC 内部に残っている転送情報に従ってデータ転送を行います。前回の起動がチェーン転送のときは、DTC ベクタのリードと転送情報のリードが行われます。また、前回の転送がノーマル転送で、転送カウンタ (CRA レジスタ)が"0"になった場合と、ブロック転送で転送カウンタ (CRB レジスタ)が"0"になった場合も、DTCCR.RRS ビットの値に関わらず転送情報リードが行われます。転送情報リードスキップの動作例を図 16.14 に示します。

DTC ベクタテーブルと転送情報を更新する場合には、一度 DTCCR.RRS ビットを "0" にして、DTC ベクタテーブルと転送情報を更新した後、DTCCR.RRS ビットを "1" にしてください。DTCCR.RRS ビットを "0" にすることによって DTC の内部に保持されていたベクタ番号は破棄されます。次回の起動時は、更新された DTC ベクタテーブルおよび転送情報がリードされます。

#### 16.4.2 転送情報ライトバックスキップ機能

## 16.4.2.1 アドレス固定によるライトバックスキップ

MRA.SM[1:0] ビット、または MRB.DM[1:0] ビットをアドレス固定 ("00b" または "01b") に設定すると、転送情報の一部がライトバックされません。この機能は、ショートアドレスモード、フルアドレスモードの設定にかかわらず行われます。

転送情報ライトバックスキップ条件とライトバックスキップされるレジスタを表 16.5 に示します。なお、 CRA レジスタ、CRB レジスタはショートアドレスモード、フルアドレスモードの設定にかかわらずライト バックされます。

また、フルアドレスモードの場合、MRA レジスタ、MRB レジスタ、MRC レジスタはライトバックスキップされます。

表 16.5 転送情報ライトバックスキップ条件とライトバックスキップされるレジスタ

MRA.SM[	1:0]ビット	MRB.DM[	1:0]ビット	SAR レジスタ	DAR レジスタ
b3	b2	b3	b2	SARDDAG	DAR DDA'S
0	0	0	0	スキップ	スキップ
0	0	0	1		
0	1	0	0		
0	1	0	1		
0	0	1	0	スキップ	ライトバック
0	0	1	1		
0	1	1	0		
0	1	1	1		
1	0	0	0	ライトバック	スキップ
1	0	0	1		
1	1	0	0		
1	1	0	1		
1	0	1	0	ライトバック	ライトバック
1	0	1	1		
1	1	1	0		
1	1	1	1		

#### 16.4.2.2 MRA.WBDIS ビットによるライトバックスキップ

MRA.WBDIS ビットが "1" の場合、転送情報の設定内容にかかわらず転送情報 (SAR, DAR, CRA, CRB) は ライトバックされません。

メモリ上の転送情報を更新しませんので、転送情報を ROM から RAM にコピーすることなく DTC のデータ転送を実行することができます。また、ライトバックを省略することで、データ転送の後処理にかかる時間が短縮できます。

# 16.4.3 ノーマル転送モード

1回の転送要求で、1 バイト、1 ワードまたは1 ロングワードの転送を行います。転送回数は 1  $\sim$  65536 です。

転送元アドレスと転送先アドレスは、インクリメント、デクリメント、または固定にそれぞれ設定できます。指定回数の転送が終了すると、CPU への割り込み要求を発生させることができます。

ノーマル転送モードのレジスタ機能を**表 16.6** に、ノーマル転送モードのメモリマップを**図 16.6** に示します。

表 16.6 ノーマル転送モードのレジスタ機能

レジスタ	機能	転送情報をライトバックするときに書き戻される値(注1)
SAR	転送元アドレス	インクリメント/デクリメント/固定 <sup>(注2)</sup>
DAR	転送先アドレス	インクリメント/デクリメント/固定 <sup>(注2)</sup>
CRA	転送カウンタA	CRA – 1
CRB	転送カウンタB	更新されない

- 注1. MRA.WBDISビットが"1"のときは、ライトバックはスキップされます。
- 注2. アドレス固定のときは、ライトバックはスキップされます。




図 16.6 ノーマル転送モードのメモリマップ

## 16.4.4 リピート転送モード

1回の転送要求で、1バイト、1ワードまたは1ロングワードの転送を行います。

MRB.DTS ビットで、転送元、転送先のいずれか一方をリピート領域に指定します。転送回数は1~256 まで指定可能で、指定回数の転送が終了すると、転送カウンタおよびリピート領域に設定した方のアドレスレジスタは初期状態を回復し、転送を繰り返します。他方のアドレスレジスタは、連続してインクリメントまたはデクリメント、あるいはアドレス固定になります。

リピート転送モードでは、転送カウンタ CRAL レジスタが "00h" になると、CRAL レジスタの値は CRAH レジスタで設定した値に更新されます。このため、転送カウンタは "00h" にならないので、MRB.DISEL ビットが "0"(指定した回数のデータ転送が終了したとき、CPU への割り込みが発生)の場合は CPU への割り込み要求は発生しません。

リピート転送モードのレジスタ機能を**表 16.7** に、リピート転送モードのメモリマップを**図 16.7** に示します。

		転送情報をライトバックするときに書き戻される値 <sup>(注1)</sup>				
レジスタ	機能	CDAL +4 0 k t	CRAL = 1 のとき			
		CRAL≠1のとき	MRB.DTSビット=0のとき	MRB.DTSビット=1のとき		
SAR	転送元アドレス	インクリメント/デクリメント/ 固定 <sup>(注2)</sup>	インクリメント/デクリメント/ 固定 <sup>(注2)</sup>	SAR レジスタの初期値		
DAR	転送先アドレス	インクリメント/デクリメント/ 固定 <sup>(注2)</sup>	DAR レジスタの初期値	インクリメント/デクリメント/ 固定 <sup>(注2)</sup>		
CRAH	転送カウンタ初期 値保持	CRAH	CRAH			
CRAL	転送カウンタA	CRAL – 1	CRAH			
CRB	転送カウンタB	更新されない	更新されない			

表 16.7 リピート転送モードのレジスタ機能

- 注1. MRA.WBDISビットが"1"のときは、ライトバックはスキップされます。
- 注2. アドレス固定のときは、ライトバックはスキップされます。




図 16.7 リピート転送モードのメモリマップ (転送元をリピート領域に設定した場合)

# 16.4.5 ブロック転送モード

1回の転送要求で、1ブロックの転送を行います。

MRB.DTS ビットで、転送元、転送先のいずれか一方をブロック領域に指定します。ブロックサイズは  $1 \sim 256$  バイト、 $1 \sim 256$  ワードまたは  $1 \sim 256$  ロングワードの指定が可能です。

指定された1ブロックの転送が終了すると、ブロックサイズカウンタ CRAL レジスタと、ブロック領域に 指定したアドレスレジスタ (MRB.DTS ビットが "1" のとき SAR レジスタ、DTS ビットが "0" のとき DAR レ ジスタ)の初期状態が回復します。他方のアドレスレジスタは、連続してインクリメント、またはデクリメ ント、あるいはアドレス固定になります。

転送回数 (ブロック回数 ) は、 $1 \sim 65536$  まで指定可能です。指定回数のブロック転送が終了すると、CPU への割り込みを発生させることができます。

ブロック転送モードのレジスタ機能を**表 16.8** に、ブロック転送モードのメモリマップを**図 16.8** に示します。

表 16.8 プロック転送モートのレンス	· > 100 HG

レジスタ	機能	転送情報をライトバックするときに書き戻される値 <sup>(注1)</sup>				
	1分月已	MRB.DTSビット= 0のとき	MRB.DTSビット= 1のとき			
SAR	転送元アドレス	インクリメント/デクリメント/固定 <sup>(注2)</sup>	SAR レジスタの初期値			
DAR	転送先アドレス	DAR レジスタの初期値	インクリメント/デクリメント/固定 <sup>(注2)</sup>			
CRAH	ブロックサイズ初期値保持	CRAH				
CRAL	ブロックサイズカウンタ	CRAH				
CRB	ブロック転送回数カウンタ	CRB - 1				

- 注1. MRA.WBDISビットが"1"のときは、ライトバックはスキップされます。
- 注2. アドレス固定のときは、ライトバックはスキップされます。




図 16.8 ブロック転送モードのメモリマップ(転送先をブロック領域に指定した場合)

## 16.4.6 チェーン転送

MRB.CHNE ビットを "1" にするとチェーン転送ができます。チェーン転送は、1 回の転送要求で複数の データ転送を行います。

MRB.CHNE ビットを "1"、MRB.CHNS ビットを "0" にした場合、指定した回数のデータ転送が終了したときも、MRB.DISEL ビットを "1" (データ転送のたびに、CPU への割り込み要求が発生) にしているときも、CPU への割り込み要求は発生しません。また、起動要因となった割り込みステータスフラグにも影響を与えません。

データ転送を定義する転送情報 (SAR, DAR, CRA, CRB, MRA, MRB, MRC) はそれぞれ個別に設定できます。図 16.9 にチェーン転送の動作を示します。




図 16.9 チェーン転送の動作

MRB.CHNE ビットを"1"、MRB.CHNS ビットを"1"にした場合、指定された回数のデータ転送が終了したときのみチェーン転送を行います。リピート転送モードでも、指定された回数のデータ転送が終了したときにチェーン転送を行います。

チェーン転送の条件の詳細については、表 16.4 のチェーン転送の条件を参照してください。

# 16.4.7 動作タイミング

DTC の動作タイミングの例を図 16.10 ~図 16.14 に示します。




図 16.10 DTC 動作タイミング例 (1)

(ショートアドレスモード、ノーマル転送モード、リピート転送モードの場合)




図 16.11 DTC 動作タイミング例 (2)

(ショートアドレスモード、ブロック転送モード、ブロックサイズ = 4 の場合)




図 16.12 DTC 動作タイミング例 (3) (ショートアドレスモード、チェーン転送の場合)




図 16.13 DTC 動作タイミング例 (4) (フルアドレスモード、ノーマル転送モード、リピート転送モードの場合)




図 16.14 転送情報リードスキップ時の動作例 (ベクタ、転送情報、転送先が RAM、転送元は周辺モジュールの場合)

#### 16.4.8 DTC の実行サイクル

DTC の 1 回のデータ転送の実行サイクルを表 16.9 に示します。

各処理状態の実施順序は、「16.4.7 動作タイミング」を参照してください。

#### 表16.9 DTCの実行サイクル

転送モード	ベクタ	11 L°	<b>#</b> =	転送情報リード		#= \ <sup>2</sup>	転送情報ライト			データ転送		内部動作	
転送モート	ヘクタ	リート	<b>早</b> 乙:	送情報 リート	_	平公文	51月牧フィト	_	リード	ライト	I 기 리	)到TF	
ノーマル	Cv + 1	0	4 × Ci + 1	3 x Ci + 1	0	3 x Ci	2 × Ci	Ci	Cr + 1	Cw	2	0	
リピート		(注1)	(注2)	(注3)	(注1)	(注4)	(注5)	(注6)	Cr + 1	Cw		(注1)	
ブロック (注7)									P × Cr	P × Cw			

- 注1. 転送情報リードスキップのとき
- 注2. フルアドレスモード動作のとき
- 注3. ショートアドレスモード動作のとき
- 注4. SAR レジスタ、DAR レジスタがともにアドレス固定でないとき注5. SAR レジスタ、またはDAR レジスタがアドレス固定のとき
- 注6. SAR レジスタと DAR レジスタがともにアドレス固定のとき
- 注7. ブロックサイズが2以上の場合です。ブロックサイズが1の場合は、ノーマル転送のサイクル数となります。

P: ブロックサイズ (CRAH、CRAL レジスタの設定値)

Cv:ベクタ転送情報格納先アクセスサイクル

Ci: 転送情報格納先アドレスアクセスサイクル

Cr: データリード先アクセスサイクル

Cw:データライト先アクセスサイクル

(ベクタリード、転送情報リード、データ転送リードの「+1」、内部動作の「2」の単位はいずれもシステムクロック (ICLK) です。)

(Cv、Ci、Cr、Cw はアクセス先で異なります。アクセス先ごとのサイクル数は、「30. RAM」、「31. フラッシュメモリ (FLASH)」、「5. I/O レジスタ」を参照してください。)

#### 16.4.9 DTC のバス権解放タイミング

DTC は、転送情報リード中と転送情報ライト中にはバス権を解放しません。その他のタイミングでは、 バスマスタ調停部で決められた優先順位によってバス調停が行われます。

バス調停については、「15. バス」を参照してください。

#### 16.4.10 シーケンス転送

DTCSQE レジスタで設定した起動要因に対してシーケンス転送を実行することができます。MRB.INDX ビットを"1"にするとシーケンス転送を開始し、MRB.SQEND ビットを"1"にするとシーケンス転送を終了します。またシーケンス転送実行中でも DTCOR.SQTFRL ビットを"1"にすることでシーケンス転送を強制的に終了させ、次の DTC 転送要求でインデックステーブル参照から開始することができます。

シーケンス転送は下記の処理を行います。

- (1) DTCSQE レジスタに設定された要因からの DTC 転送要求を受けて、DTC ベクタテーブルを参照し最初のデータ転送を実行
- (2) (1) で転送した最初のデータの下位 8 ビットの値 (シーケンス番号) に基づいて DTC インデックステーブルを参照
- (3) DTC インデックステーブルから取得したアドレスから、転送情報を読み出し
- (4) 転送情報に従ってデータ転送を実行。転送後、MRB.CHNE ビットと MRB.SQEND ビットの値によって 以下のいずれかの動作を実施
  - CHNE ビットが "1" の場合、チェーン転送を実行 → 次の転送情報を読み出し → (4) へ
  - CHNE ビットが "0" かつ SQEND ビットが "0" の場合、シーケンス転送を一時中断  $\rightarrow$  (5)  $\sim$
  - CHNE ビットが "0" かつ SQEND ビットが "1" の場合、シーケンス転送を終了
- - 注 1. データ転送の結果 ICU.DTCERn.DTCE ビットが "0" になると、DTC 転送要求が発生しません。シーケンス転送を再開するには、DTCE ビットを "1" にしてください。DTCE ビットが "0" になる条件は、図 16.5 または「14. 割り込みコントローラ (ICUb)」を参照してください。

シーケンス転送の基本動作を図 16.15、図 16.16 に示します。




図 16.15 シーケンス転送の開始と一時中断




図 16.16 シーケンス転送の再開と終了

シーケンス転送実行時の CHNE、SQEND、INDX ビットの設定を表 16.10 に示します。

表 16.10 シーケンス転送と CHNE、SQEND、INDX ビット

DTCの動作	CHNE ビット	SQEND ビット	INDX ビット
シーケンス転送開始	0	0	1(注1)
シーケンス転送継続	1	0	0
シーケンス転送一時中断(注2)	0	0	0
シーケンス転送終了	0	1	0
シーケンス転送終了、新たなシーケンス転送を開始	0	1	1(注1)
シーケンス転送以外	_	0	0

- 注. 上記以外の設定は使用しないでください。
- 注1. INDXビットを"1"にする転送情報では、MRA.MD[1:0]ビットを"00b" (ノーマル転送モード)にしてください。
- 注2. シーケンス転送が一時中断した場合、ICU.DTCERn.DTCEビットが"0"になっていることがあります。シーケンス転送を再開するにはDTCEビットを"1"にしてください。

シーケンス転送が一時中断していても、シーケンス転送が終了するまでは、新たなシーケンス転送は開始できません。シーケンス転送が一時中断しているときにシーケンス転送要求が入ると、中断していたシーケンス転送が再開されます。

## 16.4.11 DTC インデックステーブル

DTC インデックステーブルは、DTCIBR レジスタに設定されたアドレスを開始アドレスとする領域に配置されます。

シーケンス番号の値 p に対する転送情報テーブル p の先頭アドレスは、DTCIBR +  $p \times 4$  番地に格納してください。

DTC インデックスの上位 30 ビットには、先頭アドレスの上位 30 ビットを設定します。CPUSEL ビットには、転送情報を読み出してシーケンスを開始するか、シーケンスを開始せずに CPU に割り込み要求を出力するかを設定します。DTC では処理しきれない複雑なシーケンスに対しては、CPUSEL ビットに "1" を設定し、CPU で処理を行います。





図 16.17 DTC インデックステーブル

#### • DTC インデックス

アドレス DTCIBR+p×4



ビット	シンボル	ビット名	機能	R/W
b0	CPUSEL	シーケンス転送/CPU割り込み 選択ビット	0:シーケンス転送を継続(シーケンスを開始) 1:シーケンス転送を終了し、CPUに割り込み要求を出力	
b1	_	予約ビット	"0"にしてください	_
b31-b2	DTCIADDR[31:2]	転送情報テーブルアドレス	転送情報テーブルの先頭アドレスの上位30ビットを設定します。上位4ビット(b31-b28)への書き込みは無視され、b31-b28の値はb27と同じ値になります。	

取得したシーケンス番号が示す DTC インデックスの CPUSEL ビットが "1" の場合、CPU への割り込み要求が発生します。このとき ICU.DTCERn.DTCE ビットが "0" になりますので、これ以降、DTCSQE レジスタに設定した起動要因からの割り込み要求信号は、DTC ではなく CPU に伝えられます。CPU の割り込み処理が終わったら、次のシーケンス転送が開始できるように ICU.DTCERn.DTCE ビットを "1" にして DTC 転送要求を有効にしてください。

#### 16.4.12 シーケンス転送の動作例

シーケンス転送の代表例を**図 16.18** に、図中の転送例に対する転送情報の構成を**図 16.19** ~**図 16.23** に示します。

これらの例では、ベクタ番号 n の割り込み要因をシーケンス転送の要因に設定 (DTCSQE.VECN[7:0] ビット = n) しています。ベクタ番号 n の割り込み要因からの DTC 転送要求 (以降、単に「転送要求 n」と記載) が入力されると、DTC は DTC ベクタテーブルを参照し、対応する転送情報を読み出します。この転送情報 に従って転送されたデータの下位 8 ビットがシーケンス番号になり、256 通りのシーケンスの中から 1 つのシーケンスが選択されます。




図 16.18 シーケンス転送の例

## (1) 1つの転送を実施する場合

図 16.19 は、1 つの転送 (ノーマル転送、リピート転送、ブロック転送)を行うシーケンスの例です。 DTC は、DTC インデックステーブルを参照し、取得したシーケンス番号 p に対応する転送情報を読み出します。

転送情報中の CHNE、INDX、SQEND ビットがそれぞれ "0"、"0"、"1" なので、指定された転送を行うとシーケンスを終了します。




図 16.19 1 つの転送を実施するシーケンスの例

## (2) 1つのチェーン転送を実施する場合

図 16.20 は、1 つのチェーン転送を行うシーケンスの例です。

DTC は、DTC インデックステーブルを参照し、取得したシーケンス番号 q に対応する転送情報を読み出します。

転送情報中の CHNE、INDX、SQEND ビットがそれぞれ "1"、"0"、"0" の間は、指定されたチェーン転送を行います。CHNE、INDX、SQEND ビットがそれぞれ "0"、"0"、"1" の転送情報を読み出すと、指定された転送を行った後シーケンスを終了します。




図 16.20 1 つのチェーン転送を実施するシーケンスの例

### (3) シーケンスを分割して実施する場合

図 16.21 は、1 つのシーケンスを3 つに分割して行うシーケンスの例です。

DTC は、DTC インデックステーブルを参照し、取得したシーケンス番号 r に対応する転送情報を読み出します。

転送情報中の CHNE、INDX、SQEND ビットがそれぞれ "0"、"0"、"0" なので、指定された転送を行うと、シーケンスを中断して次の転送要求 n を待ちます。シーケンス転送実行中に転送要求 n が入力されると、DTC ベクタテーブルは参照されず、中断していたシーケンスが再開されます。

CHNE、INDX、SQEND ビットがそれぞれ "0"、"0"、"1" の転送情報を読み出すと、指定された転送を行った後シーケンスを終了します。




図 16.21 シーケンスを分割して実施する例

## (4) シーケンス終了時に新たなシーケンスを開始する場合

図 16.22 は、1 つ目のシーケンス転送終了時に次の新たなシーケンス転送を開始する例です。

DTC は、DTC インデックステーブルを参照し、取得したシーケンス番号 s に対応する転送情報を読み出します。

CHNE、INDX、SQEND ビットがそれぞれ"0"、"1"、"1"の転送情報を読み出すと、指定された転送を行い、転送されたデータの下位 8 ビットから新たなシーケンス番号を取得します。 DTC は再び DTC インデックステーブルを参照し、取得したシーケンス番号 k に対応する転送情報を読み出し、新たなシーケンスを開始します。

CHNE、INDX、SQEND ビットがそれぞれ"0"、"0"、"1"の転送情報を読み出すと、指定された転送を行った後シーケンスを終了します。




図 16.22 シーケンス終了時に新たなシーケンスを開始する例

## (5) CPU に割り込み要求を出力する場合

図 16.23 は、シーケンスを開始せずに CPU に割り込み要求を出力する例です。

DTC は、取得したシーケンス番号 t に対応する DTC インデックスを取得します。取得した DTC インデックスの CPUSEL ビットが "1" であると、DTC はシーケンスを開始せずにシーケンス転送を終了し、CPU に割り込み要求を出力します。




図 16.23 CPU に割り込み要求を出力する例

### 16.5 DTC の設定手順

DTC を使用する前に、DTC ベクタベースレジスタ (DTCVBR) を設定してください。シーケンス転送を使用する場合は DTC インデックステーブルベースレジスタ (DTCIBR) も設定してください。

図 16.24 に DTC の起動に必要な設定手順を示します。




図 16.24 DTC の設定手順

#### 16.6 DTC 使用例

#### 16.6.1 ノーマル転送

DTC の使用例として、SCI による 128 バイトのデータ受信を行う例を示します。

#### (1) 転送情報の設定

MRA レジスタの MD[1:0] ビットを "00b" (ノーマル転送モード)、SZ[1:0] ビットを "00b" (バイト転送)、SM[1:0] ビットを "00b" (転送元アドレス固定) に設定します。MRB レジスタの CHNE ビットを "0" (チェーン転送禁止)、DISEL ビットを "0" (指定回数のデータ転送終了時、割り込み発生)、DM[1:0] ビットを "10b" (転送後 DAR レジスタをインクリメント) に設定します。MRB.DTS ビットは、任意の値にすることができます。SAR レジスタには SCI の RDR レジスタのアドレス、DAR レジスタには ボータを格納する RAM の先頭アドレス、CRA レジスタには 128 ("0080h") を設定します。CRB レジスタは、任意の値にすることができます。

- (2) DTC ベクタテーブルの設定
  - 受信完了割り込み (RXI) 用の転送情報の先頭アドレスを、DTC ベクタテーブルに設定します。
- (3) ICU の設定と DTC モジュール起動 対応する ICU.DTCERn.DTCE ビットを "1" に、ICU.IERm.IENj ビットを "1" にします。DTCST.DTCST ビットを "1" にします。
- (4) SCI の設定

SCI の SCR.RIE ビットを "1" にして、RXI 割り込みを許可します。なお、SCI の受信動作中に受信エラーが発生すると以後の受信が行われませんので、CPU が受信エラー割り込みを受け付けられるようにしてください。

(5) DTC 転送

SCI で 1 バイトのデータ受信が完了するごとに RXI 割り込みが発生し、DTC が起動します。DTC によって、受信データが SCI の RDR レジスタから RAM へ転送され、DAR レジスタのインクリメント、CRA レジスタのデクリメントを行います。

(6) 割り込み処理

128回のデータ転送が終了後、CRA レジスタが "0" になると、CPU に RXI 割り込み要求が出力されます。割り込み処理ルーチンで終了処理を行ってください。

#### 16.6.2 カウンタが "0" のときのチェーン転送

第1のデータ転送の転送カウンタが"0"になったときのみ第2のデータ転送を行い、第2のデータ転送において第1の転送情報を変更します。このチェーン転送を繰り返すことで、転送回数が256回を超えるリピート転送を行うことができます。

128K バイトの入力バッファを 20 0000h  $\sim$  21 FFFFh 番地に構成する例を示します (入力バッファは下位アドレス "0000h" から始まるように設定します )。 カウンタが "0" のときのチェーン転送を図 16.25 に示します。

- (1) 第1のデータ転送は、入力データ用にノーマル転送モードを設定します。転送元アドレスは固定、CRA レジスタは"0000h"(65536回)、MRB.CHNE ビットは"1"(チェーン転送許可)、MRB.CHNS ビットは"1"(転送カウンタが"0"になったときのみチェーン転送を行う)、MRB.DISEL ビットは"0"(指定された回数のデータ転送が終了したとき CPU への割り込みが発生)にしてください。
- (2) 第1のデータ転送の転送先アドレスの 65536 回ごとの先頭アドレスの上位 8 ビット (この例の場合は "21h" と "20h") を別の領域 (ROM など) に用意してください。
- (3) 第2のデータ転送は、第1のデータ転送の転送先アドレス再設定用にリピート転送モード(転送元をリピート領域)にします。転送先は第1の転送情報内のDARレジスタの上位8ビットが配置されているアドレスです。このときMRB.CHNEビットは"0"(チェーン転送禁止)、MRB.DISELビットは"0"(指定された回数のデータ転送が終了したときCPUへの割り込みが発生)にしてください。この例の場合は、転送カウンタを"2"にしてください。
- (4) DTC 転送要求を受け付けると、第1のデータ転送を実行します。65536 回実行して、第1のデータ転送 の転送カウンタが "0"になると、第2のデータ転送が開始され、第1のデータ転送の転送先アドレスの 上位8ビットを "21h"にします。このとき、第1のデータ転送の転送先アドレスの下位16ビットと転送カウンタは、"0000h"になっています。
- (5) 引き続き、DTC 転送要求を受け付けると、第1のデータ転送を実行します。65536 回実行して、第1の データ転送の転送カウンタが "0" になると、第2のデータ転送が開始され、第1のデータ転送の転送先 アドレスの上位8 ビットを "20h" にします。このとき、第1のデータ転送の転送先アドレスの下位16 ビットと転送カウンタは "0000h" になっています。
- (6) 上記 (4)、(5) を無限に繰り返します。第2のデータ転送がリピート転送モードのため、CPUへの割り込み要求は発生しません。




図 16.25 カウンタが "0" のときのチェーン転送

### 16.6.3 シーケンス転送

SCIの受信割り込みをシーケンス転送の起動要因にする例を示します。

#### (1) 転送情報の設定

MRA レジスタの MD[1:0] ビットを "00b" (ノーマル転送モード)、SZ[1:0] ビットを "00b" (バイト転送)、SM[1:0] ビットを "00b" (転送元アドレス固定) に設定します。MRB レジスタの CHNE ビットを "0" (チェーン転送禁止)、DISEL ビットを "0" (指定された回数のデータ転送が終了したとき割り込み 発生)、DM[1:0] ビットを "10b" (転送後 DAR レジスタインクリメント)、INDX ビットを "1" (シーケンス転送開始)、SQEND ビットを "0" (シーケンス転送継続) に設定します。MRB.DTS ビットは、任意の値にすることができます。SAR レジスタに SCIk.RDR レジスタのアドレス、DAR レジスタにデータ を格納する RAM の先頭アドレスを設定します。

WBDIS ビットを"1"(ライトバックしない)にした場合、CRA レジスタ、CRB レジスタの値は無視されます。

- (2) DTC ベクタテーブルの設定 対象となる受信完了割り込み (RXI) 用の転送情報の先頭アドレスを、DTC ベクタテーブルに設定しま
- (3) DTC インデックステーブルの設定 シーケンスごとの転送情報の先頭アドレスを、DTC インデックステーブルに設定します。
- (4) ICU の設定と DTC モジュールの起動 対応する ICU.DTCERn.DTCE ビットを "1" に、ICU.IERm.IENj ビットを "1" にします。 DTCST.DTCST ビットを "1" にします。

#### (5) SCI の設定

SCIk.SCR.RIE ビットを"1"にし、RXI 割り込みを許可します。なお、SCI の受信動作中に受信エラーが発生すると以後の受信が行われませんので、CPU が受信エラー割り込みを受け付けられるようにしてください。

(6) シーケンス転送の開始

SCIで1バイトのデータ受信が完了すると RXI 割り込みが発生し、DTC が起動します。DTC によって、 受信データが SCIk.RDR レジスタから RAM へ転送されます。この受信データの値(シーケンス番号) によって DTC インデックステーブルを参照し、引き続きシーケンス番号に対応したデータ転送を実行 します。

DTC インデックスの CPUSEL ビットが "1" の場合は、転送情報をリードせず、ICU.DTCERn.DTCE ビットを "0" にし、CPU に割り込み要求を出力してシーケンス転送を終了します。

(7) シーケンス転送一時中断中

ICU.DTCERn.DTCE ビットが "0" になっている場合は、"1" にします。対象となる RXI 割り込みによる DTC 転送要求が発生するたびに、続きのデータ転送を行います。

(8) シーケンス転送終了

シーケンス転送の最後の転送情報の MRB.SQEND ビットを "1" に設定します。このデータ転送を実行後、シーケンス転送を終了し、次に対象となる RXI 割り込みによる DTC 転送要求が発生した時は、DTC ベクタテーブルの参照から開始します。

#### 16.7 割り込み要因

DTC が指定された回数のデータ転送を終了したとき、および MRB.DISEL ビットが "1" (データ転送のたびに、CPU への割り込みが発生)のデータ転送が終了したとき、DTC を起動した割り込み要因で CPU に対して割り込みが発生します。これらの CPU に対する割り込みは、CPU の PSW.I ビット (割り込み許可ビット)、PSW.IPL[3:0] ビット (プロセッサ割り込み優先レベル)、および割り込みコントローラの優先順位の制御を受けます。

#### 16.8 消費電力低減機能

モジュールストップ状態、ディープスリープモード、ソフトウェアスタンバイモードへ移行する際は、DTCST.DTCST ビットを "0" (DTC モジュール停止) にした後、それぞれ以下の処理をしてください。

#### (1) モジュールストップ機能

MSTPCRA.MSTPA28 ビットに "1" (モジュールストップ状態への遷移)を書くことによって、DTC のモジュールストップ機能が有効になります。MSTPCRA.MSTPA28 ビットに "1"を書いたときにデータ転送が 実行中であった場合、データ転送終了後にモジュールストップ状態に遷移します。

MSTPCRA.MSTPA28 ビットが"1"のとき、DTC のレジスタにアクセスしないでください。

MSTPCRA.MSTPA28 ビットに "0" (モジュールストップ状態の解除)を書くことにより、DTC のモジュールストップが解除されます。

### (2) ディープスリープモード

「11. 消費電力低減機能」の「11.6.2.1 ディープスリープモードへの遷移」の手順に従って設定してください。

WAIT 命令実行時点でデータ転送が実行中であった場合、データ転送終了後にディープスリープモードに移行します。

ディープスリープモードから復帰後、MSTPCRA.MSTPA28 ビットに "0" を書くことにより、DTC のモジュールストップが解除されます。

#### (3) ソフトウェアスタンバイモード

「11. 消費電力低減機能」の「11.6.3.1 ソフトウェアスタンバイモードへの移行」の手順に従って設定してください。

WAIT 命令実行時点でデータ転送が実行中であった場合、データ転送終了後にソフトウェアスタンバイモードに移行します。

#### (4) 消費電力低減機能における注意事項

WAIT 命令とレジスタ設定手順については、「11. 消費電力低減機能」の「11.7.5 WAIT 命令の実行タイミング」を参照してください。

低消費電力モードから復帰後、データ転送を行うには、再度 DTCST.DTCST ビットを "1" にしてください。

ディープスリープモード期間、ソフトウェアスタンバイモード期間に発生した要求を DTC 転送要求でなく CPU への割り込み要求にする場合は、「14. 割り込みコントローラ (ICUb)」の「14.4.3 割り込み要求 先の選択」の設定方法に沿って、割り込み要求先を CPU に切り替えてから WAIT 命令を実行してください。

### 16.9 使用上の注意事項

### 16.9.1 転送情報先頭アドレス

ベクタテーブルに指定する転送情報の先頭アドレスは、4の倍数を指定してください。4の倍数以外を指定すると、アドレスの最下位2ビットは"00b"としてアクセスします。

### 16.9.2 転送情報の配置

転送情報をメモリに配置するときには、配置する領域のエンディアンによって、**図 16.26** に示すとおり配置してください。

たとえば、CRA、CRB 設定データを 16 ビットで書く場合、ビッグエンディアンの場合は +8h (+Ch) 番地に CRA 設定データ、+Ah (+Eh) 番地に CRB 設定データを書いてください。リトルエンディアンの場合は +8h (+Ch) 番地に CRB 設定データ、+Ah (+Eh) 番地に CRA 設定データを書いてください。 32 ビットで書く場合は、エンディアンにかかわらず 32 ビットの MSB 側に CRA 設定データ、LSB 側に CRB 設定データを配置して +8h (+Ch) 番地に書いてください。




図 16.26 転送情報の配置

# 16.9.3 シーケンス転送使用時の注意事項

シーケンス転送は、DTCADMOD.SHORT ビットを "0" (フルアドレスモード)、DTCCR.RRS ビットを "0" (リードスキップを行わない)にして使用してください。

また、MRB.INDX ビットを"1"(シーケンス転送開始)にするとき、あるいは MRB.SQEND ビットを"1"(シーケンス転送終了)にするときは、MRB.CHNE ビットを"0"(チェーン転送禁止)にしてください。

### 17. I/O ポート

### 17.1 概要

I/O ポートは、汎用入出力ポートと周辺機能の入出力、または割り込み入力端子として機能します。

各ポートは、周辺モジュールの入出力端子や、割り込み入力端子と兼用となっています。リセット直後は入力ポートになっていますが、レジスタの設定により機能が切り替わります。各ポートの設定は、I/O ポートのレジスタ、および内蔵周辺モジュールのレジスタの設定によって決まります。

各ポートは、入力 / 出力を指定するポート方向レジスタ (PDR)、出力データを格納するポート出力データレジスタ (PODR)、端子の状態を反映するポート入力データレジスタ (PIDR)、端子の出力形態を選択するオープンドレイン制御レジスタ y (ODRy) (y=0,1)、入力プルアップ MOS のオン / オフを制御するプルアップ制御レジスタ (PCR)、駆動能力の切り替えを制御する駆動能力制御レジスタ (DSCR)、機能端子を指定するポートモードレジスタ (PMR) を備えています。PMR レジスタの詳細については、「18. マルチファンクションピンコントローラ (MPC)」を参照してください。

パッケージによって、I/O ポートの構成が異なります。**表 17.1** に I/O ポートの仕様を、**表 17.2** に I/O ポートの機能を示します。

表 17.1 I/Oポートの仕様


ポート	パッケージ	パッケージ		
シンボル	48ピン	本数	32ピン	本数
PORT1	P10, P11	2	P11	1
PORT2	P22~P24	3	_	_
PORT3	P36, P37	2	P36, P37	2
PORT4	P40~P47	8	P40~P44	5
PORT7	P70~P76	7	P71~P76	6
PORT9	P93, P94	2	P93, P94	2
PORTA	PA2, PA3	2	_	_
PORTB	PB0~PB7	8	PB0~PB3, PB6, PB7	6
PORTD	PD3~PD6	4	_	_
PORTE	PE2	1	PE2	1
	ポートの合計数	39	ポートの合計数	23

表 17.2 I/Oポートの機能

ポートシンボル	ポートレジスタ	入力プルアップ 機能	オープンドレイン 出力機能	駆動能力 切り替え機能	大電流端子	5Vトレラント
PORT1	P10, P11	0	0	0	_	_
PORT2	P22	0	0	0	_	_
	P23, P24	0	0	0	_	_
PORT3	P36, P37	0	0	_	_	_
PORT4	P40~P47	0	_	通常出力固定	_	_
PORT7	P70	0	0	0	_	_
	P71~P76	0	0	高駆動出力固定	0	_
PORT9	P93, P94	0	0	0	_	_
PORTA	PA2, PA3	0	0	0	_	_
PORTB	PB0, PB3	0	0	0	_	_
	PB1, PB2	0	0	高駆動出力固定	_	0
	PB6	0	0	高駆動出力固定	0	_
	PB4, PB5, PB7	0	0	0	_	_
PORTD	PD3~PD6	0	0	0	_	_
PORTE	PE2	_	_	_	_	_

入力プルアップ機能、オープンドレイン出力機能、駆動能力切り替え機能、5V トレラントの設定は、汎用入出力ポートと端子を共有している他の信号に対しても有効です。

## 17.2 入出力ポートの構成



### 図 17.1 入出力ポートの構成 (1)




図 17.2 入出カポートの構成 (2)




図 17.3 入出カポートの構成 (3)

### 17.3 レジスタの説明

# 17.3.1 ポート方向レジスタ (PDR)

PORT1.PDR 0008 C001h, PORT2.PDR 0008 C002h, PORT3.PDR 0008 C003h, PORT4.PDR 0008 C004h, PORT7.PDR 0008 C007h, PORT9.PDR 0008 C009h, PORTA.PDR 0008 C00Ah, PORTB.PDR 0008 C00Bh, PORTD.PDR 0008 C00Dh

_	b7	b6	b5	b4	b3	b2	b1	b0
	В7	В6	B5	B4	В3	B2	B1	В0
セット後の値	0	0	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b0	B0	Pm0方向制御ビット	0:入力(入力ポートとして機能)	R/W
b1	B1	Pm1方向制御ビット	1:出力(出力ポートとして機能) 	R/W
b2	B2	Pm2方向制御ビット		R/W
b3	B3	Pm3方向制御ビット		R/W
b4	B4	Pm4方向制御ビット		R/W
b5	B5	Pm5方向制御ビット		R/W
b6	B6	Pm6方向制御ビット		R/W
b7	B7	Pm7方向制御ビット		R/W

m = 1 ~ 4, 7, 9, A, B, D

PDR レジスタは、汎用入出力ポートの機能が選択されているとき、ポートの入力 / 出力を指定するレジスタです。

PORTm.PDR レジスタの各ビットは、それぞれポート m の端子 1 本ずつに対応しており、1 ビット単位で指定できます。

存在しないポート m の端子に対応している PDR レジスタの各ビットは予約ビットです。「17.4 ポート方 向レジスタ (PDR) の初期化」に従って、設定してください。

# 17.3.2 ポート出力データレジスタ (PODR)

PORT1.PODR 0008 C021h, PORT2.PODR 0008 C022h, PORT3.PODR 0008 C023h, PORT4.PODR 0008 C024h, PORT7.PODR 0008 C027h, PORT9.PODR 0008 C029h, PORTA.PODR 0008 C02Ah, PORTB.PODR 0008 C02Bh, PORTD.PODR 0008 C02Dh

	b7	b6	b5	b4	b3	b2	b1	b0
	В7	В6	B5	B4	В3	B2	B1	В0
リセット後の値	0	0	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b0	B0	Pm0出力データ格納ビット	出力データ格納	R/W
b1	B1	Pm1出力データ格納ビット		R/W
b2	B2	Pm2出力データ格納ビット		R/W
b3	B3	Pm3出力データ格納ビット		R/W
b4	B4	Pm4出力データ格納ビット		R/W
b5	B5	Pm5出力データ格納ビット		R/W
b6	B6	Pm6出力データ格納ビット		R/W
b7	B7	Pm7出力データ格納ビット		R/W

 $m = 1 \sim 4, 7, 9, A, B, D$ 

PODR レジスタは、汎用出力ポートとして使用する端子の出力データを格納するレジスタです。

# 17.3.3 ポート入力データレジスタ (PIDR)

PORT1.PIDR 0008 C041h, PORT2.PIDR 0008 C042h, PORT3.PIDR 0008 C043h, PORT4.PIDR 0008 C044h, PORT7.PIDR 0008 C047h, PORT9.PIDR 0008 C049h, PORTA.PIDR 0008 C04Ah, PORTB.PIDR 0008 C04Bh, PORTD.PIDR 0008 C04Dh, PORTE.PIDR 0008 C04Eh

	b7	b6	b5	b4	b3	b2	b1	b0
	В7	В6	B5	B4	В3	B2	B1	В0
リセット後の値	Х	Х	Х	Х	Х	Х	Х	Х

x:不定

ビット	シンボル	ビット名	機能	R/W
b0	B0	Pm0 ビット	ポートの端子状態を反映	R
b1	B1	Pm1 ビット		R
b2	B2	Pm2ビット		R
b3	B3	Pm3ビット		R
b4	B4	Pm4ビット		R
b5	B5	Pm5ビット		R
b6	B6	Pm6ビット		R
b7	B7	Pm7ビット		R

 $m = 1 \sim 4, 7, 9, A, B, D, E$ 

PIDR レジスタは、ポートの端子の状態を反映するレジスタです。

PORTm.PIDR レジスタを読むと、PORTm.PDR レジスタ、PORTm.PMR の値に関係なく端子の状態が読めます

PE2はNMI端子の状態が読み出されます。

存在しない端子のビットは予約ビットです。予約ビットは、読んだ場合、その値は不定です。書き込みは 無効になります。

注. P36、P37 を汎用入出カポートとして使用する場合、MOSCCR.MOSTP ビットに "1" (メインクロック発振停止)、かつ PORT3.PMR レジスタの P36 制御ビット、P37 制御ビットに "0" (汎用ポートとして使用) を設定してください。

## 17.3.4 ポートモードレジスタ (PMR)

PORT1.PMR 0008 C061h, PORT2.PMR 0008 C062h, PORT3.PMR 0008 C063h, PORT7.PMR 0008 C067h, PORT9.PMR 0008 C069h, PORTA.PMR 0008 C06Ah, PORTB.PMR 0008 C06Bh, PORTD.PMR 0008 C06Dh, PORTE.PMR 0008 C06Eh

_	b7	b6	b5	b4	b3	b2	b1	b0
	В7	В6	B5	B4	В3	B2	B1	В0
リセット後の値	0	0	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b0	B0	Pm0端子モード制御ビット	0:汎用入出力ポートとして使用	R/W
b1	B1	Pm1端子モード制御ビット	1:周辺機能として使用	R/W
b2	B2	Pm2端子モード制御ビット		R/W
b3	B3	Pm3端子モード制御ビット		R/W
b4	B4	Pm4端子モード制御ビット		R/W
b5	B5	Pm5端子モード制御ビット		R/W
b6	B6	Pm6端子モード制御ビット		R/W
b7	B7	Pm7端子モード制御ビット		R/W

 $m = 1 \sim 3, 7, 9, A, B, D, E$ 

PORTm.PMR レジスタの各ビットは、それぞれポート m の端子 1 本ずつに対応しており、1 ビット単位で指定できます。

48 ピン未満のピン数の製品については、48 ピンに対して存在しないポート m の端子のビットは予約ビットです。書く場合は、"0"を書いてください。

存在しない端子のビットは予約ビットです。予約ビットは、読むと "0" が読めます。書く場合、"0" としてください。

# 17.3.5 オープンドレイン制御レジスタ 0 (ODR0)

アドレス PORT1.ODR0 0008 C082h, PORT2.ODR0 0008 C084h, PORT7.ODR0 0008 C08Eh, PORT9.ODR0 0008 C092h, PORTA.ODR0 0008 C094h, PORTB.ODR0 0008 C096h, PORTD.ODR0 0008 C09Ah

	b7	b6	b5	b4	b3	b2	b1	b0
	_	В6	_	B4	_	B2	B1	В0
リセット後の値	0	0	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b0	B0	Pm0出力形態指定ビット	• P10, P70	R/W
b1	B1		b0 0: CMOS出力 1: Nチャネルオープンドレイン b1 読むと"0"が読めます。書く場合、"0"としてください ◆ PB0 b1 b0 0 0: CMOS出力 0 1: Nチャネルオープンドレイン 1 0: Pチャネルオープンドレイン 1 1: Hi-Z	R/W
b2	B2	Pm1 出力形態指定ビット	0 : CMOS出力 1 : Nチャネルオープンドレイン	R/W
b3	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W
b4	B4	Pm2出力形態指定ビット	0 : CMOS出力 1 : Nチャネルオープンドレイン	R/W
b5	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W
b6	B6	Pm3出力形態指定ビット	0 : CMOS出力 1 : Nチャネルオープンドレイン	R/W
b7	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W


m = 1, 2, 7, 9, A, B, D

48 ピン未満のピン数の製品については、48 ピンに対して存在しないポート m の端子のビットは予約ビットです。書く場合は、"0"を書いてください。

存在しない端子やオープンドレイン出力機能を割り付けられていない端子のビットは予約ビットです。予約ビットは、読むと "0" が読めます。書く場合、"0" としてください。

# 17.3.6 オープンドレイン制御レジスタ 1 (ODR1)

 $\textit{7FLA} \quad \begin{array}{ll} \text{PORT2.ODR1~0008~C085h, PORT3.ODR1~0008~C087h, PORT7.ODR1~0008~C08Fh, PORT9.ODR1~0008~C093h, PORTB.ODR1~0008~C097h, PORTD.ODR1~0008~C098h} \\ \end{array}$ 



ビット	シンボル	ビット名	機能	R/W
b0	В0	Pm4出力形態指定ビット	0 : CMOS出力 1 : Nチャネルオープンドレイン	R/W
b1	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W
b2	B2	Pm5出力形態指定ビット	0 : CMOS出力 1 : Nチャネルオープンドレイン	R/W
b3	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W
b4	B4	Pm6出力形態指定ビット	0 : CMOS出力 1 : Nチャネルオープンドレイン	R/W
b5	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W
b6	B6	Pm7出力形態指定ビット	0 : CMOS出力 1 : Nチャネルオープンドレイン	R/W
b7	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W

m = 2, 3, 7, 9, B, D

48 ピン未満のピン数の製品については、48 ピンに対して存在しないポート m の端子のビットは予約ビットです。書く場合は、"0"を書いてください。

存在しない端子やオープンドレイン出力機能を割り付けられていない端子のビットは予約ビットです。予約ビットは、読むと "0" が読めます。書く場合、"0" としてください。

# 17.3.7 プルアップ制御レジスタ (PCR)

PORT1.PCR 0008 C0C1h, PORT2.PCR 0008 C0C2h, PORT3.PCR 0008 C0C3h, PORT4.PCR 0008 C0C4h, PORT7.PCR 0008 C0C7h, PORT9.PCR 0008 C0C9h, PORTA.PCR 0008 C0CAh, PORTB.PCR 0008 C0CBh, PORTD.PCR 0008 C0CDh

_	b7	b6	b5	b4	b3	b2	b1	b0
	В7	В6	B5	B4	В3	B2	B1	В0
リセット後の値	0	0	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b0	B0	Pm0入力プルアップ抵抗制御ビット	0:入力プルアップ抵抗無効	R/W
b1	B1	Pm1入力プルアップ抵抗制御ビット	1:入力プルアップ抵抗有効	R/W
b2	B2	Pm2入力プルアップ抵抗制御ビット		R/W
b3	B3	Pm3入力プルアップ抵抗制御ビット		R/W
b4	B4	Pm4入力プルアップ抵抗制御ビット		R/W
b5	B5	Pm5入力プルアップ抵抗制御ビット		R/W
b6	B6	Pm6入力プルアップ抵抗制御ビット		R/W
b7	B7	Pm7入力プルアップ抵抗制御ビット		R/W

m = 1 ~ 4, 7, 9, A, B, D

端子が入力状態のとき、PORTm.PCR レジスタが"1"のビットに対応する端子の入力プルアップ抵抗が有効になります。

汎用ポート出力、周辺機能出力として使用している場合には、PCR レジスタの設定値にかかわらず、プルアップ抵抗は無効になります。

リセット中もプルアップ抵抗は無効になります。

存在しない端子のビットは予約ビットです。予約ビットは、読むと "0" が読めます。書く場合、"0" としてください。

# 17.3.8 駆動能力制御レジスタ (DSCR)

 $\textit{7FLZ} \quad \begin{array}{ll} \textit{PORT1.DSCR 0008 C0E1h, PORT2.DSCR 0008 C0E2h, PORT7.DSCR 0008 C0E7h, PORT9.DSCR 0008 C0E9h, PORTA.DSCR 0008 C0EAh, PORTB.DSCR 0008 C0EBh, PORTD.DSCR 0008 C0EDh \\ \end{array}$ 

_	b7	b6	b5	b4	b3	b2	b1	b0
	В7	В6	B5	B4	В3	B2	B1	В0
リセット後の値	0	0	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b0	B0	Pm0駆動能力制御ビット	0:通常出力	R/W
b1	B1	Pm1駆動能力制御ビット	】1:高駆動出力 	R/W
b2	B2	Pm2駆動能力制御ビット		R/W
b3	B3	Pm3駆動能力制御ビット		R/W
b4	B4	Pm4駆動能力制御ビット		R/W
b5	B5	Pm5駆動能力制御ビット		R/W
b6	B6	Pm6駆動能力制御ビット		R/W
b7	B7	Pm7駆動能力制御ビット		R/W

m = 1, 2, 7, 9, A, B, D

駆動能力が固定されている端子の当該ビットは、読み出し/書き込み可能ですが、駆動能力の切り替えはできません。

高駆動出力を選択した場合、標準出力を選択した場合に比べてスイッチングノイズが増えます。高駆動能力を選択する場合は、近隣端子にノイズによる影響がないか十分に評価してください。

存在しない端子のビットは予約ビットです。予約ビットは、読むと "0" が読めます。書く場合、"0" としてください。

## 17.4 ポート方向レジスタ (PDR) の初期化

PDR レジスタの予約ビットは、表 17.3、表 17.4 を参照して初期化してください。

• 表 17.3、表 17.4 の空欄は、「表 17.1 I/O ポートの仕様」に記載されている端子に対応するビットです。 使用するシステムに応じて "1"(出力)か "0"(入力)を設定してください。

• 表 17.3、表 17.4 の空欄以外は、予約ビットです。 予約ビットには表 17.3、表 17.4 に従って "0"(入力)または "1"(出力)を設定ください。 予約ビットを設定する場合は、バイト単位でアクセスしてください。

表 17.3 48 ピンの PDR レジスタの設定値

ポートシンボル		PDR レジスタ									
	b7	b6	b5	b4	b3	b2	b1	b0			
PORT1	0	0	0	0	0	0					
PORT2	0	0	0				0	0			
PORT3			0	0	0	0	0	0			
PORT4											
PORT7	0										
PORT9	0	0	0			0	0	0			
PORTA	0	0	0	0			0	0			
PORTB											
PORTD	0					0	0	0			

表 17.4 32 ピンの PDR レジスタの設定値

ポートシンボル		PDR レジスタ								
	b7	b6	b5	b4	b3	b2	b1	b0		
PORT1	0	0	0	0	0	0		1		
PORT2	0	0	0	1	1	1	0	0		
PORT3			0	0	0	0	0	0		
PORT4	1	1	1							
PORT7	0							1		
PORT9	0	0	0			0	0	0		
PORTA	0	0	0	0	0	0	0	0		
PORTB			1	1						
PORTD	0	1	1	1	1	0	0	0		

# 17.5 未使用端子の処理

表 17.5 に未使用端子の処理内容を示します。

表 17.5 未使用端子の処理内容

端子名	処理内容
MD	(モード端子として使用)
RES#	抵抗を介してVCCに接続(プルアップ)
PE2/NMI	抵抗を介してVCCに接続(プルアップ)
P36/EXTAL	メインクロックを使用しない場合は、MOSCCR.MOSTPビットを"1" (汎用ポートP36)に設定ポートP36としても使用しない場合は、ポート1、2、7、9、A、B、Dの処理と同様
P37/XTAL	メインクロックを使用しない場合は、MOSCCR.MOSTPビットを"1" (汎用ポートP37)に設定 ポートP37としても使用しない場合は、ポート1、2、7、9、A、B、Dの処理と同様 EXTAL端子に外部クロックを入力する場合は、端子を開放
ポート1、2、7、9、 ポートA、B、D	<ul> <li>入力に設定(PORTn.PDRビット=0)し、1端子ごとに抵抗を介してVCCに接続(プルアップ)、または 1端子ごとに抵抗を介してVSSに接続(プルダウン)(注1)</li> <li>出力に設定(PORTn.PDRビット=1)し、端子を開放(注1、注2)</li> </ul>
ポート4	<ul> <li>入力に設定(PORTn.PDRビット=0)し、1端子ごとに抵抗を介してAVCC0に接続(プルアップ)、または抵抗を介してAVSS0に接続(プルダウン)</li> <li>出力に設定(PORTn.PDRビット=1)し、端子を開放(注1、注2)</li> </ul>

- 注1. PORTn.PMR ビットを"0"、およびPmnPFS.ISEL, ASEL ビットを"0"にしてください。
- 注2. 出力に設定し開放する場合、リセット解除からポートを出力にするまでの間、ポートは入力になっています。そのため、ポートが入力になっている間、端子の電圧レベルが不定となり、電源電流が増加する場合があります。

# 18. マルチファンクションピンコントローラ (MPC)

### 18.1 概要

マルチファンクションピンコントローラ (MPC) は、周辺機能入出力、および割り込み入力信号を複数のポートから選択し割り付ける機能です。

表 18.1 にマルチプル端子の割り当て端子一覧を示します。パッケージの違いによる端子の有無については、表内で○、×で示します。同一機能を複数端子で有効にすることは禁止です。

表 18.1 マルチプル端子の割り当て端子一覧 (1/3)

ナ ** 」 / +級 +b	T 1. 4 II	端子機能	割り当て	パック	ケージ		
モジュール/機能	チャネル		ポート	48ピン	32ピン		
割り込み	NMI	NMI (入力)	PE2	0	0		
割り込み	IRQ0	IRQ0 (入力)	P10	0	×		
			P93	0	0		
			PE2	0	0		
	IRQ1	IRQ1 (入力)	P11	0	0		
			P94	0	0		
	IRQ2	IRQ2 (入力)	P22	0	×		
			PB1	0	0		
			PD4	0	×		
	IRQ3	IRQ3 (入力)	P24	0	×		
			PB4	0	×		
			PD5	0	×		
	IRQ4	IRQ4 (入力)	P23	0	×		
			PA2	0	×		
	IRQ5	IRQ5 (入力)	P70	0	×		
			PB7	0	0		
			PD6	0	×		
マルチファンクション	MTU0	MTIOC0A (入出力)	PB3	0	0		
タイマユニット3			PD3	0	×		
		MTIOC0B (入出力)	PB2	0	0		
			PD4	0	×		
		MTIOC0C (入出力)	PB1	0	0		
			PD5	0	×		
		MTIOC0D (入出力)	PB0	0	0		
			PD6	0	×		
	MTU1	MTIOC1A (入出力)	P93	0	0		
			PA2	0	×		
		MTIOC1B (入出力)	PA3	0	×		
			PB6	0	0		
	MTU2	MTIOC2A (入出力)	PA3	0	×		
			PB0	0	0		
		MTIOC2B (入出力)	PA2	0	×		
			P94	0	0		

表 18.1 マルチプル端子の割り当て端子一覧 (2/3)

T > 11 /148 At-	T. 411	トラリ - 世 7 機 台に		パッケージ		
モジュール/機能	チャネル	端子機能	ポート	48ピン	32ピン	
マルチファンクション	MTU3	MTIOC3A (入出力)	P11	0	0	
タイマユニット3			PB6	0	0	
		MTIOC3B (入出力)	P71	0	0	
		MTIOC3C (入出力)	PB7	0	0	
		MTIOC3D (入出力)	P74	0	0	
	MTU4	MTIOC4A (入出力)	P72	0	0	
		MTIOC4B (入出力)	P73	0	0	
		MTIOC4C (入出力)	P75	0	0	
		MTIOC4D (入出力)	P76	0	0	
	MTU5	MTIC5U (入力)	P24	0	×	
			P94	0	0	
		MTIC5V (入力)	P23	0	×	
			P93	0	0	
		MTIC5W (入力)	P22	0	×	
			PB1	0	0	
	MTU	MTCLKA (入力)	P11	0	0	
		, ,	P94	0	0	
			PB1	0	0	
		MTCLKB (入力)	P10	0	×	
		, ,	PB0	0	0	
		MTCLKC (入力)	PB2	0	0	
		MTCLKD (入力)	PB7	0	0	
		ADSM0 (出力)	PB2	0	0	
	POE0	POE0# (入力)	P70	0	×	
イネーブル3	POE8	POE8# (入力)	PB4	0	×	
			P11	0	0	
	POE10	POE10# (入力)	PE2	0	0	
シリアル	SCI1	RXD1 (入力)/SMISO1 (入出力)	PD5	0	×	
コミュニケーション		/SSCL1 (入出力)	PB7	0	0	
インタフェース		TXD1 (出力)/SMOSI1 (入出力)	PD3	0	×	
		/SSDA1 (入出力)	PB6	0	0	
		SCK1 (入出力)	PD4	0	×	
		CTS1# (入力)/RTS1# (出力)/SS1# (入 力)	PD6	0	×	
	SCI5	RXD5 (入力)/SMISO5 (入出力)	PB1	0	0	
		/SSCL5 (入出力)	PB7	0	0	
			P24	0	×	
		TXD5 (出力)/SMOSI5 (入出力)	PB2	0	0	
		/SSDA5 (入出力)	PB6	0	0	
			P23	0	×	
		SCK5 (入出力)	P93	0	0	
		, , , ,	PB3	0	0	
		CTS5# (入力)/RTS5# (出力)/SS5# (入 力)	PA2	0	×	

表 18.1 マルチプル端子の割り当て端子一覧 (3/3)

T > 11 /148 44.	T . A	±m → 1916 Tr	割り当て	パッケ	ケージ
モジュール/機能	チャネル	端子機能	ポート	48ピン	32ピン
シリアル コミュニケーション	SCI12	RXD12 (入力)/SMISO12 (入出力) /SSCL12 (入出力)/RXDX12 (入力)	P94	0	0
インタフェース		TXD12 (出力)/SMOSI12 (入出力) /SSDA12 (入出力)/TXDX12 (出力)/ SIOX12 (入出力)	PB0	0	0
		SCK12 (入出力)	PB3	0	0
			P93	0	0
		CTS12# (入力)/RTS12# (出力)/SS12# (入力)	PA3	0	×
I <sup>2</sup> Cバス インタフェース		SCL0 (入出力)	PB1	0	0
		SDA0 (入出力)	PB2	0	0
12ビットA/Dコンバータ		AN000 (入力)	P40	0	0
		AN001 (入力)	P41	0	0
		AN002 (入力)	P42	0	0
		AN003 (入力)	P43	0	0
		AN004 (入力)	P44	0	0
		AN005 (入力)	P45	0	×
		AN006 (入力)	P46	0	×
		AN007 (入力)	P47	0	×
		ADTRG0# (入力)	P93	0	0
			PB5	0	×
		ADST0 (出力)	PD6	0	×
クロック周波数精度測定回	]路	CACREF (入力)	P23	0	×
			PB3	0	0
コンパレータ		CMPC00 (入力)	P40	0	0
		CMPC02 (入力)	P43	0	0
		CMPC03 (入力)	P46	0	×
		CMPC10 (入力)	P41	0	0
		CMPC12 (入力)	P44	0	0
		CMPC13 (入力)	P47	0	×
		CMPC20 (入力)	P42	0	0
		CMPC22 (入力)	P45	0	×
		COMP0 (出力)	P24	0	×
		COMP1 (出力)	P23	0	×
		COMP2 (出力)	P22	0	×
		CVREFC0 (入力)	P11	0	0

## 18.2 レジスタの説明

パッケージの違いにより、端子がないレジスタ、ビットは予約です。該当するビットに値を書く場合は、 リセット後の値を書いてください。

# 18.2.1 書き込みプロテクトレジスタ (PWPR)

アドレス 0008 C11Fh



ビット	シンボル	ビット名	機能	R/W
b5-b0	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W
b6	PFSWE	PFSレジスタ書き込み許可ビット	0: PFS レジスタへの書き込みを禁止 1: PFS レジスタへの書き込みを許可	R/W
b7	B0WI	PFSWE ビット書き込み禁止ビット	0 : PFSWE ビットへの書き込みを許可 1 : PFSWE ビットへの書き込みを禁止	R/W

### PFSWE ビット (PFS レジスタ書き込み許可ビット)


PFSWE ビットを "1" にしたときのみ、PmnPFS レジスタに対する書き込みが許可されます。 PFSWE ビットを "1" にする場合は、BOWI ビットに "0" を書いた後、PFSWE ビットを "1" にしてください。

### BOWI ビット (PFSWE ビット書き込み禁止ビット)

BOWI ビットを "0" にしたときのみ、PFSWE ビットに対する書き込みが許可されます。

# 18.2.2 P1n 端子機能制御レジスタ (P1nPFS) (n = 0, 1)

アドレス P10PFS 0008 C148h, P11PFS 0008 C149h



ビット	シンボル	ビット名	機能	R/W
b4-b0	PSEL[4:0]	端子機能選択ビット	周辺機能を選択します。個々の端子機能については、表18.2 を参照してください	R/W
b5	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W
b6	ISEL	割り込み入力機能選択ビット	0: IRQn入力端子として使用しない 1: IRQn入力端子として使用する P10: IRQ0 (48 ピン) P11: IRQ1 (48/32 ピン)	R/W
b7	ASEL	アナログ入力機能選択ビット	0:アナログ端子以外に使用する 1:アナログ端子として使用する P11: CVREFC0 (48/32ピン)	R/W

Pmn 端子機能制御レジスタ (PmnPFS) は、端子の機能を選択します。

PSEL[4:0] ビットで端子に割り付ける周辺機能を設定します。

ISEL ビットは、IRQ 入力端子として使用する場合に設定します。周辺機能と組み合わせても使用できます。ただし、同じ番号の IRQn (外部端子割り込み)を2つ以上の端子で許可することは禁止です。


IRQn 機能のない端子の ISEL ビットは予約です。

表 18.2 48 ピン、32 ピン端子入出力機能レジスタ設定

	対象レジスタ/端子			
PSEL[4:0] ビット 設定値	P10PFS	P11PFS		
D.C.IE	P10	P11		
00000b (初期値)	Hi-Z			
00001b	_	MTIOC3A		
00010b	MTCLKB	MTCLKA		
00111b	_	POE8#		

# 18.2.3 P2n 端子機能制御レジスタ (P2nPFS) (n = 2 ~ 4)

アドレス P22PFS 0008 C152h, P23PFS 0008 C153h, P24PFS 0008 C154h



ビット	シンボル	ビット名	機能	R/W
b4-b0	PSEL[4:0]	端子機能選択ビット	周辺機能を選択します。個々の端子機能については、表18.3を参照してください	R/W
b5	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W
b6	ISEL	割り込み入力機能選択ビット	0: IRQn入力端子として使用しない 1: IRQn入力端子として使用する P22: IRQ2 (48ピン) P23: IRQ4 (48ピン) P24: IRQ3 (48ピン)	R/W
b7	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W

表 18.3 48 ピン端子入出力機能レジスタ設定

	対象レジスタ/端子				
PSEL[4:0] ビット 設定値	P22PFS	P23PFS	P24PFS		
ii	P22	P23	P24		
00000b (初期値)		Hi-Z			
00001b	MTIC5W	MTIC5V	MTIC5U		
00111b	_	CACREF	_		
01010b		TXD5 SMOSI5 SSDA5	RXD5 SMISO5 SSCL5		
11110b	COMP2	COMP1	COMP0		

# 18.2.4 P4n 端子機能制御レジスタ (P4nPFS) (n = 0 ~ 7)

アドレス P40PFS 0008 C160h, P41PFS 0008 C161h, P42PFS 0008 C162h, P43PFS 0008 C163h, P44PFS 0008 C164h, P45PFS 0008 C165h, P46PFS 0008 C166h, P47PFS 0008 C167h



ビット	シンボル	ビット名	機能	R/W
b6-b0	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W
b7	ASEL	アナログ入力機能選択ビット	0:アナログ端子以外に使用する 1:アナログ端子として使用する P40:AN000/CMPC00 (48/32ピン) P41:AN001/CMPC10 (48/32ピン) P42:AN002/CMPC20 (48/32ピン) P43:AN003/CMPC02 (48/32ピン) P44:AN004/CMPC12 (48/32ピン) P45:AN005/CMPC22 (48ピン) P46:AN006/CMPC03 (48ピン) P47:AN007/CMPC13 (48ピン)	R/W

ASEL ビットは、端子をアナログ端子として使用する場合に設定します。このとき、端子状態を読むことはできません。

# 18.2.5 P7n 端子機能制御レジスタ (P7nPFS) (n = 0 ~ 6)

アドレス P70PFS 0008 C178h, P71PFS 0008 C179h, P72PFS 0008 C17Ah, P73PFS 0008 C17Bh, P74PFS 0008 C17Ch, P75PFS 0008 C17Dh, P76PFS 0008 C17Eh



ビット	シンボル	ビット名	機能	R/W
b4-b0	PSEL[4:0]	端子機能選択ビット	周辺機能を選択します。個々の端子機能については、表18.4を参照してください	R/W
b5	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W
b6	ISEL	割り込み入力機能選択ビット	0: IRQn入力端子として使用しない 1: IRQn入力端子として使用する P70: IRQ5 (48ピン)	R/W
b7	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W

### 表 18.4 48 ピン、32 ピン端子入出力機能レジスタ設定

	対象レジスタ/端子						
PSEL[4:0] ビット 設定値	P70PFS	P71PFS	P72PFS	P73PFS	P74PFS	P75PFS	P76PFS
	P70	P71	P72	P73	P74	P75	P76
00000b (初期値)				Hi-Z			
00001b	_	MTIOC3B	MTIOC4A	MTIOC4B	MTIOC3D	MTIOC4C	MTIOC4D
00111b	POE0#	_	_	_	_	_	_

# 18.2.6 P9n 端子機能制御レジスタ (P9nPFS) (n = 3, 4)

アドレス P93PFS 0008 C18Bh, P94PFS 0008 C18Ch




ビット	シンボル	ビット名	機能	R/W
b4-b0	PSEL[4:0]	端子機能選択ビット	周辺機能を選択します。個々の端子機能については、表18.5を参照してください	R/W
b5	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W
b6	ISEL	割り込み入力機能選択ビット	0:IRQn入力端子として使用しない 1:IRQn入力端子として使用する P93:IRQ0(48/32ピン) P94:IRQ1(48/32ピン)	R/W
b7	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W

表 18.5 48 ピン、32 ピン端子入出力機能レジスタ設定

	対象レジ	スタ/端子
PSEL[4:0] ビット 設定値	P93PFS	P94PFS
BX.CIE	P93	P94
00000b (初期値)	Н	i-Z
00001b	MTIOC1A	MTIOC2B
00010b	_	MTCLKA
00011b	MTIC5V	MTIC5U
01001b	ADTRG0#	_
01010b	SCK5	_
01100b	SCK12	RXD12 SMISO12 SSCL12 RXDX12

# 18.2.7 PAn 端子機能制御レジスタ (PAnPFS) (n = 2, 3)

アドレス PA2PFS 0008 C192h, PA3PFS 0008 C193h



ビット	シンボル	ビット名	機能	R/W
b4-b0	PSEL[4:0]	端子機能選択ビット	周辺機能を選択します。個々の端子機能については、表18.6を参照してください	R/W
b5	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W
b6	ISEL	割り込み入力機能選択ビット	0: IRQn入力端子として使用しない 1: IRQn入力端子として使用する PA2: IRQ4 (48ピン)	R/W
b7	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W

表 18.6 48 ピン端子入出力機能レジスタ設定

	対象レジ	スタ/端子
PSEL[4:0] ビット 設定値	PA2PFS	PA3PFS
	PA2	PA3
00000b (初期値)	Н	i-Z
00001b	MTIOC1A	MTIOC1B
00011b	MTIOC2B	MTIOC2A
01010b	CTS5# RTS5# SS5#	_
01100b	_	CTS12# RTS12# SS12#

# 18.2.8 PBn 端子機能制御レジスタ (PBnPFS) (n = 0 ~ 7)

アドレス PB0PFS 0008 C198h, PB1PFS 0008 C199h, PB2PFS 0008 C19Ah, PB3PFS 0008 C19Bh, PB4PFS 0008 C19Ch, PB5PFS 0008 C19Dh, PB6PFS 0008 C19Eh, PB7PFS 0008 C19Fh



ビット	シンボル	ビット名	機能	R/W
b4-b0	PSEL[4:0]	端子機能選択ビット	周辺機能を選択します。個々の端子機能については、表18.7を参照してください	R/W
b5	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W
b6	ISEL	割り込み入力機能選択ビット	0: IRQn入力端子として使用しない 1: IRQn入力端子として使用する PB1: IRQ2 (48/32ピン) PB4: IRQ3 (48ピン) PB7: IRQ5 (48/32ピン)	R/W
b7	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W

## 表 18.7 48 ピン、32 ピン端子入出力機能レジスタ設定

		対象レジスタ/端子										
PSEL[4:0] ビット 設定値	PB0PFS	PB1PFS	PB2PFS	PB3PFS	PB4PFS	PB5PFS	PB6PFS	PB7PFS				
及之间	PB0	PB1	PB2	PB3	PB4	PB5	PB6	PB7				
00000b (初期値)				Н	i-Z							
00001b	MTIOC0D	MTIOC0C	MTIOC0B	MTIOC0A	_	_	MTIOC1B	MTIOC3C				
00010b	MTCLKB	MTCLKA	MTCLKC	_	_	_	_	MTCLKD				
00011b	MTIOC2A	MTIC5W	_	_	_	_	MTIOC3A	_				
00111b	_	_	_	CACREF	POE8#	_	_	_				
01001b	_	_	ADSM0	_	_	ADTRG0#	_	_				
01010b	_	RXD5 SMISO5 SSCL5	TXD5 SMOSI5 SSDA5	SCK5	_	_	TXD5 SMOSI5 SSDA5	RXD5 SMISO5 SSCL5				
01011b	_	_	_	_	_	_	TXD1 SMOSI1 SSDA1	RXD1 SMISO1 SSCL1				
01100b	TXD12 SMOSI12 SSDA12 TXDX12 SIOX12	_	_	SCK12	_	_	_	_				
01111b	_	SCL0	SDA0	_	_	_	_	_				

—:設定しないでください。

# 18.2.9 PDn 端子機能制御レジスタ (PDnPFS) (n = 3 ~ 6)

アドレス PD3PFS 0008 C1ABh, PD4PFS 0008 C1ACh, PD5PFS 0008 C1ADh, PD6PFS 0008 C1AEh



ビット	シンボル	ビット名	機能	R/W
b4-b0	PSEL[4:0]	端子機能選択ビット	周辺機能を選択します。個々の端子機能については、表18.8を参照してください	R/W
b5	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W
b6	ISEL	割り込み入力機能選択ビット	0: IRQn入力端子として使用しない 1: IRQn入力端子として使用する PD4: IRQ2 (48ピン) PD5: IRQ3 (48ピン) PD6: IRQ5 (48ピン)	R/W
b7	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W


表 18.8 48 ピン端子入出力機能レジスタ設定

PSEL[4:0] ビット 設定値	PD3PFS	PD4PFS	PD5PFS	PD6PFS			
	PD3	PD4	PD5	PD6			
00000b (初期値)	Hi-Z						
00001b	MTIOC0A	MTIOC0B	MTIOC0C	MTIOC0D			
01001b	_	_	_	ADST0			
01010b	TXD1 SMOSI1 SSDA1	SCK1	RXD1 SMISO1 SSCL1	CTS1# RTS1# SS1#			

—:設定しないでください。

# 18.2.10 PEn 端子機能制御レジスタ (PE2PFS)

## アドレス PE2PFS 0008 C1B2h



ビット	シンボル	ビット名	機能	R/W
b4-b0	PSEL[4:0]	端子機能選択ビット	周辺機能を選択します。個々の端子機能については、表18.9を参照してください	R/W
b5	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W
b6	ISEL	割り込み入力機能選択ビット	0: IRQn入力端子として使用しない 1: IRQn入力端子として使用する PE2: IRQ0 (48/32ピン)	R/W
b7	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W

## 表 18.9 48 ピン、32 ピン端子入出力機能レジスタ設定

	対象レジスタ/端子
PSEL[4:0] ビット 設定値	PE2PFS
BXC IE	PE2
00000b (初期値)	Hi-Z
00111b	POE10#

注. NMIER.NMIEN = 1に設定してある場合、NMI処理を優先します。

## 18.3 使用上の注意事項

### 18.3.1 端子入出力機能設定手順

端子入出力機能の設定は下記の手順で行ってください。

- 1. 当該端子のポートモードレジスタ (PMR) を "0" にして汎用入出力ポートに設定します。
- 2. 周辺機能モジュールにおいて、当該端子にアサインする入出力信号を設定します。
- 3. 書き込みプロテクトレジスタ (PWPR) を設定して、Pmn 端子機能制御レジスタ (PmnPFS) を書き込み有効にします ( $m = 1, 2, 7, 9, A, B, D, E, n = 0 \sim 7$ )。
- 4. PmnPFS.PSEL[4:0] ビットにより端子入出力機能を設定します。
- 5. PWPR.PFSWE ビットを "0" にして、PmnPFS レジスタへの書き込み禁止してください。
- 6. 必要に応じて PMR レジスタを "1" にして、選択された端子入出力機能に切り替えます。

## 18.3.2 MPC レジスタ設定する場合の注意事項

- 1. Pmn 端子機能制御レジスタ (PmnPFS) を設定するときは、当該端子の PMR レジスタが "0" の状態で設定してください。当該端子の PMR レジスタが "1" の状態で PmnPFS レジスタを設定すると、入力機能の場合は意図しないエッジが入力されたり、出力機能の場合は、意図しないパルスが出力されたりする可能性があります。
- 2. PmnPFS レジスタで設定可能な機能以外に設定しないでください。指定機能以外に設定した場合、動作は保証されません。
- 3. MPC により同一の機能を複数の端子に割り当てる設定はしないでください。
- 4. ポート 4 は A/D コンバータのアナログ入力端子の機能も兼ねています。アナログ入力端子として使用する場合は、精度劣化させないために、ポートモードレジスタ (PMR) の当該ビットを "0" にして、ポート方向レジスタ (PDR) の当該ビットを "0" にして当該端子を汎用入力にし、PmnPFS.ASEL ビットを "1" にしてください。
- 5. マルチプル端子のポートモードレジスタ (PMR)、ポート方向レジスタ (PDR) と、Pmn 端子機能制御レジスタ (PmnPFS) の設定および注意事項を表 18.10 に示します。端子状態の読み出しは、ASEL ビットが "0" のとき可能です。PSEL[4:0] ビットの変更は、PMR.Bj ビットが "0" の状態で行ってください。

表 18.10 レジスタの設定

15 D	PMR.Bn	PDR.Bn	PmnPFS			<b>ゲ</b> 立す在
項目	FIVIN.DII	FDR.bii	ASEL	ISEL	PSEL[4:0]	注意事項
リセット解除後	0	0	0	0	00000b	リセット解除後は汎用入力ポートとして機能します
汎用入力ポート	0	0	0	0/1	×	割り込み入力と併用する場合は、ISELビットを"1" にしてください
汎用出力ポート	0	1	0	0	×	
周辺機能	1	×	0	0/1	周辺機能 (表18.2~ 表18.9参照)	割り込み入力と併用する場合は、ISELビットを"1" にしてください
割り込み入力	0	0	0	1	×	
NMI	×	×	×	×	×	レジスタの設定は不要です
アナログ	0 (注2)	0	1	× <sup>(注1)</sup>	×	出力バッファをOFFにするため、汎用入力ポートに 設定してください

- x : 設定不要
- 0/1 : PmnPFS.ISEL ビットを "0" にすれば、IRQ 端子として機能しません
  - PmnPFS.ISEL ビットを "1" にすれば、IRQ 端子として機能します (IRQ がマルチプルされている場合)
- 注. ・端子状態の読み出しは、PmnPFS.ASELビットが"0"のとき可能です。
  - ・PmnPFS.PSEL[4:0] ビットの変更は、PMR.Bn ビットが"0"の状態で行ってください。
  - ・RIICをアサインしたポートは、PCR.Bn ビットを "0" にしてください (RIIC 以外の周辺機能出力では自動的にプルアップが OFF になります)。
- 注1. PmnPFS.ISELビットを"1"にしても、IRQn入力端子として機能しません。
- 注2. PORT4は設定不要です。

## 18.3.3 アナログ機能を使う場合の注意事項

アナログ機能を使用するときは、ポートモードレジスタ (PMR) の当該ビットを "0"、ポート方向レジスタ (PDR) の当該ビットを "0" にし、当該端子を汎用入力にしてから、Pmn 端子機能制御レジスタの端子機能選択ビット (PmnPFS.ASEL) を "1" にしてください。

## 18.3.4 PB1 端子の入力レベルについての注意事項

PB1 端子は、PB1PFS.PSEL で SCL 機能を選択し、RIIC の ICMR3.SMBS ビットで SMBus を選択した場合、入力レベルは TTL になります。これに伴い、PB1 のポートリードおよび IRQ2 の入力レベルも TTL となります。

# 19. マルチファンクションタイマパルスユニット 3 (MTU3c)

## 19.1 概要

本 MCU は、6 チャネルの 16 ビットタイマにより構成されるマルチファンクションタイマパルスユニット 3 (MTU3c) を内蔵しています。

**表 19.1** に MTU の仕様を、**表 19.2** に MTU の機能一覧を示します。また、**図 19.1** に MTU のブロック図を示します。

表 19.1 MTU の仕様

項目	内容
パルス入出力	最大16本
パルス入力	3本
カウントクロック	チャネルごとに11種類(MTU0は14種類、MTU2は12種類、MTU5は10種類、MTU1 & MTU2 (LWA = 1 のとき)は4種類)
設定可能動作	<ul> <li>【MTU0~MTU4】</li> <li>コンペアマッチによる波形出力</li> <li>インプットキャプチャ機能(ノイズフィルタ設定可能)</li> <li>カウンタクリア動作</li> <li>複数のタイマカウンタ(TCNT)への同時書き込み</li> <li>コンペアマッチ/インプットキャプチャによる同時クリア</li> <li>カウンタの同期動作による各レジスタの同期入出力</li> <li>同期動作と組み合わせることによる最大12相のPWM出力</li> </ul>
	【MTU0, MTU3, MTU4】 ◆ バッファ動作を設定可能
	【MTU1, MTU2】  ■ 独立に位相計数モードを設定可能  ■ MTU1、MTU2連動の32ビット位相計数モードを設定可能(TMDR3.LWA = 1設定時)  ■ カスケード接続動作が可能
	<ul> <li>【MTU3, MTU4】</li> <li>MTU3/MTU4の連動動作による相補PWM、リセット同期PWM動作で、6相のポジ/ネガの出力が可能</li> <li>相補PWMモード時、タイマカウンタの山または谷のとき、またはバッファレジスタ(MTU4.TGRD)への書き込み時に、バッファレジスタからテンポラリレジスタへデータ転送可能</li> <li>相補PWMモードでダブルバッファ機能を設定可能</li> </ul>
	【MTU3, MTU4】  • MTU0と連動させて、相補PWM、リセット同期PWMを用いたAC同期モータ(ブラシレスDC モータ)駆動モードが設定可能で、2種類(チョッピング、レベル)の波形出力が選択可能
	【MTU5】  ● デッドタイム補償用カウンタとして使用することが可能
割り込み間引き機能	相補PWMモード時に、カウンタの山、谷での割り込み、およびA/Dコンバータの変換スタートトリガを間引くことが可能
割り込み要因	28種類
バッファ動作	レジスタデータの自動転送(バッファレジスタからタイマレジスタへの転送)
トリガ生成	A/Dコンバータの変換開始トリガを生成可能
	A/D変換開始要求のディレイド機能により、任意のタイミングでA/D変換開始が可能。またPWM出
	力との同期動作が可能

表 19.2 MTUの機能一覧 (1/2)

	MIUの機能一  [目	MTU0	MTU1	MTU2	MTU1 & MTU2 (LWA = 1)	MTU3	MTU4	MTU5
カウントクロック		PCLKB/1 PCLKB/2 PCLKB/4 PCLKB/8 PCLKB/16 PCLKB/32 PCLKB/64 PCLKB/256 PCLKB/1024 MTCLKA MTCLKA MTCLKB MTCLKC MTCLKD	PCLKB/1 PCLKB/2 PCLKB/4 PCLKB/8 PCLKB/16 PCLKB/32 PCLKB/64 PCLKB/256 PCLKB/1024 MTCLKA	PCLKB/1 PCLKB/2 PCLKB/4 PCLKB/8 PCLKB/16 PCLKB/32 PCLKB/64 PCLKB/256 PCLKB/1024 MTCLKA MTCLKA	MTCLKA MTCLKB MTCLKC MTCLKD	PCLKB/1 PCLKB/2 PCLKB/4 PCLKB/8 PCLKB/16 PCLKB/32 PCLKB/64 PCLKB/256 PCLKB/1024 MTCLKA	PCLKB/1 PCLKB/2 PCLKB/4 PCLKB/8 PCLKB/16 PCLKB/32 PCLKB/64 PCLKB/256 PCLKB/1024 MTCLKA	PCLKB/1 PCLKB/2 PCLKB/4 PCLKB/8 PCLKB/16 PCLKB/32 PCLKB/64 PCLKB/256 PCLKB/1024 MTIOC1A
位相計数モード	の外部クロック	_	MTCLKA MTCLKB	MTCLKA MTCLKB MTCLKC MTCLKD	MTCLKA MTCLKB MTCLKC MTCLKD	ı	_	_
ジェネラルレジ	スタ (TGR)	TGRA TGRB TGRE	TGRA TGRB	TGRA TGRB	TGRALW TGRBLW	TGRA TGRB	TGRA TGRB	TGRU TGRV TGRW
ジェネラルレジ バッファレジス		TGRC TGRD TGRF	_	_	_	TGRC TGRD TGRE	TGRC TGRD TGRE TGRF	_
入出力端子		MTIOCOA MTIOCOB MTIOCOC MTIOCOD	MTIOC1A MTIOC1B	MTIOC2A MTIOC2B	MTIOC1A MTIOC1B	MTIOC3A MTIOC3B MTIOC3C MTIOC3D	MTIOC4A MTIOC4B MTIOC4C MTIOC4D	MTIC5U MTIC5V MTIC5W
カウンタクリア機能		TGRのコンペ アマッチ またはインプッ トキャプチャ	TGRのコンペ アマッチ またはインプッ トキャプチャ	TGRのコンペ アマッチ またはインプッ トキャプチャ	TGRALW/ TGRBLWの インプットキャ プチャ	TGRのコンペ アマッチ またはインプッ トキャプチャ	TGRのコンペ アマッチ またはインプッ トキャプチャ	TGRのコンペ アマッチ またはインプッ トキャプチャ
コンペア	0出力	0	0	0	_	0	0	_
マッチ出力	1出力	0	0	0	_	0	0	_
	トグル出力	0	0	0	_	0	0	_
インプットキャ	プチャ機能	0	0	0	○(注1)	0	0	0
同期動作		0	0	0	_	0	0	_
PWMモード1		0	0	0	_	0	0	_
PWMモード2		0	0	0	_	_	_	_
相補PWMモー	۴	_	1	_	_	0	0	_
リセット同期P	WMモード	_	ı	_	_	0	0	
AC同期モータ	駆動モード	0	_	_	_	0	0	_
位相計数モード	•	_	0	0	0	_	_	_
バッファ動作		0	_	_	_	0	0	_
デッドタイム補償用カウンタ機 能		_	-	_	_	-	_	0
DTCの起動		TGRのコンペ アマッチ またはインプッ トキャプチャ	TGRのコンペ アマッチ またはインプッ トキャプチャ	TGRのコンペ アマッチ またはインプッ トキャプチャ	TGRALW/ TGRBLWの インプットキャ プチャ	TGRのコンペ アマッチ またはインプッ トキャプチャ	TGRのコンペ アマッチ またはインプッ トキャプチャと TCNTオーバフ ロー/アンダフ ロー(注2)	TGRのコンペ アマッチ またはインプッ トキャプチャ
A/D変換開始トリガ		TGRAのコンペ アマッチ またはインプットキャプチャ TGREのコンペ アマッチ	TGRAのコンペ アマッチ またはインプッ トキャプチャ	TGRAのコンペ アマッチ またはインプッ トキャプチャ	TGRALWの インプットキャ プチャ	TGRAのコンペ アマッチ またはインプッ トキャプチャ	TGRAのコンペ アマッチ またはインプッ トキャプチャ 相補PWMモー ド時TCNTのア ンダフロー(谷)	_

表 19.2 MTUの機能一覧 (2/2)

項目	MTU0	MTU1	MTU2	MTU1 & MTU2 (LWA = 1)	MTU3	MTU4	MTU5
割り込み要因	チ/インプットキャプチャOA・コンペアマッチ/インプットキャプチャOB	チ/インプッ トキャプチャ 1A	チ/インプットキャプチャ2A • コンペアマッチ/インプットキャプチャ2B • オーバフロー	4 要因 • キャー • インプチャー • インプチャー 1B • オーバブフロー	5要因  ・ データング マットキャング マット	チ/インプットキャプチャ4A •コンペアマッチ/インプットキャプチャ4B •コンペアマッチ/インプチャ4B	3要因  ・ チ/インプチャ 5U ・ コンペンプチャ 5U ・ コンペンプチャ 5V ・ オ/キャ 5V ・ コケース・アブットキャ 5V ・ コチ/キャ 5W
A/D変換開始要求ディレイド機能	_	_	_	_	_	TADCORA と TCNTの一致 で、A/D変換開 始要求または TADCORBと TCNTの一致 で、A/D変換開 始要求	_
割り込み間引き機能1	_	_	_	_	TGRAのコンペ アマッチ割り込 みを間引き	TCIV割り込み を間引き	_
割り込み間引き機能2	_	_	_	_	_	TADCORA と TCNT、および TADCORB と TCNTのコンペ ア回数で間引き	_
モジュールストップ	MSTPCRA.MST	PA9 <sup>(注3)</sup>					

## ○:可能 —:不可能

注1. LWA = 1の場合、TGRALWのキャプチャ要因はMTIOC1Aからの入力またはMTU0.TGRAのコンペアマッチ/インプットキャプチャイベントから選択可能です。TGRBLWのキャプチャ要因はMTIOC1Bからの入力、MTU0.TGRCのコンペアマッチ/インプットキャプチャイベントから選択可能です。

注2. アンダフローは相補PWMモード時のみ有効。

注3. モジュールストップの詳細については、「11. 消費電力低減機能」を参照してください。




図 19.1 MTU のブロック図 (MTU0 ~ MTU5)

表 19.3 に MTU で使用する入出力端子を示します。

表19.3 MTUの入出力端子


チャネル	端子名	入出力	機能
MTU	MTCLKA	入力	外部クロックA入力端子(MTU1、MTU2の位相計数モードA相入力)
	MTCLKB	入力	外部クロックB入力端子(MTU1、MTU2の位相計数モードB相入力)
	MTCLKC	入力	外部クロックC入力端子(MTU2の位相計数モードA相入力)
	MTCLKD	入力	外部クロックD入力端子(MTU2の位相計数モードB相入力)
	ADSM0	出力	A/D変換開始要求フレーム同期信号0出力端子
MTU0	MTIOC0A	入出力	MTU0.TGRAのインプットキャプチャ入力/アウトプットコンペア出力/PWM出力端子
	MTIOC0B	入出力	MTU0.TGRBのインプットキャプチャ入力/アウトプットコンペア出力/PWM出力端子
	MTIOC0C	入出力	MTU0.TGRCのインプットキャプチャ入力/アウトプットコンペア出力/PWM出力端子
	MTIOC0D	入出力	MTU0.TGRDのインプットキャプチャ入力/アウトプットコンペア出力/PWM出力端子
MTU1	MTIOC1A	入出力	MTU1.TGRAのインプットキャプチャ入力/アウトプットコンペア出力/PWM出力端子
	MTIOC1B	入出力	MTU1.TGRBのインプットキャプチャ入力/アウトプットコンペア出力/PWM出力端子
MTU2	MTIOC2A	入出力	MTU2.TGRAのインプットキャプチャ入力/アウトプットコンペア出力/PWM出力端子
	MTIOC2B	入出力	MTU2.TGRBのインプットキャプチャ入力/アウトプットコンペア出力/PWM出力端子
MTU3	MTIOC3A	入出力	MTU3.TGRAのインプットキャプチャ入力/アウトプットコンペア出力/PWM出力端子
	MTIOC3B	入出力	MTU3.TGRBのインプットキャプチャ入力/アウトプットコンペア出力/PWM出力端子
	MTIOC3C	入出力	MTU3.TGRCのインプットキャプチャ入力/アウトプットコンペア出力/PWM出力端子
	MTIOC3D	入出力	MTU3.TGRDのインプットキャプチャ入力/アウトプットコンペア出力/PWM出力端子
MTU4	MTIOC4A	入出力	MTU4.TGRAのインプットキャプチャ入力/アウトプットコンペア出力/PWM出力端子
	MTIOC4B	入出力	MTU4.TGRBのインプットキャプチャ入力/アウトプットコンペア出力/PWM出力端子
	MTIOC4C	入出力	MTU4.TGRCのインプットキャプチャ入力/アウトプットコンペア出力/PWM出力端子
	MTIOC4D	入出力	MTU4.TGRDのインプットキャプチャ入力/アウトプットコンペア出力/PWM出力端子
MTU5	MTIC5U	入力	MTU5.TGRUのインプットキャプチャ入力/外部パルス入力端子
	MTIC5V	入力	MTU5.TGRVのインプットキャプチャ入力/外部パルス入力端子
	MTIC5W	入力	MTU5.TGRWのインプットキャプチャ入力/外部パルス入力端子

## 19.2 レジスタの説明

## 19.2.1 タイマコントロールレジスタ (TCR)

• MTU0.TCR, MTU1.TCR, MTU2.TCR, MTU3.TCR, MTU4.TCR

アドレス MTU0.TCR 0009 5300h, MTU1.TCR 0009 5380h, MTU2.TCR 0009 5400h, MTU3.TCR 0009 5200h, MTU4.TCR 0009 5201h



ビット	シンボル	ビット名	機能	R/W
b2-b0	TPSC[2:0]	タイマプリスケーラ選択ビット	表19.6~表19.9を参照してください	R/W
b4-b3	CKEG[1:0]	クロックエッジ選択ビット	b4 b3 0 0:立ち上がりエッジでカウント 0 1:立ち下がりエッジでカウント 1 x:両エッジでカウント	R/W
b7-b5	CCLR[2:0]	カウンタクリア要因選択ビット	表19.4、表19.5を参照してください	R/W

#### x : Don't care

TCR レジスタは、TCR2 と組み合わせて各チャネルの TCNT を制御します。 $MTU0 \sim MTU4$  に各 1 本、 MTU5 には TCRU/V/W の 3 本、計 8 本の TCR レジスタがあります。TCR レジスタの設定は、TCNT の動作 が停止した状態で行ってください。

## TPSC[2:0] ビット(タイマプリスケーラ選択ビット)

TCNT のカウントクロックソースを選択します。各チャネル独立に選択することができます。詳細は**表** 19.6 ~表 19.9 を参照してください。

#### CKEG[1:0] ビット(クロックエッジ選択ビット)

カウントクロックソース(MTIOC1A 端子含む)のエッジを選択します。内部クロックを両エッジでカウントすると、カウントクロックの周期が 1/2 になります(例: PCLKB/4 の両エッジ = PCLKB/2 の立ち上がりエッジ)。MTU1、MTU2 で位相計数モードを使用する場合は、本設定は無視され、位相計数モードの設定が優先されます。内部クロックのエッジ選択は、カウントクロックソースが PCLKB/2 もしくはそれより遅い場合に有効です。カウントクロックソースに PCLKB/1、あるいは他のチャネルのオーバフロー/アンダフローを選択した場合、値は書き込めますが、動作は初期値になります。

## CCLR[2:0] ビット(カウンタクリア要因選択ビット)

TCNT のカウンタクリア要因を選択します。詳細は表 19.4、表 19.5 を参照してください。

表 19.4 CCLR[2:0] (MTU0, MTU3, MTU4)

エレナリ	ビット7	ビット6	ビット5	説明
チャネル	CCLR[2]	CCLR[1]	CCLR[0]	לעי זלם
MTU0	0	0	0	TCNTのクリア禁止
MTU3 MTU4	0	0	1	TGRAのコンペアマッチ/インプットキャプチャでTCNTクリア
	0	1	0	TGRBのコンペアマッチ/インプットキャプチャでTCNTクリア
	0	1	1	同期クリア/同期動作をしている他のチャネルのカウンタクリアでTCNTをクリア(注1)
	1	0	0	TCNTのクリア禁止
	1	0	1	TGRC のコンペアマッチ/インプットキャプチャでTCNT クリア <sup>(注2)</sup>
	1	1	0	TGRDのコンペアマッチ/インプットキャプチャでTCNTクリア <sup>(注2)</sup>
	1	1	1	同期クリア/同期動作をしている他のチャネルのカウンタクリアでTCNTをクリア(注1)

- 注1. 同期動作の設定は、TSYRA.SYNCビットを"1"にすることにより行います。
- 注2. TGRCまたはTGRDをバッファレジスタとして使用している場合は、バッファレジスタの設定が優先され、コンペアマッチ/インプットキャプチャが発生しないため、TCNTはクリアされません。

表 19.5 CCLR[2:0] (MTU1, MTU2)

	ビット7	ビット6	ビット5	
チャネル	予約ビット <sup>(注2)</sup>	CCLR[1]	CCLR[0]	説明
MTU1	0	0	0	TCNTのクリア禁止
MTU2	0	0	1	TGRAのコンペアマッチ/インプットキャプチャでTCNTクリア(LWA = 0のとき) TGRALWのインプットキャプチャでTCNTLWクリア(LWA = 1のとき)
	0	1	0	TGRBのコンペアマッチ/インプットキャプチャでTCNTクリア(LWA = 0のとき) TGRBLWのインプットキャプチャでTCNTLWクリア(LWA = 1のとき)
	0	1	1	同期クリア/同期動作をしている他のチャネルのカウンタクリアでTCNTをクリア(注 1)

- 注1. 同期動作の設定は、TSYRA.SYNCビットを"1"にすることにより行います。
- 注2. MTU1、MTU2ではビット7は予約ビットです。読むと"0"が読めます。書き込みは無効となります。

## • MTU5.TCRU, MTU5.TCRV, MTU5.TCRW

アドレス MTU5.TCRU 0009 5484h, MTU5.TCRV 0009 5494h, MTU5.TCRW 0009 54A4h

	b7	b6	b5	b4	b3	b2	b1	b0
	l		l	ı	1	l	TPSC	C[1:0]
リセット後の値	0	0	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b1-b0	TPSC[1:0]	タイマプリスケーラ選択ビット	表19.10を参照してください	R/W
b7-b2	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W


## TPSC[1:0] ビット(タイマプリスケーラ選択ビット)

TCNT のカウントクロックソースを選択します。詳細は表 19.10 を参照してください。

## 19.2.2 タイマコントロールレジスタ 2 (TCR2)


• MTU0.TCR2, MTU3.TCR2, MTU4.TCR2

アドレス MTU0.TCR2 0009 5328h, MTU3.TCR2 0009 524Ch, MTU4.TCR2 0009 524Dh



• MTU1.TCR2, MTU2.TCR2

アドレス MTU1.TCR2 0009 5394h, MTU2.TCR2 0009 540Ch



ビット	シンボル	ビット名	機能	R/W
b2-b0	TPSC2[2:0]	タイマプリスケーラ選択ビット	表19.6~表19.9を参照してください	R/W
b4-b3	PCB[1:0]	位相計数モード機能拡張制御 ビット	位相計数モード2、3、5モードの機能拡張を制御	R/W
b7-b5	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W

TCR2 レジスタは、TCR と組み合わせて各チャネルの TCNT を制御します。 $MTU0 \sim MTU4$  に各 1 本、MTU5 には TCR2U/V/W の 3 本、計 8 本の TCR2 レジスタがあります。TCR2 レジスタの設定は、TCNT の動作が停止した状態で行ってください。

## TPSC2[2:0] ビット(タイマプリスケーラ選択ビット)


TCNT のカウントクロックソースを選択します。各チャネル独立に選択することができます。詳細は**表** 19.6 ~表 19.9 を参照してください。

## PCB[1:0] ビット(位相計数モード機能拡張制御ビット)

MTU1 と MTU2 の位相計数モード 2、3、5 の機能拡張制御ビットです。詳細は「19.3.6 **位相計数モード**」を参照してください。

## • MTU5.TCR2U, MTU5.TCR2V, MTU5.TCR2W

アドレス MTU5.TCR2U 0009 5485h, MTU5.TCR2V 0009 5495h, MTU5.TCR2W 0009 54A5h



ビット	シンボル	ビット名	機能	R/W
b2-b0	TPSC2[2:0]	タイマプリスケーラ選択ビット	表19.10を参照してください	R/W
b4-b3	CKEG[1:0]	クロックエッジ選択ビット	b4 b3 0 0:立ち上がりエッジでカウント 0 1:立ち下がりエッジでカウント 1 x:両エッジでカウント	R/W
b7-b5	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W

#### x : Don't care

## TPSC2[2:0] ビット(タイマプリスケーラ選択ビット)

TCNT のカウントクロックソースを選択します。詳細は表 19.10 を参照してください。

## CKEG[1:0] ビット(クロックエッジ選択ビット)

MTIOC1A 端子によるカウントクロックソースのエッジを選択します。

表 19.6 TPSC[2:0], TPSC2[2:0] (MTU0)

	Т	CR2 レジス	タ	Т	CR レジス	タ	
チャネル	ビット2	ビット1	ビット0	ビット2	ビット1	ビット0	説明
	TPSC2[2]	TPSC2[1]	TPSC2[0]	TPSC[2]	TPSC[1]	TPSC[0]	
MTU0	0	0	0	0	0	0	内部クロック:PCLKB/1 でカウント
	0	0	0	0	0	1	内部クロック:PCLKB/4でカウント
	0	0	0	0	1	0	内部クロック:PCLKB/16でカウント
		0	0	0	1	1	内部クロック:PCLKB/64でカウント
	0	0	0	1	0	0	外部クロック:MTCLKA端子入力でカウント
	0	0	0	1	0	1	外部クロック:MTCLKB端子入力でカウント
	0	0	0	1	1	0	外部クロック: MTCLKC端子入力でカウント
	0	0	0	1	1	1	外部クロック: MTCLKD端子入力でカウント
	0	0	1	х	Х	Х	内部クロック:PCLKB/2でカウント
	0	1	0	х	Х	Х	内部クロック: PCLKB/8でカウント
	0	1	1	х	Х	Х	内部クロック:PCLKB/32でカウント
	1	0	0	х	Х	Х	内部クロック: PCLKB/256でカウント
	1	0	1	х	х	х	内部クロック:PCLKB/1024でカウント
	1	1	0	х	х	х	設定しないでください
	1	1	1	Х	Х	Х	外部クロック:MTIOC1A端子入力でカウント

表 19.7 TPSC[2:0], TPSC2[2:0] (MTU1)

	Т	CR2 レジス・	タ	Т	CR レジス	タ	
チャネル	ビット2	ビット1	ビット0	ビット2	ビット1	ビット0	説明
	TPSC2[2]	TPSC2[1]	TPSC2[0]	TPSC[2]	TPSC[1]	TPSC[0]	
MTU1	0	0	0	0	0	0	内部クロック:PCLKB/1 でカウント
	0	0	0	0	0	1	内部クロック:PCLKB/4でカウント
	0	0	0	0	1	0	内部クロック:PCLKB/16でカウント
	0	0	0	0	1	1	内部クロック:PCLKB/64でカウント
	0	0	0	1	0	0	外部クロック:MTCLKA端子入力でカウント
	0	0	0	1	0	1	外部クロック:MTCLKB端子入力でカウント
	0	0	0	1	1	0	内部クロック:PCLKB/256でカウント
	0	0	0	1	1	1	MTU2.TCNTのオーバフロー/アンダフロー
	0	0	1	Х	Х	х	内部クロック:PCLKB/2でカウント
	0	1	0	Х	х	х	内部クロック:PCLKB/8でカウント
	0	1	1	Х	х	х	内部クロック:PCLKB/32でカウント
	1	0	0	Х	х	х	内部クロック:PCLKB/1024でカウント
	1	0	1	Х	х	х	設定しないでください
	1	1	0	х	х	х	設定しないでください
	1	1	1	х	х	х	設定しないでください

注. MTU1が位相計数モード時、この設定は無効になります。

表 19.8 TPSC[2:0], TPSC2[2:0] (MTU2)

	Т	CR2 レジス	タ	Т	CR レジス :	タ	
チャネル	ビット2	ビット1	ビット0	ビット2	ビット1	ビット0	説明
	TPSC2[2]	TPSC2[1]	TPSC2[0]	TPSC[2]	TPSC[1]	TPSC[0]	
MTU2	0	0	0	0	0	0	内部クロック:PCLKB/1 でカウント
	0	0	0	0	0	1	内部クロック:PCLKB/4でカウント
	0	0	0	0	1	0	内部クロック:PCLKB/16でカウント
	0	0	0	0	1	1	内部クロック:PCLKB/64でカウント
	0	0	0	1	0	0	外部クロック:MTCLKA端子入力でカウント
	0	0	0	1	0	1	外部クロック:MTCLKB端子入力でカウント
	0	0	0	1	1	0	外部クロック:MTCLKC端子入力でカウント
	0	0	0	1	1	1	内部クロック:PCLKB/1024でカウント
	0	0	1	Х	Х	Х	内部クロック:PCLKB/2でカウント
	0	1	0	Х	Х	Х	内部クロック:PCLKB/8でカウント
	0	1	1	Х	Х	Х	内部クロック:PCLKB/32でカウント
	1	0	0	Х	Х	Х	内部クロック:PCLKB/256でカウント
	1	0	1	х	х	х	設定しないでください
	1	1	0	х	х	х	設定しないでください
	1	1	1	х	х	х	設定しないでください

x : Don't care

注. MTU2が位相計数モード時、この設定は無効になります。

表 19.9 TPSC[2:0], TPSC2[2:0] (MTU3, MTU4)

	Т	CR2 レジス・	タ	Т	CR レジス	タ	
チャネル	ビット2	ビット1	ビット0	ビット2	ビット1	ビット0	説明
	TPSC2[2]	TPSC2[1]	TPSC2[0]	TPSC[2]	TPSC[1]	TPSC[0]	
MTU3	0	0	0	0	0	0	内部クロック:PCLKB/1 でカウント
MTU4	0	0	0	0	0	1	内部クロック:PCLKB/4でカウント
	0	0	0	0	1	0	内部クロック:PCLKB/16でカウント
	0	0	0	0	1	1	内部クロック:PCLKB/64でカウント
	0	0	0	1	0	0	内部クロック:PCLKB/256でカウント
	0	0	0	1	0	1	内部クロック:PCLKB/1024でカウント
	0	0	0	1	1	0	外部クロック:MTCLKA端子入力でカウント
	0	0	0	1	1	1	外部クロック:MTCLKB端子入力でカウント
	0	0	1	Х	х	Х	内部クロック:PCLKB/2でカウント
	0	1	0	Х	х	Х	内部クロック:PCLKB/8でカウント
	0	1	1	Х	х	Х	内部クロック:PCLKB/32でカウント
	1	0	0	Х	х	Х	設定しないでください
	1	0	1	Х	х	Х	設定しないでください
	1	1	0	х	х	х	設定しないでください
	1	1	1	Х	х	Х	設定しないでください


表 19.10 TPSC[1:0], TPSC2[2:0] (MTU5)

	Т	CR2 レジス	タ	TCR L	<b>·</b> ジスタ	
チャネル	ビット2	ビット1	ビット0	ビット1	ビット0	説明
	TPSC2[2]	TPSC2[1]	TPSC2[0]	TPSC[1]	TPSC[0]	
MTU5	0	0	0	0	0	内部クロック:PCLKB/1 でカウント
	0	0	0	0	1	内部クロック:PCLKB/4でカウント
	0	0	0	1	0	内部クロック:PCLKB/16でカウント
	0	0	0	1	1	内部クロック:PCLKB/64でカウント
	0	0	1	Х	Х	内部クロック:PCLKB/2でカウント
	0	1	0	Х	Х	内部クロック:PCLKB/8でカウント
	0	1	1	х	х	内部クロック:PCLKB/32でカウント
	1	0	0	х	х	内部クロック: PCLKB/256でカウント
	1	0	1	х	х	内部クロック:PCLKB/1024でカウント
	1	1	0	х	х	設定しないでください
	1	1	1	х	х	外部クロック:MTIOC1A端子入力

## 19.2.3 タイマモードレジスタ 1 (TMDR1)

#### • MTU0.TMDR1

アドレス MTU0.TMDR1 0009 5301h




#### • MTU1.TMDR1, MTU2.TMDR1

アドレス MTU1.TMDR1 0009 5381h, MTU2.TMDR1 0009 5401h



## • MTU3.TMDR1, MTU4.TMDR1

アドレス MTU3.TMDR1 0009 5202h, MTU4.TMDR1 0009 5203h



ビット	シンボル	ビット名	機能	R/W
b3-b0	MD[3:0]	モード選択ビット	タイマの動作モードを設定します。表19.11を参照してください	R/W
b4	BFA	バッファ動作Aビット	0 : TGRAとTGRC レジスタは通常動作 1 : TGRAとTGRC レジスタはバッファ動作	R/W
b5	BFB	バッファ動作Bビット	0 : TGRBとTGRDレジスタは通常動作 1 : TGRBとTGRDレジスタはバッファ動作	R/W
b6	BFE	バッファ動作Eビット	0:MTU0.TGREとMTU0.TGRFは通常動作 1:MTU0.TGREとMTU0.TGRFはバッファ動作	R/W
b7	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W

TMDR1 レジスタは、各チャネルの動作モードの設定を行うレジスタです。 $MTU0 \sim MTU4$  に各 1 本、計 5 本の TMDR1 レジスタがあります。TMDR1 レジスタの設定は、TCNT の動作が停止した状態で行ってください。

ビット3	ビット2	ビット1	ビット0					U2		
MD[3]	MD[2]	MD[1]	MD[0]	説明		MTU1	MTU2	MTU1 & MTU2 (LWA = 1)	MTU3	MTU4
0	0	0	0	ノーマルモード	0	0	0		0	0
0	0	0	1	設定しないでください						
0	0	1	0	PWMモード1	0	0	0		0	0
0	0	1	1	PWMモード2	0	0	0			
0	1	0	0	位相計数モード1		0	0	0		
0	1	0	1	位相計数モード2		0	0	0		
0	1	1	0	位相計数モード3		0	0	0		
0	1	1	1	位相計数モード4		0	0	0		
1	0	0	0	リセット同期PWMモード <sup>(注1)</sup>					0	
1	0	0	1	位相計数モード5		0	0	0		
1	0	1	х	設定しないでください						
1	1	0	0	設定しないでください						
1	1	0	1	相補PWMモード1(山で転送) <sup>(注1)</sup>					0	
1	1	1	0	相補PWMモード2(谷で転送) <sup>(注1)</sup>					0	
1	1	1	1	相補PWMモード3(山と谷で転送) <sup>(注1)</sup>					0	

表 19.11 MD[3:0] ビットによる動作モードの設定 (MTU0~MTU4)

- 注. 各チャネルで該当以外の動作モードは設定しないでください。
- 注1. リセット同期PWMモード、相補PWMモードの設定は、MTU3のみ可能です。 MTU3をリセット同期PWMモードまたは相補PWMモードに設定した場合、MTU4の設定は無効となり自動的にMTU3の設定に従います。MTU4には初期値(ノーマルモード)を設定してください。

#### BFA ビット(バッファ動作 A ビット)

TGRA レジスタを通常動作させるか、TGRA と TGRC レジスタを組み合わせてバッファ動作させるかを設定します。TGRC レジスタをバッファレジスタとして使用した場合、相補 PWM モード以外では TGRC のインプットキャプチャ/アウトプットコンペアは発生しませんが、相補 PWM モード時は TGRC のコンペアマッチが発生します。また、MTU4 のコンペアマッチが相補 PWM モードの Tb 区間に発生した場合は、タイマ割り込み許可レジスタ(MTU4.TIER)の TGIEC ビットは "0" にしてください。

また、リセット同期 PWM モードおよび相補 PWM モード時の MTU3 および MTU4 のバッファ動作は、MTU3.TMDR1 の BFA ビットの設定に従い動作します。MTU4.TMDR1 の BFA ビットを "0" にしてください。

TGRC レジスタを持たない MTU1、MTU2 ではこのビットは予約ビットです。読むと "0" が読めます。書く場合、"0" としてください。相補 PWM モードの Tb 区間については、図 19.47 を参照してください。

#### BFB ビット(バッファ動作 B ビット)

TGRB レジスタを通常動作させるか、TGRB と TGRD レジスタを組み合わせてバッファ動作させるかを設定します。TGRD レジスタをバッファレジスタとして使用した場合、相補 PWM モード以外では TGRD のインプットキャプチャ/アウトプットコンペアは発生しませんが、相補 PWM モード時は TGRD のコンペアマッチが発生します。また、MTU4 のコンペアマッチが相補 PWM モードの Tb 区間に発生した場合は、タイマ割り込み許可レジスタ(MTU4.TIER)の TGIED ビットは"0"にしてください。

また、リセット同期 PWM モードおよび相補 PWM モード時の MTU3 および MTU4 のバッファ動作は、MTU3.TMDR1 の BFB ビットの設定に従い動作します。MTU4.TMDR1 の BFB ビットを "0" にしてください。

TGRD レジスタを持たない MTU1、MTU2 ではこのビットは予約ビットです。読むと "0" が読めます。書く場合、"0" としてください。相補 PWM モードの Tb 区間については、図 19.47 を参照してください。

## BFE ビット(バッファ動作 E ビット)

MTU0.TGRE と MTU0.TGRF を通常動作またはバッファ動作させるかどうかを選択します。 TGRF をバッファレジスタとして使用した場合も、TGRF のコンペアマッチは発生します。

MTU1~MTU4では予約ビットです。読むと"0"が読めます。書く場合、"0"としてください。

## 19.2.4 タイマモードレジスタ 2 (TMDR2A)

アドレス MTU.TMDR2A 0009 5270h



ビット	シンボル	ビット名	機能	R/W
b0	DRS	ダブルバッファ選択ビット	0:ダブルバッファ機能は無効 1:ダブルバッファ機能は有効	R/W
b7-b1	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W

TMDR2A レジスタは、相補 PWM モード 3 (山と谷で転送) 時、ダブルバッファ機能の設定を行うレジスタです。TMDR2A レジスタの設定は、TCNT の動作が停止した状態で行ってください。

## DRS ビット(ダブルバッファ選択ビット)

相補 PWM モード時、ダブルバッファ機能の有効/無効を選択します。

## 19.2.5 タイマモードレジスタ 3 (TMDR3)

アドレス MTU1.TMDR3 0009 5391h



ビット	シンボル	ビット名	機能	R/W
b0	LWA	ロングワードアクセス制御 ビット	0 : 16 ビットアクセス可能 1 : 32 ビットアクセス可能	R/W
b1	PHCKSEL	外部入力位相クロック選択 ビット	0:外部入力位相クロックはMTCLKA、MTCLKB 1:外部入力位相クロックはMTCLKC、MTCLKD	R/W
b7-b2	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W

TMDR3 レジスタは、MTU1 と MTU2 を組み合わせた 32 ビットのレジスタ、カウンタのロングワードアクセスを制御します。MTU1 のみに一本あります。MTU1 と MTU2 のカウンタ(TCNTLW)、ジェネラルレジスタ A(TGRALW)、ジェネラルレジスタ B(TGRBLW)は表 19.12 のような組み合わせでアクセスされます。

## LWA ビット(ロングワードアクセス制御ビット)

MTU1と MTU2のレジスタを組み合わせて32ビットでのアクセスを選択します。

LWA ビットが "0" の場合、MTU1 と MTU2 はそれぞれ独立した 16 ビットタイマとして動作するため、TCNTLW、TGRALW、TGRBLW レジスタはアクセスできません。

LWA ビットが "1" の場合、MTU1 と MTU2 はカスケード接続された 32 ビットタイマとして動作し、タイマの制御は MTU1.TCR、MTU1.TCR2、MTU1.TIOR、MTU1.TMDR1 レジスタで行います。MTU2.TCR、MTU2.TCR2、MTU2.TIOR、MTU2.TMDR1 レジスタの設定は無効で、MTU1、MTU2 の 16 ビットレジスタ (TCNT、TGRA、TGRB レジスタ) へのアクセスもできません。また、MTU2 のインプットキャプチャとコンペアマッチも無効となります。

なお、LWA ビットを "1" にした MTU1 と MTU2 のカスケード接続は、位相計数モードでのみ使用できます。 ノーマルモード、PWM1 モード、PWM2 モードでは使用できません。 LWA ビットを "1" にする場合、位相計数モードを選択してください。

LWA ビットを "1" にする場合は、事前に MTU1 と MTU2 の TCNT、TGRA、TGRB レジスタを初期化してください。

#### PHCKSEL ビット(外部入力位相クロック選択ビット)

MTU1 と MTU2 のレジスタを組み合わせて、32 ビット位相計数モードまたは MTU2 の位相計数モードで、外部入力クロックから A 相、B 相信号を選択します。詳細は「表 19.50 位相計数モードクロック入力端子」を参照してください。

表 19.12 TMDR3 レジスタの設定と組み合わせ

1 2° 7 h	TM	DR3.LWA = 0	TMDR3.LWA = 1		
レジスタ	シンボル	アクセス方式	シンボル	アクセス方式	
MTU1のカウンタ <sup>(注1)</sup>	MTU1.TCNT	ワード	MTU1.TCNTLW	ロングワード	
MTU2のカウンタ	MTU2.TCNT	ワード			
MTU1のジェネラルレジスタA	MTU1.TGRA	ワード	MTU1.TGRALW	ロングワード	
MTU2のジェネラルレジスタA	MTU2.TGRA	ワード			
MTU1のジェネラルレジスタB	MTU1.TGRB	ワード	MTU1.TGRBLW	ロングワード	
MTU2のジェネラルレジスタB	MTU2.TGRB	ワード			

注1. LWA = 1にした場合、MTU1のカウントクロックをMTU2.TCNTのオーバフロー/アンダフローに設定する必要はありません。

## 19.2.6 タイマ I/O コントロールレジスタ (TIOR)

• MTU0.TIORH, MTU1.TIOR, MTU2.TIOR, MTU3.TIORH, MTU4.TIORH

アドレス MTU0.TIORH 0009 5302h, MTU1.TIOR 0009 5382h, MTU2.TIOR 0009 5402h, MTU3.TIORH 0009 5204h, MTU4.TIORH 0009 5206h




ビット	シンボル	ビット名	機能	R/W
b3-b0	IOA[3:0]	I/OコントロールAビット <sup>(注1)</sup>	下記の表を参照してください MTU0.TIORH:表19.21 MTU1.TIOR:表19.23 MTU2.TIOR:表19.24 MTU3.TIORH:表19.25 MTU4.TIORH:表19.27	R/W
b7-b4	IOB[3:0]	I/OコントロールBビット(注1)	下記の表を参照してください MTU0.TIORH:表19.13 MTU1.TIOR:表19.15 MTU2.TIOR:表19.16 MTU3.TIORH:表19.17 MTU4.TIORH:表19.19	R/W

注1. コンペアマッチでLow出力/High出力/トグル出力中に、IOn[3:0] (n = A, B) の値を出力禁止("0000b"または"0100b") へ変 更するとHi-Zになります。

• MTU0.TIORL, MTU3.TIORL, MTU4.TIORL

アドレス MTU0.TIORL 0009 5303h, MTU3.TIORL 0009 5205h, MTU4.TIORL 0009 5207h



ビット	シンボル	ビット名	機能	R/W
b3-b0	IOC[3:0]	I/OコントロールCビット <sup>(注1)</sup>	下記の表を参照してください MTU0.TIORL:表19.22 MTU3.TIORL:表19.26 MTU4.TIORL:表19.28	R/W
b7-b4	IOD[3:0]	I/OコントロールDビット <sup>(注1)</sup>	下記の表を参照してください MTU0.TIORL:表19.14 MTU3.TIORL:表19.18 MTU4.TIORL:表19.20	R/W

注1. コンペアマッチでLow出力/High出力/トグル出力中に、IOn[3:0] (n = C, D) の値を出力禁止("0000b"または"0100b")へ変 更するとHi-Zになります。

#### • MTU5.TIORU、MTU5.TIORV、MTU5.TIORW

アドレス MTU5.TIORU 0009 5486h, MTU5.TIORV 0009 5496h, MTU5.TIORW 0009 54A6h



ビット	シンボル	ビット名	機能	R/W
b4-b0	IOC[4:0]	I/OコントロールCビット	下記の表を参照してください	R/W
			MTU5.TIORU, MTU5.TIORV, MTU5.TIORW:表 19.29	
b7-b5	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W

TIOR レジスタは、TGR レジスタを制御します。MTU0、MTU3、MTU4 に各 2 本、MTU1、MTU2 に各 1 本、MTU5 には MTU5.TIORU/V/W の 3 本、計 11 本の TIOR があります。TIOR レジスタは TMDR レジスタの設定が、ノーマルモード、PWM モード、位相計数モードの場合に設定します。

TIOR レジスタは TMDR1 レジスタの設定により影響を受けますので注意してください。

TIOR レジスタで指定した初期出力はカウンタ停止した(TSTRA.CSTn ビットを"0"にした)状態で有効になります。また、PWM モード 2 の場合にはカウンタが"0000h"になった時点での出力を指定します。

TGRC レジスタ、あるいは TGRD レジスタをバッファ動作に設定した場合は、本設定は無効となり、バッファレジスタとして動作します。

表 19.13 TIORH (MTU0)

ビット7	ビット6	ビット5	ビット4		説明
IOB[3]	IOB[2]	IOB[1]	IOB[0]	TGRB レジスタの機能	MTIOC0B端子の機能
0	0	0	0	アウトプットコンペア	出力禁止
0	0	0	1	レジスタ	初期出力はLow出力 コンペアマッチでLow出力
0	0	1	0		初期出力はLow出力 コンペアマッチでHigh出力
0	0	1	1		初期出力はLow出力 コンペアマッチでトグル出力
0	1	0	0		出力禁止
0	1	0	1		初期出力はHigh出力 コンペアマッチでLow出力
0	1	1	0		初期出力はHigh出力 コンペアマッチでHigh出力
0	1	1	1		初期出力はHigh出力 コンペアマッチでトグル出力
1	0	0	0	インプットキャプチャ	立ち上がりエッジでインプットキャプチャ
1	0	0	1	レジスタ	立ち下がりエッジでインプットキャプチャ
1	0	1	х		両エッジでインプットキャプチャ
1	1	х	х		キャプチャ入力元はMTU1/カウントクロック MTU1.TCNT(LWA = 0)またはMTU1.TCNTLW(LWA = 1)の カウントアップ/カウントダウンでインプットキャプチャ $($ 注 $^{1})$

注1. MTU1のカウントクロックにPCLKB/1を選択した場合、MTU0のインプットキャプチャは発生しません。PCLKB/1以外のクロックを選択してください。

表19.14 TIORL (MTU0)

ビット7	ビット6	ビット5	ビット4		説明
IOD[3]	IOD[2]	IOD[1]	IOD[0]	TGRDレジスタの機能	MTIOC0D端子の機能
0	0	0	0	アウトプットコンペア	出力禁止
0	0	0	1	レジスタ <sup>(注1)</sup>	初期出力はLow出力 コンペアマッチでLow出力
0	0	1	0		初期出力はLow出力 コンペアマッチでHigh出力
0	0	1	1		初期出力はLow出力 コンペアマッチでトグル出力
0	1	0	0		出力禁止
0	1	0	1		初期出力はHigh出力 コンペアマッチでLow出力
0	1	1	0		初期出力はHigh出力 コンペアマッチでHigh出力
0	1	1	1		初期出力はHigh出力 コンペアマッチでトグル出力
1	0	0	0	インプットキャプチャ	立ち上がりエッジでインプットキャプチャ
1	0	0	1	レジスタ <sup>(注1)</sup>	立ち下がりエッジでインプットキャプチャ
1	0	1	х		両エッジでインプットキャプチャ
1	1	х	х		キャプチャ入力元はMTU1/カウントクロック MTU1.TCNT(LWA = 0)またはMTU1.TCNTLW(LWA = 1)の カウントアップ/カウントダウンでインプットキャプチャ $($ 注2)

- 注1. MTU0.TMDR1.BFB ビットを"1"にして、MTU0.TGRD レジスタをバッファレジスタとして使用した場合は、本設定は無効になり、インプットキャプチャ /アウトプットコンペアは発生しません。
- 注2. MTU1のカウントクロックにPCLKB/1を選択した場合、MTU0のインプットキャプチャは発生しません。PCLKB/1以外のクロックを選択してください。

表19.15 TIOR (MTU1)

ビット7	ビット6	ビット5	ビット4		説明
IOB[3]	IOB[2]	IOB[1]	IOB[0]	TGRB/TGRBLW レジスタの機能	MTIOC1B端子の機能
0	0	0	0	アウトプットコンペア	出力禁止
0	0	0	1	レジスタ (LWA = 0 のと きのみ有効)	初期出力はLow出力 コンペアマッチでLow出力
0	0	1	0		初期出力はLow出力 コンペアマッチでHigh出力
0	0	1	1		初期出力はLow出力 コンペアマッチでトグル出力
0	1	0	0		出力禁止
0	1	0	1		初期出力はHigh出力 コンペアマッチでLow出力
0	1	1	0		初期出力はHigh出力 コンペアマッチでHigh出力
0	1	1	1		初期出力はHigh出力 コンペアマッチでトグル出力
1	0	0	0	インプットキャプチャ	立ち上がりエッジでインプットキャプチャ
1	0	0	1	レジスタ	立ち下がりエッジでインプットキャプチャ
1	0	1	х		両エッジでインプットキャプチャ
1	1	х	х		MTU0.TGRCのコンペアマッチ/インプットキャプチャの発生 でインプットキャプチャ

表19.16 TIOR (MTU2)

ビット7	ビット6	ビット5	ビット4		説明
IOB[3]	IOB[2]	IOB[1]	IOB[0]	TGRBレジスタの機能	MTIOC2B端子の機能
0	0	0	0	アウトプットコンペア	出力禁止
0	0	0	1	レジスタ	初期出力はLow出力 コンペアマッチでLow出力
0	0	1	0		初期出力はLow出力 コンペアマッチでHigh出力
0	0	1	1		初期出力はLow出力 コンペアマッチでトグル出力
0	1	0	0		出力禁止
0	1	0	1		初期出力はHigh出力 コンペアマッチでLow出力
0	1	1	0		初期出力はHigh出力 コンペアマッチでHigh出力
0	1	1	1		初期出力はHigh出力 コンペアマッチでトグル出力
1	х	0	0	インプットキャプチャ	立ち上がりエッジでインプットキャプチャ
1	х	0	1	レジスタ	立ち下がりエッジでインプットキャプチャ
1	х	1	х		両エッジでインプットキャプチャ

表 19.17 TIORH (MTU3)

ビット7	ビット6	ビット5	ビット4		説明
IOB[3]	IOB[2]	IOB[1]	IOB[0]	TGRB レジスタの機能	MTIOC3B端子の機能
0	0	0	0	アウトプットコンペア	出力禁止
0	0	0	1	レジスタ	初期出力はLow出力 コンペアマッチでLow出力
0	0	1	0		初期出力はLow出力 コンペアマッチでHigh出力
0	0	1	1		初期出力はLow出力 コンペアマッチでトグル出力
0	1	0	0		出力禁止
0	1	0	1		初期出力はHigh出力 コンペアマッチでLow出力
0	1	1	0		初期出力はHigh出力 コンペアマッチでHigh出力
0	1	1	1		初期出力はHigh出力 コンペアマッチでトグル出力
1	х	0	0	インプットキャプチャ	立ち上がりエッジでインプットキャプチャ
1	х	0	1	レジスタ	立ち下がりエッジでインプットキャプチャ
1	х	1	х		両エッジでインプットキャプチャ

表 19.18 TIORL (MTU3)

ビット7	ビット6	ビット5	ビット4	説明		
IOD[3]	IOD[2]	IOD[1]	IOD[0]	TGRDレジスタの機能	MTIOC3D端子の機能	
0	0	0	0	アウトプットコンペア	出力禁止	
0	0	0	1	レジスタ <sup>(注1)</sup>	初期出力はLow出力 コンペアマッチでLow出力	
0	0	1	0	初期出力はLow出力 コンペアマッチでHigh出力		
0	0	1	1		初期出力はLow出力 コンペアマッチでトグル出力	
0	1	0	0		出力禁止	
0	1	0	1			初期出力はHigh出力 コンペアマッチでLow出力
0	1	1	0			初期出力はHigh出力 コンペアマッチでHigh出力
0	1	1	1		初期出力はHigh出力 コンペアマッチでトグル出力	
1	х	0	0	インプットキャプチャ	立ち上がりエッジでインプットキャプチャ	
1	х	0	1	レジスタ <sup>(注1)</sup>	レジスタ <sup>(注1)</sup>	立ち下がりエッジでインプットキャプチャ
1	х	1	х		両エッジでインプットキャプチャ	

x : Don't care

注1. MTU3.TMDR1.BFBビットを"1"にして、MTU3.TGRD レジスタをバッファレジスタとして使用した場合は、本設定は無効になり、インプットキャプチャ/アウトプットコンペアは発生しません。

表 19.19 TIORH (MTU4)

ビット7	ビット6	ビット5	ビット4	説明		
IOB[3]	IOB[2]	IOB[1]	IOB[0]	TGRB レジスタの機能	MTIOC4B 端子の機能	
0	0	0	0	アウトプットコンペア	出力禁止	
0	0	0	1	レジスタ	初期出力はLow出力 コンペアマッチでLow出力	
0	0	1	0		初期出力はLow出力 コンペアマッチでHigh出力	
0	0	1	1		初期出力はLow出力 コンペアマッチでトグル出力	
0	1	0	0		出力禁止	
0	1	0	1		初期出力はHigh出力 コンペマッチでLow出力	
0	1	1	0		初期出力はHigh出力 コンペマッチでHigh出力	
0	1	1	1		初期出力はHigh出力 コンペマッチでトグル出力	
1	х	0	0	インプットキャプチャ	立ち上がりエッジでインプットキャプチャ	
1	х	0	1	レジスタ	立ち下がりエッジでインプットキャプチャ	
1	х	1	х		両エッジでインプットキャプチャ	

表 19.20 TIORL (MTU4)

ビット7	ビット6	ビット5	ビット4		説明	
IOD[3]	IOD[2]	IOD[1]	IOD[0]	TGRD レジスタの機能	MTIOC4D端子の機能	
0	0	0	0	アウトプットコンペア	出力禁止	
0	0	0	1	レジスタ <sup>(注1)</sup>	初期出力はLow出力 コンペアマッチでLow出力	
0	0	1	0		初期出力はLow出力 コンペマッチでHigh出力	
0	0	1	1		初期出力はLow出力 コンペアマッチでトグル出力	
0	1	0	0		出力禁止	
0	1	0	1		初期出力はHigh出力 コンペアマッチでLow出力	
0	1	1	0		初期出力はHigh出力 コンペアマッチでHigh出力	
0	1	1	1		初期出力はHigh出力 コンペアマッチでトグル出力	
1	х	0	0	インプットキャプチャ	立ち上がりエッジでインプットキャプチャ	
1	х	0	1	レジスタ <sup>(注1)</sup>	レジスタ <sup>(注1)</sup> 立	立ち下がりエッジでインプットキャプチャ
1	х	1	х		両エッジでインプットキャプチャ	

x : Don't care

注1. MTU4.TMDR1.BFB ビットを"1"にして、MTU4.TGRD レジスタをバッファレジスタとして使用した場合は、本設定は無効になり、インプットキャプチャ/アウトプットコンペアは発生しません。

表 19.21 TIORH (MTU0)

ビット3	ビット2	ビット1	ビット0	説明		
IOA[3]	IOA[2]	IOA[1]	IOA[0]	TGRA レジスタの機能	MTIOC0A端子の機能	
0	0	0	0	アウトプットコンペア	出力禁止	
0	0	0	1	レジスタ	初期出力はLow出力 コンペアマッチでLow出力	
0	0	1	0		初期出力はLow出力 コンペアマッチでHigh出力	
0	0	1	1		初期出力はLow出力 コンペアマッチでトグル出力	
0	1	0	0		出力禁止	
0	1	0	1		初期出力はHigh出力 コンペアマッチでLow出力	
0	1	1	0		初期出力はHigh出力 コンペアマッチでHigh出力	
0	1	1	1		初期出力はHigh出力 コンペアマッチでトグル出力	
1	0	0	0	インプットキャプチャ	立ち上がりエッジでインプットキャプチャ	
1	0	0	1	レジスタ	立ち下がりエッジでインプットキャプチャ	
1	0	1	х		両エッジでインプットキャプチャ	
1	1	х	х		キャプチャ入力元はMTU1/カウントクロック MTU1.TCNT(LWA = 0)またはMTU1.TCNTLW(LWA = 1)の カウントアップ/カウントダウンでインプットキャプチャ $($ 注 $^{1})$	

注1. MTU1のカウントクロックにPCLKB/1を選択した場合、MTU0のインプットキャプチャは発生しません。PCLKB/1以外のク ロックを選択してください。

TIORL (MTU0) 表 19.22

ビット3	ビット2	ビット1	ビット0	説明		
IOC[3]	IOC[2]	IOC[1]	IOC[0]	TGRCレジスタの機能	MTIOC0C 端子の機能	
0	0	0	0	アウトプットコンペア	出力禁止	
0	0	0	1	レジスタ <sup>(注1)</sup>	初期出力はLow出力 コンペアマッチでLow出力	
0	0	1	0		初期出力はLow出力 コンペアマッチでHigh出力	
0	0	1	1		初期出力はLow出力 コンペアマッチでトグル出力	
0	1	0	0		出力禁止	
0	1	0	1		初期出力はHigh出力 コンペアマッチでLow出力	
0	1	1	0		初期出力はHigh出力 コンペアマッチでHigh出力	
0	1	1	1		初期出力はHigh出力 コンペアマッチでトグル出力	
1	0	0	0	インプットキャプチャ	立ち上がりエッジでインプットキャプチャ	
1	0	0	1	レジスタ <sup>(注1)</sup>	立ち下がりエッジでインプットキャプチャ	
1	0	1	Х		両エッジでインプットキャプチャ	
1	1	х	х		キャプチャ入力元はMTU1/カウントクロック MTU1.TCNT(LWA = 0)またはMTU1.TCNTLW(LWA = 1)の カウントアップ/カウントダウンでインプットキャプチャ $($ 注2)	

- 注1. MTU0.TMDR1.BFA ビットを"1"にして、MTU0.TGRC レジスタをバッファレジスタとして使用した場合は、本設定は無効にな
- り、インプットキャプチャ /アウトプットコンペアは発生しません。 注2. MTU1のカウントクロックに PCLKB/1 を選択した場合、MTU0のインプットキャプチャは発生しません。PCLKB/1 以外のク ロックを選択してください。



表19.23 TIOR (MTU1)

ビット3	ビット2	ビット1	ビット0		説明	
IOA[3]	IOA[2]	IOA[1]	IOA[0]	TGRA/TGRALW レジスタの機能	MTIOC1A端子の機能	
0	0	0	0	アウトプットコンペア	出力禁止	
0	0	0	1	レジスタ (LWA = 0 のと きのみ有効)	初期出力はLow出力 コンペアマッチでLow出力	
0	0	1	0		初期出力はLow出力 コンペアマッチでHigh出力	***************************************
0	0	1	1		初期出力はLow出力 コンペアマッチでトグル出力	
0	1	0	0		出力禁止	
0	1	0	1		初期出力はHigh出力 コンペアマッチでLow出力	
0	1	1	0		初期出力はHigh出力 コンペアマッチでHigh出力	
0	1	1	1		初期出力はHigh出力 コンペアマッチでトグル出力	
1	0	0	0	インプットキャプチャ	立ち上がりエッジでインプットキャプチャ	
1	0	0	1	レジスタ	立ち下がりエッジでインプットキャプチャ	
1	0	1	х		両エッジでインプットキャプチャ	
1	1	х	х		MTU0.TGRAのコンペアマッチ/インプットキャプチャの発生 でインプットキャプチャ	

表19.24 TIOR (MTU2)

ビット3	ビット2	ビット1	ビット0	説明			
IOA[3]	IOA[2]	IOA[1]	IOA[0]	TGRA レジスタの機能	MTIOC2A 端子の機能		
0	0	0	0	アウトプットコンペア	出力禁止		
0	0	0	1	レジスタ	初期出力はLow出力 コンペアマッチでLow出力		
0	0	1	0		初期出力はLow出力 コンペアマッチでHigh出力		
0	0	1	1		初期出力はLow出力 コンペアマッチでトグル出力		
0	1	0	0		出力禁止		
0	1	0	1		初期出力はHigh出力 コンペアマッチでLow出力		
0	1	1	0			初期出力はHigh出力 コンペアマッチでHigh出力	
0	1	1	1		初期出力はHigh出力 コンペアマッチでトグル出力		
1	х	0	0	インプットキャプチャ レジスタ	立ち上がりエッジでインプットキャプチャ		
1	х	0	1		レジスタ	レジスタ	立ち下がりエッジでインプットキャプチャ
1	х	1	х		両エッジでインプットキャプチャ		

表 19.25 TIORH (MTU3)

ビット3	ビット2	ビット1	ビット0	説明		
IOA[3]	IOA[2]	IOA[1]	IOA[0]	TGRA レジスタの機能	MTIOC3A 端子の機能	
0	0	0	0	アウトプットコンペア	出力禁止	
0	0	0	1	レジスタ	初期出力はLow出力 コンペアマッチでLow出力	
0	0	1	0		初期出力はLow出力 コンペアマッチでHigh出力	
0	0	1	1		初期出力はLow出力 コンペアマッチでトグル出力	
0	1	0	0		出力禁止	
0	1	0	1		初期出力はHigh出力 コンペアマッチでLow出力	
0	1	1	0		初期出力はHigh出力 コンペアマッチでHigh出力	
0	1	1	1		初期出力はHigh出力 コンペアマッチでトグル出力	
1	х	0	0	インプットキャプチャ	立ち上がりエッジでインプットキャプチャ	
1	х	0	1	レジスタ	立ち下がりエッジでインプットキャプチャ	
1	х	1	х		両エッジでインプットキャプチャ	

表 19.26 TIORL (MTU3)

ビット3	ビット2	ビット1	ビット0	説明		
IOC[3]	IOC[2]	IOC[1]	IOC[0]	TGRC レジスタの機能	MTIOC3C 端子の機能	
0	0	0	0	アウトプットコンペア	出力禁止	
0	0	0	1	レジスタ <sup>(注1)</sup>	初期出力はLow出力 コンペアマッチでLow出力	
0	0	1	0		初期出力はLow出力 コンペアマッチでHigh出力	
0	0	1	1		初期出力はLow出力 コンペアマッチでトグル出力	
0	1	0	0		出力禁止	
0	1	0	1			初期出力はHigh出力 コンペアマッチでLow出力
0	1	1	0			初期出力はHigh出力 コンペアマッチでHigh出力
0	1	1	1		初期出力はHigh出力 コンペアマッチでトグル出力	
1	х	0	0	インプットキャプチャ レジスタ <sup>(注1)</sup>	立ち上がりエッジでインプットキャプチャ	
1	х	0	1		立ち下がりエッジでインプットキャプチャ	
1	х	1	х		両エッジでインプットキャプチャ	

x : Don't care

注1. MTU3.TMDR1.BFA ビットを"1"にして、MTU3.TGRC レジスタをバッファレジスタとして使用した場合は、本設定は無効になり、インプットキャプチャ /アウトプットコンペアは発生しません。

表 19.27 TIORH (MTU4)

ビット3	ビット2	ビット1	ビット0	説明		
IOA[3]	IOA[2]	IOA[1]	IOA[0]	TGRA レジスタの機能	MTIOC4A 端子の機能	
0	0	0	0	アウトプットコンペア	出力禁止	
0	0	0	1	レジスタ	初期出力はLow出力 コンペアマッチでLow出力	
0	0	1	0		初期出力はLow出力 コンペアマッチでHigh出力	
0	0	1	1		初期出力はLow出力 コンペアマッチでトグル出力	
0	1	0	0		出力禁止	
0	1	0	1		初期出力はHigh出力 コンペアマッチでLow出力	
0	1	1	0		初期出力はHigh出力 コンペアマッチでHigh出力	
0	1	1	1		初期出力はHigh出力 コンペアマッチでトグル出力	
1	х	0	0	インプットキャプチャ	立ち上がりエッジでインプットキャプチャ	
1	х	0	1	レジスタ	立ち下がりエッジでインプットキャプチャ	
1	х	1	х		両エッジでインプットキャプチャ	

表 19.28 TIORL (MTU4)

ビット3	ビット2	ビット1	ビット0	説明			
IOC[3]	IOC[2]	IOC[1]	IOC[0]	TGRC レジスタの機能	MTIOC4C 端子の機能		
0	0	0	0	アウトプットコンペア	出力禁止		
0	0	0	1	レジスタ <sup>(注1)</sup>	初期出力はLow出力 コンペアマッチでLow出力		
0	0	1	0		初期出力はLow出力 コンペアマッチでHigh出力		
0	0	1	1		初期出力はLow出力 コンペアマッチでトグル出力		
0	1	0	0		出力禁止		
0	1	0	1		初期出力はHigh出力 コンペアマッチでLow出力		
0	1	1	0		初期出力はHigh出力 コンペアマッチでHigh出力		
0	1	1	1		初期出力はHigh出力 コンペアマッチでトグル出力		
1	х	0	0	インプットキャプチャ レジスタ <sup>(注1)</sup>	立ち上がりエッジでインプットキャプチャ		
1	х	0	1		立ち下がりエッジでインプットキャプチャ		
1	х	1	х		両エッジでインプットキャプチャ		

x : Don't care

注1. MTU4.TMDR1.BFA ビットを"1"にして、MTU4.TGRC レジスタをバッファレジスタとして使用した場合は、本設定は無効になり、インプットキャプチャ /アウトプットコンペアは発生しません。


表 19.29 TIORU, TIORV, TIORW (MTU5)

ビット4	ビット3	ビット2	ビット1	ビット0		説明
IOC[4]	IOC[3]	IOC[2]	IOC[1]	IOC[0]	TGRU、TGRV、 TGRW レジスタの機能	MTIC5U、MTIC5V、MTIC5W 端子の機能
0	0	0	0	0	アウトプットコンペア	機能なし
0	0	0	0	1	レジスタ	設定しないでください
0	0	0	1	х		設定しないでください
0	0	1	х	х		設定しないでください
0	1	х	х	х		設定しないでください
1	0	0	0	0	インプットキャプチャ	設定しないでください
1	0	0	0	1	レジスタ <sup>(注1)</sup>	立ち上がりエッジでインプットキャプチャ
1	0	0	1	0		立ち下がりエッジでインプットキャプチャ
1	0	0	1	1		両エッジでインプットキャプチャ
1	0	1	х	х		設定しないでください
1	1	0	0	0		設定しないでください
1	1	0	0	1		外部入力信号のLowパルス幅測定用 相補PWMモードの谷でキャプチャ
1	1	0	1	0		外部入力信号のLowパルス幅測定用 相補PWMモードの山でキャプチャ
1	1	0	1	1		外部入力信号のLowパルス幅測定用 相補PWMモードの山と谷でキャプチャ
1	1	1	0	0		設定しないでください
1	1	1	0	1		外部入力信号のHighパルス幅測定用 相補PWMモードの谷でキャプチャ
1	1	1	1	0		外部入力信号のHighパルス幅測定用 相補PWMモードの山でキャプチャ
1	1	1	1	1		外部入力信号のHighパルス幅測定用 相補PWMモードの山と谷でキャプチャ

注1. IOC[4:0] ビットへの"19h"、"1Ah"、"1Bh"、"1Dh"、"1Eh"、"1Fh"の設定は、外部パルス幅測定機能使用時か、MTU3、MTU4と 連動したデッドタイム補償用機能使用時のみとしてください。詳細は「19.3.11 外部パルス幅測定機能」、「19.3.12 デッドタイム補償用機能」を参照してください。

## 19.2.7 タイマコンペアマッチクリアレジスタ (TCNTCMPCLR)

アドレス MTU5.TCNTCMPCLR 0009 54B6h



ビット	シンボル	ビット名	機能	R/W
b0	CMPCLR5W	TCNTコンペアクリア5W ビット	0: MTU5.TCNTWとMTU5.TGRWのコンペアマッチ/インプット キャプチャによる、MTU5.TCNTWの"0000h"クリアを禁止 1: MTU5.TCNTWとMTU5.TGRWのコンペアマッチ/インプット キャプチャによる、MTU5.TCNTWの"0000h"クリアを許可	R/W
b1	CMPCLR5V	TCNTコンペアクリア5V ビット	0: MTU5.TCNTVとMTU5.TGRVのコンペアマッチ/インプットキャ プチャによる、MTU5.TCNTVの"0000h"クリアを禁止 1: MTU5.TCNTVとMTU5.TGRVのコンペアマッチ/インプットキャ プチャによる、MTU5.TCNTVの"0000h"クリアを許可	R/W
b2	CMPCLR5U	TCNTコンペアクリア5U ビット	0: MTU5.TCNTUとMTU5.TGRUのコンペアマッチ/インプットキャ プチャによる、MTU5.TCNTUの"0000h"クリアを禁止 1: MTU5.TCNTUとMTU5.TGRUのコンペアマッチ/インプットキャ プチャによる、MTU5.TCNTUの"0000h"クリアを許可	R/W
b7-b3	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W

TCNTCMPCLR レジスタは、MTU5.TCNTU、MTU5.TCNTV、MTU5.TCNTW のクリア要求を設定するレジスタです。MTU5 に 1 本の TCNTCMPCLR レジスタがあります。

# 19.2.8 タイマインタラプトイネーブルレジスタ (TIER)

## • MTU1.TIER, MTU2.TIER

アドレス MTU1.TIER 0009 5384h, MTU2.TIER 0009 5404h

	b7	b6	b5	b4	b3	b2	b1	b0
	TTGE	_	TCIEU	TCIEV	_	_	TGIEB	TGIEA
リセット後の値	0	0	0	0	0	0	0	0

## • MTU0.TIER, MTU3.TIER

アドレス MTU0.TIER 0009 5304h, MTU3.TIER 0009 5208h

	b7	b6	b5	b4	b3	b2	b1	b0
	TTGE	_	_	TCIEV	TGIED	TGIEC	TGIEB	TGIEA
リセット後の値	0	0	0	0	0	0	0	0

#### • MTU4.TIER

アドレス MTU4.TIER 0009 5209h

	b7	b6	b5	b4	b3	b2	b1	b0
	TTGE	TTGE2	_	TCIEV	TGIED	TGIEC	TGIEB	TGIEA
リセット後の値	0	0	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b0	TGIEA	TGR割り込み許可Aビット	0:割り込み要求(TGIA)を禁止 1:割り込み要求(TGIA)を許可	R/W
b1	TGIEB	TGR割り込み許可Bビット	0:割り込み要求(TGIB)を禁止 1:割り込み要求(TGIB)を許可	R/W
b2	TGIEC	TGR割り込み許可Cビット	0:割り込み要求(TGIC)を禁止 1:割り込み要求(TGIC)を許可	R/W
b3	TGIED	TGR割り込み許可Dビット	0:割り込み要求(TGID)を禁止 1:割り込み要求(TGID)を許可	R/W
b4	TCIEV	オーバフロー割り込み許可ビット	0:割り込み要求(TCIV)を禁止 1:割り込み要求(TCIV)を許可	R/W
b5	TCIEU	アンダフロー割り込み許可ビット	0:割り込み要求(TCIU)を禁止 1:割り込み要求(TCIU)を許可	R/W
b6	TTGE2	A/D変換開始要求許可2ビット	0: MTUn.TCNTのアンダフロー(谷)によるA/D変換要求を禁止 1: MTUn.TCNTのアンダフロー(谷)によるA/D変換要求を許可	R/W
b7	TTGE	A/D変換開始要求許可ビット	0:A/D変換開始要求の生成を禁止 1:A/D変換開始要求の生成を許可	R/W

n = 4

TIER レジスタは、各チャネルの割り込み要求の許可、禁止を制御するレジスタです。MTU0 に 2 本、MTU1 ~ MTU5 に各 1 本、計 7 本の TIER レジスタがあります。

#### TGIEA、TGIEB ビット(TGR 割り込み許可 A、B ビット)

割り込み要求 (TGIn) を許可または禁止します (n = A, B)。

## TGIEC、TGIED ビット(TGR 割り込み許可 C、D ビット)

割り込み要求 (TGIn) を許可または禁止します (n = C, D)。 MTU1、MTU2 では予約ビットです。読むと "0" が読めます。書く場合、"0" としてください。

#### TCIEV ビット(オーバフロー割り込み許可ビット)

割り込み要求 (TCIV) を許可または禁止します。

#### TCIEU ビット(アンダフロー割り込み許可ビット)

割り込み要求(TCIU)を許可または禁止します。

MTU0、MTU3、MTU4では予約ビットです。読むと"0"が読めます。書く場合、"0"としてください。

## TTGE2 ビット (A/D 変換開始要求許可 2 ビット)

相補 PWM モードで、MTUn.TCNT のアンダフロー(谷)による A/D 変換要求の生成を許可または禁止します (n=4)。

MTU0~ MTU3 では予約ビットです。読むと "0" が読めます。書く場合、"0" としてください。

## TTGE ビット(A/D 変換開始要求許可ビット)

TGRA レジスタのインプットキャプチャ/コンペアマッチによる A/D コンバータの開始要求の生成を許可または禁止します。

#### • MTU0.TIER2

アドレス MTU0.TIER2 0009 5324h



ビット	シンボル	ビット名	機能	R/W
b0	TGIEE	TGR割り込み許可Eビット	0:割り込み要求(TGIE)を禁止 1:割り込み要求(TGIE)を許可	R/W
b1	TGIEF	TGR割り込み許可Fビット	0:割り込み要求(TGIF)を禁止 1:割り込み要求(TGIF)を許可	R/W
b6-b2	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W
b7	TTGE2	A/D変換開始要求許可2ビット	0: MTU0.TCNTとMTU0.TGREのコンペアマッチによる A/D変換開始要求を禁止 1: MTU0.TCNTとMTU0.TGREのコンペアマッチによる A/D変換開始要求を許可	R/W

#### TGIEE、TGIEF ビット(TGR 割り込み許可 E、F ビット)


MTU0.TCNT と MTU0.TGRn のコンペアマッチによる割り込み要求の生成を許可または禁止します (n = E, F)。

## TTGE2 ビット(A/D 変換開始要求許可 2 ビット)

MTU0.TCNT と MTU0.TGRE のコンペアマッチによる A/D 変換開始要求の生成を許可または禁止します。

### • MTU5.TIER

アドレス MTU5.TIER 0009 54B2h



ビット	シンボル	ビット名	機能	R/W
b0	TGIE5W	TGR割り込み許可5Wビット	0:TGIW5割り込み要求を禁止 1:TGIW5割り込み要求を許可	R/W
b1	TGIE5V	TGR割り込み許可5Vビット	0:TGIV5割り込み要求を禁止 1:TGIV5割り込み要求を許可	R/W
b2	TGIE5U	TGR割り込み許可5Uビット	0 : TGIU5割り込み要求を禁止 1 : TGIU5割り込み要求を許可	R/W
b7-b3	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W

## TGIE5n ビット(TGR 割り込み許可 5n ビット)

割り込み要求 (TGIn5) を許可または禁止します (n = U, V, W)。

# 19.2.9 タイマステータスレジスタ (TSR)

• MTU1.TSR, MTU2.TSR

アドレス MTU1.TSR 0009 5385h, MTU2.TSR 0009 5405h



• MTU3.TSR, MTU4.TSR

アドレス MTU3.TSR 0009 522Ch, MTU4.TSR 0009 522Dh

	b7	b6	b5	b4	b3	b2	b1	b0
	TCFD	_	_	_	_	_	_	_
4の値	1	1	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b5-b0	_	予約ビット	読んだ場合、その値は不定。書く場合、"1"としてください	R/W
b6	_	予約ビット	読むと"1"が読めます。書く場合、"1"としてください	R/W
b7	TCFD	カウント方向フラグ	0 : TCNTはダウンカウント 1 : TCNTはアップカウント	R

TSR レジスタは、各チャネルのステータスの表示を行うレジスタです。MTU1  $\sim$  MTU4 に各 1 本、計 4 本の TSR レジスタがあります。

## TCFD フラグ(カウント方向フラグ)

MTU1~MTU4の TCNT のカウント方向を示すステータスフラグです。

# 19.2.10 タイマバッファ動作転送モードレジスタ (TBTM)

#### MTU0.TBTM

アドレス MTU0.TBTM 0009 5326h



#### MTU3.TBTM, MTU4.TBTM

アドレス MTU3.TBTM 0009 5238h, MTU4.TBTM 0009 5239h

_	b7	b6	b5	b4	b3	b2	b1	b0
			_	-	-	_	TTSB	TTSA
リセット後の値	0	0	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b0	TTSA	タイミング選択Aビット	0: TGRCからTGRAへの転送タイミングは各チャネルのコンペアマッチA発生時 1: TGRCからTGRAへの転送タイミングは各チャネルのTCNTクリア時	R/W
b1	TTSB	タイミング選択Bビッ ト	0:TGRDからTGRBへの転送タイミングは各チャネルのコンペアマッチB発生時 1:TGRDからTGRBへの転送タイミングは各チャネルのTCNTクリア時	R/W
b2	TTSE	タイミング選択Eビッ ト	0: MTU0.TGRFからMTU0.TGREへの転送タイミングはMTU0のコンペアマッチE発生時 1: MTU0.TGRFからMTU0.TGREへの転送タイミングはMTU0.TCNTクリア時	R/W
b7-b3	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W

TBTM レジスタは、PWM モード時のバッファレジスタからタイマジェネラルレジスタへの転送タイミングを設定するレジスタです。MTU0、MTU3、MTU4 に各 1 本、計 3 本の TBTM レジスタがあります。

#### TTSA ビット(タイミング選択 A ビット)

各チャネルのバッファ動作時の TGRC レジスタから TGRA レジスタへの転送タイミングを設定します。 なお、PWM モード以外で使用するチャネルでは、TTSA ビットを "1" にしないでください。

# TTSB ビット(タイミング選択 B ビット)

各チャネルのバッファ動作時の TGRD レジスタから TGRB レジスタへの転送タイミングを設定します。 なお、PWM モード以外で使用するチャネルでは、TTSB ビットを"1"にしないでください。

#### TTSE ビット(タイミング選択 E ビット)

バッファ動作時の MTU0.TGRF から MTU0.TGRE への転送タイミングを設定します。MTU3、MTU4 では 予約ビットです。読むと "0" が読めます。書く場合、"0" にしてください。

なお、PWM モード以外で使用するチャネルでは、TTSE ビットを "1" にしないでください。



# 19.2.11 タイマインプットキャプチャコントロールレジスタ (TICCR)

アドレス MTU1.TICCR 0009 5390h




ビット	シンボル	ビット名	機能	R/W
b0	I1AE	インプットキャプチャ許可ビット	<ul><li>0: MTIOC1A端子をMTU2.TGRAのインプットキャプチャ条件に追加しない</li><li>1: MTIOC1A端子をMTU2.TGRAのインプットキャプチャ条件に追加する</li></ul>	R/W
b1	I1BE	インプットキャプチャ許可ビット	<ul><li>0: MTIOC1B端子をMTU2.TGRBのインプットキャプチャ条件に追加しない</li><li>1: MTIOC1B端子をMTU2.TGRBのインプットキャプチャ条件に追加する</li></ul>	R/W
b2	I2AE	インプットキャプチャ許可ビット	<ul><li>0: MTIOC2A端子をMTU1.TGRAのインプットキャプチャ条件に追加しない</li><li>1: MTIOC2A端子をMTU1.TGRAのインプットキャプチャ条件に追加する</li></ul>	R/W
b3	I2BE	インプットキャプチャ許可ビット	<ul><li>0: MTIOC2B端子をMTU1.TGRBのインプットキャプチャ条件に追加しない</li><li>1: MTIOC2B端子をMTU1.TGRBのインプットキャプチャ条件に追加する</li></ul>	R/W
b7-b4	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W

TICCR レジスタは、MTU1.TCNT と MTU2.TCNT のカスケード接続時のインプットキャプチャ条件を制御 するレジスタです。MTU1 に 1 本の TICCR レジスタがあります。

# 19.2.12 タイマカウンタ (TCNT)

アドレス MTU0.TCNT 0009 5306h, MTU1.TCNT 0009 5386h, MTU2.TCNT 0009 5406h, MTU3.TCNT 0009 5210h, MTU4.TCNT 0009 5212h, MTU5.TCNTU 0009 5480h, MTU5.TCNTV 0009 5490h, MTU5.TCNTW 0009 54A0h



注. TCNTの8ビット単位でのアクセスは禁止です。16ビット単位でアクセスしてください。

TCNT は、16 ビットの読み出し / 書き込み可能なカウンタです。MTU0 ~ MTU4 に各 1 本、MTU5 に TCNTU, TCNTV, TCNTW の 3 本、計 8 本の TCNT があります。


MTU0  $\sim$  MTU4 の TCNT は、リセット時に "0000h" に初期化されます。MTU5 の TCNTU, TCNTV, TCNTW は、リセット時に "0000h" に初期化されます。

TCNT の 8 ビット単位でのアクセスは禁止です。 $MTU0 \sim MTU4$  の TCNT は、16 ビット単位でアクセスしてください。

MTU1.TCNT、MTU2.TCNT は、TMDR3.LWA = 1 のときは "0000h" が読み出されます。詳細は「19.2.5 タイマモードレジスタ 3 (TMDR3)」を参照してください。

# 19.2.13 タイマロングワードカウンタ (TCNTLW)

アドレス MTU1.TCNTLW 0009 53A0h



注. 8ビット、16ビット単位でのアクセスは禁止です。32ビット単位でアクセスしてください。

TCNTLW カウンタは、TMDR3.LWA = 1 のときのみ有効で、MTU1.TCNT と MTU2.TCNT で構成される、32 ビットの読み出し/書き込み可能なカウンタです。MTU1 に 1 本あります。

TCNTLW カウンタは、リセット時に "0000 0000h" に初期化されます。また、TMDR3.LWA = 0 のときは "0000 0000h" が読み出されます。詳細は「19.2.5 タイマモードレジスタ 3 (TMDR3)」を参照してください。

本レジスタは32ビット位相計数モードのときのみ使用可能です。

# 19.2.14 タイマジェネラルレジスタ (TGR)

MTU0.TGRA 0009 5308h, MTU0.TGRB 0009 530Ah, MTU0.TGRC 0009 530Ch, MTU0.TGRD 0009 530Eh, MTU0.TGRE 0009 5320h, MTU0.TGRF 0009 5322h, MTU1.TGRA 0009 5388h, MTU1.TGRB 0009 538Ah, MTU2.TGRA 0009 5408h, MTU2.TGRB 0009 540Ah, アドレス MTU3.TGRA 0009 5218h, MTU3.TGRB 0009 521Ah, MTU3.TGRC 0009 5224h, MTU3.TGRD 0009 5226h, MTU3.TGRE 0009 5272h, MTU4.TGRA 0009 521Ch, MTU4.TGRB 0009 521Eh, MTU4.TGRC 0009 5228h, MTU4.TGRD 0009 522Ah, MTU4.TGRE 0009 5274h, MTU4.TGRF 0009 5276h, MTU5.TGRU 0009 5482h, MTU5.TGRV 0009 5492h, MTU5.TGRW 0009 54A2h b15 b13 b12 b11 b10 b9 b8 b5 b3 b2 b1 b0 1 1 1 1 リセット後の値 1

注. TGRの8ビット単位でのアクセスは禁止です。16ビット単位でアクセスしてください。TGRの初期値は、"FFFFh"です。

TGR レジスタは、16 ビットの読み出し/書き込み可能なレジスタです。MTU0 に 6 本、MTU1、MTU2 に 8 2 本、MTU3 に 5 本、MTU4 に 6 本、MTU5 に 3 本、124 本のジェネラルレジスタがあります。

TGRA、TGRB、TGRC、TGRD レジスタはアウトプットコンペア / インプットキャプチャ兼用のレジスタです。MTU0、MTU3、MTU4の TGRC レジスタと TGRD レジスタは、バッファレジスタとして動作設定することができます。TGR レジスタとバッファレジスタの組み合わせは、TGRA-TGRC、TGRB-TGRD になります。


MTU0.TGRE、MTU0.TGRF レジスタはコンペアレジスタとして機能し、MTU0.TCNT カウンタと MTU0.TGRE レジスタが一致したとき、A/D 変換開始要求を生成することができます。TGRF レジスタは、バッファレジスタとして動作設定することができます。TGR レジスタとバッファレジスタの組み合わせは、TGRE-TGRF になります。

MTU5.TGRU、MTU5.TGRV、MTU5.TGRW レジスタはコンペアマッチ / インプットキャプチャ / 外部パルス幅測定兼用のレジスタです。

MTU1.TGRA、MTU2.TGRA、MTU1.TGRB、MTU2.TGRB レジスタは、TMDR3.LWA = 1 のときは "0000h" が読み出されます。詳細は「19.2.5 タイマモードレジスタ 3 (TMDR3)」を参照してください。

# 19.2.15 タイマロングワードジェネラルレジスタ (TGRALW, TGRBLW)

アドレス MTU1.TGRALW 0009 53A4h, MTU1.TGRBLW 0009 53A8h



注. 8ビット、16ビット単位でのアクセスは禁止です。32ビット単位でアクセスしてください。

TGRnLW レジスタ (n = A, B) は、TMDR3.LWA = 1 のときのみ有効で、MTU1.TGRn レジスタと MTU2.TGRn レジスタで構成される、32 ビットの読み出し/書き込み可能なレジスタです。MTU1 に 2 本あります。


TGRnLW レジスタは、リセット時に "FFFF FFFFh" に初期化されますが、TMDR3.LWA = 0 のときは "0000 0000h" が読み出されます。詳細は「19.2.5 **タイマモードレジスタ 3 (TMDR3)**」を参照してください。

TGRALW レジスタ、TGRBLW レジスタは、32 ビット位相計数モードでのみ使用可能なインプットキャプチャ専用のレジスタです。

# 19.2.16 タイマスタートレジスタ (TSTRA, TSTR)

• MTU.TSTRA (MTU0, MTU1, MTU2, MTU3, MTU4)

アドレス MTU.TSTRA 0009 5280h



ビット	シンボル	ビット名	機能	R/W
b0	CST0	カウンタスタート0ビット	0:MTU0.TCNTはカウント停止 1:MTU0.TCNTはカウント動作	R/W
b1	CST1	カウンタスタート1ビット	0 : MTU1.TCNTはカウント停止 1 : MTU1.TCNTはカウント動作	R/W
b2	CST2	カウンタスタート2ビット	0:MTU2.TCNTはカウント停止 1:MTU2.TCNTはカウント動作	R/W
b5-b3	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W
b6	CST3	カウンタスタート3ビット	0:MTU3.TCNTはカウント停止 1:MTU3.TCNTはカウント動作	R/W
b7	CST4	カウンタスタート4ビット	0 : MTU4.TCNTはカウント停止 1 : MTU4.TCNTはカウント動作	R/W

注. TCSYSTR レジスタを"1"にしたときは、TSTRA レジスタの対応するビットが自動的に"1"になります。

TSTRA レジスタは MTU0 ~ MTU4 の TCNT の動作 / 停止を選択するレジスタです。

TSTR レジスタは MTU5 の TCNT の動作 / 停止を選択するレジスタです。

TMDR1 レジスタへ動作モードを設定する場合や TCR レジスタへ TCNT のカウントクロックを設定する場合は、TCNT のカウント動作を停止してから行ってください。

## CSTn ビット (カウンタスタート n ビット) (n = 0, 1, 2, 3, 4)


各チャネルの TCNT の動作または停止を選択します。

MTIOC 端子を出力状態で動作中に、CSTn ビットに"0"を書くとカウンタが停止します。このとき、相補 PWM モード/リセット同期 PWM モードでは、MTIOC 端子から TOCR1A レジスタまたは TOCR2A レジスタで設定した初期出力レベルが出力されます。

相補 PWM モード / リセット同期 PWM モード以外では、MTIOC 端子のアウトプットコンペア出力レベルは保持されます。CSTn ビットが "0" の状態で TIOR レジスタへの書き込みを行うと、設定した初期出力値に端子の出力レベルが更新されます。

# • MTU5.TSTR (MTU5)

アドレス MTU5.TSTR 0009 54B4h



ビット	シンボル	ビット名	機能	R/W
b0	CSTW5	カウンタスタートW5ビット	0:MTU5.TCNTWはカウント停止 1:MTU5.TCNTWはカウント動作	R/W
b1	CSTV5	カウンタスタートV5ビット	0:MTU5.TCNTVはカウント停止 1:MTU5.TCNTVはカウント動作	R/W
b2	CSTU5	カウンタスタートU5ビット	0:MTU5.TCNTUはカウント停止 1:MTU5.TCNTUはカウント動作	R/W
b7-b3	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W

# 19.2.17 タイマシンクロレジスタ (TSYRA)

アドレス MTU.TSYRA 0009 5281h



ビット	シンボル	ビット名	機能	R/W
b0	SYNC0	タイマ同期0ビット	0:MTU0.TCNTは独立して動作 (TCNTのセット/クリアは他のチャネルと無関係) 1:MTU0.TCNTは同期動作 (TCNTの同期セット/同期クリアが可能)	R/W
b1	SYNC1	タイマ同期1ビット	0: MTU1.TCNTは独立して動作 (TCNTのセット/クリアは他のチャネルと無関係) 1: MTU1.TCNTは同期動作 (TCNTの同期セット/同期クリアが可能)	R/W
b2	SYNC2	タイマ同期2ビット	0: MTU2.TCNTは独立して動作 (TCNTのセット/クリアは他のチャネルと無関係) 1: MTU2.TCNTは同期動作 (TCNTの同期セット/同期クリアが可能)	R/W
b5-b3	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W
b6	SYNC3	タイマ同期3ビット	0:MTU3.TCNTは独立して動作 (TCNTのセット/クリアは他のチャネルと無関係) 1:MTU3.TCNTは同期動作 (TCNTの同期セット/同期クリアが可能)	R/W
b7	SYNC4	タイマ同期4ビット	0:MTU4.TCNTは独立して動作 (TCNTのセット/クリアは他のチャネルと無関係) 1:MTU4.TCNTは同期動作 (TCNTの同期セット/同期クリアが可能)	R/W

TSYRA レジスタは MTU0  $\sim$  MTU4 の TCNT の独立動作または同期動作を選択するレジスタです。 対応するビットを "1" にしたチャネルが同期動作を行います。

# SYNCn ビット(タイマ同期 n ビット)(n = 0, 1, 2, 3, 4)


他のチャネルとの独立動作または同期動作を選択します。

同期動作を選択すると、複数の TCNT の同期セットや、他チャネルのカウンタクリアによる同期クリアが可能となります。

同期動作の設定には、最低2チャネルのSYNCビットを"1"にする必要があります。同期クリアの設定には、SYNCビットの他にTCR.CCLR[2:0]ビットで、TCNTのクリア要因を設定する必要があります。

# 19.2.18 タイマカウンタシンクロスタートレジスタ (TCSYSTR)

アドレス MTU.TCSYSTR 0009 5282h



ビット	シンボル	ビット名	機能	R/W
b2-b0	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R
b3	SCH4	シンクロスタート4ビット	0:MTU4.TCNTをシンクロスタートしない 1:MTU4.TCNTをシンクロスタートする	R/(W) (注1)
b4	SCH3	シンクロスタート3ビット	0: MTU3.TCNT をシンクロスタートしない 1: MTU3.TCNT をシンクロスタートする	R/(W) (注1)
b5	SCH2	シンクロスタート2ビット	0:MTU2.TCNTをシンクロスタートしない 1:MTU2.TCNTをシンクロスタートする	R/(W) (注1)
b6	SCH1	シンクロスタート1ビット	0 : MTU1.TCNT をシンクロスタートしない 1 : MTU1.TCNT をシンクロスタートする	R/(W) (注1)
b7	SCH0	シンクロスタート0ビット	0:MTU0.TCNTをシンクロスタートしない 1:MTU0.TCNTをシンクロスタートする	R/(W) (注1)

注1. "1"を書くことのみ可能です。カウントがスタートすると、自動的に"0"になります。

TCSYSTR レジスタはカウンタの同期スタートを行うレジスタです。

#### SCH4 ビット(シンクロスタート 4 ビット)

MTU4.TCNT のシンクロスタートを制御します。

["0"になる条件]

SCH4 ビットが "1" の状態で TSTRA.CST4 ビットを "1" にしたとき

#### SCH3 ビット(シンクロスタート 3 ビット)

MTU3.TCNT のシンクロスタートを制御します。

["0"になる条件]

SCH3 ビットが "1" の状態で TSTRA.CST3 ビットを "1" にしたとき

#### SCH2 ビット (シンクロスタート2 ビット)

MTU2.TCNT のシンクロスタートを制御します。

["0"になる条件]

SCH2 ビットが "1" の状態で TSTRA.CST2 ビットを "1" にしたとき

# SCH1 ビット(シンクロスタート1ビット)

MTU1.TCNT のシンクロスタートを制御します。

["0"になる条件]

SCH1 ビットが "1" の状態で TSTRA.CST1 ビットを "1" にしたとき

#### SCH0 ビット (シンクロスタート 0 ビット)


MTU0.TCNT のシンクロスタートを制御します。

["0"になる条件]

SCH0 ビットが "1" の状態で TSTRA.CST0 ビットを "1" にしたとき

# 19.2.19 タイマリードライトイネーブルレジスタ (TRWERA)

アドレス MTU.TRWERA 0009 5284h



ビット	シンボル	ビット名	機能	R/W
b0	RWE	リードライト許可ビット	0:レジスタのリードライトを禁止する 1:レジスタのリードライトを許可する	R/W
b7-b1	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W

TRWERA レジスタは、MTU3、MTU4 の誤書き込み防止の対象レジスタ / カウンタのアクセス許可 / 禁止を指定するレジスタです。

## RWE ビット(リードライト許可ビット)

誤書き込み防止のレジスタへのリードライト許可/禁止を設定します。 ["0"になる条件]

- RWE=1の状態でRWEビットを読んだ後、RWEビットに"0"を書いたとき
- 誤書き込み防止の対象レジスタおよび対象カウンタ(TRWERA)

MTUn.TCR, MTUn.TCR2, MTUn.TMDR1, MTUn.TIORH, MTUn.TIORL, MTUn.TIER, MTUn.TGRA, MTUn.TGRB, MTU.TOERA, MTU.TOCR1A, MTU.TOCR2A, MTU.TGCRA, MTU.TCDRA, MTU.TDDRA と MTUn.TCNT の計 24 レジスタです(n = 3, 4)。

# 19.2.20 タイマアウトプットマスタイネーブルレジスタ (TOERA)

アドレス MTU.TOERA 0009 520Ah

	b7	b6	b5	b4	b3	b2	b1	b0
	-	_	OE4D	OE4C	OE3D	OE4B	OE4A	OE3B
リセット後の値	1	1	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b0	OE3B	マスタ許可MTIOC3Bビット	0:MTU出力禁止 <sup>(注1)</sup> 1:MTU出力許可	R/W
b1	OE4A	マスタ許可MTIOC4A ビット	0:MTU出力禁止 <sup>(注1)</sup> 1:MTU出力許可	R/W
b2	OE4B	マスタ許可MTIOC4Bビット	0:MTU出力禁止 <sup>(注1)</sup> 1:MTU出力許可	R/W
b3	OE3D	マスタ許可MTIOC3D ビット	0:MTU出力禁止 <sup>(注1)</sup> 1:MTU出力許可	R/W
b4	OE4C	マスタ許可MTIOC4C ビット	0:MTU出力禁止 <sup>(注1)</sup> 1:MTU出力許可	R/W
b5	OE4D	マスタ許可MTIOC4D ビット	0:MTU出力禁止 <sup>(注1)</sup> 1:MTU出力許可	R/W
b7-b6	_	予約ビット	読むと"1"が読めます。書く場合、"1"としてください	R/W

注1. MTU出力禁止を設定したときに、各端子から非アクティブレベルを出力する場合は、あらかじめI/Oポートのデータ方向レジスタ (PDR)、ポート出力データレジスタ (PODR) に、汎用入出力ポートに非アクティブレベルを出力する設定をした後に、ポートモードレジスタ (PMR) で汎用入出力ポート使用に切り替えてください。詳細は、「17. I/Oポート」を参照してください。

TOERA レジスタは、出力端子の MTIOC4D、MTIOC4C、MTIOC3D、MTIOC4B、MTIOC4A、MTIOC3B の出力設定の許可 / 禁止を行うレジスタです。

これらの端子は TOERA レジスタの各ビットの設定をしないと正しく出力されません。 TOERA レジスタは MTU3、MTU4の TIOR レジスタ設定の前に値をセットしてください。

MTU.TOERA レジスタは、MTU.TSTRA レジスタの CST3、CST4 ビットを "0" にした後で設定してください。

## 19.2.21 タイマアウトプットコントロールレジスタ 1 (TOCR1A)

アドレス MTU.TOCR1A 0009 520Eh



ビット	シンボル	ビット名	機能	R/W
b0	OLSP	出力レベル選択Pビット <sup>(注1、注3)</sup>	表19.30を参照してください	R/W
b1	OLSN	出力レベル選択Nビット <sup>(注1、注3)</sup>	表19.31を参照してください	R/W
b2	TOCS	TOC選択ビット	0 : TOCR1jの設定を有効にする(j = A) 1 : TOCR2jの設定を有効にする	R/W
b3	TOCL	TOC レジスタ書き込み禁止ビット <sup>(注2、</sup> 注4)	0: TOCS ビット、OLSN ビット、OLSP ビットへの書き込みを許可 1: TOCS ビット、OLSN ビット、OLSP ビットへの書き込みを禁止	R/W
b5-b4	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W
b6	PSYE	PWM同期出力許可ビット	0: トグル出力を禁止 1: トグル出力を許可	R/W
b7	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W

- 注1. TOCR1j.TOCSビットを"0"にすることにより、本設定が有効になります。
- 注2. TOCR1,TOCLビットを"1"にすることにより、CPU暴走時の誤書き込みを防止することができます。
- 注3. デッドタイムを生成しない場合、逆相の出力は正相の逆のレベルになります。このとき、OLSPビットのみ有効となります。
- 注4. リセット後、1回だけ"1"を書き込むことができます。"1"書き込み後は、"0"を書き込むことはできません。

TOCR1A レジスタは、相補 PWM モード / リセット同期 PWM モードの PWM 周期に同期したトグル出力の許可 / 禁止、および PWM 出力の出力レベル反転の制御を行うレジスタです。

# OLSP ビット(出力レベル選択 P ビット)

リセット同期 PWM モード / 相補 PWM モード時に、正相の出力レベルを選択します。 カウンタが停止した状態では、初期出力が選択されます。

#### OLSN ビット(出力レベル選択 N ビット)

リセット同期 PWM モード / 相補 PWM モード時に、逆相の出力レベルを選択します。カウンタが停止した状態では、初期出力が選択されます。

#### TOCS ビット(TOC 選択ビット)

相補 PWM モード / リセット同期 PWM モードの出力レベルの設定を TOCR1j レジスタと TOCR2j レジスタ (j = A) のどちらの設定を有効にするか選択します。

# TOCL ビット(TOC レジスタ書き込み禁止ビット)

TOCR1j レジスタ(j = A)の TOCS ビット、OLSN ビット、OLSP ビットへの書き込み禁止 / 許可の設定をします。

#### PSYE ビット(PWM 同期出力許可ビット)

PWM 周期に同期したトグル出力の許可/禁止を設定します。



表19.30 出力レベル選択機能

ビット0	機能				
OLSP 初期出力	アクティブ	コンペアマッチ出力			
OLGI	初期正刀	レベル	アップカウント	ダウンカウント	
0	High	Low	Low	High	
1	Low	High	High	Low	

表19.31 出力レベル選択機能

ビット1	機能				
OLSN	OLSN #####	アクティブ	コンペアマッチ出力		
OLSIN	初期出力	レベル	アップカウント	ダウンカウント	
0	High	Low	High	Low	
1	Low	High	Low	High	

注. 逆相波形の初期出力値は、カウント開始後デッドタイム経過後にアクティブレベルに変化します。

OLSN = 1、OLSP = 1 の場合の相補 PWM モードの出力例 (1 相分) を図 19.2 に示します。





図 19.2 相補 PWM モードの出力レベルの例

# 19.2.22 タイマアウトプットコントロールレジスタ 2 (TOCR2A)

アドレス MTU.TOCR2A 0009 520Fh



ビット	シンボル	ビット名	機能	R/W
b0	OLS1P	出カレベル選択1Pビット <sup>(注1、注2)</sup>	リセット同期PWMモード/相補PWMモード時に、 MTIOC3Bの出カレベルを選択します 表19.32を参照してください	R/W
b1	OLS1N	出カレベル選択1Nビット <sup>(注1、注2)</sup>	リセット同期PWMモード/相補PWMモード時に、 MTIOC3Dの出カレベルを選択します 表19.33を参照してください	R/W
b2	OLS2P	出カレベル選択2Pビット <sup>(注1、注2)</sup>	リセット同期PWMモード/相補PWMモード時に、 MTIOC4Aの出カレベルを選択します 表19.34を参照してください	R/W
b3	OLS2N	出力レベル選択2Nビット <sup>(注1、注2)</sup>	リセット同期PWMモード/相補PWMモード時に、 MTIOC4Cの出カレベルを選択します 表19.35を参照してください	R/W
b4	OLS3P	出力レベル選択3Pビット <sup>(注1、注2)</sup>	リセット同期PWMモード/相補PWMモード時に、 MTIOC4Bの出カレベルを選択します 表19.36を参照してください	R/W
b5	OLS3N	出カレベル選択3Nビット <sup>(注1、注2)</sup>	リセット同期PWMモード/相補PWMモード時に、 MTIOC4Dの出カレベルを選択します 表19.37を参照してください	R/W
b7-b6	BF[1:0]	TOLBRバッファ転送タイミング 選択ビット	TOLBRjからTOCR2jへのバッファ転送タイミングを選択 します 詳細は表19.38を参照してください	R/W

## j = A

注1. TOCR1j.TOCSビットを"1"にすることにより、本設定が有効になります。

注2. デッドタイムを生成しない場合、逆相の出力は正相の逆のレベルになります。このとき、OLSiPビットのみ有効となります。 (i = 1, 2, 3)

TOCR2A レジスタは、相補 PWM モード / リセット同期 PWM モードにおける PWM 出力の出力レベル反転の制御を行うレジスタです。

カウンタが停止した状態では、初期出力が選択されます。

#### 表 19.32 MTIOCmB 出力レベル選択機能

ビット0		機能				
OLS1P 初期出力	アクティブ	コンペアマッチ出力				
OLOTI	が新山ノ	レベル	アップカウント	ダウンカウント		
0	High	Low	Low	High		
1	Low	High	High	Low		

m = 3

#### 表 19.33 MTIOCmD出力レベル選択機能

ビット1		機能					
OLS1N	初期出力 アクティブ		コンペアマッチ出力				
OLOTIV	初期正刀	レベル	アップカウント	ダウンカウント			
0	High	Low	High	Low			
1	Low	High	Low	High			

m = 3

注. 逆相波形の初期出力値は、カウント開始後デッドタイム経過後にアクティブレベルに変化します。

#### 表 19.34 MTIOCmA出力レベル選択機能

ビット2		機能				
OLS2P	OLS2P 初期出力	アクティブ	コンペアマッチ出力			
OLOZI	初期正刀	レベル	アップカウント	ダウンカウント		
0	High	Low	Low	High		
1	Low	High	High	Low		

m = 4

#### 表 19.35 MTIOCmC 出力レベル選択機能

ビット3		機能				
OLS2N 初期出力	初期出力	<sub>現山 カ</sub> アクティブ	コンペアマッチ出力			
OLOZIN	初期正刀	レベル	アップカウント	ダウンカウント		
0	High	Low	High	Low		
1	Low	High	Low	High		

m = 4

注. 逆相波形の初期出力値は、カウント開始後デッドタイム経過後にアクティブレベルに変化します。

#### 表 19.36 MTIOCmB出力レベル選択機能

ビット4		機能				
OLS3P 初期出力	アクティブ	コンペアマッチ出力				
OLOGI	初期正刀	レベル	アップカウント	ダウンカウント		
0	High	Low	Low	High		
1	Low	High	High	Low		

m = 4

#### 表 19.37 MTIOCmD出力レベル選択機能

ビット5		機能				
OLS3N	初期出力 アクティブ		コンペア・	マッチ出力		
OLOGIN	初知山刀	レベル	アップカウント	ダウンカウント		
0	High	Low	High	Low		
1	Low	High	Low	High		

m = 4

注. 逆相波形の初期出力値は、カウント開始後デッドタイム経過後にアクティブレベルに変化します。




表 19.38 TOCR2j.BF[1:0]ビットの設定

ビット7	ビット6	話	明
BF[1]	BF[0]	相補PWMモード時	リセット同期PWMモード時
0	0	バッファレジスタ(TOLBRj)からTOCR2jへ転 送しない	バッファレジスタ(TOLBRj)からTOCR2jへ転 送しない
0	1	MTUn.TCNTの山でバッファレジスタ(TOLBRj) からTOCR2jへ転送する	MTUm.TCNT、MTUn.TCNTカウンタクリア時に バッファレジスタ(TOLBRj)からTOCR2jへ転 送する
1	0	MTUn.TCNTの谷でバッファレジスタ(TOLBRj) から TOCR2jへ転送する	設定しないでください
1	1	MTUn.TCNTの山と谷でバッファレジスタ (TOLBRj) からTOCR2jへ転送する	設定しないでください

n = 4, m = 3, j = A

# 19.2.23 タイマアウトプットレベルバッファレジスタ (TOLBRA)

アドレス MTU.TOLBRA 0009 5236h



ビット	シンボル	ビット名	機能	R/W
b0	OLS1P	出力レベル選択1Pビット	TOCR2jのOLS1Pビットにバッファ転送する値を設定してください	R/W
b1	OLS1N	出力レベル選択1Nビット	TOCR2jのOLS1Nビットにバッファ転送する値を設定してください	R/W
b2	OLS2P	出力レベル選択2Pビット	TOCR2jのOLS2Pビットにバッファ転送する値を設定してください	R/W
b3	OLS2N	出力レベル選択2Nビット	TOCR2jのOLS2Nビットにバッファ転送する値を設定してください	R/W
b4	OLS3P	出力レベル選択3Pビット	TOCR2jのOLS3Pビットにバッファ転送する値を設定してください	R/W
b5	OLS3N	出力レベル選択3Nビット	TOCR2jのOLS3Nビットにバッファ転送する値を設定してください	R/W
b7-b6	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W

j = A

TOLBRA レジスタは TOCR2A レジスタのバッファレジスタで、相補 PWM モード / リセット同期 PWM モードにおける PWM 出力レベルの設定を行うレジスタです。


PWM 出力レベルの設定をバッファ動作で行う場合の設定手順例を図 19.3 に示します。



図 19.3 PWM 出力レベルの設定をバッファ動作で行う場合の設定手順例

# 19.2.24 タイマゲートコントロールレジスタ A (TGCRA)

アドレス MTU.TGCRA 0009 520Dh



ビット	シンボル	ビット名	機能	R/W
b0	UF	出力相切り替えビット	正相/逆相の出力相のON/OFFを設定します。これらのビッ	R/W
b1	VF		トの設定はFBビットが"1"のときのみ有効です。このときは、b0~b2の設定が、外部入力の代わりになります。	R/W
b2	WF		表19.39を参照してください	R/W
b3	FB	外部フィードバック信号許可 ビット	0:出力の切り替えは、外部入力(入力元は、MTU0の TGRA、TGRB、TGRCのインプットキャプチャ信号) 1:出力の切り替えはソフトウェアで行う (TGCRAのUF、VF、WFの設定値)	R/W
b4	Р	正相出力(P)制御ビット	0: レベル出力 1: リセット同期 PWM/相補 PWM出力	R/W
b5	N	逆相出力(N)制御ビット	0: レベル出力 1: リセット同期 PWM/相補 PWM出力	R/W
b6	BDC	ブラシレス DC モータビット	0:通常出力 1:本レジスタの機能は有効	R/W
b7	_	予約ビット	読むと"1"が読めます。書く場合、"1"としてください	R/W

TGCRA レジスタは、リセット同期 PWM モード / 相補 PWM モード時、ブラシレス DC モータ制御に必要な波形出力の制御を行うレジスタです。相補 PWM モード / リセット同期 PWM モード以外では、TGCRA レジスタの設定は無効です。

#### UF、VF、WF ビット(出力相切り替えビット)

これらのビットの設定は FB ビットが "1" のときのみ有効です。このときは、 $b0 \sim b2$  の設定が、外部入力の代わりになります。表 19.39 を参照してください。

#### FB ビット(外部フィードバック信号許可ビット)

正相 / 逆相の出力の切り替えを MTU0 の TGRA、TGRB、TGRC レジスタのインプットキャプチャ信号で自動的に行うか、TGCRA レジスタのビット  $2 \sim 0$  に "0" または "1" を書き込むことによって行うかを選択します。

TGCRA.FB ビットが "0" の場合、MTU0 の TGRA、TGRB、TGRC レジスタのインプットキャプチャ信号 により、MTU3、MTU4 の出力を切り替えます。

#### Pビット(正相出力(P)制御ビット)

正相端子(MTIOC3B 端子、MTIOC4A 端子、MTIOC4B 端子)を出力時、レベル出力をするか、リセット同期 PWM/ 相補 PWM 出力するかを選択します。

#### Nビット(逆相出力(N)制御ビット)

逆相端子(MTIOC3D 端子、MTIOC4C 端子、MTIOC4D 端子)を出力時、レベル出力するか、リセット同期 PWM/ 相補 PWM 出力するかの選択をします。



# BDC ビット(ブラシレス DC モータビット)


TGCRA レジスタの機能を有効にするか、無効にするかを選択します。

表19.39 出力レベル選択機能

ビット2	ビット1	ビット0			機	能		
WF	VF	UF	MTIOC3B	MTIOC4A	MTIOC4B	MTIOC3D	MTIOC4C	MTIOC4D
VVI	VI	Oi	U相	V相	W相	U相	V相	W相
0	0	0	OFF	OFF	OFF	OFF	OFF	OFF
0	0	1	ON	OFF	OFF	OFF	OFF	ON
0	1	0	OFF	ON	OFF	ON	OFF	OFF
0	1	1	OFF	ON	OFF	OFF	OFF	ON
1	0	0	OFF	OFF	ON	OFF	ON	OFF
1	0	1	ON	OFF	OFF	OFF	ON	OFF
1	1	0	OFF	OFF	ON	ON	OFF	OFF
1	1	1	OFF	OFF	OFF	OFF	OFF	OFF

# 19.2.25 タイマサブカウンタ (TCNTSA)

アドレス MTU.TCNTSA 0009 5220h



注. TCNTSAレジスタの8ビット単位でアクセスは禁止です。16ビット単位でアクセスしてください。

TCNTSA レジスタは、相補 PWM モードに設定したときのみ使用される 16 ビットの読み出し専用カウンタです。TCNTSA レジスタのリセット後の値は "0000h" です。

# 19.2.26 タイマ周期データレジスタ (TCDRA)

アドレス MTU.TCDRA 0009 5214h




注. TCDRAレジスタの8ビット単位でのアクセスは禁止です。16ビット単位でアクセスしてください。

TCDRA レジスタは、相補 PWM モード時のみ使用される 16 ビットの読み出し/書き込み可能なレジスタです。TCDRA レジスタの値は PWM キャリア周期の 1/2 の値を設定してください。TCDRA レジスタは、相補 PWM モード時 TCNTSA カウンタと常時比較され、一致すると TCNTSA カウンタはカウント方向を切り替えます(ダウンカウント→アップカウント)。TCDRA レジスタのリセット後の値は "FFFFh"です。

# 19.2.27 タイマ周期バッファレジスタ (TCBRA)

アドレス MTU.TCBRA 0009 5222h



注. TCBRAレジスタの8ビット単位でのアクセスは禁止です。16ビット単位でアクセスしてください。

TCBRA レジスタは、相補 PWM モード時のみ使用される 16 ビットの読み出し/書き込み可能なレジスタで、TCDRA レジスタのバッファレジスタとして機能します。TMDR1 レジスタで設定した転送タイミングで TCBRA レジスタの値が TCDRA レジスタに転送されます。TCBRA レジスタのリセット後の値は "FFFFh"です。

# 19.2.28 タイマデッドタイムデータレジスタ (TDDRA)

アドレス MTU.TDDRA 0009 5216h




注. TDDRAレジスタの8ビット単位でのアクセスは禁止です。16ビット単位でアクセスしてください。

TDDRA レジスタは、相補 PWM モード時のみ使用される 16 ビットの読み出し / 書き込み可能なレジスタで、相補 PWM モード時 MTU3.TCNT と MTU4.TCNT カウンタのオフセット値を設定します。相補 PWM モード時に MTU3.TCNT、MTU4.TCNT カウンタをクリアして再スタートするときは、TDDRA レジスタの値が MTU3.TCNT カウンタにロードされカウント動作を開始します。TDDRA レジスタのリセット後の値は "FFFFh" です。

# 19.2.29 タイマデッドタイムイネーブルレジスタ (TDERA)

アドレス MTU.TDERA 0009 5234h



ビット	シンボル	ビット名	機能	R/W
b0	TDER	デッドタイムイネーブルビット	0:デッドタイムを生成しない 1:デッドタイムを生成する(注1)	R/(W)
b7-b1	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W

注1. TDDRA≧1に設定してください。

TDERA レジスタは、TDERA は MTU3 に 1 本あり、相補 PWM モードのデッドタイム生成を制御するレジスタです。TDERA レジスタの設定は、TCNT の動作が停止した状態で行ってください。

#### TDER ビット(デッドタイムイネーブルビット)

デッドタイムの生成をする/しないを設定します。

["0"になる条件]

• TDER = 1 の状態で TDER を読んだ後、TDER に "0" を書いたとき

# 19.2.30 タイマバッファ転送設定レジスタ (TBTERA)

アドレス MTU.TBTERA 0009 5232h



ビット	シンボル	ビット名	機能	R/W
b1-b0	BTE[1:0]	バッファ転送抑止および割り込み間 引き連動設定ビット	相補PWMモードで使用するバッファレジスタ(注1)から テンポラリレジスタへの転送を抑止する/しない、または 割り込み間引き機能1と連動する/しないを設定します 詳細は表19.40を参照してください	R/W
b7-b2	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W

注1. 対象バッファレジスタ(TBTERA) MTU3.TGRC, MTU3.TGRD, MTU4.TGRC, MTU4.TGRD, MTU.TCBRA

TBTERA レジスタは、相補 PWM モードで使用するバッファレジスタからテンポラリレジスタへの転送を 抑止する / しない、または割り込み間引き機能 1 と連動する / しないを設定するレジスタです。

表 19.40 TBTERA.BTE[1:0] ビットの設定

ビット1	ビット0	説明
BTE[1]	BTE[0]	説が
0	0	バッファレジスタからテンポラリレジスタへの転送を抑止しない <sup>(注1)</sup> また、割り込み間引き機能1と連動しない
0	1	バッファレジスタからテンポラリレジスタへの転送を抑止する
1	0	バッファレジスタからテンポラリレジスタへの転送を割り込み間引き機能1と連動する(注2)
1	1	設定しないでください

- 注1. TMDR1.MD[3:0] ビットの設定に従い転送します。詳細は「19.3.8 相補 PWMモード」を参照してください。
- 注2. 割り込み間引きが禁止のとき(タイマ割り込み間引き設定レジスタ(TITCR1A)のT3AEN、T4VENビットを"0"にしたとき、またはTITCR1Aの間引き回数設定ビット(T3ACOR、T4VCOR)を"0"にしたとき)は、バッファ転送を割り込み間引きと連動しない設定(タイマバッファ転送レジスタ(TBTERA)のBTE1ビットを"0"にする)にしてください。割り込み間引きが禁止のときに、バッファ転送を割り込み間引きと連動する設定にした場合、バッファ転送は行われません。

# 19.2.31 タイマ波形コントロールレジスタ (TWCRA)

アドレス MTU.TWCRA 0009 5260h



ビット	シンボル	ビット名	機能	R/W
b0	WRE	波形保持許可ビット	0 : TOCR1A,TOCR2A レジスタで設定した初期出力値を出力 1 : 初期出力を抑止する	R/(W)
b6-b1	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W
b7	CCE	コンペアマッチクリア許可ビット (注1)	0: MTU3.TGRAのコンペアマッチによるカウンタクリア をしない 1: MTU3.TGRAのコンペアマッチによるカウンタクリア をする	R/(W)

注1. 相補PWMモード1のとき以外は、"1"を書かないでください。

TWCRA レジスタは、相補 PWM モードで MTU3.TCNT、MTU4.TCNT の同期カウンタクリアが発生した場合の出力波形の制御と、MTU3.TGRA のコンペアマッチによるカウンタクリアをする / しないを設定します。

TWCRA レジスタの CCE、WRE ビットの設定は、TCNT の動作が停止した状態で行ってください。

#### WRE ビット(波形保持許可ビット)

相補PWMモードで同期カウンタクリアが起きたときの出力波形を選択します。

本機能によって初期出力が抑止されるのは、相補 PWM モードの谷の Tb 区間で同期クリアが発生したときのみです。それ以外のときに同期クリアが発生した場合は、WRE ビットの設定によらず、TOCR1A、TOCR2A レジスタで設定した初期値を出力します。また、MTU3.TCNT、MTU4.TCNT スタート直後の谷の Tb 区間で同期クリアが発生した場合も、TOCR1A、TOCR2A レジスタで設定した初期値を出力します。 相補 PWM モードの谷の Tb 区間については、図 19.47 を参照してください。

["1"になる条件]

● WRE = 0 で WRE ビットを読んだ後、WRE ビットに "1" を書いたとき

#### CCE ビット(コンペアマッチクリア許可ビット)


相補 PWM モードで、MTU3.TGRA のコンペアマッチによるカウンタクリアをする / しないを設定します。 ["1"になる条件]

• CCE = 0 で CCE ビットを読んだ後、CCE ビットに "1" を書いたとき

## 19.2.32 ノイズフィルタコントロールレジスタ n (NFCRn) (n = 0 ~ 4, C)

MTU0.NFCR0, MTU1.NFCR1, MTU2.NFCR2, MTU3.NFCR3, MTU4.NFCR4

アドレス MTU0.NFCR0 0009 5290h, MTU1.NFCR1 0009 5291h, MTU2.NFCR2 0009 5292h, MTU3.NFCR3 0009 5293h, MTU4.NFCR4 0009 5294h



ビット	シンボル	ビット名	機能	R/W
b0	NFAEN	ノイズフィルタA許可ビット	0:MTIOCnA端子のノイズフィルタは無効 1:MTIOCnA端子のノイズフィルタは有効	R/W
b1	NFBEN	ノイズフィルタB許可ビット	0:MTIOCnB端子のノイズフィルタは無効 1:MTIOCnB端子のノイズフィルタは有効	R/W
b2	NFCEN	ノイズフィルタC許可ビット <sup>(注1)</sup>	0:MTIOCnC端子のノイズフィルタは無効 1:MTIOCnC端子のノイズフィルタは有効	R/W
b3	NFDEN	ノイズフィルタD許可ビット <sup>(注1)</sup>	0:MTIOCnD端子のノイズフィルタは無効 1:MTIOCnD端子のノイズフィルタは有効	R/W
b5-b4	NFCS[1:0]	ノイズフィルタクロックセレクト ビット	b5 b4 0 0: PCLKB/1 0 1: PCLKB/8 1 0: PCLKB/32 1 1: カウントソース	R/W
b7-b6	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W

注1. MTU1、MTU2では予約ビットです。読むと"0"が読めます。書き込みは無効です。

NFCRn レジスタ  $(n=0\sim4)$  は、対応するチャネルのインプットキャプチャ入力端子のノイズフィルタ機能を設定します。

#### NFAEN ビット(ノイズフィルタ A 許可ビット)

MTIOCnA 端子の入力のノイズフィルタ機能の有効 / 無効を設定します。本ビットを切り替えたとき、意図しない内部エッジが発生することがあるため、タイマ I/O コントロールレジスタの該当端子機能をアウトプットコンペア機能に設定、または TMDR1.MD[3:0] ビットを "0000b" (ノーマルモード) 以外に設定した状態で本ビットを切り替えてください。

#### NFBEN ビット(ノイズフィルタ B 許可ビット)

MTIOCnB 端子の入力のノイズフィルタ機能の有効 / 無効を設定します。本ビットを切り替えたとき、意図しない内部エッジが発生することがあるため、タイマ I/O コントロールレジスタの該当端子機能をアウトプットコンペア機能に設定、または TMDR1.MD[3:0] ビットを "0000b" (ノーマルモード) 以外に設定した状態で本ビットを切り替えてください。

#### NFCEN ビット(ノイズフィルタ C 許可ビット)

MTIOCnC 端子の入力のノイズフィルタ機能の有効 / 無効を設定します。本ビットを切り替えたとき、意図しない内部エッジが発生することがあるため、タイマ I/O コントロールレジスタの該当端子機能をアウトプットコンペア機能に設定、または TMDR1.MD[3:0] ビットを "0000b" (ノーマルモード) 以外に設定した状態で本ビットを切り替えてください。



#### NFDEN ビット(ノイズフィルタ D 許可ビット)


MTIOCnD 端子の入力のノイズフィルタ機能の有効 / 無効を設定します。本ビットを切り替えたとき、意図しない内部エッジが発生することがあるため、タイマ I/O コントロールレジスタの該当端子機能をアウトプットコンペア機能に設定、または TMDR1.MD[3:0] ビットを "0000b" (ノーマルモード) 以外に設定した状態で本ビットを切り替えてください。

#### NFCS[1:0] ビット(ノイズフィルタクロックセレクトビット)

ノイズフィルタのサンプリング周期を設定するレジスタです。本ビットの設定後、設定したサンプリング周期の2周期分待った後、インプットキャプチャ機能に設定してください。本ビットを"11b"に設定しカウントソースを外部クロックとした場合、本ビット設定後外部クロックを2回入力した後インプットキャプチャ機能に設定してください。

#### MTU0.NFCRC

アドレス MTU0.NFCRC 0009 5299h



ビット	シンボル	ビット名	機能	R/W
b0	NFAEN	ノイズフィルタA許可ビット	0:MTCLKA端子のノイズフィルタは無効 1:MTCLKA端子のノイズフィルタは有効	R/W
b1	NFBEN	ノイズフィルタB許可ビット	0:MTCLKB端子のノイズフィルタは無効 1:MTCLKB端子のノイズフィルタは有効	R/W
b2	NFCEN	ノイズフィルタC許可ビット	0:MTCLKC端子のノイズフィルタは無効 1:MTCLKC端子のノイズフィルタは有効	R/W
b3	NFDEN	ノイズフィルタD許可ビット	0:MTCLKD端子のノイズフィルタは無効 1:MTCLKD端子のノイズフィルタは有効	R/W
b5-b4	NFCS[1:0]	ノイズフィルタクロックセレクト ビット	b5 b4 0 0 : PCLKB/1 0 1 : PCLKB/2 1 0 : PCLKB/8 1 1 : PCLKB/32	R/W
b7-b6	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W

NFCRC レジスタは、各チャネル共通で外部クロック端子のノイズフィルタ機能を設定します。

#### NFAEN ビット(ノイズフィルタ A 許可ビット)

MTCLKA端子の入力のノイズフィルタ機能の有効/無効を設定します。本ビットを切り替えたとき、意図しない内部エッジが発生することがあるため、内部カウントを停止して本ビットを切り替えてください。

#### NFBEN ビット(ノイズフィルタ B 許可ビット)

MTCLKB 端子の入力のノイズフィルタ機能の有効/無効を設定します。本ビットを切り替えたとき、意図しない内部エッジが発生することがあるため、内部カウントを停止して本ビットを切り替えてください。

#### NFCEN ビット(ノイズフィルタ C 許可ビット)

MTCLKC 端子の入力のノイズフィルタ機能の有効 / 無効を設定します。本ビットを切り替えたとき、意図



しない内部エッジが発生することがあるため、内部カウントを停止して本ビットを切り替えてください。

#### NFDEN ビット(ノイズフィルタ D 許可ビット)


MTCLKD 端子の入力のノイズフィルタ機能の有効 / 無効を設定します。本ビットを切り替えたとき、意図しない内部エッジが発生することがあるため、内部カウントを停止して本ビットを切り替えてください。

# NFCS[1:0] ビット(ノイズフィルタクロックセレクトビット)

ノイズフィルタのサンプリング周期を設定するレジスタです。本ビットの設定後、設定したサンプリング 周期の2周期分待った後、インプットキャプチャ機能に設定してください。

## 19.2.33 ノイズフィルタコントロールレジスタ 5 (NFCR5)

アドレス MTU5.NFCR5 0009 5295h



ビット	シンボル	ビット名	機能	R/W
b0	NFUEN	ノイズフィルタU許可ビット	0:MTIC5U端子のノイズフィルタは無効 1:MTIC5U端子のノイズフィルタは有効	R/W
b1	NFVEN	ノイズフィルタV許可ビット	0: MTIC5V端子のノイズフィルタは無効 1: MTIC5V端子のノイズフィルタは有効	R/W
b2	NFWEN	ノイズフィルタW許可ビット	0 : MTIC5W端子のノイズフィルタは無効 1 : MTIC5W端子のノイズフィルタは有効	R/W
b3	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W
b5-b4	NFCS[1:0]	ノイズフィルタクロックセレクト ビット	b5 b4 0 0: PCLKB/1 0 1: PCLKB/8 1 0: PCLKB/32 1 1: カウントソース	R/W
b7-b6	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W

#### NFUEN ビット(ノイズフィルタ U 許可ビット)

MTIC5U 端子の入力のノイズフィルタ機能の有効/無効を設定します。本ビットを切り替えたとき、意図しない内部エッジが発生することがあるため、タイマ I/O コントロールレジスタの該当端子機能をコンペアマッチ機能に設定した状態で本ビットを切り替えてください。

#### NFVEN ビット(ノイズフィルタ V 許可ビット)

MTIC5V 端子の入力のノイズフィルタ機能の有効/無効を設定します。本ビットを切り替えたとき、意図しない内部エッジが発生することがあるため、タイマ I/O コントロールレジスタの該当端子機能をコンペアマッチ機能に設定した状態で本ビットを切り替えてください。

## NFWEN ビット(ノイズフィルタ W 許可ビット)


MTIC5W端子の入力のノイズフィルタ機能の有効/無効を設定します。本ビットを切り替えたとき、意図しない内部エッジが発生することがあるため、タイマ I/O コントロールレジスタの該当端子機能をコンペアマッチ機能に設定した状態で本ビットを切り替えてください。

#### NFCS[1:0] ビット(ノイズフィルタクロックセレクトビット)

ノイズフィルタのサンプリング周期を設定するレジスタです。本ビットの設定後、設定したサンプリング 周期の2周期分待った後、インプットキャプチャ機能に設定してください。

# 19.2.34 タイマ A/D 変換開始要求コントロールレジスタ (TADCR)

アドレス MTU4.TADCR 0009 5240h



ビット	シンボル	ビット名	機能	R/W
b0	ITB4VE	TCIV4割り込み間引き連動許可 ビット(注1、注2、注3)	0: A/D変換の開始要求(TRG4BN)をTCIV4割り込み間引き 機能1と連動しない 1: A/D変換の開始要求(TRG4BN)をTCIV4割り込み間引き 機能1と連動する	R/W
b1	ITB3AE	TGIA3割り込み間引き連動許可 ビット(注1、注2、注3)	0: A/D変換の開始要求(TRG4BN)をTGIA3割り込み間引き機能1と連動しない 1: A/D変換の開始要求(TRG4BN)をTGIA3割り込み間引き機能1と連動する	R/W
b2	ITA4VE	TCIV4割り込み間引き連動許可 ビット <sup>(注1、注2、注3)</sup>	0: A/D変換の開始要求(TRG4AN)をTCIV4割り込み間引き 機能1と連動しない 1: A/D変換の開始要求(TRG4AN)をTCIV4割り込み間引き 機能1と連動する	R/W
b3	ITA3AE	TGIA3割り込み間引き連動許可 ビット <sup>(注1、注2、注3)</sup>	0: A/D変換の開始要求(TRG4AN)をTGIA3割り込み間引き 機能1と連動しない 1: A/D変換の開始要求(TRG4AN)をTGIA3割り込み間引き 機能1と連動する	R/W
b4	DT4BE	ダウンカウントTRG4BN許可 ビット <sup>(注3)</sup>	0:MTU4.TCNTのダウンカウント時にA/D変換の開始要求 (TRG4BN)を禁止 1:MTU4.TCNTのダウンカウント時にA/D変換の開始要求 (TRG4BN)を許可	R/W
b5	UT4BE	アップカウントTRG4BN許可 ビット	0:MTU4.TCNTのアップカウント時にA/D変換の開始要求 (TRG4BN)を禁止 1:MTU4.TCNTのアップカウント時にA/D変換の開始要求 (TRG4BN)を許可	R/W
b6	DT4AE	ダウンカウントTRG4AN許可 ビット <sup>(注3)</sup>	0:MTU4.TCNTのダウンカウント時にA/D変換の開始要求 (TRG4AN)を禁止 1:MTU4.TCNTのダウンカウント時にA/D変換の開始要求 (TRG4AN)を許可	R/W
b7	UT4AE	アップカウントTRG4AN許可 ビット	0:MTU4.TCNTのアップカウント時にA/D変換の開始要求 (TRG4AN)を禁止 1:MTU4.TCNTのアップカウント時にA/D変換の開始要求 (TRG4AN)を許可	R/W
b13-b8	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W
b15-b14	BF[1:0]	MTU4.TADCOBRA/TADCOBRB 転送タイミング選択ビット	MTU4.TADCOBRA、MTU4.TADCOBRBから MTU4.TADCORA、MTU4.TADCORBへの転送タイミングを 選択します。詳細は表 19.41 を参照してください	R/W

- 注. MTU4.TADCR レジスタの8ビット単位でのアクセスは禁止です。16ビット単位でアクセスしてください。
- 注1. 割り込み間引きが禁止のとき TITCR1A.T3AEN,T4VEN ビットを"0"にしたとき、またはTITCR1A.T3ACOR,T4VCOR ビットを"0"にしたときは、"0"にしてください。
- 注2. 割り込み間引きが禁止のときに、割り込み間引きと連動する設定にした場合、A/D変換の開始要求が行われません。
- 注3. 相補PWMモードのとき以外は、"0"にしてください。


TADCR レジスタは、A/D 変換開始要求の許可 / 禁止の設定と、割り込み間引きと A/D 変換開始要求を連動する / しないを設定します。

表 19.41 TADCR.BF[1:0] ビットによる転送タイミングの設定 (MTU4)

ビット15	ビット14		訪	胡	
BF[1]	BF[0]	相補PWMモード時	リセット同期 PWM モード時	PWMモード1時	ノーマルモード時
0	0	周期設定バッファレジス タ(MTU4.TADCOBRA, MTU4.TADCOBRB)か ら、周期設定レジスタ (MTU4.TADCORA, MTU4.TADCORB) へ転 送しない	周期設定バッファレジス タ(MTU4.TADCOBRA, MTU4.TADCOBRB)か ら、周期設定レジスタ (MTU4.TADCORA, MTU4.TADCORB) へ転 送しない	周期設定バッファレジス タ(MTU4.TADCOBRA, MTU4.TADCOBRB)か ら、周期設定レジスタ (MTU4.TADCORA, MTU4.TADCORB) へ転 送しない	周期設定バッファレジス タ(MTU4.TADCOBRA, MTU4.TADCOBRB)か ら、周期設定レジスタ (MTU4.TADCORA, MTU4.TADCORB) へ転 送しない
0	1	MTU4.TCNTの山で周期 設定バッファレジスタ (MTU4.TADCOBRA, MTU4.TADCOBRB) から周期設定レジスタ (MTU4.TADCORA, MTU4.TADCORB) へ転送する	MTU3.TCNTが MTU3.TGRAとコンペア マッチしたとき周期設定 バッファレジスタ (MTU4.TADCOBRA, MTU4.TADCOBRB) か ら周期設定レジスタ (MTU4.TADCORA, MTU4.TADCORB) へ転 送する	MTU4.TCNTが MTU4.TGRA とコンペア マッチしたとき周期設定 バッファレジスタ (MTU4.TADCOBRA, MTU4.TADCOBRB) か ら周期設定レジスタ (MTU4.TADCORA, MTU4.TADCORB) へ転 送する	MTU4.TCNTが MTU4.TGRAとコンペア マッチしたとき周期設定 バッファレジスタ (MTU4.TADCOBRA, MTU4.TADCOBRB) か ら周期設定レジスタ (MTU4.TADCORA, MTU4.TADCORA, MTU4.TADCORB) へ転 送する
1	0	MTU4.TCNTの谷で周期 設定バッファレジスタ (MTU4.TADCOBRA, MTU4.TADCOBRB) から周期設定レジスタ (MTU4.TADCORA, MTU4.TADCORB) へ転送する	設定禁止	設定禁止	設定禁止
1	1	MTU4.TCNTの山と谷で 周期設定バッファレジス タ(MTU4.TADCOBRA, MTU4.TADCOBRB)か ら周期設定レジスタ (MTU4.TADCORA, MTU4.TADCORB) へ転 送する	設定禁止	設定禁止	設定禁止

## 19.2.35 タイマ A/D 変換開始要求周期設定レジスタ (TADCORA, TADCORB)

アドレス MTU4.TADCORA 0009 5244h, MTU4.TADCORB 0009 5246h




- 注. TADCORA、TADCORBは8ビット単位でのアクセスは禁止です。16ビット単位でアクセスしてください。
- 注1. 割り込み間引き機能1と連動したA/D変換開始要求ディレイド機能(詳細は「19.3.9 (5) 割り込み間引き機能1と連動したA/D変換開始要求ディレイド機能」を参照)を使用する場合は、本レジスタの値は"0002h"~MTU4: TCDRAの設定値-2の値を設定してください。
- 注2. 割り込み間引き機能2を使用し、かつTADCORA レジスタ値とTADCORB レジスタ値の間隔が短い場合、間引き回数を正しくカウントできず、期待したタイミングでのA/D変換要求が発生しない場合があります。以下の設定条件で使用してください。
  - (1) 間引き機能2、間引き回数が"0"の場合
    - TADCORA レジスタ値と TADCORB レジスタ値との間隔が「4」以上
    - ◆TADCORAのコンペア間隔が4 PCLKB以上(TADCORA レジスタの更新値を「前値+4以上」、「前値−4以下」に設定)
    - TADCORBのコンペア間隔が4 PCLKB以上(TADCORB レジスタの更新値を「前値+4以上」、「前値-4以下」に設定)
  - (2) 間引き機能2、間引き回数が1以上の場合
    - TADCORA レジスタ値と TADCORB レジスタ値との間隔が「2」以上
    - TADCORBのコンペア間隔が2 PCLKB以上(TADCORBレジスタの更新値を「前値+2以上」、「前値-2以下」に設定)

TADCORA、TADCORB レジスタは 16 ビットの読み出し / 書き込み可能なレジスタで、MTUn.TCNT (n=4) と一致したとき、対応する A/D 変換開始要求を生成します。

TADCORA、TADCORB レジスタのリセット後の値は "FFFFh" です。

# 19.2.36 タイマ A/D 変換開始要求周期設定バッファレジスタ (TADCOBRA, TADCOBRB)

アドレス MTU4.TADCOBRA 0009 5248h, MTU4.TADCOBRB 0009 524Ah




注. TADCOBRA、TADCOBRB レジスタの8 ビット単位でのアクセスは禁止です。16 ビット単位でアクセスしてください。

TADCOBRA、TADCOBRB レジスタは 16 ビットの読み出し / 書き込み可能なレジスタで、TADCORA、TADCORB のバッファレジスタです。TADCOBRA、TADCOBRB から山か谷で TADCORA、TADCORB に転送します。

TADCOBRA、TADCOBRB レジスタのリセット後の値は "FFFFh" です。

# 19.2.37 タイマ割り込み間引きモードレジスタ (TITMRA)

アドレス MTU.TITMRA 0009 523Ah



ビット	シンボル	ビット名	機能	R/W
b0	TITM		2種類の割り込み間引き機能を選択します。 0:割り込み間引き機能1 <sup>(注1)</sup> 1:割り込み間引き機能2 <sup>(注2)</sup>	R/W
b7-b1	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W


注1. TITCR1Aレジスタを設定することにより割り込み間引き機能1が有効になります。

注2. TITCR2Aレジスタを設定することにより割り込み間引き機能2が有効になります。

TITMRA レジスタは、2種類の間引き機能を選択するレジスタです。

# 19.2.38 タイマ割り込み間引き設定レジスタ 1 (TITCR1A)

アドレス MTU.TITCR1A 0009 5230h



ビット	シンボル	ビット名	機能	R/W
b2-b0	T4VCOR[2:0]	TCIV4割り込み間引き回数設定 ビット	TCIV4割り込みの間引き回数を0~7回で設定します 詳細は表19.42を参照してください	R/W
b3	T4VEN	T4VENビット	0 : TCIV4割り込みの間引きを禁止する 1 : TCIV4割り込みの間引きを許可する	R/W
b6-b4	T3ACOR[2:0]	TGIA3割り込み間引き回数設定 ビット	TGIA3割り込みの間引き回数を0~7回で設定します(注1) 詳細は表19.43を参照してください	R/W
b7	T3AEN	T3AENビット	0 : TGIA3割り込みの間引きを禁止する 1 : TGIA3割り込みの間引きを許可する	R/W

注1. 割り込み間引き回数を"0"にすると間引きは行いません。 また、割り込み間引き回数の変更前に、TITCR1A.T3AEN、TITCR1A.T4VENビットを"0"にして間引き回数カウンタ (TITCNT1A) をクリアしてください。

TITCR1A レジスタは、割り込み間引きの禁止 / 許可、割り込み間引き回数の設定を制御します。この設定は TITMRA.TITM ビットを "0" としたときのみ有効になります。また、TITMRA.TITM ビットを "1" にした場合、TITCR1A レジスタの値はクリアされます。

表 19.42 T4VCOR[2:0] ビットによる割り込み間引き回数の設定


ビット2	ビット1	ビット0	=400
T4VCOR[2]	T4VCOR[1]	T4VCOR[0]	説明
0	0	0	TCIV4の割り込み間引きを行わない
0	0	1	TCIV4の割り込み間引き回数を1回に設定
0	1	0	TCIV4の割り込み間引き回数を2回に設定
0	1	1	TCIV4の割り込み間引き回数を3回に設定
1	0	0	TCIV4の割り込み間引き回数を4回に設定
1	0	1	TCIV4の割り込み間引き回数を5回に設定
1	1	0	TCIV4の割り込み間引き回数を6回に設定
1	1	1	TCIV4の割り込み間引き回数を7回に設定

表 19.43 T3ACOR[2:0] ビットによる割り込み間引き回数の設定

ビット6	ビット5	ビット4	=#	
T3ACOR[2]	T3ACOR[1]	T3ACOR[0]	説明	
0	0	0	TGIA3の割り込み間引きを行わない	
0	0	1	TGIA3の割り込み間引き回数を1回に設定	
0	1	0	TGIA3の割り込み間引き回数を2回に設定	
0	1	1	TGIA3の割り込み間引き回数を3回に設定	
1	0	0	TGIA3の割り込み間引き回数を4回に設定	
1	0	1	TGIA3の割り込み間引き回数を5回に設定	
1	1	0	TGIA3の割り込み間引き回数を6回に設定	
1	1	1	TGIA3の割り込み間引き回数を7回に設定	

# 19.2.39 タイマ割り込み間引き回数カウンタ 1 (TITCNT1A)

アドレス MTU.TITCNT1A 0009 5231h



ビット	シンボル	ビット名	機能	R/W
b2-b0	T4VCNT[2:0]	TCIV4割り込みカウンタビット	TITCR1AのT4VENビットが"1"のとき、TCIV4割り込み要因が発生したときに1カウントアップします	R
b3	_	予約ビット	読むと"0"が読めます	R
b6-b4	T3ACNT[2:0]	TGIA3割り込みカウンタビット	TITCR1AのT3AENビットが"1"のとき、TGIA3割り込み要因が発生したときに1カウントアップします	R
b7	_	予約ビット	読むと"0"が読めます	R

注. TITCNT1Aレジスタの値をクリアするには、TITCR1A.T3AENビットとTITCR1A.T4VENビットを"0"にしてください。

TITCNT1A レジスタは、8 ビットの読み出し可能なカウンタです。TITCNT1A は、MTU3.TCNT および MTU4.TCNT のカウント動作停止後も、値を保持します。

#### T4VCNT[2:0] ビット(TCIV4 割り込みカウンタビット)

["0"になる条件]

- TITMRA.TITM ビットが"1"のとき
- TITCR1A.T4VEN ビットが "0" のとき
- TITCR1A.T4VCOR[2:0] ビットが "000b" のとき
- TITCR1A.T4VCOR[2:0] ビットと TITCNT1A.T4VCNT[2:0] ビットが一致したとき

#### T3ACNT[2:0] ビット(TGIA3 割り込みカウンタビット)

["0"になる条件]

- TITMRA.TITM ビットが "1" のとき
- TITCR1A.T3AEN ビットが "0" のとき
- TITCR1A.T3ACOR[2:0] ビットが "000b" のとき
- TITCR1A.T3ACOR[2:0] ビットと TITCNT1A.T3ACNT[2:0] ビットが一致したとき

# 19.2.40 タイマ割り込み間引き設定レジスタ 2 (TITCR2A)

アドレス MTU.TITCR2A 0009 523Bh



ビット	シンボル	ビット名	機能	R/W
b2-b0	TRG4COR[2:0]	TRG4AN/TRG4BN割り込み 間引き回数設定ビット	TRG4AN/TRG4BN割り込みの間引き回数を0~7回で 設定します。詳細は表19.44を参照してください	R/W
b7-b3	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W


TITCR2A レジスタは、TRG4AN と TRG4BN の割り込み間引き回数を設定するレジスタです。 この設定は TITMRA レジスタを "1" にしたときのみ有効になります。

表 19.44 TRG4COR[2:0] ビットによる割り込み間引き回数の設定

ビット2	ビット1	ビット0	=4.00
TRG4COR[2]	TRG4COR[1]	TRG4COR[0]	説明
0	0	0	TRG4ANとTRG4BNの割り込み回数間引きを行わない
0	0	1	TRG4ANとTRG4BNの割り込み回数を1回に設定
0	1	0	TRG4ANとTRG4BNの割り込み回数を2回に設定
0	1	1	TRG4ANとTRG4BNの割り込み回数を3回に設定
1	0	0	TRG4ANとTRG4BNの割り込み回数を4回に設定
1	0	1	TRG4ANとTRG4BNの割り込み回数を5回に設定
1	1	0	TRG4ANとTRG4BNの割り込み回数を6回に設定
1	1	1	TRG4ANとTRG4BNの割り込み回数を7回に設定

## 19.2.41 タイマ割り込み間引き回数カウンタ 2 (TITCNT2A)

アドレス MTU.TITCNT2A 0009 523Ch



ビット	シンボル	ビット名	機能	R/W
b2-b0	TRG4CNT[2:0]	TRG4AN/TRG4BN割り込み カウンタビット	TRG4COR[2:0]ビットで設定した値から、TRG4AN、 TRG4BNが発生するごとにカウントダウンし、カウンタ値が "0"になり、リロードが起きたとき、TRG4AN、TRG4BNの 割り込みが有効になります	R
b7-b3	_	予約ビット	読むと"0"が読めます	R

TITCNT2A レジスタは、TRG4COR[2:0] ビットで設定した値から、TRG4AN、TRG4BN(TITCNT2A)が発生するごとにカウントダウンし、カウンタ値が"0"になり、リロードが起きたとき、TRG4AN、TRG4BN割り込みが有効になります。

## TRG4CNT[2:0] ビット(TRG4AN/TRG4BN 割り込みカウンタビット)

TRG4COR[2:0] ビットで設定した値から、TRG4AN および TRG4BN 割り込みが発生するごとにカウント ダウンし、カウンタ値が "0" になり、リロードが起きたとき、TRG4AN、TRG4BN 割り込みが有効になります。

["0"になる条件]

- TITMRA.TITM ビットが "0" のとき
- TITCR2A.TRG4COR[2:0] ビットが "000b" のとき
- TITCR2A.TRG4COR[2:0] ビットと TRG4AN および TRG4BN の発生回数が一致したとき

# 19.2.42 A/D 変換開始要求選択レジスタ 0 (TADSTRGR0)

アドレス MTU.TADSTRGR0 0009 5D30h



ビット	シンボル	ビット名	機能	R/W
b4-b0	TADSTRS0[4:0]	ADSM0端子出カフレーム同期信 号生成用A/D変換開始要求選択 ビット	ADSMO端子から出力するフレーム同期信号を生成する A/D変換開始要求を選択します。A/D変換開始要求と設定 値の関係は表19.45を参照してください。表19.45記載の 値以外は設定しないでください	R/W
b7-b5	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W

TADSTRGR0 レジスタは、ADSM0 端子から出力する A/D 変換開始要求フレーム同期信号生成に使用する A/D 変換開始要求を選択するレジスタです。

表 19.45 フレーム同期信号生成用 A/D 変換開始要求の設定

TADSTRS0[4:0]			th size			
[4]	[3]	[2]	[1]	[0]	要因	内容
0	0	0	0	0	_	要因非選択
0	0	0	0	1	TRGA0N	MTU0.TGRAのコンペアマッチ/インプットキャプチャ
0	0	0	1	0	TRGA1N	MTU1.TGRAのコンペアマッチ/インプットキャプチャ
0	0	0	1	1	TRGA2N	MTU2.TGRAのコンペアマッチ/インプットキャプチャ
0	0	1	0	0	TRGA3N	MTU3.TGRAのコンペアマッチ/インプットキャプチャ
0	0	1	0	1	TRGA4N	MTU4.TGRAのコンペアマッチ/インプットキャプチャ、または相補PWM モード時MTU4.TCNTのアンダフロー(谷)
0	1	0	0	0	TRG0N	MTU0.TGREのコンペアマッチ
0	1	0	0	1	TRG4AN	MTU4.TADCORAとMTU4.TCNTのコンペアマッチ
0	1	0	1	0	TRG4BN	MTU4.TADCORBとMTU4.TCNTのコンペアマッチ
0	1	1	0	0	TRG4ABN	MTU4.TADCORAとMTU4.TCNTのコンペアマッチと、MTU4.TADCORBとMTU4.TCNTのコンペアマッチ(割り込み間引き機能2を使用時)

### 19.3 動作説明

### 19.3.1 基本動作

各チャネルには、TCNT と TGR レジスタがあります。TCNT は、アップカウント動作を行い、フリーランニングカウント動作、周期カウント動作、または外部イベントカウント動作が可能です。

TGR レジスタは、それぞれインプットキャプチャレジスタまたはアウトプットコンペアレジスタとして 使用することができます。

### (1) カウンタの動作

TSTRA レジスタの CST0  $\sim$  CST4 ビット、MTU5.TSTR レジスタの CSTU5、CSTV5、CSTW5 ビットを "1" にすると、対応するチャネルの TCNT はカウント動作を開始します。フリーランニングカウント動作、 周期カウント動作などが可能です。

### (a) カウント動作の設定手順例

カウント動作の設定手順例を図19.4に示します。




図 19.4 カウント動作設定手順例

## (b) フリーランニングカウント動作と周期カウント動作

TCNT は、リセット直後はすべてフリーランニングカウンタの設定となっており、TSTRA、MTU5.TSTR レジスタの CSTn ビットを "1" にするとフリーランニングカウンタとしてアップカウント動作を開始します。 TCNT がオーバフロー(FFFFh  $\rightarrow$  0000h)すると、対応する TIER.TCIEV ビットが "1" ならば、CPU への割り込み要求を発行します。 TCNT はオーバフロー後、"0000h" からアップカウント動作を継続します。 フリーランニングカウンタの動作を図 19.5 に示します。




図 19.5 フリーランニングカウンタの動作

TCNT のクリア要因にコンペアマッチを選択したときは、対応するチャネルの TCNT は周期カウント動作を行います。周期設定用の TGR をアウトプットコンペアレジスタに設定し、TCR.CCLR[2:0] ビットによりコンペアマッチによるカウンタクリアを選択します。設定後、TSTRA、MTU5.TSTR レジスタの CSTn ビットを "1" にすると、周期カウンタとしてアップカウント動作を開始します。カウント値が TGR の値と一致すると、TCNT は "0000h" になります。

このとき対応する TIER.TGIE ビットが "1" ならば、CPU への割り込み要求を発行します。TCNT はコンペアマッチ後、"0000h" からアップカウント動作を継続します。

周期カウンタの動作を図19.6に示します。




図 19.6 周期カウンタの動作

### (2) コンペアマッチによる波形出力機能

コンペアマッチにより対応する出力端子から Low 出力 /High 出力 / トグル出力を行うことができます。

### (a) コンペアマッチによる波形出力動作の設定手順例

コンペアマッチによる波形出力動作の設定手順例を図 19.7 に示します。




図 19.7 コンペアマッチによる波形出力動作例

## (b) 波形出力動作例

Low 出力 /High 出力例を図 19.8 に示します。

TCNT をフリーランニングカウント動作とし、コンペアマッチ A により High 出力、コンペアマッチ B により Low 出力となるように設定した場合の例です。設定したレベルと端子のレベルが一致した場合には、端子のレベルは変化しません。




図 19.8 Low 出力 /High 出力の動作例 (n = 0 ~ 4)

トグル出力の例を図19.9に示します。

TCNT を周期カウント動作(コンペアマッチ B によりカウンタクリア)に、コンペアマッチ A、B ともトグル出力となるように設定した場合の例です。




図 19.9 トグル出力の動作例 (n = 0 ~ 4)

## (3) インプットキャプチャ機能

MTIOCnm 端子  $(n=0 \sim 4, m=A \sim D)$ 、および MTIC5m 端子 (m=U, V, W) の入力エッジを検出して TCNT の値を TGR レジスタに転送することができます。

検出エッジは立ち上がりエッジ / 立ち下がりエッジ / 両エッジから選択できます。また、MTU0、MTU1 は別のチャネルのカウントクロックやコンペアマッチ信号をインプットキャプチャの要因とすることもできます。

注. MTU0、MTU1 で別のチャネルのカウントクロックをインプットキャプチャ入力とする場合は、インプットキャプチャ入力とするカウントクロックに PCLKB/1 を選択しないでください。PCLKB/1 を選択した場合は、インプットキャプチャは発生しません。

### (a) インプットキャプチャ動作の設定手順例

インプットキャプチャ動作の設定手順例を図19.10に示します。




図 19.10 インプットキャプチャ動作の設定例

## (b) インプットキャプチャ動作例

インプットキャプチャ動作例を図 19.11 に示します。

MTIOCnA 端子のインプットキャプチャ入力エッジは立ち上がり / 立ち下がりの両エッジ、また MTIOCnB 端子のインプットキャプチャ入力エッジは立ち下がりエッジを選択し、TCNT は TGRB のインプットキャプチャでカウンタクリアされるように設定した場合の例です  $(n=0\sim4)$ 。




図 19.11 インプットキャプチャ動作例 (n = 0 ~ 4)

## 19.3.2 同期動作

同期動作を使って、複数の TCNT の値を同時に書き換えることができます(同期セット)。また、TCR レジスタの設定によって複数の TCNT を同時に"0"にすることができます(同期クリア)。

同期動作によって、1つのタイムベースに対して動作する TGR レジスタの本数を増加させることができます。

MTU0~MTU4はすべて同期動作の設定が可能です。

MTU5 は同期動作できません。

### (1) 同期動作の設定手順例

同期動作の設定手順例を図 19.12 に示します。




図 19.12 同期動作の設定手順例

## (2) 同期動作の例

同期動作の例を図19.13に示します。

MTU0 ~ MTU2 を同期動作かつ PWM モード 1 に設定し、MTU0 のカウンタクリア要因を MTU0.TGRB の コンペアマッチ、また MTU1、MTU2 のカウンタクリア要因を同期クリアに設定した場合の例です。

3 相の PWM 波形を MTIOC0A、MTIOC1A、MTIOC2A 端子から出力します。このとき、MTU0 ~ MTU2 の TCNT は同期セット、MTU0.TGRB のコンペアマッチによる同期クリアを行い、MTU0.TGRB に設定した データが PWM 周期となります。

PWM モードについては、「19.3.5 PWM モード」を参照してください。




図 19.13 同期動作の動作例

### 19.3.3 バッファ動作

バッファ動作は、MTU0、MTU3、MTU4 が持つ機能です。TGRC と TGRD レジスタをバッファレジスタ として使用することができます。また、MTU0 は TGRF もバッファレジスタとして使用することができます。

バッファ動作は、TGR レジスタをインプットキャプチャレジスタに設定した場合と、コンペアマッチレジスタに設定した場合のそれぞれで動作内容が異なります。

注. MTU0.TGRE はインプットキャプチャレジスタに設定できません。コンペアマッチレジスタとしてのみ動作します。

表 19.46 にバッファ動作時のレジスタの組み合わせを示します。

表 19.46 レジスタの組み合わせ

チャネル	タイマジェネラルレジスタ	バッファレジスタ
MTU0	TGRA	TGRC
	TGRB	TGRD
	TGRE	TGRF
MTU3	TGRA	TGRC
	TGRB	TGRD
MTU4	TGRA	TGRC
	TGRB	TGRD

### • TGR がアウトプットコンペアレジスタの場合

コンペアマッチが発生すると、対応するチャネルのバッファレジスタの値がタイマジェネラルレジスタに 転送されます。

この動作を図19.14に示します。




図 19.14 コンペアマッチバッファ動作

### • TGR がインプットキャプチャレジスタの場合

インプットキャプチャが発生すると、TCNTの値をTGR レジスタに転送すると同時に、それまで格納されていたTGR レジスタの値をバッファレジスタに転送します。

この動作を図19.15に示します。




図 19.15 インプットキャプチャバッファ動作

# (1) バッファ動作の設定手順例

バッファ動作の設定手順例を図19.16に示します。




図 19.16 バッファ動作の設定手順例

## (2) バッファ動作例

### (a) TGR がアウトプットコンペアレジスタの場合

MTU0 を PWM モード 1 に設定し、TGRA と TGRC をバッファ動作に設定した場合の動作例を**図 19.17** に示します。TCNT はコンペアマッチ B によりクリア、出力はコンペアマッチ A で High 出力、コンペアマッチ B で Low 出力に設定した例です。この例では、TBTM.TTSA ビットは "0" にしています。

バッファ動作が設定されているため、コンペアマッチ A が発生すると出力を変化させると同時に、バッファレジスタ TGRC の値がタイマジェネラルレジスタ TGRA に転送されます。この動作は、コンペアマッチ A が発生する度に繰り返されます。

PWM モードについては、「19.3.5 PWM モード」を参照してください。




図 19.17 バッファ動作例 (1)

## (b) TGR がインプットキャプチャレジスタの場合

TGRA をインプットキャプチャレジスタに設定し、TGRA と TGRC をバッファ動作に設定したときの動作例を図 19.18 に示します。

TCNT は TGRA のインプットキャプチャでカウンタクリア、MTIOCnA 端子のインプットキャプチャ入力 エッジは立ち上がりエッジ / 立ち下がりエッジの両エッジが選択されています  $(n=0\sim4)$ 。

バッファ動作が設定されているため、インプットキャプチャ A により TCNT の値が TGRA に転送される と同時に、それまで TGRA に格納されていた値が TGRC に転送されます。




図 19.18 バッファ動作例 (2) (n = 0 ~ 4)

## (3) バッファ動作時のバッファレジスタからタイマジェネラルレジスタへの転送タイミング選択

バッファ動作転送モードレジスタ(MTUn.TBTM) (n=0,3,4) を設定することで、MTU0では PWM モード 1、2 時の、MTU3、MTU4では PWM モード 1 時の、バッファレジスタからタイマジェネラルレジスタへの転送タイミングを選択できます。選択できるバッファ転送タイミングは、コンペアマッチ発生時(リセット後の値)と TCNT クリア時のいずれか一方です。ここで TCNT のクリア時とは次の条件のいずれかが成立したときです。

- TCNT がオーバフローしたとき (FFFFh  $\rightarrow$  0000h)
- カウンタの動作中、TCNT に "0000h" が書かれたとき
- TCR.CCLR[2:0] ビットで設定したクリア要因で、TCNT が "0000h" になったとき

#### 注. TBTM レジスタの設定は TCNT が停止した状態で行ってください。

MTU0 を PWM モード 1 に設定し、MTU0.TGRA と MTU0.TGRC をバッファ動作に設定した場合の動作例 を図 19.19 に示します。MTU0.TCNT はコンペアマッチ B によりクリア、出力はコンペアマッチ A で High 出力、コンペアマッチ B で Low 出力、MTU0.TBTM.TTSA ビットは "1" にしています。




図 19.19 MTU0.TGRC から MTU0.TGRA のバッファ転送タイミングを MTU0.TCNT クリア時に選択した 場合の動作例

### 19.3.4 カスケード接続動作

カスケード接続動作は、2 チャネルの 16 ビットカウンタを接続して 32 ビットカウンタとして動作させる 機能です。

MTU1 と MTU2 を接続して 32 ビットカウンタとして使用する機能には、MTU1.TMDR3.LWA ビットを "0" のときに設定するカスケード接続と、MTU1.TMDR3.LWA ビットを "1" に設定するカスケード接続 32 ビット位相計数モードがあります。カスケード接続 32 ビット位相計数モードについては「19.3.6.2 カスケード接続 32 ビット位相計数モード」を参照してください。本章では、MTU1.TMDR3.LWA ビットを "0" のときに設定するカスケード接続機能について説明します。

この機能は、MTU1.TMDR3.LWA ビットを"0"に設定し、MTU1.TCR.TPSC[2:0] ビットで MTU1.TCNT を MTU2.TCNT のオーバフロー/アンダフローによりカウントするように設定することで動作します。なお、アンダフローが発生するのは、下位 16 ビットが割り当てられた MTU2 が位相計数モードのときのみです。 表 19.47 にカスケード接続の組み合わせを示します。

注. MTU1 を位相計数モードに設定した場合は、カウントクロックの設定は無効となり、独立して位相計数モードで動作します。

表 19.47 カスケード接続組み合わせ

組み合わせ	上位16ビット	下位 16 ビット
MTU1 と MTU2	MTU1.TCNT	MTU2.TCNT

カスケード動作時に、MTU1.TCNT と MTU2.TCNT の同時インプットキャプチャをする場合、インプットキャプチャコントロールレジスタ(TICCR)で設定することで、インプットキャプチャ条件となる入力端子を追加することができます。インプットキャプチャの条件となるエッジ検出は、本来の入力端子の入力レベルと、追加した入力端子の入力レベルの論理和を取った信号に対して行われます。したがって、いずれか一方が High のとき、もう一方が変化してもエッジ検出は行われません。詳細は「(4) カスケード接続動作例(c)」を参照してください。カスケード接続時のインプットキャプチャについては「19.6.21 カスケード接続における MTU1.TCNT、MTU2.TCNT 同時インプットキャプチャ」を参照してください。

TICCR レジスタの設定値とインプットキャプチャ入力端子の対応を表 19.48 に示します。

表 19.48 TICCR レジスタ設定値とインプットキャプチャ入力端子の対応

対象となるインプットキャプチャ	TICCR設定值	インプットキャプチャ入力端子
MTU1.TCNTからMTU1.TGRAへの	I2AE ビット = 0(初期値)	MTIOC1A
インプットキャプチャ 	I2AE ビット = 1	MTIOC1A、MTIOC2A
MTU1.TCNTからMTU1.TGRBへの	I2BE ビット = 0(初期値)	MTIOC1B
インプットキャプチャ 	I2BE ビット = 1	MTIOC1B、MTIOC2B
MTU2.TCNTからMTU2.TGRAへの	I1AE ビット = 0(初期値)	MTIOC2A
インプットキャプチャ 	I1AE ビット = 1	MTIOC2A、MTIOC1A
MTU2.TCNTからMTU2.TGRBへの	I1BE ビット = 0(初期値)	MTIOC2B
インプットキャプチャ	I1BE ビット = 1	MTIOC2B、MTIOC1B

## (1) カスケード接続動作の設定手順例

カスケード接続動作の設定手順例を図19.20に示します。




図 19.20 カスケード接続動作設定手順

## (2) カスケード接続動作例 (a)

MTU1.TCNT、MTU2.TCNT をカスケード接続し、MTU1.TCNT は MTU2.TCNT のオーバフロー/アンダフローでカウント、MTU2 を位相計数モード 1 に設定したときの動作を図 19.21 に示します。

MTU1.TCNT は MTU2.TCNT のオーバフローでアップカウント、MTU2.TCNT のアンダフローでダウンカウントされます。




図 19.21 カスケード接続動作例 (a)

### (3) カスケード接続動作例 (b)

MTU1.TCNT、MTU2.TCNT をカスケード接続し、TICCR.I2AE ビットを"1"にして、MTIOC2A 端子をMTU1.TGRA のインプットキャプチャ条件に追加した場合の動作を図 19.22 に示します。この例ではMTU1.TIOR.IOA[3:0] ビットの設定は、MTIOC1A の立ち上がりエッジでインプットキャプチャに設定しています。また、MTU2.TIOR.IOA[3:0] ビットの設定は、MTIOC2A の立ち上がりエッジでインプットキャプチャに設定しています。

この場合、MTIOC1A と MTIOC2A の両方の立ち上がりエッジが MTU1.TGRA のインプットキャプチャ条件に設定されます。また、MTU2.TGRA のインプットキャプチャ条件は MTIOC2A の立ち上がりエッジとなります。




図 19.22 カスケード接続動作例 (b)

# (4) カスケード接続動作例 (c)

MTU1.TCNT、MTU2.TCNT をカスケード接続し、TICCR.I2AE,I1AE ビットを "1" にして、MTIOC2A 端子を MTU1.TGRA のインプットキャプチャ条件に追加し、MTIOC1A 端子を MTU2.TGRA のインプットキャプチャ条件に追加した場合の動作を図 19.23 に示します。この例では MTU1.TIOR、MTU2.TIOR の IOA[3:0] ビットの設定は、どちらも両エッジでインプットキャプチャに設定しています。この場合、MTIOC1A と MTIOC2A 入力の OR が MTU1.TGRA および MTU2.TGRA のインプットキャプチャ条件となります。




図 19.23 カスケード接続動作例 (c)

### (5) カスケード接続動作例 (d)

MTU1.TCNT、MTU2.TCNT をカスケード接続し、TICCR.I2AE ビットを"1"にして、MTIOC2A 端子をMTU1.TGRA のインプットキャプチャ条件に追加した場合の動作を図 19.24 に示します。この例ではMTU1.TIOR の IOA[3:0] ビットの設定は、MTU0.TGRA のコンペアマッチ / インプットキャプチャの発生でインプットキャプチャに設定しています。また、MTU2.TIOR の IOA[3:0] ビットの設定は、MTIOC2A の立ち上がりエッジでインプットキャプチャに設定しています。

この場合、MTU1.TIOR の設定が MTU0.TGRA のコンペアマッチ / インプットキャプチャの発生でインプットキャプチャのため、TICCR.I2AE ビットを "1" にしても MTIOC2A のエッジが MTU1.TGRA のインプットキャプチャ条件になることはありません。




図 19.24 カスケード接続動作例 (d)

### 19.3.5 PWM モード

PWM モードは出力端子からそれぞれ PWM 波形を出力するモードです。各 TGR レジスタのコンペアマッチによる出力レベルは Low 出力 /High 出力 / トグル出力の中から選択可能です。

各 TGR レジスタの設定により、デューティ  $0\% \sim 100\%$  の PWM 波形が出力できます。

TGR レジスタのコンペアマッチをカウンタクリア要因とすることにより、そのレジスタに周期を設定することができます。MTU5 を除くすべてのチャネルは、個々に PWM モードに設定できます。PWM モードに設定したチャネルの同期動作、および PWM モードに設定したチャネルと他のモードに設定したチャネルとの同期動作も可能です。

PWM モードには以下に示す2種類のモードがあります。

### (a) PWM モード1

TGRA レジスタと TGRB レジスタ、TGRC レジスタと TGRD レジスタをペアで使用して、MTIOCnA 端子、MTIOCnC 端子から PWM 波形を出力します。MTIOCnA 端子、MTIOCnC 端子からコンペアマッチ A、C によって TIOR.IOA[3:0]、TIOR.IOC[3:0] ビットで指定した出力を、また、コンペアマッチ B、D によって TIOR.IOB[3:0]、TIOR.IOD[3:0] ビットで指定した出力を行います( $n=0\sim4$ )。初期出力値は TGRA、TGRC レジスタに設定した値になります。ペアで使用する TGR レジスタの設定値が同一の場合、コンペアマッチが発生しても出力値は変化しません。

PWM モード1では、最大8相のPWM波形出力が可能です。

## (b) PWMモード2

TGR レジスタの 1 本を周期レジスタ、他の TGR レジスタをデューティレジスタに使用して PWM 波形を出力します。コンペアマッチによって、TIOR レジスタで指定した出力を行います。また、周期レジスタのコンペアマッチによるカウンタのクリアで各端子の出力値は TIOR レジスタで設定した初期値が出力されます。周期レジスタとデューティレジスタの設定値が同一の場合、コンペアマッチが発生しても出力値は変化しません。

PWM モード 2 では、PWM モード 2 を設定できないチャネルの同期クリアを同期動作として併用することにより最大 8 相の PWM 波形の出力が可能です。

PWM の出力端子とレジスタの対応を表 19.49 に示します。

表 19.49 各 PWM 出力のレジスタと出力端子

チャネル	レジスタ		出力端子	
ナヤイル	DDXA	PWMモード1	PWMモード2	
MTU0	TGRA	MTIOC0A	MTIOC0A	
	TGRB		MTIOC0B	
	TGRC	MTIOC0C	MTIOC0C	
	TGRD		MTIOC0D	
MTU1	TGRA	MTIOC1A	MTIOC1A	
	TGRB		MTIOC1B	
MTU2	TGRA	MTIOC2A	MTIOC2A	
	TGRB		MTIOC2B	
MTU3	TGRA	MTIOC3A	設定できません	
	TGRB			
	TGRC	MTIOC3C		
	TGRD			
MTU4	TGRA	MTIOC4A		
	TGRB			
	TGRC	MTIOC4C		
	TGRD			

注. PWMモード2のとき、周期を設定したTGRのPWM波形は出力はできません。

## (1) PWM モードの設定手順例

PWM モードの設定手順例を図 19.25 に示します。




図 19.25 PWM モードの設定手順例

#### (2) PWM モードの動作例

PWM モード 1 の動作例を図 19.26 に示します。

この図は、TCNT のクリア要因を TGRA レジスタのコンペアマッチとし、TGRA レジスタの初期出力値と 出力値を "0"、TGRB レジスタの出力値を "1" にした場合の例です。

この場合、TGRA レジスタに設定した値が周期となり、TGRB レジスタに設定した値がデューティ比になります。




図 19.26 PWM モード 1 の動作例 (n = 0 ~ 4)

PWM モード 2 の動作例を図 19.27 に示します。

この図は、MTU0 と MTU1 を同期動作させ、TCNT のクリア要因を MTU1.TGRB レジスタのコンペアマッチとし、他の TGR レジスタ (MTU0.TGRA ~ MTU0.TGRD、MTU1.TGRA) の初期出力値を Low、出力値を High にして 5 相の PWM 波形を出力させた場合の例です。

この場合、MTU1.TGRB に設定した値が周期となり、他の TGR レジスタ(MTU0.TGRA ~ MTU0.TGRD、MTU1.TGRA)に設定した値がデューティ比になります。




図 19.27 PWM モード2の動作例

PWM モード 1 で、デューティ比 0%、デューティ比 100% の PWM 波形を出力する例を図 19.28 に示します。この図は、TCNT カウンタのクリア要因を TGRA レジスタのコンペアマッチとし、TGRA レジスタの初期出力値を出力値を Low、TGRB レジスタの出力値を High に設定した場合の例です。




図 19.28 PWM モード動作例 (デューティ 0%、デューティ 100% の PWM 波形を出力する例)  $(n = 0 \sim 4)$ 

MTCLKC

**MTCLKD** 

### 19.3.6 位相計数モード

位相計数モードには MTU1 と MTU2 がそれぞれ独立に動作する 16 ビット位相計数モードと MTU1, MTU2 をカスケード接続したカスケード接続 32 ビット位相計数モードがあります。

位相計数モードでは2つの外部クロック入力の位相差を検出して、対応する TCNT をアップカウント/ダウンカウントします。

各位相計数モードでの 2 つの外部クロック入力端子は、TCR.TPSC[2:0]、TCR2.TPSC2[2:0]、CKEG[1:0] の 設定にかかわりません。MTU2 の 16 ビット位相計数モードとカスケード接続 32 ビット位相計数モードの 2 つの外部クロック入力は、MTU1.TMDR3.PHCKSEL で選択を行うことができます。MTU2 の 16 ビット位相計数モードとカスケード接続 32 ビット位相計数モード以外の位相計数モードでは、A 相 /B 相に

MTCLKA/MTCLKB が選択されます。位相計数モードでは、外部クロック端子 MTCLKA、MTCLKB、MTCLKC、MTCLKD を 2 相エンコーダパルスの入力として使用できます。

それぞれの位相計数モードで接続される外部クロック入力端子を表 19.50 に示します。

位相計数モード	TMDR3.PHCKSELビット	外部クロック端子	
世代前数モート		A相	B相
MTU1 16ビット位相計数モード	x (Don't care)	MTCLKA	MTCLKB
MTU2 16ビット位相計数モード	0	MTCLKA	MTCLKB
	1(初期値)	MTCLKC	MTCLKD
カスケード接続32ビット位相計数モード	0	MTCLKA	MTCLKB

表 19.50 位相計数モードクロック入力端子

### 19.3.6.1 16 ビット位相計数モード

MTU1.TMDR3.LWA = 0 のとき、MTU1 と MTU2 には各々独立して 16 ビット位相計数モードが設定できます。

1 (初期値)

16 ビット位相計数モードでは、2 本の外部クロック入力の位相差を検出して対応するチャネルの 16 ビットカウンタ TCNT をアップカウント / ダウンカウントします。

16 ビット位相計数モードに設定すると、TCR.TPSC[2:0]、TCR2.TPSC2[2:0]、CKEG[1:0] の設定にかかわらずカウントクロックは外部クロックが選択され、TCNT はアップカウンタ / ダウンカウンタとして動作します。なお、TCR.CCLR[1:0]、TIOR、TIER、TGR の機能は有効ですので、インプットキャプチャ / コンペアマッチ機能や割り込み機能が使用できます。

これら外部クロック端子は、2相エンコーダパルスの入力として使用できます。

TCNT がアップカウントしているときにオーバフローが発生すると、対応する TIER.TCIEV ビットが "1" であれば、TCIV 割り込みが発生します。

また、ダウンカウントしているときにアンダフローが発生すると、対応する TIER.TCIEU ビットが "1" であれば、TCIU 割り込みが発生します。

TSR.TCFD フラグはカウント方向フラグです。TCFD フラグをリードすることにより、TCNT がアップカウントしているかダウンカウントしているかを確認することができます。

# (1) 16 ビット位相計数モードの設定手順例

位相計数モードの設定手順例を図 19.29 に示します。




図 19.29 16 ビット位相計数モードの設定手順例

## (2) 16 ビット位相計数モードの動作例

位相計数モードでは、2本の外部クロックの位相差で TCNT がアップカウント/ダウンカウントします。 なお、カウント条件により 5 つのモードがあり、各モードは PHCKSEL = 1 の条件で、つまり MTU1 の位相 クロックは MTCLKA, MTCLKB から入力、MTU2 の位相クロックは MTCLKC, MTCLKD から入力として説明します。

## (a) 位相計数モード1

位相計数モード 1 の動作例を**図 19.30** に、TCNT のアップカウント / ダウンカウント条件を**表 19.51** に示します。




図 19.30 位相計数モード1の動作例

表19.51 位相計数モード1のアップカウント/ダウンカウント条件

MTCLKA (MTU1) MTCLKC (MTU2)	MTCLKB (MTU1) MTCLKD (MTU2)	動作内容
High		アップカウント
Low	Ł	
	Low	
Ł	High	
High	Ł	ダウンカウント
Low		
	High	
T_	Low	

▲: 立ち上がりエッジ

▼:立ち下がりエッジ

## (b) 位相計数モード2

位相計数モード 2 の動作例を**図 19.31 ~図 19.33** に、TCNT のアップカウント / ダウンカウント条件を**表 19.52** に示します。




図 19.31 位相計数モード 2 の動作例 (MTUn.TCR2.PCB[1:0] = 00b のとき (n = 1, 2))




図 19.32 位相計数モード 2 の動作例 (MTUn.TCR2.PCB[1:0] = 01b のとき (n = 1, 2))




図 19.33 位相計数モード 2 の動作例 (MTUn.TCR2.PCB[1:0] = 1xb のとき (n = 1, 2))

表19.52 位相計数モード2のアップカウント/ダウンカウント条件

PCB[1:0]	MTCLKA (MTU1) MTCLKC (MTU2)	MTCLKB (MTU1) MTCLKD (MTU2)	動作内容
00	High		カウントしない(Don't care)
	Low	T.	
		Low	
	₹_	High	アップカウント
	High	T <u>t</u>	カウントしない(Don't care)
	Low	<u>_</u>	
		High	
	₹_	Low	ダウンカウント
01	High	<u>_</u>	カウントしない(Don't care)
	Low	<b>₹</b>	
		Low	ダウンカウント
	₹_	High	カウントしない(Don't care)
	High	₹_	
	Low	<u>_</u>	
		High	アップカウント
	₹	Low	カウントしない(Don't care)
1x	High	<u>_</u>	カウントしない(Don't care)
	Low	₹_	
		Low	ダウンカウント
	₹_	High	アップカウント
	High	₹_	カウントしない(Don't care)
	Low		
		High	アップカウント
		Low	ダウンカウント

\_★: 立ち上がりエッジ

▼: 立ち下がりエッジ

## (c) 位相計数モード3

位相計数モード 3 の動作例を**図 19.34 ~図 19.36** に、TCNT のアップカウント / ダウンカウント条件を**表 19.53** に示します。




図 19.34 位相計数モード 3 の動作例 (MTUn.TCR2.PCB[1:0] = 00b のとき (n = 1, 2))




図 19.35 位相計数モード 3 の動作例 (MTUn.TCR2.PCB[1:0] = 01b のとき (n = 1, 2))




図 19.36 位相計数モード 3 の動作例 (MTUn.TCR2.PCB[1:0] = 1xb のとき (n = 1, 2))

表19.53 位相計数モード3のアップカウント/ダウンカウント条件

PCB[1:0]	MTCLKA (MTU1) MTCLKC (MTU2)	MTCLKB (MTU1) MTCLKD (MTU2)	動作内容
00	High		カウントしない(Don't care)
	Low	₹_	
		Low	
	₹_	High	アップカウント
	High	₹.	ダウンカウント
	Low		カウントしない(Don't care)
		High	
	₹	Low	
01	High		ダウンカウント
	Low	₹.	カウントしない(Don't care)
		Low	
	7_	High	
	High	₹	
	Low		
		High	アップカウント
	₹	Low	カウントしない(Don't care)
1x	High		ダウンカウント
	Low	T.	カウントしない(Don't care)
		Low	
	₹	High	アップカウント
	High	₹ 1	ダウンカウント
	Low		カウントしない(Don't care)
		High	アップカウント
	<u> </u>	Low	カウントしない(Don't care)

\_★: 立ち上がりエッジ

▼: 立ち下がりエッジ

## (d) 位相計数モード 4

位相計数モード 4 の動作例を**図 19.37** に、TCNT のアップカウント / ダウンカウント条件を**表 19.54** に示します。




図 19.37 位相計数モード4の動作例

表19.54 位相計数モード4のアップカウント/ダウンカウント条件

MTCLKA (MTU1) MTCLKC (MTU2)	MTCLKB (MTU1) MTCLKD (MTU2)	動作内容
High		アップカウント
Low	Ŧ_	
	Low	カウントしない(Don't care)
₹.	High	
High	Ŧ_	ダウンカウント
Low		
	High	カウントしない(Don't care)
₹_	Low	

\_★: 立ち上がりエッジ

▼:立ち下がりエッジ

## (e) 位相計数モード5

位相計数モード 5 の動作例を**図 19.38**、**図 19.39** に、TCNT のアップカウント / ダウンカウント条件を**表 19.55** に示します。




図 19.38 位相計数モード 5 の動作例 (MTUn.TCR2.PCB[1:0] = 0xb のとき (n = 1, 2))




図 19.39 位相計数モード 5 の動作例 (MTUn.TCR2.PCB[1:0] = 1xb のとき (n = 1, 2))

表19.55 位相計数モード5のアップカウント/ダウンカウント条件

PCB[1:0]	MTCLKA (MTU1) MTCLKC (MTU2)	MTCLKB (MTU1) MTCLKD (MTU2)	動作内容
0x	High		カウントしない(Don't care)
	Low	T.	
		Low	
	₹_	High	アップカウント
	High	<b>₹</b>	カウントしない(Don't care)
	Low		
		High	
	₹_	Low	アップカウント
1x	High		カウントしない(Don't care)
	Low	Ŧ_	アップカウント
		Low	カウントしない(Don't care)
	₹_	High	
	High	T.	アップカウント
	Low		カウントしない(Don't care)
		High	
	7	Low	

\_★: 立ち上がりエッジ

▼:立ち下がりエッジ

## (3) 16 ビット位相計数モード応用例

MTU1 を位相計数モードに設定し、MTU0 と連携してサーボモータの 2 相エンコーダパルスを入力して位置または速度を検出する例を図 19.40 に示します。

MTU1 は位相計数モード 1 に設定し、MTCLKA と MTCLKB にエンコーダパルスの A 相、B 相を入力します。

MTU0 は TCNT を MTU0.TGRC のコンペアマッチでカウンタクリアとして動作させ、MTU0.TGRA と MTU0.TGRC はコンペアマッチ機能で使用して、速度制御周期と位置制御周期を設定します。 MTU0.TGRB はインプットキャプチャ機能で使用し、MTU0.TGRB と MTU0.TGRD をバッファ動作させます。

MTU0.TGRB のインプットキャプチャ要因は、MTU1 のカウントクロックとし、2 相エンコーダの 4 逓倍パルスのパルス幅を検出します。

MTU1 の MTU1.TGRA と MTU1.TGRB は、インプットキャプチャ機能に設定し、インプットキャプチャ要因は MTU0 の MTU0.TGRA と MTU0.TGRC のコンペアマッチを選択し、それぞれの制御周期時のアップ / ダウンカウンタの値を格納します。

これにより、正確な位置/速度検出を行うことができます。




図 19.40 16 ビット位相計数モードの応用例

#### 19.3.6.2 カスケード接続 32 ビット位相計数モード

MTU1.TMDR3.LWA = 1 で MTU1 に位相計数モードを設定した場合、MTU1 と MTU2 が連結され、カスケード接続 32 ビット位相計数モードとして機能します。カスケード接続 32 ビット位相計数モードの場合、TCR, TCR2, TIOR, TIER, TGR, TSR レジスタは MTU1 の制御になり、MTU2 の設定は無効になります。カスケード接続 32 ビット位相計数モードの設定手順は、図 19.41 を参照してください。

なお、カスケード接続 32 ビット位相計数モード以外で MTU1, MTU2 を接続するカスケード接続機能については、「19.3.4 カスケード接続動作」を参照してください。

#### (1) カスケード接続 32 ビット位相計数モードの設定例

カスケード接続32ビット位相計数モードの設定手順例を図19.41に示します。




図 19.41 カスケード接続 32 ビット位相計数モード設定手順

## 19.3.7 リセット同期 PWM モード

リセット同期 PWM モードは、MTU3、MTU4 を組み合わせることにより、一方の波形変化点が共通の関係となる PWM 波形(正相・逆相)を各 3 相、合計 6 相出力します。

リセット同期 PWM モードに設定すると、MTIOC3B、MTIOC3D、MTIOC4A、MTIOC4C、MTIOC4B、MTIOC4D 端子は PWM 出力端子となり、タイマカウンタ 3(MTU3.TCNT)はアップカウンタとして機能します。

使用される PWM 出力端子を表 19.56 に、使用するレジスタの設定を表 19.57 に示します。

表 19.56 リセット同期 PWM モード時の出力端子

チャネル	出力端子	説明
MTU3	МТІОСЗВ	PWM出力端子1
	MTIOC3D	PWM出力端子1'(PWM出力1の逆相波形)
MTU4	MTIOC4A	PWM出力端子2
	MTIOC4C	PWM出力端子2'(PWM出力2の逆相波形)
	MTIOC4B	PWM出力端子3
	MTIOC4D	PWM出力端子3'(PWM出力3の逆相波形)

表 19.57 リセット同期 PWM モード時のレジスタ設定

レジスタ	設定内容
MTU3.TCNT	"0000h"を初期設定
MTU4.TCNT	"0000h"を初期設定
MTU3.TGRA	MTU3.TCNTのカウント周期を設定
MTU3.TGRB	MTIOC3B、MTIOC3D端子より出力されるPWM波形の変化点を設定
MTU4.TGRA	MTIOC4A、MTIOC4C端子より出力されるPWM波形の変化点を設定
MTU4.TGRB	MTIOC4B、MTIOC4D端子より出力されるPWM波形の変化点を設定

## (1) リセット同期 PWM モードの設定手順例

リセット同期 PWM モードの設定手順例を図 19.42 に示します。



図 19.42 リセット同期 PWM モードの設定手順例

#### (2) リセット同期 PWM モードの動作例

リセット同期 PWM モードの動作例を図 19.43 に示します。

リセット同期 PWM モードでは、MTU3.TCNT と MTU4.TCNT はアップカウンタとして動作します。 MTU3.TCNT が MTU3.TGRA とコンペアマッチするとカウンタはクリアされ "0000h" からカウントアップを 再開します。 PWM 出力端子は、それぞれ MTU3.TGRB、MTU4.TGRA、MTU4.TGRB のコンペアマッチおよ びカウンタクリアが発生する度にトグル出力を行います。




図 19.43 リセット同期 PWM モードの動作例 (MTU3、MTU4、TOCR1A の OLSN = 1、OLSP = 1 にした場合)

## 19.3.8 相補 PWM モード

相補 PWM モードでは、出力する PWM 波形にデッドタイムを設定できます。デッドタイムとは、アーム 短絡を防止するために上下アームトランジスタを両方とも非アクティブレベルにする期間のことです。

MTU3、MTU4 を組み合わせることによりデッドタイムを設定した PWM 波形(正相・逆相)を各3相、合計6相出力します。また、デッドタイムがない PWM 波形を出力することもできます。

相補 PWM モードに設定すると、MTIOC3B、MTIOC3D、MTIOC4A、MTIOC4B、MTIOC4C、MTIOC4D 端子は PWM 出力端子となり、MTIOC3A 端子は PWM 周期に同期したトグル出力として設定することが可能です。

また、MTU3.TCNT、MTU4.TCNT はアップカウンタ / ダウンカウンタとして機能します。 使用される PWM 出力端子を表 19.58 に、使用するレジスタの設定を表 19.59 に示します。 また、PWM 出力を外部信号により直接 OFF する機能が、ポートの機能としてサポートされています。

表19.58 相補PWMモード時の出力端子

チャネル	出力端子	説明
MTU3	MTIOC3A	PWM周期に同期したトグル出力(または入出力ポート)
	MTIOC3B	PWM出力端子1
	MTIOC3C	入出カポート <sup>(注1)</sup>
	MTIOC3D	PWM出力端子1'(PWM出力1の逆相波形出力)
MTU4	MTIOC4A	PWM出力端子2
	MTIOC4C	PWM出力端子2'(PWM出力2の逆相波形出力)
	MTIOC4B	PWM出力端子3
	MTIOC4D	PWM出力端子3'(PWM出力3の逆相波形出力)

注1. MTIOC3C端子は相補PWMモード時、タイマ入出力端子に設定しないでください。

表 19.59 相補 PWM モード時のレジスタ設定 (1/2)

チャネル	カウンタ/ レジスタ	説明	CPUからの読み出し/書き込み
MTU3	TCNT	デッドタイムレジスタに設定した値からカウント アップスタート	TRWERA レジスタの設定によりマスク可能(注1)
	TGRA	MTU3.TCNTの上限値を設定(キャリア周期の1/2 + デッドタイム)	TRWERA レジスタの設定によりマスク可能(注1)
	TGRB	PWM出力1のコンペアレジスタ	TRWERA レジスタの設定によりマスク可能 <sup>(注1)</sup>
	TGRC	MTU3.TGRAのバッファレジスタ	読み出し/書き込み可能
	TGRD	PWM出力1/MTU3.TGRBのバッファレジスタ	読み出し/書き込み可能
	TGRE	MTU3.TGRBのバッファレジスタB (ダブルバッファ機能使用時)	読み出し/書き込み可能
MTU4	TCNT	"0000h"を初期設定しカウントアップスタート	TRWERA レジスタの設定によりマスク可能(注1)
	TGRA	PWM出力2のコンペアレジスタ	TRWERA レジスタの設定によりマスク可能(注1)
	TGRB	PWM出力3のコンペアレジスタ	TRWERA レジスタの設定によりマスク可能(注1)
	TGRC	PWM出力2/MTU4.TGRAのバッファレジスタ	読み出し/書き込み可能
	TGRD	PWM出力3/MTU4.TGRBのバッファレジスタ	読み出し/書き込み可能
	TGRE	MTU4.TGRAのバッファレジスタB (ダブルバッファ機能使用時)	読み出し/書き込み可能
	TGRF	MTU4.TGRBのバッファレジスタB (ダブルバッファ機能使用時)	読み出し/書き込み可能

注1. TRWERAレジスタ(タイマリードライトイネーブルレジスタA)の設定によりアクセスの許可/禁止が可能です。



表 19.60 相補 PWM モード時のレジスタ設定 (2/2)

チャネル	カウンタ/ レジスタ	説明	CPUからの読み出し/書き込み
タイマデッドタイムデータ レジスタA (TDDRA)		MTU4.TCNTとMTU3.TCNTのオフセット値(デッドタイムの値)を設定	TRWERAの設定によりマスク可能(注1)
タイマ周期データレジスタA (TCDRA)		MTU4.TCNTの上限値の値を設定(キャリア周期の1/2)	TRWERAの設定によりマスク可能 <sup>(注1)</sup>
タイマ周期バッファレジスタA (TCBRA)		TCDRAのバッファレジスタ	読み出し/書き込み可能
サブカウン	タA (TCNTSA)	デッドタイム生成のためのサブカウンタ A	読み出しのみ可能
テンポラリレジスタ1A (TEMP1A)		PWM出力1/MTU3.TGRBのテンポラリレジスタA	読み出し/書き込み不可能
テンポラリレジスタ1B (TEMP1B)		PWM出力1/MTU3.TGRBのテンポラリレジスタB(ダ ブルバッファ機能使用時)	読み出し/書き込み不可能
テンポラリレジスタ2A (TEMP2A)		PWM出力2/MTU4.TGRAのテンポラリレジスタA	読み出し/書き込み不可能
テンポラリレジスタ2B (TEMP2B)		PWM出力2/MTU4.TGRAのテンポラリレジスタB(ダ ブルバッファ機能使用時)	読み出し/書き込み不可能
テンポラリレジスタ3A (TEMP3A)		PWM出力3/MTU4.TGRBのテンポラリレジスタA	読み出し/書き込み不可能
テンポラリレジスタ3B (TEMP3B)		PWM出力3/MTU4.TGRBのテンポラリレジスタB(ダ ブルバッファ機能使用時)	読み出し/書き込み不可能

注1. TRWERAレジスタ (タイマリードライトイネーブルレジスタA) の設定によりアクセスの許可/禁止が可能です。




図 19.44 相補 PWM モード時の MTU3、MTU4 ブロック図

## (1) 相補 PWM モードの設定手順例

相補 PWM モードの設定手順例を図 19.45 に示します。



図 19.45 相補 PWM モードの設定手順例

#### (2) 相補 PWM モードの動作概要

相補 PWM モードでは、6 相(正相 3 本、逆相 3 本)の PWM 出力が可能です。 **図 19.46** に相補 PWM モードのカウンタの動作 (MTU3, MTU4) を示します。 **図 19.47** に相補 PWM モードの動作例を示します。

#### (a) カウンタの動作

相補 PWM モードでは、MTU3.TCNT、MTU4.TCNT および TCNTSA レジスタの 3 本のカウンタがアップ ダウンカウント動作を行います。

MTU3.TCNT は、相補 PWM モードに設定され TSTRA の CST3 ビットが "0" のとき、TDDRA に設定された値が自動的に初期値として設定されます。CST3 ビットが "1" になると、MTU3.TGRA に設定された値までアップカウント動作を行い、MTU3.TGRA と一致するとダウンカウントに切り替わります。その後、MTU4.TCNT が "0000h" と一致するとアップカウントに切り替わり、この動作を繰り返します。

また、MTU4.TCNTには、初期値として"0000h"を設定します。CST4 ビットが"1"に設定されると、MTU3.TCNTに同期して動作しアップカウントを行い、MTU3.TCNTが MTU3.TGRA と一致するとダウンカウントに切り替わります。この後、"0000h"と一致するとアップカウントに切り替わり、この動作を繰り返します。

TCNTSA は、読み出しのみ可能なカウンタです。初期値を設定する必要はありません。MTU3.TCNT、MTU4.TCNT がアップカウント時、MTU3.TCNT が TCDRA と一致するとダウンカウントを開始し、MTU3.TCNT が MTU3.TGRA と一致するとアップカウントに切り替わります。

また、MTU4.TCNT と TDDRA が一致すると TCNTSA は MTU3.TGRA の値が設定され、カウントを停止します。MTU3.TCNT、MTU4.TCNT がダウンカウント時、MTU4.TCNT が TDDRA と一致するとアップカウントを開始し、MTU4.TCNT が "0000h" と一致するとダウンカウントに切り替わります。

また、MTU3.TCNTとTCDRAが一致するとTCNTSAは"0000h"になり、カウントを停止します。

TCNTSA は、カウント動作をしている期間だけ PWM デューティが設定されているコンペアレジスタおよびテンポラリレジスタと比較されます。




図 19.46 相補 PWM モードのカウント動作 (MTU3, MTU4)

## (b) レジスタの動作

相補 PWM モードでは、コンペアレジスタ、バッファレジスタおよびテンポラリレジスタの9本のレジスタを使用して、PWM 出力のデューティ制御を行います。図 19.47 に相補 PWM モードの動作例 (MTU3, MTU4) を示します。

PWM 出力を行うためにカウンタと比較されているレジスタが、MTU3.TGRB、MTU4.TGRA、MTU4.TGRB です。これらのレジスタとカウンタが一致するとタイマアウトプットコントロールレジスタ (TOCR1A) の OLSN、OLSP ビットで設定した値が PWM 出力端子から出力されます。

これらのコンペアレジスタのバッファレジスタが、MTU3.TGRD、MTU4.TGRC、MTU4.TGRD です。 また、ダブルバッファ機能使用時は、バッファレジスタ B の MTU3.TGRE、MTU4.TGRE、MTU4.TGRF も使用されます。動作の詳細は「19.3.8 (2) (r) 相補 PWM モードのダブルバッファ機能」を参照してくだ さい。

バッファレジスタとコンペアレジスタの間にはテンポラリレジスタがあります。テンポラリレジスタは、 CPU からアクセスできません。

コンペアレジスタのデータを変更するためには、対応するバッファレジスタに変更するデータを書き込んでください。バッファレジスタは、読み出し/書き込みが可能です。

バッファレジスタのデータを書き替えする場合は、最後に MTU4.TGRD への書き込みを行い、バッファレジスタからテンポラリレジスタへのデータ転送を許可してください。このとき、タイマ周期レジスタのバッファレジスタとして動作する TCBRA レジスタ、MTU3.TGRC レジスタからテンポラリレジスタへの転送も許可されます。転送は 5 本すべてのテンポラリレジスタ同時に行われます。

Ta 区間で転送を許可すると、バッファレジスタに書き込まれたデータはすぐにテンポラリレジスタに転送されます。また Tb1 区間と Tb2 区間では、テンポラリレジスタには転送されません。この区間で転送を許可されたデータは区間が終了後にテンポラリレジスタに転送されます。

テンポラリレジスタに転送された値は、Tb1 区間が終了したとき(TCNTSA がアップカウント時に MTU3.TGRA と一致したとき)、または Tb2 区間が終了したとき(TCNTSA がダウンカウント時に "0000h" と一致したとき)にコンペアレジスタに転送されます。テンポラリレジスタからコンペアレジスタに転送するタイミングは、タイマモードレジスタ 1(TMDR1)の MD[3:0] ビットで選択できます。図 19.47 は、谷で変更するモードを選択した例です。

テンポラリレジスタへのデータの転送が行われない Tb(図 19.47 では Tb1)区間では、テンポラリレジスタは、コンペアレジスタと同じ機能を持ち、カウンタと比較されます。このため、この区間では、1 相の出力に対して 2 本のコンペアマッチレジスタを持つことになり、コンペアレジスタには変更前のデータ、テンポラリレジスタには新しく変更するデータが入っています。この区間では、MTU3.TCNT、MTU4.TCNTおよび TCNTSA の 3 本のカウンタとコンペアレジスタ、テンポラリレジスタの 2 本のレジスタが比較され、PWM 出力を制御します。




図 19.47 相補 PWM モード動作例 (MTU3, MTU4)

## (c) 初期設定

相補 PWM モードでは、初期設定の必要なレジスタが9本あります。また、デッドタイム生成の有無を設定するレジスタが1本あります(デッドタイムを生成しない場合のみ設定してください)。

MTU3.TMDR1.MD[3:0] ビットで相補 PWM モードに設定する前に、次のレジスタの初期値を設定してください。

TOCR1A、TOCR2A レジスタは、PWM 出力レベルを設定します。MTU3.TGRC は MTU3.TGRA のバッファレジスタとして動作し、PWM 周期の 1/2 + デッドタイム Td を設定します。タイマ周期バッファレジスタ (TCBRA) は、タイマ周期データレジスタ (TCDRA) のバッファレジスタとして動作し、PWM 周期の 1/2 を設定します。また、タイマデッドタイムデータレジスタ (TDDRA) には、デッドタイム Td を設定します。

デッドタイムを生成しない場合は、タイマデッドタイムイネーブルレジスタ(TDERA)の TDER ビットを "0" にし、MTU3.TGRC、MTU3.TGRA には、PWM キャリア周期の 1/2 + 1 を、TDDRA を "1" にします。 バッファレジスタ A(MTU3.TGRD、MTU4.TGRC、MTU4.TGRD)の 3 本には、それぞれ PWM デューティの初期値を設定します。

バッファレジスタ B (MTU3.TGRE、MTU4.TGRE、MTU4.TGRF) の 3 本は、ダブルバッファ機能使用時のみ設定します。

TDDRA を除く 5 本のバッファレジスタに設定した値は、相補 PWM モードに設定すると同時にそれぞれ対応するコンペアレジスタに転送されます。

また、MTU4.TCNT は、相補 PWM モードに設定する前に "0000h" にしてください。

表 19.61	初期設定の必要なレジスタとカウング	<i>_</i>
a⊽ 19.0 I	- 初期設定の必要なレン人ダとカリン	У

レジスタ/カウンタ	設定値
TOCR1A, TOCR2A	PWM出力レベルを設定
MTU3.TGRC	PWM周期の1/2 + デッドタイムTd TDERAでデッドタイム生成をなしに設定した場合はPWM周期の1/2 + 1)
TDDRA	デッドタイムTd(TDERAでデッドタイム生成をなしに設定した場合"1")
TCBRA	PWM周期の1/2
MTU3.TGRD, MTU4.TGRC, MTU4.TGRD	各相のPWMデューティ比の初期値
MTU3.TGRE, MTU4.TGRE, MTU4.TGRF	各相のPWMデューティ比の初期値(ダブルバッファ機能使用時のみ)
MTU4.TCNT	"0000h"

注. MTU3.TGRCの設定値は、TCBRAに設定するPWM周期の1/2の値とTDDRAに設定するデッドタイムTdの値の和としてください。ただし、TDERAレジスタでデッドタイム生成をなしに設定した場合は、PWM周期の1/2 + 1 としてください。

#### (d) PWM 出力レベルの設定

相補 PWM モードでは、PWM 出力の出力レベルをタイマアウトプットコントロールレジスタ 1 (TOCR1A) の OLSN、OLSP ビット、または、タイマアウトプットコントロールレジスタ 2 (TOCR2A) の OLS1P  $\sim$  OLS3P、OLS1N  $\sim$  OLS3N ビットで設定します。

出力レベルは、6相出力の正相の3相、逆相の3相ごとに設定できます。

なお、出力レベルの設定/変更は、相補 PWM モードを解除した状態で行ってください。

#### (e) デッドタイムの設定

相補 PWM モードでは、PWM 出力にデッドタイムを設定できます。

デッドタイムは、タイマデッドタイムデータレジスタ(TDDRA)に設定します。TDDRA に設定した値が、MTU3.TCNT のカウンタスタート値となり、MTU3.TCNT と MTU4.TCNT のノンオーバラップを生成します。TDDRA の内容変更は、相補 PWM モードを解除した状態で行ってください。



## (f) デッドタイムを生成しない設定

デッドタイムを生成しない設定は、タイマデッドタイムイネーブルレジスタ(TDERA)の TDER ビットを "0" にします。 TDERA は、TDER ビット = 1 の状態で TDER ビットを読んだ後、TDER ビットに "0" を書いたときのみ、"0" にできます。

MTU3.TGRA、MTU3.TGRC には PWM 周期の 1/2 + 1 を設定し、タイマデッドタイムデータレジスタ (TDDRA) を "1" にします。

デッドタイムを生成しない設定にすると、デッドタイムなしの PWM 波形を出力できます。**図 19.48** に デッドタイムを生成しない場合の動作例 (MTU3, MTU4) を示します。




図 19.48 デッドタイムを生成しない場合の動作例 (MTU3, MTU4)

## (g) PWM 周期の設定

相補 PWM モードでは、PWM 周期を MTU3.TCNT の上限値を設定する MTU3.TGRA と MTU4.TCNT の上限値を設定する TCDRA の 2 つのレジスタに設定します。これらの 2 つのレジスタの関係は、次の関係になるよう設定してください。

デッドタイム生成あり: MTU3.TGRA の設定値 = TCDRA の設定値 + TDDRA の設定値 デッドタイム生成なし: MTU3.TGRA の設定値 = TCDRA の設定値 + 1

また、TCDRA レジスタと TDDRA レジスタの関係が、次の関係になるように設定してください。

TCDRA の設定値> TDDRA の設定値×2+2

また、MTU3.TGRA、TCDRAの設定は、バッファレジスタのMTU3.TGRC、TCBRAに値を設定することで行ってください。MTU4.TGRDへの書き込みを行い転送を許可するとMTU3.TGRC、TCBRAに設定した値は、MTU3.TMDR1.MD[3:0] ビットで選択した転送タイミングでMTU3.TGRA、TCDRAに同時に転送されます。

変更した PWM 周期は、データ更新が山で行われる場合は次の周期から、谷で行われる場合はその周期から反映されます。 図 19.49 に PWM 周期を山で変更する場合の動作例を示します。

なお、各バッファレジスタのデータの更新方法については、次項の「(h) レジスタデータの更新」を参照してください。




図 19.49 PWM 周期の変更例 (MTU3, MTU4)

## (h) レジスタデータの更新

相補 PWM モードで、PWM デューティ用および PWM 周期用のコンペアレジスタ(5 本)のデータを更新する場合はバッファレジスタを使用します。更新データは、バッファレジスタに常時書き込むことができます。

これらのレジスタとバッファレジスタの間には、それぞれテンポラリレジスタがあります。サブカウンタ TCNTSA がカウント動作していない期間では、バッファレジスタのデータが更新されるとテンポラリレジスタの値も書き換わります。TCNTSA がカウント動作中は、バッファレジスタからテンポラリレジスタへの転送は行われず、TCNTSA が停止後、バッファレジスタに書かれている値が転送されます。

テンポラリレジスタの値は、MTU3.TMDR1.MD[3:0] ビットで設定したデータ更新タイミングでコンペアレジスタへ転送されます。図 19.50 に相補 PWM モード時のデータ更新例(MTU3、MTU4)を示します。この図は、カウンタの山と谷の両方でデータが更新されるモードの例です。

また、バッファレジスタのデータを書き換える場合は、最後に MTU4.TGRD への書き込みを行ってください。バッファレジスタからテンポラリレジスタへのデータ転送は、MTU4.TGRD に書き込みした後、5 本すべてのレジスタ同時に行われます。

なお、5本すべてのレジスタの更新を行わない場合、またはMTU4.TGRDのデータを更新しない場合も、 更新するレジスタのデータを書き込んだ後、MTU4.TGRDに書き込み動作を行ってください。またこのと き、MTU4.TGRDに書き込むデータは、書き込み動作以前と同じデータを書き込んでください。

ダブルバッファ機能使用時のデータ更新については、「19.3.8 (2) (r) 相補 PWM モードのダブルバッファ機能」を参照してください。




図 19.50 相補 PWM モードのデータ更新例 (MTU3, MTU4)

## (i) 相補 PWM モードの初期出力

相補 PWM モードでは、TOCR1A レジスタの OLSN、OLSP ビットの設定または、TOCR2A レジスタの OLS1N ~ OLS3N、OLS1P ~ OLS3P ビットの設定で、初期出力が決まります。

この初期出力は、PWM 出力の非アクティブレベルで、MTU3.TMDR1 で相補 PWM モードを設定してから MTU4.TCNT が TDDRA レジスタに設定された値より大きくなるまで出力されます。 ② 19.51 に相補 PWM モードの初期出力例を示します。

また、PWM デューティ比の初期値が TDDRA の値より小さい場合の波形例を図 19.52 に示します。




図 19.51 相補 PWM モードの初期出力例 (MTU3, MTU4) (1)




図 19.52 相補 PWM モードの初期出力例 (MTU3, MTU4) (2)

#### (i) 相補 PWM モードの PWM 出力生成方法

相補 PWM モードでは 6 相(正相 3 本、逆相 3 本)の PWM 波形を出力します。出力する PWM 波形に デッドタイムを設定できます。

PWM 波形は、カウンタとコンペアレジスタのコンペアマッチが発生したとき、タイマアウトプットコントロールレジスタで選択した出力レベルが出力されることで生成されます。また、TCNTSA がカウント動作する期間では、デューティ 0% ~ 100% まで連続した PWM 出力を作るため、コンペアレジスタの値とテンポラリレジスタの値が同時に比較されます。このとき、ON、OFF のコンペアマッチが発生するタイミングが前後することがありますが、デッドタイムを確保し正相 / 逆相の ON 時間が重ならないようにするため、各相を OFF するコンペアマッチが優先されます。図 19.53 ~図 19.55 に相補 PWM モードの波形生成例を示します。

正相 / 逆相の OFF タイミングは、実線のカウンタとのコンペアマッチで生成され、ON タイミングは実線のカウンタからデッドタイム分遅れて動作している点線のカウンタとのコンペアマッチで生成されます。ここで、T1 期間では、逆相を OFF する a のコンペアマッチが最優先され、a より先に発生したコンペアマッチは無視されます。また、T2 期間では、正相を OFF する c のコンペアマッチが最優先され、c より先に発生したコンペアマッチは無視されます。

また、**図 19.53** に示すように通常の場合のコンペアマッチは、 $a \to b \to c \to d$ (または  $c \to d \to a' \to b'$ )の順番で発生します。

コンペアマッチが  $a \to b \to c \to d$  の順番からはずれる場合は、逆相の OFF されている時間がデッドタイムの 2 倍より短いため、正相が ON しないことを示します。または  $c \to d \to a' \to b'$  の順番からはずれる場合は、正相の OFF されている時間がデッドタイムの 2 倍より短いため、逆相が ON しないことを示します。

図 19.54 に示すように a のコンペアマッチの次に c のコンペアマッチが先に発生した場合は、b のコンペアマッチを無視して d のコンペアマッチで、逆相を ON します。これは、正相の ON タイミングである b のコンペアマッチより正相の OFF である c のコンペアマッチが先に発生することにより、正相を OFF することが優先されるためです(ゆえに正相は OFF から OFF のため波形は変化しません)。

同様に、図 19.55 に示す例では、逆相の ON タイミングである d のコンペアマッチより逆相の OFF である a' のコンペアマッチが先に発生することにより、逆相を OFF することが優先されます。このため、逆相は ON しません。

このように、相補 PWM モードでは、OFF するタイミングのコンペアマッチが優先され、ON するタイミングのコンペアマッチが OFF より先に発生しても無視されます。




図 19.53 相補 PWM モード波形出力例 (MTU3, MTU4) (1)




図 19.54 相補 PWM モード波形出力例 (MTU3, MTU4) (2)




図 19.55 相補 PWM モード波形出力例 (MTU3, MTU4) (3)

#### (k) 相補 PWM モードのデューティ比 0%、100% 出力

相補 PWM モードでは、デューティ比 0%、100% の PWM 出力を任意に出力可能です。**図 19.56 ~図 19.60** に出力例を示します。

デューティ比 100% 出力は、コンペアレジスタの値を "0000h" にすると出力されます。このときの波形は、正相が 100% ON 状態の波形です。また、デューティ比 0% 出力は、コンペアレジスタの値を MTU3.TGRA の値と同じ値を設定すると出力されます。このときは、正相が 100% OFF 状態の波形です。このとき、コンペアマッチは ON、OFF 同時に発生しますが、同じ相の ON するコンペアマッチと OFF するコンペアマッチが同時に発生すると、両方のコンペアマッチとも無視され波形は変化しません。




図 19.56 相補 PWM モード 0%、100% 波形出力例 (MTU3, MTU4) (1)




図 19.57 相補 PWM モード 0%、100% 波形出力例 (MTU3, MTU4) (2)




図 19.58 相補 PWM モード 0%、100% 波形出力例 (MTU3, MTU4) (3)




図 19.59 相補 PWM モード 0%、100% 波形出力例 (MTU3, MTU4) (4)




図 19.60 相補 PWM モード 0%、100% 波形出力例 (MTU3, MTU4) (5)

# (I) PWM 周期に同期したトグル出力

相補 PWM モードでは、TOCR1A レジスタの PSYE ビットを "1" にすることにより PWM 出力端子から PWM 周期に同期したトグル出力が可能です。トグル出力の波形例を図 19.61 に示します。

この出力は、MTU3.TCNT と MTU3.TGRA のコンペアマッチと MTU4.TCNT と "0000h" のコンペアマッチ でトグルを行います。

このトグル出力の出力端子は、MTIOC3A端子です。また、初期出力は"High"出力です。




図 19.61 PWM 出力に同期したトグル出力波形例 (MTU3, MTU4)

## (m) 他のチャネルによるカウンタクリア

相補 PWM モード時、TSYRA レジスタにより他のチャネルとの同期モードに設定し、また MTU3.TCR.CCLR[2:0] ビットで同期クリアを選択することにより他のチャネルの要因で MTU3.TCNT、MTU4.TCNT および TCNTSA をクリアをすることが可能です。

#### 図 19.62 に動作例を示します。

この機能を使うことによって、外部信号によるカウンタクリアおよび再スタートが可能です。




図 19.62 他のチャネルに同期したカウンタクリア (MTU3, MTU4)

#### (n) 相補 PWM モードでの同期カウンタクリア時出力波形制御

TWCRA レジスタの WRE ビットを "1" にすることにより、相補 PWM モードの谷の Tb 区間 (Tb2 区間) で同期カウンタクリアが起こった場合の初期出力を抑止することができます。これにより、同期カウンタクリア時の急激なデューティ比の変化を抑止することができます。

WRE ビットを"1"にすることで初期出力を抑止することができるのは、同期クリアが図 19.63 の⑩、⑪のような Tb2 区間で入ってきたときのみです。それ以外のタイミングで同期クリアが起こった場合は、TOCR1A レジスタの OLSN ビット、OLSP ビットで設定した初期値が出力されます。また、Tb2 区間であっても、図 19.63 の①で示すカウンタスタート直後の初期出力期間で同期クリアが起こった場合には、初期出力の抑止は行いません。

本機能は MTU3、MTU4 で使用することができます。 MTU3、MTU4 のカウンタクリア要因は MTU0 ~ MTU2 からの同期クリアです。




図 19.63 同期カウンタクリアタイミング (MTU3, MTU4)

• 相補 PWM モードでの同期カウンタクリア時出力波形制御の設定手順例 相補 PWM モードでの同期カウンタクリア時出力波形制御の設定手順例を図 19.64 に示します。




図 19.64 相補 PWM モードでの同期カウンタクリア時出力波形制御の設定手順例 (MTU3, MTU4)

• 相補 PWM モードでの同期カウンタクリア時出力波形制御動作例

図 19.65 ~図 19.68 に、TWCRA.WRE ビットを "I" にした状態で MTU3、MTU4 を相補 PWM 動作させ、同期カウンタクリアをした場合の動作例を示します。ここで、図 19.65 ~図 19.68 の同期カウンタクリアのタイミングは、それぞれ図 19.63 の③、⑥、⑧、⑪で示したタイミングです。




図 19.65 アップカウント中のデッドタイム時に同期クリアが発生した場合 (図 19.63 のタイミング③、TWCRA レジスタの WRE ビット = 1)




図 19.66 Tb1 区間で同期クリアが発生した場合 (図 19.63 のタイミング⑥、TWCRA レジスタの WRE ビット = 1)




図 19.67 ダウンカウント中のデッドタイム時に同期クリアが発生した場合 (図 19.63 のタイミング®、TWCRA レジスタの WRE ビット = 1)




図 19.68 Tb2 区間で同期クリアが発生した場合 (図 19.63 のタイミング⑪、TWCRA レジスタの WRE ビット = 1)

#### (o) MTU3.TGRA のコンペアマッチによるカウンタクリア

相補 PWM モードでは、TWCRA.CCE ビットを設定することにより、MTU3.TGRA のコンペアマッチで MTU3.TCNT、MTU4.TCNT および TCNTSA をクリアすることが可能です。

図 19.69 に動作例を示します。

- 注 1. 相補 PWM モード 1 (山で転送) でのみ使用してください。
- 注 2. 他のチャネルとの同期クリア機能に設定しないでください(タイマシンクロレジスタ(TSYRA)の SYNC0 ~ SYNC4 ビットを "1" に設定しないでください)。
- 注3. PWM デューティは、"0000h" を設定しないでください。
- 注 4. タイマアウトプットコントロールレジスタ 1 (TOCR1A) の PSYE ビットを "1" に設定しないでください。




図 19.69 MTU3.TGRA のコンペアマッチにおけるカウンタクリアの動作例

#### (p) AC 同期モータ (ブラシレス DC モータ) の駆動波形出力例

MTU3、MTU4 を使用した相補 PWM モードでは、TGCRA レジスタを使ってブラシレス DC モータを簡単に制御することができます。図 19.70  $\sim$ 図 19.73 に TGCRA を使用したブラシレス DC モータの駆動波形例を示します。

3相ブラシレス DC モータの出力相の切り替えに、ホール素子などで検出した外部信号で行う場合、TGCRA.FB ビットを "0" にします。この場合、磁極位置を示す外部信号を MTU0 の MTIOCOA、MTIOCOB、MTIOCOC 端子に入力します(MPC と I/O ポートのポートモードレジスタ(PMR)で設定してください)。MTIOCOA、MTIOCOB、MTIOCOC 端子の 3 つの端子にエッジが発生すると、出力の ON/OFF が自動的に切り替わります。

TGCRA.FB ビットが "1" の場合は、TGCRA の UF、VF、WF ビットの各ビットを "0" または "1" にすると、出力の ON/OFF が切り替わります。

駆動波形の出力は、相補 PWM モードの 6 相 PWM 出力端子から出力されます。

この 6 相出力は TGCRA レジスタの N ビットまたは P ビットを "1" にすることにより、ON 出力時、相補 PWM モードの出力を使用し、チョッピング出力を行うことが可能です。N ビットまたは P ビットが "0" の 場合は、レベル出力になります。

また、6 相出力のアクティブレベル(ON 出力時レベル)は、N ビットおよび P ビットの設定にかかわらず、TOCR1A.OLSN、TOCR1A.OLSP ビットで設定できます。




図 19.70 外部入力による出力相の切り替え動作例 (1)




図 19.71 外部入力による出力相の切り替え動作例 (2)




図 19.72 UF、VF、WF ビット設定による出力相の切り替え動作例 (1)




図 19.73 UF、VF、WF ビット設定による出力相の切り替え動作例 (2)

#### (q) A/D 変換開始要求の設定

相補 PWM モード時、A/D 変換の開始要求は MTU3.TGRA のコンペアマッチ、MTU4.TCNT のアンダフロー(谷)、MTU3、MTU4 以外のチャネルのコンペアマッチを使用して行うことが可能です。

MTU3.TGRA のコンペアマッチを使用して開始要求を設定すると、MTU3.TCNT の山で A/D 変換を開始させることができます。

A/D 変換の開始要求は、TIER.TTGE ビットを "1" にすることで設定できます。MTU4.TCNT のアンダフロー(谷)の A/D 変換の開始要求は、MTU4.TIER.TTGE2 ビットを "1" にすることで設定できます。

#### (r) 相補 PWM モードのダブルバッファ機能

相補 PWM モード 3 (山と谷で転送) 時、TMDR2A.DRS ビットを "1" にすることにより、PWM 変更時の PWM 出力の最小分解能を  $\pm 2$  から  $\pm 1$  にすることが可能です。

バッファレジスタ A (MTU3.TGRD, MTU4.TGRC, MTU4.TGRD) を設定する際は、バッファレジスタ B (MTU3.TGRE, MTU4.TGRE, MTU4.TGRF) も同時に設定してください。設定手順の詳細は「19.3.8 (1) 相 神 PWM モードの設定手順例」を参照してください。

注. バッファレジスタ B の値にバッファレジスタ A の値を設定した場合、PWM 出力が左右対称になります。バッファレジスタ B の値にバッファレジスタ A の値を設定しない場合、PWM 出力が非対称になります。

図 19.74 にダブルバッファ機能の動作例を示します。 各レジスタのデータ転送方式は下記のとおりです。

- MTU4.TGRD (バッファ A) 書き込み時に MTU4.TGRD (バッファ A) → Temp3A (テンポラリ A)、および MTU4.TGRF (バッファ B) → Temp3B (テンポラリ B) へのデータ転送
- ①のタイミングで Temp3A (テンポラリ A) → MTU4.TGRB (コンペア) へのデータ転送
- ②のタイミングで Temp3B(テンポラリ B)  $\rightarrow$  MTU4.TGRB(コンペア)へのデータ転送

山区間(Tb1 区間)ではコンペアレジスタとテンポラリレジスタ A、谷区間(Tb2 区間)ではコンペアレジスタとテンポラリレジスタ B が有効




図 19.74 ダブルバッファ機能の動作例

バッファへの書き込み値が TDDRA レジスタより小さい場合を図 19.75 に、TCDRA レジスタより大きい場合を図 19.76 に示します。

山区間では、コンペアレジスタまたはテンポラリレジスタ A とのコンペアマッチで出力制御し、谷区間ではコンペアレジスタまたはテンポラリレジスタ B とのコンペアマッチで出力制御します。




図 19.75 ダブルバッファ機能の動作例 (バッファへの書き込み値が TDDRA より小さい場合)




図 19.76 ダブルバッファ機能の動作例 (バッファへの書き込み値が TCDRA より大きい場合)

## (3) 相補 PWM モードの割り込み間引き機能 1

MTU3、MTU4のTGIA3(山の割り込み)、およびTCIV4(谷の割り込み)は、TITCR1Aレジスタを設定することにより、最大で7回まで割り込みを間引くことが可能です。

TBTERA レジスタを設定することにより、バッファレジスタからテンポラリレジスタ / コンペアレジスタ への転送を連動して間引くことが可能です。バッファレジスタとの連動については、「(c) 割り込み間引きと連動したバッファ転送制御」を参照してください。

MTU4.TADCR レジスタを設定することにより、A/D 変換開始要求ディレイド機能の A/D 変換開始要求を 連動して間引くことが可能です。A/D 変換開始要求ディレイド機能との連動については「19.3.9 A/D 変換 開始要求ディレイド機能」を参照してください。

TITCR1A レジスタの設定は、タイマ割り込み間引きモードレジスタ(TITMRA)の TITM ビットを "0" にし、割り込み間引き機能 1 を選択し、かつ MTU3.TIER レジスタの設定で TGIA3 割り込み要求を禁止した状態、MTU4.TIER レジスタの設定で TCIV4 割り込み要求を禁止した状態、かつコンペアマッチが発生しないタイミングで行ってください。また、間引き回数の変更前に、T3AEN、T4VEN ビットを "0" にして、間引きカウンタをクリアしてください。

### (a) 割り込み間引き機能1の設定手順例

割り込み間引き機能1の設定手順例を図19.77に示します。また、割り込み間引き回数の変更可能期間を図19.78に示します。




図 19.77 割り込み間引き機能 1 の設定手順例




図 19.78 割り込み間引き回数の変更可能期間

## (b) 割り込み間引き機能1の動作例

TITCR1A レジスタの T3ACOR ビットで割り込みの間引き回数を 3 回に設定し、T3AEN ビットを "1" にした場合の、TGIA3 割り込み間引きの動作例を図 19.79 に示します。




図 19.79 割り込み間引き機能 1 の動作例

## (c) 割り込み間引きと連動したバッファ転送制御

TBTERA レジスタの BTE[1:0] ビットを設定することで、相補 PWM モード時、バッファレジスタからテンポラリレジスタへのバッファ転送をする / しない、または割り込み間引きと連動する / しないを選択することが可能です。

バッファ転送を抑止する設定 (BTE[1:0] = 01b) にした場合の動作例を**図 19.80** に示します。設定期間中は、バッファレジスタからテンポラリレジスタへの転送を行いません。

バッファ転送を割り込み間引きと連動する設定 (BTE[1:0] = 10b) にした場合の動作例を図 19.81 に示します。この設定にした場合は、バッファ転送許可期間以外ではバッファレジスタからテンポラリレジスタへの転送を行いません。

なお、TITCR1A レジスタの T3AEN ビットのみを "1" にした場合、T4VEN ビットのみを "1" にした場合、TITCR1A レジスタの T3AEN、T4VEN ビット両方を "1" にした場合で、それぞれバッファ転送許可期間が異なります。TITCR1A レジスタの T3AEN、T4VEN ビットの設定とバッファ転送許可期間の関係を図 19.82 に示します。

#### 注. 本機能は、割り込み間引き機能1と組み合わせて使用してください。

割り込み間引きが禁止のとき(タイマ割り込み間引き設定レジスタ 1(TITCR1A)の T3AEN、T4VEN ビットを "0" に設定したとき、または TITCR1A の間引き回数設定ビット(T3ACOR, T4VCOR)を "0" に設定したとき)は、バッファ転送を割り込み間引きと連動しない設定(TBTERA の BTE1 ビットを "0" に設定)してください。

割り込み間引きが禁止のときに、バッファ転送を割り込み間引きと連動する設定にした場合、バッファ転送は行われません。




図 19.80 バッファ転送を抑止する設定 (BTE[1:0] = 01b) にした場合の動作例




図 19.81 バッファ転送を割り込み間引きと連動する設定 (BTE[1:0] = 10b) にした場合の動作例




図 19.82 TITCR1A レジスタの T3AEN、T4VEN ビットの設定とバッファ転送許可期間の関係

## (4) 相補 PWM モードの出力保護機能

相補 PWM モードの出力は、次の保護機能をもっています。

### (a) レジスタ、カウンタの誤書き込み防止機能

モードレジスタ、コントロールレジスタ、コンペアレジスタおよびカウンタは、TRWERA レジスタの RWE ビットの設定により CPU からのアクセスの許可 / 禁止を選択することが可能です。対象となるレジス タは MTU3、MTU4 のレジスタの一部が対象となっており、次のレジスタに適用されます。

MTU3.TCR, MTU4.TCR, MTU3.TCR2, MTU4.TCR2, MTU3.TMDR1, MTU4.TMDR1, MTU3.TIORH, MTU4.TIORH, MTU3.TIORL, MTU4.TIORL, MTU3.TIER, MTU4.TIER, MTU3.TCNT, MTU4.TCNT, MTU3.TGRA, MTU4.TGRA, MTU3.TGRB, MTU4.TGRB, MTU.TOERA, MTU.TOCR1A, MTU.TOCR2A, MTU.TGCRA, MTU.TCDRA, MTU.TDDRA

計 24 レジスタ

この機能で、モードレジスタ、コントロールレジスタやカウンタを CPU からアクセス禁止に設定することにより、CPU の暴走による誤書き込みを防止することが可能です。アクセス禁止状態では、対象レジスタの読み出し値は不定で、書き込みは無効になります。

## (b) 外部信号による PWM 出力の停止機能

MTU0、MTU3、MTU4のPWM出力端子は、自動的にハイインピーダンス状態にすることが可能です。 詳細は、「20. ポートアウトプットイネーブル3(POE3C)」を参照してください。

#### 19.3.9 A/D 変換開始要求ディレイド機能

MTU4 のタイマ A/D 変換開始要求コントロールレジスタ (MTU4.TADCR)、タイマ A/D 変換開始要求周期設定レジスタ (MTU4.TADCORA, MTU4.TADCORB)、タイマ A/D 変換開始要求周期設定バッファレジスタ (MTU4.TADCOBRA, MTU4.TADCOBRB) を設定することで、A/D 変換の開始要求を行うことが可能です。

A/D 変換開始要求ディレイド機能は、MTU4.TCNT と MTU4.TADCORA、MTU4.TADCORB を比較し、MTU4.TCNT と MTU4.TADCORA、MTU4.TADCORB が一致したとき、それぞれの A/D 変換の開始要求 (TRG4AN, TRG4BN) を行います。

また、MTU4.TADCR レジスタの ITA3AE、ITA4VE、ITB3AE、ITB4VE ビットの設定により、割り込み間引き機能 1 と連動して A/D 変換の開始要求(TRG4AN, TRG4BN)を間引くことが可能です。

## (1) A/D 変換開始要求ディレイド機能の設定手順例

A/D 変換開始要求ディレイド機能の設定手順例を図 19.83 に示します。



図 19.83 A/D 変換開始要求ディレイド機能の設定手順例 (MTU3, MTU4)

#### (2) A/D 変換開始要求ディレイド機能の基本動作例

バッファ転送タイミングを MTU4.TCNT の谷に設定し、MTU4.TCNT のダウンカウント時に A/D 変換の開始要求信号(TRG4AN)を出力する設定にした場合の、A/D 変換の開始要求信号(TRG4AN)の基本動作例 を図 19.84 に示します。




図 19.84 A/D 変換の開始要求信号 (TRG4AN) の基本動作例

#### (3) A/D 変換の開始要求の許可期間

MTU4.TADCR レジスタの UT4AE、UT4BE ビットで許可した期間内に MTU4.TCNT カウンタと MTU4.TADCORA、MTU4.TADCORB レジスタが一致したとき、それぞれの A/D 変換の開始要求 (TRG4AN, TRG4BN) を行います。

相補 PWM モードで MTU4.TADCR レジスタの UT4AE、UT4BE ビットを "1" にすると、MTU4.TCNT カウンタのアップカウント期間( $0 \le \text{MTU4.TCNT} \le \text{TCDR} - 1$ )に A/D 変換の開始要求を許可します。 MTU4.TADCR レジスタの DT4AE、DT4BE ビットを "1" にすると、MTU4.TCNT カウンタのダウンカウント期間(TCDR  $\ge \text{MTU4.TCNT} \ge 1$ )に A/D 変換の開始要求を許可します(図 19.84)。

## (4) バッファ転送

タイマ A/D 起動要求用周期設定レジスタ(MTU4.TADCORA, MTU4.TADCORB)のデータ更新は、タイマ A/D 起動要求用周期設定バッファレジスタ(MTU4.TADCOBRA、MTU4.TADCOBRB)にデータを書き込むことにより行います。タイマ A/D 起動要求用周期設定バッファレジスタからタイマ A/D 起動要求用周期設定レジスタへの転送タイミングは、MTU4.TADCR レジスタの BF[1:0] ビットを設定することにより選択することができます。

また、相補 PWM モード時は MTU4.TGRD レジスタの書き換えのタイミングでも、タイマ A/D 変換開始 要求周期設定バッファレジスタからタイマ A/D 変換開始要求周期設定レジスタへ転送します。

相補 PWM モードでバッファ転送を使用する場合、バッファ転送のタイミングについて注意事項があります。詳細は、「19.6.27 相補 PWM モードにおける A/D 変換ディレイド機能の注意事項」を参照してください。

また、相補 PWM モード以外のときは、MTU4.TADCR レジスタの BF1 ビットを "0" にしてください。




図 19.85 A/D 変換の開始要求信号 (TRG4AN) とバッファ転送動作例

#### (5) 割り込み間引き機能 1 と連動した A/D 変換開始要求ディレイド機能

相補 PWM モードでは、MTU4.TADCR レジスタの ITA3AE、ITA4VE、ITB3AE、ITB4VE ビットの設定により、割り込み間引き機能 1 と連動して A/D 変換の開始要求(TRG4AN, TRG4BN)を行うことが可能です。 MTU4.TCNT のアップカウント時、およびダウンカウント時に TRG4AN 出力を許可する設定にし、割り込み間引き機能 1 と連動した場合の A/D 変換の開始要求信号(TRG4AN)の動作例を図 19.86 に示します。 また、MTU4.TCNT のアップカウント時に TRG4AN 出力を許可する設定にし、割り込み間引き機能 1 と連動した場合の A/D 変換の開始要求信号(TRG4AN)の動作例を図 19.87 に示します。

相補 PWM モード以外では、割り込み間引き機能 1 と連動した A/D 変換開始要求ディレイド機能は使用できません。

MTU4.TADCR レジスタの ITA3AE、ITA4VE、ITB3AE、ITB4VE ビットを "0" にしてください。

#### 注. 本機能は割り込み間引き機能1と組み合わせて使用してください。

割り込み間引きが禁止のとき(タイマ割り込み間引き設定レジスタ(TITCR1A)の T3AEN、T4VEN ビットを "0" にしたとき、または TITCR1A レジスタの間引き回数設定ビット(T3ACOR、T4VCOR)を "0" にしたとき)は、割り込み間引き機能 1 と連動しない(MTU4.TADCR)レジスタの ITA3AE、ITA4VE、ITB3AE、ITB4VE ビットを "0" にする)設定にしてください。

また、本機能使用時、MTU4.TADCORA、MTU4.TADCORB には "0002h" ~ TCDRA の設定値 – 2 の値にしてください。




図 19.86 割り込み間引き機能 1 と連動した場合の A/D 変換の開始要求信号 (TRG4AN) の動作例 (UT4AE、DT4AE = 1)




図 19.87 割り込み間引き機能 1 と連動した場合の A/D 変換の開始要求信号 (TRG4AN) の動作例 (UT4AE = 1, DT4AE = 0)

## (6) 割り込み間引き機能 2 と連動した A/D 変換開始要求ディレイド機能

TITMRA レジスタの TITM ビットを "1" にし、TITCR2A レジスタの TRG4COR[2:0] ビットで設定した値  $(0 \sim 7)$  から、既存の A/D 変換開始トリガ(TRG4AN および TRG4BN)が発生するごとにカウントダウン し、カウンタ値が "0" になり、リロードが起きたとき、TRG4AN および TRG4BN の割り込みが有効になり、AD 変換開始要求信号(TRG4ABN)が出力されます。

この機能はAD変換開始要求ディレイド機能の使用時のみ有効になります。

### (a) 割り込み間引き機能2の設定手順例

図19.88 に割り込み間引き機能2の設定手順例を示します。




図 19.88 割り込み間引機能 2 の設定手順例

# (b) 割り込み間引き機能2の動作例

図19.89に割り込み間引き機能2の動作例を示します。




図 19.89 割り込み間引き機能 2 の動作例 (間引き回数を 4 回とした場合)

#### 19.3.10 MTU0 ~ MTU4 の同期動作

### (1) MTU0 ~ MTU4 カウンタ同期スタート

TCSYSTR レジスタを設定することにより、MTU0  $\sim$  MTU4 のカウンタを同期スタートすることができます。

#### (a) MTU0 ~ MTU4 カウンタ同期スタートの設定手順例

図 19.90 に MTU0 ~ MTU4 カウンタ同期スタートの設定手順例を示します。




図 19.90 MTU0 ~ MTU4 カウンタ同期スタートの設定手順例

#### (b) カウンタ同期スタート動作の例

**図 19.91** に MTU0 ~ MTU4 カウンタ同期スタートの動作例を示します。




図 19.91 MTU0 ~ MTU4 カウンタ同期スタートの動作例

#### 19.3.11 外部パルス幅測定機能

MTU5は、最大3本の外部パルス幅を測定することができます。

MTU5.TIORU、MTU5.TIORV、MTU5.TIORW の IOC[4:0] ビットにパルス幅測定条件を設定すると、MTIC5U 端子、MTIC5V 端子、MTIC5W 端子に入力された信号のパルス幅を測定します。IOC[4:0] ビットで指定したレベルが入力されている間、TCNTU、TCNTV、TCNTW はカウントアップします。

外部パルス幅測定の設定例を図19.92に、動作例を図19.93に示します。




図 19.92 外部パルス幅測定の設定手順例




図 19.93 外部パルス幅測定の動作例 (High パルス幅測定)

## 19.3.12 デッドタイム補償用機能

MTU3~MTU5を組み合わせて、デッドタイム遅れ(相補 PWM 出力とインバータ出力間の遅延)を補償することができます。図 19.94 に、MTU3~MTU5 を組み合わせて、デッドタイム遅れを補償するモータ制御の回路例を示します。MTU5 の外部パルス測定機能で相補 PWM 出力とインバータ出力間の遅延を測定して、PWM 出力のコンペアレジスタに設定するデューティを補正することで、MTU3、MTU4 を使用した相補 PWM 動作時の PWM 出力波形に対するデッドタイムを補償することができます(図 19.95)。MTU3~MTU5 を使用したデッドタイム補償の設定手順を図 19.96 に示します。このときの MTU5 の動作については、「19.3.13 相補 PWM モード時の山と谷での TCNTU, TCNTV, TCNTW キャプチャ動作」を参照してください。




図 19.94 モータ制御回路例




図 19.95 相補 PWM 動作時のデッドタイム遅れ

## (1) デッドタイム補償用機能の設定手順例

MTU5 の 3 本のカウンタを使用したデッドタイム補償用機能の設定手順例を図 19.96 に示します。




図 19.96 デッドタイム補償用機能の設定手順例

# 19.3.13 相補 PWM モード時の山と谷での TCNTU, TCNTV, TCNTW キャプチャ動作

MTU5 の外部パルス幅測定機能は、MTU3、MTU4 を相補 PWM モードで動作させたときに、相補 PWM の山、谷、または山と谷で TCNTU, TCNTV, TCNTW の値を TGRU, TGRV, TGRW に転送する機能です。転送 タイミングは TIORU, TIORV, TIORW に設定します。また TCNTCMPCLR レジスタの CMPCLR5U, CMPCLR5V, CMPCLR5W ビットを "1" にすると、TGRU, TGRV, TGRW への転送タイミングで TCNTU, TCNTV, TCNTW が "0000h" になります。

図 19.97 は TCNTU をフリーランでクリアせずに使用し、相補 PWM モードの山と谷で TGRU にキャプチャを行った動作例です。




図 19.97 相補 PWM の山と谷での TCNTU キャプチャ動作

## 19.3.14 ノイズフィルタ機能

インプットキャプチャ入力端子、および外部クロック入力端子にはノイズフィルタ機能があります。 NFCRn レジスタ  $(n=0\sim5,C)$  にノイズフィルタ機能の有効 / 無効、およびサンプリングクロックの設定をしてください。ノイズフィルタ機能の有効 / 無効は端子ごとに設定でき、サンプリングクロックの設定はチャネルごとに設定できます。 図 19.98 にノイズフィルタのタイミングを示します。




図 19.98 ノイズフィルタのタイミング

#### 19.3.15 A/D 変換開始要求フレーム同期信号

本機能を使用すると A/D 変換開始要求信号の発生タイミングを外部端子でモニタすることができます。 TADSTRGRO レジスタでモニタしたい A/D 変換要求信号を選択すると ADSMO 端子から A/D 変換開始要求信号発生タイミングで High、A/D 変換開始要求信号発生に使用したタイマ周期で Low 出力となるパルス信号を出力します。

図 19.99 に A/D 変換開始要求フレーム同期信号出力例を示します。




図 19.99 A/D 変換開始要求フレーム同期信号出力例

## 19.4 割り込み要因

## 19.4.1 割り込み要因と優先順位

割り込み要因には、TGR のインプットキャプチャ/コンペアマッチ、TCNT のオーバフロー、アンダフローの3種類があります。各割り込み要因は、それぞれ専用の許可/禁止ビットを持っているため、割り込み要求信号の発生を独立に許可または禁止することができます。

割り込み要因が発生すると、TIER レジスタの対応する許可/禁止ビットが"1"ならば、割り込みを要求します。

チャネル間の優先順位は、割り込みコントローラにより変更可能です。チャネル内の優先順位は固定です。詳細は「14. 割り込みコントローラ (ICUb)」を参照してください。表 19.62 に MTU の割り込み要因の一覧を示します。

表 19.62 MTU割り込み要因

チャネル	名称	割り込み要因	DTCの起動	優先順位
MTU0	TGIA0	MTU0.TGRAのインプットキャプチャ/コンペアマッチ	可能	高
	TGIB0	MTU0.TGRBのインプットキャプチャ/コンペアマッチ	可能	
	TGIC0	MTU0.TGRCのインプットキャプチャ/コンペアマッチ	可能	
	TGID0	MTU0.TGRDのインプットキャプチャ/コンペアマッチ	可能	
	TCIV0	MTU0.TCNTのオーバフロー	不可能	
	TGIE0	MTU0.TGREのコンペアマッチ	不可能	
	TGIF0	MTU0.TGRFのコンペアマッチ	不可能	
MTU1	TGIA1	MTU1.TGRAのインプットキャプチャ/コンペアマッチ	可能	
	TGIB1	MTU1.TGRBのインプットキャプチャ/コンペアマッチ	可能	
	TCIV1	MTU1.TCNTのオーバフロー	不可能	
	TCIU1	MTU1.TCNTのアンダフロー	不可能	
MTU2	TGIA2	MTU2.TGRAのインプットキャプチャ/コンペアマッチ	可能	
	TGIB2	MTU2.TGRBのインプットキャプチャ/コンペアマッチ	可能	
	TCIV2	MTU2.TCNTのオーバフロー	不可能	
	TCIU2	MTU2.TCNTのアンダフロー	不可能	
MTU3	TGIA3	MTU3.TGRAのインプットキャプチャ/コンペアマッチ	可能	
	TGIB3	MTU3.TGRBのインプットキャプチャ/コンペアマッチ	可能	1
	TGIC3	MTU3.TGRCのインプットキャプチャ/コンペアマッチ	可能	
	TGID3	MTU3.TGRDのインプットキャプチャ/コンペアマッチ	可能	
	TCIV3	MTU3.TCNTのオーバフロー	不可能	
MTU4	TGIA4	MTU4.TGRAのインプットキャプチャ/コンペアマッチ	可能	
	TGIB4	MTU4.TGRBのインプットキャプチャ/コンペアマッチ	可能	
	TGIC4	MTU4.TGRCのインプットキャプチャ/コンペアマッチ	可能	
	TGID4	MTU4.TGRDのインプットキャプチャ/コンペアマッチ	可能	
	TCIV4	MTU4.TCNTのオーバフロー/アンダフロー(注1)	可能	
MTU5	TGIU5	MTU5.TGRUのインプットキャプチャ/コンペアマッチ	可能	7
	TGIV5	MTU5.TGRVのインプットキャプチャ/コンペアマッチ	可能	<b>     </b>
	TGIW5	MTU5.TGRWのインプットキャプチャ/コンペアマッチ	可能	低

注. リセット直後の初期状態について示しています。チャネル間の優先順位は割り込みコントローラにより変更可能です。

注1. アンダフローは相補PWMモード時のみ有効

## (1) インプットキャプチャ/コンペアマッチ割り込み

各チャネルの TGR のインプットキャプチャ/コンペアマッチが発生したとき、TIER.TGIE ビットが "1" であれば、割り込みを要求します。MTU には、MTU0 に 6 本、MTU3、MTU4 に各 4 本、MTU1、MTU2 に各 2 本、MTU5 に 3 本、計 21 本のインプットキャプチャ/コンペアマッチ割り込みがあります。

#### (2) オーバフロー割り込み

各チャネルの TCNT のオーバフローが発生したとき、TIER.TCIEV ビットが "1" であれば、割り込みを要求します。MTU には、MTU5 を除く各チャネルに 1 本、計 5 本のオーバフロー割り込みがあります。

なお、相補 PWM モードで動作時は、MTU4.TCNT のアンダフロー発生時もオーバフロー割り込みが発生します。

### (3) アンダフロー割り込み

各チャネルの TCNT のアンダフローが発生したとき、TIER.TCIEU ビットが "1" であれば、割り込みを要求します。MTU には、MTU1、MTU2 に各 1 本、計 2 本のアンダフロー割り込みがあります。

### 19.4.2 DTC の起動

## (1) DTC の起動

各チャネルの TGR のインプットキャプチャ/コンペアマッチ割り込み、MTU4 のオーバフロー割り込みによって、DTC を起動することができます。詳細は「16. データトランスファコントローラ (DTCb)」を参照してください。

MTU では、MTU3 が各 4 本、MTU1、MTU2 が各 2 本、MTU4 が 5 本、MTU5 が 3 本、計 20 本のインプットキャプチャ/コンペアマッチ割り込み、オーバフロー割り込みを DTC の起動要因とすることができます。

#### 19.4.3 A/D コンバータの起動

MTU では、次の 3 種類の方法で A/D コンバータを起動することができます。 各割り込み要因と A/D 変換開始要求の対応を、**表 19.63** に示します。

# (1) TGRA のインプットキャプチャ / コンペアマッチと、相補 PWM モード時の MTU4.TCNT の 谷での A/D 起動

各チャネルの TGRA のインプットキャプチャ/コンペアマッチによって、A/D コンバータを起動することができます。また、MTU4.TIER の TTGE2 ビットを "1" にした状態で、相補 PWM 動作をさせた場合は、MTU4.TCNT が谷(MTU4.TCNT = 0000h)になったときも A/D コンバータを起動することができます。 次に示す条件で、A/D コンバータに対して A/D 変換の開始要求(TRGAnN ( $n=0\sim4$ ))を行います。

- 各チャネルの TGRA のインプットキャプチャ/ コンペアマッチが発生したとき、TIER.TTGE ビットが "1" になっていた場合
- MTU4.TIER の TTGE2 ビットが "1" の状態で、相補 PWM 動作をさせ、MTU4.TCNT が谷 (MTU4.TCNT = 00000h) になった場合

これらのとき A/D コンバータ側で MTU の変換開始トリガ TRGAnN が選択されていれば、A/D 変換が開始されます。

## (2) MTU0.TCNT と MTU0.TGRE のコンペアマッチによる A/D 起動

MTU0.TCNT と MTU0.TGRE のコンペアマッチによって、A/D 変換の開始要求 (TRG0N) を行い、A/D コンバータを起動することができます。

MTU0.TCNT と MTU0.TGRE のコンペアマッチが発生したとき、MTU0.TIER2 の TTGE2 ビットが "1" になっていれば、A/D コンバータに対して A/D 変換の開始要求(TRG0N)を行います。このとき、A/D コンバータ側で MTU の変換開始トリガ TRG0N が選択されていれば、A/D 変換が開始されます。

#### (3) A/D 変換開始要求ディレイド機能による A/D 起動

A/D 変換開始要求コントロールレジスタ(MTU4.TADCR)の UT4AE、DT4AE、UT4BE、DT4BE ビットを "1" にした場合、MTU4.TADCORA、MTU4.TADCORB と MTU4.TCNT の一致によって、TRG4AN、TRG4BN を生成し、A/D コンバータを起動することができます。また、TRG4AN の発生または TRG4BN の発生にて TRG4ABN を出力し、A/D コンバータを起動することができます。詳細は「19.3.9 A/D 変換開始要求ディレイド機能」を参照してください。

TRG4AN が発生し A/D コンバータ側で MTU の変換開始トリガ TRG4AN が選択されているとき、TRG4BN が発生し A/D コンバータ側で MTU の変換開始トリガ TRG4BN が選択されているとき、TRG4ABN が発生し A/D コンバータ側で MTU の変換開始トリガ TRG4ABN が選択されているとき、おのおの A/D 変換が開始されます。

表 19.63 各割り込み要因と A/D変換開始要求信号の対応

対象	割り込み要因	A/D変換開始要求信号
MTU0.TGRA ≿ MTU0.TCNT	インプットキャプチャ/コンペアマッチ	TRGA0N
MTU1.TGRA & MTU1.TCNT		TRGA1N
MTU2.TGRA & MTU2.TCNT		TRGA2N
MTU3.TGRA & MTU3.TCNT		TRGA3N
MTU4.TGRAとMTU4.TCNT(注1)		TRGA4N
MTU4.TCNT	相補PWMモード時のMTU4.TCNTの谷	
MTU0.TGRE & MTU0.TCNT	コンペアマッチ	TRG0N
MTU4.TADCORA と MTU4.TCNT		TRG4AN
MTU4.TADCORB & MTU4.TCNT		TRG4BN
MTU4.TADCORA & MTU4.TCNT、 MTU4.TADCORB & MTU4.TCNT	コンペアマッチ (割り込み間引き機能2)	TRG4ABN

注1. 相補PWMモード時はPWM波形を生成するため、MTU4.TGRAはMTU4.TCNTだけではなく、MTU3.TCNTやTCNTSAともコンペアマッチの検出を行っています。そのため、MTU3.TCNTやTCNTSAとコンペアマッチが起こった際もTRGA4Nを生成します。

MTU3、MTU4を相補PWMモードで動作させて、A/D変換の開始要求を行う場合はMTU4.TCNTとMTU4.TADCORA/TADCORBとのコンペアマッチによるA/D変換開始要求を使用してください。

#### 19.5 動作タイミング

## 19.5.1 入出力タイミング

# (1) TCNT のカウントタイミング

内部クロック動作の場合の TCNT のカウントタイミングを図 19.100、図 19.101 に示します。また、外部クロック動作(ノーマルモード)の場合の TCNT のカウントタイミングを図 19.102 に、外部クロック動作(位相計数モード)の場合の TCNT のカウントタイミングを図 19.103 に示します。




図 19.100 内部クロック動作時のカウントタイミング (MTU0 ~ MTU4)




図 19.101 内部クロック動作時のカウントタイミング (MTU5)




図 19.102 外部クロック動作時のカウントタイミング (MTU0 ~ MTU4)




図 19.103 外部クロック動作時のカウントタイミング(位相計数モード)

## (2) アウトプットコンペア出力タイミング

コンペアマッチ信号は、TCNT と TGR が一致した最後のステート(TCNT が一致したカウント値を更新するタイミング)で発生します。コンペアマッチ信号が発生したとき、TIOR レジスタで設定した出力値がMTIOCnm 端子( $n=0\sim4$ 、 $m=A\sim D$ )に出力されます。TCNT と TGR が一致した後、TCNT カウントクロックが発生するまで、コンペアマッチ信号は発生しません。

アウトプットコンペア出力タイミング(ノーマルモード、PWM モード)を**図 19.104** に、アウトプットコンペア出力タイミング(相補 PWM モード、リセット同期 PWM モード)を**図 19.105** に示します。




図 19.104 アウトプットコンペア出力タイミング (ノーマルモード、PWM モード)  $(n = 0 \sim 4, m = A \sim D)$ 




図 19.105 アウトプットコンペア出力タイミング (相補 PWM モード、リセット同期 PWM モード)  $(n=0\sim4, m=A\sim D)$ 

## (3) インプットキャプチャ信号タイミング

インプットキャプチャのタイミングを図19.106に示します。




図 19.106 インプットキャプチャ入力信号タイミング

# (4) コンペアマッチ / インプットキャプチャによるカウンタクリアタイミング

コンペアマッチの発生によるカウンタクリアを指定した場合のタイミングを**図 19.107、図 19.108** に示します。

インプットキャプチャの発生によるカウンタクリアを指定した場合のタイミングを図19.109に示します。




図 19.107 カウンタクリアタイミング (コンペアマッチ) (MTU0 ~ MTU4)




図 19.108 カウンタクリアタイミング (コンペアマッチ) (MTU5)




図 19.109 カウンタクリアタイミング (インプットキャプチャ) (MTU0 ~ MTU5)

## (5) バッファ動作タイミング

バッファ動作の場合のタイミングを図 19.110~図 19.112 に示します。




図 19.110 バッファ動作タイミング (コンペアマッチ)




図 19.111 バッファ動作タイミング (インプットキャプチャ)




図 19.112 バッファ動作タイミング (TCNT クリア時)

# (6) バッファ転送タイミング (相補 PWM モード時)

相補 PWM モード時のバッファ転送のタイミングを図 19.113 ~図 19.115 に示します。




図 19.113 バッファレジスタからテンポラリレジスタへの転送タイミング (TCNTSA 停止中)




図 19.114 バッファレジスタからテンポラリレジスタへの転送タイミング (TCNTSA 動作中)




図 19.115 テンポラリレジスタからコンペアレジスタへの転送タイミング

## 19.5.2 割り込み信号タイミング

## (1) コンペアマッチ時の TGI 割り込みタイミング

コンペアマッチが発生したときの TGI 割り込み要求信号のタイミングを**図 19.116、図 19.117** に示します。




図 19.116 TGI 割り込みタイミング (コンペアマッチ) (MTU0 ~ MTU4)




図 19.117 TGI 割り込みタイミング (コンペアマッチ) (MTU5)

## (2) インプットキャプチャ時の TGI 割り込みタイミング

インプットキャプチャが発生したときの TGI 割り込み要求信号のタイミングを**図 19.118**、**図 19.119** に示します。




図 19.118 TGI 割り込みタイミング (インプットキャプチャ) (MTU0 ~ MTU4)




図 19.119 TGI 割り込みタイミング (インプットキャプチャ) (MTU5)

## (3) TCIV/TCIU 割り込みタイミング

オーバフローが発生したときの TCIV 割り込み要求信号のタイミングを図 19.120 に示します。 アンダフローが発生したときの TCIU 割り込み要求信号のタイミングを図 19.121 に示します。




図 19.120 TCIV 割り込みタイミング




図 19.121 TCIU 割り込みタイミング

## 19.6 使用上の注意事項

### 19.6.1 モジュールストップ機能の設定

MTU は、モジュールストップコントロールレジスタにより、MTU の動作禁止 / 許可を設定することが可能です。初期値では、MTU の動作は停止しています。モジュールクロックストップ状態を解除することにより、レジスタのアクセスが可能になります。詳細は、「11. 消費電力低減機能」を参照してください。

### 19.6.2 カウントクロックの制限事項

カウントクロックソースのパルス幅は、単エッジの場合は 3 PCLKB 以上、両エッジの場合は 5 PCLKB 以上が必要です。これ以下のパルス幅では正しく動作しませんのでご注意ください。

位相計数モードの場合は、2本の入力クロックの位相差およびオーバラップはそれぞれ 3 PCLKB 以上、パルス幅は 5 PCLKB 以上必要です。位相計数モードの入力クロックの条件を図 19.122 に示します。




図 19.122 位相計数モード時の位相差、オーバラップ、およびパルス幅

### 19.6.3 周期設定上の注意事項

コンペアマッチによるカウンタクリアを設定した場合、TCNT は TGR レジスタの値と一致した最後のステート(TCNT が一致したカウント値を更新するタイミング)でクリアされます。このため、実際のカウンタの周波数は次の式のようになります。

• MTU0 ~ MTU4 の場合

$$f = \frac{CNTCLK}{N+1}$$

• MTU5 の場合

$$f \, = \, \frac{CNTCLK}{N}$$

f:カウンタ周波数

CNTCLK: TCR の TPSC[2:0]、TCR2 の TPSC2[2:0] で設定したカウントクロックの周波数

N:TGR の設定値

## 19.6.4 TCNT への書き込みとクリアの競合

TCNT の書き込みサイクル中にカウンタクリア信号が発生すると、TCNT への書き込みは行われずに、TCNT のクリアが優先されます。

このタイミングを図 19.123 に示します。




図 19.123 TCNT への書き込みとカウンタクリアの競合

## 19.6.5 TCNT への書き込みとカウントアップの競合

TCNT の書き込みサイクル中にカウントアップが発生しても、カウントアップされず、TCNT への書き込みが優先されます。

このタイミングを図19.124に示します。




図 19.124 TCNT への書き込みとカウントアップの競合

## 19.6.6 TGR レジスタへの書き込みとコンペアマッチの競合

TGR レジスタの書き込みサイクル中にコンペアマッチが発生した場合、TGR レジスタへの書き込みが実行され、コンペアマッチ信号も発生します。

このタイミングを図19.125に示します。




図 19.125 TGR レジスタのライトとコンペアマッチの競合

## 19.6.7 バッファレジスタへの書き込みとコンペアマッチの競合

TGR レジスタの書き込みサイクル中にコンペアマッチが発生すると、バッファ動作によって TGR レジスタに転送されるデータは書き込み前のデータです。

このタイミングを図 19.126 に示します。




図 19.126 バッファレジスタへの書き込みとコンペアマッチの競合

### 19.6.8 バッファレジスタへの書き込みと TCNT クリアの競合

タイマバッファ転送モードレジスタ(TBTM)でバッファ転送タイミングを TCNT クリア時に設定した場合、TGR の書き込みサイクル中に TCNT クリアが発生すると、バッファ動作によって TGR レジスタに転送されるデータは書き込み前のデータです。

このタイミングを図 19.127 に示します。




図 19.127 バッファレジスタへの書き込みと TCNT クリアの競合

### 19.6.9 TGR レジスタの読み出しとインプットキャプチャの競合

TGR レジスタの読み出しサイクル中にインプットキャプチャ信号が発生すると、読み出されるデータは、インプットキャプチャ転送前のデータとなります。

このタイミングを図 19.128 に示します。




図 19.128 TGR レジスタの読み出しとインプットキャプチャの競合 (MTU0 ~ MTU5)

### 19.6.10 TGR レジスタへの書き込みとインプットキャプチャの競合

TGR レジスタの書き込みサイクル中にインプットキャプチャ信号が発生すると、MTU0  $\sim$  MTU4 では TGR レジスタへの書き込みは行われず、インプットキャプチャが優先され、MTU5 では TGR レジスタへの書き込みが実行され、インプットキャプチャ信号も発生します。

このタイミングを図 19.129、図 19.130 に示します。




図 19.129 TGR レジスタへの書き込みとインプットキャプチャの競合 (MTU0 ~ MTU4)




図 19.130 TGR レジスタへの書き込みとインプットキャプチャの競合 (MTU5)

# 19.6.11 バッファレジスタへの書き込みとインプットキャプチャの競合

バッファレジスタの書き込みサイクル中にインプットキャプチャ信号が発生すると、バッファレジスタへの書き込みは行われず、バッファ動作が優先されます。

このタイミングを図 19.131 に示します。




図 19.131 バッファレジスタへの書き込みとインプットキャプチャ競合

# 19.6.12 カスケード接続における MTU2.TCNT への書き込みとオーバフロー / アンダフローの競合

タイマカウンタ(MTU1.TCNT と MTU2.TCNT)をカスケード接続し、MTU1.TCNT がカウントする瞬間(MTU2.TCNT がオーバフロー / アンダフローする瞬間)と MTU2.TCNT の書き込みが競合すると、MTU2.TCNT への書き込みが行われ、MTU1.TCNT のカウント信号が禁止されます。このとき、MTU1.TGRA がコンペアマッチレジスタとして動作し MTU1.TCNT の値と一致していた場合、コンペアマッチ信号が発生します。

また、MTU0 のインプットキャプチャ要因に MTU1.TCNT カウントクロックを選択した場合には、MTU0.TGRA ~ TGRD はインプットキャプチャ動作します。 さらに MTU1.TGRB のインプットキャプチャ要因に MTU0.TGRC のコンペアマッチ / インプットキャプチャを選択した場合には、MTU1.TGRB はインプットキャプチャ動作します。

このタイミングを図 19.132 に示します。

また、カスケード接続動作でTCNTのクリア設定を行う場合には、MTU1とMTU2の同期設定を行ってください。




図 19.132 カスケード接続における MTU2.TCNT の書き込みとオーバフロー / アンダフローの競合

## 19.6.13 相補 PWM モードでのカウント動作停止時のカウンタ値

MTU3.TCNT、MTU4.TCNT が相補 PWM モードで動作しているときにカウント動作を停止すると、MTU3.TCNT はタイマデッドタイムレジスタ (TDDRA) の値、MTU4.TCNT は "0000h" になります。 相補 PWM を再スタートすると自動的に初期状態からカウントを開始します。

この説明図を図 19.133 に示します。

また、他の動作モードでカウントを開始する場合は MTU3.TCNT、MTU4.TCNT にカウント初期値の設定を行ってください。




図 19.133 相補 PWM モード停止時のカウンタ値

#### 19.6.14 相補 PWM モードでのバッファ動作の設定

相補 PWM モードでは、PWM 周期設定レジスタ(MTU3.TGRA)、タイマ周期データレジスタ(TCDRA)、デューティ設定レジスタ(MTU3.TGRB, MTU3.TGRA, MTU4.TGRB)の書き換えは、バッファ動作で行ってください。

また、MTU4.TMDR1.BFA ビット、MTU4.TMDR1.BFB ビットを "0" にしてください。MTU4.TMDR1.BFA ビットを "1" にすると、MTIOC4C 端子の波形出力ができなくなります。同様に、MTU4.TMDR1.BFB ビットを "1" にすると、MTIOC4D 端子の波形出力ができなくなります。

相補 PWM モード時の MTU3 および MTU4 のバッファ動作は、MTU3.TMDR1.BFA ビット、MTU3.TMDR1.BFB ビットの設定に従い動作します。MTU3.TMDR1.BFA ビットを "1" にした場合、MTU3.TGRC は MTU3.TGRA のバッファレジスタとして機能します。同時に MTU4.TGRC は MTU4.TGRA のバッファレジスタとして機能し、さらに TCBRA は TCDRA のバッファレジスタとして機能します。

#### 19.6.15 リセット同期 PWM モードのバッファ動作とコンペアマッチ

リセット同期 PWM モードでバッファ動作を設定する場合には、MTU4.TMDR1.BFA ビット、MTU4.TMDR1.BFB ビットを "0" にしてください。MTU4.TMDR1.BFA ビットを "1" にすると、MTIOC4C 端子の波形出力ができなくなります。

同様に、MTU4.TMDR1.BFB ビットを "1" にすると、MTIOC4D 端子の波形出力ができなくなります。 リセット同期 PWM モード時の MTU3 および MTU4 のバッファ動作は MTU3.TMDR1.BFA ビット、 MTU3.TMDR1.BFB ビットの設定に従い動作します。たとえば、MTU3.TMDR1.BFA ビットを "1" にした場合、MTU3.TGRC は MTU3.TGRA のバッファレジスタとして機能します。同時に MTU4.TGRC は MTU4.TGRA のバッファレジスタとして機能します。

MTU3.TGRC、MTU3.TGRD がバッファレジスタとして動作している場合、TGImn 割り込み(m = C, D, n = 3, 4)は発生しません。

MTU3.TMDR1.BFA ビット、MTU3.TMDR1.BFB ビットを "1" にし、MTU4.TMDR1.BFA ビット、MTU4.TMDR1.BFB ビットを "0" にした場合の MTU3.TGR、MTU4.TGR、MTIOC3、MTIOC4 の動作例を図 19.134 に示します。




図 19.134 リセット同期 PWM モードのバッファ動作とコンペアマッチ

#### 19.6.16 リセット同期 PWM モードのオーバフロー

リセット同期 PWM モードを設定し、TSTRA の CST3 ビットを "1" にすると、MTU3.TCNT と MTU4.TCNT のカウント動作が開始します。このとき、MTU4.TCNT のカウントクロックソースとカウントエッジは MTU3.TCR の設定に従います。

リセット同期 PWM モードで周期レジスタ MTU3.TGRA の設定値を "FFFFh" とし、カウンタクリア要因に MTU3.TGRA のコンペアマッチを指定した場合、MTU3.TCNT、MTU4.TCNT がアップカウントし "FFFFh" になると、MTU3.TGRA とのコンペアマッチが発生し、MTU3.TCNT、MTU4.TCNT ともにクリアされます。 このとき、TCIVn 割り込み(n=3,4)は発生しません。

リセット同期 PWM モードで周期レジスタ MTU3.TGRA の設定値を "FFFFh" とし、カウンタクリア要因に MTU3.TGRA のコンペアマッチを指定した場合の動作例を図 19.135 に示します。




図 19.135 リセット同期 PWM モードのオーバフロー

## 19.6.17 オーバフロー/アンダフローとカウンタクリアの競合

オーバフロー/アンダフローとカウンタクリアが同時に発生すると、TCIVn 割り込み  $(n=0\sim4)$ 、TCIUn 割り込み (n=1,2) は発生せず、TCNT のクリアが優先されます。

TGR レジスタのコンペアマッチをクリア要因とし、TGR レジスタを "FFFFh" にした場合の動作タイミングを図 19.136 に示します。




図 19.136 オーバフローとカウンタクリアの競合

#### 19.6.18 TCNT への書き込みとオーバフロー / アンダフローの競合

TCNT の書き込みサイクルで、アップカウント/ダウンカウントが発生し、オーバフロー/アンダフローが発生しても、TCNT への書き込みが優先されます。TCIVn 割り込み( $n=0\sim4$ )、TCIUn 割り込み(n=1, 2)は発生しません。

TCNT への書き込みとオーバフロー競合時の動作タイミングを図 19.137 に示します。




図 19.137 TCNT への書き込みとオーバフローの競合

# 19.6.19 ノーマルモードまたは PWM モード 1 からリセット同期 PWM モードへ遷移する場合の注意事項

MTU3、MTU4のノーマルモードまたは PWM モード 1 からリセット同期 PWM モードへ遷移させる場合、 出力端子 (MTIOC3B, MTIOC3D, MTIOC4A, MTIOC4C, MTIOC4B, MTIOC4D) を High の状態にしたままカ ウンタを止め、リセット同期 PWM モードに遷移して動作させると、端子の初期出力が正しく出力されませ んので注意してください。

ノーマルモードからリセット同期 PWM モードに遷移する場合には、MTU3.TIORH、MTU3.TIORL、MTU4.TIORH、MTU4.TIORL レジスタに "11h" を書いて出力端子を Low に初期化した後、レジスタの初期 値 "00h" を書いてからモード遷移を行ってください。

PWM モード1からリセット同期 PWM モードに遷移する場合には、いったんノーマルモードに遷移してから出力端子を Low へ初期化した後、レジスタの初期値 "00h" を書いてからリセット同期 PWM モードに遷移してください。

#### 19.6.20 相補 PWM モード、リセット同期 PWM モードの出力レベル

MTU3、MTU4 が相補 PWM モードまたはリセット同期 PWM モードの場合、PWM 波形の出力レベルは TOCR1A.OLSP ビット、TOCR1A.OLSN ビットで設定します。相補 PWM モードまたはリセット同期 PWM モードの場合、TIOR レジスタは "00h" にしてください。

相補 PWM モードで TDERA.TDER ビットを "0"(デッドタイムを生成しない)に設定した場合の逆相の 出力レベルは、TOCR1A.OLSN ビットの設定によらず、TOCR1A.OLSP ビットの設定による正相出力の反転 レベルとなります。

## 19.6.21 カスケード接続における MTU1.TCNT、MTU2.TCNT 同時インプットキャプ チャ

タイマカウンタ 1、2(MTU1.TCNT と MTU2.TCNT)をカスケード接続して、32 ビットカウンタとして動作させている場合、MTIOC1A と MTIOC2A、または MTIOC1B と MTIOC2B に同時にインプットキャプチャ入力を行っても、MTU1.TCNT、MTU2.TCNT に入力される外部からのインプットキャプチャ信号を、内部クロックに同期させて内部に取り込む際に、MTIOC1A、MTIOC2A、または MTIOC1B と MTIOC2B の取り込みタイミングにずれが生じ、カスケードカウンタ値を正常にキャプチャできない可能性があります。

例として、MTU1.TCNT(上位 16 ビットのカウンタ)が MTU2.TCNT(下位 16 ビットのカウンタ)の オーバフローによるカウントアップ値をキャプチャすべきところを、カウントアップ前のカウント値をキャプチャします。その場合、正しくは MTU1.TCNT = FFF1h、MTU2.TCNT = 0000h の値を MTU1.TGRA と MTU2.TGRA、もしくは MTU1.TGRB と MTU2.TGRB に転送すべきところを誤って MTU1.TCNT = FFF0h、MTU2.TCNT = 0000h の値を転送します。

1本のインプットキャプチャ入力で MTU1.TCNT と MTU2.TCNT を同時にキャプチャできる機能を使用すれば、MTU1.TCNT と MTU2.TCNT のキャプチャタイミングのずれなく、32 ビットカウンタの取り込みを行うことができます。詳細は「19.2.11 **タイマインプットキャプチャコントロールレジスタ (TICCR)」**を参照してください。

#### 19.6.22 割り込み間引き機能2

割り込み間引き機能 2 を使用し、かつ MTU4.TADCORA 値と MTU4.TADCORB 値の間隔が短い場合、間引き回数を正しくカウントできず、期待したタイミングでの A/D 変換要求が発生しない場合があります。以下の設定条件で使用してください。

- (1) 間引き機能 2、間引き回数が "0" の場合
  - MTU4.TADCORA レジスタ値と MTU4.TADCORB レジスタ値との間隔が「4」以上
  - MTU4.TADCORA のコンペア間隔が4PCLKB以上(MTU4.TADCORA レジスタの更新値を 「前値+4以上」、「前値-4以下」に設定)
  - MTU4.TADCORB のコンペア間隔が 4 PCLKB 以上 (MTU4.TADCORB レジスタの更新値を 「前値 + 4 以上」、「前値 – 4 以下」に設定)
- (2) 間引き機能 2、間引き回数が"1"以上の場合
- MTU4.TADCORA レジスタ値と MTU4.TADCORB レジスタ値との間隔が「2」以上
- MTU4.TADCORB のコンペア間隔が 2 PCLKB 以上 (MTU4.TADCORB レジスタの更新値を 「前値+2以上」、「前値-2以下」に設定)

#### 19.6.23 相補 PWM モードの出力保護機能未使用時の注意事項

相補 PWM モードの出力保護機能は、初期状態が有効となっております。詳細は、「20. ポートアウト プットイネーブル 3 (POE3C)」を参照ください。

## 19.6.24 タイマカウンタ (MTU5.TCNT) とタイマジェネラルレジスタ (MTU5.TGR) の注 意事項

MTU5.TCNTj(j = U, V, W)のカウント動作を停止した状態で、MTU5.TGRj に MTU5.TCNTj 値 + 1 の値を設定しないでください。MTU5.TCNTj のカウント動作を停止した状態で、MTU5.TGRj に MTU5.TCNTj 値 + 1 の値を設定した場合、カウンタ停止状態にもかかわらずコンペアマッチが発生します。

このとき、コンペアマッチ割り込み許可ビット(MTU5.TIER.TGIE5j ビット)が"1"(許可)になっていると、コンペアマッチ割り込みが発生します。なお、タイマコンペアマッチクリアレジスタが"1"(許可)になっていると、MTU5.TCNTj カウンタは、コンペアマッチ割り込みの禁止 / 許可にかかわらず、コンペアマッチが発生すると"0000h"に自動クリアされます。

## 19.6.25 相補 PWM モード同期クリアするときの異常動作防止の注意事項

相補 PWM モードで、同期カウンタクリア時出力波形制御が有効(TWCRA.WRE ビット = 1)である状態で、条件 1、条件 2 のいずれかを満たすと、下記の現象が発生します。

- PWM 出力端子のデッドタイムが短くなる(もしくは消失する)
- PWM 逆相出力端子から、アクティブレベル出力期間以外でアクティブレベルが出力される
- 条件 1 初期出力の抑止期間⑩にて、PWM 出力がデッドタイム期間中に、同期クリアした場合 (図 19.138 参照)
- 条件 2 初期出力の抑止期間⑩、⑪にて、MTU3.TGRB ≦ TDDRA、MTU4.TGRA ≦ TDDRA、MTU4.TGRB ≦ TDDRA のいずれかが成立する状態で、同期クリアする(図 19.139 参照)

本現象は下記の方法により、回避することができます。

コンペアレジスタ MTU3.TGRB、MTU4.TGRA、MTU4.TGRB のすべてが、TDDRA レジスタの 2 倍以上になるように設定した状態で、同期クリアする




図 19.138 同期クリア例(条件1の場合)




図 19.139 同期クリア例 (条件2の場合)

#### 19.6.26 コンペアマッチによる割り込み信号の連続出力

TGR レジスタに "0000h"、カウントクロックを PCLKB/1、コンペアマッチでカウンタクリアに設定した場合、TCNT カウンタは "0000h" のままとなり、割り込み信号は1サイクルの信号ではなく、レベル状の連続出力信号となります。これにより、2回目以降のコンペアマッチによる割り込み信号を認識できなくなります。

コンペアマッチによる割り込み信号の連続出力タイミングを図19.140に示します。




図 19.140 コンペアマッチによる割り込み信号の連続出力

## 19.6.27 相補 PWM モードにおける A/D 変換ディレイド機能の注意事項

- MTU4.TADCOBRA、MTU4.TADCOBRB レジスタに "0"、かつ、MTU4.TADCR レジスタの UT4AE、 UT4BE ビットに "1" を設定して、MTU4.TCNT カウンタの谷でバッファ転送したとき、転送直後のアップカウント期間については A/D 変換の開始要求を行いません (図 19.141)。
- MTU4.TADCOBRA、MTU4.TADCOBRB レジスタに TCDR レジスタと同じ値、かつ、MTU4.TADCR レジスタの DT4AE、DT4BE ビットに "1" を設定して、MTU4.TCNT カウンタの山でバッファ転送したとき、転送直後のダウンカウント期間については A/D 変換の開始要求を行いません (図 19.142)。
- 割り込み間引き機能と連動して A/D 変換の開始要求を行う場合、2 ≦ MTUn.TADCORA/TADCORB ≦ TCDR 2 を満たすように MTU4.TADCORA、MTU4.TADCORB レジスタを設定してください (n = 4)。




図 19.141 MTU4.TADCOBRA に "0" を書き込んだときの A/D 変換の開始要求 (MTU4)




図 19.142 MTU4.TADCOBRA に TCDR と同じ値を書き込んだときの A/D 変換の開始要求 (MTU4)

#### 19.7 MTU 出力端子の初期化方法

## 19.7.1 動作モード

MTU には以下の6つの動作モードがあり、いずれのモードでも波形出力することができます。

- ノーマルモード (MTU0 ~ MTU4)
- PWM モード1 (MTU0 ~ MTU4)
- PWM モード 2 (MTU0 ~ MTU2)
- 位相計数モード1~5 (MTU1, MTU2)
- 相補 PWM モード (MTU3, MTU4)
- リセット同期 PWM モード (MTU3, MTU4)

ここでは、各モードでの MTU 出力端子の初期化方法について示します。

## 19.7.2 動作中の異常などによる再設定時の動作

MTU の動作中に異常が発生した場合、システムで MTU の出力を遮断してください。遮断は I/O ポートの ポート方向レジスタ (PDR)、ポート出力データレジスタ (PODR)、ポートモードレジスタ (PMR) で端子 を汎用出力ポートに切り替え、非アクティブレベルを出力することにより行ってください。MTU 端子を出力禁止とするには TIOR レジスタで設定してください。相補 PWM 出力 (MTIOC3B, MTIOC3D, MTIOC4A, MTIOC4B, MTIOC4C, MTIOC4D) は、TOERA レジスタで設定してください。また、PWM 出力端子に関してはポートアウトプットイネーブル 3 (POE3) を使用し、ハード的に出力を遮断することも可能です。以下、動作中の異常などによる再設定時の端子の初期化手順と、再設定後別の動作モードで再スタートする場合の手順について示します。

MTU には前述のように 6 つの動作モードがあります。モード移行の組み合わせは 36 通りとなりますが チャネルとモードの組み合わせ上存在しない移行が存在します。この一覧表を表 19.64 に示します。

表19.64 モード移行の組み合わせ

	Normal	PWM1	PWM2	PCM	CPWM	RPWM
Normal	(1)	(2)	(3)	(4)	(5)	(6)
PWM1	(7)	(8)	(9)	(10)	(11)	(12)
PWM2	(13)	(14)	(15)	(16)	none	none
PCM	(17)	(18)	(19)	(20)	none	none
CPWM	(21)	(22)	none	none	(23) (24)	(25)
RPWM	(26)	(27)	none	none	(28)	(29)

Normal: ノーマルモード PWM1: PWM モード 1 PWM2: PWM モード 2 PCM: 位相計数モード 1 ~ 5 CPWM: 相補 PWM モード

RPWM: リセット同期 PWM モード

#### 19.7.3 動作中の異常などによる端子の初期化手順、モード移行の概要

- タイマ I/O コントロールレジスタ (TIOR) の設定で端子の出力レベルを選択するモード (Normal, PWM1, PWM2, PCM) に移行する場合は TIOR の設定により端子を初期化してください。
- PWM モード 1 では MTIOCnB/MTIOCnD 端子 (n = 3, 4) に波形が出力されません。端子の機能を MTIOCnB/MTIOCnD に設定している場合、当該端子はハイインピーダンス状態になります。出力すべき レベルがある場合は、当該端子を汎用出力ポートに設定してください。
- PWM モード 2 では周期レジスタに使用した TGR レジスタに対応する端子に波形が出力されません。端子の機能を MTIOCnm 端子  $(n=0\sim2, m=A\sim D)$  に設定している場合、当該端子はハイインピーダンス状態になります。出力すべきレベルがある場合は、当該端子を汎用出力ポートに設定してください。
- ノーマルモードまたは PWM モード 2 では TGRC、TGRD がバッファレジスタとして動作している場合、 対応する MTIOCnC/MTIOCnD 端子 (n = 0, 3, 4) に波形が出力されません。端子の機能を MTIOCnC/MTIOCnD 端子に設定している場合、当該端子はハイインピーダンス状態になります。出力 すべきレベルがある場合は、当該端子を汎用出力ポートに設定してください。
- PWM モード 1 では TGRC、TGRD のいずれか一方がバッファレジスタとして動作している場合、対応する MTIOCnC/MTIOCnD 端子 (n = 0, 3, 4) に波形が出力されません。端子の機能を MTIOCnC/MTIOCnD 端子に設定している場合、当該端子はハイインピーダンス状態になります。出力すべきレベルがある場合は、当該端子を汎用出力ポートに設定してください。
- タイマアウトプットコントロールレジスタ(TOCR1A, TOCR2A)の設定で端子の出力レベルを選択するモード(CPWM, RPWM)に移行する場合は、タイマアウトプットマスタイネーブルレジスタ(TOERA)で MTU3、MTU4を1度出力禁止にしてください。このとき、端子の機能を MTIOCnm 端子(n=3,4、m=A ~ D)に設定している場合、当該端子はハイインピーダンス状態になります。出力すべきレベルがある場合は、当該端子を汎用出力ポートに設定してください。ノーマルモードに移行しTIOR レジスタで初期化、TIOR レジスタを初期値に戻した後、モード設定手順(TOCR1A 設定、TOCR2A 設定、TMDR1 設定、TOERA 設定)に従い動作させてください。
- 注. 特に断りがない場合、本項記述中の n にはチャネル番号が入ります。

以下、表 19.64 の組み合わせ No. に従い端子の初期化手順を示します。なお、アクティブレベルは Low とします。

#### (1) ノーマルモードで動作中に異常が発生し、ノーマルモードで再スタートする場合の動作

ノーマルモードで異常が発生し、再設定後ノーマルモードで再スタートする場合の説明図を**図 19.143** に示します。




図 19.143 ノーマルモードで異常が発生し、ノーマルモードで復帰する場合

- (1) リセットにより MTU 出力は Low、ポートはハイインピーダンスになります。
- (2) リセットにより TMDR1 レジスタはノーマルモード設定になります。
- (3) MTU3、MTU4 では TIOR レジスタで端子を初期化する前に TOERA レジスタで出力を許可してください。
- (4) TIOR レジスタで端子を初期化してください (例は初期出力が High、コンペアマッチで Low 出力です)。
- (5) MPC と I/O ポートのポートモードレジスタ (PMR) で MTU 出力としてください。
- (6) TSTRA レジスタでカウント動作を開始します。
- (7) コンペアマッチの発生により Low を出力します。
- (8) 異常が発生しました。
- (9) I/O ポートのポート方向レジスタ (PDR)、ポート出力データレジスタ (PODR)、ポートモードレジスタ (PMR) で端子を汎用出力ポートに切り替え、非アクティブレベルを出力してください。
- (10) TSTRA レジスタでカウント動作を停止します。
- (11) ノーマルモードで再スタートする場合は必要ありません。
- (12) TIOR レジスタで端子を初期化してください。
- (13) MPC と I/O ポートのポートモードレジスタ (PMR) で MTU 出力としてください。
- (14) TSTRA レジスタで再スタートします。

## (2) ノーマルモードで動作中に異常が発生し、PWM モード1で再スタートする場合の動作

ノーマルモードで異常が発生し、再設定後 PWM モード 1 で再スタートする場合の説明図を図 19.144 に示します。




図 19.144 ノーマルモードで異常が発生し、PWM モード 1 で復帰する場合

- (1)~(10)は図19.143と共通です。
- (11) PWM モード 1 を設定します。
- (12) TIOR レジスタで端子を初期化してください (PWM モード 1 では MTIOCnB (MTIOCnD) 端子に波形が 出力されません。出力すべきレベルがある場合は、I/O ポートのポート方向レジスタ (PDR)、ポート出 カデータレジスタ (PODR) で汎用出力ポートの設定をしてください。
- (13) MPC と I/O ポートのポートモードレジスタ (PMR) で MTU 出力としてください。
- (14) TSTRA レジスタで再スタートします。

#### (3) ノーマルモードで動作中に異常が発生し、PWM モード2で再スタートする場合の動作

ノーマルモードで異常が発生し、再設定後 PWM モード 2 で再スタートする場合の説明図を**図 19.145** に示します。




図 19.145 ノーマルモードで異常が発生し、PWM モード2で復帰する場合

- (1)  $\sim$  (10) は図 19.143 と共通です。
- (11) PWM モード2を設定します。
- (12) TIOR レジスタで端子を初期化してください (PWM モード 2 では周期レジスタに使用した TGR レジスタに対応する端子に波形が出力されません。出力すべきレベルがある場合は、I/O ポートのポート方向レジスタ (PDR)、ポート出力データレジスタ (PODR) で汎用出力ポートの設定をしてください)。
- (13) MPC と I/O ポートのポートモードレジスタ (PMR) で MTU 出力としてください。
- (14) TSTRA レジスタで再スタートします。
  - 注. PWM モード 2 は MTU0 ~ MTU2 でのみ設定可能です。したがって TOERA レジスタの設定は不要です。

## (4) ノーマルモードで動作中に異常が発生し、位相計数モードで再スタートする場合の動作

ノーマルモードで異常が発生し、再設定後位相計数モードで再スタートする場合の説明図を**図 19.146** に示します。




図 19.146 ノーマルモードで異常が発生し、位相計数モードで復帰する場合

- (1)  $\sim$  (10) は**図 19.143** と共通です。
- (11) 位相計数モードを設定します。
- (12) TIOR レジスタで端子を初期化してください。
- (13) MPC と I/O ポートのポートモードレジスタ (PMR) で MTU 出力としてください。
- (14) TSTRA レジスタで再スタートします。
  - 注. 位相計数モードは MTU1、MTU2 でのみ設定可能です。したがって TOERA レジスタの設定は不要です。

## (5) ノーマルモードで動作中に異常が発生し、相補 PWM モードで再スタートする場合の動作

ノーマルモードで異常が発生し、再設定後相補 PWM モードで再スタートする場合の説明図を**図 19.147** に示します。




図 19.147 ノーマルモードで異常が発生し、相補 PWM モードで復帰する場合

- (1)  $\sim$  (10) は**図 19.143** と共通です。
- (11) TIOR レジスタでノーマルモードの波形生成部を初期化してください。
- (12) TIOR レジスタでノーマルモードの波形生成部の動作を禁止してください。
- (13) TOERA レジスタで MTU3、MTU4 の出力を禁止してください。
- (14) TOCR1A、TOCR2A レジスタで相補 PWM の出力レベルと周期出力の許可 / 禁止を選択してください。
- (15) 相補 PWM を設定します。
- (16) TOERA レジスタで MTU3、MTU4 の出力を許可してください。
- (17) MPC と I/O ポートのポートモードレジスタ (PMR) で MTU 出力としてください。
- (18) TSTRA レジスタで再スタートします。

## (6) ノーマルモードで動作中に異常が発生し、リセット同期 PWM モードで再スタートする場合 の動作

ノーマルモードで異常が発生し、再設定後リセット同期 PWM モードで再スタートする場合の説明図を**図** 19.148 に示します。




図 19.148 ノーマルモードで異常が発生し、リセット同期 PWM モードで復帰する場合

- (1)  $\sim$  (13) は**図 19.147** と共通です。
- (14) TOCR1A、TOCR2A レジスタでリセット同期 PWM の出力レベルと周期出力の許可 / 禁止を選択してください。
- (15) リセット同期 PWM を設定します。
- (16) TOERA レジスタで MTU3、MTU4 の出力を許可してください。
- (17) MPC と I/O ポートのポートモードレジスタ (PMR) で MTU 出力としてください。
- (18) TSTRA レジスタで再スタートします。

#### (7) PWM モード 1 で動作中に異常が発生し、ノーマルモードで再スタートする場合の動作

PWM モード 1 で異常が発生し、再設定後ノーマルモードで再スタートする場合の説明図を図 19.149 に示します。




図 19.149 PWM モード 1 で異常が発生し、ノーマルモードで復帰する場合

- (1) リセットにより MTU 出力は Low、ポートはハイインピーダンスになります。
- (2) PWM モード1を設定してください。
- (3) MTU3、MTU4 では TIOR レジスタで端子を初期化する前に TOERA レジスタで出力を許可してください。
- (4) TIOR レジスタで端子を初期化してください (例は初期出力が High、コンペアマッチで Low 出力です。 PWM モード 1 では MTIOCnB 側は初期化されません)。
- (5) MPC と I/O ポートのポートモードレジスタ (PMR) で MTU 出力としてください。
- (6) TSTRA レジスタでカウント動作を開始します。
- (7) コンペアマッチの発生により Low を出力します。
- (8) 異常が発生しました。
- (9) I/O ポートのポート方向レジスタ (PDR)、ポート出力データレジスタ (PODR)、ポートモードレジスタ (PMR) で端子を汎用出力ポートに切り替え、非アクティブレベルを出力してください。
- (10) TSTRA レジスタでカウント動作を停止します。
- (11) ノーマルモードを設定してください。
- (12) TIOR レジスタで端子を初期化してください。
- (13) MPC と I/O ポートのポートモードレジスタ (PMR) で MTU 出力としてください。
- (14) TSTRA レジスタで再スタートします。

## (8) PWM モード1で動作中に異常が発生し、PWM モード1で再スタートする場合の動作

PWM モード1で異常が発生し、再設定後 PWM モード1で再スタートする場合の説明図を図 19.150 に示します。




図 19.150 PWM モード 1 で異常が発生し、PWM モード 1 で復帰する場合

- (1)  $\sim$  (10) は図 19.149 と共通です。
- (11) PWM モード1で再スタートする場合には必要ありません。
- (12) TIOR レジスタで端子を初期化してください (PWM モード 1 では MTIOCnB (MTIOCnD) 端子に波形が 出力されません。出力すべきレベルがある場合は、I/O ポートのポート方向レジスタ (PDR)、ポート出 カデータレジスタ (PODR) で汎用出力ポートの設定をしてください)。
- (13) MPC と I/O ポートのポートモードレジスタ (PMR) で MTU 出力としてください。
- (14) TSTRA レジスタで再スタートします。

## (9) PWM モード1で動作中に異常が発生し、PWM モード2で再スタートする場合の動作

PWM モード 1 で異常が発生し、再設定後 PWM モード 2 で再スタートする場合の説明図を**図 19.151** に示します。




図 19.151 PWM モード 1 で異常が発生し、PWM モード 2 で復帰する場合

- $(1) \sim (10)$  は**図 19.149** と共通です。
- (11) PWM モード2を設定します。
- (12) TIOR レジスタで端子を初期化してください (PWM モード 2 では周期レジスタに使用した TGR レジス タに対応する端子に波形が出力されません。出力すべきレベルがある場合は、I/O ポートのポート方向 レジスタ (PDR)、ポート出力データレジスタ (PODR) で汎用出力ポートの設定をしてください)。
- (13) MPC と I/O ポートのポートモードレジスタ (PMR) で MTU 出力としてください。
- (14) TSTRA レジスタで再スタートします。
  - 注. PWM モード 2 は MTU0 ~ MTU2 でのみ設定可能です。したがって TOERA レジスタの設定は不要です。

#### (10) PWM モード 1 で動作中に異常が発生し、位相計数モードで再スタートする場合の動作

PWM モード1で異常が発生し、再設定後位相計数モードで再スタートする場合の説明図を**図 19.152** に示します。




図 19.152 PWM モード 1 で異常が発生し、位相計数モードで復帰する場合

- (1)  $\sim$  (10) は図 19.149 と共通です。
- (11) 位相計数モードを設定します。
- (12) TIOR レジスタで端子を初期化してください。
- (13) MPC と I/O ポートのポートモードレジスタ (PMR) で MTU 出力としてください。
- (14) TSTRA レジスタで再スタートします。
  - 注. 位相計数モードは MTU1、MTU2 でのみ設定可能です。したがって TOERA レジスタの設定は不要です。

## (11) PWM モード1で動作中に異常が発生し、相補 PWM モードで再スタートする場合の動作

PWM モード 1 で異常が発生し、再設定後相補 PWM モードで再スタートする場合の説明図を図 19.153 に示します。




図 19.153 PWM モード 1 で異常が発生し、相補 PWM モードで復帰する場合

- (1)  $\sim$  (10) は**図 19.149** と共通です。
- (11) 波形生成部の初期化のためノーマルモードを設定してください。
- (12) TIOR レジスタで PWM モード 1 の波形生成部を初期化してください。
- (13) TIOR レジスタで PWM モード 1 の波形生成部の動作を禁止してください
- (14) TOERA レジスタで MTU3、MTU4 の出力を禁止してください。
- (15) TOCR1A、TOCR2A レジスタで相補 PWM の出力レベルと周期出力の許可 / 禁止を選択してください。
- (16) 相補 PWM を設定します。
- (17) TOERA レジスタで MTU3、MTU4 の出力を許可してください。
- (18) MPC と I/O ポートのポートモードレジスタ (PMR) で MTU 出力としてください。
- (19) TSTRA レジスタで再スタートします。

## (12) PWM モード 1 で動作中に異常が発生し、リセット同期 PWM モードで再スタートする場合 の動作

PWM モード1で異常が発生し、再設定後リセット同期 PWM モードで再スタートする場合の説明図を**図** 19.154 に示します。




図 19.154 PWM モード 1 で異常が発生し、リセット同期 PWM モードで復帰する場合

- (1)  $\sim$  (14) は**図 19.153** と共通です。
- (15) TOCR1A、TOCR2A レジスタでリセット同期 PWM の出力レベルと周期出力の許可 / 禁止を選択してください。
- (16) リセット同期 PWM を設定します。
- (17) TOERA レジスタで MTU3、MTU4 の出力を許可してください。
- (18) MPC と I/O ポートのポートモードレジスタ (PMR) で MTU 出力としてください。
- (19) TSTRA レジスタで再スタートします。

#### (13) PWM モード2で動作中に異常が発生し、ノーマルモードで再スタートする場合の動作

PWM モード 2 で異常が発生し、再設定後ノーマルモードで再スタートする場合の説明図を図 19.155 に示します。




図 19.155 PWM モード 2 で異常が発生し、ノーマルモードで復帰する場合

- (1) リセットにより MTU 出力は Low、ポートはハイインピーダンスになります。
- (2) PWM モード2を設定してください。
- (3) TIOR レジスタで端子を初期化してください(例は初期出力が High、コンペアマッチで Low 出力です。 PWM モード 2 では周期レジスタに使用した TGR レジスタに対応する端子は初期化されません。例は MTUn.TGRA レジスタを周期レジスタに使用した場合です)。
- (4) MPC と I/O ポートのポートモードレジスタ (PMR) で MTU 出力としてください。
- (5) TSTRA レジスタでカウント動作を開始します。
- (6) コンペアマッチの発生により Low を出力します。
- (7) 異常が発生しました。
- (8) I/O ポートのポート方向レジスタ (PDR)、ポート出力データレジスタ (PODR)、ポートモードレジスタ (PMR) で端子を汎用出力ポートに切り替え、非アクティブレベルを出力してください。
- (9) TSTRA レジスタでカウント動作を停止します。
- (10) ノーマルモードを設定してください。
- (11) TIOR レジスタで端子を初期化してください。
- (12) MPC と I/O ポートのポートモードレジスタ (PMR) で MTU 出力としてください。
- (13) TSTRA レジスタで再スタートします。

#### (14) PWM モード2で動作中に異常が発生し、PWM モード1で再スタートする場合の動作

PWM モード 2 で異常が発生し、再設定後 PWM モード 1 で再スタートする場合の説明図を**図 19.156** に示します。




図 19.156 PWM モード 2 で異常が発生し、PWM モード 1 で復帰する場合

- (1)~(9)は図 19.155と共通です。
- (10) PWM モード 1 を設定します。
- (11) TIOR レジスタで端子を初期化してください (PWM モード 1 では MTIOCnB (MTIOCnD) 端子に波形が出力されません。出力すべきレベルがある場合は、I/O ポートのポート方向レジスタ (PDR)、ポート出力データレジスタ (PODR) で汎用出力ポートの設定をしてください)。
- (12) MPC と I/O ポートのポートモードレジスタ (PMR) で MTU 出力としてください。
- (13) TSTRA レジスタで再スタートします。

## (15) PWM モード2で動作中に異常が発生し、PWM モード2で再スタートする場合の動作

PWM モード 2 で異常が発生し、再設定後 PWM モード 2 で再スタートする場合の説明図を**図 19.157** に示します。




図 19.157 PWM モード2で異常が発生し、PWM モード2で復帰する場合

- $(1) \sim (9)$  は図 19.155 と共通です。
- (10) PWM モード2で再スタートする場合には必要ありません。
- (11) TIOR レジスタで端子を初期化してください (PWM モード 2 では周期レジスタに使用した TGR レジス タに対応する端子に波形が出力されません。出力すべきレベルがある場合は、I/O ポートのポート方向 レジスタ (PDR)、ポート出力データレジスタ (PODR) で汎用出力ポートの設定をしてください)。
- (12) MPC と I/O ポートのポートモードレジスタ (PMR) で MTU 出力としてください。
- (13) TSTRA レジスタで再スタートします。

## (16) PWM モード2で動作中に異常が発生し、位相計数モードで再スタートする場合の動作

PWM モード 2 で異常が発生し、再設定後位相計数モードで再スタートする場合の説明図を**図 19.158** に示します。




図 19.158 PWM モード2で異常が発生し、位相計数モードで復帰する場合

- (1)~(9)は図19.155と共通です。
- (10) 位相計数モードを設定します。
- (11) TIOR レジスタで端子を初期化してください。
- (12) MPC と I/O ポートのポートモードレジスタ (PMR) で MTU 出力としてください。
- (13) TSTRA レジスタで再スタートします。

#### (17) 位相計数モードで動作中に異常が発生し、ノーマルモードで再スタートする場合の動作

位相計数モードで異常が発生し、再設定後ノーマルモードで再スタートする場合の説明図を**図 19.159** に示します。




図 19.159 位相計数モードで異常が発生し、ノーマルモードで復帰する場合

- (1) リセットにより MTU 出力は Low、ポートはハイインピーダンスになります。
- (2) 位相計数モードを設定してください。
- (3) TIOR レジスタで端子を初期化してください (例は初期出力が High、コンペアマッチで Low 出力です)。
- (4) MPC と I/O ポートのポートモードレジスタ (PMR) で MTU 出力としてください。
- (5) TSTRA レジスタでカウント動作を開始します。
- (6) コンペアマッチの発生により Low を出力します。
- (7) 異常が発生しました。
- (8) I/O ポートのポート方向レジスタ (PDR)、ポート出力データレジスタ (PODR)、ポートモードレジスタ (PMR) で端子を汎用出力ポートに切り替え、非アクティブレベルを出力してください。
- (9) TSTRA レジスタでカウント動作を停止します。
- (10) ノーマルモードで設定してください。
- (11) TIOR レジスタで端子を初期化してください。
- (12) MPC と I/O ポートのポートモードレジスタ (PMR) で MTU 出力としてください。
- (13) TSTRA レジスタで再スタートします。

## (18) 位相計数モードで動作中に異常が発生し、PWM モード1で再スタートする場合の動作

位相計数モードで異常が発生し、再設定後 PWM モード 1 で再スタートする場合の説明図を図 19.160 に示します。




図 19.160 位相計数モードで異常が発生し、PWM モード1 で復帰する場合

- (1)~(9)は図 19.159と共通です。
- (10) PWM モード 1 を設定します。
- (11) TIOR レジスタで端子を初期化してください (PWM モード 1 では MTIOCnB (MTIOCnD) 端子に波形が出力されません。出力すべきレベルがある場合は、I/O ポートのポート方向レジスタ (PDR)、ポート出力データレジスタ (PODR) で汎用出力ポートの設定をしてください)。
- (12) MPC と I/O ポートのポートモードレジスタ (PMR) で MTU 出力としてください。
- (13) TSTRA レジスタで再スタートします。

#### (19) 位相計数モードで動作中に異常が発生し、PWM モード2で再スタートする場合の動作

位相計数モードで異常が発生し、再設定後 PWM2 モードで再スタートする場合の説明図を**図 19.161** に示します。




図 19.161 位相計数モードで異常が発生し、PWM モード2で復帰する場合

- (1)~(9)は図 19.159と共通です。
- (10) PWM モード2を設定します。
- (11) TIOR レジスタで端子を初期化してください (PWM モード 2 では周期レジスタに使用した TGR レジス タに対応する端子に波形が出力されません。出力すべきレベルがある場合は、I/O ポートのポート方向 レジスタ (PDR)、ポート出力データレジスタ (PODR) で汎用出力ポートの設定をしてください)。
- (12) MPC と I/O ポートのポートモードレジスタ (PMR) で MTU 出力としてください。
- (13) TSTRA レジスタで再スタートします。

## (20) 位相計数モードで動作中に異常が発生し、位相計数モードで再スタートする場合の動作

位相計数モードで異常が発生し、再設定後位相計数モードで再スタートする場合の説明図を**図 19.162** に示します。




図 19.162 位相計数モードで異常が発生し、位相計数モードで復帰する場合

- (1)  $\sim$  (9) は**図 19.159** と共通です。
- (10) 位相計数モードで再スタートする場合には必要ありません。
- (11) TIOR レジスタで端子を初期化してください。
- (12) MPC と I/O ポートのポートモードレジスタ (PMR) で MTU 出力としてください。
- (13) TSTRA レジスタで再スタートします。

#### (21) 相補 PWM モードで動作中に異常が発生し、ノーマルモードで再スタートする場合の動作

相補 PWM モードで異常が発生し、再設定後ノーマルモードで再スタートする場合の説明図を**図 19.163** に示します。




図 19.163 相補 PWM モードで異常が発生し、ノーマルモードで復帰する場合

- (1) リセットにより MTU 出力は Low、ポートはハイインピーダンスになります。
- (2) TOCR1A、TOCR2A レジスタで相補 PWM の出力レベルと周期出力の許可 / 禁止を選択してください。
- (3) 相補 PWM を設定します。
- (4) TOERA レジスタで MTU3、MTU4 の出力を許可してください。
- (5) MPC と I/O ポートのポートモードレジスタ (PMR) で MTU 出力としてください。
- (6) TSTRA レジスタでカウント動作を開始します。
- (7) コンペアマッチの発生により相補 PWM 波形を出力します。
- (8) 異常が発生しました。
- (9) I/O ポートのポート方向レジスタ (PDR)、ポート出力データレジスタ (PODR)、ポートモードレジスタ (PMR) で端子を汎用出力ポートに切り替え、非アクティブレベルを出力してください。
- (10) TSTRA レジスタでカウント動作を停止します(MTU 出力は相補 PWM 出力初期値となります)。
- (11) ノーマルモードを設定してください (MTU 出力は Low となります)。
- (12) TIOR レジスタで端子を初期化してください。
- (13) MPC と I/O ポートのポートモードレジスタ (PMR) で MTU 出力としてください。
- (14) TSTRA レジスタで再スタートします。

## (22) 相補 PWM モードで動作中に異常が発生し、PWM モード1で再スタートする場合の動作

相補 PWM モードで異常が発生し、再設定後 PWM モード 1 で再スタートする場合の説明図を図 19.164 に示します。




図 19.164 相補 PWM モードで異常が発生し、PWM モード1 で復帰する場合

- (1)  $\sim$  (10) は**図 19.163** と共通です。
- (11) PWM モード1を設定してください (MTU 出力は Low となります)。
- (12) TIOR レジスタで端子を初期化してください (PWM モード 1 では MTIOCnB (MTIOCnD) 端子に波形が出力されません。出力すべきレベルがある場合は、I/O ポートのポート方向レジスタ (PDR)、ポート出力データレジスタ (PODR) で汎用出力ポートの設定をしてください)。
- (13) MPC と I/O ポートのポートモードレジスタ (PMR) で MTU 出力としてください。
- (14) TSTRA レジスタで再スタートします。

## (23) 相補 PWM モードで動作中に異常が発生し、相補 PWM モードで再スタートする場合の動作

相補 PWM モードで異常が発生し、再設定後相補 PWM モードで再スタートする場合の説明図を**図 19.165** に示します (周期、デューティ設定をカウンタを止めたときの値から再スタートする場合)。




図 19.165 相補 PWM モードで異常が発生し、相補 PWM モードで復帰する場合 (1)

- (1)  $\sim$  (10) は**図 19.163** と共通です。
- (11) MPC と I/O ポートのポートモードレジスタ (PMR) で MTU 出力としてください。
- (12) TSTRA レジスタで再スタートします。
- (13) コンペアマッチの発生により相補 PWM 波形を出力します。

# (24) 相補 PWM モードで動作中に異常が発生し、相補 PWM モードで新たに再スタートする場合 の動作

相補 PWM モードで異常が発生し、再設定後相補 PWM モードで再スタートする場合の説明図を**図 19.166** に示します (周期、デューティ比設定を全く新しい設定値で再スタートする場合)。




図 19.166 相補 PWM モードで異常が発生し、相補 PWM モードで復帰する場合 (2)

- (1)  $\sim$  (10) は**図 19.163** と共通です。
- (11) ノーマルモードを設定し新しい設定値を設定してください (MTU 出力は Low となります)。
- (12) TOERA レジスタで MTU3、MTU4 の出力を禁止してください。
- (13) TOCR1A、TOCR2A レジスタで相補 PWM モードの出力レベルと周期出力の許可 / 禁止を選択してください。
- (14) 相補 PWM を設定します。
- (15) TOERA レジスタで MTU3、MTU4 の出力を許可してください。
- (16) MPC と I/O ポートのポートモードレジスタ (PMR) で MTU 出力としてください。
- (17) TSTRA レジスタで再スタートします。

# (25) 相補 PWM モードで動作中に異常が発生し、リセット同期 PWM モードで再スタートする場合の動作

相補 PWM モードで異常が発生し、再設定後リセット同期 PWM モードで再スタートする場合の説明図を 図 19.167 に示します。




図 19.167 相補 PWM モードで異常が発生し、リセット同期 PWM モードで復帰する場合

- (1)  $\sim$  (10) は**図 19.163** と共通です。
- (11) ノーマルモードを設定してください (MTU 出力は Low となります)。
- (12) TOERA レジスタで MTU3、MTU4 の出力を禁止してください。
- (13) TOCR1A、TOCR2A レジスタでリセット同期 PWM モードの出力レベルと周期出力の許可 / 禁止を選択してください。
- (14) リセット同期 PWM を設定します。
- (15) TOERA レジスタで MTU3、MTU4 の出力を許可してください。
- (16) MPC と I/O ポートのポートモードレジスタ (PMR) で MTU 出力としてください。
- (17) TSTRA レジスタで再スタートします。

# (26) リセット同期 PWM モードで動作中に異常が発生し、ノーマルモードで再スタートする場合の動作

リセット同期 PWM モードで異常が発生し、再設定後ノーマルモードで再スタートする場合の説明図を**図** 19.168 に示します。




図 19.168 リセット同期 PWM モードで異常が発生し、ノーマルモードで復帰する場合

- (1) リセットにより MTU 出力は Low、ポートはハイインピーダンスになります。
- (2) TOCR1A、TOCR2A レジスタでリセット同期 PWM の出力レベルと周期出力の許可 / 禁止を選択してください。
- (3) リセット同期 PWM を設定します。
- (4) TOERA レジスタで MTU3、MTU4 の出力を許可してください。
- (5) MPC と I/O ポートのポートモードレジスタ (PMR) で MTU 出力としてください。
- (6) TSTRA レジスタでカウント動作を開始します。
- (7) コンペアマッチの発生によりリセット同期 PWM 波形を出力します。
- (8) 異常が発生しました。
- (9) I/O ポートのポート方向レジスタ (PDR)、ポート出力データレジスタ (PODR)、ポートモードレジスタ (PMR) で端子を汎用出力ポートに切り替え、非アクティブレベルを出力してください。
- (10) TSTRA レジスタでカウント動作を停止します(MTU 出力はリセット同期 PWM 出力初期値となります)。
- (11) ノーマルモードを設定してください(MTU 出力は正相側が Low、逆相側が High となります)。
- (12) TIOR レジスタで端子を初期化してください。
- (13) MPC と I/O ポートのポートモードレジスタ (PMR) で MTU 出力としてください。
- (14) TSTRA レジスタで再スタートします。

# (27) リセット同期 PWM モードで動作中に異常が発生し、PWM モード 1 で再スタートする場合 の動作

リセット同期 PWM モードで異常が発生し、再設定後 PWM モード 1 で再スタートする場合の説明図を図 19.169 に示します。




図 19.169 リセット同期 PWM モードで異常が発生し、PWM モード 1 で復帰する場合

- (1)  $\sim$  (10) は**図 19.168** と共通です。
- (11) PWM モード1を設定してください (MTU 出力は正相側が Low、逆相側が High となります)。
- (12) TIOR レジスタで端子を初期化してください (PWM モード 1 では MTIOCnB (MTIOCnD) 端子に波形が出力されません。出力すべきレベルがある場合は、I/O ポートのポート方向レジスタ (PDR)、ポート出力データレジスタ (PODR) で汎用出力ポートの設定をしてください)。
- (13) MPC と I/O ポートのポートモードレジスタ (PMR) で MTU 出力としてください。
- (14) TSTRA レジスタで再スタートします。

# (28) リセット同期 PWM モードで動作中に異常が発生し、相補 PWM モードで再スタートする場合の動作

リセット同期 PWM モードで異常が発生し、再設定後相補 PWM モードで再スタートする場合の説明図を 図 19.170 に示します。




図 19.170 リセット同期 PWM モードで異常が発生し、相補 PWM モードで復帰する場合

- (1)  $\sim$  (10) は**図 19.168** と共通です。
- (11) TOERA レジスタで MTU3、MTU4 の出力を禁止してください。
- (12) TOCR1A、TOCR2A レジスタで相補 PWM の出力レベルと周期出力の許可 / 禁止を選択してください。
- (13) 相補 PWM を設定します (MTU の周期出力端子は Low になります)。
- (14) TOERA レジスタで MTU3、MTU4 の出力を許可してください。
- (15) MPC と I/O ポートのポートモードレジスタ (PMR) で MTU 出力としてください。
- (16) TSTRA レジスタで再スタートします。

# (29) リセット同期 PWM モードで動作中に異常が発生し、リセット同期 PWM モードで再スタートする場合の動作

リセット同期 PWM モードで異常が発生し、再設定後リセット同期 PWM モードで再スタートする場合の説明図を図 19.171 に示します。




図 19.171 リセット同期 PWM モードで異常が発生し、リセット同期 PWM モードで復帰する場合

- (1)~(10)は図 19.168と共通です。
- (11) MPC と I/O ポートのポートモードレジスタ (PMR) で MTU 出力としてください。
- (12) TSTRA レジスタで再スタートします。
- (13) コンペアマッチの発生によりリセット同期 PWM 波形を出力します。

# 20. ポートアウトプットイネーブル 3 (POE3C)

本 MCU は、各種条件で MTU の出力を停止させることができるポートアウトプットイネーブル 3 (POE3C) を搭載しています。出力停止時の端子の状態はハイインピーダンスです。

なお、本章に記載している PCLK とは PCLKB を指します。

# 20.1 概要

表 20.1 に POE の仕様を、図 20.1 に POE のブロック図を示します。

表 20.1 POE の仕様

項目	内容						
出力停止時の端子の状態	• ハイインピーダンス						
ハイインピーダンス制御 対象端子	MTUの出力端子 MTU0端子(MTIOC0A, MTIOC0B, MTIOC0C, MTIOC0D) MTU3端子(MTIOC3B, MTIOC3D) MTU4端子(MTIOC4A, MTIOC4B, MTIOC4C, MTIOC4D)						
ハイインピーダンス要求 発生条件	<ul> <li>入力端子の変化 POE0#、POE8#、POE10#端子に信号が入力されたとき</li> <li>出力端子の短絡 以下の組み合わせの出力信号レベル(アクティブレベル)が1サイクル以上一致(短絡)したとき</li> </ul>						
	MTU相補PWM出力端子						
	1 MTIOC3B & MTIOC3D						
	2 MTIOC4A & MTIOC4C						
	3 MTIOC4B & MTIOC4D						
	3						
機能	<ul> <li>POE0#、POE8#、POE10#の各入力端子に立ち下がりエッジ、PCLK/8×16回、PCLK/16×16回、PCLK/128×16回のLowサンプリングの設定が可能です</li> <li>POE0#、POE8#、POE10#端子の立ち下がりエッジ、またはLowサンプリングによって、すべての制御対象端子の出力をハイインピーダンスにできます</li> <li>クロック発生回路の発振停止を検出した場合、すべての制御対象端子の出力をハイインピーダンスにできます</li> <li>MTU相補PWM出力端子の出力レベルを比較し、同時にアクティブレベル出力が1サイクル以上続いた場合、MTU相補PWM出力端子の出力をハイインピーダンスにできます</li> <li>コンパレータC(CMPC)出力の検出によって、すべての制御対象端子の出力をハイインピーダンスにできます</li> <li>POEのレジスタの設定により、すべての制御対象端子の出力をハイインピーダンスにできます</li> <li>入力レベルのサンプリングまたは出力レベルの比較結果により、それぞれ割り込みの発生が可能です</li> </ul>						

POE は**図 20.1** のブロック図に示すように、入力レベル検出回路、出力レベル比較回路、およびハイインピーダンス要求/割り込み要求生成回路から構成されます。




図 20.1 POE のブロック図

表 20.2 に POE で使用する入出力端子を示します。

表20.2 POEの入出力端子

端子名	入出力	機能
POE0#	入力	MTU相補PWM出力端子(MTU3, MTU4端子)の出力をハイインピーダンスにする要求信号。レジスタの設定によって他の制御対象端子も制御できます
POE8#	入力	MTU0端子の出力をハイインピーダンスにする要求信号。レジスタの設定によって他の制御対象端子も制御できます
POE10#	入力	レジスタの設定によってすべての制御対象端子を制御できます

表 20.3 に示す端子の組み合わせで出力レベルの比較を行います。

表20.3 端子の組み合わせ

端子の組み合わせ	入出力	機能
MTIOC3B & MTIOC3D	出力	周辺モジュールクロック (PCLK) 1サイクル以上同時にアクティブレベル出力(ALR1.OLSENビットが"0"かつMTU.TOCR1A.TOCS ビットが"0"のときに、MTU.TOCR1A.OLSP ビットが"0"の場合はLow出力、"1"の場合はHigh出力。または、ALR1.OLSEN ビットが"0"かつ
MTIOC4A & MTIOC4C	出力	MTU.TOCR1A.TOCSビットが"1"のときに、MTU.TOCR2A.OLS3N, OLS3P, OLS2N, OLS2P, OLS1N, OLS1Pビットが"0"の場合はLow出力、"1"の場合はHigh出力。または、ALR1.OLSENビットが"1"のときに、ALR1.OLSG0A, OLSG0B, OLSG1A, OLSG1B, OLSG2A, OLSG2Bビットが"0"の場合はLow出力、"1"の場合はhigh出力)が続いた場合、MTU相補PWM出力端子(MTU3,
MTIOC4B & MTIOC4D	出力	MTU4端子)の出力をハイインピーダンスにします。どの組み合わせに対して出力比較を行い端子制御を行うかは、POEのレジスタで設定できます

# 20.2 レジスタの説明

POE のレジスタは、リセットで初期化されます。

# 20.2.1 入力レベルコントロール / ステータスレジスタ 1 (ICSR1)

アドレス POE.ICSR1 0008 C4C0h



ビット	シンボル	ビット名	機能	R/W
b1-b0	POE0M[1:0]	POE0モード選択ビット	b1 b0 0 0: POE0#端子入力の立ち下がりエッジで要求を受け付け 0 1: POE0#端子入力のLowをPCLK/8クロックごとに16回サンプリングし、すべてLowだった場合、要求を受け付け 1 0: POE0#端子入力のLowをPCLK/16クロックごとに16回サンプリングし、すべてLowだった場合、要求を受け付け 1 1: POE0#端子入力のLowをPCLK/128クロックごとに16回サンプリングし、すべてLowだった場合、要求を受け付け	R/W (注1)
b7-b2	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W
b8	PIE1	ポート割り込み許可1 ビット	0:割り込み要求を禁止 1:割り込み要求を許可	R/W
b11-b9	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W
b12	POE0F	POE0フラグ	0:POE0#端子にハイインピーダンス要求なし 1:POE0#端子にハイインピーダンス要求あり	R/(W) (注2)
b15-b13	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W

注1. リセット後、1回のみ書き込み可能です。

ICSR1 レジスタは、POE0#端子の入力モードの選択、割り込みの許可 / 禁止の制御、およびステータスを示すレジスタです。

#### POE0M[1:0] ビット (POE0 モード選択ビット)

POE0#端子の入力モードを選択します。

#### PIE1 ビット(ポート割り込み許可1ビット)

POEOF フラグが"1"になったときに、割り込みを要求するかどうかを指定します。

#### POE0F フラグ (POE0 フラグ)

POE0# 端子にハイインピーダンス要求が入力されたことを示すフラグです。

["1"になる条件]

• POE0# 端子に POE0M[1:0] ビットで設定した入力が発生したとき

「"0"になる条件〕

• "1"の状態を読んだ後、"0"を書いたとき

POE0M[1:0] ビットでLow サンプリングを設定している場合、"0"を書くには、POE0#端子にHighを入力する必要があります。

詳細は、「20.3.7 ハイインピーダンス状態の解除」を参照してください。



注2. フラグを"0"にするため、"1"を読んだ後、"0"を書き込むことのみ可能です。

# 20.2.2 入力レベルコントロール / ステータスレジスタ 3 (ICSR3)

アドレス POE.ICSR3 0008 C4C8h



ビット	シンボル	ビット名	機能	R/W
b1-b0	POE8M[1:0]	POE8モード選択ビット	b1 b0 0 0: POE8#端子入力の立ち下がりエッジで要求を受け付け 0 1: POE8#端子入力のLowをPCLK/8クロックごとに16回サンプリングし、すべてLowだった場合、要求を受け付け 1 0: POE8#端子入力のLowをPCLK/16クロックごとに16回サンプリングし、すべてLowだった場合、要求を受け付け 1 1: POE8#端子入力のLowをPCLK/128クロックごとに16回サンプリングし、すべてLowだった場合、要求を受け付け	R/W (注1)
b7-b2	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W
b8	PIE3	ポート割り込み許可3ビット	0:割り込み要求を禁止 1:割り込み要求を許可	R/W
b9	POE8E	POE8ハイインピーダンス許 可ビット	0: POE8#信号により端子の出力をハイインピーダンスにしない 1: POE8#信号により端子の出力をハイインピーダンスにする	R/W (注1)
b11-b10	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W
b12	POE8F	POE8フラグ	0:POE8#端子にハイインピーダンス要求なし 1:POE8#端子にハイインピーダンス要求あり	R/(W) (注2)
b15-b13	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W

注1. リセット後、1回のみ書き込み可能です。

ICSR3 レジスタは、POE8# 端子の入力モードの選択、割り込みの許可 / 禁止の制御、およびステータスを示すレジスタです。

# POE8M[1:0] ビット (POE8 モード選択ビット)

POE8#端子の入力モードを選択します。

#### PIE3 ビット(ポート割り込み許可3ビット)

POE8Fフラグが"1"になったときに、割り込みを要求するかどうかを指定します。

## POE8E ビット (POE8 ハイインピーダンス許可ビット)

POE8F フラグが "1" になったときに、端子の出力をハイインピーダンスにするかどうかを指定します。

# POE8F フラグ (POE8 フラグ)

POE8# 端子にハイインピーダンス要求が入力されたことを示すフラグです。 ["1" になる条件]

• POE8# 端子に POE8M[1:0] ビットで設定した入力が発生したとき

["0"になる条件]

• "1" の状態を読んだ後、"0" を書いたとき

POE8M[1:0] ビットでLow サンプリングを設定している場合、"0"を書くには、POE8#端子にHighを入力する必要があります。

詳細は、「20.3.7 ハイインピーダンス状態の解除」を参照してください。



注2. フラグを"0"にするため、"1"を読んだ後、"0"を書き込むことのみ可能です。

# 20.2.3 入力レベルコントロール / ステータスレジスタ 4 (ICSR4)

アドレス POE.ICSR4 0008 C4D6h

	b15	b14	b13	b12	b11	b10	b9	b8	b7	b6	b5	b4	b3	b2	b1	b0	
	l	ı		POE10 F	_		POE10 E	PIE4	ı	1	l	1	_	1	POE10	OM[1:0]	
リセット後の値	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	

ビット	シンボル	ビット名	機能	R/W
b1-b0	POE10M[1:0]	POE10モード選択ビット	b1 b0 0 0: POE10#端子入力の立ち下がりエッジで要求を受け付け 0 1: POE10#端子入力のしowをPCLK/8クロックごとに16回サンプリングし、すべてLowだった場合、要求を受け付け 1 0: POE10#端子入力のLowをPCLK/16クロックごとに16回サンプリングし、すべてLowだった場合、要求を受け付け 1 1: POE10#端子入力のLowをPCLK/128クロックごとに16回サンプリングし、すべてLowだった場合、要求を受け付け	R/W (注1)
b7-b2	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W
b8	PIE4	ポート割り込み許可4ビット	0:割り込み要求を禁止 1:割り込み要求を許可	R/W
b9	POE10E	POE10ハイインピーダンス 許可ビット	0: POE10#信号により端子の出力をハイインピーダンスにしない 1: POE10#信号により端子の出力をハイインピーダンスにする	R/W (注1)
b11-b10	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W
b12	POE10F	POE10フラグ	0:POE10#端子にハイインピーダンス要求なし 1:POE10#端子にハイインピーダンス要求あり	R/(W) (注2)
b15-b13	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W

注1. リセット後、1回のみ書き込み可能です。

注2. フラグを"0"にするため、"1"を読んだ後、"0"を書き込むことのみ可能です。

ICSR4 レジスタは、POE10#端子の入力モードの選択、割り込みの許可 / 禁止の制御、およびステータスを示すレジスタです。

#### POE10M[1:0] ビット (POE10 モード選択ビット)

POE10#端子の入力モードを選択します。

#### PIE4 ビット(ポート割り込み許可 4 ビット)

POE10F フラグが "1" になったときに、割り込みを要求するかどうかを指定します。

## POE10E ビット (POE10 ハイインピーダンス許可ビット)

POE10F フラグが "1" になったときに、端子の出力をハイインピーダンスにするかどうかを指定します。

#### POE10F フラグ (POE10 フラグ)

POE10# 端子にハイインピーダンス要求が入力されたことを示すフラグです。 ["1" になる条件]

• POE10# 端子に POE10M[1:0] ビットで設定した入力が発生したとき

["0"になる条件]

• "1"の状態を読んだ後、"0"を書いたとき

POE10M[1:0] ビットでLowサンプリングを設定している場合、"0"を書くには、POE10#端子にHighを入力する必要があります。

詳細は、「20.3.7 ハイインピーダンス状態の解除」を参照してください。



# 20.2.4 入力レベルコントロール / ステータスレジスタ 6 (ICSR6)

アドレス POE.ICSR6 0008 C4DCh

	b15	b14	b13	b12	b11	b10	b9	b8	b7	b6	b5	b4	b3	b2	b1	b0	_
	l			OSTST F	_		OSTST E	_	_	1	l	ı		l	1	_	
リセット後の値	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	

ビット	シンボル	ビット名	機能	R/W
b8-b0	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W
b9	OSTSTE	発振停止時ハイインピーダンス 許可ビット	0:発振停止検出時に制御対象端子の出力をハイインピーダンスにしない 1:発振停止検出時に制御対象端子の出力をハイインピーダンスにする	R/W (注1)
b11-b10	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W
b12	OSTSTF	発振停止検出フラグ	0:発振停止によるハイインピーダンス要求なし 1:発振停止によるハイインピーダンス要求あり	R/W (注2)
b15-b13	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W

注1. リセット後、1回のみ書き込み可能です。

注2. フラグを"0"にするため、"1"を読んだ後、"0"を書き込むことのみ可能です。

ICSR6 レジスタは、発振停止時の制御、およびステータスを示すレジスタです。

#### OSTSTE ビット(発振停止時ハイインピーダンス許可ビット)

発振停止検出時に制御対象端子の出力をハイインピーダンスにするかしないかを設定します。

#### OSTSTF フラグ(発振停止検出フラグ)

OSTSTF フラグは、発振停止によるハイインピーダンス要求を示すステータスフラグです。

メインクロックの発振が停止すると "1" になります。OSTSTF フラグを "0" にするときは、OSTSTF フラグが "1" になった後 PCLK で 10 サイクル以上経過し、かつ OSTDSR.OSTDF フラグが "0" のときに "0" を書いてください。OSTDSR.OSTDF フラグが "1" のときに OSTSTF フラグに "0" を書いても "0" になりません。OSTSTF フラグをクリアした後は "0" になったことを確認してください。

["1"になる条件]


• 発振停止状態を検出したとき

["0"になる条件]

• "1" を読んだ後、"0" を書いたとき

# 20.2.5 出力レベルコントロール / ステータスレジスタ 1 (OCSR1)

アドレス POE.OCSR1 0008 C4C2h



ビット	シンボル	ビット名	機能	R/W
b7-b0	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W
b8	OIE1	出力短絡割り込み許可1ビット	0:割り込み要求を禁止 1:割り込み要求を許可	R/W
b9	OCE1	出力短絡時ハイインピーダンス許 可1ビット	0:出力短絡時に端子の出力をハイインピーダンスにしない 1:出力短絡時に端子の出力をハイインピーダンスにする	R/W (注1)
b14-b10	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W
b15	OSF1	出力短絡フラグ1	0:同時にアクティブレベルになっていない 1:同時にアクティブレベルになった	R/(W) (注2)

注1. リセット後、1回のみ書き込み可能です。

注2. フラグを"0"にするため、"1"を読んだ後、"0"を書き込むことのみ可能です。

OCSR1 レジスタは、出力レベルの比較許可/禁止、割り込みの許可/禁止の制御、およびステータスを示すレジスタです。

#### OIE1 ビット(出力短絡割り込み許可1ビット)

OSF1 フラグが "1" になったときに、割り込みを要求するかどうかを指定します。

### OCE1 ビット(出力短絡時ハイインピーダンス許可1ビット)

OSF1 フラグが "1" になったときに、端子の出力をハイインピーダンスにするかどうかを指定します。

#### OSF1 フラグ (出力短絡フラグ 1)

MTU 相補 PWM 出力端子 (MTU3, MTU4 端子) の比較する 3 組の 2 相出力のうち、1 組以上が同時にアクティブレベルになったことを示すフラグです。ただし、当該端子のハイインピーダンス制御が許可されていない場合、OSF1 フラグは "1" になりません。

アクティブレベルの設定については「20.2.6 **アクティブレベルレジスタ 1 (ALR1)」**を参照してください。

["1"になる条件]

- POECR2.MTU3BDZE ビットが"1"の場合に、MTIOC3B端子とMTIOC3D端子がPCLKの1サイクル以上同時にアクティブレベル (注1) になったとき
- POECR2.MTU4ACZE ビットが"1"の場合に、MTIOC4A 端子とMTIOC4C 端子がPCLKの1サイクル以上同時にアクティブレベル (注1) になったとき
- POECR2.MTU4BDZE ビットが"1"の場合に、MTIOC4B端子とMTIOC4D端子がPCLKの1サイクル以上同時にアクティブレベル(注1)になったとき

注 1. MPC.PmnPFS レジスタの設定内容にかかわらず、端子のレベルだけで判断します。

["0"になる条件]


"1"の状態を読んだ後、"0"を書いたとき



"0"を書くには、MTU 相補 PWM 出力端子から非アクティブレベルを出力する必要があります。詳細は、「20.3.7 ハイインピーダンス状態の解除」を参照してください。

# 20.2.6 アクティブレベルレジスタ 1 (ALR1)

アドレス POE.ALR1 0008 C4DAh



ビット	シンボル	ビット名	機能	R/W
b0	OLSG0A	MTIOC3B端子アクティブレベル設定 ビット	0 : Lowアクティブ 1 : Highアクティブ	R/W (注1)
b1	OLSG0B	MTIOC3D端子アクティブレベル設定 ビット	0:Lowアクティブ 1:Highアクティブ	R/W (注1)
b2	OLSG1A	MTIOC4A端子アクティブレベル設定 ビット	0:Lowアクティブ 1:Highアクティブ	R/W (注1)
b3	OLSG1B	MTIOC4C端子アクティブレベル設定 ビット	0 : Lowアクティブ 1 : Highアクティブ	R/W (注1)
b4	OLSG2A	MTIOC4B端子アクティブレベル設定 ビット	0:Lowアクティブ 1:Highアクティブ	R/W (注1)
b5	OLSG2B	MTIOC4D端子アクティブレベル設定 ビット	0:Lowアクティブ 1:Highアクティブ	R/W (注1)
b6	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W
b7	OLSEN	アクティブレベル設定有効ビット	0:無効 1:有効	R/W (注1)
b15-b8	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W

注1. リセット後、1回のみ書き込み可能です。

ALR1 レジスタは、MTU 出力を OCSR1 レジスタで出力短絡を検出する場合のアクティブレベルを設定するレジスタです。

#### OLSG0A ビット (MTIOC3B 端子アクティブレベル設定ビット)

MTIOC3B 出力のアクティブレベルを設定します。OLSG0A ビットが "0" の場合は Low をアクティブレベル、"1" の場合は High をアクティブレベルとして、出力短絡検出を行います。

### OLSG0B ビット (MTIOC3D 端子アクティブレベル設定ビット)

MTIOC3D 出力のアクティブレベルを設定します。OLSG0B ビットが "0" の場合は Low をアクティブレベル、"1" の場合は High をアクティブレベルとして、出力短絡検出を行います。

#### OLSG1A ビット (MTIOC4A 端子アクティブレベル設定ビット)

MTIOC4A 出力のアクティブレベルを設定します。OLSG1A ビットが "0" の場合は Low をアクティブレベル、"1" の場合は High をアクティブレベルとして、出力短絡検出を行います。

# OLSG1B ビット (MTIOC4C 端子アクティブレベル設定ビット)

MTIOC4C 出力のアクティブレベルを設定します。OLSG1B ビットが "0" の場合は Low をアクティブレベル、"1" の場合は High をアクティブレベルとして、出力短絡検出を行います。

#### OLSG2A ビット (MTIOC4B 端子アクティブレベル設定ビット)

MTIOC4B 出力のアクティブレベルを設定します。OLSG2A ビットが "0" の場合は Low をアクティブレベル、"1" の場合は High をアクティブレベルとして、出力短絡検出を行います。

# OLSG2B ビット (MTIOC4D 端子アクティブレベル設定ビット)

MTIOC4D 出力のアクティブレベルを設定します。OLSG2B ビットが "0" の場合は Low をアクティブレベル、"1" の場合は High をアクティブレベルとして、出力短絡検出を行います。

### OLSEN ビット(アクティブレベル設定有効ビット)

OLSGnm ビット ( $n=0\sim2$ 、m=A, B) によるアクティブレベル設定の有効 / 無効を設定します。OLSEN ビットが "0" の場合は OLSGnm ビットの設定は無効となり、MTU 出力のアクティブレベルは MTU.TOCR1A および MTU.TOCR2A レジスタの設定となります。OLSEN ビットが "1" の場合は、MTU 出力のアクティブレベルは OLSGnm ビットの設定となります。

# 20.2.7 ソフトウェアポートアウトプットイネーブルレジスタ (SPOER)

アドレス POE.SPOER 0008 C4CAh



ビット	シンボル	ビット名	機能	R/W
b0	MTUCH34HIZ	MTU3, MTU4端子ハイインピーダンス 許可ビット	0: 端子の出力をハイインピーダンスにしない 1: 端子の出力をハイインピーダンスにする	R/W
b1	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W
b2	MTUCH0HIZ	MTU0端子ハイインピーダンス許可 ビット	0: 端子の出力をハイインピーダンスにしない 1: 端子の出力をハイインピーダンスにする	R/W
b7-b3	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W

SPOER レジスタは、端子のハイインピーダンス制御を行うレジスタです。

## MTUCH34HIZ ビット (MTU3, MTU4 端子ハイインピーダンス許可ビット)

MTU 相補 PWM 出力端子 (MTIOC3B, MTIOC3D, MTIOC4A, MTIOC4B, MTIOC4C, MTIOC4D) の出力をハイインピーダンスにする制御を行います。

["1"になる条件]

"1"を書いたとき

["0"になる条件]

- リセット
- "1"の状態を読んだ後、"0"を書いたとき

#### MTUCHOHIZ ビット (MTU0 端子ハイインピーダンス許可ビット)

MTU0 端子の出力をハイインピーダンスにする制御を行います。

["1"になる条件]

"1"を書いたとき

["0"になる条件]

- リセット
- "1"の状態を読んだ後、"0"を書いたとき

IJ

### 20.2.8 ポートアウトプットイネーブルコントロールレジスタ 1 (POECR1)

アドレス POE.POECR1 0008 C4CBh

	b7	b6	b5	b4	b3	b2	b1	b0
	MTU0D 1ZE	MTU0C 1ZE	MTU0B 1ZE	MTU0A 1ZE	MTU0D ZE	MTU0C ZE	MTU0B ZE	MTU0A ZE
セット後の値	0	0	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b0	MTU0AZE	MTIOC0A (PB3)端子ハイインピーダンス 許可ビット	0: ハイインピーダンスにしない 1: ハイインピーダンスにする	R/W (注1)
b1	MTU0BZE	MTIOC0B (PB2)端子ハイインピーダンス 許可ビット	0: ハイインピーダンスにしない 1: ハイインピーダンスにする	R/W (注1)
b2	MTU0CZE	MTIOCOC (PB1)端子ハイインピーダンス 許可ビット	0: ハイインピーダンスにしない 1: ハイインピーダンスにする	R/W (注1)
b3	MTU0DZE	MTIOC0D (PB0)端子ハイインピーダンス 許可ビット	0: ハイインピーダンスにしない 1: ハイインピーダンスにする	R/W (注1)
b4	MTU0A1ZE	MTIOC0A (PD3)端子ハイインピーダンス 許可ビット	0: ハイインピーダンスにしない 1: ハイインピーダンスにする	R/W (注1)
b5	MTU0B1ZE	MTIOC0B (PD4)端子ハイインピーダンス 許可ビット	0: ハイインピーダンスにしない 1: ハイインピーダンスにする	R/W (注1)
b6	MTU0C1ZE	MTIOCOC (PD5)端子ハイインピーダンス 許可ビット	0: ハイインピーダンスにしない 1: ハイインピーダンスにする	R/W (注1)
b7	MTU0D1ZE	MTIOC0D (PD6)端子ハイインピーダンス 許可ビット	0: ハイインピーダンスにしない 1: ハイインピーダンスにする	R/W (注1)

注1. リセット後、1回のみ書き込み可能です。

POECR1 レジスタは、MTU0 端子のハイインピーダンス制御を行うレジスタです。

#### MTU0AZE ビット (MTIOC0A (PB3) 端子ハイインピーダンス許可ビット)

ICSR3.POE8F フラグ、SPOER.MTUCH0HIZ ビット、ICSR6.OSTSTF フラグ (ICSR6.OSTSTE ビット = 1 の とき )、POECR5 レジスタで追加選択した ICSRn.POEmF フラグ (n=1,4,m=0,10)、POECMPFR.CnFLAG フラグ ( $n=0\sim2$ ) のうち、どれか 1 つでも "1" になったときに、PB3 の MTIOC0A 出力をハイインピーダンスにするかどうかを設定します。

#### MTU0BZE ビット (MTIOC0B (PB2) 端子ハイインピーダンス許可ビット)

ICSR3.POE8F フラグ、SPOER.MTUCH0HIZ ビット、ICSR6.OSTSTF フラグ (ICSR6.OSTSTE ビット = 1 の とき )、POECR5 レジスタで追加選択した ICSRn.POEmF フラグ (n=1,4、m=0,10)、POECMPFR.CnFLAG フラグ ( $n=0\sim2$ ) のうち、どれか 1 つでも "1" になったときに、PB2 の MTIOC0B 出力をハイインピーダンスにするかどうかを設定します。

#### MTU0CZE ビット (MTIOC0C (PB1) 端子ハイインピーダンス許可ビット)

ICSR3.POE8F フラグ、SPOER.MTUCH0HIZ ビット、ICSR6.OSTSTF フラグ (ICSR6.OSTSTE ビット = 1 の とき )、POECR5 レジスタで追加選択した ICSRn.POEmF フラグ (n = 1, 4, m = 0, 10)、POECMPFR.CnFLAG フラグ ( $n = 0 \sim 2$ ) のうち、どれか 1 つでも "1" になったときに、PB1 の MTIOCOC 出力をハイインピーダンスにするかどうかを設定します。

#### MTU0DZE ビット (MTIOC0D (PB0) 端子ハイインピーダンス許可ビット)

ICSR3.POE8F フラグ、SPOER.MTUCH0HIZ ビット、ICSR6.OSTSTF フラグ (ICSR6.OSTSTE ビット = 1 の とき )、POECR5 レジスタで追加選択した ICSRn.POEmF フラグ (n = 1, 4, m = 0, 10)、POECMPFR.CnFLAG フラグ ( $n = 0 \sim 2$ ) のうち、どれか 1 つでも "1" になったときに、PB0 の MTIOC0D 出力をハイインピーダンスにするかどうかを設定します。

#### MTU0A1ZE ビット (MTIOC0A (PD3) 端子ハイインピーダンス許可ビット)

ICSR3.POE8F フラグ、SPOER.MTUCH0HIZ ビット、ICSR6.OSTSTF フラグ (ICSR6.OSTSTE ビット = 1 の とき )、POECR5 レジスタで追加選択した ICSRn.POEmF フラグ (n = 1, 4, m = 0, 10)、POECMPFR.CnFLAG フラグ ( $n = 0 \sim 2$ ) のうち、どれか 1 つでも "1" になったときに、PD3 の MTIOC0A 出力をハイインピーダンスにするかどうかを設定します。

#### MTU0B1ZE ビット (MTIOC0B (PD4) 端子ハイインピーダンス許可ビット)

ICSR3.POE8F フラグ、SPOER.MTUCH0HIZ ビット、ICSR6.OSTSTF フラグ (ICSR6.OSTSTE ビット = 1 の とき )、POECR5 レジスタで追加選択した ICSRn.POEmF フラグ (n=1,4,m=0,10)、POECMPFR.CnFLAG フラグ ( $n=0\sim2$ ) のうち、どれか 1 つでも "1" になったときに、PD4 の MTIOC0B 出力をハイインピーダンスにするかどうかを設定します。

### MTU0C1ZE ビット (MTIOC0C (PD5) 端子ハイインピーダンス許可ビット)


ICSR3.POE8F フラグ、SPOER.MTUCH0HIZ ビット、ICSR6.OSTSTF フラグ (ICSR6.OSTSTE ビット = 1 の とき )、POECR5 レジスタで追加選択した ICSRn.POEmF フラグ (n=1,4,m=0,10)、POECMPFR.CnFLAG フラグ ( $n=0\sim2$ ) のうち、どれか 1 つでも "1" になったときに、PD5 の MTIOCOC 出力をハイインピーダンスにするかどうかを設定します。

# MTU0D1ZE ビット (MTIOC0D (PD6) 端子ハイインピーダンス許可ビット)

ICSR3.POE8F フラグ、SPOER.MTUCH0HIZ ビット、ICSR6.OSTSTF フラグ (ICSR6.OSTSTE ビット = 1 の とき )、POECR5 レジスタで追加選択した ICSRn.POEmF フラグ (n=1,4,m=0,10)、POECMPFR.CnFLAG フラグ ( $n=0\sim2$ ) のうち、どれか 1 つでも "1" になったときに、PD6 の MTIOC0D 出力をハイインピーダンスにするかどうかを設定します。

# 20.2.9 ポートアウトプットイネーブルコントロールレジスタ 2 (POECR2)

アドレス POE.POECR2 0008 C4CCh



ビット	シンボル	ビット名	機能	R/W
b2-b0	_	予約ビット	読むと"1"が読めます。書く場合、"1"としてください	R/W
b7-b3	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W
b8	MTU4BDZE	MTIOC4B/MTIOC4D端子ハイインピー ダンス許可ビット	0 : ハイインピーダンスにしない 1 : ハイインピーダンスにする	R/W (注1)
b9	MTU4ACZE	MTIOC4A/MTIOC4C端子ハイインピー ダンス許可ビット	0 : ハイインピーダンスにしない 1 : ハイインピーダンスにする	R/W (注1)
b10	MTU3BDZE	MTIOC3B/MTIOC3D端子ハイインピー ダンス許可ビット	0: ハイインピーダンスにしない 1: ハイインピーダンスにする	R/W (注1)
b15-b11	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W

注1. リセット後、1回のみ書き込み可能です。

POECR2 レジスタは、MTU 相補 PWM 出力端子 (MTU3, MTU4 端子) のハイインピーダンス制御を行うレジスタです。

# MTU4BDZE ビット (MTIOC4B/MTIOC4D 端子ハイインピーダンス許可ビット)

OCSR1.OSF1 フラグ、ICSR1.POE0F フラグ、SPOER.MTUCH34HIZ ビット、ICSR6.OSTSTF フラグ (ICSR6.OSTSTE ビット = 1 のとき )、POECR4 レジスタで追加選択した ICSRn.POEmF フラグ (n = 3, 4, m = 8, 10)、POECMPFR.CnFLAG フラグ ( $n = 0 \sim 2$ ) のうち、どれか 1 つでも "1" になったときに、MTIOC4B 出力と MTIOC4D 出力をハイインピーダンスにするかどうかを設定します。

#### MTU4ACZE ビット (MTIOC4A/MTIOC4C 端子ハイインピーダンス許可ビット)

OCSR1.OSF1 フラグ、ICSR1.POE0F フラグ、SPOER.MTUCH34HIZ ビット、ICSR6.OSTSTF フラグ (ICSR6.OSTSTE ビット = 1 のとき )、POECR4 レジスタで追加選択した ICSRn.POEmF フラグ (n=3,4、m=8,10)、POECMPFR.CnFLAG フラグ ( $n=0\sim2$ ) のうち、どれか 1 つでも "1" になったときに、MTIOC4A 出力と MTIOC4C 出力をハイインピーダンスにするかどうかを設定します。

#### MTU3BDZE ビット (MTIOC3B/MTIOC3D 端子ハイインピーダンス許可ビット)

OCSR1.OSF1 フラグ、ICSR1.POE0F フラグ、SPOER.MTUCH34HIZ ビット、ICSR6.OSTSTF フラグ (ICSR6.OSTSTE ビット = 1 のとき )、POECR4 レジスタで追加選択した ICSRn.POEmF フラグ (n=3,4、m=8,10)、POECMPFR.CnFLAG フラグ ( $n=0\sim2$ ) のうち、どれか 1 つでも "1" になったときに、MTIOC3B 出力と MTIOC3D 出力をハイインピーダンスにするかどうかを設定します。

# 20.2.10 ポートアウトプットイネーブルコントロールレジスタ 4 (POECR4)

アドレス POE.POECR4 0008 C4D0h

	b15	b14	b13	b12	b11	b10	b9	b8	b7	b6	b5	b4	b3	b2	b1	b0
	1	-	1	-	-	1	1	1	ı	1	ı		IC3ADD MT34ZE	_	_	CMADD MT34ZE
リセット後の値	0	0	0	0	0	1	0	0	0	0	0	0	0	0	1	0

ビット	シンボル	ビット名	機能	R/W
b0	CMADDMT34ZE	MTU3, MTU4ハイインピーダン ス条件CFLAG追加ビット	0:ハイインピーダンス制御条件に追加しない 1:ハイインピーダンス制御条件に追加する	R/W (注1)
b1	_	予約ビット	読むと"1"が読めます。書く場合、"1"としてください	R/W
b2	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W
b3	IC3ADDMT34ZE	MTU3, MTU4ハイインピーダン ス条件POE8F追加ビット	0:ハイインピーダンス制御条件に追加しない 1:ハイインピーダンス制御条件に追加する	R/W (注1)
b4	IC4ADDMT34ZE	MTU3, MTU4ハイインピーダン ス条件POE10F追加ビット	0:ハイインピーダンス制御条件に追加しない 1:ハイインピーダンス制御条件に追加する	R/W (注1)
b9-b5	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W
b10	_	予約ビット	読むと"1"が読めます。書く場合、"1"としてください	R/W
b15-b11	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W

注1. リセット後、1回のみ書き込み可能です。

POECR4 レジスタは、MTU 相補 PWM 出力端子 (MTU3, MTU4 端子) のハイインピーダンス制御条件を拡張するレジスタです。

# CMADDMT34ZE ビット (MTU3, MTU4 ハイインピーダンス条件 CFLAG 追加ビット)

POECMPFR.CnFLAG フラグ ( $n=0\sim2$ ) を、MTU3, MTU4 端子 (MTIOC3B, MTIOC3D, MTIOC4A, MTIOC4C, MTIOC4B, MTIOC4D) のハイインピーダンス制御条件に追加します。ただし、POECMPFR.CnFLAG フラグ ( $n=0\sim2$ ) により端子の出力がハイインピーダンスになった場合、OEIn 割り込み (n=1,3,4) は発生しません。

# IC3ADDMT34ZE ビット (MTU3, MTU4 ハイインピーダンス条件 POE8F 追加ビット)


ICSR3.POE8F フラグを MTU3, MTU4 端子 (MTIOC3B, MTIOC3D, MTIOC4A, MTIOC4C, MTIOC4B, MTIOC4D) のハイインピーダンス制御条件に追加します。

### IC4ADDMT34ZE ビット (MTU3, MTU4 ハイインピーダンス条件 POE10F 追加ビット)

ICSR4.POE10F フラグを MTU3, MTU4 端子 (MTIOC3B, MTIOC3D, MTIOC4A, MTIOC4C, MTIOC4B, MTIOC4D) のハイインピーダンス制御条件に追加します。

# 20.2.11 ポートアウトプットイネーブルコントロールレジスタ 5 (POECR5)

アドレス POE.POECR5 0008 C4D2h



ビット	シンボル	ビット名	機能	R/W
b0	CMADDMT0ZE	MTU0ハイインピーダンス条件 CFLAG追加ビット	0: ハイインピーダンス制御条件に追加しない 1: ハイインピーダンス制御条件に追加する	R/W (注1)
b1	IC1ADDMT0ZE	MTU0ハイインピーダンス条件 POE0F追加ビット	0: ハイインピーダンス制御条件に追加しない 1: ハイインピーダンス制御条件に追加する	R/W (注1)
b2	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W
b3	_	予約ビット	読むと"1"が読めます。書く場合、"1"としてください	R/W
b4	IC4ADDMT0ZE	MTU0ハイインピーダンス条件 POE10F追加ビット	0:ハイインピーダンス制御条件に追加しない 1:ハイインピーダンス制御条件に追加する	R/W (注1)
b15-b5	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W

注1. リセット後、1回のみ書き込み可能です。

POECR5 レジスタは、MTU0 端子のハイインピーダンス制御条件を拡張するレジスタです。

### CMADDMT0ZE ビット (MTU0 ハイインピーダンス条件 CFLAG 追加ビット)

POECMPFR.CnFLAG フラグ  $(n=0\sim2)$  を、MTU0 端子 (MTIOC0A, MTIOC0B, MTIOC0C, MTIOC0D) のハイインピーダンス制御条件に追加します。ただし、POECMPFR.CnFLAG フラグ  $(n=0\sim2)$  により端子の出力がハイインピーダンスになった場合、OEIn 割り込み (n=1,3,4) は発生しません。

# IC1ADDMT0ZE ビット (MTU0 ハイインピーダンス条件 POE0F 追加ビット)

ICSR1.POE0F フラグを MTU0 端子 (MTIOC0A, MTIOC0B, MTIOC0C, MTIOC0D) のハイインピーダンス制 御条件に追加します。

# IC4ADDMT0ZE ビット (MTU0 ハイインピーダンス条件 POE10F 追加ビット)

ICSR4.POE10F フラグを MTU0 端子 (MTIOC0A, MTIOC0B, MTIOC0C, MTIOC0D) のハイインピーダンス制 御条件に追加します。

# 20.2.12 ポートアウトプットイネーブルコンパレータ出力検出フラグレジスタ (POECMPFR)

アドレス POE.POECMPFR 0008 C4E6h

_	b15	b14	b13	b12	b11	b10	b9	b8	b7	b6	b5	b4	b3	b2	b1	b0	
	ı	ı	ı	ı	ı	_	ı	ı	ı	ı	ı	_	_	C2FLA G	C1FLA G	C0FLA G	
リセット後の値	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	

ビット	シンボル	ビット名	機能	R/W
b0	C0FLAG	コンパレータチャネル0出力検出フ ラグ	0:コンパレータ出力を検出していない 1:コンパレータ出力を検出した	R/(W) (注1)
b1	C1FLAG	コンパレータチャネル1出力検出フ ラグ	0:コンパレータ出力を検出していない 1:コンパレータ出力を検出した	R/(W) (注1)
b2	C2FLAG	コンパレータチャネル2出力検出フ ラグ	0:コンパレータ出力を検出していない 1:コンパレータ出力を検出した	R/(W) (注1)
b15-b3	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W

注1. フラグを"0"にするため、"1"を読んだ後に"0"を書き込むことのみ可能です。

# CnFLAG フラグ ( コンパレータチャネル n 出力検出フラグ ) (n = 0 ~ 2)

各コンパレータ出力の検出 / 未検出状態を示すフラグです。

### ["1"になる条件]


- コンパレータ出力の Low から High への変化を検知したとき
  - コンパレータが正転出力の場合: 基準電圧よりも低い入力電圧から高い入力電圧への変化
  - コンパレータが反転出力の場合: 基準電圧よりも高い入力電圧から低い入力電圧への変化

#### ["0"になる条件]

• "1"の状態を読んだ後、"0"を書いたとき

# 20.2.13 ポートアウトプットイネーブルコンパレータ要求選択レジスタ (POECMPSEL)

アドレス POE.POECMPSEL 0008 C4E8h



ビット	シンボル	ビット名	機能	R/W
b0	POEREQ0	コンパレータチャネル0 ハイイン ピーダンス許可ビット	0:コンパレータ出力検出時のハイインピーダンス要求を禁止 1:コンパレータ出力検出時のハイインピーダンス要求を 許可	R/W (注1)
b1	POEREQ1	コンパレータチャネル1 ハイイン ピーダンス許可ビット	0:コンパレータ出力検出時のハイインピーダンス要求を禁止 1:コンパレータ出力検出時のハイインピーダンス要求を 許可	R/W (注1)
b2	POEREQ2	コンパレータチャネル2 ハイイン ピーダンス許可ビット	0:コンパレータ出力検出時のハイインピーダンス要求を禁止 1:コンパレータ出力検出時のハイインピーダンス要求を 許可	R/W (注1)
b15-b3	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W

注1. リセット後、1回のみ書き込み可能です。

POECMPSEL レジスタはコンパレータ出力検出フラグをハイインピーダンス制御条件として使用するため に設定するレジスタです。

# POEREQn ビット (コンパレータチャネル n ハイインピーダンス許可ビット) $(n = 0 \sim 2)$

各コンパレータ出力の検出によるハイインピーダンス要求の生成を禁止 / 許可します。いずれかのコンパレータ出力を検出したとき、ハイインピーダンス要求を生成します。

#### 20.3 動作説明

以下にハイインピーダンス制御の対象になる端子と条件を示します。

(1) MTU3 端子 (MTIOC3B, MTIOC3D)

POECR2.MTU3BDZE ビットが"1"の状態で、以下のいずれかの条件が成立したとき、端子をハイインピーダンスにします。

• POE0# 端子の入力レベル検出動作

ICSR1.POE0Fフラグが"1"になったとき

MTIOC3B 端子と MTIOC3D 端子の出力レベル比較動作
 OCSR1.OCE1 ビットが"1"の状態で、OCSR1.OSF1 フラグが"1"になったとき

• SPOER レジスタ設定

SPOER.MTUCH34HIZビットを"1"にしたとき

• POECR4 レジスタで追加された条件

POECR4.IC3ADDMT34ZEビットとICSR3.POE8Eビットが"1"の状態で、ICSR3.POE8Fフラグが"1"になったとき

POECR4.IC4ADDMT34ZEビットとICSR4.POE10Eビットが"1"の状態で、ICSR4.POE10Fフラグが"1"になったとき

• コンパレータ出力検出

POECR4.CMADDMT34ZE ビットが"1"、かつPOECMPSEL.POEREO0 ビットが"1"の状態で、

POECMPFR.C0FLAGフラグが"1"になったとき

POECR4.CMADDMT34ZE ビットが"1"、かつPOECMPSEL.POEREO1 ビットが"1"の状態で、

POECMPFR.C1FLAGフラグが"1"になったとき

POECR4.CMADDMT34ZEビットが"1"、かつPOECMPSEL.POEREO2ビットが"1"の状態で、

POECMPFR.C2FLAGフラグが"1"になったとき

• 発振停止検出

ICSR6.OSTSTEビットが"1"の状態で、ICSR6.OSTSTFフラグが"1"になったとき

(2) MTU4 端子 (MTIOC4A, MTIOC4C)

POECR2.MTU4ACZE ビットが"1"の状態で、以下のいずれかの条件が成立したとき、端子をハイインピーダンスにします。

• POE0# 端子の入力レベル検出動作

ICSR1.POE0Fフラグが"1"になったとき

• MTIOC4A 端子と MTIOC4C 端子の出力レベル比較動作

OCSR1.OCE1ビットが"1"の状態で、OCSR1.OSF1フラグが"1"になったとき

• SPOER レジスタ設定

SPOER.MTUCH34HIZビットを"1"にしたとき

• POECR4 レジスタで追加された条件

POECR4.IC3ADDMT34ZEビットとICSR3.POE8Eビットが"1"の状態で、ICSR3.POE8Fフラグが"1"に なったとき

POECR4.IC4ADDMT34ZEビットとICSR4.POE10Eビットが"1"の状態で、ICSR4.POE10Fフラグが"1"になったとき

• コンパレータ出力検出

POECR4.CMADDMT34ZE ビットが"1"、かつPOECMPSEL.POEREQ0 ビットが"1"の状態で、POECMPFR.C0FLAGフラグが"1"になったとき



POECR4.CMADDMT34ZEビットが"1"、かつPOECMPSEL.POEREQ1ビットが"1"の状態で、

POECMPFR.C1FLAGフラグが"1"になったとき

POECR4.CMADDMT34ZEビットが"1"、かつPOECMPSEL.POEREQ2ビットが"1"の状態で、

POECMPFR.C2FLAGフラグが"1"になったとき

• 発振停止検出

ICSR6.OSTSTEビットが"1"の状態で、ICSR6.OSTSTFフラグが"1"になったとき

#### (3) MTU4 端子 (MTIOC4B, MTIOC4D)

POECR2.MTU4BDZE ビットが"1"の状態で、以下のいずれかの条件が成立したとき、端子をハイインピーダンスにします。

• POE0# 端子の入力レベル検出動作

ICSR1.POE0Fフラグが"1"になったとき

MTIOC4B 端子と MTIOC4D 端子の出力レベル比較動作
 OCSR1.OCE1 ビットが"1"の状態で、OCSR1.OSF1 フラグが"1"になったとき

• SPOER レジスタ設定

SPOER.MTUCH34HIZビットを"1"にしたとき

• POECR4 レジスタで追加された条件

POECR4.IC3ADDMT34ZEビットとICSR3.POE8Eビットが"1"の状態で、ICSR3.POE8Fフラグが"1"になったとき

POECR4.IC4ADDMT34ZEビットとICSR4.POE10Eビットが"1"の状態で、ICSR4.POE10Fフラグが"1"になったとき

• コンパレータ出力検出

POECR4.CMADDMT34ZEビットが"1"、かつPOECMPSEL.POEREQ0ビットが"1"の状態で、

POECMPFR.C0FLAGフラグが"1"になったとき

POECR4.CMADDMT34ZEビットが"1"、かつPOECMPSEL.POEREQ1ビットが"1"の状態で、

POECMPFR.C1FLAGフラグが"1"になったとき

POECR4.CMADDMT34ZEビットが"1"、かつPOECMPSEL.POEREQ2ビットが"1"の状態で、

POECMPFR.C2FLAGフラグが"1"になったとき

• 発振停止検出

ICSR6.OSTSTEビットが"1"の状態で、ICSR6.OSTSTFフラグが"1"になったとき

## (4) MTU0 端子 PB3 (MTIOC0A)

POECR1.MTU0AZE ビットが"1"の状態で、以下のいずれかの条件が成立したとき、端子をハイインピーダンスにします。

• POE8# 端子の入力レベル検出動作

ICSR3.POE8Eビットが"1"の状態で、ICSR3.POE8Fフラグが"1"になったとき

• SPOER レジスタ設定

SPOER.MTUCH0HIZビットを"1"にしたとき

• POECR5 レジスタで追加された条件

POECR5.IC1ADDMT0ZEビットが"1"の状態で、ICSR1.POE0Fフラグが"1"になったとき POECR5.IC4ADDMT0ZEビットとICSR4.POE10Eビットが"1"の状態で、ICSR4.POE10Fフラグが"1"に なったとき

• コンパレータ出力検出

POECR5.CMADDMT0ZEビットが"1"、かつPOECMPSEL.POEREQ0ビットが"1"の状態で、

POECMPFR.C0FLAGフラグが"1"になったとき

POECR5.CMADDMT0ZE ビットが"1"、かつPOECMPSEL.POEREO1 ビットが"1"の状態で、

POECMPFR.C1FLAGフラグが"1"になったとき

POECR5.CMADDMT0ZEビットが"1"、かつPOECMPSEL.POEREQ2ビットが"1"の状態で、

POECMPFR.C2FLAGフラグが"1"になったとき

• 発振停止検出

ICSR6.OSTSTEビットが"1"の状態で、ICSR6.OSTSTFフラグが"1"になったとき

#### (5) MTU0 端子 PD3 (MTIOC0A)

POECR1.MTU0A1ZE ビットが "1" の状態で、以下のいずれかの条件が成立したとき、端子をハイインピーダンスにします。

• POE8# 端子の入力レベル検出動作

ICSR3.POE8Eビットが"1"の状態で、ICSR3.POE8Fフラグが"1"になったとき

• SPOER レジスタ設定

SPOER.MTUCH0HIZビットを"1"にしたとき

• POECR5 レジスタで追加された条件

POECR5.IC1ADDMT0ZEビットが"1"の状態で、ICSR1.POE0Fフラグが"1"になったとき POECR5.IC4ADDMT0ZEビットとICSR4.POE10Eビットが"1"の状態で、ICSR4.POE10Fフラグが"1"になったとき

• コンパレータ出力検出

POECR5.CMADDMT0ZEビットが"1"、かつPOECMPSEL.POEREQ0ビットが"1"の状態で、

POECMPFR.C0FLAGフラグが"1"になったとき

POECR5.CMADDMT0ZEビットが"1"、かつPOECMPSEL.POEREQ1ビットが"1"の状態で、

POECMPFR.C1FLAGフラグが"1"になったとき

POECR5.CMADDMT0ZEビットが"1"、かつPOECMPSEL.POEREQ2ビットが"1"の状態で、

POECMPFR.C2FLAGフラグが"1"になったとき

• 発振停止検出

ICSR6.OSTSTEビットが"1"の状態で、ICSR6.OSTSTFフラグが"1"になったとき

# (6) MTU0 端子 PB2 (MTIOC0B)

POECR1.MTU0BZE ビットが"1"の状態で、以下のいずれかの条件が成立したとき、端子をハイインピーダンスにします。

• POE8# 端子の入力レベル検出動作

ICSR3.POE8Eビットが"1"の状態で、ICSR3.POE8Fフラグが"1"になったとき

• SPOER レジスタ設定

SPOER.MTUCH0HIZビットを"1"にしたとき

• POECR5 レジスタで追加された条件

POECR5.IC1ADDMT0ZEビットが"1"の状態で、ICSR1.POE0Fフラグが"1"になったとき POECR5.IC4ADDMT0ZEビットとICSR4.POE10Eビットが"1"の状態で、ICSR4.POE10Fフラグが"1"に なったとき

• コンパレータ出力検出

POECR5.CMADDMT0ZEビットが"1"、かつPOECMPSEL.POEREQ0ビットが"1"の状態で、

POECMPFR.C0FLAGフラグが"1"になったとき

POECR5.CMADDMT0ZEビットが"1"、かつPOECMPSEL.POEREQ1ビットが"1"の状態で、

POECMPFR.C1FLAGフラグが"1"になったとき POECR5.CMADDMT0ZEビットが"1"、かつPOECMPSEL.POEREQ2ビットが"1"の状態で、 POECMPFR.C2FLAGフラグが"1"になったとき

• 発振停止検出

ICSR6.OSTSTEビットが"1"の状態で、ICSR6.OSTSTFフラグが"1"になったとき

#### (7) MTU0 端子 PD4 (MTIOC0B)

POECR1.MTU0B1ZE ビットが"1"の状態で、以下のいずれかの条件が成立したとき、端子をハイインピーダンスにします。

- POE8# 端子の入力レベル検出動作
   ICSR3.POE8E ビットが"1"の状態で、ICSR3.POE8Fフラグが"1"になったとき
- SPOER レジスタ設定 SPOER.MTUCH0HIZビットを"1"にしたとき
- POECR5 レジスタで追加された条件

POECR5.IC1ADDMT0ZEビットが"1"の状態で、ICSR1.POE0Fフラグが"1"になったとき POECR5.IC4ADDMT0ZEビットとICSR4.POE10Eビットが"1"の状態で、ICSR4.POE10Fフラグが"1"になったとき

• コンパレータ出力検出

POECR5.CMADDMT0ZEビットが"1"、かつPOECMPSEL.POEREQ0ビットが"1"の状態で、POECMPFR.C0FLAGフラグが"1"になったとき

POECR5.CMADDMT0ZEビットが"1"、かつPOECMPSEL.POEREQ1ビットが"1"の状態で、

POECMPFR.C1FLAGフラグが"1"になったとき

POECR5.CMADDMT0ZEビットが"1"、かつPOECMPSEL.POEREQ2ビットが"1"の状態で、POECMPFR.C2FLAGフラグが"1"になったとき

• 発振停止検出

ICSR6.OSTSTEビットが"1"の状態で、ICSR6.OSTSTFフラグが"1"になったとき

#### (8) MTU0 端子 PD5 (MTIOC0C)

POECR1.MTU0C1ZE ビットが "1" の状態で、以下のいずれかの条件が成立したとき、端子をハイインピーダンスにします。

- POE8# 端子の入力レベル検出動作
  - ICSR3.POE8Eビットが"1"の状態で、ICSR3.POE8Fフラグが"1"になったとき
- SPOER レジスタ設定
  - SPOER.MTUCH0HIZビットを"1"にしたとき
- POECR5 レジスタで追加された条件

POECR5.IC1ADDMT0ZEビットが"1"の状態で、ICSR1.POE0Fフラグが"1"になったとき POECR5.IC4ADDMT0ZEビットとICSR4.POE10Eビットが"1"の状態で、ICSR4.POE10Fフラグが"1"になったとき

• コンパレータ出力検出

POECR5.CMADDMT0ZEビットが"1"、かつPOECMPSEL.POEREQ0ビットが"1"の状態で、POECMPFR.C0FLAGフラグが"1"になったとき

POECR5.CMADDMT0ZEビットが"1"、かつPOECMPSEL.POEREQ1ビットが"1"の状態で、POECMPFR.C1FLAGフラグが"1"になったとき

POECR5.CMADDMT0ZEビットが"1"、かつPOECMPSEL.POEREQ2ビットが"1"の状態で、

POECMPFR.C2FLAGフラグが"1"になったとき

• 発振停止検出

ICSR6.OSTSTEビットが"1"の状態で、ICSR6.OSTSTFフラグが"1"になったとき

#### (9) MTU0 端子 PB1 (MTIOC0C)

POECR1.MTU0CZE ビットが"1"の状態で、以下のいずれかの条件が成立したとき、端子をハイインピーダンスにします。

- POE8# 端子の入力レベル検出動作
  - ICSR3.POE8Eビットが"1"の状態で、ICSR3.POE8Fフラグが"1"になったとき
- SPOER レジスタ設定
  - SPOER.MTUCH0HIZビットを"1"にしたとき
- POECR5 レジスタで追加された条件

POECR5.IC1ADDMT0ZEビットが"1"の状態で、ICSR1.POE0Fフラグが"1"になったとき POECR5.IC4ADDMT0ZEビットとICSR4.POE10Eビットが"1"の状態で、ICSR4.POE10Fフラグが"1"になったとき

• コンパレータ出力検出

POECR5.CMADDMT0ZEビットが"1"、かつPOECMPSEL.POEREQ0ビットが"1"の状態で、

POECMPFR.C0FLAGフラグが"1"になったとき

POECR5.CMADDMT0ZEビットが"1"、かつPOECMPSEL.POEREQ1ビットが"1"の状態で、

POECMPFR.C1FLAGフラグが"1"になったとき

POECR5.CMADDMT0ZEビットが"1"、かつPOECMPSEL.POEREQ2ビットが"1"の状態で、

POECMPFR.C2FLAGフラグが"1"になったとき

• 発振停止検出

ICSR6.OSTSTEビットが"1"の状態で、ICSR6.OSTSTFフラグが"1"になったとき

#### (10) MTU0 端子 PD6 (MTIOC0D)

POECR1.MTU0D1ZE ビットが "1" の状態で、以下のいずれかの条件が成立したとき、端子をハイインピーダンスにします。

- POE8# 端子の入力レベル検出動作
  - ICSR3.POE8Eビットが"1"の状態で、ICSR3.POE8Fフラグが"1"になったとき
- SPOER レジスタ設定
  - SPOER.MTUCH0HIZビットを"1"にしたとき
- POECR5 レジスタで追加された条件

POECR5.IC1ADDMT0ZEビットが"1"の状態で、ICSR1.POE0Fフラグが"1"になったとき POECR5.IC4ADDMT0ZEビットとICSR4.POE10Eビットが"1"の状態で、ICSR4.POE10Fフラグが"1"になったとき

• コンパレータ出力検出

POECR5.CMADDMT0ZEビットが"1"、かつPOECMPSEL.POEREQ0ビットが"1"の状態で、

POECMPFR.C0FLAGフラグが"1"になったとき

POECR5.CMADDMT0ZEビットが"1"、かつPOECMPSEL.POEREO1ビットが"1"の状態で、

POECMPFR.C1FLAGフラグが"1"になったとき

POECR5.CMADDMT0ZEビットが"1"、かつPOECMPSEL.POEREQ2ビットが"1"の状態で、

POECMPFR.C2FLAGフラグが"1"になったとき

• 発振停止検出

ICSR6.OSTSTEビットが"1"の状態で、ICSR6.OSTSTFフラグが"1"になったとき

#### (11) MTU0 端子 PB0 (MTIOC0D)

POECR1.MTU0DZE ビットが"1"の状態で、以下のいずれかの条件が成立したとき、端子をハイインピーダンスにします。

- POE8#端子の入力レベル検出動作 ICSR3.POE8Eビットが"1"の状態で、ICSR3.POE8Fフラグが"1"になったとき
- SPOER レジスタ設定 SPOER.MTUCH0HIZビットを"1"にしたとき
- POECR5 レジスタで追加された条件
   POECR5.IC1ADDMT0ZE ビットが"1"の状態で、ICSR1.POE0Fフラグが"1"になったとき
   POECR5.IC4ADDMT0ZE ビットと ICSR4.POE10E ビットが"1"の状態で、ICSR4.POE10Fフラグが"1"になったとき
- コンパレータ出力検出

POECR5.CMADDMT0ZEビットが"1"、かつPOECMPSEL.POEREQ0ビットが"1"の状態で、POECMPFR.C0FLAGフラグが"1"になったとき

POECR5.CMADDMT0ZEビットが"1"、かつPOECMPSEL.POEREQ1ビットが"1"の状態で、POECMPFR.C1FLAGフラグが"1"になったとき

POECR5.CMADDMT0ZEビットが"1"、かつPOECMPSEL.POEREQ2ビットが"1"の状態で、POECMPFR.C2FLAGフラグが"1"になったとき

 発振停止検出 ICSR6.OSTSTE ビットが"1"の状態で、ICSR6.OSTSTFフラグが"1"になったとき




図 20.2 ハイインピーダンス制御の対象と条件




図 20.3 コンパレータ出力検出信号生成ブロック

# 20.3.1 入力レベル検出動作

# (1) 立ち下がりエッジ検出

POE0#、POE8#、POE10# 端子に High から Low の変化が入力されたとき、MTU 相補 PWM 出力端子および MTU0 端子がマルチプレクスされている端子の出力をハイインピーダンスにします。

立ち下がりエッジは、PCLK でサンプリングを行った後、検出します。POE0#、POE8#、POE10# 端子に1 PCLK クロック以上の Low を入力してください。

POE0#、POE8#、POE10# 端子入力から端子がハイインピーダンスになるまでのタイミング例を**図 20.4** に示します。




図 20.4 立ち下がりエッジ検出を選択した場合の動作

#### (2) Low 検出

図 20.5 に Low 検出で端子をハイインピーダンスにする場合の動作例を示します。ICSR1  $\sim$  ICSR4  $\nu$ ジスタで設定したサンプリングクロックで、16 回連続して Low を検出すると Low 検出とみなし、MTU 相補 PWM 出力端子、MTU0 端子の出力をハイインピーダンスにします。このとき、一度でも High を検出した場合は Low 検出とみなしません。

また、サンプリングクロックから MTU 相補 PWM 出力端子および MTU0 端子の出力がハイインピーダンスになるタイミングは、立ち下がりエッジ検出、Low 検出ともに同じです。




図 20.5 Low 検出を選択した場合の動作

#### 20.3.2 出力レベル比較動作

MTIOC3B と MTIOC3D の組み合わせを例に、出力レベル比較動作を図 20.6 に示します。他の端子の組み合わせについても同様です。




図 20.6 出力レベル検出動作

# 20.3.3 レジスタによるハイインピーダンス制御

SPOER レジスタにより、直接、MTU 端子 (MTU0, MTU3, MTU4) のハイインピーダンス制御を行います。 たとえば、SPOER.MTUCH34HIZ ビットを "1" にすることで、POECR2 レジスタで設定した MTU3, MTU4 の端子をハイインピーダンスにできます。

他の端子についても、SPOER レジスタ内のビット設定により同様にハイインピーダンス制御が行えます。

# 20.3.4 発振停止検出検知によるハイインピーダンス制御

ICSR6.OSTSTE ビットが "1" のとき、クロック発生回路の発振停止検出機能により発振停止が検出されると、POECR1、POECR2 レジスタで設定した MTU 相補 PWM 出力端子、MTU0 端子をハイインピーダンスにできます。

### 20.3.5 コンパレータ出力検出によるハイインピーダンス制御

コンパレータ出力の検出により、MTU 相補 PWM 出力端子、MTU0 端子の出力をハイインピーダンスに することができます。

たとえば、POECR4.CMADDMT34ZE ビットを "1" にして MTU3, MTU4 の端子のハイインピーダンス制御 条件に POECMPFR.CnFLAG フラグ ( $n=0\sim2$ ) を追加することで、コンパレータ出力検出時に POECR2 レジスタで設定した MTU3, MTU4 の端子の出力をハイインピーダンスにできます。

他の端子についても、POECR1  $\sim$  POECR5 レジスタの設定により同様にハイインピーダンス制御が行えます。

### 20.3.6 ハイインピーダンス制御条件の追加機能

POECR4、POECR5 レジスタの設定により、MTU 相補 PWM 出力端子、MTU0 端子のハイインピーダンス制御条件を追加することができます。

たとえば、MTU3, MTU4 の端子のハイインピーダンス制御条件に、下記を追加することができます。

- POECR4.CMADDMT34ZE ビットを "1" にして、コンパレータ出力検出を追加
- POECR4.IC3ADDMT34ZE ビットを "1" にして、POE8# 端子による入力レベル検出を追加
- POECR4.IC4ADDMT34ZE ビットを"1"にして、POE10#端子による入力レベル検出を追加

他の端子についても、POECR4、POECR5 レジスタの設定により同様にハイインピーダンス制御条件の追加が行えます。

#### 20.3.7 ハイインピーダンス状態の解除

入力レベル検出で出力がハイインピーダンスになった端子は、リセットで初期状態に戻すか、ICSR1.POE0F フラグ、ICSR3.POE8F フラグ、ICSR4.POE10F フラグをクリアすることによって解除されます。ただし、ICSR1.POE0M[1:0] ビット、ICSR3.POE8M[1:0] ビット、ICSR4.POE10M[1:0] ビットで Low サンプリングに設定している場合には、POE0#、POE8#、POE10# 端子から High を入力して High を検出した後でないと、フラグに対して "0" を書いても無効となりフラグは "0" になりません。

出力レベル検出で出力がハイインピーダンスになった端子は、リセットで初期状態に戻すか、

OCSR1.OSF1 フラグを "0" にすることによって解除されます。ただし、端子から非アクティブレベルを出力するようにした後でないと、フラグに対して "0" を書いても無効となりフラグは "0" になりません。非アクティブレベル出力は、MTU の場合はカウント動作停止後に初期出力状態にすることで行うことができます。コンパレータ出力検出で出力がハイインピーダンスになった端子は、リセットで初期状態に戻すか、



POECMPFR.CnFLAG フラグ ( $n=0\sim2$ ) を "0" にすることによって解除されます。POECMPFR.CnFLAG フラグを "0" にする場合は、コンパレータ出力検出を行ったアナログ入力信号が適正値に戻ったことを A/D 変換 実施等で確認した後に実施してください。アナログ入力信号が適正値に戻ったことを確認しないで当該フラグをクリアしたときで、かつコンパレータが正転出力の場合にアナログ入力信号が基準電圧よりも高い、またはコンパレータが反転出力の場合にアナログ入力信号が基準電圧よりも低いままだった場合、前述の POECMPFR.CnFLAG フラグは再び "1" にはなりませんのでご注意ください。

発振停止検出で出力がハイインピーダンスになった端子は、リセットで初期状態に戻すか、 SYSTEM.OSTDSR.OSTDF フラグを "0" にして ICSR6.OSTSTF フラグを "0" にすることによって解除されます。

#### 20.4 POE 設定手順

POE の設定手順を図 20.7 に示します。例として MTU3 端子 (MTIOC3B/MTIOC3D) の出力レベル比較によるハイインピーダンス制御を示します。図 20.7 では MTIOC3B 端子に P71、MTIOC3D 端子に P74 を使用します。




図 20.7 POE の設定手順

## 20.5 割り込み

POE は入力レベル検出動作または出力レベル比較動作において、条件が一致したときに割り込み要求を出して割り込みを発生することができます。表 20.4 に割り込みの種類と割り込み要求を出す条件を示します。

表20.4 割り込み要求の種類と条件

名称	割り込み要因	割り込みフラグ	条件
OEI1	アウトプットイネーブル割り込み1	POE0F, OSF1	ICSR1.PIE1 ビットが"1"の状態でICSR1.POE0Fフラグが"1" になったとき、またはOCSR1.OIE1 ビットが"1"の状態で OCSR1.OSF1 フラグが"1"になったとき
OEI3	アウトプットイネーブル割り込み3	POE8F	ICSR3.PIE3ビットが"1"の状態でICSR3.POE8Fフラグが"1" になったとき
OEI4	アウトプットイネーブル割り込み4	POE10F	ICSR4.PIE4ビットが"1"の状態でICSR4.POE10Fフラグが "1"になったとき

## 20.6 使用上の注意事項

#### 20.6.1 低消費電力モードへの遷移

POE を使用する場合は、ソフトウェアスタンバイモードに移行しないでください。ソフトウェアスタンバイモードでは、POE の動作が停止するため、端子のハイインピーダンス制御はできません。

### 20.6.2 MTU 端子非選択時のハイインピーダンス制御

POECR1、POECR2 レジスタで MTU 端子のハイインピーダンス制御を有効にしているときに制御条件を満たすと、MTU 機能がマルチプレクスされている端子は MTU 機能を選択していない場合でも、出力がハイインピーダンスになります。

### 20.6.3 POE を使用しない場合について

POE による端子のハイインピーダンス制御は、リセット後から有効となっている端子があります。POE を使用しない場合は、POECR1、POECR2 レジスタの対象ビットに "0" を書いてください。

# 21. コンペアマッチタイマ (CMT)

本 MCU は、2 チャネルの 16 ビットタイマにより構成されるコンペアマッチタイマ (CMT) を 1 ユニット (ユニット 0)、合計 2 チャネル内蔵しています。CMT は、16 ビットのカウンタを持ち、設定した周期ごとに割り込みを発生させることができます。

本章に記載している PCLK とは PCLKB を指します。

#### 21.1 概要

表 21.1 に CMT の仕様を示します。

図 21.1 に CMT (ユニット 0) のブロック図を示します。2 チャネルの CMT で 1 ユニットを構成しています。

表 21.1 CMT の仕様

項目	機能
カウントクロック	● 4種類の分周クロック PCLK/8、PCLK/32、PCLK/128、PCLK/512の中からチャネルごとに選択可能
割り込み	コンペアマッチ割り込みをチャネルごとに要求することが可能
消費電力低減機能	モジュールストップ状態への設定が可能





図 21.1 CMT (ユニット 0) のブロック図

# 21.2 レジスタの説明

# 21.2.1 コンペアマッチタイマスタートレジスタ 0 (CMSTR0)


アドレス 0008 8000h



ビット	シンボル	ビット名	機能	R/W
b0	STR0	カウントスタート0ビット	0 : CMT0.CMCNTカウンタのカウント動作停止 1 : CMT0.CMCNTカウンタのカウント動作開始	R/W
b1	STR1	カウントスタート1ビット	0 : CMT1.CMCNTカウンタのカウント動作停止 1 : CMT1.CMCNTカウンタのカウント動作開始	R/W
b15-b2	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W

### 21.2.2 コンペアマッチタイマコントロールレジスタ (CMCR)

アドレス CMT0.CMCR 0008 8002h, CMT1.CMCR 0008 8008h



x:不定

ビット	シンボル	ビット名	機能	R/W
b1-b0	CKS[1:0]	クロック選択ビット	b1 b0 0 0: PCLK/8 0 1: PCLK/32 1 0: PCLK/128 1 1: PCLK/512	R/W
b5-b2	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W
b6	CMIE	コンペアマッチ割り込み 許可ビット	0:コンペアマッチ割り込み(CMIn)を禁止 1:コンペアマッチ割り込み(CMIn)を許可	R/W
b7	_	予約ビット	読んだ場合、その値は不定。書く場合、"1"としてください	R/W
b15-b8	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W

### CKS[1:0] ビット(クロック選択ビット)

周辺モジュールクロック (PCLK) を分周して得られる 4 種類の分周クロックからカウントソースを選択します。

CMSTR0.STRn ビット (n = 0, 1) を "1" に設定すると、CKS[1:0] ビットで選択されたクロックにより対応する CMCNT カウンタがカウントアップを開始します。

#### CMIE ビット(コンペアマッチ割り込み許可ビット)

CMCNT と CMCOR の値が一致したとき、コンペアマッチ割り込み (CMIn) (n=0,1) の発生を許可するか禁止するかを選択します。

### 21.2.3 コンペアマッチタイマカウンタ (CMCNT)

アドレス CMT0.CMCNT 0008 8004h, CMT1.CMCNT 0008 800Ah




CMCNT カウンタは、読み出し/書き込み可能なアップカウンタです。

CMCR.CKS[1:0] ビットで分周クロックを選択して、CMSTR0.STRn ビット (n = 0, 1) を "1" にすると、そのクロックによって CMCNT カウンタはカウントアップを開始します。

CMCNT カウンタの値が CMCOR レジスタの値と一致すると、CMCNT カウンタは "0000h" になります。 このとき、コンペアマッチ割り込み (CMIn) (n=0,1) が発生します。

# 21.2.4 コンペアマッチタイマコンスタントレジスタ (CMCOR)

アドレス CMT0.CMCOR 0008 8006h, CMT1.CMCOR 0008 800Ch



CMCOR レジスタは、CMCNT カウンタとのコンペアマッチする値を設定する読み出し/書き込み可能なレジスタです。

### 21.3 動作説明

### 21.3.1 周期カウント動作

CMCR.CKS[1:0] ビットで分周クロックを選択し、CMSTR0.STRn ビット (n = 0, 1) を "1" にすると、選択したクロックによって CMCNT カウンタはカウントアップを開始します。

CMCNT カウンタの値が CMCOR レジスタの値と一致すると、コンペアマッチ割り込み (CMIn) (n=0,1) が発生します。CMCNT カウンタは "0000h" からカウントアップを再開します。CMCNT カウンタの動作を 図 21.2 に示します。




図 21.2 CMCNT カウンタの動作

#### 21.3.2 CMCNT カウンタのカウントタイミング

CMCR.CKS[1:0] ビットで、周辺モジュールクロック (PCLK) を分周した 4 種類の分周クロック (PCLK/8、PCLK/32、PCLK/128、PCLK/512) から CMCNT カウンタに入力するカウントクロックを選択できます。このときの CMCNT カウンタのカウントタイミングを図 21.3 に示します。




図 21.3 CMCNT カウンタのカウントタイミング

#### 21.4 割り込み

### 21.4.1 割り込み要因

CMT は、チャネルごとにコンペアマッチ割り込み (CMIn) (n=0,1) があり、それぞれ個々にベクタアドレスが割り当てられています。コンペアマッチ割り込みが発生すると、該当する割り込み要求が出力されます。

割り込み要求により CPU 割り込みを発生させる場合、チャネル間の優先順位は割り込みコントローラの設定により変更可能です。詳しくは「14. 割り込みコントローラ (ICUb)」を参照してください。

表21.2 CMTの割り込み要因

名称	割り込み要因	DTCの起動
CMI0	CMT0のコンペアマッチ	可能
CMI1	CMT1のコンペアマッチ	可能

#### 21.4.2 コンペアマッチ割り込みの発生タイミング

CMCNT カウンタの値と CMCOR レジスタの値が一致したときに、コンペアマッチ割り込み (CMIn) (n=0, 1) が発生します。

コンペアマッチ信号は、一致した最後のステート (CMCNT カウンタが一致したカウント値を更新するタイミング)で発生します。したがって、CMCNT カウンタの値と CMCOR レジスタの値とが一致した後、CMCNT 入力クロックが発生するまでコンペアマッチ信号は発生しません。

コンペアマッチ割り込みのタイミングを図21.4に示します。




図 21.4 コンペアマッチ割り込みタイミング

### 21.5 使用上の注意事項

#### 21.5.1 モジュールストップ機能の設定

モジュールストップコントロールレジスタにより、CMT の動作を禁止/許可することが可能です。リセット後、CMT はモジュールストップ状態です。モジュールストップ状態を解除することにより、レジスタのアクセスが可能になります。詳細は「11. 消費電力低減機能」を参照してください。

#### 21.5.2 CMCNT カウンタへの書き込みとコンペアマッチの競合

CMCNT カウンタへの書き込み中にコンペアマッチ信号が発生すると、CMCNT カウンタへの書き込みは 行われず CMCNT カウンタのクリアが優先されます。このタイミングを図 21.5 に示します。




図 21.5 CMCNT カウンタへの書き込みとコンペアマッチの競合

#### 21.5.3 CMCNT カウンタへの書き込みとカウントアップの競合

CMCNT カウンタへの書き込みと、カウントアップが競合した場合、CMCNT カウンタへの書き込みが優先されます。このタイミングを図 21.6 に示します。




図 21.6 CMCNT カウンタへの書き込みとカウントアップの競合

# 22. 独立ウォッチドッグタイマ (IWDTa)

本章に記載している PCLK とは PCLKB を指します。

### 22.1 概要

独立ウォッチドッグタイマ (IWDT) は、プログラムの暴走を検知するために使用できます。IWDT のカウンタがアンダフローする前にリフレッシュするようプログラムを作成しておき、アンダフローが発生したら暴走したと判断できます。

WDTとは以下の点で機能が異なります。

- カウントソースは IWDT 専用クロック (IWDTCLK) を分周したもの (PCLK の影響を受けない)
- スリープモード、ソフトウェアスタンバイモード、またはディープスリープモードに遷移する場合に、 カウンタを停止しない選択が可能 (IWDTCSTPR.SLCSTP ビットまたは、OFS0.IWDTSLCSTP ビットで 選択)

表 22.1 に IWDT の仕様を、図 22.1 に IWDT のブロック図を示します。

#### 表 22.1 IWDT の仕様

項目	内容
カウントソース <sup>(注1)</sup>	IWDT専用クロック(IWDTCLK)
クロック分周比	1分周/16分周/32分周/64分周/128分周/256分周
カウント動作	14 ビットのダウンカウンタによるダウンカウント
カウント開始条件	<ul> <li>オートスタートモード: リセット解除後、自動的にカウント開始</li> <li>レジスタスタートモード: リフレッシュ動作(IWDTRR レジスタに "00h" を書き込み後、"FFh" を書き込む)により、カウント開始</li> </ul>
カウント停止条件	<ul> <li>リセット(ダウンカウンタ、レジスタは初期値に戻る)</li> <li>低消費電力状態(レジスタ設定による<sup>(注2)</sup>)</li> <li>アンダフロー、リフレッシュエラー発生時(レジスタスタートモード時のみ)</li> </ul>
ウィンドウ機能	ウィンドウ開始/終了位置を設定可能(リフレッシュ許可/禁止期間)
リセット出力要因	<ul><li>ダウンカウンタがアンダフローしたとき</li><li>リフレッシュ許可期間以外でリフレッシュを行った場合(リフレッシュエラー)</li></ul>
ノンマスカブル割り込み要 因	<ul><li>ダウンカウンタがアンダフローしたとき</li><li>リフレッシュ許可期間以外でリフレッシュを行った場合(リフレッシュエラー)</li></ul>
カウンタ値の読み出し	IWDTSR レジスタを読み出すことで、ダウンカウンタのカウント値の読み出しが可能
出力信号(内部信号)	<ul><li>リセット出力</li><li>割り込み要求出力</li><li>スリープモードカウント停止制御出力</li></ul>
オートスタートモード (オプション機能選択レジス タ0 (OFS0)制御)	<ul> <li>リセット後のクロック分周比の選択(OFS0.IWDTCKS[3:0]ビット)</li> <li>独立ウォッチドッグタイマのタイムアウト期間の選択(OFS0.IWDTTOPS[1:0]ビット)</li> <li>独立ウォッチドッグタイマのウィンドウ開始位置の選択(OFS0.IWDTRPSS[1:0]ビット)</li> <li>独立ウォッチドッグタイマのウィンドウ終了位置の選択(OFS0.IWDTRPES[1:0]ビット)</li> <li>リセット出力、または割り込み要求出力の選択(OFS0.IWDTRSTIRQSビット)</li> <li>スリープモード、ソフトウェアスタンバイモード、またはディープスリープモード遷移時のダウンカウント停止の選択(OFS0.IWDTSLCSTPビット)</li> </ul>
レジスタスタートモード (IWDT レジスタ制御)	<ul> <li>リフレッシュ動作後のクロック分周比の選択(IWDTCR.CKS[3:0]ビット)</li> <li>独立ウォッチドッグタイマのタイムアウト期間の選択(IWDTCR.TOPS[1:0]ビット)</li> <li>独立ウォッチドッグタイマのウィンドウ開始位置の選択(IWDTCR.RPSS[1:0]ビット)</li> <li>独立ウォッチドッグタイマのウィンドウ終了位置の選択(IWDTCR.RPES[1:0]ビット)</li> <li>リセット出力、または割り込み要求出力の選択(IWDTRCR.RSTIRQSビット)</li> <li>スリープモード、ソフトウェアスタンバイモード、またはディープスリープモード遷移時のダウンカウント停止の選択(IWDTCSTPR.SLCSTPビット)</li> </ul>

- 注1. 周辺モジュールクロック周波数(PCLK)≧4×(カウントソースの分周後周波数)となるようにしてください。
- 注2. オートスタートモード時、OFS0.IWDTSLCSTPビットが"1"の場合、レジスタスタートモード時、IWDTCSTPR.SLCSTPビットが"1"の場合。

IWDT 使用時は、周辺モジュールクロック (PCLK) が停止した場合に備え、IWDT 専用クロック (IWDTCLK) が必要です。バスインタフェース部とレジスタ部は PCLK で動作し、14 ビットのカウンタと制 御回路は IWDTCLK で動作します。

図 22.1 に IWDT のブロック図を示します。





図 22.1 IWDT のブロック図

### 22.2 レジスタの説明

### 22.2.1 IWDT リフレッシュレジスタ (IWDTRR)

アドレス IWDT.IWDTRR 0008 8030h



ビット	機能	R/W
b7-b0	"00h"書き込み後、"FFh"の書き込みでリフレッシュ	R/W

IWDTRR レジスタは、IWDT のカウンタをリフレッシュするレジスタです。

リフレッシュ許可期間中に、IWDTRR レジスタに "00h" を書き込み後、"FFh" を書き込む (リフレッシュ動作) ことにより IWDT のカウンタをリフレッシュします。


カウンタはリフレッシュされると、オートスタートモードの場合、オプション機能選択レジスタ 0 (OFS0) の IWDTTOPS[1:0] ビットで設定した値からダウンカウントを行います。レジスタスタートモードの場合、IWDTCR.TOPS[1:0] ビットで設定した値からダウンカウントを行います。また、レジスタスタートモードの場合、リセット解除後の最初のリフレッシュ動作により、IWDTCR.TOPS[1:0] ビットで設定した値からダウンカウントを開始します。

読み出される値は、"00h" を書き込んだ場合は "00h" が、"00h" 以外の値を書き込んだ場合は "FFh" となります。

リフレッシュ動作の詳細については、「22.3.3 リフレッシュ動作」を参照してください。

### 22.2.2 IWDT コントロールレジスタ (IWDTCR)

アドレス IWDT.IWDTCR 0008 8032h



ビット	シンボル	ビット名	機能	R/W
b1-b0	TOPS[1:0]	タイムアウト期間選択ビット	b1 b0 0 0: 128サイクル(007Fh) 0 1: 512サイクル(01FFh) 1 0: 1024サイクル(03FFh) 1 1: 2048サイクル(07FFh)	R/W
b3-b2	_	予約ビット	読むと"0"が読めます。書き込みは無効になります	R
b7-b4	CKS[3:0]	クロック分周比選択ビット	b7 b4 0000:分周なし 0010:16分周 0011:32分周 0100:64分周 1111:128分周 0101:256分周 上記以外は設定しないでください	R/W
b9-b8	RPES[1:0]	ウィンドウ終了位置選択ビット	b9 b8 0 0:75% 0 1:50% 1 0:25% 1 1:0% (ウィンドウの終了位置設定なし)	R/W
b11-b10	_	予約ビット	読むと"0"が読めます。書き込みは無効になります	R
b13-b12	RPSS[1:0]	ウィンドウ開始位置選択ビット	b13 b12 0 0: 25% 0 1: 50% 1 0: 75% 1 1: 100% (ウィンドウの開始位置設定なし)	R/W
b15-b14	_	予約ビット	読むと"0"が読めます。書き込みは無効になります	R

IWDTCR レジスタへの書き込みには制限があります。詳細については、「22.3.2 IWDTCR レジスタ、IWDTCSTPR レジスタ書き込み制御」を参照してください。

オートスタートモードの場合は、IWDTCR レジスタの設定は無効となり、オプション機能選択レジスタ 0 (OFS0) の設定が有効となります。OFS0 レジスタの設定は、IWDTCR レジスタの各ビットと同様の設定が可能です。詳細については、「22.3.8 オプション機能選択レジスタ 0 (OFS0) と IWDT レジスタの対応」を参照してください。

### TOPS[1:0] ビット(タイムアウト期間選択ビット)

カウンタがアンダフローするまでのタイムアウト期間を CKS[3:0] ビットで設定した分周クロックを 1 サイクルとして、128 サイクル/512 サイクル/1024 サイクル/2048 サイクルから選択します。

リフレッシュ後、アンダフローするまでの時間 (IWDTCLK 数) は、CKS[3:0] ビットと TOPS[1:0] ビット の組み合わせにより決定します。

表 22.2 に CKS[3:0] ビット、TOPS[1:0] ビットの設定と、タイムアウト期間および IWDTCLK 数の関係を示します。

表22.2 タイムアウト期間設定表

	CKS[3:0	0]ビット	•	TOPS[1:	0]ビット	ᄼᄗᆢᄼᄉᅖᅛ	タイムアウト期間	IWDTCLK数
b7	b6	b5	b4	b1	b0	- クロック分周比	(サイクル数)	IVVDTCLN数
0	0	0	0	0	0	分周なし	128	128
				0	1		512	512
				1	0		1024	1024
				1	1		2048	2048
0	0	1	0	0	0	16分周	128	2048
				0	1		512	8192
				1	0		1024	16384
				1	1		2048	32768
0	0	1	1	0	0	32分周	128	4096
				0	1		512	16384
				1	0		1024	32768
				1	1		2048	65536
0	1	0	0	0	0	64分周	128	8192
				0	1		512	32768
				1	0		1024	65536
				1	1		2048	131072
1	1	1	1	0	0	128分周	128	16384
				0	1		512	65536
				1	0		1024	131072
				1	1		2048	262144
0	1	0	1	0	0	256分周	128	32768
				0	1		512	131072
				1	0		1024	262144
				1	1		2048	524288

#### CKS[3:0] ビット(クロック分周比選択ビット)

IWDT は、IWDTCLK を分周する分周比設定を 1 分周 /16 分周 /32 分周 /64 分周 /128 分周 /256 分周から選択します。TOPS[1:0] ビットと組み合わせて、IWDT のカウント期間を IWDTCLK の  $128 \sim 524288$  クロックの間で設定できます。

#### RPES[1:0] ビット(ウィンドウ終了位置選択ビット)

カウンタのウィンドウ終了位置を、カウント期間の75%、50%、25%、0%から選択します。選択するウィンドウ終了位置は、ウィンドウ開始位置より小さい値を選択します(ウィンドウ開始位置>ウィンドウ終了位置)。ウィンドウ終了位置をウィンドウ開始位置よりも大きい値に設定した場合、ウィンドウ開始位置の設定のみが有効となります。

RPSS[1:0] ビット、RPES[1:0] ビットで設定したウィンドウ開始 / 終了位置のカウンタ値は、TOPS[1:0] ビットの設定により変わります。

表 22.3 に TOPS[1:0] ビットの値に対応したウィンドウ開始 / 終了位置のカウンタ値を示します。

表22.3 タイムアウト期間とウィンドウ許可/終了カウンタ値対応表

TOPS[1:	:0]ビット	タイムア	ウト期間		リフレッシュ許可	]/終了カウンタ値	
b1	b0	サイクル数	カウンタ値	100%	75%	50%	25%
0	0	128	007Fh	007Fh	005Fh	003Fh	001Fh
0	1	512	01FFh	01FFh	017Fh	00FFh	007Fh
1	0	1024	03FFh	03FFh	02FFh	01FFh	00FFh
1	1	2048	07FFh	07FFh	05FFh	03FFh	01FFh

#### RPSS[1:0] ビット (ウィンドウ開始位置選択ビット)

カウンタのウィンドウ開始位置を、カウント期間 (カウント開始を 100%、アンダフロー発生時を 0%) の 100%、75%、50%、25% から選択します。ウィンドウ開始位置からウィンドウ終了位置までの期間がリフレッシュ許可期間となり、それ以外はリフレッシュ禁止期間となります。

図 22.2 に RPSS[1:0] ビット、RPES[1:0] ビットの設定値と、リフレッシュ許可 / 禁止期間の関係を示します。





図 22.2 RPSS[1:0] ビット、RPES[1:0] ビットとリフレッシュ許可期間

### 22.2.3 IWDT ステータスレジスタ (IWDTSR)

アドレス IWDT.IWDTSR 0008 8034h



ビット	シンボル	ビット名	機能	R/W
b13-b0	CNTVAL[13:0]	カウンタ値ビット	カウンタのカウンタ値	R
b14	UNDFF	アンダフローフラグ	0:アンダフローなし 1:アンダフロー発生	R/(W) (注1)
b15	REFEF	リフレッシュエラーフラグ	0:リフレッシュエラーなし 1:リフレッシュエラー発生	R/(W) (注1)

注1. フラグを"0"にするための"0"書き込みのみ可能です。

IWDTSR レジスタは、IWDT へのリセット要因により初期化されます。それ以外のリセット要因では初期化されません。

#### CNTVAL[13:0] ビット(カウンタ値ビット)

カウンタのカウンタ値を確認することができます。ただし、読み出されるカウンタ値は、カウンタの実際の値に対し1カウントずれることがあります。

#### UNDFF フラグ(アンダフローフラグ)

カウンタのアンダフロー発生状態を確認することができます。

読み出した値が"1"のとき、カウンタはアンダフローが発生した状態です。読み出した値が"0"のとき、アンダフローは発生していません。

値を "0" にするには、UNDFF フラグに "0" を書き込んでください。"1" の書き込みは無効です。

#### REFEF フラグ(リフレッシュエラーフラグ)

リフレッシュエラー(リフレッシュ禁止期間中のリフレッシュ動作)の発生状態を確認することができます。

読み出した値が"1"のとき、リフレッシュエラーが発生した状態です。読み出した値が"0"のとき、リフレッシュエラーは発生していません。

値を "0" にするには、REFEF フラグに "0" を書き込んでください。"1" の書き込みは無効です。

### 22.2.4 IWDT リセットコントロールレジスタ (IWDTRCR)

アドレス IWDT.IWDTRCR 0008 8036h




ビット	シンボル	ビット名	機能	R/W
b6-b0	_	予約ビット	読むと"0"が読めます。書き込みは無効になります	R
b7	RSTIRQS		0: ノンマスカブル割り込み要求出力を許可 1: リセット出力を許可	R/W

IWDTRCR レジスタへの書き込みには制限があります。詳細については、「22.3.2 IWDTCR レジスタ、IWDTCSTPR レジスタ書き込み制御」を参照してください。

オートスタートモードの場合は、IWDTRCR レジスタの設定は無効となり、オプション機能選択レジスタ 0 (OFS0) の設定が有効となります。OFS0 レジスタの設定は、IWDTRCR レジスタの各ビットと同様の設定が可能です。詳細については、「22.3.8 オプション機能選択レジスタ 0 (OFS0) と IWDT レジスタの対応」を参照してください。

# 22.2.5 IWDT カウント停止コントロールレジスタ (IWDTCSTPR)

アドレス IWDT.IWDTCSTPR 0008 8038h



ビット	シンボル	ビット名	機能	R/W
b6-b0	_	予約ビット	読むと"0"が読めます。書き込みは無効になります	R
b7	SLCSTP	スリープモードカウント停止制御ビット	0: カウント停止無効 1: スリープモード、ソフトウェアスタンバイモード、お よびディープスリープモード遷移時のカウント停止有 効	R/W

低消費電力状態時、IWDT のカウンタを停止させるかどうかを設定するレジスタです。なお、IWDTCSTPR レジスタへの書き込みには制限があります。詳細については、「22.3.2 IWDTCR レジスタ、IWDTCSTPR レジスタ書き込み制御」を参照してください。

オートスタートモードの場合は、IWDTCSTPR レジスタの設定は無効となり、オプション機能選択レジスタ 0 (OFS0) の設定が有効となります。OFS0 レジスタの設定は、IWDTCSTPR レジスタの各ビットと同様の設定が可能です。詳細については、「22.3.8 オプション機能選択レジスタ 0 (OFS0) と IWDT レジスタの対応」を参照してください。

### SLCSTP ビット (スリープモードカウント停止制御ビット)

スリープモード、ソフトウェアスタンバイモード、およびディープスリープモード遷移時のカウント停止 を選択します。

### 22.2.6 オプション機能選択レジスタ 0 (OFS0)

オプション機能選択レジスタ 0 (OFS0) については、「22.3.8 オプション機能選択レジスタ 0 (OFS0) と IWDT レジスタの対応」を参照してください。

#### 22.3 動作説明

#### 22.3.1 カウント開始条件別の各動作

IWDT のスタートモードの選択は、オプション機能選択レジスタ 0 (OFS0) の IWDTSTRT ビットで行います。

OFS0.IWDTSTRT ビットが "1"(レジスタスタートモード)の場合、IWDTCR レジスタ、IWDTRCR レジスタ、IWDTCSTPR レジスタの設定が有効となり、IWDTRR レジスタへのリフレッシュ動作でカウントが開始されます。OFS0.IWDTSTRT ビットが "0"(オートスタートモード)の場合、OFS0 レジスタが有効となり、リセット後、自動的にカウントが開始されます。

#### 22.3.1.1 レジスタスタートモード

OFS0.IWDTSTRT ビットが "1" の場合、レジスタスタートモードとなり、IWDTCR レジスタ、IWDTRCR レジスタ、および IWDTCSTPR レジスタが有効となります。

リセット解除後、IWDTCR レジスタにクロック分周比、ウィンドウ開始 / 終了位置、タイムアウト期間、IWDTRCR レジスタにリセット出力 / 割り込み要求出力、また IWDTCSTPR レジスタに低消費電力状態への 遷移時での IWDT のカウンタのカウント停止制御の設定を行います。その後、リフレッシュ動作でカウンタに IWDTCR.TOPS[1:0] ビットで選択した値がセットされダウンカウントを開始します。

以後、プログラムが正常に動作していてリフレッシュ許可期間内でリフレッシュされている場合は、リフレッシュごとにカウンタ値が再設定されダウンカウントを続けます。この間、IWDT はリセットを出力しません。しかし、プログラムの暴走などによりカウンタのリフレッシュが行われず、カウンタのアンダフローが発生した場合、またはリフレッシュ許可期間以外でのリフレッシュ動作によりリフレッシュエラーが発生した場合は、IWDT はリセットを出力するか、もしくはノンマスカブル割り込み要求 (WUNI) を出力します。IWDTRCR.RSTIRQS ビットで、リセット出力、または割り込み要求出力のいずれかを選択します。

図 22.3 に以下の条件での動作例を示します。

- レジスタスタートモード (OFS0.IWDTSTRT = 1)
- リセット出力許可 (IWDTRCR.RSTIRQS = 1)
- ウィンドウ開始位置 75% (IWDTCR.RPSS[1:0] = 10b)
- ウィンドウ終了位置 25% (IWDTCR.RPES[1:0] = 10b)




図 22.3 レジスタスタートモード動作例

#### 22.3.1.2 オートスタートモード

オプション機能選択レジスタ 0 (OFS0) の IWDTSTRT ビットが "0" の場合、オートスタートモードとなり、IWDTCR レジスタ、IWDTCR レジスタ、および IWDTCSTPR レジスタが無効となります。

また、リセット期間中に OFS0 レジスタの値を使ってクロック分周比、ウィンドウ開始 / 終了位置、タイムアウト期間、リセット出力 / 割り込み要求出力、また低消費電力状態への遷移時での IWDT のカウンタのカウント停止制御の設定が行われます。その後、リセット解除でカウンタに OFS0.IWDTTOPS[1:0] ビットで設定されたタイムアウト期間の値がセットされ自動でダウンカウントを開始します。

以後、プログラムが正常に動作していてリフレッシュ許可期間内でリフレッシュされている場合は、リフレッシュごとにカウンタ値が再設定されダウンカウントを続けます。この間、IWDT はリセットを出力しません。しかし、プログラムの暴走などによりカウンタのリフレッシュが行われず、カウンタのアンダフローが発生した場合、またはリフレッシュ許可期間以外でのリフレッシュ動作によりリフレッシュエラーが発生した場合は、IWDT はリセットを出力するか、もしくはノンマスカブル割り込み要求 (WUNI) を出力します。リセットまたはノンマスカブル割り込み要求 (WUNI) が発生後、1 サイクルカウント後にカウンタはタイムアウト期間をリロードし、カウント動作を再開します。OFSO.IWDTRSTIRQS ビットで、リセット出力、または割り込み要求出力のいずれかを選択します。

#### 図 22.4 に以下の条件での動作例を示します。

- $\forall x \in X$   $\forall x \in X$
- ノンマスカブル割り込み要求出力許可 (OFSO.IWDTRSTIRQS = 0)
- ウィンドウ開始位置 75% (OFS0.IWDTRPSS[1:0] = 10b)
- ウィンドウ終了位置 25% (OFS0.IWDTRPES[1:0] = 10b)




図 22.4 オートスタートモード動作例

### 22.3.2 IWDTCR レジスタ、IWDTRCR レジスタ、IWDTCSTPR レジスタ書き込み制御

IWDTCR レジスタ、IWDTRCR レジスタ、および IWDTCSTPR レジスタへの書き込みは、リセット解除後から最初のリフレッシュ動作までの間に1回のみ可能です。

リフレッシュ動作(カウントスタート)後、もしくは IWDTCR レジスタ、IWDTRCR レジスタ、または IWDTCSTPR レジスタへ書き込みを行うと、IWDT 内部のプロテクト信号が"1"となり、以後 IWDTCR レジスタ、IWDTRCR レジスタ、および IWDTCSTPR レジスタへの書き込みをプロテクトします。

IWDTへのリセット要因により、プロテクトは解除されます。それ以外のリセット要因では解除されません。

図 22.5 に IWDTCR レジスタ書き込み制御波形を示します。




図 22.5 IWDTCR レジスタ書き込み制御波形

#### 22.3.3 リフレッシュ動作

カウンタのリフレッシュ、およびカウンタ動作開始(リフレッシュによるカウント開始)を行うには、 IWDTRR レジスタへの "00h" 書き込みに続けて "FFh" 書き込みを行います。 "00h" 書き込み後に "FFh" 以外を書き込んだ場合、リフレッシュは行いません。再度、IWDTRR レジスタへ "00h"  $\rightarrow$  "FFh" の順で書き込むことにより、リフレッシュを正常に行うことができます。

なお、"00h" (1回目)  $\rightarrow$  "00h" (2回目) の書き込みを行った場合でも、その後 "FFh" を書き込むことにより、"00h"  $\rightarrow$  "FFh" 順の書き込み動作が成立するため、"00h" (n-1回目)  $\rightarrow$  "00h" (n 回目)  $\rightarrow$  "FFh" のような書き込み動作も有効となり、リフレッシュを行います。"00h" 以前の書き込みが "00h" 以外でも同様に、"00h"  $\rightarrow$  "FFh" 順の書き込み動作が成立すると、リフレッシュを行います。また、IWDTRR レジスタへの"00h" 書き込みと "FFh" 書き込みの間に、IWDTRR レジスタ以外へのアクセス、または IWDTRR レジスタの読み出しを行った場合でもリフレッシュを行います。

#### 【リフレッシュ有効書き込み例】

- "00h" → "FFh"
- "00h" (n-1 回目 ) → "00h" (n 回目 ) → "FFh"
- "00h"  $\rightarrow$  別レジスタアクセスまたは IWDTRR レジスタの読み出し  $\rightarrow$  "FFh"

#### 【リフレッシュ無効書き込み例】

- "23h" ("00h" 以外 ) → "FFh"
- "00h" → "54h" ("FFh" 以外 )
- "00h" → "AAh" ("00h" および "FFh" 以外 ) → "FFh"

リフレッシュ動作として、IWDTRR レジスタへの "00h" の書き込みがリフレッシュ許可期間外であって も、IWDTRR レジスタへの "FFh" の書き込みがリフレッシュ許可期間内であれば、書き込み動作が成立と なりリフレッシュを行います。

なお、カウンタがリフレッシュされるタイミングは、IWDTRR レジスタに "FFh" を書き込み後、カウントサイクル数で最大 4 サイクル必要となります (1 サイクル間の IWDT 専用クロック (IWDTCLK) 数は、IWDTCR.CKS[3:0] ビットの設定値により異なります)。そのため、リフレッシュ許可期間終了位置から 4 カウント前、もしくはカウンタがアンダフローする 4 カウント前までに、IWDTRR レジスタへの "FFh" 書き込みを完了してください。カウンタの値は IWDTSR.CNTVAL[13:0] ビットで確認できます。

#### 【リフレッシュ動作タイミング例】

- ウィンドウ開始位置が "03FFh" とした場合、IWDTRR レジスタへの "00h" の書き込みが "03FFh" より前(たとえば "0402h") であっても、IWDTSR.CNTVAL[13:0] ビットの値が "03FFh" になってから、IWDTRR レジスタへ "FFh" を書き込めばリフレッシュを行います。
- ウィンドウ終了位置が "03FFh" とした場合、IWDTRR レジスタへ "00h" → "FFh" を書き込み直後に IWDTSR.CNTVAL[13:0] ビットの値を読み出して "0403h" ("03FFh" の 4 カウント前) 以上であればリフレッシュを行います。
- "0000h" までがリフレッシュ許可期間である場合、アンダフロー直前にリフレッシュが可能となりますが、この場合 IWDTRR レジスタへ "00h" → "FFh" を書き込み直後に IWDTSR.CNTVAL[13:0] ビットの値を読み出して "0003h"(アンダフローの4カウント前)以上であればアンダフローは発生せず、リフレッシュを行います。

**図 22.6** に PCLK > IWDTCLK、クロック分周比が IWDTCLK の場合の IWDT リフレッシュ動作波形を示します。




図 22.6 IWDT リフレッシュ動作波形 (IWDTCR.CKS[3:0] = 0000b、IWDTCR.TOPS[1:0] = 11b)

#### 22.3.4 ステータスフラグ

IWDTSR.REFEF フラグ、IWDTSR.UNDFF フラグは、IWDT がリセットを出力した場合のリセット要因、または IWDT の割り込み要求が発生した場合の割り込み要因を保持します。

リセット解除後、もしくは割り込み要求発生時に IWDTSR.REFEF フラグ、または IWDTSR.UNDFF フラグを読むことで、リセット要因、または割り込み要因の発生状態を確認することができます。

各フラグの値を"0"にするには"0"を書き込んでください。"1"の書き込みは無効です。

各フラグは、"0" にしなくても動作に影響を与えません。"0" にしない場合は、次に IWDT がリセットを 出力したときに古いリセット要因はクリアされ、新しいリセット要因が書き込まれます。または、次に IWDT の割り込み要求が発生したときに古い割り込み要因はクリアされ、新しい割り込み要因が書き込まれます。

なお、各フラグに "0" を書いた後、その値が反映されるまでには、最大で IWDTCLK 3 クロックと PCLK 2 クロック必要です。

#### 22.3.5 リセット出力

レジスタスタートモード時、IWDTRCR.RSTIRQS ビットを"1"にした場合、またはオートスタートモード時、オプション機能選択レジスタ 0 (OFS0) の IWDTRSTIRQS ビットを"1"にした場合、カウンタのアンダフロー、またはリフレッシュエラーにより、リセットを出力します。

レジスタスタートモードでは、リセット出力後、カウンタは初期状態 ("0000h") で保持されます。リセットを解除し再起動後、リフレッシュ動作を行うことによりカウンタ値が再設定されダウンカウントを開始します。

オートスタートモードでは、リセット出力後、自動でダウンカウントを開始します。

#### 22.3.6 割り込み要因

レジスタスタートモード時、IWDTRCR.RSTIRQS ビットを "0" にした場合, またはオートスタートモード時、OFS0.IWDTRSTIRQS ビットを "0" にした場合、カウンタのアンダフローまたはリフレッシュエラーが発生したとき、割り込み (WUNI) が発生します。本割り込みはノンマスカブル割り込みです。詳細は、「14. 割り込みコントローラ (ICUb)」を参照してください。

表22.4 IWDTの割り込み要因

名称	割り込み要因	DTCの起動
WUNI	カウンタのアンダフロー リフレッシュエラー	不可能

#### 22.3.7 カウンタ値の読み出し

IWDT のカウンタは IWDT 専用クロック (IWDTCLK) で動作しているため、カウンタ値を直接読み出すことはできません。そのため、IWDT はカウンタ値を周辺モジュールクロック (PCLK) で同期化し、

IWDTSR.CNTVAL[13:0] ビットに格納します。IWDTSR.CNTVAL[13:0] ビットに格納された値を読み出すことで、間接的にカウンタ値を確認することができます。

なお、読み出しにはPCLKで数クロック(最大4クロック)必要となるため、読み出されるカウンタ値は、カウンタの実際の値に対し1カウントずれることがあります。

**図 22.7** に PCLK > IWDTCLK、クロック分周比が IWDTCLK の場合の IWDT カウンタ値の読み出し処理を示します。




図 22.7 IWDT カウンタ値の読み出し処理 (IWDTCR.CKS[3:0] = 0000b、IWDTCR.TOPS[1:0] = 11b)

### 22.3.8 オプション機能選択レジスタ 0 (OFS0) と IWDT レジスタの対応

表 22.5 にオートスタートモードで使用するオプション機能選択レジスタ 0 (OFS0) とレジスタスタートモードで使用するレジスタとの対応を示します。

OFSO レジスタの設定は、IWDT 動作中は変更しないでください。

OFS0 レジスタについては、「7.2.1 オプション機能選択レジスタ 0 (OFS0)」を参照してください。

表 22.5 オプション機能選択レジスタ 0 (OFS0) と IWDT レジスタの対応

制御	機能	OFS0 レジスタ (オートスタートモード時有効) OFS0.IWDTSTRT = 0	IWDT レジスタ (レジスタスタートモード時有効) OFS0.IWDTSTRT = 1
カウンタ	タイムアウト期間選択	OFS0.IWDTTOPS[1:0]	IWDTCR.TOPS[1:0]
	クロック分周比選択	OFS0.IWDTCKS[3:0]	IWDTCR.CKS[3:0]
	ウィンドウ開始位置選択	OFS0.IWDTRPSS[1:0]	IWDTCR.RPSS[1:0]
	ウィンドウ終了位置選択	OFS0.IWDTRPES[1:0]	IWDTCR.RPES[1:0]
リセット出力/ 割り込み要求出力	リセット出力/割り込み要求出力選択	OFS0.IWDTRSTIRQS	IWDTRCR.RSTIRQS
カウント停止	スリープモードカウント停止制御	OFS0.IWDTSLCSTP	IWDTCSTPR.SLCSTP

#### 22.4 使用上の注意事項

### 22.4.1 リフレッシュ動作について

リフレッシュタイミングの設定においては、PCLK と IWDTCLK の精度を考慮し、誤差の範囲で周期が変化してもリフレッシュできる値を設定してください。

#### 22.4.2 クロック分周比の設定

周辺モジュールクロック周波数 (PCLK)  $\ge 4 \times ($  カウントソースの分周後周波数 ) となるようにしてください。

# 23. シリアルコミュニケーションインタフェース (SCIg, SCIh)

本 MCU は、独立した 3 チャネルのシリアルコミュニケーションインタフェース (SCI: Serial Communications Interface) を備えています。 SCI は、SCIg モジュール (SCI1, SCI5) と、SCIh モジュール (SCI12) から構成されています。

SCIg (SCI1, SCI5) は、調歩同期式とクロック同期式のシリアル通信が可能です。調歩同期式では Universal Asynchronous Receiver/Transmitter (UART) や、Asynchronous Communications Interface Adapter (ACIA) などの標準の調歩同期式通信用 LSI とのシリアル通信ができます。この他、調歩同期式モードの拡張機能として、ISO/IEC 7816-3 (Identification Card) に対応したスマートカード (IC カード) インタフェースに対応しています。さらに、簡易 I<sup>2</sup>C バスインタフェースのシングルマスタ動作、および簡易 SPI インタフェースに対応しています。

SCIh (SCI12) は、上記の機能に加えて、Start Frame、Information Frame から構成される拡張シリアル通信プロトコルに対応しています。

本章に記載している PCLK とは PCLKB を指します。

#### 23.1 概要

表 23.1 に SCIg の仕様を、表 23.2 に SCIh の仕様を、表 23.3 に SCI チャネル別機能一覧を示します。 図 23.1 に SCII、SCI5 のブロック図を、図 23.2 に SCI12 (SCIh) のブロック図を示します。

表23.1 SCIgの仕様 (1/2)

	項目	内容	
シリアル通信方式		<ul> <li>調歩同期式</li> <li>クロック同期式</li> <li>スマートカードインタフェース</li> <li>簡易I<sup>2</sup>Cバス</li> <li>簡易SPIバス</li> </ul>	
転送速度		ボーレートジェネレータ内蔵により任意のビットレートを設定可能	
全二重通信		送信部:ダブルバッファ構成による連続送信が可能 受信部:ダブルバッファ構成による連続受信が可能	
入出力端子		表23.4~表23.6参照	
データ転送		LSBファースト/MSBファースト選択可能 <sup>(注1)</sup>	
割り込み要因		送信終了、送信データエンプティ、受信データフル、受信エラー 開始条件/再開始条件/停止条件生成終了(簡易I <sup>2</sup> Cモード用)	
消費電力低減機能		チャネルごとにモジュールストップ状態への遷移が可能	
調歩同期式モード	データ長	7ビット/8ビット/9ビット	
	送信ストップビット	1ビット/2ビット	
	パリティ機能	偶数パリティ/奇数パリティ/パリティなし	
	受信エラー検出機能	パリティエラー、オーバランエラー、フレーミングエラー	
	ハードウェアフロー制御	CTSn#端子、RTSn#端子を用いた送受信制御が可能	
	スタートビットの検出	Lowまたは立ち下がりエッジを選択可能	
	ブレーク検出	フレーミングエラー発生時、RXDn端子のレベルを直接読み出すことでブレークを検出可能	
	クロックソース	内部クロック/外部クロックの選択が可能 MTUからの転送レートクロック入力が可能(SCI1, SCI5)	
	倍速モード	ボーレートジェネレータ倍速モードを選択可能	
	マルチプロセッサ通信機能	複数のプロセッサ間のシリアル通信機能	
	ノイズ除去	RXDn端子入力経路にデジタルノイズフィルタを内蔵	

### 表 23.1 SCIgの仕様 (2/2)

	項目	内容
クロック同期式モード データ長 8		8ビット
	受信エラーの検出	オーバランエラー
	ハードウェアフロー制御	CTSn#端子、RTSn#端子を用いた送受信制御が可能
スマートカード	エラー処理	受信時パリティエラーを検出するとエラーシグナルを自動送出
インタフェースモード 		送信時エラーシグナルを受信するとデータを自動再送信
	データタイプ	ダイレクトコンベンション/インバースコンベンションをサポート
簡易I <sup>2</sup> Cモード	通信フォーマット	I <sup>2</sup> Cバスフォーマット
	動作モード	マスタ(シングルマスタ動作のみ)
	転送速度	ファストモード対応(転送速度は「23.2.11 ビットレートレジスタ(BRR)」を 参照して設定してください)
	ノイズ除去	SSCLn、SSDAn入力経路にデジタルノイズフィルタを内蔵 ノイズ除去幅調整可能
簡易SPIモード	データ長	8ビット
	エラーの検出	オーバランエラー
	SS入力端子機能	SSn#端子がHighのとき、出力端子をハイインピーダンスにすることが可能
	クロック設定	クロック位相、クロック極性の設定を4種類から選択可能
ビットレートモジュレ-	ーション機能	内蔵ボーレートジェネレータの出力補正により誤差を低減可能

注1. 簡易I<sup>2</sup>Cモードでは、MSBファーストでのみ使用可能です。

### 表23.2 SCIhの仕様 (1/2)

	項目	内容	
シリアル通信方式		<ul> <li>調歩同期式</li> <li>クロック同期式</li> <li>スマートカードインタフェース</li> <li>簡易I<sup>2</sup>C バス</li> <li>簡易 SPI バス</li> </ul>	
転送速度		ボーレートジェネレータ内蔵により任意のビットレートを設定可能	
全二重通信		送信部:ダブルバッファ構成による連続送信が可能 受信部:ダブルバッファ構成による連続受信が可能	
入出力端子		表23.4~表23.7参照	
データ転送		LSBファースト/MSBファースト選択可能 (注1)	
割り込み要因		送信終了、送信データエンプティ、受信データフル、受信エラー 開始条件/再開始条件/停止条件生成終了(簡易I <sup>2</sup> Cモード用)	
消費電力低減機能		モジュールストップ状態への遷移が可能	
調歩同期式モード	データ長	7ビット/8ビット/9ビット	
	送信ストップビット	1ビット/2ビット	
	パリティ機能	偶数パリティ/奇数パリティ/パリティなし	
	受信エラー検出機能	パリティエラー、オーバランエラー、フレーミングエラー	
	ハードウェアフロー制御	CTSn#端子、RTSn#端子を用いた送受信制御が可能	
	スタートビットの検出	Lowまたは立ち下がりエッジを選択可能	
	ブレーク検出	フレーミングエラー発生時、RXDn端子のレベルを直接読み出すことでブレー クを検出可能	
	クロックソース	内部クロック/外部クロックの選択が可能 MTUからの転送レートクロック入力が可能	
	倍速モード	ボーレートジェネレータ倍速モードを選択可能	
	マルチプロセッサ通信機能	複数のプロセッサ間のシリアル通信機能	
	ノイズ除去	RXDn端子入力経路にデジタルノイズフィルタを内蔵	

### 表23.2 SCIhの仕様 (2/2)

	項目	内容	
クロック同期式モード	データ長	8ビット	
受信エラーの検出		オーバランエラー	
	ハードウェアフロー制御	CTSn#端子、RTSn#端子を用いた送受信制御が可能	
スマートカード	エラー処理	受信時パリティエラーを検出するとエラーシグナルを自動送出	
インタフェースモード		送信時エラーシグナルを受信するとデータを自動再送信	
	データタイプ	ダイレクトコンベンション/インバースコンベンションをサポート	
簡易I <sup>2</sup> Cモード	通信フォーマット	I <sup>2</sup> Cバスフォーマット	
	動作モード	マスタ(シングルマスタ動作のみ)	
	転送速度	ファストモード対応(転送速度は「23.2.11 ビットレートレジスタ(BRR)」を 参照して設定してください)	
	ノイズ除去	SSCLn、SSDAn入力経路にデジタルノイズフィルタを内蔵 ノイズ除去幅調整可能	
簡易SPIモード	データ長	8ビット	
	エラーの検出	オーバランエラー	
	SS入力端子機能	SSn#端子がHighのとき、出力端子をハイインピーダンスにすることが可能	
	クロック設定	クロック位相、クロック極性の設定を4種類から選択可能	
拡張シリアルモード	Start Frame送信	<ul><li>Break Field Low widthの出力が可能/出力完了割り込み機能あり</li><li>バス衝突検出機能あり/検出割り込み機能あり</li></ul>	
Start Frame受信		<ul> <li>Break Field Low widthの検出が可能/検出完了割り込み機能あり</li> <li>Control Field 0、Control Field 1のデータ比較/一致割り込み機能あり</li> <li>Control Field 1にはプライマリ/セカンダリの2種類の比較データを設定可能</li> <li>Control Field 1にプライオリティインタラプトビットを設定可能</li> <li>Break FieldがないStart Frameにも対応可能</li> <li>Control Field 0がないStart Frameにも対応可能</li> <li>ビットレート測定機能あり</li> </ul>	
	入出力制御機能	<ul> <li>TXDX12/RXDX12信号の極性選択が可能</li> <li>RXDX12信号にデジタルフィルタ機能を設定可能</li> <li>RXDX12端子とTXDX12端子を兼用した半二重通信が可能</li> <li>RXDX12端子受信データサンプリングタイミング選択可能</li> </ul>	
	タイマ機能	• リロードタイマ機能として使用可能	
ビットレートモジュレ-	ーション機能	内蔵ボーレートジェネレータの出力補正により誤差を低減可能	

注1. 簡易I<sup>2</sup>Cモードでは、MSBファーストでのみ使用可能です。

### 表23.3 SCIチャネル別機能一覧

項目	SCI1	SCI5	SCI12
調歩同期式モード	0	0	0
クロック同期式モード	0	0	0
スマートカードインタフェースモード	0	0	0
簡易I <sup>2</sup> Cモード	0	0	0
簡易SPIモード	0	0	0
拡張シリアルモード	_	_	0
MTUクロック入力	0	0	0




図 23.1 SCIg (SCI1, SCI5) のブロック図




図 23.2 SCIh (SCI12) のブロック図

表 23.4 ~表 23.7 に SCI の入出力端子をモード別に示します。

表23.4 SCIの入出力端子(調歩同期式/クロック同期式モード)

チャネル	端子名	入出力	機能
SCI1	SCK1	入出力	SCI1のクロック入出力端子
	RXD1	入力	SCI1の受信データ入力端子
	TXD1	出力	SCI1の送信データ出力端子
	CTS1#/RTS1#	入出力	SCI1 送受信開始制御用入出力端子
SCI5	SCK5	入出力	SCI5のクロック入出力端子
	RXD5	入力	SCI5の受信データ入力端子
	TXD5	出力	SCI5の送信データ出力端子
	CTS5#/RTS5#	入出力	SCI5送受信開始制御用入出力端子
SCI12	SCK12	入出力	SCI12のクロック入出力端子
	RXD12	入力	SCI12の受信データ入力端子
	TXD12	出力	SCI12の送信データ出力端子
	CTS12#/RTS12#	入出力	SCI12送受信開始制御用入出力端子

#### 表23.5 SCIの入出力端子(簡易I<sup>2</sup>Cモード)

チャネル	端子名	入出力	機能
SCI1	SSCL1	入出力	SCI1のI <sup>2</sup> Cクロック入出力端子
	SSDA1	入出力	SCI1のI <sup>2</sup> Cデータ入出力端子
SCI5	SSCL5	入出力	SCI5のI <sup>2</sup> Cクロック入出力端子
	SSDA5	入出力	SCI5のI <sup>2</sup> Cデータ入出力端子
SCI12	SSCL12	入出力	SCI12のI <sup>2</sup> Cクロック入出力端子
	SSDA12	入出力	SCI12のI <sup>2</sup> Cデータ入出力端子

### 表23.6 SCIの入出力端子(簡易SPIモード)

チャネル	端子名	入出力	機能
SCI1	SCK1	入出力	SCI1のクロック入出力端子
	SMISO1	入出力	SCI1のスレーブ送出データ入出力端子
	SMOSI1	入出力	SCI1のマスタ送出データ入出力端子
	SS1#	入力	SCI1チップセレクト入力端子
SCI5	SCK5	入出力	SCI5のクロック入出力端子
	SMISO5	入出力	SCI5のスレーブ送出データ入出力端子
	SMOSI5	入出力	SCI5のマスタ送出データ入出力端子
	SS5#	入力	SCI5チップセレクト入力端子
SCI12	SCK12	入出力	SCI12のクロック入出力端子
	SMISO12	入出力	SCI12のスレーブ送出データ入出力端子
	SMOSI12	入出力	SCI12のマスタ送出データ入出力端子
	SS12#	入力	SCI12チップセレクト入力端子

#### 表23.7 SCIの入出力端子(拡張シリアルモード)

チャネル	端子名	入出力	機能
SCI12	RXDX12	入力	SCI12の受信データ入力端子
	TXDX12	出力	SCI12の送信データ出力端子
	SIOX12	入出力	SCI12送受信データ入出力端子

### 23.2 レジスタの説明

### 23.2.1 レシーブシフトレジスタ (RSR)

RSR レジスタは、RXDn 端子から入力されたシリアルデータをパラレルデータに変換するための受信用シフトレジスタです。

1フレーム分のデータを受信すると、データは自動的に RDR レジスタへ転送されます。

CPU から直接アクセスすることはできません。

### 23.2.2 レシーブデータレジスタ (RDR)

アドレス SCI1.RDR 0008 A025h, SCI5.RDR 0008 A0A5h, SCI12.RDR 0008 B305h



RDR レジスタは、受信データを格納するための8ビットのレジスタです。

1フレーム分のデータを受信すると、RSR レジスタから受信データがこのレジスタへ転送され、RSR レジスタは次のデータを受信可能となります。

RSR レジスタと RDR レジスタはダブルバッファ構造になっているため、連続受信動作が可能です。


RDR レジスタのリードは、受信データフル割り込み (RXI) 要求が発生したときに1回だけ行ってください。受信データを RDR からリードしないまま次の1フレーム分のデータを受け取るとオーバランエラーになりますので注意してください。

RDR レジスタへは CPU から書き込みできません。

### 23.2.3 レシーブデータレジスタ H、L、HL (RDRH, RDRL, RDRHL)

- レシーブデータレジスタ H (RDRH)
  - アドレス SCI1.RDRH 0008 A030h, SCI5.RDRH 0008 A0B0h, SCI12.RDRH 0008 B310h
- レシーブデータレジスタ L (RDRL)
  - アドレス SCI1.RDRL 0008 A031h, SCI5.RDRL 0008 A0B1h, SCI12.RDRL 0008 B311h
- レシーブデータレジスタ HL (RDRHL)

アドレス SCI1.RDRHL 0008 A030h, SCI5.RDRHL 0008 A0B0h, SCI12.RDRHL 0008 B310h



RDRH レジスタと RDRL レジスタは、それぞれ受信データを格納するための 8 ビットのレジスタです。調 歩同期式モード 9 ビットデータ長選択時に使用します。

RDRL レジスタは RDR レジスタのシャドーとなっており、RDRL レジスタへのアクセスは RDR レジスタ へのアクセスになります。

1フレーム分のデータを受信すると、RSR レジスタから受信データがこれらのレジスタへ転送され、RSR レジスタは次のデータを受信可能となります。

RSR レジスタと RDRH レジスタおよび RDRL レジスタはダブルバッファ構造になっているため、連続受信動作が可能です。

RDRH レジスタおよび RDRL レジスタのリードは、受信データフル割り込み (RXI) 要求が発生したときに、RDRH レジスタ、RDRL レジスタの順に1回だけ行ってください。受信データを RDRL からリードしないまま次の1フレーム分のデータを受け取るとオーバランエラーになりますので注意してください。

RDRH レジスタおよび RDRL レジスタへは CPU から書き込みできません。RDRH レジスタの b1 から b7 は "0" に固定されており、読むと "0" が読めます。

RDRHL レジスタとして 16 ビットでもアクセスできます。

### 23.2.4 トランスミットデータレジスタ (TDR)

アドレス SCI1.TDR 0008 A023h, SCI5.TDR 0008 A0A3h, SCI12.TDR 0008 B303h



TDR レジスタは、送信データを格納するための8ビットのレジスタです。

TSR レジスタに空きを検出すると、TDR レジスタに書き込まれた送信データは、TSR レジスタに転送されて送信を開始します。


TDR レジスタと TSR レジスタはダブルバッファ構造になっているため、連続送信動作が可能です。1フレーム分のデータを送信したとき、TDR レジスタに次の送信データが書き込まれていれば TSR レジスタへ転送して送信を継続します。

TDR レジスタは CPU からリード / ライト可能です。TDR レジスタへの送信データの書き込みは、送信 データエンプティ割り込み (TXI) 要求が発生したときに 1 回だけ行ってください。

## 23.2.5 トランスミットデータレジスタ H、L、HL (TDRH, TDRL, TDRHL)

- トランスミットデータレジスタ H (TDRH)
  - アドレス SCI1.TDRH 0008 A02Eh, SCI5.TDRH 0008 A0AEh, SCI12.TDRH 0008 B30Eh
- トランスミットデータレジスタ L (TDRL)
  - アドレス SCI1.TDRL 0008 A02Fh, SCI5.TDRL 0008 A0AFh, SCI12.TDRL 0008 B30Fh
- トランスミットデータレジスタ HL (TDRHL)

アドレス SCI1.TDRHL 0008 A02Eh, SCI5.TDRHL 0008 A0AEh, SCI12.TDRHL 0008 B30Eh



TDRH レジスタと TDRL レジスタは、それぞれ送信データを格納するための 8 ビットのレジスタです。調 歩同期式モード 9 ビットデータ長選択時に使用します。

TDRL レジスタは TDR レジスタのシャドーとなっており、TDRL レジスタへのアクセスは TDR レジスタ へのアクセスになります。

TSR レジスタに空きを検出すると、TDRH レジスタおよび TDRL レジスタに書き込まれた送信データは TSR レジスタに転送されて送信を開始します。

TDRH レジスタおよび TDRL レジスタと TSR レジスタはダブルバッファ構造になっているため、連続送信動作が可能です。1フレーム分のデータを送信したとき、TDRL レジスタに次の送信データが書き込まれていれば TSR レジスタへ転送して送信を継続します。

TDRH レジスタおよび TDRL レジスタは CPU からリード / ライト可能です。 TDRH レジスタの b1 から b7 は "1" に固定されており、読むと "1" が読めます。書く場合、"1" としてください。

TDRH レジスタおよび TDRL レジスタへの送信データの書き込みは、送信データエンプティ割り込み (TXI) 要求が発生したときに、TDRH レジスタ、TDRL レジスタの順に1回だけ行ってください。

TDRHL レジスタとして 16 ビットでもアクセスできます。

## 23.2.6 トランスミットシフトレジスタ (TSR)

TSR レジスタは、シリアルデータを送信するためのシフトレジスタです。

TDR レジスタに書き込まれた送信データは、自動的に TSR レジスタに転送され、TXDn 端子に送出することでシリアルデータの送信を行います。


CPU からは直接アクセスすることはできません。

## 23.2.7 シリアルモードレジスタ (SMR)

SMR レジスタは、スマートカードインタフェースモードと非スマートカードインタフェースモードに応じて一部のビットの機能が異なります。

## (1) 非スマートカードインタフェースモードのとき (SCMR.SMIF ビット = 0)

アドレス SCI1.SMR 0008 A020h, SCI5.SMR 0008 A0A0h, SCI12.SMR 0008 B300h



ビット	シンボル	ビット名	機能	R/W
b1-b0	CKS[1:0]	クロックセレクトビット	b1 b0 0 0: PCLK (n = 0) (注1) 0 1: PCLK/4 (n = 1) (注1) 1 0: PCLK/16 (n = 2) (注1) 1 1: PCLK/64 (n = 3) (注1)	R/W (注4)
b2	MP	マルチプロセッサモードビット	(調歩同期式モードのみ有効) 0:マルチプロセッサ通信機能を禁止 1:マルチプロセッサ通信機能を許可	R/W (注4)
b3	STOP	ストップビットレングスビット	(調歩同期式モードのみ有効) 0:1ストップビット 1:2ストップビット	R/W (注4)
b4	PM	パリティモードビット	(PE ビット= 1のときのみ有効) 0:偶数パリティで送受信 1:奇数パリティで送受信	R/W (注4)
b5	PE	パリティイネーブルビット	<ul> <li>(調歩同期式モードのみ有効)</li> <li>● 送信時</li> <li>0:パリティビットなし</li> <li>1:パリティビットを付加</li> <li>● 受信時</li> <li>0:パリティなしで受信</li> <li>1:パリティチェックを行う</li> </ul>	R/W (注4)
b6	CHR	キャラクタレングスビット	(調歩同期式モードのみ有効 (注2)) SCMR.CHR1ビットと組み合わせて選択します。 CHR1 CHR 0 0:データ長9ビットで送受信 0 1:データ長9ビットで送受信 1 0:データ長8ビットで送受信(初期値) 1 1:データ長7ビットで送受信(注3)	R/W (注4)
b7	СМ	コミュニケーションモードビット	0:調歩同期式モード、または簡易I <sup>2</sup> Cモードで動作 1:クロック同期式モード、または簡易SPIモードで動作	R/W (注4)

- 注1. nは設定値の10進表示で、「23.2.11 ビットレートレジスタ(BRR)」中のnの値を表します。
- 注2. 調歩同期式モード以外では、設定は無効でデータ長は8ビット固定です。
- 注3. LSBファースト固定となり、送信ではTDRレジスタのMSB(b7)は送信されません。
- 注4. SCR.TE ビット=0、SCR.RE ビット=0(シリアル送信動作を禁止、かつシリアル受信動作を禁止)の場合のみ書き込み可能です。

## CKS[1:0] ビット(クロックセレクトビット)

内蔵ボーレートジェネレータのクロックソースを選択します。

CKS[1:0] ビットの設定値とボーレートの関係については、「23.2.11 ビットレートレジスタ (BRR)」を参照してください。

#### MP ビット(マルチプロセッサモードビット)

マルチプロセッサ通信機能の許可 / 禁止を選択します。マルチプロセッサモードでは、PE、PM ビットの設定は無効です。

## STOP ビット(ストップビットレングスビット)

送信データのストップビット長を選択します。

受信時はこのビットの設定にかかわらずストップビットの1ビット目のみチェックし、2ビット目が"0" の場合は次の送信フレームのスタートビットと見なします。

## PM ビット(パリティモードビット)

送受信時のパリティ (偶数パリティ/奇数パリティ)を選択します。マルチプロセッサモードでは、PM ビットの設定は無効です。

### PE ビット(パリティイネーブルビット)

PE ビットが"1"のとき、送信時はパリティビットを付加し、受信時はパリティチェックを行います。 マルチプロセッサフォーマットでは、PE ビットの設定にかかわらずパリティビットの付加、チェックは 行いません。

### CHR ビット(キャラクタレングスビット)

送受信データのデータ長を SCMR.CHR1 ビットと組み合わせて選択します。 調歩同期式モード以外では、データ長は 8 ビット固定です。

## (2) $\lambda = -\lambda + \lambda = 1$

アドレス SMCI1.SMR 0008 A020h, SMCI5.SMR 0008 A0A0h, SMCI12.SMR 0008 B300h

_	b7	b6	b5	b4	b3	b2	b1	b0
	GM	BLK	PE	PM	ВСР	[1:0]	CKS	[1:0]
リセット後の値	0	0	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b1-b0	CKS[1:0]	クロックセレクト ビット	b1 b0 0 0: PCLK (n = 0) (注1) 0 1: PCLK/4 (n = 1) (注1) 1 0: PCLK/16 (n = 2) (注1) 1 1: PCLK/64 (n = 3) (注1)	R/W (注2)
b3-b2	BCP[1:0]	基本クロック パルスビット	SCMR.BCP2 ビットと組み合わせて選択します。 表 23.8に SCMR.BCP2 ビットと SMR.BCP[1:0] ビットの組み合わせを示します。	R/W (注2)
b4	PM	パリティモード ビット	(PEビット= 1のときのみ有効) 0:偶数パリティで送受信 1:奇数パリティで送受信	R/W (注2)
b5	PE	パリティ イネーブルビット	PE ビットが"1"のとき、送信時はパリティビットを付加し、受信時はパリティチェックを行います。スマートカードインタフェースモードでは、PE ビットは"1"にして使用してください	R/W (注2)
b6	BLK	ブロック転送 モードビット	0: 非ブロック転送モードで動作します 1: ブロック転送モードで動作します	R/W (注2)
b7	GM	GSMモードビット	0 : 非GSMモードで動作します 1 : GSMモードで動作します	R/W (注2)

- 注1. nは設定値の10進表示で、「23.2.11 ビットレートレジスタ(BRR)」中のnの値を表します。
- 注2. SCR.TE ビット= 0、SCR.RE ビット= 0 (シリアル送信動作を禁止、かつシリアル受信動作を禁止) の場合のみ書き込み可能です。

## CKS[1:0] ビット(クロックセレクトビット)

内蔵ボーレートジェネレータのクロックソースを選択します。

CKS[1:0] ビットの設定値とボーレートの関係については、「23.2.11 ビットレートレジスタ (BRR)」を参照してください。

#### BCP[1:0] ビット(基本クロック パルスビット)

スマートカードインタフェースモードにおいて、1ビット転送期間中の基本クロック数を選択します。 SCMR.BCP2ビットと組み合わせて選択します。

詳細は、「23.6.4 受信データサンプリングタイミングと受信マージン」を参照してください。

表23.8 SCMR.BCP2ビットとSMR.BCP[1:0]ビットの組み合わせ

SCMR.BCP2ビット	SMR.BCP	[1:0]ビット	1ビット転送期間中の基本クロック数
0	0	0	93クロック(S = 93) <sup>(注1)</sup>
0	0	1	128クロック(S = 128) <sup>(注1)</sup>
0	1	0	186クロック(S = 186) <sup>(注1)</sup>
0	1	1	512クロック(S = 512) <sup>(注1)</sup>
1	0	0	32 クロック (S = 32) <sup>(注1)</sup> (初期値)
1	0	1	64クロック(S = 64) <sup>(注1)</sup>
1	1	0	372クロック(S = 372) <sup>(注1)</sup>
1	1	1	256クロック(S = 256) <sup>(注1)</sup>

注1. Sは「23.2.11 ビットレートレジスタ(BRR)」中のSの値を表します。



#### PM ビット(パリティモードビット)

送受信時のパリティ (偶数パリティ/奇数パリティ)を選択します。 スマートカードインタフェースモードにおけるこのビットの使用方法については、「23.6.2 データフォーマット (ブロック転送モード時を除く)」を参照してください。

#### PE ビット (パリティ イネーブルビット)

PE ビットは"1" にしてください。

送信時はパリティビットを付加し、受信時はパリティチェックを行います。

## BLK ビット(ブロック転送 モードビット)

BLK ビットを"1"にすると、ブロック転送モードで動作します。 ブロック転送モードについては、「23.6.3 ブロック転送モード」を参照してください。

## GM ビット(GSM モードビット)

GM ビットを"1"にすると、GSM モードで動作します。

GSM モードでは、SSR.TEND フラグのセットタイミングが先頭から 11.0 etu (etu: Elementary Time Unit、1 ビットの転送期間) に前倒しされ、クロック出力制御機能が追加されます。詳細は、「23.6.6 シリアルデータの送信(ブロック転送モードを除く)」、「23.6.8 クロック出力制御」を参照してください。

## 23.2.8 シリアルコントロールレジスタ (SCR)

- 注. SCR レジスタは、スマートカードインタフェースモードと非スマートカードインタフェースモードに応じてー 部のビットの機能が異なります。
- (1) 非スマートカードインタフェースモードのとき (SCMR.SMIF ビット = 0)

アドレス SCI1.SCR 0008 A022h, SCI5.SCR 0008 A0A2h, SCI12.SCR 0008 B302h

	b7	b6	b5	b4	b3	b2	b1	b0
	TIE	RIE	TE	RE	MPIE	TEIE	CKE	[1:0]
リセット後の値	0	0	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b1-b0	CKE[1:0]	クロックイネーブルビット	(調歩同期式の場合) b1 b0 0 0: 内蔵ボーレートジェネレータ	R/W (注1)
b2	TEIE	トランスミットエンド インタラプトイネーブルビット	0:TEI割り込み要求を禁止 1:TEI割り込み要求を許可	R/W
b3	MPIE	マルチプロセッサインタラプト イネーブルビット	(調歩同期式モードで、SMR.MPビット=1のとき有効) 0: 通常の受信動作 1: マルチプロセッサビットが"0"の受信データは読み飛ばし、 SSR.RDRF, ORER, FERの各ステータスフラグのセット ("1")を禁止します。マルチプロセッサビットが"1"のデータ を受信すると、MPIE ビットは自動的に"0"になり、通常の 受信動作に戻ります	R/W
b4	RE	レシーブイネーブルビット	0:シリアル受信動作を禁止 1:シリアル受信動作を許可	R/W (注2)
b5	TE	トランスミットイネーブルビット	0:シリアル送信動作を禁止 1:シリアル送信動作を許可	R/W (注2)
b6	RIE	レシーブインタラプトイネーブル ビット	0:RXIおよびERI割り込み要求を禁止 1:RXIおよびERI割り込み要求を許可	R/W
b7	TIE	トランスミットインタラプト イネーブルビット	0:TXI割り込み要求を禁止 1:TXI割り込み要求を許可	R/W

#### x. Don't care

- 注1. TEビット=0、REビット=0の場合のみ書き込み可能です。
- 注2. SMR.CMビットが"1"のときは、TEビット=0、REビット=0の場合のみ"1"を書き込み可能です。

一度、TE、REビットのいずれかを"1"にした後は、TEビット= 0、REビット= 0の書き込みのみ可能になります。SMR.CMビットが"0"かつSIMR1のIICMビットが"0"のときは、任意のタイミングで書き込みが可能です。

## CKE[1:0] ビット(クロックイネーブルビット)

クロックソースおよび SCKn 端子の機能を選択します。

内蔵 MTU クロックは SEMR.ACSO ビットと組み合わせて設定します。

## TEIE ビット(トランスミットエンド インタラプトイネーブルビット)

TEI割り込み要求を許可、または禁止します。

TEI 割り込み要求の禁止は、TEIE ビットを"0"にすることで行うことができます。

簡易  $I^2C$  モードでは、開始 / 再開始 / 停止条件生成完了割り込み (STI 割り込み ) が TEI 割り込みに割り当てられます。その場合も TEIE ビットにより STI 割り込み要求を許可、または禁止することができます。

## MPIE ビット(マルチプロセッサインタラプト イネーブルビット)

MPIE ビットを "1" にすると、マルチプロセッサビットが "0" の受信データは読み飛ばし、SSR.RDRF、ORER、FER フラグの各ステータスフラグは "1" になりません。マルチプロセッサビットが "1" のデータを受信すると、MPIE ビットは自動的にクリアされ、通常の受信動作に戻ります。詳細は「23.4 マルチプロセッサ通信機能」を参照してください。

マルチプロセッサビットが "0" の受信データを受信しているときは、RSR レジスタから RDR レジスタへの受信データの転送、および受信エラーの検出と、RDRF、ORER、FER の各フラグのセット ("1") は行いません。

マルチプロセッサビットが "1" の受信データを受信すると、SSR.MPB ビットを "1" にし、MPIE ビットを自動的に "0" にし、RXI、ERI 割り込み要求(SCR の RIE ビットが "1" の場合)と、RDRF、ORER、FER フラグのセット ("1") が許可されます。

マルチプロセッサ通信機能を使用しない場合は、MPIE ビットには "0" を書き込んでください。

### RE ビット(レシーブイネーブルビット)

シリアル受信動作を許可、または禁止します。

RE ビットを"1"にすると、調歩同期式モードの場合はスタートビットを、クロック同期式モードの場合は同期クロック入力をそれぞれ検出するとシリアル受信を開始します。なお、RE ビットを"1"にする前に SMR レジスタの設定を行い、受信フォーマットを決定してください。

RE ビットを "0" にして受信動作を停止しても、SSR.ORER、FER、PER、RDRF の各フラグは影響を受けず、状態を保持します。

#### TE ビット(トランスミットイネーブルビット)

シリアル送信動作を許可、または禁止します。

TE ビットを"1"にすると、TDR レジスタに送信データを書き込むことでシリアル送信を開始します。なお、TE ビットを"1"にする前に SMR レジスタの設定を行い、送信フォーマットを決定してください。

## RIE ビット(レシーブインタラプトイネーブルビット)

RXI および ERI 割り込み要求を許可、または禁止します。

RXI割り込み要求の禁止は、RIEビットを"0"にすることで行うことができます。

ERI 割り込み要求の解除は、SSR レジスタの ORER、FER、PER フラグをすべてクリアするか、RIE ビットを "0" にすることで行うことができます。

## TIE ビット(トランスミットインタラプト イネーブルビット)

TXI割り込み要求を許可、または禁止します。

TXI割り込み要求の禁止は、TIEビットを"0"にすることで行うことができます。



## 

アドレス SMCI1.SCR 0008 A022h, SMCI5.SCR 0008 A0A2h, SMCI12.SCR 0008 B302h

_	b7	b6	b5	b4	b3	b2	b1	b0
	TIE	RIE	TE	RE	MPIE	TEIE	CKE	[1:0]
リセット後の値	0	0	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b1-b0	CKE[1:0]	クロックイネーブルビット	<ul> <li>SMR.GMビット=0の場合 bi bi</li></ul>	R/W (注1)
b2	TEIE	トランスミットエンド インタラプトイネーブルビット	スマートカードインタフェースモードでは、"0"としてください	R/W
b3	MPIE	マルチプロセッサインタラプト イネーブルビット	スマートカードインタフェースモードでは、"0"としてください	R/W
b4	RE	レシーブイネーブルビット	0:シリアル受信動作を禁止 1:シリアル受信動作を許可	R/W (注2)
b5	TE	トランスミットイネーブルビット	0:シリアル送信動作を禁止 1:シリアル送信動作を許可	R/W (注2)
b6	RIE	レシーブインタラプトイネーブル ビット	0:RXIおよびERI割り込み要求を禁止 1:RXIおよびERI割り込み要求を許可	R/W
b7	TIE	トランスミットインタラプト イネーブルビット	0:TXI割り込み要求を禁止 1:TXI割り込み要求を許可	R/W

#### x: Don't care

注1. TE ビット= 0、RE ビット= 0の場合のみ書き込み可能です。

注2. TEビット=0、REビット=0の場合のみ"1"を書き込み可能です。

一度、TE、REビットのいずれかを"1"にした後は、TEビット=0、REビット=0の書き込みのみ行ってください。

各割り込み要求については、「23.12割り込み要因」を参照してください。

## CKE[1:0] ビット(クロックイネーブルビット)

SCKn 端子からのクロック出力を制御します。

GSM モードではクロックの出力をダイナミックに切り替えることができます。詳細は、「23.6.8 **クロック出力制御」**を参照してください。

## TEIE ビット(トランスミットエンド インタラプトイネーブルビット)

スマートカードインタフェースモードでは"0"としてください。

### MPIE ビット(マルチプロセッサインタラプト イネーブルビット)

スマートカードインタフェースモードでは"0"としてください。

## RE ビット(レシーブイネーブルビット)

シリアル受信動作を許可、または禁止します。

RE ビットを"1"にすると、スタートビットを検出するとシリアル受信を開始します。なお、RE ビットを"1"にする前に SMR レジスタの設定を行い、受信フォーマットを決定してください。

RE ビットを "0" にして受信動作を停止しても、SSR レジスタの ORER、FER、PER フラグは影響を受けず、状態を保持します。

#### TE ビット(トランスミットイネーブルビット)

シリアル送信動作を許可、または禁止します。

TE ビットを"1"にすると、TDR レジスタに送信データを書き込むことでシリアル送信を開始します。なお、TE ビットを"1"にする前に SMR レジスタの設定を行い、送信フォーマットを決定してください。

## RIE ビット(レシーブインタラプトイネーブルビット)

RXI および ERI 割り込み要求を許可、または禁止します。

RXI割り込み要求の禁止は、RIEビットを"0"にすることで行うことができます。

ERI 割り込み要求の解除は、SSR レジスタの ORER、FER、PER フラグをすべてクリアするか、RIE ビットを "0" にすることで行うことができます。

#### TIE ビット(トランスミットインタラプト イネーブルビット)

TXI割り込み要求を許可、または禁止します。


TXI 割り込み要求の禁止は、TIE ビットを"0"にすることで行うことができます。

## 23.2.9 シリアルステータスレジスタ (SSR)

SSR レジスタは、スマートカードインタフェースモードと非スマートカードインタフェースモードに応じて一部のビットの機能が異なります。

## (1) 非スマートカードインタフェースモードのとき (SCMR.SMIF ビット = 0)

アドレス SCI1.SSR 0008 A024h, SCI5.SSR 0008 A0A4h, SCI12.SSR 0008 B304h



ビット	シンボル	ビット名	機能	R/W
b0	MPBT	マルチプロセッサビットトランス ファビット	送信フレームに付加するマルチプロセッサビットの設定 0:データ送信サイクル 1:ID送信サイクル	R/W
b1	MPB	マルチプロセッサビット	受信フレーム中のマルチプロセッサビットの値 0:データ送信サイクル 1:ID送信サイクル	R
b2	TEND	トランスミットエンドフラグ	0:キャラクタを送信中 1:キャラクタを送信終了	R
b3	PER	パリティエラーフラグ	0:パリティエラーの発生なし 1:パリティエラーの発生あり	R/(W) (注1)
b4	FER	フレーミングエラーフラグ	0:フレーミングエラーの発生なし 1:フレーミングエラーの発生あり	R/(W) (注1)
b5	ORER	オーバランエラーフラグ	0:オーバランエラーの発生なし 1:オーバランエラーの発生あり	R/(W) (注1)
b6	RDRF	受信データフルフラグ	0:RDR レジスタに有効なデータなし 1:RDR レジスタに受信データあり	R/(W) (注2)
b7	TDRE	送信データエンプティフラグ	0:TDR レジスタに未送信のデータあり 1:TDR レジスタにデータなし	R/(W) (注2)

注1. フラグをクリアするための"0"書き込みのみ可能です。フラグをクリアする場合は、フラグが"1"であることを確認してから "0"を書いてください。

## MPB ビット(マルチプロセッサビット)

受信フレーム中のマルチプロセッサビットの値が格納されます。SCR.RE ビットが"0"のときは変化しません。

## TEND フラグ(トランスミットエンドフラグ)

送信が終了したことを表示します。

「"1"になる条件]

- SCR.TE ビットが "0" (シリアル送信動作を禁止) のとき SCR.TE ビットを "0" から "1" にするときは、TEND フラグは影響を受けず "1" の状態を保持します。
- 送信キャラクタの最後尾ビットの送信時、TDR レジスタが更新されていないとき

「"0"になる条件]

• SCR.TE ビットが "1" の状態で TDR レジスタへ送信データを書き込んだとき TEND フラグを "0" にして割り込み処理ルーチンを終了する場合は、「14.4.1.2 レベル検出の割り込み ステータスフラグ」の手順を参照してください。

注2. 書く場合"1"としてください。

## PER フラグ(パリティエラーフラグ)

調歩同期式モードで受信時にパリティエラーが発生して異常終了したことを表示します。 ["1"になる条件]

• 受信中にパリティエラーを検出したとき パリティエラーが発生したときの受信データは RDR レジスタに転送されますが、RXI 割り込み要求は 発生しません。なお、PER フラグが"1"になった状態では、以降の受信データは RDR レジスタに転送 されません。

["0"になる条件]

• "1" の状態を読み出した後、"0" を書き込んだとき

PER フラグを "0" にして割り込み処理ルーチンを終了する場合は、「14.4.1.2 レベル検出の割り込みステータスフラグ」の手順を参照してください。

SCR.RE ビットを "0" (シリアル受信動作を禁止) にしても、PER フラグは影響を受けず以前の状態を保持します。

## FER フラグ(フレーミングエラーフラグ)

調歩同期式モードで受信時にフレーミングエラーが発生して異常終了したことを表示します。 ["1"になる条件]

• ストップビットが"0"のとき

2ストップモードのときは、1ビット目のストップビットが"1"であるかどうかのみを判定し、2ビット目のストップビットはチェックしません。なお、フレーミングエラーが発生したときの受信データはRDRレジスタに転送されますが、RXI割り込み要求は発生しません。さらに、FERフラグが"1"になった状態では、以降の受信データはRDRレジスタに転送されません。

["0"になる条件]

• "1" の状態を読み出した後、"0" を書き込んだとき

FER フラグを "0" にして割り込み処理ルーチンを終了する場合は、「14.4.1.2 レベル検出の割り込みステータスフラグ」の手順を参照してください。

SCR.RE ビットを"0"にしても、FER フラグは影響を受けず以前の状態を保持します。

#### ORER フラグ(オーバランエラーフラグ)

受信時にオーバランエラーが発生して異常終了したことを表示します。「"1"になる条件

• RDR レジスタの受信データをリードしないで次のデータを受信したとき

RDR レジスタはオーバランエラーが発生する前の受信データを保持し、後から受信したデータが失われます。ORER フラグが "1" になった状態では、以降のシリアル受信を続けることはできません。なお、クロック同期式モードでは、シリアル送信も続けることはできません。

["0"になる条件]

• "1" の状態を読み出した後、"0" を書き込んだとき

ORER フラグを "0" にして割り込み処理ルーチンを終了する場合は、「14.4.1.2 レベル検出の割り込み ステータスフラグ」の手順を参照してください。

SCR.RE ビットを "0" にしても、ORER フラグは影響を受けず以前の状態を保持します。

## RDRF フラグ(受信データフルフラグ)

RDR レジスタ内の受信データの有無を表示します。

["1"になる条件]

- 受信が正常終了し、RSR レジスタから RDR レジスタへ受信データが転送されたとき ["0" になる条件]
  - RDR レジスタからデータを読み出したとき

## TDRE フラグ(送信データエンプティフラグ)

TDR レジスタ内の送信データの有無を表示します。

["1"になる条件]

• TDR レジスタから TSR レジスタにデータが転送されたとき

["0"になる条件]

• TDR レジスタへ送信データを書いたとき

## 

アドレス SMCI1.SSR 0008 A024h, SMCI5.SSR 0008 A0A4h, SMCI12.SSR 0008 B304h

	b7	b6	b5	b4	b3	b2	b1	b0
	TDRE	RDRF	ORER	ERS	PER	TEND	MPB	MPBT
リセット後の値	1	0	0	0	0	1	0	0

ビット	シンボル	ビット名	機能	R/W
b0	MPBT	マルチプロセッサビット トランスファビット	スマートカードインタフェースモードでは"0"としてください	R/W
b1	MPB	マルチプロセッサビット	スマートカードインタフェースモードでは使用しません。"0" としてください	R
b2	TEND	トランスミットエンドフラグ	0:キャラクタを送信中 1:キャラクタを送信終了	R
b3	PER	パリティエラーフラグ	0:パリティエラーの発生なし 1:パリティエラーの発生あり	R/(W) (注1)
b4	ERS	エラーシグナルステータスフラグ	0:エラーシグナルLow応答なし 1:エラーシグナルLow応答あり	R/(W) (注1)
b5	ORER	オーバランエラーフラグ	0:オーバランエラーの発生なし 1:オーバランエラーの発生あり	R/(W) (注1)
b6	RDRF	受信データフルフラグ	0:RDR レジスタに有効なデータなし 1:RDR レジスタに受信データあり	R/(W) (注2)
b7	TDRE	送信データエンプティフラグ	0:TDR レジスタに未送信のデータあり 1:TDR レジスタにデータなし	R/(W) (注2)

注1. フラグをクリアするための"0"書き込みのみ可能です。フラグをクリアする場合は、フラグが"1"であることを確認してから "0"を書いてください。

"0"を書いてください。 注2. 書く場合"1"としてください。

## TEND フラグ(トランスミットエンドフラグ)

受信側からのエラーシグナルの応答がなく、次の送信データを TDR レジスタに転送可能になったとき "1" になります。

["1"になる条件]

- SCR.TE ビット = 0 (シリアル送信動作を禁止) のとき SCR.TE ビットを "0" から "1" にするときは、TEND フラグは影響を受けず "1" の状態を保持します。
- 1 バイトのデータを送信して一定期間後、ERS フラグ = 0 かつ TDR レジスタが更新されていないとき セットされるタイミングは、レジスタの設定により以下のように異なります。

SMR.GM ビット=0、SMR.BLK ビット=0 のとき、送信開始から 12.5 etu 後

SMR.GM ビット=0、SMR.BLK ビット=1 のとき、送信開始から 11.5 etu 後

SMR.GM ビット=1、SMR.BLK ビット=0のとき、送信開始から11.0 etu 後

SMR.GM ビット=1、SMR.BLK ビット=1のとき、送信開始から11.0 etu 後

「"0"になる条件]

• SCR.TE ビットが "1" の状態で TDR レジスタへ送信データを書き込んだとき TEND フラグを "0" にして割り込み処理ルーチンを終了する場合は、「14.4.1.2 レベル検出の割り込み ステータスフラグ」の手順を参照してください。

#### PER フラグ(パリティエラーフラグ)

調歩同期式モードで受信時にパリティエラーが発生して異常終了したことを表示します。 ["1"になる条件]

• 受信中にパリティエラーを検出したとき パリティエラーが発生したときの受信データは RDR レジスタに転送されますが、RXI 割り込み要求は 発生しません。なお、PER フラグが"1"になった状態では、以降の受信データは RDR レジスタに転送 されません。

「"0"になる条件]

• "1" の状態を読み出した後、"0" を書き込んだとき

PER フラグを "0" にして割り込み処理ルーチンを終了する場合は、「14.4.1.2 レベル検出の割り込みステータスフラグ」の手順を参照してください。

SCR.RE ビットを "0" (シリアル受信動作を禁止) にしても、PER フラグは影響を受けず以前の状態を保持します。

### ERS フラグ(エラーシグナルステータスフラグ)

["1"になる条件]

• エラーシグナル Low をサンプリングしたとき

["0"になる条件]

• "1" の状態を読み出した後、"0" を書き込んだとき

ERS フラグを "0" にして割り込み処理ルーチンを終了する場合は、「14.4.1.2 レベル検出の割り込みステータスフラグ」の手順を参照してください。

SCR.RE ビットを "0" にしても、ERS フラグは影響を受けず以前の状態を保持します。

## ORER フラグ(オーバランエラーフラグ)

受信時にオーバランエラーが発生して異常終了したことを表示します。「"1"になる条件

- RDR レジスタの受信データをリードしないで次のデータを受信したとき RDR レジスタではオーバランエラーが発生する前の受信データを保持し、後から受信したデータが失 われます。ORER フラグが "1" になった状態では、以降のシリアル受信を続けることはできません。 ["0" になる条件]
  - "1" の状態を読み出した後、"0" を書き込んだとき ORER フラグを "0" にして割り込み処理ルーチンを終了する場合は、「14.4.1.2 レベル検出の割り込み ステータスフラグ」の手順を参照してください。 SCR.RE ビットを "0" にしても、ORER フラグは影響を受けず以前の状態を保持します。

## RDRF フラグ(受信データフルフラグ)

RDR レジスタ内の受信データの有無を表示します。

「"1"になる条件]

- 受信が正常終了し、RSR レジスタから RDR レジスタへ受信データが転送されたとき ["0" になる条件]
- RDR レジスタからデータを読み出したとき

## TDRE フラグ(送信データエンプティフラグ)


TDR レジスタ内の送信データの有無を表示します。

「"1"になる条件]

- TDR レジスタから TSR レジスタにデータが転送されたとき ["0" になる条件]
- TDR レジスタへ送信データを書いたとき

#### 23.2.10 スマートカードモードレジスタ (SCMR)

アドレス SCI1.SCMR 0008 A026h, SCI5.SCMR 0008 A0A6h, SCI12.SCMR 0008 B306h, SMCI1.SCMR 0008 A026h, SMCI5.SCMR 0008 A0A6h, SMCI12.SCMR 0008 B306h



ビット	シンボル	ビット名	機能	R/W
b0	SMIF	スマートカードインタフェース モードセレクトビット	0: 非スマートカードインタフェースモード (調歩同期式モード、クロック同期式モード、簡易SPIモード、 簡易I <sup>2</sup> Cモード) 1: スマートカードインタフェースモード	R/W (注1)
b1	_	予約ビット	読むと"1"が読めます。書く場合、"1"としてください	R/W
b2	SINV	送受信データインバートビット (注2、注3)	0: TDR レジスタのデータビットをそのままTSR レジスタに転送、 RSR レジスタのデータビットをそのままRDR レジスタに転送 1: TDR レジスタのデータビットを反転してTSR レジスタに転送、 RSR レジスタのデータビットを反転して RDR レジスタに転送	R/W (注1)
b3	SDIR	送受信データトランスファ ディレクションビット <sup>(注2、注4)</sup>	0 : LSBファーストで送受信 1 : MSBファーストで送受信	R/W (注1)
b4	CHR1	キャラクタレングスビット1 (注 5)	SMR.CHR ビットと組み合わせて選択します CHR1 CHR 0 0:データ長9ビットで送受信 0 1:データ長9ビットで送受信 1 0:データ長8ビットで送受信(初期値) 1 1:データ長7ビットで送受信(注6)	R/W (注1)
b6-b5	_	予約ビット	読むと"1"が読めます。書く場合、"1"としてください	R/W
b7	BCP2	基本クロックパルスビット2	SMR.BCP[1:0] ビットと組み合わせて選択します 表 23.9 に SCMR.BCP2 ビットと SMR.BCP[1:0] ビットの組み合わ せを示します。	R/W (注1)

- 注1. SCR.TEビット=0、SCR.REビット=0(シリアル送信動作を禁止、かつシリアル受信動作を禁止)の場合のみ書き込み可能で
- スマートカードインタフェースモード、調歩同期式モード(マルチプロセッサモード)、クロック同期式モード、簡易SPIモー ドで使用可能です。
- 注3. 簡易 $I^2C$ モードで動作させる場合は、"0"にしてください注4. 簡易 $I^2C$ モードで動作させる場合は、"1"にしてください
- 注5. 調歩同期式モードでのみ有効です。調歩同期式モード以外では、設定は無効でデータ長は8ビット固定です。
- 注6. LSBファースト固定となり、送信ではTDRレジスタのMSB(b7)は送信されません。

## SMIF ビット(スマートカードインタフェース モードセレクトビット)

スマートカードインタフェースモードで動作させるときは、"1"を設定します。

非スマートカードインタフェースモードである調歩同期式 (マルチプロセッサモード含む)、クロック同 期式モード、簡易 SPI モード、および簡易 I2C モードで動作させるときは、"0"を設定します。

### SINV ビット(送受信データインバートビット)

データレジスタとシフトレジスタ間のデータ転送時にロジックレベルを反転します。SINV ビットは、パ リティビットのロジックレベルには影響しません。パリティビットを反転させる場合は、SMR.PM ビットを 反転してください。

## CHR1 ビット (キャラクタレングスビット1)

送受信データのデータ長を選択します。

SMR.CHR ビットと組み合わせて選択します。

調歩同期式モード以外では、データ長は8ビット固定です。

## BCP2 ビット(基本クロックパルスビット2)

スマートカードインタフェースモードにおいて 1 ビット転送期間中の基本クロック数を、SMR.BCP[1:0] ビットと組み合わせて選択します。

表23.9 SCMR.BCP2ビットとSMR.BCP[1:0]ビットの組み合わせ

SCMR.BCP2ビット	SMR.BCP	[1:0]ビット	1 ビット転送期間中の基本クロック数
0	0	0	93クロック(S = 93) <sup>(注1)</sup>
0	0	1	128クロック(S = 128) <sup>(注1)</sup>
0	1	0	186クロック(S = 186) <sup>(注1)</sup>
0	1	1	512クロック(S = 512) <sup>(注1)</sup>
1	0	0	32クロック(S = 32) <sup>(注1)</sup> (初期値)
1	0	1	64クロック(S = 64) <sup>(注1)</sup>
1	1	0	372クロック(S = 372) <sup>(注1)</sup>
1	1	1	256クロック(S = 256) <sup>(注1)</sup>

注1. Sは「23.2.11 ビットレートレジスタ(BRR)」中のSの値を表します。

## 23.2.11 ビットレートレジスタ (BRR)

アドレス SCI1.BRR 0008 A021h, SCI5.BRR 0008 A0A1h, SCI12.BRR 0008 B301h



BRR レジスタはビットレートを調整するための8ビットのレジスタです。

SCI はチャネルごとにボーレートジェネレータが独立しているため、異なるビットレートを設定できます。通常の調歩同期式モード、マルチプロセッサ通信、クロック同期式モード、スマートカードインタフェースモード、簡易 SPI モードおよび簡易  $I^2C$  モードにおける BRR レジスタの設定値 N とビットレート B の関係を表 23.10 に示します。

BRR レジスタへの書き込みは、SCR.TE ビット=0、SCR.RE ビット=0 の場合のみ可能です。

表23.10 BRR レジスタの設定値NとビットレートBの関係

	SEMR レジ	スタの設定							
モード	BGDM	ABCS	BRR レジスタの設定値	誤差 (%)					
	ビット	ビット							
調歩同期式、 マルチプロ セッサ通信	0	0	$N = \frac{PCLK \times 10^6}{64 \times 2^{2n-1} \times B} - 1$	誤差 = $\left\{ \frac{\text{PCLK} \times 10^6}{\text{B} \times 64 \times 2^{2n-1} \times (N+1)} - 1 \right\} \times 100$					
	0	1	$N = \frac{PCLK \times 10^6}{32 \times 2^{2n-1} \times B} - 1$	誤差 = $\left\{ \frac{\text{PCLK} \times 10^6}{\text{B} \times 32 \times 2^{2n-1} \times (N+1)} - 1 \right\} \times 100$					
	1	0	$32 \times 2^{2\Pi - 1} \times B$	$B \times 32 \times 2^{2n-1} \times (N+1)$					
	1	1	$N = \frac{PCLK \times 10^6}{16 \times 2^{2n-1} \times B} - 1$	誤差 = $\left\{ \frac{\text{PCLK} \times 10^6}{\text{B} \times 16 \times 2^{2n-1} \times (N+1)} - 1 \right\} \times 100$					
クロック同期 <sup>3</sup> 簡易SPI	クロック同期式、 簡易SPI		$N = \frac{PCLK \times 10^6}{8 \times 2^{2n-1} \times B} - 1$						
スマートカードインタフェース			$N = \frac{PCLK \times 10^6}{S \times 2^{2n+1} \times B} - 1$	誤差 = $\left\{ \frac{PCLK \times 10^6}{B \times S \times 2^{2n+1} \times (N+1)} - 1 \right\} \times 100$					
簡易I <sup>2</sup> C (注1)			$N = \frac{PCLK \times 10^6}{64 \times 2^{2n-1} \times B} - 1$						

B: ビットレート (bps)

N: BRR レジスタの設定値 (0 ≦ N ≦ 255)

PCLK: 周辺モジュールクロック周波数 (MHz)

n と S: 表 23.12、表 23.13 のとおり SMR、SCMR レジスタの設定値によって決まります。

注1. 簡易I<sup>2</sup>CモードでのSCL出力のHigh/Low幅がI<sup>2</sup>C-bus規格を満たすようビットレートを調整してください。

表 23.11 SCL High/Low幅算出式

モード	SCL	算出式 (秒(s))
I <sup>2</sup> C	High幅(min値)	$(N+1) \times 4 \times 2^{2n-1} \times 7 \times \frac{1}{PCLK \times 10^6}$
	Low幅(min値)	$(N+1) \times 4 \times 2^{2n-1} \times 8 \times \frac{1}{PCLK \times 10^6}$

表23.12 クロックソースの設定

SMR.CKS[1:0] ビットの設定	クロックソース	n
0 0	PCLK	0
01	PCLK/4	1
10	PCLK/16	2
11	PCLK/64	3

表23.13 スマートカードインタフェースモード時の基本クロックの設定

SCMR.BCP2ビットの設定	SMR.BCP[1:0]ビットの設定	1ビット期間中の 基本クロックパルス数	S
0	0 0	93クロック	93
0	0 1	128クロック	128
0	1 0	186クロック	186
0	11	512クロック	512
1	0 0	32クロック	32
1	0 1	64クロック	64
1	1 0	372クロック	372
1	11	256クロック	256

通常の調歩同期式モードにおける BRR レジスタの値 N の設定例を表 23.14 に、各動作周波数における設定可能な最高ビットレートを表 23.15 に示します。また、クロック同期式モードおよび簡易 SPI モードにおける BRR レジスタの値 N の設定例を表 23.18 に、スマートカードインタフェースモードにおける BRR レジスタの値 N の設定例を表 23.20 に、簡易  $I^2C$  モードにおける BRR レジスタの値 N の設定例を表 23.22 に示します。スマートカードインタフェースモードでは I ビット転送期間の基本クロック数 S を選択できます。詳細は「23.6.4 受信データサンプリングタイミングと受信マージン」を参照してください。また、表 23.16、表 23.19 に外部クロック入力時の最高ビットレートを示します。

調歩同期式モードで SEMR.ABCS ビットまたは BGDM ビットのいずれか一方のビットを "1" にしたとき のビットレートは表 23.14 の 2 倍に、両ビットとも "1" にしたときのビットレートは 4 倍になります。

表23.14 ビットレートに対するBRRの設定例(調歩同期式モード)

12 20.14															
ビット							動作用	刮波数	PCLK (MHz)						
レート	·		3304		1	10	12			12.288					
(bps)	n	Ν	誤差 (%)	n	N	誤差 (%)	n	N	誤差 (%)	n	N	誤差 (%)	n	N	誤差 (%)
110	2	141	0.03	2	174	-0.26	2	177	-0.25	2	212	0.03	2	217	0.08
150	2	103	0.16	2	127	0.00	2	129	0.16	2	155	0.16	2	159	0.00
300	1	207	0.16	1	255	0.00	2	64	0.16	2	77	0.16	2	79	0.00
600	1	103	0.16	1	127	0.00	1	129	0.16	1	155	0.16	1	159	0.00
1200	0	207	0.16	0	255	0.00	1	64	0.16	1	77	0.16	1	79	0.00
2400	0	103	0.16	0	127	0.00	0	129	0.16	0	155	0.16	0	159	0.00
4800	0	51	0.16	0	63	0.00	0	64	0.16	0	77	0.16	0	79	0.00
9600	0	25	0.16	0	31	0.00	0	32	-1.36	0	38	0.16	0	39	0.00
19200	0	12	0.16	0	15	0.00	0	15	1.73	0	19	-2.34	0	19	0.00
31250	0	7	0.00	0	9	-1.70	0	9	0.00	0	11	0.00	0	11	2.40
38400		_		0	7	0.00	0	7	1.73	0	9	-2.34	0	9	0.00

ビット							動作周	刮波数	PCLK (MHz)						
レート		,	14	16				17.	2032	18			19.6608		
(bps)	n	N	誤差 (%)	n	N	誤差 (%)	n	N	誤差 (%)	n	Ν	誤差 (%)	n	N	誤差 (%)
110	2	248	-0.17	3	70	0.03	3	75	0.48	3	79	-0.12	3	86	0.31
150	2	181	0.16	2	207	0.16	2	223	0.00	2	233	0.16	2	255	0.00
300	2	90	0.16	2	103	0.16	2	111	0.00	2	116	0.16	2	127	0.00
600	1	181	0.16	1	207	0.16	1	223	0.00	1	233	0.16	1	255	0.00
1200	1	90	0.16	1	103	0.16	1	111	0.00	1	116	0.16	1	127	0.00
2400	0	181	0.16	0	207	0.16	0	223	0.00	0	233	0.16	0	255	0.00
4800	0	90	0.16	0	103	0.16	0	111	0.00	0	116	0.16	0	127	0.00
9600	0	45	-0.93	0	51	0.16	0	55	0.00	0	58	-0.69	0	63	0.00
19200	0	22	-0.93	0	25	0.16	0	27	0.00	0	28	1.02	0	31	0.00
31250	0	13	0.00	0	15	0.00	0	16	1.20	0	17	0.00	0	19	-1.70
38400	_	_		0	12	0.16	0	13	0.00	0	14	-2.34	0	15	0.00

ビット				動作原	目波数	PCLK (MHz)				
レート		2	20		2	25	30			
(bps)	n	N	誤差 (%)	n	N	誤差 (%)	n	N	誤差 (%)	
110	3	88	-0.25	3	110	-0.02	3	132	0.13	
150	3	64	0.16	3	80	0.47	3	97	-0.35	
300	2	129	0.16	2	162	-0.15	2	194	0.16	
600	2	64	0.16	2	80	0.47	2	97	-0.35	
1200	1	129	0.16	1	162	-0.15	1	194	0.16	
2400	1	64	0.16	1	80	0.47	1	97	-0.35	
4800	0	129	0.16	0	162	-0.15	0	194	0.16	
9600	0	64	0.16	0	80	0.47	0	97	-0.35	
19200	0	32	-1.36	0	40	-0.76	0	48	-0.35	
31250	0	19	0.00	0	24	0.00	0	29	0.00	
38400	0	15	1.73	0	19	1.73	0	23	1.73	

注. SEMR.ABCSビット、SEMR.BGDMビットがすべて"0"のときの例です。 ABCSビットまたはBGDMビットのいずれか一方のビットを"1"にしたときは、ビットレートが2倍になります。 ABCSビット、BGDMビットを両方とも"1"にしたときは、ビットレートが4倍になります。



表23.15 各動作周波数における最高ビットレート(調歩同期式モード)

PCLK	SEMR	レジスタ	の設定	2値	見古ば… しし し	PCLK	SEMR	レジスタ	の設定	€値	見古ば… しし し
(MHz)	BGDM ビット	ABCS ビット	n	N	最高ビットレート (bps)	(MHz)	BGDM ビット	ABCS ビット	n	N	最高ビットレート (bps)
8	0	0	0	0	250000	17.2032	0	0	0	0	537600
		1	0	0	500000			1	0	0	1075200
	1	0	0	0			1	0	0	0	
		1	0	0	1000000			1	0	0	2150400
9.8304	0	0	0	0	307200	18	0	0	0	0	562500
		1	0	0	614400			1	0	0	1125000
	1	0	0	0			1	0	0	0	
		1	0	0	1228800			1	0	0	2250000
10	0	0	0	0	312500	19.6608	0	0	0	0	614400
		1	0	0	625000			1	0	0	1228800
	1	0	0	0			1	0	0	0	
		1	0	0	1250000			1	0	0	2457600
12	0	0	0	0	375000	20	0	0	0	0	625000
		1	0	0	750000			1	0	0	1250000
	1	0	0	0			1	0	0	0	
		1	0	0	1500000			1	0	0	2500000
12.288	0	0	0	0	384000	25	0	0	0	0	781250
		1	0	0	768000			1	0	0	1562500
	1	0	0	0			1	0	0	0	
		1	0	0	1536000			1	0	0	3125000
14	0	0	0	0	437500	30	0	0	0	0	937500
		1	0	0	875000			1	0	0	1875000
	1	0	0	0			1	0	0	0	
		1	0	0	1750000			1	0	0	3750000
16	0	0	0	0	500000						
		1	0	0	1000000						
	1	0	0	0							
		1	0	0	2000000						

表23.16 外部クロック入力時の最高ビットレート(調歩同期式モード)

PCLK (MHz)	外部入力クロック	最高ビット	レート (bps)		
FCLR (IVII 12)	(MHz)	SEMR.ABCSビット= 0	SEMR.ABCSビット= 1		
8	2.0000	125000	250000		
9.8304	2.4576	153600	307200		
10	2.5000	156250	312500		
12	3.0000	187500	375000		
12.288	3.0720	192000	384000		
14	3.5000	218750	437500		
16	4.0000	250000	500000		
17.2032	4.3008	268800	537600		
18	4.5000	281250	562500		
19.6608	4.9152	307200	614400		
20	5.0000	312500	625000		
25	6.2500	390625	781250		
30	7.5000	468750	937500		

表23.17 MTUクロック入力時の最高ビットレート(調歩同期式モード)

			,						
PCLK (MHz)	MTU A E A (MUL)	最高ビットレート (bps)							
FCLR (IVII IZ)	MTUクロック (MHz)	SEMR.ABCSビット= 0	SEMR.ABCS ビット= 1						
8	4	250000	500000						
9.8304	4.9152	307200	614400						
10	5	312500	625000						
12	6	375000	750000						
12.288	6.144	384000	768000						
14	7	437500	875000						
16	8	500000	1000000						
17.2032	8.6016	537600	1075200						
18	9	562500	1125000						
19.6608	9.8304	614400	1228800						
20	10	625000	1250000						
25	12.5	781250	1562500						
30	15	937500	1875000						

表23.18 ビットレートに対するBRRの設定例(クロック同期式モード、簡易SPIモード)

. *					動	作周波数	PCLK (MI	Hz)				
ビットレート (bps)		8		10		16	2	20	2	25	;	30
(555)	n	N	n	N	n	N	n	N	n	N	n	N
110												
250	3	124	3	155	3	249						
500	2	249	3	77	3	124	3	155	3	194	3	233
1k	2	124	2	155	2	249	3	77	3	97	3	116
2.5k	1	199	1	249	2	99	2	124	2	155	2	187
5k	1	99	1	124	1	199	1	249	2	77	2	93
10k	0	199	0	249	1	99	1	124	1	155	1	187
25k	0	79	0	99	0	159	0	199	0	249	1	74
50k	0	39	0	49	0	79	0	99	0	124	0	149
100k	0	19	0	24	0	39	0	49	0	62	0	74
250k	0	7	0	9	0	15	0	19	0	24	0	29
500k	0	3	0	4	0	7	0	9	_	_	0	14
1M	0	1			0	3	0	4	_	_		
2M	0	0 (注 1)			0	1				_		
2.5M			0	0 (注 1)			0	1			0	2
4M					0	0 (注1)						
5M							0	0 (注 1)				
6.25M									0	0 (注 1)		
7.5M											0	0 (注 1)

空欄: 誤差が5%を超えるため、設定できません。

- :設定可能ですが1~5%の誤差がでます。

注1. 連続送信/連続受信はできません。1フレームの送信/受信終了後、次のフレームの送信/受信を開始するまで1ビット期間の間隔が空きます(同期クロックの出力が1ビット期間停止します)。そのため、1フレーム(8ビット)のデータ転送に9ビット分の時間がかかり、平均した転送レートは8/9倍になります。

表23.19 外部クロック入力時の最高ビットレート(クロック同期式モード、簡易SPIモード)

PCLK (MHz)	外部入力クロック (MHz)	最高ビットレート (Mbps)
8	1.3333	1.3333
10	1.6667	1.6667
12	2.0000	2.0000
14	2.3333	2.3333
16	2.6667	2.6667
18	3.0000	3.0000
20	3.3333	3.3333
25	4.1667	4.1667
30	5.0000	5.0000

表23.20 ビットレートに対するBRRの設定例(スマートカードインタフェースモードでn=0、S=372のとき)

ビットレート (bps)	PCLK (MHz)	n	N	誤差 (%)
9600	7.1424	0	0	0.00
	10.00	0	1	-30.00
	10.7136	0	1	-25.00
	13.00	0	1	-8.99
	14.2848	0	1	0.00
	16.00	0	1	12.01
	18.00	0	2	-15.99
	20.00	0	2	-6.66
	25.00	0	3	-12.49
	30.00	0	3	5.01

表23.21 各動作周波数における最高ビットレート(スマートカードインタフェースモードでS=32のとき)

PCLK (MHz)	最高ビットレート (bps)	n	N
10.00	156250	0	0
10.7136	167400	0	0
13.00	203125	0	0
16.00	250000	0	0
18.00	281250	0	0
20.00	312500	0	0
25.00	390625	0	0
30.00	468750	0	0

表 23.22	ビットレートに対するBRRの設定例(簡易I <sup>2</sup> Cモード	١
衣 とら.とと	しットレートに対するDRKの設定例(間あたして一ト	)

ビット							動作周	引波数	PCLK (MHz)						
レート			8		1	10		1	16		2	20	25		
(bps)	n	N	誤差 (%)	n	N	誤差 (%)	n	N	誤差 (%)	n	N	誤差 (%)	n	N	誤差 (%)
10k	0	24	0.0	0	31	-2.3	1	12	-3.8	1	15	-2.3	1	19	-2.3
25k	0	9	0.0	0	12	-3.8	1	4	0.0	1	6	-10.7	1	7	-2.3
50k	0	4	0.0	0	6	-10.7	1	2	-16.7	1	3	-21.9	1	3	-2.3
100k	0	2	-16.7	0	3	-21.9	0	4	0.0	0	6	-10.7	1	1	-2.3
250k	0	0	0.0	0	1	-37.5	0	1	0.0	0	2	-16.7	0	3	-21.9
350k										0	1	-10.7	0	2	-25.6

ビット	動作周波数PCLK (MHz)							
レート (bps)		30						
(500)	n	N	誤差 (%)					
10k	1	23	-2.3					
25k	1	9	-6.3					
50k	1	4	-6.3					
100k	1	2	-21.9					
250k	0	3	-6.3					
350k	0	2	-10.7					

表 23.23 各ビットレート設定での SCL High/Low 幅最小値 (簡易 I<sup>2</sup>C モード)

. * .	動作周波数PCLK (MHz)											
ビット レート	8 10		10	16				20				
(bps)	n	Ν	SCL High/Low幅 min値 (μs)	n	Ν	SCL High/Low幅 min値 (μs)	n	Z	SCL High/Low幅 min値 (μs)	n	Ν	SCL High/Low幅 min値 (μs)
10k	0	24	43.75/50.00	0	31	44.80/51.20	1	12	45.50/52.00	1	15	44.80/51.20
25k	0	9	17.50/20.00	0	12	18.20/20.80	1	4	17.50/20.00	1	6	19.60/22.40
50k	0	4	8.75/10.00	0	6	9.80/11.20	1	2	10.50/12.00	1	3	11.20/12.80
100k	0	2	5.25/6.00	0	3	5.60/6.40	0	4	4.37/5.00	0	6	4.90/5.60
250k	0	0	1.75/2.00	0	1	2.80/3.20	0	1	1.75/2.00	0	2	2.10/2.40
350k										0	1	1.40/1.60

. * .	動作周波数PCLK (MHz)							
ビット レート			25		30			
(bps)	n	Z	SCL High/Low幅 min値 (μs)	n	z	SCL High/Low幅 min値 (μs)		
10k	1	19	44.80/51.20	1	23	44.80/51.20		
25k	1	7	17.92/20.48	1	9	18.66/21.33		
50k	1	3	8.96/10.24	1	4	9.33/10.66		
100k	1	1	4.48/5.12	1	2	5.60/6.40		
250k	0	3	2.24/2.56	0	3	1.86/2.13		
350k	0	2	1.68/1.92	0	2	1.40/1.60		

## 23.2.12 モジュレーションデューティレジスタ (MDDR)

アドレス SCI1.MDDR 0008 A032h, SCI5.MDDR 0008 A0B2h, SCI12.MDDR 0008 B312h



MDDR レジスタは BRR レジスタにより調整されたビットレートを補正するためのレジスタです。 SEMR.BRME ビットが "1" にセットされているとき、内蔵ボーレートジェネレータにより生成されるビットレートを平均的に M/256 に補正します。 MDDR レジスタの設定値 M とビットレート B の関係を表 23.24 に示します。

MDDR レジスタに設定できる値の範囲は、"80h"以上"FFh"以下です。これ以外の値は設定できません。 MDDR レジスタへの書き込みは、SCR.TE ビット = 0、SCR.RE ビット = 0 の場合のみ可能です。

表 23.24 ビットレートモジュレーション機能使用時のMDDR レジスタ設定値MとビットレートBの関係

	SEMR レジ	スタの設定		
モード	BGDM	ABCS	BRR レジスタの設定値	誤差 (%)
	ビット	ビット		
調歩同期式、 マルチプロ セッサ通信	0	0	$N = \frac{PCLK \times 10^{6}}{64 \times 2^{2n-1} \times \frac{256}{M} \times B} - 1$	誤差 = $ \left\{ \frac{PCLK \times 10^6}{B \times 64 \times 2^{2n-1} \times \frac{256}{M} \times (N+1)} - 1 \right\} \times 100 $
	1	0	$N = \frac{PCLK \times 10^6}{32 \times 2^{2n-1} \times \frac{256}{M} \times B} - 1$	誤差 = { PCLK×10 <sup>6</sup> -1}×100
	0	1	$32 \times 2 \times \frac{1}{M} \times B$	誤差 = $ \left\{ \frac{\text{PCLK} \times 10^{\circ}}{\text{B} \times 32 \times 2^{2n-1} \times \frac{256}{\text{M}} \times (\text{N}+1)} - 1 \right\} \times 100 $
	1	1	$N = \frac{PCLK \times 10^{6}}{16 \times 2^{2n-1} \times \frac{256}{M} \times B} - 1$	誤差 = $ \left\{ \frac{PCLK \times 10^6}{B \times 16 \times 2^{2n-1} \times \frac{256}{M} \times (N+1)} - 1 \right\} \times 100 $
クロック同期式 簡易SPI <sup>(注1)</sup>	t.		$N = \frac{PCLK \times 10^{6}}{8 \times 2^{2n-1} \times \frac{256}{M} \times B} - 1$	
スマートカードインタフェース		<b>ス</b>	$N = \frac{PCLK \times 10^6}{S \times 2^{2n+1} \times \frac{256}{M} \times B} - 1$	誤差 = $ \left\{ \frac{PCLK \times 10^6}{B \times S \times 2^{2n+1} \times \frac{256}{M} \times (N+1)} - 1 \right\} \times 100 $
簡易I <sup>2</sup> C (注2)	簡易  2C (注2)		$N = \frac{PCLK \times 10^{6}}{64 \times 2^{2n-1} \times \frac{256}{M} \times B} - 1$	

B: ビットレート (bps)

M: MDDR レジスタの設定値 (128 ≦ M ≦ 255)

N: ボーレートジェネレータの BRR の設定値 (0 ≦ N ≦ 255)

PCLK: 動作周波数 (MHz)

n と S: 「23.2.11 ビットレートレジスタ (BRR)」表 23.12、表 23.13 のとおり SMR、SCMR レジスタの設定値によって決まります。

注1. クロック同期式モードおよび簡易 SPIモードの最高速設定 (SMR.CKS[1:0] ビット= 00b、かつ SCR.CKE[1] ビット= 0、かつ BRR = 0) では、本機能を使用しないでください。


注2. 簡易 I<sup>2</sup>C モードでの SCL 出力の High/Low 幅が I<sup>2</sup>C-bus 規格を満たすようビットレートを調整してください。

なお、SMR.CKS[1:0] ビットの設定値を小さく、BRR レジスタの設定値を大きくした方が、1 ビット期間

の長さの長短差が小さくなります。

# 23.2.13 シリアル拡張モードレジスタ (SEMR)

アドレス SCI1.SEMR 0008 A027h, SCI5.SEMR 0008 A0A7h, SCI12.SEMR 0008 B307h



ビット	シンボル	ビット名	機能	R/W
b0	ACS0	調歩同期クロックソースセレ クトビット	(調歩同期式モードでのみ有効) 0:外部クロック 1:MTUから出力される2つのコンペアマッチ出力の論理積	R/W (注1)
b1	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W
b2	BRME	ビットレートモジュレーショ ンイネーブルビット	0:ビットレートモジュレーション機能無効 1:ビットレートモジュレーション機能有効	R/W (注1)
b3	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W
b4	ABCS	調歩同期基本クロックセレク トビット	(調歩同期式モードでのみ有効) 0:基本クロック16サイクルの期間が1ビット期間の転送レートになります 1:基本クロック8サイクルの期間が1ビット期間の転送レートになります	R/W (注1)
b5	NFEN	デジタルノイズフィルタ機能 イネーブルビット	(調歩同期式モード) 0: RXDn入力信号のノイズ除去機能無効 1: RXDn入力信号のノイズ除去機能有効 (簡易I <sup>2</sup> Cモード) 0: SSCLn、SSDAn入力信号のノイズ除去機能無効 1: SSCLn、SSDAn入力信号のノイズ除去機能有効 上記以外のモードでは、NFENビットを"0"にしてください。	R/W (注1)
b6	BGDM	ボーレートジェネレータ倍速 モードセレクトビット	(調歩同期式モードで内蔵ボーレートジェネレータ使用時のみ有効) 0:ボーレートジェネレータから通常の周波数のクロックを出力 1:ボーレートジェネレータから2倍の周波数のクロックを出力	R/W (注1)
b7	RXDESEL	調歩同期スタートビットエッ ジ検出セレクトビット	(調歩同期式モードでのみ有効) 0:RXDn端子入力のLowレベルでスタートビットを検出 1:RXDn端子入力の立ち下がりエッジでスタートビットを検出	R/W (注1)

注1. SCR.TE ビット= 0、SCR.RE ビット= 0 (シリアル送信動作を禁止、かつシリアル受信動作を禁止) の場合のみ書き込み可能です。

SEMR レジスタは、調歩同期式モード時の1ビット期間のクロックを選択したり、スタートビットの検出 方法を選択するためのレジスタです。

### ACSO ビット(調歩同期クロックソースセレクトビット)

調歩同期式モードにおける、クロックソースを選択します。

ACS0 ビットは、調歩同期式モード(SMR.CM ビット = 0)で、外部クロック入力(SCR.CKE[1:0] ビット = 10b、11b)のときに有効です。外部クロックまたは、内蔵 MTU のコンペアマッチ出力の論理積を選択できます。

調歩同期式モード以外では、ACS0 ビットを"0"にしてください。

MTUのMTIOC1A、MTIOC2A出力を基本クロックソースにすることができます。詳細は表 23.25 を参照してください。

表23.25 SCIのチャネルと使用できるコンペアマッチ出力

SCI	MTU	コンペアマッチ出力
SCI1	MTU1, MTU2	MTIOC1A, MTIOC2A
SCI5	MTU1, MTU2	MTIOC1A, MTIOC2A
SCI12	MTU1, MTU2	MTIOC1A, MTIOC2A

MTU の MTIOC1A、MTIOC2A 出力を選択したときの設定例を図 23.3 に示します。




図 23.3 MTU クロック入力時の平均転送レート設定例

## BRME ビット(ビットレートモジュレーションイネーブルビット)

ビットレートモジュレーション機能の有効、無効を選択します。有効にすると、内蔵ボーレートジェネレータにより生成されるビットレートを平均的に補正します。

## NFEN ビット(デジタルノイズフィルタ機能イネーブルビット)

デジタルノイズフィルタ機能の有効、無効を選択します。

有効にすると、調歩同期式モードの場合は、RXDn 入力信号のノイズを除去し、簡易 I<sup>2</sup>C モードの場合は SSDAn、SSCLn の入力信号のノイズを除去します。

上記以外のモードでは NFEN ビットを "0" にし、デジタルノイズフィルタ機能を無効にしてください。 デジタルノイズフィルタ機能を無効にすると、入力信号がそのまま内部信号として伝えられます。

### BGDM ビット(ボーレートジェネレータ倍速モードセレクトビット)

ボーレートジェネレータの出力クロックの周期を選択します。

調歩同期式モード(SMR.CM ビット = 0)で、クロックソースに内蔵ボーレートジェネレータを選択 SCR.CKE[1] ビット = 0)したときに有効です。内蔵ボーレートジェネレータから通常の周波数のクロックを 出力するか、2 倍の周波数のクロックを出力するかを選択できます。ボーレートジェネレータから出力されるクロックは基本クロックの生成に使用されます。BGDM ビット = 1 を設定すると基本クロックの周期が 1/2 倍になり、ビットレートが 2 倍になります。

調歩同期式モード以外では"0"を設定してください。

#### RXDESEL ビット(調歩同期スタートビットエッジ検出セレクトビット)

調歩同期式モード受信動作におけるスタートビットの検出方法を選択します。本ビットの設定によりブレーク時の動作が異なります。ブレーク中に受信動作を停止させたい場合、およびブレーク終了後に RXDn端子入力を1フレーム期間以上 High レベルに保持せず受信を開始する場合は"1"を設定してください。 調歩同期式モード以外では"0"を設定してください。

## 23.2.14 ノイズフィルタ設定レジスタ (SNFR)

アドレス SCI1.SNFR 0008 A028h, SCI5.SNFR 0008 A0A8h, SCI12.SNFR 0008 B308h



ビット	シンボル	ビット名	機能	R/W
b2-b0	NFCS[2:0]	ノイズフィルタクロックセレクト ビット	調歩同期式モード時、基本クロック基準で b2 b0 0 0 0:1分周のクロックをノイズフィルタに使用 簡易I <sup>2</sup> Cモード時、SMR.CKS[1:0]ビットで選択した内蔵ボーレートジェネレータのクロックソース基準で b2 b0 0 0 1:1分周のクロックをノイズフィルタに使用 0 1 0:2分周のクロックをノイズフィルタに使用 0 1 1:4分周のクロックをノイズフィルタに使用 1 0 0:8分周のクロックをノイズフィルタに使用 1 に 1 に 1 に 1 に 1 に 1 に 1 に 1 に 1 に 1	R/W (注1)
b7-b3	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W

注1. SCR.TE ビット= 0、SCR.RE ビット= 0 (シリアル送信動作を禁止、かつシリアル受信動作を禁止)の場合のみ書き込み可能です。


## NFCS[2:0] ビット(ノイズフィルタクロックセレクトビット)

デジタルノイズフィルタのサンプリングクロックを選択します。

調歩同期式モード時にノイズフィルタを使用する場合、"000b"を設定してください。簡易  $I^2C$  モード時は "001b"  $\sim$  "100b" の中で設定してください。

## 23.2.15 I<sup>2</sup>C モードレジスタ 1 (SIMR1)

アドレス SCI1.SIMR1 0008 A029h, SCI5.SIMR1 0008 A0A9h, SCI12.SIMR1 0008 B309h



ビット	シンボル	ビット名	機能	R/W
b0	IICM	簡易I <sup>2</sup> Cモードセレクトビット	SMIF IICM 0 0: 調歩同期式モード、マルチプロセッサモード、クロック同期式モード (調歩同期式、クロック同期式モードまたは簡易 SPIモード) 0 1: 簡易I <sup>2</sup> Cモード 1 0: スマートカードインタフェースモード 1 1: 設定しないでください	R/W (注1)
b2-b1	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W
b7-b3	IICDL[4:0]	SSDA出力遅延セレクトビット	(内蔵ボーレートジェネレータのクロックソース基準) b7 b3 00000: 出力遅延なし 00001: 0~1サイクル 00010: 1~2サイクル 00011: 2~3サイクル 00100: 3~4サイクル 00101: 4~5サイクル : : 11110: 29~30サイクル 11111: 30~31サイクル	R/W (注1)

注1. SCR.TE ビット= 0、SCR.RE ビット= 0 (シリアル送信動作を禁止、かつシリアル受信動作を禁止) の場合のみ書き込み可能です。

SIMR1 レジスタは、簡易 I<sup>2</sup>C モード、および SSDA 出力遅延段数を選択するためのレジスタです。

## IICM ビット(簡易 I<sup>2</sup>C モードセレクトビット)


SCMR.SMIF ビットとの組み合わせで、動作モードを選択します。

### IICDL[4:0] ビット(SSDA 出力遅延セレクトビット)

SSCLn 端子出力の立ち下がりに対する SSDAn 端子出力の遅延を選択します。内蔵ボーレートジェネレータのクロックソースを 1 サイクルとし、遅延なし~ 31 サイクルまでの選択が可能です。内蔵ボーレートジェネレータのクロックソースとは、PCLK を SMR.CKS[1:0] ビットの設定により分周されたクロックを指します。簡易  $I^2$ C モード以外では "00000b" を設定してください。簡易  $I^2$ C モード時は、"00001b" ~ "11111b" のいずれかを設定してください。

## 23.2.16 I<sup>2</sup>C モードレジスタ 2 (SIMR2)

アドレス SCI1.SIMR2 0008 A02Ah, SCI5.SIMR2 0008 A0AAh, SCI12.SIMR2 0008 B30Ah



ビット	シンボル	ビット名	機能	R/W
b0	IICINTM	I <sup>2</sup> C割り込みモードセレクトビット	0:ACK/NACK割り込みを使用 1:受信割り込み、送信割り込みを使用	R/W (注1)
b1	IICCSC	クロック同期化ビット	0: クロック同期を行わない 1: クロック同期を行う	R/W (注1)
b4-b2	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W
b5	IICACKT	ACK送信データビット	0:ACK送信 1:NACK送信またはACK/NACK受信	R/W
b7-b6	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W

注1. SCR.TE ビット= 0、SCR.RE ビット= 0 (シリアル送信動作を禁止、かつシリアル受信動作を禁止)の場合のみ書き込み可能です。

SIMR2 レジスタは、簡易 I<sup>2</sup>C モードの送受信制御を選択するためのレジスタです。

### IICINTM ビット (I<sup>2</sup>C 割り込みモードセレクトビット)

簡易 I<sup>2</sup>C モード時の割り込み要求の要因を選択します。

### IICCSC ビット(クロック同期化ビット)

他のデバイスがウェイトを挿入するなどの目的で、SSCLn 端子を Low にしたとき、内部で生成する SSCLn クロックを同期化する場合は、IICCSC ビットに "1" を設定します。

IICCSC ビットに"0"を設定すると、SSCLn クロックの同期化は行いません。SSCLn 端子入力に関わらず、BRR レジスタで設定したビットレートにしたがって SSCLn クロックを生成します。


デバッグ時を除いて IICCSC ビットには"1"を設定してください。

## IICACKT ビット(ACK 送信データビット)

送信データの ACK ビットを格納します。ACK/NACK ビット受信時は"1"を設定してください。

## 23.2.17 I<sup>2</sup>C モードレジスタ 3 (SIMR3)

アドレス SCI1.SIMR3 0008 A02Bh, SCI5.SIMR3 0008 A0ABh, SCI12.SIMR3 0008 B30Bh



ビット	シンボル	ビット名	機能	R/W
b0	IICSTAREQ	開始条件生成ビット	0:開始条件を生成しない 1:開始条件を生成 (注1、注3、注4、注5)	R/W
b1	IICRSTAREQ	再開始条件生成ビット	0:再開始条件を生成しない 1:再開始条件を生成 (注2、注3、注4、注5)	R/W
b2	IICSTPREQ	停止条件生成ビット	0:停止条件を生成しない 1:停止条件を生成 (注2、注3、注4、注5)	R/W
b3	IICSTIF	開始/再開始/停止条件生成完了フラグ	0:各条件生成要求がない状態、または生成中の状態 1:各条件生成が完了した状態	R/W
b5-b4	IICSDAS[1:0]	SSDA出力セレクトビット	b5 b4 0 0:シリアルデータ出力 0 1:開始条件、再開始条件、停止条件の生成 1 0:SSDAn端子はLowを出力 1 1:SSDAn端子はハイインピーダンス状態	R/W
b7-b6	IICSCLS[1:0]	SSCL出力セレクトビット	b7 b6 0 0:シリアルクロック出力 0 1:開始条件、再開始条件、停止条件の生成 1 0:SSCLn端子はLowを出力 1 1:SSCLn端子はハイインピーダンス状態	R/W

- 注1. SSCLn端子とSSDAn端子が両方ともHigh (それぞれの端子に対応するPIDRレジスタのビットが"1")のときに開始条件生成を行ってください。
- 注2. SSCLn端子がLow (対応するPIDR レジスタのビットが"0")のときに再開始条件生成または停止条件生成を行ってください。
- 注3. IICSTAREQビット、IICRSTAREQビット、IICSTPREQビットの2つ以上を"1"にしないでください。
- 注4. IICSTIFフラグを"0"にしてから、各条件生成を行ってください。
- 注5. "1"の状態で"0"を書き込まないでください。"1"の状態で"0"を書きこむと、コンディション生成が中断します。

SIMR3 レジスタは、簡易  $I^2$ C モードの開始条件、停止条件生成、および、SSDAn 端子、SSCLn 端子の出力値固定を制御するためのレジスタです。

#### IICSTAREQ ビット (開始条件生成ビット)

開始条件の生成を行うときは、IICSTAREQ ビットを"1"にするとともに、IICSDAS[1:0] ビット、IICSCLS[1:0] ビットをそれぞれ"01b"にしてください。

["1"になる条件]

• "1"を書き込んだとき

["0"になる条件]

• 開始条件の生成が完了したとき

## IICRSTAREQ ビット(再開始条件生成ビット)

再開始条件の生成を行うときは、IICRSTAREQ ビットを "1" にするとともに、IICSDAS[1:0] ビット、IICSCLS[1:0] ビットをそれぞれ "01b" にしてください。

["1"になる条件]

• "1" を書き込んだとき

["0"になる条件]

• 再開始条件の生成が完了したとき

## IICSTPREQ ビット(停止条件生成ビット)

停止条件の生成を行うときは、IICSTPREQ ビットを"1"にするとともに、IICSDAS[1:0] ビット、IICSCLS[1:0] ビットをそれぞれ"01b"にしてください。

「"1"になる条件〕

• "1"を書き込んだとき

「"0"になる条件]

• 停止条件の生成が完了したとき

#### IICSTIF フラグ (開始 / 再開始 / 停止条件生成完了フラグ)

各条件生成実行後、生成完了した状態を示します。IICSTAREQ ビット、IICRSTAREQ ビット、IICSTPREQ ビットにより各条件の生成を行うときは、IICSTIF フラグを "0" にしてから生成を実行してください。

SCR.TEIE ビットで割り込み要求が許可された状態で、IICSTIF フラグが"1"の場合に開始 / 再開始 / 停止条件生成完了割り込み (STI) 要求が出力されます。

["1"になる条件]

• 開始/再開始/停止の各条件の生成が完了したとき(ただし"0"になる条件と競合した場合は"0"になる条件が優先されます。)

["0"になる条件]

- "0" を書き込んだとき (IICSTIF フラグが "0" になったことを確認してください。)
- SIMR1.IICM ビットが "0" のとき (簡易 I<sup>2</sup>C モード以外のとき)
- SCR.TE ビットが "0" のとき

## IICSDAS[1:0] ビット(SSDA 出力セレクトビット)

SSDAn 端子からの出力を制御します。

通常動作時は、IICSDAS[1:0] ビットと IICSCLS[1:0] ビットは同じ値にしてください。


### IICSCLS[1:0] ビット(SSCL 出力セレクトビット)

SSCLn 端子からの出力を制御します。

通常動作時は、IICSCLS[1:0] ビットと IICSDAS[1:0] ビットは同じ値にしてください。

## 23.2.18 I<sup>2</sup>C ステータスレジスタ (SISR)

アドレス SCI1.SISR 0008 A02Ch, SCI5.SISR 0008 A0ACh, SCI12.SISR 0008 B30Ch



x: 不定

ビット	シンボル	ビット名	機能	R/W
b0	IICACKR	ACK受信データフラグ	0 : ACK受信 1 : NACK受信	R/W (注1)
b1	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W
b2	_	予約ビット	読み出し値は不定です	R
b3	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W
b5-b4	_	予約ビット	読み出し値は不定です	R
b7-b6	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W

注1. フラグをクリアするための"0"書き込みのみ可能です。

SISR レジスタは、簡易 I<sup>2</sup>C モード関連のステータスをモニタします。


## IICACKR フラグ(ACK 受信データフラグ)

受信された ACK/NACK ビットを読み出すことができます。

IICACKR フラグは、ACK/NACK を受信するビットの SSCLn クロックの立ち上がりのタイミングで更新されます。

## 23.2.19 SPI モードレジスタ (SPMR)

アドレス SCI1.SPMR 0008 A02Dh, SCI5.SPMR 0008 A0ADh, SCI12.SPMR 0008 B30Dh



ビット	シンボル	ビット名	機能	R/W
b0	SSE	SSn#端子機能イネーブルビット	0:SSn#端子機能禁止 1:SSn#端子機能許可	R/W (注1)
b1	CTSE	CTSイネーブルビット	0:CTS機能禁止(RTS出力機能有効) 1:CTS機能許可	R/W (注1)
b2	MSS	マスタスレーブセレクトビット	0:SMOSIn端子:送信、SMISOn端子:受信(マスタモード) 1:SMOSIn端子:受信、SMISOn端子:送信(スレーブモード)	R/W (注1)
b3	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W
b4	MFF	モードフォルトフラグ	0:モードフォルトエラーなし 1:モードフォルトエラーあり	R/W (注2)
b5	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W
b6	CKPOL	クロック極性セレクトビット	0:クロック極性反転なし 1:クロック極性反転あり	R/W (注1)
b7	СКРН	クロック位相セレクトビット	0: クロック遅れなし 1: クロック遅れあり	R/W (注1)

注1. SCR.TE ビット=0、SCR.RE ビット=0(シリアル送信動作を禁止、かつシリアル受信動作を禁止)の場合のみ書き込み可能です。

注2. フラグをクリアするための"0"書き込みのみ可能です。

SPMR レジスタは、調歩同期式モードおよびクロック同期式モードの拡張設定を選択するためのレジスタです。

### SSE ビット(SSn# 端子機能イネーブルビット)

SSn# 端子を用いて送受信制御を行う場合(簡易 SPI モード)は"1"を設定します。それ以外の通信モードでは"0"を設定してください。なお、簡易 SPI モードでも、マスタモード(SCR.CKE[1:0] ビット = 00b かつ MSS ビット = 0)かつシングルマスタで使用するときは、マスタ側の SSn# 端子を用いた送受信制御は不要であり、SSE ビットは"0"を設定します。SSE ビット、CTSE ビットの両方を有効にしないでください(設定した場合、両ビット共に"0"にしたときと同じ動作となります)。

## CTSE ビット (CTS イネーブルビット)

SSn# 端子を CTS 制御信号入力として用いて送受信制御を行う場合は"1"を設定します。"0"を設定している状態では RTSn#信号を出力します。スマートカードインタフェースモード、簡易 SPI モード、簡易 I<sup>2</sup>C モード時は"0"を設定してください。CTSE ビット、SSE ビットの両方を有効にしないでください(設定した場合、両ビット共に"0"にしたときと同じ動作となります)。

#### MSS ビット(マスタスレーブセレクトビット)

簡易 SPI モード時にマスタモード、スレーブモードを選択します。MSS ビットを"1"にすると、SMOSIn 端子から受信データを入力し、SMISOn 端子から送信データを出力します。

簡易 SPI モード以外では "0" にしてください。



## MFF フラグ(モードフォルトフラグ)

モードフォルトエラーが発生したことを表示します。

マルチマスタ時は MFF フラグの読み出しにより、モードフォルトエラーを判定してください。

#### ["1"になる条件]

● 簡易 SPI モードのマスタモード設定時 (SSE ビット = 1 かつ MSS ビット = 0) に、SSn# 端子入力が Low に なったとき

### ["0"になる条件]

• "1" の状態を読み出した後、"0" を書き込んだとき

### CKPOL ビット(クロック極性セレクトビット)

SCKn 端子からのクロック出力の極性を選択します。詳細は、図 23.57 を参照してください。 簡易 SPI モードおよびクロック同期式モード以外では"0" としてください。

#### CKPH ビット(クロック位相セレクトビット)

SCKn 端子からのクロック出力の位相設定を選択します。詳細は、図 23.57 を参照してください。 簡易 SPI モードおよびクロック同期式モード以外では "0" としてください。

## 23.2.20 拡張シリアルモード有効レジスタ (ESMER)

アドレス SCI12.ESMER 0008 B320h

	b7	b6	b5	b4	b3	b2	b1	b0
	l	ı	ı	ı	ı		_	ESME
リセット後の値	0	0	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b0	ESME	拡張シリアルモード有効ビット	0:拡張シリアルモード無効 1:拡張シリアルモード有効	R/W
b7-b1	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W

#### ESME ビット(拡張シリアルモード有効ビット)

ESME ビットが"1"の場合、拡張シリアルモード制御部が有効となります。

ESME ビットを"0"にすると、拡張シリアルモード制御部は初期化された状態になります。

#### 表 23.26 ESME ビットの設定とタイマ動作モード

ESME ビット	タイマモード	Break Field Low width判定モード	Break Field Low width出力モード
0	使用可能 (注 1)	使用不可能	使用不可能
1	使用可能	使用可能	使用可能

注1. PCLK選択時のみ動作します。

## 23.2.21 コントロールレジスタ 0 (CR0)


アドレス SCI12.CR0 0008 B321h



ビット	シンボル	ビット名	機能	R/W
b0	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W
b1	SFSF	Start Frameステータスフラグ	0:Start Frame検出機能無効状態 1:Start Frame検出機能有効状態	R
b2	RXDSF	RXDX12入力ステータスフラグ	0:RXDX12入力許可状態 1:RXDX12入力禁止状態	R
b3	BRME	ビットレート測定イネーブルビット	0:ビットレート測定無効 1:ビットレート測定有効	R/W
b7-b4	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W

## 23.2.22 コントロールレジスタ 1 (CR1)


アドレス SCI12.CR1 0008 B322h



ビット	シンボル	ビット名	機能	R/W
b0	BFE	Break Fieldイネーブルビット	0 : Break Fieldの検出が無効 1 : Break Fieldの検出が有効	R/W
b1	CF0RE	Control Field 0 受信イネーブルビット	0:Control Field 0受信無効 1:Control Field 0受信有効	R/W
b3-b2	CF1DS[1:0]	Control Field 1データレジスタ 選択ビット	b3 b2 0 0 : PCF1DRを比較データに選択 0 1 : SCF1DRを比較データに選択 1 0 : PCF1DRおよびSCF1DRを比較データに選択 1 1 : 設定しないでください	R/W
b4	PIBE	プラリオリティインタラプト ビットイネーブルビット	0:プライオリティインタラプトビット無効 1:プライオリティインタラプトビット有効	R/W
b7-b5	PIBS[2:0]	プラリオリティインタラプト ビットセレクトビット	b7 b5 000: Control Field 1 0ビット目 001: Control Field 1 1ビット目 010: Control Field 1 2ビット目 011: Control Field 1 3ビット目 100: Control Field 1 4ビット目 101: Control Field 1 5ビット目 110: Control Field 1 6ビット目 111: Control Field 1 7ビット目	R/W

# 23.2.23 コントロールレジスタ 2 (CR2)

アドレス SCI12.CR2 0008 B323h



ビット	シンボル	ビット名	機能	R/W
b2-b0	DFCS[2:0]	RXDX12信号デジタルフィルタ クロック選択ビット	b2 b0 0 0 0: フィルタ無効 0 0 1: フィルタクロックは基本クロック (注1、注2) 0 1 0: フィルタクロックはPCLK/8 0 1 1: フィルタクロックはPCLK/16 1 0 0: フィルタクロックはPCLK/32 1 0 1: フィルタクロックはPCLK/64 1 1 0: フィルタクロックはPCLK/128 1 1 1: 設定しないでください	R/W
b3	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W
b5-b4	BCCS[1:0]	バス衝突検出クロック選択 ビット	<ul> <li>SEMR.BGDMビットが"0"または、SEMR.BGDMビットが "1"かつSMR.CKS[1:0]ビットが"00b"以外の場合</li> <li>b5 b4</li> <li>0 0:基本クロック</li> <li>0 1:基本クロックの2分周</li> <li>1 0:基本クロックの4分周</li> <li>1 1:設定しないでください</li> <li>SEMR.BGDMビットが"1"かつSMR.CKS[1:0]ビットが "00b"の場合</li> <li>b5 b4</li> <li>0 0:基本クロックの2分周</li> <li>0 1:基本クロックの4分周</li> <li>1 0:設定しないでください</li> <li>1 1:設定しないでください</li> </ul>	R/W
b7-b6	RTS[1:0]	RXDX12受信サンプリング タイミング選択ビット	● SCI12.SEMR.ABCSビット=0の場合 b7 b6 0 0:基本クロックの8クロック目の立ち上がり 0 1:基本クロックの10クロック目の立ち上がり 1 0:基本クロックの12クロック目の立ち上がり 1 1:基本クロックの14クロック目の立ち上がり ● SCI12.SEMR.ABCSビット=1の場合 b7 b6 0 0:基本クロックの4クロック目の立ち上がり 0 1:基本クロックの5クロック目の立ち上がり 1 0:基本クロックの6クロック目の立ち上がり 1 1:基本クロックの7クロック目の立ち上がり	R/W


注. 基本クロックとは、SCI12.SEMR.ABCS = 0のとき、1 データ期間の1/16の周期、SCI12.SEMR.ABCS = 1のとき、1 データ期間の1/8の周期です。

注1. 基本クロックを使用する場合、SCI12.SCR.TE ビットを"1"にしてください。

注2. SEMR.BGDMビットが"1"かつSMR.CKS[1:0]ビットが"00b"の場合は基本クロックの2分周がフィルタクロックとなります。

# 23.2.24 コントロールレジスタ 3 (CR3)

アドレス SCI12.CR3 0008 B324h




ビット	シンボル	ビット名	機能	R/W
b0	SDST	Start Frame 検出開始ビット	0 : Start Frameの検出を行わない 1 : Start Frameの検出を行う	R/W
b7-b1	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W

#### SDST ビット(Start Frame 検出開始ビット)

SDST ビットを"1"にすると Start Frame の検出を開始します。読むと"0"が読み出されます。

# 23.2.25 ポートコントロールレジスタ (PCR)

アドレス SCI12.PCR 0008 B325h




ビット	シンボル	ビット名	機能	R/W
b0	TXDXPS	TXDX12信号極性選択ビット	0:TXDX12信号極性を反転せずに出力 1:TXDX12信号極性を反転して出力	R/W
b1	RXDXPS	RXDX12信号極性選択ビット	0:RXDX12極性を反転せずに入力 1:RXDX12極性を反転して入力	R/W
b3-b2	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W
b4	SHARPS	TXDX12/RXDX12端子兼用選択 ビット	0:TXDX12端子、RXDX12端子独立 1:TXDX12/RXDX12端子兼用	R/W
b7-b5	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W

#### SHARPS ビット(TXDX12/RXDX12 端子兼用選択ビット)

SHARPS ビットが "1" の場合、TXDX12/RXDX12 端子を兼用した半二重通信が可能となります。

# 23.2.26 割り込みコントロールレジスタ (ICR)

アドレス SCI12.ICR 0008 B326h



ビット	シンボル	ビット名	機能	R/W
b0	BFDIE	Break Field Low width検出割り込み許可 ビット	0:Break Field Low width検出割り込み禁止 1:Break Field Low width検出割り込み許可	R/W
b1	CF0MIE	Control Field 0一致割り込み許可ビット	0:Control Field 0一致割り込み禁止 1:Control Field 0一致割り込み許可	R/W
b2	CF1MIE	Control Field 1一致割り込み許可ビット	0:Control Field 1一致割り込み禁止 1:Control Field 1一致割り込み許可	R/W
b3	PIBDIE	プライオリティインタラプトビット検出 割り込み許可ビット	0:プライオリティインタラプトビット検出割り込み禁止 1:プライオリティインタラプトビット検出割り込み許可	R/W
b4	BCDIE	バス衝突検出割り込み許可ビット	0:バス衝突検出割り込み禁止 1:バス衝突検出割り込み許可	R/W
b5	AEDIE	有効エッジ検出割り込み許可ビット	0:有効エッジ検出割り込み禁止 1:有効エッジ検出割り込み許可	R/W
b7-b6	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W

# 23.2.27 ステータスレジスタ (STR)


アドレス SCI12.STR 0008 B327h



ビット	シンボル	ビット名	機能	R/W
b0	BFDF	Break Field Low width 検出フラグ	["1"になる条件]  ● Break Field Low width検出したとき  ● Break Field Low width出力完了したとき  ● タイマがアンダフローしたとき ["0"になる条件]  ● STCR.BFDCLビットに"1"を書いたとき	R
b1	CF0MF	Control Field 0 一致フラグ	["1"になる条件]  • Control Field 0受信データが設定データと一致したとき ["0"になる条件]  • STCR.CFOMCLビットに"1"を書いたとき	R
b2	CF1MF	Control Field 1 一致フラグ	["1"になる条件]  • Control Field 1 受信データが設定データと一致したとき ["0"になる条件]  • STCR.CF1MCL ビットに"1"を書いたとき	R
b3	PIBDF	プライオリティインタラプト ビット検出フラグ	["1"になる条件]  ● プライオリティインタラプトビットを検出したとき ["0"になる条件]  ● STCR.PIBDCLビットに"1"を書いたとき	R
b4	BCDF	バス衝突検出フラグ	<ul><li>["1"になる条件]</li><li>・ バス衝突を検出したとき</li><li>["0"になる条件]</li><li>◆ STCR.BCDCLビットに"1"を書いたとき</li></ul>	R
b5	AEDF	有効エッジ検出フラグ	["1"になる条件]  • 有効エッジを検出したとき ["0"になる条件]  • STCR.AEDCL ビットに"1"を書いたとき	R
b7-b6	_	予約ビット	読むと"0"が読めます。書き込みは無効になります	R

# 23.2.28 ステータスクリアレジスタ (STCR)


アドレス SCI12.STCR 0008 B328h



ビット	シンボル	ビット名	機能	R/W
b0	BFDCL	BFDFクリアビット	BFDCL ビットを"1"にするとSTR.BFDF フラグをクリアします。読むと"0"が読み出されます	R/W
b1	CF0MCL	CF0MFクリアビット	CF0MCL ビットを"1"にするとSTR.CF0MFフラグをクリアします。読むと"0"が読み出されます	R/W
b2	CF1MCL	CF1MFクリアビット	CF1MCL ビットを"1"にするとSTR.CF1MF フラグをクリアします。読むと"0"が読み出されます	R/W
b3	PIBDCL	PIBDFクリアビット	PIBDCLビットを"1"にするとSTR.PIBDFフラグをクリアします。読むと"0"が読み出されます	R/W
b4	BCDCL	BCDFクリアビット	BCDCL ビットを"1"にするとSTR.BCDFフラグをクリアします。読むと"0"が読み出されます	R/W
b5	AEDCL	AEDFクリアビット	AEDCL ビットを"1"にするとSTR.AEDF フラグをクリアします。読むと"0"が読み出されます	R/W
b7-b6	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W

# 23.2.29 Control Field 0 データレジスタ (CF0DR)


アドレス SCI12.CF0DR 0008 B329h



**CF0DR** レジスタは、Control Field 0 の比較データを格納する 8 ビットのリード / ライト可能なレジスタです。

# 23.2.30 Control Field 0 コンペアイネーブルレジスタ (CF0CR)


アドレス SCI12.CF0CR 0008 B32Ah



ビット	シンボル	ビット名	機能	R/W
b0	CF0CE0	Control Field 0 0 ビットコンペアイネーブルビット	0 : Control Field 0 ビット0コンペア無効 1 : Control Field 0 ビット0コンペア有効	R/W
b1	CF0CE1	Control Field 0 1 ビットコンペアイネーブルビット	0 : Control Field 0 ビット1コンペア無効 1 : Control Field 0 ビット1コンペア有効	R/W
b2	CF0CE2	Control Field 0 2 ビットコンペアイネーブルビット	0 : Control Field 0 ビット2コンペア無効 1 : Control Field 0 ビット2コンペア有効	R/W
b3	CF0CE3	Control Field 0 3 ビットコンペアイネーブルビット	0 : Control Field 0 ビット3コンペア無効 1 : Control Field 0 ビット3コンペア有効	R/W
b4	CF0CE4	Control Field 0 4 ビットコンペアイネーブルビット	0 : Control Field 0 ビット4コンペア無効 1 : Control Field 0 ビット4コンペア有効	R/W
b5	CF0CE5	Control Field 0 5 ビットコンペアイネーブルビット	0 : Control Field 0 ビット5コンペア無効 1 : Control Field 0 ビット5コンペア有効	R/W
b6	CF0CE6	Control Field 0 6 ビットコンペアイネーブルビット	0 : Control Field 0 ビット6コンペア無効 1 : Control Field 0 ビット6コンペア有効	R/W
b7	CF0CE7	Control Field 0 7 ビットコンペアイネーブルビット	0 : Control Field 0 ビット7コンペア無効 1 : Control Field 0 ビット7コンペア有効	R/W

# 23.2.31 Control Field 0 受信データレジスタ (CF0RR)


アドレス SCI12.CF0RR 0008 B32Bh



CFORR レジスタは、Control Field 0 の受信データを格納する 8 ビットのリード可能なレジスタです。

# 23.2.32 プライマリ Control Field 1 データレジスタ (PCF1DR)

アドレス SCI12.PCF1DR 0008 B32Ch



PCF1DR レジスタは、Control Field 1 のプライマリ比較データを格納する 8 ビットのリード / ライト可能なレジスタです。



# 23.2.33 セカンダリ Control Field 1 データレジスタ (SCF1DR)

アドレス SCI12.SCF1DR 0008 B32Dh



SCF1DR レジスタは、Control Field 1 のセカンダリ比較データを格納する 8 ビットのリード / ライト可能なレジスタです。

# 23.2.34 Control Field 1 コンペアイネーブルレジスタ (CF1CR)


アドレス SCI12.CF1CR 0008 B32Eh

	b7	b6	b5	b4	b3	b2	b1	b0
	CF1CE 7	CF1CE 6	CF1CE 5	CF1CE 4	CF1CE 3	CF1CE 2	CF1CE 1	CF1CE 0
リセット後の値	0	0	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b0	CF1CE0	Control Field 1 0 ビットコンペアイネーブル ビット	0 : Control Field 1 ビット0コンペア無効 1 : Control Field 1 ビット0コンペア有効	R/W
b1	CF1CE1	Control Field 1 1 ビットコンペアイネーブル ビット	0 : Control Field 1 ビット1コンペア無効 1 : Control Field 1 ビット1コンペア有効	R/W
b2	CF1CE2	Control Field 1 2 ビットコンペアイネーブル ビット	0 : Control Field 1 ビット2コンペア無効 1 : Control Field 1 ビット2コンペア有効	R/W
b3	CF1CE3	Control Field 1 3 ビットコンペアイネーブル ビット	0 : Control Field 1 ビット3コンペア無効 1 : Control Field 1 ビット3コンペア有効	R/W
b4	CF1CE4	Control Field 1 4 ビットコンペアイネーブル ビット	0 : Control Field 1 ビット4コンペア無効 1 : Control Field 1 ビット4コンペア有効	R/W
b5	CF1CE5	Control Field 1 5 ビットコンペアイネーブル ビット	0 : Control Field 1 ビット5コンペア無効 1 : Control Field 1 ビット5コンペア有効	R/W
b6	CF1CE6	Control Field 1 6 ビットコンペアイネーブル ビット	0 : Control Field 1 ビット6コンペア無効 1 : Control Field 1 ビット6コンペア有効	R/W
b7	CF1CE7	Control Field 1 7 ビットコンペアイネーブル ビット	0 : Control Field 1 ビット7コンペア無効 1 : Control Field 1 ビット7コンペア有効	R/W

# 23.2.35 Control Field 1 受信データレジスタ (CF1RR)


アドレス SCI12.CF1RR 0008 B32Fh



CF1RR レジスタは Control Field 1 の受信データを格納する 8 ビットのリード可能なレジスタです。

## 23.2.36 タイマコントロールレジスタ (TCR)


アドレス SCI12.TCR 0008 B330h



ビット	シンボル	ビット名	機能	R/W
b0	TCST	タイマカウント開始ビット	0:タイマカウント停止 1:タイマカウント開始	R/W
b7-b1	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W

# 23.2.37 タイマモードレジスタ (TMR)

アドレス SCI12.TMR 0008 B331h



ビット	シンボル	ビット名	機能	R/W
b1-b0	TOMS[1:0]	タイマ動作モード選択ビット(注1)	b1 b0 0 0 : タイマモード 0 1 : Break Field Low width判定モード 1 0 : Break Field Low width出力モード 1 1 : 設定しないでください	R/W
b2	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W
b3	TWRC	カウンタ書き込み制御ビット	0: リロードレジスタとカウンタへの書き込み 1: リロードレジスタのみ書き込み	R/W
b6-b4	TCSS[2:0]	タイマカウントクロックソース選択 ビット <sup>(注1)</sup>	b6 b4 0 0 0 : PCLK 0 0 1 : PCLK/2 0 1 0 : PCLK/4 0 1 1 : PCLK/8 1 0 0 : PCLK/16 1 0 1 : PCLK/32 1 1 0 : PCLK/64 1 1 1 : PCLK/128	R/W
b7	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W

注1. TOMS[1:0] およびTCSS[2:0] ビットの書き換えは、タイマカウント停止時(TCST=0)に行ってください。

#### TWRC ビット(カウンタ書き込み制御ビット)

TCNT、TPRE レジスタにライトしたときに、リロードレジスタのみ書き込むのか、リロードレジスタとカウンタに書き込むのか選択します。

## 23.2.38 タイマプリスケーラレジスタ (TPRE)

アドレス SCI12.TPRE 0008 B332h



TPRE レジスタは、8 ビットのリロードレジスタ、リードバッファおよびカウンタで構成され、初期値は それぞれ FFh です。TMR.TCSS[2:0] ビットで選択されたカウントクロックソースでダウンカウントを行い、アンダフローするとカウンタへリロードレジスタの値がロードされます。またアンダフローは TCNT レジスタのカウントクロックソースとなります。リロードレジスタとリードバッファは同じアドレスに配置されており、ライト時はリロードレジスタへ書き込まれ、リード時はリードバッファに転送されたカウンタ値が読み出されます。なお、リロードレジスタ値をカウンタへロードする際は、PCLK の1クロックが必要です。

# 23.2.39 タイマカウントレジスタ (TCNT)

アドレス SCI12.TCNT 0008 B333h



TCNT レジスタは、8 ビットのリロードレジスタ、リードバッファおよびカウンタで構成され、初期値は それぞれ FFh です。TPRE レジスタのアンダフローをダウンカウントし、TCNT レジスタがアンダフローするとカウンタへリロードレジスタの値がロードされます。リロードレジスタとリードバッファは同じアドレスに配置されており、ライト時はリロードレジスタへ書き込まれ、リード時はリードバッファに転送されたカウンタ値が読み出されます。なお、リロードレジスタ値をカウンタへロードする際は、PCLK の1クロックが必要です。

#### 23.3 調歩同期式モードの動作

調歩同期式シリアル通信の一般的なデータフォーマットを図23.4に示します。

1フレームは、スタートビット (Low) から始まり送受信データ、パリティビット、ストップビット (High) の順で構成されます。

調歩同期式シリアル通信では、通信回線は通常マーク状態(High)に保たれています。

SCI は通信回線を監視し、スペース (Low) を検出するとスタートビットとみなしてシリアル通信を開始します。

SCI 内部では、送信部と受信部は独立していますので、全二重通信を行うことができます。また、送信部と受信部が共にダブルバッファ構造になっていますので、送信および受信中にデータのリード/ライトができ、連続送受信が可能です。




図 23.4 調歩同期式シリアル通信のデータフォーマット (8 ビットデータ / パリティあり /2 ストップビットの例 )

#### 23.3.1 シリアル送信 / 受信フォーマット

調歩同期式モードで設定できるシリアル送信/受信フォーマットを表 23.27 に示します。

フォーマットは 18 種類あり、SMR レジスタおよび SCMR レジスタの選定により選択できます。マルチプロセッサ機能の詳細については「23.4 マルチプロセッサ通信機能」を参照してください。

表23.27 シリアル送信/受信フォーマット(調歩同期式モード)

SCMR の設定					シリアル送信/受信フォーマットとフレーム長
CHR1	CHR	PE	MP	STOP	1 2 3 4 5 6 7 8 9 10 11 12 13
0	0	0	0	0	S 9 ビットデータ STOP
0	0	0	0	1	S 9ビットデータ STOP STOP
0	0	1	0	0	S 9ビットデータ P STOP
0	0	1	0	1	S 9ビットデータ P STOP STOP
1	0	0	0	0	S 8ビットデータ STOP
1	0	0	0	1	S 8ビットデータ STOP STOP
1	0	1	0	0	S 8ビットデータ P STOP
1	0	1	0	1	S 8ビットデータ P STOP STOP
1	1	0	0	0	S 7ビットデータ STOP
1	1	0	0	1	S 7ビットデータ STOP STOP
1	1	1	0	0	S 7ビットデータ P STOP
1	1	1	0	1	S 7ビットデータ P STOP STOP
0	0	_	1	0	S 9ビットデータ MPB STOP
0	0	_	1	1	S 9ビットデータ MPB STOP STOP
1	0	_	1	0	S 8ビットデータ MPB STOP
1	0	_	1	1	S 8ビットデータ MPB STOP STOP
1	1	_	1	0	S 7ビットデータ MPB STOP
1	1	_	1	1	S 7ビットデータ MPB STOP STOP

S: スタートビット STOP: ストップビット P: パリティビット

MPB: マルチプロセッサビット

# 23.3.2 調歩同期式モードの受信データサンプリングタイミングと受信マージン

調歩同期式モードでは、SCI はビットレートの 16 倍 (注1) の周波数の基本クロックで動作します。 受信時はスタートビットの立ち下がりを基本クロックでサンプリングして内部を同期化します。また、図 23.5 に示すように受信データを基本クロックの 8 サイクル目 (注1) の立ち上がりエッジでサンプリングすることで、各ビットの中央でデータを取り込みます。したがって、調歩同期式モードでの受信マージンは式(1) のように表わすことができます。

$$M = \left| \left( 0.5 - \frac{1}{2N} \right) - (L - 0.5)F - \frac{|D - 0.5|}{N} (1 + F) \right| \times 100 \, (\%) \quad \dots \, \vec{\pi} \, (1)$$

M: 受信マージン

N: クロックに対するビットレートの比

- SEMR.ABCS ビットが"0"のときN = 16
- SEMR.ABCSビットが"1"のときN=8

D:  $0.5 \sim 1.0$ 

L: フレーム長(L=9~13)

F: クロック周波数の偏差の絶対値

式(1)で、F=0、D=0.5とすると、

 $M = \{0.5 - 1/(2 \times 16)\} \times 100 (\%) = 46.875 (\%)$ 

となります。ただし、この値はあくまでも計算上の値ですので、システム設計の際には  $20\sim30\%$  の余裕を持たせてください。

注 1. いずれも SEMR.ABCS ビットが "0" のときの値です。ABCS ビットが "1" のときは、ビットレートの 8 倍の周波数が基本クロックとなり、受信データは基本クロックの 4 番目の立ち上がりエッジでサンプリングします。




図 23.5 調歩同期式モードの受信データサンプリングタイミング

#### 23.3.3 クロック

SCI の送受信クロックは、SMR.CM ビットと SCR.CKE[1:0] ビットの設定により、内蔵ボーレートジェネレータの生成する内部クロックまたは SCKn 端子から入力される外部クロックのいずれかを選択できます。

外部クロックを使用する場合は、SCKn 端子にビットレートの 16 倍(SEMR.ABCS ビット=0 のとき)、8 倍(SEMR.ABCS ビット=1 のとき)の周波数のクロックを入力してください。また、外部クロックを選択した場合は、SCIn.SEMR.ACS0 ビット (n=1,5,12) の設定により、MTIOC1A、MTIOC2A からの基本クロックを選択することが可能です。

内部クロックで動作させるときは SCKn 端子からクロックを出力することができます。このとき出力されるクロックの周波数はビットレートと等しく、送信時の位相は**図 23.6** に示すように送信データの中央でクロックが立ち上がります。




図 23.6 出カクロックと送信データの位相関係 (調歩同期式モード: SMR.CHR = 0、PE = 1、MP = 0、STOP = 1)

### 23.3.4 倍速モード

SEMR.BGDM ビットを"1"にすることによって内蔵ボーレートジェネレータの出力クロック周波数が2倍となり、ビットレートが2倍の高速通信が可能となります。また、この状態からSEMR.ABCS ビットを"1"にすると基本クロックのサイクル数が16から8になるため、ビットレートは初期状態から4倍に高速化されます。

なお、「23.3.2 **調歩同期式モードの受信データサンプリングタイミングと受信マージン」**の式 (1) が示すとおり、SEMR.ABCS ビットを "1" にするとサイクル数が 8 になり、サンプリング間隔が粗くなるため受信マージンが減少します。したがって、ビットレート 2 倍の高速通信は、SEMR.BGDM ビットを "0"、

SEMR.ABCS ビットを "1" にするよりも、SEMR.BGDM ビットを "1"、SEMR.ABCS ビットを "0" にする設定を推奨します。

#### 23.3.5 CTS、RTS 機能

CTS 機能は、CTSn# 端子入力を使用して送信制御を行う機能です。

SPMR.CTSE ビットを "1" にすると CTS 機能が有効になります。 CTS 機能が有効のとき、CTSn# 端子入力が Low のときのみ送信動作を開始します。

送信動作中に CTSn# 端子を High にした場合、送信中のフレームは影響を受けず送信を継続します。 RTS 機能は、RTSn# 端子出力を使用して受信要求を行う機能で、受信可能状態になると Low を出力します。 RTSn# 端子から Low、High を出力する条件は以下の通りです。

[Low になる条件]

以下の条件をすべて満たす場合

- SCR.RE ビットが "1"
- 受信動作中でない
- 未読の受信データがない
- SSR レジスタの ORER、FER、PER フラグがすべて "0"

[High になる条件]

Low になる条件を満たさない場合

なお、CTS/RTS はどちらか一方しか選択できません。

## 23.3.6 SCI の初期化(調歩同期式モード)

データの送受信前に SCR レジスタに初期値 "00h" を書き込み、図 23.7 のフローチャートの例に従って初期化してください。動作モードの変更、通信フォーマットの変更の場合も、SCR レジスタを初期値にしてから変更してください。

調歩同期式モードで外部クロックを使用する場合は、初期化の期間も含めてクロックを供給してください。

なお、SCR.RE ビットを "0" にしても、SSR レジスタの ORER、FER、PER、RDRF フラグおよび RDR、RDRH、RDRL レジスタは初期化されませんので注意してください。

また、SCR レジスタの TIE ビット、TE ビット、TEIE ビットを同時に "1" にすると、送信データエンプティ割り込み (TXI) 要求が発生する前に送信終了割り込み (TEI) 要求が発生しますので注意してください。




図 23.7 SCI の初期化フローチャートの例 (調歩同期式モード)

図 23.8 は、リセット解除後に図 23.7 に従って SCI を調歩同期式モードに設定して、データ送信を行ったときのタイミング例です。図に示すように、端子機能を TXD 端子に設定した時点では、SCR.TE ビットが"0"であるため端子はハイインピーダンスです。TE ビットを"1"にした後送信データを書くと、データ送信が開始されます。TE ビットを"1"にしてからデータ送信が開始されるまでには、1 フレーム分の内部待機期間があります。調歩同期式モードでは、この期間 TXD 端子は High になります。




図 23.8 調歩同期式モード時のデータ送信タイミング例

## 23.3.7 シリアルデータの送信(調歩同期式モード)

図 23.9 ~図 23.11 に調歩同期式モードのシリアル送信時の動作例を示します。 シリアルデータの送信時、SCI は以下のように動作します。

- 1. SCI は TXI 割り込み処理ルーチンで TDR レジスタ (注 1) にデータが書き込まれると、TDR レジスタ (注 1) から TSR レジスタにデータを転送します。なお、送信開始時の TXI 割り込み要求は、SCR.TIE ビットを "1" にした後に SCR.TE ビットを "1" にするか、1 命令で同時に "1" にすることで発生します。
- 2. SPMR.CTSE ビットが "0" (CTS 機能禁止)、または CTSn# 端子入力が Low で、TDR レジスタ (注1) から TSR レジスタにデータを転送し、送信を開始します。このとき、SCR.TIE ビットが "1" であると、TXI 割り込み要求が発生します。TXI 割り込み処理ルーチンで、前に転送したデータの送信が終了するまでに TDR レジスタ (注1、注2) に次の送信データを書き込むことで連続送信が可能です。TEI 割り込み要求を使用する場合、TXI 割り込み要求処理ルーチン内で最終送信データを TDR レジスタ (注1、注2)に書いた後、SCR.TIE ビットを "0" (TXI 割り込み要求を禁止)に、SCR.TEIE ビットを "1" (TEI 割り込み要求を許可)にします。
- 3. TXDn 端子からスタートビット、送信データ、パリティビットまたはマルチプロセッサビット(フォーマットによってはない場合もあります)、ストップビットの順に送り出します。
- 4. ストップビットを送り出すタイミングで TDR レジスタ (注3) の更新 (書き込み) をチェックします。
- 5. TDR レジスタ (注3) が更新されていると、SPMR.CTSE ビットが "0" (CTS 機能禁止)、または CTSn# 端 子入力が Low で、次の送信データを TDR レジスタ (注1) から TSR レジスタに転送し、ストップビット 送出後、次のフレームの送信を開始します。
- 6. TDR レジスタ (注3) が更新されていなければ、SSR.TEND フラグを "1" にし、ストップビット送出後、 High を出力してマーク状態になります。このとき、SCR.TEIE ビットが "1" であると、SSR.TEND フラグが "1" になり TEI 割り込み要求が発生します。
  - 注 1. データ長 9 ビット選択時は、TDRH および TDRL レジスタになります。
  - 注 2. データ長 9 ビット選択時は、TDRH、TDRL レジスタの順にデータを書き込んでください。
  - 注 3. データ長 9 ビット選択時は、TDRL レジスタ更新のみチェックします。TDRH レジスタ更新はチェックしません。
  - 図 23.12 にシリアル送信のフローチャートの例を示します。




図 23.9 調歩同期式モードのシリアル送信の動作例 (1) (8 ビットデータ / パリティあり /1 ストップビット /CTS 機能使用しない / 送信開始時 )




図 23.10 調歩同期式モードのシリアル送信の動作例 (2) (8 ビットデータ / パリティあり /1 ストップビット /CTS 機能使用する / 送信開始時 )




図 23.11 調歩同期式モードのシリアル送信の動作例 (3) (8 ビットデータ / パリティあり /1 ストップビット /CTS 機能使用しない / 送信中~送信終了時 )




図 23.12 調歩同期式モードのシリアル送信のフローチャート例

## 23.3.8 シリアルデータの受信(調歩同期式モード)

図 23.13、図 23.14 に調歩同期式モードのシリアル受信時の動作例を示します。 シリアルデータの受信時、SCI は以下のように動作します。

- 1. SCR.RE ビットが "1" になると、RTSn# 端子出力を Low にします (RTS 機能使用時)。
- 2. 通信回線を監視しスタートビットを検出すると、内部を同期化して受信データを RSR レジスタに取り 込み、パリティビットとストップビットをチェックします。
- 3. オーバランエラーが発生したときは、SSR.ORER フラグをセットします。このとき、SCR.RIE ビットが "1" であると、ERI 割り込み要求が発生します。受信データは RDR レジスタ (注1) に転送しません。
- 4. パリティエラーを検出した場合は SSR.PER フラグをセットし、受信データを RDR レジスタ (注 1) に転送します。このとき、RIE ビットが "1" であると、ERI 割り込み要求が発生します。
- 5. フレーミングエラー(ストップビットが "0" のとき)を検出した場合は SSR.FER フラグをセットし、 受信データを RDR レジスタ (注1) に転送します。このとき、RIE ビットが "1" であると、ERI 割り込み 要求が発生します。
- 6. 正常に受信したときは、受信データを RDR レジスタ (注1) に転送します。このとき、RIE ビットが"1" であると、RXI 割り込み要求が発生します。この RXI 割り込み処理ルーチンで RDR レジスタ (注1) に 転送された受信データを次のデータ受信完了までにリードすることで連続受信が可能です。 RDR レジスタ (注2) に転送された受信データが読み出されると、RTSn# 端子出力を Low にします。
- 注 1. データ長 9 ビット選択時は、RDRH および RDRL レジスタになります。
- 注 2. データ長 9 ビット選択時は、RDRL レジスタの読み出しのみチェックします。RDRH レジスタの読み出しは チェックしません。




図 23.13 調歩同期式モードのシリアル受信時の動作例 (1) (RTS 機能未使用時 ) (8 ビットデータ / パリティあり /1 ストップビットの例 )




図 23.14 調歩同期式モードのシリアル受信時の動作例 (2) (RTS 機能使用時) (8 ビットデータ / パリティあり /1 ストップビットの例)

受信エラーを検出した場合の SSR レジスタの各ステータスフラグの状態と受信データの処理を**表 23.28** に示します。

受信エラーを検出すると、ERI 割り込み要求が発生し、RXI 割り込み要求は発生しません。受信エラーフラグがセットされた状態では以後の受信動作ができません。したがって、受信を継続する前に ORER、FER、および PER フラグを "0" にしてください。また、オーバランエラー処理では RDR (または RDRL) レジスタをリードしてください。また、受信動作中に SCR.RE ビットを "0" にし受信動作を強制終了した場合、RDR (または RDRL) レジスタに読み出し前の受信データが残る場合があるため、RDR (または RDRL) レジスタをリードしてください。

図 23.15、図 23.16 にシリアル受信のフローチャートの例を示します。

表 23.28 S	SSRレジスタのステー	タスフラグの状態と	: 受信データの処理
-----------	-------------	-----------	------------

SSR レジスタのステータスフラグ		平信二 九	立信・二 の作能		
ORER	FER	PER	受信データ	受信エラーの状態	
1	0	0	消失	オーバランエラー	
0	1	0	RDR <sup>(注1)</sup> へ転送	フレーミングエラー	
0	0	1	RDR <sup>(注1)</sup> へ転送	パリティエラー	
1	1	0	消失	オーバランエラー+フレーミングエラー	
1	0	1	消失	オーバランエラー+パリティエラー	
0	1	1	RDR <sup>(注1)</sup> へ転送	フレーミングエラー+パリティエラー	
1	1	1	消失	オーバランエラー+フレーミングエラー+パリティエラー	

注1. データ長9ビット選択時はRDRH、RDRLレジスタになります。




図 23.15 調歩同期式モードのシリアル受信のフローチャート例 (1)




図 23.16 調歩同期式モードのシリアル受信のフローチャート例 (2)

### 23.4 マルチプロセッサ通信機能

マルチプロセッサ通信機能を使用すると、マルチプロセッサビットを付加した調歩同期式シリアル通信により複数のプロセッサ間で通信回線を共有してデータの送受信を行うことができます。マルチプロセッサ通信では受信局に各々固有の ID コードを割り付けます。シリアル通信サイクルは、受信局を指定する ID 送信サイクルと指定された受信局に対するデータ送信サイクルで構成されます。ID 送信サイクルとデータ送信サイクルの区別はマルチプロセッサビットで行います。マルチプロセッサビットが"I"のとき ID 送信サイクル、"0"のときデータ送信サイクルとなります。図 23.17 にマルチプロセッサフォーマットを使用したプロセッサ間通信の例を示します。送信局は、まず受信局の ID コードにマルチプロセッサビット 1 を付加した通信データを送信します。続いて、送信データにマルチプロセッサビット 0 を付加した通信データを送信します。受信局は、マルチプロセッサビットが"I"の通信データを受信すると自局の ID と比較し、一致した場合は続いて送信される通信データを受信します。一致しなかった場合は、再びマルチプロセッサビットが"I"の通信データを受信するまで通信データを読みとばします。

SCI はこの機能をサポートするため、SCR.MPIE ビットが設けてあります。MPIE ビットを"1"にすると、マルチプロセッサビットが"1"のデータを受け取るまで RSR レジスタから RDR レジスタ(データ長9ビット選択時は RDRH、RDRL レジスタ)への受信データの転送、および受信エラーの検出と SSR レジスタの RDRF、ORER、FER フラグのセットを禁止します。マルチプロセッサビットが"1"の受信キャラクタを受け取ると、SSR.MPB フラグが"1"になるとともに SCR.MPIE ビットが"0"になって通常の受信動作に戻ります。このとき SCR.RIE ビットが"1"であると RXI 割り込みが発生します。

マルチプロセッサフォーマットを指定した場合は、パリティビットの指定は無効です。それ以外は通常の調歩同期式モードと変わりません。マルチプロセッサ通信を行うときのクロックも通常の調歩同期式モードと同一です。





図 23.17 マルチプロセッサフォーマットを使用した通信例 (受信局 A へのデータ "AAh" の送信の例)

# 23.4.1 マルチプロセッサシリアルデータ送信

図 23.18 にマルチプロセッサシリアル送信のフローチャートの例を示します。ID 送信サイクルでは SSR.MPBT ビットを "1" にして送信してください。データ送信サイクルでは SSR.MPBT ビットを "0" にして 送信してください。その他の動作は調歩同期式モードの動作と同じです。



#### [1] SCIの初期化:

データ送信に設定します。 SCR.TE ビットを"1"にした後、1フレーム分のHighを出力して 送信可能状態になります。

#### [2] TXI割り込み要求:

送信データがTDRレジスタからTSRレジスタに転送されると、 送信データエンプティ割り込み(TXI)要求が発生します。 TXI割り込み処理ルーチンでSSR.MPBTビットを"0"または"1" にし、TDRレジスタに送信データを1回だけライトしてください。

#### [3] シリアル送信の継続手順:

シリアル送信を続けるときには、TXI割り込み要求でTDRレジスタに送信データを1回だけライトしてください。TXI割り込み要求でDTCを起動し、TDRレジスタにデータをライトすることも可能です。

TEI割り込み要求を使用する場合、最終送信データをTDR レジスタにライトした後、SCR.TIE ビットを"0"に、SCR.TEIE ビットを"1"にします。

#### [4] シリアル送信の終了時にブレークを出力:

シリアル送信時にブレークを出力するときには、TXDn端子に対応するI/Oポート機能を設定(Low出力に設定)し、TXDn端子を汎用入出力ポート機能に切り替えた後に、SCR.TEビットを"0"にします。

注. TDR レジスタは、データ長9ビット選択時は、TDRH レジス タおよびTDRL レジスタになります。TDRH、TDRL レジスタ の順にデータを書き込んでください。

図 23.18 マルチプロセッサシリアル送信のフローチャートの例

### 23.4.2 マルチプロセッサシリアルデータ受信

図 23.20、図 23.21 にマルチプロセッサデータ受信のフローチャートの例を示します。SCR.MPIE ビットを "1" にするとマルチプロセッサビットが "1" の通信データを受信するまで通信データを読み飛ばします。マルチプロセッサビットが "1" の通信データを受信すると受信データを RDR レジスタ(データ長 9 ビット選択時は RDRH、RDRL レジスタ)に転送します。このとき RXI 割り込み要求が発生します。その他の動作は調歩同期式モードの動作と同じです。

図 23.19 に受信時の動作例を示します。




図 23.19 SCI の受信時の動作例 (8 ビットデータ / マルチプロセッサビットあり /1 ストップビットの例)




図 23.20 マルチプロセッサシリアル受信のフローチャートの例 (1)




図 23.21 マルチプロセッサシリアル受信のフローチャートの例 (2)

#### 23.5 クロック同期式モードの動作

クロック同期式シリアル通信のデータフォーマットを図 23.22 に示します。

クロック同期式モードではクロックパルスに同期してデータを送受信します。通信データの1キャラクタは8ビットデータで構成されます。クロック同期式モードでは、パリティビットの付加はできません。

SCI は、データ送信時は同期クロックの立ち下がりから次の立ち下がりまで出力します。データ受信時は同期クロックの立ち上がりに同期してデータを取り込みます。8 ビット出力後の通信回線は最終ビット出力状態を保ちます。

SCI 内部では送信部と受信部が独立していますので、クロックを共有することで全二重通信を行うことができます。また、送信部/受信部は共にダブルバッファ構造になっていますので、送信中に次の送信データのライト、受信中に前の受信データのリードを行うことで連続送受信が可能です。




図 23.22 クロック同期式シリアル通信のデータフォーマット (LSB ファーストの場合)

#### 23.5.1 クロック

SCR.CKE[1:0] ビットの設定により、内蔵ボーレートジェネレータが生成する内部クロック、または SCKn 端子から入力される外部同期クロックを選択できます。

内部クロックで動作させるとき、SCKn 端子から同期クロックが出力されます。同期クロックは1キャラクタの送受信で8パルス出力され、送信および受信を行わないときはHighに固定されます。ただし、受信動作のみのときは、CTS機能が無効な場合はSCR.REビットを"1"にするとともに同期クロックの出力を開始し、オーバランエラーが発生するか、SCR.REビットを"0"にすると、同期クロックはHighレベルで停止します。

受信動作のみでかつ CTS 機能が有効な場合は、SCR.RE ビットが "0" のときに CTSn# 端子入力が High であれば、SCR.RE ビットを "1" にしてもクロック出力を開始しません。SCR.RE ビットを "1" にしかつ CTSn# 端子入力が Low になると同期クロックの出力を開始します。 その後、フレームの受信が完了した時点で CTSn# 端子入力が High であれば同期クロック出力を High レベルで停止します。 CTSn# 端子入力が Low を継続のときは、オーバランエラーが発生するか、SCR.RE ビットを "0" にすると、同期クロックは High レベルで停止します。

#### 23.5.2 CTS、RTS 機能

CTS 機能は、内部クロック時に CTSn# 端子入力を使用して送受信開始制御を行う機能です。SPMR.CTSE ビットを "1" にすると、CTS 機能が有効になります。

CTS 機能が有効のとき、CTSn# 端子入力が Low のときのみ送受信動作を開始します。

送受信動作中に CTSn# 端子を High にした場合、送受信中のフレームは影響を受けず送受信を継続します。

RTS機能は、外部同期クロック時にRTSn#端子出力を使用して送受信開始要求を行う機能で、シリアル通信が可能な状態になるとLowを出力します。Low、Highを出力する条件は以下のとおりです。

#### [Low になる条件]

以下の条件をすべて満たす場合

- SCR.RE ビットまたは SCR.TE ビットが "1"
- 送受信動作中でない
- 未読の受信データがない (SCR.RE ビットが "1" のとき)
- 未送信のデータがある (SCR.TE ビットが "1" のとき)
- SSR.ORER フラグが "0"

#### [High になる条件]

Low になる条件を満たさない場合

# 23.5.3 SCI の初期化 (クロック同期式モード)

データの送受信前に SCR レジスタに初期値 "00h" を書き込み、図 23.23 のフローチャートの例に従って 初期化してください。動作モードの変更、通信フォーマットの変更の場合も、SCR レジスタを初期値にして から変更してください。

SCR.RE ビットを "0" にしても、SSR レジスタの ORER、FER、PER フラグおよび RDR レジスタは初期化 されませんので注意してください。




図 23.23 SCI の初期化フローチャートの例 (クロック同期式モード)

## 23.5.4 シリアルデータの送信(クロック同期式モード)

図 23.24、図 23.25、図 23.26 にクロック同期式モードのシリアル送信時の動作例を示します。 シリアルデータの送信時、SCI は以下のように動作します。

- 1. SCI は TXI 割り込みルーチンにより TDR レジスタにデータが書き込まれると、TDR レジスタから TSR レジスタにデータを転送します。なお、送信開始時の TXI 割り込み要求は、SCR.TIE ビットを "1" にした後に SCR.TE ビットを "1" にするか、1 命令で同時に "1" にすることで発生します。
- 2. TDR レジスタから TSR レジスタにデータを転送し、送信を開始します。このとき、SCR.TIE ビットが "1"であると、TXI 割り込み要求が発生します。この TXI 割り込み処理ルーチンで、前に転送したデータの送信が終了するまでに TDR レジスタに次の送信データを書き込むことで連続送信が可能です。 TEI 割り込み要求を使用する場合、TXI 割り込み要求処理ルーチン内で最終送信データを TDR レジスタに データを書いた後、SCR.TIE ビットを "0"(TXI 割り込み要求を禁止)に、SCR.TEIE ビットを "1" (TEI 割り込み要求を許可) にします。
- 3. クロック出力モードにしたときには出力クロックに同期して、外部クロックにしたときには入力クロックに同期して、TXDn 端子から 8 ビットのデータを出力します。出力クロックは、SPMR.CTSE ビットが"1"(CTS 機能許可)のとき、CTS 信号入力が Low になるまで待ってから開始します。
- 4. 最終ビットを送り出すタイミングで TDR レジスタの更新(書き込み)をチェックします。
- 5. TDR レジスタが更新されていれば、TDR レジスタから TSR レジスタにデータを転送し、次のフレーム の送信を開始します。
- 6. TDR レジスタが更新されていなければ、SSR.TEND フラグを"1"にし、最終ビット出力状態を保持します。このとき SCR.TEIE ビットが"1"であると、TEI 割り込み要求が発生します。SCKn 端子は High に固定されます。

図 23.27 にシリアル送信のフローチャートの例を示します。

受信エラーフラグ (SSR.ORER, FER, PER) が "1" になった状態では送信を開始しません。送信開始の前に、受信エラーフラグを "0" にしてください。また、受信エラーフラグは SCR.RE ビットを "0" にしただけでは クリアされませんので注意してください。




図 23.24 クロック同期式モードのシリアル送信の動作例 (1) (送信開始・CTS 機能使用しない)




図 23.25 クロック同期式モードのシリアル送信の動作例 (2) (送信開始・CTS 機能使用する)





図 23.26 クロック同期式モードのシリアル送信の動作例 (3) (送信中~送信終了時)



- [1] SCIの初期化:データ送信に設定します。
- [2] TXI割り込み要求で送信データをTDR レジスタにライト: 送信データがTDR レジスタからTSR レジスタに転送されると、送信データエンプティ割り込み(TXI)要求が発生します。TXI割り込み処理ルーチンでTDR レジスタに送信データを1回ライトします。
- [3] シリアル送信の継続手順: シリアル送信を続けるときには、送信データエンプティ割 り込み(TXI)要求によりTDR レジスタにデータをライトし てください。TXI割り込み要求でDTCを起動し、TDR レジ スタにデータをライトすることも可能です。 TEI割り込み要求を使用する場合、最終送信データをTDR

レジスタにライトした後、SCR.TIEビットを"0"に、

SCR.TEIE ビットを"1"にします。

注. 外部クロック(SCR.CKE[1:0]ビット = 10b、11b)のときは、最終ビットのSCK端子立ち上がりでSSR.TENDフラグが"1"になります。このとき、SCR.TEビットを直ぐ"0"にすると受信デバイス側の受信データのホールド時間が不足する場合があります。

図 23.27 クロック同期式モードのシリアル送信のフローチャート例

## 23.5.5 シリアルデータの受信(クロック同期式モード)

図 23.28、図 23.29 にクロック同期式モードのシリアル受信時の動作例を示します。 シリアルデータの受信時、SCI は以下のように動作します。

- 1. SCR.RE ビットが "1" になると、RTSn# 信号出力を Low にします (RTS 機能使用時)。
- 2. SCI は同期クロックの入力、または出力に同期して内部を初期化して受信を開始し、受信データを RSR レジスタに取り込みます。
- 3. オーバランエラーが発生したときは、SSR.ORER フラグをセットします。このとき SCR.RIE ビットが "1" であると、ERI 割り込み要求が発生します。受信データは RDR レジスタに転送しません。
- 4. 正常に受信したときは、受信データを RDR レジスタに転送します。このとき RIE ビットが "1" であると、RXI 割り込み要求が発生します。この RXI 割り込み処理ルーチンで RDR レジスタに転送された受信データを次のデータ受信完了までにリードすることで連続受信が可能です。RDR レジスタに転送された受信データが読み出されると、RTSn# 信号出力を Low にします (RTS 機能使用時)。




図 23.28 クロック同期式モードのシリアル受信時の動作例 (1) (RTS 機能未使用時)




図 23.29 クロック同期式モードのシリアル受信時の動作例 (2) (RTS 機能使用時)

受信エラーフラグがセットされた状態では以後の送受信動作ができません。したがって、受信を継続する前に SSR レジスタの ORER、FER、PER フラグを "0" にしてください。また、オーバランエラー処理では RDR レジスタをリードしてください。また、受信動作中に SCR.RE ビットを "0" にし受信動作を強制終了した場合、RDR レジスタに読み出し前の受信データが残る場合があるため、RDR レジスタをリードしてください。

図 23.30 にシリアル受信のフローチャートの例を示します。





図 23.30 クロック同期式モードのシリアル受信のフローチャート例

### 23.5.6 シリアルデータの送受信同時動作(クロック同期式モード)

図 23.31 にクロック同期式モードのシリアル送受信同時動作のフローチャートの例を示します。 シリアル送受信同時動作は、SCI の初期化後、以下の手順に従って行ってください。

送信から同時送受信へ切り替えるときには、SCI が送信終了状態であることを SSR.TEND フラグが "1" になっていることで確認してください。その後、SCR レジスタを初期化してから SCR レジスタの TIE、RIE、TE、RE ビットを 1 命令で同時に "1" にしてください。

受信から同時送受信へ切り替えるときには、SCI が受信完了状態であることを確認した後、SCR レジスタ の RIE、RE ビットを "0" にしてから、エラーフラグ (SSR.ORER, FER, PER) が "0" であることを確認した後、SCR レジスタの TIE、RIE、TE、RE ビットを 1 命令で同時に "1" にしてください。



### [1] SCI初期化:

せん。

TXDn端子は送信データ出力端子に、RXDn端子は受信データ入力端子にして送受信同時動作可能状態になります。

- [2] 送信データのライト: TXI割り込みでTDRレジスタに送信データを1 回ライトします。
- [3] 受信エラー処理: 受信エラーが発生したときには、SSR.ORERフラグをリードしてから、所定のエラー処理を 行った後、ORERフラグを"0"にしてください。 ORERフラグが"1"のままでは受信を再開できま
- [4] 受信データのリード: RXI割り込みでRDR レジスタの受信データを1 回リードします。

#### [5] シリアル送受信の継続手順:

シリアル送受信を続けるときには、現在のフレームのMSB (ビット7)を受信する前にRXI割り込みでRDR レジスタのリードを終了しておいてください。また、現在のフレームのMSB (ビット7)を送信する前にTXI割り込みでTDR レジスタにデータをライトしてください。送信データエンプティ割り込み(TXI)要求でDTCを起動し、TDR レジスタにデータをライトすることや、受信データフル割り込み(RXI)要求でDTCを起動し、RDR レジスタの値をリードすることも可能です。

注. 送信、または受信動作から同時送受信に切り替えるときは、 SCR.TIE、RIE、TE、RE、TEIEビットを"0"にしてから、 SCR.TIE、RIE、TE、REビットを同時に"1"にしてください。

図 23.31 クロック同期式モードのシリアル送受信同時動作のフローチャート例

## 23.6 スマートカードインタフェースモードの動作

SCI の拡張機能として、ISO/IEC 7816-3 (Identification Card) に対応したスマートカード (IC カード) インタフェースに対応しています。

スマートカードインタフェースモードへの切り替えはレジスタにより行います。

## 23.6.1 接続例

図 23.32 にスマートカード (IC カード) との接続例を示します。

IC カードとは1本のデータ伝送線で送受信が行われるので、TXDn 端子とRXDn 端子とを結線し、データ 伝送線を抵抗で電源 VCC 側にプルアップしてください。

IC カードを接続しない状態で SCR.TE ビット = 1、SCR.RE ビット = 1 に設定すると、閉じた送信 / 受信が可能となり自己診断をすることができます。

SCI で生成するクロックを IC カードに供給する場合は、SCKn 端子出力を IC カードの CLK 端子に入力してください。

リセット信号の出力には本 MCU の出力ポートを使用できます。




図 23.32 スマートカード (IC カード) との接続例

## 23.6.2 データフォーマット(ブロック転送モード時を除く)

図 23.33 にスマートカードインタフェースモードでの送受信フォーマットを示します。

- 調歩同期式で、1フレームは8ビットデータとパリティビットで構成されます。
- 送信時は、パリティビットの終了から次のフレーム開始まで 2 etu (Elementary Time Unit: 1 ビットの転送期間) 以上のガードタイムをおきます。
- 受信時にパリティエラーを検出した場合、スタートビットから 10.5 etu 経過後、エラーシグナル (Low) を 1 etu 期間出力します。
- 送信時にエラーシグナルをサンプリングすると、2 etu 以上経過後、自動的に同じデータを再送信します。




図 23.33 スマートカードインタフェースモードのデータフォーマット

ダイレクトコンベンションタイプと、インバースコンベンションタイプの2種類のICカードとの送受信は、以下のように行ってください。

#### (1) ダイレクトコンベンションタイプ

ダイレクトコンベンションタイプは、図 23.34 に示す開始キャラクタの例のように、論理 1 レベルを状態 Z に、論理 0 レベルを状態 A に対応付け、LSB ファーストで送受信します。図 23.34 の開始キャラクタでは、データは "3Bh" となります。

ダイレクトコンベンションタイプでは、SCMR レジスタの SDIR、SINV ビットをともに "0" にしてください。また、スマートカードの規定により偶数パリティとなるよう SMR.PM ビットには "0" を設定してください。




図 23.34 ダイレクトコンベンション (SCMR.SDIR ビット=0、SCMR.SINV ビット=0、SMR.PM ビット=0)

#### (2) インバースコンベンションタイプ

インバースコンベンションタイプは、論理 1 レベルを状態 A に、論理 0 レベルを状態 Z に対応付け、MSB ファーストで送受信します。図 23.35 の開始キャラクタでは、データは "3Fh" となります。

インバースコンベンションタイプでは、SCMR レジスタの SDIR、SINV ビットをともに"1"にしてください。パリティビットはスマートカードの規定により偶数パリティで論理 0 となり、状態 Z が対応します。

本 MCU では、SINV ビットはデータビット D7  $\sim$  D0 のみ反転させます。このため、送受信とも SMR.PM ビットに "1" を設定してパリティビットを反転させてください。




図 23.35 インバースコンベンション (SCMR.SDIR ビット = 1、SCMR.SINV ビット = 1、SMR.PM ビット = 1)

### 23.6.3 ブロック転送モード

ブロック転送モードは、非ブロック転送モードと比較して以下の点が異なります。

- 受信時にパリティチェックを行いますが、エラーを検出してもエラーシグナルは出力しません。 SSR.PER フラグはセットされますので、次のフレームのパリティビットを受信する前にクリアしてくだ さい。
- 送信時のパリティビットの終了から、次のフレーム開始までのガードタイムは最小 1 etu 以上です。
- 再送信を行わないため、SSR.TEND フラグは送信開始から 11.5 etu 後にセットされます。
- SSR.ERS フラグは非ブロック転送モードと同じで、エラーシグナルのステータスを示しますが、エラーシグナルの送受信を行わないため "0" となります。

### 23.6.4 受信データサンプリングタイミングと受信マージン

スマートカードインタフェースモードで使用できる送受信クロックは、内蔵ボーレートジェネレータが生成した基本クロックのみです。

スマートカードインタフェースモードでは、SCMR.BCP2 ビット、SMR.BCP[1:0] ビットの設定により、 ビットレートの 32 倍、64 倍、372 倍、256 倍、93 倍、128 倍、186 倍、512 倍の周波数の基本クロックで動作します。

受信時は、スタートビットの立ち下がりを基本クロックでサンプリングして同期化します。**図 23.36** に示すように、受信データを基本クロックのそれぞれ 16、32、186、128、46、64、93、256 クロック目の立ち上がりエッジでサンプリングすることで、各ビットの中央でデータを取り込みます。このときの受信マージンは次の式で表わすことができます。

$$M \ = \ \left| \left( 0.5 - \frac{1}{2N} \right) - (L - 0.5)F - \frac{|D - 0.5|}{N} (1 + F) \right| \times 100 \ (\%)$$

M: 受信マージン(%)

N: クロックに対するビットレートの比(N = 32, 64, 372, 256)

D: 0 - 7 - 7 - 7 = 0 - 1.0

L: フレーム長(L = 10)

F: クロック周波数の偏差の絶対値

上の式で、F=0、D=0.5、N=372 とすると、受信マージンは次のようになります。

 $M = \{0.5 - 1/(2 \times 372)\} \times 100 (\%) = 49.866 (\%)$ 




図 23.36 スマートカードインタフェースモード時の受信データサンプリングタイミング (372 倍のクロック使用時)

### 23.6.5 SCI の初期化 (スマートカードインタフェースモード)

図 23.37 のフローチャート例に従って SCI を初期化してください。

送信モードと受信モードを切り替える場合も、SCR レジスタと SSR レジスタは初期化してください。 ビットレートを変更しない場合、CKE[1:0] ビットを "00b" にする必要はありません。なお、RE ビットを "0" にしても RDR レジスタは初期化されません。

受信モードから送信モードに切り替える場合、受信動作が完了していることを確認した後、**図 23.37** の [1] と [3] を実施し、[11] で TE ビット = 1、RE ビット = 0 に設定してください。受信動作の完了は、RXI 割り込み要求、SSR.ORER フラグ、または SSR.PER フラグで確認できます。

送信モードから受信モードに切り替える場合、送信動作が完了していることを確認した後、**図 23.37** の [1] と [3] を実施し、[11] で TE ビット = 0、RE ビット = 1 に設定してください。送信動作の完了は SSR.TEND フラグで確認できます。




図 23.37 SCI の初期化フローチャートの例(スマートカードインタフェースモード)

図 23.38 は、リセット解除後に図 23.37 に従って SCI をスマートカードインタフェースモードに設定して、データ送信を行ったときのタイミング例です。図に示すように、端子機能を SCK 端子、TXD 端子に設定した時点では、それぞれ SCR.CKE[0] ビット、SCR.TE ビットが "0" であるため端子はハイインピーダンスです。CKE[0] ビットを "1" にすると SCK 端子からクロックが出力されます。TE ビットを "1" にした後送信データを書くと、データ送信が開始されます。TE ビットを "1" にしてからデータ送信が開始されるまでには、1 フレーム分の内部待機期間があります。スマートカードインタフェースモードでは、この期間 TXD端子はハイインピーダンスになります。

スマートカードインタフェースモードでは、TE ビット、RE ビットが共に"0"になっている場合でも、CKE[0] ビットが"1"(クロック出力)であれば、クロックを出力し続けます。




図 23.38 スマートカードインタフェースモード時のデータ送信タイミング例

## 23.6.6 シリアルデータの送信(ブロック転送モードを除く)

スマートカードインタフェースモードにおけるシリアル送信は、エラーシグナルのサンプリングと再送信処理があるため、非スマートカードインタフェースモードとは動作が異なります(ブロック転送モードを除く)。送信時の再送信動作を図 23.39 に示します。




図 23.39 SCI 送信モードの場合の再送信動作(送信時の再送信動作)

- (1) 1フレーム分の送信を完了した後、受信側からのエラーシグナルをサンプリングすると SSR.ERS フラグが "1" になります。このとき SCR.RIE ビットが "1" であると、ERI 割り込み要求が発生します。次のパリティビットのサンプリングまでに ERS フラグをクリアしてください。
- (2) エラーシグナルを受信したフレームでは、SSR.TEND フラグはセットされません。TDR レジスタから TSR レジスタに再度データが転送され、自動的に再送信を行います。
- (3) 受信側からエラーシグナルが返ってこない場合は、ERS フラグはセットされません。
- (4) 再送信を含む1フレームの送信が完了したと判断して、SSR.TENDフラグがセットされます。このとき、SCR.TIE ビットが"1"であれば、TXI割り込み要求が発生します。送信データを TDR レジスタに書き込むことにより次のデータが送信されます。

シリアル送信のフローチャートの例を図 23.40 に示します。




図 23.40 スマートカードインタフェース送信のフローチャート例

これらの一連の処理は、TXI 割り込み要因によって DTC を起動することで自動的に行うことができます。 送信動作では、SCR.TIE ビットを "1" にしておくと、SSR.TEND フラグが "1" になったときに TXI 割り込み要求が発生します。あらかじめ DTC の起動要因に TXI 割り込み要求を設定しておけば、TXI 割り込み要求により DTC が起動されて送信データの転送を行います。TEND フラグは、DTC によるデータ転送時に自動的に "0" になります。

エラーが発生した場合は SCI が自動的に同じデータを再送信します。この間、TEND フラグは "0" のまま保持され、DTC は起動されません。したがって、エラー発生時の再送信を含め、SCI と DTC が指定されたバイト数を自動的に送信します。ただし、エラー発生時、ERS フラグは自動的にはクリアされませんので、RIE ビットを"1"にしておき、エラー発生時に ERI 割り込み要求を発生させ、ERS フラグをクリアしてくだ

さい。

なお、DTC を使って送受信を行う場合は、先に DTC を設定し、許可状態にしてから SCI の設定を行ってください。

DTC の設定方法は「16. データトランスファコントローラ (DTCb)」を参照してください。

なお、SMR.GM ビットの設定により、SSR.TEND フラグのセットタイミングが異なります。**図 23.41** に TEND フラグ発生タイミングを示します。




図 23.41 送信時の SSR.TEND フラグの発生タイミング

## 23.6.7 シリアルの受信(ブロック転送モードを除く)

スマートカードインタフェースモードにおけるシリアル受信は、非スマートカードインタフェースモードと同様の処理手順になります。受信モードの場合の再送信動作を**図 23.42** に示します。




図 23.42 SCI 受信モードの場合の再送信動作 (受信時の再送信動作)

- (1) 受信データにパリティエラーを検出すると SSR.PER フラグが "1" になります。このとき、SCR.RIE ビットが "1" であると、ERI 割り込み要求が発生します。次のパリティビットのサンプリングタイミングまでに PER フラグをクリアしてください。
- (2) パリティエラーを検出したフレームでは RXI 割り込みは発生しません。
- (3) パリティエラーが検出されない場合は、SSR.PER フラグはセットされません。
- (4) 正常に受信を完了したと判断して、RIE ビットが"1"であれば、RXI 割り込み要求を生成します。

シリアル受信のフローチャートの例を図 23.43 に示します。




図 23.43 スマートカードインタフェース受信のフローチャート例

これらの一連の処理は、RXI割り込み要求によって DTC を起動することで自動的に行うことができます。 受信動作では、RIE ビットを"1"にしておくと、RXI割り込み要求が発生します。 あらかじめ DTC の起動要因に RXI割り込み要求を設定しておけば、RXI割り込み要求により DTC が起動されて受信データの転送を行います。

また、受信時にエラーが発生し SSR レジスタの ORER、PER フラグのいずれかが "I" になると、受信エラー割り込み (ERI) 要求が発生しますのでエラーフラグをクリアしてください。エラーが発生した場合は DTC は起動されず、受信データはスキップされるため DTC に設定したバイト数だけ受信データを転送します。

なお、受信時にパリティエラーが発生し PER フラグが "1" になった場合でも、受信したデータは RDR レジスタに転送されるのでこのデータをリードすることは可能です。また、受信動作中に SCR.RE ビットを "0" にし受信動作を強制終了した場合、RDR レジスタに読み出し前の受信データが残る場合があるため、RDR レジスタをリードしてください。

注. ブロック転送モードの場合は、「23.3 調歩同期式モードの動作」を参照してください。

### 23.6.8 クロック出力制御

SMR.GM ビットが "1" であるとき、SCR.CKE[1:0] ビットによってクロック出力を High や Low に固定することができます。CKE[1:0] ビットを "01b" (クロック出力) にすると、SCK 端子から基本クロックが出力されます。基本クロックの周波数 (ビットレート) の設定については、「23.2.11 ビットレートレジスタ (BRR)」を参照してください。CKE[1:0] ビットを "00b" (Low 出力固定 ) や "10b" (High 出力固定 ) にすると、SCK 端子から Low や High を出力できます。

図 23.44 にクロック出力制御を行ったときのタイミング図を示します。

なお、SMR.GM ビットが "0" (非 GSM モード) の場合に CKE[1:0] ビットを変更すると、その結果がすぐに SCK 端子に反映されるため、SCK 端子から意図しない幅のパルスが出力されることがあります。




図 23.44 クロック出力制御

### 23.7 簡易 I<sup>2</sup>C モードの動作

簡易 I<sup>2</sup>C バスフォーマットは、8 ビットのデータと 1 ビットのアクノリッジから構成されます。開始条件および再開始条件に続くフレームはスレーブアドレスフレームで、マスタデバイスが通信先であるスレーブデバイスを指定するのに使用します。指定されたスレーブデバイスは新たにスレーブデバイスが指定されるか、停止条件まで有効です。各フレーム中の 8 ビットのデータは、MSB から順に送信されます。

図 23.45 に I<sup>2</sup>C バスフォーマットを、図 23.46 に I<sup>2</sup>C バスタイミングを示します。




図 23.45 I<sup>2</sup>C バスフォーマット




図 23.46 I<sup>2</sup>C バスタイミング (SLA = 7 ビットの場合)

- S: スタートコンディションを示します。マスタデバイスが、SSCLnラインがHighの状態でSSDAnラインがHighからLowに変化します。
- SLA: スレーブアドレスを示します。マスタデバイスがスレーブデバイスを選択します。
- R/W#: 送信/受信の方向を示します。"1"のときスレーブデバイスからマスタデバイスへ、"0"のときマスタデバイスから スレーブデバイスへデータを送信します。
- A/A#: アクノリッジを示します(マスタ送信モード時: スレーブデバイスがアクノリッジを返します。マスタ受信モード時: マスタデバイスがアクノリッジを返します)。Lowを返すことをACK、Highを返すことをNACKと言います。
- Sr: リスタートコンディションを示します。マスタデバイスが、SSCLnラインがHighの状態でセットアップ時間経過後に SSDAnラインがHighからLowに遷移します。
- DATA: 送受信データを示します。
- P: ストップコンディションを示します。マスタデバイスが、SSCLnラインがHighの状態でSSDAnラインがLowからHighに変化します。

### 23.7.1 開始条件、再開始条件、停止条件の生成

SIMR3.IICSTAREQ ビットに "1" を書き込むことにより、開始条件生成を行います。開始条件の生成では、以下の動作が行われます。

- SSDAn ラインを立ち下げ (High から Low に遷移)、SSCLn ラインは開放状態を保持
- BRR レジスタで設定したビットレートの半分の時間、開始条件のホールド時間を確保
- SSCLn ラインの立ち下げ(High から Low に遷移)、SIMR3.IICSTAREQ ビットは"0"にし、開始条件生成割り込み要求を出力

SIMR3.IICRSTAREQ ビットに "1" を書き込むことにより、再開始条件生成を行います。再開始条件の生成では、以下の動作が行われます。

- SSDAn ラインを開放、SSCLn ラインは Low を保持
- BRR レジスタで設定したビットレートの半分の時間、SSCLn ラインの Low 期間を確保
- SSCLn ラインを開放 (Low から High に遷移)
- SSCLn ラインの High を検出後、BRR レジスタで設定したビットレートの半分の時間、再開始条件のセットアップ時間を確保
- SSDAn ラインを立ち下げ (High から Low に遷移)
- BRR レジスタで設定したビットレートの半分の時間、再開始条件のホールド時間を確保
- SSCLn ラインを立ち下げ (High から Low に遷移)、SIMR3.IICRSTAREQ ビットは "0" にし、再開始条件生成割り込み要求を出力

SIMR3.IICSTPREQ ビットに "1" を書き込むことにより、停止条件の生成を行います。停止条件の生成では、以下の動作が行われます。

- SSDAn ラインを立ち下げ(High から Low に遷移)、SSCLn ラインは Low を保持
- BRR レジスタで設定したビットレートの半分の時間、SSCLn ラインの Low 期間を確保
- SSCLn ラインを開放 (Low から High に遷移)
- SSCLn ラインの High を検出後、BRR レジスタで設定したビットレートの半分の時間、停止条件のセットアップ時間を確保
- SSDAn ラインを開放(Low から High に遷移)、SIMR3.IICSTPREQ ビットは "0" にし、停止条件生成割り込み要求を出力



図 23.47 に開始条件、再開始条件、停止条件生成の動作タイミングを示します。




図 23.47 開始条件、再開始条件、停止条件生成の動作タイミング

#### 23.7.2 クロック同期化

通信先のスレーブデバイスがウェイトを挿入する目的で SSCLn ラインを Low にすることがあります。 SIMR2.IICCSC ビットに "1" を設定すると、内部 SSCLn クロックが SSCLn 端子入力のレベルと異なる場合 に、同期を取るための制御を行います。

SIMR2.IICCSC ビットが "1" の場合、内部 SSCLn クロックが Low から High に遷移したとき、SSCLn 端子入力が Low の間は High 期間のカウントを停止し、SSCLn 端子入力が High に遷移すると High 期間のカウントを開始します。このとき、SSCLn 端子が High に遷移して High 期間のカウントを開始するまで、SSCLn 端子入力遅延、SSCLn 端子入力のノイズフィルタ遅延(ノイズフィルタのサンプリングクロックで  $2 \sim 3$  サイクル)、内部処理遅延(PCLK で  $1 \sim 2$  サイクル)の合計分かかります。この間他のデバイスが SSCLn ラインを Low にしていなくても、内部 SSCLn クロックの High 期間は延長されます。

SIMR2.IICCSC ビットが "1" の場合、データ送信および受信は、SSCLn 端子入力と内部 SSCLn クロックの 論理積に同期して行われます。SIMR2.IICCSC ビットが "0" の場合、データ受信および送信は、内部 SSCLn クロックに同期して行われます。

開始条件、再開始条件および停止条件生成要求発行後、内部 SSCLn クロックが Low から High に遷移するまでの間にスレーブデバイスからウェイトを挿入された場合、その期間分、生成完了は延長されます。

内部 SSCLn クロックが High に遷移後にスレーブデバイスがウェイトを挿入した場合は、そのウェイト期間も停止はせず、生成完了割り込み要求を発行しますが、条件生成自体は保証されません。

図 23.48 にクロック同期化の動作例を示します。




図 23.48 クロック同期化の動作例

### 23.7.3 SSDA 出力遅延

SIMR1.IICDL[4:0] ビットにより、SSCLn 端子出力の立ち下がりに対して、SSDAn 端子出力を遅延させることが可能です。遅延時間は内蔵ボーレートジェネレータのクロックソース基準(PCLK ベースに SMR.CKS[1:0] で選択された分周クロック)で 0 ~ 31 サイクルの間で選択可能です。SSDAn 端子出力を遅延させる対象は、開始条件 / 再開始条件 / 停止条件信号と 8 ビットの送信データおよびアクノリッジです。 SSDA 出力遅延が SSCLn 端子出力の立ち下がり時間より小さい場合、SSCLn 端子出力の立ち下がり中に SSDAn 端子出力が変化開始し、スレーブデバイスが誤動作する可能性があります。SSDA 出力遅延が SSCLn 端子出力の立ち下がり時間の最大値(I<sup>2</sup>C の標準モード、ファストモードでは 300ns)より大きくなるように設定してください。

図 23.49 に SSDA 出力遅延のタイミングを示します。




図 23.49 SSDA 出力遅延のタイミング

### 23.7.4 SCI の初期化 (簡易 I<sup>2</sup>C モード)

データの送受信前に、SCR レジスタに初期値 "00h" を書き込み、図 23.50 のフローチャートの例に従って、初期化してください。

動作モードの変更、通信フォーマットの変更などの場合も、SCR レジスタを初期値にしてから変更してください。また、簡易 I<sup>2</sup>C モード時の通信ポートのオープンドレイン設定は、ポート側でしてください。



図 23.50 SCI の初期化フローチャート例 (簡易 I<sup>2</sup>C モード)

## 23.7.5 マスタ送信動作(簡易 I<sup>2</sup>C モード)

図 23.51、図 23.52 に簡易  $I^2C$  モードのマスタ送信の動作例を、図 23.53 にデータ送信のフローチャートの例を示します。STI 割り込みについては、表 23.33 を参照してください。

10 ビットスレーブアドレス時は、図 23.53 の [3] ~ [4] の手順を 2 回繰り返します。

簡易 I<sup>2</sup>C モードでの送信データエンプティ割り込み (TXI) は、クロック同期式送信時の TXI 割り込み要求 発生のタイミングとは異なり、1 フレームの通信を完了した時点で発生します。




図 23.51 簡易 I<sup>2</sup>C バスモードのマスタ送信の動作例 1 (7 ビットスレーブアドレス、送信割り込み、受信割り込み使用時)

マスタ送信で、SIMR2.IICINTM ビットを"0"(ACK 割り込み、NACK 割り込みを使用)にした場合、ACK 割り込みをトリガに DTC を起動し、データを必要バイト数送信します。NACK を受信した場合はNACK 割り込みをトリガに送信中止、再送などのエラー処理を行います。




図 23.52 簡易 I<sup>2</sup>C バスモードのマスタ送信の動作例 2 (7 ビットスレーブアドレス、ACK 割り込み、NACK 割り込み使用時)




図 23.53 簡易 I<sup>2</sup>C モードのマスタ送信動作のフローチャート例(送信割り込み、受信割り込み使用時)

## 23.7.6 マスタ受信動作 (簡易 I<sup>2</sup>C モード)

図 23.54 に簡易  $I^2$ C モードのマスタ受信の動作例を、図 23.55 にマスタ受信のフローチャートの例を示します。ともに SIMR2.IICINTM ビットを "1" (受信割り込み、送信割り込みを使用) を想定しています。

簡易 I<sup>2</sup>C モードでの送信データエンプティ割り込み (TXI) は、クロック同期式送信時の TXI 割り込み要求 発生のタイミングとは異なり、1 フレームの通信を完了した時点で発生します。




図 23.54 簡易 I<sup>2</sup>C バスモードのマスタ受信の動作例 (7 ビットスレーブアドレス、送信割り込み、受信割り込み使用時)




図 23.55 簡易 I<sup>2</sup>C モードのマスタ受信動作のフローチャート例(送信割り込み、受信割り込み使用時)

## 23.7.7 バスハングアップからの回復

通信不具合などで SCI の内部状態が異常になり、バスをスタックさせてしまった場合、以下の手順で SCI をリセットし、バスを解放してください。

- (1) SCR.TE ビットと RE ビットを同時に "0" にして、SCI をリセットする。
- (2) SIMR3 レジスタを "F0h" にして、バスを解放する。
- (3) SSR.RDRF フラグが "1" の場合は、RDR レジスタをダミーリードして RDRF フラグをクリアする。
- (4) SCR.TE ビットと RE ビットを同時に "1" にする。

### 23.8 簡易 SPI モードの動作

SCIの拡張機能として、1つまたは複数のマスタから複数のスレーブに通信が可能な簡易 SPI モードをサポートしています。

クロック同期式モードの設定(SCMR.SMIF ビット = 0、SIMR1.IICM ビット = 0、SMR.CM ビット = 1)、かつ、SPMR.SSE ビットを "1" にすることにより、簡易 SPI モードになります。なお、簡易 SPI モード用途でも、マスタモードかつ、シングルマスタで使用するときは、マスタ側の SS 端子機能は不要であり、SPMR.SSE ビットを "0" にします。

図 23.56 に簡易 SPI モードの接続例を示します。マスタからの SS 信号出力については、汎用ポートで制御してください。

簡易 SPI モードではクロック同期式モード同様、クロックパルスに同期してデータを送受信します。通信 データの 1 キャラクタは 8 ビットデータで構成され、パリティビットの付加はできません。SCMR.SINV ビットを "1" にすることで、送受信データを反転できます。

SCI 内部では送信部と受信部が独立していますので、クロックを共有することで全二重通信ができます。 また、送信部/受信部はともにダブルバッファ構造になっており、送信中に次の送信データの書き込み、受 信中に前の受信データを読み込むことで連続送受信ができます。




図 23.56 簡易 SPI モードの接続例 (シングルマスタ時 (SPMR.SSE ビット = 0))

# 23.8.1 マスタモード、スレーブモードと各端子の状態

簡易 SPI モードでは、マスタモード(SCR.CKE[1:0] ビット = "00b" または "01b"、かつ SPMR.MSS ビット = 0)とスレーブモード(SCR.CKE[1:0] ビット = "10b" または "11b"、かつ SPMR.MSS ビット = 1)で各端子の入出力方向が変わります。

表 23.29 にモードおよび SSn# 端子入力と各端子の状態の関係を示します。

表23.29 モードおよびSSn#端子入力と各端子の状態の関係

モード	SSn#端子入力	SMOSIn端子状態	SMISOn端子状態	SCKn端子状態
マスタモード(注1)	High (通信可能)	送信データ出力 (注2)	受信データ入力	クロック出力 <sup>(注3)</sup>
	Low (通信不可)	ハイインピーダンス	受信データ入力(無効)	ハイインピーダンス
スレーブモード	High (通信不可)	受信データ入力(無効)	ハイインピーダンス	クロック入力(無効)
	Low (通信可能)	受信データ入力	送信データ出力	クロック入力

- 注1. シングルマスタ時(SPMR.SSEビット=0)は、SSn#端子の入力レベルに関わらず通信可能(SSn#端子入力がHighのときと等価)となります。SSn#端子は未使用であり、別の用途として使用できます。
- 注2. 送信禁止時(SCR.TEビット=0)はハイインピーダンスです。
- 注3. マルチマスタ (SPMR.SSE ビット=1) かつ送受信禁止時 (SCR.TE, RE ビット=00b) はハイインピーダンスです。

### 23.8.2 マスタモード時の SS 機能

SCR.CKE[1:0] = 00b かつ SPMR.MSS = 0 を設定することで、マスタモードになります。

シングルマスタ時(SPMR.SSE ビット = 0)は SSn# 端子は未使用であり、SSn# 端子入力のレベルに関わらず送受信動作が可能です。

マルチマスタ時(SPMR.SSE ビット = 1)、かつ、SSn# 端子入力が High のとき、他にマスタが存在しないか、他のマスタが送受信を受信動作を行っていないことを示すためマスタとして SCKn 端子からクロックを出力し、送受信動作を行います。マルチマスタ時(SPMR.SSE ビット = 1)、かつ、SSn# 端子入力が Low のとき、他のマスタが存在し、送受信を行っていることを示します。そのとき SCI は SMOSIn 端子出力、SCKn 端子出力をハイインピーダンスにし、送受信動作は開始しません。また、モードフォルトエラーとして SPMR.MFF フラグが "1" になります。マルチマスタ時は SPMR.MFF フラグを読むことでエラー処理を行ってください。なお、送受信動作中にモードフォルトが発生しても、送受信動作は停止せず、送受信動作完了後に SMOSIn 端子出力、SCKn 端子出力がハイインピーダンスになります。

マスタからの SS 信号出力については、汎用ポートで制御してください。

### 23.8.3 スレーブモード時の SS 機能

SCR.CKE[1:0] = 10b かつ SPMR.MSS = 1 を設定することで、スレーブモードになります。

SSn# 端子入力が High のとき、SMISOn 端子出力はハイインピーダンスになり、SCKn 端子からのクロック入力は無視されます。SSn# 端子入力が Low のとき、SCKn 端子からのクロック入力が有効になり、送受信動作が可能になります。

送受信動作中に SSn# 端子入力が Low から High に変化した場合、SMISOn 端子出力をハイインピーダンスにします。なお、内部の送受信動作は継続し、SCKn 端子からのクロック入力に従って 1 キャラクタ分の送受信動作完了後動作を停止します。その際、割り込み (TXI、RXI、TEI のいずれか) が発生します。

## 23.8.4 クロックと送受信データの関係

SPMR.CKPOL,CKPH ビットにより、送受信に用いるクロックを4種類から選択可能です。クロックと送受信データの関係を図23.57に示します。マスタモード、スレーブモードともクロックと送受信データの関係は同じです。




図 23.57 簡易 SPI モードのクロックと送受信データの関係

## 23.8.5 SCI の初期化 (簡易 SPI モード)

クロック同期式モードの初期化手順(図 23.23 の SCI の初期化フローチャート例)と同様です。SPMR レジスタの CKPOL、CKPH ビットにより選択されるクロックの種類は、マスタデバイスとスレーブデバイスで合わせます。

初期化、動作モードの変更、通信フォーマットの変更などの場合、SCR レジスタを初期値にしてから変更してください。

RE ビットを "0" にしても、SSR レジスタの ORER、FER、PER フラグ、および RDR レジスタは初期化されませんので注意してください。

### 23.8.6 シリアルデータの送受信(簡易 SPI モード)

マスタモード時は、送受信開始前に送受信先のスレーブデバイスの SSn# 端子を Low にし、送受信が終了すると送受信先のスレーブデバイスの SSn# 端子を High にします。それ以外の手順はクロック同期式モードと同様です。

### 23.9 ビットレートモジュレーション機能

ビットレートモジュレーション機能とは、ボーレートジェネレータに入力されたクロックを、指定された 個数間引くことによって、ビットレートを補正する機能です。

SEMR.BRME ビットが"1"のとき、ボーレートジェネレータは、入力されたクロック 256 個のうち MDDR レジスタに設定された個数だけを、平均的な間隔となるよう有効にし、カウントを行います。

調歩同期モードで SMR.CKS[1:0] ビットが "00b" で、BRR レジスタが "00h"、MDDR レジスタが "160" のときの例を、図 23.58 に示します。この例では基本クロックの周期が平均的に 256/160 に補正され、ビットレートは 160/256 に補正されています。内部クロックの間引きには偏りがあり、基本クロックのパルス幅は、間引かれた内部クロック分の伸縮が生じます。

注. クロック同期式モードおよび簡易 SPI モードの最高速設定 (SMR.CKS[1:0] ビット = 00b、かつ SCR.CKE[1] ビット = 0、かつ BRR = 0) では、本機能を使用しないでください。




図 23.58 ビットレートモジュレーション機能使用時の基本クロックの例

なお、ボーレートジェネレータに入力されるクロックの周期が短いほど、生成される基本クロックの周期の差が小さくなり、また、ボーレートジェネレータの分周比も大きくなるため、結果として1ビット期間の長さの差も小さくなります。

### 23.10 拡張シリアルモード制御部の動作説明

### 23.10.1 シリアル通信プロトコル

SCI12 の拡張シリアルモード制御部は、**図 23.59** に示すような Start Frame、Information Frame から構成されるシリアル通信プロトコルを実現します。

Start Frame は Break Field と Control Field 0、Control Field 1 で構成されています。また、Information Frame はいくつかの Data Field と CRC16 Upper Field、CRC16 Lower Field で構成することができます。




図 23.59 拡張シリアルモード制御部シリアル通信プロトコル

#### 23.10.2 Start Frame 送信

**図 23.60** に Break Field Low width、Control Field 0 および Control Field 1 で構成される Start Frame の送信時 の動作例を示します。また、**図 23.61**、**図 23.62** に Start Frame の送信を行うためのフローチャートを示します。

拡張シリアルモード制御部は、Start Frame 送信時、以下のように動作します。なお、SCI12 は調歩同期式モードで使用します。

- (1) タイマの動作モードを Break Field Low width 出力モードにした状態で、TCR.TCST ビットに"1"を書き 込むと、タイマがカウントを開始し、TCNT、TPRE レジスタに設定した期間、TXDX12 端子から Low が出力されます。
- (2) タイマがアンダフローすると TXDX12 端子の出力が反転し、STR.BFDF フラグが "1" になります。また、ICR.BFDIE ビットを "1" にしている場合は、SCIX0 割り込みが発生します。
- (3) TCR.TCST ビットに "0" を書き込んでタイマのカウントを停止させた後、Control Field 0 のデータを送信します。Break Field Low width 出力後、次にアンダフローするまでにカウントを停止してください。
- (4) Control Field 0 のデータの送信が完了した後、Control Field 1 のデータを送信します。
- (5) Control Field 1 のデータの送信が完了した後、Information Frame の通信を行います。

Start Frame の構成にあわせて Break Field および Control Field 0 を省略してください。






図 23.60 Start Frame 送信時の動作例




図 23.61 Start Frame 送信フローチャート例 (1)




図 23.62 Start Frame 送信フローチャート例 (2)

#### 23.10.3 Start Frame 受信

拡張シリアルモード制御部では、表 23.30 のような構成の Start Frame を検出することができます。

表23.30 Start Frameの構成




図 23.63 に Break Field Low width、Control Field 0 および Control Field 1 で構成される Start Frame の受信時の動作例を示します。また、図 23.64、図 23.65 に Start Frame の受信を行うためのフローチャート、図 23.66 に Start Frame 受信時の状態遷移図を示します。

拡張シリアルモード制御部は、Start Frame 受信時、以下のように動作します。なお、SCI12 は調歩同期式モードで使用します。

- (1) タイマの動作モードを Break Field Low width 検出モードに設定して、CR3.SDST ビットに "1" を書き込むと、Break Field Low width 検出が可能になります。
- (2) タイマの TCNT、TPRE レジスタに設定した期間以上の Low が RXDX12 端子から入力されると、Break Field Low width として検出します。このとき、STR.BFDF フラグが "1" になります。また、ICR.BFDIE ビットを "1" にしている場合は、SCIX0 割り込みが発生します。
- (3) Break Field Low width 検出後、RXDX12 端子からの入力が High になると CR0.RXDSF フラグが "0" になり、Control Field 0 の受信を開始します。
- (4) Control Field 0 で受信したデータが CF0DR レジスタに設定したデータと一致した場合、STR.CF0MF フラグが "1" になります。また、ICR.CF0MIE ビットを "1" にしている場合は、SCIX1 割り込みが発生します。その後、Control Field 1 の受信を開始します。Control Field 0 で受信したデータが CF0DR レジスタに設定したデータと一致しない場合は、Break Field Low width 検出前の状態に遷移します。
- (5) Control Field 1 で受信したデータが PCF1DR レジスタまたは SCF1DR レジスタに設定したデータと一致した場合、STR.CF1MF フラグが "1" になります。また、ICR.CF1MIE ビットを "1" にしている場合は、SCIX1 割り込みが発生します。その後、Information Frame の通信を行います。Control Field 1 で受信したデータが PCF1DR レジスタまたは SCF1DR レジスタに設定したデータのどちらとも一致しない場合は、Break Field Low width 検出前の状態に遷移します。

Start Frame の構成にあわせ、Break Field および Control Field 0 の処理を省略してください。




図 23.63 Start Frame 受信時の動作例




図 23.64 Start Frame 受信フローチャート例 (1)




図 23.65 Start Frame 受信フローチャート例 (2)




図 23.66 Start Frame 受信時の状態遷移図

## 23.10.3.1 プライオリティインタラプトビット

図 23.67 にプライオリティインタラプトビットを使用した Start Frame 受信時の動作例を示します。プライオリティインタラプトビットは CR1.PIBE ビットを "1" にすることで有効となります。

拡張シリアルモード制御部は、プライオリティインタラプトビットを使用した Start Frame 受信時、以下のように動作します。

- (1)  $\sim$  (4) は**図 23.63** の Start Frame 受信時の動作例 (1)  $\sim$  (4) と同様になります。
- (5) CR1.PIBS[2:0] ビットで指定したビットの値が PCF1DR レジスタに設定した値と一致した場合、STR.PIBDF フラグが "1" になります。また、ICR.PIBDIE ビットを "1" にしている場合は、SCIX1 割り込みが発生します。その後、Information Frame の通信を行います。Control Field 1 で受信したデータが PCF1DR レジスタまたは SCF1DR レジスタに設定したデータのどちらとも一致せず、プライオリティインタラプトビットも検出しない場合は、Break Field Low width 検出前の状態に遷移します。




図 23.67 Start Frame の受信時の動作例 (プライオリティインタラプトビット使用時)

#### 23.10.4 バス衝突検出機能

ESMER.ESME ビット = 1、かつ SCR.TE ビット = 1 の状態で、Break Field Low width 出力中およびデータ送信中にバス衝突検出機能が働きます。

図 23.68 にバス衝突検出機能の動作例を示します。TXDX12 端子の出力と RXDX12 端子の入力を CR2.BCCS[1:0] ビットで設定されたバス衝突検出クロックでサンプリングし、3 回連続不一致が発生すると STR.BCDF フラグが "1" になります。また、ICR.BCDIE ビットを "1" にしている場合は、SCIX2 割り込みが 発生します。




図 23.68 バス衝突検出機能の動作例

#### 23.10.5 RXDX12 端子入力デジタルフィルタ機能

RXDX12 端子の入力信号は、デジタルフィルタ回路を通して内部に取り込むことができます。デジタルフィルタ回路は、3 段直列に接続されたフリップフロップ回路と一致検出回路で構成されます。RXDX12 端子入力信号は CR2.DFCS[2:0] ビットによって選択されたクロックでサンプリングされ、3 つのラッチ出力が一致すると、後段へそのレベルを伝えます。一致しないときは、前の値を保持します。すなわち、3 サンプリングクロック以上同一のレベルを保持した場合は信号として認識しますが、3 サンプリングクロック以下の信号変化はノイズとして判断し、信号変化として認識しません。図 23.69 にデジタルフィルタ機能の動作例を示します。





図 23.69 デジタルフィルタ機能の動作例

#### 23.10.6 ビットレート測定機能

RXDX12 端子から入力される信号の立ち上がり — 立ち下がり間または、立ち下がり — 立ち上がり間を測定する機能です。図 23.70 にビットレート測定機能の動作例を示します。

- (1) CR0.BRME ビットに "1" を書き込むとビットレート測定が有効となります。BRME ビットは、測定を行いたいときのみ "1" を設定してください。また、BRME ビットを "1" にしても Break Field 中は、ビットレートの測定動作を行いません。
- (2) Break Field Low width を検出後、RXDX12 端子の入力が High になると、ビットレート測定が開始します。
- (3) ビットレート測定開始後、RXDX12 端子から有効エッジ(立ち上がりエッジおよび立ち下がりエッジ) が入力されるとタイマはそのときのカウント値をリードバッファに保持し、カウンタをリロードしま す。ICR.AEDIE ビットを"1"にしている場合は、SCIX3割り込みが発生します。TCNT、TPRE レジスタをリードすることで保持は解除されます。
- (4) 有効エッジ間のカウント値からビットレートを算出し、BRR レジスタの設定を変更することで、ビットレートを調整することができます。Control Field 1 一致後、ビットレート測定機能を無効にする場合は CR0.BRME ビットに "0" を書き込んでください。



- 注1. TCNT、TPREレジスタを読むと、リードバッファの内容が読めます。
- 注2. 有効エッジを検出するとSTR.AEDFフラグが"1"になります。
- 注3. 有効エッジを検出すると、現在のカウンタ値をリードバッファへ保持します。
- 注4. 一度有効エッジを検出しリードバッファに保持した値は、再び有効エッジを検出しても更新されません。
- 注5. 有効エッジによりリードバッファに保持された値は、TCNT、TPREレジスタをリードすることで保持が解除されます。

図 23.70 ビットレート測定機能動作例

# 23.10.7 RXDX12 受信データサンプリングタイミング選択機能

拡張シリアルモード制御部では、RXDX12 受信データのサンプリングタイミングを CR2.RTS[1:0] ビットにより、基本クロックの 8 クロック目の立ち上がり、10 クロック目の立ち上がり、12 クロック目の立ち上がりおよび 14 クロック目の立ち上がりから選択することができます。SEMR.ABCS ビットが"1"の場合は基本クロックの 4 クロック目の立ち上がり、5 クロック目の立ち上がり、6 クロック目の立ち上がりおよび 7 クロック目の立ち上がりから選択することができます。図 23.71 に RXDX12 受信データサンプリングタイミングを示します。




図 23.71 RXDX12 受信データサンプリングタイミング

#### 23.10.8 タイマ

タイマには次の動作モードがあります。

#### (1) Break Field Low width 出力モード

Start Frame 送信時、Break Field Low width の Low を TXDX12 端子から出力するモードです。 TMR.TOMS[1:0] ビットを "10b" に設定すると、Break Field Low width 出力モード動作になります。カウントクロックソースは TMR.TCSS[2:0] ビットで選択します。 TCR.TCST ビットに "1" を書き込むと、TXDX12 端子の出力を Low にし、カウントを開始します。タイマがアンダフローすると TXDX12 端子の出力を High にし、STR.BFDF フラグが "1" になります。また、ICR.BFDIE ビットを "1" にしている場合は、SCIX0 割り込みが発生します。 TCR.TCST ビットに "0" を書き込むと、TPRE レジスタおよび TCNT レジスタはリロード後カウントを停止します。 Break Field Low width 出力完了後、タイマが再度アンダフローする前にカウントを停止してください。図 23.72 に Break Field Low width 出力モードの動作例を示します。




図 23.72 Break Field Low width 出力モードの動作例

#### (2) Break Field Low width 判定モード

Start Frame 受信時、RXDX12 端子から入力される Break Field Low width 判定するモードです。 TMR.TOMS[1:0] ビットを "01b" に設定すると、Break Field Low width 判定モード動作になります。カウントクロックソースは TMR.TCSS[2:0] ビットで選択します。TCR.TCST ビットに"1"を書き込むと、Break Field Low width 判定可能状態になります。RXDX12 端子から Low が入力されると判定を開始します。RXDX12 端子から High が入力されると TPRE レジスタおよび TCNT レジスタはリロードを行い Break Field Low width 判定可能状態になります。Break Field Low width 判定中にタイマがアンダフローすると STR.BFDF フラグが"1"になります。また、ICR.BFDIE ビットを"1"にしている場合は、SCIX0 割り込みが発生します。データ通信中にタイマがアンダフローし、割り込みが発生することが問題となる場合は、Break Field Low width 判定後、タイマを停止してください。図 23.73 に Break Field Low width 判定モードの動作例を示します。




図 23.73 Break Field Low width 判定モードの動作例

#### (3) タイマモード

内部クロックをカウントクロックソースとしてカウントするモードです。TMR.TOMS[1:0] ビットを "00b" に設定すると、タイマモード動作になります。カウントクロックソースは TMR.TCSS[2:0] ビットで選択します。TCR.TCST ビットに "1" を書き込むと、カウントを開始し、TCST ビットに "0" を書き込むとカウントを停止します。TPRE レジスタに入力するカウントクロックソースの周期で TPRE レジスタがダウンカウントします。TPRE レジスタのアンダフローをカウントクロックソースにして、TCNT レジスタがダウンカウントします。タイマがアンダフローすると STR.BFDF フラグが "1" になります。また、ICR.BFDIE ビットを "1" にしている場合は、SCIX0 割り込みが発生します。

# 23.11 ノイズ除去機能

ノイズ除去機能に用いるノイズフィルタの構成を図 23.74 に示します。ノイズフィルタは 2 段のフリップフロップ回路と一致検出回路で構成されます。設定したサンプリング周期に応じて 3 回サンプリングした端子のレベルが一致した場合、内部に一致したレベルを伝達し、再度 3 回のサンプリングした端子レベルが一致するまで内部へは同じレベルを伝達し続けます。

調歩同期式モード時は、RXDn の入力信号にノイズ除去機能を使用できます。サンプリング周期は、基本クロックの周期(SEMR.ABCS = 0 のとき 1 ビット期間の 1/16、SEMR.ABCS = 1 のとき 1 ビット期間の 1/8)となります。

簡易 I<sup>2</sup>C モード時は SSDAn、SSCLn の入力信号に、ノイズ除去機能を使用できます。サンプリングクロックは、内蔵ボーレートジェネレータのクロックソースの 1/2/4/8 分周クロックから SNFR.NFCS[2:0] ビットの設定により選択します。

ノイズフィルタを有効にした状態で基本クロックが停止した場合、基本クロック入力再開時は停止時のノイズフィルタの状態の続きから動作を開始します。基本クロックが入力されている期間に SCR.TE ビット = 0、SCR.RE ビット = 0 にした場合、ノイズフィルタのフリップフロップはすべて "1" に初期化され、受信再開時の入力データが "1" の場合は一致検出として内部信号に伝えられます。 "0" の場合は 3 回サンプリングした端子のレベルが一致するまではノイズフィルタの出力は初期値を保持します。




図 23.74 デジタルノイズフィルタのブロック図

#### 23.12 割り込み要因

#### 23.12.1 TXI 割り込みおよび RXI 割り込みバッファ動作

TXI 割り込みおよび RXI 割り込みに関しては、割り込みコントローラの割り込みステータスフラグが "1" のときに割り込み発生条件が成立しても、SCI は割り込み要求を出力せず内部で保持します(内部で保持できる容量は、1 要因ごとに 1 要求までです)。

割り込みコントローラの割り込みステータスフラグが "0" になると、SCI は割り込みコントローラに対して保持していた割り込み要求を出力します。その後、保持していた割り込み要求をクリアします。なお、内部で保持している割り込み要求は、対応する割り込みイネーブルビット(SCR.TIE ビットまたは SCR.RIE ビット)を "0" にすることでもクリアできます。

# 23.12.2 調歩同期式モード、クロック同期式モードおよび簡易 SPI モードにおける割り 込み

表 23.31 に調歩同期式モード、クロック同期式モードおよび簡易 SPI モードにおける割り込み要因を示します。各割り込み要因は、SCR レジスタのイネーブルビットにより独立に許可することができます。

SCR.TIE ビットが "1" のとき、送信データが TDR レジスタ、または TDRL レジスタ  $(\ge 1)$  から TSR レジスタに転送されると TXI 割り込み要求が発生します。また、TXI 割り込み要求は、SCR.TIE ビットを "1" にした後で SCR.TE ビットを "1" にするか、SCR.TIE ビットと SCR.TE ビットを 1 命令で同時に "1" にすることでも発生します。 TXI 割り込み要求により、DTC を起動してデータ転送を行うことができます。

TXI 割り込み要求は、SCR.TIE ビットが "0" の状態で SCR.TE ビットを "1" にした場合、および SCR.TE ビットが "1" の状態で SCR.TIE ビットを "1" にした場合には発生しません。(注 2)

ただし、SCR.TIE ビットが "1" の状態で SCR.TE ビットを "0" にした場合、TXI 割り込み要求が発生しますのでご注意ください。

SCR.TEIE ビットが "1" のとき、送信データの最終ビットを送信するタイミングまでに TDR レジスタ、または TDRL レジスタ (注1) に次のデータをライトしていないと SSR.TEND フラグが "1" になり、TEI 割り込み要求が発生します。また、SCR.TE ビットを "1" にしてから TDR レジスタ、または TDRL レジスタ (注1) に送信データをライトするまでの間は、SSR.TEND フラグは "1" を保持しており、SCR.TEIE ビットを "1" にすると TEI 割り込み要求が発生します。

TDR レジスタ、または TDRL レジスタ (注 1) にデータを書き込むと、SSR.TEND フラグがクリアされて TEI 割り込み要求は取り消されますが、取り消されるまで時間がかかります。

SCR.RIE ビットが "1" のとき、受信データが RDR レジスタ、または RDRL レジスタ (注 1) に格納される と RXI 割り込み要求が発生します。 RXI 割り込み要求により、 DTC を起動してデータ転送を行うことができます

SCR.RIE ビットが"1"のとき、SSR レジスタの ORER、FER、PER フラグのいずれかが"1"になると ERI 割り込み要求が発生します。このとき RXI 割り込み要求は発生しません。SSR レジスタの ORER、FER、PER フラグをすべてクリアすることにより ERI 割り込み要求を取り下げることができます。

- 注 1. 調歩同期式モードかつデータ長9ビットを選択した場合
- 注2. 最終データの送信時など、TXI 割り込みを一時的に禁止し、送信終了割り込みによる処理を行ってから新たにデータ送信を開始したいときには、SCR.TIE ビットではなく TXI 割り込みに対応する割り込みコントローラの割り込み要求許可ビットで割り込みの禁止/許可を制御してください。新データ送信のための TXI 割り込み要求の発生が抑止されてしまうことを防ぐことができます。



表23.31 SCI割り込み要因

名称	割り込み要因	割り込みフラグ	DTCの起動
ERI	受信エラー	ORER, FER, PER	不可能
RXI	受信データフル	RDRF	可能
TXI	送信データエンプティ	TDRE	可能
TEI	送信終了	TEND	不可能

#### 23.12.3 スマートカードインタフェースモードにおける割り込み

スマートカードインタフェースモードでは、**表 23.32** の割り込み要因があります。送信終了割り込み (TEI) 要求は使用できません。

表 23.32 SCI割り込み要因

名称	割り込み要因	割り込みフラグ	DTCの起動
ERI	受信エラー、エラーシグナル検出	ORER, PER, ERS	不可能
RXI	受信データフル	_	可能
TXI	送信データエンプティ	TEND	可能

スマートカードインタフェースモードの場合も通常の SCI の場合と同様に、DTC を使って送受信を行うことができます。送信動作では、SSR.TEND フラグが "1" になると、TXI 割り込み要求が発生します。あらかじめ DTC の起動要因に TXI 割り込み要求を設定しておけば、TXI 割り込み要求により DTC が起動されて送信データの転送を行います。TEND フラグは、DTC によるデータ転送時に自動的に "0" になります。

エラーが発生した場合は SCI が自動的に同じデータを再送信します。この間、TEND フラグは "0" のまま保持され、DTC は起動されません。したがって、エラー発生時の再送信を含め、SCI と DTC が指定されたバイト数を自動的に送信します。ただし、エラー発生時、SSR.ERS フラグは自動的にクリアされませんので、SCR.RIE ビットを "1" にしておき、エラー発生時に ERI 割り込み要求を発生させ ERS フラグをクリアしてください。

なお、DTC を使って送受信を行う場合は、先に DTC を設定し、許可状態にしてから SCI の設定を行ってください。DTC の設定方法は「16. データトランスファコントローラ (DTCb)」を参照してください。

また、受信動作では、受信データが RDR レジスタにセットされると RXI 割り込み要求が発生します。あらかじめ DTC の起動要因に RXI 割り込み要求を設定しておけば、RXI 割り込み要求で DTC が起動されて 受信データの転送を行います。エラーが発生した場合は、エラーフラグがセットされます。そのため DTC は起動されず、代わりに CPU に対し ERI 割り込み要求を生成しますのでエラーフラグをクリアしてください。

#### 23.12.4 簡易 I<sup>2</sup>C モードにおける割り込み

簡易  $I^2$ C モードでは、表 23.33 の割り込み要因があります。STI 割り込みは、送信終了割り込み (TEI) 要求に割り当てられます。受信エラー割り込み (ERI) 要求は使用できません。

簡易 I<sup>2</sup>C モードも、DTC を使って送受信を行うことができます。

SIMR2.IICINTM ビットが"1"のとき、8 ビット目の SSCLn 端子立ち下がりで、RXI 割り込み要求が発生します。あらかじめ DTC の起動要因に RXI 割り込み要求を設定しておけば、RXI 割り込み要求で DTC が起動されて受信データの転送を行います。また、9 ビット目(アクノリッジビット)の SSCLn 端子立ち下がりで、TXI 割り込み要求が発生します。あらかじめ DTC の起動要因に TXI 割り込み要求を設定しておけば、TXI 割り込み要求により DTC が起動されて送信データの転送を行います。

SIMR2.IICINTM ビットが"0"のとき、9 ビット目(アクノリッジビット)の SSCLn 端子立ち上がりで、SSDAn 端子入力が Low だと RXI 割り込み要求 (ACK 検出)、SSDAn 端子入力が High だと TXI 割り込み要求 (NACK 検出) が発生します。あらかじめ DTC の起動要因に RXI 割り込み要求を設定しておけば、RXI 割り込み要求で DTC が起動されて受信データまたは送信データの転送が可能です。

なお、DTC を使って送受信を行う場合は、先に DTC を設定し、許可状態にしてから SCI の設定を行ってください。

SIMR3.IICSTAREQ、IICRSTAREQ、IICSTPREQの各ビットを用いて開始条件、再開始条件、停止条件を 生成した場合、生成が完了すると STI 割り込み要求が発生します。

表 23.33 SCI割り込み要因

名称	割り込み要因		中川 いっっこ お	DTC 0.11#
	IICINTMビット= 0	IICINTMビット= 1	割り込みフラグ	DTCの起動
RXI	ACK検出	受信	_	可能
TXI	NACK検出	送信	_	可能 (注 1)
STI	開始条件、再開始条件、停	· 企 企 条件生成終了	IICSTIF	不可能

注1. SIMR2.IICINTMビット=1(受信割り込み、送信割り込みを選択)の場合のみDTCの起動が可能です。

## 23.12.5 拡張シリアルモード制御部の割り込み要求

SCIh の拡張シリアルモード制御部が生成する割り込み要求には、SCIX0割り込み (Break Field Low width 検出)、SCIX1割り込み (Control Field 0 一致、Control Field 1 一致、プライオリティインタラプトビット検出)、SCIX2割り込み (バス衝突検出) および SCIX3割り込み (有効エッジ検出) の計 6 種類があります。各割り込み要因が発生するとステータスフラグが"1"になります。表 23.34に各割り込み要求の内容を示します。

表23.34 拡張シリアルモード制御部の割り込み要求

割り込み要求	ステータスフラグ	割り込み要因
SCIX0割り込み (Break Field Low width検出)	BFDF	<ul> <li>タイマに設定した期間より長いBreak Field Low widthを検出したとき</li> <li>タイマに設定した期間、Break Field Low width出力が完了したとき</li> <li>タイマがアンダフローしたとき</li> </ul>
SCIX1割り込み (Control Field 0一致)	CF0MF	Control Field 0の受信データがCF0DRに設定したデータと一致したとき
SCIX1割り込み (Control Field 1一致)	CF1MF	Control Field 1の受信データがPCF1DRまたはSCF1DRに設定したデータと一致したとき
SCIX1割り込み (プライオリティ インタラプトビット検出)	PIBDF	プライオリティインタラプトビットに指定したビットのデータがPCF1DRに 設定したデータと一致したとき
SCIX2割り込み (バス衝突検出)	BCDF	TXDX12端子の出力とRXDX12端子の入力をバス衝突検出クロックでサンプリングし、3回連続不一致が発生とき
SCIX3割り込み (有効エッジ検出)	AEDF	ビットレート測定中、有効エッジを検出したとき

#### 23.13 使用上の注意事項

#### 23.13.1 モジュールストップ機能の設定

モジュールストップコントロールレジスタ B (MSTPCRB) により、SCI の動作を禁止 / 許可することができます。リセット後の値では、SCI の動作は停止します。モジュールストップ状態を解除することによりレジスタをアクセスできます。詳細は、「11. 消費電力低減機能」を参照してください。

#### 23.13.2 ブレークの検出と処理について

フレーミングエラー検出時に、RXDn 端子の値を直接読み出すことでブレークを検出できます。ブレークではRXDn 端子からの入力がすべて Low になりますので、SSR.FER フラグが"1"(フレーミングエラーの発生あり)になり、また SSR.PER フラグも"1"(パリティエラーの発生あり)になる可能性があります。 SEMR.RXDESEL ビットが"0"のとき、SCI は、ブレークを受信した後も受信動作を続けます。したがって、FER フラグを"0"(フレーミングエラーの発生なし)にしても、再び FER フラグが"1"になりますので注意してください。SEMR.RXDESEL ビットが"1"のとき、SCI は、SSR.FER フラグを"1"にし、次のフレームのスタートビット検出待ちの状態で受信動作を停止します。このとき SSR.FER フラグを"0"にすれば、ブレーク中は SSR.FER フラグの"0"を保持します。RXDn 端子が High になりブレークが終了した後、最初のRXDn 端子の立ち下がりでスタートビットの始まりを検出し、受信動作を開始します。

#### 23.13.3 マーク状態とブレークの送出

SCR.TE ビットが "0" (シリアル送信動作を禁止)のとき、TXDn 端子はハイインピーダンスになります。 このとき TXDn 端子を強制的にマーク / スペース状態にするには、I/O ポート関連のレジスタを設定して TXDn 端子を汎用出力ポートに切り替えてください。

SCR.TE ビットを "1" (シリアル送信動作を許可)にするまで、通信回線をマーク状態 ("1" の状態)にする ためには、対応する PODR レジスタのビットを "1" にして、汎用出力ポートから High を出力します。通信 を開始する場合、TE ビットを "1" にしてから PMR レジスタの対応するビットを "1" にしてください。

データ送信時にブレーク (一定期間以上連続したスペース)を送出したいときは、対応する PODR レジスタのビットを "0" (Low 出力) にした後、PMR レジスタの対応するビットを "0" (汎用入出力ポート) にします。TE ビットを "0" にする場合、この後実施してください。TE ビットを "0" にすると現在の送信状態とは 無関係に送信部は初期化されます。

# 23.13.4 受信エラーフラグと送信動作について (クロック同期式モードおよび簡易 SPI モード)

受信エラーフラグ (SSR.ORER) が "1" になった状態では、TDR レジスタにデータをライトしても送信を開始できません。送信開始時には、受信エラーフラグを "0" にしておいてください。また、SCR.RE ビットを "0" (シリアル受信動作を禁止) にしても受信エラーフラグは "0" になりませんので注意してください。

#### 23.13.5 TDR レジスタへのライトについて

TDR、TDRH、TDRL レジスタへのデータのライトを行うことができます。しかし、TDR、TDRH、TDRL レジスタに送信データが残っている状態で新しいデータを TDR、TDRH、TDRL レジスタにライトすると、TDR、TDRH、TDRL レジスタに格納されていたデータは TSR レジスタに転送されていないため失われてしまいます。したがって、TDR、TDRH、TDRL レジスタへの送信データのライトは、TXI 割り込み要求によって行ってください。

# 23.13.6 クロック同期送信時の制約事項 (クロック同期式モードおよび簡易 SPI モード)

同期クロックに外部クロックソースを使用する場合、以下の制約があります。

#### (1) 送信開始時

CPU または DTC による TDR レジスタの更新後、PCLK で 5 クロック以上経過した後に送信クロックを入力してください(図 23.75 参照)。

#### (2) 連続送信時

- (a) ビット7の送信クロックの立ち下がり以前に、TDR レジスタまたはTDRL レジスタに次の送信データ を書き込んでください (図23.75参照)。
- (b) ビット7送信開始以降にTDR レジスタを更新する場合は、同期クロックがLowの期間にTDR レジスタを更新し、かつビット7の送信クロックのHigh幅を、4 PCLK以上にしてください(図23.75参照)。




図 23.75 クロック同期式モード送信での外部クロック使用の制約事項

#### 23.13.7 DTC 使用上の制約事項

DTC により、RDR、RDRH、RDRL レジスタのリードを行うときは起動要因を当該 SCI の受信データフル 割り込み (RXI) に設定してください。

#### 23.13.8 通信の開始に関する注意事項

通信開始時点で割り込みコントローラの割り込みステータスフラグ(IRn.IR ビット)が"1"のときは、動作許可(SCR.TE ビットを"1"に設定、または SCR.RE ビットを"1"に設定)前に以下の手順で割り込み要求をクリアしてください。割り込みステータスフラグの詳細については、「14. 割り込みコントローラ (ICUb)」を参照してください。

- 通信が停止していること(SCR.TE ビットまたは SCR.RE ビットが "0" となっていること)を確認
- 対応する割り込みイネーブルビット(SCR.TIE ビットまたは SCR.RIE ビット)を "0" に設定
- 対応する割り込みイネーブルビット (SCR.TIE ビットまたは SCR.RIE ビット) を読み出し、"0" を確認
- 割り込みコントローラの割り込みステータスフラグ (IRn.IR ビット) に "0" を設定

#### 23.13.9 低消費電力状態時の動作について

#### (1) 送信

モジュールストップ状態への遷移、またはソフトウェアスタンバイモードへの遷移は、TXDn 端子を汎用入出力ポート機能に切り替えた後、動作を停止(SCR.TIE ビット=0、TE ビット=0、TEIE ビット=0)してから行ってください。TE ビットを"0"にすることによって、TSR レジスタおよび SSR.TEND フラグは初期化されます。モジュールストップ状態、ソフトウェアスタンバイモード時の出力端子の状態は、ポートの設定に依存し、解除後は低消費電力へ遷移前のレベルを出力します。送信中に遷移すると、送信中のデータは不確定になります。

低消費電力状態を解除した後、送信モードを変えないで送信する場合は、TE ビット = 1 に設定し、SSR レジスタリード→TDR レジスタライトで送信開始できます。送信モードを変えて送信する場合は、初期設定から行ってください。

図 23.76 に送信時のソフトウェアスタンバイモード遷移フローチャートの例を示します。図 23.77、図 23.78 にソフトウェアスタンバイモード遷移時のポートの端子状態を示します。

また、DTC 転送による送信からモジュールストップ状態への遷移、または、ソフトウェアスタンバイモード遷移は、動作を停止(TE ビット = 0)してから行ってください。解除後、DTC による送信を再開する場合は、TE ビット = 1、TIE ビット = 1 に設定すると TXI 割り込みフラグが立ち、DTC による送信が始まります。

#### (2) 受信

モジュールストップ状態への遷移または、ソフトウェアスタンバイモードへの遷移は、受信動作を停止 (SCR.RE ビット = 0) してから行ってください。受信中に遷移すると、受信中のデータは無効になります。 低消費電力状態からの解除の後、受信モードを変えないで受信する場合は、RE ビット = 1 に設定して受信を開始してください。受信モードを変えて受信する場合は、初期設定から行ってください。

図 23.79 に受信時のソフトウェアスタンバイモード遷移フローチャートの例を示します。




図 23.76 送信時のソフトウェアスタンバイモード遷移フローチャートの例




図 23.77 ソフトウェアスタンバイモード遷移時のポートの端子状態(内部クロック、調歩同期送信)




図 23.78 ソフトウェアスタンバイモード遷移時のポートの端子状態(内部クロック、クロック同期送信)




図 23.79 受信時のソフトウェアスタンバイモード遷移フローチャートの例

#### 23.13.10 クロック同期式モードおよび簡易 SPI モードにおける外部クロック入力

クロック同期式モードおよび簡易 SPI モード時、外部クロック SCKn への入力信号は、High 幅および Low 幅を 2 PCLK 以上、周期を 6 PCLK 以上としてください。

#### 23.13.11 簡易 SPI モードの制約事項

#### (1) マスタモード

- SPMR.SSE ビットが"1"のとき、SPMR.CKPH、CKPOL ビットにより設定した送受信クロックの初期値に合わせてクロック線を抵抗でプルアップ(プルダウン)してください。
  SCR.TE ビットを"0"にしたときにクロック線がハイインピーダンスになるのを防ぐ、また SCR.TE ビットを"0"から"1"にしたときにクロック線に意図しないエッジが発生するのを防ぐためです。シングルマスタモードで SPMR.SSE ビットが"0"のときは、SCR.TE ビットを"0"にしてもクロック線はハイインピーダンスになりませんのでプルアップ(プルダウン)は不要です。
- クロック遅れあり設定 (SPMR.CKPH ビット = 1) の場合、図 23.80 に示すように SCKn 端子の最終クロックエッジ手前のクロックエッジで受信データフル割り込み (RXI) が発生します。このとき、SCR レジスタの TE、RE ビットを SCKn 端子の最終クロックエッジより前に "0" に設定すると SCKn 端子出力がハイインピーダンスとなり、最終送受信クロックのクロックパルス幅が短くなります。また、RXI 割り込み後、SCKn 端子の最終クロックエッジより前に接続先スレーブに対する SSn# 端子入力信号を High にするとスレーブが誤動作する可能性があります。
- マルチマスタ時、送受信キャラクタの途中でモードフォルトエラーが発生すると、SSn#端子入力が Low の間 SCKn 端子出力がハイインピーダンスとなり、接続先スレーブへの送受信クロック供給が停止します。送受信動作再開時のビットずれを回避するために、接続先スレーブの再設定を行ってください。




図 23.80 簡易 SPI モード (クロック遅れあり) RXI 割り込み発生タイミング

## (2) スレーブモード

- TDR レジスタへの送信データの書き込みから外部クロック入力開始まで 5 PCLK 以上の時間を確保し、また SSn# 端子への Low 入力から外部クロック入力開始までについても 5 PCLK 以上の時間を確保してください。
- マスタからの外部クロックの供給は転送データ長と同じにしてください。
- SSn# 端子入力は、データ転送開始前と完了後に制御してください。
- SSn# 端子入力が送受信キャラクタの途中で Low から High に変化した場合は、SCR レジスタの TE、RE ビットを"0"にし、再設定後、1 バイト目から転送をやり直してください。

#### 23.13.12 拡張シリアルモード制御部の使用上の制約事項1

PCR.SHARPS ビットを "1" にした場合、TXDX12/RXDX12 端子は以下のときのみ出力となります。

- タイマを Break Field Low width 出力モードで TCR.TCST ビットを "1" にしたとき (TCR.TCST ビットを "1" にし、Low が出力されるまで、最大でタイマカウントクロックソースの 1 サイクルの High が出力されます。)
- SCR.TE ビットが "1" のとき

## 23.13.13 拡張シリアルモード制御部の使用上の制約事項2

拡張シリアルモードを有効にした場合も、TXI、RXI、ERI、TEI 割り込み要求は生成されます。Start Frame 受信中は拡張シリアルモード制御部が受信データフル信号を使用するため、RXI 割り込みを許可しないでください。Information Frame 受信時に RXI 割り込みを使用する場合、以下のいずれかの手順で使用してください。なお、受信エラーを検出したときは、図 23.81 のフローチャートの例に従って受信エラーフラグのクリアと拡張シリアルモード制御部の初期化を実施してください。

- (1) SCR.RIE ビットを"0"にし、割り込み要求出力を禁止してください。この場合受信エラーが発生した場合に ERI 割り込みが発生しないため、Start Frame の受信終了タイミングで、SSR レジスタのエラーフラグを確認してください。Start Frame の受信完了後 Information Frame の第 1 バイトの受信が完了するまでの間に、SCR.RIE ビットを"1"に切り替えてください。
- (2) SCR.RIE ビットを "1" にし、ICU の RXI 割り込みを禁止し、ICU の ERI 割り込みを許可してください。 Start Frame の受信完了後 Information Frame の第 1 バイトの受信が完了するまでの間に、ICU の RXI 割り込みに対応する IRn.IR フラグをクリアし、ICU の RXI 割り込みを許可に切り替えてください。




図 23.81 受信エラー処理のフローチャートの例 (Start Frame 受信中)

# 23.13.14 トランスミットイネーブルビット (TE ビット) に関する注意事項

SCR.TE ビットが "0" (シリアル送信動作を禁止)のときに端子の機能を「TXDn」にしたり、端子の機能が「TXDn」になっているときに TE ビットを "0" にしたりすると、TXDn 端子の出力がハイインピーダンスになります。

以下のいずれかの方法により、TXDn ラインがハイインピーダンスにならないようにしてください。

- (1) TXDn ラインにプルアップ抵抗を接続する。
- - 注 1. TXI 割り込みが許可されているときに TE ビットを "1" にすると、割り込みが発生します。このことが問題になる場合は、端子の機能を「TXDn」にした後に、対応する ICU.IERm.IENj ビットを "1" にしてください。

#### 23.13.15 調歩同期式モードにおける RTS 機能使用時の受信停止に関する注意事項

調歩同期式モードでは、SCR.RE ビットを "0" にしてから RTS 信号生成回路が停止するまでに、PCLK で 1 サイクル必要です。

RE ビットを "0" にしてから RDR (または RDRL) レジスタを読み出す場合は、これら 2 つの処理が連続して行われないように、RE ビットが "0" になったのを確認してから RDR (または RDRL) レジスタを読み出してください。

# 24. $I^2C$ バスインタフェース (RIICa)

本 MCU は、1 チャネルの I<sup>2</sup>C バスインタフェース (RIIC) を内蔵しています。

RIIC は、NXP 社が提唱する  $I^2$ C バス (Inter-IC-bus) インタフェース方式に準拠しており、そのサブセット機能を内蔵しています。

本章に記載している PCLK とは PCLKB を指します。

#### 24.1 概要

表 24.1 に RIIC の仕様を、図 24.1 に RIIC のブロック図を、図 24.2 に入出力端子の外部回路接続例 ( $I^2$ C バス構成例) を示します。表 24.2 に RIIC で使用する入出力端子を示します。

表 24.1 RIIC の仕様 (1/2)

項目	内容
通信フォーマット	<ul> <li>I<sup>2</sup>Cバスフォーマット/SMBusフォーマット</li> <li>マスタ/スレーブ選択可能</li> <li>設定した転送速度に応じた各種セットアップ時間、ホールド時間、バスフリー時間を自動確保</li> </ul>
転送速度	ファストモード対応(~400 kbps)
シリアルクロック(SCL)	マスタ時、SCLのデューティ比を4%~96%の範囲で設定可能
コンディション発行・ コンディション検出	スタートコンディション/リスタートコンディション/ストップコンディションの自動生成、 スタートコンディション(リスタートコンディション含む)/ストップコンディション検出可能
スレーブアドレス	<ul> <li>異なるスレーブアドレスを3種類まで設定可能</li> <li>7ビット/10ビットアドレスフォーマット対応(混在可能)</li> <li>ジェネラルコールアドレス検出、デバイスIDアドレス検出、SMBusのホストアドレス検出可能</li> </ul>
アクノリッジ応答	<ul> <li>● 送信時、アクノリッジビットの自動ロード ノットアクノリッジ受信時に次送信データ転送の自動中断が可能</li> <li>● 受信時、アクノリッジビットの自動送出 8クロック目と9クロック目の間にウェイトありを選択すると、受信データ内容に応じたアクノリッジ 応答のソフトウェア制御が可能</li> </ul>
ウェイト機能	● 受信時、SCLラインのLowホールドによるウェイトが可能 8クロック目と9クロック目の間でウェイト 9クロック目と1クロック目の間でウェイト
SDA出力遅延機能	アクノリッジ送信を含むデータ送信出力の変化タイミングを遅延させることが可能
アービトレーション	<ul> <li>マルチマスタ対応 他のマスタとのSCL衝突時、SCLの同期動作可能 スタートコンディション発行競合時、SDAライン上の信号の状態が不一致ならアービトレーションロスト検出可能 マスタ時、送信データ不一致でアービトレーションロスト検出可能</li> <li>バスビジー中のスタートコンディション発行でアービトレーションロスト検出可能(スタートコンディションの二重発行防止)</li> <li>ノットアクノリッジ送信時、SDAライン上の信号の状態が不一致ならアービトレーションロスト検出可能</li> <li>スレーブ送信時、データ不一致でアービトレーションロスト検出可能</li> </ul>
タイムアウト検出機能	内蔵タイムアウト検出機能によりSCLの長時間停止を検出可能
ノイズ除去	SCL、SDA入力にデジタルノイズフィルタを内蔵、ノイズ除去幅をソフトウェアで調整可能
割り込み要因	<ul> <li>4種類</li> <li>● 通信エラー/通信イベント発生 アービトレーションロスト検出 NACK検出 タイムアウト検出 スタートコンディション検出(リスタートコンディション含む) ストップコンディション検出</li> <li>● 受信データフル(スレーブアドレス一致時含む)</li> <li>● 送信データエンプティ (スレーブアドレス一致時含む)</li> <li>● 送信終了</li> </ul>
消費電力低減機能	モジュールストップ状態への遷移が可能

表24.1 RIICの仕様 (2/2)

項目	内容
RIICの動作モード	● 4種類 マスタ送信モード、マスタ受信モード、スレーブ送信モード、スレーブ受信モード




図 24.1 RIIC のブロック図




図 24.2 入出力端子の外部回路接続例 (I<sup>2</sup>C バス構成例)

RIIC の各信号の入力レベルは、 $I^2$ C バス選択時 (ICMR3.SMBS ビット = 0) は CMOS レベルであり、SMBus 選択時 (ICMR3.SMBS ビット = 1) は TTL レベルです。


表24.2 RIICの入出力端子

チャネル	端子名	入出力	機能
RIIC0	SCL0	入出力	RIIC0シリアルクロック入出力端子
	SDA0	入出力	RIIC0シリアルデータ入出力端子

# 24.2 レジスタの説明

## 24.2.1 I<sup>2</sup>C バスコントロールレジスタ 1 (ICCR1)

アドレス RIICO.ICCR1 0008 8300h



ビット	シンボル	ビット名	機能	R/W
b0	SDAI	SDA ラインモニタビット	0: SDA0 ラインはLow 1: SDA0 ラインはHigh	R
b1	SCLI	SCLラインモニタビット	0: SCL0ラインはLow 1: SCL0ラインはHigh	R
b2	SDAO	SDA出力制御/モニタビット	<ul> <li>リード時</li> <li>SDA0端子をLowにしている</li> <li>SDA0端子を解放している</li> <li>ライト時</li> <li>SDA0端子をLowにする</li> <li>SDA0端子を解放する (外部プルアップ抵抗によりHigh出力)</li> </ul>	R/W
b3	SCLO	SCL出力制御/モニタビット	<ul> <li>リード時</li> <li>○: SCL0端子をLowにしている</li> <li>1: SCL0端子を解放している</li> <li>ライト時</li> <li>○: SCL0端子をLowにする</li> <li>1: SCL0端子を解放する (外部プルアップ抵抗によりHigh出力)</li> </ul>	R/W
b4	SOWP	SCLO/SDAO ライトプロテクトビット	0 : SCLO、SDAOビットの書き換え許可 1 : SCLO、SDAOビットを保護 (読むと"1"が読めます)	R/W
b5	CLO	SCL追加出カビット	0: SCLを追加で出力しない(通常状態) 1: SCLを追加で出力する (1クロック出力後、自動的に"0"になる)	R/W
b6	IICRST	I <sup>2</sup> Cバスインタフェース内部リセットビット	0:RIICリセット、内部リセット解除 1:RIICリセット、内部リセット状態 (ビットカウンタのクリア、SCL0/SDA0出カラッチを解除)	R/W
b7	ICE	I <sup>2</sup> Cバスインタフェース許可ビット	<ul><li>0:禁止(SCL0、SDA0端子非駆動状態)</li><li>1:許可(SCL0、SDA0端子駆動状態)</li><li>(IICRSTビットとの組み合わせで、RIICリセット、内部リセットを選択)</li></ul>	R/W

## SDAO ビット (SDA 出力制御 / モニタビット )、SCLO ビット (SCL 出力制御 / モニタビット )

RIIC が出力する SDA0 信号、SCL0 信号を直接操作するためのビットです。

これらのビットに値を書く場合は、同時に SOWP ビットにも "0" を書いてください。

これらのビットを操作した結果は入力バッファを介して RIIC に入力されます。スレーブモードに設定していると、ビットの操作内容によってはスタートコンディションを検出してバスを解放することがあります。

スタートコンディション、ストップコンディション、リスタートコンディション期間中、および送受信中にこれらのビットを書き換えないでください。これらの期間に書き換えた場合の動作は保証できません。これらのビットを読んだ場合は、そのとき RIIC が出力している信号の状態が読めます。

#### CLO ビット (SCL 追加出力ビット)

SCL を 1 クロックずつ追加で出力する機能で、デバッグ時または異常処理時に使用します。 通常は "0" にしてください。正常な通信動作中に使用すると通信エラーの原因になります。 本機能の詳細については、「24.11.2 SCL 追加出力機能」を参照してください。

#### IICRST ビット (I<sup>2</sup>C バスインタフェース内部リセットビット)

RIIC の内部状態をリセットします。

IICRST ビットを"1"にすると、RIIC リセットまたは内部リセットを行うことができます。

RIIC リセット、内部リセットは ICE ビットとの組み合わせによって決定します。表 24.3 に RIIC のリセットの種類を示します。

RIIC リセットでは全レジスタおよび内部状態を、内部リセットではビットカウンタ (ICMR1.BC[2:0] ビット)、 $I^2$ C バスシフトレジスタ (ICDRS)、 $I^2$ C バスステータスレジスタ (ICSR1, ICSR2) および内部状態を初期 化します。各レジスタのリセット状況については、「24.14 リセット時/コンディション検出時のレジスタ および機能の初期化」を参照してください。

動作中 (ICE ビット = 1 の状態)、通信不具合などによりバス状態や RIIC がハングアップしたときに IICRST ビットを "1" にすると、ポートの設定、RIIC の各コントロールレジスタや設定レジスタを初期化せ ずに RIIC の内部状態をリセットすることができます。

また RIIC が Low を出力したままハングアップした場合、内部状態をリセットすることで SCL0 端子 / SDA0 端子をハイインピーダンスにしてバスを解放することができます。

注. スレーブモード時でマスタデバイスと通信中にバスハングアップなどにより IICRST ビットで内部リセットを行うと、マスタデバイスの状態と異なる状態 (主に双方のビットカウンタ情報に差異が生じる)になる可能性があるため、スレーブモード時には基本的に内部リセットは行わず、復帰処理はマスタデバイスから行うようにしてください。もし、RIIC がスレーブモード時に SCLO ラインを Low 出力状態のままハングアップして内部リセットが必要な場合には、内部リセット後にマスタデバイスからリスタートコンディション発行、またはストップコンディション発行後スタートコンディション発行から通信をやり直すようにしてください。スレーブデバイスのみ単独でリセットを行い、マスタデバイスからスタートコンディションまたはリスタートコンディション発行がないまま通信が再開された場合、双方の動作状態に差異が生じたまま動作することになるため同期ずれの原因になります。

表24.3 RIICのリセットの種類

IICRST	ICE	状態	内容
1	0	RIICリセット	RIIC全レジスタおよび内部状態をリセット
	1	内部リセット	ICMR1.BC[2:0]ビット、ICSR1、ICSR2、ICDRS レジスタおよび内部状態をリセット

#### ICE ビット(I<sup>2</sup>C バスインタフェース許可ビット)

SCL0、SDA0 端子の駆動状態、非駆動状態を選択します。また、ICE ビットは IICRST ビットとの組み合わせにより、2 種類のリセットを行うことができます。リセットの種類については「表 24.3 RIIC のリセットの種類」を参照してください。


RIIC を使用するときは、ICE ビットを "1" に設定してください。ICE ビットが "1" のとき、SCLO、SDAO 端子駆動状態になります。

RIIC を使用しないときは、ICE ビットを "0" に設定してください。ICE ビットが "0" のとき、SCL0、SDA0 端子非駆動状態になります。また、マルチファンクションピンコントローラ (MPC) の設定で SCL0、SDA0 端子を RIIC に割り当てないでください。RIIC に割り当てられている場合、スレーブアドレス比較動作を行いますので注意してください。



# 24.2.2 I<sup>2</sup>C バスコントロールレジスタ 2 (ICCR2)

アドレス RIICO.ICCR2 0008 8301h



ビット	シンボル	ビット名	機能	R/W
b0	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W
b1	ST	スタートコンディション発 行要求ビット	0: スタートコンディションの発行を要求しない 1: スタートコンディションの発行を要求する	R/W
b2	RS	リスタートコンディション 発行要求ビット	0: リスタートコンディションの発行を要求しない 1: リスタートコンディションの発行を要求する	R/W
b3	SP	ストップコンディション発 行要求ビット	0:ストップコンディションの発行を要求しない 1:ストップコンディションの発行を要求する	R/W
b4	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W
b5	TRS	送信/受信モードビット	0: 受信モード 1: 送信モード	R/W (注1)
b6	MST	マスタ/スレーブモード ビット	0:スレーブモード 1:マスタモード	R/W (注1)
b7	BBSY	バスビジー検出フラグ	0:I <sup>2</sup> Cバスが解放状態(バスフリー状態) 1:I <sup>2</sup> Cバスが占有状態(バスビジー状態)	R

注1. ICMR1.MTWPビットが"1"のとき、MST、TRSビットへの書き込みができます。

#### ST ビット (スタートコンディション発行要求ビット)

マスタモードへの移行およびスタートコンディションの発行を要求します。

ST ビットが "1" になるとスタートコンディションの発行を要求し、BBSY フラグが "0" (バスフリー) のときスタートコンディションの発行を行います。

スタートコンディション発行の詳細については、「24.10 **スタートコンディション、リスタートコンディション、ストップコンディション発行機能」**を参照してください。

["1"になる条件]

"1"を書いたとき

["0"になる条件]

- "0"を書いたとき
- スタートコンディションの発行が完了したとき(スタートコンディションを検出したとき)
- ICSR2.AL フラグが "1" になったとき (アービトレーションロスト)
- ICCR1.IICRST ビットに "1" を書き、RIIC リセットまたは内部リセットしたとき
- 注. ST ビットは、BBSY フラグが "0" (バスフリー) のとき、"1" (スタートコンディション発行要求) にしてください。

BBSY フラグが "1" (バスビジー) のとき、ST ビットを "1" (スタートコンディション発行要求) にすると、スタートコンディション発行エラーとしてアービトレーションロストが発生しますので注意してください。

#### RS ビット(リスタートコンディション発行要求ビット)

マスタモードでリスタートコンディションの発行を要求します。

RS ビットが "1" になるとリスタートコンディションの発行を要求し、BBSY フラグが "1" (バスビジー) でかつ MST ビットが "1" (マスタモード) のとき、リスタートコンディションの発行を行います。

リスタートコンディション発行の詳細動作については、「24.10 スタートコンディション、リスタートコンディション、ストップコンディション発行機能」を参照してください。

["1"になる条件]

- ICCR2.BBSY フラグが "1" の状態で、"1" を書いたとき
- ["0"になる条件]
  - "0" を書いたとき
- リスタートコンディションの発行が完了したとき(スタートコンディションを検出したとき)
- ICSR2.AL フラグが "1" になったとき (アービトレーションロスト)
- ICCR1.IICRST ビットに "1" を書き、RIIC リセットまたは内部リセットしたとき
- 注. ストップコンディション発行中に RS ビットを "1" にしないでください。
- 注. スレーブモードでは RS ビットに "1" (リスタートコンディション発行要求)を書いた場合、リスタートコンディションは発行されずに RS ビットは "1" のままになります。この状態からマスタモードに移行させた場合、リスタートコンディションが発行される可能性がありますので注意してください。

#### SP ビット(ストップコンディション発行要求ビット)

マスタモードでストップコンディションの発行を要求します。

SP ビットが "1" になるとストップコンディションの発行を要求し、BBSY フラグが "1" (バスビジー) でかつ MST ビットが "1" (マスタモード) のとき、ストップコンディションの発行を行います。

ストップコンディション発行の詳細動作については、「24.10 スタートコンディション、リスタートコンディション、ストップコンディション発行機能」を参照してください。

["1"になる条件]

- ICCR2.BBSY フラグが "1" でかつ ICCR2.MST ビットが "1" の状態で、"1" を書いたとき ["0" になる条件]
  - "0"を書いたとき
  - ストップコンディションの発行が完了したとき(ストップコンディションを検出したとき)
  - ICSR2.AL フラグが "1" になったとき (アービトレーションロスト)
  - スタートコンディションおよびリスタートコンディションを検出したとき
  - ICCR1.IICRST ビットに "1" を書き、RIIC リセットまたは内部リセットしたとき
  - 注. BBSY フラグが "0" (バスフリー) のとき書き込みはできません。
  - 注. リスタートコンディション発行中に SP ビットを "1" にしないでください。

#### TRS ビット(送信/受信モードビット)

送信/受信モードを示すビットです。

TRS ビットが "0" のとき受信モード、TRS ビットが "1" のとき送信モードを表し、MST ビットとの組み合わせで RIIC の動作モードを表します。

TRS ビットは、スタートコンディションの発行 / 検出および R/W# ビットの値で "1" または "0" になり、 RIIC の動作モードは自動的に送信モードまたは受信モードに移行します。 ICMR1.MTWP ビットが "1" のと き書き込みはできますが、通常では書き込みの必要はありません。

["1"になる条件]

- スタートコンディション発行要求により正常にスタートコンディションが発行されたとき (ST ビットが "1" の状態で、スタートコンディションを検出したとき)
- リスタートコンディション発行要求により正常にリスタートコンディションが発行されたとき (RS ビットが"1"の状態で、リスタートコンディションを検出したとき )



- マスタモード時、スレーブアドレスに付加した R/W# ビットが "0" のとき
- スレーブモード時、受信したスレーブアドレスが ICSER レジスタで有効にしたアドレスと一致し、かつ R/W# ビットに "1" を受信したとき
- ICMR1.MTWP ビットが "1" の状態で "1" を書いたとき

#### ["0"になる条件]

- ストップコンディションを検出したとき
- ICSR2.AL フラグが "1" になったとき (アービトレーションロスト)
- マスタモード時、スレーブアドレスに付加した R/W# ビットが "1" のとき
- スレーブモード時、受信したスレーブアドレスが ICSER レジスタで有効にしたアドレスと一致し、かつ R/W# ビットに "0" を受信したとき (ジェネラルコールアドレス含む)
- スレーブモード時、リスタートコンディションを検出したとき (ICCR2.BBSY フラグ = 1、ICCR2.MST ビット = 0 の状態でスタートコンディションを検出したとき )
- ICMR1.MTWP ビットが "1" の状態で "0" を書いたとき
- ICCR1.IICRST ビットに "1" を書き、RIIC リセットまたは内部リセットしたとき

#### MST ビット(マスタ/スレーブモードビット)

マスタモード/スレーブモードを示すビットです。

MST ビットが "0" のときスレーブモード、MST ビットが "1" のときマスタモードを表し、TRS ビットとの組み合わせで RIIC の動作モードを表します。

MST ビットは、スタートコンディションの発行、ストップコンディションの発行 / 検出などで "1" または "0" になり、RIIC の動作モードは自動的にマスタモードまたはスレーブモードに移行します。 ICMR1.MTWP ビットが "1" のとき書き込みはできますが、通常では書き込みの必要はありません。

#### ["1"になる条件]

- スタートコンディション発行要求によるスタートコンディションが正常に発行されたとき (ST ビットが "1" の状態で、スタートコンディションを検出したとき)
- ICMR1.MTWP ビットが "1" の状態で "1" を書いたとき

## ["0"になる条件]

- ストップコンディションを検出したとき
- ICSR2.AL フラグが "1" になったとき (アービトレーションロスト)
- ICMR1.MTWP ビットが "1" の状態で "0" を書いたとき
- ICCR1.IICRST ビットに "1" を書き、RIIC リセットまたは内部リセットしたとき

#### BBSY フラグ(バスビジー検出フラグ)

I<sup>2</sup>C バスの占有 (バスビジー)/解放状態 (バスフリー)を示します。

SCL0 ラインが High の状態で SDA0 ラインが High から Low に変化すると、スタートコンディションが発行されたと認識して "1" になります。

SCL0 ラインが High の状態で SDA0 ラインが Low から High に変化すると、ストップコンディションが発行されたと認識し、バスフリー時間 (ICBRL レジスタに設定した時間) が経過するまでスタートコンディションを検出しなかったとき "0" になります。

#### ["1"になる条件]

スタートコンディションを検出したとき

#### ["0"になる条件]


• ストップコンディションを検出後、バスフリー時間 (ICBRL レジスタに設定した時間) が経過するまでス

タートコンディションを検出しなかったとき

• ICCR1.ICE ビットが "0" の状態で ICCR1.IICRST ビットに "1" を書いたとき (RIIC リセット)

# 24.2.3 I<sup>2</sup>C バスモードレジスタ 1 (ICMR1)

アドレス RIICO.ICMR1 0008 8302h



ビット	シンボル	ビット名	機能	R/W
b2-b0	BC[2:0]	ビットカウンタ	b2 b0 0 0 0 : 9ビット 0 0 1 : 2ビット 0 1 0 : 3ビット 0 1 1 : 4ビット 1 0 0 : 5ビット 1 0 1 : 6ビット 1 1 0 : 7ビット 1 1 1 : 8ビット	R/W (注1)
b3	BCWP	BCライトプロテクトビット	0:BC[2:0]の値を設定許可(読むと"1"が読めます)	R/W (注1)
b6-b4	CKS[2:0]	内部基準クロック選択ビット	RIICの内部基準クロック(IICφ)ソースを選択します b6 b4 0 0 0: PCLK/1 0 0 1: PCLK/2 0 1 0: PCLK/4 0 1 1: PCLK/8 1 0 0: PCLK/16 1 0 1: PCLK/32 1 1 0: PCLK/64 1 1 1: PCLK/128	R/W
b7	MTWP	MST/TRSライトプロテクトビット	0: ICCR2.MST, TRS ビットへの書き込み禁止 1: ICCR2.MST, TRS ビットへの書き込み許可	R/W

注1. BC[2:0]ビットを書き換える場合は、BCWPビットを"0"にするのと同時に書き換えてください。

#### BC[2:0] ビット(ビットカウンタ)


SCL0 ラインの立ち上がりでダウンカウントを行うカウンタで、読み出すと残りの転送ビット数を知ることができます。読み出しおよび書き込みはできますが、通常ではアクセスする必要はありません。

なお、書く場合には転送するデータのビット数 +1 を指定し(データにアクノリッジ1ビットが付加されて転送される)、転送バイト間でかつ SCL0 ラインが Low の状態で行ってください。

BC[2:0] ビットはアクノリッジを含むデータ転送終了時、またはスタートコンディション検出(リスタートコンディション含む)で自動的に "000b" に戻ります。

## 24.2.4 I<sup>2</sup>C バスモードレジスタ 2 (ICMR2)

アドレス RIICO.ICMR2 0008 8303h



ビット	シンボル	ビット名	機能	R/W
b0	TMOS	タイムアウト検出時間選択ビット	0:ロングモードを選択 1:ショートモードを選択	R/W
b1	TMOL	タイムアウトLカウント制御ビット	0: SCL0ラインがLow期間中のカウントアップを禁止 1: SCL0ラインがLow期間中のカウントアップを許可	R/W
b2	ТМОН	タイムアウトHカウント制御ビット	0:SCL0ラインがHigh期間のカウントアップを禁止 1:SCL0ラインがHigh期間のカウントアップを許可	R/W
b3	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W
b6-b4	SDDL[2:0]	SDA出力遅延カウンタ	• ICMR2.DLCSビット=0 (IICφ)のとき b6 b4 0 0 0: 出力遅延なし 0 0 1: IICφの1サイクル 0 1 0: IICφの2サイクル 0 1 1: IICφの3サイクル 1 0 0: IICφの4サイクル 1 0 1: IICφの5サイクル 1 1 1: IICφの6サイクル 1 1 1: IICφの7サイクル 1 1 1: IICφの7サイクル • ICMR2.DLCSビット=1 (IICφ/2)のとき b6 b4 0 0 0: 出力遅延なし 0 0 1: IICφの1~2サイクル 0 1 0: IICφの3~4サイクル 0 1 0: IICφの3~4サイクル 1 0 1: IICφの7~8サイクル 1 0 1: IICφの9~10サイクル 1 1 0: IICφの11~12サイクル 1 1 1: IICφの13~14サイクル	R/W
b7	DLCS	SDA出力遅延クロックソース 選択ビット	<ul><li>0: SDA出力遅延カウンタのクロックソースに 内部基準クロック (IICφ) を選択</li><li>1: SDA出力遅延カウンタのクロックソースに 内部基準クロックの2分周 (IICφ/2) を選択 (注1)</li></ul>	R/W

注1. SCL端子がLowのときのみDLCSビット= 1 (IICφ/2)の設定が有効になります。SCL端子がHighのときDLCSビット= 1の設定は無効となり内部基準クロック (IICφ)となります。

#### TMOS ビット(タイムアウト検出時間選択ビット)

タイムアウト検出機能有効時 (ICFER.TMOE ビット = 1) にタイムアウト検出時間を選択するビットで、"0"にするとロングモード、"1"にするとショートモードになります。ロングモードではタイムアウト検出用内部カウンタが 16 ビットカウンタとして、またショートモードでは 14 ビットカウンタとして動作し、SCL0 ラインが TMOH、TMOL ビットで選択された状態になったとき、内部基準クロック (IICφ) をカウントソースとしてアップカウントを行います。

タイムアウト検出機能の詳細については、「24.11.1 タイムアウト検出機能」を参照してください。

#### TMOL ビット (タイムアウトLカウント制御ビット)

タイムアウト検出機能有効時 (ICFER.TMOE ビット = 1) に SCL0 ラインが Low 期間中にタイムアウト検出機能の内部カウンタのカウントアップを許可するか禁止するかを選択するビットです。

#### TMOH ビット(タイムアウトHカウント制御ビット)

タイムアウト検出機能有効時 (ICFER.TMOE ビット = 1) に SCL0 ラインが High 期間中にタイムアウト検出機能の内部カウンタのカウントアップを許可するか禁止するかを選択するビットです。

#### SDDL[2:0] ビット (SDA 出力遅延カウンタ)

SDDL[2:0] ビットの設定値により、SDA 出力を遅延させることができます。SDA 出力遅延カウンタは、DLCS ビットで選択したクロックソースによりカウントします。また、この機能の設定はアクノリッジビット送出を含むすべての SDA 出力に適用されます。

SDA 出力遅延の設定は、 $I^2$ C バス仕様 (データ有効時間 / アクノリッジ有効時間 (注 1) 以内 ) または SMBus 仕様 (データホールド時間 (300 ns) 以上、かつ「クロックの Low 幅 – データセットアップ時間 (250 ns)」以下 ) を満たすようにしてください。仕様外を設定した場合、通信デバイスとの通信破綻を引き起こすか、バスの状態によっては見かけ上スタートコンディションまたはストップコンディションになる可能性がありますので注意してください。


本機能の詳細については、「24.5 SDA 出力遅延機能」を参照してください。

#### 注 1. データ有効時間 / アクノリッジ有効時間

3,450 ns ( ~ 100 kbps : スタンダードモード (Sm)) 900 ns ( ~ 400 kbps : ファストモード (Fm))

## 24.2.5 I<sup>2</sup>C バスモードレジスタ 3 (ICMR3)

アドレス RIICO.ICMR3 0008 8304h



ビット	シンボル	ビット名	機能	R/W
b1-b0	NF[1:0]	ノイズフィルタ段数選択 ビット	b1 b0 0 0:1 IICφ以下のノイズを除去(フィルタは1段) 0 1:2 IICφ以下のノイズを除去(フィルタは2段) 1 0:3 IICφ以下のノイズを除去(フィルタは3段) 1 1:4 IICφ以下のノイズを除去(フィルタは4段)	R/W
b2	ACKBR	受信アクノリッジビット	0:アクノリッジビットに"0"を受信(ACK受信) 1:アクノリッジビットに"1"を受信(NACK受信)	R
b3	ACKBT	送信アクノリッジビット	0:アクノリッジビットに"0"を送出(ACK送信) 1:アクノリッジビットに"1"を送出(NACK送信)	R/W (注1)
b4	ACKWP	ACKBTライトプロテク トビット	0: ACKBTビットへの書き込み禁止 1: ACKBTビットへの書き込み許可	R/W (注1)
b5	RDRFS	RDRF フラグセット タイミング選択ビット	0:9個目のSCLの立ち上がり時に"1"になる (8クロック目の立ち下がりでSCL0ラインをLowにホールドしない) 1:8個目のSCLの立ち上がり時に"1"になる (8クロック目の立ち下がりでSCL0ラインをLowにホールドする) LowホールドはACKBTビットへの書き込みで解除	R/W (注2)
b6	WAIT	WAITビット	0:WAITなし (9クロック目と1クロック目の間をLowにホールドしない) 1:WAITあり (9クロック目と1クロック目の間をLowにホールドする) LowホールドはICDRR レジスタの読み出しで解除	R/W (注2)
b7	SMBS	SMBus/I <sup>2</sup> Cバス選択 ビット	0:I <sup>2</sup> Cバス選択 1:SMBus選択	R/W

注1. ACKBT ビットに書く場合には、ACKWP ビットが"1"の状態で行ってください。ACKBT ビットへの書き込みと同時に"1"にしても、ACKBT ビットに書き込みはできません。

#### NF[1:0] ビット(ノイズフィルタ段数選択ビット)

デジタルノイズフィルタの段数を選択します。

デジタルノイズフィルタ機能の詳細については、「24.6 デジタルノイズフィルタ回路」を参照してください。

注. ノイズフィルタで除去するノイズ幅の設定は、SCL0 ラインの High/Low 幅よりも狭くしてください。ノイズフィルタ幅を、[SCL の High 幅または Low 幅のいずれか短い方] –  $\{1.5 \times t_{IICcyc}$  (内部基準クロック (IIC $\phi$ ) の周期) + 120 ns (アナログノイズフィルタノイズ除去幅、参考値)} と同じか、それ以上に設定した場合は、RIICのノイズフィルタ機能によりシリアルクロックをノイズとみなし、正常に動作することができなくなる可能性がありますので注意してください。

#### ACKBR ビット(受信アクノリッジビット)

送信モード時に受信デバイスから受け取ったアクノリッジビットの内容を格納します。 ["1"になる条件]

- ICCR2.TRS ビットが "1" の状態でアクノリッジビットに "1" を受信したとき ["0" になる条件]
- ICCR2.TRS ビットが "1" の状態でアクノリッジビットに "0" を受信したとき

注2. WAITビットおよびRDRFSビットは、受信モードのみ有効、送信モード時は無効です。

• ICCR1.ICE ビットが "0" の状態で ICCR1.IICRST ビットに "1" を書いたとき (RIIC リセット)

#### ACKBT ビット(送信アクノリッジビット)

受信モード時にアクノリッジのタイミングで送出するビットを設定します。 ["1"になる条件]

• ACKWP ビットが "1" の状態で "1" を書いたとき

["0" になる条件]

- ACKWP ビットが "1" の状態で "0" を書いたとき
- ストップコンディションの発行を検出したとき(ICCR2.SPビットが"1"の状態でストップコンディション を検出したとき)
- ICCR1.ICE ビットが "0" の状態で ICCR1.IICRST ビットに "1" を書いたとき (RIIC リセット)

## ACKWP ビット (ACKBT ライトプロテクトビット)

ACKBT ビットへの書き込みを制御します。

## RDRFS ビット (RDRF フラグセット タイミング選択ビット)

受信モードにおいて RDRF フラグのセットタイミングおよび 8 個目の SCL の立ち下がりで SCL0 ラインの Low ホールドを行うかどうかを選択します。

RDRFS ビットが "0" のとき、8 クロック目の立ち下がりで SCL0 ラインの Low ホールドは行わず、9 クロック目の立ち上がりで RDRF フラグを "1" にします。

RDRFS ビットが "1" のとき、RDRF フラグは 8 クロック目の立ち上がりで "1" にし、8 クロック目の立ち下がりで SCL0 ラインを Low にホールドします。この SCL0 ラインの Low ホールドは ACKBT ビットへの書き込みにより解除されます。

この設定のとき、データ受信後アクノリッジビット送出前に SCL0 ラインを自動的に Low にホールドするため、受信データの内容に応じて ACK (ACKBT ビットが "0") または NACK (ACKBT ビットが "1") を送出する処理が可能です。

## WAIT ビット(WAIT ビット)

WAIT ビットは、受信モードにおいて 1 バイト受信ごとに  $I^2$ C バス受信データレジスタ (ICDRR) の読み出しが完了するまで、SCL の 9 クロック目と 1 クロック目の間を Low にホールドするかどうかを制御します。

WAIT ビットが "0" のとき、SCL の 9 クロック目と 1 クロック目の間の Low ホールドは行わず、受信動作をそのまま継続します。 RDRFS ビットと WAIT ビットがともに "0" のとき、ダブルバッファによる連続受信動作が可能です。

WAIT ビットが"1"のとき、1 バイト受信ごとに9クロック目の立ち下がり以降、ICDRR レジスタの値が読み出されるまでの間 SCL0 ラインを Low にホールドします。これにより1 バイトごとの受信動作が可能です。


注. WAIT ビットを "0" にする場合は、ICDRR レジスタを先に読んでから "0" にしてください。

#### SMBS ビット (SMBus/I<sup>2</sup>C バス選択 ビット)

SMBS ビットを"1"にすると、SMBus が選択され ICSER.HOAE ビットが有効になります。

# 24.2.6 I<sup>2</sup>C バスファンクション許可レジスタ (ICFER)

アドレス RIICO.ICFER 0008 8305h



ビット	シンボル	ビット名	機能	R/W			
b0	TMOE	タイムアウト検出機能有効 ビット	0:タイムアウト検出機能無効 1:タイムアウト検出機能有効				
b1	MALE	マスタアービトレーションロ スト検出許可ビット	0:マスタアービトレーションロスト検出禁止 (アービトレーションロスト検出機能を無効にし、アービトレーションロスト発生によるICCR2.MST, TRS ビットの自動クリアを行わない) 1:マスタアービトレーションロスト検出許可 (アービトレーションロスト検出機能を有効にし、アービトレーションロスト発生によるICCR2.MST, TRS ビットの自動クリアを行う)	R/W			
b2	NALE	NACK送信アービトレーション ロスト検出許可ビット	0: NACK送信アービトレーションロスト検出禁止 1: NACK送信アービトレーションロスト検出許可	R/W			
b3	SALE	スレーブアービトレーション ロスト検出許可ビット	0:スレーブアービトレーションロスト検出禁止 1:スレーブアービトレーションロスト検出許可	R/W			
b4	NACKE						
b5	NFE	デジタルノイズフィルタ有効 ビット	0: デジタルノイズフィルタを使用しない 1: デジタルノイズフィルタを使用する	R/W			
b6	SCLE	SCL同期回路有効ビット	0:SCL同期回路無効 1:SCL同期回路有効	R/W			
b7	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W			

## TMOE ビット(タイムアウト検出機能有効ビット)

タイムアウト検出機能の有効/無効を選択します。

タイムアウト検出機能の詳細については、「24.11.1 タイムアウト検出機能」を参照してください。

## MALE ビット(マスタアービトレーションロスト検出許可ビット)

マスタモード時にアービトレーションロスト検出機能の有効/無効を決定します。通常は"1"にしてください。

#### NALE ビット (NACK 送信アービトレーションロスト検出許可ビット)

受信モード時、NACK 送出中に ACK が検出された場合(同じアドレスのスレーブがバス上に存在した場合や、2つ以上のマスタが同時に同一のスレーブデバイスを選択しそれぞれ受信バイト数が異なる場合など)にアービトレーションロストを発生させるかどうかを選択します。

# SALE ビット (スレーブアービトレーションロスト検出許可ビット)

スレーブ送信モード時、送出中の値と異なる値がバス上で検出された場合(同じアドレスのスレーブがバス上に存在した場合や、ノイズの影響などにより送信データと不一致が生じた場合など)にアービトレーションロストを発生させるかどうかを選択します。



## NACKE ビット (NACK 受信転送中断許可ビット)

送信モード時、NACK を受信した場合に転送動作を継続するか中断するかを選択します。通常は"1"にしてください。

NACKE ビットが"1"のとき、NACK を受信した場合、次の転送動作を中断します。

NACKE ビットが"0"のとき、受信アクノリッジの内容に関わらず次の転送動作を継続します。

NACK 受信転送中断機能の詳細については、「24.8.2 NACK 受信転送中断機能」を参照してください。


## SCLE ビット (SCL 同期回路有効ビット)

SCL 入力クロックに対して、クロック同期を行うかどうかを選択します。通常は"1"にしてください。 SCLE ビットを"0"(SCL 同期回路無効)にすると、クロック同期を行いません。この設定の場合、RIIC は SCLO ラインの状態に関わらず ICBRH および ICBRL レジスタで設定された転送速度のクロックを出力します。そのため、I<sup>2</sup>C バスラインの負荷が仕様に定められた値よりも大幅に大きい場合や、マルチマスタにおいて SCL 出力が重なった場合など、仕様外の短いクロックになる可能性がありますので注意してください。また SCL 同期回路無効の場合、スタートコンディション・リスタートコンディション・ストップコンディションの発行および SCL 追加出力の連続出力にも影響します。

SCLE ビットは、設定した転送速度が出力されているかどうかを確認する場合などを除き"0"にしないでください。

# 24.2.7 I<sup>2</sup>C バスステータス許可レジスタ (ICSER)

アドレス RIICO.ICSER 0008 8306h



ビット	シンボル	ビット名	機能	R/W
b0	SAR0E	スレーブアドレスレジスタ0許可ビット	0:SARL0、SARU0の設定値は無効 1:SARL0、SARU0の設定値は有効	R/W
b1	SAR1E	スレーブアドレスレジスタ1許可ビット	0:SARL1、SARU1の設定値は無効 1:SARL1、SARU1の設定値は有効	R/W
b2	SAR2E	スレーブアドレスレジスタ2許可ビット	0:SARL2、SARU2の設定値は無効 1:SARL2、SARU2の設定値は有効	R/W
b3	GCAE	ジェネラルコールアドレス許可ビット	0 : ジェネラルコールアドレス検出は無効 1 : ジェネラルコールアドレス検出は有効	R/W
b4	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W
b5	DIDE	デバイスIDアドレス検出許可ビット	0:デバイスIDアドレス検出は無効 1:デバイスIDアドレス検出は有効	R/W
b6	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W
b7	HOAE	ホストアドレス許可ビット	0:ホストアドレス検出は無効 1:ホストアドレス検出は有効	R/W

## SARyE ビット (スレーブアドレスレジスタ y 許可ビット) (y = 0 ~ 2)

SARLy、SARUy レジスタで設定したスレーブアドレスを有効にするかどうかを選択します。

SARyE ビットを"1"にすると、SARLy、SARUy レジスタの設定値が有効になり、受信したスレーブアドレスと比較が行われます。

SARyE ビットを"0"にすると、SARLy、SARUy レジスタの設定値が無効になり、受信したスレーブアドレスと一致しても無視されます。

## GCAE ビット(ジェネラルコールアドレス許可ビット)

ジェネラルコールアドレス (0000 000b + 0 (write): All "0") を受信した場合、無視するかどうかを選択します。

GCAE ビットが "1" の場合、受信したスレーブアドレスがジェネラルコールアドレスと一致すると、RIIC は SARLy、SARUy レジスタ ( $y=0\sim2$ ) で設定したスレーブアドレスとは無関係にジェネラルコールアドレスと認識し、受信動作を行います。

GCAE ビットが "0" の場合、受信したスレーブアドレスがジェネラルコールアドレスと一致しても無視されます。

## DIDE ビット(デバイス ID アドレス検出許可ビット)

スタートコンディションまたはリスタートコンディション検出後の第一バイトにデバイス ID アドレス (1111 100b) を受信した場合、デバイス ID アドレスと認識して動作させるかどうかを選択します。

DIDE ビットが "1" の場合、受信した第一バイトがデバイス ID アドレスと一致した場合、RIIC はデバイス ID アドレスを受信したと認識し、続く R/W# ビットが "0" (write) のとき第二バイト目以降をスレーブアドレスとみなして受信動作を継続します。

DIDE ビットが "0" の場合、受信した第一バイトがデバイス ID アドレスと一致しても無視され、第一バイトを通常のスレーブアドレスとみなして動作します。

デバイス ID アドレス検出の詳細については、「24.7.3 デバイス ID アドレス検出機能」を参照してください。

# HOAE ビット(ホストアドレス許可ビット)


ICMR3.SMBS ビットが "1" の場合、ホストアドレス (0001 000b) を受信したとき、無視するかどうかを選択します。

ICMR3.SMBS ビットが "1" でかつ HOAE ビットが "1" の場合、受信したスレーブアドレスがホストアドレスと一致すると、RIIC は SARLy、SARUy レジスタ ( $y=0\sim2$ ) で設定したスレーブアドレスとは無関係にホストアドレスと認識し、受信動作を行います。

ICMR3.SMBS ビットが"0"またはHOAE ビットが"0"の場合、受信したスレーブアドレスがホストアドレスと一致しても無視されます。

# 24.2.8 I<sup>2</sup>C バス割り込み許可レジスタ (ICIER)

アドレス RIICO.ICIER 0008 8307h



ビット	シンボル	ビット名	機能	R/W
b0	TMOIE	タイムアウト割り込み要求許可ビット	0:タイムアウト割り込み(TMOI)要求の禁止 1:タイムアウト割り込み(TMOI)要求の許可	R/W
b1	ALIE	アービトレーションロスト割り込み要求 許可ビット	0:アービトレーションロスト割り込み(ALI)要求の禁止 1:アービトレーションロスト割り込み(ALI)要求の許可	R/W
b2	STIE	スタートコンディション検出割り込み要 求許可ビット	0:スタートコンディション検出割り込み(STI)要求の禁止 1:スタートコンディション検出割り込み(STI)要求の許可	R/W
b3	SPIE	ストップコンディション検出割り込み要 求許可ビット	0:ストップコンディション検出割り込み(SPI)要求の禁止 1:ストップコンディション検出割り込み(SPI)要求の許可	R/W
b4	NAKIE	NACK受信割り込み要求許可ビット	0: NACK受信割り込み(NAKI)要求の禁止 1: NACK受信割り込み(NAKI)要求の許可	R/W
b5	RIE	受信データフル割り込み要求許可ビット	0: 受信データフル割り込み(RXI)要求の禁止 1: 受信データフル割り込み(RXI)要求の許可	R/W
b6	TEIE	送信終了割り込み要求許可ビット	0:送信終了割り込み(TEI)要求の禁止 1:送信終了割り込み(TEI)要求の許可	R/W
b7	TIE	送信データエンプティ割り込み要求許可 ビット	0:送信データエンプティ割り込み(TXI)要求の禁止 1:送信データエンプティ割り込み(TXI)要求の許可	R/W

## TMOIE ビット(タイムアウト割り込み要求許可ビット)

ICSR2.TMOF フラグが "1" になったとき、タイムアウト割り込み (TMOI) 要求の許可 / 禁止を選択します。 TMOI 割り込みは、TMOF フラグを "0" にするか、または TMOIE ビットを "0" にすることで解除できます。

# ALIE ビット(アービトレーションロスト割り込み要求許可ビット)

ICSR2.AL フラグが "1" になったとき、アービトレーションロスト割り込み (ALI) 要求の許可 / 禁止を選択します。ALI 割り込みは、AL フラグを "0" にするか、または ALIE ビットを "0" にすることで解除できます。

#### STIE ビット(スタートコンディション検出割り込み要求許可ビット)

ICSR2.START フラグが "1" になったとき、スタートコンディション検出割り込み (STI) 要求の許可 / 禁止を選択します。STI 割り込みは、START フラグを "0" にするか、または STIE ビットを "0" にすることで解除できます。

## SPIE ビット(ストップコンディション検出割り込み要求許可ビット)

ICSR2.STOP フラグが "1" になったとき、ストップコンディション検出割り込み (SPI) 要求の許可 / 禁止を選択します。SPI 割り込みは、STOP フラグを "0" にするか、または SPIE ビットを "0" にすることで解除できます。

# NAKIE ビット (NACK 受信割り込み要求許可ビット)

ICSR2.NACKF フラグが "1" になったとき、NACK 受信割り込み (NAKI) 要求の許可 / 禁止を選択します。 NAKI 割り込みは、NACKF フラグを "0" にするか、または NAKIE ビットを "0" にすることで解除できます。

# RIE ビット(受信データフル割り込み要求許可ビット)

ICSR2.RDRF フラグが"1"になったとき、受信データフル割り込み(RXI)要求の許可/禁止を選択します。

## TEIE ビット(送信終了割り込み要求許可ビット)


ICSR2.TEND フラグが "1" になったとき、送信終了割り込み (TEI) 要求の許可 / 禁止を選択します。TEI 割り込みは、TEND フラグを "0" にするか、または TEIE ビットを "0" にすることで解除できます。

## TIE ビット(送信データエンプティ割り込み要求許可ビット)

ICSR2.TDRE フラグが 1" になったとき、送信データエンプティ割り込み (TXI) 要求の許可 / 禁止を選択します。

# 24.2.9 I<sup>2</sup>C バスステータスレジスタ 1 (ICSR1)

アドレス RIICO.ICSR1 0008 8308h



ビット	シンボル	ビット名	機能	R/W			
b0	AAS0	スレーブアドレス0検出フラグ	0:スレーブアドレス0未検出 1:スレーブアドレス0検出	R/(W) (注1)			
b1	AAS1	スレーブアドレス1検出フラグ	0:スレーブアドレス1未検出 1:スレーブアドレス1検出	R/(W) (注1)			
b2	AAS2	スレーブアドレス2検出フラグ	0:スレーブアドレス2未検出 1:スレーブアドレス2検出	R/(W) (注1)			
b3	GCA	ジェネラルコールアドレス検出 フラグ	0:ジェネラルコールアドレス未検出 1:ジェネラルコールアドレス検出				
b4	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W			
b5	DID	デバイスIDアドレス検出フラグ	<ul> <li>0: デバイスIDアドレス未検出</li> <li>1: デバイスIDアドレス検出</li> <li>スタートコンディション直後の第一バイトがデバイスIDアドレス (1111 100b) + 0 (write) と一致した場合</li> </ul>	R/(W) (注1)			
b6	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W			
b7	НОА	ホストアドレス検出フラグ	0:ホストアドレス未検出 1:ホストアドレス検出 ● 受信したスレーブアドレスがホストアドレス(0001 000b)と一 致した場合	R/(W) (注1)			

注1. "0"のみ書けます。

## AASy フラグ (スレーブアドレス y 検出フラグ) (y = 0 ~ 2)

["1"になる条件]

【7ビットアドレスフォーマット選択時:SARUy.FSビット=0】

• ICSER.SARyE ビットが "1" (スレーブアドレス y 検出有効)の状態で、受信したスレーブアドレスが SARLy.SVA[6:0] ビットと一致したとき、第一バイトの 9 個目の SCL の立ち上がり

【10 ビットアドレスフォーマット選択時:SARUy.FS ビット=1】

• ICSER.SARyEビットが"1"(スレーブアドレスy検出有効)の状態で、受信したスレーブアドレスが1111 0b + SARUy.SVA[1:0] ビットと一致し、それに続くアドレスが SARLy レジスタと一致したとき、第二バイトの9個目の SCL の立ち上がり

["0"になる条件]

- "1" を読んだ後、"0" を書いたとき
- ストップコンディションを検出したとき
- ICCR1.IICRST ビットに "1" を書き、RIIC リセットまたは内部リセットしたとき

【7ビットアドレスフォーマット選択時:SARUy.FSビット=0】

• ICSER.SARyE ビットが "1" (スレーブアドレス y 検出有効)の状態で、受信したスレーブアドレスが SARLy.SVA[6:0] ビットと不一致のとき、第一バイトの 9 個目の SCL の立ち上がり

【10 ビットアドレスフォーマット選択時:SARUy.FS ビット=1】

• ICSER.SARyEビットが"1" (スレーブアドレスy検出有効)の状態で、受信したスレーブアドレスが1111 0b + SARUy.SVA[1:0] ビットと不一致のとき、第一バイトの9個目のSCLの立ち上がり

• ICSER.SARyEビットが"1"(スレーブアドレスy検出有効)の状態で、受信したスレーブアドレスが1111 0b + SARUy.SVA[1:0] ビットと一致し、それに続くアドレスが SARLy レジスタと不一致のとき、第二バイトの9個目の SCL の立ち上がり

# GCA フラグ (ジェネラルコールアドレス検出フラグ)

["1"になる条件]

• ICSER.GCAE ビットが"1"(ジェネラルコールアドレス検出有効)の状態で、受信したスレーブアドレスがジェネラルコールアドレス (0000 000b + 0 (write)) と一致したとき、第一バイトの 9 個目の SCL の立ち上がり

#### ["0"になる条件]

- "1" を読んだ後、"0" を書いたとき
- ストップコンディションを検出したとき
- ICSER.GCAE ビットが"1"(ジェネラルコールアドレス検出有効)の状態で、受信したスレーブアドレスがジェネラルコールアドレス (0000 000b + 0 (write)) と不一致のとき、第一バイトの 9 個目の SCL の立ち上がり
- ICCR1.IICRST ビットに "1" を書き、RIIC リセットまたは内部リセットしたとき

## DID フラグ(デバイス ID アドレス検出フラグ)

["1"になる条件]

• ICSER.DIDE ビットが"1"(デバイスIDアドレス検出有効)の状態で、スタートコンディション検出または リスタートコンディション検出後の第一バイトがデバイスIDアドレス(1111 100b) + 0 (write) と一致し たとき、第一バイトの9個目のSCLの立ち上がり

#### ["0"になる条件]

- "1" を読んだ後、"0" を書いたとき
- ストップコンディションを検出したとき
- ICSER.DIDE ビットが"1"(デバイス ID アドレス検出有効)の状態で、スタートコンディション検出または リスタートコンディション検出後の第一バイトがデバイス ID アドレス (1111 100b) と不一致のとき、第 一バイトの 9 個目の SCL の立ち上がり
- ICSER.DIDE ビットが"1"(デバイスIDアドレス検出有効)の状態で、スタートコンディション検出または リスタートコンディション検出後の第一バイトがデバイスIDアドレス (1111 100b) + 0 (write) と一致し、 続く第二バイトがスレーブアドレス 0~2 のすべてと不一致のとき、第二バイトの9個目の SCL の立 ち上がり
- ICCR1.IICRST ビットに "1" を書き、RIIC リセットまたは内部リセットしたとき

## HOA フラグ (ホストアドレス検出フラグ)

["1"になる条件]

• ICSER.HOAE ビットが"1"(ホストアドレス検出有効)の状態で、受信したスレーブアドレスがホストアドレス (0001 000b) と一致したとき、第一バイトの 9 個目の SCL の立ち上がり


# ["0"になる条件]

- "1" を読んだ後、"0" を書いたとき
- ストップコンディションを検出したとき
- ICSER.HOAE ビットが"1"(ホストアドレス検出有効)の状態で、受信したスレーブアドレスがホストアドレス (0001 000b) と不一致のとき、第一バイトの 9 個目の SCL の立ち上がり
- ICCR1.IICRST ビットに "1" を書き、RIIC リセットまたは内部リセットしたとき



# 24.2.10 I<sup>2</sup>C バスステータスレジスタ 2 (ICSR2)

アドレス RIICO.ICSR2 0008 8309h



ビット	シンボル	ビット名	機能	R/W
b0	TMOF	タイムアウト検出フラグ	0:タイムアウト未検出 1:タイムアウト検出	R/(W) (注1)
b1	AL	アービトレーションロストフラグ	0:アービトレーションロストの発生なし 1:アービトレーションロストの発生あり	R/(W) (注1)
b2	START	スタートコンディション検出フラグ	0:スタートコンディション未検出 1:スタートコンディション検出	R/(W) (注1)
b3	STOP	ストップコンディション検出フラグ	0:ストップコンディション未検出 1:ストップコンディション検出	R/(W) (注1)
b4	NACKF	NACK検出フラグ	0:NACK未検出 1:NACK検出	R/(W) (注1)
b5	RDRF	受信データフルフラグ	0:ICDRR レジスタに受信データなし 1:ICDRR レジスタに受信データあり	R/(W) (注1)
b6	TEND	送信終了フラグ	0: データ送信中 1: データ送信終了	R/(W) (注1)
b7	TDRE	送信データエンプティフラグ	0:ICDRTレジスタに送信データあり 1:ICDRTレジスタに送信データなし	R

注1. "0"のみ書けます。

#### TMOF フラグ(タイムアウト検出フラグ)

SCL0 ラインの状態が一定期間変化しない場合、タイムアウトを認識して"1"になります。 ["1"になる条件]

• ICFER.TMOE ビットが"1"(タイムアウト検出機能有効)で、かつマスタモードまたはスレーブモードで受信スレーブアドレスが一致した状態で ICMR2.TMOH, TMOL, TMOS ビットで選択された条件の期間 SCL0 ラインの状態に変化がないとき

["0"になる条件]

- "1" を読んだ後、"0" を書いたとき
- ICCR1.IICRST ビットに "1" を書き、RIIC リセットまたは内部リセットしたとき

### AL フラグ(アービトレーションロストフラグ)

スタートコンディション発行時やアドレスおよびデータ送信時において、バス競合などによりバス占有権を喪失(アービトレーションロスト)したことを示します。RIIC は送信中に SDA0 ラインのレベルを監視し、出力データと SDA0 ラインのレベルが一致しない場合 AL フラグを "1" にしてバスが他のデバイスによって占有されたことを示します。

このほか、受信モード時の NACK 送信中や、スレーブモード時のデータ送信中もアービトレーションロストの検出が可能です。

["1"になる条件]

【マスタアービトレーションロスト検出有効時:ICFER.MALE ビット=1】

• マスタ送信モード時のデータ送信(スレーブアドレス送信含む)において、ACK期間を除くSCLの立ち上がりで出力したSDA信号とSDA0ライン上の信号の状態が不一致のとき(内部SDA出力がHigh出力

(SDA0 端子はハイインピーダンス)で、SDA0 ラインに Low を検出したとき)

- ICCR2.ST ビットが"1"(スタートコンディション発行要求)の状態でスタートコンディションを検出したとき、出力した SDA 信号と SDA0 ライン上の信号の状態が不一致のとき
- ICCR2.BBSYフラグが"1"の状態でICCR2.STビットが"1"(スタートコンディション発行要求)に設定したとき

【NACK アービトレーションロスト検出有効時: ICFER.NALE ビット=1】

• 受信モード時のNACK送信において、ACK期間のSCLの立ち上がりで出力したSDA信号とSDA0ライン 上の信号の状態が不一致のとき

【スレーブアービトレーションロスト検出有効時:ICFER.SALE ビット=1】

• スレーブ送信モード時のデータ送信において、ACK期間を除くSCLの立ち上がりで出力したSDA信号とSDA0ライン上の信号の状態が不一致のとき

["0"になる条件]

- "1" を読んだ後、"0" を書いたとき
- ICCR1.IICRST ビットに "1" を書き、RIIC リセットまたは内部リセットしたとき

表 24.4 アービトレーションロスト発生要因と各アービトレーションロスト許可機能との関係

	ICFER		ICSR2	<b></b> 中容	マードリーションロフトが生産中
MALE	NALE	SALE	AL	エラー内容	アービトレーションロスト発生要因
1	х	х	1	スタートコンディ ション発行エラー	ICCR2.STビットが"1"の状態でスタートコンディション検出時に出力した SDA 信号と SDA0 ライン上の信号の状態が不一致のとき
					ICCR2.BBSYフラグが"1"の状態でICCR2.STビットを"1"にしたとき
			1	送信データ不一致	マスタ送信モードで送信データ(スレーブアドレス送信含む)とバス状態が不一致のとき
х	1	х	1	NACK送信不一致	マスタ受信モードまたはスレーブ受信モードでNACK送信時にACKを検出したとき
х	Х	1	1	送信データ不一致	スレーブ送信モードで送信データとバス状態が不一致のとき

x : Don't care

## START フラグ (スタートコンディション検出フラグ)

["1"になる条件]

• スタートコンディション(リスタートコンディション含む)を検出したとき

["0"になる条件]

- "1" を読んだ後、"0" を書いたとき
- ストップコンディションを検出したとき
- ICCR1.IICRST ビットに "1" を書き、RIIC リセットまたは内部リセットしたとき

## STOP フラグ (ストップコンディション検出フラグ)

["1"になる条件]

ストップコンディションを検出したとき

["0"になる条件]

- "1" を読んだ後、"0" を書いたとき
- ICCR1.IICRST ビットに "1" を書き、RIIC リセットまたは内部リセットしたとき

# NACKF フラグ (NACK 検出フラグ)

["1"になる条件]

• ICFER.NACKE ビットが"1"(転送中断許可)の状態で、送信モード時に受信デバイスからアクノリッジがなかった(NACK を受信した)とき

["0"になる条件]

- "1" を読んだ後、"0" を書いたとき
- ICCR1.IICRST ビットに "1" を書き、RIIC リセットまたは内部リセットしたとき
- 注. NACKF フラグが "1" になると RIIC は通信動作を中断します。NACKF フラグが "1" の場合、送信モード時に ICDRT レジスタへの書き込みを行ったり、受信モード時に ICDRR レジスタの読み出しを行ったりしても、送信 / 受信動作は行われません。通信動作を再開する場合は NACKF フラグを "0" にしてください。

# RDRF フラグ(受信データフルフラグ)

["1"になる条件]

- ICDRS レジスタから ICDRR レジスタに受信データが転送されたとき、ICMR3.RDRFS ビットの設定により8または9個目のSCLの立ち上がりで"1"になります。
- スタートコンディション(リスタートコンディション含む)検出後、受信したスレーブアドレスが一致し ICCR2.TRS ビットが "0" のとき

["0" になる条件]

- "1"を読んだ後、"0"を書いたとき
- ICDRR レジスタを読んだとき
- ICCR1.IICRST ビットに "1" を書き、RIIC リセットまたは内部リセットしたとき

## TEND フラグ(送信終了フラグ)

["1"になる条件]

• TDRE フラグが "1" の状態で、9 個目の SCL の立ち上がり

["0"になる条件]

- "1" を読んだ後、"0" を書いたとき
- ICDRT レジスタヘデータを書いたとき
- ストップコンディションを検出したとき
- ICCR1.IICRST ビットに "1" を書き、RIIC リセットまたは内部リセットしたとき

## TDRE フラグ(送信データエンプティフラグ)

["1"になる条件]


- ICDRT レジスタから ICDRS レジスタにデータ転送が行われ、ICDRT レジスタが空になったとき
- ICCR2.TRS ビットが "1" になったとき
- 受信したスレーブアドレスが一致し、TRS ビットが "1" のとき

["0"になる条件]

- ICDRT レジスタヘデータを書いたとき
- ICCR2.TRS ビットが "0" になったとき
- ICCR1.IICRST ビットに "1" を書き、RIIC リセットまたは内部リセットしたとき
- 注. ICFER.NACKE ビットが "1" の状態で NACKF フラグが "1" になると RIIC は通信動作を中断します。このとき すでに、ICDRT レジスタに次の送信データが書き込まれていても (TDRE フラグが "0")、ICDRS レジスタへの データ転送は行われず ICDRT レジスタのデータが保持されるため、TDRE フラグは "1" になりません。

# 24.2.11 スレーブアドレスレジスタ Ly (SARLy) (y = 0 ~ 2)

アドレス RIICO.SARLO 0008 830Ah, RIICO.SARL1 0008 830Ch, RIICO.SARL2 0008 830Eh



ビット	シンボル	ビット名	機能		
b0	SVA0	10ビットアドレス最下位ビット	スレーブアドレスを設定してください。	R/W	
b7-b1	SVA[6:0]	7ビットアドレス/ 10ビットアドレス下位ビット	スレーブアドレスを設定してください。	R/W	

# SVA0 ビット (10 ビットアドレス最下位ビット)

10 ビットアドレスフォーマット選択時 (SARUy.FS ビット=1)、10 ビットアドレス最下位ビットとして機能し、SVA[6:0] ビットと合わせて 10 ビットアドレス下位 8 ビットを設定します。

ICSER.SARyE ビットが "1" (SARLy、SARUy レジスタ有効) でかつ SARUy.FS ビットが "1" のとき設定値 が有効になり、SARUy.FS ビットまたは SARyE ビットが "0" のとき設定値は無視されます。

## SVA[6:0] ビット (7 ビットアドレス / 10 ビットアドレス下位ビット)

7 ビットアドレスフォーマット選択時 (SARUy.FS ビット = 0)、7 ビットアドレスとして機能し、10 ビットアドレスフォーマット選択時 (SARUy.FS ビット = 1)、SVA0 ビットと合わせて 10 ビットアドレス下位 8 ビットとして機能します。

ICSER.SARyE ビットが "0" のとき設定値は無視されます。

# 24.2.12 スレーブアドレスレジスタ Uy (SARUy) $(y = 0 \sim 2)$

アドレス RIICO.SARU0 0008 830Bh, RIICO.SARU1 0008 830Dh, RIICO.SARU2 0008 830Fh



ビット	シンボル	ビット名	機能	R/W
b0	FS	7ビット/10ビットアドレス フォーマット選択ビット	0:7ビットアドレスフォーマット選択 1:10ビットアドレスフォーマット選択	R/W
b2-b1	SVA[1:0]	10 ビットアドレス上位ビット	スレーブアドレスを設定してください	R/W
b7-b3	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W

## FS ビット (7 ビット /10 ビットアドレスフォーマット選択ビット)

スレーブアドレスy(SARLy、SARUy レジスタ)を7ビットアドレスにするか、10ビットアドレスにするかを選択します。

ICSER.SARyE ビットが "1" (SARLy、SARUy レジスタ有効) でかつ SARUy.FS ビットが "0" のとき、スレーブアドレス y は 7 ビットアドレスフォーマットが選択され、SARLy.SVA[6:0] ビットの設定値が有効になり SVA[1:0] ビットおよび SARLy.SVA0 ビットの設定値は無視されます。

ICSER.SARyE ビットが "1" (SARLy、SARUy レジスタ有効) でかつ SARUy.FS ビットが "1" のとき、スレーブアドレス y は 10 ビットアドレスフォーマットが選択され、SVA[1:0] ビット、SARLy レジスタの設定値が有効になります。

ICSER.SARyE ビットが "0" (SARLy、SARUy レジスタ無効) のとき SARUy.FS ビットの設定値は無効です。


## SVA[1:0] ビット (10 ビットアドレス上位ビット)

10 ビットアドレスフォーマット選択時 (FS ビット = 1)、10 ビットアドレスの上位 2 ビットアドレスとして機能します。

ICSER.SARyE ビットが "1" (SARLy、SARUy レジスタ有効) でかつ SARUy.FS ビットが "1" のとき設定値 が有効になり、SARUy.FS ビットまたは SARyE ビットが "0" のとき設定値は無視されます。

# 24.2.13 I<sup>2</sup>C バスビットレート Low レジスタ (ICBRL)

アドレス RIICO.ICBRL 0008 8310h



ビット	シンボル	ビット名	機能			
b4-b0	BRL[4:0]	ビットレートLow幅設定ビット	SCLのLow幅の値を設定	R/W		
b7-b5	_	予約ビット	読むと"1"が読めます。書く場合、"1"としてください	R/W		

ICBRL レジスタは SCL の Low 幅を設定するための 5 ビットのレジスタです。

また ICBRL レジスタは、SCL 自動 Low ホールド発生時(「24.8 SCL の自動 Low ホールド機能」参照)のデータセットアップ時間確保レジスタとしても機能します。そのため RIIC を常にスレーブモードで使用する場合には、データセットアップ時間(注1)以上の値を設定してください。

ICBRL レジスタは ICMR1.CKS[2:0] ビットで選択した内部基準クロック (IIC $\varphi$ ) で Low 幅をカウントします。

デジタルノイズフィルタ回路の使用を許可 (ICFER.NFE ビット = 1) した場合、ICBRL レジスタは、ノイズフィルタの段数 + 1 以上の値を設定してください。ノイズフィルタの段数については、ICMR3.NF[1:0] ビットを参照してください。

## 注 1. データセットアップ時間 (tSU:DAT)

250 ns ( ~ 100 kbps: スタンダードモード (Sm)) 100 ns ( ~ 400 kbps: ファストモード (Fm))

# 24.2.14 I<sup>2</sup>C バスビットレート High レジスタ (ICBRH)

アドレス RIICO.ICBRH 0008 8311h



ビット	シンボル	ビット名	機能	R/W
b4-b0	BRH[4:0]	ビットレートHigh幅設定ビット	SCLのHigh幅の値を設定	R/W
b7-b5	_	予約ビット	読むと"1"が読めます。書く場合、"1"としてださい。	R/W

ICBRH レジスタは SCL の High 幅を設定するための 5 ビットのレジスタで、マスタモード時に有効です。 RIIC を常にスレーブモードで使用する場合には、High 幅を設定する必要はありません。

ICBRH レジスタは ICMR1.CKS[2:0] ビットで選択された内部基準クロック (IIC $\varphi$ ) で High 幅をカウントします。

デジタルノイズフィルタ回路の使用を許可 (ICFER.NFE ビット = 1) した場合、ICBRH レジスタは、ノイズフィルタの段数 + 1 以上の値を設定してください。ノイズフィルタの段数については、ICMR3.NF[1:0] ビットを参照してください。

I<sup>2</sup>C 転送速度および SCL のデューティ比は以下の式で算定します。

転送速度 = 1 / { ( (ICBRH + 1) + (ICBRL + 1) ) / IIC $\phi$  ( $^{(}$  $^{1}$  $^{1}$ ) + SCL0 ライン立ち上がり時間 (tr)

+ SCL0 ライン立ち下がり時間 (tf) }

デューティ比 = {SCL0 ライン立ち上がり時間 (tr)  $( \pm 2 )$  + (ICBRH + 1) / IIC $\phi$ } / {SCL0 ライン立ち下がり時間 (tf)  $( \pm 2 )$  + (ICBRL + 1) / IIC $\phi$ }

注 1. IICφ = PCLK x 分周比

注 2. SCL0 ライン立ち上がり時間 (tr)、SCL0 ライン立ち下がり時間 (tf) は、バスライン総容量 (Cb) とプルアップ抵抗 (Rp) に依存します。詳細については NXP 社の I<sup>2</sup>C バス仕様書を参照してください。

ICBRH、ICBRL レジスタの値の設定例を表 24.5 に示します。

転送速度 (kbps)	動作周波数PCLK (MHz)									
	8			10			12.5			
	CKS[2:0]	ICBRH	ICBRL	CKS[2:0]	ICBRH	ICBRL	CKS[2:0]	ICBRH	ICBRL	
10	100b	22 (F6h)	25 (F9h)	101b	13 (EDh)	15 (EFh)	101b	16 (F0h)	20 (F4h)	
50	010b	16 (F0h)	19 (F3h)	010b	21 (F5h)	24 (F8h)	011b	12 (ECh)	15 (EFh)	
100	001b	15 (EFh)	18 (F2h)	001b	19 (F3h)	23 (F7h)	001b	24 (F8h)	29 (FDh)	
400	000b	4 (E4h)	10 (EAh)	000b	5 (E5h)	12 (ECh)	000b	7 (E7h)	16 (F0h)	

表24.5 転送速度に対するICBRH、ICBRLレジスタの設定例

転送速度 (kbps)		動作周波数PCLK (MHz)									
	16			20			25				
(**** -**)	CKS[2:0]	ICBRH	ICBRL	CKS[2:0]	ICBRH	ICBRL	CKS[2:0]	ICBRH	ICBRL		
10	101b	22 (F6h)	25 (F9h)	110b	13 (EDh)	15 (EFh)	110b	16 (F0h)	20 (F4h)		
50	011b	16 (F0h)	19 (F3h)	011b	21 (F5h)	24 (F8h)	100b	12 (ECh)	15 (EFh)		
100	010b	15 (EFh)	18 (F2h)	010b	19 (F3h)	23 (F7h)	010b	24 (F8h)	29 (FDh)		
400	000b	9 (E9h)	20 (F4h)	000b	11 (EBh)	25 (F9h)	001b	7 (E7h)	16 (F0h)		

転送速度 (kbps)	動作周波数PCLK (MHz)					
	30			32		
	CKS[2:0]	ICBRH	ICBRL	CKS[2:0]	ICBRH	ICBRL
10	110b	20 (F4h)	24 (F8h)	110b	22 (F6h)	25 (F9h)
50	100b	15 (EFh)	18 (F2h)	100b	16 (F0h)	19 (F3h)
100	011b	14 (EEh)	17 (F1h)	011b	15 (EFh)	18 (F2h)
400	001b	8 (E8h)	19 (F3h)	001b	9 (E9h)	20 (F4h)

注. SCL0 ラインの立ち上がり時間(tr) を 100 kbps以下(Sm) は 1000 ns、400 kbps以下(Fm) は 300 ns、SCL0 ラインの立ち下がり時間(tf) を 400 kbps以下(Sm/Fm) は 300 ns として計算した場合の設定例です。 SCL0 ライン立ち上がり時間(tr)、SCL0 ライン立ち下がり時間(tf) の値については NXP 社の I<sup>2</sup>C バス仕様書を参照してください。

# 24.2.15 I<sup>2</sup>C バス送信データレジスタ (ICDRT)

アドレス RIICO.ICDRT 0008 8312h




I<sup>2</sup>C バスシフトレジスタ (ICDRS) の空きを検出すると、ICDRT レジスタに書き込まれた送信データが ICDRS レジスタへ転送され、送信モード時にデータ送信を開始します。

ICDRT レジスタと ICDRS レジスタはダブルバッファ構造になっているため、ICDRS レジスタのデータ送信中に、次に送信するデータを ICDRT レジスタに書いておくと連続送信動作が可能です。

ICDRT レジスタは常に読み出し/書き込み可能です。ICDRT レジスタへの送信データの書き込みは、送信 データエンプティ割り込み (TXI) 要求が発生したときに1回だけ行ってください。

# 24.2.16 I<sup>2</sup>C バス受信データレジスタ (ICDRR)

アドレス RIICO.ICDRR 0008 8313h




1 バイトのデータの受信が終了すると、受信したデータは  $I^2$ C バスシフトレジスタ (ICDRS) から ICDRR レジスタへ転送され、次のデータを受信可能にします。

ICDRS レジスタと ICDRR レジスタはダブルバッファ構造になっているため、ICDRS レジスタのデータ受信中に、すでに受信したデータを ICDRR レジスタから読んでおくと連続受信動作が可能です。

ICDRR レジスタに書き込みはできません。ICDRR レジスタの読み出しは、受信データフル割り込み (RXI) 要求が発生したときに1回だけ行ってください。

受信データを ICDRR レジスタから読み出さないまま (ICSR2.RDRF フラグが "1" の状態のまま) 次の受信 データを受け取ると、RIIC は RDRF フラグが次に "1" になるタイミングの 1 つ手前の SCL0 の立ち下がりで SCL0 ラインを Low にホールドします。

# 24.2.17 I<sup>2</sup>C バスシフトレジスタ (ICDRS)



ICDRS レジスタは、データを送信 / 受信するためのシフトレジスタです。

送信時は ICDRT レジスタから送信データが ICDRS レジスタに転送され、SDA0 端子からデータが送信されます。受信時は 1 バイトのデータの受信が終了すると、データが ICDRS レジスタから ICDRR レジスタへ転送されます。

ICDRS レジスタは直接アクセスすることはできません。

## 24.3 動作説明

## 24.3.1 通信データフォーマット

I<sup>2</sup>C バスフォーマットは、8 ビットのデータと 1 ビットのアクノリッジで構成されています。スタートコンディションおよびリスタートコンディションに続く第一バイトは、アドレスバイトでマスタデバイスが通信先であるスレーブデバイスを指定するのに使用します。指定されたスレーブは新たにスレーブが指定されるか、ストップコンディションが発行されるまで有効です。

図 24.3 に  $I^2$ C バスフォーマットを、図 24.4 に  $I^2$ C バスタイミングを示します。




図 24.3 I<sup>2</sup>C バスフォーマット




図 24.4 I<sup>2</sup>C バスタイミング (SLA = 7 ビットの場合)

S: スタートコンディションを示します。マスタデバイスが、SCL0ラインがHighの状態でSDA0ラインがHighからLowに変化します。

SLA: スレーブアドレスを示します。マスタデバイスがスレーブデバイスを選択します。

R/W#: 送信/受信の方向を示します。"1"のときスレーブデバイスからマスタデバイスへ、"0"のときマスタデバイスからスレーブデバイスへデータを送信します。

A: アクノリッジを示します。受信デバイスがSDA0ラインをLowにします(マスタ送信モード時:スレーブデバイスがアクノリッジを返します。マスタ受信モード時:マスタデバイスがアクノリッジを返します)。

A#: ノットアクノリッジを示します。受信デバイスがSDA0ラインをHighにします。

Sr: リスタートコンディションを示します。マスタデバイスが、SCL0ラインがHighの状態でセットアップ時間経過後に SDA0ラインがHighからLowに変化します。

DATA: 送受信データを示します。

P: ストップコンディションを示します。マスタデバイスが、SCL0ラインがHighの状態でSDA0ラインがLowからHighに変化します。

# 24.3.2 初期設定

データの送信 / 受信を開始する場合、図 24.5 に示す手順に従って RIIC を初期化してください。 ICCR1.ICE ビットを "0" (SCL0、SDA0 端子非駆動状態 ) にしたまま ICCR1.IICRST ビットを "1" (RIIC リセット ) にした後、ICCR1.ICE ビットを "1" (内部リセット ) にします。これにより ICSR1 レジスタの各フラグや内部状態の初期化を行います。その後、SARLy、SARUy、ICSER、ICMR1、ICBRH、ICBRL レジスタ ( $y=0\sim 2$ ) を設定し、その他のレジスタは必要に応じて設定してください (RIIC の初期設定については図 24.5 参照 )。必要なレジスタの設定が終了したら、ICCR1.IICRST ビットを "0" (RIIC リセット解除 ) にして

ください。すでに RIIC の初期化が完了している場合、この手順は不要です。




図 24.5 RIIC の初期化フローチャート例

## 24.3.3 マスタ送信動作

マスタ送信では、マスタデバイスである RIIC がクロックを生成し、データを送信して、スレーブデバイスがアクノリッジを返します。 **図 24.6** にマスタ送信の使用例を、**図 24.7~図 24.9** にマスタ送信の動作タイミングを示します。

以下にマスタ送信の送信手順と動作を示します。

- (1) 初期設定を行います。詳細は「24.3.2 初期設定」を参照してください。
- (2) ICCR2.BBSY フラグを読んでバスが解放状態であることを確認した後、ICCR2.ST ビットに"1"を書きます(スタートコンディション発行要求)。RIIC はスタートコンディション発行要求を受け付けると、スタートコンディションを発行します。RIIC はスタートコンディションを検出すると BBSY フラグ、ICSR2.START フラグを自動的に"1"にし、ST ビットを自動的に"0"にします。このとき ST ビットが"1"の状態で出力した SDA 信号と SDA0 ラインの状態がずれることなくスタートコンディションを検出した場合、RIIC は ST ビットによるスタートコンディション発行が正しく行われたと認識し、ICCR2.MST, TRS ビットを自動的に"1"にしてマスタ送信モードになります。また ICSR2.TDRE は、TRS ビットが"1"になることにより自動的に"1"になります。
- (3) ICSR2.TDRE フラグが "1" であることを確認した後、ICDRT レジスタに送信データ(スレーブアドレスと R/W# ビット)を書いてください。ICDRT レジスタに送信データを書くと TDRE フラグは自動的に "0" になり、ICDRT レジスタから ICDRS レジスタにデータが転送されて、再び TDRE フラグが "1" に なります。R/W# ビットを含むスレーブアドレスの送信が完了すると、送信された R/W# ビットにより 自動的に TRS ビットが変更され送信モード / 受信モードが選択されます。RIIC は R/W# ビットが "0" の 第一バイトを受信すると、引き続きマスタ送信モードの状態を継続します。 このとき ICSR2.NACKF フラグが "1" なら、スレーブデバイスが認識されていないか、あるいは通信不良が発生しているかですので、ストップコンディションを発行してください。ストップコンディションの発行は ICCR2.SP ビットに "1" を書くことで行われます。 なお 10 ビットアドレスフォーマットで送信する場合は、まず 1 回目のアドレス送信処理で ICDRT レジスタに 1111 0b+スレーブアドレスの上位 2 ビット+W を書き、2 回目のアドレス送信処理で ICDRT レジスタにスレーブアドレスの下位 8 ビットを書いてください。
- (4) ICSR2.TDRE フラグが "1" であることを確認した後、送信データを ICDRT レジスタに書いてください。 なお、送信データの準備ができるまで、またはストップコンディションを発行するまでの間 RIIC は自動的に SCL0 ラインを Low にホールドします。
- (5) 送信する全バイトを ICDRT レジスタに書いた後、ICSR2.TEND フラグが "1" になるまで待ってから ICCR2.SP ビットに "1" を書いてください (ストップコンディション発行要求)。RIIC はストップコンディション発行要求を受け付けると、ストップコンディションを発行します。
- (6) RIIC はストップコンディションを検出すると、ICCR2.MST, TRS ビットが自動的に "00b" になり、スレーブ受信モードに移行します。また、ストップコンディション検出により ICSR2.TDRE, TEND フラグも自動的に "0" になり、ICSR2.STOP フラグが "1" になります。
- (7) ICSR2.STOP フラグが "1" であることを確認した後、次通信のために ICSR2.NACKF, STOP フラグを "0" にしてください。




図 24.6 マスタ送信のフローチャート例




図 24.7 マスタ送信の動作タイミング (1) (7 ビットアドレスフォーマットのとき)




図 24.8 マスタ送信の動作タイミング (2) (10 ビットアドレスフォーマットのとき)




図 24.9 マスタ送信の動作タイミング (3)

## 24.3.4 マスタ受信動作

マスタ受信では、マスタデバイスである RIIC がクロックを生成し、スレーブデバイスからデータを受信して、アクノリッジを返します。最初にスレーブデバイスにスレーブアドレスを送信する必要があるため、まずマスタ送信モードでスレーブアドレスを送信し、その後マスタ受信モードでデータを受信します。

図 24.10、図 24.11 にマスタ受信の使用例 (7 ビットアドレスフォーマットの場合) を、図 24.12 ~図 24.14 にマスタ受信の動作タイミングを示します。

以下にマスタ受信の受信手順と動作を示します。

- (1) 初期設定を行います。詳細は「24.3.2 初期設定」を参照してください。
- (2) ICCR2.BBSY フラグを読んでバスが解放状態であることを確認した後、ICCR2.ST ビットに "1" を書きます (スタートコンディション発行要求)。RIIC はスタートコンディション発行要求を受け付けると、スタートコンディションを発行します。RIIC はスタートコンディションを検出すると BBSY フラグ、ICSR2.START フラグを自動的に "1" にし、ST ビットを自動的に "0" にします。このとき ST ビットが "1" の状態で出力した SDA 信号と SDA0 ラインの状態がずれることなくスタートコンディションを検出した場合、RIIC は ST ビットによるスタートコンディション発行が正しく行われたと認識し、ICCR2.MST, TRS ビットを自動的に "1" にしてマスタ送信モードになります。また ICSR2.TDRE フラグは、TRS ビットが "1" になることにより自動的に "1" になります。
- (3) ICSR2.TDRE フラグが "1" であることを確認した後、ICDRT レジスタに送信データ (スレーブアドレス と R/W# ビット)を書いてください。ICDRT レジスタに送信データを書くと TDRE フラグは自動的に "0"になり、ICDRT レジスタから ICDRS レジスタにデータが転送されて、再び TDRE フラグが "1" に なります。R/W# ビットを含むスレーブアドレスの送信が完了すると、送信された R/W# ビットにより 自動的に ICCR2.TRS ビットが変更され送信モード/受信モードが選択されます。RIIC は R/W# ビットが "1" の第一バイトを受信すると、9 クロック目の立ち上がりで TRS ビットを "0" にしてマスタ受信

モードに移行します。このとき TDRE フラグは "0" に、ICSR2.RDRF フラグは自動的に "1" になります。

このとき ICSR2.NACKF フラグが "1" なら、スレーブデバイスが認識されていないか、あるいは通信不良が発生しているかですので、ストップコンディションを発行してください。ストップコンディションの発行は ICCR2.SP ビットに "1" を書くことで行えます。

なお、10 ビットアドレスフォーマットでマスタ受信を行う場合は、まずマスタ送信で 10 ビットアドレスを送信した後、リスタートコンディションを発行します。その後、1111 0b + スレーブアドレスの上位 2 ビット + R を送信することで、マスタ受信モードに移行します。

- (4) ICSR2.RDRF フラグが "1" であることを確認した後、ダミーで ICDRR レジスタを読むと、RIIC は SCL を出力して受信動作を開始します。
- (5) 1 バイトのデータ受信が終了し、ICMR3.RDRFS ビットで設定した8または9個目のSCLの立ち上がりで、ICSR2.RDRF フラグが"1"になります。このとき ICDRR レジスタを読むと、受信したデータを読むことができ、同時にRDRF フラグは自動的に"0"になります。また9個目のSCLのアクノリッジビットには、ICMR3.ACKBT ビットに設定された値が返信されます。また、次の受信バイトが最終バイト-1 の場合、ICDRR レジスタ(最終バイト-2 バイト目)を読む前に ICMR3.WAIT ビットを"1"(WAIT あり)にしてください。これにより、続く(6)の ICMR3.ACKBT ビットを"1"(NACK)にする処理が他割り込みなどにより遅れた場合でも最終バイトでNACK 出力を可能にするとともに、最終バイトの受信時に9クロック目の立ち下がりでSCL0ラインをLowに固定して、ストップコンディション発行可能状態にすることができます。
- (6) ICMR3.RDRFS ビットが "0" でスレーブデバイスに次のデータ受信で通信終了であることを通知する必要がある場合には、ICMR3.ACKBT ビットを "1" (NACK) にしてください。
- (7) ICDRR レジスタ (最終バイト-1 バイト目) 読み出し後、ICSR2.RDRF フラグが"1"であることを確認してから、ICCR2.SP ビットに"1"を書いて (ストップコンディション発行要求)、ICDRR レジスタ (最終バイト)を読んでください。RIIC は ICDRR レジスタの読み出しにより、WAIT 状態が解除され、9 クロック目の Low 出力終了または SCL0 ラインの Low ホールド解除後にストップコンディションを発行します。
- (8) RIIC はストップコンディションを検出すると、ICCR2.MST, TRS ビットは自動的に "00b" になり、スレーブ受信モードに移行します。また、ストップコンディション検出により ICSR2.STOP フラグが "1" になります。
- (9) ICSR2.STOP フラグが "1" であることを確認した後、次通信のために ICSR2.NACKF, STOP フラグを "0" にしてください。




図 24.10 マスタ受信のフローチャート例 (7 ビットアドレスフォーマットの場合、2 バイト以下の場合)




図 24.11 マスタ受信のフローチャート例 (7 ビットアドレスフォーマット、3 バイト以上の場合)




図 24.12 マスタ受信の動作タイミング (1) (7 ビットアドレスフォーマット、RDRFS ビット = 0 のとき)




図 24.13 マスタ受信の動作タイミング (2) (10 ビットアドレスフォーマット、RDRFS ビット = 0 のとき)




図 24.14 マスタ受信の動作タイミング (3) (RDRFS ビット = 0 のとき)

# 24.3.5 スレーブ送信動作

スレーブ送信では、マスタデバイスが SCL を出力し、スレーブデバイスである RIIC がデータを送信し、マスタデバイスがアクノリッジを返します。

図 24.15 にスレーブ送信の使用例を示します。図 24.16、図 24.17 にスレーブ送信の動作タイミングを示します。

以下にスレーブ送信の送信手順と動作を示します。

- (1) 初期設定を行います。詳細は「24.3.2 初期設定」を参照してください。 初期設定完了後、RIIC はスレーブアドレスが一致するまで待機状態となります。
- (2) RIIC はスレーブアドレスが一致した場合、9個目の SCL の立ち上がりで該当する ICSR1.HOA, GCA, AASy ビット  $(y=0\sim2)$  のいずれかを "1" にし、9個目の SCL のアクノリッジビット に ICMR3.ACKBT ビットに設定した値を返信します。このとき受信した R/W# ビットが "1" のとき、 ICCR2.TRS ビットおよび ICSR2.TDRE フラグを "1" にし、自動的にスレーブ送信モードに切り替わります
- (3) ICSR2.TDRE フラグが "1" であることを確認した後、ICDRT レジスタに送信データを書いてください。 このとき、ICFER.NACKE ビットが "1" の状態でマスタデバイスからアクノリッジがなかった (NACK を受信した) 場合、RIIC は次の通信動作を中断します。
- (4) ICSR2.NACKF フラグが "1" になるか、または最終送信データを ICDRT レジスタに書いた後、 ICSR2.TDRE フラグが "1" の状態で、ICSR2.TEND フラグが "1" になるまで待ってください。 ICSR2.NACKF フラグが "1" または TEND フラグが "1" の場合、RIIC は 9 クロック目の立ち下がり以降 SCL0 ラインを Low にホールドします。
- (5) ICSR2.NACKF フラグが "1" または ICSR2.TEND フラグが "1" の場合、終了処理のため ICDRR レジスタ をダミーで読んでください。これにより SCL0 ラインを開放します。
- (6) RIIC はストップコンディションを検出すると、ICSR1.HOA, GCA, AASy ビット (y = 0 ~ 2)、 ICSR2.TDRE, TEND フラグ、ICCR2.TRS ビットを自動的に "0" にし、スレーブ受信モードに移行します。
- (7) ICSR2.STOP フラグが "1" であることを確認した後、次通信のために ICSR2.NACKF, STOP フラグを "0" にしてください。




図 24.15 スレーブ送信のフローチャート例




図 24.16 スレーブ送信の動作タイミング (1) (7 ビットアドレスフォーマットのとき)




図 24.17 スレーブ送信の動作タイミング (2)

## 24.3.6 スレーブ受信動作

スレーブ受信では、マスタデバイスが SCL と送信データを出力し、スレーブデバイスである RIIC がアクノリッジを返します。

図 24.18 にスレーブ受信の使用例を図 24.19、図 24.20 にスレーブ受信の動作タイミングを示します。 以下にスレーブ受信の受信手順と動作を示します。

- (1) 初期設定を行います。詳細は「24.3.2 初期設定」を参照してください。 初期設定完了後、RIIC はスレーブアドレスが一致するまで待機状態となります。
- (2) RIIC はスレーブアドレスが一致した場合、RIIC は 9 個目の SCL の立ち上がりで該当する ICSR1.HOA, GCA, AASy ビット  $(y=0\sim2)$  のいずれかを "1" にし、9 個目の SCL のアクノリッジビットに ICMR3.ACKBT ビットに設定した値を返信します。このとき受信した R/W# ビットが "0" なら、スレーブ受信モードの状態を継続し、ICSR2.RDRF フラグを "1" にします。
- (3) ICSR2.STOP フラグが "0" で、かつ ICSR2.RDRF フラグが "1" であることを確認したら、最初の 1 回目 は ICDRR レジスタをダミーで読んでください (なお、ダミーで読んだ受信データは 7 ビットアドレス フォーマット時にスレーブアドレス + R/W# ビット、10 ビットアドレスフォーマット時は下位 8 ビットアドレスになります)。
- (4) ICDRR レジスタを読むと RIIC は ICSR2.RDRF フラグを自動的に "0" にします。なお、ICDRR レジスタの読み出しが遅れて、RDRF フラグが "1" になった状態で次のデータを受信すると、RIIC は RDRF フラグが "1" になるタイミングの 1 つ手前の SCL 立ち下がりで SCL0 ラインを Low にホールドします。この Low ホールドは ICDRR レジスタを読むことで解除され RIIC は SCL0 ラインを開放します。 ICSR2.STOP フラグが "1" で、かつ ICSR2.RDRF フラグが "1" の場合、または全データ受信が完了するタイミングで ICDRR レジスタを読んでください。
- (5) RIIC はストップコンディションを検出すると、ICSR1.HOA, GCA, AASy ビット  $(y = 0 \sim 2)$  を自動的に "0" にします。
- (6) ICSR2.STOP フラグが "1" であることを確認した後、次通信のために ICSR2.STOP フラグを "0" にしてください。




図 24.18 スレーブ受信のフローチャート例




図 24.19 スレーブ受信の動作タイミング (1) (7 ビットアドレスフォーマット、RDRFS ビット=0 のとき)




図 24.20 スレーブ受信の動作タイミング (2) (RDRFS ビット = 0 のとき)

# 24.4 SCL 同期回路

RIIC の SCL 生成は SCL0 ラインの立ち上がりを検出すると、ICBRH レジスタで設定された High 幅のカウントを開始し、High 幅のカウントが終了すると SCL0 ラインを Low にドライブして立ち下げます。また SCL0 ラインの立ち下がりを検出すると、ICBRL レジスタで設定された Low 幅のカウントを開始し、Low 幅のカウントが終了すると SCL0 ラインの Low ドライブを終了して SCL0 ラインを開放します。これにより SCL を生成します。

I<sup>2</sup>C バスをマルチマスタで使用する場合、SCL は他のマスタデバイスとの競合により SCL 同士が衝突する場合があります。SCL が衝突した場合、マスタデバイスは SCL の同期化を行う必要があります。この SCL の同期はビットごとに行う必要があり、RIIC はマスタモード時に SCL0 ラインを監視してビットごとに同期を取りながら SCL を生成する機能 (SCL 同期回路)を備えています。

RIIC が SCL0 ラインの立ち上がりを検出し ICBRH レジスタで設定された High 幅のカウント中に他のマスタデバイスの SCL 出力により SCL0 ラインが立ち下げられた場合、RIIC は SCL0 ラインの立ち下がりを検出すると High 幅のカウントアップ動作を中断し、SCL0 ラインの Low ドライブを行うのと同時に ICBRL レジスタで設定された Low 幅のカウントアップを開始します。Low 幅のカウントが終了すると SCL0 ラインの Low ドライブを終了して SCL0 ラインを開放します。このとき他のマスタデバイスの SCL の Low 幅がRIIC で設定された Low 幅よりも長い場合、SCL の Low 幅は延長されます。他のマスタデバイスの Low 幅出力が終了すると、SCL0 ラインが開放され SCL が立ち上がります。そのため SCL 出力衝突時の SCL の High 幅は短いクロックに同期し、Low 幅は長いクロックに同期化されます。なお、この SCL 同期は ICFER.SCLE ビットが "1" のとき有効です。




図 24.21 RIIC の SCL 生成および SCL 同期化動作

# 24.5 SDA 出力遅延機能

RIIC は SDA 出力遅延機能を備えています。SDA 出力遅延機能は、すべての SDA 出力タイミング (発行動作 (スタート/リスタート/ストップコンディション)、データ出力、ACK/NACK 出力)を遅延させることができます。

SDA 出力遅延機能は、SCL の立ち下がり検出から SDA 出力を遅延させ、確実に SCL の Low 期間中に SDA 出力を行うことで、通信デバイスの誤認動作を防ぐ目的で使用します。また、SMBus のデータホール ド時間:300 ns (min) の仕様を満たす目的でも使用することができます。

この SDA 出力遅延機能は ICMR2.SDDL[2:0] ビットが "000b" 以外のとき有効で、SDDL[2:0] ビットが "000b" のとき無効です。

SDA 出力遅延機能が有効 (SDDL[2:0] ビットが "000b" 以外)のとき、SDA 出力遅延カウンタは ICMR2.DLCS ビットで選択された内部基準クロック (IIC $\varphi$ ) またはその 2 分周クロック (IIC $\varphi$ /2) をカウント ソースとして SDDL[2:0] ビットで設定されたサイクル数分のカウント動作を行います。遅延サイクル分のカウントが終了した時点で RIIC は SDA 出力 (発行動作 (スタート/リスタート/ストップコンディション)、データ出力、ACK/NACK 出力 )を行います。




図 24.22 SDA 出力遅延タイミング

# 24.6 デジタルノイズフィルタ回路

SCL0 端子および SDA0 端子の状態は、アナログノイズフィルタ回路およびデジタルノイズフィルタ回路 を経由して内部に取り込まれます。図 24.23 にデジタルノイズフィルタ回路のブロック図を示します。

RIIC に内蔵されているデジタルノイズフィルタ回路は、4段の直列に接続されたフリップフロップ回路と一致検出回路で構成されています。

デジタルノイズフィルタの有効段数は ICMR3.NF[1:0] ビットで選択し、ノイズ除去能力は選択した有効段数に応じて 1 IIC $\phi$  ~ 4 IIC $\phi$  サイクル分となります。

SCL0 端子入力信号(または SDA0 端子入力信号)は IICφ の立ち下がりでサンプリングされ、

ICMR3.NF[1:0] ビットで設定された有効段数のフリップフロップ回路出力がすべて一致したとき、そのレベルが内部信号として伝えられ、一致しない場合は前の値を保持します。

なお、PCLK = 4 MHz 時の 400 kbps 通信のように内部動作クロック (PCLK) と通信速度の比が小さい場合、デジタルノイズフィルタの特性上、ノイズ発生時に必要な信号まで除去してしまう場合があります。そのような場合は、デジタルノイズフィルタ回路の使用を禁止 (ICFER.NFE ビット = 0) し、アナログノイズフィルタ回路のみを使用することが可能です。




図 24.23 デジタルノイズフィルタ回路のブロック図

# 24.7 アドレス一致検出機能

RIIC はジェネラルコールアドレス、ホストアドレスの他に3種類のスレーブアドレスを設定可能です。またスレーブアドレスには7ビットアドレスまたは10ビットアドレスの設定が可能です。

# 24.7.1 スレーブアドレスー致検出機能

RIIC は 3 種類のスレーブアドレスを設定可能で、それぞれに応じたスレーブアドレス検出機能を備えています。ICSER.SARyE ビット ( $y=0\sim2$ ) が "1" のとき、SARUy/SARLy レジスタ ( $y=0\sim2$ ) に設定されたスレーブアドレスを検出することができます。

RIIC は設定されたスレーブアドレス一致を検出すると、9個目の SCL の立ち上がりで該当する ICSR1.AASy フラグ  $(y=0\sim2)$  を "1" にし、このとき受信した R/W# ビットにより ICSR2.RDRF フラグまたは ICSR2.TDRE フラグを "1" にします。これにより受信データフル割り込み (RXI) または送信データエンプティ割り込み (TXI) を発生させることができ、AASy フラグを確認することでどのスレーブアドレスが指定されたかを識別することができます。

図 24.24 ~図 24.26 に AASy フラグが "1" になるタイミングを示します。




図 24.24 7 ビットアドレスフォーマット選択時に AASy フラグが "1" になるタイミング




図 24.25 10 ビットアドレスフォーマット選択時に AASy フラグが "1" になるタイミング




図 24.26 7 ビット /10 ビットアドレスフォーマット混在時に AASy フラグが "1" または "0" になるタイミング

# 24.7.2 ジェネラルコールアドレス検出機能

RIIC はジェネラルコールアドレス (0000 000b + 0 (write)) の検出機能を備えています。ICSER.GCAE ビットが "1" のとき、ジェネラルコールアドレスを検出することができます。

スタートコンディションまたはリスタートコンディション後のアドレスが 0000 000b + 1 (read) (スタートバイト) だった場合、RIIC はこのアドレスを All "0" のスレーブアドレスと認識し、ジェネラルコールアドレスとみなしません。

RIIC はジェネラルコールアドレスを検出すると、9個目の SCL の立ち上がりで ICSR1.GCA フラグを"1" にし、同時に ICSR2.RDRF フラグを"1"にします。これにより受信データフル割り込み (RXI) を発生させることができ、GCA フラグを確認することでジェネラルコールアドレスが送信されたことを認識することができます。

なお、ジェネラルコールアドレス検出後の動作は通常のスレーブ受信動作と同じです。




図 24.27 ジェネラルコールアドレス受信時に GCA フラグが "1" になるタイミング

# 24.7.3 デバイス ID アドレス検出機能

RIIC は I<sup>2</sup>C バス仕様に準拠したデバイス ID アドレスの検出機能を備えています。ICSER.DIDE ビットを "1" にした状態で、スタートコンディションまたはリスタートコンディション後の 1 バイト目に 1111 100b を受信すると、RIIC はこのアドレスをデバイス ID アドレスと認識し、続く R/W# ビットが "0" のとき 9 個目の SCL の立ち上がりで ICSR1.DID フラグを "1" にした後、2 バイト目以降と自スレーブアドレスとの比較動作を行います。この 2 バイト目以降のアドレスがスレーブアドレスレジスタの値と一致した場合、該当する ICSR1.AASy フラグ ( $y=0\sim2$ ) が "1" になります。

その後スタートコンディションまたはリスタートコンディション後の1 バイト目が再びデバイス ID アドレス (1111 100b) と一致し、続くR/W# ビットが"1"のときRIIC は続く2 バイト目以降はアドレス比較動作を行わず、ICSR2.TDRE フラグを"1"にします。

デバイス ID アドレス検出機能は、自スレーブアドレスと不一致あるいは自スレーブアドレス一致後のリスタートコンディション後のアドレスがデバイス ID アドレスと不一致の場合、DID フラグを "0" にし、スタートコンディションまたはリスタートコンディション後の 1 バイト目がデバイス ID アドレス (1111 100b) と一致し、かつ R/W# ビットが "0" のとき DID フラグを "1" にセットし、続く 2 バイト目以降をスレーブアドレスと比較します。 R/W# ビットが "1" の場合、DID フラグは前値の状態を継続し、2 バイト目以降のスレーブアドレス比較を行いません。 そのため、TDRE フラグが "1" であることを確認後 DID フラグをチェックすることで、デバイス ID を受信したことを確認することができます。

なお、一連のデバイス ID 受信後にホストに送信するデバイス ID フィールドとして必要な情報 (3 バイト分:メーカ [12 ビット] + 部品識別 [9 ビット] + リビジョン [3 ビット]) は、通常の送信データと同様あらかじめ準備してください。また、デバイス ID フィールドに必要な情報の詳細については NXP 社にお問い合わせください。




図 24.28 デバイス ID アドレス受信時の AASy、DID フラグセット / クリアタイミング

# 24.7.4 ホストアドレス検出機能

RIIC には SMBus 動作時にホストアドレス検出機能を備えています。ICMR3.SMBS ビットが "1" のとき ICSER.HOAE ビットを "1" にすると、スレーブ受信モード (ICCR2.MST, TRS ビット = 00b) にホストアドレス (0001 000b) を検出することが可能です。

RIIC はホストアドレスを検出すると、9個目の SCL の立ち上がりで ICSR1.HOA フラグを "1" にし、Wr ビット (R/W# ビットに "0" を受信) のとき ICSR2.RDRF フラグを "1" にします。これにより受信データフル 割り込み (RXI) を発生させることができ、HOA フラグを確認することでスマートバッテリなどからホスト アドレスが送信されたことを認識することができます。

なお、ホストアドレス (0001 000b) に続くビットが Rd ビット (R/W# ビットに "1" を受信) の場合において もホストアドレスを検出することが可能です。また、ホストアドレス検出後の動作は通常のスレーブ動作と 変わりありません。




図 24.29 ホストアドレス受信時に HOA フラグが "1" になるタイミング

# 24.8 SCL の自動 Low ホールド機能

# 24.8.1 送信データ誤送信防止機能

RIIC は送信モード時 (ICCR2.TRS ビット = 1)、シフトレジスタ (ICDRS レジスタ) が空の状態でかつ送信 データ (ICDRT レジスタ) が書かれていない場合、以下に示す区間、自動的に SCL0 ラインの Low ホールド を行います。この Low ホールドは送信データの書き込みが行われるまでの期間 Low 区間を延長し、意図しない送信データの誤送信を防止します。

#### 《マスタ送信モード》

- スタートコンディション / リスタートコンディション発行後の Low 区間
- 9クロック目と1クロック目の間の Low 区間

#### 《スレーブ送信モード》

• 9クロック目と1クロック目の間のLow 区間




図 24.30 送信モードの自動 Low ホールド動作

#### 24.8.2 NACK 受信転送中断機能

RIIC は送信モード時 (ICCR2.TRS ビット = 1) に NACK を受信した場合、転送動作を中断する機能を備えています。この機能は ICFER.NACKE ビットが "1" (転送中断許可)のとき有効で、NACK 受信時にすでに次の送信データが書き込まれていた場合 (ICSR2.TDRE フラグ = 0 の状態)、9 個目の SCL の立ち下がり時の次のデータ送信動作を自動的に中断します。これにより次送信データの MSB が "0" のときの SDA0 ライン Low 出力固定を防止することができます。

なお NACK 受信転送中断機能で転送動作が中断された場合 (ICSR2.NACKF フラグ = 1)、以後の送信動作 および受信動作は行いません。動作を再開するには NACKF フラグを "0" にしてください。マスタ送信モードの場合には、リスタートコンディション発行後に NACKF フラグを "0" にして動作をやり直すか、ストップコンディション発行後に NACKF フラグを "0" にし、その後スタートコンディションの発行からやり直してください。




図 24.31 NACK 受信時の転送中断動作 (NACKE ビット = 1 のとき)

# 24.8.3 受信データ取りこぼし防止機能

RIIC は受信モード時 (ICCR2.TRS ビット = 0)、受信データフル (ICSR2.RDRF フラグ = 1) の状態で受信 データ (ICDRR レジスタ) の読み出しが 1 転送バイト以上遅れるなどの応答処理遅延が発生した場合、次の データ受信の 1 つ手前で自動的に SCL0 ラインの Low ホールドを行い、受信データの取りこぼしを未然に防止します。

この自動 Low ホールドによる取りこぼし防止機能は、最終受信データの読み出し処理が遅れて、その間にストップコンディション後に自スレーブアドレスを指定された場合にも有効で、ストップコンディション後自スレーブアドレスと不一致の場合にはこの Low ホールドは行わないため、他の通信を阻害しません。また、RIIC では ICMR3.WAIT ビットと RDRFS ビットの組み合わせにより Low ホールドを行う区間を選択することができます。

#### (1) WAIT ビットによる 1 バイト受信動作 / 自動 Low ホールド機能

ICMR3.WAIT ビットを "1" にすると、RIIC は WAIT ビット機能による 1 バイト受信動作になります。 ICMR3.RDRFS ビットが "0" のとき、RIIC は SCL の 8 クロック目の立ち下がりから 9 クロック目の立ち下がり期間のアクノリッジビットには自動的に ICMR3.ACKBT ビットの内容が送出され、9 クロック目の立ち下がりを検出すると WAIT ビット機能により自動的に SCL0 ラインを Low にホールドします。この Lowホールドは ICDRR レジスタの読み出しによって解除されます。そのため 1 バイトごとの受信動作が可能となります。

なお WAIT ビット機能は、マスタ受信モード時またはスレーブ受信モード時でかつ自スレーブアドレス (ジェネラルコールアドレス、ホストアドレス含む)と一致した以降の受信バイトから有効になります。

# (2) RDRFS ビットによる 1 バイト受信動作 (ACK/NACK 送出制御)/ 自動 Low ホールド機能

ICMR3.RDRFS ビットを "1" にすると、RIIC は RDRFS ビット機能による 1 バイト受信動作になります。 RDRFS ビットを "1" にすると、受信データフルフラグ (ICSR2.RDRF フラグ ) が "1" になるタイミングが 8 個目の SCL の立ち上がりに変更され、8 クロック目の立ち下がりを検出すると自動的に SCL0 ラインを Low にホールドします。この Low ホールドは ICMR3.ACKBT ビットへの書き込みによって解除され、ICDRR レジスタの読み出しでは解除されません。そのため 1 バイトごとに受信したデータの内容に応じた ACK/NACK 送出の受信動作が可能となります。

なお RDRFS ビット機能は、マスタ受信モード時またはスレーブ受信モード時でかつ自スレーブアドレス (ジェネラルコールアドレス、ホストアドレス含む)と一致した以降の受信バイトから有効になります。




図 24.32 受信モードの自動 Low ホールド動作 (RDRFS、WAIT ビット)

# 24.9 アービトレーションロスト検出機能

RIIC には I<sup>2</sup>C バス仕様で定められている通常のアービトレーションロスト検出機能の他に、スタートコンディションの二重発行防止、NACK 送信時のアービトレーションロスト検出やスレーブ送信時におけるアービトレーションロスト検出機能も備えています。

# 24.9.1 マスタアービトレーションロスト検出機能 (MALE ビット)

RIIC はスタートコンディション発行の際 SDA0 ラインを Low にしますが、これよりも早く他のマスタデバイスがスタートコンディションを発行して SDA0 ラインを Low にした場合、アービトレーションロストを発生させ、他のマスタデバイスの通信を優先します。同様に ICCR2.BBSY フラグが "1" (バスビジー中)のときに ICCR2.ST ビットを "1" にするとアービトレーションロストが発生し、他のマスタデバイスの通信を優先します。スタートコンディションは生成しません。

またスタートコンディション発行が正常に行われた場合、アドレス送信を含む送信データ (SDA 信号) と SDA0 ラインに不一致が生じた場合 (SDA 出力が High 出力 (SDA0 端子はハイインピーダンス) で、SDA ラインに Low を検出したとき)、アービトレーションロストを発生させます。

マスタアービトレーションロストが発生した場合、RIIC はスレーブ受信モードに移行します。このとき ジェネラルコールアドレスを含むスレーブアドレス一致があった場合にはスレーブ動作を継続します。 なおマスタアービトレーションロスト検出は、ICFER.MALE ビットが"1"(マスタアービトレーションロ スト検出許可)の状態で以下に示す条件が成立したとき、アービトレーションロストを検出します。

#### マスタアービトレーションロスト条件

- ICCR2.BBSYフラグが"0"の状態でICCR2.STビットを"1"にしてスタートコンディションを発行したときに SDA 信号と SDA0 ライン上の信号の状態が不一致のとき(スタートコンディション発行エラー)
- ICCR2.BBSYフラグが"1"でICCR2.STビットを"1"にしたとき(スタートコンディション二重発行エラー)
- マスタ送信モード時(ICCR2.MST, TRS ビット=11b)、アクノリッジを除く送信データ(SDA信号)とSDA0 ライン上の信号の状態が不一致のとき




図 24.33 マスタアービトレーションロスト検出動作例 (MALE ビット = 1 のとき)




図 24.34 スタートコンディション発行時のアービトレーションロスト (MALE ビット=1のとき)

# 24.9.2 NACK 送信アービトレーションロスト検出機能 (NALE ビット)

RIIC は受信モード時で NACK 送信時に出力した SDA 信号と SDA0 ライン上の信号の状態が不一致の場合 (SDA 出力が High 出力 (SDA0 端子はハイインピーダンス)で、SDA0 ラインに Low を検出したとき)、アービトレーションロストを発生させる機能を備えています。このアービトレーションロスト機能は、主にマルチマスタのシステムにおいて2つ以上のマスタが同時に同一スレーブデバイスからデータを受信する際にNACK 送信と ACK 送信が衝突することで発生します。これは2つ以上のマスタデバイスが1つのスレーブデバイスを介して共通の情報のやり取りする際に起こり得ます。図 24.35に NACK 送信アービトレーションロスト検出動作例を示します。




図 24.35 NACK 送信アービトレーションロスト検出動作例 (NALE ビット = 1 のとき )

2つのマスタデバイス (マスタ A、マスタ B) と 1 つのスレーブデバイスがバス上に接続されている場合を 例に挙げて説明します。マスタ A はスレーブデバイスから 2 バイト受信、マスタ B はスレーブデバイスから 4 バイト分のデータ受信を行うものとします。

このときマスタ A とマスタ B が同時にスレーブデバイスをアクセスした場合、スレーブアドレスは同じであるため、マスタ A、マスタ B ともスレーブデバイスアクセス時にアービトレーションロストが発生しません。そのためマスタ A、マスタ B ともどちらもバス権を取得したものと認識して動作します。ここでマスタ A は、スレーブデバイスから最終バイトである 2 バイト分の受信が完了した時点で A に、アーガデバイスから必要な 4 バイト受信に満たないため A に、スレーブデバイスから必要な 4 バイト受信に満たないため A に 送信を行います。このときマスタ A の A の A に 送信とマスタ B の A に 大場合、マスタ A はマスタ B が出した A に 送信を検出できないままストップコンディション発行動作を行うため、マスタ B の B の B の B の B に 通信を阻害します。

RIIC はこのような NACK 送信時に ACK を受信した場合、他のマスタデバイスと競合負けが発生したことを検知しアービトレーションロストを発生させることができます。

NACK 送信アービトレーションロストが発生した場合、RIIC はスレーブー致状態を解除してスレーブ受信モードに移行します。これによりストップコンディション発行を未然に防ぎ、バスの通信阻害を防止することが可能です。

また SMBus の ARP コマンド処理において、アサインアドレスの UDID (ユニークデバイスアイデンティファイ) 不一致時の NACK 送信以降、およびアサインアドレス確定後の Get UDID (汎用)の NACK 送信以降の余剰処理 ("FFh" 送信処理) を省くことができます。

なお NACK 送信アービトレーションロスト検出は、ICFER.NALE ビットが "1" (NACK 送信アービトレーションロスト検出許可)の状態で以下に示す条件が成立したとき、アービトレーションロストを検出します。

#### NACK 送信アービトレーションロスト条件

• NACK送信時(ICMR3.ACKBTビット=1)、出力したSDA信号とSDA0ライン上の信号の状態が不一致のとき(ACK を受信したとき)

# 24.9.3 スレーブアービトレーションロスト検出機能 (SALE ビット)

RIIC は、スレーブ送信時に送信データ(出力した SDA 信号)と SDA0 ライン上の信号の状態に不一致が生じた場合(出力した SDA 出力が High 出力 (SDA0 端子はハイインピーダンス)で、SDA0 ラインに Low を検出したとき)、アービトレーションロストを発生させる機能を備えています。このアービトレーションロスト機能は、主に SMBus の UDID (ユニークデバイスアイデンティファイ)送信時に使用します。

スレーブアービトレーションロストが発生した場合、RIIC はスレーブー致状態を解除してスレーブ受信モードに移行します。

この機能により SMBus の UDID 送信時のデータ衝突検出およびデータ衝突以降の余剰処理 ("FFh" 送信処理) を省くことができます。

なおスレーブアービトレーションロスト検出は、ICFER.SALE ビットが"1"(スレーブアービトレーションロスト検出許可)の状態で以下に示す条件が成立したとき、アービトレーションロストを検出します。

# スレーブアービトレーションロスト条件

スレーブ送信モード時(ICCR2.MST, TRS ビット=01b)、アクノリッジを除く送信データ(出力した SDA信号)と SDA0 ライン上の信号の状態が不一致のとき




図 24.36 スレーブアービトレーションロスト検出動作例 (SALE ビット = 1 のとき)

# 24.10 スタートコンディション、リスタートコンディション、ストップコンディション 発行機能

# 24.10.1 スタートコンディション発行動作

RIIC は、ICCR2.ST ビットによりスタートコンディションの発行を行います。

ST ビットを"1"にすると、スタートコンディション発行の要求が行われ ICCR2.BBSY フラグが "0"(バスフリー)の状態のときスタートコンディションの発行を行います。スタートコンディションが正常に発行された場合、RIIC は自動的にマスタ送信モードに移行します。

スタートコンディションの発行は、以下のシーケンスに従って行われます。

#### スタートコンディション発行動作

- (1) SDA0 ラインを立ち下げ (High から Low に遷移)
- (2) ICBRH レジスタで設定した時間スタートコンディションのホールド時間を確保
- (3) SCL0 ラインを立ち下げ (High から Low に遷移)
- (4) SCL0 ラインの Low を検出後、ICBRL レジスタで設定した時間 SCL0 ラインの Low 幅を確保

# 24.10.2 リスタートコンディション発行動作

RIIC は ICCR2.RS ビットによりリスタートコンディションの発行を行います。

RS ビットを "1" にするとリスタートコンディション発行の要求が行われ、RIIC は ICCR2.BBSY フラグが "1" (バスビジー) の状態でかつ ICCR2.MST ビットが "1" (マスタモード) のとき、リスタートコンディションの発行を行います。

リスタートコンディションの発行は、以下のシーケンスに従って行われます。

#### リスタートコンディション発行動作

- (1) SDA0 ラインを開放
- (2) ICBRL レジスタで設定した時間 SCL0 ラインの Low 幅を確保
- (3) SCL0 ラインを開放 (Low から High に遷移)
- (4) SCL0 ラインの High 検出後、ICBRL レジスタで設定した時間リスタートコンディションのセットアップ時間を確保
- (5) SDA0 ラインを立ち下げ (High から Low に遷移)
- (6) ICBRH レジスタで設定した時間リスタートコンディションのホールド時間を確保
- (7) SCL0 ラインを立ち下げ (High から Low に遷移)
- (8) SCL0 ラインの Low を検出後、ICBRL レジスタで設定した時間 SCL0 ラインの Low 幅を確保




図 24.37 スタートコンディション/リスタートコンディション発行動作タイミング (ST、RS ビット)

# 24.10.3 ストップコンディション発行動作

RIIC は ICCR2.SP ビットによりストップコンディションの発行を行います。

SP ビットを"1"にするとストップコンディション発行の要求が行われ、RIIC は ICCR2.BBSY フラグが "1"(バスビジー)の状態でかつ ICCR2.MST ビットが"1"(マスタモード)のとき、ストップコンディションの発行を行います。

ストップコンディションの発行は、以下のシーケンスに従って行われます。

## ストップコンディション発行動作

- (1) SDA0 ラインを立ち下げ (High から Low に遷移)
- (2) ICBRL レジスタで設定した時間 SCL0 ラインの Low 幅を確保
- (3) SCL0 ラインを開放 (Low から High に遷移)
- (4) SCL0 ラインの High 検出後、ICBRH レジスタで設定した時間ストップコンディションのセットアップ 時間を確保
- (5) SDA0 ラインを開放 (Low から High に遷移)
- (6) ICBRL レジスタで設定した時間、バスフリー時間を確保
- (7) BBSY フラグクリア (バス権解放)




図 24.38 ストップコンディション発行動作タイミング (SP ビット)

# 24.11 バスハングアップ

I<sup>2</sup>C バスでは主にノイズ等の影響により、マスタデバイスとスレーブデバイス間で同期ずれが発生すると、SCL0 ラインや SDA0 ラインが固定されたままバスハングアップを起こす場合があります。

RIIC は、このバスハングアップ状態に対し SCL0 ラインを監視することで、バスハングアップ状態を検出できるタイムアウト検出機能や、同期ずれによるバスハングアップ状態を解除するための SCL 追加出力機能および RIIC リセット機能、内部リセット機能を備えています。

また、ICCR1.SCLO, SDAO, SCLI, SDAI ビットを確認することで、RIIC 自身が SCLO ライン /SDAO ライン に Low 出力しているか、あるいは通信デバイス側が Low 出力しているかどうかを確認することが可能です。

# 24.11.1 タイムアウト検出機能

RIIC には SCL0 ラインに一定時間以上変化が見られない状態を検出するタイムアウト検出機能を備えています。RIIC は、SCL0 ラインが Low または High に固定されたまま一定時間以上経過したことを検知し、バスの異常状態を検出することができます。

タイムアウト検出機能は SCL0 ラインの状態を監視し、Low または High の時間を内部カウンタでカウントします。タイムアウト検出機能は SCL0 ラインに変化(立ち上がり/立ち下がり)があった場合、内部カウンタをリセットし、変化がない場合カウント動作を続けます。SCL0 ラインに変化がないまま内部カウンタがオーバフローすると、RIIC はタイムアウトを検出しバスハングアップを知らせることができます。

このタイムアウト検出機能は ICFER.TMOE ビットが "1" のとき有効で、以下の期間に SCL0 ラインの Low 固定または High 固定のバスハングアップを検出します。

- マスタモード (ICCR2.MST ビット=1) で、バスビジー (ICCR2.BBSY フラグ=1)
- スレーブモード (ICCR2.MST ビット = 0) で、自スレーブアドレス一致 (ICSR1 レジスタ  $\neq$  00h) かつバスビジー (ICCR2.BBSY フラグ = 1)
- スタートコンディション発行要求中 (ICCR2.ST ビット = 1) で、バスフリー (ICCR2.BBSY フラグ = 0) タイムアウト検出機能の内部カウンタは、ICMR1.CKS[2:0] ビットで設定された内部基準クロック (IIC $\varphi$ ) をカウントソースとして動作し、ロングモード選択時 (ICMR2.TMOS ビット = 0) 16 ビットカウンタ、ショートモード選択時 (TMOS ビット = 1) 14 ビットカウンタとなります。

また内部カウンタのカウント動作は、SCL0 ラインが Low のときカウントさせるか、High のときカウントさせるか、あるいはその両方をカウントさせるかを ICMR2.TMOH, TMOL ビットの設定により選択することが可能です。なお TMOH, TMOL ビットの両方を "0" にした場合は、内部カウント動作を行いません。




図 24.39 タイムアウト検出機能

# 24.11.2 SCL 追加出力機能

RIIC にはマスタモード時、スレーブデバイスとの同期ずれによるスレーブデバイスの SDA0 ライン Low 固定状態を開放するための SCL 追加出力機能を備えています。

SCL 追加出力機能は、SCL を 1 クロックずつ追加で出力する機能で、主にマスタモード時にスレーブデバイスが SDA0 ラインを Low 固定状態のままストップコンディションを発行できない場合に、スレーブデバイスの SDA0 ライン固定状態を開放させることに使用します。通常は使用しないでください。正常な通信動作中に使用すると通信異常の原因になります。

ICCR1.CLO ビットを"1"にすると、ICMR1.CKS[2:0] ビット、ICBRH、ICBRL レジスタで設定された周波数のクロックが SCLO 端子から 1 クロック分追加で出力されます。1 クロック分の追加クロック出力が終了すると CLO ビットは自動的に"0"になります。このとき ICCR2.BBSY フラグが"1"であると SCLO 端子はLowになり、BBSY フラグが"0"であると SCLO 端子は High になります。CLO ビットが"0"であることを確認した後"1"を書くことにより、追加クロックを連続して出力することができます。

RIIC がマスタモード時にノイズ等の影響によりスレーブデバイスとの同期ずれが原因でスレーブデバイスが SDA0 ラインを Low 固定状態のままストップコンディションを発行できないバスハングアップのとき、SCL 追加出力機能を使用して追加クロックを1クロックずつ出力することでスレーブデバイスの SDA0 ラインの Low 固定状態を開放させ、バス状態を復帰させることができます。このスレーブデバイスの SDA0 ライン開放は ICCR1.SDAI ビットをチェックすることで確認することができます。スレーブデバイスの SDA0 ライン開放を確認した後、通信を終了させるため再度ストップコンディション発行を行ってください。

なお、この機能を使用する場合は ICFER.MALE ビットを "0"(マスタアービトレーションロスト検出禁止)にして使用してください。

#### ICCR1.CLO ビットの使用条件

- バスフリー状態(ICCR2.BBSY フラグ=0)またはマスタモード(ICCR2.MST ビット=1、BBSY フラグ=1の 状態)のとき
- 通信デバイスが SCL0 ラインを Low ホールドにしていない状態のとき

図 24.40 に SCL 追加出力機能 (CLO ビット) を示します。




図 24.40 SCL 追加出力機能 (CLO ビット)

# 24.11.3 RIIC リセット、内部リセット

RIIC は RIIC モジュールをリセットするための機能を備えています。リセットには 2 種類のリセットがあり、1 つは ICCR2.BBSY フラグを含めた全レジスタの初期化を行う RIIC リセット、もう 1 つは各種設定値を保持したままスレーブアドレス一致状態の解除や内部カウンタの初期化などを行う内部リセットです。リセット後は ICCR1.IICRST ビットを "0" にしてください。

いずれのリセットも SCL0 端子 /SDA0 端子の出力状態を解除しハイインピーダンスに戻すため、バスハングアップ状態の解除にも利用できます。

なおスレーブ動作時のリセットは、マスタデバイスとの同期ずれを引き起こす原因になりますので使用は極力避けてください。また RIIC リセット (ICCR1.ICE, IICRST ビット = 01b) のリセット中はスタートコンディションなどのバス状態を監視できませんので注意してください。

RIIC リセット、内部リセットの詳細については、「24.14 リセット時/コンディション検出時のレジスタおよび機能の初期化」を参照してください。

# 24.12 SMBus 動作

RIIC は SMBus (Ver.2.0) に準拠した通信動作が可能です。SMBus 通信を行うには、ICMR3.SMBS ビットを "1" にしてください。転送速度は SMBus 仕様の  $10~\rm kbps$  ~  $100~\rm kbps$  の範囲に収まるよう ICMR1.CKS[2:0] ビット、ICBRH、ICBRL レジスタを設定し、データホールド時間: $300~\rm ns$  (min) の仕様を守るよう ICMR2.DLCS ビットおよび ICMR2.SDDL[2:0] ビットの値を決定してください。RIIC をスレーブデバイスの みの動作で使用する場合には、転送速度の設定は不要ですが、ICBRL はデータセットアップ時間 ( $250~\rm ns$ ) 以上の値を設定してください。

なお SMBus デバイスデフォルトアドレス (1100 001b) はスレーブアドレスレジスタ  $L0 \sim L2$  (SARL0、SARL1、SARL2) のいずれか 1 本を使用し、該当する SARUy.FS ビット ( $y = 0 \sim 2$ ) (7 ビット /10 ビットアドレスフォーマット選択ビット) を "0" (7 ビットアドレスフォーマット) を選択してください。

また、UDID (ユニークデバイスアイデンティファイ)送信時には、ICFER.SALE ビットを "1" にしてスレーブアービトレーションロスト検出機能を有効にしてください。

# 24.12.1 SMBus タイムアウト測定

# (1) スレーブデバイスのタイムアウト測定

SMBus 通信では、スレーブデバイスは以下に示す区間 (タイムアウト間隔:  $T_{LOW:SEXT}$ ) を計測する必要があります。

• スタートコンディションからストップコンディション

スレーブデバイスでタイムアウト測定を行う場合、RIIC のスタートコンディション検出割り込み (STI)、ストップコンディション検出割り込み (SPI) を利用してスタートコンディション検出からストップコンディション検出までの時間を MTU タイマを使用してその区間を計測することで行います。このタイムアウト測定時間は SMBus 仕様のクロック Low の累積時間 (スレーブデバイス)  $T_{LOW:SEXT}$ : 25 ms (max) 以内である必要があります。

MTU で計測した時間が、SMBus 仕様のクロック Low 検出のタイムアウト  $T_{TIMEOUT}$ : 25 ms (min) を超えた場合、スレーブデバイスはバス解放動作を行う必要があります。スレーブデバイスのバス解放動作を行うには ICCR1.IICRST ビットに "1" を書き、RIIC の内部リセットを行ってください。内部リセットを行うとRIIC は SCL0 端子 /SDA0 端子のバス駆動を中止し、端子をハイインピーダンスにすることができます。これによりバス解放を行うことができます。

# (2) マスタデバイスのタイムアウト測定

SMBus 通信のマスタデバイスは以下に示す区間 (タイムアウト間隔:  $T_{LOW:MEXT}$ ) を計測する必要があります。

- スタートコンディションからアクノリッジビット
- アクノリッジビットから次のアクノリッジビット
- アクノリッジビットからストップコンディション

マスタデバイスでタイムアウト測定を行う場合、RIIC のスタートコンディション検出割り込み (STI)、ストップコンディション検出割り込み (SPI)、および送信終了割り込み (TEI) または受信データフル割り込み (RXI) を利用して、それぞれの区間を MTU タイマを使用して各区間の時間を計測することで行います。このタイムアウト測定時間は SMBus 仕様のクロック Low の累積時間 (マスタデバイス)  $T_{LOW:MEXT}$ : 10 ms (max) 以内である必要があり、スタートコンディションからストップコンディションまでのすべての  $T_{LOW:MEXT}$  を加算した結果が  $T_{LOW:SEXT}$ : 25 ms (max) 以内である必要があります。



ACK 受信タイミング (SCL の 9 クロック目の立ち上がり)は、マスタ送信モード時(マスタトランスミッタ)は ICSR2.TEND フラグ、マスタ受信モード時(マスタレシーバ)は ICSR2.RDRF フラグで見る必要があります。そのためマスタ送信時は1バイト送信動作を行い、マスタ受信時は最終バイト受信の1つ手前までは ICMR3.RDRFS ビットを "0" で使用してください。RDRFS ビットが "0" のとき、RDRF フラグは SCL の 9 クロック目の立ち上がりで "1" になります。

MTU で計測した時間が、SMBus 仕様のクロック Low の累積時間 (マスタデバイス)  $T_{LOW:MEXT}$ : 10 ms (max) または各計測時間の加算した結果が、SMBus 仕様のクロック Low 検出のタイムアウト  $T_{TIMEOUT}$ : 25 ms (min) を超えた場合、マスタデバイスはトランザクションの中止動作を行う必要があります。マスタ送信時には即座に送信動作 (ICDRT レジスタへの書き込み動作)を中止してください。マスタデバイスのトランザクション中止動作はストップコンディションを発行することで行われます。




図 24.41 SMBus タイムアウト測定

# 24.12.2 パケットエラーコード (PEC)

本 MCU は CRC 演算器を内蔵しています。RIIC の通信動作に CRC 演算器を利用することで SMBus のパケットエラーコード (PEC) の送信または受信データチェックを行うことができます。CRC 演算器の多項式については「25. CRC 演算器 (CRC)」を参照してください。

マスタ送信の PEC データ生成は、全送信データを CRC 演算器の CRC データ入力レジスタ (CRCDIR) に 書くことで生成することができます。

マスタ受信の PEC データチェックは、全受信データを CRC 演算器の CRCDIR レジスタに書き、そこで得られた CRC データ出力レジスタ (CRCDOR) の値と受信した PEC データを比較することで行います。

なお PEC コードチェックにおいて最終バイト受信時に一致 / 不一致に応じて ACK/NACK 送出を行う場合には、最終バイト受信の SCL の 8 クロック目の立ち上がりまでに ICMR3.RDRFS ビットを "1" にし、8 クロック目の立ち下がりで SCL0 ラインを Low にホールドしてください。

# 24.12.3 SMBus ホスト通知プロトコル (Notify ARP master コマンド)

SMBus ではスレーブデバイスが SMBus ホスト (または ARP マスタ)に対し、一時的にマスタデバイスとなり自スレーブアドレスを通知 (または要求) することができます。

本 MCU を SMBus ホスト (または ARP マスタ)として動作させる場合、スレーブデバイスからのホストアドレス (0001 000b) 送信をスレーブアドレスとして検出する必要があり、RIIC ではこのホストアドレスの検出機能を備えています。ホストアドレスをスレーブアドレスとして検出する場合は、ICMR3.SMBS ビットを "1"、ICSER.HOAE ビットを "1" にしてください。なおホストアドレス検出後の動作は、通常のスレーブ動作と同じです。

# 24.13 割り込み要因

RIIC の割り込み要因には、通信エラー/通信イベント発生(アービトレーションロスト検出、NACK 検出、タイムアウト検出、スタートコンディション検出、ストップコンディション検出)、受信データフル、送信データエンプティ、送信終了の4種類があります。

表 24.6 に割り込み一覧を示します。受信データフルおよび送信データエンプティ割り込み要求により、 DTC を起動してデータ転送を行うことができます。

名称	割り込み要因	割り込みフラグ	DTCの起動	割り込み条件
EEI	通信エラー/通信イベント発生	AL	不可能	AL = 1かつALIE = 1
		NACKF		NACKF = 1かつNAKIE = 1
		TMOF		TMOF = 1かつTMOIE = 1
		START		START = 1かつSTIE = 1
		STOP		STOP = 1かつSPIE = 1
RXI (注2)	受信データフル	RDRF	可能	RDRF = 1かつRIE = 1
TXI (注1)	送信データエンプティ	TDRE	可能	TDRE = 1かつTIE = 1
TEI(注3)	送信終了	TEND	不可能	TEND = 1かつTEIE = 1

- 注. CPUから周辺モジュールへの書き込みと命令と、実際にモジュールに書き込まれるタイミングには、遅延があります。割り 込みフラグをクリアまたは割り込み要求をマスクした場合は再度フラグを読み、クリアまたはマスクビット書き込みの完了を 確認した後に割り込み処理から復帰させてください。モジュールへの書き込み完了を確認せずに割り込み処理から復帰させた 場合、再度同一の割り込みが発生する可能性があります。
- 注1. TXI割り込みはエッジ割り込みのためクリアする必要はありません。またTXI割り込みの条件となるICSR2.TDRE フラグは、 ICDRT レジスタへの送信データの書き込み、あるいはストップコンディションの検出 (ICSR2.STOP フラグ= 1) で自動的に"0" になります。
- 注2. RXI割り込みはエッジ割り込みのためクリアする必要はありません。またRXI割り込みの条件となるICSR2.RDRFフラグは、ICDRRレジスタの読み出しで自動的に"0"になります。
- 注3. TEI割り込みを使用する場合、TEI割り込み処理の中でICSR2.TENDフラグをクリアしてください。 なおICSR2.TENDフラグは、ICDRTレジスタへの送信データの書き込み、あるいはストップコンディションの検出 (ICSR2.STOPフラグ=1)で自動的に"0"になります。

割り込み処理の中でそれぞれのフラグをクリアまたは割り込み要求をマスクしてください。

#### 24.13.1 TXI 割り込みおよび RXI 割り込みバッファ動作

TXI 割り込みおよび RXI 割り込みは、TXI 割り込みおよび RXI 割り込みに対応した IR フラグが "1" のときに割り込み発生の条件が整った場合、ICU に対して割り込み要求を出力せず内部で保持します (内部で保持できる容量は、1 要因ごとに 1 要求までです)。

IR フラグが "0" になると、ICU に対して保持していた割り込み要求を出力します。通常の使用状態では、内部で保持している割り込み要求は自動的にクリアされます。

また、内部で保持している割り込み要求は、ICIER レジスタの対応する割り込み許可ビットを"0"にすることでクリアが可能です。

# 24.14 リセット時/コンディション検出時のレジスタおよび機能の初期化

RIIC は MCU リセット、RIIC リセットおよび内部リセットによってリセットできます。表 24.7 にリセット 時/コンディション検出時のレジスタおよび機能のリセット状況を示します。

表24.7 リセット時/コンディション検出時のレジスタおよび機能のリセット状況

		MCU リセット	RIICリセット (ICEビット=0、 IICRSTビット=1)	内部リセット (ICE ビット= 1、 IICRST ビット= 1)	スタートコンディション/ リスタートコンディション 検出	ストップコンディション 検出
ICCR1	SDAO, SCLO	リセット	リセット	リセット	保持	保持
	IICRST, ICE		保持	保持		
	その他		リセット			
ICCR2	ST, RS	リセット	リセット	リセット	リセット	保持
	SP					リセット
	TRS				(注1)	
	MST				(注1)	
	BBSY			保持	"1"になる	
ICMR1	BC[2:0]	リセット	リセット	リセット	リセット	保持
	その他			保持	保持	
ICMR2		リセット	リセット	保持	保持	保持
ICMR3	ACKBT	リセット	リセット	保持	保持	リセット
	その他					保持
ICFER		リセット	リセット	保持	保持	保持
ICSER		リセット	リセット	保持	保持	保持
ICIER		リセット	リセット	保持	保持	保持
ICSR1		リセット	リセット	リセット	保持	リセット
ICSR2	START	リセット	リセット	リセット	"1"になる	リセット
	STOP				保持	"1"になる
	TEND					リセット
	TDRE				(注1)	
	その他				保持	保持
SARLO, SA SARL2, SA SARU1, SA	ARUO,	リセット	リセット	保持	保持	保持
ICBRH, IC	BRL	リセット	リセット	保持	保持	保持
ICDRT		リセット	リセット	保持	保持	保持
ICDRR		リセット	リセット	保持	保持	保持
ICDRS		リセット	リセット	リセット	保持	保持
タイムアウ	ト検出機能	リセット	リセット	リセット	動作	動作
バスフリー時間計測		リセット	リセット	動作	動作	動作

注1. リセットされません。条件に応じて"0"または"1"になります。

# 24.15 使用上の注意事項

# 24.15.1 モジュールストップ機能の設定

モジュールストップコントロールレジスタ B (MSTPCRB) により、モジュールストップ状態への遷移 / 解除を行うことができます。初期値では RIIC はモジュールストップ状態です。モジュールストップ状態を解除することにより、RIIC のレジスタへのアクセスが可能になります。

モジュールストップコントロールレジスタ B の詳細は、「11. 消費電力低減機能」を参照してください。

# 24.15.2 通信の開始に関する注意事項

通信開始 (ICCR1.ICE ビット = 1) 時点で RIIC の割り込みに対応した IR フラグが "1" のときは、動作許可前に下記の手順で割り込み要求をクリアしてください。IR フラグが "1" で通信を開始 (ICCR1.ICE ビット = 1) すると、通信開始後の割り込み要求が内部で保持されるため、IR フラグが予期しない挙動となる可能性があります。

- (1) ICCR1.ICE ビットが "0" であることを確認
- (2) 対応する周辺側の割り込み許可ビット (ICIER.TIE など)を"0"にする
- (3) 対応する周辺側の割り込み許可ビット (ICIER.TIE など) を読み出し、"0"を確認
- (4) IR フラグを "0" にする

RX13Tグループ 25. CRC 演算器 (CRC)

# 25. CRC 演算器 (CRC)

CRC (Cyclic Redundancy Check) 演算器は、CRC コード生成を行います。

# 25.1 概要

表 25.1 に CRC 演算器の仕様を示します。図 25.1 に CRC 演算器のブロック図を示します。

表25.1 CRC演算器の仕様

項目	内容
CRC演算対象データ <sup>(注1)</sup>	8nビットのデータに対してCRCコードを生成(n=自然数)
CRC演算処理方式	8ビット並列実行
CRC生成多項式	3つの多項式から選択可能  • 8ビットCRC  X <sup>8</sup> + X <sup>2</sup> + X + 1  • 16ビットCRC  X <sup>16</sup> + X <sup>15</sup> + X <sup>2</sup> + 1  X <sup>16</sup> + X <sup>12</sup> + X <sup>5</sup> + 1
CRC演算切り替え	LSBファーストまたはMSBファーストでの通信用に、CRC演算結果のビットオーダを切り替えることが可能
消費電力低減機能	モジュールストップ状態への設定が可能

注1. 演算対象データをCRC演算の単位に分割する機能はありません。8ビット単位で書いてください。





図 25.1 CRC 演算器のブロック図

RX13Tグループ 25. CRC演算器 (CRC)

# 25.2 レジスタの説明

# 25.2.1 CRC コントロールレジスタ(CRCCR)

アドレス 0008 8280h



ビット	シンボル	ビット名	機能	R/W
b1-b0	GPS[1:0]	CRC生成多項式切り替え ビット	b1 b0 0 0: 演算しません 0 1:8ビットCRC(X <sup>8</sup> + X <sup>2</sup> + X + 1) 1 0:16ビットCRC(X <sup>16</sup> + X <sup>15</sup> + X <sup>2</sup> + 1) 1 1:16ビットCRC(X <sup>16</sup> + X <sup>12</sup> + X <sup>5</sup> + 1)	R/W
b2	LMS	CRC演算切り替えビット	0 : LSBファースト通信用にCRC を生成 1 : MSBファースト通信用にCRC を生成	R/W
b6-b3	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W
b7	DORCLR	CRCDOR レジスタクリア ビット	1: CRCDOR レジスタをクリア 読むと "0" が読めます	R/W (注1)

注1. "1"のみ書けます。

#### LMS ビット(CRC 演算切り替えビット)


生成した 16 ビットの CRC コードのビットオーダを選択します。LSB ファーストで通信を行う場合は CRC コードの下位バイト( $b7 \sim b0$ )から先に、MSB ファーストで通信を行う場合は CRC コードの上位バイト( $b15 \sim b8$ )から先に送信してください。CRC コードの送信および受信については、「25.3 CRC 演算器の動作説明」を参照してください。

#### DORCLR ビット (CRCDOR レジスタクリアビット)

DORCLR ビットを "1" にすると、CRCDOR レジスタが "0000h" になります。 読むと "0" が読めます。 "1" のみ書けます。

# 25.2.2 CRC データ入力レジスタ(CRCDIR)

アドレス 0008 8281h




CRCDIR レジスタは、読み出し/書き込み可能なレジスタです。CRC 演算対象となるデータを書いてください。

RX13Tグループ 25. CRC 演算器 (CRC)

# 25.2.3 CRC データ出力レジスタ(CRCDOR)

アドレス 0008 8282h



CRCDOR レジスタは、読み出し/書き込み可能なレジスタです。

初期値は"0000h"ですので、初期値以外を用いて演算する場合は、CRCDORを書き換えてください。 データを CRCDIR レジスタに書くと、演算結果が CRCDOR レジスタに格納されます。また、通信データ に続いて CRC コードを CRC 演算し、結果が "0000h" の場合、誤りがないと判断できます。

8 ビット CRC( $X^8 + X^2 + X + 1$  の多項式)を使用した場合は、下位バイト( $b7 \sim b0$ )に有効な CRC コードが得られます。上位バイト( $b15 \sim b8$ )は、更新されません。

# 25.3 CRC 演算器の動作説明

CRC 演算器は、LSB ファースト/ MSB ファースト通信用 CRC コードを生成します。

16 ビットの CRC 生成多項式( $X^{16} + X^{12} + X^5 + 1$ )を使用して、入力データ("F0h")の CRC コードを 生成する例を以下に示します。この例では CRC 演算の前に、CRC データ出力レジスタ(CRCDOR)の値を クリアします。

8 ビット CRC( $X^8 + X^2 + X + 1$  の多項式)を使用した場合は、CRCDOR レジスタの下位バイトに有効な CRC コードが得られます。




図 25.2 LSB ファーストでのデータ送信




図 25.3 MSB ファーストでのデータ送信

RX13Tグループ 25. CRC演算器 (CRC)




図 25.4 LSB ファーストでのデータ受信

RX13Tグループ 25. CRC 演算器 (CRC)




図 25.5 MSB ファーストでのデータ受信

RX13Tグループ 25. CRC演算器 (CRC)

# 25.4 使用上の注意事項

# 25.4.1 モジュールストップ機能の設定

モジュールストップコントロールレジスタ B(MSTPCRB)により、CRC 演算器の動作を禁止/許可することが可能です。リセット後、CRC はモジュールストップ状態です。モジュールストップ状態を解除することにより、レジスタのアクセスが可能になります。

詳細は「11. 消費電力低減機能」を参照してください。

#### 25.4.2 転送時の注意事項

LSB ファーストで送信する場合と、MSB ファーストで送信する場合とでは、CRC コードを送る順序が異なりますので注意してください。




図 25.6 LSB ファーストと MSB ファーストの送信データ

# 26. 12 ビット A/D コンバータ (S12ADF)

本章に記載している PCLK とは PCLKB を指します。

#### 26.1 概要

本 MCU は、逐次比較方式の 12 ビットの A/D コンバータを 1 ユニット内蔵しています。8 チャネル使用可能な A/D コンバータが 1 ユニット(ユニット 0) あり、アナログ入力、内部基準電圧を選択することができます。

12 ビット A/D コンバータは、選択した最大 8 チャネルのアナログ入力、内部基準電圧を逐次比較方式で 12 ビットのデジタル値に変換します。動作モードは、任意に選択した 8 チャネルのアナログ入力を若い チャネル番号順に変換するシングルスキャンモードと、任意に選択した 8 チャネルのアナログ入力を順次若 いチャネル番号順に連続して変換する連続スキャンモードと、8 チャネルのアナログ入力を任意に選択して 2 つ(グループ A、グループ B)または 3 つのグループ(グループ A、グループ B、グループ C)に分け、グループ単位で選択したチャネルのアナログ入力を若いチャネル番号順に変換するグループスキャンモード があります。

グループスキャンモードは、2 つのグループ(グループ A, B)か、3 つのグループ(グループ A, B, C)の どちらか一方を選択します。各グループ(A, B または A, B, C)のスキャン開始条件(同期トリガ)を個別 に選択し、各グループ(A, B または A, B, C)のスキャンを異なるタイミングで開始することができます。

グループスキャンモードのグループ優先動作は、前述の動作に加え、低優先グループのスキャン中に優先グループのスキャン開始を受け付け、低優先グループのスキャンを中断して優先グループのスキャンを開始します。グループ優先動作の優先順位は、グループA>グループB>グループCの順となります。グループ優先動作では、グループCのスキャン中にグループDのスキャン開始を受け付けるとグループD0のスキャンを開始する、グループD0のスキャン中にグループD0のスキャン開始を受け付けるとグループD0のスキャン開始を受け付けるとグループD0のスキャンを開始する、同様にグループD0のスキャン中にグループD0のスキャンを中断し、グループD0のスキャンを開始する、同様にグループD0のスキャンを開始を受け付けるとグループD0のスキャンを開始を受け付けるとグループD0のスキャンを開始を受け付けるとグループD0のスキャンを開始する動作となります。

また中断したグループのスキャンを優先グループのスキャン終了後に再開することもできます。 ダブルトリガモードは、任意に選択した1チャネルのアナログ入力をシングルスキャンモードかグループ スキャンモード (グループ A) で変換し、1回目の同期トリガで変換したデータと2回目の同期トリガで変 換したデータを別々のレジスタに格納 (A/D 変換データの二重化) します。

自己診断は、スキャンごとの最初に 1 回実施され、12 ビット A/D コンバータ内部で生成する 3 つの電圧値のうち 1 つを A/D 変換します。

**表 26.1** に 12 ビット A/D コンバータの仕様を、**表 26.2** に 12 ビット A/D コンバータの機能概要を示します。**図 26.1** に 12 ビット A/D コンバータのブロック図を示します。

# 表 26.1 12 ビット A/D コンバータの仕様 (1/2)

項目	内容
ユニット数	1ユニット (S12AD)
入力チャネル	S12AD:8チャネル
拡張アナログ機能	内部基準電圧
A/D変換方式	逐次比較方式
分解能	12ビット
変換時間	1チャネル当たり1.4μs (A/D変換クロック ADCLK = 32MHz動作時)
A/D変換クロック	周辺モジュールクロック PCLK <sup>(注1)</sup> と A/D 変換クロック ADCLK <sup>(注1)</sup> を以下の周波数比で設定可能 PCLK: ADCLK 周波数比 = 1:1,2:1,4:1,8:1 ADCLK の設定はクロック発生回路で行います
データレジスタ	<ul> <li>アナログ入力用8本、ダブルトリガモードでのA/D変換データ二重化用1本、ダブルトリガモード拡張動作時のA/D変換データ二重化用2本</li> <li>内部基準電圧用1本</li> <li>自己診断用1本</li> <li>A/D変換結果を12ビットA/Dデータレジスタに保持</li> <li>A/D変換結果の12ビット精度出力に対応</li> <li>加算モード時はA/D変換結果の加算値を変換精度ビット数+2ビット/4ビット(注2)でA/Dデータレジスタに保持</li> <li>ダブルトリガモード(シングルスキャンとグループスキャンモードで選択可能)選択した1つのチャネルのアナログ入力のA/D変換データを1回目は対象チャネルのデータレジスタに保持、2回目のA/D変換データは二重化レジスタに保持</li> <li>ダブルトリガモード拡張動作(特定トリガ種別で有効)選択した1つのチャネルのアナログ入力のA/D変換データをトリガ種別毎に準備した二重化レジスタに保持</li> </ul>
動作モード	<ul> <li>シングルスキャンモード: 任意に選択したチャネルのアナログ入力を1回のみA/D変換 内部基準電圧を1回のみA/D変換</li> <li>連続スキャンモード: 任意に選択したチャネルのアナログ入力を繰り返しA/D変換</li> <li>グループスキャンモード: 使用するグループの数は2つ(グループA, B)と3つ(グループA, B, C)が選択可能(グループの数が2つの場合、グループA、グループBの組み合わせのみ選択可能) 任意に選択したチャネルのアナログ入力をグループAとグループBまたはグループA, B, Cに分け、グループ単位で選択したアナログ入力を1回のみA/D変換グループAとグループBとグループCは、各々の変換開始条件(同期トリガ)を選択することで異なるタイミングで変換開始可能</li> <li>グループスキャンモード(グループ優先制御選択時) 低優先グループのスキャン中に優先グループのトリガがあった場合、低優先グループのスキャンを中断し、優先グループのスキャンを開始。優先順位は、グループA(高)&gt;グループB&gt;グループC(低)優先グループのスキャン終了後、低優先グループのスキャンを再実行(再スキャン)する/しないを設定可能。また再スキャンは、選択チャネルの最初からか、A/D変換未終了のチャネルからかを設定可能</li> </ul>
A/D変換開始条件	<ul> <li>ソフトウェアトリガ</li> <li>同期トリガ マルチファンクションタイマパルスユニット(MTU)からのトリガ</li> <li>非同期トリガ 外部トリガADTRG0#端子によるA/D変換動作の開始が可能</li> </ul>
機能	<ul> <li>チャネル専用サンプル&amp;ホールド機能(3ch)</li> <li>プログラマブルゲインアンプによる入力信号増幅機能(3ch)</li> <li>サンプリングステート数可変機能(チャネルごとに設定可能)</li> <li>12ビットA/Dコンバータの自己診断機能</li> <li>A/D変換値加算モードと平均モードが選択可能</li> <li>アナログ入力断線検出アシスト機能(ディスチャージ機能/プリチャージ機能)</li> <li>ダブルトリガモード(A/D変換データニ重化機能)</li> <li>A/Dデータレジスタオートクリア機能</li> </ul>

表 26.1 12ビットA/Dコンバータの仕様 (2/2)

項目	内容
割り込み要因	<ul> <li>ダブルトリガモードとグループスキャンモードを除き、1回のスキャン終了でスキャン終了割り込み要求(S12ADI)を発生</li> <li>ダブルトリガモードの設定では、2回のスキャン終了でスキャン終了割り込み要求(S12ADI)を発生</li> <li>グループスキャンモードの設定では、グループAのスキャン終了でスキャン終了割り込み要求(S12ADI)を発生。グループBのスキャン終了でグループB専用のスキャン終了割り込み要求(GBADI)を発生。グループCのスキャン終了でグループC専用のスキャン終了割り込み要求(GCADI)を発生</li> <li>グループスキャンモードでダブルトリガモード選択時は、グループAの2回のスキャン終了でスキャン終了割り込み要求(S12ADI)を発生。グループBとグループCのスキャン終了で、それぞれ専用のスキャン終了割り込み要求(GBADI/GCADI)を発生</li> <li>S12ADI, GBADI, GCADI割り込みでデータトランスファコントローラ(DTC)を起動可能</li> </ul>
消費電力低減機能	<ul> <li>● モジュールストップ状態への設定が可能 (注3、注4)</li> </ul>

- 注1. 周辺モジュールクロック PCLK は SCKCR.PCKB[3:0] ビットで設定した周波数、A/D変換クロック ADCLK は SCKCR.PCKD[3:0]ビットで設定した周波数になります。
- 注2. 加算時の拡張ビット数は、加算回数により異なります。

2ビット拡張:1~4回変換(0~3回加算)

4ビット拡張:16回変換(15回加算)

- 注3. 詳細は、「11. 消費電力低減機能」を参照してください。
- 注4. モジュールストップ状態を解除後は、1µs以上待ってからA/D変換を開始してください。

#### 表 26.2 12ビットA/Dコンバータの機能概要

項目			端子名、略称等
アナログ入力チャネル			AN000~AN007、内部基準電圧
A/D変換開始条件 ソフトウェア		ソフトウェアトリガ	可能
	非同期トリガ	トリガ入力端子	ADTRG0#
	同期トリガ	MTU0.TGRAのコンペアマッチ/インプットキャプチャ	TRGA0N
		MTU1.TGRAのコンペアマッチ/インプットキャプチャ	TRGA1N
		MTU2.TGRAのコンペアマッチ/インプットキャプチャ	TRGA2N
		MTU3.TGRAのコンペアマッチ/インプットキャプチャ	TRGA3N
		MTU4.TGRAのコンペアマッチ/インプットキャプチャ、または相補PWMモード時MTU4.TCNTのアンダフロー(谷)	TRGA4N
		MTU0.TGREのコンペアマッチ	TRG0N
		MTU4.TADCORAとMTU4.TCNTのコンペアマッチ	TRG4AN
		MTU4.TADCORBとMTU4.TCNTのコンペアマッチ	TRG4BN
		MTU4.TADCORAとMTU4.TCNTのコンペアマッチ、または、MTU4.TADCORBとMTU4.TCNTのコンペアマッチ	TRG4ANまたはTRG4BN
		MTU4.TADCORAとMTU4.TCNTのコンペアマッチと、 MTU4.TADCORBとMTU4.TCNTのコンペアマッチ(割り込み間引き機能2を使用時)	TRG4ABN
チャネル専用独立サンプル&ホー ルド機能		対象チャネル	AN000~AN002
PGA機能		対象チャネル	AN000~AN002
割り込み		S12ADI, GBADI, GCADI割り込み	
モジュールストップ機能の設定 <sup>(注1、注2)</sup>			MSTPCRA.MSTPA17ビット

- A/D変換を開始するトリガをADTRG0#に設定する場合は、該当する端子のポートモードレジスタの端子モード制御ビットを 注. "1"(周辺機能)に、端子機能制御レジスタの端子機能選択ビットをADTRG0#に設定してください。詳細は「17. I/Oポー ト」を参照してください。
- 注1. 詳細は、「11. 消費電力低減機能」を参照してください。 注2. モジュールストップ状態を解除後は、1µs以上待ってからA/D変換を開始してください。




図 26.1 12 ビット A/D コンバータのブロック図 (ユニット 0)

表 26.3 に 12 ビット A/D コンバータで使用する入出力端子を示します。

S12AD の入力チャネルは、3 つのグループに分割して動作させることもできます。プログラマブルゲインアンプ (PGA) は  $AN000 \sim AN002$  に内蔵されています。

表 26.3 12 ビット A/D コンバータの入出力端子

ユニット	端子名	入出力	機能	PGA	端子毎サンプル ホールド回路
ユニット0	AN000	入力	アナログ入力端子	内蔵	内蔵
(S12AD)	AN001	入力	アナログ入力端子	内蔵	内蔵
	AN002	入力	アナログ入力端子	内蔵	内蔵
	AN003	入力	アナログ入力端子	_	_
	AN004	入力	アナログ入力端子	_	_
	AN005	入力	アナログ入力端子	_	_
	AN006	入力	アナログ入力端子	_	_
	AN007	入力	アナログ入力端子	_	_
	ADTRG0#	入力	A/D変換開始のための外部トリガ入力端子	_	_
	ADST0	出力	ADSTビットの状態出力端子	_	_
	AVCC0	_	アナログ回路の電源端子	_	_
	AVSS0	_	アナログ回路のグランド端子	_	_

## 26.2 レジスタの説明

26.2.1 A/D データレジスタ y (ADDRy)  $(y = 0 \sim 7)$ 、


A/D データニ重化レジスタ (ADDBLDR)、

A/D データニ重化レジスタ A (ADDBLDRA)、

A/D データニ重化レジスタ B (ADDBLDRB)、

A/D 内部基準電圧データレジスタ (ADOCDR)

S12AD.ADDR0 0008 9020h, S12AD.ADDR1 0008 9022h, S12AD.ADDR2 0008 9024h, S12AD.ADDR3 0008 9026h, S12AD.ADDR4 0008 9028h, S12AD.ADDR5 0008 902Ah, S12AD.ADDR6 0008 902Ch, S12AD.ADDR7 0008 902Eh, S12AD.ADDBLDR 0008 9018h, S12AD.ADDBLDRA 0008 9084h, S12AD.ADDBLDRB 0008 9086h, S12AD.ADOCDR 0008 901Ch



ADDRy レジスタ( $y=0\sim7$ )は、A/D 変換結果を格納する 16 ビットの読み出し専用レジスタです。 ADDBLDR レジスタは、ダブルトリガモード選択時の 2 回目のトリガによって A/D 変換した結果を格納する 16 ビットの読み出し専用レジスタです。 ADDBLDRA レジスタと ADDBLDRB レジスタは、ダブルトリガモード選択時の拡張動作であるトリガ種別によって A/D 変換した結果を格納する 16 ビットの読み出し専用レジスタです。 ADOCDR レジスタは、内部基準電圧を A/D 変換した結果を格納する 16 ビットの読み出し専用レジスタです。

各レジスタは、下記の条件でフォーマットが異なります。

- A/D データレジスタフォーマット選択ビット (ADCER.ADRFMT) の設定値(右詰め、または左詰め)
- 加算回数選択ビット(ADADC.ADC[2:0])の設定値(2回、3回、4回、16回変換)
- 平均モードイネーブルビット (ADADC.AVEE) の設定値(加算、または平均)

以下、条件ごとのフォーマットを示します。

- (1) A/D 変換値加算 / 平均モードを非選択とした場合
  - 右詰めのフォーマットに設定した場合b11-b0に A/D 変換値を格納します。読み出し時、b15-b12は"0"が読み出されます。
  - ◆ 左詰めのフォーマットに設定した場合b15-b4に A/D 変換値を格納します。読み出し時、b3-b0は"0"が読み出されます。
- (2) A/D 変換値平均モードを選択した場合
  - 右詰めのフォーマットに設定した場合
     b11-b0 に同一チャネルの A/D 変換値を平均した値を格納します。読み出し時、b15-b12 は"0"が読み出されます。
  - 左詰めのフォーマットに設定した場合
     b15-b4 に同一チャネルの A/D 変換値を平均した値を格納します。読み出し時、b3-b0 は"0"が読み出されます。

A/D 変換値加算モードを 2 回、4 回変換に設定の場合のみ、A/D 変換値平均モードを設定できます。

- (3) A/D 変換値加算モードを選択した場合
  - 右詰めのフォーマット(A/D 変換値加算モード、変換回数 1 回~ 4 回選択時)に設定した場合 b13-b0 に同一チャネルの A/D 変換値を加算した値を格納します。読み出し時、b15-b14 は "0" が読み 出されます。




- 右詰めのフォーマット (A/D 変換値加算モード、変換回数 16 回選択時) に設定した場合 b15-b0 に同一チャネルの A/D 変換値を加算した値を格納します。
- 左詰めのフォーマット(A/D 変換値加算モード、変換回数 1 回~ 4 回選択時)に設定した場合 b15-b2 に同一チャネルの A/D 変換値を加算した値を格納します。読み出し時、b1-b0 は "0" が読み出 されます。
- 左詰めのフォーマット (A/D 変換値加算モード、変換回数 16 回選択時) に設定した場合 b15-b0 に同一チャネルの A/D 変換値を加算した値を格納します。

A/D 変換値加算モードを選択したとき、同一チャネルの A/D 変換値を加算した値を示します。A/D 変換回数を 1 回~ 4 回、16 回に設定できます。A/D 変換値加算モードを選択すると、変換回数を 1 回~ 4 回に設定した場合は、A/D 変換結果の加算値を変換精度のビット数に 2 ビット分拡張したデータとして、変換回数を 16 回に設定した場合は、A/D 変換結果の加算値を変換精度のビット数に 4 ビット分拡張したデータとして、A/D データレジスタに保持します。A/D 変換値加算モードを選択した場合でも、A/D データレジスタフォーマット選択ビットの設定に従い、A/D データレジスタに値が格納されます。

# 26.2.2 A/D 自己診断データレジスタ (ADRD)

アドレス S12AD.ADRD 0008 901Eh



ADRD レジスタは、12 ビット A/D コンバータの自己診断で A/D 変換した結果を格納する 16 ビットの読み出し専用レジスタです。A/D 変換値に加えて、自己診断のステータスが付加されます。ADRD レジスタは下記の条件でフォーマットが異なります。

• A/D データレジスタフォーマット選択ビット (ADCER.ADRFMT) の設定値(右詰め、または左詰め)

AD 自己診断機能には A/D 変換加算モードと A/D 変換平均モードを適用することはできません。自己診断の詳細については「26.2.9 A/D コントロール拡張レジスタ(ADCER)」を参照してください。

以下、条件ごとのフォーマットを示します。

- 右詰めのフォーマットに設定した場合 b11-b0 に A/D 変換値を格納します。b15-b14 に自己診断ステータスを格納します。読み出し時、b13-b12 は "0" が読み出されます。
- 左詰めのフォーマットに設定した場合 b15-b4に A/D 変換値を格納します。b1-b0に自己診断ステータスを格納します。読み出し時、b3-b2は "0"が読み出されます。

表26.4 自己診断ステータス内容

右詰めフォーマット時のb15-b14 左詰めフォーマット時のb1-b0	自己診断ステータス
00b	パワーオンから一度も自己診断を実施していないことを示します
01b	0Vの電圧値の自己診断を実施したことを示します
10b	基準電源×1/2の電圧値の自己診断を実施したことを示します
11b	基準電源の電圧値の自己診断を実施したことを示します

注. 自己診断の詳細については、「26.2.9 A/Dコントロール拡張レジスタ (ADCER)」を参照してください。

# 26.2.3 A/D コントロールレジスタ (ADCSR)

アドレス S12AD.ADCSR 0008 9000h



ビット	シンボル	ビット名	機能	R/W
b4-b0	DBLANS[4:0]	ダブルトリガ対象チャネル 選択ビット	ダブルトリガ対象のアナログ入力を1チャネル選択します。ダブルトリガモード選択時のみ有効です	R/W
b5	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W
b6	GBADIE	グループBスキャン終了割 り込み許可ビット	0:グループBのスキャン終了後に割り込み発生を禁止 1:グループBのスキャン終了後に割り込み発生を許可	
b7	DBLE	ダブルトリガモード選択 ビット	0:ダブルトリガモード非選択 1:ダブルトリガモード選択	R/W
b8	EXTRG	トリガ選択ビット <sup>(注1)</sup>	0:同期トリガによるA/D変換の開始を選択 1:非同期トリガによるA/D変換の開始を選択	R/W
b9	TRGE	トリガ開始許可ビット	0:同期、非同期トリガによるA/D変換の開始を禁止 1:同期、非同期トリガによるA/D変換の開始を許可	R/W
b11-b10	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W
b12	ADIE	スキャン終了割り込み許可 ビット	0:スキャン終了後の割り込み発生の禁止 1:スキャン終了後の割り込み発生の許可	R/W
b14-b13	ADCS[1:0]	スキャンモード選択ビット	b14 b13 0 0:シングルスキャンモード 0 1:グループスキャンモード 1 0:連続スキャンモード 1 1:設定禁止	R/W
b15	ADST	A/D変換スタートビット	0: A/D変換停止 1: A/D変換開始	R/W

注 1. 外部端子(非同期トリガ)で A/D 変換を起動する方法 外部端子(ADTRG0#)に High を入力した状態で、ADCSR.TRGE ビットを"1"、ADCSR.EXTRG

外部端子(ADTRG0#)にHighを入力した状態で、ADCSR.TRGEビットを"1"、ADCSR.EXTRGビットを"1"にします。その後、ADTRG0#の信号をLowに変化させると、ADTRG0#の立ち下がりエッジを検出し、スキャン変換を開始します。このときのLow入力のパルス幅は、1.5PCLKクロック以上必要です。

ADCSR レジスタは、ダブルトリガモードの設定、A/D 変換起動トリガの設定、スキャン終了割り込み許可/禁止、スキャンモードの選択、A/D 変換の開始/停止を行うレジスタです。

#### DBLANS[4:0] ビット(ダブルトリガ対象チャネル選択ビット)

ダブルトリガモードで A/D 変換データを二重化する 1 チャネルを選択します。

DBLANS[4:0] ビットで選択したチャネルのアナログ入力を、1回目の A/D 変換開始トリガで変換した結果が A/D データレジスタ y に格納され、2回目の A/D 変換開始トリガで変換した結果が A/D データ二重化レジスタに格納されます。表 26.5 にダブルトリガ対象チャネルの選択表を示します。

ダブルトリガモードを選択した場合は、ADANSAO レジスタで選択したチャネルの選択は無効になり、DBLANS[4:0] ビットで選択した 1 チャネルが A/D 変換を行うチャネルとなります。

グループスキャンモードでダブルトリガモードを選択した場合、グループ A のみダブルトリガモードの動作を行い、グループ B, C はダブルトリガモードの動作を行いません。また、ダブルトリガモード時は、グループ A に複数チャネルのアナログ入力、内部基準電圧は選択できませんが、グループ B, C には複数チャネルのアナログ入力、内部基準電圧が選択可能です。

また、DBLANS[4:0] ビットは、ADST ビットが "0" のときに設定してください (ADST ビットへの "1" 書き込みと同時設定もしないでください)。

DBLANS[4:0]	二重化チャネル
00000b	AN000
00001b	AN001
00010b	AN002
00011b	AN003
00100b	AN004
00101b	AN005
00110b	AN006
00111b	AN007

表 26.5 DBLANS[4:0]ビット設定値とダブルトリガ対象チャネルの関係

注. 自己診断、内部基準電圧のA/D変換データは、二重化を選択できません。

## GBADIE ビット(グループBスキャン終了割り込み許可ビット)

グループスキャンモードでのグループBのスキャン終了割り込みの発生を許可/禁止します。

## DBLE ビット(ダブルトリガモード選択ビット)

ダブルトリガモードは、1回目の同期トリガで変換された結果と2回目で変換された結果を別々の結果レジスタに格納する機能です。

ダブルトリガモードを選択した場合、ADANSAOレジスタで指定したチャネルは無効となり、

DBLANS[4:0] ビットで選択したチャネルが有効となります。ADSTRGR.TRSA[5:0] ビットで選択された同期トリガのみで動作します。非同期トリガ、およびソフトウェアトリガは発生させないでください。1回目の同期トリガで変換した結果は、A/D データレジスタ y に格納され、2回目の同期トリガで変換した結果は、A/D データ二重化レジスタに格納されます。このとき、ADIE ビットが "I" に設定していると、1回目の変換終了時は割り込みを発生せず、2回目の変換終了時に割り込みを発生します。

なお、ダブルトリガモードは、連続スキャンモードで使用しないでください。さらに、自己診断機能および内部基準電圧の変換でも使用しないでください。また、グループスキャンモードでダブルトリガモードを使用する場合、グループ A で内部基準電圧の A/D 変換を選択しないでください。

DBLE ビットの設定は、あらかじめ ADST ビットを "0" にしてから行ってください。

#### EXTRG ビット(トリガ選択ビット)

A/D 変換を起動するトリガを同期トリガにするか、非同期トリガにするかを選択します。

グループスキャンモードでは、グループ A の選択トリガに対して本ビットの設定が有効です。グループ B、グループ C は、本ビットの設定に依らず選択した同期トリガで A/D 変換を開始します。

## TRGE ビット(トリガ開始許可ビット)

同期トリガ、非同期トリガによる A/D 変換の起動を許可 / 禁止します。

グループスキャンモードでは、このビットを"1"にしてください。

#### ADIE ビット(スキャン終了割り込み許可ビット)

グループスキャンモードでのグループ B とグループ C を除く、A/D スキャン変換終了割り込みの発生を許可 / 禁止します。

ダブルトリガモードを非選択に設定した場合は、1回のスキャンが終了したときに、ADIE ビットが"1" に設定されていれば、A/D スキャン変換終了割り込みが発生します。

ダブルトリガモードを選択した場合は、ADSTRGR.TRSA[5:0] ビットで選択した同期トリガからのトリガで開始したスキャンに限り、2回目のスキャンが終了したときに ADIE ビットが "1" に設定されていれば



A/D スキャン変換終了割り込みが発生します。

ソフトウェアトリガでスキャンを開始した場合は、ダブルトリガモードを選択した場合であっても、スキャンが終了した時に ADIE ビットが "1" にセットされていれば A/D スキャン変換終了割り込みが発生します。

## ADCS[1:0] ビット(スキャンモード選択ビット)

スキャン変換モードを選択します。

シングルスキャンモードは、ADANSAO レジスタで選択したアナログ入力を若いチャネル番号順に A/D 変換を実施し、選択されたすべてのチャネルの変換が終了するとスキャン変換を停止します。

連続スキャンモードは、ADCSR.ADST ビットが"1"の間、ADANSA0 レジスタで選択したチャネルのアナログ入力を若いチャネル番号順に A/D 変換を実施し、選択されたすべてのチャネルの変換が終了すると最初のチャネルに戻り A/D 変換を継続します。連続スキャン中に ADCSR.ADST ビットを"0"にすると、スキャン中に A/D 変換を停止します。

グループスキャンモードは ADSTRGR.TRSA[5:0] ビットで選択した同期トリガを開始条件として、

ADANSAO レジスタで選択したチャネルのアナログ入力 (グループ A) を若いチャネル番号順に A/D 変換を 実施し、選択したすべてのチャネルの A/D 変換が終了すると停止します。また、同様に

ADSTRGR.TRSB[5:0] ビット、ADGCTRGR.TRSC[5:0] ビットで選択した同期トリガを A/D 変換開始条件として、ADANSB0 レジスタ、ADANSC0 レジスタで選択したチャネルのアナログ入力(グループ B またはグループ C)を若いチャネル番号順に A/D 変換を実施し、選択されたすべてのチャネルの A/D 変換が終了すると停止します。

グループスキャンモードを選択する場合は、グループ A とグループ B とグループ C で異なるチャネルと異なるトリガを選択してください。

グループスキャンモード設定時に 2 つのグループを使用する場合、グループ A とグループ B を使用してください(ADGCTRGR.GRCE ビット = 0)。また、3 つのグループを使用する場合、グループ A、グループ B とグループ C を使用してください(ADGCTRGR.GRCE ビット = 1)。

内部基準電圧を選択する場合は、シングルスキャンモードを選択し、ADANSAO レジスタでのチャネル選択を全て非選択としてから A/D 変換を行います。選択した内部基準電圧の A/D 変換が終了すると停止します。

ADCS[1:0] ビットは、ADST ビットが "0" のときに設定してください (ADST ビットへの "1" 書き込みと 同時設定もしないでください)。

#### ADST ビット(A/D変換スタートビット)

A/D 変換の開始 / 停止を制御します。

ADST ビットを"1"に設定する前に、A/D 変換クロック、変換モード、変換対象アナログ入力の設定を行ってください。

["1"になる条件]

- ソフトウェアで"1"を書き込んだとき
- ADCSR.EXTRG ビットに "0"、ADCSR.TRGE ビットに "1" を設定し、ADSTRGR.TRSA[5:0] ビットで選択した同期トリガを検出したとき
- グループスキャンモードでADCSR.TRGEビットに"1"を設定しADSTRGR.TRSB[5:0]ビットで選択した同期トリガを検出したとき
- ADCSR.TRGE ビットと ADCSR.EXTRG ビットを"1"、ADSTRGR.TRSA[5:0] ビットを"000000b" に設定し、 非同期トリガを検出したとき
- グループ優先制御動作モード有効時(ADCSR.ADCS[1:0] ビット = 01b かつ ADGSPCR.PGS ビット = 1) に、グループ B またはグループ C のトリガを検出し、グループ B またはグループ C の A/D 変換を開始したとき




- グループ優先制御動作モード有効時(ADCSR.ADCS[1:0] ビット=01b かつ ADGSPCR.PGS ビット=1)
   に、ADGSPCR.GBRSCN ビットを"1"に設定し、グループBまたはグループCのA/D変換を再開したとき
- グループ優先制御動作モード有効時 (ADCSR.ADCS[1:0] ビット = 01b かつ ADGSPCR.PGS ビット = 1) に、ADGSPCR.GBRP ビットを "1" に設定し、最も優先度の低いグループの A/D 変換を開始したとき ["0" になる条件]
- ソフトウェアで"0"を書き込んだとき
- シングルスキャンモードで、選択したすべてのチャネルまたは内部基準電圧の A/D 変換が終了したとき
- グループスキャンモードでグループAのスキャンが終了したとき
- グループスキャンモードでグループBのスキャンが終了したとき
- グループスキャンモードでグループ C のスキャンが終了したとき
- グループ優先制御動作モード有効時(ADCSR.ADCS[1:0] ビット = 01b かつ ADGSPCR.PGS ビット = 1)に、ADGSPCR.GBRSCN ビットを "1" に設定し、低優先グループのトリガによるスキャンが終了したとき
- 注. グループ優先制御動作モード有効時(ADCSR.ADCS[1:0] ビット = 01b かつ ADGSPCR.PGS ビット = 1)、 ADST ビットを "1" にしないでください。
- 注. グループ優先制御動作モード有効時 (ADCSR.ADCS[1:0] ビット = 01b かつ ADGSPCR.PGS ビット = 1)、かつ ADGSPCR.GBRP ビット = 1 のとき、ADST ビットを "0" にしないでください。A/D 変換を強制停止させる場合、ADST ビットのクリア手順に従ってください。
- 注. グループ優先動作モード有効時(ADCSR.ADCS[1:0] ビット = 01b かつ ADGSPCR.PGS ビット = 1)にシングルスキャン連続機能を使用(ADGSPCR.GBRP ビット = 1)した場合、ADST ビットは "1" を保持します。

## 26.2.4 A/D チャネル選択レジスタ A0 (ADANSA0)

## (1) S12AD.ADANSA0

アドレス 0008 9004h



ビット	シンボル	ビット名	機能	R/W
b0	ANSA000	A/D変換チャネル選択ビット	0:AN000~AN007を変換対象から外す	R/W
b1	ANSA001		1 : AN000~AN007を変換対象とする 	R/W
b2	ANSA002			R/W
b3	ANSA003			R/W
b4	ANSA004			R/W
b5	ANSA005			R/W
b6	ANSA006			R/W
b7	ANSA007			R/W
b15-b8	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W

S12AD.ADANSA0 レジスタは、A/D 変換を行うチャネルのアナログ入力 AN000  $\sim$  AN007 を選択するレジスタです。グループスキャンモードでは、グループ A のチャネルを選択します。

## ANSA0n ビット (n = 00 ~ 07) (A/D 変換チャネル選択ビット)

A/D 変換を行うチャネルのアナログ入力 AN000  $\sim$  AN007 の選択を行います。選択するチャネルおよび チャネル数は任意に設定可能です。ANSA000 ビットが AN000 に、ANSA007 ビットが AN007 に対応します。


ダブルトリガモードを選択した場合は、S12AD.ADCSR.DBLANS[4:0] ビットで選択した 1 チャネルがグループ A の選択チャネルとなり、ANSA0n ビットの設定は無効になります。

ANSAOn ビットは、S12AD.ADCSR.ADST ビットが "0" のときに設定してください。

## 26.2.5 A/D チャネル選択レジスタ B0 (ADANSB0)

## (1) S12AD.ADANSB0

アドレス 0008 9014h



ビット	シンボル	ビット名	機能	R/W
b0	ANSB000	A/D変換チャネル選択ビット	0:AN000~AN007を変換対象から外す	R/W
b1	ANSB001		1:AN000~AN007を変換対象とする	R/W
b2	ANSB002			R/W
b3	ANSB003			R/W
b4	ANSB004			R/W
b5	ANSB005			R/W
b6	ANSB006			R/W
b7	ANSB007			R/W
b15-b8	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W

S12AD.ADANSB0 レジスタは、グループスキャンモード選択時にグループ B で A/D 変換を行うチャネルのアナログ入力 AN000 ~ AN007 を選択するレジスタです。S12AD.ADANSB0 レジスタはグループスキャンモード以外のスキャンモードでは使用しません。

#### ANSB0n ビット(n = 00 ~ 07)(A/D 変換チャネル選択ビット)

グループスキャンモード選択時にグループ B で A/D 変換を行うチャネルのアナログ入力 AN000 ~ AN007 の選択を行います。S12AD.ADANSB0 レジスタは他のスキャンモードでは使用しません。選択するチャネルおよびチャネル数は、グループ A で指定したチャネル(S12AD.ADANSA0 レジスタ、またはダブルトリガモードによる S12AD.ADCSR.DBLANS[4:0] ビットで選択したグループ A に該当するチャネル)以外から設定します。


ANSB000 ビットが AN000 に、ANSB007 ビットが AN007 に対応します。

ANSB0n ビットは、S12AD.ADCSR.ADST ビットが "0" のときに設定してください。

## 26.2.6 A/D チャネル選択レジスタ CO(ADANSCO)

## (1) S12AD.ADANSC0

アドレス 0008 90D4h



ビット	シンボル	ビット名	機能	R/W
b0	ANSC000	A/D変換チャネル選択ビット	0:AN000~AN007を変換対象から外す	R/W
b1	ANSC001		1 : AN000~AN007を変換対象とする  	R/W
b2	ANSC002			R/W
b3	ANSC003			R/W
b4	ANSC004			R/W
b5	ANSC005			R/W
b6	ANSC006			R/W
b7	ANSC007			R/W
b15-b8	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W

S12AD.ADANSC0 レジスタは、グループスキャンモード選択時にグループ C で A/D 変換を行うチャネルのアナログ入力 AN000 ~ AN007 を選択するレジスタです。S12AD.ADANSC0 レジスタはグループスキャンモード以外のスキャンモードでは使用しません。

#### ANSC0n ビット (n = 00 ~ 07) (A/D 変換チャネル選択ビット)

グループスキャンモード選択時にグループ C で A/D 変換を行うチャネルのアナログ入力 AN000  $\sim$  AN007 の選択を行います。S12AD.ADANSC0 レジスタは他のスキャンモードでは使用しません。

ANSC000 ビットが AN000 に、ANSC007 ビットが AN007 に対応します。

ANSCOn ビットは、S12AD.ADCSR.ADST ビットが "0" のときに設定してください。

## 26.2.7 A/D 変換値加算 / 平均機能チャネル選択レジスタ 0 (ADADS0)

### (1) S12AD.ADADS0

アドレス 0008 9008h



ビット	シンボル	ビット名	機能	R/W
b0	ADS000	A/D変換値加算/平均チャネル選択	0:AN000~AN007のA/D変換値加算/平均モード非選択	R/W
b1	ADS001	] ビット	1 : AN000~AN007のA/D変換値加算/平均モード選択	R/W
b2	ADS002			R/W
b3	ADS003			R/W
b4	ADS004			R/W
b5	ADS005			R/W
b6	ADS006			R/W
b7	ADS007			R/W
b15-b8	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W

S12AD.ADADS0 レジスタは、A/D 変換を連続 2  $\sim$  4、16 回実施して加算(積算)、または平均する A/D 変換チャネル AN000  $\sim$  AN007 を選択します。

## ADS0n ビット (n = 00 ~ 07) (A/D 変換値加算 / 平均チャネル選択ビット)

S12AD.ADANSA0.ANSA0n ビット  $(n=00\sim07)$ 、または S12AD.ADCSR.DBLANS[4:0] ビットと S12AD.ADANSB0.ANSB0n ビットで選択した A/D 変換チャネルと同一番号の ADS0n ビットを "1" にすると、S12AD.ADADC.ADC[2:0] ビットで設定した回数( $2\sim4$ 、16回)分、選択したチャネルのアナログ入力を連続して A/D 変換し、S12AD.ADADC.AVEE ビットが "0" の場合、加算(積算)した値を、

S12AD.ADADC.AVEE ビットが "1" の場合、加算(積算)値から平均した値を A/D データレジスタに格納します。加算 / 平均モードが非選択の A/D 変換チャネルは、通常の 1 回変換を実施し、A/D データレジスタに値を格納します。

ADS0n ビットは、S12AD.ADCSR.ADST ビットが "0" のときに設定してください。

## 26.2.8 A/D 変換値加算 / 平均回数選択レジスタ (ADADC)

アドレス S12AD.ADADC 0008 900Ch



ビット	シンボル	ビット名	機能	R/W
b2-b0	ADC[2:0]	加算回数選択ビット	b2 b0 0 0 0:1回変換(加算なし。通常変換と同じ) 0 0 1:2回変換(1回加算を行う) 0 1 0:3回変換(2回加算を行う)(注1) 0 1 1:4回変換(3回加算を行う) 1 0 1:16回変換(15回加算を行う)(注1) 上記以外は設定しないでください	R/W
b6-b3	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W
b7	AVEE	平均モードイネーブルビット	0:加算モードを選択 1:平均モードを選択	R/W

注1. AVEEビットは、2回変換、4回変換の時にのみ有効です。平均モードを選択した場合(ADADC.AVEE = 1)、3回変換(ADADC.ADC[2:0] = 010b) および16回変換(ADADC.ADC[2:0] = 101b) に設定しないでください。

ADADC レジスタは、A/D 変換値加算 / 平均モードが選択されたチャネル、内部基準電圧の A/D 変換に対して加算回数の設定と、加算モード / 平均モードの選択を行います。

## ADC[2:0] ビット (加算回数選択ビット)

ダブルトリガモードでの選択チャネル(ADCSR.DBLANS[4:0] ビットでの選択チャネル)を含む A/D 変換 および加算 / 平均モードが選択されたチャネル、内部基準電圧の A/D 変換に対して共通の加算回数を設定します。

ADADC.AVEE ビットを "1" にして平均モードを選択する場合、1 回変換(ADADC.ADC[2:0] = 000b)、3 回変換(ADADC.ADC[2:0] = 010b)および 16 回変換(ADADC.ADC[2:0] = 101b)に設定しないでください。 ADC[2:0] ビットの設定は、ADCSR.ADST ビットが "0" のときに行ってください。

#### AVEE ビット(平均モードイネーブルビット)


ダブルトリガモードでの選択チャネル (ADCSR.DBLANS[4:0] ビットでの選択チャネル) を含む A/D 変換 および加算 / 平均モードが選択されたチャネル、内部基準電圧の A/D 変換に対して加算モード、または平均 モードの選択を行います。

ADADC.AVEE ビットを "1" にして平均モードを選択する場合、1 回変換 (ADADC.ADC[2:0] = 000b)、3 回変換 (ADADC.ADC[2:0] = 010b) および 16 回変換 (ADADC.ADC[2:0] = 101b) に設定しないでください。1 回、3 回および 16 回変換の平均値を求めることはできません。

AVEE ビットの設定は、ADCSR.ADST ビットが"0"のときに設定してください。

## 26.2.9 A/D コントロール拡張レジスタ (ADCER)

アドレス S12AD.ADCER 0008 900Eh



ビット	シンボル	ビット名	機能	R/W
b4-b0	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W
b5	ACE	A/Dデータレジスタ自動クリアイ ネーブルビット	0:自動クリアを禁止 1:自動クリアを許可	R/W
b7-b6	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W
b9-b8	DIAGVAL[1:0]	自己診断変換電圧選択ビット	b9 b8 0 0: 自己診断電圧固定モード時は設定禁止 0 1:0Vの電圧を使って自己診断を行う 1 0: 基準電源×1/2の電圧を使って自己診断を行う 1 1: 基準電源の電圧を使って自己診断を行う	R/W
b10	DIAGLD	自己診断モード選択ビット	0:自己診断電圧ローテーションモード 1:自己診断電圧固定モード	R/W
b11	DIAGM	自己診断イネーブルビット	0:12ビットA/Dコンバータの自己診断を実施しない 1:12ビットA/Dコンバータの自己診断を実施する	R/W
b14-b12	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W
b15	ADRFMT	A/Dデータレジスタフォーマット 選択ビット	0:A/Dデータレジスタのフォーマットを右詰めにする 1:A/Dデータレジスタのフォーマットを左詰めにする	R/W

ADCER レジスタは、自己診断モード、A/D データレジスタ y(ADDRy)のフォーマット、A/D データレジスタの自動クリア機能の設定を行うレジスタです。

#### ACE ビット(A/D データレジスタ自動クリアイネーブルビット)

CPU, DTC によって ADDRy, ADRD, ADDBLDR, ADDBLDRA, ADDBLDRB, ADOCDR レジスタを読み出した後、当該レジスタの自動クリア (All"0") を行うか行わないかを選択します。A/D データレジスタの自動クリアにより各 A/D データレジスタの未更新故障を検出することができます。

### DIAGVAL[1:0] ビット(自己診断変換電圧選択ビット)

自己診断電圧固定モードでの電圧値を選択します。詳細は ADCER.DIAGLD ビットの説明を参照してください。

ADCER.DIAGVAL[1:0] ビットが "00b" の状態で ADCER.DIAGLD ビットを "1" に設定して、自己診断を実施しないでください。

### DIAGLD ビット(自己診断モード選択ビット)

自己診断で変換する 3 つの電圧値をローテーションするか、電圧値を固定するかを選択します。 ADCER.DIAGLD ビットを "0" にすると  $0V \to$  基準電源  $\times$   $1/2 \to$  基準電源の順番にローテーションして変換していきます。リセット後、自己診断ローテーションモードを選択した場合は 0V から自己診断を行います。自己診断電圧固定モードを選択した場合は ADCER.DIAGVAL[1:0] ビットで選択した電圧に固定して変換します。自己診断電圧ローテーションモードでは、スキャン変換が終了しても 0V に戻りませんので、再びスキャン変換を実施すると、前回の続きからローテーションします。自己診断電圧固定モードから、自己診断電圧ローテーションモードに切り替えた場合は、固定した電圧値からローテーションを開始します。

DIAGLD ビットの設定は、ADCSR.ADST が "0" のときに行ってください。



## DIAGM ビット(自己診断イネーブルビット)

自己診断を実施するかしないかを選択します。

自己診断は、12 ビット A/D コンバータの故障を検出するための機能です。内部で生成する 0V、基準電源×1/2、基準電源の 3 つの電圧値のいずれかを変換します。変換が終了すると自己診断データレジスタ (ADRD) に変換した電圧の情報と変換値を格納します。その後、ソフトウェアで ADRD レジスタを読み出し、変換値が正常の範囲にある(正常)かない(異常)かを判断します。自己診断は、スキャンごとの最初に 1 回実施され、3 つの電圧値のうち 1 つを A/D 変換します。グループスキャンモードで自己診断を選

DIAGM ビットの設定は、ADCSR.ADST ビットが "0" のときに行ってください。

択した場合は、グループ A とグループ B とグループ C のそれぞれで自己診断を実行します。

### ADRFMT ビット(A/D データレジスタフォーマット選択ビット)


ADDRy, ADDBLDR, ADDBLDRA, ADDBLDRB, ADOCDR, ADRD レジスタに格納するデータの右詰め/左詰めを選択します。

ADRFMT ビットの設定は、ADCSR.ADST ビットが "0" のときに行ってください。

各データレジスタのフォーマットの詳細は、「26.2.1 A/D データレジスタ y(ADDRy)( $y = 0 \sim 7$ )、A/D データ二重化レジスタ(ADDBLDR)、A/D データ二重化レジスタ A(ADDBLDRA)、A/D データ二重化レジスタ B(ADDBLDRB)、A/D 内部基準電圧データレジスタ(ADOCDR)」、「26.2.2 A/D 自己診断データレジスタ(ADRD)」を参照してください。

## 26.2.10 A/D 変換開始トリガ選択レジスタ(ADSTRGR)

アドレス S12AD.ADSTRGR 0008 9010h



ビット	シンボル	ビット名	機能	R/W
b5-b0	TRSB[5:0]	グループB専用A/D変換開始トリガ選 択ビット	グループスキャンモードでグループBのA/D変換開始ト リガを選択します	R/W
b7-b6	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W
b13-b8	TRSA[5:0]	A/D変換開始トリガ選択ビット	シングルスキャンモード、連続スキャンモードでのA/D 変換開始トリガを選択します。グループスキャンモード ではグループAのA/D変換開始トリガを選択します	R/W
b15-b14	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W

ADSTRGR レジスタは、A/D 変換開始トリガの選択を行うレジスタです。

## TRSB[5:0] ビット (グループ B 専用 A/D 変換開始トリガ選択ビット)

グループ B で選択したアナログ入力のスキャンを開始するトリガを選択します。TRSB[5:0] ビットはグループスキャンモードでのみ設定が必要なビットで、他のスキャンモードでは使用しません。グループ B のスキャン変換開始トリガには、ソフトウェアトリガと非同期トリガの設定は禁止です。よって、グループスキャンモードでは、TRSB[5:0] ビットを "000000b" 以外に設定し、ADCSR.TRGE ビットを "1" に設定してください

グループスキャンモードのグループ優先動作時に、2 グループを選択 (ADGCTRGR.GRCE = 0) した場合、ADGSPCR.GBRP ビットを "1" に設定することで、グループ B をシングルスキャンモードで連続動作させることができます。ADGSPCR.GBRP ビットを "1" に設定する場合は、TRSB[5:0] ビットを "3Fh" に設定してください。なお、A/D 変換で使用するトリガの発行間隔は、実際のスキャン変換時間( $t_{SCAN}$ )以上となるように設定してください。発行間隔が  $t_{SCAN}$  以内の場合は、トリガによる A/D 変換が無効となる場合があります。

A/D 変換開始トリガに PCLKB 動作モジュール (MTU) からのトリガを選択した場合、同期化処理の分だけ遅延が発生します。詳細は「26.3.5 アナログ入力のサンプリング時間とスキャン変換時間」を参照してください。

表 26.6 に TRSB[5:0] ビットでの A/D 起動要因選択一覧を示します。

## TRSA[5:0] ビット(A/D 変換開始トリガ選択ビット)

シングルスキャンモード、連続スキャンモードでの A/D 変換開始トリガの選択を行います。グループスキャンモードではグループ A で選択したアナログ入力のスキャンを開始するトリガを選択します。グループスキャンモードまたはダブルトリガモードでスキャンを実行する場合は、ADCSR.TRGE ビットを "I" に設定してください。

- 同期トリガの A/D 変換起動要因を使用する場合は、ADCSR.TRGE ビットを "1" に設定し、かつ ADCSR.EXTRG ビットを "0" に設定してください。
- 非同期トリガを使用する場合は、ADCSR.TRGE ビットを"1"に設定し、かつ ADCSR.EXTRG ビットを"1" に設定してください。
- ソフトウェアトリガ (ADCSR.ADST) は、ADCSR.TRGE ビット、ADCSR.EXTRG ビット、TRSA[5:0]



ビットの設定値にかかわらず有効です。

なお、A/D 変換で使用するトリガの発行間隔は、実際のスキャン変換時間( $t_{SCAN}$ )以上となるように設定してください。発行間隔が  $t_{SCAN}$  以内の場合は、トリガによる A/D 変換が無効となる場合があります。 A/D 変換開始トリガに PCLKB 動作モジュール(MTU)からのトリガを選択した場合、同期化処理の分だけ遅延が発生します。詳細は「26.3.5 アナログ入力のサンプリング時間とスキャン変換時間」を参照してください。  $\mathbf{表}$  26.7 に TRSA[5:0] ビットでの A/D 起動要因選択一覧を示します。

表 26.6 TRSB[5:0] ビットでの A/D 起動要因選択一覧


モジュール	要因	備考	TRSB[5]	TRSB[4]	TRSB[3]	TRSB[2]	TRSB[1]	TRSB[0]
トリガ要因	非選択状態		1	1	1	1	1	1
MTU	TRGA0N	MTU0.TGRAのコンペアマッチ/インプットキャプチャ	0	0	0	0	0	1
	TRGA1N	MTU1.TGRAのコンペアマッチ/インプットキャプチャ	0	0	0	0	1	0
	TRGA2N	MTU2.TGRAのコンペアマッチ/インプットキャプチャ	0	0	0	0	1	1
	TRGA3N	MTU3.TGRAのコンペアマッチ/インプットキャプチャ	0	0	0	1	0	0
	TRGA4N	MTU4.TGRAのコンペアマッチ/インブットキャブチャ、 または相補 PWMモード時MTU4.TCNTのアンダフロー (谷)	0	0	0	1	0	1
	TRG0N	MTU0.TGREのコンペアマッチ	0	0	1	0	0	0
	TRG4AN	MTU4.TADCORAとMTU4.TCNTのコンペアマッチ	0	0	1	0	0	1
	TRG4BN	MTU4.TADCORBとMTU4.TCNTのコンペアマッチ	0	0	1	0	1	0
	TRG4AN または TRG4BN	MTU4.TADCORAとMTU4.TCNTのコンペアマッチ、またはMTU4.TADCORBとMTU4.TCNTのコンペアマッチ	0	0	1	0	1	1
	TRG4ABN	MTU4.TADCORAとMTU4.TCNTのコンペアマッチと、 MTU4.TADCORBとMTU4.TCNTのコンペアマッチ(割 り込み間引き機能2を使用時)	0	0	1	1	0	0

表 26.7 TRSA[5:0] ビットでの A/D 起動要因選択一覧

モジュール	要因	備考	TRSA[5]	TRSA[4]	TRSA[3]	TRSA[2]	TRSA[1]	TRSA[0]
トリガ要因	トリガ要因非選択状態			1	1	1	1	1
外部端子	ADTRG0# トリガ入力端子		0	0	0	0	0	0
MTU	TRGA0N	MTU0.TGRAのコンペアマッチ/インプットキャプチャ	0	0	0	0	0	1
	TRGA1N	MTU1.TGRAのコンペアマッチ/インプットキャプチャ	0	0	0	0	1	0
	TRGA2N	MTU2.TGRAのコンペアマッチ/インプットキャプチャ	0	0	0	0	1	1
	TRGA3N	MTU3.TGRAのコンペアマッチ/インプットキャプチャ	0	0	0	1	0	0
	TRGA4N	MTU4.TGRAのコンペアマッチ/インプットキャプ チャ、または相補PWMモード時MTU4.TCNTのアンダ フロー(谷)	0	0	0	1	0	1
	TRG0N	MTU0.TGREのコンペアマッチ	0	0	1	0	0	0
	TRG4AN	MTU4.TADCORAとMTU4.TCNTのコンペアマッチ	0	0	1	0	0	1
	TRG4BN	MTU4.TADCORBとMTU4.TCNTのコンペアマッチ	0	0	1	0	1	0
	TRG4AN または TRG4BN	MTU4.TADCORAとMTU4.TCNTのコンペアマッチ、またはMTU4.TADCORBとMTU4.TCNTのコンペアマッチ	0	0	1	0	1	1
	TRG4ABN	MTU4.TADCORAとMTU4.TCNTのコンペアマッチと、 MTU4.TADCORBとMTU4.TCNTのコンペアマッチ(割 り込み間引き機能2を使用時)	0	0	1	1	0	0

# 26.2.11 A/D 変換拡張入力コントロールレジスタ (ADEXICR)

アドレス S12AD.ADEXICR 0008 9012h



ビット	シンボル	ビット名	機能	R/W
b0	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W
b1	OCSAD	内部基準電圧A/D変換値加算/平均モード 選択ビット	0:内部基準電圧 A/D 変換値加算/平均モード非選択 1:内部基準電圧 A/D 変換値加算/平均モード選択	R/W
b8-b2	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W
b9	OCSA	内部基準電圧 A/D 変換選択ビット	0:内部基準電圧をA/D変換しない 1:内部基準電圧をA/D変換する	R/W
b15-b10	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W

ADEXICR レジスタは、内部基準電圧の A/D 変換の設定をします。

#### OCSAD ビット(内部基準電圧 A/D 変換値加算 / 平均モード選択ビット)

内部基準電圧の A/D 変換を選択し、OCSAD ビットを"1"にすると、ADADC.ADC[2:0] ビットで設定した回数( $2 \sim 4$ 、16 回)分、内部基準電圧を連続して A/D 変換し、ADADC.AVEE ビットが"0"の場合は加算(積算)した値を、ADADC.AVEE ビットが"1"の場合は平均した値を A/D 内部基準電圧データレジスタ(ADOCDR)に格納します。

OCSAD ビットは、ADCSR.ADST ビットが "0" のときに設定してください。


#### OCSA ビット(内部基準電圧 A/D 変換選択ビット)

シングルスキャンモードでの内部基準電圧の A/D 変換を選択します。内部基準電圧の A/D 変換を行う場合は、ADANSAO レジスタ、ADANSBO レジスタの全ビットと ADCSR.DBLE ビットの全てに "0" を設定し、シングルスキャンモードで実行してください。OCSA ビットの設定は、ADCSR.ADST ビットが "0" のときに行ってください。内部基準電圧の A/D 変換は、サンプリング前にディスチャージを行う必要がありますので、ADDISCR.ADNDIS[4:0] ビットに "0Fh" を自動的に設定します。また、サンプリング時間は  $5\mu s$  以上に設定してください。

内部基準電圧の A/D 変換は、ディスチャージ完了後、サンプリングが開始するので、オートディスチャージ期間 (15ADCLK) がサンプリング前に挿入されます。

## 26.2.12 A/D グループ C トリガ選択レジスタ (ADGCTRGR)

アドレス S12AD.ADGCTRGR 0008 90D9h



ビット	シンボル	ビット名	機能	R/W
b5-b0	TRSC[5:0]	グループC専用A/D変換開始トリガ選択 ビット	グループスキャンモードでグループCのA/D変換開始 トリガを選択します	R/W
b6	GCADIE	グループCスキャン終了割り込み許可 ビット	0:グループCのスキャン終了後に割り込み発生を禁止 1:グループCのスキャン終了後に割り込み発生を許可	R/W
b7	GRCE	グループC専用A/D変換動作許可ビット	グループCのA/D変換動作許可を設定します 0:グループCを使用しない 1:グループCを使用する	R/W

ADGCTRGR レジスタは、グループ C の動作許可設定と A/D 変換開始トリガを選択します。グループ優先動作の設定は、表 26.11、表 26.12 を参照してください。

#### TRSC[5:0] ビット (グループ C 専用 A/D 変換開始トリガ選択ビット)

グループ C で選択したアナログ入力のスキャンを開始するトリガの選択を行います。TRSC[5:0] ビットは グループスキャンモードでのみ使用可能なビットで、他のスキャンモードでは使用しません。グループ C の スキャン変換開始トリガには、ソフトウェアトリガと非同期トリガは設定できません。グループスキャン モードでグループ C を使用する場合は、TRSC[5:0] ビットを "000000b" 以外に設定し、ADCSR.TRGE ビットを "1"、GRCE ビットを "1" に設定してください。

グループスキャンモードのグループ優先制御時にグループ C を使用し、ADGSPCR.GBRP ビットを "1" に設定することで、グループ C をシングルスキャンモードで連続動作させることができます。グループ C をシングルスキャンモードで連続動作させる場合は、TRSC[5:0] ビットを "3Fh" に設定し、トリガ選択を無効にしてください。

なお、AD変換で使用するトリガの発行間隔は、実際のスキャン変換時間( $t_{SCAN}$ )以上となるように設定してください。発行間隔が  $t_{SCAN}$  以内の場合は、トリガによる A/D 変換が無効となる場合があります。

A/D 変換開始トリガに PCLKB 動作モジュール (MTU) からのトリガを選択した場合、同期化処理の分だけ遅延が発生します。詳細は「26.3.5 アナログ入力のサンプリング時間とスキャン変換時間」を参照してください。

表 26.8 に TRSC[5:0] ビット (グループ C 専用) での A/D 起動要因選択一覧を示します。

表 26.8 TRSC[5:0] ビット (グループ C専用) での A/D 起動要因選択一覧

モジュール	要因	備考	TRSC[5]	TRSC[4]	TRSC[3]	TRSC[2]	TRSC[1]	TRSC[0]
トリガ要因	トリガ要因非選択状態			1	1	1	1	1
MTU	TRGA0N	MTU0.TGRAのコンペアマッチ/インプットキャプチャ	0	0	0	0	0	1
	TRGA1N	MTU1.TGRAのコンペアマッチ/インプットキャプチャ	0	0	0	0	1	0
	TRGA2N	MTU2.TGRAのコンペアマッチ/インプットキャプチャ	0	0	0	0	1	1
	TRGA3N	MTU3.TGRAのコンペアマッチ/インプットキャプチャ	0	0	0	1	0	0
	TRGA4N	MTU4.TGRAのコンペアマッチ/インプットキャプチャ、 または相補PWMモード時MTU4.TCNTのアンダフロー (谷)	0	0	0	1	0	1
	TRG0N	MTU0.TGREのコンペアマッチ	0	0	1	0	0	0
	TRG4AN	MTU4.TADCORAとMTU4.TCNTのコンペアマッチ	0	0	1	0	0	1
	TRG4BN	MTU4.TADCORBとMTU4.TCNTのコンペアマッチ	0	0	1	0	1	0
	TRG4AN または TRG4BN	MTU4.TADCORAとMTU4.TCNTのコンペアマッチ、またはMTU4.TADCORBとMTU4.TCNTのコンペアマッチ	0	0	1	0	1	1
	TRG4ABN	MTU4.TADCORAとMTU4.TCNTのコンペアマッチと、 MTU4.TADCORBとMTU4.TCNTのコンペアマッチ(割 り込み間引き機能2を使用時)	0	0	1	1	0	0

## GCADIE ビット (グループ C スキャン終了割り込み許可ビット)

グループスキャンモードでのグループ C のスキャン終了割り込みの発生を許可/禁止します。


### GRCE ビット(グループ C 専用 A/D 変換動作許可ビット)

グループスキャンモードでグループ C を使用する場合は、GRCE ビットを "1" にしてください。GRCE ビットが "0" の場合は、グループ C のトリガ入力が無効となります。グループ C を使用したグループ優先動作(ADGSPCR.PGS ビットが "1")で、ADGSPCR.GBRP ビットを "1" とすると、グループ C がシングルスキャンの連続動作を行います。(GRCE ビットを "1" にするとグループ B はシングルスキャンの連続動作を行いません)

GRCE ビットは、ADCSR.ADST ビットが "0" のときに設定してください。

# 26.2.13 A/D サンプリングステートレジスタ n (ADSSTRn) (n = 0 ~ 7, O)

S12AD.ADSSTR0 0008 90E0h, S12AD.ADSSTR1 0008 90E1h, S12AD.ADSSTR2 0008 90E2h, S12AD.ADSSTR3 0008 90E3h, S12AD.ADSSTR4 0008 90E4h, S12AD.ADSSTR5 0008 90E5h, S12AD.ADSSTR6 0008 90E6h, S12AD.ADSSTR7 0008 90E7h, S12AD.ADSSTRO 0008 90DFh



ADSSTRn レジスタは、アナログ入力のサンプリング時間の設定を行います。

1 ステート = 1ADCLK (A/D 変換クロック) 幅で ADCLK クロックが 32MHz であれば 1 ステート = 31.25ns になります。初期値は 13 ステートです。アナログ入力信号源のインピーダンスが高くサンプリング時間が不足する場合や、ADCLK クロックが低速な場合に、サンプリング時間を調整することができます。 ADSSTRn レジスタは、ADCSR.ADST が "0" のときに設定してください。サンプリング時間の設定下限値は、PCLK と ADCLK の周波数比により異なります。

PCLK: ADCLK 周波数比 = 1:1,2:1,4:1,8:1 の場合、5 ステート以上の値を設定してください。

表 26.9 に A/D サンプリングステートレジスタと対象チャネルの関係を示します。 詳細は、「26.3.5 アナログ入力のサンプリング時間とスキャン変換時間」を参照してください。


表26.9 A/Dサンプリングステートレジスタと対象チャネルの関係

ユニット	レジスタ名	対象チャネル
S12AD	ADSSTR0 レジスタ	AN000、自己診断
	ADSSTR1 レジスタ	AN001
	ADSSTR2レジスタ	AN002
	ADSSTR3レジスタ	AN003
	ADSSTR4レジスタ	AN004
	ADSSTR5レジスタ	AN005
	ADSSTR6レジスタ	AN006
	ADSSTR7レジスタ	AN007
	ADSSTRO レジスタ	内部基準電圧 (注1)

注1. 内部基準電圧をA/D変換する場合、サンプリング時間を5µs以上に設定する必要があります。

# 26.2.14 A/D サンプル & ホールド回路コントロールレジスタ (ADSHCR)

アドレス S12AD.ADSHCR 0008 9066h



ビット	シンボル	ビット名	機能	R/W
b7-b0	SSTSH[7:0]	チャネル専用サンプル&ホールド回路サ ンプリング時間設定ビット	4~255ステートの間でサンプリング時間を設定します	R/W
b10-b8	SHANS[2:0]	チャネル専用サンプル&ホールド回路バイパス選択ビット	AN000~AN002のチャネル専用サンプル&ホールド回路を使用するか、使用せずバイパスするかを選択します。 0:チャネル専用サンプル&ホールド回路をバイパス1:チャネル専用サンプル&ホールド回路を使用	R/W
b15-b11	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W

ADSHCR レジスタは、チャネル専用サンプル & ホールド回路を設定するレジスタです。

## SSTSH[7:0] ビット(チャネル専用サンプル & ホールド回路サンプリング時間設定ビット)

チャネル専用サンプル & ホールド回路のサンプリング時間設定をします。1 ステート = 1ADCLK クロック (A/D 変換クロック) 幅で ADCLK クロックが 32MHz であれば1 ステート = 31.25ns になります。初期値は26 ステートです。アナログ入力信号源のインピーダンスが高くサンプリング時間が不足する場合や、ADCLK クロックが低速な場合に、サンプリング時間を調整することができます。SSTSH[7:0] ビットの設定は、ADCSR.ADST ビットが"0"のときに行ってください。サンプリング時間の設定値は、4 ステート以上255 ステート以下の値を設定してください。また、サンプリングステート設定値は、「32.5 A/D 変換特性」の測定条件以上となるように設定してください。


#### SHANS[2:0] ビット(チャネル専用サンプル&ホールド回路バイパス選択ビット)

アナログ入力 AN000 ~ AN002 のチャネル専用サンプル & ホールド回路を使用するか、使用しないでバイパスするかを選択します。SHANS[0] ビットが AN000、SHANS[1] ビットが AN001、SHANS[2] ビットが AN002 のチャネル専用サンプル & ホールド回路の選択ビットになります。SHANS[2:0] ビットの設定は、ADCSR.ADST ビットが "0" のときに行ってください。

グループスキャンモードのグループ優先制御時に、グループBまたはグループCに AN000  $\sim$  AN002 のいずれかを選択した場合は、チャネル専用サンプルAホールド回路をバイパスする設定をしてください。

## 26.2.15 A/D 断線検出コントロールレジスタ (ADDISCR)

アドレス S12AD.ADDISCR 0008 907Ah



ビット	シンボル	ビット名	機能	R/W
b4-b0	ADNDIS[4:0]	A/D断線検出アシスト設定 ビット	b4 ADNDIS[4]:ディスチャージ/プリチャージの選択 0:ディスチャージ 1:プリチャージ b3-b0 ADNDIS[3:0]:ディスチャージ/プリチャージ期間	R/W
b7-b5	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W

ADDISCR レジスタは、断線検出アシスト機能を設定するレジスタです。


#### ADNDIS[4:0] ビット(A/D 断線検出アシスト設定ビット)

A/D 断線検出アシスト機能のプリチャージ/ディスチャージの設定、期間を設定します。ADNDIS[4] ビット = 1 でプリチャージ、ADNDIS[4] ビット = 0 でディスチャージが選択されます。ADNDIS[3:0] ビットで、プリチャージ/ディスチャージ期間を設定します。ADNDIS[3:0] ビット = 0000b の場合は、断線検出アシスト機能は無効です。ADNDIS[3:0] ビット = 0001b は設定禁止です。ADNDIS[3:0] ビット = 0000b, 0001b 以外では、設定した値がプリチャージ/ディスチャージ期間のステート数となります。ADNDIS[4:0] ビットの設定は、ADCSR.ADST ビットが"0"のときに行ってください。ADNDIS[3:0] を 0000b 以外に設定し、断線検出アシスト機能を有効にした場合は、チャネル専用サンプル&ホールド回路の断線検出アシスト機能は、サンプル&ホールド回路の衝線検出アシスト機能は、サンプル&ホールド回路の待機時間を設けて使用してください。

内部基準電圧を A/D 変換するために、ADEXICR.OCSA ビットを "1" にすると、ADNDIS[4:0] を自動的に "0Fh" に固定し、A/D 変換に先立ちディスチャージする設定(オートディスチャージ)となります。内部基 準電圧を A/D 変換するたびに、オートディスチャージ期間(15ADCLK)がサンプリング前に挿入されます。

# 26.2.16 A/D グループスキャン優先コントロールレジスタ (ADGSPCR)

アドレス S12AD.ADGSPCR 0008 9080h



ビット	シンボル	ビット名	機能	R/W
b0	PGS	グループ優先制御設定ビット (注1)	0:グループの優先制御動作を行わない 1:グループの優先制御動作を行う	R/W
b1	GBRSCN	低優先グループ再起動設定 ビット (注2)	(PGS = 1のときのみ有効。PGS = 0のときは予約ビット) 0:グループ優先制御で中断されたグループの再起動をしない 1:グループ優先制御で中断されたグループの再起動をする	R/W
b13-b2	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W
b14	LGRRS	再開チャネル選択ビット	(PGS = 1かつGBRSCN = 1のときのみ有効。PGS = 0または GBRSCN = 0ときは予約ビット) 0:スキャン先頭チャネルから再スキャンを行う 1:A/D変換が未終了チャネルから再スキャンを行う	R/W
b15	GBRP	シングルスキャン連続起動設 定ビット (注3)	(PGS = 1のときのみ有効。PGS = 0のときは予約ビット) 0:シングルスキャン連続動作しない 1:最も優先度の低いグループのシングルスキャン連続動作開始	R/W

- 注1. PGS ビットを"1"にするときは、ADCSR.ADCS[1:0] ビットを"01b"(グループスキャンモード)に設定してください。それ以外の設定をした場合、動作は保証されません。
- 注2. GBRSCNビットを"1"にする場合は、周辺モジュールクロック PCLK と A/D 変換クロック ADCLK の周波数比を1:1にしてください。
- 注3. GBRP ビットを"1"にした場合は、GBRSCN ビットの設定によらず、最も優先度の低いグループのシングルスキャン連続動作を実行します。

ADGSPCR レジスタは、グループスキャンモードで低優先グループのスキャンを中断し、優先グループのスキャンを実行する優先制御を設定するレジスタです。グループ優先動作の設定は、表 26.11、表 26.12 を参照してください。

## PGS ビット(グループ優先制御設定ビット)

グループスキャンモードでの優先動作を制御します。グループ優先制御動作を行うときに"1"を設定してください。

PGS ビットを "1" に設定するときは、ADCSR.ADCS[1:0] ビットを "01b" (グループスキャンモード) に設定してください。

グループ優先動作は、低優先グループのスキャン中に優先グループのスキャン開始を受け付け、低優先グループのスキャンを中断して優先グループのスキャンを開始します。優先順位は、グループ A >グループ B >グループ C の順です。グループ C のスキャン中にグループ D のスキャン開始を受け付けると、グループ D のスキャンを中断し、グループ D のスキャンを開始します。また、グループ D のスキャン中にグループ D のスキャン開始を受け付けるとグループ D のスキャンを中断し、グループ D のスキャンを開始します。同様にグループ D のスキャンを開始します。断し、グループ D のスキャンを開始します。

PGS ビットを "0" にする場合は、「26.6.2 A/D 変換停止時の注意事項」に従い、ソフトウェアでのクリアを行ってください。PGS ビットを "1" にする場合は、「26.3.4.3 グループ優先制御動作」の手順に従い設定を行ってください。

## GBRSCN ビット (低優先グループ再起動設定ビット)

グループ優先制御時の、再スキャン動作を設定します。

GBRSCN ビットを"1"にすると、優先グループのトリガ入力により低優先グループのスキャン動作が中断した後、優先グループのスキャン終了を待ってから、低優先グループのスキャンを再実行します。また、優先グループのスキャン中に低優先グループのトリガ入力があった場合、優先グループのスキャン終了を待って、低優先グループのスキャンを実行します。

GBRSCN ビットを "0" にした場合は、A/D 変換実行中に入力されたトリガは無視されます。また、GBRSCN ビットの設定は、ADCSR.ADST ビットが "0" のときに行ってください。

GBRSCN ビットの設定は、PGS ビットが"1"のときに有効となります。

## LGRRS ビット(再開チャネル選択ビット)

グループ優先動作時の、再スキャン開始チャネルを設定します。LGRRS ビットの設定は、PGS ビットとGBRSCN ビットが "1" のときに有効となります。

LGRRS ビットが "0" のとき、グループ優先動作によりスキャンを中断した低優先グループは、優先グループのスキャン終了後のスキャンを先頭チャネルから再実行します。

LGRRS ビットが "1" のとき、グループ優先動作によりスキャンを中断した低優先グループは、優先グループのスキャン終了後の再スキャンを A/D 変換未終了のチャネルから再実行 (注1) します。

LGRRS ビットの設定は、ADCSR.ADST ビットが"0"のときに行ってください。

注 1. 中断時に加算設定チャネルの A/D 変換が設定回数分終了していなければ、再実行時、加算設定チャネルは再度 A/D 変換を設定回数分実行します。

#### GBRP ビット(シングルスキャン連続起動設定ビット)

グループ優先動作設定で最も優先度の低いグループをシングルスキャンで連続動作させる場合に設定します。最も優先度の低いグループとは、グループ A,B,C を使用する場合はグループ C、グループ A,B のみを使用する場合は、グループ B になります。

GBRP ビットを "1" にすると、最も優先度の低いグループのシングルスキャンが起動します。スキャン終了後、自動的に最も優先度の低いグループのシングルスキャンを再開します。グループ優先動作でスキャンが中断した後は、優先グループの A/D 変換動作終了後、自動的に最も優先度の低いグループのシングルスキャンを再開します。

GBRP ビットを "1" にする場合は、事前に最も優先度の低いグループのトリガ入力を無効にしてください。GBRP ビットを "1" に設定した場合、GBRSCN ビットが "0" でも、最も優先度の低いグループのみ再スキャンを行います。


GBRP ビットは、ADCSR.ADST ビットが "0" のときに設定してください。

GBRP ビットの設定は、PGS ビットが "1" のときに有効となります。

# 26.2.17 A/D プログラマブルゲインアンプコントロールレジスタ (ADPGACR)

## (1) S12AD.ADPGACR

アドレス 0008 91A0h



ビット	シンボル	ビット名	機能	R/W
b0	_	予約ビット	読むと"1"が読めます。書く場合、"1"としてください	R/W
b1	P000SEL1	PGA P000用アンプ経由イネーブル ビット	0: PGA内アンプを経由しない 1: PGA内アンプを経由する	R/W
b2	P000ENAMP	PGA P000用アンプイネーブルビット	0:PGA内アンプを使用しない 1:PGA内アンプを使用する	R/W
b4-b3	_	予約ビット	読むと"1"が読めます。書く場合、"1"としてください	R/W
b5	P001SEL1	PGA P001用アンプ経由イネーブル ビット	0: PGA内アンプを経由しない 1: PGA内アンプを経由する	R/W
b6	P001ENAMP	PGA P001用アンプイネーブルビッ ト	0: PGA内アンプを使用しない 1: PGA内アンプを使用する	R/W
b8-b7	_	予約ビット	読むと"1"が読めます。書く場合、"1"としてください	R/W
b9	P002SEL1	PGA P002用アンプ経由イネーブル	0: PGA内アンプを経由しない 1: PGA内アンプを経由する	R/W
b10	P002ENAMP	PGA P002用アンプイネーブルビット	0: PGA内アンプを使用しない 1: PGA内アンプを使用する	R/W
b12-b11	_	予約ビット	読むと"1"が読めます。書く場合、"1"としてください	R/W
b14-b13	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W
b15	_	予約ビット	読むと"1"が読めます。書く場合、"1"としてください	R/W

S12AD.ADPGACR レジスタは、ユニット 0 のプログラマブルゲインアンプ P000 から P002 の使用 / 未使用を設定するレジスタです。

## P000SEL1 ビット(PGA P000 用アンプ経由イネーブルビット)

ユニット 0 のプログラマブルゲインアンプ P000 内アンプを経由する / しないを選択します。

### P000ENAMP ビット(PGA P000 用アンプイネーブルビット)

ユニット 0 のプログラマブルゲインアンプ P000 内アンプを使用する / しないを選択します。

#### P001SEL1 ビット (PGA P001 用アンプ経由イネーブルビット)

ユニット 0 のプログラマブルゲインアンプ P001 内アンプを経由する / しないを選択します。

#### P001ENAMP ビット(PGA P001 用アンプイネーブルビット)

ユニット 0 のプログラマブルゲインアンプ P001 内アンプを使用する / しないを選択します。

## P002SEL1 ビット (PGA P002 用アンプ経由イネーブル)

ユニット 0 のプログラマブルゲインアンプ P002 内アンプを経由する / しないを選択します。




## P002ENAMP ビット(PGA P002 用アンプイネーブルビット)

ユニット 0 のプログラマブルゲインアンプ P002 内アンプを使用する / しないを選択します。

# 26.2.18 A/D プログラマブルゲインアンプゲイン設定レジスタ 0 (ADPGAGS0)

## (1) S12AD.ADPGAGS0

アドレス 0008 91A2h



ビット	シンボル	ビット名	機能	R/W
b3-b0	P000GAIN[3:0]	PGA P000ゲイン設定ビット	各設定と増幅率の関係は以下のようになります。	R/W
b7-b4	P001GAIN[3:0]	PGA P001 ゲイン設定ビット	0 0 0 0 : × 2.000 0 0 0 1 : × 2.500	R/W
b11-b8	P002GAIN[3:0]	PGA P002ゲイン設定ビット	0100:×3.077 1001:×5.000 1100:×8.000 1101:×10.000 上記以外は設定しないでください	R/W
b15-b12	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W

S12AD.ADPGAGS0 レジスタは、ユニット 0 のプログラマブルゲインアンプ P000 から P002 の増幅率を設定するレジスタです。

## P000GAIN[3:0] ビット(PGA P000 ゲイン設定ビット)

ユニット 0 のプログラマブルゲインアンプ P000 のゲイン倍率を設定します。

### P001GAIN[3:0] ビット(PGA P001 ゲイン設定ビット)

ユニット 0 のプログラマブルゲインアンプ P001 のゲイン倍率を設定します。

## P002GAIN[3:0] ビット (PGA P002 ゲイン設定ビット)

ユニット 0 のプログラマブルゲインアンプ P002 のゲイン倍率を設定します。

## 26.3 動作説明

## 26.3.1 スキャンの動作説明

スキャンとは、選択したチャネルのアナログ入力を順次 A/D 変換する動作です。

スキャン変換の動作モードには、シングルスキャンモードと連続スキャンモードとグループスキャンモードの3種類の動作モードがあります。シングルスキャンモードは、指定した1チャネル以上のスキャンを1回実施して終了するモードです。連続スキャンモードは指定した1チャネル以上のスキャンをソフトウェアで ADCSR.ADST ビットを "0"("1" の状態から "0")にクリアするまで無制限に繰り返し実施するモードです。グループスキャンモードは、グループ A とグループ B とグループ C のスキャンをそれぞれ選択した同期トリガで開始し、グループ A とグループ B とグループ C で選択したチャネルのスキャンをそれぞれ1回ずつ実施して終了するモードです。

シングルスキャンモード、連続スキャンモードはスキャン変換が開始すると、ADANSAO レジスタで選択した ANn の n が小さい番号順から A/D 変換を行います。グループスキャンモードは、グループ A が ADANSAO レジスタで選択した ANn の n が小さい番号順から、グループ B が ADANSBO レジスタで選択した ANn の n が小さい番号順から、グループ C が ADANSCO レジスタで選択した ANn の n が小さい番号順から A/D 変換を行います。

自己診断を選択した場合は、スキャンごとの最初に 1 回実施され、12 ビット A/D コンバータ内部で生成する 3 つの電圧値のうち 1 つを A/D 変換します。

ダブルトリガモードは、シングルスキャンモード、またはグループスキャンモードで使用します。ダブルトリガモードを許可すると、ADSTRGR.TRSA[5:0] ビットで選択した、同期トリガでのスキャン起動でのみ、ADCSR.DBLANS[4:0] ビットで選択した 1 チャネルの A/D 変換データを二重化します。グループスキャンモードではグループ A のみダブルトリガ機能が使用できます。

ダブルトリガ拡張モードは、ダブルトリガモードで A/D 変換開始トリガ選択レジスタ (ADSTRGR) の TRSA[5:0] ビットで以下の同期トリガ (2種類の同期トリガ要因許可) に選択した状態を示します。

• TRG4AN または TRG4BN (ADSTRGR.TRSA[5:0] ビットに "001011b" を設定)

ダブルトリガ拡張モードでは、通常のダブルトリガモードの動作に加え、トリガの種別に応じて、A/D 変換データを A/D データ二重化レジスタ A(ADDBLDRA)、A/D データ二重化レジスタ B(ADDBLDRB)に格納します。ダブルトリガ拡張モード時に、2 種類のトリガ要因が同時に発生した場合は、トリガ要因による振り分けは実施せず、A/D 変換データは、データ二重化レジスタ B(ADDBLDRB)に格納されます。なお、一方のトリガで AD 変換を実施中に、他方のトリガが入力された場合、他方のトリガは無視されます。

S12AD.ADSHCR.SHANS[2:0] ビットで AN000  $\sim$  AN000 のいずれかをチャネル専用サンプル & ホールド回路使用に設定すると、スキャンごとに最初の A/D 変換開始前に対象となるアナログ入力のサンプル & ホールドを行います。

ADST0 出力は、S12AD.ADCSR.ADST ビットの状態を出力します。

## 26.3.2 シングルスキャンモード

## 26.3.2.1 基本動作(チャネル専用サンプル&ホールドなし)

シングルスキャンモードの基本動作は、指定されたチャネルのアナログ入力を以下のように1サイクルの み A/D 変換します。

- (1) ソフトウェア、同期トリガまたは非同期トリガ入力によって、ADCSR.ADST ビットが"1"(A/D 変換開始)になると、ADANSAO レジスタで選択した ANn の n が小さい番号順に A/D 変換を開始します。
- (2) 1 チャネルの A/D 変換が終了すると、A/D 変換結果は対応する A/D データレジスタ (ADDRy) に格納されます。
- (3) 選択されたすべてのチャネルの A/D 変換終了後、ADCSR.ADIE ビットが"1" (スキャン終了後の割り込み発生の許可) に設定されていると、スキャン終了割り込み要求を発生します。
- (4) ADCSR.ADST ビットは A/D 変換中は "1" (A/D 変換開始) を保持し、選択されたすべてのチャネルの A/D 変換が終了すると自動的にクリアされ、12 ビット A/D コンバータは待機状態になります。




図 26.2 シングルスキャンモードの動作例(基本動作: AN000, AN001, AN002 選択)

## 26.3.2.2 基本動作(チャネル専用サンプル&ホールドあり)

チャネル専用サンプル & ホールド回路を使用すると、以下のようにサンプル & ホールド実施後に選択したすべてのチャネルのアナログ入力を 1 回のみ A/D 変換します。チャネル専用サンプル & ホールド回路を使用するチャネルは、ADSHCR.SHANS[2:0] ビットで選択します。

- (1) ソフトウェア、同期トリガまたは非同期トリガ入力によって ADCSR.ADST ビットが "1" (A/D 変換開始) になると、チャネル専用サンプル & ホールド回路を使用するチャネルはすべてアナログ入力のサンプリングを開始します。
- (2) サンプリング & ホールド実施後に、ADANSAO レジスタで選択したチャネル ANn on が小さい番号順に A/D 変換を開始します。
- (3) チャネルの A/D 変換が終了すると、A/D 変換結果は対応する A/D データレジスタ (ADDRy) へ格納されます。
- (4) 選択されたすべてのチャネルの A/D 変換終了後、ADCSR.ADIE ビットが"1" (スキャン終了後の割り込み発生の許可) に設定されていると、スキャン終了割り込み要求を発生します。
- (5) ADCSR.ADST ビットは A/D 変換中は"1" (A/D 変換開始) を保持し、選択されたすべてのチャネルの A/D 変換が終了すると自動的にクリアされ、12 ビット A/D コンバータは待機状態になります。




図 26.3 シングルスキャンモードの動作例(チャネル専用サンプル & ホールド回路使用チャネル AN000, AN001, AN002 選択)

## 26.3.2.3 チャネル選択と自己診断(チャネル専用サンプル&ホールドなし)

チャネル選択と共に自己診断を選択すると、以下のように 12 ビット A/D コンバータに供給される基準電圧の A/D 変換を行い、その後選択したチャネルのアナログ入力を 1 回のみ A/D 変換します。

- (1) ソフトウェア、同期トリガまたは非同期トリガ入力によって ADCSR.ADST ビットが "1" (A/D 変換開始) になると、最初に自己診断での A/D 変換を開始します。
- (2) 自己診断での A/D 変換が終了すると、A/D 変換結果は A/D 自己診断データレジスタ (ADRD) に格納 され、次に ADANSAO レジスタで選択したチャネル ANn の n が小さい番号順に A/D 変換を開始しま す。
- (3) 1 チャネルの A/D 変換が終了すると、A/D 変換結果は対応する A/D データレジスタ (ADDRy) へ格納されます。
- (4) 選択されたすべてのチャネルの A/D 変換終了後、ADCSR.ADIE ビットが"1" (スキャン終了後の割り込み発生の許可) に設定されていれば、スキャン終了割り込み要求を発生します。
- (5) ADST ビットは A/D 変換中は "1" (A/D 変換開始) を保持し、選択されたすべてのチャネルの A/D 変換 が終了すると自動的にクリアされ、12 ビット A/D コンバータは待機状態になります。




図 26.4 シングルスキャンモードの動作例(基本動作: AN000, AN003 選択 + 自己診断)

# 26.3.2.4 チャネル選択と自己診断 (チャネル専用サンプル & ホールドあり)

チャネル選択と共に自己診断を選択し、チャネル専用サンプル & ホールド回路を使用すると、以下のようにサンプル & ホールド実施後に 12 ビット A/D コンバータに供給される基準電圧の A/D 変換を行い、その後選択したチャネルのアナログ入力を 1 回のみ A/D 変換します。

- (1) ソフトウェア、同期トリガまたは非同期トリガ入力によって ADCSR.ADST ビットが "1" (A/D 変換開始) になると、チャネル専用サンプル & ホールド回路を使用するチャネルはすべてアナログ入力のサンプリングを開始します。
- (2) サンプリング & ホールド実施後に自己診断での A/D 変換を開始します。
- (3) 自己診断での A/D 変換が終了すると、A/D 変換結果は A/D 自己診断データレジスタ (ADRD) に格納 され、次に ADANSA0 レジスタで選択したチャネル ANn の n が小さい番号順に A/D 変換を開始します。
- (4) チャネルの A/D 変換が終了すると、A/D 変換結果は対応する A/D データレジスタ (ADDRy) へ格納されます。
- (5) 選択されたすべてのチャネルの A/D 変換終了後、ADCSR.ADIE ビットが"1" (スキャン終了後の割り込み発生の許可) に設定されていると、スキャン終了割り込み要求を発生します。
- (6) ADCSR.ADST ビットは A/D 変換中は"1"(A/D 変換開始)を保持し、選択されたすべてのチャネルの A/D 変換が終了すると自動的にクリアされ、12 ビット A/D コンバータは待機状態になります。




図 26.5 シングルスキャンモードの動作例(チャネル専用サンプル & ホールド回路使用チャネル AN000, AN002 選択 + 自己診断)

# 26.3.2.5 内部基準電圧選択時の A/D 変換動作

内部基準電圧の A/D 変換は、シングルスキャンモードで実行し、動作は以下のようになります。 チャネル選択は全て非選択(ADANSAO レジスタビットは全て "0" かつ ADCSR.DBLE ビットを "0")に設定します。

- (1) サンプリング時間は 5µs 以上になるように設定してください。
- (2) 内部基準電圧の A/D 変換に切り替えた後、ADST ビットを"1"にセットして変換を開始してください。
- (3) A/D 変換が終了すると、A/D 変換結果は対応する A/D 内部基準電圧データレジスタ(ADOCDR)に格納され、ADCSR.ADIE ビットが"1"(スキャン終了後の割り込み発生の許可)に設定されていると、スキャン終了割り込み要求を発生します。
- (4) ADST ビットは A/D 変換中は "1" を保持し、A/D 変換が終了すると自動的にクリアされ、12 ビット A/D コンバータは待機状態になります。




図 26.6 シングルスキャンモードの動作例(内部基準電圧選択)

## 26.3.2.6 ダブルトリガモード選択時の動作

シングルスキャンモードでダブルトリガモードを選択した場合は、以下のように同期トリガで開始するシングルスキャンモードを2回行います。

自己診断は非選択とし、内部基準電圧 A/D 変換選択ビット(S12AD.ADEXICR.OCSA)を "0" に設定してください。

A/D 変換データ二重化は、二重化するチャネルの番号を ADCSR.DBLANS[4:0] ビットに設定し、ADCSR.DBLE ビットを "1" にすると有効となります。ADCSR.DBLE を "1" にした場合は ADANSA0 レジスタのチャネル選択は無効になります。またダブルトリガモードを選択する場合は、ADSTRGR.TRSA[5:0] ビットで同期トリガを選択し、ADCSR.EXTRG ビットを "0" に、ADCSR.TRGE ビットを "1" に設定してください。また、ソフトウェアトリガは使用しないでください。

- (1) 同期トリガ入力によって ADCSR.ADST ビットが "1" (A/D 変換開始) にセットされると、ADCSR.DBLANS[4:0] ビットで選択した 1 チャネルの A/D 変換を開始します。
- (2) A/D 変換が終了すると、A/D 変換結果は対応する A/D データレジスタ (ADDRy) へ格納されます。
- (3) ADST は自動的にクリアされ、12 ビット A/D コンバータは待機状態になります。このとき、ADCSR.ADIE ビット(スキャン終了後の割り込み発生の許可)の設定に関わらず、スキャン終了割り込みは発生しません。
- (4) 2回目のトリガ入力によって ADCSR.ADST ビットが "1" (A/D 変換開始) になると、 ADCSR.DBLANS[4:0] ビットで選択した 1 チャネルの A/D 変換を開始します。
- (5) A/D 変換が終了すると、A/D 変換結果はダブルトリガモード専用の A/D データ二重化レジスタ (ADDBLDR) に格納されます。
- (6) ADCSR.ADIE ビットが"1"(スキャン終了後の割り込み発生の許可)に設定されていれば、スキャン終了割り込み要求を発生します。
- (7) ADCSR.ADST ビットは A/D 変換中は "1" (A/D 変換開始) を保持し、A/D 変換が終了すると自動的に クリアされ、12 ビット A/D コンバータは待機状態になります。




図 26.7 シングルスキャンモードの動作例(ダブルトリガモード選択、AN003 を二重化)

# 26.3.2.7 ダブルトリガ拡張モードの動作

シングルスキャンモードでダブルトリガモードを選択し、A/D 変換開始トリガ選択レジスタ(ADSTRGR)の TRSA[5:0] ビットで「TRG4AN または TRG4BN」を選択した場合は、以下のようにシングルスキャンモードを 2 回行います。

自己診断は非選択とし、内部基準電圧 A/D 変換選択ビット(S12AD.ADEXICR.OCSA)を "0" に設定してください。

A/D 変換データ二重化は、二重化するチャネルの番号を ADCSR.DBLANS[4:0] ビットに設定し、ADCSR.DBLE を "1" にすると有効となります。ADCSR.DBLE を "1" にした場合は ADANSA0 レジスタのチャネル選択は無効になります。また、ダブルトリガ拡張モードを選択する場合は、ADCSR.EXTRG ビットを "0" に、ADCSR.TRGE ビットを "1" に設定してください。また、ソフトウェアトリガは使用しないでください。

- (1) TRG4AN 入力によって ADCSR.ADST ビットが "1" (A/D 変換開始) になると、ADCSR.DBLANS[4:0] ビットで選択した 1 チャネルの A/D 変換を開始します。
- (2) A/D 変換が終了すると、A/D 変換結果は対応する A/D データレジスタ (ADDRy) と A/D データ二重化 レジスタ A (ADDBLDRA) へ格納されます。
- (3) ADCSR.ADST は自動的にクリアされ、12 ビット A/D コンバータは待機状態になります。このとき、ADCSR.ADIE ビット (スキャン終了後の割り込み発生の許可) の設定に関わらず、スキャン終了割り込みは発生しません。
- (4) TRG4BN 入力によって ADCSR.ADST ビットが "1" (A/D 変換開始) になると、ADCSR.DBLANS[4:0] ビットで選択した 1 チャネルの A/D 変換を開始します。
- (5) A/D 変換が終了すると、A/D 変換結果は A/D データ二重化レジスタ (ADDBLDR) と A/D データ二重 化レジスタ B (ADDBLDRB) に格納されます。
- (6) ADCSR.ADIE ビットが "1" (スキャン終了後の割り込み発生の許可) に設定されていると、スキャン終了割り込み要求を発生します。
- (7) ADCSR.ADST ビットは A/D 変換中は "1" (A/D 変換開始) を保持し、A/D 変換が終了すると自動的に クリアされ、12 ビット A/D コンバータは待機状態になります。




図 26.8 ダブルトリガモードの拡張動作例 (1) (AN003 を二重化選択、TRG4AN または TRG4BN 選択、1 回目トリガが TRG4AN の場合)

# 26.3.3 連続スキャンモード

### 26.3.3.1 基本動作(チャネル専用サンプル&ホールドなし)

連続スキャンモードの基本動作は、選択されたチャネルのアナログ入力を以下のように繰り返し A/D 変換します。

連続スキャンモード時は、内部基準電圧 A/D 変換選択ビット(S12AD.ADEXICR.OCSA)は "0"(非選択)に設定します。

- (1) ソフトウェア、同期トリガまたは非同期トリガ入力によって ADCSR.ADST ビットが "1" (A/D 変換開始) になると、ADANSA0 レジスタで選択した ANn の n が小さい番号順に A/D 変換を開始します。
- (2) 1 チャネルの A/D 変換が終了すると、A/D 変換結果は対応する A/D データレジスタ (ADDRy) に格納 されます。
- (3) 選択されたすべてのチャネルの A/D 変換終了後、ADCSR.ADIE ビットが"1"(スキャン終了後の割り込み発生の許可)に設定されていると、スキャン終了割り込み要求を発生します。 また 12 ビット A/D コンバータは、継続して ADANSAO レジスタで選択した ANn の n が小さい番号順に A/D 変換を開始します。
- (4) ADCSR.ADST ビットは自動的にクリアされず、"1"(A/D 変換開始)の間は(2)~(3)を繰り返します。ADCSR.ADST ビットを"0"(A/D 変換停止)に設定すると A/D 変換を中止し、12 ビット A/D コンバータは待機状態になります。
- (5) その後、ADCSR.ADST ビットを"1"(A/D 変換開始)にセットすると再び ADANSA0 レジスタで選択した ANn の n が小さい番号順に A/D 変換を開始します。




図 26.9 連続スキャンモードの動作例(基本動作: AN000, AN001, AN002 選択)

## 26.3.3.2 基本動作(チャネル専用サンプル&ホールドあり)

チャネル専用サンプル & ホールド回路を使用すると、以下のようにサンプル & ホールド実施後に、選択したすべてのチャネルのアナログ入力を A/D 変換する動作を繰り返します。チャネル専用サンプル & ホールド回路を使用するチャネルは、ADSHCR.SHANS[2:0] ビットで選択します。

連続スキャンモード時は、内部基準電圧 A/D 変換選択ビット(S12AD.ADEXICR.OCSA)は "0"(非選択)に設定します。

- (1) ソフトウェア、同期トリガ入力または非同期トリガ入力によって ADCSR.ADST ビットが "1" (A/D 変 換開始) になると、チャネル専用サンプル & ホールド回路を使用するチャネルはすべてアナログ入力 のサンプリングを開始します。
- (2) サンプリング & ホールド実施後に、ADANSAO レジスタで選択したチャネル ANn on が小さい番号順に A/D 変換を開始します。
- (3) チャネルの A/D 変換が終了すると、A/D 変換結果は対応する A/D データレジスタ (ADDRy) へ格納されます。
- (4) 選択したすべてのチャネルの A/D 変換終了後、ADCSR.ADIE ビットが"I" (スキャン終了後の割り込み 発生の許可) に設定されていると、スキャン終了割り込み要求を発生します。また、チャネル専用サン プル & ホールド回路を使用するすべてのチャネルのアナログ入力のサンプリングが開始されます。
- (5) ADCSR.ADST ビットは自動的にクリアされず、"1" にセットされている間は(2)  $\sim$  (4) を繰り返します。ADCSR.ADST ビットを"0"(A/D 変換停止)に設定すると A/D 変換を中止し、12 ビット A/D コンバータは待機状態になります。
- (6) その後、ADCSR.ADST ビットが "1" (A/D 変換開始) になると、再びチャネル専用サンプル & ホール ド回路を使用するすべてのチャネルのアナログ入力のサンプリングが開始されます。




図 26.10 連続スキャンモードの動作例 (チャネル専用サンプル & ホールド回路あり)

## 26.3.3.3 チャネル選択と自己診断(チャネル専用サンプル&ホールドなし)

チャネル選択と共に自己診断を選択すると、以下のように 12 ビット A/D コンバータに供給される基準電圧の A/D 変換を行い、その後選択したチャネルのアナログ入力を A/D 変換する動作を繰り返します。連続スキャンモード時は、内部基準電圧 A/D 変換選択ビット(S12AD.ADEXICR.OCSA)は"0"(非選択)に設定します。

- (1) ソフトウェア、同期トリガまたは非同期トリガ入力によって ADCSR.ADST ビットが "1" (A/D 変換開始) になると、最初に自己診断での A/D 変換を開始します。
- (2) 自己診断での A/D 変換が終了すると、A/D 変換結果は A/D 自己診断データレジスタ (ADRD) に格納 され、次に ADANSAO レジスタで選択したチャネル ANn の n が小さい番号順に A/D 変換を開始しま す。
- (3) 1 チャネルの A/D 変換が終了すると、A/D 変換結果は対応する A/D データレジスタ (ADDRy) へ格納 されます。
- (4) 選択したすべてのチャネルの A/D 変換終了後、ADCSR.ADIE ビットが"1"(スキャン終了後の割り込み 発生の許可)に設定されていれば、スキャン終了割り込み要求を発生します。また、12 ビット A/D コンバータは継続して自己診断での A/D 変換を開始し、終了後に ADANSAO レジスタで選択したチャネル ANn の n が小さい番号順に A/D 変換を開始します。
- (5) ADCSR.ADST ビットは自動的にクリアされず、"1" に設定されている間は(2)~(4)を繰り返します。ADST ビットを"0"(A/D 変換停止)に設定すると A/D 変換を中止し、12 ビット A/D コンバータは 待機状態になります。
- (6) その後、ADCSR.ADST ビットが "1" (A/D 変換開始) に設定されると、再び自己診断での A/D 変換から開始します。




図 26.11 連続スキャンモードの動作例(基本動作: AN001, AN002 選択 + 自己診断)

# 26.3.3.4 チャネル選択と自己診断 (チャネル専用サンプル & ホールドあり)

チャネル選択と共に自己診断を選択し、チャネル専用サンプル & ホールド回路を使用すると、以下のようにサンプル & ホールド処理後に、12 ビット A/D コンバータに供給される基準電圧の A/D 変換を行い、その後選択したチャネルのアナログ入力を A/D 変換する動作を繰り返します。連続スキャンモード時は、内部基準電圧 A/D 変換選択ビット(S12AD.ADEXICR.OCSA)は"0"(非選択)に設定します。

- (1) ソフトウェア、同期トリガまたは非同期トリガ入力によって ADCSR.ADST ビットが "1" (A/D 変換開始) になると、チャネル専用サンプル & ホールド回路を使用するチャネルはすべてアナログ入力のサンプリングを開始します。
- (2) サンプリング & ホールド実施後に、自己診断での A/D 変換を開始します。
- (3) 自己診断での A/D 変換が終了すると、A/D 変換結果は A/D 自己診断データレジスタ (ADRD) に格納 され、次に ADANSAO レジスタで選択したチャネル ANn の n が小さい番号順に A/D 変換を開始します。
- (4) チャネルの A/D 変換が終了すると、A/D 変換結果は対応する A/D データレジスタ (ADDRy) へ格納されます。
- (5) 選択したすべてのチャネルの A/D 変換終了後、ADCSR.ADIE ビットが"I"(スキャン終了後の割り込み発生の許可)に設定されていれば、スキャン終了割り込み要求を発生します。また、チャネル専用サンプル & ホールド回路を使用するすべてのチャネルのアナログ入力のサンプリングが開始されます。
- (6) ADCSR.ADST ビットは自動的にクリアされず、"1" に設定されている間は(2)  $\sim$  (5) を繰り返します。ADCSR.ADST ビットを "0" (A/D 変換停止) に設定すると A/D 変換を中止し、12 ビット A/D コンバータは待機状態になります。
- (7) その後、ADCSR.ADST ビットが "1" (A/D 変換開始) に設定されると、再び自己診断での A/D 変換から開始します。




図 26.12 連続スキャンモードの動作例

(チャネル専用サンプル & ホールド回路使用: AN000, AN001 選択 + 自己診断)

### 26.3.4 グループスキャンモード

### 26.3.4.1 基本動作

グループスキャンモードで使用するグループの数は 2つ(グループ A, B) と 3つ(グループ A, B, C)の どちらか一方を選択することができます。グループスキャンモードの基本動作は、同期トリガをスキャン開始条件とし、グループ A, B またはグループ A, B, C のそれぞれで選択したすべてのチャネルのアナログ入力を以下のように 1 回のみ A/D 変換します。グループ A, B, C のそれぞれのスキャン動作は、シングルスキャンモードと同じ動作になります。

グループスキャンモードのトリガ設定は、ADSTRGR.TRSA[5:0] ビットでグループ A の同期トリガを選択し、ADSTRGR.TRSB[5:0] ビットでグループ B の同期トリガを選択し、ADGCTRGR.TRSC[5:0] ビットでグループ C の同期トリガを選択します。グループ A とグループ B とグループ C のスキャンが同時に起こらないように、グループ A とグループ B とグループ C のトリガは別々のトリガにしてください。また、ソフトウェアトリガは使用しないでください。

スキャン対象とするチャネルは、ADANSA0 レジスタでグループ A のチャネルを選択し、ADANSB0 レジスタでグループ B のチャネルを選択し、ADANSC0 レジスタでグループ C のチャネルを選択します。

グループスキャンモード時は、内部基準電圧 A/D 変換選択ビット(S12AD.ADEXICR.OCSA)は "0"(非選択)に設定します。

グループスキャンモードで自己診断を選択した場合は、グループ A とグループ B またはグループ A とグループ C それぞれで自己診断を実施します。

以下に MTU からの同期トリガによるグループスキャンモードの動作例を示します。グループ A は MTU からの TRG4AN トリガで変換開始し、グループ B は MTU からの TRG4BN トリガで変換開始し、グループ C は MTU からの TRG4ABN トリガで変換開始する設定です。

- (1) MTU からの TRG4AN トリガでグループ A のスキャンを開始します。
- (2) グループ A のスキャン終了時に ADCSR.ADIE ビットが "1" (スキャン終了後の割り込み発生の許可) に設定されていると、スキャン終了割り込みを発生します。
- (3) MTU からの TRG4BN トリガでグループ B のスキャンを開始します。
- (4) グループBのスキャン終了時に ADCSR.GBADIE ビットが "1" (グループBのスキャン終了後に割り込み発生を許可) に設定されていると、グループBスキャン終了割り込みを発生します。
- (5) MTU からの TRG4ABN トリガでグループ C のスキャンを開始します。
- (6) グループ C のスキャン終了時に ADGCTRGR.GCADIE ビットが"1"(グループ C のスキャン終了後に割り込み発生を許可)に設定されていると、グループ C スキャン終了割り込みを発生します。




図 26.13 グループスキャンモードの動作例 (MTU からの同期トリガ発生による基本動作)

### 26.3.4.2 ダブルトリガモード選択時の動作

グループスキャンモードでダブルトリガモードを選択した場合は、グループ A は同期トリガで開始するシングルスキャンモードの実行 2 回分を一連の動作として制御します。グループ B とグループ C は同期トリガで開始するシングルスキャンモードと同じ動作になります。

グループスキャンモードのトリガ設定は、ADSTRGR.TRSA[5:0] ビットでグループ A の同期トリガを選択し、ADSTRGR.TRSB[5:0] ビットでグループ B の同期トリガを選択し、ADGCTRGR.TRSC[5:0] ビットでグループ C の同期トリガを選択します。グループ A とグループ B とグループ C のスキャンが同時に起こらないように、グループ A とグループ B とグループ C のトリガは別々のトリガにしてください。また、ソフトウェアトリガ、および非同期トリガは使用しないでください。ADSTRGR.TRSA[5:0] ビットでグループ A の同期トリガに「TRG4AN または TRG4BN」を選択した場合は、ダブルトリガ拡張モードで動作します。

スキャン対象とするチャネルは、ADCSR.DBLANS[4:0] ビットでグループ A のチャネルを選択し、ADANSB0 レジスタでグループ B のチャネルを選択し、ADANSC0 レジスタでグループ C のチャネルを選択します。グループスキャンモード時は、内部基準電圧 A/D 変換選択ビット(S12AD.ADEXICR.OCSA)は "0"(非選択)に設定します。

グループスキャンモードでダブルトリガモード選択時は自己診断は選択できません。

A/D 変換データ二重化は、二重化するチャネルの番号を ADCSR.DBLANS[4:0] ビットに設定し、ADCSR.DBLE ビットを "1" にすると有効となります。

以下に MTU からの同期トリガによるグループスキャンモードかつダブルトリガモード設定時の動作例を示します。グループ A は MTU からの TRG4ABN トリガで変換開始し、グループ B は MTU からの TRGA0Nトリガで変換開始し、グループ C は MTU からの TRGA1Nトリガで変換開始する設定です。

- (1) MTU からの TRGAIN トリガでグループ C のスキャンを開始します。
- (2) グループ C のスキャン終了時に ADGCTRGR.GCADIE ビットが"1"(グループ C のスキャン終了後に割り込み発生を許可)に設定されていると、グループ C スキャン終了割り込みを発生します。
- (3) MTU からの TRGAON トリガでグループ B のスキャンを開始します。
- (4) グループBのスキャン終了時にADCSR.GBADIE ビットが"1"(グループBのスキャン終了後に割り込み発生を許可)に設定されていると、グループBスキャン終了割り込みを発生します。
- (5) MTU からの1回目のTRG4ABN トリガでグループAの1回目のスキャンを開始します。
- (6) グループAの1回目のスキャン終了時は、A/D変換結果を対応するA/Dデータレジスタ(ADDRy)に 格納し、ADCSR.ADIE ビットの設定に関わらずスキャン終了割り込み要求は発生しません。
- (7) MTU からの 2 回目の TRG4ABN トリガでグループ A の 2 回目のスキャンを開始します。
- (8) グループ A の 2 回目のスキャン終了時は、変換データを ADDBLDR に格納し、ADCSR.ADIE ビットが "1" (スキャン終了後の割り込み発生の許可) に設定されていると、スキャン終了割り込み要求を発生します。
- (9) MTU からの 2 回目の TRGA0N トリガでグループ B の 2 回目のスキャンを開始します。
- (10) グループ B の 2 回目のスキャン終了時は、ADCSR.GBADIE ビットが "1" (グループ B のスキャン終了 後に割り込み発生を許可) に設定されていると、グループ B スキャン割り込みを発生します。
- (11) MTU からの 2回目の TRGA1N トリガでグループ Cの 2回目のスキャンを開始します。
- (12) グループ C の 2 回目のスキャン終了時は、ADGCTRGR.GCADIE ビットが"1"(グループ C のスキャン 終了後に割り込み発生を許可)に設定されていると、グループ C スキャン割り込みを発生します。




図 26.14 グループスキャンモードでダブルトリガモード選択時の動作例 (MTU からの同期トリガ発生による基本動作)

# 26.3.4.3 グループ優先制御動作

グループスキャンモードで ADGSPCR.PGS ビットを "1" にすると、グループ優先制御動作を行います。グループの優先度は、グループ A >グループ B >グループ C の順となります。グループスキャンモードで使用するグループの数は ADGCTRGR.GRCE ビットの設定により、2つ(グループ A,B)または3つ(グループ A,B,C)のいずれか一方を選択可能です。ADGSPCR.PGS ビットを "1" に設定する際は、図 26.15 に記載された手順に従い、設定を実行してください。フロー以外の設定をした場合、スキャンの動作および格納されたデータは保証されません。

グループスキャンモードの基本動作では、グループ A、グループ B、またはグループ C のスキャン動作中に他方のトリガ入力があっても無視されます。

グループ優先動作では、低優先グループのスキャン中に優先グループのトリガ入力があった場合、低優先 グループのスキャンを中断して、優先グループのスキャンを行います。

ADGSPCR.GBRSCN ビットが"0"のとき、優先グループのスキャン終了後、低優先グループは待機状態となります。またスキャン中に発生した低優先グループのトリガ入力は無視されます。

ADGSPCR.GBRSCN ビットが"I"のとき、優先グループのスキャン終了後、自動的に低優先グループのスキャンを再実行します。また優先グループのスキャン中に発生した低優先グループのトリガ入力は有効となり、優先グループのスキャン終了後、自動的に低優先グループのスキャンを実行します。

ADGSPCR.GBRSCN ビットが"1"のときに ADGSPCR.LGRRS が"0"のとき、低優先グループのスキャンは先頭から再実行します。また、ADGSPCR.LGRRS が"1"のとき、低優先グループのスキャンは中断したチャネルから再実行します。ただし自己診断機能を使用した場合は、自己診断後に中断したチャネルから再実行します。

ADGSPCR.GBRSCN ビットの設定とスキャン動作中のトリガ入力時の動作を表 26.10 に示します。

ADGSPCR.GBRP ビットに "1" を設定したとき、最も優先度の低いグループのスキャン動作は、シングルスキャンを連続で実行する動作になります。

グループスキャンモードのトリガ設定は、ADSTRGR.TRSA[5:0] ビットでグループ A の同期トリガを選択し、ADSTRGR.TRSB[5:0] ビットでグループ A のトリガとは異なるグループ B の同期トリガを選択し、ADGCTRGR.TRSC[5:0] ビットでグループ A, B のトリガとは異なるグループ C の同期トリガを選択してください。

グループスキャンモードを 2 グループ (ADGCTRGR.GRCE ビットを "0" に設定) でかつ

ADGSPCR.GBRP ビットに "1" を設定する場合、ADSTRGR.TRSB[5:0] ビットは "3Fh" を設定してください。 また、グループスキャンモードを 3 グループ (ADGCTRGR.GRCE ビットを "1" に設定) でかつ ADGSPCR.GBRP ビットに "1" を設定する場合は、ADGCTRGR.TRSC[5:0] ビットを "3Fh" に設定してくださ

またスキャン対象とするチャネルは、ADANSA0 レジスタでグループ A のチャネルを選択し、ADANSB0 レジスタでグループ B のチャネルを選択し、ADANSC0 レジスタでグループ C のチャネルを選択してください。




図 26.15 ADGSPCR.PGS ビット設定時のフローチャート

表26.10 ADGSPCR.GBRSCNビットの設定によるスキャン動作制御

スキャン動作	トリガ入力	ADGSPCR.GBRSCN = 0	ADGSPCR.GBRSCN = 1			
グループA	グループAトリガ入力	トリガ入力無効	トリガ入力無効			
のスキャン中	グループBトリガ入力	トリガ入力無効	グループAのスキャン終了後、グループBのスキャンを行います			
	グループCトリガ入力	トリガ入力無効	グループAのスキャン終了後、グループCのスキャンを行います			
グループB のスキャン中	グループAトリガ入力	グループBのスキャンを中断 し、グループAのスキャンを開 始	<ul><li>グループBのスキャンを中断し、グループAのスキャン開始</li><li>グループAのスキャン終了後、グループBのスキャン動作開始</li></ul>			
	グループBトリガ入力	トリガ入力無効	トリガ入力無効			
	グループCトリガ入力	トリガ入力無効	グループBのスキャン終了後、グループCのスキャンを行います			
グループC のスキャン中	グループAトリガ入力	グループCのスキャンを中断 し、グループAのスキャンを開 始	<ul> <li>グループCのスキャンを中断し、グループAのスキャンを開始</li> <li>グループAのスキャン終了後、グループCのスキャンを開始</li> </ul>			
	グループBトリガ入力	グループCのスキャンを中断 し、グループBのスキャン動作 を開始	<ul> <li>グループCのスキャンを中断し、グループBのスキャン開始</li> <li>グループBのスキャン終了後、グループCのスキャン開始</li> </ul>			
	グループCトリガ入力	トリガ入力無効	トリガ入力無効			

グループ優先動作モードを使用する場合、下記の表を参考に実現したい動作モードを選択して、レジスタを設定してください。

表 26.11 2グループのグループ優先動作設定と動作モード(ADGSPCR.PGS = 1, ADGCTRGR.GRCE = 0)

ADGSPCR			#L/L/\#T	
GBRSCN	LGRRS	GBRP	動作分類	
0	х	0	2グループ (グループA, B) のグループ優先動作 ● グループAのトリガが入力されたとき、グループBのスキャンは終了する (再実行しない)	
1	0	0	2グループ(グループA, B)のグループ優先動作 ● グループBのスキャンが中断された後、グループBはグループAのスキャン終了後に ADANSB0 レジスタで指定したチャネルの先頭からスキャンを再開する	
1	1	0	2グループ(グループA, B)のグループ優先動作  ● グループBのスキャンが中断された後、グループBはグループAのスキャン終了後に ADANSBO レジスタで指定したチャネルのうち、中断したチャネル (注1) からスキャンを 再開する	
х	0	1	2グループ(グループA, B)のグループ優先動作 <ul><li>グループBは開始トリガ入力なしで、連続でシングルスキャンを実施。グループBのスキャンが中断された後は、グループAのスキャン終了後にADANSBOレジスタで指定したチャネルの先頭からシングルスキャンを再開する</li></ul>	
1	1	1	2グループ(グループA, B)のグループ優先動作  ● グループBは開始トリガ入力なしで、連続でシングルスキャンを実施。グループBのスキャンが中断された後は、グループAのスキャン終了後にADANSBO レジスタで指定したチャネルのうち、中断したチャネル (注1) からシングルスキャンを再開する	

x = Don't care

注1. 自己診断機能有(ADCER.DIAGM = 1)では、自己診断を実行してから中断したチャネルの A/D変換を開始します。

表 26.12 3グループのグループ優先動作設定と動作モード(ADGSPCR.PGS = 1, ADGCTRGR.GRCE = 1)

ADGSPCR						
GBRSCN	LGRRS	GBRP	── ■ 動作分類			
0	х	0	3グループ (グループA, B, C) のグループ優先動作 <ul><li>グループAのトリガが入力されたとき、グループBのスキャンは終了する (再実行しない)</li><li>グループA、またはグループBのトリガが入力されたとき、グループCのスキャンは終了する (再実行しない)</li></ul>			
0	х	1	3グループ (グループA, B, C) のグループ優先動作			
1	0	0	3グループ(グループA, B, C)のグループ優先動作  ● グループBのスキャンが中断された後、グループAのスキャン終了後にADANSB0レジスタで指定したチャネルの先頭からスキャンを再開する  ● グループCのスキャンが中断された後、グループA/Bのスキャン終了後にADANSC0レジスタで指定したチャネルの先頭からスキャンを再開する			
1	1	0	3グループ (グループA, B, C) のグループ優先動作  • グループBのスキャンが中断された後、グループAのスキャン終了後にADANSB0レジスタで指定したチャネルのうち、中断したチャネル (注1) からスキャンを再開する  • グループCのスキャンが中断された後、グループA/Bのスキャン終了後にADANSC0レジスタで指定したチャネルのうち、中断したチャネル (注1) からスキャンを再開する			
1	0	1	3グループ (グループA, B, C) のグループ優先動作			
1	1	1	3グループ (グループA, B, C) のグループ優先動作			

#### x = Don't care

注1. 自己診断機能有(ADCER.DIAGM = 1)では、自己診断を実行してから中断したチャネルのA/D変換を開始します。

(1) 2 グループのグループ優先動作(ADGSPCR.PGS = 1, ADGCTRGR.GRCE = 0 設定)

グループ A にチャネル 0 を、グループ B にチャネル  $1 \sim 3$  を選択したグループスキャンモードグループ 優先動作(ADGSPCR.GBRSCN = 1, ADGSPCR.GBRP = 0, ADGSPCR.LGRRS = 0 設定時)を動作例  $1 \sim 5$  に示します。

# 動作例1 「グループBスキャン中のグループAトリガ入力」再スキャンあり

- (1) グループ B のトリガ入力によって ADCSR.ADST ビットが "1" (A/D 変換開始) になると、ADANSB0 レジスタで選択したチャネル ANn の n が小さい番号順にスキャンを開始します。
- (2) チャネルの A/D 変換が終了すると A/D 変換結果は対応する A/D データレジスタ (ADDRy) に格納されます。
- (3) グループ B のスキャン中に、グループ A のトリガが入力されると、ADCSR.ADST ビットを "1" に保持したまま、グループ B のスキャンを中断し、ADANSAO レジスタで選択したチャネル ANn の n が小さい番号順にグループ A のスキャンを開始します。中断時に A/D 変換が終了していなければ A/D 変換結果は A/D データレジスタ(ADDRy)に格納しません。
- (4) チャネルの A/D 変換が終了すると A/D 変換結果は対応する A/D データレジスタ (ADDRy) に格納されます。
- (5) ADCSR.ADIE ビットが "1" (スキャン終了後の割り込み発生の許可) に設定されていると、スキャン終了割り込み要求を発生します。
- (6) ADGSPCR.GBRSCN ビットが "1" (グループ優先動作で中断されたグループの再スキャンをする) に設定されていれば、ADCSR.ADST ビットを "1" に保持したまま、ADANSB0 レジスタで選択したチャネル ANn の n が小さい番号順に、再度グループ B のスキャンを開始します。
- (7) チャネルの A/D 変換が終了すると A/D 変換結果は対応する A/D データレジスタ (ADDRy) に格納されます。
- (8) ADCSR.GBADIE ビットが"1"(グループBのスキャン終了後に割り込み発生の許可)に設定されていると、グループBスキャン終了割り込み要求を発生します。
- (9) ADCSR.ADST ビットは、すべてのスキャンが終了すると自動的にクリアされ、12 ビット A/D コンバー タは待機状態になります。




図 26.16 グループ優先動作の例 1「グループ B スキャン中のグループ A トリガ入力」再スキャンあり (ADGSPCR.GBRSCN = 1, ADGSPCR.GBRP = 0, ADGSPCR.LGRRS = 0 設定時)

#### 動作例2 「グループB再スキャン中のグループAトリガ入力」再スキャンあり

グループ B 再スキャン動作中に、グループ A のトリガが入力された場合を図 26.17 に示します。 再スキャン動作中であっても、グループ A のトリガが入力されれば、グループ A のスキャンを開始し、グループ A のスキャン終了後、グループ B のスキャンを開始します。

ADCSR.ADST ビット、A/D 変換結果の A/D データレジスタ (ADDRy) への格納、割り込み要求は、例 1 と同じ動作になります。




図 26.17 グループ優先動作の例 2「グループ B 再スキャン中のグループ A トリガ入力」再スキャンあり (ADGSPCR.GBRSCN = 1, ADGSPCR.GBRP = 0, ADGSPCR.LGRRS = 0 設定時)

#### 動作例3 「グループAスキャン中のグループBトリガ入力」再スキャンあり

ADGPSCR.GBRSCN ビットが"1"(グループ優先動作で中断されたグループの再スキャンをする)の設定で、グループ A のスキャン動作中にグループ B のトリガが入力された場合を説明します。

ADGPSCR.GBRSCN ビットが "0" に設定されている場合は、グループ A のスキャン動作中に入力された グループ B のトリガはすべて無効となります。

- (1) グループ A のトリガ入力によって、ADCSR.ADST ビットが "1" (A/D 変換開始) に設定されると、 ADANSAO レジスタで選択した、グループ A のチャネル ANn の n が小さい番号順にスキャンを開始します。
- (2) グループ A のスキャン中に、グループ B のトリガ入力があると、グループ B はスキャン実行可能状態 になります。
- (3) 1 チャネルの A/D 変換が終了すると、A/D 変換結果は対応する A/D データレジスタ (ADDRy) に格納 されます。
- (4) グループ A のスキャン終了後、ADCSR.ADIE ビットが"1"(スキャン終了後の割り込み発生の許可)に 設定されていると、スキャン終了割り込み要求を発生します。
- (5) グループ A のスキャン終了後、ADCSR.ADST ビットを "1" に保持したまま、ADANSB0 レジスタで選択した、グループ B のチャネル ANn の n が小さい番号順に、グループ B のスキャンを実行します。 (グループ B のスキャン中にグループ A のトリガが入力されると、例 1 と同じくグループ A のスキャンを開始し、グループ A のスキャン終了後、グループ B のスキャンを開始します。)
- (6) 1 チャネルの A/D 変換が終了すると、A/D 変換結果は対応する A/D データレジスタ (ADDRy) に格納 されます。
- (7) グループBのスキャン終了後、ADCSR.GBADIE ビットが"1"(グループBのスキャン終了後に割り込み発生を許可)に設定されていると、グループBスキャン終了割り込み要求を発生します。
- (8) ADCSR.ADST ビットは、すべてのスキャンが終了すると自動的にクリアされ、12 ビット A/D コンバー タは待機状態になります。




図 26.18 グループ優先動作の例 3「グループ A スキャン中のグループ B トリガ入力」再スキャンあり (ADGSPCR.GBRSCN = 1, ADGSPCR.GBRP = 0, ADGSPCR.LGRRS = 0 設定時)

グループ A にチャネル 0 を、グループ B にチャネル  $1 \sim 3$  を選択したグループスキャンモードグループ 優先動作(ADGSPCR.GBRSCN = 0, ADGSPCR.GBRP = 0, ADGSPCR.LGRRS = 0 設定時)を動作例 4 に示します。

#### 動作例4 「グループBスキャン中のグループAトリガ入力」再スキャンなし

- (1) グループ B のトリガ入力によって ADCSR.ADST ビットが "1" (A/D 変換開始) になると、ADANSB0 レジスタで選択したチャネル ANn の n が小さい番号順にスキャンを開始します。
- (2) 1 チャネルの A/D 変換が終了すると、A/D 変換結果は対応する A/D データレジスタ (ADDRy) に格納 されます。
- (3) グループ B のスキャン中に、グループ A のトリガが入力されると、ADCSR.ADST ビットを "1" に保持したまま、グループ B のスキャンを中断し、ADANSAO レジスタで選択したチャネル ANn の n が小さい番号順にグループ A のスキャンを開始します。中断時に A/D 変換が終了していなければ A/D 変換結果は A/D データレジスタ(ADDRy)に格納しません。
- (4) 1 チャネルの A/D 変換が終了すると、A/D 変換結果は対応する A/D データレジスタ (ADDRy) に格納されます。
- (5) グループ A のスキャン終了後、ADCSR.ADIE ビットが"1"(スキャン終了後の割り込み発生の許可)に 設定されていると、スキャン終了割り込み要求を発生します。
- (6) ADST ビットは、グループ A のスキャンが終了すると自動的にクリアされ、12 ビット A/D コンバータは待機状態になります。グループ B は、以後のグループ B トリガ入力までスキャンを行いません。




図 26.19 グループ優先動作の例 4「グループ B スキャン中のグループ A トリガ入力」再スキャンなし (ADGSPCR.GBRSCN = 0, ADGSPCR.GBRP = 0, ADGSPCR.LGRRS = 0 設定時)

グループ A にチャネル 0 を、グループ B にチャネル 1, 2 を選択したグループスキャンモードグループ優先動作(ADGSPCR.GBRSCN = 1, ADGSPCR.GBRP = 1, ADGSPCR.LGRRS = 0 設定時)を動作例 5 に示します。

ADGCTRGR.GRCE ビットが "1" の設定では、グループ C がシングルスキャン連続動作を行い、グループ B はトリガ入力でのスキャン開始になります。

#### 動作例5 「グループBのシングルスキャン連続動作」

- (1) ADGSPCR.GBRP = 1 を設定すると、ADCSR.ADST ビットが"1"(A/D 変換開始)に設定され、ADANSB0 レジスタで選択したチャネル ANn の n が小さい番号順にスキャンを開始します。
- (2) 1 チャネルの A/D 変換が終了すると、A/D 変換結果は対応する A/D データレジスタ (ADDRy) に格納されます。
- (3) グループ B のスキャン中に、グループ A のトリガが入力されると、ADCSR.ADST ビットを "1" に保持したまま、グループ B のスキャンを中断し、ADANSAO レジスタで選択したチャネル ANn の n が小さい番号順にグループ A のスキャンを開始します。中断時に A/D 変換が終了していなければ A/D 変換結果は A/D データレジスタ(ADDRy)に格納しません。
- (4) 1 チャネルの A/D 変換が終了すると、A/D 変換結果は対応する A/D データレジスタ (ADDRy) に格納されます。
- (5) グループ A のスキャン終了後、ADCSR.ADIE ビットが"1"(スキャン終了後の割り込み発生の許可)に 設定されていると、スキャン終了割り込み要求を発生します。
- (6) ADGSPCR.GBRP ビットが "1"(シングルスキャン連続動作する)に設定されていれば、ADCSR.ADST ビットを "1" に保持したまま、ADANSB0 レジスタで選択したチャネル ANn の n が小さい番号順に、再度グループ B のスキャンを開始します。
- (7) 1 チャネルの A/D 変換が終了すると、A/D 変換結果は対応する A/D データレジスタ (ADDRy) に格納されます。
- (8) ADCSR.GBADIE ビットが"1"(グループBのスキャン終了後に割り込み発生を許可)に設定されていると、グループBスキャン終了割り込み要求を発生します。
- (9) ADGSPCR.GBRP ビットが "1"(シングルスキャン連続動作する)に設定されていれば、ADCSR.ADST ビットを "1" に保持したまま、ADANSBO レジスタで選択したチャネル An の n が小さい番号順に、再度グループ B のスキャンを開始します。

グループ B をシングルスキャン連続動作させる場合は、グループ B のトリガ入力を無効にしてください。 ADGSPCR.GBRP ビットが "1" に設定されている間は (6)  $\sim$  (9) の動作を繰り返します。ADGSPCR.GBRP ビットが "1" に設定されている間は、ADCSR.ADST ビットのクリアは禁止です。ADGSPCR.GBRP = 1 のとき、スキャンを強制停止させるには、「26.6.2 A/D 変換停止時の注意事項」に示す ADCSR.ADST ビットによるソフトウェアクリア実行の設定フローの手順に従ってください。




図 26.20 グループ優先動作の例 5「グループ B のシングルスキャン連続動作」 (ADGSPCR.GBRP = 1, ADGSPCR.LGRRS = 1, ADGCTRGR.GRCE = 0 設定時)

(2) 3 グループのグループ優先動作(ADGSPCR.PGS = 1, ADGCTRGR.GRCE = 1 設定)

グループ A にチャネル 0、グループ B にチャネル 1, 2、グループ C にチャネル 3, 4 を選択したグループスキャンモードグループ優先動作(ADGSPCR.GBRSCN = 1, ADGSPCR.GBRP = 0, ADGSPCR.LGRRS = 1 設定時)を動作例 1 ~例 5 に示します。優先グループとは、グループ C に対するグループ A とグループ B、グループ C に対するグループ C を意味します。

#### 動作例1「低優先グループスキャン中の優先グループトリガ入力」再スキャンあり

- (1) グループ C のトリガ入力によって ADCSR.ADST ビットが "1" (A/D 変換開始) になると、ADANSC0 レジスタで選択したチャネル ANn の n が小さい番号順にスキャンを開始します。
- (2) 1 チャネルの A/D 変換が終了すると、A/D 変換結果は対応する A/D データレジスタ (ADDRy) に格納 されます。
- (3) グループ C のスキャン中に、グループ B のトリガが入力されると、ADCSR.ADST ビットを "1" に保持したまま、グループ C のスキャンを中断し、ADANSBO レジスタで選択したチャネル ANn O n が小さい番号順にグループ B のスキャンを開始します。中断時に A/D 変換が終了していなければ A/D 変換結果は A/D デ一タレジスタ(ADDRy)に格納しません。
- (4) 1 チャネルの A/D 変換が終了すると、A/D 変換結果は対応する A/D データレジスタ(ADDRy)に格納されます。
- (5) グループ B のスキャン中に、グループ A のトリガが入力されると、ADCSR.ADST ビットを "1" に保持したまま、グループ B のスキャンを中断し、ADANSAO レジスタで選択したチャネル ANn の n が小さい番号順にグループ A のスキャンを開始します。中断時に A/D 変換が終了していなければ A/D 変換結果は A/D データレジスタ(ADDRy)に格納しません。
- (6) 1 チャネルの A/D 変換が終了すると、A/D 変換結果は対応する A/D データレジスタ (ADDRy) に格納 されます。
- (7) ADCSR.ADIE ビットが"1" (スキャン終了後の割り込み発生の許可) に設定されていると、スキャン終了割り込み要求を発生します。
- (8) ADGSPCR.GBRSCN ビットが "1"(グループ優先動作で中断されたグループの再スキャンをする)に設定されていれば、ADCSR.ADST ビットを "1" に保持したまま、ADANSB0 レジスタで選択したチャネル ANn の n が小さい番号順に、再度グループ B のスキャンを開始します。このとき、ADGSPCR.LGRRS ビットが "1" に設定されていれば、グループ B のスキャンは、A/D 変換が中断したチャネルから開始します。
- (9) 1 チャネルの A/D 変換が終了すると、A/D 変換結果は対応する A/D データレジスタ (ADDRy) に格納されます。
- (10) ADCSR.GBADIE ビットが"1"(グループBのスキャン終了後に割り込み発生を許可)に設定されていると、グループBスキャン終了割り込み要求を発生します。
- (11) ADGSPCR.GBRSCN ビットが "1" に設定されていれば、ADCSR.ADST ビットを "1" に保持したまま、 ADANSCO レジスタで選択したチャネル ANn の n が小さい番号順に、再度グループ C のスキャンを開始します。このとき、ADGSPCR.LGRRS ビットが "1" に設定されていれば、グループ C のスキャンは、 A/D 変換が中断したチャネルから開始します。
- (12)1 チャネルの A/D 変換が終了すると、A/D 変換結果は対応する A/D データレジスタ (ADDRy) に格納 されます。
- (13) ADGCTRGR.GCADIE ビットが "1" (グループ C のスキャン終了後に割り込み発生を許可) に設定されていると、グループ C スキャン終了割り込み要求を発生します。
- (14) ADCSR.ADST ビットは、すべてのスキャンが終了すると自動的にクリアされ、12 ビット A/D コンバー タは待機状態になります。




図 26.21 グループ優先動作の例 1「低優先グループスキャン中の優先グループトリガ入力」再スキャンあり(ADGSPCR.GBRSCN = 1, ADGSPCR.GBRP = 0, ADGSPCR.LGRRS = 1 設定時)

します。

#### 動作例2「低優先グループ再スキャン中の優先グループトリガ入力」再スキャンあり

グループ B 再スキャン動作中に、グループ A のトリガが入力された場合を図 26.22 に示します。 低優先グループが再スキャン動作中であっても、優先グループ (グループ C に対する優先グループはグループ A とグループ B、グループ B に対する優先グループはグループ A) のトリガが入力されれば、優先グループのスキャンを開始し、優先グループのスキャンを開始

ADCSR.ADST ビット、A/D 変換結果の A/D データレジスタ (ADDRy) への格納、割り込み要求は、例 1 と同じ動作になります。




図 26.22 グループ優先動作の例 2「低優先グループ再スキャン中の優先グループトリガ入力」再スキャンあり(ADGSPCR.GBRSCN = 1, ADGSPCR.GBRP = 0, ADGSPCR.LGRRS = 1 設定時)

### 動作例3「優先グループスキャン中の低優先グループトリガ入力」再スキャンあり

ADGPSCR.GBRSCN ビットが"1"(グループ優先動作で中断されたグループの再スキャンをする)の設定で、優先グループのスキャン動作中に低優先グループのトリガが入力された場合を説明します。

ADGPSCR.GBRSCN ビットが "0" に設定されている場合は、優先グループのスキャン動作中に入力された 低優先グループのトリガはすべて無効となります。

- (1) グループ A のトリガ入力によって、ADCSR.ADST ビットが "1" (A/D 変換開始) に設定されると、 ADANSA0 レジスタで選択した、グループ A のチャネル ANn の n が小さい番号順にスキャンを開始します。
- (2) グループ A のスキャン中に、グループ B のトリガ入力があると、グループ B はスキャン実行可能状態になります。
- (3) 1 チャネルの A/D 変換が終了すると、A/D 変換結果は対応する A/D データレジスタ (ADDRy) に格納 されます。
- (4) グループ A のスキャン終了後、ADCSR.ADIE ビットが "1" (スキャン終了後の割り込み発生の許可) に 設定されていると、スキャン終了割り込み要求を発生します。
- (5) グループ A のスキャン終了後、ADCSR.ADST ビットを "1" に保持したまま、ADANSB0 レジスタで選択した、グループ B のチャネル ANn の n が小さい番号順に、グループ B のスキャンを実行します。このとき、ADGSPCR.LGRRS ビットが "1" に設定されていれば、グループ B のスキャンは、A/D 変換が中断したチャネルから開始します。
  - (グループ B のスキャン中にグループ A のトリガが入力されると、例 1 と同じくグループ A のスキャン を開始し、グループ A のスキャン終了後、グループ B のスキャンを開始します。)
- (6) グループ B のスキャン中に、グループ C のトリガ入力があると、グループ C はスキャン実行可能状態 になります。
- (7) 1 チャネルの A/D 変換が終了すると、A/D 変換結果は対応する A/D データレジスタ (ADDRy) に格納されます。
- (8) グループBのスキャン終了後、ADCSR.GBADIE ビットが"1"(グループBのスキャン終了後に割り込み発生を許可)に設定されていると、グループBスキャン終了割り込み要求を発生します。
- (9) グループ B のスキャン終了後、ADCSR.ADST ビットを "1" に保持したまま、ADANSCO レジスタで選択した、グループ C のチャネル ANn の n が小さい番号順に、グループ C のスキャンを実行します。このとき、ADGSPCR.LGRRS ビットが "1" に設定されていれば、グループ C のスキャンは、A/D 変換が中断したチャネルから開始します。
  - (グループ C のスキャン中にグループ A またはグループ B のトリガが入力されると、例 1 と同じくグループ A またはグループ B のスキャンを開始し、スキャン終了後、グループ C のスキャンを開始します。)
- (10)1 チャネルの A/D 変換が終了すると、A/D 変換結果は対応する A/D データレジスタ (ADDRy) に格納 されます。
- (11) グループ C のスキャン終了後、ADGCTRGR.GCADIE ビットが "1" (グループ C のスキャン終了後に割り込み発生を許可) に設定されていると、グループ C スキャン終了割り込み要求を発生します。
- (12) ADCSR.ADST ビットは、すべてのスキャンが終了すると自動的にクリアされ、12 ビット A/D コンバー タは待機状態になります。




図 26.23 グループ優先動作の例 3「優先グループスキャン中の低優先グループトリガ入力」再スキャンあり(ADGSPCR.GBRSCN = 1, ADGSPCR.GBRP = 0, ADGSPCR.LGRRS = 1, ADGCTRGR.GRCE = 1 時の動作)

グループ A にチャネル 0、グループ B にチャネル 1,2、グループ C にチャネル 3,4 を選択したグループスキャンモードグループ優先動作(ADGSPCR.GBRSCN = 0, ADGSPCR.GBRP = 0, ADGSPCR.LGRRS = 0 設定時)を動作例 4 に示します。

#### 動作例4「低優先グループスキャン中の優先グループトリガ入力」再スキャンなし

- (1) グループ C のトリガ入力によって ADCSR.ADST ビットが "1" (A/D 変換開始) になると、ADANSCO レジスタで選択したチャネル ANn の n が小さい番号順にスキャンを開始します。
- (2) 1 チャネルの A/D 変換が終了すると、A/D 変換結果は対応する A/D データレジスタ (ADDRy) に格納 されます。
- (3) グループ C のスキャン中に、グループ B のトリガが入力されると、ADCSR.ADST ビットを "1" に保持したまま、グループ C のスキャンを中断し、ADANSBO レジスタで選択したチャネル ANn の n が小さい番号順にグループ B のスキャンを開始します。中断時に A/D 変換が終了していなければ A/D 変換結果は A/D データレジスタ(ADDRy)に格納しません。
- (4) 1 チャネルの A/D 変換が終了すると、A/D 変換結果は対応する A/D データレジスタ(ADDRy)に格納されます。
- (5) グループ B のスキャン中に、グループ A のトリガが入力されると、ADCSR.ADST ビットを "1" に保持したまま、グループ B のスキャンを中断し、ADANSAO レジスタで選択したチャネル ANn の n が小さい番号順にグループ A のスキャンを開始します。中断時に A/D 変換が終了していなければ A/D 変換結果は A/D データレジスタ(ADDRy)に格納しません。

- (6) グループ A のスキャン終了後、ADCSR.ADIE ビットが"1"(スキャン終了後の割り込み発生の許可)に 設定されていると、スキャン終了割り込み要求を発生します。
- (7) ADST ビットは、グループ A のスキャンが終了すると自動的にクリアされ、12 ビット A/D コンバータ は待機状態になります。グループ C とグループ B は、以後のグループに対応したトリガ入力までスキャンを行いません。




図 26.24 グループ優先動作の例 4「低優先グループスキャン中の優先グループトリガ入力」再スキャンなし(ADGSPCR.GBRSCN = 0, ADGSPCR.GBRP = 0, ADGSPCR.LGRRS = 1 設定時)

グループ A にチャネル 0、グループ B にチャネル 1、グループ C にチャネル 2,3 を選択したグループスキャンモードグループ優先動作(ADGSPCR.GBRSCN = 1, ADGSPCR.GBRP = 1, ADGSPCR.LGRRS = 1 設定時)を動作例 5 に示します。

ADGCTRGR.GRCE ビットが "0" の設定では、グループ B がシングルスキャン連続動作を行い、グループ C はトリガ入力が無効になります。

#### 動作例5「グループCのシングルスキャン連続動作」

- (1) ADGSPCR.GBRP = 1 を設定すると、ADCSR.ADST ビットが "1" (A/D 変換開始) に設定され、ADANSCO レジスタで選択したチャネル ANn の n が小さい番号順にスキャンを開始します。
- (2) 1 チャネルの A/D 変換が終了すると、A/D 変換結果は対応する A/D データレジスタ (ADDRy) に格納されます。
- (3) グループ C のスキャン中に、グループ B のトリガが入力されると、ADCSR.ADST ビットを"1" に保持したまま、グループ C のスキャンを中断し、ADANSBO レジスタで選択したチャネル ANn の n が小さい番号順にグループ B のスキャンを開始します。中断時に A/D 変換が終了していなければ A/D 変換結果は A/D データレジスタ(ADDRy)に格納しません。
- (4) グループ B のスキャン中に、グループ A のトリガが入力されると、ADCSR.ADST ビットを "1" に保持したまま、グループ B のスキャンを中断し、ADANSAO レジスタで選択したチャネル ANn の n が小さい番号順にグループ A のスキャンを開始します。中断時に A/D 変換が終了していなければ A/D 変換結果は A/D データレジスタ(ADDRy)に格納しません。
- (5) 1 チャネルの A/D 変換が終了すると、A/D 変換結果は対応する A/D データレジスタ (ADDRy) に格納 されます。
- (6) ADCSR.ADIE ビットが"1" (スキャン終了後の割り込み発生の許可) に設定されていると、スキャン終了割り込み要求を発生します。
- (7) ADGSPCR.GBRSCN ビットが "1" (グループ優先動作で中断されたグループの再スキャンをする) に設定されていれば、ADCSR.ADST ビットを "1" に保持したまま、ADANSB0 レジスタで選択したチャネル ANn の n が小さい番号順に、再度グループ B のスキャンを開始します。このとき、ADGSPCR.LGRRS ビットが "1" に設定されていれば、グループ B のスキャンは、A/D 変換が中断したチャネルから開始します。
- (8) 1 チャネルの A/D 変換が終了すると、A/D 変換結果は対応する A/D データレジスタ (ADDRy) に格納 されます。
- (9) ADCSR.GBADIE ビットが"1"(グループBのスキャン終了後に割り込み発生を許可)に設定されていると、グループBスキャン終了割り込み要求を発生します。
- (10) ADGSPCR.GBRSCN ビットが "1" (グループ優先動作で中断されたグループの再スキャンをする) に設定されていれば、ADCSR.ADST ビットを "1" に保持したまま、ADANSC0 レジスタで選択したチャネル ANn の n が小さい番号順に、再度グループ C のスキャンを開始します。このとき、ADGSPCR.LGRRS ビットが "1" に設定されていれば、グループ C のスキャンは、A/D 変換が中断したチャネルから開始します。
- (11) 1 チャネルの A/D 変換が終了すると、A/D 変換結果は対応する A/D データレジスタ (ADDRy) に格納 されます。
- (12) ADGCTRGR.GCADIE ビットが "1" (グループ C のスキャン終了後に割り込み発生を許可) に設定されていると、グループ C スキャン終了割り込み要求を発生します。
- (13) ADGSPCR.GBRP ビットが "1"(シングルスキャン連続動作する)に設定されていれば、ADCSR.ADST ビットを "1" に保持したまま、ADANSCO レジスタで選択したチャネル An の n が小さい番号順に、再度グループ C のスキャンを開始します。

グループ C をシングルスキャン連続動作させる場合は、グループ B のトリガ入力を無効にしてください。 ADGSPCR.GBRP ビットが "1" に設定されている間は  $(13) \rightarrow (11) \rightarrow (12) \rightarrow (13)$  の動作を繰り返します。 ADGSPCR.GBRP ビットが "1" に設定されている間は、ADCSR.ADST ビットのクリアは禁止です。 ADGSPCR.GBRP = 1 のとき、スキャンを強制停止させるには、「26.6.2 A/D 変換停止時の注意事項」に示す ADCSR.ADST ビットによるソフトウェアクリア実行の設定フローの手順に従ってください。




図 26.25 グループ優先動作の例 5「グループ C のシングルスキャン連続動作」 (ADGSPCR.GBRP = 1, ADGSPCR.LGRRS = 1 設定時)

# 26.3.5 アナログ入力のサンプリング時間とスキャン変換時間

図 26.26 にシングルスキャンモード、ソフトウェア起動と同期トリガ起動によるスキャン変換を行う場合のタイミングを示します。また、図 26.27 にシングルスキャンモード、非同期トリガ起動によるスキャン変換を行う場合のタイミングを示します。スキャン変換時間( $t_{SCAN}$ )はスキャン変換開始遅延時間( $t_D$ )、チャネル専用サンプル & ホールド回路処理時間( $t_{SPLSH}$ )(注 1)、断線検出アシスト処理時間( $t_{DIS}$ )(注 2)、自己診断変換時間( $t_{DIAG}$ )(注 3)、A/D 変換処理時間( $t_{CONV}$ )、チャネル専用サンプル & ホールド回路終了処理時間( $t_{SHED}$ )(注 4)、スキャン変換終了遅延時間( $t_{ED}$ )を含めた時間となります。

A/D 変換処理時間( $t_{CONV}$ )は、サンプリング時間( $t_{SPL}$ )、逐次変換時間( $t_{SAM}$ )を合わせた時間となります。サンプリング時間( $t_{SPL}$ )は、A/D コンバータ内のサンプルホールド回路に電荷を充電するための時間です。アナログ入力の信号源インピーダンスが高くサンプリング時間が不足する場合や、A/D 変換クロック(ADCLK)が低速の場合には ADSSTR レジスタでサンプリング時間を調整することができます。 逐次変換時間( $t_{SAM}$ )は、32 ステート(ADCLK)となります。スキャン変換時間を表 26.13 に示します。

選択チャネル数が n のシングルスキャンのスキャン変換時間( $t_{SCAN}$ )は、次のように表されます。  $t_{SCAN} = t_D + t_{SPLSH} + (t_{DIS} \times n) + t_{DIAG} + (t_{CONV} \times n)$  (注5)  $+ t_{ED}$ 

連続スキャンの 1 サイクル目は、シングルスキャンの  $t_{SCAN}$  から  $t_{ED}$  を省き  $t_{SHED}$  を加えた時間です。連続スキャンの 2 サイクル目以降は、 $t_{SPLSH}$  +  $(t_{DIS} \times n)$  +  $t_{DIAG}$  +  $t_{DSD}$  +  $(t_{CONV} \times n)$  ( $^{1\pm 5}$ ) +  $t_{SHED}$  となります。

- 注 1. チャネル専用サンプル & ホールド回路を使用しない場合は、t<sub>SPLSH</sub> = 0 となります。
- 注 2. 断線検出アシストを設定しない場合は、 $t_{DIS}=0$  となります。内部基準電圧を A/D 変換する場合に限り、オートディスチャージ期間 15 ステート(ADCLK)挿入されます。
- 注 3. 自己診断を設定しない場合は、t<sub>DIAG</sub> = 0, t<sub>DSD</sub> = 0 となります。
- 注 4. チャネル専用サンプル & ホールド回路を使用しない場合は、 $t_{SHED}=0$  となります。 $t_{SHED}$  は連続スキャンモード実行時の所要時間です。シングルスキャンとグループスキャンでは、スキャン終了時間( $t_{ED}$ )に含まれます
- 注 5. 選択チャネルのサンプリング時間( $t_{SPL}$ )が、同一の場合は  $t_{CONV} \times n$  となりますが、チャネルごとに異なる場合は、各チャネルのサンプリング時間( $t_{SPL}$ )と逐次変換時間( $t_{SAM}$ )の総和になります。

表 26.13 スキャンでの各所要時間(ADCLKとPCLKのサイクル数で示します)

項目		記号		種別/条件				
				同期トリガ(MTU)	非同期トリガ	ソフトウェア トリガ	単位	
スキャン 開始処理 時間 (注1、注2)	グループ優先 制御動作によ るグループの A/D変換	低優先グループ中断あり (優先グループのA/D変換要 因によって低優先グループ B停止させた後、優先グ ループを起動)	t <sub>D</sub>		3PCLKB + 6ADCLK		_	
		低優先グループ中断なし (優先グループのA/D変換要 因によって起動)			2PCLKB + 4ADCLK	_	_	
	自己診断有効 時のA/D変換	自己診断変換開始時			2PCLKB + 6ADCLK	4PCLKB + 6ADCLK	6ADCLK	
	上記以外				2PCLKB + 4ADCLK	2PCLKB + 4ADCLK	4ADCLK	
チャネル	サンプリング時間		t <sub>SPLSH</sub>	t <sub>SH</sub>	ADSHCR.SSTSH[7:0]の設定値	7:0]の設定値(初期値1Ah)× ADCLK		
専用 サンプル ホールド 処理時間 (注1)	サンプリング-A/D変換ウェイト時間			t <sub>W</sub>	13ADCLK			サイクル
断線検出ア	断線検出アシスト処理時間		t <sub>DIS</sub> ADDISCR.ADNDIS[3:0]設定值(初期值00h)× ADCLK (注3)		CLK <sup>(注3)</sup>			
自己診断			t <sub>DIAG</sub>	t <sub>SPL</sub>	ADSSTR0設定值(初期值0Dh)× ADCLK			
変換処理 時間	逐次変換時間			t <sub>SAM</sub>	32ADCLK			
(注1)	自己診断変換終了後。通常のA/D変換開始時		t <sub>DED</sub>		2ADCLK			
	連続スキャン時の最終チャネル変換終了後、 自己診断変換開始時		t <sub>DSD</sub>		2ADCLK			
A/D変換	サンプリング時間		t <sub>CONV</sub> t <sub>SPL</sub>		ADSSTRn(n = 0 ~ 7, O)設定値(初期値0Dh)× ADCLK			
処理時間 (注1)	逐次変換時間			t <sub>SAM</sub>	32ADCLK			
チャネル専	チャネル専用サンプルホールド終了処理時間		t <sub>SH</sub>	IED	3ADCLK			
スキャン終	スキャン終了時間 <sup>(注1)</sup>		t <sub>E</sub>	D	1PCLKB + 3ADCLK			

- 注1.  $t_D$ 、 $t_{SPLSH}$ 、 $t_{DIAG}$ 、 $t_{CONV}$ 、 $t_{ED}$ の各タイミングについては図26.26、図26.27を参照してください。注2. ソフトウェア書き込み、またはトリガ入力からA/D変換開始までの最大時間です。注3. 内部基準電圧をA/D変換時は、"0Fh"(15ADCLK)に固定されます。





図 26.26 スキャン変換のタイミング(ソフトウェア起動、同期トリガ起動の場合)



スキャン変換のタイミング(非同期トリガ起動の場合)

#### 26.3.6 A/D データレジスタの自動クリア機能の使用例

ADCER.ACE ビットを "1" にすることにより、CPU, DTC によって A/D データレジスタ(ADDRy, ADRD, ADOCDR, ADDBLDR, ADDBLDRA, ADDBLDRB)を読み出す際、自動的に ADDRy, ADRD, ADOCDR, ADDBLDRA, ADDBLDRB レジスタを "0000h" にクリアできます。

この機能を使うことにより、ADDRy, ADRD, ADOCDR, ADDBLDR, ADDBLDRA, ADDBLDRB レジスタの 未更新故障を検出することができます。以下に ADDRy レジスタの自動クリア機能が無効 / 有効時の例を示 します。

ADCER.ACE ビットが "0" (自動クリア禁止) の場合、A/D 変換結果 (0222h) が何らかの原因で ADDRy レジスタに書き込みされなかったとき、古いデータ (0111h) が ADDRy レジスタの値となります。さらに A/D 変換終了割り込みを利用して、この ADDRy レジスタの値を汎用レジスタに読み出した場合、古いデータ (0111h) が汎用レジスタに保存できます。ただし、未更新のチェックを行う場合、古いデータを RAM、汎用レジスタに逐一保持しながらチェックを行う必要があります。

ADCER.ACE ビットが "1" (自動クリア許可) の場合には、ADDRy = 0111h を CPU, DTC により読み出す際、ADDRy レジスタは自動的に "0000h" にクリアされます。その後、A/D 変換結果(0222h)が ADDRy レジスタに何らかの原因で転送できなかったとき、クリアされたデータ(0000h)が ADDRy レジスタ値として残ります。ここで A/D 変換終了割り込みを利用して、この ADDRy レジスタの値を汎用レジスタなどに読み出した場合、"0000h" が汎用レジスタなどに保持されます。読み出されたデータ値が "0000h" であることをチェックするだけで、ADDRy レジスタの未更新故障があったことを判断できます。

### 26.3.7 A/D 変換値加算 / 平均機能

A/D 変換値加算機能は、同じチャネルを  $2 \sim 4$ 、16 回連続で A/D 変換し、その変換値の合計をデータレジスタに保持します。A/D 変換値平均機能は、同じチャネルを 2 回、または 4 回連続で A/D 変換し、その変換値の平均をデータレジスタに保持します。この結果の平均値を使用することで、ノイズ成分によってはA/D 変換精度が良くなります。ただし、A/D 変換精度が良くなることを保証する機能ではありません。

A/D 変換値加算 / 平均機能は、チャネル選択アナログ入力 A/D 変換、内部基準電圧 A/D 変換選択時に使用できます。

#### 26.3.8 断線検出アシスト機能

A/D 変換開始前に、サンプリング容量の電荷を所定の状態に固定する機能を内蔵しています。この機能により、アナログ入力に接続した配線の断線検出が可能になります。なお、断線検出アシスト機能は、ADPGACR.PnENAMP = 0 (PGA 内アンプを使用しない)、ADSHCR.SHANS = 0 (サンプル & ホールド回路をバイパス)で使用してください。

図 26.28 に断線検出アシスト機能を使用した場合の A/D 変換動作図を示します。また、図 26.29 にプリチャージを選択した場合の断線検出例を、図 26.30 にディスチャージを選択した場合の断線検出例を示します。



図 26.28 断線検出アシスト機能を使用した場合の A/D 変換動作図






図 26.29 プリチャージを選択した場合の断線検出例




図 26.30 ディスチャージを選択した場合の断線検出例

#### 26.3.9 非同期トリガによる A/D 変換の開始

非同期トリガの入力により AD 変換を開始することができます。非同期トリガを使用して A/D 変換を開始する場合、A/D 変換開始トリガ選択ビット(ADSTRGR.TRSA[5:0])を "000000b" に設定し、非同期トリガ (ADTRGO# 端子) に High を入力した後、ADCSR.TRGE ビットを "1"、ADCSR.EXTRG ビットを "1" にします。図 26.31 に非同期トリガ入力タイミングを示します。

ADST ビットが "1" になってから、変換を開始するまでの時間は、「26.6.3 A/D 変換強制停止と開始時の動作タイミング」を参照してください。グループスキャンモードで使用するグループ B は、非同期トリガを選択できません。




図 26.31 非同期トリガ入カタイミング

### 26.3.10 周辺モジュールからの同期トリガによる A/D 変換の開始

同期トリガによって、A/D 変換を開始することができます。同期トリガで A/D 変換を開始するときには、ADCSR.TRGE ビットを "1"、ADCSR.EXTRG ビットを "0" とし、ADSTRGR.TRSA[5:0]、ADSTRGR.TRSB[5:0] ビットで該当の A/D 変換開始要因を選択します。

# 26.3.11 プログラマブルゲインアンプ

プログラマブルゲインアンプは、AN000  $\sim$  AN002 に搭載されています。S12AD.ADPGAGS.PnGAIN[3:0] ビット ( $n=000\sim002:$  AN000  $\sim$  AN002 端子) でゲインを選択し、S12AD.ADPGACR.PnSEL1 ビット ( $n=000\sim002:$  AN000  $\sim$  AN002 端子) で使用するオペアンプを選択します。

S12AD.ADPGACR.PnENAMP ビット ( $n=000\sim002$ : AN000  $\sim$  AN002 端子) を "1" にした後、プログラマブルゲインアンプ動作安定待ち時間を待ってから該当ユニットの ADCSR.ADST ビットを "1" にしてください。

### 26.4 割り込み要因と DTC 転送要求

# 26.4.1 割り込み要求

CPU へのスキャン終了割り込み要求である S12ADI, GBADI, GCADI 割り込みを発生することができます。 ADCSR.ADIE ビットを "1" にすると S12ADI を許可、"0" にすると S12ADI を禁止できます。

ADCSR.GBADIE ビットを "1" にすると GBADI を許可、"0" にすると GBADI を禁止できます。

ADGCTRGR.GCADIE ビットを"1"にすると GCADI を許可、"0"にすると GCADI を禁止できます。

また、S12ADI, GBADI, GCADI 発生時に DTC を起動できます。S12ADI, GBADI, GCADI 割り込みで変換されたデータの読み出しを DTC で行うと、連続変換がソフトウェアの負担なく実現できます。 DTC の設定は「16. データトランスファコントローラ (DTCb)」を参照してください。

### 26.5 許容信号源インピーダンスについて

本 MCU のアナログ入力は、高速変換  $1.4\mu s$  を実現するために、信号源インピーダンスが  $1.0k\Omega$  以下の入力信号に対し、変換精度が保証される設計となっています。シングルスキャンモードで 1 端子のみ変換を行うときに外部に大容量を設けている場合は、入力の負荷は実質的に内部入力抵抗の  $2.5k\Omega$  だけになりますので、信号源インピーダンスは不問となります。ただし、ローパスフィルタとなりますので、微分係数の大きなアナログ信号には追従できないことがあります。高速のアナログ信号を変換する場合や、スキャンモードで複数端子の変換を行う場合には、低インピーダンスのバッファを入れてください。

図 26.32 にアナログ入力端子と外部センサの等価回路を示します。

A/D 変換を正しく行うためには、図 26.32 に示す内部コンデンサ C への充電が所定の時間内に終了することが必要です。この所定の時間をサンプリング時間と言います。




図 26.32 アナログ入力端子と外部センサの等価回路

# 26.6 使用上の注意事項

### 26.6.1 データレジスタの読み出し注意事項

A/D データレジスタ、A/D データ二重化レジスタ、A/D データ二重化レジスタ A、A/D データ二重化レジスタ B、A/D 内部基準電圧データレジスタ、および A/D 自己診断データレジスタの読み出しは、16 ビット単位で行ってください。8 ビット単位で上位バイト/下位バイトの2 回に分けて読み出すことにより、1 回目に読み出した A/D 変換値と2 回目に読み出した A/D 変換値が変化するのを避けるため、8 ビット単位の読み出しは行わないでください。

# 26.6.2 A/D 変換停止時の注意事項

A/D 変換開始条件に非同期トリガ、または同期トリガを選択している場合、A/D 変換を停止させるためには、図 26.33 のフローチャートの手順に従ってください。




図 26.33 ADCSR.ADST ビットによるソフトウェアクリア実行の設定フロー

#### 26.6.3 A/D 変換強制停止と開始時の動作タイミング

12 ビット A/D コンバータのアナログ部が停止した状態で ADCSR.ADST ビットを "1" に設定し 12 ビット A/D コンバータのアナログ部が動作を開始するのに ADCLK で最大 6 クロックの時間を必要とします。 ADCSR.ADST ビットを "0" に設定して A/D 変換を強制停止させると、12 ビット A/D コンバータのアナログ 部が動作を停止するのに、ADCLK で最大 3 クロックの時間を必要とします。

### 26.6.4 スキャン終了割り込み処理の注意事項

トリガ起動による同一アナログ入力のスキャンを 2 回行う場合等で、1 回目のスキャン終了割り込み発生から、2 回目のスキャンによる最初のアナログ入力の A/D 変換が終了するまでに、CPU が A/D 変換データを読み出し終えていなければ、1 回目の A/D 変換データが 2 回目の A/D 変換データで上書きされます。

### 26.6.5 モジュールストップ機能の設定

モジュールストップコントロールレジスタにより、12 ビット A/D コンバータの動作禁止 / 許可を設定することが可能です。初期値では、12 ビット A/D コンバータの動作は停止します。モジュールストップ状態を解除することにより、レジスタへのアクセスが可能になります。モジュールストップ状態を解除した後は、 $1\mu$ s 待ってから A/D 変換を開始してください。詳細は「11. 消費電力低減機能」を参照してください。

# 26.6.6 低消費電力状態への遷移時の注意

モジュールストップモードやソフトウェアスタンバイモードへ移行する場合は、A/D変換を停止させてください。A/D変換を停止させる際、ADCSR.ADST ビットを "0" に設定後、12 ビット A/D コンバータのアナログ部が停止するまでの時間を確保する必要があります。この時間を確実に確保するために以下の手順で設定してください。

図 26.33 に示す、ADCSR.ADST ビットによるソフトウェアクリア実行の設定フローに従い、ADCSR.ADST ビットを "0" に設定してください。その後、ADCLK の 3 クロック期間待った後、モジュールストップモードやソフトウェアスタンバイモードへ移行させてください。

#### 26.6.7 ソフトウェアスタンバイモード解除時の注意

ソフトウェアスタンバイモードを解除した後は、水晶発振安定時間または PLL 回路の安定時間経過後、さらに  $1\mu s$  以上待ってから A/D 変換を開始してください。詳細は「11. 消費電力低減機能」を参照してください。

### 26.6.8 断線検出アシスト機能使用時の絶対精度誤差

断線検出アシスト機能を使用する場合、アナログ入力端子にプルアップ / プルダウン抵抗(Rp)と信号源抵抗(Rs)の抵抗分圧分の誤差電圧が入力され、A/D コンバータの絶対精度誤差が生じます。絶対精度の誤差は下式で表されます。断線検出アシスト機能は、ADPGACR.PnENAMP = 0(PGA 内アンプを使用しない)、ADSHCR.SHANS = 0(+ンプル & ホールド回路をバイパス)で使用してください。

断線検出アシスト機能は、十分な評価の上、使用してください。

最大絶対精度誤差 (LSB) = 4095 x Rs/Rp



#### 26.6.9 アナログ電源端子他の設定範囲

以下に示す電圧の設定範囲を超えて MCU を使用した場合は、MCU の信頼性に悪影響を及ぼすことがあります。

- アナログ入力電圧の設定範囲 アナログ入力端子 AN000 ~ AN007 に印加する電圧は、AVSS0  $\leq$  VAN0  $\leq$  AVCC0 の範囲としてください。
- 各電源端子 (AVCC0 AVSS0, VCC VSS) の関係
   AVSS0 と VSS との関係は AVSS0 = VSS としてください。また、図 26.34 に示すように各々の電源間に 最短で閉ループが形成できるように 0.1μF のコンデンサを接続し、供給元で AVSS0 = VSS になるよう に接続してください。

12 ビット A/D コンバータを使用しない場合は、AVCC0 = VCC. AVSS0 = VSS としてください。




図 26.34 各電源端子の接続例

#### 26.6.10 ボード設計上の注意

ボード設計時には、デジタル回路とアナログ回路をできるだけ分離してください。また、デジタル回路の信号線とアナログ回路の信号線を交差させたり、近接させたりしないでください。アナログ信号にノイズが乗って、A/D変換値の精度に悪影響を及ぼします。アナログ入力端子( $AN000 \sim AN007$ )、アナログ電源(AVCC0)は、アナロググランド(AVSS0)で、デジタル回路と分離してください。さらにアナロググランド(AVSS0)は、ボード上の安定したデジタルグランド(AVSS0)に一点接続してください。

#### 26.6.11 ノイズ対策上の注意

過大なサージなど異常電圧によるアナログ入力端子(AN000  $\sim$  AN007)の破壊を防ぐために、**図 26.35** に示すように AVCC0  $\geq$  AVSSO 間に容量を、またアナログ入力端子(AN000  $\sim$  AN007)を基準に保護回路を接続してください。




図 26.35 アナログ入力保護回路の例

# 27. コンパレータ C 用リファレンス電圧生成専用 D/A コンバータ (DA)

#### 27.1 概要

本 MCU は、コンパレータ C 用リファレンス電圧生成専用の 8 ビット D/A コンバータを 1 チャネル内蔵しています。

表 27.1 に 8 ビット D/A コンバータの仕様を示します。図 27.1 に 8 ビット D/A コンバータのブロック図を示します。

表27.1 8ビットD/Aコンバータの仕様

項目	内容
分解能	8ビット
出力チャネル	1チャネル
消費電力低減機能	モジュールストップ状態への遷移が可能




図 27.1 8 ビット D/A コンバータのブロック図

### 27.2 レジスタの説明


### 27.2.1 D/A データレジスタ 0 (DADR0)

アドレス DA.DADR0 0008 80C0h

・DADPR.DPSELビット=0(データは右詰め)



・DADPR.DPSELビット= 1 (データは左詰め)




DADR0 レジスタは、D/A 変換を行うデータを格納するための 16 ビットの読み出し/書き込み可能なレジスタです。アナログ出力を許可すると、DADR0 レジスタの値が変換されコンパレータ C のリファレンス電圧が供給されます。

DADPR.DPSEL ビットの設定によって 8 ビットのデータの配置を変更できます。"—"のビットは、読むと"0"が読めます。書く場合、"0"としてください。

# 27.2.2 D/A 制御レジスタ (DACR)

アドレス DA.DACR 0008 80C4h




ビット	シンボル	ビット名	機能	R/W
b4-b0	_	予約ビット	読むと"1"が読めます。書く場合、"1"としてください	R/W
b5	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R
b6	DAOE0	D/A出力許可0ビット	0 : D/A変換を禁止 1 : D/A変換を許可	R/W
b7	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W

### DAOE0 ビット (D/A 出力許可 0 ビット)

D/A 変換を制御します。

# 27.2.3 データレジスタフォーマット選択レジスタ (DADPR)

アドレス DA.DADPR 0008 80C5h



 
 ビット
 シンボル
 ビット名
 機能
 R/W

 b6-b0
 一
 予約ビット
 読むと"0"が読めます。書く場合、"0"としてください
 R/W

 b7
 DPSEL
 フォーマット選択ビット
 0 : D/A データレジスタは右詰め 1 : D/A データレジスタは左詰め
 R/W

### 27.3 動作説明

DACR.DAOE0 ビットを"1"にすると、D/A 変換が許可され変換結果が出力されます。 D/A 変換を行う場合の動作例を以下に示します。このときの動作タイミングを**図 27.2** に示します。

- (1) DADPR.DPSEL ビットと DADRO レジスタに D/A 変換を行うためのデータを設定します。
- (2) DACR.DAOE0 ビットを "1" にすると、D/A 変換が開始されます。変換時間 tDCONV が経過すると、DAO 出力が設定値に対応する電圧で安定します。DADRO レジスタを書き換えるか、DAOEO ビットを "0" にするまで、この電圧が出力され続けます。出力電圧(参考)は以下の式で計算します。

- (3) DADRO レジスタを書き換えると変換が開始されます。変換時間 tDCONV が経過すると、DAO 出力が変更した電圧で安定します。
- (4) DAOE0 ビットを "0" にすると D/A 変換が禁止されます。




図 27.2 8 ビット D/A コンバータの動作例

#### 27.4 使用上の注意事項

### 27.4.1 モジュールストップ機能の設定

モジュールストップコントロールレジスタにより、8 ビット D/A コンバータの動作禁止 / 許可を設定することが可能です。初期値では、8 ビット D/A コンバータの動作は停止します。モジュールストップ状態を解除することにより、レジスタのアクセスが可能になります。詳細は「11. 消費電力低減機能」を参照してください。

#### 27.4.2 モジュールストップ時の D/A コンバータの動作

D/A 変換を許可した状態でモジュールストップ状態になると D/A コンバータの出力は保持され、アナログ電源電流は D/A 変換中と同等になります。モジュールストップ時にアナログ電源電流を低減する必要がある場合は、DACR.DAOE0 ビットを "0" にして D/A コンバータの出力を禁止してください。

#### 27.4.3 ソフトウェアスタンバイモード時の D/A コンバータの動作

D/A 変換を許可した状態でソフトウェアスタンバイモードになると D/A コンバータの出力は保持され、アナログ電源電流は D/A 変換中と同等になります。ソフトウェアスタンバイモードでアナログ電源電流を低減する必要がある場合は、DACR.DAOE0 ビットを "0" にして D/A コンバータの出力を禁止してください。

#### 27.4.4 D/A コンバータの設定について

コンパレータ C のリファレンス入力電圧に D/A コンバータの出力を使用する場合、D/A コンバータの設定は、コンパレータ C の動作を許可する前に実施し、D/A コンバータの出力が安定するまで (D/A 変換時間:  $t_{DCONV}$ ) 待ってからコンパレータの動作を許可してください。D/A コンバータの設定を変更する場合も、一旦コンパレータの動作を停止させてから D/A コンバータの設定を変更し、D/A コンバータの出力が安定するまで待ってからコンパレータの動作を許可してください。

# 28. コンパレータ C (CMPC)

#### 28.1 概要

コンパレータCはリファレンス入力電圧とアナログ入力電圧を比較します。リファレンス入力電圧とアナログ入力電圧の比較結果はソフトウェアで読むことも、外部端子に出力することもできます。また、比較結果の変化を検出して割り込み要求を発生させることもできます。

コンパレータ C のリファレンス入力電圧は、CVREFC0 端子からの入力、または内蔵 D/A コンバータ 0 出力のいずれかから選択できます。

アナログ入力は4系統あり、いずれか1つを選択します。

表 28.1 にコンパレータ C の仕様を、図 28.1 にコンパレータ C のブロック図を、表 28.2 にコンパレータ C の入出力端子を、表 28.3 にコンパレータ C のアナログ入力端子接続先を示します。

本章に記載している PCLK とは PCLKB を指します。

表28.1 コンパレータCの仕様

項目	内容
チャネル数	3チャネル(コンパレータC0~コンパレータC2)
アナログ入力電圧	CMPCnm端子 (n = チャネル番号、m = 0 ~ 3) からの入力電圧
リファレンス入力電圧	CVREFC0端子からの入力電圧または内蔵D/Aコンバータ0の出力電圧
比較結果	比較結果を外部出力可能
デジタルフィルタ機能	3種類のサンプリング周期の選択可能     フィルタ未使用も可能     ノイズフィルタを通した信号から割り込み要求出力、POE要因出力の生成、およびレジスタを介して比較結果を読み出し可能
割り込み要求	比較結果の有効エッジを検出して割り込み要求を発生     有効エッジは、比較結果の立ち上がりエッジ/立ち下がりエッジ/両エッジから選択可能
消費電力低減機能	モジュールストップ状態への遷移が可能




図 28.1 コンパレータ C のブロック図

### 表28.2 コンパレータCの入出力端子

端子名	入出力	機能
CMPC00, CMPC01, CMPC02, CMPC03	入力	CMPC0用アナログ入力端子
CMPC10, CMPC11, CMPC12, CMPC13	入力	CMPC1用アナログ入力端子
CMPC20, CMPC21, CMPC22	入力	CMPC2用アナログ入力端子
CVREFC0	入力	リファレンス入力電圧端子0
COMP0	出力	CMPC0比較結果出力端子
COMP1	出力	CMPC1比較結果出力端子
COMP2	出力	CMPC2比較結果出力端子


#### 表28.3 コンパレータCのアナログ入力端子接続先

アナログ入力端子	接続先
CMPC00	AN000端子
CMPC01	AN000端子プログラマブルゲインアンプ出力
CMPC02	AN003端子
CMPC03	AN006端子
CMPC10	AN001端子
CMPC11	AN001端子プログラマブルゲインアンプ出力
CMPC12	AN004端子
CMPC13	AN007端子
CMPC20	AN002端子
CMPC21	AN002端子プログラマブルゲインアンプ出力
CMPC22	AN005端子

### 28.2 レジスタの説明

### 28.2.1 コンパレータ制御レジスタ (CMPCTL)

アドレス CMPC0.CMPCTL 000A 0C80h, CMPC1.CMPCTL 000A 0CA0h, CMPC2.CMPCTL 000A 0CC0h



ビット	シンボル	ビット名	機能	R/W
b0	CINV	コンパレータ出力極性切り替えビット (注1、注4)	0:コンパレータ出力非反転 1:コンパレータ出力反転	R/W
b1	COE	コンパレータ出力許可ビット	0:コンパレータ出力禁止("0"出力に固定) 1:コンパレータ出力許可	R/W
b2	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W
b4-b3	CEG[1:0]	コンパレータエッジ割り込み検出選択 ビット	b4 b3 0 0:割り込み要求を生成しない 0 1:立ち上がりエッジ 1 0:立ち下がりエッジ 1 1:立ち上がり、立ち下がりの両エッジ	R/W
b6-b5	CDFS[1:0]	ノイズフィルタサンプリング選択ビット(注1、注2、注4)	b6 b5 0 0:ノイズフィルタ未使用 0 1:PCLK/8でサンプリング 1 0:PCLK/16でサンプリング 1 1:PCLK/32でサンプリング	R/W
b7	HCMPON	コンパレータ動作許可ビット(注3)	0:動作停止(コンパレータの出力は"0") 1:動作許可(コンパレータの端子入力許可)	R/W


- 注1. CINV、CDFS[1:0] ビットの書き換えは、コンパレータの出力を禁止(COE ビット = 0) した後で行ってください。
- 注2. CDFS[1:0]ビットを"00b" (ノイズフィルタ未使用)から"00b"以外(ノイズフィルタを使用)に変更した場合は、フィルタ出力が 更新されるまでのサンプリング4回を経過した後に、CMPCn割り込み要求出力を使用してください。
- 注3. コンパレータ動作を許可 (HCMPON ビット = 1) に設定後、動作安定待ち時間が必要です。値は、「32. 電気的特性」を参照してください。
- 注4. CINVビット、CDFS[1:0] ビットを変更すると CMPCn 割り込み要求および POE 要因が発生することがあります。これらのビットは、POE のレジスタ設定でコンパレータ出力を出力停止制御に使用しない設定にしてから変更してください。また、変更後に対応する割り込み要求レジスタの割り込みステータスフラグ (IR) および POE のコンパレータチャネル n 出力検出フラグ ( $n=0\sim2$ ) を"0"にしてください。

#### CEG[1:0] ビット(コンパレータエッジ割り込み検出選択ビット)

コンパレータ出力信号のどのエッジで割り込み要求を生成するかを選択するビットです。有効エッジの設定は、CINV ビットおよび CDFS[1:0] ビットにより、コンパレータ出力信号を反転 / 非反転処理、ノイズフィルタ未使用 / 使用処理した信号に対して設定されます。

#### 28.2.2 コンパレータ入力切り替えレジスタ (CMPSELO)

アドレス CMPC0.CMPSEL0 000A 0C84h, CMPC1.CMPSEL0 000A 0CA4h, CMPC2.CMPSEL0 000A 0CC4h



ビット	シンボル	ビット名	機能	R/W
b3-b0	CMPSEL[3:0]	コンパレータ入力切り替えビット (注1)	<ul> <li>コンパレータCOの場合 b3 b0</li> <li>0 0 0 1: 入力なし</li> <li>0 0 1 0: CMPC00を選択</li> <li>0 1 0: CMPC01を選択</li> <li>0 1 0 0: CMPC02を選択</li> <li>1 0 0 0: CMPC03を選択</li> <li>1 0 0 0: CMPC03を選択</li> <li>上記以外は設定しないでください</li> <li>コンパレータC1の場合 b3 b0</li> <li>0 0 0 1: CMPC10を選択</li> <li>0 0 1 0: CMPC11を選択</li> <li>0 1 0 0: CMPC13を選択</li> <li>1 0 0 : CMPC20を選択</li> <li>1 0 0 : CMPC21を選択</li> <li>0 0 1 0: CMPC22を選択</li> <li>1 0 0 : CMPC22を選択</li> <li>1 0 0 : CMPC22を選択</li> </ul>	R/W
b7-b4	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W

- 注1. CMPSEL[3:0]ビットの書き換えは、以下の手順で行ってください。CMPSEL[3:0]ビットが"0000b"でないときに、"0000b"以 外の書き込みは無効です。2ビット以上"1"となる値を書いた場合も無効です。いずれの場合も前の値を保持します。
  - (1) CMPCTL.COE ビットを"0"にする
  - (2) CMPSEL[3:0] ビットを"0000b"にする
  - (3) CMPSEL[3:0] ビットを新しい設定値(いずれか1ビットのみ"1")にする
  - (4) 入力切り替えの安定時間を待つ。値は、「32. 電気的特性」を参照してください。 (5) CMPCTL.COE ビットを"1"にする

  - (6) 対応する割り込み要求レジスタの割り込みステータスフラグ(IR)を"0"にする

### 28.2.3 コンパレータ基準電圧選択レジスタ (CMPSEL1)

アドレス CMPC0.CMPSEL1 000A 0C88h, CMPC1.CMPSEL1 000A 0CA8h, CMPC2.CMPSEL1 000A 0CC8h




ビット	シンボル	ビット名	機能	R/W
b1-b0	CVRS[1:0]	リファレンス入力電圧選択ビット (注1、注2)	b1 b0 0 0:入力なし 0 1:リファレンス入力電圧にCVREFC0入力を選択 1 0:リファレンス入力電圧に内蔵D/Aコンバータ0の出力 を選択 上記以外は設定しないでください	R/W
b7-b2	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W

- 注1. 内蔵 D/A コンバータの出力を使用する場合、コンパレータの動作を許可 (CMPCTL.HCMPON ビット = 1) する前に、D/A コンバータを設定してください。D/A コンバータの設定については「27. コンパレータ C 用リファレンス電圧生成専用 D/A コンバータ (DA)」を参照してください。
- 注2. CVRS[1:0] ビットの書き換えは、以下の手順で行ってください。設定値を変えるときは、CVRS[1:0] ビットを "00b" にしてから設定値を変更してください。"01b" から"10b"、"10b" から"01b" に直接書き換えようとしても無視されます。
  - (1) CMPCTL.COE ビットを"0"にする
  - (2) CVRS[1:0] ビットを"00b" にする
  - (3) CVRS[1:0]ビットを新しい設定値(いずれか1ビットのみ"1")にする
  - (4) 入力切り替えの安定時間を待つ。値は、「32. 電気的特性」を参照してください。
  - (5) CMPCTL.COE ビットを"1"にする
  - (6) 対応する割り込み要求レジスタの割り込みステータスフラグ(IR)を"0"にする

### 28.2.4 コンパレータ出力モニタレジスタ (CMPMON)

アドレス CMPC0.CMPMON 000A 0C8Ch, CMPC1.CMPMON 000A 0CACh, CMPC2.CMPMON 000A 0CCCh



ビット	シンボル	ビット名	機能	R/W
b0	CMPMON0		0:コンパレータ出力は"0" 1:コンパレータ出力は"1"	R
b7-b1	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W

注1. ノイズフィルタ未使用(CMPCTL.CDFS[1:0]ビット = 00b)の設定でコンパレータを動作(CMPCTL.HCMPON、COEビット = 1)させる場合は、CMPMON0ビットを2回リードし、一致したときのみその値を使用してください。

# 28.2.5 コンパレータ外部出力許可レジスタ (CMPIOC)

アドレス CMPC0.CMPIOC 000A 0C90h, CMPC1.CMPIOC 000A 0CB0h, CMPC2.CMPIOC 000A 0CD0h

_	b7	b6	b5	b4	b3	b2	b1	b0
	_			_	_		_	CPOE
セット後の値	0	0	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b0	CPOE		コンパレータの比較結果を外部端子へ出力します。 0:コンパレータ外部端子出力禁止(Low出力に固定) 1:コンパレータ外部端子出力許可	R/W
b7-b1	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W

### 28.3 動作説明

### 28.3.1 コンパレータ動作例

図 28.2 にコンパレータの動作例を示します。リファレンス入力電圧よりアナログ入力電圧が高い場合に COMPn レベル検出信号 ( $n=0\sim2$ ) が High になり、リファレンス入力電圧よりアナログ入力電圧が低い場合に COMPn レベル検出信号が Low になります (CMPCTL.CINV ビットが "0" の場合 )。COMPn レベル検出信号は CMPIOC.CPOE ビットが "1" の場合、COMPn 端子から出力されます。また、コンパレータ出力が変化すると割り込み要求を生成します。




図 28.2 コンパレータの動作例

#### 28.3.2 ノイズフィルタ

コンパレータ C は、ノイズフィルタを内蔵しています。サンプリングクロックは CMPCTL.CDFS[1:0] ビットで選択できます。サンプリングクロックごとにコンパレータの出力信号をサンプリングし、レベルが 3 回一致した次のサンプリングクロックで、ノイズフィルタ出力がその値になります。

図 28.3 にノイズフィルタとエッジ検出回路の構成を、図 28.4 にノイズフィルタと割り込み動作例を示します。




図 28.3 ノイズフィルタとエッジ検出回路の構成




図 28.4 ノイズフィルタと割り込み動作例

#### 28.3.3 割り込み

コンパレータCは比較結果の変化を検出して割り込み要求を発生させます。

CMPCn 割り込みを使用するときは、CMPCTL.CEG[1:0] ビットの少なくとも 1 つを "1" ("00b"(割り込み要求を生成しない)以外の設定)にしてください。

CMPCn 割り込みを使用する場合は、以下の手順で設定してください。ただし、(1)、(2)、(3) は順不同です。

- (1) リファレンス入力電圧に内蔵 D/A コンバータの出力を使用する場合は、D/A コンバータを設定し、D/A 変換を許可する。
- (2) CMPSEL0、CMPSEL1 レジスタでコンパレータの入力を設定する。
- (3) CMPCTL.CINV、CDFS[1:0] ビットを設定し、反転 / 非反転処理および / イズフィルタのサンプリングタイミングを選択する。
- (4) コンパレータの割り込み検出エッジを有効 (CMPCTL.CEG[1:0] ビットを "00b" 以外)にする。
- (5) コンパレータの入力を許可 (CMPCTL.HCMPON ビットを "1") し、コンパレータの動作安定時間を待つ。 値は、「32. 電気的特性」を参照してください。
- (6) コンパレータの出力を許可 (CMPCTL.COE ビットを "1") する。

#### 28.3.4 コンパレータの端子出力

コンパレータの比較結果を COMPn 端子 ( $n=0\sim2$ ) に出力することができます。 CMPCTL.CINV ビットや CMPIOC.CPOE ビットにより、出力極性 (非反転出力 / 反転出力 ) や出力許可 / 禁止を設定できます。 コンパレータの比較結果を COMPn 端子に出力する場合は、以下の手順で設定してください ( リセット後

コンパレータの比較結果を COMPn 端子に出力する場合は、以下の手順で設定してください (リセット後、ポートは入力設定になっています)。

- (1) 「28.3.3 割り込み」に示す手順の(1)~(3)および(5)、(6)を行う。
- (2) コンパレータの比較結果を外部端子へ出力 (CMPIOC, CPOE ビットを "1") する。
- (3) 各コンパレータの出力端子に対応するポートモードレジスタ、端子機能制御レジスタの設定をする。

### 28.3.5 コンパレータの設定手順

図 28.5 にコンパレータ動作設定フローチャートを示します。




図 28.5 コンパレータ動作設定フローチャート




図 28.6 コンパレータ動作終了フローチャート

### 28.4 使用上の注意事項

#### 28.4.1 モジュールストップ機能の設定

モジュールストップコントロールレジスタ B (MSTPCRB) により、コンパレータ C の動作禁止 / 許可を設定することが可能です。リセット解除後は、コンパレータ C の動作は停止しています。モジュールストップ状態を解除することにより、レジスタへのアクセスが可能になります。詳細は「11. 消費電力低減機能」を参照してください。

#### 28.4.2 モジュールストップ時のコンパレータ C の動作

コンパレータ C を動作させたままモジュールストップ状態に遷移すると、コンパレータ C のアナログ回路の動作が停止しないためアナログ電源電流はコンパレータ C 使用中と同等になります。モジュールストップ時にアナログ電源電流を低減する必要がある場合は、CMPCTL.HCMPON ビットを"0"にしてコンパレータ C を停止させてください。

#### 28.4.3 ソフトウェアスタンバイモード時のコンパレータ C の動作

コンパレータ C を動作させたままソフトウェアスタンバイモードに遷移すると、コンパレータ C のアナログ回路の動作が停止しないためアナログ電源電流はコンパレータ C 使用中と同等になります。ソフトウェアスタンバイモードでアナログ電源電流を低減する必要がある場合は、CMPCTL.HCMPON ビットを "0" にしてコンパレータ C を停止させてください。

### 28.4.4 12 ビット A/D コンバータがモジュールストップ中のコンパレータ C の動作

プログラマブルゲインアンプ (PGA) と 12 ビット A/D コンバータは同じモジュールストップ信号で制御されていますので、12 ビット A/D コンバータがモジュールストップ中は、以下の PGA 出力の比較はできません。

- AN000 端子 PGA 出力
- AN001 端子 PGA 出力
- AN002 端子 PGA 出力

12 ビット A/D コンバータがモジュールストップ中でも、以下のアナログ端子は直接コンパレータに接続されていますので、比較が可能です。

- AN000 端子
- AN001 端子
- AN002 端子
- AN003 端子
- AN004 端子
- AN005 端子
- AN006 端子
- AN007 端子

### 28.4.5 リファレンス電圧生成に使用する D/A コンバータの設定について

リファレンス電圧生成に使用する D/A コンバータの設定は、コンパレータの動作を許可する前に行い、D/A コンバータの出力が安定するまで待ってからコンパレータの動作を許可してください。リファレンス電圧生成に使用する D/A コンバータの設定を変更する場合も、一旦コンパレータの動作を停止させてから D/A コンバータの設定を変更し、D/A コンバータの出力が安定するまで待ってからコンパレータの動作を許可してください。

# 29. データ演算回路 (DOC)

#### 29.1 概要

データ演算回路 (DOC) は、16 ビットのデータを比較、加算または減算する機能です。

表 29.1 にデータ演算回路 (DOC) の仕様を示します。DOC のブロック図を図 29.1 に示します。 16 ビットのデータを比較し、選択した条件に合致した場合に割り込みを発生させることができます。

表29.1 データ演算回路(DOC)の仕様

項目	内容
データ演算機能	16ビットデータの比較、加算、または減算
消費電力低減機能	モジュールストップ状態への遷移が可能
割り込み	<ul><li>データ比較の結果が検出条件に合致したとき</li><li>データ加算の結果が"FFFFh"より大きくなったとき(オーバフロー)</li><li>データ減算の結果が"0000h"より小さくなったとき(アンダフロー)</li></ul>





図 29.1 DOC のブロック図

### 29.2 レジスタの説明

### 29.2.1 DOC コントロールレジスタ (DOCR)

アドレス DOC.DOCR 0008 B080h



ビット	シンボル	ビット名	機能	R/W
b1-b0	OMS[1:0]	動作モード選択ビット	b1 b0 0 0: データ比較モード 0 1: データ加算モード 1 0: データ減算モード 1 1: 設定しないでください	R/W
b2	DCSEL	検出条件選択ビット <sup>(注1)</sup>	0: 不一致を検出する 1: 一致を検出する	R/W
b3	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W
b4	DOPCIE	データ演算回路割り込み許可 ビット	0:割り込み禁止 1:割り込み許可	R/W
b5	DOPCF	データ演算結果フラグ	演算結果を示します	R
b6	DOPCFCL	データ演算結果クリアビット	0 : DOPCF フラグの値を保持 1 : DOPCF フラグをクリア	R/W
b7	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W

注1. データ比較モード選択時のみ有効

DOCR レジスタは、DOC の動作モードの設定や、割り込みの許可 / 禁止を設定するレジスタです。

#### OMS[1:0] ビット(動作モード選択ビット)

本ビットの設定により DOC の動作モードを選択します。

#### DCSEL ビット(検出条件選択ビット)

データ比較モード選択時のみ有効です。

本ビットの設定によりデータ比較モード時の結果の検出条件を選択します。

#### DOPCIE ビット(データ演算回路割り込み許可ビット)

本ビットが"1"の場合、データ演算回路割り込みを許可します。

#### DOPCF フラグ(データ演算結果フラグ)

["1"になる条件]

- DCSEL ビットで選択した条件になったとき
- データ加算の結果が "FFFFh" より大きくなったとき
- データ減算の結果が "0000h" より小さくなったとき

["0"になる条件]


• DOPCFCL ビットに"1"を書き込んだとき

### DOPCFCL ビット(データ演算結果クリアビット)

本ビットに "1" を書くと DOPCF フラグがクリアされます。 読むと "0" が読めます。

### 29.2.2 DOC データインプットレジスタ (DODIR)


アドレス DOC.DODIR 0008 B082h



DODIR レジスタは、演算対象のデータを格納する読み書き可能なレジスタです。

### 29.2.3 DOC データセッティングレジスタ (DODSR)

アドレス DOC.DODSR 0008 B084h



DODSR レジスタは、比較対象のデータを格納する、または演算結果が格納される読み書き可能なレジスタです。

データ比較モードでは、比較の基準となるデータを格納してください。 データ加算モードおよびデータ減算モードでは、演算結果が格納されます。

#### 29.3 動作説明

### 29.3.1 データ比較モード

図 29.2 にデータ比較モードの動作例を示します。

DOC は、データ比較モード時、以下のように動作します。

以下は DCSEL = 0 (データ比較の結果、不一致を検出)設定時の動作例です。

- (1) DOCR.OMS[1:0] ビットに "00b" を書き込むと、データ比較モードになります。
- (2) DODSR レジスタに比較の基準となるデータを設定します。
- (3) DODIR レジスタに比較するデータを書き込みます。
- (4) すべてのデータの書き込みが完了するまで、DODIR レジスタに比較するデータを書き込みます。
- (5) DODIR レジスタに書き込まれたデータが DODSR レジスタに設定されているデータと一致しなかった とき DOCR.DOPCF フラグが "1" になります。また、DOCR.DOPCIE ビットが "1" の場合は、データ演 算回路割り込みが発生します。




図 29.2 データ比較モードの動作例

### 29.3.2 データ加算モード

図 29.3 にデータ加算モードの動作例を示します。 DOC は、データ加算モード時、以下のように動作します。

- (1) DOCR.OMS[1:0] ビットに "01b" を書き込むと、データ加算モードになります。
- (2) DODSR レジスタに初期値を設定します。
- (3) DODIR レジスタに加算するデータを書き込みます。演算結果は DODSR レジスタに格納されます。
- (4) すべてのデータの書き込みが完了するまで、DODIR レジスタに加算するデータを書き込みます。
- (5) 演算結果が "FFFFh" よりも大きくなると DOCR.DOPCF フラグが "1" になります。また、 DOCR.DOPCIE ビットが "1" の場合は、データ演算回路割り込みが発生します。




図 29.3 データ加算モードの動作例

#### 29.3.3 データ減算モード

図 29.4 にデータ減算モードの動作例を示します。 DOC は、データ減算モード時、以下のように動作します。

- (1) DOCR.OMS[1:0] ビットに "10b" を書き込むと、データ減算モードになります。
- (2) DODSR レジスタに初期値を設定します。
- (3) DODIR レジスタに減算するデータを書き込みます。演算結果は DODSR レジスタに格納されます。
- (4) すべてのデータの書き込みが完了するまで、DODIR レジスタに減算するデータを書き込みます。
- (5) 演算結果が "0000h" よりも小さくなると DOCR.DOPCF フラグが "1" になります。また、DOCR.DOPCIE ビットが "1" の場合は、データ演算回路割り込みが発生します。




図 29.4 データ減算モードの動作例

#### 29.4 割り込み要求

DOC が生成する割り込み要求には、データ演算回路割り込み (DOPCI) があります。割り込み要因が発生すると DOCR.DOPCF フラグが "1" になります。表 29.2 に割り込み要求の内容を示します。

表29.2 DOCの割り込み要求

割り込み要求	データ演算結果フラグ	割り込み発生タイミング
データ演算回路割り込み (DOPCI)	DOPCF	<ul><li>データ比較の結果が検出条件に合致したとき</li><li>データ加算の結果が"FFFFh"より大きくなったとき</li><li>データ減算の結果が"0000h"より小さくなったとき</li></ul>

#### 29.5 使用上の注意事項

#### 29.5.1 モジュールストップ機能の設定

モジュールストップコントロールレジスタ B (MSTPCRB) の MSTPB6 ビットにより、DOC の動作を禁止または許可することができます。リセット後、DOC の動作は停止しています。モジュールストップ状態を解除することにより、レジスタへのアクセスが可能になります。詳細は「11. 消費電力低減機能」を参照してください。

RX13Tグループ 30. RAM

### 30. RAM

本 MCU は、高速スタティック RAM を内蔵しています。

#### 30.1 概要

表 30.1 に RAM の仕様を示します。

表30.1 RAMの仕様

項目	内容
RAM容量	12Kバイト
RAMアドレス	RAM0: 0000 0000h~0000 2FFFh
アクセス	<ul><li>● 読み出し、書き込みともに1サイクルで動作</li><li>● RAM有効/無効選択可能<sup>(注1)</sup></li></ul>
消費電力低減機能	RAM0 をモジュールストップ状態への設定が可能

注1. SYSCR1.RAME ビットにより選択可能です。SYSCR1 レジスタについては、「3.2.2 システムコントロールレジスタ1 (SYSCR1)」を参照してください。

### 30.2 動作説明

### 30.2.1 消費電力低減機能

モジュールストップコントロールレジスタ C (MSTPCRC) の設定により、RAM へのクロック供給を停止させることで、消費電力を低減ができます。

MSTPCRC.MSTPC0 ビットを "1" にセットすると RAM0 に供給されるクロックが停止します。

クロック供給の停止により、RAM0 はモジュールストップ状態になります。リセット後の初期値では、RAM は動作状態です。

モジュールストップ状態になると、RAM へのアクセスができなくなります。RAM のアクセス中にモジュールストップ状態へ遷移しないでください。

MSTPCRC レジスタの詳細については、「11. 消費電力低減機能」を参照してください。

# 31. フラッシュメモリ (FLASH)

本 MCU は、64K/128K バイトのユーザ領域 (ROM) と 4K バイトのデータ領域 (E2 データフラッシュ) を内蔵しています。

本章に記載している PCLK とは PCLKB を指します。

### 31.1 概要

表 31.1 にフラッシュメモリの仕様を示します。

表 31.6 にブートモードで使用する入出力端子を示します。

表31.1 フラッシュメモリの仕様

項目	内容
メモリ空間	<ul> <li>ユーザ領域:最大128Kバイト</li> <li>データ領域:4Kバイト</li> <li>エクストラ領域:スタートアップ領域情報、アクセスウィンドウ情報、ユニークIDを格納</li> </ul>
ソフトウェアコマンド	<ul> <li>以下のソフトウェアコマンドを実装 プログラム、ブランクチェック、ブロックイレーズ、ユニークIDリード</li> <li>エクストラ領域のプログラム用に以下のコマンドを実装 スタートアップ領域情報プログラム、アクセスウィンドウ情報プログラム</li> </ul>
イレーズ後の値	<ul><li> ROM : FFh</li><li> E2 データフラッシュ : FFh</li></ul>
割り込み	ソフトウェアコマンド処理の完了、または強制停止処理の完了により割り込み(FRDYI)が発生
オンボードプログラミング	ブートモード(SCIインタフェース) (注1)
オフボードプログラミング	本MCUに対応したフラッシュプログラマを使用して、ユーザ領域とデータ領域の書き換えが可能
IDコードプロテクト	<ul><li>ブートモード時、シリアルプログラマとの接続の許可または禁止を、IDコードにより制御可能</li><li>オンチップデバッギングエミュレータ接続時、IDコードにより制御可能</li></ul>
スタートアッププログラム保護 機能	ブロック0~15の書き換えを安全に行うための機能
エリアプロテクション	セルフプログラミング時、ユーザ領域内の指定された範囲のみ書き換えを許可し、それ以外への書き換えを禁止することが可能
バックグラウンドオペレーション(BGO)機能	E2データフラッシュの書き換え中に、ROM上に配置されたプログラムを実行可能

注1. 詳細については各シリアルプログラマのマニュアル、『Renesas Flash Programmerフラッシュ書き込みソフトウェア・ユーザーズ・マニュアル』をご参照ください。

### 31.2 ROM の領域とブロックの構成

本 MCU の ROM は最大で 128K バイトあります。ROM は 1K バイトのブロックと呼ばれる単位に分割されており、ブロックイレーズコマンドはこのブロック単位でメモリの消去を実行します。図 31.1 に ROM の領域とブロックの構成を示します。




図 31.1 ROM の領域とブロックの構成

表31.2 ROM容量と読み出し用アドレス対応表

ROM容量	読み出し用アドレス
128Kバイト	FFFE 0000h~FFFF FFFFh
64Kバイト	FFFF 0000h∼FFFF FFFFh

### 31.3 E2 データフラッシュの領域とブロックの構成

本 MCU の E2 データフラッシュは 4K バイトで構成されています。ブロックに分割されており、イレーズはこのブロック単位で行います。図 31.2 に E2 データフラッシュの領域とブロックの構成を示します。





図 31.2 E2 データフラッシュの領域とブロックの構成

#### 31.4 レジスタの説明

#### 31.4.1 E2 データフラッシュ制御レジスタ (DFLCTL)

アドレス FLASH.DFLCTL 007F C090h



ビット	シンボル	ビット名	機能	R/W
b0	DFLEN	E2データフラッシュアクセス許可 ビット	0: E2データフラッシュへのアクセスおよびP/Eモード時に おけるエクストラ領域へのアクセス (注1) 禁止 1: E2データフラッシュへのアクセスおよびP/Eモード時に おけるエクストラ領域へのアクセス(注1) 許可	R/W
b7-b1	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W

注1. ユニークIDリード、スタートアップ領域情報プログラム、アクセスウィンドウ情報プログラム

DFLCTL レジスタは、E2 データフラッシュへのアクセス(リード、プログラム、イレーズ)の許可/禁止および P/E モード時におけるエクストラ領域へのアクセス(ユニーク ID リード、スタートアップ領域情報プログラム、アクセスウィンドウ情報プログラム)を許可/禁止するためのレジスタです。

E2 データフラッシュのリード、プログラム、イレーズを行う場合は、DFLCTL.DFLEN ビットを"1"にして E2 データフラッシュ STOP 解除時間 (tDSTOP) 経過後に E2 データフラッシュの読み出しと E2 データフラッシュ P/E モードへの遷移を行ってください。E2 データフラッシュ STOP 解除時間 (tDSTOP) を経過するまでは E2 データフラッシュの読み出しと E2 データフラッシュ P/E モードへの遷移を行わないでください。E2 データフラッシュ P/E モードについては、「31.7.1 シーケンサのモード」を、E2 データフラッシュSTOP 解除時間 (tDSTOP) については、「32. 電気的特性」を参照してください。

# 31.4.2 フラッシュ P/E モードエントリレジスタ (FENTRYR)

アドレス FLASH.FENTRYR 007F FFB2h



ビット	シンボル	ビット名	機能	R/W
b0	FENTRY0	ROM P/E モードエントリビット0	0 : ROMはリードモード 1 : ROMはP/Eモードエントリ可能	R/W
b6-b1	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W
b7	FENTRYD	E2データフラッシュ P/E モードエントリ ビット	0 : E2データフラッシュはリードモード 1 : E2データフラッシュはP/Eモードエントリ可能	R/W
b15-b8	FEKEY[7:0]	キーコード	FENTRYR レジスタの書き換えを制御します。 下位8 ビットの値を書き換える場合、このビットを "AAh"にして16 ビット単位で同時に書いてください。 読むと"00h"が読めます	R/W

ROM や E2 データフラッシュを書き換えるためには、FENTRYD ビットと FENTRY0 ビットのいずれかを "1" にして P/E モードに移行させる必要があります。

リードモードに戻るときは、FENTRYR レジスタを設定した後、値が書き換わっていることを確認してから、ROM や E2 データフラッシュのリードを行ってください。

P/E モード、リードモードについては、「31.7.1 シーケンサのモード」を参照してください。

### FENTRYO ビット (ROM P/E モードエントリビット 0)

ROM を P/E モードに移行させるためのビットです。

["1"になる条件]

- FENTRYR レジスタが "0000h" のときに、FENTRYR レジスタに "AA01h" を書いた場合
- 注. ROM P/E モードに遷移する場合、ROM に対する命令フェッチを実行させないため、命令フェッチ番地を ROM 以外の領域に移す必要があります。必要な命令コードを内蔵 RAM ヘコピーして内蔵 RAM ヘジャンプしてください。ただし、E2 データフラッシュは、ROM 上に配置されたプログラムで書き換え可能です。

["0"になる条件]

• FENTRYR レジスタに "AA00h" を書いた場合

#### FENTRYD ビット(E2 データフラッシュ P/E モードエントリビット)

E2 データフラッシュを P/E モードに移行させるためのビットです。


["1"になる条件]

- FENTRYR レジスタが "0000h" のときに、FENTRYR レジスタに "AA80h" を書いた場合 ["0" になる条件]
  - FENTRYR レジスタに "AA00h" を書いた場合



# 31.4.3 プロテクト解除レジスタ (FPR)

アドレス FLASH.FPR 007F C0C0h



本レジスタは、CPU が暴走したときに備え、FPMCR レジスタが容易に書き換えられないように保護するためのライトオンリのレジスタです。以下に示す手順でレジスタをアクセスした場合のみ、FPMCR レジスタへの書き込みが有効になります。


### プロテクト解除手順

- (1) FPR レジスタに "A5h" を書き込む
- (2) FPMCR レジスタに設定したい値を書き込む
- (3) FPMCR レジスタに設定したい値の反転値を書き込む
- (4) FPMCR レジスタに再び設定したい値を書き込む

上記プロテクト解除手順以外で書き込みを行った場合、FPSR.PERR フラグが "1" になります。

### 31.4.4 プロテクト解除ステータスレジスタ (FPSR)

アドレス FLASH.FPSR 007F C0C1h



ビット	シンボル	ビット名	機能	R/W
b0	PERR	プロテクトエラーフラグ	0:エラーなし 1:エラー発生	R
b7-b1	1	予約ビット	読むと"0"が読めます	R

#### PERR フラグ(プロテクトエラーフラグ)


FPMCR レジスタに対して、プロテクト解除手順どおりのアクセスを行わなかった場合、レジスタへの書き込みは行われず、このフラグが"1"になります。

["1"になる条件]

- FPMCR レジスタに対して、プロテクト解除手順どおりのアクセスを行わなかった場合 ["0" になる条件]
  - 「31.4.3 プロテクト解除レジスタ (FPR)」に記載のプロテクト解除手順でレジスタをアクセスした場合

### 31.4.5 フラッシュ P/E モード制御レジスタ (FPMCR)

アドレス FLASH.FPMCR 007F FF80h



ビット	シンボル	ビット名	機能	R/W
b0	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W
b1	FMS0	フラッシュ動作モード選択ビット0	FMS2 FMS1 FMS0 0 0 0: ROM/E2 データフラッシュリードモード 0 1 0: E2 データフラッシュ P/E モード 0 1 1: ディスチャージモード1 1 0 1: ROM P/E モード 1 1 1: ディスチャージモード2 上記以外は設定しないでください	R/W
b2	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W
b3	RPDIS	ROM P/E禁止ビット	0:ROMはプログラム/イレーズ可能 1:ROMはプログラム/イレーズ不可能	R/W
b4	FMS1	フラッシュ動作モード選択ビット1	FMS0 ビットを参照してください	R/W
b5	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W
b6	LVPE	低電圧P/Eモード有効ビット	0:低電圧P/Eモード無効 1:低電圧P/Eモード有効	R/W
b7	FMS2	フラッシュ動作モード選択ビット2	FMS0 ビットを参照してください	R/W

フラッシュメモリの動作モードを設定するレジスタです。

本レジスタはプロテクトされています。プロテクト解除手順を用いて値を設定してください(詳細は「31.4.3 プロテクト解除レジスタ(FPR)」を参照)。

ディスチャージモード 2、ROM P/E モードに遷移する場合、もしくはそのモード中は RAM 上で命令を実行する必要があります。

# FMS0, FMS1, FMS2 ビット (フラッシュ動作モード選択ビット 0 ~フラッシュ動作モード選択ビット 2)

フラッシュの動作モードを設定します。

● リードモードから ROM P/E モードに遷移する場合

FMS2 ビット=0、FMS1 ビット=1、FMS0 ビット=1、RPDIS ビット=0 に設定します。

ROM モード遷移待ち時間 1 (tDIS、「32. 電気的特性」を参照)待ちます。

FMS2 ビット=1、FMS1 ビット=1、FMS0 ビット=1、RPDIS ビット=0 に設定します。

FMS2 ビット=1、FMS1 ビット=0、FMS0 ビット=1、RPDIS ビット=0 に設定します。

ROM モード遷移待ち時間 2 (tMS、「32. 電気的特性」を参照) 待ちます。

• ROM P/E モードからリードモードに遷移する場合

FMS2 ビット=1、FMS1 ビット=1、FMS0 ビット=1、RPDIS ビット=0 に設定します。

ROM モード遷移待ち時間 1 (tDIS、「32. 電気的特性」を参照) 待ちます。

FMS2 ビット=0、FMS1 ビット=1、FMS0 ビット=1、RPDIS ビット=0 に設定します。

FMS2 ビット=0、FMS1 ビット=0、FMS0 ビット=0、RPDIS ビット=1 に設定します。

ROM モード遷移待ち時間 2 (tMS、「32. 電気的特性」を参照) 待ちます。

• リードモードから E2 データフラッシュ P/E モードに遷移する場合

FMS2 ビット=0、FMS1 ビット=1、FMS0 ビット=0、RPDIS ビット=0 に設定します。

• E2 データフラッシュ P/E モードからリードモードに遷移する場合

FMS2 ビット=0、FMS1 ビット=0、FMS0 ビット=0、RPDIS ビット=1 に設定します。 ROM モード遷移待ち時間 2 (tMS、「32. 電気的特性」を参照 ) 待ちます。

#### RPDIS ビット (ROM P/E 禁止ビット)


ROM のプログラム / イレーズ実行をソフトウェアによって禁止します。

#### LVPE ビット(低電圧 P/E モード有効ビット)

高速モード時にプログラム / イレーズを実施する場合は "0" に、中速モード時にプログラム / イレーズを 実施する場合は "1" にしてください。

### 31.4.6 フラッシュ初期設定レジスタ (FISR)

アドレス FLASH.FISR 007F C0B6h



ビット	シンボル	ビット名	機能	R/W
b4-b0	PCKA[4:0]	周辺クロック通知ビット	FlashIFクロック(FCLK)の周波数を設定するためのビットです	R/W
b5	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W
b7-b6	SAS[1:0]	スタートアップ領域選択ビット	b7b6 0x:エクストラ領域内のスタートアップ領域設定に従う 10:一時的にスタートアップ領域をデフォルト領域に切り替える 11:一時的にスタートアップ領域を代替領域に切り替える	R/W

#### x : Don't care

FISR レジスタは、ROM P/E モードまたは E2 データフラッシュ P/E モード時に書き込みができます。

#### PCKA[4:0] ビット(周辺クロック通知ビット)

ROM/E2 データフラッシュのプログラム / イレーズ時に、FlashIF クロック (FCLK) の周波数を設定するためのビットです。

プログラム / イレーズを行う前に PCKA[4:0] ビットに FCLK の周波数を設定してください。ROM/E2 データフラッシュのプログラム / イレーズ中は、FCLK の周波数を変更しないでください。

• FCLK が 4 MHz より高い場合

小数部がある場合は切り上げて設定してください。 たとえば 31.5 MHz の場合は、32 MHz (PCKA[4:0] ビット = 11111b) に設定してください。

• FCLK が 4 MHz 以下の場合

小数部のある周波数は使用しないでください。

1 MHz、2 MHz、3 MHz または 4 MHz の周波数で使用してください。

注. FCLK と異なる周波数を PCKA[4:0] ビットに設定した場合、ROM/E2 データフラッシュのデータが破壊される可能性があります。

表31.3	FlashIFクロック周波数設定例

FlashIFのクロック 周波数(MHz)	PCKA[4:0] ビット 設定値	FlashIFのクロック 周波数(MHz)	PCKA[4:0] ビット 設定値	FlashIFのクロック 周波数(MHz)	PCKA[4:0] ビット 設定値
32	11111b	31	11110b	30	11101b
29	11100b	28	11011b	27	11010b
26	11001b	25	11000b	24	10111b
23	10110b	22	10101b	21	10100b
20	10011b	19	10010b	18	10001b
17	10000b	16	01111b	15	01110b
14	01101b	13	01100b	12	01011b
11	01010b	10	01001b	9	01000b
8	00111b	7	00110b	6	00101b
5	00100b	4	00011b	3	00010b
2	00001b	1	00000b	_	_

#### SAS[1:0] ビット(スタートアップ領域選択ビット)

スタートアップ領域を選択します。スタートアップ領域を変更するには、以下の3種類の方法があります。

- **エクストラ領域のスタートアップ領域設定に従いスタートアップ領域を選択する場合** SAS[1:0] ビットが "00b" または "01b" の場合、エクストラ領域のスタートアップ領域設定に従ってス タートアップ領域が選択されます。スタートアップ領域情報プログラムコマンドを使用して、スタートアップ領域を変更してください。
- 一時的にスタートアップ領域をデフォルト領域に切り替える場合 SAS[1:0] ビットを"10b"にすると、エクストラ領域のスタートアップ領域設定に関わらず、スタート アップ領域をデフォルト領域に変更できます。
- 一時的にスタートアップ領域を代替領域に切り替える場合 SAS[1:0] ビットを "11b" にすると、エクストラ領域のスタートアップ領域設定に関わらず、スタートアップ領域を代替領域に変更できます。

### 31.4.7 フラッシュリセットレジスタ (FRESETR)

アドレス FLASH.FRESETR 007F FF89h



ビット	シンボル	ビット名	機能	R/W
b0	FRESET		0:フラッシュ制御回路のリセットを解除する 1:フラッシュ制御回路をリセットする	R/W
b7-b1	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W

#### FRESET ビット(フラッシュリセットビット)

このビットを"1"にすると、FASR、FSARH、FSARL、FEARH、FEARL、FWBH、FWBL、FCR、FEXCR レジスタがリセットされます。また、FEAMH、FEAML レジスタの値が不定になります。リセット中はこれらのレジスタにアクセスしないでください。リセットを解除するときは、このビットを"0"にしてください。

なお、ソフトウェアコマンド実行中やエクストラ領域書き換え中は、本レジスタへ書き込まないでください。

## 31.4.8 フラッシュ領域選択レジスタ (FASR)

アドレス FLASH.FASR 007F FF81h



ビット	シンボル	ビット名	機能	R/W
b0	EXS	エクストラ領域選択ビット	0:ユーザ領域、データ領域 1:エクストラ領域	R/W
b7-b1	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W

FASR レジスタは、ROM P/E モードまたは E2 データフラッシュ P/E モード時に書き込みができます。 FASR レジスタは、リセットもしくは FRESETR.FRESET ビットを "1" にすることによって初期化されます。


FRESETR.FRESET ビットが"1"の期間中は書き込めません。

#### EXS ビット(エクストラ領域選択ビット)

エクストラ領域に対するソフトウェアコマンド (ユニーク ID リード、スタートアップ領域情報プログラム、アクセスウィンドウ情報プログラム)を発行する前に"1"にします。また、ユーザ領域に対するソフトウェアコマンド (プログラム、ブランクチェック、ブロックイレーズ)を発行する前に"0"にします。ソフトウェアコマンド発行後は、次のソフトウェアコマンドの発行まで値を変更しないでください。

### 31.4.9 フラッシュ制御レジスタ (FCR)

アドレス FLASH.FCR 007F FF85h



ビット	シンボル	ビット名	機能	R/W
b3-b0	CMD[3:0]	ソフトウェアコマンド設定ビット	b3 b0 0001: プログラム 0011: ブランクチェック 0100: ブロックイレーズ 0101: ユニークIDリード 上記以外は設定しないでください (注1)	R/W
b4	DRC	データリード完了ビット	0:データリード開始 1:データリード完了	R/W
b5	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W
b6	STOP	強制処理停止ビット	"1"にすると、実行中の処理を強制的に停止させることができます	R/W
b7	OPST	処理開始ビット	0:処理停止 1:処理開始	R/W

注1. FSTATR1.FRDYフラグが"1"のとき、FCRレジスタを"00h"にする場合を除きます。

FCR レジスタは、ROM P/E モードでかつ ROM がプログラム / イレーズ可能時、または E2 データフラッシュ P/E モード時に書き込みができます。

FCR レジスタは、リセットもしくは FRESETR.FRESET ビットを "1" にすることによって初期化されます。 FRESETR.FRESET ビットが "1" の期間中は書き込めません。

ただし、ソフトウェアコマンド実行中は FRESETR.FRESET ビットによる初期化はできません。

#### CMD[3:0] ビット(ソフトウェアコマンド設定ビット)

ソフトウェアコマンド (プログラム、ブランクチェック、ブロックイレーズ、ユニーク ID リード)を設定します。それぞれのコマンドの機能を以下に示します。

#### • プログラム

FSARH/FSARL レジスタに設定したアドレスに、FWBH/FWBL レジスタに設定した値を書き込みます。

#### ブランクチェック

FSARH/FSARL レジスタに設定したアドレスから、FEARH/FEARL レジスタに設定したアドレスまでのブランクチェックを行います。書き込みが行われていないことを確認します。消去状態の保持を保証するものではありません。

#### ブロックイレーズ

フラッシュメモリ内の指定した任意の連続した領域をブロック単位で消去します。 消去したいブロックの先頭アドレスと最終アドレスを、それぞれ FSARH/FSARL レジスタと FEARH/ FEARL レジスタに設定してください。それ以外の値を設定した場合、消去が正しく行えない場合があります。

#### • ユニーク ID リード

FSARH レジスタに "00h"、FSARL レジスタに "0850h" を、FEARH レジスタに "00h"、FEARL レジスタ に "086Fh" を設定しユニーク ID リードを実行すると、FRBH/FRBL レジスタにユニーク ID データが順 次格納されます。



### DRC ビット(データリード完了ビット)

ユニーク ID リードコマンドとともに用いて、シーケンサの状態を制御します。

このビットを"0"にしてユニーク ID リードコマンドを発行すると、FSARH/FSARL レジスタに設定したアドレスからデータが読み出され、FRBH/FRBL レジスタに格納されます。

FRBH/FRBL レジスタからデータを読み出した後、このビットを"1"にしてユニーク ID リードコマンドを発行すると、シーケンサのリードサイクルが終了し、待機状態になります。

再び、このビットを "0" にしてユニーク ID リードコマンドを発行すると、シーケンサの内部アドレスがインクリメント (+4) され、次のデータが読み出されます。

#### STOP ビット(強制処理停止ビット)

実行中の処理(ブランクチェック、ブロックイレーズ)を強制的に停止させるときに使用します。 このビットを "1" にした後は、FSTATR1.FRDY フラグが "1"(処理完了)になるのを待ってから OPST ビットを "0"にしてください。

#### OPST ビット(処理開始ビット)

CMD[2:0] ビットに設定したコマンドを実行するために使用します。

処理が完了しても "0" には戻りません。FSTATR1.FRDY フラグが "1"(処理完了)になったのを確認して から "0"に戻してください。また、その後 FSTATR1.FRDY フラグが "0"になったのを確認してから次の処理を実施してください。

## 31.4.10 フラッシュエクストラ領域制御レジスタ (FEXCR)

アドレス FLASH.FEXCR 007F C0B7h



ビット	シンボル	ビット名	機能	R/W
b2-b0	CMD[2:0]	ソフトウェアコマンド設定ビット	b2 b0 001:スタートアップ領域情報プログラム 010:アクセスウィンドウ情報プログラム 上記以外は設定しないでください(注1)	R/W
b6-b3	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W
b7	OPST	処理開始ビット	0:処理停止 1:処理開始	R/W

注1. FSTATR1.EXRDYビットが"1"のとき、FEXCRレジスタを"00h"にする場合を除きます。

FEXCR レジスタは、ROM P/E モードでかつ ROM がプログラム / イレーズ可能時に書き込みができます。 FEXCR レジスタは、リセットもしくは FRESETR.FRESET ビットを "1" にすることによって初期化されます。FRESETR.FRESET ビットが "1" の期間中は書き込めません。

ただし、ソフトウェアコマンド実行中は FRESETR.FRESET ビットによる初期化はできません。

#### CMD[2:0] ビット(ソフトウェアコマンド設定ビット)

ソフトウェアコマンド(スタートアップ領域情報プログラム、アクセスウィンドウ情報プログラム)を設定します。

各コマンドの詳細を以下に示します。

#### • スタートアップ領域情報プログラム

スタートアッププログラム保護機能で使用するスタートアップ領域切り替えに使用します。 スタートアップ領域をデフォルト領域に設定する場合、FWBH、FWBL レジスタに "FFFFh" を設定して

このコマンドを実行します。 スタートアップ領域を代替領域に設定する場合、FWBH レジスタに "FFFFh"、FWBL レジスタに

"FEFFh"を設定してこのコマンドを実行します。 なお、FWBH、FWBL レジスタに上記以外の設定をした場合、スタートアップ領域情報プログラムを実 行しないでください。

#### アクセスウィンドウ情報プログラム

エリアプロテクションで使用するアクセスウィンドウを設定するために使用します。 アクセスウィンドウはブロック単位で設定します。

FWBL レジスタにアクセスウィンドウの先頭アドレス (アクセスウィンドウ開始アドレス)を、FWBH レジスタにアクセスウィンドウの最終アドレスの次のアドレス (アクセスウィンドウ終了アドレス)を 指定してこのコマンドを発行します。各レジスタにはプログラム / イレーズ用アドレスの b19 ~ b10 を 設定してください。

なお、開始アドレスと終了アドレスに同じ値を指定した場合、全領域がアクセス可能になります。また、開始アドレスに終了アドレスより大きい値を指定しないでください。

### OPST ビット(処理開始ビット)

CMD[2:0] ビットに設定したコマンドを実行するために使用します。



処理が完了しても "0" には戻りません。FSTATR1.EXRDY フラグが "1" (処理完了) になったのを確認してから "0" に戻してください。また、その後 FSTATR1.EXRDY フラグが "0" になったのを確認してから次の処理を実施してください。

OPST ビットに "1" を書き込むことで、エクストラ領域へのプログラムが開始されます。ソフトウェアコマンド実行中は、CMD[2:0] ビットへの書き込みは禁止です。

## 31.4.11 フラッシュ処理開始アドレスレジスタ H (FSARH)

アドレス FLASH.FSARH 007F FF84h



ソフトウェアコマンド実行時のフラッシュメモリの処理対象アドレス、または、フラッシュメモリの処理 対象範囲の先頭アドレスを設定するためのレジスタです。

このレジスタにはフラッシュメモリのプログラム / イレーズ用アドレスの b19-b16 を設定します。

このレジスタは、ROM P/E モードまたは E2 データフラッシュ P/E モード時に書き込みができます。


このレジスタは、リセットもしくは FRESETR.FRESET ビットを "1" にすることによって初期化されます。 FRESETR.FRESET ビットが "1" の期間中は書き込めません。

また、FEXCR レジスタによるソフトウェアコマンド実行中にこのレジスタを読み出した場合、不定値が読み出されます。

フラッシュメモリのアドレスは、図31.1、図31.2を参照してください。

#### 31.4.12 フラッシュ処理開始アドレスレジスタ L (FSARL)

アドレス FLASH.FSARL 007F FF82h



ソフトウェアコマンド実行時のフラッシュメモリの処理対象アドレス、または、フラッシュメモリの処理 対象範囲の先頭アドレスを設定するためのレジスタです。

このレジスタにはフラッシュメモリのプログラム / イレーズ用アドレスの b15-b0 を設定します。

なお、対象が ROM の場合、b1-b0 には "00b" を設定してください。

このレジスタは、ROM P/E モードまたは E2 データフラッシュ P/E モード時に書き込みができます。


このレジスタは、リセットもしくは FRESETR.FRESET ビットを "1" にすることによって初期化されます。 FRESETR.FRESET ビットが "1" の期間中は書き込めません。

また、FEXCR レジスタによるソフトウェアコマンド実行中にこのレジスタを読み出した場合、不定値が読み出されます。

フラッシュメモリのアドレスは、図31.1、図31.2を参照してください。

# 31.4.13 フラッシュ処理終了アドレスレジスタ H (FEARH)

アドレス FLASH.FEARH 007F FF88h



ソフトウェアコマンド実行時のフラッシュメモリの処理対象範囲の最終アドレスを設定するためのレジスタです。

このレジスタにはフラッシュメモリのプログラム / イレーズ用アドレスの b19-b16 を設定します。

このレジスタは、ROM P/E モードまたは E2 データフラッシュ P/E モード時に書き込みができます。


このレジスタは、リセットもしくは FRESETR.FRESET ビットを "1" にすることによって初期化されます。 FRESETR.FRESET ビットが "1" の期間中は書き込めません。

また、FEXCR レジスタによるソフトウェアコマンド実行中にこのレジスタを読み出した場合、不定値が読み出されます。

フラッシュメモリのアドレスは、図31.1、図31.2を参照してください。

## 31.4.14 フラッシュ処理終了アドレスレジスタ L (FEARL)

アドレス FLASH.FEARL 007F FF86h



ソフトウェアコマンド実行時のフラッシュメモリの処理対象範囲の最終アドレスを設定するためのレジスタです。

このレジスタにはフラッシュメモリのプログラム / イレーズ用アドレスの b15-b0 を設定します。

なお、対象が ROM の場合、b1-b0 には "00b" を設定してください。

このレジスタは、ROM P/E モードまたは E2 データフラッシュ P/E モード時に書き込みができます。


このレジスタは、リセットもしくは FRESETR.FRESET ビットを "1" にすることによって初期化されます。 FRESETR.FRESET ビットが "1" の期間中は書き込めません。

また、FEXCR レジスタによるソフトウェアコマンド実行中にこのレジスタを読み出した場合、不定値が読み出されます。

フラッシュメモリのアドレスは、図31.1、図31.2を参照してください。

## 31.4.15 フラッシュリードバッファレジスタ H (FRBH)


アドレス FLASH.FRBH 007F C0C4h



ユニーク ID リードを実行したときに、エクストラ領域から 4 バイト単位で読み出されたユニーク ID の上位 2 バイトが格納されるレジスタです。

## 31.4.16 フラッシュリードバッファレジスタ L (FRBL)


アドレス FLASH.FRBL 007F C0C2h



ユニーク ID リードを実行したときに、エクストラ領域から 4 バイト単位で読み出されたユニーク ID の下位 2 バイトが格納されるレジスタです。

### 31.4.17 フラッシュライトバッファレジスタ H (FWBH)

アドレス FLASH.FWBH 007F FF8Eh



ROM にプログラムするデータの上位 16 ビットを設定するレジスタです。E2 データフラッシュにプログラムするデータは、FWBL レジスタの下位 8 ビットに設定してください。


このレジスタは、ROM P/E モードまたは E2 データフラッシュ P/E モード時に書き込みができます。 このレジスタは、リセットもしくは FRESETR.FRESET ビットを "1" にすることによって初期化されます。 FRESETR.FRESET ビットが "1" の期間中は書き込めません。

ソフトウェアコマンド実行中は、このレジスタのリード値は不定になります。

また、FEXCR レジスタによるソフトウェアコマンド実行中にこのレジスタを読み出した場合、不定値が読めます。

## 31.4.18 フラッシュライトバッファレジスタ L (FWBL)

アドレス FLASH.FWBL 007F FF8Ch



ROM にプログラムするデータの下位 16 ビット、または E2 データフラッシュにプログラムするデータを 設定するレジスタです。E2 データフラッシュにプログラムするデータは、b7-b0 に設定してください。


このレジスタは、ROM P/E モードまたは E2 データフラッシュ P/E モード時に書き込みができます。

このレジスタは、リセットもしくは FRESETR.FRESET ビットを "1" にすることによって初期化されます。 FRESETR.FRESET ビットが "1" の期間中は書き込めません。

また、FEXCR レジスタによるソフトウェアコマンド実行中にこのレジスタを読み出した場合、不定値が読めます。

## 31.4.19 フラッシュステータスレジスタ 0 (FSTATRO)

アドレス FLASH.FSTATR0 007F FF8Ah



ビット	シンボル	ビット名	機能	R/W
b0	ERERR	イレーズエラーフラグ	0: イレーズは正常終了 1: イレーズ中にエラー発生	R
b1	PRGERR	プログラムエラーフラグ	0:プログラムは正常終了 1:プログラム中にエラー発生	R
b2	_	予約ビット	読んだ場合、その値は不定	R
b3	BCERR	ブランクチェックエラーフラグ	0:ブランクチェックは正常終了 1:ブランクチェック中にエラー発生	R
b4	ILGLERR	イリーガルコマンドエラーフラグ	0: 不正なソフトウェアコマンドや、不正なアクセスを検出していない 1: 不正なソフトウェアコマンドや、不正なアクセスを検出	R
b5	EILGLERR	エクストラ領域イリーガルコマン ドエラーフラグ	0:エクストラ領域に対し、不正なコマンドや、不正なアクセスを検出していない 1:エクストラ領域に対し、不正なコマンドや、不正なアクセスを検出	R
b7-b6	_	予約ビット	読んだ場合、その値は不定	R

ソフトウェアコマンドの実行結果を確認するためのステータスレジスタです。各エラーフラグは、次のソフトウェアコマンドを実行すると "0" になります。

#### ERERR フラグ(イレーズエラーフラグ)

ROM/E2 データフラッシュに対するイレーズ処理の結果を示すフラグです。

["1"になる条件]

• イレーズ中にエラーが発生した

["0"になる条件]

• 次のソフトウェアコマンドを実行した イレーズ中に FCR.STOP ビットを "1" (強制処理停止)にするとフラグの値は不定になります。

#### PRGERR フラグ(プログラムエラーフラグ)

ROM/E2 データフラッシュに対するプログラム処理の結果を示すフラグです。

["1"になる条件]

• プログラム中にエラーが発生した

["0"になる条件]

• 次のソフトウェアコマンドを実行した

#### BCERR フラグ(ブランクチェックエラーフラグ)

**ROM/E2** データフラッシュに対するブランクチェック処理の結果を示すフラグです。 ["1" になる条件 ]

• ブランクチェック中にエラーが発生した

#### ["0"になる条件]

 次のソフトウェアコマンドを実行した ブランクチェック中に FCR.STOP ビットを "1"(強制処理停止)にするとフラグの値は不定になります。

## ILGLERR フラグ (イリーガルコマンドエラーフラグ)

ソフトウェアコマンドの実行結果を示すフラグです。 ["1" になる条件 ]

- アクセスウィンドウの範囲外の領域に対して、プログラム/イレーズを実行した
- FSARH/FSARL レジスタの設定値が FEARH/FEARL レジスタの設定値より大きいときに、ブランク チェック、ブロックイレーズのいずれかのコマンドを実行した
- FASR.EXS ビットが "1" のときに、プログラムコマンド、ブロックイレーズコマンドを実行した
- ROMが P/E モードのときに FSARH/FSARL レジスタに E2 データフラッシュのアドレスを設定して、ソフトウェアコマンドを実行した
- E2データフラッシュが P/E モードのときに FSARH/FSARL レジスタに ROM のアドレスを設定して、ソフトウェアコマンドを実行した
- ROM/E2 データフラッシュとも P/E モードに設定して、ソフトウェアコマンドを実行した ["0" になる条件]
  - 次のソフトウェアコマンドを実行した

# EILGLERR フラグ (エクストラ領域イリーガルコマンドエラーフラグ)

エクストラ領域に対するソフトウェアコマンドの実行結果を示すフラグです。 ["1"になる条件]

- FASR.EXS ビットが "0" のときに、エクストラ領域に対するソフトウェアコマンドを実行した ["0" になる条件 ]
  - 次のソフトウェアコマンドを実行した

### 31.4.20 フラッシュステータスレジスタ 1 (FSTATR1)

アドレス FLASH.FSTATR1 007F FF8Bh



ビット	シンボル	ビット名	機能	R/W
b0	_	予約ビット	読むと"0"が読めます	R
b1	DRRDY	データリードレディフラグ	0 : FRBH、FRBL レジスタに有効なデータなし 1 : FRBH、FRBL レジスタに有効なデータあり	R
b2	_	予約ビット	読むと"1"が読めます	R
b5-b3	_	予約ビット	読むと"0"が読めます	R
b6	FRDY	フラッシュレディフラグ	0 : 下記以外 1 : FCR レジスタに"00h"を書き込むこと(ソフトウェアコマン ド終了処理)が可能	R
b7	EXRDY	エクストラ領域レディフラグ	0:下記以外 1:FEXCR レジスタに"00h" を書き込むこと (ソフトウェアコ マンド終了処理)が可能	R

ソフトウェアコマンドの実行結果を確認するためのステータスレジスタです。各フラグは、次のソフトウェアコマンドを実行すると "0" になります。

#### DRRDY フラグ (データリードレディフラグ)

FRBH、FRBL レジスタへのリードデータの格納状態を確認するためのフラグです。

シーケンサがフラッシュメモリから読み出したデータを FRBH、FRBL レジスタに格納すると、DRRDY フラグが "1" になります。FCR.DRC ビットを "1" にしてユニーク ID コマンドを発行すると、シーケンサのリードサイクルが終了し、DRRDY フラグが "0" になります。

なお、FEARH/FEARL レジスタに設定したアドレスのデータを読み出した後は、FCR.DRC ビットを "0" にしてユニーク ID コマンドを発行しても DRRDY フラグは "1" にならず、FRDY フラグが "1" になります。

#### FRDY フラグ(フラッシュレディフラグ)

ソフトウェアコマンドの実行状態を確認するためのフラグです。

実行したソフトウェアコマンドの処理が完了するか、または強制停止処理が完了すると"1"になり、FCR.OPST ビットを"0"にすると、"0"になります。

また、FRDY フラグが"1"になると割り込み (FRDYI) が発生します。

### EXRDY フラグ (エクストラ領域レディフラグ)

エクストラ領域に対するソフトウェアコマンドの実行状態を確認するためのフラグです。 実行したソフトウェアコマンドの処理が完了すると "1" になり、FEXCR.OPST ビットを "0" にする と、"0" になります。

また、EXRDY フラグが"1"になると割り込み (FRDYI) が発生します。

### 31.4.21 フラッシュエラーアドレスモニタレジスタ H (FEAMH)

アドレス FLASH.FEAMH 007F C0BAh



ソフトウェアコマンドの処理中にエラーが発生した場合、フラッシュメモリのエラー発生アドレスを確認するためのレジスタです。エラーが発生したアドレスの b19-b16(プログラムコマンド、ブランクチェックコマンド)、または、エラーが発生した領域の先頭アドレスの b19-b16(ブロックイレーズコマンド)が格納されます。


なお、FRESETR.FRESET ビットを"1"にすると不定になりますので、エラー処理を行う際はリセット前に値を読み出しておいてください。

ソフトウェアコマンドが正常に終了した場合は、コマンド実行時の最終アドレスの b19-b16 が格納されます。

フラッシュメモリのアドレスは、図31.1、図31.2を参照してください。

## 31.4.22 フラッシュエラーアドレスモニタレジスタ L (FEAML)

アドレス FLASH.FEAML 007F C0B8h



ソフトウェアコマンドの処理中にエラーが発生した場合、フラッシュメモリのエラー発生アドレスを確認するためのレジスタです。エラーが発生したアドレスの b15-b0 (プログラムコマンド、ブランクチェックコマンド)、または、エラーが発生した領域の先頭アドレスの b15-b0 (ブロックイレーズコマンド)が格納されます。

なお、FRESETR.FRESET ビットを"1"にすると不定になりますので、エラー処理を行う際はリセット前に値を読み出しておいてください。

ソフトウェアコマンドが正常に終了した場合は、コマンド実行時の最終アドレスの b15-b0 が格納されます。

なお、ROM に対するソフトウェアコマンドを実行した場合、およびユニーク ID リードコマンドを実行した場合、下位 2 ビットは "00b" になります。

フラッシュメモリのアドレスは、図31.1、図31.2を参照してください。

# 31.4.23 フラッシュスタートアップ設定モニタレジスタ (FSCMR)

アドレス FLASH.FSCMR 007F C0B0h

_	b15	b14	b13	b12	b11	b10	b9	b8	b7	b6	b5	b4	b3	b2	b1	b0
		-		_	_		_	SASMF		1	1	1		1	1	-
リセット後の値	0	1	1	1	1	1	1	ユーザ の設定 値 (注1)	0	0	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b7-b0	_	予約ビット	読むと"0"が読めます	R
b8	SASMF	スタートアップ領域設定モニタ フラグ	0:代替領域から起動する設定になっています 1:デフォルト領域から起動する設定になっています	R
b14-b9	_	予約ビット	読むと"1"が読めます。書き込みは無効になります	R
b15	_	予約ビット	読むと"0"が読めます。書き込みは無効になります	R

注1. ブランク品は"1"です。スタートアップ領域情報プログラムコマンドを実行した後は、FWBLレジスタのb8に設定した値と同じ値になります。

## SASMF フラグ (スタートアップ領域設定モニタフラグ)

スタートアップ領域の設定内容を確認するためのフラグです。

"0"の場合、ユーザプログラムは代替領域から起動する設定になっています。

"1"の場合、ユーザプログラムはデフォルト領域から起動する設定になっています。

### 31.4.24 フラッシュアクセスウィンドウ開始アドレスモニタレジスタ (FAWSMR)

アドレス FLASH.FAWSMR 007F C0B2h



注1. ブランク品は"1"です。アクセスウィンドウ情報プログラムコマンドを実行した後は、FWBL レジスタのb9-b0に設定した値と同じ値になります。

エリアプロテクションに使用するアクセスウィンドウの開始アドレス設定値を確認するためのレジスタです。

# 31.4.25 フラッシュアクセスウィンドウ終了アドレスモニタレジスタ (FAWEMR)

アドレス FLASH.FAWEMR 007F C0B4h




注1. ブランク品は"1"です。アクセスウィンドウ情報プログラムコマンドを実行した後は、FWBH レジスタの b9-b0 に設定した値と同じ値になります。

エリアプロテクションに使用するアクセスウィンドウの終了アドレス設定値を確認するためのレジスタです。

## 31.4.26 ユニーク ID レジスタ n (UIDRn) (n = 0 ~ 31)

アドレス UIDR0 0850h~UIDR31 086Fh (エクストラ領域)



UIDRn レジスタは、MCU の個体を識別するために用意された 32 バイト長の ID コード (ユニーク ID) を格納しているレジスタです。

ユニーク ID はフラッシュメモリのエクストラ領域に格納されており、ユーザが書き換えることはできません。値を読み出す場合は、フラッシュメモリのユニーク ID リードコマンドを使用してください。

## 31.5 スタートアッププログラム保護機能

をデフォルト領域、ブロック 16~31 を代替領域と呼びます。

セルフプログラミングでスタートアッププログラム(注1) の書き換えを行うとき、電源の瞬断などで書き換えが中断すると、スタートアッププログラムが正しく書き込まれず、ユーザプログラムを正しく起動できなくなる可能性があります。

この機能を使用することで、スタートアッププログラムを消去せずに書き換えることができるようになり、上記のような問題が回避できます。なお、この機能は ROM 容量が 32K バイト以上の製品で有効です。 図 31.3 にスタートアッププログラム保護機能の概念を示します。ここでは説明のため、ブロック  $0 \sim 15$ 

注 1. ユーザプログラムを起動するための処理を行うプログラム。固定ベクタテーブルも含まれる。




図 31.3 スタートアッププログラム保護機能の概念

## 31.6 エリアプロテクション

セルフプログラミング時に、ユーザ領域の指定された範囲(アクセスウィンドウ)のみ書き換えを許可し、 それ以外は書き換えを禁止する機能です。データ領域にアクセスウィンドウを設定することはできません。 アクセスウィンドウの範囲設定は、開始アドレスと終了アドレスを指定して行います。アクセスウィンドウの範囲は、ブートモードおよびセルフプログラミングのいずれでも設定できますが、エリアプロテクションが有効になるのはシングルチップモードでセルフプログラミングを行うときだけです。

図 31.4 にエリアプロテクションの概念を示します。




図 31.4 エリアプロテクションの概念 (ROM 容量が 128K バイトの製品で、ブロック 4 からブロック 6 をアクセスウィンドウに設定した場合 )

### 31.7 プログラム / イレーズ

ROM や E2 データフラッシュへのプログラム / イレーズは、プログラム / イレーズ用の専用シーケンサのモードへ移行して、プログラム / イレーズ用のコマンドを発行することで行います。

ROM やE2 データフラッシュへのプログラム / イレーズに必要なモード移行とコマンドについて以下に説明します。これらはブートモード / シングルチップモードで共通です

#### 31.7.1 シーケンサのモード

シーケンサには、4種類のモードがあります。モードの移行は、DFLCTL レジスタ、FENTRYR レジスタ への書き込み、および FPMCR レジスタの設定で行います。図 31.5 にフラッシュメモリのモード遷移図を示します。




図 31.5 フラッシュメモリのモード遷移図

#### 31.7.1.1 E2 データフラッシュアクセス禁止モード

E2 データフラッシュアクセス禁止モードは、E2 データフラッシュのアクセスが禁止されているモードです。リセット直後はこのモードに遷移します。

DFLCTL.DFLEN ビットを "1" にすると、E2 データフラッシュはリードモードに遷移します。

## 31.7.1.2 リードモード

リードモードは、ROM または E2 データフラッシュの高速読み出しを行うためのモードです。読み出し用アドレスに対してリードアクセスを実行した場合、1 ICLK クロックの高速読み出しが可能です。

#### (1) ROM/E2 データフラッシュリードモード

ROM、E2 データフラッシュともにリードモードになっているモードを、ROM/E2 データフラッシュリードモードと言います。P/E モードからは、FPMCR レジスタを "08h"、FENTRYR.FENTRYD ビットを "0"、FENTRYR.FENTRYO ビットを "0" にした場合にこのモードに遷移します。

#### 31.7.1.3 P/E モード

P/E モードは、ROM または E2 データフラッシュのプログラム / イレーズを行うモードです。

#### (1) ROM P/E モード

ROM が P/E モード、E2 データフラッシュがリードモードになっているモードを、ROM P/E モードと言います。FENTRYR.FENTRYD ビットを "0"、FENTRYR.FENTRY0 ビットを "1"、FPMCR レジスタを "82h" または "C2h" にした場合にこのモードに遷移します。

#### (2) E2 データフラッシュ P/E モード

ROM がリードモード、E2 データフラッシュが P/E モードになっているモードを、E2 データフラッシュ P/E モードと言います。FENTRYR.FENTRYD ビットを "1"、FENTRYR.FENTRY0 ビットを "0"、FPMCR レジスタを "10h" または "50h" にした場合にこのモードに遷移します。

#### 31.7.2 モード遷移

#### 31.7.2.1 E2 データフラッシュアクセス禁止モードからリードモードへの遷移

E2 データフラッシュをリードするためには、E2 データフラッシュアクセス禁止モードから、ROM/E2 データフラッシュリードモードに遷移させる必要があります。

ROM/E2 データフラッシュリードモードに遷移させるためには、DFLCTL.DFLEN ビットを"1"にします。 図 31.6 に E2 データフラッシュアクセス禁止モードから ROM/E2 データフラッシュリードモードへの遷移フローを示します。




図 31.6 E2 データフラッシュアクセス禁止モードから ROM/E2 データフラッシュリードモードへの遷移フロー

## 31.7.2.2 リードモードから P/E モードへの遷移

ROM 関連のソフトウェアコマンドを実行するためには、ROM P/E モードに遷移させる必要があります。 図 31.7 に ROM/E2 データフラッシュリードモードから ROM P/E モードへの遷移フローを、図 31.8 に ROM/E2 データフラッシュリードモードから E2 データフラッシュ P/E モードへの遷移フローを示します。




図 31.7 ROM/E2 データフラッシュリードモードから ROM P/E モードへの遷移フロー




図 31.8 ROM/E2 データフラッシュリードモードから E2 データフラッシュ P/E モードへの遷移フロー

## 31.7.2.3 P/E モードからリードモードへの遷移

ROM の高速読み出しを行うためには、ROM/E2 データフラッシュリードモードに遷移させる必要があります。

図 31.9 に ROM P/E モードから ROM/E2 データフラッシュリードモードへの遷移フローを、図 31.10 に E2 データフラッシュ P/E モードから ROM/E2 データフラッシュリードモードへの遷移フローを示します。




図 31.9 ROM P/E モードから ROM/E2 データフラッシュリードモードへの遷移フロー




図 31.10 E2 データフラッシュ P/E モードから ROM/E2 データフラッシュリードモードへの遷移フロー

# 31.7.3 ソフトウェアコマンド一覧

ソフトウェアコマンドには、プログラム/イレーズを行うためのコマンドや、スタートアッププログラム 領域情報のプログラムを行うコマンド、アクセスウィンドウ情報プログラムを行うコマンドなどがありま す。表 31.4 にフラッシュメモリで使用可能なソフトウェアコマンドの一覧を示します。

#### 表31.4 ソフトウェアコマンド一覧

コマンド	機能
プログラム	<ul><li>ROMへの書き込み(4バイト)</li><li>E2データフラッシュへの書き込み(1バイト)</li></ul>
ブロックイレーズ	ROM/E2データフラッシュの消去
ブランクチェック	指定した領域内のブランクチェックを行います 書き込みが行われていないことを確認します。消去状態の保持を保証するものではあり ません
スタートアップ領域情報プログラム	スタートアッププログラム保護機能で使用するスタートアップ領域切り替え情報を書き 換えます
アクセスウィンドウ情報プログラム	エリアプロテクションで使用するアクセスウィンドウを設定します
ユニークIDリード	エクストラ領域にあるユニークIDのリードを行います

#### 31.7.4 ソフトウェアコマンド使用方法

ここでは各ソフトウェアコマンドの使用方法について、フローチャートを用いて説明します。

### 31.7.4.1 プログラム

図 31.11、図 31.12 にプログラムコマンドの発行フローを示します。




図 31.11 プログラムコマンドの発行フロー (ROM)




図 31.12 プログラムコマンドの発行フロー (E2 データフラッシュ)

### 31.7.4.2 ブロックイレーズ

図 31.13、図 31.14 にブロックイレーズコマンドの発行フローを示します。




図 31.13 ブロックイレーズコマンドの発行フロー (ROM)




図 31.14 ブロックイレーズコマンドの発行フロー (E2 データフラッシュ)

### 31.7.4.3 ブランクチェック

図 31.15、図 31.16 にブランクチェックコマンドの発行フローを示します。




図 31.15 ブランクチェックコマンドの発行フロー (ROM)




図 31.16 ブランクチェックコマンドの発行フロー (E2 データフラッシュ)

# 31.7.4.4 スタートアップ領域情報プログラム/アクセスウィンドウ情報プログラム

図 31.17 にスタートアップ領域情報プログラムコマンド/アクセスウィンドウ情報プログラムコマンドの発行フローを示します。

なお、E2 データフラッシュアクセス禁止モードから直接 ROM P/E モードに遷移した場合は、フローの先頭で DFLCTL.DFLEN ビットを"1" にしてください。




図 31.17 スタートアップ領域情報プログラムコマンド / アクセスウィンドウ情報プログラムコマンドの発行フロー

## 31.7.4.5 ユニーク ID リード

図 31.18 にユニーク ID リードコマンドの発行フローを示します。




図 31.18 ユニーク ID リードコマンドの発行フロー

## 31.7.4.6 ソフトウェアコマンドの強制停止

ブランクチェックコマンド、ブロックイレーズコマンドを強制的に停止させるには、**図 31.19** に従って実施してください。

強制停止を実行すると、FEAMH/FEAML レジスタに中断した時点のアドレスが格納されます。ブランクチェックの場合は、FEAMH/FEAML レジスタの値を FSARH/FSARL レジスタにコピーすることで、中断した処理を続きから再開させることができます。




図 31.19 ソフトウェアコマンド強制停止の実行フロー

### 31.7.5 割り込み

ソフトウェアコマンド処理が完了するか、または強制停止処理が完了すると割り込み (FRDYI) が発生します。FCR.OPST ビットを "0" にすると FSTATR1.FRDY フラグが "0" に、また、FEXCR.OPST ビットを "0" にすると FSTATR1.EXRDY フラグが "0" になり、次の割り込み (FRDYI) を受け付けられるようになります。

本割り込みに対応する ICU の IERm.IEN ビットを "1" にする前に、IRn.IR フラグをクリアしてください。

## 31.8 ブートモード

ブートモードは、SCI インタフェース、または FINE インタフェースを使用します。

**表 31.5** にブートモードでプログラム / イレーズ可能な領域と使用する周辺モジュールを、**表 31.6** にブートモードで使用する入出力端子を示します。

表31.5 ブートモードでプログラム/イレーズ可能な領域と使用する周辺モジュール

16日	ブートモード				
項目	SCIインタフェース	FINEインタフェース			
プログラム/イレーズ可能な領域	ユーザ領域 データ領域	ユーザ領域 データ領域			
使用する周辺モジュール	SCI1 (調歩同期式シリアル通信)	FINE			

#### 表31.6 ブートモードで使用する入出力端子

端子名	入出力	使用するモード	用途
MD	入力	ブートモード	動作モードを選択(「3. 動作モード」参照)
MD/FINED	入出力	ブートモード (FINEインタフェース)	動作モードを選択、FINEデータ入出力
PB7/RXD1	入力	ブートモード	データ受信 <sup>(注1)</sup>
PB6/TXD1	出力	(SCIインタフェース)	データ送信 <sup>(注1)</sup>

注1. SCIインタフェースを使用する場合は、抵抗を介してVCCに接続(プルアップ)してください。

### 31.8.1 ブートモード (SCI インタフェース)

ブートモード(SCIインタフェース)は、フラッシュメモリのプログラム/イレーズにSCIの調歩同期式モードを用いるモードです。ユーザ領域とデータ領域を書き換えることができます。

MD 端子を Low にしてリセットを解除すると、MCU はブートモード (SCI インタフェース) で起動します。

シリアルプログラマについてはメーカにお問い合わせください。

## 31.8.1.1 ブートモード (SCI インタフェース) の動作条件

ブートモード (SCI インタフェース) は、シリアルプログラマとの通信に、SCI1 を調歩同期式モードで使用します。図 31.20 にブートモード (SCI インタフェース) 時の端子接続例を、表 31.7 にブートモード (SCI インタフェース) 時に使用する端子の処理内容を示します。

なお、**図31.20** に記載した端子接続例は、一例です。すべてのシステムにおいて動作を保証するものではありません。




図 31.20 ブートモード (SCI インタフェース) 時の端子接続例

表31.7 ブートモード(SCIインタフェース)時に使用する端子の処理内容

端子名	名称	入出力	処理内容
VCC, VSS	電源	_	VCC端子には2.7 V以上の電圧を、VSS端子には0 Vを入力してください
VCL	平滑コンデンサ接続端子	_	内部電源安定用の平滑コンデンサを介してVSSに接続してください
MD	動作モードコントロール	入力	Lowを入力してください
RES#	リセット入力	入力	リセット端子です。リセット回路と接続してください
PB7/RXD1	データ入力RXD	入力	シリアルデータの入力端子です
PB6/TXD1	データ出力TXD	出力	シリアルデータの出力端子です

シリアルプログラマとの通信フォーマットは、図 31.21 に示すとおり、8 ビットデータ、1 ストップビット、パリティなし、LSB ファーストです。




図 31.21 通信フォーマット

シリアルプログラマとの初期通信は、9,600 bps または 19,200 bps で行います。通信ビットレートは、接続後に変更できます。ブートモード (SCI インタフェース) で通信が可能な最大通信ビットレートを表 31.8 に示します。

表31.8 通信可能な条件

動作電圧	最大通信ビットレート	
2.7 V以上3.0 V未満	500 kbps	
3.0 V以上5.5 V以下	2 Mbps	

## 31.8.1.2 ブートモード (SCI インタフェース) の起動方法

ブートモード (SCI インタフェース) で起動するには、MD 端子を Low にして、リセットを解除 (RES# 端子を Low から High に) する必要があります。ブートモード (SCI インタフェース) で起動した後、400 ms 経過すると本 MCU との通信が可能になります。

図 31.22 に示すとおり、リセット解除後 400 ms の間は各端子の信号を変化させないでください。リセットに関しては、「32.4.2 リセットタイミング」に示す規格を守ってください。




図 31.22 ブートモード (SCI インタフェース) で通信が可能になるまでの待ち時間

### 31.8.2 ブートモード (FINE インタフェース)

ブートモード (FINE インタフェース ) は、フラッシュメモリのプログラム / イレーズに FINE を使用するモードです。ユーザ領域とデータ領域を書き換えることができます。

シリアルプログラマについてはメーカにお問い合わせください。

## 31.8.2.1 ブートモード (FINE インタフェース) の動作条件

ブートモード (FINE インタフェース)は、シリアルプログラマとの通信に、FINE を使用します。

図 31.23 にブートモード (FINE インタフェース) 時の端子接続例を、表 31.9 にブートモード (FINE インタフェース) 時に使用する端子の処理内容を示します。

なお、**図31.23** に記載した端子接続例は、一例です。すべてのシステムにおいて動作を保証するものではありません。




図 31.23 ブートモード (FINE インタフェース) 時の端子接続例

表31.9 ブートモード(FINEインタフェース)時に使用する端子の処理内容

端子名	名称	入出力	処理内容
VCC, VSS	電源	_	VCC端子には2.7 V以上の電圧を、VSS端子には0 Vを入力してください
VCL	平滑コンデンサ接続端子	_	内部電源安定用の平滑コンデンサを介してVSSに接続してください
MD/FINED	動作モードコントロール/ データ入出力	入出力	抵抗を介してVCCに接続(プルアップ)してください
RES#	リセット入力	入力	リセット端子です。リセット回路と接続してください

# 31.9 フラッシュメモリプロテクト機能

フラッシュメモリプロテクト機能は、第三者によるフラッシュメモリの読み出し、書き換えから保護する機能です。

シリアルプログラマ接続時にはブートモード ID コードプロテクト、オンチップデバッギングエミュレータ接続時にはオンチップデバッギングエミュレータ ID コードプロテクトがあります。

# 31.9.1 ID コードプロテクト

ID コードプロテクトには、シリアルプログラマを接続したときのブートモード ID コードプロテクト、オンチップデバッギングエミュレータを接続したときのオンチップデバッギングエミュレータ ID コードプロテクトの2つがあります。どちらも使用するID コードは同じものですが、動作が異なります。

ID コードは、制御コード + ID コード  $1 \sim ID$  コード 15 で構成されています。 32 ビット長 4 ワードのデータで、32 ビット単位で設定してください。 図 31.24 に ID コードの構成を示します。

	31 24	23 16	15 8	7 0
FFFF FFA0h	制御コード	IDコード1	IDコード2	ID⊐− F3
FFFF FFA4h	ID⊐- F4	ID⊐- F5	ID⊐− F6	ID⊐— <b>ド</b> 7
FFFF FFA8h	ID⊐− ド8	ID⊐- F9	ID⊐- F10	ID⊐ — F11
FFFF FFACh	ID⊐ — F12	ID⊐- F13	ID⊐ — ド14	IDコード15

図 31.24 ID コードの構成

ID コードを設定するときのプログラムの記述例を以下に示します。

制御コード、ID コード  $1 \sim$  ID コード 15 を順に "45h, 01h, 02h, 03h, 04h, 05h, 06h, 07h, 08h, 09h, 0Ah, 0Bh, 0Ch, 0Dh, 0Eh, 0Fh" に設定する場合

#### C 言語:

#pragma address ID\_CODE = 0xFFFFFA0

const unsigned long ID\_CODE [4] =  $\{0x45010203, 0x04050607, 0x08090A0B, 0x0C0D0E0F\}$ ;

#### アセンブリ言語:

- .SECTION ID\_CODE,CODE
- .ORG 0FFFFFA0h
- .LWORD 45010203h
- .LWORD 04050607h
- .LWORD 08090A0Bh
- .LWORD 0C0D0E0Fh

# 31.9.1.1 ブートモード ID コードプロテクト

ブートモード ID コードプロテクトは、第三者がシリアルプログラマを接続したときのユーザ領域とデータ領域の読み出し、書き換えを禁止する機能です。

制御コードが"45h"または"52h"(ブートモードID コードプロテクト有効)の場合は、シリアルプログラマから送られてくる16バイトのコードと、ユーザ領域上にあるID コードを比較し、その結果に従って、ユーザ領域とデータ領域の読み出し、書き換えを許可します。

制御コードが "45h"、"52h" 以外 (ブートモード ID コードプロテクト無効) の場合、ユーザ領域とデータ領域のすべてのブロックを消去し、ユーザ領域とデータ領域の読み出し、書き込みを許可します。

制御コードは、プロテクトの有効もしくは無効を設定します。**表 31.10** にブートモード ID コードプロテクトの仕様を、**図 31.25** にブートモード ID コードプロテクトの認証フローを示します。

ID コード  $1 \sim ID$  コード 15 は、任意の値が設定できます。

表31.10 ブートモードIDコードプロテクトの仕様

	IDコード		וחם וימ	
制御コード	IDコード1~ IDコード15	プロテクト	IDコードの 判定結果	動作
45h	任意	有効	一致	ブートモードIDコード認証ステートを完了し、プログラム/イレーズホストコマンド待ちステートに遷移する
			不一致	ブートモードIDコード認証ステートを継続する
			不一致 (3回連続)	ユーザ領域とデータ領域のすべてのブロックを消去し、ブート モードIDコード認証ステートを継続する
52h	50h, 72h, 6Fh, 74h, 65h, 63h, 74h, + FFh,, FFh (8バ イトすべてFFh)	有効	_	シリアルプログラマが送信したコードの値に関係なく、フラッシュメモリの読み出し、書き換えを許可しない
	上記以外		一致	ブートモードIDコード認証ステートを完了し、プログラム/イレーズホストコマンド待ちステートに遷移する
			不一致	ブートモードIDコード認証ステートを継続する
上記以外	任意	無効	_	ユーザ領域とデータ領域のすべてのブロックを消去する




図 31.25 ブートモード ID コードプロテクトの認証フロー

# 31.9.1.2 オンチップデバッギングエミュレータ ID コードプロテクト

オンチップデバッギングエミュレータ ID コードプロテクトは、オンチップデバッギングエミュレータとの接続を許可 / 禁止する機能です。

オンチップデバッギングエミュレータ ID コードプロテクトが無効の場合もしくは、プロテクトが有効でオンチップデバッギングエミュレータから送られてくる 16 バイトのコードとユーザ領域にある ID コードが一致した場合、オンチップデバッギングエミュレータとの接続を許可します。

オンチップデバッギングエミュレータ ID コードプロテクトの仕様を、表 31.11 に示します。

表31.11 オンチップデバッギングエミュレータIDコードプロテクトの仕様

	IDコード		IDコードの	
制御コード	IDコード1~ IDコード15	プロテクト	判定結果	動作
FFh	FFh,, FFh (15バイ トすべてFFh)	無効	_	オンチップデバッギングエミュレータとの接続を許可する
52h	50h, 72h, 6Fh, 74h, 65h, 63h, 74h, + 任意の8バイト	有効	_	オンチップデバッギングエミュレータが送信したコードの値に 関係なく、オンチップデバッギングエミュレータの接続を許可 しない
上記以外	上記以外	有効	一致	オンチップデバッギングエミュレータとの接続を許可する
			不一致	IDコード待ちを継続する

# 31.10 通信プロトコル

ここでは、ブートモードで使用するプロトコルについて説明します。シリアルプログラマを開発する場合には、この通信プロトコルに従って制御してください。

# 31.10.1 ブートモード (SCI インタフェース) の状態遷移

図 31.26 にブートモード (SCI インタフェース) の状態遷移図を示します。




図 31.26 ブートモード (SCI インタフェース) の状態遷移図

(1) ビットレート自動調整ステート

ビットレート自動調整ステートでは、本 MCU とホスト間の通信ビットレートを 9,600 bps または 19,200 bps に自動調整します。ビットレート自動調整が終了すると、本 MCU はホストに "00h" を送信します。ホストは "00h" を受け取った後、"55h" を送信してください。"55h" を受信すると、本 MCU はホストに "E6h" を送信し、問い合わせ/設定ホストコマンド待ちステートに遷移します。 なお、ホストは、本 MCU のリセットを解除した後、400 ms 以上経過するまではデータを送信しないでください。

(2) 問い合わせ/設定ホストコマンド待ちステート 問い合わせ/設定ホストコマンド待ちステートでは、ブロック構成、ブロックサイズ、ユーザ領域や データ領域の配置アドレスなど本 MCU の情報問い合わせや、データのエンディアン、ビットレートの 選択ができます。本 MCU はホストからプログラム/イレーズホストコマンド待ちステート遷移コマン ドを受信すると、ブートモード ID コードプロテクトの有効、無効を判定します。ブートモード ID コー

ドプロテクトが無効の場合、プログラム/イレーズホストコマンド待ちステートに遷移します。ブートモード ID コードプロテクトが有効の場合、ブートモード ID コード認証ステートに遷移します。問い合わせ/設定コマンドに関する詳細は、「31.10.5 問い合わせコマンド」、「31.10.6 設定コマンド」を参照してください。

(3) ブートモード ID コード認証ステート

ブートモード ID コード認証ステートでは、ID コード認証コマンドを受け付けます。ブートモード ID コードが不一致の場合は、ブートモード ID コード認証ステートから他のステートに遷移することはありません。

ブートモード ID コードプロテクトに関する詳細は、「31.9.1.1 ブートモード ID コードプロテクト」を、ID コード認証コマンドに関する詳細は、「31.10.7 ID コード認証コマンド」を参照してください。

(4) プログラム/イレーズステート

プログラム / イレーズステートでは、ホストからのコマンドに従って、プログラムやイレーズやリードチェックのコマンド処理を実行します。

プログラム / イレーズコマンドに関する詳細は、「31.10.8 プログラム / イレーズコマンド」を、リードチェックコマンドに関する詳細は、「31.10.9 リードチェックコマンド」を参照してください。

### 31.10.2 コマンドとレスポンスの構成

通信プロトコルは、ホストから本 MCU に送信する"コマンド"と本 MCU からホストに送信する"レスポンス"で構成されています。コマンドには1バイトコマンドと複数バイトコマンドがあり、レスポンスには1バイトレスポンスと複数バイトレスポンス、エラーレスポンスがあります。

複数バイトコマンド、複数バイトレスポンスには、送受信データのバイト数を通知する"サイズ"と、通信異常を検出するための"SUM"があります。

"サイズ"はコマンドコード(先頭1バイト)、サイズ、SUM を除いた送受信データのバイト数を指します。


"SUM"は、コマンドもしくはレスポンスの各バイトを合計した値が、"00h"になるように計算されたバイトデータを指します。

プログラムコマンドで指定するプログラムアドレス、ブロックイレーズコマンドで指定するブロック先頭アドレス、アクセスウィンドウ情報プログラムコマンドで指定する AW 先頭アドレス、AW 最終アドレス、アクセスウィンドウリードコマンドで受信する AW 先頭アドレス、AW 最終アドレスはフラッシュメモリの読み出し用アドレスを使用します。

#### 31.10.3 未定義コマンドに対するレスポンス

本 MCU は未定義のコマンドを受信した場合、コマンドエラーを意味するレスポンスを返します。コマンドエラーのレスポンスの内容は以下のとおりです。エラーレスポンスの返信データには、受信したコマンドのコマンドコードが格納されています。

エラーレスポンス



### 31.10.4 ブートモードステータス問い合わせ

ブートプログラムの、現在のステートと直前のコマンドを発行したときにどういうエラーがあったか、確認するコマンドです。

本 MCU が応答するステート、エラーの一覧を、表 31.12、表 31.13 に示します。

ブートモードステータス問い合わせコマンドは、問い合わせ/設定ホストコマンド待ちステートとプログラム/イレーズホストコマンド待ちステートで使用することができます。

コマンド 4Fh

レスポンス

5Fh サイズ ステート エラー SUM

サイズ (1 バイト) : ステート、エラーのデータの総バイト数 (固定値で "02h")

ステート (1 バイト) : 本 MCU の現在のステート (表 31.12 を参照)

エラー (1 バイト) : 直前に発行したコマンドに対するエラー状況 (表 31.13 を参照)

SUM (1 バイト) : レスポンスデータを合計して "00h" になる値

#### 表31.12 ステートの内容

コード	ステート <sup>(注1)</sup>	詳細
11h	問い合わせ/設定ホストコマンド待ちステート	デバイス選択待ち
12h/13h		動作周波数選択待ち
1Fh		プログラム/イレーズホストコマンド待ちステート遷移コマンド 待ち
31h	ブートモードIDコード認証ステート	ユーザ領域、データ領域のイレーズ中
3Fh	プログラム/イレーズホストコマンド待ちステー	プログラム/イレーズコマンド待ち
4Fh		プログラムデータ受信待ち
5Fh		ブロックイレーズ指定待ち

注1. 各ステートについては、図31.26に記載しています。図の内容も併せて確認してください。

#### 表31.13 エラーの内容

コード	内容
00h	エラーなし
11h	SUM エラー
21h	デバイスコードエラー
24h	ビットレート選択エラー
29h	ブロック先頭アドレスエラー
2Ah	アドレスエラー
2Bh	データ長エラー
51h	イレーズエラー
52h	データあり(未消去エラー)
53h	プログラムエラー
61h	IDコード不一致
63h	IDコード不一致かつイレーズエラー
80h	コマンドエラー
FFh	ビットレート自動調整エラー

#### 31.10.5 問い合わせコマンド

問い合わせコマンドは、設定コマンド、プログラム/イレーズコマンド、リードチェックコマンドを送信するために必要な基本情報を取得するコマンドです。表 31.14 に問い合わせコマンドの一覧を示します。一覧にあるコマンドは、問い合わせ/設定ホストコマンド待ちステートでのみ使用できます。

#### 表31.14 問い合わせコマンド一覧

コマンド	問い合わせ内容
サポートデバイス問い合わせ	デバイスコードとシリーズ名
データ領域有無問い合わせ	データ領域の有無
ユーザ領域情報問い合わせ	ユーザ領域の個数、領域先頭/領域最終アドレス
データ領域情報問い合わせ	データ領域の個数、領域先頭/領域最終アドレス
ブロック情報問い合わせ	ユーザ領域、データ領域それぞれの先頭アドレス、1ブロックのブロックサイズ、ブロック数

# 31.10.5.1 サポートデバイス問い合わせ

開発したソフトウェアのエンディアンを識別するためのデバイス情報を取得するコマンドです。 このコマンドを受信すると、本 MCU は開発したソフトウェアがリトルエンディアンで動作する場合のデバイス情報とビッグエンディアンで動作する場合のデバイス情報を順に送信します。

コマンド 20h

レスポンス

30h	サイズ	デバイス数		
文字数	デバイスコード(リトルエンディアン)			シリーズ名(リトルエンディアン)
文字数	デバイスコード(ビッグエンディアン)			シリーズ名(ビッグエンディアン)
SUM				

サイズ (1 バイト) : デバイス数、文字数、デバイスコード、シリーズ名のデータの総バイト数

デバイス数 (1 バイト) : MCU がサポートするエンディアンの種別数 (固定値で "02h")

文字数 (1 バイト) : デバイスコードとシリーズ名の文字数

デバイスコード(4 バイト) : 開発したソフトウェアのエンディアンを認識するための認識コード

シリーズ名 (n バイト) : MCU のシリーズ名とリトルエンディアン / ビッグエンディアンの別 (ASCII コード)

#### 31.10.5.2 データ領域有無問い合わせ

このコマンドを受信すると、本 MCU は「データ領域あり、エリアプロテクションあり、データ領域プログラムコマンドあり」という結果を送信します。

コマンド 2Ah

レスポンス

3Ah

サイズ

領域有無

SUM

サイズ (1 バイト) : 領域有無の文字数 (固定値で "01h") 領域有無 (1 バイト) : データ領域の有無 (固定値で "1Dh")

(データ領域あり、エリアプロテクションあり、データ領域プログラムコマンドあり)

SUM (1 バイト) : レスポンスデータを合計して "00h" になる値 (固定値で "A8h")

### 31.10.5.3 ユーザ領域情報問い合わせ

このコマンドを受信すると、本 MCU はユーザ領域の領域数とアドレスの情報を送信します。

領域先頭アドレス

 コマンド
 25h

 レスポンス
 35h
 サイズ
 領域数

領域最終アドレス

SUM


サイズ (1 バイト) : 領域数、領域先頭アドレス、領域最終アドレスのデータの総バイト数 (固定値で "09h")

領域数 (1 バイト) : ユーザ領域の領域数 (固定値で "01h")

領域先頭アドレス (4 バイト): ユーザ領域の先頭アドレス 領域最終アドレス (4 バイト): ユーザ領域の最終アドレス

# 31.10.5.4 データ領域情報問い合わせ

このコマンドを受信すると、本 MCU はデータ領域の領域数とアドレスの情報を送信します。



サイズ (1 バイト) : 領域数、領域先頭アドレス、領域最終アドレスのデータの総バイト数 (固定値で "09h")


領域数 (1 バイト) : データ領域の領域数 (固定値で "01h")

領域先頭アドレス (4 バイト): データ領域の先頭アドレス (固定値で "0010 0000h") 領域最終アドレス (4 バイト): データ領域の最終アドレス (固定値で "0010 0FFFh")

SUM (1 バイト) : レスポンスデータを合計して "00h" になる値 (固定値で "8Dh")

# 31.10.5.5 ブロック情報問い合わせ

このコマンドを受信すると、本 MCU はユーザ領域の先頭アドレス、1 ブロックのブロックサイズ、ブロック数とデータ領域の先頭アドレス、1 ブロックのブロックサイズ、ブロック数を送信します。



サイズ (2 バイト) : "DDh" からデータ領域ブロック数までのデータの総バイト数 (固定

値で "00 19h")

ユーザ領域先頭アドレス (4 バイト) : ユーザ領域の先頭アドレス

1 ブロックブロックサイズ (ユーザ領域) (4 バイト) : 1 ブロックのメモリサイズ (固定値で "00 00 04 00h")

ユーザ領域ブロック数 (4 バイト) : ユーザ領域を構成するブロックの数

データ領域先頭アドレス (4 バイト) : データ領域の先頭アドレス (固定値で "00 10 00 00h") 1 ブロックブロックサイズ (データ領域) (4 バイト) : 1 ブロックのメモリサイズ (固定値で "00 00 04 00h")

データ領域ブロック数 (4 バイト) : データ領域を構成するブロックの数 (固定値で "00 00 00 04h")

#### 31.10.6 設定コマンド

設定コマンドは、本 MCU のプログラムやイレーズを実行するために必要な基本設定を行うためのコマンドです。

表 31.15 に設定コマンドの一覧を示します。一覧にあるコマンドは、問い合わせ/設定ホストコマンド待ちステートでのみ使用できます。

表31.15 設定コマンド一覧

コマンド	機能
デバイス選択	デバイスコードの選択
動作周波数選択	通信のビットレートを変更
プログラム/イレーズホストコマンド待ちステート遷 移	プログラム/イレーズホストコマンド待ちステート、またはブートモードID コード認証ステートに遷移

# 31.10.6.1 デバイス選択

開発したソフトウェアのエンディアンを指定するコマンドです。コマンドに指定するデバイスコードは、 サポートデバイス問い合わせコマンドで取得したデバイスコードの中から選択してください。

本 MCU は受け取ったデバイスコードがサポートしているデバイスに一致した場合、レスポンス "46h" を送信します。サポートしていないデバイスであった場合や、受信したコマンドの SUM 値が一致しなかった場合には、エラーレスポンスを送信します。

コマンド	10h	サイズ	デバイスコード	SUM
------	-----	-----	---------	-----

サイズ (1 バイト) : デバイスコードの文字数 (固定値で "04h")

デバイスコード(4 バイト):開発したソフトウェアのエンディアンを認識するための認識コード

(サポートデバイス問い合わせコマンドの応答と同一のデバイスコード)

SUM (1 バイト) : コマンドデータを合計して "00h" になる値

レスポンス 46h エラーレスポンス 90h エラー

エラー(1 バイト):エラーコード

"11h": SUM エラー

"21h": デバイスコードエラー

#### 31.10.6.2 動作周波数選択

MCU の動作周波数、フラッシュメモリプログラマとの通信ビットレートを指定するコマンドです。コマンドに指定するビットレートは、動作電圧に応じた 32 MHz か8 MHz を分周して得られるビットレートとの誤差が 4% 未満となるビットレートを設定してください。

本 MCU は指定された設定内容がサポート可能である場合、レスポンス "06h" を送信します。ビットレート誤差が 4% 以上の場合や、受信したコマンドの SUM 値が一致しなかった場合には、エラーレスポンスを送信します。

ホストはレスポンスを受信した後、旧ビットレートで1ビット期間以上待ってから新ビットレートで通信 確認データを送信してください。

本 MCU は通信確認データを正しく受信できた場合、レスポンス "06h" を送信します。正しく受信できなかった場合には、エラーレスポンスを送信します。

コマンド	3Fh	サイズ	ビット	レート	ダミーデータ
	クロック数	逓倍率1	逓倍率2		
	SUM			-	

サイズ (1 バイト) : ビットレート、ダミーデータ、クロック数、逓倍率のデータの総バイト数 (固定値で "07h")


ビットレート(2バイト) : 新ビットレート

ビットレート値を 1/100 した値を設定 (例:19200 bps の場合、"00C0h"を設定)

ダミーデータ (2 バイト) : 固定値で "0000h" を設定

クロック数 (1 バイト) : 逓倍率を設定するクロックの種類 (固定値: "02h") 逓倍率 1 (1 バイト) : システムクロック (ICLK) の逓倍率 (固定値で "01h")

逓倍率 2 (1 バイト) : 周辺モジュールクロック (PCLK) の逓倍率 (固定値で "01h")SUM (1 バイト) : コマンドデータ (ダミーデータを含む)を合計して "00h" になる値



• ビットレート選択エラー

動作周波数選択コマンドで指定したビットレートを、本 MCU が誤差 4% 未満で生成できない場合にビットレート選択エラーが発生します。

動作周波数選択コマンドで指定した新ビットレートを B、動作電圧に応じた 32 (MHz) か 8 (MHz) を  $P_{\varphi}$  とした場合のビットレート誤差は、以下の計算式で求められます。

誤差 (%) = 
$$\left(\frac{P\phi \times 10^6}{B \times 32 \times N} - 1\right) \times 100$$
  
 $N = INT\left(\frac{P\phi \times 10^6}{B \times 32}\right)$ 

Pφ:動作電圧が3.0 V以上の場合、32 (MHz) 3.0 V未満の場合、8 (MHz)

B:新ビットレート(bps)

N: Po と新ビットレートの 32 倍との比 (ただし、1 ≦ N ≦ 256)

# 31.10.6.3 プログラム / イレーズホストコマンド待ちステート遷移

問い合わせ/設定ホストコマンド待ちステートからプログラム/イレーズホストコマンド待ちステートに 遷移させるために使用するコマンドです。このコマンドを受信すると、本 MCU はブートモード ID コード プロテクトの有効/無効を判定します。

ブートモード ID コードプロテクトが無効の場合、ユーザ領域、データ領域のすべてのブロックをイレーズします。すべてのブロックのイレーズが完了するとレスポンス "06h" を送信し、プログラム / イレーズホストコマンド待ちステートに遷移します。正しくすべてのブロックをイレーズできなかった場合には、エラーレスポンスを送信します。

ブートモード ID コードプロテクトが有効の場合、レスポンス "16h" を送信し、ブートモード ID コード認 証ステートに遷移します。

# 31.10.7 ID コード認証コマンド

ID コード認証コマンドは、ブートモード ID コードプロテクトが有効の場合に、ID コード認証を行うためのコマンドです。表 31.16 に ID コード認証コマンドの一覧を示します。一覧にあるコマンドは、ブートモード ID コード認証ステートでのみ使用できます。

表31.16 IDコード認証コマンド一覧


コマンド	機能
IDコードチェック	ホストから送信する16バイトのコードとIDコードとを比較する

#### 31.10.7.1 ID コードチェック

ブートモード ID コードプロテクトを解除するために使用するコマンドです。コマンド中で指定する比較 用 ID コードは、ユーザ領域にプログラム済みの制御コード、ID コード  $1 \sim ID$  コード 15 と同じ値にしてください。

ホストから送信した比較用 ID コードと、ユーザ領域にプログラムされた ID コードが一致した場合、本 MCU はレスポンス "06h" を送信し、プログラム / イレーズホストコマンド待ちステートに遷移します。一致しなかった場合や受信したコマンドの SUM 値が一致しなかった場合、エラーレスポンスを送信します。

制御コードに"45h"がプログラムされているときに3回連続で不一致となった場合、ユーザ領域、データ領域のすべてのブロックをイレーズします。イレーズ中にエラーが発生すると、本MCUはエラーレスポンスを送信します。また、すべてのブロックのイレーズが正常に完了してもエラーレスポンスを送信し、ブードモードIDコード認証ステートを継続します。プログラム/イレーズホストコマンド待ちステートに遷移するには、本MCUをリセットしてください。



サイズ (1 バイト) : ID コードのバイト数 (固定値で "10h")

ID コード (16 バイト) : 制御コード (1 バイト) + ID コード 1 ~ ID コード 15 (15 バイト)

SUM (1 バイト) : コマンドデータを合計して "00h" になる値

レスポンス ACK

ACK (1 バイト) : ACK コード

"06h": プログラム / イレーズホストコマンド待ちステートに遷移します

エラーレスポンス E0h エラー エラー (1 バイト ) : エラーコード

"11h" : SUM エラー

"61h": ID コード不一致

"63h": ID コード不一致かつイレーズエラー

# 31.10.8 プログラム / イレーズコマンド

プログラム / イレーズコマンドは、問い合わせコマンドのレスポンスをもとに、本 MCU のユーザ領域や データ領域に対してプログラムやイレーズを行うコマンドです。表 31.17 にプログラム / イレーズホストコマンド待ち、プログラム待ち、イレーズ待ちの各ステートで使用可能なプログラム / イレーズコマンドの一覧を、表 31.18 に各ステートで受け付けるコマンドを示します。

各ステートで**表 31.18** に記載されていないコマンドを受信するとコマンドエラーのレスポンスを送信します。

表31.17 プログラム/イレーズコマンド一覧

コマンド	機能
ユーザ/データ領域プログラム準備	ユーザ領域、データ領域にデータをプログラムするためのプログラム待ちステートに遷移
プログラム	ユーザ領域またはデータ領域の指定領域に指定したデータをプログラム。 またはプログラム/イレーズホストコマンド待ちステートに遷移(プログラムの終了)
データ領域プログラム	データ領域の指定領域に指定したサイズのデータをプログラム。 またはプログラム/イレーズホストコマンド待ちステートに遷移(データ領域プログラムの終了)
イレーズ準備	イレーズ待ちステートに遷移
ブロックイレーズ	指定ブロックのイレーズ、またはプログラム/イレーズホストコマンド待ちステートに遷移 (イレーズの終了)

表31.18 ステート毎の受け付け可能なコマンド

ステート	受け付け可能なコマンド	
プログラム/イレーズホストコマンド待ちステート	ユーザ/データ領域プログラム準備コマンド、イレーズ準備コマンド	
プログラム待ちステート	プログラムコマンド、データ領域プログラムコマンド	
イレーズ待ちステート	ブロックイレーズコマンド	

### 31.10.8.1 ユーザ / データ領域プログラム準備

プログラムコマンドとデータ領域プログラムコマンドの受け付け準備をさせるためのコマンドです。 このコマンドを受信すると、本 MCU はプログラムの準備の指示がホストから行われたと判断し、プログ ラムコマンドとデータ領域プログラムコマンドのみ受け付ける、プログラム待ちステートに遷移し、レスポ ンス "06h" を送信します。

コマンド	43h
レスポンス	06h

# 31.10.8.2 プログラム

ユーザ領域、データ領域に指定のデータを書き込むためのコマンドです。コマンド中で指定するプログラムアドレスは、下位8ビットを"0"にしてください。プログラムデータ長が256バイトに満たないデータを書き込むことはできません。不足部分は"FFh"で埋めてください。

本 MCU は指定されたアドレスからのプログラムが正常に終了すると、レスポンス "06h" を送信します。 受信したコマンドの SUM 値が一致しなかった場合や、プログラム中にエラーが発生すると、本 MCU はエラーレスポンスを送信します。

プログラムを終了してプログラム / イレーズホストコマンド待ちステートに遷移する場合、ホストから "50h FFh FFh FFh FFh B4h" を送信してください。本 MCU はレスポンス "06h" を送信し、プログラム / イレーズホストコマンド待ちステートに遷移します。



プログラムアドレス (4 バイト): プログラム先のアドレス

下位 8 ビットを "0" に設定

プログラムを終了する場合は "FFFF FFFFh" を設定

プログラムデータ  $(n \text{ N} \cdot \text{N} \cdot \text{N} \cdot \text{N} \cdot \text{N} \cdot \text{N} \cdot \text{N} \cdot \text{N})$ 

n バイトに満たない領域には "FFh" を設定

プログラムを終了する場合はプログラムデータなし

SUM (1 バイト) : コマンドデータを合計して "00h" になる値



エラー(1 バイト) : エラーコード

"11h": SUM エラー

"2Ah":アドレスエラー(アドレスが指定の領域内にない)
"53h":プログラムエラー(データが書き込めない)

#### 31.10.8.3 データ領域プログラム

データ領域に指定のデータを書き込むためのコマンドです。コマンド中で指定するプログラムアドレスは、下位2ビットを"0"にしてください。プログラムデータ長が4バイトに満たないデータを書き込むことはできません。不足部分は"FFh"で埋めてください。

本 MCU は指定されたアドレスからのプログラムが正常に終了すると、レスポンス "06h" を送信します。 受信したコマンドの SUM 値が一致しなかった場合や、プログラム中にエラーが発生すると、本 MCU はエラーレスポンスを送信します。

プログラムを終了してプログラム / イレーズホストコマンド待ちステートに遷移する場合、ホストから "51h FFh FFh FFh FFh O0h B3h" を送信してください。本 MCU はレスポンス "06h" を送信し、プログラム / イレーズホストコマンド待ちステートに遷移します。

コマンド 51h プログラムアドレス プログラム データ長 プログラムデータ SUM

プログラムアドレス (4 バイト): データ領域のプログラム先アドレス

指定するアドレスの下位2ビットは"0"に設定

データ領域プログラムを終了する場合は "FFFF FFFFh" を設定

プログラムデータ長 (1 バイト): プログラムデータのサイズ

4 バイト単位のデータを設定

データ領域プログラムを終了する場合は "00h" を設定

プログラムデータ (n バイト) : データ領域へのプログラムデータ (n = プログラムデータ長、"0" (終了時))

プログラムデータ長分のデータを設定 n バイトに満たない領域には "FFh" を設定

データ領域プログラムを終了する場合はプログラムデータなし

SUM (1 バイト) : コマンドデータを合計して "00h" になる値

レスポンス 06h

エラー (1 バイト) : エラーコード

エラーレスポンス

"11h": SUM エラー "2Ah": アドレスエラー "2Bh": データ長エラー

D1h

"53h": プログラムエラー (データが書き込めない)

エラー

# 31.10.8.4 イレーズ準備

ブロックイレーズコマンドの受け付け準備をさせるためのコマンドです。

このコマンドを受信すると、本 MCU はイレーズの準備の指示がホストから行われたと判断し、ブロックイレーズコマンドのみを受け付けるイレーズ待ちステートに遷移し、レスポンス "06h" を送信します。

コマンド 48h レスポンス 06h

#### 31.10.8.5 ブロックイレーズ

ユーザ領域、データ領域の指定のブロックを消去するためのコマンドです。

コマンド中で指定するブロック先頭アドレスは、ブロック情報問い合わせコマンドのレスポンスを元にアドレスを計算して指定してください。

本 MCU はブロック先頭アドレスで指定されたブロックのイレーズが正常に終了すると、レスポンス "06h" を送信します。受信したコマンドの SUM 値が一致しなかった場合や、イレーズ中にエラーが発生すると、本 MCU はエラーレスポンスを送信します。

イレーズを終了してプログラム / イレーズホストコマンド待ちステートに遷移する場合、ホストから "59h 04h FFh FFh FFh A7h" を送信してください。本 MCU はプログラム / イレーズホストコマンド待ちステートに遷移し、レスポンス "06h" を送信します。



サイズ (1 バイト) : ブロック先頭アドレスのデータの総バイト数 (固定値で "04h")

ブロック先頭アドレス (4 バイト) : イレーズするブロックの先頭アドレス

イレーズを終了する場合には "FFFF FFFFh" を設定

SUM (1 バイト) : コマンドデータを合計して "00h" になる値

レスポンス 06h エラーレスポンス D9h エラー エラー (1 バイト) : エラーコード

"11h": SUM エラー "29h": ブロック先頭アドレスエラー

"51h": イレーズエラー(指定ブロックがイレーズできない)

#### 31.10.9 リードチェックコマンド

リードチェックコマンドは、問い合わせコマンドのレスポンスをもとに、本 MCU のユーザ領域やデータ 領域に対してデータリードやブランクチェックを行うコマンドです。表 31.19 にプログラム / イレーズホス トコマンド待ちステートで使用可能なリードチェックコマンドの一覧を示します。

表31.19 リードチェックコマンド一覧

コマンド	機能		
メモリリード	ユーザ領域、データ領域のデータ読み出し		
ユーザ領域チェックサム	ユーザ領域全体のチェックサムを取得		
データ領域チェックサム	データ領域全体のチェックサムを取得		
ユーザ領域ブランクチェック	ユーザ領域のプログラム済みデータの有無をチェック		
データ領域ブランクチェック	データ領域のプログラム済みデータの有無をチェック		
アクセスウィンドウ情報プログラム	アクセスウィンドウの設定		
アクセスウィンドウリード	アクセスウィンドウの設定読み出し		

### 31.10.9.1 メモリリード


ユーザ領域、データ領域にプログラムされているデータを読み出すコマンドです。

コマンド中で指定する読み出し先頭アドレスは、ユーザ領域情報問い合わせコマンド、データ領域情報問い合わせコマンドのレスポンスで受信した領域先頭アドレスから領域最終アドレスまでの範囲内の値を設定してください。

コマンド中で指定する読み出しサイズは、読み出し先頭アドレスに読み出しサイズを加算したアドレスが、ユーザ領域情報問い合わせコマンド、データ領域情報問い合わせコマンドのレスポンスで受信した領域 先頭アドレスから領域最終アドレスまでの範囲に入るように設定してください。

本 MCU はデータを正常にリードできた場合、指定された範囲のデータを送信します。受信したコマンドの SUM 値が一致しなかった場合や、リードを正常に実行できなかった場合、エラーレスポンスを送信します。






サイズ (1 バイト) : 領域、読み出し先頭アドレス、読み出しサイズのデータの総バイト数

領域 (1 バイト) : 読み出し対象の領域

"01h": ユーザ領域またはデータ領域 読み出し先頭アドレス(4 バイト) : 読み出し対象範囲の先頭アドレス 読み出しサイズ(4 バイト) : 読み出すデータのサイズ(バイト単位)

読み出しサイズ (4 バイト) : 読み出すデータのサイズ (バイト単位) SUM (1 バイト) : コマンドデータを合計して "00h" になる値



読み出しサイズ (4 バイト) : 読み出したデータのサイズ (バイト単位)

読み出しデータ (n バイト) : 指定範囲から読み出したデータ (n = 読み出しサイズ)

SUM (1 バイト) : レスポンスデータを合計して "00h" になる値

エラーレスポンス

D2h エラー

エラー(1バイト):エラーコード

"11h": SUM エラー "2Ah": アドレスエラー

・コマンドの「領域」に "01h" 以外を指定した

・コマンドの読み出し先頭アドレスが読み出し対象領域の範囲外である

"2Bh": サイズエラー

・コマンドの読み出しサイズに "0000 0000h" が指定されている


・コマンドの読み出しサイズが読み出し対象領域のサイズを超えている

・コマンドの読み出し先頭アドレスと読み出しサイズを加算したアドレスが読み出し対象領域の 範囲外である

### 31.10.9.2 ユーザ領域チェックサム

ユーザ領域全体のチェックサムを取得するコマンドです。

このコマンドを受信すると、本MCUはユーザ領域の先頭アドレスから最終アドレスまでのデータをバイト単位で加算し、加算結果(チェックサム)をレスポンスとして送信します。




サイズ (1 バイト) : ユーザ領域チェックサムのバイト数 (固定値で "04h")

ユーザ領域チェックサム (4 バイト): ユーザ領域のデータを 1 バイト単位で加算した結果

# 31.10.9.3 データ領域チェックサム

データ領域全体のチェックサムを取得するコマンドです。

このコマンドを受信すると、本MCUはデータ領域の先頭アドレスから最終アドレスまでのデータをバイト単位で加算し、加算結果(チェックサム)をレスポンスとして送信します。




サイズ (1 バイト) : データ領域チェックサムのバイト数 (固定値で "04h") データ領域チェックサム (4 バイト) : データ領域のデータを 1 バイト単位で加算した結果 SUM (1 バイト) : レスポンスデータを合計して "00h" になる値

# 31.10.9.4 ユーザ領域ブランクチェック

ユーザ領域にデータがプログラムされているかどうかを確認するコマンドです。

このコマンドを受信すると、本 MCU はユーザ領域全体のブランクチェックを行い、データがプログラムされていない場合、レスポンス "06h" を送信します。1 バイトでもデータがプログラムされている場合には、エラーレスポンスを送信します。



#### 31.10.9.5 データ領域ブランクチェック

データ領域にデータがプログラムされているかどうかを確認するコマンドです。

このコマンドを受信すると、本 MCU はデータ領域全体のブランクチェックを行い、データがプログラムされていない場合、レスポンス "06h" を送信します。1 バイトでもデータがプログラムされている場合には、エラーレスポンスを送信します。

コマンド 62h

レスポンス 06h

エラーレスポンス E2h エラー
エラー (1 バイト) : エラーコード

# 31.10.9.6 アクセスウィンドウ情報プログラム

"52h": データあり

エリアプロテクションで使用するアクセスウィンドウを設定するコマンドです。

コマンド中で指定するアクセスウィンドウ先頭アドレスには、スタートブロックの先頭アドレスを指定してください。また、アクセスウィンドウ最終アドレスには、エンドブロックの最終アドレスを指定してください。

本 MCU は指定されたアクセスウィンドウの設定が正常に終了すると、レスポンス "06h" を送信します。 受信したコマンドの SUM 値が一致しなかった場合や、アクセスウィンドウの設定中にエラーが発生すると、 エラーレスポンスを送信します。

アクセスウィンドウの詳細については、「31.6 エリアプロテクション」を参照してください。

コマンド	74h	05h	AW区分	
	AW先頭 アドレスLH	AW先頭 アドレスHL	AW最終 アドレスLH	AW最終 アドレスHL
	SUM			

AW 区分 (1 バイト) : アクセスウィンドウの設定 / 解除

アクセスウィンドウを設定する場合には "00h" を設定 アクセスウィンドウを解除する場合には "FFh" を設定

AW 先頭アドレス LH (1 バイト) : アクセスウィンドウ範囲の先頭アドレス (A15 ~ A8)

スタートブロック先頭アドレスの A15 ~ A8 を設定 アクセスウィンドウを解除する場合には "FFh" を設定

フクトスカイン・『古笠岡の生語スパース (400 - 440)

AW 先頭アドレス HL (1 バイト) : アクセスウィンドウ範囲の先頭アドレス (A23 ~ A16)

スタートブロック先頭アドレスの A23 ~ A16 を設定 アクセスウィンドウを解除する場合には "FFh" を設定

AW 最終アドレス LH (1 バイト) : アクセスウィンドウ範囲の最終アドレス (A15 ~ A8)

エンドブロック最終アドレスの A15 ~ A8 を設定

アクセスウィンドウを解除する場合には "FFh" を設定

AW 最終アドレス HL (1 バイト) : アクセスウィンドウ範囲の最終アドレス (A23  $\sim$  A16)

エンドブロック最終アドレスの A23 ~ A16 を設定

アクセスウィンドウを解除する場合には "FFh" を設定

レスポンス 06h エラーレスポンス F4h エラー

エラー(1 バイト) : エラーコード

"11h": SUM エラー

"2Ah": アドレスエラー(指定されたアドレスが領域内にない) "53h": プログラムエラー(アクセスウィンドウの設定ができない)

### 31.10.9.7 アクセスウィンドウリード

設定されているアクセスウィンドウの範囲を確認するためのコマンドです。

本 MCU はアクセスウィンドウの範囲を正常に取得できた場合、読み出したアクセスウィンドウ先頭アドレスとアクセスウィンドウ最終アドレスを送信します。受信したコマンドの SUM 値が一致しなかった場合、エラーレスポンスを送信します。

コマンド	73h	01h	FFh	8Dh
レスポンス	73h	05h		
	AW 先頭 アドレス LH	AW先頭 アドレスHL	AW 最終 アドレス LH	AW最終 アドレスHL
	FFh			
	SUM			

AW 先頭アドレス LH (1 バイト) : アクセスウィンドウ範囲の先頭アドレス (A15 ~ A8) AW 先頭アドレス HL (1 バイト) : アクセスウィンドウ範囲の先頭アドレス (A23 ~ A16) AW 最終アドレス LH (1 バイト) : アクセスウィンドウ範囲の最終アドレス (A15 ~ A8) AW 最終アドレス HL (1 バイト) : アクセスウィンドウ範囲の最終アドレス (A23 ~ A16)

SUM (1 バイト) : レスポンスデータを合計して "00h" になる値

エラーレスポンス F3h エラー

エラー (1 バイト) : エラーコード "11h" : SUM エラー

# 31.11 ブートモード (SCI インタフェース) でのシリアルプログラマ動作説明

ブートモード(SCIインタフェース)を用いたシリアルプログラマで、ユーザ領域、データ領域のプログラム/イレーズを行う手順を説明します。

- 1. ビットレート自動調整
- 2. MCU の情報取得(注1)
- 3. デバイスの指定、ビットレートの変更
- 4. プログラム/イレーズホストコマンド待ちステートへの遷移
- 5. ブートモード ID コードプロテクトの解除
- 6. ユーザ領域、データ領域のイレーズ(注2、注3)
- 7. ユーザ領域、データ領域のプログラム(注2、注3)
- 8. ユーザ領域のデータ確認(注2)
- 9. データ領域のデータ確認 (注2)
- 10. ユーザ領域のアクセスウィンドウ設定(注2)
- 11. MCU のリセット
- 注 1. 2 の処理は、取得する情報がすでにある場合、省略できます。
- 注 2. 6~10の処理は、必要に応じて行ってください。また実行順を入れ替えても構いません。
- 注 3. タイムアウトが発生した場合や無効な応答データを受信した場合は、処理を中断し、11 の処理を行ってください。

上記 2  $\sim$  10 の処理で使用するコマンドの詳細は、「31.10.5 問い合わせコマンド」、「31.10.6 設定コマンド」、「31.10.7 ID コード認証コマンド」、「31.10.8 プログラム / イレーズコマンド」、「31.10.9 リードチェックコマンド」を参照してください。

# 31.11.1 ビットレート自動調整

MCU はシリアルプログラマから 9,600 bps または 19,200 bps で送信されるデータ "00h" の Low 期間を測定してビットレートの自動調整を行います。




図 31.27 ビットレート自動調整時のデータフォーマット

ブートモードで起動して 400 ms 以上経過した後にシリアルプログラマから "00h" を送信してください。 MCU はビットレート調整が終了すると "00h" をシリアルプログラマへ送信します。シリアルプログラマが "00h" を受信した場合には、シリアルプログラマから "55h" を送信してください。 "00h" を受信できなかった 場合は、1 ms 以上置いて再度 "00h" を送信してください。 30 回 "00h" を送信しても "00h" を受信できなかった 場合は、MCU をブートモードで再起動し、再度ビットレート自動調整をやり直してください。

MCU は "55h" を受信すると "E6h" を送信して問い合わせ/設定コマンド待ちステートになります。"55h" を受信できなかった場合には "FFh" を送信します。シリアルプログラマは "FFh" を受信したら、MCU を ブートモードで再起動し、再度ビットレート自動調整からやり直してください。




図 31.28 ビットレート自動調整の手順

#### 31.11.2 MCU の情報取得

問い合わせコマンドを送信し、設定コマンド、プログラム / イレーズコマンド、リードチェックコマンドを送信するために必要な情報を取得します。

- (1) MCU がどのエンディアンをサポートしているのかを確認するため、サポートデバイス問い合わせコマンド "20h" を送信します。MCU はサポートしているすべてのデバイスコードとシリーズ名を応答します。
- (2) ユーザ領域の先頭アドレスと最終アドレスを確認するため、ユーザ領域情報問い合わせコマンド"25h" を送信します。MCU はユーザ領域の先頭アドレスと最終アドレスを応答します。
- (3) ブロックの構成を確認するため、ブロック情報問い合わせコマンド "26h" を送信します。MCU はユーザ領域の先頭アドレス、1 ブロックのブロックサイズ、ブロック数とデータ領域の先頭アドレス、1 ブロックのブロックサイズ、ブロック数を応答します。
- (4) データ領域の先頭アドレスと最終アドレスを確認するため、データ領域情報問い合わせコマンド"2Bh" を送信します。MCU はデータ領域の先頭アドレスと最終アドレスを応答します。




図 31.29 MCU の情報取得手順

# 31.11.3 デバイスの指定、ビットレートの変更

シリアルプログラマと接続するデバイスの指定と通信ビットレートの変更を行います。

- (1) デバイス選択コマンド "10h" を送信します。開発したソフトウェアのエンディアンに合わせて、デバイスコードを指定してください。
- (2) 通信ビットレートを 9,600 bps または 19,200 bps から変更するため、動作周波数選択コマンド "3Fh" を 送信します。




図 31.30 デバイス指定、ビットレート変更の手順

### 31.11.4 プログラム / イレーズホストコマンド待ちステートへの遷移

プログラム / イレーズを行うため、プログラム / イレーズホストコマンド待ちステート遷移コマンドを送信します。MCU はブートモード ID コードプロテクトの有効 / 無効に応じてレスポンスを送信します。

- (1) ブートモード ID コードプロテクトが無効の場合、MCU はレスポンス "06h" を応答し、プログラム / イレーズホストコマンド待ちステートに遷移します。シリアルプログラマは「31.11.6 ユーザ領域、データ領域のイレーズ」から実行してください。
- (2) ブートモード ID コードプロテクトが有効の場合、MCU はレスポンス "16h" を応答し、ID コード認証 ステートに遷移します。シリアルプログラマは「31.11.5 ブートモード ID コードプロテクトの解除」 から実行してください。




図 31.31 プログラム / イレーズホストコマンド待ちステートへの遷移手順

# 31.11.5 ブートモード ID コードプロテクトの解除

ブートモード ID コードプロテクトを解除するため、ID コードチェックコマンドを送信します。

- (1) ID コードが一致した場合、MCU はプログラム / イレーズホストコマンド待ちステートに遷移します。 このとき、ユーザ領域、データ領域のデータは消去されません。シリアルプログラマは 「31.11.6 ユーザ領域、データ領域のイレーズ」から実行してください。
- (2) ID コードが不一致の場合、MCU はブートモード ID コード認証ステートから遷移しません。シリアル プログラマは MCU をリセット後「31.11.1 ビットレート自動調整」から再実行してください。




図 31.32 ブートモード ID コードプロテクトの解除手順

# 31.11.6 ユーザ領域、データ領域のイレーズ

ユーザプログラムやデータを書き込むために、ユーザ領域、データ領域を消去します。

- (1) イレーズ準備コマンド "48h" を送信します。
- (2) ブロックイレーズコマンド"59h"を送信します。
- (3) プログラム / イレーズホストコマンド待ちステートに遷移するため、イレーズを終了するブロックイレーズコマンド "59h 04h FFh FFh FFh FFh A7h" を送信します。




図 31.33 ユーザ領域、データ領域のイレーズ手順

# 31.11.7 ユーザ領域、データ領域のプログラム

ユーザ領域、データ領域にユーザプログラムやデータを書き込みます。

- (1) ユーザ/データ領域プログラム準備コマンド "43h" を送信します。
- (2) プログラムコマンド"50h" またはデータ領域プログラムコマンド"51h" を送信します。
- (3) プログラム / イレーズホストコマンド待ちステートに遷移するため、プログラムを終了するプログラム コマンド "50h FFh FFh FFh FFh B4h" またはデータ領域プログラムコマンド "51h FFh FFh FFh FFh O0h B3h" を送信します。




図 31.34 ユーザ領域、データ領域のプログラム手順

### 31.11.8 ユーザ領域のデータ確認

ユーザ領域に書き込まれたデータを確認するため、ユーザ領域のリードチェック、チェックサム、ブランクチェックを行います。

- (1) リードチェックは、ユーザ領域にあるデータを読み出して書き込んだ値と比較することで、プログラムが正常に行われたかを確認します。ユーザ領域にあるデータを読み出すために、メモリリードコマンド"52h"を送信します。
- (2) ユーザ領域のチェックサム値でプログラムデータを確認するため、ユーザ領域チェックサムコマンド "4Bh" を送信します。
- (3) ユーザ領域にデータがあるかないかを確認するため、ユーザ領域ブランクチェックコマンド "4Dh" を送信します。




図 31.35 ユーザ領域のデータ確認手順

### 31.11.9 データ領域のデータ確認

データ領域に書き込まれたデータを確認するため、データ領域のリードチェック、チェックサム、ブランクチェックを行います。

- (1) リードチェックは、データ領域にあるデータを読み出して書き込んだ値と比較することで、プログラムが正常に行われたかを確認します。データ領域にあるデータを読み出すために、メモリリードコマンド "52h" を送信します。
- (2) データ領域のチェックサム値でプログラムデータを確認するため、データ領域チェックサムコマンド "61h" を送信します。
- (3) データ領域にデータがあるかないかを確認するため、データ領域ブランクチェックコマンド "62h" を送信します。




図 31.36 データ領域のデータ確認手順

# 31.11.10 ユーザ領域のアクセスウィンドウ設定

セルフプログラミングで、ユーザ領域の意図しない書き換えを防ぐため、アクセスウィンドウの設定を行います。

- (1) アクセスウィンドウの設定を行うため、アクセスウィンドウ情報プログラムコマンド "74h" を送信します。
- (2) アクセスウィンドウの設定を確認するため、アクセスウィンドウリードコマンド "73h" を送信します。




図 31.37 ユーザ領域のアクセスウィンドウ設定手順

# 31.12 セルフプログラミングでの書き換え

#### 31.12.1 概要

本 MCU は、ユーザプログラム自身によるフラッシュメモリの書き換えをサポートします。ユーザプログラム内にフラッシュ書き換えルーチンを用意することにより、ROM と E2 データフラッシュを書き換えることができます。

E2 データフラッシュは、BGO 機能を利用して ROM 上でフラッシュ書き換えルーチンを実行して、書き換えることができます。また、あらかじめ内蔵 RAM に転送したフラッシュ書き換えルーチンを実行して、E2 データフラッシュを書き換えることもできます。




図 31.38 セルフプログラミングの概念

#### 31.13 使用上の注意事項

(1) イレーズ処理強制停止後の該当ブロックへのアクセス

イレーズ処理を強制停止した場合、処理が中断されたブロックの格納データは不定です。不定データの 読み出しが原因で発生する誤動作を回避するために、当該ブロックでの命令実行や、データ読み出しが 発生しないように注意してください。

- (2) イレーズ処理強制停止後の処理
  - イレーズ処理を強制停止した場合は、もう一度同一ブロックに対して、ブロックイレーズコマンドを発行してください。
- (3) 追加書き込み禁止
  - 同一アドレスに2回以上のプログラムを行うことはできません。プログラム済みの領域を書き換えたい場合には、当該ブロックを消去してください。
- (4) プログラム/イレーズ中のリセット

プログラム / イレーズ中に RES# 端子リセットを発生させた場合には、電気的特性に定める動作電圧範囲内で、tRESW (「32. 電気的特性」を参照)以上のリセット入力期間の後にリセットを解除してください。

プログラム / イレーズ中の IWDT リセット、ソフトウェアリセットについては、上記の時間保持に関係なく使用できます。

- (5) プログラム / イレーズ中のノンマスカブル割り込み禁止
  - プログラム/イレーズ中にノンマスカブル割り込み (NMI 端子割り込み、発振停止検出割り込み、IWDT アンダフロー/リフレッシュエラー、電圧監視1割り込み、電圧監視2割り込み)が発生すると、ROM からのベクタフェッチが発生し、不定データが読み出されます。
  - このため、ROM へのプログラム / イレーズ中にノンマスカブル割り込みが発生しないようにしてください (本禁止事項は ROM のみに適用されます)。
- (6) プログラム / イレーズ中の割り込みベクタの配置
  - プログラム / イレーズ中に割り込みが発生すると ROM からのベクタのフェッチが発生する場合があります。ROM からのベクタのフェッチを回避するには、CPU の INTB レジスタにより割り込みベクタのフェッチ先を ROM 以外に設定する方法があります。
- (7) プログラム/イレーズ中の異常終了
  - プログラム / イレーズ中、動作電圧範囲を超える電圧変動、リセット、および事項 (8) の禁止事項により、プログラム / イレーズが正常に終了しなかった場合、再度該当領域のイレーズを行ってください。
- (8) プログラム/イレーズ中の禁止事項
  - プログラム / イレーズ中は、フラッシュメモリへのダメージを防ぐため、以下の動作は行わないでください。
  - ・本 MCU の電源を動作電圧範囲外にする。
  - ・OPCCR.OPCM[2:0] ビットの値を更新する。
  - ・SCKCR3 レジスタのクロックソース選択ビットを変更する。
  - ・FlashIF クロック (FCLK) の分周比を変更する。
  - ・ディープスリープモード、ソフトウェアスタンバイモードに移行する。
  - ・ROM のプログラム / イレーズ中に E2 データフラッシュヘアクセスする。
  - ・E2 データフラッシュのプログラム / イレーズ中に DFLCTL.DFLEN ビットの値を変更する。
- (9) プログラム / イレーズ時の FCLK について
  - セルフプログラミングでプログラム / イレーズを行う場合、FlashIF クロック (FCLK) の周波数を設定し、FISR.PCKA[4:0] ビットに FCLK 周波数を MHz 単位の整数値で設定してください。ただし、FCLK が  $4 \sim 32$  MHz の場合は、たとえば 12.5 MHz など整数値でない周波数を使用する場合に、小数点以下を切り上げて設定してください (12.5 MHz の場合は 13 MHz)。FCLK が 4 MHz 以下の場合は、1 MHz、2 MHz、3 MHz または 4 MHz 以外の周波数は使用できません。



# 31.14 使用上の注意事項 (ブートモード)

- (1) ブートモードで通信異常が発生した場合に関する注意事項 本 MCU と正常な通信ができなくなった場合、本 MCU をリセットして、再度ブートモードで起動させ てください。
- (2) ブートモード (SCI インタフェース) での電源電圧に関する注意事項 500 kbps を超える通信ビットレートを使用する際は、3.0 V 以上で動作させてください。
- (3) ブートモードでのオプション設定メモリに関する注意事項 ブートモードではオプション機能選択レジスタ 0 (OFS0)、オプション機能選択レジスタ 1 (OFS1)、エン ディアン選択レジスタ (MDE) の設定は無効になります。
- (4) スタートアップ領域の切り替えに関する注意事項 スタートアップ領域の切り替えは、セルフプログラミングで実施してください。

# 32. 電気的特性

# 32.1 絶対最大定格

表32.1 絶対最大定格 条件: VSS = AVSS0 = 0 V

	項目	記号	定格値	単位
電源電圧		VCC	−0.3 <b>~</b> +6.5	V
入力電圧	P40~P47	V <sub>in</sub>	-0.3 ∼ AVCC0+0.3	V
	PB1, PB2 (5V トレラント)		−0.3 <b>~</b> +6.5	
	上記以外		−0.3 ~ VCC+0.3	
アナログ電源電圧		AVCC0	−0.3 <b>~</b> +6.5	V
アナログ入力電圧	AN000~AN007 使用時	V <sub>AN</sub>	-0.3 ∼ AVCC0+0.3	V
保存温度		T <sub>stg</sub>	−55 <b>~</b> +125	°C

【使用上の注意】絶対最大定格を超えて MCU を使用した場合、MCU の永久破壊となることがあります。

ノイズによる誤動作を防止するため、各 VCC 端子と VSS 端子間、AVCCO 端子と AVSSO 端子間には周波数特性の良いコンデンサを挿入してください。コンデンサは 0.1 µF 程度の容量のものを、できる限り電源端子の近くに配置し、最短距離かつできる限り太いパターンを使用して接続してください。

VCL 端子は、 $4.7\,\mu\text{F}$  のコンデンサを介して VSS に接続してください。コンデンサは端子の近くに配置してください。 当該デバイスの電源が OFF のときに、5V トレラントポート以外のポートに入力信号を入れないでください。入力信号から の電流注入により、誤動作を引き起こしたり、異常電流が流れ内部素子を劣化させたりする場合があります。なお、5V トレラントポートには  $-0.3\sim+6.5\,V$  の電圧を入力しても MCU 破壊などの問題は発生しません。

# 32.2 推奨動作条件

### 表32.2 推奨動作条件(1)

	項目	記号	min	typ	max	単位
電源電圧		VCC (注 1、注 2)	VCC (注 1、注 2) 2.7		5.5	V
		VSS	_	0	_	
アナログ電源電圧		AVCC0 (注 1、注 2)	VCC	_	5.5	V
		AVSS0	_	0	_	
動作温度	Dバージョン	T <sub>opr</sub>	-40	_	85	°C
	Gバージョン		-40		105	

注1. AVCC0とVCCは使用範囲内で独立に設定可能です。

### 表32.3 推奨動作条件(2)

項目	記号	規格値
内部電源安定用平滑コンデンサ容量	C <sub>VCL</sub>	4.7 µF ±30% <sup>(注 1)</sup>

注1. 静電容量の公称値が4.7 µF、静電容量許容差が±30%以内の積層セラミックコンデンサを使用してください。

注2. VCC端子とAVCC0端子の電源投入順序は、同時もしくはVCC端子、AVCC0端子の順になるように投入してください。

32. 電気的特性 RX13Tグループ

### DC 特性 32.3

表 32.4 DC 特性(1) 条件: VCC = 2.7 V  $\sim$  5.5 V, AVCC0 = VCC  $\sim$  5.5 V, VSS = AVSS0 = 0 V, Ta =  $-40 \sim +105 ^{\circ}$ C

	項目	記号	min	typ	max	単位	測定条件
シュミット トリガ入力電圧	RIIC入力端子 (SMBus を除く、5V トレラント)	V <sub>IH</sub>	0.7 × VCC	_	5.8	V	
	PB1、PB2 (5V トレラント)	ĺ	0.8 × VCC	_	5.8		
	P10, P11, P22 ~ P24, P36, P37, P70 ~ P76, P93, P94, PA2, PA3, PB0, PB3 ~ PB7, PD3 ~ PD6, PE2, RES#		0.8 × VCC	_	VCC + 0.3		
	P40~P47	ĺ	0.8 × AVCC0	_	AVCC0 + 0.3		
	RIIC入力端子(SMBusを除く)	$V_{IL}$	-0.3	_	0.3 × VCC		
	P40~P47	Ì '	-0.3	_	0.2 × AVCC0		
	P40~P47、RIIC入力端子以外		-0.3	_	0.2 × VCC		
シュミットトリ	RIIC入力端子(SMBusを除く)	$\Delta V_{T}$	0.05 × VCC	_	1		
ガ入力ヒステリ シス	P40~P47		0.1 × AVCC0	_	1		
	P40~P47、RIIC入力端子以外		0.1 × VCC	_	1		
入力レベル電圧	MD	$V_{IH}$	0.9 × VCC	_	VCC + 0.3	V	
(シュミット   トリガ入力端子	EXTAL (外部クロック入力)	Ì '	0.8 × VCC	_	VCC + 0.3		
を除く)	RIIC入力端子(SMBus)	Ì '	2.1	_	VCC + 0.3		
	MD	$V_{IL}$	-0.3	_	0.1 × VCC		
	EXTAL (外部クロック入力)		-0.3		0.2 × VCC		
	RIIC入力端子(SMBus)		-0.3	_	0.8		

#### 表32.5 DC特性(2)

条件: VCC = 2.7 V~5.5 V, AVCC0 = VCC~5.5 V, VSS = AVSS0 = 0 V, Ta = -40~+105°C

	項目	記号	min	typ	max	単位	測定条件
入力リーク電流	RES#, MD, PE2	I <sub>in</sub>	_	_	1.0	μΑ	V <sub>in</sub> = 0 V, VCC
スリーステートリーク	P40~P47	I <sub>TSI</sub>	_	_	1.0	μΑ	V <sub>in</sub> = 0 V, AVCC0
電流(オフ状態)	PB1, PB2 (5V トレラント)		_	_	1.0		V <sub>in</sub> = 0 V, 5.8 V
	上記以外		_	_	0.2		V <sub>in</sub> = 0 V, VCC
入力容量	全入力端子	C <sub>in</sub>	_	4	15	pF	$V_{in} = 0 \text{ mV},$ f = 1  MHz, $T_a = 25^{\circ}\text{C}$
入力プルアップ抵抗	全ポート(PE2以外)	R <sub>U</sub>	10	20	50	kΩ	V <sub>in</sub> = 0 V

表32.6 DC特性(3)

条件:  $VCC = 2.7 \ V \sim 5.5 \ V$ ,  $AVCC0 = VCC \sim 5.5 \ V$ ,  $VSS = AVSS0 = 0 \ V$ ,  $Ta = -40 \sim +105 ^{\circ}C$ 

		項目			記号	typ (注4)	max	単位	測定条件
消費電流	高速動作モード	通常動作モード	周辺動作なし	ICLK = 32 MHz	I <sub>CC</sub>	3.1	_	mA	
(注1)			(注2)	ICLK = 16 MHz		2.1	_		
				ICLK = 8 MHz		1.6	_		
			全周辺動作	ICLK = 32 MHz		10.6	_		
			通常動作 (注3)	ICLK = 16 MHz		6.0	_		
				ICLK = 8 MHz		3.6	_		
			全周辺動作 最大動作 (注3)	ICLK = 32 MHz		_	18.1		
		スリープモード	周辺動作なし	ICLK = 32 MHz		1.5	_		
			(注2)	ICLK = 16 MHz		1.2	_		
				ICLK = 8 MHz		1.0	_		
			全周辺動作	ICLK = 32 MHz		5.6	_		
			通常動作 (注3)	ICLK = 16 MHz		3.3	_		
				ICLK = 8 MHz		2.1	_		
		ディープ	周辺動作なし	ICLK = 32 MHz		1.0	_		
		スリープモード	(注2)	ICLK = 16 MHz		0.9	<del> </del>		
				ICLK = 8 MHz		0.8	_		
			全周辺動作	ICLK = 32 MHz		3.8	_		
			通常動作 (注3)	ICLK = 16 MHz		2.3	_		
			ICLK = 8 MHz		1.6	_			
	   BGO動作時の増加	加分 <sup>(注5)</sup>			2.5	_			
	中速動作モード	通常動作モード	周辺動作なし	ICLK = 12 MHz		1.9	_		
			(注6)	ICLK = 8 MHz		1.3	_		
				ICLK = 1 MHz		0.3	_		
			全周辺動作	ICLK = 12 MHz		4.8	_		
			通常動作 <sup>(注7)</sup>	ICLK = 8 MHz		3.3	_		
				ICLK = 1 MHz		0.9	_		
			全周辺動作 最大動作 (注7)	ICLK = 12 MHz	-	_	8.2		
		スリープモード		ICLK = 12 MHz	1	1.2	_		
			(注6)	ICLK = 8 MHz	1	0.7	_		
				ICLK = 1 MHz		0.2	_		
			全周辺動作	ICLK = 12 MHz		2.8	_		
			通常動作 (注7)	ICLK = 8 MHz		1.9	_		
				ICLK = 1 MHz	1	0.7	_		
		ディープ 周辺	周辺動作なし	ICLK = 12 MHz	1	1.0	_		
		スリープモード	(注6) ————————————————————————————————————	ICLK = 8 MHz	1	0.6	_		
				ICLK = 1 MHz	1	0.1	_		
				ICLK = 12 MHz	1	2.1	_		
				ICLK = 8 MHz	1	1.5	_		
				ICLK = 1 MHz	1	0.6	_		
		BGO動作時の増加	加分 <sup>(注5)</sup>	1	1	2.5	_		

- 注1. 消費電流値はすべての端子での出力充放電電流を含みません。さらに内蔵プルアップ抵抗を無効にした場合の値です。
- 注2. 周辺機能クロック停止時。BGO 動作は除きます。クロックソースはPLLです。FCLK、PCLKは64分周設定です。 注3. 周辺機能クロック供給時。BGO 動作は除きます。クロックソースはPLLです。FCLK、PCLKはICLKと同じ周波数です。

- 注4. VCC = 5 V の値です。 注5. プログラム実行中に、ROM、またはE2データフラッシュをプログラム/イレーズした場合の増加分です。
- 注6. 周辺機能クロック停止時。クロックソースはICLK = 12 MHzのときはPLL、ICLK = 8 MHz の時はHOCO、その他はLOCO で す。FCLK、PCLKは64分周設定です。
- 注7. 周辺機能クロック供給時。クロックソースはICLK = 12 MHzのときはPLL、ICLK = 8 MHz の時はHOCO、その他はLOCO で す。FCLK、PCLKはICLKと同じ周波数です。

#### 表32.7 DC特性(4)

条件: VCC = 2.7 V~5.5 V, AVCC0 = VCC~5.5 V, VSS = AVSS0 = 0 V, Ta = -40~+105°C

	項目		記号	typ <sup>(注3)</sup>	max	単位	測定条件
消費電流 (注1)		$T_a = 25$ °C	I <sub>CC</sub>	0.44	0.74	μΑ	
	スタンバイモード (注2)	T <sub>a</sub> = 55°C		0.60	1.78		
	,	T <sub>a</sub> = 85°C		1.16	8.36		
		T <sub>a</sub> = 105°C		2.38	20.49		

- 注1. 消費電流値はすべての出力端子を無負荷状態にして、さらに内蔵プルアップ抵抗を無効にした場合の値です。
- 注2. IWDTとLVDは動作停止です。 注3. VCC = 5 V の場合です。




図 32.1 ソフトウェアスタンバイモード時の電圧依存性 (参考データ)




図 32.2 ソフトウェアスタンバイモード時の温度依存性(参考データ)

### 表32.8 DC特性(5)

条件:  $VCC = 2.7 \text{ V} \sim 5.5 \text{ V}$ ,  $AVCC0 = VCC \sim 5.5 \text{ V}$ , VSS = AVSS0 = 0 V,  $Ta = -40 \sim +105 ^{\circ}C$ 

項目	記号	min	typ	max	単位	測定条件
許容総消費電力 <sup>(注1)</sup>	Pd	_	_	300	mW	Dバージョン製品
許容総消費電力 (注1)	Pd	_	_	105	mW	Gバージョン製品

注. Gバージョン製品のディレーティングについては、当社営業および販売店営業へお問い合わせください。なお、ディレーティングとは、信頼性を改善するために計画的に負荷を定格から軽減することです。

注1. チップ全体(出力電流を含む)の総電力です。

### 表32.9 DC特性(6)

条件: VCC = 2.7 V~5.5 V, AVCC0 = VCC~5.5 V, VSS = AVSS0 = 0 V, Ta = -40~+105°C

	項目	記号	min	typ <sup>(注2)</sup>	max	単位	測定条件
アナログ電源電流	A/D変換中 (サンプルホールド回路使用時、プログラマブ ルゲインア ンプ使用時)	I <sub>AVCC</sub>	_	4.6	6.9	mA	
	A/D変換中 (サンプルホールド回路使用、プログラマブル ゲインア ンプ未使用時)		_	3.1	4.8		
	A/D変換中 (サンプルホールド回路未使用、プログラマブ ルゲインアンプ使用時)		_	2.5	3.9		
	A/D変換中 (サンプルホールド回路未使用、プログラマブ ルゲインアンプ未使用時)		_	1.0	1.8		
	D/A 変換中 (注1)		_	0.7	1.0		
	A/D、D/A変換待機時(全ユニット)		_		1.4	μΑ	
コンパレータ C 動作電流 <sup>(注3)</sup>	コンパレータ有効(1チャネル当り)	I <sub>CMP</sub>	_	40	60	μA	

注1. D/Aコンバータは、電源電流にリファレンス電流も含む値です。

注2. VCC = AVCC0 = 5 Vのとき。

注3. コンパレータCモジュールのみの消費電流です。

## 表32.10 DC特性(7)

条件: VCC = 2.7 V ~ 5.5 V, AVCC0 = VCC ~ 5.5 V, VSS = AVSS0 = 0 V, Ta = -40 ~ +105°C

項目		記号	min	typ	max	単位	測定条件
	通常起動時	SrVCC	0.02	_	20	ms/V	
VCC立ち上がり勾配	起動時電圧監視0リセット 有効時 <sup>(注1、注2)</sup>		0.02	_	_		

注1. OFS1.LVDAS = 0を設定した場合です。

注2. ブートモード時はOFS1にて設定したレジスタ設定は読み込まれませんので、通常起動時の立ち上げ勾配にて電源電圧を立ち上げてください。

### 表32.11 DC特性(8)

条件:  $VCC = 2.7 \text{ V} \sim 5.5 \text{ V}$ ,  $AVCC0 = VCC \sim 5.5 \text{ V}$ , VSS = AVSS0 = 0 V,  $Ta = -40 \sim +105 ^{\circ}C$ 

電源リップルは、VCCの上限(5.5 V)と下限(2.7 V)は超えない範囲で許容電源リップル周波数  $f_{r(VCC)}$ を満たしてください。VCC変動がVCC±10%を超える場合は、許容電源変動立ち上がり/立ち下がり勾配dt/dVCCを満たしてください。

項目	記号	min	typ	max	単位	測定条件
許容電源リップル周波数	f <sub>r (VCC)</sub>	1	1	10	kHz	図32.3 V <sub>r (VCC)</sub> ≦0.2×VCCの場合
		_	_	1	MHz	図32.3 V <sub>r (VCC)</sub> ≦0.08 × VCCの場合
		_	_	10		図32.3 V <sub>r (VCC)</sub> ≦0.06×VCCの場合
許容電源変動立ち上がり/ 立ち下がり勾配	dt/dVCC	1.0	_	_	ms/V	VCC変動がVCC±10%を超える場合




図 32.3 電源リップル波形

表32.12 出力許容電流値

条件:  $VCC = 2.7 \text{ V} \sim 5.5 \text{ V}$ ,  $AVCC0 = VCC \sim 5.5 \text{ V}$ , VSS = AVSS0 = 0 V,  $Ta = -40 \sim +105 ^{\circ}C$ 

	項目		記号	max	単位
Low レベル出力許容電流	大電流端子(P71~P7	6, PB6)	I <sub>OL</sub>	10.0	mA
	RIIC入力端子			6.0	
	それ以外のポート	それ以外のポート 通常出力時		4.0	
		高駆動出力時	1	8.0	
Low レベル出力許容電流	大電流端子の合計		Σl <sub>OL</sub>	50	mA
	全出力端子の総和			110	
High レベル出力許容電流	大電流端子(P71~P7	6, PB6)	I <sub>OH</sub>	-5.0	mA
	それ以外のポート	通常出力時		-4.0	
		高駆動出力時		-8.0	
High レベル出力許容電流	大電流端子の合計	大電流端子の合計			mA
	全出力端子の総和			-35	

注. 許容総消費電流は超えないようにしてください。

表32.13 出力電圧値(1)

条件:  $VCC = 2.7 \text{ V} \sim 4.0 \text{ V}$ ,  $AVCC0 = VCC \sim 4.0 \text{ V}$ , VSS = AVSS0 = 0 V,  $Ta = -40 \sim +105 ^{\circ}C$ 

	項	[目	記号	min	max	単位	測定条件	
Lowレベ	大電流端子(P71	~ P76, PB6)	$V_{OL}$	_	0.5	V	I <sub>OL</sub> = 10.0 mA	
ル出力電 圧	RIIC端子 スタンダードモード			_	0.4		I <sub>OL</sub> = 3.0 mA	
, <u> </u>	ファストモード			_	0.6		$I_{OL} = 6.0 \text{ mA}$	
	上記以外の 通常出力時			_	0.5		I <sub>OL</sub> = 1.0 mA	
	出力端子	高駆動出力時		_	0.5		I <sub>OL</sub> = 2.0 mA	
High レベ	大電流端子(P71	~ P76, PB6)	$V_{OH}$	VCC - 0.5	_	V	$I_{OH} = -5.0 \text{ mA}$	
ル出力電 圧	P40~P47			AVCC0 - 0.5	_		$I_{OH} = -1.0 \text{ mA}$	
\ <u></u>	上記以外の通常出力時			VCC - 0.5	_		I <sub>OH</sub> = -1.0 mA	
	出力端子高駆動出力時			VCC - 0.5	_		$I_{OH} = -2.0 \text{ mA}$	

表32.14 出力電圧値(2)

条件: VCC = 4.0 V ~ 5.5 V, AVCC0 = VCC ~ 5.5 V, VSS = AVSS0 = 0 V, Ta = -40 ~ +105°C

		項目	記号	min	max	単位	測定条件
Low レベ	大電流端子(P71	~ P76, PB6)	$V_{OL}$	_	8.0	V	$I_{OL} = 10.0 \text{ mA}$
ル出力電 圧	RIIC端子	スタンダードモード		_	0.4		$I_{OL} = 3.0 \text{ mA}$
	ファストモード			_	0.6		$I_{OL} = 6.0 \text{ mA}$
	上記以外の 通常出力時			_	0.8		$I_{OL} = 2.0 \text{ mA}$
	出力端子	高駆動出力時		_	0.8		$I_{OL} = 4.0 \text{ mA}$
High レベ	大電流端子(P71	~ P76, PB6)	V <sub>OH</sub>	VCC - 0.8	_	V	$I_{OH} = -5.0 \text{ mA}$
ル出力電 圧	P40~P47			AVCC0 - 0.8	_		$I_{OH} = -2.0 \text{ mA}$
, <u> </u>	上記以外の通常出力時			VCC - 0.8	_		I <sub>OH</sub> = -2.0 mA
	出力端子高駆動出力時			VCC - 0.8	_		$I_{OH} = -4.0 \text{ mA}$

### 標準 I/O 端子出力電圧特性 32.3.1

表32.15 標準I/O 端子V<sub>OH</sub>電圧特性(参考値) 条件: VCC = AVCC0 = 3.3 V, VSS = AVSS0 = 0 V, Ta = 25°C

	項目		記号	min	typ	max	単位	測定条件
High レベル出力電圧	全出力端子	通常駆動	V <sub>OH</sub>	_	3.27	_	V	$I_{OH} = -0.5 \text{ mA}$
	(P71~P76、PB6以外)			_	3.24	_		I <sub>OH</sub> = -1.0 mA
				_	3.19	_		I <sub>OH</sub> = -2.0 mA
				_	3.06	_		I <sub>OH</sub> = -4.0 mA
				_	2.79	_		I <sub>OH</sub> = -8.0 mA
		高駆動	V <sub>OH</sub>	_	3.29	_	V	$I_{OH} = -0.5 \text{ mA}$
				_	3.28	_		I <sub>OH</sub> = -1.0 mA
				_	3.25	_		I <sub>OH</sub> = -2.0 mA
				_	3.21	_		$I_{OH} = -4.0 \text{ mA}$
				_	3.11	_		$I_{OH} = -8.0 \text{ mA}$
	P71 ~ P76, PB6	大電流駆動	V <sub>OH</sub>	_	3.29	_	V	$I_{OH} = -1.0 \text{ mA}$
				_	3.27	_		$I_{OH} = -2.0 \text{ mA}$
				_	3.24	_		I <sub>OH</sub> = -4.0 mA
				_	3.23	_		I <sub>OH</sub> = -5.0 mA
					3.15	_		I <sub>OH</sub> = -10.0 mA

表32.16 標準I/O 端子V<sub>OH</sub>電圧特性(参考値) 条件: VCC = AVCC0 = 5.0 V, VSS = AVSS0 = 0 V, Ta = 25°C

	項目		記号	min	typ	max	単位	測定条件
High レベル出力電圧	全出力端子	通常駆動	V <sub>OH</sub>	_	4.98	_	V	$I_{OH} = -0.5 \text{ mA}$
	(P71~P76、PB6以外)			_	4.96	_		I <sub>OH</sub> = -1.0 mA
				_	4.92	_		$I_{OH} = -2.0 \text{ mA}$
				_	4.83	_		I <sub>OH</sub> = -4.0 mA
				_	4.65	_		I <sub>OH</sub> = -8.0 mA
		高駆動	V <sub>OH</sub>	_	4.99		V	$I_{OH} = -0.5 \text{ mA}$
				_	4.98			$I_{OH} = -1.0 \text{ mA}$
				_	4.97			$I_{OH} = -2.0 \text{ mA}$
				_	4.93	_		I <sub>OH</sub> = -4.0 mA
				_	4.86	_		I <sub>OH</sub> = -8.0 mA
	P71 ~ P76, PB6	大電流駆動	V <sub>OH</sub>	_	4.99	_	V	I <sub>OH</sub> = -1.0 mA
				_	4.98			$I_{OH} = -2.0 \text{ mA}$
				_	4.96			$I_{OH} = -4.0 \text{ mA}$
					4.95	_		I <sub>OH</sub> = -5.0 mA
				_	4.89	_		$I_{OH} = -10.0 \text{ mA}$

表32.17 標準I/O 端子V<sub>OL</sub>電圧特性(参考値) 条件: VCC = AVCC0 = 3.3 V, VSS = AVSS0 = 0 V, Ta = 25°C

	項目		記号	min	typ	max	単位	測定条件
Low レベル出力電圧	全出力端子	通常駆動	V <sub>OL</sub>	_	0.02	_	V	$I_{OL} = 0.5 \text{ mA}$
	(P71~P76、PB6以外)			_	0.05	_		I <sub>OL</sub> = 1.0 mA
				_	0.09	_		I <sub>OL</sub> = 2.0 mA
				_	0.20	_		I <sub>OL</sub> = 4.0 mA
				_	0.43	_		$I_{OL} = 8.0 \text{ mA}$
		高駆動	V <sub>OL</sub>	_	0.01	_	V	$I_{OL} = 0.5 \text{ mA}$
				_	0.02	_		$I_{OL} = 1.0 \text{ mA}$
				_	0.04	_		$I_{OL} = 2.0 \text{ mA}$
				_	0.08	_		$I_{OL} = 4.0 \text{ mA}$
				_	0.16	_		$I_{OL} = 8.0 \text{ mA}$
	P71 ~ P76, PB6	大電流駆動	V <sub>OL</sub>	_	0.01	_	V	$I_{OL} = 1.0 \text{ mA}$
				_	0.02	_		$I_{OL} = 2.0 \text{ mA}$
				_	0.05	1		$I_{OL} = 4.0 \text{ mA}$
				_	0.06	_		$I_{OL} = 5.0 \text{ mA}$
				_	0.12	_		I <sub>OL</sub> = 10.0 mA

表32.18 標準I/O 端子V<sub>OL</sub>電圧特性(参考値) 条件: VCC = AVCC0 = 5.0 V, VSS = AVSS0 = 0 V, Ta = 25°C

	項目		記号	min	typ	max	単位	測定条件
Low レベル出力電圧	全出力端子	通常駆動	V <sub>OL</sub>	_	0.02	_	V	$I_{OL} = 0.5 \text{ mA}$
	(P71~P76、PB6以外)			_	0.03	_		I <sub>OL</sub> = 1.0 mA
				_	0.07	_		I <sub>OL</sub> = 2.0 mA
				_	0.14	_		I <sub>OL</sub> = 4.0 mA
				_	0.29	_		I <sub>OL</sub> = 8.0 mA
		高駆動	V <sub>OL</sub>	_	0.01	_	V	I <sub>OL</sub> = 0.5 mA
				_	0.01	_		I <sub>OL</sub> = 1.0 mA
				_	0.03	_		I <sub>OL</sub> = 2.0 mA
				_	0.05	_		I <sub>OL</sub> = 4.0 mA
				_	0.11	_		I <sub>OL</sub> = 8.0 mA
				_	0.23	_		I <sub>OL</sub> = 16.0 mA
	P71 ~ P76, PB6	大電流駆動	V <sub>OL</sub>	_	0.01	_	V	I <sub>OL</sub> = 1.0 mA
				_	0.02	_		I <sub>OL</sub> = 2.0 mA
				_	0.03	_		I <sub>OL</sub> = 4.0 mA
					0.04			I <sub>OL</sub> = 5.0 mA
				_	0.09	-		I <sub>OL</sub> = 10.0 mA

# 32.4 AC 特性

# 32.4.1 クロックタイミング

表32.19 動作周波数(高速動作モード)

条件: VCC = 2.7 V~5.5 V, AVCC0 = VCC~5.5 V, VSS = AVSS0 = 0 V, Ta = -40~+105°C

	項目	記号	min.	typ.	max.	単位
	システムクロック(ICLK)	f <sub>max</sub>	_	_	32	MHz
(注4)	FlashIFクロック(FCLK) <sup>(注1、注2)</sup>		_	_	32	
	周辺モジュールクロック (PCLKB)		_	_	32	
	周辺モジュールクロック (PCLKD) <sup>(注3)</sup>				32	

- 注1. フラッシュメモリP/E時、FCLKの下限周波数は1 MHzです。FCLKを4 MHz未満で使用する場合は、設定可能な周波数は 1 MHz、2 MHz、3 MHzです。たとえば1.5 MHzのように整数値でない周波数は設定できません。
- 注2. FCLKの周波数精度は±3.5%である必要があります。
- 注3. A/D コンバータ使用時の PCLKD の下限周波数は1 MHz。
- 注4. 最高動作周波数には、HOCOの誤差、PLL ジッタは含んでいません。「表32.21 クロックタイミング」を参照してください。

# 表32.20 動作周波数(中速動作モード)

条件: VCC = 2.7 V~5.5 V, AVCC0 = VCC~5.5 V, VSS = AVSS0 = 0 V, Ta = -40~+105°C

	項目	記号	min.	typ.	max.	単位
	システムクロック(ICLK)	f <sub>max</sub>	_	_	12	MHz
(注4)	FlashIFクロック(FCLK) <sup>(注1、注2)</sup>		_	_	12	
	周辺モジュールクロック (PCLKB)		_	_	12	
	周辺モジュールクロック (PCLKD) <sup>(注3)</sup>		_	_	12	

- 注1. フラッシュメモリP/E時、FCLKの下限周波数は1 MHzです。FCLKを4 MHz未満で使用する場合は、設定可能な周波数は 1 MHz、2 MHz、3 MHzです。たとえば1.5 MHzのように整数値でない周波数は設定できません。
- 注2. FCLKの周波数精度は±3.5%である必要があります。
- 注3. A/D コンバータ使用時の PCLKD の下限周波数は1 MHz。
- 注4. 最高動作周波数には、HOCO の誤差、PLL ジッタは含んでいません。「表32.21 クロックタイミング」を参照してください。

表32.21 クロックタイミング

条件: VCC = 2.7 V~5.5 V, AVCC0 = VCC~5.5 V, VSS = AVSS0 = 0 V, Ta = -40~+105°C

項目	記号	min	typ	max	単位	測定条件
EXTAL外部クロック入力サイクル時間	t <sub>Xcyc</sub>	50	_	_	ns	図32.4
EXTAL外部クロック入力 High レベルパルス幅	t <sub>XH</sub>	20	_	_	ns	
EXTAL 外部クロック入力 Low レベルパルス幅	t <sub>XL</sub>	20	_	_	ns	
EXTAL外部クロック立ち上がり時間	t <sub>Xr</sub>	_	_	5	ns	
EXTAL外部クロック立ち下がり時間	t <sub>Xf</sub>	_	_	5	ns	
EXTAL外部クロック入力待機時間 (注1)	t <sub>EXWT</sub>	0.5	_	_	μs	
メインクロック発振器発振周波数 (注2)	f <sub>MAIN</sub>	1	_	20	MHz	
メインクロック発振安定時間(水晶振動子) <sup>(注2)</sup>	t <sub>MAINOSC</sub>	_	3	_	ms	図32.5
メインクロック発振安定時間(セラミック共振子) (注2)	t <sub>MAINOSC</sub>	_	50	_	μs	
LOCOクロック発振周波数	f <sub>LOCO</sub>	3.44	4.0	4.56	MHz	
LOCOクロック発振安定時間	t <sub>LOCO</sub>	_	_	0.5	μs	図32.6
IWDT専用クロック発振周波数	f <sub>ILOCO</sub>	12.75	15	17.25	kHz	
IWDT専用クロック発振安定時間	t <sub>ILOCO</sub>	_	_	50	μs	図32.7
HOCO クロック発振周波数	f <sub>HOCO</sub>	31.52	32	32.48	MHz	Ta = −40 ~ +85°C
		31.68	32	32.32		Ta = −20 ~ +85°C
		31.36	32	32.64		Ta = −40 ~ +105°C
HOCO クロック発振安定時間	t <sub>HOCO</sub>	_	_	41.3	μs	図32.9
PLL回路発振周波数	f <sub>PLL</sub>	24	_	32	MHz	
PLLクロック発振安定時間	t <sub>PLL</sub>	_	_	74.4	μs	図32.10
PLL自励発振周波数	f <sub>PLLFR</sub>	_	8	_	MHz	

- 注1. 外部クロックが安定している場合に、メインクロック発振器停止ビット(MOSCCR.MOSTP)を"0"(動作)にしてから、使用できるまでの時間です。
- 注2. 8 MHzの発振子を使用した場合の参考値です。 メインクロック発振安定時間は、発振子メーカが推奨する安定時間以上の値をMOSCWTCRレジスタに設定してください。 MOSCCR.MOSTPビットでメインクロック発振器を動作設定に変更後、OSCOVFSR.MOOVFフラグが"1"になっていること




図 32.4 EXTAL 外部クロック入力タイミング

を確認してから、メインクロックの使用を開始してください。




図 32.5 メインクロック発振開始タイミング




図 32.6 LOCO クロック発振開始タイミング




図 32.7 IWDT 専用クロック発振開始タイミング




図 32.8 HOCO クロック発振開始タイミング (OFS1.HOCOEN ビット "0" 設定時のリセット解除後)




図 32.9 HOCO クロック発振開始タイミング (HOCOCR.HCSTP ビット設定による発振開始)




図 32.10 PLL クロック発振開始タイミング (メインクロック発振安定後に PLL を動作させたとき)

# 32.4.2 リセットタイミング

表32.22 リセットタイミング

条件:  $VCC = 2.7 \text{ V} \sim 5.5 \text{ V}$ ,  $AVCC0 = VCC \sim 5.5 \text{ V}$ , VSS = AVSS0 = 0 V,  $Ta = -40 \sim +105 ^{\circ}C$ 

	項目	記号	min	typ	max	単位	測定条件
RES#パルス幅	ES#パルス幅 電源投入時			_	_	ms	図32.11
	t <sub>RESW</sub>	30	_	_	μs	図32.12	
RES#解除後待機時間(電	t <sub>RESWT</sub>	1	27.5	_	ms	図32.11	
RES#解除後待機時間(電	源立ち上がった状態)	t <sub>RESWT</sub>	_	120	_	μs	図32.12
独立ウォッチドッグタイ	マリセット期間	t <sub>RESWIW</sub>	_	1	_	IWDT clock cycle	図32.13
ソフトウェアリセット期	t <sub>RESWSW</sub>	_	1	_	ICLK cycle		
独立ウォッチドッグタイ	t <sub>RESW2</sub>		300	_	μs		
ソフトウェアリセット解	除後待機時間	t <sub>RESW2</sub>		170	_	μs	

注1. IWDTCR.CKS[3:0] = 0000b を設定した場合です。




図 32.11 電源投入時リセット入力タイミング




図 32.12 リセット入力タイミング (1)




図 32.13 リセット入力タイミング (2)

## 32.4.3 低消費電力状態からの復帰タイミング

表32.23 低消費電力状態からの復帰タイミング(1)

条件: VCC = 2.7 V~5.5 V, AVCC0 = VCC~5.5 V, VSS = AVSS0 = 0 V, Ta = -40~+105°C

		項目		記号	min	typ	max	単位	測定条件
ソフトウェア スタンバイ	スタンバイ 発振器に水晶振		メインクロック発振器 動作 <sup>(注2)</sup>	t <sub>SBYMC</sub>	_	2	3	ms	図32.14
モード解除後 復帰時間 <sup>(注1)</sup>		動子を接続   	メインクロック発振 器、PLL回路動作 <sup>(注3)</sup>	t <sub>SBYPC</sub>	_	2	3		
		メインクロック 発振器に外部ク	メインクロック発振器 動作 <sup>(注4)</sup>	t <sub>SBYEX</sub>	_	35	50	μs	
		ロックを入力   	メインクロック発振 器、PLL回路動作 <sup>(注5)</sup>	t <sub>SBYPE</sub>	_	70	95		
		HOCOクロック動	作	t <sub>SBYHO</sub>	_	40	55		
		LOCOクロック動	作	t <sub>SBYLO</sub>	_	40	55		

- 注. PCLKB、PCLKD、FCLK を分周していない設定時の値です。
- 注1. WAIT命令実行時の各発振器の状態によって復帰時間が異なります。複数の発振器が動作している場合の復帰時間は、システムクロックのクロックソースに選択されていない発振器の動作状態によって異なります。上記の表は、そのクロックのみ動作している場合です。
- 注2. 水晶振動子の周波数が20 MHzの場合です。 メインクロック発振器ウェイトコントロールレジスタ (MOSCWTCR)に"04h"を設定した場合です。
- 注3. PLLの周波数が 32 MHz の場合です。メインクロック発振器ウェイトコントロールレジスタ (MOSCWTCR) に "04h" を設定した場合です。
- 注4. 外部クロックの周波数が20 MHzの場合です。 メインクロック発振器ウェイトコントロールレジスタ (MOSCWTCR)に "00h" を設定した場合です。
- 注5. PLLの周波数が32 MHzの場合です。 メインクロック発振器ウェイトコントロールレジスタ(MOSCWTCR)に"00h"を設定した場合です。

表32.24 低消費電力状態からの復帰タイミング(2)

条件: VCC = 2.7 V~5.5 V, AVCC0 = VCC~5.5 V, VSS = AVSS0 = 0 V, Ta = -40~+105°C

		項目		記号	min	typ	max	単位	測定条件
ソフトウェア スタンバイ	中速モード	メインクロック 発振器に水晶振	メインクロック発振器 動作 <sup>(注2)</sup>	t <sub>SBYMC</sub>	_	2	3	ms	図32.14
モード解除後 復帰時間 <sup>(注1)</sup>	モード解除後 復帰時間 <sup>(注1)</sup> 動子を接続		メインクロック発振 器、PLL 回路動作 <sup>(注3)</sup>	t <sub>SBYPC</sub>	_	2	3		
		メインクロック 発振器に外部ク	メインクロック発振器 動作 <sup>(注4)</sup>	t <sub>SBYEX</sub>	_	3	4	μs	
		ロックを入力 	メインクロック発振 器、PLL回路動作 <sup>(注5)</sup>	t <sub>SBYPE</sub>	_	65	85		
		HOCOクロック動	作	t <sub>SBYHO</sub>	_	40	50		
		LOCOクロック動		t <sub>SBYLO</sub>	_	5	7		

- 注. PCLKB、PCLKD、FCLK を分周していない設定時の値です。
- 注1. WAIT命令実行時の各発振器の状態によって復帰時間が異なります。複数の発振器が動作している場合の復帰時間は、システムクロックのクロックソースに選択されていない発振器の動作状態によって異なります。上記の表は、そのクロックのみ動作している場合です。
- 注2. 水晶振動子の周波数が12 MHzの場合です。

メインクロック発振器ウェイトコントロールレジスタ (MOSCWTCR)に "04h" を設定した場合です。

- 注3. PLLの周波数が 24 MHz で、ICLK が 12 MHz の場合です。 メインクロック発振器ウェイトコントロールレジスタ (MOSCWTCR)に "04h" を設定した場合です。
- 注4. 外部クロックの周波数が12 MHzの場合です。 メインクロック発振器ウェイトコントロールレジスタ (MOSCWTCR) に"00h" を設定した場合です。
- 注5. PLLの周波数が24 MHzで、ICLK が 12 MHz の場合です。 メインクロック発振器ウェイトコントロールレジスタ(MOSCWTCR)に"00h"を設定した場合です。




図 32.14 ソフトウェアスタンバイモード復帰タイミング

### 表32.25 低消費電力状態からの復帰タイミング(3)

条件: VCC = 2.7 V~5.5 V, AVCC0 = VCC~5.5 V, VSS = AVSS0 = 0 V, Ta = -40~+105°C

項目		記号	min	typ	max	単位	測定条件
ディープスリープモード	高速モード (注2)	t <sub>DSLP</sub>	_	2	3.5	μs	図32.15
解除後復帰時間(注1)	中速モード (注3)	t <sub>DSLP</sub>		3	4		

- 注. PCLKB、PCLKD、FCLK を分周していない設定時の値です。
- 注1. ディープスリープモードでは発振器は発振を継続します。
- 注2. システムクロック周波数が32 MHzの場合です。
- 注3. システムクロック周波数が12 MHzの場合です。




図 32.15 ディープスリープモード解除タイミング

### 表32.26 動作モード遷移時間

条件:  $VCC = 2.7 \text{ V} \sim \text{AVCC0}$ ,  $\text{AVCC0} = 2.7 \text{ V} \sim 5.5 \text{ V}$ , VSS = AVSS0 = 0 V,  $\text{Ta} = -40 \sim +105 ^{\circ}\text{C}$ 

遷移前モード	遷移後モード	ICLK周波数		単位		
	で	ICLN同次数	min	typ	max	中位
高速動作モード	中速動作モード	8 MHz	_	10	_	μs
中速動作モード	高速動作モード	8 MHz	_	37.5	_	μs

注. PCLKB、PCLKD、FCLKを分周していない設定時の値です。

#### 制御信号タイミング 32.4.4

表32.27 制御信号タイミング

条件:  $VCC = 2.7 \text{ V} \sim 5.5 \text{ V}$ ,  $AVCC0 = VCC \sim 5.5 \text{ V}$ , VSS = AVSS0 = 0 V,  $Ta = -40 \sim +105 ^{\circ}C$ 

項目	記号	min	typ	max	単位	測定条件	
NMIパルス幅	t <sub>NMIW</sub>	200	_	_	ns	NMIデジタルフィルタ無効設定時	t <sub>Pcyc</sub> x 2≦200 ns
		t <sub>Pcyc</sub> × 2 (注 1)	_	_		(NMIFLTE.NFLTEN = 0)	t <sub>Pcyc</sub> × 2 > 200 ns
		200	_	_		NMIデジタルフィルタ有効設定時	t <sub>NMICK</sub> × 3 ≦ 200 ns
		t <sub>NMICK</sub> × 3.5 (注 2)	_	_		(NMIFLTE.NFLTEN = 1)	$t_{NMICK} \times 3 > 200 \text{ ns}$
IRQパルス幅	t <sub>IRQW</sub>	200	_	_	ns	IRQデジタルフィルタ無効設定時	t <sub>Pcyc</sub> x 2≦200 ns
		t <sub>Pcyc</sub> x 2 <sup>(注 1)</sup>	_	_		(IRQFLTE0.FLTENi = 0)	t <sub>Pcyc</sub> × 2 > 200 ns
		200		_		IRQデジタルフィルタ有効設定時	$t_{IRQCK} \times 3 \leq 200 \text{ ns}$
		t <sub>IRQCK</sub> × 3.5 (注3)	_	_		(IRQFLTE0.FLTENi = 1)	$t_{IRQCK} \times 3 > 200 \text{ ns}$

- ソフトウェアスタンバイモード時は最小200 nsです。

- 注:  $t_{PCyc}$ はPCLKBの周期を指します。 注2.  $t_{NMICK}$ はNMIデジタルフィルタサンプリングクロックの周期です。 注3.  $t_{IRQCK}$ はIRQiデジタルフィルタサンプリングクロック (i=0~5) の周期を指します。




図 32.16 NMI 割り込み入力タイミング




図 32.17 IRQ 割り込み入力タイミング

# 32.4.5 内蔵周辺モジュールタイミング

# 32.4.5.1 1/0 ポート

表32.28 I/Oポートタイミング

条件: VCC = 2.7 V~5.5 V, AVCC0 = VCC~5.5 V, VSS = AVSS0 = 0 V, Ta = -40~+105°C

	項目	記号	min	max	<b>単位</b> (注1)	測定条件
I/Oポート	入力データパルス幅	t <sub>PRW</sub>	1.5	1	t <sub>Pcyc</sub>	図32.18

注1. t<sub>Pcyc</sub>: PCLKの周期




図 32.18 I/O ポート入力タイミング

# 32.4.5.2 MTU

表32.29 MTUタイミング

条件:  $VCC = 2.7 \text{ V} \sim 5.5 \text{ V}$ ,  $AVCC0 = VCC \sim 5.5 \text{ V}$ , VSS = AVSS0 = 0 V,  $Ta = -40 \sim +105 ^{\circ}C$ 

	項目		記号	min	max	<b>単位</b> (注1)	測定条件
MTU	インプットキャプチャ入力	単エッジ指定	t <sub>TICW</sub>	1.5	_	t <sub>Pcyc</sub>	図32.19
パルス幅		両エッジ指定		2.5	_		
	タイマクロックパルス幅	単エッジ指定	t <sub>TCKWH</sub> ,	1.5	_		図32.20
			<sup>t</sup> TCKWL	2.5	_		
		位相計数モード		2.5	_		

注1. t<sub>Pcyc</sub>: PCLKの周期




図 32.19 MTU 入出力タイミング




図 32.20 MTU クロック入力タイミング

# 32.4.5.3 POE

表32.30 POEタイミング

条件:  $VCC = 2.7 \text{ V} \sim 5.5 \text{ V}$ ,  $AVCCO = VCC \sim 5.5 \text{ V}$ , VSS = AVSSO = 0 V,  $Ta = -40 \sim +105 ^{\circ}C$ 

	項目		記号	min	max	<b>単位</b> (注1)	測定条件
POE	POE#入力パルス幅		t <sub>POEW</sub>	1.5	_	t <sub>Pcyc</sub>	図32.21
	出力ディセーブル時間	POE#端子の変化	<sup>t</sup> POEDI	_	5t <sub>Pcyc</sub> +0.24	μs	図32.22 立ち下がりエッ ジ検出時 (ICSRm.POEnM [3:0] = 0000 (m = 1, 3, 4; n = 0, 8,10))
		出力端子の短絡	t <sub>POEDO</sub>	_	3t <sub>Pcyc</sub> +0.2		図32.23
		コンパレータ出力検出	<sup>t</sup> POEDC	_	5t <sub>Pcyc</sub> +0.2		図32.24 コンパレータ C のノイズフィル タ不使用時 (CMPCTL.CDFS [1:0] = 00)、コン パレータ C の検 出時間は除く
		レジスタ設定	t <sub>POEDS</sub>	_	1t <sub>Pcyc</sub> +0.2		図32.25 レジスタアクセ ス時間は除く
		発振停止検出	t <sub>POEDOS</sub>	_	21		図32.26

注1. t<sub>Pcyc</sub>: PCLKの周期




図 32.21 POE# 入力タイミング (n = 0, 8, 10)




図 32.22 POE 出力ディセーブル時間 (POEn# 端子の変化 ) (n = 0, 8, 10)




図 32.23 POE 出力ディセーブル時間 (出力端子の短絡)




図 32.24 POE 出力ディセーブル時間 (コンパレータ出力検出) (n = 0 ~ 2)




図 32.25 POE 出力ディセーブル時間 (レジスタ設定)




図 32.26 POE 出力ディセーブル時間 (発振停止検出)

# 32.4.5.4 SCI

表32.31 SCIタイミング

条件:  $VCC = 2.7 \text{ V} \sim 5.5 \text{ V}$ ,  $AVCC0 = VCC \sim 5.5 \text{ V}$ , VSS = AVSS0 = 0 V,  $Ta = -40 \sim +105 ^{\circ}C$ 

	項目			記号	min	max	<b>単位</b> (注1)	測定条件
SCI	入力クロックサイクル		調歩同期	t <sub>Scyc</sub>	4	_	t <sub>Pcyc</sub>	図32.27
			クロック同期		6	_		
	入力クロックパルス幅			t <sub>SCKW</sub>	0.4	0.6	t <sub>Scyc</sub>	
	入力クロック立ち上がり	寺間		t <sub>SCKr</sub>	_	20	ns	
	入力クロック立ち下がり時間			t <sub>SCKf</sub>	_	20		
	出力クロックサイクル		調歩同期	t <sub>Scyc</sub>	16	_	t <sub>Pcyc</sub>	図 32.28 C = 30pF
			クロック同期		4	_		
	出力クロックパルス幅			t <sub>SCKW</sub>	0.4	0.6	t <sub>Scyc</sub>	
	出力クロック立ち上がり時間			t <sub>SCKr</sub>	_	20	ns	
	出力クロック立ち下がり	出力クロック立ち下がり時間			_	20		
	送信データ遅延時間 (マスタ)	クロック同期	I	t <sub>TXD</sub>	_	40		
	送信データ遅延時間	クロック同	VCC 4.0 V以上		_	40		
	(スレーブ)	期	VCC 2.7 V以上		_	65		
	受信データセットアップ	クロック同	VCC 4.0 V以上	t <sub>RXS</sub>	40	_		
	時間(マスタ)	期	VCC 2.7 V以上		65	_		
	受信データセットアップ 時間(スレーブ)	クロック同期	1		40	_		
	受信データホールド時間	クロック同期	1	t <sub>RXH</sub>	40	_		

注1. t<sub>Pcyc</sub>: PCLKの周期




図 32.27 SCK クロック入力タイミング





図 32.28 SCI 入出力タイミング / クロック同期式モード

簡易I<sup>2</sup>Cタイミング 表32.32

条件:  $VCC = 2.7 \text{ V} \sim 5.5 \text{ V}$ ,  $AVCC0 = VCC \sim 5.5 \text{ V}$ , VSS = AVSS0 = 0 V,  $Ta = -40 \sim +105 ^{\circ}C$ 

	項目	記号	min	max	単位	測定条件
簡易I <sup>2</sup> C	SSCL、SSDA入力立ち上がり時間	t <sub>Sr</sub>	_	1000	ns	図32.29
(スタンダード  モード)	SSCL、SSDA入力立ち下がり時間	t <sub>Sf</sub>	_	300		
	SSCL、SSDA入力スパイクパルス除去 時間	t <sub>SP</sub>	0	4 × t <sub>Pcyc</sub> <sup>(注 1)</sup>		
	データ入力セットアップ時間	t <sub>SDAS</sub>	250	_		
	データ入力ホールド時間	t <sub>SDAH</sub>	0			
	SSCL、SSDAの容量性負荷	C <sub>b</sub> (注 2)	1	400	рF	
簡易I <sup>2</sup> C	SSCL、SSDA入力立ち上がり時間	t <sub>Sr</sub>	1	300	ns	図32.29
(ファストモード)	SSCL、SSDA入力立ち下がり時間	t <sub>Sf</sub>	1	300		
	SSCL、SSDA入力スパイクパルス除去 時間	t <sub>SP</sub>	0	4 × t <sub>Pcyc</sub> <sup>(注 1)</sup>		
	データ入力セットアップ時間	t <sub>SDAS</sub>	100	_		
	データ入力ホールド時間	t <sub>SDAH</sub>	0	_		
	SSCL、SSDAの容量性負荷	C <sub>b</sub> (注 2)	_	400	pF	

注1. t<sub>Pcyc</sub>: PCLKの周期 注2. C<sub>b</sub>はバスラインの容量総計です。



簡易 I<sup>2</sup>C バスインタフェース入出力タイミング 図 32.29

表32.33 簡易SPIタイミング

条件:  $VCC = 2.7 \text{ V} \sim 5.5 \text{ V}$ ,  $AVCC0 = VCC \sim 5.5 \text{ V}$ , VSS = AVSS0 = 0 V,  $Ta = -40 \sim +105 ^{\circ}C$ , C = 30 pF

	項目		記号	min	max	<b>単位</b> (注1)	測定条件
簡易	SCKクロックサイクル出力(マス	タ)	t <sub>SPcyc</sub>	4	65536	t <sub>Pcyc</sub>	図32.30
SPI	SCKクロックサイクル入力(スレ	ーブ)	]	6	_		
	SCKクロックHigh レベルパルス幅		t <sub>SPCKWH</sub>	0.4	0.6	t <sub>SPcyc</sub>	
	SCKクロックLow レベルパルス帕	<u> </u>	t <sub>SPCKWL</sub>	0.4	0.6		
	SCKクロック立ち上がり/立ち下	がり時間	t <sub>SPCKr</sub> , t <sub>SPCKf</sub>	_	20	ns	
	データ入力セットアップ時間	VCC 4.0 V以上	t <sub>SU</sub>	40	_	ns	図32.31、
	(マスタ)	VCC 2.7 V以上		65	_		図32.32
	データ入力セットアップ時間(スレーブ)			40	_		
	データ入力ホールド時間		t <sub>H</sub>	40	_		
	SS入力セットアップ時間		t <sub>LEAD</sub>	3	_	t <sub>SPcyc</sub>	
	SS入力ホールド時間		t <sub>LAG</sub>	3	_		
	データ出力遅延時間(マスタ)		t <sub>OD</sub>	_	40	ns	
	データ出力遅延時間(スレーブ)	VCC 4.0 V以上		_	40		
		VCC 2.7 V以上		_	65		
	データ出力ホールド時間	マスタ	t <sub>OH</sub>	-10	_		
		スレーブ		-10	_		
	データ立ち上がり/立ち下がり時間		t <sub>Dr</sub> , t <sub>Df</sub>	_	20		
	SS入力立ち上がり/立ち下がり時間		t <sub>SSLr</sub> , t <sub>SSLf</sub>		20		
	スレーブアクセス時間		t <sub>SA</sub>	_	6	t <sub>Pcyc</sub>	図32.33、
	スレーブ出力開放時間		t <sub>REL</sub>	_	6		図32.34

注1. t<sub>Pcyc</sub>: PCLKの周期




図 32.30 簡易 SPI クロックタイミング




図 32.31 簡易 SPI タイミング (マスタ、CKPH = 1)




図 32.32 簡易 SPI タイミング (マスタ、CKPH = 0)




図 32.33 簡易 SPI タイミング (スレーブ、CKPH = 1)




図 32.34 簡易 SPI タイミング (スレーブ、CKPH = 0)

# 32.4.5.5 A/D コンバータ

表32.34 A/Dコンバータタイミング

条件:  $VCC = 2.7 \text{ V} \sim 5.5 \text{ V}$ ,  $AVCC0 = VCC \sim 5.5 \text{ V}$ , VSS = AVSS0 = 0 V,  $Ta = -40 \sim +105 ^{\circ}C$ 

	項目	記号	min	max	<b>単位</b> (注1)	測定条件
A/Dコンバータ	トリガ入力パルス幅	t <sub>TRGW</sub>	1.5	1	t <sub>Pcyc</sub>	図32.35

注1. t<sub>Pcyc</sub>: PCLKの周期




図 32.35 A/D コンバータ外部トリガ入力タイミング

# 32.4.5.6 CAC

表32.35 CACタイミング

条件: VCC = 2.7 V~5.5 V, AVCC0 = VCC~5.5 V, VSS = AVSS0 = 0 V, Ta = -40~+105°C

	項目		記号	min	max	単位	測定条件
CAC	CACREF入力パルス幅	$t_{Pcyc} \leq t_{cac}$	<sup>t</sup> CACREF	4.5 t <sub>cac</sub> + 3 t <sub>Pcyc</sub>	_	ns	
		$t_{Pcyc} > t_{cac}$		5 t <sub>cac</sub> + 6.5 t <sub>Pcyc</sub>			

注. t<sub>Pcyc</sub>: PCLKの周期

注. t<sub>cac</sub>: CACカウントクロックソースの周期

#### 32.4.5.7 RIIC

表32.36 RIICタイミング

条件:  $VCC = 2.7 \text{ V} \sim 5.5 \text{ V}$ ,  $AVCC0 = VCC \sim 5.5 \text{ V}$ , VSS = AVSS0 = 0 V,  $Ta = -40 \sim +105 ^{\circ}C$ 

	項目	記号	min <sup>(注1、注2)</sup>	max	単位	測定条件
RIIC	SCLサイクル時間	t <sub>SCL</sub>	6 (12) × t <sub>IICcyc</sub> + 1300	_	ns	図32.36
(スタンダード モード、SMBus)	SCL Highパルス幅	t <sub>SCLH</sub>	3 (6) × t <sub>IICcyc</sub> + 300	_		
L 11, SIVIDUS)	SCL Lowパルス幅	t <sub>SCLL</sub>	3 (6) × t <sub>IICcyc</sub> + 300	_		
	SCL、SDA立ち上がり時間	t <sub>Sr</sub>	_	1000		
	SCL、SDA立ち下がり時間	t <sub>Sf</sub>	_	300		
	SCL、SDAスパイクパルス除去時間	t <sub>SP</sub>	0	1 (4) × t <sub>IICcyc</sub>		
	SDAバスフリー時間	t <sub>BUF</sub>	3 (6) × t <sub>IICcyc</sub> + 300	_		
	開始条件ホールド時間	t <sub>STAH</sub>	t <sub>IICcyc</sub> + 300	_		
	再送開始条件セットアップ時間	t <sub>STAS</sub>	1000	_		
	停止条件セットアップ時間	t <sub>STOS</sub>	1000	_		
	データセットアップ時間	t <sub>SDAS</sub>	t <sub>IICcyc</sub> + 50	_		
	データホールド時間	t <sub>SDAH</sub>	0	_		
	SCL、SDAの容量性負荷	C <sub>b</sub> (注3)	_	400	pF	
RIIC	SCLサイクル時間	t <sub>SCL</sub>	6 (12) × t <sub>IICcyc</sub> + 600	_	ns	図32.36
(ファストモード)	SCL Highパルス幅	t <sub>SCLH</sub>	3 (6) × t <sub>IICcyc</sub> + 300	_		
	SCL Lowパルス幅	t <sub>SCLL</sub>	3 (6) × t <sub>IICcyc</sub> + 300	_		
	SCL、SDA立ち上がり時間	t <sub>Sr</sub>	_	300		
	SCL、SDA立ち下がり時間	t <sub>Sf</sub>	_	300		
	SCL、SDAスパイクパルス除去時間	t <sub>SP</sub>	0	1 (4) $\times$ t <sub>IICcyc</sub>		
	SDAバスフリー時間	t <sub>BUF</sub>	3 (6) × t <sub>IICcyc</sub> + 300	_		
	開始条件ホールド時間	t <sub>STAH</sub>	t <sub>IICcyc</sub> + 300	_		
	再送開始条件セットアップ時間	t <sub>STAS</sub>	300	_		
	停止条件セットアップ時間	t <sub>STOS</sub>	300	_		
	データセットアップ時間	t <sub>SDAS</sub>	t <sub>IICcyc</sub> + 50			
	データホールド時間	t <sub>SDAH</sub>	0	_		]
	SCL、SDAの容量性負荷	C <sub>b</sub> (注3)	_	400	pF	

注1.  $t_{\text{IICcyc}}$ : RIICの内部基準クロック(IIC $\phi$ )の周期 注2. ()内の数値は、ICFER.NFE = 1でデジタルフィルタを有効にした状態でICMR3.NF[1:0] = 11bの場合を示します。 注3.  $C_b$  はバスラインの容量総計です。




図 32.36 RIIC バスインタフェース入出力タイミング

# 32.5 A/D 変換特性

表32.37 A/D変換特性(1)

条件: VCC = 4.5  $V \sim$  5.5 V, AVCC0 =  $VCC \sim$  5.5 V, VSS = AVSS0 = 0 V,  $T_a$  =  $-40 \sim$  +105°C, 信号源インピーダンス = 1.0  $k\Omega$ 

項目		min	typ	max	単位	測定条件
周波数		1	_	32	MHz	
分解能		_	_	12	ビット	
変換時間 <sup>(注1)</sup> (PCLKD = 32 MHz時)	サンプルホールド回路 未使用時	1.41	_	_	μs	高精度チャネル ADSSTRn.SST[7:0] ビット= 0Dh
	サンプルホールド回路 使用時	2.16	_	_		高精度チャネル ADSSTRn.SST[7:0] ビット= 0Dh ADSHCR.SSTSH[7:0] ビット= 0Bh AN000 ~ 002 = 0.25 V ~ AVCC0 - 0.25 V
アナログ入力容量		_	_	12	pF	
オフセット誤差	サンプルホールド回路 未使用時	_	±0.5	±4.5	LSB	
	サンプルホールド回路 使用時	_	±1.5	±6.5		
フルスケール誤差	サンプルホールド回路 未使用時	_	±0.75	±4.5	LSB	
	サンプルホールド回路 使用時		±1.5	±6.5		
量子化誤差		_	±0.5	_	LSB	
絶対精度	サンプルホールド回路 未使用時	_	±1.25	±5.0	LSB	
	サンプルホールド回路 使用時	_	±3.0	±8.0		AN000 ~ 002 = 0.25 V ~ AVCC0 - 0.25
DNL微分非直線性誤差			±0.5	±1.5	LSB	
INL積分非直線性誤差		_	±1.5	±4.0	LSB	

注. A/Dコンバータ入力以外の端子機能を使用していない場合の特性です。絶対精度は、量子化誤差を含みます。オフセット誤差、フルスケール誤差、DNL微分非直線性誤差、INL積分非直線性誤差は、量子化誤差を含みません。

注1. 変換時間はサンプリング時間と比較時間の合計です。各項目には、測定条件にサンプリングステート数を示します。

### 表32.38 A/D変換特性(2)

条件: VCC = 2.7 V ~ 5.5 V, AVCC0 = VCC ~ 5.5 V, VSS = AVSS0 = 0 V,  $T_a$  = -40 ~ +105°C, 信号源インピーダンス = 1.0  $k\Omega$ 

項目		min	typ	max	単位	測定条件
周波数		1	_	32	MHz	
分解能		_	_	12	ビット	
変換時間 <sup>(注1)</sup> (PCLKD = 32 MHz時)	サンプルホールド回路 未使用時	1.41	_	_	μs	高精度チャネル ADSSTRn.SST[7:0] ビット= 0Dh
	サンプルホールド回路 使用時	2.25	_	_		高精度チャネル ADSSTRn.SST[7:0] ビット= 0Dh ADSHCR.SSTSH[7:0] ビット= 0Eh AN000 ~ 002 = 0.25 V ~ AVCC0 - 0.25 V
アナログ入力容量		_	_	12	pF	
オフセット誤差	サンプルホールド回路 未使用時		±0.5	±4.5	LSB	
	サンプルホールド回路 使用時	_	±1.5	±6.5		
フルスケール誤差	サンプルホールド回路 未使用時		±0.75	±4.5	LSB	
	サンプルホールド回路 使用時		±1.5	±6.5		
量子化誤差		_	±0.5	_	LSB	
絶対精度	サンプルホールド回路 未使用時	_	±1.25	±5.0	LSB	
	サンプルホールド回路 使用時	_	±3.0	±8.0		AN000 ~ 002 = 0.25 V ~ AVCC0 - 0.25
DNL微分非直線性誤差		_	±0.5	±1.5	LSB	
INL積分非直線性誤差		_	±1.5	±4.0	LSB	

注. A/Dコンバータ入力以外の端子機能を使用していない場合の特性です。絶対精度は、量子化誤差を含みます。オフセット誤差、フルスケール誤差、DNL微分非直線性誤差、INL積分非直線性誤差は、量子化誤差を含みません。

注1. 変換時間はサンプリング時間と比較時間の合計です。各項目には、測定条件にサンプリングステート数を示します。

### 表32.39 A/Dコンバータチャネル分類表

分類	対象チャネル	条件	備考
高精度チャネル	AN000 ~ AN007	AVCC0 = 2.7 ~ 5.5 V	A/D コンバータ使用時、AN000 ~ AN007 端子をデジタル出力として使用することは できません
内部基準電圧入力チャネル	内部基準電圧	AVCC0 = 2.7 ~ 5.5 V	

### 表32.40 A/D内部基準電圧特性

条件:  $VCC = 2.7 \text{ V} \sim 5.5 \text{ V}$ ,  $AVCC0 = VCC \sim 5.5 \text{ V}$ , VSS = AVSS0 = 0 V,  $T_a = -40 \sim +105 ^{\circ}\text{C}$ 

項目	min	typ	max	単位	測定条件
内部基準電圧入力チャネル <sup>(注1)</sup>	1.36	1.43	1.50	V	

注1. A/D内部基準電圧は、内部基準電圧をA/Dコンバータへの入力する場合を示します。




図 32.37 A/D コンバータ特性用語説明図

### 絶対精度

絶対精度とは、理論的な A/D 変換特性における出力コードと、実際の A/D 変換結果の差です。絶対精度の測定時は、理論的な A/D 変換特性において同じ出力コードを期待できるアナログ入力電圧の幅 (1LSB 幅)の中点の電圧を、アナログ入力電圧として使用します。

例えば分解能 12 ビット、基準電圧 (AVCC0) が 3.072 V の場合、1LSB 幅は  $0.75\,\mathrm{mV}$  で、アナログ入力電圧には  $0\,\mathrm{mV}$ 、 $0.75\,\mathrm{mV}$ 、 $1.5\,\mathrm{mV}$  … を使用します。

絶対精度 =  $\pm 5$  LSB とは、アナログ入力電圧が 6 mV の場合、理論的な A/D 変換特性では出力コード "008h" を期待できますが、実際の A/D 変換結果は "003h" ~ "00Dh" になることを意味します。

### 積分非直線性誤差 (INL)

積分非直線性誤差とは、測定されたオフセット誤差とフルスケール誤差をゼロにした場合の理想的な直線と実際の出力コードとの最大偏差です。

# 微分非直線性誤差 (DNL)

微分非直線性誤差とは、理想的な A/D 変換特性における 1LSB 幅と実際に出力された出力コード幅の差です。

# オフセット誤差

オフセット誤差とは、理想的な最初の出力コードの変化点と実際の最初の出力コードとの差です。

# フルスケール誤差

フルスケール誤差とは、理想的な最後の出力コードの変化点と実際の最後の出力コードとの差です。



# 32.6 プログラマブルゲインアンプ特性

表32.41 プログラマブルゲインアンプ特性

条件: VCC = 2.7 V ~ AVCC0, AVCC0 = 4.5 V ~ 5.5 V, VSS = AVSS0 = 0 V,  $T_a$  = -40 ~ +105 °C

項	Į I	記号	min	typ	max	単位	測定条件
入力オフセット	電圧	$V_{poff}$	_	_	8	mV	
入力電圧範囲		$V_{pin}$	V <sub>pout</sub> (min)/G	_	V <sub>pout</sub> (max)/G	V	
出力電圧範囲	G = 2.000, 2.500, 3.077	$V_{pout}$	0.1 × AVCC0	-	0.9 × AVCC0	V	
	G = 5.000, 8.000, 10.000		0.15 × AVCC0		0.85 × AVCC0		
ゲイン		G	2.000	_	10.000		
ゲインエラー	G = 2.000, 2.500, 3.077	G <sub>err</sub>	_	±1.0	±1.5	%	
	G = 5.000, 8.000, 10.000		_	±1.5	±2.5		
スルーレート	•	SR	10	_	_	V/µs	
動作安定待ち時	計間	t <sub>start</sub>			5.0	μs	

## 32.7 コンパレータ特性

表32.42 コンパレータ特性

条件: VCC = 2.7  $V \sim$  5.5 V, AVCC0 =  $VCC \sim$  5.5 V, VSS = AVSS0 = 0 V,  $T_a$  =  $-40 \sim$  +105°C

項目	記号	min	typ	max	単位	測定条件
入力オフセット電圧	V <sub>cioff</sub>	_	1	20	mV	
リファレンス入力電圧範囲	V <sub>cref</sub>	0		AVCC0	V	
応答時間	t <sub>cr</sub>	_	_	200	ns	VOD = 100 mV
	t <sub>cf</sub>	_	_	200		CMPCTL.CDFS = 0
入力切替時の安定待ち時間	t <sub>cwait</sub>	300	1	1	ns	
動作安定待ち時間	t <sub>cmp</sub>	_	_	1	μs	




図 32.38 コンパレータ応答時間

## 32.8 D/A 変換特性

表32.43 D/A変換特性

条件:  $VCC = 2.7 \text{ V} \sim 5.5 \text{ V}$ ,  $AVCC0 = VCC \sim 5.5 \text{ V}$ , VSS = AVSS0 = 0 V,  $Ta = -40 \sim +105 ^{\circ}C$ 

項目	記号	min	typ	max	単位	測定条件
分解能	_	_	_	8	ビット	
変換時間	t <sub>DCONV</sub>	_	_	3.0	μs	
絶対精度	_	_	±1.0	±3.0	LSB	

#### パワーオンリセット回路、電圧検出回路特性 32.9

パワーオンリセット回路、電圧検出回路特性(1) 表32.44

条件:  $VCC = 2.7 \text{ V} \sim 5.5 \text{ V}$ ,  $AVCC0 = VCC \sim 5.5 \text{ V}$ , VSS = AVSS0 = 0 V,  $Ta = -40 \sim +105 ^{\circ}C$ 

	項目	記号	min	typ	max	単位	測定条件
電圧検出レベル	パワーオンリセット (POR)	V <sub>POR</sub>	1.35	1.50	1.65	V	図32.39、図32.40
	電圧検出回路(LVD0)	V <sub>det0_0</sub>	3.67	3.84	3.97		図32.41
	(注1)	V <sub>det0_1</sub>	2.70	2.82	3.00		VCC立ち下がり時
		V <sub>det0_2</sub>	2.37	2.51	2.67		
	電圧検出回路(LVD1)	V <sub>det1_0</sub>	4.12	4.29	4.42		図32.42
	(注2)	V <sub>det1_1</sub>	3.98	4.14	4.28		VCC立ち下がり時
		V <sub>det1_2</sub>	3.86	4.02	4.16		
		V <sub>det1_3</sub>	3.68	3.84	3.98		
		V <sub>det1_4</sub>	2.99	3.10	3.29		
		V <sub>det1_5</sub>	2.89	3.00	3.19		
		V <sub>det1_6</sub>	2.79	2.90	3.09		
		V <sub>det1_7</sub>	2.68	2.79	2.98		
		V <sub>det1_8</sub>	2.57	2.68	2.87		
	電圧検出回路(LVD2)	V <sub>det2_0</sub>	4.08	4.29	4.48		図32.43
	(注3)	V <sub>det2_1</sub>	3.95	4.14	4.35		VCC立ち下がり時
		V <sub>det2_2</sub>	3.82	4.02	4.22		
		V <sub>det2_3</sub>	3.62	3.84	4.02		

電源にノイズが重畳されていない状態での特性です。電圧検出回路(LVD2)の電圧検出レベルとオーバラップする設定を行っ た場合、LVD1、LVD2のどちらで電圧検出動作するかは特定できません。

注1. 記号Vdet0\_nのnは、OFS1.VDSEL[1:0]ビットの値です。


注2. 記号Vdet1\_nのnは、LVDLVLR.LVD1LVL[3:0] ビットの値です。 注3. 記号Vdet2\_nのnは、LVDLVLR.LVD2LVL[1:0] ビットの値です。

表32.45 パワーオンリセット回路、電圧検出回路特性(2)

条件: VCC = 2.7 V~5.5 V, AVCC0 = VCC~5.5 V, VSS = AVSS0 = 0 V, Ta = -40~+105°C

項目	記号	min	typ	max	単位	測定条件
パワーオンリセット解除後待機時間	t <sub>POR</sub>	_	28.4	_	ms	図32.40
電圧監視0リセット解除後待機時間	t <sub>LVD0</sub>	_	568	_	μs	図32.41
電圧監視1リセット解除後待機時間	t <sub>LVD1</sub>	_	100	_	μs	図32.42
電圧監視2リセット解除後待機時間	t <sub>LVD2</sub>	_	100	_	μs	図32.43
応答遅延時間	t <sub>det</sub>	_	_	350	μs	図32.39
最小VCC低下時間(注1)	t <sub>VOFF</sub>	350	_	_	μs	図32.39、VCC = 1.0 V以上
パワーオンリセット有効時間	t <sub>W (POR)</sub>	1	_	_	ms	図32.40、VCC = 1.0 V未満
LVD動作安定時間(LVD有効切り替え時)	Td <sub>(E-A)</sub>	_	_	300	μs	図32.42、図32.43
ヒステリシス幅( パワーオンリセット(POR))	V <sub>PORH</sub>	_	110	_	mV	
ヒステリシス幅 (電圧検出回路(LVD0, LVD1, LVD2))	V <sub>LVH</sub>	_	70	_	mV	Vdet0_0~2選択時 Vdet1_0~4選択時
		_	60	_		Vdet1_5~8、LVD2選択時

- 電源にノイズが重畳されていない状態での特性です。電圧検出回路(LVD1)の電圧検出レベルとオーバラップする設定を行っ た場合、LVD1、LVD2のどちらで電圧検出動作するかは特定できません。 注1. 最小VCC低下時間は、VCCがPOR/LVDの電圧検出レベルV<sub>POR</sub>、V<sub>det1</sub>、V<sub>det2</sub>のmin値を下回っている時間です。



電圧検出リセットタイミング 図 32.39




図 32.40 パワーオンリセットタイミング




図 32.41 電圧検出回路タイミング (V<sub>det0</sub>)




図 32.42 電圧検出回路タイミング (V<sub>det1</sub>)




図 32.43 電圧検出回路タイミング (V<sub>det2</sub>)

## 32.10 発振停止検出タイミング

表32.46 発振停止検出回路特性

条件:  $VCC = 2.7 \text{ V} \sim 5.5 \text{ V}$ ,  $AVCC0 = VCC \sim 5.5 \text{ V}$ , VSS = AVSS0 = 0 V,  $Ta = -40 \sim +105 ^{\circ}C$ 

項目	記号	min	typ	max	単位	測定条件
検出時間	t <sub>dr</sub>	1	_	1	ms	図32.44




図 32.44 発振停止検出タイミング

## 32.11 ROM (コードフラッシュメモリ) 特性

表32.47 ROM (コードフラッシュメモリ)特性(1)

項	項目		min	typ	max	単位	条件
プログラム/イレーズ回数 <sup>(注1)</sup>		N <sub>PEC</sub>	1000	_	_	回	
データ保持時間	イレーズ1000回後	t <sub>DRP</sub>	20 (注 2、注 3)	_	_	年	T <sub>a</sub> = +85°C

- 注1. プログラム/イレーズ回数の定義:プログラム/イレーズ回数は、ブロックごとのイレーズ回数です。プログラム/イレーズ回数がn回の場合、ブロックごとにそれぞれn回ずつイレーズすることができます。たとえば、1Kバイトのブロックについて、それぞれ異なる番地に4バイトプログラムを256回に分けて行った後に、そのブロックをイレーズした場合も、プログラム/イレーズ回数は1回と数えます。ただし、イレーズ1回に対して、同一アドレスに複数回のプログラムを行うことはできません(上書き禁止)。
- 注2. フラッシュプログラマを使用時、および当社提供のセルフプログラミングライブラリ使用時の特性です。
- 注3. 信頼性試験から得られた結果です。

表 32.48 ROM (コードフラッシュメモリ) 特性 (2) 高速動作モード 条件: VCC = 2.7 V ~ 5.5 V, AVCC0 = VCC ~ 5.5 V, VSS = AVSS0 = 0 V プログラム/イレーズ時の動作温度範囲:  $T_a = -40 \sim +105^{\circ}$ C

75 P		<del>=</del> 1 P	F	CLK = 1 MF	lz	F	CLK = 32 M	Hz	<b>₩</b> /⊥
項目		記 <del>号</del>	min	typ	max	min	typ	max	単位
プログラム時間	4バイト	t <sub>P4</sub>	1	103	931		52	489	μs
イレーズ時間	1Kバイト	t <sub>E1K</sub>	_	8.23	267	_	5.48	214	ms
	128Kバイト	t <sub>E128K</sub>	_	203	463	_	20	228	
ブランクチェック時間	4バイト	t <sub>BC4</sub>	_	_	48	_	_	15.9	μs
	1Kバイト	t <sub>BC1K</sub>	_	_	1.58	_	_	0.127	ms
イレーズ処理強制停止時	間	t <sub>SED</sub>	_	_	21.6	_	_	12.8	μs
スタートアップ領域入れ	は替え設定時間	t <sub>SAS</sub>	_	12.6	543	_	6.16	432	ms
アクセスウィンドウ設定時間		t <sub>AWS</sub>	_	12.6	543	_	6.16	432	ms
ROMモード遷移待ち時間1		t <sub>DIS</sub>	2	_	_	2	_	_	μs
ROMモード遷移待ち時	間2	t <sub>MS</sub>	5	_	_	5	_	_	μs

- 注. ソフトウェアの命令実行からフラッシュメモリの各動作が起動するまでの時間は含みません。
- 注. プログラム/イレーズ時、FCLKの下限周波数は1 MHzです。FCLKを4 MHz未満で使用する場合は、設定可能な周波数は 1 MHz、2 MHz、3 MHzです。たとえば1.5 MHzのように整数値でない周波数は設定できません。
- 注. FCLKの周波数精度は±3.5%である必要があります。クロックソースの周波数精度をご確認ください。

ROM (コードフラッシュメモリ)特性(3)中速動作モード 表32.49 条件: VCC = 2.7 V ~ 5.5 V, AVCC0 = VCC ~ 5.5 V, VSS = AVSS0 = 0 V プログラム/イレーズ時の動作温度範囲:  $T_a = -40 \sim +85^{\circ}C$ 

福日		<b>÷</b> ⊐ P	F	CLK = 1 MF	łz	F	CLK = 8 MF	łz	出八
項目		記号	min	typ	max	min	typ	max	単位
プログラム時間	4バイト	t <sub>P4</sub>	_	143	1330	_	96.8	932	μs
イレーズ時間	1Kバイト	t <sub>E1K</sub>	_	8.3	269	_	5.85	219	ms
	128Kバイト	t <sub>E128K</sub>	_	203	464	_	46	260	
ブランクチェック時間	4バイト	t <sub>BC4</sub>	_	_	78	_	_	50	μs
	1Kバイト	t <sub>BC1K</sub>	_	_	1.61	_	_	0.369	ms
イレーズ処理強制停止問	間	t <sub>SED</sub>	_	_	33.6	_	_	25.6	μs
スタートアップ領域入れ	は替え設定時間	t <sub>SAS</sub>	_	13.2	549	_	7.6	445	ms
アクセスウィンドウ設定時間		t <sub>AWS</sub>	_	13.2	549	_	7.6	445	ms
ROMモード遷移待ち時間1		t <sub>DIS</sub>	2	_	_	2	_	_	μs
ROMモード遷移待ち時	間2	t <sub>MS</sub>	3			3	_	_	μs

- 注. ソフトウェアの命令実行からフラッシュメモリの各動作が起動するまでの時間は含みません。 注. プログラム/イレーズ時、FCLKの下限周波数は1 MHzです。FCLKを4 MHz未満で使用する場合は、設定可能な周波数は 1 MHz、2 MHz、3 MHzです。たとえば1.5 MHzのように整数値でない周波数は設定できません。 FCLKの周波数精度は±3.5%である必要があります。クロックソースの周波数精度をご確認ください。

## 32.12 E2 データフラッシュ(データフラッシュメモリ)特性

#### 表32.50 E2データフラッシュ特性(1)

I	頁目	記号	min	typ	max	単位	条件
プログラム/イレーズ回数 (注1)		N <sub>DPEC</sub>	100000	1000000	_	回	
データ保持時間	イレーズ10000回後	t <sub>DDRP</sub>	20 (注2、注3)	_	_	年	T <sub>a</sub> = +85°C
	イレーズ100000回 後		5 (注2、注3)	_	_		
	イレーズ1000000回 後		_	1 (注2、注3)			T <sub>a</sub> = +25°C

- 注1. プログラム/イレーズ回数の定義:プログラム/イレーズ回数は、ブロックごとのイレーズ回数です。プログラム/イレーズ回数がn回の場合、ブロックごとにそれぞれn回ずつイレーズすることができます。たとえば、1Kバイトのブロックについて、それぞれ異なる番地に1バイトプログラムを1000回に分けて行った後に、そのブロックをイレーズした場合も、プログラム/イレーズ回数は1回と数えます。ただし、イレーズ1回に対して、同一アドレスに複数回のプログラムを行うことはできません(上書き禁止)。
- 注2. フラッシュプログラマを使用時、および当社提供のセルフプログラミングライブラリ使用時の特性です。
- 注3. 信頼性試験から得られた結果です。

表 32.51 E2 データフラッシュ特性(2) 高速動作モード

条件: VCC = 2.7 V~5.5 V, AVCC0 = VCC~5.5 V, VSS = AVSS0 = 0 V

プログラム/イレーズ時の動作温度範囲: T<sub>a</sub> = -40~+105°C

項目		記号	F	CLK = 1 MF	łz	F	CLK = 32 M	Hz	単位
	· · · · · · · · · · · · · · · · · · ·		min	typ	max	min	typ	max	単位
プログラム時間	1バイト	t <sub>DP1</sub>	_	86	761	_	40.5	374	μs
イレーズ時間	1Kバイト	t <sub>DE1K</sub>	_	17.4	456	_	6.15	228	ms
	4Kバイト	t <sub>DE4K</sub>	_	35.8	474	_	7.5	229	
ブランクチェック時間	1バイト	t <sub>DBC1</sub>	_	_	48	_	_	15.9	μs
	1Kバイト	t <sub>DBC1K</sub>	_	_	1.58	_	_	0.127	ms
イレーズ処理強制停止時間		t <sub>DSED</sub>	_	_	21.5	_	_	12.8	μs
データフラッシュ STOP	解除時間	t <sub>DSTOP</sub>	5.0	_	_	5	_	_	μs

- 注. ソフトウェアの命令実行からフラッシュメモリの各動作が起動するまでの時間は含みません。
- 注. プログラム/イレーズ時、FCLKの下限周波数は1 MHzです。FCLKを4 MHz未満で使用する場合は、設定可能な周波数は 1 MHz、2 MHz、3 MHzです。たとえば1.5 MHzのように整数値でない周波数は設定できません。
- 注. FCLKの周波数精度は±3.5%である必要があります。

表 32.52 E2 データフラッシュ特性(3) 中速動作モード

条件: VCC = 2.7 V~5.5 V, AVCC0 = VCC~5.5 V, VSS = AVSS0 = 0 V

プログラム/イレーズ時の動作温度範囲: T<sub>a</sub> = -40~+85°C

- T- I		<b>=</b> 1 □	F	CLK = 1 MF	łz	F	14 / <del>1</del>		
項目		記号	min	typ	max	min	typ	max	単位
プログラム時間	1バイト	t <sub>DP1</sub>		126	1160	_	85.4	818	μs
イレーズ時間	1Kバイト	t <sub>DE1K</sub>	_	17.5	457	_	7.76	259	ms
	4Kバイト	t <sub>DE4K</sub>	_	35.9	476	_	9.0	260	
ブランクチェック時間	1バイト	t <sub>DBC1</sub>		_	78	_	1	50	μs
	1Kバイト	t <sub>DBC1K</sub>		_	1.61	_	1	0.369	ms
イレーズ処理強制停止時間		t <sub>DSED</sub>		_	33.5	_		25.5	μs
データフラッシュ STOP	解除時間	t <sub>DSTOP</sub>	720	_	_	720	_		ns

- 注. ソフトウェアの命令実行からフラッシュメモリの各動作が起動するまでの時間は含みません。
- 注. プログラム/イレーズ時、FCLKの下限周波数は1 MHzです。FCLKを4 MHz未満で使用する場合は、設定可能な周波数は 1 MHz、2 MHz、3 MHzです。たとえば1.5 MHzのように整数値でない周波数は設定できません。
- 注. FCLKの周波数精度は±3.5%である必要があります。

## 32.13 使用上の注意事項

## 32.13.1 VCL コンデンサ、バイパスコンデンサ接続方法

本 MCU では、マイコン内部の電源電圧を自動的に最適なレベルに電圧降下するための内部降圧回路を内蔵しています。この内部降圧電源 (VCL 端子)と VSS 端子間には、内部電圧安定用のコンデンサ 4.7 μF を接続する必要があります。外付けコンデンサ接続方法を図 32.45 ~図 32.48 に示します。外付けコンデンサは端子の近くに配置してください。VCL 端子には、電源電圧を印加しないでください。

また、電源端子のペアごとに積層セラミックコンデンサをバイパスコンデンサとして入れてください。バイパスコンデンサはできるかぎり MCU の電源端子の近くに実装してください。コンデンサの容量値は  $0.1\,\mu\text{F}($  推奨値)を使用してください。水晶発振関連のコンデンサについては「9. **クロック発生回路」**も参照してください。アナログ関連のコンデンサについては「26. 12 ビット A/D コンバータ(S12ADF)」も 参照してください。

基板設計の注意事項についてはアプリケーションノート「ハードウェアデザインガイド」(R01AN1411JJ)でも説明していますので、最新版をルネサスエレクトロニクスホームページから入手して参照ください。




図 32.45 コンデンサ接続方法 (48 ピン LFQFP)




図 32.46 コンデンサ接続方法 (48 ピン HWQFN)




図 32.47 コンデンサ接続方法 (32 ピン LQFP)




図 32.48 コンデンサ接続方法 (32 ピン HWQFN)

# 付録 1. 各処理状態におけるポートの状態

表 1.1 各処理状態におけるポートの状態

ポート名 端子名	リセット	ソフトウェアスタンバイモード
P10、P11 (IRQ0、IRQ1)	Hi-Z	Keep-O <sup>(注1)</sup>
P22、P23、P24 (IRQ2、IRQ4、IRQ3)	Hi-Z	Keep-O <sup>(注1)</sup>
P36、P37	Hi-Z	Keep-O
P40~P47	Hi-Z	Keep-O
P70 (IRQ5)	Hi-Z	Keep-O <sup>(注1)</sup>
P71~P76	Hi-Z	Keep-O
P93、P94 (IRQ0、IRQ1)	Hi-Z	Keep-O <sup>(注1)</sup>
PA2 (IRQ4)	Hi-Z	Keep-O <sup>(注1)</sup>
PA3	Hi-Z	Keep-O
PB0、PB2、PB3、PB5、PB6	Hi-Z	Keep-O
PB1、PB4、PB7 (IRQ2、IRQ3、IRQ5)	Hi-Z	Keep-O <sup>(注1)</sup>
PD3	Hi-Z	Keep-O
PD4、PD5、PD6 (IRQ2、IRQ3、IRQ5)	Hi-Z	Keep-O <sup>(注1)</sup>
PE2 (NMI/IRQ0)	Hi-Z	Keep-O <sup>(注1)</sup>

Keep-O : 出力端子として使用時は直前値を保持、入力端子として使用時はハイインピーダンス

Hi-Z: ハイインピーダンス

注1. 外部端子割り込みとして使用時は、ソフトウェアスタンバイモード解除要因として設定されている場合、入力できます。

## 付録 2. 外形寸法図

外形寸法図の最新版や実装に関する情報は、ルネサス エレクトロニクスホームページの「パッケージ」 に掲載されています。




図 A. 48 ピン LFQFP (PLQP0048KB-B)




図 B. 48 ピン HWQFN (PWQN0048KE-A)




図 C. 32 ピン LQFP (PLQP0032GB-A)




図 D. 32 ピン HWQFN (PWQN0032KE-A)

RX13Tグループ 改訂記録

改訂記録 RX13T グループ ユーザーズマニュアル ハードウェア編

### 改訂区分の説明

- テクニカルアップデート発行番号のある項目:発行済みの該当テクニカルアップデートを反映した変更
- テクニカルアップデート発行番号のない項目:テクニカルアップデートを発行しない軽微な変更

Davi	3% /= F		改訂内容	7L=TF: /\
Rev.	発行日	ページ	ポイント	改訂区分
1.00	2019.07.31	_	初版発行	
1.10	2021.03.16	特長		
		32	48ピンHWQFN、32ピンHWQFNパッケージイメージ図 追加	
		1. 概要		
		全体	48ピンHWQFN、32ピンHWQFNの仕様 追加	
		9. クロック:		
		160	9.7.2 SCKCR3 レジスタ書き換え時の注意事項 追加	TN-RX*-A0224B/J
		10. クロック	, '周波数精度測定回路(CAC)	
		171, 172	10.3.1 クロック周波数測定 変更	
		172	表10.3 クロック周波数精度測定回路割り込み要求 変更	
		11. 消費電力	低減機能	
		182	11.2.5 動作電力コントロールレジスタ (OPCCR) 変更	
		14. 割り込み	トコントローラ (ICUb)	
		222	14.3.1 割り込みのベクタテーブル 変更	
		223~228	表 14.3 割り込みのベクタテーブル 変更	
		16. データト	·ランスファコントローラ(DTCb)	
		256	16.2.1 DTC モードレジスタ A (MRA) 変更	
		19. マルチフ	ファンクションタイマパルスユニット3 (MTU3c)	
		331, 332	表 19.2 MTUの機能一覧 変更	
		336	表 19.5 CCLR[2:0] (MTU1, MTU2) 変更	
		385	19.2.31 タイマ波形コントロールレジスタ (TWCRA) 変更	
		23. シリアル	ンコミュニケーションインタフェース (SCIg, SCIh)	
		618, 619	23.2.8 シリアルコントロールレジスタ (SCR)	
			(1) 非スマートカードインタフェースモードのとき	
		007	(SCMR.SMIFビット= 0) 変更	
		627 663	23.2.10 スマートカードモードレジスタ (SCMR) 変更	
		679	23.3.6 SCIの初期化(調歩同期式モード) 変更	
			23.5.2 CTS、RTS機能 変更	
		680 693	23.5.3 SCIの初期化(クロック同期式モード) 変更	
		093	図23.37 SCIの初期化フローチャートの例(スマートカードインタフェースモード) 変更	
		706	スピーチース   スピー   スピー	
		708	図23.53 簡易I <sup>2</sup> Cモードのマスタ送信動作のフローチャート例(送信割り	
			込み、受信割り込み使用時)変更	
		714	23.8.5 SCIの初期化(簡易SPIモード) 変更	
		733	23.12.2 調歩同期式モード、クロック同期式モードおよび簡易 SPIモード	
			における割り込み 変更	
		24. I <sup>2</sup> Cバス	インタフェース (RIICa)	
		745, 746	表24.1 RIICの仕様 変更	
		746	図24.1 RIICのブロック図 変更	
		747	図24.2 入出力端子の外部回路接続例(I <sup>2</sup> Cバス構成例) 変更	
		748, 749	24.2.1 I <sup>2</sup> Cバスコントロールレジスタ1 (ICCR1) 変更	
		750~752	24.2.2 I <sup>2</sup> Cバスコントロールレジスタ 2 (ICCR2) 変更	
		753	24.2.3 I <sup>2</sup> C バスモードレジスタ1 (ICMR1) 変更	
		756, 757	24.2.5 I <sup>2</sup> Cバスモードレジスタ3 (ICMR3) 変更	
		758	24.2.6 I <sup>2</sup> Cバスファンクション許可レジスタ (ICFER) 変更	TN-RX*-A0232A/J
		766~768	24.2.10 I <sup>2</sup> C バスステータスレジスタ 2 (ICSR2) 変更	TN-RX*-A0232A/J
		773	表24.5 転送速度に対するICBRH、ICBRL レジスタの設定例 変更	
		797	24.7.3 デバイスIDアドレス検出機能 変更	TN-RX*-A0232A/J

RX13Tグループ 改訂記録

Rev.	発行日	改訂内容		76 ET G7 /\	
		ページ	ポイント	改訂区分	
1.10	2021.03.16	798	図24.28 デバイスIDアドレス受信時のAASy、DIDフラグセット/クリア	TN-RX*-A0232A/J	
			タイミング 変更		
		801	24.8.2 NACK受信転送中断機能 変更	TN-RX*-A0232A/J	
		801	図24.31 NACK受信時の転送中断動作(NACKEビット=1のとき) 変更	TN-RX*-A0232A/J	
		811	24.11.2 SCL追加出力機能 変更	TN-RX*-A0232A/J	
		812	ICCR1.CLOビットの使用条件 変更		
		812	図 24.40 SCL 追加出力機能(CLO ビット) 変更	TN-RX*-A0232A/J	
		817	表24.7 リセット時/コンディション検出時のレジスタおよび機能の	TN-RX*-A0232A/J	
			リセット状況 変更		
		29. データ演	算回路(DOC)		
		全体	表現見直し		
		31. フラッシ	ィュメモリ (FLASH)		
		943	31.4.17 フラッシュライトバッファレジスタH (FWBH) 変更		
		944	31.4.18 フラッシュライトバッファレジスタL (FWBL) 変更		
		950	31.4.26 ユニーク ID レジスタ n (UIDRn) (n = 0 ~ 31) 変更		
		954	図31.6 E2 データフラッシュアクセス禁止モードから ROM/E2 データフ ラッシュリードモードへの遷移フロー 変更		
		976	31.10.1 ブートモード(SCIインタフェース)の状態遷移		
			(1) ビットレート自動調整ステート 変更		
		977	(3) ブートモードIDコード認証ステート 変更		
		977	31.10.2 コマンドとレスポンスの構成 変更		
		978	表31.12 ステートの内容 注1 変更		
		979	31.10.5 問い合わせコマンド 変更		
		979	表31.14 問い合わせコマンド一覧 項目名 変更		
		979	31.10.5.1 サポートデバイス問い合わせ 変更		
		981	31.10.5.5 ブロック情報問い合わせ 変更		
		984	31.10.6.3 プログラム/イレーズホストコマンド待ちステート遷移 変更		
		985	31.10.7 IDコード認証コマンド 変更		
		990	31.10.9.1 メモリリード 変更		
		955	31.11 ブートモード(SCIインタフェース)でのシリアルプログラマ動作説 明 変更		
		32. 電気的特性			
		1027~1040	32.4.5 内蔵周辺モジュールタイミング 表の順番変更		

RX13T グループ ユーザーズマニュアル ハードウェア編

発行年月日 2019年7月31日 Rev.1.00 2021年3月16日 Rev.1.10

発行 ルネサス エレクトロニクス株式会社

〒135-0061 東京都江東区豊洲3-2-24 (豊洲フォレシア)

# RX13Tグループ

